(57)【要約】【課題】複数のセンサチップを一列に配列した撮像部の出力画像をセンサチップ別に階調補正でき、かつ階調補正データの保持に要するメモリ容量を少なくできる階調補正装置を提供する。【解決手段】１アドレスに１センサチップ分の階調補正データを記憶したルックアップテーブル２２と、入力画像データの密着型ラインイメージセンサ１１内での画素位置に応じてセンサチップの指定情報を出力する水平画素カウンタ２１と、該指定情報をアドレス値にしてルックアップテーブル２２から読み出した１センサチップ分の階調補正データを保持する保持レジスタ２３と、比較部２５からの選択信号２８に従って入力画像データの階調値に応じた２点の階調補正データを保持レジスタ２３の出力の中から選択するセレクタ２４と、該２点の階調補正データを線形補間して入力画像データを階調補正する補間部２６とを有する。【選択図】図１
2008172644.tif 000002
【特許請求の範囲】
【請求項１】
複数の撮像素子を有するセンサチップを複数配列して備える撮像部の前記センサチップ毎に、前記撮像素子から入力される画像データの階調数より少ない所定の階調数分の階調補正データを記憶した補正データ記憶部と、
前記撮像素子から入力される画像データの前記撮像部内での画素位置に応じたセンサチップを指定する指定情報を前記補正データ記憶部に出力する指定情報発生部と、
前記指定情報発生部の出力する指定情報によって指定した１センサチップ分の階調補正データを前記補正データ記憶部から読み出し、当該読み出した１センサチップ分の階調補正データの中の２個以上の階調補正データを利用して前記階調補正データを補間し、該補間結果に基づいて前記入力される画像データを階調補正する補正部と、
を有する
ことを特徴とする階調補正装置。
【請求項２】
前記補正部は、階調補正データを線形補間する
ことを特徴とする請求項１に記載の階調補正装置。
【請求項３】
前記補正部は、３個以上の階調補正データを用いて、前記階調補正データを非線形補間する
ことを特徴とする請求項１に記載の階調補正装置。
【請求項４】
前期補正データ記憶部は、前記階調補正データとして、基準の階調特性に対する差分を記憶する
ことを特徴とする請求項１に記載の階調補正装置。
【請求項５】
前記補正部は、前記補正データ記憶部から読み出された１センサチップ分の階調補正データを保持する保持レジスタを有し、前記保持レジスタに保持された階調補正データを使用して前記画像データを階調補正する
ことを特徴とする請求項１に記載の階調補正装置。
【請求項６】
前記撮像部は、複数の前記センサチップを一列に配置して備えるラインイメージセンサである
ことを特徴とする請求項１に記載の階調補正装置。
【請求項７】
前記補正データ記憶部は、１度の読み出し動作で１センサチップ分の階調補正データを出力する
ことを特徴とする請求項１に記載の階調補正装置。
【請求項８】
複数の撮像素子を有するセンサチップを複数配列して備える撮像部と、
前記撮像部から出力されたアナログ画像信号を、所定の階調数に量子化したデジタルの画像データに変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部から出力された画像データの階調を補正する階調特性補正部と
を備え、
前記階調特性補正部は、
前記撮像部の有する前記センサチップ毎に、前記画像データの階調数より少ない所定の階調数分の階調補正データを記憶した補正データ記憶部と、
前記画像データの前記撮像部内での画素位置に応じたセンサチップを指定する指定情報を前記補正データ記憶部に出力する指定情報発生部と、
前記指定情報発生部の出力する指定情報によって指定した１センサチップ分の階調補正データを前記補正データ記憶部から読み出し、当該読み出した１センサチップ分の階調補正データの中の２個以上の階調補正データを利用して前記階調補正データを補間し、該補間結果に基づいて前記画像データを階調補正する補正部と
を有する
ことを特徴とする画像読取装置。
【請求項９】
前記補正部は、階調補正データを線形補間する
ことを特徴とする請求項８に記載の画像読取装置。
【請求項１０】
前記補正部は、３個以上の階調補正データを用いて、前記階調補正データを非線形補間する
ことを特徴とする請求項８に記載の画像読取装置。
【請求項１１】
前期補正データ記憶部は、前記階調補正データとして、基準の階調特性に対する差分を記憶する
ことを特徴とする請求項８に記載の画像読取装置。
【請求項１２】
前記補正データ記憶部から読み出された１センサチップ分の階調補正データを保持する保持レジスタを有し、前記補正部は前記保持レジスタに保持された階調補正データを使用して前記画像データを階調補正する
ことを特徴とする請求項８に記載の画像読取装置。
【請求項１３】
前記撮像部は、複数の前記センサチップを一列に配置して備えるラインイメージセンサである
ことを特徴とする請求項８に記載の画像読取装置。
【請求項１４】
前記補正データ記憶部は、１度の読み出し動作で１センサチップ分の階調補正データを出力する
ことを特徴とする請求項８に記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像部の階調特性を補正する階調補正装置及び画像読取装置に係わり、特に、複数の撮像素子を有するセンサチップを複数配列して備える撮像部からの画像データを処理対象にした階調補正装置及び画像読取装置に関する。
【背景技術】
【０００２】
イメージセンサを使用して画像を読み取る画像読取装置には、イメージセンサの個体差による階調特性のばらつきを補正するために、画像データの階調補正を行うものがある。このような階調補正には、通常、入力階調値に対して補正後の出力階調値（階調補正データ）を記憶したルックアップテーブル（ＬＵＴ）が使用される。画質の観点からは、ルックアップテーブルに入力画像データの取り得るすべての階調値に対する階調補正データを記憶させることが好ましい。しかし、階調数が多くなると、ルックアップテーブルを記憶するメモリの容量が増大してしまう。そこで、入力画像データの階調数よりも少ない階調数分の階調補正データをルックアップテーブルに記憶し、不足分は線形近似などによって補間する技術が種々提案されている。
【０００３】
たとえば、図１３に示すように、補正する画像データの階調数より少ない階調数（例えば２５６階調の画像データに対して６４階調）の階調補正データを２個のルックアップテーブルＬＵＴ１、ＬＵＴ２に格納しておき、線形補間に必要な２点の階調補正データをこれら２個のルックアップテーブルＬＵＴ１、ＬＵＴ２から１度に読み出して階調補正処理を行う画像読取装置がある（たとえば、特許文献１参照。）。
【０００４】
この装置では、２個のルックアップテーブルＬＵＴ１、ＬＵＴ２に同一の階調補正データを格納しておき、階調補正する際には、入力画像データの階調値（Ｒｎ）に対応する階調補正データ（Ｘｎ）をルックアップテーブルＬＵＴ１から取得すると同時に、入力画像データの階調値に隣接する階調値（Ｒｎ＋１）に対応する階調補正データ（Ｘｎ＋１）をルックアップテーブルＬＵＴ２から取得して線形補間を行っている。このように、線形補間に必要な２個の階調補正データを同時に（1クロックで）参照することができるので，画像データの入力クロックに対してルックアップテーブルへの読み出しクロックの速度を増加させることなく、線形補間による階調補正が実現される。
【０００５】
上記技術ではルックアップテーブルの記憶容量が本来の２倍に増加してしまうので、特許文献１にはさらに、図１４に示すように、ルックアップテーブルＬＵＴ１に奇数番目の階調補正データを格納し、ルックアップテーブルＬＵＴ２に偶数番目の階調補正データを格納し、入力階調値の下位３ビット目の値が偶数か奇数かによってルックアップテーブルＬＵＴ１とルックアップテーブルＬＵＴ２の出力値を入れ替えて線形補間部に引き渡すことで、記憶容量の増加を招くことなく１クロックで２点の階調補正データを読み出し可能にした回路構成も提案されている。
【０００６】
【特許文献１】特開２００５−１３５１５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年の画像読取装置では、複数の撮像素子を有するセンサチップを複数個一列に配列した密着型のラインイメージセンサを使用することがある。このような密着型のラインイメージセンサは、センサチップ毎に階調特性が異なるため、出力される画像にスジ状の濃度差が発生することがある。かかる画質の劣化はセンサチップ毎に個別の階調補正データを使用することで解消される。しかし、センサチップの個数分の階調補正データを全階調数について保持すると、階調補正データを保持するためのメモリ容量が著しく増大してしまう。
【０００８】
前述の特許文献１に開示された技術では、画像データの階調数より少ない階調数分の階調補正データを用いて線形補間するので、階調補正データの保持に要するメモリ容量は削減される。しかし、この技術は、１つのセンサチップからなるイメージセンサ、すなわち全画素がほぼ同じ階調特性を持ったイメージセンサを対象としたものであるため、複数のセンサチップで構成された密着型のラインイメージセンサに適用しても、前述したスジ状の濃度差を解消することはできない。また、３点以上の階調補正データを要する非線形補間には対応していなかった。
【０００９】
本発明は、上記の点に鑑みてなされたものであり、複数のセンサチップを配列して構成された撮像部の出力画像をセンサチップ別の補正階調特性で階調補正でき、かつ階調補正データの保持に要するメモリ容量を少なくできる階調補正装置および画像読取装置を提供することを目的としている。
【課題を解決するための手段】
【００１０】
かかる目的を達成するための本発明の要旨とするところは、次の各項の発明に存する。
【００１１】
［１］複数の撮像素子を有するセンサチップを複数配列して備える撮像部の前記センサチップ毎に、前記撮像素子から入力される画像データの階調数より少ない所定の階調数分の階調補正データを記憶した補正データ記憶部と、
前記撮像素子から入力される画像データの前記撮像部内での画素位置に応じたセンサチップを指定する指定情報を前記補正データ記憶部に出力する指定情報発生部と、
前記指定情報発生部の出力する指定情報によって指定した１センサチップ分の階調補正データを前記補正データ記憶部から読み出し、当該読み出した１センサチップ分の階調補正データの中の２個以上の階調補正データを利用して前記階調補正データを補間し、該補間結果に基づいて前記入力される画像データを階調補正する補正部と、
を有する
ことを特徴とする階調補正装置。
【００１２】
上記発明では、階調補正の対象にされる撮像部は、複数の撮像素子を有するセンサチップを複数配列したものである。補正データ記憶部は、たとえば、１アドレスに１センサチップ分の階調補正データを、画像データの階調数より少ない階調数分だけ記憶するようにして、撮像部の全センサチップの階調補正データを記憶している。指定情報発生部は、入力画像データの撮像部内での画素位置に応じたセンサチップを指定する指定情報を生成する。補正部は、この指定情報をアドレスとして補正データ記憶部から読み出した１センサチップ分の階調補正データに基づいて、入力画像データの階調補正を行う。
【００１３】
上記の補正部では、画像データの階調数より少ない階調数分の階調補正データが補間され、該補間結果に基づいて画像データが階調補正される。これより、記憶すべき階調補正データの階調数が少なくて済み、必要なメモリ容量が削減される。また、指定情報に基づき１センサチップ分の階調補正データが読み出されるので、２点の階調補正データを使用する線形補間、或いは３点以上の階調補正データを要する非線形補間を適用することにより全階調に亘り画像データの階調補正を施すことができる。
【００１４】
［２］前記補正部は、階調補正データを線形補間する
ことを特徴とする［１］に記載の階調補正装置。
【００１５】
［３］前記補正部は、３個以上の階調補正データを用いて、前記階調補正データを非線形補間する
ことを特徴とする［１］に記載の階調補正装置。
【００１６】
［４］前期補正データ記憶部は、前記階調補正データとして、基準の階調特性に対する差分を記憶する
ことを特徴とする［１］に記載の階調補正装置。
【００１７】
上記発明では、差分を記憶することで、階調補正データの記憶に必要なメモリ容量がさらに削減される。
【００１８】
［５］前記補正データ記憶部から読み出された１センサチップ分の階調補正データを保持する保持レジスタを有し、前記補正部は前記保持レジスタに保持された階調補正データを使用して前記画像データの階調を補正する
ことを特徴とする［１］に記載の階調補正装置。
【００１９】
［６］前記撮像部は、複数の前記センサチップを一列に配置して備えるラインイメージセンサである
ことを特徴とする［１］に記載の階調補正装置。
【００２０】
［７］前記補正データ記憶部は、１度の読み出し動作で１センサチップ分の階調補正データを出力する
ことを特徴とする［１］に記載の階調補正装置。
【００２１】
上記発明では、たとえば、１アドレスに１センサチップ分の階調補正データを記憶する。
【００２２】
［８］複数の撮像素子を有するセンサチップを複数配列して備える撮像部と、
前記撮像部から出力されたアナログ画像信号を、所定の階調数に量子化したデジタルの画像データに変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部から出力された画像データの階調を補正する階調特性補正部と
を備え、
前記階調特性補正部は、
前記撮像部の有する前記センサチップ毎に、前記画像データの階調数より少ない所定の階調数分の階調補正データを記憶した補正データ記憶部と、
前記画像データの前記撮像部内での画素位置に応じたセンサチップを指定する指定情報を前記補正データ記憶部に出力する指定情報発生部と、
前記指定情報発生部の出力する指定情報によって指定した１センサチップ分の階調補正データを前記補正データ記憶部から読み出し、当該読み出した１センサチップ分の階調補正データの中の２個以上の階調補正データを利用して前記階調補正データを補間し、該補間結果に基づいて前記画像データを階調補正する補正部と
を有する
ことを特徴とする画像読取装置。
【００２３】
上記発明では、撮像部は、複数の撮像素子を有するセンサチップを複数配列したものである。補正データ記憶部は、たとえば、１アドレスに１センサチップ分の階調補正データを、画像データの階調数より少ない階調数分だけ記憶するようにして、この撮像部の全センサチップの階調補正データを記憶している。指定情報発生部は、入力される画像データの撮像部内での画素位置に応じたセンサチップを指定する指定情報を生成する。補正部は、この指定情報をアドレスとして補正データ記憶部から読み出した１センサチップ分の階調補正データに基づいて、入力画像データの階調補正を行う。
【００２４】
上記の補正部では、画像データの階調数より少ない階調数分の階調補正データが補間され、該補間結果に基づいて画像データが階調補正される。これより、記憶すべき階調補正データの階調数が少なくて済み、必要なメモリ容量が削減される。また、指定情報に基づき１センサチップ分の階調補正データが読み出されるので、２点の階調補正データを使用する線形補間、或いは３点以上の階調補正データを要する非線形補間を適用することにより全階調に亘り画像データの階調補正を施すことができる。
【００２５】
［９］前記補正部は、階調補正データを線形補間する
ことを特徴とする［８］に記載の画像読取装置。
【００２６】
［１０］前記補正部は、３個以上の階調補正データを用いて、前記階調補正データを非線形補間する
ことを特徴とする［８］に記載の画像読取装置。
【００２７】
［１１］前記補正データ記憶部は、前記階調補正データとして、基準の階調特性に対する差分を記憶する
ことを特徴とする［８］に記載の画像読取装置。
【００２８】
［１２］前記補正データ記憶部から読み出された１センサチップ分の階調補正データを保持する保持レジスタを有し、前記補正部は前記保持レジスタに保持された階調補正データを使用して前記画像データを階調補正する
ことを特徴とする［８］に記載の画像読取装置。
【００２９】
［１３］前記撮像部は、複数の前記センサチップを一列に配置して備えるラインイメージセンサである
ことを特徴とする［８］に記載の画像読取装置。
【００３０】
［１４］前記補正データ記憶部は、１度の読み出し動作で１センサチップ分の階調補正データを出力する
ことを特徴とする［８］に記載の画像読取装置。
【発明の効果】
【００３１】
本発明に係る階調補正装置および画像読取装置によれば、複数のセンサチップを配列して構成された撮像部の出力画像を、階調補正データの保持に要するメモリ容量を低減しつつ、センサチップ毎の補正階調特性で階調補正することができる。
【発明を実施するための最良の形態】
【００３２】
以下、図面に基づき本発明の実施の形態を説明する。
【００３３】
図１は、本発明に係る画像読取装置１０の主要部の構成を示している。画像読取装置１０は、原稿の幅方向（水平方向）の１ラインを密着型ラインイメージセンサ１１によって読み取る動作を、密着型ラインイメージセンサ１１を原稿の長さ方向（垂直方向）に相対移動させながら繰り返し行うことで２次元の原稿画像を読み取る装置である。撮像部である密着型ラインイメージセンサ１１は、原稿に密着させて画像を読み取るものであるため、物理的に原稿の幅とほぼ等しい大きさがある。このため、図２に示すように、密着型ラインイメージセンサ１１は、複数の撮像素子を備えたセンサチップＢを複数一列に配列して構成されている。本実施の形態の密着型ラインイメージセンサ１１は、２４個のセンサチップＢ１〜Ｂ２４を一列に配列したものである。各センサチップＢはＣＣＤ（Charge Coupled Device）イメージセンサである。
【００３４】
図１に戻って説明を続ける。画像読取装置１０は、上記のような密着型ラインイメージセンサ１１と、密着型ラインイメージセンサ１１から出力されたアナログの画像信号を、所定の階調数に量子化したデジタルの画像データに変換するＡ／Ｄ変換部１２と、Ａ／Ｄ変換部１２から出力された画像データの階調を補正する階調特性補正部２０とを備えている。
【００３５】
密着型ラインイメージセンサ１１には、クロック信号１４と水平同期信号１５が入力されている。密着型ラインイメージセンサ１１は水平同期信号１５が入力されると、１ラインの先頭から１画素分ずつアナログの画像信号をクロック信号１４の入力に同期して順に出力する。ここでは、センサチップＢ１、Ｂ２、Ｂ３、……、Ｂ２３、Ｂ２４の順にアナログの画像信号を出力する。
【００３６】
Ａ／Ｄ変換部１２は、密着型ラインイメージセンサ１１から順次出力されるアナログの画像信号をクロック信号１４に同期して量子化し、各画素の輝度値を１０ビットで表わしたデジタルの画像データに順次変換して出力する。
【００３７】
階調特性補正部２０は、密着型ラインイメージセンサ１１を構成するセンサチップＢ毎の階調補正データを記憶した補正データ記憶部としてのルックアップテーブル２２と、ルックアップテーブル２２に対して読み出しのアドレス値を出力する水平画素カウンタ２１と、ルックアップテーブル２２から読み出された階調補正データを一時的に保持する保持レジスタ２３とを有する。さらに、保持レジスタ２３から出力された階調補正データの中の２つを選択するセレクタ２４と、セレクタ２４に対して選択信号２８を出力する比較部２５と、セレクタ２４から出力された２つの階調補正データを線形補間して画像データを階調補正する補間部２６とを補正部として備えている。
【００３８】
水平画素カウンタ２１には、クロック信号１４と水平同期信号１５が入力されている。水平画素カウンタ２１の出力値はルックアップテーブル２２にアドレス値として入力される。水平画素カウンタ２１の出力値の初期値は０になっている。水平画素カウンタ２１は、水平同期信号１５の立ち上がりにより各ラインの先頭を認識し、各ラインの先頭を認識した時点からクロック信号１４をカウントし、１個のセンサチップＢの画素数分のクロック信号１４をカウントする毎に出力値を１加算する。また水平同期信号１５の立ち下りにより各ラインの終了を認識し、各ラインの終了を認識した時点でカウンタのリセットおよび出力値を０にリセットする。
【００３９】
図３は、クロック信号１４と、水平同期信号１５と、Ａ／Ｄ変換部１２から階調特性補正部２０へ入力される画像データ（以後、入力画像データと呼ぶ。）と、水平画素カウンタ２１の内部カウンタのカウント値と、ルックアップテーブル２２へのアドレス値にされる水平画素カウンタ２１の出力値との関係を例示したタイミングチャートである。この例では、出力値の初期値は０である。１つのセンサチップＢの画素数は３１２画素である。水平画素カウンタ２１は、水平同期信号１５の立ち上がり時点Ｔ１から３１２画素分のクロック信号１４をカウントする毎に出力値を１ずつ加算している。
【００４０】
すなわち、ラインの先頭から１個目のセンサチップＢ１の画像データが階調特性補正部２０に入力されている間、水平画素カウンタ２１の出力値は０となり、ラインの先頭から２個目のセンサチップＢ２の画像データが階調特性補正部２０に入力されている間、出力値は１となり、ラインの先頭から３個目のセンサチップＢ３の画像データが階調特性補正部２０に入力されている間、出力値は２となる。このように、水平画素カウンタ２１の出力値は入力画像データの出力元となったセンサチップＢが切り替わる毎に順次加算され、２４個目のセンサチップＢ２４の画像データの入力が終了して水平同期信号１５が立ち下がった時点Ｔ２で、再び０にリセットされる。
【００４１】
なお、図３に示すタイミングチャートは、保持レジスタ２３を使用せずに、ルックアップテーブル２２の出力を直接セレクタ２４に入力する場合に対応したものであり、ルックアップテーブル２２の出力を保持レジスタ２３に保持する構成の場合には、図３に示すものよりも１クロック前に水平画素カウンタ２１の出力値（アドレス値）がカウントアップするように構成される。
【００４２】
ルックアップテーブル２２は、密着型ラインイメージセンサ１１を構成するセンサチップＢ毎の階調補正データを予め記憶したメモリである。ルックアップテーブル２２は、汎用の半導体メモリなどで構成される。図４は、ルックアップテーブル２２の記憶内容の一例を示している。ルックアップテーブル２２は、Ａ／Ｄ変換部１２から入力される画像データの階調数より少ない所定階調数分の階調補正データを一組としたものをセンサチップＢ毎に記憶している。
【００４３】
たとえば、Ａ／Ｄ変換部１２からの入力画像データが１０２４階調である場合に、１つのセンサチップＢあたり、２５６階調おきの４つの参照点に関する階調補正データ（Ｄ［３］、Ｄ［２］、Ｄ［１］、Ｄ［０］）を一組として記憶する。ルックアップテーブル２２には、アドレス毎に１つのセンサチップＢに対する一組の参照点の階調補正データが記憶されている。図４では、チップ番号ＮのセンサチップＢに対する４点の階調補正データはアドレス（Ｎ−１）に記憶してある。たとえば、アドレス０にはセンサチップＢ１に対する一組４点の階調補正データを、アドレス１にはセンサチップＢ２に対する一組４点の階調補正データを、アドレス２にはセンサチップＢ３に対する一組４点の階調補正データを、……、アドレス２３にはセンサチップＢ２４に対する一組４点の階調補正データを記憶してある。
【００４４】
図５は、階調補正データを線形補間して得られる補正階調特性Ｆを示し、図６は、線形補間後の補正階調特性Ｆを用いて入力画像データの階調値（入力階調値）を階調補正する様子を示したものである。図５、図６の各グラフは、入力階調値をＸ軸に、出力階調値をＹ軸に取っている。グラフ上の任意の点の座標は（ｘ，ｙ）で表す。図５では、階調補正データを得るための４つの参照点は、座標が（０，Ｄ［０］）の点Ｐ０と、座標が（２５６,Ｄ［１］）の点Ｐ１と、座標が（５１２,Ｄ［２］）の点Ｐ２と、座標が（７６８,Ｄ［３］）の点Ｐ３とになっている。この例では、４つの参照点Ｐ０〜Ｐ３の各ｘ座標の間隔（補間階調間隔）は、２５６階調になっている。これら４つの参照点Ｐ０〜Ｐ３と、座標が（１０２４,１０２４）の点Ｐ４とを直線で結んだものが補正階調特性Ｆになる。ルックアップテーブル２２は各参照点Ｐ０〜Ｐ３のＹ座標値（Ｄ［０］、Ｄ［１］、Ｄ［２］、Ｄ［３］）を記憶している。なお、点Ｐ４のＹ座標値をさらにルックアップテーブル２２に記憶させてもよい。
【００４５】
任意の入力階調値Ｄinに対する線形補間後の補正出力階調値Ｄoutは次の（１）式を演算することで求まる。  
Ｄout＝（Ｄ［ｎ］（Ｐ(n+1)x−Ｄin）−Ｄ［ｎ＋１］（Ｄin−Ｐnx））／（Ｐ(n+1)x−Ｐnx）  （１）式
ここで、Ｐnxは参照点ＰnのＸ座標値であり、Ｐnx＝＜Ｄin＜Ｐ(n+1)ｘの関係にある。
【００４６】
たとえば、図６に示す入力階調値Ｄin（＝６６６）に対する補正出力階調値Ｄout（＝７６０）を求めるには、Ｄout＝（Ｄ［２］（７６８−Ｄin）＋Ｄ［３］（５１２−Ｄin））／２５６  により算出する。
【００４７】
階調補正データＤ［０］〜Ｄ［３］を得るための各参照点Ｐ０〜Ｐ３のＸ座標値の間隔(補間階調間隔)は、入力階調値に対して等間隔に設定する必要はなく、例えば、図７に示すように、高輝度側に集中させ、高輝度側の補間精度を高めるように構成されてもよい。また、図８に示すように、入力階調値（Ｘ座標値）が０と１０２４(最大値＋１)の時の参照点Ｐ０、Ｐ４に対する階調補正データＤ［０］およびＤ［４］についてもルックアップテーブル２２に保持し、オフセットをかけた補正階調特性Ｆが得られるように構成してもよい。
【００４８】
さらに、図９に示すように、階調補正データ（Ｄ［０］、Ｄ［１］、Ｄ［２］、Ｄ［３］）として、基準の階調特性値からの差分のみを保持し、階調補正データの記憶に要するメモリ容量を削減するように構成してもよい。たとえば、基準の階調特性を（０,０）と（１０２４,１０２４）の２点を通る直線Ｇとし、該直線Ｇに対する差分を階調補正データとして持つようにする。差分が±１２７の範囲に収まるという前提のもとでは、差分を８ビットで表すことができ、階調補正データのデータ量が削減される。なお、差分を階調補正データとする場合には、補間部２６にて差分を元の値に戻す処理を行ってから（１）式の演算を行うようにすればよい。
【００４９】
図１に戻って説明を続ける。ルックアップテーブル２２は、水平画素カウンタ２１からアドレス値の入力を受けると、このアドレス値に対応する１センサチップ分の階調補正データＤ［０］〜Ｄ［３］を１度に出力する。
【００５０】
保持レジスタ２３は、ルックアップテーブル２２から出力された階調補正データを一時的に保持するレジスタである。本例では、保持レジスタ２３は階調補正データＤ［０］〜Ｄ［３］に対応した４つのレジスタで構成される。保持レジスタ２３の出力はセレクタ２４に入力される。
【００５１】
セレクタ２４は、保持レジスタ２３の出力する４つの階調補正データの中の２つを選択する回路である。比較部２５は、セレクタ２４に対して選択信号２８を出力する回路である。比較部２５には、Ａ／Ｄ変換部１２の出力する画像データが入力されている。比較部２５は、この入力された画像データの階調値（輝度値）Ｄinと階調補正データＤ［０］〜Ｄ［３］に対応する各参照点Ｐ０〜Ｐ３のＸ座標値Ｐ0x、Ｐ1x、Ｐ2x、Ｐ3xとを比較し、入力された画像データがどの２点のＸ座標値間に存在するかを判定し、該判定された２点の階調補正データがセレクタ２４で選択される選択信号２８を出力する。
【００５２】
たとえば、ルックアップテーブル２２が図５に示す参照点Ｐ０〜Ｐ３に対応する階調補正データを記憶している場合には、入力された画像データの階調値Ｄinが、０＝＜Ｄin＜２５５の場合はＤ［０］とＤ［１］がセレクタ２４から選択出力され、２５６＝＜Ｄin＜５１２の場合はＤ［１］とＤ［２］が選択出力され、５１２＝＜Ｄin＜７６８の場合はＤ［２］とＤ［３］が選択出力され、７６８＝＜Ｄinの場合はＤ［３］とセレクタ２４が内部で保持している固定値である１０２４とが選択出力される。
【００５３】
なお、ルックアップテーブル２２に、点Ｐ４に対応する階調補正データＤ［４］がさらに記憶されている場合は、保持レジスタ２３はルックアップテーブル２２から出力される階調補正データＤ［０］〜Ｄ［４］を保持し、セレクタ２４は、上記の固定値に代えてＤ［４］を選択出力する。
【００５４】
補間部２６は、セレクタ２４から出力された２点の階調補正データと入力されている画像データの階調値Ｄinとを用いて前述の（１）式の演算（線形補間演算）を行って補正出力階調値Ｄoutを出力する。
【００５５】
次に、階調特性補正部２０の動作を説明する。
【００５６】
各ライン先頭の画像データが入力される前(少なくとも1クロック前)は、水平画素カウンタ２１からアドレス００ｈが出力されており、図１０に示すように、ルックアップテーブル２２からセンサチップＢ１に対する一組の階調補正データＤ［０］〜Ｄ［３］が読み出されて保持レジスタ２３に保持されている。
【００５７】
その後、水平同期信号１５が立ち上がると、クロック信号１４毎に１画素分ずつ画像データが順次入力される。このとき、比較部２５は、入力された画像データの階調値Ｄinに応じた選択信号２８を出力し、セレクタ２４は、この選択信号２８に従って２つの参照点の階調補正データを選択出力する。選択される２点は、そのＸ座標値がＰnx＝＜Ｄin＜Ｐ(n+1)ｘの関係にある隣接した２点Ｐn、Ｐ(n+1)である。
【００５８】
補間部２６は、セレクタ２４から出力された２点の階調補正データに基づいて前述した（１）式による線形補間演算を実行し、演算結果の補正出力階調値Ｄoutを階調補正済みの画像データとして出力する。図１１に示す例は、センサチップＢ１に対する一組４点の階調補正データが保持レジスタ２３に保持されている状態で、階調値６６６の入力画像データＤinが入力されたときの動作を示している。階調値６６６は、図６に示すように、点Ｐ２のＸ座標値５１２と点Ｐ３のＸ座標値７６８との間にあるので、セレクタ２４からは点Ｐ２に対応する階調補正データＤ［２］（階調値６５４）と点Ｐ３に対応する階調補正データＤ［３］（階調値９０７）とが選択出力される。補間部２６は、これらの階調補正データＤ［２］、Ｄ［３］を使用して線形補間演算を実行し、補正出力階調値Ｄout（階調値７６０）を階調補正済みの画像データとして出力する。
【００５９】
図１２は、センサチップＢ１の最終画素を処理する際の動作を示している。このとき水平画素カウンタ２１からのアドレス値はセンサチップＢ２を示すアドレス値０１ｈに変化し、ルックアップテーブル２２からはセンサチップＢ２に対応する一組の階調補正データＤ［０］〜Ｄ［３］が読み出される。最終画素の処理中、保持レジスタ２３にはセンサチップＢ１に対応する一組の階調補正データＤ［０］〜Ｄ［３］が保持されており、図１１での説明と同様にして、２点の階調補正データが選択され、この選択された２点の階調補正データに基づいて補間部２６で線形補間演算が実行され、補正出力階調値Ｄout（階調値７６０）が、センサチップＢ１の最終画素に対する階調補正済みの画像データとして出力される。
【００６０】
なお、次のクロック信号１４が入力されたとき、ルックアップテーブル２２はセンサチップＢ２に対応する一組の階調補正データＤ［０］〜Ｄ［３］が出力しており、保持レジスタ２３はこれらの階調補正データＤ［０］〜Ｄ［３］を保持する。このクロックに同期して入力される画像データはセンサチップＢ２の先頭画素であり、該画素の画像データは、保持レジスタ２３に保持されたセンサチップＢ２に対応する一組の階調補正データを用いて階調補正される。
【００６１】
以後、同様にして、センサチップＢ２、Ｂ３…Ｂ２４への各切り替わりタイミングで保持レジスタ２３に保持される一組の階調補正データが更新される。これにより、各画素の画像データは、その出力元のセンサチップＢに対応した階調補正データを使用した線形補間演算により階調補正される。
【００６２】
このように、画像読取装置１０の階調特性補正部２０は、密着型ラインイメージセンサ１１のセンサチップＢ毎に階調補正データをルックアップテーブル２２に記憶しておき、入力される画像データの密着型ラインイメージセンサ１１内での画素位置に応じたセンサチップの指定情報（アドレス値）を水平画素カウンタ２１で生成し、この指定情報をアドレスにしてルックアップテーブル２２から読み出した１センサチップ分の階調補正データを使用して、入力される画像データの階調を補正している。これにより、入力される画像データの出力元のセンサチップＢの切り替わりに応じて、その画像データの階調補正に使用する階調補正データを自動的に切り替えて、センサチップＢ毎の階調特性のばらつきを補正することができる。
【００６３】
また、画像データの階調数より少ない階調数分の階調補正データを記憶し、これらの階調補正データを線形補間するので、複数のセンサチップの階調補正データを保持する場合でも、その保持に必要なメモリ容量を少なく抑えることができる。
【００６４】
特に、１センサチップ分の階調補正データを保持レジスタ２３に保持しているので、任意の複数点の階調補正データを即座に得ることができる。従って、たとえば、データの読み出しにクロック信号１４の２クロックや３クロックを要するメモリをルックアップテーブル２２の保存に使用した場合でも、読み出しに必要なクロック数分だけ、センサチップＢの切り替わりタイミングよりも手前で水平画素カウンタ２１の出力値（ルックアップテーブル２２へのアドレス値）を加算するようにし、センサチップＢが切り替わる時点で保持レジスタ２３に保持する値を更新するようにすれば、ルックアップテーブルからの階調補正データの読み出し速度よりも高速なクロック毎に画像データを階調補正でき、高速処理に対応できる。
【００６５】
また、１センサチップ分の階調補正データが読み出されているので、これらの中から３点以上の階調補正データを即座に得ることができる。そこで、３点以上の階調補正データを利用した非線形補間により補正階調特性を導出し、この補正階調特性に基づいて画像データを階調補正するように構成してもよい。このように非線形補間を利用すれば、階調補正データの階調数が少ない場合でも、線形補間に比べて精度よく近似することができるので、階調補正データの階調数を減らして、該階調補正データの記憶に要するメモリ容量を少なくすることができる。また、３点あるいは４点など固定のＭ点で全階調範囲の非線形補間が可能な場合は、ルックアップテーブルにＭ点分の階調補正データをセンサチップＢ毎に記憶すればよい。また、Ｍ点分の階調補正データを固定的に使用して全階調範囲を補間するので、比較部２５やセレクタ２４は不要になる。
【００６６】
以上、本発明の実施の形態を図面によって説明してきたが、具体的な構成は実施の形態に示したものに限られるものではなく、本発明の要旨を逸脱しない範囲における変更や追加があっても本発明に含まれる。
【００６７】
たとえば、ルックアップテーブル２２から読み出した階調補正データを保持レジスタ２３で保持するようにしたが、ルックアップテーブル２２から１センサチップ分の階調補正データが１度の読み出し動作で出力される場合には、保持レジスタ２３を無くし、ルックアップテーブル２２の出力をセレクタ２４に直接入力するように構成してもよい。
【００６８】
また、水平画素カウンタ２１が発生するアドレス値によって１センサチップ分の階調補正データを読み出すことができれば、ルックアップテーブル２２は１つのメモリ素子に記憶される必要はなく、複数のメモリ素子に分けて記憶されてもよい。
【００６９】
このほか、密着型ラインイメージセンサ１１はラインイメージセンサに限定されるものではない。たとえば、複数のセンサチップが２次元に配列されたイメージセンサであってもよい。
【００７０】
補間に使用する参照点の数、画像データの階調数などは実施の形態で例示したものに限定されず、要求される画質などに応じて適宜の値にすればよい。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施の形態に係る画像読取装置の構成を示すブロック図である。
【図２】本発明の実施の形態に係る画像読取装置で使用される密着型ラインイメージセンサを示す説明図である。
【図３】本発明の実施の形態に係る画像読取装置に係わる各種信号を示すタイミングチャートである。
【図４】ルックアップテーブルの一例を示す説明図である。
【図５】階調補正データを線形補間して得られる補正階調特性の一例を示す説明図である。
【図６】線形補間後の補正階調特性を用いて入力画像データの階調値を階調補正する例を示す説明図である。
【図７】補間階調間隔を高輝度側に集中させた場合の階調補正データとこれらを線形補間して得られる補正階調特性の一例を示す説明図である。
【図８】オフセットをかけた補正階調特性の一例を示す説明図である。
【図９】基準の階調特性との差分を階調補正データとする場合の補正階調特性の一例を示す説明図である。
【図１０】各ライン先頭の画像データが入力される前の階調特性補正部の動作状態の一例を示す説明図である。
【図１１】センサチップの中ほどの画素を処理する際の階調特性補正部の動作状態の一例を示す説明図である。
【図１２】センサチップの最後の画素を処理する際の階調特性補正部の動作状態の一例を示す説明図である。
【図１３】従来の階調補正回路の一例を示すブロック図である。
【図１４】従来の階調補正回路の他の一例を示すブロック図である。
【符号の説明】
【００７２】
１０…画像読取装置
１１…密着型ラインイメージセンサ
１２…Ａ／Ｄ変換部
１４…クロック信号
１５…水平同期信号
２０…階調特性補正部
２１…水平画素カウンタ
２２…ルックアップテーブル
２３…保持レジスタ
２４…セレクタ
２５…比較部
２６…補間部
２８…選択信号
Ｂ…センサチップ
Ｆ…補正階調特性
【図１】
2008172644.tif 000003
【図２】
2008172644.tif 000004
【図３】
2008172644.tif 000005
【図４】
2008172644.tif 000006
【図５】
2008172644.tif 000007
【図６】
2008172644.tif 000008
【図７】
2008172644.tif 000009
【図８】
2008172644.tif 000010
【図９】
2008172644.tif 000011
【図１０】
2008172644.tif 000012
【図１１】
2008172644.tif 000013
【図１２】
2008172644.tif 000014
【図１３】
2008172644.tif 000015
【図１４】
2008172644.tif 000016