(57)【要約】【課題】モールド成形を適用して複数の半導体素子を一括して封止するにあたって、封止樹脂の充填速度差を緩和して巣（ボイド）の発生を抑制する。【解決手段】複数の装置形成領域２を有する基板フレーム１上に半導体素子４を搭載する。基板フレーム１の素子搭載領域を除く領域に、封止樹脂の流動状態を制御する突起部７を形成する。基板フレーム１が配置された成形型８内に封止樹脂を充填することによって、複数の半導体素子４を一括して封止する。基板フレーム１を封止樹脂６と共に切断することによって、個片化された半導体装置を作製する。【選択図】図７
2008311558.tif 000002
【特許請求の範囲】
【請求項１】
複数の装置形成領域を有する基板フレーム上に、前記複数の装置形成領域に対してそれぞれ半導体素子を搭載する工程と、
前記基板フレームの前記半導体素子の搭載領域を除く領域に、封止樹脂の流動状態を制御する突起部を形成する工程と、
前記半導体素子が搭載された前記基板フレームを成形型内に配置し、前記成形型内に封止樹脂を充填することによって、前記複数の装置形成領域に搭載された前記半導体素子を一括して封止する工程と、
前記基板フレームを前記封止樹脂と共に前記複数の装置形成領域に応じて切断して、個片化された半導体装置を作製する工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記突起部は隣接する前記半導体素子間における前記封止樹脂の充填速度を前記半導体素子上における前記封止樹脂の充填速度に対して調節するように設けられていることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または請求項２記載の半導体装置の製造方法において、
前記突起部は隣接する前記半導体素子間の空間の一部を埋めるように前記封止樹脂の充填方向と平行な方向に設けられていることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１ないし請求項３のいずれか１項記載の半導体装置の製造方法において、
前記突起部は前記基板フレームの前記複数の装置形成領域間に設定される切断領域に設けられていることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１ないし請求項４のいずれか１項記載の半導体装置の製造方法において、
前記基板フレーム上に液状樹脂を塗布して前記突起部を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＢＧＡパッケージ等の半導体装置を作製するにあたって、配線基板上に搭載された半導体素子の封止には一般的に樹脂封止が適用されている。樹脂封止工程は複数の装置形成領域を有する基板フレームを用いることによって、複数の半導体素子に対して一括して実施される。すなわち、複数の装置形成領域を有する基板フレームを用意し、基板フレームの各装置形成領域に半導体素子を搭載する。次いで、半導体素子と基板とを電気的に接続した後、複数の装置形成領域に搭載された半導体素子を一括して封止するように、基板フレームの素子搭載面に封止樹脂をモールド成形する。
【０００３】
複数の半導体素子を絶縁樹脂で一括封止する場合には、一般的にトランスファ成形法が適用されている。トランスファ成形法を適用した樹脂封止工程では、成形金型のキャビティ内に複数の半導体素子を搭載した基板フレームを配置した後、基板フレームの素子搭載面上に封止樹脂を流動させるように、金型の一方向から封止樹脂を充填（サイドゲート方式）することが一般的である。この際、基板フレーム上の半導体素子の存在する部分と半導体素子が存在しない部分との間で封止樹脂の充填速度に差が生じる。
【０００４】
封止樹脂の充填速度差は、樹脂流動方向に対して半導体素子の最終端面側またはキャビティの最終端面側（エアーベント側）で充填時差（樹脂フローフロントの不均一）を起こし、樹脂間や樹脂と半導体素子との間に巻き込まれたエアーが成形後に巣（ボイド）となるという問題が生じる。巣（ボイド）は半導体装置の外観上の品位のみならず、装置内部に発生した場合には半導体装置を実装ボード等に半田接続する際の高温雰囲気でボイド内部のエアーが膨張し、クラック等の重大な不具合を発生させる要因となる。
【０００５】
このように点に対して、特許文献１にはキャビティ内の半導体素子が搭載されていない隙間に流動制御部材を配置し、この流動制御部材の位置を樹脂流動方向にスライドさせることによって、流動速度差を低減することが記載されている。しかし、複数の半導体素子を同一基板上に搭載する等、半導体装置の形状やチップレイアウトは多種多様になっている。このため、金型自体に設置された流動制御部材では、多種多様な半導体装置に対応することができない。また、封止樹脂の充填速度差を軽減するようなチップレイアウトや金型レイアウトも量産性の維持の観点から適用が困難な状況にある。
【特許文献１】特開２００５−３１０８３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、モールド成形を適用して複数の半導体素子を一括して封止する際の封止樹脂の充填速度差を緩和することによって、巣（ボイド）の発生を抑制することを可能にした半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の態様に係る半導体装置の製造方法は、複数の装置形成領域を有する基板フレーム上に、前記複数の装置形成領域に対してそれぞれ半導体素子を搭載する工程と、前記基板フレームの前記半導体素子の搭載領域を除く領域に、封止樹脂の流動状態を制御する突起部を形成する工程と、前記半導体素子が搭載された前記基板フレームを成形型内に配置し、前記成形型内に封止樹脂を充填することによって、前記複数の装置形成領域に搭載された前記半導体素子を一括して封止する工程と、前記基板フレームを前記封止樹脂と共に前記複数の装置形成領域に応じて切断して、個片化された半導体装置を作製する工程とを具備することを特徴としている。
【発明の効果】
【０００８】
本発明の態様に係る半導体装置の製造方法によれば、基板フレームの素子搭載領域を除く領域に封止樹脂の流動状態を調整する突起部を形成しているため、成形型やチップレイアウト等を変更することなく、複数の半導体素子を一括して封止する際の封止樹脂の充填速度差を緩和することができる。従って、各種半導体装置の製造コストを増加させることなく、巣（ボイド）の発生を抑制することが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明を実施するための形態について説明する。図１ないし図９は本発明の実施形態による半導体装置の製造方法を示す図である。これらの図に基づいて、本発明の実施形態による半導体装置の製造工程について述べる。まず、図１に示すように、複数の配線基板を多連構造とした基板パネル１を用意する。基板パネル１は１個の配線基板およびそれを用いて形成した１個の半導体装置に相当する装置形成領域２を複数有しており、これらは格子状に設けられた切断領域３で区画されている。
【００１０】
基板パネル１は樹脂基板、セラミックス基板、ガラス基板等の絶縁基板の内部や表面による配線網（図示せず）を設けたものであり、具体的にはガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等を使用したプリント配線基板が適用される。基板パネル１は複数個の半導体装置を一括して形成することが可能なように、複数の配線基板（装置形成領域２）を連結した構造を有している。ここでは６個の装置形成領域２が切断領域３を介して連結された基板パネル１を用いているが、装置形成領域２の数は特に限定されるものではなく、製造工程や製造装置等を考慮して適宜に設定することができる。
【００１１】
上述した基板パネル１の各装置形成領域２、２…に対し、図２および図３に示すように半導体素子４をそれぞれ搭載する。半導体素子４は接着剤フィルムや接着剤樹脂等を用いて装置形成領域２に接着される。次いで、基板パネル１上に搭載された半導体素子４に対してワイヤボンディングを施し、金属ワイヤ５を介して半導体素子４の各電極と装置形成領域（配線基板）２に設けられた接続パッド（図示せず）とを電気的に接続する。ここでは装置形成領域２に１個の半導体素子４を搭載した状態を示しているが、半導体素子４の搭載数はこれに限られるものではなく、２個もくしはそれ以上であってもよい。
【００１２】
例えば、半導体装置として半導体記憶装置を作製する場合、２個もしくはそれ以上のメモリ素子を装置形成領域（配線基板）２上に積層して搭載した構造、さらにはその最上段にコントローラ素子を積層した構造等を適用することができる。ＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）型の半導体装置を作製する場合には、装置形成領域（配線基板）２にメモリ素子とロジック素子とを積層して搭載した構造等が適用される。また、半導体素子４の接続構造はワイヤ接続に限らず、フリップチップ接続を適用してもよい。
【００１３】
複数の装置形成領域２にそれぞれ半導体素子４を搭載した基板パネル１に対してトランスファ成形法等のモールド成形を適用して封止工程を実施するにあたって、従来構造では半導体素子４が搭載されている部分の流路が搭載されていない部分（隣接する半導体素子４間の切断領域３に相当する部分）に比べて狭いために流動抵抗が大きくなる。このため、図１０に示すように半導体素子４が搭載されていない部分の封止樹脂６の流動速度が速くなり、その部分を流れた封止樹脂６が回り込むようにして合流することによって、半導体素子４上に封止樹脂６の未充填部分が巣（ボイド）として残留することになる。
【００１４】
そこで、この実施形態では図２および図３に示したように、基板パネル１上の半導体素子４が搭載されている部分と半導体素子４が搭載されていない部分との樹脂流動速度（封止樹脂の充填速度）を調整するように、予め基板パネル１の素子搭載領域を除く領域、具体的には装置形成領域２間に設定される切断領域３に封止樹脂の流動状態を制御する突起部７を形成している。ここでは、封止樹脂の流動方向と平行な方向に延在する半導体素子４間の空間が問題となるため、隣接する半導体素子４間の空間の一部を埋めるように封止樹脂の流動方向（後述する矢印Ｘ方向）と平行な方向に突起部７を配置している。
【００１５】
突起部７の形成材料は特に限定されるものではないが、半導体装置に与える影響や形成のしやすさや等の点から絶縁樹脂で形成することが好ましい。突起部７を形成する樹脂としては、例えばエポキシ樹脂やシリコーン樹脂等の熱硬化性樹脂、あるいは紫外線硬化型のような光硬化性樹脂が用いられる。熱硬化性や光硬化性等を有する樹脂組成物（液状樹脂）を基板プレート１上に塗布し、この液状樹脂の塗布層を硬化させて突起部７を形成する。突起部７の形成工程は、封止工程前であればどの段階（例えば基板パネル１の製造工程、半導体素子４の搭載工程前あるいは搭載工程後）で実施してもよい。
【００１６】
次に、図４および図５に示すように、半導体素子４を搭載した基板プレート１をトランスファ成形用金型等の成形型８のキャビティ９内に配置する。突起部７は基板プレート１が配置された成形型８内の樹脂流動速度（封止樹脂の充填速度）を調整するように配置されている。すなわち、基板プレート１を成形型８内に配置した状態において、図６に示すように半導体素子４が搭載されていない部分（隣接する半導体素子４間の切断領域３に相当する部分）の流路面積が半導体素子４上の流路面積に近似するように、封止樹脂の流動方向（充填方向）と平行な半導体素子４間の樹脂流路に突起部７が配置されている。
【００１７】
そして、突起部７を有する基板プレート１が配置された成形型８内に、図７および図８に示すように、樹脂注入口８ａからエポキシ樹脂等の封止樹脂６を注入して充填することによって、装置形成領域２に搭載された複数の半導体素子４を一括して封止する。封止樹脂６は基板プレート１上を流動して成形型８内に充填される。図中矢印Ｘは封止樹脂６の充填方向（流動方向）を示している。封止樹脂６は半導体素子４上をキャビティ９の最終端面側（エアーベント側）に向けて流動すると同時に、隣接する半導体素子４間の空間も流動して成形型８内に充填される。
【００１８】
この際、隣接する半導体素子４間の空間には突起部７が形成されているため、半導体素子４上の流路と半導体素子４が搭載されていない部分の流路との間の充填速度差が緩和される。このように、半導体素子４の有無に基づく封止樹脂６の充填速度差を緩和すすることによって、キャビティ９内を流動する封止樹脂６のフローフロントを揃えることができる。従って、封止樹脂６の充填時差に伴う巣（ボイド）の発生を抑制することが可能となる。すなわち、複数の半導体素子４をそれぞれ良好に樹脂封止することができる。
【００１９】
例えば、複数の半導体素子４を基板プレート１上に間隔を開けて配置する場合において、幅０．８ｍｍ×長さ１３ｍｍ×高さ０．５ｍｍとなるように液状樹脂を塗布して突起部７を形成する。この場合、半導体素子４上の流路断面積と半導体素子４間の流路断面積とはほぼ１対１となる。このような突起部７を有する基板プレート１上に封止樹脂６を流動させて半導体素子４を封止することによって、封止樹脂６中の巣（ボイド）の発生を抑制することが可能となる。
【００２０】
上述したように、封止樹脂６の充填速度差に伴う巣（ボイド）の発生は、基板プレート１上に直接形成した突起部７に基づいて抑制される。突起部７の形状は基板プレート１上に搭載される半導体素子４の大きさや個数等に応じて任意に設定することができる。また、突起部７の形成位置も基板プレート１上の装置形成領域２や切断領域３に応じて任意に設定することができる。従って、半導体素子４の大きさや個数、また各領域の形状等に基づいて突起部７の大きさや位置を設定することによって、成形型やチップレイアウト等を変更することなく、複数の半導体素子４を一括して良好に封止することが可能となる。
【００２１】
この後、基板パネル１を封止樹脂６と共に装置形成領域２の形状に応じて切断する。基板パネル１の切断工程はブレードダイシング法等を適用して実施される。この際、例えば図９に示すように、突起部７を避けるようにして各装置形成領域２の外形に沿ってダイシングして、個片化された半導体装置１０を作製する。突起部７は切断領域３に形成されているため、切断後の半導体装置１０に残存することはない。また、突起部７を絶縁樹脂で形成した場合には、突起部７の一部が半導体装置１０に残存しても特に問題はない。従って、基板パネル１の切断は突起部７を切断するように実施してもよい。
【００２２】
この実施形態の半導体装置１０の製造方法によれば、基板プレート１上に直接形成した突起部７に基づいて封止樹脂６の充填速度差、ひいては充填速度差に起因する巣（ボイド）の発生を抑制している。従って、成形型の構成やチップレイアウト、また半導体装置自体の形状等を変更することなく、複数の半導体素子４を一括して良好に封止することが可能となる。このような製造方法は各種形状の半導体装置の製造工程に適用することができるため、形状やチップレイアウト等が多種多様化している半導体装置の製造に好適である。言い換えると、成形型やチップレイアウト等の変更に伴うコスト増を招くことなく、各種半導体装置の製造歩留りや信頼性を高めることが可能となる。
【００２３】
上述した実施形態の製造方法においては、突起部７を封止樹脂の流動方向と平行な方向に延在するように形成したが、突起部７の形状はこれに限られるものではない。突起部７は半導体素子４上と半導体素子４間（切断領域３）における封止樹脂６の充填速度差を調整するように設けられるものであればよく、具体的な形状は実際の充填速度差に基づいて適宜設定することができる。例えば、封止樹脂６の回り込みを阻止するような突起部７、また封止樹脂６の流動を一部堰き止めるような突起部７であってもよい。
【００２４】
本発明は上記した各実施形態に限定されるものではなく、それぞれ素子搭載基板としての配線基板に相当する装置形成領域を複数有する基板プレート上に搭載された複数の半導体素子を一括して樹脂封止する工程を有する各種半導体装置の製造工程に適用することができる。そのような製造方法も本発明に含まれるものである。本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態の製造方法に用いられる基板フレームの構成を示す平面図である。
【図２】図１に示す基板プレートに半導体素子を搭載した状態を示す平面図である。
【図３】図２に示す基板プレートの断面図である。
【図４】図１に示す基板プレートを成形型内に配置した状態を示す平面図である。
【図５】図４に示す成形型内に配置された基板プレートの断面図である。
【図６】図５に示す成形型内の状態を一部拡大して示す断面図である。
【図７】図４に示す成形型内に封止樹脂が充填される様子を示す平面図である。
【図８】図７に示す封止樹脂が充填された成形型の断面図である。
【図９】図７に示す樹脂封止後の基板プレートの切断工程を示す断面図である。
【図１０】従来の製造工程における封止樹脂の充填状態を示す平面図である。
【符号の説明】
【００２６】
１…基板プレート、２…装置形成領域（配線基板）、３…切断領域、４…半導体素子、５…金属ワイヤ、６…封止樹脂、７…突起部、８…成形型、９…キャビティ、１０…半導体装置。
【図１】
2008311558.tif 000003
【図２】
2008311558.tif 000004
【図３】
2008311558.tif 000005
【図４】
2008311558.tif 000006
【図５】
2008311558.tif 000007
【図６】
2008311558.tif 000008
【図７】
2008311558.tif 000009
【図８】
2008311558.tif 000010
【図９】
2008311558.tif 000011
【図１０】
2008311558.tif 000012