(57)【要約】【課題】オフ状態でも逆バイアス方向に電流を流し、低損失である。【解決手段】ＧａＮ層３／ＡｌＧａＮ層４上に、Ｔｉ、Ｈｆ、Ａｕ、Ａｌ、Ｗなどの材料からなるソース電極５とドレイン電極８が基板１の基板面に平行な方向（または基板面に沿った方向）に所定の間隔を開けて配置され、ソース電極５−ドレイン電極８間に第１ゲート電極６と第２ゲート電極７が第１ゲート電極６をソース電極５側に配置されている。第２ゲート電極７とソース電極５とが電気的に接続され、第２ゲート電極７が、ショットキーバリアの高さが異なる２種類の電極材料層７ａ、７ｂから構成されている。第１ゲート電極６と第２ゲート電極７の電極材料層７ｂは、Ｎｉ、Ｐｄ、Ａｕなどの高いショットキーバリアを有する電極材料により構成され、第２ゲート電極の電極材料層７ａは、Ｔｉ、Ｗ、Ａｇ、ＷＮ、Ｐｔ、Ｎｉなどの低いショットキーバリアを有する材料により構成されている。【選択図】図１
2008016682.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された半導体層上または半導体基板上に、ソース電極とドレイン電極が基板面に沿った方向に所定の間隔を開けて配設され、該ソース電極と該ドレイン電極間に第１ゲート電極および第２ゲート電極が、該第１ゲート電極を該ソース電極側に配置し、かつ該第２ゲート電極を該ドレイン電極側に配置して設けられ、該第２ゲート電極と該ソース電極とが電気的に接続され、該第２ゲート電極が、互いにショットキーバリアの高さが異なる２種類の電極材料層から構成されている半導体スイッチング素子。
【請求項２】
前記第１ゲート電極および、前記第２ゲート電極の２種類の電極材料層のうちの一方は高いショットキーバリアを有する電極材料により構成され、該第２ゲート電極の２種類の電極材料層のうちの他方は、該一方の電極材料層よりも低いショットキーバリアを有する電極材料層により構成されている請求項１に記載の半導体スイッチング素子。
【請求項３】
前記一方の電極材料層は、前記他方の電極材料層の上層として設けられ、前記ドレイン電極側に所定幅だけ前記半導体基板または前記半導体層と接続している請求項２に記載の半導体スイッチング素子。
【請求項４】
前記一方の電極材料層が前記半導体基板または前記半導体層と接触している所定幅は、０．５μｍ以上３．０μｍ以下である請求項３に記載の半導体スイッチング素子。
【請求項５】
前記第１ゲート電極および、前記第２ゲート電極の一方の電極材料層がそれぞれＴｉ、Ｗ、Ａｇ、ＷＮ、ＰｔおよびＮｉのいずれかまたはそれらを複数組み合わせた材料からなっている請求項２に記載の半導体スイッチング素子。
【請求項６】
前記第２ゲート電極の他方の電極材料層がＮｉ、ＰｄおよびＡｕのいずれかまたはそれらを複数組み合わせた材料からなっている請求項２に記載の半導体スイッチング素子。
【請求項７】
前記ソース電極および前記ドレイン電極が、Ｔｉ、Ｈｆ、Ａｕ、ＡｌおよびＷのいずれかまたはそれらを複数組み合わせた材料からなっている請求項１に記載の半導体スイッチング素子。
【請求項８】
前記ソース電極および前記ドレイン電極は、前記半導体基板または前記半導体層とオーミック接続され、前記第１ゲート電極および前記第２ゲート電極は該半導体基板または該半導体層とショットキー接続されている請求項１に記載の半導体スイッチング素子。
【請求項９】
前記半導体層は、ＧａＮ層とＡｌＧａＮ層とをこの順に積層した積層構造、ＡｌＧａＮ層とＧａＮ層とＡｌＧａＮ層をこの順に積層した積層構造、およびＧａＮ層とＡｌＧａＮ層とＧａＮキャップ層とをこの順に積層した積層構造のうちのいずれかの積層構造である請求項１に記載の半導体スイッチング素子。
【請求項１０】
前記ソース電極、第１ゲート電極、第２ゲート電極および前記ドレイン電極は、前記ＧａＮ層または前記ＡｌＧａＮ層上に設けられている請求項９に記載の半導体スイッチング素子。
【請求項１１】
前記一方の電極材料層が前記ソース電極に接続されている請求項２に記載の半導体スイッチング素子。
【請求項１２】
請求項１〜１１のいずれかに記載の半導体スイッチング素子を一または複数用いた半導体回路装置。
【請求項１３】
前記ソース電極と前記ドレイン電極間に、第１電圧と第２電圧を選択的に出力制御可能とする第１電圧制御部が接続されて設けられ、該ソース電極と該第１ゲート電極間に、第３電圧と第４電圧を選択的に出力制御可能とする第２電圧制御部が接続されて設けられている請求項１２に記載の半導体回路装置。
【請求項１４】
前記半導体スイッチング素子において、前記第１ゲート電極にスイッチングをオン状態とする電圧を印加し、前記ドレイン電極と前記ソース電極間に順方向の電圧を印加したときに該ドレイン電極側から該ソース電極側に電流が流れ、
該第１ゲート電極にスイッチングをオン状態とする電圧を印加し、該ドレイン電極と該ソース電極間に逆方向の電圧を印加したときに該ソース電極側から該ドレイン電極側に電流が流れ、
該第１ゲート電極にスイッチングをオフ状態とする電圧を印加し、該ドレイン電極と該ソース電極間に順方向の電圧を印加したときに該ドレイン電極−ソース電極間が電気的に遮断されて電流が流れず、
該第１ゲート電極に対してスイッチングをオフ状態とする電圧を印加し、該ドレイン電極と該ソース電極間に逆方向の電圧を印加したときに前記第２ゲート電極のショットキーバリアが低い電極材料層が動作して該第２ゲート電極側から該ドレイン電極側に電流が流れるように制御可能に構成されている請求項１２または１３に記載の半導体回路装置。
【請求項１５】
前記半導体スイッチング素子として第１〜第４半導体スイッチング素子が設けられ、電源の両端間に、該第１および第２半導体スイッチング素子と該第３および第４半導体スイッチング素子の二つの直列回路がそれぞれ接続され、該第１および第２半導体スイッチング素子の接続点と該第３および第４半導体スイッチング素子の接続点との間に動作部が接続されている請求項１２〜１４のいずれかに記載の半導体回路装置。
【請求項１６】
前記半導体スイッチング素子として横型の半導体スイッチング素子が一または複数用いられたインバータ回路またはモータ回路である請求項１５に記載の半導体回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子および、この半導体スイッチング素子を用いて、順方向のみではなく、逆方向にも電流を流す必要があるインバータ回路およびモータ回路などの半導体回路装置に関する。
【背景技術】
【０００２】
この種の半導体スイッチング素子が用いられる半導体回路装置の中には、モータ回路やインバータ回路のように、順方向のみではなく、逆方向にも電流を流す必要があるものがある。
【０００３】
従来の半導体スイッチング素子において、オフ状態で逆バイアス方向に電流を流そうとすると、次の図５に示すように、半導体スイッチング素子の両端にダイオードを新たに組み入れる必要がある。
【０００４】
図５は、従来の半導体スイッチング素子を用いたインバータ回路の構成例を示す回路図である。
【０００５】
図５において、例えば、従来のインバータ回路４０は、電源４１の両端間に、４つの半導体スイッチング素子３０ａ〜３０ｄのうち、半導体スイッチング素子３０ａ，３０ｂと半導体スイッチング素子３０ｃ、３０ｄの二つの直列回路がそれぞれ並列接続されていると共に、コンデンサ４２の両端が接続されている。また、直列回路を構成する半導体スイッチング素子３０ａ，３０ｂの接続点と、別の直列回路を構成する半導体スイッチング素子３０ｃ、３０ｄの接続点との間に、順方向のみではなく、逆方向にも電流を流す必要があるモータなどの動作部４３が接続されている。
【０００６】
上記構成のより、モータ回路構成の従来のインバータ回路４０では、半導体スイッチング素子３０ａ，３０ｄがオンで、半導体スイッチング素子３０ｂ，３０ｃがオフ時に、この半導体スイッチング素子３０ａからモータなどの動作部４３さらに半導体スイッチング素子３０ｄを介して電流が流れる。このとき、モータなどの動作部４３には順方向に電流が流れる。
【０００７】
また、半導体スイッチング素子３０ｂ，３０ｃがオンで、半導体スイッチング素子３０ａ，３０ｄがオフ時に、この半導体スイッチング素子３０ｃからモータなどの動作部４３さらに半導体スイッチング素子３０ｂを介して電流が流れる。このとき、モータなどの動作部４３には逆方向に電流が流れる。
【０００８】
さらに、横型の半導体スイッチング素子３０ａ〜３０ｄがオフ時には、半導体スイッチング素子３０ａ〜３０ｄによりピンチオフされてモータなどの動作部材４３には電流が流れない。
【０００９】
このため、このインバータ回路４０では、横型の半導体スイッチング素子３０ａ〜３０ｄがオフ状態のときに逆バイアス方向に電流を流すことができるように、逆バイアス動作用のダイオード４４がそれぞれ、各半導体スイッチング素子３０ａ〜３０ｄとそれぞれ並列に接続されている。
【００１０】
次に、半導体スイッチング素子のデバイス構造例として、例えば非特許文献１には、ＳｉＣ層上にショットキーバリアが高い材料Ｎｉからなる電極と、ショットキーバリアが低い材料Ｔｉからなる電極とを設けたデバイス構造が提案されている。このように、ショットキーバリアが高いＮｉ電極と、ショットキーバリアが低いＴｉ電極とにより、低オン抵抗と高いショットキーバリアによるピンチオフ制御とを実現することが可能であると報告されている。
【００１１】
また、特許文献１には、ダイオードにおいて、ｎ−ＧａＮ層上に凸型ＡｌＧａＮ層を備え、この凸型ＡｌＧａＮ層上にショットキーバリアの高さが異なる２種類のアノード電極を設けた半導体装置が開示されている。
【００１２】
さらに、特許文献２には、ダイオードにおいて、幅が異なり、かつ、ショットキーバリアの高さが異なる２種類のアノード電極を備えた半導体装置が開示されている。
【非特許文献１】「Ｊ．Ａ．Ｃｏｏｐｅｒ  ｅｔ  ａｌ．  “Ｒｅｃｅｎｔ  Ａｄｖａｎｃｅｓ  ｉｎ  ＳｉＣ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅｓ．”Ｍａｔｅｒｉｚｌｓ  Ｓｃｉｅｎｃｅ  Ｆｏｒｒｕｍ  ｖｏｌ．２６４−２６８（１９９８）ｐｐ．８９５−９００」
【特許文献１】特開２００４−３１８９６号公報
【特許文献２】特開２００５−３１７８４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
前述したように、順方向のみではなく、逆方向にも電流を流す必要があるインバータ回路およびモータ回路などの上記従来の半導体回路装置のように、逆バイアス動作用のダイオード４４を新たに組み入れると、その分だけコストが高くなるという問題が生じると共に、このダイオード４４による損失により動作速度が遅くなるという問題も生ずる。
【００１４】
非特許文献１の事例は、ＳｉＣ層上にショットキーバリアが高い材料Ｎｉからなる電極と、ショットキーバリアが低い材料Ｔｉからなる電極とを設けた単なるデバイス構造例が開示されているだけであって、詳細に後述する本発明のように、半導体スイッチング素子がオン状態のときに順方向および逆方向の双方向に電流が流れるように動作し、オフ状態のときに逆方向のみに電流が流れるように動作する機能は全く有していない。
【００１５】
特許文献１および特許文献２の事例は、ＡｌＧａＮ層上にショットキーバリアの高さが異なる２種類のアノード電極を設けているものの、ショットキーダイオードであって、スイッチングを制御自在とするＭＯＳトランジスタなどの半導体スイッチング素子に関するものではない。
【００１６】
本発明は、上記従来の問題を解決するもので、オフ状態でも逆バイアス方向に電流を流すことができる低損失な半導体スイッチング素子、この半導体スイッチング素子を用いて、動作速度が速く低コスト化を実現することができるインバータ回路およびモータ回路などの半導体回路装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の半導体スイッチング素子は、基板上に形成された半導体層上または半導体基板上に、ソース電極とドレイン電極が基板面に沿った方向に所定の間隔を開けて配設され、該ソース電極と該ドレイン電極間に第１ゲート電極および第２ゲート電極が、該第１ゲート電極を該ソース電極側に配置し、かつ該第２ゲート電極を該ドレイン電極側に配置して設けられ、該第２ゲート電極と該ソース電極とが電気的に接続され、該第２ゲート電極が、互いにショットキーバリアの高さが異なる２種類の電極材料層から構成されているものであり、そのことにより上記目的が達成される。
【００１８】
また、好ましくは、本発明の半導体スイッチング素子において、前記第１ゲート電極および、前記第２ゲート電極の２種類の電極材料層のうちの一方は高いショットキーバリアを有する電極材料により構成され、該第２ゲート電極の２種類の電極材料層のうちの他方は、該一方の電極材料層よりも低いショットキーバリアを有する電極材料層により構成されている。
【００１９】
さらに、好ましくは、本発明の半導体スイッチング素子における一方の電極材料層は、前記他方の電極材料層の上層として設けられ、前記ドレイン電極側に所定幅だけ前記半導体基板または前記半導体層と接続している。
【００２０】
さらに、好ましくは、本発明の半導体スイッチング素子において、前記一方の電極材料層が前記半導体基板または前記半導体層と接触している所定幅は、０．５μｍ以上３．０μｍ以下である。
【００２１】
さらに、好ましくは、本発明の半導体スイッチング素子において、前記第１ゲート電極および、前記第２ゲート電極の一方の電極材料層がそれぞれＴｉ、Ｗ、Ａｇ、ＷＮ、ＰｔおよびＮｉのいずれかまたはそれらを複数組み合わせた材料からなっている。
【００２２】
さらに、好ましくは、本発明の半導体スイッチング素子において、前記第２ゲート電極の他方の電極材料層がＮｉ、ＰｄおよびＡｕのいずれかまたはそれらを複数組み合わせた材料からなっている。
【００２３】
さらに、好ましくは、本発明の半導体スイッチング素子において、前記ソース電極および前記ドレイン電極が、Ｔｉ、Ｈｆ、Ａｕ、ＡｌおよびＷのいずれかまたはそれらを複数組み合わせた材料からなっている。
【００２４】
さらに、好ましくは、本発明の半導体スイッチング素子において、前記ソース電極および前記ドレイン電極は、前記半導体基板または前記半導体層とオーミック接続され、前記第１ゲート電極および前記第２ゲート電極は該半導体基板または該半導体層とショットキー接続されている。
【００２５】
さらに、好ましくは、本発明の半導体スイッチング素子における半導体層は、ＧａＮ層とＡｌＧａＮ層とをこの順に積層した積層構造、ＡｌＧａＮ層とＧａＮ層とＡｌＧａＮ層をこの順に積層した積層構造、およびＧａＮ層とＡｌＧａＮ層とＧａＮキャップ層とをこの順に積層した積層構造のうちのいずれかの積層構造である。
【００２６】
さらに、好ましくは、本発明の半導体スイッチング素子において、前記ソース電極、前記第１ゲート電極、前記第２ゲート電極および前記ドレイン電極は、前記ＧａＮ層または前記ＡｌＧａＮ層上に設けられている。
【００２７】
さらに、好ましくは、本発明の半導体スイッチング素子における一方の電極材料層が前記ソース電極に接続されている。
【００２８】
本発明の半導体回路装置は、本発明の上記半導体スイッチング素子を一または複数用いたものであり、そのことにより上記目的が達成される。
【００２９】
また、好ましくは、本発明の半導体回路装置において、前記ソース電極と前記ドレイン電極間に、第１電圧と第２電圧を選択的に出力制御可能とする第１電圧制御部が接続されて設けられ、該ソース電極と該第１ゲート電極間に、第３電圧と第４電圧を選択的に出力制御可能とする第２電圧制御部が接続されて設けられている。
【００３０】
さらに、好ましくは、本発明の半導体回路装置における半導体スイッチング素子において、前記第１ゲート電極にスイッチングをオン状態とする電圧を印加し、前記ドレイン電極と前記ソース電極間に順方向の電圧を印加したときに該ドレイン電極側から該ソース電極側に電流が流れ、
該第１ゲート電極にスイッチングをオン状態とする電圧を印加し、該ドレイン電極と該ソース電極間に逆方向の電圧を印加したときに該ソース電極側から該ドレイン電極側に電流が流れ、
該第１ゲート電極にスイッチングをオフ状態とする電圧を印加し、該ドレイン電極と該ソース電極間に順方向の電圧を印加したときに該ドレイン電極−ソース電極間が電気的に遮断されて電流が流れず、
該第１ゲート電極に対してスイッチングをオフ状態とする電圧を印加し、該ドレイン電極と該ソース電極間に逆方向の電圧を印加したときに前記第２ゲート電極のショットキーバリアが低い電極材料層が動作して該第２ゲート電極側から該ドレイン電極側に電流が流れるように制御可能に構成されている。
【００３１】
さらに、好ましくは、本発明の半導体回路装置において、前記半導体スイッチング素子として第１〜第４半導体スイッチング素子が設けられ、電源の両端間に、該第１および第２半導体スイッチング素子と該第３および第４半導体スイッチング素子の二つの直列回路がそれぞれ接続され、該第１および第２半導体スイッチング素子の接続点と該第３および第４半導体スイッチング素子の接続点との間にモータなどの動作部が接続されている。
【００３２】
さらに、好ましくは、本発明の半導体回路装置は、前記半導体スイッチング素子として横型の半導体スイッチング素子が一または複数用いられたインバータ回路またはモータ回路である。
【００３３】
上記構成により、以下に、本発明の作用について説明する。
【００３４】
本発明では、半導体基板上または、ＧａＮ／ＡｌＧａＮなどの半導体層上に、Ｔｉ、Ｈｆ、Ａｕ、Ａｌ、Ｗなどの材料からなるソース電極とドレイン電極とが基板面に平行な方向に所定の間隔を開けて配置され、そのソース電極とドレイン電極との間に第１ゲート電極および第２ゲート電極が、第１ゲート電極をソース電極側として配置して設けられ、第２ゲート電極をドレイン電極側として配置して設けられ、第２ゲート電極とソース電極とが電気的に接続されており、第２ゲート電極が、互いにショットキーバリアの高さが異なる２種類の電極材料層から構成されている。ソース電極とドレイン電極は、半導体基板または半導体層とオーミック接続され、第１ゲート電極と第２ゲート電極は、半導体基板または半導体層とショットキー接続されている。
【００３５】
このように、ソース電極−第１ゲート電極−第２ゲート電極−ドレイン電極を有するスイッチング素子において、第２ゲート電極がショットキーバリアの高さが異なる電極材料層を組み合わせることにより、低損失化と高いショットキーバリアによるピンチオフ制御を実現することが可能となる。
【００３６】
第１ゲート電極、および第２ゲート電極の２種類の電極材料層のうちの一方は、Ｔｉ、Ｗ、Ａｇ、ＷＮ、Ｐｔ、Ｎｉなどの高いショットキーバリアを有する電極材料により構成され、第２ゲート電極の２種類の電極材料層のうちの他方は、Ｎｉ、Ｐｄ、Ａｕなどの低いショットキーバリアを有する電極材料により構成されている。
【００３７】
この半導体スイッチング素子において、第１ゲート電極にスイッチングをオン状態とする電圧を印加し、ドレイン電極−ソース電極間に順方向の電圧を印加したときには、ドレイン電極側からソース電極側に電流が流れる。また、第１ゲート電極にスイッチングをオン状態とする電圧を印加し、ドレイン電極−ソース電極間に逆方向の電圧を印加したときには、ソース電極側からドレイン電極側に電流が流れる。このように、半導体スイッチング素子では双方向に電流を流すことができる。
【００３８】
また、第１ゲート電極にスイッチングをオフ状態とする電圧を印加し、ドレイン電極−ソース電極間に順方向の電圧を印加したときには、ドレイン電極−ソース電極間が第１ゲート電極および第２ゲート電極によってピンチオフされて電気的に遮断されて電流が流れない。
【００３９】
さらに、第１ゲート電極に対してスイッチングをオフ状態とする電圧を印加し、ドレイン電極−ソース電極間に逆方向の電圧を印加したときには、ソース電極−ドレイン電極間は第１ゲート電極によってピンチオフされて電気的に遮断されて電流が流れないが、第２ゲート電極のショットキーバリアが低い電極材料層が動作して第２ゲート電極からドレイン電極に電流が流れる。これによって、従来のようにダイオードはいらない。さらに、ドレイン電極−ソース電極間の電圧値（絶対値）を上昇させると、第２ゲート電極のショットキーバリアが高い電極材料層も動作する。
【発明の効果】
【００４０】
以上により、本発明の半導体スイッチング素子によれば、従来のように逆バイアス動作用のダイオードのような新しい部品を設けることなく、順方向および逆方向の双方向に、低損失で、素早いスイッチングを行うことができる。例えばインバータ回路やモータ回路などのような半導体回路装置において、この半導体スイッチング素子を一または複数用いることにより、オフ状態でも逆方向に電流を流すことが可能となり、動作速度を速くすると共に、低コスト化をも図ることができる。
【発明を実施するための最良の形態】
【００４１】
以下に、本発明の半導体スイッチング素子の実施形態をＧａＮ系半導体スイッチング素子に適用した場合について、図面を参照しながら詳細に説明する。なお、ＧａＮ系半導体スイッチング素子では、ショットキー電極の耐圧が高いため有利である。
【００４２】
図１は、本発明の実施形態に係るＧａＮ系半導体スイッチング素子の要部構成例を示す縦断面図である。
【００４３】
図１において、本実施形態のＧａＮ系半導体スイッチング素子１０は、基板１上にバッファ層２が形成され、そのバッファ層２上に半導体層としてのＧａＮ層３およびＡｌＧａＮ層４がこの順に形成されている。これらのＧａＮ層３／ＡｌＧａＮ層４の境界に発生するひずみにより、２次元電子ガス（２ＤＥＧ）が発生する。このＡｌＧａＮ層４上には、ソース電極５とドレイン電極８とが基板１の面に平行な方向（基板面に沿った方向）に所定の間隔を開けて配置されている。これらのソース電極５およびドレイン電極８は、Ｔｉ、Ｈｆ、Ａｕ、ＡｌおよびＷのいずれかまたはそれらを複数組み合わせた材料（または金属材料）からなり、半導体層としてのＡｌＧａＮ層４にオーミック接続されている。
【００４４】
これらのソース電極５とドレイン電極８の間には、第１ゲート電極６および第２ゲート電極７が配置されており、第１ゲート電極６がソース電極５側に配置され、第２ゲート電極７がドレイン電極８側に配置されている。第２ゲート電極７は、互いにショットキーバリアの高さが異なる２種類の電極材料層７ａおよび７ｂから構成されており、電極材料層７ｂのショットキーバリアの高さは、電極材料層７ａのショットキーバリアの高さよりも高くされている。即ち、これらの第１ゲート電極６および、第２ゲート電極７の２種類の電極材料層のうちの一方の電極材料層７ｂは高いショットキーバリアを有する電極材料により構成され、第２ゲート電極７の２種類の電極材料層のうちの他方の電極材料層７ａは、一方の電極材料層７ｂよりも低いショットキーバリアを有する電極材料層により構成されている。
【００４５】
具体的には、第１ゲート電極６および電極材料層７ｂには、Ｐｔを用い、電極材料層７アールにはＮｉを用いた。本発明はこの組合せに限られるものではなく第１ゲート電極６および電極材料層７ｂにはＴｉ、Ｗ、Ａｇ、ＷＮ、ＰｔおよびＮｉのいずれかまたはそれらを複数組み合わせた材料からなり、電極材料層７ａは、Ｎｉ、ＰｄおよびＡｕのいずれかまたはそれらを複数組み合わせた材料を用いることができる。第１ゲート電極６および電極材料層７ａ、電極材料層７ｂはＡｌＧａＮ層４にショットキー接続されている。
【００４６】
電極材料層７ｂは、電極材料層７ａ上の一部に一部が上層として覆い、ドレイン電極８側に所定幅だけはみ出すように形成されている。即ち、電極材料層７ｂは、電極材料層７ａの上層として設けられ、ドレイン電極８側に所定幅だけ半導体層としてのＡｌＧａＮ層４上に接続している。これらの電極材料層７ｂとＡｌＧａＮ層４との接続面は、所定幅を有しており、その所定のはみ出し幅は例えば０．５μｍ以上３．０μｍ以下の範囲であることが好ましい。電極材料層７ｂのはみ出し幅（所定幅）は、この０．５μｍよりも狭くすると耐圧が減少し、この３．０μｍよりも広くすると電流値の減少につながる。また、ドレイン電極８側とは反対側のソース電極５側へ電極材料層７ｂがはみ出した場合には、ショットキーバリアによる抵抗増加の原因となるため、好ましくない。
【００４７】
上記構成により、以下に、本実施形態の半導体スイッチング素子１０のスイッチング動作について、図２および図３を用いて詳細に説明する。
【００４８】
図２は、図１の半導体スイッチング素子１０の電圧−電流特性を示すグラフであり、図３は、図１の半導体スイッチング素子１０のスイッチング動作を説明するための縦断面図である。
【００４９】
図２に示すように、横軸は半導体スイッチング素子１０のドレイン電極８−ソース電極５間に印加される電圧Ｖｄｓを示しており、原点（縦軸と横軸のクロス点）よりも右側が順方向の電圧印加時を示し、左側が逆方向の電圧印加時を示している。縦軸はドレイン電極８−ソース電極５間に流れる電流Ｉｄおよび−Ｉｄを示しており、原点よりも上側がドレイン電極８側からソース電極５側へ流れる電流Ｉｄを示し、原点よりも下側がソース電極５側からドレイン電極８側へ流れる電流−Ｉｄを示している。
【００５０】
図３（ａ）および図３（ｄ）において、ソース電極５とドレイン電極８間に、第１電圧Ｖｄｓ（ここでは２０Ｖ）と第２電圧−Ｖｄｓ（ここでは−１Ｖ）を選択的に出力制御可能とする第１電圧出力制御部（図示せず）が接続され、ソース電極５と第１ゲート電極６間に、第３電圧Ｖｇｓ（ここでは１Ｖ）と第４電圧−Ｖｇｓ（ここでは−８Ｖ）を選択的に出力制御可能とする第２電圧出力制御部（図示せず）が接続されている。ソース電極５と第２ゲート電極７の電極材料層７ｂとは接続されて接地されている。
【００５１】
図２の特性（ａ）では、第１ゲート電極６にスイッチングをオン状態にする電圧Ｖｇｓが印加されてスイッチングがオン状態とされ、ドレイン電極８−ソース電極５間に順方向の電圧Ｖｄｓが印加されている。このとき、例えば、ドレイン電極−ソース電極間の電圧Ｖｄｓを２０Ｖ、第１ゲート電極６−ソース電極５間の電圧Ｖｇｓを１Ｖとすると、図３（ａ）に示すように、ドレイン電極８側からソース電極５側に、図２の（ａ）のように電流Ｉが流れる。
【００５２】
図２の特性（ｂ）では、第１ゲート電極６にスイッチングをオン状態とする電圧Ｖｇｓが印加されてスイッチングがオン状態とされ、ドレイン電極８−ソース電極５間に逆方向の電圧−Ｖｄｓが印加されている。このとき、例えば、ドレイン電極８−ソース電極５間の電圧−Ｖｄｓを−１Ｖ、第１ゲート電極６−ソース電極５間の電圧Ｖｇｓを１Ｖとすると、図３（ｂ）に示すように、ソース電極５側からドレイン電極８側に、図２の（ｂ）のように電流−Ｉｄが流れる。
【００５３】
図２の特性（ｃ）では、第１ゲート電極６にスイッチングをオフ状態とする電圧−Ｖｇｓが印加されてスイッチングがオフ状態とされ、ドレイン電極８−ソース電極５間に順方向の電圧Ｖｄｓが印加されている。このとき、例えば、ドレイン電極８−ソース電極５間の電圧Ｖｄｓを２０Ｖ、第１ゲート電極６−ソース電極５間の電圧−Ｖｇｓを−８Ｖとすると、図３（ｃ）に示すように、ソース電極５、第１ゲート電極６、第２ゲート電極７およびドレイン電極８下の点線部分の空乏層によってチャネル層（２ＤＥＧ）が切られるために順方向の電流Ｉが阻害され、ドレイン電極８−ソース電極５間が電気的に遮断されて電流Ｉｄは流れない。なお、第２ゲート電極７の二つのショットキー電極７ａ，７ｂはどちらを上にしてもかまわないが、ピンチオフさせるようにする関係上、ショットキー電極７ｂのバリアの方がショットキー電極７ａのバリアより高くなるようにしなければならない。ここで、上記２ＤＥＧとは、前述したように２次元電子ガスのことであり、ＡｌＧａＮ層とＧａＮ層の界面（ＧａＮ層の表面）に存在し、そこがチャネルとして働く。
【００５４】
図２の特性（ｄ）では、第１ゲート電極６に対してスイッチングをオフ状態とする電圧−Ｖｇｓが印加されてスイッチングがオフ状態とされ、ドレイン電極８−ソース電極５間に逆方向の電圧−Ｖｄｓが印加されている。このとき、例えば、ドレイン電極８−ソース電極５間の電圧−Ｖｄｓを−１Ｖ、第１ゲート電極６−ソース電極５間の電圧−Ｖｇｓを−８Ｖとすると、図３（ｄ）に示すように、ソース電極５−ドレイン電極８間は第１ゲート電極６によってピンチオフされて電気的に遮断されるが、第２ゲート電極７のショットキーバリアが低い電極材料層７ａ−ドレイン電極８間で電流Ｉｄが流れる。即ち、第２ゲート電極７に順方向に電圧が印加されると、まず、ショットキーバリアが低い電極材料層７ａが動作して電流Ｉｄが流れる。それからさらに電圧を上昇させると、ショットキーバリアが高い電極材料層７ｂが動作する。
【００５５】
したがって、本実施形態の半導体スイッチング素子１０は、オン状態のときには順方向および逆方向の双方向に電流Ｉｄおよび−Ｉｄが流れるように動作し、オフ状態のときには逆方向のみに電流Ｉｄが流れるように動作する。
【００５６】
前述したように、図５に示した従来の半導体スイッチング素子３０を用いたインバータ回路４０では、動作部４３を例えばモータとすると、逆バイアス動作用のダイオード４４が必要となる。
【００５７】
これに対して、本実施形態の各半導体スイッチング素子１０を用いた半導体回路装置としてのインバータ回路について、図４を用いて詳細に説明する。
【００５８】
図４は、図１の半導体スイッチング素子１０を用いたインバータ回路の構成例を示す回路図である。
【００５９】
図４において、本実施形態のインバータ回路２０は、電源２１の両端間に、各半導体スイッチング素子１０として、４つの横型の半導体スイッチング素子１０ａ〜１０ｄのうち、半導体スイッチング素子１０ａ，１０ｂと半導体スイッチング素子１０ｃ、１０ｄの二つの直列回路がそれぞれ並列接続されていると共に、コンデンサ４２の両端が接続されている。これらの半導体スイッチング素子１０ａ，１０ｂの接続点と半導体スイッチング素子１０ｃ、１０ｄの接続点との間には、順方向のみではなく、逆方向にも電流を流す必要があるモータなどの動作部２３が接続されている。
【００６０】
上記構成により、横型の半導体スイッチング素子１０ａ，１０ｄがオンで、半導体スイッチング素子１０ｂ，１０ｃがオフ時に、この半導体スイッチング素子１０ａ、モータなどの動作部２３さらに半導体スイッチング素子１０ｄを通して電流が流れる。このとき、モータなどの動作部２３には順方向に電流が流れる。
【００６１】
また、半導体スイッチング素子１０ｂ，１０ｃがオンで、半導体スイッチング素子１０ａ，１０ｄがオフ時に、この半導体スイッチング素子１０ｃ、モータなどの動作部２３さらに半導体スイッチング素子１０ｂを通して電流が流れる。このとき、モータなどの動作部２３には逆方向に電流が流れる。
【００６２】
さらに、横型の半導体スイッチング素子１０ａ〜１０ｄがオフ時には、半導体スイッチング素子１０ａ〜１０ｄによりピンチオフされてモータなどの動作部材２３には電流が流れない。
【００６３】
このため、このインバータ回路２０では、横型の半導体スイッチング素子１０ａ〜１０ｄがオフ状態のときに逆バイアス方向に電流を流すことができる。この場合に、従来のように逆バイアス動作用のダイオードを半導体スイッチング素子と並列に接続する必要はない。
【００６４】
したがって、インバータ回路２０はモータ回路であって、半導体スイッチング素子１０ａ〜１０ｄは、選択的にオン状態のときに順方向および逆方向の双方に電流が流れるように動作し、オフ状態のときにも逆方向のみに電流が流れるように動作させることができる。このように、半導体スイッチング素子１０（１０ａ〜１０ｄ）が順方向および逆方向の双方向に動作可能であるため、前述したように逆バイアス動作用のダイオードが不要となって、製造コストの低コスト化および動作速度の高速化を図ることができる。
【００６５】
以上のように、上記実施形態によれば、ＧａＮ層３／ＡｌＧａＮ層４上に、Ｔｉ、Ｈｆ、Ａｕ、Ａｌ、Ｗなどの材料からなるソース電極５とドレイン電極８が基板１の基板面に平行な方向（または基板面に沿った方向）に所定の間隔を開けて配置され、ソース電極５−ドレイン電極８間に第１ゲート電極６と第２ゲート電極７が、第１ゲート電極６をソース電極５側に配置し、第２ゲート電極７をドレイン電極８側に配置した状態で設けられている。第２ゲート電極７の電極材料層７ｂとソース電極５とが電気的に接続され、第２ゲート電極７が、ショットキーバリアの高さが異なる２種類の電極材料層７ａ、７ｂから構成されている。第１ゲート電極６と第２ゲート電極７の電極材料層７ｂは、Ｎｉ、Ｐｄ、Ａｕなどの高いショットキーバリアを有する電極材料により構成され、第２ゲート電極の電極材料層７ａは、Ｔｉ、Ｗ、Ａｇ、ＷＮ、Ｐｔ、Ｎｉなどの低いショットキーバリアを有する材料により構成されている。これによって、オフ状態でも逆バイアス方向に電流を流すことができる低損失な半導体スイッチング素子１０を得ることができる。
【００６６】
なお、上記実施形態では、特に説明しなかったが、上記基板１としては、ＧａＮ層３／ＡｌＧａＮ層４の結晶を良好に成長させることができるＳｉＣ基板やサファイヤ基板などを用いることが好ましい。
【００６７】
また、上記実施形態では、特に説明しなかったが、半導体構造として、バッファ層２と基板１との間にＡｌＮ層をさらに配置していてもよい。また、半導体構造として、ＡｌＧａＮ層４上にＧａＮキャップ層をさらに配置してもよい。さらに、ドレイン電極およびソース電極を、ＧａＮ層上に配置してもよい。即ち、半導体層としてＧａＮ層３とＡｌＧａＮ層４との積層構造、ＡｌＧａＮ層４とＧａＮ層３とをこの順に積層した積層構造、およびＧａＮ層３とＡｌＧａＮ層４とＧａＮ層（キャップ層）との積層構造のうちのいずれかの積層構造を本発明に適用することができる。この場合に、ソース電極５、第１ゲート電極６、第２ゲート電極７およびドレイン電極８は、ＧａＮ層またはＡｌＧａＮ層上に設けられることになる。
【００６８】
さらに、上記実施形態では、基板１上に形成された半導体層（ＧａＮ層３／ＡｌＧａＮ層４）上に、ソース電極５とドレイン電極８が基板面に沿った方向に所定の間隔を開けて配設され、ソース電極５とドレイン電極８間に第１ゲート電極６および第２ゲート電極７が、第１ゲート電極６をソース電極５側に配置して設けられ、第２ゲート電極７をドレイン電極８側に配置して設けられ、第２ゲート電極７とソース電極５とが電気的に接続され、第２ゲート電極７が、互いにショットキーバリアの高さが異なる２種類の電極材料層７ａ，７ｂから構成されている場合について説明したが、これに限らず、ソース領域、チャネル領域およびドレイン領域が形成された半導体基板上に、ソース電極５とドレイン電極８が基板面に沿った方向に所定の間隔を開けて配設され、ソース電極５とドレイン電極８間に第１ゲート電極６および第２ゲート電極７が、第１ゲート電極６をソース電極５側に配置して設けられ、第２ゲート電極７をドレイン電極８側に配置して設けられ、第２ゲート電極７とソース電極５とが電気的に接続され、第２ゲート電極７が、互いにショットキーバリアの高さが異なる２種類の電極材料層から構成されていてもよい。
【００６９】
さらに、上記実施形態では、本発明の半導体スイッチング素子の実施形態をＧａＮ系半導体スイッチング素子に適用した場合について説明したが、これに限らず、本発明の半導体スイッチング素子の実施形態をＳｉＣ系半導体スイッチング素子に適用することもできる。
【００７０】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００７１】
本発明は、順方向のみではなく、逆方向にも電流を流す必要がある半導体デバイスに用いられる例えば横型などの半導体スイッチング素子、これを用いたインバータ回路およびモータ回路の分野において、従来のように逆バイアス動作用のダイオードのような新しい部品を設けることなく、順方向および逆方向の双方向に、低損失で、素早いスイッチングを行うことができる。例えばインバータ回路やモータ回路などのような半導体回路装置において、この半導体スイッチング素子を一または複数用いることにより、オフ状態でも逆方向に電流を流すことが可能となり、動作速度を速くすると共に、低コスト化をも図ることができる。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施形態に係るＧａＮ系半導体スイッチング素子の構成例を示す縦断面図である。
【図２】図１の半導体スイッチング素子の電圧−電流特性を示すグラフである。
【図３】（ａ）〜（ｄ）は、図１の半導体スイッチング素子のスイッチング動作を説明するための縦断面図である。
【図４】図１の半導体スイッチング素子を用いた本発明のインバータ回路の構成例を示す回路図である。
【図５】従来の横型の半導体スイッチング素子を用いたインバータ回路の構成例を示す回路図である。
【符号の説明】
【００７３】
１  基板
２  バッファ層
３  ＧａＮ層
４  ＡｌＧａＮ層
５  ソース電極
６  第１ゲート電極
７  第２ゲート電極
７ａ  ショットキーバリアが低い電極材料層
７ｂ  ショットキーバリアが高い電極材料層
８  ドレイン電極
１０，１０ａ〜１０ｄ  半導体スイッチング素子
２０  インバータ回路
２１  電源
２２  コンデンサ
２３  動作部（モータ）
Ｖｄｓ  ドレイン電極−ソース電極間に印加され電圧
Ｖｇｓ  第１ゲート電極に印加され電圧
【図１】
2008016682.tif 000003
【図２】
2008016682.tif 000004
【図３】
2008016682.tif 000005
【図４】
2008016682.tif 000006
【図５】
2008016682.tif 000007