(57)【要約】【課題】熱圧着する際の回路基板及び半導体素子の反りを低減する半導体素子の実装方法及び実装装置を提供する。【解決手段】第一電極２１を有する回路基板２０と第二電極４１を有する半導体素子４０との間に、接着剤３０を介在させ、ステージ１０上でヘッドにより加熱加圧することによって、第一電極２１及び第二電極４１を電気的に接続する実装方法において、ステージ１０と回路基板２０の接触部１１，１２が２箇所以上あり、各接触部の面積が、回路基板２０の面積の９５％以下であることを特徴とする半導体素子の実装方法。【選択図】図１
2008311332.tif 000002
【特許請求の範囲】
【請求項１】
第一電極を有する回路基板と第二電極を有する半導体素子との間に、接着剤を介在させ、ステージ上でヘッドにより加熱加圧することによって、前記第一電極及び第二電極を電気的に接続する実装方法において、
前記ステージと前記回路基板の接触部が２箇所以上あり、
前記接触部の面積が、前記回路基板の面積の９５％以下であることを特徴とする半導体素子の実装方法。
【請求項２】
前記接触部の一つの形状は、前記半導体素子の形状と略同一であり、この接触部上で前記半導体素子を前記回路基板に接続する請求項１に記載の半導体素子の実装方法。
【請求項３】
前記ヘッドによる加熱加圧時に、前記ステージをヘッドの方向に加圧することにより、被着対象を前記ヘッド及びステージの両側から加圧する請求項１又は２に記載の半導体素子の実装方法。
【請求項４】
前記回路基板がガラス基板である請求項１〜３のいずれかに記載の半導体素子の実装方法。
【請求項５】
第一電極を有する回路基板と第二電極を有する半導体素子との間に、接着剤を介在させ、ステージ上でヘッドにより加熱加圧することによって、前記第一電極及び第二電極を電気的に接続する半導体素子実装装置であって、
前記ステージが、前記回路基板との接触部を２箇所以上有し、
前記接触部の面積が、前記回路基板の面積の９５％以下となることを特徴とする半導体素子実装装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の実装方法及び実装装置に関する。さらに詳しくは、ガラス基板等に半導体素子を実装する際に生じる基板の反りを低減する半導体素子の実装方法及び実装装置に関する。
【背景技術】
【０００２】
多数の電極（接続端子）を有する回路基板とＩＣチップ等の半導体素子とを接続する方法として、異方導電性フィルム（ＡＣＦ）、異方導電性ペースト（ＡＣＰ）、非導電性フィルム（ＮＣＦ）等の熱硬化型接着剤を、回路基板と半導体素子の間に介して熱圧着する方法が知られている。
この方法では、熱硬化型樹脂を硬化させて回路基板と半導体素子間の機械的固着を得るとともに、対向する電極間を直接又は導電性粒子を介して接触させて電気的接続を得ることができる。
【０００３】
液晶表示用ガラスパネルへの液晶駆動用ＩＣの実装方法として、液晶駆動用ＩＣを直接ガラスパネル上に熱硬化型接着剤で接合するＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装方法が用いられている。
図４にＣＯＧ実装による接続時の断面図を示す。
複数の第一電極（配線電極）が形成されたガラス基板２０上に、異方導電接着剤３０を塗布等し、その上に半導体素子４０を乗せた状態で、ステージ１０上に裁置してある。この状態で、ヘッド５０を図中矢印Ａの方向に移動し、ステージ上の部材を加熱加圧する。
【０００４】
図５は、ガラス基板と半導体素子の接続部の拡大図である。異方導電接着剤３０には、異方導電粒子３１が配合されている。図５に示すように、このような実装方法においては、ヘッドによる加圧時にガラス基板２０が凹状に反ったり、半導体素子４０が伸縮等の変形を起こすことが知られている。この結果、接続部に反りが残るため表示画面にムラが生じる等、画質の劣化を生じたり、接続箇所の抵抗の上昇を引き起こすという問題が生じている。
近年、製品の軽量化や高密度実装を目的として、ＣＯＧに用いるガラス基板が従来より薄くなる傾向にあるため、この問題の解決がより要求されている。
【０００５】
この問題に対して、例えば、電極間に使用する接着剤を低応力化することや（特許文献１参照）、ステージを加熱することにより接続部と他の部分の熱収縮の差を少なくする方法（特許文献２参照）が提案されている。
【特許文献１】国際公開第ＷＯ９８／０３０４７パンフレット
【特許文献２】特開平１１−２０４５９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は上述の問題に鑑みなされたものであり、熱圧着する際のガラス基板及び半導体素子の反りを低減する半導体素子の実装方法及び実装装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明者は、上記課題について研究を重ねた結果、ステージとガラス基板の接触箇所の面積を、ガラス基板の面積よりも小さくすることにより、接続時のガラス基板の反りが減少することを見出し、本発明を完成させた。
【０００８】
即ち、本発明の半導体素子の実装方法及び実装装置によれば、第一電極を有する回路基板と第二電極を有する半導体素子との間に、接着剤を介在させ、ステージ上でヘッドにより加熱加圧することによって、前記第一電極及び第二電極を電気的に接続する実装方法において、前記ステージと前記回路基板の接触部が２箇所以上あり、前記接触部の面積が、前記回路基板の面積の９５％以下であることを特徴とする。
【０００９】
このように、ステージと回路基板の接触部を２箇所以上とすることにより、回路基板よりもステージが小さい場合でも、回路基板が２点以上で支持される。このため、接続時における回路基板の安定度を向上できる。
また、各接触部の面積を、回路基板の面積の９５％以下とすることにより、ヘッドを押し付けて加圧・加熱する際のガラス基板の反りを低減できる。
【００１０】
接触部の一つの形状は、前記半導体素子の形状と略同一であり、この接触部上で前記半導体素子を前記回路基板に接続することが好ましい。
これにより、加熱加圧時の半導体素子及び回路基板の反りを低減することができ、接着剤の内部応力を軽減することができる。
ここで、半導体素子の形状と略同一とは、半導体素子の形状と同一又は、縦・横寸法が半導体素子の寸法に対して３０％〜２００％の範囲であることを意味する。
【００１１】
前記ヘッドによる加熱加圧時に、前記ステージをヘッドの方向に加圧することにより、被着対象を前記ヘッド及びステージの両側から加圧することが好ましい。
ヘッドの加圧により凹状に反る回路基板及び半導体素子を反対側であるステージからも加圧することによって、これらの反りをより低減できる。
【００１２】
本発明の接続方法は、ＣＯＧ接続、即ち、回路基板がガラス基板である場合に、好ましく実施できる。
【発明の効果】
【００１３】
本発明の実装方法は、回路基板と半導体素子の接続時における反りの発生を低減することができる。このため、接続後の回路基板の変形を低減できるため、例えば、液晶表示装置等のフラットパネルディスプレイにおいては、表示画像の質を向上できる。また、接続部の接続安定性を向上できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の半導体素子実装方法及び実装装置を、図面を参照して説明する。
本発明の実装方法では、回路基板と半導体素子とを、接着剤を介して接続する実装方法であって、ステージと回路基板の接触部が２箇所以上あり、これら接触部の面積が、前記回路基板の面積の９５％以下であることを特徴とする。
【００１５】
図１は、本発明の一実施形態である半導体素子実装装置の概略断面図である。
半導体素子実装装置１は、被着対象である回路基板等を支持、固定するステージ１０と、ステージ１０の上方に位置し、油圧シリンダ（図示せず）に接続され、上下方向に移動することによって、被着対象を加圧、加熱するヘッド５０を主な構成要素としている。
図１ではステージ１０上に、被着対象である回路基板２０、接着剤３０及び半導体素子４０がこの順に積層した状態となっている。
【００１６】
本実施形態では、ステージ１０と回路基板２０との接触箇所を複数形成するため、ステージ１０の表面に凹凸部が設けられている。ステージ表面に形成された凸部が回路基板２０との接触部となる。本実施形態では、ステージ上に５箇所の接触部１１，１２を有している。
これら接触部のうち１つ（図中、接触部Ａ：１１）は、回路基板２０と半導体素子４０とを接続する際の土台となる。即ち、この接触部の上部で回路基板２０と半導体素子４０が加圧加熱され、接続される。
【００１７】
接触部Ａにおける接触面積は、回路基板の面積の９５％以下とする。接触面積が９５％を超えると、回路基板の反りを低減する効果が得られない。好ましくは、１０〜７０％である。
本実施形態では、被着対象の反りを最大限に抑制できることから、接触部Ａ：１１の形状を接続対象である半導体素子４０の形状と略同一とすることが特に好ましい。
【００１８】
他の接触部（図中、接続部Ｂ：１２）は回路基板を支持するために設置される。このように、接触部を２箇所以上設けることにより、接続時における回路基板２０の安定性を向上できる。
図２は、本実施形態の実装装置の上面図である。尚、図２においては理解を容易にするため、ヘッド５０、接着層３０及び半導体素子４０の図示は省略している。また、回路基板２０は点線で示している。
本実施形態のように、回路基板２０を安定に支持するためには、回路基板２０の四隅付近にそれぞれ接触部Ｂ：１２を設けることが好ましい。但し、これに限らず、例えば、接触部Ａ：１１の左右両側にのみ形成してもよい。この場合、接触部の総数は３箇所となる。
【００１９】
続いて、本発明の実装方法について説明する。
図３は、本発明の実装方法の一実施形態を示す断面図である。
本実施形態の実装方法は、以下の工程を含む。
（１）第一電極を有する回路基板と第二電極を有する半導体素子とを、第一電極と第二電極を対向させ、回路基板と半導体素子の間に接着剤を介在させてステージ上に配置する位置決め工程（図３（ａ））
（２）ステージに対向して設置してあるヘッドをステージ方向に移動させ、回路基板、半導体素子及び接着剤を加圧加熱する工程（図３（ｂ））
（３）ヘッドを移動し、回路基板、半導体素子及び接着剤の加圧状態を解除する圧力解除工程（図３（ｃ））
【００２０】
回路基板２０は、その一面に第一電極２１を複数有している。この回路基板２０を、ステージ１０の所定位置に位置決めして載置する（図３（ａ））。
位置決めした回路基板２０の半導体素子搭載部に接着剤３０を塗布する。接着剤３０として、熱硬化型の絶縁性接着剤又は異方導電性接着剤を使用できる。これらの接着剤は、液状（ペースト状）でもフィルム状に成形したものでもよい。フィルム状のものは、液状の場合に比べ、塗布工程が不要であり、また、一定厚みの連続テープ状での入手が可能なことから、製造工程を自動化し易いので好ましい。
【００２１】
接着剤３０の塗布後、被着対象である半導体素子４０を接着剤３０の上に載せる。半導体素子４０には、回路基板２０の第一電極２１と接続するための接続端子として、第二電極４１を複数有している。回路基板２０の第一電極２１と半導体素子４０の第二電極４１が相対峙するように位置決めを行なう（図３（ａ））。
【００２２】
この状態で、ヘッド５０を矢印Ａの方向に移動して半導体素子４０及び接着剤３０を回路基板２０へ所定圧力で押し付け、各部材を加圧・加熱状態とする（図３（ｂ））。
【００２３】
尚、ヘッド５０によって各部材に圧力を加える際、対向する面であるステージ１０からも圧力を加えることが好ましい。本発明では、ステージ１０と回路基板２０の接触面積を回路基板２０の面積より小さくすることにより、回路基板２０の反りを低減できるが、ヘッド５０のみによる加圧では、回路基板２０が凹状に反る傾向を完全に排除することはできない。そこで、ヘッド５０による加圧に対向して、ステージ１０側からも圧力を加えることによって、回路基板２０の反りをさらに低減することができる。
【００２４】
この際、被着対象に与える圧力は、ヘッド５０による加圧とステージによる加圧が同程度になるように設定することが好ましい。即ち、従来ヘッド５０のみで加圧していた際の圧力を１００とした場合、ヘッド５０及びステージ１０が各５０ずつとなるように加圧することが好ましい。
尚、ステージ５０は公知の手段、例えば、油圧シリンダ等に接続し、上下に移動させることによって、被着対象を加圧できる。
【００２５】
加熱工程終了後、ヘッド５０を元位置に戻し、各部材の加圧状態を解除して（図３（ｃ））、回路基板２０と半導体素子４０とが電気的及び機械的に接続した接続構造体を得る。
【００２６】
本発明では、通常の接続方法で用いられる部材を制限なく使用できる。
例えば、回路基板としては、ガラス基板、ガラス強化エポキシ基板、紙フェノール基板、セラミック基板、積層板等に、金属（金、銅等）やＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等で第一電極（回路）を形成したものが挙げられる。
【００２７】
接着剤は、種々の異方導電性フィルム（ＡＣＦ）、異方導電性ペースト（ＡＣＰ）、非導電性フィルム（ＮＣＦ）等を使用することができる。
接着剤中の熱硬化性樹脂成分は、（メタ）アクリル化合物、アクリル樹脂、ウレタン化合物、ウレタン樹脂、不飽和ポリエステル樹脂、エポキシ化合物、エポキシ樹脂、フェノール樹脂等からなるものを使用することができる。さらに熱硬化性樹脂の硬化反応の形態も二重結合のラジカル重合や、エポキシ樹脂のイオン重合、重付加等、いずれの重合形態を利用してよい。さらにそれ自身では熱硬化しないフィルム形成ポリマーを含んでいても良い。また、その他の添加物としてラジカル重合開始剤、エポキシ硬化剤、シランカップリング剤を含んでいても良い。
本発明の実装方法は、特に、硬化速度の速いアクリル系等のラジカル重合性接着剤に好適である。
【００２８】
半導体素子としては、ＩＣチップ、ＬＳＩチップ等、回路基板上に直接実装するものであればいかなるものも用いることができる。
【産業上の利用可能性】
【００２９】
本発明の半導体素子の実装方法及び実装装置では、回路基板の反りを低減することができるので、フラットパネルディスプレイ分野等、基板上に直接半導体素子を搭載するＣＯＧ実装方法に、好適に使用できる。
【図面の簡単な説明】
【００３０】
【図１】本発明の半導体素子実装装置の一実施形態の概略断面図である。
【図２】半導体素子実装装置の上面図である。
【図３】本発明の実装方法の一実施形態を示す断面図である。
【図４】従来の実装方法を示す断面図である。
【図５】従来のガラス基板と半導体素子の接続部の拡大図である。
【符号の説明】
【００３１】
１    半導体素子実装装置
１０  ステージ
１１  接触部Ａ
１２  接触部Ｂ
２０  回路基板
２１  第一電極
３０  接着剤
４０  半導体素子
４１  第二電極
５０  ヘッド
【図１】
2008311332.tif 000003
【図２】
2008311332.tif 000004
【図３】
2008311332.tif 000005
【図４】
2008311332.tif 000006
【図５】
2008311332.tif 000007