(57)【要約】【課題】デジタル回路のクロック信号が干渉して信号受信状態の劣化を招かないように、クロック周波数の細かな切り換えが可能であるとともに、クロック周波数の安定的な切り換えが可能な受信装置を提供する。【解決手段】複数の周波数帯の信号を選択的に受信する信号受信部１０と、クロック信号に基づいて動作するデジタル回路１２〜１４と、クロック信号を供給するクロック供給回路１６とを備えた受信装置１である。そして、クロック供給回路１６を、周波数可変型のＰＬＬ回路により構成し、信号受信部１０で受信する信号の周波数帯と、クロック供給回路１６のクロック信号の周波数とが互いに干渉する関係にある場合に、制御手段１４によりＰＬＬ回路の発振周波数を切り換える構成とした。【選択図】図１
2008311838.tif 000002
【特許請求の範囲】
【請求項１】
複数の周波数帯の信号を選択的に受信する信号受信部と、クロック信号に基づいて動作するデジタル回路と、前記クロック信号を供給するクロック供給回路とを備えた受信装置において、
前記クロック供給回路は、周波数可変型のＰＬＬ回路を有し、該ＰＬＬ回路により前記クロック信号を生成する構成であり、
前記ＰＬＬ回路の発振周波数を切換制御する制御手段を備え、
前記制御手段は、
前記信号受信部で受信する信号の周波数帯と、前記クロック供給回路のクロック信号の周波数とが干渉する関係にある場合に、前記ＰＬＬ回路の発振周波数を切り換えることを特徴とする受信装置。
【請求項２】
前記信号受信部で受信可能な複数の受信チャンネルと、該受信チャンネルの周波数帯と干渉を起こさない前記ＰＬＬ回路の発振周波数の設定内容とが、それぞれ対応させて格納されたデータテーブルを記憶した記憶手段を有し、
前記制御手段は、
前記受信チャンネルが変更された場合に、前記記憶手段のデータテーブルの設定内容に従って前記ＰＬＬ回路の発振周波数を切り換えることを特徴とする請求項１記載の受信装置。
【請求項３】
受信感度の劣化を検出可能な感度検出手段を備え、
前記制御手段は、
前記感度検出手段の検出に基づき受信感度が劣化したと判断した場合に前記ＰＬＬ回路の発振周波数を切り換えることを特徴とする請求項１記載の受信装置。
【請求項４】
前記周波数可変型のＰＬＬ回路は、
所定周波数の発振信号を分周する第１分周器と、
制御信号に基づき発振信号の周波数を連続的に変化させる電圧制御発振器と、
該電圧制御発振器の発振信号を分周する第２分周器と、
前記第１分周器と前記第２分周器の各分周信号を比較する位相比較器と、
該位相比較器の出力から低周波成分の信号を取り出すループフィルタとを備え、
前記第１分周器の分周比と前記第２分周器の分周比とが切換え可能な構成であることを特徴とする請求項１〜３の何れか１項に記載の受信装置。
【請求項５】
複数の周波数帯の信号を選択的に受信する信号受信部と、クロック信号に基づいて動作するデジタル回路と、前記クロック信号を供給するクロック供給回路とを備えた受信装置において、
前記クロック供給回路は、
所定周波数の発振信号を分周する第１分周器と、
制御信号に基づき発振信号の周波数を連続的に変化させる電圧制御発振器と、
該電圧制御発振器の発振信号を分周する第２分周器と、
前記第１分周器と前記第２分周器の各分周信号を比較する位相比較器と、
該位相比較器の出力から低周波成分の信号を取り出すループフィルタとを備え、
前記第１分周器の分周比と前記第２分周器の分周比とが切換え可能な周波数可変型のＰＬＬ回路であり、
前記ＰＬＬ回路の発振周波数を切換制御する制御手段と、
前記信号受信部で受信可能な複数の受信チャンネルと、該受信チャンネルの周波数帯と干渉を起こさない前記ＰＬＬ回路の発振周波数の設定内容とが、それぞれ対応させて格納されたデータテーブルを記憶した記憶手段と、
を備え、
前記制御手段は、
前記受信チャンネルが変更された場合に、前記記憶手段のデータテーブルの設定内容に従って前記ＰＬＬ回路の発振周波数を切り換えることを特徴とする受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば無線信号や放送信号等を受信する受信装置に関する。
【背景技術】
【０００２】
例えば、デジタル放送の受信装置においては、放送信号を受信するチューナ部（信号受信部）や、種々の信号処理を行うデジタル回路とが内蔵されるのが通常である。また、アナログ放送の受信装置においてもチューナ部と種々の信号処理を行うデジタル回路とが内蔵されるものがある。
【０００３】
さらに、例えば無線ＬＡＮなどの無線信号を受信する受信装置においても、複数の受信チャンネルを切り換えて無線信号を受信する信号受信部と、種々のデジタル処理を行うデジタル回路が内蔵されている。
【０００４】
このように信号受信部とデジタル回路とを内蔵している場合、信号受信部の受信周波数帯と、デジタル回路のクロック周波数とが倍数関係にあると、デジタル回路の信号が例えば電源回路やグランド線を通してノイズとして信号受信部に混入し、受信感度の低下を引き起こすことがある。
【０００５】
そこで、従来、このような不具合を解消するため、受信周波数とクロック周波数の高調波とが一致しないように、クロック信号の周波数を切り換える技術が幾つか提案されている（例えば特許文献１〜３）。
【特許文献１】特開２００５−１３６６１８号公報
【特許文献２】特開２００４−０３２６４９号公報
【特許文献３】特開２０００−０６８８７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
地上デジタル放送などにおいては、受信チャンネル数が多数あり、また、全チャンネルにわたる搬送信号の周波数は４７０ＭＨｚ〜７７０ＭＨｚと非常に広い帯域を使用している。従って、このような受信装置で受信信号とデジタル回路のクロック信号との干渉を回避するには、クロック信号の周波数を受信チャンネルに応じて細かく切り換える必要がある。
【０００７】
しかしながら、上記従来の技術に示されるように、複数のクロック生成回路を切り換えることでクロック信号の周波数を変更する構成では、クロック周波数の細かな切り換えを可能とするには、発振周波数を少しずつ異ならせた多数のクロック生成回路を要することとなり、回路数が増えてコストアップにつながるという課題を生じる。
【０００８】
また、クロック信号の周波数を切り換える際に、なんら工夫なく切り換え動作を行ったのでは、その切換え時にクロック信号にひげ状の信号が混入し、それにより、デジタル回路が誤動作するという不具合を発生させる可能性が考えられた。例えば、クロック信号が立ち上がった瞬間に、信号の切り換え動作がなされた場合なとに、上記のようなひげ状の信号がクロック信号に混入されると考えられる。
【０００９】
この発明の目的は、信号の受信を行う受信装置において、クロック信号の干渉によって信号受信状態が劣化しないように、クロック周波数の細かな切り換えが可能であるとともに、クロック周波数の切り換わり時に、クロック信号にひげ状のノイズ等が発生することなく、クロック信号の安定的な切り換えが可能な受信装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、上記目的を達成するため、複数の周波数帯の信号を選択的に受信する信号受信部と、クロック信号に基づいて動作するデジタル回路と、前記クロック信号を供給するクロック供給回路とを備えた受信装置において、前記クロック供給回路は、周波数可変型のＰＬＬ回路を有し、該ＰＬＬ回路により前記クロック信号を生成する構成であり、前記ＰＬＬ回路の発振周波数を切換制御する制御手段を備え、前記制御手段は、前記信号受信部で受信する信号の周波数帯と、前記クロック供給回路のクロック信号の周波数とが干渉する関係にある場合に、前記ＰＬＬ回路の発振周波数を切り換える構成とした。
【００１１】
好ましくは、前記信号受信部で受信可能な複数の受信チャンネルと、該受信チャンネルの周波数帯と干渉を起こさない前記ＰＬＬ回路の発振周波数の設定内容とが、それぞれ対応させて格納されるデータテーブルを記憶した記憶手段を有し、前記制御手段は、前記受信チャンネルが変更された場合に、前記記憶手段のデータテーブルの設定内容に従って前記ＰＬＬ回路の発振周波数を切り換えるように構成すると良い。
【００１２】
また、好ましくは、受信感度の劣化を検出可能な感度検出手段を備え、前記制御手段は、前記感度検出手段の検出に基づき受信感度が劣化したと判断した場合に前記ＰＬＬ回路の発振周波数を切り換えるように構成すると良い。
【００１３】
ここで、感度検出手段としては、例えば、変調信号のエラー訂正処理のエラーレートを検出する手段や、受信信号を増幅するＡＧＣ（Automatic Gain Control）アンプの制御信号を検出する手段を適用できる。
【００１４】
具体的には、前記周波数可変型のＰＬＬ回路は、所定周波数の発振信号を分周する第１分周器と、制御信号に基づき発振信号の周波数を連続的に変化させる電圧制御発振器と、該電圧制御発振器の発振信号を分周する第２分周器と、前記第１分周器と前記第２分周器の各分周信号を比較する位相比較器と、該位相比較器の出力から低周波成分の信号を取り出すループフィルタとを備え、前記第１分周器の分周比と前記第２分周器の分周比とが切換え可能に構成できる。
【発明の効果】
【００１５】
本発明に従うと、受信信号の周波数が非常に広い帯域にわたる場合であっても、クロック生成回路を多数設けることなく、クロック周波数を何通りにも細かく切り換えることが可能である。さらに、クロック信号に所謂ひげ等のノイズを混入することなく安定的にクロック周波数を切り換えることが可能となる。これらによって、デジタル回路から受信信号にノイズが混入されるといった不具合を回避でき、受信信号の劣化を防ぐことが出来るとともに、クロック周波数の切り換え時においてデジタル回路の誤動作を回避することが出来るという効果が得られる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１７】
［第１実施形態］
図１は、本発明の第１実施形態の受信装置の内部構成を示すブロック図である。
【００１８】
この実施の形態の受信装置１は、例えば、地上デジタルのワンセグメント放送（所謂ワンセグ放送）を受信して表示部に表示出力する放送受信装置であり、放送信号を入力するアンテナＡＮと、放送信号を複数チャンネルの中から選択的に受信するチューナ部１０と、受信した放送信号から映像データや音声データを復調するＩＦ（中間周波数）復調器１１と、映像データや音声データをデコード処理するデコーダ回路１２と、デコードした映像信号に基づき図示略の表示部（例えば液晶ディスプレイ）を駆動して映像出力させるＬＣＤコントローラ１３と、各部の制御を行う制御手段としてのマイクロコンピュータ１４と、所定周波数の発振信号を生成する発振器１５と、発振信号に基づきクロック信号ＣＬＯＣＫを生成する周波数可変型のＰＬＬ（Phase Locked Loop）回路１６と、マイクロコンピュータ１４と各部を接続するバス１７等を備えている。また、図示は省略するが、その他、デコーダ回路１２から音声信号を受けて音声出力するアンプおよびスピーカや、ユーザからチャンネルの選択操作を入力する操作部などが設けられている。チューナ部１０とＩＦ復調器１１はシールドケース１８に覆われてデジタル回路からのノイズが混入しにくいように構成されている。
【００１９】
上記構成のうち、例えば、デコーダ回路１２、ＬＣＤコントローラ１３、マイクロコンピュータ１４は、クロック信号の供給を受けて動作するデジタル回路である。
【００２０】
マイクロコンピュータ１４は、内部に、制御プログラムを実行するＣＰＵ（中央演算処理装置）、ＣＰＵに作業用のメモリ空間を提供するＲＡＭ、制御データや制御プログラムを格納した不揮発性メモリなどを備えている。上記制御プログラムには、ユーザからの操作入力に基づいて各部の処理内容を切り換えるユーザインターフェース用の処理プログラムに加え、受信チャンネルが切り換えられた場合にＰＬＬ回路１６の設定を変更してクロック周波数を変更する処理プログラムが含まれる。また、制御データとしては、受信チャンネルとＰＬＬ回路１６の設定内容との対応関係を表したデータテーブル（図３参照）が含まれている。
【００２１】
図２には、図１の周波数可変型ＰＬＬ回路１６の詳細な構成図を示す。
【００２２】
周波数可変型ＰＬＬ回路１６は、バス１７に接続されてマイクロコンピュータ１４から値を書込み可能にされたレジスタ２１と、発振器１５からの基準周波数Ｆｒｅｆの発振信号を１／Ｍに分周する第１分周器２２と、電圧制御で発振周波数を連続的に変化させるＶＣＯ（Voltage Controlled Oscillator）２３と、ＶＣＯ２３の出力を１／Ｎに分周する第２分周器２４と、第１分周器２２と第２分周器２４の出力の位相比較を行う位相比較器２５と、位相比較器２５の出力から低周波数成分を取り出すループフィルタ２６とを備え、ループフィルタ２６の出力が制御電圧としてＶＣＯ２３に供給され、ＶＣＯ２３の出力がクロック信号として外部出力されるように構成されている。
【００２３】
また、この周波数可変型ＰＬＬ回路１６は、第１分周器２２の分周比Ｍと、第２分周器２４の分周比Ｎとが、レジスタ２１の値を書き換えることで変更可能にされている。従って、このＭ値とＮ値を変更することで、クロック信号ＣＬＯＣＫの周波数Ｆｏｕｔを細かく変更することが可能になっている。
【００２４】
図３には、クロック周波数を変更制御するために記憶されたデータテーブルの一例を示す。
【００２５】
先にも述べたように、マイクロコンピュータ１４の不揮発性メモリには、受信チャンネルと、それに対応して設定されるＰＬＬ回路１６のＭ値およびＮ値との対応関係を表わしたデータテーブルが格納されている。このデータテーブルは、例えば図３に示すように、連続する受信チャンネルが複数に区分され、各区分ごとにクロック信号ＣＬＯＣＫの高調波が受信周波数帯と重ならないように計算されたＰＬＬ回路１６のＭ値とＮ値がそれぞれ格納されたものである。また、各区分に登録されたＭ値とＮ値は、そのクロック周波数がデジタル回路の動作に支障をきたさない範囲の周波数となるように設定されている。
【００２６】
上記のような構成の受信装置１によれば、例えば、ユーザ操作により受信チャンネルが変更された場合に、マイクロコンピュータ１４内のＣＰＵが、図３のデータテーブルから変更された受信チャンネルに対応するＰＬＬ回路１６のＭ値とＮ値とを読み出す。そして、これらが現在のＭ値とＮ値の設定と異なる場合には、バス１７を介して周波数可変型ＰＬＬ回路１６のレジスタ２１にこのＭ値とＮ値を書き込む。それにより、ＰＬＬ回路１６の第１分周器２２と第２分周器２４の分周比が切り換えられて、クロック信号ＣＬＯＣＫの周波数が変化される。
【００２７】
このクロック信号ＣＬＯＣＫの周波数の変更は、ＰＬＬ回路１６の第１分周器２２および第２分周器２４の分周比を変化させることで実現されるので、ひげ状ノイズが発生することもなく、安定的にクロック信号の周波数が変化するようになっている。また、この変更後のクロック周波数は、図３のデータテーブルに受信チャンネルの周波数帯と倍数関係にならないように設定されたものなので、受信感度に悪影響を及ぼさないものとなっている。
【００２８】
以上のように、この実施の形態の受信装置１によれば、クロック生成回路を多数設けることなく、クロック周波数を多段に且つ細かく切り換えることが可能となる。従って、受信周波数が広い帯域にわたるような受信装置であっても、全ての受信チャンネルにおいて、クロック信号が受信信号に干渉しないようにクロック周波数を切り換えることが可能となる。
【００２９】
また、クロック信号をＰＬＬ回路１６により生成し、内部の分周器２２，２４の分周比を切り換えることでクロック信号の周波数を変更する構成なので、周波数変更時にクロック信号ＣＬＯＣＫにひげ状のノイズが発生することもなく、安定的にクロック信号ＣＬＯＣＫの周波数を変更することが出来る。それにより、クロック信号ＣＬＯＣＫを受けて動作するデジタル回路で誤動作が発生することもないという効果を得ることができる。
【００３０】
なお、本発明は上記実施形態に限られるものではなく、種々の変更が可能である。例えば、上記実施形態では、データテーブルに受信チャンネルに対応したクロック信号の設定値を予め格納した構成としたが、例えば、このようなデータテーブルは持たずに、演算処理により受信周波数帯とクロック周波数とが倍数関係にならないようなＭ値とＮ値を求めて、受信チャンネルが変更された場合にそれを設定するように構成しても良い。
【００３１】
また、チューナ部１０の受信チャンネルを変更した後、一旦、クロック周波数と受信周波数とが倍数関係にあるか否かを判定し、もし倍数関係にあれば、ＰＬＬ回路１６のＭ値とＮ値を変更することによりクロック周波数を変更し、上記の倍数関係を回避するように構成しても良い。
【００３２】
［第２実施形態］
第２実施形態の受信装置１は、クロック周波数を切り換えるマイクロコンピュータ１４の制御動作のみ異なり、他の構成等は第１実施形態のものとほぼ同様である。従って、異なる点のみ説明する。
【００３３】
図４は、第２実施形態の受信装置に格納されるデータテーブルの一例を示す図である。
【００３４】
第２実施形態においては、マイクロコンピュータ１４の不揮発性メモリに、クロック周波数を適宜変更するための制御データとして、図４に示すようなデータテーブルが格納されている。このデータテーブルは、複数のパターンごとにクロック周波数が適宜分散されるように定められたＭ値とＮ値とが登録されたものである。このデータテーブルには、或るパターンで受信周波数とクロック周波数とが倍数関係になった場合でも、他のパターンでは倍数関係とならないクロック周波数が必ず見つかるように、各パターンにおけるクロック周波数が適宜分散されるようにＭ値とＮ値とが登録されている。また、各パターンのＭ値とＮ値は、クロック周波数がデジタル回路の動作に支障をきたさない範囲の周波数となるような値に設定されている。
【００３５】
図５は、第２実施形態において実行されるクロック周波数変更処理の処理手順を示すフローチャートである。
【００３６】
また、第２実施形態においては、マイクロコンピュータ１４のＣＰＵにより、図５に示すようなクロック周波数変更処理が実行されるように構成されている。このクロック周波数変更処理は、例えば、チャンネルの変更操作がなされた場合に開始されるようにしたり、受信状態の変化が検出された場合に開始されるようにしたり、或いは、所定期間ごとに開始されるように構成しても良い。
【００３７】
この処理が開始されると、先ず、ステップＳ１において、受信感度の確認処理を行う。具体的には、例えば、チューナ部１０のＡＧＣアンプの制御信号の大きさを確認したり、ＩＦ復調器１１のエラー訂正回路のエラーレートを確認することで行う。そして、この受信感度が所定のしきい値以下に低下していないか判別する（ステップＳ２）。
【００３８】
その結果、しきい値以下に低下していると判別されたら、図４のデータテーブル中のパターンの切り換えを行う（ステップＳ３）。このパターンの切り換えは、例えば、「パターンＡ→パターンＢ」、「パターンＢ→パターンＣ」のように一巡りで各パターンが選択されていくようにすればどのような順番としても良い。
【００３９】
そして、再び、ステップＳ１，Ｓ２で受信感度の確認処理と判別処理とを行って、受信感度がしきい値以下に低下していなくなったら、このクロック周波数変更処理を終了する。
【００４０】
以上のように、この実施の形態の受信装置によれば、クロック生成回路を多数設けることなく、クロック周波数を多段に且つ細かく切り換えることが可能となり、受信周波数が広い帯域にわたるような受信装置であっても、全ての受信チャンネルにおいて、クロック信号が受信信号に干渉しないようにクロック周波数を切り換えることができる。
【００４１】
また、クロック信号をＰＬＬ回路１６により生成しているので、安定的にクロック信号ＣＬＯＣＫの周波数を変更することが可能であり、それにより、クロック信号ＣＬＯＣＫを受けて動作するデジタル回路で誤動作を生じさせないという効果がある。
【００４２】
なお、本発明は上記実施形態に限られるものではなく、様々な変更が可能である。例えば、上記実施形態では、データテーブルに複数パターンのＰＬＬ回路のＭ値とＮ値とを予め登録しておき、このデータテーブルに従ってＰＬＬ回路の設定パターンを変更する構成を示したが、例えば、その都度、複数パターンでクロック周波数が適宜変更されるようなＭ値とＮ値とを演算処理により求めて、それを設定するようにしても良い。
【００４３】
また、上記実施の形態では、受信装置としてワンセグ放送のテレビ受信機を例示したが、地上デジタル放送の受信機、地上放送の受信機、無線ＬＡＮなど無線信号を受信する受信機など、デジタル回路を内蔵する種々の受信装置に適用することが出来る。その他、実施の形態で具体的に述べた細部等は、発明の趣旨を逸脱しない範囲で適宜変更可能である。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１実施形態の受信装置の内部構成を示すブロック図である。
【図２】図１の周波数可変型ＰＬＬ回路の詳細を示す構成図である。
【図３】クロック周波数を切換制御するために記憶されたデータテーブルの一例を示す図である。
【図４】第２実施形態におけるクロック周波数を切換制御するためのデータテーブルの一例を示す図である。
【図５】第２実施形態において実行されるクロック周波数変更処理の処理手順を示すフローチャートである。
【符号の説明】
【００４５】
１    受信装置
１０  チューナ部
１１  ＩＦ復調器
１２  デコーダ
１３  ＬＣＤコントローラ
１４  マイクロコンピュータ
１５  発振器
１６  周波数可変型ＰＬＬ回路
２１  レジスタ
２２  第１分周器
２３  ＶＣＯ
２４  第２分周器
２５  位相比較器
２６  ループフィルタ 
【図１】
2008311838.tif 000003
【図２】
2008311838.tif 000004
【図３】
2008311838.tif 000005
【図４】
2008311838.tif 000006
【図５】
2008311838.tif 000007