(57)【要約】【課題】ＴＦＴ−ＬＣＤアレイ基板構造及びその製造方法を提供する。【解決手段】該ＴＦＴ−ＬＣＤアレイ基板は基板と、前記基板に形成され、相互に交差し、画素領域を少なくとも１つ画成する少なくとも１本のゲートラインと少なくとも１本のデータラインと、前記画素領域に形成された画素電極と、前記画素領域におけるゲートラインとデータラインとの交差部に形成され、前記ゲートラインに接続するゲート電極と、前記データラインに接続する第１のソース・ドレイン電極と、前記画素電極に接続する第２のソース・ドレイン電極と、を有する薄膜トランジスタと、前記基板に形成され、前記データラインに平行な少なくとも１本の共通電極と、を備える。【選択図】図３Ａ
2008129600.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に形成され、相互に交差して画素領域を少なくとも１つ画成する、少なくとも１本のゲートラインと少なくとも１本のデータラインと、
前記画素領域に形成された画素電極と、
前記画素領域に形成され、前記ゲートラインに接続するゲート電極と、前記データラインに接続する第1のソース・ドレイン電極と、前記画素電極に接続する第2のソース・ドレイン電極と、を有する薄膜トランジスタと、
前記基板に形成され、前記データラインに平行な少なくとも1本の共通電極と、
を備えることを特徴とするＴＦＴ−ＬＣＤアレイ基板。
【請求項２】
前記画素電極の周縁部の下方に位置する遮光板を更に備えることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項３】
前記遮光板と共通電極とは接続して一体構成になっていることを特徴とする請求項２に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項４】
前記遮光板は前記ゲートライン、又はデータラインに平行に伸びることを特徴とする請求項３に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項５】
前記遮光板は、
前記ゲートラインに平行な第1の遮光板と、
前記データラインに平行な第2の遮光板と、を備えることを特徴とする請求項２又は３に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項６】
前記第1の遮光板と第２の遮光板とは接続して閉鎖された構成になっていることを特徴とする請求項5に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項７】
前記ゲートラインと、データラインと、薄膜トランジスタの第1と第2のソース・ドレイン電極と、共通電極と、遮光板とは、Al、Cr、W、Ta、Ti、Mo、及びAlNiのいずれか、又はそれらの任意の組み合わせからなる単層、又は複合層の構造によって構成されることを特徴とする請求項2に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項８】
前記データラインと、共通電極と、遮光板とは同じ材料によって同一の工程において形成されることを特徴とする請求項2に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項９】
前記画素電極の材料は酸化インジウムスズや、酸化インジウム亜鉛、または酸化アルミニウム亜鉛であることを特徴とする請求項1に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項１０】
基板にゲート金属薄膜を積層してパターニングし、ゲートライン及びゲート電極を形成する工程と、
ゲート絶縁層薄膜と活性層薄膜を連続して積層し、前記活性層薄膜をパターニングして半導体活性層を形成する工程と、
ソース・ドレイン金属薄膜を積層してパターニングし、データラインと、前記データラインに平行な共通電極と、データラインに接続している第１のソース・ドレイン電極と、第１のソース・ドレイン電極から離れている第２のソース・ドレイン電極と、を形成する工程と、
パッシベーション層薄膜を積層してパターニングし、第２のソースドレイン電極の上方にパッシベーション層ビアホールを形成する工程と、
画素電極層を積層してパターニングし、前記パッシベーション層ビアホールを介して第２のソース・ドレイン電極と接続する画素電極を形成する工程と、
を有するＴＦＴ−ＬＣＤアレイ基板の製造方法。
【請求項１１】
ゲートラインと共通電極を形成するとともに、形成しようとする画素電極の周縁部下方に位置する遮光板を形成する工程を更に有することを特徴とする請求項１０に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
【請求項１２】
前記遮光板と共通電極とは接続して一体構成になっていることを特徴とする請求項１１に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
【請求項１３】
前記遮光板は前記ゲートライン、又はデータラインに平行に伸びることを特徴とする請求項１２に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
【請求項１４】
前記遮光板は、
前記ゲートラインに平行な第１の遮光板と、
前記データラインに平行な第２の遮光板と、を有することを特徴とする請求項１２に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
【請求項１５】
前記第１の遮光板と第２の遮光板とは接続して閉鎖された構成になっていることを特徴とする請求項１４に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
【請求項１６】
前記ゲートラインと、データラインと、薄膜トランジスタの第１及び第２のソース・ドレイン電極と、共通電極と、遮光板とは、Al、Cr、W、Ta、Ti、Mo、及びAlNiのいずれか、又はそれらの任意組み合わせからなる単層又は積層より構成されることを特徴とする請求項１１に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
【請求項１７】
前記画素電極層の材料は、酸化インジウムスズ、酸化インジウム亜鉛又は酸化アルミニウム亜鉛であることを特徴とする請求項１０に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
【請求項１８】
前記ゲート絶縁層及びパッシベーション層の材料は、シリコン窒化物、シリコン酸化物又はシリコン窒酸化物であることを特徴とする請求項１０に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）、特に薄膜トランジスタ液晶ディスプレイアレイ基板およびその製造方法に関する。
【背景技術】
【０００２】
パネルディスプレイ技術において、ＴＦＴ−ＬＣＤはエネルギーの消耗が少なく、製造コストが比較的低く、無輻射の特徴を有するので、パネルディスプレイ市場で主導的地位を占めている。ＴＦＴ−ＬＣＤデバイスはアレイ基板とカラーフィルター基板とをその間に液晶層を挟んで重ねることにより形成される。
【０００３】
図１Ａは今主流となっているアモルファスシリコンＴＦＴ（薄膜トランジスタ）ＬＣＤのアレイ基板の単一画素の平面図であり、図１Ｂと図１Ｃは図１Ａの線Ａ−ＡとＢ−Ｂに沿う断面の概略図である。図におけるＴＦＴが採用するのは裏チャンネルエッチングのボトムゲート構造である。図に示すように、該アレイ基板は複数のゲートライン１とそれに垂直な複数のデータライン５を備え、隣接するゲートラインとデータラインにより複数の画素領域が画成されたものである。各画素はＴＦＴスイッチデバイスと、画素電極１０と、共通電極１１と、を有する。
【０００４】
図１Ｂに示すように、ＴＦＴデバイスはゲート電極２と、ゲート絶縁層４と、半導体活性層３と、ソース電極６と、ドレイン電極7と、からなる。パッシベーション層８は前記各部を被覆し、且つドレイン電極７の上方にパッシベーション層ビアホール９が形成される。画素電極１０はパッシベーション層ビアホール９を介してＴＦＴのドレイン電極７に接続する。ソース電極６はデータライン５に接続する。画素電極１０はゲートライン１と重なって、又は画素電極１０は共通電極１１と重なって記憶コンデンサ１３を形成する。重なった後の画素領域における光漏れの可能性を低下させるため、画素電極１０のデータライン５に平行な両側に遮光板１２を形成する。このＴＦＴデバイスはチャンネルにおけるフォト電流漏れを低減できる。遮光板１２の製造はゲート電極２と同じ材料を使って、同一のMask（フォトリソグラフィ）工程において完成できる。この共通電極１１もゲートライン１と同じ材料で形成され、図１Ａと図１Ｃに示すように、共通電極１１と遮光板１２は互いに接続する。
【０００５】
５−Mask（フォトリソグラフィ）工程は今ＴＦＴを製造する典型的な工程技術である。この５−Mask工程は主に５つのステップに分けられる。即ち、
１、ゲート電極及びそのリードを形成し、更にそれと同時に遮光板及び/又は共通電極を形成できるステップと、
２、ゲート絶縁層とアモルファスシリコン半導体層を形成するステップと、
３、ソース電極と、ドレイン電極及びデータラインのリードを形成するステップと、
４、パッシベーション保護層を形成するステップと、
５、画素電極を形成するステップ、である。
【０００６】
各ステップでは、薄膜の積層と、エッチングされたマスクパターンの形成（フォトレジストを塗布、露光、現像）と、エッチングと、の３つの主要工程が備えられる。前記したのは典型的な５−Mask技術である。Maskの設計と工程流れの変更によって、ほかの５−Mask工程技術もありえる。
【０００７】
図１Ａに示されたＴＦＴ−ＬＣＤアレイ基板において、画素領域の中央に「Ｈ」型の共通電極構造（遮光板と共通電極）が形成されたため、開口率をある程度低下させる。「Ｈ」型構造によって製造工程及び修理方法に対しても新しい要求が提出される。伝統的なＴＦＴ−ＬＣＤデバイスにおいて、共通電極とデータ信号との間のコンデンサはデータの転送に影響を与える。伝統的な共通電極のＴＦＴ−ＬＣＤの負荷電流概略図は図２に示すように、電流は主に水平方向に集中して流れる。通常の解決方法としては、周辺回路の設計の改善と入力信号方式の改善等が考えられる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記従来技術の欠陥を克服するために、本発明はＴＦＴ−ＬＣＤアレイ基板構造及びその製造方法を提供し、縦方向の共通電極の使用によって、共通電極密度と画素の開口率を増大させる。
【課題を解決するための手段】
【０００９】
本発明の１つの態様において、ＴＦＴ−ＬＣＤアレイ基板が提供され、該ＴＦＴ−ＬＣＤアレイ基板は、基板と、前記基板に形成され、相互に交差して画素領域を少なくとも１つ画成する少なくとも１本のゲートラインと少なくとも１本のデータラインと、前記画素領域に形成された画素電極と、前記画素領域に形成され、前記ゲートラインに接続するゲート電極と、前記データラインに接続する第１のソース・ドレイン電極と、前記画素電極に接続する第２のソース・ドレイン電極とを有する薄膜トランジスタと、前記データラインに平行に前記基板に形成される少なくとも１本の共通電極と、を備える。
【００１０】
本発明の実施例にかかるＴＦＴ−ＬＣＤアレイ基板は、画素領域において前記画素電極の周縁部下方に位置する遮光板も有することが望ましい。この遮光板は共通電極と接続して一体構造になってもよい。遮光板は前記ゲートライン、又はデータラインに平行に延在してもよい。例えば、遮光板は、前記ゲートラインに平行な第１の遮光板と、前記データラインに平行な第２の遮光板とを有してもよい。全ての遮光板は接続して一体構造になり、例えば、閉鎖構造を形成する。
【００１１】
本発明のもう１つの態様において、ＴＦＴ−ＬＣＤアレイ基板の製造方法が提供され、該ＴＦＴ−ＬＣＤアレイ基板の製造方法は、基板にゲート金属薄膜を積層してパターニングし、ゲートライン及びゲート電極を形成する工程と、ゲート絶縁層薄膜と活性層薄膜を連続して積層し、前記活性層薄膜をパターニングして半導体活性層を形成する工程と、ソース・ドレイン金属薄膜を積層してパターニングし、データラインと、前記データラインに平行な共通電極と、データラインに接続している第１のソース・ドレイン電極と、第１のソース・ドレイン電極から離れている第２のソース・ドレイン電極とを形成する工程と、パッシベーション層薄膜を積層してパターニングし、第２のソース・ドレイン電極の上方に位置するパッシベーション層ビアホールを形成する工程と、画素電極層を積層してパターニングし、前記パッシベーション層ビアホールを介して第２のソース・ドレイン電極と接続する画素電極を形成する工程と、を有する。
【００１２】
本発明の実施例にかかるＴＦＴ−ＬＣＤアレイ基板の製造方法において、データラインと共通電極を形成すると同時に、形成しようとする画素電極の周縁部下方に位置する遮光板を形成することも望ましい。前記遮光板は共通電極と接続して一体構造になってもよい。遮光板は前記ゲートライン又はデータラインに平行に延在してもよい。例えば、遮光板は、前記ゲートラインに平行な第1の遮光板と、前記データラインに平行な第２の遮光板とを有してもよい。全ての遮光板は接続して一体構造になり、例えば、閉鎖構造を形成する。
【発明の効果】
【００１３】
本発明の実施例によれば、中間部分の共通電極が取消され、開口率も極めて増加されると同時に、データ走査線と同じ金属材料で、縦方向に配列し閉鎖構造となる遮光板を形成することで、記憶コンデンサを増大できるというメリットがある。
【００１４】
また、本発明の実施例によれば、共通電極が縦方向配列構造となるため、基板の上下両端は何れも共通電極電圧を提供できる。したがって、画素内共通電極コートに欠陥が発生する場合、修理して切断された位置で横切断だけすればよく、ディスプレイの効果に影響を及ぼさず、修理に便利である。
【００１５】
更に、本発明の実施例によれば、共通電極信号が横から縦に変更し、入力端が１０２４本から３８４０本、またはそれ以上に増加でき、密度が高くなる。これによって、異なる位置における信号のばらつきが減少し、より均衡な信号分布を維持でき、明滅及び白線等による製品不良率が効果的に低減され、更に信号遅延による不良が減少した。
【発明を実施するための最良の形態】
【００１６】
添付図を参照しながら本発明の例示的な実施例を説明する。しかし、本発明は異なる形式で実現でき、ここで説明する実施例に限られると解釈してはならない。本文において、素子又は層が、他の素子又は層上にある、又は他の素子又は層に連結すると説明する場合、該素子又は層は他の素子又は層に直接に位置し、他の素子又は層に直接に連結しても良く、中間の素子又は層が介在しても良い。なお、当該説明において、「縦方向」や「横方向」は図面において示された相対的な方向であり、図面は９０度をもって回転すると、図面における「縦方向」や「横方向」は交換される。
【実施例１】
【００１７】
図３Aは本発明にかかるＴＦＴ−ＬＣＤデバイスのアレイ基板における単一画素平面図、図３Ｂは図３ＡにおけるＣ−Ｃ線の断面図、図３Ｃは図３ＡにおけるＤ−Ｄ線の断面図、図３Ｄは図３ＡにおけるＥ−Ｅ線の断面図である。
【００１８】
図３Ａに示すように、本発明の実施例のＴＦＴ−ＬＣＤアレイ基板に複数のゲートライン１０１と、ゲートライン１０１に平行な水平遮光板１１２と、ゲートライン１０１と垂直に延在する共通電極１１１と、垂直遮光板１１２と、複数のデータライン１０５と、がある。隣接するゲートライン１０１とデータライン１０５は交差して画素領域を画成している。各画素領域はＴＦＴスイッチデバイスと、画素電極１１０と、共通電極１１１と、を有する。
【００１９】
図３Ｂに示すように、このＴＦＴデバイスにはバックチャネルエッチングされたボトムゲート構造が適用される。ＴＦＴデバイスは例えばガラス基板（図示しない）に順次にあるゲート電極１０２と、ゲート絶縁層１０４と、半導体活性層１０３と、ソース電極１０６と、ドレイン電極１０７と、からなる。ゲート電極１０２は対応する一本のゲートライン１０１から突出する。ゲートライン１０１の一部となってもよい。ソース電極１０６とドレイン電極１０７は相互に離間して半導体活性層１０３の両端に形成され、ソース電極１０６とドレイン電極１０７の間の半導体活性層１０３の部分は薄膜トランジスタのチャンネル部分に形成される。パッシベーション層１０８は前記部分の上方に形成され、それらを被覆する。画素電極１１０はパッシベーション層１０８に形成され、且つパッシベーション層１０８におけるビアホール１０９を介してＴＦＴのドレイン電極１０７に接続する。
【００２０】
本発明の実施例において、共通電極１１１はデータライン１０５と同じ導電材料（例えば、金属）によって形成され、アレイ基板に縦方向に配列される。且つ、４本の遮光板１１２（水平遮光板と垂直遮光板）は相互接続して閉鎖となる遮光板構造を作り上げ（図３Ａに示すように）、この閉鎖となる遮光板構造と画素電極１１０の周縁部とは部分的に重なり、遮光機能を果たすと共に、補償記憶コンデンサ１１３も提供できる。このように設計するメリットは増大された記憶コンデンサを提供でき、ディスプレイ効果を改善できる点である。また、例えば関連技術による画素構造と比べると、画素領域における「Ｈ」型共通電極構造の中間共通電極が取消されたため、開口率が極めて増加された。
【００２１】
図３Ａに示すように、本発明の画素領域の周縁部はデータライン１０５に平行な共通電極１１１を採用し、この共通電極１１１は画素周縁部の光漏れを防止する遮光板１１２に接続される。遮光板１１２は閉鎖して形成される。共通電極１１１及び遮光板１１２はデータライン１０５と同じ導電材料を採用する（例えば、金属）。縦方向における異なる画素の間に、共通電極１１１は相互に接続する。この共通電極１１１及び遮光板１１２は、データライン１０５及び薄膜トランジスタのソース・ドレイン電極と同じ材料で同一のエッチング工程において形成できる。
【００２２】
図３Ｂ〜図３Ｄの断面図は本発明のＴＦＴ画素構造を更に説明するものである。図３Ｂと図１Ｂを比較すると分かるように、本発明のＴＦＴ画素構造は関連技術における画素と類似する。しかし、データラインと同じ導電材料を使って、画素電極周縁部処に共通電極１１１と遮光板１１２を形成し、更に共通電極１１１と遮光板１１２と接続させる。図３Ｃに示された遮光板１１２の断面図と関連技術におけるＴＦＴデバイス（図１Ｃに示すように）との違いは、遮光板１１２はデータライン１０５と同じ導電材料を採用して閉鎖構造となるように形成される点である。前記構造はより大きな記憶コンデンサ容量を獲得でき、画素領域の開口率を向上した。
【００２３】
また、本発明の共通電極の縦配列構造は修理に便利である。各画素電極の共通電極１１１は、縦方向に接続しており、この基板の上下両端はいずれも共通電極電圧を提供できる。従って、画素内の共通電極１１１に欠陥が発生する場合、修理して切断された位置である修理切断位置１１４で横切断だけすればよく、ディスプレイの効果に影響を及ぼさない。この修理切断位置１１４は、例えば隣接画素間にある共通電極にある。
【００２４】
図４は本発明のＴＦＴ−ＬＣＤデバイスの共通電極負荷の概略図であり、関連技術における共通電極負荷概略図（図２に示すように）と比較すると、本発明は縦方向に配列されて形成されたマトリクス負荷によって、各共通電極１１１の間の電流と電位を有効的に平衡する。関連技術のＴＦＴ−ＬＣＤアレイ基板と比べて、共通電極信号が横から縦に変更され、入力端が１０２４本から３８４０本、またはそれ以上に増加でき、密度が高くなり、異なる位置における信号のばらつきが減少し、より均衡な信号分布を維持でき、明滅及び白線等による製品不良率が効果的に低減され、更に信号遅延による不良が減少した。
【００２５】
また、前記実施例において、ゲートライン１０１と、データライン１０５と、薄膜トランジスタのソース電極１０６及びドレイン電極１０７と、共通電極１１１と、遮光板１１２の材料はAl、Cr、W、Ta、Ti、Mo、及びAlNiのいずれか、又はそれらの任意の組み合わせであってもよく、層構造は前記金属材料の単層、又は複合層構造であってもよい。ゲートライン１０１、共通電極１１１と、遮光板１１２とは同一の薄膜での積層と、フォトリソグラフィーパターニングと、化学エッチング工程において、同じ材料で作られた部分である。ゲート絶縁層１０４の材料は窒化シリコン、又は酸化アルミニウム等である。画素電極１１０の材料は酸化インジウムスズや、酸化インジウム亜鉛、または酸化アルミニウム亜鉛等の透明導電材料であってもよく、反射型LCDの場合はアルミニウム等の金属材料であってもよい。
【００２６】
前記明細書において、ＴＦＴのドレイン電極は画素電極に接続されると説明したが、当業者は以下のことを理解すべきである。即ち、ＴＦＴにおいてソース電極とドレイン電極とは交代でき、要するにドレイン電極がデータラインに接続され、ソース電極が画素電極に接続されてもよい。且つ、ソース電極とドレイン電極とを統合してソース・ドレイン電極と称してもよい。
【００２７】
更に、前記実施例においてボトムゲート電極ＴＦＴを例として説明したが、当業者は以下のことを理解すべきである。即ち、もし画素のスイッチ素子がトップゲート電極構造ＴＦＴを採用する場合、その中にデータラインに平行な共通電極が形成されれば同様に本発明を応用できる。画素電極周縁部の下方に共通電極と一体になってもよい遮光板が形成されることが望ましい。これらの遮光板は相互一体構造になるのが更に望ましい。トップゲート電極構造ＴＦＴは当業者にとって熟知のものであり、例えば、形成されたガラス基板に形成された半導体活性層と、ゲート絶縁層と、ゲート電極に接続するゲート電極と、第２の絶縁層と、第２の絶縁層に形成されたデータラインと、第１と第２のソース・ドレイン電極と、前記部材を被覆するパッシベーション層と、パッシベーション層に形成された画素電極等の構造である。それに対する詳細な説明はここで重複しない。本発明の実施例によれば、共通電極とデータラインとは互いに平行し、同時に形成できる。
【００２８】
前記画素構造は本発明実施例の模式構造であり、それに対して各形式的な変更を行ってもよいことは明らかである。例えば、ゲートラインに平行な遮光板しか共通電極に接続せず、又はデータラインに平行な遮光板しか共通電極に接続せず、又はゲートラインに平行な遮光板しかデータラインに平行な遮光板に接続しないようにしてもよい。ＴＦＴの共通電極を縦に配列してデータラインに平行にすれば、その他の形状とパターンの画素構造でもよく、本発明の範囲に合致する。また、ＴＦＴのゲート電極は、図３Aに示されたようにゲートラインから突出された独立な部分ではなくてもよく、ゲートライン自身の一部より形成できる。両者は共に「接続している」とみなす。
【００２９】
本発明実施例の前記ＴＦＴ−ＬＣＤ構造は以下の方法によって製造できる。即ち、まず、例えば磁気制御スパッタリング法を利用して、例えばガラス基板に厚さが１０００Å〜７０００Åであるゲート金属薄膜を作る。ゲート金属の材料は通常Mo、Al、AlとNiの合金、MoとWの合金、Cr、又はCu等の金属を使用し、前記材料薄膜の組み合わせ構造を使用してもよい。ゲート電極マスクで露光工程によってパターニングして、また化学エッチング工程により、ガラス基板の一定の領域に複数のゲートライン１０１及びゲートラインから突出するゲート電極１０２を形成する。
【００３０】
そして、例えば化学気相蒸着法（CVD）を利用してアレイ基板に１０００Å〜６０００Åのゲート絶縁層１０４と１０００Å〜６０００Åのアモルファスシリコン薄膜を連続に堆積する。ゲート絶縁層の材料は通常窒化シリコンであり、酸化シリコン又は窒酸化シリコンを使用してもよい。半導体活性層のマスクで露光して現像した後、アモルファスシリコンに対してドライエッチングを行い、シリコンアイランドである半導体活性層１０３を形成する。ゲート金属とアモルファスシリコンの間のゲート絶縁層はエッチングをストップさせる役割を果たす。半導体活性層１０３は例えば多結晶シリコンの材料で形成されてもよい。アモルファスシリコン薄膜を積層した後、このアモルファスシリコン薄膜を例えば速熱処理（RTA）、又はレーザー輻射によって結晶化する。
【００３１】
続いて、ゲートラインとゲート電極の製造に類似する方法を採用して、アレイ基板にゲート金属に類似する、厚さが１０００Å〜７０００Åであるソース・ドレイン金属薄膜を堆積し、ソース・ドレイン電極のマスクでのパターニング及びエッチングによって、基板上の一定の領域において複数のデータライン１０５と、ソース電極１０６と、ドレイン電極１０７と、共通電極１１１と、遮光板１１２とを形成する。データライン１０５と、ソース電極１０６と、ドレイン電極１０７と、共通電極１１１と、遮光板１１２とは同じ厚さ及びエッチング後の勾配を有する。ソース電極１０６とドレイン電極１０７は夫々半導体活性層１０３の両端に接触する。共通電極１１１はデータライン１０５に平行に延在し、後に形成される画素電極１１０の周縁部の下方に、遮光板１１２が形成される。
【００３２】
その後、ゲート絶縁層及び半導体活性層と類似する方法によって、アレイ基板全体に厚さが１０００Å〜６０００Åであるパッシベーション層１０８を堆積する。その材料は通常窒化シリコン、シリコン酸化物、又はシリコン窒酸化物である。この時に、ゲートライン１０１の上面がゲート絶縁層１０４とパッシベーション層１０８に被覆される。データライン１０５と、共通電極１１１と、遮光板１１２上面が同じ厚さのパッシベーション層１０８に被覆される。図３Ｂに示すように、パッシベーション層１０８のマスクで露光とエッチング工程によってドレイン電極１０７上方にパッシベーション層ビアホール１０９を形成する。
【００３３】
最後に、ゲート絶縁層及び半導体活性層と類似する方法によって、ガラス基板全体に画素電極層を堆積し、画素電極のマスクを利用して、パターニングと、エッチング等の工程によって、最終的に画素電極１１０と、記憶コンデンサ１１３とを、画素電極１１０と遮光板１１２を重ねさせることによって形成する。常用の透明電極はITO、又はIZOであり、厚さは１００Å〜１０００Åの間である。また、画素電極１１０はパッシベーション層ビアホール１０９を介してドレイン電極１０７と接続している。
【００３４】
前記の実施例は実現方法であり、露光回数の増加又は減少、及び異なる材料又は材料の組み合わせの選択によって本発明を実現できる。閉鎖型遮光板を有し、且つ遮光板が縦方向の共通電極に接続されるアレイ基板上の、ＴＦＴデバイス構造は各種の変更と変化を有してもよいのは明らかである。
【００３５】
上記実施例は本発明の技術案を説明するものであり、限定するものではない。最良な実施形態を参照して本発明を詳細に説明したが、当業者にとって、必要に応じて異なる材料や設備などをもって本発明を実現できる。即ち、その要旨を逸脱しない範囲内において種々の形態で実施しえるものである。
【００３６】
本願は２００６年１１月１７日に中国国家知識産権局に提出した２００６１０１４５２１８.１号特許出願の優先権を主張し、前記出願の全ての内容をここで援用した。
【図面の簡単な説明】
【００３７】
【図１Ａ】従来技術におけるＴＦＴ−ＬＣＤデバイスのアレイ基板における単一画素平面図である。
【図１Ｂ】図１ＡにおけるＡ−Ａ線の断面図である。
【図１Ｃ】図１ＡにおけるＢ−Ｂ線の断面図である。
【図２】従来技術におけるＴＦＴ−ＬＣＤデバイスの共通電極負荷概略図である。
【図３Ａ】本発明にかかるＴＦＴ−ＬＣＤデバイスのアレイ基板における単一画素平面図である。
【図３Ｂ】図３ＡにおけるＣ−Ｃ線の断面図である。
【図３Ｃ】図３ＡにおけるＤ−Ｄ線の断面図である。
【図３Ｄ】図３ＡにおけるＥ−Ｅ線の断面図である。
【図４】本発明にかかるＴＦＴ−ＬＣＤデバイスの共通電極負荷概略図である。
【符号の説明】
【００３８】
１、１０１  ゲートライン、  ２、１０２  ゲート電極、  ３、１０３  半導体活性層、  ４、１０４  ゲート絶縁層、  ５、１０５  データライン、  ６、１０６  ソース電極、  ７、１０７  ドレイン電極、  ８、１０８  パッシベーション層、  ９、１０９  パッシベーション層ビアホール、  １０、１１０  画素電極、  １１、１１１  共通電極、  １２、１１２  遮光板、  １３、１１３  記憶コンデンサ、  １１４  修理切断位置。
【図２】
2008129600.tif 000003
【図４】
2008129600.tif 000004
【図１Ａ】
2008129600.tif 000005
【図１Ｂ】
2008129600.tif 000006
【図１Ｃ】
2008129600.tif 000007
【図３Ａ】
2008129600.tif 000008
【図３Ｂ】
2008129600.tif 000009
【図３Ｃ】
2008129600.tif 000010
【図３Ｄ】
2008129600.tif 000011