(57)【要約】【課題】物理的な接触を伴うことなく、純電子的に出力抵抗値を決定することおよび集積回路内での製造を可能にすること。【解決手段】入力端子２３と入力端子２４との間に電圧信号が入力され、入力端子２３に入力される電圧信号を電流に変換する電圧−電流変換器５０と、入力端子２４に入力される電圧信号を電流に変換する電圧−電流変換器６０と、制御端子２５に入力される制御信号に応じた減衰率で電圧−電流変換器５０の出力電流を減衰させ、その減衰させた電流を入力端子２３に出力する電流減衰器７０と、制御端子２５に入力される制御信号に応じた減衰率で電圧−電流変換器６０の出力電流を減衰させ、その減衰させた電流を入力端子２４に出力する電流減衰器８０と、を備える。【選択図】      図３
2008072768.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力端子と第２の入力端子間に電圧信号が入力され、
前記第１、第２の入力端子の内の一方の入力端子に入力される電圧信号を電流に変換する第１の電圧−電流変換器と、
前記第１，第２の入力端子の内の他方の入力端子に入力される電圧信号を電流に変換する第２の電圧−電流変換器と、
制御端子に入力される制御信号に応じた減衰率で前記第１の電圧−電流変換器の出力電流を減衰させ、その減衰させた電流を前記第１の入力端子に出力する第１の電流減衰器と、
制御端子に入力される制御信号に応じた減衰率で前記第２の電圧−電流変換器の出力電流を減衰させ、その減衰させた電流を前記第２の入力端子に出力する第２の電流減衰器と、
を備えたことを特徴とする可変抵抗回路。
【請求項２】
前記第１の電圧−電流変換器は、
ベースが前記第１、第２の入力端子の内の一方の入力端子に接続され、コレクタが高位電源に接続された第１のＮＰＮトランジスタと、
前記第１のＮＰＮトランジスタのエミッタが一端に接続された第１の抵抗と、
前記第１の抵抗の他端がコレクタとベースに接続され、エミッタが第２の抵抗を介して低位電源に接続された第２のＮＰＮトランジスタと、
ベースが前記第１の抵抗の他端に接続されるとともに、コレクタが前記第１の電流減衰器に接続され、エミッタが第３の抵抗を介して前記低位電源に接続された第３のＮＰＮトランジスタとを備え、
前記第２の電圧−電流変換器は、
ベースが前記第１，第２の入力端子の内の他方の入力端子に接続され、コレクタが前記高位電源に接続された第４のＮＰＮトランジスタと、
前記第４のＮＰＮトランジスタのエミッタが一端に接続された第４の抵抗と、
前記第４の抵抗の他端がコレクタとベースに接続され、エミッタが第５の抵抗を介して前記低位電源に接続された第５のＮＰＮトランジスタと、
ベースが前記第４の抵抗の他端に接続されるとともに、コレクタが前記第２の電流減衰器に接続され、エミッタが第６の抵抗を介して前記低位電源に接続された第６のＮＰＮトランジスタと、
を備えたことを特徴とする請求項１に記載の可変抵抗回路。
【請求項３】
前記第１の電流減衰器は、
コレクタが前記第１の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第１の電圧−電流変換器の出力に接続された第７のＮＰＮトランジスタと、
コレクタが高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第７のＮＰＮトランジスタのエミッタに接続された第８のＮＰＮトランジスタとを備え、
前記第２の電流減衰器は、
コレクタが前記第２の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第２の電圧−電流変換器の出力に接続された第９のＮＰＮトランジスタと、
コレクタが前記高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第９のＮＰＮトランジスタのエミッタに接続された第１０のＮＰＮトランジスタと、
を備えたことを特徴とする請求項１または２に記載の可変抵抗回路。
【請求項４】
前記第１の電流減衰器は、
コレクタが前記第１の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第１の電圧−電流変換器の出力に接続された第７のＮＰＮトランジスタと、
コレクタが第２の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが第７のＮＰＮトランジスタのエミッタに接続された第８のＮＰＮトランジスタとを備え、
前記第２の電流減衰器は、
コレクタが前記第２の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第２の電圧−電流変換器の出力に接続された第９のＮＰＮトランジスタと、
コレクタが前記第１の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第９のＮＰＮトランジスタのエミッタに接続された第１０のＮＰＮトランジスタと、
を備えたことを特徴とする請求項１または２に記載の可変抵抗回路。
【請求項５】
第１の入力端子と第２の入力端子間に電圧信号が入力され、
前記第１、第２の入力端子の内の一方の入力端子に入力される電圧信号を第１の電流に変換して出力するとともに、前記第１、第２の入力端子の内の他方の入力端子に入力される電圧信号を第２の電流に変換して出力する差動電圧−電流変換器と、
前記差動電圧−電流変換器から出力される前記第１の電流を、制御端子に入力される制御信号に応じた減衰率で減衰させて前記第１の入力端子に出力する第１の電流減衰器と、
前記差動電圧−電流変換器から出力される前記第２の電流を、制御端子に入力される制御信号に応じた減衰率で減衰させて前記第２の入力端子に出力する第２の電流減衰器と、
を備えたことを特徴とする可変抵抗回路。
【請求項６】
前記差動電圧−電流変換器は、
ベースが前記第１、第２の入力端子の内の一方の入力端子に接続され、コレクタが前記第１の電流減衰器に接続される第１のＮＰＮトランジスタと、
ベースが前記第１、第２の入力端子の内の他方の入力端子に接続され、コレクタが前記第２の電流減衰器に接続される第２のＮＰＮトランジスタと、
前記第１のＮＰＮトランジスタのエミッタと前記第２のＮＰＮトランジスタのエミッタ間に接続された抵抗と、
前記第１、第２のＮＰＮトランジスタのエミッタに直接もしくは前記抵抗を介して接続された電流源と、
を備えたことを特徴とする請求項５に記載の可変抵抗回路。
【請求項７】
前記第１の電流減衰器は、
コレクタが前記第１の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記差動電圧−電流変換器の第１の電流出力に接続された第３のＮＰＮトランジスタと、
コレクタが高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第３のＮＰＮトランジスタのエミッタに接続された第４のＮＰＮトランジスタとを備え、
前記第２の電流減衰器は、
コレクタが前記第２の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第２の電圧−電流変換器の出力に接続された第５のＮＰＮトランジスタと、
コレクタが前記高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第７のＮＰＮトランジスタのエミッタに接続された第６のＮＰＮトランジスタとを備えたことを特徴とする請求項５または６に記載の可変抵抗回路。
【請求項８】
前記第１の電流減衰器は、
コレクタが前記第１の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第１の電圧−電流変換器の第１の電流出力に接続された第３のＮＰＮトランジスタと、
コレクタが前記第２の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第３のＮＰＮトランジスタのエミッタに接続された第４のＮＰＮトランジスタとを備え、
前記第２の電流減衰器は、
コレクタが前記第２の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第２の電圧−電流変換器の出力に接続された第５のＮＰＮトランジスタと、
コレクタが前記第１の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第５のＮＰＮトランジスタのエミッタに接続された第６のＮＰＮトランジスタとを備えたことを特徴とする請求項５または６に記載の可変抵抗回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、集積回路上に製造可能な可変抵抗回路に関するものである。
【背景技術】
【０００２】
図１２は、従来の可変抵抗器の構成例を、また図１３は、この可変抵抗器の等価回路をそれぞれ示している。なお、このような可変抵抗器は、例えば村田製作所「ＰＯＺ２シリーズ」のカタログに示されている。
【０００３】
この従来の可変抵抗器は、第１端子１、第２端子２、第３端子３、抵抗体４、摺動子５、ドライバプレート６および樹脂基板７を備えている。
【０００４】
この可変抵抗器では、樹脂基板７上に抵抗体４が形成され、抵抗体４の両端が第１端子１および第３端子３に接続されている。第２端子２は、電気的導体で形成された摺動子５に接続されている。ドライバプレート６は電気的導体で形成され、摺動子５および抵抗体４上の１点と接触するように構成されている。
【０００５】
ドライバプレート６は、ドライバー等による回転操作によって抵抗体４との接触点を変えることができる。従って、この可変抵抗器は、ドライバプレート６を回転させることによって、第１端子１と第２端子２間の抵抗値および第３端子３と第２端子２間の抵抗値が変化する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の可変抵抗器は、以上のように、抵抗体４とドライバプレート６との物理的な接触位置によって出力抵抗値が決定されるように構成されているので、集積回路内に製造することができない。また、この従来の可変抵抗器は、ドライバプレート６に寄生する容量値が大きく、このため、例えばＧＨｚオーダーの信号電圧を発生する負荷抵抗として使用することができない。
【０００７】
この発明は、このような状況に鑑みてなされたものであり、物理的な接触を伴うことなく純電子的に出力抵抗値を決定することが可能で、集積回路内等にも容易に製造することができる可変抵抗回路を得ることを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、この発明にかかる可変抵抗回路は、第１の入力端子と第２の入力端子間に電圧信号が入力され、前記第１、第２の入力端子の内の一方の入力端子に入力される電圧信号を電流に変換する第１の電圧−電流変換器と、前記第１，第２の入力端子の内の他方の入力端子に入力される電圧信号を電流に変換する第２の電圧−電流変換器と、制御端子に入力される制御信号に応じた減衰率で前記第１の電圧−電流変換器の出力電流を減衰させ、その減衰させた電流を前記第１の入力端子に出力する第１の電流減衰器と、制御端子に入力される制御信号に応じた減衰率で前記第２の電圧−電流変換器の出力電流を減衰させ、その減衰させた電流を前記第２の入力端子に出力する第２の電流減衰器と、を備えている。
【０００９】
この発明によれば、第１、第２の入力端子の内の一方の入力端子に入力される電圧信号が第１の電圧−電流変換器によって対応する電流に変換され、第１，第２の入力端子の内の他方の入力端子に入力される電圧信号が第２の電圧−電流変換器によって対応する電流に変換される。第１の電流減衰器は、制御端子に入力される制御信号に応じた減衰率で第１の電圧−電流変換器の出力電流を減衰させ、第２の電流減衰器は、制御端子に入力される制御信号に応じた減衰率で第２の電圧−電流変換器の出力電流を減衰させる。
【００１０】
つぎの発明にかかる可変抵抗回路は、上記の発明において、上記第１の電圧−電流変換器が、ベースが前記第１、第２の入力端子の内の一方の入力端子に接続され、コレクタが高位電源に接続された第１のＮＰＮトランジスタと、前記第１のＮＰＮトランジスタのエミッタが一端に接続された第１の抵抗と、前記第１の抵抗の他端がコレクタとベースに接続され、エミッタが第２の抵抗を介して低位電源に接続された第２のＮＰＮトランジスタと、ベースが前記第１の抵抗の他端に接続されるとともに、コレクタが前記第１の電流減衰器に接続され、エミッタが第３の抵抗を介して前記低位電源に接続された第３のＮＰＮトランジスタと、を備え、前記第２の電圧−電流変換器が、ベースが前記第１，第２の入力端子の内の他方の入力端子に接続され、コレクタが前記高位電源に接続された第４のＮＰＮトランジスタと、前記第４のＮＰＮトランジスタのエミッタが一端に接続された第４の抵抗と、前記第４の抵抗の他端がコレクタとベースに接続され、エミッタが第５の抵抗を介して前記低位電源に接続された第５のＮＰＮトランジスタと、ベースが前記第４の抵抗の他端に接続されるとともに、コレクタが前記第２の電流減衰器に接続され、エミッタが第６の抵抗を介して前記低位電源に接続された第６のＮＰＮトランジスタと備えている。
【００１１】
この発明によれば、第１、第２および第３のＮＰＮトランジスタを備える第１の電圧−電流変換器によって第１、第２の入力端子の内の一方の入力端子に入力される電圧信号が対応する電流に変換され、第４、第５および第６のＮＰＮトランジスタを備える第２の電圧−電流変換器によって第１、第２の入力端子の内の他方の入力端子に入力される電圧信号が対応する電流に変換される。
【００１２】
つぎの発明にかかる可変抵抗回路は、上記の発明において、上記第１の電流減衰器が、コレクタが前記第１の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第１の電圧−電流変換器の出力に接続された第７のＮＰＮトランジスタと、コレクタが高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第７のＮＰＮトランジスタのエミッタに接続された第８のＮＰＮトランジスタとを備え、前記第２の電流減衰器が、コレクタが前記第２の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第２の電圧−電流変換器の出力に接続された第９のＮＰＮトランジスタと、コレクタが前記高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第９のＮＰＮトランジスタのエミッタに接続された第１０のＮＰＮトランジスタと、を備えている。
【００１３】
この発明によれば、第７、第８のＮＰＮトランジスタを備える第１の電流減衰器によって、制御端子に入力される制御信号に応じた減衰率で第１の電圧−電流変換器の出力電流が減衰され、第９、第１０のＮＰＮトランジスタを備える第２の電流減衰器によって、制御端子に入力される制御信号に応じた減衰率で第２の電圧−電流変換器の出力電流が減衰される。
【００１４】
つぎの発明にかかる可変抵抗回路は、上記の発明において、上記第１の電流減衰器が、コレクタが前記第１の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第１の電圧−電流変換器の出力に接続された第７のＮＰＮトランジスタと、コレクタが第２の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが第７のＮＰＮトランジスタのエミッタに接続された第８のＮＰＮトランジスタとを備え、前記第２の電流減衰器が、コレクタが前記第２の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第２の電圧−電流変換器の出力に接続された第９のＮＰＮトランジスタと、コレクタが前記第１の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第９のＮＰＮトランジスタのエミッタに接続された第１０のＮＰＮトランジスタとを備えている。
【００１５】
この発明によれば、第１の電流減衰器における第８のＮＰＮトランジスタのコレクタに第２の入力端子の信号電圧が加えられ、第２の電流減衰器における第１０のＮＰＮトランジスタのコレクタに第１の入力端子の信号電圧が加えられる。
【００１６】
つぎの発明にかかる可変抵抗回路は、第１の入力端子と第２の入力端子間に電圧信号が入力され、前記第１、第２の入力端子の内の一方の入力端子に入力される電圧信号を第１の電流に変換して出力するとともに、前記第１、第２の入力端子の内の他方の入力端子に入力される電圧信号を第２の電流に変換して出力する差動電圧−電流変換器と、前記差動電圧−電流変換器から出力される前記第１の電流を、制御端子に入力される制御信号に応じた減衰率で減衰させて前記第１の入力端子に出力する第１の電流減衰器と、前記差動電圧−電流変換器から出力される前記第２の電流を、制御端子に入力される制御信号に応じた減衰率で減衰させて前記第２の入力端子に出力する第２の電流減衰器と、を備えている。
【００１７】
この発明によれば、第１、第２の入力端子の内の一方および他方に入力される電圧信号が差動動作する差動電圧−電流変換器によって第１および第２の電流に変換される。そして、差動的に動作する第１および第２の電流減衰器が制御端子に入力される制御信号に応じた減衰率で上記第１および第２の電流を減衰させる。
【００１８】
つぎの発明にかかる可変抵抗回路は、上記の発明において、上記差動電圧−電流変換器が、ベースが前記第１、第２の入力端子の内の一方の入力端子に接続され、コレクタが前記第１の電流減衰器に接続される第１のＮＰＮトランジスタと、ベースが前記第１、第２の入力端子の内の他方の入力端子に接続され、コレクタが前記第２の電流減衰器に接続される第２のＮＰＮトランジスタと、前記第１のＮＰＮトランジスタのエミッタと前記第２のＮＰＮトランジスタのエミッタ間に接続された抵抗と、前記第１、第２のＮＰＮトランジスタのエミッタに直接もしくは前記抵抗を介して接続された電流源と、を備えている。
【００１９】
この発明によれば、上記差動電圧−電流変換器を構成する第１、第２のＮＰＮトランジスタが差動動作する。第１のＮＰＮトランジスタからは、第１、第２の入力端子の内の一方の入力端子に入力される電圧信号に対応した第１の電流が第１の電流減衰器に出力され、第２のＮＰＮトランジスタからは、第１、第２の入力端子の内の他方の入力端子に入力される電圧信号に対応した第２の電流が第１の電流減衰器に出力される。
【００２０】
つぎの発明にかかる可変抵抗回路は、上記の発明において、前記第１の電流減衰器が、コレクタが前記第１の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記差動電圧−電流変換器の第１の電流出力に接続された第３のＮＰＮトランジスタと、コレクタが高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第３のＮＰＮトランジスタのエミッタに接続された第４のＮＰＮトランジスタとを備え、前記第２の電流減衰器は、コレクタが前記第２の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第２の電圧−電流変換器の出力に接続された第５のＮＰＮトランジスタと、コレクタが前記高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第５のＮＰＮトランジスタのエミッタに接続された第６のＮＰＮトランジスタとを備えている。
【００２１】
この発明によれば、第３、第４のＮＰＮトランジスタを備える第１の電流減衰器によって、制御端子に入力される制御信号に応じた減衰率で上記第１の電流が減衰され、第４、第６のＮＰＮトランジスタを備える第２の電流減衰器によって、制御端子に入力される制御信号に応じた減衰率で上記第２の電流が減衰される。
【００２２】
つぎの発明にかかる可変抵抗回路は、上記の発明において、第１の電流減衰器が、コレクタが前記第１の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第１の電圧−電流変換器の第１の電流出力に接続された第３のＮＰＮトランジスタと、コレクタが前記第２の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第３のＮＰＮトランジスタのエミッタに接続された第４のＮＰＮトランジスタとを備え、前記第２の電流減衰器は、コレクタが前記第２の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第２の電圧−電流変換器の出力に接続された第５のＮＰＮトランジスタと、コレクタが前記第１の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第５のＮＰＮトランジスタのエミッタに接続された第６のＮＰＮトランジスタとを備えている。
【００２３】
この発明によれば、第１の電流減衰器における第４のＮＰＮトランジスタのコレクタに第２の入力端子の出力が加えられ、第２の電流減衰器における第８のＮＰＮトランジスタのコレクタに第１の入力端子の出力が加えられる。
【発明の効果】
【００２４】
本発明にかかる可変抵抗回路によれば、第１、第２の入力端子の内の一方の入力端子に入力される電圧信号が第１の電圧−電流変換器によって対応する電流に変換され、第１，第２の入力端子の内の他方の入力端子に入力される電圧信号が第２の電圧−電流変換器によって対応する電流に変換される。そして、第１の電流減衰器が制御端子に入力される制御信号に応じた減衰率で第１の電圧−電流変換器の出力電流を減衰させ、第２の電流減衰器が制御端子に入力される制御信号に応じた減衰率で第２の電圧−電流変換器の出力電流を減衰させる。従って、差動的な動作によって精度の高い抵抗値が得られる。
【発明を実施するための最良の形態】
【００２５】
以下に添付図面参照して、本発明にかかるサーボアンプおよびその診断装置の実施の形態を詳細に説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。
【００２６】
実施の形態１.
図１は、この発明の実施の形態１にかかる可変抵抗回路２０−１のブロック構成を示している。この可変抵抗回路２０−１は、電圧信号源１１、低位電源１２、高位電源１５、電圧信号源１１が接続された入力端子２１、低位電源１２が接続された低位電源端子２２、制御端子２５、電圧−電流変換器３０、および電流減衰器４０を備えている。
【００２７】
図２に示すように、上記電圧−電流変換器３０は、ＮＰＮトランジスタＱ３１〜Ｑ３３を含み、また、電流減衰器４０は、ＮＰＮトランジスタＱ４１，Ｑ４２を備えている。トランジスタＱ３１は、ベースが上記入力端子２１に接続されるとともに、コレクタが高位電源１５に接続され、エミッタが第１の抵抗Ｒ３１の一端に接続されている。トランジスタＱ３２は、コレクタおよびベースが上記第１の抵抗Ｒ３１の他端に接続され、エミッタが第２の抵抗Ｒ３２を介して低位電源端子２２に接続されている。トランジスタＱ３３は、ベースが上記第１の抵抗Ｒ３１の他端に接続されるとともに、コレクタが電流減衰器４０の入力に接続され、エミッタが抵抗Ｒ３３を介して低位電源端子２２に接続されている。
【００２８】
トランジスタＱ４１は、ベースが上記制御端子２５に接続されるとともに、コレクタが上記入力端子２１に接続され、エミッタが第３のＮＰＮトランジスタＱ３３のコレクタに接続されている。また、トランジスタＱ４２は、ベースに基準電圧Ｖrefが入力され、コレクタが上記高位電源１５に接続されるとともに、エミッタがトランジスタＱ４１のエミッタに接続されている。
【００２９】
つぎに、この可変抵抗回路２０−１の動作について説明する。図１において、電圧信号源１１の出力Vinに含まれた信号電圧ΔVinは、電圧−電流変換器３０の入力端子２１に入力される。この結果、電圧−電流変換器３０は、上記信号電圧ΔVinをこれに比例する信号電流ΔＩcsに変換して、この電流ΔＩcsを電流減衰器４０に出力する。この電圧−電流変換器３０の変換係数をｋとすると次式が成立する。
ΔIcs = k・ΔVin （１）
ここで、電圧−電流変換器３０は、高入力インピーダンスのためにその入力電流が無視できるものとする。
【００３０】
電流減衰器４０は、制御端子２５に入力される制御電圧Ｖｃに依って定められる減衰率α（0≦α≦1）で信号電流ΔIcsを減衰させ、その減衰させた電流を可変抵抗回路２０−１の入力端子２１に出力する。入力端子２１には、電圧信号源１１から信号電圧ΔＶinが入力されているので、この入力端子２１の出力電流をΔIinとすると、次式が成立する。
ΔIin = α・ΔIcs
= α・k・ΔVin
=Vin / Reff                                          （２）
ただし、
Reff=1/(α・k)   （３）
【００３１】
（２）式から明らかなように、この実施の形態に係る可変抵抗回路２０−１は、入力端子２１と低位電源端子２２間に接続された等価抵抗値Reffを有する抵抗としての機能を持つ。そして、（３）式から明らかなように、この等価抵抗値Reffは減衰率αに反比例するので、前記制御電圧Ｖｃに依って定められる可変抵抗値である。
【００３２】
以下、図２を参照して、この可変抵抗回路２０−１の動作をさらに詳細に説明する。なお、説明を簡略化するために、上記トランジスタＱ３１〜Ｑ３３，Ｑ４１、Ｑ４２は、全て同じ構造をもち、かつ、それらのベース・エミッタ間電圧Vbeが全て等しものとする。また、抵抗Ｒ３２，Ｒ３３は、同じ抵抗値を有するものであるとする。
【００３３】
電圧−電流変換器３０は、トランジスタＱ３１〜Ｑ３３および抵抗Ｒ３１〜Ｒ３３から成るカレントミラー電流源を構成している。そして、上記したように、トランジスタＱ３２、Ｑ３３は同じ構造をもち、また、抵抗Ｒ３２，Ｒ３３は同じ値を有する。したがって、電圧−電流変換器３０の出力電流Icsは、高位電源１５からトランジスタＱ３１，抵抗Ｒ３１，トランジスタＱ３２および抵抗Ｒ３２を介して低位電源１２に流れる電流I1と等しい。電流Icsおよび電流I1は、電圧信号源１１の電圧をVin、低位電源１２の電圧をVeeとして次式で与えられる。
Ics = I1
=(Vin−Vee−2・Vbe)/ (R31+R32) （４）
【００３４】
電流減衰器４０は、ＮＰＮトランジスタＱ４１，Ｑ４２から成る差動対で構成されている。したがって、電流減衰器４０は、電流Icsを制御端子２５に入力される制御電圧Vcと基準電圧Vrefとの差分に従って分配し、その分配した電流を可変抵抗回路２０−１の入力端子２１に出力する。このとき、トランジスタＱ４１側の電流分配比は、電流減衰器４０の減衰率α（0≦α≦1）となる。また、入力端子２１には、電圧信号源１１からの信号電圧が入力されるので、この入力端子２１の出力電流をIinとすると次式が成立する。
Iin = α・Ics
= α・(Vin−Vee−2・Vbe) / (R31+R32)            （５）
【００３５】
従って、電圧信号源１１の信号電圧ΔVinに対する入力端子２１の出力電流ΔIinは、各トランジスタのベース・エミッタ間電圧が一定値Vbeであるとすると、次式で与えられる。
ΔIin = α・ΔVin / (R31+R32)
= ΔVin / Reff                                    （６）
ただし
Reff = (R31+R32) /α                                  （７）
【００３６】
（６）式から明らかなように、この可変抵抗回路２０−１は、入力端子２１と低位電源端子２２間に接続された等価抵抗値Reffを有する抵抗としての機能を持つ。また（７）式から明らかなように、等価抵抗値Reffは、減衰率αに反比例するので、制御端子２５に入力される制御電圧に依って定められる可変抵抗値である。
【００３７】
実施の形態２.
図３は、この発明の実施の形態２にかかる可変抵抗回路２０−２のブロック構成を示している。この可変抵抗回路２０−２は、第１の入力端子２３、第２の入力端子２４、第１の電圧−電流変換器５０、第２の電圧−電流変換器６０、第１の電流減衰器７０、第２の電流減衰器８０を備えている。
【００３８】
この可変抵抗回路２０−２は、図１に示す可変抵抗回路２０−１を差動型に展開した構成を有する。即ち、第１の入力端子２３に対する第１の電圧−電流変換器５０と第１の電流減衰器７０は、それぞれ図２の可変抵抗回路における電圧−電流変換器３０と電流減衰器４０と同じ構成を有し、また、第２の入力端子２４に対する第２の電圧−電流変換器６０と第２の電流減衰器８０も、それぞれ図２の可変抵抗回路における電圧−電流変換器３０と電流減衰器４０と同じ構成を有している。
【００３９】
図４に示すように、第１の電圧−電流変換器５０は、図２に示すトランジスタＱ３１〜Ｑ３３および抵抗Ｒ３１〜４３にそれぞれ対応するトランジスタＱ５１〜Ｑ５３および抵抗Ｒ５１〜Ｒ５３を備え、また、第２の電圧−電流変換器６０は、上記トランジスタＱ３１〜Ｑ３３および抵抗Ｒ３１〜４３にそれぞれ対応するトランジスタＱ６１〜Ｑ６３および抵抗Ｒ６１〜Ｒ６３を備えている。一方、第１の電流減衰器７０は、図２に示すトランジスタＱ４１，Ｑ４２に対応するトランジスタＱ７１，Ｑ７２を備え、また、第２の電流減衰器８０は、上記トランジスタＱ４１，Ｑ４２に対応するトランジスタＱ８１，Ｑ８２を備えている。そして、この実施の形態では、電圧信号源１１が第１の入力端子２３と第２の入力端子２４の間に接続されている。
【００４０】
以下、図３に示す可変抵抗回路２０−２の動作について説明する。電圧信号源１１の電圧Vinを、バイアス電圧 Vbiasと単相信号電圧Δvinを組み合わせたものとして次式のように定義する。
Vin = Vbias±ΔVin （８）
ここで、第１の電圧−電流変換器５０および第２の電圧−電流変換器６０の変換係数をｋとすると、電圧信号源１１の信号電圧ΔVinに基づいて第１の電圧−電流変換器５０から出力される信号電流ΔIcs1および第２の電圧−電流変換器６０から出力される信号電流ΔIcs2は、それぞれ次式で与えられる。
ΔIcs1 = k・ΔVin （９）
ΔIcs2 =− k・ΔVin （１０）
【００４１】
第１の電流減衰器７０および第２の電流減衰器８０の減衰率α（0≦α≦1）が制御端子２５に入力される制御電圧に依って定められるとすると、第１の入力端子２３および第２の入力端子２４からの信号電流ΔIin1、ΔIin2、および該電流ΔIin1、ΔIin2の差ΔIinは次式によって与えられる。
ΔIin1 = α・k・ΔVin = ΔVin / Reff                      （１１）
ΔIin2 =−α・k・ΔVin =−ΔVin / Reff                    （１２）
ΔＩin  = ΔIin1 −ΔIin2 = 2・ΔVin / Reff             （１３）
ただし
Reff = 1 /(α・k)                                      （１４）
【００４２】
（１３）式から明らかなように、この実施の形態２に係る可変抵抗回路２０−２は、第１の入力端子２３および第２の入力端子２４間の信号電圧差2・ΔVinに対して等価抵抗値Reffを有する抵抗としての機能を持つ。そして、（１４）式から明らかなように、等価抵抗値Reffは、減衰率αに反比例しかつ制御端子２５に入力される制御電圧に依って定められる可変抵抗値である。
【００４３】
以下、図４を参照して、この可変抵抗回路２０−２の動作をさらに詳細に説明する。なお、説明を簡略化するために、上記トランジスタＱ５１〜Ｑ５３，Ｑ６１〜Ｑ６３，Ｑ７１，Ｑ７２，Ｑ８１およびＱ８２は全て同じ構造をもち、かつ、それらのベース・エミッタ間電圧Vbeが全て等しいとする。また、抵抗Ｒ５１とＲ６１は同じ値をもち、抵抗Ｒ５２，Ｒ５３，Ｒ６２およびＲ６３は同じ値をもつものとする。
【００４４】
電圧信号源１１の電圧Vinに基づいて第１の電圧−電流変換器５０および第２の電圧−電流変換器６０からそれぞれ出力される電流Ics1およびIcs2は、低位電源１２の電圧をVeeとして次式で与えられる。
Ics1 = Ics2 = (Vin−Vee−2・Vbe) / (R51+R52)        （１５）
また、電圧信号源１１の信号電圧ΔVinに基づいて第１の電圧−電流変換器５０および第２の電圧−電流変換器６０からそれぞれ出力される信号電流ΔIcs1およびΔIcs2は、第１の入力端子２３と第２の入力端子２４に加わる信号電圧の極性が反転していることから、次式によってそれぞれ与えられる。
ΔIcs1 = ΔVin/ (R51+R52)                       （１６）
ΔIcs2 =−ΔVin/ (R51+R52)           （１７）
【００４５】
第１の電流減衰器７０および第２の電流減衰器８０は、制御端子２５に入力される制御電圧Vcと基準電圧Vrefとの差分に従って定まる減衰率α（0≦α≦1）で信号電流ΔIcs1，ΔIcs2をトランジスタＱ７１，Ｑ８１に分配して、第１の入力端子２３と第２の入力端子２４にそれぞれ出力する。第１の入力端子２３に出力される信号電流をΔIin1、第２の入力端子２４に出力される信号電流をΔIin2とすると、これらの電流の差ΔＩinは次式で与えられる。
ΔIin = ΔIin1 −ΔIin2
= 2・α・ΔVin / (R51+R52) = 2・ΔVin / Reff        （１８） 
ただし
Reff = (R51+R52) /α                                      （１９）
【００４６】
（１８）式から明らかなように、この実施の形態２に係る可変抵抗回路２０−２は、第１の入力端子２３と第２の入力端子２４間の信号電圧差2・ΔVinに対して等価抵抗値Reffを有する抵抗としての機能を持つ。また（１９）式から明らかなように、等価抵抗値Reffは減衰率αに反比例し、かつ制御端子２５に入力される制御電圧に依って定められる可変抵抗値である。
【００４７】
実施の形態３.
図５は、この発明の実施の形態３にかかる可変抵抗回路２０−３のブロック構成を示している。この可変抵抗回路２０−３は、第１の入力端子２３が第２の電圧−電流変換器６０に接続され、第２の入力端子２４が第１の電圧−電流変換器５０に接続されている点において図３に示した可変抵抗回路２０−２と構成が異なる。
【００４８】
この可変抵抗回路２０−３の動作について説明する。電圧信号源１１の電圧Vinを、バイアス電圧 Vbiasと単相信号電圧ΔＶinを組み合わせたものとして次式のように定義する。
Vin = Vbias±ΔVin （２０）
ここで、第１の電圧−電流変換器５０および第２の電圧−電流変換器６０の変換係数をｋとすると、電圧信号源１１の信号電圧ΔVinに基づいて第１の電圧−電流変換器５０から出力される信号電流ΔIcs1および第２の電圧−電流変換器６０から出力される信号電流ΔIcs2は、前記（９）式，（１０）式の符号を反転した次式によってそれぞれ与えられる。
ΔIcs1 =− k・ΔVin （２１）
ΔIcs2 = k・Δvin                                       （２２）
【００４９】
第１の電流減衰器７０および第２の電流減衰器８０の動作は、図３に示した実施の形態２における各電流減衰器７０および８０のそれと同様である。したがって、第１の電流減衰器７０および第２の電流減衰器８０の減衰率をα（0≦α≦1）とすると、第１の入力端子２３および第２の入力端子２４を流れる信号電流ΔIin1，ΔIin2の差ΔＩinは次式で与えられる。
ΔIin = ΔIin1 −ΔIin2
=−α・k・Δvin− α・k・ΔVin = 2・ΔVin / Reff    （２３）
ただし
Reff =−1 /(α・k) （２４）
【００５０】
（２３）式は前記（１３）式と同一である。（２３）式から明らかなように、この可変抵抗回路２０−３は、第１の入力端子２３および第２の入力端子２４間の信号電圧差2・ΔVinに対して等価抵抗値Reffを有する抵抗としての機能を持つ。また、（２４）式が（１４）式と符号のみが異なることから明らかなように、等価抵抗値Reffは負性抵抗であり、制御端子２５に入力される制御電圧に依って定められる可変抵抗値である。
【００５１】
つぎに、図６を参照して、この実施の形態にかかる可変抵抗回路２０−３の動作を更に詳細に説明する。この可変抵抗回路２０−３は、第１の入力端子２３がトランジスタＱ６１のベースに接続され、第２の入力端子２４がトランジスタＱ５１のベースに接続されされている点において図４に示した可変抵抗回路２０−２と構成が異なる。従って、電圧信号源１１の信号電圧ΔVinに基づいて第１の電圧−電流変換器５０および第２の電圧−電流変換器６０から出力される信号電流ΔIcs1およびΔIcs2は、前記式（１６），（１７）の符号を反転した次式でそれぞれ与えられる。
ΔIcs1 =−ΔVin/ (R51+R52)             （２５）
ΔIcs2 = ΔVin/ (R51+R52)           （２６）
【００５２】
第１の電流減衰器７０および第２の電流減衰器８０の動作は、図４の可変抵抗回路２０−２の各電流減衰器７０および８０の動作と同様である。この第１の電流減衰器７０および第２の電流減衰器８０の減衰率をα（0≦α≦1）とすると、第１の入力端子２３および第２の入力端子２４に出力される信号電流ΔIin1，ΔIin2とこれらの信号の差ΔIinとには次式の関係がある。
ΔIin = ΔIin1 −ΔIin2
= − 2・α・ΔVin / (R51+R52) = 2・ΔVin / Reff    （２７）
ただし
Reff = − (R51+R52) /α                                  （２８）
【００５３】
（２７）式と（１８）式は符号の極性のみが異なる。したがって、この実施の形態に係る可変抵抗回路２０−３は、入力端子２３および第２の入力端子２４間の信号電圧差2・ΔVinに対して等価抵抗値Reffを有する抵抗としての機能を持つ。また（２８）式が（１９）式と符号の極性のみが異なる。したがって、等価抵抗値Reffは負性抵抗値であり、制御端子２５に入力される制御電圧に依って定められる可変抵抗値である。
【００５４】
実施の形態４.
図７は、この発明の実施の形態４にかかる可変抵抗回路２０−４のブロック構成を示している。この可変抵抗回路２０−４は、図３に示す可変抵抗回路２０−２の第１の電圧−電流変換器５０および第２の電圧−電流変換器６０を差動電圧−電流変換器９０に置き代えた構成を有する。
【００５５】
図８に示すように、上記差動電圧−電流変換器９０は、図４に示すトランジスタＱ５１，Ｑ６１に対応するトランジスタＱ９１，Ｑ９２を備え、これらのトランジスタＱ９１，Ｑ９２のエミッタをそれぞれ電流源Ｉ１，Ｉ２に接続してある。また、差動電圧−電流変換器９０は、ＮＰＮトランジスタＱ９３，Ｑ９４を備えている。トランジスタＱ９３は、ベースがトランジスタＱ９１のエミッタに、コレクタが電流減衰器７０に、エミッタが電流源Ｉ３にそれぞれ接続されている。また、トランジスタＱ９４は、ベースがトランジスタＱ９２のエミッタに、コレクタが電流減衰器８０に、エミッタが電流源Ｉ４にそれぞれ接続されている。
【００５６】
以下、この実施の形態４にかかる可変抵抗回路２０−４の動作について説明する。なお、説明を簡略化するために、全てのトランジスタが同じ構造をもち、かつ、それらのトランジスタのベース・エミッタ間電圧Vbeが互いに等しいものとする。また、電流源I１とI２の電流値が等しく、電流源I３とI４の電流値が等しいものとする。トランジスタＱ９１と電流源I３およびトランジスタＱ６１と電流源I４はそれぞれエミッタホロアを構成している。これらのエミッタホロアは、第１の入力端子２３および第２の入力端子２４の入力電圧をそれぞれレベルシフトして、トランジスタＱ９３，Ｑ９４の動作バイアスを確保するためにそれぞれ挿入されているが、本回路の動作の本質には関わらない。
【００５７】
全てのトランジスタのVbeは等しいので、第１の入力端子２３と第２の入力端子２４の信号電圧差2・ΔVinは、下式に示すように、トランジスタＱ９３，Ｑ９４の各エミッタ電圧の差ΔVeに等しい。
ΔVe = 2・ΔVin （２９）
ここで、トランジスタＱ９３のエミッタとトランジスタＱ９４のエミッタは、抵抗Ｒ９３，Ｒ９４を介して接続されているので、差動電圧−電流変換器９０の出力信号電流差ΔIcsは次式で与えられる。
ΔIcs = ΔVe / (R93+R94) = 2・ΔVin / (R93+R94) （３０）
【００５８】
第１の電流減衰器７０および第２の電流減衰器８０の構成および動作は、図４に示す各電流減衰器７０，８０のそれと同様である。したがって、この第１の電流減衰器７０および第２の電流減衰器８０は、制御電圧Vcと基準電圧Vrefとの差分に従って定まる減衰率α（0≦α≦1）で上記信号電流ΔIcsを減衰させて第１の入力端子２３と第２の入力端子２４に出力する。そこで、第１の入力端子２３と第２の入力端子２４に出力される信号電流の差をΔIinとすると、これは次式によって与えられる。
ΔIin =α・ΔIcs
= 2・α・ΔVin / (R93+R94) = 2・ΔVin / Reff      （３１）
ただし
Reff = (R93+R94) /α                                      （３２）
【００５９】
（３１）式から明らかなように、本構成による可変抵抗回路は、第１の入力端子２３および第２の入力端子２４間の信号電圧差2・ΔVinに対して等価抵抗値Reffを有する抵抗としての機能をもつ。また（３２）式より明らかなように、等価抵抗値Reffは減衰率αに反比例し、かつ、制御端子２５に入力される制御電圧に依って定められる可変抵抗値である。
【００６０】
なお、上記差動電圧−電流変換器９０は、電流源I３，I４を削除して、この電流源I３による電流値と電流源I４による電流値を合算した電流値の電流を流す電流源を抵抗Ｒ９３，Ｒ９４の接続点に配置するように構成しても上記と同様の動作をする。
【００６１】
実施の形態５.
図９は、この発明の実施の形態５にかかる可変抵抗回路２０−５のブロック構成を示している。この可変抵抗回路２０−５と図７に示した可変抵抗回路２０−４とを対比すると、両者は、差動電圧−電流変換器９０に対する第１の入力端子２３および第２の入力端子２４の接続個所が入れ替わっている点で異なっている。すなわち、図１０に示すように、この可変抵抗回路２０−５は、第１の入力端子２３がトランジスタＱ９２のベースに接続され、第２の入力端子２４がトランジスタＱ９１のベースに接続されている。
【００６２】
このような構成を有するこの可変抵抗回路２０−５は、電圧信号源１１から差動電圧−電流変換器９０に入力される信号の極性が前記可変抵抗回路２０−４における同信号の極性を反転したものとなる。この場合、電圧信号源１１の信号電圧ΔVinに基づいて第１の電圧−電流変換器５０および第２の電圧−電流変換器６０から出力される信号電流ΔIcs1、ΔIcs2の符号が反転することになるが、これは実施の形態３の説明から明らかである。
【００６３】
したがって、この可変抵抗回路２０−５は、等価抵抗値Reffが負性抵抗となることのみにおいて実施の形態４にかかる可変抵抗回路２０−４と異なることになる。つまり、この可変抵抗回路２０−５が、第１の入力端子２３および第２の入力端子２４間の信号電圧差2・ΔVinに対して等価抵抗値Reffを有する抵抗としての機能を持つこと、およびその等価抵抗値Reffが制御端子２５に入力される制御電圧に依って定められる可変抵抗値であることは明白である。
【００６４】
実施の形態６.
図１１は、この発明の実施の形態６にかかる可変抵抗回路２０−６のブロック構成を示している。この可変抵抗回路２０−６と図４に示した実施の形態２にかかる可変抵抗回路２０−２とを対比すると、前者は、電流減衰器７０のトランジスタＱ７２のコレクタを電流減衰器８０のトランジスタＱ８１のコレクタに接続し、該電流減衰器８０のトランジスタＱ８２のコレクタを上記電流減衰器７０のトランジスタＱ７１のコレクタに接続してあり、この点で後者と構成が相違する。
【００６５】
以下、この可変抵抗回路２０−６の動作について説明する。電圧信号源１１の信号電圧ΔVinに基づいて第１の電圧−電流変換器５０および第２の電圧−電流変換器６０から出力される信号電流ΔIcs1およびΔIcs2は、図４に示した可変抵抗回路２０−２と同様に次式によって与えられる。
ΔIcs1 = ΔVin/ (R51+R52)         （３３）
ΔIcs2 =−ΔVin/ (R51+R52)           （３４）
【００６６】
第１の電流減衰器７０および第２の電流減衰器８０は、上記可変抵抗回路２０−２の場合と同様に、制御端子２５に入力される制御電圧Vcと基準電圧Vrefとの差分に従って定まる減衰率α（0≦α≦1）で信号電流ΔIcs1、ΔIcs2をトランジスタＱ７１、Ｑ８１に分配して第１の入力端子２３と第２の入力端子２４に出力する。ただし、この可変抵抗回路２０−６では、上記したように、トランジスタＱ７２のコレクタがトランジスタＱ８１のコレクタに接続され、トランジスタＱ８２のコレクタがトランジスタＱ７１のコレクタに接続されているので、第１の入力端子２３と第２の入力端子２４に出力される信号電流ΔIin1，ΔIin2およびそれらの差ΔIinが次式によって与えられる。
ΔIin1 = α・ΔIcs1 + (1−α)・ΔIcs2 （３５）
ΔIin2 = (1−α)・ΔIcs1 + α・ΔIcs2 （３６）
ΔIin = ΔIin1 −ΔIin2
= 2・α・(ΔIcs1 −ΔIcs2)
= 4・α・ΔVin / (R51+R52) = 2・ΔVin / Reff （３７）
ただし
Reff = (R51+R52) /(2・α) （３８）
【００６７】
（１９）式と（３８）式との対比から明らかなように、この可変抵抗回路２０−６は、図４の可変抵抗回路２０−２に比べて等価抵抗値Reffが半減される。しかし、この可変抵抗回路２０−６が、第１の入力端子２３および第２の入力端子２４間の信号電圧差2・ΔVinに対して等価抵抗値Reffを有する抵抗としての機能を有すること、および該等価抵抗値Reffが制御端子２５に入力される制御電圧に依って定められる可変抵抗値であることは明白である。
【００６８】
なお、電流減衰器７０のトランジスタＱ７２のコレクタを電流減衰器８０のトランジスタＱ８１のコレクタに接続し、該電流減衰器８０のトランジスタＱ８２のコレクタを電流減衰器７０のトランジスタＱ７１のコレクタに接続するという構成は、図６に示した可変抵抗回路２０−３、図８に示した可変抵抗回路２０−４、および図１０に示した可変抵抗回路２０−５に対しても当然採用することができる。
【００６９】
（発明の効果）
以上説明したように、本実施の形態にかかる可変抵抗回路によれば、第１、第２の入力端子の内の一方の入力端子に入力される電圧信号が第１の電圧−電流変換器によって対応する電流に変換され、第１，第２の入力端子の内の他方の入力端子に入力される電圧信号が第２の電圧−電流変換器によって対応する電流に変換される。そして、第１の電流減衰器が制御端子に入力される制御信号に応じた減衰率で第１の電圧−電流変換器の出力電流を減衰させ、第２の電流減衰器が制御端子に入力される制御信号に応じた減衰率で第２の電圧−電流変換器の出力電流を減衰させる。従って、差動的な動作によって精度の抵抗値が得られる。
【００７０】
また、本実施の形態にかかる可変抵抗回路によれば、第１の電圧−電流変換器のカレントミラー電流源によって第１、第２の入力端子の内の一方の入力端子に入力される電圧信号が対応する電流に精度よく変換され、第２の電圧−電流変換器のカレントミラー電流源によって第１、第２の入力端子の内の他方の入力端子に入力される電圧信号が対応する電流に精度よく変換される。従って、この変換された各電流に基づいて高い精度の出力抵抗値が得られる。
【００７１】
また、本実施の形態にかかる可変抵抗回路によれば、ＮＰＮトランジスタの差動対からなる第１の電流減衰器が、制御端子に入力される制御信号に応じた減衰率で第１の電圧−電流変換器の出力電流を減衰させ、同じくＮＰＮトランジスタの差動対からなる第２の電流減衰器が、制御端子に入力される制御信号に応じた減衰率で第２の電圧−電流変換器の出力電流が減衰される。従って、上記各減衰された電流に基づいてきわめて高い精度の出力抵抗値が得られる。
【００７２】
また、本実施の形態にかかる可変抵抗回路によれば、第１の電流減衰器を構成するＮＰＮトランジスタ対の一方および他方にそれぞれ第１および第２の入力端子の信号電圧が加えられ、第２の電流減衰器を構成するＮＰＮトランジスタ対の一方および他方にそれぞれ第１および第２の入力端子の信号電圧が加えらるので、構成の簡単化を図ることができる。
【００７３】
また、本実施の形態にかかる可変抵抗回路発明によれば、第１、第２の入力端子の内の一方および他方に入力される電圧信号が差動動作する差動電圧−電流変換器によって第１および第２の電流に変換される。そして、差動的に動作する第１および第２の電流減衰器が制御端子に入力される制御信号に応じた減衰率で上記第１および第２の電流を減衰させる。従って、きわめて高い精度の出力抵抗値を安定に得ることができる。
【００７４】
また、本実施の形態にかかる可変抵抗回路によれば、上記差動電圧−電流変換器を構成する第１、第２のＮＰＮトランジスタが差動動作する。第１のＮＰＮトランジスタからは、第１、第２の入力端子の内の一方の入力端子に入力される電圧信号に対応した第１の電流が第１の電流減衰器に出力され、第２のＮＰＮトランジスタからは、第１、第２の入力端子の内の他方の入力端子に入力される電圧信号に対応した第２の電流が第１の電流減衰器に出力されるので、高い精度の出力抵抗値を安定に得ることができる。
【００７５】
また、本実施の形態にかかる可変抵抗回路によれば、上記第１の電流減衰器が制御端子に入力される制御信号に応じた減衰率で上記第１の電流を減衰させ、上記第２の電流減衰器が制御端子に入力される制御信号に応じた減衰率で上記第２の電流を減衰させるので、高精度の出力抵抗値を得ることができる。
【００７６】
また、本実施の形態にかかる可変抵抗回路によれば、第１の電流減衰器を構成するＮＰＮトランジスタ対の一方および他方にそれぞれ第１および第２の入力端子の信号電圧が加えられ、第２の電流減衰器を構成するＮＰＮトランジスタ対の一方および他方にそれぞれ第１および第２の入力端子の信号電圧が加えらるので、構成の簡単化を図ることができる。
【図面の簡単な説明】
【００７７】
【図１】この発明の第１の実施形態にかかる可変抵抗回路のブロック図である。
【図２】第１の実施形態にかかる可変抵抗回路の回路図である。
【図３】この発明の第２の実施形態にかかる可変抵抗回路のブロック図である。
【図４】第２の実施形態にかかる可変抵抗回路の回路図である。
【図５】この発明の第３の実施形態にかかる可変抵抗回路のブロック図である。
【図６】第３の実施形態にかかる可変抵抗回路の回路図である。
【図７】この発明の第４の実施形態にかかる可変抵抗回路のブロック図である。
【図８】第４の実施形態にかかる可変抵抗回路の回路図である。
【図９】この発明の第５の実施形態にかかる可変抵抗回路のブロック図である。
【図１０】第５の実施形態にかかる可変抵抗回路の回路図である。
【図１１】この発明の第６の実施形態にかかる可変抵抗回路のブロック図である。
【図１２】従来の可変抵抗器の構成を示す斜視図である。
【図１３】従来の可変抵抗器の回路図である。
【符号の説明】
【００７８】
１１  電圧信号源
１２  低位電源
１５  高位電源
２０−１，２０−２，２０−３，２０−４，２０−５，２０−６  可変抵抗回路
２１  入力端子
２２  低位電源端子
２３，２４  入力端子
２５  制御端子
３０  電圧−電流変換器
４０  電流減衰器
５０，６０  電圧−電流変換器
７０，８０  電流減衰器
９０  差動電圧−電流変換器
【図１】
2008072768.tif 000003
【図２】
2008072768.tif 000004
【図３】
2008072768.tif 000005
【図４】
2008072768.tif 000006
【図５】
2008072768.tif 000007
【図６】
2008072768.tif 000008
【図７】
2008072768.tif 000009
【図８】
2008072768.tif 000010
【図９】
2008072768.tif 000011
【図１０】
2008072768.tif 000012
【図１１】
2008072768.tif 000013
【図１２】
2008072768.tif 000014
【図１３】
2008072768.tif 000015