(57)【要約】【課題】  微少な電極とコンタクト層との間のコンタクト抵抗を低くできる化合物半導体素子およびそのような半導体素子を工程数を増やすことなく製造する方法を提供する。【解決手段】  ＧａＡｓ基板１上に、所定の半導体層２，３，４，５を形成した後、ＩｎＧａＡｓから構成されるオーミックコンタクト層６を、その表面が凹凸となるように、ＭＯＣＶＤ法またはＭＢＥ法によって形成する。そして、オーミックコンタクト層６の凹凸表面上に、横幅が１０μｍ以下である金属電極９を形成する。オーミックコンタクト層６と金属電極９の界面における凹凸状の構造は、高低差が０．１μｍから０．５μｍの範囲内にあり、かつ、隣り合う山と山との間隔が０．１μｍから０．５μｍの範囲内にある。【選択図】図１
2008071945.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓ基板と、前記ＧａＡｓ基板上に形成され、ＩｎＧａＡｓから構成されるオーミックコンタクト層と、前記オーミックコンタクト層上に該オーミックコンタクト層に接触して形成された金属電極とを備え、前記オーミックコンタクト層と前記金属電極との界面が凹凸状の構造を有する化合物半導体素子において、
前記金属電極の有効部分の最小寸法が１０μｍ以下であり、
前記凹凸状の構造は、高低差が０．１μｍから０．５μｍの範囲内にあり、かつ、隣り合う山と山との間隔が０．１μｍから０．５μｍの範囲内にあることを特徴とする化合物半導体素子。
【請求項２】
前記オーミックコンタクト層は、Iｎ組成が前記ＧａＡｓ基板側から０からｙに傾斜しているＩｎ０→ｙＧａ１→１−ｙＡｓ層とＩｎｙＧａ１−ｙＡｓ層から構成されることを特徴とする請求項１に記載の化合物半導体素子。
【請求項３】
前記Ｉｎ組成ｙが０．４以上１以下であり、前記Ｉｎ０→ｙＧａ１→１−ｙＡｓ層の層厚が１０ｎｍ以上２００ｎｍ以下であり、前記Ｉｎ０→ｙＧａ１→１−ｙＡｓ層の層厚と前記ＩｎｙＧａ１−ｙＡｓ層の層厚との合計が５０ｎｍ以上１０００ｎｍ以下であることを特徴とする請求項２に記載の化合物半導体素子。
【請求項４】
前記金属電極は複数の層を有し、最下層が、Ｔｉ、Ｔａ、Ｍｏ、Ｗのうちの単体またはＴｉ、Ｔａ、Ｍｏ、Ｗのうちの少なくとも１つの窒化物もしくはＳｉ化合物から構成されていることを特徴とする請求項１に記載の化合物半導体素子。
【請求項５】
前記金属電極の最下層の層厚が、１０ｎｍ以上２００ｎｍ以下であることを特徴とする請求項４に記載の化合物半導体素子。
【請求項６】
ＧａＡｓ基板上にＩｎＧａＡｓから構成されるオーミックコンタクト層を形成する第１の工程と、
前記オーミックコンタクト層上に該オーミックコンタクト層に接触して金属電極を形成する第２の工程とを備え、
前記第１の工程では、前記オーミックコンタクト層の表面が凹凸となるように、前記オーミックコンタクト層をＭＯＣＶＤ法またはＭＢＥ法によって成長させ、
前記第２の工程では、前記オーミックコンタクト層の凹凸表面上に、有効部分の最小寸法が１０μｍ以下である金属電極を形成することを特徴とする化合物半導体素子の製造方法。
【請求項７】
前記オーミックコンタクト層のＭＯＣＶＤ法による成長条件は、成長温度が５３０℃以上５９０℃以下であり、Ｖ／ＩＩＩ比が５以上２０以下であることを特徴とする請求項６に記載の化合物半導体素子の製造方法。
【請求項８】
前記オーミックコンタクト層のＭＢＥ法による成長条件は、成長温度が５００℃以上６００℃以下であり、Ｖ／ＩＩＩ比が２以上５以下であることを特徴とする請求項６に記載の化合物半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体素子およびその製造方法に関し、特に化合物半導体素子のコンタクト層と金属電極との界面構造に関する。
【背景技術】
【０００２】
近年、携帯電話機などのモバイル機器は著しく発達し、年々小型化している。その背景には半導体素子の微細化技術の進歩がある。半導体素子が微細化されるに従い、半導体素子の電極とオーミックコンタクト層（以下、単に、「コンタクト層」とも言う。）との間のコンタクト領域が小さくなりつつある。しかし、コンタクト領域を小さくすると、コンタクト抵抗が上昇し、半導体素子の特性にとって良くない。
【０００３】
特開平９−６９６２２号公報（特許文献１）では、特に、拡散抵抗、ポリシリコン抵抗、ＭＩＳ（Metal-Insulator-Semiconductor ）容量と電極との接続部のコンタクト抵抗の増大に対する対策として、第１導電層（半導体基板内のｎ型またはｐ型拡散層、抵抗パターン、配線等）とこれに接続する第２導電層（電極）とを有する半導体装置において、第１導電層と第２導電層との接続部にフォトリソグラフィー技術を用いて突起状パターン（凹凸）を形成して、接続部の第１導電層と第２導電層との接触面積を増大させることが教示されている。
【０００４】
また、特開平６−１１２５３１号公報（特許文献２）は、InGaAsPオーミックコンタクト層に縞状あるいは格子状の溝や、不定形の段差、または孔等各種の凹凸をエッチングによって形成することによって、金属電極とオーミックコンタクト層との接触面積を増加し、オーミック抵抗を下げることを教示している。
【特許文献１】特開平９−６９６２２号公報
【特許文献２】特開平６−１１２５３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、コンタクト層が微小化すると、その上に形成される電極もその分微小化する。特に、ＨＢＴ（ヘテロバイポーラトランジスタ）では、例えば１．２μｍ×５．８μｍというような微細なエミッタ電極を有している。また、半導体レーザでは、数ミクロンの幅のストライプ状の電極を有している。したがって、上述したような表面凹凸によってコンタクト層の表面積を増大する方法では、コンタクト層の面積の範囲内、より詳しくは上述したような微小な電極に対応する領域内に、さらに微小な凹凸を形成する技術が必要とされる。しかしながら、上述したようなフォトリソグラフィー技術を用いて凹凸を形成する方法では、形成するパターンの大きさがフォトリソグラフィー技術に依存することになる。すなわち、露光装置の解像度により、形成可能な凹凸パターンのサイズは制約を受ける。このため、コンタクト層が微小化すると、コンタクト層の上に、抵抗を低減するために表面積を増大させることに適した凹凸を形成することは困難である。また、コンタクト層の表面に凹凸を形成するためにフォトリソグラフィー技術を用いる限り、レジストの塗布工程や露光工程、現像工程が必要であり、それだけ工程が増えると共にコストも嵩むことになる。
【０００６】
本発明は上述の点に鑑みてなされたものであり、電極とコンタクト層とが微少な面積を有していても、両者の間のコンタクト抵抗が低く、したがって、動作電圧が低い化合物半導体素子を提供するとともに、そのような化合物半導体素子を工程数を増やすことなく実現する化合物半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の化合物半導体素子は、
ＧａＡｓ基板と、前記ＧａＡｓ基板上に形成され、ＩｎＧａＡｓから構成されるオーミックコンタクト層と、前記オーミックコンタクト層上に該オーミックコンタクト層に接触して形成された金属電極とを備え、前記オーミックコンタクト層と前記金属電極との界面が凹凸状の構造を有する化合物半導体素子において、
前記金属電極の有効部分の最小寸法が１０μｍ以下であり、
前記凹凸状の構造は、高低差が０．１μｍから０．５μｍの範囲内にあり、かつ、隣り合う山と山との間隔が０．１μｍから０．５μｍの範囲内にあることを特徴としている。
【０００８】
本明細書において、「金属電極の有効部分」とは、金属電極のうち、オーミックコンタクト層と接触する部分のことを言う。また、金属電極の有効部分の「最小寸法」とは、その有効部分の外接四角形（つまり、有効部分を完全に包囲する最小の矩形。金属電極全体が有効部分である場合には、当然、金属電極全体を包囲する最小の矩形である。）の短辺の長さを言う。したがって、金属電極の有効部分自体が矩形である場合には、「最小寸法」はその矩形の短辺の長さであり、金属電極の有効部分が円形である場合には、「最小寸法」はその円の直径であり、また、金属電極の有効部分が楕円である場合には、「最小寸法」はその楕円の短径である。
【０００９】
この化合物半導体素子は、オーミックコンタクト層と金属電極との凹凸状の界面構造が、高低差が０．１μｍから０．５μｍの範囲内にあり、かつ、隣り合う山と山との間隔が０．１μｍから０．５μｍの範囲内にあることから、オーミックコンタクト層と金属電極との接触面積は、凹凸状の界面構造を持たない場合に比べて、大きくなる。つまり、金属電極の実効面積は設計上の寸法より大きくなる。したがって、この化合物半導体素子は、金属電極の有効部分の最小寸法が１０μｍ以下であるにも拘わらず、オーミックコンタクト層と金属電極との間のコンタクト抵抗、したがって、素子抵抗が十分小さいものとなり、その結果、動作電圧が低くなる。
【００１０】
なお、前記オーミックコンタクト層は、前記基板に接して設けられていてもよく、また、前記オーミックコンタクト層と前記基板との間に別の半導体層が設けられていてもよい。
【００１１】
本発明の化合物半導体素子の具体例としては、例えば、HEMT（High Electron Mobility Transistor：高電子移動度トランジスタ）、HBT（Heterojunction Bipolar Transistor：ヘテロ接合バイポーラトランジスタ）、FET（Field Effect Transistor：電界効果トランジスタ）、各種の半導体レーザが挙げられる。
【００１２】
前記オーミックコンタクト層は、Iｎ組成が前記ＧａＡｓ基板側から０からｙに傾斜しているＩｎ０→ｙＧａ１→１−ｙＡｓ層とＩｎｙＧａ１−ｙＡｓ層から構成されていてもよい。
【００１３】
組成勾配を有するＩｎ０→ｙＧａ１→１−ｙＡｓ層を、下地の半導体層と組成一定のＩｎｙＧａ１−ｙＡｓ層との間に形成することによって、適度な格子緩和をし、微小な電極の面積に適した凹凸を形成させることができる。つまり、組成傾斜層を挿入することによって、Ｉｎ組成一定である単一層だけを形成する場合の層厚よりも大きな層厚で結晶成長することが可能になり、コンタクト層に適した層厚を選択できる利点がある。なお、ここでいう適度な格子緩和とは、急激に歪が半導体層にかかるのではなく、緩やかに歪がかかり、その結果、結晶表面に微小な凹凸が発生している状態を意味する。
【００１４】
また、Ｉｎ０→ｙＧａ１→１−ｙＡｓ層があることにより、ＧａＡｓ層とＩｎＧａＡｓ層とのヘテロ接合において、キャリアに対するポテンシャル障壁が緩やかに変化するので、Ｉｎ０→ｙＧａ１→１−ｙＡｓ層がない場合に比べて、ヘテロ接合での抵抗を小さくできる。
【００１５】
なお、Iｎ組成の０からｙへの傾斜は、階段状であってもよいし、線状つまり連続的であってもよい。
【００１６】
また、一実施形態では、前記Ｉｎ組成ｙが０．４以上１．０以下であり、前記Ｉｎ０→ｙＧａ１→１−ｙＡｓ層の層厚が１０ｎｍ以上２００ｎｍ以下であり、前記Ｉｎ０→ｙＧａ１→１−ｙＡｓ層の層厚と前記ＩｎｙＧａ１−ｙＡｓ層の層厚との合計が５０ｎｍ以上１０００ｎｍ以下である。
【００１７】
前記構成により、以下の３点が実現する。
【００１８】
（１）まず、前記Ｉｎ組成ｙが０．４以上１．０以下であることにより、結晶表面にサブミクロンサイズの凹凸が確実に実現できる。Ｉｎ組成を大きくすると、ＩｎｙＧａ１−ｙＡｓのバンドギャップエネルギーを小さくすることができ、キャリアの感じる障壁を低くすることができ、素子の抵抗を下げることができる。これに対して、Ｉｎ組成ｙが０．４より小さい場合、ＩｎｙＧａ１−ｙＡｓのバンドギャップエネルギーを小さくする効果が少なく、適切な凹凸も形成されにくいため、素子の低抵抗化に関して大きな改善は期待できない。
【００１９】
（２）また、前記Ｉｎ０→ｙＧａ１→１−ｙＡｓ層の層厚の範囲が１０ｎｍ以上２００ｎｍ以下であることにより、前記Ｉｎ０→ｙＧａ１→１−ｙＡｓ層の結晶表面に、表面積を十分に増大できる適切な凹凸状の構造が得られる。これに対して、前記Ｉｎ０→ｙＧａ１→１−ｙＡｓ層の層厚が１０ｎｍより小さいと、前記Ｉｎ０→ｙＧａ１→１−ｙＡｓ層の結晶表面に十分な凹凸状の構造が出現せず、適切な凹凸状の構造が得られない。一方、前記Ｉｎ０→ｙＧａ１→１−ｙＡｓ層の層厚が２００ｎｍより大きいと、歪が完全に緩和されて、前記Ｉｎ０→ｙＧａ１→１−ｙＡｓ層の表面に凹凸状の構造が発生せず、表面積の増大を期待できない。
【００２０】
（３）さらに、前記Ｉｎ０→ｙＧａ１→１−ｙＡｓ層の層厚と前記ＩｎｙＧａ１−ｙＡｓ層の層厚との合計の範囲が５０ｎｍ以上１０００ｎｍ以下であることにより、これらの層はコンタクト層としての機能を十分に発揮することができ、かつ、結晶表面におけるサブミクロンサイズの凹凸の実現を確実にできる。これに対して、もし、前記Ｉｎ０→ｙＧａ１→１−ｙＡｓ層の層厚と前記ＩｎｙＧａ１−ｙＡｓ層の層厚との合計が５０ｎｍより小さいと、コンタクト層としての機能を発揮するには適当ではない。つまり、コンタクト層の材料としてＧａＡｓのバンドギャップエネルギー（Ｅｇ＝１．４２ｅＶ）より小さいバンドギャップエネルギーを有するＩｎＧａＡｓ（Ｅｇ＝０．８ｅＶ）を採用することによって、キャリアに対してエネルギー障壁を低くし、素子の抵抗を下げるようにしているが、このような効果が十分に発揮できない。一方、前記Ｉｎ０→ｙＧａ１→１−ｙＡｓ層の層厚と前記ＩｎｙＧａ１−ｙＡｓ層の層厚との合計が１０００ｎｍより大きいと、凹凸状の構造がミクロンサイズのレベルに成長する。このため、最小寸法が１０μｍ以下の電極が形成される結晶表面にサブミクロンサイズの凹凸を実現するのが困難になる。
【００２１】
前記金属電極は複数の層を有していてもよい。この場合、前記金属電極の最下層は、Ｔｉ（チタン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｗ（タングステン）のうちの単体、もしくはＴｉ、Ｔａ、Ｍｏ、Ｗの少なくとも１つの窒化物あるいはＳｉ化合物から構成される。前記金属電極の最下層は、上述の単一金属でもよく、２種類以上の複合系金属でもよい。これらの金属は融点が高いので、単一金属のみならず、その窒化物およびＳｉ化合物も融点が高く、熱的に安定した材料である。したがって、何らかの高温プロセスを経た場合でも、前記金属電極の最下層の上に形成された金属（例えば、ＡｕやＰｔ）の拡散を防ぐことができ、コンタクト層と金属電極との界面の形状に応じた、前記金属電極の最下層の上に形成された金属の分布を保持することができる。
【００２２】
一実施形態では、Ｔｉ、Ｔａ、Ｍｏ、Ｗのうちの単体、もしくはＴｉ、Ｔａ、Ｍｏ、Ｗの少なくとも１つの窒化物あるいはＳｉ化合物から構成される前記金属電極の最下層の層厚が、１０ｎｍ以上２００ｎｍ以下である。
【００２３】
この実施形態では、前記金属電極の最下層の層厚を１０ｎｍ以上にしたから、単一金属あるいは金属化合物の膜の連続性が保持される。また、２００ｎｍ以下にしたから、ＩｎＧａＡｓ層の電気的特性および結晶性を劣化させることがない。つまり、最下層の単一金属あるいは金属化合物の膜厚が１０ｎｍより小さいと、最下層の単一金属あるいは金属化合物の膜が連続した膜にならず、特性の再現性が乏しくなり、また前記最下層の上に形成された金属（例えば、ＡｕやＰｔ）の拡散を招く。一方、膜厚が２００ｎｍを越えると、層厚の増加による抵抗値の増大が無視できなくなる。さらに、最下層の単一金属あるいは金属化合物の膜の応力が現れ、この応力によってＩｎＧａＡｓ層の電気的特性、結晶性が劣化する。したがって、最下層の単一金属あるいは金属化合物の膜厚は、１０ｎｍ以上２００ｎｍ以下であることが適当である。
【００２４】
また、本発明の化合物半導体素子の製造方法は、
ＧａＡｓ基板上にＩｎＧａＡｓから構成されるオーミックコンタクト層を形成する第１の工程と、
前記オーミックコンタクト層上に該オーミックコンタクト層に接触して金属電極を形成する第２の工程とを備え、
前記第１の工程では、前記オーミックコンタクト層の表面が凹凸となるように、前記オーミックコンタクト層をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長）法またはＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシャル成長）法によって成長させ、
前記第２の工程では、前記オーミックコンタクト層の凹凸表面上に、有効部分の最小寸法が１０μｍ以下である金属電極を形成することを特徴としている。
【００２５】
本発明による化合物半導体素子の製造方法によれば、ＭＯＣＶＤ法またはＭＢＥ法を使用することにより、工程数を増やすことなく、微小な領域に適した凹凸状の構造を形成でき、コンタクト層と電極との界面における面積を増大させ、コンタクト層と電極との間の低抵抗が実現できるので低い動作電圧の化合物半導体素子を得ることができる。つまり、ＭＯＣＶＤ法およびＭＢＥ法は、単分子オーダーのエピタキシャル成長が可能であるので、ＭＯＣＶＤ法またはＭＢＥ法を用いることによって結晶表面にサブミクロンサイズの凹凸が実現できる。このことは、ミクロンサイズの電極に対して微小化したコンタクト層の面積の範囲内に十分凹凸を形成できることを意味する。そのため、最小寸法が１０μm以下の電極に対して、その表面積を十分大きくすることができる。
【００２６】
一実施形態では、前記オーミックコンタクト層のＭＯＣＶＤ法による成長条件は、成長温度が５３０℃以上５９０℃以下であり、Ｖ／ＩＩＩ比が５以上２０以下である。ここで「Ｖ／ＩＩＩ比」とは、Ｖ族元素の供給量とＩＩＩ族元素の供給量との比率つまりＶ族原料とＩＩＩ族原料の比率のことである。
【００２７】
成長温度が５３０℃より低いと、ＩＩＩ族原料であるＴＭＧ（トリメチルガリウム）の分解が成長温度により律促されるために、成長機構が不安定な状態となり、成長温度が５９０℃より高いと、表面に凹凸を形成できなくなり、平坦な成長表面になってしまう。また、Ｖ／ＩＩＩ比が５より小さいと反応律促の成長機構になるため不安定な状態になり、Ｖ／ＩＩＩ比が２０より大きいとＧａ欠陥の発生が多くなり、表面が荒れすぎる。本条件によって、凹凸のサイズ（ピッチや高さ）が０．１μｍから０．５μｍ程度とできるので、前記オーミックコンタクト層と微小な領域に形成される電極との界面の接触面積を十分に大きくできる。
【００２８】
一方、ＭＢＥ法を用いるときの最適な成長条件は、成長温度が５００℃以上６００℃以下であり、Ｖ／ＩＩＩ比が２以上５以下である。この成長条件を用いることにより、所望の凹凸表面を有するオーミックコンタクト層を得ることができる。
【発明の効果】
【００２９】
上述の本発明による化合物半導体素子は、オーミックコンタクト層と金属電極との凹凸状の界面構造が、高低差が０．１μｍから０．５μｍの範囲内にあり、かつ、隣り合う山と山との間隔が０．１μｍから０．５μｍの範囲内にあることから、金属電極の実効面積を設計上の寸法の約２倍以上とできる。したがって、金属電極の有効部分の最小寸法が１０μｍ以下であるにも拘わらず、オーミックコンタクト層と金属電極との間のコンタクト抵抗、したがって、素子抵抗を十分小さくでき、動作電圧を低くできる。
【００３０】
また、上述の本発明による化合物半導体素子の製造方法は、ＭＯＣＶＤ法を利用することによって、工程数を増やすことなく、微小な領域に適した凹凸状の構造を形成できるようになる。そのため、コンタクト層と電極との界面における面積を増大させることができ、コンタクト層と電極との間の低抵抗が実現できる。したがって、低い動作電圧の化合物半導体素子を製造することができる。
【発明を実施するための最良の形態】
【００３１】
〔第一実施形態〕
本発明の一実施形態に係るＨＢＴを図１の断面模式図を用いて説明する。図１において、１は半絶縁性のＧａＡｓ基板、２はｎ＋−ＧａＡｓ層からなるサブコレクタ層、３はｎ−ＧａＡｓ層からなるコレクタ層、４はｐ＋−ＧａＡｓ層からなるベース層、５はｎ−ＡｌＧａＡｓ層からなるエミッタ層、６はｎ＋−ＩｎＧａＡｓ層からなるオーミックコンタクト層（以下、「コンタクト層」）を示す。前記コンタクト層６は、ＧａＡｓ基板１側から、n＋−Ｉｎ０→０．５Ｇａ１→０．５Ａｓ層（層厚：５０ｎｍ、キャリア濃度：２×１０１９ｃｍ−３）からなる組成傾斜層６ａと、n＋−Ｉｎ０．５Ｇａ０．５Ａｓ層（層厚：５０ｎｍ、キャリア濃度：２×１０１９ｃｍ−３）からなる組成一定層６ｂとから構成されている。前記組成傾斜層６ｂは、少しずつ組成を変化させた複数の層からなり、その層内ではそれぞれ一定の組成になっている。これらの層の数を多くすればするほど、組成傾斜層６ａにおけるＩｎ組成は連続的つまり線状に変化することになる。
【００３２】
また、前記サブコレクタ層２およびベース層４は、電極形成箇所がマスクエッチングにより露出させられている。そして、サブコレクタ層２およびベース層４の露出させられた部分およびコンタクト層６上にそれぞれ、対応する金属電極がオーミック接触（コンタクト）により形成されている。つまり、サブコレクタ層２上にコレクタ電極７（ＧａＡｓ基板側からＡｕＧｅ／Ｎｉ／Ａｕ、全体厚さ：約２００ｎｍ）が、ベース層４上にはベース電極８（ＧａＡｓ基板側からPｔ／Ｔｉ／Ｐｔ／Ａｕ、全体厚さ：約２００ｎｍ）が、そしてコンタクト層６上にはエミッタ電極９（ＧａＡｓ基板側からＷＮ／Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ、ＷＮの厚さ：６０ｎｍ、全体厚さ：約３００ｎｍ）がそれぞれ形成されている。エミッタ電極９は全体が、コンタクト層６と接触する有効部分であり、そのサイズは２．０μｍ×１２．０μｍである。
【００３３】
上記ＨＢＴの層構造は上記の順序でＭＯＣＶＤ法を用いて半導体薄膜結晶層として形成される。ここでは、Ｖ族原料としてＡｓＨ3（アルシン）、ＩＩＩ族原料としてＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩ（トリメチルインジウム）を用いた。また、前記コンタクト層６を除く半導体層の成長条件は、成長温度Ｔｇが７２０℃、成長圧力が７６Ｔｏｒｒ、Ｖ／ＩＩＩ比が１２０である。一方、前記コンタクト層６の成長条件は成長温度Ｔｇが５４０℃、Ｖ／ＩＩＩ比が２０である。
【００３４】
但し、コンタクト層６の成長温度Ｔｇは、５３０℃−５９０℃の範囲内にありさえすれば、５４０℃に限られない。また、前記コンタクト層６のＶ／ＩＩＩ比も５−２０の範囲内にありさえすれば、２０に限られない。
【００３５】
この実施形態では、エミッタ電極（金属電極）９と接するコンタクト層６の界面は平坦ではなく、サブミクロンサイズつまり１ミクロン以下の凹凸を有している。このような凹凸は、ナノメーター（ｎｍ）オーダーの制御が可能なＭＯＣＶＤ法を用いることによって結晶表面に実現できる。つまり、フォトリソグラフィー技術を用いる場合のレジストの塗布工程や露光工程、現像工程などを追加することなく、成長条件を制御することによってサブミクロンサイズの凹凸を実現できる。
【００３６】
また、この実施形態では、コンタクト層６の成長条件として、成長温度を５４０℃、Ｖ／ＩＩＩ比を２０とした。本条件によって、他の工程を追加することなく、凹凸のサイズ（図２に示す凹凸の断面に記載のピッチＤと高さＨ）が０．１μｍ程度の構造を形成することができた。また、ＡｓＨ3（アルシン）とＴＭＧ（トリメチルガリウム）は６００℃以下の低温では分解し過ぎることがなく、そのため、この実施形態の成長条件下では結晶表面が凹凸状の構造になりやすい。したがって、Ｖ族原料としてＡｓＨ3（アルシン）、ＩＩＩ族原料としてＴＭＧ（トリメチルガリウム）が本発明に適している。
【００３７】
また、本実施形態では、コンタクト層６が前記ＧａＡｓ基板側からＩｎ０→０．５Ｇａ１→０．５Ａｓ層からなる組成傾斜層６ａとＩｎ０．５Ｇａ０．５Ａｓ層からなる組成一定層６ｂとから構成されているため、緩やかに歪がかかり、その結果、結晶表面にサブミクロンサイズの凹凸が発生する。また、組成傾斜層６ａを形成せずに、組成一定層６ｂだけを成長する場合の層厚よりも大きな層厚を結晶成長することが可能になり、コンタクト層６の表面にサブミクロンサイズの凹凸が発生する。
【００３８】
また、本実施形態のコンタクト層６を構成するＩｎ０→ｙＧａ１→ｙＡｓ層（組成傾斜層）６ａおよびＩｎｙＧａｙＡｓ層（組成一定層）６ｂのＩｎ組成ｙは０．５であって、０．４以上１．０以下の範囲内にあるので、結晶表面にサブミクロンサイズの凹凸が実現できる。しかし、前記Ｉｎ組成ｙが０．７より大きくなると、格子定数が大きくなり、下地であるＧａＡｓとの格子不整合の度合いも大きくなり、サブミクロンサイズの凹凸が形成しにくいことがある。したがって、前記Ｉｎ組成ｙは、０．４以上１．０以下の範囲内の中でも、特に０．４以上０．７以下が望ましい。
【００３９】
また、コンタクト層６における組成傾斜層６ａの層厚は５０ｎｍと、１０ｎｍ以上２００ｎｍ以下であるであるため、結晶表面に表面積を十分に増大できるサブミクロンサイズの凹凸が発生する。また、コンタクト層６を構成する組成傾斜層６ａと組成一定層６ｂの合計の層厚は１００ｎｍであり、５０ｎｍ以上１０００ｎｍ以下の範囲内にある。このようにコンタクト層６が十分な層厚を有するため、キャリアに対してエネルギー障壁を十分維持でき、その結果素子の抵抗を下げる効果がある。しかもコンタクト層６の層厚は過度に大きくないため、結晶表面でのサブミクロンサイズの凹凸形成が妨げられることがない。
【００４０】
また、本実施形態では、コンタクト層６上に設けられたエミッタ電極９は、前記ＧａＡｓ基板側からＷＮ／Ｐｔ／Ｔｉ／Ｐｔ／Ａｕからなり、ＷＮの厚さが６０ｎｍ、全体厚さが約３００ｎｍである金属電極である。つまり、エミッタ電極９の最下層は、Ｗ（タングステン）の窒化物から構成されている。Ｗは融点が高いので、その窒化物も融点が高く、熱的に安定した材料である。したがって、何らかの高温プロセスを経た場合でも、前記金属電極の最下層の上側からのＡｕやＰｔの拡散を防ぐことができる。また、特にコンタクト層６については、凹凸状の構造を有する半導体表面の形状に沿ってエミッタ電極９が積層されている。このため、コンタクト層６とエミッタ電極９との界面の面積が増大し、抵抗の低下に寄与する。もし、コンタクト層６の表面の形状に沿ってエミッタ電極９が積層されていない場合、例えば最初に積層される電極材料がＰｔの場合には、コンタクト層６の表面の形状に関係なく、Ｐｔはコンタクト層６内に浸透するため、コンタクト層６の表面積が増加することによる抵抗の低減は期待できない。
【００４１】
また、本実施形態では、前記エミッタ電極９の最下層の金属窒化物（ＷＮ）の層厚を６０ｎｍと、１０ｎｍ以上にしているため、金属窒化物の膜の連続性が良好に保持された。また、前記金属窒化物の層厚は２００ｎｍ以下であるから、層厚の増加による抵抗値の増大の効果は少なく、かつ最下層の膜の応力によってＩｎＧａＡｓ層の電気的特性および結晶性を劣化させることがない。
【００４２】
本実施形態のＨＢＴでは、ＭＯＣＶＤ法により成長条件を制御することにより、金属電極と接するＩｎＧａＡｓコンタクト層６の表面に、微小な領域に適したサブミクロンサイズの凹凸形状を発生させている。したがって、電極と接するコンタクト層６との界面が凹凸状の構造になっているため、従来のＨＢＴにおける平坦な半導体の表面と比較して前記コンタクト層６の表面積は増大し、抵抗が下がる。
【００４３】
以上より、従来のエミッタ電極はコンタクト層とエミッタ電極との界面に表面積を増大させるに十分な凹凸構造をもたず、その抵抗は約４．１［Ω］、コンタクト抵抗は約１×１０−６［Ωｃｍ２］であったが、本実施形態の構造では、エミッタ電極９の抵抗は約２．１［Ω］と低くなった（コンタクト抵抗は約５×１０−７［Ωｃｍ２］）。なお、エミッタ電極９は２．０μｍ×１２．０μｍの電極サイズを有しており、設計上の電極面積は２４［μｍ２］である。ただし、本実施形態では、サブミクロンサイズの凹凸形状を発生させているためエミッタ電極９の電極面積は実効的に設計上の面積の約２倍になっている。つまりエミッタ電極９の実効的な電極面積は４８［μｍ２］位となる。
【００４４】
本実施形態では、エミッタ電極９の電極サイズは最小寸法が２．０μｍであるが、コンタクト層６の幅寸法に応じてそれよりも大きくすることも小さくすることもできる。
【００４５】
また、本実施形態では、エミッタ電極９の最下層はＷＮであったが、Ｗ単体でもＷＳｉであってもよく、あるいは、Ｔｉ、Ｔａ、Ｍｏのうちの単体、もしくはＴｉ、Ｔａ、Ｍｏの少なくとも１つの窒化物あるいはＳｉ化合物であってもよい。
【００４６】
〔第二実施形態〕
次に、本発明の第二実施形態に係るリッジ埋め込み型半導体レーザ（以下、単に「半導体レーザ」）を説明する。図３Ａ−３Ｄは本実施形態の半導体レーザの製造工程を示す断面図であり、これらの図を用いて、この半導体レーザ製造方法を説明しつつ、その構成を説明する。なお、半導体レーザの製造はウェハ単位で行われるが、便宜上、図３Ａ−３Ｄには１チップ分のみを示している。
【００４７】
まず、図３Ａに示すように、ｎ−ＧａＡｓ基板２０１（Ｓｉキャリア濃度：２×１０１８ｃｍ−３）上に、ｎ−Ａｌ０．５Ｇａ０．５Ａｓのバッファ層２０２（厚さ：０．５μｍ、Ｓｉキャリア濃度：１．５×１０１８ｃｍ−３）を成長し、さらにその上にｎ−Ａｌ０．４Ｇａ０．６Ａｓの第１クラッド層２０３（厚さ：０．９μｍ、Ｓｉキャリア濃度：８×１０１７ｃｍ−３）、Ａｌ０．１Ｇａ０．９Ａｓ（厚さ：０．２μｍ）の活性層２０４、ｐ−Ａｌ０．４Ｇａ０．６Ａｓの第２クラッド層２０５（厚さ：０．６μｍ、Ｚｎキャリア濃度：２×１０１８ｃｍ−３）、ｐ−ＧａＡｓ層２０６（厚さ：０．３μｍ、Ｚｎキャリア濃度：５×１０１８ｃｍ−３）、そしてＩｎＧａＡｓのコンタクト層２０７を順番に積層する。前記コンタクト層２０７は、ＧａＡｓ基板１側から、Ｉｎ０→０．４５Ｇａ１→０．５５Ａｓの組成傾斜層２０７ａ（厚さ：３０ｎｍ）とＩｎ０．４５Ｇａ０．５５Ａｓの組成一定層２０７ｂ（厚さ：７０ｎｍ）とからなる。そして、この積層体上の必要な部分にＳｉＯ2マスク（以下、「マスク」）２０８を形成する。
【００４８】
なお、上記各半導体層の結晶成長はＭＯＣＶＤ法を用いて行い、ＩｎＧａＡｓ半導体層を除く半導体層の成長条件は、成長温度が７５０℃、成長圧力は７６Ｔｏｒｒ、Ｖ／ＩＩＩ比＝１２０とした。一方、ＩｎＧａＡｓ半導体層つまりコンタクト層２０７の成長条件は、成長温度Ｔｇ＝５３０℃、Ｖ／ＩＩＩ比＝５とした。また、ＩＩＩ族原料としてＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、Ｖ族原料としてＡｓＨ3（アルシン）、ｎ−ドーパント原料、ｐ−ドーパント原料としてＳｉＨ4（シラン）、ＤＥＺｎ（ジエチルジンク）を用いた。
【００４９】
次に、図３Ｂに示すように、硫酸と過酸化水素水の混合水溶液であるエッチング液を用いて、第２クラッド層２０５の厚さｈの部分を０．３μｍだけ残すようにエッチングを行い、残った第２クラッド層２０５の一部とｐ−ＧａＡｓ層２０６とコンタクト層２０７を含むメサ部２０９を形成する。
【００５０】
続いて、図３Ｃに示すように、ＭＯＣＶＤ法を用いて半導体結晶の再成長を行い、メサ部２０９の両側面に接するようにマスク２０８（厚さ０．３μｍ）により選択成長させたｎ−ＧａＡｓからなる電流阻止層２１０（厚さ：０．３μｍ、キャリア濃度：１．５×１０１８ｃｍ−３）を埋め込む。
【００５１】
最後に、図３Ｄに示すように、マスク２０８を除去し、この半導体積層体の上に厚さ１００ｎｍ程度のチタン（Ｔｉ）、厚さ５０ｎｍ程度の白金（Ｐｔ）および厚さ４００ｎｍ程度の金（Ａｕ）を順次、蒸着により被着し、これをリフトオフにより、Ｔｉ／Ｐｔ／Ａｕからなるｐ型電極２１１を形成する。一方、ＧａＡｓ基板２０１の裏面側には、厚さ１００ｎｍ程度の金−ゲルマニウム合金（Ａｕ−Ｇｅ）、厚さ１５ｎｍ程度のニッケル（Ｎｉ）および厚さ３００ｎｍ程度の金（Ａｕ）を順次蒸着し、Ａｕ−Ｇｅ／Ｎｉ／Ａｕからなるｎ−電極２１２を形成する。そして、この積層体を劈開し、チップに分割することにより、図３Ｄに示すリッジ埋め込み型半導体レーザが完成する。
【００５２】
この半導体レーザの寸法は、図４に示すように、縦（共振器長）１５０μｍ×横１００μｍで、横寸法１００μｍのうち、メサ部２０９の幅（リッジ幅）が１０μｍ、メサ部２０９の各側の電流阻止層２１０の幅はそれぞれ４５μｍである。したがって、ｐ−電極２１１は電流阻止層２１０上にも形成されているものの、ｐ−電極２１１の有効部分つまりコンタクト層２０７と接触する部分の寸法は、１０μｍ×１５０μｍである。つまり、ｐ−電極２１１の有効部分の最小寸法は１０μｍである。メサ部２０９の幅（つまりリッジ幅）が小さくなると、ｐ−電極２１１の有効部分の最小寸法もそれに応じて小さくなることは言うまでもない。
【００５３】
この実施形態では、ＭＯＣＶＤ法を用いたエピタキシャル成長を利用して、コンタクト層２０７の結晶表面にサブミクロンサイズの凹凸を実現している。つまり、ｐ−電極２１１と接するコンタクト層２０７の表面は平坦ではなく、微小な凹凸になっている。このため、ｐ−電極２１１とコンタクト層２０７との界面の面積が増大し、ｐ−電極２１１とコンタクト層２０７との間のコンタクト抵抗が下がる。
【００５４】
また、この実施形態では、コンタクト層２０７の成長条件として、成長温度を５４０℃、Ｖ／ＩＩＩ比を２０とした。本条件によって、凹凸サイズ（図５に示す凹凸の断面に記載のピッチＤおよび高さＨ）が０．１μｍから０．２μｍ程度と、微小な電極面積に対して十分小さい凹凸を形成することができる。このようにして他の工程を追加することなく、微小な電極の面積に適した凹凸が形成される。このため、コンタクト層２０７の表面積が増大し、ｐ−電極２１１とコンタクト層２０７との間のコンタクト抵抗が下がる。
【００５５】
また、本実施形態では、コンタクト層２０７が前記ＧａＡｓ基板側からＩｎ０→０．４５Ｇａ１→０．５５Ａｓ層からなる組成傾斜層２０７ａとＩｎ０．４５Ｇａ０．５５Ａｓ層からなる単一組成層２０７ｂとから構成されているため、格子不整合による歪を緩和でき、サブミクロンサイズの凹凸を結晶表面に発生させることができる。また、前記組成傾斜層２０７ａを形成せずに、前記組成一定層２０７ｂだけを成長する場合の層厚よりも大きな層厚を結晶成長することができる。そのため、コンタクト層２０７が十分な層厚を有することができ、キャリアに対してエネルギー障壁を十分維持でき、その結果素子の抵抗を下げる効果がある。
【００５６】
また、本実施形態では、コンタクト層２０７上に設けられたｐ−電極２１１は、前記ＧａＡｓ基板側からＴｉ／Ｐｔ／Ａｕからなり、Ｔｉの厚さが１００ｎｍ、全体厚さが約５５０ｎｍであり金属電極である。つまり、ｐ−電極２１１の最下層は、Ｔｉから構成されている。Ｔｉは融点が高く、熱的に安定した材料である。したがって、何らかの高温プロセスを経た場合でも、ｐ−電極２１１の最下層であるＴｉが障壁となり、上側からのＡｕやＰｔの拡散を防ぐことができる。また、特にコンタクト層２０７については、凹凸状の構造を有する半導体表面の形状に沿ってｐ−電極２１１が積層されている。このため、コンタクト層２０７と電極２１１との界面の面積が増大し、抵抗の低下に寄与する。もし、コンタクト層２０７の表面の形状に沿ってｐ−電極２１１が積層されていない場合、例えば最初に積層される電極材料がＰｔの場合、コンタクト層２０７の表面の形状に関係なく、Ｐｔはコンタクト層２０７を浸透するため、表面積が増加することによる抵抗の低減は期待できない。
【００５７】
なお、本実施形態ではｐ−電極２１１の最下層の材料としてＴｉを使用し、さらにその上にＰｔとＡｕを積層しているが、これに代えて、ｐ−電極２１１の材料として、例えば、前記ＧａＡｓ基板側からＭｏ／Ａｕ（Ｍｏの厚さ：１００ｎｍ、全体厚さ：約５００ｎｍ）としてもよい。あるいは、ｐ−電極２１１を前記ＧａＡｓ基板側からＴａ／Ａｕ（Ｔａの厚さ：１００ｎｍ、全体厚さ：約５００ｎｍ）としてもよい。
【００５８】
また、本実施形態では、最下層のＴｉの層厚を１００ｎｍと、１０ｎｍ以上にしているため、Ｔｉの膜の連続性が良好も保持された。そのため、最下層の上に形成された金属が半導体層中に拡散することは防止される。また、Ｔｉの層厚は２００ｎｍ以下であるから、層厚の増加による抵抗値の増大の効果は少なく、かつ最下層の膜の応力によってＩｎＧａＡｓ層２０７の電気的特性および結晶性を劣化させることがない。
【００５９】
以上より、従来の電極はコンタクト層と電極との界面に表面積を増大させるに十分な凹凸構造をもたず、その電極の抵抗は約０．０６［Ω］、コンタクト抵抗は約１×１０−６［Ωｃｍ２］であったが、本発明の構造では、ｐ−電極２１１の抵抗は約０．０４［Ω］と低くなった（コンタクト抵抗は約８×１０−７［Ωｃｍ２］）。なお、ｐ−電極２１１の電極有効部分の面積は、図４を用いた説明から明らかなように、設計上１５００［μｍ２］である。ただし、本実施例では、サブミクロンサイズの凹凸形状を発生させているため、ｐ−電極２１１の有効部分の面積は実効的に設計上のサイズの約１．２倍になっている。つまりｐ−電極２１１の有効部分面積は１８００［μｍ２］位となる。
【００６０】
以上で述べたように本発明の半導体レーザでは、ＭＯＣＶＤ法により成長条件を制御し、金属電極２１１と接するＩｎＧａＡｓコンタクト層２０７との界面を凹凸状の構造にし、微小な領域に適したサブミクロンサイズの凹凸形状を発生させることができる。そのため、最小寸法が１０μｍ以下の電極に対して、その表面積を十分大きくすることができる。また、コンタクト層２０７の成長条件として、成長温度を５３０℃以上５９０℃以下、Ｖ／ＩＩＩ比を５以上２０以下にしているので、凹凸のサイズ（ピッチＤつまり隣り合う山と山との間隔や高さＨつまり凹凸の高低差）が１μｍよりも小さく、０．１μｍから０．５μｍ程度にまで小さくできる。したがって、コンタクト層２０７と微小な領域に形成される電極と界面の接触面積を十分に大きくできる。
【００６１】
第二実施形態では、ｎ−ＧａＡｓ基板２０１を用い、活性層２０４を挟んで基板２０１に近い側にｎ型半導体層を、遠い側にｐ型半導体層を積層したが、その逆であってもよい。その場合、ＩｎＧａＡｓコンタクト層の上に形成される金属電極は、ｎ−電極となる。
【００６２】
第一および第二実施形態では、ＭＯＣＶＤ法による製造法について述べたが、ＭＢＥ法による結晶成長法でも同じ効果がある。ＭＢＥ法の場合でも、ＧａＡｓ基板上に半導体層を積層した後、組成傾斜層６ａ、２０７ａ、組成一定層６ｂ、２０７ｂの順番でコンタクト層６、２０７を形成する。このときのコンタクト層６、２０７の組成および層厚はＭＯＣＶＤ法を用いるときと同じである。但し、ＭＢＥ法でコンタクト層６、２０７を形成する場合、成長温度は５００℃以上６００℃以下、Ｖ/ＩＩＩ比は２以上５以下に設定される。このように、適切な成長条件と組成・層厚の設定を行うことで、ＭＢＥ法を用いた場合も、ＭＯＣＶＤ法による製造法の場合と同様に前記コンタクト層６、２０７の表面にサブミクロンサイズの凹凸状の構造が発生し、前記コンタクト層６、２０７と前記金属電極９、２１１との界面の面積が増大する。したがって、特別に追加の工程を必要とせず、低抵抗の化合物半導体素子が得られる。
【００６３】
第一および第二実施形態では、コンタクト層６，２０７とＧａＡｓ基板１，２１１との間に他の半導体層が形成されている化合物半導体素子について説明したが、本発明は、コンタクト層がＧａＡｓ基板に接して形成される化合物半導体素子にも適用可能である。たとえば、図示しないが、ＦＥＴ（Field Effect Transistor:電界効果トランジスタ）において、ＧａＡｓ基板内のソース・ドレイン領域を構成する半導体層上にコンタクト層を形成し、このコンタクト層上に電極を設ける場合である。この場合、コンタクト層は基板に接することになる。
【００６４】
第一および第二実施形態では、本発明をＨＢＴおよびリッジ埋め込み型半導体レーザに適用した。しかし、本発明はオーミックコンタクト層と金属電極との間の界面構造に関係するものであるから、オーミックコンタクト層と金属電極を備えている限り、ＨＢＴ以外の各種のタイプのトランジスタや、リッジ埋め込み型半導体レーザ以外のタイプの半導体レーザ、あるいはそれ以外の化合物半導体素子にも同様に適用可能であることは言うまでもない。
【００６５】
第一および第二実施形態では、金属電極は矩形形状のものであったが、金属電極は、それが形成される半導体素子における必要に応じて、別の形状（たとえば、丸形や楕円形状、矩形以外の多角形）を取ることができる。
【００６６】
第一および第二実施形態で使用した材料や各種の数値はあくまでも一例であり、特許請求の範囲から逸脱しない限り、種々変更できるのは言うまでもない。
【図面の簡単な説明】
【００６７】
【図１】本発明の第一実施形態に係るＨＢＴの構造を示す模式断面図である。
【図２】前記第一実施形態に係るＨＢＴにおけるコンタクト層と金属電極との界面の形状を表す模式断面図である。
【図３Ａ】本発明の第二実施形態に係るリッジ埋め込み型半導体レーザの一製造工程を示す模式断面図であり、各半導体層を積層し、レジストマスクをつけた状態を表す。
【図３Ｂ】前記第二実施形態に係るリッジ埋め込み型半導体レーザの一製造工程を示す模式断面図であり、リッジストライプを形成した状態を表す。
【図３Ｃ】前記第二実施形態に係るリッジ埋め込み型半導体レーザの一製造工程を示す模式断面図であり、電流阻止層を形成した状態を表す。
【図３Ｄ】前記第二実施形態に係るリッジ埋め込み型半導体レーザの一製造工程を示す模式断面図であり、キャップ層を積層した状態を表す。
【図４】前記第二実施形態に係るリッジ埋め込み型半導体レーザの電極寸法を説明する図である。
【図５】前記第二実施形態に係るリッジ埋め込み型半導体レーザにおけるコンタクト層と金属電極との界面の形状を表す模式断面図である。
【符号の説明】
【００６８】
１    ＧａＡｓ基板
２    ｎ+−ＧａＡｓサブコレクタ層
３    ｎ−ＧａＡｓコレクタ層
４    ｐ−ＧａＡｓベース層
５    ｎ−ＡｌＧａＡｓエミッタ層
６    ＩｎＧａＡｓコンタクト層
６ａ  組成傾斜層（Ｉｎ０→０．５Ｇａ１→０．５Ａｓ層）
６ｂ  組成一定層（Ｉｎ０．５Ｇａ０．５Ａｓ層）
７    コレクタ電極
８    ベース電極
９    エミッタ電極
２０１    ｎ−ＧａＡｓ基板
２０２    ｎ−Ａｌ０．５Ｇａ０．５Ａｓバッファ層
２０３    ｎ−Ａｌ０．４Ｇａ０．６Ａｓ第１クラッド層
２０４    Ａｌ０．１Ｇａ０．９Ａｓ活性層
２０５    ｐ−Ａｌ０．４Ｇａ０．６Ａｓ第２クラッド層
２０６    ｐ−ＧａＡｓ層
２０７    ＩｎＧａＡｓコンタクト層
２０７ａ  組成傾斜層（Ｉｎ０→０．４５Ｇａ１→０．５５Ａｓ層）
２０７ｂ  組成一定層（Ｉｎ０．４５Ｇａ０．５５Ａｓ層）
２０８    ＳｉＯ2マスク
２０９    メサ部
２１０    ｎ−ＧａＡｓ電流阻止層
２１１    ｐ−電極
２１２    ｎ−電極
【図１】
2008071945.tif 000003
【図２】
2008071945.tif 000004
【図３Ａ】
2008071945.tif 000005
【図３Ｂ】
2008071945.tif 000006
【図３Ｃ】
2008071945.tif 000007
【図３Ｄ】
2008071945.tif 000008
【図４】
2008071945.tif 000009
【図５】
2008071945.tif 000010