(57)【要約】【課題】光電変換素子と駆動回路との接続本法を減らし、高ＳＮ比で情報を読み取ることができる信頼性に優れたイメージセンサを提供すること。【解決手段】一対の陽極と陰極との間に狭持され有機化合物層からなる光電変換層によって構成される光電変換素子がアレイ状に配置された複数の光電変換素子アレイ３と、光電変換素子が光電変換した信号電荷を検知し、その信号電荷を読み出すＩＣチップ４と、をガラス基板２上に備えるイメージセンサであって、光電変換素子アレイ３を構成する各光電変換素子のＩＴＯ陽極５ａは、ＩＣチップ４と１対１で接続される配線５ｂと一体的に形成されるとともに、光電変換素子アレイ３中の各光電変換素子を構成する陰極は、２つ以上の光電変換素子に共通接続されたパターンを有する配線６によって光電変換素子アレイ３上に形成される。【選択図】図２
2008072435.tif 000002
【特許請求の範囲】
【請求項１】
一対の陽極と陰極との間に狭持され有機化合物層からなる光電変換層によって構成される光電変換素子がアレイ状に配置された複数の光電変換素子アレイと、
前記光電変換素子が光電変換した信号電荷を検知し、その信号電荷を読み出す駆動回路と、
を基板上に備えるイメージセンサであって、
前記光電変換素子アレイを構成する前記各光電変換素子の陽極は、前記駆動回路と１対１で接続される配線と一体的に形成されるとともに、前記光電変換素子アレイ中の前記各光電変換素子を構成する陰極は、２つ以上の光電変換素子に共通接続されたパターンを有する配線によって前記光電変換素子アレイ上に形成されることを特徴とするイメージセンサ。
【請求項２】
前記駆動回路は、単結晶シリコンを用いたトランジスタで形成されたＩＣチップ、または多結晶シリコンもしくはアモルファスシリコンの薄膜トランジスタで構成されること特徴とする請求項１に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物体の形状や画像などの各種情報を電気信号として取り出すイメージセンサに関するものである。
【背景技術】
【０００２】
ファクシミリやスキャナなどにおけるイメージセンサとして、光学系がロッドレンズだけで済み、小型化が容易な密着型リニアセンサが用いられている。この密着型リニアセンサは原稿と同等サイズのセンサ長を持つものであり、単結晶シリコンで形成されるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサチップやＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）センサチップを複数個並べて構成される。
【０００３】
また、近年、イメージセンサに用いられる光電変換素子に関して、有機材料を用いた非常に簡便な方法で光電変換素子を形成できる技術が開発されている（たとえば、特許文献１参照）。
【特許文献１】特表２００２−５０２１２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の技術では、以下のような課題を有していた。
【０００５】
（１）単結晶シリコンで形成されるＣＭＯＳセンサチップやＣＣＤセンサチップを用いた従来の密着型リニアセンサの場合、複数のチップを精度良く配置する必要があり、またチップ間のつなぎ目に相当する箇所の情報を正確に読み取れないという課題を有していた。
【０００６】
（２）（特許文献１）に記載の有機半導体製画像センサのように有機材料を用いて光電変換素子を形成すれば、非常に簡便な方法にて所定サイズ、所定解像度を有する光電変換素子アレイを形成できるため、上記（１）の課題を解決することはできる。しかしながら、有機材料を用いた光電変換素子とシリコンなどのトランジスタで形成した駆動回路との接続形態が明確化されてないという課題を有していた。
【０００７】
本発明は、上記に鑑みてなされたものであって、所定のセンサ長に亘って所定の配列ピッチでシームレスに読み取り可能で、光電変換素子と駆動回路との接続形態を明確化させたイメージセンサを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明は、一対の陽極と陰極との間に狭持され有機化合物層からなる光電変換層によって構成される光電変換素子がアレイ状に配置された複数の光電変換素子アレイと、前記光電変換素子が光電変換した信号電荷を検知し、その信号電荷を読み出す駆動回路と、を基板上に備えるイメージセンサであって、前記光電変換素子アレイを構成する前記各光電変換素子の陽極は、前記駆動回路と１対１で接続される配線と一体的に形成されるとともに、前記光電変換素子アレイ中の前記各光電変換素子を構成する陰極は、２つ以上の光電変換素子に共通接続されたパターンを有する配線によって前記光電変換素子アレイ上に形成されるようにしたものである。
【発明の効果】
【０００９】
本発明によれば、基板上に光電変換素子の陽極とこの陽極と駆動回路を接続する配線とを一体に形成するようにしたので、容易にパターニングができ、断線やショートのない信頼性に優れたイメージセンサを提供することができるという効果を有する。また、光電変換素子上に陰極を直接形成するようにしたので、光電変換素子と陰極との密着性が向上し、光電変換素子の光電変換効率が向上する。その結果、高ＳＮ比（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  ｒａｔｉｏ）で信号電荷を検知することができるという効果も有する。さらに、複数の光電変換素子の間で陰極を共通配線させるようにしたので、光電変換素子の陰極のパターニング数を減らすことができ、信頼性に優れたイメージセンサを提供することができるという効果も有する。
【発明を実施するための最良の形態】
【００１０】
本発明の第１の発明のイメージセンサは、一対の陽極と陰極との間に狭持され有機化合物層からなる光電変換層によって構成される光電変換素子がアレイ状に配置された複数の光電変換素子アレイと、光電変換素子が光電変換した信号電荷を検知し、その信号電荷を読み出す駆動回路と、を基板上に備えるイメージセンサであって、光電変換素子アレイを構成する各光電変換素子の陽極は、駆動回路と１対１で接続される配線と一体的に形成されるとともに、光電変換素子アレイ中の各光電変換素子を構成する陰極は、２つ以上の光電変換素子に共通接続されたパターンを有する配線によって光電変換素子アレイ上に形成されるようにしたものであり、基板上に陽極と駆動回路に接続する配線のパターニングが同時にできるので所定サイズ長に亘って継ぎ目がなく、また、光電変換素子アレイの形成後に陰極を形成することで、光電変換素子アレイと陰極との密着性が向上するという作用を有する。
【００１１】
第２の発明のイメージセンサは、第１の発明において、駆動回路は、単結晶シリコンを用いたトランジスタで形成されたＩＣチップ、または多結晶シリコンもしくはアモルファスシリコンの薄膜トランジスタで構成されるようにしたものであり、単結晶シリコンでトランジスタを形成するようにした場合には、移動度が高く、閾値のばらつきを低減した駆動回路が得られ、また、多結晶シリコンまたはアモルファスシリコンで薄膜トランジスタを形成するようにした場合には、基板上に直接に駆動回路を形成することができるという作用を有する。
【００１２】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１３】
（実施の形態１）
図１は、本発明の実施の形態１におけるイメージセンサを示す平面図であり、図２はその断面図である。図１において、１は本発明の実施の形態１におけるイメージセンサ、２はイメージセンサ１の基板としてのガラス基板、３は有機材料で形成されたイメージセンサ１の光電変換素子アレイ、４は単結晶シリコンで形成された駆動回路を搭載したＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップ、５は各光電変換素子アレイ３の第１電極としてのＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）陽極およびこのＩＴＯ陽極から引き出されたＩＣチップ４と接続される配線、６は各光電変換素子アレイ３の第２電極としての全てを共通にしたアルミニウム陰極（以下、アルミ陰極という）およびこのアルミ陰極から引き出された所定電圧（Ｖｒｅｆ）と接続する配線である。なお、図示しないが、ＩＣチップ４は、光電変換素子アレイ３で生成された信号電荷を検知する検知手段と、検知手段で検知した信号電荷を読み出す信号電荷読出手段と、を有する。なお、光電変換素子アレイ３は、一対のＩＴＯ陽極とアルミ陰極に挟まれた複数の光電変換素子（画素）が、ガラス基板２上にアレイ状に配列したものである。
【００１４】
また、図２において、５ａは光電変換素子アレイ３の第１電極であるＩＴＯ陽極、５ｂはＩＴＯ陽極５ａとＩＣチップ４とを接続する配線、７は電子供与性材料からなる電子供与性層および電子受容性材料からなる電子受容性層とで形成された光電変換素子の有機光電変換層、８はＩＣチップ４とＩＴＯ陽極５ａおよび配線５ｂとを１対１で接続するＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装接点部である。
【００１５】
以上のように構成されたイメージセンサの製造方法について説明する。まず、スパッタリング法によりガラス基板２上に膜厚１５０ｎｍのＩＴＯ膜を成膜し、このＩＴＯ膜の上部にレジスト材（たとえば、東京応化製、ＯＦＰＲ−８００）をスピンコート法により塗布して厚さ５μｍのレジスト膜を形成する。そして、マスキング、露光、現像を行って、レジストをＩＴＯ陽極５ａと配線５ｂの形状にパターニングする。
【００１６】
その後、このガラス基板２を６０℃、１８Ｎの塩酸水溶液中に浸潰し、レジスト膜が形成されていない部分のＩＴＯ膜をエッチングした後に水洗し、最後にレジスト膜を除去して、所定のパターン形状のＩＴＯ膜からなるＩＴＯ陽極５ａおよび配線５ｂを一体的に形成する。
【００１７】
ついで、このガラス基板２を洗剤（たとえば、フルウチ化学社製、セミコクリーン）による５分間の超音波洗浄、純水による１０分間の超音波洗浄、アンモニア水（体積比）に対して過酸化水素水と水を１：５で混合した溶液による５分間の超音波洗浄、７０℃の純水による５分間の超音波洗浄の順に洗浄処理した後、窒素ブロアでガラス基板２に付着した水分を除去し、さらに２５０℃で加熱して乾燥させる。
【００１８】
続いて、このＩＴＯ陽極５ａが形成されたガラス基板２上に、ポリ（３，４）エチレンジオキシチオフェン／ポリスチレンスルフオネート（ＰＥＤＴ／ＰＳＳ）を０．４５μｍのフィルタを通して滴下し、スピンコート法によって均一に塗布する。その後、これを２００℃のクリーンオーブン中で１０分間加熱することで厚さ６０ｎｍの電荷輸送層（図示せず）を形成する。
【００１９】
ついで、電子供与性有機材料として機能するポリ（２−メトキシ−５−（２’一エチルヘキシルオキシ）−１，４−フェニレンビニレン）（ＭＥＨ−ＰＰＶ）および電子受容性材料として機能する［５，６］−フェニルＣ６１ブチリックアシッドメチルエステル（［５，６］−ＰＣＢＭ）とが重量比１：４からなるクロロベンゼン溶液をスピンコートした後、１００℃のクリーンオーブン中で３０分間加熱処理し、約１００ｎｍの有機光電変換層７を形成する。ここで、有機光電変換層７の製造方法としては、均質で平滑性の高い薄膜を安定して形成できるものであればどのようなものであってもよく、真空蒸着法、スパッタリング法などの各種真空プロセスや、スピンコート、ディッピング法、インクジェット法などのウェットプロセスなどを好適に用いることができる。使用する材料や構成などに応じて任意のプロセスを選択することが可能であるが、特に大掛かりな製造装置が不要なウェットプロセスで有機光電変換層７を形成した場合、量産性、低コスト性に優れ好ましい。
【００２０】
最後に、この有機光電変換層７の上部に０．２７ｍＰａ（＝２×１０-6Ｔｏｒｒ）以下の真空度まで減圧した抵抗加熱蒸着装置内にて、ＬｉＦを約１ｎｍ、続いてアルミニウムを約１０ｎｍの膜厚で成膜して、各画素で共通取出しとなるようにパターニングしたアルミ陰極と配線６を形成する。このようにして、ＩＴＯ陽極５ａは個別に取り出し、アルミ陰極は全て共通取り出しとなる所定サイズに亘って、所定の解像度となるシームレスな光電変換素子アレイ３を形成することができる。
【００２１】
なお、ＭＥＨ−ＰＰＶはｐ型有機半導体であり、［５，６］−ＰＣＢＭはｎ型有機半導体で、光吸収により発生した励起子の電子はコンダクションバンドを拡散して［５，６］−ＰＣＢＭに、またホールはバレンスバンドを拡散してＭＥＨ−ＰＰＶに供与されて、これらのバンドを伝導して、それぞれアルミ陰極およびＩＴＯ陽極５ａに伝導する。
【００２２】
この［５，６］−ＰＣＢＭは、修飾されたフラーレン類であり、電子移動度が非常に大きく、加えて電子供与材料であるＭＥＨ−ＰＰＶとの混合物が利用できることから、電子−ホール対の分離搬送を効率的に行うことができ、光電効率が高くなると共に低コストの作製が可能となるという利点がある。
【００２３】
以上のように構成されたイメージセンサの動作について図３を用いて説明する。
【００２４】
図３は、本発明の実施の形態１におけるイメージセンサの一画素の構成を示す回路図である。図３において、９はオペアンプ、１０は蓄積コンデンサ、１１は蓄積コンデンサ１０に蓄積された電荷をリセットするリセットスイッチ、１２は蓄積した電圧値を読み出すための読み出し用スイッチである。ここで、蓄積コンデンサ１０は、オペアンプ９の反転入力端子と出力端子との間に配置され、積分回路を構成している。また、光電変換素子アレイ３のアルミ陰極６の電位がＶｒｅｆ１レベルとなるように、そしてオペアンプ９の非反転力入力端子の電位がＶｒｅｆレベル（ただし、Ｖｒｅｆ１≧Ｖｒｅｆ）となるように接続する。なお、この図３では、ＩＣチップ４の検知手段の部分のみを示しており、信号電荷読出手段の部分は、従来公知の回路を使用することができるので、その図示を省略している。
【００２５】
図３において、まずリセットスイッチ１１を制御しＯＮ状態にすることで蓄積コンデンサ１０をリセットする。このとき、オペアンプ９の出力電圧はＶｒｅｆレベルとなる。
【００２６】
ついで、リセットスイッチ１１を制御してＯＦＦ状態にする。このとき、有機材料で形成された光電変換素子アレイ３に入射光が入ると、光電流に光電変換され、その光電流はＩＴＯ陽極５ａおよび配線５ｂを介して駆動回路を搭載したＩＣチップ４に流れ込む。このＩＣチップ４では、オペアンプ９の作用により、その２つの入力端子の両端の電位差が０になるように蓄積コンデンサ１０を介してフィードバックがかかり、蓄積コンデンサ１０にはこの光電流が蓄積される。これにより、オペアンプ９の出力レベルは流れ込んだ光電流量、蓄積コンデンサ１０の容量、およびその蓄積時間に応じてＶｒｅｆレベルから変化する。
【００２７】
その後、所定時間に達すると、読み出し用スイッチ１２を制御して、ＩＣチップ４の信号電荷読出手段によって、このオペアンプ９の出力が順次読み出される。これらの動作は図示しないシフトレジスタなどでタイミング制御される。以上のようなリセット、蓄積、読み出し動作を繰り返すことで、各画素の情報を取り込むことができる。
【００２８】
ここで光電変換素子アレイ３に接続される電極の接続方法について説明する。まず、光電変換素子アレイ３のＩＴＯ陽極５とＩＣチップ４との接続方法について説明すると、この画素の光電流を検出する回路を単結晶シリコン上に形成してＩＣチップ４を作成し、さらにベアチップＩＣに金バンプを付ける。その後、ＩＣチップ４の金バンプとガラス基板２のＩＴＯ陽極５ａから引き出された配線５ｂとを、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）工法（異方性導電膜フィルムを基板上に仮圧着したあとに、チップを実装し、加圧加熱して本圧着接合する工法）などの実装方法で実装することによって、光電変換素子アレイ３とＩＣチップ４とを接続することができる。一方、光電変換素子アレイ３のアルミ陰極およびそこからの配線６は、光電変換素子アレイ３の全ての画素を共通として所定電圧レベルに接続する。
【００２９】
このように、光電変換素子アレイ３のＩＴＯ陽極５ａのみが個別にＩＣチップ４と１対１で接続され、さらに有機光電変換層７を形成した後にその上にアルミ陰極を形成することができ、有機光電変換層７とアルミ陰極との間の密着性に優れた構成となる。その結果、イメージセンサ１全体として、高い信頼性を有し、かつ高ＳＮ比で検知することができる。
【００３０】
また、本発明者らの実験によるとその光電変換効率は上記した構成に比べてやや劣るものの、アルミ陰極上に光電変換層を形成し、その後ＩＴＯ陽極５ａを形成してもよい。さらに、上述した説明では、光電変換素子アレイ３を構成するすべての光電変換素子の陰極を共通接続しているが、２以上の光電変換素子の陰極を共通接続すればよい。
【００３１】
なお、本実施の形態１においては、リニアセンサに適用した場合について説明したが、本発明のイメージセンサはリニアセンサへ適用するものに限定されるものではなく、エリアセンサにも同様に適用し得るものである。この場合には、信号の読出しを２個のスイッチング用トランジスタによるＸ−Ｙアドレス型とすればよい。
【００３２】
また、本実施の形態１では、駆動回路としては図３を用いて説明したように光電変換素子アレイ３で発生した光電流をＩＣチップ４で積分して検出する方法を示したが、他の方法で光電流を検出するようにしてもよい。
【００３３】
図４は、本発明の実施の形態１におけるイメージセンサの一画素の他の構成を示す回路図である。この図４では、光電変換素子アレイ３側で発生した電荷を蓄積し、それらをソースフォロアに読み出す構成としている。
【００３４】
具体的には、ドレインにＶｒｅｆの電圧が印加された電界効果型トランジスタ（以下、単にトランジスタという）Ｍ１と、トランジスタＭ１のソースにゲートが接続されたトランジスタＭ２と、トランジスタＭ２からの電流を検出するトランジスタＭ３と、を備えて構成される。ここで、光電変換素子アレイ３のアルミ陰極とその配線６側はＶｒｅｆ２の電位に設定されており、トランジスタＭ１のドレインはＶｒｅｆの電位に設定されている。
【００３５】
ここで、トランジスタＭ１のゲートがオン状態の場合には、トランジスタＭ２のゲートにはＶｒｅｆの電圧がかかり、トランジスタＭ３のゲートもオン状態である場合には、トランジスタＭ３のソースからは、Ｖｒｅｆに対応した出力電流Ｉｓが出力される。一方、トランジスタＭ１のゲートがオフ状態の場合には、光電変換素子アレイ３で光の入射によって生じた光電流の蓄積によって生じた電位が、トランジスタＭ２のゲートにかかり、トランジスタＭ３のゲートがオン状態である場合には、トランジスタＭ３のソースからは、トランジスタＭ２のゲートにかかる電圧に対応する出力電流が流れ、この出力電流を用いて信号電荷の読出が図示しない後段の回路で行われる。
【００３６】
また、本実施の形態１では、基板としてガラス基板２を用いていたが、第１電極（ＩＴＯ陽極５ａ）、有機光電変換層７および第２電極（アルミ陰極）を支持できるものであればどのようなものであってもよく、上記ガラス基板２のほかに、ポリエチレンテレフタレート、ポリカーボネート、ポリメチルメタクリレート、ポリエーテルスルフォン、ポリフッ化ビニル、ポリプロピレン、ポリエチレン、ポリアクリレート、非晶質ポリオレフィン、フッ素系樹脂などの各種高分子材料、さらにはシリコンウエハをはじめとする各種金属材料などが用いることができる。
【００３７】
また、有機光電変換層７を形成する電子供与性材料としては、フェニレンビニレンおよびその誘導体、フルオレンおよびその誘導体、特に骨格にキノリン基またはピリジン基を有するフルオレン系コポリマー（Ｐ０Ｆ６６、Ｐ１Ｆ６６、ＰＦＰＶ）、フルオレン含有アリールアミンポリマー、カルバゾールおよびその誘導体、インドールおよびその誘導体、ピレンおよびその誘導体、ピロールおよびその誘導体、ピコリンおよびその誘導体、チオフェンおよびその誘導体、アセチレンおよびその誘導体、ジアセチレンおよびその誘導体を繰り返し単位として有する重合体および他のモノマーとの共重合体、またデンドリマーとして総称される一群の高分子材料を用いることができる。
【００３８】
また、高分子材料以外にも、たとえばポルフィン、テトラフェニルポルフィン銅、フタロシアニン、銅フタロシアニン、チタニウムフタロシアニンオキサイドなどのポリフィリン化合物や、１，１−ビス｛４−（ジ−Ｐ−トリルアミノ）フェニル｝シクロヘキサン、４，４’，４’’−トリメチルトリフェニルアミン、Ｎ，Ｎ，Ｎ’，Ｎ’−テトラキス（Ｐ−トリル）−Ｐ−フェニレンジアミン、１−（Ｎ，Ｎ−ジ−Ｐ−トリルアミノ）ナフタレン、４，４’−ビス（ジメチルアミノ）−２−２’−ジメチルトリフェニルメタン、Ｎ，Ｎ，Ｎ’，Ｎ’−テトラフェニル−４，４’−ジアミノビフェニル、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ジ−ｍ−トリル−４，４’−ジアミノビフェニル、Ｎ−フェニルカルバゾールなどの芳香族第三級アミンや、４−ジ−Ｐ−トリルアミノスチルベン、４−（ジ−Ｐ−トリルアミノ）−４’−〔４−（ジ−Ｐ−トリルアミノ）スチリル〕スチルベンなどのスチルベン化合物や、トリアゾールおよびその誘導体、オキサジザゾールおよびその誘導体、イミダゾールおよびその誘導体、ポリアリールアルカンおよびその誘導体、ピラゾリンおよびその誘導体、ピラゾロンおよびその誘導体、フェニレンジアミンおよびその誘導体、アニールアミンおよびその誘導体、アミノ置換カルコンおよびその誘導体、オキサゾールおよびその誘導体、スチリルアントラセンおよびその誘導体、フルオレノンおよびその誘導体、ヒドラゾンおよびその誘導体、シラザンおよびその誘導体、ポリシラン系アニリン系共重合体、高分子オリゴマー、スチリルアミン化合物、芳香族ジメチリディン系化合物、ポリ３−メチルチオフェンなども用いることができる。
【００３９】
また、有機光電変換層７を形成する電子受容性材料としては１，３−ビス（４−ｔｅｒｔ−ブチルフェニル−１，３，４−オキサジアゾリル）フェニレン（ＯＸＤ−７）などのオキサジアゾールおよびその誘導体、アントラキノジメタンおよびその誘導体、ジフェニルキノンおよびその誘導体、フラーレンおよびその誘導体、特にＰＣＢＭ（［６，６］−ｐｈｅｎｙｌ  Ｃ６１  ｂｕｔｙｒｉｃ  ａｃｉｄ  ｍｅｔｈｙｌ  ｅｓｔｅｒ）カーボンナノチューブおよびその誘導体などが用いられる。
【００４０】
有機光電変換層７の下に設けられる第１電極（陽極）として、本実施の形態１で用いたＩＴＯのほかに、ＡＴＯ（ＳｂをドープしたＳｎＯ2）、ＡＺＯ（ＡｌをドープしたＺｎＯ）などの透明電極を用いることができる。さらには、Ａｌ，Ａｇ，Ａｕなどの金属薄膜といった光透過性の材料で構成することによって、光透過性を付与することも可能となる。これによって、光透過性の受光部を提供することもできる。
【００４１】
また、有機光電変換層７の上に設ける第２電極（陰極）として、本実施の形態１で用いたＡｌのほかに、Ａｇ，Ａｕ，Ｃｒ，Ｃｕ，Ｉｎ，Ｍｇ，Ｎｉ，Ｓｉ，Ｔｉなどの金属や、Ｍｇ−Ａｇ合金、Ｍｇ−Ｉｎ合金などのＭｇ合金や、Ａｌ−Ｌｉ合金、Ａｌ−Ｓｒ合金、Ａｌ−Ｂａ合金などのＡｌ合金などの薄膜を用いることができる。さらに、短絡電流の改善を図るために、有機光電変換層７と第２電極との間に金属酸化物、ＬｉＦをはじめとする金属弗化物などの薄膜を導入する手法も好適に用いられる。さらには、第２電極（陰極）としてＩＴＯ、ＡＴＯ、ＡＺＯなどを使用することも可能である。
【００４２】
また、必要に応じて第１電極（陽極）または第２電極（陰極）と有機光電変換層７との間に、ＰＥＤＯＴ：ＰＳＳ（ポリチオフェンとポリスチレンスルホン酸の混合物）などの高分子材料をバッファ層として導入する素子構成、あるいはシリコン、チタニア、アルミナ、カーボン、ジルコニアなどの無機物を漏れ電流のブロック層として導入する素子構成も好適に用いることができる。
【００４３】
本実施の形態１によれば、ガラス基板２上に光電変換素子アレイ３の陽極と駆動回路の端子とを１対１で配線で接続したので、容易にパターニングができ、断線やショートのない信頼性に優れたイメージセンサを提供することができるという効果を有する。また、光電変換素子アレイ３上に直接に陰極を形成したので、光電変換素子アレイ３と陰極との密着性が向上し、光電変換素子の光電変換効率が向上するので、高ＳＮ比で信号電荷を検知することができるという効果も有する。さらに、光電変換素子アレイ３を構成する２以上の光電変換素子の陰極を共通接続するようにしたので、陰極のパターニング数を減らすことができるという効果も有する。
【００４４】
また、ＩＣチップ４を単結晶シリコンのトランジスタで形成するようにしたので、移動度が高く高速動作が可能となり、閾値のばらつきが小さく能力の均一性に優れ、個体内および個体間での品質のばらつきを低減することができる。その結果、信頼性と実用性に優れたイメージセンサを提供することができるという効果を有する。
【００４５】
（実施の形態２）
図５は、本発明の実施の形態２におけるイメージセンサの光電変換素子と駆動回路の配置を示す平面図である。図５において、４ａは、光電変換素子アレイ３を駆動する多結晶シリコンやアモルファスシリコンでガラス基板２上に一括して形成された薄膜トランジスタからなる駆動回路である。なお、その他の構成は、実施の形態１の図１と基本的に同一であるので、その説明を省略する。
【００４６】
このような構成によれば、実施の形態１のように、単結晶シリコンで形成された駆動回路を搭載したＩＣチップ４をベア実装する必要がないので、信頼性の高いイメージセンサ１ａをさらに安価に生産することができる。
【００４７】
本実施の形態２におけるイメージセンサによれば、実施の形態１の効果に加え、駆動回路を構成するシリコントランジスタを、多結晶シリコンまたはアモルファスシリコンの薄膜トランジスタで形成するようにしたので、ガラス基板２上にＩＣチップをチップ実装する必要がない。また、単結晶シリコンを使用しないので、安価で量産性に優れるという効果を有する。さらに、駆動回路としてＩＣチップ４を用いた場合に比較して、光電変換素子アレイ３と駆動回路４ａとの配線距離が短くなるので、外部からのノイズの影響が抑えられ、高いＳＮ比で確実に信号電荷を検知することができる。その結果、信頼性、実用性に優れたイメージセンサを提供することができるという効果を有する。
【産業上の利用可能性】
【００４８】
以上のように、本発明にかかるイメージセンサは、物体の形状や画像などの各種情報を電気信号として取り出すスキャナ、ファックスなどに有用である。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態１におけるイメージセンサの平面図
【図２】本発明の実施の形態１におけるイメージセンサの断面図
【図３】本発明の実施の形態１におけるイメージセンサの一画素の構成を示す回路図
【図４】本発明の実施の形態１におけるイメージセンサの一画素の他の構成を示す回路図
【図５】本発明の実施の形態２におけるイメージセンサの光電変換素子と駆動回路の配置を示す平面図
【符号の説明】
【００５０】
１，１ａ    イメージセンサ
２    ガラス基板
３    光電変換素子アレイ
４    ＩＣチップ
４ａ    駆動回路
５    ＩＴＯ陽極とそれに接続された配線
５ａ    ＩＴＯ陽極
５ｂ    配線
６    アルミ陰極とそれに接続された配線
７    有機光電変換層
８    ＣＯＧ実装接続部
９    オペアンプ
１０    蓄積コンデンサ
１１    リセットスイッチ
１２    読み出し用スイッチ
【図１】
2008072435.tif 000003
【図２】
2008072435.tif 000004
【図３】
2008072435.tif 000005
【図４】
2008072435.tif 000006
【図５】
2008072435.tif 000007