(57)【要約】【課題】電源電圧が急激に変化した場合でも、出力電圧の一時的な低下を防止して誤動作を抑制する。【解決手段】ロジック回路１に、接続されたトランジスタＱ5 と出力端子２に接続されたトランジスタＱ6との間に、カレントミラー構成のトランジスタＱ1，Ｑ2 が接続される増幅回路で、同一のカレントミラー構成となるトランジスタＱ3 ，Ｑ4 を配置し、このトランジスタＱ3 のコレクタをオープンにし、トランジスタＱ4 のコレクタを上記トランジスタＱ1 のベースに接続し、これらトランジスタＱ3 ，Ｑ4 のエミッタを共通の電源に接続する。これによれば、電源電圧Ｖccの上昇時に、トランジスタＱ3 ，Ｑ4 のベースから寄生容量Ｃ2 に電流が供給され、トランジスタＱ4 がオンしてコレクタ電流が流れるので、このコレクタ電流がトランジスタＱ1 ，Ｑ2 のベースから寄生容量Ｃ1 へ供給され、このトランジスタＱ1 ，Ｑ2のエミッタから容量Ｃ1 への電流が抑制される。【選択図】図２
2008311983.tif 000002
【特許請求の範囲】
【請求項１】
増幅用トランジスタと、集積回路化されたトランジスタに電源を供給することによって動作する第１増幅部とを備え、上記増幅用トランジスタの出力を第１増幅部へ入力する増幅回路において、
入力端子を開放状態としかつ出力端子を上記第１増幅部の入力端子に接続し、共通の電源が供給される第２増幅部を設け、
上記電源電圧の変化時に、上記第２増幅部から上記第１増幅部内に形成された寄生容量へ電流を流すことにより、この第１増幅部内の寄生容量に対する充放電で生じる誤動作を抑制することを特徴とする増幅回路。
【請求項２】
上記第１増幅部及び第２増幅部として、カレントミラー構成トランジスタを設け、
上記第２増幅部のカレントミラー構成トランジスタの出力端子を上記第１増幅部のカレントミラー構成トランジスタのベース端子へ接続することを特徴とする請求項１記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は増幅回路、特にバイポーラ型トランジスタを用いて集積回路化された増幅回路で、電源電圧の変動に対応するための構成に関する。
【背景技術】
【０００２】
図４には、従来の集積回路化された増幅回路の一例が示されており、この増幅回路は、例えば電圧検出器の出力回路として用いられている。図４において、ロジック回路１に、増幅用のＮＰＮトランジスタＱ5 のベースが接続され、このトランジスタＱ5 のコレクタにＰＮＰトランジスタＱ1 のベース及びコレクタが接続され、このトランジスタＱ1にカレントミラー構成のＰＮＰトランジスタＱ2 が接続される。このトランジスタＱ2 のコレクタには、接地（ＧＮＤ）との間に抵抗Ｒ1 が接続されると共に、増幅用のＮＰＮトランジスタＱ6 のベースが接続され、このトランジスタＱ6 のコレクタが抵抗Ｒ2 を介して電源（Ｖcc）に接続され、エミッタがGNDに接地され、このトランジスタＱ6 のコレクタと上記抵抗Ｒ2 との接続点に出力端子２が接続される。
【０００３】
上記のような増幅回路では、ロジック回路１の出力がＬ（Low）で、トランジスタＱ5 がオフ（OFF）状態であるとき、カレントミラー構成のトランジスタＱ1 ，Ｑ2 とトランジスタＱ6 は全てオフ状態になり、出力端子２は電源電圧Ｖccと同電位となる。一方、ロジック回路１の出力がＨ（High）のときは、トランジスタＱ5 がオン（ON）状態で、トランジスタＱ1 ，Ｑ2 及びトランジスタＱ6 がオフ状態になり、出力端子２は略接地（GND）電位となる。
【特許文献１】特開平５−５７５７号公報
【特許文献２】特開平６−１１２７９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の増幅回路では、集積回路化されるトランジスタと基板との間に寄生容量が形成されることから、電源電圧Ｖccが急激に変化したとき、この寄生容量に対する充放電によって誤動作を起こす場合があった。一般に、集積回路化される、例えばバイポーラ型トランジスタでは、ＰＮＰトランジスタのベース対基板間に寄生容量が形成されるため、図４の増幅回路でも、基板が接地（GND）となる場合において、カレントミラー構成のＰＮＰトランジスタＱ1 及びＱ2 のベース−接地（GND）間に寄生容量Ｃ1 が形成される。そして、電源電圧Ｖccの急激な変動時には、この寄生容量Ｃ1 に対し充放電が行われることになり、これによってカレントミラー回路、そして増幅回路が誤動作する。
【０００５】
図５には、電源電圧Ｖccの変化に対する出力電圧の変化が示されており、図４のロジック回路１の出力がＬで、トランジスタＱ1 ，Ｑ2 がオフ状態に制御されている場合であっても、電源電圧Ｖccが急激に上昇すると、トランジスタＱ2 がオンし、図５の矢印５０で示されるように、出力端子２の電圧が一時的に大きく低下してしまう。即ち、ＰＮＰトランジスタＱ1 及びＱ2 のベース−接地間には寄生容量Ｃ1 が存在することから、電源電圧Ｖccが上昇すると、ＰＮＰトランジスタＱ1 及びＱ2 のベース電位も電源電圧Ｖccに追従して上昇する。この電源電圧ＶccがｄＶ（Ｖ）だけ変化したとすると、次の式の電荷Ｑが寄生容量Ｃ1 に供給される。
Ｑ ＝ Ｃ1 ・ｄＶ
（Ｃ1 ：ＰＮＰトランジスタのベース−接地間寄生容量、ｄＶ：電源電圧の変化）
【０００６】
そして、充電電流の経路に抵抗が存在しないとき、充電電流ＩＣＨＧは以下の式で示すことができる。
ＩＣＨＧ＝ Ｑ／ｄｔ ＝（Ｃ1 ・ｄＶ）／ｄｔ
この式から、充電電流ＩＣＨＧは、電源電圧Ｖccの変化ｄＶが大きい場合、またこの電源電圧Ｖccが短時間で上昇する場合に、大きくなることが分かる。
【０００７】
そして、この充電電流ＩＣＨＧは、電源ノードから上記カレントミラー構成のトランジスタＱ1 及びＱ2 のエミッタを通って寄生容量Ｃ1 へ供給されるので、寄生容量Ｃ1 の充電が完了するまでの時間、トランジスタＱ1 及びＱ2 はオン状態となり、コレクタに電流が流れて誤動作を起こす。即ち、トランジスタＱ2 のコレクタ電流がトランジスタＱ6 と抵抗Ｒ1 と抵抗Ｒ2 から構成される出力段を駆動することから、出力端子２の電圧を一時的に低下させることになる。
【０００８】
本発明は上記問題点に鑑みてなされたものであり、その目的は、電源電圧が急激に変化した場合でも、出力電圧の一時的な低下を防止して誤動作を起こすことのない増幅回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１に係る発明は、増幅用トランジスタと、トランジスタに電源を供給することによって動作する第１増幅部とを備え、上記増幅用トランジスタの出力を第１増幅部へ入力する増幅回路において、入力端子を開放状態としかつ出力端子を上記第１増幅部の入力端子に接続し、共通の電源が供給される第２増幅部を設け、上記電源電力の変化時に、上記第２増幅部から上記第１増幅部内に形成された寄生容量へ電流を流すことにより、この第１増幅部内の寄生容量に対する充放電で生じる誤動作を抑制することを特徴とする。
上記第１増幅部としては、定電流回路等として機能するカレントミラー構成トランジスタ、エミッタ接地回路等その他の構成のトランジスタ、カレントミラー構成トランジスタとその他のトランジスタを組み合わせたものが用いられる。また、上記第２増幅部としては、カレントミラー構成トランジスタが用いられる。
請求項２に係る発明は、上記第１増幅部及び第２増幅部として、カレントミラー構成トランジスタを設け、上記第２増幅部のカレントミラー構成トランジスタの出力端子を上記第１増幅部のカレントミラー構成トランジスタのベース端子へ接続することを特徴とする。
【００１０】
本発明の構成によれば、第２増幅部の出力端子が第１増幅部の入力端子に接続されるので、電源電圧が急激に変化したときには、第２増幅部からの電流が第１増幅部の寄生容量に与えられることになり、これによって第１増幅部の寄生容量への充電が防止され、誤動作が生じなくなる。
【００１１】
上記請求項２の場合は、電源電圧の変化時には、第２増幅部内の寄生容量に電流が供給されることにより、第２増幅部のカレントミラー構成トランジスタがオンされ、このトランジスタからの電流が第１増幅部内の寄生容量に供給され、この寄生容量に電荷が蓄積（充電）されることにより、第１増幅部のカレントミラー構成トランジスタから第１増幅部内の寄生容量への充電電流の供給がなくなる。この結果、出力電圧が一時的に低下することもなく、誤動作の発生が防止される。
【発明の効果】
【００１２】
本発明の増幅回路によれば、電源電圧が急激に変化した場合でも、出力電圧の一時的な低下が防止され、誤動作を起こすことがないという効果がある。
【発明を実施するための最良の形態】
【００１３】
図１には、本発明の第１実施例に係り、電圧検出器の出力回路に用いられる増幅回路の構成が示されており、この第１実施例は、増幅回路内の第１増幅部と同等の構成の第２増幅部を設けたものである。図１において、入力部４の出力をベースへ入力する増幅用のＮＰＮトランジスタＱ5 が設けられ、このトランジスタＱ5 のコレクタに第１増幅部６の入力端子（IN）が接続される。この第１増幅部６の出力端子（OUT）には、接地（ＧＮＤ）との間に抵抗Ｒ1 が接続されると共に、ＮＰＮトランジスタＱ6 のベースが接続され、このトランジスタＱ6 のコレクタが抵抗Ｒ2 を介して電源（Ｖcc）に接続され、エミッタがGNDに接地され、このトランジスタＱ6 のコレクタと上記抵抗Ｒ2 との接続点に出力端子（OUTPUT）２が接続される。
【００１４】
上記第１増幅部６は、カレントミラー構成トランジスタ（第２実施例）、エミッタ接地回路等その他の構成のトランジスタ、或いはこれらを組み合わせたものからなり、上記第２増幅部７は、カレントミラー構成トランジスタからなる。即ち、第２増幅部７の入力端子（IN）をオープンとし、出力端子（OUT）を第１増幅部６の入力端子（IN）に接続し、これら増幅部６，７には電源電圧Ｖccを与えるように構成される。また、これらの第１増幅部６と第２増幅部７の内部には、集積回路化によってトランジスタのベース−接地（GND）間に寄生容量が生じている。
【００１５】
このような第１実施例の構成によれば、電源電圧Ｖccが急激に変動したとき、第２増幅部７で発生した電流が第１増幅部６へ入力され、この電流によって第１増幅部６内の寄生容量が充電されるので、第１増幅部６を構成するトランジスタの誤動作が生じなくなる。
【００１６】
図２には、第２実施例に係り、電圧検出器の出力回路に用いられる増幅回路の構成が示されており、この第２実施例は、第１増幅部及び第２増幅部として、カレントミラー回路を設けたものである。図２において、ロジック回路１、増幅用のＮＰＮトランジスタＱ5 ，Ｑ6 、抵抗Ｒ1 ，Ｒ2 、出力端子２の構成は、図４及び図１の構成と同様となっており、上記トランジスタＱ5 のコレクタに、ＰＮＰトランジスタＱ1 のベース及びコレクタが接続され、このトランジスタＱ1 にカレントミラー構成のＰＮＰトランジスタＱ2 が接続され、両トランジスタＱ1 ，Ｑ2 のエミッタに電源（Ｖcc）が供給される。このトランジスタＱ2 のコレクタにＮＰＮトランジスタＱ6 のベースと抵抗Ｒ1 の一端が接続されており、上記トランジスタＱ1 及びＱ2 からなるカレントミラー回路は、定電流回路等として機能する。
【００１７】
そして、第２実施例では、上記トランジスタＱ1 及びＱ2 のカレントミラー回路と同じ構成のＰＮＰトランジスタＱ3 及びＱ4 を配置しており、このトランジスタＱ3 のコレクタがオープン（開放）状態とされ、トランジスタＱ4 のコレクタが上記トランジスタＱ1 のベースに接続される。また、これらトランジスタＱ3 ，Ｑ4 のエミッタは共通の電源（Ｖcc）に接続される。このような構成の回路（バイポーラ型）では、集積回路基板が接地（GND）となる場合、上記トランジスタＱ1 及びＱ2 のベース−接地間に寄生容量Ｃ1 、上記トランジスタＱ3 及びＱ4のベース−接地間に寄生容量Ｃ2 がそれぞれ形成される。
【００１８】
このような第２実施例の構成によれば、電源電圧Ｖccが急激に上昇したとき、トランジスタＱ1 及びＱ2 のベース電圧も電源電圧Ｖccに追従して上昇するため、トランジスタＱ1 及びＱ2 のエミッタを通して寄生容量Ｃ1 へ充電電流が流れようとする。しかし、同時にトランジスタＱ3 及びＱ4 のベース電圧も電源電圧Ｖccに追従して上昇するため、寄生容量Ｃ2 にも充電電流が供給される。この充電電流は、電源からトランジスタＱ3 及びＱ4 のエミッタを通り寄生容量Ｃ2 に供給されるので、トランジスタＱ4 がオンしてコレクタ電流が流れ、このコレクタ電流がトランジスタＱ1 及びＱ2 のベースから寄生容量Ｃ1 へ電荷を供給することになり、この結果、トランジスタＱ1 及びＱ2 のエミッタから寄生容量Ｃ1 に対し充電電流が流れることが抑制される。
【００１９】
このようにして、ロジック回路１の出力がＬ（Low）のとき、電源電圧Ｖccが急激に上昇しても、トランジスタＱ1 及びＱ2 は誤動作することはなく、トランジスタＱ6 がオフ状態を維持するため、出力端子２の電位が一時的に低下することが抑制される。なお、上記トランジスタＱ4 のコレクタ電流は、トランジスタＱ3 とトランジスタＱ4 のエミッタの面積比を変化させることで調整することができる。
【００２０】
図３には、第１及び第２実施例の電源電圧Ｖccの変化に対する出力電圧の変化が示されており、図示されるように、電源電圧Ｖccが急激に上昇しても、出力電圧に従来の図５で示した一時的な変化（５０）は現れない。この結果、誤動作が抑制される。
【００２１】
第１及び第２実施例では、電圧検出器の出力回路に適用した例を示したが、本願発明の増幅回路は、その他の回路にも適用することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施例に係る増幅回路の構成を示す図である。
【図２】第２実施例に係る増幅回路の構成を示す図である。
【図３】実施例の増幅回路で得られる電源電圧及び出力電圧の変化を示す波形図である。
【図４】従来の増幅回路の構成を示す図である。
【図５】従来の増幅回路で得られる電源電圧及び出力電圧の変化を示す波形図である。
【符号の説明】
【００２３】
１…ロジック回路、            ４…入力部、
６…第１増幅部、              ７…第２増幅部、
Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 …ＰＮＰトランジスタ、
Ｑ5 ，Ｑ6 …ＮＰＮトランジスタ、
Ｒ1 ，Ｒ2 …抵抗。
【図１】
2008311983.tif 000003
【図２】
2008311983.tif 000004
【図３】
2008311983.tif 000005
【図４】
2008311983.tif 000006
【図５】
2008311983.tif 000007