(57)【要約】【課題】受動部品を有する場合であっても小型化が可能な半導体モジュール及びその製造方法を提供する。【解決手段】本発明の半導体モジュール１は、インターポーザ２と、能動面３Ａと裏面３Ｂとを有し、能動面３Ａがインターポーザ２と対向して配置された半導体チップ３と、上面４０Ａに配線パターンを有し、上面４０Ａとは反対側の裏面４０Ｂを半導体チップ３の裏面３Ｂに対向して配置されたテープ基板４０と、テープ基板４０の上面４０Ａに実装されて配線パターンに電気的に接続された複数の受動部品４と、を備え、テープ基板４０は、配線パターンに接続する複数のアウタリード６とを有し、アウタリード６を介して配線パターンがインターポーザ２に電気的に接続されている。【選択図】図１
2008311347.tif 000002
【特許請求の範囲】
【請求項１】
インターポーザと、
能動面と裏面とを有し、前記能動面が前記インターポーザと対向して配置された半導体チップと、
第１の面に配線パターンを有し、前記第１の面とは反対側の第２の面を前記半導体チップの前記裏面に対向して配置されたテープ基板と、
前記テープ基板の前記第１の面に実装されて前記配線パターンに電気的に接続された複数の受動部品と、を備え、
前記テープ基板は、前記配線パターンに接続する複数の外延リードを有し、当該外延リードを介して前記配線パターンが前記インターポーザに電気的に接続されていることを特徴とする半導体モジュール。
【請求項２】
前記外延リードは、その先端に金バンプまたはハンダバンプを有していることを特徴とする請求項１記載の半導体モジュール。
【請求項３】
前記半導体チップは、前記インターポーザに対してフリップチップ実装されていることを特徴とする請求項１または２記載の半導体モジュール。
【請求項４】
能動面と裏面とを有する半導体チップと、第１の面側に形成された配線パターンと当該配線パターンに接続する外延リードとを有するテープ基板と、を用意し、
インターポーザに、前記能動面が前記インターポーザと対向するようにして前記半導体チップを実装する工程と、
前記半導体チップの前記裏面に、前記第１の面とは反対側の第２の面を対向させて前記テープ基板を貼り合わせる工程と、
前記テープ基板の前記第１の面上に受動部品を実装する工程と、
前記インターポーザと前記配線パターンとを、前記外延リードを介して電気的に接続する工程と、を含むことを特徴とする半導体モジュールの製造方法。
【請求項５】
前記第１のインターポーザに前記半導体チップを実装した後、当該半導体チップに前記テープ基板を貼り合わせることを特徴とする請求項４に記載の半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュール及びその製造方法に関するものである。
【背景技術】
【０００２】
電子機器の小型化及び高性能化等を目的として、複数の半導体チップ及び受動部品等をインターポーザ上に搭載することによってモジュールを形成する、ＭＣＭ（Multi Chip Module）、ＳｉＰ（System in a Package）等と呼ばれる半導体モジュールが案出されている。下記特許文献には、半導体モジュールに関する技術の一例が開示されている。
【特許文献１】特開平５−２０６３７９号公報
【特許文献２】特開平１１−２２００８９号公報
【特許文献３】特開２００２−３５９３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
受動部品を有する半導体モジュールにおいて、インターポーザ上に半導体チップと受動部品とを並べて配置する場合、受動部品を配置するための領域を確保しなければならず、半導体モジュールの小型化、特に、インターポーザの表面と平行な面内における半導体モジュールの小型化が困難となる。
【０００４】
また、インターポーザ上に半導体チップと受動部品とを並べて配置するために、製造工程がインターポーザと半導体チップ及び受動部品のそれぞれとを接続する工程を有する場合、その工程が複雑又は煩雑になる可能性がある。
【０００５】
本発明はこのような事情に鑑みてなされたものであって、受動部品を有する場合であっても小型化が可能な半導体モジュール及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明の半導体モジュールは、上記課題を解決するために、インターポーザと、能動面と裏面とを有し、能動面がインターポーザと対向して配置された半導体チップと、第１の面に配線パターンを有し、第１の面とは反対側の第２の面を半導体チップの裏面に対向して配置されたテープ基板と、テープ基板の第１の面に実装されて配線パターンに電気的に接続された複数の受動部品と、を備え、テープ基板は、配線パターンに接続する複数の外延リードを有し、当該外延リードを介して配線パターンがインターポーザに電気的に接続されていることを特徴とする。
【０００７】
本発明の半導体モジュールによれば、半導体チップをその能動面側を対向させてインターポーザに実装するとともに、半導体チップの裏面側に配置したテープ基板上に受動部品を配置するようにしたので、半導体モジュールの小型化、特にインターポーザの表面に平行な面内における半導体モジュールの小型化を実現することができる。さらに、本発明では、テープ基板を用いており、半導体モジュールの高さ方向における小型化、すなわち薄型化を実現することができる。また、本発明によれば、複数のリードを一括してインターポーザに接続することにより、ワイヤレスボンディングとすることができるので、半導体モジュールを製造する時の工程の複雑化等を抑制することができる。
【０００８】
また、外延リードは、その先端に金バンプまたはハンダバンプを有していることが好ましい。
このような構成によれば、リードの先端に設けられた金バンプまたはハンダバンプにより、リードとインターポーザ側接続端子との接続部分の信頼性が向上し、テープ基板とインターポーザとを良好に接続することができる。
【０００９】
また、半導体チップは、インターポーザに対してフリップチップ実装されていることが好ましい。
このような構成によれば、半導体チップの能動面とインターポーザとを良好に接続することができる。また、このようなワイヤレスボンディングを採用することにより、半導体モジュールを製造する時の工程の複雑化等を抑制することができる。
【００１０】
本発明の半導体モジュールの製造方法は、能動面と裏面とを有する半導体チップと、第１の面側に形成された配線パターンと当該配線パターンに接続する外延リードとを有するテープ基板と、を用意し、インターポーザに、能動面がインターポーザと対向するようにして半導体チップを実装する工程と、半導体チップの裏面に、第１の面とは反対側の第２の面を対向させてテープ基板を貼り合わせる工程と、テープ基板の第１の面上に受動部品を実装する工程と、インターポーザと配線パターンとを、外延リードを介して電気的に接続する工程と、を含むことを特徴とする。
【００１１】
本発明の半導体モジュールの製造方法によれば、半導体チップをその能動面側を対向させてインターポーザに実装するとともに、半導体チップの裏面側に配置したテープ基板上に受動部品を配置するようにしたので、半導体モジュールの小型化、特にインターポーザの表面に平行な面内における半導体モジュールの小型化を実現することができる。さらに、本発明では、テープ基板を用いており、半導体モジュールの高さ方向における小型化、すなわち薄型化を実現することができる。また、本発明によれば、複数のリードを一括してインターポーザに接続することにより、ワイヤレスボンディングとすることができるので、半導体モジュールを製造する時の工程の複雑化等を抑制することができる。
【００１２】
また、第１のインターポーザに半導体チップを実装した後、半導体チップにテープ基板を貼り合わせることが好ましい。
このような製造方法によれば、テープ基板は複数のリードを有していることから、インターポーザに半導体チップを実装した後にテープ基板を半導体チップ上に貼り合わせることによって、インターポーザに対する半導体チップの位置決め精度が向上するとともに作業性が良くなるという利点がある。
【発明を実施するための最良の形態】
【００１３】
＜半導体モジュール＞
本発明の半導体モジュールについて説明する。図１は、本実施形態に係る半導体モジュール１を模式的に示す斜視図、図２は、断面図であって、図１のＡ−Ａ線断面矢視図に相当する。また、図３は、本実施形態に係る半導体モジュール１の一部を拡大した平面図である。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００１４】
図１、図２及び図３において、半導体モジュール１は、インターポーザ２と、能動面３Ａと裏面３Ｂとを有し、能動面３Ａがインターポーザ２と対向するように配置された半導体チップ３と、半導体チップ３の裏面３Ｂと対向するように配置されたテープ基板４０と、テープ基板４０上又はインターポーザ２上に配置された受動部品４とを備えている。本発明の半導体モジュール１は、ＴＡＢ（Tape Automated Bonding）技術を用いたパッケージである。
【００１５】
インターポーザ２は、半導体チップ３の能動面３Ａに対向する上面２Ａと、その上面２Ａとは反対側の下面２Ｂとを有している。
【００１６】
テープ基板４０は、半導体チップ３の裏面３Ｂに対向する下面４０Ｂ（第２の面）と、その下面４０Ｂとは反対側の上面４０Ａ（第１の面）とを有している。
【００１７】
半導体チップ３は、インターポーザ２の上面２Ａに実装され、その能動面３Ａとインターポーザ２の上面２Ａとが電気的に接続されている。また、半導体チップ３の裏面３Ｂとテープ基板４０の下面４０Ｂとは、例えば樹脂等の接着剤で接着されている。
【００１８】
インターポーザ２は、例えばエポキシ樹脂、ポリイミド樹脂等の合成樹脂（有機材料）、セラミックス、及びガラス等の絶縁性の材料によって形成された基板と、その基板に形成された導電性の配線パターンとを備えている。
【００１９】
テープ基板４０は、例えばポリエステル樹脂、ポリイミド樹脂等の合成樹脂（有機材料）によって形成された絶縁性の薄膜フィルム４１（図２参照）と、その上面４０Ａ側に形成された導電性の配線パターンとを備えている。この配線パターンは、複数の電極（端子）を含むＣｕ配線からなる。
【００２０】
半導体チップ３は、シリコン基板を含み、トランジスタ、メモリ素子等を含む電子回路（集積回路）を有する。
【００２１】
受動部品４は、抵抗、コンデンサ、及びインダクタ等を含む。本実施形態においては、半導体モジュール１が複数の受動部品４を備えている。インターポーザ２及びテープ基板４０に複数の受動部品が実装されている。
【００２２】
インターポーザ２の上面２Ａには、端子５、１２が形成されており、テープ基板４０の上面４０Ａには、端子８（第１の端子）が形成されている。この端子８は、テープ基板４０の上面４０Ａに形成された配線パターンの一部であって、配線パターンは、端子８、配線７によって構成される。
【００２３】
端子５、端子８及び端子１２はそれぞれ電極パッド（ランド）であり、これら端子５，８、１２の表面は例えば金（Ａｕ）によってメッキされている。以下の説明においては、端子５、８、１２を適宜、電極パッド５，８，１２と称する。
【００２４】
電極パッド８は、複数の受動部品４に対応するように、テープ基板４０の上面４０Ａにおいて複数形成されている。図１及び図３において、受動部品４は、テープ基板４０の上面４０Ａに６つ配置されており、電極パッド８は、１つの受動部品４に対して２つずつ、全部で１２箇所に形成されている。そして、これらの電気パッド８に対応して、電気パッド５も１２箇所に形成されている。この場合、電気パッド８は、テープ基板４０の上面４０Ａの対向する二辺に沿って並ぶように形成されている。
【００２５】
薄膜フィルム４１の側縁には、配線７とそれぞれ電気的に接続するアウタリード６（外延リード）が設けられている。このアウタリード６は、配線７に接続して、上面４０Ａから外延して形成されており、配線７との接続部、すなわち薄膜フィルム４１の側縁において、インターポーザ２側にガルウィング状に折り曲げられている。
【００２６】
アウタリード６の先端には、端子４２が形成され、端子４２の下面には、不図示のバンプが形成されている。そして、このバンプを介して端子４２と端子５が電気的に接続され、テープ基板４０上の電極パッド８がインターポーザ２と電気的に接続されることになる。
端子８、配線７、外延リード６、端子４２から構成される部材を、配線リード１９と呼ぶ。
【００２７】
なお、端子４２も電極パッド（ランド）であり、端子４２の表面は例えば金（Ａｕ）によってメッキされている。以下の説明においては、端子４２を適宜、電極パッド４２と称する。
【００２８】
なお、図１において、アウタリード６は１２本形成され、端子４２は１２個形成されている。また、アウタリード６は、Ｃｕ配線からなり、電気パッド４２の下面に形成されたバンプは金及び無鉛はんだからなる。
【００２９】
本実施形態においては、図１，２において、テープ基板４０は、半導体チップ３の裏面３Ｂに対して下面４０Ｂ側を対向させた状態で貼り合わされている。半導体チップ３の裏面３Ｂとテープ基板４０の下面４０Ｂとは接着剤３５によって接続されている。接着剤３５としては、例えば樹脂等を用いることができる。
【００３０】
また、本実施形態では、インターポーザ２に対して、半導体チップ３がフリップチップ実装されている。半導体チップ３の能動面３Ａには、金及び無鉛はんだの少なくとも一方を含むバンプ３０が形成されている。また、インターポーザ２の上面２Ａには、半導体チップ３のバンプ３０と電気的に接続可能な接続端子２１が形成されている。そして、半導体チップ３がインターポーザ２に対してフリップチップ実装されることによって、インターポーザ２の上面２Ａと半導体チップ３の能動面３Ａとが電気的に接続される。本実施形態では、フリップチップ実装において、バンプ３０と接続端子２１とを位置合わせし、荷重を加えつつ所定の方向に振動させ、その摩擦熱によってバンプ３０と接続端子２１とを機械的且つ電気的に接続する方法（超音波接合）が用いられる。
【００３１】
半導体チップ３をインターポーザ２上に実装する際の接合材としては、異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）、異方性導電ペースト（ＡＣＰ：Anisotropic Conductive Paste）、非導電性フィルム（ＮＣＦ：Non Conductive Film）、及び非導電性ペースト（ＮＣＰ：Non Conductive Paste）の少なくとも一つを用いることができる。また、実装する際、加熱しつつ加圧するようにしてもよいし、超音波を作用させながら実装してもよい。なお、接合材を用いない場合には、半導体チップ３をインターポーザ２に実装した後、半導体チップ３とインターポーザ２との間にアンダーフィル材を充填してもよい。
【００３２】
また、半導体チップ３は、インターポーザ２の上面２Ａの一部の領域２Ｃに実装されている。以下の説明において、インターポーザ２の上面２Ａのうち、半導体チップ３が実装される領域２Ｃを適宜、実装領域２Ｃ、と称する。
【００３３】
本実施形態においては、インターポーザ２の上面２Ａのうち半導体チップ３が実装された実装領域２Ｃ以外の非実装領域２Ｄにも、受動部品４が実装されている。受動部品４は、インターポーザ２の上面２Ａに形成された電極パッド１２と電気的に接続される。本実施形態においては、受動部品４及びその受動部品４と接続される電極パッド１２の少なくとも一部は、実装領域２Ｃに実装された半導体チップ３を囲むように複数設けられている。
【００３４】
また、インターポーザ２のうち、半導体チップ３が実装される上面２Ａとは反対側の下面２Ｂには、例えばマザーボード等の外部機器と電気的に接続可能な端子１３が形成されている。本実施形態においては、端子１３は、はんだボールによって形成されている。
【００３５】
また、インターポーザ２の上面２Ａ側に実装された半導体チップ３、当該半導体チップ３の裏面３Ｂ側に実装されたテープ基板４０、当該テープ基板４０上に実装された受動部品４等は、樹脂１４（図２）によって覆われている。樹脂１４は型（モールド）を形成する。図１においては、樹脂１４は省略されている。
【００３６】
なお、電極パッド５，８，１２やアウタリード６の数は上記した数に特に限定されるものではなく、必要な数だけ適宜設けられる。
【００３７】
［半導体モジュールの製造方法］
次に、半導体モジュール１を製造する手順の一例について図４〜図９を用いて説明する。なお、本実施形態においては、既存の半導体チップ３を用いて半導体モジュール１を構成してもよいし、以下に説明するように半導体チップ３を始めから形成することとしてもよい。
【００３８】
シリコン基板の第１面に集積回路等を形成し能動面３Ａとし、その能動面３Ａにバンプ３０を形成した後、それを図５に示すようにダイシング（切断）して半導体チップ３を得る。
一方、インターポーザ２の上面２Ａには接続端子２１、及び電極パッド５、電極パッド１２を形成する。
そして、図４（ａ）に示すように、インターポーザ２の実装領域２Ｃに、半導体チップ３を、その能動面３Ａがインターポーザ２の上面２Ａに対向するように配置する。そして、図４（ｂ）に示すように、半導体チップ３をインターポーザ２上にフリップチップ実装する。この実装によって、半導体チップ３とインターポーザ２とが電気的に接続される。
【００３９】
このフリップチップ実装には、金属圧着式、ろう材や異方性導電材を用いた加圧加熱式、超音波振動式（超音波加熱方式）などを用いることができる。本実施形態では、上述したように超音波接合（Ａｕ−Ａｕ接合）することにより、狭ピッチに対応した電気接続を可能としている。これは、半導体チップ３のバンプ３０とインターポーザ２の接続端子２１との接合に留まらず、能動面３Ａと上面２Ａとの接着性を向上させる手段としても有効である。
【００４０】
また、別の工程においてテープ基板４０を形成する。なお、本実施形態においては、既存のテープ基板４０を用いて半導体モジュール１を構成してもよいし、以下に説明するようにテープ基板４０を始めから形成することとしてもよい。
【００４１】
テープ基板４０は、図６に示すように、ポリイミドテープなどに代表される薄膜フィルム４１の絶縁基材に、Ｃｕから成る配線リード１９を載置して接着することで形成する。配線リード１９の一部はアウタリード６として薄膜フィルム４１から外延しており、配線リード１９の両先端には、電極パッド８及び電極パッド４２を形成されている。
【００４２】
そして、図４（ｃ）に示すように、このテープ基板４０を、半導体チップ３の裏面３Ｂに、下面４０Ｂを対向させた状態で、接着剤３５によって張り合わせる。この接着剤３５は、例えばインクジェット法、ディスペンス法、印刷法等を用いて、半導体チップ３の裏面３Ｂ及びテープ基板４０の下面４０Ｂの少なくとも一方に供給可能である。
【００４３】
次に、図４（ｄ）に示すように、インターポーザ２の電極パッド５とテープ基板４０の電極パッド４２とを電気的に接続する。
この電極パッド５と電極パッド４２とを接続する方法としては、図７に示すような、一括ボンディング方式を採用することができる。これは、あらかじめ電極パッド４２に不図示のバンプを形成しておき、１２対の電極パッド５と電極パッド４２をそれぞれ対向させた状態で、加圧圧着治具５０によって一括して加圧を行う、Ａｕ−Ａｕ熱圧着方法である。
この電気的な接続によって、後工程でテープ基板４０の電極パッド８に載置される受動部品４とインターポーザ２とが電気的に接続されることになる。
【００４４】
そして、図４（ｅ）に示すように、テープ基板４０の電極パッド８上及び、インターポーザ２の電極パッド１２上に、受動部品４を載置してそれぞれ接続する。例えば、電極パッド８上の受動部品４は、図３に示すように配置することができる。
【００４５】
ここで、受動部品４と電極パッド８または電極パッド１２とは、導電性材料を含む接着剤を介することによって、電気的に接続（ボンディング）される。この接着剤としては、例えば導電性樹脂、無鉛はんだ等を用いることができる。そして、この接着剤は、例えばインクジェット法、ディスペンス法、印刷法等を用いて、受動部品４及びインターポーザ２の電極パッド８の少なくとも一方に供給可能である。
【００４６】
最後に、図４（ｅ）に示すように、インターポーザ２の上面２Ａ側に実装された半導体チップ３、テープ基板４０、受動部品４、アウタリード６等を覆うように、モールドを形成するための樹脂１４を供給する。
【００４７】
また、インターポーザ２のうち、半導体チップ３が実装される上面２Ａとは反対側の下面２Ｂに、例えばマザーボード等の外部機器と電気的に接続可能なはんだボール等の端子１３を形成する。
【００４８】
以上説明したように、本実施形態によれば、インターポーザ２に、能動面３Ａを対向させて半導体チップ３を実装するとともに、半導体チップ３の裏面３Ｂと対向するように受動部品４が接続されたテープ基板４０を配置するようにしたので、半導体モジュール１の小型化、特にインターポーザ２の表面（上面２Ａ、下面２Ｂ）、及びテープ基板４０の表面（上面４０Ａ、下面４０Ｂ）と平行な面内における半導体モジュール１の小型化を実現することができる。
【００４９】
すなわち、受動部品４を有する半導体モジュール１において、全ての受動部品４を、例えばインターポーザ２の上面２Ａに設け、インターポーザ２上に半導体チップ３と受動部品４とを並べるように配置する場合、受動部品４を配置するための領域を確保しなければならず、半導体モジュール１の小型化、特に、インターポーザ２の上面２Ａと平行な面内における半導体モジュール１の小型化が困難となる。
【００５０】
本実施形態においては、図２に示すように、半導体モジュール１に実装される受動部品４の少なくとも一部を、半導体チップ３を介してテープ基板４０上に実装するようにしたので、半導体モジュール１の小型化を実現することができる。
【００５１】
また、本実施形態においては、半導体モジュール１を製造する際、インターポーザ２とテープ基板４０とを電気的に接続した後、すなわち、インターポーザ２の電極パッド５に対してテープ基板４０の配線リード１９を接続した後に、インターポーザ２に受動部品４を実装するようにしたので、インターポーザ２上の受動部品４が加圧圧着治具５０による接続の妨げになることを避けることができる。これにより、半導体モジュール１を製造する際の工程の複雑化等を抑制できる。
【００５２】
また、本実施形態の配線リード１９は、その先端に電極パッド４２を備えたバンプ付のリードであることから、治具による加圧によって断線することもなく、電極パッド５との電気的接続を良好にすることができる。
【００５３】
また、本実施形態においては、半導体チップ３上に、受動部品４とインターポーザ２とを電気的に接続する配線パターンを有したテープ基板４０を備えたことから、半導体チップ３側の裏面３Ｂに配線パターンを形成する必要がなく、各部材を組み立てるだけでよいことになる。これにより、製造工程が簡略化され、半導体モジュール１を製造する際の工程の複雑化等を抑制できる。
【００５４】
また、テープ基板４０を用いることで、半導体モジュール１の高さ方向における小型化、すなわち薄型化を実現することができる。
【００５５】
＜他の製造方法＞
本発明の半導体モジュールの製造方法の他の実施形態について図８及び図９を用いて説明する。
上述の実施形態においては、インターポーザ２に半導体チップ３を先に実装し、その後半導体チップ３上にテープ基板４０を実装するようにしたが、他の実施形態においては、半導体チップ３とテープ基板４０とを先に貼り合わせ、その後、テープ基板４０を備えた半導体チップ３をインターポーザ２に実装するようにしてもよい。
【００５６】
例えば、図８に示すように、テープ基板４０上を下面４０Ｂ側を上にした状態で、半導体チップ３を裏面３Ｂを下面４０Ｂに対向させて配置し、半導体チップ３とテープ基板４０とを貼り合わせる。その後、一体となされた半導体チップ３とテープ基板４０とを裏返して、図４（ｃ）に示すように、インターポーザ２の上面２Ａに対向させる。この後の工程は、先に述べた製造方法と同様である。
【００５７】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもなく、上記各実施形態を組み合わせても良い。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００５８】
例えば、上述の実施形態においては、インターポーザ２の上面２Ａに、受動部品４を接続可能な領域２Ｄを設けているが、所定数の受動部品４の全てをテープ基板４０の上面４０Ａに接続可能であるならば、領域２Ｄは無くてもよい。こうすることにより、より一層、半導体モジュール１を小型化することができる。
【００５９】
また、上述の実施形態においては、インターポーザ２上に受動部品４を実装する工程と、テープ基板４０上に受動部品４を実装する工程とを同時に行うこととしたが、電極パッド４２を電極パッド５に接続する前に、テープ基板上の受動部品のみ実装しても良い。
【００６０】
また、上述の実施形態においては、電極パッド４２にバンプを備える構成としたが、インターポーザ２の電極パッド５上にバンプを設けるようにしてもよい。
【図面の簡単な説明】
【００６１】
【図１】本実施形態に係る半導体モジュールを模式的に示す斜視図である。
【図２】本実施形態に係る半導体モジュールの側断面図であって、図１のＡ−Ａ線断面矢視図に相当する図である。
【図３】本実施形態に係る半導体モジュールの一部を拡大した平面図である。
【図４】本実施形態に係る半導体モジュールを製造する手順の一例を説明するための図である。
【図５】本実施形態に係る半導体モジュールを製造する手順の一例を説明するための図である。
【図６】本実施形態に係る半導体モジュールを製造する手順の一例を説明するための図である。
【図７】本実施形態に係る半導体モジュールを製造する手順の一例を説明するための図である。
【図８】本実施形態に係る半導体モジュールを製造する手順の他の例を説明するための図である。
【符号の説明】
【００６２】
１…半導体モジュール、２…インターポーザ、２Ａ…上面、３…半導体チップ、３Ａ…能動面、３Ｂ…裏面、４…受動部品、５，８，１２…電極パッド（端子）、７…配線、６…アウタリード（外延リード）、１０…接続端子、１９…配線リード、２Ｃ…実装領域、２Ｄ…領域、４０…テープ基板、４０Ａ…上面、４０Ｂ…下面、４２…電極パッド（端子）
【図１】
2008311347.tif 000003
【図２】
2008311347.tif 000004
【図３】
2008311347.tif 000005
【図４】
2008311347.tif 000006
【図５】
2008311347.tif 000007
【図６】
2008311347.tif 000008
【図７】
2008311347.tif 000009
【図８】
2008311347.tif 000010