(57)【要約】【課題】鉛（Ｐｂ）フリー化及び層間絶縁膜の低強度に対応したフリップチップ実装の接続性を確保するとともに、この接合部分の高い信頼性をも確保する半導体装置の製造方法を提供する。【解決手段】第１の基板２の第１の電極６上に第１のバンプ電極８を形成する工程と、第２の基板３の第２の電極１０上であって第１のバンプ電極８の融点より低い融点を持つ第２のバンプ電極１１を形成する工程と、第１の基板２と第２の基板３とを対向させて、第１のバンプ電極８と第２のバンプ電極１１とを配置させる工程と、第１の基板２と第２の基板３との間にアンダーフィル１２を充填し、アンダーフィル１２を硬化させる工程と、第１のバンプ電極８と第２のバンプ電極１１を第１のバンプ電極８の融点より高い温度において溶融し、第１のバンプ電極８の融点と第２のバンプ電極１１の融点の中間の融点を有する第３のバンプ電極１３を形成する工程とを備える。【選択図】図６
2008071792.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板の第１の電極上に第１のバンプ電極を形成する工程と、
第２の基板の第２の電極上であって前記第１のバンプ電極の融点より低い融点を持つ第２のバンプ電極を形成する工程と、
前記第１の基板と前記第２の基板とを対向させて、前記第１のバンプ電極と前記第２のバンプ電極とを配置させる工程と、
前記第１の基板と前記第２の基板との間にアンダーフィルを充填し、前記アンダーフィルを硬化させる工程と、
前記第１のバンプ電極と前記第２のバンプ電極を前記第１のバンプ電極の融点より高い温度において溶融し、前記第１のバンプ電極の融点と前記第２のバンプ電極の融点の中間の融点を有する第３のバンプ電極を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１のバンプ電極と前記第２のバンプ電極を配置させる工程は、前記第１のバンプ電極の融点より低く、前記第２のバンプ電極が溶融する温度に加熱し、前記第１のバンプ電極に前記第２のバンプ電極を接合する工程を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１のバンプ電極は、錫、または錫と銀若しくは銅の合金であることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第２のバンプ電極は、錫とビスマスの合金、または錫とインジウムの合金であることを特徴とする請求項１ないし請求項３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第１のバンプ電極の体積は前記第２のバンプ電極の体積よりも大きいことを特徴とする請求項１ないし請求項４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に基板上の外部端子にアンダーバンプメタル膜を介してバンプ電極を形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の実装にはフリップチップ方式が採用されている。このフリップチップ方式は、半導体チップの外部端子（ボンディングパッド）と配線基板の外部端子との間をバンプ電極により電気的に接続しかつ機械的に接合する方式である。フリップチップ方式は、この半導体チップと配線基板との実装に限らず、半導体チップ同士の実装や配線基板同士の実装にも採用されている。フリップチップ方式においては、ボンディングワイヤ方式のワイヤの引き回しがなくなるので、実装面積を縮小することができ、半導体装置の小型化を実現することができる。
【０００３】
バンプ電極には一般的にはんだが使用されており、はんだはめっき法、印刷法又は蒸着法により形成されている。形成されたバンプ電極は、半導体チップ側のバンプ電極と配線基板側のバンプ電極とを位置合わせし接触させた後、リフロー工程を経て接続される。さらに、この接続の信頼性を確保するために、半導体チップと配線基板との間隙にアンダーフィル（封止樹脂）を充填して半導体装置が完成する。
【０００４】
このように製造される半導体装置においては、上述したリフロー工程直後の冷却の際に、半導体チップと配線基板との熱収縮差に起因して、接続箇所であるバンプ電極の部分、またはバンプ電極の下に形成されている電極パッドの部分に応力が集中する。特に、半導体チップの電極パッド下には、機械的に脆弱な層間絶縁膜が存在し、この層間絶縁膜が破壊されると断線の生ずる可能性が高くなる。
【０００５】
フリップチップ方式において用いられるはんだは、例えば鉛錫（Ｐｂ−５Ｓｎ）合金等に代表される柔らかくクリープ性に優れたはんだであるため、層間絶縁膜を破壊せずに熱収縮による応力の発生をはんだで吸収することが可能であった。但し、近年の鉛フリー化にあわせて鉛（Ｐｂ）の入らないはんだが用いられることも多いが、このようなはんだは上述の鉛（Ｐｂ）入りのはんだに比べて硬いため、層間絶縁膜への応力をはんだで吸収することが難しく、層間絶縁膜へ応力が集中することを避けることができない。
【０００６】
また、半導体装置の小型化に合わせて一定のインピーダンスを保ちつつ配線の幅を細くしていくと層間絶縁膜の誘電率が下がり、結果として層間絶縁膜の強度も下がることになる。そのため、応力の集中によって層間絶縁膜の破壊される可能性がより高くなる。
【０００７】
このような状況下において、リフローの温度を低くして行うことにより、発生する応力を小さくする方法が開示されている（下記、特許文献１参照）。
【０００８】
特許文献１に開示された発明では、半導体チップ側のバンプ電極に錫銀（Ｓｎ−３．５Ａｇ）合金（融点２２１℃）等を用い、配線基板側のバンプ電極に錫ビスマス（Ｓｎ−５７Ｂｉ）合金（融点１３９℃）等の低融点はんだを採用することで低温での接続が可能となり、半導体チップと配線基板との熱収縮差を低くすることができることから、応力の集中を防ぎ、層間絶縁膜の破壊を抑えることができるとされる。
【特許文献１】特開２０００−３０７２２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記特許文献１に開示された発明のように、半導体チップと配線基板とを低融点のバンプ電極を溶融することで接続すると、例えば半導体装置が駆動することによる発熱等により、再度バンプ電極の溶融を生じさせることになる。また、再溶融が生じることによって半導体チップと配線基板との接続強度の低下も招くことになる。
【００１０】
本発明は上記課題を解決するためになされたものであり、本発明の目的は、鉛（Ｐｂ）フリー化及び層間絶縁膜の低強度に対応したフリップチップ実装の接続性を確保するとともに、この接合部分の高い信頼性をも確保する半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の実施の形態に係る特徴は、半導体装置の製造方法において、第１の基板の第１の電極上に第１のバンプ電極を形成する工程と、第２の基板の第２の電極上であって第１のバンプ電極の融点より低い融点を持つ第２のバンプ電極を形成する工程と、第１の基板と第２の基板とを対向させて、第１のバンプ電極と第２のバンプ電極とを配置させる工程と、第１の基板と第２の基板との間にアンダーフィルを充填し、アンダーフィルを硬化させる工程と、第１のバンプ電極と第２のバンプ電極を第１のバンプ電極の融点より高い温度において溶融し、第１のバンプ電極の融点と第２のバンプ電極の融点の中間の融点を有する第３のバンプ電極を形成する工程とを備える。
【発明の効果】
【００１２】
本発明によれば、鉛（Ｐｂ）フリー化及び層間絶縁膜の低強度に対応したフリップチップ実装の接続性を確保するとともに、この接合部分の高い信頼性をも確保する半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１４】
（第１の実施の形態）
まず、第１の実施の形態に係る半導体装置の構成を説明する。本発明の実施の形態に係る半導体装置１は、図１に示す第１の基板及び図２に示す第２の基板を備えている。この第１の基板はフリップチップ方式において接合される半導体チップ２として使用される。第１の実施の形態では、第２の基板として配線基板３を用いる例を挙げて説明するが、この第２の基板は、第１の基板同様の半導体チップ２、または絶縁基板、ガラス基板等であっても良い。
【００１５】
図１に示す半導体チップ２は、例えばシリコン単結晶基板４を主体に形成されている。図１では図示していないが、シリコン単結晶基板４の主面にはトランジスタ、抵抗、容量等の素子が配設されるとともに、素子間を結線する配線が配設され、集積回路が構築されている。なお、図１においては、複数層の配線とこの上下配線間に配設される層間絶縁膜等を総称して下地層５とし、簡略化して図示している。
【００１６】
シリコン単結晶基板４上には、下地層５を介在して外部端子（ボンディングパッド）６が配設されている。外部端子６は、図示していないが、配線を通じて集積回路に電気的に接続されている。外部端子６は、複数層の配線のうち最終層の配線と同一層に同一材料により形成されており、例えばシリコンやタングステンが微量に添加されたアルミニウム合金膜を主体として形成されている。また、例えば、外部端子６は、アルミニウム合金膜の単層膜か、バリアメタル膜、アルミニウム合金膜、反射防止膜のそれぞれを順次積層した複合膜により形成されている。
【００１７】
外部端子６上を含み、シリコン単結晶基板４の全域にはパッシベーション膜（最終保護膜）７が配設されている。図１では簡略化して図示しているが、パッシベーション膜７は、例えば、緻密な膜質を有するプラズマＣＶＤ法により成膜されたシリコン窒化膜と、このシリコン窒化膜上のポリイミドとを積層した複合膜により形成されている。パッシベーション膜７の外部端子６上には、パッシベーション膜７を部分的に取り除いて形成された開口が配設されている。この開口の平面サイズは、通常、製造プロセス上のアライメント余裕寸法を加味して、外部端子６が配設された領域と重複する領域内において、外部端子６の平面サイズに比べて小さく設定されている。
【００１８】
外部端子６及びパッシベーション膜７上であって、図１には図示していないアンダーバンプメタル膜上には第１のバンプ電極８が形成されている。図１に示す第１のバンプ電極８は、リフロー処理が行われて、溶融、凝固させて球体に成型されている。第１のバンプ電極８は、錫（Ｓｎ）または錫（Ｓｎ）と銀（Ａｇ）若しくは銅（Ｃｕ）の合金で構成されており、合金については、具体的には、例えば、Ｓｎ−３．５Ａｇ若しくはＳｎ−０．７Ｃｕが好適に用いられる。
【００１９】
この第１のバンプ電極８はめっき法、印刷法、蒸着法、ボール搭載法、ディップ法等で形成される。例えば、錫銀（Ｓｎ−Ａｇ）合金をめっき法で形成するには、合金めっき法または錫（Ｓｎ）と銀（Ａｇ）の単層めっきを溶解して合金を得る積層めっき法により形成することができる。
【００２０】
図２に示す配線基板３には、例えば、ガラスエポキシ樹脂またはセラミック等から成る基板９上に、例えば、銅（Ｃｕ）によって形成された外部接続端子１０が形成されている。外部接続端子１０上には、半導体チップ２の外部端子６と配線基板９の外部接続端子１０との間を第１のバンプ電極８と接して電気的に接続しかつ機械的に接合する第２のバンプ電極１１が形成されている。この第２のバンプ電極１１は、上述しためっき法、印刷法等によって形成され、第１のバンプ電極８同様、リフロー工程を経て球体に成形されている。
【００２１】
第２のバンプ電極１１は、錫ビスマス（Ｓｎ−Ｂｉ）の合金、または錫インジウム（Ｓｎ−Ｉｎ）の合金で形成されており、より具体的には、Ｓｎ−５８Ｂｉの合金または、Ｓｎ−５２Ｉｎの合金が好適に用いられる。
【００２２】
さらに、接合後のバンプ電極（後述する第３のバンプ電極）の再溶融を防ぎ、接続の信頼性を確保するため、接合後のビスマス（Ｂｉ）の含有量を第３のバンプ電極に対して１５重量％以下、またはインジウム（Ｉｎ）の場合は１０重量％以下となるようにする。そのため、第２のバンプ電極１１がＳｎ−５８Ｂｉの合金である場合には、その体積を第１のバンプ電極８の体積の３０％以下とし、或いは第２のバンプ電極１１がＳｎ−５２Ｉｎの合金である場合には、その体積を第１のバンプ電極８の体積の２５％以下とする。
【００２３】
次に、図１ないし図６を使用し、上述の半導体装置１の製造方法を説明する。まず最初に、図１に示す半導体チップ２を準備する。この半導体チップ２は、シリコン単結晶基板４の主面に、層間絶縁膜、集積回路、集積回路の素子間を結線する配線等を有する下地層５、外部端子６及び外部端子６上に開口を設けてパッシベーション膜７が形成された状態である。すなわち、シリコン単結晶基板４は、半導体製造プロセスにおいて、ダイシング工程前の前処理プロセスの大半が終了したシリコンウエハ状態である。なお、ダイシング工程後においては、シリコン単結晶基板４は、細分化され、半導体チップ２になる。そしてさらに、外部端子６及びパッシベーション膜７上には、第１のバンプ電極８が形成されている。
【００２４】
一方、半導体チップ２とは別に、図２に示すような配線基板３を準備する。この配線基板３には、基板９上に外部接続端子１０が形成され、この外部接続端子１０上に第２のバンプ電極１１が形成される。
【００２５】
次に、図３に示すように、半導体チップ２及び配線基板３にフラックスを塗布した上で半導体チップ２の天地を逆さまにして第１のバンプ電極８と第２のバンプ電極１１が互いに対向する位置に配置する。
【００２６】
引き続き、図４に示すように、第１のバンプ電極８と第２のバンプ電極１１を接合する。この接合は、前記第１のバンプ電極の融点より低く、前記第２のバンプ電極が溶融する温度に加熱して行う。また、層間絶縁膜の破壊を避けるためにこのリフローを行う温度はできるだけ低い方が好ましく、例えば、Ｓｎ−５８Ｂｉの合金である場合には１５０℃、Ｓｎ−５２Ｉｎの合金である場合には１３０℃で行われる。図４では、第２のバンプ電極１１のみが溶融して第１のバンプ電極８と接合されている。
【００２７】
そして図５に示すように、第１の基板である半導体チップ２と第２の基板である配線基板３との間にアンダーフィル１２を充填し、加熱により硬化させる。アンダーフィル１２の硬化条件は、アンダーフィル１２の種類によっても異なるが、例えば、１５０℃で数十分から数時間程度である。このアンダーフィル１２の充填、硬化により第１のバンプ電極８と第２のバンプ電極１１は半導体チップ２と配線基板３との間で固定される。
【００２８】
図６に示すように、アンダーフィル１２によって固定された第１のバンプ電極８と第２のバンプ電極１１を第１のバンプ電極８の融点より高い温度において溶融して接合する。第１のバンプ電極８の融点より高い温度に加熱していることから、第１のバンプ電極８はもちろんのこと、第２のバンプ電極１１も溶融し、両者は均一に混ざり、第３のバンプ電極１３が形成される。加熱時の熱応力は、アンダーフィル１２と第１のバンプ電極８、第２のバンプ電極１１のそれぞれの接合部に分散されてかかるため、層間絶縁膜等の下地層５へのダメージは少なく抑えることが可能となる。
【００２９】
また、第２のバンプ電極１１内に含まれるビスマス（Ｂｉ）、またはインジウム（Ｉｎ）は、それぞれ１５重量％以下、１０重量％以下とされているため、加熱溶融することにより第３のバンプ電極１３全体に分散する。従って、この第３のバンプ電極１３は、第１のバンプ電極８の融点と第２のバンプ電極１１の融点の中間の融点を有することになり、例えば、Ｓｎ−５８Ｂｉの合金である場合には１６０℃以上、Ｓｎ−５２Ｉｎの合金である場合には２００℃以上となる。
【００３０】
このように、融点の異なる２種類のバンプ電極をアンダーフィルで固定した上で加熱、溶融して第３のバンプ電極を形成することで、鉛（Ｐｂ）フリー化及び層間絶縁膜の低強度に対応したフリップチップ実装の接続性を確保するとともに、この接合部分の高い信頼性をも確保する半導体装置の製造方法を提供することができる。
【００３１】
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。なお、第２の実施の形態において、上述の第１の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
【００３２】
第２の実施の形態においては、上述した第１の実施の形態における第１のバンプ電極８及び第２のバンプ電極１１の形状が異なる。すなわち、図７に示すように、第２の実施の形態における第１のバンプ電極２０及び第２のバンプ電極２１は、第１のバンプ電極８及び第２のバンプ電極１１と異なり、リフロー工程により球体には成型されておらず、はんだバンプが形成された状態のままである。
【００３３】
第１のバンプ電極２０及び第２のバンプ電極２１をこのように形成することにより、はんだバンプの容積が一定量必要とされ、かつ、バンプ電極間のピッチの狭小化が求められる場合に、バンプ電極の形状が球体ではないので、隣接するバンプ電極との間でショートすることを避けることができる。さらに、融点の異なる２種類のバンプ電極をアンダーフィルで固定した上で加熱、溶融することで第３のバンプ電極を形成することで、鉛（Ｐｂ）フリー化及び層間絶縁膜の低強度に対応したフリップチップ実装の接続性を確保するとともに、この接合部分の高い信頼性をも確保する半導体装置の製造方法を提供することができる。
【００３４】
なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の実施の形態に係る半導体装置の第１の基板の要部断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の第２の基板の要部断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する第１の工程断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する第２の工程断面図である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する第３の工程断面図である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する第４の工程断面図である。
【図７】本発明の第２の実施の形態に係る半導体装置の製造方法を説明する工程断面図の一つであり、特に第１のバンプ電極の形状を示す図である。
【符号の説明】
【００３６】
１…半導体装置、２…半導体チップ、３…配線基板、４…シリコン単結晶板、５…下地層、６…外部端子、７…パッシベーション膜、８…第１のバンプ電極、９…基板、１０…外部電極端子、１１…第２のバンプ電極、１２…アンダーフィル、１３…第３のバンプ電極、２０…第１のバンプ電極、２１…第１のバンプ電極。
【図１】
2008071792.tif 000003
【図２】
2008071792.tif 000004
【図３】
2008071792.tif 000005
【図４】
2008071792.tif 000006
【図５】
2008071792.tif 000007
【図６】
2008071792.tif 000008
【図７】
2008071792.tif 000009