(57)【要約】      （修正有）【課題】チップ周辺に配置された周辺接続パッドからの配線抵抗によるチップ中心部での電圧降下を低減する構造を提供する。【解決手段】チップ上の中心部領域にグランド用／電源用の中央部電極パッド２０６を設け、絶縁層２０４を介してチップ上にグランド用／電源用の導体プレート２０２を配置する。絶縁層２０４および導体プレート２０２に設けられる開口部を通してチップの中心部電極パッド２０６と導体プレート２０２とはワイヤ・ボンディング接続され、導体プレート２０２に設けられる引き出し部２３２は配線基板２０８の電源配線パッド２２０に接続される。また中央部電極パッド２０６と導体プレート２０２の接続は、金スタッド・バンプを用いて行うこともできる。さらに導体プレート２０２を２層以上の多層構造にして、各プレートを電源用とグランド用に用いることが好ましい。【選択図】図２
2008243914.tif 000002
【特許請求の範囲】
【請求項１】
電源配線パッドを備える配線基板と、
前記配線基板の上に配置され、前記配線基板に接続される複数の周辺電極パッドと、前記周辺電極パッドの内側で前記配線基板からの電力供給を受ける少なくとも１つの中央部電極パッドとを主表面上に備える半導体チップと、
前記半導体チップの上に配置され、前記中央部電極パッドと電気的に接続される少なくとも１つの導体であって、前記配線基板の前記電源配線パッドに接続される少なくとも１つの引き出し部を備える導体と、
を含む、半導体パッケージ。
【請求項２】
前記導体は導体プレートであり、前記導体プレートは絶縁層を介して前記半導体チップの上に配置される、請求項１に記載の半導体パッケージ。
【請求項３】
前記複数の周辺電極パッドはボンディング・ワイヤを用いて前記配線基板と電気的に接続される、請求項１に記載の半導体パッケージ。
【請求項４】
前記絶縁層は非導電性フィルムまたは非導電性ペーストである、請求項２に記載の半導体パッケージ。
【請求項５】
前記配線基板は外部回路に接続される中継基板を構成するＢＧＡ（ボール・グリッド・アレイ）基板である、請求項１に記載の半導体パッケージ。
【請求項６】
前記導体プレート及び前記絶縁層は、前記中央部電極パッドに対応する位置に少なくとも１つの開口部を備え、前記導体プレートは該開口部を介して前記中央部電極パッドとボンディング・ワイヤを用いて電気的に接続される、請求項２に記載の半導体パッケージ。
【請求項７】
前記開口部が格子状に配置される、請求項６に記載の半導体パッケージ。
【請求項８】
前記絶縁層は異方性導電フィルムまたは非導電性ペーストであり、前記導体プレートはスタッド・バンプを用いて、前記中央部電極パッドと電気的に接続される、請求項２に記載の半導体パッケージ。
【請求項９】
前記導体プレートは電源用配線またはグランド用配線、もしくは電源用配線およびグランド用配線の両方に用いることを特徴とする、請求項２に記載の半導体パッケージ。
【請求項１０】
前記導体プレートは、金属めっきの表面処理を施された金属である、請求項２に記載の半導体パッケージ。
【請求項１１】
前記導体プレート上に設けられる第２の絶縁層と、
前記第２の絶縁層の上に配置される第２の導体プレートであって、前記第２の導体プレートは前記配線基板の前記電源配線パッドに接続される少なくとも１つの第２の引き出し部を備える、第２の導体プレートと、
をさらに含む、請求項２に記載の半導体パッケージ。
【請求項１２】
前記第２の導体プレートは前記半導体チップ上の前記中央部電極パッドと電気的に接続され、前記第２の導体プレートは電源用配線またはグランド用配線、もしくは電源用配線およびグランド用配線の両方に用いることを特徴とする、請求項１１に記載の半導体パッケージ。
【請求項１３】
前記導体プレートと、前記第２の絶縁層と、前記第２の導体プレートとが一体形成される多層プレートであり、前記導体プレートおよび前記第２の導体プレートはそれぞれ電源用配線またはグランド用配線に用いることを特徴とする、請求項１１に記載の半導体パッケージ。
【請求項１４】
前記多層プレートは、少なくとも１つの引き出し部および前記中央部電極パッドに対応する開口部を備え、前記中央部電極パッドの配置に応じて前記導体プレートの表面が露出されることを特徴とする、請求項１３に記載の半導体パッケージ。
【請求項１５】
（ａ）電源配線パッドを備える配線基板を準備するステップと、
（ｂ）前記配線基板に接続される複数の周辺電極パッドと、前記周辺電極パッドの内側で前記配線基板からの電力供給を受ける少なくとも１つの中央部電極パッドとを主表面上に備える半導体チップを準備するステップと、
（ｃ）前記配線基板に半導体チップを接合するステップと、
（ｄ）周辺に少なくとも１つの端部を備える導体プレートを準備するステップと、
（ｅ）前記半導体チップの上面の少なくとも一部に絶縁層を形成するステップと、
（ｆ）前記導体プレートを前記絶縁層の上に配置するステップと、
（ｇ）前記導体プレートの前記端部を前記配線基板の前記電源配線パッドに接続するステップと、
（ｈ）前記端部を除く前記導体プレートの少なくとも一部を前記中央部電極パッドに接続するステップと、
を含む、半導体パッケージを形成する方法。
【請求項１６】
前記導体プレートの前記端部は引き出し部であり、前記導体プレートおよび前記絶縁層は前記中央部電極パッドに対応する開口部を有し、該開口部を通じて前記導体プレートの前記少なくとも一部が前記中央部電極パッドとワイヤ・ボンディングで接続される、請求項１５に記載の方法。
【請求項１７】
前記半導体チップは前記中央部電極パッド上に金スタッド・バンプを有し、前記絶縁層は異方性導電フィルムからなる、請求項１５に記載の方法。
【請求項１８】
周辺に少なくとも１つの第２の端部を備え、前記中央部電極パッドに対応する開口部を有する第２の導体プレートを準備するステップと、
前記導体プレートの上面の少なくとも一部に第２の絶縁層を形成するステップと、
前記第２の絶縁層の上に前記第２の導体プレートを配置するステップと、
前記第２の端部を前記配線基板の前記電源配線パッドに接続するステップと、
前記第２の端部を除く前記第２の導体プレートの少なくとも一部を前記中央部電極パッドに接続するステップと、
をさらに含む、請求項１５に記載の方法。
【請求項１９】
前記第２の端部は第２の引き出し部であり、前記絶縁層および前記第２の絶縁層はそれぞれ前記導体プレートおよび第２の導体プレートに対応する開口部を有し、該開口部を通じて前記第２の導体プレートの前記少なくとも一部が前記中央部電極パッドとワイヤ・ボンディングで接続される、請求項１８に記載の方法。
【請求項２０】
前記導体プレートと前記第２の絶縁層と前記第２の導体プレートとが一体形成された多層プレートであって、前記多層プレートは少なくとも１つの周辺引き出し部と前記中央部電極パッドに対応する開口部とを備える、請求項１８乃至１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板上に実装される半導体パッケージに関する。特にＢＧＡ（ボール・グリッド・アレイ）パッケージにおいて、半導体チップ中央部の電圧降下を低減させるための半導体パッケージ構造およびその製造方法に関する。
【背景技術】
【０００２】
半導体チップの表面実装型パッケージには、ＢＧＡ（Ball Grid Array：ボール・グリッド・アレイ）、ＱＦＰ（Quad Flat Package）などがある。ＢＧＡは、４方向にリードが出る平面型のパッケージであるＱＦＰ（Quad Flat Package）よりもピン数の多いＬＳＩ用に開発された表面実装パッケージである。ＢＧＡは高速デバイス用の半導体パッケージとして携帯電話などのポータブル機器およびパーソナルコンピュータなどで非常に多く用いられている。ＢＧＡパッケージは、パッケージの外部端子として従来のリードフレームに代えて裏面に導電性のボール（バンプ）をアレイ状に配列して実装基板と接合するものである。すなわち、半導体パッケージの裏面全体を基板との接続に使用できるので、入出力パッド数を大幅に増やすことが可能である。しかしながら、近年、更なる高機能化対応のための多ピン化、すなわち入出力ピン数の増加も著しい。多ピンのＢＧＡには、中継基板（インターポーザ）として有機基板を用いたＰＢＧＡ（Plastic BGA：プラスチック・ボール・グリッド・アレイ）があり、ボンディング方式やインターポーザの配線層数に違いがあるが、通常ＰＢＧＡは２層または多層構造をとり、多層配線が可能となっており幅広いアプリケーションでの適用が可能である。
【０００３】
また、ボンディング方式としては、ワイヤ・ボンディングが主流であるが、高速用途のための低抵抗接続には、フリップチップ・ボンディングが用いられる。また高放熱用途では、パッケージ表面に放熱板を用いた構造もある。ＢＧＡを用いるフリップチップ・ボンディングは高速・高機能化には有効とされるが、比較的高価なパッケージング技術である。また、最近の回路技術の進歩により、ＢＧＡを用いる高機能で低コストのワイヤ・ボンディング技術が見直されている。
【０００４】
図１３に示すように、通常のＢＧＡタイプの半導体パッケージ９００とは、一般に、半導体チップ９１０の裏表面に配列された半田ボールである、ボール・グリッド・アレイ９２０を中継基板９３０にはんだ付けで接合された構造である。また中継基板９３０は、外部回路基板９６０の上面に形成されたパッド９５０にバンプあるいは半田ボール９４０を用いて接続される。
【０００５】
従来のボンディング・ワイヤを用いるＢＧＡパッケージは、半導体チップ周辺部の接続パッドに配線されるワイヤの長さを出来るだけ短くして電気抵抗を低減する、あるいは半導体チップ上のグランド用および電源用のパッドの数を増やすなど、チップ内での配線を工夫することでチップ内での配線抵抗を低減する設計が行われていた。しかしながら、チップ・サイズが大きくなると、チップ中央部はチップ周辺部の接続パッドからの距離が長くなり配線抵抗が増加し、電圧降下（IR Drop）によるデバイス動作の安定性に支障をきたす可能性がある。
【０００６】
また、ＢＧＡパッケージにおいて、はんだバンプをアレイ状に配置して中継基板にフリップチップ接続する方法は、チップ中央部の電圧降下低減の効果は大きいがバンプ形成と微細な基板設計ルールが必要となって、ワイヤ・ボンディング方式のパッケージに比べて大幅に高価になる。
【０００７】
特許文献１は、半導体チップ内部における電圧降下を防止するために、半導体チップの主面の中央部付近に設けられた電極パッド（中央部配置電極）と外部端子とを第２の導体接続部（電源供給用で格子状の構造）によって架橋して、半導体内部に電気的接続を行う方法が開示されている。この格子状の導体接続部はチップ上および基板上で電気接続され、構造の保持も同時にこの電気接続部でのみで行う。したがって、パッケージ材料の熱膨張係数のミスマッチに起因する接合部の信頼性および構造保持の安定性の課題がある。
【０００８】
特許文献２は、半導体チップ内部の電源ライン（Ｖｄｄ，ＧＮＤ）を通常のリードフレームとは別の２つの導電性素材を用いる、すなわち電源・グランド用の導体を平面分割して、半導体チップに供給する、このために入出力信号専用端子、電源専用端子を設ける。電源専用リードはチップの任意の場所に任意の数を配置できるので、電圧降下の誤動作が少ないという利点を有する。このパッケージではチップ上に貼り付けた導体から出るピンはチップ上部で外部へ接続され、これに対し信号線はパッケージ外周部のリードから接続されるため電源−信号経路のループインダクタンスが大きくなる。
【０００９】
特許文献３は、ボンディング・ワイヤ長による寄生インダクタンスを低減するために、半導体パッケージの絶縁基板のチップ搭載面上に導体膜を加工して形成される導体プレーン（電源プレーン、グランドプレーン）に対して、半導体チップの電極配列面に露出するチップ上電極をボンディング・ワイヤで接続する方法が記載されている。導体チップ電極はチップ中央部にはなく、導体プレーンは１層の薄膜形成で電源分割は平面的に行われている。
【特許文献１】特開２００５−２０３６３４号公報
【特許文献２】特開平１０−２７８６３号公報
【特許文献３】特開平１１−２０４６８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
半導体チップと配線基板あるいは中継基板（半導体チップを搭載し外部回路と接続される配線基板を以降の説明では中継基板と呼ぶ）の相互接続にワイヤ・ボンディングを用いる半導体パッケージにおいて、チップ周辺部のみに中継基板からのチップへの入出力（ファンアウト）を行うワイヤ・ボンディング接続パッドが配置される。すなわち、電源とグランドの電流経路は常に半導体チップの周辺を経て中心へ至ることになる。このため特にチップ・サイズが大きい場合(たとえば８ｍｍ角以上)において、チップ中心部では、チップ周辺に配置された接続パッドからの距離が長くなり、配線抵抗が増加することにより電圧降下（IRDrop）し、デバイスの動作が不安定になるという問題がある。
【００１１】
本発明の目的は、半導体パッケージにおいて、デバイスの動作を安定化させるために、半導体チップ中央部の電圧降下を低減することである。さらに、電源およびグランド電位をチップ中央部から供給することにより、従来のチップ周辺部の電源およびグランド用の接続パッドの数を減らし、減った分を信号用パッドに割り当てる設計を可能にすることである。すなわちチップ周辺設計において、信号用パッド数を増加する多ピン化を可能とすることである。
【００１２】
本発明の他の目的は、特にＢＧＡタイプの半導体パッケージにおいて、チップ上の電源用およびグランド用配線からそのまま中継基板上の配線パッドに接続し、さらに中継基板から外部回路へはんだボールなどを介して直接接続を行い、ループインダクタンスを低減することである。
【００１３】
本発明のさらに他の目的は、半導体チップ中央部の電圧降下を低減する構造を有する半導体パッケージを形成する方法を提供することである。
【課題を解決するための手段】
【００１４】
半導体チップ周辺部においてワイヤ・ボンディング接続される半導体パッケージにおいて、チップ中央部に電源およびグランド用パッドを設け、導体、すなわち１層もしくは２層から成る導体プレートをチップ表面に絶縁層を介して貼付け、チップと導体プレートをワイヤ・ボンディングまたはスタッド・バンプで接続し、さらに導体プレートと配線基板をはんだあるいは導電性ペーストで接合する。
【００１５】
本発明による半導体パッケージは、電源配線パッドを備える配線基板と、配線基板の上に配置され、配線基板に接続される複数の周辺電極パッドと、周辺電極パッドの内側で配線基板からの電力供給を受ける少なくとも１つの中央部電極パッドとを主表面上に備える半導体チップと、半導体チップの上に配置され、中央部電極パッドと電気的に接続される少なくとも１つの導体であって、配線基板の電源配線パッドに接続される少なくとも１つの引き出し部を備える導体と、を含む。この導体は導体プレートであり、導体プレートは絶縁層を介して半導体チップの上に配置され得る。好ましくは、複数の導体プレートの周辺電極パッドはボンディング・ワイヤを用いて配線基板と電気的に接続される。
【００１６】
好ましくは、導体プレートは半導体チップの上に形成される絶縁層の上に接着され、絶縁層は非導電性フィルムまたは非導電性ペーストである。
【００１７】
配線基板は外部回路に接続される中継基板を構成するＢＧＡ（ボール・グリッド・アレイ）基板、あるいはＰＢＧＡ（プラスチック・ボール・グリッド・アレイ）基板でもよい。
【００１８】
導体プレート及び絶縁層は、中央部電極パッドに対応する位置にすくなくとも１つの開口部を備え、導体プレートは該開口部を介して中央部電極パッドとボンディング・ワイヤを用いて電気的に接続されるようにしてもよい。好ましくは、開口部は格子状に配置される。また、絶縁層は異方性導電フィルムまたは非導電性ペーストであり、導体プレートはスタッド・バンプ（たとえば金）を用いて、中央部電極パッドと電気的に接続されるようにしてもよい。金スタッド・バンプを用いる場合、絶縁層は異方性導電フィルムまたは非導電性ペーストを用いてもよい。
【００１９】
さらに導体プレートは電源用配線またはグランド用配線、もしくは電源用配線およびグランド用配線の両方に用いてもよい。また、導体プレートは金属からなり、金属めっきの表面処理を施されたものであることが好ましい。
【００２０】
さらに本発明による半導体パッケージは、導体プレート上に設けられる第２の絶縁層と、第２の絶縁層の上に配置される第２の導体プレートを含む。好ましくは、第２導体プレートは配線基板の電源パッドに接続される少なくとも１つの第２の引き出し部を備える。そして第２の導体プレートは半導体チップ上の中央部電極パッドと電気的に接続され、第２の導体プレートは電源用配線またはグランド用配線、もしくは電源用配線およびグランド用配線の両方に用いてもよい。
【００２１】
好ましくは、導体プレートと、第２の絶縁層と、第２の導体プレートとは積層して一体形成される多層プレートであり、導体プレートおよび第２の導体プレートはそれぞれ電源用配線またはグランド用配線に用いる。さらに多層プレートは、少なくとも１つの引き出し部および中央部電極パッドに対応する開口部を備え、中央部電極パッドの配置に応じて導体プレートの表面が露出されるようにしてもよい。
【００２２】
本発明による半導体パッケージの形成方法は、（ａ）電源配線パッドを備える配線基板を準備するステップと、（ｂ）配線基板に接続される複数の周辺電極パッドと、周辺電極パッドの内側で前記配線基板からの電力供給を受ける少なくとも１つの中央部電極パッドとを主表面上に備える半導体チップを準備するステップと、（ｃ）配線基板に半導体チップを接合するステップと、（ｄ）周辺に少なくとも１つの端部を備える導体プレートを準備するステップと、（ｅ）半導体チップの上面の少なくとも一部に絶縁層を形成するステップと、（ｆ）導体プレートを絶縁層の上に配置するステップと、（ｇ）導体プレートの端部を配線基板の電源配線パッドに接続するステップと、（ｈ）端部を除く導体プレートのすくなくとも一部を中央部電極パッドに接続するステップと、を含む。
【００２３】
好ましくは、導体プレートの端部は引き出し部であり、導体プレートおよび絶縁層は中央部電極パッドに対応する開口部を有し、該開口部を通じて導体プレートの少なくとも一部が中央部電極パッドとワイヤ・ボンディングで接続される。
【００２４】
さらに、半導体チップは中央部電極パッド上に金スタッド・バンプを有し、絶縁層は異方性導電フィルムからなることを含み、導体プレートを半導体チップ上に配置し、加熱圧着により、金スタッド・バンプを介して中央部電極パッドに接続してもよい。
【００２５】
好ましくは、周辺に少なくとも１つの第２の端部を備え、中央部電極パッドに対応する開口部を有する第２の導体プレートを準備するステップと、導体プレートの上面の少なくとも一部に第２の絶縁層を形成するステップと、第２の絶縁層の上に第２の導体プレートを配置するステップと、第２の端部を配線基板の電源配線パッドに接続するステップと、第２の端部を除く第２の導体プレートの少なくとも一部を中央部電極パッドに接続するステップと、をさらに含む。
【００２６】
好ましくは、第２の端部は第２の引き出し部であり、絶縁層および第２の絶縁層はそれぞれ導体プレートおよび第２の導体プレートに対応する開口部を有し、該開口部を通じて第２の導体プレートの少なくとも一部が中央部電極パッドとワイヤ・ボンディングで接続される。なお、導体プレートと第２の絶縁層と第２の導体プレートとを一体形成した多層プレートを用いてもよい。この多層プレートは少なくとも１つの周辺引き出し部と中央部電極パッドに対応する開口部とを備えることが好ましい。
【００２７】
本発明の前記並びに他の目的及び本発明の特徴は、次の詳細な説明を添付図面と共に読むことで、より完全に明確なものとなるであろう。ただし、図面はもっぱら説明のためのものであり、この発明の範囲を限定するものではない。
【発明の効果】
【００２８】
本発明によれば、チップ中央部に電気抵抗の小さい導体プレートを介して電力供給できるので、従来のチップ内の高抵抗配線のみで接続する場合に比べて、チップ中央部の電圧降下を軽減できる。さらに配置すべき電源用またはグランド用もしくは両方のパッドをチップ中央部に設けることで、チップ周辺部の電源またはグランド用もしくは両方のパッドを減らすことができ、その減らした分の領域を用いて信号線用のパッド数を増やすチップ設計に対応できる。
【発明を実施するための最良の形態】
【００２９】
ＢＧＡ（Ball Grid Array)、特にＰＢＧＡ（Plastic Ball Grid Array)のような半導体パッケージにおいて、開口部を有する１層もしくは多層から成る導体プレートを半導体チップ表面に絶縁層を介して貼付けなどにより装着し、該開口部の下部でチップ中央部のチップ主表面にボンディング接続用の電源／グランド用（以降の説明で、電源用またはグランド用もしくは両方の場合をこのように表記する）の接続パッドを予め設け、チップ上面の接続パッドと導体プレートを接続し、導体プレートからの引き出し部と配線基板、特に中継基板（チップが搭載され、チップと電気的に接続され、さらに外部の回路とも接続可能な配線基板を意味する）を接続する構造体を提供する。ここで半導体パッケージは通常は多層からなる中継基板の上に搭載されるＢＧＡタイプの半導体チップ（以降の説明でチップと略称する）を含む構造で説明するが、ＢＧＡタイプ以外のチップおよび中継基板の構成（層数、基板材料など）は各種の形態を含みうることに留意されたい。
【００３０】
本発明による半導体パッケージの形成方法の概略を説明すると以下のようになる。はじめに、半導体チップの主面（回路を有する面）の中心部分に電源／グランド用のパッドを設け、そのチップ上に非導電性ペーストの塗布あるいは非導電性フィルムあるいは異方性導電フィルム（AnisotropicConductive Film：ＡＣＦ）の接着を行い、絶縁層を形成する。この絶縁層の上に導体、すなわち導電性の良い金属(銅など)の導体プレートを配置する、通常の場合は接着する。この導体プレート上にワイヤ・ボンディング接続を容易にするために金属メッキ(銀メッキまたはパラジウムメッキ)を施しておき、絶縁層および導体プレートの必要な部分に開口部を設けることでチップ中心部の電極パッドから導体プレート上へのワイヤ・ボンディング接続を行うことができる。チップ周辺部に配置される複数の周辺部電極パッドの内側にある電極パッドを中央部電極パッドと総称する。このプレートの４つのコーナー（角）および必要に応じて各辺の適当な場所から、リードフレームの吊りピンと同様に、配線リードとなる引き出し部を張り出して、チップ厚み分を考慮してダウンセットしておく。チップ上に導体プレートを接着する際には、ダウンセットされた引き出し部を中継基板（または配線基板）の電源配線用パッドにも接続する。この基板上への接続は導電性ペーストあるいははんだを用いることができる。またチップ中心部のパッドと導体プレートの接続（グランドあるいは電源配線用）は、チップ中央部のパッド上に金バンプを形成し、絶縁層として異方性導電膜フィルムや非導電性ペーストを用いて行うこともできる。
【００３１】
以下図面に基づいて、本発明を詳細に説明する。
図１は、本発明が適用される半導体パッケージ、たとえばＰＢＧＡ（プラスチック・ボール・グリッド・アレイ）タイプの半導体パッケージの概略図である。ＰＢＧＡ半導体パッケージ１００は、一般に、半導体チップ１０２主表面の周辺部に信号用電極パッド（Ｖｓｉｇ）、電源電圧（ＶＤＤ）用電極パッドおよびグランド（ＧＮＤ）用の周辺部電極パッド１０４を設け、ボンディング接続用の金ワイヤ１０６で中継基板１０８の回路配線に結合される導電配線パッド部１１０に接続され、中継基板の回路配線ははんだボール（あるいは金属バンプ）１１２で外部回路基板１２０のパッド（またはランド）１２２と電気的に接続される。また、図１に示す金ワイヤ・ボンディングに代えて、金スタッド・バンプで接続する構造でも良い。中継基板（インターポーザとも呼ぶ）は多層からなるビルドアップ基板であっても良い。また半導体チップ１０２全体を保護するために、ワイヤ・ボンディング接続後にモールド樹脂１１４で半導体チップ１０２および金ワイヤ１０６を封止してもよい。以降の説明で半導体チップを簡略化して「チップ」と呼ぶ。
【００３２】
図２は本発明による、チップ中央部の電圧降下を低減するために、チップ上に配置される１層型の導体プレートを用いる、半導体パッケージ２００を示す。図２（ａ）は半導体パッケージ２００の断面図であり、図２（ｂ）はチップ中央部に配置される１つの開口部２３０と１つの引き出し部２３２を備える導体プレート２０２を用いる基本構成例の部分平面図を示し、図２（ｃ）は複数（図では格子状）の開口部２３０と導体プレートの四隅に伸びる引き出し部２３２を備える導体プレート２０２を用いる応用例の部分平面図を示す。少なくとも１つの中央部電極パッド２０６は配線基板１０８から、引き出し部２３２および導体プレート２０２を介して電力供給を受ける。この導体プレート２０２は、チップ１０２上に配置した非導電性ペーストまたは非導電性フィルムからなる絶縁層２０４の上に形成され、電源電圧（ＶＤＤ）またはグランド（ＧＮＤ）の導電性配線を構成するプレートである。電源／グランド用の導電配線を構成する平面ということで「電源／グランド・プレーン」と呼ぶこともできるが、以下の説明では簡単のために、「導体プレート」と呼ぶ。
【００３３】
図２において、導体プレート２０２は１層構造のものを示すが、絶縁層を介して多層型導体プレート構造にすることも可能である。２層にすることで、電源（ＶＤＤ）配線用のプレートとグランド（ＧＮＤ）配線用のプレートをそれぞれ別の層に形成することも可能である（図５、６を参照）。導体プレートは、好ましくは導電性の高い金属（たとえば銅）から構成されるメタルプレートである。しかしながら、層構造を取り得る平面状の導体プレートの代わりに、導電性の高い導体（導電性の構造体をこの明細書では導体と呼ぶ）を用いることも可能である。たとえば導電性の直方体、あるいは円柱体などでも良い。さらにこれらの構造体を格子状に形成すること、あるいはプレートの一部の厚みを厚くするあるいは薄くするなど、各種の変形が可能であることに留意されたい。
【００３４】
図２（ｂ）のように、１層型の導体プレート２０２は、配線基板である中継基板１０８の上に配置されるチップ１０２の上部に絶縁層２０４を介して配置され、チップ１０２の中央部に配置される中央部電極パッド２０６に対応する１つの開口部２３０と１つの引き出し部２３２とを備える。導体プレート２０２の開口部２３０の下部で露出したチップ１０２の主表面（回路パターンが形成される面）に複数の中央部電極パッド２０６が設けられる。この中央部電極パッド２０６と導体プレート２０２は金（Ａｕ）ワイヤ２２２などを用いてボンディング接続される。さらに、チップ周辺部にある周辺電極パッド２０８は、一般に、中継基板（インターポーザ）１０８の上面に設けられた、電源（ＶＤＤ、ＧＮＤ）配線用パッドのほかに信号用配線パッドも含む導電配線パッド２１０とＡｕワイヤ２２４でボンディング接続される。チップ周辺部に配置される複数の周辺電極パッド２０８の内側にある電極パッドを中央部電極パッド２０６と称する。また、開口部２３０を便宜上チップの中央部に図示しているが、チップの大きさ、チップ上の回路設計を考慮し、さらに導体プレートの引き出し部の配置およびチップ上の中央部電極パッドの配置に応じて、開口部の位置、大きさを変えることができる。換言すれば、チップ上の電圧降下の大きい部分に中央部電極パッドおよびその中央部電極パッドに対応する導体プレートの開口部を設けることもが好ましい。
【００３５】
さらに、図２（ｃ）には、チップ周辺に配置される複数の周辺電極パッド２０８の内側でチップの主表面上に複数の開口部２３０を設けた導体プレート２０２を示す。この実施形態による半導体パッケージでは、導体プレート２０２の矩形の開口部２３０を格子状に整列して配置し、さらに四隅から伸びる引き出し部２３２を備える格子構造とすることで、さらにチップ中央部への配線抵抗を下げることができる。ただし、開口部の形状、数、配置についてはチップの回路設計に応じて各種のものが採用できることを留意されたい。また、導体プレートの厚みは通常２０乃至２００ミクロン（μｍ）とすることができるので、チップ内に薄膜で形成される配線の厚さ（最大でも数μｍ）に比べ、１桁以上大きくできるので、配線幅の増分を含め、電気抵抗の著しい低減が図れる。
【００３６】
導体プレート２０２の周辺部（好ましくは４角）を延長して引き出し部２３２を設け、図２（ａ）のようにダウンセットして、引き出し部２３２と中継基板１０８の上面にある電源配線パッド（すなわち電源電圧パッドまたはグランド配線パッド）２２０とをはんだ（または導電ペースト）２１４で接続する。引き出し部２３２は導体プレートの４角を延長して設けることに限定されず、中継基板１０８からの電流供給が行ない易い位置であれば導体プレート周辺の任意の場所に設けることができる。引き出し部２３２は導体プレート２０２と一体型であることが好ましいが、引き出し部２３２を導体プレート２０２とは別個に設けて、導体プレート２０２と中継基板１０８のそれぞれに電気的接続を行う構造とすることも可能である。通常、図２（ｂ）あるいは図２（ｃ）のように、半導体チップ１０２の周辺電極パッド２０８に接続するためのボンディング・ワイヤ２２４と引き出し部２３２とは平面的に重ならないように配置する。また、チップ周辺部の周辺電極パッド２０８およびボンディング・ワイヤ２２４は、チップ１０２の外周部の４辺に形成することに限定されず、チップ周辺の任意の場所に設けることができる。さらに、通常の半導体パッケージのように、半導体チップ１０２、周辺部のボンディング・ワイヤ２２４、引き出し部２３２を含む導体プレート２０２などの構造全体を図１に示すモールド樹脂（図１の１１４）で封止してもよい。以下の説明で詳細な記述は省略するが、本発明による半導体パッケージの実施形態において、このモールド樹脂による封止を含め、通常の半導体パッケージ技術に関する構成および方法を本発明と組み合わせ可能であることに留意されたい。
【００３７】
導体プレート２０２および引き出し部２３２の表面処理として金属めっきを行うことで安定した電気的な接合を確保することができる。好ましくは銀（Ａｇ）またはパラジウム（Ｐｔ）を金属めっきに用いる。一般に、はんだぬれ性を良くするためには、表面の酸化膜の生成、サビ等の発生、腐食性の少ない金属をめっきすることも可能であり、たとえば、金、銀、すず、はんだ（すず鉛合金）、ロジウム、パラジウム、ニッケル（無電解ニッケルを含む）めっきが使用できる。また、ワイヤ・ボンディング用めっきには、金、銀、ニッケル等を用いることも可能である。ワイヤ・ボンディングは、たとえば１３０−１９０度Ｃに加温した配線基板に荷重をかけながら金ワイヤを超音波振動させ、配線基板上のパッドと金ワイヤを金属結合する技術である。
【００３８】
図２（ａ）に示すように、中継基板１０８は一般に、有機材料（たとえばガラス布・エポキシ樹脂など）基板を用いる多層構造の基板であり、各層ごとの配線を行うためのビア２１６を備える。該ビアを導電性ペーストなどで充填して、各層表面のパターン形成した銅配線の縦方向の接続を行う。また、中継基板１０８の配線と外部回路基板の接続を行うために、中継基板の下面にはんだボール１１２を備えることもできる。中継基板は、ベースとなるプリント配線基板上に絶縁層と配線層をビルドアップした構造、あるいは、充填ビアが形成された絶縁層を積層した構造のビルドアップ基板であってもよい。また、中継基板１０８を用いずに、直接、プリント基板などの配線基板である外部回路基板に接続することも可能である。
【００３９】
図３は本発明による、チップ上に設けられ、図２と同様に開口部２３０を有する１層の導体プレートを用い、導体プレートをスタッド・バンプでチップに接続する半導体パッケージ３００を示す。スタッド・バンプには導電性材料を用いることができるが、通常金（Ａｕ）を用いる。図３（ａ）は、半導体パッケージ３００の断面図であり、図３（ｂ）はチップ中央部に配置される１つの開口部２３０と１つの引き出し部２３２を備える導体プレート２０２を用いる基本構成例の部分平面図を示し、図３（ｃ）は複数（図では格子状）の開口部２３０と導体プレートの四隅に伸びる引き出し部２３２を備える導体プレート２０２を用いる例の部分平面図を示す。図３の半導体パッケージは、Ａｕスタッド・バンプ３２２を用いて導体プレート２０２をチップ１０２上の電極パッド２０６に接続する構造であり、図３（ｂ）のように導体プレート２０２に開口部２３０を設ける場合、図２のボンディング・ワイヤを用いる場合と異なり、通常、開口部ではなく、開口部の外周部にあたるチップ上面にパッド２０６を配置し、該パッド上にＡｕスタッド３２２を設ける。チップ１０２上に形成される絶縁層２０４はＡＣＦ（AnisotropicConductive Film：異方性導電フィルム）とすることが好ましい。ＡＣＦを用いる場合、加熱圧着によりＡｕスタッド・バンプ３２２上のＡＣＦのみ導電性を有し、これによりチップ１０２上の中央部電極パッド２０６と導体プレート２０２との接続が行われる。なお、ＡＣＦの代わりに非導電性ペーストを絶縁層２０４に用いることも可能であり、この場合、Ａｕスタッド・バンプに該当する箇所の非導電性ペーストを予め除去した後に導体プレート２０２を配置することが好ましい。なお、図３において、開口部２３０を有する絶縁層２０４および導体プレート２０２を用いる構造を示したが、ＡＣＦを用いる場合には開口部２３０を設けない構造も可能である（図４を参照）。なお、図３の半導体パッケージの構成において、導体プレートの配置精度を上げるために、導体プレートの開口部下方に位置する半導体チップ上に位置合わせマークを前もって形成してもよい。
【００４０】
図４は本発明による、チップ上に設けられ、開口部のない１層の導体プレート３０２を用い、導体プレートをＡｕスタッド・バンプでチップに接続する半導体パッケージ３００’を示す。図４（ａ）は、半導体パッケージ３００’の断面図であり、図４（ｂ）は基本構成例の部分平面図を示す。図示していないが、図３（ｃ）と同様にチップ上に複数の中央部電極パッドを格子状に設けることも可能であり、この場合、導体プレート３０２の四隅に引き出し部２３２を設けることも好ましい。図４（ａ）に示すように、チップ１０２上にＡＣＦの接着あるいは非導電性ペーストの塗布により形成される絶縁層２０４は開口部を備えていなくても良い。さらに絶縁層２０４上の導体プレート３０２も開口部を備える必要がない。図４において、導体プレート３０２とチップ１０２上の中央部電極パッド２０６との接続は絶縁層２０４を貫通するＡｕスタッド・バンプ３２２を介して行われる。さらに、導体プレートの開口部設計を工夫することにより、Ａｕスタッド・バンプ接続（開口部の外周部にチップの中央部電極パッドを配置）とワイヤ・ボンディング接続（開口部の内側に中央部電極を配置）を組み合わせて用いることも可能である。この組み合わせによる接続方法によれば、チップ主表面の複雑な回路設計に対応して、導体プレートの開口部の位置、大きさを設計することができ、チップ中央部の電圧降下を減少させることが可能である。
【００４１】
ＡＣＦ接続、すなわち異方性導電フィルムによって半導体チップを配線基板に接続する場合には、１８０−２２０度Ｃの加熱ツールにより圧接する。このとき、実装面同士が対向するためにパッド面の平坦度が要求される。このＡＣＦ接続では、圧力と温度を加えて接着と同時に上下の電極間に挟まれた導電粒子を介して縦方向で電気的接続を実現し、かつ横方向で絶縁機能を保持することが可能となる。
【００４２】
図５に本発明の別の実施形態である、２層の導体プレートを用い、半導体チップ上の中央部電極パッドとの接続にワイヤ・ボンディングを用いる、半導体パッケージ４００を示す。この半導体パッケージ４００は図２に示す１層目の導体プレート２０２の上に第２の絶縁層４０４を形成し、この第２の絶縁層４０４上に２層目の導体プレート４０２を形成した構造を有する２層型導体プレートを用いる。図５に示すように、絶縁層２０４、１層目の導体プレート２０２、第２の絶縁層４０４、および２層目の導体プレート４０２はそれぞれ開口部を有し、１層目の導体プレート２０２の表面は露出される。たとえば、１層目の導体プレート２０２を電源電圧用配線に用い、２層目の導体プレート４０２をグランド用配線に用いて、導体プレート毎の機能を分離することが好ましい。1層目導体プレートと２層目導体プレートの機能を逆、すなわち、１層目導体プレートをグランド配線用、２層目導体プレートを電源電圧配線用に用いてもよい。また、１つの導体プレートにおいて電気的に分離した領域を形成し、分離されたそれぞれの領域をグランド配線用および電源電圧配線用に用いることも可能である。さらに導体プレートを３層以上の多層構造で構成することも可能である。絶縁層２０４および第２の絶縁層４０４は非導電性フィルムまたは非導電性ペーストで形成することが好ましい。
【００４３】
図５（ａ）に示すように、導体プレート２０２の開口部２３０の下部にある露出したチップ１０２の上面に複数の中央部電極パッド（４０６，４０８）が形成される。この中央部電極パッドには、たとえば電源電圧（ＶＤＤ）用のパッド４０６およびグランド（ＧＮＤ）用のパッド４０８が含まれる。電源電圧用パッドおよびグランド用パッドはチップ上の回路設計にあわせて配置することが可能である。この中央部電極パッド４０６、４０８はそれぞれ１層目導体プレート２０２および２層目導体プレート４０２と、金（Ａｕ）ワイヤ２２２、４２２などを用いてボンディング接続される。また、チップ周辺部にある周辺電極パッド２０８は、一般に、中継基板（インターポーザ）１０８の上面に設けられた、信号用などの導電配線パッド２１０とＡｕワイヤ２２４でボンディング接続される。１層目導体プレート２０２の４角を延長して引き出し部２３２を設け、さらに２層目導体プレート４０２の４角を延長して引き出し部４３２を設ける。これらの引き出し部２３２および４３２をダウンセットして、中継基板１０８の上面にある電源またはグランド配線パッド２２０、４２０とはんだ（または導電ペースト）２１４，４１４で接続する。図５（ｂ）には、各導体プレート２０２、４０２の４角に設けられた、引き出し部２３２、４３２のダウンセットの高さを変えて、平面的に重ねて配置する構成を示したが、各引き出し部は任意の数で任意の導体プレートの周辺部に配置することが可能であり、平面的に重ならないように各引き出し部の位置をずらして配置することも可能である。引き出し部は導体プレートと一体型であることが好ましい。しかしながら、引き出し部を導体プレートとは別個に設けて、導体プレートと中継基板のそれぞれに電気的接続を行う構造とすることも可能である。なお、図５の実施形態において、各導体プレートが１つの開口部および1つの引き出し部を有する基本構成でもよい。
【００４４】
図６に本発明のさらに別の実施形態である、２層の導体プレートを用い、半導体チップ上の中央部電極パッドとの接続にワイヤ・ボンディング接続（上層の導体プレートの接続用）およびＡｕスタッド・バンプ接続（下層の導体プレートの接続用）を用いる、半導体パッケージ５００を示す。この半導体パッケージ５００は図３に示す１層目の導体プレート２０２の上に第２の絶縁層５０４を形成し、この絶縁層５０４上に２層目の導体プレート５０２を形成した２層型導体プレートを用いる。この２層型導体プレートは、チップ上の中央部電極パッドに対応する開口部を有する。たとえば、１層目の導体プレート２０２を電源用配線に用い、２層目の導体プレート５０２をグランド用配線に用いて、導体プレート毎の機能を分離することが好ましい。絶縁層２０４は異方性導電フィルムまたは非導電性ペーストで形成し、第２の絶縁層５０４は非導電性フィルムまたは非導電性ペーストで形成することが好ましい。
【００４５】
図６（ａ）に示すように、導体プレート２０２の開口部２３０の下部にある露出したチップ１０２の上面および開口部の周辺にそれぞれ中央部電極パッド４０６、４０８を設ける。たとえば中央部電極パッドとして、電源電圧（ＶＤＤ）用のパッド４０６およびグランド（ＧＮＤ）用のパッド４０８が設けられる。この中央部電極パッド４０６は上層の２層目導体プレート５０２と金（Ａｕ）ワイヤ４２２などを用いてボンディング接続される。また中央部電極パッド４０８は下層の１層目導体プレート２０２とＡｕスタッド・バンプ３２２を用いて接続される。また、チップ周辺部にある周辺電極パッド２０８は、一般に、中継基板（インターポーザ）１０８の上面に設けられた、信号用などの導電配線パッド２１０とＡｕワイヤ２２４でボンディング接続される。１層目導体プレート２０２の４角を延長して引き出し部２３２を設け、さらに２層目導体プレート５０２の４角を延長して引き出し部５３２を設けて、この引き出し部２３２および５３２と中継基板１０８の上面にある電源またはグランド配線パッド２２０、５２０とはんだ（または導電ペースト）２１４、５１４で接続される。図６（ｂ）には、各導体プレート２０２、５０２の４角に設けられた、引き出し部２３２、５３２のダウンセットの高さを変えて、平面的に重ねて配置する構成を示したが、平面的に重ならないように各引き出し部の位置をずらして配置することも可能である。なお、図６の実施形態において、各導体プレートが１つの開口部および1つの引き出し部を有する基本構成でもよい。
【００４６】
導体プレートおよび絶縁層の開口部は、半導体チップ上の中央部電極の配置、電源電圧用パッドまたはグランド用パッドに応じて、大きさ、形状を選択しても良い。また、絶縁層２０４、１層目導体プレート２０２、第２の絶縁層５０４、および２層目導体プレート５０２のそれぞれの対応する位置に配置された開口部において、たとえば上層の開口部ほど大きくする（たとえば上方にむけて、各層の開口部を階段状に大きくする）など、絶縁性の向上および位置合わせを容易にする設計とすることが好ましい。さらに可能であれば位置合わせのためのマークなどをパターニングしてもよい。また、開口部の配列は電源／グランド配線による電力供給が均一に行われるように格子状など、対称な配列にしてもよいが、これに限定されるわけではない。
【００４７】
図７に本発明による導体プレートを用いた半導体パッケージの形成方法を示す。図７の工程ブロック（ａ）、（ｂ）、（ｃ）、（ｄ）は、それぞれ、図２、図３（または図４）、図５、図６の半導体パッケージを形成するステップに対応する。ブロック（ａ）、（ｂ）は、半導体チップの上に１層の導体プレートを形成するステップであり、ブロック（ｃ）、（ｄ）は半導体チップの上に２層の導体プレートを形成するステップである。  またブロック（ａ）、（ｃ）は、１層目の導体プレートを半導体チップの対応する中央部電極パッドにワイヤ・ボンディングする方法を示し、ブロック（ｂ）、（ｄ）は、１層目の導体プレートを半導体チップの対応する中央部電極パッドに金スタッド・バンプで接続する方法を示す。３層以上の導体プレートについても同様のステップを繰り返すことで形成可能であることに留意されたい。
【００４８】
図７に示すように、ステップ６０２乃至６０６は半導体チップを準備して、中継基板に接合するステップである。ステップ６０２で複数の半導体チップを有する半導体ウエハの裏面を研磨する。ここで、各半導体チップは、中継基板からの電力（電流電圧）供給を受けるためにチップ中央部に複数の中央部電極パッドを有し、チップ周辺部に中継基板の導電配線パッドに接続される周辺電極パッドを有する。中央部電極パッドは電源接続用またはグランド接続用のパッド、あるいはこれら両方の接続用パッドであり、回路設計に応じてチップ上面に配置される。ステップ６０４でダイシングにより半導体ウエハからチップを切り出す。次にステップ６０６でチップを中継基板に接合する。このステップ６０６で、チップ裏面のＢＧＡはんだボールを中継基板に半田付けすることでチップを中継基板に接合できる。
【００４９】
ブロック（ａ）は、図２に示す１層の導体プレートを用いて、導体プレートをワイヤ・ボンディングでチップの中央部電極パッドに接続する方法を示す。まずチップ上に非導電性フィルムの接着または非導電性ペーストの塗布を行い、開口部を有する絶縁層を形成する（Ｓ６１２）。また、中継基板上の配線パッドに導電性ペーストまたははんだを塗布する（Ｓ６１４）。次に導体プレートを絶縁層の上に配置する、ここでは接着する（Ｓ６１５）。導体プレートを固定するために絶縁層に接着することが好ましいが、必ずしも接着する必要はない（以降の工程ブロック（ｂ）、（ｃ）、（ｄ）も同様）。導体プレートは厚さ２０−２００ミクロンの銅からなり、チップ中央部の電極にワイヤ・ボンディングするために開口部を有し、さらに中継基板に接続するために引き出し部を有する。続いて、金ワイヤでチップの中央部電極と導体プレートをボンディング接続する。さらに、チップの周辺電極パッドと中継基板の導電配線パッドを金ワイヤでボンディング接続する（Ｓ６１６）。なお、導体プレートを配置した後、導体プレートの引き出し部を前工程（Ｓ６１４）で塗布された導電性ペーストまたははんだにより中継基板の電源配線パッドに接続する。
以下の工程ブロック（ｂ）、（ｃ）、（ｄ）では説明は省略するが、導体プレートを配置した後に導電性ペーストまたははんだを通常の方法で処理することにより、同様に、各導体プレートの各引き出し部を中継基板の電源配線パッドに接続する。
【００５０】
ブロック（ｂ）は、図３または図４に示す１層の導体プレートを用いて、導体プレートをＡｕスタッド・バンプでチップの中央部電極パッドに接続する方法を示す。はじめにＡｕスタッド・バンプをチップ上に形成する（Ｓ６２１）。チップ上に異方性導電フィルム（ＡＣＦ）の接着または非導電性ペーストの塗布により、絶縁層を形成する（Ｓ６２２）。また、中継基板上の電源配線パッドに導電性ペーストまたははんだを塗布する（Ｓ６２４）。次に導体プレートを絶縁層の上に配置し、接着する（Ｓ６２５）。このとき、ＡＣＦの場合、温度と圧力を加えることにより、Ａｕスタッド・バンプを介してチップ中央部電極と導体プレートが電気的接触をすると同時に、中央部電極を除く絶縁層（横方向）では絶縁が保持される。また、非導電性ペースト塗布の場合は、導体プレートを接着する前に、Ａｕスタッド・バンプ表面に付着した非導電性ペーストを除去することが好ましい。この構造においては、チップ中央部の電極にワイヤ・ボンディングする必要がないので、図３では開口部を形成した導体プレートを示すが、開口部を形成しなくても良い（図４参照）。続いて、チップの周辺電極パッドと中継基板の導電配線パッドを金ワイヤでボンディング接続する（Ｓ６２６）。
【００５１】
ブロック（ｃ）は、図５に示す２層の導体プレートを用いて、各導体プレートをワイヤ・ボンディングでチップのそれぞれ対応する中央部電極パッドに接続する方法を示す。まずチップ上に非導電性フィルムの接着または非導電性ペーストの塗布を行い、開口部を有する絶縁層を形成する（Ｓ６３２）。また、中継基板上の電源配線パッドに導電性ペーストまたははんだを塗布する（Ｓ６３４）。次に１層目の導体プレートを絶縁層の上に配置し、接着する（Ｓ６３５）。続いて、１層目導体プレートの上に非導電性フィルムの接着または非導電性ペーストを塗布して、第２の絶縁層を形成する（Ｓ６３６）。次に、２層目の導体プレートを第２の絶縁層の上に位置に合わせて配置し、第２の絶縁層に接着する（Ｓ６３７）。このとき、１層目導体プレートの表面が露出するように各層の開口部を形成しておく。金ワイヤでチップ上の中央部電極パッドと１層目導体プレートおよび２層目導体プレートをボンディング接続し、さらにチップの周辺電極パッドと中継基板の導電配線パッドを金ワイヤでボンディング接続する（Ｓ６３８）。
【００５２】
ブロック（ｄ）は、図６に示す２層の導体プレートを用いて、１層目導体プレートをＡｕスタッド・バンプでチップの対応する中央部電極パッドに接続し、２層目導体プレートをワイヤ・ボンディングで対応する中央部電極パッドに接続する方法を示す。はじめにＡｕスタッド・バンプをチップの中央部電極パッド上に形成する（Ｓ６４１）。チップ上面の少なくとも一部を覆って異方性導電フィルム（ＡＣＦ）の接着または非導電性ペーストの塗布により、開口部を有する絶縁層を形成する（Ｓ６４２）。さらに、中継基板上の電源配線パッドに導電性ペーストまたははんだを塗布する（Ｓ６４４）。次に１層目導体プレートを絶縁層の上に配置し、接着する（Ｓ６４５）。絶縁層がＡＣＦの場合、１層目導体プレートを位置合わせし、温度と圧力を加えることにより、Ａｕスタッド・バンプを介してチップ中央部電極と導体プレートとを電気的に接触させると同時に、横方向は絶縁が保持される。また、非導電性ペースト塗布の場合は、導体プレートを接着する前に、Ａｕスタッド・バンプ表面に付着した非導電性ペーストを除去する。この２層導体プレート構造では、２層目導体プレートを対応する中央部電極に接続するために、開口部を形成した１層目導体プレートを用いる。続いて、１層目の導体プレートの上に非導電性フィルムの接着または非導電性ペーストを塗布して、第２の絶縁層を形成する（Ｓ６４６）。次に、２層目導体プレートを第２の絶縁層の上に位置を合わせて配置し、第２の絶縁層に接着する（Ｓ６４７）。最後に開口部を通して、金ワイヤでチップの中央部電極パッドと２層目導体プレートとをボンディング接続し、さらに、チップの周辺電極パッドと中継基板の電源配線パッドを金ワイヤでボンディング接続する（Ｓ６４８）。
【００５３】
図７の工程ブロック（ａ）、（ｂ）、（ｃ）、（ｄ）で形成された構造の上に、すなわち半導体チップおよびボンディング・ワイヤを覆って、モールド樹脂を用いて封止する（Ｓ６５０）。たとえば、高いガラス転移温度を有する有機基板型パッケージ用で反りを押さえることが可能な封止材料を用いることができる。封止材料はファインピッチのワイヤ・ボンディングに対応するタイプであることが望ましい。上記工程ブロックにおいて、絶縁層、１層目導体プレート、第２の絶縁層、および２層目導体プレートの各々は、通常、チップ上の中央部電極パッドに対応する位置に形成された開口部の位置合わせを行った後に接着する。
【００５４】
図８に、図７の工程ブロック（ｄ）で形成される図６の半導体パッケージ構造を形成するステップを示す。各ステップに対応する中間構造を図８（ａ）乃至（ｇ）に示す。ここでは１層目導体プレートを電源配線用に用い、２層目導体プレートをグランド配線用に用いる場合で説明する。ただし、１層目と２層目の用途を逆にする、あるいは各導体プレートに電源配線およびグランド配線を分割して配置することも可能である。
図８（ａ）は、ステップ６０６を示し、半導体チップ１０２を中継基板１０８に接合する、ステップ６０６を示す。ここで、半導体チップには、中央部電極パッド４０６（１層目導体プレート接続用、電源配線用）および中央部電極パッド４０８(２層目導体プレート接続用、グランド配線用)および周辺電極パッド２０８を回路設計にあわせて形成しておく。また中継基板上１０８には、前もって電源配線用パッド２２０およびグランド配線用パッド５２０、および導電配線パッド２１０が形成されている。
図８（ｂ）は、ステップ６４１を示し、チップ１０２の中央部電極パッド４０６上にＡｕスタッド・バンプ３２２を形成する。
図８（ｃ）は、ステップ６４２を示し、チップ１０２上に非導電性ペーストを塗布、あるいは異方性導電フィルムを接着して開口部２３０を有する絶縁層２０４を形成する。さらに中継基板１０８の電源配線パッド２２０に導電ペーストあるいははんだ２１４を塗布する。
図８（ｄ）は、ステップ６４５を示し、引き出し部２３２を有する１層目導体プレート２０２を位置合わせして、絶縁層２０４に接着し、Ａｕスタッド・バンプ３２２を介して１層目導体プレート２０２と中央部電極パッド４０６を接続し、さらに引き出し部２３２を導電ペーストあるいははんだ２１４を介して中継基板１０８の電源配線パッド２２０に接続する。絶縁層２０４およびに導電ペーストまたははんだ２１４に代えて異方性導電フィルムを用いる場合、温度を加えて圧着することで、１層目導体プレート２０２と中央部電極パッド２０６の接続および電源配線パッド２２０と引き出し部２３２の接続を同時に行うことも可能である。
図８（ｅ）は、ステップ６４６を示し、１層目導体プレート２０２の上に、非導電性ペーストを塗布あるいは非導電性フィルムを接着して、開口部を有する第２の絶縁層５０４を形成する。このとき、中継基板１０８のグランド配線パッド５２０上に導電ペーストあるいははんだ５１４を塗布する。
図８（ｆ）は、ステップ６４７を示し、引き出し部５３２を有する２層目導体プレート５０２を第２の絶縁層５０４に位置を合わせて配置した後、接着する。さらに引き出し部５３２を中継基板１０８のグランド配線パッド５２０に導電ペースト（あるいははんだ）５１４を介して接続する。
図８（ｇ）は、ステップ６４８を示し、２層目導体プレート５０２をチップ１０２上の中央部電極パッド４０８にＡｕワイヤ４２２を用いてボンディングし、さらにチップ１０２の周辺部電極パッド２０８と中継基板１０８上の導電配線パッド２１０をＡｕワイヤ２２４でボンディングする。
【００５５】
図８の方法によって完成する半導体パッケージ構造が図６の２層型導体プレートであって、各導体プレートとチップ上の対応する中央部電極パッドとそれぞれワイヤ・ボンディング接続（２層目導体プレート５０２の接続）およびＡｕスタッド・バンプ接続（１層目導体プレート２０２の接続）を行う構造である。図６のように導体プレート２０２、５０２の引き出し部２３２、５３２を矩形のチップ１０２の４角から対称に引き出す設計としたが、１つの角（コーナー）から、あるいは２つの角から引き出すなど、図６の構造に限定されるわけではない。さらに、チップの４辺の適当な位置から引き出す、あるいは１辺あるいは２辺から引き出すことも可能である。
【００５６】
本発明のさらに別の実施形態である、一体型の多層プレート（機能を有する層、たとえば導体層／絶縁層／導体層からなる、３層プレートまたは３層フィルムを含む）を用いた、２層型導体プレートの半導体パッケージを図９に示す。この多層プレートは通常フレキシブル・プレートまたはフレキシブル・フィルムを用いる。これは図５と類似の半導体パッケージであり、パッケージの断面図を図９（ａ）に、平面図を図９（ｂ）に、多層プレートの詳細断面図を図９（ｃ）に示す。導体プレートである導体層８０２、８０６の少なくとも一部が表面に出るように開口部８３０を階段状に形成した３層のフレキシブル・プレート８１０である。従って、図２乃至図６に示す実施形態のように引き出し部８６０を前もってダウンセットする必要はなく、フレキシブル・プレートを自在に曲げることで中継基板に接続可能である。このフレキシブル・プレート８１０は半導体チップ１０２上に形成した開口部を有する絶縁層２０４の上に位置を合わせて配置され、接着され得る。そして、３層フレキシブル・プレート８１０（引き出し部は８６０）の導体層である下層および上層の導体プレート８０２、８０６の露出面（上面）はチップ１０２の主表面にある中央部電極パッド４０８、４０６にそれぞれＡｕワイヤ８４４、８４２でボンディングされる。また、フレキシブル・プレート８１０の引き出し部８６０の下面に露出された導体層（下層および上層）をはんだまたは導電ペースト８４０を介して中継基板１０８上のパッド８２２、８２４にそれぞれ接続することができる。なお、簡単のために、図９（ｂ）では、開口部でのワイヤ・ボンディングを省略している。なお、半導体チップ１０２とその上に形成する絶縁層２０４は前述の図５および図６に示す構造と同じ構成とすることができる。すなわち、図９は、下層および上層の導体プレート８０２、８０６ともワイヤ・ボンディングでチップの中央部電極パッドに接続する図５に類似の構成であるが、下層の導体プレート８０２と中央部電極パッドとをＡｕスタッド・バンプで接続する図６の構成においても本実施形態は適用可能である。この場合、下層の導体プレート８０２、絶縁層８０４、および上層の導体プレート８０６のそれぞれの開口部８３０は断面をそろえた面いち、すなわち同じ大きさの開口部とすることもできる。また、半導体チップ１０２の上に形成されるＡｕスタッド・バンプ（図６の３２２に相当）と接する位置にある、下層導体プレートの下面を露出する構成が好ましい。
【００５７】
この半導体パッケージ８００は、最小構成として下層導体プレート８０２と絶縁層８０４と上層導体プレート８０６を一体形成した多層プレート８１０を平板型電源配線ライン（いわゆるストリップライン）として用いることが可能で、これは半導体チップへの電力ロスが少ないことを特徴とする。たとえば上層の導体プレートを電源電圧配線に、下層の導体プレートをグランド配線に用いる。この３層構造は、一般的なフレキシブル・フィルムまたはフレキシブル基板、たとえば銅箔を両面に有する両面フレキシブル・プラスチック基板を用いることができる。また、下層導体プレート８０２は、図６のようにチップ上に形成されたＡｕスタッド・バンプを用いて接続することも可能である。このフレキシブル基板は、たとえば、厚さ３０μｍから１５０μｍのポリイミド・フィルムからなる絶縁体を挟んで厚さ２０μｍから１５０μｍの銅箔を両面に形成した構造であり、小さい力で繰り返し変形させることが可能であり、変形した場合にもその電気的特性を保持できることを特徴とする。
【００５８】
チップ周辺部にある周辺電極パッド２０８は、一般に、中継基板１０８の上面に設けられた、信号用などの導電配線パッド２１０とＡｕワイヤ２２４でボンディング接続される。図９（ｂ）のように、多層プレート８１０の４角に引き出し部８６０を設ける。また、中継基板１０８の配線パッドのうちのグランド（ＧＮＤ）用パッド８２２と下層プレート８０２とを、さらに電源電圧（ＶＤＤ）用パッド８２４と上層プレート８０６とを、はんだあるいは導電ペースト８４０で接続することができる。はんだあるいは導電ペーストに代えてＡＣＦを用いることも可能であり、ＡＣＦを多層プレート側に前もって形成しておいても良い。図９の構造において、多層プレートの引き出し部の端を研磨あるいはエッチングすることで上層導体プレート８０６の接続面を出すことができる。また、引き出し部８６０は矩形のチップ１０２の４角から対称に引き出す構造としたが、１つの角から、あるいは２つの角から引き出すなど、図９の構造に限定されるわけではない。
【００５９】
図９（ｃ）に示すように、一体型の多層プレート（機能面では３層プレートとも呼ぶ）８１０は引き出し部８６０も一体に形成されるフレキシブル・プレートである。基本構成としては、絶縁体からなるベースフィルム８８０と、ベースフィルム８８０の上下に形成される両面の銅箔などの導体層８８２、８８４の３層構造（導体層／絶縁体／導体層）からなる。さらに、この一体型の多層プレート８１０において、好ましくは導体層８８２、８８４の電気接続部分にはめっきなどの表面処理層８８８を設け、また導体層８８２、８８４を保護するためのカバーフィルム８８６、あるいは構造全体を補強するための補強材８９０を備えてもよい。構造全体を補強するための補強材８９０は、図９（ｃ）の構造において上部のカバーフィルム８８６の上に形成しても良い。さらに、電気的接続のために、導体層８８２または８８４をめっき処理した表面処理層８８８の少なくとも一部が表面に出るようにして開口部８３０を形成してもよい。
【００６０】
この多層プレートは、半導体チップに外部キャパシタを提供する構造としてもよい。すなわち、フレキシブル３層プレート８１０の下層導体プレート８０２および上層導体プレート８０６をパターニングして、絶縁層８０４を挟んで上下の銅パターンが重なる領域を形成し、この重なる領域の面積、あるいは絶縁層８０４の材料選択（すなわち誘電率）および厚み設定を変えることで、キャパシタをチップ内の回路設計に合わせこむことが可能である。チップ内の回路配線パッドに近接して、３層プレート８１０に適当な開口部６３０を設けることにより金ワイヤを用いて、チップ内の回路配線パッドと、３層プレート８１０のパターニングで形成されるキャパシタの上下導体プレート部分とをボンディングで接続可能である。
【００６１】
本発明による導体プレートを用いた場合の半導体チップ上での電圧降下を比較した例を説明する。ここでは半導体チップを上面に搭載し得る、大きさ２７ｍｍ角のＰＢＧＡ半導体パッケージで、３５ミクロン（μｍ）厚の銅を用いた導体プレートを用い、大きさ８．８ｍｍ角の半導体チップの周辺電極パッドと配線基板とのワイヤ・ボンディング接続には直径２５ミクロン（μｍ）のＡｕワイヤを用いる。ここでチップの消費電力は５Ｗで、チップに電源電圧１Ｖを印加したときの、４分割した半導体パッケージのチップ上の電圧降下値の分布を計算により比較する。
【００６２】
比較例１：
図１０にチップ周辺部で高密度の短いワイヤ・ボンディング接続を用いる場合を示す。図１０（ａ）に導体プレート無しの場合のチップ上の電圧降下を示し、図１０（ｂ）に導体プレートを用いて、チップ周辺部において、高密度の１．５ｍｍ長のＡｕワイヤで接続し、導体プレートの中心部、すなわち開口部周辺の接続においてＡｕスタッド・バンプを用いた場合の電圧降下の例を示す。電圧降下の最も大きいチップ中心部で、導体プレートを用いない場合に比べて、約１／３に低減でき、さらに電圧降下値のばらつきも抑えられることがわかる。
【００６３】
比較例２：
図１１にチップ周辺部で低密度の長いワイヤ・ボンディング接続を用いる場合を示す。図１１（ａ）に導体プレート無しの場合のチップ上の電圧降下を示し、図１１（ｂ）に導体プレートを用いて、チップ周辺部において、低密度の２．０ｍｍ長のＡｕワイヤで接続し、導体プレートの中心部、すなわち開口部周辺の接続においてワイヤ・ボンディングを用いた場合の電圧降下の例を示す。電圧降下はチップ中心部で、導体プレートを用いない場合に比べて約１／４に低減でき、さらに電圧降下のばらつきも極めて小さくできることがわかる。さらに、図１１（ｃ）において、開口部周辺でＡｕスタッド・バンプ接続を用いる導体プレートの場合の電圧降下の例を示す。このＡｕスタッド・バンプ接続の場合にはチップ中心部で、導体プレートを用いない場合に比べて約１／５に低減できることも示された。すなわち、チップ周辺部のワイヤ・ボンディングが低密度の場合には、チップ内の電圧降下を抑える効果が大きくなり、導体プレートの有効性が示された。
【００６４】
本発明による導体プレートの数および電源電圧（ＶＤＤ）配線とグランド（ＧＮＤ）配線のどちらに用いるかによって、電圧降下がどのように変化するかを半導体チップ中央部での電圧降下（ＤＣ成分）を比較した例を図１２に示す。１層導体プレートをグランド配線に用いる場合、１層導体プレートを電源電圧配線に用いる場合、および２層導体プレートを用いて、一方の１層をグランド配線に、別の１層を電源電圧配線に用いた場合を比較している。１層導体プレートの場合、電源電圧配線として導体プレートを用いる場合において電圧降下が小さく、２層導体プレートを用いると、グランド配線のみ、あるいは電源電圧配線のみの１層導体プレートに対して、電圧降下をそれぞれ約／３乃至約１／２に、また導体プレートを用いない場合に対して約１／５に低減できることが示された。
【００６５】
本発明によればチップ中央部での電圧降下が低減されることに加えて、電源／グランド用配線を直接、チップ中央部に供給することができ、これにより従来のチップ周辺部の電源／グランド用の接続パッドの数を減らし、減った分を信号用パッドに割り当てる設計が可能となる。すなわちチップ周辺設計において、信号用パッド数を増加する多ピン化を容易にすることができる。さらに、ＢＧＡタイプの半導体パッケージにおいて、チップ上の電源／グランド配線から中継基板上の電源配線パッドに直接接続でき、さらに中継基板から外部回路へはんだボールなどを介して直接接続できるので、ループインダクタンスを低減することでできる。
【００６６】
本発明を、図面に基づいて特定の実施の形態について説明したが、本発明の技術範囲は上記実施の形態に記載の範囲には限定されない。上記の実施の形態に、そのような種々の変更または改良を加えることが可能であることが当業者に明らかである。従って、そのような変更または改良を加えた形態も当然に本発明の技術的範囲に含まれる。
【図面の簡単な説明】
【００６７】
【図１】本発明を適用可能なＰＢＧＡ（プラスチック・ボール・グリッド・アレイ）を用いる半導体パッケージの例を示す図である。
【図２】本発明による１層導体プレートにおいて、ワイヤ・ボンディング接続を用いる半導体パッケージの概略図である。（ａ）断面図、（ｂ）基本構成例の平面図、（ｃ）複数の開口部を有する構成例の平面図。
【図３】本発明による１層導体プレートにおいて、Ａｕスタッド・バンプ接続を用いる半導体パッケージの概略図である。（ａ）断面図、（ｂ）基本構成例の平面図、（ｃ）複数の開口部を有する構成例の平面図。
【図４】本発明による開口部のない１層導体プレートにおいて、Ａｕスタッド・バンプ接続を用いる半導体パッケージの概略図である。（ａ）断面図、（ｂ）基本構成例の平面図。
【図５】本発明による２層導体プレートにおいて、各導体プレートをワイヤ・ボンディング接続する半導体パッケージの概略図である。（ａ）断面図、（ｂ）平面図。
【図６】本発明による２層導体プレートにおいて、各導体プレートをワイヤ・ボンディング接続およびＡｕスタッド・バンプ接続する半導体パッケージの概略図である。（ａ）断面図、（ｂ）平面図。
【図７】本発明による半導体パッケージを形成するためのプロセス・フローを示す図である。工程ブロック（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれ図２、図３（あるいは図４）、図５、図６の半導体パッケージの形成方法に対応する。
【図８】図６の２層導体プレートの形成方法において、段階的な構造を示す図である。
【図９】本発明による一体型多層プレートによる半導体パッケージの実施形態を示す。（ａ）断面図、（ｂ）平面図、（ｃ）一体型多層プレートの詳細断面図。
【図１０】チップ周辺部で高密度の短いワイヤ・ボンディング接続を用い、中央部電極パッドとＡｕスタッド・バンプ接続を用いる場合のチップ中央部の電圧降下の例を示す図である。（ａ）導体プレートなし、（ｂ）導体プレートあり。
【図１１】チップ周辺部で低密度の長いワイヤ・ボンディング接続を用いた場合のチップ中央部の電圧降下の例を示す図である。（ａ）導体プレートなし、（ｂ）導体プレートの開口部でワイヤ・ボンディング接続、（ｃ）Ａｕスタッド・バンプ接続。
【図１２】導体プレートを電源電圧用、グランド配線用に用いる場合のチップ中央部の電圧降下の比較例を示す図である。
【図１３】従来技術による半導体パッケージの例である。
【符号の説明】
【００６８】
１００、２００、３００、４００、５００  半導体パッケージ
１０２  半導体チップ
１０４  電極パッド
１０６  金ワイヤ
１０８  中継基板（配線基板）
１１０  配線パッド
１１２  はんだボール
１１４  モールド樹脂
１２０  外部回路基板
１２２  配線パッド
２０２  導体プレート
２０４  絶縁層
２０６  中央部電極パッド
２０８  周辺電極パッド
２１０  導電配線パッド
２１４  はんだ（または導電ペースト）
２１６  ビア
２２０  電源配線パッド
２２２、２２４  Ａｕワイヤ
２３０  開口部
２３２  引き出し部
３２２  Ａｕスタッド・バンプ
４０２  ２層目導体プレート
４０４  第２の絶縁層
４０６、４０８  中央部電極パッド
４１４  はんだ（または導電ペースト）
４２０、５２０  電源配線パッド
４２２  Ａｕワイヤ
４３２、５３２  引き出し部
５０２  ２層目導体プレート
５０４  第２の絶縁層    
【図１】
2008243914.tif 000003
【図２】
2008243914.tif 000004
【図３】
2008243914.tif 000005
【図４】
2008243914.tif 000006
【図５】
2008243914.tif 000007
【図６】
2008243914.tif 000008
【図７】
2008243914.tif 000009
【図８】
2008243914.tif 000010
【図９】
2008243914.tif 000011
【図１０】
2008243914.tif 000012
【図１１】
2008243914.tif 000013
【図１２】
2008243914.tif 000014
【図１３】
2008243914.tif 000015