(57)【要約】【課題】側面視認性に優れるだけではなく、光リーク現象が防止された液晶表示装置を提供する。【解決手段】横方向にそれぞれ延長されている第１及び第２のゲートラインと、データラインと、第１及び第２の薄膜トランジスタと、両側面が第１及び第２のゲートラインと傾斜を形成してジグザグに延長されており、延長方向に沿って第１の領域及び第２の領域に分割される画素電極とを含み、画素電極は、第１の領域及び前記第２の領域の上部及び下部を占有し、第１の領域と第２の領域が連結電極によって接続されている第１のサブ画素電極、及び第２の領域の中央部を占有し、一側面が第１のサブ画素電極の第１の領域に隣接し、上端及び下端が第１のサブ画素電極の第２の領域に隣接する第２のサブ画素電極を含み、連結電極の少なくとも一つは第２のゲートラインとオーバーラップされている。【選択図】図１Ａ
2008040448.tif 000002
【特許請求の範囲】
【請求項１】
横方向にそれぞれ延長されている第１及び第２のゲートラインと、
前記第１及び第２のゲートラインと絶縁されて交差するデータラインと、
前記第１及び第２のゲートラインと前記データラインにそれぞれ接続された第１及び第２の薄膜トランジスタと、
両側面が前記第１及び第２のゲートラインと傾斜を形成してジグザグに延長されており、前記延長方向に沿って第１の領域及び第２の領域に分割される画素電極とを含み、
前記画素電極は、前記第１の薄膜トランジスタに接続されており、前記第１の領域及び前記第２の領域の上部及び下部を占有し、前記第１の領域と前記第２の領域が連結電極によって接続されている第１のサブ画素電極、及び前記第２の薄膜トランジスタに接続されており、前記第２の領域の中央部を占有し、一側面が前記第１のサブ画素電極の第１の領域に隣接し、上端及び下端が前記第１のサブ画素電極の前記第２の領域に隣接する第２のサブ画素電極を含み、
前記連結電極の少なくとも一つは前記第２のゲートラインとオーバーラップされていることを特徴とする液晶表示装置。
【請求項２】
前記第２のゲートラインは、前記第１のサブ画素電極の第１の領域及び前記第１のサブ画素電極の第２の領域を横切ることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記画素電極の両側面は平行に延長されており、
前記第１の領域及び前記第２の領域の境界部に前記画素電極の両側面と平行にジグザグに延長されている斜線型間隙を備えることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記画素電極の両側面及び前記斜線型間隙は、前記第１及び第２のゲートラインと４５°又は−４５°の傾斜角を形成することを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記画素電極は、前記両側面の傾斜方向がかえられる少なくとも一つの折り曲げ部を含み、前記折り曲げ部で前記第１及び第２のゲートラインと平行し、前記斜線型間隙と続く水平形間隙を備えることを特徴とする請求項３に記載の液晶表示装置。
【請求項６】
前記画素電極は、３個の折り曲げ部を備え、前記画素電極の上部から下側方向に第１の折り曲げ部、第２の折り曲げ部及び第３の折り曲げ部を備えることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記第２のゲートラインは、前記第１の折り曲げ部より画素電極の上部に設けられ、
前記画素電極は、前記第２の折り曲げ部を基準に上下が対称であることを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
横方向にそれぞれ延長されている第１及び第２のゲートラインと、
前記第１及び第２のゲートラインと絶縁されて交差するデータライン、前記データラインから分枝された第１及び第２のソース電極、前記第１及び第２のソース電極と離隔されて対向する第１及び第２のドレイン電極、及び前記第２のドレイン電極から分枝された第３のドレイン電極を含むデータ配線と、
前記第１のゲートライン、前記第１のソース電極及び前記第１のドレイン電極と接続された第１の薄膜トランジスタと、
前記第２のゲートライン、前記第２のソース電極及び前記第２のドレイン電極と接続された第２の薄膜トランジスタと、
両側面が前記第１及び第２のゲートラインと傾斜を形成してジグザグに延長されており、前記延長方向に沿って第１の領域及び第２の領域に分割される画素電極とを含み、
前記画素電極は、前記第１の薄膜トランジスタに接続されており、前記第１の領域及び前記第２の領域の上部及び下部を占有し、前記第１の領域と前記第２の領域が連結電極によって接続されている第１のサブ画素電極、及び前記第２の薄膜トランジスタに接続されており、前記第２の領域の中央部を占有し、一側面が前記第１のサブ画素電極の第１の領域に隣接し、上端及び下端が前記第１のサブ画素電極の前記第２の領域に隣接する第２のサブ画素電極を含み、
前記第２のゲートラインは、前記第１の領域及び前記第２の領域の境界部で前記第３のドレイン電極とオーバーラップされていることを特徴とする液晶表示装置。
【請求項９】
前記第２のゲートラインは、前記第１のサブ画素電極の第１の領域及び前記第１のサブ画素電極の第２の領域を横切ることを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記画素電極の両側面は平行に延長されており、
前記第１の領域及び前記第２の領域の境界部に前記画素電極の両側面と平行にジグザグに延長されている斜線型間隙を備えることを特徴とする請求項９に記載の液晶表示装置。
【請求項１１】
前記画素電極の両側面及び前記斜線型間隙は前記第１及び第２のゲートラインと４５°又は−４５°の傾斜角を形成することを特徴とする請求項１０に記載の液晶表示装置。
【請求項１２】
前記画素電極は、前記両側面の傾斜方向がかえられる少なくとも一つの折り曲げ部を含み、前記折り曲げ部で前記第１及び第２のゲートラインと平行し、前記斜線型間隙と続く水平形間隙を備えることを特徴とする請求項１０に記載の液晶表示装置。
【請求項１３】
前記画素電極は、３個の折り曲げ部を備え、前記画素電極の上部から下側方向に第１の折り曲げ部、第２の折り曲げ部及び第３の折り曲げ部を備えることを特徴とする請求項１２に記載の液晶表示装置。
【請求項１４】
前記第２のゲートラインは、前記第１の折り曲げ部を横切り、前記画素電極は前記第２の折り曲げ部を基準に上下が対称であることを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
横方向にそれぞれ延長されている第１及び第２のゲートラインと、
前記第１及び第２のゲートラインと絶縁されて交差するデータライン、前記データラインから分枝された第１及び第２のソース電極、前記第１及び第２のソース電極と離隔されて対向する第１及び第２のドレイン電極、及び前記データラインから分枝された第３のソース電極を含むデータ配線と、
前記第１のゲートライン、前記第１のソース電極及び前記第１のドレイン電極と接続された第１の薄膜トランジスタと、
前記第２のゲートライン、前記第２のソース電極及び前記第２のドレイン電極と接続された第２の薄膜トランジスタと、
両側面が前記第１及び第２のゲートラインと傾斜を形成してジグザグに延長されており、前記延長方向に沿って第１の領域及び第２の領域に分割される画素電極とを含み、
前記画素電極は、前記第１の薄膜トランジスタに接続されており、前記第１の領域及び前記第２の領域の上部及び下部を占有し、前記第１の領域と前記第２の領域が連結電極によって接続されている第１のサブ画素電極、及び前記第２の薄膜トランジスタに接続されており、前記第２の領域の中央部を占有し、一側面が前記第１のサブ画素電極の第１の領域に隣接し、上端及び下端が前記第１のサブ画素電極の前記第２の領域に隣接する第２のサブ画素電極を含み、
前記第２のゲートラインは、前記第１の領域及び前記第２の領域の境界部で前記第３のソース電極とオーバーラップされていることを特徴とする液晶表示装置。
【請求項１６】
前記第２のゲートラインは、前記第１のサブ画素電極の第１の領域及び前記第１のサブ画素電極の第２の領域を横切ることを特徴とする請求項１５に記載の液晶表示装置。
【請求項１７】
前記画素電極の両側面は平行に延長されており、
前記第１の領域及び前記第２の領域の境界部に前記画素電極の両側面と平行にジグザグに延長されている斜線型間隙を備えることを特徴とする請求項１６に記載の液晶表示装置。
【請求項１８】
前記画素電極の両側面及び前記斜線型間隙は、前記第１及び第２のゲートラインと４５°又は−４５°の傾斜角を形成することを特徴とする請求項１７に記載の液晶表示装置。
【請求項１９】
前記画素電極は、前記両側面の傾斜方向がかえられる少なくとも一つの折り曲げ部を含み、前記折り曲げ部で前記第１及び第２のゲートラインと平行し、前記斜線型間隙と続く水平形間隙を備えることを特徴とする請求項１７に記載の液晶表示装置。
【請求項２０】
前記画素電極は、３個の折り曲げ部を備え、前記画素電極の上部から下側方向に第１の折り曲げ部、第２の折り曲げ部及び第３の折り曲げ部を備えることを特徴とする請求項１９に記載の液晶表示装置。
【請求項２１】
前記第２のゲートラインは、前記第１の折り曲げ部を横切り、前記画素電極は前記第２の折り曲げ部を基準に上下が対称であることを特徴とする請求項２０に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、さらに詳細には、側面視認性に優れるだけではなく、光リーク現象が防止された液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、現在最も広く使用されているフラットパネルディスプレイ（平板表示装置）のうちの一つであって、画素電極と共通電極など電界生成電極が形成されている二枚の表示板とその間に挿入されている液晶層からなり、電界生成電極に電圧を印加して液晶層に電界を生成し、これを通じて液晶層の液晶分子の配向を決定し、入射光の偏光を制御することによって映像を表示する。
【０００３】
その中でも電界が印加されない状態で液晶分子の長軸を上下表示板について垂直を構成するように配列した垂直配向モード（Ｖｅｒｔｉｃａｌｌｙ  Ａｌｉｇｎｅｄ  Ｍｏｄｅ）液晶表示装置は、対比比が大きくて広い基準視野角実現が容易で脚光を浴びている。垂直配向モード液晶表示装置で広視野角を実現するための手段としては電界生成電極に間隙を形成する方法と電界生成電極上に突起を形成する方法などがある。
【０００４】
ところで、間隙が備えられたＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌｌｙ  Ａｌｉｇｎｅｄ）方式の場合、側面に行くほど映像が明るくなって側面視認性が落ちる。側面視認性を改善するため一つの画素を２個のサブ電極に分割し、これらそれぞれを別途の薄膜トランジスタを用いて駆動することによって、相異なる電圧を印加する方法が提示されている。２個の薄膜トランジスタを駆動するためには一つの画素に２本のゲートラインが備えられることが要求される。この中で追加されたゲートラインは画素を横切るようになる。ところで、ゲートラインが画素を横切りながら間隙によって露出される場合、この領域での液晶層がゲートラインによって形成される電界に影響を受ける。ゲートラインには通常ゲートオフ電圧が印加されているが、ゲートオフ電圧が周辺画素電圧よりかなり低いことが一般的であるため、露出されたゲートライン上の液晶層は、他の画素領域とは異なる配向角を示すようになり、これは液晶表示装置の駆動初期に光リーク（漏洩）現象として視認できる。
【特許文献１】韓国特許公開  10-2005-0080313号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は、側面視認性に優れるだけではなく、光リーク現象が防止された液晶表示装置を提供することにある。
【０００６】
本発明の技術的課題は以上で言及した技術的課題で制限されないし、言及されないまた他の技術的課題は以下の記載から当業者に明確に理解することができる。
【課題を解決するための手段】
【０００７】
前記技術的課題を達成するための本発明の一実施形態による液晶表示装置は、横方向にそれぞれ延長されている第１及び第２のゲートラインと、前記第１及び第２のゲートラインと絶縁されて交差するデータラインと、前記第１及び第２のゲートラインと前記データラインにそれぞれ接続された第１及び第２の薄膜トランジスタと、両側面が前記第１及び第２のゲートラインと傾斜を形成してジグザグに延長されており、前記延長方向に沿って第１の領域及び第２の領域に分割される画素電極とを含み、前記画素電極は、前記第１の薄膜トランジスタに接続されており、前記第１の領域及び前記第２の領域の上部及び下部を占有し、前記第１の領域と前記第２の領域が連結電極によって接続されている第１のサブ画素電極、及び前記第２の薄膜トランジスタに接続されており、前記第２の領域の中央部を占有し、一側面が前記第１のサブ画素電極の第１の領域に隣接し、上端及び下端が前記第１のサブ画素電極の前記第２の領域に隣接する第２のサブ画素電極を含み、前記連結電極の少なくとも一つは前記第２のゲートラインとオーバーラップされている。
【０００８】
前記技術的課題を達成するための本発明の他の実施形態による液晶表示装置は、横方向にそれぞれ延長されている第１及び第２のゲートラインと、前記第１及び第２のゲートラインと絶縁されて交差するデータラインと、前記データラインから分枝された第１及び第２のソース電極と、前記第１及び第２のソース電極と離隔されて対向する第１及び第２のドレイン電極と、前記第２のドレイン電極から分枝された第３のドレイン電極を含むデータ配線と、前記第１のゲートライン、前記第１のソース電極及び前記第１のドレイン電極と接続された第１の薄膜トランジスタと、前記第２のゲートライン、前記第２のソース電極及び前記第２のドレイン電極と接続された第２の薄膜トランジスタと、両側面が前記第１及び第２のゲートラインと傾斜を形成してジグザグに延長されており、前記延長方向に沿って第１の領域及び第２の領域に分割される画素電極とを含み、前記画素電極は、前記第１の薄膜トランジスタに接続されており、前記第１の領域及び前記第２の領域の上部及び下部を占有し、前記第１の領域と前記第２の領域が連結電極によって接続されている第１のサブ画素電極、及び前記第２の薄膜トランジスタに接続されており、前記第２の領域の中央部を占有し、一側面が前記第１のサブ画素電極の第１の領域に隣接し、上端及び下端が前記第１のサブ画素電極の前記第２の領域に隣接する第２のサブ画素電極を含み、前記第２のゲートラインは、前記第１の領域及び前記第２の領域の境界部で前記第３のドレイン電極とオーバーラップされている。
【０００９】
前記技術的課題を達成するための本発明のさらに他の実施形態による液晶表示装置は、横方向にそれぞれ延長されている第１及び第２のゲートラインと、前記第１及び第２のゲートラインと絶縁されて交差するデータラインと、前記データラインから分枝された第１及び第２のソース電極と、前記第１及び第２のソース電極と離隔されて対向する第１及び第２のドレイン電極と、前記データラインから分枝された第３のソース電極を含むデータ配線、前記第１のゲートライン、前記第１のソース電極及び前記第１のドレイン電極と接続された第１の薄膜トランジスタと、前記第２のゲートライン、前記第２のソース電極及び前記第２のドレイン電極と接続された第２の薄膜トランジスタと、両側面が前記第１及び第２のゲートラインと傾斜を形成してジグザグに延長されており、前記延長方向に沿って第１の領域及び第２の領域に分割される画素電極とを含み、前記画素電極は、前記第１の薄膜トランジスタに接続されており、前記第１の領域及び前記第２の領域の上部及び下部を占有し、前記第１の領域と前記第２の領域が連結電極によって接続されている第１のサブ画素電極、及び前記第２の薄膜トランジスタに接続されており、前記第２の領域の中央部を占有し、一側面が前記第１のサブ画素電極の第１の領域に隣接し、上端及び下端が前記第１のサブ画素電極の前記第２の領域に隣接する第２のサブ画素電極を含み、前記第２のゲートラインは、前記第１の領域及び前記第２の領域の境界部で前記第３のソース電極とオーバーラップされている。
【００１０】
その他実施形態の具体的な事項は詳細な説明及び図面に記載されたとおりである。
【発明の効果】
【００１１】
本発明の実施形態による液晶表示装置によれば、画素電極を２個のサブ画素電極に分割し、それぞれの２個の薄膜トランジスタで駆動することによって、側面視認性を確保できるだけではなく、第２のゲートラインから生成した電界が液晶層に伝達されることを遮断することによって、光リーク現象を防止できる。
【発明を実施するための最良の形態】
【００１２】
本発明の利点及び特徴、そしてそれらを達成するための方法は添付する図面と共に後述する詳細な実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。図面で層及び領域の大きさ及び相対的な大きさは、説明の明瞭性のため誇張されることがありうる。
【００１３】
素子又は層が他の素子又は層の
「上」にある指称されるときは、他の素子又は層の真上だけではなく、中間に他の層又は他の素子を介在した場合を全て含む。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
【００１４】
空間的に相対的な用語である「下」、「上」などは図面に示すように一つの素子又は構成要素と他の素子又は構成要素との相間関係を容易に記述するため使用される。空間的に相対的な用語は、図面に示す方向に加えて使用時又は動作時素子の相異なる方向を含む用語に理解されなければならない。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
【００１５】
本明細書で記述する実施形態は、本発明の理想的な概略図である平面図及び断面図を参照して説明される。従って、製造技術ないし許容誤差などによって例示図の形成が変形できる。これにより、本発明の実施形態は示す特定形状で制限されることではなく、製造工程に起因する形状の変化も含むことである。図面で例示された領域の形は素子の領域の特定形状を例示するためのことであり、発明の範疇を制限するためのことではない。
【００１６】
以下、添付した図面を参照して本発明の実施形態による液晶表示装置について詳細に説明する。
【００１７】
図１Ａは、本発明の一実施形態による第１の表示板のレイアウト図である。図１Ｂは、図１Ａの第１及び第２のゲートラインと画素電極との関係を示したレイアウト図である。図２は、本発明の一実施形態による第２の表示板のレイアウト図である。図３は、本発明の一実施形態による液晶表示装置のレイアウト図である。図４は、図３のＩＶ−ＩＶ´線に沿って切った断面図である。図５は図３のＶ−Ｖ´線に沿って切った断面図である。
【００１８】
本発明の一実施形態による液晶表示装置は、図４及び図５に示すように第１の表示板、第１の表示板と対向して配置されている第２の表示板、及び第１の表示板と第２の表示板の間に介在されている液晶層を含む。
【００１９】
先ず、図１Ａ及び図３〜図５を参照して、本発明の一実施形態による液晶表示装置の第１の表示板についてさらに詳細に説明する。
【００２０】
第１の表示板は、透明なガラスやプラスチックなどから構成される第１の絶縁基板１１０をベース基板とする。第１の絶縁基板１１０の上には、第１の方向、例えば横方向に延長されている第１のゲートライン１２２ａ及び第２のゲートライン１２２ｂが形成されている。第１のゲートライン１２２ａは、画素の境界部に設けられ、第２のゲートライン１２２ｂは第１のゲートライン１２２ａと平行に延長されており、画素の上部を横切る。
【００２１】
第１のゲートライン１２２ａ及び第２のゲートライン１２２ｂは、それぞれ一定領域で部分的に拡張されてそれぞれ第１のゲート電極１２４ａ及び第２のゲート電極１２４ｂを構成する。第１のゲート電極１２４ａ及び第２のゲート電極１２４ｂの形状は多様に変形可能なことはもちろんである。
【００２２】
第１の絶縁基板１１０上の第１及び第２のゲートライン１２２ａ、１２２ｂと同一な層には蓄積電極ライン１２８が形成されている。蓄積電極ライン１２８の配置形状は、多様なことができるが、例えば図１に示すように画素の横方向を横切るように形成でき、例えば画素を上下に両分するように横切ることができる。蓄積電極ライン１２８は、一定領域で拡張された蓄積電極拡張部１２８ａを含むことができる。蓄積電極拡張部１２８ａは後述する第１のサブ画素電極１８２及び第２のサブ画素電極１８４にそれぞれオーバーラップされるように形成される。
【００２３】
第１のゲートライン１２２ａ、第２のゲートライン１２２ｂとこれらに接続された第１のゲート電極１２４ａ及び第２のゲート電極１２４ｂ、蓄積電極ライン１２８は例えばアルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）又はこれらの合金からなった単一膜又は多層膜でありうる。具体的な例として、モリブデン下部膜とアルミニウム上部膜からなった二層膜が適用できる。
【００２４】
第１のゲートライン（１２２ａ）、第２のゲートライン（１２２ｂ）、及び蓄積電極ライン１２８の上には窒化シリコン、酸化シリコンなどになったゲート絶縁膜１３０が積層されている。ゲート絶縁膜１３０上には、水素化アモルファスシリコンなどになった第１の半導体層（１４０ａ）及び第２の半導体層（１４０ｂ）が形成されている。第１の半導体層（１４０ａ）は、第１のゲート電極（１２４ａ）にオーバーラップされており、第２の半導体層（１４０ｂ）は第２のゲート電極（１２４ｂ）にオーバーラップされている。
【００２５】
第１及び第２の半導体層（１４０ａ、１４０ｂ）上又はゲート絶縁膜１３０上にはデータ配線が形成されている。データ配線（１６２、１６５ａ、１６６ａ、１６５ｂ、１６６ｂ）は、第２の方向、例えば縦方向に延長されているデータライン１６２、データライン１６２から第１のゲート電極（１２４ａ）側に分枝された第１のソース電極（１６５ａ）、第１のソース電極（１６５ａ）と離隔されて対向する第１のドレイン電極（１６６ａ）、データライン１６２から第２のゲート電極（１２４ｂ）側に分枝された第２のソース電極（１６５ｂ）、及び第２のソース電極（１６５ｂ）と離隔されて対向する第２のドレイン電極（１６６ｂ）を含む。データライン１６２は、縦方向に直線に延長されていることもできるが、図１Ａに示すように画素の中央領域でジグザグ形状を有する画素電極側に湾入された形状を有してもよい。第１のソース電極（１６５ａ）及び第１のドレイン電極（１６６ａ）は、少なくとも一部が第１のゲート電極（１２４ａ）及び第１の半導体層（１４０ａ）とオーバーラップされており、第２のソース電極（１６５ｂ）及び第２のドレイン電極（１６６ｂ）は少なくとも一部が第２のゲート電極（１２４ｂ）及び第２の半導体層（１４０ｂ）とオーバーラップされている。
【００２６】
このようなデータ配線（１６２、１６５ａ、１６６ａ、１６５ｂ、１６６ｂ）は、アルミニウム、銀、銅、モリブデン、クロム、チタン、タンタル又はこれらの合金からなった単一膜又は多層膜でありうる。具体的な例として、モリブデン下部膜、アルミニウム中間膜及びモリブデン上部膜からなった三層膜が適用できる。
【００２７】
第１のゲート電極（１２４ａ）、第１のソース電極（１６５ａ）及び第１のドレイン電極（１６６ａ）は、第１の半導体層（１４０ａ）をチャネル部とする第１の薄膜トランジスタを構成し、第２のゲート電極（１２４ｂ）、第２のソース電極（１６５ｂ）及び第２のドレイン電極（１６６ｂ）は第２の半導体層（１４０ｂ）をチャネル部とする第２の薄膜トランジスタを構成する。一方、第１の半導体層（１４０ａ）とその上の第１のソース電極（１６５ａ）及び第１のドレイン電極（１６６ａ）、第２の半導体層（１４０ｂ）とその上の第２のソース電極（１６５ｂ）及び第２のドレイン電極（１６６ｂ）の間にはそれぞれ高濃度にドーピングされたｎ＋水素化アモルファスシリコンなどになったオーミックコンタクト層（１５５ａ、１５６ａ、１５５ｂ、１５６ｂ）が介在されてこれら間のコンタクト抵抗を低める。
【００２８】
データ配線（１６２、１６５ａ、１６６ａ、１６５ｂ、１６６ｂ）上には、パッシベーション膜１７０が形成されている。パッシベーション膜１７０は、窒化シリコンなどの無機物質又は有機絶縁物質から構成することができ、これらを全て含んだ２以上の積層膜から構成されてもよい。パッシベーション膜１７０には、第１のドレイン電極（１６６ａ）及び第２のドレイン電極（１６６ｂ）の少なくとも一部を露出するコンタクトホール（１７６ａ、１７６ｂ）が形成されている。
【００２９】
パッシベーション膜１７０上には、ＩＴＯ、ＩＺＯなどのような透明な導電物質からなる画素電極１８２、１８４が形成されている。
【００３０】
画素電極１８２、１８４は、全体的に見るとき、両側面が第１のゲートライン（１２２ａ）及び第２のゲートライン（１２２ｂ）と傾斜を形成し、ジグザグに延長された形状を有する。画素電極１８２、１８４の両側面は実質的に同一な形状に互いに平行に延長されていることができる。画素電極１８２、１８４の上端及び下端は第１のゲート電極（１２４ａ）及び第２のゲート電極（１２４ｂ）と平行する。
【００３１】
画素電極１８２、１８４の両側面はジグザグ形状によって少なくとも一つの折り曲げ部を有する。図１Ａ及び図１Ｂには、３個の折り曲げ部（１８７ａ、１８７ｂ、１８７ｃ）を備えた場合が例示されている。図１Ａ及び図１Ｂに示す例を説明すれば、画素電極１８２、１８４の両側面は上端から第１のゲートライン（１２２ａ）及び第２のゲートライン（１２２ｂ）とマイナスの傾斜角、例えば−４５°の傾斜角を形成して延長されてから、第１の折り曲げ部（１８７ａ）に至って折れてプラスの傾斜角、例えば４５°の傾斜角を形成して延長される。第１の折り曲げ部（１８７ａ）は、第２のゲートライン（１２２ｂ）の下側に設けられ、第２のゲートライン（１２２ｂ）とオーバーラップされない。画素電極１８２、１８４の両側面が第２の折り曲げ部（１８７ｂ）に至れば、延長方向が折れて再びマイナスの傾斜角に延長され、第３の折り曲げ部（１８７ｃ）に至るようになれば、再びプラスの傾斜角に延長される。ここで、第２の折り曲げ部（１８７ｂ）は、画素電極１８２、１８４の縦方向を基準に中央部に設けられる。画素電極１８２、１８４は、第２の折り曲げ部（１８７ｂ）を中心に上下が全体的に対称の形状を有することが望ましい。
【００３２】
一方、画素電極１８２、１８４は、図１Ｂに示すように両側面の延長方向に沿って第１の領域（Ａ１）及び第２の領域（Ａ２）に分割できる。第１の領域（Ａ１）及び第２の領域（Ａ２）は、全体的に画素電極１８２、１８４を両分できる。第１の領域（Ａ１）と第２の領域（Ａ２）の境界部は、画素電極１８２、１８４の両側面のジグザグ形状と同一な形状を有することができる。画素電極１８２、１８４の両側面が平行に延長された場合、第１の領域（Ａ１）と第２の領域（Ａ２）の境界部は両側面と平行に延長される。
【００３３】
このような画素電極は、電気的に互いに分離されている第１のサブ画素電極１８２及び第２のサブ画素電極１８４を含む。
【００３４】
第１のサブ画素電極１８２は、コンタクトホール１７６ａを通じて第１のドレイン電極（１６６ａ）に電気的に接続されており、第１の薄膜トランジスタによって駆動される。第２のサブ画素電極１８４は、コンタクトホール１７６ｂを通じて第２のドレイン電極（１６６ｂ）に電気的に接続されており、第２の薄膜トランジスタによって駆動される。従って、第１のサブ画素電極１８２及び第２のサブ画素電極１８４には相異なる画素電圧が印加できるため、ガンマ曲線の歪曲を防止して側面視認性を改善できる。
【００３５】
以下、図１Ａ及び図１Ｂを参照して第１のサブ画素電極１８２及び第２のサブ画素電極１８４についてさらに詳細に説明する。
【００３６】
図１Ｂを参照すれば、第１のサブ画素電極１８２は、第１の領域（Ａ１）、及び第２の領域（Ａ２）の上部及び下部を占有している。
【００３７】
第２のサブ画素電極１８４は、第２の領域（Ａ２）の中央部を占有する。第２のサブ画素電極１８４の一側面は、第１のサブ画素電極１８２の第１の領域（１８２ａ）に隣接し、互いに離隔されている。前記離隔空間は、斜線型間隙１８５を形成する。ここで、斜線型間隙１８５は、第１の領域（Ａ１）及び第２の領域（Ａ２）の境界部に設けられるようになる。
【００３８】
第２のサブ画素電極１８４の上端と下端は、第１のサブ画素電極の第２の領域（１８２ｂ）に隣接し、互いに離隔されている。前記離隔空間を挟んで第２の領域（Ａ２）の上部に設けられる第１のサブ画素電極１８２の下端及び第２の領域（Ａ２）の下部に設けられる第１のサブ画素電極１８２の上端と、第２のサブ画素電極１８４の上端及び下端はそれぞれ第１のゲートライン（１２２ａ）及び第２のゲートライン（１２２ｂ）に平行できる。前記離隔空間は、水平型間隙１８６を形成できる。ひいて、第１のサブ画素電極１８２の第２の折り曲げ部（１８７ｂ）にも水平に湾入された水平型間隙１８６が備えられることができる。すなわち、水平型間隙１８６は、各折り曲げ部（１８７ａ、１８７ｂ、１８７ｃ）に全て備えられる。
【００３９】
前記のような斜線型間隙１８５及び水平型間隙１８６はフリンジフィールドを形成することによって、液晶層にドメインを限定することに寄与する。
【００４０】
斜線型間隙１８５は、第１の折り曲げ部（１８７ａ）、第２の折り曲げ部（１８７ｂ）及び第３の折り曲げ部（１８７ｃ）でそれぞれ水平型間隙１８６と接続される。斜線型間隙１８５は、第１の折り曲げ部（１８７ａ）から上側及び第３の折り曲げ部（１８７ｃ）から下側にそれぞれ延長されて第１のサブ画素電極の第１の領域（１８２ａ）と第１のサブ画素電極の第２の領域（１８２ｂ）の一部を分離する。但し、第１のサブ画素電極の第１の領域（１８２ａ）及び第２の領域（１８２ｂ）の間には連結電極（１８３ａ、１８３ｂ）が設けられてこれらを電気的に接続する。従って、斜線型間隙１８５は連結電極（１８３ａ、１８３ｂ）が形成されている第１のサブ画素電極１８２の上部及び下部で不連続的でありうる。
【００４１】
画素電極の上部で第１のサブ画素電極の第１の領域（１８２ａ）及び第２の領域（１８２ｂ）を接続する第１の連結電極（１８３ａ）は、第２のゲートライン（１２２ｂ）とオーバーラップされる。第１の連結電極（１８３ａ）は、第２のゲートライン（１２２ｂ）を完全に覆ってもよく、一部のみを覆ってもよい。このような第１の連結電極（１８３ａ）は、第２のゲートライン（１２２ｂ）によって生成される電界を遮断する役割をするようになる。第１の連結電極（１８３ａ）についてのさらに詳細な説明は後述する。
【００４２】
画素電極の下部で第１のサブ画素電極の第１の領域（１８２ａ）及び第２の領域（１８２ｂ）を接続する第２の連結電極（１８３ｂ）は第１のゲートライン（１２２ａ）の一部を覆う。しかしながら、第２の連結電極（１８３ｂ）は第１のゲートライン（１２２ａ）の位置と関係なく他の位置に形成されてもよい。
【００４３】
一方、図面に示さないが、画素電極１８２、１８４上には配向膜がさらに備えられることができる。配向膜は例えば液晶３０１の長軸を実質的に垂直に初期配向する垂直配向膜でありうる。
【００４４】
続けて、図２〜図５を参照して、本発明の一実施形態による液晶表示装置の第２の表示板について説明する。
【００４５】
第２の表示板のベース基板である第２の絶縁基板２１０は、第１の絶縁基板１１０と同様に透明なガラス又はプラスチックなどから構成される。第２の絶縁基板２１０上には、ブラックマトリックス２２０が形成されている。ブラックマトリックス２２０は、第１の表示板の第１のゲートライン（１２２ａ）及びデータライン１６２とオーバーラップされるように形成される。ブラックマトリックス２２０によって取り囲まれた領域にはカラーフィルター２３０が形成されている。カラーフィルター２３０は、第１の表示板の画素電極１８２、１８４とオーバーラップされるように整列される。
【００４６】
ブラックマトリックス２２０及びカラーフィルター２３０上には、これらの段差を平坦化するためのオーバーコート層２４０が形成されている。
【００４７】
オーバーコート層２４０上には、ＩＴＯ、ＩＺＯなどのような透明な導電物質からなる共通電極２５０が形成されている。共通電極２５０は、画素と関係なく第２の表示板の全面に形成されており、各画素毎に切開部２５２を備える。切開部２５２は、例えば図２及び図３に示すように各画素毎に２個ずつ備えられることが望ましい。各切開部２５２は、第１の表示板の斜線型間隙１８５と類似した斜線部及び第１の表示板の水平型間隙１８６と類似した水平部を含むことができる。切開部２５２は、第１の表示板と第２の表示板を対向配置したとき、斜線部が第１の表示板の斜線型間隙１８５の中間に平行に配置されるようにし、水平部が第１の表示板の水平型間隙１８６と同一線上に一部オーバーラップされるか、又はオーバーラップされないように配置されるように形成してもよい。
【００４８】
このような共通電極２５０の切開部２５２は、第１の表示板の間隙１８５、１８６と一緒にフリンジフィールドを誘発して液晶３０１の統一的挙動方向を示すドメインを限定することに寄与する。
【００４９】
また、図面に示さないが、共通電極２５０上には配向膜がさらに備えられてもよい。その配向膜は、第１の表示板に用いるものと同様な垂直配向膜でもよい。
【００５０】
図４及び図５を参照すれば、第１の表示板と第２の表示板との間には多数の液晶３０１を含む液晶層が介在されている。液晶３０１は、例えば負の誘電率異方性を有することができ、電界未印加時各表示板を基準に垂直なように初期配向されていることができる。液晶３０１は、前述した第１の表示板の間隙１８５、１８６と、第２の表示板の切開部２５２によって限定されるドメインによって統一的挙動方向を有することができる。すなわち、図４及び図５に模式的に示すように液晶３０１は、間隙１８５、１８６又は切開部２５２を中心に回転方向が互いに異なって区別できる。
【００５１】
前記のような液晶表示装置の回路図が図６に示されている。図６でＧＬａは、第１のゲートラインを、ＧＬｂは第２のゲートラインを、ＤＬはデータラインを、ＳＬは蓄積電極ラインを、ＰＸは画素電極を、ＰＸａは第１のサブ画素電極を、ＰＸｂは第２のサブ画素電極を示す。また、Ｑａは第１の薄膜トランジスタを、Ｑｂは第２の薄膜トランジスタを、Ｃｌｃａは第１のサブ画素電極と共通電極の間に形成される液晶キャパシタを、Ｃｓｔａは第１のサブ画素電極と蓄積電極ラインの間に形成されるストレージキャパシタを、Ｃｌｃｂは第２のサブ画素電極と共通電極の間に形成される液晶キャパシタを、Ｃｓｔｂは第２のサブ画素電極と蓄積電極ラインの間に形成されるストレージキャパシタを示す。
【００５２】
図６を参照すれば、第１のゲートライン（ＧＬａ）に例えば約２０Ｖのゲートオン電圧が印加されれば、第１の薄膜トランジスタ（Ｑａ）がターンオンされて第１のサブ画素電極（ＰＸａ）に第１のサブデータ電圧が印加され、同時に液晶キャパシタ（Ｃｌｃａ）及びストレージキャパシタ（Ｃｓｔａ）に第１のサブ画素電圧が充電される。以後、第１のゲートライン（ＧＬａ）に例えば約−７Ｖのゲートオフ電圧が印加されれば、第１の薄膜トランジスタ（Ｑａ）がターンオフされ、第１のサブ画素電極（ＰＸａ）と共通電極の間の液晶層では１フレームの間液晶キャパシタ（Ｃｌｃａ）とストレージキャパシタ（Ｃｓｔａ）によって充電された第１のサブ画素電圧が蓄積される。液晶層の液晶は、充電された第１のサブ画素電圧の大きさによって配向角がかえられて透過される光の位相を変化させ、偏光板を通過する光の透過率を変化させる。
【００５３】
続いて、第２のゲートライン（ＧＬｂ）に例えば、約２０Ｖのゲートオン電圧が印加されれば、第２の薄膜トランジスタ（Ｑｂ）がターンオンされて第２のサブ画素電極（ＰＸｂ）に第２のサブデータ電圧が印加され、同時に液晶キャパシタ（Ｃｌｃｂ）及びストレージキャパシタ（Ｃｓｔｂ）に第２のサブ画素電圧が充電される。以後、第２のゲートライン（ＧＬｂ）に例えば約−７Ｖのゲートオフ電圧が印加されれば、第２の薄膜トランジスタ（Ｑｂ）がターンオフされ、第２のサブ画素電極（ＰＸｂ）と共通電極の間の液晶層では、１フレームの間液晶キャパシタ（Ｃｌｃｂ）とストレージキャパシタ（Ｃｓｔｂ）によって充電された第２のサブ画素電圧が蓄積される。液晶層の液晶は、充電された第１のサブ画素電圧の大きさによって配向角がかえられて透過される光の位相を変化させ、偏光板を通過する光の透過率を変化させる。
【００５４】
このように、一つの画素電極（ＰＸ）を構成する第１のサブ画素電極（ＰＸａ）及び第２のサブ画素電極（ＰＸｂ）を相異なる薄膜トランジスタ（Ｑａ、Ｑｂ）によって駆動することによって、これらに相異なる電圧を充電できる。例えば、第１のサブ画素電極（ＰＸａ）には、相対的に低い電圧を、第２のサブ画素電極（ＰＸｂ）には、相対的に高い電圧を充電できる。ここで、画素電極（ＰＸ）の透過率は各サブ画素電極（ＰＸａ、ＰＸｂ）によって決定された液晶の透過率の合成値で計算できる。従って、一つの画素のガンマ曲線が２個のガンマ曲線の合成値で表現できるため、ガンマ曲線の歪曲防止及び、側面視認性改善に有利である。
【００５５】
再び図１Ａ及び図３〜図５を参照すれば、第２の薄膜トランジスタがターンオンされる時間を除外して大部分のフレームの間第２のゲートライン（１２２ｂ）にはゲートオフ電圧が印加されている。第１のサブ画素電極１８２及び第２のサブ画素電極１８４に充電される電圧は、例えば０Ｖ〜１５Ｖ程度であるが、ゲートオフ電圧は前述したように例えば約−７Ｖ程度であって、これら間の電圧差が相対的に大きい。一方、第２のゲートライン（１２２ｂ）は図１Ａ、図１Ｂなどで分かるように、画素の上部を横切っているが、画素の上部には斜線型間隙１８５が形成されていて、第２のゲートライン（１２２ｂ）が斜線型間隙１８５などを通じて上部に露出される場合液晶層は第２のゲートライン（１２２ｂ）に印加されるゲートオフ電圧に影響を受けるようになる。すなわち、斜線型間隙１８５領域で第２のゲートライン（１２２ｂ）上にある液晶層は第１のサブ画素電極１８２又は第２のサブ画素電極１８４に印加される電圧によって制御されず、第２のゲートライン（１２２ｂ）によって形成された電界によって制御でき、これは液晶表示装置の初期駆動時光リークで視認できる。
【００５６】
従って、本実施形態による液晶表示装置では、図１Ａ及び図１Ｂなどに示すように第２のゲートライン（１２２ｂ）とオーバーラップされている領域に第１のサブ画素電極の第１の領域（１８２ａ）と第１のサブ画素電極の第２の領域（１８２ｂ）を接続する第１の連結電極（１８３ａ）が形成されている。すなわち、第２のゲートライン（１２２ｂ）は、第１の連結電極（１８３ａ）によって覆われているので、液晶層は第２のゲートライン（１２２ｂ）ではない第１の連結電極（１８３ａ）によって形成された電界によって配向角が制御される。ここで、第１の連結電極（１８３ａ）は第１のサブ画素電極の第１の領域及び第２の領域（１８２ａ、１８２ｂ）と同一な電位を有するので、第２のゲートライン（１２２ｂ）とオーバーラップされている液晶層の場合にも他の第１のサブ画素電極の第１の領域及び第２の領域（１８２ａ、１８２ｂ）上の液晶層と同一な配向角を有することができる。従って、光リーク現象が防止できる。
【００５７】
以上の観点で第１の連結電極（１８３ａ）は、第２のゲートライン（１２２ｂ）を完全に覆うように形成できる。しかしながら、一部のみを覆っても第２のゲートライン（１２２ｂ）から生成される電界を遮断する効果を有することができるので、適用可能である。
【００５８】
以下、本発明の他の実施形態による液晶表示装置について説明する。以下の実施形態で図２に対応する第２の表示板のレイアウト図、及び図４に対応する断面図は、前述した本発明の一実施形態と実質的に同一なのでその図示を省略することである。また、以下の実施形態で既に言及された実施形態でと同一な構造及び機能を有する部材については同一な参照符号と示し、その説明を省略するか、簡略化する。
【００５９】
図７Ａは、本発明の他の実施形態による第１の表示板のレイアウト図である。図７Ｂは、図７Ａの第１及び第２のゲートラインと画素電極との関係を示すレイアウト図である。図８は、本発明の他の実施形態による液晶表示装置のレイアウト図である。図９は図８のＩＸ−ＩＸ´線に沿って切った断面図である。
【００６０】
図７Ａ〜図９を参照すれば、本実施形態による液晶表示装置は第１の表示板の第２のゲートライン（１２２ｂ）が第１の折り曲げ部（１８７ａ）を横切っている。また、本発明の一実施形態に比べて第１の表示板の第２のサブ画素電極１８４の上端下側に設けられる。
【００６１】
第１のサブ画素電極の第１の領域（１８２ａ）及び第２の領域（１８２ｂ）は、第２のゲートライン（１２２ｂ）とオーバーラップされている第１の連結電極（１８３ａ＿１）によって接続されている。第１の連結電極（１８３ａ＿１）の下端は、第１のサブ画素電極の第２の領域（１８２ｂ）の下端と実質的に同一線上に設けられる。すなわち、第１の連結電極（１８３ａ＿１）を中心に斜線型間隙１８５の傾斜角がマイナスからプラスに変化する。また、第１のサブ画素電極の第２の領域（１８２ｂ）と第２のサブ画素電極１８４の間の水平型間隙１８６は第２のゲートライン（１２２ｂ）の下側に設けられる。第２のゲートライン（１２２ｂ）は、第１のサブ画素電極の第１の領域（１８２ａ）と第２の領域（１８２ｂ）及び第１の連結電極（１８３ａ＿１）によって覆われている。
【００６２】
本実施形態による液晶表示装置では、第２のゲートライン（１２２ｂ）が第１の折り曲げ部（１８７ａ）を横切っているが、第２のサブ画素電極１８４の上端が本発明の一実施形態によって下側に設けられ、水平型間隙１８６と第２のゲートライン（１２２ｂ）がオーバーラップされない。従って、第１の連結電極（１８３ａ＿１）が第１のサブ画素電極の第１の領域（１８２ａ）及び第２の領域（１８２ｂ）を接続しながらも同時に第２のゲートライン（１２２ｂ）を覆うことができて、第２のゲートライン（１２２ｂ）の露出による電界歪曲及びそれによる光リーク現象が防止できる。
【００６３】
図１０Ａは、本発明のさらに他の実施形態による第１の表示板のレイアウト図である。図１０Ｂは、図１０Ａの第１及び第２のゲートラインと画素電極との関係を示すレイアウト図である。図１１は、本発明のさらに他の実施形態による液晶表示装置のレイアウト図である。図１２は、図１１のＸＩＩ−ＸＩＩ´線に沿って切った断面図である。
【００６４】
図１０Ａ〜図１２を参照すれば、本実施形態による液晶表示装置は図７Ａ〜図９の液晶表示装置でのように第１の表示板の第２のゲートライン（１２２ｂ）が第１の折り曲げ部（１８７ａ）を横切っている。第１のサブ画素電極１８２及び第２のサブ画素電極１８４の形状は、本発明の一実施形態と実質的に同一である。但し、第１のサブ画素電極の第１の領域（１８２ａ）及び第２の領域（１８２ｂ）を接続する第１の連結電極（１８３ａ´）は、これらの上端側に設けられる。斜線型間隙１８５は第２のゲートライン（１２２ｂ）と交差し、オーバーラップされている。
【００６５】
一方、本実施形態による液晶表示装置は、斜線型間隙１８５と第２のゲートライン（１２２ｂ）がオーバーラップされる領域で第２のゲートライン（１２２ｂ）を覆う第３のドレイン電極（１６６ｃ）をさらに含む。第３のドレイン電極（１６６ｃ）は、第２のドレイン電極（１６６ｂ）から分枝されて斜線型間隙１８５と第２のゲートライン（１２２ｂ）がオーバーラップされる領域で拡張されている。すなわち、第２のゲートライン（１２２ｂ）の露出領域に第３のドレイン電極（１６６ｃ）が介在されることによって、第２のゲートライン（１２２ｂ）から生成される電界を遮断し、第２のゲートライン（１２２ｂ）及び斜線型間隙１８５のオーバーラップされた領域での液晶層は、第３のドレイン電極（１６６ｃ）によって形成される電界に影響を受けるようになる。ここで、第２のドレイン電極（１６６ｂ）は第２のサブ画素電極１８４と同一な電位を有し、第２のドレイン電極（１６６ｂ）に接続された第３のドレイン電極（１６６ｃ）また第２のサブ画素電極１８４と同一な電位を有するので、前記オーバーラップ領域での液晶層は第２のサブ画素電極１８４上に設けられる他の液晶層と同一な配向角を有することができる。従って、電界歪曲及びそれによる光リーク現象が防止できる。
【００６６】
図１３Ａは、本発明のさらに他の実施形態による第１の表示板のレイアウト図である。図１３Ｂは、図１３Ａの第１及び第２のゲートラインと画素電極との関係を示すレイアウトである。図１４は、本発明のさらに他の実施形態による液晶表示装置のレイアウトである。図１５は、図１４のＸＶ−ＸＶ´線に沿って切った断面図である。
【００６７】
図１３Ａ〜図１５を参照すれば、本実施形態による液晶表示装置は、図１０Ａ〜図１２の液晶表示装置でのように第１の表示板の第２のゲートライン（１２２ｂ）が第１の折り曲げ部（１８７ａ）を横切っており、第１のサブ画素電極１８２及び第２のサブ画素電極１８４の形状また図１０Ａ〜図１２の液晶表示装置でと実質的に同一である。
【００６８】
但し、本実施形態では、第２のゲートライン（１２２ｂ）と斜線型間隙１８５がオーバーラップされる領域に第３のドレイン電極の代わりに第３のソース電極（１６５ｃ）が介在する。図面で第３のソース電極（１６５ｃ）は、隣接するデータライン１６２から分枝している。図面の図示例とは違って、第３のソース電極（１６５ｃ）は当該画素を管轄するデータライン１６２から分枝されてもよい。第３のソース電極（１６５ｃ）には、データライン１６２に印加される電圧によって多様なデータ電圧が印加できる。しかしながら、前述したようにデータライン１６２に印加される電圧は約０Ｖ〜１５Ｖの範囲であることと例示でき、この場合第２のゲートライン（１２２ｂ）の約−７Ｖより周辺のサブ画素電極との電圧差が大きくないので、液晶の配向角に大きい差が生じない。従って光リーク現象が緩和できる。
【００６９】
一方、図１０Ａ〜図１２の実施形態及び図１３Ａ〜図１５の実施形態では、第３のドレイン電極又は第３のソース電極が斜線型間隙にオーバーラップされるように形成された場合を例示したが、第２のゲートラインが水平型間隙を通じて露出される場合には水平型間隙にオーバーラップされるように形成されてもよい。
【００７０】
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
【産業上の利用可能性】
【００７１】
本発明は、垂直配向特性を有するＰＶＡモードの液晶表示装置に適用できる。
【図面の簡単な説明】
【００７２】
【図１Ａ】本発明の一実施形態による第１の表示板のレイアウト図である。
【図１Ｂ】図１Ａの第１及び第２のゲートラインと画素電極との関係を示すレイアウト図である。
【図２】本発明の一実施形態による第２の表示板のレイアウト図である。
【図３】本発明の一実施形態による液晶表示装置のレイアウト図である。
【図４】図３のＩＶ−ＩＶ´線に沿って切った断面図である。
【図５】図３のＶ−Ｖ´線に沿って切った断面図である。
【図６】本発明の一実施形態による液晶表示装置の回路図である。
【図７Ａ】本発明の他の実施形態による第１の表示板のレイアウト図である。
【図７Ｂ】図７Ａの第１及び第２のゲートラインと画素電極との関係を示すレイアウト図である。
【図８】本発明の他の実施形態による液晶表示装置のレイアウト図である。
【図９】図８−ＩＸ´線に沿って切った断面図である。
【図１０Ａ】本発明のさらに他の実施形態による第１の表示板のレイアウト図である。
【図１０Ｂ】図１０Ａの第１及び第２のゲートラインと画素電極との関係を示すレイアウト図である。
【図１１】本発明のさらに他の実施形態による液晶表示装置のレイアウト図である。
【図１２】図１１のＸＩＩ−ＸＩＩ´線に沿って切った断面図である。
【図１３Ａ】本発明のさらに他の実施形態による第１の表示板のレイアウト図である。
【図１３Ｂ】図１３Ａの第１及び第２のゲートラインと画素電極との関係を示すレイアウト図である。
【図１４】本発明のさらに他の実施形態による液晶表示装置のレイアウト図である。
【図１５】図１４のＸＶ−ＸＶ´線に沿って切った断面図である。
【符号の説明】
【００７３】
１２２ａ  第１のゲートライン
１２２ｂ  第２のゲートライン
１６５ｃ  第３のソース電極
１６６ｃ  第３のドレイン電極
１８２  第１のサブ画素電極
１８４  第２のサブ画素電極
１８５  斜線型間隙
１８６  水平型間隙
【図１Ａ】
2008040448.tif 000003
【図１Ｂ】
2008040448.tif 000004
【図２】
2008040448.tif 000005
【図３】
2008040448.tif 000006
【図４】
2008040448.tif 000007
【図５】
2008040448.tif 000008
【図６】
2008040448.tif 000009
【図７Ａ】
2008040448.tif 000010
【図７Ｂ】
2008040448.tif 000011
【図８】
2008040448.tif 000012
【図９】
2008040448.tif 000013
【図１０Ａ】
2008040448.tif 000014
【図１０Ｂ】
2008040448.tif 000015
【図１１】
2008040448.tif 000016
【図１２】
2008040448.tif 000017
【図１３Ａ】
2008040448.tif 000018
【図１３Ｂ】
2008040448.tif 000019
【図１４】
2008040448.tif 000020
【図１５】
2008040448.tif 000021