(57)【要約】【課題】電極パッドの直下の絶縁膜に生じるクラックに起因したリーク電流を容易に判断することのできる技術を提供する。【解決手段】信号用電極パッド２および半導体チップのコーナ部に形成された孤立パターンである検査用電極パッド３に同時にそれぞれプローブを当てて、検査用電極パッド３と、複数の信号用電極パッド２および検査用電極パッド３の直下を絶縁膜４，６を介して通る電源周回配線７との間のリーク電流を測定し、検査用電極パッド３と電源周回配線７との間で規格以上のリーク電流が測定された場合は、検査用電極パッド３とこれに隣接する信号用電極パッド２（２Ａ）との間のリーク電流を測定する。【選択図】図５
2008028274.tif 000002
【特許請求の範囲】
【請求項１】
内部回路に電気的に接続された信号用電極パッドの直下の絶縁膜に生じるクラックに起因したリーク不良を検出する検査工程を含む半導体装置の製造方法であって、
（ａ）複数の信号用電極パッドおよび半導体チップのコーナ部に形成された検査用電極パッドに同時にそれぞれプローブを当てる工程と、
（ｂ）前記検査用電極パッドと、前記複数の信号用電極パッドおよび前記検査用電極パッドの直下を前記絶縁膜を介して通る電源周回配線との間のリーク電流を測定する工程とを有し、
前記検査用電極パッドは、前記内部回路、前記複数の信号用電極パッドおよび前記電源周回配線と電気的に接続されない孤立パターンであることを特徴とする半導体装置の製造方法。
【請求項２】
内部回路に電気的に接続された信号用電極パッドの直下の絶縁膜に生じるクラックに起因したリーク不良を検出する検査工程を含む半導体装置の製造方法であって、
（ａ）複数の信号用電極パッドおよび半導体チップのコーナ部に形成された検査用電極パッドに同時にそれぞれプローブを当てる工程と、
（ｂ）前記検査用電極パッドと、前記複数の信号用電極パッドおよび前記検査用電極パッドの直下を前記絶縁膜を介して通る電源周回配線との間のリーク電流を測定する工程と、
（ｃ）前記（ｂ）工程において、前記検査用電極パッドと前記電源周回配線との間で規格以上のリーク電流が測定された場合は、前記検査用電極パッドと前記検査用電極パッドに隣接する信号用電極パッドとの間のリーク電流を測定する工程とを有し、
前記検査用電極パッドは、前記内部回路、前記複数の信号用電極パッドおよび前記電源周回配線と電気的に接続されない孤立パターンであることを特徴とする半導体装置の製造方法。
【請求項３】
内部回路に電気的に接続された信号用電極パッドの直下の絶縁膜に生じるクラックに起因したリーク不良を検出する検査工程を含む半導体装置の製造方法であって、
（ａ）個片化された半導体チップを実装基板上に搭載し、前記半導体チップに形成された複数の信号用電極パッドおよび前記半導体チップのコーナ部に形成された検査用電極パッドと、前記実装基板上に形成された複数の電極とをそれぞれ接続する工程と、
（ｂ）前記半導体チップを樹脂封止してパッケージ品に組み立てる工程と、
（ｃ）前記検査用電極パッドに接続された前記実装基板上の第１の電極と、前記複数の信号用電極パッドおよび前記検査用電極パッドの直下を前記絶縁膜を介して通る電源周回配線に接続された前記実装基板上の第２の電極との間のリーク電流を測定する工程とを有し、
前記検査用電極パッドは、前記内部回路、前記複数の信号用電極パッドおよび前記電源周回配線と電気的に接続されない孤立パターンであることを特徴とする半導体装置の製造方法。
【請求項４】
内部回路に電気的に接続された信号用電極パッドの直下の絶縁膜に生じるクラックに起因したリーク不良を検出する検査工程を含む半導体装置の製造方法であって、
（ａ）個片化された半導体チップを実装基板上に搭載し、前記半導体チップに形成された複数の信号用電極パッドおよび前記半導体チップのコーナ部に形成された検査用電極パッドと、前記実装基板上に形成された複数の電極とをそれぞれ接続する工程と、
（ｂ）前記半導体チップを樹脂封止してパッケージ品に組み立てる工程と、
（ｃ）前記検査用電極パッドに接続された前記実装基板上の第１の電極と、前記複数の信号用電極パッドおよび前記検査用電極パッドの直下を前記絶縁膜を介して通る電源周回配線に接続された前記実装基板上の第２の電極との間のリーク電流を測定する工程と、
（ｄ）前記（ｃ）工程において、前記第１の電極と前記第２の電極との間で規格以上のリーク電流が測定された場合は、前記第１の電極と所定の信号用電極パッドに接続された前記実装基板上の第３の電極との間のリーク電流を測定する工程とを有し、
前記検査用電極パッドは、前記内部回路、前記複数の信号用電極パッドおよび前記電源周回配線と電気的に接続されない孤立パターンであることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、前記複数の信号用電極パッドおよび前記検査用電極パッドと前記電源周回配線との間には、孤立した緩衝層が形成されていることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、前記電源周回配線の平面形状はリング状であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、電極パッドの直下の絶縁膜に生じるクラックに起因したリーク不良を検出する方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
絶縁膜を介して全ての電極パッドの直下を通る配線層を備え、電極パッドの少なくとも１つが配線層と電気的に接続された半導体装置において、配線層に接続された第１の電極パッドと配線層に接続されていない第２の電極パッド間でリーク電流を測定する半導体装置の検査方法が特開２００５−２５１８２９号公報（特許文献１）に開示されている。
【０００３】
また、１または２以上の被検査用電極パッドと、検査用電極パッドと、全ての被検査用電極パッド直下の配線層領域に設けられた検査用電極パッドと電気的に接続された配線とをスクライブ領域に備え、被検査用電極パッドおよび検査用電極パッドにプローブをコンタクトし、配線を介する被検査用電極パッドと検査用電極パッド間の導通よりコンタクトによる被検査用電極パッドの破壊を検出する方法が特開２００６−５１８０号公報に開示されている。
【０００４】
また、プローブ針によるプローブ検査時の加圧が許可された第１の領域にプローブ検査及び組立の両方に用いる兼用パッドを有し、プローブ針によるプローブ検査時の加圧が禁止された第２の領域にプローブ検査には用いない組立用パッドを有する半導体装置が特開２００５−３０３２７９号公報（特許文献３）に開示されている。
【０００５】
また、ボンディングワイヤをパッドに接続した状態において、半導体チップが載置されているヒーターブロックとボンディングワイヤとの電気的な導通状態を検出することにより、半導体チップのパッド下におけるクラックの有無を検出する方法が特開２０００−１００８５７号公報（特許文献４）に開示されている。
【特許文献１】特開２００５−２５１８２９号公報（段落［０００５］、図１）
【特許文献２】特開２００６−５１８０号公報（段落［００２６］〜［００２７］、図１
【特許文献３】特開２００５−３０３２７９号公報（段落［００２４］、図１）
【特許文献４】特開２０００−１００８５７号公報（段落［００１４］、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、多ピン化または半導体チップの面積の縮小の要求に伴い、電極パッドを配線層またはアクティブ素子の上に配置する手法が採用されている。しかしながら、このような電極パッドを配置する手法については、以下に説明する種々の技術的課題が存在する。
【０００７】
例えばプローブ検査工程において、半導体チップの複数の電極パッドにそれぞれプローブ（探針）を当てる動作を単一の機構で行う場合、全てのプローブについて最低限の針圧を確保するために針圧を高めに設定する必要がある。また、通常、プローブ検査には複数の試験項目（例えばメモリ試験、高温試験、低温試験等）があり、それぞれ測定装置が異なるため、複数回にわたる針圧による応力が電極パッドにかかってしまう。さらに、バンプ電極の形成やワイヤボンディングなどが行われる組立工程においても、電極パッドに応力がかかることがある。
【０００８】
このように、プローブ検査工程や組立工程などにおいて、電極パッドに応力がかかると、電極パッドの直下の絶縁膜にストレスが加わり、電極パッドおよび絶縁膜にクラックが発生することがある。このクラックが発生した状態で電極パッドと配線層またはアクティブ素子との間に電位差が生じると、両者間にリーク電流がクラックを通して流れるため、半導体装置が正常動作を示さなくなる。しかし、電極パッドの直下の絶縁膜に生じたクラックに起因するリーク電流か否かを判定することは難しく、プローブ検査工程から組立工程において上記リーク電流を検出することのできる新たな手法が望まれている。
【０００９】
本発明の目的は、電極パッドの直下の絶縁膜に生じるクラックに起因したリーク電流を容易に判断することのできる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本願発明は、内部回路に電気的に接続された信号用電極パッドの直下の絶縁膜に生じるクラックに起因したリーク不良を検出する検査工程を含む半導体装置の製造方法であって、複数の信号用電極パッドおよび半導体チップのコーナ部に形成された孤立パターンである検査用電極パッドに同時にそれぞれプローブを当てて、検査用電極パッドと、複数の信号用電極パッドおよび検査用電極パッドの直下を絶縁膜を介して通る電源周回配線との間のリーク電流を測定し、検査用電極パッドと電源周回配線との間で規格以上のリーク電流が測定された場合は、検査用電極パッドとこれに隣接する信号用電極パッドとの間のリーク電流を測定するものである。
【００１３】
本願発明は、内部回路に電気的に接続された信号用電極パッドの直下の絶縁膜に生じるクラックに起因したリーク不良を検出する検査工程を含む半導体装置の製造方法であって、個片化された半導体チップを実装基板上に搭載し、半導体チップに形成された複数の信号用電極パッドおよび半導体チップのコーナ部に形成された孤立パターンである検査用電極パッドと、実装基板上に形成された複数の電極とをそれぞれ接続し、半導体チップを樹脂封止してパッケージ品に組み立てた後、検査用電極パッドに接続された実装基板上の第１の電極と、複数の信号用電極パッドおよび検査用電極パッドの直下に絶縁膜を介して通る電源周回配線に接続された実装基板上の第２の電極との間のリーク電流を測定し、第１の電極と第２の電極との間で規格以上のリーク電流が測定された場合は、第１の電極と所定の信号用電極パッドに接続された実装基板上の第３の電極との間のリーク電流を測定するものである。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１５】
プローブ検査工程から組立工程において電極パッドの直下の絶縁膜に生じるクラックに起因したリーク電流を容易に検出することができる。
【発明を実施するための最良の形態】
【００１６】
本実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１７】
また、本実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１８】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、本実施の形態において、ウエハと言うときは、Ｓｉ（Silicon）単結晶ウエハを主とするが、それのみではなく、ＳＯＩ（Silicon On Insulator）ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。
【００１９】
また、本実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２０】
本発明の一実施の形態による検査用電極パッドを配置した半導体装置を図１から図５を用いて説明する。図１、図２および図３はそれぞれ複数の信号用電極パッドおよび検査用電極パッドの配置の第１例、第２例および第３例を示す半導体装置の上面図、図４は図１のＡ領域を拡大した半導体装置の上面図、図５は図４のＢ−Ｂ′線における要部断面の模式図である。
【００２１】
図１に示すように、半導体装置１の上面には、例えばその外周に沿って、複数の信号用電極パッド（白抜きの四角形）２が所定の間隔を開けて配列されている。信号用電極パッド２は、半導体装置１の内部回路に配線層を介して電気的に接続されており、半導体装置１の外部から半導体装置１の内部回路へ電力または信号を供給する、あるいは半導体装置１の内部回路の電気信号を半導体装置１の外部へ取り出すために設けられた外部接続用電極である。
【００２２】
さらに半導体装置１のコーナ部には複数の検査用電極パッド（黒く塗りつぶした四角形）３が配置されている。検査用電極パッド３は、半導体装置１の内部回路および信号用電極パッド２とは接続されない孤立パターンである。本実施の形態では、一列に配列された複数（例えば図１では、縦一列の数は１５、横一列の数は１４）の信号用電極パッド２の両端にそれぞれ検査用電極パッド３を配置しており、４つのコーナ部にそれぞれ２つの検査用電極パッド３を有している。信号用電極パッド２および検査用電極パッド３は、例えばアルミニウムなどの金属材料からなり、その寸法は、例えば５５μｍ×７０μｍである。また、信号用電極パッド２および検査用電極パッド３の直下には、後に説明するリング状の電源周回配線７が絶縁膜を介して形成されている。
【００２３】
なお、検査用電極パッド３の数および配置はこれに限定されるものではなく、例えば図２に示すように、４つのコーナ部にそれぞれ１つの検査用電極パッド３を設けてもよく、あるいは図３に示すように、２つのコーナ部のみにそれぞれ１つの検査用電極パッド３を設けてもよい。
【００２４】
図４および図５に示すように、信号用電極パッド２および検査用電極パッド３の直下には、それぞれ絶縁膜４を介して緩衝層５が設けられている。この緩衝層５は、信号用電極パッド２にプローブを当てた際に生じる応力を分散させて、その直下の絶縁膜６や内部回路の配線層にクラックが発生するのを防ぐ機能を有している。緩衝層５は、例えば銅またはアルミニウムなどの金属材料からなる。緩衝層５の寸法は、特に限定されるものではないが、信号用電極パッド２の寸法と同じ、または信号用電極パッド２の寸法よりも小さく設定されている。緩衝層５は半導体装置１の内部回路、信号用電極パッド２または検査用電極パッド３等とは接続されない孤立パターンである。
【００２５】
さらに、緩衝層５の直下には、絶縁膜６を介して平面形状がリング状の電源周回配線７が設けられている。電源周回配線７は、例えば絶縁膜４，６に形成されたプラグを通じて信号用電極パッド２の少なくとも１つと電気的に接続されている。電源周回配線７は、例えば銅またはアルミニウムなどの金属材料からなる。図５中、符号８ａおよび８ｂは、それぞれ内部回路を構成する配線層および半導体素子を示す。
【００２６】
次に、本発明の一実施の形態による電極パッドの直下の絶縁膜に生じるクラックに起因したリーク不良を検出する方法を前記図４および図５、ならびに図６および図７を用いて説明する。図６は電極パッドの直下の絶縁膜に生じたクラックに起因するリーク不良の検出手順の工程図、図７は表面実装型パッケージ（ＢＧＡ（Ball Grid Array））の裏面に設けられたピンの配置の一例を示す平面図である。
【００２７】
まず、半導体ウエハの主面上に集積回路を形成する。集積回路は前工程または拡散工程と呼ばれる製造工程において半導体チップ単位で形成される。
【００２８】
次に、半導体チップ毎に集積回路の特性試験を行い、各半導体チップの良・不良の判定を行う。集積回路の特性試験は、例えばメモリ試験、高温試験または低温試験等であり、複数の試験項目に対して行われる。本実施の形態では、図６に示すように、第１のプローブテスト（工程Ｓ１）、第２のプローブテスト（工程Ｓ２）および第３のプローブテスト（工程Ｓ３）の３回の特性試験を行う場合を例示している。また、それぞれの特性試験では互いに異なる測定装置が用いられるが、全電極パッドに合わせてプローブを配置したプローブカードが用いられる。プローブの先端の寸法は、例えば８μｍ×８μｍである。
【００２９】
第１のプローブテスト（工程Ｓ１）では、測定に使用される信号用電極パッド２および半導体チップのコーナ部に配置された検査用電極パッド３にそれぞれプローブを接触させる。そして、プローブの圧力を測定時の圧力まで徐々に加えていく。
【００３０】
プローブの圧力のばらつき、プローブカードの圧力のばらつき、プローブの圧力の誤設定などの要因によりプローブの応力が信号用電極パッド２に過度にかかる場合がある。プローブから信号用電極パッド２に半導体チップの深さ方向へ過度の応力がかかると、信号用電極パッド２を通じて信号用電極パッド２の直下の絶縁膜４にストレスが加わり、信号用電極パッド２とその信号用電極パッド２の直下の絶縁膜４、さらにはストレスを分散させるために配置した緩衝層５とその緩衝層５の直下の絶縁膜６にまでクラックが発生することがある。このクラックが発生した状態で信号用電極パッド２と集積回路を構成する配線層または半導体素子との間に電位差が生じると、両者間にリーク電流がクラックを通して流れるため、半導体装置が正常動作を示さなくなる。プローブカードの種類によっては、このような過度のプローブの応力は半導体チップのコーナ部で強くなる傾向があり、信号用電極パッド２の直下にクラックが発生する前に半導体チップのコーナ部に配置された検査用電極パッド３の直下にクラックが発生しやすい。チップのコーナ部で応力が強くなる場合、この検査用電極パッド３は孤立パターンのため、クラックが入っても問題なく良品として扱えるため、不良率低減の効果がある。
【００３１】
そこで、半導体チップのコーナ部に配置された検査用電極パッド３と電源周回配線７との間のリーク電流を測定することによってプローブの不具合を検出する（第１のリーク電流測定）。検査用電極パッド３と電源周回配線７との間に規格以上のリーク電流が測定されない場合（ＯＫ表示）は、検査用電極パッド３と電源周回配線７との間に導通が認められないとして、第１の特性試験が実施される。
【００３２】
しかし、検査用電極パッド３と電源周回配線７との間に規格以上のリーク電流が測定された場合（ＮＧ表示）は、検査用電極パッド３と電源周回配線７との間に導通が認められたとして、次に検査用電極パッド３とこれに隣接する信号用電極パッド２（２Ａ）との間のリーク電流を測定する（第２のリーク電流測定）。
【００３３】
検査用電極パッド３と信号用電極パッド２（２Ａ）との間に規格以上のリーク電流が測定されない場合は、プローブの不具合はあるが、信号用電極パッド２（２Ａ）の直下にはクラックが発生していないと推定されて、半導体チップは良と判断される。場合によっては、さらに検査用電極パッド３と信号用電極パッド２（２Ａ）の隣の信号用電極パッド２（２Ｂ）との間のリーク電流、検査用電極パッド３と信号用電極パッド２（２Ｂ）の隣の信号用電極パッド２（２Ｃ）との間のリーク電流というように、次々に検査用電極パッド３と複数の信号用電極パッド２との間のリーク電流を測定する。検査用電極パッド３と全ての信号用電極パッド２との間に規格以上のリーク電流が測定されない場合は、プローブの不具合はあるが、信号用電極パッド２の直下にはクラックが発生していないと推定されて、半導体チップは良と判定される。なお、必ずしも検査用電極パッド３と全ての信号用電極パッド２との間のリーク電流を測定しなくてもよく、検査用電極パッド３と予め決めていた所定の信号用電極パッド２との間のリーク電流を測定してもよい。その後、第１のプローブテスト（工程Ｓ１）の条件が見直され、プローブの不具合が修正される。
【００３４】
検査用電極パッド３と信号用電極パッド２（２Ａ）との間に規格以上のリーク電流が測定された場合は、プローブの不具合または前工程の製造方法の不具合により、信号用電極パッド２（２Ａ）の直下にはクラックが発生していると推定されて、半導体チップは不良と判断される。場合によっては、さらに検査用電極パッド３と信号用電極パッド２（２Ａ）の隣の信号用電極パッド２（２Ｂ）との間のリーク電流、検査用電極パッド３と信号用電極パッド２（２Ｂ）の隣の信号用電極パッド２（２Ｃ）との間のリーク電流というように、次々に検査用電極パッド３と複数の信号用電極パッド２との間のリーク電流を測定する。検査用電極パッド３と幾つかまたは全ての信号用電極パッド２との間に規格以上のリーク電流が測定された場合は、プローブの不具合または前工程の製造方法の不具合により信号用電極パッド２の直下にクラックが発生していると推定されて、半導体チップは不良と判定される。その後、第１のプローブテスト（工程Ｓ１）の条件または前工程の製造プロセス等が見直される。
【００３５】
次に、第１のプローブテスト（工程Ｓ１）において良と判定された判断された半導体チップに対して、第１のプローブテスト（工程Ｓ１）と同様に、第２のプローブテスト（工程Ｓ２）および第３のプローブテスト（工程Ｓ３）を行う。第１、第２および第３のプローブテストのプローブ検査（工程Ｓ１、Ｓ２およびＳ３）において所定の歩留まりが得られた半導体ウエハは、後工程と呼ばれる製造工程へ送られる。
【００３６】
ここでは、まず、半導体ウエハの裏面を研削して、半導体ウエハを所定の厚さとした後、半導体ウエハをダイシングして、半導体ウエハを半導体チップに個片化する。続いて第１、第２および第３のプローブテスト（工程Ｓ１、Ｓ２およびＳ３）によって最終的に良と判断された半導体チップをピックアップして、半導体チップを実装基板上に搭載する。
【００３７】
次に、半導体チップに形成された複数の信号用電極パッド２および検査用電極パッド３と、実装基板に形成された複数の電極とをワイヤまたはバンプ電極を用いてそれぞれ接続する。この際、検査用電極パッド３を、実装基板のインデックスピン、コーナピンまたはノンコネクトピンなどの通常使われないピンに繋がる実装基板上の電極に接続する。例えば図７に示す表面実装型パッケージ９では、ノンコネクトピン１０に接続することができる。信号用電極パッド２は、ピン１１に繋がる実装基板上の電極に接続する。
【００３８】
次に、半導体チップをモールド樹脂で封入することにより、半導体チップをパッケージ品に組み立てた後、モールド樹脂上に品名などを捺印し、実装基板から１個１個の半導体製品を切り分ける。その後、仕上がった半導体製品を製品規格に沿って選別し、検査工程を経て半導体製品が完成する。
【００３９】
この検査工程においても、前述した第１のプローブテスト（工程Ｓ１）と同様にして、第４のプローブテスト（工程Ｓ４）を行うことにより、組み立て時に信号用電極パッド２の直下に生じるクラックを検出することができる。すなわち、検査用電極パッド３に接続された実装基板上の第１の電極と電源周回配線７に接続された実装基板上の第２の電極との間のリーク電流を測定することによって、組み立て時の不具合を検出する（第１のリーク電流測定）。第１の電極と第２の電極との間に規格以上のリーク電流が測定されない場合（ＯＫ表示）は、そのまま最終特性試験が実施される。しかし、第１の電極と第２の電極との間に規格以上のリーク電流が測定された場合（ＮＧ表示）は、第１の電極と所定の信号用電極パッド３に接続された第３の電極との間でのリーク電流を測定する（第２のリーク電流測定）。第１の電極と第３の電極との間で規格以上のリーク電流が測定されない場合は、半導体製品は良と判定されて最終特性試験を実施するが、規格以上のリーク電流が測定された場合は、半導体製品は不良と判定されて、組立工程の製造プロセス等が見直される。
【００４０】
なお、本実施の形態では、信号用電極パッド２および検査用電極パッド３の直下に絶縁膜４を介して緩衝層５を設けたが、緩衝層５を設けずに、信号用電極パッド２および検査用電極パッド３の直下に絶縁膜４のみを介して電源周回配線７を設けてもよい。
【００４１】
また、本実施の形態では、電源周回配線７の平面形状をリング状としたが、リーク電流の測定が必要とされる複数の信号用電極パッド２の直下と、これら複数の信号用電極パッド２の端部の半導体チップのコーナ部に配置された検査用電極パッド３の直下に電源周回配線７を設ければよく、例えば一部が切れたリング状、半導体チップの一辺に沿った直線等であってもよい。
【００４２】
このように、本実施の形態によれば、プローブ検査工程から組立工程において信号用電極パッド２の直下の絶縁膜４，６に生じたクラックに起因するリーク電流を容易に検出することができる。
【００４３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００４４】
本発明は、配線層または半導体素子の上方に電極パッドを配置する半導体装置の製造方法に適用することができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施の形態による信号用電極パッドおよび検査用電源パッドの配置の第１例を示す半導体装置の上面図である。
【図２】本発明の一実施の形態による信号用電極パッドおよび検査用電源パッドの配置の第２例を示す半導体装置の上面図である。
【図３】本発明の一実施の形態による信号用電極パッドおよび検査用電源パッドの配置の第３例を示す半導体装置の上面図である。
【図４】図１のＡ領域を拡大した半導体装置の上面図である。
【図５】図４のＢ−Ｂ′線における要部断面の模式図である。
【図６】本発明の一実施の形態による電極パッドの直下の絶縁膜に生じたクラックに起因するリーク電流の検出手順を示す工程図である。
【図７】本発明の一実施の形態による表面実装型パッケージの裏面に設けられたピン配置を示す平面図である。
【符号の説明】
【００４６】
１  半導体装置
２，２Ａ，２Ｂ，２Ｃ  信号用電極パッド
３  検査用電極パッド
４  絶縁膜
５  緩衝層
６  絶縁膜
７  電源周回配線
８ａ  配線層
８ｂ  半導体素子
９  表面実装型パッケージ
１０  ノンコネクトピン
１１  ピン
【図１】
2008028274.tif 000003
【図２】
2008028274.tif 000004
【図３】
2008028274.tif 000005
【図４】
2008028274.tif 000006
【図５】
2008028274.tif 000007
【図６】
2008028274.tif 000008
【図７】
2008028274.tif 000009