(57)【要約】【課題】電圧設定精度が高く、電圧調整自由度が大きい電圧設定回路や電圧検出回路を有する半導体装置及びその製造方法を提供する。【解決手段】半導体装置１は、不純物拡散層である不純物拡散領域２が形成された半導体基板３と、半導体基板３上に形成された層間絶縁膜４と、層間絶縁膜４に形成されたコンタクトホール５に導電材料が充填されて形成されたコンタクトプラグ６と、層間絶縁膜４及びコンタクトプラグ６の上にポリシリコン膜を用いて形成された抵抗部７とを有している。【選択図】図１
2008311606.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成された第１および第２の不純物拡散層と、
前記半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成されたポリシリコン膜と、
前記層間絶縁膜中に形成され、前記第１の不純物拡散層と前記ポリシリコン膜とを電気的に接続する第１のコンタクトプラグと、
前記層間絶縁膜中に形成され、前記第２の不純物拡散層と前記ポリシリコン膜とを電気的に接続する第２のコンタクトプラグとを備えたことを特徴とする半導体装置。
【請求項２】
被覆絶縁膜を介して前記ポリシリコン膜の上方および側方を覆い、前記ポリシリコン膜の周囲において前記層間絶縁膜と接するように形成された水素拡散防止膜をさらに備えたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記水素拡散防止膜は、ＳｉＮ、ＳｉＯＮ、Ａｌ2Ｏ3、ＴｉＡｌＯ、ＴａＡｌＯ、ＴｉＳｉＯ及びＴａＳｉＯからなる群より選択された少なくとも１つの材料により構成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
半導体基板と、
前記半導体基板に形成された第１の不純物拡散層と、
前記半導体基板上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成された第１の電極と、
前記第１の層間絶縁膜中に形成され、前記第１の不純物拡散層と前記第１の電極とを電気的に接続する第１のコンタクトプラグと、
前記第１の電極上に形成された誘電体膜と、
前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
前記誘電体膜及び前記第２の層間絶縁膜の上に形成された第２の電極と、
前記第１の層間絶縁膜及び前記第２の層間絶縁膜の中に形成され、前記半導体基板に形成された第２の不純物拡散層と前記第２の電極とを電気的に接続する第２のコンタクトプラグとを備えたことを特徴とする半導体装置。
【請求項５】
半導体基板に第１および第２の不純物拡散層を形成する工程（ａ）と、
前記半導体基板上に層間絶縁膜を形成する工程（ｂ）と、
前記層間絶縁膜中に、前記第１の不純物拡散層に到達する第１のコンタクトプラグおよび前記第２の不純物拡散層に到達する第２のコンタクトプラグを形成する工程（ｃ）と、
前記層間絶縁膜及び前記第１および第２のコンタクトプラグの上にポリシリコン膜からなる抵抗部を形成し、前記第１および第２の不純物拡散層と前記抵抗部とを電気的に接続する工程（ｄ）とを有することを特徴とする半導体装置の製造方法。
【請求項６】
前記工程（ｄ）の後に、
前記抵抗部の上面および側面の全体を覆う被覆絶縁膜を形成する工程（ｅ）と、
前記被覆絶縁膜上を覆い、該被覆絶縁膜の周囲において前記層間絶縁膜と接する水素拡散防止膜を形成する工程（ｆ）とをさらに有することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
半導体基板に第１および第２の不純物拡散層を形成する工程（ａ）と、
前記半導体基板上に第１の層間絶縁膜を形成する工程（ｂ）と、
前記第１の層間絶縁膜中に、前記第１の不純物拡散層に到達する第１のコンタクトプラグを形成する工程（ｃ）と、
前記第１の層間絶縁膜及び前記第１のコンタクトプラグの上に第１の電極を形成し、前記不純物拡散層と前記第１の電極とを電気的に接続する工程（ｄ）と、
前記第１の電極上に誘電体膜を形成する工程（ｅ）と、
前記誘電体の表面を露出するように、前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程（ｆ）と、
前記第１の層間絶縁膜及び前記第２の層間絶縁膜の中に、前記第２の不純物拡散層に到達する第２のコンタクトプラグを形成する工程（ｇ）と、
前記誘電体膜、第２の層間絶縁膜及び前記第２のコンタクトプラグの上に第２の電極を形成し、前記第２の不純物拡散層と前記第２の電極とを電気的に接続する工程（ｈ）とを有することを特徴とする半導体装置の製造方法。
【請求項８】
複数の抵抗体と複数のヒューズとを有して入力電圧を分圧して分圧電圧を得る電圧設定回路を備えた半導体装置であって、
前記抵抗体に請求項１または請求項４に記載の半導体装置を用いたことを特徴とする半導体装置。
【請求項９】
入力電圧を分圧して分圧電圧を得る電圧設定回路と、
基準電圧を供給する基準電圧発生回路と、
前記分圧電圧と前記基準電圧とを比較する比較回路とを有する電圧検出回路を備えた半導体装置であって、
前記電圧設定回路は複数の抵抗体と複数のヒューズとを有し、
前記抵抗体に請求項１または請求項４に記載の半導体装置を用いたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧設定回路や電圧検出回路などのアナログ回路に用いられる抵抗体または容量体を有する半導体装置及びその製造方法に関し、電圧設定精度が高く、電圧調整自由度が大きい電圧設定回路や電圧検出回路に用いられる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
抵抗分割して任意の電圧を半導体集積回路上に設定する電圧設定回路や、この電圧設定回路を用いた電圧検出回路が知られている。これらの回路においては、抵抗体とトリミング用のヒューズとが直列または並列に接続されており、ヒューズを切断することで入力電圧を抵抗分割して任意の電圧を設定する（例えば、特許文献１参照）。
【０００３】
また、抵抗体にポリシリコン薄膜抵抗体を用いて配線の電位の影響を受けにくくし、抵抗値のばらつきを抑える電圧設定回路、電圧検出回路が知られている（例えば、特許文献２参照）。
【０００４】
図１１は従来の電圧設定回路に用いられる半導体装置の断面を示す図である。
【０００５】
半導体装置１０１は、半導体基板１０２と、半導体基板１０２上に形成された第１の層間絶縁膜１０３と、第１の層間絶縁膜１０３上に形成され、高抵抗部１０４と低抵抗部１０５とを有する薄膜抵抗体１０６と、第１の層間絶縁膜１０３及び薄膜抵抗体１０６の上に形成された第２の層間絶縁膜１０７と、第２の層間絶縁膜１０７に形成されたコンタクトホール１０８に導電材料が充填されて形成されたコンタクトプラグ１０９と、第２の層間絶縁膜１０７及びコンタクトプラグ１０９の上に導電膜を用いて形成された配線１１０とを有している。
【特許文献１】特開２００１−７７３１０号公報
【特許文献２】特開平９−３２１２２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の電圧設定回路や電圧検出回路に用いられる半導体装置の抵抗体は、抵抗体の両端に接続するコンタクトプラグとのコンタクト抵抗値の上昇やばらつきにより、所望の抵抗値が得られないことがある。
【０００７】
図１１に示した半導体装置１０１において、第２の層間絶縁膜１０７にコンタクトホール１０８を形成する際に、第２の層間絶縁膜１０７を異方性のドライエッチングにより除去するが、第２の層間絶縁膜１０７を完全に取り除くためのオーバーエッチングにより、ポリシリコン膜からなる低抵抗部１０５の上部１１１が掘られ、また洗浄処理でも除去されにくいエッチング反応生成物が残留する。その後、コンタクトホール１０８内に低抵抗部１０５と配線１１０とを電気的に接続するための導電材料を充填するが、エッチング反応生成物のためにオーミックコンタクトが形成されにくい。
【０００８】
また、上記異方性のドライエッチングはウェハ面内で５〜１０％程度のエッチングレートのばらつきがあるため、オーバーエッチングが局所的に高じて、ポリシリコン膜の薄膜化が発生する。このようなコンタクトホール１０８底部の低抵抗部１０５のポリシリコン膜の損傷や薄膜化によってコンタクト抵抗値の上昇やばらつきが生じる。特に、コンタクトプラグ数が多いほど、この現象は顕在化する。また、薄膜抵抗体１０６をさらに薄膜化した場合に、コンタクトホール１０８を形成する際に、ドライエッチングが薄膜抵抗体１０６を突き抜けて半導体基板１０２にまで達してしまい、コンタクトプラグ１０９と低抵抗部１０５との接触面積がコンタクトプラグ１０９の側面部分のみとなり、コンタクト抵抗値の上昇やばらつきを増大させる。
【０００９】
本発明は、前記従来の課題を解決するもので、薄膜化した抵抗体であっても所望の抵抗値が得られ、電圧設定精度が高く、電圧調整自由度が大きい電圧設定回路や電圧検出回路を有する半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の第１の半導体装置は、半導体基板と、半導体基板に形成された第１および第２の不純物拡散層と、半導体基板上に形成された層間絶縁膜と、層間絶縁膜上に形成されたポリシリコン膜と、層間絶縁膜中に形成され、第１の不純物拡散層とポリシリコン膜とを電気的に接続する第１のコンタクトプラグと、層間絶縁膜中に形成され、第２の不純物拡散層とポリシリコン膜とを電気的に接続する第２のコンタクトプラグとを備える。
【００１１】
この構成により、コンタクト抵抗値の上昇やばらつきを抑制して、ポリシリコン膜を抵抗体として用いたときの抵抗値を安定化させることができる。
【００１２】
また、本発明の第１の半導体装置において、被覆絶縁膜を介してポリシリコン膜の上方および側方を覆い、ポリシリコン膜の周囲において層間絶縁膜と接するように形成された水素拡散防止膜をさらに備えることが好ましい。
【００１３】
この構成により、ポリシリコン膜を用いた抵抗部の抵抗値をさらに安定化させることができる。
【００１４】
また、本発明の第１の半導体装置において、水素拡散防止膜は、ＳｉＮ、ＳｉＯＮ、Ａｌ2Ｏ3、ＴｉＡｌＯ、ＴａＡｌＯ、ＴｉＳｉＯ及びＴａＳｉＯからなる群より選択された少なくとも１つの材料により構成されていることが好ましい。
【００１５】
また、本発明の第２の半導体装置は、半導体基板と、半導体基板に形成された第１の不純物拡散層と、半導体基板上に形成された第１の層間絶縁膜と、第１の層間絶縁膜上に形成された第１の電極と、第１の層間絶縁膜中に形成され、第１の不純物拡散層と第１の電極とを電気的に接続する第１のコンタクトプラグと、第１の電極上に形成された誘電体膜と、第１の層間絶縁膜上に形成された第２の層間絶縁膜と、誘電体膜及び第２の層間絶縁膜の上に形成された第２の電極と、第１の層間絶縁膜及び第２の層間絶縁膜の中に形成され、半導体基板に形成された第２の不純物拡散層と第２の電極とを電気的に接続する第２のコンタクトプラグとを備える。
【００１６】
この構成により、コンタクト抵抗値の上昇やばらつきを抑制して、第１の電極、誘電体膜及び第２の電極を有する容量体を容量として用いたときの容量値を安定化させることができ、また抵抗体として用いたときの抵抗値を安定化させることができる。
【００１７】
また、本発明の第１の半導体装置の製造方法は、半導体基板に第１および第２の不純物拡散層を形成する工程（ａ）と、半導体基板上に層間絶縁膜を形成する工程（ｂ）と、層間絶縁膜中に、第１の不純物拡散層に到達する第１のコンタクトプラグおよび第２の不純物拡散層に到達する第２のコンタクトプラグを形成する工程（ｃ）と、層間絶縁膜及び第１および第２のコンタクトプラグの上にポリシリコン膜からなる抵抗部を形成し、第１および第２の不純物拡散層と抵抗部とを電気的に接続する工程（ｄ）とを有する。
【００１８】
この構成により、コンタクトホール形成の際のドライエッチングによる各電極の損傷、薄膜化、または突き抜けを回避でき、コンタクト抵抗値の上昇やばらつきを抑制して、ポリシリコン膜を抵抗体として用いたときの抵抗値を安定化させることができる。
【００１９】
また、本発明の第１の半導体装置の製造方法において、工程（ｄ）の後に、抵抗部の上面および側面の全体を覆う被覆絶縁膜を形成する工程（ｅ）と、被覆絶縁膜上を覆い、該被覆絶縁膜の周囲において層間絶縁膜と接する水素拡散防止膜を形成する工程（ｆ）とをさらに有することが好ましい。
【００２０】
この構成により、ポリシリコン膜を用いた抵抗部の抵抗値をさらに安定化させることができる。
【００２１】
また、本発明の第２の半導体装置の製造方法は、半導体基板に第１および第２の不純物拡散層を形成する工程（ａ）と、半導体基板上に第１の層間絶縁膜を形成する工程（ｂ）と、第１の層間絶縁膜中に、第１の不純物拡散層に到達する第１のコンタクトプラグを形成する工程（ｃ）と、第１の層間絶縁膜及び第１のコンタクトプラグの上に第１の電極を形成し、不純物拡散層と第１の電極とを電気的に接続する工程（ｄ）と、第１の電極上に誘電体膜を形成する工程（ｅ）と、誘電体の表面を露出するように、第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程（ｆ）と、第１の層間絶縁膜及び第２の層間絶縁膜の中に、第２の不純物拡散層に到達する第２のコンタクトプラグを形成する工程（ｇ）と、誘電体膜、第２の層間絶縁膜及び第２のコンタクトプラグの上に第２の電極を形成し、第２の不純物拡散層と第２の電極とを電気的に接続する工程（ｈ）とを有する。
【００２２】
この構成により、コンタクトホール形成の際のドライエッチングによる各電極の損傷、薄膜化、または突き抜けを回避でき、第１の電極、誘電体膜及び第２の電極を有する容量体を容量として用いたときの容量値のばらつきを抑制し、また抵抗体として用いたときの抵抗値のばらつきを抑制して、容量値または抵抗値の設定精度を向上させることができる。
【００２３】
また、本発明の半導体装置は、複数の抵抗体と複数のヒューズとを有して入力電圧を分圧して分圧電圧を得る電圧設定回路を備えた半導体装置であって、抵抗体に上記の半導体装置を用いている。
【００２４】
この構成により、電圧設定精度が高く、電圧調整自由度が大きい電圧設定回路を実現することができる。
【００２５】
また、本発明の半導体装置は、入力電圧を分圧して分圧電圧を得る電圧設定回路と、基準電圧を供給する基準電圧発生回路と、分圧電圧と基準電圧とを比較する比較回路とを有する電圧検出回路を備えた半導体装置であって、電圧設定回路は複数の抵抗体と複数のヒューズとを有し、抵抗体に上記の半導体装置を用いている。
【００２６】
この構成により、電圧設定精度が高く、電圧調整自由度が大きい電圧検出回路を実現することができる。
【発明の効果】
【００２７】
本発明の半導体装置及びその製造方法によれば、コンタクトホールを形成する際の異方性ドライエッチングによる抵抗体の損傷、薄膜化、または突き抜けを回避でき、さらに、抵抗部上に被覆絶縁膜を介して水素拡散防止膜が形成されている場合には、層間絶縁膜や最上層の保護膜に含まれる水素が抵抗体へ拡散するのを防止できるため、抵抗体の抵抗値のばらつきを抑制することができ、また容量体の容量値のばらつきを抑制することができる。その結果、電圧設定精度が高く、電圧調整自由度が大きい電圧設定回路や電圧検出回路を実現することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２９】
（実施の形態１）
本実施の形態１の半導体装置は、抵抗体を層間絶縁膜上に形成することで抵抗体の抵抗値を安定化させるものである。
【００３０】
図１は本実施の形態１の半導体装置の断面を示す図である。
【００３１】
半導体装置１は、不純物拡散層である不純物拡散領域２が形成された半導体基板３と、半導体基板３上に形成された層間絶縁膜４と、層間絶縁膜４に形成されたコンタクトホール５に導電材料が充填されて形成されたコンタクトプラグ６と、層間絶縁膜４及びコンタクトプラグ６の上にポリシリコン膜を用いて形成された抵抗部７とを有している。不純物拡散領域２と抵抗部７とはコンタクトプラグ６により直接に、また電気的に接続されている。
【００３２】
図２は本実施の形態１の半導体装置の製造方法を示す図である。
【００３３】
半導体基板３に熱拡散法やイオン注入法により不純物拡散領域２を形成した後に、半導体基板３上にシリコン酸化膜からなる層間絶縁膜４を膜厚３００〜１０００ｎｍの範囲で、例えば膜厚４００ｎｍで形成する（図２（ａ））。
【００３４】
層間絶縁膜４上にマスクパターンを形成し、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法により異方性のドライエッチングをして層間絶縁膜４に不純物拡散領域２を底面とするコンタクトホール５を形成する。そして、マスクパターンを除去する（図２（ｂ））。
【００３５】
コンタクトホール５と層間絶縁膜４との上とに、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により導電材料であるタングステン膜を堆積する。そして、エッチバック法によりタングステン膜がコンタクトホール５内にのみ残るようにエッチングし、コンタクトプラグ６を形成する（図２（ｃ））。
【００３６】
コンタクトプラグ６及び層間絶縁膜４の上にＣＶＤ法により不純物を含んでいないポリシリコン膜を膜厚１００〜５００ｎｍの範囲で、例えば膜厚３００ｎｍで形成する。所望の抵抗値が得られるように、イオン注入法によりポリシリコン膜全面にボロンなどの不純物を導入する。ボロン濃度は１×１０16〜１×１０21／ｃｍ3の範囲で、例えば３×１０19／ｃｍ3となるようにする。マスクパターンを形成し、ＲＩＥ法によりエッチングし、マスクパターンを除去して抵抗部７を形成する（図２（ｄ））。
【００３７】
本実施の形態１の半導体装置及びその製造方法によると、コンタクトプラグ６の形成後に抵抗部７を形成するために、コンタクトホール５形成の際のエッチングによる抵抗部７の損傷や薄膜化がない。また、コンタクトホール５が薄膜のポリシリコン膜を突き抜けてポリシリコン膜の下地にまで達することもない。このため、コンタクト抵抗値の上昇やばらつきを抑制して、抵抗部７の抵抗値そのものを安定化させることができる。
【００３８】
抵抗体の抵抗値は、ポリシリコン膜に限らず、一般に次式で決定される。
【００３９】
Ｒ＝（ρ／ｔ）×（Ｌ／Ｗ）  ・・・（１）
ここで、Ｒ：抵抗値、ρ：抵抗率、ｔ：膜厚、Ｌ：抵抗体の長さ、Ｗ：抵抗体の幅である。抵抗部７の寸法と抵抗部７の抵抗値のばらつきとの関係は式（１）から抵抗部７の長さＬと幅Ｗとに大きく依存することがわかる。抵抗部７の微細化に伴って抵抗部７の幅に占める薄膜化領域の比率やコンタクト径の比率が大きくなり抵抗値が変動する。
【００４０】
図３は本実施の形態１の半導体装置に係る抵抗部の幅と抵抗部の抵抗値のばらつきとの関係を示す図である。
【００４１】
本実施の形態１の半導体装置の場合を実線で、比較例として従来の半導体装置の場合を破線で示す。また、横軸は抵抗部の幅を、縦軸は抵抗値のばらつきを示す。この抵抗値のばらつきは、近接する抵抗体の抵抗値差をこれらの抵抗値の平均で割った値の標準偏差のことである。
【００４２】
図３に示す通り、本実施の形態１の半導体装置に係る抵抗部の抵抗値のばらつきは従来の半導体装置のものよりも良化していることがわかる。この良化は例えば抵抗部の幅が２．２μｍのときに６％である。
【００４３】
本実施の形態１の半導体装置では、ポリシリコン膜のエッチングレートのばらつきがウェハ面内で５〜１０％程度あったとしても、コンタクトプラグ６の形成後に抵抗部７を形成することにより、コンタクトホール５を形成するときのエッチングによる抵抗部７の損傷や薄膜化がなく、またコンタクトホール５が薄膜のポリシリコン膜を突き抜けてポリシリコン膜の下地にまで達することもない。このため、エッチングレートのばらつきによって生じるコンタクト抵抗値のばらつきを抑制して、上記の通りに抵抗部の抵抗値のばらつきを抑制することができる。
【００４４】
なお、本実施の形態１の半導体装置では、層間絶縁膜４にシリコン酸化膜を用いているが、本発明はこれに限定されるものではなく、シリコン窒化膜や、シリコン窒化膜とシリコン酸化膜との積層膜を用いてもよい。
【００４５】
また、本実施の形態１の半導体装置では、コンタクトホール５及び層間絶縁膜４の上に堆積したタングステン膜をエッチバックによりエッチングしているが、本発明はこれに限定されるものではなく、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法によりエッチングしてもよい。
【００４６】
（実施の形態１の変形例）
本変形例は、実施の形態１における抵抗部の抵抗値の安定化をさらに向上させるものである。
【００４７】
図４は本実施の形態１の変形例の半導体装置の断面を示す図である。
【００４８】
本変形例において、上記実施の形態１と同一の構成部分には同一符号を付して、その部分の説明は省略し、異なる部分について説明する。
【００４９】
本変形例が実施の形態１と異なる点は、抵抗部の周囲を水素拡散防止膜で被覆するようにしたことによる。
【００５０】
図４に示すように、本変形例における半導体装置８は、ポリシリコン膜で形成された抵抗部７を、被覆絶縁膜９ｂを介して覆うように形成された水素拡散防止膜１０ｂを有している。
【００５１】
ポリシリコン膜で形成された抵抗部は、層間絶縁膜や最上層の保護膜に含まれる水素が抵抗部へ拡散することにより抵抗値が変動する。この原因として、ポリシリコン粒界界面にあるダングリングボンドにトラップされているキャリアが、ポリシリコンに拡散した水素と置換され、自由キャリアとして働くため、抵抗部の抵抗値のばらつきを助長させているものと考えられている。
【００５２】
そこで、本変形例では、抵抗体の周囲を覆うように水素拡散防止膜を形成させることで、抵抗部への水素拡散を防止し、抵抗部の抵抗値をさらに安定化させる。
【００５３】
図５は本変形例の半導体装置の製造方法を示す図である。
【００５４】
本変形例は、ポリシリコン膜からなる抵抗部７形成までは上記実施の形態１の製造方法と同一であるため、以下では抵抗部７の形成後から説明する。
【００５５】
まず、抵抗部７を形成後、抵抗部７を被覆するように全面に亘ってシリコン酸化膜からなる絶縁膜９ａをＣＶＤ法等を用いて堆積する（図５（ａ））。
【００５６】
次に、絶縁膜９ａの所定領域をＲＩＥ法等を用いてエッチングし、抵抗体７上に被覆絶縁膜９ｂを形成する（図５（ｂ））。
【００５７】
次に、抵抗部７上の被覆絶縁膜９ｂの表面を覆うように、全面に亘って酸化チタンアルミニウム（ＴｉＡＬＯ）からなる水素拡散防止膜１０ａをスパッタ法等を用いて堆積する（図５（ｃ））。
【００５８】
次に、水素拡散防止膜１０ａの所定領域をＲＩＥ法等を用いてエッチングし、水素拡散防止膜１０ｂを形成する（図５（ｄ））。
【００５９】
本変形例の半導体装置及びその製造方法によると、図４に示すように、抵抗部７上の全面を被覆絶縁膜９ｂを介して水素拡散防止膜１０ｂで覆われているため、抵抗部７への水素の拡散を極めて効果的に防止することができる。この結果、抵抗部７の抵抗値の変動が抑制され、電圧設定精度がさらに高く、電圧調整自由度がさらに大きな電圧設定回路や電圧検出回路を有する半導体装置が得られる。
【００６０】
図６は本変形例の半導体装置に係る水素拡散防止膜の抵抗値変動抑制効果を示すもので、抵抗部上面を覆う水素拡散防止膜の被膜率と抵抗部の抵抗値の変動との関係を示す図である。ここでの水素拡散防止膜はアルミニウムからなる金属配線層を用いている。
【００６１】
図６に示すとおり、水素拡散防止膜の被覆率によって抵抗値が変動することがわかる。ここでの変動は被覆率１０％の変動で、抵抗部の抵抗値のばらつきは０．８ｋΩ／□である。
【００６２】
なお、本変形例においては、水素拡散防止膜１０ｂの材料として酸化チタンアルミニウムを用いたが、これに限定されるものではなく、水素拡散防止能力を備えた材料であれば他の材料を用いてもよい。複数種類の水素拡散防止膜１０ｂを積層構造にして用いても同様の効果が得られる。
【００６３】
（実施の形態２）
本実施の形態２の半導体装置は、容量体を層間絶縁膜上に形成することで容量体の容量値を安定化させ、抵抗として用いたときの抵抗値を安定化させるものである。
【００６４】
図７は本実施の形態２の半導体装置の断面を示す図である。
【００６５】
半導体装置１１は、不純物拡散領域１２が形成された半導体基板１３と、半導体基板１３上に形成された第１の層間絶縁膜１４と、第１の層間絶縁膜１４に形成された第１のコンタクトホール１５に導電材料が充填され形成された第１のコンタクトプラグ１６と、第１の層間絶縁膜１４及び第１のコンタクトプラグ１６の上に形成された第１の電極１７と、第１の電極１７上に形成された誘電体膜１８と、第１の層間絶縁膜１４上の第１の電極１７と誘電体膜１８とが形成された領域以外の領域に形成された第２の層間絶縁膜１９と、第１の層間絶縁膜１４及び第２の層間絶縁膜１９に形成された第２のコンタクトホール２０に導電材料が充填され形成された第２のコンタクトプラグ２１と、誘電体膜１８、第２の層間絶縁膜１９及び第２のコンタクトプラグ２１の上に形成された第２の電極２２とを有している。第１の電極１７、誘電体膜１８及び第２の電極２２によりＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型容量体２３が構成されている。
【００６６】
図８は本実施の形態２の半導体装置の製造方法を示す図である。
【００６７】
半導体基板１３に不純物拡散領域１２を形成した後に、半導体基板１３上にシリコン酸化膜からなる第１の層間絶縁膜１４を形成する。第１の層間絶縁膜１４に不純物拡散領域１２を底面とする第１のコンタクトホール１５を形成し、第１のコンタクトホール１５内に第１のコンタクトプラグ１６を形成する（図８（ａ））。
【００６８】
第１のコンタクトプラグ１６及び第１の層間絶縁膜１４の上にアルミニウム膜と窒化シリコン膜とを連続して形成する。そして、ＲＩＥ法によりドライエッチングをして第１の電極１７と誘電体膜１８とを形成する。第１の層間絶縁膜１４及び誘電体膜１８の上にシリコン酸化膜を堆積し、エッチバック法により誘電体膜１８を露出させ、第１の層間絶縁膜１４上の第１の電極１７と誘電体膜１８とが形成された領域以外の領域に第２の層間絶縁膜１９を形成する（図８（ｂ））。
【００６９】
第１の層間絶縁膜１４及び第２の層間絶縁膜１９に不純物拡散領域１２を底面とする第２のコンタクトホール２０を形成し、第２のコンタクトホール２０内に第２のコンタクトプラグ２１を形成する（図８（ｃ））。
【００７０】
第２の層間絶縁膜１９及び誘電体膜１８の上にアルミニウム膜を形成し、ドライエッチングして第２の電極２２を形成する（図８（ｄ））。
【００７１】
本実施の形態２の半導体装置及びその製造方法によると、第１のコンタクトホール１５形成後に第１の電極１７を形成し、また、第２のコンタクトホール２０形成後に第２の電極２２を形成するために、第１及び第２のコンタクトホール１５、２０形成の際のエッチングによる第１の電極１７及び第２の電極２２の損傷はない。このため、コンタクト抵抗値の上昇やばらつきを抑制して、ＭＩＭ容量体２３を容量として用いたときの容量値を安定化させ、また抵抗体として用いたときの抵抗値を安定化させることができる。
【００７２】
なお、本実施の形態２の半導体装置では、第１の層間絶縁膜１４及び誘電体膜１８の上に堆積したシリコン酸化膜をエッチバックによりエッチングしているが、本発明はこれに限定されるものではなく、ＣＭＰ法によりエッチングしてもよい。
【００７３】
また、本実施の形態２の半導体装置では、第１の層間絶縁膜１４及び第２の層間絶縁膜１９にシリコン酸化膜を用いているが、本発明はこれに限定されるものではなく、シリコン窒化膜や、シリコン窒化膜とシリコン酸化膜との積層膜を用いてもよい。
【００７４】
また、本実施の形態２の半導体装置では、第１の電極１７及び第２の電極２２にアルミニウムを用いているが、本発明はこれに限定されるものではなく、メタルシリサイドを用いてもよい。
【００７５】
（実施の形態３）
本実施の形態３の半導体装置は、実施の形態１または実施の形態２の半導体装置を電圧設定回路の抵抗体として用いる電圧検出回路を有して、電圧設定精度を高くすることができ、電圧調整自由度を大きくすることができるものである。
【００７６】
図９は、本実施の形態３の半導体装置に係る電圧設定回路の構成を示す図である。
【００７７】
電圧設定回路３１では、接地電位に接続される端子３２と入力電圧（Ｖｄｄ）に接続される端子３３との間に、抵抗体Ｒｂｏｔｔｏｍ、設定抵抗体Ｒ０、Ｒ１、・・・、Ｒ（ｎ−１）、Ｒｎ、抵抗体Ｒｔｏｐが直列に接続されている。抵抗体Ｒｂｏｔｔｏｍ、設定抵抗体Ｒ０、Ｒ１、・・・、Ｒ（ｎ−１）、Ｒｎ、抵抗体Ｒｔｏｐの少なくとも一つに、実施の形態１または実施の形態２の半導体装置を用いている。各設定抵抗体にはヒューズＲＬ０、ＲＬ１、・・・、ＲＬ（ｎ−１）、ＲＬｎがそれぞれ並列に接続されている。抵抗体Ｒｂｏｔｔｏｍと設定抵抗体Ｒ０との間の接点３４にはヒューズＲＬｂｏｔｔｏｍの一端が接続され、抵抗体Ｒｔｏｐと設定抵抗体Ｒｎとの間の接点３５にはヒューズＲＬｔｏｐの一端が接続されている。ヒューズＲＬｂｏｔｔｏｍ及びヒューズＲＬｔｏｐの他端はそれぞれ端子３６を介して比較回路（図示せず）に接続されている。
【００７８】
ヒューズＲＬｂｏｔｔｏｍはレーザートリミングにより予め切断されている。これにより抵抗体Ｒｔｏｐが分圧抵抗Ｒａを構成し、抵抗体Ｒｂｏｔｔｏｍ及び設定抵抗体Ｒ０、Ｒ１、・・・、Ｒ（ｎ−１）、Ｒｎが分圧抵抗Ｒｂを構成する。電圧設定回路３１では、ヒューズＲＬ０〜ＲＬｎのうちの適切なヒューズをレーザートリミングにより切断することで所望の直列抵抗値を得ることができる。
【００７９】
本実施の形態３に係る電圧設定回路では、抵抗体Ｒｂｏｔｔｏｍ、設定抵抗体Ｒ０、Ｒ１、・・・、Ｒ（ｎ−１）、Ｒｎ、抵抗体Ｒｔｏｐの少なくとも一つに、実施の形態１または実施の形態２の半導体装置を用いて、抵抗体または設定抵抗体の抵抗値ばらつきを抑制して、電圧設定精度が高い電圧設定回路を実現している。さらに、抵抗体または設定抵抗体の抵抗値ばらつきが小さいことから、抵抗体及び設定抵抗体に大きいものから小さいものまでさまざまな抵抗値のものを用いて、まさしく所望とする直列抵抗値を得て、電圧調整自由度が大きい電圧設定回路を実現している。
【００８０】
図１０は、本実施の形態３の半導体装置に係る電圧検出回路の構成を示す図である。
【００８１】
電圧検出回路４１では比較回路４２の反転入力端子に図９に示した電圧設定回路３１の端子３５が接続されている。入力端子３３に入力される、測定すべき入力電圧Ｖｄｄは分圧抵抗ＲａとＲｂとによって抵抗分圧されて、比較回路４２の反転入力端子に入力される。比較回路４２の非反転入力端子には基準電圧発生回路４３が接続されており、予め設定された基準電圧Ｖｒｅｆが印加される。比較回路４２の出力は出力端子４４を介して外部に出力される。
【００８２】
電圧検出回路４１において、入力電圧Ｖｄｄが高く、分圧抵抗ＲａとＲｂとにより抵抗分圧された電圧が基準電圧Ｖｒｅｆよりも高いときには、比較回路４２の出力はＬｏｗを維持する。入力電圧Ｖｄｄが降下して、分圧抵抗ＲａとＲｂとにより抵抗分圧された電圧が基準電圧Ｖｒｅｆよりも低くなると、比較回路４２の出力はＨｉｇｈになる。
【００８３】
一般に、電圧検出回路においては製造工程でのばらつきに起因して基準電圧発生回路から供給される基準電圧Ｖｒｅｆが変動することがある。本実施の形態３に係る電圧検出回路４１では、電圧設定回路３１に実施の形態１または実施の形態２の半導体装置の構成を用いており、基準電圧Ｖｒｅｆの変動を補って、電圧設定精度が高い、電圧調整自由度が大きい電圧検出回路を実現することができる。
【産業上の利用可能性】
【００８４】
本発明の半導体装置及びその製造方法は、コンタクトホールを形成する際のドライエッチングによる影響を排除して、コンタクト抵抗値の上昇やばらつきを抑制し、抵抗体の抵抗値の安定化及び容量体の容量値の安定化を図ることができる。これにより、抵抗値及び容量値の設定精度を向上させて、電圧設定精度が高く、電圧調整自由度が大きい電圧設定回路を実現できるため、電圧検出回路やその他のアナログ回路を有する半導体装置及びその製造方法として有用である。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施の形態１の半導体装置の断面を示す図
【図２】本発明の実施の形態１の半導体装置の製造方法を示す図
【図３】本発明の実施の形態１の半導体装置に係る抵抗部の幅と抵抗部の抵抗値のばらつきとの関係を示す図
【図４】本発明の実施の形態１の変形例の半導体装置の断面を示す図
【図５】本発明の実施の形態１の変形例の半導体装置の製造方法を示す図
【図６】本発明の実施の形態１の変形例の半導体装置に係る抵抗体を覆う水素拡散防止膜の被膜率と抵抗体の抵抗値の変動との関係を示す図
【図７】本発明の実施の形態２の半導体装置の断面を示す図
【図８】本発明の実施の形態２の半導体装置の製造方法を示す図
【図９】本発明の実施の形態３の半導体装置に係る電圧設定回路の構成を示す図
【図１０】本発明の実施の形態３の半導体装置に係る電圧検出回路の構成を示す図
【図１１】従来の半導体装置の断面を示す図
【符号の説明】
【００８６】
１，８，１１  半導体装置
２，１２  不純物拡散領域
３，１３  半導体基板
４  層間絶縁膜
６  コンタクトプラグ
７  抵抗部
９ａ  絶縁膜
９ｂ  被覆絶縁膜
１０ａ，１０ｂ  水素拡散防止膜
１４  第１の層間絶縁膜
１６  第１のコンタクトプラグ
１７  第１の電極
１８  誘電体膜
１９  第２の層間絶縁膜
２１  第２のコンタクトプラグ
２２  第２の電極
３１  電圧設定回路
４１  電圧検出回路
４２  比較回路
４３  基準電圧発生回路
Ｒｔｏｐ，Ｒｂｏｔｔｏｍ  抵抗体
Ｒ０，Ｒ１，Ｒ（ｎ−１），Ｒｎ  設定抵抗体
ＲＬｔｏｐ，ＲＬｂｏｔｔｏｍ，ＲＬ０，ＲＬ１，ＲＬ（ｎ−１），ＲＬｎ  ヒューズ
【図１】
2008311606.tif 000003
【図２】
2008311606.tif 000004
【図３】
2008311606.tif 000005
【図４】
2008311606.tif 000006
【図５】
2008311606.tif 000007
【図６】
2008311606.tif 000008
【図７】
2008311606.tif 000009
【図８】
2008311606.tif 000010
【図９】
2008311606.tif 000011
【図１０】
2008311606.tif 000012
【図１１】
2008311606.tif 000013