(57)【要約】【課題】ＴＦＴを内蔵する液晶表示パネルを駆動する半導体集積回路において、２値表示の場合に電源回路における消費電力をさらに低減する。【解決手段】この半導体集積回路は、通常表示モードにおいて、第１〜第３の電源電位が供給されて、画像データを複数のディジタル／アナログ変換器によって複数の階調電圧に変換し、該複数の階調電圧を複数の演算増幅回路によって電力増幅して複数の薄膜トランジスタのソースに供給し、２値表示モードにおいて、第４の電源電位が供給されて、画像データに基づいて各々の薄膜トランジスタのソースに第４の電源電位と接地電位との内の一方を選択的に供給する駆動回路と、コモン電位を生成するコモン電位生成回路と、通常表示モードにおいて、第１〜第３の電源電位を駆動回路に供給し、２値表示モードにおいて、第４の電源電位を駆動回路に供給する電源回路とを具備する。【選択図】図１
2008032919.tif 000002
【特許請求の範囲】
【請求項１】
複数の薄膜トランジスタのドレインがそれぞれ接続された複数の個別電極と、前記複数の個別電極に対向する共通電極とを有する液晶表示パネルを駆動するための半導体集積回路であって、
通常表示モードにおいて、第１〜第３の電源電位が供給されて、画像データを複数のディジタル／アナログ変換器によって複数の階調電圧に変換し、該複数の階調電圧を複数の演算増幅回路によって電力増幅して前記複数の薄膜トランジスタのソースに供給し、２値表示モードにおいて、第４の電源電位が供給されて、画像データに基づいて各々の薄膜トランジスタのソースに第４の電源電位と接地電位との内の一方を選択的に供給する駆動回路と、
前記共通電極に印加されるコモン電位を生成するコモン電位生成回路と、
通常表示モードにおいて、第１〜第３の電源電位を前記駆動回路に供給し、２値表示モードにおいて、第４の電源電位を前記駆動回路に供給する電源回路と、
を具備する半導体集積回路。
【請求項２】
前記電源回路が、通常表示モードにおいて、第５の電源電位及び第６の電源電位を前記コモン電位生成回路に供給し、２値表示モードにおいて、第４の電源電位及び接地電位を前記コモン電位生成回路に供給する、請求項１記載の半導体集積回路。
【請求項３】
前記電源回路が、
外部から供給される電圧を昇圧して第１の昇圧電圧を生成する第１の昇圧回路と、
外部から供給される電圧を昇圧して第２の昇圧電圧を生成する第２の昇圧回路と、
通常表示モードにおいて、第１の昇圧電圧を分圧して得られる複数の電圧に基づいて第１〜第３の電源電位を生成する第１〜第３の演算増幅器と、
２値表示モードにおいて、第１の昇圧電圧を分圧して得られる電圧に基づいて第４の電源電位を生成する第４の演算増幅器と、
通常表示モードにおいて、第１の昇圧電圧を分圧して得られる電圧に基づいて第５の電源電位を生成する第５の演算増幅器と、
通常表示モードにおいて、第２の昇圧電圧を分圧して得られる電圧に基づいて第６の電源電位を生成する第６の演算増幅器と、
２値表示モードにおいて、前記第６の演算増幅器の出力端子を接地電位に接続するスイッチ回路と、
を含む、請求項２記載の半導体集積回路。
【請求項４】
前記電源回路が、通常表示モードにおいて、第４の電源電位及び第５の電源電位を前記コモン電位生成回路に供給し、２値表示モードにおいて、第４の電源電位及び接地電位を前記コモン電位生成回路に供給する、請求項１記載の半導体集積回路。
【請求項５】
前記電源回路が、
外部から供給される電圧を昇圧して第１の昇圧電圧を生成する第１の昇圧回路と、
外部から供給される電圧を昇圧して第２の昇圧電圧を生成する第２の昇圧回路と、
通常表示モードにおいて、第１の昇圧電圧を分圧して得られる複数の電圧に基づいて第１〜第３の電源電位を生成する第１〜第３の演算増幅器と、
通常表示モード及び２値表示モードにおいて、第１の昇圧電圧を分圧して得られる電圧に基づいて第４の電源電位を生成する第４の演算増幅器と、
通常表示モードにおいて、第１の昇圧電圧を分圧して得られる電圧に基づいて第５の電源電位を生成する第５の演算増幅器と、
２値表示モードにおいて、前記第５の演算増幅器の出力端子を接地電位に接続するスイッチ回路と、
を含む、請求項４記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を内蔵する液晶表示パネルを駆動する半導体集積回路に関する。
【背景技術】
【０００２】
近年普及している携帯電話機やＰＤＡ（Personal Digital Assistance：個人用携帯情報端末）に代表される携帯端末においては、液晶表示パネルが多く用いられている。また、携帯端末には、表示パネルを駆動するための駆動回路と、駆動回路に複数種類の電源を供給するための電源回路とを内蔵した半導体集積回路（液晶ドライバＩＣ）が搭載されている。そのような半導体集積回路においては、消費電力の低減や回路の小型化等が求められており、例えば、消費電力の低減において、以下に示すような技術が知られている。
【０００３】
消費電力低減のための１つの技術として、携帯電話等において用いられる部分表示（パーシャル表示）技術が知られている。部分表示とは、選択された領域のみが駆動されて表示パネルに表示が行われるものである。部分表示の場合には、不要な領域が駆動されないため、消費電力を低減することができる。
【０００４】
消費電力低減のための他の技術として、２値表示技術が知られている。２値表示とは、通常のフルカラー表示に対して、ＲＧＢ画像信号におけるＲ（赤）、Ｇ（緑）、Ｂ（青）のそれぞれを２値（２種類の階調）で表し、８色の表示を行うものである。このような２値表示技術は、部分表示技術と組み合わせて実現されることがある。
【０００５】
一般に、液晶ドライバＩＣに内蔵される電源回路は、外部から供給される単一の電源電圧に基づいて、表示パネルを駆動する駆動回路に供給される複数種類の電源電位を生成する電源回路を含んでいる。部分表示技術又は２値表示技術による駆動回路の消費電力低減だけでなく、電源回路においても消費電力を低減するために、様々な技術が開発されている。
【０００６】
関連する技術として、下記の特許文献１には、チャージポンプ型電源電圧変換回路を用いた電源回路において、省電力モード時にパーシャルモードコントロール回路から与えられる制御パルスに基づいて、パルス発生源からのクロックパルスの通過をＡＮＤ回路で禁止し、スイッチングパルスの供給を停止することによって、非表示領域期間の大部分の期間においてチャージポンプ回路のポンピング動作を停止させて、電源回路の電流供給能力を低下させるようにすることが開示されている。
【０００７】
この電源回路によれば、ドライバ系回路における消費電流の少ない非表示期間において、チャージポンプ回路に不要な貫通電流が流れるのを抑制できるので、電源回路の消費電力も低減できるとされている。特許文献１には、パーシャル表示において電源回路の電流供給能力を低下させることが開示されているが、それ以外の方策に関しては、特に開示されていない。
【特許文献１】特開２００２−１７５０４９（第６頁、図４）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、上記の点に鑑み、本発明は、ＴＦＴを内蔵する液晶表示パネルを駆動する半導体集積回路において、２値表示の場合に電源回路における消費電力をさらに低減することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明の１つの観点に係る半導体集積回路は、複数の薄膜トランジスタのドレインがそれぞれ接続された複数の個別電極と、複数の個別電極に対向する共通電極とを有する液晶表示パネルを駆動するための半導体集積回路であって、通常表示モードにおいて、第１〜第３の電源電位が供給されて、画像データを複数のディジタル／アナログ変換器によって複数の階調電圧に変換し、該複数の階調電圧を複数の演算増幅回路によって電力増幅して複数の薄膜トランジスタのソースに供給し、２値表示モードにおいて、第４の電源電位が供給されて、画像データに基づいて各々の薄膜トランジスタのソースに第４の電源電位と接地電位との内の一方を選択的に供給する駆動回路と、共通電極に印加されるコモン電位を生成するコモン電位生成回路と、通常表示モードにおいて、第１〜第３の電源電位を駆動回路に供給し、２値表示モードにおいて、第４の電源電位を駆動回路に供給する電源回路とを具備する。
【００１０】
ここで、電源回路が、通常表示モードにおいて、第５の電源電位及び第６の電源電位をコモン電位生成回路に供給し、２値表示モードにおいて、第４の電源電位及び接地電位をコモン電位生成回路に供給するようにしても良い。
【００１１】
その場合には、電源回路が、外部から供給される電圧を昇圧して第１の昇圧電圧を生成する第１の昇圧回路と、外部から供給される電圧を昇圧して第２の昇圧電圧を生成する第２の昇圧回路と、通常表示モードにおいて、第１の昇圧電圧を分圧して得られる複数の電圧に基づいて第１〜第３の電源電位を生成する第１〜第３の演算増幅器と、２値表示モードにおいて、第１の昇圧電圧を分圧して得られる電圧に基づいて第４の電源電位を生成する第４の演算増幅器と、通常表示モードにおいて、第１の昇圧電圧を分圧して得られる電圧に基づいて第５の電源電位を生成する第５の演算増幅器と、通常表示モードにおいて、第２の昇圧電圧を分圧して得られる電圧に基づいて第６の電源電位を生成する第６の演算増幅器と、２値表示モードにおいて、第６の演算増幅器の出力端子を接地電位に接続するスイッチ回路とを含むようにしても良い。
【００１２】
あるいは、電源回路が、通常表示モードにおいて、第４の電源電位及び第５の電源電位をコモン電位生成回路に供給し、２値表示モードにおいて、第４の電源電位及び接地電位をコモン電位生成回路に供給するようにしても良い。
【００１３】
その場合には、電源回路が、外部から供給される電圧を昇圧して第１の昇圧電圧を生成する第１の昇圧回路と、外部から供給される電圧を昇圧して第２の昇圧電圧を生成する第２の昇圧回路と、通常表示モードにおいて、第１の昇圧電圧を分圧して得られる複数の電圧に基づいて第１〜第３の電源電位を生成する第１〜第３の演算増幅器と、通常表示モード及び２値表示モードにおいて、第１の昇圧電圧を分圧して得られる電圧に基づいて第４の電源電位を生成する第４の演算増幅器と、通常表示モードにおいて、第１の昇圧電圧を分圧して得られる電圧に基づいて第５の電源電位を生成する第５の演算増幅器と、２値表示モードにおいて、第５の演算増幅器の出力端子を接地電位に接続するスイッチ回路とを含むようにしても良い。
【発明の効果】
【００１４】
本発明によれば、通常表示モードと２値表示モードとにおいて駆動回路の動作及び電源系統を切り換えることにより、２値表示の場合に電源回路における消費電力をさらに低減することができる。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る半導体集積回路と液晶表示パネルとを含む構成を示す図である。図１においては、ソース駆動回路２００と、ＲＡＭ（Random Access Memory：ランダムアクセスメモリ）３００と、電源回路４００と、ゲート電位生成回路５００と、コモン電位生成回路６００と、制御回路７００とを含む半導体集積回路（液晶ドライバＩＣ）と、液晶表示パネル１００とが示されている。
【００１６】
液晶表示パネルを駆動する１つの方式として、液晶表示パネル上において２次元マトリクス状に配置されたドット毎に複数のアクティブ素子を配置し、これらのアクティブ素子によって画素を駆動するアクティブマトリクス方式が用いられている。アクティブ素子としては、ＴＦＴが広く用いられる。
【００１７】
図１に示す液晶表示パネル１００においては、例えば、７２０×１３２個のドットに対応して、同数のＴＦＴ１１１、１１２、・・・が２次元マトリクス状に配置されている。各列のＴＦＴのソースは、ソースラインＳ１、Ｓ２、・・・のそれぞれに接続されており、各行のＴＦＴのゲートは、ゲートラインＧ１、Ｇ２、・・・のそれぞれに接続されている。
【００１８】
ＴＦＴ１１１、１１２、・・・は、オン状態となったときに、ソースに供給される画像信号をドレインから出力することによって、液晶表示パネル１００の複数の個別電極（セグメント電極）Ｅ１１１、Ｅ１１２、・・・に画像信号を供給する。液晶表示パネル１００においては、複数のセグメント電極Ｅ１１１、Ｅ１１２、・・・に対向して、図示されていない共通電極（コモン電極）が設けられていて、複数のセグメント電極とコモン電極との間に形成される容量が、液晶容量Ｃ１１１、Ｃ１１２、・・・として表されている。
【００１９】
ソース駆動回路２００は、電力増幅動作を行う複数の演算増幅回路２１０と、ＲＡＭ３００から読み出された画像データ（ディジタル画像信号）をアナログ画像信号に変換する複数のＤＡＣ（Digital Analog Converter：ディジタル／アナログ変換器）２２０とを含んでいる。
【００２０】
ＲＡＭ３００は、外部のＭＰＵ（マイクロプロセッサ）等から入力される赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の画像データを一時的に格納する。ＲＡＭ３００から読み出された画像データは、複数のＤＡＣ２２０に入力され、γ補正が施されたアナログ画像信号に変換される。更に、アナログ画像信号は、複数の演算増幅回路２１０を介してソースラインＳ１、Ｓ２、・・・に出力される。ここで、例えば、ソースラインＳ１に供給される画像信号は、ＴＦＴ１１１、１２１、・・・のソースに印加され、ソースラインＳ２に供給される画像信号は、ＴＦＴ１１２、１２２、・・・のソースに印加される。
【００２１】
電源回路４００は、外部から供給される電源電圧を、複数の昇圧回路及び分圧回路によって昇圧又は分圧することにより所望の電源電位を生成して、ソース駆動回路２００、ゲート電位生成回路５００、及び、コモン電位生成回路６００に供給する。電源回路４００の内部の構成については、後述する。
【００２２】
ゲート電位生成回路５００は、制御回路７００から供給される制御信号に従って、画像信号が供給される液晶表示パネル１００のラインに対応して、ゲートラインＧ１、Ｇ２、・・・の内の選択された１つにハイレベルのゲート信号を供給する。
コモン電位生成回路６００は、制御回路７００から供給される制御信号に従って、コモン電位を生成して、液晶表示パネル１００のコモン電極にコモン電位を供給する。
ゲート電位生成回路５００及びコモン電位生成回路６００は、ゲートドライバＩＣとして別途ＩＣ化されても良い。
【００２３】
制御回路７００は、外部から供給される垂直同期信号及び水平同期信号に基づいて、ＲＡＭ３００からの画像データの読出し動作を制御すると共に、ソース駆動回路２００、電源回路４００、ゲート電位生成回路５００、及び、コモン電位生成回路６００を制御する。
【００２４】
電源回路４００は、第１の昇圧回路４１０と、第２の昇圧回路４２０と、第３の昇圧回路４３０と、第４の昇圧回路４４０と、第１の分圧回路４５０と、第２の分圧回路４６０と、スイッチ回路４７０とを含んでいる。電源回路４００には電源電位ＶＤＤ及びＶＳＳが供給されるが、本実施形態においては電源電位ＶＳＳを０Ｖ（接地電位）としているので、電源電圧（ＶＤＤ−ＶＳＳ）＝ＶＤＤとなる。
【００２５】
第１の昇圧回路４１０は、外部から供給される電源電圧ＶＤＤ（例えば、３Ｖ）を２倍に昇圧して、第１の分圧回路４５０において用いられる電源電位ＶＯＵＴ（例えば、６Ｖ）を生成する。
【００２６】
第２の昇圧回路４２０は、外部から供給される電源電圧ＶＤＤを、逆極性で１倍に昇圧して、第２の分圧回路４６０において用いられる電源電位ＶＯＵＴＭ（例えば、−３Ｖ）を生成する。
【００２７】
第１の分圧回路４５０は、電源電位ＶＤＤと、第１の昇圧回路４１０から供給される電源電位ＶＯＵＴとに基づいて、ソース駆動回路２００に供給される電源電位ＶＤＤＨＳ及びＶＧＭＨ及びＶＧＭＬと、コモン電位生成回路６００に供給される電源電位ＶＣＯＭＨＰ及びＶＣＯＭＨと、後段の昇圧回路に供給される電源電位ＶＯＦＲＥＧ及びＶＯＮＲＥＧとを生成する。
【００２８】
第２の分圧回路４６０は、電源電位ＶＤＤと、第１の昇圧回路４１０から供給される電源電位ＶＯＵＴと、第２の昇圧回路４２０から供給される電源電位ＶＯＵＴＭとに基づいて、コモン電位生成回路６００に供給される電源電位ＶＣＯＭＬを生成する。
【００２９】
第３の昇圧回路４３０は、第１の分圧回路４５０から供給される電源電位ＶＯＮＲＥＧを３倍〜５倍に昇圧して、ゲート電位生成回路５００と第４の昇圧回路４４０とに供給される電源電位ＶＤＤＨＧを生成する。
【００３０】
第４の昇圧回路４４０は、第３の昇圧回路４３０から供給される電源電位ＶＤＤＨＧと第１の分圧回路４５０から供給される電源電位ＶＯＦＲＥＧとの電位差を逆極性で１倍に昇圧した電源電位ＶＥＥ（＝（ＶＤＤＨＧ−ＶＯＦＲＥＧ）×（−１））を生成する。
【００３１】
図２は、図１に示す第１〜４の昇圧回路として用いられる昇圧回路の構成例を示す図である。
図２に示す昇圧回路は、チャージポンプ動作を行うＰチャネルトランジスタＱＰ１〜ＱＰ３と、それらのトランジスタに接続されたコンデンサＣ１〜Ｃ３と、第１のインバータＩＶ１を構成するＰチャネルトランジスタＱＰ１１及びＮチャネルトランジスタＱＮ１１と、第２のインバータＩＶ２を構成するＰチャネルトランジスタＱＰ１２及びＮチャネルトランジスタＱＮ１２と、トランジスタＱＰ１〜ＱＰ３にゲート電圧ＶＧ１〜ＶＧ３をそれぞれ供給するためのレベルシフタ１〜３及びインバータＩＶ１１〜ＩＶ３３とを含んでいる。なお、図２においても、電源電位ＶＳＳを０Ｖ（接地電位）とする。以下、図２を説明する上で、この昇圧回路に入力される入力電圧をＶ１とし、昇圧された出力電圧をＶ２とする。
【００３２】
図２に示す昇圧回路は、外部から昇圧クロック信号ＣＫ１及びＣＫ２が供給されてチャージポンプ動作を行うことにより、入力電圧Ｖ１を昇圧して出力電圧Ｖ２を生成する。トランジスタＱＰ１〜ＱＰ３のスイッチング動作と、第１及び第２のインバータの反転動作とによって、コンデンサＣ１及びＣ２の充放電が繰り返され、それに伴って電荷が移動してチャージポンプ動作が行われる。その結果、トランジスタＱＰ１のドレインからコンデンサＣ３に電荷が充電されて、コンデンサＣ３の一端における出力電圧Ｖ２が次第に立ち上がり、定常状態において入力電圧Ｖ１の約３倍に達する。
【００３３】
図２においては、昇圧回路の昇圧比が３倍である場合を例として説明したが、インバータ、レベルシフタ、トランジスタの段数を変化させることによって、所望の昇圧比を有する昇圧回路を構成することができる。また、正極性の電源電位に基づいて負極性の昇圧電位を得るチャージポンプ回路も、一般に知られている。
【００３４】
図３は、図１に示す第１の分圧回路の構成を示す図である。
図３に示すように、第１の分圧回路４５０は、基準電圧ＶＲＥＧに基づいて複数の電圧を発生するために用いられる抵抗Ｒ１０１〜Ｒ１０８と、それらの電圧に基づいて７種類の電源電位（ＶＣＯＭＨ、ＶＣＯＭＨＰ、ＶＯＮＲＥＧ、ＶＯＦＲＥＧ、ＶＤＤＨＳ、ＶＧＭＨ、ＶＧＭＬ）を発生する７つの差動増幅回路ＯＰ１〜ＯＰ７とを含んでいる。基準電圧ＶＲＥＧは、例えば、３Ｖであって、図示されていない他のＩＣ等で生成される。また、本実施形態においては、差動増幅回路として、ＭＯＳトランジスタによって構成されるオペアンプが用いられる。
【００３５】
オペアンプＯＰ１〜ＯＰ７は、出力信号が反転入力端子に負帰還されるように構成されており、抵抗Ｒ１及びＲ２が、オペアンプＯＰ１の負帰還用の抵抗として用いられる。同様に、抵抗Ｒ３及びＲ４がオペアンプＯＰ２に用いられ、抵抗Ｒ５及びＲ６がオペアンプＯＰ３に用いられ、抵抗Ｒ７及びＲ８がオペアンプＯＰ４に用いられ、抵抗Ｒ９及びＲ１０がオペアンプＯＰ５に用いられ、抵抗Ｒ１１及びＲ１２がオペアンプＯＰ６に用いられ、抵抗Ｒ１３及びＲ１４がオペアンプＯＰ７において用いられる。
【００３６】
オペアンプＯＰ１、ＯＰ２、ＯＰ５〜ＯＰ７に対して、制御回路７００から制御信号（イネーブル信号）ＣＴＬ１、ＣＴＬ２、ＣＴＬ３〜ＣＴＬ５が供給されている。オペアンプＯＰ１、ＯＰ２、ＯＰ５〜ＯＰ７は、それぞれの制御信号が活性化されたときに増幅動作を行い、それぞれの制御信号が非活性化されたときに増幅動作を停止する。
【００３７】
基準電圧ＶＲＥＧを抵抗Ｒ１０１〜Ｒ１０８によって分圧することにより得られた複数の電圧が、オペアンプＯＰ１〜ＯＰ７の非反転入力端子に供給されている。
オペアンプＯＰ１の出力電位は、電源電位ＶＣＯＭＨとして、オペアンプＯＰ２の出力電位は、電源電位ＶＣＯＭＨＰとして、それぞれコモン電位生成回路６００に供給される。また、オペアンプＯＰ３の出力電位は、電源電位ＶＯＮＲＥＧとして第３の昇圧回路４３０に供給され、オペアンプＯＰ４の出力電位は、電源電位ＶＯＦＲＥＧとして第４の昇圧回路４４０に供給される。
【００３８】
オペアンプＯＰ５の出力電位は、電源電位ＶＤＤＨＳとして、オペアンプＯＰ６の出力電位は、電源電位ＶＧＭＨとして、また、オペアンプＯＰ７の出力電位は、電源電位ＶＧＭＬとして、ソース駆動回路２００に供給される。図３に示すように、オペアンプＯＰ１〜ＯＰ７の電源としては、電源電位ＶＯＵＴ又はＶＤＤが用いられる。本実施形態においては、電源電位ＶＯＵＴとＶＤＤは、例えば、６Ｖと３Ｖである。
【００３９】
電源電位ＶＤＤＨＳ、ＶＧＭＨ、ＶＧＭＬは、例えば、４．５Ｖ、４Ｖ、０．５Ｖであって、ソース駆動回路２００に供給される。また、電源電位ＶＣＯＭＨ及びＶＣＯＭＨＰは、例えば、４．５Ｖ及び５Ｖであって、コモン電位生成回路６００に供給される。さらに、電源電位ＶＯＮＲＥＧ及びＶＯＦＲＥＧは、例えば、４．５Ｖ及び４Ｖであって、それぞれ第３の昇圧回路４３０及び第４の昇圧回路４４０に供給される。
【００４０】
一般に、オペアンプの内部には定電流源が組み込まれており、定電流源は、オペアンプの消費電流を決定する要因の１つとなる。本実施形態において、電源電位ＶＣＯＭＨＰを出力するオペアンプＯＰ２は、定電流源の電流値を小さく設計することによって、オペアンプＯＰ１及びＯＰ３〜ＯＰ９よりも消費電流が低く抑えられている。
【００４１】
図４は、図１に示す第２の分圧回路とその周辺回路の構成を示す図である。
図４に示すように、第２の分圧回路４６０は、基準電圧ＶＲＥＧに基づいて複数の電圧を発生するために用いられる抵抗Ｒ１０９〜Ｒ１１１と、それらの電圧に基づいて２種類の電位（ＶＣＯＭＷ、ＶＣＯＭＬ）を発生する２つの差動増幅回路ＯＰ８及びＯＰ９を含んでいる。基準電圧ＶＲＥＧを抵抗Ｒ１０９〜Ｒ１１１によって分圧することにより得られる電圧が、オペアンプＯＰ８の非反転入力端子に供給される。
【００４２】
さらに、オペアンプＯＰ８は、出力信号が反転入力端子に負帰還されるように構成されており、抵抗Ｒ１５及びＲ１６がオペアンプＯＰ８の負帰還用の抵抗として用いられている。オペアンプＯＰ８の電源としては、電源電位ＶＯＵＴ及びＶＳＳが用いられる。オペアンプＯＰ８の出力端子は、抵抗Ｒ１７及びＲ１８を介して、オペアンプＯＰ９の出力端子に接続されていて、さらに、抵抗Ｒ１７と抵抗Ｒ１８との接続点は、オペアンプＯＰ９の反転入力端子に接続されている。
【００４３】
基準電圧ＶＲＥＧを抵抗Ｒ１０９〜Ｒ１１１によって分圧することにより得られる電圧が、オペアンプＯＰ９の非反転入力端子に入力される。また、オペアンプＯＰ９の出力電位ＶＣＯＭＬとオペアンプＯＰ８の出力電位ＶＣＯＭＷとの電位差を抵抗Ｒ１７及びＲ１８によって分圧することにより得られる電圧が、オペアンプＯＰ９の反転入力端子に負帰還されている。さらに、オペアンプＯＰ９の出力端子は、スイッチ回路４７０を構成するＮチャネルトランジスタＱＮ１のドレインに接続されると共に、第２の分圧回路４６０から出力される電源電位ＶＣＯＭＬが、コモン電位生成回路６００におけるＮチャネルトランジスタＱＮ１３のソースに供給される。図４において、オペアンプＯＰ９の電源としては、電源電位ＶＤＤ及びＶＯＵＴＭが用いられる。
【００４４】
オペアンプＯＰ８及びＯＰ９に対して、制御回路７００から制御信号（イネーブル信号）ＣＴＬ６及びＣＴＬ７がそれぞれ供給される。オペアンプＯＰ８及びＯＰ９は、それぞれの制御信号が活性化されるときに増幅動作を行い、それぞれの制御信号が非活性化されるときに増幅動作を停止する。
【００４５】
スイッチ回路４７０において、トランジスタＱＮ１のソースは、電源電位ＶＳＳに接続されている。また、トランジスタＱＮ１に対して、トランジスタＱＮ２がダーリントン接続されている。制御回路７００からトランジスタＱＮ２のゲートに入力される制御信号ＣＴＬ８がローレベルであれば、トランジスタＱＮ１及びＱＮ２がオフとなり、制御信号ＣＴＬ８がハイレベルになると、トランジスタＱＮ１及びＱＮ２がオンとなる。あるいは、トランジスタＱＮ１及びＱＮ２の替わりに、ＰチャネルトランジスタとＮチャネルトランジスタとの組合せを用いても良い。
【００４６】
第１の分圧回路４５０によって生成される電源電位ＶＣＯＭＨは、コモン電位生成回路６００におけるＰチャネルトランジスタＱＰ１３のソースに供給される。また、既に説明したように、第２の分圧回路４６０によって生成される基準電位ＶＣＯＭＬは、コモン電位生成回路６００におけるＮチャネルトランジスタＱＮ１３のソースに供給される。
【００４７】
コモン電位生成回路６００において、トランジスタＱＮ１３及びＱＰ１３はＣＭＯＳのインバータを構成していて、コモン電位生成回路６００の内部又は外部において生成される入力電圧ＶＩＮがトランジスタＱＰ１３及びＱＮ１３のゲートに印加されると、トランジスタＱＰ１３及びＱＮ１３のドレインからコモン電圧ＶＣＯＭが出力され、液晶表示パネル１００のコモン電極に供給される。
【００４８】
図４に示すように、オペアンプＯＰ９の出力とコモン電位生成回路６００との間に、スイッチ回路４７０のトランジスタＱＮ１が接続されている。従って、コモン電位生成回路６００に供給される電源電位は、制御回路７００からの制御信号ＣＴＬ８によってトランジスタＱＮ１がオフとなった場合には、オペアンプＯＰ９の出力電位ＶＣＯＭＬ（例えば、−１Ｖ）となり、制御信号ＣＴＬ８によってトランジスタＱＮ１がオンとなった場合には、トランジスタＱＮ１のソースに接続されている電源電位ＶＳＳ（本実施形態においては、接地電位０Ｖ）となる。
【００４９】
本実施形態においては、通常のフルカラー表示モード（通常表示モード）の場合と２値表示モードの場合とにおいて、ソース駆動回路２００及びコモン電位生成回路６００に供給される電源電位が変更される。
【００５０】
最初に、通常表示モードの場合を説明する。
通常表示モードにおいて、図１に示す制御回路７００が制御信号ＣＴＬ１及びＣＴＬ３〜ＣＴＬ７を活性化するので、図３及び図４に示す第１の分圧回路４５０及び第２の分圧回路４６０におけるオペアンプＯＰ１及びＯＰ５〜ＯＰ９が増幅動作を行う。一方、制御回路７００が制御信号ＣＴＬ２及びＣＴＬ８を非活性化するので、オペアンプＯＰ２が増幅動作を停止し、スイッチ回路４７０がオフする。なお、オペアンプＯＰ３及びＯＰ４は、いずれのモードにおいても動作する。
【００５１】
これにより、第１の分圧回路４５０から出力される電源電位ＶＤＤＨＳ、ＶＧＭＨ、ＶＧＭＬが、ソース駆動回路２００に供給される。また、第１の分圧回路４５０から出力される電源電位ＶＣＯＭＨと、第２の分圧回路４６０から出力される電源電位ＶＣＯＭＬとが、コモン電位生成回路６００に供給される。
【００５２】
従って、電源電位ＶＤＤＨＳが、ソースラインＳ１、Ｓ２、・・・を駆動する演算増幅回路２１０に電源電位として供給され、電源電位ＶＧＭＨ及びＶＧＭＬが、ＤＡＣ２２０において複数の階調電圧をそれぞれ生成する直列抵抗群の両端に供給される。また、電源電位ＶＣＯＭＨ及びＶＣＯＭＬが、コモン電位生成回路６００に供給され、コモン電位ＶＣＯＭを生成するための高電位側の電源電位及び低電位側の電源電位としてそれぞれ用いられる。
【００５３】
通常表示モードにおいては、ＲＡＭ３００から入力される画像データに基づいて、ＤＡＣ２２０において複数の階調電圧の内からスイッチ回路によって１つの階調電圧が選択される。このようにして、ＤＡＣ２２０によって画像データが１つの階調電圧に変換され、この階調電圧が、対応する演算増幅回路２１０に入力される。演算増幅回路２１０は、ボルテージフォロアとして動作し、入力された階調電圧を、ソースラインＳ１、Ｓ２、・・・の内の対応する１つに出力する。
【００５４】
次に、２値表示モードの場合を説明する。
２値表示モードにおいて、図１に示す制御回路７００が制御信号ＣＴＬ１及びＣＴＬ３〜ＣＴＬ７を非活性化するので、図３及び図４に示す第１の分圧回路４５０及び第２の分圧回路４６０におけるオペアンプＯＰ１及びＯＰ５〜ＯＰ９が増幅動作を停止する。一方、制御回路７００が制御信号ＣＴＬ２及びＣＴＬ８を活性化するので、オペアンプＯＰ２が増幅動作を開始し、スイッチ回路４７０がオンする。
【００５５】
これにより、第１の分圧回路４５０から出力される電源電位ＶＣＯＭＨＰが、ソース駆動回路２００とコモン電位生成回路６００とに供給される。電源電位ＶＣＯＭＨＰは、ソース駆動回路２００において、ソースラインを２値駆動するための高電位側の電源電位として用いられると共に、コモン電位生成回路６００において、コモン電位ＶＣＯＭを生成するための高電位側の電源電位として用いられる。また、スイッチ回路４７０がオンするので、コモン電位生成回路６００に供給される電源電位ＶＣＯＭＬは、電源電位ＶＳＳ（本実施形態においては、接地電位０Ｖ）となる。
【００５６】
既に説明したように、２値表示モードにおいては、オペアンプＯＰ５が増幅動作を停止しているので、電源電位ＶＤＤＨＳは演算増幅回路２１０に供給されない。また、オペアンプＯＰ６及びＯＰ７も増幅動作を停止しているので、電源電位ＶＧＭＨ及びＶＧＭＬはＤＡＣ２２０に供給されない。しかしながら、２値表示モードにおいては、演算増幅回路２１０及びＤＡＣ２２０は用いられないので、特に問題とならない。
【００５７】
そのかわりに、ソース駆動回路２００内のスイッチ回路（図示せず）によって、電源電位ＶＣＯＭＨＰと電源電位ＶＳＳとの内の一方が、ソースラインＳ１、Ｓ２、・・・の各々に選択的に供給される。即ち、２値表示モードにおいては、電源電位ＶＣＯＭＨＰと電源電位ＶＳＳとが、２種類の階調を表すために用いられる。
【００５８】
一般に、電源電位ＶＣＯＭＨを出力するオペアンプＯＰ１と、ＶＣＯＭＬを出力するオペアンプＯＰ９と、電源電位ＶＧＭＨを出力するオペアンプＯＰ６と、ＶＧＭＬを出力するオペアンプＯＰ７とは、高い駆動能力を有するが、消費電流も大きい。本実施形態においては、２値表示モードの場合に、これらのオペアンプの増幅動作を停止すると共に、あらかじめ消費電流が小さくなるように設計されたオペアンプＯＰ２によって生成される電源電位ＶＣＯＭＨＰを、ソース駆動回路２００及びコモン電位生成回路６００における高電位側の電源電位として共通に用いることによって、電源回路における消費電力を低減している。
【００５９】
次に、本発明の第２の実施形態について説明する。
図５は、本発明の第２の実施形態に係る半導体集積回路と液晶表示パネルとを含む構成を示す図である。図１に示す第１の実施形態においては、２値表示モードにおいて、第１の分圧回路４５０によって電源電位ＶＣＯＭＨＰが生成されているが、図５に示す第２の実施形態においては、第１の分圧回路４８０において電源電位ＶＣＯＭＨＰの生成が省略され、そのかわりに、２値表示モードにおいて、ソース駆動回路２００及びコモン電位生成回路６００のために電源電位ＶＣＯＭＨが用いられる。その他の点については、図１に示す第１の実施形態と同じである。
【００６０】
図６は、図５に示す第１の分圧回路の構成を示す図である。
図６に示す第１の分圧回路４８０は、基準電圧ＶＲＥＧに基づいて複数の基準電圧を発生するために用いられる抵抗Ｒ２０１〜Ｒ２０７と、オペアンプＯＰ１及びＯＰ３〜ＯＰ７とを含んでいる。それぞれのオペアンプにおいて負帰還を構成する抵抗、及び、オペアンプ供給される電源電位については、図３におけるのと同様である。図６に示すように、第１の分圧回路４８０は、電源電位ＶＣＯＭＨ、ＶＯＮＲＥＧ、ＶＯＦＲＥＧ、ＶＤＤＨＳ、ＶＧＭＨ、ＶＧＭＬを出力する。
【００６１】
本実施形態に係る半導体集積回路の動作は、通常表示モードの場合には第１の実施形態と同様であるので、２値表示モードの場合について説明する。
２値表示モードにおいては、第１の分圧回路４８０から出力される電源電位ＶＣＯＭＨが、ソース駆動回路２００と、コモン電位生成回路６００とに供給される。また、第２の分圧回路４６０から出力される電源電位ＶＣＯＭＬが、コモン電位生成回路６００に供給される。
【００６２】
電源電位ＶＣＯＭＨは、ソース駆動回路２００において、ソースラインを２値駆動するための高電位側の電源電位として用いられると共に、コモン電位生成回路６００において、コモン電位ＶＣＯＭを生成するための高電位側の電源電位として用いられる。また、スイッチ回路４７０がオンするので、コモン電位生成回路６００に供給される電源電位ＶＣＯＭＬは、電源電位ＶＳＳ（本実施形態においては、接地電位０Ｖ）となる。
【００６３】
２値表示モードにおいても消費電流の大きいオペアンプＯＰ１の増幅動作が行われるので、電源回路における消費電力低減の効果は第１の実施形態よりも小さくなるが、図３に示すオペアンプＯＰ２と抵抗Ｒ３及びＲ４とを設けなくても良いので、回路規模を第１の実施形態よりも小さくすることができる。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１の実施形態に係る半導体集積回路と液晶表示パネルとを示す図。
【図２】図１に示す第１〜４の昇圧回路として用いられる昇圧回路の構成例を示す図。
【図３】図１に示す第１の分圧回路の構成を示す図。
【図４】図１に示す第２の分圧回路とその周辺回路の構成を示す図。
【図５】本発明の第２の実施形態に係る半導体集積回路と液晶表示パネルとを示す図。
【図６】図５に示す第１の分圧回路の構成を示す図。
【符号の説明】
【００６５】
１〜３  レベルシフタ、  １００  液晶表示パネル、  １１１〜１１２、１２１〜１２２  ＴＦＴ、  ２００  ソース駆動回路、  ２１０  演算増幅回路、  ２２０  ＤＡＣ、  ３００  ＲＡＭ、  ４００  電源回路、  ４１０  第１の昇圧回路、  ４２０  第２の昇圧回路、  ４３０  第３の昇圧回路、  ４４０  第４の昇圧回路、  ４５０、４８０  第１の分圧回路、  ４６０  第２の分圧回路、  ４７０  スイッチ回路、  ５００  ゲート電位生成回路、  ６００  コモン電位生成回路、  ７００  制御回路、  Ｃ１〜Ｃ３  コンデンサ、  Ｃ１１１〜Ｃ１２２  液晶容量、  Ｅ１１１〜Ｅ１２２  セグメント電極、  Ｒ１〜Ｒ２０７  抵抗、  ＱＰ１〜ＱＰ１３  Ｐチャネルトランジスタ、  ＱＮ１〜ＱＮ１３  Ｎチャネルトランジスタ、  ＩＶ１〜ＩＶ３３  インバータ、  ＯＰ１〜ＯＰ９  オペアンプ
【図１】
2008032919.tif 000003
【図２】
2008032919.tif 000004
【図３】
2008032919.tif 000005
【図４】
2008032919.tif 000006
【図５】
2008032919.tif 000007
【図６】
2008032919.tif 000008