(57)【要約】【課題】半導体チップをフリップチップ実装する回路基板において、半田バンプの高さを十分に高くできる構造を有する回路基板を提供する。【解決手段】半導体チップがフリップチップ実装される回路基板１は、基板本体２の表面に形成される電極パッド３と、基板本体２の表面を覆い、電極パッド３を露出させる開口部４ａを有するソルダレジスト層４と、を備える。ソルダレジスト層４は、電極パッド３と接しないように形成され、且つ、前記電極パッドの最大幅をＬ、前記ソルダレジスト層の厚みをＨとした場合に、Ｈ／Ｌが１．０≦Ｈ／Ｌ≦１．５を満たすように形成される。【選択図】図１
2008311538.tif 000002
【特許請求の範囲】
【請求項１】
基板本体の表面に形成される電極パッドと、
前記基板本体の表面を覆い、前記電極パッドを露出させる開口部を有するソルダレジスト層と、
を備え、前記電極パッド上に形成される半田バンプを用いて半導体チップがフリップチップ実装される回路基板であって、
前記ソルダレジスト層は、前記電極パッドと接しないように形成され、且つ、前記電極パッドの最大幅をＬ、前記ソルダレジスト層の厚みをＨとした場合に、Ｈ／Ｌが１．０≦Ｈ／Ｌ≦１．５を満たすように形成されることを特徴とする回路基板。
【請求項２】
前記電極パッドは、平面視略円形状に設けられ、前記最大幅は前記電極パッドの直径であることを特徴とする請求項１に記載の回路基板。
【請求項３】
基板本体の表面に形成される電極パッドと、
前記基板本体の表面を覆い、前記電極パッドを露出させる第１の開口部を有するソルダレジスト層と、
を備え、前記電極パッド上に形成される半田バンプを用いて半導体チップがフリップチップ実装される回路基板であって、
前記ソルダレジスト層の上に、前記第１の開口部と連通する第２の開口部を有するフィルム層が更に形成され、
前記第１の開口部と前記第２の開口部とのうち、少なくとも一方は、その開口幅が厚み方向に変化することを特徴とする回路基板。
【請求項４】
前記第１の開口部の開口幅は、前記基板本体から離れる方向に向けて拡がるように形成され、
前記第２の開口部の開口幅は、前記基板本体に近づく方向に向けて拡がるように形成されることを特徴とする請求項３に記載の回路基板。
【請求項５】
前記ソルダレジスト層及び前記フィルム層は、前記電極パッドと接しないように形成され、前記電極パッドの最大幅をＬ、前記ソルダレジスト層と前記フィルム層との厚みの合計をＨとした場合に、Ｈ／Ｌが１．０≦Ｈ／Ｌ≦１．５を満たすように形成されることを特徴とする請求項３又は４に記載の回路基板。
【請求項６】
請求項１から５のいずれかに記載の回路基板と、
該回路基板にフリップチップ実装された半導体チップと、
を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップをフリップチップ実装する回路基板、及び半導体チップを回路基板にフリップチップ実装した半導体装置に関する。
【背景技術】
【０００２】
従来においては、半導体チップを回路基板に実装する場合、半導体チップの電極パッドと回路基板上の電極パッドとを金属細線で導電接続するワイヤボンディング方式が採用されていた。しかし、近年においては、電気製品の小型化、高密度化に伴い、半導体チップの高密度実装の要請がますます高くなっており、半田バンプを用いたフリップチップ方式による実装方法が重視される傾向にある。
【０００３】
このフリップチップ方式の実装方法においては、例えば半導体チップに形成した半田バンプと回路基板に形成した半田バンプとの接合によって半導体チップが回路基板上に固定される。
【０００４】
ところで、回路基板に半田バンプを形成する方法としては、一般的に次のような方法が行われる。半田バンプが形成される位置（回路基板上の電極パッドが設けられる位置が該当する）において、回路基板上に設けられるソルダレジスト層に開口部を形成する。そして、開口部にソルダペーストを印刷により供給し、リフロー処理を経て半田バンプが形成される。
【０００５】
このように半田バンプを形成する場合、回路基板に形成される半田バンプの高さは、ソルダレジスト層に形成される開口の容積によって制約を受ける。そして、ＬＳＩが小型化される近年の状況下においては、半導体チップが実装される回路基板に設けられる電極パッドのピッチが狭くなってソルダレジスト層に形成される開口部分の面積が減少し、その容積も小さくなっている。このために、従来のソルダペーストの印刷方法では、半田バンプの高さを十分な高さとできない場合が生じている。
【０００６】
そして、半田バンプの高さを十分な高さとできない場合、半導体チップの接合時の信頼性が低下したり、半田バンプに発生する応力の分散を十分に行うことができないために熱処理（半導体チップとの接合時等）を行った後に、半田にクラックが発生したりするといった問題があった。
【０００７】
この点、例えば特許文献１に、複数のパッドが形成された表面と、該表面上に設けられたソルダレジストとを有し、パッドがソルダレジストから露出する回路基板に対して、高さのあるソルダバンプ（半田バンプ）を形成する方法が開示されている。この特許文献１の方法では、回路基板に対して第１の型板印刷及び第１のリフロー処理を行うことにより、複数の第１のソルダバンプをパッド上に形成する。そして、回路基板に第２の型板印刷を及び第２のリフロー処理を行うことにより、第１のソルダバンプ上にソルダペーストを形成し、このソルダペースト及び第１のソルダバンプを一体化させて、パッド上に高さのあるソルダバンプを形成することとされている。
【特許文献１】特開２００６−２２２３２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に示される半田バンプの形成方法の場合、厚み等の構成が異なる２つのマスクを用意する必要があるために、コスト面で不利である。また、マスクに形成される開口に充填されるソルダペーストのみを利用して半田バンプを形成する構成であるために、特許文献１で紹介されている半田バンプの高さ（２０ｎｍ又は２０ｎｍ以上）よりもずっと高さが高い半田バンプ（例えば、数十μｍ〜１００μｍ程度）を形成しようとする場合に、必ずしも十分な技術とは言えない。
【０００９】
この点について、マスクの厚みを厚くして、マスクに形成される開口に充填されるソルダペーストの充填量を増やすことも考えられるが、マスクの厚みを厚くしすぎるとマスク除去時にマスクの開口に残るソルダペーストが増加する。このために、マスクの厚みを厚くして、ソルダペーストの充填量を増加させるのは容易ではない。
【００１０】
以上の点を考慮して、本発明の目的は、半導体チップをフリップチップ実装する回路基板において、半田バンプの高さを十分に高くできる構造を有する回路基板を提供することである。また、本発明の他の目的は、そのような回路基板を用いて半導体チップを実装することにより、信頼性の高い半導体装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明は上記目的を達成するために、基板本体の表面に形成される電極パッドと、前記基板本体の表面を覆い、前記電極パッドを露出させる開口部を有するソルダレジスト層と、を備え、前記電極パッド上に形成される半田バンプを用いて半導体チップがフリップチップ実装される回路基板であって、前記ソルダレジスト層は、前記電極パッドと接しないように形成され、且つ、前記電極パッドの最大幅をＬ、前記ソルダレジスト層の厚みをＨとした場合に、Ｈ／Ｌが１．０≦Ｈ／Ｌ≦１．５を満たすように形成されることを特徴としている。
【００１２】
この構成によれば、印刷によってソルダペーストを充填し、その後リフロー処理によって電極パッド上に半田バンプを形成する場合に、半田バンプの高さが、半導体チップを実装した際に半田バンプに対して発生する応力を緩和できる十分な高さとなるように（充填されるソルダレジストの量が目的を達成するための十分な量となるように）、ソルダレジスト層の厚みが決定されている。従って、本発明の回路基板を用いれば、回路基板上に形成される半田バンプの高さを十分に高くでき、半導体チップのフリップチップ実装後に、半田バンプにクラック等の損傷が発生する可能性を低くできる。
【００１３】
また、本発明は、上記構成の回路基板において、前記電極パッドは、平面視略円形状に設けられ、前記最大幅は前記電極パッドの直径であることとしても構わない。
【００１４】
また、本発明は上記目的を達成するために、基板本体の表面に形成される電極パッドと、前記基板本体の表面を覆い、前記電極パッドを露出させる第１の開口部を有するソルダレジスト層と、を備え、前記電極パッド上に形成される半田バンプを用いて半導体チップがフリップチップ実装される回路基板であって、前記ソルダレジスト層の上に、前記第１の開口部と連通する第２の開口部を有するフィルム層が更に形成され、前記第１の開口部と前記第２の開口部とのうち、少なくとも一方は、その開口幅が厚み方向に変化することを特徴としている。
【００１５】
この構成によれば、開口部のソルダペーストを充填できる空間を大きくすることができるために、印刷によって充填できるソルダペーストの量を増やすことができる。このために、回路基板の電極パッド状に形成される半田バンプの高さを高くすることが可能となる。
【００１６】
また、本発明は、上記構成の回路基板において、前記第１の開口部の開口幅は、前記基板本体から離れる方向に向けて拡がるように形成され、前記第２の開口部の開口幅は、前記基板本体に近づく方向に向けて拡がるように形成されることとしても良い。
【００１７】
また、本発明は、上記構成の回路基板において、前記ソルダレジスト層及び前記フィルム層は、前記電極パッドと接しないように形成され、前記電極パッドの最大幅をＬ、前記ソルダレジスト層と前記フィルム層との厚みの合計をＨとした場合に、Ｈ／Ｌが１．０≦Ｈ／Ｌ≦１．５を満たすように形成されることとしても良い。このように構成すれば、電極パッドに形成される半田バンプの高さを、半導体チップのフリップチップ実装後に、半田バンプにクラック等の損傷が発生する可能性が低い高さとできる。
【００１８】
また、本発明は、上記構成の回路基板と、前記回路基板にフリップチップ実装される半導体チップと、を備える半導体装置であることを特徴としている。
【００１９】
この構成によれば、半導体装置を構成する回路基板に形成する半田バンプについて、十分な高さを有する半田バンプとできる。このために、この回路基板に半導体チップをフリップチップ実装する場合、半田バンプに発生する応力を緩和することが可能となり、半田バンプにクラック等の損傷が発生し難い。従って、本発明の半導体装置は、損傷が発生し難く、装置信頼性を高いものとできる。
【発明の効果】
【００２０】
本発明の半導体チップをフリップチップ実装する回路基板は、半田バンプの高さを高くできる構造を有する。このために、本発明の回路基板を用いれば半田バンプの高さを高く形成できる。従って、本発明の回路基板を用いて半導体チップをフリップチップ実装した半導体装置においては、半田バンプに加わる応力を緩和して半田バンプにクラック等の損傷が発生する可能性が低くでき、信頼性の高い半導体装置を提供できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態について図面を参照しながら説明する。なお、ここで示す実施形態は一例であって、本発明はここに示す実施形態に限定される趣旨ではない。
【００２２】
（第１実施形態）
まず、第１実施形態の半導体チップがフリップチップ実装される回路基板の構成について、主に、図１、図２、及び図３を参照しながら説明する。なお、図１は、第１実施形態の回路基板の構成を示す概略断面図である。図２及び図３は、回路基板に形成される電極パッド周辺の構成を示す概略平面図である。
【００２３】
図１に示すように、回路基板１は、基板本体２と、基板本体２の表面に形成される電極パッド３と、基板本体２の表面を覆うソルダレジスト層４と、を備える。基板本体２は、例えばガラス・エポキシ等の絶縁基板からなっており、基板本体２には、図示しない複数の配線パターンや電極パッド３が形成されている。
【００２４】
電極パッド３は、例えばＣｕパッドからなっており、本実施形態ではその形状は平面視略円形（例えば直径１００μｍ程度、厚さは２０μｍ程度）となっている。ただし、電極パッド３を構成する素材、その形状及び大きさは特に限定されるものではなく、その必要に応じて適宜変更可能である。この電極パッド３は、図２に示す場合のように、ビアホール（図示せず）と電気的に接続される場合と、図３に示すように、基板本体２の表面に形成される配線５と電気的に接続される場合と、の２通りの場合があり、これらはその仕様に応じて適宜選択される。
【００２５】
本実施形態では、基板本体２の表面に形成されるソルダレジスト層４は、電極パッド３の厚み（例えば２０μｍ程度）よりも厚く形成されている。また、ソルダレジスト層４には開口部４ａが形成されており、これにより電極パッド３が露出される。また、ソルダレジスト層４と電極パッド３とは接しない構成となっている。なお、ソルダレジスト層４に設けられる開口部４ａは、例えばソルダレジスト層４を感光性のソルダレジスト層とし、周知の技術であるフォトリソグラフィ法によって形成することができる。
【００２６】
本実施形態においては、ソルダレジスト層４の厚みＨ（図１参照）は、電極パッド３の直径Ｌ（図１参照）との関係で、１．０≦Ｈ／Ｌ≦１．５を満たすように構成されている。本実施形態においては、電極パッド３の直径を１００μｍ程度としているために、ソルダレジスト層４の厚みは、１００〜１５０μｍ程度とされている。
【００２７】
ソルダレジスト層４の厚みＨを上述のように構成する理由について説明する。この理由を説明するに先立って、本実施形態の回路基板１に、半導体チップをフリップチップ実装する際に用いられる半田バンプを形成する方法について、図４を参照しながら説明しておく。なお、図４は、本実施形態の回路基板１に半田バンプを形成する手順を説明するための説明図である。
【００２８】
まず、図４（ａ）に示すように印刷マスク７（例えばメタルマスク）がソルダレジスト層４の上部に密着される。なお、印刷マスク７には、ソルダレジスト層４の開口部４ａと対応するように開口穴７ａが形成され、この開口穴７ａは、ソルダレジスト層４の開口部４ａと同一又は略同一の大きさの開口を有している。
【００２９】
次に、図４（ｂ）に示すように、例えば図示しないスキージを用いてソルダペースト８が、ソルダレジスト層４の開口部４ａ及び印刷マスク７の開口穴７ａによって形成されるスペースに充填される。ソルダペースト８の充填が終了すると、印刷マスク７が取り除かれる。図４（ｃ）は、ソルダペースト８が充填された後、印刷マスク７が取り除かれた状態を示す。
【００３０】
印刷マスク７が取り除かれると、回路基板１は所定の温度（使用するソルダペースト８の種類によって、適宜決定される）とされたリフロー炉内に導入されて、リフロー処理が行われる。これにより、ソルダペースト８が溶融し、溶融したソルダペースト８には表面張力が発生して、略球状の半田バンプ９が形成される。図４（ｄ）は、回路基板１に半田バンプ９が形成された状態を示している。
【００３１】
回路基板１の電極パッド３上に形成される半田バンプ９は、以上のように形成されるが、前述したように、半導体チップを回路基板１にフリップチップ実装した後に半田バンプ９に加わる応力を緩和するために、形成される半田バンプ９は、その高さを十分高くする必要がある。このためには、図４（ｂ）で示されるソルダペースト８の充填量を多くすれば良い。
【００３２】
この場合、ソルダレジスト層４の厚みＨを厚くし、更にソルダレジスト層４に形成される開口部４ａの開口面積を大きくすることが考えられる。しかし、高密度に実装する要請から開口部４ａの開口面積は小さくされる傾向である。さらに、開口面積を極端に大きくして、電極パッド３とソルダレジスト層４までの距離ｄ（図１参照）を極端に大きくすると、リフロー処理時に溶融した半田が電極パッド３に寄り切らず、半田バンプ９を構成しない半田が発生する場合がある。
【００３３】
このような点から、本発明者らはソルダレジスト層４の厚みＨを厚くすることに注目し、回路基板１に形成される半田バンプ９について、回路基板１に半導体チップをフリップチップ実装した場合にクラック等の損傷を発生しない高さとできるように、ソルダレジスト層４の厚みＨについて検討を行った。検討にあたっては、電極パッド３のサイズによって形成される半田バンプ９の大きさも変化するために、この点も考慮して検討を行った。
【００３４】
なお、従来においては、回路基板１に半導体チップをフリップチップ実装した場合に、実装時に用いられる半田バンプ９についてクラック等の損傷を発生しない高さとできるように、ソルダレジスト層４の厚みＨを検討した例は見られない。しかし、信頼性の高い半導体装置を得るためにはこの点重要であり、その検討を行った。
【００３５】
また、検討にあたっては、ソルダレジスト層４を電極パッド３と接しない（すなわち、図１におけるｄ＞０）ことを前提とした。これは、開口部４ａの開口面積を狭くしすぎて、ソルダペースト８の充填量を必要以上に少なくしないためである。また、ソルダレジスト層４と電極パッド３との距離ｄは、ソルダレジスト層４と接しないという前提の下で、調整し得る範囲で最小となるようにした。このような方法でソルダレジスト層４の厚みＨの下限値を決定するようにすれば、前述の距離ｄが検討時の値より大きくなった場合にも、印刷されるソルダペーストの量が多くなって半田バンプ９の高さが大きくなる方向であり、これは半田バンプ９に加わる応力を緩和するには良い方向となる。すなわち、このようにソルダレジスト層４の厚みＨの下限値を決定するようにすれば、前述の距離ｄによらず、回路基板に形成される半田バンプ９に加わる応力を十分に緩和できる高さを有する半田バンプ９が形成できる回路基板１を提供できることとなる。
【００３６】
また、図４に示す方法で半田バンプ９を形成する場合、印刷マスク７の厚みを十分厚くできれば、これによりソルダペースト８の充填量を増加できるが、上述のように、印刷マスク７の厚みを厚くしすぎるとソルダペースト８が印刷マスク７から抜けなくなる。このような点も考慮して、上記検討にあたっては、印刷マスク７の厚みはできる限り薄くし、その厚みによる充填量への影響は、ほとんど出ないようにした。
【００３７】
そして、検討の結果、Ｈ／Ｌが１．０以上１．５以下となるようにソルダレジスト層４を形成した場合に、半田バンプにクラックが発生する割合が低くなって望ましいことがわかった。
【００３８】
なお、以上においては、電極パッド３が、平面視略円形状の場合について説明した。しかし、これについては必ずしも電極パッドが略円形状の場合に限定される趣旨ではなく、例えば、電極パッド３が平面視略正多角形状の場合等にも適用される。この場合、Ｈ／ＬのおけるＬは、電極パッド３の最大幅が該当する。
【００３９】
以上に示した第１実施形態の回路基板１を用いれば、半導体チップをフリップチップ実装する場合に用いる半田バンプ９の高さについて、半導体チップ実装後において半田バンプ９にクラック等の損傷が発生する可能性の低い高さ（半田バンプ９に加わる応力を十分緩和できる高さ）にできる。なお、更に半田バンプ９の高さを高くしたい場合には、例えば、半田バンプ９が形成された回路基板１について、１回目よりも厚みの厚いマスク（同じ厚さでも良い場合もある）を使用する等の方法によって、再度ソルダペースト８を印刷処理し、その後リフロー処理を再度行うという方法を用いることもできる。そして、場合によっては、更にこのような処理を複数回行っても良い。
【００４０】
次に、このように半田バンプ９が形成された回路基板１に、半導体チップをフリップチップ実装して成る半導体装置の構成について説明する。図５は、本実施形態の半導体装置２０の構成を説明するための説明図で、図５（ａ）は、回路基板１に半導体チップ２１がフリップチップ実装される前の状態を示し、図５（ｂ）は、回路基板１に半導体チップ２１がフリップチップ実装された後の状態を示す。
【００４１】
半導体チップ２１には、そのアクティブ面（図５においては、下面側が相当する）を被覆する図示しないパッシベーション膜が形成される。そして、パッシベーション膜に設けられた開口に、これまた図示しないチップパッドと電気的に接続される半田バンプ２２が形成されている。なお、本実施形態では、チップパッドと電気的に接続されるバンプを半田バンプとしているが、これに限らず、例えば金バンプ等であっても、もちろん構わない。
【００４２】
回路基板１に設けられる半田バンプ９と、半導体チップ２１に設けられる半田バンプ２２とが、接合されることによって、半導体チップ２１が回路基板１に実装される。回路基板１の表面と半導体チップ２１の表面との隙間は、例えばエポキシ樹脂から成るアンダーフィル膜２３で埋められる。
【００４３】
本実施形態の半導体装置２０は、半導体チップ２１をフリップチップ実装する回路基板１の半田バンプ９の高さが十分に高く形成されているために、半導体チップ２１の実装の際に半田バンプ９が受ける応力を緩和できる。従って、本実施形態の半導体装置２０は、半導体チップ２１の実装時に半田バンプ９にクラック等の損傷が生じる可能性を低減でき、装置信頼性の高い半導体装置と言える。
【００４４】
（第２実施形態）
次に、第２実施形態の半導体チップがフリップチップ実装される回路基板について説明する。なお、第１実施形態の回路基板１と重複する部分については同一の符号を付し、特に必要がない場合はその説明を省略する場合がある。
【００４５】
図６は、第２実施形態の回路基板の構成を示す概略断面図である。図６に示すように、第２実施形態の回路基板１１は、基板本体２と、基板本体２の表面に形成される電極パッド３と、基板本体２の表面を覆うソルダレジスト層４と、ソルダレジスト層４の上に形成されるフィルム層１４と、を備える。
【００４６】
ここで、基板本体２及び電極パッド３の構成については、第１実施形態の場合と同様であるために、その説明は省略する。
【００４７】
ソルダレジスト層４には、第１実施形態の場合と同様に開口部４ａが形成されており、これにより電極パッド３がソルダレジスト層４に覆われることなく露出されている。ただし、本実施形態においては、ソルダレジスト層４に形成される開口部４ａは、その開口幅Ｗ１が厚み方向に変化するように形成されており、基板本体２から離れる方向（図６の上方向）に向けて、その開口幅Ｗ１が拡がるようになっている。
【００４８】
このような開口部４ａの形状は、開口部４ａを形成する際に湿式のエッチング処理を用いれば形成可能である。すなわち、湿式のエッチングは等方的に進行するために、開口部４ａの形成を湿式のエッチングによれば、開口部４ａの形状は図６に示すような断面視略台形状にできる。
【００４９】
フィルム層１４は、例えば、ソルダレジスト層４と同一の素材によって形成される。ただし、これに限定されず、例えばポリイミド等によって構成しても構わない。フィルム層１４には、ソルダレジスト層４の開口部４ａと連通するように開口部１４ａが形成されている。本実施形態では、フィルム層１４に形成される開口部１４ａについても、ソルダレジスト層４に形成される開口部４ａと同様に開口幅Ｗ２が厚み方向に変化するように形成されている。ただし、フィルム層１４に形成される開口部１４ａは、ソルダレジスト層４に形成される開口部４ａの構成とは反対に、基板本体２に近づく方向（図６の下方向）に向けて、その開口幅Ｗ２が広がるように形成されている。
【００５０】
なお、本実施形態においては、フィルム層１４はソルダレジスト層４に貼り付けられる構成となっている。そして、貼り付けられる前に湿式のエッチング処理によって、ソルダレジスト層４と同形状（断面視略台形状であって、上底に対して下底の方が短い形状）の開口部を形成し、貼り付ける際にひっくり返すことによって、図６に示すよう形状（断面視略台形状であって、上底に対して下底の方が長い形状）の開口部１４ａとなるようにしている。また、本実施形態では、開口部４ａと開口部１４ａとが連通する境界では、互いの開口幅は同じ（Ｗ１＝Ｗ２）となっている。
【００５１】
本実施形態の回路基板１１についても、第１実施形態の場合と同様の方法で半田バンプ９が形成される（図４参照）。なお、本実施形態の場合には、印刷マスク７（図４参照）を使用しても良いが、印刷マスク７を用いずにフィルム層１４を印刷マスク７の代わりとして使用しても良い。
【００５２】
本実施形態の場合、回路基板１１がソルダレジスト層４とフィルム層１４とを有する構成であるために、半田バンプ９形成時において、ソルダペースト８が充填される体積を稼ぎやすい。そして、ソルダレジスト層４に形成される開口部４ａとフィルム層１４に形成される開口部１４ａの構成について、ソルダペースト８が充填される体積を稼げるような構成となっている。このため、本実施形態の回路基板１１を用いれば、形成される半田バンプ９の高さを高くしやすい。
【００５３】
なお、本実施形態の場合、ソルダレジスト層４及びフィルム層１４に形成される開口部４、１４の開口幅４ａ、１４ａを厚み方向に変化させてソルダペースト８の充填体積を稼ぐ構成となっているが、電極パッド３とソルダレジスト層４の間隔ｄは、それほど大きくならない構成とでき、且つ電極パッド３に向けて開口部４ａの開口幅Ｗ１が狭まるようになっているために、ソルダペースト８が電極パッド３に寄り切らずに残る可能性が低い。
【００５４】
以上より、例えば、ソルダレジスト層４とフィルム層１４とを合わせた厚みＨについて、第１実施形態で示したＨ／Ｌの条件を満たすようにすれば、半導体チップを回路基板１１にフリップチップ実装した後においても、半田バンプ９にクラック等の損傷が発生しないような十分な高さを有する半田バンプ９とできる。なお、本実施形態では、Ｈ／Ｌを同一とした場合に、ソルダペースト４の充填体積を第１実施形態の場合より稼ぐことが可能となるために、第１実施形態に示したＨ／Ｌの条件の下限値よりもＨ／Ｌの値が小さい場合にも、半田バンプ９の高さが十分となる場合もある。
【００５５】
なお、本実施形態においては、ソルダレジスト層４及びフィルム層１４の両方について、その開口部の開口幅を厚み方向に変化させる構成としているが、いずれか一方についてのみ開口幅が厚み方向に変化する構成としても構わない。すなわち、例えば、ソルダレジスト層４の開口部４ａを本実施形態のように構成し、フィルム層１４の開口部１４ａについては、その開口幅Ｗ２を開口部４ａの上部の開口幅と同じ値で一定とする構成等しても構わない。
【００５６】
また、開口部４ａ、１４ａの開口幅が厚み方向に変化する構成として、本実施形態では連続的に開口幅が変化する構成となっているが、これに限定される趣旨ではなく、例えば階段状に開口幅が変化する構成であっても構わない。
【００５７】
次に、本実施形態の回路基板１１に、半導体チップをフリップチップ実装して成る半導体装置の構成について説明する。図７は、本実施形態の半導体装置３０の構成を示す概略断面図である。
【００５８】
回路基板１１と半導体チップ２１とが、半田バンプ９、２２を用いて接続されて、フリップチップ実装される構成の詳細は、第１実施形態の回路基板１への半導体チップ２１のフリップチップ実装の場合と同様であるため、その説明は省略する。
【００５９】
本実施形態では、半導体装置３０は、回路基板１１に形成されるフィルム層１４が残された状態で半導体チップ２１と接続されているが、半田バンプ９を形成した段階でフィルム層１４を取り除き、その後半導体チップ２１をフリップチップ実装する構成としても構わない。ただし、本実施形態のように、フィルム層１４を残した場合には、半導体チップ２１を回路基板１１に実装する場合に、フィルム層１４の開口部１４ａを、半導体チップ２１を配置する場所のガイドとして機能させることも可能となるという利点を有する。
【００６０】
そして、このガイド機能を発揮させるという立場によれば、本実施形態のように、フィルム層１４の開口部１４ａについて、基板本体２から離れる方向に向かって開口幅Ｗ２が狭くなるのが好ましい。
【産業上の利用可能性】
【００６１】
本発明の半導体チップをフリップチップ実装する回路基板を用いれば、回路基板に形成される半田バンプの高さを、半導体チップのフリップチップ実装後に半田バンプに加わる応力を緩和できる高さとできる。このために、本発明の回路基板を用いれば、半導体チップをフリップチップ実装して成る半導体装置について、信頼性の高い装置とできる。従って、本発明は半導体チップをフリップチップ実装して成る半導体装置の分野で非常に有用である。
【図面の簡単な説明】
【００６２】
【図１】は、第１実施形態の回路基板の構成を示す概略断面図である。
【図２】は、第１実施形態の回路基板に形成される電極パッド周辺の構成を示す概略平面図である。
【図３】は、第１実施形態の回路基板に形成される電極パッド周辺の構成を示す概略平面図で、図２とは別形態を示す図である。
【図４】は、第１実施形態の回路基板に半田バンプを形成する手順を説明するための説明図である。
【図５】は、第１実施形態の半導体装置の構成を説明するための説明図である。
【図６】は、第２実施形態の回路基板の構成を示す概略断面図である。
【図７】は、第２実施形態の半導体装置の構成を示す概略断面図である。
【符号の説明】
【００６３】
１            回路基板
２            基板本体
３            電極パッド
４            ソルダレジスト層
４ａ          開口部（第１の開口部）
９            半田バンプ
１４          フィルム層
１４ａ        開口部（第２の開口部）
２０、３０    半導体装置
２１          半導体チップ
Ｌ            電極パッドの直径（電極パッドの最大幅）
Ｈ            ソルダレジスト層（又はソルダレジスト層及びフィルム層）の厚み
Ｗ１          ソルダレジスト層の開口部の開口幅（第１の開口部の開口幅）
Ｗ２          フィルム層の開口部の開口幅（第２の開口部の開口幅）
【図１】
2008311538.tif 000003
【図２】
2008311538.tif 000004
【図３】
2008311538.tif 000005
【図６】
2008311538.tif 000006
【図４】
2008311538.tif 000007
【図５】
2008311538.tif 000008
【図７】
2008311538.tif 000009