(57)【要約】【課題】回路規模や消費電力の増加を抑えつつ、充分な性能を有するウオブルＰＬＬを構成する。【解決手段】ウオブリングされたトラックを有する光ディスク１の反射光に基づいてウオブリング信号を検出するウオブル検出器と、入力に応じて出力の発振周波数が変化するＶＣＯ１０とを有し、ウオブリング信号出力とＶＣＯ１０の出力との位相誤差により、ＶＣＯを制御する光ディスク装置のＰＬＬにおいて、ウオブリング信号を所定のクロックでデルタシグマ変調する変調器７と、変調器出力とＶＣＯの出力とをクロックで演算する演算器８と、演算器８の出力の低域成分だけを通過させるロー・パス・フィルタ９と、を有し、ロー・パス・フィルタ９の出力に基づいて、ＶＣＯ１０を制御する。【選択図】図１
2008016093.tif 000002
【特許請求の範囲】
【請求項１】
ウオブリングされたトラックを有する光ディスクの反射光に基づいてウオブリング信号を検出するウオブル検出器と、
入力に応じて出力の発振周波数が変化するＶＣＯとを有し、
前記ウオブリング信号出力と前記ＶＣＯの出力との位相誤差により、前記ＶＣＯを制御する光ディスク装置のＰＬＬにおいて、
前記ウオブリング信号を所定のクロックでデルタシグマ変調する変調器と、
前記変調器出力と前記ＶＣＯの出力とを前記クロックで演算する演算器と、
前記演算器の出力の低域成分だけを通過させるロー・パス・フィルタと、を有し、
前記ロー・パス・フィルタの出力に基づいて、前記ＶＣＯを制御することを特徴とする、光ディスク装置のＰＬＬ回路。
【請求項２】
請求項１において、前記演算器は、前記変調器出力とＶＣＯの出力とを基に、ヘテロダイン方式により演算することで、位相検出を行うことを特徴とする、光ディスク装置のＰＬＬ回路。
【請求項３】
請求項１において、前記演算器は、前記変調器出力とＶＣＯの出力とを乗算することにより、位相検出を行うことを特徴とする、光ディスク装置のＰＬＬ回路。
【請求項４】
請求項１において、前記演算器は、前記変調器出力とＶＣＯの出力とを減算することにより、位相検出を行うことを特徴とする、光ディスク装置のＰＬＬ回路。
【請求項５】
請求項１において、前記演算器は、前記変調器出力とＶＣＯの出力とを基に、片方のビット値で他方の値を符号反転させることにより、演算を行うことを特徴とする、光ディスク装置のＰＬＬ回路。
【請求項６】
請求項１において、前記変調器出力は１ビットであり、前記ＶＣＯの出力は多ビットであり、前記演算器は、前記変調器出力のビット値により、前記ＶＣＯの出力の正負を符号反転させることで、演算を行うことを特徴とする、光ディスク装置のＰＬＬ回路。
【請求項７】
請求項１において、前記変調器出力は１ビットであり、前記演算器は、前記ＶＣＯの出力の符号のみを示す矩形波と、前記１ビット変調器出力との排他的論理和により、演算を行うことを特徴とする、光ディスク装置のＰＬＬ回路。
【請求項８】
請求項１において、前記変調器出力は１ビットであり、前記ＶＣＯの出力は第２のデルタシグマ変調器により変調されている１ビット出力であり、
前記演算器は、前記変調器出力と前記第２の変調器との差分を算出し、前記ＶＣＯの位相ゼロ点を中心に所定の範囲内でのみ前記差分値を積算することを特徴とする、光ディスク装置のＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスク状の記録再生媒体に情報を記録再生する光ディスク装置に利用され、特に、トラックがウオブリングされているような光ディスクに情報を記録再生する際のウオブリングに位相同期させた信号を生成するためのＰＬＬ回路に関する。
【背景技術】
【０００２】
従来より、光ディスクからデータを記録再生する際に、ディスク上の位置を知るために、あらかじめディスクに埋め込まれたアドレス情報を検出し、ディスク上の希望するトラック位置にアクセスした上で、その位置にユーザーデータの記録再生を行う。光ディスクの多くでは、ディスク上のグルーブ溝を、溝の幅方向に微小に偏移させ、いわゆるウオブリングさせることでアドレス情報やクロック情報を埋め込んでいる。
【０００３】
上記のような光ディスクの場合、通常ウオブリング構造は正弦波状であり、再生されるウオブル信号は略正弦波となっていて、その一部をＦＳＫ／ＰＳＫ／ＭＳＫ等の変調を行うか、グルーブのウオブリングに並行して、グルーブ間のランドにプリピットを設けてアドレス情報を埋め込んでいる。
【０００４】
このような光ディスクのアドレスを再生する際には、再生したウオブル信号に同期した何らかのキャリアを生成し、ウオブルの一部にしか配置されていないＰＳＫ変調成分やプリピットといったアドレス情報の検出タイミングを捉え、そのタイミングに基づいてアドレス情報であるビット値を検出している。
【０００５】
また、線速度一定になる速度制御を行うためには、ウオブル信号の正弦波周波数が一定になるように、上記キャリア信号を基にスピンドル制御を行っている。
【０００６】
このため、従来より上記ウオブル信号に同期したキャリア信号を生成するには、特許文献１に示されるように、ＰＬＬが利用されている。ＰＬＬは、位相比較器（位相誤差検出器）、ループフィルタ、電圧制御発振器（ＶＣＯ）で構成される。今後このウオブル信号と同期したキャリア信号を生成するＰＬＬをウオブルＰＬＬと呼ぶ。
【０００７】
このウオブルＰＬＬでの位相検出方法としては、近しい周波数を有する２つの信号から、両者の周波数差であるビート成分を検出するいわゆるヘテロダイン検出法が用いられている。
【０００８】
例えば、図１４はＰＬＬ装置の一例である。図１４で、１０１は１０ビット幅のＡＤ変換器、１０２は乗算器、１０３はキャリアの２倍周波数成分を除去するＬＰＦ、１０４はループフィルタ、１０５はデジタルＶＣＯである。
【０００９】
図１４で、図示しない光ピックアップからで光電変換された後マトリックス演算により再生されたウオブル信号はＡＤ変換器１０１で１０ビットのデジタルデータに変換され、乗算器１０２で８ビットのキャリア信号と乗算する。乗算することで、ウオブル信号とキャリア信号の両者の周波数差成分と和成分が生成される。ＬＰＦ１０３では、その周波数の和成分を除去し、周波数の差成分だけを通過させる。通過した周波数の差成分から、適宜ループ特性を有するループフィルタ１０４にて制御信号を生成し、デジタルＶＣＯ１０５の制御入力に与えてループを構成することで、デジタルＶＣＯ１０５の出力であるキャリア信号の周波数を制御している。
【００１０】
このような構成をとることで、ウオブル信号と位相ロックしたキャリア信号を生成することができる。
【特許文献１】特開２００４−３６２６３０号公報
【特許文献２】特開平１０−１９０４６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
光ディスクからのウオブル信号は、レーザーの光量やディスクの反射率でＤＣや振幅が変動することがある。このようなウオブル信号を精度よく信号処理できるように、上記特許文献１や従来例の説明にあるように、多ビットのＡＤ変換器が用いられている。さらに、その後段にあたる乗算器では、多ビットで表現されるキャリア信号との乗算が実施される。
【００１２】
ここで、再生されるウオブル信号の周波数を約９６０ｋＨｚとすると、正確に信号を再現するにはその２０倍以上のサンプリング周波数が必要とされるので、ＡＤ変換器の動作周波数は約２０ＭＨｚを必要とする。さらには、ＡＤのビット数は１０ビットで、キャリア信号のビット数を８ビットとすると、出力として１８ビットの乗算器が２０ＭＨｚで動作することが要求される。
【００１３】
通常、ＡＤ変換器の動作周波数やビット数が大きくなると、ＡＤ変換器そのものの回路が複雑になり、また消費電力が増加する。乗算される２つの入力それぞれのビット数が大きくなると、後段の乗算器においても回路規模が増大する。また回路規模が増大することに伴い、実際のＩＣ回路での動作速度は制限される。
【００１４】
一方、ウオブル信号やキャリア信号のビット数を小さくしたり、サンプリング周波数を下げることは、デジタル後のウオブル信号のＳ／Ｎや位相誤差検出時のＳ／Ｎを低下させ、その結果、位相検出精度を悪化させることになり、ＰＬＬの性能を劣化させる恐れがあった。
【００１５】
さらには、特許文献２で示されるように全てまたは乗算器等の回路の一部をアナログ回路で実現する場合、温度特性や素子ばらつきに敏感になり、充分な回路性能を維持することが難しい。
【００１６】
さらには、ディスクの記録再生を高倍速動作させる場合には、ウオブルＰＬＬの位相誤差検出も高速動作が要求されるが、従来例のような回路構成では、高速動作に適していない。
【００１７】
このような点から、回路規模や消費電力の増加を抑えつつ、充分な性能を有するウオブルＰＬＬの構成が望まれていた。
【課題を解決するための手段】
【００１８】
そこで、本発明では、ウオブリングされたトラックを有する光ディスクに対して記録再生を行なう光ディスク装置で、ウオブリング信号を検出する検出器と、ウオブリング信号出力と前記ＶＣＯの出力との位相誤差により、前記ＶＣＯを制御する光ディスク装置のＰＬＬにおいて、
ウオブリング信号を所定のクロックでデルタシグマ変調する変調器と、
前記変調器出力と前記ＶＣＯの出力とを前記クロックで演算する演算器と、
前記演算器の出力の低域成分だけを通過させるロー・パス・フィルタと、を有し、
前記ロー・パス・フィルタの出力に基づいて、前記ＶＣＯを制御するような構成にした。
【００１９】
また、前記演算器は、前記変調器出力とＶＣＯの出力とを基に、ヘテロダイン方式により演算することで、位相検出を行うことを特徴とする。
【００２０】
また、前記演算器は、前記変調器出力とＶＣＯの出力とを乗算することにより、位相検出を行うことを特徴とする。
【００２１】
また、前記演算器は、前記変調器出力とＶＣＯの出力とを減算することにより、位相検出を行うことを特徴とする。
【００２２】
また、前記変調器出力は１ビットであり、前記ＶＣＯの出力は多ビットであり、前記演算器は、前記変調器出力のビット値により、前記ＶＣＯの出力の正負を符号反転させることで、演算を行うことを特徴とする。
【００２３】
また、前記変調器出力は１ビットであり、前記演算器は、前記ＶＣＯの出力の符号のみを示す矩形波と、前記１ビット変調器出力との排他的論理和により、演算を行うことを特徴とする。
【発明の効果】
【００２４】
以上説明したように本発明によれば、ウオブル用のＡＤに、回路構成が簡単なデルタ・シグマＡＤを用いて１ビットのデジタルビットストリームを出力し、その１ビットのビットストリームのまま、キャリア信号を乗算等の演算処理を行い、その後フィルタリングすることで位相誤差検出を実現した。その結果、ＡＤ変換器やその後段のデジタル処理回路のビット数が激減し、回路規模を低減することができた。これと共に、回路規模に伴い消費電力も小さく抑えることが可能になった。また、デルタシグマ変調後のデシメーションフィルタとヘテロダイン検出におけるＬＰＦを兼用できるので、後段の回路も削減することになった。
【００２５】
また、乗算を簡単なスイッチ等により構成したために、さらなる回路規模の低減が可能になった。
【００２６】
以上のように回路構成が簡単になったため、回路系のコストダウンが実現可能となるとともに、従来よりも高速に動作することができ、ディスクの高倍速にも対応することができる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照して本発明を実施するための最良の形態について詳細に説明する。
【００２８】
（第１の実施例）
本発明における光ディスク装置のウオブルＰＬＬについてのブロック図を図１に示し、動作を説明する。
【００２９】
図１で、１は情報が記録再生される光ディスク、２はディスクを回転させるスピンドルモーター、３はスピンドルモーターを駆動するモータードライバを含むモーターの回転を制御する制御回路、５は光ディスクに対して記録再生を行うピックアップ、６はピックアップ内に含まれる複数のセンサーの出力を増幅し、プッシュプル出力であるウオブル成分の信号を生成するアナログ信号処理回路、７はデルタシグマ変調を用いたデルタシグマＡＤ変換器、８は位相誤差検出器、９はループフィルタ、１０はデジタルＶＣＯである。
【００３０】
モーターの制御回路３によりスピンドルモーター２は、光ディスク１を適切な回転数で回転させる。次に、光ピックアップ５内に含まれる半導体レーザーが光をディスク１に照射し、ディスクからの反射光を光ピックアップ５内のセンサーで受光する。光ピックアップ５内のセンサーからの信号を基に図示しないサーボ回路によって、ディスクへの照射光は、ディスク１上に存在する溝に焦点を合わせつつ、その溝に沿うように操作、制御される。
【００３１】
また、ディスクからの反射光は光ピックアップ５内のセンサーからの出力信号を元に、アナログ信号処理回路６にてマトリックス演算を行うことで、ウオブリング信号を検出している。
【００３２】
アナログ信号処理回路６で生成されたウオブリング信号は、デルタシグマＡＤ変換器７で、入力されるクロックの周波数で高速サンプリングされた１ビットのデジタルビットストリームに変換される。通常、この１ビットのビットストリームは、後段のデシメーションフィルタ１１にて、高域のノイズ成分を除きつつ、デルタシグマＡＤ変換器７の動作クロックより遅いレートの周波数でサンプリングされた多ビットのデジタルデータに変換されている。
【００３３】
さらに、ビットストリーム化されたウオブリング信号は、位相誤差検出器８において、もうひとつの入力であるキャリア信号との演算を行い、位相誤差を検出する。この演算器では、デルタシグマＡＤ変換器７の動作クロックと同じクロックで演算処理を行っている。その演算内容については、後ほど詳細に説明する。
【００３４】
位相誤差検出器８で検出された位相誤差信号は、ループフィルタ９で適宜ループ特性に見合うようにフィルタ処理され、周波数制御信号としてデジタルＶＣＯ１０に出力される。デジタルＶＣＯ１０では、入力された周波数制御信号にしたがって発振周波数が決定され、その発振周波数に応じた余弦波キャリアと正弦波キャリアが出力される。出力された余弦波キャリアは前述のとおり、位相誤差検出器８のもう一方の入力となっていて、入力との位相差を検出するように接続されている。
【００３５】
このデジタルＶＣＯは、数値制御発振器（ＮＣＯ）とも呼ばれている。数値制御発振器は、入力値に応じて内部カウンタの増分値を変えており、その内部カウンタに基づいて正弦波テーブルを参照して正弦波を出力することで、入力に応じて周期が変わる正弦波を生成するものである。
【００３６】
もちろん、このＶＣＯはウオブル信号より高い周波数のクロックを生成し、そのクロックを別途分周することで正弦波を生成するような構成をとってもよい。
【００３７】
以上のようにウオブルＰＬＬが構成されることで、略正弦波のウオブリング信号に対して、ＶＣＯの出力であるキャリア信号の位相がロックする。このＶＣＯ１０の出力は、ウオブリング信号に重畳されているアドレス情報を読み出すための基準となって図示しないアドレス検出部に与えられる。また、線速度一定制御のために、スピンドル制御情報としてスピンドル制御部に接続される。
【００３８】
次に、図１のデルタシグマＡＤ変換器７について説明する。デルタシグマＡＤ変換器の基本構成を図２に示す。図２（ａ）における入力は図１におけるデルタシグマＡＤ変換器７の入力にあたるウオブリング信号となる。デルタシグマＡＤ変換器は、積分器２２、積分器２２の出力を所定の閾値で２値化し１ビットの出力信号を生成するコンパレータ２３、コンパレータ２３の出力を動作クロックである２０ＭＨｚの１クロック分遅延させる遅延器２４、遅延器２４の出力を前記閾値を中心レベルとするアナログの２値に変換するＤＡ変換器２５、ＤＡ変換器２５の出力と入力信号の減算を行う減算回路２１から構成される。
【００３９】
詳細な説明は省略するが、上記のような構成を採用することで、デルタシグマＡＤは１ビット出力でありながら、２０ＭＨｚという高速のサンプリング周波数を有しており、ノイズスペクトルを高域にシェーピングすることで、低域の周波数成分については高Ｓ／Ｎを有するように、ＡＤ変換を実現している。
【００４０】
本発明の要点である上記位相誤差検出器８の詳細について、図３を示しつつ説明する。
【００４１】
図３で、３１は信号の値を−１倍する符号反転回路、３２はスイッチ、３３はＬＰＦである。
【００４２】
図１のデジタルＶＣＯ１０で出力された余弦波キャリア信号は、符号反転回路３１により、正負が反転した信号に変換される。スイッチ３２ではデルタシグマ変調出力を切り替え制御信号として、キャリア信号とその符号反転した符号反転回路３１の出力とを切り替える。つまり、デジタルシグマＡＤ変換器の出力が１であるときに、符号を反転していない信号を選択し、０であるときに、符号を反転している信号を選択する。スイッチ３２の出力はＬＰＦ３３で不要な成分を除去し、位相誤差検出信号を出力する。なお、キャリア信号を２の補数表現することで、−１倍は乗算回路ではなく、ビット数分のＮＯＴ論理と加算器で実現できる。つまり、各ビットを反転するＮＯＴ論理と１を加算するための加算器で実現できる。以上の動作は、デルタシグマＡＤ変換器の出力レートであるデルタシグマＡＤ変換器の動作クロックと同じクロックで動作する。
【００４３】
次に、図３の回路動作を図４の信号を示しながら説明する。図４の（ａ）はアナログ信号処理回路６から出力されたウオブリング信号であり、（ｂ）は図１のデルタシグマＡＤ変換器７でデルタシグマ変調された１ビットのビットストリーム信号である。図４の（ｃ）は、デジタルＶＣＯ１０の余弦波キャリア出力である。デジタルＶＣＯの出力は８ビットであるが、図３ではその値を理解し易いようにアナログ様に表現している。
【００４４】
前述のように、デルタシグマＡＤ出力のビットストリーム（ｂ）のＨ／Ｌに従い、スイッチ２２は、余弦波キャリア信号（ｃ）と符号反転回路２１により反転された信号（図示せず）とを切り替える。切り替えた結果が図４の（ｄ）である。この信号（ｄ）は、次段のＬＰＦ３３で平滑化されキャリア周波数成分やデルタシグマ変調によりシェーピングされたノイズ成分が除去され、（ｅ）に示すような位相誤差が検出される。
【００４５】
本実施例では、キャリア信号をデルタシグマ変調された信号で正負切り替えることで、乗算処理を実現している。乗算することで、ウオブル信号成分とキャリア信号成分の周波数差すなわち周波数の変化や位相変化を検出できる。すなわち、ウオブル信号の成分をＤＣ領域に周波数変換している。
【００４６】
ここで、ウオブルをＳＩＮ（ωｏｔ）、キャリア信号をＣＯＳ（ωｃｔ）とすると、
ＳＩＮ（ωｏｔ）＊ＣＯＳ（ωｃｔ）
＝  ＳＩＮ｛（ωｏ−ωｃ）・ｔ｝＋ＳＩＮ｛（ωｏ＋ωｃ）・ｔ｝
と計算できるが、第１項は両者の周波数差の成分を、後者は両者の周波数和の成分を示している。すなわち、ウオブリング信号の周波数変動をＤＣ領域にヘテロダイン変換している。
【００４７】
この様子を示しているのが図５である。図５のグラフは、両者の位相ズレ量に対する位相検出量を示している。前述のとおり、位相誤差の検出曲線はＳＩＮ状となる。図５で、点線で示した３ヶ所での信号の様子を、矢印に対応させて示す。それぞれで、（ａ）はウオブル信号、（ｂ）はキャリア信号、（ｃ）は乗算処理結果、（ｄ）はＬＰＦ後の信号である。
【００４８】
（２）で示されるように、ウオブル信号とキャリア信号との位相差が９０度のとき、位相誤差検出量はゼロとなる。また、両者の位相がほぼ同相になる（３）の場合には、正の値が、逆相になる（１）の場合には負の値が、検出値として出力する。
【００４９】
さらにこの動作を説明するために、周波数ドメインでの様子を図６に示す。図６で、（ａ）はデルタシグマＡＤ変換後の信号スペクトルである。ウオブリング信号は略正弦波なので、その周波数である約９６０ｋＨｚにピークを持つスペクトルを有すると共に、サンプリング周波数である２０ＭＨｚの半分の帯域まで、高域にいくほど増加するノイズスペクトルを有している。
【００５０】
ＶＣＯ出力であるキャリア信号と反転したキャリア信号を、デルタシグマＡＤ出力の信号で切り替えることで、乗算処理が実現される。乗算後のスペクトルは、図６（ｂ）に示すとおりである。図でわかるように、乗算後のスペクトルは、ウオブリング信号とキャリア信号の周波数差であるＤＣ近傍に存在する位相誤差検出成分と、ウオブリング信号とキャリア信号の周波数和の成分とに周波数変換される。この場合、両者の周波数はほぼ同じなので、前記後者の周波数和の成分は、ほぼウオブリング信号の周波数の２倍である約１．９ＭＨｚとなっている。
【００５１】
この後、図６（ｃ）の１点鎖線で示されるような周波数特性を有するＬＰＦにて、後者の周波数和の成分が除去され、ＤＣ近傍に存在する位相誤差検出成分のみが出力される。また、このとき位相誤差検出成分に含まれるノイズはＬＰＦの通過帯域の分だけなので、デルタシグマによりシェーピングされた高域ノイズ成分は含まれていない。したがって、位相誤差検出成分においてはＳ／Ｎが改善されるので、デルタシグマＡＤ変換器の動作周波数は従来のＡＤ変換器と同等の周波数で実現できる。
【００５２】
このようにして、従来例で回路規模が増大していたＡＤとその後の乗算処理を、従来と変わらない動作クロックで動作するデルタシグマＡＤとスイッチで構成したことにより、従来と同等の検出精度を保ちつつ、回路規模が削減され、消費電力が低減できる。
【００５３】
（第２の実施例）
本発明の第２の実施例について説明する。第２の実施例における全体構成は、第１の実施例での図１に示した構成と同等なので説明を省略し、第２実施例で異なる構成を有する位相誤差検出器８について説明する。
【００５４】
図７は、第２実施例における位相誤差検出器８の構成を示している。図７で、６１は２値化器、６２はＥＸＯＲ回路（排他的論理和）、６３はＬＰＦである。
【００５５】
図７の動作を図８の信号を示しつつ説明する。図８（ａ）は、ＡＤされる前のウオブリング信号であり、（ｂ）はデルタシグマＡＤ変換器でデルタシグマ変調された１ビットのビットストリーム信号である。
【００５６】
図８（ｃ）は８ビットで到来するキャリア信号である。２値化器６１は、このキャリア信号を中心レベルで２値化し、図８（ｄ）のような信号を出力する。続いて排他的論理和（ＥＸＯＲ）回路６２では、デルタシグマ変調された１ビットのビットストリーム信号である（ｂ）と上記の２値化出力とのＥＸＯＲ論理演算を行う。ＥＸＯＲ論理後の信号が図８（ｅ）に示されている。この信号（ｅ）は、次段のＬＰＦ６３で平滑化されキャリア周波数成分や２倍キャリア周波数成分が除去され、（ｆ）に示すような位相誤差が検出される。
【００５７】
本実施例では、キャリア信号を、キャリア信号の符号のみを表現している２値化パルスにすることで、デルタシグマ変調されたウオブリング信号との乗算をＥＸＯＲで実現している。
【００５８】
この実施例における周波数ドメインでの様子は、第１の実施例と同等なので説明は省略する。
【００５９】
なお、本実施例においてはＥＸＯＲ回路を使用したが、第１の実施例同様にスイッチを使用し、片方の論理で他方を反転させる構成でもよいことは、排他的論理和の論理から明らかである。
【００６０】
本実施例においては、キャリア信号も２値化して１ビットとして、さらに１ビットで出力されるデルタシグマＡＤとＥＸＯＲ回路を用いることで、回路規模は激減し、消費電力も低減できる。また、簡単な回路構成となっているので、従来例や第１の実施例よりも高速に動作することが可能である。
【００６１】
（第３の実施例）
本発明の第３の実施例について説明する。第３の実施例における全体構成は、第１の実施例での図１に示した構成と同等なので、説明を省略し、第３の実施例で異なる構成を有する位相誤差検出器８について、説明する。
【００６２】
本実施例においては、第１の実施例のようにスイッチを利用するが、キャリア信号とその符号反転したものを切り替えるのではなく、キャリア信号を３値にして、デルタシグマＡＤ変換されたウオブリング信号とその反転信号を切り替えるものである。
【００６３】
図９で、７１と７２はそれぞれ、２系統の入力の値を比較し、大小関係を判定するコンパレータ、７３は所定の値を出力する基準値出力回路、７４はＮＯＴ回路、７５と７６はそれぞれスイッチ、７７はＬＰＦである。コンパレータ７１は、振幅Ａを有するキャリア信号を入力とし、他方の入力である０．７Ａと比較して大きい場合にＨＩＧＨを出力する。同様にコンパレータ７２は、キャリア信号を入力とし、他方の入力である−０．７Ａと比較して大きい場合にＨＩＧＨを出力する。ＮＯＴ回路７４は入力されるデルタシグマＡＤ変換され１ビットとなったウオブリング信号を反転する。基準値出力回路７３は、デルタシグマＡＤ変換され１ビットとなったウオブリング信号の出力論理値の中心値を出力する。
【００６４】
図９の動作を、図１０に各部の信号を示しつつ説明する。図１０で、（ａ）はＡＤされる前のウオブリング信号であり、（ｂ）はデルタシグマＡＤ変換器でデルタシグマ変調された１ビットのビットストリーム信号である。
【００６５】
図１０の（ｃ）は余弦波キャリア信号であり、振幅として、Ａ＝約１００ｐ−ｐを有するものとする。コンパレータ７１は、レベル０．７Ａ＝７０とキャリア信号を比較し、図１０（ｄ）で示すようにキャリア信号が大きいときにはＨＩＧＨを出力する。つまり、キャリア信号をＣＯＳφとすると、φ＝−４５度から＋４５度の間ＨＩＧＨとなる信号を出力している。また第２のコンパレータ７２は、同様にレベル−０．７Ａ＝−７０と比較し、図１０（ｅ）に示すように、キャリア信号が大きいときはＨＩＧＨを出力する。つまり、同様にφ＝１３５度〜２２５度の間ＬＯＷとなる信号を出力する。
【００６６】
第１のスイッチ７５は、コンパレータ７１の出力がＨＩＧＨの場合にデルタシグマＡＤ変換され１ビットとなったウオブリング信号を、ＬＯＷの場合に第２のスイッチ７６の出力を、切り替えて出力する。第２のスイッチ７６は、コンパレータ７２の出力がＨＩＧＨの場合に基準値出力回路７３の出力を、ＬＯＷの場合にＮＯＴ回路の出力を、切り替えて出力する。最終的に第１のスイッチは、図１０（ｆ）に示すように、
コンパレータ７１の出力がＨＩＧＨ＝＞  デルタシグマＡＤされたウオブリング信号
コンパレータ７２の出力がＬＯＷ  ＝＞  デルタシグマＡＤされたウオブリング信号の反転した信号
それ以外                      ＝＞  基準値
と切り替えられた信号が出力される。
【００６７】
さらに、ＬＰＦ７７は、第１のスイッチ７１の出力（ｆ）から、キャリア周波数成分を除去し低域成分だけを通過させ、図１０（ｇ）のような位相誤差検出信号を出力する。
【００６８】
本実施例では、キャリア信号を３値とみなして、キャリア信号周期の一部の期間だけで、デルタシグマ変調されたウオブリング信号を反転、非反転させることで乗算処理を実現している。
【００６９】
このように、１ビットで出力されるデルタシグマＡＤとスイッチや簡単な論理回路を用いることで、回路規模は激減し、消費電力も低減できる。また、簡単な回路構成となっているので、従来よりも高速に動作することが可能である。
【００７０】
（第４の実施例）
本発明の第４の実施例について説明する。第４の実施例における全体構成は、第１の実施例での図１に示した構成と同等なので、説明を省略し、第４の実施例で異なる構成を有する位相誤差検出器８について、説明する。本実施例においては、第２の実施例のようにＥＸＯＲ論理を利用するが、前後の複数のサンプル点を用いて演算することで、より高精度な検出を実現するものである。
【００７１】
図１１は、第４の実施例における位相誤差検出器８の構成を示している。図１１で、８１は１クロックサンプル分の遅延を発生させる遅延器で、これが３段縦続接続されている。８２は、入力を２値化して、符号だけを出力する２値化器である。８３はＥＸＯＲ回路で、８４は４入力の加算器、８５はＬＰＦである。
【００７２】
デルタシグマ変調されたウオブリング信号は、遅延器８１に入力され、１サンプルクロックずつ遅延され後段に伝播する。一方、２値化器８２では、余弦波キャリア信号を２値化し、１ビットのパルスとして出力する。本位相誤差検出器の入力および遅延器８１の出力は、それぞれ各ＥＸＯＲ回路８３に一方の入力端に入力される。ＥＸＯＲ回路８３の他方の入力は、２値化器８２の出力が接続されている。この構成により、各遅延結果と２値化キャリア信号とのＥＸＯＲ論理が実現される。加算器８４は、ＥＸＯＲ回路８３の各出力結果を加算して、ＥＸＯＲ論理後の移動平均処理を行う。ＬＰＦ８５は、加算器８４の出力からキャリア周波数成分を除去し低域成分だけを通過させ、位相誤差検出信号を出力する。
【００７３】
本実施例は、第２の実施例の動作を前後数ビットに拡張したものなので、各部の信号の様子は第２の実施例と同等であるので説明を省略する。本実施例では、前後のサンプル点での演算結果を用いることで、デルタシグマ変調により高域にシェーピングされたノイズを除去しつつ、乗算処理を行っている。
【００７４】
なお、本実施例においては、ＥＸＯＲ回路で２系統の１ビットのビット演算を実施したが、別の実施例のようにＮＯＴ回路とスイッチを用いて、同様の効果を得ることは容易に可能である。
【００７５】
また、ＥＸＯＲ回路出力をそのまま加算器で加算するのではなく、加算器の直前の各信号ラインに係数器を付加し、より高次のフィルタ特性となるような構成とした。より高次のフィルタ構成を持つことで本位相誤差検出回路で直接高域のノイズ成分を除去できるようなるので、キャリア周波数成分等を除去する機能を兼用し、後段のＬＰＦを省略するようにしてもよい。
【００７６】
通常デルタシグマ変調出力のビットストリームは、１ビットだけで情報を表現しているわけではなく、前後数ビットでＡＤ前の信号のレベルを表現している。そのため、デルタシグマ変調されたウオブリング信号と２値化されたキャリア信号のＥＸＯＲ論理をとるだけではなく、前後数ビット、たとえば本実施例のように４サンプルから移動平均を求めるための加算処理を行う。このような加算処理を行うことで、乗算器を利用することなく、簡単な回路構成で、よりよい精度での位相誤差検出を実現できる。
【００７７】
（第５の実施例）
本発明の第５の実施例について説明する。第５の実施例における全体構成は、第１の実施例での図１に示した構成と同等なので、説明を省略し、第５の実施例で異なる構成を有する位相誤差検出器８について、説明する。
【００７８】
図１２は、第５の実施例における位相誤差検出器８の構成を示している。図１２で、９１はデルタシグマ変調器、９２は減算器、９３は２値器、９４はスイッチ、９５はＬＰＦである。
【００７９】
図１２の動作を図１３の信号を示しつつ、説明する。図１３の（ａ）はＡＤ前のウオブリング信号、（ｃ）は図１のデルタシグマＡＤ変換器７でデルタシグマ変調された１ビットのビットストリーム信号である。
【００８０】
（ｂ）はデルタシグマ変調する前のキャリア信号である。
【００８１】
デルタシグマ変調器９１は、ＶＣＯから出力される正弦波キャリア信号（ｂ）を、デルタシグマ変調し、図１３の（ｄ）に示すような１ビットのビットストリーム信号を出力する。減算器９２は、すでにデルタシグマ変調されたウオブリング信号とデルタシグマ変調されたキャリア信号との１ビットどおしの差分演算を行い、図１３の（ｅ）に示すような３値の２ビットの演算結果を出力する。
【００８２】
続いて、２値化器９３は、余弦波キャリア信号を２値化し、図１３の（ｆ）に示すような２値化パルスを出力する。つまり、信号（ｆ）は、正弦波キャリアをＳＩＮφとすると、φ＝０度を中心として、φ＝−９０度から９０度の間ＨＩＧＨとなるパルスを出力することになる。
【００８３】
スイッチ９４では、２値化パルス（ｆ）を制御信号として、ＨＩＧＨのとき、減算器９２の結果を出力し、ＬＯＷのときには値として、ゼロを出力する。図１３の（ｇ）がスイッチ９４の出力信号である。ＬＰＦ９５は、スイッチ９４の出力信号からキャリア周波数成分を除去し低域成分だけを通過させ、図１３（ｈ）に示すように位相誤差検出信号を出力する。
【００８４】
本実施例においては、余弦波キャリア信号の２値化パルスにより、正弦波キャリア信号の立ち上がりのゼロクロス近傍のみで、ウオブリング信号と正弦波キャリア信号の差分を算出している。したがって、ウオブリング信号が正弦波キャリアと比べ進んでいれば正を、遅れていれば負の値となって算出される。
【００８５】
この実施例での動作における周波数ドメインでの様子は、第１の実施例と同等なので説明は省略する。
【００８６】
なお、本実施例において、減算した後スイッチによりゼロと切り替えるよう構成したが、演算の順序を置き換えてもかまわない。たとえば、減算器の入力をそれぞれゼロと切り替えるようにしてから、減算してもよい。
【００８７】
また、減算器の信号の有効期間を前述のように−９０度から９０度の範囲としているが、２値化器９３の閾値を変更することで有効期間を変更してもかまわない。
【００８８】
本実施例においては、キャリア信号がデルタシグマ変調されたビットストリーム信号であっても、乗算器を不要とし、減算器とスイッチ等の簡単な回路構成をとることで、回路規模は激減し、消費電力も低減できる。
【図面の簡単な説明】
【００８９】
【図１】本発明の全体構成を説明するためのブロック図である。
【図２】デルタシグマ変調を用いたＡＤ変換器の基本ブロック図と、デルタシグマ変調における信号とノイズのスペクトルを示した図である。
【図３】第１の実施例の位相誤差検出器のブロック図である。
【図４】第１の実施例における各部の信号の説明図である。
【図５】位相差に対応して検出される位相誤差検出器の様子について示した図である。
【図６】第１の実施例における、各部のスペクトルを説明する図である。
【図７】第２の実施例における位相誤差検出器のブロック図である。
【図８】第２の実施例における各部の信号の説明図である。
【図９】第３の実施例の位相誤差検出器のブロック図である。
【図１０】第３の実施例における各部の信号の説明図である。
【図１１】第４の実施例の位相誤差検出器のブロック図である。
【図１２】第５の実施例の位相誤差検出器のブロック図である。
【図１３】第５の実施例における各部の信号の説明図である。
【図１４】従来例における位相誤差検出器を説明するブロック図である。
【符号の説明】
【００９０】
１  光ディスク
２  スピンドルモーター
３  制御回路
５  ピックアップ
６  アナログ信号処理回路
７  デルタシグマＡＤ変換器
８  位相誤差検出器
９  ループフィルタ
１０  デジタルＶＣＯ
１１  デシメーションフィルタ
【図１】
2008016093.tif 000003
【図２】
2008016093.tif 000004
【図３】
2008016093.tif 000005
【図４】
2008016093.tif 000006
【図５】
2008016093.tif 000007
【図６】
2008016093.tif 000008
【図７】
2008016093.tif 000009
【図８】
2008016093.tif 000010
【図９】
2008016093.tif 000011
【図１０】
2008016093.tif 000012
【図１１】
2008016093.tif 000013
【図１２】
2008016093.tif 000014
【図１３】
2008016093.tif 000015
【図１４】
2008016093.tif 000016