(57)【要約】【課題】多ピン化や挟ピッチ化を妨げることがなく、プローブが半導体装置のパッドに正確に接触しているか否かを判断できる半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法を提供する。【解決手段】ＬＳＩチップ２の縦横各方向ごとに、ＬＳＩチップ２に対して縦／横方向に直列に整列した複数個の矩形パッドからなり、ＬＳＩチップ２の近傍の半導体ウェハ１のダイシングライン領域８に配置されたアライメント用パッド４、６と、アライメント位置検出のために、アライメント用パッド４、６の矩形パッドのそれぞれと対として形成された検出用パッド５，７とを有し、アライメント用パッド４、６とこれと対となる検出用パッド５、７とは、半導体ウェハ１上に形成された金属配線を介して電気的に接続されている。【選択図】図１
2008071999.tif 000002
【特許請求の範囲】
【請求項１】
複数の集積回路が形成された半導体ウェハからなる半導体装置であって、
前記複数の集積回路の各々のチップの縦横各方向ごとに、前記チップに対して縦／横方向に直列に整列した複数個の矩形パッドからなり、前記チップの近傍の前記半導体ウェハのダイシングライン領域に配置されたアライメント用パッドと、
アライメント位置検出のために、前記アライメント用パッドの前記矩形パッドのそれぞれと対として形成されたアライメント検出用パッドとを有し、
前記アライメント用パッドとこれと対となる前記アライメント検出用パッドとは、前記半導体ウェハ上に形成された金属配線を介して電気的に接続されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置の検査方法であって、
前記アライメント用パッドのいずれかの矩形パッドに対して、検査試験機によって定められた所定の電圧をアライメント用プローブを介して印加し、前記アライメント検出用パッドのいずれにおいて電圧が検出されるかを検査することを特徴とする半導体装置の検査方法。
【請求項３】
前記集積回路チップ内のパッドを用いて針合わせした際の前記アライメント用パッドにおける前記アライメント用プローブの位置を初期位置として記憶し、記憶した位置に対してプロービング過程においてのずれの量と方向とをテスト途中に判定する請求項２記載の半導体装置の検査方法。
【請求項４】
前記初期位置に対してのずれ量が所定の大きさを超えた場合に、警告・注意喚起表示を行うことを特徴とする請求項３記載の半導体装置の検査方法。
【請求項５】
請求項１記載の半導体装置の検査装置の検査方法であって、
前記アライメント用パッドのいずれかの矩形パッドに対して、検査試験機によって定められた所定の電圧をアライメント用プローブを介して印加し、前記アライメント検出用パッドのいずれにおいて電圧が検出されるかに基づいて、前記集積回路チップ内のパッドを検査するための接触子の摩耗量を測定することを特徴とする半導体装置の検査装置の検査方法。
【請求項６】
前記接触子の摩耗量のデータを蓄積し、該蓄積したデータに基づいて前記接触子の交換時期を予測することを特徴とする請求項５記載の半導体装置の検査装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造途中のウェハ状態での、ウェハに形成された集積回路のテスト工程において、テスターに装着されるプローブと集積回路の入出力端子や電源端子となるパッドとのコンタクト位置合わせを行う半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法に関する。
【背景技術】
【０００２】
ＬＳＩチップなどの半導体装置の製造途中のウェハ段階で電気的な特性の確認試験を行う場合には、半導体装置に設けられた入出力端子や電源端子となるパッドに試験用のプローブを接触させ、この状態でテスターから各種試験に応じた信号をプローブを介して半導体装置へ供給する。そして、半導体装置は、供給された入力信号や電源に応じて動作する。半導体装置の出力信号を再びテスターに取り込むことで、半導体装置の特性の良否が判定される。
【０００３】
したがって、このような試験を実施する上では、半導体装置のパッドにプローブが良好に接触するように事前に位置合わせを行う必要がある。
【０００４】
近年のように、半導体装置の端子の多ピン化、挟ピッチ化が進行する状況下では、画像処理によって半導体装置のパッドとプローブとの位置ずれ量を抽出し、その位置ずれ量をフィードバック制御することで、自動的に位置合わせが行われている。
【０００５】
しかしながら、プローブとパッドとの位置決めは、プローバ装置の画像処理によるアライメント機能の有無に関係無く、最終的には目視による微調整を行っていた。その結果、多ピン化、挟ピッチ化が進むと目視でのコンタクト位置合わせ及び微調整が困難となる。
【０００６】
したがって、プローブと半導体装置の各パッドとを正確に位置合わせするために、目視や画像の針痕インスペクションなどで確認することは現段階でも可能であるが、判定に時間と多大な労力とを要するし、針痕インスペクションで確認できた時点では既にテストした後なので、ある程度処理が進んだ段階でしか発見できない。
【０００７】
比較的簡単な構成でもって、プローブが半導体装置のパッドに正確に接触しているか否かを判断する従来技術として、特許文献１に開示される「集積回路」、特許文献２に開示される「半導体装置、およびこの半導体装置の位置合わせ方法」、特許文献３に開示される「半導体装置及びそのテスト方法」がある。
【特許文献１】特開平１−１２９４３２号公報
【特許文献２】特開平９−１０７０１１号公報
【特許文献３】特開平９−２６０４４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１に開示される発明は、コンタクトの位置合わせの確認はできるが、コンタクトの位置がずれた場合、ずれの方向が目視以外では確認できないという問題がある。
また、基盤内に位置ずれ検出のアライメントパッドを設けているが半導体装置の端子の多ピン化、挟ピッチ化が進行する状況下で、個別にアライメントパッドを設ける必要があり、そのスペース確保が困難となる。さらに、端子の多ピン化、挟ピッチ化を進行する上で規制や妨げとなり、チップ内に個別のアライメントパッドを配置できない問題が発生する。
【０００９】
特許文献２に開示される発明は、半導体装置が試験用のプローブに対して正確に位置合わせができているか否かの判断を容易に行える方法として、パッドと外周パッドとをそれぞれ接地抵抗に接続し、かつ、各接地抵抗は互いに異なる抵抗値を持つように設定してアライメント用パッドに対応させ、アライメント用プローブを設け、このアライメント用プローブを半導体装置に接触させた状態で通電し、その際に生じる電圧値の検出出力に基づいて半導体装置の位置ずれ方向、距離を判断して、半導体装置の位置合わせを行うようにしている。
【００１０】
しかしながら、通常、プローブが測定ごとにパッドに接続することでプローブにパッド屑が付着する。その結果、プローブに接触抵抗が発生して検出出力値にずれが生じるため、位置ずれの状態に応じた出力値を測定しておき、それらの出力結果のデータを基にして比較しても、相関のない異なった電圧値を示し、位置ずれの良否、及び位置ずれの程度（方向及び距離）を正確に判断することはできない。
【００１１】
特許文献３に開示される発明は、第１のパッド対、第２のパッド対、第３のパッド対及び第４のパッド対が、半導体ウェハのスクライブライン領域内の一の集積回路ごと、又は複数の集積回路が形成された所定の領域ごとに形成されており、第１のパッド対、第２のパッド対、第３のパッド対及び第４のパッド対における電圧状態の検出出力に基づいて、プローブの修正機回路内のパッドに対する位置ずれ方向を判断してコンタクト位置合わせが正しくされているか否かの確認と、コンタクト位置ずれが生じた場合に、各端子のパッドからプローブがはみ出る前に、どの方向にどれだけずれているかを容易に認識するものである。
【００１２】
しかしながら、位置ずれにより位置決めパッドに位置決め用プローブが接触しているとき、集積回路内用プローブが集積回路内パッドを外れない限り位置決めパッドにプローブが接触しているため、集積回路内のパッド領域内でのずれが発生していたとしても検出電位に変化はなく、位置ずれの程度（距離）を正確に認識できない。
従って、ずれの補正微調整を容易に行えない。
【００１３】
このように、従来は、プローブが半導体装置のパッドに正確に接触しているか否かを、端子の多ピン化や挟ピッチ化を妨げることなく判断することはできなかった。
【００１４】
本発明は係る問題に鑑みてなされたものであり、多ピン化や挟ピッチ化を妨げることがなく、プローブが半導体装置のパッドに正確に接触しているか否かを判断できる半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明は、第１の態様として、複数の集積回路が形成された半導体ウェハからなる半導体装置であって、複数の集積回路の各々のチップの縦横各方向ごとに、チップに対して縦／横方向に直列に整列した複数個の矩形パッドからなり、チップの近傍の半導体ウェハのダイシングライン領域に配置されたアライメント用パッドと、アライメント位置検出のために、アライメント用パッドの矩形パッドのそれぞれと対として形成されたアライメント検出用パッドとを有し、アライメント用パッドとこれと対となるアライメント検出用パッドとは、半導体ウェハ上に形成された金属配線を介して電気的に接続されていることを特徴とする半導体装置を提供するものである。
本発明の第１の態様によれば、従来のような位置決め専用のアライメントパッドをチップ内に設けず、チップの近傍のダイシングライン上に専用アライメント用パッドと専用検出用パッドとが形成されている。近年、半導体製品はプロセスルールの微細化により同一機能を持った製品でもチップサイズが縮小化する傾向にある。それに対しパッドのサイズは、ワイヤボンディング精度やウェハテスト時のプローブカード位置合わせ精度の問題により比較的縮小化が進んでいない。チップ内に通常のパッド以外に位置ずれアライメント専用のパッドを設けることはチップ面積の増大、ひいてはコストの上昇につながる。本態様によれば、この問題を解決又はその影響を低減できる。
【００１６】
また、上記目的を達成するため、本発明は、第２の態様として、上記本発明の第１の態様にかかる半導体装置の検査方法であって、アライメント用パッドのいずれかの矩形パッドに対して、検査試験機によって定められた所定の電圧をアライメント用プローブを介して印加し、アライメント検出用パッドのいずれにおいて電圧が検出されるかを検査することを特徴とする半導体装置の検査方法を提供するものである。
本発明の第２の態様によれば、従来のような位置ずれの良否のみの二者択一的な判断だけでなく、プローブに接触抵抗が発生し測定値が変化した場合でも位置ずれが生じている場合には、どの方向にどれだけの距離ずれているのかを容易に判断できる。
【００１７】
本発明の第２の態様においては、集積回路チップ内のパッドを用いて針合わせした際のアライメント用パッドにおけるアライメント用プローブの位置を初期位置として記憶し、記憶した位置に対してプロービング過程においてのずれの量と方向とをテスト途中に判定することが好ましい。これにより、プローブの接触位置を確認しながら位置合わせの微調整を行えるため、従来の目視による位置合わせ操作よりも、位置合わせに要する労力を大幅に軽減できる。また、ずれ量とずれの方向をリアルタイムで判断可能となる。
これに加えて、初期位置に対してのずれ量が所定の大きさを超えた場合に、警告・注意喚起表示を行うことが好ましい。これによりテスト中に位置ずれの早期発見が可能となる。
【００１８】
また、上記目的を達成するため、本発明は、第３の態様として、上記本発明の第１の態様にかかる半導体装置の検査装置の検査方法であって、アライメント用パッドのいずれかの矩形パッドに対して、検査試験機によって定められた所定の電圧をアライメント用プローブを介して印加し、アライメント検出用パッドのいずれにおいて電圧が検出されるかに基づいて、集積回路チップ内のパッドを検査するための接触子の摩耗量を測定することを特徴とする半導体装置の検査装置の検査方法を提供するものである。
【００１９】
本発明の第３の態様においては、接触子の摩耗量のデータを蓄積し、該蓄積したデータに基づいて接触子の交換時期を予測することが好ましい。
【発明の効果】
【００２０】
本発明によれば、多ピン化や挟ピッチ化を妨げることがなく、プローブが半導体装置のパッドに正確に接触しているか否かを判断できる半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法を提供できる。
【発明を実施するための最良の形態】
【００２１】
本発明の好適な実施の形態について説明する。図１に本実施形態に係るＬＳＩチップの構成を示す。ＬＳＩチップ２には、通常の入出力端子や電源端子となるパッド３とは別個に、ＬＳＩチップ２の近傍のダイシングライン上に専用のアライメントパッド４、６と専用の検出パッド５、７が形成されている。
【００２２】
図２に、半導体ウェハ１から切り出したＬＳＩチップ２（図１のＸ部）を示す。
アライメント用パッド４、６と検出用パッド５、７とはダイシングライン領域８上に設けられている。ダイシングライン領域８は、ウェハ内に整列しているチップを個別に切り離すために設けられた領域であり、この領域に基盤の右下部角方向にＸ側アライメント用パッド４が、右部方向にＸ側検出用パッド５が設けられている。また、基盤の右上部角方向にＹ側アライメント用パッド６が、上部方向にＹ側検出用パッド７が設けられている。
【００２３】
図３にアライメント用パッドの形状を拡大して示す。
アライメントパッド４、６は同じ形状をしているが、配置方向については９０度回転させている。
アライメント用パッドとしては、サイズＬ２×Ｌ３の矩形のパッドをピッチＬ４の間隔を空けてその長さがＬ１となるまで配置するとともに、各々のパッドを出力電位取り出し用の検出用パッドに１対１に接続するようにしている。
【００２４】
パッド全長Ｌ１、矩形パッド長Ｌ２は、通常パッド３の一辺の長さに対して、プローブ作成上でのバラツキを考慮した値を加え適宜設定する。矩形パッド幅Ｌ３は、プローブ先端径よりも大きく設定し、ピッチサイズＬ４は、プローブ先端径よりも小さく設定する。
【００２５】
図４にアライメント用パッドと検出用パッドとの接続関係を示す。
アライメント用パッド４のＡＸ〜ＦＸは、検出用パッド５のａＸ〜ｆＸとそれぞれ１対でチップ内のアルミ配線等で電気的に接続されており、アライメント用パッド４へ電圧を印加した場合、検出用パッド５に電圧が現れるか否かを測定することで、電気的特性試験が可能である。
【００２６】
図５に示すように、アライメント用パッド６のＡＹ〜ＦＹと検出用パッド７のａＹ〜ｆＹもそれぞれ１対でチップ内のアルミ配線等で電気的に接続されており、アライメント用パッド６へ電圧を印加した場合、検出用パッド７に電圧が現れるか否かを測定することで、電気的特性試験が可能である。
【００２７】
上記電気的特性試験においては、アライメント用パッドの個々の矩形のパッドのいずれかにアライメント用プローブが接触し、電圧が印加される。矩形のパッドを介して検出用パッドのうちどの個別パッドに印加電圧が現れるかを、検出用プローブを接触させ電圧出力を検出し判定することでアライメント精度のずれの程度を判断して半導体装置の位置合わせを行うようにしている。
【００２８】
次に、ＬＳＩチップ２の各パッドをプローブに位置合わせする場合の手順について説明する。
図６に、実際にプローブ９、１０、１１とＬＳＩチップ２との接触状態を示す。
図７〜図１１を用いて、プローブ９が集積回路内パッド３に対してどのように位置ずれした場合にプローブ１０がアライメント用パッド４、６及びプローブ１１が検出用パッド５、７に対してどのような位置にコンタクトしているかについて説明する。
図７は、チップに対してプローブが上側にずれている状態を示す。図８は、チップに対してプローブが下側にずれている状態を示す。図９は、チップに対してプローブが左側にずれている状態を示す。図１０は、チップに対してプローブが右側にずれている状態を示す。図１１は、チップに対してプローブが集積回路内パッドを外れた状態を示す。
【００２９】
テスターでＬＳＩチップ２の各種電気的特性を試験する場合には、テスターに装着されるプローブカードにおいて、通常の入力端子や電源端子となるパッドに接触すべき集積回路内パッド用プローブ９とは別に、アライメント用パッド４、６に対応した専用のアライメントパッド用プローブ１０と検出用パッド５、７に対応した専用の検出パッド用プローブ１１とを新たに設ける。
【００３０】
そして、アライメントパッド用プローブ１０がアライメント用パッドに接触した状態になったとき、テスターからアライメントパッド用プローブ１０を介してアライメント用パッド４、６に電圧を印加し、その際に検出用パッド５、７のうちのどの個別パッドに電圧値が現れるかを、検出パッド用プローブ１１を接触させて電圧値をテスターで検出する。
【００３１】
各アライメントパッド用プローブ１０からは、例えば３Ｖの電圧がアライメント用パッド４、６へ印加される。この数値はあくまでも一例であり、これに限定されるものではない。
【００３２】
図６に示すように、ＬＳＩチップ２の位置合わせが正確に行われている場合に、プローブ９の集積回路内パッド３に対するコンタクト位置をＸＹ座標の原点とする。原点では、各アライメント用パッド４、６の矩形パッドＣＸ、ＣＹにのみ個別に接触した状態となる。矩形パッドＣＸ、ＣＹのそれぞれの対となる検出用パッドｃＸ、ｃＹが設けられており、これらはチップ内のアルミ配線などで電気的に接続されている。このため、テスターからアライメントパッド用プローブ１０を介してアライメント用パッド４の矩形パッドのＣＸと、アライメント用パッド６の矩形パッドのＣＹとに所定の電圧を印加した場合には、検出パッド用プローブ１１を介したテスターによって検出用パッド５のｃｘと、検出用パッド７のｃｙとに所定の電圧が検出される。
【００３３】
これに対して、例えば図７のように、ＬＳＩチップ２に対して各プローブ９、１０、１１が僅かに上方にずれているときには、アライメント用プローブ１０が接触するアライメント用パッド６の矩形パッドは、ＣＹからＢＹに変化する。これにより、検出用パッド７に現れる電位が検出される矩形パッドも、ｃｙの位置からｂｙの位置へ変わる。
このとき、横方向にずれのないアライメント用パッド４は、矩形パッドＣＸで接触することに変わりはない。よって、検出用パッド５では矩形パッドｃｘで所定の電圧が検出される。
【００３４】
また、図８に示すように、ＬＳＩチップに対して各プローブ９、１０、１１が僅かに下方にずれているときには、アライメント用プローブ１０が接触するアライメント用パッド６の矩形パッドは、ＣＹからＤＹに変わる。これにより、検出用パッド７に現れる電位が検出される矩形パッドもｃｙからｄｙに変化する。
このとき、横方向にずれのないアライメント用パッド４の矩形パッドは、矩形パッドＣＸで接触することに変わりはない。よって、検出用パッド５では矩形パッドｃｘで所定の電圧が検出される。
【００３５】
また、図９に示すように、ＬＳＩチップ２に対して各プローブ９、１０、１１が僅かに左方にずれているときには、アライメント用プローブ１０が接触するアライメント用パッド４の矩形パッドは、ＣＸからＤＸに変わる。これにより、検出用パッド５に現れる電位が検出される矩形パッドもｃＸからｄＸに変化する。
このとき、上下方向にずれのないアライメント用パッド６は、矩形パッドＣＹで接触することに変わりはない。よって、検出用パッド７では矩形パッドｃｙで電圧が検出される。
【００３６】
また、図１０に示すように、ＬＳＩチップ２に対して各プローブ９、１０、１１が僅かに右方にずれているときには、アライメント用プローブ１０が接触するアライメント用パッド４の矩形パッドは、ＣＸからＢＸに変化する。これにより、検出用パッド５に現れる電位が検出される矩形パッドもｃｘからｂＸに変化する。
【００３７】
さらに、図１１に示すように、ＬＳＩチップ２に対して各プローブ９、１０、１１が極端に左右、上下方向にずれたため、通常の入力端子や電源端子となるパッド３に接触すべきプローブ９がパッド３から外れるときには、アライメント用プローブ１０がアライメント用パッド４、６から完全に外れる状態となり、検出用パッド５、７のいずれの矩形パッドにも電圧値は現れない。検出用プローブ１１も検出用パッド５、７から外れることから検出パッド用プローブ１１を介してテスターで測定される電位は全てオープンとなる。
【００３８】
なお、このように、アライメント位置が大きくずれた場合には、警告や注意喚起表示を行うころが好ましい。また、プロービング過程をエラー終了するようにしても良い。
【００３９】
また、右斜め上方向、左斜め上方向、右斜め下方向、左斜め下方向、右回転方向、左回転方向にずれた場合も、上記同様にしてアライメント位置ずれを検出する。アライメント位置ずれについて、どの位置の検出パッドから印加電圧が現れるかを表１に示す。
【００４０】
【表１】
2008071999.tif 000003
【００４１】
このように、ＬＳＩチップ２に対してプローブ９、１０、１１の相対的な位置がずれている場合、検出用パッド５、７においては、良好な位置合わせ状態の場合に測定される矩形パッドとは異なった位置の矩形パッドに測定される電圧値が現れる。また、位置ずれの方向及び位置ずれの程度が通常パッド３から外れた場合、検出用パッド５、７に電圧値は現れない。よって、図６〜図１１に示すように、検出用パッド５、７内の矩形パッドには、位置ずれ状態に応じた位置に電圧が現れるため、容易に位置ずれの良否、およびその程度（方向及び距離）を判断できる。
【００４２】
また、プローブ９は経時的に摩耗損滅するが、これが摩耗した場合には、プローブ９を正しく当てたときにアライメント用プローブ１０が接触するアライメント用パッド４、６の矩形パッドの位置が変わるため、これによりプローブ９の摩耗の程度を検出可能である。
さらに、摩耗量のデータを蓄積することにより、プローブ９の交換が必要となる時期を予測できる。
【００４３】
なお、上記実施形態は本発明の好適な実施の一例であり、本発明はこれに限定されることはない。
例えば、アライメント用パッド４、６の形状は、上記の例に限定されるものではない。矩形パッドも、上記の例のように６分割（Ａ〜Ｆ）するだけでなく、任意の数に分割できる。分割数を増やし、それに対応する検出パッドを設ければ、位置合わせの精度を高められる。
【００４４】
また、上記の例では、針がセンターにある状態を初期状態としているが、原点が必ずしもセンターになくても、原点に出力されるデータに対してどれだけずれたかを検出することによって、位置ずれを検出できる。
【００４５】
このように、本発明は様々な変形が可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の好適な実施の形態に係る半導体ウェハの構成を示す図である。
【図２】半導体ウェハから切り出される半導体チップの構成を示す図である。
【図３】アライメント用パッドの構成を示す図である。
【図４】アライメント用パッドと検出用パッドとの接続状態を示す図である。
【図５】アライメント用パッドと検出用パッドとの接続状態を示す図である。
【図６】ＬＳＩチップの位置合わせが正確に行われている場合のプローブのコンタクト位置を示す図である。
【図７】ＬＳＩチップに対して各プローブが僅かに上方にずれている場合のプローブのコンタクト位置を示す図である。
【図８】ＬＳＩチップに対して各プローブが僅かに下方にずれている場合のプローブのコンタクト位置を示す図である。
【図９】ＬＳＩチップに対して各プローブが僅かに左方にずれている場合のプローブのコンタクト位置を示す図である。
【図１０】ＬＳＩチップに対して各プローブが僅かに右方にずれている場合のプローブのコンタクト位置を示す図である。
【図１１】ＬＳＩチップに対して各プローブが大幅に左下方にずれている場合のプローブのコンタクト位置を示す図である。
【符号の説明】
【００４７】
１    半導体ウェハ
２    半導体チップ
３    集積回路内パッド
４、６    アライメント用パッド
５、７    検出用パッド
８    ダイシングライン領域
９    集積回路内パッド用プローブ
１０    アライメントパッド用プローブ
１１    検出パッド用プローブ
【図１】
2008071999.tif 000004
【図２】
2008071999.tif 000005
【図３】
2008071999.tif 000006
【図４】
2008071999.tif 000007
【図５】
2008071999.tif 000008
【図６】
2008071999.tif 000009
【図７】
2008071999.tif 000010
【図８】
2008071999.tif 000011
【図９】
2008071999.tif 000012
【図１０】
2008071999.tif 000013
【図１１】
2008071999.tif 000014