(57)【要約】【課題】端子の数を削減すると共に、ＬＣＤ（１００）の電極間に残留する電荷をなくすこと。【解決手段】本発明のＬＣＤコントローラ（９）では、キースキャンの状態において、複数のセグメント／キーソース制御回路（２０−０〜２０−（Ｎ−１））は、キーソース出力期間（ＴＫ）に、第１キースキャン用パルス信号（ｐｌｓ１）｛例えば、ピーク値が最大値（Ｖｌｃｄ）を示し、それ以外は最小値（Ｖｇｎｄ）を示す｝をそれぞれ複数のセグメント／キーソース端子（ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１））に出力し、第２キースキャン用パルス信号（ｐｌｓ２）｛例えば、ピーク値が最小値（Ｖｇｎｄ）を示し、それ以外は最大値（Ｖｌｃｄ）を示す｝をそれぞれ複数のセグメント／キーソース端子（ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１））に出力する。【選択図】図７Ｂ
2008286890.tif 000002
【特許請求の範囲】
【請求項１】
複数のセグメント／キーソース端子を介してＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）とキーマトリックスとに接続され、表示出力期間とキーソース出力期間とを含む１フレーム分の信号を周期的に出力する複数のセグメント／キーソース制御回路
を具備し、
前記複数のセグメント／キーソース制御回路は、
前記表示出力期間中に、最大値、最小値、及び、前記最大値と前記最小値の間の中間値を示す表示駆動電圧を有するセグメント信号をそれぞれ前記複数のセグメント／キーソース端子に出力し、
前記キーマトリックスが操作されたキースキャンの状態において、前記キーソース出力期間中に、前記最大値と前記最小値の間で変化する第１キースキャン用パルス信号をそれぞれ前記複数のセグメント／キーソース端子に出力し、その後に前記第１キースキャン用パルス信号を反転した第２キースキャン用パルス信号をそれぞれ前記複数のセグメント／キーソース端子に出力する
ＬＣＤコントローラ。
【請求項２】
前記キーソース出力期間は、キーソース前半出力期間とキーソース後半出力期間とを含み、
前記複数のセグメント／キーソース制御回路は、前記キースキャンの状態において、
前記キーソース前半出力期間中に、前記第１キースキャン用パルス信号をそれぞれ前記複数のセグメント／キーソース端子に出力し、
前記キーソース後半出力期間中に、前記第２キースキャン用パルス信号をそれぞれ前記複数のセグメント／キーソース端子に出力する
請求項１に記載のＬＣＤコントローラ。
【請求項３】
前記複数のセグメント／キーソース制御回路は、前記キーマトリックスが操作されていないキー待ちの状態において、
前記キーソース前半出力期間中に、前記最大値と前記最小値の一方を示す第１キー待ち用信号をそれぞれ前記複数のセグメント／キーソース端子に出力し、
前記キーソース後半出力期間中に、前記最大値と前記最小値の他方を示す第２キー待ち用信号をそれぞれ前記複数のセグメント／キーソース端子に出力する
請求項２に記載のＬＣＤコントローラ。
【請求項４】
複数のコモン端子を介して前記ＬＣＤに接続され、前記表示出力期間と前記キーソース出力期間とを含む１フレーム分の信号を周期的に出力する複数のＣＯＭ制御回路を更に具備し、
前記複数のＣＯＭ制御回路は、
前記表示出力期間中に、前記最大値、前記最小値、及び、前記中間値を示す前記表示駆動電圧を有するコモン信号をそれぞれ前記複数のコモン端子に出力し、
前記中間値は、前記最大値と前記最小値の間の第１中間値と、前記最大値から前記第１中間値を減算した第２中間値とを含み、
前記複数のＣＯＭ制御回路は、
前記キーソース前半出力期間中に、前記第１中間値と前記第２中間値の一方を示す第１非表示用信号をそれぞれ前記複数のコモン端子に出力し、
前記キーソース後半出力期間中に、前記第１中間値と前記第２中間値の他方を示す第２非表示用信号をそれぞれ前記複数のコモン端子に出力する
請求項２又は３に記載のＬＣＤコントローラ。
【請求項５】
前記複数のセグメント／キーソース制御回路は、前記キースキャンの状態において、
前記キーソース出力期間中に、前記第１キースキャン用パルス信号をそれぞれ異なるタイミングで前記複数のセグメント／キーソース端子に出力し、前記第２キースキャン用パルス信号をそれぞれ異なるタイミングで前記複数のセグメント／キーソース端子に出力する
請求項１〜４のいずれかに記載のＬＣＤコントローラ。
【請求項６】
前記複数のセグメント／キーソース制御回路は、前記キースキャンの状態において、
複数周期に亘って、前記キーソース出力期間中に、前記第１キースキャン用パルス信号をそれぞれ異なるタイミングで前記複数のセグメント／キーソース端子に出力し、前記第２キースキャン用パルス信号をそれぞれ異なるタイミングで前記複数のセグメント／キーソース端子に出力する
請求項１〜４のいずれかに記載のＬＣＤコントローラ。
【請求項７】
表示出力期間とキーソース出力期間とを含む１フレーム分の信号を周期的に出力する出力ステップ
を具備し、
前記出力ステップは、
前記表示出力期間中に、最大値、最小値、及び、前記最大値と前記最小値の間の中間値を示す表示駆動電圧を有するセグメント信号をそれぞれ複数のセグメント／キーソース端子に出力するセグメント出力ステップと、
キーマトリックスが操作されたキースキャンの状態において、前記キーソース出力期間中に、前記最大値と前記最小値の間で変化する第１キースキャン用パルス信号をそれぞれ前記複数のセグメント／キーソース端子に出力し、その後に前記第１キースキャン用パルス信号を反転した第２キースキャン用パルス信号をそれぞれ前記複数のセグメント／キーソース端子に出力するキーソース出力ステップと
を含むＬＣＤ制御方法。
【請求項８】
前記キーソース出力期間は、キーソース前半出力期間とキーソース後半出力期間とを含み、
前記キーソース出力ステップは、前記キースキャンの状態において、
前記キーソース前半出力期間中に、前記第１キースキャン用パルス信号をそれぞれ前記複数のセグメント／キーソース端子に出力するステップと、
前記キーソース後半出力期間中に、前記第２キースキャン用パルス信号をそれぞれ前記複数のセグメント／キーソース端子に出力するステップと
を含む請求項７に記載のＬＣＤ制御方法。
【請求項９】
前記キーソース出力ステップは、前記キーマトリックスが操作されていないキー待ちの状態において、
前記キーソース前半出力期間中に、前記最大値と前記最小値の一方を示す第１キー待ち用信号をそれぞれ前記複数のセグメント／キーソース端子に出力するステップと、
前記キーソース後半出力期間中に、前記最大値と前記最小値の他方を示す第２キー待ち用信号をそれぞれ前記複数のセグメント／キーソース端子に出力するステップと
を更に含む請求項８に記載のＬＣＤ制御方法。
【請求項１０】
前記出力ステップは、
前記表示出力期間中に、前記最大値、前記最小値、及び、前記中間値を示す前記表示駆動電圧を有するコモン信号をそれぞれ複数のコモン端子に出力するコモン出力ステップ
を更に含み、
前記中間値は、前記最大値と前記最小値の間の第１中間値と、前記最大値から前記第１中間値を減算した第２中間値とを含み、
前記コモン出力ステップは、
前記キーソース前半出力期間中に、前記第１中間値と前記第２中間値の一方を示す第１非表示用信号をそれぞれ前記複数のコモン端子に出力するステップと、
前記キーソース後半出力期間中に、前記第１中間値と前記第２中間値の他方を示す第２非表示用信号をそれぞれ前記複数のコモン端子に出力するステップと
を含む請求項８又は９に記載のＬＣＤ制御方法。
【請求項１１】
前記キーソース出力ステップは、前記キースキャンの状態において、
前記キーソース出力期間中に、前記第１キースキャン用パルス信号をそれぞれ異なるタイミングで前記複数のセグメント／キーソース端子に出力し、前記第２キースキャン用パルス信号をそれぞれ異なるタイミングで前記複数のセグメント／キーソース端子に出力する
請求項７〜１０のいずれかに記載のＬＣＤ制御方法。
【請求項１２】
前記キーソース出力ステップは、前記キースキャンの状態において、
複数周期に亘って、前記キーソース出力期間中に、前記第１キースキャン用パルス信号をそれぞれ異なるタイミングで前記複数のセグメント／キーソース端子に出力し、前記第２キースキャン用パルス信号をそれぞれ異なるタイミングで前記複数のセグメント／キーソース端子に出力する
請求項７〜１０のいずれかに記載のＬＣＤ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、端子を介してキーマトリックスとＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）とに接続されたＬＣＤコントローラに関する。
【背景技術】
【０００２】
ＬＣＤコントローラが適用された一般的な電子機器について説明する。その電子機器は、ＬＣＤとキーマトリックスとマイクロコンピュータとを具備している。
【０００３】
図１Ａは、上記のＬＣＤであるＬＣＤ１００を示している。ＬＣＤ１００は、ＬＣＤ背面電極と、ＬＣＤ前面電極とを有している。Ｍ時分割の場合、ＬＣＤ背面電極は、Ｍ個（Ｍは２以上の整数）の背面電極として分割されている。また、ＬＣＤ前面電極は、Ｎ個（Ｎは２以上の整数）の前面電極として分割されているものとする。
【０００４】
マイクロコンピュータは、コモン（ＣＯＭ）出力としてＭ個のＣＯＭ端子と、セグメント（ＳＥＧ）出力としてＮ個のＳＥＧ端子とを具備している。以下、Ｍ個のＣＯＭ端子、Ｎ個のＳＥＧ端子を、それぞれ、端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）、端子ＳＥＧ０〜ＳＥＧ（Ｎ−１）と称する。端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）は、それぞれ、ＬＣＤ１００のＭ個の背面電極に接続されている。端子ＳＥＧ０〜ＳＥＧ（Ｎ−１）は、それぞれ、ＬＣＤ１００のＮ個の前面電極に接続されている。
【０００５】
マイクロコンピュータは、ＬＣＤコントローラ（図示しない）を具備している。ＬＣＤコントローラは、１フレーム分の信号を周期的に出力するＬＣＤ表示出力処理を実行する。
【０００６】
ＬＣＤ表示出力処理について、一般的に使用される１／３バイアス、Ｍ時分割の場合を例にして説明する。図１Ｂ、図１Ｃに示されるように、１フレームの周期をＴＦとし、時分割の単位時間をＴＬとし、Ｍを４とした場合、ＴＦは、４×ＴＬにより表される。
【０００７】
図１Ｂに示されるように、ＬＣＤコントローラは、コモン信号を端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力する。コモン信号は、最大値Ｖｌｃｄ、最小値Ｖｇｎｄ、及び、最大値Ｖｌｃｄと最小値Ｖｇｎｄの間の中間値を示す表示駆動電圧を有している。表示駆動電圧の最小値Ｖｇｎｄは接地電圧を示している。１／３バイアスの場合、中間値は、１／３Ｖｌｃｄ、２／３Ｖｌｃｄを示している。例えば、ＬＣＤコントローラは、表示駆動電圧の最大値Ｖｌｃｄを１番目からＭ番目までこの順に端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力する。ここで、後述の選択レベルとして表示駆動電圧の最大値Ｖｌｃｄを端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力し、その直後に最小値Ｖｇｎｄを端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力する。また、ＬＣＤコントローラは、非選択レベルとして中間値１／３Ｖｌｃｄを端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力し、その直後に中間値２／３Ｖｌｃｄを端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力する。
【０００８】
図１Ｃに示されるように、ＬＣＤコントローラは、セグメント信号を端子ＳＥＧ０〜ＳＥＧ（Ｎ−１）に出力する。セグメント信号は、最大値Ｖｌｃｄ、最小値Ｖｇｎｄ、及び、中間値１／３Ｖｌｃｄ、２／３Ｖｌｃｄを示す表示駆動電圧を有している。ＬＣＤコントローラは、後述の選択レベルとして表示駆動電圧の最小値Ｖｇｎｄを端子ＳＥＧ０〜ＳＥＧ（Ｎ−１）に出力し、その直後に最大値Ｖｌｃｄを端子ＳＥＧ０〜ＳＥＧ（Ｎ−１）に出力する。また、ＬＣＤコントローラは、非選択レベルとして中間値２／３Ｖｌｃｄを端子ＳＥＧ０〜ＳＥＧ（Ｎ−１）に出力し、その直後に中間値１／３Ｖｌｃｄを端子ＳＥＧ０〜ＳＥＧ（Ｎ−１）に出力する。
【０００９】
ここで、単位時間ＴＬの間に端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に供給される値（Ｖｌｃｄ、Ｖｇｎｄ）（１／３Ｖｌｃｄ、２／３Ｖｌｃｄ）を示すコモン電圧をＶｃｏｍとし、単位時間ＴＬの間に端子ＳＥＧ０〜ＳＥＧ（Ｎ−１）に供給される値Ｖｌｃｄ（Ｖｌｃｄ、Ｖｇｎｄ）（１／３Ｖｌｃｄ、２／３Ｖｌｃｄ）を示すセグメント電圧をＶｓｅｇとする。この場合、単位時間ＴＬにおいて、数１に示される関係を満たしている。これにより、ＬＣＤ１００の電極間に残留する電荷が打ち消される。
【００１０】
【数１】
2008286890.tif 000003
【００１１】
図１Ｄに示されるように、選択レベルとして表示駆動電圧の最大値Ｖｌｃｄが端子ＣＯＭ（Ｉ−１）（Ｉは１≦Ｉ≦Ｍを満たす整数）に供給された場合、ＬＣＤ１００のＭ個の背面電極のうちの、端子ＣＯＭ（Ｉ−１）に対応する背面電極が選択される。また、セグメント信号として表示駆動電圧の最小値Ｖｇｎｄが端子ＳＥＧ（Ｊ−１）（Ｊは１≦Ｊ≦Ｎを満たす整数）に供給された場合、ＬＣＤ１００のＮ個の前面電極のうちの、端子ＳＥＧ（Ｊ−１）に対応する前面電極が選択される。そこで、同時刻に、端子ＣＯＭ（Ｉ−１）に対応する背面電極と、端子ＳＥＧ（Ｊ−１）に対応する前面電極とが選択された場合、その背面電極と前面電極の間で、上記のコモン信号及びセグメント信号に対応する表示データが表示される。それ以外の場合は表示されない。
【００１２】
例えば、図１Ｅに示されるように、同時刻に、端子ＣＯＭ０に表示駆動電圧の最大値Ｖｌｃｄが供給され、端子ＳＥＧ０、ＳＥＧ２、ＳＥＧ３に表示駆動電圧の最小値Ｖｇｎｄが供給されている場合、端子ＣＯＭ０と端子ＳＥＧ０、ＳＥＧ２、ＳＥＧ３に対応する背面電極と前面電極の間で表示データが表示される。同様に、同時刻に、端子ＣＯＭ１に最大値Ｖｌｃｄが供給され、端子ＳＥＧ１、ＳＥＧ２、ＳＥＧ３に最小値Ｖｇｎｄが供給されている場合、端子ＣＯＭ１と端子ＳＥＧ１、ＳＥＧ２、ＳＥＧ３に対応する背面電極と前面電極の間で表示データが表示される。また、同時刻に、端子ＣＯＭ２に最大値Ｖｌｃｄが供給され、端子ＳＥＧ０、ＳＥＧ１に最小値Ｖｇｎｄが供給されている場合、端子ＣＯＭ２と端子ＳＥＧ０、ＳＥＧ１に対応する背面電極と前面電極の間で表示データが表示される。また、同時刻に、端子ＣＯＭ３に最大値Ｖｌｃｄが供給され、端子ＳＥＧ０、ＳＥＧ１、ＳＥＧ３に最小値Ｖｇｎｄが供給されている場合、端子ＣＯＭ３と端子ＳＥＧ０、ＳＥＧ１、ＳＥＧ３に対応する背面電極と前面電極の間で表示データが表示される。
【００１３】
図２Ａは、上記のキーマトリックスであるキーマトリックス２００を示している。キーマトリックス２００は、ｍ行ｎ列（ｍ、ｎは１以上の整数）のキーを有している。
【００１４】
マイクロコンピュータは、更に、キーセンス回路（図示しない）と、ｎ個のキーソース（ＫＳ）端子と、ｍ個のキーリターン（ＫＲ）端子とを具備している。以下、ｎ個のＫＳ端子、ｍ個のＫＲ端子を、それぞれ、端子ＫＳ０〜ＫＳ（ｎ−１）、端子ＫＲ０〜ＫＲ（ｍ−１）と称する。端子ＫＳ０〜ＫＳ（ｎ−１）は、それぞれ、キーマトリックス２００の列に接続されている。端子ＫＲ０〜ＫＲ（ｍ−１）は、それぞれ、キーマトリックス２００の行に接続されている。
【００１５】
端子ＫＲ０〜ＫＲ（ｍ−１）とキーマトリックス２００の行との間には、それぞれ、ｍ個の抵抗素子を介して、電源に接続されている。この場合、端子ＫＲ０〜ＫＲ（ｍ−１）には、電源により表示駆動電圧の最大値Ｖｌｃｄが供給されている。
【００１６】
キーマトリックス２００は、ｉ行目ｊ列目（ｉは１≦ｉ≦ｍを満たす整数、ｊは１≦ｊ≦ｎを満たす整数）のキーが操作されたときにオンし、端子ＫＲ（ｉ−１）と端子ＫＳ（ｊ−１）とを接続するＮチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を更に有している。上記のキーが同時に操作されても問題がないように、端子ＫＳ（ｊ−１）は、Ｎチャネルオープンドレインとして利用される。ｉ行目ｊ列目のキーが操作されたときに、表示駆動電圧の最小値Ｖｇｎｄが端子ＫＳ（ｊ−１）に供給されている場合、端子ＫＲ（ｉ−１）には最小値Ｖｇｎｄが供給される。
【００１７】
キーセンス回路は、キーソース（ＫＳ）出力処理を実行する。以下、ＫＳ出力処理について説明する。
【００１８】
いま、キーマトリックス２００のｍ行ｎ列のキーのいずれも操作されない。この状態をキー待ちの状態と称する。
【００１９】
キー待ちの状態では、図２Ａに示されるように、キーセンス回路は、表示駆動電圧の最小値Ｖｇｎｄを端子ＫＳ０〜ＫＳ（ｎ−１）に出力し続けている。ここで、表示駆動電圧の最大値Ｖｌｃｄを表す信号の信号レベルをハイレベル（Ｈｉ）“１”とし、表示駆動電圧の最小値Ｖｇｎｄを表す信号の信号レベルをロウレベル（Ｌｏｗ）“０”とする。上述のように、端子ＫＲ０〜ＫＲ（ｍ−１）には最大値Ｖｌｃｄが供給されている。端子ＫＲ０〜ＫＲ（ｍ−１）に供給される信号の信号レベルが全て“１”の場合、キーセンス回路は、ｍ行ｎ列のキーのいずれかが操作されていないことを認識している。
【００２０】
利用者によりｉ行目ｊ列目のキーが操作されたときに、ＫＳ出力期間中に最小値Ｖｇｎｄが端子ＫＳ（ｊ−１）に供給されている場合、端子ＫＲ（ｉ−１）には最小値Ｖｇｎｄが供給される。端子ＫＲ（ｉ−１）に供給される信号の信号レベルがＬｏｗ“０”であるため、キーセンス回路は、ｍ行ｎ列のキーの中からｉ行目ｊ列目のキーを、利用者により操作されたキーとして判別する。この場合、割り込みが発生する。
【００２１】
割り込みが発生した場合、キースキャン処理が実行される（これをキースキャンの状態と呼ぶ）。
【００２２】
キースキャンの状態では、図２Ａに示されるように、キーセンス回路は、表示駆動電圧の最大値Ｖｌｃｄ“１”と最小値Ｖｇｎｄ“０”の間で変化するパルス信号ｐｌｓをそれぞれ異なるタイミングで端子ＫＳ０〜ＫＳ（ｎ−１）に出力する。例えば、パルス信号ｐｌｓは、最小値Ｖｇｎｄ“０”を示し、キーセンス回路は、パルス信号ｐｌｓを１番目からｎ番目までこの順に端子ＫＳ０〜ＫＳ（ｎ−１）に出力する。
【００２３】
上記のｍ行ｎ列のキーを３行３列のキーとし、１行目１〜３列目、２行目１〜３列目、３行目１〜３列目をそれぞれＡ〜Ｃボタン、Ｄ〜Ｆボタン、Ｇ〜Ｉボタンであるものとする。この場合、図２Ｂに示されるように、キースキャンの状態において、第１の判定として、マイクロコンピュータは、表示駆動電圧の最小値Ｖｇｎｄ“０”、最大値Ｖｌｃｄ“１”、Ｖｌｃｄ“１”をそれぞれ端子ＫＳ０〜ＫＳ２に出力しているときに（ステップＳ１０１）、端子ＫＲ０に最小値Ｖｇｎｄ“０”が供給されている場合（ステップＳ１０２−ＹＥＳ）、利用者によりＡボタンが操作されたものと判断する（ステップＳ１０３）。第２の判定として、マイクロコンピュータは、最大値Ｖｌｃｄ“１”、最小値Ｖｇｎｄ“０”、最大値Ｖｌｃｄ“１”をそれぞれ端子ＫＳ０〜ＫＳ２に出力しているときに（ステップＳ１０１、Ｓ１０２−ＮＯ、Ｓ１０４）、端子ＫＲ０に最小値Ｖｇｎｄ“０”が供給されている場合（ステップＳ１０５−ＹＥＳ）、利用者によりＢボタンが操作されたものと判断する（ステップＳ１０６）。第３の判定として、マイクロコンピュータは、最大値Ｖｌｃｄ“１”、最大値Ｖｌｃｄ“１”、最小値Ｖｇｎｄ“０”をそれぞれ端子ＫＳ０〜ＫＳ２に出力しているときに（ステップＳ１０１、Ｓ１０２−ＮＯ、Ｓ１０４、Ｓ１０５−ＮＯ、Ｓ１０７）、端子ＫＲ０に最小値Ｖｇｎｄ“０”が供給されている場合（ステップＳ１０８−ＹＥＳ）、利用者によりＣボタンが操作されたものと判断する（ステップＳ１０９）。第４の判定として、マイクロコンピュータは、Ａ〜Ｃボタンが操作されていないものと判断した場合（ステップＳ１１０）、Ｄ〜Ｆボタン、Ｇ〜Ｉボタンについて、上記のステップＳ１０１〜Ｓ１１０を実行する。
【００２４】
以上により、上述の電子機器に必要とされる事項についてまとめると、まず、ＫＳ出力処理に必要とされる事項として、
［Ｉ］  キー待ちの状態では、端子ＫＳ０〜ＫＳ（ｎ−１）に表示駆動電圧の最小値Ｖｇｎｄ“０”を出力し続けて、割り込みの発生を待つこと（ＣＰＵがキースキャンしていない状態）、
［ＩＩ］  キースキャンの状態では、パルス信号ｐｌｓとして表示駆動電圧の最小値Ｖｇｎｄ“０”をそれぞれ異なるタイミングで端子ＫＳ０〜ＫＳ（ｎ−１）に出力すること、
［ＩＩＩ］  キーマトリックス２００のキーが同時に操作されても問題がないこと｛端子ＫＳ０〜ＫＳ（ｎ−１）はＮチャネルオープンドレインでなければならない｝、
が望まれる。
【００２５】
また、１／３バイアスの場合、コモン出力、セグメント出力に必要とされる事項として、
［ＩＶ］  ＬＣＤ１００の電極間で表示データを表示する際、端子ＣＯＭ（Ｉ−１）（Ｉは１≦Ｉ≦Ｍを満たす整数）に表示駆動電圧の最大値Ｖｌｃｄを出力し、端子ＳＥＧ（Ｊ−１）（Ｊは１≦Ｊ≦Ｎを満たす整数）に表示駆動電圧の最小値Ｖｇｎｄを出力すること、
［Ｖ］  ＬＣＤ１００の電極間で表示データを表示しない際、端子ＣＯＭ（Ｉ−１）に表示駆動電圧の中間値１／３Ｖｌｃｄを出力すること（１／３バイアスモード）、
［ＶＩ］  ＬＣＤ１００の電極間の残留電荷をなくすために、１フレームにおいて、上述の数１を満たすこと、
が望まれる。
【００２６】
近年、マイクロコンピュータに使用されるチップやパッケージの小型化が必要とされている。例えば、図３に示されるように、特開平３−２３３６２３号公報には、端子数が削減されたマイクロコンピュータ３００が記載されている。
【００２７】
そのマイクロコンピュータ３００は、端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）と、端子ＫＲ０〜ＫＲ（ｍ−１）とを具備している。また、端子ＳＥＧ０〜ＳＥＧ（Ｎ−１）と端子ＫＳ０〜ＫＳ（ｎ−１）に代えて、Ｎ個のセグメント（ＳＥＧ）／キーソース（ＫＳ）端子を具備している。以下、Ｎ個のＳＥＧ／ＫＳ端子を端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）と称する。ここで、端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）のうちの端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）は、それぞれ、キーマトリックス２００の列に接続されている。このように、端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）は、端子ＳＥＧ０〜ＳＥＧ（Ｎ−１）と端子ＫＳ０〜ＫＳ（ｎ−１）として共有される。
【００２８】
マイクロコンピュータ３００は、更に、端子ＫＲ０〜ＫＲ（ｍ−１）とキーマトリックス２００の行との間にそれぞれ接続されたｍ個の電圧比較回路３０１と、端子ＫＲ０〜ＫＲ（ｍ−１）とｍ個の電圧比較回路３０１との間にそれぞれ接続されたｍ個のフリップフロップ回路３０２とを具備している。ｍ個のフリップフロップ回路３０２はメモリ部として使用される。
【００２９】
マイクロコンピュータ３００は、１フレーム分のコモン信号、セグメント信号を周期的に出力する。この場合、１フレームは、上述のＬＣＤ表示出力処理が実行されるＬＣＤ表示出力期間と、後述のキーソース（ＫＳ）出力処理が実行されるＫＳ出力期間とを含んでいる。
【００３０】
まず、ＬＣＤ表示出力処理が実行される。マイクロコンピュータ３００は、ＬＣＤ表示出力期間中に、コモン信号を端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力し、セグメント信号を端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力する。
【００３１】
次に、ＫＳ出力処理が実行される。
【００３２】
マイクロコンピュータ３００は、例えば奇数番目のフレームのＫＳ出力期間中に、非選択レベルとして表示駆動電圧の中間値１／３Ｖｌｃｄを端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力し、偶数番目のフレームのＫＳ出力期間中に中間値２／３Ｖｌｃｄを端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力する。
【００３３】
マイクロコンピュータ３００は、１番目のフレームのＫＳ出力期間中に、表示駆動電圧の中間値１／３Ｖｌｃｄを端子ＳＥＧ／ＫＳ０に出力し、中間値２／３Ｖｌｃｄをそれ以外の端子ＳＥＧ／ＫＳに出力する。次に、２番目のフレームのＫＳ出力期間中に、表示駆動電圧の中間値２／３Ｖｌｃｄを端子ＳＥＧ／ＫＳ０に出力し、中間値１／３Ｖｌｃｄをそれ以外の端子ＳＥＧ／ＫＳに出力する。同様に、マイクロコンピュータ３００は、（２Ｎ−１）番目のフレームのＫＳ出力期間中に、中間値１／３Ｖｌｃｄを端子ＳＥＧ／ＫＳ（Ｎ−１）に出力し、中間値２／３Ｖｌｃｄをそれ以外の端子ＳＥＧ／ＫＳに出力する。次に、２Ｎ番目のフレームのＫＳ出力期間中に、中間値２／３Ｖｌｃｄを端子ＳＥＧ／ＫＳ（Ｎ−１）に出力し、中間値１／３Ｖｌｃｄをそれ以外の端子ＳＥＧ／ＫＳに出力する。
【００３４】
利用者によりｉ行目ｊ列目（ｉは１≦ｉ≦ｍを満たす整数、ｊは１≦ｊ≦ｎを満たす整数）のキーが操作されたときに、ＫＳ出力期間中に表示駆動電圧の中間値１／３Ｖｌｃｄが端子ＫＳ（ｊ−１）に供給されている場合、第ｉ電圧比較回路３０１には中間値１／３Ｖｌｃｄが供給される。第ｉ電圧比較回路３０１は、その中間値１／３Ｖｌｃｄを最小値Ｖｇｎｄ“０”として第ｉフリップフロップ３０２を介して端子ＫＳ（ｊ−１）に出力し、上記第ｉ電圧比較回路３０１以外の電圧比較回路３０１は、中間値２／３Ｖｌｃｄを最大値Ｖｌｃｄ“１”として上記第ｉフリップフロップ３０２以外のフリップフロップ３０２を介して上記端子ＫＳ（ｊ−１）以外の端子ＫＳに出力する。これにより、マイクロコンピュータ３００は、利用者により操作されたキーを判別する。
【００３５】
【特許文献１】特開平３−２３３６２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００３６】
しかし、マイクロコンピュータ３００では、次のような問題点がある。
【００３７】
まず、第１に、マイクロコンピュータ３００では、上述のように、キースキャンの状態において、利用者により操作されたキーを判別する場合、ＫＳ出力期間中に、表示駆動電圧の一定値（中間値１／３Ｖｌｃｄ又は中間値２／３Ｖｌｃｄ）を端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）を介してキーマトリックス２００に供給する。この場合、上記の一定値は、端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）からＬＣＤ１００にも供給される。このため、ＬＣＤ１００の前面電極に電荷が残留してしまう。このように、端子の数を削減すると共に、ＬＣＤ１００に残留する電荷を低減することが望まれる。
【００３８】
第２に、マイクロコンピュータ３００では、２Ｎ個のフレームを１つの周期として、１番目、３番目、…、（２Ｎ−１）番目のフレームのＫＳ出力期間中に中間値１／３Ｖｌｃｄをそれぞれ端子ＳＥＧ／ＫＳ０、ＳＥＧ／ＫＳ１、…、ＳＥＧ／ＫＳ（Ｎ−１）に出力している。そこで、上記のＮを大きくした場合（端子ＳＥＧ／ＫＳが増えた場合）、キースキャンを実行するのに多大な時間を要する。このため、キーマトリックス２００のキーの中から、利用者により操作されたキーを判別するのにも多大な時間を要し、キースキャンが上手くいかない恐れがある。
【００３９】
第３に、マイクロコンピュータ３００では、中間値１／３Ｖｌｃｄ、中間値２／３Ｖｌｃｄをそれぞれ最小値Ｖｇｎｄ“０”、最大値Ｖｌｃｄ“１”に変換して端子ＫＲ０〜ＫＲ（ｍ−１）に出力するためのｍ個の電圧比較回路３０１が必要になる。
【課題を解決するための手段】
【００４０】
以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００４１】
本発明のＬＣＤコントローラ（８）は、
複数のセグメント／キーソース端子（ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１））を介してＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）（１００）とキーマトリックス（２００）とに接続され、表示出力期間（ＴＦ）とキーソース出力期間（ＴＫ）とを含む１フレーム分の信号を周期的に出力する複数のセグメント／キーソース制御回路（２０−０〜２０−（Ｎ−１））
を具備し、
前記複数のセグメント／キーソース制御回路（２０−０〜２０−（Ｎ−１））は、
前記表示出力期間（ＴＦ）中に、最大値（Ｖｌｃｄ）、最小値（Ｖｇｎｄ）、及び、前記最大値（Ｖｌｃｄ）と前記最小値（Ｖｇｎｄ）の間の中間値（１／３Ｖｌｃｄ、２／３Ｖｌｃｄ）を示す表示駆動電圧を有するセグメント信号をそれぞれ前記複数のセグメント／キーソース端子（ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１））に出力し、
前記キーマトリックス（２００）が操作されたキースキャンの状態において、前記キーソース出力期間（ＴＫ）中に、前記最大値（Ｖｌｃｄ）と前記最小値（Ｖｇｎｄ）の間で変化する第１キースキャン用パルス信号（ｐｌｓ１）をそれぞれ前記複数のセグメント／キーソース端子（ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１））に出力し、その後に前記第１キースキャン用パルス信号（ｐｌｓ１）を反転した第２キースキャン用パルス信号（ｐｌｓ２）をそれぞれ前記複数のセグメント／キーソース端子（ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１））に出力する。
【発明の効果】
【００４２】
以上により、本発明のＬＣＤコントローラ（９）では、キースキャンの状態において、複数のセグメント／キーソース制御回路（２０−０〜２０−（Ｎ−１））は、キーソース出力期間（ＴＫ）に、第１キースキャン用パルス信号（ｐｌｓ１）｛例えば、ピーク値が最大値（Ｖｌｃｄ）を示し、それ以外は最小値（Ｖｇｎｄ）を示す｝をそれぞれ複数のセグメント／キーソース端子（ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１））に出力し、第２キースキャン用パルス信号（ｐｌｓ２）｛例えば、ピーク値が最小値（Ｖｇｎｄ）を示し、それ以外は最大値（Ｖｌｃｄ）を示す｝をそれぞれ複数のセグメント／キーソース端子（ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１））に出力する。
【００４３】
マイクロコンピュータ（１）が、第２キースキャン用パルス信号（ｐｌｓ２）を用いて、利用者により操作されたキーを判別する場合、ＬＣＤコントローラ（９）は、キーソース出力期間（ＴＫ）に、第２キースキャン用パルス信号（ｐｌｓ２）をそれぞれ複数のセグメント／キーソース端子（ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１））を介してキーマトリックス（２００）に供給する。この場合、第２キースキャン用パルス信号（ｐｌｓ２）は、複数のセグメント／キーソース端子（ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１））からＬＣＤ（１００）にも供給される。そこで、本発明のＬＣＤコントローラ（９）では、キーソース出力期間（ＴＫ）中に、第１キースキャン用パルス信号（ｐｌｓ１）をそれぞれ複数のセグメント／キーソース端子（ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１））を介してキーマトリックス（２００）とＬＣＤ（１００）とに供給する。このように、本発明のＬＣＤコントローラ（９）は、キースキャンの状態において、キーソース出力期間（ＴＫ）中に、相反する値｛最大値（Ｖｌｃｄ）、最小値（Ｖｇｎｄ）｝をＬＣＤ（１００）に供給することにより、ＬＣＤ（１００）の前面電極に残留する電荷を打ち消すことができる。
【００４４】
また、本発明のＬＣＤコントローラ（９）では、キースキャンの状態において、１つのフレームのキーソース出力期間（ＴＫ）中に、第１キースキャン用パルス信号（ｐｌｓ１）、第２キースキャン用パルス信号（ｐｌｓ２）を複数のセグメント／キーソース端子（ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１））に出力している。このため、本発明のＬＣＤコントローラ（９）では、従来のＬＣＤコントローラ（マイクロコンピュータ３００）のような２Ｎ個のフレームによりキースキャンを実行する方式に比べて、利用者により操作されたキーを判別するために要する時間を大幅に短縮することができる。
【００４５】
また、本発明のＬＣＤコントローラ（９）では、従来のＬＣＤコントローラ｛マイクロコンピュータ（３００）｝のようなｍ個の電圧比較回路が必要ない。
【発明を実施するための最良の形態】
【００４６】
以下に添付図面を参照して、本発明のＬＣＤコントローラについて詳細に説明する。
【００４７】
図４は、本発明のＬＣＤコントローラ９が適用された電子機器を示している。その電子機器は、ＬＣＤ１００と、キーマトリックス２００と、マイクロコンピュータ１とを具備している。
【００４８】
ＬＣＤ１００は、ＬＣＤ背面電極と、ＬＣＤ前面電極とを有している。Ｍ時分割の場合、ＬＣＤ背面電極は、Ｍ個（Ｍは２以上の整数）の背面電極として分割されている。また、ＬＣＤ前面電極は、Ｎ個（Ｎは２以上の整数）の前面電極として分割されているものとする。
【００４９】
キーマトリックス２００は、ｍ行ｎ列（ｍ、ｎは１以上の整数）のキーを有している。
【００５０】
マイクロコンピュータ１は、Ｍ個のコモン（ＣＯＭ）端子と、Ｎ個のセグメント（ＳＥＧ）／キーソース（ＫＳ）端子と、ｍ個のキーリターン（ＫＲ）端子とを具備している。以下、Ｍ個のＣＯＭ端子、Ｎ個のＳＥＧ／ＫＳ端子、ｍ個のＫＲ端子を、それぞれ、端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）、端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）、端子ＫＲ０〜ＫＲ（ｍ−１）と称する。
【００５１】
端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）は、それぞれ、ＬＣＤ１００のＭ個の背面電極に接続されている。端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）は、それぞれ、ＬＣＤ１００のＮ個の前面電極に接続されている。ここで、端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）のうちの端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）は、それぞれ、キーマトリックス２００の列に接続されている。端子ＫＲ０〜ＫＲ（ｍ−１）は、それぞれ、キーマトリックス２００の行に接続されている。
【００５２】
マイクロコンピュータは、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）２と、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）３と、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）４と、ＬＣＤコントローラ９と、ｍ個のＫＲ入力回路と、割り込み発生回路４０と、内部バス５０とを備えている。以下、ｍ個のＫＲ入力回路をＫＲ入力回路３０−０〜３０−（ｍ−１）と称する。ＣＰＵ２とＲＯＭ３とＲＡＭ４とＬＣＤコントローラ９とＫＲ入力回路３０−０〜３０−（ｍ−１）と割り込み発生回路４０は、内部バス５０に接続されている。
【００５３】
ＬＣＤコントローラ９は、ＬＣＤＲＡＭ５と、キーソース（ＫＳ）レジスタ６と、ＬＣＤ制御回路７と、タイミングコントローラ８とを備えている。ＬＣＤＲＡＭ５とＫＳレジスタ６は、内部バス５０に接続されている。ＬＣＤ制御回路７は、ＬＣＤＲＡＭ５とＫＳレジスタ６とタイミングコントローラ８に接続されている。
【００５４】
ＬＣＤ制御回路７は、Ｍ個のＣＯＭ制御回路と、Ｎ個のＳＥＧ／ＫＳ制御回路とを具備している。以下、Ｍ個のＣＯＭ制御回路、Ｎ個のＳＥＧ／ＫＳ制御回路を、それぞれ、ＣＯＭ制御回路１０−０〜１０−（Ｍ−１）、ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）と称する。ＣＯＭ制御回路１０−０〜１０−（Ｍ−１）は、それぞれ、端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に接続されている。ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）は、それぞれ、端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に接続されている。
【００５５】
ＫＲ入力回路３０−０〜３０−（ｍ−１）は、それぞれ、ＫＲ端子ＫＲ０〜ＫＲ（ｍ−１）に接続されている。ＫＲ入力回路３０−０〜３０−（ｍ−１）は、ＫＲ端子ＫＲ０〜ＫＲ（ｍ−１）を監視し、キーマトリックス２００が操作されたときに監視結果を出力する。ここで、キーマトリックス２００が操作されない状態をキー待ちの状態と称し、キーマトリックス２００が操作された状態をキースキャンの状態と称する。
【００５６】
割り込み発生回路４０は、その入力がＫＲ端子ＫＲ０〜ＫＲ（ｍ−１）に接続され、その出力が内部バス５０に接続されている。割り込み発生回路４０は、監視結果に応じて割込信号を発生する。
【００５７】
ＣＰＵ２は、外部又は内部からのクロック信号ＣＬＫに応じて動作する。ＲＯＭ３には、所定の信号を表す値が格納されている。また、ＣＰＵ２は、上記の割込信号と監視結果に応じて、キーマトリックス２００のｍ行ｎ列のキーの中から、利用者により操作されたｉ行目ｊ列目（ｉは１≦ｉ≦ｍを満たす整数、ｊは１≦ｊ≦ｎを満たす整数）のキーを判別する。
【００５８】
上記の所定の信号は、コモン信号を含んでいる。コモン信号は、後述のＬＣＤ表示出力処理が実行されるときに使用される。このコモン信号は、最大値Ｖｌｃｄ、最小値Ｖｇｎｄ、及び、最大値Ｖｌｃｄと最小値Ｖｇｎｄの間の中間値を示す表示駆動電圧を有している。表示駆動電圧の最小値Ｖｇｎｄは接地電圧を示している。一般的に使用される１／３バイアスの場合、中間値は、１／３Ｖｌｃｄ、２／３Ｖｌｃｄを示している。
【００５９】
所定の信号は、更に、セグメント信号を含んでいる。セグメント信号は、後述のＬＣＤ表示出力処理が実行されるときに使用される。このセグメント信号は、最大値Ｖｌｃｄ、最小値Ｖｇｎｄ、及び、中間値１／３Ｖｌｃｄ、２／３Ｖｌｃｄを示す表示駆動電圧を有している。
【００６０】
所定の信号は、更に、第１非表示用信号と第２非表示用信号とを含んでいる。第１非表示用信号と第２非表示用信号は、後述のキーソース（ＫＳ）出力処理が実行されるときに使用される。第１非表示用信号は、表示駆動電圧の中間値１／３Ｖｌｃｄと中間値２／３Ｖｌｃｄの一方を示し、第２非表示用信号は、中間値１／３Ｖｌｃｄと中間値２／３Ｖｌｃｄの他方を示している。
【００６１】
所定の信号は、更に、第１キー待ち用信号と第２キー待ち用信号とを含んでいる。第１キー待ち用信号と第２キー待ち用信号は、キー待ちの状態において、後述のＫＳ出力処理が実行されるときに使用される。第１キー待ち用信号は、表示駆動電圧の最大値Ｖｌｃｄと最小値Ｖｇｎｄの一方を示し、第２キー待ち用信号は、最大値Ｖｌｃｄと最小値Ｖｇｎｄの他方を示している。第１キー待ち用信号と第２キー待ち用信号は、キー待ちの状態のときに使用される。
【００６２】
所定の信号は、更に、第１キースキャン用パルス信号と第２キースキャン用パルス信号とを含んでいる。第１キースキャン用パルス信号と第２キースキャン用パルス信号は、キースキャンの状態において、後述のＫＳ出力処理が実行されるときに使用される。第１キースキャン用パルス信号は、表示駆動電圧の最大値Ｖｌｃｄと最小値Ｖｇｎｄの間で変化する信号であり、そのピーク値は表示駆動電圧の最大値Ｖｌｃｄと最小値Ｖｇｎｄの一方を示している。第２キースキャン用パルス信号は、第１キースキャン用パルス信号を反転した信号であり、そのピーク値は最大値Ｖｌｃｄと最小値Ｖｇｎｄの他方を示している。
【００６３】
コモン信号と第１非表示用信号と第２非表示用信号は、１フレーム分のコモン出力用の信号として使用される。そのコモン出力用の信号を表す値は、固定値である。セグメント信号と第１キー待ち用信号と第２キー待ち用信号は、１フレーム分のセグメント出力用の信号として使用される。ＣＰＵ２は、そのセグメント出力用の信号を表す値をＬＣＤＲＡＭ５に格納する。
【００６４】
また、割込信号が発生すると、ＣＰＵ２によりキースキャン処理が実行される（これをキースキャンの状態と呼ぶ）。
【００６５】
ＣＰＵ２は、キースキャンの状態において、第１キースキャン用パルス信号を表す値と第２キースキャン用パルス信号を表す値とをＫＳレジスタ６に格納する。ＫＳレジスタ６は、ＫＳ前半レジスタ６１と、ＫＳ後半レジスタ６２とを備えている。ＫＳ前半レジスタ６１には、第１キースキャン用パルス信号が格納される。ＫＳ後半レジスタ６２には、第２キースキャン用パルス信号が格納される。
【００６６】
１フレームは、後述のＬＣＤ表示出力処理が実行されるＬＣＤ表示出力期間と、後述のＫＳ出力処理が実行されるＫＳ出力期間とを含んでいる。また、ＫＳ出力期間は、ＫＳ前半出力期間とＫＳ後半出力期間とを含んでいる。
【００６７】
ＬＣＤ表示出力処理とＫＳ出力処理について、１／３バイアス、Ｍ時分割の場合を例にして説明する。
【００６８】
ＬＣＤ表示出力期間に対応する時間をＴＦとし、ＫＳ出力期間に対応する時間をＴＫとし、１フレームの周期をＴＦＫ＝ＴＦ＋ＴＫとし、時分割の単位時間をＴＬ（ＴＬ＝ＴＫ）とし、Ｍを４とした場合、ＴＦＫは、ＴＦ＋ＴＫ＝｛４×ＴＬ｝＋ＴＬ＝５×ＴＬにより表される。また、ＫＳ出力期間のＫＳ前半出力期間に対応する時間をＴＫ１とし、ＫＳ出力期間のＫＳ後半出力期間に対応する時間をＴＫ２とした場合、ＴＫ１、ＴＫ２は時間１／２ＴＬに対応する。
【００６９】
タイミングコントローラ８は、クロック信号ＣＬＫに応じて制御信号Ｓｋｓ、Ｓｋｓ１、Ｓｋｓ２をＬＣＤ制御回路７に出力する。タイミングコントローラ８は、時間１／２ＴＬを１カウントとした場合、（２Ｍ＋２）カウントを１フレームとして、制御信号Ｓｋｓ、Ｓｋｓ１、Ｓｋｓ２を出力する。
【００７０】
まず、制御信号Ｓｋｓ、Ｓｋｓ１、Ｓｋｓ２の信号レベルがロウレベル“Ｌｏｗ”である。タイミングコントローラ８は、２Ｍ回カウントとしたときに、制御信号Ｓｋｓ、Ｓｋｓ１の信号レベルをハイレベル“Ｈｉ”にし、制御信号Ｓｋｓ２の信号レベル“Ｌｏｗ”を維持する。１カウント目から２Ｍカウント目までの時間は、上記のＬＣＤ表示出力期間に対応する。
【００７１】
タイミングコントローラ８は、（２Ｍ＋１）回カウントとしたときに、制御信号Ｓｋｓの信号レベル“Ｈｉ”を維持し、制御信号Ｓｋｓ１の信号レベルをロウレベル“Ｌｏｗ”にし、制御信号Ｓｋｓ２の信号レベルをハイレベル“Ｈｉ”にする。２Ｍカウント目から（２Ｍ＋１）カウント目までの時間は、上記のＫＳ前半出力期間に対応する。
【００７２】
タイミングコントローラ８は、（２Ｍ＋２）回カウントとしたときに、制御信号Ｓｋｓ１の信号レベル“Ｌｏｗ”を維持し、制御信号Ｓｋｓ、Ｓｋｓ２の信号レベルをロウレベル“Ｌｏｗ”にする。（２Ｍ＋１）カウント目から（２Ｍ＋２）カウント目までの時間は、上記のＫＳ後半出力期間に対応する。
【００７３】
ＣＯＭ制御回路１０−０〜１０−（Ｍ−１）について、一例を挙げて説明する。図５に示されるように、ＣＯＭ制御回路１０−（Ｉ−１）（Ｉは１≦Ｉ≦Ｍを満たす整数）は、電圧制御回路１１を備えている。電圧制御回路１１は、表示駆動電圧の最大値Ｖｌｃｄを発生する第１電源と、表示駆動電圧の最小値Ｖｇｎｄを発生する第２電源との間に設けられ、最大値Ｖｌｃｄ、中間値１／３Ｖｌｃｄ、２／３Ｖｌｃｄ、最小値Ｖｇｎｄを生成する。電圧制御回路１１は、その入力がＬＣＤＲＡＭ５に接続され、その出力が端子ＣＯＭ（Ｉ−１）に接続されている。また、電圧制御回路１１はタイミングコントローラ８に接続され、電圧制御回路１１には、タイミングコントローラ８からのクロック信号ＣＬＫと制御信号Ｓｋｓ、Ｓｋｓ１、Ｓｋｓ２とが供給される。
【００７４】
ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）について、一例を挙げて説明する。図６に示されるように、ＳＥＧ／ＫＳ制御回路２０−（Ｊ−１）（Ｊは１≦Ｊ≦Ｎを満たす整数）は、電圧制御回路２１と、キースキャン制御回路２２とを備えている。電圧制御回路２１は、表示駆動電圧の最大値Ｖｌｃｄを発生する第１電源と、表示駆動電圧の最小値Ｖｇｎｄを発生する第２電源との間に設けられ、最大値Ｖｌｃｄ、中間値１／３Ｖｌｃｄ、２／３Ｖｌｃｄ、最小値Ｖｇｎｄを生成する。電圧制御回路２１は、その入力がＬＣＤＲＡＭ５に接続され、その出力がキースキャン制御回路２２を介して端子ＳＥＧ／ＫＳ（ｊ−１）に接続されている。また、電圧制御回路２１はタイミングコントローラ８に接続され、電圧制御回路２１には、タイミングコントローラ８からのクロック信号ＣＬＫと制御信号Ｓｋｓ、Ｓｋｓ１、Ｓｋｓ２とが供給される。キースキャン制御回路２２は、その入力がＫＳ前半レジスタ６１、ＫＳ後半レジスタ６２に接続され、その出力が端子ＳＥＧ／ＫＳ（ｊ−１）に接続されている。また、キースキャン制御回路２２はタイミングコントローラ８に接続され、キースキャン制御回路２２には、タイミングコントローラ８からの制御信号Ｓｋｓ、Ｓｋｓ１、Ｓｋｓ２が供給される。
【００７５】
キースキャン制御回路２２は、インバータ回路ＩＮＶ１〜ＩＮＶ３と、アンド回路ＡＮＤ１、ＡＮＤ２と、オア回路ＯＲ１、ＯＲ２と、ノア回路ＮＯＲと、Ｎチャネル型のＭＯＳＦＥＴ（以下、トランジスタ）ＮＴ１〜ＮＴ２とを備えている。アンド回路ＡＮＤ１は、その入力がＫＳ前半レジスタ６１とタイミングコントローラ８とに接続され、タイミングコントローラ８から制御信号Ｓｋｓ１が供給される。ノア回路ＮＯＲは、その入力がアンド回路ＡＮＤ１の出力とタイミングコントローラ８とに接続され、タイミングコントローラ８から制御信号Ｓｋｓ２が供給される。インバータ回路ＩＮＶ１は、その入力がＫＳ後半レジスタ６２に接続されている。アンド回路ＡＮＤ２は、その入力がインバータ回路ＩＮＶ１の出力とタイミングコントローラ８とに接続され、タイミングコントローラ８から制御信号Ｓｋｓ２が供給される。オア回路ＯＲ１は、その入力がアンド回路ＡＮＤ２の出力とタイミングコントローラ８とに接続され、タイミングコントローラ８から制御信号Ｓｋｓ１が供給される。オア回路ＯＲ２は、その入力がノア回路ＮＯＲの出力とアンド回路ＡＮＤ２の出力とに接続されている。インバータ回路ＩＮＶ２は、その入力がオア回路ＯＲ２の出力に接続されている。インバータ回路ＩＮＶ２は、上記の第１電源と第２電源との間に設けられたＰチャネル型のＭＯＳＦＥＴ（以下、トランジスタ）ＩＰＴと、トランジスタＩＰＴ１と第２電源との間に設けられたＮチャネル型のＭＯＳＦＥＴ（以下、トランジスタ）ＩＮＴとを備えている。インバータ回路ＩＮＶ２は、トランジスタＩＰＴ１のゲートとトランジスタＩＮＴ１のゲートとを入力とし、トランジスタＩＰＴ１のドレインとトランジスタＩＮＴ１のドレインとを出力としている。インバータ回路ＩＮＶ３は、その入力がタイミングコントローラ８に接続され、タイミングコントローラ８から制御信号Ｓｋｓが供給される。トランジスタＮＴ１は、電圧制御回路２１と端子ＳＥＧ／ＫＳ（ｊ−１）との間に設けられ、そのゲートがインバータ回路ＩＮＶ３の出力に接続されている。トランジスタＮＴ２は、その入力がインバータ回路ＩＮＶ２の出力と端子ＳＥＧ／ＫＳ（ｊ−１）との間に設けられ、そのゲートがタイミングコントローラ８に接続され、タイミングコントローラ８から制御信号Ｓｋｓが供給される。
【００７６】
ＣＯＭ制御回路１０−０〜１０−（Ｍ−１）、ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）は、タイミングコントローラ８からの制御信号Ｓｋｓ“Ｌｏｗ”に応じて、ＬＣＤ表示出力処理を実行する。
【００７７】
この場合、図７Ａに示されるように、ＣＯＭ制御回路１０−０〜１０−（Ｍ−１）の電圧制御回路１１は、ＬＣＤ表示出力期間中に、コモン信号を表す値を端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力する。上述のように、コモン信号は、最大値Ｖｌｃｄ、最小値Ｖｇｎｄ、及び、中間値１／３Ｖｌｃｄ、２／３Ｖｌｃｄを示す表示駆動電圧を有している。ＣＯＭ制御回路１０−０〜１０−（Ｍ−１）の電圧制御回路１１は、例えば、表示駆動電圧の最大値Ｖｌｃｄを１番目からＭ番目までこの順に端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力する。ここで、ＣＯＭ制御回路１０−０〜１０−（Ｍ−１）の電圧制御回路１１は、選択レベルとして表示駆動電圧の最大値Ｖｌｃｄをそれぞれ端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力し、その直後に最小値Ｖｇｎｄをそれぞれ端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力する。また、ＣＯＭ制御回路１０−０〜１０−（Ｍ−１）の電圧制御回路１１は、非選択レベルとして中間値１／３Ｖｌｃｄをそれぞれ端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力し、その直後に中間値２／３Ｖｌｃｄをそれぞれ端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力する。
【００７８】
ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）の電圧制御回路２１は、ＬＣＤ表示出力期間中に、セグメント信号を表す値をＬＣＤＲＡＭ５から読み出して端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力する。上述のように、セグメント信号は、最大値Ｖｌｃｄ、最小値Ｖｇｎｄ、及び、中間値１／３Ｖｌｃｄ、２／３Ｖｌｃｄを示す表示駆動電圧を有している。ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）の電圧制御回路２１は、選択レベルとして表示駆動電圧の最小値Ｖｇｎｄをそれぞれ端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力し、その直後に最大値Ｖｌｃｄをそれぞれ端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力する。また、ＬＣＤコントローラは、非選択レベルとして中間値２／３Ｖｌｃｄをそれぞれ端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力し、その直後に中間値１／３Ｖｌｃｄをそれぞれ端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力する。
【００７９】
ここで、単位時間ＴＬの間に端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に供給される値（Ｖｌｃｄ、Ｖｇｎｄ）（１／３Ｖｌｃｄ、２／３Ｖｌｃｄ）を示すコモン電圧をＶｃｏｍとする。同様に、単位時間ＴＬの間に端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に供給される値（Ｖｌｃｄ、Ｖｇｎｄ）（１／３Ｖｌｃｄ、２／３Ｖｌｃｄ）を示すセグメント電圧をＶｓｅｇとする。この場合、単位時間ＴＬにおいて、前述の数１に示される関係を満たしている。これにより、ＬＣＤ１００の電極間に残留する電荷が打ち消される。
【００８０】
選択レベルとして表示駆動電圧の最大値Ｖｌｃｄが端子ＣＯＭ（Ｉ−１）（Ｉは１≦Ｉ≦Ｍを満たす整数）に供給された場合、ＬＣＤ１００のＭ個の背面電極のうちの、端子ＣＯＭ（Ｉ−１）に対応する背面電極が選択される。また、セグメント信号として表示駆動電圧の最小値Ｖｇｎｄが端子ＳＥＧ／ＫＳ（Ｊ−１）（Ｊは１≦Ｊ≦Ｎを満たす整数）に供給された場合、ＬＣＤ１００のＮ個の前面電極のうちの、端子ＳＥＧ／ＫＳ（Ｊ−１）に対応する前面電極が選択される。そこで、同時刻に、端子ＣＯＭ（Ｉ−１）に対応する背面電極と、端子ＳＥＧ／ＫＳ（Ｊ−１）に対応する前面電極とが選択された場合、その背面電極と前面電極の間で、上記のコモン信号及びセグメント信号に対応する表示データが表示される。それ以外の場合は表示されない。
【００８１】
ＣＯＭ制御回路１０−０〜１０−（Ｍ−１）、ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）は、タイミングコントローラ８からの制御信号Ｓｋｓ“Ｈｉ”に応じて、ＫＳ出力処理を実行する。
【００８２】
ここで、ＫＳ前半レジスタ６１、ＫＳ後半レジスタ６２にそれぞれ第１キースキャン用パルス信号、第２キースキャン用パルス信号が格納されていないものとする。この場合、キー待ちの状態である。
【００８３】
図７Ａに示されるように、ＣＯＭ制御回路１０−０〜１０−（Ｍ−１）の電圧制御回路１１は、キー待ちの状態において、ＫＳ出力期間中に、第１非表示用信号、第２非表示用信号を表す値を端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力する。例えば、第１非表示用信号、第２非表示用信号は、それぞれ、表示駆動電圧の中間値１／３Ｖｌｃｄ、中間値２／３Ｖｌｃｄを示している。ＣＯＭ制御回路１０−０〜１０−（Ｍ−１）の電圧制御回路１１は、制御信号Ｓｋｓ１“Ｈｉ”、Ｓｋｓ２“Ｌｏｗ”に応じて、ＫＳ前半出力期間中に、表示駆動電圧の中間値１／３Ｖｌｃｄを端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力する。その後、ＣＯＭ制御回路１０−０〜１０−（Ｍ−１）の電圧制御回路１１は、制御信号Ｓｋｓ１“Ｌｏｗ”、Ｓｋｓ２“Ｈｉ”に応じて、ＫＳ後半出力期間中に、表示駆動電圧の中間値２／３Ｖｌｃｄを端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力する。
【００８４】
ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）のキースキャン制御回路２２は、キー待ちの状態において、ＫＳ出力期間中に、第１キー待ち用信号、第２キー待ち用信号を表す値をＬＣＤＲＡＭ５から読み出して端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力する。例えば、第１キー待ち用信号、第２キー待ち用信号は、それぞれ、表示駆動電圧の最小値Ｖｇｎｄ、最大値Ｖｌｃｄを示している。ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）のキースキャン制御回路２２は、制御信号Ｓｋｓ１“Ｈｉ”、Ｓｋｓ２“Ｌｏｗ”に応じて、ＫＳ前半出力期間中に、表示駆動電圧の最小値Ｖｇｎｄを端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力する。その後、ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）のキースキャン制御回路２２は、制御信号Ｓｋｓ１“Ｌｏｗ”、Ｓｋｓ２“Ｈｉ”に応じて、ＫＳ後半出力期間中に、表示駆動電圧の最大値Ｖｌｃｄを端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力する。単位時間ＴＬの間に相反する値（最大値Ｖｌｃｄ、最小値Ｖｇｎｄ）が端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に供給されることにより、ＬＣＤ１００の前面電極に残留する電荷が打ち消される。
【００８５】
ここで、単位時間ＴＬの間に端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に供給される値（１／３Ｖｌｃｄ、２／３Ｖｌｃｄ）を示すコモン電圧をＶｃｏｍとし、単位時間ＴＬの間に端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に供給される値（Ｖｌｃｄ、Ｖｇｎｄ）を示すセグメント電圧をＶｓｅｇとする。この場合、ＫＳ出力期間（単位時間ＴＬ）において、前述の数１に示される関係を満たしている。これにより、ＬＣＤ１００の電極間に残留する電荷が打ち消される。
【００８６】
また、１／３バイアスにおいて中間値１／３Ｖｌｃｄを非表示とする場合、キー待ちの状態において、ＫＳ出力期間のＫＳ前半出力期間中に、第１キー待ち用信号（最小値Ｖｇｎｄ）に対して第１非表示用信号（中間値１／３Ｖｌｃｄ）が出力され、ＫＳ後半出力期間中に、第２キー待ち用信号（最大値Ｖｌｃｄ）に対して第２非表示用信号（中間値２／３Ｖｌｃｄ）が出力される。これにより、ＫＳ出力期間（単位時間ＴＬ）において、｜Ｖｃｏｍ−Ｖｓｅｇ｜＝１／３（非表示）という関係を満たしている。
【００８７】
キーマトリックス２００のキーが操作されているものとする。この場合、割り込み発生回路４０により割込信号が発生する。この割込信号が発生すると、ＣＰＵ２によりキースキャン処理が実行される（キースキャンの状態）。ＣＰＵ２は、キースキャンの状態において、第１キースキャン用パルス信号、第２キースキャン用パルス信号を表す値をそれぞれＫＳ前半レジスタ６１、ＫＳ後半レジスタ６２に格納する。
【００８８】
図７Ｂに示されるように、ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）のキースキャン制御回路２２は、キースキャンの状態において、ＫＳ出力期間中に、第１キースキャン用パルス信号、第２キースキャン用パルス信号を表す値をそれぞれＫＳ前半レジスタ６１、ＫＳ後半レジスタ６２から読み出して端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力する。第１キースキャン用パルス信号、第２キースキャン用パルス信号を、それぞれ、第１キースキャン用パルス信号ｐｌｓ１、第２キースキャン用パルス信号ｐｌｓ２と称する。上述のように、第１キースキャン用パルス信号ｐｌｓ１は、表示駆動電圧の最大値Ｖｌｃｄと最小値Ｖｇｎｄの間で変化し、第２キースキャン用パルス信号ｐｌｓ２は、第１キースキャン用パルス信号ｐｌｓ１の反転信号である。例えば、第１キースキャン用パルス信号ｐｌｓ１、第２キースキャン用パルス信号が示すピーク値は、それぞれ、表示駆動電圧の最大値Ｖｌｃｄ、最小値Ｖｇｎｄであるものとする。ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）のキースキャン制御回路２２は、制御信号Ｓｋｓ１“Ｈｉ”、Ｓｋｓ２“Ｌｏｗ”に応じて、ＫＳ前半出力期間中に、表示駆動電圧の最大値Ｖｌｃｄをそれぞれ異なるタイミングで端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力する。その後、ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）のキースキャン制御回路２２は、制御信号Ｓｋｓ１“Ｌｏｗ”、Ｓｋｓ２“Ｈｉ”に応じて、ＫＳ後半出力期間中に、表示駆動電圧の最小値Ｖｇｎｄをそれぞれ異なるタイミングで端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力する。単位時間ＴＬの間に相反する値（最大値Ｖｌｃｄ、最小値Ｖｇｎｄ）が端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に供給されることにより、ＬＣＤ１００の前面電極に残留する電荷が打ち消される。
【００８９】
ここで、単位時間ＴＬの間に端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に供給される値（１／３Ｖｌｃｄ、２／３Ｖｌｃｄ）を示すコモン電圧をＶｃｏｍとし、単位時間ＴＬの間に端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に供給される値（Ｖｌｃｄ、Ｖｇｎｄ）を示すセグメント電圧をＶｓｅｇとする。この場合、ＫＳ出力期間（単位時間ＴＬ）において、前述の数１に示される関係を満たしている。これにより、ＬＣＤ１００の電極間に残留する電荷が打ち消される。
【００９０】
また、１／３バイアスにおいて中間値１／３Ｖｌｃｄを非表示とする場合、キースキャンの状態において、ＫＳ出力期間のＫＳ前半出力期間中に、第１キースキャン用パルス信号ｐｌｓ１（ピーク値が最大値Ｖｌｃｄを示し、それ以外は最小値Ｖｇｎｄを示す）に対して第１非表示用信号（中間値１／３Ｖｌｃｄ）が出力され、ＫＳ後半出力期間中に、第２キースキャン用パルス信号ｐｌｓ２（ピーク値が最小値Ｖｇｎｄを示し、それ以外は最大値Ｖｌｃｄを示す）に対して第２非表示用信号（中間値２／３Ｖｌｃｄ）が出力される。この場合、第１キースキャン用パルス信号ｐｌｓ１、第２キースキャン用パルス信号ｐｌｓ２が出力されたときに｜Ｖｃｏｍ−Ｖｓｅｇ｜＝２／３という関係であるが、利用者によりキーが操作されたときだけ、キー待ちの状態からキースキャンの状態に移行される。このように、キースキャンの状態は、キーマトリックス２００のキーが操作された後の１回もしくは数回のみしか行う必要がないため、ほとんどの状態がキー待ちの状態である。即ち、ほとんどの状態で、キー待ちの状態における｜Ｖｃｏｍ−Ｖｓｅｇ｜＝１／３（非表示）という関係を満たしている。
【００９１】
第１キースキャン用パルス信号、第２キースキャン用パルス信号が出力されるタイミングについて詳細に説明する。
【００９２】
例えば、ＫＳ出力期間のＫＳ前半出力期間に対応する時間ＴＫ１と、ＫＳ後半出力期間に対応する時間ＴＫ２とを１０分割したものとする。この場合、ＫＳ前半出力期間、ＫＳ後半出力期間は、それぞれ、時間ＴＫ１（１／１０）〜ＴＫ１（１０／１０）、ＴＫ２（１／１０）〜ＴＫ２（１０／１０）により表され、例えば、偶数（２／１０、４／１０、…）の場合に第１キースキャン用パルス信号、第２キースキャン用パルス信号が出力されるものとする。このとき、ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）のキースキャン制御回路２２は、ＫＳ前半出力期間中に、表示駆動電圧の最大値Ｖｌｃｄを１番目からＮ番目までこの順に端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力し、ＫＳ後半出力期間中に、表示駆動電圧の最小値Ｖｇｎｄを１番目からＮ番目までこの順に端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力するものとする。また、上記Ｎが４であるものとする。
【００９３】
まず、キースキャンの状態において、ＫＳ前半出力期間の時間ＴＫ１（１／１０）（３／１０）（５／１０）（７／１０）（９／１０）（１０／１０）のとき、ＣＰＵ２は、データ“０、０、０、０”を表すデータ列をＫＳ前半レジスタ６１に格納する。データ“０”は、表示駆動電圧の最小値Ｖｇｎｄを表している。このとき、ＳＥＧ／ＫＳ制御回路２０−０〜２０−３のキースキャン制御回路２２は、データ列“０、０、０、０”をＫＳ前半レジスタ６１から読み出して、表示駆動電圧の最小値Ｖｇｎｄを端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ３に出力する。
【００９４】
ＫＳ前半出力期間の時間ＴＫ１（２／１０）のとき、ＣＰＵ２は、データ“１、０、０、０”を表すデータ列をＫＳ前半レジスタ６１に格納する。データ“１”は、表示駆動電圧の最大値Ｖｌｃｄを表し、第１キースキャン用パルス信号ｐｌｓ１に対応する。このとき、ＳＥＧ／ＫＳ制御回路２０−０〜２０−３のキースキャン制御回路２２は、データ列“１、０、０、０”をＫＳ前半レジスタ６１から読み出して、表示駆動電圧の最大値Ｖｌｃｄ、最小値Ｖｇｎｄ、最小値Ｖｇｎｄ、最小値Ｖｇｎｄをそれぞれ端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ３に出力する。
【００９５】
ＫＳ前半出力期間の時間ＴＫ１（４／１０）のとき、ＣＰＵ２は、データ“０、１、０、０”を表すデータ列をＫＳ前半レジスタ６１に格納する。このとき、ＳＥＧ／ＫＳ制御回路２０−０〜２０−３のキースキャン制御回路２２は、データ列“０、１、０、０”をＫＳ前半レジスタ６１から読み出して、表示駆動電圧の最小値Ｖｇｎｄ、最大値Ｖｌｃｄ、最小値Ｖｇｎｄ、最小値Ｖｇｎｄをそれぞれ端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ３に出力する。
【００９６】
ＫＳ前半出力期間の時間ＴＫ１（６／１０）のとき、ＣＰＵ２は、データ“０、０、１、０”を表すデータ列をＫＳ前半レジスタ６１に格納する。このとき、ＳＥＧ／ＫＳ制御回路２０−０〜２０−３のキースキャン制御回路２２は、データ列“０、０、１、０”をＫＳ前半レジスタ６１から読み出して、表示駆動電圧の最小値Ｖｇｎｄ、最小値Ｖｇｎｄ、最大値Ｖｌｃｄ、最小値Ｖｇｎｄをそれぞれ端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ３に出力する。
【００９７】
ＫＳ前半出力期間の時間ＴＫ１（８／１０）のとき、ＣＰＵ２は、データ“０、０、０、１”を表すデータ列をＫＳ前半レジスタ６１に格納する。このとき、ＳＥＧ／ＫＳ制御回路２０−０〜２０−３のキースキャン制御回路２２は、データ列“０、０、０、１”をＫＳ前半レジスタ６１から読み出して、表示駆動電圧の最小値Ｖｇｎｄ、最小値Ｖｇｎｄ、最小値Ｖｇｎｄ、最大値Ｖｌｃｄをそれぞれ端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ３に出力する。
【００９８】
次に、ＫＳ後半出力期間の時間ＴＫ２（１／１０）（３／１０）（５／１０）（７／１０）（９／１０）（１０／１０）のとき、ＣＰＵ２は、データ“１、１、１、１”を表すデータ列をＫＳ後半レジスタ６２に格納する。このとき、ＳＥＧ／ＫＳ制御回路２０−０〜２０−３のキースキャン制御回路２２は、データ列“１、１、１、１”をＫＳ後半レジスタ６２から読み出して、表示駆動電圧の最大値Ｖｌｃｄを端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ３に出力する。
【００９９】
ＫＳ後半出力期間の時間ＴＫ２（２／１０）のとき、ＣＰＵ２は、データ“０、１、１、１”を表すデータ列をＫＳ後半レジスタ６２に格納する。データ“０”は、第２キースキャン用パルス信号ｐｌｓ２に対応する。このとき、ＳＥＧ／ＫＳ制御回路２０−０〜２０−３のキースキャン制御回路２２は、データ列“０、１、１、１”をＫＳ後半レジスタ６２から読み出して、表示駆動電圧の最小値Ｖｇｎｄ、最大値Ｖｌｃｄ、最大値Ｖｌｃｄ、最大値Ｖｌｃｄをそれぞれ端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ３に出力する。
【０１００】
ＫＳ後半出力期間の時間ＴＫ２（４／１０）のとき、ＣＰＵ２は、データ“１、０、１、１”を表すデータ列をＫＳ後半レジスタ６２に格納する。このとき、ＳＥＧ／ＫＳ制御回路２０−０〜２０−３のキースキャン制御回路２２は、データ列“１、０、１、１”をＫＳ後半レジスタ６２から読み出して、表示駆動電圧の最大値Ｖｌｃｄ、最小値Ｖｇｎｄ、最大値Ｖｌｃｄ、最大値Ｖｌｃｄをそれぞれ端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ３に出力する。
【０１０１】
ＫＳ後半出力期間の時間ＴＫ２（６／１０）のとき、ＣＰＵ２は、データ“１、１、０、１”を表すデータ列をＫＳ後半レジスタ６２に格納する。このとき、ＳＥＧ／ＫＳ制御回路２０−０〜２０−３のキースキャン制御回路２２は、データ列“１、１、０、１”をＫＳ後半レジスタ６２から読み出して、表示駆動電圧の最大値Ｖｌｃｄ、最大値Ｖｌｃｄ、最小値Ｖｇｎｄ、最大値Ｖｌｃｄをそれぞれ端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ３に出力する。
【０１０２】
ＫＳ後半出力期間の時間ＴＫ２（８／１０）のとき、ＣＰＵ２は、データ“１、１、１、０”を表すデータ列をＫＳ後半レジスタ６２に格納する。このとき、ＳＥＧ／ＫＳ制御回路２０−０〜２０−３のキースキャン制御回路２２は、データ列“１、１、１、０”をＫＳ後半レジスタ６２から読み出して、表示駆動電圧の最大値Ｖｌｃｄ、最大値Ｖｌｃｄ、最大値Ｖｌｃｄ、最小値Ｖｇｎｄをそれぞれ端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ３に出力する。
【０１０３】
次に、キースキャンについて説明する。
【０１０４】
キーマトリックス２００は、ｉ行目ｊ列目（ｉは１≦ｉ≦ｍを満たす整数、ｊは１≦ｊ≦ｎを満たす整数）のキーが操作されたときにオンし、端子ＫＲ（ｉ−１）と端子ＳＥＧ／ＫＳ（ｊ−１）とを接続するＮチャネル型のＭＯＳＦＥＴを更に有している。上記のキーが同時に操作されても問題がないように、端子ＳＥＧ／ＫＳ（ｊ−１）は、Ｎチャネルオープンドレインとして利用される。ｉ行目ｊ列目のキーが操作されたときに、ＫＳ出力期間Ｔｋｓ中に表示駆動電圧の最小値Ｖｇｎｄが端子ＳＥＧ／ＫＳ（ｊ−１）に供給されている場合、端子ＫＲ（ｉ−１）には最小値Ｖｇｎｄが供給される。
【０１０５】
ＫＲ入力回路３０−０〜３０−（ｍ−１）について、一例を挙げて説明する。図８に示されるように、ＫＲ入力回路３０−（ｉ−１）は、抵抗素子ＲＥと、Ｐチャネル型のＭＯＳＦＥＴ（以下、トランジスタ）ＰＴと、インバータ回路ＩＮＶと、バッファＢＦとを備えている。抵抗素子ＲＥは、その一端が表示駆動電圧の最大値Ｖｌｃｄを発生する第１電源に接続され、その他端がトランジスタＰＴのソースに接続されている。トランジスタＰＴのゲートはインバータ回路ＩＮＶの出力に接続されている。インバータ回路ＩＮＶの入力には、タイミングコントローラ８からの制御信号Ｓｋｓが供給される。この場合、ＬＣＤ制御回路７からＫＲ入力回路３０−（ｉ−１）までの配線による遅延を考慮して、制御信号Ｓｋｓがインバータ回路ＩＮＶに供給される。バッファＢＦは、その入力がトランジスタＰＴのドレインと端子ＫＲ（ｉ−１）とに接続され、その出力として監視信号Ｓｋｒ（ｉ−１）を割り込み発生回路４０に出力する。
【０１０６】
割り込み発生回路４０について、一例を挙げて説明する。図９に示されるように、割り込み発生回路４０は、ナンド回路ＩＲ／ＮＡＮＤと、オア回路ＩＲ／ＯＲとを備えている。ナンド回路ＩＲ／ＮＡＮＤは、その入力がＫＲ入力回路３０−０〜３０−（ｍ−１）の出力に接続され、ＫＲ入力回路３０−０〜３０−（ｍ−１）から監視信号Ｓｋｒ０〜Ｓｋｒ（ｉ−１）が供給される。オア回路ＩＲ／ＯＲは、その入力がナンド回路ＩＲ／ＮＡＮＤの出力に接続されている。また、オア回路ＩＲ／ＯＲには、タイミングコントローラ８からの制御信号Ｓｋｓが供給される。この場合、ＬＣＤ制御回路７からＫＲ入力回路３０−（ｉ−１）までの配線による遅延を考慮して、制御信号Ｓｋｓがオア回路ＩＲ／ＯＲに供給される。オア回路ＩＲ／ＯＲは、その出力として割込信号Ｓｉｒを、内部バス５０を介してＣＰＵ２に出力する。
【０１０７】
ＫＳ出力期間中に、トランジスタＰＴはオンするため、端子ＫＲ０〜ＫＲ（ｍ−１）には表示駆動電圧の最大値Ｖｌｃｄ“１”が供給され、ＫＲ入力回路３０−０〜３０−（ｍ−１）は、最大値Ｖｌｃｄ“１”を示す監視信号Ｓｋｒ０〜Ｓｋｒ（ｉ−１）を出力する。この場合、割り込み発生回路４０は、割込信号Ｓｉｒの信号レベルをロウレベル“Ｌｏｗ”としている。
【０１０８】
利用者によりｉ行目ｊ列目のキーが操作されたときに、ＫＳ出力期間中に表示駆動電圧の最小値Ｖｇｎｄ“０”が端子ＳＥＧ／ＫＳ（ｊ−１）に供給されている場合、端子ＫＲ（ｉ−１）には最小値Ｖｇｎｄ“０”が供給される。この場合、割り込み発生回路４０は、割込信号Ｓｉｒの信号レベルをハイレベル“Ｈｉ”とする。即ち、割り込みが発生する。
【０１０９】
図１０に示されるように、割り込みが発生した場合（ステップＳ１）、ＣＰＵ２は、キースキャンの状態において、ＫＳ後半出力期間にｉ行目ｊ列目のキーを判別する（ステップＳ２−ＹＥＳ）。
【０１１０】
上記のｍ行ｎ列のキーを３行３列のキーとし、１行目１〜３列目、２行目１〜３列目、３行目１〜３列目をそれぞれＡ〜Ｃボタン、Ｄ〜Ｆボタン、Ｇ〜Ｉボタンであるものとする。この場合、キースキャンの状態において、第１の判定として、ＳＥＧ／ＫＳ制御回路２０−０〜２０−２のキースキャン制御回路２２が表示駆動電圧の最小値Ｖｇｎｄ“０”、最大値Ｖｌｃｄ“１”、Ｖｌｃｄ“１”をそれぞれ端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ２に出力しているときに（ステップＳ３）、端子ＫＲ０に最小値Ｖｇｎｄ“０”が供給されている場合（ステップＳ４−ＹＥＳ）、ＣＰＵ２は、Ａボタンが操作されたものと判断する（ステップＳ５）。第２の判定として、ＳＥＧ／ＫＳ制御回路２０−０〜２０−２のキースキャン制御回路２２が最大値Ｖｌｃｄ“１”、最小値Ｖｇｎｄ“０”、最大値Ｖｌｃｄ“１”をそれぞれ端子ＫＳ０〜ＫＳ２に出力しているときに（ステップＳ３、Ｓ４−ＮＯ、Ｓ６）、端子ＫＲ０に最小値Ｖｇｎｄ“０”が供給されている場合（ステップＳ７−ＹＥＳ）、ＣＰＵ２は、Ｂボタンが操作されたものと判断する（ステップＳ８）。第３の判定として、ＳＥＧ／ＫＳ制御回路２０−０〜２０−２のキースキャン制御回路２２が最大値Ｖｌｃｄ“１”、最大値Ｖｌｃｄ“１”、最小値Ｖｇｎｄ“０”をそれぞれ端子ＫＳ０〜ＫＳ２に出力しているときに（ステップＳ３、Ｓ４−ＮＯ、Ｓ６、Ｓ７−ＮＯ、Ｓ９）、端子ＫＲ０に最小値Ｖｇｎｄ“０”が供給されている場合（ステップＳ１０−ＹＥＳ）、ＣＰＵ２は、Ｃボタンが操作されたものと判断する（ステップＳ１１）。第４の判定として、ＣＰＵ２は、Ａ〜Ｃボタンが操作されていないものと判断した場合（ステップＳ１１０）、ＫＲ入力回路３０−１はＤ〜Ｆボタンについて、ＫＲ入力回路３０−２はＧ〜Ｉボタンについて、上記のステップＳ３〜Ｓ１２を実行する。
【０１１１】
以上の説明により、本発明のＬＣＤコントローラ９では、キースキャンの状態において、ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）は、ＫＳ出力期間のＫＳ前半出力期間中に、第１キースキャン用パルス信号ｐｌｓ１（ピーク値が最大値Ｖｌｃｄを示し、それ以外は最小値Ｖｇｎｄを示す）をそれぞれ異なるタイミングで端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力し、ＫＳ後半出力期間中に、第２キースキャン用パルス信号ｐｌｓ２（ピーク値が最小値Ｖｇｎｄを示し、それ以外は最大値Ｖｌｃｄを示す）をそれぞれ異なるタイミングで端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力する。
【０１１２】
マイクロコンピュータ１が、第２キースキャン用パルス信号ｐｌｓ２を用いて、利用者により操作されたキーを判別する場合、ＬＣＤコントローラ９は、ＫＳ後半出力期間中に、第２キースキャン用パルス信号ｐｌｓ２をそれぞれ異なるタイミングで端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）を介してキーマトリックス２００に供給する。この場合、第２キースキャン用パルス信号ｐｌｓ２は、端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）からＬＣＤ１００にも供給される。そこで、本発明のＬＣＤコントローラ９では、ＫＳ前半出力期間中に、第１キースキャン用パルス信号ｐｌｓ１をそれぞれ異なるタイミングで端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）を介してキーマトリックス２００とＬＣＤ１００とに供給する。このように、本発明のＬＣＤコントローラ９は、キースキャンの状態において、ＫＳ出力期間中に、単位時間ＴＬの間に相反する値（最大値Ｖｌｃｄ、最小値Ｖｇｎｄ）をＬＣＤ１００に供給することにより、ＬＣＤ１００の前面電極に残留する電荷を打ち消すことができる。
【０１１３】
また、本発明のＬＣＤコントローラ９では、キースキャンの状態において、１つのフレームのＫＳ出力期間中に、第１キースキャン用パルス信号ｐｌｓ１、第２キースキャン用パルス信号ｐｌｓ２を端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力している。このため、本発明のＬＣＤコントローラ９では、従来のＬＣＤコントローラ（マイクロコンピュータ３００）のような２Ｎ個のフレームによりキースキャンを実行する方式に比べて、利用者により操作されたキーを判別するために要する時間を大幅に短縮することができる。
【０１１４】
また、本発明のＬＣＤコントローラ９では、従来のＬＣＤコントローラ（マイクロコンピュータ３００）のようなｍ個の電圧比較回路が必要ない。
【０１１５】
また、本発明のＬＣＤコントローラ９では、キー待ちの状態において、ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）は、ＫＳ出力期間のＫＳ前半出力期間中に、第１キー待ち用信号（最小値Ｖｇｎｄを示す）をそれぞれ端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力し、ＫＳ後半出力期間中に、第２キー待ち用信号（最大値Ｖｌｃｄを示す）をそれぞれ端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に出力する。本発明のＬＣＤコントローラ９では、キー待ちの状態において、ＫＳ出力期間中に、単位時間ＴＬの間に相反する値（最大値Ｖｌｃｄ、最小値Ｖｇｎｄ）を端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に供給することにより、ＬＣＤ１００の前面電極に残留する電荷を打ち消すことができる。
【０１１６】
また、本発明のＬＣＤコントローラ９では、ＣＯＭ制御回路１０−０〜１０−（Ｍ−１）は、ＫＳ出力期間のＫＳ前半出力期間中に、第１非表示用信号（中間値１／３Ｖｌｃｄを示す）をそれぞれ端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力し、ＫＳ後半出力期間中に、第２非表示用信号（中間値２／３Ｖｌｃｄを示す）をそれぞれ端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に出力する。そこで、本発明のＬＣＤコントローラ９では、キー待ちの状態、キースキャンの状態において、単位時間ＴＬの間に端子ＣＯＭ０〜ＣＯＭ（Ｍ−１）に供給される値（１／３Ｖｌｃｄ、２／３Ｖｌｃｄ）を示すコモン電圧をＶｃｏｍとし、単位時間ＴＬの間に端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）に供給される値（Ｖｌｃｄ、Ｖｇｎｄ）を示すセグメント電圧をＶｓｅｇとした場合、ＫＳ出力期間（単位時間ＴＬ）において、前述の数１に示される関係を満たしている。これにより、ＬＣＤ１００の電極間に残留する電荷を打ち消すことができる。
【０１１７】
また、本発明のＬＣＤコントローラ９では、１／３バイアスにおいて中間値１／３Ｖｌｃｄを非表示とする場合、キー待ちの状態において、ＫＳ出力期間のＫＳ前半出力期間中に、第１キー待ち用信号（最小値Ｖｇｎｄ）に対して第１非表示用信号（中間値１／３Ｖｌｃｄ）が出力され、ＫＳ後半出力期間中に、第２キー待ち用信号（最大値Ｖｌｃｄ）に対して第２非表示用信号（中間値２／３Ｖｌｃｄ）が出力される。これにより、本発明のＬＣＤコントローラ９では、ＫＳ前半出力期間、ＫＳ後半出力期間（時間１／２ＴＬ）において、｜Ｖｃｏｍ−Ｖｓｅｇ｜＝１／３（非表示）という関係を満たしている。
【０１１８】
ここで、本発明のＬＣＤコントローラ９では、キースキャンの状態において、ＫＳ出力期間のＫＳ前半出力期間中に、第１キースキャン用パルス信号ｐｌｓ１（ピーク値が最大値Ｖｌｃｄを示し、それ以外は最小値Ｖｇｎｄを示す）に対して第１非表示用信号（中間値１／３Ｖｌｃｄ）が出力され、ＫＳ後半出力期間中に、第２キースキャン用パルス信号ｐｌｓ２（ピーク値が最小値Ｖｇｎｄを示し、それ以外は最大値Ｖｌｃｄを示す）に対して第２非表示用信号（中間値２／３Ｖｌｃｄ）が出力される。このときに｜Ｖｃｏｍ−Ｖｓｅｇ｜＝２／３という関係であるが、利用者によりキーが操作されたときだけ、キー待ちの状態からキースキャンの状態に移行される。このように、本発明のＬＣＤコントローラ９において、キースキャンの状態は、キーマトリックス２００のキーが操作された後の１回もしくは数回のみしか行う必要がないため、ほとんどの状態がキー待ちの状態である。即ち、ほとんどの状態で、キー待ちの状態における｜Ｖｃｏｍ−Ｖｓｅｇ｜＝１／３（非表示）という関係を満たしている。
【０１１９】
なお、本発明では、１／３バイアスについて説明したが、１／４バイアスや、その他のバイアスについても同じ効果を奏する。
【０１２０】
また、本発明では、例えば、上記ＮがＸ倍（Ｎ＝Ｎ×Ｘ）（Ｘは、Ｘ＜Ｎを満たす２以上の整数）であるとき、ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）は、キースキャンの状態において、Ｘ周期に亘って、ＫＳ出力期間のＫＳ前半出力期間中に、第１キースキャン用パルス信号ｐｌｓ１を出力し、ＫＳ後半出力期間中に、第２キースキャン用パルス信号ｐｌｓ２を出力することもできる。
【０１２１】
図１１に示されるように、Ｘが２であるとき、キースキャンの状態において、ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）のうちのＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｙ−１）（Ｙは、２＜Ｙ＜（Ｎ−１）を満たす整数）は、１つ目のフレームのＫＳ前半出力期間中に、第１キースキャン用パルス信号ｐｌｓ１をそれぞれ異なるタイミングで端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｙ−１）に出力し、１つ目のフレームのＫＳ後半出力期間中に、第２キースキャン用パルス信号ｐｌｓ２をそれぞれ異なるタイミングで端子ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｙ−１）に出力する。次に、ＳＥＧ／ＫＳ制御回路２０−０〜２０−（Ｎ−１）のうちのＳＥＧ／ＫＳ制御回路２０−Ｙ〜２０−（Ｎ−１）は、２つ目のフレームのＫＳ前半出力期間中に、第１キースキャン用パルス信号ｐｌｓ１をそれぞれ異なるタイミングで端子ＳＥＧ／ＫＳＹ〜ＳＥＧ／ＫＳ（Ｎ−１）に出力し、２つ目のフレームのＫＳ後半出力期間中に、第２キースキャン用パルス信号ｐｌｓ２をそれぞれ異なるタイミングで端子ＳＥＧ／ＫＳＹ〜ＳＥＧ／ＫＳ（Ｎ−１）に出力する。
【図面の簡単な説明】
【０１２２】
【図１Ａ】ＬＣＤ１００を示している（従来技術）。
【図１Ｂ】ＬＣＤ表示出力処理を説明するための図である（従来技術）。
【図１Ｃ】ＬＣＤ表示出力処理を説明するための図である（従来技術）。
【図１Ｄ】ＬＣＤ表示出力処理を説明するための図である（従来技術）。
【図１Ｅ】ＬＣＤ表示出力処理を説明するための図である（従来技術）。
【図２Ａ】キーマトリックス２００を示している（従来技術）。
【図２Ｂ】キースキャンの状態を説明するための図である（従来技術）。
【図２Ｃ】キースキャンの状態を説明するための図である（従来技術）。
【図３】特開平３−２３３６２３号公報に記載されたＬＣＤコントローラドライバとして、従来のコントローラ３００が適用される電子機器を示している。
【図４】本発明のＬＣＤコントローラ９が適用される電子機器を示している。
【図５】ＣＯＭ制御回路１０−（Ｉ−１）（Ｉは１≦Ｉ≦Ｍを満たす整数）の一例を示している。
【図６】ＳＥＧ／ＫＳ制御回路２０−（Ｊ−１）（Ｊは１≦Ｊ≦Ｎを満たす整数）の一例を示している。
【図７Ａ】本発明のＬＣＤコントローラ９の動作を示すタイミングチャートであり、ＬＣＤ表示出力処理とＫＳ出力処理（キー待ちの状態）とを説明するための図である。
【図７Ｂ】本発明のＬＣＤコントローラ９の動作を示すタイミングチャートであり、ＫＳ出力処理（キースキャンの状態）を説明するための図である。
【図８】ＫＲ入力回路３０−（ｉ−１）（（ｉは１≦ｉ≦ｍを満たす整数）の一例を示している。
【図９】割り込み発生回路４０の一例を示している。
【図１０】本発明のＬＣＤコントローラドライバ１の動作として、キースキャンの状態を説明するための図である。
【図１１】本発明のＬＣＤコントローラ９の他の動作を示すタイミングチャートであり、ＫＳ出力処理（キースキャンの状態）を説明するための図である。
【符号の説明】
【０１２３】
１    マイクロコンピュータ、
２    ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、
３    ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、
４    ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、
５    ＬＣＤＲＡＭ、
６    キーソース（ＫＳ）レジスタ、
７    ＬＣＤ制御回路、
８    タイミングコントローラ、
９    ＬＣＤコントローラ、
１０−０〜１０−（Ｍ−１）    コモン（ＣＯＭ）制御回路、
１１    電圧制御回路、
２０−０〜２０−（Ｎ−１）    セグメント（ＳＥＧ）／キーソース（ＫＳ）制御回路、
２１    電圧制御回路、
２２    キースキャン制御回路、
３０−０〜３０−（ｍ−１）    キーリターン（ＫＲ）入力回路、
４０    割り込み発生回路、
５０    内部バス、
６１    キーソース（ＫＳ）前半レジスタ、
６２    キーソース（ＫＳ）後半レジスタ、
１００    ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、
２００    キーマトリックス、
ＣＯＭ０〜ＣＯＭ（Ｍ−１）    端子、又は、ＣＯＭ端子、
ＳＥＧ／ＫＳ０〜ＳＥＧ／ＫＳ（Ｎ−１）    端子、又は、ＳＥＧ／ＫＳ端子、
ＫＲ０〜ＫＲ（ｍ−１）    端子、又は、ＫＲ端子、
【図１Ａ】
2008286890.tif 000004
【図１Ｂ】
2008286890.tif 000005
【図１Ｃ】
2008286890.tif 000006
【図１Ｄ】
2008286890.tif 000007
【図１Ｅ】
2008286890.tif 000008
【図２Ａ】
2008286890.tif 000009
【図２Ｂ】
2008286890.tif 000010
【図２Ｃ】
2008286890.tif 000011
【図３】
2008286890.tif 000012
【図４】
2008286890.tif 000013
【図５】
2008286890.tif 000014
【図６】
2008286890.tif 000015
【図７Ａ】
2008286890.tif 000016
【図７Ｂ】
2008286890.tif 000017
【図８】
2008286890.tif 000018
【図９】
2008286890.tif 000019
【図１０】
2008286890.tif 000020
【図１１】
2008286890.tif 000021