(57)【要約】【課題】最大ＳＮ比を与える位相での同期状態を高精度に保持できる同期追従回路を得ること。【解決手段】最大ＳＮ比を与える位相との同期ずれが生じた場合、インターポレーション回路１０３が、位相ずれ検出回路１０５からの位相ずれ量に基づきＡ／Ｄ変換回路１０１の出力デジタル信号に対して当該出力デジタル信号が示すベースバンドアナログ信号のインターポレーション係数を調整して補間処理を施し、２次サンプリング回路１０４に与える。２次サンプリング回路１０４では、再生クロックでサンプリングすることによりＳＮ比が最大となるデータをサンプリングして復調回路１１０に出力する。これによって、復調回路１１０では、良好なＳＮ比の下で安定的に復調動作が行えるようになるので、受信感度の向上が図れる。【選択図】図１
2008072186.tif 000002
【特許請求の範囲】
【請求項１】
ベースバンドアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路と、
前記Ａ／Ｄ変換回路から入力するデジタル信号についてインターポレーション演算処理を実施する際に、位相ずれ情報が入力する場合は、当該位相ずれ情報に基づきインターポレーション演算係数を調整するインターポレーション回路と、
同期捕捉時に再生された再生クロックと、当該再生クロックに対し１処理クロック分の位相が進遅した２つのクロックの都合３つのクロックを用いて前記インターポレーション回路が出力するインターポレーションデータをサンプリングして出力する２次サンプリング回路と、
前記２次サンプリング回路が出力する３つのサンプリングデータを用いて最大ＳＮ比を与える位相からのずれを監視し、所定の位相ずれを検出した場合は前記位相ずれ情報を出力する位相ずれ検出回路と、
前記２次サンプリング回路が出力する再生クロックでサンプリングされたデータを用いて復調処理を行う復調回路と、
を備えていることを特徴とする同期追従回路。
【請求項２】
ベースバンドアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路と、
前記Ａ／Ｄ変換回路から入力するデジタル信号についてインターポレーション演算処理を実施して復調回路に出力する際に、位相ずれ情報が入力する場合は、当該位相ずれ情報に基づきインターポレーション演算係数を調整するとともに、同期捕捉時に再生された再生クロックに対し前後１処理クロックの期間を示す位相ずれ検出用イネーブル信号を発生するインターポレーション回路と、
前記インターポレーション回路が出力する前記位相ずれ検出用イネーブル信号の期間内に前記インターポレーション回路が出力するインターポレーションデータを用いて最大ＳＮ比を与える位相からのずれを監視し、所定の位相ずれを検出した場合は前記位相ずれ情報を出力する位相ずれ検出回路と、
前記インターポレーションデータを前記再生クロックで取り込んで復調処理を行う復調回路と、
を備えていることを特徴とする同期追従回路。
【請求項３】
前記位相ずれ検出回路は、検出した位相ずれ量が予め定めた位相ずれ量を超えたときに前記位相ずれ情報を生成して出力することを特徴とする請求項１または２に記載の同期追従回路。
【請求項４】
前記位相ずれ検出回路は、検出した位相ずれ量による前記位相ずれ情報を随時生成して出力することを特徴とする請求項１または２に記載の同期追従回路。
【請求項５】
前記インターポレーション回路は、前記位相ずれ情報に対して実施するインターポレーション演算に用いる係数を予め設定された値の中から選択することを特徴とする請求項１または２に記載の同期追従回路。
【請求項６】
前記インターポレーション回路は、前記位相ずれ情報に対して実施するインターポレーション演算に用いられる係数を当該位相ずれ量に応じて随時計算することを特徴とする請求項１または２に記載の同期追従回路。
【請求項７】
前記Ａ／Ｄ変換回路と前記インターポレーション回路との間に、帯域制限処理を行う帯域制限フィルタが挿入されていることを特徴とする請求項１または２に記載の同期追従回路。
【請求項８】
前記位相ずれ検出回路と前記インターポレーション回路との間に、ジッタを取り除くジッタ除去フィルタが挿入されていることを特徴とする請求項１１または２に記載の同期追従回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信装置の受信側で用いられる同期追従回路に関するものである。
【背景技術】
【０００２】
通信装置の受信側では、送信側から送られてきた信号を復調するために、受信した信号に対して同期をとる必要がある。この同期動作では、期待している信号を受信した場合に復調動作を開始する同期捕捉と、復調の最中に同期ずれをモニターして随時位相補正を行って同期維持を図る同期追従の二通りの動作が要求される。
【０００３】
後者の同期追従では、同期捕捉時に再生するクロックを用いて、その再生クロックに対して１クロックだけ位相が進遅したクロックを発生し、このように再生クロックを１クロックずつずらしながら位相補正を行う方法が知られている（例えば特許文献１）。以下、図９を参照して、従来の同期追従方法についてその概要を説明する。
【０００４】
図９は、従来の同期追従回路の構成例を示すブロック図である。図９に示す従来の同期追従回路９００は、復調回路９１０の入力段に設けられるもので、Ａ／Ｄ変換回路９０１と、クロック再生回路９０２と、位相シフト回路９０３と、２次サンプリング回路９０４と、位相ずれ検出回路９０５とを備えている。
【０００５】
Ａ／Ｄ変換回路９０１は、ベースバンドアナログ信号をサンプリングして量子化し、２次サンプリング回路９０４に出力する。
【０００６】
クロック再生回路９０２は、同期捕捉時において、再生クロックと、再生クロックよりも１クロック早いｅａｒｌｙクロックと、再生クロックよりも１クロック遅いｌａｔｅクロックとをそれぞれ発生し、位相シフト回路９０３に出力する。
【０００７】
位相シフト回路９０３は、クロック再生回路９０２から入力される３本のクロック信号の各位相を、位相ずれ検出回路９０５から位相ずれ情報が入力するときはその位相ずれ情報に基づきシフト操作して２次サンプリング回路９０４に出力する。
【０００８】
２次サンプリング回路９０４は、Ａ／Ｄ変換回路９０１から入力されるサンプリングデータを、位相シフト回路９０３から入力される３本のクロック用いて２次サンプリングを行い、ｅａｒｌｙタイミングデータと再生タイミングデータとｌａｔｅタイミングデータとを生成し、それらを位相ずれ検出回路９０５に与える。
【０００９】
位相ずれ検出回路９０５は、２次サンプリング回路９０４から入力される３本のクロックタイミングデータの振幅比較などを行って位相ずれを検出し、位相ずれの内容（位相ずれ量と位相ずれの方向）を示す位相ずれ情報を位相シフト回路９０３に与える。
【００１０】
なお、２次サンプリング回路９０４から出力される３つのクロックタイミングデータのうち、再生タイミングデータが復調回路９１０に入力され、同期追従時のデータ復調が行われる。
【００１１】
次に、図９に示す従来の同期追従回路９００の動作について説明する。まず、有効なベースバンド信号に対して同期捕捉が確立した時点で、クロック再生回路９０２から再生クロック、ｅａｒｌｙクロック、ｌａｔｅクロックが出力され始める。
【００１２】
この時点では、位相シフト回路９０３は、位相シフトを行わずに、入力される各クロックをそのまま２次サンプリング回路９０４に出力する。２次サンプリング回路９０４は、Ａ／Ｄ変換回路９０１からの入力データを、位相シフト回路９０３から入力される各クロックで２次サンプリングして位相ずれ検出回路９０５に出力する。
【００１３】
いま、同期が正確に取れていると仮定すると、２次サンプリング回路９０４から出力される３つタイミングデータのうち、再生クロックでサンプリングされたデータが最もＳＮ比が高く、信頼できるデータとなり、復調回路９１０では、このＳＮ比の高いデータを用いて復調を行うので、問題は生じない。
【００１４】
しかし、時間の経過に伴い、送受信機間のマスタークロックのずれにより、受信信号との同期が次第にずれていく。そのずれ量が、例えば、位相シフト回路９０３から出力されるｅａｒｌｙクロックで２次サンプリングされたデータの方が、再生クロックで２次サンプリングされたデータよりもＳＮ比が高くなるまでに至ったとすると、復調回路９１０に入力されるデータは、再生クロックで２次サンプリングされたデータよりもｅａｒｌｙクロックでサンプリングされたデータの方が望ましいことになる。
【００１５】
そこで、位相ずれ検出回路９０５は、そのような位相ずれを検出すると、その検出した位相ずれの内容を位相シフト回路９０３に通知する。位相シフト回路９０３は、通知を受けて現在のｅａｒｌｙクロックが新しい再生クロックとなるように位相をずらす操作を行う。その結果、新しいｅａｒｌｙクロックおよび新しいｌａｔｅクロックは、それぞれ新しい再生クロックよりも１クロック早いクロックおよび新しい再生クロックよりも１クロック遅いクロックとなる。
【００１６】
このような動作を行うことにより、２次サンプリング回路９０４では、それまでｅａｒｌｙクロックでサンプリングされていたデータが、新しい再生クロックでサンプリングされることになり、それが復調回路９１０に渡されるので、復調回路９１０では、ＳＮ比の高いデータを用いて復調できることになる。
【特許文献１】特開平８−３３５８９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、上記従来の同期追従回路では、再生クロックで選択できるデータはＡ／Ｄ変換回路が出力するデータのいずれかであるので、Ａ／Ｄ変換回路でｎ倍のオーバーサンプリング（ｎは自然数）を行っているとすると、同期追従回路が最良の動作を行っても、位相シフト回路で再生クロックの位相をずらす前後で、Ｔをシンボル周期またはチップ周期として、最大Ｔ／（２ｎ）程度の時間は理想のサンプルタイミングからずれてしまい、復調誤りが生ずる原因の一つになっている。
【００１８】
また、上記従来の同期追従回路では、再生クロックにＴ／（２ｎ）程度のずれが生じないと位相ずれを検出しないので、位相のずれている期間が長いという問題もある。
【００１９】
本発明は、上記に鑑みてなされたものであり、最大ＳＮ比を与える位相での同期状態を高精度に保持できる同期追従回路を得ることを目的とする。
【課題を解決するための手段】
【００２０】
上述した目的を達成するために、本発明は、ベースバンドアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路から入力するデジタル信号についてインターポレーション演算処理を実施する際に、位相ずれ情報が入力する場合は、当該位相ずれ情報に基づきインターポレーション演算係数を調整するインターポレーション回路と、同期捕捉時に再生された再生クロックと、当該再生クロックに対し１処理クロック分の位相が進遅した２つのクロックの都合３つのクロックを用いて前記インターポレーション回路が出力するインターポレーションデータをサンプリングして出力する２次サンプリング回路と、前記２次サンプリング回路が出力する３つのサンプリングデータを用いて最大ＳＮ比を与える位相からのずれを監視し、所定の位相ずれを検出した場合は前記位相ずれ情報を出力する位相ずれ検出回路と、前記２次サンプリング回路が出力する再生クロックでサンプリングされたデータを用いて復調処理を行う復調回路とを備えていることを特徴とする。
【００２１】
本発明によれば、同期ずれを検出した場合は、インターポレーション回路が位相ずれ検出回路からの位相ずれ量に基づきＳＮ比が最大となるタイミングと再生クロックのタイミングとが合うようにＡ／Ｄ変換回路からのデータを補間して出力するので、高精度な同期追従が実現でき、受信感度の向上が図れる。
【発明の効果】
【００２２】
本発明によれば、最大ＳＮ比を与える位相での同期状態を高精度に保持できるので、復調に用いるデータのＳＮ比を向上させ、受信感度の向上が図れるという効果を奏する。
【発明を実施するための最良の形態】
【００２３】
以下に図面を参照して、本発明にかかる同期追従回路の好適な実施の形態を詳細に説明する。
【００２４】
（実施の形態１）
図１は、本発明の実施の形態１による同期追従回路の構成を示すブロック図である。図１に示すこの実施の形態１による同期追従回路１００は、Ａ／Ｄ変換回路１０１と、帯域制限フィルタ１０２と、インターポレーション回路１０３と、２次サンプリング回路１０４と、位相ずれ検出回路１０５と、ジッタ除去フィルタ１０６とを備えている。なお、帯域制限フィルタ１０２とジッタ除去フィルタ１０６とは、必要に応じて設けられる。
【００２５】
Ａ／Ｄ変換回路１０１は、ベースバンドアナログ信号をオーバーサンプリングして量子化し、帯域制限フィルタ１０２に出力する。
【００２６】
帯域制限フィルタ１０２は、Ａ／Ｄ変換回路１０１が出力するサンプリングデータに帯域制限処理を施してインターポレーション回路１０３に出力する。例えば、ベースバンドアナログ信号が充分に帯域外ノイズが抑えられて入力する場合は、帯域制限フィルタ１０２は、省略可能である。
【００２７】
インターポレーション回路１０３は、例えば図２に示すような構成によって、帯域制限フィルタ１０２から入力するサンプリングデータにインターポレーション処理（補間処理）を施し、それを２次サンプリング回路１０４に出力する。インターポレーション回路１０３の詳細な動作は後述する。
【００２８】
２次サンプリング回路１０４は、外部から入力される同期捕捉時の再生クロックから、１クロック早いｅａｒｌｙクロックと１クロック遅いｌａｔｅクロックとをそれぞれ発生し、それら３本のクロックを用いて、インターポレーション回路１０３にてインターポレーション処理が施されたサンプリングデータ（インターポレーションデータ）を２次サンプリングし、ｅａｒｌｙタイミングデータと再生タイミングデータとｌａｔｅタイミングデータとを生成し、それらを位相ずれ検出回路１０５に与える。
【００２９】
位相ずれ検出回路１０５は、２次サンプリング回路１０４から入力される３つのクロックタイミングデータの振幅比較などを行って位相ずれを検出し、検出した位相ずれの内容（位相ずれ量と位相ずれの方向）を示す位相ずれ情報をジッタ除去フィルタ１０６に与える。
【００３０】
ジッタ除去フィルタ１０６は、位相ずれ検出回路１０５から入力する位相ずれ情報を平均化してジッタの影響の除去し、それをインターポレーション回路１０３に出力する。位相ずれ検出回路１０５での位相ずれ検出情報にジッタ成分が少なくその検出精度が充分であれば、ジッタ除去フィルタ１０６は、省略可能である。
【００３１】
なお、２次サンプリング回路１０４から出力される３つのクロックタイミングデータのうち、再生タイミングデータが復調回路１１０に入力され、同期追従時のデータ復調が行われる。
【００３２】
図２は、図１に示すインターポレーション回路１０３の構成例を示すブロック図である。インターポレーション回路１０３は、例えば図２に示すように、帯域制限フィルタ１０２から入力するサンプリングデータを２段シフトするシフトレジスタ２０１と、シフトレジスタ２０１の初段出力データを一方の入力データとする乗算回路２０２と、シフトレジスタの終段出力データを一方の入力データとする乗算回路２０３と、乗算回路２０２の他方の入力データであるインターポレーション演算係数（乗算係数ｐ）を発生するインターポレーション演算係数発生回路２０４と、乗算回路２０３の他方の入力データであるインターポレーション演算係数（乗算係数ｑ）を発生するインターポレーション演算係数発生回路２０５と、乗算回路２０２，２０３の乗算結果を加算し、それをインターポレーションデータとして２次サンプリング回路１０４に出力する加算回路２０６とを備えている。
【００３３】
ここで、インターポレーション演算係数発生回路２０４，２０５は、Ａ／Ｄ変換回路１０１のサンプリングレートとシンボルレート（スペクトル拡散の場合はチップレート）との関係を考慮して定められる周期でインターポレーション演算係数を発生する。その周期は、次のように決定される。
【００３４】
まず、Ａ／Ｄ変換回路１０１のサンプリングレートをＲａ、シンボルレート（スペクトル拡散の場合はチップレート）をＲｓ、同期追従処理を行う際のオーバーサンプリング数をｎとすると、インターポレーション回路１０３は、ベースバンドアナログ信号に対して等間隔でサンプリングされた単位時間当たりＲａ個のデータを用い、あたかも、ベースバンドアナログ信号に対して単位時間当たり（ｎ×Ｒａ）個の等間隔サンプリングを行ったかのようなデータを出力する。
【００３５】
このときのインターポレーション演算係数の周期は、Ｒａと（ｎ×Ｒａ）との最大公約数の逆数で与えられる。例えば、Ａ／Ｄ変換回路１０１のサンプリングレートとオーバーサンプリングのレートとが同一であれば、インターポレーション演算係数の周期は、サンプリングレートの逆数、つまり一定値となる。
【００３６】
具体的な数値で示すと、例えば、Ａ／Ｄ変換回路１０１のサンプリングレートが６０ＭＨｚ、チップレートが１１ＭＨｚ、オーバーサンプリング数が４である場合、インターポレーション回路１０３は、６０ＭＨｚでサンプリングされたデータを４４ＭＨｚサンプリングデータに変換して出力することになる。このときのインターポレーション演算係数の周期は、０．２５μｓとなる。
【００３７】
なお、デジタル回路が６０ＭＨｚのクロックで動作しているとすると、０．２５μｓは１５クロック分である。この場合には、インターポレーション演算係数発生回路２０４，２０５は、１５通りのインターポレーション演算係数を準備して巡回させることになる。このとき、インターポレーション回路１０３における単位時間当たりの入力データ数に対する出力データ数の比は１５：１１となるので、１５通りのインターポレーション演算係数のうち、４個はダミーデータとなる。そこで、ダミー以外の有効なデータが出力されているときにそのことを示すイネーブル信号を生成するなどの処置を施すと、以降の処理が簡便になる。
【００３８】
また、もしインターポレーション演算係数発生回路２０４，２０５に位相ずれ情報が入力される場合は、その瞬間にインターポレーション出力の位相をずらすようなインターポレーション演算係数を発生し、以降、そのずれた位相を維持するようにインターポレーション演算係数を巡回発生する、もしくは、その瞬間にインターポレーション出力のインターポレーション演算係数選択の順番を適当な順番に飛ばし、以降、飛ばしたところから順番にインターポレーション演算係数を選択する。位相ずれ情報が入力される場合の詳細な動作については後述する。
【００３９】
次に、図１〜図４を参照して、この実施の形態１による同期追従回路１００の動作について説明する。なお、図３および図４では、ベースバンドアナログ信号、Ａ／Ｄ変換回路のサンプルタイミングおよびインターポレーション処理との関係が示されているが、図３は、同期追従回路１００の動作（その１）として位相ずれ検出回路１０５が予め定めた位相ずれ量を超える位相ずれ量を検出した場合に行う同期追従動作を説明する図であり、図４は、同期追従回路１００の動作（その２）として位相ずれ検出回路１０５が検出した位相ずれ量に基づき随時に行う同期追従動作を説明する図である。
【００４０】
図３、図４において、横軸に示すａ，ｂ，ｃ，ｄは、Ａ／Ｄ変換回路１０１が４倍のオーバーサンプリングを行っている場合のサンプルタイミングである。ベースバンドアナログ信号３００の波形上に示すＡ，Ｂ，Ｃ，Ｄは、ａ，ｂ，ｃ，ｄの対応するサンプルタイミングでＡ／Ｄ変換回路１０１が出力するサンプリングデータである。図３（ａ），（ｂ），（ｃ）と図４（ａ），（ｂ）では、ベースバンドアナログ信号３００の最大振幅タイミングとＡ／Ｄ変換回路１０１でのサンプルタイミングａ，ｂ，ｃ，ｄとの各種の関係が示されている。
【００４１】
インターポレーション回路１０３では、図２において、シフトレジスタ２０１には、サンプリングデータＡ，Ｂ，Ｃ，Ｄがこの順序で入力される。今、乗算係数ｐが０、乗算係数ｑが１であるとすれば、乗算回路２０３の乗算結果は０となり、乗算回路２０４の乗算結果はＡ，Ｂ，Ｃ，Ｄとなる。
【００４２】
さて、図３において、ベースバンドアナログ信号３００の最大値を示すタイミングが最大のＳＮ比を与えるタイミングと一致しているとし、そのタイミングがＡ／Ｄ変換回路１０１のサンプルタイミングｂと一致した図３（ａ）に示す関係であるときは、インターポレーション演算係数（ｐ，ｑ）が例えば（ｐ，ｑ）＝（０，１）であれば、インターポレーション回路１０３が出力するインターポレーションデータＡ，Ｂ，Ｃ，Ｄは、サンプルタイミングａ，ｂ，ｃ，ｄにてサンプリングされたデータそのものである。
【００４３】
２次サンプリング回路１０４では、今の例では、インターポレーション出力データＡ，Ｂ，Ｃの振幅比較からＢ＞Ａ＝Ｃなる関係を検出し、Ｂ＞Ａ＝Ｃなる位相ずれ情報をジッタ除去フィルタ１０６経由でインターポレーション回路１０３に与える。インターポレーション回路１０３は、正規のサンプルタイミングで位相ずれ情報を受けたので、インターポレーション演算係数（ｐ，ｑ）＝（０，１）を維持する。これによって、復調回路１１０では、ベースバンドアナログ信号３００の最大値Ｂを取り込むことができるので、良好なＳＮ比の基で復調を行うことができる。
【００４４】
この状態から時間が経つにつれ、送受信機間のマスタークロック周波数の僅かなずれにより、ベースバンドアナログ信号３００の最大値とサンプルタイミングｂとの関係が徐々にずれ始め、図３（ｂ）に示す状態となったとする。図３（ｂ）では、ベースバンドアナログ信号３００の最大値がサンプルタイミングｂ，ｃ間の中央に位置し、インターポレーション出力データＢ，Ｃの振幅が等しくなった場合が示されている。図３（ａ）にて最大振幅を示すインターポレーション出力データＢと比較すると、図３（ｂ）でのインターポレーション出力データＢ，Ｃは、共にサンプルタイミングがずれているので、ＳＮ比は低くなっている。
【００４５】
さらに時間の経過に伴ってベースバンドアナログ信号３００の最大値がサンプルタイミングｂ，ｃ間の中央位置を過ぎてサンプルタイミングｃの方に少しでも近づくと、インターポレーション出力データＣの振幅がインターポレーション出力データＢよりも大きる。このとき、位相ずれ検出回路１０５では、サンプルタイミングｃでのタイミングデータが最も振幅が大きかったことを知らせる位相ずれ情報を出力する。この位相ずれ情報はジッタ除去フィルタ１０６を通りインターポレーション回路１０３に入力される。
【００４６】
インターポレーション回路１０３では、ｌａｔｅタイミングデータが最も振幅が大きかったことを知らせる位相ずれ情報を受けたので、インターポレーション演算係数を変更する。例えば、（ｐ，ｑ）＝（０，１）を（ｐ，ｑ）＝（０．５，０．５）と変更する。その結果、インターポレーション回路１０３では、入力するサンプリングデータＡ，Ｂ，Ｃ，Ｄから、図３（ｂ）に示すように、（Ａ＋Ｂ）／２，（Ｂ＋Ｃ）／２，（Ｃ＋Ｄ）／２なるインターポレーション出力データを生成して２次サンプリング回路１０４に出力する。こうすることによって、復調回路１１０は、再生クロックで２次サンプリングしたインターポレーション出力データ（Ｂ＋Ｃ）／２を取り込むことができる。
【００４７】
ここで、図３（ｂ）に示すように、インターポレーション出力データ（Ｂ＋Ｃ）／２は、インターポレーション演算によってベースバンドアナログ信号３００の最もＳＮ比が大きくなるタイミングのデータとして作り出されているので、最もＳＮ比が高いデータである。したがって、復調回路１１０では、位相ずれが生じた場合でも良好なＳＮ比の下で復調を行うことができる。
【００４８】
その後、図３（ｃ）に示すように、やがてベースバンドアナログ信号３００の最大値がサンプルタイミングｃの位置と一致し、さらに時間が経過した場合は、インターポレーション演算係数は（ｐ，ｑ）＝（０．５，０．５）を維持しているので、位相ずれ検出回路１０５は、ｅａｒｌｙクロックで２次サンプリングされたインターポレーション出力データ（Ａ＋Ｂ）／２と、再生クロックで２次サンプリングされたインターポレーション出力データ（Ｂ＋Ｃ）／２と、ｌａｔｅクロックで２次サンプリングされたインターポレーション出力データ（Ｃ＋Ｄ）／２とを受ける。
【００４９】
この場合には、インターポレーション出力データ（Ｃ＋Ｄ）／２が最も振幅が大きくなるので、位相ずれ検出回路１０５は、ｌａｔｅタイミングデータが最も振幅が大きかったことを知らせる位相ずれ情報をジッタ除去フィルタ１０６経由でインターポレーション回路１０３に出力する。
【００５０】
インターポレーション回路１０３は、ｌａｔｅタイミングデータを再生クロックのタイミングデータに変更するように、再びインターポレーション演算係数を（ｐ，ｑ）＝（０，１）とする。これによって、インターポレーション出力データＡ，Ｂ，Ｃ，Ｄが出力される。
【００５１】
このとき、インターポレーション回路１０３は、再生クロックのタイミングでデータＣを出力するようにタイミングを調整しておく。こうすることで、復調回路１１０は、ベースバンドアナログ信号３００の最大値Ｃを取り込むことができ、良好なＳＮ比の基で復調を行うことができる。
【００５２】
このように、ＳＮ比が最大となるタイミングとの同期ずれが生じた場合には、インターポレーションの演算係数を変更してＳＮ比が最大となるタイミングのデータを作って復調するようにしたので、良好なＳＮ比の下で安定的に復調動作が行えるようになり、受信感度の向上が図れる。
【００５３】
次に、図４を参照して、同期位相が少しでもずれた場合に、位相ずれ検出回路１０５が随時位相ずれ情報をジッタ除去フィルタ１０６経由でインターポレーション回路１０３に与えて同期追従動作を行う場合について説明する。
【００５４】
図４（ａ），（ｂ）は、図３（ａ）に示した状態から少しだけ位相がずれた状態を示している。図４（ａ）は、サンプリングデータＡよりもサンプリングデータＣの方がやや振幅が大きい場合を示し、図４（ｂ）は、サンプリングデータＡよりもサンプリングデータＣの方がやや振幅が小さい場合を示している。
【００５５】
上記したように、図３（ａ）に示す状態では、位相ずれ検出回路１０５は、現在復調に用いられているサンプルタイミングはサンプルタイミングｂであると認識している。インターポレーション回路１０３では、インターポレーション演算係数（ｐ，ｑ）を（ｐ，ｑ）＝（０，１）としているので、インターポレーション回路１０３が出力するインターポレーションデータＡ，Ｂ，Ｃ，Ｄは、サンプルタイミングａ，ｂ，ｃ，ｄにてサンプリングされたデータそのものである。
【００５６】
位相ずれ検出回路１０５は、２次サンプリング回路１０４からの３つのタイミングデータの振幅を比較し、どのデータがどれだけ大きくなったかを示す位相ずれ情報を生成し、ジッタ除去フィルタ１０６を通してインターポレーション回路１０３に与える。
【００５７】
インターポレーション回路１０３は、入力される位相ずれ情報に応じてインターポレーション演算係数ｐ，ｑの値を変更する。
【００５８】
具体的には、図４（ａ）に示す場合は、インターポレーション回路１０３では、サンプリングデータＡよりもサンプリングデータＣの方がやや振幅が大きいという位相ずれ情報が入力されるので、インターポレーション演算係数ｐは０よりもやや大きい値にし、インターポレーション演算係数ｑは１よりやや小さい値とする。例えば、（ｐ，ｑ）＝（０．１２５，０．８７５）とする。その結果、インターポレーション回路１０３の出力は、図４（ａ）に示すα，β，γ・・・となる。ここでのインターポレーションデータβのタイミング位置は、サンプリングデータＢのサンプルタイミングｂの近傍進相側にあるが、実際のベースバンドアナログ信号３００の最大値を与えるタイミング位置である。インターポレーション回路１０３は、再生クロックでインターポレーションデータβをサンプリングするようにタイミングを調整してインターポレーションデータを出力する。
【００５９】
また、図４（ｂ）に示す場合は、インターポレーション回路１０３では、サンプリングデータＡの方がサンプリングデータＣよりもやや振幅が大きいという位相ずれ情報が入力されるので、インターポレーション演算係数ｐは１よりやや小さい値にし、インターポレーション演算係数ｑは０よりもやや大きい値とする。例えば、（ｐ，ｑ）＝（０．８７５，０．１２５）とする。その結果、インターポレーション回路１０３の出力は、図４（ｂ）に示すα，β，γ・・・となる。ここでのインターポレーションデータαのタイミング位置は、サンプリングデータＢのサンプルタイミングｂの近傍遅相側にあるが、実際のベースバンドアナログ信号３００の最大値を与えるタイミング位置である。インターポレーション回路１０３は、再生クロックでインターポレーションデータαをサンプリングするようにタイミングを調整してインターポレーションデータを出力する。
【００６０】
このように、位相ずれを随時検出してインターポレーション処理を実施する場合には、図３にて説明したよりもさらに短い時間遅れを有して位相ずれに追従できることになるので、より高精度な同期追従が可能となる。
【００６１】
（実施の形態２）
図５は、本発明の実施の形態２による同期追従回路の構成を示すブロック図である。なお、図５では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【００６２】
すなわち、図５に示すように、この実施の形態２による同期追従回路５００は、図１（実施の形態１）に示した構成において、インターポレーション回路１０３及び２次サンプリング回路１０４に代えてインターポレーション回路５０１が設けられ、また、位相ずれ検出回路１０５に代えて位相ずれ検出回路５０２が設けられている。また、復調回路１１０に代えて復調回路５１０が設けられている。
【００６３】
インターポレーション回路５０１は、例えば図６に示すような構成によって、帯域制限フィルタ１０２から入力するサンプリングデータにインターポレーション処理（補間処理）を施し、その際に、ジッタ除去フィルタ１０６から制御信号（位相ずれ情報）が入力されるときはインターポレーション演算係数（乗算係数）を変更してインターポレーション処理を施し、それをインターポレーションデータとして出力するとともに、外部から入力される同期捕捉時の再生クロックから復調用イネーブル信号と位相ずれ検出用イネーブル信号とを生成して出力する。
【００６４】
位相ずれ検出回路５０２は、インターポレーション回路５０１が出力する位相ずれ検出用イネーブル信号が示すイネーブル期間において、インターポレーション回路５０１が出力するインターポレーションデータの各データの振幅比較などによって位相ずれを検出するとともに、最大振幅が存在するタイミングを検出し、検出した位相ずれの内容（位相ずれ量と位相ずれの方向）を示す位相ずれ情報と、最大振幅タイミング情報とをジッタ除去フィルタ１０６経由でインターポレーション回路５０１に与える。
【００６５】
なお、インターポレーション回路５０１から出力される復調用イネーブル信号とインターポレーション出力データとが復調回路５１０に入力され、同期追従時のデータ復調が行われる。
【００６６】
図６は、図５に示すインターポレーション回路の構成例を示すブロック図である。インターポレーション回路５０１は、例えば図６に示すように、図２に示したインターポレーション回路１０３に、カウンタ６０１とデコーダ６０２とが追加されている。つまり、インターポレーション回路５０１は、インターポレーション演算部（２０１〜２０６）と、イネーブル信号発生部（６０１，６０２）とで構成されている。
【００６７】
カウンタ６０１は、外部から入力される同期捕捉時の再生クロックの１周期を繰り返しカウントし、そのカウント値をデコーダ６０２に与える。
【００６８】
デコーダ６０２は、カウンタ６０１からのカウント値をデコードして、Ａ／Ｄ変換回路１０１での３サンプルタイミングの期間をイネーブル期間とする位相ずれ検出回路１０５向けのイネーブル信号（位相ずれ検出用イネーブル信号）と、Ａ／Ｄ変換回路１０１での３サンプルタイミングの期間の真ん中のタイミングを示す復調回路５１０向けのイネーブル信号（復調用イネーブル信号）とを出力する。
【００６９】
次に、図５〜図８を参照して、この実施の形態２による同期追従回路５００の動作について説明する。なお、図７は、同期追従回路５００の動作（その１）として位相ずれ検出回路５０２が予め定めた位相ずれ量を超える位相ずれ量を検出した場合にインターポレーション処理を適用して行う同期追従動作を説明する図である。また、図８は、同期追従回路５００の動作（その２）として位相ずれ検出回路５０２が検出した位相ずれ量に基づき随時インターポレーション処理を適用して行う同期追従動作を説明する図である。
【００７０】
ここで、図７は図３に対応し、図８は図４に対応し、同様に、ベースバンドアナログ信号の位相同期すべき最大値とＡ／Ｄ変換回路のサンプルタイミングとの関係及び位相ずれとインターポレーション処理との関係が示されている。説明の便宜から、図７は図３と同様の表現とし、図８は図４と同様の表現としている。また、インターポレーション回路５０１では、インターポレーション演算部（２０１〜２０６）は、インターポレーション回路１０３と同様である。ここでは、この実施の形態２に関わる部分を中心に説明する。
【００７１】
まず、図７において、ベースバンドアナログ信号３００の最大値がＡ／Ｄ変換回路１０１のサンプルタイミングｂと一致した図７（ａ）に示す関係であるときは、位相ずれ検出回路５０２は、サンプルタイミングａ〜ｃの期間をイネーブル期間としてインターポレーション出力データを取り込む。インターポレーション回路５０１のインターポレーション演算部（２０１〜２０６）では、実施の形態１と同様に、例えば（ｐ，ｑ）＝（０，１）としてインターポレーションデータＡ，Ｂ，Ｃ，Ｄを出力している。
【００７２】
位相ずれ検出回路５０２では、インターポレーション出力データＡ，Ｂ，Ｃの振幅比較から、Ｂ＞Ａ＝Ｃなる関係を検出し、現在復調している真ん中のタイミングでのデータの振幅が最も大きい、つまり、同期ずれは生じていないと判定し、ジッタ除去フィルタ１０経由でインターポレーション回路５０１に同期ずれは生じていないことを通知する。したがって、インターポレーション演算部（２０１〜２０６）では、インターポレーション演算係数（ｐ，ｑ）＝（０，１）を維持する。これによって、復調回路５１０では、ベースバンドアナログ信号３００の最大値Ｂを取り込むことができるので、良好なＳＮ比の下で復調を行うことができる。
【００７３】
次に、送受信器間のマスタークロック周波数の僅かなずれによってベースバンドアナログ信号３００の最大値とサンプルタイミングｂとの関係が徐々にずれ始め、図７（ｂ）に示す状態となった場合について説明する。
【００７４】
図７（ｂ）では、ベースバンドアナログ信号３００の最大値がサンプルタイミングｂ，ｃ間の中央に位置しインターポレーション出力データＢ，Ｃの振幅が等しくなった場合が示されている。図７（ｂ）でのインターポレーション出力データＢ，Ｃは、共にベースバンドアナログ信号３００の最大値とタイミングがずれているので、共にＳＮ比は低くなる。
【００７５】
さらに時間の経過に伴って、ベースバンドアナログ信号３００の最大値がサンプルタイミングｂ，ｃ間の中央位置を過ぎてサンプルタイミングｃの方に少しでも近づくと、インターポレーション出力データＣの振幅がインターポレーション出力データＢよりも大きくなる。
【００７６】
このとき、位相ずれ検出回路５０２は、サンプルタイミングｃでのタイミングデータ（ｌａｔｅタイミングデータ）が最も振幅が大きかったことを知らせる位相ずれ情報を出力する。この位相ずれ情報はジッタ除去フィルタ１０６を通り、インターポレーション回路５０１に入力される。
【００７７】
インターポレーション回路５０１では、ｌａｔｅタイミングデータが最も振幅が大きかったことを知らせる位相ずれ情報を受けたので、インターポレーション演算係数を変更する。例えば、（ｐ，ｑ）＝（０，１）を（ｐ，ｑ）＝（０．５，０．５）と変更する。その結果、インターポレーション回路５０１では、入力するサンプリングデータＡ，Ｂ，Ｃ，Ｄから、図７（ｂ）に示すように、（Ａ＋Ｂ）／２，（Ｂ＋Ｃ）／２，（Ｃ＋Ｄ）／２なるインターポレーション出力データを生成して出力する。このとき、インターポレーション出力データ（Ｂ＋Ｃ）／２を出力するタイミングと復調用イネーブル信号を出力するタイミングとを合わせておく。こうすることで、復調回路５１０は、インターポレーション出力データ（Ｂ＋Ｃ）／２を取り込むことができる。
【００７８】
ここで、図７（ｂ）に示すように、インターポレーション出力データ（Ｂ＋Ｃ）／２は、インターポレーション演算によってベースバンドアナログ信号３００の最もＳＮ比が大きくなるタイミングのデータとして作り出されているので、最もＳＮ比が高いデータとなる。したがって、復調回路５１０では、位相ずれが生じた場合でも良好なＳＮ比の下で復調を行うことができる。
【００７９】
その後、図７（ｃ）に示すように、やがてベースバンドアナログ信号３００の最大値がサンプルタイミングｃの位置と一致し、さらに時間が経過した場合は、インターポレーション回路５０１では、インターポレーション演算係数を（ｐ，ｑ）＝（０．５，０．５）に維持しているので、位相ずれ検出回路５０２は、位相ずれ検出用イネーブル信号によって（Ａ＋Ｂ）／２，（Ｂ＋Ｃ）／２，（Ｃ＋Ｄ）／２なるインターポレーション出力データを受ける。
【００８０】
この場合は、インターポレーション出力データ（Ｃ＋Ｄ）／２が最も振幅が大きくなるので、位相ずれ検出回路５０２は、位相ずれ検出用イネーブル信号期間の最後のタイミングで取り込んだデータが最も振幅が大きかったことを知らせる位相ずれ情報をジッタ除去フィルタ１０６経由でインターポレーション回路５０１に出力する。
【００８１】
インターポレーション回路５０１は、位相ずれ検出用イネーブル信号期間最後のタイミングでのデータを位相ずれ検出用イネーブル信号期間の真ん中のタイミングのデータに変更するように、再びインターポレーション演算係数を（ｐ，ｑ）＝（０，１）とする。これによって、インターポレーション出力データＡ，Ｂ，Ｃ，Ｄが出力される。このとき、インターポレーション回路５０１では、復調用イネーブル信号のタイミングでデータＣを出力するようにタイミング調整をしておく。こうすることで、復調回路５１０では、ベースバンドアナログ信号３００の最大値Ｃを取り込むことができるので、良好なＳＮ比の下で復調を行うことができる。
【００８２】
このように、ＳＮ比が最大となるタイミングとの同期ずれ検出した場合には、インターポレーションの演算係数を変更してＳＮ比が最大となるタイミングのデータを作って復調するようにしたので、良好なＳＮ比の下で安定的に復調動作が行えるようになり、受信感度の向上が図れる。
【００８３】
次に、図８を参照して、同期位相が少しでもずれた場合に、位相ずれ検出回路５０２が随時検出した位相ずれ情報をジッタ除去フィルタ１０６経由でインターポレーション回路５０１に与えて同期追従動作を行う場合について説明する。
【００８４】
図８（ａ），（ｂ）は、図７（ａ）に示した状態から少しだけ位相がずれた状態を示している。図８（ａ）は、サンプリングデータＡの振幅よりもサンプリングデータＣの振幅がやや大きい場合を示し、図８（ｂ）は、サンプリングデータＡの振幅よりもサンプリングデータＣの振幅がやや小さい場合を示している。
【００８５】
上記したように、図７（ａ）に示す状態では、位相ずれ検出回路５０２は、現在復調に用いているサンプルタイミングはサンプルタイミングｂであると認識している。インターポレーション回路５０１では、インターポレーション演算係数を（ｐ，ｑ）＝（０，１）としているので、インターポレーション回路５０１が出力するインターポレーションデータＡ，Ｂ，Ｃ，Ｄは、サンプルタイミングａ，ｂ，ｃ，ｄにてサンプリングされたデータそのものである。
【００８６】
位相ずれ検出回路５０２は、位相ずれ検出用イネーブル信号の期間に取り込んだインターポレーションデータの振幅を比較し、どのデータがどれだけ大きくなったかを示す位相ずれ情報を生成し、ジッタ除去フィルタ１０６経由でインターポレーション回路５０１に与える。
【００８７】
インターポレーション回路５０１は、入力される位相ずれ情報に応じてインターポレーション演算係数ｐ，ｑの値を変更する。
【００８８】
具体的には、図８（ａ）に示す場合は、インターポレーション回路５０１では、サンプリングデータＡよりもサンプリングデータＣの方がやや振幅が大きいという位相ずれ情報が入力されるので、インターポレーション演算係数ｐは０よりもやや大きい値にし、インターポレーション演算係数ｑは１よりもやや小さい値とする。例えば、（ｐ，ｑ）＝（０．１２５，０．８７５）とする。その結果、インターポレーション回路５０１の出力は、図８（ａ）に示すα，β，γ・・・となる。ここでのインターポレーションデータβのタイミング位置は、サンプリングデータＢのサンプルタイミングｂの近傍進相側にあるが、実際のアナログベースバンド信号の最大値を与えるタイミング位置である。インターポレーション回路５０１は、再生クロックでこのインターポレーションデータβをサンプリングするようにタイミングを調整してインターポレーションデータを出力する。
【００８９】
また、図８（ｂ）に示す場合は、インターポレーション回路５０１では、サンプリングデータＡの方がサンプリングデータＣよりもやや振幅が大きいという位相ずれ情報が入力されるので、インターポレーション演算係数ｐは１よりもやや小さい値にし、インターポレーション演算係数ｑは０よりもやや大きい値とする。例えば、（ｐ，ｑ）＝（０．８７５，０．１２５）とする。その結果、インターポレーション回路５０１の出力は、図８（ｂ）に示すα，β，γ・・・となる。ここでのインターポレーションデータαのタイミング位置は、サンプリングデータＢのサンプルタイミングｂの近傍遅相側にあるが、実際のベースバンドアナログ信号３００の最大値を与えるタイミング位置である。インターポレーション回路５０１は、再生クロックでこのインターポレーションデータαをサンプリングするようにタイミングを調整してインターポレーションデータを出力する。
【００９０】
このように、位相ずれを随時検出してインターポレーション処理を実施する場合には、図７にて説明したよりもさらに短い時間遅れを有して位相ずれに追従できることになるので、より高精度な同期追従が可能となる。
【産業上の利用可能性】
【００９１】
以上のように、本発明にかかる同期追従回路は、最大ＳＮ比を与える位相での同期状態を高精度に保持し、良好なＳＮ比の下での安定的な復調動作を実現して受信感度の向上を図るのに有用である。
【図面の簡単な説明】
【００９２】
【図１】本発明の実施の形態１による同期追従回路の構成を示すブロック図
【図２】図１に示すインターポレーション回路の構成例を示すブロック図
【図３】図１に示す同期追従回路の動作（その１）を説明する図
【図４】図１に示す同期追従回路の動作（その２）を説明する図
【図５】本発明の実施の形態２による同期追従回路の構成を示すブロック図
【図６】図５に示すインターポレーション回路の構成例を示すブロック図
【図７】図５に示す同期追従回路の動作（その１）を説明する図
【図８】図５に示す同期追従回路の動作（その２）を説明する図
【図９】従来の同期追従回路の構成例を示すブロック図
【符号の説明】
【００９３】
１００，５００    同期追従回路
１０１    Ａ／Ｄ変換回路
１０２    帯域制限フィルタ
１０３，５０１    インターポレーション回路
１０４    ２次サンプリング回路
１０５，５０２    位相ずれ検出回路
１０６    ジッタ除去フィルタ
１１０、５１０    復調回路
２０１    シフトレジスタ
２０２，２０３    乗算回路
２０４，２０５    インターポレーション演算係数発生回路
２０６    加算回路
６０１    カウンタ
６０２    デコーダ
【図１】
2008072186.tif 000003
【図２】
2008072186.tif 000004
【図３】
2008072186.tif 000005
【図４】
2008072186.tif 000006
【図５】
2008072186.tif 000007
【図６】
2008072186.tif 000008
【図７】
2008072186.tif 000009
【図８】
2008072186.tif 000010
【図９】
2008072186.tif 000011