(57)【要約】      （修正有）【課題】可変利得増幅器において、低利得時の線形性を拡大する。【解決手段】同一サイズからなる差動対（ＳＰ１）の共通ソースに接続される電流源を制御電圧で制御することによって得られる可変利得増幅器（ＶＧＡ）において、サイズ比（Ｋ：Ｍ）の異なるトランジスタを用いた差動対（ＳＰ２）と他のサイズ比（Ｍ：Ｋ）の異なる差動対（ＳＰ３）とを並列接続した線形化回路（ＬＣＣ）を構成し、ＶＧＡとＬＣＣをに並列に接続した構成をなす。【選択図】図１
2008072590.tif 000002
【特許請求の範囲】
【請求項１】
ゲート端子が第１入力端を為す第１トランジスタと、ゲート端子が第２入力端を為し前記第１トランジスタとの寸法比がＫ：Ｍ（Ｋ＞Ｍ）である第２トランジスタと、前記第１トランジスタのソース端子と前記第２トランジスタのソース端子とに第１電流を供給する第１電流源と、を有する第１差動増幅回路と、
ゲート端子が第３入力端を為す第３トランジスタと、ゲート端子が第４入力端を為し前記第３トランジスタとの寸法比がＭ：Ｋである第４トランジスタと、前記第３トランジスタのソース端子と前記第４トランジスタのソース端子とに第２電流を供給する第２電流源と、を有し、前記第１差動増幅回路の利得と同じ利得である第２差動増幅回路と、
ゲート端子が第５入力端を為す第５トランジスタと、ゲート端子が第６入力端を為し前記第５トランジスタとの寸法比が１：１である第６トランジスタと、前記第５トランジスタのソース端子と前記第６トランジスタのソース端子とに第３電流を供給する可変電流源と、を有し、前記第３電流が第１の大きさである場合に前記第１差動増幅回路の利得よりも大きく、前記第３電流が前記第１の大きさとは異なる第２の大きさである場合に前記第１差動増幅回路の利得よりも小さいよう前記第３電流と前記第５のトランジスタとを組み合わせた第３差動増幅回路と、
を備え、
前記第1入力端と前記第3入力端と前記第5入力端とが互いに接続されて差動入力端の一端を為し、
前記第２入力端と前記第４入力端と前記第６入力端とが互いに接続されて前記差動入力端の他端を為し、
前記第1トランジスタのドレイン端子と前記第3トランジスタのドレイン端子と前記第5トランジスタのドレイン端子とが互いに接続されて差動出力端の一端を為し、
前記第２トランジスタのドレイン端子と前記第４トランジスタのドレイン端子と前記第６トランジスタのドレイン端子とが互いに接続されて前記差動出力端の他端を為す
ことを特徴とする増幅回路。
【請求項２】
前記可変電流源は、前記差動出力端の出力電流との関係が線形である制御電圧との関係が、指数関数的である第３電流を供給することを特徴とする請求項１記載の増幅回路。
【請求項３】
前記可変電流源は、前記制御電圧が増加することに応じて、前記第３電流を指数関数的に減少させ、
前記第１及び第２電流源は、略一定値を有する前記第１及び第２電流をそれぞれ生成する
ことを特徴とする請求項２に記載の増幅回路。
【請求項４】
前記可変電流源は、前記制御電圧が増加することに応じて、前記第３電流を指数関数的に減少させ、
前記第１及び第２電流源は、前記制御電圧が増加することに応じて単調増加するよう前記第１及び第２電流をそれぞれ生成する
ことを特徴とする請求項２に記載の増幅回路。
【請求項５】
ゲート端子が第７入力端を為す第７トランジスタと、ゲート端子が第８入力端を為し前記第７トランジスタとの寸法比がL：N（Ｋ≠Ｍ）である第８トランジスタと、前記第８トランジスタのソース端子と前記第８トランジスタのソース端子とに第４電流を供給する第４電流源と、を有する第４差動増幅回路を更に備え、
前記第７入力端が前記差動入力端の前記一端に接続し、
前記第８入力端が前記差動入力端の前記他端に接続し、
前記第７トランジスタのドレイン端子が前記差動出力端の前記一端を為し、
前記第８トランジスタのドレイン端子が前記差動出力端の前記他端を為す
ことを特徴とする請求項１に記載の増幅回路。
【請求項６】
前記第１及び第２トランジスタは、ＭＯＳトランジスタによって形成され、
前記第１差動増幅回路は、前記第１差動増幅器が変化させ得る利得範囲のうち、最大利得付近では、前記第１及び第２トランジスタを強反転領域で動作させ、最小利得付近では、前記第１及び第２トランジスタを弱反転領域で動作させる
ことを特徴とする請求項１に記載の増幅回路。
【請求項７】
ベース端子が第１入力端を為す第１トランジスタと、ベース端子が第２入力端を為し前記第１トランジスタとの寸法比がＫ：Ｍ（Ｋ＞Ｍ）である第２トランジスタと、前記第１トランジスタのエミッタ端子と前記第２トランジスタのエミッタ端子とに第１電流を供給する第１電流源と、を有する第１差動増幅回路と、
ベース端子が第３入力端を為す第３トランジスタと、ベース端子が第４入力端を為し前記第３トランジスタとの寸法比がＭ：Ｋである第４トランジスタと、前記第３トランジスタのエミッタ端子と前記第４トランジスタのエミッタ端子とに第２電流を供給する第２電流源と、を有し、前記第１差動増幅回路の利得と同じ利得である第２差動増幅回路と、
ベース端子が第５入力端を為す第５トランジスタと、ベース端子が第６入力端を為し前記第５トランジスタとの寸法比が１：１である第６トランジスタと、前記第５トランジスタのエミッタ端子と前記第６トランジスタのエミッタ端子とに第３電流を供給する可変電流源と、を有し、前記第３電流が第１の大きさである場合に前記第１差動増幅回路の利得よりも大きく、前記第３電流が前記第１の大きさとは異なる第２の大きさである場合に前記第１差動増幅回路の利得よりも小さいよう前記第３電流と前記第５のトランジスタとを組み合わせた第３差動増幅回路と、
を備え、
前記第1入力端と前記第3入力端と前記第5入力端とが互いに接続されて差動入力端の一端を為し、
前記第２入力端と前記第４入力端と前記第６入力端とが互いに接続されて前記差動入力端の他端を為し、
前記第1トランジスタのコレクタ端子と前記第3トランジスタのコレクタ端子と前記第5トランジスタのコレクタ端子とが互いに接続されて差動出力端の一端を為し、
前記第２トランジスタのコレクタ端子と前記第４トランジスタのコレクタ端子と前記第６トランジスタのコレクタ端子とが互いに接続されて前記差動出力端の他端を為す
ことを特徴とする増幅回路。
【請求項８】
送信回路を有する通信装置において、
前記送信回路が有する変調器の後段に接続された増幅回路は、
ゲート端子が第１入力端を為す第１トランジスタと、ゲート端子が第２入力端を為し前記第１トランジスタとの寸法比がＫ：Ｍ（Ｋ＞Ｍ）である第２トランジスタと、前記第１トランジスタのソース端子と前記第２トランジスタのソース端子とに第１電流を供給する第１電流源と、を有する第１差動増幅回路と、
ゲート端子が第３入力端を為す第３トランジスタと、ゲート端子が第４入力端を為し前記第３トランジスタとの寸法比がＭ：Ｋである第４トランジスタと、前記第３トランジスタのソース端子と前記第４トランジスタのソース端子とに第２電流を供給する第２電流源と、を有し、前記第１差動増幅回路の利得と同じ利得である第２差動増幅回路と、
ゲート端子が第５入力端を為す第５トランジスタと、ゲート端子が第６入力端を為し前記第５トランジスタとの寸法比が１：１である第６トランジスタと、前記第５トランジスタのソース端子と前記第６トランジスタのソース端子とに第３電流を供給する可変電流源と、を有し、前記第３電流が第１の大きさである場合に前記第１差動増幅回路の利得よりも大きく、前記第３電流が前記第１の大きさとは異なる第２の大きさである場合に前記第１差動増幅回路の利得よりも小さいよう前記第３電流と前記第５のトランジスタとを組み合わせた第３差動増幅回路と、
を備え、
前記第1入力端と前記第3入力端と前記第5入力端とが互いに接続されて差動入力端の一端を為し、
前記第２入力端と前記第４入力端と前記第６入力端とが互いに接続されて前記差動入力端の他端を為し、
前記第1トランジスタのドレイン端子と前記第3トランジスタのドレイン端子と前記第5トランジスタのドレイン端子とが互いに接続されて差動出力端の一端を為し、
前記第２トランジスタのドレイン端子と前記第４トランジスタのドレイン端子と前記第６トランジスタのドレイン端子とが互いに接続されて前記差動出力端の他端を為す  ことを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は可変利得増幅器の高線形化に係る技術である。
【背景技術】
【０００２】
無線信号を受信する受信機では、無線信号の電力が約100dB程度あるため、受信アナログ信号をデジタル信号に変換するA/D変換器の入力において、所定のレベルになるように、受信信号の振幅を制御する必要がある。
【０００３】
一方、送信機でも、受信側で必要以上の入力電力が送られていることがわかれば、受信側で所定のレベルが受信できるように、送信電力を制御する。
【０００４】
受信機の利得を可変にする機能や送信電力を可変にする機能は、可変利得増幅器で行なわれる。可変利得増幅器ＶＧＡの従来例を図13（a）に示す。差動対ＳＰ１を形成するMOSトランジスタM1及びM2の共通ソース端子とグランドとの間に、可変電流源I1が接続されている。出力電流は、MOSトランジスタM1及びM2のドレイン端子から取り出される。なお、図面の簡略化のため、差動対ＳＰ１を図13(b)にように示す。
【０００５】
ところで、MOSトランジスタM1及びM2の動作領域により可変利得は異なる。なお、ゲート電圧がゲート閾値電圧より高く、ゲート電圧に比例してドレイン電流が増加する動作領域は、強反転領域と呼ばれ、ゲート電圧がゲート閾値電圧より低く、ドレイン電流がほとんど流れない動作領域は、弱反転領域と呼ばれる。ゲート電圧とドレイン電流の関係において、強反転領域は、２乗特性を示し、弱反転領域は、指数特性を示す。
【０００６】
ここでMOSトランジスタM1及びM2が2乗特性の場合は、利得に相当する相互コンダクタンスgmは、
gm=2√(βId)
と表わされる。ここで、β=(1/2)μ Cox(W/L)、μは移動度、Coxは酸化膜の容量、Wはゲート幅、Lはゲート長を表わす。Idはドレイン電流である。
【０００７】
MOSトランジスタM1及びM2が指数特性の場合は、相互コンダクタンスgmは、
gm=Id/(nVT)
と表わされる。ここで、nはプロセスに関係する定数、VTは熱電圧を表わし、常温で26mVである。
【０００８】
ここで、MOSトランジスタM1及びM2が2乗特性の場合について、MOSトランジスタM1及びM2のゲート端子にそれぞれ印加される電圧の電位差からなる入力電圧Ｖｉｎの入力範囲を検討する。因みに、ここでは、例えば線形性が確保されている範囲（利得が一定の範囲）を入力範囲Ｒとするが、この入力範囲Ｒは、線形性が確保されていない非線形の範囲（入力電圧Ｖｉｎが変化することに応じて利得が変化する範囲）を含んでいても良い。
【０００９】
MOSトランジスタM1がカットオフし（電流が流れず）、MOSトランジスタM2にのみ電流Idが流れるとき、MOSトランジスタM1及びM2のゲート端子の両端にかかる電圧Vlimは、
Vlim=√(Id/β)
である。この電圧Vlimは、可変利得増幅器（差動増幅器）ＶＧＡの入力範囲Ｒの指標になる。
【００１０】
上述の電圧Vlimを表す式から、利得を下げるため電流Idを減少させると、Vlimは減少することになる。図14に、電流Idを最大にして利得を最大にした場合の相互コンダクタンスG1maxと、電流Idを減少して利得を最小にした場合の相互コンダクタンスG1minとにおける電圧Vlimを示す。
【００１１】
したがって、利得を下げるほど可変利得増幅器ＶＧＡの線形性は劣化（すなわち入力範囲Ｒが減少）することになる。ただし、この場合では可変利得増幅器ＶＧＡの出力側による歪の影響は考慮しないことを仮定した。電流Idをさらに下げていくと、2乗特性から指数特性に変化していく。指数特性では、ほぼバイポーラトランジスタと同じ特性になるので、入力範囲ＲはnVT程度まで下がる。これ以降、入力範囲Ｒの減少はなくなる。
【００１２】
図15に直接変調方式を用いた送信部ＴＸを示す。直交変調器ＯＭは、ミキサＭＸ１及びＭＸ２、移相器ＰＨからなり、ローカルオシレータＬＯ１１から出力されるLO信号を、Ｄ／Ａ変換器及びＬＰＦを順次介して得られるI/Q信号により変調する。その出力は可変利得増幅器VGAに入力され、制御信号により信号振幅を調整する。可変利得増幅器ＶＧＡの出力は次段の電力増幅器PAにより増幅され、フィルタBPFを介して、図示していないアンテナから電波が発射される。この場合、直交変調器ＯＭの出力は、アンテナから発射される電力によらず一定である。
【００１３】
上記に示した可変利得増幅器ＶＧＡを用いると、利得を下げた場合、入力範囲Ｒが減少するため、出力信号が歪む。出力信号が歪むと、変調精度の劣化や不要輻射が増大するため、出力信号の歪みをできるだけ減らす必要がある。
【特許文献１】特開２００１−１９６８８０号公報
【非特許文献１】T. Yamaji, et.al.,”A temperature-stable CMOS variable-gain amplifier with 80-dB linearly controlled gain range”, IEEE J. Solid-State Circuits, pp.553-558, May, 2002.
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、可変利得増幅器において、低利得時の線形性（すなわち利得が一定の範囲）を拡大することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の一態様による増幅回路は、
ゲート端子が第１入力端を為す第１トランジスタと、ゲート端子が第２入力端を為し前記第１トランジスタとの寸法比がＫ：Ｍ（Ｋ＞Ｍ）である第２トランジスタと、前記第１トランジスタのソース端子と前記第２トランジスタのソース端子とに第１電流を供給する第１電流源と、を有する第１差動増幅回路と、
ゲート端子が第３入力端を為す第３トランジスタと、ゲート端子が第４入力端を為し前記第３トランジスタとの寸法比がＭ：Ｋである第４トランジスタと、前記第３トランジスタのソース端子と前記第４トランジスタのソース端子とに第２電流を供給する第２電流源と、を有し、前記第１差動増幅回路の利得と同じ利得である第２差動増幅回路と、
ゲート端子が第５入力端を為す第５トランジスタと、ゲート端子が第６入力端を為し前記第５トランジスタとの寸法比が１：１である第６トランジスタと、前記第５トランジスタのソース端子と前記第６トランジスタのソース端子とに第３電流を供給する可変電流源と、を有し、前記第３電流が第１の大きさである場合に前記第１差動増幅回路の利得よりも大きく、前記第３電流が前記第１の大きさとは異なる第２の大きさである場合に前記第１差動増幅回路の利得よりも小さいよう前記第３電流と前記第５のトランジスタとを組み合わせた第３差動増幅回路と、
を備え、
前記第1入力端と前記第3入力端と前記第5入力端とが互いに接続されて差動入力端の一端を為し、
前記第２入力端と前記第４入力端と前記第６入力端とが互いに接続されて前記差動入力端の他端を為し、
前記第1トランジスタのドレイン端子と前記第3トランジスタのドレイン端子と前記第5トランジスタのドレイン端子とが互いに接続されて差動出力端の一端を為し、
前記第２トランジスタのドレイン端子と前記第４トランジスタのドレイン端子と前記第６トランジスタのドレイン端子とが互いに接続されて前記差動出力端の他端を為す。
【００１６】
また本発明の一態様による増幅回路は、上記増幅回路の各トランジスタをバイポーラトランジスタで構成し、ゲート端子、ソース端子、及びドレイン端子をそれぞれ、ベース端子、エミッタ端子、及びコレクタ端子として読み替えた構成としたものである。
【００１７】
また本発明の一態様による通信装置は、送信回路を有する通信装置において、前記送信回路が有する変調器の後段に接続された増幅回路が上記増幅回路の構成を採るものである。
【発明の効果】
【００１８】
本発明によれば、可変利得増幅器において、低利得時の線形性を拡大することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施の形態を説明する。
【００２０】
図1は本発明の実施の形態に係る可変利得増幅器１０である。この可変利得増幅器（すなわち増幅回路）１０は、略同一のゲート幅を有する第１及び第２のトランジスタＭ１及びＭ２並びに第１の電流源Ｉ１を有する可変利得増幅器ＶＧＡと、当該可変利得増幅器ＶＧＡに並列接続され、異なるゲート幅を有する第３及び第４のトランジスタＭ３及びＭ４並びに第２の電流源Ｉ２と、異なるゲート幅を有する第５及び第６のトランジスタＭ５及びＭ６並びに第３の電流源Ｉ３とを有し、第３のトランジスタＭ３と第４のトランジスタＭ４とのゲート幅の比が、第６のトランジスタＭ６と第５のトランジスタＭ５とのゲート幅の比に略等しくなるように形成された線形化回路ＬＣＣとを備える。
【００２１】
すなわち、第１及び第２のトランジスタＭ１及びＭ２のソースが共通接続されると共に第１の電流源Ｉ１に接続され、第３及び第４のトランジスタＭ３及びＭ４のソースが共通接続されると共に第２の電流源Ｉ２に接続され、第５及び第６のトランジスタＭ５及びＭ６のソースが共通接続されると共に第３の電流源Ｉ３に接続される。
【００２２】
第１、第３及び第５のトランジスタＭ１、Ｍ３及びＭ５のゲートが共通接続されると共に第１の電圧入力端子ＶＩＮ１に接続され、第２、第４及び第６のトランジスタＭ２、Ｍ４及びＭ６のゲートが共通接続されると共に第２の電圧入力端子ＶＩＮ２に接続される。
【００２３】
第１、第３及び第５のトランジスタＭ１、Ｍ３及びＭ５のドレインが共通接続されると共に第１の電流出力端子ＩＯＵＴ１に接続され、第２、第４及び第６のトランジスタＭ２、Ｍ４及びＭ６のドレインが共通接続されると共に第２の電流出力端子ＩＯＵＴ２に接続される。
【００２４】
第１の電流源Ｉ１は、外部から与えられる利得制御信号すなわち利得制御電圧ＶＣＮＴに基づいて、第１の利得制御電流Ｉ１を生成する際、利得制御電圧ＶＣＮＴが増加することに応じて第１の利得制御電流Ｉ１を減少させるように、第１の利得制御電流Ｉ１を生成する。
【００２５】
第２及び第３の電流源Ｉ２及びＩ３は、略同一の電流値を有する第２の利得制御電流Ｉ２をそれぞれ生成し、かつ利得制御電圧ＶＣＮＴ及び利得制御電流Ｉ１、Ｉ２の関係を示す電流特性として、第１の電流源Ｉ１とは異なる電流特性を有する。
【００２６】
因みに、本実施の形態における第１のトランジスタは、特許請求の範囲における第５トランジスタに対応し、以下、同様に、本実施の形態における第２のトランジスタは第６トランジスタに対応し、本実施の形態における第３のトランジスタは第１トランジスタに対応し、本実施の形態における第４のトランジスタは第２トランジスタに対応し、本実施の形態における第５のトランジスタは第３トランジスタに対応し、本実施の形態における第４のトランジスタは第３トランジスタに対応する。また、本実施の形態における第１の電流源Ｉ１は、第３電流を供給する可変電流源に対応し、本実施の形態における第２の電流源Ｉ２は、第１電流を供給する第１電流源に対応し、本実施の形態における第３の電流源Ｉ３は、第２の電流を供給する第２電流源に対応する。また、本実施の形態における差動対ＳＰ１は第３差動増幅回路に対応し、本実施の形態における差動対ＳＰ２は第１差動増幅回路に対応し、本実施の形態における差動対ＳＰ３は第２差動増幅回路に対応する。また、本実施の形態における第１の電圧入力端子ＶＩＮ１は差動入力端の一端に対応し、本実施の形態における第２の電圧入力端子ＶＩＮ２は差動入力端の他端に対応し、本実施の形態における第１の電流出力端子ＩＯＵＴ１は差動出力端の一端に対応し、本実施の形態における第２の電流出力端子ＩＯＵＴ２は差動出力端の他端に対応する。さらに、差動対ＳＰ１（第３差動増幅回路）は、利得制御電流I1（第３電流）が第１の大きさである場合に差動対ＳＰ２（第１差動増幅回路）の利得よりも大きく、利得制御電流I1（第３電流）が第１の大きさとは異なる第２の大きさである場合に差動対ＳＰ１（第１差動増幅回路）の利得よりも小さいよう利得制御電流I1（第３電流）と第１のトランジスタ（第５トランジスタ）とを組み合わせた。
【００２７】
ここで、可変利得増幅器G1（ＶＧＡ）は差動増幅器から構成され、可変電流源Ｉ１を流れるテール電流すなわち利得制御電流I1は、利得制御電圧VCNTにより制御されるf(VCNT)からなる。ここでは、f(VCNT)は、利得制御電圧VCNTが高くなることに応じて利得制御電流I1が指数関数的に減少するものであり、f(VCNT)=A exp (-VCNT) で表されるものである。
【００２８】
一方、増幅器G2は、ゲート幅比がM:Kの差動対SP2とゲート幅比がK:Mの差動対SP3とが並列接続された構成をとる。なお、ゲート長はいずれの差動対も同一である。それぞれの利得制御電流はI2とあり、利得制御電圧VCNTに対して、f(VCNT)と異なる関数g(VCNT)で表されるものである。
【００２９】
ここで、増幅器G2は、可変利得増幅器G1における低利得時の線形性を拡大するために使用されるものであり、線形化回路（LCC:Linearity compensation  Circuit)と呼ぶ。増幅器G2、すなわち、LCCは可変利得増幅器G1と並列接続される。
【００３０】
図2は図1で示した可変利得増幅器G1と増幅器G2の差動対の部分を簡略化した記号を用いて描いたものである。なお、増幅器G2の利得制御電流は2つあるが、簡略化した記号では1つのみとした。以下、可変利得増幅器１０について動作を説明する。
【００３１】
可変利得増幅器G1のテール電流、すなわち、ここでは利得制御電流I1は、上記に記載したように、外部から入力される利得制御電圧VCNTに対して指数的に変化する電流I1= A exp (-VCNT)で表される。
【００３２】
ここで、利得制御電圧VCNTは、電圧VCNT0から電圧VCNT1まで変化するものとし、利得制御電流I1は、最大A exp (-VCNT0)から最小A exp (-VCNT1)まで変化する。利得制御電流I1が最大値のとき、可変利得増幅器G1のMOSトランジスタは強反転領域で動作する。
【００３３】
この条件は、可変利得増幅器G1のMOSトランジスタを必要以上に大きくしないことを意味する。すなわち、強反転領域ではMOSトランジスタに流れる電流密度が弱反転領域に比べ非常に高いので、弱反転領域で動作させることに比べMOSトランジスタの寸法を小さくできる。すなわち、MOSトランジスタの遮断周波数fTを高めることができる他、MOSトランジスタの寄生キャパシタを小さくできるため、少ない電流で高速性を高めることができる。
【００３４】
このとき、可変利得増幅器G1の相互コンダクタンスは、gm=2√(βI1)（I1≒Id）で表されるので、相互コンダクタンスはVCNTに対して指数的に変化する。この特性を以下、linear-in-dB特性と呼ぶ。利得制御電圧がVCNT0のとき、相互コンダクタンスは最も高い値をとり、G1maxとする。利得制御電圧VCNTを大きくすると、相互コンダクタンスは次第に減少していき、最大値VCNT1では最も低いG1min となる。
【００３５】
一方、LCCすなわち増幅器G2の動作を2つの場合に分けて述べる。まず、図２に示すように、利得制御電圧VCNTに依存せず、増幅器G2の利得制御電流I2を一定にする第１の手法について述べる。このとき、利得制御電流I1及びI2と利得制御電圧VCNTの関係を図3に示す。
【００３６】
この場合、第１の電流源Ｉ１は、利得制御電圧ＶＣＮＴが増加することに応じて、第１の利得制御電流Ｉ１を指数関数的に減少させるように、第１の利得制御電流Ｉ１を生成し、第２及び第３の電流源Ｉ２及びＩ３は、略一定値を有する第２の利得制御電流Ｉ２をそれぞれ生成する。
【００３７】
増幅器G2は、非対称な差動対を2つ接続した構成からなる。この各々の相互コンダクタンスgm2が、利得制御電流I2のとき、相互コンダクタンスG1minに等しくなるように差動対のゲート幅比M:Kを設定する。
【００３８】
このようにすることにより、増幅器G2は利得制御電圧VCNTによらず常に一定電流2I2が流れ、ゲート幅比M:Kの関数となるオフセット電圧VOFFのときに、相互コンダクタンスgm2のピークが相互コンダクタンスG1minのピークと等しい値を有する増幅器となる。なお、VOFF={(m-1)/(m+1)}/√(mβ)×I2である。ここで、m=M/K, M>Kである。
【００３９】
図4に最小利得時と最大利得時の可変利得増幅器G1と増幅器G2の相互コンダクタンスを示す。因みに、ここでは、例えば線形性が確保されている範囲（利得が一定の範囲）を入力範囲Ｒとするが、この入力範囲Ｒは、線形性が確保されていない非線形の範囲（入力電圧Ｖｉｎが変化することに応じて利得が変化する範囲）を含んでいても良い。
【００４０】
図4から明らかのように、最大利得時は可変利得増幅器G1の入力範囲Ｒは広く、しかも相互コンダクタンスG1maxが高いため、増幅器G2の小さい相互コンダクタンスgm2は無視できるので、ほぼ、可変利得増幅器G1の相互コンダクタンスG1maxにより入力範囲Ｒが決まる。
【００４１】
一方、利得制御電流I1を小さくし、可変利得増幅器G1の相互コンダクタンスを最小のG1minとしたとき、増幅器G2の相互コンダクタンスgm2は所定のオフセット電圧VOFFでピークをもち、しかもその値はG1minと等しい。この場合、可変利得増幅器G1の相互コンダクタンスG1minと、増幅器G2における２つの相互コンダクタンスgm2とは加算され、これにより、入力範囲Ｒは増幅器G2がないときの少なくともオフセット電圧VOFFの分だけ広がる。
【００４２】
図5に、利得制御電圧VCNTに対する利得、すなわち、相互コンダクタンスの依存性を示す。可変利得増幅器G1の最小利得時に、MOSトランジスタが強反転領域で動作しているときは（すなわち全ての利得について強反転領域で動作しているときは）、可変利得増幅器G1のVCNT依存性はlinear-in-dB特性を示し、縦軸を対数でとると直線のグラフになる。
【００４３】
この場合、増幅器G 2の相互コンダクタンスは一定であるので、可変利得増幅器１０全体の相互コンダクタンスＧは、最小利得近傍では若干高くなることがある。これは、オフセット電圧VOFF=0V（Ｖｉｎ＝０）近傍における増幅器G2の相互コンダクタンスが、可変利得増幅器G1の相互コンダクタンスに加算されるからである。
【００４４】
したがって、可変利得増幅器１０全体の相互コンダクタンスG=G1+G2は、可変利得増幅器G1の最小値より高くなる。しかしながら、この偏差は必ず生じるものであり、あらかじめ予期されるので、利得制御信号VCNTを調整することにより回避できる。また、利得制御特性に高い精度を必要としない場合には、利得制御特性の偏差は小さいので問題になることはない。
【００４５】
ここで、linear-in-dB特性をより高精度にする方法について述べる。この場合、可変利得増幅器ＶＧＡは、可変利得増幅器ＶＧＡが変化させ得る利得範囲のうち、最大利得付近では、第１及び第２のトランジスタＭ１及びＭ２を強反転領域で動作させ、最小利得付近では、第１及び第２のトランジスタＭ１及びＭ２を弱反転領域で動作させる。
【００４６】
可変利得増幅器G1の最小利得Gmin付近が弱反転領域で動作するように設定すると、可変利得増幅器G1の利得制御特性はlinear-in-dB特性から外れてくる。すなわち、強反転領域から弱反転領域に遷移するとき、linear-in-dB特性の傾きが1から2に遷移するようにして急峻になる。
【００４７】
図6にこの特性を示す。このように、相互コンダクタンスGminを弱反転領域で設定した場合、可変利得増幅器G1のlinear-in-dB特性の傾きが変化するが、増幅器G2の相互コンダクタンスの影響により全体の相互コンダクタンスが高くなることを利用すると、図５の場合と比較して、lnear-in-dB特性の範囲（変化させることが可能な利得の範囲ＧＲ）を大きくすることができる。
【００４８】
次に、図7に示すように、増幅器G2の利得制御電流I2を利得制御電圧VCNTに依存させる第2の手法について述べる。図７では、利得制御電流I2は利得制御電流I1と異なるため、I2=g(VCNT)と記している。
【００４９】
この場合、第１の電流源Ｉ１は、利得制御電圧ＶＣＮＴが増加することに応じて、第１の利得制御電流Ｉ１を指数関数的に減少させるように、第１の利得制御電流Ｉ１を生成し、記第２及び第３の電流源Ｉ２及びＩ３は、利得制御電圧ＶＣＮＴが増加することに応じて単調増加するように、第２の利得制御電流Ｉ２をそれぞれ生成する。
【００５０】
制御方法として、図8に示すように、利得制御電圧VCNTが大きくなると、利得制御電流I2も大きくなることを特徴としている。すなわち、I2=g(VCNT)=B1(VCNT)×VCNT; B1(VCNT)≧0 とすることを特徴とする。ただし、可変利得増幅器G1の相互コンダクタンスが最小G1minとなるときは、利得制御電流I2を一定とする第１の手法と同様に、増幅器G2の相互コンダクタンスgm2のピークが相互コンダクタンスG1minのピークと等しくなるように、利得制御電流I2および差動対のゲート幅比M:Kを設定する。
【００５１】
このようにすることにより、最大利得を設定しているときは増幅器G2の利得制御電流I2を小さくできるので、低消費電力化を達成できる。なお、ここでは、非対称差動対が1対のみを考慮しているが、複数対存在しても同様である。
【００５２】
図9は可変利得増幅器G1が最小利得まで全て強反転領域の場合の利得制御特性を示す。図5で示したように、可変利得増幅器G1はlinear-in-dBの利得制御特性を有するが、増幅器G2を含めた全体の利得制御特性G=G1+G2は、最小利得近傍でlinear-in-dBからの偏差が生じる。しかしながら、この偏差は必ず生じるものであり、あらかじめ予期されるので、利得制御電圧VCNTを調整することにより回避できる。また、利得制御特性に高い精度を必要としない場合には、利得制御特性の偏差は小さいので問題になることはない。
【００５３】
上記、linear-in-dBの利得制御特性からのずれを小さくする手法について、図10を参照して述べる。MOSトランジスタは動作条件により強反転領域と弱反転領域があり、それぞれ、入出力特性は2乗特性と指数特性となる。このため、利得の傾きは1から2になる。図6で示したように、可変利得増幅器G1の最小利得を弱反転領域に入ったところに設定すれば、可変利得増幅器G1の最小の相互コンダクタンスG1minと増幅器G2の相互コンダクタンスgm2のピークが加算され、可変利得増幅器２０全体の相互コンダクタンスG=G1+G2は最小利得までlinear-in-dB特性を維持できる。
【００５４】
ところで、本実施の形態による可変利得増幅器１０及び２０を、図示しない送信機内の直交変調器（図１５）の後段に設ければ、利得を下げても入力範囲Ｒが減少することを回避することができる。これにより、出力信号が歪むことを抑制し、変調精度の劣化や不要輻射の増大を抑制することができる。
【００５５】
このように本実施の形態によれば、ゲート幅比が1:1の差動対SP1と、ゲート幅比がM:Kの差動対SP2と、ゲート幅比がK:Mの差動対SP3が並列接続され、差動対SP1の利得制御電流I1は利得制御電圧VCNTに対して指数的に減少させ、差動対SP2及びSP3の利得制御電流I2は利得制御電流I1と異なる電流とする。しかも、利得制御電圧VCNTに関係なく一定値とするか、または利得制御電圧VCNTに対して増加させる。差動対SP1による利得が最小利得時である相互コンダクタンスが、差動対SP2及びSP3の相互コンダクタンスと同じにすることにより、最小利得時の線形性を拡大することができる。
【００５６】
このように、可変利得増幅器の低利得時の線形性を拡大できるので、可変利得増幅器の1段あたりの可変範囲を広くとることができる。これにより、可変利得増幅器の必要段数が削減できるので、低消費電力化が可能になる。
【００５７】
なお、上述の実施の形態では、増幅器G2（LCC）としてM:Kのゲート幅比の差動対とK:Mのゲート幅比の差動対を並列接続したものを用いて説明した。しかし、この考えを拡張すれば、M1:K1とK1:M1のゲート幅比をもつ差動対、M2:K2とK2:M2のゲート幅比をもつ差動対、Mn:KnとKn:Mnのゲート幅比をもつ差動対を並列接続すると、さらに線形範囲が拡大できる。ただし、RF回路に用いる場合は、並列数を大きくすると、それに伴い、寄生容量が大きくなり、信号損失が大きくなるので、並列数を小さくするほうがよい。例えば、説明したように、並列数は2つ、すなわち、n=1が適している場合が多い。
【００５８】
また上述の実施の形態では、送信機の用途で低利得時の入力範囲を拡大することを述べていたが、受信機の用途でも一般に低利得時には入力範囲を拡大する必要がある。これは、受信機の場合は、所定の振幅を得るように制御されるからである。例えば、可変利得増幅器１０（２９）の入力信号が大きくなると、可変利得増幅器１０（２０）の利得を小さくし、可変利得増幅器１０（２０）の出力が一定になるようにする。
【００５９】
本実施の形態の可変利得増幅器１０及び２０は、送信部ＴＸの可変利得増幅器ＶＧＡおよび受信部の可変利得増幅器ＶＧＡに応用できる。図11は直接変調方式の送受信機３０を示す。
【００６０】
受信部ＲＸは初段に固定利得のローノイズアンプLNAを備え、低雑音で受信した微弱な信号を増幅する。その後、可変利得増幅器VGAを介して、I/Q信号に周波数変換する直交復調器ＯＤに入力される。なお、可変利得増幅機能をローノイズアンプLNAの機能に追加される場合は、可変利得増幅器VGAは省略できる。I/Q信号はローパスフィルタLPFにより、所望帯域外の不要波を除去されたのち、A/D変換器の入力レベルに適した振幅に合わせるため可変利得増幅器VGAに入力される。
【００６１】
送信部ＴＸは図15と同様であるので、説明は省略する。本実施の形態の可変利得増幅器１０及び２０は上記、可変利得増幅器VGAに適用可能なものである。
【００６２】
また上述の実施の形態では、MOSトランジスタを用いた可変利得増幅器１０（２０）について述べてきたが、図１２に示すように、バイポーラトランジスタを用いても同様の効果が得られる。
【００６３】
この場合、可変利得増幅器（すなわち増幅回路）３０は、略同一のエミッタ面積を有する第１及び第２のバイポーラトランジスタＢ１及びＢ２並びに第１の電流源Ｉ１を有する可変利得増幅器ＶＧＡと、当該可変利得増幅器ＶＧＡに並列接続され、異なるエミッタ面積を有する第３及び第４のバイポーラトランジスタＢ３及びＢ４並びに第２の電流源Ｉ２と、異なるエミッタ面積を有する第５及び第６のバイポーラトランジスタＢ５及びＢ６並びに第３の電流源Ｉ３とを有し、第３のバイポーラトランジスタＢ３と第４のバイポーラトランジスタＢ４とのエミッタ面積の比が、第６のバイポーラトランジスタＢ６と第５のバイポーラトランジスタＢ５とのエミッタ面積の比に略等しくなるように形成された線形化回路ＬＣＣとを備える。
【００６４】
すなわち、第１及び第２のバイポーラトランジスタＢ１及びＢ２のエミッタが共通接続されると共に第１の電流源Ｉ１に接続され、第３及び第４のバイポーラトランジスタＢ３及びＢ４のエミッタが共通接続されると共に第２の電流源Ｉ２に接続され、第５及び第６のバイポーラトランジスタＢ５及びＢ６のエミッタが共通接続されると共に第３の電流源Ｉ３に接続される。
【００６５】
第１、第３及び第５のバイポーラトランジスタＢ１、Ｂ３及びＢ５のベースが共通接続されると共に第１の電圧入力端子ＶＩＮ１に接続され、第２、第４及び第６のバイポーラトランジスタＢ２，Ｂ４及びＢ６のベースが共通接続されると共に第２の電圧入力端子ＶＩＮ２に接続される。
【００６６】
第１、第３及び第５のバイポーラトランジスタＢ１、Ｂ３及びＢ５のコレクタが共通接続されると共に第１の電流出力端子ＩＯＵＴ１に接続され、第２、第４及び第６のバイポーラトランジスタＢ２、Ｂ４及びＢ６のコレクタが共通接続されると共に第２の電流出力端子ＩＯＵＴ２に接続される。
【００６７】
第１の電流源Ｉ１は、外部から与えられる利得制御電圧ＶＣＮＴに基づいて、第１の利得制御電流Ｉ１を生成する際、利得制御電圧ＶＣＮＴが増加することに応じて第１の利得制御電流Ｉ１を減少させるように、第１の利得制御電流Ｉ１を生成する。
【００６８】
第２及び第３の電流源Ｉ２及びＩ３は、略同一の電流値を有する第２の利得制御電流Ｉ２をそれぞれ生成し、かつ利得制御電圧ＶＣＮＴ及び利得制御電流Ｉ１、Ｉ２の関係を示す電流特性として、第１の電流源Ｉ１とは異なる電流特性を有する。
【００６９】
すなわち、可変利得増幅器G1はlinear-in-dB特性を有する可変利得増幅器であり、増幅器G2は可変利得増幅器G1の低利得時の線形性を改善させる。
【００７０】
ここで、増幅器G2の利得を制御する利得制御電流I2=g(VCNT)は、可変利得増幅器G1の利得制御電流I1=f(VCNT)と異なる。つまり、上述の実施の形態では、最大利得時のMOSトランジスタが2乗特性であることを限定していたが、最大利得時のMOSトランジスタの動作領域を指数特性としても本実施の形態は有効である。ただし、MOSトランジスタでは、動作領域により入出力特性が変化するが、バイポーラトランジスタでは動作領域は変化しない。このため、図6や図10で示したlinear-in-dB特性の補正をすることはできない。
【図面の簡単な説明】
【００７１】
【図１】本実施の形態の可変利得増幅器の構成図。
【図２】本実施の形態の可変利得増幅器のブロック図。
【図３】可変利得増幅器G1の利得制御電流I1と増幅器G2の利得制御電流I2。
【図４】可変利得増幅器G1の入力範囲と可変利得増幅器G1及び増幅器G2による入力範囲の比較。
【図５】2乗特性の可変利得増幅器G1と増幅器G2による利得制御特性。
【図６】2乗特性と指数特性を有する可変利得増幅器G1と増幅器G2による利得制御特性。
【図７】本実施の形態の可変利得増幅器のブロック図。
【図８】可変利得増幅器G1の利得制御電流I1と増幅器G2の利得制御電流I2。
【図９】2乗特性の可変利得増幅器G1と増幅器G2による利得制御特性。
【図１０】2乗特性と指数特性を有する可変利得増幅器G1と増幅器G2による利得制御特性。
【図１１】本実施の形態の可変利得増幅器を含む、直接変換方式の送受信機。
【図１２】他の実施の形態の可変利得増幅器の構成図。
【図１３】従来の可変利得増幅器。
【図１４】従来の可変利得増幅器の最大利得と最小利得の入力範囲。
【図１５】直接変換方式の送信機。
【符号の説明】
【００７２】
VGA: 可変利得増幅器
M: MOSトランジスタ
LCC: 線形化回路
SP: 差動対
G:増幅器
LNA: ローノイズアンプ
BPF: バンドパスフィルタ
LPF: ローパスフィルタ
A/D: アナログデジタル変換器
D/A: デジタルアナログ変換器
LO: ローカルオシレータ
【図１】
2008072590.tif 000003
【図２】
2008072590.tif 000004
【図３】
2008072590.tif 000005
【図４】
2008072590.tif 000006
【図５】
2008072590.tif 000007
【図６】
2008072590.tif 000008
【図７】
2008072590.tif 000009
【図８】
2008072590.tif 000010
【図９】
2008072590.tif 000011
【図１０】
2008072590.tif 000012
【図１１】
2008072590.tif 000013
【図１２】
2008072590.tif 000014
【図１３】
2008072590.tif 000015
【図１４】
2008072590.tif 000016
【図１５】
2008072590.tif 000017