(57)【要約】【課題】    好ましい自由度で如何なる素子と配置モードでもアナログ回路モジュールの設計ができるようにするためのアナログ入出力回路を提供する。【解決手段】    このアナログ入出力回路はパッドと、アナログ回路モジュールと、半導体とを含む。パッドはアナログ回路に接続されている。半導体設置は、パッドとアナログ回路モジュール間に設置されかつ如何なるパッドとアナログ回路モジュール間で伝送される信号は必らず前記半導体を経由するようになっている。正常な作動下では、半導体が自由にアナログ信号を通過させるが、静電気放電が発生したときは、半導体が静電気放電電流を放出し前記アナログ回路モジュールに傷害を与えないようにされている。【選択図】    図３
2008028329.tif 000002
【特許請求の範囲】
【請求項１】
パッドと、
アナログ回路モジュールと、
一端を前記パッドに接続し、他の一端を前記アナログ回路モジュールに接続し、少なくと
もゲート端子を高電圧側に接続した第１ｎ型ＭＯＳ半導体と、ゲート端子を接地端子に接
続した第１ｐ型ＭＯＳ半導体とを並列に接続してなるトランスミッションゲートと、を含
み、
それを用いて信号を、影響を受けることなく自由に前記トランスミッションゲートを通過
させ、静電気放電が発生したときは、静電気放電電流を放出して前記アナログ回路モジュ
ールを損ねることがないアナログ入出力回路。
【請求項２】
前記第１ｎ型ＭＯＳ半導体のゲート電極端を高電圧側に接続し、前記第１ｎ型ＭＯＳ半導
体のドレイン電極端及びソース電極端をそれぞれ前記パッド及び前記アナログ回路モジュ
ールに接続し、それを用いて信号が前記アナログ回路モジュールと前記パッド間を、影響
を受けることなく自由に伝送できることを特徴とする請求項１記載のアナログ入出力回路
。
【請求項３】
前記第１ｐ型ＭＯＳ半導体のゲート電極端を接地端子に接続し、前記第１ｐ型ＭＯＳ半導
体のドレイン電極端及びソース電極端をそれぞれ前記パッド及び前記アナログ回路モジュ
ールに接続し、それを用いて信号が前記アナログ回路モジュールと前記パッド間を、影響
を受けることなく自由に伝送できることを特徴とする請求項１記載のアナログ入出力回路
。
【請求項４】
さらに、前記パッドと前記トランスミッションゲート間に設置され、それを用いて多重静
電気放電保護用としかつ第２ｎ型ＭＯＳ半導体と、第２ｐ型ＭＯＳ半導体とを含み、前記
第２ｎ型ＭＯＳ半導体のソース電極端とゲート電極端とを接地端子に接続し、前記第２ｎ
型ＭＯＳ半導体のドレイン電極端を前記パッドに接続し、前記第２ｎ型ＭＯＳ半導体のソ
ース電極端とゲート電極端とを高電圧側に接続し、前記第２ｐ型ＭＯＳ半導体のドレイン
電極端を前記パッド及び前記第２ｎ型ＭＯＳ半導体のドレイン電極に接続した静電気放電
保護回路と、を含むことを特徴とする請求項１記載のアナログ入出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は入出力回路に関し、特に静電気放電保護機能を備えたアナログ入出力回路に関す
る。
【背景技術】
【０００２】
静電気放電（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ：ＥＳＤ）保護は、各種
回路モジュール設計における重要な一環である。環境における静電気電圧は、数千ボルト
にも達することがある。もし、特殊の設計でも施さなければ、静電気放電が瞬間的に発生
する高い電流が、回路内部のモジュールに流れて、素子を失効させ、または損ねることに
なる。そこで、電子製品の信頼度を高めるために、通常静電気放電保護回路を使用するこ
とで、内部の主な核心回路のモジュールを保護している。
【０００３】
この静電気放電保護回路は、通常パッド（ｐａｄ）と回路モジュール間の入出力回路に設
置されている。そして、一般的な作動情況では閉じた状態にある。しかし、静電気
放電が発生した高電流がパッドから流入すると、静電気放電保護回路が起動されて、静電
気放電の高い電流を接地端子に流すことにより、内部回路のモジュールへ流れて内部回路
のモジュールが損なわれることを回避している。
【０００４】
図１は、従来の一般ディジタル入出力回路１００である。その中で、静電気放電保護回路
１０４は、通常一つのｐ型ＭＯＳ半導体１１０と、一つのｎ型ＭＯＳ半導体１１２とによ
って構成されている。正常な作動条件下では、ｎ型ＭＯＳ半導体１１２のゲート電
極が接地され、ｐ型ＭＯＳ半導体１１０のゲート電極が高電圧側に接続されている。この
静電気放電保護回路１０４はオフ状態であって、入出力信号は影響を受けることはない。
しかしながら、静電気放電電流が流れると、ＭＯＳ半導体１１０と１１２内の寄生バイポ
ーラトランジスタが導通となるので、これを利用して寄生バイポーラトランジスタが静電
気放電電流を放出するようになっている。
【０００５】
図１のディジタル入出力回路１００では、さらに、ｐ型ＭＯＳ半導体１１４及びｎ型ＭＯ
Ｓ半導体１１６で構成して信号がディジタル回路モジュール１０８に流入するときのバッ
ファエリア１０６とする一つのインバータを含み、たとえ入力信号に少しでも変化がある
と、このバッファエリア１０６を通過後は、それを正確なディジタル信号に変換すること
ができるようになっている。このためにパッド１０２からディジタル回路モジュール１０
８へと流れる信号は、必らずバッファエリア１０６を経由してこそ始めてディジタル回路
モジュール１０８に到達するようになっている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、もし静電気放電電流の静電気放電保護回路１０４に流入する速度が早すぎ
ると、ＭＯＳ半導体１１０及び１１２内の寄生バイポーラトランジスタの導通が間に合わ
なくなる。この場合、静電気放電電流から言えば、静電気放電保護回路１０４が存在しな
いのと同様に、直接バッファエリア１０６での素子のゲート電極を破壞するので、素子全
体が作動しなくなる。このような状況を避けるために、ディジタル入出力回路では、静電
気放電保護は保護回路１０４の保護範囲を増強させる外、配置条件が許す限り、さらに特
別にバッファエリア１０６の強度を増強させることにより、バッファエリア１０６が損傷
することを避けている。
【０００７】
図２は、従来の一般アナログ入出力回路２００である。図１に示すディジタル入出力回路
１００との差異は、バッファエリア１０６に類似した装置がないことである。バッファエ
リア１０６の最も主な機能は、たとえ信号が外部からの干渉を受けても、ささやかの変化
でもバッファエリアを介して正確なディジタル信号に修正し戻すことができる。しかしな
がら、アナログ回路モジュール２０６が受信するのはアナログ信号であるので、バッ
ファエリア１０６に類似した装置を使用することは不適当である。そのために、正常なワ
ーキング状況下では、保護回路２０４は起動されないので、アナログ信号が直接アナログ
回路モジュール内に流入することになる。
【０００８】
アナログ回路にも同様な避けられない静電気放電問題が存在する。如何にしてその保護回
路２０４による保護を増強するかは、ディジタル回路と同様に重要である。また、バッフ
ァエリア１０６の装置を備えていないので、静電気放電電流の速度が早すぎて保護回路２
０４の起動が間に合わない状況を避けるために、通常アナログ回路モジュール２０６自身
の内部が静電気放電に耐え得る能力を増強させる必要が有る。このことによっても、設計
者がアナログ回路モジュール２０６内で自由に素子を使用すること、あるいは配置方式を
変更することができなくなることになる。これでは、設計の難度増加及びコストの増加に
つながることになる。
【０００９】
このため、アナログ入出力回路の静電気放電保護回路を改良し、アナログ回路モジュール
の設計において、より好ましい自由度で如何なる素子と配置モードでも設計できるように
改良することは、目前静電気放電保護回路設計上の一目標である。
【課題を解決するための手段】
【００１０】
前記目的に基づき、パッドと、アナログ回路モジュールと、トランスミッションゲートと
を含むアナログ入出力回路を提案する。このトランスミッションゲートは、一端を前記パ
ッドに接続し、他の一端を前記アナログ回路モジュールに接続し、少なくともゲート端子
を高電圧側に接続した第１ｎ型ＭＯＳ半導体と、ゲート端子を接地端子に接続した第１ｐ
型ＭＯＳ半導体とを並列に接続してなるものであって、それを用いて信号を、影響を受け
ることなく自由に前記トランスミッションゲートを通過させ、静電気放電が発生したとき
は、静電気放電電流を放出して前記アナログ回路モジュールを損ねることがないようにし
ている。
【００１１】
本発明の優点は、このトランスミッションゲートの設計にある。正常な作動条件下
では、信号がトランスミッションゲート内を自由に流れ、静電気放電電流が流入すると、
トランスミッションゲートを利用して適した時期に放出しかつこの電流は必らずトランス
ミッションゲートを通過するようになっているので、一般静電気放電保護回路における静
電気放電電流の流入する速度が早すぎて起動が間に合わなくなる問題が起らなくなる。そ
のために、静電気放電保護上、単に如何にしてトランスミッションゲートの静電気放電に
耐える範囲を拡大させるかのみを考慮すればよいので、アナログ回路モジュール設計の複
雑性を緩和できるのみでなく、好ましい自由度でアナログ回路モジュールに如何なる素子
と配置モードでも使用できるようにすることができる。
【００１２】
前述の事情に鑑み、本発明の目的は、アナログ回路モジュールの設計において、好ましい
自由度で如何なる素子と配置モードでも設計できるようにするためのアナログ入出力回路
を提供することにある。
【発明を実施するための最良の形態】
【００１３】
以下、アナログ入出力回路の静電気放電保護に関して、静電気放電電流をバイパスさせる
機能を備え、かつ圧倒的多数の状况下で、静電気放電電流がアナログ回路モジュールに流
入するのを避けて、アナログ回路モジュールに、設計上各種の素子及び配置モードを使用
できる大きな自由度を持たせることができる二つの実施例を挙げて説明する。この技芸を
熟知している当業者は、当然上述の思想と本質より、コス卜及び設計上の配慮から、この
静電気放電保護回路の配置及び素子を変更させることで、静電気放電の保護範囲を変化さ
せることができる。
【実施例１】
【００１４】
第１実施例では、本発明によるアナログ入出力回路にアナログ回路モジュールを保護する
ためのトランスミッションゲートを加えることで、静電気放電電流のアナログ回路モジュ
ール対する傷害を回避する方法について説明する。この技芸を熟知している当業者は、当
然必要に応じて、トランスミッションゲートの配置の大きさと素子のパラメータや種類な
どを選択することができる。
【００１５】
図３は、本発明による第１実施例のアナログ入出力回路３００を示す回路図である。この
アナログ入出力回路３００には、一つのパッド３０２と、一つのアナログ回路モジュール
３０６とを有し、その入出力端がパッド３０２に接続している。さらに、アナログ回路モ
ジュール３０６とパッド３０２の間に設置された一つのトランスミッションゲート３０４
を有している。このトランスミッションゲート３０４は、正常な作動条件下では導
通状態にあるので信号が自由に伝送されるようになっている。しかし、静電気放電電流が
流入すると、トランスミッションゲート３０４がこの電流を放出することで、この電流が
アナログ回路モジュール３０６に流入して破壊を引き起すことがない。加うるに、トラン
スミッションゲート３０４の設計が、静電気放電電流が必らず経過しなければならない経
路となっているために、一般保護回路における静電気放電電流の流入速度が早すぎて寄生
バイポーラトランジスタを起動してその電流を放出することが間に合わないと言う状態を
生ずことがない。このために、アナログ回路モジュール３０６の設計においては、静電気
放電の問題を配慮する必要がなく、ただトランスミッションゲート３０４が耐え得る静電
気放電保護の程度のみを増強すればよいことになる。
【００１６】
このトランスミッションゲート３０４は、本実施例では一つのゲート電極端を接地した第
１ｐ型ＭＯＳ半導体３０８と、ゲート電極端を高電圧側に接続した第１ｎ型ＭＯＳ半導体
３１０とから構成されている。そして、両者のドレイン電極端及びソース電極端をそれぞ
れ前記パッド及び前記アナログ回路モジュールに接続している。正常な作動状況下
では、第１ｐ型ＭＯＳ半導体３０８及び第１ｎ型ＭＯＳ半導体３１０は、みな導通状態で
あって、信号がこのトランスミッションゲート３０４を介してパッド３０２とアナログ回
路モジュール３０６間を、影響を受けることなく自由に流れることができる。ＭＯＳ半導
体３０８及び３１０はリニア領域の間では、電気抵抗と見なすことができる。換言すれば
、トランスミッションゲート３０４は、正常な作動状況下では、アナログ回路モジ
ュール３０６と、パッド３０２に架設された電気抵抗と見なすことができる。そして、静
電気放電電流が流入したときは、トランスミッションゲート３０４が、一般静電気放電保
護回路と同様にこの電流を放出して静電気放電保護の目的を達成することができる。
【実施例２】
【００１７】
図４は、本発明による第２実施例のアナログ入出力回路４００を示す回路図である。第２
実施例と第１実施例との最大の相違点は、トランスミッションゲート４０６の前にさらに一つ
の静電気放電保護回路４０４を設置したことである。この回路は、一つのゲート電極端と
ソース電極端とを高電圧側に接続した第２ｐ型ＭＯＳ半導体４１０と、ゲート電極端とソ
ース電極端を接地した第２ｎ型ＭＯＳ半導体４１２とから構成されている。正常なワーキ
ング範囲の場合、保護回路４０４は作動しないが、静電気放電電流が流入したときは、Ｍ
ＯＳ半導体内の寄生バイポーラトランジスタが導通となるので、この経路を利用して静電
気放電電流を放出するようになっている。
【００１８】
もし、不幸にして静電気放電電流の流入速度が早すぎて保護回路４０４の起動が間に合わ
ないときは、この電流はトランスミッションゲート４０６に流れて、トランスミッション
ゲート４０６によって放出されるようになっている。このトランスミッションゲート４０
４は、本実施例では、一つのゲート電極端を接地した第１ｐ型ＭＯＳ半導体４１４と、ゲ
ート電極端を高電圧側に接続した第１ｎ型ＭＯＳ半導体４１６とから構成され、かつ両者
のドレイン電極端及びソース電極端をそれぞれ前記パッド及び前記アナログ回路モジュー
ルに接続している。正常な作動状況下では、第１ｐ型ＭＯＳ半導体４１４及び第１
ｎ型ＭＯＳ半導体４１６はみな導通されていて、信号はこのトランスミッションゲート４
０６を介して流れるようになっていて、パッド４０２とアナログ回路モジュール４０８間
の流れは、影響を受けることがないようになっている。また、ＭＯＳ半導体４１４及び４
１６は、リニア領域の間では、電気抵抗と見なすことができる。換言すれば、トランスミ
ッションゲート４０４は、正常な作動状況下では、アナログ回路モジュール４０８
とパッド４０２間の電気抵抗である。静電気放電電流が流入する機会があれば、トランス
ミッションゲート４０６が、静電気放電保護回路の役割をはたしてこの電流を放出するこ
とで静電気放電保護の目的が達成されるようになっている。
【００１９】
そこで、この実施例では、先端に一つの静電気放電保護回路４０４を設置した外、別に静
電気放電電流が通る経路にトランスミッションゲート４０６を設置し、保護回路４０４が
、何らかの状況下で起動されないときは、トランスミッションゲート４０６が適時に静電
気放電電流を放出することによって、全方位的にアナログ回路モジュール４０８を保護す
るようになっている。
【００２０】
前記の本発明の好適な実施例から、本発明のアナログ入出力回路設計を応用すれば、静電
気放電電流は必らずトランスミッションゲートを通過することが分る。このために、一般
保護回路における静電気放電電流の流入速度が早すぎて起動が間に合わないと言う問題を
生ずることがない。さらに、このトランスミッションゲートは、正常な作動範囲で
は一つのの電気抵抗と見なすことができるので、アナログ回路信号を変化させまたは遅延
させることがない。このため、トランスミッションゲートの配置の大きさと相関パラメー
タのみを変化させて静電気放電耐用能力を増大させれぱよいことになる。そこで、アナロ
グ回路モジュールの設計において、静電気放電回路の失効問題に配慮する必要がなくなり
、さらに、より大きな自由度で素子の使用及び配置方式を採ることができる。
【００２１】
以上、本発明の好ましい実施例について説明したが、本発明はこれらに限定されるもので
はなく、当業者が本発明の思想と範囲を逸脱せずに、様々の変更と改善をなし得ることは
もちろんである。それゆえ、本発明の保護範囲は添付クレームによって定義されたものと
見なすべきである。
【図面の簡単な説明】
【００２２】
【図１】図１は、従来のディジタル入出力回路の回路図である。
【図２】図２は、従来のアナログ入出力回路によく見られる回路図である。
【図３】図３は、本発明による第１実施例のアナログ入出力回路を示す回路図である。
【図４】図４は、本発明による第２実施例のアナログ入出力回路を示す回路図である。
【符号の説明】
【００２３】
１００ディジタル入出力回路
１０２パッド
１０４静電気放電保護回路
１０６バッファエリア
１０８ディジタル回路モジュール
１１０ｐ型ＭＯＳ半導体
１１２ｎ型ＭＯＳ半導体
１１４ｐ型ＭＯＳ半導体
１１６ｎ型ＭＯＳ半導体
２００アナログ入出力回路
２０２パッド
２０４静電気放電保護回路
２０６アナログ回路モジュール
２０８ｐ型ＭＯＳ半導体
２１０ｎ型ＭＯＳ半導体
３００アナログ入出力回路
３０２パッド
３０４トランスミッションゲート
３０６アナログ回路モジュール
３０８第１ｐ型ＭＯＳ半導体
３１０第１ｎ型ＭＯＳ半導体
４００アナログ入出力回路
４０２パッド
４０４静電気放電保護回路
４０６トランスミッションゲート
４０８アナログ回路モジュール
４１０第２ｐ型ＭＯＳ半導体
４１２第２ｎ型ＭＯＳ半導体
４１４第１ｐ型ＭＯＳ半導体
４１６第１ｎ型ＭＯＳ半導体
【図１】
2008028329.tif 000003
【図２】
2008028329.tif 000004
【図３】
2008028329.tif 000005
【図４】
2008028329.tif 000006