(57)【要約】【課題】多ピン化によってテスト信号を出力するドライバと被測定ＩＣ間の線路長が増加し、テストの高速化によって信号の周波数帯域が高くなったことにより、高周波損失が無視できなくなった。そのため、被測定ＩＣに印加するテスト信号の波形が劣化してテスト品質が低下し、またデバイスボードやプローブカードを変える毎に再チューニングしなければならなかったという課題を解決する。【解決手段】被測定ＩＣ点でのテスト信号の波形を測定し、この波形が許容範囲外であるときに、波形を許容範囲内に整形するための整形情報を生成し、この整形情報に基づいてドライバの出力信号の波形を整形するようにした。【選択図】図１
2008197072.tif 000002
【特許請求の範囲】
【請求項１】
ドライバから出力されるテスト信号を被測定半導体に印加し、この被測定半導体の出力信号を取り込んで、この出力信号に基づいて前記被測定半導体を試験する半導体試験装置において、
前記被測定半導体における前記テスト信号の波形を測定し、その波形データを出力する波形測定部と、
前記波形測定部が出力した波形データが入力され、この波形データの波形が許容範囲内であるかどうかを判定し、その判定結果を出力する判定演算部と、
前記判定演算部の出力が入力され、この出力が許容範囲外であるときに、前記波形測定部が測定した波形を許容範囲内の波形に整形する整形情報を作成して出力する整形情報作成部と、
前記整形情報作成部が作成した整形情報を記憶する記憶部と、
この記憶部に記憶された整形情報に基づいて整形信号を生成して出力する整形信号生成部と、
前記ドライバの出力が入力され、前記整形信号生成部の出力に基づいてこのドライバの出力波形を整形する波形整形部と、
を具備したことを特徴とする半導体試験装置。
【請求項２】
前記波形整形部は、その出力インピーダンスを変化させることにより波形を整形するようにしたことを特徴とする請求項１記載の半導体試験装置。
【請求項３】
前記波形整形部は、コンデンサと第１の抵抗を直列接続し、この直列回路に第２の抵抗を並列接続した構成を有し、前記整形信号生成部の出力信号によって前記コンデンサの容量および／または前記第１の抵抗の抵抗値を変化させるようにしたことを特徴とする請求項２記載の半導体試験装置。
【請求項４】
前記コンデンサの容量を可変するために、可変容量ダイオードを用いたことを特徴とする請求項３記載の半導体試験装置。
【請求項５】
前記第１の抵抗の抵抗値を可変するために、ダイオードを用いたことを特徴とする請求項３若しくは請求項４記載の半導体検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ等の半導体の試験を行う装置に関し、特に被測定半導体に良質な波形を供給して、正確な試験を行うことができる半導体試験装置に関するものである。
【背景技術】
【０００２】
図４に、被測定半導体にテスト信号を印加し、この被測定半導体の出力信号を取り込む部分の構成を示す。図４において、テストヘッド１０にはピンエレクトロニクス１１が実装されており、このピンエレクトロニクス１１から被測定半導体にテスト信号を与え、また被測定半導体からの信号を取り込む。
【０００３】
後工程テストの場合は被測定ＩＣ１４がパッケージに封入され、このパッケージを保持して信号を接続するためにデバイスボード１３に取り付けられる。このデバイスボード１３は、被測定ＩＣのピンをピンエレクトロニクス１１の所望の入出力端子に接続するための配線変換部１２を経由して、ピンエレクトロニクス１１に接続される。なお、前工程テストの場合は被測定ＩＣ１４がウエハ上に形成され、このウエハ上の被測定ＩＣ１４に接触するために、デバイスボード１３の代わりにプローブカードが用いられる。
【０００４】
図５に、被測定ＩＣ１４にテスト信号を印加し、また被測定ＩＣ１４の出力信号を取り込む回路の構成を示す。この回路は、ピンエレクトロニクス１１に実装されている。被測定ＩＣ１４に印加されるテスト信号は、テストの内容によって異なったパターンがプログラムされている。このパターンのエッジタイミングが調整された後、ドライバ２０に入力され、ドライバ２０で電圧レベルが調整される。このドライバ２０の出力はファンクションリレー２１を介して被測定ＩＣ１４の所望のピンに入力される。
【０００５】
ＤＣユニット２４は、ファンクションリレー２１をオフにしてドライバ２０から切り離され、ＤＣフォースリレー２２およびＤＣセンスリレー２３を介して被測定ＩＣ１４にＤＣ電圧／電流を供給、若しくは、被測定ＩＣ１４からの出力電圧／電流を測定する。
【０００６】
近年、テスト費用の削減が要求され、また被測定ＩＣ１４のピン数が増加している。そのため、メモリ試験用のメモリテスタではテストヘッド１０からの信号線は数千本に及んでおり、その結果テストヘッド１０が大型化している。被測定ＩＣ１４に印加する信号のタイミングを揃えるために、テストヘッド１０から被測定ＩＣ１４に至る信号線の長さを同じにしなければならない。そのため、全ての信号線を最長の信号線の長さに合わせなければならないが、テストヘッド１０の大型化に伴い、信号線の長さも長くなる傾向にある。
【０００７】
また、被測定ＩＣ１４の高速化に伴い、テスト信号が高速化している。前述したように、テストヘッド１０から被測定ＩＣ１４に至る配線長が増加しているために、信号線での高周波損失が無視できなくなってきている。特に、信号線の表皮効果による抵抗損失の影響で、信号波形の立ち上がりで瞬間的に電圧が低下するサグが発生し、このサグのために被測定ＩＣ１４に良質のテスト信号を印加することができず、テスト品質が悪化してしまうという問題が指摘されている。
【０００８】
出力端の状態を信号源にフィードバックして品質劣化を抑えることは一般に行われている。このような手法の一例を特許文献１〜特許文献３により説明する。
【０００９】
特許文献１には、水晶濾波器にトランスと可変容量ダイオードを直列接続した回路を接続し、この水晶濾波器の通過特性が仕様を満足するように前記可変ダイオードの制御電圧を調整する発明が記載されている。また、特許文献２には、無線機とアンテナとの間にインピーダンス整合回路を設け、このインピーダンス整合回路の前後の電力を測定して、これらの電力の差が小さくなるようにインピーダンス整合回路を制御する発明が記載されている。さらに、特許文献３には、ＲＦユニットとアンテナとの間にインピーダンス整合回路を設け、テスト電波をアンテナに継続的に与えてインピーダンス整合回路の制御電圧を徐々に増加させ、受信したデータのエラーレートが最小になる制御電圧の大きさを記憶して、以後この電圧でインピーダンス整合回路を制御する発明が記載されている。
【特許文献１】特開２００４−４８３２６号公報
【特許文献２】特開平１１−２５１９２８号公報
【特許文献３】特開平１１−９８０３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前述したように、信号線長の増大、テスト信号の高速化によって被測定ＩＣ１４に印加するテスト信号の波形品位が劣化し、テスト品質が悪化するという問題があった。
【００１１】
また、デバイスボード１３、若しくは、プローブカードは被測定ＩＣ１４に対応して作製されているため、被測定ＩＣ１４が変わると交換しなければならない。デバイスボードやプローブカードを変えると配線長やインピーダンスが変わり、損失、インピーダンス不整合、反射などによって、被測定ＩＣ１４に印加されるテスト信号の品質は大きな影響を受ける。
【００１２】
そのため、特定のデバイスボード１３、若しくは、プローブカードに最適化した出力を出せるように半導体試験装置側でチューニングを施しても、被測定ＩＣ１４が変わるとデバイスボード１３、若しくは、プローブカードも変わるので、再度チューニングをやり直さなければならないという問題もあった。
【００１３】
このような課題を解決するためには、特許文献１〜特許文献３にあるように、出力端（被測定ＩＣ１４）の状態を信号源にフィードバックして改善することが考えられるが、これらの文献の手法をそのまま半導体試験装置に適用することは困難であるという問題もあった。
【００１４】
また、同一ＩＣを測定する場合でも、デバイスボード１３、若しくは、プローブカードでの物理的な位置や試験装置内の部品のばらつきによってもテスト信号の波形品位が変化するが、チューニングでこのような変化を補正することは困難であるという問題もあった。
【００１５】
従って本発明の目的は、被測定ＩＣに常に良質なテスト信号を供給すると共に、デバイスボードやプローブカードを交換してもテスト信号の波形品位が劣化することがない半導体試験装置を提供することある。
【課題を解決するための手段】
【００１６】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
ドライバから出力されるテスト信号を被測定半導体に印加し、この被測定半導体の出力信号を取り込んで、この出力信号に基づいて前記被測定半導体を試験する半導体試験装置において、
前記被測定半導体における前記テスト信号の波形を測定し、その波形データを出力する波形測定部と、
前記波形測定部が出力した波形データが入力され、この波形データの波形が許容範囲内であるかどうかを判定し、その判定結果を出力する判定演算部と、
前記判定演算部の出力が入力され、この出力が許容範囲外であるときに、前記波形測定部が測定した波形を許容範囲内の波形に整形する整形情報を作成して出力する整形情報作成部と、
前記整形情報作成部が作成した整形情報を記憶する記憶部と、
この記憶部に記憶された整形情報に基づいて整形信号を生成して出力する整形信号生成部と、
前記ドライバの出力が入力され、前記整形信号生成部の出力に基づいてこのドライバの出力波形を整形する波形整形部と、
を具備したものである。良質のテスト信号を被測定ＩＣに供給することができる。
【００１７】
請求項２記載の発明は、請求項１記載の発明において、
前記波形整形部は、その出力インピーダンスを変化させることにより波形を整形するようにしたものである。波形整形部の構成を簡単にすることができる。
【００１８】
請求項３記載の発明は、請求項２記載の発明において、
前記波形整形部は、コンデンサと第１の抵抗を直列接続し、この直列回路に第２の抵抗を並列接続した構成を有し、前記整形信号生成部の出力信号によって前記コンデンサの容量および／または前記第１の抵抗の抵抗値を変化させるようにしたものである。波形整形部の構成を簡単にすることができる。
【００１９】
請求項４記載の発明は、請求項３記載の発明において、
前記コンデンサの容量を可変するために、可変容量ダイオードを用いたものである。簡単に容量を可変できる。
【００２０】
請求項５記載の発明は、
前記第１の抵抗の抵抗値を可変するために、ダイオードを用いたものである。簡単に抵抗値を可変できる。
【発明の効果】
【００２１】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２，３，４および５の発明によれば、被測定ＩＣにおけるテスト信号の波形を測定し、この測定した波形が許容範囲外であるときに、この波形を許容範囲内に整形する整形情報を作成し、この整形情報を記憶部に記憶して、この記憶部に記憶された整形情報に基づいて整形信号を作成し、この整形信号によってドライバの出力波形を整形するようにした。
【００２２】
ドライバから被測定ＩＣに至る配線によって劣化する波形を補正することができるので、常に良質のテスト信号を被測定ＩＣに供給することができる。そのため、テスト品質が悪化することがなくなるという効果がある。また、プローブカードやデバイスボードを変えるとインピーダンス不整合や反射によって波形の劣化の程度が変化するが、本発明によるとこの劣化を自動的に補正することができるので、被測定ＩＣの物理的位置や試験装置の部品のばらつきによる波形劣化を吸収し、またプローブカードやデバイスボードを変える毎に再チューニングを行う必要がなくなるという効果もある。
【００２３】
さらに、波形整形部としてコンデンサと抵抗を直列接続した直列回路に並列に抵抗を接続した回路を用い、可変容量ダイオードやダイオードを用いてコンデンサの容量や抵抗の抵抗値を変えることにより、簡単な構成で波形を整形することができるという効果もある。
【発明を実施するための最良の形態】
【００２４】
以下本発明を、図面を用いて詳細に説明する。図１は本発明に係る半導体試験装置の一実施例を示す構成図である。なお、図４および図５と同じ要素には同一符号を付し、説明を省略する。図１において、３７は波形整形部であり、ドライバ２０の出力が入力され、この入力された波形を整形する。なお、２０ａはドライバ２０の出力抵抗である。波形整形部３７の出力はファンクションリレー２１、配線変換部１２、デバイスボード１３を経由して、被測定ＩＣ１４に入力される。
【００２５】
３６はプローブであり、被測定ＩＣ１４に入力されるテスト信号を検出する。３０は波形整形信号発生装置であり、波形測定部３１、判定演算部３２、整形情報作成部３３、記憶部３４および整形信号生成部３５で構成されている。プローブ３６で検出したテスト信号は波形測定部３１に入力され、整形信号生成部３５が生成した整形信号は波形整形部３７に入力される。
【００２６】
波形測定部３１は、プローブ３６が検出した信号から波形情報を作成し、この波形情報を判定演算部３２に出力する。判定演算部３２は、入力された波形情報と規格波形の波形情報を比較し、入力された波形情報の波形が許容範囲外であるかどうかを判定する。
【００２７】
許容範囲外であると、判定演算部３２は入力された波形情報を整形情報作成部３３に出力する。整形情報作成部３３は、入力された波形情報の波形が許容範囲内に入るように整形するための整形情報を作成し、この作成した整形情報を記憶部３４に出力する。記憶部３４は入力された整形情報を記憶する。記憶部３４に記憶する関係上、整形情報作成部３３が作成する整形情報は、デジタルデータである。
【００２８】
記憶部３４に記憶された整形情報は整形信号生成部３５に入力される。整形信号生成部３５は、入力された整形情報に基づいて整形信号を生成し、波形整形部３７に出力する。この場合の生成とは、記憶部３４に記憶されたデジタルデータをアナログ信号に変換することを含んでいる。波形整形部３７はこの整形信号に基づいてドライバ２０の出力信号を整形し、被測定ＩＣ１４の入力信号波形が許容範囲内になるようにする。
【００２９】
波形整形部３７で整形されたテスト信号は再度プローブ３６で検出され、判定演算部３２で許容範囲内であるかどうかが判定される。許容範囲外であると、整形情報作成部３３は再度整形情報を作成して、記憶部３４に出力する。この動作は、被測定ＩＣ１４の入力端におけるテスト信号の波形が許容範囲内に入るまで繰り返される。波形が許容範囲内になると、以降整形信号生成部３５は記憶部３４に記憶された整形情報に基づいて整形信号を作成し、波形整形部３７に出力する。なお、記憶部３４に記憶された整形情報は、図示しない読み出し装置によって随時読み出すことができる。
【００３０】
このように、この実施例ではプローブ３６で被測定ＩＣ１４の入力端における波形を検出し、この波形が許容範囲内になるような整形信号を作成して、この整形信号に基づいて波形整形部３７でドライバ２０の出力波形を整形するようにした。そのため、ドライバ２０から被測定ＩＣ１４に至る信号線の影響で波形歪みが発生しても、被測定ＩＣ１４には歪みのない良質の信号を供給することができる。
【００３１】
図２に、波形整形部３７の構成の一例を示す。図２において、４０は可変容量ダイオード、４１はコンデンサ、４２および４３は抵抗である。可変容量ダイオード４０とコンデンサ４１、抵抗４２は直列接続され、この直列回路に並列に抵抗４３が接続されている。可変容量ダイオード４０のアノード側がドライバ２０側であり、抵抗４２と４３の接続点が被測定ＩＣ１４側である。整形信号生成部３５の出力信号は、可変容量ダイオード４０とコンデンサ４１の接続点に印加される。この出力信号を変化させると、可変容量ダイオード４０の容量が変化する。なお、可変容量ダイオード４０に印加する電圧は、線路の特性インピーダンスに比して充分高い抵抗を介し、かつ可変容量ダイオード４０が逆バイアスされるように印加する。
【００３２】
線路にはインダクタンス成分があり、線路とグランドとの間には容量成分がある。線路の単位長さ当たりのインダクタンス成分をＬ、容量性分をＣとすると、特性インピーダンスＺ０は下式で表すことができる。この特性インピーダンスＺ０は、線路を流れる信号の周波数に依存しないという特徴がある。
Ｚ０＝√（Ｌ／Ｃ）
【００３３】
可変容量ダイオードはバリキャップダイオード、バラクタダイオードとも称される。ダイオードに逆バイアスの電圧をかけると電圧によってＰＮ接合の空乏層の厚みが変化し、接合容量が変化する。この性質を利用して、ダイオードを可変容量コンデンサとして用いる。可動部分がないという特徴がある。
【００３４】
可変容量ダイオード４０の容量をＣｖ、コンデンサ４１の容量をＣ１とする。ドライバ２０の側から見ると、抵抗４２に直列接続されている容量Ｃｘは、
Ｃｘ＝Ｃｖ×Ｃ１／（Ｃｖ＋Ｃ１）
になる。Ｃ１＞＞Ｃｖになるように可変容量ダイオード４０の容量Ｃｖ、コンデンサ４１の容量Ｃ１を選択すると、抵抗４３に並列に接続されている容量はほぼＣｖになる。
【００３５】
伝送したい信号の帯域における出力インピーダンス（波形整形信号発生装置３０側からみたインピーダンス）を線路の特性インピーダンスＺ０に対して充分大きな値になるように設定する。可変容量ダイオード４０の逆バイアスを小さくしてＣｖの容量を大きくすると、送信端インピーダンスが低くなるので、信号波形が立ち上がるときの電圧が持ち上がる。逆に可変容量ダイオード４０の逆バイアスを大きくしてＣｖを小さくすると、信号波形の立ち上がり時の電圧は低下する。
【００３６】
このように、可変容量ダイオード４０のバイアス電圧、すなわち整形信号生成部３５の出力電圧を変化させることにより、波形整形部３７の出力波形を整形することができる。波形測定部３１によって被測定ＩＣ１４の入力端の信号波形を検出し、この信号波形の波形歪みを整形するような整形信号を整形信号生成部３５で生成して波形整形部３７に印加することにより、信号線によって生じる波形歪みを整形して、品質の高い信号を被測定ＩＣ１４に供給することができる。
【００３７】
なお、抵抗２０ａ（ドライバ２０の出力抵抗）の抵抗値をＲ０、抵抗４３の抵抗値をＲ２、線路の特性インピーダンスをＺ０とすると、
Ｚ０≒Ｒ０＋Ｒ２
になるようにＲ２を選択する。抵抗４２の抵抗値は、補償の度合いによって最適値を選択する。線路の特性インピーダンスＺ０が整合している場合は、線路の損失によって波形の立ち上がり時の電圧が低下しているので、可変容量ダイオードの容量値を調整することによって、信号波形を矩形波に近い波形に整形することができる。なお、可変容量ダイオード４０の代わりに、整形信号生成部３５の出力によってその容量を変えることができる他の可変容量コンデンサを用いることもできる。
【００３８】
図３に波形整形部３７の他の実施例を示す。図３において、５０はコンデンサ、５１および５３は抵抗、５２はｐｉｎダイオードである。コンデンサ５０、抵抗５１、ｐｉｎダイオード５２はこの順に直列接続され、この直列回路に抵抗５３が並列接続されている。コンデンサ５０と抵抗５３の接続点がドライバ２０側、ｐｉｎダイオード５２と抵抗５３の接続点が被測定ＩＣ１４側になる。整形信号生成部３５の出力は抵抗５１とｐｉｎダイオード５２の接続点に印加される。
【００３９】
ｐｉｎダイオード５２のアノード電圧を変化させると、このｐｉｎダイオード５２の抵抗値が変化する。ｐｉｎダイオード５２の抵抗値が小さくなると送信側インピーダンスが低下し、波形の立ち上がりで電圧が持ち上がる。逆にｐｉｎダイオード５２の抵抗値が大きくなると、立ち上がり時の電圧が低下する。この性質を利用して、波形を整形することができる。なお、ｐｉｎダイオード５２に印加する電圧は、線路の特性インピーダンスに比して充分高い抵抗を介し、かつｐｉｎダイオード５２が順バイアスされるように印加する。
【００４０】
ｐｉｎダイオードは、ＰＮ接合間に電気抵抗の大きな半導体層を挟み、小数キャリア蓄積効果を大きくして逆回復時間を長くしたダイオードである。順方向バイアスを変化させると順方向電流が変化する。すなわち抵抗値が変化する。この性質を利用して、ダイオードを可変抵抗として用いることができる。なお、必ずしもｐｉｎダイオードである必要はなく、他のダイオードを用いることもできる。
【００４１】
また、波形整形部３７の構成は図２、図３に限られることはない。整形信号生成部３５の出力によって波形を整形できる構成であれば、任意のものを用いることができる。さらに、コンデンサの容量と抵抗の抵抗値の両方を同時に可変するようにしてもよい。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施例を示す構成図である。
【図２】波形整形部の構成図である。
【図３】波形整形部の構成図である。
【図４】半導体試験装置の構成図である。
【図５】被測定ＩＣに信号を印加する回路の構成図である。
【符号の説明】
【００４３】
１０  テストヘッド
１１  ピンエレクトロニクス
１２  配線変換部
１３  デバイスボード
１４  被測定ＩＣ
２０  ドライバ
３０  波形整形信号発生装置
３１  波形測定部
３２  判定演算部
３３  整形情報作成部
３４  記憶部
３５  整形信号生成部
３６  プローブ
３７  波形整形部
４０  可変容量ダイオード
４１、５０  コンデンサ
４２、４３、５１、５３  抵抗
５２  ｐｉｎダイオード
【図１】
2008197072.tif 000003
【図２】
2008197072.tif 000004
【図３】
2008197072.tif 000005
【図４】
2008197072.tif 000006
【図５】
2008197072.tif 000007