(57)【要約】【課題】素子の特性変動による輝度変化の補正機能を実現可能にして画素回路の簡素化を図りつつ、線順次駆動と点順次駆動との両立をも可能にする。【解決手段】画素回路Ｐは２ＴＲ構成にする。基準電位伝達部７２０は１行分の映像信号Ｖsig を各映像信号線１０６HSに伝達する直前に基準電位Ｖｏを伝達する。点順次駆動時には、書込駆動パルスWSをインアクティブにし、映像信号伝達部７１０は、１行分の映像信号Ｖsig を順番に選択して各信号線容量１０６Ｃに信号電位Ｖinを書き込む。書込走査部１０４は、書込駆動パルスWSをアクティブにして各信号線容量１０６Ｃに書き込まれた信号電位Ｖinを各保持容量１２０に同時に書き込む。線順次駆動時には、映像信号伝達部７１０は、書込駆動パルスWSをアクティブにし、１行分の映像信号線１０６HSに対して１行分の各信号電位Ｖinを伝達して信号電位Ｖinを各保持容量１２０に同時に書き込む。【選択図】図１２
2008197516.tif 000002
【特許請求の範囲】
【請求項１】
駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの制御入力端と出力端の間に接続された保持容量、前記駆動トランジスタの出力端に接続された電気光学素子、および前記保持容量に信号を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された信号に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、
前記サンプリングトランジスタに映像信号を伝達する各列の映像信号線と、
前記映像信号線に設けられた信号線容量と、
前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して、１行分の各保持容量に映像信号の信号電位の情報を書き込む書込走査部、前記書込走査部での前記線順次走査に合わせて１行分の各駆動トランジスタの電源供給端に駆動電流を前記電気光学素子に流すために使用される第１電位と当該第１電位とは異なる第２電位との間で切り替わる電源電圧が供給されるように制御する駆動走査部、および前記書込走査部での前記線順次走査に合わせて各水平周期内で基準電位と信号電位で切り替わる映像信号が前記映像信号線に伝達されるように制御する水平駆動部を具備する制御部とを備え、
前記水平駆動部は、前記書込走査部での前記線順次走査に合わせて各水平周期内の所定タイミングで映像信号を選択的に前記映像信号線に伝達する映像信号伝達部、基準電位を生成する基準電位生成部、および前記映像信号伝達部による映像信号選択時を除くタイミングで前記基準電位生成部により生成された前記基準電位を選択的に前記映像信号線に伝達する基準電位伝達部を有する
ことを特徴とする表示装置。
【請求項２】
１行分の映像信号を順番に各列の映像信号線に伝達する点順次駆動時には、
前記基準電位伝達部は、前記映像信号伝達部により１行分の映像信号を各列の前記映像信号線に伝達する直前に各映像信号線に前記基準電位生成部により生成された前記基準電位を選択して伝達し、
前記映像信号伝達部は、前記書込走査部により前記サンプリングトランジスタを非導通状態にしたままで、１行分の映像信号を順番に選択して各列の映像信号線に伝達することで各信号線容量に信号電位の情報を順番に書き込み、
この後、前記書込走査部は、前記サンプリングトランジスタを導通状態にすることで各信号線容量に書き込まれた信号電位の情報を各保持容量に同時に書き込む
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの制御入力端と出力端の間に接続された保持容量、前記駆動トランジスタの出力端に接続された電気光学素子、および前記保持容量に信号を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された信号に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、
前記サンプリングトランジスタに映像信号を伝達する各列の映像信号線と、
前記映像信号線に設けられた信号線容量と、
前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して、１行分の各保持容量に映像信号の信号電位の情報を書き込む書込走査部、および前記書込走査部での前記線順次走査に合わせて各水平周期内で基準電位と信号電位で切り替わる映像信号が前記映像信号線に伝達されるように制御する水平駆動部を具備する制御部とを備え、
前記水平駆動部は、前記書込走査部での前記線順次走査に合わせて各水平周期内の所定タイミングで映像信号を選択的に前記映像信号線に伝達する映像信号伝達部、基準電位を生成する基準電位生成部、および前記映像信号伝達部による映像信号選択時を除くタイミングで前記基準電位生成部により生成された前記基準電位を選択的に前記映像信号線に伝達する基準電位伝達部を有し、
１行分の映像信号を順番に各列の映像信号線に伝達する点順次駆動時には、
前記基準電位伝達部は、前記映像信号伝達部により１行分の映像信号を各列の前記映像信号線に伝達する直前に各映像信号線に前記基準電位生成部により生成された前記基準電位を選択して伝達し、
前記映像信号伝達部は、前記書込走査部により前記サンプリングトランジスタを非導通状態にしたままで、１行分の映像信号を順番に選択して各列の映像信号線に伝達することで各信号線容量に信号電位の情報を順番に書き込み、
この後、前記書込走査部は、前記サンプリングトランジスタを導通状態にすることで各信号線容量に書き込まれた信号電位の情報を各保持容量に同時に書き込む
ことを特徴とする表示装置。
【請求項４】
前記信号線容量は、前記映像信号線に発生する寄生容量と当該寄生容量とは別に設けられた容量素子とを含む
ことを特徴とする請求項１または３に記載の表示装置。
【請求項５】
１行分の映像信号を同時に各列の前記映像信号線に伝達する線順次駆動時には、
前記映像信号伝達部は、前記映像信号伝達部により１行分の映像信号を同時に各列の前記映像信号線に伝達する直前に各映像信号線に前記基準電位生成部により生成された前記基準電位を選択して伝達し、
前記映像信号伝達部は、前記書込走査部により前記サンプリングトランジスタを導通状態にしたままで、１行分の各映像信号線に対して１行分の映像信号を同時に選択することで１行分の各映像信号線にそれぞれ対応する信号電位を伝達することで各保持容量に信号電位の情報を同時に書き込む
ことを特徴とする請求項１または３に記載の表示装置。
【請求項６】
前記制御部は、前記駆動トランジスタに前記第１電位が供給され、かつ前記サンプリングトランジスタに前記基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させ、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持するための閾値補正動作を行なうように制御する
ことを特徴とする請求項１または３に記載の表示装置。
【請求項７】
前記制御部は、前記信号電位の前記保持容量への書込みに先行する複数の水平周期で、前記閾値補正動作を繰り返し実行するように制御する
ことを特徴とする請求項６に記載の表示装置。
【請求項８】
前記制御部は、前記閾値補正動作に先立って、前記駆動トランジスタの電源供給端に駆動電流を前記電気光学素子に流すために使用される第１電位とは異なる第２電位が供給され、かつ前記サンプリングトランジスタに前記基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させて、前記駆動トランジスタの制御入力端を前記基準電位に設定し、かつ出力端を前記第２電位に設定する
ことを特徴とする請求項６に記載の表示装置。
【請求項９】
前記制御部は、前記閾値補正動作の後、前記駆動トランジスタに前記第１電位が供給され、前記サンプリングトランジスタに前記基準電位が供給されている時間帯で、前記サンプリングトランジスタを導通させることで、前記保持容量に前記信号電位の情報を書き込む際、前記駆動トランジスタの移動度に対する補正分を前記保持容量に書き込まれる信号に加える
ことを特徴とする請求項６に記載の表示装置。
【請求項１０】
前記制御部は、前記サンプリングトランジスタに前記基準電位が供給されている時間帯内の所定位置で当該時間帯より短い期間だけ前記サンプリングトランジスタを導通させる
ことを特徴とする請求項９記載の表示装置。
【請求項１１】
前記制御部は、前記保持容量に前記信号電位が書き込まれた時点で前記サンプリングトランジスタを非導通状態にして前記駆動トランジスタの前記制御入力端への前記映像信号の供給を停止させ、当該駆動トランジスタの前記出力端の電位変動に前記制御入力端の電位が連動する動作を可能にする
ことを特徴とする請求項１または３に記載の表示装置。
【請求項１２】
駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの制御入力端と出力端の間に接続された保持容量、前記駆動トランジスタの出力端に接続された電気光学素子、および前記保持容量に信号を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された信号に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、前記サンプリングトランジスタに映像信号を伝達する各列の映像信号線と、前記映像信号線に設けられた信号線容量と、前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して１行分の各保持容量に映像信号の信号電位の情報を書き込む書込走査部と、前記書込走査部での前記線順次走査に合わせて各水平周期内で基準電位と信号電位で切り替わる映像信号が前記映像信号線に伝達されるように制御する水平駆動部とを備える表示装置の駆動方法であって、
１行分の映像信号を順番に各列の映像信号線に伝達する点順次駆動時には、
１行分の映像信号を各列の前記映像信号線に伝達する直前に各映像信号線に前記基準電位を選択して伝達し、前記サンプリングトランジスタを非導通状態にしたままで、１行分の映像信号を順番に選択して各列の映像信号線に伝達することで各信号線容量に信号電位を順番に書き込み、この後、前記サンプリングトランジスタを導通状態にすることで各信号線容量に書き込まれた信号電位を各保持容量に同時に書き込む
ことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学素子（表示素子や発光素子とも称される）を具備する画素回路（画素とも称される）が行列状に配列された画素アレイ部を有する表示装置とその駆動方法に関する。より詳細には、駆動信号の大小によって輝度が変化する電気光学素子を表示素子として有する画素回路が行列状に配置されてなり、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれるアクティブマトリクス型の表示装置とその駆動方法に関する。
【背景技術】
【０００２】
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【０００３】
有機ＥＬ素子は有機薄膜に電界をかけると発光する現象を利用した電気光学素子である。有機ＥＬ素子は比較的低い印加電圧（たとえば１０Ｖ以下）で駆動できるため低消費電力である。また有機ＥＬ素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度は非常に高速である（たとえば数μｓ程度）ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機ＥＬ素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。
【０００４】
ところで、液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
【０００５】
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
【０００６】
ここで、画素回路内の電気光学素子を発光させる際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタで駆動トランジスタのゲート端（制御入力端子）に設けられた保持容量（画素容量とも称する）に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。
【０００７】
映像信号を映像信号線に伝達して保持容量に書き込み電気光学素子を発光させる方式としては、順次走査の観点からは、１行分の映像信号を同時に各列の映像信号線に伝達する線順次駆動と１行分の映像信号を順番に各列の映像信号線に伝達する点順次駆動とに大別できる。
【０００８】
たとえば、パーソナルコンピュータ用の表示や携帯機器用の一般的な表示を目的とする場合には線順次駆動が用いられる。一方、放送規格に準拠したフォーマットでの表示を行なう場合などのようにシーケンシャル情報を扱う機器での表示では点順次駆動が用いられる。たとえば、ビデオカメラ（撮影部）とＶＴＲ（録画部）を一体化して、単独でビデオの撮影録画が可能なビデオ撮影機材（カムコーダ：camcorder ）での表示が一例である。
【０００９】
電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機ＥＬ素子を用いる有機ＥＬ表示装置では、有機ＥＬ素子は電流駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子に供給する。
【００１０】
有機ＥＬ素子を代表例とする電流駆動型の電気光学素子では、駆動電流値が異なると発光輝度も異なる。よって、安定した輝度で発光させるためには、安定した駆動電流を電気光学素子に供給することが肝要となる。たとえば、有機ＥＬ素子に駆動電流を供給する駆動方式としては、定電流駆動方式と定電圧駆動方式とに大別できる（周知の技術であるので、ここでは公知文献の提示はしない）。
【００１１】
有機ＥＬ素子の電圧−電流特性は傾きの大きい特性を有するので、定電圧駆動を行なうと、僅かな電圧のばらつきや素子特性のばらつきが大きな電流のばらつきを生じ大きな輝度ばらつきをもたらす。よって、一般的には、駆動トランジスタを飽和領域で使用する定電流駆動が用いられる。もちろん、定電流駆動でも、電流変動があれば輝度ばらつきを招くが、小さな電流ばらつきであれば小さな輝度ばらつきしか生じない。
【００１２】
逆に言えば、定電流駆動方式であっても、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて保持容量に書き込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。
【００１３】
ところが、プロセス変動により電気光学素子を駆動する能動素子（駆動トランジスタ）の閾値電圧や移動度がばらついてしまう。また、有機ＥＬ素子などの電気光学素子の特性が経時的に変動する。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動があると、定電流駆動方式であっても、発光輝度に影響を与えてしまう。
【００１４】
このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている。
【００１５】
【特許文献１】特開２００６−２１５２１３号公報
【００１６】
たとえば、特許文献１に記載の仕組みでは、有機ＥＬ素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、特許文献１に記載の仕組みでは、補正用の電位を供給する配線と、補正用のスイッチングトランジスタと、それを駆動するスイッチング用のパルスが必要であり、駆動トランジスタおよびサンプリングトランジスタを含めると５つのトランジスタを使用する５ＴＲ駆動の構成を採っており、画素回路の構成が複雑である。画素回路の構成要素が多いことから、表示装置の高精細化の妨げとなる。その結果、５ＴＲ駆動の構成では、携帯機器（モバイル機器）などの小型の電子機器で用いられる表示装置への適用が困難になる。
【００１８】
このため、画素回路の簡素化を図りつつ、素子の特性ばらつきによる輝度変化を抑制する方式の開発要求がある。この際には、線順次駆動と点順次駆動の双方への対応も検討されるべきである。
【００１９】
本発明は、上記事情に鑑みてなされたもので、画素回路の簡素化により表示装置の高精細化を可能にする表示装置およびその駆動方法を提供することを一般的な目的とする。
【００２０】
特に好ましくは、画素回路の簡素化を図りつつ、映像信号の保持容量への書込み方式として、線順次駆動方式の適用ができ、あるいはアナログのシーケンシャルな情報を取り扱って点順次方式で駆動できる仕組みを提供することを目的とする。
【００２１】
また、画素回路の簡素化に当たっては、素子の特性ばらつきによる輝度変化を抑制することの可能な仕組みを提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明に係る表示装置の一実施形態は、映像信号に基づいて画素回路内の電気光学素子を発光させる表示装置であって、先ず、画素アレイ部に行列状に配される画素回路内に、少なくとも、駆動電流を生成する駆動トランジスタ、駆動トランジスタの制御入力端（ゲート端が典型例）と出力端（ソース端が典型例）の間に接続された保持容量、駆動トランジスタの出力端に接続された電気光学素子、および保持容量に映像信号における信号電位に応じた情報を書き込むサンプリングトランジスタを備える。この画素回路においては、保持容量に保持された情報に基づく駆動電流を駆動トランジスタで生成して電気光学素子に流すことで電気光学素子を発光させる。
【００２３】
サンプリングトランジスタで保持容量に信号電位に応じた情報を書き込むので、サンプリングトランジスタは、その入力端（ソース端もしくはドレイン端の一方）に信号電位を取り込み、その出力端（ソース端もしくはドレイン端の他方）に接続された保持容量に信号電位に応じた情報を書き込む。もちろん、サンプリングトランジスタの出力端は、駆動トランジスタの制御入力端にも接続されている。
【００２４】
なお、ここで示した画素回路の接続構成は、最も基本的な構成を示したもので、画素回路は、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外（つまり他の構成要素）が含まれていてもよい。また、「接続」は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。
【００２５】
たとえば、接続間には、必要に応じてさらに、スイッチング用のトランジスタや、ある機能を持った機能部などを介在させるなどの変更が加えられることがある。典型的には、表示期間（換言すれば非発光時間）を動的に制御するためにスイッチング用のトランジスタを、駆動トランジスタの出力端と電気光学素子との間に、もしくは駆動トランジスタの電源供給端（ドレイン端が典型例）と電源供給用の配線である電源線との間に配することがある。
【００２６】
このような変形態様の画素回路であっても、本項（課題を解決するための手段）で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本発明に係る表示装置の一実施形態を実現する画素回路である。
【００２７】
また、画素回路を駆動するための周辺部には、先ず、サンプリングトランジスタに映像信号を伝達する各列の映像信号線と、映像信号線に設けられた信号線容量とを備える。また、サンプリングトランジスタを水平周期で順次制御することで画素回路を線順次走査して、１行分の各保持容量に映像信号の信号電位の情報を書き込む書込走査部、および書込走査部での線順次走査に合わせて各水平周期内で基準電位と信号電位で切り替わる映像信号が映像信号線に伝達されるように制御する水平駆動部を具備する制御部を設ける。
好ましくは、さらに、書込走査部での線順次走査に合わせて１行分の各駆動トランジスタの電源供給端に駆動電流を電気光学素子に流すために使用される第１電位とこの第１電位とは異なる（主には閾値補正前の初期設定に使用される）第２電位との間で切り替わる電源電圧が供給されるように制御する駆動走査部を設ける。
【００２８】
ここで、好ましくは、制御部は、駆動電流を電気光学素子に流すために使用される第１電位が駆動トランジスタの電源供給端に供給されかつ映像信号における基準電位がサンプリングトランジスタに供給されている時間帯でサンプリングトランジスタを導通させることで駆動トランジスタの閾値電圧に対応する電圧を保持容量に保持するための閾値補正動作を行なうように制御する。
【００２９】
この閾値補正動作は、必要に応じて、信号電位の保持容量への書込みに先行する複数の水平周期で繰り返し実行するとよい。ここで「必要に応じて」とは、１水平周期内の閾値補正期間では駆動トランジスタの閾値電圧に相当する電圧を十分に保持容量へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により、確実に駆動トランジスタの閾値電圧に相当する電圧を保持容量に保持させるのである。
【００３０】
また、さらに好ましくは、制御部は、閾値補正動作に先立って、第２電位が駆動トランジスタの電源供給端に供給されかつサンプリングトランジスタの入力端（ソース端が典型例）に基準電位が供給されている時間帯でサンプリングトランジスタを導通させて駆動トランジスタの制御入力端を基準電位に設定しかつ出力端を第２電位に設定する初期化動作を実行するように制御する。閾値補正動作に先立って、駆動トランジスタの制御入力端と出力端の電位を、両端の電位差が閾値電圧以上になるように初期化するのである。
【００３１】
さらに好ましくは、制御部は、閾値補正動作の後、駆動トランジスタに第１電位が供給され、サンプリングトランジスタに信号電位が供給されている時間帯でサンプリングトランジスタを導通させることで保持容量に信号電位の情報を書き込む際、駆動トランジスタの移動度に対する補正分を保持容量に書き込まれる信号に加えるように制御する。
【００３２】
この際には、サンプリングトランジスタに信号電位が供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタを導通させるとよい。
【００３３】
さらに好ましくは、制御部は、保持容量に信号電位が書き込まれた時点でサンプリングトランジスタを非導通状態にして駆動トランジスタの制御入力端への映像信号の供給を停止させ、駆動トランジスタの出力端の電位変動に制御入力端の電位が連動させるブートストラップ動作を可能にし、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。
【００３４】
ここで、本発明に係る表示装置の一実施形態における特徴的な事項として、水平駆動部には、書込走査部での線順次走査に合わせて各水平周期内の所定タイミングで映像信号を選択的に映像信号線に伝達する映像信号伝達部、基準電位を生成する基準電位生成部、および映像信号伝達部による映像信号選択時を除くタイミングで基準電位生成部により生成された基準電位を選択的に映像信号線に伝達する基準電位伝達部を設ける。
【００３５】
これにより、１行分の映像信号を順番に各列の映像信号線に伝達する点順次駆動と１行分の映像信号を同時に各列の映像信号線に伝達する線順次駆動の何れをも、回路構成を変更することなく、駆動タイミングを変更するだけで、対処可能となる。駆動トランジスタや電気光学素子の特性ばらつきや変動の影響を補正する動作も実行できる。
【００３６】
たとえば、点順次駆動時には、基準電位伝達部は、映像信号伝達部により１行分の映像信号を各列の映像信号線に伝達する直前に各映像信号線に基準電位生成部により生成された基準電位を選択して伝達しておく。
【００３７】
この後、先ず、映像信号伝達部は、書込走査部によりサンプリングトランジスタを非導通状態にしたままで、１行分の映像信号を順番に選択して各列の映像信号線に伝達することで各信号線容量に信号電位を順番に書き込む。
【００３８】
さらにこの後、書込走査部は、サンプリングトランジスタを導通状態にすることで各信号線容量に書き込まれた信号電位の情報を各保持容量に同時に書き込む。
【００３９】
なお、この点順次駆動時には、各信号線容量に順番に書き込んだ信号電位の情報を、電荷転送の仕組みによって、各保持容量に同時に書き込むことになるので、容量分配の影響を受ける。よって、信号電位の情報をより大きく保持容量に書き込むには、信号線容量の容量値を大きくすることが好ましい。このためには、信号線容量としては、映像信号線に発生する寄生容量だけに頼るのではなく、寄生容量とは別に積極的に容量素子を追加して設けるとよい。
【００４０】
一方、線順次駆動時には、映像信号伝達部は、映像信号伝達部により１行分の映像信号を同時に各列の映像信号線に伝達する直前に各映像信号線に基準電位生成部により生成された基準電位を選択して伝達しておく。この点は、点順次駆動時と同様である。
【００４１】
この後、映像信号伝達部は、書込走査部によりサンプリングトランジスタを導通状態にしたままで、１行分の各映像信号線に対して１行分の映像信号を同時に選択することで１行分の各映像信号線にそれぞれ対応する信号電位を伝達することで各保持容量に信号電位の情報を同時に書き込む。
【発明の効果】
【００４２】
本発明の一実施形態によれば、書込走査部での線順次走査に合わせて各水平周期内の所定タイミングで映像信号を選択的に映像信号線に伝達する映像信号伝達部と、基準電位を生成する基準電位生成部と、映像信号伝達部による映像信号選択時を除くタイミングで基準電位生成部により生成された基準電位を選択的に映像信号線に伝達する基準電位伝達部とを水平駆動部に設けた。
【００４３】
これにより、回路構成を変更することなく、駆動タイミングを変更するだけで、点順次駆動と線順次駆動の何れにも対処可能となる。
【００４４】
また、有機ＥＬ素子などの電流駆動型の電気光学素子を画素回路に用いたアクティブマトリクス型の表示装置において、各画素回路が少なくとも駆動トランジスタの閾値補正機能を備えるようにすれば、閾値電圧のばらつきの影響を受けることがなく、良好な画質の表示装置を実現できる。望ましくは、駆動トランジスタの移動度補正機能や電気光学素子の経時変動補正機能（ブートストラップ動作）を備えるようにすれば、さらに高品位の画質を得ることができる。
【００４５】
閾値補正機能により駆動トランジスタの閾値変動を補正することで、あるいは移動度補正機能により駆動トランジスタの移動度変動を補正することで、これらの変動やばらつきの影響を受けることなく発光輝度を一定に保つことができるからである。また、発光時における保持容量のブートストラップ動作により電気光学素子の電流−電圧特性が経時変動しても駆動トランジスタの制御入力端と出力端の電位差がブートストラップした保持容量により一定に保たれるため、常に一定の発光輝度を保つことができるからである。
【００４６】
ここで、閾値補正機能およびそれに先立つ閾値補正準備機能（初期化機能）を実現するに当たって、駆動トランジスタの電源供給端を第１電位と第２電位との間で遷移させる、つまり電源電圧をスイッチングパルスとして使用することが有効に機能する。すなわち、閾値補正機能を組み込むため、各画素回路の駆動トランジスタに供給する電源電圧をスイッチングパルスとして使用すると、閾値補正用のスイッチングトランジスタやその制御入力端を制御する走査線が不要になる。
【００４７】
結果として、画素回路の構成素子数と配線本数が大幅に削減でき、画素アレイ部を縮小することができ、表示装置の高精細化を達成し易くなる。画素回路の簡素化を図りつつ、素子の特性変動による輝度変化の補正機能を実現できる。
【００４８】
素子数や配線数が少ないため高精細化に適しており、高精細の表示が求められる小型の表示装置を容易に実現できるとともに、線順次駆動方式により映像信号をサンプリングして表示するだけでなく、シーケンシャル情報を扱う場合にアナログ点順次方式により映像信号をサンプリングして表示することもできる。その結果、応用機器範囲を広げることができる。
【発明を実施するための最良の形態】
【００４９】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００５０】
＜表示装置の全体概要＞
図１は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子（電気光学素子、発光素子）として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に採って説明する。
【００５１】
なお、以下においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する全ての実施形態が同様に適用できる。
【００５２】
図１に示すように、有機ＥＬ表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）１１０が表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置された表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００と、映像信号処理部３００を備えている。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。
なお、製品形態としては、図示のように、表示パネル部１００、駆動信号生成部２００、および映像信号処理部３００の全てを備えたモジュール（複合部品）形態の有機ＥＬ表示装置１として提供されることに限らず、たとえば、表示パネル部１００のみで有機ＥＬ表示装置１として提供することも可能である。また、このような有機ＥＬ表示装置１は、半導体メモリやミニディスク（ＭＤ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。
【００５３】
表示パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２と、画素回路Ｐを垂直方向に走査する垂直駆動部１０３と、画素回路Ｐを水平方向に走査する水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６と、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、垂直駆動部１０３や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。
【００５４】
垂直駆動部１０３（書込走査部１０４および駆動走査部１０５）と水平駆動部１０６とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部１０９が構成される。
【００５５】
垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や電源供給能力を有する電源スキャナとして機能する駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５を有する。
【００５６】
画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４および駆動走査部１０５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。
【００５７】
端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。
【００５８】
一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWSなど必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。
【００５９】
端子部１０８の各端子は、配線１０９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。
【００６０】
画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。
【００６１】
たとえば、画素アレイ部１０２には、走査線（ゲート線）１０４WSと映像信号線（データ線）１０６HSが形成されている。両者の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。
【００６２】
具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって電源駆動パルスDSL で駆動されるｎ行分の電源供給線１０５DSL_1 〜１０５DSL_n が画素行ごとに配線される。
【００６３】
書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づき、書込走査線１０４WSおよび電源供給線１０５DSL を介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づき、選択された画素回路Ｐに対し映像信号線１０６HSを介して映像信号Ｖsig の内の所定電位をサンプリングして保持容量に書き込ませる。
【００６４】
垂直駆動部１０３の各部は線順次で（つまり行単位で）画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、１水平ライン分を同時に、もしくは、映像信号Ｖsig を１水平ライン分について水平方向に順番に（つまり画素ごとに）、画素アレイ部１０２に書き込む。映像信号の保持容量への書込み方式としては、前者は全体として線順次駆動となり、後者は全体として点順次駆動となる。
【００６５】
線順次駆動に対応する場合、水平駆動部１０６は、全列の映像信号線１０６HS上に設けられた図示を割愛したサンプリングスイッチ（水平スイッチ）を一斉にオンさせるドライバ回路を備え、映像信号処理部３００から入力される映像信号Ｖsig を、垂直駆動部１０３によって選択された行の１ライン分の全ての画素回路Ｐに同時に書き込むべく、全列の映像信号線１０６HS上に設けられた水平スイッチを一斉にオンさせる。
【００６６】
一方、点順次駆動に対応する場合、水平駆動部１０６は、図示を割愛したシフトレジスタや全列の映像信号線１０６HS上に設けられた水平スイッチなどを備え、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３の各部によって選択された行の各画素回路Ｐに対して、画素単位で書き込む。つまり、垂直走査による選択行の各画素回路Ｐに対して映像信号を画素単位で書き込む点順次駆動を行なう。
【００６７】
なお、水平駆動部１０６の線順次駆動や点順駆動に対応した回路構成例と動作については後述する。
【００６８】
垂直駆動部１０３の各部は、映像信号の保持容量への書込み方式が線順次駆動であるのか点順次駆動であるのかを問わず、表示行を選択していくので線順次駆動になる。垂直駆動部１０３の各部は、この線順次駆動に対応するため、論理ゲートの組合せ（ラッチも含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを行単位で選択する。なお、図１では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３を配置する構成を示しているが、画素アレイ部１０２を挟んで左右両側に垂直駆動部１０３を配置する構成を採ることも可能である。
【００６９】
同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。
【００７０】
＜画素回路＞
図２は、本実施形態の画素回路Ｐに対する比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。図３は、図２に示した比較例の画素回路Ｐの動作を説明するタイミングチャートである。また、図４は、有機ＥＬ素子１２７や駆動トランジスタ１２１の特性ばらつきが駆動電流Ｉdsに与える影響を説明する図であり、図４Ａは、その改善手法の概念を説明する図である。
【００７１】
また、図５は、図１に示した有機ＥＬ表示装置１を構成する画素回路Ｐの一実施形態を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。
【００７２】
本実施形態の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点に特徴を有する。また、有機ＥＬ素子の経時劣化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、すなわち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する駆動信号一定化回路を備えた点に特徴を有する。加えて、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする機能を備えた点に特徴を有する。
【００７３】
ｐチャネル型のトランジスタではなく、ｎチャネル型のトランジスタで駆動トランジスタを構成することができれば、トランジスタ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となり、このような構成の画素回路Ｐの開発が期待される。
【００７４】
駆動トランジスタを始めとする各トランジスタとしてはＭＯＳトランジスタを使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端およびドレイン端の何れか一方（ここではソース端とする）を出力端として取り扱い、他方を電源供給端（ここではドレイン端とする）として取り扱う。
【００７５】
＜比較例の画素回路＞
先ず、本実施形態の画素回路Ｐの特徴を説明する上での比較例として、図２に示す画素回路Ｐについて説明する。この比較例の画素回路Ｐを画素アレイ部１０２に備える有機ＥＬ表示装置１を比較例の有機ＥＬ表示装置１と称する。比較例の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点で本実施形態と同じであるが、有機ＥＬ素子１２７の経時劣化による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路が設けられていない。
【００７６】
具体的には、画素回路Ｐは、それぞれｎチャネル型の駆動トランジスタ１２１およびサンプリングトランジスタ１２５と、電流が流れることで発光する電気光学素子の一例である有機ＥＬ素子１２７とを有する。一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表している。なお、有機ＥＬ素子１２７には、寄生容量Ｃelが存在する。図では、この寄生容量Ｃelを有機ＥＬ素子１２７と並列に示す。
【００７７】
駆動トランジスタ１２１は、ドレイン端Ｄが第１電源電位を供給する電源供給線DSL に接続され、ソース端（出力端）Ｓが、有機ＥＬ素子１２７のアノード端Ａに接続され、有機ＥＬ素子１２７のカソード端Ｋが基準電位を供給する全画素共通の接地配線Ｖcath（GND ）に接続されている。
【００７８】
サンプリングトランジスタ１２５は、ソース端Ｓが映像信号線HSに接続され、ドレイン端（電源供給端）Ｄは駆動トランジスタ１２１のゲート端（制御入力端）Ｇに接続され、その接続点と第２電源電位を供給する基準線との間に保持容量１２０が設けられている。第２電源電位を供給する基準線は、本構成では、図示のように、有機ＥＬ素子１２７用の基準電位を供給する接地配線Ｖcathと同じにしているが、別の電位を与える配線としてもよい。サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させた接続態様とすることもできる。
【００７９】
なお、図示を割愛するが、発光期間を制御する発光制御トランジスタを追加した３ＴＲ型とする場合、たとえば、駆動トランジスタ１２１のソース端をｎチャネル型の発光制御トランジスタのドレイン端Ｄに接続し、発光制御トランジスタのソース端Ｓを有機ＥＬ素子１２７のアノード端に接続する。
【００８０】
このような画素回路Ｐでは、発光制御トランジスタを設けるか否かに関わらず、有機ＥＬ素子１２７を駆動するときには、駆動トランジスタ１２１のドレイン端Ｄ側が第１電源電位に接続され、ソース端Ｓが有機ＥＬ素子１２７のアノード端Ａ側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。
【００８１】
図２に示す比較例の画素回路Ｐの動作を説明する図３のタイミングチャートは、信号線HSから供給される映像信号Ｖsig の電位（以下、映像信号線電位とも称する）の内の有効期間の電位（信号電位と称する）をサンプリングし、発光素子の一例である有機ＥＬ素子１２７を発光状態にする動作を表している。
【００８２】
映像信号線１０６HSが映像信号Ｖsig の有効期間である信号電位にある時間帯（ｔ１〜ｔ４）に、書込走査線WSの電位が高レベルに遷移することで（ｔ２）、ｎチャネル型のサンプリングトランジスタ１２５はオン状態となり、信号線HSから供給される映像信号線電位を保持容量１２０に充電する。これにより駆動トランジスタ１２１のゲート端Ｇの電位（ゲート電位Ｖｇ）は上昇を開始し、ドレイン電流を流し始める。そのため、有機ＥＬ素子１２７のアノード電位は上昇し発光を開始する。
【００８３】
この後、書込駆動パルスWSが低レベルに遷移すると（ｔ３）、保持容量１２０にその時点の映像信号線電位、つまり、映像信号Ｖsig の電位の内の有効期間の電位（信号電位）が保持される。これによって、駆動トランジスタ１２１のゲート電位Ｖｇが一定となり、発光輝度が次のフレーム（またはフィールド）まで一定に維持される。タイミングｔ２〜ｔ３が、映像信号Ｖsig のサンプリング期間となり、タイミングｔ３以降が保持期間となる。
【００８４】
ここで、比較例の画素回路Ｐでは、駆動トランジスタ１２１のソース端Ｓの電位（ソース電位Ｖｓ）は、駆動トランジスタ１２１と有機ＥＬ素子１２７との動作点で決まり、その電圧値は駆動トランジスタ１２１のゲート電位Ｖｇによって異なる値を持ってしまう。
【００８５】
ここで、一般的に、駆動トランジスタ１２１は飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅（ゲート幅）をＷ、チャネル長（ゲート長）をＬ、ゲート容量（単位面積当たりのゲート酸化膜容量）をＣoxは、トランジスタの閾値電圧をＶthとすると、駆動トランジスタ１２１は下記の式（１）に示した値を持つ定電流源となっている。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御される。
【００８６】
【数１】
2008197516.tif 000003
【００８７】
＜有機ＥＬ素子のＩ−Ｖ特性＞
ここで、図４（１）に示す有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に有機ＥＬ素子のＩ−Ｖ特性は、グラフに示すように時間が経過すると劣化する。
【００８８】
比較例の画素回路Ｐでは、この経時劣化により動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまう。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。特性式（１）から明らかなように、ゲート・ソース間電圧Ｖgsが変動すると、たとえゲート電位Ｖｇが一定であっても駆動電流Ｉdsが変動し、同時に有機ＥＬ素子１２７に流れる電流値も変化する。このように有機ＥＬ素子１２７のＩ−Ｖ特性が変化すると、図２に示したソースフォロワ構成を持つ比較例の画素回路Ｐでは、有機ＥＬ素子１２７の発光輝度が経時的に変化してしまう。
【００８９】
駆動トランジスタ１２１としてｎチャネル型を使用した単純な回路では、ソース端Ｓが有機ＥＬ素子１２７側に接続されてしまうため、有機ＥＬ素子１２７の経時変化とともに、ゲート・ソース間電圧Ｖgsが変化してしまい、有機ＥＬ素子１２７に流れる電流量が変化し、その結果、発光輝度は変化してしまうのである。
【００９０】
発光素子の一例である有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動は、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの変動となって現れ、ドレイン電流（駆動電流Ｉds）の変動を引き起こす。この原因による駆動電流の変動は画素回路Ｐごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。
【００９１】
これに対して、詳細は後述するが、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓの変動にゲート端Ｇの電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとすることで、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまりソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることで、画面輝度の均一性（ユニフォーミティ）を確保できる。ブートストラップ機能が、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時劣化補正能力を向上させることができる。もちろん、このブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。
【００９２】
＜駆動トランジスタＶgs−Ｉds特性＞
また、駆動トランジスタ１２１の製造プロセスのばらつきにより、画素回路Ｐごとに閾値電圧や移動度などの特性変動がある。駆動トランジスタ１２１を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ１２１に同一のゲート電位を与えても、画素回路Ｐごとにドレイン電流（駆動電流Ｉds）が変動し、発光輝度のばらつきになって現れる。
【００９３】
たとえば、図４（２）は、駆動トランジスタ１２１の閾値ばらつきに着目した電圧電流（Ｖgs−Ｉds）特性を示す図である。閾値電圧がＶth１とＶth２で異なる２個の駆動トランジスタ１２１について、それぞれ特性カーブを挙げてある。
【００９４】
前述のように、駆動トランジスタ１２１が飽和領域で動作しているときのドレイン電流Ｉdsは、特性式（１）で表される。特性式（１）から明らかなように、閾値電圧Ｖthが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、閾値電圧Ｖthのばらつきに対して何ら対策を施さないと、図４（２）に示すように、閾値電圧がＶth１のときＶgsに対応する駆動電流がＩds１となるのに対して、閾値電圧がＶth２のときの同じゲート電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。
【００９５】
また、図４（３）は、駆動トランジスタ１２１の移動度ばらつきに着目した電圧電流（Ｖgs−Ｉds）特性を示す図である。移動度がμ１とμ２で異なる２個の駆動トランジスタ１２１について、それぞれ特性カーブを挙げてある。
【００９６】
特性式（１）から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、移動度μのばらつきに対して何ら対策を施さないと、図４（３）に示すように、移動度がμ１のときＶgsに対応する駆動電流がＩds１となるのに対して、移動度がμ２のときの同じゲート電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。
【００９７】
＜閾値補正および移動度補正の概念＞
これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング（詳細は後述する）とすることで、図４Ａの各図から理解されるように、それらの変動の影響を抑制でき、画面輝度の均一性（ユニフォーミティ）を確保できる。
本実施形態の閾値補正動作および移動度補正動作では、詳細は後述するが、発光時のゲート・ソース間電圧Ｖgsが“Ｖin＋Ｖth−ΔＶ”で表されるようにすることで、ドレイン・ソース間電流Ｉdsが、閾値電圧Ｖthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Ｖthや移動度μが製造プロセスにより変動しても、駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【００９８】
たとえば、図４Ａの各図においては、駆動トランジスタ１２１の電流電圧特性を、横軸に信号電位Ｖinをとり、縦軸に駆動電流Ｉdsをとって、閾値電圧Ｖthが比較的低く移動度μが比較的大きい駆動トランジスタ１２１で構成された画素回路Ｐａ（実線のカーブ）と、逆に閾値電圧Ｖthが比較的高く移動度μが比較的小さい駆動トランジスタ１２１で構成された画素回路Ｐｂ（点線のカーブ）について、それぞれ特性カーブを挙げてある。
【００９９】
図４Ａ（１）は、閾値補正および移動度補正ともに実行しない場合である。このときには画素回路Ｐａおよび画素回路Ｐｂで閾値電圧Ｖthおよび移動度μの補正が全く実行されないため、閾値電圧Ｖthや移動度μの違いでＶin−Ｉds特性に大きな違いが出てしまう。したがって、同じ信号電位Ｖinを与えても、駆動電流Ｉdsすなわち発光輝度が異なってしまい、画面輝度の均一性（ユニフォーミティ）が得られない。
【０１００】
図４Ａ（２）は、閾値補正を実行する一方、移動度補正を実行しない場合である。このとき画素回路Ｐａと画素回路Ｐｂで閾値電圧Ｖthの違いはキャンセルされる。しかしながら移動度μの相違はそのまま現れている。したがって信号電位Ｖinが高い領域（すなわち輝度が高い領域）で、移動度μの違いが顕著に現れ、同じ階調でも輝度が違ってしまう。具体的には、同じ階調（同じ信号電位Ｖin）で、移動度μの大きい画素回路Ｐａの輝度（駆動電流Ｉds）は高く、移動度μの小さい画素回路Ｐｂの輝度は低くなる。
【０１０１】
図４Ａ（３）は閾値補正および移動度補正ともに実行する場合である。閾値電圧Ｖthおよび移動度μの相違は完全に補正され、その結果、画素回路Ｐａと画素回路ＰｂのＶin−Ｉds特性は一致する。したがって、全ての階調（信号電位Ｖin）で輝度（Ｉds）が同一レベルとなり、画面輝度の均一性（ユニフォーミティ）が顕著に改善される。
【０１０２】
図４Ａ（４）は、閾値補正および移動度補正ともに実行するものの、閾値電圧Ｖthの補正が不十分な場合である。たとえば、１回の閾値補正動作では駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を十分に保持容量１２０へ保持させることができない場合がその一例である。このときには、閾値電圧Ｖthの差が除去されないため、画素回路Ｐａと画素回路Ｐｂでは低階調の領域で輝度（駆動電流Ｉds）に差が出てしまう。よって、閾値電圧Ｖthの補正が不十分な場合は低階調で輝度のムラが現れ画質を損なうことになる。
【０１０３】
＜本実施形態の画素回路＞
図２に示す比較例の画素回路Ｐにおける有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路（ブートストラップ回路）を搭載し、また駆動トランジスタ１２１の特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ駆動方式を採用したのが図５に示す本実施形態の画素回路Ｐである。本実施形態の画素回路Ｐを画素アレイ部１０２に備える有機ＥＬ表示装置１を本実施形態の有機ＥＬ表示装置１と称する。
【０１０４】
本実施形態の画素回路Ｐは、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン／オフタイミングの設定により、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ点に特徴を有する。
【０１０５】
また、２ＴＲ駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Ｖsig の劣化なくサンプリングできるため、良好な画質を得ることができる。さらに、詳細は後述するが、１行分の映像信号Ｖsig を同時に各列の映像信号線１０６HSに伝達する線順次駆動は元より、１行分の映像信号Ｖsig を順番に各列の映像信号線１０６HSに伝達するアナログ点順次方式も可能となり、応用機器範囲を広げることができる。
【０１０６】
図２に示した比較例に対しての構成上の大きな違いは、保持容量１２０の接続態様を変形して、有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成する点にある。駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法としては、各トランジスタ１２１，１２５の駆動タイミングを工夫することで対処する。
【０１０７】
具体的には、本実施形態の画素回路Ｐは、保持容量１２０、ｎチャネル型の駆動トランジスタ１２１、およびアクティブＨ（ハイ）の書込駆動パルスWSが供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７を有する。
【０１０８】
駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）とソース端Ｓとの間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端Ｓが直接に有機ＥＬ素子１２７のアノード端Ａに接続されている。有機ＥＬ素子１２７のカソード端Ｋは基準電位としてのカソード電位Ｖcathとされる。このカソード電位Ｖcathは、図２に示した比較例と同様に基準電位を供給する全画素共通の接地配線Ｖcath（GND ）に接続されている。
【０１０９】
駆動トランジスタ１２１のドレイン端Ｄは、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続されている。電源供給線１０５DSL は、この電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。
【０１１０】
具体的には、駆動走査部１０５は、駆動トランジスタ１２１のドレイン端Ｄに対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖcc_Hと低電圧側の第２電位Ｖcc_Lとを切り替えて供給する。第２電位Ｖcc_Lとしては、映像信号線１０６HSにおける映像信号Ｖsig の基準電位Ｖｏより十分低い電位とする。
【０１１１】
具体的には、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSL の低電位側の第２電位Ｖcc_Lを設定する。なお、基準電位Ｖｏは、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。
【０１１２】
サンプリングトランジスタ１２５は、ゲート端Ｇが書込走査部１０４からの書込走査線１０４WSに接続され、ソース端Ｓが映像信号線１０６HSに接続され、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）に接続されている。そのゲート端Ｇには、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させた接続態様とすることもできる。
【０１１３】
＜本実施形態の画素回路の動作＞
このような構成の本実施形態の画素回路Ｐにおいて、本実施形態の駆動タイミングとしては、先ず、サンプリングトランジスタ１２５は、書込走査線１０４WSから供給された書込駆動パルスWSに応じて導通し、映像信号線１０６HSから供給された映像信号Ｖsig をサンプリングして保持容量１２０に保持する。この点は、基本的には、図２に示した比較例の画素回路Ｐを駆動する場合と同じである。
【０１１４】
また、本実施形態の駆動タイミングは、映像信号Ｖsig の信号電位Ｖinの情報を保持容量１２０に書き込む際に、線順次駆動だけでなく、アナログ点順次での駆動も可能となっている。このアナログ点順次での駆動については、その詳細を後述することとし、先ずは、線順次駆動方式で説明を続ける。
【０１１５】
駆動トランジスタ１２１は、第１電位（高電位側）にある電源供給線１０５DSL から電流の供給を受け保持容量１２０に保持された信号電位（映像信号Ｖsig の有効期間の電位に対応する電位）に応じて駆動電流Ｉdsを有機ＥＬ素子１２７に流す。
【０１１６】
垂直駆動部１０３は、電源供給線１０５DSL が第１電位にありかつ映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯でサンプリングトランジスタ１２５を導通させる制御信号として書込駆動パルスWSを出力して、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持しておく。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路Ｐごとにばらつく駆動トランジスタ１２１の閾値電圧Ｖthの影響をキャンセルすることができる。
【０１１７】
本実施形態の駆動タイミングとしては、垂直駆動部１０３は、映像信号Ｖsig の内の信号電位Ｖinのサンプリングに先行する複数の水平期間で閾値補正動作を繰り返し実行して確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持する。
【０１１８】
このように、本実施形態の画素回路Ｐにおいて、閾値補正動作を複数回実行することで、十分に長い書込み時間を確保する。こうすることで、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を確実に保持容量１２０に予め保持することができる。
【０１１９】
この保持された閾値電圧Ｖthに相当する電圧は駆動トランジスタ１２１の閾値電圧Ｖthのキャンセルに用いられる。したがって、画素回路Ｐごとに駆動トランジスタ１２１の閾値電圧Ｖthがばらついていても、画素回路Ｐごとに完全にキャンセルされるため、画像のユニフォーミティすなわち表示装置の画面全体に亘る発光輝度の均一性が高まる。特に信号電位が低階調のときに現れがちな輝度ムラを防ぐことができる。
【０１２０】
好ましくは、垂直駆動部１０３は、閾値補正動作に先立って、電源供給線１０５DSL が第２電位にありかつ映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯で、書込駆動パルスWSをアクティブ（本例ではＨレベル）にしてサンプリングトランジスタ１２５を導通させ、その後に書込駆動パルスWSをアクティブＨにしたままで電源供給線１０５DSL を第１電位に設定する。
【０１２１】
こうすることで、駆動トランジスタ１２１のゲート端Ｇを基準電位Ｖｏにセットしかつソース端Ｓを第２電位にセットしてから閾値補正動作を開始する。このようなゲート電位およびソース電位のリセット動作（初期化動作）により、後続する閾値補正動作を確実に実行することが可能になる。
【０１２２】
また、本実施形態の画素回路Ｐにおいては、閾値補正機能に加えて、移動度補正機能を備えている。すなわち、垂直駆動部１０３は、映像信号線１０６HSが映像信号Ｖsig の有効期間である信号電位Ｖinにある時間帯にサンプリングトランジスタ１２５を導通状態にするため、書込走査線１０４WSに供給する書込駆動パルスWSを、上述の時間帯より短い期間だけアクティブ（本例ではＨレベル）にする。この書込駆動パルスWSのアクティブ期間（サンプリング期間でもあり移動度補正期間でもある）を適切に設定することで、保持容量１２０に信号電位Ｖsig を保持する際、同時に駆動トランジスタ１２１の移動度μに対する補正を信号電位Ｖsig に加える。
【０１２３】
特に、本実施形態の駆動タイミングでは、電源供給線１０５DSL が高電位側である第１電位にあり、かつ、映像信号Ｖsig が有効期間にある時間帯内で書込駆動パルスWSをアクティブにしている。つまり、その結果、移動度補正時間（サンプリング期間も）は、映像信号線１０６HSの電位が、映像信号Ｖsig の有効期間の電位（信号線電位）にある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、本実施形態では、映像信号線１０６HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めているため、結果的に移動度補正時間は書込駆動パルスWSで決まる。
【０１２４】
正確には、移動度補正時間（サンプリング期間も）は、書込駆動パルスWS立ち上がってサンプリングトランジスタ１２５がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ１２５がオフするまでの時間となる。
【０１２５】
ここで、画面の左右方向について考察した場合、詳細説明図は割愛するが、１行内の全ての画素回路Ｐに対して書込駆動パルスWSは書込走査部１０４から共通に供給されるので、書込駆動パルスWSの波形が配線容量や配線抵抗の影響で、書込走査部１０４から遠い画素回路Ｐ（遠側画素と称する）の方が書込走査部１０４から近い画素回路Ｐ（近側画素と称する）よりも、その波形鈍りが大きくなってしまう。これに対して、映像信号線電位については、遠側画素および近側画素ともに、信号源である水平駆動部１０６からの距離が同じであるので、波形に差がない。
【０１２６】
よって、書込駆動パルスWSの波形が大きく鈍って劣化する遠側画素では、近側画素に比べてサンプリングトランジスタ１２５のオンタイミングが後方にずれるが、オフタイミングも後方にシフトする。したがって、両者の差で決まる移動度補正時間は、結局近側画素の移動度補正時間とあまり変わらないことになる。
【０１２７】
また、サンプリングトランジスタ１２５によって最終的に保持容量１２０にサンプリングされる信号電位（サンプリング電位）は、ちょうどサンプリングトランジスタ１２５がオフになったときの映像信号線電位で与えられる。近側画素および遠側画素ともにサンプリング電位は信号電位Ｖinとなり差は生じない。
【０１２８】
このように、本実施形態の駆動タイミングでは、遠側画素と近側画素でサンプリングされる映像信号電位は殆ど差はない。さらに移動度補正時間についても、遠側画素と近側画素とでは殆ど差は無視できる程度である。これにより、本実施形態の有機ＥＬ表示装置１は、画面の左右で輝度差が現れることがなく、シェーディングは抑制され良好な画質の表示装置を実現できる。
【０１２９】
また、画面の上下方向について考察した場合、書込駆動パルスWSは、画面の上側の画素回路Ｐ（上側画素と称する）と画面の下側の画素回路Ｐ（下側画素と称する）とで同じ位置をとっているため、書込駆動パルスWSの波形（走査線電位波形）には差はない。一方、１列内の全ての画素回路Ｐに対して映像信号Ｖsig は水平駆動部１０６から映像信号線１０６HSを介して共通に供給されるので、配線容量や配線抵抗の影響で、水平駆動部１０６から遠い遠側画素の方が水平駆動部１０６から近い近側画素よりも、映像信号電圧の遅延量が大きくなってしまう。
【０１３０】
しかしながら、映像信号線１０６HSに現れる信号電位波形が遅延しても、映像信号線１０６HSが信号電位（映像信号Ｖsig の有効期間の電位）にある時間幅に書込駆動パルスWSが入っている限り、サンプリング電位や移動度補正時間に殆ど差は生じない。その結果、画面下側と上側で、サンプリングされる映像信号電位はほぼ等しくなるし、移動度補正時間もほぼ等しくなる。これにより、画面の上側と下側との間の輝度差は抑制され、良好な画質の表示装置を実現できる。
【０１３１】
また、本実施形態の画素回路Ｐにおいては、ブートストラップ機能も備えている。すなわち、書込走査部１０４は、保持容量１２０に映像信号Ｖsig の信号電位Ｖinが保持された段階で書込走査線１０４WSに対する書込駆動パルスWSの印加を解除し（すなわちインアクティブＬ（ロー）にして）、サンプリングトランジスタ１２５を非導通状態にして駆動トランジスタ１２１のゲート端Ｇを映像信号線１０６HSから電気的に切り離す。
【０１３２】
駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動するようになり、ゲート・ソース間電圧Ｖgsを一定に維持することができる。
【０１３３】
＜タイミングチャート：線順次方式＞
図６は、図５に示した本実施形態の画素回路Ｐに関する本実施形態の駆動タイミングの一例として、線順次方式で信号電位Ｖinの情報を保持容量１２０に書き込む際の動作を説明するタイミングチャートである。また、図６Ｂ〜図６Ｌは、図６に示したタイミングチャートの各期間における等価回路と動作状態を説明する図ある。
【０１３４】
図６においては、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSL の電位変化、および映像信号線１０６HSの電位変化を表してある。また、これらの電位変化と並行に、１行分（図では１行目）について駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓの変化も表してある。
【０１３５】
基本的には、書込走査線１０４WSや電源供給線１０５DSL の１行ごとに、１水平走査期間だけ遅れて同じような駆動を行なう。図６における各タイミングや信号は、処理対象行を問わず、第１行目のタイミングや信号と同じタイミングや信号で示す。そして、説明中において区別が必要とされるときには、そのタイミングや信号に、処理対象行を“_ ”付きの参照子で示すことで区別する。
【０１３６】
また、本実施形態の駆動タイミングでは、映像信号Ｖsig が非有効期間である基準電位Ｖｏにある期間を１水平期間の前半部とし、有効期間である信号電位Ｖinにある期間を１水平期間の後半部とする。また、映像信号Ｖsig の有効期間と非有効期間を合わせた１水平期間ごとに、閾値補正動作を３回に亘って繰り返すようにする。その各回の映像信号Ｖsig の有効期間と非有効期間の切替タイミング（ｔ１３Ｖ，ｔ１５Ｖ）、および書込駆動パルスWSのアクティブとインアクティブの切替タイミング（ｔ１３Ｗ，ｔ１５Ｗ）については、そのタイミングに、各回を“_ ”なしの参照子で示すことで区別する。
【０１３７】
なお、本実施形態では、１水平期間を処理サイクルとして、閾値補正動作を３回に亘って繰り返すようにしているが、この繰り返し動作は必須ではなく、１水平期間を処理サイクルとして、１回のみの閾値補正動作を実行するようにしてもよい。
【０１３８】
なお、１水平期間が閾値補正動作の処理サイクルとなるのは、行ごとに、サンプリングトランジスタ１２５が信号電位Ｖinの情報を保持容量１２０にサンプリングする前に、閾値補正動作に先立って、電源供給線１０５DSL の電位を第２電位Ｖcc_Lにセットし、また駆動トランジスタ１２１のゲートを基準電位Ｖinにセットし、さらにソース電位を第２電位Ｖcc_Lにセットする初期化動作を経てから、電源供給線１０５DSL の電位が第１電位Ｖcc_Hにある状態でかつ映像信号線１０６HSが基準電位Ｖｏにある時間帯でサンプリングトランジスタ１２５を導通させて駆動トランジスタ１２１の閾値電圧Ｖthに対応する電圧を保持容量１２０に保持させようとする閾値補正動作を行なうからである。
【０１３９】
必然的に、閾値補正期間は、１水平期間よりも短くなってしまう。したがって、保持容量１２０の容量Ｃｓや第２電位Ｖcc_Lの大きさ関係やその他の要因で、この短い１回分の閾値補正動作期間では、閾値電圧Ｖthに対応する正確な電圧を保持容量１２０に保持仕切れないケースも起こり得る。本実施形態において、閾値補正動作を複数回実行するのは、この対処のためである。すなわち、信号電位Ｖinの保持容量１２０へのサンプリング（信号書込み）に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで、確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるのである。
【０１４０】
ある行（ここでは第１行目とする）について、タイミングｔ１１以前の前フィールドの発光期間Ｂでは、書込駆動パルスWSがインアクティブＬでありサンプリングトランジスタ１２５が非導通状態である一方、電源駆動パルスDSL は高電位の電源電圧側である第１電位Ｖcc_Hにある。
【０１４１】
したがって、図６Ｂに示すように、映像信号線１０６HSの電位に関わらず、前フィールドの動作によって保持容量１２０に保持されている電圧状態（駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs）に応じて有機ＥＬ素子１２７に駆動トランジスタ１２１から駆動電流Ｉdsが供給され、全画素共通の接地配線Ｖcath（GND ）に流れ込むことで、有機ＥＬ素子１２７が発光状態にある。
【０１４２】
この後、線順次走査の新しいフィールドに入って、先ず、駆動走査部１０５は、書込駆動パルスWSがインアクティブＬにある状態で、１行目の電源供給線１０５DSL_1 に与える電源駆動パルスDSL_1 を高低電位側の第１電位Ｖcc_Hから低電位側の第２電位Ｖcc_Lに切り替える（ｔ１１_1：図６Ｃを参照）。
【０１４３】
このタイミング（ｔ１１_1）は、図６に示す態様では、映像信号Ｖsig が有効期間の信号電位Ｖinにある期間内としている。たとえば、１行目については、タイミングｔ１５V0〜ｔ１３V1の範囲内である。ただし、このことは必須ではなく、映像信号Ｖsig が非効期間の基準電位Ｖｏにあるときにしてもよい。１行目については、タイミングｔ１３V0〜ｔ１５V0の範囲内とすればよい。
【０１４４】
次に、書込走査部１０４は、電源供給線１０５DSL_1 が第２電位Ｖcc_Lにある状態のままで、書込駆動パルスWSをアクティブＨに切り替える（ｔ１３W1）。このタイミング（ｔ１３W1）は、直前の水平期間における映像信号Ｖsig が非有効期間である基準電位Ｖｏから有効期間の信号電位Ｖinに切り替わり（ｔ１５V0）、その後に、当該水平期間における映像信号Ｖsig の有効期間の信号電位Ｖinから非有効期間である基準電位Ｖｏに切り替わるタイミング（ｔ１３V1）と同じかそれよりも少し遅れたタイミングにする。この後に書込駆動パルスWSをインアクティブＬに切り替えるタイミング（ｔ１５W1）は、映像信号Ｖsig が非有効期間である基準電位Ｖｏから有効期間の信号電位Ｖinに切り替わるタイミング（ｔ１５V1）と同じかそれよりも少し前のタイミングにする。
【０１４５】
つまり、好ましくは、書込駆動パルスWSをアクティブＨにする期間（ｔ１３Ｗ〜ｔ１５Ｗ）は、映像信号Ｖsig が非有効期間である基準電位Ｖｏにある時間帯（ｔ１３Ｖ〜ｔ１５Ｖ）内とする。これは、電源供給線１０５DSL が第１電位Ｖcc_Hにある状態のときで映像信号Ｖsig が信号電位Ｖinにあるときに書込駆動パルスWSをアクティブＨにすると信号電位Ｖinの保持容量１２０へのサンプリング動作（信号電位の書込み動作）がなされてしまい、閾値補正動作としては不都合が生じるからである。
【０１４６】
タイミングｔ１１_1〜ｔ１３W1（放電期間Ｃと称する）では、電源供給線１０５DSL の電位は第２電位Ｖcc_Lまで放電され、さらに駆動トランジスタ１２１のソース電位Ｖｓは第２電位Ｖcc_Lに近い電位まで遷移する。さらに、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動する。
【０１４７】
電源供給線１０５DSL の配線容量が大きい場合は比較的早いタイミングで電源供給線１０５DSL を高電位Ｖcc_Hから低電位Ｖcc_Lに切り替えるとよい。この放電期間Ｃ（ｔ１１_1〜ｔ１３W1）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
【０１４８】
電源駆動パルスDSL を低電位側の第２電位Ｖcc_Lにしたままで、書込駆動パルスWSをアクティブＨに切り替えると（ｔ１３W1）、図６Ｄに示すように、サンプリングトランジスタ１２５が導通状態になる。
【０１４９】
このとき、映像信号線１０６HSは基準電位Ｖｏにある。したがって、駆動トランジスタ１２１のゲート電位Ｖｇは導通したサンプリングトランジスタ１２５を通じて映像信号線１０６HSの基準電位Ｖｏとなる。これと同時に、駆動トランジスタ１２１がオンすることで、駆動トランジスタ１２１のソース電位Ｖｓは即座に低電位側の第２電位Ｖcc_Lに固定される。
【０１５０】
つまり、電源供給線１０５DSL の電位が高電位側の第１電位Ｖcc_Hから映像信号線１０６HSの基準電位Ｖｏより十分低い第２電位Ｖcc_Lにあることで、駆動トランジスタ１２１のソース電位Ｖｓが映像信号線１０６HSの基準電位Ｖｏより十分低い第２電位Ｖcc_Lに初期化（リセット）される。このようにして、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓを初期化することで、閾値補正動作の準備が完了する。次に電源駆動パルスDSL を高電位側の第１電位Ｖcc_Hにするまでの期間（ｔ１３W1〜ｔ１４_1）が、初期化期間Ｄとなる。なお、放電期間Ｃと初期化期間Ｄとを合わせて、駆動トランジスタ１２１のゲート電位Ｖｇとソース電位Ｖｓを初期化する閾値補正準備期間とも称する。
【０１５１】
次に、書込駆動パルスWSをアクティブＨにしたままで、電源供給線１０５DSL に与える電源駆動パルスDSL を第１電位Ｖcc_Hに切り替える（ｔ１４_1）。駆動走査部１０５は、それ以降は、次のフレーム（あるいはフィールド）の処理まで、電源供給線１０５DSL の電位を第１電位Ｖcc_Hに保持しておく。
【０１５２】
これにより、ドレイン電流が保持容量１２０に流れ込み、駆動トランジスタ１２１の閾値電圧Ｖthを補正（キャンセル）する第１回目の閾値補正期間（第１閾値補正期間Ｅと称する）に入る。この第１閾値補正期間Ｅは、書込駆動パルスWSがインアクティブＬにされるタイミング（ｔ１５W1）まで継続する。
【０１５３】
タイミング（ｔ１４_1）以降の第１閾値補正期間Ｅでは、図６Ｅに示すように、電源供給線１０５DSL の電位が低電位側の第２電位Ｖcc_Lから高電位側の第１電位Ｖcc_Hに遷移することで、駆動トランジスタ１２１のソース電位Ｖｓが上昇を開始する。
【０１５４】
すなわち、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsig の基準電位Ｖｏに保持されており、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖｏ−Ｖth”となる。
【０１５５】
すなわち、有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の電流は保持容量１２０と寄生容量Ｃelを充電するために使われる。
【０１５６】
この結果、駆動トランジスタ１２１を流れるドレイン電流の電流路が遮断されると、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２１の電位は、時間とともに上昇してゆく。そして、ノードＮＤ１２１の電位（ソース電位Ｖｓ）とノードＮＤ１２２の電圧（ゲート電位Ｖｇ）との電位差がちょうど閾値電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。
【０１５７】
ここで、実際には、閾値電圧Ｖthに相当する電圧が、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間に接続された保持容量１２０に書き込まれることになる。しかしながら、第１閾値補正期間Ｅは、書込駆動パルスWSをアクティブＨにしたタイミング（ｔ１３W1）（詳しくはその後に電源駆動パルスDSL を第１電位Ｖcc_Hに戻した時点ｔ１４）からインアクティブＬに戻すタイミング（ｔ１５W1）までであり、この期間が十分に確保されていないときには、それ以前に終了してしまうこととなる。
【０１５８】
具体的には、ゲート・ソース間電圧ＶgsがＶｘ１（＞Ｖth）になったとき、つまり、駆動トランジスタ１２１のソース電位Ｖｓが低電位側の第２電位Ｖcc_Lから“Ｖｏ−Ｖｘ１”になったときに終わってしまう。このため、第１閾値補正期間Ｅが完了した時点（ｔ１５W1）では、Ｖｘ１が保持容量１２０に書き込まれる。
【０１５９】
次に、駆動走査部１０５は、１水平期間の後半部で、書込駆動パルスWSをインアクティブＬに切り替え（ｔ１５W1）、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位Ｖｏから信号電位Ｖinに切り替える（ｔ１５V1）。これにより、図６Ｆに示すように、映像信号線１０６HSが信号電位Ｖinに変化する一方、書込走査線１０４WSの電位（書込駆動パルスWS）はローレベルになる。
【０１６０】
このときには、サンプリングトランジスタ１２５は非導通（オフ）状態にあり、それ以前に保持容量１２０に保持されたＶｘ１に応じたドレイン電流が有機ＥＬ素子１２７に流れることで、ソース電位Ｖｓが僅かに上昇する。この上昇分をＶａ１とすると、ソース電位Ｖｓは“Ｖｏ−Ｖｘ１＋Ｖａ１”となる。さらに、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動することで、ゲート電位Ｖｇが“Ｖｏ＋Ｖａ１”となる。
【０１６１】
第１閾値補正期間Ｅ後の、水平駆動部１０６が映像信号線１０６HSの電位を信号電位Ｖinから基準電位Ｖｏに切り替え（ｔ１３V2）、駆動走査部１０５が書込駆動パルスWSをアクティブＨに切り替える（ｔ１３W2）までの期間（他行書込み期間と称する）Ｆは、他の行の画素に対する信号電位Ｖinのサンプリング期間となり、この処理対象行のサンプリングトランジスタ１２５はオフ状態にする必要がある。これで、１回目の１水平期間の処理が完結する。
【０１６２】
次の１水平周期（１Ｈ）の前半になると、水平駆動部１０６が映像信号線１０６HSの電位を信号電位Ｖinから基準電位Ｖｏに切り替え（ｔ１３V2）、駆動走査部１０５が書込駆動パルスWSをアクティブＨに切り替える（ｔ１３W2）。これにより、ドレイン電流が保持容量１２０に流れ込み、駆動トランジスタ１２１の閾値電圧Ｖthを補正（キャンセル）する第２回目の閾値補正期間（第２閾値補正期間Ｇと称する）に入る。この第２閾値補正期間Ｇは、書込駆動パルスWSがインアクティブＬにされるタイミング（ｔ１５W2）まで継続する。
【０１６３】
第２閾値補正期間Ｇでは、第１閾値補正期間Ｅと同様の動作をする。具体的には、図６Ｇに示すように、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsig の基準電位Ｖｏに保持されることとなり、ゲート電位が直前の“Ｖｇ＝基準電位Ｖｏ＋Ｖａ１”から基準電位Ｖｏに瞬時に切り替わる。駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のゲート電位Ｖｇの変動にソース電位Ｖｓが連動することで、ソース電位Ｖｓは、直前の“Ｖｏ−Ｖｘ１＋Ｖａ１”からＶａ１だけ低下するので、“Ｖｏ−Ｖｘ１”となる。
【０１６４】
この後、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖｏ−Ｖth”となる。
【０１６５】
しかしながら、第２閾値補正期間Ｇは、書込駆動パルスWSをアクティブＨにしたタイミング（ｔ１３W2）からインアクティブＬに戻すタイミング（ｔ１５W2）までであり、この期間が十分に確保されていないときには、それ以前に終了してしまうこととなる。この点は、第１閾値補正期間Ｅと同じであり、ゲート・ソース間電圧ＶgsがＶｘ２（＜Ｖｘ１、かつ＞Ｖth）になったとき、つまり、駆動トランジスタ１２１のソース電位Ｖｓが“Ｖｏ−Ｖｘ１”から“Ｖｏ−Ｖｘ２”になったときに終わってしまう。このため、第２閾値補正期間Ｇが完了した時点（ｔ１５W2）では、Ｖｘ２が保持容量１２０に書き込まれる。
【０１６６】
次に、駆動走査部１０５は、１水平期間の後半部で、他の行の画素に対する信号電位のサンプリングを行なうため、書込駆動パルスWSをインアクティブＬに切り替え（ｔ１５W2）、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位Ｖｏから信号電位Ｖinに切り替える（ｔ１５V2）。これにより、図６Ｈに示すように、映像信号線１０６HSが信号電位Ｖinに変化する一方、書込走査線１０４WSの電位（書込駆動パルスWS）はローレベルになる。
【０１６７】
このときには、サンプリングトランジスタ１２５は非導通（オフ）状態にあり、それ以前に保持容量１２０に保持されたＶｘ２に応じたドレイン電流が有機ＥＬ素子１２７に流れることで、ソース電位Ｖｓが僅かに上昇する。この上昇分をＶａ２とすると、ソース電位Ｖｓは“Ｖｏ−Ｖｘ２＋Ｖａ２”となる。さらに、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動することで、ゲート電位Ｖｇが“Ｖｏ＋Ｖａ２”となる。
【０１６８】
第２閾値補正期間Ｇ後の、水平駆動部１０６が映像信号線１０６HSの電位を信号電位Ｖinから基準電位Ｖｏに切り替え（ｔ１３V3）、駆動走査部１０５が書込駆動パルスWSをアクティブＨに切り替える（ｔ１３W3）までの期間（他行書込み期間と称する）Ｈは、他の行の画素に対する信号電位Ｖinのサンプリング期間となり、この処理対象行のサンプリングトランジスタ１２５はオフ状態にする必要がある。これで、２回目の１水平期間の処理が完結する。
【０１６９】
さらに、次の１水平周期（１Ｈ）の前半になると、水平駆動部１０６が映像信号線１０６HSの電位を信号電位Ｖinから基準電位Ｖｏに切り替え（ｔ１３V3）、駆動走査部１０５が書込駆動パルスWSをアクティブＨに切り替える（ｔ１３W3）。これにより、ドレイン電流が保持容量１２０に流れ込み、駆動トランジスタ１２１の閾値電圧Ｖthを補正（キャンセル）する第３回目の閾値補正期間（第３閾値補正期間Ｉと称する）に入る。この第３閾値補正期間Ｉは、書込駆動パルスWSがインアクティブＬにされるタイミング（ｔ１５W3）まで継続する。
【０１７０】
この第３閾値補正期間Ｉでは、第１閾値補正期間Ｅや第２閾値補正期間Ｇと同様の動作をする。具体的には、図６Ｉに示すように、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsig の基準電位Ｖｏに保持されることとなり、ゲート電位が直前の“Ｖｇ＝基準電位Ｖｏ＋Ｖａ２”から基準電位Ｖｏに瞬時に切り替わる。駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のゲート電位Ｖｇの変動にソース電位Ｖｓが連動することで、ソース電位Ｖｓは、直前の“Ｖｏ−Ｖｘ２＋Ｖａ２”からＶａ２だけ低下するので、“Ｖｏ−Ｖｘ２”となる。
【０１７１】
この後、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。ゲート・ソース間電圧Ｖgsがちょうど閾値電圧Ｖthとなったところでドレイン電流がカットオフする。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖｏ−Ｖth”となる。
【０１７２】
つまり、複数回（本例では３回）に亘る閾値補正期間での処理によって、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。ここで、実際には、閾値電圧Ｖthに相当する電圧が、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間に接続された保持容量１２０に書き込まれることになる。
【０１７３】
なお、３回に亘る閾値補正期間Ｅ，Ｇ，Ｉでは、何れもドレイン電流が専ら保持容量１２０側（Ｃｓ＜＜Ｃel時）に流れ、有機ＥＬ素子１２７側には流れないようにするため、有機ＥＬ素子１２７がカットオフとなるように共通接地配線cathの電位Ｖcathを設定しておく。
【０１７４】
この後、水平駆動部１０６により映像信号線１０６HSに映像信号Ｖsig の信号電位Ｖinを実際に供給して、書込駆動パルスWSをアクティブＨにする期間を、保持容量１２０への信号電位Ｖinの書込み期間（サンプリング期間とも称する）とする。この信号電位Ｖinは駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持される。
【０１７５】
この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは、“Ｖsig ＋Ｖth”＝“Ｖin＋Ｖth”となる。また、同時に、このサンプリング期間で移動度補正を実行する。すなわち、本実施形態の駆動タイミングにおいて、サンプリング期間は移動度補正期間を兼ねることとなる。
【０１７６】
具体的には、先ず、書込駆動パルスWSをインアクティブＬに切り替え（ｔ１５W3）、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位Ｖｏから信号電位Ｖinに切り替える（ｔ１５V3）ことで、最後（本例では３回目）の閾値補正期間を完了させる。こうすることで、図６Ｊに示すように、サンプリングトランジスタ１２５が非導通（オフ）状態とされ、次のサンプリング動作および移動度補正動作の準備が完了する。次に書込駆動パルスWSをアクティブＨにするタイミング（ｔ１６_1）まで期間を書込み＆移動度補正準備期間Ｊと称する。
【０１７７】
次に、電源供給線１０５DSL の電位を第１電位Ｖcc_Hにし、かつ、映像信号線１０６HSの電位を信号電位Ｖinに保持したままで、書込走査部１０４は、書込駆動パルスWSをアクティブＨに切り替え（ｔ１６_1）、水平駆動部１０６が映像信号線１０６HSの電位を信号電位Ｖinから基準電位Ｖｏに切り替えるタイミング（ｔ１８_1）までの間での適当なタイミングで、つまり、映像信号線１０６HSが信号電位Ｖinにある時間帯での適当なとき、インアクティブＬに切り替える（ｔ１７_1）。この書込駆動パルスWSがアクティブＨにある期間（ｔ１６_1〜ｔ１７_1）を、サンプリング期間＆移動度補正期間Ｋと称する。
【０１７８】
これにより、図６Ｋに示すように、サンプリングトランジスタ１２５が導通（オン）状態となり、駆動トランジスタ１２１のゲート電位Ｖｇは信号電位Ｖinとなる。したがって、サンプリング期間＆移動度補正期間Ｋでは、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig の信号電位Ｖinに固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。
【０１７９】
ここで、有機ＥＬ素子１２７の閾値電圧をＶthELとしたとき、“Ｖｏ−Ｖth＜ＶthEL”と設定しておくことで、有機ＥＬ素子１２７は、逆バイアス状態におかれ、カットオフ状態（ハイインピーダンス状態）にあるため、発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ１２１に流れるドレイン電流（駆動電流Ｉds）は保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に書き込まれていく。これにより、駆動トランジスタ１２１のドレイン電流は有機ＥＬ素子１２７の寄生容量Ｃelに流れ込み充電を開始する。その結果、駆動トランジスタ１２１のソース電位Ｖｓは上昇していく。
【０１８０】
図６のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔＶは、閾値補正によって保持容量１２０に保持されるゲート・ソース間電圧“Ｖgs＝Ｖin＋Ｖth”から差し引かれることになり、“Ｖgs＝Ｖin−ΔＶ＋Ｖth”となるので、負帰還をかけたことになる。このとき、駆動トランジスタ１２１のソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖin）から保持容量に保持される電圧“Ｖgs＝Ｖin−ΔＶ＋Ｖth”を差し引いた値“−Ｖth＋ΔＶ”となる。
【０１８１】
このようにして、本実施形態の駆動タイミングでは、サンプリング期間＆移動度補正期間Ｋ（ｔ１６〜ｔ１７）において、映像信号Ｖsig における信号電位Ｖinのサンプリングと移動度μを補正する負帰還量（移動度補正パラメータ）ΔＶの調整が行なわれる。書込走査部１０４は、サンプリング期間＆移動度補正期間Ｋの時間幅を調整可能であり、これにより保持容量１２０に対する駆動電流Ｉdsの負帰還量を最適化することができる。
【０１８２】
ここで「負帰還量を最適化する」とは、映像信号電位の黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。ゲート・ソース間電圧Ｖgsにかける負帰還量は、ドレイン電流Ｉdsの取り出し時間すなわちサンプリング期間＆移動度補正期間Ｋに依存しており、この期間を長くとるほど、負帰還量が大きくなる。負帰還量ΔＶはΔＶ＝Ｉds・Ｃel／ｔである。
【０１８３】
この式から明らかなように、駆動トランジスタ１２１のドレイン・ソース間電流である駆動電流Ｉdsが大きいほど、負帰還量ΔＶは大きくなる。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さいとき、負帰還量ΔＶは小さくなる。このように、負帰還量ΔＶは駆動電流Ｉdsに応じて決まる。
【０１８４】
また、信号電位Ｖinが大きいほど駆動電流Ｉdsは大きくなり、負帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正を実現できる。その際、サンプリング期間＆移動度補正期間Ｋは必ずしも一定である必要はなく、逆に駆動電流Ｉdsに応じて調整することが好ましい場合がある。たとえば、駆動電流Ｉdsが大きい場合、移動度補正期間ｔは短めにし、逆に駆動電流Ｉdsが小さくなると、サンプリング期間＆移動度補正期間Ｋは長めに設定するのがよい。
【０１８５】
また、負帰還量ΔＶは、Ｉds・Ｃel／ｔであり、画素回路Ｐごとに移動度μのばらつきに起因して駆動電流Ｉdsがばらつく場合でも、それぞれに応じた負帰還量ΔＶとなるので、画素回路Ｐごとの移動度μのばらつきを補正することができる。つまり、信号電位Ｖinを一定とした場合、駆動トランジスタ１２１の移動度μが大きいほど負帰還量ΔＶの絶対値が大きくなる。換言すると、移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素回路Ｐごとの移動度μのばらつきを取り除くことができる。
【０１８６】
このようにして、本実施形態の駆動タイミングでは、サンプリング期間＆移動度補正期間Ｋにて、信号電位Ｖinのサンプリングと移動度μのばらつきを補正するための負帰還量ΔＶの調整が同時に行なわれる。もちろん、負帰還量ΔＶはサンプリング期間＆移動度補正期間Ｋの時間幅を調整することで最適化可能である。
【０１８７】
次に、書込走査部１０４は、映像信号線１０６HSの電位が信号電位Ｖinにある状態で、書込駆動パルスWSをインアクティブＬに切り替える（ｔ１７_1）。これにより、図６Ｌに示すように、サンプリングトランジスタ１２５が非導通（オフ）状態となり発光期間Ｌに進む。水平駆動部１０６は、その後の適当な時点で映像信号線１０６HSへの映像信号Ｖsig の信号電位Ｖinの供給を停止して基準電位Ｖｏに戻す（ｔ１８_1）。この後、次のフレーム（もしくはフィールド）に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、および発光動作が繰り返される。
【０１８８】
この結果、駆動トランジスタ１２１のゲート端Ｇは映像信号線１０６HSから切り離される。駆動トランジスタ１２１のゲート端Ｇへの信号電位Ｖinの印加が解除されるので、駆動トランジスタ１２１のゲート電位Ｖｇは上昇可能となる。
【０１８９】
このとき、駆動トランジスタ１２１に流れる駆動電流Ｉdsは有機ＥＬ素子１２７に流れ、有機ＥＬ素子１２７のアノード電位は駆動電流Ｉdsに応じて上昇する。この上昇分をＶelとする。やがて、ソース電位Ｖｓの上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。このときの有機ＥＬ素子１２７のアノード電位の上昇（Ｖel）は、駆動トランジスタ１２１のソース電位Ｖｓの上昇に他ならず、駆動トランジスタ１２１のソース電位Ｖｓは、“−Ｖth＋ΔＶ＋Ｖel”となる。
【０１９０】
駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表した式（１）のＶgsに“Ｖin−ΔＶ＋Ｖth”を代入することで、式（２）のように表すことができる。式（２）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。
【０１９１】
【数２】
2008197516.tif 000004
【０１９２】
この式（２）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは映像信号Ｖsig の信号電位Ｖinによって決まる。換言すると、有機ＥＬ素子１２７は信号電位Ｖinに応じた輝度で発光することになる。
【０１９３】
その際、信号電位Ｖinは帰還量ΔＶで補正されている。この補正量ΔＶはちょうど式（２）の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Ｉdsは実質的に信号電位Ｖinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthに依存しないので、閾値電圧Ｖthが製造プロセスにより変動しても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【０１９４】
また、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧“Ｖgs＝Ｖin−ΔＶ＋Ｖth”を一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓが上昇する。駆動トランジスタ１２１のソース電位Ｖｓが“−Ｖth＋ΔＶ＋Ｖel”となることで、ゲート電位Ｖｇは“Ｖin＋Ｖel”となる。
【０１９５】
このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は、一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流す。その結果、電圧降下が生じ、有機ＥＬ素子１２７のアノード端Ａの電位Ｖel（＝ノードＮＤ１２１の電位）は、有機ＥＬ素子１２７に飽和状態での駆動電流Ｉdsという電流が流れ得る電圧まで上昇する。
【０１９６】
ここで、有機ＥＬ素子１２７は、発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、時間の経過とともに、ノードＮＤ１２１の電位も変化する。しかしながら、このような有機ＥＬ素子１２７の経時劣化によりそのアノード電位が変動しても、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsは常に“Ｖin−ΔＶ＋Ｖth”で一定に維持される。
【０１９７】
駆動トランジスタ１２１が定電流源として動作することから、有機ＥＬ素子１２７のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ１２１のソース電位Ｖｓが変化したとしても、保持容量１２０によって駆動トランジスタ１２１のゲート・ソース間電位Ｖgsが一定（≒Ｖin−ΔＶ＋Ｖth）に保たれているため、有機ＥＬ素子１２７に流れる電流は変わらず、したがって有機ＥＬ素子１２７の発光輝度も一定に保たれる。
【０１９８】
このような、有機ＥＬ素子１２７の特性変動に拘らず、駆動トランジスタ１２１のゲート・ソース間電圧を一定に維持し輝度を一定に維持する補正のための動作（保持容量１２０の効果による動作）をブートストラップ動作と呼ぶ。このブートストラップ動作により、有機ＥＬ素子１２７のＩ−Ｖ特性が経時的に変化しても、それに伴う輝度劣化のない画像表示が可能になる。
【０１９９】
つまり、本実施形態の画素回路Ｐとそれを駆動する本実施形態の駆動タイミングでは、電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路の一例であるブートストラップ回路が構成され、ブートストラップ動作が機能するようになっているのである。よって、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化しても一定電流Ｉdsが常に流れ続けるため、有機ＥＬ素子１２７は画素信号Ｖsig に応じた輝度で発光を続けることになり輝度が変化することはない。
【０２００】
また、本実施形態の画素回路Ｐとそれを駆動する本実施形態の駆動タイミングでは、駆動トランジスタ１２１の閾値電圧Ｖthを補正して駆動電流を一定に維持する駆動信号一定化回路の一例である閾値補正回路が構成され閾値補正動作が機能するようになっている。駆動トランジスタ１２１の閾値電圧Ｖthを反映させたゲート・ソース間電位Ｖgsとして、当該閾値電圧Ｖthのばらつきの影響を受けない一定電流Ｉdsを流すことができる。
【０２０１】
特に、本実施形態の駆動タイミングでは、１回の閾値補正動作の処理サイクルを１水平期間とし、複数回に亘って閾値補正動作を繰り返すようにしており、確実に閾値電圧Ｖthを保持容量１２０に保持させるようにしている。このため、閾値電圧Ｖthの画素間差が確実に除去され、階調に拘らず閾値電圧Ｖthのばらつきに起因する輝度ムラを抑制できる。
【０２０２】
これに対して、閾値補正動作を１回にするなど閾値電圧Ｖthの補正が不十分な場合は、つまり閾値電圧Ｖthが保持容量１２０に保持されていない場合には、異なる画素回路Ｐの間で、低階調の領域では輝度（駆動電流Ｉds）に差が出てしまう。よって閾値電圧の補正が不十分な場合は、低階調で輝度のムラが現れ画質を損なうことになる。
【０２０３】
加えて、本実施形態の駆動タイミングでは、サンプリングトランジスタ１２５による信号電位Ｖinの保持容量１２０への書込み動作と連動して駆動トランジスタ１２１の移動度μを補正して駆動電流を一定に維持する駆動信号一定化回路の一例である移動度補正回路が構成され移動度補正動作が機能するようになっている。駆動トランジスタ１２１のキャリア移動度μを反映させたゲート・ソース間電位Ｖgsとして、当該キャリア移動度μのばらつきの影響を受けない一定電流Ｉdsを流すことができる。
【０２０４】
つまり、本実施形態の画素回路Ｐは、駆動タイミングを工夫することで、閾値補正回路や移動度補正回路が自動的に構成され、駆動トランジスタ１２１の特性ばらつき（本例では閾値電圧Ｖthおよびキャリア移動度μのばらつき）による駆動電流Ｉdsに与える影響を防ぐために、閾値電圧Ｖthおよびキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
【０２０５】
ブートストラップ動作だけでなく、閾値補正動作と移動度補正動作とを実行しているため、ブートストラップ動作で維持されるゲート・ソース間電圧Ｖgsは、閾値電圧Ｖthに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、有機ＥＬ素子１２７の発光輝度は駆動トランジスタ１２１の閾値電圧Ｖthや移動度μのばらつきの影響を受けることがないし、有機ＥＬ素子１２７の経時劣化の影響も受けない。入力される信号電位Ｖinに対応する安定した階調で表示でき、高画質の画像を得ることができる。
【０２０６】
また、本実施形態の画素回路Ｐは、ｎチャネル型の駆動トランジスタ１２１を用いたソースフォロア回路によって構成することができるために、現状のアノード・カソード電極の有機ＥＬ素子をそのまま用いても、有機ＥＬ素子１２７の駆動が可能になる。
【０２０７】
また、駆動トランジスタ１２１およびその周辺部のサンプリングトランジスタ１２５をも含めてｎチャネル型のみのトランジスタを用いて画素回路Ｐを構成することができ、ＴＦＴ作成においてもアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになるため、ＴＦＴ基板の低コスト化が図れることになる。
【０２０８】
＜映像信号の保持容量への書込み方式＞
次に、映像信号Ｖsig における信号電位Ｖinの保持容量１２０への書込み方式の側面から、本実施形態の有機ＥＬ表示装置１について説明する。
【０２０９】
先ず、本実施形態の制御部１０９における、映像信号の保持容量への書込み方式に関わる水平駆動部１０６の特徴を説明する上での参照例として、線順次駆動方式および点順次駆動方式並びにパルス駆動方式およびプリチャージ駆動方式の基本的な仕組みについて説明する。
【０２１０】
＜点順次駆動方式の概要＞
図７は、図１に示した有機ＥＬ表示装置１において、点順次駆動方式に対応した水平駆動部１０６の回路構成の一例を説明する図である。この点順次駆動対応の水平駆動部１０６は、クロックドライブ方式を採用した構成となっている。
【０２１１】
具体的には、点順次駆動方式に対応した水平駆動部１０６は、入力される映像信号Ｖsig を１Ｈごとに順次サンプリングし、垂直駆動部１０３によって行単位で選択される各画素回路Ｐに対して書き込む処理を行なうためのものであり、図７においては、水平セレクタ（HSEL）として機能する水平シフトレジスタ６１０と、インバータ群６２０と、ビデオライン（本例の場合ソースバスラインである）６３０と、画素回路Ｐの列分のアナログスイッチ６４２を具備したサンプリングスイッチ群６４０とを有する構成となっている。
【０２１２】
水平シフトレジスタ６１０は、図示を割愛したシフト段(転送段)からなり、駆動信号生成部２００から供給される水平スタートパルスSPH が与えられると、駆動信号生成部２００から供給される互いに水平走査クロックCKH に同期してシフト動作を行なう。
【０２１３】
シフト段には、転送スイッチやＤ型フリップフロップなどで構成されるラッチ回路（シフトレジスタ）が設けられ、それが画素回路Ｐの列数に応じた個数だけ多段接続されることでシフトレジスタ群が構成される。
【０２１４】
これにより、水平シフトレジスタ６１０の各シフト段からは、水平走査クロックCKH の周期と同じパルス幅を持つシフトパルスＶh1〜Ｖhmが水平走査クロックCKH ごとに順次出力される。これらシフトパルスＶh1〜Ｖhmは、そのままでアナログスイッチ６４２のＳＷトランジスタ６４２Ｎに与えられるとともに、インバータ群６２０のインバータ６２２により論理反転されてシフトパルスｘＶh1〜ｘＶhmとされてからアナログスイッチ６４２のＳＷトランジスタ６４２Ｐに与えられる。
【０２１５】
なお、シフト段が画素回路Ｐの列数に応じた個数だけ多段接続される点に関しては、有機ＥＬ表示装置１をモノクロ表示用とするかカラー画像表示用とするかを問わず対応可能である。ただし、カラー画像表示用とする場合、１水平期間で赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各画素回路Ｐに順次書き込んでいくという点に着目した構成を採るのがよい。たとえば、図示のように、ビデオライン６３０には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色対応のビデオライン６３０Ｒ，６３０Ｇ，６３０Ｂを設け、この各色対応のビデオライン６３０Ｒ，６３０Ｇ，６３０Ｂに各色のアナログ映像信号Ｖsig_R1，Ｖsig_G1，Ｖsig_B1を独立に供給するようにし、赤、緑、青３つの画素への同時書き込みを行なうようにする。こうすることで、水平シフトレジスタ６１０のシフト段数を、１／３に低減できる。
【０２１６】
なお、各色対応のビデオライン６３０Ｒ，６３０Ｇ，６３０Ｂに供給する各色のアナログ映像信号Ｖsig_R1，Ｖsig_G1，Ｖsig_B1は、遅延処理部（ＤＬ）６３２により、映像信号処理部３００から供給される同時系列のアナログ映像信号Ｖsig_Ｒ，Ｖsig_Ｇ，Ｖsig_Ｂに対して画素ピッチ（事実上、映像信号線１０６HSの配列ピッチと同じ）に対応する遅延量を相対的に与えておく。たとえば、図示した例では、Ｒ画素用には遅延処理が不要であるが、Ｇ画素とＢ画素には遅延処理が必要となる。こうすることで、水平シフトレジスタ６１０のシフト段数を、１／３に低減できる。遅延処理部６３２の出力はアナログスイッチ６４２を構成するＳＷトランジスタ６４２Ｎ，６４２Ｐのソース端Ｓに接続されるので、その出力段には、図示を割愛するがソースドライバが設けられる。
【０２１７】
サンプリングスイッチ群６４０を構成する各アナログスイッチ６４２は、相補性回路技術で形成されたＣＭＯＳ構造の極性の異なる２つのＣＭＯＳのＳＷトランジスタ６４２Ｎ，６４２Ｐを、ソース端Ｓ同士とドレイン端Ｄ同士を接続した、いわゆるトランスファーゲート構成を採っている。アナログスイッチ６４２の入力端（ソース端Ｓ側）は、ビデオライン６３０に接続される。アナログスイッチ６４２の出力端（ドレイン端Ｄ側）は、映像信号線１０６HSに接続される。
【０２１８】
ＳＷトランジスタ６４２Ｎ，６４２Ｐからなるアナログスイッチ６４２は、ＳＷトランジスタ６４２Ｎのゲート端ＧがＨレベルで、かつ、ＳＷトランジスタ６４２Ｐのゲート端ＧがＬレベルのときにオンすることにより、ソース端Ｓ側に入力される画素信号Ｖsig の状態をドレイン端Ｄ側に出力する。
【０２１９】
アナログスイッチ６４２としては、原理的には、ＳＷトランジスタ６４２Ｎ，６４２Ｐのどちらか一方のみのｎチャネル型のＭＯＳトランジスタやｐチャネル型のＭＯＳトランジスタによるスイッチでもよいが、その場合、閾値電圧Ｖthの問題があるため、本例では、ｎチャネル型およびｐチャネル型の両方を組み合わせて利用したＣＭＯＳスイッチを採用している。
【０２２０】
ここで、点順次駆動方式に対応するべく、アナログスイッチ６４２は、ＳＷトランジスタ６４２Ｎのゲート端Ｇ（制御入力端）がシフトパルスＶh1〜Ｖhmの入力端に対応し、ＳＷトランジスタ６４２Ｐのゲート端Ｇ（制御入力端）がシフトパルスｘＶh1〜ｘＶhmの入力端に対応する。そして、ＳＷトランジスタ６４２Ｎ，６４２Ｐからなるアナログスイッチ６４２の入力（ソース端Ｓ）側には、時系列で信号電位Ｖinが漸次変化するアナログの画素信号Ｖsig がビデオライン６３０から供給される。
【０２２１】
なお、図示のように、カラー画像表示用とする場合には、色対応のアナログスイッチ６４２Ｒ，６４２Ｇ，６４２Ｂは、各ＳＷトランジスタ６４２Ｎのゲート端Ｇ同士が共通に接続されシフトパルスＶh1〜Ｖhmが入力され、各ＳＷトランジスタ６４２Ｐのゲート端Ｇ同士が共通に接続されシフトパルスｘＶh1〜ｘＶhmが入力される。そして、各色対応のビデオライン６３０Ｒ，６３０Ｇ，６３０Ｂからのアナログ映像信号Ｖsig_R1，Ｖsig_G1，Ｖsig_B1が、色対応のアナログスイッチ６４２Ｒ，６４２Ｇ，６４２Ｂの入力（ソース端Ｓ側）に独立に供給される。
【０２２２】
このように、サンプリングスイッチ群６４０の各アナログスイッチ６４２は、映像信号処理部３００から供給される映像信号Ｖsig を伝送するビデオライン６３０に各一端（ゲート端Ｇ）が接続されており、サンプリングパルスＶh1〜Ｖhm，ｘＶh1〜ｘＶhmに応答して順にオン状態になることによって映像信号Ｖsig をサンプリングし、画素アレイ部１０２の映像信号線１０６HS_1〜１０６HS_mに供給する。つまり、水平シフトレジスタ６１０からサンプリングパルスＶh1〜Ｖhmが出力されると、これに応答して順にオン状態となることにより、ビデオライン６３０を通して入力される映像信号Ｖsig を順次サンプリングして映像信号線１０６HS_1〜１０６HS_mに供給する。
【０２２３】
このように、本構成例では、水平シフトレジスタ６１０にて、水平スタートパルスSPH を水平走査クロックCKH に同期して段ごとに順次シフトする動作を行なうことにより、所定期間だけＨレベルのシフトパルスＶh1〜Ｖhmを出力し、このシフトパルスＶh1〜Ｖhmによって、映像信号線１０６HS_1〜１０６HS_mにそれぞれ接続されるアナログスイッチ６４２が、順次に所定期間だけオンする。この動作によって、アナログ映像信号（画素信号Ｖsig ）が、所定期間だけ映像信号線１０６HS_1〜１０６HS_mに順次印加されるため、画素回路Ｐの点順次駆動（点順次アドレス）が実現される。
【０２２４】
なおここで示した水平シフトレジスタ６１０とサンプリングスイッチ群６４０の構成例は一例に過ぎず、水平走査クロックCKH で画素回路Ｐに画素信号Ｖsig の書込みを行なうことができる構成を少なくとも備えていればよく、様々な変更が可能である。もちろん、画素アレイ部１０２の画素回路Ｐを水平方向に複数ブロックに分けて同時書込みを行なうブロック構成とすることもできる。
【０２２５】
＜線順次駆動方式の概要＞
図８は、図１に示した有機ＥＬ表示装置１において、線順次駆動方式に対応した水平駆動部１０６として、ソースドライブ方式を採用した構成とする場合の回路構成の一例を説明する図である。線順次駆動では、１ライン分の画素回路Ｐ（たとえば図１において１行目のＰ_１，１、Ｐ_１，２、…、Ｐ_１，ｍの全て）を同時に駆動する。換言すれば、１ライン分の画素回路Ｐに同時にアナログ階調電圧を書き込む。
【０２２６】
このような線順次駆動方式に対応した水平駆動部１０６としては、図８に示すように、ソースドライバ６１２と、ｎチャネル型用とｐチャネル型用とに対応した信号選択ライン６３６ｎ，６３６ｐの対でなる信号選択ライン（ソースバスライン）６３６と、画素回路Ｐの列分のアナログスイッチ６４２を具備したサンプリングスイッチ群６４０とを有する構成となっている。
【０２２７】
ソースドライバ６１２は、アナログスイッチ６４２へ画素信号Ｖsig に応じた駆動電流を供給する。ここで、線順次方式に対応したソースドライバ６１２は、各列の映像信号線１０６HSに対応するように、映像信号処理部３００から取り込んだ映像信号Ｖsig の１水平期間分のデータをそれぞれサンプリングして保持しておく点が、点順次方式と異なる。なお、予め映像信号処理部３００にてアナログの映像信号Ｖsig をデジタルデータに変換して、１水平走査分ずつソースドライバ６１２に供給して、ソースドライバ６１２にてそのデジタルデータを保持するようにしてもよい。
【０２２８】
アナログスイッチ６４２の構成は、点順次駆動方式に対応した水平駆動部１０６で採用したものと同じであり、ＳＷトランジスタ６４２Ｎ，６４２Ｐを、ソース端Ｓ同士とドレイン端Ｄ同士を接続したトランスファーゲート構成を採っている。
【０２２９】
点順次駆動方式に対応する場合と同様に、ＳＷトランジスタ６４２Ｎ，６４２Ｐからなるアナログスイッチ６４２は、ＳＷトランジスタ６４２Ｎのゲート端Ｇがソース端Ｓに対してＨレベルで、かつ、ＳＷトランジスタ６４２Ｐのゲート端Ｇがソース端Ｓに対してＬレベルのときにオンすることにより、ソース端Ｓ側に入力される画素信号Ｖsig の状態をドレイン端Ｄ側に出力する。
【０２３０】
ＳＷトランジスタ６４２Ｎ，６４２Ｐからなるアナログスイッチ６４２_1〜６４２_mの入力（ソース端Ｓ側）には、ソースドライバ６１２からの所定電位の画素信号Ｖsig （駆動電流）が供給される。
【０２３１】
ここで、点順次駆動方式に対応する場合との違いは、ＳＷトランジスタ６４２Ｎのゲート端Ｇには、図示を割愛した水平セレクタで駆動される信号選択ライン６３６ｎから信号選択パルス selが供給され、ＳＷトランジスタ６４２Ｐのゲート端Ｇには、信号選択ライン６３６ｐから信号選択パルス selを論理反転した信号選択パルスxselが供給される。
【０２３２】
ＳＷトランジスタ６４２Ｎ，６４２Ｐからなるアナログスイッチ６４２を介してソースドライバ６１２からの所定電位の画素信号Ｖsig を映像信号線１０６HSに供給する点に関しては、有機ＥＬ表示装置１をモノクロ表示用とするかカラー画像表示用とするかを問わず対応可能である。ただし、カラー画像表示用とする場合、１水平期間内で、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各画素回路Ｐに書き込むという点に着目した構成を採るのがよい。たとえば、図示のように、色対応のアナログスイッチ６４２Ｒ，６４２Ｇ，６４２Ｂは、各ＳＷトランジスタ６４２Ｎのソース端Ｓ同士が共通に接続され画素信号Ｖsig が共通に入力されるようにする。色別でない点が点順次駆動方式と異なる。
【０２３３】
ただし、この場合、ソースドライバ６１２からの出力信号線であるビデオライン６３０は、映像信号処理部３００から供給される同時系列のアナログ映像信号Ｖsig_Ｒ，Ｖsig_Ｇ，Ｖsig_Ｂについて同時に使用することができないので、信号電位Ｖinの保持容量１２０への書込みが可能な期間を、Ｒ，Ｇ，Ｂで３回に分けて使用する。
【０２３４】
この対応に沿うように、各色対応の信号選択ライン６３６ｎＲ，６３６ｎＧ，６３６ｎＢからの信号選択パルスsel_Ｒ，sel_Ｇ，sel_Ｂが、色対応のアナログスイッチ６４２Ｒ，６４２Ｇ，６４２ＢにおけるＳＷトランジスタ６４２Ｎのゲート端Ｇに供給され、各色対応の信号選択ライン６３６ｐＲ，６３６ｐＧ，６３６ｐＢからの信号選択パルスxsel_Ｒ ，xsel_Ｇ ，xsel_Ｂ が、色対応のアナログスイッチ６４２Ｒ，６４２Ｇ，６４２ＢにおけるＳＷトランジスタ６４２Ｐのゲート端Ｇに供給される。
【０２３５】
図示を割愛した信号選択ライン６３６を駆動するドライバ回路は、全列の映像信号線１０６HS上に設けられた図示を割愛したアナログスイッチ６４２を一斉にオンさせる
映像信号処理部３００から入力される映像信号Ｖsig を、垂直駆動部１０３によって選択された行の１ライン分の全ての画素回路Ｐに同時に書き込むべく、全列の映像信号線１０６HS上に設けられた水平スイッチを一斉にオンさせる。こうすることで、予めソースドライバ６１２に保持されている１水平期間の映像信号Ｖsig が同時にサンプリングされて信号電位Ｖinとして各列の映像信号線１０６HSに同時に供給されることになる。なお、前述のようなカラー対応の構成を採る場合には、Ｒ，Ｇ，Ｂを時系列で切り替えながら、Ｒ，Ｇ，Ｂのそれぞれについて一斉にオンさせる。
【０２３６】
アナログスイッチ６４２の各ＳＷトランジスタ６４２Ｎ，６４２Ｐのケート端Ｇに印加しているパルスは、タイミングは点順次駆動方式のときと異なるが、画素信号Ｖsig を選択的に映像信号線１０６HSに供給するためのものであるという点においては、線順次も点順次も同じである。
【０２３７】
＜パルス駆動方式＞
図９は、パルス駆動方式に対応する水平駆動部１０６の一構成例を説明する図である。水平駆動部１０６は、各映像信号線１０６HSに対して、映像信号Ｖsig をサンプリングして、水平期間ごとに、垂直駆動部１０３によって選択された１行分の画素回路Ｐに映像信号Ｖsig （サンプリングされた電位：信号電位Ｖin）を書き込む。
【０２３８】
水平駆動部１０６は、図示のように、各映像信号線１０６HSの端部に設けられたサンプリング電位制御スイッチ（ＨＳＷ）として機能する水平スイッチ７１２と、これを順次開閉制御する水平セレクタ７１４（HSEL）とを具備した映像信号伝達部７１０を備える。水平スイッチ７１２は、前述のアナログスイッチ６４２に対応するものである。映像信号線１０６HSは、水平スイッチ７１２を介してビデオライン６３０に接続されている。ビデオライン６３０には、ソースドライバ６１２から映像信号Ｖsig が供給される。
【０２３９】
水平セレクタ７１４は、その出力段にドライバを具備しており、各水平スイッチ７１２を開閉制御するため、サンプリングパルスφＨ１，φＨ２，φＨ３，…，φＨｋを出力する。点順次対応の構成では、水平シフトレジスタ６１０が、この水平セレクタ７１４に相当する。
【０２４０】
このようなパルス駆動方式では、ビデオライン６３０と画素アレイ部１０２の各列の映像信号線１０６HSとの間に選択スイッチとしての水平スイッチ７１２を設けて、水平スイッチ７１２を水平セレクタ７１４からのサンプリングパルスφＨ１，φＨ２，φＨ３，…，φＨｋでオン／オフ（開閉制御）することにより、映像信号Ｖsig をサンプリングして、そのサンプリングによって得た信号（信号電位Ｖin）をパルス的に映像信号線１０６HSへ伝達する。つまり、ビデオライン６３０から供給された映像信号Ｖsig が導通した水平スイッチ７１２を介して各映像信号線１０６HSにサンプリングされる。このことからも分かるように、前述の図７に示した点順次駆動方式の構成および図８に示した線順次駆動方式の構成も、基本的に、パルス駆動方式に該当する。
【０２４１】
このパルス駆動方式では、映像信号線１０６HSをビデオライン６３０の映像信号Ｖsig だけで駆動することになり、点順次走査と組み合わせたときには、表示装置の高精細化が進み画素数が顕著に増大すると、これに応じて、水平スイッチ７１２のオン／オフ制御、換言すれば映像信号Ｖsig のサンプリングレートが高速化され、各サンプリングパルスφＨの幅のばらつきが発光輝度のばらつきを招くようになる。
【０２４２】
各映像信号線１０６HSには所定の容量成分（信号線容量１０６Ｃ）があるため、サンプリングパルスφＨに応じて映像信号Ｖsig の充放電が生じるが、サンプリングパルスφＨの幅にばらつきがあると充放電量が一定せず、ビデオライン６３０の電位が変動する。そして、このビデオラインビデオライン６３０の電位変動が映像信号Ｖsig に重畳され、その結果が、発光輝度のばらつきとなって現れる。
【０２４３】
なお、信号線容量１０６Ｃの容量値としては、たとえば寄生容量Ｃsig のみで捉えることもできるし、積極的に容量Ｃadd の保持容量を追加する場合には、寄生容量Ｃsig と追加した保持容量の容量Ｃadd との合成（Ｃsig ＋Ｃadd ）として捉えることもできる。
【０２４４】
ここで、本例の場合、同一列の映像信号線１０６HSに対して、列ごとに設けられた同一の水平スイッチ７１２で信号処理（本例の場合、信号通過と遮断の切替え）を実行するので、サンプリングパルスφＨの幅のばらつきに起因する映像信号線１０６HSに乗った電位変動が本質的に列相関性を持って現れ易い特徴があり、電位変動のレベルが小さくても、それが縦すじノイズとなって画像に現れ、視覚的にも感知され易い傾向がある。
【０２４５】
電位変動のレベルが同じであっても、それが列ごとに蓄積し縦すじ模様として認識される場合と、不規則に分布している場合では、人間の感じ方は大きく異なり、不規則に分布している場合の方がずっと自然に受け入れることができる。これは、幾何学的なパターン認識ができる場合は、どうしてもそこに意識が集中してしまうという人間の認知心理学的な特性によるものである。
【０２４６】
＜プリチャージ駆動方式＞
図１０は、プリチャージ駆動方式に対応する水平駆動部１０６の一構成例を説明する図である。
【０２４７】
プリチャージ駆動方式は、前述のパルス駆動方式における問題を低減するものである。プリチャージ駆動方式は、基本的には、パルス駆動方式と似通った方式であるが、映像信号線１０６HSをビデオライン６３０の映像信号Ｖsig だけで駆動するのではなく、映像信号Ｖsig に近い所定電位の信号（プリチャージ信号Ｖｐと称する）を、表示動作に影響を与えないタイミングで各映像信号線１０６HSへ一斉に伝達し、映像信号線１０６HSを予めプリチャージ電位にしておく。
【０２４８】
このため、各映像信号線１０６HSとプリチャージ信号Ｖｐを生成する回路との間に、選択スイッチ（プリチャージスイッチと称する）を設けて、プリチャージパルスにより表示動作に影響を与えないタイミングでプリチャージスイッチをオン／オフ（開閉制御）することにより、プリチャージ信号をパルス的に映像信号線へ伝達する。つまり、プリチャージ信号を生成する回路から供給されたプリチャージ信号が導通したプリチャージスイッチを介して各映像信号線にサンプリングされる。
【０２４９】
具体的には、映像信号Ｖsig を映像信号線１０６HSへ伝達するための回路として、パルス駆動方式と同様に映像信号伝達部７１０を備える。また、プリチャージ信号Ｖｐを映像信号線１０６HSへ伝達するための回路として、書込走査部１０４による線順次走査に合わせて各水平周期内の所定タイミングで基準電位Ｖｏを選択的に映像信号線１０６HSに伝達する基準電位伝達部７２０を備える。
【０２５０】
基準電位伝達部７２０は、回路構成自体は、概ね、映像信号伝達部７１０と同様の構成をしている。すなわち、基準電位伝達部７２０は、各映像信号線１０６HSの端部に設けられた基準電位制御スイッチ（ＰＳＷ）として機能するプリチャージスイッチ７２２と、これを順次開閉制御するプリチャージセレクタ７２４（PSEL）とを備える。また、基準電位伝達部７２０は、基準電位Ｖｏとして使用されるプリチャージ信号を生成する基準電位生成部の一例であるプリチャージ信号生成部７３０を備える。プリチャージ信号生成部７３０は、その出力段にソースドライバ（図示を割愛する）を有する。
【０２５１】
映像信号線１０６HSは、映像信号伝達部７１０のプリチャージスイッチ７２２およびビデオライン６３０を介してソースドライバ６１２に接続されるとともに、基準電位伝達部７２０のプリチャージスイッチ７２２を介してプリチャージ信号生成部７３０にも接続される。プリチャージセレクタ７２４は、各プリチャージスイッチ７２２を開閉制御するため、プリチャージパルスφＰ１，φＰ２，φＰ３，…，φＰｋを出力する。
【０２５２】
このようなプリチャージ駆動方式では、映像信号伝達部７１０による映像信号Ｖsig の映像信号線１０６HSへの伝達タイミング（水平スイッチ７１２がオンする期間）以外で、プリチャージ信号Ｖｐを映像信号線１０６HSに伝達するべく、プリチャージセレクタ７２４からのプリチャージパルスφＰ１，φＰ２，φＰ３，…，φＰｋでプリチャージスイッチ７２２をオン／オフ（開閉制御）することにより、プリチャージ信号Ｖｐをサンプリングして、そのサンプリングによって得た電位（プリチャージ電位）を基準電位Ｖｏとしてパルス的に映像信号線１０６HSへ伝達する。
【０２５３】
ここで、基準電位伝達部７２０は、プリチャージセレクタ７２４が１水平期間の最初（たとえば水平ブランキング期間／映像信号の非有効期間）にプリチャージパルスφＰ１，φＰ２，φＰ３，…，φＰｋを一斉にアクティブＨにすることで、各列のプリチャージスイッチ７２２を一斉に導通状態にする。
【０２５４】
これにより、プリチャージ信号生成部７３０のソースドライバから供給されるプリチャージ信号Ｖｐが基準電位Ｖｏとして各列の映像信号線１０６HSに同時に供給される。これにより、全ての映像信号線１０６HSにプリチャージ信号Ｖｐが印加され、各列の信号線容量１０６Ｃに対して充放電が行なわれ、各映像信号線１０６HSの電位は全て同一のレベル（基準電位Ｖｏ＝プリチャージ信号Ｖｐ）になる。
【０２５５】
この後、映像信号伝達部７１０が水平スイッチ７１２（アナログスイッチ６４２）をオンさせることで、各映像信号線１０６HSに対して、実際の映像信号Ｖsig の信号電位Ｖinのサンプリングがなされ、その実際の信号電位Ｖinに応じて変化する電位が映像信号線１０６HSに伝達される。このときの電位変化は“Ｖin−Ｖｐ”に低減されているので、パルス駆動方式に比べて、信号線容量１０６Ｃに対する充放電量が少なくなるので、ビデオライン６３０の電位揺れを抑制でき、画像の均一性が改善される。
【０２５６】
＜各方式の関係＞
図１１は、特許文献１に記載の５ＴＲ型の構成と図５に示した本実施形態の画素回路Ｐが採り得る、線順次駆動方式と点順次駆動方式並びにパルス駆動方式とプリチャージ駆動方式との関係を説明する図である。
【０２５７】
特許文献１に記載の５ＴＲ型の構成では、補正用の電位を供給する配線と補正用のスイッチングトランジスタとスイッチング用のパルスを使って、映像信号Ｖsig の映像信号線１０６HSへの供給とは独立に、閾値補正動作や移動度補正動作が可能となっている。
【０２５８】
したがって、パルス駆動方式に関しては、特許文献１に記載の駆動タイミングで、書込駆動パルスWSの概ね１水平期間幅のアクティブ期間に、全列の映像信号線１０６HSに関して、予めソースドライバ６１２に保持されている１水平期間分（詳細にはその有効期間分）の映像信号Ｖsig を各列の水平スイッチ７１２（アナログスイッチ６４２）で同時にサンプリングして各列の映像信号線１０６HSに供給することができる。
【０２５９】
よって、１水平期間ごとに選択行を切り替えて、１行分の信号電位Ｖinを各列の映像信号線１０６HSへ一斉に伝達する線順次駆動方式が可能である。たとえば、特許文献１の図７におけるタイミングＴ５‐Ｔ７がサンプリング期間であるが、この期間を同文献の段落３０に記載のように１水平期間に等しくすればよいし、図１３におけるタイミングＴ５‐Ｔ７がサンプリング期間であり、同文献の段落６５には、この期間を１水平期間にすることが示されている。
【０２６０】
また、１水平期間幅の書込駆動パルスWSのアクティブ期間において、水平スイッチ７１２（アナログスイッチ６４２）で映像信号Ｖsig を時系列に順次サンプリングして各列の映像信号線１０６HSに供給することも可能である。よって、シーケンシャル情報を扱う機器において、信号電位Ｖinの映像信号線１０６HSへの伝達に要求される点順次駆動が可能である。
【０２６１】
また、特許文献１に記載の５ＴＲ型の構成において、プリチャージ駆動方式を適用した場合、１水平期間の最初にプリチャージ信号Ｖｐを映像信号線１０６HSに供給してから書込駆動パルスWSをアクティブにした期間（信号書込み期間、サンプリング期間）で実際の映像信号Ｖsig の信号電位Ｖinを水平スイッチ７１２（アナログスイッチ６４２）でサンプリングすることで保持容量１２０に信号電位Ｖinの情報を保持させることができる。
【０２６２】
よって、書込駆動パルスWSのアクティブ期間に、予めソースドライバ６１２に保持されている１水平期間分（詳細にはその有効期間分）の映像信号Ｖsig を各列の水平スイッチ７１２（アナログスイッチ６４２）で同時にサンプリングすることで、各列の映像信号線１０６HSに伝達して保持容量１２０に同時に対応する列の信号電位Ｖinの情報を同時に保持させることができる。プリチャージ駆動方式でも、１水平期間ごとに選択行を切り替えて、１行分の信号電位Ｖinを各列の映像信号線１０６HSへ一斉に伝達する線順次駆動方式が可能である。
【０２６３】
また、１水平期間幅の書込駆動パルスWSのアクティブ期間において、水平スイッチ７１２（アナログスイッチ６４２）で映像信号Ｖsig を時系列に順次サンプリングして各列の保持容量１２０に信号電位Ｖinの情報を順次保持させることができる。プリチャージ駆動方式でも、シーケンシャル情報を扱う機器において、信号電位Ｖinの映像信号線１０６HSへの伝達に要求される点順次駆動が可能である。
【０２６４】
また、特許文献１に記載の５ＴＲ型の構成においては、前述の４つの駆動方式のどのような組合せにおいても、信号電位Ｖinの情報を保持容量１２０に書き込む際には、映像信号線１０６HSを駆動するソースドライバ６１２は、水平スイッチ７１２を介して映像信号線１０６HSに接続され、さらにオン（導通）しているサンプリングトランジスタ１２５を介して保持容量１２０や駆動トランジスタ１２１のゲート端Ｇに接続されるので、信号電位Ｖinの情報を保持容量１２０に書き込む際の駆動能力は十分にある。
【０２６５】
このように、特許文献１に記載の５ＴＲ型の構成は、パルス駆動方式およびプリチャージ駆動方式と線順次駆動方式および点順次駆動方式の組合せに自由度があるし、素子の特性ばらつきによる輝度変化を抑制する駆動方式を適用できる。しかしながら、画素回路として５つのトランジスタを使用しており、画素回路の構成要素が多く、小型化が求められる表示装置、つまり表示装置の高精細化が求められる機器（たとえば携帯機器）などへの適用が困難となる。
【０２６６】
一方、図５に示した本実施形態の画素回路Ｐにおいては、先ず、図６に示した駆動タイミングから理解されるように、閾値補正動作に基準電位Ｖｏを使用しており、また、駆動を簡単にするべく、基準電位Ｖｏとしてプリチャージ用のプリチャージ信号Ｖｐをそのまま利用している。したがって、基本的には、パルス駆動方式の適用はできず、プリチャージ駆動方式の適用のみが可能となる。
【０２６７】
ここで、プリチャージ駆動方式と線順次駆動方式との組合せについては、図６に示した駆動タイミングそのものである。ただし、閾値補正動作とそれに先立つ閾値補正準備動作（放電動作や初期化動作）の処理があるので、特許文献１に記載の５ＴＲ型の構成における適用とは異なる点がある（後述する図１３を参照）。
【０２６８】
また、プリチャージ駆動方式と点順次駆動方式との組合せについても、特許文献１に記載の５ＴＲ型の構成における適用とは異なり、閾値補正動作とそれに先立つ閾値補正準備動作（放電動作や初期化動作）の処理を考慮する。この点については、後述の図１４を用いて詳細に説明する。
【０２６９】
＜＜プリチャージ駆動方式と２ＴＲ構成での線順次方式、点順次方式との組合せ＞＞
図１２は、図５に示した２ＴＲ駆動の構成を採る本実施形態の画素回路Ｐにおいて、プリチャージ駆動方式を適用する場合の回路構成例を示した図である。基本的には、図１０に示したものと相違はなく、水平駆動部１０６は、水平スイッチ７１２および水平セレクタ７１４を具備した映像信号伝達部７１０と、プリチャージスイッチ７２２、プリチャージセレクタ７２４、およびプリチャージ信号生成部７３０を具備した基準電位伝達部７２０を備える。
【０２７０】
基準電位伝達部７２０は、１水平期間の最初にプリチャージ信号生成部７３０で生成されるプリチャージ信号Ｖｐを映像信号線１０６HSに供給しておく。その後、映像信号伝達部７１０は、ソースドライバ６１２から供給される映像信号Ｖsig の信号電位Ｖinをサンプリングして各列の映像信号線１０６HSに伝達する。もちろん、線順次駆動時には、ソースドライバ６１２は、１水平期間分（詳細にはその有効期間分）の映像信号Ｖsig を各列の映像信号線１０６HSに対応するように予めサンプリングして保持しておく。
【０２７１】
＜２ＴＲ構成での線順次方式＞
図１３は、２ＴＲ駆動の構成を採る本実施形態の画素回路Ｐでプリチャージ駆動方式に対応した図１２に示す構成において、線順次駆動方式を適用して映像信号Ｖsig を映像信号線１０６HSに伝達し保持容量１２０に書き込む場合の駆動タイミングを示したタイミングチャートである。
【０２７２】
図１３では、図６に示したタイミングチャートに対応させて、プリチャージ駆動方式の駆動タイミングを示している。つまり、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSL の電位変化、サンプリング電位制御スイッチ（ＨＳＷ）として機能する水平スイッチ７１２に供給されるサンプリングパルスφＨの電位変化、基準電位制御スイッチ（ＰＳＷ）として機能するプリチャージスイッチ７２２に供給されるプリチャージパルスφＰの電位変化、並びに、映像信号線１０６HSの電位変化を表してある。駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓの変化については図示を割愛している。
【０２７３】
電源駆動パルスDSL をオン／オフ制御する閾値補正準備動作（放電動作および初期化動作）や閾値補正動作や移動度補正動作に関しては、図６に示したものと同じであるので、ここではプリチャージパルスφＰとサンプリングパルスφＨの駆動に着目して説明する。
【０２７４】
閾値補正動作やそれに先立つ閾値補正準備動作（特に初期化動作）並びに表示動作に影響を与えないタイミングで各映像信号線１０６HSへ一斉にプリチャージ信号Ｖｐを伝達し、映像信号線１０６HSを予めプリチャージ電位（＝基準電位Ｖｏ）にしておく。具体的には、タイミングｔ１３ＶでサンプリングパルスφＨをインアクティブＬにするとともにプリチャージパルスφＰをアクティブＨにする。このとき、タイミングｔ１３Ｗで書込駆動パルスWSをアクティブＨにする。
【０２７５】
一方、タイミングｔ１５Ｖで、サンプリングパルスφＨをアクティブＨにするとともにプリチャージパルスφＰをインアクティブＬにする。このとき、タイミングｔ１５Ｗで書込駆動パルスWSをインアクティブＬにする。
【０２７６】
基準電位伝達部７２０によりプリチャージパルスφＰをアクティブＨにしてプリチャージ信号Ｖｐを基準電位Ｖｏとして各列の映像信号線１０６HSに一斉に供給して各映像信号線１０６HSの電位を全て同一の基準電位Ｖｏにしてから、映像信号伝達部７１０がサンプリングパルスφＨをアクティブＨにすることで、各映像信号線１０６HSに対して、実際の映像信号Ｖsig の信号電位Ｖinを伝達するのである。
【０２７７】
つまり、初期化期間Ｄおよび各閾値補正期間Ｅ，Ｇ，Ｉでプリチャージスイッチ７２２（基準電位制御スイッチ：ＰＳＷ）により全列の映像信号線１０６HSを基準電位Ｖｏに設定し、サンプリング期間＆移動度補正期間Ｋで全ての映像信号線１０６HSに信号電位Ｖinを一斉に供給する。
【０２７８】
これにより、選択行においては、サンプリング期間＆移動度補正期間Ｋ（ｔ１６〜ｔ１７）にて、信号電位Ｖinが保持容量１２０に書き込まれる。それ以前の閾値補正期間（放電期間Ｃや初期化期間Ｄ）並びに他行書込み期間Ｆ，Ｈにても信号電位Ｖinが各映像信号線１０６HSに供給されるが、選択行においては、サンプリング期間＆移動度補正期間Ｋ（ｔ１６〜ｔ１７）に先立つ第３閾値補正期間Ｉにて映像信号線１０６HSが基準電位Ｖｏに設定されてから信号電位Ｖinが供給されるので、書き込もうとしている選択行に対応した水平期間の信号電位Ｖinが適切に保持容量１２０に書き込まれ保持される。
【０２７９】
この信号電位Ｖinの情報を保持容量１２０に書き込む際には、映像信号線１０６HSを駆動するソースドライバ６１２は、水平スイッチ７１２を介して映像信号線１０６HSに接続され、さらにサンプリング期間＆移動度補正期間Ｋ（ｔ１６〜ｔ１７）にてオン（導通）しているサンプリングトランジスタ１２５を介して保持容量１２０や駆動トランジスタ１２１のゲート端Ｇに接続されるので、信号電位Ｖinの情報を保持容量１２０に書き込む際の駆動能力は十分にある。
【０２８０】
もちろん、実際の映像信号Ｖsig による映像信号線１０６HSに対する充放電はプリチャージ信号Ｖｐの電位レベル（基準電位Ｖｏ）と映像信号Ｖsig の信号電位Ｖinの差分のみで発生させればよく、このときの電位変化は“Ｖin−Ｖｐ”に低減されるので、信号線容量１０６Ｃに対する充放電量が少なく、画像の均一性は良好である。
【０２８１】
＜２ＴＲ構成での点順次方式＞
図１４は、２ＴＲ駆動の構成を採る本実施形態の画素回路Ｐでプリチャージ駆動方式に対応した図１２に示す構成において、点順次駆動方式を適用して映像信号Ｖsig を映像信号線１０６HSに伝達し保持容量１２０に書き込む場合の駆動タイミングを示したタイミングチャートである。
【０２８２】
図１４でも図６と同様に、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSL の電位変化、サンプリングパルスφＨの電位変化、プリチャージパルスφＰの電位変化、並びに、映像信号線１０６HSの電位変化を表してある。駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓの変化については図示を割愛している。
【０２８３】
電源駆動パルスDSL をオン／オフ制御する閾値補正準備動作（放電動作および初期化動作）や閾値補正動作や移動度補正動作に関しては、図６に示したものと同じであるので、ここではプリチャージパルスφＰとサンプリングパルスφＨの駆動に着目して説明する。
【０２８４】
図１４と図１３との比較から分かるように、本例において点順次駆動方式を適用する場合、サンプリングパルスφＨを水平スイッチ７１２に供給して先ず信号電位Ｖinを各映像信号線１０６HSの信号線容量１０６Ｃに保持させ、その後のサンプリング期間＆移動度補正期間Ｋにて各列の信号線容量１０６Ｃに保持されている信号電位Ｖinの情報を各列の保持容量１２０に一斉に書き込んで保持する点に特徴を有する。
【０２８５】
具体的には、閾値補正動作やそれに先立つ閾値補正準備動作並びに表示動作に影響を与えないタイミングで各映像信号線１０６HSへ一斉にプリチャージ信号Ｖｐを伝達して映像信号線１０６HSを予めプリチャージ電位（＝基準電位Ｖｏ）にしておくために、タイミングｔ１３ＶでサンプリングパルスφＨをインアクティブＬにするとともにプリチャージパルスφＰをアクティブＨにする。このとき、タイミングｔ１３Ｗで書込駆動パルスWSをアクティブＨにする。
【０２８６】
一方、タイミングｔ１５Ｗで書込駆動パルスWSをインアクティブＬにするとともにプリチャージパルスφＰをインアクティブＬにする。このとき、第３閾値補正期間Ｉとサンプリング期間＆移動度補正期間Ｋとの間の期間、つまりサンプリング期間＆移動度補正期間Ｋ（ｔ１６〜ｔ１７）に先立つ書込み＆移動度補正準備期間Ｊ（ｔ１５Ｗ３〜ｔ１６）にて、水平セレクタ７１４は、サンプリングパルスφＨを順次アクティブＨにしていく。
【０２８７】
基準電位伝達部７２０によりプリチャージパルスφＰをアクティブＨにしてプリチャージ信号Ｖｐを基準電位Ｖｏとして各列の映像信号線１０６HSに一斉に供給して各映像信号線１０６HSの電位を全て同一の基準電位Ｖｏにしてから、書込み＆移動度補正準備期間Ｊ内にて、映像信号伝達部７１０がサンプリングパルスφＨを順次アクティブＨにすることで、各映像信号線１０６HSに対して、実際の映像信号Ｖsig の信号電位Ｖinを伝達するのである。これにより、先ず、各列の水平スイッチ７１２で順番にサンプリングされた信号電位Ｖinは、各列の映像信号線１０６HSに設けられた各信号線容量１０６Ｃに書き込まれ保持される。
【０２８８】
この後のサンプリング期間＆移動度補正期間Ｋでは、書込走査部１０４は書込駆動パルスWSをアクティブＨとすることで１行分の全ての画素回路Ｐ内の各サンプリングトランジスタ１２５をオンさせて、各列の映像信号線１０６HSの各信号線容量１０６Ｃに書き込まれ保持された信号電位Ｖinの情報を各保持容量１２０に一斉に書き込み保持させる。予め書込み＆移動度補正準備期間Ｊにて順番にサンプリングしておいた信号電位Ｖinを書込駆動パルスWSをアクティブＨにして一括して保持容量１２０にサンプリングするのである。
【０２８９】
これにより、選択行においては、サンプリング期間＆移動度補正期間Ｋ（ｔ１６〜ｔ１７）にて、予め書込み＆移動度補正準備期間Ｊにて信号線容量１０６Ｃに保持しておいた信号電位Ｖinに対応する信号変化を保持容量１２０に与えることができ、事実上、信号電位Ｖinの保持容量１２０への書き込みが可能である。
【０２９０】
それ以前の他行書込み期間Ｆ，Ｈにおける書込み＆移動度補正準備期間Ｊに相当する期間にても信号電位Ｖinが各映像信号線１０６HSに供給されるが、選択行においては、書込み＆移動度補正準備期間Ｊに先立つ第３閾値補正期間Ｉにて映像信号線１０６HSが基準電位Ｖｏに設定されてから信号電位Ｖinが順次供給される。よって、書き込もうとしている選択行に対応した水平期間の信号電位Ｖinが先ず信号線容量１０６Ｃに適切に書き込まれ保持されてから保持容量１２０に転送される。これにより、書込み＆移動度補正準備期間Ｊでのアナログ点順次でのサンプリングと、その後の発光期間Ｌでの表示が可能となる。
【０２９１】
もちろん、実際の映像信号Ｖsig による映像信号線１０６HSに対する充放電はプリチャージ信号Ｖｐの電位レベル（基準電位Ｖｏ）と映像信号Ｖsig の信号電位Ｖinの差分のみで発生させればよく、このときの電位変化は“Ｖin−Ｖｐ”に低減されるので、信号線容量１０６Ｃに対する充放電量が少なく、画像の均一性は良好である。
【０２９２】
このように、本実施形態の２ＴＲ駆動の画素回路Ｐおよび駆動タイミングでは、初期化期間Ｄおよび各閾値補正期間Ｅ，Ｇ，Ｉでプリチャージスイッチ７２２（基準電位制御スイッチ：ＰＳＷ）により全列の映像信号線１０６HSを基準電位Ｖｏに設定する点では図１３に示す線順次駆動方式と同じであるが、信号電位Ｖinの映像信号線１０６HSへの伝達に関しては異なる。すなわち、サンプリング期間＆移動度補正期間Ｋではなく書込み＆移動度補正準備期間Ｊにて、映像信号線１０６HSを水平スイッチ７１２で順番に選択して実行する点が異なる。予め書込み＆移動度補正準備期間Ｊにて順番に各列に対応する信号電位Ｖinの情報を信号線容量１０６Ｃにサンプリングしておくのである。
【０２９３】
また、特許文献１に記載の５ＴＲ駆動の構成を採る画素回路Ｐで、プリチャージ駆動方式でかつ点順次駆動方式とする場合との比較においても異なる。すなわち、特許文献１に記載の５ＴＲ駆動の場合書込駆動パルスWSをアクティブＨ（概ね１水平期間分）にしたままで水平スイッチ７１２を順次オンさせて映像信号Ｖsig を順次映像信号線１０６HSおよび保持容量１２０にサンプリングしていく。
【０２９４】
これに対して、本実施形態の２ＴＲ駆動の画素回路Ｐおよびその駆動タイミングでは、書込走査部１０４により書込み＆移動度補正準備期間Ｊにて書込駆動パルスWSをインアクティブＬにした状態で、水平駆動部１０６の映像信号伝達部７１０は、水平スイッチ７１２を順次オンさせて映像信号Ｖsig （の信号電位Ｖin）を順番に映像信号線１０６HSの信号線容量１０６Ｃにサンプリングする。この後に、書込走査部１０４でサンプリング期間＆移動度補正期間Ｋにて書込駆動パルスWSをアクティブＨにすることで、一括して（つまり同時に）保持容量１２０に信号電位Ｖinの情報をサンプリングする。書込駆動パルスWSをインアクティブＬにした状態で信号電位Ｖinを順番に各列の信号線容量１０６Ｃにサンプリングしてから、書込駆動パルスWSをアクティブＨにすることで、同時に保持容量１２０に信号電位Ｖinの情報をサンプリングする点に大きな特徴を有するのである。
【０２９５】
なお、この信号線容量１０６Ｃに予めサンプリングしておいた信号電位Ｖinの情報を保持容量１２０に書き込む際には、水平スイッチ７１２はオフであるので映像信号線１０６HSを駆動するソースドライバ６１２は映像信号線１０６HSに接続されておらず、サンプリング期間＆移動度補正期間Ｋ（ｔ１６〜ｔ１７）にてオン（導通）しているサンプリングトランジスタ１２５を介して映像信号線１０６HSが保持容量１２０や駆動トランジスタ１２１のゲート端Ｇに接続される。
【０２９６】
よって、専ら信号線容量１０６Ｃに保持しておいた信号電位Ｖinの情報を容量分配動作にて保持容量１２０に転送することになるので、信号電位Ｖinによる保持容量１２０の駆動能力という点に関しては、信号線容量１０６Ｃと保持容量１２０の容量Ｃｓの比の影響を受ける。
【０２９７】
映像信号線１０６HSの寄生容量のみを信号線容量１０６Ｃとして使用する場合のように、信号線容量１０６Ｃの容量に比べて保持容量１２０の容量Ｃｓの方が大きければ、実際に伝達される信号の大きさ（信号電位Ｖinに対応する保持容量１２０の電位変化）は、信号線容量１０６Ｃに保持されている信号電位Ｖinよりもかなり小さくなる。
【０２９８】
保持容量１２０の電位変化をより大きくするには、映像信号線１０６HSに、積極的に、容量値Ｃadd の容量素子を付加するのがよい。
【０２９９】
以上説明したように、図５や図１２に示した２ＴＲ駆動の構成を採る本実施形態で採用している画素回路Ｐを駆動するに当たっては、制御部１０９（特に水平駆動部１０６）の回路構成を一切変更することなく、駆動タイミングの変更のみで、プリチャージ駆動方式を採用しつつ、線順次駆動での表示に限らず、点順次駆動での表示も可能となる。
【０３００】
パーソナルコンピュータ用の表示や携帯機器用の一般的な表示を目的とする場合には図１３に示したような線順次駆動方式を適用すればよいし、放送規格に準拠したフォーマットでの表示を行なう場合などのようにシーケンシャル情報を扱う機器での表示では図１４に示したような点順次駆動方式を適用すればよい。
【０３０１】
なお、この際には、線順次方式と同様に、予めソースドライバ６１２にて、映像信号処理部３００から取り込んだ映像信号Ｖsig の１水平期間分のデータを各列の映像信号線１０６HSに対応するようにそれぞれサンプリングして保持しておく。従前の一般的な線順次と比べた場合、データ線の本数が減り、表示パネル部１００における画素アレイ部１０２の周辺（いわゆる額縁）への制約が少なくなる利点が得られる。
【０３０２】
また、本実施形態の画素回路Ｐは、２ＴＲ駆動の構成を採っており、しかも、線順次駆動方式および点順次駆動方式の何れにおいても、閾値補正機能を各閾値補正期間Ｅ，Ｇ，Ｉで実行するし、移動度補正機能をサンプリング期間＆移動度補正期間Ｋで実行するし、有機ＥＬ素子１２７の電流−電圧特性に経時変化を補償するブートストラップ機能を発光期間Ｌで実行するので、駆動トランジスタ１２１や有機ＥＬ素子１２７の特性ばらつきや変動の影響を受けることなく、有機ＥＬ表示装置１の画面全体に亘って発光輝度を均一に維持することができる。
【０３０３】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０３０４】
また、上記の実施形態は、クレーム（請求項）に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０３０５】
＜駆動タイミングの変形例＞
たとえば、電源供給線１０５DSL の電位が第２電位Ｖcc_Lから第１電位Ｖcc_Hに遷移するタイミングを映像信号Ｖsig の非有効期間である基準電位Ｖｏの期間としつつ、様々な変形が可能である。
【０３０６】
たとえば、第１の変形例として、図示を割愛するが、図６に示した駆動タイミングに対して、サンプリング期間＆移動度補正期間Ｈの設定方法を変形することができる。具体的には、先ず映像信号Ｖsig が基準電位Ｖｏから信号電位Ｖinに遷移するタイミングｔ１５Ｖを図６に示した駆動タイミングよりも１水平期間の後半側にシフトさせて、有効期間である信号電位Ｖinの期間を狭くする。
【０３０７】
また、閾値補正動作の完了時（閾値補正期間Ｅの完了時）には、先ず、書込駆動パルスWSをアクティブＨにしたままで、水平駆動部１０６により映像信号線１０６HSに映像信号Ｖsig の信号電位Ｖinを供給して（ｔ１６）、書込駆動パルスWSをインアクティブＬにするまで（ｔ１７）の間を、保持容量１２０への画素信号Ｖsig の書き込み期間とする。この信号電位Ｖinは駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持される。この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正動作によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは“Ｖsig ＋Ｖth”となる。また、同時に、信号書込期間ｔ１６〜ｔ１７で移動度補正を実行する。すなわち、タイミングｔ１６〜ｔ１７は、信号書込期間と移動度補正期間の双方を兼ねることとなる。
【０３０８】
なお、この移動度補正を実行する期間ｔ１６〜ｔ１７では、有機ＥＬ素子１２７は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間ｔ１６〜ｔ１７では、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig のレベルに固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。以下、図６に示した駆動タイミングと同様である。
【０３０９】
第１の変形例の駆動タイミングでも、駆動トランジスタ１２１のドレイン端Ｄに対する電源供給のスイッチング動作は図６に示した駆動タイミングと完全に同じであり、輝度ムラ（特に横クロストーク）に対する抑制効果は前述の本実施形態と同様に享受できる。
各駆動部（１０４，１０５，１０６）は、水平駆動部１０６が映像信号線１０６HSに供給する映像信号Ｖsig と書込走査部１０４が供給する書込駆動パルスWSとの相対的な位相差を調整して、移動度補正期間を最適化することができる。
【０３１０】
ただし、書込み＆移動度補正準備期間Ｊが存在せずに、タイミングｔ１６Ｖ〜ｔ１７Ｗがサンプリング期間＆移動度補正期間Ｈとなる。このため、書込走査線１０４WSや映像信号線１０６HSの配線抵抗や配線容量の距離依存の影響に起因する波形特性の相違がサンプリング期間＆移動度補正期間Ｈに影響を与えてしまう可能性がある。画面の書込走査部１０４に近い側と遠い側（すなわち画面の左右）でサンプリング電位や移動度補正時間が異なることになるので、画面の左右で輝度差が生じ、シェーディングとして視認される難点が懸念される。
【０３１１】
また、第２の変形例として、電源供給線５３０DSL のオフタイミング（第２電位Ｖcc_L側への遷移タイミング）に変更を加えることもできる。具体的には、当該行のオフタイミングとオンタイミングの双方を同じ水平期間にすることができる。たとえば、書込駆動パルスWSをアクティブＨにするタイミングｔ１３Ｗ以前の前フィールドの発光期間では、書込駆動パルスWSがインアクティブＬでありサンプリングトランジスタ１２５が非導通状態である一方、電源駆動パルスDSL は高電位側の第１電位Ｖcc_Hにあるので、映像信号線１０６HSの電位に関わらず、前フィールドの動作によって保持容量１２０に保持されている電圧状態（駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs）に応じて有機ＥＬ素子１２７に駆動トランジスタ１２１から駆動電流Ｉdsが供給され、有機ＥＬ素子１２７が発光状態にある。
【０３１２】
この後、線順次走査の新しいフィールドに入って、先ず、書込駆動パルスWSがインアクティブＬからアクティブＨに切り替わる（ｔ１３Ｗ）。このとき、映像信号線１０６HSにおける映像信号Ｖsig の電位を基準電位Ｖｏにしておくことで（ｔ１３Ｖ）、駆動トランジスタ１２１のゲート電位Ｖｇが初期化される。駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量Ｃｓによる効果によって、駆動トランジスタ１２１のゲート電位（Ｖｇ）の変動にソース電位（Ｖｓ）が連動する。この期間をゲート初期化期間と称する。
【０３１３】
次に書込駆動パルスWSをアクティブＨにしたままで、電源供給線１０５DSL に与える電源駆動パルスDSL を低電位側の第２電位Ｖcc_Lにする（ｔ_off：オフタイミングｔ１１に相当する）。これにより、駆動トランジスタ１２１への電源供給が停止し、駆動トランジスタ１２１のソース電位Ｖｓが概ね第２電位Ｖcc_Lに初期化される。この期間をソース初期化期間と称する。ゲート初期化期間とソース初期化期間とを合わせて、駆動トランジスタ１２１のゲート電位Ｖｇとソース電位Ｖｓを初期化する閾値補正準備期間とも称する。
【０３１４】
このように、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓを初期化することで、閾電圧補正動作の準備が完了する。この後、電源供給線１０５DSL に与える電源駆動パルスDSL を第１電位Ｖcc_Hにするまで（ｔ１４）の期間ｔ１３Ｖ〜ｔ１４が初期化期間となる。
【０３１５】
次に、書込駆動パルスWSをアクティブＨにしたままで、電源供給線１０５DSL に与える電源駆動パルスDSL を第１電位Ｖcc_Hにする（ｔ１４）。これにより、ドレイン電流が保持容量１２０に流れ込み、駆動トランジスタ１２１の閾電圧Ｖthを補正（キャンセル）する閾値補正期間に入る。以下、図６に示した駆動タイミングやそれに対する第１の変形例と同様である。
【０３１６】
この第２の変形例の駆動タイミングでは、ともに映像信号Ｖsig の基準電位Ｖｏの期間に電源スイッチング動作をさせており、またこのときにはサンプリングトランジスタ１２５をオンさせて駆動トランジスタ１２１のゲート端Ｇを基準電位Ｖｏに固定してローインピーダンス化しており電源パルス（電源走査線１０５DS上の電源走査パルスDSやそれに基づく電源供給線５３０DSL 上の電源駆動パルスDSL ）に起因するカップリングノイズに対する耐性が向上する。
【０３１７】
＜画素回路の変形例＞
また、回路理論上は「双対の理」が成立するので、画素回路Ｐに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、図５に示した画素回路Ｐがｎチャネル型のトランジスタを用いて構成しているのに対し、ｐチャネル型のトランジスタを用いて画素回路Ｐを構成する。これに合わせて映像信号Ｖsig の基準電位Ｖｏに対する信号電位Ｖinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。
【０３１８】
たとえば、第２実施形態の画素回路Ｐは、ｐチャネル型の駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間に保持容量１２０を接続し、駆動トランジスタ１２１のソース端Ｓを直接に有機ＥＬ素子１２７のカソード端Ｋに接続する。有機ＥＬ素子１２７のアノード端Ａは基準電位としてのアノード電位Ｖanode する。このアノード電位Ｖanode は、基準電位を供給する全画素共通の基準電源（高電位側）に接続する。
【０３１９】
駆動トランジスタ１２１のドレイン端Ｄは、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続する。電源供給線１０５DSL は、電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える。駆動走査部１０５は、駆動トランジスタ１２１のドレイン端Ｄに対して、電源電圧に相当する低電圧側の第１電位Ｖcc_Lと高電圧側の第２電位Ｖcc_Hとを切り替えて供給する。換言すれば、図５に示した画素回路Ｐを駆動する駆動走査部１０５はアクティブＨの電力供給能力を持つのに対して、双対の理を適用した変形例の画素回路Ｐを駆動する駆動走査部１０５はアクティブＬの電力供給能力を持つ。第２電位Ｖcc_Hとしては、映像信号線１０６HSにおける映像信号Ｖsig の基準電位Ｖｏより十分高い電位とする。
【０３２０】
ｐチャネル型のサンプリングトランジスタ１２５は、ゲート端Ｇを書込走査部１０４からの書込走査線１０４WSに接続し、ソース端Ｓを映像信号線１０６HSに接続し、ドレイン端Ｄを駆動トランジスタ１２１のゲート端Ｇに接続する。そのゲート端Ｇには、書込走査部１０４からアクティブＬの書込駆動パルスWSを供給する。
このような双対の理を適用した変形例の画素回路Ｐにおいても、線順次駆動に限らず、前述の図１４にて説明した点順次駆動ができるし、もちろん、閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することもできる。
【０３２１】
なお、ここで説明した画素回路Ｐに対する変形例は、図５に示した画素回路Ｐに対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。閾値補正動作を実行するに当たり、書込走査部１０４での線順次走査に合わせて各水平周期内で基準電位Ｖｏと信号電位Ｖinで切り替わる映像信号Ｖsig が映像信号線１０６HSに伝達されるように駆動を行なうもの全てに、前述の図１４にて説明した点順次駆動、すなわち、先ず映像信号Ｖsig の信号電位Ｖinの書込動作に影響を与えない期間で全列の映像信号線１０６HSを基準電位Ｖｏに設定しておいてから、書込駆動パルスWSをインアクティブにした状態で信号電位Ｖinを順番に各列の信号線容量１０６Ｃにサンプリングしてから、書込駆動パルスWSをアクティブにすることで、同時に保持容量１２０に信号電位Ｖinの情報をサンプリングするという本実施形態の思想を適用することができる。
【図面の簡単な説明】
【０３２２】
【図１】本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。
【図２】本実施形態の画素回路に対する比較例を示す図である。
【図３】図２に示した比較例の画素回路の動作を説明するタイミングチャートである。
【図４】有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流に与える影響を説明する図である。
【図４Ａ】駆動トランジスタの特性ばらつきが駆動電流に与える影響の改善手法の概念を説明する図である。
【図５】図１に示した有機ＥＬ表示装置を構成する画素回路の一実施形態を示す図である。
【図６】図５に示した本実施形態の画素回路に関する一実施形態の駆動タイミングの基本例を説明するタイミングチャートである。
【図６Ｂ】図６に示した駆動タイミングにおける発光期間Ｂの等価回路と動作説明の図である。
【図６Ｃ】図６に示した駆動タイミングにおける放電期間Ｃの等価回路と動作説明の図である。
【図６Ｄ】図６に示した駆動タイミングにおける初期化期間Ｄの等価回路と動作説明の図である。
【図６Ｅ】図６に示した駆動タイミングにおける第１閾値補正期間Ｅの等価回路と動作説明の図である。
【図６Ｆ】図６に示した駆動タイミングにおける他行書込み期間Ｆの等価回路と動作説明の図である。
【図６Ｇ】図６に示した駆動タイミングにおける第２閾値補正期間Ｇの等価回路と動作説明の図である。
【図６Ｈ】図６に示した駆動タイミングにおける他行書込み期間Ｈの等価回路と動作説明の図である。
【図６Ｉ】図６に示した駆動タイミングにおける第３閾値補正期間Ｉの等価回路と動作説明の図である。
【図６Ｊ】図６に示した駆動タイミングにおける書込み＆移動度補正準備期間Ｊの等価回路と動作説明の図である。
【図６Ｋ】図６に示した駆動タイミングにおけるサンプリング期間＆移動度補正期間Ｋの等価回路と動作説明の図である。
【図６Ｌ】図６に示した駆動タイミングにおける発光期間Ｌの等価回路と動作説明の図である。
【図７】図１に示した有機ＥＬ表示装置において、点順次駆動方式に対応した水平駆動部の回路構成の一例を説明する図である。
【図８】図１に示した有機ＥＬ表示装置において、線順次駆動方式に対応した水平駆動部の回路構成の一例を説明する図である。
【図９】パルス駆動方式に対応する水平駆動部の一構成例を説明する図である。
【図１０】プリチャージ駆動方式に対応する水平駆動部の一構成例を説明する図である。
【図１１】特許文献１に記載の５ＴＲ型の構成と図５に示した本実施形態の画素回路が採り得る、線順次駆動方式と点順次駆動方式並びにパルス駆動方式とプリチャージ駆動方式との関係について説明する図である。
【図１２】図５に示した２ＴＲ駆動の構成を採る本実施形態の画素回路において、プリチャージ駆動方式を適用する場合の回路構成例を示した図である。
【図１３】図１２に示す構成において、線順次駆動方式を適用する場合の駆動タイミングを示したタイミングチャートである。
【図１４】図１２に示す構成において、点順次駆動方式を適用する場合の駆動タイミングを示したタイミングチャートである。
【符号の説明】
【０３２３】
１…有機ＥＬ表示装置、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０４WS…書込走査線、１０５…駆動走査部、１０５DS…駆動走査線、１０５DSL …電源供給線、１０６…水平駆動部、１０６Ｃ…信号線容量、１０６HS…映像信号線、１０９…制御部、１２０…保持容量、１２１…駆動トランジスタ、１２５…サンプリングトランジスタ、１２７…有機ＥＬ素子、２００…駆動信号生成部、３００…映像信号処理部、６１０…水平シフトレジスタ、６１２…ソースドライバ、６２０…インバータ群、６３０…ビデオライン、６３２…遅延処理部、６３６…信号選択ライン、６４０…サンプリングスイッチ群、６４２…アナログスイッチ、７１０…映像信号伝達部、７１２…水平スイッチ、７１４…水平セレクタ、７２０…基準電位伝達部、７２２…プリチャージスイッチ、７２４…プリチャージセレクタ、７３０…プリチャージ信号生成部（基準電位生成部）、Ｐ…画素回路、Ｃel…有機ＥＬ素子の寄生容量、DSL …電源駆動パルス、Ｖsig …映像信号、WS…書込駆動パルス、Ｖin…信号電位、Ｖｏ…基準電位、Ｖcc_H…第１電位、Ｖcc_L…第２電位
【図１】
2008197516.tif 000005
【図２】
2008197516.tif 000006
【図３】
2008197516.tif 000007
【図４】
2008197516.tif 000008
【図４Ａ】
2008197516.tif 000009
【図５】
2008197516.tif 000010
【図６】
2008197516.tif 000011
【図６Ｂ】
2008197516.tif 000012
【図６Ｃ】
2008197516.tif 000013
【図６Ｄ】
2008197516.tif 000014
【図６Ｅ】
2008197516.tif 000015
【図６Ｆ】
2008197516.tif 000016
【図６Ｇ】
2008197516.tif 000017
【図６Ｈ】
2008197516.tif 000018
【図６Ｉ】
2008197516.tif 000019
【図６Ｊ】
2008197516.tif 000020
【図６Ｋ】
2008197516.tif 000021
【図６Ｌ】
2008197516.tif 000022
【図７】
2008197516.tif 000023
【図８】
2008197516.tif 000024
【図９】
2008197516.tif 000025
【図１０】
2008197516.tif 000026
【図１１】
2008197516.tif 000027
【図１２】
2008197516.tif 000028
【図１３】
2008197516.tif 000029
【図１４】
2008197516.tif 000030