(57)【要約】【課題】半導体ナノワイヤを用い良好なトランジスタ特性を有する新規な電界効果トランジスタの構造を提供する。【解決手段】本発明の一例である電界効果トランジスタは、基板４０、ゲート電極４１、ゲート絶縁膜４２がこの順に配置され、ゲート絶縁膜４２の上に半導体ナノワイヤ４５とソース電極４３・ドレイン電極４４が設けられている。半導体ナノワイヤ４５とソース電極４３・ドレイン電極４４とのコンタクト領域において、半導体ナノワイヤ４５の表面をソース電極４３・ドレイン電極４４の構成材料が覆っている。【選択図】図４
2008016832.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられたゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたソース電極およびドレイン電極と、
前記ソース電極およびドレイン電極の双方に電気的に接続しているとともに前記ゲート絶縁膜の上に配置され、チャネルとして機能する半導体ナノワイヤと
を備え、
前記半導体ナノワイヤの表面のうち前記ゲート電極の最も近くに位置する半導体ナノワイヤ底部から上方へ少なくとも５ｎｍまでの部分が前記ソース電極およびドレイン電極に覆われている、電界効果トランジスタ。
【請求項２】
前記ソース電極およびドレイン電極に覆われている前記半導体ナノワイヤの表面は、該ソース電極およびドレイン電極と化学的に結合している、請求項１に記載の電界効果トランジスタ。
【請求項３】
前記半導体ナノワイヤの表面のうち前記ソース電極およびドレイン電極に覆われている部分以外は、絶縁膜により覆われている、請求項１または２に記載の電界効果トランジスタ。
【請求項４】
前記半導体ナノワイヤのうち前記ソース電極およびドレイン電極に覆われている部分以外は、該半導体ナノワイヤの表層と芯部とが異なる材質である、請求項３に記載の電界効果トランジスタ。
【請求項５】
前記半導体ナノワイヤのうち前記ソース電極およびドレイン電極に覆われている部分以外の前記芯部がＳｉにより構成されている、請求項４に記載の電界効果トランジスタ。
【請求項６】
前記半導体ナノワイヤのうち前記ソース電極およびドレイン電極に覆われている部分以外の前記表層がＳｉＯ２により構成されている、請求項４または５に記載の電界効果トランジスタ。
【請求項７】
前記基板は高分子材料または高分子材料と無機材料の複合体により構成されている、請求項１から６のいずれか一つに記載の電界効果トランジスタ。
【請求項８】
請求項１から７のいずれか一つに記載の電界効果トランジスタにより構成されていることを特徴とするＴＦＴ素子。
【請求項９】
請求項８に記載のＴＦＴ素子を備えることを特徴とするパネル。
【請求項１０】
請求項９に記載のパネルを備えることを特徴とするディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電界効果トランジスタ、ＴＦＴ駆動回路、パネルおよびディスプレイに関し、特に、半導体ナノワイヤをチャネルに用いた電界効果トランジスタ及びそれを用いたＴＦＴ駆動回路、パネルおよびディスプレイに関するものである。
【背景技術】
【０００２】
従来のアクティブ型液晶表示装置や有機エレクトロルミネッセンス(ＥＬ)表示素子はガラス基板に形成されており、基板上にマトリックス状に配置された画素はその近傍に配置されたトランジスタ素子によって制御されている。現在の技術ではガラス基板上には結晶半導体のトランジスタを形成することができないため、アモルファスシリコンやポリシリコン薄膜からなる電界効果トランジスタ（ＴＦＴ）が画素の制御に用いられている。
【０００３】
また近年、フレキシブル基板上に有機材料や半導体ナノワイヤをチャネル材料に用いて薄膜トランジスタを形成する技術が開発されてきている（特許文献１、非特許文献１参照）。
【０００４】
特許文献１および非特許文献１では、デバイスを形成する基板と異なる基板上に形成したシリコンナノワイヤを基板から剥離し、溶液に分散させて、この溶液に分散したナノワイヤを（フレキシブル）基板上に配置することで高移動度チャネルを形成する方法が提案されている。この方法では、トランジスタのチャネル領域が単結晶シリコンで形成されているため、移動度が１００ｃｍ2Ｖ-1ｓ-1を越えるトランジスタの形成に成功している。
【特許文献１】特表２００４−５０７１０４号公報
【非特許文献１】“High  Performance thin film transistors using semiconductor nanowires and nanoribbons”, Nature, vol.425, 2003, pp.274.
【非特許文献２】“Large-Scale Hierarchical Organization of Nanowire Arrays for Integrated Nanosystems”, NANO LETTERS, vol.3,No.9 2003, pp.1255-1259.
【非特許文献３】“Directed Assemly of One-Dimensional Nonostructures into Functional Networks”, SCIENCE, vol.291, 2001, pp.630.
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１、非特許文献１に開示されている方法では、半導体ナノワイヤの製造方法や基板上に半導体ナノワイヤを並べることに意識が集中しており、実用上求められる半導体の基本性能が十分発揮できるようにするための検討は行われていない。特に半導体ナノワイヤとソース電極およびドレイン電極との接続、およびチャネルとしての機能に関しての検討は行われていない。
【０００６】
このような状況において、本発明は、半導体ナノワイヤを用い良好なトランジスタ特性を有する新規な電界効果トランジスタの構造を提供することを目的の一つとする。また、本発明は、その電界効果トランジスタを用いた電子装置を提供することを目的の一つとする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、半導体ナノワイヤをチャネル層に用いた電界効果トランジスタにおいて、電極からチャネル層への電荷注入障壁を小さくした。
【０００８】
具体的には、本発明の第１の電界効果トランジスタは、基板と、前記基板上に設けられたゲート電極と、前記ゲート電極上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極の双方に電気的に接続しているとともに前記ゲート絶縁膜の上に配置され、チャネルとして機能する半導体ナノワイヤとを備え、前記半導体ナノワイヤの表面のうち前記ゲート電極の最も近くに位置する半導体ナノワイヤ底部から上方へ少なくとも５ｎｍまでの部分が前記ソース電極およびドレイン電極に覆われている構成とした。半導体ナノワイヤが配置されているゲート絶縁膜の上とは、半導体ナノワイヤがゲート絶縁膜に接している場合とゲート絶縁膜に接していなくてその上方に存する場合の両方を含む。また、上記の構成では下から上へ、基板、ゲート電極、ゲート絶縁膜、ソースおよびドレイン電極、という順番で積み重ねられている。半導体ナノワイヤの表面のうち底部から上方へ少なくとも５ｎｍまでの部分がソース電極およびドレイン電極に覆われていることによって半導体ナノワイヤとソース電極及びドレイン電極との電気的な接続が行われている。
【０００９】
ある好適な実施形態において、前記ソース電極およびドレイン電極に覆われている前記半導体ナノワイヤの表面は、該ソース電極およびドレイン電極と化学的に結合している。ここで、半導体ナノワイヤとソース電極およびドレイン電極とが化学的に結合しているとは、例えば、半導体ナノワイヤを構成している物質と電極を構成している物質が合金化していることを言う。
【００１０】
ある好適な実施形態において、前記半導体ナノワイヤの表面のうち前記ソース電極およびドレイン電極に覆われている部分以外は、絶縁膜により覆われている。前記半導体ナノワイヤのうち前記ソース電極およびドレイン電極に覆われている部分以外は、該半導体ナノワイヤの表層と芯部とが異なる材質であることが好ましい。前記半導体ナノワイヤのうち前記ソース電極およびドレイン電極に覆われている部分以外の前記芯部がＳｉにより構成されていることが好ましい。前記半導体ナノワイヤのうち前記ソース電極およびドレイン電極に覆われている部分以外の前記表層がＳｉＯ２により構成されていることが好ましい。
【００１１】
前記基板は高分子材料または高分子材料と無機材料の複合体により構成されていることが好ましい。
【００１２】
本発明のＴＦＴ素子は、上記の電界効果トランジスタにより構成されている。
【００１３】
本発明のパネルは、上記のＴＦＴ素子を備えている。
【００１４】
本発明のディスプレイは、上記のパネルを備えている。
【発明の効果】
【００１５】
本発明の電界効果トランジスタでは、半導体ナノワイヤのチャネル層に隣接して電極が形成されているため、チャネル層への電荷注入障壁が小さい。このため、フレキシブル基板上に、トランジスタ特性の良好な電界効果トランジスタを実現できる。
【００１６】
また、高分子材料や高分子材料と無機材料の複合体からなる基板を用いることができるため、フレキシブルな電界効果トランジスタの実現も可能となる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施形態を説明する前に、図１及び図２を参照しながら本願に至った過程を説明する。
【００１８】
まず、電界効果トランジスタの動作原理について簡単に説明する。ゲート電極に電圧をかけると、静電誘導によってゲート絶縁膜と半導体の界面付近にチャネル層が形成される。この時にソース電極とドレイン電極との間に電圧をかけると、電荷はソース電極からチャネルへ注入され、チャネル層を伝い、ドレイン電極へ抜けるという電荷の流れが生じる。これが電界効果トランジスタにおいて電流が流れるしくみである。
【００１９】
図１（ａ）および図２（ａ）は、特許文献１や非特許文献１等に記載されている従来開示されている方法を電界効果トランジスタの製造に適用して、半導体ナノワイヤ１５，２５をチャネルに用いて作製した電界効果トランジスタ構造の模式的な断面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線断面の一部拡大図、図２（ｂ）は図２（ａ）のＡ−Ａ線断面の一部拡大図である。
【００２０】
半導体ナノワイヤ１５を用いた電界効果トランジスタとしては、図１（ａ）に示すようにゲート電極１１、ゲート絶縁膜１２、ソース電極１３・ドレイン電極１４の順に形成され、ソース・ドレイン電極１３，１４上に半導体ナノワイヤ１５が形成されるボトムコンタクト型（半導体ナノワイヤ１５の底部がソース・ドレイン電極１３，１４に接触している）と、図２（ａ）に示すようにゲート電極２１、ゲート絶縁膜２２、半導体ナノワイヤ２５の順に形成され、ナノワイヤ２５上にソース電極２３・ドレイン電極２４が形成されるトップコンタクト型（半導体ナノワイヤ２５の上部がソース・ドレイン電極２３，２４に接触している）が考えられる。ここで、ソース電極１３，２３とドレイン電極１４，２４との間に流れる電流は、ソース電極およびドレイン電極１３，２３，１４，２４と半導体ナノワイヤ１５，２５との間での電荷の移動し易さに依存している。この電荷の移動し易さは、半導体ナノワイヤ１５，２５とソース電極１３，２３・ドレイン電極１４，２４との接触抵抗やエネルギー準位に影響される。
【００２１】
図１（ａ）に示したボトムコンタクト型電界効果トランジスタにおいて、ソース電極１３と半導体ナノワイヤ１５とが接触している領域における断面図を図１（ｂ）に示す。ゲート絶縁膜１２上にソース電極１３が形成され、その上に半導体ナノワイヤ１５が配置されている。チャネル層１６は半導体ナノワイヤ１５の下部に形成される。前述のように、ソース電極１３から半導体ナノワイヤ１５への電荷の移動し易さは両者の接触抵抗に影響を受けるが、ソース電極１３と半導体ナノワイヤ１５の接触面積が大きいほど電荷の移動は良好に行われる。しかし、図１（ｂ）に示すボトムコンタクト型電界効果トランジスタにおいては、ソース電極１３と半導体ナノワイヤ１５との接触は線接触（断面においては点接触）であるため接触面積は非常に小さく、従って電荷は移動しにくく、トランジスタ特性も低いものとなる。
【００２２】
図２（ａ）に示したトップコンタクト型電界効果トランジスタにおいて、ソース電極２３と半導体ナノワイヤ２５が接触している領域における断面図を図２（ｂ）に示す。ゲート絶縁膜２２上に半導体ナノワイヤ２５が配置され、その上にソース電極２３が形成されている。半導体ナノワイヤ２５を配置した後に蒸着系装置により電極を形成すると、半導体ナノワイヤ２５上部においては、半導体ナノワイヤ２５表面を覆うように電極が形成される。しかし、半導体ナノワイヤ２５下部では半導体ナノワイヤ２５自身がマスクとなり、電極材料が回りこめず、図２（ｂ）に示した通り電極と半導体ナノワイヤ２５の間に空隙２７、２７が生じる。図２に示すトップコンタクト型電界効果トランジスタでは、ソース電極２３と半導体ナノワイヤ２５との接触面積はボトムコンタクト型に比べ大きく、電荷の移動は行われ易くなる。しかし、半導体ナノワイヤ２５中の電荷の通り道であるチャネル層２６はゲート絶縁膜２２付近に形成され、この部分では空隙２７，２７のため電極と半導体ナノワイヤ２５とは接触していない。そのため、電荷は半導体ナノワイヤ２５と電極との接触部分から半導体ナノワイヤ２５に注入され、半導体部分を経由してチャネル層２６へ移動する。
【００２３】
チャネル層２６以外の半導体部分はキャリア密度も低く、高抵抗である。したがって、トップコンタクト型電界効果トランジスタではソース電極２３と半導体ナノワイヤ２５の接触面積は大きくなるものの、電荷がチャネル層２６へ高抵抗半導体領域を経由して移動するため、トランジスタ特性は低いものとなる。このような課題を解決するために本願発明者らは種々の検討を重ねて本願発明に至った。
【００２４】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
【００２５】
（実施形態１）
図４を参照しながら、半導体ナノワイヤ４５とソース電極４３およびドレイン電極４４とのコンタクト領域において半導体ナノワイヤ４５の表面が電極４３，４４で被覆されている構造を有する実施形態１に係る電界効果トランジスタについて説明する。
【００２６】
本実施形態の電界効果トランジスタは、基板４０の上にゲート電極４１が形成され、さらにその上にゲート絶縁膜４２が形成されている。ゲート絶縁膜４２の上にはチャネルとして機能する半導体ナノワイヤ４５が配置されており、さらにゲート絶縁膜４２の上に半導体ナノワイヤの両端を覆ってソース電極４３とドレイン電極４４とが形成されている。
【００２７】
基板４０としては、シリコンやガラスなどの無機材料、また、ポリイミドや芳香族ポリエステルのような有機材料によって構成される材料を用いることができるが、ここでは有機材料であるプラスティック基板を用いた。また、ゲート電極４１、ソース電極４３及びドレイン電極４４の材料としては、Ｔｉ、Ａｕ、Ａｌ、Ｎｉ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄなど、あるいはこれらの合金のような無機材料や、スルホン酸やカルボン酸等をカウンターイオンとするポリアニリンやポリチオフェンなどの有機材料を使用することができるが、ここでは、ＡｌやＮｉなどの金属を用いた。
【００２８】
ソース電極４３及びドレイン電極４４は、それぞれ半導体ナノワイヤ４５と電気的コンタクトを形成しているが、半導体ナノワイヤ４５の表面をソース電極４３およびドレイン電極４４の構成素材である金属が覆っているだけであって、本実施形態では両者の化学的結合は存していない。ゲート電極４１にバイアスを印加すると半導体ナノワイヤ４５のゲート絶縁膜４２との界面付近にゲート絶縁膜４２を介してチャネル層４６の導電性が制御される。
【００２９】
半導体ナノワイヤ４５は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅなどのIV族半導体、ＧａＡｓ、ＩｎＰ、ＩｎＡｓなどのIII―Ｖ族半導体、またはＺｎＳ、ＺｎＳｅ、ＣｄＳなどのII―VI族半導体からなる半導体を用いることができるが、本実施形態ではＳｉを用いた。また、半導体ナノワイヤ４５にドーピングを施すことによりＰ型半導体ナノワイヤやＮ型半導体ナノワイヤにしてもよい。また、ＰＮＰ型半導体ナノワイヤのように一本の半導体ナノワイヤにＮ型、Ｐ型の両方を作りこんでも良い。
【００３０】
半導体ナノワイヤ４５の長さは、例えば、１μｍ〜１００μｍ程度である。また直径は、例えば、５ｎｍ〜１μｍ程度である。これら半導体ナノワイヤ４５の形状は、デバイス仕様に応じて変化する。なお、半導体ナノワイヤ４５の断面形状は、円に限らず、四角形、六角形のような多角形や楕円のような形状であってもよい。
【００３１】
本実施形態の電界効果トランジスタでは、ソース電極４３及びドレイン電極４４と半導体ナノワイヤ４５内に形成されるチャネル層４６との電荷障壁を小さくするために、半導体ナノワイヤ４５の表面のうち最もゲート電極４１側に位置する半導体ナノワイヤ底部Ｘから少なくとも上方に５ｎｍに位置するまでの半導体ナノワイヤ４５表面をソース電極４３およびドレイン電極４４が覆うように形成されている。ここで、最もゲート電極４１側に位置する半導体ナノワイヤ底部Ｘとは、図４（ｂ）におけるＸ点、またはＸ面のことである。また、半導体ナノワイヤ底部Ｘから上方に５ｎｍに位置するまでの半導体ナノワイヤ４５表面とは、図４（ｂ）におけるＹ面のことであり、Ｙ面よりも高い位置（上方の位置）にあるＺ面が電極により少しでも覆われていても構わない。なお、半導体ナノワイヤ底部Ｘから上方に５ｎｍというのは、高さ方向（ゲート絶縁膜４２表面に対して略垂直な方向であってゲート絶縁膜４２表面から遠ざかる方向）からで５ｎｍということであり、Ｙ面の弧の長さではない。
【００３２】
一般にチャネル層４６の厚みは、ゲート電圧に依存するのだが、ゲート電極４１に最も近い部分から上方へ２〜８ｎｍ程度である。従って、このチャネル層４６の表面ができるだけ広くソース電極４３およびドレイン電極４４の構成材料で覆われて電気的に接続していれば、電荷注入障壁が低下してソース電極４３からチャネル層４６への電荷注入が容易に行われ、チャネル層４６からドレイン電極４４へ電荷が容易に流れていくことになる。そして、チャネル層４６を流れる電流が多くなり、高いトランジスタ特性が得られる。ここで、半導体ナノワイヤ底部Ｘから、その上方に５ｎｍに位置するまでの半導体ナノワイヤ４５の表面がソース電極４３およびドレイン電極４４の構成材料によって覆われていればチャネル層４６の表面の全てあるいは大部分がソース電極４３およびドレイン電極４４の構成材料で覆われることになり、従ってチャネル層４６に流れる電流が十分に多くなり、優れたトランジスタ特性を有する電界効果トランジスタとなる。
【００３３】
即ち本実施形態の電界効果トランジスタは、図１，２に示された電界効果トランジスタ構造とは違い、ソース電極４３・ドレイン電極４４と半導体ナノワイヤ４５との接触面積が小さくなく、また、ソース電極４３・ドレイン電極４４から半導体ナノワイヤ４５中のチャネル層４６までの経路が長くない、ソース電極４３，ドレイン電極４４からチャネル層４６への電荷障壁が小さいボトムゲート型電界効果トランジスタ構造を有することを特徴としている。これは、本実施形態の電界効果トランジスタでは、半導体ナノワイヤ４５の中でチャネル層４６となる部分とソース電極４３・ドレイン電極４４との接触面積が大きいことに由来している。
【００３４】
半導体ナノワイヤ４５の製法としては、まず、任意の基板上に触媒となる金属微粒子を配置することからスタートする。触媒金属としては、例えば、コバルト、ニッケル、金または白金などを用いるとよい。この触媒金属の微粒子を基板へ配置する方法としては、例えば、スパッタ法や蒸着法などで１〜１０ｎｍ程度の触媒金属の薄膜を堆積させ、任意の雰囲気中で熱処理することで金属微粒子化する方法や、金属微粒子コロイドを基板上に塗布する方法を用いるとよい。
【００３５】
それからＣＶＤ法を用いてこの基板上に半導体ナノワイヤ４５を成長させる。シリコンからなる半導体ナノワイヤを成長させる方法としては、例えば、ソースガスにシランやジシランを用い、基板温度を４００〜６００℃程度で成長させる方法を挙げることができる。触媒金属の微粒子からシリコンのワイヤが成長していく。
【００３６】
このようにして作製した半導体ナノワイヤ４５は、溶媒によって基板から剥がして溶媒中に分散させる。半導体ナノワイヤ４５を剥離させる方法としては、例えば、基板に超音波処理を施し機械的に剥離する方法や、半導体ナノワイヤ４５が成長した基板表面をライトエッチして剥離する方法を用いるとよい。ここで分散液に用いる溶媒としては、水溶液、有機溶媒、または、水と有機溶媒を混合したものを挙げることができる。有機溶媒としては、例えば、エタノール、プロパノール、ペンタノール、ヘキサノール、エチレングリコールなどのアルコール、エチレングリコールモノメチルエーテルなどのエステル、メチルエチルケトンなどのケトン類、ヘキサン、オクタンなどのアルカン、テトラヒドロフラン、クロロホルムのような溶媒を用いるとよい。水と有機溶媒の混合液体としては、水とアルコールの混合液、水とテトラヒドロフランの混合液などを使用することができる。
【００３７】
以下に上記のようにして作製した半導体ナノワイヤ４５を用いた本実施形態のボトムゲート型電界効果トランジスタを製造する方法を説明する。
【００３８】
まず、リソグラフィー法を用いてプラスティック基板４０上に、ゲート電極４１を形成する領域以外の領域にレジストをパターニングにより形成する。
【００３９】
次に、上述したレジストをマスクとしてプラスティック基板をエッチングしてゲート電極４１を形成する領域を凹ませる。エッチングは、例えば、ＣＦ４や酸素ガスを用いた反応性イオンエッチングによって行い、１００〜３００ｎｍ程度の深さにエッチングする。
【００４０】
次に、ゲート電極４１となるゲート金属をエッチングした部分に堆積させる。ゲート電極４１は、例えば、Ａｌをスパッタ法によって１００〜３００ｎｍ程度堆積させて形成する。
【００４１】
次に、レジストおよびレジスト上に堆積しているゲート金属を除去し、ゲート電極４１部分にのみゲート金属を残す。これらの除去には、有機系のレジスト除去液を用いてレジストを溶解し、レジスト上に堆積したゲート金属を除去する。こうして、ゲート電極４１を形成する。
【００４２】
次に、絶縁層を堆積させてゲート絶縁膜４２を形成する。ゲート絶縁膜４２の形成法としては、例えば、ＳｉＯ２をＣＶＤ法によって５０〜３００ｎｍ程度堆積させる方法を挙げることができる。
【００４３】
次に上述のように作成した半導体ナノワイヤ４５を、ゲート絶縁膜４２上であってゲート電極４１の上方に配置する。配置する方法としては、例えば、半導体ナノワイヤ４５を配置する所望の領域上にインクジェット法により半導体ナノワイヤ４５を溶媒に分散させたインクを滴下、乾燥させて、半導体ナノワイヤ４５を配置させる。また、スピンコート法や転写法、ディップコート法、ドクターブレード法などを用いて半導体ナノワイヤ４５を配置させても良い。
【００４４】
半導体ナノワイヤ４５は、この後に形成するソース電極４３とドレイン電極４４とを結ぶものであるので、両電極４３，４４を結ぶ方向がワイヤ軸方向となっていることが好ましい。このように半導体ナノワイヤ４５の向きを所定の方向に揃えること、即ち配向させることは、半導体ナノワイヤ４５を溶媒に分散させたインクを塗布するときあるいは塗布後にそのインクに流れを作ることによって行うことができる。例えば、半導体ナノワイヤインクに基板を浸した後基板を引き上げることによりインクに流れを作って半導体ナノワイヤ４５を配向させたり、基板上に半導体ナノワイヤインクを載せた後ドクターブレードでそのインクを基板上に押し広げることによってインクに流れを作って半導体ナノワイヤ４５を配向させる方法などを挙げることができる。なお、非特許文献２，３に記載されている方法を用いて半導体ナノワイヤ４５を配置してもよい。
【００４５】
この後に、ソース電極４３・ドレイン電極４４を形成する。この形成方法としては、以下のような方法を用いるとよい。
【００４６】
リソグラフィーによりソース電極４３・ドレイン電極４４の形成される領域以外の領域にレジストをパターニングにより形成する。この後、ゲート絶縁膜４２をエッチングにより１０〜１００ｎｍ程度の深さにエッチングしてソース電極４３およびドレイン電極４４を形成する領域を凹ませる。
【００４７】
その後、ソース電極・ドレイン電極材料であるニッケルをスパッタ法により堆積させ、それからレジストおよびレジスト上に堆積したニッケルをリフトオフして除去する。ソース電極・ドレイン電極材料をスパッタ法により堆積させる際に、基板を傾け、回転させることにより、電極材料の基板への入射角が変化するようにして、半導体ナノワイヤ底部Ｘまで電極材料が回り込んで堆積するようにする。また、スパッタ法の代わりにインクジェット法などによって液状電極材料を塗布し、半導体ナノワイヤ底部Ｘまで電極材料が回り込むようにしてもよい。また、ソース電極４３・ドレイン電極４４の一部を半導体ナノワイヤ４５を堆積する前にゲート絶縁膜４２上に形成し、半導体ナノワイヤ４５を配置した後に、上記のような手段を用いてソース・ドレイン電極材料を堆積・塗布してもよい。こうして、図４に示す電界効果トランジスタが出来上がる。
【００４８】
本実施形態のボトムゲート型電界効果トランジスタの製法によれば、ソース電極４３およびドレイン電極４４と、半導体ナノワイヤ４５のチャネル層４６との間に広い面積の良質な電気的接続が形成される。従って基板をプラスチック基板とした場合には、プラスティック基板上にトランジスタ特性が良好な電界効果トランジスタを形成することが可能となる効果を奏する。このため、プラスティック基板上に信頼性の高い高性能なトランジスタを製造することができる。
【００４９】
なお、図４（ａ）に記載の電界効果トランジスタでは、半導体ナノワイヤ４５がソース電極４３からドレイン電極４４にゲート絶縁膜４２に平行に一本で配向されているが、半導体ナノワイヤ４５が複数本であったり、ソース電極４３・ドレイン電極４４間において両電極間を結ぶ方向と平行ではなくて斜めに配置されていてもよい。
【００５０】
（実施形態２）
実施形態２のボトムゲート型電界効果トランジスタは、図５に示すように半導体ナノワイヤ４５の上に絶縁膜である封止膜４７を有している。それ以外の電界効果トランジスタの構成部分および製造方法は実施形態１と同じなので、封止膜４７についてのみ以下に説明をする。
【００５１】
封止膜４７としては、ＳｉＮやＳｉＯ２などの無機材料、また、ポリイミドや芳香族ポリエステルのような有機材料によって構成される絶縁性を有する材料を用いる。
【００５２】
封止膜４７材料として例えばＳｉＮやＳｉＯ２などの無機材料を用いる場合は、基板４０上にゲート電極４１、ゲート絶縁膜４２、半導体ナノワイヤ４５、ソース電極４３・ドレイン電極４４を形成した後、ＳｉＮやＳｉＯ２をＣＶＤ法によって５０〜３００ｎｍ程度堆積させて封止膜４７を形成すればよい。ポリイミドなど、用いる封止膜材料によっては、スピンコート法やインクジェット法などを用いても良い。また、例えば、ゲート絶縁膜４２上に半導体ナノワイヤ４５を形成した後、封止膜４７を形成し、その後ソース電極４３・ドレイン電極４４を形成しても良い。また、ポリイミドなどの有機材料を封止膜４７として用いる場合、ポリイミドの溶液、前駆体液などに半導体ナノワイヤ４５を混合させてゲート絶縁膜４２上に塗布して半導体ナノワイヤ４５の配置と封止膜４７形成とを同時に行っても良い。
【００５３】
本実施形態のボトムゲート型電界効果トランジスタによれば、ソース電極４３およびドレイン電極４４とチャネル層４６との間の良好な電気的接続が得られ高いトランジスタ特性が得られる実施形態１の効果に加えて、半導体ナノワイヤ４５が封止膜４７に覆われていて大気中の水分や酸素の影響を受けにくいため、プラスティック基板上に良質な電気的接続を有するとともに環境変化があってもトランジスタ特性はほとんど変化しないトランジスタを形成することが可能となる。このため、プラスティック基板上に信頼性の高い高性能なトランジスタを製造することができる。
【００５４】
（実施形態３）
実施形態３のボトムゲート型電界効果トランジスタは、図３に示すように、横断面においてコアである芯部３２の周りをシェルである表層３３が覆っている、いわゆるコア・シェル型の半導体ナノワイヤ３５を有している。ここで、表層３３と芯部３２とは互いに異なる材質からなっている。なお、この半導体ナノワイヤ３５はソース電極４３およびドレイン電極４４と接続している領域においてはコア・シェル構造とはなっておらず、この領域では芯部３２のみが存している。
【００５５】
本実施形態３の電界効果トランジスタは図６（ａ）に示す断面形状を有しており、図６（ａ）のＡ−Ａ線断面は図６（ｂ）である。半導体ナノワイヤ３５がコア・シェル構造であること以外は、封止膜４７を備えている実施形態２のトランジスタの構造および製造方法とほぼ同じなので、コア・シェル型の半導体ナノワイヤ３５のことを中心に以下に説明をする。
【００５６】
コア・シェル型の半導体ナノワイヤ３５の製法をまず説明する。
【００５７】
最初に、実施形態１で説明したようにして、シリコンからなるナノワイヤを形成する。
【００５８】
次にこのシリコンナノワイヤが成長した基板ごとシリコンナノワイヤを熱酸化することで、表層３３がＳｉＯ２、芯部３２がＳｉである図３に示すコア・シェル型の半導体ナノワイヤ３５を形成することができる。ここで、この表層３３のシリコン酸化膜の膜厚や膜質は、熱酸化の酸化時間、酸化温度および酸化雰囲気に依存するため、デバイスの仕様に合わせたシリコン酸化膜設計が可能となる。本実施形態の酸化条件としては、例えば、１１００℃、酸素雰囲気を好ましく挙げることができ、ラピットサーマルプロセッシングにより表層３３となるシリコン酸化膜を形成することが好ましい。
【００５９】
本実施形態３のボトムゲート型電界効果トランジスタを製造する方法は、コア・シェル型半導体ナノワイヤ３５を用いる以外の基本的な部分は実施形態２と同様である。ただし、コア・シェル型半導体ナノワイヤ３５上にソース電極４３・ドレイン電極４４を形成する際に、ソース電極４３・ドレイン電極４４と電気的に接続する領域における半導体ナノワイヤ３５の表層３３を取り除く作業が必要であり、表層３３を取り除けばソース電極４３・ドレイン電極４４を形成をする前にゲート絶縁膜４２をエッチングする必要がないので、製造方法においてこれらに関する部分について説明する。
【００６０】
まず、ゲート絶縁膜４２上にコア・シェル型の半導体ナノワイヤ３５を配置する。
【００６１】
次にフォトリソグラフィーを用いてソース電極４３・ドレイン電極４４を形成する領域以外の領域にレジストをパターニングにより形成する。
【００６２】
それから、ソース電極４３・ドレイン電極４４とコア・シェル型の半導体ナノワイヤ３５とが電気的に接続するように、上述したレジストをマスクとしコア・シェル型の半導体ナノワイヤ３５の表層３３を除去する。この表層３３を除去する方法としては、例えば、ドライエッチングやウエットエッチングを用いる。これによりソース電極４３・ドレイン電極４４を形成する領域においてはコア・シェル型の半導体ナノワイヤ３５は表層３３が取り除かれて芯部３２のみとなり、ソース電極４３・ドレイン電極４４を形成する領域におけるゲート絶縁膜４２とコア・シェル型の半導体ナノワイヤ３５の間には取り除いた表層３３分だけ空隙ができる。したがって本実施形態では、実施形態１や２のように半導体ナノワイヤ４５とゲート絶縁膜４２との間の空隙を設けるためのゲート絶縁膜４２のエッチングが必要なくなり、ゲート絶縁膜４２をエッチングすることにより生じる虞のあるゲート絶縁膜不良を本実施形態では抑制することができる。
【００６３】
次に、ソース電極４３およびドレイン電極４４の構成素材をゲート絶縁膜４２上に堆積させる。ソース電極４３およびドレイン電極４４の構成素材を堆積させる方法は実施形態２と同じである。インクジェット法などの塗布プロセスを使用する場合は、ゲート絶縁膜４２とコア・シェル型の半導体ナノワイヤ３５の間に設けられた空隙にソース電極４３およびドレイン電極４４の構成素材が入り込めるように、空隙よりも小さな粒径の電極材料を用いることが好ましい。
【００６４】
本実施形態では、コア・シェル構造の半導体ナノワイヤ３５を用いることにより、半導体である芯部３２が表層３３により保護されるため、チャネル領域が大気中の水分や酸素の影響を受けにくくなり、トランジスタの動作が使用環境に左右されず安定する。ここで半導体ナノワイヤ３５の芯部３２がＳｉからなっており表層３３がＳｉＯ２からなっているので、チャネル層の設計および製造に従来の半導体分野で用いられてきた装置や理論を応用でき、製造コストや開発コストを抑えることができるとともに、表層３３の存在によってより酸素や水分に影響を受けにくいトランジスタ特性を得ることができる。また、ソース電極４３・ドレイン電極４４との接続する領域における半導体ナノワイヤ３５の表層３３を除くだけで、簡単に半導体ナノワイヤ３５とゲート絶縁膜４２との間に隙間を作ることができ、半導体ナノワイヤ３５をチャネルとして用いた電界効果トランジスタを容易に作製することができる。
【００６５】
以上より、本実施形態では、ゲート絶縁膜４２をエッチングすることなく良質なソース電極４３・ドレイン電極４４と半導体ナノワイヤ３５との電気的接続を形成することができ、かつ、大気中の水分や酸素の影響を受けにくいため、プラスティック基板上に良質なソース電極４３・ドレイン電極４４と半導体ナノワイヤ３５との電気的接続を有するトランジスタを形成することが可能となる。
【００６６】
（実施形態４）
本実施形態は、ソース電極およびドレイン電極に覆われている半導体ナノワイヤの表面がソース電極・ドレイン電極と化学的に結合している点が実施形態１と異なっており、その他の点は実施形態１と同じであるので、異なっている点について以下に説明する。
【００６７】
図７（ａ）は本実施形態に係る電界効果トランジスタの断面図、図７（ｂ）は図７（ａ）のＡ−Ａ線断面図である。半導体ナノワイヤ４５の材料、形状は本発明第一の電界効果トランジスタと同じである。ソース電極４３およびドレイン電極４４は、例えば、Ｎｉ、Ａｕ、Ａｇなどの金属で、半導体ナノワイヤ４５の材料であるＳｉと合金化（化学的結合）する金属を適宜選択して用いる。また、製造コストを考慮した場合に、合金化する温度が低いほど好ましい。
【００６８】
本実施形態において、半導体ナノワイヤ４５とソース電極４３・ドレイン電極４４とが化学的に結合している部分というのは、ソース電極４３・ドレイン電極４４と半導体ナノワイヤ４５との合金部４８である。
【００６９】
本実施形態では、ソース電極４３及びドレイン電極４４が半導体ナノワイヤ４５表面を覆うように形成され、かつ、ソース電極４３及びドレイン電極４４と半導体ナノワイヤ４５とが化学的に結合しているので、ソース電極４３・ドレイン電極４４と半導体ナノワイヤ４５のエネルギー準位の間に中間準位が形成される。このため、ソース電極４３・ドレイン電極４４とチャネル層４６との電荷障壁が実施形態１に係るトランジスタよりも小さくなり、トランジスタ特性が実施形態１に係るトランジスタよりも向上する。これ以外の効果は実施形態１と同じである。
【００７０】
以下、本実施形態の電界効果トランジスタの製造方法のうち、実施形態１とは異なる部分である半導体ナノワイヤ４５とソース電極４３・ドレイン電極４４とが化学的に結合する工程を説明する。
【００７１】
実施形態１において説明した製造方法によってソース電極４３・ドレイン電極４４を形成した後、ソース電極４３・ドレイン電極４４と半導体ナノワイヤ４５とを化学的に結合させる。この結合方法としては、基板ごと電気炉に入れて不活性雰囲気の中で熱処理を行う方法が好ましい。用いるソース・ドレイン電極材料に合わせて、熱処理温度、雰囲気を適宜選択すればよい。また、レーザーアニール法により、結合させてもよい。また、塗布法によりソース電極４３・ドレイン電極４４を形成する場合には、熱処理温度を下げるために、ソース・ドレイン電極材料として粒径の小さいもの（１〜１０ｎｍ）を用いることが好ましい。
【００７２】
本実施形態のボトムゲート型電界効果トランジスタの製法によれば、ソース電極４３およびドレイン電極４４と、半導体ナノワイヤ４５のチャネル層４６との間に広い面積の良質な電気的接続が形成される。従って基板をプラスチック基板とした場合には、プラスティック基板上にトランジスタ特性が良好な電界効果トランジスタを形成することが可能となる効果を奏する。このため、プラスティック基板上に信頼性の高い高性能なトランジスタを製造することができる。
【００７３】
（実施形態５）
本実施形態のボトムゲート型電界効果トランジスタは、図８に示すようにソース電極４３およびドレイン電極４４に覆われている半導体ナノワイヤ４５の表面がソース電極４３・ドレイン電極４４と化学的に結合しているとともに、ソース電極４３およびドレイン電極４４に覆われている部分以外の半導体ナノワイヤ４５の上に絶縁膜である封止膜４７を有している。封止膜４７以外の電界効果トランジスタの構成部分および製造方法は実施形態４と同じである。なお、封止膜４７については実施形態２と同じである。従って本実施形態の電界効果トランジスタの構造および製造方法については実施形態２および４を参照することとし説明を省略する。
【００７４】
なお製造方法において、封止膜４７の形成および化学的結合の形成はどちらを先に行っても構わない。例えば、ゲート絶縁膜４２上に半導体ナノワイヤ４５を配置した後、封止膜４７を形成し、その後ソース電極４３・ドレイン電極４４を形成してソース電極４３・ドレイン電極４４と半導体ナノワイヤ４５との化学的結合を行っても良い。また、封止膜４７の形成前に、半導体ナノワイヤ４５とソース電極４３・ドレイン電極４４とを化学的に結合させてもよい。また、ポリイミドなどの有機材料を保護膜４７として用いる場合、ポリイミドの溶液、前駆体液などに半導体ナノワイヤ４５を混合させてゲート絶縁膜４２上に塗布して半導体ナノワイヤ４５の配置と封止膜４７形成とを同時に行っても良い。
【００７５】
本実施形態では、実施形態４の効果に加えて、封止膜４７に関しては実施形態２において説明した効果を奏する。
【００７６】
（実施形態６）
本実施形態のボトムゲート型電界効果トランジスタは、図９に示すようにソース電極４３およびドレイン電極４４に覆われているコア・シェル型の半導体ナノワイヤ３５の表面がソース電極４３・ドレイン電極４４と化学的に結合しているとともに、半導体ナノワイヤ３５の上に絶縁膜である封止膜４７を有している。コア・シェル型の半導体ナノワイヤ３５以外の電界効果トランジスタの構成部分および製造方法は実施形態５と同じである。なお、コア・シェル型の半導体ナノワイヤ３５については実施形態３と同じである。従って本実施形態の電界効果トランジスタの構造および製造方法については実施形態３および５を参照することとし説明を省略する。
【００７７】
本実施形態では、実施形態５の効果に加えて、コア・シェル型の半導体ナノワイヤ３５に関しては実施形態３において説明した効果を奏する。
【００７８】
（実施形態７）
実施形態７では、ディスプレイの一例として、有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いたディスプレイについて説明する。
【００７９】
図１０（ａ）は、本実施形態のディスプレイの構成を模式的に示す一部分解斜視図である。図１０（ａ）に示すディスプレイは、プラスティック基板５０上にアレイ状に配置された駆動回路５１を備えている。駆動回路５１は上記の実施形態１から６のいずれかの電界効果トランジスタを含み、画素電極に接続されている。駆動回路５１の上には、有機ＥＬ層５２、透明電極５３および保護フィルム５４が配置されている。有機ＥＬ層５２は、電子輸送層、発光層および正孔輸送層といった複数の層が積層された構造を有している。各トランジスタの電極に接続されたＸ走査電極５６とＹ走査電極５５とは、それぞれ、Ｘドライバ及びＹドライバを含む制御回路に接続される。
【００８０】
図１０（ｂ）は、画素５９近傍の回路図である。画素５９はスイッチ用トランジスタ５７とドライバ用トランジスタ５８によって制御される。ＹドライバからＹ走査電極５５を介してスイッチ用トランジスタ５７のソース電極に電圧が印加される。スイッチ用トランジスタ５７のドレイン電極とドライバ用トランジスタ５８のゲート電極とは電気的に接続されている。ドライバ用トランジスタ５８のドレイン電極は、画素５９の下部に配置された画素電極（図示せず）に電気的に接続されている。また、ドライバ用トランジスタ５８のソース電極には、画素５９を発光させるための電圧が印加される。
【００８１】
一方、スイッチ用トランジスタ５７のゲート電極には、ＸドライバからＸ走査電極５６を介して画像信号電圧が印加される。画像信号の電圧が印加されたスイッチ用トランジスタ５７から、ドライバ用トランジスタ５８のゲート電極に電圧が加えられる。これによって、ドライバ用トランジスタ５８から画素電極に電圧が加えられる。画素電極と透明電極との間に電圧が加わることによって、画素５９部分が発光する。
【００８２】
本実施形態のディスプレイは、実施形態１から６のいずれかの電界効果トランジスタを駆動回路に用いているので、プラスティック基板の上に信頼性の高い高性能なトランジスタを形成することができ、信頼性の高い駆動を行うことができる。
【００８３】
（その他の実施形態）
上記の実施形態は本発明の例示であり、本発明はこれらの例に限定されない。例えば、半導体ナノワイヤとソース電極４３・ドレイン電極４４を構成する材料との化学的結合は合金のみに限られず、共有結合やイオン結合などでも構わない。電界効果トランジスタを用いたディスプレイは、液晶などでもよい。
【実施例】
【００８４】
＜実施例１＞
実施例１は実施形態１の例示である。なお、この実施例は実施形態１の一例であり、本発明はこの実施例に限定されるものではない。
【００８５】
図４を参照しながら、本実施例の電界効果トランジスタについて説明する。基板４０としては、厚み０．５ｍｍのＰＥＴフィルムを用いた。また、ゲート電極４１、ソース電極４３及びドレイン電極４４の材料としては、Ａｇを用いた。また、半導体ナノワイヤ４５としてはシリコンで構成されたワイヤを用いた。
【００８６】
以下に本実施例のボトムゲート型電界効果トランジスタの製法を説明する。
【００８７】
まず半導体ナノワイヤ４５の製造方法を説明する。
【００８８】
最初に、Ｓｉ基板上に触媒となる金微粒子コロイドを塗布した。次に前記基板をＣＶＤ装置に入れ、ソースガスにシランやジシランを用い、基板温度を４００℃としてＣＶＤ法により半導体ナノワイヤ４５を形成した。このとき形成された半導体ナノワイヤ４５は、Ｓｉからなり、直径５０ｎｍ、長さ１０〜１５μｍであった。
【００８９】
次にこの半導体ナノワイヤ４５を溶媒に分散させた。この方法としては、半導体ナノワイヤ４５の成長した基板をエタノールに漬け、超音波処理により、基板から半導体ナノワイヤ４５を剥離させる方法を用い、それにより半導体ナノワイヤ４５が分散したインクを作成した。
【００９０】
つぎに、ＰＥＴ基板４０上にリソグラフィー法を用いて、ゲート電極４１を形成する領域以外にレジストが載るようにパターニングし、レジストをマスクとしてプラスティック基板をエッチングして３００ｎｍの深さの窪みを形成した。
【００９１】
それから、基板４０のエッチングをした面に、ゲート金属材料であるＡｇをＥＢ蒸着装置により３００ｎｍ堆積させ、その後レジストを除去することによりゲート電極４１を形成した。
【００９２】
次に、基板４０のゲート電極４１を形成した面に、ゲート絶縁膜４２としてＳｉＮをＣＶＤ装置により２００ｎｍ堆積させた。
【００９３】
さらに、ゲート絶縁膜４２上に前述した半導体ナノワイヤ４５が分散したインクをスピンコート法により塗布し、半導体ナノワイヤ４５をゲート絶縁膜４２上に配置した。
【００９４】
次に、ゲート絶縁膜４２上にリソグラフィー法を用いて、ソース電極４３およびドレイン電極４４を形成する領域以外にレジストが載るようにパターニングした。この時のソース電極４３およびドレイン電極４４を形成する領域の大きさは１００μｍ×１００μｍ、ソース電極４３とドレイン電極４４との距離は３０μｍとした。そして、レジストをマスクとしてゲート絶縁膜４２をドライエッチングにより５０ｎｍエッチングした。このエッチングにより、ソース電極４３・ドレイン電極４４が形成される領域において、半導体ナノワイヤ４５とゲート絶縁膜４２間に５０ｎｍの空隙ができた。
【００９５】
この後、ソース電極４３およびドレイン電極４４が形成される領域にＡｇ粒子をインクジェット法により塗布してＡｇを３００ｎｍ堆積させ、ソース電極４３およびドレイン電極４４を形成した。このときインクに用いたＡｇ粒子の平均粒径は３ｎｍであった。また、インクの溶媒はトルエンとし、インクの粘度は５ｍＰａ・ｓであった。また塗布したインクは、１８０℃、２時間の焼成を行った。これにより、半導体ナノワイヤ４５は底部Ｘから上方へ５０ｎｍのところまでソース電極４３およびドレイン電極４４によって覆われた。即ち、ソース電極４３およびドレイン電極４４の形成領域においては、半導体ナノワイヤ４５の全面がソース電極４３およびドレイン電極４４により覆われた。
【００９６】
最後にレジストを除去することにより本実施例のボトムゲート型電界効果トランジスタを作製した。
【００９７】
本実施例のボトムゲート型電界効果トランジスタの窒素中におけるトランジスタ特性の一つである電流−電圧特性を図１１に示す。また、比較例１として構成材料は本実施例のトランジスタと同じであって、図２に示す構造を有している電界効果トランジスタの特性も同時に図１１に示す。この図から、本実施例の電界効果トランジスタは比較例１の電界効果トランジスタよりも広範な電圧領域に亘って電流が増加しており、チャネル層を流れる電流が増加しているということがわかる。つまり、本実施例では、半導体ナノワイヤ４５が底部Ｘから上方へ５ｎｍ以上（具体的には５０ｎｍのところまで）ソース電極４３およびドレイン電極４４によって覆われているため、プラスティック基板上に窒素中のような不活性雰囲気下において信頼性の高い高性能なトランジスタを製造することができた。
【００９８】
＜実施例２＞
実施例２は実施形態２の例示である。なお、この実施例は実施形態２の一例であり、本発明はこの実施例に限定されるものではない。
【００９９】
図５を参照しながら、本実施例の電界効果トランジスタについて説明する。基板４０としては、厚み０．５ｍｍのＰＥＴフィルムを用いた。また、ゲート電極４１、ソース電極４３及びドレイン電極４４材料としては、Ａｇを用いた。また、半導体ナノワイヤ４５としてはシリコンで構成されたワイヤを用いた。また、封止膜４７材料としては、ポリイミドを用いた。
【０１００】
本実施例におけるボトムゲート型電界効果トランジスタの基本構成および製法は、封止膜４７を除いて実施例１と同じであるので、封止膜４７についてのみ説明する。ゲート電極４１、ゲート絶縁膜４２、半導体ナノワイヤ４５、ソース電極４３・ドレイン電極４４の順に形成された基板４０上に、ポリイミド溶液をスピンコート法により塗布して乾燥させることにより、５００ｎｍの厚みに封止膜４７を形成した。
【０１０１】
本実施例のボトムゲート型電界効果トランジスタの大気中におけるトランジスタ特性の一つである電流−電圧特性を図１２に示す。また、比較例２としてゲート絶縁膜４２上に半導体ナノワイヤ４５、ソース・ドレイン電極の順に形成し、封止膜を設けない実施例１に示した電界効果トランジスタの特性も同時に図１２に示す。図１２では図１１の窒素中のデータとは異なり大気中のデータを示している。この図から、比較例２ではＶｇｓの絶対値が小さくても電流が流れてしまって、オン電流とオフ電流との比（オンオフ比）が小さいのに対し、本実施例ではＶｇｓの絶対値が大きいときには流れる電流が大きく、Ｖｇｓの絶対値が小さくなると流れる電流も小さくなりオンオフ比を大きくできることがわかる。従って、封止膜４７を半導体ナノワイヤ４５上に設けることにより、大気中の水分や酸素の影響を受けにくいトランジスタ特性が得られたことがわかる。
【０１０２】
＜実施例３＞
実施例３は実施形態３の例示である。なお、この実施例は実施形態３の一例であり、本発明はこの実施例に限定されるものではない。
【０１０３】
図６を参照しながら、本実施例３の電界効果トランジスタについて説明する。基板４０としては、厚み０．５ｍｍのＰＥＴフィルムを用いた。また、ゲート電極４１、ソース電極４３及びドレイン電極４４材料としては、Ａｇを用いた。また、半導体ナノワイヤ３５としては表層３３がＳｉＯ２、芯部３２がＳｉにより構成されたコア・シェル型の半導体ナノワイヤ３５を用いた。また、封止膜４７材料としては、ポリイミドを用いた。
【０１０４】
本実施例におけるボトムゲート型電界効果トランジスタの基本構成および製法は、半導体ナノワイヤ３５の構造を除いて実施例２とほぼ同じであるので、実施例２と異なっている点について説明する。なお、実施例２のうち、実施例１と同じ部分は実施例１の記述を参照する。
【０１０５】
コア・シェル型の半導体ナノワイヤ３５は以下の通りに作製した。
【０１０６】
まず、Ｓｉ基板上に触媒となる金微粒子コロイドを塗布した。次に前記基板をＣＶＤ装置に入れ、ソースガスにシランやジシランを用い、基板温度を４００℃としてＣＶＤ法によりＳｉよりなる半導体ナノワイヤを形成した。この時点では、半導体ナノワイヤはコア・シェル構造ではない。
【０１０７】
次に、この半導体ナノワイヤが成長した基板を反応器に入れて、酸素雰囲気のラピットサーマルプロセッシングにより１１００℃にて熱酸化させてコア・シェル型の半導体ナノワイヤ４５を形成した。この熱酸化により形成されたコア・シェル型半導体ナノワイヤ３５は、長さ１０〜１５μｍ、直径８０ｎｍ、芯部３２の直径５０ｎｍ、表層３３の厚みが１５ｎｍであった。
【０１０８】
次にこのコア・シェル型半導体ナノワイヤ３５を溶媒に分散させた。この方法として、半導体ナノワイヤ３５の成長した基板をエタノールに漬け、超音波処理により、基板からコア・シェル型半導体ナノワイヤ３５を剥離させる方法を用い、半導体ナノワイヤ３５が分散しているインクを作製した。
【０１０９】
それから、実施例１で説明した製造方法に従って作製したゲート絶縁膜４２上に前述した半導体ナノワイヤインクをスピンコート法により塗布し、コア・シェル型半導体ナノワイヤ３５をゲート絶縁膜４２上に配置した。このとき、ゲート絶縁膜４２はＣＶＤ法によって形成されただけで、エッチングはされていない状態であった。
【０１１０】
次に、半導体ナノワイヤ３５上にリソグラフィー法を用いて、ソース電極４３およびドレイン電極４４を形成する領域以外にレジストが載るようにパターニングした。そして、レジストをマスクとしてソース・ドレイン電極領域におけるコア・シェル型半導体ナノワイヤ３５の表層３３をフッ酸により取り除いた。
【０１１１】
この後に、実施例１と同様に、ソース電極４３およびドレイン電極４４を形成した。最後にレジストを除去し、実施例２と同様にポリイミドを塗布し封止膜４７を形成することにより本実施例のボトムゲート型電界効果トランジスタを作製した。
【０１１２】
本実施例のボトムゲート型電界効果トランジスタの窒素中におけるトランジスタ特性の一つである電流−電圧特性を図１３に示す。また、比較として実施例１の電界効果トランジスタの特性も同時に図１３に示す。この図から、コア・シェル型半導体ナノワイヤ３５をチャネルとして用いることにより、大気中の水分や酸素の影響を受けにくく、かつ、ゲート絶縁膜４２をエッチングすることなく、実施例１よりも良質なトランジスタ特性が得られたことがわかる。
【０１１３】
＜実施例４＞
実施例４は実施形態４の例示である。なお、この実施例は実施形態４の一例であり、本発明はこの実施例に限定されるものではない。
【０１１４】
図７を参照しながら、本実施例の電界効果トランジスタについて説明する。基板４０としては、厚み０．７ｍｍのガラスを用いた。また、ゲート電極４１材料としてはＡｌ、ソース電極４３及びドレイン電極４４材料としては、Ｎｉを用いた。また、半導体ナノワイヤ４５としてはシリコンで構成されたワイヤを用いた。なお、本実施例は半導体ナノワイヤ４５の表面の一部がソース電極４３およびドレイン電極４４の構成材料と化学的結合をしている点が実施例１と異なっており、その他の点は実施例１とほぼ同じであるので、実施例１と異なっている点を中心に説明をする。
【０１１５】
本実施例では実施例１と同様に、ソース電極４３及びドレイン電極４４が半導体ナノワイヤ４５表面を底部から上端まで覆うように形成されている。さらに、ソース電極４３及びドレイン電極４４と半導体ナノワイヤ４５とは化学的に結合してシリサイドである合金部４８が形成されており、ソース電極４３・ドレイン電極４４のエネルギー準位と半導体ナノワイヤ４５とのエネルギー準位の間に中間準位が形成されている。このため、ソース電極４３・ドレイン電極４７とチャネル層４６との電気的に接触している接触面積が大きくなっているともに、合金部４８が存在しているためソース電極４３及びドレイン電極４４と半導体ナノワイヤ４５との間の電荷障壁が小さくなっており、実施例１よりもトランジスタ特性が向上している。
【０１１６】
以下、本実施例のボトムゲート型電界効果トランジスタの製法を説明する。
【０１１７】
半導体ナノワイヤ４５および半導体ナノワイヤインクの製法は、実施例１と同じである。まず、リソグラフィー法を用いてガラス基板４０上に、ゲート電極４１を形成する領域以外にレジストが載るようにパターニングした。
【０１１８】
それから、ガラス基板４０のパターニング面にゲート金属材料であるＡｌをＥＢ蒸着装置により３００ｎｍの厚みで堆積させ、その後レジストを除去することによりゲート電極４１を形成した。
【０１１９】
次に、実施例１と同様にして、ゲート絶縁膜４２の形成、エッチング、半導体ナノワイヤ４５の配置を行った。
【０１２０】
それから、リソグラフィー法を用いて半導体ナノワイヤ４５が載った基板４０上に、ソース電極４３およびドレイン電極４４を形成する領域以外にレジストが載るようにパターニングした。この時のソース電極４３およびドレイン電極４４を形成する領域の大きさは１００μｍ×１００μｍ、ソース電極４３とドレイン電極４４との距離は３０μｍとした。その後、ソース電極４３・ドレイン電極４４を形成する領域にＮｉをＥＢ蒸着装置により厚み３００ｎｍ堆積させ、それからレジストを除去することにより、ソース電極４３およびドレイン電極４４を形成した。このとき、電極材料蒸発源に対し、基板４０の角度を、半導体ナノワイヤ４５が延びる方向に延びる基板４０表面の二等分線を回転軸として変えることにより、半導体ナノワイヤ４５の底部ＸにもＮｉ電極が回りこみ形成されるようにした。
【０１２１】
図１７に蒸着時の基板４０と電極材料蒸発源８０との位置関係を示す。Ｎｉを堆積させるために、まず基板４０を基板ステージ７０に固定する。このとき半導体ナノワイヤ４５が延びる方向と基板ステージ７０の回転軸７２とが平行になるように、即ち上記基板表面の二等分線と基板ステージ７０の回転軸７２とが平行になるように基板４０を固定する。この固定時には基板４０の蒸着面と、電極材料蒸発源８０と回転軸７２とを結ぶ線とが直交している。それからＮｉの堆積時には、回転軸７２を軸として基板ステージ７０を回転させてＮｉ電極が半導体ナノワイヤ４５の底部Ｘにも回り込むようにした。この時の基板ステージ７０の回転角は、固定時の状態を０度としたときに、図の反時計回り方向（＋方向）に８７度まで、時計周り（−方向）に８７度まで（−８７度）の間を変化していった。
【０１２２】
最後に、電界効果トランジスタを作りこんだ基板４０を窒素雰囲気のラピットサーマルプロセッシングにより５００℃にて熱処理を施し、半導体ナノワイヤ４５とソース電極４３・ドレイン電極４４とを合金化させ、本実施例のボトムゲート型電界効果トランジスタを作製した。
【０１２３】
本実施例のボトムゲート型電界効果トランジスタの窒素中におけるトランジスタ特性の一つである電流−電圧特性を図１４に示す。比較例３として構成材料は本実施例のトランジスタと同じであって、図２に示す構造を有している電界効果トランジスタの特性も同時に図１４に示す。なお、比較例１と比較例３は同じものである。
【０１２４】
この図から、本実施例の電界効果トランジスタは比較例３の電界効果トランジスタよりも広範な電圧領域に亘って電流が増加しており、チャネル層を流れる電流が増加していることがわかり、窒素中のような不活性雰囲気下では高いトランジスタ特性を有していることがわかる。
【０１２５】
＜実施例５＞
実施例５は実施形態５の例示である。なお、この実施例は実施形態５の一例であり、本発明はこの実施例に限定されるものではない。
【０１２６】
図８を参照しながら、本実施例の電界効果トランジスタについて説明する。本実施例は封止膜４７が存すること以外は実施例４と同じであるので、実施例４と異なっている点を主に説明をする。
【０１２７】
封止膜４７材料としては、ポリイミドを用いた。そして、基板４０上にゲート電極４１、ゲート絶縁膜４２、半導体ナノワイヤ４５、ソース電極４３・ドレイン電極４４の順に形成・配置されて、窒素中において５００℃で熱処理を施された電界効果トランジスタ上に、ポリイミド溶液をスピンコート法を用いて塗布し、乾燥させることにより５００ｎｍの厚みの封止膜４７を形成した。
【０１２８】
本実施例のボトムゲート型電界効果トランジスタの大気中におけるトランジスタ特性の一つである電流−電圧特性を図１５に示す。また、比較として封止膜４７を設けていない実施例４の電界効果トランジスタの特性も同時に図１５に示す。なお、実施例４に係るトランジスタの図１４に示すトランジスタ特性は、窒素中における特性であるので、大気中における図１５に示す特性とは異なっている。実施例２で説明したように、図１５から、封止膜４７を半導体ナノワイヤ４５上に設けることにより、大気中の水分や酸素の影響を受けにくいトランジスタ特性が得られたことがわかる。
【０１２９】
＜実施例６＞
実施例６は実施形態６の例示である。なお、この実施例は実施形態６の一例であり、本発明はこの実施例に限定されるものではない。
【０１３０】
図９を参照しながら、本実施例の電界効果トランジスタについて説明する。なお、本実施例は、半導体ナノワイヤ３５がコア・シェル型の構造を有している点以外は実施例５と同じであるので、実施例５と異なっている点を主に説明を行う。
【０１３１】
本実施例におけるボトムゲート型電界効果トランジスタの基本構成および製法は実施例５とほぼ同じである。なお、実施例５の構成及び製法は、実施例１乃至４の構成と製法を参照しているので、本実施例においても実施例１乃至４の構成と製法を参照する。また、コア・シェル型半導体ナノワイヤ３５および半導体ナノワイヤインクの製法は実施例３と同じである。
【０１３２】
本実施例の電界効果トランジスタの製造は、まず実施例４と同様にして基板４０上にゲート絶縁膜４２を形成することからスタートした。このゲート絶縁膜４２上に前述した半導体ナノワイヤインクをスピンコート法により塗布し、コア・シェル型の半導体ナノワイヤ３５をゲート絶縁膜４２上に配置した。
【０１３３】
次に、半導体ナノワイヤ３５上にリソグラフィー法を用いて、ソース電極４３およびドレイン電極４４を形成する領域以外にレジストが載るようにパターニングした。この時のソース電極４３およびドレイン電極４４を形成する領域の大きさは１００μｍ×１００μｍ、ソース電極４３とドレイン電極４４との距離は３０μｍとした。
【０１３４】
それから、レジストをマスクとしてソース電極４３・ドレイン電極４４が形成される領域における半導体ナノワイヤ３５の表層３３をフッ酸により取り除いた。
【０１３５】
つぎに、実施例４と同様にして、ソース電極４３およびドレイン電極４４を形成し、さらに実施例５と同様にして封止膜４７を形成することにより本実施例のボトムゲート型電界効果トランジスタを作製した。
【０１３６】
本実施例のボトムゲート型電界効果トランジスタの窒素中におけるトランジスタ特性の一つである電流−電圧特性を図１６に示す。また、比較として封止膜４７を設けておらず、半導体ナノワイヤ４５もコア・シェル型ではない実施例４の電界効果トランジスタの特性も同時に図１６に示す。図１６から、コア・シェル型半導体ナノワイヤ３５をチャネルとして設けることにより、大気中の水分や酸素の影響を受けにくく、かつ、ゲート絶縁膜４２をエッチングすることがないため良質なトランジスタ特性が得られたことがわかる。
【産業上の利用可能性】
【０１３７】
以上説明したように、本発明に係る電界効果トランジスタは、ソース電極及びドレイン電極とチャネル層との間の電荷注入障壁が低く、フレキシブルディスプレイやフレキシブル基板を用いた電子デバイスやマイクロデバイス等に用いるトランジスタとして有用である。
【図面の簡単な説明】
【０１３８】
【図１】（ａ）は半導体ナノワイヤを用いた電界効果トランジスタの一例の断面図、（ｂ）は（ａ）のＡ−Ａ線断面図である。
【図２】（ａ）は半導体ナノワイヤを用いた電界効果トランジスタの別の例の断面図、（ｂ）は（ａ）のＡ−Ａ線断面図である。
【図３】コア・シェル型の半導体ナノワイヤの横断面図である。
【図４】（ａ）は実施形態１に係る電界効果トランジスタの断面図、（ｂ）は（ａ）のＡ−Ａ線断面図である。
【図５】（ａ）は実施形態２に係る電界効果トランジスタの断面図、（ｂ）は（ａ）のＡ−Ａ線断面図である。
【図６】（ａ）は実施形態３に係る電界効果トランジスタの断面図、（ｂ）は（ａ）のＡ−Ａ線断面図である。
【図７】（ａ）は実施形態４に係る電界効果トランジスタの断面図、（ｂ）は（ａ）のＡ−Ａ線断面図である。
【図８】（ａ）は実施形態５に係る電界効果トランジスタの断面図、（ｂ）は（ａ）のＡ−Ａ線断面図である。
【図９】（ａ）は実施形態６に係る電界効果トランジスタの断面図、（ｂ）は（ａ）のＡ−Ａ線断面図である。
【図１０】（ａ）は実施形態７における有機ＥＬディスプレイを模式的に示す一部分解斜視図、（ｂ）は画素駆動用トランジスタの回路図である。
【図１１】実施例１における電界効果トランジスタのトランジスタ特性図である。
【図１２】実施例２における電界効果トランジスタのトランジスタ特性図である。
【図１３】実施例３における電界効果トランジスタのトランジスタ特性図である。
【図１４】実施例４における電界効果トランジスタのトランジスタ特性図である。
【図１５】実施例５における電界効果トランジスタのトランジスタ特性図である。
【図１６】実施例６における電界効果トランジスタのトランジスタ特性図である。
【図１７】実施例６における蒸着時の基板ステージの回転を示す図である。
【符号の説明】
【０１３９】
４１                      ゲート電極
４２                      ゲート絶縁膜
４３                      ソース電極
４４                      ドレイン電極
３５、４５                半導体ナノワイヤ
４６                      チャネル層
３２                      芯部
３３                      表層
４０、５０                基板
４７                      封止膜
４８                      合金部（化学的結合の部分）
５１                      駆動回路
５２                      有機ＥＬ層
５３                      透明電極
５４                      保護フィルム
５５                      Ｘ走査電極
５６                      Ｙ走査電極
５７                      スイッチ用トランジスタ
５８                      ドライバ用トランジスタ
５９                      画素
【図１】
2008016832.tif 000003
【図２】
2008016832.tif 000004
【図３】
2008016832.tif 000005
【図４】
2008016832.tif 000006
【図５】
2008016832.tif 000007
【図６】
2008016832.tif 000008
【図７】
2008016832.tif 000009
【図８】
2008016832.tif 000010
【図９】
2008016832.tif 000011
【図１０】
2008016832.tif 000012
【図１１】
2008016832.tif 000013
【図１２】
2008016832.tif 000014
【図１３】
2008016832.tif 000015
【図１４】
2008016832.tif 000016
【図１５】
2008016832.tif 000017
【図１６】
2008016832.tif 000018
【図１７】
2008016832.tif 000019