(57)【要約】【課題】両側面に互いに異なる画像を表示しながら、厚さの薄い表示装置及び液晶表示装置を提供する。【解決手段】互いに対向する第１面及び第２面を有し、前記第１面に画像を表示する複数の第１画素と、前記第２面に画像を表示する複数の第２画素とを含む表示板と、前記第１画素及び前記第２画素にゲート信号を供給するゲート駆動部と、前記第１画素及び前記第２画素にデータ信号を供給するデータ駆動部と、前記表示板に光を照射する照明部とを有し、前記第１画素と前記第２画素は互いに異なる画像を表示する。【選択図】      図４
2008015529.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１面及び第２面を有し、前記第１面に画像を表示する複数の第１画素と、前記第２面に画像を表示する複数の第２画素とを含む表示板と、
前記第１画素及び前記第２画素にゲート信号を供給するゲート駆動部と、
前記第１画素及び前記第２画素にデータ信号を供給するデータ駆動部と、
前記表示板に光を照射する照明部とを有し、
前記第１画素と前記第２画素は互いに異なる画像を表示することを特徴とする表示装置。
【請求項２】
前記第１画素及び前記第２画素は、正立正像である画像を表示することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１画素及び前記第２画素は、交互に配列されることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記第１画素と接続される複数の第１ゲート線と、前記第２画素と接続される複数の第２ゲート線とをさらに有することを特徴とする請求項３に記載の表示装置。
【請求項５】
前記ゲート駆動部は、前記第１ゲート線にゲートオン電圧を印加する第１ゲート駆動回路と、
前記第２ゲート線にゲートオン電圧を印加する第２ゲート駆動回路とを含み、
前記第１ゲート駆動回路及び前記第２ゲート駆動回路は交互に前記ゲートオン電圧を印加することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記表示板は、前記第１画素及び前記第２画素と接続される複数のデータ線を含み、
前記データ駆動部は、前記データ線に第１画素用データ電圧及び第２画素用データ電圧を交互に印加することを特徴とする請求項５に記載の表示装置。
【請求項７】
前記第１画素は透過型画素電極を含み、前記第２画素は反射型画素電極を含むことを特徴とする請求項１乃至６のいずれか一項に記載の表示装置。
【請求項８】
前記第１画素及び前記第２画素は、前記ゲート信号によって前記データ信号を伝達するスイッチング素子と、前記データ電圧によって前記照明部からの光の偏光を変化させる液晶キャパシタとを各々含むことを特徴とする請求項７に記載の表示装置。
【請求項９】
互いに対向する第１面及び第２面を有する表示板と、
前記表示板の第１面から第２面に向かって光を照射する照明部とを有し、
前記表示板は、前記照明部からの光を透過してなる第１画像を前記第２面に表示し、前記照明部からの光を反射してなる前記第１画像とは異なる第２画像を前記第１面に表示することを特徴とする表示装置。
【請求項１０】
光を提供する照明部と、
共通電極と、
前記共通電極と対向する、透明な第１画素電極と、
前記第１画素電極と分離され、前記共通電極と対向し、反射性材質を含む第２画素電極と、
前記第１及び第２画素電極と前記共通電極との間に形成される液晶層とを有し、
前記照明部は、前記液晶層を中心に前記共通電極と同じ方向に配置されることを特徴とする液晶表示装置。
【請求項１１】
互いに対向する第１面及び第２面を有し、複数の画素を含む表示板と、
前記表示板の第１面に表示する第１画像信号及び前記表示板の第２面に表示する第２画像信号を生成する信号制御部と、
前記第１画像信号と前記第２画像信号を各々第１データ電圧と第２データ電圧に変換して互いに異なる画素に供給するデータ駆動部とを有することを特徴とする表示装置。
【請求項１２】
前記画素は行列状に配列されており、前記データ駆動部は前記第１データ電圧と前記第２データ電圧とを一つの画素行ごとに交互に供給することを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記信号制御部は、外部から入力された第１群の入力画像信号を記憶する第１記憶部と、
外部から入力された第２群の入力画像信号を記憶する第２記憶部とを含み、
前記第１画像信号は前記第１群の入力画像信号に基づいて生成され、
前記第２画像信号は前記第２群の入力画像信号に基づいて生成されることを特徴とする請求項１２に記載の表示装置。
【請求項１４】
前記第１及び第２記憶部は、記憶している前記第１群及び第２群の入力画像信号の一部ずつを交互に出力することを特徴とする請求項１３に記載の表示装置。
【請求項１５】
互いに平行に配置される第１及び第２ゲート線と、
前記第１及び第２ゲート線を横切るデータ線と、
前記第１ゲート線及び前記データ線と接続される第１薄膜トランジスタと、
前記第２ゲート線及び前記データ線と接続される第２薄膜トランジスタと、
前記第１薄膜トランジスタと接続される第１画素電極と、
前記第２薄膜トランジスタと接続され、反射電極を含む第２画素電極と、
前記第１及び第２画素電極と対向する共通電極と、
前記第１及び第２画素電極と前記共通電極との間に形成される液晶層とを有することを特徴とする液晶表示装置。
【請求項１６】
前記第１及び第２画素電極は、前記第１ゲート線と前記第２ゲート線との間に位置することを特徴とする請求項１５に記載の液晶表示装置。
【請求項１７】
前記第１及び第２画素電極は、前記データ線の方向に並んで配列されることを特徴とする請求項１６に記載の液晶表示装置。
【請求項１８】
前記第１及び第２画素電極と重畳する維持電極線をさらに有することを特徴とする請求項１７に記載の液晶表示装置。
【請求項１９】
前記反射電極と前記第２薄膜トランジスタとの間に形成される保護膜をさらに有し、
前記保護膜の表面は凹凸を有することを特徴とする請求項１６に記載の液晶表示装置。
【請求項２０】
前記第２画素電極は、前記反射電極の下に位置した透明電極をさらに含むことを特徴とする請求項１９に記載の液晶表示装置。
【請求項２１】
前記第１画素電極と前記第２画素電極は、互いに異なる画像情報から得たデータ電圧の供給を受けることを特徴とする請求項１６に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置及び液晶表示装置に関し、特に、両側面に互いに異なる画像を表示しながら、厚さの薄い表示装置及び液晶表示装置に関する。
【背景技術】
【０００２】
一般に、液晶表示装置は、画素電極及び共通電極など電場生成電極（ｆｉｅｌｄ  ｇｅｎｅｒａｔｉｎｇ  ｅｌｅｃｔｒｏｄｅ）が形成されている二枚の表示板と、その間に入っている液晶層とを含む液晶表示板組立体を含む。液晶表示装置は、電場生成電極に電圧を印加して液晶層に電場を生成し、これを通じて液晶層の液晶分子の方向を決定し、入射光の偏光を制御することによって画像を表示する。
【０００３】
液晶表示装置は、自ら発光できない受光型表示装置であるので、別途に具備されたバックライトユニット（ｂａｃｋｌｉｇｈｔ  ｕｎｉｔ）のランプから出る光を液晶層を通過させるか、または自然光など外部から入る光を液晶層を一旦通過させた後、再び反射させて液晶層を再度通過させる。
前者の場合を透過型（ｔｒａｎｓｍｉｓｓｉｖｅ）液晶表示装置といい、後者の場合を反射型（ｒｅｆｌｅｃｔｉｖｅ）液晶表示装置といい、後者の場合は主に中小型表示装置に用いられる。また、環境によってバックライトユニットを用いたり外部光を用いたりする半透過型または反射−透過型液晶表示装置が開発され、主に中小型表示装置に適用されている。
【０００４】
半透過型液晶表示装置の場合、各画素に電気的に互いに接続された透明電極と反射電極を備え、バックライトユニットから出る光は透明電極を通過させて表示に用い、バックライトユニットの反対側から入る外部光は反射電極に反射させて用いる。したがって、画像は常に液晶表示板組立体の一側面にだけ表示される。
そこで、この場合、他側面で液晶表示板組立体を見ると、左右がひっくり返った画像が示される。
【０００５】
一方、携帯電話などにおいて画像を両側面に表示しようとするときには、二つの液晶表示板組立体を重畳して二つの液晶表示板組立体の外側面だけを表示に用いる。したがって、両側に画像を表示することができるが、厚さが厚くなるという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は上記従来の液晶表示装置における問題点に鑑みてなされたものであって、本発明の目的は、両側面に互いに異なる画像を表示しながら、厚さの薄い表示装置及び液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた本発明による表示装置は、互いに対向する第１面及び第２面を有し、前記第１面に画像を表示する複数の第１画素と、前記第２面に画像を表示する複数の第２画素とを含む表示板と、前記第１画素及び前記第２画素にゲート信号を供給するゲート駆動部と、前記第１画素及び前記第２画素にデータ信号を供給するデータ駆動部と、前記表示板に光を照射する照明部とを有し、前記第１画素と前記第２画素は互いに異なる画像を表示することを特徴とする。
【０００８】
前記第１画素及び前記第２画素は、正立正像である画像を表示することが好ましい。
前記第１画素及び前記第２画素は、交互に配列されることが好ましい。
前記第１画素と接続される複数の第１ゲート線と、前記第２画素と接続される複数の第２ゲート線とをさらに有することが好ましい。
前記ゲート駆動部は、前記第１ゲート線にゲートオン電圧を印加する第１ゲート駆動回路と、前記第２ゲート線にゲートオン電圧を印加する第２ゲート駆動回路とを含み、前記第１ゲート駆動回路及び前記第２ゲート駆動回路は交互に前記ゲートオン電圧を印加することが好ましい。
【０００９】
前記表示板は、前記第１画素及び前記第２画素と接続される複数のデータ線を含み、前記データ駆動部は、前記データ線に第１画素用データ電圧及び第２画素用データ電圧を交互に印加することが好ましい。
前記第１画素は透過型画素電極を含み、前記第２画素は反射型画素電極を含むことが好ましい。
前記第１画素及び前記第２画素は、前記ゲート信号によって前記データ信号を伝達するスイッチング素子と、前記データ電圧によって前記照明部からの光の偏光を変化させる液晶キャパシタとを各々含むことが好ましい。
【００１０】
また、上記目的を達成するためになされた本発明による表示装置は、互いに対向する第１面及び第２面を有する表示板と、前記表示板の第１面から第２面に向かって光を照射する照明部とを有し、前記表示板は、前記照明部からの光を透過してなる第１画像を前記第２面に表示し、前記照明部からの光を反射してなる前記第１画像とは異なる第２画像を前記第１面に表示することを特徴とする。
【００１１】
また、上記目的を達成するためになされた本発明による表示装置は、光を提供する照明部と、共通電極と、前記共通電極と対向する、透明な第１画素電極と、前記第１画素電極と分離され、前記共通電極と対向し、反射性材質を含む第２画素電極と、前記第１及び第２画素電極と前記共通電極との間に形成される液晶層とを有し、前記照明部は、前記液晶層を中心に前記共通電極と同じ方向に配置されることを特徴とする。
【００１２】
また、上記目的を達成するためになされた本発明による表示装置は、互いに対向する第１面及び第２面を有し、複数の画素を含む表示板と、前記表示板の第１面に表示する第１画像信号及び前記表示板の第２面に表示する第２画像信号を生成する信号制御部と、前記第１画像信号と前記第２画像信号を各々第１データ電圧と第２データ電圧に変換して互いに異なる画素に供給するデータ駆動部とを有することを特徴とする。
【００１３】
前記画素は行列状に配列されており、前記データ駆動部は前記第１データ電圧と前記第２データ電圧とを一つの画素行ごとに交互に供給することが好ましい。
前記信号制御部は、外部から入力された第１群の入力画像信号を記憶する第１記憶部と、外部から入力された第２群の入力画像信号を記憶する第２記憶部とを含み、前記第１画像信号は前記第１群の入力画像信号に基づいて生成され、前記第２画像信号は前記第２群の入力画像信号に基づいて生成されることが好ましい。
前記第１及び第２記憶部は、記憶している前記第１群及び第２群の入力画像信号の一部ずつを交互に出力することが好ましい。
【００１４】
上記目的を達成するためになされた本発明による液晶表示装置は、互いに平行に配置される第１及び第２ゲート線と、前記第１及び第２ゲート線を横切るデータ線と、前記第１ゲート線及び前記データ線と接続される第１薄膜トランジスタと、前記第２ゲート線及び前記データ線と接続される第２薄膜トランジスタと、前記第１薄膜トランジスタと接続される第１画素電極と、前記第２薄膜トランジスタと接続され、反射電極を含む第２画素電極と、前記第１及び第２画素電極と対向する共通電極と、前記第１及び第２画素電極と前記共通電極との間に形成される液晶層とを有することを特徴とする。
【００１５】
前記第１及び第２画素電極は、前記第１ゲート線と前記第２ゲート線との間に位置することが好ましい。
前記第１及び第２画素電極は、前記データ線の方向に並んで配列されることが好ましい。
前記第１及び第２画素電極と重畳する維持電極線をさらに有することが好ましい。
前記反射電極と前記第２薄膜トランジスタとの間に形成される保護膜をさらに有し、前記保護膜の表面は凹凸を有することが好ましい。
前記第２画素電極は、前記反射電極の下に位置した透明電極をさらに含むことが好ましい。
前記第１画素電極と前記第２画素電極は、互いに異なる画像情報から得たデータ電圧の供給を受けることが好ましい。
【発明の効果】
【００１６】
本発明に係る表示装置及び液晶表示装置によれば、液晶表示装置に透過型によって駆動される画素と反射型によって駆動される画素とを備えて独立的に駆動させることにより、表示板の両面に互いに異なる正立正像である画像を実現することができるという効果がある。また、二つの画素が維持電極を共有することによって透過率を確保することができるという効果がある。
【発明を実施するための最良の形態】
【００１７】
次に、本発明に係る表示装置及び液晶表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。
【００１８】
図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分については同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとするとき、これは他の部分の“すぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上”にあるとするときには、中間に他の部分がないことを意味する。
【００１９】
次に、本発明の実施形態による表示装置について、添付した図面を参照して詳細に説明する。
図１は、本発明の一実施形態による液晶表示装置のブロック図であり、図２は本発明の一実施形態による液晶表示装置における一つの画素の等価回路図である。
図１に示すように、本発明の一実施形態による液晶表示装置は、液晶表示板組立体（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｐａｎｅｌ  ａｓｓｅｍｂｌｙ）３００、ゲート駆動部４００、データ駆動部５００、階調電圧生成部８００、照明部（バックライトユニット）９００、及び信号制御部６００を含む。
【００２０】
液晶表示板組立体３００は、等価回路から見れば、複数の信号線Ｇ１〜Ｇ２ｎ及びＤ１〜Ｄｍと、これらに接続され、ほぼ行列状に配列された複数対の第１及び第２画素ＰＸａ、ＰＸｂとを含む。一方、図２に示す構造から見れば、液晶表示板組立体３００は、互いに対向する下部及び上部表示板１００、２００と、その間に入っている液晶層３とを含む。
信号線Ｇ１〜Ｇ２ｎ、Ｄ１〜Ｄｍは、ゲート信号（“走査信号”とも言う）を伝達する複数対の第１及び第２ゲート線（Ｇ１〜Ｇ２ｎ）と、データ電圧を伝達する複数のデータ線Ｄ１〜Ｄｍとを含む。ゲート線（Ｇ１〜Ｇ２ｎ）はほぼ行方向にのび、互いにほとんど平行であり、データ線Ｄ１〜Ｄｍはほぼ列方向にのび、互いにほとんど平行である。
【００２１】
第１画素ＰＸａと第２画素ＰＸｂは、液晶表示板組立体３００の各々反対側面に画像を表示する。例えば、第１画素ＰＸａが液晶表示板組立体３００の後面に画像を表示すれば、第２画素ＰＸｂは前面に画像を表示し、その反対の場合もある。
一対をなす第１及び第２画素ＰＸａ、ＰＸｂは、一対のゲート線（ＧＬａ、ＧＬｂ）に互いに対応するように接続されており、一つのデータ線ＤＬに同時に接続されている。各画素（ＰＸａ、ＰＸｂ）は、信号線（ＧＬａ、ＧＬｂ）、ＤＬに接続されたスイッチング素子（Ｑａ、Ｑｂ）と、これに接続された液晶キャパシタ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｃａｐａｃｉｔｏｒ）（Ｃｌｃａ、Ｃｌｃｂ）と、ストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）とを含む。
【００２２】
スイッチング素子（Ｑａ、Ｑｂ）は、下部表示板１００に備えられている薄膜トランジスタなどの三端子素子であって、その制御端子はゲート線（ＧＬａ、ＧＬｂ）と接続されており、入力端子はデータ線ＤＬと接続されており、出力端子は液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）及びストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）と接続されている。
液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）は、下部表示板１００の第１及び第２画素電極１９１ａ、１９１ｂと上部表示板２００の共通電極２７０とを二つの端子とし、二つの電極（１９１ａ、１９１ｂ、２７０）の間の液晶層３は誘電体として機能する。
【００２３】
画素電極（１９１ａ、１９１ｂ）はスイッチング素子（Ｑａ、Ｑｂ）と接続され、共通電極２７０は上部表示板２００の全面に形成されており、共通電圧Ｖｃｏｍの印加を受ける。図２とは異なって、共通電極２７０が下部表示板１００に備えられる場合もあり、この際には二つの電極（１９１ａ、１９１ｂ、２７０）のうちの少なくとも一つを線状または棒状に作ることができる。第１画素電極１９１ａは透明な透過型電極であり、第２画素電極１９１ｂは反射型電極であり得る。
【００２４】
液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）の補助的な役割を果たすストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）は、下部表示板１００に具備された別個の信号線（図示せず）と画素電極（１９１ａ、１９１ｂ）とが絶縁体を間に置いて重畳してなり、この別個の信号線には共通電圧Ｖｃｏｍなどの決められた電圧が印加される。
【００２５】
一方、色表示を実現するためには、各画素ＰＸａ、ＰＸｂが基本色（ｐｒｉｍａｒｙ  ｃｏｌｏｒ）のうちの一つを固有に表示したり（空間分割）、各画素ＰＸａ、ＰＸｂが時間によって交互に基本色を表示するように（時間分割）して、これら基本色の空間的、時間的合計によって所望の色相が認識されるようにする。基本色の例としては赤色、緑色、青色など三原色がある。図２は、空間分割の一例として、一対の画素ＰＸａ、ＰＸｂが一対の画素電極（１９１ａ、１９１ｂ）に対応する上部表示板２００の領域に基本色のうちの一つを示すカラーフィルタ２３０を備えることを示している。図２とは異なって、カラーフィルタ２３０は下部表示板１００の画素電極（１９１ａ、１９１ｂ）の上のまたは下に設けることもできる。
【００２６】
液晶表示板組立体３００の外側面には、光を偏光させる少なくとも一つの偏光子（図示せず）が付着されている。
このように、第１画素ＰＸａと第２画素ＰＸｂは、行が交互に配置されてもよく、隣接した列の第１画素ＰＸａと第２画素ＰＸｂは、その配置順序が反対であってもよい。
【００２７】
以下、本発明の一実施形態による液晶表示板組立体３００の詳細構造について、図３〜図５を参照して詳細に説明する。
図３は本発明の一実施形態による液晶表示板組立体の配置図であり、図４は図３の液晶表示板組立体のＩＶ−ＩＶ線に沿った断面図であり、図５は図３の液晶表示板組立体のＶ−Ｖ線に沿った断面図である。
本実施形態による液晶表示板組立体３００は、互いに対向する下部表示板（以下、薄膜トランジスタ表示板と記す）１００と上部表示板（以下、共通電極表示板と記す）２００、及び二つの表示板（１００、２００）の間に入っている液晶層３を含む。
【００２８】
まず、薄膜トランジスタ表示板１００について説明する。
透明なガラスまたはプラスチックなどで作られた絶縁基板１１０の上に複数対の第１及び第２ゲート線（ｇａｔｅ  ｌｉｎｅ）１２１ａ、１２１ｂ、及び複数の維持電極線（ｓｔｏｒａｇｅ  ｅｌｅｃｔｒｏｄｅ  ｌｉｎｅ）１３１が形成されている。
第１及び第２ゲート線１２１ａ、１２１ｂは、主に横方向にのびて交互に配置されている。第１ゲート線１２１ａは、下に突出した複数の第１ゲート電極１２４ａ、及び他の層または外部駆動回路との接続のための広い端部１２９ａを含み、第２ゲート線１２１ｂは第１ゲート線１２１ａの下方向に位置し、上に突出した複数の第２ゲート電極１２４ｂ、及び他の層または外部駆動回路との接続のための広い端部１２９ｂを含む。
【００２９】
ゲート信号を生成するゲート駆動回路（図示せず）は、絶縁基板１１０の上に付着されるフレキシブル印刷回路フィルム（図示せず）の上に装着してもよく、絶縁基板１１０の上に直接装着してもよく、絶縁基板１１０に集積させてもよい。ゲート駆動回路が絶縁基板１１０の上に集積される場合、ゲート線（１２１ａ、１２１ｂ）が延長されてこれと直接接続され得る。
【００３０】
維持電極線１３１は、所定の電圧の印加を受け、ゲート線（１２１ａ、１２１ｂ）に対してほとんど平行にのびる。各維持電極線１３１は、第１ゲート線１２１ａと第２ゲート線１２１ｂとの間に位置し、下側に位置した第２ゲート線１２１ｂに近い。維持電極線１３１は上に突出した突出部（ｐｒｏｊｅｃｔｉｏｎ）１３７、１３８を含む。しかし、維持電極線１３１の形状及び配置は多様に変更できる。
【００３１】
ゲート線（１２１ａ、１２１ｂ）及び維持電極線１３１は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタニウム（Ｔｉ）などで作ることができる。しかし、これらは、物理的性質の異なる二つの導電膜（図示せず）を含む多重膜構造を有することもできる。
【００３２】
このうちの一つの導電膜は、信号遅延や電圧降下を減らすことができるように比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の低い金属、例えば、アルミニウム系金属、銀系金属、銅系金属などで作られる。これとは異なって、他の導電膜は、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）との物理的、化学的、電気的接触特性に優れた物質、例えば、モリブデン系金属、クロム、タンタル、チタニウムなどで作られる。このような組み合わせの良い例としては、クロム下部膜とアルミニウム（合金）上部膜、及びアルミニウム（合金）下部膜とモリブデン（合金）上部膜がある。しかし、ゲート線（１２１ａ、１２１ｂ）及び維持電極線１３１はその他にも多様な金属または導電体で作ることができる。
ゲート線（１２１ａ、１２１ｂ）及び維持電極線１３１の側面は絶縁基板１１０の面に対し傾斜しており、その傾斜角は約３０゜〜約８０゜であることが好ましい。
【００３３】
ゲート線（１２１ａ、１２１ｂ）及び維持電極線１３１の上には、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などで作られたゲート絶縁膜（ｇａｔｅ  ｉｎｓｕｌａｔｉｎｇ  ｌａｙｅｒ）１４０が形成されている。
ゲート絶縁膜１４０の上には水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）（非晶質シリコンは、略してａ−Ｓｉと記す）または多結晶シリコン（ｐｏｌｙｓｉｌｉｃｏｎ）などで作られた複数の第１及び第２島型半導体１５４ａ、１５４ｂが形成されている。第１及び第２島型半導体１５４ａ、１５４ｂはそれぞれのゲート電極（１２４ａ、１２４ｂ）の上に位置する。
【００３４】
第１島型半導体１５４ａの上には、複数対の第１島型オーミックコンタクト部材（ｏｈｍｉｃｃｏｎｔａｃｔ）１６３ａ、１６５ａが形成されており、第２島型半導体１５４ｂの上には複数対の第２島型オーミックコンタクト部材１６３ｂ、１６５ｂが形成されている。オーミックコンタクト部材（１６３ａ、１６３ｂ、１６５ａ、１６５ｂ）は、リンなどのｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質、またはシリサイド（ｓｉｌｉｃｉｄｅ）で作ることができる。
島型半導体（１５４ａ、１５４ｂ）とオーミックコンタクト部材（１６３ａ、１６３ｂ、１６５ａ、１６５ｂ）の側面も絶縁基板１１０の面に対し傾斜しており、傾斜角は３０゜〜８０゜程度である。
【００３５】
オーミックコンタクト部材（１６３ａ、１６３ｂ、１６５ａ、１６５ｂ）及びゲート絶縁膜１４０の上には、複数のデータ線（ｄａｔａ  ｌｉｎｅ）１７１と、複数の第１及び第２ドレイン電極（ｄｒａｉｎ  ｅｌｅｃｔｒｏｄｅ）１７５ａ、１７５ｂとが形成されている。
データ線１７１はデータ信号を伝達し、主に縦方向にのびてゲート線（１２１ａ、１２１ｂ）及び維持電極線１３１と交差する。各データ線１７１は、ゲート電極（１２４ａ、１２４ｂ）に向かってのびた複数の第１及び第２ソース電極（ｓｏｕｒｃｅ  ｅｌｅｃｔｒｏｄｅ）１７３ａ、１７３ｂと、他の層または外部駆動回路との接続のために面積の広い端部１７９とを含む。
【００３６】
データ信号を生成するデータ駆動回路（図示せず）は、絶縁基板１１０の上に付着されるフレキシブル印刷回路フィルム（図示せず）の上に装着してもよく、絶縁基板１１０の上に直接装着してもよく、絶縁基板１１０に集積させてもよい。データ駆動回路が絶縁基板１１０の上に集積される場合、データ線１７１が延長されてこれと直接接続され得る。
【００３７】
第１及び第２ドレイン電極１７５ａ、１７５ｂはデータ線１７１と分離されており、各々第１及び第２ゲート電極１２４ａ、１２４ｂを中心に第１及び第２ソース電極１７３ａ、１７３ｂと対向する。各ドレイン電極１７５ａ、１７５ｂは、広い拡張部１７７ａ、１７７ｂを有する一端部と、棒状の他端部とを含む。広い拡張部１７７ａ、１７７ｂは維持電極線１３１と重畳し、棒状の端部はソース電極（１７３ａ、１７３ｂ）と対向する。
【００３８】
一つのゲート電極（１２４ａ、１２４ｂ）、一つのソース電極（１７３ａ、１７３ｂ）、及び一つのドレイン電極（１７５ａ、１７５ｂ）は、島型半導体（１５４ａ、１５４ｂ）と共に一つの薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）をなし、薄膜トランジスタのチャネル（ｃｈａｎｎｅｌ）は、ソース電極（１７３ａ、１７３ｂ）とドレイン電極（１７５ａ、１７５ｂ）との間の島型半導体（１５４ａ、１５４ｂ）に形成される。
【００３９】
データ線１７１及びドレイン電極（１７５ａ、１７５ｂ）は、モリブデン、クロム、タンタル及びチタニウムなど耐火性金属（ｒｅｆｒａｃｔｏｒｙ  ｍｅｔａｌ）またはこれらの合金で作ることが好ましく、耐火性金属膜（図示せず）と低抵抗導電膜（図示せず）を含む多重膜構造を有してもよい。多重膜構造の例としては、クロムまたはモリブデン（合金）の下部膜とアルミニウム（合金）の上部膜の二重膜、モリブデン（合金）の下部膜とアルミニウム（合金）の中間膜とモリブデン（合金）の上部膜の三重膜がある。しかし、データ線１７１及びドレイン電極（１７５ａ、１７５ｂ）はその他にも多様な金属または導電体で作ることができる。
【００４０】
データ線１７１及びドレイン電極（１７５ａ、１７５ｂ）は、耐火性金属の下部膜（図示せず）と低抵抗の上部膜（図示せず）を含む二重膜構造や、上述した種々の物質で作られた単一膜構造を有することができる。二重膜構造の例としては、クロムまたはモリブデン（合金）の下部膜とアルミニウム（合金）の上部膜がある。しかし、データ線１７１及びドレイン電極（１７５ａ、１７５ｂ）はその他にも多様な金属または導電体で作ることができる。
データ線１７１及びドレイン電極（１７５ａ、１７５ｂ）も、その側面が絶縁基板１１０面に対し３０゜〜８０゜程度の傾斜角で傾斜していることが好ましい。
【００４１】
オーミックコンタクト部材１６３ａ、１６３ｂ、１６５ａ、１６５ｂは、その下の島型半導体（１５４ａ、１５４ｂ）とその上のデータ線１７１及びドレイン電極（１７５ａ、１７５ｂ）との間にだけ存在し、これらの間の接触抵抗を低くする。島型半導体（１５４ａ、１５４ｂ）には、ソース電極（１７３ａ、１７３ｂ）とドレイン電極（１７５ａ、１７５ｂ）との間をはじめとして、データ線１７１及びドレイン電極（１７５ａ、１７５ｂ）によって覆われずに露出した部分がある。
【００４２】
データ線１７１、ドレイン電極（１７５ａ、１７５ｂ）、及び露出した島型半導体１５４の部分上には保護膜（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）１８０が形成されている。保護膜１８０は、窒化ケイ素や酸化ケイ素などの無機絶縁物で作られた下部保護膜１８０ｐと、有機絶縁物で作られた上部保護膜１８０ｑとを含む。上部保護膜１８０ｑは４．０以下の誘電率を有することが好ましく、感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有してもよくその表面には凹凸が形成されている。しかし、保護膜１８０は、無機絶縁物または有機絶縁物などで作られた単一膜構造を有してもよい。
【００４３】
保護膜１８０には、データ線１７１の端部１７９と第１及び第２ドレイン電極１７５ａ、１７５ｂとを各々露出する複数のコンタクトホール（ｃｏｎｔａｃｔ  ｈｏｌｅ）１８２、１８５ａ、１８５ｂが形成されており、保護膜１８０とゲート絶縁膜１４０には、ゲート線（１２１ａ、１２１ｂ）の端部１２９ａ、１２９ｂを露出する複数のコンタクトホール１８１ａ、１８１ｂが形成されている。
保護膜１８０の上には、複数対の第１及び第２画素電極１９１ａ、１９１ｂ及び複数のコンタクト補助部材（ｃｏｎｔａｃｔ  ａｓｓｉｓｔａｎｔ）８１ａ、８１ｂ、８２が形成されている。
【００４４】
第１画素電極１９１ａと第２画素電極１９１ｂは保護膜１８０の凹凸に沿って屈曲しており、互いに分離されている。第２画素電極１９１ｂは、透明電極１９２及びその上の反射電極１９４を含む。透明電極１９２は省略できる。
第１画素電極１９１ａと透明電極１９２はＩＴＯまたはＩＺＯなどの透明な導電物質で作られ、反射電極１９４は、アルミニウム、銀、クロムまたはその合金などの反射性金属で作られる。しかし、反射電極１９４は、アルミニウム、銀またはその合金など低抵抗反射性の上部膜（図示せず）と、モリブデン系金属、クロム、タンタル及びチタニウムなどのＩＴＯまたはＩＺＯと接触特性の良い下部膜（図示せず）の二重膜構造を有してもよい。
【００４５】
第１画素電極１９１ａは、コンタクトホール１８５ａを通じて第１ドレイン電極１７５ａと物理的・電気的に接続されており、第１ドレイン電極１７５ａからデータ電圧の印加受ける。第２画素電極１９１ｂはコンタクトホール１８５ｂを通じて第２ドレイン電極１７５ｂと物理的・電気的に接続されており、第２ドレイン電極１７５ｂからデータ電圧の印加受ける。
データ電圧が印加された第１及び第２画素電極１９１ａ、１９１ｂは、共通電圧（ｃｏｍｍｏｎ  ｖｏｌｔａｇｅ）の印加を受ける共通電極表示板２００の共通電極（ｃｏｍｍｏｎ  ｅｌｅｃｔｒｏｄｅ）２７０と共に電場を生成することによって、二つの電極（１９１ａ、１９１ｂ、２７０）の間の液晶層３の液晶分子の方向を各々決定する。このように決定された液晶分子の方向によって、液晶層３を通過する光の偏光が変わる。第１及び第２画素電極１９１ａ、１９１ｂと共通電極２７０は液晶キャパシタを構成し、薄膜トランジスタがターンオフされた後にも印加された電圧を維持する。
【００４６】
薄膜トランジスタ表示板１００、共通電極表示板２００、及び液晶層３などを含む半透過型液晶表示板組立体３００は、第１画素電極１９１ａ及び第２画素電極１９１ｂによって各々定義される透過領域及び反射領域に区切ることができる。
透過領域においては、液晶表示板組立体３００の前面、つまり、共通電極表示板２００側に入射した光が液晶層３を通過して、後面、つまり、薄膜トランジスタ表示板１００側に出射することによって表示を行う。反射領域においては、前面に入射した光が液晶層３に入った後、第２画素電極１９１ｂにより反射されて液晶層３を再び通過して前面に出射することによって表示を行う。このとき、第２画素電極１９１ｂの屈曲は光の反射効率を高める。
【００４７】
第１及び第２画素電極１９１ａ、１９１ｂ及びこれらと接続された第１及び第２ドレイン電極１７５ａ、１７５ｂの拡張部１７７ａ、１７７ｂは、突出部１３７をはじめとする維持電極線１３１と重畳し、液晶キャパシタの電圧維持能力を強化するストレージキャパシタを構成する。このとき、維持電極線１３１の一部は第１ドレイン電極１７５ａの拡張部１７７ａと重畳し、他の一部は第２ドレイン電極１７５ｂの拡張部１７７ｂと重畳する。このように、第１画素電極１９１ａまたは第２画素電極１９１ｂを有する２つの画素（ＰＸａ、ＰＸｂ）のストレージキャパシタを一つの維持電極線１３１を通じて形成することによって、透過率を確保することができる。
【００４８】
コンタクト補助部材８１ａ、８１ｂ、８２は、各々コンタクトホール１８１ａ、１８１ｂ、１８２を通じてゲート線（１２１ａ、１２１ｂ）の端部１２９ａ、１２９ｂ及びデータ線１７１の端部１７９と接続される。コンタクト補助部材８１ａ、８１ｂ、８２は、ゲート線（１２１ａ、１２１ｂ）の端部１２９ａ、１２９ｂ及びデータ線１７１の端部１７９と外部装置との接着性を補完し、これらを保護する。
【００４９】
次に、共通電極表示板２００について説明する。
透明なガラスまたはプラスチックなどで作られた絶縁基板２１０の上に遮光部材（ｌｉｇｈｔ  ｂｌｏｃｋｉｎｇ  ｍｅｍｂｅｒ）２２０が形成されている。遮光部材２２０はブラックマトリックス（ｂｌａｃｋ  ｍａｔｒｉｘ）ともいい、第１画素電極１９１ａ及び第２画素電極１９１ｂと対向する複数の開口領域を定義する一方、第１画素電極１９１ａと第２画素電極１９１ｂとの間の光漏れを防止する。
【００５０】
絶縁基板２１０の上には、また、複数のカラーフィルタ（ｃｏｌｏｒ  ｆｉｌｔｅｒ）２３０が形成されており、遮光部材２２０によって取り囲まれた開口領域の内にほとんど入るように配置されている。カラーフィルタ２３０は、第１画素電極１９１ａ及び第２画素電極１９１ｂに沿って縦方向に長くのび、帯（ｓｔｒｉｐｅ）状をなすことができる。
各カラーフィルタ２３０は、赤色、緑色及び青色の三原色など基本色のうちの一つを表示することができる。
【００５１】
カラーフィルタ２３０及び遮光部材２２０の上には蓋膜（ｏｖｅｒｃｏａｔ）２５０が形成されている。蓋膜２５０は（有機）絶縁物で作ることができ、カラーフィルタ２３０を保護し、カラーフィルタ２３０が露出することを防止し、平坦面を提供する。蓋膜２５０は省略できる。
蓋膜２５０の上には共通電極２７０が形成されている。共通電極２７０はＩＴＯやＩＺＯなどの透明な導電体で作ることが好ましい。
【００５２】
表示板（１００、２００）の内側面の上には液晶層３を配向するための配向膜（ａｌｉｇｎｍｅｎｔ  ｌａｙｅｒ）（図示せず）が塗布されており、表示板（１００、２００）の内側または外側面には一つ以上の偏光子（ｐｏｌａｒｉｚｅｒ）（図示せず）が備えられている。
液晶層３は、垂直配向または水平配向されていることができる。
【００５３】
液晶表示板組立体３００は、また、薄膜トランジスタ表示板１００と共通電極表示板２００を支えて両者に間隙を作る複数の弾性間隔材（ｓｐａｃｅｒ）（図示せず）をさらに含む。
液晶表示板組立体３００は、また、薄膜トランジスタ表示板１００と共通電極表示板２００とを結合する密封材（ｓｅａｌａｎｔ）（図示せず）をさらに含むことができる。密封材は共通電極表示板２００の周縁に位置する。
【００５４】
再び図１を参照すれば、階調電圧生成部８００は、画素（ＰＸａ、ＰＸｂ）の透過率に関する二組の階調電圧集合（または基準階調電圧集合）を生成する。二組のうちの一組は共通電圧Ｖｃｏｍに対して正の値を有し、他の一組は負の値を有する。
ゲート駆動部４００は第１及び第２ゲート駆動回路４００Ｌ、４００Ｒを含み、それぞれのゲート駆動回路（４００Ｌ、４００Ｒ）は液晶表示板組立体３００のゲート線Ｇ１〜Ｇ２ｎと接続され、ゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆとの組み合わせからなるゲート信号をゲート線Ｇ１〜Ｇ２ｎに印加する。
【００５５】
第１ゲート駆動回路４００Ｌは液晶表示板組立体３００の左側周縁付近に位置し、第１画素ＰＸａと接続されている第１ゲート線Ｇ２ｊ−１（ｊ＝１、２、…ｎ）（図２のＧＬａ）にゲート信号を印加し、第２ゲート駆動回路４００Ｒは液晶表示板組立体３００の右側周縁付近に位置し、第２画素ＰＸｂと接続されている第２ゲート線Ｇ２ｊ（図２のＧＬｂ）にゲート信号を印加する。第１ゲート駆動回路４００Ｌ及び第２ゲート駆動回路４００Ｒは、液晶表示板組立体３００の最も上側に位置したゲート線からゲートオン電圧Ｖｏｎを印加し始め、互いに交互にゲートオン電圧Ｖｏｎを出力する。
【００５６】
これとは異なって、ゲート駆動部４００は一つのゲート駆動回路からなることができ、第１ゲート線Ｇ２ｊ−１と第２ゲート線Ｇ２ｊに順次にゲートオン電圧Ｖｏｎを出力することができる。
データ駆動部５００は、液晶表示板組立体３００のデータ線Ｄ１〜Ｄｍと接続されており、階調電圧生成部８００からの階調電圧を選択し、これをデータ電圧としてデータ線Ｄ１〜Ｄｍに印加する。
【００５７】
照明部９００は、図４に示すように、液晶表示板組立体３００の薄膜トランジスタ表示板１００より共通電極表示板２００側に近く位置し、共通電極表示板２００側から薄膜トランジスタ表示板１００側に光を照射する。照明部９００は、光を生成する光源９１０、光源から生成された光を液晶表示板組立体３００側に誘導及び拡散する導光板９２０、及び光学シート９３０などを含むことができる。導光板９２０は共通電極表示板２００と同様の外形を有することができ、光学シート９３０は導光板９２０と共通電極表示板２００との間に位置することができる。光源９１０としては、蛍光ランプや発光ダイオード（ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ、ＬＥＤ）などを用いることができ、導光板９２０の側面に配置してもよい。
【００５８】
信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などを制御する。信号制御部６００は、外部から印加される入力画像信号Ｒ、Ｇ、Ｂを処理する信号処理部６５０をさらに含む。
【００５９】
次に、図６を参照して信号処理部６５０について詳細に説明する。
図６は本発明の一実施形態による信号処理部のブロック図である。
図６を参照すれば、本発明の一実施形態による信号処理部６５０は、第１記憶部６５１、第２記憶部６５３、及び信号整列部６５５を含み、入力画像信号Ｒ、Ｇ、Ｂに基づいてデジタル出力画像信号ＤＡＴを生成する。
【００６０】
第１及び第２記憶部６５１、６５３は、各々１フレームの画像信号Ｒ、Ｇ、Ｂを記憶するメモリ（Ｍｅｍｏｒｙ）を含む。第１及び第２記憶部６５１、６５３は、前面表示用の入力画像信号Ｒ、Ｇ、Ｂと後面表示用の入力画像信号Ｒ、Ｇ、Ｂとを１フレームずつ交互に受信する。第１記憶部６５１が前面表示用の入力画像信号Ｒ、Ｇ、Ｂを受信し、第２記憶部６５２が後面表示用の入力画像信号Ｒ、Ｇ、Ｂを受信してもよく、その反対の場合もある。このとき、前面表示用の入力画像信号Ｒ、Ｇ、Ｂは第２画素ＰＸｂ、つまり、図３〜図５において第２画素電極１９１ｂと関連したものであり、後面表示用入力画像信号Ｒ、Ｇ、Ｂは第１画素ＰＸａ、つまり、図３〜図５において第１画素電極１９１ａと関連したものである。
【００６１】
信号整列部６５５は、各記憶部（６５１、６５３）に記憶されている入力画像信号Ｒ、Ｇ、Ｂが液晶表示板組立体３００の前面に対する信号であるか後面に対する信号であるかを判断し、一つの画素行に対する入力画像信号Ｒ、Ｇ、Ｂを第１及び第２記憶部６５１、６５３から交互に読み出す。
このような信号整列部６５５は、第１及び第２記憶部６５１、６５３から読み出された入力画像信号Ｒ、Ｇ、Ｂを読み出した順に交互に出力し、このように出力される画像信号がデジタル出力画像信号ＤＡＴとなる。
【００６２】
これとは異なって、入力画像信号Ｒ、Ｇ、Ｂが前面表示用であるか後面表示用であるかが決められていない状態で第１及び第２記憶部６５１、６５３に入力されることがあり、この場合、信号整列部６５５は、第１及び第２記憶部６５１、６５３のうちの一方に記憶された入力画像信号Ｒ、Ｇ、Ｂを前面表示用と、他方に記憶された入力画像信号Ｒ、Ｇ、Ｂを後面表示用と決めて出力することができる。
【００６３】
このような駆動装置（４００、５００、６００、８００）各々は、少なくとも一つの集積回路チップの形態で液晶表示板組立体３００の上に直接設置されてもよく、フレキシブル印刷回路フィルム（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｆｉｌｍ）（図示せず）の上に装着されてＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）の形態で液晶表示板組立体３００に設置してもよく、別途の印刷回路基板（ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔｂｏａｒｄ）（図示せず）の上に装着してもよい。これとは異なって、これら駆動装置（４００、５００、６００、８００）が信号線（Ｇ１〜Ｇ２ｎ、Ｄ１〜Ｄｍ）及び薄膜トランジスタスイッチング素子（Ｑａ、Ｑｂ）などと共に液晶表示板組立体３００に集積させてもよい。また、駆動装置（４００、５００、６００、８００）は単一チップで集積でき、この場合、これらのうちの少なくとも一つまたはこれらをなす少なくとも一つの回路素子が単一チップの外側にあってもよい。
【００６４】
次に、このような液晶表示装置の動作について詳細に説明する。
信号制御部６００は、外部のグラフィック制御器（図示せず）から入力画像信号Ｒ、Ｇ、Ｂ及びその表示を制御する入力制御信号を受信する。入力画像信号Ｒ、Ｇ、Ｂは各画素ＰＸａ、ＰＸｂの輝度（ｌｕｍｉｎａｎｃｅ）情報を含んでおり、輝度は決められた数、例えば、１０２４（＝２１０）、２５６（＝２８）または６４（＝２６）個の階調（ｇｒａｙ）を有している。入力制御信号の例としては、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、メインクロックＭＣＬＫ、及びデータイネーブル信号ＤＥなどがある。
【００６５】
信号制御部６００は、入力画像信号Ｒ、Ｇ、Ｂと入力制御信号に基づいて入力画像信号Ｒ、Ｇ、Ｂを液晶表示板組立体３００の動作条件に合うように適切に処理してデジタル出力画像信号ＤＡＴを生成し、ゲート制御信号ＣＯＮＴ１及びデータ制御信号ＣＯＮＴ２などを生成した後、ゲート制御信号ＣＯＮＴ１をゲート駆動部４００に送信し、データ制御信号ＣＯＮＴ２とデジタル出力画像信号ＤＡＴをデータ駆動部５００に送信する。
ゲート制御信号ＣＯＮＴ１は、走査の開始を指示する走査開始信号ＳＴＶと、ゲートオン電圧Ｖｏｎの出力周期を制御する少なくとも一つのクロック信号とを含む。ゲート制御信号ＣＯＮＴ１は、また、ゲートオン電圧Ｖｏｎの持続時間を限定する出力イネーブル信号ＯＥをさらに含むことができる。
【００６６】
データ制御信号ＣＯＮＴ２は、一つの行の画素（ＰＸａ、ＰＸｂ）に対するデジタル出力画像信号ＤＡＴの伝送開始を知らせる水平同期開始信号ＳＴＨ、データ線Ｄ１〜Ｄｍにアナログデータ電圧の印加を指示するロード信号ＬＯＡＤ、及びデータクロック信号ＨＣＬＫを含む。データ制御信号ＣＯＮＴ２は、また、共通電圧Ｖｃｏｍに対するアナログデータ電圧の電圧極性（以下、“共通電圧に対するデータ電圧の極性”を略して“データ電圧の極性”という）を反転させる反転信号ＲＶＳをさらに含むことができる。
【００６７】
信号制御部６００からのデータ制御信号ＣＯＮＴ２によって、データ駆動部５００は一つの行の画素（ＰＸａ、ＰＸｂ）に対するデジタル出力画像信号ＤＡＴを受信し、各デジタル出力画像信号ＤＡＴに対応する階調電圧を選択することによってデジタル出力画像信号ＤＡＴをアナログデータ電圧に変換した後、これを対応するデータ線Ｄ１〜Ｄｍに印加する。
【００６８】
ゲート駆動部４００は、信号制御部６００からのゲート制御信号ＣＯＮＴ１によってゲートオン電圧Ｖｏｎをゲート線Ｇ１〜Ｇ２ｎに印加し、このゲート線Ｇ１〜Ｇ２ｎに接続されたスイッチング素子（Ｑａ、Ｑｂ）をターンオンさせる。そうすると、データ線Ｄ１〜Ｄｍに印加されたデータ電圧がターンオンされたスイッチング素子（Ｑａ、Ｑｂ）を通じて対応する画素（ＰＸａ、ＰＸｂ）に印加される。
【００６９】
このとき、第１ゲート駆動回路４００Ｌと第２ゲート駆動回路４００Ｒとは交互にゲートオン電圧Ｖｏｎを印加し、これによって第１画素ＰＸａと第２画素ＰＸｂとが交互にデータ電圧の印加を受ける。画素（ＰＸａ、ＰＸｂ）に印加されたデータ電圧と共通電圧Ｖｃｏｍとの差は液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）の充電電圧、つまり、画素電圧として現れる。液晶分子は画素電圧の大きさによってその配列を異にし、そのため液晶層３を通過する光の偏光が変化する。このような偏光の変化は表示板組立体３００に付着された偏光子によって光の透過率の変化として現れ、これによって画素（ＰＸａ、ＰＸｂ）はデジタル出力画像信号ＤＡＴの階調が示す輝度を表示する。
【００７０】
前述したように、第１画素ＰＸａは液晶表示板組立体３００の後面に画像を表示し、第２画素ＰＸｂは液晶表示板組立体３００の前面に画像を表示する。
２水平周期［１水平周期は、水平同期信号Ｈｓｙｎｃ及びデータイネーブル信号ＤＥの一周期と同一である］を単位としてこのような過程を繰り返すことにより、全てのゲート線Ｇ１〜Ｇ２ｎに対して順次にゲートオン電圧Ｖｏｎを印加し、全ての画素（ＰＸａ、ＰＸｂ）にデータ電圧を印加して、１フレーム（ｆｒａｍｅ）の前面用画像と１フレームの後面用画像を表示する。
したがって、２つの異なる種類の画素（ＰＸａ、ＰＸｂ）が互いに異なる正立正像の画像を液晶表示板組立体３００の前面及び後面に表示することができる。前面と後面の画像は、その大きさが同一でないことがあり、これは設計によって多様にしてもよい。
【００７１】
１フレームが終了すれば、次のフレームが開始し、各画素（ＰＸａ、ＰＸｂ）に印加されるデータ電圧の極性が直前フレームにおける極性と反対になるようにデータ駆動部５００に印加される反転信号ＲＶＳの状態が制御される（“フレーム反転”）。このとき、１フレームの内でも反転信号ＲＶＳの特性によって、一つのデータ線を通じて流れるデータ電圧の極性が変わるか（例：行反転、点反転）、または一つの画素行に印加されるデータ電圧の極性も互いに異なることができる（例：列反転、点反転）。
【００７２】
以下、図７〜図９を参照して、本発明の一実施形態によるゲート駆動部４００について詳細に説明する。
図７は本発明の一実施形態によるゲート駆動部のブロック図であり、図８は図７に示すゲート駆動部の一つのステージの回路図であり、図９は図８のゲート駆動部の動作を示す信号波形図である。
【００７３】
図７に示すゲート駆動部４００は、液晶表示板組立体３００の左側に位置した第１ゲート駆動回路４００Ｌと、右側に位置した第２ゲート駆動回路４００Ｒとを含むシフトレジスタである。それぞれのゲート駆動回路（４００Ｌ、４００Ｒ）は一列に配列されている複数のステージ（４１０Ｌ、４１０Ｒ）を含み、ゲート駆動部４００の奇数番目ステージ［ＳＴ１、ＳＴ３、．．．、ＳＴ（２ｎ−１）］は第１ゲート駆動回路４００Ｌに含まれ、偶数番目ステージ［ＳＴ２、ＳＴ４、．．．、ＳＴ（２ｎ）］は第２ゲート駆動回路４００Ｒに含まれる。
【００７４】
ゲート駆動部４００には垂直同期開始信号ＳＴＶ、第１及び第２クロック信号ＣＬＫ１、ＣＬＫ２、及びゲートオフ電圧Ｖｏｆｆが入力される。第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２とは互いに反転した信号であってもよく、画素（ＰＸａ、ＰＸｂ）のスイッチング素子（Ｑａ、Ｑｂ）を駆動することができるように、各クロック信号（ＣＬＫ１、ＣＬＫ２）の“ハイ”レベル電圧はゲートオン電圧Ｖｏｎと同一であり、“ロー”レベル電圧はゲートオフ電圧Ｖｏｆｆと同一であってもよい。
【００７５】
各ステージ（４１０Ｌ、４１０Ｒ）は、セット端子Ｓ、リセット端子Ｒ、ゲート電圧端子ＧＶ、出力端子ＯＵＴ、及び第１及び第２クロック端子ＣＫ１、ＣＫ２を含む。
各ステージ（４１０Ｌ、４１０Ｒ）、例えば、第１ゲート駆動回路４００Ｌに位置したｊ番目ステージＳＴｊのセット端子Ｓには、前段ステージＳＴ（ｊ−１）のゲート出力、つまり、前段ゲート出力Ｇｏｕｔ（ｊ−１）が、リセット端子Ｒには後段ステージＳＴ（ｊ＋１）のゲート出力、つまり、後段ゲート出力Ｇｏｕｔ（ｊ＋１）が入力され、第１及び第２クロック端子ＣＫ１、ＣＫ２には第１及び第２クロック信号ＣＬＫ１、ＣＬＫ２が各々入力される。出力端子ＯＵＴはゲート線（Ｇ１、Ｇ３、…、Ｇ２ｎ−１）にゲート出力Ｇｏｕｔ（ｊ）を送出する。
【００７６】
一方、例えば、第２ゲート駆動回路４００Ｒに位置した（ｊ＋１）番目ステージＳＴ（ｊ＋１）の場合、セット端子Ｓに前段ゲート出力Ｇｏｕｔ（ｊ）が入力され、リセット端子Ｒに後段ゲート出力Ｇｏｕｔ（ｊ＋２）が入力され、出力端子ＯＵＴにゲート出力Ｇｏｕｔ（ｊ＋１）を送出することはｊ番目ステージＳＴ（ｊ）と同一である。しかし、ｊ番目ステージＳＴ（ｊ）と反対に、（ｊ＋１）番目ステージＳＴ（ｊ＋１）の第１クロック端子ＣＫ１には第２クロック信号ＣＬＫ２が入力され、第２クロック端子ＣＫ２には第１クロック信号ＣＬＫ１が各々入力される。
【００７７】
このとき、隣接したステージ（４１０Ｌ、４１０Ｒ）は互いに異なるゲート駆動回路（４００Ｌ、４００Ｒ）に属するため、これらの間の信号伝達は、実際にはゲート線Ｇ１〜Ｇ２ｎを通じて行われ得る。したがって、各ステージ（４１０Ｌ、４１０Ｒ）は三つのゲート線Ｇ１〜Ｇ２ｎと接続され、そのうちの一つのゲート線Ｇ１〜Ｇ２ｎではゲート出力を送出し、それ以外の二つのゲート線Ｇ１〜Ｇ２ｎでは前段ゲート出力及び後段ゲート出力を受けることができる。
【００７８】
また、本発明の他の実施形態によれば、前段及び後段ステージに出力されるキャリー信号を送出する別個の出力端子を各ステージにもう一つ設けることができ、出力端子ＯＵＴに接続されるバッファをさらに設けてもよい。
つまり、各ステージ（４１０Ｌ、４１０Ｒ）は前段ゲート出力と後段ゲート出力に基づき、第１及び第２クロック信号ＣＬＫ１、ＣＬＫ２に同期してゲート出力を生成する。但し、第１ステージＳＴ１には前段ゲート出力の代わりに垂直同期開始信号ＳＴＶが入力されて用いられる。
【００７９】
図８を参照すれば、本発明の一実施形態によるゲート駆動部４００の各ステージ、例えば、ｊ番目ステージＳＴ（ｊ）は複数のトランジスタＱ１〜Ｑ７及びキャパシタＣ１、Ｃ２を含む。
トランジスタＱ１は、ノードｎ１に接続されている制御端子、第１クロック端子ＣＫ１に接続されている第１入出力端子、及び出力端子ＯＵＴに接続されている第２入出力端子を有する。
【００８０】
トランジスタＱ２は、セット端子Ｓに接続されている制御端子、制御端子とダイオードに接続されている第１入出力端子、及びノードｎ１に接続されている第２入出力端子を有する。
トランジスタＱ３及びトランジスタＱ４は各々制御端子と、ノードｎ１に接続されている第１入出力端子及びゲート電圧端子ＧＶに接続されている第２入出力端子を有し、トランジスタＱ３の制御端子はリセット端子Ｒに接続されており、トランジスタＱ４の制御端子はノードｎ２に接続されている。
【００８１】
トランジスタＱ５とトランジスタＱ６は各々制御端子と、出力端子ＯＵＴに接続されている第１入出力端子、ゲート電圧端子ＧＶに接続されている第２入出力端子を有し、トランジスタＱ５の制御端子はノードｎ２に接続されており、トランジスタＱ６の制御端子は第２クロック端子ＣＫ２に接続されている。
トランジスタＱ７は、ノードｎ１に接続されている制御端子、ノードｎ２に接続されている第１入出力端子、及びゲート電圧端子ＧＶに接続されている第２入出力端子を含む。
キャパシタＣ１は第１クロック端子ＣＫ１とノードｎ２との間に接続されており、キャパシタＣ２はノードｎ１と出力端子ＯＵＴとの間に接続されている。
【００８２】
このようなトランジスタＱ１〜Ｑ７は、Ｎ型電界効果トランジスタ（ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ、ＦＥＴ）であってもよく、Ｎ型電界効果トランジスタの代わりにＰ型電界効果トランジスタの場合もある。また、キャパシタＣ１、Ｃ２は、トランジスタＱ１〜Ｑ７のゲートとドレイン／ソースとの間の寄生容量（ｐａｒａｓｉｔｉｃ  ｃａｐａｃｉｔａｎｃｅ）であり得る。
このようなステージを含むゲート駆動部４００は、画素（ＰＸａ、ＰＸｂ）のトランジスタ（Ｑａ、Ｑｂ）及び信号線（Ｇ１〜Ｇ２ｎ）と共に液晶表示板組立体３００に集積できる。
【００８３】
次に、図８に示すステージの動作について、図９を参照して説明する。
説明に先立って、ｊ番目ステージＳＴ（ｊ）が第１クロック信号ＣＬＫ１に同期してゲート出力を生成する場合、その前段及び後段ステージＳＴ（ｊ−１）、ＳＴ（ｊ＋１）は第２クロック信号ＣＬＫ２に同期してゲート出力を生成するという点を考慮する。
【００８４】
また、第１及び第２クロック信号ＣＬＫ１、ＣＬＫ２の“ハイ”レベル電圧はゲートオン電圧Ｖｏｎと同一であり、“ロー”レベル電圧はゲートオフ電圧Ｖｏｆｆ電圧と同一であり、トランジスタＱ１〜Ｑ７はゲートオン電圧Ｖｏｎによってターンオンされ、ゲートオフ電圧Ｖｏｆｆによってターンオフされると仮定する。
【００８５】
まず、第１クロック信号ＣＬＫ１が“ロー”レベルに遷移し、第２クロック信号ＣＬＫ２及び前段ゲート出力Ｇｏｕｔ（ｊ−１）が“ハイ”レべルに遷移すれば、トランジスタＱ２とトランジスタＱ６がターンオンされる。そうすると、トランジスタＱ２を通じてノードｎ１にゲートオン電圧Ｖｏｎが伝えられ、これによってトランジスタＱ１、Ｑ７がターンオンされる。トランジスタＱ７を通じてノードｎ２にゲート電圧端子ＧＶのゲートオフ電圧Ｖｏｆｆが伝えられ、これによってトランジスタＱ４、Ｑ５がターンオフされる。
【００８６】
このとき、後段ゲート出力Ｇｏｕｔ（ｊ＋１）が“ロー”レベルであるので、トランジスタＱ３はターンオフの状態を維持する。一方、ターンオンされた二つのトランジスタＱ１、Ｑ６を通じて出力端子ＯＵＴにゲートオフ電圧Ｖｏｆｆが伝えられるので、ゲート出力Ｇｏｕｔ（ｊ）はゲートオフ電圧Ｖｏｆｆになる。
このとき、キャパシタＣ２は、ゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆとの差に相当する電圧を充電する。
【００８７】
次に、前段ゲート出力Ｇｏｕｔ（ｊ−１）と第２クロック信号ＣＬＫ２が“ロー”レベルに遷移し、第１クロック信号ＣＬＫ１が“ハイ”レベルに遷移すれば、トランジスタＱ２、Ｑ６はターンオフされ、この際の後段ゲート出力Ｇｏｕｔ（ｊ＋１）は“ロー”レベルを維持するので、トランジスタＱ３もターンオフの状態を維持する。トランジスタＱ２がターンオフされることによってノードｎ１はセット端子Ｓとの接続が遮断されて孤立（ｆｌｏａｔｉｎｇ）する。
【００８８】
したがって、トランジスタＱ７はターンオンの状態を維持して、ノードｎ２にゲートオフ電圧が印加され、これによってトランジスタＱ４、Ｑ５はターンオフの状態を維持する。トランジスタＱ５、Ｑ６が全てターンオフの状態になるので、出力端子ＯＵＴに伝達されていたゲート電圧端子ＧＶのゲートオフ電圧Ｖｏｆｆは遮断され、トランジスタＱ１はターンオンの状態を維持するので、第１クロック信号ＣＬＫ１の“ハイ”レベルであるゲートオン電圧Ｖｏｎだけが出力端子ＯＵＴに伝えられて出力される。このとき、キャパシタＣ２は一定の電圧を維持するので、出力端子ＯＵＴの電圧がゲートオン電圧Ｖｏｎによって上昇することにより、孤立状態のノードｎ１の電圧はその上昇幅だけ上昇する。
【００８９】
このとき、キャパシタＣ１は、第１クロック信号ＣＬＫ１のゲートオン電圧Ｖｏｎとノードｎ２の電圧であるゲートオフ電圧Ｖｏｆｆとの差に相当する電圧を充電する。
第１クロック信号ＣＬＫ１が“ロー”レベルに遷移し、第２クロック信号ＣＬＫ２及び後段ゲート出力Ｇｏｕｔ（ｊ＋１）が“ハイ”レベルに遷移すれば、トランジスタＱ３、Ｑ６がターンオンされ、この際の前段ゲート出力Ｇｏｕｔ（ｊ−１）は“ロー”レベルを維持するので、トランジスタＱ２はターンオフの状態を維持する。トランジスタＱ３がターンオンされることによってノードｎ１にゲートオフ電圧Ｖｏｆｆが伝えられ、トランジスタＱ１、Ｑ７がターンオフされる。
【００９０】
トランジスタＱ７がターンオフされるとノードｎ２が孤立状態になり、このとき、キャパシタＣ１が一定の電圧を維持するので、第１クロック信号ＣＬＫ１が“ロー”レベルに遷移することによってノードｎ２の電圧がゲートオフ電圧Ｖｏｆｆの下にさらに落ちようとする。しかし、ノードｎ２の電圧がゲートオフ電圧Ｖｏｆｆの下に落ちる場合、トランジスタＱ７が再びターンオンされてノードｎ２にゲートオフ電圧Ｖｏｆｆを伝達するので、最終的な平衡状態では切点ｎ２の電圧がゲートオフ電圧Ｖｏｆｆとほとんど同一になる。これによってトランジスタＱ４、Ｑ５はターンオフの状態を引続き維持する。
【００９１】
一方、トランジスタＱ１がターンオフされ、トランジスタＱ６がターンオンされるので、出力端子ＯＵＴにはゲート電圧端子ＧＶのゲートオフ電圧Ｖｏｆｆが伝えられて出力され、キャパシタＣ２は放電される。
以降には、第１及び第２クロック信号ＣＬＫ１、ＣＬＫ２だけが“ロー”レベルと“ハイ”レベルとを繰り返す。しかし、第１クロック信号ＣＬＫ１のレベルの変化はノードｎ２の電圧をゲートオフ電圧Ｖｏｆｆまで引き上げ、第２クロック信号ＣＬＫ２のレベルの変化はトランジスタＱ６を周期的にターンオン及びターンオフさせて出力端子ＯＵＴにゲートオフ電圧Ｖｏｆｆを周期的に印加するだけであるので、出力端子ＯＵＴの電圧は引続きゲートオフ電圧Ｖｏｆｆを維持する。
【００９２】
したがって、ｊ番目ステージＳＴ（ｊ）の出力端子ＯＵＴは、第１クロック信号ＣＬＫ１の上昇点（ｒｉｓｉｎｇ  ｅｄｇｅ）に同期してゲートオン電圧Ｖｏｎを有するゲート出力Ｇｏｕｔ（ｊ）を得ることができる。
後段ゲート出力Ｇｏｕｔ（ｊ＋１）が“ロー”レベルに遷移し、これによってトランジスタＱ３がターンオフされた後のｊ番目ステージＳＴ（ｊ）は第１及び第２クロック信号ＣＬＫ１、ＣＬＫ２に無関係に“ロー”レベル、つまり、ゲートオフ電圧Ｖｏｆｆを維持するゲート出力Ｇｏｕｔ（ｊ）を出力端子ＯＵＴに出力する。
【００９３】
つまり、第１クロック信号ＣＬＫ１が“ハイ”レベル、第２クロック信号ＣＬＫ２が“ロー”レベルのときには、キャパシタＣ１によってノードｎ２の電圧が上昇してトランジスタＱ４、Ｑ５がターンオンされる。したがって、ノードｎ１にゲートオフ電圧Ｖｏｆｆが伝えられてトランジスタＱ１、Ｑ７がターンオフの状態を維持する。また、ターンオンされたトランジスタＱ５を通じて出力端子ＯＵＴにゲートオフ電圧Ｖｏｆｆが伝えられて出力される。
【００９４】
第１クロック信号ＣＬＫ１が“ロー”レベル、第２クロック信号ＣＬＫ２が“ハイ”レベルのときには、キャパシタＣ１によりノードｎ２の電圧が下降してトランジスタＱ４、Ｑ５がターンオフされる。したがって、ノードｎ１は孤立するので、キャパシタＣ２によって直前電圧の“ロー”レベルを維持し、これによってトランジスタＱ１、Ｑ７もターンオフの状態を維持する。また、トランジスタＱ６がターンオンされてゲートオフ電圧Ｖｏｆｆを出力端子ＯＵＴに伝達して出力する。
【００９５】
したがって、以降の水平周期においては、第１及び第２クロック信号ＣＬＫ１、ＣＬＫ２が変わっても出力端子ＯＵＴにゲートオフ電圧Ｖｏｆｆを一定に出力する。
このような方式によって、第１ステージＳＴ１から最後のステージＳＴ（２ｎ）までゲート出力を生成した後、最後のステージＳＴ（２ｎ）のリセット端子Ｒには走査開始信号ＳＴＶ２が入力されながら１フレーム内の動作が完了する。
【００９６】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００９７】
【図１】本発明の一実施形態による液晶表示装置のブロック図である。
【図２】本発明の一実施形態による液晶表示装置の一つの画素に対する等価回路図である。
【図３】本発明の一実施形態による液晶表示板組立体の配置図である。
【図４】図３の液晶表示板組立体のＩＶ−ＩＶ線に沿った断面図である。
【図５】図３の液晶表示板組立体のＶ−Ｖ線に沿った断面図である。
【図６】本発明の一実施形態による信号処理部のブロック図である。
【図７】本発明の一実施形態によるゲート駆動部のブロック図である。
【図８】図７に示すゲート駆動部の一つのステージの回路図である。
【図９】図８のゲート駆動部の動作を示す信号波形図である。
【符号の説明】
【００９８】
３        液晶層
８１ａ、８１ｂ、８２    コンタクト補助部材
１００  薄膜トランジスタ表示板
１１０、２１０    絶縁基板
１２４ａ、１２４ｂ    （第１及び第２）ゲート電極
１３１      維持電極線
１４０      ゲート絶縁膜
１５４ａ、１５４ｂ    （第１及び第２）島型半導体
１６３ａ、１６５ａ    第１島型オーミックコンタクト部材
１６３ｂ、１６５ｂ    第２島型オーミックコンタクト部材
１７３ａ、１７３ｂ    （第１及び第２）ソース電極
１７５ａ、１７５ｂ    （第１及び第２）ドレイン電極
１８０      保護膜
１８１ａ、１８１ｂ、１８２、１８５ａ、１８５ｂ    コンタクトホール
１９１ａ、１９１ｂ    （第１及び第２）画素電極
２２０      遮光部材
２５０      蓋膜
２７０      共通電極
３００      液晶表示板組立体
４００      ゲート駆動部
４００Ｌ      第１ゲート駆動回路
４００Ｒ      第２ゲート駆動回路
４１０Ｌ、４１０Ｒ    ステージ
５００      データ駆動部
６００      信号制御部
６５０      信号処理部
６５１、６５３    （第１及び第２）記憶部
６５５      信号整列部
８００      階調電圧生成部
９００      照明部
９１０      光源
９２０      導光板
９３０      光学シート
Ｄ１〜Ｄｍ  データ線
Ｇ１〜Ｇ２ｎ  ゲート線
ＰＸａ、ＰＸｂ  （第１及び第２）画素
【図１】
2008015529.tif 000003
【図２】
2008015529.tif 000004
【図３】
2008015529.tif 000005
【図４】
2008015529.tif 000006
【図５】
2008015529.tif 000007
【図６】
2008015529.tif 000008
【図７】
2008015529.tif 000009
【図８】
2008015529.tif 000010
【図９】
2008015529.tif 000011