(57)【要約】【課題】僅かな容量変化で発振周波数の発振周波数の可変幅を広げることができるＣＭＯＳインバータ型の圧電発振回路を提供する。【解決手段】所定の周波数で発振する圧電振動子Ｘｔａｌと、圧電振動子Ｘｔａｌと並列に接続され、圧電振動子Ｘｔａｌの発振出力を帰還させて増幅するＣＭＯＳインバータ１０とを備える。そして、ＣＭＯＳインバータ１０の入力と接地との間には、第１のインダクタＬ２と第１のコンデンサＣ２とを直列に接続した第１の直列回路１１が設けられている。またＣＭＯＳインバータ１０の出力と接地との間には、コイルなどの第２のインダクタＬ３と第２のコンデンサＣ３とを直列に接続した第２の直列回路１２が設けられている。さらに圧電振動子ｘｔａｌに対して夫々並列に第３のコンデンサＣ４と抵抗Ｒ４とを接続するようにしている。【選択図】図１
2008311980.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数で発振する圧電振動子と、前記圧電振動子と並列に接続され、前記圧電振動子の発振出力を帰還させて増幅する増幅器と、前記増幅器の入力とグランドとの間に設けられ、第１のインダクタと第１のコンデンサとの直列接続よりなる第１の直列回路と、前記増幅器の出力とグランドとの間に設けられ、第２のインダクタと第２のコンデンサとの直列接続よりなる第２の直列回路と、前記圧電振動子に対して並列に接続される可変可能な第３のコンデンサと、前記圧電振動子に対して並列に接続される抵抗と、を備えたことを特徴とする圧電発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＯＳインバータ型の圧電発振回路に関わり、特に、高速データ通信等の基地局装置や測定器等の周波数の基準に使用する圧電発振器等に好適なものである。
【背景技術】
【０００２】
ＣＭＯＳインバータ型の圧電発振回路は、構成が簡単で、ロジック回路とのマッチングが良いことから、マイクロコンピュータ関連の基準クロック発生回路等において広く用いられている。
図１０は従来のＣＭＯＳインバータ型の圧電発振回路の回路図である。
この図に示す従来の圧電発振回路は、クリスタル等の圧電振動子ｘｔａｌに対してＣＭＯＳインバータ１０と抵抗Ｒ１４をそれぞれ並列に接続し、その両端をそれぞれコンデンサＣ１２、Ｃ１３を介して接地するように構成されている。ＣＭＯＳインバータ１０は、圧電振動子ｘｔａｌの発振を帰還増幅するようにしている。
図１１は、図１０に示した圧電発振回路の第１の等価回路を示した図であり、従来の圧電発振回路のコンデンサＣ１２はインピーダンスＺ１２、コンデンサＣ１３はインピーダンスＺ１３、抵抗Ｒ１４及び圧電振動子ｘｔａｌはインピーダンスＺ１４と表すことができる。またＣＭＯＳインバータ１０は、ＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタとをカスケード接続した回路により表すことができる。このとき、インピーダンスＺ１２を流れる電流をｉ１２、インピーダンスＺ１３を流れる電流をｉ１３とすると、インピーダンスＺ１４に流れる電流は、ＣＭＯＳインバータ１０のゲートＧの入力がハイインピーダンスであることからインピーダンスＺ１２を流れる電流ｉ１２となる。
またＣＭＯＳインバータ１０は、それぞれのＭＯＳトランジスタの相互コンダクタンスをｇｍとすると、ゲートＧにかかるゲート電圧はＺ１２×ｉ１２によって表すことができるので、ＣＭＯＳインバータ１０を構成する各ＭＯＳトランジスタの出力電流は、ｇｍ×Ｚ１２×ｉ１２と表すことができる。
【０００３】
図１２（ａ）（ｂ）は、図１０に示した圧電発振回路の第２の等価回路を示した図である。
図１２（ａ）において、圧電振動子ｘｔａｌのインダクタンスをＬ１、容量をＣ１、抵抗をＲ１、圧電振動子の電極間容量をＣ０とすると、圧電振動子ｘｔａｌの振動腕（モーションアーム）のインピーダンスＺ１は、インダクタンスＬ１、容量Ｃ１、及び抵抗Ｒ１の直列接続により表すことができる。また、インピーダンスＺ１４は、インピーダンスＺ１に対して電極間容量Ｃ０と抵抗Ｒ１４をそれぞれ並列に接続することにより表すことができる。また、圧電発振回路のインピーダンスＺ１４から見た回路側のインピーダンスＺＣは、回路側容量Ｃｃと回路側抵抗Ｒｃとの直列接続により表すことができる。
また図１２（ｂ）において、圧電振動子ｘｔａｌの振動腕から見た回路側は、合成等価抵抗Ｒｃｃｉと合成等価容量Ｃｃｃｉの直列接続により表すことができる。このとき、合成等価抵抗Ｒｃｃｉは、常に負の値（Ｒｃｃｉ＜０）を採ることから一般には負性抵抗と呼ばれている。
【０００４】
ここで、図１１に示した従来の圧電発振回路の等価回路にキルヒホッフの法則を適用することにより式（１）、式（２）を得る。
【数１】
2008311980.tif 000003
【数２】
2008311980.tif 000004
【０００５】
次に、式（１）を式（２）に代入してＩ１３を消去すると、Ｉ１２≠０であるので、式（３）が得られる。
【数３】
2008311980.tif 000005
また、インピーダンスＺ１２、Ｚ１３は、それぞれコンデンサＣ１２、Ｃ１３であるので、コンデンサＣ１２、Ｃ１３の容量値をそれぞれＣ12、Ｃ13とすると、
【数４】
2008311980.tif 000006
が得られる。
【０００６】
次に、式（３）の各インピーダンスに、式（４）を代入することで、図１２（ａ）に示した等価回路の回路抵抗Ｒｃ、及び回路容量Ｃｃが得られる。
【数５】
2008311980.tif 000007
次に、図１２（ａ）に示した電極間容量Ｃ０、抵抗Ｒ１４を直並列変換することにより、図１２（ｂ）に示した合成等価抵抗Ｒｃｃｉ、及び合成等価容量Ｃｃｃｉを得る。
【数６】
2008311980.tif 000008
【０００７】
図１３は、図１０に示した圧電発振回路における合成等価抵抗と周波数との関係、及び合成等価容量と周波数との関係のシミュレーション結果を示した図である。なお、図１３においては、抵抗Ｒ１４＝１ＭΩ、ＣＭＯＳインバータ１０のｇｍ＝１ｍＡ／Ｖ、電極間容量Ｃ０＝５ｐＦ、キャパシタＣ（＝コンデンサＣ１２，Ｃ１３）をパラメーターとして、合成等価抵抗Ｒｃｃｉと周波数との関係、及び合成等価容量Ｃｃｃｉと周波数との関係をそれぞれシミュレーションしたものである。
この図１３に示すように、合成等価容量Ｃｃｃｉは、キャパシタＣの値を大きくすることで大きくなる。これに対して、合成等価抵抗Ｒｃｃｉは、１０ＭＨｚ付近においてはキャパシタＣの値を大きくすることで抵抗値が小さくなる。そして、１０ＭＨｚにおける合成等価抵抗ＲｃｃｉはキャパシタＣの値に関わらず−１ｋΩ以下になっている。
【０００８】
図１４は図１０に示した圧電発振回路の定常発振時の近似発振等価回路を示した図である。この図１４に示すように、従来の圧電発振回路の定常発振時の状態はインダクタンスＬ１、容量Ｃ１、合成等価容量Ｃｃｃｉによって表すことができ、この図１４よりインダクタンスＬ１と容量Ｃ１の直列共振周波数ｆ１を基準とする周波数偏差Δｆ／ｆ１を示す式（７）を得る。
【数７】
2008311980.tif 000009
【０００９】
図１５は、図１０に示した従来の圧電発振回路における合成等価抵抗ＲｃｃｉとキャパシタＣ（＝Ｃ１２、Ｃ１３）との関係、及び周波数偏差Δｆ／ｆ１とキャパシタＣ（＝Ｃ１２、Ｃ１３）との関係のシミュレーション結果を示した図である。なお、図１５においては、抵抗Ｒ１４＝１ＭΩ、ＣＭＯＳインバータ１０のｇｍ＝１ｍＡ／Ｖ、電極間容量Ｃ０＝５ｐＦ、周波数＝１０ＭＨｚとする。
ここで、圧電発振回路の発振範囲を合成等価抵抗Ｒｃｃｉ＜−０．１ｋΩとした場合、周波数可変範囲はΔｆ／ｆ１≒１８００ｐｐｍ幅が得られることが分かる。
なお、上記したような従来のＣＭＯＳインバータ型の圧電発振回路は特許文献１等に開示されている。
【特許文献１】特開平３−６８２０３号公報（第４図）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記したような従来のＣＭＯＳインバータ型の圧電発振回路は、回路リアクタンスがコンデンサにより構成されているため、発振周波数の可変範囲を広げることが非常に難しいという欠点があった。例えば、図１０に示す従来の圧電発振回路において１８００ｐｐｍの周波数可変範囲を確保するには、図１５に示すようにキャパシタＣの値を２ｐＦ〜６０ｐＦ程度の可変する必要があった。
本発明は、このような点を鑑みてなされたものであり、僅かな容量変化で発振周波数の発振周波数の可変幅を広げることができるＣＭＯＳインバータ型の圧電発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明の圧電発振回路は、所定の周波数で発振する圧電振動子と、圧電振動子と並列に接続され、圧電振動子の発振出力を帰還させて増幅する増幅器と、増幅器の入力とグランドとの間に設けられ、第１のインダクタと第１のコンデンサとの直列接続よりなる第１の直列回路と、増幅器の出力とグランドとの間に設けられ、第２のインダクタと第２のコンデンサとの直列接続よりなる第２の直列回路と、圧電振動子に対して並列に接続される可変可能な第３のコンデンサと、圧電振動子に対して並列に接続される抵抗と、を備えるようにした。
本発明によれば、増幅器の入出力とグランドとの間にそれぞれインダクタを設けると共に、圧電振動子に対して並列に可変可能な第３のコンデンサを接続するようにした。このように構成すれば、第３のコンデンサＣ４の容量を僅かに容量させるだけで発振周波数の発振周波数の可変幅を広げることが可能になる。これにより、ＣＭＯＳインバータ型の圧電発振回路を、非常に広い周波数可変幅を必要とする電圧制御型圧電発振器やセンサー装置等にも適用することが可能になる。
【発明を実施するための最良の形態】
【００１２】
先ず、本出願人が本発明に至った背景について説明しておく。
僅かな容量変化で発振周波数の可変幅を広げることができるＣＭＯＳインバータ型の圧電発振回路を実現するにあたり、圧電振動子に対して容量値を可変可能なコンデンサやバリキャップ等を接続する点に着目した。圧電振動子ｘｔａｌに対して並列に可変可能なコンデンサを接続した場合は、コンデンサの容量値によって発振条件が大きく変化して発振が停止するおそれがあった。このため、これまでの圧電発振回路では、圧電振動子ｘｔａｌに対して並列に可変可能なコンデンサを接続したものは実用化されていなかった。
そこで、今回、本願発明者は、圧電振動子に対して容量を可変可能なコンデンサを接続した場合でも安定した発振を確保しつつ、発振周波数の可変幅を広げるために、以下のように鋭意検討を行った結果、本願発明に至ったものである。
【００１３】
以下、本発明の圧電発振回路の実施形態について説明する。
図１は、本発明の実施形態にかかるＣＭＯＳインバータ型の圧電発振回路の回路図である。
この図１に示す圧電発振回路は、所定の周波数で発振する圧電振動子Ｘｔａｌと、圧電振動子Ｘｔａｌと並列に接続され、圧電振動子Ｘｔａｌの発振出力を帰還させて増幅するＣＭＯＳインバータ（増幅器）１０とを備える。
そして、ＣＭＯＳインバータ１０の入力と接地（グランド）との間には、第１のインダクタ（コイル）Ｌ２と第１のコンデンサＣ２とを直列に接続した第１の直列回路１１が設けられている。またＣＭＯＳインバータ１０の出力と接地との間には、コイルなどの第２のインダクタ（コイル）Ｌ３と第２のコンデンサＣ３とを直列に接続した第２の直列回路１２が設けられている。さらに圧電振動子ｘｔａｌに対して夫々並列に第３のコンデンサＣ４と抵抗Ｒ４とが接続されている。このように構成される圧電発振回路は、ＣＭＯＳインバータ１０の電源端子と接地端子間に電圧を印加することで発振回路として動作する。なお、電源と接地間には十分大きな容量のコンデンサＣ５を挿入して交流に対して短絡するようにしている。
【００１４】
図２は本実施形態にかかる圧電発振回路の第１の等価回路図である。
この図２に示すように本実施形態の圧電発振回路は、インピーダンスＺ２をインダクタＬ２、抵抗Ｒ２及びコンデンサＣ２の直列回路により表すことができる。また、インピーダンスＺ３をインダクタＬ３、抵抗Ｒ３及びコンデンサＣ３の直列回路によって表すことができる。なお、抵抗Ｒ２、Ｒ３は、インダクタＬ２及びＬ３のＱ（＝ωＬ／Ｒ）を与える抵抗である。またインピーダンスＺ４は、抵抗Ｒ４、コンデンサＣ４及び圧電振動子ｘｔａｌの並列接続回路により表すことができる。このとき、インピーダンスＺ２を流れる電流をｉ２、インピーダンスＺ３を流れる電流をｉ３とすると、インピーダンスＺ４に流れる電流は、ＣＭＯＳインバータ１０のゲートＧの入力がハイインピーダンスであることからインピーダンスＺ２を流れる電流ｉ２となる。
またＣＭＯＳインバータ１０は、それぞれのＭＯＳトランジスタの相互コンダクタンスをｇｍとすると、ゲートＧにかかるゲート電圧はＺ２×ｉ２によって表すことができるので、ＣＭＯＳインバータ１０を構成する各ＭＯＳトランジスタの出力電流は、ｇｍ×Ｚ２×ｉ２と表すことができる。
【００１５】
図３（ａ）（ｂ）は、図１に示した本実施形態の圧電発振回路の第２の等価回路を示した図である。
この図３（ａ）において、圧電振動子ｘｔａｌのインダクタンスをＬ１、容量をＣ１、抵抗をＲ１、圧電振動子ｘｔａｌの電極間容量をＣ０とすると、圧電振動子ｘｔａｌの振動腕のインピーダンスＺ１は、上記同様、インダクタンスＬ１、容量Ｃ１、及び抵抗Ｒ１の直列接続により表すことができる。またインピーダンスＺ４は、インピーダンスＺ１に対して電極間容量Ｃ０、抵抗Ｒ４及びコンデンサＣ４の並列接続により表すことができる。また、圧電発振回路のインピーダンスＺ４から見た回路側のインピーダンスＺＣは、回路側インダクタＬｃと回路側抵抗Ｒｃの直列接続により表すことができる。
この図３（ａ）に示す本実施形態の圧電発振回路の回路側のインピーダンスＺＣと、図１２（ａ）に示す従来の圧電発振回路の回路側のインピーダンスＺＣとを比較すると、従来はインピーダンスＺＣが容量性であったのに対して本実施形態ではインピーダンスＺＣが誘導性により表される点が異なっている。
そして、本実施形態では、インダクタンスＬ１と容量Ｃ１とにより決定される圧電振動子ｘｔａｌの共振周波数と、回路側インダクタＬｃ（Ｌ２＋Ｌ３）、コンデンサＣ４、及び電極間容量Ｃ０により決定される並列共振周波数がほぼ同じ共振周波数（１０ＭＨｚ）になるように設定している。
また図３（ｂ）において、圧電振動子ｘｔａｌの振動腕から見た回路側は、合成等価抵抗（負性抵抗）Ｒｃｃｉと合成等価インダクタＬｃｃｉの直列接続により表すことができる。
【００１６】
ここで、図２に示した等価回路にキルヒホッフの法則を適用することにより式（８）、式（９）を得る。
【数８】
2008311980.tif 000010
【数９】
2008311980.tif 000011
【００１７】
次に、式（８）を式（９）に代入してＩ３を消去すると、Ｉ２≠０であるので、式（１０）が得られる。
【数１０】
2008311980.tif 000012
また、インピーダンスＺ２、Ｚ３は、
【数１１】
2008311980.tif 000013
と表すことができる。
【００１８】
次に、式（１０）の各インピーダンスに、式（１１）に示すインピーダンス条件を代入して、図３（ａ）に示した等価回路の回路抵抗Ｒｃ、及び回路インダクタンスＬｃが得られる。
【数１２】
2008311980.tif 000014
【００１９】
次に、図３（ａ）に示した電極間容量Ｃ０、コンデンサＣ４、及び抵抗Ｒ４を直並列変換することにより、図３（ｂ）に示した合成等価抵抗Ｒｃｃｉ、及び合成等価インダクタＬｃｃｉを得る。
【数１３】
2008311980.tif 000015
【００２０】
図４〜図６は本実施形態の圧電発振回路における合成等価抵抗と周波数との関係、及び合成等価インダクタと周波数との関係のシミュレーション結果を示した図である。
図４はインダクタンスＬ２，Ｌ３のＱをパラメーターとして、合成等価抵抗Ｒｃｃｉと周波数との関係、及び合成等価インダクタＬｃｃｉと周波数との関係をそれぞれシミュレーションしたものである。なお、コンデンサＣ２，Ｃ３＝２００ｐＦ，インダクタＬ２，Ｌ３＝８．２μＨ，抵抗Ｒ４＝１ＭΩ，コンデンサＣ４＝１２ｐＦ，電極間容量Ｃ０＝５ｐＦ、ＣＭＯＳインバータ１０のｇｍ＝１ｍＡ／Ｖである。
この図４に示すシミュレーション結果から、本実施の形態の圧電発振回路は、１０ＭＨｚでほぼ合成等価抵抗（負性抵抗）が最大値を示すように設定すると、合成等価抵抗Ｒｃｃｉのピーク値においては、合成等価インダクタンスＬｃｃｉは誘導性インダクタンス（＞０）から容量性インダクタンス（＜０）へと移行することがわかった。また、そのＱの値が小さいほど変化量が大きいことがわかった。
【００２１】
また図５はコンデンサＣ４をパラメーターとして、合成等価抵抗Ｒｃｃｉと周波数との関係、及び合成等価インダクタＬｃｃｉと周波数との関係をそれぞれシミュレーションしたものである。なお、コンデンサＣ２，Ｃ３＝２００ｐＦ，インダクタＬ２，Ｌ３＝８．２μＨ，抵抗Ｒ４＝１ＭΩ，電極間容量Ｃ０＝５ｐＦ、ＣＭＯＳインバータ１０のｇｍ＝１ｍＡ／Ｖとする。
この図５に示すシミュレーション結果から、本実施の形態の圧電発振回路の合成等価抵抗Ｒｃｃｉは、コンデンサＣ４の値が大きい程大きい値を示し、また大きくなるに従い低周波側ヘとピークが移行することがわかった。
【００２２】
図６は、周波数を１０ＭＨｚに設定した場合の合成等価抵抗Ｒｃｃｉ及び合成等価インダクタンスＬｃｃｉとコンデンサＣ４との関係をそれぞれシミュレーションしたものである。この図６に示すシミュレーション結果から、本実施の形態の圧電発振回路の合成等価抵抗Ｒｃｃｉは、コンデンサＣ４の値が約１２ｐＦで最大値を示し、また合成インダクタンスＬｃｃｉはコンデンサＣ４が約１２ｐＦで誘導性インダクタンスから容量性インダクタンスへと移行することがわかった。
【００２３】
図７は本実施形態の圧電発振回路の定常発振時の近似発振等価回路を示した図である。
この図７に示すように本実施形態の圧電発振回路の定常発振時の状態は、インダクタンスＬ１、容量Ｃ１、合成等価インダクタンスＬｃｃｉによって表すことができ、この図７よりインダクタンスＬ１と容量Ｃ１の直列共振周波数ｆ１を基準とする周波数偏差Δｆ／ｆ１を得る。
【数１４】
2008311980.tif 000016
【００２４】
図８は本実施形態の圧電発振回路における合成等価抵抗ＲｃｃｉとコンデンサＣ４との関係、及び合成等価インダクタンスＬｃｃｉとコンデンサＣ４との関係のシミュレーション結果を示した図である。なお、図８においては、コンデンサＣ２、Ｃ３＝２００ｐＦ、インダクタＬ２、Ｌ３＝８．２μＨ、Ｑ２、Ｑ３＝２０，抵抗Ｒ４＝１ＭΩ，ＣＭＯＳインバータ１０のｇｍ＝１ｍＡ／Ｖ、圧電振動子ＸｔａｌのインダクタＬ１＝１２．７ｍＨ、キャパシタＣ１＝２０ｆＦ、電極間容量Ｃ０＝５ｐＦ，周波数ｆ１＝９．９８６ＭＨｚとする。
この図８に示すように、本実施の形態の圧電発振回路では、コンデンサＣ４の値を約１０ｐＦ〜１５ｐＦまで可変するだけで発振周波数偏差Δｆ／ｆ１≒±１８００ｐｐｍを得られることがわかった。また、このときの可変範囲における合成等価抵抗（負性抵抗）は、Ｒｃｃ＜−３ｋΩであり、十分発振可能であることが確認された。
【００２５】
図９は、本実施形態の圧電発振回路の発振周波数偏差とコンデンサＣ４との関係の実測結果を示した図である。
この図９からコンデンサＣ４の値を３５ｐＦ〜６５ｐＦまで可変すると、従来インバータ型の発振回路に比べ非常に広い発振周波数偏差Δｆ／ｆ≒９００ｐｐｍが得られることが確認された。
【００２６】
従って、このような本実施の形態の圧電発振回路は、ＣＭＯＳインバータ１０の入出力とグランドとの間にそれぞれ第１及び第２インダクタを含む第１及び第２の直列回路１１，１２を設けると共に、圧電振動子ｘｔａｌに対して並列にコンデンサＣ４を接続するようにした。このように構成すれば、コンデンサＣ４の容量を僅かに容量させるだけで発振周波数の発振周波数の可変幅を広げることができる。これにより、ＣＭＯＳインバータ型の圧電発振回路を、非常に広い周波数可変幅を必要とする電圧制御型圧電発振器やセンサー装置等にも適用することが可能になる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態にかかるＣＭＯＳインバータ型の圧電発振回路の回路図である。
【図２】本実施形態にかかる圧電発振回路の第１の等価回路図である。
【図３】本実施形態にかかる圧電発振回路の第２の等価回路図である。
【図４】本実施形態の圧電発振回路における合成等価抵抗と周波数との関係、及び合成等価インダクタと周波数との関係のシミュレーション結果を示した図である。
【図５】本実施形態の圧電発振回路における合成等価抵抗と周波数との関係、及び合成等価インダクタと周波数との関係のシミュレーション結果を示した図である。
【図６】本実施形態の圧電発振回路における合成等価抵抗と周波数との関係、及び合成等価インダクタと周波数との関係のシミュレーション結果を示した図である。
【図７】本実施形態の圧電発振回路の定常発振時の近似発振等価回路を示した図である。
【図８】本実施形態の圧電発振回路における合成等価抵抗ＲｃｃｉとキャパシタＣ４との関係、及び合成等価インダクタンスＬｃｃｉとキャパシタＣ４との関係のシミュレーション結果を示した図である。
【図９】本実施形態の圧電発振回路の発振周波数偏差とコンデンサＣ４との関係の実測結果を示した図である。
【図１０】従来のＣＭＯＳインバータ型の圧電発振回路の回路図である。
【図１１】図１０に示した従来の圧電発振回路の第１の等価回路図である。
【図１２】図１０に示した従来の圧電発振回路の第２の等価回路図である。
【図１３】従来の圧電発振回路における合成等価抵抗と周波数との関係、及び合成等価容量と周波数との関係のシミュレーション結果を示した図である。
【図１４】図１０に示した従来の圧電発振回路の定常発振時の近似発振等価回路を示した図である。
【図１５】図１０に示した従来の発振回路の合成等価抵抗ＲｃｃｉとキャパシタＣとの関係、及び周波数偏差Δｆ／ｆ１とキャパシタＣとの関係のシミュレーション結果を示した図である。
【符号の説明】
【００２８】
１０…ＣＭＯＳインバータ、１１、１２…直列回路、Ｌ２、Ｌ３…インダクタ、Ｃ２、Ｃ３、Ｃ４、Ｃ５…コンデンサ、Ｒ４…抵抗
【図１】
2008311980.tif 000017
【図２】
2008311980.tif 000018
【図３】
2008311980.tif 000019
【図４】
2008311980.tif 000020
【図５】
2008311980.tif 000021
【図６】
2008311980.tif 000022
【図７】
2008311980.tif 000023
【図８】
2008311980.tif 000024
【図９】
2008311980.tif 000025
【図１０】
2008311980.tif 000026
【図１１】
2008311980.tif 000027
【図１２】
2008311980.tif 000028
【図１３】
2008311980.tif 000029
【図１４】
2008311980.tif 000030
【図１５】
2008311980.tif 000031