(57)【要約】【課題】過電圧低減保護対策ができ、かつバスリークを防止することができる出力回路を提供すること。【解決手段】出力回路は、バスライン４２と電源配線４１との間に接続される過電圧保護部と、電源配線４１と過電圧保護部との間に接続されるＮｃｈトランジスタＮ３と、バスライン４２の電圧に応じてトランジスタＮ３のオン・オフを制御する制御回路２３とを有する。過電圧保護部は、バスライン４２とトランジスタＮ３との間に接続されるＰｃｈトランジスタＰ１と、トランジスタＰ１のバックゲートと電源配線４１との間に接続されるＮｃｈトランジスタＮ２とを有する。【選択図】図２
2008072531.tif 000002
【特許請求の範囲】
【請求項１】
出力配線と電源配線との間に接続され、前記出力配線に対する過電圧低減保護機能を有する過電圧保護部と、
前記出力配線の電圧に応じて前記過電圧保護機能のオン・オフを制御するスイッチング回路とを有する出力回路。
【請求項２】
前記スイッチング回路は、前記電源配線と前記過電圧保護部との間に接続される第１のトランジスタと、前記出力配線の電圧に応じて前記第１のトランジスタのオン・オフを制御する制御回路とを有する
ことを特徴とする請求項１記載の出力回路。
【請求項３】
前記過電圧保護部は、前記出力配線と前記第１のトランジスタとの間に接続される第２のトランジスタと、前記第２のトランジスタのバックゲートと前記電源配線との間に接続される第３のトランジスタとを有する
ことを特徴とする請求項１又は２記載の出力回路。
【請求項４】
前記制御回路は、前記電源配線及び前記出力配線の電圧を検出する電圧検出部と、前記電圧検出部の検出結果に応じて前記第１のトランジスタのオン・オフを制御するインバータとを有する
ことを特徴とする請求項２記載の出力回路。
【請求項５】
前記制御回路は、前記出力配線の電圧に応じて前記第３のトランジスタのオン・オフを制御する
ことを特徴とする請求項３記載の出力回路。
【請求項６】
前記過電圧保護部は、前記出力配線と接地配線との間に接続される第４のトランジスタを更に有する
ことを特徴とする請求項１乃至５のいずれか１項記載の電圧低減保護回路。
【請求項７】
前記制御回路は、
前記出力配線の電圧を監視する第１の電圧監視部と、
前記第１の電圧監視部と接地配線との間に接続され前記電源配線の電圧を監視する第２の電圧監視部と、
前記第１及び第２の電圧監視部の監視結果に基づき前記第１のトランジスタのオン・オフを制御するインバータとを有する
ことを特徴とする請求項２記載の出力回路。
【請求項８】
前記制御回路は、前記出力配線と前記インバータとの間に接続された抵抗を有する
ことを特徴とする請求項４記載の出力回路。
【請求項９】
出力配線と電源配線との間に接続されバスリーク防止回路と、
前記出力配線の電圧に応じて前記バスリーク防止回路のバスリーク防止機能のオン・オフを制御する制御回路とを有する出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＣＡＮ、ＦｌｅｘＲａｙ等の車載ネットワーク通信システム、又は過電圧の入力が予想されるあらゆる通信システムの出力回路に関する。
【背景技術】
【０００２】
現在、自動車のさまざまな制御を行う車載ネットワークはＣＡＮ（controller area network）及びＬＩＮ（Local Interconnect Network）が世界標準規格として普及しており、ボディ制御、温度調整制御、ダッシュボード制御、ナビゲーション、各種センサー制御、モーター制御、シャシー制御などに用いられている。これに対し、次世代車載向け通信プロトコルＦｌｅｘＲａｙがある。ＦｌｅｘＲａｙはＣＡＮと比べ、データ伝送の信頼性を高めたのが特徴である。具体的には、データ伝送速度は、ＣＡＮの１０倍に相当する最大１０Ｍビット／秒であり、データ伝送の方式は、遅延が生じにくいタイム・トリガ型を採用している。このほか、コントローラＬＳＩ（Large Scale Integration）や送受信ＬＳＩを1ノード当たり２個ずつ搭載し、伝送媒体も２重とすることで、信頼性を高めている。
【０００３】
ところで、このようなＦｌｅｘＲａｙバスドライバ等の出力回路には、ノイズ等が印加されＬＳＩが破壊されることを防止するため、過電圧からこれを保護する回路が設けられる。例えば従来の２線式バスシステム用の過電圧の減衰回路としては特許文献１に記載のものがある。図８は、特許文献１記載の減衰回路を示す図である。この減衰回路は、共振によって過電圧が印加された際、そのレベルを減衰させる目的として、ツェナーダイオードを利用するものである。具体的には、図８に示すように、基準電位２１０に対して、ノイズＨＦによる過電圧Ａがノード２０７、２０８、２０９に印加された際、ツェナーダイオード２０５、２０６がオンする電位（順方向、逆方向共に）において、抵抗２０３、２０４が基準電位に接続されることにより、ノ−ド２０７、２０８、２０９に印加される過電圧レベルを減衰させている。
【０００４】
この特許文献１においては、過電圧印加を防ぐためツェナーダイオードを使用している。しかしながら、例えば７Ｖ程度などの低電圧のツェナーダイオードは、プロセス上のハードルが高いため、ＬＳＩへの内蔵が困難である。そこで、ツェナーダイオードの代わりに高耐圧のＭＯＳトランジスタを使用して過電圧低減保護回路を構成することが考えられる。
【０００５】
図９（ａ）は、ツェナーダイオードを用いないで過電圧低減保護回路を実現した例を示す回路図である。ツェナーダイオードの代わりに、高耐圧のトランジスタと抵抗を使用することでＬＳＩに内蔵することができる。動作原理については、ツェナーダイオードを使用した場合とほぼ同等である。
【０００６】
図９（ａ）に示すように、出力回路１１０の差動信号ＢＰ、ＢＭの出力配線それぞれに過電圧低減保護回路１２０Ｐ、１２０Ｍが設けられている。過電圧低減保護回路１２０Ｐは、電源配線と出力配線との間に直列に接続されたＰｃｈトランジスタＰ１０１及び抵抗Ｒ１１と、出力配線と接地配線との間に接続された抵抗Ｒ１２及びＮｃｈトランジスタＮ１０１とを有する。過電圧低減保護回路１２０Ｍも同様に、ＰｃｈトランジスタＰ１０２及び抵抗Ｒ１３と、抵抗Ｒ１４及びＮｃｈトランジスタＮ１０２を有する。
【０００７】
ＢＰ、ＢＭ電位が０〜５Ｖの間は、過電圧低減保護回路１２０Ｐ、１２０Ｍに電流は流れない。すなわち、当該過電圧低減保護回路１２０Ｐ、１２０Ｍは通常動作に影響を及ぼさない。ＢＰ、ＢＭ電位が５．７Ｖ程度以上になると、ＰｃｈトランジスタＰ１０１、１０２の対ＳｕｂダイオードがＯＮするため、ＢＰ、ＢＭから電源配線方向（図中、符号１３１で示す経路）に電流（以下、基板電流という。）が流れる。これにより、プラスノイズが印加されたときのみ、同相インピーダンスが下がる。
【０００８】
一方、ＢＰ，ＢＭ電位が−０．７Ｖ程度以下になると、Ｎｃｈトランジスタの対Ｓｕｂダイオードがオンするため、ＢＰ，ＢＭから接地配線方向（図中、符号１３２で示す経路）に基板電流がなれる。これにより、マイナスノイズが印加されたときのみ、同相インピーダンスが下がる。
【０００９】
図９（ｂ）は、ＢＰ、ＢＭの電位の振れを示す模式図である。対策前後で差動信号ＢＰ、ＢＭの同相の振れ幅が減少する。この従来の過電圧低減保護回路においては、低電圧のツェナーダイオードを使用しないでよいという点で、ＬＳＩに内蔵しやすいというメリットがある。
【特許文献１】特表２００２−５３２９６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、たとえばＦｌｅｘＲａｙというシステムでは、ＶＣＣ＝０Ｖ、ＢＰ＝ＢＭ＝５Ｖ時にＢＰ、ＢＭに流れ込む電流が２５μＡ以下というバスリークＳＰＥＣがある。しかし、図９（ａ）に示す回路構成では、Ｐｃｈトランジスタの基板（Ｓｕｂ）に上記ＳＰＥＣ以上の電流が流れてしまう。
【００１１】
すなわち、図９（ａ）に示す従来の過電圧保護回路においては、対ＶＣＣ側にも保護用のＰｃｈトランジスタを挿入したため、ＬＳＩの電源がＯＦＦで、バスにある一定の電位が印加されている場合、Ｐｃｈトランジスタの対Ｓｕｂダイオードを通して、バスから電流（基板電流）が流入してしまう。そうすると、上述したように、ＦｌｅｘＲａｙでは、バスリークＳＰＥＣを大きく逸脱することとなる。よって、ＬＳＩが電源ＯＦＦの際にバスから流入する電流が大きくなるため、例えばＦｌｅｘＲａｙのようにバスリークＳＰＥＣがあるシステムにおいては、実現が困難である。
【００１２】
上述したように、ツェナーダイオードは、プロセス上のハードルが高いため、ＬＳＩへの内蔵が困難である。よって、ＭＯＳトランジスタを使用して過電圧保護を実現しつつ、電源ＯＦＦ時の流入電流を遮断することができる回路が必要となる。
【課題を解決するための手段】
【００１３】
本発明にかかる出力回路は、出力配線と電源配線との間に接続され、前記出力配線に対する過電圧低減保護機能を有する過電圧保護部と、前記出力配線の電圧に応じて前記過電圧保護機能のオン・オフを制御するスイッチング回路とを有するものである。
【００１４】
本発明においては、過電圧保護部が出力配線の電圧に応じて保護機能がオフされるため、余分なリーク電流が流れることなく、また出力配線の電圧に応じて保護機能がオンし出力配線に印加される過電圧を低減し保護することができる。
【００１５】
本発明にかかる他の出力回路は、出力配線と電源配線との間に接続されバスリーク防止回路と、前記出力配線の電圧に応じて前記バスリーク防止回路のバスリーク防止機能のオン・オフを制御する制御回路とを有するものである。
【００１６】
本発明においては、バスリーク防止回路を、制御回路が出力配線の電圧に応じてオン・オフ制御し、バスリークを防止することができる。
【発明の効果】
【００１７】
本発明によれば、過電圧低減保護対策ができ、かつバスリークを防止することができる出力回路を提供することができる。
【発明を実施するための最良の形態】
【００１８】
実施の形態１．
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を、ＦｌｅｘＲａｙなどの２線式通信システムにおいて、ＬＳＩの通信用端子に外部からノイズが入力された際、ＬＳＩの耐圧を超えるような過電圧がかからないよう保護すると共に、ＬＳＩの電源が印加されていない時にバスから流入する電流を遮断する機能を有する出力回路（以下、過電圧低減保護回路という。）に適用したものである。
【００１９】
図１は、本発明の実施の形態にかかる過電圧低減保護回路が適用される回路の一例であるバスドライバを示す図である。なお、本実施の形態においては２線式の通信システムを例にとって説明するが、これに限るものではない。すなわち、本実施の形態にかかる過電圧保護回路は、２線式の通信システムにおける出力回路に限らず、１線式の通信システムにおける出力回路であっても適用可能である。また、過電圧の入力が予想されるあらゆる通信システムに好適である。
【００２０】
図１に示すように、バスドライバ１は、出力回路１０、受信回路３０、及び内部回路４０を有する。出力回路１０は、上位層であるコミュニケーションコントローラ（内部回路４０）から入力されたシングル信号を、差動信号（ＢＰ、ＢＭ）に変換して通信バスライン４２Ｐ、４２Ｍに出力する。受信回路３０は、通信バスライン４２Ｐ、４２Ｍからの差動信号を論理的に判定し、シングル信号として上位層に出力する。
【００２１】
そして、本実施の形態にかかる過電圧低減保護回路２０は、通信バスライン４２Ｐ、４２Ｍの同相レベルを検知し、ＬＳＩに過電圧がかからないように保護する。保護の役割を担う素子としてツェナーダイオードを使用せず、ＭＯＳトランジスタを使用する。これに伴って発生するバスリークの増大を解決するためにバスリーク防止用の回路を更に有する。
【００２２】
図２は、本実施の形態にかかる過電圧低減保護回路の詳細を示す図である。なお、図２乃至図５、図７において、過電圧低減保護回路は、差動出力ＢＰ、ＢＭの片側（ここではＢＰ側）のみを示すが、ＢＭ側も全く同様に構成される。
【００２３】
過電圧低減保護回路２０は、バスライン（出力配線）４２と電源配線４１との間に接続され、バスライン４２の過電圧を低減し保護する機能を有する過電圧保護部（Ｐ１、Ｎ２）と、バスライン４２の電位に応じて、過電圧低減保護部の過電圧低減機能のオン・オフを制御するスイッチング回路（２１、２３）とを有する。スイッチング回路は、過電圧保護部と電源配線４１との間に接続されるバスリーク防止用の第１のトランジスタ（Ｎ３）と、バスライン４２の電圧に応じて第１のトランジスタのオン・オフを制御する制御回路２３とを有する。
【００２４】
過電圧保護部は、バスライン４２と電源配線４１との間に接続される第２のトランジスタ（Ｐ１）と、第２のトランジスタのバックゲートと電源配線４１との間に接続される第３のＭＯＳトランジスタ（Ｎ２）とを有する。制御回路２３は、電源配線４１及びバスライン４２の電圧を検出する電圧検出部（Ｐ２、Ｎ４、Ｎ６）と、電圧検出部の検出結果に応じて第１のトランジスタのオン・オフを制御するインバータ（Ｐ３、Ｎ５）とを有する。電圧検出部は、バスライン４２の電圧を検出する第１の電圧監視部（Ｐ２、Ｎ４）と、第１の電圧監視部と接地配線４３との間に接続され電源配線４１の電圧を監視する第２の電圧監視部（Ｎ６）とを有する。
【００２５】
制御回路２３が、電源配線４１及びバスライン４２の電位を検出し、その検出結果に応じてＮｃｈトランジスタＮ２及びＮ３のオン・オフを制御することで、バスリークを防止することができる。以下、具体的に説明する。
【００２６】
この過電圧低減保護回路２０は、主に過電圧を低減する役割を担う抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４と、トランジスタＰ１、Ｎ１を有する。また、バスリーク対策の役割を担うトランジスタＰ２、Ｐ３、Ｎ２〜Ｎ６を有する。すなわち、従来同様、電源配線４１とバスライン４２との間に接続されているＰｃｈトランジスタＰ１及び抵抗Ｒ１と、バスライン４２と接地配線４３との間に接続されている抵抗Ｒ２及びＮｃｈトランジスタＮ１に対し、第１のバスリーク対策回路２１、第２のバスリーク対策回路２２を設け、これを通信バスラインの電位に応じた信号を出力する制御回路２３により制御している。
【００２７】
第１のバスリーク対策回路２１は、電源配線４１とＰｃｈトランジスタＰ１との間に直列接続されたＮｃｈＭＯＳトランジスタＮ３及び抵抗Ｒ４からなる。ＮｃｈトランジスタＮ３はバスライン４２の電圧に応じてオフし、ＰｃｈトランジスタＰ１がオンして流れるバスリークを防止する。
【００２８】
第２のバスリーク対策回路２２は、電源配線４１にドレインが接続され、ソースがＰｃｈトランジスタのバックゲートに接続されたＮｃｈトランジスタＮ２からなる。ＮｃｈトランジスタＮ２のゲートは、ＮｃｈトランジスタＮ３のゲートと同じく制御回路２３に接続され、バスライン４２の電圧に応じてオン・オフが制御されている。
【００２９】
制御回路２３は、抵抗Ｒ３、ＰｃｈトランジスタＰ２、Ｐ３、ＮｃｈトランジスタＮ４〜Ｎ６を有する。抵抗Ｒ３は、バスライン４２に一端が接続されている。そして、抵抗Ｒ３と接地配線４３との間に、電圧検出部及びインバータが並列に接続されている。すなわち、抵抗Ｒ３と接地配線４３との間に、バスライン４２の電圧を検出する電圧検出部として、ＰｃｈトランジスタＰ２、ＮｃｈトランジスタＮ４、及びＮｃｈトランジスタＮ６が直列に接続されている。ＰｃｈトランジスタＰ２、及びＮｃｈトランジスタＮ４のゲートは共通に抵抗Ｒ３と接続されている。また、Ｎｃｈトランジスタのゲートは、電源配線４１と接続されている。
【００３０】
また、抵抗Ｒ３と接地配線４３との間に、インバータとして、ＰｃｈトランジスタＰ３及びＮｃｈトランジスタＮ５が直列接続されている。ＰｃｈトランジスタＰ３及びＮｃｈトランジスタＮ５のゲートは、電圧検出結果が出力されるＰｃｈトランジスタのドレイン（ＮｃｈトランジスタＮ４のドレイン）に接続されており、この検出結果に応じてハイ又はロウを出力することで、ＮｃｈトランジスタＮ２、Ｎ３のオン・オフを制御している。
【００３１】
この過電圧低減保護回路２０においては、通信バスライン４２がノイズによって大きく振れた際、トランジスタＰ１、Ｎ１のＳｕｂダイオードを通じて電流が流れることにより、通信バスライン４２のレベルを低減する。その電流は抵抗Ｒ１〜Ｒ４の値によって決定される。
【００３２】
そして、バスリーク条件（ＶＣＣ＝０Ｖ、ＢＰ＝ＢＭ＝５Ｖ時、ＢＰ、ＢＭに流れこむ電流が２５μＡ以下）を満たすため、トランジスタＰ１のバックゲート端子から電源配線４１に抜ける経路をトランジスタＮ２で制御することによって遮断する。さらに、接続したトランジスタＮ２、Ｎ３がバスリーク条件時にオフ、プラスノイズ印加時にオンするように、通信バスライン４２の電位で振れるインバータ回路（Ｐ３，Ｎ５）で制御する。
【００３３】
次に、本実施の形態にかかる過電圧低減保護回路の動作について説明する。図３乃至図５は、過電圧低減保護回路の動作を説明するための図、図６は、その際のＢＭ、ＢＰ端子、各抵抗に流れる電流をモニタした結果を示す図である。
【００３４】
先ず、図３は、バスリーク条件時（ＶＣＣ＝０Ｖ、ＢＰ＝ＢＭ＝５Ｖ）のＤＣ回路動作を示す図である。図３に示すように、バスリーク条件では、電源配線４１が０Ｖ、通信バスライン４２は５Ｖであるので、ＰｃｈトランジスタＰ２、ＮｃｈトランジスタＮ６はオフする。よって、ＮｃｈトランジスタＮ４はＯＮするが電流は流れない。ここで、ＮｃｈトランジスタＮ４とＮｃｈトランジスタＮ６の間のノード電圧ｂは不定となる。また、ＮｃｈトランジスタＮ６がＯＦＦしたときのインピーダンスの方が、ＰｃｈトランジスタＰ２がＯＦＦしたときのインピーダンスよりはるかに大きいため、トランジスタＰのドレイン電位ａは５Ｖ付近で一定になる。
【００３５】
これにより、インバータのゲートには約５Ｖの電圧が印加され、ＮｃｈトランジスタＮ５がＯＮしてＬｏｗが出力される。よって、ＮｃｈトランジスタＮ２、Ｎ３がオフする。トランジスタＰ１はオンするが、トランジスタＮ３がオフするため電流は流れない。また、トランジスタＰ１のＳｕｂ電流もバックゲートに接続しているトランジスタＮ２がオフすることにより遮断される。以上によりバスリークは発生しない。
【００３６】
図６（ａ）〜図６（ｄ）は電源電位ＶＣＣ＝０のときの電流モニタ結果を示す。横軸は、バスライン４２のＢＰ、ＢＭ端子の電圧を示し、縦軸は、それぞれ、図６（ａ）はＢＰ、ＢＭ端子、図６（ｂ）は抵抗Ｒ１、図６（ｃ）は抵抗Ｒ２、図６（ｄ）は抵抗Ｒ３に流れる電流の大きさを示す。図６（ａ）に示すように、ＢＰ、ＢＭ端子が５Ｖのときに電流値は０となっておりバスリーク条件を満たす。
【００３７】
次に、図４は、通信バスライン４２に＋２０Ｖを印加した時（ＶＣＣ＝５Ｖ、ＢＰ＝ＢＭ＝＋２０Ｖ）のＤＣ回路動作を示す図である。図４に示すように、インバータ回路が＋２０Ｖで動作する。すなわち、バスライン４２に＋２０Ｖが印加されると、トランジスタＰ２がオフし、トランジスタＮ４、Ｎ６がオンする。これにより、トランジスタＰ２のドレイン電位は０Ｖとなり、インバータ回路は、トランジスタＰ３がオン、トランジスタＮ５がオフしてハイが出力される。このことにより、トランジスタＮ２、Ｎ３がオンして、トランジスタＰ１と電源配線４１との間に電流が流れると共に、トランジスタＰ１のＳｕｂ電流が流れる経路が発生する。よって、過電圧低減の効果が得られる。ここで、トランジスタＰ１は完全にはオンしない。
【００３８】
図６（ｅ）〜図６（ｈ）は電源電位ＶＣＣ＝５のときの、それぞれＢＰ、ＢＭ端子、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３に流れる電流のモニタ結果を示す。バスライン４２に＋２０Ｖが印加されると抵抗Ｒ１に電流が流れ、過電圧を低減するよう動作する。
【００３９】
次に、図５は、通信バスラインに−２０Ｖを印加した時（ＶＣＣ＝５Ｖ、ＢＰ＝ＢＭ＝−２０Ｖ）のＤＣ回路動作を示す図である。図５に示すように、トランジスタＰ２、Ｎ６はオンするが、バスライン４２は−２０ＶなのでトランジスタＮ４がオフする。このとき、トランジスタＮ４の基板側のダイオードがＯＮしそのドレイン電位は−０．７Ｖ程度となる。すなわち、インバータ回路のゲート電位は−０．７ＶになりトランジスタＰ３、Ｎ５がオフするが基板間のダイオードがオンするため接地配線４３からバスライン４２に電流が流れる。このときインバータの出力は−０．７Ｖ程度となり、トランジスタＮ２、Ｎ３はオフする。
【００４０】
こうしてトランジスタＮ１の対基板間ダイオード、インバータ回路を構成するトランジスタＰ３、Ｎ５の対基板間のダイオードがオンすることによって電流が流れる経路が発生するため、通信バスライン４２に印加された過電圧が低減する効果が得られる。すなわち、図６（ｅ）〜図６（ｆ）に示すように、バスライン４２の電圧が低くなると抵抗Ｒ２、Ｒ３に電流が流れる。
【００４１】
本実施の形態においては、過電圧低減保護回路において、バスリーク対策を施すことにより、保護素子としてツェナーダイオードではなく、ＭＯＳトランジスタで構成することを可能とするため、ＬＳＩへの内蔵が容易である。そして、対電源配線４１側への保護素子として、ダイオードやＭＯＳトランジスタを挿入した際、バスリークの増大が従来問題となっていたが、バスライン４２、電源配線４１の電圧検出結果に基づきオン・オフが制御されるトランジスタＮ２、Ｎ３により、バスリークが流れないように対策することができる。
【００４２】
実施の形態２．  
次に、本発明の実施の形態２について説明する。図７は、本実施の形態の過電圧保護回路を示す図である。本実施の形態においては、実施の形態１の過電圧低減保護回路２０において、抵抗Ｒ２とトランジスタＮ１を削除したものである。
【００４３】
図７において、実施の形態１から抵抗Ｒ２とトランジスタＮ１を削除したことにより、通信バスライン４２にマイナスノイズが印加された際の電流経路が半減するため、過電圧低減効果も半減する。ただし、抵抗Ｒ３の抵抗値を実施の形態１の半分の値にすることにより、この経路に２倍の電流を流すことができ、実施の形態１とほぼ同等の過電圧低減効果が得られる。
【００４４】
本実施の形態においても、過電圧低減を、低電圧のツェナーダイオードを使用せず、高耐圧のＭＯＳトランジスタを使用して実現が可能になり、よってＬＳＩへの内蔵化が容易となる。また、対電源電圧ＶＣＣに対して保護素子を接続した際、電源ＯＦＦ時におけるバスラインからの流入電流が増大するという問題が解決できるため、流入電流が問題となるシステムでも対ＶＣＣに対して保護素子の挿入が可能となる。
【００４５】
さらに、外来ノイズに対しての耐性がアップするため、イミュニティ(Electro-Magnetic Susceptibility:ＥＭＳ）試験に対してマージンが大きくなる。さらにまた、本実施の形態においては、実施の形態１に対して、素子削減ができるという利点が得られる。
【００４６】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態１にかかる過電圧低減保護回路が適用される回路の一例であるバスドライバを示す図である。
【図２】本発明の実施の形態にかかる過電圧低減保護回路の詳細を示す図である。
【図３】バスリーク条件時（ＶＣＣ＝０Ｖ、ＢＰ＝ＢＭ＝５Ｖ）のＤＣ回路動作を示す図である。
【図４】通信バスラインに＋２０Ｖを印加した時（ＶＣＣ＝５Ｖ、ＢＰ＝ＢＭ＝＋２０Ｖ）のＤＣ回路動作を示す図である。
【図５】通信バスラインに−２０Ｖを印加した時（ＶＣＣ＝５Ｖ、ＢＰ＝ＢＭ＝−２０Ｖ）のＤＣ回路動作を示す図である。
【図６】電源電圧ＶＣＣ＝０Ｖ、５ＶのときにＢＭ、ＢＰ端子、各抵抗に流れる電流をモニタした結果を示す図である。
【図７】本発明の実施の形態２の過電圧保護回路を示す図である。
【図８】特許文献１記載の減衰回路を示す図である。
【図９】（ａ）は、ツェナーダイオードを用いないで過電圧低減保護回路を実現した例を示す回路図であり、（ｂ）は、ＢＰ、ＢＭの電位の振れを示す模式図である。
【符号の説明】
【００４８】
１０  出力回路
２０  過電圧低減保護回路
２１、２２  バスリーク対策回路
３０  受信回路
４０  内部回路
４１  電源配線
４２  バスライン
４３  接地配線
【図１】
2008072531.tif 000003
【図２】
2008072531.tif 000004
【図３】
2008072531.tif 000005
【図４】
2008072531.tif 000006
【図５】
2008072531.tif 000007
【図６】
2008072531.tif 000008
【図７】
2008072531.tif 000009
【図８】
2008072531.tif 000010
【図９】
2008072531.tif 000011