(57)【要約】【課題】画素ずれの発生しない撮像素子の同期回路を提供することを目的とする。【解決手段】クロック７を分周して分周クロック９を発生する分周器８と、水平同期信号６と垂直同期信号１６を生成する信号処理回路４と、前記分周クロック９と前記水平同期信号６と前記垂直同期信号１６から撮像素子駆動信号１８を生成するタイミング・ジェネレータ２と、を有する撮像素子３の同期回路であって、前記タイミング・ジェネレータ２はゲート信号１２を生成し、前記クロック７と前記分周クロック９と前記水平同期信号６と前記ゲート信号１２から補正クロック１５を生成し前記信号処理回路４に供給するクロック補正回路を備えたことを特徴とする。【選択図】図１
2008028696.tif 000002
【特許請求の範囲】
【請求項１】
クロックを分周して分周クロックを生成する分周器と、
水平同期信号と垂直同期信号を生成する信号処理回路と、
前記分周クロックと前記水平同期信号と前記垂直同期信号から撮像素子駆動信号を生成するタイミング・ジェネレータと、
を有する撮像素子の同期回路であって、
前記タイミング・ジェネレータはゲート信号を生成し、
前記クロックと前記分周クロックと前記水平同期信号と前記ゲート信号から補正クロックを生成し前記信号処理回路に供給するクロック補正回路と、
を備えたことを特徴とする撮像素子の同期回路。
【請求項２】
前記クロック補正回路は、
前記水平同期信号をクロック入力とし前記分周クロックをＤ入力とするフリッププロップと、
前記フリップフロップの反転出力と前記ゲート信号の論理積を生成する論理積回路と、
前記論理積回路の出力と前記クロックの論理和を生成する論理和回路と、
を備えたことを特徴とする請求項１に記載の撮像素子の同期回路。
【請求項３】
前記ゲート信号は、
前記水平同期信号の立ち上がりより後で前記クロックの１周期分Ｈ状態を維持すること、
を特徴とする請求項１または２に記載の撮像素子の同期回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＣＤやＣＭＯＳイメージセンサ等の撮像素子の同期回路に関するものであり、特に複数の出力系統を有する撮像素子の同期回路に関するものである。
【背景技術】
【０００２】
従来の撮像素子の同期回路の一例として特許文献１がある。従来の撮像素子の同期回路を、図３を用いて説明する。図３は、従来の撮像素子の同期回路のブロック図である。レンズ３１を透過した光を電気信号に変換する固体撮像素子３２と、固体撮像素子３２の出力である電気信号を映像信号に変換する映像信号処理回路３３と、を備えた撮像装置であって、固体撮像素子３２に蓄積された電荷を読み出す読み出しパルスの時間間隔を制御する読み出しパルス制御回路３５と、読み出しパルスを固体撮像素子３２、映像信号処理回路３３、ビデオメモリ３６に供給する同期信号発生回路３４と、読み出しパルスのタイミングにしたがって映像信号を記録するビデオメモリ３６を備える。
【０００３】
読み出しパルス制御回路３５が固体撮像素子３２に供給する読み出しパルスの時間間隔を変化させる。例えば、低照度の場合には固体撮像素子３２の露光時間を長くする。ビデオメモリ３６は、読み出しパルスのタイミングに同期して映像信号処理回路３３の出力する映像信号を記録する。
【０００４】
上記例は、同期信号発生回路３４が全体のタイミングを制御する、いわゆるマスター・モードの例である。次に、水平同期信号ＨＤ、垂直同期信号ＶＤをタイミング・ジェネレータ以外で行う、いわゆるスレーブ・モードの例を示す。ここで、タイミング・ジェネレータは上記例の同期信号発生回路３４に相当する。
【０００５】
図４は、従来のスレーブ・モードの撮像素子の同期回路のブロック図である。図４において、発振器１の出力であるＣＬＫ４１は、タイミング・ジェネレータＴＧ２と信号処理回路４に供給される。タイミング・ジェネレータＴＧ２の出力である撮像素子駆動信号１８は、撮像素子３に供給される。撮像素子３の出力する画像信号４２は、信号処理回路４に供給される。信号処理回路４は、ＣＬＫ４１をカウントして水平同期信号ＨＤ６と垂直同期信号ＶＤ１６を生成する。水平同期信号ＨＤ６と垂直同期信号ＶＤ１６は、タイミング・ジェネレータＴＧ２に供給される。タイミング・ジェネレータＴＧ２は、ＣＬＫ４１、ＨＤ６、ＶＤ１６から撮像素子３を駆動する撮像素子駆動信号１８を生成する。
【０００６】
また、高画素化、高速化が求められる中、複数の出力系統を有する撮像素子も存在する。例えば、撮像素子の出力する画像信号を画面上半分と画面下半分の２系統に分けて並列に出力する撮像素子が存在する。このような撮像素子では、撮像素子駆動信号の周波数を２倍にすることなく２倍の速さで画像信号を読み出すことができるので、撮像素子駆動信号を高速化することによる消費電力の増加、発熱量の増加、輻射ノイズの増加を回避しながら、同時に高速な画像信号の読み出しを実現することができる。
【０００７】
図５（ａ）は、複数の出力系統を有する撮像素子の同期回路のブロック図である。図５（ａ）において、発振器１の出力であるＣＬＫａ７は、１／２分周器８と信号処理回路４に供給される。１／２分周器８の出力であるＣＬＫｂ９は、タイミング・ジェネレータＴＧ２に供給される。タイミング・ジェネレータＴＧ２の出力である撮像素子駆動信号１８は、撮像素子３に供給される。撮像素子３の出力する画面上半分の画像信号１０と画面下半分の画像信号１１は、信号処理回路４に供給される。信号処理回路４は、ＣＬＫａ７をカウントして水平同期信号ＨＤ６と垂直同期信号ＶＤ１６を生成する。水平同期信号ＨＤ６と垂直同期信号ＶＤ１６は、タイミング・ジェネレータＴＧ２に供給される。タイミング・ジェネレータＴＧ２は、ＣＬＫａ７、ＨＤ６、ＶＤ１６から撮像素子３を駆動する撮像素子駆動信号１８を生成する。
【０００８】
発振器１の出力は従来の２倍の周波数とし、１／２分周器８によって周波数を半分にする。したがって、タイミング・ジェネレータＴＧ２の出力である撮像素子駆動信号１８は複数の出力系統を有さない撮像素子の場合と同じである。撮像素子３の出力する画面上半分の画像信号１０と画面下半分の画像信号１１は、信号処理回路４に入力される。信号処理回路４は、撮像素子３の出力する画面上半分の画像信号１０と画面下半分の画像信号１１を複数の出力系統を有さない撮像素子の場合の２倍の周波数であるＣＬＫａ７にしたがって合成し単一の画像信号を生成する。複数の出力系統を有さない撮像素子の場合の２倍の周波数であるＣＬＫａ７は、１／２分周回路８と信号処理回路４に供給されるが撮像素子３には供給されないので、消費電力の増加、発熱量の増加、輻射ノイズの増加を回避することができる。
【０００９】
図５（ｂ）は、複数の出力系統を有する撮像素子の同期回路のタイミングチャートである。１／２分周器８の出力であるＣＬＫｂ９は、電源投入時やリセット時等の状態によって、偶発的に位相が１８０度反転した２つの信号ＣＬＫｂ９（Ａ）とＣＬＫｂ９（Ｂ）のいずれかになる。同様に、水平同期信号ＨＤ６も２つの信号ＨＤ６（Ａ）とＨＤ６（Ｂ）のいずれかになる。
【特許文献１】特開平６−１６５０４８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、このような構成の場合、ＣＬＫａ７、ＣＬＫｂ９、ＨＤ６間で同期を取る必要がある。これらの同期が取れていなければ、電源投入時やリセット時等の状態によって位相が異なり、画素ずれが発生することになる。画素ずれは、画像異常となって現れる。また、画素ずれは電源投入時やリセット時だけではなく、垂直期間、水平期間毎に同期をとる場合にも発生する可能性がある。
【００１１】
本発明は上記課題を解決するためになされたものであり、画素ずれの発生しない撮像素子の同期回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の撮像素子の同期回路は、クロックを分周して分周クロックを発生する分周器と、水平同期信号と垂直同期信号を生成する信号処理回路と、前記分周クロックと前記水平同期信号と前記垂直同期信号から撮像素子駆動信号を生成するタイミング・ジェネレータと、を有する撮像素子の同期回路であって、前記タイミング・ジェネレータはゲート信号を生成し、前記クロックと前記分周クロックと前記水平同期信号と前記ゲート信号から補正クロックを生成し前記信号処理回路に供給するクロック補正回路を備えたことを特徴とする。
【発明の効果】
【００１３】
上記構成によって、２つのクロックの同期検出および同期合わせをすることで、画素ずれの発生しない良好な撮像素子の同期回路を提供することができる。本発明によれば、これらの効果を簡易な構成で実現できるため、実用上極めて有効である。
【発明を実施するための最良の形態】
【００１４】
（１．構成）
本発明の一実施例である撮像素子の同期回路の構成を、図１を用いて説明する。図１は、本発明の一実施例である撮像素子の同期回路のブロック図である。図１において、発振器１の出力であるＣＬＫａ７は、１／２分周器８と論理和回路１４に供給される。１／２分周器８の出力であるＣＬＫｂ９は、タイミング・ジェネレータＴＧ２とフリップフロップ５のＤ入力に供給される。タイミング・ジェネレータＴＧ２の出力である撮像素子駆動信号１８は、撮像素子３に供給される。撮像素子３の出力する画面上半分の画像信号１０と画面下半分の画像信号１１は、信号処理回路４に供給される。信号処理回路４は、論理和回路１４の出力であるＣＬＫｃ１５をカウントして水平同期信号ＨＤ６と垂直同期信号ＶＤ１６を生成する。水平同期信号ＨＤ６は、タイミング・ジェネレータＴＧ２とフリップフロップ５のクロック入力に供給される。垂直同期信号ＶＤ１６は、タイミング・ジェネレータＴＧ２に供給される。フリップフロップ５の出力である＊Ｑとタイミング・ジェネレータＴＧ２の出力であるゲート信号１２は、論理積回路１３に供給される。論理積回路１３の出力１７は、論理和回路１４に供給される。論理和回路１４の出力であるＣＬＫｃ１５は、信号処理回路４に供給される。フリップフロップ５、論理積回路１３、論理和回路１４は、本発明のクロック補正回路を構成する。
（２．動作）
本発明の一実施例である撮像素子の同期回路の動作を、図２を用いて説明する。図２は、本発明の一実施例である撮像素子の同期回路のタイミングチャートである。図２において、発振器１の出力であるＣＬＫａ７は、１／２分周器８で１／２分周されてＣＬＫｂ９になる。ＣＬＫｂ９は、電源投入時やリセット時等の状態によって、偶発的に位相が１８０度反転した２つの信号ＣＬＫｂ９（Ａ）とＣＬＫｂ９（Ｂ）のいずれかになる。同様に、水平同期信号ＨＤ６も２つの信号ＨＤ６（Ａ）とＨＤ６（Ｂ）のいずれかになる。ここでは、ＣＬＫｂ９（Ａ）とＨＤ６（Ａ）を正しい位相の信号として説明を行う。
（２．１正しい位相の場合）
ＣＬＫｂ９とＨＤ６が正しい位相の場合、すなわちＣＬＫｂ９（Ａ）とＨＤ６（Ａ）の場合について説明する。ＨＤ６（Ａ）の立ち上がり時点では、フリップフロップ５のＤ入力、すなわちＣＬＫｂ９（Ａ）はＨ状態なのでフリップフロップ５の＊Ｑ出力（Ａ）はＬ状態になる。なお、フリップフロップ５の＊Ｑ出力（Ａ）において、点線はその状態が不定であることを示す。タイミング・ジェネレータＴＧ２の出力であるゲート信号１２は、ＨＤ６（Ａ）の立ち上がりに続くＣＬＫｂ９（Ａ）の半クロック分Ｈ状態を維持する。ここで、半クロック分とは当該クロックがＨ状態を維持する期間とする。論理積回路１３において、一方の入力であるフリップフロップ５の＊Ｑ出力（Ａ）はＬ状態であるので、他方の入力であるゲート信号１２が変化しても、論理積回路１３の出力１７はＬ状態を維持する。したがって、ＣＬＫａ７は、論理和回路１４をそのまま通過してＣＬＫｃ１５（Ａ）になり、信号処理回路４に供給される。
（２．２誤った位相の場合）
ＣＬＫｂ９とＨＤ６が誤った位相の場合、すなわちＣＬＫｂ９（Ａ）とＨＤ６（Ｂ）の場合について説明する。ＨＤ６（Ｂ）の立ち上がり時点では、フリップフロップ５のＤ入力、すなわちＣＬＫｂ９（Ａ）はＬ状態なのでフリップフロップ５の＊Ｑ出力（Ｂ）はＨ状態になる。なお、フリップフロップ５の＊Ｑ出力（Ｂ）において、点線はその状態が不定であることを示す。タイミング・ジェネレータＴＧ２の出力であるゲート信号１２は、ＨＤ６（Ｂ）の立ち上がりに続くＣＬＫｂ９（Ａ）の半クロック分Ｈ状態を維持する。ここで、半クロック分とは当該クロックがＨ状態を維持する期間とする。論理積回路１３において、一方の入力であるフリップフロップ５の＊Ｑ出力（Ｂ）はＨ状態であるので、他方の入力であるゲート信号１２はそのまま論理積回路１３の出力１７になる。したがって、論理和回路１４の入力であるＣＬＫａ７は、ゲート信号１２がＨ状態を維持している間マスクされてＣＬＫｃ１５（Ａ）になり、信号処理回路４に供給される。
【００１５】
ＣＬＫａ７がマスクされる期間はＣＬＫｂ９（Ａ）の半クロック分、すなわちＣＬＫａ７の１クロック分であるので、ＣＬＫｃ１５（Ｂ）はＣＬＫａ７に対して１クロックずれることになる。これによって、ＣＬＫｂ９とＨＤ６が誤った位相の場合に発生する画素ずれを抑止することができる。なお、図２においては、ゲート遅延や配線遅延等の影響を無視した理想的なタイミングチャートを示した。実際には、ゲート遅延や配線遅延等の影響により論理積回路１３の出力１７がＣＬＫａ７のＬ状態の期間に立ち上がり、論理和回路１４の出力であるＣＬＫｃ１５の出力にグリッチが発生する場合がある。このような場合には、ワンショット等の遅延回路を用いて論理積回路１３の出力１７がＣＬＫａ７のＨ状態の期間に立ち上がるように調整すればよい。なお、最近のタイミング・ジェネレータでは、パルス位相やパルス幅を調整できる機能を有するものもあり、このような場合には各部の遅延量を考慮したゲート信号１２を作成することも可能である。
（２．３その他の場合）
ＣＬＫｂ９とＨＤ６がＣＬＫｂ９（Ｂ）とＨＤ６（Ｂ）の場合は正しい位相の場合であり、（２．１正しい位相の場合）の説明と同様である。また、ＣＬＫｂ９とＨＤ６がＣＬＫｂ９（Ｂ）とＨＤ６（Ａ）の場合は誤った位相の場合であり、（２．２誤った位相の場合）の説明と同様である。
【産業上の利用可能性】
【００１６】
本発明は、デジタルスチルカメラ、デジタルビデオカメラ、デジタルスチルカメラ機能を持つ携帯電話等の撮像素子を備えた装置に適用できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施例である撮像素子の同期回路のブロック図
【図２】本発明の一実施例である撮像素子の同期回路のタイミングチャート
【図３】従来の撮像素子の同期回路のブロック図
【図４】従来のスレーブ・モードの撮像素子の同期回路のブロック図
【図５】複数の出力系統を有する撮像素子の同期回路のブロック図とタイミングチャート
【符号の説明】
【００１８】
１    発振器
２    タイミング・ジェネレータ
３    撮像素子
４    信号処理回路
５    フリップフロップ
６    水平同期信号
７    クロック
８    １／２分周器
９    分周クロック
１０    画面上半分の画像信号
１１    画面下半分の画像信号
１２    ゲート信号
１３    論理積回路
１４    論理和回路
１５    補正クロック
１６    垂直同期信号
１７    論理積回路１３の出力
１８    撮像素子駆動信号
【図１】
2008028696.tif 000003
【図２】
2008028696.tif 000004
【図３】
2008028696.tif 000005
【図４】
2008028696.tif 000006
【図５】
2008028696.tif 000007