(57)【要約】【課題】  Ｘ，Ｙの２系統のサステイン回路を一体化したプラズマディスプレイ装置において、安定した駆動と長寿命化を実現する。【解決手段】  本発明に係るプラズマディスプレイ装置は、Ｘ電極が接地電位とされており、Ｙ電極に、リセット期間では正極性及び負極性を有するリセットパルスが印加され、サステイン期間では正極性及び負極性を有するサステインパルスが印加される。アドレス電極には、アドレス期間ではアドレスパルスが印加され、リセット期間及びサステイン期間の少なくとも一方の期間ではパルス信号が印加される、そして、このパルス信号のレベルを、上記アドレスパルスのレベルよりも大きくする。【選択図】  図１
2008129552.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイ装置において、
複数のＸ電極と、該Ｘ電極と平行に配列された複数のＹ電極と、該Ｘ電極と該Ｙ電極に対向し、かつ該Ｘ電極と該Ｙ電極と直交するように配置された複数のアドレス電極と、を備え、
前記Ｘ電極が接地電位、あるいは所定の一定電位とされており、
前記Ｙ電極に、リセット期間では正極性及び負極性を有するリセットパルスが印加され、サステイン期間では正極性及び負極性を有するサステインパルスが印加され、
前記アドレス電極に、アドレス期間ではアドレスパルスが印加され、前記リセット期間及び前記サステイン期間の少なくとも一方にパルス信号が印加され、
前記パルス信号のレベルが、前記アドレスパルスのレベルよりも大きいことを特徴とするプラズマディスプレイ装置。
【請求項２】
請求項１に記載のプラズマディスプレイ装置において、前記パルス信号は、前記リセット期間において前記Ｙ電極に印加される正極性のリセットパルスに対応して印加されることを特徴とするプラズマディスプレイ装置。
【請求項３】
請求項１に記載のプラズマディスプレイ装置において、前記パルス信号は、前記サステイン期間において前記Ｙ電極に印加される正極性のサステインパルスに対応して印加されることを特徴とするプラズマディスプレイ装置。
【請求項４】
プラズマディスプレイ装置において、
接地電位あるいは所定の一定電位とされた複数のＸ電極と、
該Ｘ電極と平行に配列された複数のＹ電極にパルスを供給するＹ駆動部と、
該Ｘ電極と該Ｙ電極とに対向し、かつ該Ｘ電極と該Ｙ電極と直交するように配置された複数のアドレス電極にパルスを供給するアドレス駆動部と、を備え、
リセット期間において、前記Ｙ駆動部は、前記Ｙ電極に正極性及び負極性を有するリセットパルスを供給し、前記アドレス駆動部は、前記アドレス電極に第１パルスを供給し、
アドレス期間において、前記Ｙ駆動部は、前記Ｙ電極に走査パルスを供給し、前記アドレス駆動部は、前記アドレス電極にアドレスパルスを供給し、
サステイン期間において、前記Ｙ駆動部は、前記Ｙ電極に正極性及び負極性を有するサステインパルスを供給し、前記アドレス駆動部は、前記アドレス電極に第２パルスを供給し、
前記第１パルス、及び／または前記２パルスのレベルが、前記アドレスパルスのレベルよりも大きいことを特徴とするプラズマディスプレイ装置。
【請求項５】
請求項４に記載のプラズマディスプレイ装置において、前記第１パルスは、前記リセット期間において前記Ｙ電極に供給される正極性のリセットパルスに対応して印加されることを特徴とするプラズマディスプレイ装置。
【請求項６】
請求項４に記載のプラズマディスプレイ装置において、前記第２パルスは、前記サステイン期間において前記Ｙ電極に供給される正極性のサステインパルスに対応して印加されることを特徴とするプラズマディスプレイ装置。
【請求項７】
請求項４に記載のプラズマディスプレイ装置において、前記アドレス駆動部はフローティングされており、更に、前記第１パルス及び前記第２パルスのレベルを設定するための電圧を前記フローティングされたアドレス駆動部に供給するための電圧弦を含むことを特徴とするプラズマディスプレイ装置。
【請求項８】
請求項７に記載のプラズマディスプレイ装置において、前記電圧源は可変電圧源であり、該可変電圧源により前記第１パルス及び／または前記第２パルスのレベルが制御可能にされることを特徴とするプラズマディスプレイ装置。
【請求項９】
請求項４に記載のプラズマディスプレイ装置において、前記第１及び第２パルスのレベルが互いに異なることを特徴とするプラズマディスプレイ装置。
【請求項１０】
複数のＸ電極と、該Ｘ電極と平行に配列された複数のＹ電極にパルスを供給するＹ駆動部と、該Ｘ電極と該Ｙ電極とに対向し、かつ該Ｘ電極と該Ｙ電極と直交するように配置された複数のアドレス電極にパルスを供給するアドレス駆動部とを備えた３電極方式のプラズマディスプレイ装置において、
前記Ｘ電極が接地電位とされており、前記Ｙ駆動部でＸ及びＹサステインを行うように構成されており、
前記アドレス駆動部は、フローティングされており、かつリセット期間あるいはサステイン期間に、アドレス期間におけるアドレス駆動電圧よりも高い電圧をアドレス電極に供給することを特徴とするプラズマディスプレイ装置。
【請求項１１】
請求項１０に記載のプラズマディスプレイ装置において、前記リセット期間とサステイン期間での前記アドレス電極への印加電圧を、それぞれ変更可能にしたことを特徴とするプラズマディスプレイ装置。
【請求項１２】
請求項１１に記載のプラズマディスプレイ装置において、前記リセット期間とサステイン期間での前記アドレス電極への印加電圧を、それぞれ表示状態に応じて制御可能にしたことを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置に関し、特に、維持放電時、プラズマディスプレイパネルを片側（例えばＹ電極側）からプッシュプル駆動するプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
現在一般に多用されている３電極方式面放電構造のＡＣ駆動型プラズマディスプレイパネル（以下、「ＰＤＰ」と省略）は、画面横方向（行方向）に直線状に形成された複数の対をなすスキャン・維持放電電極（以下、「Ｙ電極」と省略）と維持電極（以下、「Ｘ電極」と省略）とを備え、画面縦方向（列方向）に直線状に形成された複数のアドレス電極（以下、「Ａ電極」と省略）を有する。そして、行方向の一方の側には走査電極としてのＹ電極端子が配置され、他方の側にはサステイン電極としてのＸ電極端子が配置されている。
【０００３】
ＰＤＰを用いた表示装置（以下、「プラズマディスプレイ装置」と称す）では、一般に、維持放電（サステイン放電ともいう）時に、ＰＤＰをＹ電極側から駆動し、次にＸ電極側から駆動するプッシュプル駆動を交互に行っている（例えば、特許文献１参照）。ここでは、この駆動方式を「両側駆動方式」と称するものとする。
【０００４】
しかし、両側からのプッシュプル駆動では、ＰＤＰをＹ電極側から駆動するＹ駆動部（スキャン回路とＹサステイン回路とからなる）を搭載したＹ回路基板と、ＰＤＰをＸ電極側から駆動するＸサステイン回路を搭載したＸ回路基板とが必要で、更なるコストダウンが難しい。
【０００５】
そこでＸ電極側を接地して、ＰＤＰをＹ電極側からプッシュプル駆動（以下、この駆動を「片側駆動」と称す）する技術が特許文献２および非特許文献１などで提案されている。ＰＤＰをＹ電極側から片側駆動すれば、従来必要であったＸサステイン回路が不要となり、コストダウンを図ることができる。
【０００６】
【特許文献１】特開２００６−１３９２５２号公報
【特許文献２】特開２００５−３３８８３９号公報
【非特許文献１】Byung-Gwon Cho,et al.“New Cost-Effective Driving Method Based on Vt Close Curve Analysis in AC Plasma Display Panel” IDW/AD '05 Digest,PP.465-468,2005
【発明の開示】
【発明が解決しようとする課題】
【０００７】
Ｘ電極を接地して基準電位とし、３電極方式面放電構造のＰＤＰをＹ電極側からプッシュプル駆動する片側駆動において、各電極（Ｙ電極，Ａ電極）の駆動波形は、特許文献２（図７），非特許文献１（図５）に記載の如く、従来の両側駆動の駆動波形（例えば特許文献１の図４）と基本的にはほぼ同じ波形をしている。しかし、Ｘ電極を接地しているので、（Ｙ電極電位−Ｘ電極電位）が同じとなるように、駆動波形に工夫がなされている。すなわち、非特許文献１の図５と特許文献１の図４とを比べて見て明らかなように、両側駆動時Ｘ電極に正電位が与えられる区間では、その分Ｙ電位は負側にシフトされている。例えば、サステイン期間（維持放電期間）では、Ｙ電極には接地電位を基準として正負のパルスが印加されている。
【０００８】
大きく異なるところは、Ａ電極の駆動波形である。例えば、非特許文献１の図５に示すように、リセット期間では、Ｙ電極に加えられる正極性のリセットパルス（初期化パルス）の上昇期間に対応して、Ａ電極に正電圧Ｖａが印加されている。また、サステイン期間では、Ｙ電極の正極性のサステインパルス（維持放電パルス）に対応して、Ａ電極に正電圧Ｖａが印加されている。以下、説明の都合上、Ａ電極に印加される正電圧のパルスを「正極性パルス」と称するものとする。なお、電圧Ｖａはアドレス期間にＡ電極に印加されるアドレスパルスの電圧に同じである。このように、片側駆動方式の場合に、リセット期間及びサステイン期間においてＡ電極に電圧Ｖａを印加する理由について、次に述べる。
【０００９】
リセット期間の上昇期間にＡ電極に正極性パルスを印加すると、Ａ電極とＹ電極との電位差が小さくなるので、Ｘ電極とＹ電極との電位差がＡ電極とＹ電極との電位差より先に放電開始電圧を越えるようになる。そのため、Ｘ電極とＹ電極との間で先に弱放電が起こり、この弱放電によってプライミング粒子が形成された状態で、Ａ電極とＹ電極との電位差が放電開始電圧を越えるようになる。そして、このプライミング粒子によってＡ電極とＹ電極との間では放電遅延が減少するので、強放電が起こらずに弱放電が起こって所望の量の壁電荷が形成される。つまり、各セルの前の点灯状態（点灯，非点灯）によらず、上昇期間で所望の量の壁電荷を形成することができる。そのため、リセット期間の下降期間でも弱放電が生じ、全セルに渡って、リセットを確実に行うことができることになる。片側駆動方式の場合、安定なリセット動作が特に重要となる。また、Ａ電極を正電圧とすることで、上昇期間で生じる弱放電によって形成された正電荷（イオン粒子）がＡ電極に向かうスピードを遅くすることが出来る。これにより、Ａ電極を被覆する蛍光体にイオン粒子が衝突して蛍光体が劣化するのを低減することができる。なお、蛍光体が劣化すれば、輝度低下を招くことになる。
【００１０】
次に、サステイン期間のＡ電極の正極性パルス印加について説明する。片側駆動方式では、非特許文献１の図５に示すように、サステイン期間では接地電位を基準電位としてＹ電極が交互に正電圧，負電圧となる。そのため、Ａ電極の電位がＸ電極と同じ基準電位であれば、Ｙ電極のサステインパルスの極性に対応した壁電荷がＡ電極に付着する（一般に、両側駆動方式では、サステインパルスはＡ電極電位に対して正電圧となるためＡ電極には正電荷が付着）。このため、サステインパルスの極性変化でＡ電極とＹ電極の間で放電が生じやすくなる。また、正極性のサステインパルス印加で生じるサステイン放電で形成されたイオン粒子がＡ電極側に引き寄せられ、イオン衝撃による蛍光体劣化が生じやすくなる。なお、負極性のサステインパルス印加時には、Ａ電極はＹ電極に対して正電位のため、イオン衝撃による蛍光体劣化は低減される。
【００１１】
そこで、Ｙ電極の正極性のサステインパルスに対応してＡ電極に正電圧のパルスを印加すれば、正極性のサステインパルス印加時のＹ電極とＡ電極間の電圧差が小さくなり、Ａ電極とＹ電極の間で放電が生じない。また、この時にＡ電極に付着する正電荷は少なくなり、サステインパルスの極性反転によるＡ電極とＹ電極の間の放電も生じ難くなる。つまり、Ａ電極への正極性パルス印加により、安定なサステイン放電を実現することができる。また、イオン衝撃による蛍光体劣化も低減される。
【００１２】
上記したように、特許文献２および非特許文献１では、リセット期間の上昇期間とサステイン放電期間に印加されるＡ電極の正極性パルスの電圧値は、アドレス期間にＡ電極に印加されるアドレスパルス電圧（アドレス電圧ともいう）Ｖａと同じである。しかし、片側駆動時のＡ電極への正極性パルス印加による効果、すなわち、確実なリセット、安定なサステイン放電及びイオン粒子による蛍光体劣化の低減によるＰＤＰの安定動作及び長寿命化を達成するには、アドレスパルス電圧Ｖａよりさらに高い電圧にするのが望ましい。
【００１３】
本発明は、上記課題に鑑みて為されたものであり、その目的は、片側駆動方式のプラズマディスプレイ装置を安定動作及び長寿命化させるのに好適な技術を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明は、Ｘ電極を接地し、リセット期間にＹ電極に正極性及び負極性を有するリセットパルスを印加し、サステイン期間にＹ電極に正極性及び負極性を有するサステインパルス印加するように構成された片側駆動方式のプラズマディスプレイ装置において、上記リセット期間及びサステイン期間のいずれか一方の期間において、アドレス電極にパルス信号を印加し、このパルス信号のレベルを、アドレス期間においてアドレス電極に印加されるアドレスパルスのレベルよりも大きくしたことを特徴とするものである。
【００１５】
上記パルス信号は、リセット期間においてＹ電極に印加される正極性のリセットパルス、及び／またはサステイン期間においてＹ電極に印加される正極性のサステインパルスに対応して印加される。
【００１６】
また、アドレス電極に上記パルス信号を印加するためのアドレス駆動回路がフローティングされ、このアドレス駆動回路にパルス信号の電圧レベルを設定するための電圧を供給している。
【発明の効果】
【００１７】
本発明によれば、片側駆動方式のプラズマディスプレイ装置を安定動作及び長寿命化させることが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の最良の形態について、図面を参照しながら詳細に説明する。なお、各図において、共通な機能を有する要素には同一な符号を付して示し、一度説明した要素については、その重複する説明を省略する。
【００１９】
本実施形態は、上述した片側駆動方式のプラズマディスプレイ装置において、リセット期間及びサステインの各期間の少なくとも一方の期間においてＡ電極に印加されるパルスのレベルを、アドレス期間にアドレス電極に印加されるアドレスパルスのレベルよりも大きくしたことを特徴とするものである。そのために本実施形態は、具体的は、Ａ電極駆動用の電源を含めてアドレス回路全体をフローティングさせ、フローティングさせたアドレス回路全体（以下、「フローティングアドレス駆動部」と称する）の仮想グラウンド（以下、グラウンドを「ＧＮＤ」と省略）に電源パルスを生成する可変電源を接続したものである。本実施形態において、このような構成にした理由について下記する。
【００２０】
Ａ電極に印加できる電圧は、一般にはアドレス回路が出力できるアドレスパルス電圧Ｖａが上限となり、本来ＰＤＰの片側駆動上理想的な電圧（アドレスパルス電圧Ｖａよりもさらに高い電圧）まで印加することは困難である。
【００２１】
なぜならば、アドレス回路に印加される電源電圧は、アドレス回路の損失に直接影響する。すなわち、アドレス回路に印加される電源電圧の増加分は、その増加分の二乗に従い損失を増加させる。現状の製品では、６０Ｖ〜７５Ｖ程度の電源電圧がアドレス回路に供給されているが、この電圧レベルであっても、アドレス回路を構成するアドレスＩＣの放熱には大きな努力が払われ、コストも大きなものとなっている。このため、動作周波数の高いアドレス回路の電源電圧は、アドレス放電が安定に実現する範囲で極力下げるのが実用上一般的な設計手法であり、前述のように６０Ｖ〜７５Ｖ程度の電源電圧となっている。
【００２２】
このように、アドレス回路の熱損失の問題で、片側駆動時、リセット期間の上昇期間およびサステイン期間にＡ電極に印加する正極性のパルス電圧をアドレスパルス電圧Ｖａよりも大きな最適な所望の電圧まで上げることが困難である。
【００２３】
そのために本実施例では、上述のようにアドレス回路をフローティングアドレス駆動部として構成し、このアドレス回路の仮想ＧＮＤに電源パルスを生成する可変電源を接続している。そしてこの構成によれば、片側駆動方式のリセット期間の上昇期間およびサステイン期間において、フローティングアドレス駆動部で全てのＡ電極に印加する電圧Ｖａを持つ所定パルス幅のパルスを生成させるとともに、このパルスに同期させて、前記所定幅の電源パルスを可変電源で発生させ、フローティングアドレス駆動部の仮想ＧＮＤに重畳させることができる。重畳する可変電源の電源パルスの電圧を適切に設定しておけば、従来のアドレスパルス電圧Ｖａよりも大きな最適な所望電圧のパルスをＡ電極に印加することができることになる。
【００２４】
以下、図面を用いて本実施例の詳細を説明する。
【００２５】
図１は、本実施例に係わる片側駆動方式における代表的なＰＤＰ駆動波形の要部を模式的に示すもので、ここでは、リセット期間を中心に示したものである。なお、図１に示す駆動波形は非特許文献１の図５に同じであるが、リセット期間，サステイン期間にＡ電極に印加されるパルス電圧が異なる。
【００２６】
ＰＤＰの構造は、現在一般的な３電極方式面放電構造を前提としている。すなわち、Ｘ電極とＹ電極は、ＰＤＰの前面板に並行に配置され、アドレスを行うＡ電極は、Ｘ，Ｙ電極に対向しかつ直交する形態でＰＤＰの背面板に配置されている。
【００２７】
図１に示すように、一つのサブフィールド期間は、リセット期間Ｔｒと、アドレス期間Ｔａと、サステイン期間Ｔｓの３つの期間に分割され、リセット期間Ｔｒは、上昇期間Ｔｒｕと下降期間Ｔｒｄとに分割される。
【００２８】
図１に示す駆動波形は、基本的には特許文献２の図７や非特許文献１の図５に同じである。但し、本実施例では、リセット期間の上昇期間Ｔｒｕ，サステイン期間ＴｓにＡ電極に印加されるパルス電圧が異なる。従って、駆動波形の詳細は、上記特許文献１や非特許文献１に記載されているので、駆動波形については概要を述べるに留める。
【００２９】
図１に示すように、リセット期間の上昇期間Ｔｒｕでは、従来（非特許文献１の図５）とは異なり、Ａ電極にアドレス電圧Ｖａを越える電圧Ｖａｈｒを印加する（以下、このパルスを「アドレスリセットパルス」と称し、「Ａリセットパルス」と省略する）。ここで、Ｖａｈｒ＝Ｖａ＋Ｖａｖｒである。但し、添え字ｒはリセットの意味で、Ｖａはアドレスパルスと同じ電圧値、Ｖａｖｒは電圧値Ｖａからの変化分（増加分）である。
【００３０】
そして、Ｙ電極において、まず放電が起きない電圧範囲で瞬間的に印加電圧を増加させる（単調に傾斜をつけて増加させても良いが、時間を短縮するためにこの方式を採用する）。ここでは、電圧Ｖｓまで立ち上げる。続いて、セルによっては放電が始まる電圧値になる領域では、傾斜をつけて徐々に電圧値を増加させ、微弱な放電を引き起こし、壁電荷を形成させる。電圧値のピークは、ＰＤＰ内の全セルが完全に放電開始電圧を越える電圧値に設定する。
【００３１】
次に、リセット期間の下降期間Ｔｒｄでは、Ａ電極をＧＮＤ電位（基準電位）として、Ｙ電極への印加電圧を瞬間的に電圧Ｖｓまで下げ、その後、−Ｖｓ電圧より低い負電圧に向けて徐々に電圧値を下げて微弱な放電を引き起こす。これによりＹ電極，Ｘ電極，Ａ電極に形成された壁電荷を一部消去して、次のアドレス期間におけるアドレス放電が容易に起こるようにそれぞれの壁電荷を調整する。
【００３２】
アドレス期間Ｔａでは、点灯させる（発光させる）セルを選択するために、走査Ｙ電極に−Ｖｓより低い走査パルス（負電圧パルス）Ｖｓｃを印加するとともに、点灯セルに対応するＡ電極にアドレスパルス（パルス電圧Ｖａ）を印加する。非走査Ｙ電極はＡ−Ｙ電極間で放電を起こさない例えば−Ｖｓ近傍の負電圧でバイアスし、非点灯セルに対応するＡ電極は基準電位（ＧＮＤ）とする。
【００３３】
次のサステイン期間Ｔｓでは、Ｙ電極をプッシュプル駆動してサステイン放電を維持するために、Ｙ電極に交互に電圧Ｖｓの正極性サステインパルスと電圧−Ｖｓの負極性サステインパルスを印加する。そして、Ａ電極には、正極性サステインパルスと同期した正極性パルス（以下、「Ａ正極性パルス」と称する）を印加する。負極性サステインパルスの間は、Ａ電極は基準電位とする。Ａ正極性パルスの電圧値は、従来（非特許文献１の図５）では、アドレスパルスの電圧Ｖａと同じであるが、本実施例では、アドレス電圧Ｖａを越える電圧Ｖａｈｓとする。ここで、Ｖａｈｓ＝Ｖａ＋Ｖａｖｓである。但し、添え字ｓはサステインの意味で、Ｖａｖｒは電圧値Ｖａからの変化分（増加分）である。
【００３４】
なお、上記したＡ電極に印加される電圧Ｖａｈ（Ｖａｈｒ，Ｖａｈｓ）のパルス（Ａリセットパルス，Ａ正極性パルス）は、電圧Ｖａのパルスに電圧Ｖａｖ（Ｖａｖｒ，Ｖａｖｓ）のパルスを重畳したものである。以下では、電圧Ｖａのパルスをアドレス期間のアドレスパルスと区別するために、説明の都合上、「Ａ基本パルス」と称するものとする。詳細は後述するが、フローティングアドレス駆動部でＡ基本パルス（電圧値Ｖａ）を生成し、このＡ基本パルスに可変電源で生成した電源パルス（電圧値Ｖａｖ）を重畳する構成とする。上記説明では、リセット期間の上昇期間Ｔｒｕとサステイン期間Ｔｓでは、重畳する電源パルスの電圧Ｖａｖがそれぞれ異なるものとしている。すなわち、ＶａｖｒとＶａｖｓとが異なる。しかし、本発明はこれに限定されるものではなく、先行するサブフィールドでの各セルの点灯状態に応じて種々の電圧値に設定されることはいうまでもない。勿論、同じ電圧値としてもよい。なお、リセット期間の下降期間Ｔｒｄ，アドレス期間Ｔａおよびサステイン期間Ｔｓでの負極性サステインパルス印加期間では、電圧Ｖａｖは０Ｖとする。
【００３５】
本実施例は、図１に示すように、リッセト期間の上昇期間，サステイン期間におけるＡ電極への印加電圧に関するものである。以下、Ａ電極への印加電圧について詳細に説明する。
【００３６】
リセット期間の上昇期間Ｔｒｕやサステイン期間ＴｓにおけるＡ電極の電位は、イオン衝撃による蛍光体のダメージを軽減するために、正の電位を保つことが望ましい。このため、非特許文献１にも開示されているように、リセット期間の上昇期間Ｔｒｕ，サステイン期間ＴｓでＡ電極に正の電圧を印加している例が見られる。
【００３７】
この電圧値は、回路的な制約からアドレス電圧Ｖａと同一とすることが一般的であった。それは、Ａ電極への電圧は、アドレス回路が供給するため、アドレス回路を構成する駆動ＩＣの損失や耐圧を考慮すると、電圧Ｖａを越える高電圧化が難しいからである。
【００３８】
更に詳細に述べる。ＰＤＰ駆動回路では、アドレス回路がもっとも高速に動作しており、かつ、その出力数が多い。そこで、アドレス回路は複数の集積化されたＩＣで構成されているのが一般的である。このため、回路（具体的にはアドレスＩＣ）の放熱も容易ではない。
【００３９】
この理由により、アドレス回路の動作電圧は、アドレス駆動に関して、放電ばらつきも含めて破綻が生じない最低の電圧値に設定されるのが一般的であった。すなわち、リッセト期間の上昇期間やサステイン期間において、アドレス駆動に必要な電圧Ｖａよりもさらに高い電圧を与えることで様々な性能や信頼性向上が期待できても、前述の理由から、アドレス電圧の電圧値Ｖａで抑えられていた。
【００４０】
この課題に対し、本実施例では、図１に示すように、リセット期間の上昇期間およびサステイン期間にＡ電極に印加する電圧（この電圧値をＶａｈで示し、リセット期間の上昇期間における電圧値をＶａｈｒで、またサステイン期間の電圧値をＶａｈｓで表す）をアドレス電圧（図１ではＶａで示す）とは独立した任意の電圧に設定する。ここで、電圧値Ｖａからの変化分（可変範囲）をＶａｖで示すと、Ｖａｈ＝Ｖａ＋Ｖａｖとなる。そこで、Ｖａｖを０Ｖからその最大値Ｖａｖ（ｍａｘ）まで変化させることにより、Ａ電極への印加電圧を適宜変更することができることになる。図１では、電圧Ｖａｈｒと電圧Ｖａｈｓとは異なっているが、同一電圧であってもよい。また、先行するＰＤＰの表示状態により電圧Ｖａｖを適宜変更することによって、リセット期間の上昇期間ＴｒｕごとにＡ電極への印加電圧を変えることも可能とするプラズマディスプレイ装置を提供することもできる。さらには、例えば異なるインチサイズのＰＤＰを用いたプラズマディスプレイ装置を開発する場合、電圧Ｖａｖの値を変えて、ＰＤＰに最適なアドレス電圧に設定することも可能となる。この場合、前記ＶａｈｒやＶａｈｓも変更されることはいうまでもない。これにより、プラズマディスプレイ装置の開発期間を短縮することも可能となる。
【００４１】
上記した可変されるパルス電圧Ｖａｖを生成するための可変電源を備えたプラズマディスプレイ装置の構成について、図２を用いて説明する。
【００４２】
図２は、本実施例のプラズマディスプレイ装置におけるＰＤＰ駆動部の模式図である。
【００４３】
図２に示すように、プラズマディスプレイ装置のＰＤＰ周辺駆動部は、ＰＤＰ１と、Ｙ駆動部６と、タイミング制御部７と、画像処理部８と、可変電源制御部９と、アドレス駆動部１０とを含んでなる。
【００４４】
ＰＤＰ１は、従来と同様であり、対向して配置された前面板２Ｆと背面板２Ｒとからなる。前面板２Ｆは、対を成すＹ電極３とＸ電極４を複数備えている。プラズマディスプレイ装置としては、前面板２Ｆを通して発光した光を見ることになる。Ｙ電極３およびＸ電極４は、例えばガラス基板である前面板２Ｆの内面側に銀や銅などの金属電極とＩＴＯなどの透明電極がストライプ状に積層されて形成されたものである。更に、それらの電極を覆うように誘電体（図示せず、ガラスを成分としている）が配置されている。
【００４５】
なお、図２ではＸ，Ｙのサステイン電極の配置をＰＤＰの上方から下方に向うに従い、Ｙ−Ｘ，Ｙ−Ｘ・・・としたが、Ｘ−Ｙ，Ｘ−Ｙ・・・の配置でも可能である。また、Ｘ−Ｙ，Ｙ−Ｘ、Ｘ−Ｙ、Ｙ−Ｘ・・・およびＹ−Ｘ，Ｘ−Ｙ、Ｙ−Ｘ，Ｘ−Ｙ・・・の配置でも、同様に本実施例が適用されることは言うまでもない。
【００４６】
背面板２Ｒ上には、Ｙ電極３とＸ電極４に直交するようにＡ電極５が形成されている。本実施例では、Ｘ電極４は、片側駆動とするためＧＮＤ（基準電位）に接地されている。また、接地電位ではなく、所定の一定電位であってもよい。
【００４７】
タイミング制御部７は、図示しない同期信号抽出回路からの同期信号に基づいて、種々のタイミング信号を生成する。種々のタイミング信号としては、例えば、リセット期間におけるＡ電極のＡリセットパルス生成制御，アドレス期間のＹ電極走査に合せたアドレス制御やサステイン期間におけるＡ正極性パルス生成などを制御するアドレス電極制御信号（以下、「Ａ電極制御信号」と称する）、Ｙ電極リセットパルスの生成を制御するＹリセット制御信号，スキャンを指示するスキャン制御信号，サステインプッシュプル駆動を行わせるサステイン制御信号、及びリセット期間およびサステイン期間においてＡ電極に重畳して印加する電源パルスの生成を指示する電源パルス制御信号などを生成する。
【００４８】
Ｙ駆動部６は、スキャン回路６１と、サステイン回路６２と、Ｙリセット回路６３とを含んでなる。スキャン回路６１は、タイミング制御部７からのスキャン制御信号に基づき、Ｙ電極３のスキャン（走査）を行う。サステイン回路６２は、タイミング制御部７からのサステイン制御信号を受けてＹ電極３をプッシュプル駆動し、サステイン放電を維持する。Ｙリセット回路６３は、タイミング制御部７からのＹリセット制御信号を受けてＹリセットパルスを生成し、Ｙ電極３に印加する。
【００４９】
可変電源制御部９は、タイミング制御部７からの電源パルス制御信号に基づいて、可変電源１６０が種々の電圧値を有する電源パルスを生成するように、可変電源１６０を制御する。具体的には、サブフィールドごとにリセット期間のＡ電極電圧を変える場合や、サステイン期間におけるＡ電極電圧の値を制御する際に制御信号を可変電源１６０に供給する。
【００５０】
画像処理回路８は、入力された画像データの１フィールドデータを複数のサブフィールドデータに変換する。そして、内蔵する並列／直列変換回路（図示せず）で、変換したサブフィールドデータの並列（パラレル）データを直列（シリアル）データに変換し、タイミング制御部７からのＡ電極制御信号に基づいて、伝送線８１を介してアドレス駆動部１０に供給する。また、リセット期間やサステイン期間では、アドレス駆動部１０で生成されるＡ電極のリセットパルスや正極性パルスのための制御データを送出する。
【００５１】
本実施例では、アドレス駆動部１０をフローティング構成（詳細は後述）とするために、また、画像処理部８からアドレス駆動部１０への配線数を低減するために、画像処理部８とアドレス駆動部１０との間の信号伝送の形態（インターフェース）として、例えば、ＬＶＤＳ（低振幅差動伝送：Low Voltage Differential Signaling），ＴＭＤＳ（Transition Minimized Differential Signaling），ＣＴＬ（Current Transfer Logic）のような電圧振幅の小さな高速電流差動伝送方式を採用する。そして、動作を高速化することで並列処理されていた信号を直列として信号線の本数を削減し、絶縁分離手段（例えばフォトカプラーや高速パルストランス、静電結合、あるいは無線伝送でも良い）を介してフローティングしたアドレス駆動部１０に供給する。アドレス駆動部１０は、受信した直列信号をインターフェース部１１０に内蔵される直列／並列変換回路（図示せず）で並列信号に変換する（詳細は後述）。つまり、高速電流差動伝送方式のインターフェースとアドレス駆動部に配設する直列／並列変換回路とを組み合わせれば、アドレス駆動部のフローティングを容易に実現することができる。また、ノイズ特性や信号配線の形成の煩雑さを改善することもできる。
【００５２】
アドレス駆動部１０は、フローティングアドレス駆動部１５０と、可変電源１６０とに大別される。フローティングアドレス駆動部１５０は、インターフェース部１１０と、複数の駆動ＩＣからなるアドレス回路１２０とを含んでなる。
【００５３】
インターフェース部１１０は、フローティングアドレス駆動部１５０をフローティングさせるために、入力に図示しない絶縁分離手段を備え、周辺回路とは電気的に絶縁されている。絶縁手段は、フォトカプラーに代表される光学素子、トランス結合による絶縁機能を有する信号伝送素子、あるいは容量結合や無線による信号伝送などで実現される。しかし、これらの素子は公知であるため、これ以上の詳細な説明を省略する。また、光ファイバーで信号伝送を行うことにより、他の回路とフローティングアドレス駆動部１５０を絶縁することも可能である。絶縁手段を介してインターフェース部１１０に入力された直列データは、図示しない直列/並列変換回路で並列データに変換されて並列アドレスデータ１１５としてアドレス回路１２０に出力される。
【００５４】
アドレス回路１２０は、複数のアドレス駆動ＩＣからなり、アドレス期間には、Ｙ駆動部６のスキャン回路６１によるスキャン（行走査）に同期して、サステイン期間に点灯させるべきセルに対応したＡ電極５にアドレスパルス（電圧Ｖａ）を印加する。また、リセット期間の上昇期間やサステイン期間に、タイミング制御部７からのＡ電極制御信号に基づいて、全てのＡ電極５に対してＡリセットパルスやＡ正極性パルスを出力する。
【００５５】
電源１４０は、アドレス回路１２０に電力を供給するもので、その電源電圧Ｖａは一般的には５０〜７５Ｖ程度である。アドレス回路１２０の出力段の損失を無視すれば、アドレス回路１２０からはＡ電極５に電圧Ｖａのパルスが印加されることになる。なお、電源１３０は、インターフェース部１１０などのロジック回路に電力を供給する低電圧電源を示す。一般には３．３Ｖ〜５Ｖ程度の低い電圧である。
【００５６】
フローティングアドレス駆動部１５０の仮想ＧＮＤ１５５は、図２から明らかなようにフローティングしており、仮想ＧＮＤ１５５に可変電源１６０が接続されている。
【００５７】
可変電源１６０は、可変電源制御部９の制御に基づいて、表示状態及び／または動作状態に応じて最適な電圧値の電源パルスをフローティングアドレス駆動部１５０に供給する。具体的には、リセット期間の上昇期間やサステイン期間におけるＡリセットパルスやＡ正極性パルスを生成するため、これらのパルスの一部を形成する、Ａ基本パルスに同期させて重畳する所定電圧の電源パルス（例えば電圧値Ｖａｖｒ，Ｖａｖｓ）を生成する。これにより、フローティングアドレス駆動部１５０から出力されるＡ基本パルスに可変パルス電源１６０で生成された電源パルスが重畳されて、Ａリセットパルス（電圧値Ｖａｈｒ＝Ｖａ＋Ｖａｖｒ）やＡ正極性パルス（電圧値Ｖａｈｓ＝Ｖａ＋Ｖａｖｓ）がＡ電極に印加されることになる。電源パルスを生成しない期間では、Ｖａｖ＝０Ｖとされるのはいうまでもない。
【００５８】
図３は、放電セル内の放電の状態を模式的に示したものである。なお、図２と同一の機能を有する要素については同一の符号を付して示す。
【００５９】
図３において、背面板２Ｒ上にはＡ電極５が形成されており、そのＡ電極５上には誘電体１３が設けられている。更に、誘電体１３上には、蛍光体１２が設けられている。一方、前面板２Ｆの背面板２Ｒに対応する面にはＹ電極３とＸ電極５が形成されており、更にその上には誘電体１３上が設けられている。また前面板２Ｆ側の誘電体１３上には、保護膜１４が設けられている。そして、このように構成された前面板２Ｆと背面板２Ｒとで挟まれた空間は、放電空間１５が形成される。図３における可変電源１６０’は、図２における可変電源１６０に電源１４０を加えたものである。図３における可変電源１６０’の電源電圧がＡ電極５に印加されるものとして説明する。また、Ｙ電極３に接続されている可変電源はＹ電極３に印加される駆動電圧を示している。なお、Ｘ電極４は、いかなる期間に於いてもＧＮＤ電位に固定されているが、内部インピーダンスが低ければ（電圧源とみなせれば）特定の電位に固定することも出来る。
【００６０】
以下、図２に基づいて図１を参照しながら、ここでは、代表的に、リセット期間の放電状態について述べる。
【００６１】
図３において、Ｙ電極３の電位を徐々に上げていくと、放電開始電圧を越えた電極間で放電が始まる。この時、Ｙ電極３の電圧増加は非常にゆっくりと行われるため、放電が開始されても、図３に示すように、放電空間１５に封入されている放電ガスの一部が電離し、プラスイオンとマイナス電荷をもった電子に分離される。電離したプラスイオンと電子は、それぞれの電極に印加されている電圧が作る電界に沿って引き寄せられる。プラスイオンはＹ電極３に対し等価的にマイナスの電位となっているＸ電極４とＡ電極５に向かって進み、誘電体１３や蛍光体１２をはさんで電極上に付着する（これを壁電荷と呼んでいる）。一方、電子はＹ電極３に引き寄せられ、同様に誘電体１３をはさんでＹ電極３上に付着し壁電荷を形成する。それぞれの電極上には、電極間に生じる電界を打ち消すだけの壁電荷が付着する。すなわち、放電が始まるとすぐにイオンと電子が形成され、それぞれが電極間の電界に沿って電極の上に壁電荷を形成し、その壁電荷が電極間に生じている電界と反対の電界を形成する。このため、電極に印加された電圧によって出来た電界を打ち消すことになる。
【００６２】
リセット期間の場合、図１に示すように、一般には鈍波（あるいはランプ波と呼んでも良い）リセット方式が採用されるので、放電開始電圧付近でのＹ電極電圧上昇の時間的変化は緩やかである。従って、壁電荷で電界が一時的になくなってもＹ電極の電圧がさらに上昇するため、新たな放電が生じることになる。この放電も、新たに生じた壁電荷で印加電圧による電界が打ち消され放電は停止する。このような過程が繰り返されて、ＰＤＰ内の全セルで微弱な放電が起こり、壁電荷が形成された時点でＹ電極電圧の上昇は停止する。このように、鈍波リセットでは、放電が生じるとすぐに電界がなくなるため、Ｙ電極の電圧の増加に応じて放電は発生するが、大きな放電には至らずに弱い放電のまま継続する。リセット期間では、セルごとに放電開始電圧がばらついても、壁電荷の量によりそれぞれのセルの放電開始電圧が調整され、全てのセルの放電開始電圧がほぼ同じレベルに調整される。
【００６３】
しかしながら、図３に示すように、３電極方式面放電構造のＰＤＰにおいては、放電を起こす個所としては、Ｘ電極４とＹ電極３間、Ｙ電極３とＡ電極５間、およびＸ電極４とＡ電極５間の計３箇所が存在する。前記３箇所の電極間において、Ｘ電極４とＡ電極５間では放電を起こさないような電位分布とするため、現実には、Ｘ電極４とＹ電極３間、Ｙ電極３とＡ電極５間の放電を考えればよい。
【００６４】
Ｘ電極４とＹ電極３間は面放電構造の電極配置であり、Ｙ電極３とＡ電極５間は対向放電電極構造を有する。両方の電極構造を比較した場合、面放電よりも対向放電の方が放電しやすく、放電の成長も速い事が知られている。すなわち、Ｙ電極３とＡ電極５間の放電開始の電圧や放電の強さを制御し、Ｘ電極４とＹ電極３間での放電とのバランスを取る必要がある。そのために本実施例では、放電の強さを制御する要素として、可変電源１６０’を設けている。すなわち、Ｙ電極３に正の高電圧が印加された場合、Ａ電極５にも正の電圧を印加することでＹ電極３とＡ電極５間の電界は弱まり、Ｘ電極４とＹ電極３間の放電とのバランスを自由に調整できる。
【００６５】
前述の放電の強さ制御は、ＰＤＰの構造のばらつきに関しても適用できる。すなわち、放電セルを形成する材料のばらつきや幾何学的寸法のばらつきなどよる放電特性の相違に対しても、上記可変電源１６０’をその補正機能として働かせることも可能である。
【００６６】
また、放電の強さの制御は、放電としては大きなサステイン放電時に、蛍光体へのイオン衝撃を軽減するためにＡ電極５を正としてその電圧値を調整することにより、イオンの衝撃を軽減することができる。すなわち、Ｙ電極３がサステイン期間に正になったときにＡ電極５も同時に正とすれば、Ｙ電極３からの電界はＧＮＤ電位に保たれているＸ電極４との間により強く生じ、Ａ電極５との間に生ずる電界は相対的に弱いものとなる。このため、サステイン放電で生じたプラスイオンはほとんどがＸ電極４に向かう。また、Ｙ電極３が負となるサステイン期間はＧＮＤ電位のＸ電極４のイオンがＹ電極に向かって移動しサステイン放電を行う。この時は、Ａ電極はＧＮＤ電位とすれば問題ない。
【００６７】
上記したＡ電極に印加する可変電源１６０’の電圧Ｖａｈ（Ｖａｈｒ，Ｖａｈｓ）は、アドレス電圧Ｖａより大きくするのがよく、サステイン電圧Ｖｓに近い電圧値にするのが好ましい。
【００６８】
そこで、本実施例では、アドレス駆動部（具体的には図２のフローティングアドレス駆動部１５０）をフローティングさせ、その仮想ＧＮＤに可変電源（図２の符号１６０）を接続する構成とする。そして、リセット期間の上昇期間やサステイン期間に、Ｙ電極電圧への正極性パルス印加に同期させて、フローティングアドレス駆動部１５０の出力電圧に可変電源で生成した電源パルスを重畳させ、Ａ電極に印加するＡリセットパルスやＡ正極性パルスとする。この際、可変電源の電圧値を、先行する表示状態などにより適宜変更することにより、より安定な片側駆動を実現することが可能となる。
【００６９】
なお、上記では、リセット期間の上昇期間やサステイン期間に、Ａ電極にＡリセットパルスやＡ正極性パルスを印加するようにしたが、本発明はこれに限定されるものではなく、いずれか一方の期間のみにＡ電極にパルスを印加するようにしてもよい。
【産業上の利用可能性】
【００７０】
本発明は、プラズマディスプレイ装置に適用されるものであり、特にプラズマディスプレイ装置の動作の安定化、及び長寿命化を図る場合に公的に利用され得る。
【図面の簡単な説明】
【００７１】
【図１】実施例に係わる片側駆動方式における代表的なＰＤＰ駆動波形の要部模式図。
【図２】実施例のプラズマディスプレイ装置におけるＰＤＰ駆動部の模式図。
【図３】放電セル内の放電の状態を示す模式図。
【符号の説明】
【００７２】
１…ＰＤＰ、２Ｆ…前面板、２Ｒ…背面板、３…Ｙ電極、４…Ｘ電極、５…Ａ電極、６…Ｙ駆動部、７…タイミング制御部、８…画像処理部、９…電源パルス制御部、１０…アドレス駆動部、１２…蛍光体、１３…誘電体、１４…保護膜、１５…放電空間、６１…スキャン回路、６２…サステイン回路、６３…Ｙリセット回路、８１…伝送線、１１０…インターフェース部、１１５…並列アドレスデータ、１２０…アドレス回路、１３０…電源、１４０…電源、１５０…フローティングアドレス駆動部、１５５…仮想ＧＮＤ、１６０…可変電源。
【図１】
2008129552.tif 000003
【図２】
2008129552.tif 000004
【図３】
2008129552.tif 000005