(57)【要約】【課題】バンプ電極下のＵＢＭ膜がアンダーカットされることを低減し、微細で信頼性の高い半導体装置の製造方法を提供する。【解決手段】基板上の外部端子５を覆うパッシベーション膜６に外部端子５に通じる第１の開口Ｈを形成し、パッシベーション膜６上に第１の開口Ｈを通して外部端子５に接触させてアンダーバンプメタル膜７を形成する工程と、外部端子５上であってアンダーバンプメタル膜７上に第２の開口Ｉを形成するレジスト９を形成する工程と、第２の開口Ｉにバンプ電極８となるはんだ膜１０を形成する工程と、レジスト９を除去する工程と、はんだ膜１０をマスクとしてアンダーバンプメタル膜７を酸化させる酸化工程と、アンダーバンプメタル膜７のうち酸化された領域をエッチングにより除去するエッチング工程とを備える。【選択図】図７
2008028112.tif 000002
【特許請求の範囲】
【請求項１】
基板上の外部端子を覆うパッシベーション膜に前記外部端子に通じる第１の開口を形成し、前記パッシベーション膜上に、前記第１の開口を通して前記外部端子に接触させてアンダーバンプメタル膜を形成する工程と、
前記外部端子上であって前記アンダーバンプメタル膜上に第２の開口を形成するレジストを形成する工程と、
前記第２の開口にバンプ電極となるはんだ膜を形成する工程と、
前記レジストを除去する工程と、
前記はんだ膜をマスクとして前記アンダーバンプメタル膜を酸化させる酸化工程と、
前記アンダーバンプメタル膜のうち酸化された領域をエッチングにより除去するエッチング工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記アンダーバンプメタル膜のうち酸化された領域をエッチングにより除去するエッチング工程の後に、前記バンプ電極にリフローを行い、前記バンプ電極を球体に成形する工程を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記酸化工程と前記エッチング工程を複数回に分けて行うことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記アンダーバンプメタル膜は、複数の金属層から構成されることを特徴とする請求項１ないし請求項３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記アンダーバンプメタル膜を構成する複数の金属層には、チタン層若しくはクロム層又はチタン若しくはクロムを含有する合金層からなる層及び銅層又は銅を含有する合金層からなる層が含まれることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に基板上の外部端子にアンダーバンプメタル膜を介してバンプ電極を形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の実装にはフリップチップ方式が採用されている。このフリップチップ方式は、半導体チップの外部端子（ボンディングパッド）と配線基板の外部端子との間をバンプ電極により電気的に接続しかつ機械的に接合する方式である。フリップチップ方式は、この半導体チップと配線基板との実装に限らず、半導体チップ同士の実装や配線基板同士の実装にも採用されている。フリップチップ方式においては、ボンディングワイヤ方式のワイヤの引き回しがなくなるので、実装面積を縮小することができ、半導体装置の小型化を実現することができる。
【０００３】
バンプ電極には一般的にはんだが使用されており、はんだはめっき法、印刷法又は蒸着法により形成されている。半導体チップの外部端子上には予めアンダーバンプメタル膜（以下、単に「ＵＢＭ（Under Bump Metal）膜」という。）が形成され、バンプ電極はこのＵＢＭ膜上に形成されている。
【０００４】
このバンプ電極は、従来から微細なバンプを高精度で形成することができる電気めっき法を用いて形成されている。すなわち、図１１に示すように、まずウエハ１０１上に下地層１０２、その上に外部端子１０３を形成する。さらにこの外部端子１０３の領域を除いてウエハ１０１全域を覆うパッシベーション膜（保護膜）１０４及び外部端子１０３とパッシベーション膜１０４を覆うようにＵＢＭ膜１０５が形成される。
【０００５】
ＵＢＭ膜１０５上には外部端子１０３の領域が開口するようにレジスト１０６が形成され、その開口Ａの領域にはんだ膜１０７が形成される（図１２及び図１３参照）。その後レジスト１０６を除去し、はんだ膜１０７をマスクとしてＵＢＭ膜１０５もエッチングにより除去する（図１４及び図１５参照）。そして、図１６に示すように最後にこのはんだ膜１０７にリフローを行い球体のバンプ電極１０８に形成する。
【特許文献１】特開２００１−３０８１２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このＵＢＭ膜１０５をエッチングで除去する際、はんだ膜１０７（以下、適宜バンプ電極１０８と表わす。）近傍では、ＵＢＭ膜１０５の水平方向のエッチング速度が垂直方向のエッチング速度よりも早いため、図１５の部分拡大図に示されるようにバンプ電極１０８下にアンダーカットＢが生ずる。このアンダーカットＢが生ずる要因は、ＵＢＭ膜１０５を構成する金属とバンプ電極１０８を構成する金属の異種金属の接触による電池効果により水平方向のエッチング速度が加速されることによるとされる。
【０００７】
具体的には、ＵＢＭ膜１０５として一般的なクロム（Ｃｒ）／銅（Ｃｕ）（以下、「外部端子に接する金属」「バンプ電極に接する金属」、の順でスラッシュ（／）を用いて表わす。）、或いは、チタン（Ｔｉ）／銅（Ｃｕ）の構造を採用する場合、数ミクロンの大きな銅（Ｃｕ）のアンダーカットＢが生ずることが知られており、バンプ微細化の妨げとなる。例えば、アンダーカットＢが片側６ミクロン生じた場合、ＵＢＭ膜１０５とパッシベーション膜１０４との密着面積は、バンプ電極１０８の直径が１００ミクロンのときバンプ電極１０８の面積の７７％であるが、バンプ電極１０８の直径が３０ミクロンの場合はバンプ電極１０８の面積の３６％まで小さくなり、バンプ電極１０８の密着強度が大幅に低下して半導体装置１００の信頼性の低下を招く。
【０００８】
本発明は上記課題を解決するためになされたものであり、本発明の目的は、バンプ電極下のＵＢＭ膜がアンダーカットされることを低減し、微細で信頼性の高い半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明の実施の形態に係る特徴は、半導体装置の製造方法において、基板上の外部端子を覆うパッシベーション膜に外部端子に通じる第１の開口を形成し、パッシベーション膜上に第１の開口を通して外部端子に接触させてアンダーバンプメタル膜を形成する工程と、外部端子上であってアンダーバンプメタル膜上に第２の開口を形成するレジストを形成する工程と、第２の開口にバンプ電極となるはんだ膜を形成する工程と、レジストを除去する工程と、はんだ膜をマスクとしてアンダーバンプメタル膜を酸化させる酸化工程と、アンダーバンプメタル膜のうち酸化された領域をエッチングにより除去するエッチング工程とを備える。
【発明の効果】
【００１０】
本発明によれば、バンプ電極下のＵＢＭ膜がアンダーカットされることを低減し、微細で信頼性の高い半導体装置の製造方法を提供するができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、本発明の実施の形態は、半導体チップ（基板）に配設された外部端子にＵＢＭ膜を介してバンプ電極を形成する半導体装置の製造方法に本発明を適用した例を説明するものである。また、このＵＢＭ膜については、第１及び第２のＵＢＭ膜を２層に分けて設けられている例を挙げて以下、説明を行う。なお、例えば第１のＵＢＭ膜と第２のＵＢＭ膜との間に双方の間の接着力を高めたり、熱膨張係数差を減少したりする中間のＵＢＭ膜を備えた３層以上の多層構造としてもよい。
【００１２】
（第１の実施の形態）
まず、第１の実施の形態に係る半導体装置の構成を説明する。図１に示すように、本発明の実施の形態に係る半導体装置１は半導体チップ２を備えている。この半導体チップ２はフリップチップ方式において接合される一方の基板として使用される。他方の基板は、ここでは図示しないが、同様の半導体チップ２、配線基板（例えば、ＰＣＢ）、絶縁基板、ガラス基板等である。
【００１３】
半導体チップ２は、例えばシリコン単結晶基板３を主体に形成されている。図１では図示していないが、シリコン単結晶基板３の主面にはトランジスタ、抵抗、容量等の素子が配設されるとともに、素子間を結線する配線が配設され、集積回路が構築されている。なお、図１においては、複数層の配線とこの上下配線間に配設される絶縁層とを総称して下地層４とし、簡略化して図示している。
【００１４】
シリコン単結晶基板３上には下地層４を介在して外部端子（ボンディングパッド）５が配設されている。外部端子５は、図示していないが、配線を通じて集積回路に電気的に接続されている。外部端子５は、複数層の配線のうち最終層の配線と同一層に同一材料により形成されており、例えばシリコンやタングステンが微量に添加されたアルミニウム合金膜を主体として形成されている。また、例えば、外部端子５は、アルミニウム合金膜の単層膜か、バリアメタル膜、アルミニウム合金膜、反射防止膜のそれぞれを順次積層した複合膜により形成されている。
【００１５】
外部端子５上を含み、シリコン単結晶基板３の全域にはパッシベーション膜（最終保護膜）６が配設されている。パッシベーション膜６は、例えば、緻密な膜質を有するプラズマＣＶＤ法により成膜されたシリコン窒化膜６Ａと、このシリコン窒化膜６Ａ上のポリイミド６Ｂとを積層した複合膜により形成されている。パッシベーション膜６の外部端子５上には、パッシベーション膜６を部分的に取り除いて形成された第１の開口Ｈが配設されている。第１の開口Ｈの平面サイズは、通常、製造プロセス上のアライメント余裕寸法を加味して、外部端子５が配設された領域と重複する領域内において、外部端子５の平面サイズに比べて小さく設定されている。
【００１６】
外部端子５上において、パッシベーション膜６上の第１の開口Ｈの外周囲に一部に重複した領域にはＵＢＭ膜７が配設されている。ＵＢＭ膜７は、バンプ電極８の下地層であり、基本的には電気伝導性を有し、外部端子５との間の高い接着性を有し、バンプ電極８との間に濡れ性を有する。第１の実施の形態においては、ＵＢＭ膜７は、外部端子５と接する下層側の第１のＵＢＭ膜７Ａと、第１のＵＢＭ膜７Ａ上に配設され、バンプ電極８と接する上層側の第２のＵＢＭ膜７Ｂとの２層構造により構成されている。
【００１７】
本発明の実施の形態においては、第１のＵＢＭ膜７Ａは、例えばチタン（Ｔｉ）がスパッタリングにより、例えば１００ｎｍ程度の膜厚に設定されて成膜される。一方、第２のＵＢＭ膜７Ｂは、例えば銅（Ｃｕ）がスパッタリングにより、例えば５０ｎｍ程度の膜厚に設定されて成膜される。なお、第１のＵＢＭ膜７Ａにはチタン（Ｔｉ）、第２のＵＢＭ膜７Ｂには銅（Ｃｕ）を用いたが、その他、例えば第１のＵＢＭ膜７Ａには、クロム（Ｃｒ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、コバルト（Ｃｏ）、ベリリウム（Ｂｅ）等の金属膜や合金膜を、第２のＵＢＭ膜７Ｂには、ニッケル（Ｎｉ）、鉄（Ｆｅ）、金（Ａｕ）、パラジウム（Ｐｄ）等の金属膜やそれらの合金膜を好適に使用することができる。
【００１８】
バンプ電極８には、例えば錫銀（Ｓｎ−Ａｇ）はんだを好適に使用することができる。なお、バンプ電極８は、この錫銀はんだに限定されるものではなく、それ以外の２元系合金や３元系合金、若しくは鉛フリーはんだを使用してもよい。
【００１９】
次に、図２ないし図１０を使用し、上述の半導体装置１の製造方法を説明する。まず最初に、図２に示すシリコン単結晶基板３を準備する。このシリコン単結晶基板３は、その主面に集積回路、集積回路の素子間を結線する配線、パッシベーション膜６及びパッシベーション膜６の外部端子５上の第１の開口Ｈを既に製造した状態である。すなわち、シリコン単結晶基板３は、半導体製造プロセスにおいて、ダイシング工程前の前処理プロセスの大半が終了したシリコンウエハ状態である。なお、ダイシング工程後においては、シリコン単結晶基板３は、細分化され、半導体チップ２になる。
【００２０】
引き続き、図３に示すように、まずシリコン単結晶基板３のパッシベーション膜６上の全面に、開口Ｈを通して外部端子５に接触させた第１のＵＢＭ膜７Ａを形成する。この第１のＵＢＭ膜７Ａは、例えばチタン（Ｔｉ）膜を使用し、このチタン（Ｔｉ）膜はスパッタリングにより成膜される。
【００２１】
そして、第１のＵＢＭ膜７Ａ上の全面に第２のＵＢＭ膜７Ｂを形成する。この第２のＵＢＭ膜７Ｂは、上述のように例えば銅（Ｃｕ）を使用し、この銅（Ｃｕ）はスパッタリングにより成膜される。第２のＵＢＭ膜７Ｂを成膜した時点において、第１のＵＢＭ膜７Ａ及び第２のＵＢＭ膜７Ｂを有する２層構造のＵＢＭ膜７が完成する。
【００２２】
図４に示すように、ＵＢＭ膜７が形成された半導体装置１の外部端子５上であってバンプ電極８が形成される領域に第２の開口Ｉを形成するようにレジスト９が形成される。このレジスト９は、例えばフォトリソグラフィー技術により形成される。本発明の実施の形態におけるレジスト９の寸法は、例えば、第２の開口Ｉの開口径が３５ミクロン、隣接する第２の開口Ｉとの最小ピッチは６０ミクロンであり、レジスト９の厚さは３０ミクロンである。
【００２３】
そして図５に示すように、レジスト９を使用し、レジスト９の第２の開口Ｉ内であってＵＢＭ膜７の第２のＵＢＭ膜７Ｂ上にニッケル（Ｎｉ）膜１０及びはんだ膜１１を順次成膜する。ニッケル（Ｎｉ）膜１０の厚さは３ないし５ミクロンであり、はんだに対する拡散防止膜としての役割を果たす。はんだ膜１１は、本発明の実施の形態においては、例えば、錫銀（Ｓｎ−Ａｇ）の合金膜であり、メタンスルホン酸系のめっき液を用いて、めっき液中のＳｎ濃度、Ａｇ濃度、及び電流密度を調整することによりＡｇの組成を２ｗｔ％ないし３ｗｔ％に制御して得られるものである。錫銀（Ｓｎ−Ａｇ）の合金膜として銀（Ａｇ）を含有させたのは、機械的強度の向上とはんだ融点を下げるためである。なお、図５は、ニッケル（Ｎｉ）膜１０及びはんだ膜１１が成膜された直後のリフロー処理によってバンプ電極８を球体へと成形していない状態を示しているが、以後は便宜上バンプ電極８と表わす。
【００２４】
図６は、レジスト９をレジスト剥離剤に浸漬することで溶解して剥離した状態を示す図である。レジスト９を剥離することで第２のＵＢＭ膜７Ｂが露出する。その後、バンプ電極８をエッチングマスクとして使用し、図７に示すように、バンプ電極８下の第２のＵＢＭ膜７Ｂを残して、それ以外の領域にある第２のＵＢＭ膜７Ｂを酸化させる。
【００２５】
具体的には、例えば、半導体装置１を酸素濃度２０％の大気雰囲気中で１８０℃にて２４時間加熱することにより第２のＵＢＭ膜７Ｂを構成する銅（Ｃｕ）を酸化させる。第２のＵＢＭ膜７Ｂの酸化は、大気と銅（Ｃｕ）との界面での銅（Ｃｕ）酸化反応と第２のＵＢＭ膜７Ｂ中の酸素の熱拡散により進行するため、バンプ電極８に覆われない領域の銅（Ｃｕ）が選択的に酸化されて酸化銅（ＣｕＯ）１２に変化する。一方、バンプ電極８に覆われた領域は酸化されることなく銅（Ｃｕ）で形成された第２のＵＢＭ膜７Ｂがそのまま残る。
【００２６】
次に、図８に示すように、この酸化銅（ＣｕＯ）１２を選択的に溶解するエッチング液に半導体装置１を浸漬して酸化銅（ＣｕＯ）１２をエッチングする（第１のエッチング工程）。この第１のエッチング工程により第１のＵＢＭ膜７Ａが露出する。一方で、このエッチング液の銅（Ｃｕ）を溶解する速度は非常に遅いため、バンプ電極８直下にある第２のＵＢＭ膜７Ｂがエッチングされることはない。このエッチング液には、例えば、クエン酸とポリマー系界面活性剤を含有する溶液を用いることができる。
【００２７】
さらに図９に示すように、第１のエッチング工程でエッチングされた酸化銅（ＣｕＯ）１２の下に位置し、露出された第１のＵＢＭ膜７Ａをエッチングする（第２のエッチング工程）。この第１のＵＢＭ膜７Ａはチタン（Ｔｉ）の膜であるので、アンモニアと過酸化水素の溶液に半導体装置１を浸漬させてチタン（Ｔｉ）を溶解させる。この際、バンプ電極８がマスクの役割を果たすので、バンプ電極８直下にある第１のＵＢＭ膜７Ａがエッチングされることはない。
【００２８】
次に、バンプ電極８にリフロー処理を行い、溶融、凝固させることにより、図１に示すように、球体に成型されたバンプ電極８を形成する。具体的には、シリコン単結晶基板３上にロジン系若しくは有機酸系のフラックスを塗布した後、窒素雰囲気中で例えば、２５０℃、２０秒の加熱を行ってはんだ膜１１を溶融させ、表面張力により球体とする。フラックスは加熱後にアルコール系洗浄液を用いて洗浄除去する。この工程が終了すると、外部端子５上にＵＢＭ膜７を介在してバンプ電極８が形成された半導体チップ２が完成する。
【００２９】
さらに、図１０に示すように、配線基板２０の外部端子２１にバンプ電極８を接触させ、リフロー処理を行うことにより、半導体チップ２の外部端子５と配線基板２０の外部端子２１との間をバンプ電極８により電気的に接続しかつ機械的に接合することができる。
【００３０】
このように、バンプ電極をマスクとして第２のＵＢＭ膜を酸化させ、この酸化物を選択的にエッチングすることにより、バンプ電極下のＵＢＭ膜がアンダーカットされることを低減し、微細で信頼性の高い半導体装置の製造方法を提供することができる。
【００３１】
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。なお、第２の実施の形態において、上述の第１の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
【００３２】
第２の実施の形態においては、上述した第１の実施の形態における第２のＵＢＭ膜の酸化の工程及び、酸化銅（ＣｕＯ）１２の第１のエッチング工程（図７及び図８参照）を複数回繰り返すことを特徴とする。
【００３３】
例えば、酸化工程において、１８０℃にて４時間加熱すると、５０μｍの第２のＵＢＭ膜７Ｂのうち露出している面から２０ないし４０μｍが酸化銅（ＣｕＯ）１２に変化する。すなわち、次の酸化銅（ＣｕＯ）１２の第１のエッチング工程において酸化銅（ＣｕＯ）１２をエッチングしても前の酸化工程で酸化銅（ＣｕＯ）１２になっていない第２のＵＢＭ膜７Ｂが残っている。これは、銅（Ｃｕ）の酸化反応が酸化膜中の酸素の拡散速度に律速されて酸化膜の成長速度が時間の平方根に比例することになるため、酸化膜の膜厚が増加することに比例して酸化膜の成長速度が低下するためである。そこで、酸化銅（ＣｕＯ）１２になった部分だけ一旦エッチングし、再度酸化工程及び第１のエッチング工程を繰り返す。
【００３４】
このように酸化工程及び第１のエッチング工程を複数回に分けて繰り返すことにより、酸化工程に必要な時間を短縮することができ、スループットを向上させることができるとともに、バンプ電極をマスクとして第２のＵＢＭ膜を酸化させ、この酸化物を選択的にエッチングすることにより、バンプ電極下のＵＢＭ膜がアンダーカットされることを低減し、微細で信頼性の高い半導体装置の製造方法を提供することができる。
【００３５】
なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態に係る半導体装置の要部断面図である。
【図２】本発明の実施の形態に係る半導体装置の製造方法を説明する第１の工程断面図である。
【図３】本発明の実施の形態に係る半導体装置の製造方法を説明する第２の工程断面図である。
【図４】本発明の実施の形態に係る半導体装置の製造方法を説明する第３の工程断面図である。
【図５】本発明の実施の形態に係る半導体装置の製造方法を説明する第４の工程断面図である。
【図６】本発明の実施の形態に係る半導体装置の製造方法を説明する第５の工程断面図である。
【図７】本発明の実施の形態に係る半導体装置の製造方法を説明する第６の工程断面図である。
【図８】本発明の実施の形態に係る半導体装置の製造方法を説明する第７の工程断面図である。
【図９】本発明の実施の形態に係る半導体装置の製造方法を説明する第８の工程断面図である。
【図１０】本発明の実施の形態に係る半導体装置の製造方法を説明する第９の工程断面図である。
【図１１】従来の半導体装置の製造方法を説明する第１の工程断面図である。
【図１２】従来の半導体装置の製造方法を説明する第２の工程断面図である。
【図１３】従来の半導体装置の製造方法を説明する第３の工程断面図である。
【図１４】従来の半導体装置の製造方法を説明する第４の工程断面図である。
【図１５】従来の半導体装置の製造方法を説明する第５の工程断面図である。
【図１６】従来の半導体装置の製造方法を説明する第５の工程断面図である。
【符号の説明】
【００３７】
１…半導体装置、２…半導体チップ、３…シリコン単結晶板、４…下地層、５…外部端子、６…パッシベーション膜、７…ＵＢＭ膜、８…バンプ電極、９…レジスト、１０…ニッケル（Ｎｉ）膜、１１…はんだ膜、１２…酸化銅（ＣｕＯ）、２０…配線基板。
【図１】
2008028112.tif 000003
【図２】
2008028112.tif 000004
【図３】
2008028112.tif 000005
【図４】
2008028112.tif 000006
【図５】
2008028112.tif 000007
【図６】
2008028112.tif 000008
【図７】
2008028112.tif 000009
【図８】
2008028112.tif 000010
【図９】
2008028112.tif 000011
【図１０】
2008028112.tif 000012
【図１１】
2008028112.tif 000013
【図１２】
2008028112.tif 000014
【図１３】
2008028112.tif 000015
【図１４】
2008028112.tif 000016
【図１５】
2008028112.tif 000017
【図１６】
2008028112.tif 000018