(57)【要約】【課題】  サポート目的のためにサポート部材を接着させた集積回路チップを各チップ毎に分割する際、バリの発生を抑制可能な半導体装置の製造方法を提供する。【解決手段】  主面上に集積回路１１が形成された半導体基板１０の裏面側に、集積回路１１上に形成されるスクライブラインの下方位置に相当する領域において、部材の厚みが薄くなっている薄膜部１４（又は或いは厚みが全く存在せず表裏貫通された空隙部１４）を有するサポート部材１３を接着剤１２を介して接着させた後、ダイシングテープ１５をサポート部材１３に粘着させて全体を固定した状態でスクライブラインに沿って集積回路１１、半導体基板１０、接着剤１２、サポート部材１３を切断し、ダイシングテープ１５を剥離する。【選択図】        図１
2008016628.tif 000002
【特許請求の範囲】
【請求項１】
主面側に複数の集積回路が形成される半導体基板を、前記半導体基板上に設けられた縦方向及び横方向に複数延伸する各スクライブラインに沿って分割することで、前記複数の集積回路を複数の集積回路チップに分割する工程を有する半導体装置の製造方法であって、
サポート部材を前記半導体基板の前記主面と反対側の裏面側に接着後、前記サポート部材と前記半導体基板の内の少なくとも何れか一方を前記スクライブラインに沿って切断することで、前記裏面側がサポートされた複数のサポート済集積回路チップ夫々に分割する工程を有し、
前記サポート部材が、前記半導体基板上の前記複数の集積回路チップ夫々の下方に位置する各サポート小区画の前記スクライブラインの下方に位置する外周部各辺の少なくとも一部領域に、前記サポート小区画より厚みが薄い薄膜部、又は表裏貫通した空隙部の少なくとも何れかを有する構成であることを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板の前記主面側に前記複数の集積回路を形成する第１工程と、
前記第１工程終了後、前記半導体基板の前記裏面側に前記薄膜部又は前記空隙部を有する前記サポート部材を接着する第２工程と、
前記第２工程終了後、前記半導体基板を前記サポート部材と共に前記スクライブラインに沿って切断し、前記複数のサポート済集積回路チップを形成する第３工程と、を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２工程終了後、前記第３工程前に、前記半導体基板及び前記サポート部材を固定化するためのダイシングテープを前記サポート部材の前記裏面側に粘着する第４工程を有し、
前記第３工程が、前記ダイシングテープを切断することなく、前記主面側より前記スクライブラインに沿って前記半導体基板を前記サポート部材と共に切断する工程であり、当該切断工程終了後に、前記複数のサポート済集積回路チップ夫々を前記ダイシングテープから剥離する工程を更に有することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記半導体基板の前記主面側に前記複数の集積回路を形成する第１工程と、
前記第１工程終了後、前記半導体基板を固定化するためのダイシングテープを前記半導体基板の前記主面側に粘着する第２工程と、
前記第２工程終了後、前記スクライブラインに沿って前記裏面側より前記半導体基板を切断し、複数の前記集積回路チップを形成する第３工程と、
前記第３工程終了後、前記半導体基板の前記裏面側に前記薄膜部又は前記空隙部を有する前記サポート部材を接着する第４工程と、
前記第４工程終了後、前記スクライブラインに沿って前記裏面側より前記サポート部材を切断し、前記複数のサポート済集積回路チップを形成後、当該複数のサポート済集積回路チップ夫々を前記ダイシングテープから剥離する第５工程と、を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記サポート部材が、前記サポート小区画の前記外周部各辺の各コーナ領域に前記空隙部又は前記薄膜部を有することを特徴とする請求項１〜請求項４の何れか１項に記載の半導体装置の製造方法。
【請求項６】
前記サポート部材が、前記サポート小区画の前記外周部各辺の各コーナ領域以外に前記空隙部又は前記薄膜部を有することを特徴とする請求項１〜請求項５の何れか１項に記載の半導体装置の製造方法。
【請求項７】
前記サポート部材が、前記サポート小区画の前記外周部各辺の全領域に前記薄膜部を有することを特徴とする請求項１〜請求項４の何れか１項に記載の半導体装置の製造方法。
【請求項８】
前記サポート部材を固定化するためのダイシングテープを、前記サポート部材となる前記薄膜部或いは前記空隙部が未形成状態の板材の裏面側に粘着する第１工程と、
前記第１工程終了後、前記板材の一部領域をエッチングによって除去することで、前記サポート小区画の前記外周部各辺の全領域に前記空隙部が形成された前記サポート部材を作製する第２工程と、
前記第２工程終了後、前記主面側に前記複数の集積回路が形成された前記半導体基板の前記裏面側と、前記サポート部材の前記主面側とを接着する第３工程と、
前記第３工程終了後、前記スクライブラインに沿って前記半導体基板を切断し、前記複数のサポート済集積回路チップを形成した後、当該複数のサポート済集積回路チップ夫々を前記ダイシングテープから剥離する第４工程と、を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項９】
請求項１〜請求項８の何れか１項に記載の半導体装置の製造方法によって製造されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に集積回路チップの裏面にサポート部材が接着されてなる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型化に伴い、半導体装置の実装も高密度化・薄型化が求められ、表面実装型と呼ばれるパッケージが多用されるようになりつつある。ＬＳＩの実装では、パッケージの一面側に、外部接続端子としての半田バンプと呼ばれる複数の球状の半田を二次元的に配置してなるパッケージ構造を有するＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）によって、表面実装を実現している。更に、パッケージを半導体チップサイズと同等まで小さくし、ＢＧＡを形成したパッケージ構造を有するＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）によって、究極の高密度化・薄型化を実現している。
【０００３】
ＣＳＰの中には、パッケージの基板として、ポリイミド樹脂等からなる可撓性絶縁基板を用い、この一面に半田バンプを二次元的に配置してＢＧＡを構成するものがある。ＣＳＰ型の半導体装置において、半導体チップは、非導電性エポキシ樹脂等のダイアタッチ材と呼ばれる接着層を介して、可撓性絶縁基板上に固定され、必要な配線を施した後に樹脂封止される。このようなＢＧＡタイプの半導体装置は、マウンタにより、外部基板（プリント配線基板）に搭載後、一括リフローにより半田バンプを溶融して実装される。
【０００４】
半導体装置の実装においては、実装信頼性を高めることが極めて重要である。特に、ＢＧＡパッケージは、従来のＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）に比べ、一般にその実装信頼性が低いことが指摘されている。上記ＣＳＰ型の半導体装置に対する温度サイクル試験において、外部基板と半田バンプの接合部にクラックが発生し、オープン不良となることがある。主たる原因は、半導体チップの線膨張係数と外部基板のそれとの差からせん断応力が発生し、上記接合部に集中する為である。即ち、半導体チップと外部基板との間にあるダイアタッチ材および可撓性絶縁基板の弾性率は半導体チップと外部基板のそれに比して極めて低く、その結果、上記線膨張係数の差に起因するせん断応力が半田接合部に集中するという問題がある。
【０００５】
又、一般的に、小型化された電子機器は利用者に携行されるものであるため、当該携行状態や取り扱い状態如何では、電子機器に屈曲や捩じれ等の機械的な力が加わり、これに伴って集積回路チップに割れ等の破損・破壊が生じてしまい、電子機器の機能が大きく損なわれやすいという問題があった。
【０００６】
これらの問題に対処すべく、集積回路チップにサポート部材を接着することが行われている。このとき、従来は、分割された集積回路チップに対し、集積回路チップの大きさに形成されたサポート部材を個々に接着する方法が行われていたが、処理時間や工程の増加、コストの増大という問題があったため、これらの問題を解決する方法として、ダイシングする前の半導体基板の裏面にサポート部材を接着し、半導体基板とサポート部材を同時に、又は別々にダイシングする方法が開示されている（例えば、特許文献１、特許文献２参照）。
【０００７】
【特許文献１】特開２０００−１２４１６２号公報
【特許文献２】特開平１１−６７６９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１によれば、サポート部材として金属を採用した場合、ＣＢＮブレードを用いることで、バリの発生のないサポート部材付きの集積回路チップが製造できるとあるが、主面側（集積回路が構成された半導体基板側）からダイシングを行うと、サポート部材の下部領域に１０〜１００μｍ程度のバリが発生し、逆に裏面側（補強部材側）からダイシングを行うと、サポート部材の上部領域に半導体基板に向かって１０〜１００μｍ程度のバリが発生する。又、特許文献２によれば、デュアルダイサーを用いて金属系のサポート部材をダイシングするとあるが、特許文献１と同様、主面側からダイシングを行うとサポート部材の下部領域に１０〜１００μｍ程度のバリが発生する。このようなバリは、集積回路チップのハンドリング不良や実装不良の発生要因となり、安定的生産に対する障害となり得る。
【０００９】
本発明は、このような問題点に鑑み、サポート目的のためにサポート部材を接着させた集積回路チップを各チップ毎に分割する際、バリの発生を抑制可能な半導体装置の製造方法を提供することを目的とする。又、本発明は、製造工程時にバリの発生が抑制される半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するための本発明に係る半導体装置の製造方法は、主面側に複数の集積回路が形成される半導体基板を、前記半導体基板上に設けられた縦方向及び横方向に複数延伸する各スクライブラインに沿って分割することで、前記複数の集積回路を複数の集積回路チップに分割する工程を有する半導体装置の製造方法であって、サポート部材を前記半導体基板の前記主面と反対側の裏面側に接着後、前記サポート部材と前記半導体基板の内の少なくとも何れか一方を前記スクライブラインに沿って切断することで、前記裏面側がサポートされた複数のサポート済集積回路チップ夫々に分割する工程を有し、前記サポート部材が、前記半導体基板上の前記複数の集積回路チップ夫々の下方に位置する各サポート小区画の前記スクライブラインの下方に位置する外周部各辺の少なくとも一部領域に、前記サポート小区画より厚みが薄い薄膜部、又は表裏貫通した空隙部の少なくとも何れかを有する構成であることを第１の特徴とする。
【００１１】
本発明に係る半導体装置の製造方法の上記第１の特徴によれば、製造工程内にサポート部材を切断する工程を含む場合であっても、半導体基板上のスクライブラインの下方に位置する切断線に沿ってサポート部材を切断する際に、当該線上に形成されるサポート部材は他の領域（上記サポート小区画）と比較して厚みが薄い構造、又は空隙を有する構造であるため、切断線以外の領域と同一の厚みで形成されているサポート部材を当該切断線に沿って切断する場合と比較して、切断に要する力を少なくすることができると共に、切断対象となるサポート部材量が減少されるため、従来構成のサポート部材を切断する場合と比較してバリの抑制効果を高めることができる。従って本発明に係る半導体装置の製造方法に従って製造された半導体装置の実装歩留まりを向上させることができる。
【００１２】
又、このように構成された半導体装置は、各集積回路チップの裏面側にサポート部材が接着されて形成されるため、小型電子機器等携行されることが予想される装置に利用された場合であっても、集積回路の割れや破損等の防止効果を有する。
【００１３】
尚、上記サポート部材としては、例えばＦｅ−Ｎｉ合金や、ステンレス合金等を用いることができる。
【００１４】
又、本発明に係る半導体装置の製造方法は、上記第１の特徴に加えて、前記半導体基板の前記主面側に前記複数の集積回路を形成する第１工程と、前記第１工程終了後、前記半導体基板の前記裏面側に前記薄膜部又は前記空隙部を有する前記サポート部材を接着する第２工程と、前記第２工程終了後、前記半導体基板を前記サポート部材と共に前記スクライブラインに沿って切断し、前記複数のサポート済集積回路チップを形成する第３工程と、を有することを第２の特徴とする。
【００１５】
本発明に係る半導体装置の製造方法の上記第２の特徴によれば、集積回路チップとサポート部材を同時に切断することで少ない工程数を確保しつつ、サポート部材の切断面近傍のバリの発生の抑制作用を有することができる。
【００１６】
又、本発明に係る半導体装置の製造方法は、上記第２の特徴に加えて、前記第２工程終了後、前記第３工程前に、前記半導体基板及び前記サポート部材を固定化するためのダイシングテープを前記サポート部材の前記裏面側に粘着する第４工程を有し、前記第３工程が、前記ダイシングテープを切断することなく、前記主面側より前記スクライブラインに沿って前記半導体基板を前記サポート部材と共に切断する工程であり、当該切断工程終了後に、前記複数のサポート済集積回路チップ夫々を前記ダイシングテープから剥離する工程を更に有することを第３の特徴とする。
【００１７】
本発明に係る半導体装置の製造方法の上記第３の特徴によれば、切断後に集積回路チップ或いはサポート部材がバラバラになるのを防止することができる。
【００１８】
又、本発明に係る半導体装置の製造方法は、上記第１の特徴に加えて、前記半導体基板の前記主面側に前記複数の集積回路を形成する第１工程と、前記第１工程終了後、前記半導体基板を固定化するためのダイシングテープを前記半導体基板の前記主面側に粘着する第２工程と、前記第２工程終了後、前記スクライブラインに沿って前記裏面側より前記半導体基板を切断し、複数の前記集積回路チップを形成する第３工程と、前記第３工程終了後、前記半導体基板の前記裏面側に前記薄膜部又は前記空隙部を有する前記サポート部材を接着する第４工程と、前記第４工程終了後、前記スクライブラインに沿って前記裏面側より前記サポート部材を切断し、前記複数のサポート済集積回路チップを形成後、当該複数のサポート済集積回路チップ夫々を前記ダイシングテープから剥離する第５工程と、を有することを第４の特徴とする。
【００１９】
本発明に係る半導体装置の製造方法の上記第４の特徴によれば、上記第２又は第３の特徴の製造手順と異なる手順によって、従来構成のサポート部材を切断する場合と比較してバリの抑制効果を高めることができる。
【００２０】
又、本発明に係る半導体装置の製造方法は、上記第１〜第４の何れか一の特徴に加えて、前記サポート部材が、前記サポート小区画の前記外周部各辺の各コーナ領域に前記空隙部又は前記薄膜部を有することを第５の特徴とする。
【００２１】
又、本発明に係る半導体装置の製造方法は、上記第１〜第５の何れか一の特徴に加えて、前記サポート部材が、前記サポート小区画の前記外周部各辺の各コーナ領域以外に前記空隙部又は前記薄膜部を有することを第６の特徴とする。
【００２２】
又、本発明に係る半導体装置の製造方法は、上記第１〜第４の何れか一の特徴に加えて、前記サポート部材が、前記サポート小区画の前記外周部各辺の全領域に前記薄膜部を有することを第７の特徴とする。
【００２３】
本発明に係る半導体装置の製造方法の上記第５〜第７の何れか一の特徴によれば、切断後に作製される集積回路チップ夫々の裏面領域の略全域にサポート部材が接着される構成を実現できるため、集積回路チップのサポート効果を従来構成と同様に維持しつつ、従来構成と比較してバリの発生を抑制することができる。
【００２４】
又、本発明に係る半導体装置の製造方法は、上記第１の特徴に加えて、前記サポート部材を固定化するためのダイシングテープを、前記サポート部材となる前記薄膜部或いは前記空隙部が未形成状態の板材の裏面側に粘着する第１工程と、前記第１工程終了後、前記板材の一部領域をエッチングによって除去することで、前記サポート小区画の前記外周部各辺の全領域に前記空隙部が形成された前記サポート部材を作製する第２工程と、前記第２工程終了後、前記主面側に前記複数の集積回路が形成された前記半導体基板の前記裏面側と、前記サポート部材の前記主面側とを接着する第３工程と、前記第３工程終了後、前記スクライブラインに沿って前記半導体基板を切断し、前記複数のサポート済集積回路チップを形成した後、当該複数のサポート済集積回路チップ夫々を前記ダイシングテープから剥離する第４工程と、を有することを第８の特徴とする。
【００２５】
本発明に係る半導体装置の製造方法の上記第８の特徴によれば、予め、サポート部材となる板材をダイシングテープで固定した状態で、当該板材上面に集積回路チップが形成される各サポート小区画毎にエッチングにより分割することでサポート部材を作製し、このサポート部材の上面に、集積回路が形成された半導体基板を形成するため、サポート部材をブレード等で切断する工程が含まれず、従ってバリの発生を抑制することができる。
【００２６】
又、上記目的を達成するための本発明に係る半導体装置は、上記第１〜第８の何れか一の特徴を有する半導体装置の製造方法によって製造されることを特徴とする。
【００２７】
本発明に係る半導体装置の上記特徴によれば、製造工程時にバリの発生を抑制することができる。尚、本発明に係る半導体装置は、集積回路チップの裏面全体に略一定の厚みのサポート部材が接着される構成、集積回路チップの裏面の各コーナ領域に接着されるサポート部材が他の領域に接着されるサポート部材より厚みが薄い構成、集積回路チップの裏面の各コーナ領域にはサポート部材が接着されておらず他の領域にのみサポート部材が接着される構成、集積回路チップの裏面の外周部全体に接着されるサポート部材が他の領域（集積回路チップの裏面の略中央領域）に接着されるサポート部材より厚みが薄い構成、集積回路チップの裏面の外周部全体にサポート部材が接着されておらず他の領域（集積回路チップの裏面の略中央領域）にのみサポート部材が接着される構成、集積回路チップの裏面の外周部の各辺の略中央部に接着されるサポート部材が他の領域に接着されるサポート部材より厚みが薄い構成、集積回路チップの裏面の外周部の各辺の略中央部にはサポート部材が存在せず他の領域にのみサポート部材が接着される構成、等の種々の形態が実現可能である。又、サポート部材の厚みが薄くなっている領域、或いはサポート部材が接着されない領域の形状は、矩形形状、Ｌ字型形状、多角形形状、円弧形状、楕円弧形状、等の形態が実現可能である。
【発明の効果】
【００２８】
本発明に係る製造方法によれば、製造工程内にサポート部材を切断する工程を含む場合であっても、半導体基板上のスクライブラインの下方に位置する切断線に沿ってサポート部材を切断する際に、当該線上に形成されるサポート部材は他の領域（上記サポート小区画）と比較して厚みが薄い構造、又は空隙を有する構造であるため、切断線以外の領域と同一の厚みで形成されているサポート部材を当該切断線に沿って切断する場合と比較して、切断に要する力を少なくすることができると共に、切断対象となるサポート部材量が減少されるため、従来構成のサポート部材を切断する場合と比較してバリの抑制効果を高めることができる。従って本発明に係る半導体装置の製造方法に従って製造された半導体装置の実装歩留まりを向上させることができる。又、本発明に係る半導体装置によれば、製造工程時にバリの発生を抑制することができる。
【発明を実施するための最良の形態】
【００２９】
以下において、本発明に係る半導体装置の製造方法（以下、適宜「本発明方法」と称する）の各実施形態について図面を参照して説明を行う。
【００３０】
＜第１実施形態＞
本発明方法の第１実施形態（以下、適宜「本実施形態」と称する）について、図１〜図１３の各図を参照して説明を行う。図１は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図１（ａ）〜図１（ｅ）に分けて図示している。又、図２は製造工程をフローチャートにしたものであり、以下の文中の各ステップは図２に示されるフローチャートの各ステップを表すものとする。
【００３１】
尚、図１に示される概略断面図の他、本実施形態及び後述する第２或いは第３の各実施形態において説明のために参照する各概略構造図はあくまで模式的に図示されたものであり、実際の構造の寸法の縮尺と図面の縮尺とは必ずしも一致するものではない。
【００３２】
まず、図１（ａ）に示すように、シリコン等で構成される半導体基板１０の主面側に複数の集積回路１１を形成する（ステップ＃１）。次に、半導体基板１０の裏面側から半導体基板１０に対して研磨等を行って薄層化する（不図示）。この薄層処理時においては、集積回路１０が傷つかないように集積回路１０の形成面に保護テープ等を一時的に貼付すると良い。
【００３３】
次に、図１（ｂ）に示すように、薄層化された半導体基板１０の裏面側にＤＡＦ（Ｄｉｅ  Ａｔｔａｃｈ  Ｆｉｌｍ）等の接着剤１２を介してサポート部材１３を接着させる（ステップ＃２）。サポート部材１３としては、例えばＦｅ−Ｎｉ合金や、ステンレス合金等の金属板を利用することができる。又、サポート部材１３の厚みは約１００μｍとするが、これは、最終的な実装形態に応じて適宜変更するものとして良い。
【００３４】
尚、サポート部材１３は、集積回路１１のスクライブラインの下方に相当する位置において、部材の厚みが薄くなっている薄膜部、或いは厚みが全く存在せず表裏貫通された空隙部、の何れかを有する構成である。又、薄膜部の厚さは最終的な形状に合わせ適宜変更するものとすれば良いが、本実施形態においては、サポート部材の厚さの１／２から１／５程度とした。以下では、サポート部材１３が薄膜部又は空隙部の何れか一方を有する構成である場合には、薄膜部１４又は空隙部１４として同一の符号を付し、薄膜部と空隙部の両者を有する構成である場合には、混乱を回避する目的で薄膜部１４ａ及び空隙部１４ｂと異なる符号を付して両者を区別するものとする。
【００３５】
図３は、サポート部材１３の構造パターンを説明するための図であり、説明のために複数の集積回路１１が主面上に形成された半導体基板１０の表面形状を併せて図示したものである。図３（ａ）が主面上に複数の集積回路１１が形成された半導体基板１０の斜視形状の概略図、図３（ｂ）がサポート部材１３の同一領域の斜視形状の概略図である。
【００３６】
図３（ａ）に示されるように、半導体基板１０の主面側に形成された複数の集積回路１１によってスクライブライン２１が縦横夫々の方向に構成される。サポート部材１３は、この基板１０の主面側に形成されるスクライブライン２１の下方位置に相当する領域の少なくとも一部領域において、薄膜部或いは空隙部１４が形成されている。尚、以下では、半導体基板１０の各スクライブライン２１によって特定される各集積回路チップの下方位置に相当する小領域を「サポート小区画」と称し、サポート部材の厚みがこの「サポート小区画」より薄い構造となっている（空隙を含む）領域を「薄化対象領域」と称することとする。このとき、サポート部材１３は、基板１０の主面側に形成されるスクライブライン２１の下方位置に相当する領域（即ち、サポート小区画の外周部各辺に相当する領域）２２の少なくとも一部領域に、サポート小区画より部材の厚みが薄い薄膜部１４或いは厚みが全く存在せず空隙化された空隙部１４を有すると換言される。図３（ｂ）に示されるサポート部材１３の形状は、サポート小区画の外周部各辺の各コーナ領域に上記薄膜部又は空隙部１４を有する構成である。
【００３７】
図４は、薄化対象領域を含む領域におけるサポート部材１３の概略断面図の一例である。図４（ａ）は、薄化対象領域においてサポート部材が空隙化されている構造例である。図４（ｂ）は、薄化対象領域においてサポート部材の一方の面に凹部を有することで当該領域の厚みがサポート小区画に構成される厚みより薄くなるように形成されている構造例である。図４（ｃ）は、サポート部材の主面及び裏面側の双方に凹部を有することで当該領域の厚みがサポート小区画に構成される厚みより薄くなるように形成されている構造例である。サポート部材１３は、薄化対象領域において図４（ａ）〜図４（ｃ）の何れかの構造特徴を有することでサポート小区画より部材の厚みが薄くなるように構成されている。
【００３８】
上記ステップ＃２では、上述したような構成を有するサポート部材１３を半導体基板１０の裏面に接着させる。このとき、サポート部材１３が例えば図４（ｂ）のような形状を有する場合には、厚みが薄く形成されている面（図４（ｂ）では上面側）を半導体基板１０の裏面と接着させることが好ましいが、上下を逆転して接着させても構わない。
【００３９】
次に、図１（ｃ）に示すようにサポート部材１３の裏面側にダイシングテープ１５（又はダイシングシートでも可。以下では「ダイシングテープ」で統一して記載する）を粘着させて、全体を安定的に固定する（ステップ＃３）。
【００４０】
次に、図１（ｄ）に示すように、集積回路１１のスクライブラインに沿って集積回路１１、半導体基板１０、ＤＡＦ１２、サポート部材１３の夫々を連続的に切断（ダイシング）する。このとき、これらを一時に切断しても構わないし、複数段階に分けて順次切断しても構わない。本実施形態ではサポート部材１３としてＦｅ-Ｎｅ合金を採用したため、ＣＢＮブレード（立方晶窒化ホウ素）によって切断した。
【００４１】
次に、図１（ｅ）に示すように、サポート部材１３が裏面に形成されている集積回路チップからダイシングテープ１５を剥離する（ステップ＃５）。このようにして裏面がサポート部材１３によってサポートされた集積回路チップが形成される（ステップ＃６）。
【００４２】
図５は、上記方法により形成された集積回路チップの概略図面であり、図５（ａ）は上面視外略図、図５（ｂ）は斜視概略図である。又、図５は、薄化対象領域内が空隙で形成されている場合を例として図示している。
【００４３】
尚、図５は、説明の理解のため、ステップ＃４における切断工程において切断しろが存在しない理想的な切断が行われた場合の概略図面を示しているが、実際には多少の切断しろが存在するため、集積回路チップの外周に位置する各辺が当該切断しろ分だけ内側に移動したような形状となる。後述する図７、図９、図１１、図１３、及び図１９の各概略図面についても、夫々同様に切断工程において理想的な切断が行われた場合における概略図面であるとする。
【００４４】
図３（ｂ）に図示したように、本実施形態では、サポート部材１３がサポート小区画を構成する外周部各辺の各コーナ領域に空隙部を有する構造であるため、図５に示されるように、集積回路チップの各コーナ領域にはサポート部材１３が存在せず、サポート部材１３の占有面積が半導体基板１０の占有面積より小さく、又、サポート部材１３の端部と半導体基板１０の端部との間にズレが生じている形態となる。
【００４５】
このようにサポート部材１３が裏面に接着されることでサポート処置が施された集積回路チップが形成されると、各チップをフリップチップ法等によって実装した後、検査工程等の後工程を経て半導体装置が完成する。
【００４６】
上述した本発明方法によれば、ステップ＃４の切断工程において、サポート部材１３を切断する際の切断線を含む領域の少なくとも一部は、薄化対象領域に含まれるため、当該箇所はサポート小区画より部材の厚みが薄く又は全く部材が存在しない空隙で構成されている。従って、従来の厚みで形成されたサポート部材を切断する場合と比較して、切断に要する力を少なくすることができると共に、切断対象となるサポート部材の量が減少されるため、従来構成のサポート部材を切断する場合と比較してバリの抑制効果を高めることができる。
【００４７】
尚、サポート部材１３の構造パターンは図３（ｂ）に図示される例に限られず、種々のパターンが想定され得る。以下、図６〜図１３を参照して、サポート部材１３の他の構造パターンについての説明を行う。
【００４８】
図６、図８、図１０、図１２は、夫々サポート部材１３の構造パターンを説明するための図であり、図３と同様、説明のために複数の集積回路１１が主面上に形成された半導体基板１０の表面形状を併せて図示している（図３と同様、（ａ）が主面上に複数の集積回路１１が形成された半導体基板１０の斜視形状の概略図であり、（ｂ）がサポート部材１３の斜視形状の概略図である）。
【００４９】
図６（ｂ）に示されるサポート部材１３は、図３（ｂ）の構造パターンとは異なり、サポート小区画の外周部各辺の各コーナ領域以外の一部領域に上記薄膜部又は空隙部１４を有する構成である。このような構造パターンを有するサポート部材１３を用いて上記方法により形成された集積回路チップの概略図面を図７に示す。図７（ａ）は上面視外略図、図７（ｂ）は斜視概略図であり、図５と同様、薄化対象領域内が空隙で形成されている場合を例として図示している。図６（ｂ）に図示したように、サポート部材１３がサポート小区画を構成する外周部各辺の各コーナ領域以外の一部領域に空隙部を有する構造であるため、図７に示されるように、集積回路チップの各コーナ以外の一部領域にはサポート部材１３が存在せず、サポート部材１３の占有面積が半導体基板１０の占有面積より小さい構造となる。
【００５０】
図８（ｂ）に示されるサポート部材１３は、図３（ｂ）の構造パターンと同様、サポート小区画の外周部各辺の各コーナ領域に上記薄膜部又は空隙部１４を有する構成であるが、その形状が異なるものである。即ち、図３（ｂ）の構造パターンでは、各コーナ領域に形成される薄膜部又は空隙部１４の形状がＬ字形状を有する構成であるのに対し、図８（ｂ）の構造パターンでは、円弧又は楕円弧形状を有する構成である。このような構造パターンを有するサポート部材１３を用いて上記方法により形成された集積回路チップの概略図面を図９に示す。図９（ａ）は上面視外略図、図９（ｂ）は斜視概略図であり、図５と同様、薄化対象領域内が空隙で形成されている場合を例として図示している。図８（ｂ）に図示したように、サポート部材１３がサポート小区画を構成する外周部各辺の各コーナ領域に空隙部１４を有する構造であるため、図９に示されるように、集積回路チップの各コーナ領域にはサポート部材１３が存在せず、サポート部材１３の占有面積が半導体基板１０の占有面積より小さい構造となる。
【００５１】
図１０（ｂ）に示されるサポート部材１３は、サポート小区画の外周部各辺の全領域に上記薄膜部１４を有する構成であり、薄膜部１４によってスクライブライン２１と同様の形状が形成されている。このような構造パターンを有するサポート部材１３を用いて上記方法により形成された集積回路チップの概略図面を図１１に示す。図１１（ａ）は上面視外略図、図１１（ｂ）は斜視概略図である。図１０（ｂ）に図示したように、サポート部材１３がサポート小区画を構成する外周部各辺の全領域に薄膜部１４を有する構造であるため、図１１に示されるように、集積回路チップの外周領域に形成されるサポート部材１３の厚みが薄い構造となる。
【００５２】
図１２（ｂ）に示されるサポート部材１３は、図３（ｂ）の構造パターンと図６（ｂ）の構造パターンを組み合わせた形状であり、サポート小区画の外周部各辺の各コーナ領域には空隙部１４ｂを有し、各コーナ領域以外の一部領域に薄膜部１４ａを有する構成である。このような構造パターンを有するサポート部材１３を用いて上記方法により形成された集積回路チップの概略図面を図１３に示す。図１３（ａ）は上面視外略図、図１３（ｂ）は斜視概略図である。図１２（ｂ）に図示したように、サポート部材１３がサポート小区画を構成する外周部各辺の各コーナ領域には空隙部１４ｂを有する構造であるため、図１３に示されるように、集積回路チップの各コーナ領域にはサポート部材１３が存在せず、又、外周部各辺の各コーナ領域以外の一部領域には薄膜部１４ａを有する構造であるため、集積回路チップの外周領域の内、各コーナ領域以外の一部領域に形成されるサポート部材１３の厚みが薄い構造となる。
【００５３】
尚、図１２の例では、サポート小区画の外周部各辺の各コーナ領域に空隙部１４ｂを有し、各コーナ領域以外の一部領域に薄膜部１４ａを有する構成であるとしたが、空隙部１４ｂと薄膜部１４ａの位置関係が逆転していても構わない。更に、図１２の例では、サポート部材１３がサポート小区画の外周部各辺に薄膜部１４ａか空隙部１４ｂの何れかを有する構造であるが、外周部各辺の各コーナ以外の領域の内の一部領域においては、通常の厚み（サポート小区画の中央部に形成されるサポート部材１３の厚み）を有する構造であっても良い。
【００５４】
又、上記図３、図６、図８、図１０、図１２に図示されたパターン形状はその一例であり、これらの形状に限定されるものではない。
【００５５】
＜第２実施形態＞
本発明方法の第２実施形態（以下、適宜「本実施形態」と称する）について、図１４及び図１５を参照して説明を行う。図１４は、本実施形態において、半導体装置を製造する際の各工程における断面図を模式的に示したものであり、工程毎に図１４（ａ）〜図１４（ｆ）に分けて図示している。又、図１５は製造工程をフローチャートにしたものであり、以下の文中の各ステップは図１５に示されるフローチャートの各ステップを表すものとする。
【００５６】
本実施形態は、上述した第１実施形態と比較して、その工程手順が異なるものであり、サポート部材１３の構造パターン等第１実施形態と同一の部分についてはその旨を記載して説明を省略する。
【００５７】
第１実施形態におけるステップ＃１と同様、まず、図１４（ａ）に示すように、シリコン等で構成される半導体基板１０の主面側に複数の集積回路１１を形成し（ステップ＃１１）、その後、半導体基板１０の裏面側から半導体基板１０に対して研磨等を行って薄層化する。
【００５８】
次に、図１４（ｂ）に示すように、集積回路１１が形成されている半導体基板１０の主面側をダイシングテープ１５によって粘着し、安定的に固定する（ステップ＃１２）。
【００５９】
次に、図１４（ｃ）に示すように、ダイアモンドブレード等を用いて集積回路１１のスクライブラインの下部に相当するライン状領域に沿って、半導体基板１０及び集積回路１１を切断（ダイシング）する（ステップ＃１３）。
【００６０】
次に、図１４（ｄ）に示すように、接着剤１２を介して空隙部又は薄膜部１３を有するサポート部材１３を半導体基板１０の裏面側に接着する（ステップ＃１４）。このとき利用される接着剤１２及びサポート部材１３の材質、サポート部材１３の構造は夫々第１実施形態と同様とする。
【００６１】
次に、図１４（ｅ）に示すように、集積回路１１のスクライブラインの下部に相当するライン状領域に沿って、サポート部材１３及び接着剤１２を切断する（ステップ＃１５）。
【００６２】
次に、図１４（ｆ）に示すように、サポート部材１３が裏面に形成されている集積回路チップからダイシングテープ１５を剥離する（ステップ＃１６）。このようにして裏面がサポート部材１３によってサポートされた集積回路チップが形成される（ステップ＃１７）。このようにサポート部材１３が裏面に接着されることでサポート処置が施された集積回路チップが形成されると、各チップをフリップチップ法等によって実装した後、検査工程等の後工程を経て半導体装置が完成する。
【００６３】
本実施形態に示される工程に従って製造される半導体装置も、第１実施形態と同様、ステップ＃１５の切断工程において、サポート部材１３を切断する際の切断線を含む領域の少なくとも一部は、薄化対象領域に含まれるため、当該箇所はサポート小区画より部材の厚みが薄く又は全く部材が存在しない空隙で構成されている。従って、従来の厚みで形成されたサポート部材を切断する場合と比較して、切断に要する力を少なくすることができると共に、切断対象となるサポート部材の量が減少されるため、従来構成のサポート部材を切断する場合と比較してバリの抑制効果を高めることができる。
【００６４】
＜第３実施形態＞
本発明方法の第３実施形態（以下、適宜「本実施形態」と称する）について、図１６〜図１９の各図を参照して説明を行う。図１６は、本実施形態において、半導体装置を製造する際の各工程における断面図を模式的に示したものであり、工程毎に図１６（ａ）〜図１６（ｅ）に分けて図示している。又、図１７は製造工程をフローチャートにしたものであり、以下の文中の各ステップは図１７に示されるフローチャートの各ステップを表すものとする。又、図１８は、本実施形態におけるサポート部材１３の構造パターンを説明するための図であり、図１９は、図１８に示された構造を有するサポート部材１３を用いて本実施形態に記載の本発明方法に従って形成された集積回路チップの概略図面である。
【００６５】
本実施形態は、上述した第１及び第２実施形態と比較して、その工程手順が異なるものである。又、第１及び第２実施形態では、半導体基板１０に接着されるサポート部材１３は、一部に空隙部又は薄膜部１４を有するものの、切断工程を経て切断されるまでは全体として一の板材を形成している構成であったが、本実施形態では、半導体基板１０に接着する前段階で予めサポート小区画毎に分割されて構成される点が異なる。尚、第１及び第２実施形態と同一の部分についてはその旨を記載して説明を省略する。
【００６６】
まず、図１６（ａ）に示すように、サポート部材１３となる板材１３ａをダイシングテープ１５に粘着させて安定的に固定する（ステップ＃２１）。
【００６７】
次に、図１６（ｂ）に示すように、板材１３ａに対し、後の工程で主面側に接着される半導体基板１０の上面に形成される集積回路１１のスクライブラインの下部に相当するライン状領域をフォトリソグラフィ技術及びエッチング技術を用いて除去する（ステップ＃２２）。これによって、板材１３ａは各サポート小区画毎に分割され、外周部の全域に亘って空隙部１４を有するサポート部材１３が形成されることとなるが、ダイシングテープ１５によって粘着されているため、分割後のサポート部材１３夫々がバラバラになることはない。尚、本実施形態では、ダイシングテープ１５によって粘着させることで各サポート部材を安定しているが、分割後のサポート部材夫々がバラバラにならないような処置であれば、ダイシングテープ１５による粘着方法には限定されない。
【００６８】
次に、図１６（ｃ）に示すように、主面側に集積回路１１が形成された半導体基板１０の裏面を、接着剤１２を介してサポート部材１３と接着させる（ステップ＃２３）。このとき、集積回路１１によって形成されたスクライブラインによって確定される各集積回路チップの裏側位置に、サポート小区画毎に分割された各サポート部材１３が位置するように位置合わせを行った上で、基板１０とサポート部材１３とを接着させる。
【００６９】
次に、図１６（ｄ）に示すように、集積回路１１のスクライブラインに沿って、集積回路１１、半導体基板１０、及び接着剤１２をダイアモンドブレードを用いて切断する（ステップ＃２４）。
【００７０】
次に、図１６（ｅ）に示すように、サポート部材１３が裏面に形成されている集積回路チップからダイシングテープ１５を剥離する（ステップ＃２５）。このようにして裏面がサポート部材１３によってサポートされた集積回路チップが形成される（ステップ＃２６）。このようにサポート部材１３が裏面に接着されることでサポート処置が施された集積回路チップが形成されると、各チップをフリップチップ法等によって実装した後、検査工程等の後工程を経て半導体装置が完成する。
【００７１】
図１８は、本実施形態におけるサポート部材１３の構造パターンを複数の集積回路１１が主面上に形成された半導体基板１０の表面形状を併せて図示したものであり、図１８（ａ）が主面上に複数の集積回路１１が形成された半導体基板１０の斜視形状の概略図を、図１８（ｂ）がサポート部材１３の斜視形状の概略図を夫々示している。本実施形態では、ステップ＃２２において板材１３ａのスクライブライン２１に相当する領域をエッチングによって除去することでサポート部材１３を形成すると共に、当該エッチングによって各サポート小区画毎に分割されたサポート部材１３がバラバラにならないようにダイシングテープ１５によって粘着固定しているため、事実上、一のサポート部材１３がサポート小区画の外周部各辺に相当する全ての領域に空隙部１４を有する構造に相当する。
【００７２】
図１８に示されるような構造パターンを有するサポート部材１３を用いて上記方法により形成された集積回路チップの概略図面を図１９に示す。図１９（ａ）は上面視外略図、図１９（ｂ）は斜視外略図である。図１８（ｂ）に図示したように、サポート部材１３がサポート小区画を構成する外周部各辺の全領域に空隙部１４を有する構造であるため、図１９に示されるように、集積回路チップの外周領域にサポート部材１３が存在しない構造となる。
【００７３】
本実施形態に示される工程に従って製造される半導体装置は、サポート部材となる板材をダイシングテープで固定した状態で、当該板材上面に集積回路チップが形成される各サポート小区画毎にエッチングにより分割することでサポート部材を作製し、このサポート部材の上面に、集積回路が形成された半導体基板を接着させることで製造されるため、サポート部材をブレード等で切断する工程が含まれず、従ってバリの発生を抑制することができる。
【００７４】
尚、本実施形態では、ステップ＃２２のエッチング除去工程において、集積回路１１のスクライブラインの下部に相当するライン状領域に存在する板材１３ａを完全に除去することで、板材１３ａを各サポート小区画毎に分割して外周部の全域に亘って空隙部１４を有するサポート部材１３を形成するものとしたが、集積回路１１のスクライブラインの下部に相当するライン状領域に存在する板材１３ａを所定の深さだけ除去し、各サポート小区画毎に分割しないものとしても良い。この場合、形成されるサポート部材１３は、サポート小区画の外周部各辺の全領域に薄膜部１４を有する上記図１０（ｂ）と同様の構成となる。
【００７５】
この場合、ステップ＃２３において基板１０をサポート部材１３の主面側に接着後、ステップ＃２４においてスクライブラインに沿って集積回路１１、基板１０、接着剤１２に加えてサポート部材１３についても切断を行う。これによって裏面がサポート部材１３でサポートされた各集積回路チップが形成される。このとき、上述した本実施形態の工程とは異なり、サポート部材１３の切断工程を別途要することとなるが、サポート部材１３の切断対象となる領域においてはその厚みが薄化されているため、第１実施形態或いは第２実施形態と同様、従来の厚みで形成されたサポート部材を切断する場合と比較して切断に要する力を少なくすることができ、又、切断対象となるサポート部材の量が減少されるため、従来構成のサポート部材を切断する場合と比較してバリの抑制効果を高めることができる。
【図面の簡単な説明】
【００７６】
【図１】本発明に係る半導体装置の製造方法の第１実施形態における工程毎の概略断面図
【図２】本発明に係る半導体装置の製造方法の第１実施形態における各工程を示すフローチャート
【図３】補強部材の構造パターンを説明するための図
【図４】薄化対象領域を含む領域におけるサポート部材の概略断面図の一例
【図５】図３に図示される構造を有するサポート部材を用いて本発明に係る半導体装置の製造方法の第１実施形態によって形成された集積回路チップの概略図面
【図６】サポート部材の別の構造パターンを説明するための図
【図７】図６に図示される構造を有するサポート部材を用いて本発明に係る半導体装置の製造方法の第１実施形態によって形成された集積回路チップの概略図面
【図８】サポート部材の更に別の構造パターンを説明するための図
【図９】図８に図示される構造を有するサポート部材を用いて本発明に係る半導体装置の製造方法の第１実施形態によって形成された集積回路チップの概略図面
【図１０】サポート部材の更に別の構造パターンを説明するための図
【図１１】図１０に図示される構造を有するサポート部材を用いて本発明に係る半導体装置の製造方法の第１実施形態によって形成された集積回路チップの概略図面
【図１２】サポート部材の更に別の構造パターンを説明するための図
【図１３】図１２に図示される構造を有するサポート部材を用いて本発明に係る半導体装置の製造方法の第１実施形態によって形成された集積回路チップの概略図面
【図１４】本発明に係る半導体装置の製造方法の第２実施形態における工程毎の概略断面図
【図１５】本発明に係る半導体装置の製造方法の第２実施形態における各工程を示すフローチャート
【図１６】本発明に係る半導体装置の製造方法の第３実施形態における工程毎の概略断面図
【図１７】本発明に係る半導体装置の製造方法の第３実施形態における各工程を示すフローチャート
【図１８】本発明に係る半導体装置の製造方法の第３実施形態におけるサポート部材の構造パターンを説明するための図
【図１９】図１８に図示される構造を有するサポート部材を用いて本発明に係る半導体装置の製造方法の第３実施形態によって形成された集積回路チップの概略図面
【符号の説明】
【００７７】
１０：    半導体基板
１１：    集積回路
１２：    接着剤（ＤＡＦ）
１３：    サポート部材
１３ａ：    （サポート部材となる加工前の）板材
１４：    空隙部又は薄膜部
１４ａ：    薄膜部
１４ｂ：    空隙部
１５：    ダイシングテープ
２１：    スクライブライン
２２：    サポート部材上のスクライブラインに相当する領域
【図１】
2008016628.tif 000003
【図２】
2008016628.tif 000004
【図３】
2008016628.tif 000005
【図４】
2008016628.tif 000006
【図５】
2008016628.tif 000007
【図６】
2008016628.tif 000008
【図７】
2008016628.tif 000009
【図８】
2008016628.tif 000010
【図９】
2008016628.tif 000011
【図１０】
2008016628.tif 000012
【図１１】
2008016628.tif 000013
【図１２】
2008016628.tif 000014
【図１３】
2008016628.tif 000015
【図１４】
2008016628.tif 000016
【図１５】
2008016628.tif 000017
【図１６】
2008016628.tif 000018
【図１７】
2008016628.tif 000019
【図１８】
2008016628.tif 000020
【図１９】
2008016628.tif 000021