(57)【要約】【課題】整流回路が整流動作を行うための閾値電圧を低くすることで整流回路の入力感度を改善する。【解決手段】整流回路の出力電圧を分圧し、整流用トランジスタに供給することと閾値電圧を低くする。【選択図】図１
2008172974.tif 000002
【特許請求の範囲】
【請求項１】
入力信号から動作電圧を得る整流回路部と、該整流回路部の出力電圧を一定値に制限する電圧制限回路部とを備えて成り、
前記整流回路部の整流素子が電界効果型トランジスタで構成され、
該整流回路部から出力される動作電圧を分圧し、該分圧された電圧を前記電界効果型トランジスタのゲート端子に供給するように構成されて成る
ことを特徴とする整流回路。
【請求項２】
請求項１において、
前記整流回路部は、前記電界効果型トランジスタと容量とを有して成り、
前記電界効果型トランジスタのゲート端子とドレイン端子とは結合用コンデンサで接続されて成り、
前記分圧された電圧が前記電界効果型トランジスタのゲート端子と前記結合用コンデンサの接続部分に供給されるように構成されて成る
ことを特徴とする整流回路。
【請求項３】
請求項２において、
前記分圧された電圧は、前記整流回路部の出力電圧が前記電圧制限回路部で一定値に制限された定格電圧の状態で、前記電界効果型トランジスタの閾値電圧よりも０．１５Ｖ〜０．２５Ｖ低い電圧となるように設定されて成る
ことを特徴とする整流回路。
【請求項４】
請求項１において、
前記整流回路部は少なくとも２組の電界効果型トランジスタと容量とを有して成り、
前記各組の前記電界効果型トランジスタのゲート端子とドレイン端子とは結合用コンデンサで接続されて成り、
前記整流回路部から出力される動作電圧を各々分圧し、前記各組の電界効果型トランジスタの閾値電圧を引き下げるための閾値キャンセル電圧を生成して成り、
前記分圧された電圧が前記各組の前記電界効果型トランジスタのゲート端子と前記結合用コンデンサの接続部分に供給されるように構成されて成る
ことを特徴とする整流回路。
【請求項５】
請求項４において、
前記整流回路部から出力される動作電圧を、抵抗素子で各々分圧し、前記整流回路部の出力電圧が前記電圧制限回路部で一定値に制限された定格電圧の状態で、前記各組の電界効果型トランジスタの閾値電圧よりも０．１５Ｖ〜０．２５Ｖ低い電圧を生成して成る
ことを特徴とする整流回路。
【請求項６】
請求項４において、
前記整流回路部から出力される動作電圧を、多段接続したダイオード接続した電界効果型トランジスタで各々分圧し、前記整流回路部の出力電圧が前記電圧制限回路部で一定値に制限された定格電圧の状態で、前記各組の電界効果型トランジスタの閾値電圧よりも０．１５Ｖ〜０．２５Ｖ低い電圧を生成して成る
ことを特徴とする整流回路。
【請求項７】
請求項１において、
前記整流回路部は、倍電圧整流回路で構成されて成り、前記入力信号を検波する機能を有して成る
ことを特徴とする整流回路。
【請求項８】
請求項１において、
前記整流回路部の出力電圧が前記電圧制限回路部で一定値に制限された定格電圧に満たない場合であっても、該整流回路部から出力される動作電圧を分圧し、前記電界効果型トランジスタのゲート端子に供給するように構成されて成る
ことを特徴とする整流回路。
【請求項９】
請求項１において、
前記整流回路が、少なくとも第１の電界効果型トランジスタ及び第１の容量と、第２の電界効果型トランジスタ及び第２の容量と、第１の端子、第２の端子及び第３の端子を有して成り、
前記第１の端子は前記第１の容量の一端と接続され、該第１の容量の他端は前記第１の電界効果トランジスタのソース端子と前記第２の電界効果トランジスタのドレイン端子の接続部分に接続され、
前記第２の端子は整流回路の基準電位または接地電位に接続され、
前記第１の電界効果トランジスタのドレイン端子は前記第２の端子と接続され、
前記第３の端子に前記第２の容量の一端と前記第２の電界効果トランジスタのソース端子が接続され、
前記第２の容量の他端が前記第２の端子に接続され、
前記第３の端子と前記第２の端子間に、分圧用の第１の抵抗素子群と第２の抵抗素子群が接続され、
前記出力電圧が前記電圧制限回路で制御された定格電圧の状態で、前記第１の電界効果型トランジスタのゲート端子に供給するキャンセル電圧が、前記第２の端子の電位よりも高い電圧となり、前記第２の電界効果型トランジスタのゲート端子に供給するキャンセル電圧が、前記第１の電界効果トランジスタのソース端子と前記第２の電界効果トランジスタのドレイン端子の接続部分の電圧よりも高い電圧となるように、前記第１の抵抗素子群及び第２の抵抗素子群の抵抗比が設定されて成る
ことを特徴とする整流回路。
【請求項１０】
請求項１において、
前記整流回路部が、少なくとも第１の電界効果型トランジスタ及び第１の容量と、第２の電界効果型トランジスタ及び第２の容量と、第１の端子、第２の端子及び第３の端子を有して成り、
前記第１の端子は前記第１の容量の一端と接続され、該第１の容量の他端は前記第１の電界効果トランジスタのソース端子と前記第２の電界効果トランジスタのドレイン端子の接続部分に接続され、
前記第２の端子は整流回路の基準電位または接地電位に接続され、
前記第１の電界効果トランジスタのドレイン端子は前記第２の端子と接続され、
前記第３の端子に前記第２の容量の一端と前記第２の電界効果トランジスタのソース端子が接続され、
前記第２の容量の他端が前記第２の端子に接続され、
前記第３の端子と前記第２の端子間に、分圧用の前記第１の多段接続したダイオード接続した各電界効果型トランジスタ群及び第２の多段接続したダイオード接続した各電界効果型トランジスタ群が接続され、
前記出力電圧が前記電圧制限回路で制御された定格電圧の状態で、前記第１の電界効果型トランジスタのゲート端子に供給する閾値キャンセル電圧が、前記第２の端子の電位よりも高い電圧となり、前記第２の電界効果型トランジスタのゲート端子に供給する閾値キャンセル電圧が、前記第１の電界効果トランジスタのソース端子と前記第２の電界効果トランジスタのドレイン端子の接続部分の電圧よりも高い電圧となるように、前記第１及び第２の多段接続したダイオード接続した各電界効果型トランジスタ群の抵抗比が設定されて成る
ことを特徴とする整流回路。
【請求項１１】
請求項１において、
少なくとも第１の電界効果型トランジスタ及び第１の容量と、第２の電界効果型トランジスタ及び第２の容量と、第１の端子、第２の端子及び第３の端子を有して成り、
前記第１の端子は前記第１の容量の一端と接続され、該第１の容量の他端は前記第１の電界効果トランジスタのソース端子と前記第２の電界効果トランジスタのドレイン端子の接続部分に接続され、
前記第２の端子は整流回路の基準電位または接地電位に接続され、
前記第１の電界効果トランジスタのドレイン端子は前記第２の端子と接続され、
前記第３の端子に前記第２の容量の一端と前記第２の電界効果トランジスタのソース端子が接続され、
前記第２の容量の他端が前記第２の端子に接続され、
前記第１の電界効果トランジスタのゲート端子とドレイン端子が第１の接続用コンデンサを介して接続され、
前記第２の電界効果トランジスタのゲート端子とドレイン端子が第２の接続用コンデンサを介して接続され、
前記各電界効果型トランジスタのゲート端子に、夫々前記第３の端子と前記第２の端子間の電圧を分圧して供給するように構成されて成る
ことを特徴とする整流回路。
【請求項１２】
請求項１において、
少なくとも２段以上に多段接続された整流回路部を含み、入力信号を検波し、且つ、該入力信号から電源用の出力電圧を得る機能を備えて成り、
前記各段の整流回路部の整流素子が、電界効果型トランジスタで構成され、
最終段の前記整流回路部から出力される動作電圧を分圧し、前記各段の整流回路部の電界効果型トランジスタのゲート端子に供給するように構成して成る
ことを特徴とする整流回路。
【請求項１３】
整流素子が電界効果型トランジスタで構成され、
入力信号を検波する機能と、前記入力信号を整流して動作電圧として出力する機能とを備えて成り、
出力される動作電圧を分圧し、該分圧された電圧を前記電界効果型トランジスタのゲート端子に供給するように構成されて成る
ことを特徴とする整流回路。
【請求項１４】
請求項１３において、
少なくとも２組の電界効果型トランジスタと容量とを備えて成り、
前記入力信号を整流して得られた動作電圧を抵抗素子で分圧し、前記各電界効果型トランジスタの閾値を引き下げるための閾値キャンセル電圧として設定して成る
ことを特徴とする整流回路。
【請求項１５】
送受信アンテナと、該送受信アンテナから受信した信号を復調する復調回路と、該復調信号に応じた信号処理をする論理制御回路と、記憶回路と、整流回路とを備えて成り、
前記整流回路は、前記送受信アンテナから入力された入力信号を検波し、且つ、前記入力信号から前記各回路の動作電圧を得る機能を備えて成り、
前記整流回路の整流素子が電界効果型トランジスタで構成され、前記動作電圧を分圧し該電界効果型トランジスタのゲート端子に供給するよう構成されて成る
ことを特徴とする無線通信装置。
【請求項１６】
請求項１５において、
前記整流回路の出力電圧を一定値に制限する電圧制限回路を備えて成る
ことを特徴とする無線通信装置。
【請求項１７】
請求項１６において、
前記整流回路の出力電圧が該無線通信装置の前記各回路の動作電圧に満たない場合であっても、該整流回路から出力される動作電圧を分圧し、前記電界効果型トランジスタのゲート端子に供給するように構成されて成る
ことを特徴とする無線通信装置。
【請求項１８】
請求項１６において、
前記整流回路は電界効果型トランジスタと容量を備えて成り、
第１の端子は入力端子に接続され、第２の端子は前記整流回路及び前期電圧制限回路に共通の基準電位または接地電位に接続され、第３の端子は出力端子として前記電圧制限回路に接続され、
前記第１の端子は第１の容量の一端と接続され、該第１の容量の他端は第１の電界効果トランジスタのドレイン端子と接続され、
前記第２の端子は第２の電界効果トランジスタのドレイン端子と接続され、該第２の電界効果トランジスタのソース端子は前記第１の容量と前記第１の電界効果トランジスタの接続部分と接続され、
前記第３の端子には第２の容量の一端と第２の電界効果トランジスタのソース端子が接続され、該第２の容量の他端は前記第２の端子に接続され、
前記第１の電界効果トランジスタのゲート端子とドレイン端子に接続用の第１のコンデンサが接続され、
前記第２の電界効果トランジスタのゲート端子とドレイン端子に接続用の第２のコンデンサが接続されて成る
ことを特徴とする無線通信装置。
【請求項１９】
請求項１８において、
前記整流回路は、各々、前記第１の入力端子、第２の基準電位端子、第３の出力端子を持つ複数の整流回路部を有し、
第１の整流回路部の前記第３の端子が、次段の整流回路部の前記第１の入力端子に接続された多段構成から成る
ことを特徴とする無線通信装置。
【請求項２０】
請求項１８において、
無線通信装置が無線タグであり、リーダライダからの信号を受信し、あるいは当該無線タグの情報を前記リーダライタに送信する機能を備えて成る
ことを特徴とする無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整流回路及びそれを用いた無線通信装置に係り、例えば、非接触データ通信を行う無線通信システムの無線タグ回路に適した整流回路及びそれを用いた無線通信装置に関する。
【背景技術】
【０００２】
近年、建物や部屋への入退出管理、荷物の集荷管理やセンサーネットワークなどに、非接触型のＩＣカードや無線タグ（以下まとめて無線タグをいう）など、非接触データ通信を行う無線データ通信システムが普及し始めている。この無線システムは無線タグと、その近傍に配置されデータの書き込み読み出しを行うリーダライタ装置から構成されている。
【０００３】
特許文献１には、MOSトランジスタを整流素子として使い、半波整流回路の整流用トランジスタのゲートにダイオード接続したトランジスタのアノード側をソースに、カソード側をゲートに接続し、このダイオードが導通するような電圧をかけることで、その閾値電圧が整流用トランジスタのゲート、ソース間にかかるようにして整流用のトランジスタの閾値電圧を小さくした整流回路が開示されている。
【０００４】
特許文献２には、MOSトランジスタを使った整流回路において、模擬MOSトランジスタに接続されたキャパシタの電位に基づいて制御信号を生成することで、整流素子の閾値を回路的に打ち消すようにしたものが開示されている。
【０００５】
特許文献３の図１８には、MOSトランジスタを使った整流回路において、フローティングゲート電界効果トランジスタＭ７１、Ｍ７２の制御ゲート端子とソース端子との間に夫々キャパシタを設け、このキャパシタの保持電圧を制御可能に構成することで、微弱な交流信号に対しても整流を行えるようにしたものが開示されている。
【０００６】
【特許文献１】特開２００６−１０１６７０号公報
【特許文献２】特開２００６−１６６４１５号公報
【特許文献３】特開２００６−３４０８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このような無線データ通信システムでは、無線タグとリーダライタ装置間の通信距離を延ばすことが課題の一つとなっている。また、大量の人、物の管理を行うことを目的としているため、無線タグの低コスト化、小型化も要求されている。
【０００８】
まず、無線タグの通信距離は、タグ内に構成される整流回路の整流素子の閾値電圧に大きく依存する。閾値電圧は整流動作が行える最小電圧を決めるため、閾値電圧が低いほどより低い電圧から整流動作を行えるため、同じ入力電圧でも閾値電圧が低い整流回路の方がより高い出力電圧を得ることができる。この観点からショットキーダイオードを整流素子として使うことがある。
【０００９】
また、無線タグ回路には、コスト低減の観点からCMOSプロセスを使うことが多い。標準のCMOSプロセスでショットキーダイオードを作製することは、プロセス工程の増加などコスト高となる問題がある。また、標準CMOSプロセスでショットキーダイオードのような低閾値電圧を持つ整流素子を作製することは困難である。
【００１０】
この問題を解決するため、特許文献１には、整流素子の閾値電圧を小さくする方法が提示されている。しかし、特許文献１に開示された方法では、ダイオード接続されたトランジスタを導通させるための電圧が必要であることと、この電圧は整流回路の出力電圧Ｖｂとダイオード接続を導通させるのに必要な電圧の和以上必要であることがわかる。この電圧が維持されなければ整流回路への入力電圧Ｖａが大きくなるに従い閾値電圧を小さくする効果が減少するため、出力電圧Ｖａが下がるという問題がある。このことは、特許文献１の整流回路を無線タグに用いた場合、無線タグとリーダライタとの距離が短かくて、無線タグへの入力電力Ｖａが大きすぎると、出力電圧Ｖｂが下がり十分な電源電圧を確保できず、通信が行えなくなることをさしている。
【００１１】
特許文献２及び特許文献３には、整流回路における整流素子の閾値を回路的工夫で打ち消す事が提示されている。しかしながら、閾値打消し電圧を生成して整流素子に供給するのを、論理回路の制御で行っているため、入力電力が大きくなり論理回路など制御系が動作するのに十分な電圧が確保できる状態にならないと、閾値を打ち消すことは出来ない。よって、この手法は、無線タグ内に電池を搭載する事が許されるセンサーネットワークなどには有効ではある。しかし、電池の搭載が許されない無線タグ等の無線通信システムでは、この手法による通信距離の改善は困難である。
【００１２】
また、このような、整流回路を用いた電源回路において、入力電力の大小に拘わらず十分な電源電圧を確保できるようにすることのニーズは、無線タグに限られるものではない。例えば、携帯電話の非接触型充電器のように携帯電話側、充電器側には電源用供給用の電極は見られないが、それぞれの内部にコイルを有しており、携帯電話を充電器にセットすると、お互いのコイルが近接し電磁誘導により充電器から携帯電話に電圧が供給、整流されてバッテリーに充電されるような場合や、発振器の出力を整流して正電圧や負電圧を発生させるような電圧発生回路の場合においても、MOSトランジスタを整流素子とする整流回路を用いた場合に要求される課題である。
【００１３】
本発明の目的は、上記各問題を解決することにある。本発明の解決課題の１つは、MOSトランジスタを整流素子とする整流回路において、MOSトランジスタの閾値電圧を回路的に低くすることで通信距離の改善を図ることにある。
【課題を解決するための手段】
【００１４】
本発明の代表的なものの一例を示せば以下の通りである。即ち、本発明の整流回路は、入力信号から動作電圧を得る整流回路部と、該整流回路部の出力電圧を一定値に制限する電圧制限回路部とを備えて成り、前記整流回路部の整流素子が電界効果型トランジスタで構成され、該整流回路部から出力される動作電圧を分圧し、該分圧された電圧を前記電界効果型トランジスタのゲート端子に供給するように構成されて成ることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、MOSトランジスタを整流素子とする整流回路において、回路構成のみでMOSトランジスタの閾値電圧を入力電力に応じて低くすることで、入力電力の大小にかかわらず整流回路の入力感度を改善し、通信距離の改善を図ることができる。
【発明を実施するための最良の形態】
【００１６】
本発明の代表的な実施例によれば、整流回路は、前記電界効果型トランジスタと容量とを有しており、電界効果型トランジスタのゲート端子とドレイン端子とは結合用コンデンサで接続されている。そして、この整流回路にその出力電圧を一定値以上にならないように制限する電圧制限回路を接続し、出力電圧を分圧し各整流素子のゲートに供給する。  
本発明の実施形態について、以下図を使って説明する。
【実施例１】
【００１７】
まず、本発明の第１の実施形態について図１〜図５を使って説明する。図１は、倍電圧半波整流回路に本発明を適用した第１の実施形態を表す図である。
【００１８】
電源回路１は、整流回路部２と電圧制限回路３で構成され、整流回路部２の出力側と電圧制限回路３とが接続されている。整流回路部２は、入力端子４とこの電源回路の基準電位端子１３との間に接続された第１、第２の電界効果トランジスタ５、６、及び第１、第２の容量７、８とで構成される倍電圧半波整流回路部、及び第１、第２の抵抗素子１１、１２で構成されている。より具体的に述べると、入力端子４が第１の容量７の一端に接続されている。第１の電界効果トランジスタ５のゲートとドレインは、ノードＴA−ＴC間に配置された接続用の第１のコンデンサ９を介して接続され、第１の電界効果トランジスタ５のソースは（ノードＴBにおいて）第１の容量７の他端に接続されている。第２の電界効果トランジスタ６のソースは、ノードＴEにおいて第２の容量８の一端に接続されており、第２の容量８の他端は基準電位−端子１３に接続されている。第２の電界効果トランジスタ６のゲートとドレインは、ノードＴB−ＴD間に配置された接続用の第２のコンデンサ１０を介して接続されている。また第２の電界効果トランジスタ６のソース（＝整流回路部２のノードＴE）と電源制限回路３の接続部分（ＴE、ＴF）と基準電位端子１３（ノードＴG）との間には、抵抗素子１１と１２が設けられている。抵抗素子１１の任意の中間点ａと電界効果トランジスタ５のゲート端子が接続され、抵抗素子１２の任意の中間点ｂと電界効果トランジスタ６のゲート端子が接続されている。電圧制限回路３は、電源回路１の出力端子ＴFの出力電圧Ｖoutが制限電圧Ｅ以内に維持されるように動作する。なお、Ｖ１〜Ｖ３はノードＴA、ＴB、ＴDにおける電圧を示す。
【００１９】
次に、電界効果トランジスタ５、６が整流動作を行うための閾値電圧をVthとし、端子４と端子１３の間に入力信号電圧Vinが供給された時の、電源回路１の動作について説明する。初めに、図２〜図４で、閾値キャンセルの動作原理の説明を行なう。
【００２０】
図２は、図１の電源回路１における入力端子（４，１３）、MOSトランジスタ（第２の電界効果トランジスタ６）、抵抗素子（１１，１２）の関係を模式的に示した回路図である。
【００２１】
図３は、図２に示したMOSトランジスタ回路の直流電流−電圧特性を示す図である。
【００２２】
図２の回路は、大きく分けて２つの状態で整流動作を行う事ができる。  
１つは電源E（＝出力電圧Ｖout）が０[V]の場合であり、以下、［状態１］と呼ぶ事とする。もう１つの状態は電源Eから０[V]よりも大きい電圧が供給され、Vth１より低いキャンセル電圧ΔVthがMOSトランジスタのゲートに供給された時であり、以下、これを［状態２］と呼ぶ事とする。
【００２３】
［状態１］の時は、MOSトランジスタのVth１に応じて整流動作を行う。この時、交流信号電圧Vinが入力されると、図３に［状態１］の交流特性として示したように、入力される電圧振幅がVth１以下での領域（オフ領域）が大きく、Vth１を超えるオン状態の領域（オン領域）は小さい。［状態１］においては、Vth１による電圧降下により整流動作の効率が低い事がわかる。なお、図３ではオン領域にも電圧波形を表現したが、実際にはMOSトランジスタはオン状態では低抵抗となるため、電圧波形は殆ど観測されずVth１でクランプされる。
【００２４】
次に、［状態２］のMOSトランジスタの閾値Vth２は、キャンセル電圧ΔVthの効果により（Vth１−ΔVth）となり、Vth１より低い閾値を設定することができる。これに交流信号電圧Vinが入力されるとVth１よりキャンセル電圧ΔVthだけ低い閾値電圧（Vth２）で整流動作が行えるため、［状態１］の交流特性に比べて、オフ領域が小さく、オンの領域が大きくなる。すなわち、入力信号電圧Vinでも［状態２］のほうが、より多くの電流が流れ、容量にチャージされる電荷が増え、より高い電圧が得られる。これにより整流動作の効率が良くなる。［状態１］と同様に図３ではオン領域も電圧波形を表現したが、実際にはMOSトランジスタはオン状態では低抵抗となるため電圧波形は殆ど観測されずVth２でクランプされる。
【００２５】
図４で、電界効果トランジスタ５を電圧Va [V]、電界効果トランジスタ６を電圧Vb [V]にバイアスするためのキャンセル電圧の設定について、具体的な例を説明する。整流作用によって得られた出力電圧Vout [V]の上限値（１.６５[V]）が、電圧制限回路３により一定値Ｅ（定格電圧）になり、各ノード電圧が入力電圧Vouに対して一定値になる領域でキャンセル電圧を設定する。ダイオード接続されたMOSトランジスタ５に供給するキャンセル電圧V１は、端子１３に対して０.５５[V]高い電圧となるように抵抗R１とR２の比で調整する。この時、ダイオード接続されたMOSトランジスタ５と容量７の整流動作で得られる電圧V２の上限値は、電圧制限回路３により０.８７[V]となる。よって、ダイオード接続されたMOSトランジスタ６に供給するキャンセル電圧V３の上限値は、１.４２ (=０.８７+０.５５)[V]となるように抵抗R３とR４の比を調整する。
【００２６】
図４に示したように、［状態１］は整流回路の入力電力が小さいため、閾値キャンセル電圧ΔVthは殆ど０[V]の状態となる。他方、［状態２］では整流回路の入力電力が大きくなるので、０[V]よりも大きいな閾値キャンセル電圧ΔVthがゲートに供給される。
【００２７】
整流回路の整流動作の効率が良いのは、図３において、キャンセル電圧ΔVthがVth１より左側にある時、すなわち、入力電力の大きい時である。
【００２８】
なお、入力電力が大きくなると閾値キャンセル電圧ΔVthも大きくなり、Vth１より大きくなりかねないため、整流回路の電圧を抑制するための電圧制限回路３を利用し、電圧リミッタが動作する領域でキャンセル電圧ΔVthを決めることで入力電力により、キャンセル電圧ΔVthがVth１を超えることがないようにする。
【００２９】
もし、入力電力の上限が変わらない環境下、例えば、基地局やリーダライタと本発明の回路を搭載した無線回路の距離がほぼ一定の場合には、電圧制限回路３がなくとも、ΔVthがVth１を超えないように予め設定することができる。
【００３０】
再び図１に戻って、電源回路１の全体的な動作について説明する。  
入力信号電圧Vinの始めの負のサイクルにおいて、電界効果トランジスタ５はVthより大きい電圧振幅Vinが入力された時のみ導通する（図２とは正負のサイクルが逆）。この時、容量７には（Vin−Vth）の電圧に相当する電荷が蓄積される。この時、電界効果トランジスタ６に入力される電圧はVth以下なので非導通状態となっている（図２参照）。次に、正のサイクルでは、入力電圧信号Vinと先ほど溜めておいた(Vin−Vth)が電界効果トランジスタ６に入力され、この入力信号がVthを超える電圧振幅の時のみ導通状態となるため、容量８の両端に発生する電圧、つまり、整流回路部２の出力電圧Voutは
Vout=(Vin+(Vin−Vth))−Vth=２×(Vin−Vth) … (１)
となる。
【００３１】
式（１）は一般的な倍電圧半波整流で得られる電圧式と同じである。この出力電圧Voutに対して、整流回路部２の出力と分圧素子１１上の点ａの間の抵抗値をR１、点ａと基準電位１３の間の抵抗値をR２、整流回路部２の出力と分圧素子１２上の点ｂの間の抵抗値をR３、点ｂと基準電位１３の間の抵抗値をR４とすると、点ａの電圧Vaと点ｂの電圧Vbには、
Va=Vout×R２／(R１+R２) … (２)
Vb=Vout×R４／(R３+R４) … (３)
（但し、Vb＞Va）
なる電圧が生成される。この電圧Vaが電界効果トランジスタ５のゲートに、電圧Vbが電界効果トランジスタ６のゲートに、夫々の閾値電圧を引き下げるための閾値キャンセル電圧として供給される。
【００３２】
よって、本発明を適用した場合、式(１)は次のように書き換えられる。
【００３３】
Vout=(Vin+(Vin−(Vth−Va)))−(Vin+Vth−(Vin+Vb))=２×(Vin−Vth)+Va+Vb
… (１’)
ここで、各整流素子のドレイン端子に対するゲート端子の電位をVzとすると、Vz＝Va＝Vbであるから、(１’)は式(４)のように書き換えられる。
Vout=２×(Vin−(Vth−Vz)) … (４)
但し、Vin＞Vth、Vth＞Vz
式（１）と式(４)の比較から、同じ入力電圧Vinでも得られる出力電圧として、本発明を適用した式(４)の方がVzに相当する分だけ高い電圧を得ることができることがわかる。
【００３４】
ここで、Vth=Vzとすると、電界効果トランジスタの整流素子としての導通状態と非導通状態の比であるオンオフ比が十分に得られないため、出力電圧Voutが著しく劣化する。このため閾値キャンセル電圧Vaと電圧Vbは、閾値電圧Vthよりも０.１５〜０.２５[V]程度低いほうがよい。但し、この値はデバイスの性能で大きく変わるので一概に言えない。あくまでも目安である。
【００３５】
なお、Vth＞Vzが成立しなくなると、電解効果トランジスタ５、６は閾値電圧以上の電圧がかかることになる。この時、トランジスタが入力電圧によらず常に導通状態になり整流動作が行われず出力電圧Voutが著しく劣化する。出力電圧Voutは直流電圧であるため容量９、１０により電圧Va、電圧Vbがゲート以外に供給されないようにしている。このため、電界効果トランジスタ５は電圧Va[V]、電界効果トランジスタ６は電圧Vb[V]にバイアスされ、容量９、１０を介してゲートに入力される交流信号の大小で整流動作を行う。
【００３６】
このように入力電圧を整流して得た出力電圧を分圧し整流素子である電界効果トランジスタのゲートに閾値キャンセル電圧として供給することで、回路的に整流動作を行うための閾値電圧を小さくすることが可能である。また、分圧素子１１、１２を構成する抵抗R１、R２、R３、R４は、それぞれ電界効果トランジスタ５、６のゲートに容量９、１０を介して入力される交流信号に対し電位の変動を最小限に抑えるため、ゲートに入力された交流信号に対して十分にハイインピーダンスとなるように値を設定する。
【００３７】
また、この一連の動作は論理回路などの制御系とは無関係に行われるので、制御系の動作電圧を確保する必要はない。また、電圧制限回路３で決められた制限電圧値をもとに閾値キャンセル電圧VaとVbの電圧最大値をVth以下、例えばVthより０.１５[V]〜０.２５[V]低い値になるように、R１、R２、R３、R４の比率を決めれば、入力電圧が大きくなっても出力電圧Voutが下がることはない。
【００３８】
ここでは分圧素子に抵抗１１、１２を用いる例を説明したが、この例に限定されるものではないことは言うまでもない。分圧素子は、電圧制限回路で決まる電圧上限値でもハイインピーダンスとなるような素子であればよい。
【００３９】
図５により、本実施例の効果を説明する。図５は、電源回路１の出力電力の入力電力依存性を示す図である。横軸は回路に入力される電力[dBm]、縦軸は整流回路の出力電圧 Vout [V]を示す。本発明を適用した倍電圧半波整流回路における出力電力の入力電力依存性（proposed）を太線で示す。比較例として、本発明を適用していない従来の標準的な倍電圧半波整流回路における出力電力の入力電力依存性を（conventional）示す。また、最初から閾値キャンセルが動作する理想的な状態を想定した特性（ideal）を細線で示す。本発明を適用しない場合、入力電力に対し出力電圧はほぼ一定の傾きで電圧制限回路による制限電圧Ｅまで増加する。一方、本発明によれば、整流動作が始まると、入力電力に応じて中間点ａ、bの電圧Va、Vbが上限値まで上昇する、すなわち閾値電圧Vthを打ち消すキャンセル電圧が大きくなり、入力電力に対する出力電圧の傾きが大きくなる。その結果、理想的な特性に近くなる。なお、電界効果トランジスタ６には十分な電圧Vbを供給できないため、Va、Vbが飽和したあたりから感度が劣化してくる。これは電圧制限回路３の電圧制限値Ｅを高くするなどして改善が可能である。
【００４０】
電源回路１に本発明を適用した場合と適用しない場合とでは、入力電力に対して出力電圧Voutが制限電圧Ｅまで到達するのに、図５で改善量として示した分だけ立ち上がりが早くなる。
【００４１】
本実施例によれば、MOSトランジスタを整流素子とする整流回路において、MOSトランジスタの閾値電圧を入力電力に応じて回路的に低く（キャンセル）することで、入力電力の大小にかかわらず整流回路の入力感度を改善し、通信距離の改善を図ることができる。また、電圧制限回路３を有しているので、入力電圧が大きくなっても出力電圧の劣化がない。更に、閾値を打ち消すためのキャンセル電圧を論理回路など制御系の付加無しに、電源回路自体で生成し得るように構成しているので、無線タグ等に適した低価格、高性能の整流回路を提供することができる。
【実施例２】
【００４２】
本発明の電源回路の第２の実施形態について、図６を使って説明する。  
図６は、図１の電源回路における分圧素子１１、１２を、電圧上限値で導通しないように多段接続したダイオード接続した電界効果トランジスタ１４、１５に置き換えた例である。図６において図１と同じものには同じ符号をつけ説明は省略する。一般の薄膜抵抗と比較して、ダイオードの非導通状態の抵抗の方が単位面積あたりの抵抗が高い。そのため、図６の場合、分圧素子１１、１２をダイオード接続したトランジスタ１４、１５で代用することで、回路の小型化が可能である。
【００４３】
ここで、例えば、電圧制限回路３の電圧制限値Ｅが１.６５[V]、電界効果トランジスタ５、６の整流動作を行える閾値電圧Vthが０.７[V]でオンオフ比が確保できる電圧を０.５５[V]と仮定すると、ダイオード接続したトランジスタ１４、１５のそれぞれに必要なダイオードの個数は、１．６５／０．５５＝３として、３個以上必要であることがわかる。本実施例では、分圧素子に流れる電流が大きいと出力電圧が劣化することを考慮し、各ダイオードにかかる電圧の最大値を約０.３[V]とし、ここでは最低個数を６個とした。
【００４４】
電界効果型トランジスタ５には０.５５[V]の電圧をゲートに供給するため、分圧素子１４を６段構成とし、下から２段目と３段目の間である点ｃと電界効果トランジスタ５のゲートと接続した。これにより、電界効果トランジスタ５のゲートに供給される閾値キャンセル電圧Vcは、１.６５×(２／６)=０.５５[V]となる。
【００４５】
次に、電荷効果トランジスタ６に必要な電圧は図４より１．４２[Ｖ]の電圧となる。分圧素子１５は１０段構成の下から８段目と９段目の間である点ｄと電界効果トランジスタ６のゲートと接続した。これにより電界効果トランジスタ６のゲートに供給される閾値キャンセル電圧Vdは、１．６５×（８／１０）＝１．３２[Ｖ]となる。これで、ほぼ要求通りの電圧を得ることが可能である。
【００４６】
本実施例によれば、MOSトランジスタを整流素子とする整流回路において、MOSトランジスタの閾値電圧を入力電力に応じて回路的に低くすることで、入力電力の大小にかかわらず整流回路の入力感度を改善し、通信距離の改善を図ることができる。また、入力電圧が大きくなっても出力電圧の劣化がない。また、無線タグ等に適した低価格、高性能の整流回路を提供することができる。
【００４７】
以上は、倍電圧整流回路の場合で説明したが、整流回路２の部分を半波整流回路や全波整流回路に置き換えて本発明を適用しても効果はある。
【実施例３】
【００４８】
本発明の電源回路の第３の実施形態について、図７を使って説明する。図７は、整流回路の多段接続の実施例として、２段構成の倍電圧半波整流回路に本発明を適用した実施形態を表す図である。図７において、図１と同じものには図１と同じ符号をつけ説明は省略する。
【００４９】
電源回路１６は、整流回路部１７と電圧制限回路３で構成される。整流回路部１７は、分圧素子３１、３２、３３、３４を含む２段構成であり、この整流回路部１７の出力と電圧制限回路３が接続される。整流回路部１７は、入力端子１８とこの電源回路の基準電位端子１３と電界効果トランジスタ１９、２０、２１、２２と、容量２３、２４、２５、２６とで倍電圧半波整流回路を構成する。この時、電界効果トランジスタ１９のゲートとドレインをコンデンサ２７を介して接続し、電界効果トランジスタ２０のゲートとドレインをコンデンサ２８を介して接続する。また、電界効果トランジスタ２１のゲートとドレインをコンデンサ２９を介して接続し、電界効果トランジスタ２２のゲートとドレインをコンデンサ３０を介して接続する。
【００５０】
また、整流回路部１７と電源制限回路３の接続部分と基準電位端子１３との間には、分圧素子３１、３２、３３、３４が設けられている。この分圧素子は抵抗素子でもダイオード接続したトランジスタでもよい。
【００５１】
この実施例では、電界効果トランジスタ１９、２０及び容量２３、２４、分圧素子３１、３２を含む整流回路部分が第１段の整流回路部であり、電界効果トランジスタ２１、２２及び容量２５、２６、分圧素子３３、３４を含む整流回路部分が第２段の整流回路部である。
【００５２】
本実施例では分圧素子をダイオード接続したトランジスタとした。この時、ダイオード接続トランジスタの最低個数は実施例１と同じであり、電圧制限回路の電圧制限値でも導通しないように設定する。分圧素子３１の任意の点ｅと電界効果トランジスタ１９のゲートを接続し、分圧素子３２の任意の点ｆと電界効果トランジスタ２０のゲートを接続し、分圧素子３３の任意の点ｇと電界効果トランジスタ２１のゲートを接続し、分圧素子３４の任意の点ｈと電界効果トランジスタ２２のゲートを接続している。
【００５３】
電界効果トランジスタ１９、２０、２１、２２の整流動作を行うための閾値電圧は、同じVthとして、端子１８と端子１３の間に入力信号電圧Vinが供給された時の動作について説明する。入力信号が始めの負のサイクルにおいて電界効果トランジスタ１９はVthより大きい電圧振幅が入力された時のみ導通する。この時、容量２３には（Vin−Vth）の電圧に相当する電荷が蓄積される。当然、電界効果トランジスタ２０に入力される電圧はVth以下なので非導通状態となっている。次に、正のサイクルでは入力電圧信号Vinと先ほど溜めておいた(Vin−Vth)が電界効果トランジスタ２０に入力され、この入力信号がVthを超える電圧振幅の時のみ導通状態となる。
【００５４】
そのため、結果として容量２４の両端に発生する電圧、つまり、整流回路１７の出力電圧Voutは、式（５）のようになる。
(２×Vin−２×Vth)−Vth+Vin+Vin−Vth=４×(Vin−Vth) … （５）
整流回路の段数をnとすると、出力電圧Voutは、
Vout=２×n×(Vin−Vth) … (６)
となる。
【００５５】
式(６)は、一般的なｎ段の倍電圧整流回路で得られる出力電圧式と同じである。この電圧を基に任意の点ｅ、ｆ、ｇ、ｈの電位が決まり、閾値キャンセル電圧ひいては各電界効果トランジスタのゲート電圧がきまる。各整流素子のドレインに対するゲートの電位をVzとすると式(６)は次の式(７)のように書き換えられる。
Vout=２ ×n ×(Vin (Vth−Vz)) … (７)
但し、Vin＞Vth、Vth＞Vz
ここで、Vth=Vzとすると、電界効果トランジスタの整流素子としての導通状態と非導通状態の比であるオンオフ比が十分に得られないため出力電圧Voutが著しく劣化するためVzはVthより０.１５〜０.２５[V]程度低いほうがよい。但し、この値はデバイスの性能で大きく変わるので一概に言えない。あくまでも目安である。
【００５６】
仮に、Vz=Vth−０.１５とすると、
Vout=２n (Vin (Vth−Vz))=２n (Vin−(Vth−(Vth−０.１５))
=２×n×(Vin−０.１５) … (８)
となる。一般の倍電圧整流回路の出力電圧は式(６)より、次のようになる。
２×n×(Vin−Vth)
ここで、実施例１と同様に、Vth= ０.５５[V]とすると、一般の倍電圧整流回路の出力電圧は式(９) のようになる。
【００５７】
Vout＝２×n ×(Vin−０.５５) …(９)
本発明で得られる倍電圧半波整流回路の出力電圧式(８)と、本発明を適用しない倍電圧半波整流回路の出力電圧の式(９)とから、本発明の方が高い電圧を得られることがわかる。
【００５８】
Vth＜Vzとなると、電解効果トランジスタ１９、２０、２１、２２は閾値電圧以上の電圧がかかることになる。この時、トランジスタが入力電圧によらず常に導通状態になり整流動作が行われず出力電圧Voutが著しく劣化する。出力電圧Voutは直流電圧であるため、本実施例では、容量２７、２８、２９、３０によりVe、Vf、Vg、Vhがゲート以外に供給されないようにしている。このため、電界効果トランジスタ１９はVe[V]、電界効果トランジスタ２０はVf[V]、電界効果トランジスタ２１はVg[V]、 電界効果トランジスタ２２はVh[V]にバイアスされ、容量２７、２８、２９、３０を介してゲートに入力される交流信号の大小で整流動作を行う。
【００５９】
このように入力電力を整流し、その電圧を分圧し整流素子である電界効果トランジスタのゲートに供給することで、整流動作を行うための閾値電圧を小さくするこが可能である。
【００６０】
この一連の動作は、論理回路などの制御系とは無関係に行われるので、制御系の動作電圧を確保する必要はない。また、電圧制限回路で決められた制限電圧値をもとにVe、Vf、Vg、Vhの最大値をVth以下、例えばVthより０.１５[V]〜０.２５[V]低い値になるように点ｅ、点ｆ、点ｇ、点ｈを決めれば、入力電圧が大きくなっても出力電圧Voutが下がることはない。
【００６１】
各ノード電圧は、図７の回路で得られる各ノード電圧最大値は分圧素子の比から、
Ve=０.５５[V]、Vf=０.９９[V]、Vg=１.５[V]、Vh=１.５[V]
となる。
【００６２】
図８に、この回路の出力電力の入力電力依存性（proposed）を示す。横軸は回路に入力される電力[dBm]、縦軸は整流回路の出力電圧[V]を示す。比較のため、本発明を適用していない標準的な倍電圧半波整流回路における出力電力の入力電力依存性（conventional）、及び最初から閾値キャンセルが動作する理想的な状態を想定した倍電圧半波整流回路の入力依存性（ideal）を示す。本発明を適用しない場合、入力電力に対し出力電圧はほぼ一定の傾きで制限電圧まで増加する。一方、本発明では、入力電力が整流素子の閾値電圧Vthを超え、整流動作が始まるとVthを打ち消す閾値キャンセル電圧Ve、Vf、Vg、Vhが入力電力に応じてその上限値まで上昇するため、入力電力に対する出力電圧の傾きが大きくなる。整流回路の段数が多くなると、立ち上がりも早くなる。なお、既に説明したとおりVhには十分な電圧を供給できないためVe、Vf、Vg、Vhが飽和したあたりから感度が劣化してくる。この点は、電圧制限回路３の電圧制限値を高くするなどして改善が可能である。
【００６３】
本実施例によれば、MOSトランジスタを整流素子とする整流回路において、MOSトランジスタの閾値電圧を入力電力に応じて回路的に低くすることで、入力電力の大小にかかわらず整流回路の入力感度を改善し、通信距離の改善を図ることができる。また、入力電圧が大きくなっても出力電圧の劣化がない。また、無線タグ等に適した低価格、高性能の整流回路を提供することができる。
【００６４】
以上、多段整流回路においても本発明を適用することで整流回路の入力電力に感度を向上することができる。本実施例は倍電圧半波整流回路で説明したが、半波整流回路や全波整流回路でもよい。
【実施例４】
【００６５】
図９に、本発明の電源回路の第４の実施例として、本発明を適用した２段の倍電圧全波整流回路の実施例を示す。図９において図７と同じものには図７と同じ符号をつけ説明は省略する。電源回路１６は、整流回路１７と電圧制限回路３で構成され、整流回路１７は負電圧整流回路を備えている。すなわち、図７と同じ符号同じ数字で右肩にダッシュを付与した符号で示した部分（１９'〜 ３４'）が、負電圧整流回路である。この負電圧整流回路は、入力信号電圧Vinに対して負電圧整流を行う回路である。
【００６６】
図９の容量２３、２５と容量２３'と２４'の両端の電圧として同じ入力電圧Vinが得られるならば、出力電圧Voutは倍電圧半波整流の２倍となり、式（１０）のようになる。
Vout=４×n ×(Vin−(Vth−Vz)) … (１０)
|Vin|＞Vth、Vth＞Vz
このように、半波整流であっても全波整流であっても、いずれの場合も本発明の効果を得ることができる。
【実施例５】
【００６７】
次に、本発明の第５の実施例として、無線タグに応用した例を示す。図１０は本発明の整流回路を搭載した無線通信装置、所謂、無線タグの一例である。この無線通信装置は、無線タグ４０とリーダライタ５０とから構成される。無線タグ４０は、電源回路４１（整流回路４２、電圧制限回路４３）、アンテナ４５、復調回路４６、変調回路４７、論理制御回路４８、メモリ４９で構成されている。アンテナ４５は、リーダライダ５０からの信号を受信し、あるいは、無線タグの情報をリーダライタに送信する。
【００６８】
リーダライタ５０は、リーダライタアンテナ５１を有し、無線タグ４０と通信を行う機能と、無線タグ４０の動作状態を、通常状態または待機状態のいずれかに切り換える命令を送信する機能を備えている。動作状態を切り換える命令の形態としては、所定の信号、波形またはパルスなどの無線タグ４０が判別できる信号の形態であればよい。
【００６９】
無線タグ４０の論理制御回路４８は、少なくとも、（１）通常状態においてリーダライタ５０から送信された所定のコマンド情報を検出するとメモリ４９に格納された自身を識別するＩＤ情報を読み出して送信する機能と、（２）リーダライタ５０との所定の通信処理が終了した際に、通常状態から待機状態に切り換える機能、とを有している。
【００７０】
リーダライタ５０は、リーダライタアンテナ５１から通信範囲内にあるすべての無線タグ４０に、自身を識別するＩＤ情報を送信させるコマンド情報が含まれた信号を送信する。リーダライタ５０からの信号を受信した無線タグ４０は、コマンド情報に応答してＩＤ情報を送信する。すなわち、無線タグ４０の復調回路４６で、リーダライタ５０からの信号を検波し、論理制御回路４８がこの検波した信号に応じて動作し、メモリ４９の情報などを読み出す。読み出された信号は論理制御回路４８の制御に従い変調回路４７によって変調され、アンテナ端子４５からリーダライタ５０に送信される。
【００７１】
リーダライタ５０は、この受信した無線タグのＩＤ情報を受信することで、通信可能な無線タグ４０があるか否か検出する。通信可能な無線タグ４０を検出した場合には、この無線タグ４０と順次、所定の通信処理を実行する。無線タグ４０は、通信処理が終了したタイミングで、論理制御回路４８により、順次待機状態に切り換える。これにより所定の通信処理の終了した無線タグ４０の動作状態は、待機状態に移行し、周囲の無線タグへの信号の干渉が低減される。
【００７２】
また、リーダライタ５０からの信号をアンテナ４５から受信した無線タグ４０の電源回路４１は、その入力信号電圧Vinを整流回路４２で整流することによって、復調回路４６、変調回路４７、論理制御回路４８、メモリ４９を動作させるのに必要な電源電圧Voutを生成する。
【００７３】
この電源電圧Voutが高すぎると各回路を過電圧により破壊するため、電圧制限回路４３に整流回路４２で生成できる電圧の上限値Ｅを規定する。
【００７４】
このようなリーダライタ５０と無線タグ４０との無線通信において、通信距離は長いほどよい。この通信距離を決める１つの要因として、整流回路４２の入力感度がある。整流回路４２の入力感度が高いほど、低い入力電圧で回路が動作し始める事を表す。整流回路４２において、より低い電圧で高い電圧を得るには、回路の不感帯をできる限り小さくすることが必要である。
【００７５】
一般的な倍電圧半波整流回路の電圧は式（１）、（６）のように表されるが、この内、整流素子の閾値電圧Vthが回路の不感帯を現している。入力電圧Vinが閾値電圧Vthを超えないと回路は整流動作を始めないのである。
【００７６】
本発明を適用した整流回路４２で得られる電圧は、式（４）、（７）のように不感帯を小さくするように回路が動作するため、低い電圧でより高い電圧が得られる。そのため通信距離を長くできる。この整流回路４２は、これまで述べたように、本発明を適用した半波整流回路でも全波整流回路で効果がある。
【００７７】
本実施例によれば、入力電力の大小にかかわらず整流回路の入力感度を改善し、無線タグの通信距離の改善を図ることができる。また、入力電圧が大きくなっても出力電圧の劣化がない。よって、低価格、高性能の無線タグを提供することができる。
【実施例６】
【００７８】
次に、本発明の第６の実施例として、製品の製造過程や流通過程での管理のためのセンサーネットシステムに応用した例を、図１１に示す。製品の製造や流通の段階で、各製品にセンサ付のノードを設け、位置情報等の種々の物理量を随時計測し、この物理量をノードからネットワークを介してホストに送付する。ホストでは、ノードからの測定情報を入力として、生産管理や在庫管理などのアプリケーションを用いて業務処理を実施する。これにより、生産性の向上や流通効率の向上を図ることができる。
【００７９】
図１１は、このようなセンサーネットシステムのセンサ付ノードに、本発明の整流回路を搭載した一例を示すものである。センサーネットシステムは、複数のセンサ付ノード６０（６０ａ，６０ｂ，―，―）、ゲートウェイ７０（７０ａ，７０ｂ，―，―）、ネームサーバ８０、業務サーバ９０及びネットワーク１００により構成されている。
【００８０】
各ノード６０（６０ａ，６０ｂ，―，―）は無線通信機能を備えており、内蔵するセンサを用いて各種情報を計測し、この計測情報を含む種々の電子データを無線通信機能を介してゲートウェイ７０と交換する。ゲートウェイ７０は、無線通信機能と通常のネットワーク通信機能とを備えた基地局であり、上記２つの異なる通信プロトコル間でのデータ変換処理機能を実現する。ネームサーバ８０は、通常のサーバ計算機であり、ノード識別子とノードが添付される実体の識別子、さらにノードと通信する基地局の識別子との関係を管理し、問合せに応じて関係情報を応答するネームサービス機能を実現する。業務サーバ（１４０）は、業務アプリケーションを実施する。
【００８１】
センサ付ノード６０は、電源回路６１（＝整流回路６２）、センサユニット６４、アンテナ６５、復調回路６６、変調回路６７、論理制御回路６８、メモリ６９で構成されている。整流回路６２の出力はバッテリにも供給される。アンテナ６５は、ゲートウェイ７０からの各種コマンド情報などの信号を受信し、あるいは、ノードが計測したデータをゲートウェイ７０に送信する。論理制御回路６８は、ノードの管理やセンシング処理を実行する。電源回路６１は、センサ付ノードを駆動するための電源を供給する機能を提供する。すなわち、ゲートウェイ７０からの信号を受信したノード６０の整流回路６２は、その入力信号電圧Vinを整流することによって、復調回路６６、変調回路６、論理制御回路６８、メモリ６９を動作させるのに必要な電源電圧Voutを生成する。本発明を適用した整流回路６２で得られる電圧は、式（４）、（７）のように不感帯を小さくするように回路が動作するため、低い電圧でより高い電圧が得られる。そのため通信距離を長くできる。
【００８２】
本実施例の電源回路６１は電圧制限回路がない。本実施例のシステムのように、製品の製造や流通の管理のためのセンサーネットシステムにおいては、センサ付ノードとゲートウェイ７０の位置関係が比較的限られた範囲で変動する場合が多い。このように、ノード６０とゲートウェイ７０の距離が略一定、換言するとアンテナからの入力電力の上限が大きく変わらない場合には、電源回路６１に電圧制限回路を設けなくても、ΔVthがVth１を超えないようにできる。
【００８３】
本実施例によれば、入力電力の大小にかかわらず整流回路の入力感度を改善し、センサ付ノードの通信距離の改善を図ることができる。よって、低価格、高性能のセンサーネットシステムを提供することができる。
【産業上の利用可能性】
【００８４】
整流回路の整流素子として使われる電界効果トランジスタの閾値電圧を小さくすることは整流回路の最小入力感度を高くすることに直結する。より低い入力電力でより高い整流電圧を得ることができる。これにより通信距離の長い無線タグを供給できる。この事は入出管理システムや集荷管理システムなどにおいてリードライタと無線タグの距離を広げる事ができるためリードライタの設置自由度が増す事を示す。通信距離を従来のままとすると、より安定した整流電圧が得られるため安定した無線通信が可能となる。よって、小型、高性能、低消費電力の無線タグシステムやセンサーネットシステムを提供することが可能になる。また、非接触充電器や電圧発生器にも使用可能な電源回路として、小型高性能、低消費電力の回路を提供することができる。
【図面の簡単な説明】
【００８５】
【図１】本発明の第１の実施例を示す回路図である。
【図２】図１の電源回路における入力端子、MOSトランジスタ、抵抗素子の関係を模式的に示した回路図である。
【図３】図２に示したダイオード接続したMOSトランジスタ回路の直流電流−電圧特性を示す図である。
【図４】本発明の第１の実施例における、電界効果トランジスタを電圧Va [V]、電界効果トランジスタを電圧Vb[V]にバイアスするための閾値キャンセル電圧の設定について、具体的な例を説明する図である。
【図５】本発明の第１の実施例における、出力電力の入力電力依存性を示す図である。
【図６】本発明の第２の実施例を示す、分圧素子を代えた図である。
【図７】本発明の第３の実施例を示す回路図である。
【図８】本発明の第３の実施例における、出力電力の入力電力依存性を示す図である。
【図９】本発明の第４の実施例を示す回路図である。
【図１０】本発明の第５の実施例を示す無線タグの構成図である。
【図１１】本発明の第６の実施例として、製品の製造過程や流通過程での管理のためのセンサーネットシステムの例を示す図である。
【符号の説明】
【００８６】
１,１６…電源回路、２,１７…整流回路、３…電圧制限回路、４,１８…入力端子、
５,６,１９,２０,２１,２２,１９',２０',２１',２２'…電界効果トランジスタ、
７,８,９,１０,２３,２４,２５,２６,２７,２８,２９,３０, ２３',２４',２５',２６',２７',２８',２９',３０'…コンデンサ,
１１,１２,１４,１５３１,３２,３３,３４,３１',３２',３３',３４',３４'…分圧素子、
３５…アンテナ、３６…整流回路、３７…復調回路、３８…変調回路、３９…電圧制限回路、４０…論理制御回路、４１…メモリ。
【図１】
2008172974.tif 000003
【図２】
2008172974.tif 000004
【図３】
2008172974.tif 000005
【図４】
2008172974.tif 000006
【図５】
2008172974.tif 000007
【図６】
2008172974.tif 000008
【図７】
2008172974.tif 000009
【図８】
2008172974.tif 000010
【図９】
2008172974.tif 000011
【図１０】
2008172974.tif 000012
【図１１】
2008172974.tif 000013