(57)【要約】【課題】半導体集積回路のレイアウト修正の要否について、検証効率を高める。【解決手段】半導体集積回路のレイアウト修正の要否を検証するレイアウト検証装置(1)は、検証対象特定部(10)、レイアウトデータ抽出部(20)を備えている。検証対象特定部(10)は、検証対象となりうる箇所の条件に基づいて、前記半導体集積回路のレイアウトデータのうち当該条件に該当する箇所を検証対象箇所として特定する。レイアウトデータ抽出部(20)は、前記半導体集積回路のレイアウトデータから検証対象特定部(10)によって特定された検証対象箇所及び検証対象箇所のレイアウト修正の要否の検証に必要となる当該検証対象箇所に接続された電子デバイスを含むレイアウトデータを抽出する。【選択図】図１
2008015898.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路のレイアウト修正の要否を検証するレイアウト検証方法であって、
検証対象となりうる箇所の条件に基づいて、前記半導体集積回路のレイアウトデータのうち当該条件に該当する箇所を、検証対象箇所として特定する第１のステップと、
前記半導体集積回路のレイアウトデータから、前記第１のステップで特定された検証対象箇所及び検証対象箇所のレイアウト修正の要否の検証に必要となる当該検証対象箇所に接続された電子デバイスを含むレイアウトデータを抽出する第２のステップとを備えた
ことを特徴とするレイアウト検証方法。
【請求項２】
請求項１に記載のレイアウト検証方法において、
前記第１のステップでは、前記半導体集積回路のレイアウトデータから電源配線が分離され、当該分離されたレイアウトデータのうち、検証対象となりうる箇所の条件に該当する箇所が検証対象箇所として特定される
ことを特徴とするレイアウト検証方法。
【請求項３】
請求項１に記載のレイアウト検証方法において、
前記第２のステップでは、前記半導体集積回路のレイアウトデータから電源配線が分離され、当該分離されたレイアウトデータから、前記検証対象箇所及び当該検証対象箇所に接続された電子デバイスを含むレイアウトデータが抽出される
ことを特徴とするレイアウト検証方法。
【請求項４】
請求項１に記載のレイアウト検証方法において、
前記第２のステップで抽出されたレイアウトデータに、前記第１のステップで特定された検証対象箇所を示す情報を付加する第３のステップを備えた
ことを特徴とするレイアウト検証方法。
【請求項５】
請求項４に記載のレイアウト検証方法において、
前記第３のステップで生成されたレイアウトデータを、回路図データに変換する第４のステップを備え、
前記第４のステップでは、前記第３のステップで付加された検証対象箇所を示す情報に基づいて、前記第１のステップで特定された検証対象箇所が、検証対象箇所であることが識別可能な素子に変換されるとともに、前記回路図データに前記第１のステップで特定された検証対象箇所についてのレイアウト情報が付加される
ことを特徴とするレイアウト検証方法。
【請求項６】
請求項５に記載のレイアウト検証方法において、
前記第４のステップで生成された回路図データについて、回路動作の検証を行う第５のステップと、
前記第５のステップでの検証結果に基づいて、前記第１のステップで特定された検証対象箇所から、前記半導体集積回路についてレイアウト修正をすべき箇所を抽出する第６のステップとを備えた
ことを特徴とするレイアウト検証方法。
【請求項７】
請求項５に記載のレイアウト検証方法において、
前記第４のステップで生成された回路図データについて、回路接続の検証を行う第５のステップと、
前記第５のステップでの検証結果に基づいて、前記第１のステップで特定された検証対象箇所から、前記半導体集積回路についてレイアウト修正をすべき箇所を抽出する第６のステップとを備えた
ことを特徴とするレイアウト検証方法。
【請求項８】
請求項５に記載のレイアウト検証方法において、
前記検証対象箇所についてのレイアウト情報は、前記半導体集積回路における電源電圧に関する情報を含む
ことを特徴とするレイアウト検証方法。
【請求項９】
請求項１に記載のレイアウト検証方法において、
前記検証対象となりうる箇所の条件は、高電圧が印加される素子に関するものを含む
ことを特徴とするレイアウト検証方法。
【請求項１０】
請求項１に記載のレイアウト検証方法において、
前記検証対象となりうる箇所の条件は、前記半導体集積回路における入出力回路に接続されたトランジスタに関するものを含む
ことを特徴とするレイアウト検証方法。
【請求項１１】
請求項１に記載のレイアウト検証方法において、
前記検証対象となりうる箇所の条件は、電源間トランジスタに関するものを含む
ことを特徴とするレイアウト検証方法。
【請求項１２】
請求項１に記載のレイアウト検証方法において、
前記検証対象となりうる箇所の条件は、前記半導体集積回路のレイアウト寸法に係る規定値に関するものを含む
ことを特徴とするレイアウト検証方法。
【請求項１３】
請求項１２に記載のレイアウト検証方法において、
前記規定値は、トランジスタの拡散層及びゲート層の幅に関する値を含む
ことを特徴とするレイアウト検証方法。
【請求項１４】
請求項１２に記載のレイアウト検証方法において、
前記規定値は、トランジスタにおけるゲート酸化膜面積に対するゲート電極面積の割合で示されるアンテナ比に関する値を含む
ことを特徴とするレイアウト検証方法。
【請求項１５】
請求項１４に記載のレイアウト検証方法において、
前記第２のステップで抽出されたレイアウトデータに、前記第１のステップで特定された検証対象箇所を示す情報を付加する第３のステップと、
前記第３のステップで生成されたレイアウトデータを、回路図データに変換する第４のステップと、
前記第４のステップで生成された回路図データについて、回路動作の検証を行う第５のステップと、
前記第５のステップでの検証結果に基づいて、前記第１のステップで特定された検証対象箇所から、前記半導体集積回路についてレイアウト修正をすべき箇所を抽出する第６のステップとを備え、
前記第４のステップでは、前記第３のステップで付加された検証対象箇所を示す情報に基づいて、前記第１のステップで特定された検証対象箇所が、検証対象箇所であることが識別可能な素子に変換されるとともに、前記回路図データに前記第１のステップで特定された検証対象箇所におけるアンテナ比と前記規定値との差に応じたアンテナレベルが付加され、
前記第５のステップでは、前記アンテナレベルに応じた伝達遅延を前記第１のステップで特定された検証対象箇所の入力遅延に加算して遅延量が算出され、当該遅延量を用いて前記検証が行われる
ことを特徴とするレイアウト検証方法。
【請求項１６】
半導体集積回路のレイアウト修正の要否を検証するレイアウト検証装置であって、
検証対象となりうる箇所の条件に基づいて、前記半導体集積回路のレイアウトデータのうち当該条件に該当する箇所を、検証対象箇所として特定する検証対象特定部と、
前記半導体集積回路のレイアウトデータから、前記検証対象特定部によって特定された検証対象箇所及び検証対象箇所のレイアウト修正の要否の検証に必要となる当該検証対象箇所に接続された電子デバイスを含むレイアウトデータを抽出するレイアウトデータ抽出部とを備えた
ことを特徴とするレイアウト検証装置。
【請求項１７】
請求項１６に記載のレイアウト検証装置において、
前記半導体集積回路のレイアウトデータから電源配線を分離する電源分離部を備え、
前記検証対象特定部は、前記電源分離部によって電源配線を分離されたレイアウトデータのうち前記検証対象となりうる箇所の条件に該当する箇所を、検証対象箇所として特定する
ことを特徴とするレイアウト検証装置。
【請求項１８】
請求項１６に記載のレイアウト検証装置において、
前記半導体集積回路のレイアウトデータから電源配線を分離する電源分離部を備え、
前記レイアウトデータ抽出部は、前記電源分離部によって電源配線を分離されたレイアウトデータから、前記検証対象箇所及び当該検証対象箇所に接続された電子デバイスを含むレイアウトデータを抽出する
ことを特徴とするレイアウト検証装置。
【請求項１９】
請求項１６に記載のレイアウト検証装置において、
前記レイアウトデータ抽出部によって抽出されたレイアウトデータに、前記検証対象特定部によって特定された検証対象箇所を示す情報を付加する情報付加部を備えた
ことを特徴とするレイアウト検証装置。
【請求項２０】
請求項１９に記載のレイアウト検証装置において、
前記情報付加部によって生成されたレイアウトデータを、回路図データに変換する変換部を備え、
前記変換部は、前記情報付加部によって付加された検証対象箇所を示す情報に基づいて、前記検証対象特定部によって特定された検証対象箇所を、検証対象箇所であることが識別可能な素子に変換するとともに、前記検証対象特定部によって特定された検証対象箇所についてのレイアウト情報を前記回路図データに付加するものである
ことを特徴とするレイアウト検証装置。
【請求項２１】
請求項２０に記載のレイアウト検証装置において、
前記変換部によって生成された回路図データについて、回路動作の検証を行う回路検証部と、
前記回路検証部による検証結果に基づいて、前記検証対象特定部によって特定された検証対象箇所から、前記半導体集積回路についてレイアウト修正をすべき箇所を抽出する修正箇所抽出部とを備えた
ことを特徴とするレイアウト検証装置。
【請求項２２】
請求項２０に記載のレイアウト検証装置において、
前記変換部によって生成された回路図データについて、回路接続の検証を行う回路検証部と、
前記回路検証部による検証結果に基づいて、前記検証対象特定部によって特定された検証対象箇所から、前記半導体集積回路についてレイアウト修正をすべき箇所を抽出する修正箇所抽出部とを備えた
ことを特徴とするレイアウト検証装置。
【請求項２３】
請求項２０に記載のレイアウト検証装置において、
前記検証対象箇所についてのレイアウト情報は、前記半導体集積回路における電源電圧に関する情報を含む
ことを特徴とするレイアウト検証装置。
【請求項２４】
請求項１６に記載のレイアウト検証装置において、
前記検証対象となりうる箇所の条件は、高電圧が印加される素子に関するものを含む
ことを特徴とするレイアウト検証装置。
【請求項２５】
請求項１６に記載のレイアウト検証装置において、
前記検証対象となりうる箇所の条件は、前記半導体集積回路における入出力回路に接続されたトランジスタに関するものを含む
ことを特徴とするレイアウト検証装置。
【請求項２６】
請求項１６に記載のレイアウト検証装置において、
前記検証対象となりうる箇所の条件は、電源間トランジスタに関するものを含む
ことを特徴とするレイアウト検証装置。
【請求項２７】
請求項１６に記載のレイアウト検証装置において、
前記検証対象となりうる箇所の条件は、前記半導体集積回路のレイアウト寸法に係る規定値に関するものを含む
ことを特徴とするレイアウト検証装置。
【請求項２８】
請求項２７に記載のレイアウト検証装置において、
前記規定値は、トランジスタの拡散層及びゲート層の幅に関する値を含む
ことを特徴とするレイアウト検証装置。
【請求項２９】
請求項２７に記載のレイアウト検証装置において、
前記規定値は、トランジスタにおけるゲート酸化膜面積に対するゲート電極面積の割合で示されるアンテナ比に関する値を含む
ことを特徴とするレイアウト検証装置。
【請求項３０】
請求項２９に記載のレイアウト検証装置において、
前記レイアウトデータ抽出部によって抽出されたレイアウトデータに、前記検証対象特定部によって特定された検証対象箇所を示す情報を付加する情報付加部と、
前記情報付加部によって生成されたレイアウトデータを、回路図データに変換する変換部と、
前記変換部によって生成された回路図データについて、回路動作の検証を行う回路検証部と、
前記回路検証部による検証結果に基づいて、前記検証対象特定部によって特定された検証対象箇所から、前記半導体集積回路についてレイアウト修正をすべき箇所を抽出する修正箇所抽出部とを備え、
前記変換部は、前記情報付加部によって付加された検証対象箇所を示す情報に基づいて、前記検証対象特定部によって特定された検証対象箇所を、検証対象箇所であることが識別可能な素子に変換するとともに、前記回路図データに前記検証対象特定部によって特定された検証対象箇所におけるアンテナ比と前記規定値との差に応じたアンテナレベルを付加するものであり、
前記回路検証部は、前記アンテナレベルに応じた伝達遅延を前記検証対象特定部によって特定された検証対象箇所の入力遅延に加算して遅延量を算出し、当該遅延量を用いて前記検証を行うものである
ことを特徴とするレイアウト検証装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト検証技術に関し、特に半導体集積回路のレイアウト修正の要否を検証する技術に属する。
【背景技術】
【０００２】
近年、半導体プロセスの微細化に伴って、半導体集積回路のレイアウト設計は、デザインルールと呼ばれる半導体レイアウトの局所的寸法による制約のみならず、半導体製造プロセス上又は半導体回路動作上の電気的特性による制約を受けるようになってきている。設計された半導体集積回路のレイアウトデータがデザインルールを満たしていることを検証する方法として、デザインルールチェックがある。
【０００３】
また、設計された半導体集積回路のレイアウトデータが電気的特性による制約を満たしていることを検証する方法として、設計された半導体集積回路のレイアウトデータから対応する回路図に存在しない寄生デバイスを抽出して、当該寄生デバイスを含む回路図に対してシミュレーションを行う検証方法がある（例えば、特許文献１参照）。これにより、設計された半導体集積回路の回路図のみを用いた回路検証では検出できないラッチアップのような異常動作を検出することが可能となる。
【０００４】
また、設計された半導体集積回路のレイアウトデータに対して擬似的な回路動作の検証を行う検証方法がある（例えば、特許文献２参照）。これにより、半導体集積回路の回路図の設計ミスを抽出することが可能となる。
【特許文献１】特開平１０−１３５３３５号公報
【特許文献２】特開２００５−２５０８４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、寸法や形状に基づいて行われるデザインルールチェックでは、レイアウト検証すべき箇所とともに、レイアウト修正の必要のない箇所（以下、「類似パターン」とも称する。）を抽出する可能性が高い。図７（ａ）は半導体集積回路の回路図の一例を示し、図７（ｂ）はそのレイアウトデータを示す。図中の矢印で示した箇所が断線する可能性のあるシリサイド配線における幅の細い箇所、すなわちレイアウト検証すべき箇所である。このとき、レイアウト検証すべき箇所とともに、図８（ａ）〜（ｅ）中の矢印で示した類似パターンが抽出される可能性がある。図８（ａ）はシリサイド配線において幅の細い箇所が複数存在する構造の例であり、図８（ｂ）（ｃ）は複数のシリサイド配線を介した構造の例である。また、図８（ｄ）は他の配線層により裏打ちされた構造の例であり、図８（ｅ）はシリサイド配線における幅の細い箇所が電流経路とならない構造の例である。
【０００６】
このようにレイアウト検証すべき箇所とともに、多くの類似パターンが抽出されると、レイアウト検証すべき箇所の確認や、レイアウト修正の要否の判断に多くの時間が必要となるため効率が悪い。これらの類似パターンやその組合わせを考慮して検証ルールを設定すると、類似パターンの抽出は抑制できるが、検証ルールが複雑化してしまう。
【０００７】
一方、電気的特性に関する検証においては、半導体集積回路の大規模化に伴い、シミュレーターによるチップレベルでの検証が計算機の処理能力の面から非常に困難になってきている。また、レイアウトデータについての擬似的な回路動作の検証では、回路の接続情報を「接続される」、「接続されない」の２値で扱う仕様上、抵抗による電圧低下等のアナログ動作は考慮できず、検証精度に問題が残る。
【０００８】
上記問題に鑑み、本発明は、半導体集積回路のレイアウト修正の要否について検証効率を高めることにより、特に、ＣＰＵの処理能力に依存することなく、検証の高精度化、大規模回路の検証可能化を実現することを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明が講じた手段は、半導体集積回路のレイアウト修正の要否を検証するレイアウト検証方法として、検証対象となりうる箇所の条件に基づいて、前記半導体集積回路のレイアウトデータのうち当該条件に該当する箇所を、検証対象箇所として特定する第１のステップと、前記半導体集積回路のレイアウトデータから、前記第１のステップで特定された検証対象箇所及び検証対象箇所のレイアウト修正の要否の検証に必要となる当該検証対象箇所に接続された電子デバイスを含むレイアウトデータを抽出する第２のステップとを備えたものとする。
【００１０】
これによると、まず、半導体集積回路のレイアウトデータのうち検証対象となりうる箇所の条件に該当する箇所が検証対象箇所として特定され、次に、この検証対象部箇所とこれに接続された電子デバイスを含むレイアウトデータが抽出される。したがって、検証対象となるレイアウトデータが少なくなり、検証効率を高めることができる。
【００１１】
好ましくは、前記第１のステップでは、前記半導体集積回路のレイアウトデータから電源配線が分離され、当該分離されたレイアウトデータのうち、検証対象となりうる箇所の条件に該当する箇所が検証対象箇所として特定されるものとする。
【００１２】
これによると、半導体集積回路のレイアウトデータから電源配線が分離されてから、検証対象箇所が特定されるため、検証対象箇所を効率よく特定することができる。
【００１３】
また、好ましくは、前記第２のステップでは、前記半導体集積回路のレイアウトデータから電源配線が分離され、当該分離されたレイアウトデータから、前記検証対象箇所及び当該検証対象箇所に接続された電子デバイスを含むレイアウトデータが抽出されるものとする。
【００１４】
これによると、半導体集積回路のレイアウトデータから電源配線が分離されてから、検証対象となるレイアウトデータが抽出されるため、多電源電圧回路等においても、検証対象となるレイアウトデータを複数に分割して抽出することができ、検証効率を高めることができる。
【００１５】
また、好ましくは、上記のレイアウト検証方法は、前記第２のステップで抽出されたレイアウトデータに、前記第１のステップで特定された検証対象箇所を示す情報を付加する第３のステップを備えたものとする。
【００１６】
これによると、レイアウトデータに付加された検証対象箇所を示す情報により、レイアウトデータにおける検証対象箇所を容易に識別することが可能となる。
【００１７】
より好ましくは、上記のレイアウト検証方法は、前記第３のステップで生成されたレイアウトデータを、回路図データに変換する第４のステップを備えたものとする。ここで、前記第４のステップでは、前記第３のステップで付加された検証対象箇所を示す情報に基づいて、前記第１のステップで特定された検証対象箇所が、検証対象箇所であることが識別可能な素子に変換されるとともに、前記回路図データに、前記第１のステップで特定された検証対象箇所についてのレイアウト情報が付加されるものとする。
【００１８】
これによると、回路図データにおいて検証対象箇所を容易に特定することができるため、検証すべき箇所の絞り込みが容易となり、検証効率を高めることが可能となる。また、回路図データに付加された検証対象箇所についてのレイアウト情報を検証等に利用することができる。
【００１９】
より好ましくは、上記のレイアウト検証方法は、前記第４のステップで生成された回路図データについて、回路動作の検証を行う第５のステップと、前記第５のステップでの検証結果に基づいて、前記第１のステップで特定された検証対象箇所から、前記半導体集積回路についてレイアウト修正をすべき箇所を抽出する第６のステップとを備えたものとする。
【００２０】
これによると、回路動作の検証結果からレイアウト修正をすべき箇所を的確に抽出することができる。
【００２１】
また、好ましくは、上記のレイアウト検証方法は、前記第４のステップで生成された回路図データについて、回路接続の検証を行う第５のステップと、前記第５のステップでの検証結果に基づいて、前記第１のステップで特定された検証対象箇所から、前記半導体集積回路についてレイアウト修正をすべき箇所を抽出する第６のステップとを備えたものとする。
【００２２】
これによると、回路接続の検証結果からレイアウト修正をすべき箇所を的確に抽出することができる。
【００２３】
具体的には、前記検証対象箇所についてのレイアウト情報は、前記半導体集積回路における電源電圧に関する情報を含むものとする。
【００２４】
また、具体的には、前記検証対象となりうる箇所の条件は、高電圧が印加される素子に関するものを含むものとする。
【００２５】
また、具体的には、前記検証対象となりうる箇所の条件は、前記半導体集積回路における入出力回路に接続されたトランジスタに関するものを含むものとする。
【００２６】
また、具体的には、前記検証対象となりうる箇所の条件は、電源間トランジスタに関するものを含むものとする。
【００２７】
また、具体的には、前記検証対象となりうる箇所の条件は、前記半導体集積回路のレイアウト寸法に係る規定値に関するものを含むものとする。
【００２８】
より具体的には、前記規定値は、トランジスタの拡散層及びゲート層の幅に関する値を含むものとする。
【００２９】
また、より具体的には、前記規定値は、トランジスタにおけるゲート酸化膜面積に対するゲート電極面積の割合で示されるアンテナ比に関する値を含むものとする。
【００３０】
好ましくは、上記のレイアウト検証方法は、前記第２のステップで抽出されたレイアウトデータに、前記第１のステップで特定された検証対象箇所を示す情報を付加する第３のステップと、前記第３のステップで生成されたレイアウトデータを、回路図データに変換する第４のステップと、前記第４のステップで生成された回路図データについて、回路動作の検証を行う第５のステップと、前記第５のステップでの検証結果に基づいて、前記第１のステップで特定された検証対象箇所から、前記半導体集積回路についてレイアウト修正をすべき箇所を抽出する第６のステップとを備えたものとする。ここで、前記第４のステップでは、前記第３のステップで付加された検証対象箇所を示す情報に基づいて、前記第１のステップで特定された検証対象箇所が、検証対象箇所であることが識別可能な素子に変換されるとともに、前記回路図データに前記第１のステップで特定された検証対象箇所におけるアンテナ比と前記規定値との差に応じたアンテナレベルが付加されるものとする。また、前記第５のステップでは、前記アンテナレベルに応じた伝達遅延を前記第１のステップで特定された検証対象箇所の入力遅延に加算して遅延量が算出され、当該遅延量を用いて前記検証が行われるものとする。
【００３１】
これによると、回路動作の検証結果からレイアウト修正をすべき箇所を的確に抽出することができる。また、製造ばらつき等によるトランジスタの特性変動を考慮した回路動作の検証を行うことができ、検証精度を高めることが可能となる。
【００３２】
また、上記課題を解決するために本発明が講じた手段は、半導体集積回路のレイアウト修正の要否を検証するレイアウト検証装置として、上記の各レイアウト検証方法を実行するものである。
【発明の効果】
【００３３】
以上、本発明によると、半導体集積回路のレイアウト修正の要否の検証効率を高めることが可能となる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。図１は、本発明に係るレイアウト検証装置の構成を示す。レイアウト検証装置１は、電源分離部１００、検証対象特定部１０、レイアウトデータ抽出部２０、情報付加部３０、変換部４０、回路検証部５０及び修正箇所抽出部６０を備えている。レイアウト検証装置１は、データベースＤ１〜Ｄ３から必要な情報を適宜入手してレイアウト検証を行う。
【００３５】
データベースＤ１には、レイアウト修正の要否の検証対象である半導体集積回路のレイアウトデータ（以下、単に「レイアウトデータ」とも称する。）が格納されている。データベースＤ２には、検証対象となりうる箇所の条件（以下、「検証対象特定条件」とも称する。）が格納されている。具体的には、検証対象特定条件は、高電圧信号に接続されたトランジスタ、入出力回路に接続されたトランジスタ（以下、「入出力保護トランジスタ」とも称する。）、電源間トランジスタ、シリサイド層が形成されたゲート層又は拡散層（以下、「シリサイド配線」とも称する。）の幅に関する規定値、トランジスタにおけるアンテナ比（ゲート電極面積／ゲート酸化膜面積）に関する規定値等である。なお、これら検証対象特定条件は、従来のレイアウト設計の経験に基づいて、半導体集積回路において何らかの問題が発生する可能性の高い箇所を特定するために設定されたものである。データベースＤ３には、レイアウトデータを回路図データに変換する際の取り決め（以下、「変換ルール」とも称する。）が格納されている。なお、変換ルールには、検証対象箇所に対応する素子に関するものも含まれており、当該素子は検証対象箇所であることが識別可能となるように設定されている。
【００３６】
電源分離部１００は、データベースＤ１に格納されたレイアウトデータから、電源配線を分離する。電源配線を分離する方法の詳細については後述する。
【００３７】
検証対象特定部１０は、電源分離部１００によって電源配線が分離されたレイアウトデータから、データベースＤ２に格納された検証対象特定条件に該当する箇所を検証対象箇所として特定する。具体的には、高電圧信号に接続されたトランジスタや、入出力保護トランジスタ又は電源間トランジスタが検証対象特定条件として与えられているとき、検証対象特定部１０は、例えば、特許文献２に開示された素子検出方法を用いて、これらの検証対象特定条件に該当する素子を検出して検証対象箇所として特定する。また、シリサイド配線の幅に関する規定値が検証対象特定条件として与えられているとき、検証対象特定部１０は、データベースＤ１に格納されたレイアウトデータにおけるシリサイド配線の幅が当該規定値よりも小さい箇所（以下、「シリサイド細配線」とも称する。）を検証対象箇所として特定する。また、トランジスタにおけるアンテナ比に関する規定値が検証対象特定条件として与えられているとき、検証対象特定部１０は、レイアウトデータのトランジスタについてアンテナ比を算出し、アンテナ比が当該規定値を上回るトランジスタを検証対象箇所として特定する。
【００３８】
レイアウトデータ抽出部２０は、検証対象特定部１０によって特定された検証対象箇所及びこれに接続された電子デバイスを含むレイアウトデータ（以下、「部分レイアウトデータ」とも称する。）を電源分離部１００によって電源配線が分離されたレイアウトデータから抽出する。部分レイアウトデータの抽出方法の詳細については後述する。
【００３９】
情報付加部３０は、検証対象特定部１０によって特定された検証対象箇所を示す情報を、レイアウトデータ抽出部２０によって抽出された部分レイアウトデータに付加する。具体的には、情報付加部３０は、検証対象箇所が高電圧ノードに接続されたトランジスタ、入出力保護トランジスタ又は電源間トランジスタである場合、検証対象箇所を示す情報とともに半導体集積回路における電源電圧を部分レイアウトデータに付加する。また、情報付加部３０は、検証対象箇所がアンテナ比が規定値を上回るトランジスタである場合、検証対象箇所を示す情報とともにアンテナレベルを部分レイアウトデータに付加する。ここで、アンテナレベルは、算出されたアンテナ比と規定値の差に応じて例えば大、中、小といったように多段階に設定されたものである。
【００４０】
変換部４０は、部分レイアウトデータに付加された検証対象箇所を示す情報及びデータベースＤ３に格納された変換ルールに基づいて、部分レイアウトデータを回路図データに変換する。具体的には、検証対象箇所である高電圧信号に接続されたトランジスタ、入出力保護トランジスタ又は電源間トランジスタは、検証対象箇所であることが識別可能な特定の素子に変換される。また、シリサイド細配線は、検証対象箇所であることが識別可能な抵抗素子に変換される。アンテナ比が規定値を上回るトランジスタは、検証対象箇所であることに加えてアンテナレベルが識別可能な特定の素子に変換される。また、変換部４０は、部分レイアウトデータに付加された検証対象箇所を示す情報に基づいて、検証対象箇所についてのレイアウト情報を回路図データに付加する。具体的には、検証対象箇所についてのレイアウト情報は、変換部４０によって部分レイアウトデータから抽出されたトランジスタのゲート長及びゲート幅、ソース又はドレイン上のコンタクト数、コンタクトとゲートとの間隔、ソース又はドレインにおけるＰＮ接合間抵抗や、情報付加部３０によって部分レイアウトデータに付加された、半導体集積回路における電源電圧、アンテナレベル等である。
【００４１】
回路検証部５０は、変換部４０によって変換された回路図データについて、これに付加された検証対象箇所についてのレイアウト情報を用いて検証を行う。回路検証には、回路図データから接続情報を抽出して、ネットリストによりテキストベースで検証を行う方法や、回路動作を論理シミュレーションや回路シミュレーションにより検証する方法がある。具体的には、検証対象箇所である高電圧ノードに接続されたトランジスタ、入出力保護トランジスタ又は電源間トランジスタについて検証を行う場合、回路検証部５０は、回路図データに付加された電源電圧に関する情報を用いて回路シミュレーションを行う。なお、入出力保護トランジスタ及び電源間トランジスタのそれぞれについては、回路シミュレーションの前に別途寸法検証ルールによってトランジスタ自身の静電気保護耐性の検証が行われる。また、シリサイド細配線について検証を行う場合、シリサイド細配線が変換された抵抗素子（以下、「対象抵抗素子」とも称する。）について、直列及び並列接続の縮退処理を行ってから、ネットリストにより回路接続の検証を行う。また、アンテナ比が規定値を上回るトランジスタにおけるプラズマチャージングダメージについて検証を行う場合、回路図データに付加されたアンテナレベルに応じた伝達遅延をトランジスタの入力遅延に加算して遅延量を算出し、当該遅延量を用いて論理シミュレーションを行う。なお、アンテナレベルに応じた伝達遅延は、予めデータベースに格納しておき、検証の際にデータベースを参照すればよい。
【００４２】
修正箇所抽出部６０は、回路検証部５０によって検証された結果に基づいて、検証対象特定部１０によって特定された検証対象箇所の中から、レイアウト修正をすべき箇所を抽出する。具体的には、高電圧ノードに接続されたトランジスタについて検証を行う場合、修正箇所抽出部６０は、検証対象箇所における電圧変動が耐圧を超えるものをレイアウト修正をすべき箇所として抽出する。また、入出力保護トランジスタ又は電源間トランジスタについて検証を行う場合、修正箇所抽出部６０は、短波長のパルス信号の入力により検証対象箇所以外の素子に規定外の信号が伝達したとき、静電気保護トランジスタとして有効に機能していない入出力保護トランジスタ又は電源間トランジスタをレイアウト修正をすべき箇所として抽出する。また、シリサイド細配線について検証を行った場合、修正箇所抽出部６０は、対象抵抗素子の両端が、互いに異なるグローバルなノード、対象抵抗以外の抵抗、トランジスタのソース又はドレインのいずれかに接続されているものをレイアウト修正をすべき箇所として抽出する。ここで、少なくとも対象抵抗素子の片端が上述した条件のいずれにも当てはまらない場合には、電流の流れる経路とはならないためレイアウト修正を行う必要がない。また、対象抵抗素子の両端が同一ノードに接続されている場合には、他の配線により裏打ちされていると判断できるためレイアウト修正を行う必要がない。アンテナ比が規定値を上回るトランジスタにおけるプラズマチャージングダメージについて検証を行う場合、修正箇所抽出部６０は、回路動作に不都合を生じる原因となった検証対象箇所を、レイアウト修正をすべき箇所として抽出する。
【００４３】
以下に、図１に示したレイアウト検証装置１の電源分離部１００におけるレイアウトデータから電源配線を分離する方法及びレイアウトデータ抽出部２０における部分レイアウトデータの抽出方法について具体的に説明する。
【００４４】
図２は、電源分離部１００における電源配線の分離方法を示す。レイアウトデータ２００は、データベースＤ１に格納されたレイアウトデータにおける電源配線に接続された一部分を示している。電源配線レイヤ２０１はレイアウトデータ２００の電源配線に接続されたレイヤを示している。電源認識レイヤ２０２は、電源配線レイヤ２０１のコンタクト層の下に配置されているトランジスタのソース端子形状パターンを示している。擬似動作経路２０３は、電源認識レイヤ２０２に電圧を印加した場合のトランジスタにおける信号経路を示している。レイアウトデータ２０４は、電源配線から分離された電源認識レイヤによる信号追跡のためのレイアウトデータを示したものであり、電源認識レイヤ２０２及び擬似動作経路２０３を合成して生成される。レイアウトデータ２０４は、低電圧電源に接続されているとみなすことができる。
【００４５】
図３は、レイアウトデータから抽出された部分レイアウトデータの一例を示す。レイアウトデータ３００は、データベースＤ１に格納されたレイアウトデータの例であり、部分レイアウトデータ３０１及び３０２は、レイアウトデータ３００から、上記の分離方法を用いて電源配線を分離して、高電圧信号に接続されたトランジスタ及びこれに接続された電子デバイスを抽出したものである。図４は、図３に示したレイアウトデータ３００、部分レイアウトデータ３０１及び３０２のそれぞれに対応する回路図４００、４０１及び４０２を示す。図３に示した部分レイアウトデータ３０１、３０２及び図４に示した回路図４０１、４０２は、ゲート段毎に分割されている。
【００４６】
図５及び図６は、検証対象のレイアウトデータ及び上記の方法を用いて抽出された部分レイアウトデータに対応する回路図の一例を示す。図５及び図６の左部分は、データベースＤ１に格納されたレイアウトデータに対応する回路図の例である。図５の右部分は、入出力保護トランジスタ５１を検証対象箇所とする部分レイアウトデータに対応する回路図である。図６の右部分は、電源間トランジスタ６１を検証対象箇所とする部分レイアウトデータに対応する回路図である。図４〜図６に示した部分レイアウトデータに対応する回路図は、データベースＤ１に格納されたレイアウトデータ本来の回路特性を損なうことなく、データベースＤ１に格納されたレイアウトデータに比べて回路規模が大幅に削減されている。
【００４７】
また、レイアウトデータ抽出部２０における部分レイアウトデータの抽出方法として、検証対象となるレイアウトデータをトランジスタ又はグローバルなノード又は検証対象箇所とはならない抵抗で分離して、検証対象箇所及びこれに接続された電子デバイスを含む
レイアウトデータを抽出してもよい。これにより、レイアウト修正をすべき箇所であるか否かを判定する境界点で分離された部分レイアウトデータが抽出可能となる。
【００４８】
以上、本実施形態によると、回路図データに付加された検証対象箇所についてのレイアウト情報を回路検証に利用することにより、検証精度を高めることが可能となる。また、検証対象となる回路規模を大幅に削減することにより、大規模半導体集積回路についても、高精度の検証シミュレーションを短時間で完了することができる。
【００４９】
また、回路検証を行うことによって、検証対象箇所の中から修正すべき箇所を抽出することができるため、レイアウト修正における過剰対策による設計競争力の低下を避けつつ、歩留まり低下等を防止することができる。また、半導体集積回路において半導体プロセス条件により半導体素子のパラメータ変動が起こりうる箇所について、特性変動・ばらつき要因の回路動作への影響について検証可能となるため、歩留まり向上に有用である。
【００５０】
また、検証対象箇所であることが識別可能な素子として回路図を生成するため、半導体集積回路における素子間配線等についても検証可能となり、検証対象の拡大を実現することができる。
【００５１】
また、電源配線を分離して電源認識を電源認識レイヤに置換することにより、一度の検証動作で、多電源電圧回路であってもショートさせることなく動作検証することが可能となる。このため、検証効率が向上するとともに、多電源回路やアナログ回路等の複雑な半導体集積回路の検証が可能となる。
【００５２】
また、類似パターン等を考慮せず、検証対象箇所を特定することができるため、検証対象特定条件の簡略化が可能となり、誤動作要因を削減することが可能となる。なお、類似パターンを可能な限り考慮して、検証対象特定条件を設定することにより、検証対象箇所を削減してもよい。この場合、その後の工程における処理時間を削減することが可能となる。
【００５３】
なお、検証するレイアウトデータの規模が小さい場合等には、レイアウトデータ抽出部２０は、データベースＤ１に格納されたレイアウトデータ全体を抽出してもよい。また、電源を特に分離する必要がない場合には、電源分離部１００を省略してもよい。
【産業上の利用可能性】
【００５４】
本発明に係るレイアウト検証方法は、検証効率を高めることができるため、大規模な半導体集積回路のレイアウト検証に有用である。
【図面の簡単な説明】
【００５５】
【図１】本発明に係るレイアウト検証装置の構成図である。
【図２】電源分離部における電源配線の分離方法を示す図である。
【図３】レイアウトデータから抽出された部分レイアウトデータの一例を示す図である。
【図４】図３に示したレイアウトデータの回路図である。
【図５】レイアウトデータから抽出された回路図データの別例を示す。
【図６】レイアウトデータから抽出された回路図データの別例を示す。
【図７】従来のレイアウト検証で抽出される、シリサイド配線幅の細い箇所を示す図である。
【図８】図７に示したシリサイド配線幅の細い箇所の類似パターンを示す図である。
【符号の説明】
【００５６】
１  レイアウトデータ検証装置
１０  検証対象特定部
２０  レイアウトデータ抽出部
３０  情報付加部
４０  変換部
５０  回路検証部
６０  修正箇所抽出部
１００  電源分離部
【図１】
2008015898.tif 000003
【図２】
2008015898.tif 000004
【図３】
2008015898.tif 000005
【図４】
2008015898.tif 000006
【図５】
2008015898.tif 000007
【図６】
2008015898.tif 000008
【図７】
2008015898.tif 000009
【図８】
2008015898.tif 000010