(57)【要約】【課題】全階調範囲にわたって動画性能を向上させる。【解決手段】複数のサブピクセルと、前記各サブピクセルに階調電圧を入力する複数の映像線とを有する表示パネルと、外部から入力される表示データに基づき前記各映像線に前記階調電圧を供給する映像線駆動回路とを備える表示装置であって、前記外部から入力される表示データは、第１群のフレームの表示データと、前記第１群のフレームの間に挿入される第２群のフレームの表示データとで構成され、前記第２群のフレームの表示データは、隣接する前記第１群のフレームの表示データに基づき生成され、前記映像線駆動回路は、フレームＡの期間に第１群の階調電圧を前記各映像線に供給し、フレームＡに連続する次のフレームＢの期間に第２群の階調電圧を前記各映像線に供給する。【選択図】図７
2008164721.tif 000002
【特許請求の範囲】
【請求項１】
複数のサブピクセルと、前記各サブピクセルに階調電圧を入力する複数の映像線とを有する表示パネルと、
外部から入力される表示データに基づき前記各映像線に前記階調電圧を供給する映像線駆動回路とを備える表示装置であって、
前記外部から入力される表示データは、第１群のフレームの表示データと、
前記第１群のフレームの間に挿入される第２群のフレームの表示データとで構成され、
前記第２群のフレームの表示データは、隣接する前記第１群のフレームの表示データに基づき生成され、
前記映像線駆動回路は、フレームＡの期間に第１群の階調電圧を前記各映像線に供給し、フレームＡに連続する次のフレームＢの期間に第２群の階調電圧を前記各映像線に供給することを特徴とする表示装置。
【請求項２】
前記フレームＡは、第１群のフレームであり、前記フレームＢは、前記第２群のフレームであることを特徴とする請求項１に記載の表示装置。
【請求項３】
第１群の階調電圧は、最小の階調から、最小の階調と最大の階調との間の中間の階調までの間は、階調の変化に対する輝度の変化が急峻であり、前記中間の階調から、前記最大の階調までの間は、前記階調の変化に対する輝度の変化が穏やかであり、
第２群の階調電圧は、前記最小の階調から、前記中間の階調までの間は、前記階調の変化に対する輝度の変化が穏やかであり、前記中間の階調から、前記最大の階調までの間は、前記階調の変化に対する輝度の変化が急峻であることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
複数の階調基準電圧を生成する階調基準電圧生成回路を備え、
前記映像線駆動回路は、前記階調基準電圧生成回路から入力される複数の階調基準電圧に基づき、階調電圧を生成する階調電圧生成回路を有し、
前記階調基準電圧生成回路は、前記フレームＡに第１群の各階調基準電圧を生成し、かつ、前記フレームＢに第２群の各階調基準電圧を生成し、
前記階調電圧生成回路は、前記階調基準電圧生成回路から入力される前記第１群の各階調基準電圧に基づき前記第１群の階調電圧を生成し、かつ、前記階調基準電圧生成回路から入力される前記第２群の各階調基準電圧に基づき前記第２群の階調電圧を生成することを特徴とする請求項１ないし請求項３のいずれか１項に記載の表示装置。
【請求項５】
表示制御回路を備え、
前記階調基準電圧生成回路は、前記表示制御回路からの階調基準電圧データに基づき、前記フレームＡに生成する前記第１群の各階調基準電圧と、前記フレームＢに生成する前記第２群の各階調基準電圧のそれぞれの電圧を設定することを特徴とする請求項４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特に、液晶テレビ等の表示装置において動画性能を向上させる際に有効な技術に関する。
【背景技術】
【０００２】
アクティブ素子として薄膜トランジスタを使用するＴＦＴ方式の液晶表示モジュールは高精細な画像を表示できるため、テレビ、パソコン用ディスプレイ等の表示装置として使用されている。
一般に、液晶表示モジュールでは、隣接する２本の走査線（ゲート線ともいう。）と、隣接する２本の映像線（ソース線またはドレイン線ともいう。）とで囲まれる領域に、走査線からの走査信号によってオンする薄膜トランジスタと、映像線からの映像信号が前述の薄膜トランジスタを介して供給される画素電極とが形成されて、所謂、サブピクセルが構成される。
ここで、各映像線は、液晶表示パネルの一方の辺側（長辺側）に配置されるドレインドライバに接続され、各走査線は、液晶表示パネルの他方の辺側（短辺側）に配置されるゲートドライバに接続される。
薄型テレビに採用される液晶表示モジュールにおいて、動画特性を向上させるために、１２０Ｈｚ以上の高リフレッシュレートで駆動する手法（下記、特許文献１、２参照）、あるいは、１２０Ｈｚ以上の高リフレッシュレートと黒挿入の手法（下記、特許文献３参照）が知られている。
【０００３】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【特許文献１】特開２００１−４２８３１号公報
【特許文献２】特開２００５−２６８９１２号公報
【特許文献３】特開２００６−１８９６６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述したように、薄型テレビに採用される液晶表示モジュールでは、動画特性を向上させるために、１フレーム期間が（１／１２０）秒の倍速駆動が採用されている。この倍速駆動では、ベクトルエンジンにより、放送局から受信した１秒間に６０フレームの画像データの中の連続する２つのフレームの画像データから補間画像データを生成し、その補間画像データを、６０フレームの画像データの間に挿入することによって、１フレームを（１／１２０）としている。
高階調領域での動画性能の向上を図る上で、ベクトルエンジンによる補間画像技術は望ましい。しかしながら、中間階調の領域では、ベクトルエンジンによる補間画像技術では、あまり動画性能を向上させることができない。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、表示装置において、全階調範囲にわたって動画性能を向上させることが可能でとなる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）複数のサブピクセルと、前記各サブピクセルに階調電圧を入力する複数の映像線とを有する表示パネルと、外部から入力される表示データに基づき前記各映像線に前記階調電圧を供給する映像線駆動回路とを備える表示装置であって、前記外部から入力される表示データは、第１群のフレームの表示データと、前記第１群のフレームの間に挿入される第２群のフレームの表示データとで構成され、前記第２群のフレームの表示データは、隣接する前記第１群のフレームの表示データに基づき生成され、前記映像線駆動回路は、フレームＡ（第１群のフレーム）の期間に第１群の階調電圧を前記各映像線に供給し、フレームＡに連続する次のフレームＢ（第２群のフレーム）の期間に第２群の階調電圧を前記各映像線に供給する。
（２）（１）において、第１群の階調電圧は、最小の階調から、最小の階調と最大の階調との間の中間の階調までの間は、階調の変化に対する輝度の変化が急峻であり、前記中間の階調から、前記最大の階調までの間は、前記階調の変化に対する輝度の変化が穏やかであり、第２群の階調電圧は、前記最小の階調から、前記中間の階調までの間は、前記階調の変化に対する輝度の変化が穏やかであり、前記中間の階調から、前記最大の階調までの間は、前記階調の変化に対する輝度の変化が急峻である。
【０００６】
（３）（１）または（２）において、複数の階調基準電圧を生成する階調基準電圧生成回路を備え、前記映像線駆動回路は、前記階調基準電圧生成回路から入力される複数の階調基準電圧に基づき、階調電圧を生成する階調電圧生成回路を有し、前記階調基準電圧生成回路は、前記フレームＡに第１群の各階調基準電圧を生成し、かつ、前記フレームＢに第２群の各階調基準電圧を生成し、前記階調電圧生成回路は、前記階調基準電圧生成回路から入力される前記第１群の各階調基準電圧に基づき前記第１群の階調電圧を生成し、かつ、前記階調基準電圧生成回路から入力される前記第２群の各階調基準電圧に基づき前記第２群の階調電圧を生成する。
（４）（３）において、表示制御回路を備え、前記階調基準電圧生成回路は、前記表示制御回路からの階調基準電圧データに基づき、前記フレームＡに生成する前記第１群の各階調基準電圧と、前記フレームＢに生成する前記第２群の各階調基準電圧のそれぞれの電圧を設定する。
【発明の効果】
【０００７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の表示装置によれば、全階調範囲にわたって動画性能を向上させることが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の液晶表示モジュールの概略構成を示すブロック図である。本実施例の液晶表示モジュールは、液晶表示パネル１と、ドレインドライバ２と、ゲートドライバ３と、表示制御回路４と、電源回路５と、階調基準電圧生成回路６とで構成される。
ドレインドライバ２は、液晶表示パネル１の一辺に配置された半導体チップで構成され、また、ゲートドライバ３は、液晶表示パネル１の他の辺に配置された半導体チップで構成される。
表示制御回路４は、テレビ受信回路等の表示信号源（ホスト側）から入力される表示データ（Ｒ［７：０］、Ｇ［７：０］、Ｂ［７：０］）と、ドットクロック（ＤＣＬＫ）、ディスプレイタイミング信号（ＤＴＭＧ）、水平同期信号（ＨＳＹＮＣ）、および垂直同期信号（ＶＳＹＮＣ）に基づき、表示データの交流化等、液晶表示パネル１の表示に適したタイミング調整を行い、同期信号（クロック信号）と共にドレインドライバ２と、ゲートドライバ３に入力する。
表示制御回路４の制御の基に、ゲートドライバ３は、走査線（ＧＬ；ゲート線ともいう）に走査電圧を供給し、また、ドレインドライバ２は、映像線（ＤＬ；ドレイン線、ソース線ともいう）に階調電圧を供給して映像を表示する。電源回路５は液晶表示装置に要する各種の電圧を生成し、階調基準電圧生成回路６は、Ｖ１〜Ｖ１２の階調基準電圧を生成する。
【０００９】
図１において、ＴＦＴは薄膜トランジスタ、ＰＸは画素電極であり、ＣＴは対向電極（コモン電極）、ＣＬは液晶層を等価的に示す液晶容量、Ｃａｄｄは、画素電極（ＰＸ）と対向電極（ＣＴ）との間に形成された保持容量である。
図１に示す液晶表示パネル１において、列方向に配置された各サブピクセルの薄膜トランジスタ（ＴＦＴ）の第１の電極（ドレイン電極またはソース電極）は、映像線（ＤＬ）に接続され、各映像線（ＤＬ）は列方向に配置されたサブピクセルに、表示データに対応する階調電圧を供給するドレインドライバ２に接続される。
また、行方向に配置された各サブピクセルの薄膜トランジスタ（ＴＦＴ）のゲート電極は、それぞれ走査線（ＧＬ）に接続され、各走査線（ＧＬ）は、１水平走査時間、薄膜トランジスタ（ＴＦＴ）のゲートに走査電圧（正または負のバイアス電圧）を供給するゲートドライバ３に接続される。
液晶表示パネル１に画像を表示する際、ゲートドライバ３は、走査線（ＧＬ）を上から下（あるいは、下から上）に向かって順次選択し、一方で、ある走査線の選択期間中に、ドレインドライバ２は、表示データに対応する階調電圧を、映像線（ＤＬ）に供給する。
映像線（ＤＬ）に供給された電圧は、薄膜トランジスタ（ＴＦＴ）を経由して、画素電極（ＰＸ）に印加され、最終的に、保持容量（Ｃａｄｄ）と、液晶容量（ＣＬ）に電荷がチャージされ、液晶分子をコントロールすることにより画像が表示される。
【００１０】
ここでは、各サブピクセルに供給される階調電圧が、大きくなるほど高い輝度を示す、所謂、ノーマリ黒表示モード（Normally Black-displaying Mode）で動作することを前提とする。
液晶表示パネル１は、画素電極（ＰＸ）、薄膜トランジスタ（ＴＦＴ）、映像線（ＤＬ）、走査線（ＧＬ）などが設けられた第１の基板（ＴＦＴ基板、アクティブマトリクス基板ともいう）と、カラーフィルタ等が形成される第２の基板（対向基板ともいう）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
また、対向電極（ＣＴ）は、ＴＮ方式やＶＡ方式の液晶表示パネルであれば第２の基板側に設けられる。ＩＰＳ方式の場合は、第１の基板側に設けられる。
なお、本発明は、液晶パネルの内部構造とは関係がないので、液晶パネルの内部構造の詳細な説明は省略する。また、本発明は、どのような構造の液晶パネルであっても適用可能である。
さらに、実際の製品では、液晶表示パネル１の後ろ側にバックライトが配置されるが、本発明は、バックライトの構造とは関係がないので、バックライトの詳細な説明も省略する。
【００１１】
図２は、図１に示すドレインドライバ２の概略回路構成を示すブロック図である。
図２において、２１はクロック制御部、２２はラッチアドレスセレクタ、２３はラッチ回路、２４はＤ／Ａコンバータ回路、２５は出力アンプ回路である。
ラッチ回路２３は、ラッチアドレスセレクタ２２の制御の元に、表示制御回路４から出力される表示データラッチ用クロック（ＣＬ２）に同期して、外部から入力される表示データ（Ｒ［７：０］、Ｇ［７：０］、Ｂ［７：０］）を順次ラッチする。
ラッチ回路２３にラッチされた表示データは、表示制御回路４から出力される、出力タイミング制御用クロック信号（ＣＬ１）に基づき、Ｄ／Ａコンバータ回路２４に出力される。
Ｄ／Ａコンバータ回路２４の階調電圧生成回路は、階調基準電圧生成回路６から入力される、正極性のＶ１〜Ｖ６の階調基準電圧と、負極性のＶ７〜Ｖ１２の階調基準電圧に基づき、正極性および負極性の０〜２５５階調の階調電圧を生成する階調電圧生成回路（２４−１）を有する。
Ｄ／Ａコンバータ回路２４は、階調電圧生成回路（２４−１）で生成された、正極性および負極性の０〜２５５階調の階調電圧の中から、ラッチ回路２３から入力された表示データに対応した階調電圧を選択して、出力アンプ回路２５に入力する。
出力アンプ回路２５は、Ｄ／Ａコンバータ回路２４から入力された階調電圧を、アンプ回路で電流増幅し、対応する映像線（ＤＬ）に出力する。
【００１２】
図３は、図２に示す階調電圧生成回路（２４−１）の回路構成を示す図であり、図３（ａ）は全体の回路構成を、図３（ｂ）は、図３（ａ）の（イ）で示す部分を拡大して示す図である。
図３（ａ)に示すように、図２に示す階調電圧生成回路（２４−１）は、階調基準電圧生成回路６から入力される６値の階調基準電圧（Ｖ１−Ｖ６）の各階調基準電圧間を、直列抵抗分圧回路（２４−２）により分圧して、正極性の０〜２５５階調分の階調電圧を生成する部分と、階調基準電圧生成回路６から入力される６値の階調基準電圧（Ｖ７−Ｖ１２）の各階調基準電圧間を、直列抵抗分圧回路（２４−３）により分圧して、負極性の０〜２５５階調分の階調電圧を生成する部分とで構成される。
ここで、１２値の階調基準電圧（Ｖ１−Ｖ１２）の階調基準電圧Ｖｎと階調基準電圧Ｖｎ−１（ｎ＝２〜１２）の電圧差をＶｎ（ｎ−１）と表記し、直列抵抗分圧回路の階調基準電圧Ｖｎと階調基準電圧Ｖｎ−１（ｎ＝２〜１２）の階調基準電圧供給端子間の合成抵抗値をＲｎと表記すると、図３に示す階調電圧生成回路は、下記式を満足する。
［数１］
Ｒ１２：Ｒ１１：Ｒ１０：Ｒ９：Ｒ８
＝Ｖ１２（１１）：Ｖ１１（１０）：Ｖ１０（９）：Ｖ９（８）：Ｖ８（７）、
Ｒ６：Ｒ５：Ｒ４：Ｒ３：Ｒ２
＝Ｖ６（５）：Ｖ５（４）：Ｖ４（３）：Ｖ３（２）：Ｖ２（１）
したがって、直列抵抗分圧回路（２４−２，２４−３）を流れる電流は、一定の電流値（Ｖｎ（ｎ−１）／Ｒｎ＝一定の電流値）となり、図３に示す階調電圧生成回路では、最大の階調基準電圧と最小の階調基準電圧の供給端子以外からの電流の流入、流出はほとんど「０」となり、ドレインドライバ２の消費電力を低減することが可能となり、それにより、液晶表示モジュールの消費電力を低減することが可能となる。
【００１３】
図４は、図１に示す階調基準電圧生成回路６の一例を示す図である。図４に示す階調基準電圧生成回路６は、ＶＲｉｎの電圧と接地電圧（ＧＮＤ）との間に接続される抵抗分圧回路で構成した例を示す図である。
Ｖ１〜Ｖ１２の階調基準電圧は、ＲＡ１〜ＲＡ１３の抵抗の比により設定され、抵抗分圧回路の出力は、バッファ回路６３により、電流増幅されてドレインドライバ２の階調電圧生成回路（２４−１）に出力される。
ここで、本実施例では、図４の（ｂ）に示すように、分圧抵抗（例えば、図４の（ａ）に示すＲＡ１の抵抗）を、ＲＢ１−１、ＲＢ１−２、ＲＢ１−３の３つの抵抗で構成し、その中の一つを選択回路６５で選択する。
さらに、表示制御回路４から、予め、レジスタ６６に階調基準電圧データを格納し、表示制御回路４からの指示に基づき、レジスタ６６から出力される制御データにより選択回路６５を制御し、選択回路６５で選択する抵抗を切り替えることにより、フレームＡの期間内に、階調電圧生成回路（２４−１）に、第１群の階調基準電圧（Ｖ１〜Ｖ１２の階調基準電圧）を出力し、また、フレームＡに続くフレームＢの期間内に、第２群の階調基準電圧（Ｖ１〜Ｖ１２の階調基準電圧）を出力する。
【００１４】
本実施例の液晶表示モジュールでは、動画特性を向上させるために、１フレーム期間が（１／１２０）秒の倍速駆動が採用されている。
図５は、本実施例の液晶表示モジュールの動作方法を説明するための模式図である。図５において、１００はベクトルエンジンである。
倍速駆動では、ベクトルエンジン１００により、放送局から受信した１秒間に６０フレームの画像データ（即ち、図６のフレームＡの画像データ）の中の連続する２つのフレームの画像データから補間画像データ（即ち、図６のフレームＢの画像データ）を生成し、その補間画像データを、６０フレームの画像データの間に挿入することによって、１フレームを（１／１２０）としている。
なお、図６は、本実施例の液晶表示モジュールに外部から入力される表示データを説明するための図であり、図６において、Ｔは時間である。
図５の（ａ）は、階調基準電圧生成回路６が、階調基準電圧データを同時に１つしか保持できない場合（即ち、図４のレジスタ６６に１つの階調基準電圧データしか保持できない場合）の構成であり、表示制御回路４は、フレームＡの期間用の階調基準電圧データと、フレームＢの期間用の階調基準電圧データとを、１フレーム毎に交互に階調基準電圧生成回路６に送信する。
【００１５】
図５の（ｂ）は、階調基準電圧生成回路６が、階調基準電圧データを２つ保持できる場合（即ち、図４のレジスタ６６に２つの階調基準電圧データを保持できる場合）の構成であり、表示制御回路４は、最初に、フレームＡの期間用の階調基準電圧データと、フレームＢの期間用の階調基準電圧データを階調基準電圧生成回路６に送信する。そして、各フレーム毎に、階調基準電圧切替信号（図６（ｂ）のＣで示す線）を階調基準電圧生成回路６に送信する。
図５の（ａ）、図５の（ｂ）のいずれの場合にも、階調基準電圧生成回路６は、フレームＡの期間内に、第１群の階調基準電圧を、階調電圧生成回路（２４−１）に出力し、また、フレームＢの期間内に、第２群の階調基準電圧を、階調電圧生成回路（２４−１）に出力する。
図２に示す階調電圧生成回路（２４−１）は、階調基準電圧生成回路６から入力される１２値の階調基準電圧（Ｖ１−Ｖ１２）の各階調基準電圧間を、直列抵抗分圧回路（２４−２，２４−３）により分圧して、正極性および負極性の０〜２５５階調分の階調電圧を生成する。
したがって、階調電圧生成回路（２４−１）は、フレームＡの期間内に、正極性および負極性の０〜２５５階調の第１群の階調電圧を生成し、また、フレームＢの期間内に、正極性および負極性の０〜２５５階調の第２群の階調電圧を生成する。
【００１６】
このように、本実施例では、ドレインドライバ２の階調電圧生成回路（２４−１）に入力される、Ｖ１〜Ｖ１２の階調基準電圧を、フレームＡと、フレームＢとで切り替えることにより、フレームＡで表示される画像を本来の表示される画像よりも明るい画像となし、また、フレームＢで表示される画像を本来の表示される画像よりも暗い画像とする。そして、この２つの画像で、本来表示すべき画像を表示する。
図７は、本実施例の液晶表示モジュールの階調−輝度特性の一例を示すグラフである。図７のグラフにおいて、Ｂｒは輝度、Ｋｎは階調を示す。また、図７のγａが、フレームＡにおける階調−輝度特性を、図７のγｂが、フレームＢにおける階調−輝度特性を、図７のγが、フレームＡにおける階調−輝度特性と、フレームＢにおける階調−輝度特性とを合成した階調−輝度特性を示す。
図７に示すグラフから明らかなように、フレームＡの期間に各映像線（ＤＬ）に供給される第１群の階調電圧は、最小の階調から、最小の階調と最大の階調との間の中間の階調までの間は、階調の変化に対する輝度の変化が急峻であり、中間の階調から、最大の階調までの間は、階調の変化に対する輝度の変化が穏やかである。
また、フレームＡの期間に各映像線（ＤＬ）に供給される第２群の階調電圧は、最小の階調から、中間の階調までの間は、階調の変化に対する輝度の変化が穏やかであり、中間の階調から、最大の階調までの間は、階調の変化に対する輝度の変化が急峻である。
【００１７】
高階調領域での動画性能の向上を図る上で、ベクトルエンジンによる補間画像技術は望ましい。しかしながら、中間階調の領域では、ベクトルエンジンによる補間画像技術では、あまり動画性能を向上させることができない。
これに対して、フレームＡで表示される画像を本来の表示される画像よりも明るい画像となし、また、フレームＢで表示される画像を本来の表示される画像よりも暗い画像となし、この２つの画像で、本来表示すべき画像を表示する方法は、中間階調の領域において、動画性能を向上させることが可能である。したがって、本実施例では、全階調に亘って動画性能の向上を図ることが可能となる。
図７に示すように、フレームＢの期間の画像は、最小の階調から中間の階調までの間は「黒」に近い画像となる。この点において、本実施例は、前記の特許文献３等に記載されている「黒挿入」の技術に類似している。
しかしながら、従来の「黒挿入」の技術では、表示制御回路４の論理規模が大きくなり、表示制御回路４のコストアップに繋がってしまう。
これに対して、本実施例では、Ｖ１〜Ｖ１２の階調基準電圧を、フレームＡと、フレームＢとで変化させるだけで済むため、表示制御回路４の論理が簡略化でき、コスト低減に繋げることが可能である。
なお、前述の説明では、本発明を液晶表示装置に適用した実施例について説明したが、本発明はこれに限定されるものではなく、本発明は、有機ＥＬなどの大型高精細パネルを備える表示装置全てに適用可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施例の液晶表示モジュールの概略構成を示すブロック図である。
【図２】図１に示すドレインドライバの概略回路構成を示すブロック図である。
【図３】図２に示す階調電圧生成回路の回路構成を示す図である。
【図４】図１に示す階調基準電圧生成回路の一例を示す図である。
【図５】本発明の実施例の液晶表示モジュールの動作方法を説明するための模式図である。
【図６】本発明の実施例の液晶表示モジュールに外部から入力される表示データを説明するための図である。
【図７】本発明の実施例の液晶表示モジュールの階調−輝度特性の一例を示すグラフである。
【符号の説明】
【００１９】
１  液晶表示パネル
２  ドレインドライバ
３  ゲートドライバ
４  表示制御回路
５  電源回路
６  階調基準電圧生成回路
２１  クロック制御部
２２  ラッチアドレスセレクタ
２３  ラッチ回路
２４  Ｄ／Ａコンバータ回路
２４−１  階調電圧生成回路
２４−２，２４−３  直列抵抗分圧回路
２５  出力アンプ回路
６３  バッファ回路
６５  選択回路（スイッチ回路）
６６  レジスタ
１００  ベクトルエンジン
ＧＬ  走査線
ＤＬ  映像線
ＴＦＴ  薄膜トランジスタ
ＰＸ  画素電極
ＣＴ  対向電極（コモン電極）
ＣＬ  液晶容量
Ｃａｄｄ  保持容量
ＲＡ１〜ＲＡ１３，ＲＢ１−１〜ＲＢ１−３，ＲＢ２−１〜ＲＢ２−３，ＲＢ１２−１〜ＲＢ１２−３，ＲＢ１３−１〜ＲＢ１３−３  抵抗
【図１】
2008164721.tif 000003
【図２】
2008164721.tif 000004
【図３】
2008164721.tif 000005
【図４】
2008164721.tif 000006
【図５】
2008164721.tif 000007
【図６】
2008164721.tif 000008
【図７】
2008164721.tif 000009