(57)【要約】【課題】表示装置用走査線駆動回路において、簡易な構成で効率的にＭＦ駆動を行うことを第１の課題とし、品質の高い安定的な動作を行うＭＦ駆動を実現することを第２の課題とする。【解決手段】走査線駆動シフトレジスタを１段おきに動作させる場合に、動作対象の走査線駆動シフトレジスタ２１ａ，２１ｃの出力端子に接続された第１のスイッチ素子３０ａ〜３０ｄをオフに制御し、この出力端子に接続された第２のスイッチ素子３１ａ，３１ｃをオンに制御する。更に、信号線ＶＯＦＦと動作対象外の走査線駆動シフトレジスタ２１ｂ，２１ｄの出力端子とに接続された第３のスイッチ素子３２ａ，３２ｃを介して、信号線ＶＯＦＦから伝送される所定の電気信号を動作対象外の走査線駆動シフトレジスタ２１ｂ，２１ｄの入力端子に与える。【選択図】図７
2008040332.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された信号に応じて、走査線信号を出力端子に接続された走査線に出力する複数段直列に配置された走査線駆動シフトレジスタと、
前記走査線駆動シフトレジスタの出力端子と当該走査線駆動シフトレジスタの次段に配置された走査線駆動シフトレジスタの入力端子との間に接続された第１のスイッチ素子と、
前記走査線駆動シフトレジスタの出力端子と当該走査線駆動シフトレジスタのＮ＋１段（Ｎは１以上の整数）後ろに配置された走査線駆動シフトレジスタの入力端子との間に接続された第２のスイッチ素子と、
前記第１のスイッチ素子と前記第２のスイッチ素子を制御する制御回路と、
を有することを特徴とする表示装置用走査線駆動回路。
【請求項２】
奇数段の走査線駆動シフトレジスタを動作させる場合に、当該奇数段の走査線駆動シフトレジスタの出力端子に接続された前記第１のスイッチ素子をオフに制御すると共に当該出力端子に接続された前記第２のスイッチ素子をオンに制御し、偶数段の走査線駆動シフトレジスタを動作させる場合に、当該偶数段の走査線駆動シフトレジスタの出力端子に接続された前記第１のスイッチ素子をオフに制御すると共に当該出力端子に接続された前記第２のスイッチ素子をオンに制御することを特徴とする請求項１記載の表示装置用走査線駆動回路。
【請求項３】
入力端子に入力された信号に応じて、走査線信号を出力端子に接続された走査線に出力する複数段直列に配置された走査線駆動シフトレジスタと、
前記走査線駆動シフトレジスタの出力端子と当該走査線駆動シフトレジスタの次段に配置された走査線駆動シフトレジスタの入力端子との間に接続された第１のスイッチ素子と、
前記走査線駆動シフトレジスタの出力端子と当該走査線駆動シフトレジスタのＮ＋１段（Ｎは１以上の整数）後ろに配置された走査線駆動シフトレジスタの入力端子との間に接続された第２のスイッチ素子と、
所定の電気信号が伝送される信号線と、
前記信号線と前記走査線駆動シフトレジスタの入力端子に接続された第３のスイッチ素子と、
前記第１のスイッチ素子と前記第２のスイッチ素子と前記第３のスイッチ素子を制御する制御回路と、
を有することを特徴とする表示装置用走査線駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置用の走査線駆動回路の技術に関する。
【背景技術】
【０００２】
現在、テレビ映像等の走査方式としては、主に、ノンインタレース方式（プログレッシブ走査方式）とインタレース方式の２種類の方式が存在する。
【０００３】
ノンインタレース方式（プログレッシブ走査方式）は、１画面（フレーム）を構成するラインを上から順番に走査する方法であり、インタレース方式よりも鮮明でチラツキが少ない表示を可能とする。以降、このノンインタレース方式（プログレッシブ走査方式）を実現するため、ノンインタレース駆動用の周波数（例えば６０Ｈｚ）を用いて走査線駆動回路に接続された複数の走査線を０個おきに順番に駆動させる駆動方法を、「通常駆動」と称する。
【０００４】
インタレース方式は、１フレームを数回に分けて走査する方式である。処理能力が遅い場合、ノンインタレース方式（プログレッシブ走査方式）では先頭と最後の走査に時間差が生じて画面がちらついて見えるので、例えば、奇数列と偶数列とに分けて交互に表示することで１フレームを映し出すことにより、そのチラツキを解消することを可能とする。以降、このインタレース方式を実現するため、インタレース駆動用の周波数を用いて走査線駆動回路に接続された複数の走査線をＮ段おきに駆動させる駆動方法を、「ＭＦ（マルチフィールド）駆動」と称する（Ｎは１以上の整数。以下同様とする）。尚、このＭＦ駆動は、１フレームを分割して表示するので、通常駆動を行う場合よりも駆動周波数を表示分割数分低く設定可能であり、更に、消費電力を抑えることを可能とする特徴を有する。
【０００５】
図８は、従来の走査線駆動回路１５の構成を示す回路構成図である。この走査線駆動回路１５は、入力端子ＩＮが前段の走査線駆動シフトレジスタにおける出力端子ＯＵＴに接続された複数の走査線駆動シフトレジスタ２１ａ〜２１ｄ、それぞれの入力端子ＩＮ１が走査線駆動シフトレジスタ２１ａ〜２１ｄの出力端子ＯＵＴのそれぞれに接続された複数のＡＮＤ回路５１ａ〜５１ｄ、ＡＮＤ回路５１ａ，５１ｃの入力端子ＩＮ２に接続された制御信号線ＶＯＥ、ＡＮＤ回路５１ｂ，５１ｄの入力端子ＩＮ２に接続された制御信号線ＶＯＥ２、ＡＮＤ回路５１ａ〜５１ｄのそれぞれの出力端子ＯＵＴにそれぞれ接続された複数の走査線Ｇ１〜Ｇ４、制御信号線ＶＯＥ，ＶＯＥ２に接続された制御回路２２、を備えた構成である。
【０００６】
最初に、通常駆動の動作について説明する。制御回路２２は、シフトレジスタスタート信号が走査線駆動シフトレジスタ２１ａに伝送される前に、制御信号線ＶＯＥ，ＶＯＥ２にオン信号を継続供給する。そのオン信号は、制御信号線ＶＯＥ，ＶＯＥ２に接続されたＡＮＤ回路５１ａ〜５１ｄの入力端子ＩＮ２に伝送され、ＡＮＤ回路５１ａ〜５１ｄの一方の入力論理値は１（オン）となる。その後、走査線駆動シフトレジスタ２１ａは、伝送されてきたシフトレジスタスタート信号を入力端子ＩＮから入力し、出力端子ＯＵＴを介してシフトレジスタ出力信号をＡＮＤ回路５１ａと次段の走査線駆動シフトレジスタ２１ｂとに出力する。ＡＮＤ回路５１ａは、そのシフトレジスタ出力信号を入力端子ＩＮ１から入力し、ＡＮＤ回路５１ａの他方の入力論理値を１（オン）とする。ＡＮＤ回路５１ａの入力端子ＩＮ１，ＩＮ２における入力論理値は共に１（オン）なので、ＡＮＤ回路５１ａは、ＡＮＤ回路の特性に基づき、走査線信号を出力端子ＯＵＴから走査線Ｇ１に出力する。
【０００７】
そして、走査線駆動シフトレジスタ２１ａの次段以降に配置された走査線駆動シフトレジスタ２１ｂ〜２１ｄは、それぞれの前段の走査線駆動シフトレジスタ２１ａ〜２１ｃから伝送されてきたシフトレジスタ出力信号を入力信号としてそれぞれの入力端子ＩＮから入力し、上述した動作と同様の動作を繰り返すことにより、走査線信号をＡＮＤ回路５１ｂ〜５１ｄの出力端子ＯＵＴから走査線Ｇ２〜Ｇ４に出力する。
【０００８】
従い、走査線駆動回路１５は、シフトレジスタスタート信号又はシフトレジスタ出力信号が走査線駆動シフトレジスタ２１ａ→２１ｂ→２１ｃ→２１ｄの順に伝送されるのに伴い、走査線信号を走査線Ｇ１→Ｇ２→Ｇ３→Ｇ４の順に出力することで、通常駆動を実現する。
【０００９】
次に、奇数段の走査線（走査線Ｇ１，Ｇ３）を駆動させるＭＦ駆動の動作について説明する。制御回路２２は、シフトレジスタスタート信号が走査線駆動シフトレジスタ２１ａに伝送される前に、制御信号線ＶＯＥにオン信号を継続供給する。そのオン信号は、制御信号線ＶＯＥに接続されたＡＮＤ回路５１ａ，５１ｃの入力端子ＩＮ２に伝送され、ＡＮＤ回路５１ａ，５１ｃの一方の入力論理値は１（オン）となる。一方、制御信号線ＶＯＥ２にはオフ信号を継続供給し、制御信号線ＶＯＥ２に接続されたＡＮＤ回路５１ｂ，５１ｄの一方の入力論理値を０（オフ）とする。その後、走査線駆動シフトレジスタ２１ａは、伝送されてきたシフトレジスタスタート信号を入力端子ＩＮから入力し、出力端子ＯＵＴを介してシフトレジスタ出力信号をＡＮＤ回路５１ａと次段の走査線駆動シフトレジスタ２１ｂとに出力する。ＡＮＤ回路５１ａは、そのシフトレジスタ出力信号を入力端子ＩＮ１から入力し、ＡＮＤ回路５１ａの他方の入力論理値を１（オン）とする。ＡＮＤ回路５１ａの入力端子ＩＮ１，ＩＮ２における入力論理値は共に１（オン）なので、ＡＮＤ回路５１ａは、ＡＮＤ回路の特性に基づき、走査線信号を出力端子ＯＵＴから走査線Ｇ１に出力する。
【００１０】
走査線駆動シフトレジスタ２１ｂは、走査線駆動シフトレジスタ２１ａから伝送されてきたシフトレジスタ出力信号を入力信号として入力端子ＩＮから入力し、出力端子ＯＵＴを介してシフトレジスタ出力信号をＡＮＤ回路５１ｂと次段の走査線駆動シフトレジスタ２１ｃとに出力する。ＡＮＤ回路５１ｂは、そのシフトレジスタ出力信号を入力端子ＩＮ１から入力し、ＡＮＤ回路５１ｂの他方の入力論理値を１（オン）とする。ここで、ＡＮＤ回路５１ｂの入力端子ＩＮ１，ＩＮ２における入力論理値は、それぞれ１（オン），０（オフ）なので、ＡＮＤ回路５１ｂは、ＡＮＤ回路の特性に基づき、ＡＮＤ回路５１ａのように走査線信号を出力端子ＯＵＴから走査線Ｇ２に出力させることはない。尚、走査線駆動シフトレジスタ２１ｂの次段以降に接続された走査線駆動シフトレジスタ２１ｃ，２１ｄ及びＡＮＤ回路５１ｃ，５１ｄの動作は、上記で説明したものと同様であるので、ここでは説明を省略する。
【００１１】
従い、走査線駆動回路１５は、シフトレジスタスタート信号又はシフトレジスタ出力信号が走査線駆動シフトレジスタ２１ａ→２１ｂ→２１ｃ→２１ｄの順に伝送されるのに伴い、走査線信号を走査線Ｇ１→Ｇ３の順に出力することで、奇数段のＭＦ駆動を実現する。
【００１２】
最後に、偶数段の走査線（走査線Ｇ２，Ｇ４）を駆動させるＭＦ駆動の動作について説明する。偶数段のＭＦ駆動は、制御回路２２により、制御信号線ＶＯＥにオフ信号を継続供給し、制御信号線ＶＯＥ２にオン信号を継続供給することで実現可能である。具体的な動作については、奇数段のＭＦ駆動と同様であるので、ここでは説明を省略する。
【００１３】
従い、従来の走査線駆動回路１５は、制御信号線ＶＯＥ，ＶＯＥ２に供給するオン信号及びオフ信号を制御し、ＡＮＤ回路の特性を利用することで通常駆動とＭＦ駆動とを同一回路上で実現可能としていた。
【００１４】
尚、本願に係る文献公知発明として、特許文献１乃至３が開示されている。
【特許文献１】特開平３−２７１７９５号公報
【特許文献２】特開平５−３２３９０３号公報
【特許文献３】特開２００５−２２７７５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、図８で示す走査線駆動回路１５を用いてＭＦ駆動を行う場合、動作対象外の走査線駆動シフトレジスタも駆動するので、その走査線駆動シフトレジスタを駆動させる消費電力や駆動時間を浪費するという問題がある。
【００１６】
また、各走査線駆動シフトレジスタは前段の走査線駆動シフトレジスタに接続されるので、２段おき以上のＭＦ駆動を行う場合には、論理回路を更に追加する必要性を有し、走査線駆動回路構成の複雑化及び表示装置の基板上における走査線駆動回路の占有面積を増加するという問題がある。
【００１７】
本発明は、上記を鑑みてなされたものであり、表示装置用走査線駆動回路において、簡易な構成で効率的にＭＦ駆動を行うことを第１の課題とし、品質の高い安定的な動作を行うＭＦ駆動を実現することを第２の課題とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明の表示装置用走査線駆動回路は、入力端子に入力された信号に応じて、走査線信号を出力端子に接続された走査線に出力する複数段直列に配置された走査線駆動シフトレジスタと、前記走査線駆動シフトレジスタの出力端子と当該走査線駆動シフトレジスタの次段に配置された走査線駆動シフトレジスタの入力端子との間に接続された第１のスイッチ素子と、前記走査線駆動シフトレジスタの出力端子と当該走査線駆動シフトレジスタのＮ＋１段（Ｎは１以上の整数）後ろに配置された走査線駆動シフトレジスタの入力端子との間に接続された第２のスイッチ素子と、前記第１のスイッチ素子と前記第２のスイッチ素子を制御する制御回路とを有することを特徴としている。
【発明の効果】
【００１９】
本発明によれば、表示装置用走査線駆動回路において、簡易な構成で効率的にＭＦ駆動を行い、品質の高い安定的な動作を行うＭＦ駆動を実現することを可能とする。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を用いて説明する。
【００２１】
［第１の実施の形態］
最初に、液晶表示装置の構成およびその動作について簡単に説明する。図１は、アクティブマトリクス駆動方式の液晶表示装置の構造を示す構造図である。対向するアレイ基板１００と対向基板２００との間には、液晶材料（図示せず）が保持されている。アレイ基板１００の背面にはバックライト（図示せず）が配置されている。アレイ基板１００には、液晶に遠い方から、偏光板１、ガラス基板２が配置されている。対向基板２００には、液晶に近い方から、対向電極３、カラーフィルター４、ガラス基板５、偏光板１が配置されている。ガラス基板２の上部には、複数の画像信号線Ｓと複数の走査線Ｇとがマトリクス状に配置されており、各画像信号線Ｓと各走査線Ｇとの各交差部には、ＭＯＳ型の画素トランジスタＳＷと表示電極６とが配置されている。
【００２２】
次に、図１で示した液晶表示装置のガラス基板２に形成された回路構成について説明する。図２は、アクティブマトリクス型の液晶表示装置の回路構成の一例を示す回路図である。画素トランジスタＳＷのソース電極７は画像信号線Ｓに接続され、ゲート電極８は走査線Ｇに接続され、さらにドレイン電極９には表示電極６および蓄積容量１０がそれぞれ接続されている。表示電極６と対向電極３との間には、液晶１１が挟持されている。ドレイン電極９に接続されない蓄積容量１０の他方の端子は、走査線Ｇに平行に配線されている共通容量線Ｃに接続されている。画素トランジスタＳＷ、表示電極６、および蓄積容量１０は、液晶表示装置の画面部における画素（表示ドット）を構成している。
【００２３】
続いて、図２で示した液晶表示装置の回路構成を有する液晶表示パネルの全体構成について説明する。図３は、液晶表示パネルの基本構成を示す回路図である。液晶表示パネルの画面部１３には、ｎ行の走査線Ｇ１〜Ｇｎとｍ列の画像信号線Ｓ１〜Ｓｍとからなるｎ×ｍマトリクス配線の交点に、図２で説明した画素（表示ドット）１２が並べられている。画像信号線Ｓ１〜Ｓｍは信号線駆動回路１４に接続され、走査線Ｇ１〜Ｇｎは走査線駆動回路１５に接続され、共通容量線Ｃ１〜Ｃｎは容量線駆動回路１６に接続されている。また、走査線駆動回路１５は、ＬＣＤコントローラー１７に接続されている。
【００２４】
なお、画像信号線Ｓ１〜Ｓｍ、走査線Ｇ１〜Ｇｎ、共通容量線Ｃ１〜Ｃｎ、画素トランジスタＳＷ、表示電極６、及び、蓄積容量１０は、図２で説明したように、絶縁性のガラス基板２の上部に形成されている。信号線駆動回路１４、走査線駆動回路１５、容量線駆動回路１６、及び、ＬＣＤコントローラー１７についても、同一のガラス基板２の上部に配置されている。
【００２５】
次に、アクティブマトリクス型の液晶表示装置の動作原理について、図１乃至図３を用いて説明する。ｎ×ｍに配置されたドットマトリクス型の液晶表示の駆動は、画像信号線Ｓ１〜Ｓｍに同時に供給される画像データ信号を、走査線Ｇ１〜Ｇｎに順次供給される走査線信号でサンプリングする線順次駆動により行われる。
【００２６】
走査線Ｇごとに一定の時間（Ｔ１〜Ｔｎ）を割り当てた場合、ある選択時間Ｔ１において、走査線Ｇ１に走査線信号が印加されると、走査線Ｇ１に配置されている全ての画素トランジスタＳＷ１１〜ＳＷ１ｍがオンとなり、スイッチが入った状態に変化する。この結果、画像信号線Ｓ１〜Ｓｍに伝達された画像データ信号は、画素トランジスタＳＷ１１〜ＳＷ１ｍを通して表示電極６に伝達されるとともに、蓄積容量１０に供給される。その結果、表示電極６と対向電極３との間に電圧差が発生し、液晶１１における液晶分子の配向が制御される。これにより、図１に示すバックライトの入射光の明るさが調整され、カラーフィルター４を介して画像データ信号に応じたカラー表示が可能となる。
【００２７】
次の選択時間Ｔ２において、走査線Ｇ１にある全ての画素トランジスタＳＷ１１〜ＳＷ１ｍはオフとなり、走査線Ｇ１によって選択されていた画素は画像信号線Ｓ１〜Ｓｍから電気的に切り離される。このとき、選択時間Ｔ１により表示された画像は、次に走査線信号が走査線Ｇ１に印加されるまで蓄積容量１０により保持される。一方、走査線Ｇ２に配置されている全ての画素トランジスタＳＷ２１〜ＳＷ２ｍがオンとなり、画像データ信号は表示電極６に伝達されるとともに、蓄積容量１０に供給される。以下、同様の動作が繰り返し行われることにより、１フレームの表示が行われる。
【００２８】
続いて、本実施の形態における走査線駆動回路１５の構成について説明する。図４は、本実施の形態における走査線駆動回路１５の構成を示す回路図である。走査線駆動回路１５は、入力端子ＩＮに入力された信号（シフトレジスタスタート信号又はシフトレジスタ出力信号）に応じて走査線信号を出力端子ＯＵＴに接続された走査線に出力する複数段直列に配置された走査線駆動シフトレジスタ２１ａ〜２１ｄ、各走査線駆動シフトレジスタ２１ａ〜２１ｄの出力端子ＯＵＴと各走査線駆動シフトレジスタ２１ａ〜２１ｄの次段に配置された走査線駆動シフトレジスタ２１ｂ〜２１ｅの入力端子ＩＮとの間に接続された第１のスイッチ素子３０ａ〜３０ｄ、各走査線駆動シフトレジスタ２１ａ〜２１ｄの出力端子ＯＵＴと各走査線駆動シフトレジスタ２１ａ〜２１ｄの２段後ろに配置された走査線駆動シフトレジスタ２１ｃ〜２１ｆの入力端子ＩＮとの間に接続された第２のスイッチ素子３１ａ〜３１ｄ、第１のスイッチ素子３０ａ〜３０ｄに接続された制御信号線ＶＮ、１つおきの第２のスイッチ素子３１ａ，３１ｃに接続された制御信号線ＶＯＥ、１つおきの第２のスイッチ素子３１ｂ，３１ｄに接続された制御信号線ＶＯＥ２、制御信号線ＶＮ，ＶＯＥ，ＶＯＥ２に接続された制御回路２２、を備えた構成である。
【００２９】
尚、制御回路２２は、例えば、図３で示したＬＣＤコントローラー１７に具備させることも可能である。
【００３０】
最初に、全ての走査線駆動シフトレジスタを動作させる通常駆動の動作について説明する。制御回路２２は、シフトレジスタスタート信号が走査線駆動シフトレジスタ２１ａに伝送される前に、制御信号線ＶＮにオン信号を伝送し、動作対象である全ての走査線駆動シフトレジスタ２１ａ〜２１ｄの出力端子ＯＵＴに接続された第１のスイッチ素子３０ａ〜３０ｄをオンに設定する。一方、制御信号線ＶＯＥ，ＶＯＥ２にはオフ信号を伝送し、全ての第２のスイッチ素子３１ａ〜３１ｄをオフに設定する。
【００３１】
その後、走査線駆動シフトレジスタ２１ａは、伝送されてきたシフトレジスタスタート信号を入力端子ＩＮから入力し、シフトレジスタ出力信号を出力端子ＯＵＴから出力する。出力されたシフトレジスタ出力信号は、出力端子ＯＵＴに接続された走査線Ｇ１に走査線信号として伝送されると共に、オンに設定された第１のスイッチ素子３０ａを介して走査線駆動シフトレジスタ２１ｂに伝送される。尚、第２のスイッチ素子３１ａはオフに設定されているので、走査線駆動シフトレジスタ２１ａから出力されたシフトレジスタ出力信号は、第２のスイッチ素子３１ａを介して走査線駆動シフトレジスタ２１ｃに伝送されることはない。
【００３２】
そして、走査線駆動シフトレジスタ２１ｂは、走査線駆動シフトレジスタ２１ａから伝送されてきたシフトレジスタ出力信号を入力信号として入力端子ＩＮから入力し、シフトレジスタ出力信号を出力端子ＯＵＴから出力する。出力されたシフトレジスタ出力信号は、出力端子ＯＵＴに接続された走査線Ｇ２に走査線信号として伝送されると共に、オンに設定された第１のスイッチ素子３０ｂを介して走査線駆動シフトレジスタ２１ｃに伝送される。尚、第２のスイッチ素子３１ｂはオフに設定されているので、走査線駆動シフトレジスタ２１ｂから出力されたシフトレジスタ出力信号は、第２のスイッチ素子３１ｂを介して走査線駆動シフトレジスタ２１ｄに伝送されることはない。
【００３３】
従い、走査線駆動回路１５は、シフトレジスタスタート信号又はシフトレジスタ出力信号が走査線駆動シフトレジスタ２１ａ→２１ｂ→２１ｃ→２１ｄ→…の順に伝送されるのに伴い、走査線信号を走査線Ｇ１→Ｇ２→Ｇ３→Ｇ４→…の順に出力することで、全ての走査線駆動シフトレジスタを動作させる通常駆動を実現する。
【００３４】
本実施の形態における通常駆動によれば、全ての第１のスイッチ素子３０ａ〜３０ｄをオンに制御し、全ての第２のスイッチ素子３１ａ〜３１ｄをオフに制御するので、スイッチ素子の制御により、容易に通常駆動を行うことが可能である。
【００３５】
次に、図５を用いて走査線駆動シフトレジスタを１段おきに動作させるＭＦ駆動の動作について説明する。制御回路２２は、シフトレジスタスタート信号が走査線駆動シフトレジスタ２１ａに伝送される前に、制御信号線ＶＯＥにオン信号を伝送し、動作対象の走査線駆動シフトレジスタ２１ａ，２１ｃの出力端子ＯＵＴに接続された第２のスイッチ素子３１ａ，３１ｃをオンに設定する。一方、制御信号線ＶＮ，ＶＯＥ２にはオフ信号を伝送し、第１のスイッチ素子３０ａ〜３０ｄ及び第２のスイッチ素子３１ｂ，３１ｄをオフに設定する。
【００３６】
その後、走査線駆動シフトレジスタ２１ａは、伝送されてきたシフトレジスタスタート信号を入力端子ＩＮから入力し、シフトレジスタ出力信号を出力端子ＯＵＴから出力する。出力されたシフトレジスタ出力信号は、出力端子ＯＵＴに接続された走査線Ｇ１に走査線信号として伝送されると共に、オンに設定された第２のスイッチ素子３１ａを介して走査線駆動シフトレジスタ２１ｃに伝送される。尚、第１のスイッチ素子３０ａはオフに設定されているので、走査線駆動シフトレジスタ２１ａから出力されたシフトレジスタ出力信号は、走査線駆動シフトレジスタ２１ｂに伝送されることはない。
【００３７】
そして、走査線駆動シフトレジスタ２１ｃは、走査線駆動シフトレジスタ２１ａから伝送されてきたシフトレジスタ出力信号を入力信号として入力端子ＩＮから入力し、シフトレジスタ出力信号を出力端子ＯＵＴから出力する。出力されたシフトレジスタ出力信号は、出力端子ＯＵＴに接続された走査線Ｇ３に走査線信号として伝送されると共に、オンに設定された第２のスイッチ素子３１ｃを介して走査線駆動シフトレジスタ２１ｅに伝送される。尚、第１のスイッチ素子３０ｃはオフに設定されているので、走査線駆動シフトレジスタ２１ｃから出力されたシフトレジスタ出力信号は、走査線駆動シフトレジスタ２１ｄに伝送されることはない。
【００３８】
従い、走査線駆動回路１５は、シフトレジスタスタート信号又はシフトレジスタ出力信号が走査線駆動シフトレジスタ２１ａ→２１ｃ→２１ｅ→２１ｇ→…の順に伝送されるのに伴い、走査線信号を走査線Ｇ１→Ｇ３→Ｇ５→Ｇ７→…の順に出力することで、１段おきに動作させるＭＦ駆動を実現する。
【００３９】
以上、１段おきのＭＦ駆動の動作について説明したが、第２のスイッチ素子３１ａ〜３１ｄを、各走査線駆動シフトレジスタ２１ａ〜２１ｄの出力端子ＯＵＴと３段以上の後ろに配置された走査線駆動シフトレジスタの入力端子ＩＮに接続することで、２段おき以上のＭＦ駆動も実現可能である。また、接続される走査線駆動シフトレジスタを変更するのではなく、２段おき以上の走査線駆動シフトレジスタに接続されたスイッチ素子を新たに追加し、この追加されたスイッチ素子のオンオフを制御回路２２により制御することでも、２段おき以上のＭＦ駆動を実現可能である。
【００４０】
本実施の形態における１段おきのＭＦ駆動によれば、動作対象の走査線駆動シフトレジスタ２１ａ，２１ｃの出力端子に接続された第１のスイッチ素子３０ａ〜３０ｄをオフに制御し、この出力端子に接続された第２のスイッチ素子３１ａ，３１ｃをオンに制御するので、動作対象外の走査線駆動シフトレジスタ２１ｂ，２１ｄにシフトレジスタスタート信号又はシフトレジスタ出力信号が伝送されることを防止して消費電力を低減することが可能である。
【００４１】
また、動作対象外の走査線駆動シフトレジスタ２１ｂ，２１ｄは動作しないので、図８に示す従来の走査線駆動回路１５において動作対象外の走査線Ｇ２，Ｇ４に接続された走査線駆動シフトレジスタ２１ｂ，２１ｄの駆動に費やした時間を、本発明における動作対象の走査線駆動シフトレジスタ２１ａ，２１ｃの駆動に用いることで、走査線Ｇ１，Ｇ３に電圧を書き込む時間をより多く確保でき、所望の電位により近い電圧を供給することが可能である。
【００４２】
更に、第１のスイッチ素子３０ａ〜３０ｄ及び第２のスイッチ素子３１ａ〜３１ｄのオンオフを制御することよりＭＦ駆動を実現するので、たとえＮ段おきのＭＦ駆動を行う場合であっても論理回路を追加する必要性が無く、簡易な走査線駆動回路１５の構成を用いてＭＦ駆動を可能とし、基板上における走査線駆動回路１５の占有面積の増加を抑えることが可能である。
【００４３】
最後に、図６を用いて奇数段及び偶数段の走査線駆動シフトレジスタを動作させるＭＦ駆動の動作について説明する。以下、奇数段を走査線駆動シフトレジスタ２１ａ，２１ｃとし、偶数段を走査線駆動シフトレジスタ２１ｂ，２１ｄとして説明をする。
【００４４】
まず、上述した１段おきに動作させるＭＦ駆動の動作と同様に、走査線駆動回路１５は、シフトレジスタスタート信号又はシフトレジスタ出力信号が走査線駆動シフトレジスタ２１ａ→２１ｃ→２１ｅ→２１ｇ→…の順に伝送されるのに伴い、走査線信号を走査線Ｇ１→Ｇ３→Ｇ５→Ｇ７→…の順に出力することで、奇数段のＭＦ駆動を実現している。
【００４５】
次に、制御回路２２は、制御信号線ＶＯＥに伝送していたオン信号をオフ信号に変更し、奇数段の走査線駆動シフトレジスタ２１ａ，２１ｃの出力端子ＯＵＴに接続された第２のスイッチ素子３１ａ，３１ｃをオフに設定する。また、制御信号線ＶＯＥ２に伝送していたオフ信号をオン信号に変更し、偶数段の走査線駆動シフトレジスタ２１ｂ，２１ｄの出力端子ＯＵＴに接続された第２のスイッチ素子３１ｂ，３１ｄをオフに設定する。制御信号線ＶＮにはオフ信号を継続して伝送し、第１のスイッチ素子３０ａ〜３０ｄをオフに設定された状態を継続させる。
【００４６】
その後、走査線駆動シフトレジスタ２１ｂは、伝送されてきたシフトレジスタスタート信号を入力端子ＩＮから入力し、シフトレジスタ出力信号を出力端子ＯＵＴから出力する。出力されたシフトレジスタ出力信号は、出力端子ＯＵＴに接続された走査線Ｇ２に走査線信号として伝送されると共に、オンに設定された第２のスイッチ素子３１ｂを介して走査線駆動シフトレジスタ２１ｄに伝送される。
【００４７】
そして、走査線駆動シフトレジスタ２１ｄは、走査線駆動シフトレジスタ２１ｂから伝送されてきたシフトレジスタ出力信号を入力信号として入力端子ＩＮから入力し、シフトレジスタ出力信号を出力端子ＯＵＴから出力する。出力されたシフトレジスタ出力信号は、出力端子ＯＵＴに接続された走査線Ｇ４に走査線信号として伝送されると共に、オンに設定された第２のスイッチ素子３１ｄを介して走査線駆動シフトレジスタ２１ｆに伝送される。
【００４８】
従い、走査線駆動回路１５は、シフトレジスタスタート信号又はシフトレジスタ出力信号が走査線駆動シフトレジスタ２１ｂ→２１ｄ→２１ｆ→２１ｈ→…の順に伝送されるのに伴い、走査線信号を走査線Ｇ２→Ｇ４→Ｇ６→Ｇ８→…の順に出力することで、偶数段のＭＦ駆動を実現する。
【００４９】
本実施の形態における奇数段及び偶数段の走査線駆動シフトレジスタを動作させるＭＦ駆動によれば、奇数段の走査線駆動シフトレジスタ２１ａ，２１ｃを動作させる場合に、奇数段の走査線駆動シフトレジスタ２１ａ，２１ｃの出力端子に接続された第１のスイッチ素子３０ａ，３０ｃをオフに制御すると共にこの出力端子に接続された第２のスイッチ素子３１ａ，３１ｃをオンに制御し、偶数段の走査線駆動シフトレジスタ２１ｂ，２１ｄを動作させる場合に、偶数段の走査線駆動シフトレジスタ２１ｂ，２１ｄの出力端子に接続された第１のスイッチ素子３０ｂ，３０ｄをオフに制御すると共にこの出力端子に接続された第２のスイッチ素子３１ｂ，３１ｄをオンに制御するので、スイッチ素子の制御により、容易に奇数段又は偶数段のＭＦ駆動を行うことが可能である。
【００５０】
［第２の実施の形態］
図７は、第２の実施の形態における走査線駆動回路１５の構成を示す回路図である。走査線駆動回路１５は、第１の実施の形態の構成に加え、所定の電気信号が伝送される信号線ＶＯＦＦ、信号線ＶＯＦＦとそれぞれの走査線駆動シフトレジスタ２１ｂ〜２１ｄの入力端子ＩＮとにそれぞれ接続された第３のスイッチ素子３２ａ〜３２ｃを備える。１つおきの第３のスイッチ素子３２ａ，３２ｃは、制御信号線ＶＯＥに接続されており、１つおきの第３のスイッチ素子３２ｂ，３２ｄ（図示せず）は、制御信号線ＶＯＥ２に接続されている。その他の構成は、第１の実施の形態の構成と同様であるので、ここでは説明を省略する。
【００５１】
信号線ＶＯＦＦと第３のスイッチ素子３２ａ〜３２ｃとは、接続された走査線駆動シフトレジスタ２１ｂ〜２１ｄの入力端子におけるフローティングを防ぐ機能を備えたフローティング防止回路として動作する。フローティングとは、走査線駆動シフトレジスタの入力端子における入力信号が無いため、電気的に不安定な状態になることを意味する。このフローティング状態により、接続された走査線に電圧が誤って供給され、画質の劣化を引き起こす可能性が存在する。
【００５２】
信号線ＶＯＦＦには、例えば、０Ｖ（ゼロ電圧）などの一定の電圧が継続供給されている。第３のスイッチ素子３２ａ〜３２ｃは、例えば、ＰＭＯＳ，ＮＭＯＳ，ＣＭＯＳ等により構成されている。
【００５３】
次に、本実施の形態における走査線駆動回路１５の動作について説明する。制御回路２２は、シフトレジスタスタート信号が走査線駆動シフトレジスタ２１ａに伝送される前に、制御信号線ＶＯＥにオン信号を伝送し、動作対象の走査線駆動シフトレジスタ２１ａ，２１ｃの出力端子ＯＵＴに接続された第２のスイッチ素子３１ａ，３１ｃをオンに設定すると共に、動作対象外の走査線駆動シフトレジスタ２１ｂ，２１ｄの入力端子ＩＮに接続された第３のスイッチ素子３２ａ，３２ｃをオンに設定する。これにより、動作対象外の走査線駆動シフトレジスタ２１ｂ，２１ｄには、信号線ＶＯＦＦから所定の電気信号が与えられ、入力端子ＩＮにおけるフローティング状態を防ぐことができる。一方、制御信号線ＶＮ，ＶＯＥ２にはオフ信号を伝送し、第１のスイッチ素子３０ａ〜３０ｄ及び第２のスイッチ素子３１ｂ，３１ｄをオフに設定する。
【００５４】
その後、走査線駆動シフトレジスタ２１ａは、伝送されてきたシフトレジスタスタート信号を入力端子ＩＮから入力し、シフトレジスタ出力信号を出力端子ＯＵＴから出力する。出力されたシフトレジスタ出力信号は、出力端子ＯＵＴに接続された走査線Ｇ１に走査線信号として伝送されると共に、オンに設定された第２のスイッチ素子３１ａを介して走査線駆動シフトレジスタ２１ｃに伝送される。尚、第１のスイッチ素子３０ａはオフに設定されているので、走査線駆動シフトレジスタ２１ａから出力されたシフトレジスタ出力信号は、走査線駆動シフトレジスタ２１ｂに伝送されることはない。
【００５５】
そして、走査線駆動シフトレジスタ２１ｃは、走査線駆動シフトレジスタ２１ａから伝送されてきたシフトレジスタ出力信号を入力信号として入力端子ＩＮから入力し、シフトレジスタ出力信号を出力端子ＯＵＴから出力する。出力されたシフトレジスタ出力信号は、出力端子ＯＵＴに接続された走査線Ｇ３に走査線信号として伝送されると共に、オンに設定された第２のスイッチ素子３１ｃを介して走査線駆動シフトレジスタ２１ｅに伝送される。尚、第１のスイッチ素子３０ｃはオフに設定されているので、走査線駆動シフトレジスタ２１ｃから出力されたシフトレジスタ出力信号は、走査線駆動シフトレジスタ２１ｄに伝送されることはない。
【００５６】
従い、走査線駆動回路１５は、シフトレジスタスタート信号又はシフトレジスタ出力信号が走査線駆動シフトレジスタ２１ａ→２１ｃ→２１ｅ→２１ｇ→…の順に伝送されるのに伴い、走査線信号を走査線Ｇ１→Ｇ３→Ｇ５→Ｇ７→…の順に出力することで、１段おきに動作させるＭＦ駆動を実現する。
【００５７】
尚、本実施の形態においても、第１の実施の形態と同様に、制御装置２２により、制御信号線ＶＮ，ＶＯＥ，ＶＯＥ２へ供給するオン信号及びオフ信号を切り替えることで、通常駆動，２段おき以上のＭＦ駆動，又は，奇数段及び偶数段のＭＦ駆動を容易に実現することが可能である。
【００５８】
本実施の形態によれば、信号線ＶＯＦＦと動作対象外の走査線駆動シフトレジスタ２１ｂ，２１ｄの入力端子とに接続された第３のスイッチ素子３２ａ，３２ｃを介して、信号線ＶＯＦＦから伝送される所定の電気信号を動作対象外の走査線駆動シフトレジスタ２１ｂ，２１ｄの入力端子に与えるので、動作対象外の走査線駆動シフトレジスタ２１ｂ，２１ｄの誤作動を抑止し、安定した走査線駆動回路１５の動作により画質の劣化を防ぐことが可能である。
【００５９】
最後に、第１及び第２の実施の形態における走査線駆動回路１５は、アクティブマトリクス型の液晶表示装置用に用いられる走査線駆動回路に適用した場合について説明したが、液晶に限られるものではなく、例えば、液晶に代えて、有機ＥＬなどを用いた表示装置にも適用可能である。
【図面の簡単な説明】
【００６０】
【図１】液晶表示装置の構造を示す構造図である。
【図２】アクティブマトリクス型の液晶表示装置の回路構成の一例を示す回路図である。
【図３】液晶表示パネルの基本構成を示す回路図である。
【図４】第１の実施の形態における走査線駆動回路の構成を示す回路図である。
【図５】走査線駆動シフトレジスタを１段おきに動作させるＭＦ駆動の動作を示す図である。
【図６】奇数段及び偶数段の走査線駆動シフトレジスタを動作させるＭＦ駆動の動作を示す図である。
【図７】第２の実施の形態における走査線駆動回路の構成を示す回路図である。
【図８】従来の走査線駆動回路の構成を示す回路構成図である。
【符号の説明】
【００６１】
Ｃ，Ｃ１〜Ｃｎ…共通容量線
Ｇ，Ｇ１〜Ｇｎ…走査線
ＩＮ，ＩＮ１，ＩＮ２…入力端子
ＯＵＴ…出力端子
Ｓ，Ｓ１〜Ｓｍ…画像信号線
ＳＷ，ＳＷ１１〜ＳＷｎｍ…画素トランジスタ
Ｔ１，Ｔ２…選択時間
ＶＮ，ＶＯＥ，ＶＯＥ２…制御信号線
ＶＯＦＦ…信号線
１…偏光板
２…ガラス基板
３…対向電極
４…カラーフィルター
５…ガラス基板
６…表示電極
７…ソース電極
８…ゲート電極
９…ドレイン電極
１０…蓄積容量
１１…液晶
１２…画素（表示ドット）
１３…画面部
１４…信号線駆動回路
１５…走査線駆動回路
１６…容量線駆動回路
１７…ＬＣＤコントローラー
２１ａ〜２１ｄ…走査線駆動シフトレジスタ
２２…制御回路
３０ａ〜３０ｄ…第１のスイッチ素子
３１ａ〜３１ｄ…第２のスイッチ素子
３２ａ〜３２ｃ…第３のスイッチ素子
５１ａ〜５１ｄ…ＡＮＤ回路
１００…アレイ基板
２００…対向基板
【図１】
2008040332.tif 000003
【図２】
2008040332.tif 000004
【図３】
2008040332.tif 000005
【図４】
2008040332.tif 000006
【図５】
2008040332.tif 000007
【図６】
2008040332.tif 000008
【図７】
2008040332.tif 000009
【図８】
2008040332.tif 000010