(57)【要約】【課題】大容量キャパシタが必要な半導体集積回路を搭載する半導体チップのチップサイズを小さくできる構造の半導体装置を提供する。【解決手段】素子形成領域及び該素子形成領域を囲んで形成された周辺領域を有する半導体チップ１と、前記半導体チップ１の前記周辺領域上に同心円状に形成され、且つ複数の金属層を積み上げて形成された複数の金属リング１２（１２１〜１２３）とを具備し、前記金属リング１２のうち隣接する１対の金属リングは、互いに対向する一対の電極として所定の電位差を有するキャパシタを構成している。従来回路構成に用いられない信頼性強化のために用いられる金属リングをキャパシタに利用するので、大容量キャパシタが必要な半導体集積回路を搭載する半導体チップのチップサイズを小さくすることができる。【選択図】図２
2008071931.tif 000002
【特許請求の範囲】
【請求項１】
素子形成領域及び該素子形成領域を囲む周辺領域を有する半導体チップと、
前記半導体チップの前記周辺領域上に同心円状に形成され、且つ複数の金属層を積み上げて形成された複数の金属リングとを具備し、
前記金属リングのうち隣接する１対の金属リングは、互いに対向する一対の電極として所定の電位差を有するキャパシタを構成していることを特徴とする半導体装置。
【請求項２】
前記１対の金属リングのうち一方の金属リングは、前記素子形成領域上の多層配線の第１の配線に電気的に接続され、他方の金属リングは、前記多層配線の第２の配線に電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
素子形成領域及び該素子形成領域を囲んで形成された周辺領域を有する半導体チップと、
前記半導体チップの前記周辺領域上に複数個同心円状に形成され、金属層を複数積み上げてなる金属リングと、
前記素子領域上に形成された多層に形成された配線とを具備し、
前記多層に形成された配線のうち、前記複数の金属リングの最内周の金属リングに近接した配線領域には上下に電気的に接続された積層配線層を有し、該積層配線層と前記最内周の金属リングとは、対向する一対の電極として所定の電位差を有するキャパシタを構成していることを特徴とする半導体装置。
【請求項４】
前記積層配線層は、電源電位に接続され、前記最内周の金属リングは、接地電位に接続されていることを特徴とする請求項３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、とくに半導体チップ上のキャパシタ形成に関するものである。
【背景技術】
【０００２】
従来、半導体装置は、半導体チップの素子形成領域に半導体集積回路等が形成され、該半導体集積回路を構成するキャパシタは、半導体チップ内に形成されるかあるいは半導体チップ上の多層に形成された配線（多層配線）の一部もしくは該多層配線とは別にキャパシタ専用導電層を使用するのが一般的である。このような半導体装置は、例えば、表面に露出する電極パットを有する半導体チップと、リードフレームなどの外部接続端子と、該外部接続端子及び前記電極パッド間を接続するボンディングワイヤと、これら半導体チップ、前記外部接続端子の一部、前記ボンディングワイヤを封止するエポキシなどの樹脂封止体とから構成されている。前記半導体チップの表面上には多層配線を相互に絶縁する複数の層間絶縁膜が形成されている。
【０００３】
最近では、これら層間絶縁膜に埋め込まれた前記半導体チップの前記周辺領域上に同心円状に形成され、且つ複数の金属層を積み上げて形成された複数の金属リング（多重金属リング）が形成されている。この多重の金属リングは、例えば、シールリングともいい、半導体チップに侵入する水分を防いだり、機械的強度を高めるなどの半導体チップの信頼性強化を図ることが出来る。金属リングは、前記層間絶縁膜に埋め込まれているが、前記多層配線には電気的に接続されていない。しかし、このような現状において、大きな容量のキャパシタを形成するためには、大きな専用領域が必要なために、大容量キャパシタが必要な半導体集積回路を搭載する半導体チップは、チップサイズが小さくできないという問題がある。
【０００４】
引用文献１には、高周波成分の電源ノイズを排除するために、残留インダクタンスが小さく、面積を拡大させることなく、しかも十分な容量を与えるバイパスコンデンサを含む機能スタンダードセル及びこれを有する半導体集積回路並びにその配置配線方法が開示されている。多層配線層を有するスタンダードセルは、入力及び出力信号端子を含む少なくとも１つの機能回路素子が形成された半導体基板と、半導体基板の上方に形成された、入力及び出力信号端子を配線するための少なくとも１層からなる信号配線層と、信号配線層の上方に形成された３端子コンデンサとを備え、３端子コンデンサは、電源配線層と、絶縁層を介して電源配線層を挟む第１及び第２の接地配線層とを有し、機能回路素子は、電源配線層及び第１の接地配線層から電源供給を受ける。
【特許文献１】特開平２００３−２２４１９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、大容量キャパシタが必要な半導体集積回路を搭載する半導体チップのチップサイズを小さくできる構造の半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の一態様は、素子形成領域及び該素子形成領域を囲む周辺領域を有する半導体チップと、前記半導体チップの前記周辺領域上に同心円状に形成され、且つ複数の金属層を積み上げて形成された複数の金属リングとを具備し、前記金属リングのうち隣接する１対の金属リングは、互いに対向する一対の電極として所定の電位差を有するキャパシタを構成していることを特徴としている。
また、本発明の半導体装置の一態様は、素子形成領域及び該素子形成領域を囲んで形成された周辺領域を有する半導体チップと、前記半導体チップの前記周辺領域上に複数個同心円状に形成され、金属層を複数積み上げてなる金属リングと、前記素子領域上に形成された多層に形成された配線とを具備し、前記多層に形成された配線のうち、前記複数の金属リングの最内周の金属リングに近接した配線領域には上下に電気的に接続された積層配線層を有し、該積層配線層と前記最内周の金属リングとは、対向する一対の電極として所定の電位差を有するキャパシタを構成していることを特徴としている。
【発明の効果】
【０００７】
本発明は、大容量キャパシタが必要な半導体集積回路を搭載する半導体チップのチップサイズを小さくすることが可能である。
【発明を実施するための最良の形態】
【０００８】
以下、実施例を参照して発明の実施の形態を説明する。
【実施例１】
【０００９】
まず、図１乃至図３を参照して実施例１を説明する。
図１は、この実施例の半導体装置の概略断面図、図２（ａ）は、図１の半導体装置を構成する半導体チップの平面図、図２（ｂ）は、図２（ａ）のＡ−Ａ′線に沿う部分の断面図。図３は、この実施例の半導体チップの他の例を示す平面図である。この実施例の半導体装置は、図１に示す概略構造を有している。ここで示される半導体装置は、素子形成領域に半導体集積回路等が形成され、表面に露出する電極パット（接続電極）５が形成された半導体チップ１と、リードフレームなどの外部接続端子２と、該外部接続端子２及び前記電極パッド５間を接続するボンディングワイヤ３と、これら半導体チップ１、前記外部接続端子２の一部、前記ボンディングワイヤ３等を封止するエポキシ樹脂などの樹脂封止体４とから構成されている。
【００１０】
図２は、半導体チップ１の平面図（図２（ａ））及び部分断面図（図２（ｂ））である。シリコン基板などの半導体チップ１の表面上には多層配線を相互に絶縁する複数のシリコン酸化膜などの層間絶縁膜１７が形成されている。多層配線は、半導体集積回路を構成する半導体チップ１内に形成されたトランジスタと前記層間絶縁膜１７に露出する電極パッド５とを電気的に接続する。図２では多層配線全体の表示はしない。層間絶縁膜１７は、多層配線を絶縁すると共に、半導体チップ１の周辺領域上に同心円状に複数の金属リング（多重金属リング）１２を絶縁する。この実施例では、金属リング１２は、３重に（１２１、１２２、１２３）形成されている。本発明における金属リングは、３重に限らずこれよりも多くても良い。各金属リング１２は、複数の金属層（Ｍ１〜Ｍ５）１９を積み上げて形成される。本発明における金属層１９の積層数は、５層に限らず、これより少なくても多くても良い。積層された多重金属層１９は、層間絶縁膜１７に形成された貫通孔に充填された導電層１８により電気的に接続されて一体化される。この金属リング１２は、半導体チップ１に侵入する水分を防いだり、機械的強度を高めるなどの半導体チップの信頼性強化を図ることが出来る。
【００１１】
この実施例は、この多重の金属リング１２をキャパシタもしくはキャパシタの一部に利用することに特徴がある。即ち、図２に示すように、最内周の金属リング１２１とこれと対向する中間の金属リング１２２を大きい容量のキャパシタとする。このキャパシタの電極は、互いに対向する金属リング１２１及び金属リング１２２からなり、それぞれの電極である金属リング１２１と１２２には、端子を接続する。端子には、多層配線を構成し、半導体集積回路を流れる信号を通す配線１１と１３を用いる。このキャパシタの一方の電極（金属リング１２１）には端子（配線１１）から電源電位（Ｖｄｄ）などの電位が供給され、他方の電極（金属リング１２２）には端子（配線１３）から接地（Ｖｓｓ）１５などの電位が供給されている。このようにすると、金属リング１２１と金属リング１２２との間には、多層配線の高さを持ち、半導体チップ１の周囲長をもった大容量のキャパシタが、配線１１と配線１３との間に形成される。
【００１２】
また、図３は、図２で説明した実施例の応用例である。例えば、図３に示すように、多層配線を構成する先の配線１１と配線１３とを含み、半導体チップ（ＣＨＩＰ）上で電源分離された小規模回路が形成されている。
この電源分離された小規模回路は、その他の小規模回路に比べて寄生で持つ容量が小さいため、ＥＳＤ（Electro-static Discharge）による破壊に対して弱い。そこで、この応用例では、この実施例の大容量キャパシタ（金属リング１２１及び金属リング１２２を一対の電極とする）の端子（配線１１）を小規模回路に接続し容量を大幅に増加させることにより、半導体装置のＥＳＤ耐圧の強化を図ることができる。
以上のように、半導体チップの周辺領域に形成された金属リングを大容量キャパシタの構成要素にすることにより、大容量が必要な半導体集積回路を搭載する半導体チップのチップサイズを小さくすることができる。
【実施例２】
【００１３】
次に、図４を参照して実施例２を説明する。
図４は、この実施例の半導体装置を構成する半導体チップの部分断面図である。この実施例の半導体装置は、図１に示す実施例１と概略同じ基本構造を有している。即ち、該半導体装置は、素子形成領域に半導体集積回路等が形成され、表面に露出する電極パット（接続電極）を有する半導体チップと、リードフレームなどの外部接続端子と、該外部接続端子及び前記電極パッド間を接続するボンディングワイヤと、これら半導体チップ、前記外部接続端子の一部、前記ボンディングワイヤを封止するエポキシなどの樹脂封止体とから構成されている。
この実施例は、金属リングを第１の電極とし、この金属リングに対向し多層配線の一部を第２の電極とするキャパシタに特徴がある。
【００１４】
シリコン基板などの半導体チップ２０の表面上には多層配線を相互に絶縁する複数のシリコン酸化膜などの層間絶縁膜２７が形成されている。多層配線は、半導体集積回路を構成する半導体チップ２０内に形成されたトランジスタと前記層間絶縁膜２７に露出する電極パッド（図示しない）とを電気的に接続する。図４では多層配線全体の表示はせず、キャパシタの端子や電極として用いる部分のみを表示する。層間絶縁膜２７は、多層配線を絶縁すると共に、半導体チップ２０の周辺領域上に同心円状に複数の金属リング（多重の金属リング）２２を絶縁する。この実施例では金属リング２２は、３重に（２２１、２２２、２２３）形成されている。本発明においては、金属リングは、３重に限らずこれよりも多くても少なくても良い。３つの金属リング２２は、夫々複数の金属層（Ｍ１〜Ｍ５）２９を積み上げて形成される。本発明においては、金属層２９の積層数は、５層に限らず、これより少なくても多くても良い。積層された多重金属層２９は、層間絶縁膜２７に形成された貫通孔に充填された導電層２８により電気的に接続されて一体化される。この金属リング２２は、半導体チップ２０に侵入する水分を防いだり、機械的強度を高めるなどの半導体チップの信頼性強化を図ることが出来る。
【００１５】
この実施例は、この金属リング２２をキャパシタの一部に利用することに特徴がある。即ち、図４に示すように、最内周の金属リング２２１とこれと対向する多層配線の対向する積層配線の一部を大きい容量のキャパシタとする。このキャパシタの電極は、互いに対向する金属リング２２１及び積層された配線２１、２４、２６からなり、一方の電極である積層された配線２１、２４、２６には、端子が接続されている。この端子には、配線２１の金属リング２２１とは反対側の端部を用いる。即ち、配線２１は、一方の電極の一部と端子とを兼ねている。この一方の電極は、積層された配線（Ｍ５、Ｍ４、Ｍ３）２１、２４、２６から構成され、各配線２１、２４、２６は、層間絶縁膜２７に形成された貫通孔に充填された導電層２５により電気的に接続されて一体化される。
【００１６】
金属リング２２１は、キャパシタの他方の電極である。金属リング２２１は、５層の金属層（Ｍ１〜Ｍ５）２９を積み上げて形成される。本発明においては、金属層２９の積層数は、５層に限らず、これより少なくても多くても良い。積層された金属層２９は層間絶縁膜２７に形成された貫通孔に充填された導電層２８により電気的に接続されて一体化される。他方の電極（金属リング２２１）には端子（配線２３）から接地（Ｖｓｓ）などの電位が供給される。
このキャパシタの一方の電極（多重配線２１、２４、２６）には端子（配線２１）から電源電位（Ｖｄｄ）などの電位が供給される。このように構成することにより、配線２１、２４、２６と金属リング２２１との間には、半導体チップ２０の周囲長をもった大容量のキャパシタが、配線２１と配線２３との間に形成される。
【００１７】
以上のように、半導体チップの周辺領域に形成された金属リングを大容量キャパシタの構成要素にすることにより、大容量が必要な半導体集積回路を搭載する半導体チップのチップサイズを小さくすることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施例である実施例１の半導体装置の概略断面図。
【図２】図１の半導体装置を構成する半導体チップの平面図（図２（ａ））及び図２（ａ）のＡ−Ａ′線に沿う部分の断面図。
【図３】図１の半導体装置を構成する半導体チップの平面図。
【図４】本発明の一実施例である実施例２の半導体装置を構成する半導体チップの部分断面図。
【符号の説明】
【００１９】
１、２０・・・半導体チップ
２・・・外部接続端子
３・・・ボンディングワイヤ
４・・・樹脂封止体
５・・・電極パッド（接続電極）
１１、１３、２１、２３、２４・・・配線
１２（１２１、１２２、１２３）、２２（２２１、２２２、２２３）・・・金属リング
１５・・・接地（Ｖｓｓ）
１７、２７・・・層間絶縁膜
１８、２５、２８・・・導電層
１９、２９・・・金属層
【図１】
2008071931.tif 000003
【図２】
2008071931.tif 000004
【図３】
2008071931.tif 000005
【図４】
2008071931.tif 000006