(57)【要約】【課題】  クロック信号の高い周波数精度およびシステムの低消費電流を実現することができる半導体装置を実現する。【解決手段】  本発明の半導体装置は、外付けされる外部発振回路１７の発振動作を発振停止信号により制御し、外部発振回路１７からの信号を外部クロック信号として出力する制御回路１１と、クロック信号を生成し出力する内部発振回路１２と、外部クロック信号または内部発振回路１２からのクロック信号を切り替え信号に基づいて選択し、内部クロック信号として出力するセレクタ１４を有する。【選択図】  図１
2008072383.tif 000002
【特許請求の範囲】
【請求項１】
外付けされる外部発振回路の発振動作を発振停止信号により制御し、前記外部発振回路からの信号を第１のクロック信号として出力する制御手段と、
第２のクロック信号を生成し出力する発振手段と、
前記第１のクロック信号または前記第２のクロック信号を切り替え信号に基づいて選択し、内部クロック信号として出力する選択手段を有することを特徴とする半導体装置。
【請求項２】
前記発振手段は、前記第１のクロック信号により同期がとられることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記発振手段は、前記第２のクロック信号により同期がとられることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記外部発振回路は、水晶振動子を有することを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記第１のクロック信号または前記第２のクロック信号を選択し、前記発振手段の同期信号として出力する別の選択手段をさらに有することを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係わり、特に、内部クロック信号を生成する発振回路を有する半導体装置に関する。
【背景技術】
【０００２】
クロック信号に同期させて動作させるマイクロコンピュータなどの半導体装置には、水晶発振子を用いた外部発信回路を外付けするものと、内部発信回路を用いてクロック信号を生成するものがある。前者は高い周波数精度を実現できるかわりに外部発信回路での消費電流が大きく、後者は消費電流を抑えられるかわりにクロック信号の周波数精度に問題があった。このような問題に対処するために、内部発信回路の周波数を必要に応じて外部からのクロック信号で補正する方法（例えば、「特許文献１」を参照。）が提案されている。
【０００３】
しかしながら、このような従来の半導体装置では、周波数精度の補正には限界があり、高い周波数精度を必要とする応用システムと低消費電流を必要とする応用システムの両方に１つの製品で対応することは困難であるという問題があった。このため、応用分野によって製品を作り分けなければならないという問題があった。
【特許文献１】特開２００５−４９９７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、高い周波数精度および低消費電流を実現することができる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、外付けされる外部発振回路の発振動作を発振停止信号により制御し、前記外部発振回路からの信号を第１のクロック信号として出力する制御手段と、第２のクロック信号を生成し出力する発振手段と、前記第１のクロック信号または前記第２のクロック信号を切り替え信号に基づいて選択し、内部クロック信号として出力する選択手段を有することを特徴とする半導体装置が提供される。
【発明の効果】
【０００６】
本発明によれば、外部発信回路の発振動作が制御されるので、高い周波数精度を必要とする応用システムと低消費電流を必要とする応用システムの両方に１つの製品で対応することができる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照しながら、本発明の実施例を説明する。
【実施例】
【０００８】
図１は、本発明の実施例に係わる半導体装置を示す回路ブロック図である。ここでは、主に、内部クロック信号の生成にかかわる部分を示した。
【０００９】
本発明の実施例に係わる半導体装置は、外部発振回路１７の発振動作を発振停止信号により制御する制御回路１１、内部発振回路１２、および２つの２入力１出力の選択回路１３、１４（以下、「セレクタ１３、１４」という。）を備えている。
【００１０】
外部発振回路１７の第１の出力は制御回路１１の第１の入力に接続され、第２の出力は制御回路１１の第２の入力に接続され、制御回路１１の第３の入力には発振停止信号が入力され、制御回路１１の出力はセレクタ１３の第１の入力およびセレクタ１４の第１の入力に接続されている。
【００１１】
セレクタ１３の第２の入力には内部発振回路１２の出力が接続され、セレクタ１３の制御入力には切り替え信号が入力され、セレクタ１３の出力は内部発振回路１２の入力に接続されている。
【００１２】
セレクタ１４の第２の入力には内部発振回路１２の出力が接続され、セレクタ１４の制御入力には切り替え信号が入力され、セレクタ１４の出力は内部クロック信号として半導体装置の各内部回路（図示していない。）へ供給されている。
【００１３】
外部発振回路１７は、水晶振動子１８により外部クロック信号を生成する回路であり、水晶振動子１８の一端には第１のコンデンサＣの一端および抵抗Ｒの一端が接続され、水晶振動子１８の他端には第２のコンデンサの一端および抵抗Ｒの他端が接続されている。
【００１４】
第１および第２のコンデンサの他端はそれぞれ接地電位に接続され、水晶振動子１８の両端は外部発振回路１７の第１および第２の出力としてそれぞれ制御回路１１の第１および第２の入力に接続されている。
【００１５】
制御回路１１は、１つのＮＡＮＤ回路１９で構成され、外付けされる外部発振回路１７の発振動作を発振停止信号により制御している。すなわち、ＮＡＮＤ回路１９の第１の入力には制御回路１１の第１の入力が接続され、第２の入力には制御回路１１の第３の入力が接続され、ＮＡＮＤ回路１９の出力には制御回路１１の第２の入力および制御回路１１の出力が接続されている。
【００１６】
発振停止信号が“Ｈ”の場合には、外付けの外部発振回路１７が水晶振動子１８の固有周波数で高精度な発振動作をし、この外部クロック信号がセレクタ１３および１４へ供給される。
【００１７】
また、発振停止信号が“Ｌ”の場合には、ＮＡＮＤ回路１９の出力は“Ｈ”固定となり、外部発振回路１７の発振動作は停止し、外付け回路における動作電流が抑制される。
【００１８】
内部発振回路１２は、ＤＰＬＬ１５（リングオシレータ）と分周回路１６で構成され、所望の周波数を持つクロック信号を生成する。ＤＰＬＬ１５の入力には内部発振回路１２の入力が接続され、ＤＰＬＬ１５の出力は分周回路１６の入力に接続され、分周回路１６の出力は内部発振回路１２の出力としてセレクタ１３および１４の第１の入力に接続されている。
【００１９】
ＤＰＬＬ１５では、入力されるクロック信号にリングオシレータでの発振周波数が同期するようリングオシレータの発振動作が制御される。
【００２０】
セレクタ１３は、切り替え信号の状態に基づいて外部クロック信号または内部発振回路１２の出力であるクロック信号を選択し、ＤＰＬＬ１５のリングオシレータにおける発振動作の同期信号として内部発振回路１２へ供給する。
【００２１】
セレクタ１４は、切り替え信号の状態に基づいて外部クロック信号または内部発振回路１２からのクロック信号を選択し、内部クロック信号として半導体装置の各内部回路へ供給する。
【００２２】
切り替え信号は２ビットの制御信号であり、切り替え信号の状態には、外部クロック信号をそのまま内部クロック信号として出力する第１の状態（以下、「状態Ａ」という。）、外部クロック信号をＤＰＬＬ１５の同期信号として用い内部発振回路１２の出力を内部クロック信号として出力する第２の状態（以下、「状態Ｂ」という。）、および内部発振回路１２の出力を同期信号としてフィードバックして内部クロック信号を生成し出力する第３の状態（以下、「状態Ｃ」という。）がある。
【００２３】
状態Ａでは、切り替え信号は、セレクタ１３で第１の入力（外部クロック信号）を選択し、セレクタ１４で第１の入力（外部クロック信号）を選択する。
【００２４】
状態Ｂでは、切り替え信号は、セレクタ１３で第１の入力（外部クロック信号）を選択し、セレクタ１４で第２の入力（内部発振回路１２からのクロック信号）を選択する。
【００２５】
状態Ｃでは、切り替え信号は、セレクタ１３で第２の入力（内部発振回路１２からのクロック信号）を選択し、セレクタ１４で第２の入力（内部発振回路１２からのクロック信号）を選択する。
【００２６】
図１に示した(１)〜(３)は、切り替え信号および発振停止信号により制御される半導体装置の動作状態（詳細は、図２を用いて後述する。）におけるクロック信号の主な経路を表している。
【００２７】
次に、上述した構成を持つ半導体装置の動作について説明する。  
図２は、本発明の実施例に係わる半導体装置の動作を示す波形図である。ここでは、主に、外部発振回路１７の制御および内部発振回路１２との切り替えにかかわる部分を示した。
【００２８】
本発明の実施例に係わる半導体装置の動作は、切り替え信号および発振停止信号により制御される３つの動作状態を備えている。図２は、これら３つの動作状態が第１の動作状態→第２の動作状態→第３の動作状態→第２の動作状態→第１の動作状態と変化する場合の一例を示している。
【００２９】
図２に示した“クロック信号経路”は、各動作状態において、内部クロック信号が生成される主な経路を図１に示した記号（(１)〜(３)）で表したものである。また、図２に示した“内部クロック信号の偏差”は、生成される内部クロック信号の相対的な周波数精度を表している。
【００３０】
第１の動作状態では、図２に示したように、切り替え信号は状態Ａであり、クロック信号の経路は(１)となっている。また、発振停止信号は“Ｈ”であり、外部発振回路１７は発振動作をしている。
【００３１】
これにより、水晶振動子１８により生成された外部クロック信号が(１)の経路を経てセレクタ１４で選択され、そのまま内部クロック信号として出力されている。このため、半導体装置の各内部回路へ供給される内部クロック信号の偏差は相対的に小さく、高い周波数精度が確保される。
【００３２】
第２の動作状態では、図２に示したように、切り替え信号は状態Ｂであり、クロック信号の経路は(２)となっている。また、発振停止信号は“Ｈ”であり、外部発振回路１７は発振動作をしている。
【００３３】
これにより、水晶振動子１８により生成された外部クロック信号が(２)の経路を経てセレクタ１３で選択され、内部発振回路１２におけるＤＰＬＬ１５の同期信号として用いられている。外部クロック信号を同期信号として用いることで、内部発振回路１２で生成される内部クロック信号の偏差は中程度に確保される。
【００３４】
第３の動作状態では、図２に示したように、切り替え信号は状態Ｃであり、クロック信号の経路は(３)となっている。これにより、内部発振回路１２で生成されたクロック信号が(３)の経路を経てセレクタ１３で選択され、内部発振回路１２におけるＤＰＬＬ１５の同期信号として用いられている。
【００３５】
また、発振停止信号は“Ｌ”であり、外部発振回路１７は発振停止している。このため、第３の動作状態では、外付けの外部発振回路１７での消費電流は抑制されるが、生成される内部クロック信号の偏差は相対的に大きくなる。
【００３６】
このように、本発明の実施例に係わる半導体装置は、切り替え信号および発振停止信号により制御される３つの動作状態を備えており、システムが要求するクロック信号の周波数精度および消費電流の仕様に基づいて、それぞれを柔軟に選択することができる。
【００３７】
上記実施例によれば、外部発振回路１７の発振動作が制御回路１１によって制御され、外部から供給されたクロック信号と内部で生成したクロック信号を必要に応じて切り替え信号で選択することができるので、高い周波数精度を必要とする応用システムと低消費電流を必要とする応用システムの両方に１つの製品で対応することができる。
【００３８】
上述の実施例では、制御回路１１はＮＡＮＤ回路１９により構成されるとしたが、本発明はこれに限られるものではなく、発振停止信号に応じて外部発振回路１７の発振動作を停止させるロジックを備えていればよい。
【００３９】
また、上述の実施例では、外部発振回路１７は水晶振動子１８を用いるとしたが、本発明はこれに限られるものではなく、例えば、温度補償機構を備えた発振回路など、半導体装置内部に形成される内部発振回路１２より相対的に高い周波数精度を有する外付けの発振回路であれば、適用することが可能である。
【００４０】
さらに、上述の実施例では、内部発振回路１２は、ＤＰＬＬ１５および分周回路１６により構成されるとしたが、本発明はこれに限られるものではなく、位相同期型の発振回路であれば、原理的に適用可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施例に係わる半導体装置を示す回路ブロック図。
【図２】本発明の実施例に係わる半導体装置の動作を示す波形図。
【符号の説明】
【００４２】
１１  制御回路
１２  内部発振回路
１３、１４  セレクタ
１５  ＤＰＬＬ
１６  分周回路
１７  外部発振回路
１８  水晶振動子
１９  ＮＡＮＤ回路
【図１】
2008072383.tif 000003
【図２】
2008072383.tif 000004