(57)【要約】【課題】  成膜された真性酸化亜鉛からなる半導体薄膜形成用膜をその上にパターン形成された保護膜７をマスクとしてエッチングして、保護膜７下に半導体薄膜６を形成し、保護膜７をそのまま残すトップゲート構造の薄膜トランジスタの製造方法において、保護膜７下に形成された半導体薄膜６にサイドエッチングが生じ、保護膜７の周辺部がひさし（７ｂ）状となっても、最終的な保護膜７の周辺部下に空洞が生じないようにする。【解決手段】  保護膜７の上面に、半導体薄膜６の端面と同一形状の端面を有するレジスト膜１２を形成する。次に、レジスト膜１２をマスクとして保護膜７の周辺部のひさし７ｂをエッチングして除去する。【選択図】  図６
2008028141.tif 000002
【特許請求の範囲】
【請求項１】
成膜された半導体薄膜形成用膜上にパターン形成された保護膜をマスクとして前記半導体薄膜形成用膜をエッチングし、前記保護膜下にサイドエッチング部を有する半導体薄膜を形成する工程と、
前記保護膜上に前記半導体薄膜の端面と同一形状または当該端面よりも内側に位置する端面を有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとして前記保護膜をエッチングする工程と、
前記レジスト膜を剥離する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
成膜された半導体薄膜形成用膜上の全体に保護膜形成用膜および前記半導体薄膜形成用膜と同一の材料からなる犠牲膜形成用膜を連続して成膜する工程と、
前記犠牲膜形成用膜上にレジスト膜をパターン形成する工程と、
前記レジスト膜をマスクとして前記犠牲膜形成用膜をエッチングし、前記レジスト膜下にサイドエッチング部を有する犠牲膜を形成する工程と、
前記レジスト膜をマスクとして前記保護膜形成用膜をエッチングして、前記レジスト膜下に保護膜を形成する工程と、
前記保護膜をマスクとして前記半導体薄膜形成用膜をエッチングし、前記保護膜下にサイドエッチング部を有する半導体薄膜を形成し、且つ、前記レジスト膜下の前記犠牲膜をさらにサイドエッチングする工程と、
前記レジスト膜を剥離する工程と、
前記犠牲膜をマスクとして前記保護膜をエッチングする工程と、
前記犠牲膜をエッチングして除去し、且つ、前記保護膜下以外の領域における前記半導体薄膜の少なくとも一部をエッチングして除去する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の発明において、前記半導体薄膜形成用膜は真性酸化亜鉛によって形成することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の発明において、前記半導体薄膜形成用膜を成膜する前に、絶縁基板上にソース・ドレイン電極を形成し、少なくとも前記ソース・ドレイン電極上にオーミックコンタクト層を形成し、この後、少なくとも前記オーミックコンタクト層を含む前記絶縁基板上に前記半導体薄膜形成用膜を成膜することを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の発明において、前記オーミックコンタクト層はＩＴＯによって形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項４に記載の発明において、さらに、前記保護膜を覆う絶縁膜を成膜する工程と、前記半導体薄膜上における前記絶縁膜上にゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は薄膜トランジスタ等の半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の薄膜トランジスタには、絶縁基板の上面にゲート電極が設けられ、ゲート電極を含む絶縁基板の上面にゲート絶縁膜が設けられ、ゲート電極上におけるゲート絶縁膜の上面に真性酸化亜鉛（ＺｎＯ）からなる半導体薄膜が設けられ、半導体薄膜の上面両側にｎ型酸化亜鉛からなるオーミックコンタクト層が設けられ、各オーミックコンタクト層の上面にソース・ドレイン電極が設けられたものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００３−３７２６８号公報
【０００４】
ところで、薄膜トランジスタには、上記従来の薄膜トランジスタのようなボトムゲート型のほかに、トップゲート型のものがある。トップゲート型の薄膜トランジスタでは、真性酸化亜鉛からなる半導体薄膜をゲート絶縁膜で覆い、半導体薄膜上におけるゲート絶縁膜上にゲート電極が設けられた構造となる。
【０００５】
しかるに、酸化亜鉛は酸にもアルカリにも溶けやすく、エッチング耐性が極めて低いため、デバイスエリアに真性酸化亜鉛からなる半導体薄膜を加工精度良く形成するのが困難である。そこで、成膜された真性酸化亜鉛からなる半導体薄膜形成用膜上に保護膜をパターン形成し、保護膜をマスクとして半導体薄膜形成用膜をエッチングして、保護膜下に半導体薄膜を形成し、保護膜をそのまま残し、保護膜を絶縁膜で覆い、半導体薄膜上における絶縁膜上にゲート電極を形成する方法が考えられている。この場合、保護膜と絶縁膜とによってゲート絶縁膜が形成される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記製造方法では、例えば図５を参照して説明すると、保護膜７下に形成される半導体薄膜６に比較的大きなサイドエッチングが生じ、保護膜７の周辺部がひさし状となり、保護膜７を絶縁膜で覆うと、保護膜７の周辺部のひさし下に空洞が生じ、絶縁膜の堆積不足でカバレッジの悪い部分から薬液が空洞の部分に染み込み、真性酸化亜鉛からなる半導体薄膜６が溶けることがあるということが分かった。
【０００７】
そこで、この発明は、保護膜の周辺部下に空洞が生じないようにすることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１に記載の発明は、成膜された半導体薄膜形成用膜上にパターン形成された保護膜をマスクとして前記半導体薄膜形成用膜をエッチングし、前記保護膜下にサイドエッチング部を有する半導体薄膜を形成する工程と、前記保護膜上に前記半導体薄膜の端面と同一形状または当該端面よりも内側に位置する端面を有するレジスト膜を形成する工程と、前記レジスト膜をマスクとして前記保護膜をエッチングする工程と、前記レジスト膜を剥離する工程と、を有することを特徴とするものである。
請求項２に記載の発明は、成膜された半導体薄膜形成用膜上の全体に保護膜形成用膜および前記半導体薄膜形成用膜と同一の材料からなる犠牲膜形成用膜を連続して成膜する工程と、前記犠牲膜形成用膜上にレジスト膜をパターン形成する工程と、前記レジスト膜をマスクとして前記犠牲膜形成用膜をエッチングし、前記レジスト膜下にサイドエッチング部を有する犠牲膜を形成する工程と、前記レジスト膜をマスクとして前記保護膜形成用膜をエッチングして、前記レジスト膜下に保護膜を形成する工程と、前記保護膜をマスクとして前記半導体薄膜形成用膜をエッチングし、前記保護膜下にサイドエッチング部を有する半導体薄膜を形成し、且つ、前記レジスト膜下の前記犠牲膜をさらにサイドエッチングする工程と、前記レジスト膜を剥離する工程と、前記犠牲膜をマスクとして前記保護膜をエッチングする工程と、前記犠牲膜をエッチングして除去し、且つ、前記保護膜下以外の領域における前記半導体薄膜の少なくとも一部をエッチングして除去する工程と、を有することを特徴とするものである。
【発明の効果】
【０００９】
この発明によれば、保護膜を一応形成した後に、レジスト膜あるいは犠牲膜をマスクとして保護膜をエッチングしているので、当初の保護膜の周辺部がひさし状となっても、この保護膜の周辺部のひさしを少なくともエッチングして除去することにより、最終的な保護膜の周辺部下に空洞が生じないようにすることができる。
【発明を実施するための最良の形態】
【００１０】
（第１実施形態）
図１はこの発明の第１実施形態としての製造方法により製造された薄膜トランジスタの一例の断面図を示す。この薄膜トランジスタでは、ガラス基板（絶縁基板）１の上面の各所定の箇所に設けられたアルミニウム、クロム、ＩＴＯ等からなるソース・ドレイン電極２、３を備えている。ソース・ドレイン電極２、３の各上面およびその各近傍のガラス基板１の上面にはＩＴＯからなるオーミックコンタクト層４、５が設けられている。
【００１１】
２つのオーミックコンタクト層４、５の相対向する部分の各上面およびその間のガラス基板１の上面には真性酸化亜鉛からなる半導体薄膜６が設けられている。ここで、酸化亜鉛とは、ＺｎＯのみならず、ＺｎＯの他、Ｍｇ、Ｃｄ等を含むＺｎＯ系全体を意味するものである。半導体薄膜６の上面全体には窒化シリコンからなる保護膜７が設けられている。
【００１２】
保護膜７およびオーミックコンタクト層４、５等を含むガラス基板１の上面には窒化シリコン等からなる絶縁膜８が設けられている。保護膜７すなわち半導体薄膜６上における絶縁膜８の上面の所定の箇所にはアルミニウム、クロム、ＩＴＯ等からなるゲート電極９が設けられている。ここで、この薄膜トランジスタのゲート絶縁膜は、保護膜７および絶縁膜８によって形成されている。
【００１３】
次に、この薄膜トランジスタの製造方法の一例について説明する。まず、図２に示すように、ガラス基板１の上面の各所定の箇所に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース・ドレイン電極２、３を形成する。次に、ソース・ドレイン電極２、３の各上面およびその各近傍のガラス基板１の上面に、スパッタ法により成膜されたＩＴＯ膜をフォトリソグラフィ法によりパターニングすることにより、オーミックコンタクト層４、５を形成する。
【００１４】
次に、図３に示すように、オーミックコンタクト層４、５等を含むガラス基板１の上面に、プラズマＣＶＤ法により、真性酸化亜鉛からなる半導体薄膜形成用膜６ａおよび窒化シリコンからなる保護膜形成用膜７ａを連続して成膜する。次に、保護膜形成用膜７ａの上面の所定の箇所に、フォトリソグラフィ法により、レジスト膜１１を形成する。この場合、レジスト膜１１の平面サイズは、図１に示す保護膜７の平面サイズよりもある程度大きくなっている。
【００１５】
次に、レジスト膜１１をマスクとして保護膜形成用膜７ａをエッチングすると、図４に示すように、レジスト膜１１下に保護膜７が形成される。この場合、レジスト膜１１下以外の領域における半導体薄膜形成用膜６ａの表面が露出される。そこで、窒化シリコンからなる保護膜形成用膜７ａのエッチング方法としては、保護膜形成用膜７ａのエッチング速度は速いが、真性酸化亜鉛からなる半導体薄膜形成用膜６ａをなるべく侵さないようにするために、六フッ化イオウ（ＳＦ6）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。また、この状態では、保護膜７の平面サイズは、図１に示す保護膜７の平面サイズよりもある程度大きくなっている。
【００１６】
次に、レジスト膜１１をレジスト剥離液を用いて剥離する。この場合、保護膜７下以外の領域における半導体薄膜形成用膜６ａの表面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。すなわち、保護膜７下の半導体薄膜形成用膜６ａは保護膜７によって保護されている。なお、この場合のレジスト剥離液として、後述する酸性もアルカリ性も呈さないものを用いてもよい。
【００１７】
次に、保護膜７をマスクとして半導体薄膜形成用膜６ａをエッチングすると、図５に示すように、保護膜７下に半導体薄膜６が形成される。このとき、保護膜７下に形成された半導体薄膜６にサイドエッチングが生じ、保護膜７の周辺部がひさし（７ｂ）状となる。この状態における半導体薄膜６の平面サイズは、図１に示す半導体薄膜６の平面サイズと同じである。なお、この場合のエッチングについては後で詳述する。
【００１８】
ここで、保護膜７は、マスクとして機能するほかに、ゲート絶縁膜の一部としても機能するので、耐薬品性だけでなく、ゲート絶縁膜として好適な性質を持つことが求められる。そこで、保護膜７の材料としては、窒化シリコンの他に、酸化シリコン、酸窒化シリコン等が好ましい。
【００１９】
次に、図６に示すように、保護膜７の上面の所定の箇所に、フォトリソグラフィ法により、半導体薄膜６の端面と同一形状の端面を有するレジスト膜１２を形成する。すなわち、ひさし７ｂ以外の部分における保護膜７の上面に、半導体薄膜６の平面サイズと同一の平面サイズのレジスト膜１２を形成する。
【００２０】
次に、レジスト膜１２をマスクとして保護膜７をエッチングすると、保護膜７の周辺部のひさし７ｂが除去され、図７に示すようになる。この状態では、保護膜７の端面は半導体薄膜６の端面と同一形状となる。すなわち、半導体薄膜６の上面全体に保護膜７が形成されている。この場合のエッチング方法としては、六フッ化イオウ（ＳＦ6）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。
【００２１】
次に、レジスト膜１２をレジスト剥離液を用いて剥離する。ここで、レジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いても、レジスト剥離を良好に行えることは、発明者において確認されている。
【００２２】
そして、このレジスト剥離液により真性酸化亜鉛からなる半導体薄膜６の周側面がエッチングされるが、その場合のサイドエッチング量はそれ程大きくなく、ほとんど無視することができる。したがって、この状態では、半導体薄膜６の上面全体に保護膜７が形成されており、保護膜７の周辺部にひさしは無い。
【００２３】
次に、図１に示すように、保護膜７およびオーミックコンタクト層４、５等を含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなる絶縁膜８を成膜する。この場合、保護膜７の周辺部にひさしは無いので、保護膜７の周辺部下に空洞が形成されることもない。次に、半導体薄膜６上における絶縁膜８の上面の所定の箇所に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極９を形成する。かくして、図１に示す薄膜トランジスタが得られる。
【００２４】
このようにして得られた薄膜トランジスタでは、保護膜７の周辺部下に空洞が形成されていないので、絶縁膜８の堆積不足でカバレッジが悪くなることはなく、素子の信頼性を損なわないようにすることができる。なお、絶縁膜８の膜厚は、半導体薄膜６と保護膜７との合計膜厚以上とすれば、保護膜７の周端部に対する絶縁膜８のカバレッジを良くすることができる。また、保護膜７の周辺部下に空洞が無いため、保護膜７の周辺部下がゲート電界がかかる位置であっても、当該部分で絶縁破壊が生じないようにすることができる。
【００２５】
ここで、図５に示すエッチングについて説明する。上述の如く、保護膜７の周辺部のひさし７ｂは後の工程で除去され、且つ、半導体薄膜６にそれ以上のサイドエッチングが生じることはない。したがって、図５に示す状態における半導体薄膜６のサイドエッチング量が比較的大きくても、その平面サイズが所期の平面サイズであれば、別に問題はない。この結果、この場合のエッチング液としては、半導体薄膜６のサイドエッチング量が比較的大きくなってしまう希酸を用いても構わない。
【００２６】
しかし、半導体薄膜６のサイドエッチング量は小さい方が好ましい。そこで、この場合のエッチング液としては、アルカリ水溶液を用いる。例えば、水酸化ナトリウム（ＮａＯＨ）３０ｗｔ％未満水溶液、好ましくは２〜１０ｗｔ％水溶液を用いる。エッチング液の温度は、５〜４０℃、好ましくは室温（２２〜２３℃）とする。そして、エッチング液として水酸化ナトリウム（ＮａＯＨ）５ｗｔ％水溶液（温度は室温（２２〜２３℃））を用いたところ、エッチング速度は約８０ｎｍ／分であった。
【００２７】
ところで、上記第１実施形態では、図６に示すように、保護膜７の上面の所定の箇所に、半導体薄膜６の端面と同一形状の端面を有するレジスト膜１２を形成している。すなわち、半導体薄膜６のサイドエッチング量が一定であると仮定し、これに応じた平面サシズのレジスト膜１２を形成している。したがって、半導体薄膜６の実際のサイドエッチング量が変化した場合には、レジスト膜１２の平面サイズに過不足が発生してしまう。
【００２８】
また、レジスト膜１２の形成と図４に示すレジスト膜１１の形成とは別々の工程であるので、露光時のアライメント誤差が発生するおそれがある。例えば、図６において、露光時のアライメントが右側にずれ、レジスト膜１２の右端面が保護膜７のひさし７ｂの右端面と一致した場合には、保護膜７の右側のひさし７ｂが残ってしまう。そこで、次に、以上のような不都合を解消することができるこの発明の第２実施形態について説明する。
【００２９】
（第２実施形態）
この第２実施形態で製造される薄膜トランジスタの構造は図１に示す場合と同じである。さて、この第２実施形態では、図２に示す工程後に、図８に示すように、オーミックコンタクト層４、５等を含むガラス基板１の上面に、プラズマＣＶＤ法により、真性酸化亜鉛からなる半導体薄膜形成用膜６ａ、窒化シリコンからなる保護膜形成用膜７ａおよび犠牲膜形成用膜２１ａを連続して成膜する。犠牲膜形成用膜２１ａは半導体薄膜形成用膜６ａと同一の材料によって形成する。犠牲膜形成用膜２１ａの膜厚は半導体薄膜形成用膜６ａの膜厚と同じかそれ未満とする。
【００３０】
次に、犠牲膜形成用膜２１ａの上面の所定の箇所に、フォトリソグラフィ法により、レジスト膜２２を形成する。この場合、レジスト膜２２の平面サイズは、図３に示すレジスト膜１１の平面サイズよりもある程度大きくなっている。次に、レジスト膜２２をマスクとして犠牲膜形成用膜２１ａをエッチングすると、図９に示すように、レジスト膜２２下に犠牲膜２１が形成される。この場合、エッチング液としては、レジスト膜２２を侵さないようにするために、酸系を用いた方が好ましい。そして、この状態では、犠牲膜２１にある程度のサイドエッチングが生じている。
【００３１】
次に、レジスト膜２２をマスクとして保護膜形成用膜７ａをエッチングすると、図１０に示すように、レジスト膜２２下に保護膜７が形成される。この場合、レジスト膜２２下以外の領域における半導体薄膜形成用膜６ａの表面が露出されるため、窒化シリコンからなる保護膜形成用膜７ａのエッチング方法としては、六フッ化イオウ（ＳＦ6）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。また、ドライエッチングは異方性であるため、犠牲膜２１にサイドエッチングはほとんど生じない。
【００３２】
次に、保護膜７をマスクとして半導体薄膜形成用膜６ａをエッチングすると、図１１に示すように、保護膜７下に半導体薄膜６が形成される。このとき、保護膜７下に形成された半導体薄膜６にサイドエッチングが生じ、保護膜７の周辺部がひさし（７ｂ）状となる。この状態における半導体薄膜６の平面サイズは、図１に示す半導体薄膜６の平面サイズよりもある程度大きくなっている。
【００３３】
また、このとき、半導体薄膜形成用膜６ａと同一の材料からなる犠牲膜２１がさらにサイドエッチングされ、サイドエッチング量がある程度増大する。犠牲膜２１のサイドエッチングの増大量は、半導体薄膜６のサイドエッチング量（ひさし７ｂの奥行）と同じであり、半導体薄膜６のサイドエッチング量が変化すれば、それに応じて変化する。この状態における犠牲膜２１の平面サイズは、図１に示す半導体薄膜６の平面サイズと同じである。
【００３４】
次に、レジスト膜２２をレジスト剥離液を用いて剥離する。この場合のレジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いる。次に、犠牲膜２１をマスクとして保護膜７をエッチングすると、保護膜７のひさし７ｂを含む周辺部が除去され、図１２に示すようになる。この場合、犠牲膜２１の位置は、図９に示す工程でほとんど決まっているため、アライメントずれが生じることはない。
【００３５】
この状態では、保護膜７の端面は半導体薄膜６の端面よりも内側に位置している。この場合のエッチング方法としては、六フッ化イオウ（ＳＦ6）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。このようなドライエッチングであると、犠牲膜２１はほとんど侵されず、また保護膜７下以外の領域における半導体薄膜６もほとんど侵されることはない。
【００３６】
次に、犠牲膜２１をエッチングして除去し、同時に、保護膜７下以外の領域における、犠牲膜２１と同一の材料からなる半導体薄膜６をエッチングして除去すると、図１３に示すようになる。この状態では、半導体薄膜６の端面は保護膜７の端面と同一形状となる。すなわち、半導体薄膜６の上面全体に保護膜７が形成されている。
【００３７】
この場合のエッチング液としては、サイドエッチングが大きくなってしまう希酸を用いてもよいが、サイドエッチングを小さくすることができる上記水酸化ナトリウム水溶液を用いる方が好ましい。以下、図１に示すように、絶縁膜８を成膜し、ゲート電極９を形成すると、図１に示す薄膜トランジスタが得られる。
【００３８】
ところで、図１２に示す状態において、エッチング液を用いたウェットエッチングは等方性であるため、犠牲膜２１をエッチングしている間、保護膜７下以外の領域における半導体薄膜６もエッチングされる。この場合、保護膜７下以外の領域における半導体薄膜６をエッチングし終えた時点で、犠牲膜２１のエッチングが終了していない場合には、半導体薄膜６にサイドエッチングが生じてしまい、好ましくない。
【００３９】
そこで、上述の如く、犠牲膜形成用膜２１ａの膜厚は半導体薄膜形成用膜６ａの膜厚と同じかそれ未満とすると、半導体薄膜６にサイドエッチングが生じないようすることができる。なお、犠牲膜２１を完全に除去した状態において、半導体薄膜６が保護膜７から食み出ていても、この食み出た部分下に空洞が形成されることはなく、また薄膜トランジスタの特性に影響を与えることもないので、問題はない。
【００４０】
（第３実施形態）
図１４はこの発明の第３実施形態としての製造方法により製造された薄膜トランジスタの一例の断面図を示す。この薄膜トランジスタにおいて、図１に示す薄膜トランジスタと異なる点は、保護膜７の平面サイズを半導体薄膜６の平面サイズよりもある程度小さくした点である。
【００４１】
この場合の製造方法の一例について説明すると、図５に示す工程後に、図１５に示すように、保護膜７の上面の所定の箇所に、半導体薄膜６の平面サイズよりもある程度小さい平面サイズのレジスト膜１２を形成する。次に、レジスト膜１２をマスクとして保護膜７をエッチングすると、図１６に示すように、レジスト膜１２下に、半導体薄膜６の平面サイズよりもある程度小さい平面サイズの保護膜７が形成される。
【００４２】
次に、レジスト膜１２を剥離する。次に、図１４に示すように、絶縁膜８を成膜し、ゲート電極９を形成すると、図１４に示す薄膜トランジスタが得られる。このようにして得られた薄膜トランジスタでも、犠牲膜７の周辺部下に空洞が形成されないようにすることができる。また、完成した状態における薄膜トランジスタでは、保護膜７はゲート絶縁膜の一部となるので、その平面サイズが半導体薄膜６の平面サイズよりもある程度小さくても、問題はない。
【図面の簡単な説明】
【００４３】
【図１】この発明の第１実施形態としての製造方法により製造された薄膜トランジスタの一例の断面図。
【図２】図１に示す薄膜トランジスタを製造する際の当初の工程の断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】この発明の第２実施形態としての製造方法により図１に示す薄膜トランジスタを製造する際の所定の工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】この発明の第３実施形態としての製造方法により製造された薄膜トランジスタの一例の断面図。
【図１５】図１４に示す薄膜トランジスタを製造する際の所定の工程の断面図。
【図１６】図１５に続く工程の断面図。
【符号の説明】
【００４４】
１  ガラス基板
２、３  ソース・ドレイン電極
４、５  オーミックコンタクト層
６  半導体薄膜
７  保護膜
８  絶縁膜
９  ゲート電極
６ａ  半導体薄膜形成用膜
７ａ  保護膜形成用膜
７ｂ  ひさし
１１、１２  レジスト膜
２１  犠牲膜
２１ａ  犠牲膜形成用膜
２２  レジスト膜
【図１】
2008028141.tif 000003
【図２】
2008028141.tif 000004
【図３】
2008028141.tif 000005
【図４】
2008028141.tif 000006
【図５】
2008028141.tif 000007
【図６】
2008028141.tif 000008
【図７】
2008028141.tif 000009
【図８】
2008028141.tif 000010
【図９】
2008028141.tif 000011
【図１０】
2008028141.tif 000012
【図１１】
2008028141.tif 000013
【図１２】
2008028141.tif 000014
【図１３】
2008028141.tif 000015
【図１４】
2008028141.tif 000016
【図１５】
2008028141.tif 000017
【図１６】
2008028141.tif 000018