(57)【要約】【課題】チタン酸化物を用い、構造が単純でフォーミング過程を必要とせず、バイポーラ型のＩ−Ｖ特性を示す可変抵抗素子および抵抗変化型の不揮発性メモリ素子を提供する。【解決手段】可変抵抗体５は原子価が三価以下の元素がドープされたチタン酸化物によって形成され、可変抵抗体５の電極４，６間の電気抵抗が電極４，６への電圧の印加によって変化する特性を有することを特徴とする。【選択図】図１
2008243913.tif 000002
【特許請求の範囲】
【請求項１】
電極間に可変抵抗体が挟持された可変抵抗素子において、
前記可変抵抗体は原子価が三価以下の元素がドープされたチタン酸化物によって形成され、前記可変抵抗体の前記電極間の電気抵抗が前記電極への電圧の印加によって変化する特性を有することを特徴とする可変抵抗素子。
【請求項２】
前記電極と前記可変抵抗体とが交互に複数積層されていることを特徴とする請求項１記載の可変抵抗素子。
【請求項３】
前記元素がイットリウムであることを特徴とする請求項１または請求項２に記載の可変抵抗素子。
【請求項４】
前記電極が金または白金によって形成されていることを特徴とする請求項１ないし請求項３のいずれかに記載の可変抵抗素子。
【請求項５】
前記電極は金によって形成された第一電極と白金によって形成された第二電極とを備え、前記第一電極と前記第二電極との間に前記可変抵抗体が挟持されていることを特徴とする請求項１ないし請求項３のいずれかに記載の可変抵抗素子。
【請求項６】
請求項１ないし請求項５のいずれかに記載の可変抵抗素子を備えたことを特徴とするメモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、可変抵抗素子およびメモリ素子に関するものである。
【背景技術】
【０００２】
従来から、電極間に挟持された素子の抵抗値を変化させて情報を記録する抵抗変化型不揮発性メモリが知られている。この抵抗変化型不揮発性メモリでは、パルス電圧の印加によって素子の抵抗値が可逆的に大きく変化し、その抵抗状態の保持とスイッチングが可能となっている。このような抵抗変化スイッチング効果は、電圧−電流（Ｉ−Ｖ）特性からバイポーラ型とノンポーラ型の二種類の動作モードに大別される（例えば、非特許文献１参照）。
バイポーラ型の特性を示すＰＣＭＯ等のペロブスカイト型複合酸化物は、構成元素が多く、構造が複雑で製造が困難であり、人体に有毒である場合がある。このため、可変抵抗素子として、ノンポーラ型の特性を示すＴｉＯ２等のチタン酸化物を用いたものが開示されている（例えば、非特許文献２参照）。
ＴｉＯ２等のチタン酸化物は地殻中に豊富に存在するため、材料の入手が容易であるという利点がある。また、人体に無害で環境へ与える影響も少ない。また、ペロブスカイト型複合酸化物と比較して構成元素が少なく、構造が単純で製造が容易である。
【非特許文献１】澤  彰仁、「遷移金属酸化物による抵抗変化型不揮発性メモリー（ＲｅＲＡＭ）」、応用物理、２００６、第７５巻、第９号、ｐ．１１０９−１１１４
【非特許文献２】K. Kinoshita, T. Tamura, H. Aso, H. Noshiro, C. Yoshida, M. Aoki, Y. Sugiyama and H. Tanaka, Proc. IEEE Non-Volatile Semiconductor Memory Workshop, Monterey, 2006, p.84
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来のチタン酸化物を用いた抵抗変化型不揮発メモリでは、上述の抵抗変化スイッチング効果を発現させるために、絶縁性の高い酸化物膜に絶縁破壊前駆現象的なフォーミング過程を必要とするという課題がある。高電圧を印加するフォーミング過程を必要とすることで、製造工程が複雑になり生産性が低下するだけでなく、歩留まりも低下するという問題がある。
また、チタン窒化物と電極との間にチタン酸化物の薄膜を形成することでフォーミング過程を省略し、バイポーラ型のＩ−Ｖ特性を示す可変抵抗素子を得られることが知られているが、素子の構造が複雑化し、製造が困難になるという課題がある。
【０００４】
そこで、この発明は、チタン酸化物を用い、構造が単純でフォーミング過程を必要とせず、バイポーラ型のＩ−Ｖ特性を示す可変抵抗素子および抵抗変化型の不揮発性メモリ素子を提供するものである。
【課題を解決するための手段】
【０００５】
上記の課題を解決するために、本発明は、電極間に可変抵抗体が挟持された可変抵抗素子において、前記可変抵抗体は原子価が三価以下の元素がドープされたチタン酸化物によって形成され、前記可変抵抗体の前記電極間の電気抵抗が前記電極への電圧の印加によって変化する特性を有することを特徴とする。
このように構成することで、原子価が四価のＴｉサイトを原子価が三価以下の元素で置換して、可変抵抗体における酸素欠損量とキャリア濃度を制御することができる。また、酸素欠損量とキャリア濃度を増加させた場合であっても、可変抵抗体の高抵抗状態での電極間の電気抵抗を高く維持し、可変抵抗体の低抵抗状態での電気抵抗との差を大きくすることができる。また、可変抵抗素子はバイポーラ型のＩ−Ｖ特性を示す。
したがって、可変抵抗体の酸素欠損量とキャリア濃度を制御して、可変抵抗素子に所望の抵抗変化スイッチング効果を発現させることができるので、可変抵抗体のフォーミング過程を省略することができる。これにより、可変抵抗素子の製造工程を簡略化して生産性を向上させると共に、歩留まりを向上させることができる。また、可変抵抗体の高抵抗状態と低抵抗状態の電気抵抗の差を大きくすることができるので、可変抵抗素子の性能および信頼性を向上させることができる。また、可変抵抗素子に新たな層を設ける必要がないので、可変抵抗素子の構造を単純化し、製造を容易にすることができる。
【０００６】
また、本発明の可変抵抗素子は、前記電極と前記可変抵抗体とが交互に複数積層されていることを特徴とする。
このように構成することで、従来二次元的に配置していた複数の可変抵抗素子を三次元的に複数積層して配置し、可変抵抗素子の設置に要する面積を縮小させることができる。したがって、小さい面積により多くの可変抵抗素子を集積化して配置することが可能となる。
【０００７】
また、本発明の可変抵抗素子は、前記元素がイットリウムであることを特徴とする。
このように構成することで、原子価が四価のＴｉサイトを三価のイットリウムで置換し、可変抵抗体において酸素欠損量とキャリア濃度を制御することができる。
【０００８】
また、本発明の可変抵抗素子は、前記電極が金または白金によって形成されていることを特徴とする。
このように構成することで、上述の可変抵抗素子に電圧を印加し、可変抵抗素子の電極間の抵抗値を変化させ、抵抗変化スイッチング効果を発現させることができる。
【０００９】
また、本発明の可変抵抗素子は、前記電極は金によって形成された第一電極と白金によって形成された第二電極とを備え、前記第一電極と前記第二電極との間に前記可変抵抗体が挟持されていることを特徴とする。
このように構成することで、上述の可変抵抗素子に電圧を印加し、可変抵抗素子の電極間の抵抗値を変化させ、抵抗変化スイッチング効果を発現させることができる。
【００１０】
また、本発明のメモリ素子は、上述の可変抵抗素子を備えたことを特徴とする。
このように構成することで、上述の可変抵抗素子の抵抗変化を利用して情報を記録することができる。したがって、上述の可変抵抗素子を備えたことで、構造が単純で、信頼性が高く、高集積化が可能な高性能のメモリ素子となる。加えて、メモリ素子の製造コストを低減させることができる。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、チタン酸化物を用い、構造が単純でフォーミング過程を必要とせず、バイポーラ型のＩ−Ｖ特性を示す可変抵抗素子および抵抗変化型の不揮発性メモリ素子を提供することができる。
【発明を実施するための最良の形態】
【００１２】
＜第一実施形態＞
次に、この発明の第一実施形態を図面に基づいて説明する。
図１に示すように、メモリ素子１は基板２上に可変抵抗素子３を備えて構成されている。基板２は、例えば、ガラス等によって形成されている。基板２上には、可変抵抗素子３の下部電極を構成する第一電極４が形成されている。第一電極４は、例えば、金（Ａｕ）によって形成されている。第一電極４上には、可変抵抗体５が形成されている。可変抵抗体５は、例えば、原子価が四価の二酸化チタン（ＴｉＯ２）に原子価が三価のイットリウム（Ｙ）をドープすることにより形成されている。ここで、可変抵抗体５中にドープされたＹの濃度は、例えば、約１０ａｔ％となっている。
【００１３】
可変抵抗体５上には、可変抵抗素子３の上部電極を構成する第二電極６がアイランド状に形成されている。第二電極６は第一電極４と同様に、例えば、金（Ａｕ）によって形成されている。第一電極４および第二電極６は、電圧パルスを供給するパルス発信器（不図示）に電気的に接続され、第一電極４および第二電極６間に任意の電圧パルスを印加可能に構成されている。また、図２に示すように、可変抵抗体５の結晶構造はアナターゼ型となっている。
【００１４】
次に、本実施形態の作用について説明する。
図１に示す第一電極４および第二電極６間に、パルス発信器により、例えば、１０Ｖ、５００μｓの正の電圧パルス、および−７Ｖ、５ｍｓの負の電圧パルスを交互に印加する。このとき、図３に示すように、可変抵抗体５の初期状態において測定した第一電極４および第二電極６間の電気抵抗は約６０００Ω以上であった。この可変抵抗体５に第一電極４および第二電極６によって＋５Ｖの正の電圧パルスを図中の矢印ＰＰで示すタイミングで印加したところ、可変抵抗体５の第一電極４および第二電極６間の電気抵抗は約１０００Ω以下に減少した。
【００１５】
次に、第一電極４および第二電極６間の電気抵抗が約１０００Ω以下に減少した可変抵抗体５に、−５Ｖの負の電圧パルスを図中の矢印ＮＰのタイミングで印加したところ、可変抵抗体５の電気抵抗は初期状態に近い値まで増加した。さらに、正の電圧パルスおよび負の電圧パルスをそれぞれ矢印ＰＰ、矢印ＮＰのタイミングで繰り返し印加したところ、正の電圧パルスの印加によって約１０００Ω以下の低抵抗状態ＬＲＳとなり、負の電圧パルスの印加によって約６０００Ω以上の高抵抗状態ＨＲＳに戻る抵抗変化スイッチング効果が確認された。
【００１６】
次に、高抵抗状態ＨＲＳである可変抵抗体５の第一電極４および第二電極６間の電圧を０Ｖから連続的に上昇させたところ、図４に示すように、約＋５Ｖの電圧で抵抗値が変化し、低抵抗状態ＬＲＳに移行した。次いで、低抵抗状態ＬＲＳに移行したところから、第一電極４および第二電極６間の電圧を連続的に下降させたところ、約−５Ｖの電圧で高抵抗状態ＨＲＳに移行した。このように、可変抵抗素子３は可変抵抗体５の第一電極４および第二電極６間の電気抵抗が、第一電極４および第二電極６間への一定値以上の電圧の印加によって変化し、バイポーラ型のＩ−Ｖ特性を示すことが確認された。
【００１７】
したがって、可変抵抗体５にイットリウム（Ｙ）をドープして酸素欠損量およびキャリア濃度を制御することで、可変抵抗素子３に所望の抵抗変化スイッチング効果を発現させることができ、可変抵抗体５のフォーミング過程を省略することができる。これにより、可変抵抗素子３の製造工程を簡略化して生産性を向上させると共に、歩留まりを向上させることができる。
【００１８】
また、可変抵抗体５の高抵抗状態での第一電極４および第二電極６間の電気抵抗を増加させ、高抵抗状態ＨＲＳにおける電気抵抗と、低抵抗状態ＬＲＳにおける電気抵抗との差を大きくし、可変抵抗素子３の性能および信頼性を向上させることができる。また、可変抵抗体５としてＴｉＯ２にＹをドープするだけでよく、新たに他の層等を設ける必要がないので、可変抵抗素子３の構造を単純化し、製造を容易にすることができる。
【００１９】
また、例えば、上述の可変抵抗素子３の高抵抗状態を「０」、低抵抗状態を「１」に対応させることで、可変抵抗素子３への電圧の印加によって、メモリ素子１にデジタル情報を不揮発的に記録することができる。したがって、上述の可変抵抗素子３を備えたことで、構造が単純で、信頼性が高く、高性能の抵抗変化型の不揮発性メモリ素子１となる。加えて、メモリ素子１の製造コストを低減させることができる。
【００２０】
次に、本実施形態のメモリ素子１の製造方法について説明する。ここでは、第一電極４および第二電極６に接続される配線等の形成については省略する。
図１に示すように、基板２上に、例えば、ターゲットしてＡｕを用いたスパッタリング法等により、第一電極４を形成する。次いで、ターゲットとしてイットリウムが約１０ａｔ％の濃度でドープされたＴｉＯ２を用いたスパッタリング法等により、第一電極４上に可変抵抗体５を形成する。次いで、可変抵抗体５を、例えば、フォトリソグラフィ法等によりパターニングする。次いで、可変抵抗体５上に、第一電極４と同様に第二電極６を形成し、可変抵抗体５と同様にパターニングする。
【００２１】
これにより、基板２上に可変抵抗素子３が形成され、可変抵抗素子３の第一電極４および第二電極６間には、ＴｉＯ２にイットリウムが約１０ａｔ％の濃度でドープされた可変抵抗体５が挟持された状態でメモリ素子１が形成される。したがって、例えば、ＣＭＯＳ等の通常の製造プロセスとの親和性が高い製造方法を用いてメモリ素子１を製造することができる。また、可変抵抗体５をスパッタリング法により形成する際に、ターゲットとしてイットリウムが約１０ａｔ％の濃度でドープされたＴｉＯ２を用いるだけでよく、絶縁破壊前駆的現象であるフォーミング過程等の特殊な工程を必要としない。したがって、本実施形態の製造方法によれば、高電圧を必要とするフォーミング過程を省略し、製造工程を簡略化してメモリ素子１の生産性を向上させ、製造コストを低減させることができる。
【００２２】
以上説明したように、本実施形態によれば、チタン酸化物を用い、構造が単純でフォーミング過程を必要せず、バイポーラ型のＩ−Ｖ特性を示す可変抵抗素子３およびメモリ素子１を提供することができる。
【００２３】
＜第二実施形態＞
次に、本発明の第二実施形態について、図１〜図３を援用し、図５を用いて説明する。本実施形態では、上述の第一実施形態で説明した第一電極４が白金（Ｐｔ）によって形成されている点で異なっている。その他の点は第一実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
【００２４】
図１に示すように、基板２上には可変抵抗素子３の下部電極を構成する第一電極４が、例えばＰｔによって形成されている。このように、第一電極４をＰｔ、第二電極６をＡｕによって形成することで、可変抵抗素子３は、図５に示すように、第一実施形態のＩ−Ｖ特性と同様にヒステリシスを示す。すなわち、上述の第一実施形態と同様に、可変抵抗素子３に電圧を印加し、可変抵抗素子３の第一電極４、第二電極６間の抵抗値を変化させ、抵抗変化スイッチング効果を発現させることができる。
【００２５】
したがって、本実施形態によれば、上述の第一実施形態と同様の効果を得ることができるだけでなく、Ａｕと比較して機械的強度に優れたＰｔによって第一電極４を形成することで、第一電極４の機械的強度を向上させ、可変抵抗素子３の耐久性を向上させることができる。
【００２６】
＜第三実施形態＞
次に、本発明の第三実施形態について、図３、図４を援用し、図６を用いて説明する。本実施形態では、上述の第一実施形態で説明した可変抵抗素子３が基板上に複数積層されている点で異なっている。その他の点は第一実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
【００２７】
図６に示すように、基板２上には第一実施形態と同様の第一電極４、可変抵抗体５、第二電極６が積層形成されている。第二電極６上には、再度、同様の可変抵抗体５が積層形成され、この可変抵抗体５上には、再度、第一電極４が積層形成されている。さらに、この第一電極４上には、再度、同様の可変抵抗体５が積層形成され、この可変抵抗体５上には、さらに第二電極６が積層形成されている。すなわち、第一電極４と第二電極６で可変抵抗体５を挟持するように、基板２上に可変抵抗素子３が複数積層して形成された状態となっている。
【００２８】
このように、可変抵抗素子３を複数積層して形成することで、従来、基板２上に二次元的に配置していた複数の可変抵抗素子３を三次元的に複数積層して配置し、可変抵抗素子３の設置に要する面積を縮小させることができる。したがって、基板２上により多くの可変抵抗素子３を集積化して配置することが可能となる。これにより、メモリ素子１０の小型大容量化を実現することができる。
【００２９】
尚、この発明は上述した実施形態に限られるものではなく、可変抵抗体として、ＴｉＯ２にイットリウム以外の三価以下の元素をドープしたものを用いてもよい。三価以下の元素としては、例えば、スカンジウム（Ｓｃ）、また、ランタノイド元素であるランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）、さらに、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）、ルビジウム（Ｒｂ）、セシウム（Ｃｓ）、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ)、ビスマス（Ｂｉ)、アンチモン（Ｓｂ）、ヒ素（Ａｓ）、リン（Ｐ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、テクネチウム（Ｔｃ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、銀（Ａｇ）、カドミウム（Ｃｄ）、タングステン（Ｗ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）、水銀（Ｈｇ）等を用いることができる。
【００３０】
また、上述の実施形態では、可変抵抗体中のイットリウムの濃度が約１０ａｔ％の場合について説明したが、イットリウムの濃度は、例えば、１ａｔ％以上かつ２０ａｔ％以下の範囲としてもよい。
【００３１】
また、可変抵抗素子の結晶構造は上述のアナターゼ型に限られず、例えば、ルチル型、アモルファス型であってもよい。また、可変抵抗素子の積層数は、上述の実施形態において説明した積層数に限定されない。また、第一電極および第二電極の双方を白金によって形成してもよい。これにより、金を用いた場合と比較して、第一電極および第二電極の機械的強度を向上させ、可変抵抗素子の耐久性をさらに向上させることができる。また、可変抵抗素子を複数積層する場合、金および白金をそれぞれ第一電極および第二電極として用いてもよいことはいうまでもない。
【図面の簡単な説明】
【００３２】
【図１】本発明の第一実施形態に係るメモリ素子の概略構成を示す断面図である。
【図２】本発明の第一実施形態に係る可変抵抗素子のＸ線回折を表す図である。
【図３】本発明の第一実施形態に係る可変抵抗素子の電気抵抗の変化を示す図である。
【図４】本発明の第一実施形態に係る可変抵抗素子の電流−電圧特性を示す図である。
【図５】本発明の第二実施形態に係る可変抵抗素子の電流−電圧特性を示す図である。
【図６】本発明の第三実施形態に係るメモリ素子の概略構成を示す断面図である。
【符号の説明】
【００３３】
１  メモリ素子
２  基板
３  可変抵抗素子
４  第一電極（電極）
５  可変抵抗体
６  第二電極（電極）
１０  メモリ素子
【図１】
2008243913.tif 000003
【図２】
2008243913.tif 000004
【図３】
2008243913.tif 000005
【図４】
2008243913.tif 000006
【図５】
2008243913.tif 000007
【図６】
2008243913.tif 000008