(57)【要約】【課題】  ラッチアップ破壊し難いＩＧＢＴを実現する。【解決手段】  セル領域には、アクティブトレンチ１０に隣接してダミートレンチ２３が形成されている。外周領域には、チャネルＰ領域６ａの表面下からＰ＋層１５が２層形成されており、その外側には、リサーフＰ層１６が形成されている。Ｐ＋層１５は、Ｎ−層５の内部に突き出ており、Ｐ＋層１５の周囲の電界を強くすることができるので、Ｐ＋層１５およびＮ−層５からなるＰＮ接合のツェナーダイオード構造部分の降伏電圧をセル領域の降伏電圧よりも下げることができる。また、Ｐ＋層１５、Ｎ−層５、ＦＳ層４およびＰ＋層３からなる部分が、ＰＮＰトランジスタ構造になっている。このため、ＩＧＢＴ１の降伏時、ＰＮＰトランジスタ構造部分がＰＮＰトランジスタの降伏特性によりセル領域よりも先に降伏を開始するため、ラッチアップ破壊し難いＩＧＢＴを実現することができる。【選択図】  図１
2008016763.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、
前記第１半導体層の裏面に形成されたコレクタ電極と、
前記第１半導体層の表面に形成された第２導電型の第２半導体層と、
前記第２半導体層の表面に形成された第１導電型の第３半導体層と、
前記第３半導体層に隣接する第２導電型の第４半導体層と、
第１絶縁層を介して前記第４半導体層に隣接するゲート電極と、
前記第３半導体層に隣接するエミッタ電極とを有する絶縁ゲート型バイポーラトランジスタにおいて、
絶縁ゲート型バイポーラトランジスタとして機能する領域をセル領域とし、前記セル領域の周囲を外周領域とした場合に、前記第３半導体層よりも不純物濃度が高濃度に設定されており、かつ、底部が前記第２半導体層の内部に達する第１導電型の高濃度領域が、前記外周領域の前記第３半導体層の表面下に形成されていることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項２】
前記外周領域には、前記エミッタ電極と電気的に接続された接続電極が形成されており、
前記セル領域の方を内側とし、前記外周領域の方を外側とした場合に、前記第３半導体層よりも不純物濃度が低濃度に設定された第１導電型の低濃度領域が、前記高濃度領域の外側における前記第２半導体層の表面下に形成されており、かつ、前記低濃度領域の内側の端部が第２絶縁層を介して前記接続電極の下方に位置するとともに、前記低濃度領域の内側の端部が前記第３半導体層とオーバーラップしていることを特徴とする請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項３】
前記第３半導体層の表面から前記第２半導体層の内部にかけてトレンチが形成されており、
前記ゲート電極が前記第１絶縁層を介して内部に形成され、前記セル領域の動作に関与するトレンチをアクティブトレンチとした場合に、前記動作に関与しないダミートレンチが前記アクティブトレンチに隣接して配置されていることを特徴とする請求項１または請求項２に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項４】
複数の前記高濃度領域が前記外周領域の前記第３半導体層の表面下に並設されていることを特徴とする請求項１ないし請求項３のいずれか１つに記載の絶縁ゲート型バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、絶縁ゲート型バイポーラトランジスタに関する。
【背景技術】
【０００２】
従来、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴという）として図５に示すものが知られている。図５は、従来のトレンチゲート構造のＩＧＢＴの縦断面図を一部省略して示す図である。図５に示すＩＧＢＴは、Ｎ−層５の裏面よりフィールドストップ層（以下、ＦＳ層という）４と、このＦＳ層４よりも不純物濃度が高いＰ＋層３とが形成される。Ｎ−層５の表面には、Ｐ型のチャネルＰ領域６が形成されており、そのチャネルＰ領域６の表面下には、複数のトレンチ１０が形成されている。各トレンチ１０の内部には、シリコン酸化膜１１を介してゲート電極９がそれぞれ形成されている。トレンチ１０間のチャネルＰ領域６の表面下には、チャネルＰ領域６よりも不純物濃度が高いＰ型のＰボディ層７が形成されている。チャネルＰ領域６の表面下であってトレンチ１０の周囲には、ＦＳ層４よりも不純物濃度が高いＮ型のエミッタＮ層８が形成されており、そのエミッタＮ層８は、Ｐボディ層７とコンタクトしている。チャネルＰ領域６の表面には、エミッタ電極１３が形成されており、エミッタ電極１３は、エミッタＮ層８およびＰボディ層７とコンタクトしている。エミッタ電極１３とシリコン酸化膜１１との間には、ＢＰＳＧ（Borophosphosilicate glass ）層１２が介在されている。
【０００３】
【特許文献１】特開２００５−３３３１１２号公報（第３４，３５段落、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記従来のＩＧＢＴは、電流密度が高くなり過ぎると、ＮチャネルパワーＭＯＳＦＥＴのチャネル付近に寄生するＮＰＮ型バイポーラトランジスタ（ＢＪＴ）が動作し、素子全体としてサイリスタ動作し、ラッチアップ破壊するという問題がある。
【０００５】
そこでこの発明は、ラッチアップ破壊し難いＩＧＢＴを実現することを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、上記目的を達成するため、請求項１に記載の発明では、第１導電型の第１半導体層（３）と、前記第１半導体層の裏面に形成されたコレクタ電極（２）と、前記第１半導体層の表面に形成された第２導電型の第２半導体層（４，５）と、前記第２半導体層の表面に形成された第１導電型の第３半導体層（６）と、前記第３半導体層と接する第２導電型の第４半導体層（８）と、第１絶縁層（１１）を介して前記第４半導体層に隣接するゲート電極（９）と、前記第３半導体層に隣接するエミッタ電極（１３）とを有する絶縁ゲート型バイポーラトランジスタ（１）において、絶縁ゲート型バイポーラトランジスタとして機能する領域をセル領域とし、前記セル領域の周囲を外周領域とした場合に、前記第３半導体層よりも不純物濃度が高濃度に設定されており、かつ、底部が前記第２半導体層の内部に達する第１導電型の高濃度領域（１５）が、前記外周領域の前記第３半導体層の表面下に形成されているという技術的手段を用いる。
【０００７】
セル領域の周囲の外周領域には、第１導電型の第３半導体層よりも不純物濃度が高濃度に設定されており、かつ、底部が第２半導体層の内部に達する第１導電型の高濃度領域が、第３半導体層の表面下に形成されているため、高濃度領域周囲の電界を強くすることができるので、高濃度領域および第２半導体層からなる部分の降伏電圧をセル領域の降伏電圧よりも下げることができる。
したがって、ＩＧＢＴが降伏するときに、セル領域が降伏を開始する前に、高濃度領域および第２半導体層からなる部分が先に降伏を開始するため、ＩＧＢＴがラッチアップ破壊し難い。
後述する実施形態のように、第１導電型がＰ型であり、第２導電型がＮ型であるとすると、高濃度領域、第２半導体層および第１半導体層からなる部分は、ＰＮＰトランジスタ構造であるため、ＩＧＢＴが降伏するときに、セル領域よりも先にＰＮＰトランジスタ構造部分がＰＮＰトランジスタの降伏特性にて降伏を開始するため、ＩＧＢＴがラッチアップ破壊し難い。
【０００８】
請求項２に記載の発明では、請求項１に記載の絶縁ゲート型バイポーラトランジスタ（１）において、前記外周領域には、前記エミッタ電極（１３）と電気的に接続された接続電極（１８）が形成されており、前記セル領域の方を内側とし、前記外周領域の方を外側とした場合に、前記第３半導体層（６）よりも不純物濃度が低濃度に設定された第１導電型の低濃度領域（１６）が、前記高濃度領域（１５）の外側における前記第２半導体層（４）の表面下に形成されており、かつ、前記低濃度領域の内側の端部が第２絶縁層（１７）を介して前記接続電極の下方に位置するとともに、前記低濃度領域の内側の端部が前記第３半導体層とオーバーラップしているという技術的手段を用いる。
【０００９】
外周領域における第２半導体層の表面下には、第３半導体層よりも不純物濃度が低濃度に設定された第１導電型の低濃度領域が、第３半導体層とオーバーラップして形成されているため、逆バイアス印加時に上記低濃度領域が空乏化することにより、外周領域の表面電界を緩和できるので、高耐圧を得ることができる。
【００１０】
請求項３に記載の発明では、請求項１または請求項２に記載の絶縁ゲート型バイポーラトランジスタ（１）において、前記第３半導体層（６）の表面から前記第２半導体層（４）の内部にかけてトレンチ（１０，２３）が形成されており、前記ゲート電極（９）が前記第１絶縁層（１１）を介して内部に形成されており、前記セル領域の動作に関与するトレンチをアクティブトレンチ（１０）とした場合に、前記動作に関与しないダミートレンチ（２３）が前記アクティブトレンチに隣接して配置されているという技術的手段を用いる。
【００１１】
セル領域の動作に関与しないダミートレンチがアクティブトレンチに隣接して配置されているため、セル領域と第１導電型の高濃度領域との電位差が大きくなり、セル領域と交差する電流値を増加させることができるので、セル領域の耐圧を高めることができる。
また、ダミートレンチを配置することにより、上記高濃度領域の拡散面積を増加させることなくセル領域の耐圧を高めることが可能である。
【００１２】
請求項４に記載の発明では、複数の前記高濃度領域（１５）が前記外周領域の前記第３半導体層（６）の表面下に並設されているという技術的手段を用いる。
【００１３】
複数の高濃度領域が外周領域の第３半導体層の表面下に並設されているため、セル領域と交差する電流値を増加させることができるので、セル領域の耐圧を高めることができる。
【００１４】
後述する実施形態のＰ型が上記第１導電型に対応し、Ｎ型が第２導電型に対応する。また、Ｐ＋層３が上記第１半導体層に、ＦＳ層４およびＮ−層５が第２半導体層にそれぞれ対応する。さらに、チャネルＰ領域６が第３半導体層に、エミッタＮ層８が第４半導体層に、Ｐ＋層１５が第１導電型の高濃度領域にそれぞれ対応する。また、リサーフＰ層１６が請求項２の第１導電型の低濃度領域に対応する。
なお、上記括弧内の符号は、後述する発明の実施形態において記載されている符号と対応するものである。
【発明を実施するための最良の形態】
【００１５】
この発明に係る実施形態について図を参照して説明する。図１は、この実施形態に係るＩＧＢＴの一部を省略して示す縦断面図である。図２は、図１の一部を拡大して示す説明図であり、（ａ）はセル領域の一部の拡大図、（ｂ）は（ｄ）のＡ−Ａ矢視断面の拡大図、（ｃ）は外周領域に形成されたリサーフＰ層の部分拡大図、（ｄ）は外周領域の一部を示す平面図である。
【００１６】
ＩＧＢＴ１は、Ｐ型の不純物が高濃度で導入されたＰ＋層（基板）３を備えており、そのＰ＋層３の裏面には、コレクタ電極２が形成されている。Ｐ＋層３の表面には、Ｎ型の不純物拡散層よりなるＦＳ層４が形成されており、そのＦＳ層４の表面には、低濃度のＮ−層５が形成されている。ＦＳ層４は、チップ裏面側から、ＩＧＢＴ１がオフ時の電界を止めるのに十分なドーズ量を有するＮ型の不純物をイオン注入及び熱処理して形成される。
【００１７】
この実施形態では、Ｐ＋層３の最大表面濃度は、７．０ｅ１７ｃｍ−３であり、拡散深さは、０．５μｍである。また、ＦＳ層４の最大不純物濃度は、３．０ｅ１６ｃｍ−３であり、不純物層の深さは、１．０μｍである。さらに、Ｎ−層５の不純物濃度は、７．１ｅ１３ｃｍ−３であり、層厚は、１２０μｍである。
【００１８】
セル領域におけるＮ−層５の表面から内部に向けて、Ｐ型の不純物が導入されたチャネルＰ領域６が形成されている。そのチャネルＰ領域６の表面下には、セル領域の動作に関与する複数のアクティブトレンチ１０が、隣接する２つを１組として複数組形成されており、各アクティブトレンチ１０には、セル領域の動作に関与しないダミートレンチ２３がそれぞれ隣接して配置されている。各アクティブトレンチ１０およびダミートレンチ２３は、それぞれ溝状に形成されており、各トレンチの底部は、Ｎ−層５の内部まで達している。
【００１９】
この実施形態では、チャネルＰ領域６の表面濃度は、３ｅ１７ｃｍ−３であり、拡散深さは、４．０μｍである。また、アクティブトレンチ１０およびダミートレンチ２３の各トレンチ深さは、それぞれ５．０μｍであり、各トレンチ幅は、それぞれ１．０μｍであり、隣接するトレンチの間隔は、４．０μｍである。
【００２０】
図２（ａ）に示すように、各アクティブトレンチ１０およびダミートレンチ２３の内部には、ゲート電極９がそれぞれ埋め込まれており、ゲート電極９の周囲は、シリコン酸化膜１１により覆われている。各アクティブトレンチ１０間に形成されているチャネルＰ領域６の表面下には、Ｐ型の不純物が導入されたＰボディ層７が形成されており、Ｐボディ層７と各アクティブトレンチ１０との境界部位におけるチャネルＰ領域６には、Ｎ型の不純物が導入されたエミッタＮ層８が形成されている。各ゲート電極９の表面を覆うシリコン酸化膜１１の表面には、ＢＰＳＧ層１２が形成されており、ＢＰＳＧ層１２の表面には、エミッタ電極１３が形成されている。アクティブトレンチ１０間に形成されたＰボディ層７は、エミッタ電極１３とコンタクトしている。
【００２１】
図２（ｂ）に示すように、セル領域の周囲に形成されている外周領域には、セル領域のチャネルＰ領域６を延長したチャネルＰ領域６ａが形成されており、そのチャネルＰ領域６ａの表面下には、チャネルＰ領域６ａよりもＰ型の不純物濃度が高濃度に設定されたＰ型の高濃度領域である２つのＰ＋層１５が、間隔を置いて円状に形成されている（図２（ｄ））。各Ｐ＋層１５の底部は、Ｎ−層５の内部に達している。つまり、Ｐ＋層１５およびＮ−層５により、ＰＮ接合のツェナーダイオード構造が形成されており、セル領域は、その２重のツェナーダイオード構造によって囲まれている。
各Ｐ＋層１５およびその周囲のチャネルＰ領域６の表面には、シリコン酸化膜１４が形成されており、そのシリコン酸化膜１４の表面には、エミッタ電極１３が形成されている。
【００２２】
この実施形態では、各Ｐ＋層１５の幅は、それぞれ８μｍであり、表面濃度は、それぞれ１ｅ１８〜１ｅ１９ｃｍ−３であり、拡散深さは、それぞれ８．０〜９．０μｍである。また、Ｐ＋層１５間の距離は、４０μｍである。また、シリコン酸化膜１１の層厚は、１０００Åである。
【００２３】
図１に示すように、セル領域の方を内側とし、外周領域の方を外側とした場合に、チャネルＰ領域６よりもＰ型の不純物濃度が低濃度に設定されたＰ型の低濃度領域であるリサーフＰ層１６が、最外周のＰ＋層１５の外側におけるＮ−層５の表面下に形成されている。つまり、最外周のＰ＋層１５は、リサーフＰ層１６によって囲まれている。
図２（ｃ）に示すように、リサーフＰ層１６の内側の端部は、チャネルＰ領域６ａの外側端部とオーバーラップしている。リサーフＰ層１６の表面には、シリコン酸化膜１７が形成されており、そのシリコン酸化膜１７の表面には、ＢＰＳＧ層２０が形成されている。また、シリコン酸化膜１７の内側端部の表面には、エミッタ電極１３と電気的に接続された接続電極１８が形成されている。その接続電極１８の表面には、ＢＰＳＧ層１９が形成されており、そのＢＰＳＧ層１９の表面には、エミッタ電極１３が形成されている。
【００２４】
この実施形態では、リサーフＰ層１６の面密度は、１．０〜１．２ｅ１２ｃｍ−２であり、拡散深さは、８．０μｍである。また、接続電極１８は、ポリシリコンにより形成されている。
【００２５】
図１に示すように、リサーフＰ層１６の外側端部から外方へ離れた部位であってＩＧＢＴ１の終端におけるＮ−層５の表面下には、Ｎ型の不純物が導入されたＮ型チャネルストッパ層２２が形成されており、そのＮ型チャネルストッパ層２２の表面には、等電位リング２１が形成されている。つまり、外周領域は、等電位リング２１およびＮ型チャネルストッパ層２２によって囲まれている。
【００２６】
図２（ｂ）に示すように、Ｐ＋層１５の拡散深さが、チャネルＰ領域６ａよりも深く、Ｎ−層５の内部へ突き出ているため、Ｐ＋層１５の周囲の電界を強くすることができるので、ツェナーダイオード構造部分の降伏電圧をセル領域の降伏電圧よりも下げることができる。例えば、セル領域の降伏電圧よりも、５０〜１００Ｖ低い降伏電圧に設定することができる。
図３は、ＩＧＢＴ１の等価回路である。図中のＺＤは、各Ｐ＋層１５およびＮ−層５により形成されるＰＮ接合のツェナーダイオードである。ＩＧＢＴ１のコレクタ・エミッタ間に電圧を印加した場合、上述したようにツェナーダイオード構造部分の降伏電圧の方がセル領域の降伏電圧よりも低い関係になっており、セル領域が降伏を開始する前にツェナーダイオード構造部分が降伏を開始するため、セル領域に電流が集中しないので、ラッチアップ破壊し難い。なお、ツェナーダイオード構造部分と、その裏面のＰ＋層３とを合わせると、ＰＮＰトランジスタを構成するため、ツェナーダイオード構造部分は、ＰＮＰトランジスタの降伏特性にて降伏する。
なお、Ｐ＋層１５を３層以上形成し、降伏時のコレクタ電流を大きくすることにより、より一層ラッチアップ破壊し難くすることもできる。
【００２７】
図４は、本発明のＩＧＢＴと従来のＩＧＢＴの出力特性を比較するために行った実験結果を示すグラフである。図中で「本発明」とは、図１に示す構造のＩＧＢＴであり、Ｐ＋層１５を少なくとも１層有するＩＧＢＴのことである。また、「従来」とは、図５に示す構造のＩＧＢＴであり、ダミートレンチ２３、Ｐ＋層１５およびリサーフＰ層１６を備えていないＩＧＢＴのことである。
コレクタ−エミッタ電圧の降伏電圧を比較すると、本発明のＩＧＢＴは、従来のＩＧＢＴよりも降伏電圧がＶａ分高くなっている。つまり、ＩＧＢＴセルが降伏するまで電流を多く流せるために、本発明のＩＧＢＴは、従来のＩＧＢＴよりもラッチアップ破壊し難い。
【００２８】
また、図中「ＺＤ１層」とは、Ｐ＋層１５を１層有する本発明のＩＧＢＴを示し、「ＺＤ２層」とは、Ｐ＋層１５を２層有する本発明のＩＧＢＴを示す。ＩＧＢＴが降伏したときのコレクタ電流を比較すると、ＺＤ２層の方がＺＤ１層よりもコレクタ電流がＩａ分大きくなっている。つまり、Ｐ＋層１５を２層有する構造の方が、１層有する構造よりも、降伏時に大きなコレクタ電流を流すことができるため、ラッチアップ破壊し難い。
【００２９】
また、逆バイアス印加時にリサーフＰ層１６が空乏化することにより、外周領域の表面電界を緩和できるので、高耐圧を得ることができる。また、各部の耐圧の大小関係は、リサーフＰ層１６≧セル領域≧ツェナーダイオード構造であるため、セル領域が降伏を開始する前にツェナーダイオード構造の部分が降伏を開始するため、セル領域に電流が集中しないので、ラッチアップ破壊し難い。リサーフＰ層１６における耐圧は、例えば、１５００〜１６００Ｖである。
【００３０】
また、ダミートレンチ２３がアクティブトレンチ１０に隣接して配置されているため、セル領域の耐圧を高めることができる。例えば、セル領域の耐圧を１２００Ｖから約１４５０Ｖに高めることができる。さらに、ダミートレンチ２３がアクティブトレンチ１０に隣接して配置されているため、セル領域とＰ＋層１５との電位差が大きくなり、セル領域と交差する電流値を増加させることができるので、Ｐ＋層１５の拡散面積を増加させることなくセル領域の耐圧を高めることができる。
以上のように、上記実施形態のＩＧＢＴ１を使用すれば、ラッチアップ破壊し難いＩＧＢＴを実現することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態に係るＩＧＢＴの一部を省略して示す縦断面図である。
【図２】図２は、図１の一部を拡大して示す説明図であり、（ａ）はセル領域の一部の拡大図、（ｂ）は（ｄ）のＡ−Ａ矢視断面の拡大図、（ｃ）は外周領域に形成されたリサーフＰ層の部分拡大図、（ｄ）は外周領域の一部を示す平面図である。
【図３】ＩＧＢＴ１の等価回路である。
【図４】本発明のＩＧＢＴと従来のＩＧＢＴの出力特性を比較するために行った実験結果を示すグラフである。
【図５】従来のトレンチゲート構造のＩＧＢＴの縦断面図を一部省略して示す図である。
【符号の説明】
【００３２】
１・・ＩＧＢＴ、２・・コレクタ電極、３・・Ｐ＋層（第１半導体層）、
４・・ＦＳ層（第２半導体層）、５・・Ｎ−層（第２半導体層）、
６，６ａ・・チャネルＰ領域（第３半導体層）、７・・Ｐボディ層、
８・・エミッタＮ層（第４半導体層）、９・・ゲート電極、
１０・・アクティブトレンチ、１１，１４，１７・・シリコン酸化膜、
１２，１９，２０・・ＢＰＳＧ層、１３・・エミッタ電極、
１５・・Ｐ＋層（第１導電型の高濃度領域）、
１６・・リサーフＰ層（第１導電型の低濃度領域）、１８・・接続電極、
２１・・等電位リング、２２・・Ｎ型チャネルストッパ層。
【図１】
2008016763.tif 000003
【図２】
2008016763.tif 000004
【図３】
2008016763.tif 000005
【図４】
2008016763.tif 000006
【図５】
2008016763.tif 000007