(57)【要約】【課題】スイッチングレギュレータにおいて、簡易な回路構成で、効率が低下することなく、高速の出力変化ができるようにする。【解決手段】スイッチング素子であるＭＯＳトランジスタＰ１及び同期整流素子であるＭＯＳトランジスタＮ１の直列回路の出力側にインダクタＬ１と出力コンデンサＣ１を接続し、インダクタＬ１の中間点とその一方の端子との間にＮチャネルのＭＯＳトランジスタＱ１を接続する。そして、制御部１により発振器２の周波数とＭＯＳトランジスタＱ１のオン、オフを制御し、出力電圧Ｖｏｕｔを変更するときはスイッチング周波数を上げるとともにインダクタンス値を小さくし、一定出力電圧の通常動作時はスイッチング周波数を下げるとともにインダクタンス値を大きくする。【選択図】図１
2008072872.tif 000002
【特許請求の範囲】
【請求項１】
入力された直流電流をスイッチング素子によりオン、オフして出力電圧を制御するスイッチングレギュレータにおいて、
前記スイッチング素子をパルス幅変調駆動するドライバと、
前記スイッチング素子の出力側に接続されたインダクタンス値可変のインダクタと、を備え、
出力電圧を変更するときに前記スイッチング素子のスイッチング周波数と前記インダクタのインダクタンス値を切り替えることを特徴とするスイッチングレギュレータ。
【請求項２】
前記インダクタの中間点とそのインダクタの何れか一方の端子との間に接続されたスイッチ素子を有し、
前記スイッチ素子をオン、オフすることにより前記インダクタのインダクタンス値を切り替えることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
前記インダクタは直列に接続された２つのインダクタンス素子からなり、
前記２つのインダクタンス素子の接続点と何れか一方のインダクタンス素子のもう一方の端子との間に接続されたスイッチ素子を有し、
前記スイッチ素子のオン、オフを制御することにより前記インダクタのインダクタンス値を切り替えることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項４】
前記インダクタは並列に接続された２つのインダクタンス素子からなり、
前記２つのインダクタンス素子のうち何れか一方のインダクタンス素子と直列に接続されたスイッチ素子を有し、
前記スイッチ素子のオン、オフを制御することにより前記インダクタのインダクタンス値を切り替えることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項５】
前記インダクタは直列に接続された２つのインダクタンス素子からなり、
一方の端子が前記スイッチング素子の前記インダクタと接続しない側の端子に接続され、他方の端子が前記２つのインダクタンス素子の接続点に接続された別系統のスイッチング素子を有し、
前記ドライバを介して前記２系統のスイッチング素子のオン、オフを制御することにより前記インダクタのインダクタンス値を切り替えることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項６】
前記スイッチングレギュレータはＤＣ−ＤＣコンバータであることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項７】
前記ＤＣ−ＤＣコンバータは降圧型ＤＣ−ＤＣコンバータであることを特徴とする請求項６記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された直流電流をスイッチング素子によりオン（ＯＮ）、オフ（ＯＦＦ）して出力電圧を制御するスイッチングレギュレータに関し、特にＤＣ−ＤＣコンバータとして構成されたスイッチングレギュレータに関する。
【背景技術】
【０００２】
電源制御用ＩＣにより制御されるスイッチングレギュレータは小型電源として広く利用されており、ＤＣ−ＤＣコンバータとしても用いられている。このスイッチングレギュレータは、入力された直流電流をオン、オフするスイッチング素子と、その出力側のインダクタ及びコンデンサを有しており、スイッチング素子には例えばＭＯＳＦＥＴが用いられ、ＰＷＭ（Pulse Width Modulation）制御が行われる。
【０００３】
上記のようなスイッチングレギュレータは、外部からの入力信号により出力電圧を変更できるようになっているが、従来では、高速で出力電圧を可変させるために、インダクタのインダクタンス値を小さくし、スイッチング素子のスイッチング周波数を高く設定している。このため、一定電圧を出力するときには必要以上にスイッチング周波数が高くなって効率が低下してしまうことがある。一定電圧の出力時に効率を高くするため、インダクタンス値を大きくし、スイッチング周波数を低く設定してしまうと、出力変化が遅くなってしまう。
【０００４】
図８は上記のような従来のスイッチングレギュレータにおける出力電圧と効率の関係を示す図である。同図の（Ａ）は出力電圧可変時の出力波形を示しており、実線は高速出力可変設定での出力電圧、破線は効率重視設定での出力電圧をそれぞれ示している。また、（Ｂ）は一定出力電圧での効率を示しており、実線は高速出力可変設定での効率、破線は効率重視設定での効率をそれぞれ示している。上述のように、高速で出力電圧を可変させようとすると効率が低下し、効率を重視するようにすると出力変化が遅くなる。
【０００５】
また、軽負荷での効率を向上させるようにしたスイッチングレギュレータも提案されている（例えば、特許文献１参照）。このスイッチングレギュレータは、スイッチング周波数を軽負荷時と通常負荷時とで切り替えるもので、例えば軽負荷では１００ｋＨｚ、通常負荷では５００ｋＨｚとしている。
【０００６】
この他にも、広い周波数領域で高い効率が得られるようにしたスイッチングレギュレータも提案されている（例えば、特許文献２参照）。このスイッチングレギュレータは、軽負荷時にはＰＦＭ（Pulse Frequency Modulation）制御を行い、重負荷時もしくは出力電圧を変更するときにはＰＷＭ制御へ切り替えるものである。
【特許文献１】特開平１１−１５５２８１号公報
【特許文献２】特開２００４−９６９８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記のような従来のスイッチングレギュレータでは、インダクタのインダクタンス値が固定されているため、高速出力変化に合った設定をすると、一定電圧の出力時にスイッチング周波数が必要以上に高くなって効率が低下し、一定出力電圧での効率を高く設定すると、スイッチング周波数が低くなって出力電圧の変化が遅くなってしまうという問題点がある。
【０００８】
また、スイッチング周波数を軽負荷時と通常負荷時とで切り替える方式では、通常負荷のときに出力電圧を低電圧から高電圧に切り替える際のレスポンスを高めようとすると、スイッチング周波数をさらに高くする必要がある。また、このときのインダクタは負荷への電流供給以外に、出力コンデンサの電圧を上げるために充電電流を過渡的に供給する必要があるが、特に重負荷のときはスイッチング素子のオン時間比率が最大になっていてもインダクタ電流が負荷への供給に使われてしまい、出力コンデンサを充電するのが遅れるか、もしくは不可になってしまう。インダクタは通常動作で効率が上がる値に設定されているので、このような過渡応答時に電流を余計に流してレスポンスを高めることはできない。
【０００９】
また、軽負荷時と重負荷時もしくは出力電圧を変更するときとで制御を切り替える方式では、広い周波数領域で高い効率が得られるが、ＰＦＭ制御とＰＷＭ制御の２系統の制御回路を搭載する必要があり、その分回路構成が複雑で、消費電流も増大する。また上記の方式と同様、インダクタは通常動作で効率が上がる値に設定されているので、過渡応答時に電流を余計に流してレスポンスを高めることはできない。
【００１０】
本発明は、このような点に鑑みてなされたものであり、簡易な回路構成で、効率が低下することなく、高速の出力変化が可能なスイッチングレギュレータを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明では上記課題を解決するために、入力された直流電流をスイッチング素子によりオン、オフして出力電圧を制御するスイッチングレギュレータにおいて、前記スイッチング素子をパルス幅変調駆動するドライバと、前記スイッチング素子の出力側に接続されたインダクタンス値可変のインダクタと、を備え、出力電圧を変更するときに前記スイッチング素子のスイッチング周波数と前記インダクタのインダクタンス値を切り替えることを特徴とするスイッチングレギュレータが提供される。
【００１２】
このようなスイッチングレギュレータによれば、出力電圧を変更するときにスイッチング素子のスイッチング周波数とインダクタのインダクタンス値を切り替えることができるので、簡易な回路構成で、効率が低下することなく、高速の出力変化が可能である。
【発明の効果】
【００１３】
本発明のスイッチングレギュレータは、出力電圧を変更するときにスイッチング素子のスイッチング周波数とインダクタのインダクタンス値を切り替えることができるので、簡易な回路構成で、効率が低下することなく、高速の出力変化が可能であるという利点がある。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の第１の実施の形態のスイッチングレギュレータの構成を示す回路図である。このスイッチングレギュレータは、ＰＷＭ制御方式の降圧型ＤＣ−ＤＣコンバータとして構成され、入力電圧Ｖｉｎを供給する電圧源からの直流電流をオン、オフするスイッチング素子であるＰチャネルのＭＯＳトランジスタＰ１及び同期整流素子であるＮチャネルのＭＯＳトランジスタＮ１の直列回路と、その出力側のＤ点に接続されたインダクタＬ１と、出力コンデンサＣ１を有している。インダクタＬ１は、その中間点と一方の端子との間にスイッチ素子としてＮチャネルのＭＯＳトランジスタＱ１が接続されており、ＭＯＳトランジスタＱ１のオン、オフによりインダクタンス値可変となっている。このＭＯＳトランジスタＱ１のオン、オフは、制御部１からの制御信号により制御される。なお、ＭＯＳトランジスタＱ１はインダクタＬ１の中間点と出力端子側のもう一方の端子との間に接続されていてもよい。
【００１５】
上記インダクタＬ１及び出力コンデンサＣ１を通して負荷（図示せず）へ供給される出力電圧Ｖｏｕｔは、直列接続された抵抗Ｒ１と抵抗Ｒ２により分圧され、その接続点の電圧が検出電圧としてエラーアンプ（誤差増幅器）ＩＣ１に入力され、出力可変の電圧源ＶＲ１からの基準電圧との誤差が増幅される。エラーアンプＩＣ１の反転入力端子（−）と出力端子との間には、抵抗Ｒ３とコンデンサＣ２の直列回路が接続されている。
【００１６】
エラーアンプＩＣ１の出力はＰＷＭコンパレータＩＣ２に入力され、発振器２からの三角波信号と比較されることにより、ＰＷＭのデューティが決定される。ドライバ３は、そのデューティが決定された駆動信号をＭＯＳトランジスタＰ１及びＭＯＳトランジスタＮ１へ出力し、ＭＯＳトランジスタＰ１及びＭＯＳトランジスタＮ１をＰＷＭ駆動する。
【００１７】
上記のように構成されたスイッチングレギュレータは、外部からの信号により出力電圧Ｖｏｕｔを変更することができるが、出力電圧Ｖｏｕｔを変更するときには、ＭＯＳトランジスタＰ１及びＭＯＳトランジスタＮ１のスイッチング周波数とインダクタＬ１のインダクタンス値Ｌを切り替える。すなわち、負荷の動作条件によってインダクタＬ１のインダクタンス値Ｌを可変させることができる。制御部１には出力の検出電圧と基準電圧が入力されており、発振器２の発振周波数をインダクタンス値Ｌに合った値に切り替えることができる。
【００１８】
図１の回路において、起動時の出力電圧Ｖｏｕｔは０Ｖであり、このとき制御部１は出力電圧Ｖｏｕｔが設定値に達していないと判断し、制御信号をＨｉｇｈ（高レベル）にする。制御信号がＨｉｇｈになるとＭＯＳトランジスタＱ１がオンし、インダクタＬ１のインダクタンス値Ｌは小さくなる。これと同時に、小さいインダクタンス値Ｌで設定しておいた高い発振周波数ｆが発振器２で生成され、この小さいインダクタンス値Ｌと高い発振周波数ｆによって出力電圧Ｖｏｕｔが高速で変化し、出力電圧Ｖｏｕｔが設定値に到達する。
【００１９】
制御部１は、出力電圧Ｖｏｕｔが設定値に達したと判断すると、制御信号をＬｏｗ（低レベル）にする。制御信号がＬｏｗになるとＭＯＳトランジスタＱ１がオフし、インダクタＬ１のインダクタンス値Ｌは大きくなる。同時に、インダクタンス値Ｌが大きくなったのに合わせて上記の発振周波数ｆが下げられ、高効率動作となる。
【００２０】
図２は実施の形態のスイッチングレギュレータにおける出力電圧波形を示す図である。起動時に出力電圧Ｖｏｕｔを高くするときは、インダクタンス値Ｌを小さくし、発振周波数ｆを高くして（小Ｌ高ｆ）、高速可変を可能にし、一定電圧の出力になったら、インダクタンス値Ｌを大きくし、発振周波数ｆを低くして（大Ｌ低ｆ）、高効率動作にする。出力電圧Ｖｏｕｔを下げるときも起動時と同様であり、制御部１は出力電圧Ｖｏｕｔが設定値に達していないと判断すると高速可変動作となり、一定電圧の出力になれば高効率動作となる。
【００２１】
このように、出力電圧Ｖｏｕｔを変更するときにＭＯＳトランジスタＰ１及びＭＯＳトランジスタＮ１のスイッチング周波数とインダクタＬ１のインダクタンス値Ｌを切り替えることができるので、簡易な回路構成で、効率が低下することなく、高速の出力変化が可能となる。
【００２２】
図３は本発明の第２の実施の形態のスイッチングレギュレータの構成を示す回路図であり、図１と同一の符号は同一構成要素を示している。第２の実施の形態では、インダクタは直列に接続された２つのインダクタンス素子Ｌ２，Ｌ３からなり、その２つのインダクタンス素子Ｌ２，Ｌ３の接続点であるＭ点と一方のインダクタンス素子Ｌ２のＤ点側のもう一方の端子との間にスイッチ素子としてＮチャネルのＭＯＳトランジスタＱ２が接続されている。その他は図１の第１の実施の形態のスイッチングレギュレータと同様の構成である。
【００２３】
上記のように構成されたスイッチングレギュレータにおいては、制御部１からの制御信号でＭＯＳトランジスタＱ２のオン、オフを制御することによりインダクタのインダクタンス値Ｌを切り替えることができる。したがって、第１の実施の形態のスイッチングレギュレータと同様、出力電圧Ｖｏｕｔを変更するときにＭＯＳトランジスタＰ１及びＭＯＳトランジスタＮ１のスイッチング周波数とインダクタのインダクタンス値Ｌを切り替えることができるので、簡易な回路構成で、効率が低下することなく、高速の出力変化が可能となる。
【００２４】
なお、図３の回路においては、ＭＯＳトランジスタＱ２をオンからオフに切り替える瞬間にインダクタンス素子Ｌ２，Ｌ３の接続点であるＭ点で共振が起こり、高電圧が発生する場合がある。このため、ＭＯＳトランジスタＱ２は高耐圧のトランジスタである必要がある。同様に、図１の回路におけるＭＯＳトランジスタＱ１も高耐圧のトランジスタである必要がある。
【００２５】
図４は本発明の第３の実施の形態のスイッチングレギュレータの構成を示す回路図であり、図３と同一の符号は同一構成要素を示している。第３の実施の形態では、インダクタは直列に接続された２つのインダクタンス素子Ｌ２，Ｌ３からなり、その２つのインダクタンス素子Ｌ２，Ｌ３の接続点であるＭ点と一方のインダクタンス素子Ｌ３の出力端子側のもう一方の端子との間にスイッチ素子としてＮチャネルのＭＯＳトランジスタＱ３が接続されている。このＭＯＳトランジスタＱ３も、図３のＭＯＳトランジスタＱ２と同様、高耐圧のトランジスタである必要がある。その他は図３の第２の実施の形態のスイッチングレギュレータと同様の構成である。
【００２６】
このように構成されたスイッチングレギュレータにおいても、上記と同様、制御部１からの制御信号でＭＯＳトランジスタＱ３のオン、オフを制御することによりインダクタのインダクタンス値Ｌを切り替えることができる。したがって、第１，２の実施の形態のスイッチングレギュレータと同様、出力電圧Ｖｏｕｔを変更するときにＭＯＳトランジスタＰ１及びＭＯＳトランジスタＮ１のスイッチング周波数とインダクタのインダクタンス値Ｌを切り替えることができるので、簡易な回路構成で、効率が低下することなく、高速の出力変化が可能となる。
【００２７】
図５は本発明の第４の実施の形態のスイッチングレギュレータの構成を示す回路図である。第４の実施の形態では、第２，３の実施の形態と同様、インダクタは直列に接続された２つのインダクタンス素子Ｌ２，Ｌ３からなるが、ソース端子がスイッチング素子であるＭＯＳトランジスタＰ１及び同期整流素子であるＭＯＳトランジスタＮ１のソース端子とそれぞれ共通に接続され、ドレイン端子が２つのインダクタンス素子Ｌ２，Ｌ３の接続点であるＭ点に接続された別系統のスイッチング素子であるＰチャネルのＭＯＳトランジスタＰ２及び同期整流素子であるＮチャネルのＭＯＳトランジスタＮ２が設けられており、ドライバ３を介して上記２系統のスイッチング素子及び同期整流素子のオン、オフを制御することによりインダクタのインダクタンス値Ｌが切り替えられる。
【００２８】
第４の実施の形態のスイッチングレギュレータにおいては、第２，３の実施の形態のようにＭＯＳトランジスタＱ２，Ｑ３で２つのインダクタンス素子Ｌ２，Ｌ３のうち何れか一方を短絡する代わりに、スイッチング素子及び同期整流素子をＭＯＳトランジスタＰ１及びＭＯＳトランジスタＮ１からＭＯＳトランジスタＰ２及びＭＯＳトランジスタＮ２へ切り替えることでインダクタのインダクタンス値Ｌを小さくする。その際、切り替わったＭＯＳトランジスタＰ１及びＭＯＳトランジスタＮ１の動作は停止する。また、一定電圧の出力動作に入れば、ＭＯＳトランジスタＰ２及びＭＯＳトランジスタＮ２の動作を停止し、ＭＯＳトランジスタＰ１及びＭＯＳトランジスタＮ１の動作に戻る。その他の動作は、第２，３の実施の形態と同様である。
【００２９】
このように構成されたスイッチングレギュレータにおいては、制御部１からの制御信号でドライバ３を制御することによりインダクタのインダクタンス値Ｌを切り替えることができる。したがって、上述の各実施の形態のスイッチングレギュレータと同様、出力電圧Ｖｏｕｔを変更するときにスイッチング周波数とインダクタのインダクタンス値Ｌを切り替えることができるので、簡易な回路構成で、効率が低下することなく、高速の出力変化が可能となる。
【００３０】
図６は本発明の第５の実施の形態のスイッチングレギュレータの構成を示す回路図である。第５の実施の形態では、インダクタは並列に接続された２つのインダクタンス素子Ｌ４，Ｌ５からなり、一方のインダクタンス素子Ｌ５と直列にスイッチ素子としてＮチャネルのＭＯＳトランジスタＱ４が接続されている。この例では、ＭＯＳトランジスタＰ１とＭＯＳトランジスタＮ１の接続点であるＤ点とインダクタンス素子Ｌ５との間にＭＯＳトランジスタＱ４が接続されている。その他は、図３，図４に示す第２，第３の実施の形態と同様の構成である。
【００３１】
このように構成されたスイッチングレギュレータにおいては、制御部１からの制御信号でＭＯＳトランジスタＱ４のオン、オフを制御することによりインダクタのインダクタンス値Ｌを切り替えることができる。その際、ＭＯＳトランジスタＱ４がオンのときはインダクタンス素子Ｌ４とインダクタンス素子Ｌ５が並列に接続された状態となり、ＭＯＳトランジスタＱ４がオフのときはインダクタンス素子Ｌ５が非接続の状態となる。
【００３２】
そして、出力電圧Ｖｏｕｔを変更するときは、スイッチング周波数を上げるとともに、ＭＯＳトランジスタＱ４をオンにして電流を多く供給できるようにし、一定出力電圧の通常動作時は、ＭＯＳトランジスタＱ４をオフにして、インダクタンス素子Ｌ４のみで動作させることができる。したがって、上述の各実施の形態のスイッチングレギュレータと同様、出力電圧Ｖｏｕｔを変更するときにスイッチング周波数とインダクタのインダクタンス値Ｌを切り替えることができるので、簡易な回路構成で、効率が低下することなく、高速の出力変化が可能となる。
【００３３】
なお、図６の回路においては、ＭＯＳトランジスタＱ４がオンからオフに変化する瞬間にＭＯＳトランジスタＱ４とインダクタンス素子Ｌ５の接続点で高電圧が発生する恐れがある。このため、ＭＯＳトランジスタＱ４は高耐圧のトランジスタである必要がある。
【００３４】
図７は本発明の第６の実施の形態のスイッチングレギュレータの構成を示す回路図であり、図６と同一符号は同一構成要素を示している。第６の実施の形態では、第５の実施の形態と同様、インダクタは並列に接続された２つのインダクタンス素子Ｌ４，Ｌ５からなり、インダクタンス素子Ｌ５と出力端子間にスイッチ素子であるＮチャネルのＭＯＳトランジスタＱ５が接続されている。このＭＯＳトランジスタＱ５も、図６のＭＯＳトランジスタＱ４と同様、高耐圧のトランジスタである必要がある。その他は、図６に示す第５の実施の形態と同様の構成である。
【００３５】
このように構成されたスイッチングレギュレータにおいても、上記の第５の実施の形態と同様、制御部１からの制御信号でＭＯＳトランジスタＱ５のオン、オフを制御することによりインダクタのインダクタンス値Ｌを切り替えることができる。したがって、上述の各実施の形態のスイッチングレギュレータと同様、出力電圧Ｖｏｕｔを変更するときにスイッチング周波数とインダクタのインダクタンス値Ｌを切り替えることができるので、簡易な回路構成で、効率が低下することなく、高速の出力変化が可能となる。
【００３６】
なお、図１，図３，図４，図６及び図７の回路では、スイッチ素子としてＮチャネルのＭＯＳトランジスタＱ１〜Ｑ５を用いた例を示しているが、スイッチ素子としては、例えばこれらのＭＯＳトランジスタＱ１〜Ｑ５にＰチャネルのＭＯＳトランジスタをパラレルに接続したトランスミッションゲートであってもよい。
【００３７】
また、以上説明した各実施の形態では、降圧型のＤＣ−ＤＣコンバータとして構成された例を挙げているが、本発明は出力電圧を上げるときにインダクタ電流を増やすことができ、昇圧型や昇降圧型のＤＣ−ＤＣコンバータにも適用することができる。
【００３８】
さらに、今まで同期整流型のＤＣ−ＤＣコンバータを例として説明してきたが、同期整流素子であるＮチャネルのＭＯＳトランジスタＮ１を転流ダイオードで置き換えた非同期整流型のＤＣ−ＤＣコンバータにも適用することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施の形態のスイッチングレギュレータの構成を示す回路図である。
【図２】実施の形態のスイッチングレギュレータにおける出力電圧波形を示す図である。
【図３】本発明の第２の実施の形態のスイッチングレギュレータの構成を示す回路図である。
【図４】本発明の第３の実施の形態のスイッチングレギュレータの構成を示す回路図である。
【図５】本発明の第４の実施の形態のスイッチングレギュレータの構成を示す回路図である。
【図６】本発明の第５の実施の形態のスイッチングレギュレータの構成を示す回路図である。
【図７】本発明の第６の実施の形態のスイッチングレギュレータの構成を示す回路図である。
【図８】従来のスイッチングレギュレータにおける出力電圧と効率の関係を示す図である。
【符号の説明】
【００４０】
１  制御部
２  発振器
３  ドライバ
Ｃ１  出力コンデンサ
Ｃ２  コンデンサ
ＩＣ１  エラーアンプ
ＩＣ２  ＰＷＭコンパレータ
Ｌ１  インダクタ
Ｌ２，Ｌ３，Ｌ４，Ｌ５  インダクンス素子
Ｎ１，Ｎ２，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５  ＮチャネルのＭＯＳトランジスタ
Ｐ１，Ｐ２  ＰチャネルのＭＯＳトランジスタ
Ｒ１，Ｒ２，Ｒ３  抵抗
ＶＲ１  電圧源
【図１】
2008072872.tif 000003
【図２】
2008072872.tif 000004
【図３】
2008072872.tif 000005
【図４】
2008072872.tif 000006
【図５】
2008072872.tif 000007
【図６】
2008072872.tif 000008
【図７】
2008072872.tif 000009
【図８】
2008072872.tif 000010