(57)【要約】【課題】ディジタル回路から出力される制御信号電圧が低電圧化した状況においても、高出力信号に対して低歪、高アイソレーション特性を実現する信号切替装置を提供することである。【解決手段】外部から高周波スイッチ１００の導通・遮断を制御するために与えられる制御入力信号を入力し、制御入力信号を電圧変換して高周波スイッチ１００へ高周波スイッチ１００の導通・遮断を制御する制御信号として出力する電圧変換回路１０１を設ける。電圧変換回路１０１は、外部から電源電圧端子にレギュレータ電圧が印加され、レギュレータ電圧をその電圧値の絶対値の範囲内の所定の電圧値に変換した電圧を、高周波スイッチ１００に制御信号として供給することによって、制御信号のハイレベル信号の電位とローレベル信号の電位との電位差を、制御入力信号のハイレベル信号の電位とローレベル信号の電位との電位差に比べて、大きくする。【選択図】図１
2008028524.tif 000002
【特許請求の範囲】
【請求項１】
高周波スイッチと、
外部から前記高周波スイッチの導通・遮断を制御するために与えられる制御入力信号を入力し、前記制御入力信号を電圧変換して前記高周波スイッチへ前記高周波スイッチの導通・遮断を制御する制御信号として出力する電圧変換回路とを備え、
前記電圧変換回路は、外部から電源電圧端子に電源電圧が印加され、前記電源電圧を前記電源電圧の電圧値の絶対値の範囲内の所定の電圧値に変換した電圧を、前記高周波スイッチに前記制御信号として供給することによって、前記制御信号のハイレベル信号の電位とローレベル信号の電位との電位差を、前記制御入力信号のハイレベル信号の電位とローレベル信号の電位との電位差に比べて、大きくなる状態に変換するようにした信号切替装置。
【請求項２】
前記電圧変換回路は、前記電源電圧端子と接地端子との間に、前記電源電圧端子側から順に抵抗と、前記接地端子と前記抵抗との間の導通・遮断を切り替える直流スイッチとが直列に接続された構成を有し、前記直流スイッチは、前記制御入力信号によって、導通・遮断が制御される請求項１に記載の信号切替装置。
【請求項３】
前記電圧変換回路は、前記電源電圧端子と接地端子との間に、２個の直流スイッチが直列に接続された構成を有し、前記２個の直流スイッチは、一方が導通するとき他方が遮断する回路構成で、前記制御入力信号によって、前記２個の直流スイッチの導通・遮断が制御される請求項１に記載の信号切替装置。
【請求項４】
前記２個の直流スイッチは、ＣＭＯＳ回路を構成するｐＭＯＳＦＥＴとｎＭＯＳＦＥＴとからなる請求項３に記載の信号切替装置。
【請求項５】
前記電圧変換回路の電源電圧として負の電圧を用いた請求項１記載の信号切替装置。
【請求項６】
前記電圧変換回路の電源電圧として正の電圧と負の電圧を用いた請求項１記載の信号切替装置。
【請求項７】
前記高周波スイッチと前記電圧変換回路とを同一半導体基板上に集積して１チップ化した請求項１記載の信号切替装置。
【請求項８】
前記高周波スイッチと前記電圧変換回路とを複数の半導体基板を用いて作製し、一つのパッケージに実装した請求項１記載の信号切替装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路で構成されて携帯電話機や無線通信機等の通信端末装置に用いられる高周波信号切替装置に関するものである。この信号切替装置は、例えばアンテナに対する信号経路の切り替えに用いられる。
【背景技術】
【０００２】
今日、携帯電話機を初めとする移動体通信ビジネスの発展は目覚しい。これらの移動体通信に用いられる携帯端末では、小型化、低消費電力化を実現するためにＭＭＩＣ(Monolithic Microwave IC)が用いられ、ＭＭＩＣの開発は盛んに行われている。携帯端末内で高周波信号を切り替える高周波信号切替装置もＭＭＩＣで作製され、その開発が重要となってきている。
【０００３】
このような用途に使用される信号切替装置の従来例は、例えば、特開平８−０７０２４５号公報に開示されている。高周波信号切替装置における高周波スイッチのスイッチングデバイスとしては電界効果トランジスタ(ＦＥＴ)がよく用いられる。
【０００４】
図７は、信号切替装置の先行技術を示すブロック図である。この信号切替装置は、図７に示すように、高周波スイッチ１００を含んで構成され、入力端子Ｉ１〜Ｉｎ（ｎは自然数）と、出力端子Ｏ１〜Ｏｎと、制御入力端子Ｓ１〜Ｓｎとを有している。そして、制御入力端子Ｓ１〜Ｓｎへ加えられる制御入力信号の状態に応じて、入力端子Ｉ１〜Ｉｎと出力端子Ｏ１〜Ｏｎとの間の接続関係が切り替えられる。高周波スイッチ１００には、制御入力端子Ｓ１〜Ｓｎへ入力される制御入力信号がそのまま与えられ、それによって高周波スイッチ１００はスイッチデバイスの導通遮断を制御する。
【０００５】
ＦＥＴをスイッチングデバイスとして使用するには、ＦＥＴのゲート端子に印加するバイアス電圧を制御する必要がある。例えば、ゲート端子にピンチオフ電圧よりも十分に高いゲートバイアスを印加してドレイン−ソース間を低インピーダンスにすることによりＦＥＴをオン状態に制御し、逆にゲート端子にピンチオフ電圧よりも十分に低いゲートバイアスを印加してドレイン−ソース間を高インピーダンスにすることによりＦＥＴをオフ状態に制御することができる。
【０００６】
このようにして、ＦＥＴのゲート端子の電圧を変化させて、信号経路を切り替えることにより、高周波スイッチの機能を持たせている。
【０００７】
このような構成のスイッチ回路の例として、信号経路に対してシリーズＦＥＴとシャントＦＥＴをそれぞれ１個ずつ組み合わせてなるＳＰＤＴ（Single  Pole  Dual  Throw）スイッチがある。この構成にすることにより、オフ状態のシリーズＦＥＴより容量成分を介して漏れてくるＲＦ（Radio  Frequency）信号をオン状態にあるシャントＦＥＴがグラウンドに引き込むことができ、高アイソレーションが得られるようになる。
【０００８】
ＦＥＴをスイッチ素子として用いる場合に、低歪、高アイソレーション特性で処理可能な最大送信可能電力（Ｐｍａｘ）は次式で表される。
【０００９】
Ｐｍａｘ＝２｜Ｖｃ−Ｖｐ｜２／Ｚ
Ｖｃ：ゲート端子制御電圧
Ｖｐ：ピンチオフ電圧
Ｚ  ：負荷インピーダンス
このとき、最大送信可能電力を増加させるには、ゲート端子制御電圧(Ｖｃ)とピンチオフ電圧(Ｖｐ)との差を大きくする必要がある。
【特許文献１】特開平８−７０２４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
今日、携帯端末に搭載されるＬＳＩの微細化が進んでおり、それに伴ってＬＳＩ内のトランジスタの耐圧の影響から、ベースバンド回路などのディジタル回路の出力電圧の低電圧化が進んでいる。このような状況において高周波スイッチを制御するために、ディジタル回路から出力される制御信号電圧も従来の３Ｖから１．５Ｖ程度に低電圧化し、高周波スイッチを高出力で動作させるために十分な制御電圧が得られないという課題がある。
【００１１】
したがって、本発明の目的は、ディジタル回路から出力される制御信号電圧が低電圧化した状況においても、高出力信号に対して低歪、高アイソレーション特性を実現する信号切替装置を提供することである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の信号切替装置は、高周波スイッチと、外部から高周波スイッチの導通・遮断を制御するために与えられる制御入力信号を入力し、制御入力信号を電圧変換して高周波スイッチへ高周波スイッチの導通・遮断を制御する制御信号として出力する電圧変換回路とを備え、電圧変換回路は、外部から電源電圧端子に電源電圧が印加され、電源電圧を電源電圧の電圧値の絶対値の範囲内の所定の電圧値に変換した電圧を、高周波スイッチに制御信号として供給することによって、制御信号のハイレベル信号の電位とローレベル信号の電位との電位差を、制御入力信号のハイレベル信号の電位とローレベル信号の電位との電位差に比べて、大きくなる状態に変換するようにしている。
【００１３】
この構成によれば、ベースバンド回路などのディジタル回路の低下した出力電圧に比べて高いレギュレータ電圧など他の回路の出力電圧を電源電圧として、電圧変換回路の電源電圧端子に印加することにより、高周波スイッチを制御するためにディジタル回路から出力された低電圧化された制御信号電圧を高い電圧に変換することができる。これにより、図７に示す従来例に比べて、高周波スイッチを低歪、高アイソレーション特性で動作させることができる。
【００１４】
また、電圧変換回路は発振回路などを用いないため、スプリアスなどの発生が少なく、簡素な回路構成で実現できる。
【００１５】
上記構成においては、電圧変換回路は、電源電圧端子と接地端子との間に、電源電圧端子側から順に抵抗と、接地端子と抵抗との間の導通・遮断を切り替える直流スイッチとが直列に接続された構成を有し、直流スイッチは、制御入力信号によって、導通・遮断が制御されるものであることが好ましい。
【００１６】
また、上記構成においては、電圧変換回路は、電源電圧端子と接地端子との間に、２個の直流スイッチが直列に接続された構成を有し、２個の直流スイッチは、一方が導通するとき他方が遮断する回路構成で、制御入力信号によって、２個の直流スイッチの導通・遮断が制御されるものであってもよい。
【００１７】
上記の２個の直流スイッチは、例えばＣＭＯＳ回路を構成するｐＭＯＳＦＥＴとｎＭＯＳＦＥＴとからなる。
【００１８】
また、上記構成においては、電圧変換回路の電源電圧としては、例えば負の電圧が用いられる。また、電圧変換回路の電源電圧として正の電圧と負の電圧が用いられることもある。
【００１９】
また、上記構成においては、信号切替装置は、高周波スイッチと電圧変換回路とを同一半導体基板上に集積して１チップ化することが好ましい。
【００２０】
また、上記構成においては、信号切替装置は、高周波スイッチと電圧変換回路とを複数の半導体基板を用いて作製し、一つのパッケージに実装してもよい。
【発明の効果】
【００２１】
本発明の信号切替回路によれば、上記構成を有し、ディジタル回路から出力される制御信号電圧が低電圧化した状況においても、高出力信号に対して低歪、高アイソレーション特性を実現することができる。
【発明を実施するための最良の形態】
【００２２】
図１は、本発明の信号切替装置の構成を示すブロック図である。この信号切替装置は、図１に示すように、高周波スイッチ１００と、電圧変換回路１０１とを含んで構成され、入力端子Ｉ１〜Ｉｎ（ｎは自然数）と、出力端子Ｏ１〜Ｏｎと、制御入力端子Ｓ１〜Ｓｎとを有している。そして、制御入力端子Ｓ１〜Ｓｎへ加えられる制御入力信号の状態に応じて、入力端子Ｉ１〜Ｉｎと出力端子Ｏ１〜Ｏｎとの間の接続関係が切り替えられる。
【００２３】
電圧変換回路１０１は、高周波スイッチ１００の導通・遮断を制御するために外部から制御入力端子Ｓ１〜Ｓｎ（ｎは自然数）へ入力される制御入力信号を受け、制御入力信号を電圧変換して高周波スイッチ１００へ高周波スイッチ１００の導通・遮断を制御する制御信号として出力する。そして、制御入力端子Ｓ１〜Ｓｎへ加えられる制御入力信号の状態に応じて、高周波スイッチ１００が入力端子Ｉ１〜Ｉｎと出力端子Ｏ１〜Ｏｎとの間の接続関係を切り替える。
【００２４】
上記の高周波スイッチ１００は、複数のスイッチデバイスから構成され、それらの導通遮断が制御信号によって制御されることにより、入力端子Ｉ１〜Ｉｎと出力端子Ｏ１〜Ｏｎとの間の高周波信号の経路が切り替わる。
【００２５】
電圧変換回路１０１は、外部から電源電圧端子Ｖｄｄに電源電圧が印加され、電源電圧を電源電圧の電圧値の絶対値の範囲内の所定の電圧値に変換した電圧を、制御信号のハイレベル信号もしくはローレベル信号の電位とすることによって、制御信号のハイレベル信号の電位とローレベル信号の電位との電位差を、制御入力端子Ｓ１〜Ｓｎへの制御入力信号のハイレベル信号の電位とローレベル信号の電位との電位差に比べて、大きくなる状態に変換している。
【００２６】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００２７】
（第１の実施の形態）
本発明の信号切替回路の第１の実施の形態として、アンテナスイッチ半導体集積回路を図２に示す。これはＳＰ３Ｔ（Single  Pole  Three  Throw）スイッチである。この実施の形態のアンテナスイッチ半導体集積回路は、ガリウム砒素（ＧａＡｓ）半導体チップで構成される。
【００２８】
具体的に説明すると、このアンテナスイッチ半導体集積回路においては、高周波スイッチ１００は、電界効果トランジスタＦＥＴ１−ＦＥＴ３から構成されている。また、電圧変換回路１０１は、抵抗Ｒ１−Ｒ３と、電界効果トランジスタＦＥＴ４−ＦＥＴ６とから構成されている。
【００２９】
上記の各電界効果トランジスタＦＥＴ１−ＦＥＴ６はデプレッション型のＭＥＳＦＥＴである。電界効果トランジスタＦＥＴ１からＦＥＴ３は、信号の通過及び遮断を行なう高周波スイッチ用電界効果トランジスタである。電界効果トランジスタＦＥＴ４からＦＥＴ６はＤＣスイッチとして電圧変換回路の出力電圧、つまり制御信号のハイレベル、ローレベルを切り替える動作を担う。また、電源電圧端子Ｖｄｄ１に本発明の信号切替回路を搭載したシステム（例えば携帯電話、以下単に「セット」と呼ぶ。）のＤＣ電源のレギュレータ電圧など、制御入力端子ＩＮＡから制御入力端子ＩＮＣに印加される制御入力信号電圧に比べて高い電圧を印加する。
【００３０】
例えば、制御入力信号として制御入力端子ＩＮＡに電界効果トランジスタＦＥＴ４がオフ状態になる程度の正の電圧を印加し、制御入力端子ＩＮＢと制御入力端子ＩＮＣとに０Ｖの電圧を印加すると、電源電圧端子Ｖｄｄ１の印加電圧に対し、電界効果トランジスタのゲートリーク電流による抵抗Ｒ１の電圧降下分低下した電圧が電界効果トランジスタＦＥＴ１のゲートに印加され、電界効果トランジスタＦＥＴ１がオン状態になり、ＲＦ入出力端子（アンテナ端子）ＡＮＴとＲＦ入出力端子ＰＯＲＴＡとの間で信号を通過させる。このとき、抵抗Ｒ１の抵抗値を調整することにより、電源電圧端子Ｖｄｄに印加している電圧の電圧値の（絶対値）の範囲内で、電界効果トランジスタＦＥＴ１のゲートに印加する電圧の電圧値を、制御入力端子ＩＮＡに印加している電圧の電圧値に対して、変換することができる。
【００３１】
一方、電界効果トランジスタＦＥＴ５とＦＥＴ６とはオン状態になり、電界効果トランジスタＦＥＴ２とＦＥＴ３のゲートの電位はほぼ０Ｖとなる。このとき、電界効果トランジスタＦＥＴ１のゲートから電界効果トランジスタＦＥＴ２とＦＥＴ３のゲートへ流れる電流は、電界効果トランジスタＦＥＴ２とＦＥＴ３のショットキー障壁の逆方向バイアス時のリーク電流分のみであり、ごく少量の電流しか流れない。そのため、電界効果トランジスタＦＥＴ１のゲート・ソース間には電界効果トランジスタＦＥＴ１がオンする最低限の電圧よりさらに大きな電圧はかからず、代わりに、電界効果トランジスタＦＥＴ１のゲートに印加された電圧の大半の電圧が電界効果トランジスタＦＥＴ２とＦＥＴ３のゲート・ソース間にかかる。これにより電界効果トランジスタＦＥＴ２とＦＥＴ３のゲート・ソース間に逆方向電圧がかかるため、電界効果トランジスタＦＥＴ２とＦＥＴ３はオフ状態になり、ＲＦ入出力端子ＡＮＴとＲＦ入出力端子ＰＯＲＴＢとの間の信号、ＲＦ入出力端子ＡＮＴとＲＦ入出力端子ＰＯＲＴＣとの間の信号を遮断する。
【００３２】
この状態において、電界効果トランジスタＦＥＴ１のゲートの電位と電界効果トランジスタＦＥＴ２、ＦＥＴ３のゲートの電位との電位差が大きい程、電界効果トランジスタＦＥＴ２とＦＥＴ３のゲート・ソース間にかかる逆電圧が大きくなり、電圧振幅の大きい高出力の高周波信号が入力されても、信号を遮断すべき電界効果トランジスタＦＥＴ２とＦＥＴ３がオン状態になることはないため、高出力信号に対応できる。
【００３３】
この実施の形態のアンテナスイッチ半導体集積回路によれば、制御入力信号電圧を高周波スイッチ用の電界効果トランジスタＦＥＴ１−ＦＥＴ３のゲート端子にそのまま印加する場合に比べ、高周波スイッチ用の電界効果トランジスタＦＥＴ１−ＦＥＴ３のゲート端子制御電圧（Ｖｃ）を高くすることができる。これによって信号を通過させる電界効果トランジスタのゲートと信号を遮断する電界効果トランジスタのゲートとの電位差を大きくできるため、高出力対応可能である。また、セットのＤＣ電源のレギュレータ電圧を使用することにより、上記信号切替回路用の昇圧回路を改めて構成する必要がなく、回路構成が簡素であり、小型の信号切替装置を実現できる。
【００３４】
この実施の形態のアンテナスイッチ半導体集積回路においては、高周波スイッチ１００と電圧変換回路１０１とが同一半導体基板上に集積されて１チップ化される。もしくは、高周波スイッチ１００と電圧変換回路１０１とが複数の半導体基板を用いて作製され、一つのパッケージに実装される構成でもよい。
【００３５】
なお、高周波スイッチとしてエンハンスメント型電界効果トランジスタを用いた場合や、電圧変換回路のＤＣスイッチとしてＭＯＳ電界効果トランジスタやバイポーラトランジスタを用いた場合も同様な回路を実現できることは、言うまでもない。
【００３６】
また、高周波スイッチとして、ＭＥＳ電界効果トランジスタの代わりに、Ｓｉ半導体チップのＭＯＳ電界効果トランジスタを用いてもよい。
【００３７】
（第２の実施の形態）
本発明の信号切替回路の第２の実施の形態として、アンテナスイッチ半導体集積回路を図３に示す。これはＳＰＤＴ（Single  Pole  Dual  Throw）スイッチである。この実施の形態のアンテナスイッチ半導体集積回路は、ガリウム砒素（ＧａＡｓ）半導体チップで構成される。
【００３８】
具体的に説明すると、このアンテナスイッチ半導体集積回路においては、高周波スイッチ１００は、電界効果トランジスタＦＥＴ１−ＦＥＴ４から構成されている。また、電圧変換回路１０１は、抵抗Ｒ１−Ｒ２と、電界効果トランジスタＦＥＴ５−ＦＥＴ６とから構成されている。
【００３９】
上記の各電界効果トランジスタＦＥＴ１−ＦＥＴ６はデプレッション型のＭＥＳＦＥＴで、電界効果トランジスタＦＥＴ１とＦＥＴ２とは、信号の通過及び遮断を行う高周波スイッチ用電界効果トランジスタである。電界効果トランジスタＦＥＴ３とＦＥＴ４とは、遮断経路のオフ状態の電界効果トランジスタから漏れた信号をグラウンドに引き込むためのシャントＦＥＴである。電界効果トランジスタＦＥＴ５とＦＥＴ６はＤＣスイッチとして電圧変換回路の出力電圧、つまり制御信号のハイレベル、ローレベルを切り替える動作を担う。また、電源電圧端子Ｖｄｄ１にはセットのＤＣ電源のレギュレータ電圧等、制御入力端子ＩＮＡと制御入力端子ＩＮＢに印加される制御入力信号電圧に比べて高い電圧を印加する。
【００４０】
例えば、制御入力端子ＩＮＡに電界効果トランジスタＦＥＴ５がピンチオフする程度の正の電圧を印加し、制御入力端子ＩＮＢに電界効果トランジスタＦＥＴ６がオン状態になる程度の低電圧（ほぼ０V）を印加すると、電界効果トランジスタＦＥＴ５がピンチオフすることにより、電源電圧端子Ｖｄｄ１の印加電圧から電界効果トランジスタＦＥＴ１のゲートリーク電流による抵抗Ｒ１の電圧降下分だけ低下した電圧が、電界効果トランジスタＦＥＴ１とＦＥＴ４のゲートに印加される。
【００４１】
一方、電界効果トランジスタＦＥＴ６はＯＮ状態であり、制御入力端子ＩＮＢに印加された電圧（ほぼ０V）がそのまま電界効果トランジスタＦＥＴ２、電界効果トランジスタＦＥＴ３のゲートに印加される。
【００４２】
このとき、第１の実施の形態と同様に、電界効果トランジスタＦＥＴ１とＦＥＴ４のゲート・ソース間にはあまり電圧がかからない状態で、電界効果トランジスタＦＥＴ１とＦＥＴ４はＯＮ状態になり、電界効果トランジスタＦＥＴ１は信号を通過させ、電界効果トランジスタＦＥＴ４は電界効果トランジスタＦＥＴ２から漏れた信号をグラウンドに逃がす。そして、電界効果トランジスタＦＥＴ２とＦＥＴ３のゲート・ソース間に、逆電圧として電界効果トランジスタＦＥＴ１とＦＥＴ４のゲートに印加された電圧の大半の電圧がかかるため、電界効果トランジスタＦＥＴ２とＦＥＴ３はピンチオフして、信号を遮断する。
【００４３】
この実施の形態のアンテナスイッチ半導体集積回路によれば、制御入力信号電圧を高周波スイッチ用の電界効果トランジスタＦＥＴ１−ＦＥＴ２のゲート端子にそのまま印加する場合に比べ、高周波スイッチ用の電界効果トランジスタのゲート端子制御電圧（Ｖｃ）を高くすることができる。これによって信号を通過させる電界効果トランジスタのゲートと信号を遮断する電界効果トランジスタのゲートとの電位差を大きくできるため、高出力対応可能である。また、セットのDC電源のレギュレータ電圧を使用することにより、上記信号切替回路用の昇圧回路を改めて構成する必要がなく、回路構成が簡素であり、小型の信号切替装置を実現できる。
【００４４】
（第３の実施の形態）
本発明の信号切替回路の第３の実施の形態として、アンテナスイッチ半導体集積回路を図４に示す。これはＳＰ３Ｔ（Single  Pole  Three  Throw）スイッチである。この実施の形態のアンテナスイッチ半導体集積回路は、高周波スイッチ部分はガリウム砒素（ＧａＡｓ）半導体チップで構成され、電圧変換回路部分はＳｉ半導体チップで構成される。
【００４５】
具体的に説明すると、このアンテナスイッチ半導体集積回路においては、高周波スイッチ１００は、電界効果トランジスタＦＥＴ１−ＦＥＴ３から構成されている。また、電圧変換回路１０１は、ＣＭＯＳ回路ＣＭＯＳ１−ＣＭＯＳ３と、ｐ型ＭＯＳ電界効果トランジスタｐＭＯＳ１−ｐＭＯＳ３と、抵抗Ｒ１−Ｒ３とから構成されている。
【００４６】
上記の電界効果トランジスタＦＥＴ１からＦＥＴ３は信号の通過及び遮断を行なう高周波スイッチ用ＦＥＴでデプレッション型のＭＥＳＦＥＴである。ＣＭＯＳ回路ＣＭＯＳ１からＣＭＯＳ３はＤＣスイッチとして電圧変換回路の出力電圧、つまり制御信号のハイレベル、ローレベルを切り替える動作を担う。ｐ型ＭＯＳ電界効果トランジスタｐＭＯＳ１からｐＭＯＳ３は、制御入力端子ＩＮ／Ａから制御入力端子ＩＮ／Ｃに印加された制御入力信号に応じて、ＣＭＯＳ回路ＣＭＯＳ１からＣＭＯＳ回路ＣＭＯＳ３のゲート・ソース間の電位差を切り替える動作を担う。電源電圧端子Ｖｄｄ２には、制御入力端子ＩＮ／Ａから制御入力端子ＩＮ／Ｃに印加される制御入力信号電圧の電圧値の絶対値より、絶対値が大きい電圧値のセットの負電源の電圧を印加する。
【００４７】
例えば制御入力端子ＩＮ／Ａに０Ｖの電圧を印加し、制御入力端子ＩＮ／Ｂと制御入力端子ＩＮ／Ｃとにｐ型ＭＯＳ電界効果トランジスタｐＭＯＳ２とｐＭＯＳ３がオン状態になる程度の正の電圧を印加する。このとき、ｐ型ＭＯＳ電界効果トランジスタｐＭＯＳ１はオフ状態となり抵抗Ｒ１には電流が流れず、ＣＭＯＳ回路ＣＭＯＳ１のｎ型ＭＯＳ電界効果トランジスタのゲートとソースが同電位となってＣＭＯＳ回路ＣＭＯＳ１のｎ型ＭＯＳ電界効果トランジスタはオフ状態となり、代わりにＣＭＯＳ回路ＣＭＯＳ１のｐ型ＭＯＳ電界効果トランジスタがオン状態になる。そのため、ほぼ０Ｖの電圧が電界効果トランジスタＦＥＴ１のゲートに印加される。
【００４８】
一方、ｐ型ＭＯＳ電界効果トランジスタｐＭＯＳ２とｐＭＯＳ３とはオン状態になり抵抗Ｒ２と抵抗Ｒ３に電流が流れＣＭＯＳ回路ＣＭＯＳ２とＣＭＯＳ回路ＣＭＯＳ３のｎＭＯＳのゲート・ソース間に電位差が生じて、ＣＭＯＳ回路ＣＭＯＳ２とＣＭＯＳ回路ＣＭＯＳ３のｎ型ＭＯＳ電界効果トランジスタがオン状態になり、電源電圧端子Ｖｄｄ２に印加された負電圧とほぼ同じ電圧が電界効果トランジスタＦＥＴ２とＦＥＴ３のゲートに印加される。
【００４９】
このような状態においても、第１の実施の形態と同様に、電界効果トランジスタＦＥＴ１については電界効果トランジスタＦＥＴ１がオン状態になる最低限の電位差が電界効果トランジスタＦＥＴ１のゲート・ソース間に生じ、電界効果トランジスタＦＥＴ１は信号を通過させる。そして、電界効果トランジスタＦＥＴ２とＦＥＴ３については、電界効果トランジスタＦＥＴ１のゲートと電界効果トランジスタＦＥＴ２、ＦＥＴ３のゲートとの電位差の電圧の大半が、電界効果トランジスタＦＥＴ２とＦＥＴ３のゲート・ソース間に逆方向電圧として印加され、電界効果トランジスタＦＥＴ２とＦＥＴ３はオフ状態になり、電界効果トランジスタＦＥＴ２とＦＥＴ３は信号を遮断する。
【００５０】
この実施の形態のアンテナスイッチ半導体集積回路は、高周波スイッチ１００と電圧変換回路１０１とが複数の半導体基板を用いて作製され、一つのパッケージに実装される構成である。
【００５１】
この実施の形態のアンテナスイッチ半導体集積回路によれば、制御入力信号電圧を高周波スイッチ用の電界効果トランジスタＦＥＴ１−ＦＥＴ３のゲート端子にそのまま印加する場合に比べ、高周波スイッチ用電界効果トランジスタのゲート端子制御電圧（Ｖｃ）を高くすることができる。これによって信号を通過させる電界効果トランジスタのゲートと信号を遮断する電界効果トランジスタのゲートとの電位差を大きくできるため、高出力対応可能である。また、セットのＤＣ電源のレギュレータ電圧を使用することにより、上記信号切替回路用の昇圧回路を改めて構成する必要がなく、回路構成が簡素であり、小型の信号切替装置を実現できる。
【００５２】
（第４の実施の形態）
本発明の信号切替回路の第４の実施の形態として、アンテナスイッチ半導体集積回路を図５に示す。これはＳＰ３Ｔ（Single  Pole  Three  Throw）スイッチである。この実施の形態のアンテナスイッチ半導体集積回路は、高周波スイッチ部分はガリウム砒素（ＧａＡｓ）半導体チップで構成され、電圧変換回路部分はＳｉ半導体チップで構成される。
【００５３】
具体的に説明すると、このアンテナスイッチ半導体集積回路においては、高周波スイッチ１００は、電界効果トランジスタＦＥＴ１−ＦＥＴ３から構成されている。また、電圧変換回路１０１は、ＣＭＯＳ回路ＣＭＯＳ１−ＣＭＯＳ６と、ｐ型ＭＯＳ電界効果トランジスタｐＭＯＳ１−ｐＭＯＳ３と、ｎ型ＭＯＳ電界効果トランジスタｎＭＯＳ１−ｎＭＯＳ３と、抵抗Ｒ１−Ｒ６とから構成されている。
【００５４】
上記の電界効果トランジスタＦＥＴ１からＦＥＴ３は信号の通過及び遮断を行なう高周波スイッチ用電界効果トランジスタでデプレッション型のＭＥＳＦＥＴである。ＣＭＯＳ回路ＣＭＯＳ１からＣＭＯＳ回路ＣＭＯＳ３はＤＣスイッチとして電圧変換回路の出力電圧、つまり制御信号のハイレベル、ローレベルを切り替える動作を担う。ＣＭＯＳ回路ＣＭＯＳ４からＣＭＯＳ回路ＣＭＯＳ６はDCスイッチとしてCMOS回路ＣＭＯＳ１からCMOS回路ＣＭＯＳ３のｎ型ＭＯＳ電界効果トランジスタのソース電位のハイレベル、ローレベルを切り替える動作を担う。ｐ型ＭＯＳ電界効果トランジスタｐＭＯＳ１からｐＭＯＳ３は、制御入力端子ＩＮＡから制御入力端子ＩＮＣに印加された制御入力信号に応じて、ＣＭＯＳ回路ＣＭＯＳ１からＣＭＯＳ回路ＣＭＯＳ３のゲート・ソース間の電位差を切り替える動作を担う。ｎ型ＭＯＳ電界効果トランジスタｎＭＯＳ１からｎＭＯＳ３は制御入力端子ＩＮＡから制御入力端子ＩＮＣに印加された制御入力信号のハイレベル、ローレベルを反転させるインバータ用ＦＥＴである。電源電圧端子Ｖｄｄ１にはレギュレータ電圧など、制御入力端子ＩＮＡから制御入力端子ＩＮＣに印加される制御入力信号電圧に比べて高い電圧を印加し、電源電圧端子Ｖｄｄ２には負電圧を印加する。
【００５５】
例えば、制御入力信号として制御入力端子ＩＮＡにｎ型ＭＯＳ電界効果トランジスタｎＭＯＳ１がオンする程度の正の電圧を印加し、制御入力端子ＩＮＢと制御入力端子ＩＮＣに０Vの電圧を印加する。このとき、ｎ型ＭＯＳ電界効果トランジスタｎＭＯＳ１がオン状態なので、ＣＭＯＳ回路ＣＭＯＳ１のゲートとｐ型ＭＯＳ電界効果トランジスタｐＭＯＳ１のドレインの電位は抵抗Ｒ４の電圧降下によりほぼ０Vであり、ｐ型ＭＯＳ電界効果トランジスタｐＭＯＳ１はオフ状態となるため、第２の実施の形態と同様の原理でＣＭＯＳ回路ＣＭＯＳ４のｎ型ＭＯＳ電界効果トランジスタはオフ状態となりＣＭＯＳ回路ＣＭＯＳ４はほぼ０Vの電圧を出力する。これにより、ＣＭＯＳ回路ＣＭＯＳ１のｎ型ＭＯＳ電界効果トランジスタのソースの電位はほぼ０Vであり、ＣＭＯＳ回路ＣＭＯＳ１のｎ型ＭＯＳ電界効果トランジスタはオフ状態となり、代わりにＣＭＯＳ回路ＣＭＯＳ１のｐ型ＭＯＳ電界効果トランジスタがオン状態となり、電源電圧端子Ｖｄｄ１に印加された電圧とほぼ同程度の電圧を出力し、ＦＥＴ１のゲートに印加する。
【００５６】
一方、ｎ型ＭＯＳ電界効果トランジスタｎＭＯＳ２はオフ状態であり、ＣＭＯＳ回路ＣＭＯＳ２のゲートとｐ型ＭＯＳ電界効果トランジスタｐＭＯＳ２のドレインの電位は電源電圧端子Ｖｄｄ１に印加された電圧と同程度の電位であるため、ｐ型ＭＯＳ電界効果トランジスタｐＭＯＳ２はオン状態で、第２の実施の形態と同様の原理でＣＭＯＳ回路ＣＭＯＳ５のｎ型ＭＯＳ電界効果トランジスタはオン状態となりＣＭＯＳ回路ＣＭＯＳ５は電源電圧端子Ｖｄｄ２に印加された電圧と同程度の電圧を出力する。これにより、ＣＭＯＳ回路ＣＭＯＳ２のｎ型ＭＯＳ電界効果トランジスタのソースには電源電圧端子Ｖｄｄ２に印加された負電圧と同程度の電圧が印加されるので、ＣＭＯＳ回路ＣＭＯＳ２のｎ型ＭＯＳ電界効果トランジスタはオン状態となり、ＣＭＯＳ回路ＣＭＯＳ２は電源電圧端子Ｖｄｄ２に印加された負電圧と同程度の電圧を出力し、電界効果トランジスタＦＥＴ２のゲートに印加する。ＣＭＯＳ回路ＣＭＯＳ６も同様にして電界効果トランジスタＦＥＴ３のゲートに、電源電圧端子Ｖｄｄ２に印加された負電圧と同程度の電圧を印加する。
【００５７】
この場合も第１の実施と同様に電界効果トランジスタＦＥＴ１はオン状態になり信号を通過させ、電界効果トランジスタＦＥＴ２とＦＥＴ３のゲート・ソース間には大きな逆電圧がかかってオフ状態となり、電界効果トランジスタＦＥＴ２とＦＥＴ３は信号を遮断する。
【００５８】
この実施の形態のアンテナスイッチ半導体集積回路によれば、制御入力信号電圧を高周波スイッチ用電界効果トランジスタのゲート端子にそのまま印加する場合に比べ、信号を通過させる電界効果トランジスタのゲートと信号を遮断する電界効果トランジスタのゲートのと電位差を大きくできるため、高出力対応可能であり、昇圧回路のように発振回路を用いないので、スプリアスなどの発生が小さい信号切替装置を実現できる。
【００５９】
（第５の実施の形態）
本発明の信号切替回路の第３の実施の形態として、アンテナスイッチ半導体集積回路を図６に示す。これはＳＰ３Ｔ（Single  Pole  Three  Throw）スイッチである。この実施の形態のアンテナスイッチ半導体集積回路は、ガリウム砒素（ＧａＡｓ）半導体チップで構成される。
【００６０】
具体的に説明すると、電界効果トランジスタはデプレッション型のＭＥＳＦＥＴで、電界効果トランジスタＦＥＴ１からＦＥＴ３は、信号の通過及び遮断を行うスイッチ用電界効果トランジスタである。電界効果トランジスタＦＥＴ４からＦＥＴ６は、遮断経路のオフ状態の電界効果トランジスタから漏れた信号をグラウンドに引き込むためのシャント電界効果トランジスタである。ダイオードＤ１からＤ６はＯＲ論理回路として動作させるため、ショットキーダイオードを用いている。電界効果トランジスタＦＥＴ７からＦＥＴ９はＤＣスイッチとして電圧変換回路の出力電圧、つまり制御信号のハイレベル、ローレベルを切り替える動作を担う。また、電源電圧端子Ｖｄｄ１にはセットのＤＣ電源のレギュレータ電圧等、制御入力端子ＩＮＡから制御入力端子ＩＮＣに印加される制御入力信号電圧に比べて高い電圧を印加する。
【００６１】
例えば、制御入力端子ＩＮＡに電界効果トランジスタＦＥＴ７がピンチオフする程度の正の電圧を印加し、制御入力端子ＩＮＢと制御入力端子ＩＮＣに電界効果トランジスタＦＥＴ８とＦＥＴ９がオン状態になる程度の低電圧（ほぼ０Ｖ）を印加すると、電界効果トランジスタＦＥＴ７がピンチオフすることにより、電源電圧端子Ｖｄｄ１の印加電圧から電界効果トランジスタＦＥＴ１のゲートリーク電流による電圧降下分だけ低下した電圧が、電界効果トランジスタＦＥＴ１のゲート、ダイオードＤ３とダイオードＤ６に印加され、電界効果トランジスタＦＥＴ１は第１の実施の形態と同様にＯＮ状態になり信号を通過させ、ダイオードＤ３とダイオードＤ６はＯＲ論理回路として動作し、電界効果トランジスタＦＥＴ５、ＦＥＴ６のゲート電位をハイレベルにするため、第１の実施の形態と同様に電界効果トランジスタＦＥＴ５、ＦＥＴ６がＯＮ状態になり、電界効果トランジスタＦＥＴ５とＦＥＴ６は電界効果トランジスタＦＥＴ２とＦＥＴ３から漏れた信号をグラウンドに逃がす。
【００６２】
一方、電界効果トランジスタＦＥＴ８、ＦＥＴ９はＯＮ状態であり制御入力端子ＩＮＢ、制御入力端子ＩＮＣに印加された電圧（ほぼ０Ｖ）がそのまま電界効果トランジスタＦＥＴ２、ＦＥＴ３のゲートに印加され、第１の実施の形態と同様に電界効果トランジスタＦＥＴ２、ＦＥＴ３がオフ状態になり、信号を遮断する。
【００６３】
この実施の形態のアンテナスイッチ半導体集積回路によれば、制御入力信号電圧を高周波スイッチ用電界効果トランジスタのゲート端子にそのまま印加する場合に比べ、高周波スイッチ用電界効果トランジスタのゲート端子制御電圧（Ｖｃ）を高くすることができる。これによって信号を通過させる電界効果トランジスタのゲートと信号を遮断する電界効果トランジスタのゲートとの電位差を大きくできるため、高出力対応可能であり、また、セットのＤＣ電源のレギュレータ電圧を使用することにより、上記信号切替回路用の昇圧回路を改めて構成する必要がなく、回路構成が簡素であり、小型の信号切替装置を実現できる。
【００６４】
以上説明したように、本発明にかかる信号切替装置においては、複数のスイッチ用電界効果トランジスタと、外部から電源電圧端子に印加される電源電圧によって、スイッチ用電界効果トランジスタの動作を制御するためにベースバンド回路などのディジタル回路から出力される制御信号電圧を、変換して出力する電圧変換回路を有しており、
・高周波スイッチを構成するスイッチ用電界効果トランジスタとして、ＧａＡｓ半導体チップのＭＥＳＦＥＴを用いた構成
・高周波スイッチを構成するスイッチ用電界効果トランジスタとして、Ｓｉ半導体チップのＭＯＳＦＥＴを用いた構成
のいずれかを用い、
・電圧変換回路として、ＧａＡｓ半導体チップのＭＥＳＦＥＴを用いた構成
・電圧変換回路として、Ｓｉ半導体チップのＭＯＳＦＥＴを用いた構成
・電圧変換回路として、バイポーラトランジスタを用いた構成
のいずれかを用いた構成を備える。そして、用いたＦＥＴについてはシングルゲート、マルチゲートのどちらでもよく、また、エンハンスメント型、デプレッション型のどちらでもよい。電圧変換回路に印加する電源電圧は正負どちらの電圧でも良く、正負両方用いてもよい。さらに、上記回路をＧａＡｓもしくはＳｉ基板上に集積して１チップ化した構成でもよい。さらに、高周波スイッチ部分と電圧変換回路部分とを別々の半導体基板を用いて作成し、一つのパッケージに実装してもよい。
【産業上の利用可能性】
【００６５】
本発明にかかる信号切替回路は、制御入力信号電圧を高周波スイッチ用の電界効果トランジスタのゲート端子にそのまま印加する場合に比べ、高周波スイッチ用の電界効果トランジスタのゲート端子制御電圧を高くすることができ、これによって信号を通過させる電界効果トランジスタのゲートと信号を遮断する電界効果トランジスタのゲートとの電位差を大きくできるため、高出力対応可能であり、また昇圧回路を用いないので、回路構成が簡素であるため小型の信号切替装置を実現でき、携帯電話機や無線通信機等の通信端末装置に用いられる高周波信号切替装置として有用である。ベースバンド回路等のディジタル回路の出力電圧の低電圧化に対応した、低ひずみ、高アイソレーション特性を持つ信号切替装置を提供することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明の構成を示すブロック図である。
【図２】本発明の第１の実施の形態の構成を示す回路図である。
【図３】本発明の第２の実施の形態の構成を示す回路図である。
【図４】本発明の第３の実施の形態の構成を示す回路図である。
【図５】本発明の第４の実施の形態の構成を示す回路図である。
【図６】本発明の第５の実施の形態の構成を示す回路図である。
【図７】従来の構成を示すブロック図である。
【符号の説明】
【００６７】
ＦＥＴ１〜ＦＥＴ9    電界効果トランジスタ
ＣＭＯＳ１〜ＣＭＯＳ６    ＣＭＯＳ回路
ｎＭＯＳ１〜ｎＭＯＳ３    ｎ型ＭＯＳ電界効果トランジスタ
ｐＭＯＳ１〜ｐＭＯＳ３    ｐ型ＭＯＳ電界効果トランジスタ
Ｄ１〜Ｄ６        ショットキーダイオード
Ｒ１〜Ｒ６    抵抗
Ｖｄｄ１、Ｖｄｄ２    電源電圧端子
ＩＮＡ，ＩＮＢ    制御入力端子
ＡＮＴ，ＰＯＲＴＡ〜ＰＯＲＴＣ    ＲＦ入出力端子
１００    高周波スイッチ
１０１    電圧変換回路
【図１】
2008028524.tif 000003
【図２】
2008028524.tif 000004
【図３】
2008028524.tif 000005
【図４】
2008028524.tif 000006
【図５】
2008028524.tif 000007
【図６】
2008028524.tif 000008
【図７】
2008028524.tif 000009