(57)【要約】【課題】本発明は、一次側電源の変動を検出する反応時間を所望の値にすることができ、パッケージ装着時のノイズの発生を防止できる分散電源回路を提供することを目的とする。【解決手段】装置内の複数のパッケージに共通の電源を供給し、各パッケージで前記共通の電源の一次側電圧を電圧変換手段で二次側電圧に変換してパッケージ内回路に供給する分散電源回路において、一次側電圧を監視する電源監視手段と、電源監視手段が一次側電圧の異常を検出したとき電圧変換手段への一次側電圧の供給を停止させるリセット手段と、電源監視手段が一次側電圧の異常を検出したとき電圧変換手段の一次側の蓄積電荷を放電させる放電手段とを有し、電源監視手段を前記リセット手段とダイオードで分離して並列に設ける。【選択図】図４
2008072826.tif 000002
【特許請求の範囲】
【請求項１】
装置内の複数のパッケージに共通の電源を供給し、各パッケージで前記共通の電源の一次側電圧を電圧変換手段で二次側電圧に変換してパッケージ内回路に供給する分散電源回路において、
前記一次側電圧を監視する電源監視手段と、
前記電源監視手段が前記一次側電圧の異常を検出したとき前記電圧変換手段への前記一次側電圧の供給を停止させるリセット手段と、
前記電源監視手段が前記一次側電圧の異常を検出したとき前記電圧変換手段の一次側の蓄積電荷を放電させる放電手段とを有し、
前記電源監視手段を前記リセット手段とダイオードで分離して並列に設けたことを特徴とする分散電源回路。
【請求項２】
請求項１記載の分散電源回路において、
前記放電手段は、前記一次側電圧の異常を検出したときオンとなるスイッチであることを特徴とする分散電源回路。
【請求項３】
請求項１記載の分散電源回路において、
前記放電手段は、前記一次側の蓄積電荷を常時放電させる抵抗であることを特徴とする分散電源回路。
【請求項４】
請求項１記載の分散電源回路において、
前記電源監視手段が前記一次側電圧の異常を検出する監視時間を可変設定するタイマ手段を
有することを特徴とする分散電源回路。
【請求項５】
請求項１または４記載の分散電源回路において、
前記電源監視手段が前記一次側電圧の異常を検出する電圧を可変設定する電圧設定手段を
有することを特徴とする分散電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分散電源回路に関し、装置内の複数のパッケージに共通の電源を供給し、各パッケージで前記共通の電源の一次側電圧を電圧変換手段で二次側電圧に変換してパッケージ内回路に供給する分散電源回路に関する。
【背景技術】
【０００２】
例えば伝送装置においては、シェルフ内に複数のパッケージを収納している。シェルフは各パッケージに例えば電圧−４８Ｖの電源を共通に供給し、各パッケージの電源回路において例えば電圧３．３Ｖの電源に変換してパッケージ内の各回路部に電圧３．３Ｖの電源を供給する。すなわち、パッケージそれぞれに電源回路を持つため、分散電源と呼ばれている。
【０００３】
従来、分散電源回路は、一次側電圧状況を監視する監視回路が備えられている。また、装置構成時は、ユーザ使用形態に合わせ、サージ保護回路、突入電流防止回路、ＥＭＩノイズフィルタ、入力寄生インダクタンス発振防止回路等が一次側に備えられている、二次側への変換のために、絶縁型ＯＢＰ（Ｏｎｂｏａｒｄ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ）や、ＯＢＰ出力ノイズフィルタ、二次側残留電荷放電回路、各種負荷（ＬＯＡＤ）が備えられている。
【０００４】
図１及び図２は、従来の分散電源回路の一例のブロック構成図及び回路構成図を示す。同図中、マイナス側（電圧−４８Ｖ）の電源端子１０にはダイオードとヒューズが設けられている。
サージ保護回路１１は雷やキックバック等のサージで導通する例えばバリスタを使用してサージ保護を行う。電源監視・突入電流防止回路１２は、電源投入時の突入電流を防止し、一次側の電圧状況を監視する。ＥＭＩノイズフィルタ１３は電磁波ノイズを除去し、入力寄生インダクタンス発振防止回路１４は入力寄生インダクタンスによる発振を防止する。
【０００５】
絶縁型ＯＢＰ（Ｏｎｂｏａｒｄ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ）１５は、例えばスイッチングレギュレータにより一次側の電圧−４８Ｖの電源を二次側の電圧３．３Ｖの電源に変換する。ＯＢＰ出力ノイズフィルタ１６は絶縁型ＯＢＰ１５で発生するノイズを除去する。二次側残留電荷放電回路１７は二次側の残留電荷を放電する。
【０００６】
なお、特許文献１には、一次電源監視部を設けること、及び、ＯＢＰの二次側に残留電荷放電用の抵抗接続用のスイッチを設け、残留電荷を放電させるが記載されている。また、特許文献２には、ＤＣ−ＤＣコンバータの電源入力のグランド側にダイオードを挿入し、ダイオードにより入力電源を分離することが記載されている。
【特許文献１】特開２００５−２７６０３４号公報
【特許文献２】特開平９−６２４０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、分散電源では、パッケージに一次側電源（電圧−４８Ｖ）が入りこんできている。この場合、一次側電圧の監視にかかる反応時間がパッケージ個別で異なってしまうという問題と、パッケージを抜去した後の再挿入時に、シェルフに実装済のパッケージが一次側電源変動を誤検出してしまうという問題があった。
【０００８】
図３に、電源に異常が発生した時の等価回路を示す。図３において、一次電源に電圧低下（電圧が−４８Ｖから上昇）等の出力変動が発生した時の放電ルートを矢印で示す。一次電源瞬断が発生すると内部容量Ｃｉｎの放電が開始されるが、逆接続保護ダイオードＤがあるため、放電ルートはパッケージ内部に閉じ、絶縁型ＯＢＰ１５の内部抵抗Ｒｏを通ることになる。上記絶縁型ＯＢＰ１５の内部抵抗Ｒｏは極めて大きな値であり、内部容量Ｃｉｎの放電に時間を要する。
【０００９】
電源監視・突入電流防止回路１２が、一次側電圧が所定値より低下したことを検出するために要する時間である反応時間は、ＥＭＩノイズフィルタ１３及び入力寄生インダクタンス発振防止回路１４のコンデンサＣ１〜Ｃ７の総容量と、絶縁型ＯＢＰ１５の二次側（ＯＢＰの右側）の二次側コンデンサの総容量と、二次側消費電流の関係により決定される。
【００１０】
伝送装置のシェルフ内に存在する複数のパッケージそれぞれにおける、一次側コンデンサの総容量及び二次側コンデンサの総容量と二次側消費電流の関係は一定でないことから、あるパッケージでは電源瞬断時の反応時間が短く即時に動作するが、別のパッケージは反応時間が長くなかなか反応しない。このため、一次側電圧の監視にかかる反応時間がパッケージ個別で異なってしまうという問題が発生する。
【００１１】
更に、一次側電源オフ時やパッケージ抜去時に、ＥＭＩノイズフィルタ１３及び入力寄生インダクタンス発振防止回路１４のコンデンサＣ１〜Ｃ７に電荷が残ることになり、一次側電源オンやパッケージ挿入時に、このコンデンサＣ１〜Ｃ７からの放電がノイズとなり、同一シェルフ内の他パッケージの一次側電源電圧を変動させるインパクトを与える。最悪の場合には、同一シェルフ内の一次側電源を共通とする他パッケージは上記ノイズを検出することにより、電源リセットが発生し、本来は可動し続けるべきシステムが一旦初期状態となり、例えば伝送装置における運用回線の瞬断が発生する等の問題があった。
【００１２】
特許文献１，２においても、電源監視における電源瞬断時の反応時間は一定ではなく、一次側電源オフ時やパッケージ抜去時に内部のコンデンサに電荷が残り一次側電源オンやパッケージ挿入時にコンデンサからの放電によってノイズが発生するという同様の問題があった。
【００１３】
本発明は、上記の点に鑑みなされたものであり、一次側電源の変動を検出する反応時間を所望の値にすることができ、パッケージ装着時のノイズの発生を防止できる分散電源回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の一実施態様による分散電源回路は、装置内の複数のパッケージに共通の電源を供給し、各パッケージで前記共通の電源の一次側電圧を電圧変換手段で二次側電圧に変換してパッケージ内回路に供給する分散電源回路において、
前記一次側電圧を監視する電源監視手段と、
前記電源監視手段が前記一次側電圧の異常を検出したとき前記電圧変換手段への前記一次側電圧の供給を停止させるリセット手段と、
前記電源監視手段が前記一次側電圧の異常を検出したとき前記電圧変換手段の一次側の蓄積電荷を放電させる放電手段とを有し、
前記電源監視手段を前記リセット手段とダイオードで分離して並列に設けたことにより、一次側電源の変動を検出する反応時間を所望の値にすることができ、パッケージ装着時のノイズの発生を防止できる。
【００１５】
前記分散電源回路において、
前記放電手段は、前記一次側電圧の異常を検出したときオンとなるスイッチである構成としても良い。
【００１６】
前記分散電源回路において、
前記放電手段は、前記一次側の蓄積電荷を常時放電させる抵抗である構成としても良い。
【００１７】
前記分散電源回路において、
前記電源監視手段が前記一次側電圧の異常を検出する監視時間を可変設定するタイマ手段を有するとしても良い。
【００１８】
前記分散電源回路において、
前記電源監視手段が前記一次側電圧の異常を検出する電圧を可変設定する電圧設定手段を有するとしても良い。
【発明の効果】
【００１９】
本発明によれば、一次側電源の変動を検出する反応時間を所望の値にすることができ、パッケージ装着時のノイズの発生を防止できる。
【発明を実施するための最良の形態】
【００２０】
以下、図面に基づいて本発明の実施形態について説明する。
【００２１】
<第１実施形態>
図４及び図５は、本発明の分散電源回路の第１実施形態のブロック構成図及び回路構成図を示す。この第１実施形態は、従来回路が電源監視・突入電流防止回路を一体化している構成に対して、電源監視制御回路とリセット回路を逆接続保護用のダイオードＤ１，Ｄ２により分離して並列に接続している。また、リセット時に残留電荷をリセットする回路を備えている。
【００２２】
図４及び図５において、マイナス側（電圧−４８Ｖ）の電源端子２１にはダイオードＤ１，Ｄ２とヒューズＦ１，Ｆ２が接続されている。なお、ダイオードとヒューズはグランド側の電源端子２０に設けても良く、双方の電源端子に設けられていても良い。また、グランド側がＦＥＴ、マイナス側がダイオード及びヒューズでも良く、また、グランド側がダイオード及びヒューズ、マイナス側がＦＥＴでも良い。
【００２３】
ダイオードＤ１と電源端子２０の間にサージ保護回路２２が設けられ、ダイオードＤ２と電源端子２０の間にサージ保護回路２３が設けられている。サージ保護回路２２，２３は雷やキックバック等のサージで導通する例えばバリスタを使用して後続回路のサージ保護を行う。サージ保護回路２２の後段にはリセット回路２４を介してＥＭＩノイズフィルタ２６が設けられ、サージ保護回路２３の後段には電源監視制御回路２５が設けられている。
【００２４】
電源監視制御回路２５は、ホットスワップＩＣ（集積回路）２５ａを用いて一次側の電圧状況を監視して制御信号を生成している。電源監視制御回路２５はマイナス側（電圧−４８Ｖ）の電源端子２１が電源投入により電圧−３８Ｖ以下となると、徐々にハイレベルとなる制御信号をリセット回路２４のＦＥＴ２４ａ，２４ｂのゲートに供給して、ＦＥＴ２４ａ，２４ｂを徐々にオンさせることで突入電流を防止する。また、この制御信号は電荷リセット回路２７に供給されてスイッチＳＷ１をオフする。この後、マイナス側（電圧−４８Ｖ）の電源端子２１が電圧−３８Ｖ以上となると、電源監視制御回路２５は制御信号をローレベルとして、ＦＥＴ２４ａ，２４ｂをオフさせると共に、スイッチＳＷ１をオンさせる。
【００２５】
ＦＥＴ２４ａの役割は、突入電流防止である。またＦＥＴ２４ｂの動作タイミングはＦＥＴ２４ａと同一である。ＦＥＴ２４ｂは装置のより安全設計のために設けており、ＦＥＴ２４ｂを省くことも可能である。また、ＦＥＴ２４ｂは、ダイオードＤ１を電圧−４８Ｖ側の電源端子２１とＧＮＤ側の電源端子２０の双方に入れるのと同様に、更なる安全思考の設計である。
【００２６】
ＥＭＩノイズフィルタ２６は電磁波ノイズを除去する。ＥＭＩノイズフィルタ２６の後段に設けられた入力寄生インダクタンス発振防止回路２８は入力寄生インダクタンスによる発振を防止する。入力寄生インダクタンス発振防止回路１４を構成するコンデンサＣ６と抵抗Ｒ１の直列回路のうち、コンデンサＣ６と並列に電荷リセット回路２７のスイッチＳＷ１が設けられている。このスイッチＳＷ１がオンすると、ＥＭＩノイズフィルタ２６及び入力寄生インダクタンス発振防止回路２８のコンデンサＣ１〜Ｃ７の充電電荷はスイッチＳＷ１，抵抗Ｒ１を介して放電される。
【００２７】
入力寄生インダクタンス発振防止回路２８の後段の絶縁型ＯＢＰ３０は、例えばスイッチングレギュレータにより一次側の電圧−４８Ｖの電源を二次側の３．３Ｖ電源の電圧３．３Ｖに変換する。ＯＢＰ出力ノイズフィルタ３１は絶縁型ＯＢＰ３０で発生するノイズを除去する。二次側残留電荷放電回路３２は二次側の残留電荷を放電する。
【００２８】
図４及び図５の電源回路の動作は、例えばパッケージが装置から抜去され、入力電圧がある閾値（電圧−３８Ｖ）以上になるとリセット回路２４のＦＥＴ２４ａ，２４ｂがオフになり、また、電荷リセット回路２７のスイッチＳＷ１がオンし、電源とグラウンドが抵抗Ｒ１を通して接続される、このことは、ＯＢＰ３０の左側に搭載されているコンデンサＣ１〜Ｃ７が抵抗Ｒ１にて放電されることを意味する。
【００２９】
また、電源端子２０，２１から供給される電源が変動して停止電圧（−３８Ｖ）以上となった場合、電源監視制御回路２５は、ダイオードＤ１，Ｄ２で分離して、リセット回路２４，ＥＭＩノイズフィルタ２６と並列に設けられているため、ＥＭＩノイズフィルタ２６及び入力寄生インダクタンス発振防止回路２８のコンデンサＣ１〜Ｃ７の充電電荷容量及び消費電流の影響を受けずに検出することができ、電源が停止電圧（−３８Ｖ）以上となると一定時間でリセット用の制御信号を生成してリセット回路２４のＦＥＴ２４ａ，２４ｂをオフし、電源回路をリセットできる。
【００３０】
<第１実施形態の変形例>
図６は、本発明の分散電源回路の第１実施形態の変形例の回路構成図を示す。この図６の変形例では、リセット回路２４においてＦＥＴ２４ｂを省略し、電荷リセット回路２７においてスイッチＳＷ１の代りに放電用の抵抗Ｒ２を設けている。ＦＥＴ２４ｂを省略しても良いことは前述の通りである。
【００３１】
抵抗Ｒ２は常時ＥＭＩノイズフィルタ２６及び入力寄生インダクタンス発振防止回路２８のコンデンサＣ１〜Ｃ７の放電を行うため、抵抗Ｒ１に比して大きな抵抗値を持つものとする。
【００３２】
このように、第１実施形態によれば、安定した電源監視を行うことができる。つまり、例えば制御系や主信号系等のパッケージ種別があっても、電源変動時におけるリセット反応時間を統一化することができる。また、安定したパッケージの挿入・抜去を実施することができる。
【００３３】
<第２実施形態>
図７及び図８は、本発明の分散電源回路の第２実施形態のブロック構成図及び回路構成図を示す。この第２実施形態は、第１実施形態に対して、電源監視制御回路２５にタイマ部３５を備えている。これは、電源監視制御回路２５における監視電圧の検出時間を調整し、電源電圧の瞬間変動時間に対する応答時間を調整可能とするためである。
【００３４】
図７及び図８において、マイナス側（電圧−４８Ｖ）の電源端子２１にはダイオードＤ１，Ｄ２とヒューズＦ１，Ｆ２が接続されている。なお、ダイオードとヒューズはグランド側の電源端子２０に設けても良く、双方の電源端子に設けられていても良い。また、グランド側がＦＥＴ、マイナス側がダイオード及びヒューズでも良く、また、グランド側がダイオード及びヒューズ、マイナス側がＦＥＴでも良い。
【００３５】
ダイオードＤ１と電源端子２０の間にサージ保護回路２２が設けられ、ダイオードＤ２と電源端子２０の間にサージ保護回路２３が設けられている。サージ保護回路２２，２３は雷やキックバック等のサージで導通する例えばバリスタを使用して後続回路のサージ保護を行う。サージ保護回路２２の後段にはリセット回路２４を介してＥＭＩノイズフィルタ２６が設けられ、サージ保護回路２３の後段にはタイマ回路３５を介して電源監視制御回路２５が設けられている。
【００３６】
タイマ回路３５は、コンデンサＣ１０で構成され、電源監視制御回路２５に供給される一次側の電圧の変化を遅らせることで反応時間を所望の値としている。
【００３７】
電源監視制御回路２５は、ホットスワップＩＣ（集積回路）２５ａを用いて一次側の電圧状況を監視して制御信号を生成している。電源監視制御回路２５はマイナス側（電圧−４８Ｖ）の電源端子２１が電源投入により電圧−３８Ｖ以下となると、徐々にハイレベルとなる制御信号をリセット回路２４のＦＥＴ２４ａ，２４ｂのゲートに供給して、ＦＥＴ２４ａ，２４ｂを徐々にオンさせることで突入電流を防止する。また、この制御信号は電荷リセット回路２７に供給されてスイッチＳＷ１をオフする。この後、マイナス側（電圧−４８Ｖ）の電源端子２１が電圧−３８Ｖ以上となると、電源監視制御回路２５は制御信号をローレベルとして、ＦＥＴ２４ａ，２４ｂをオフさせると共に、スイッチＳＷ１をオンさせる。
【００３８】
ＦＥＴ２４ａの役割は、突入電流防止である。またＦＥＴ２４ｂの動作タイミングはＦＥＴ２４ａと同一である。ＦＥＴ２４ｂは装置のより安全設計のために設けており、ＦＥＴ２４ｂを省くことも可能である。また、ＦＥＴ２４ｂは、ダイオードＤ１を電圧−４８Ｖ側の電源端子２１とＧＮＤ側の電源端子２０の双方に入れるのと同様に、更なる安全思考の設計である。
【００３９】
ＥＭＩノイズフィルタ２６は電磁波ノイズを除去する。ＥＭＩノイズフィルタ２６の後段に設けられた入力寄生インダクタンス発振防止回路２８は入力寄生インダクタンスによる発振を防止する。入力寄生インダクタンス発振防止回路１４を構成するコンデンサＣ６と抵抗Ｒ１の直列回路のうち、コンデンサＣ６と並列に電荷リセット回路２７のスイッチＳＷ１が設けられている。このスイッチＳＷ１がオンすると、ＥＭＩノイズフィルタ２６及び入力寄生インダクタンス発振防止回路２８のコンデンサＣ１〜Ｃ７の充電電荷はスイッチＳＷ１，抵抗Ｒ１を介して放電される。
【００４０】
入力寄生インダクタンス発振防止回路２８の後段の絶縁型ＯＢＰ３０は、例えばスイッチングレギュレータにより一次側の電圧−４８Ｖの電源を二次側の３．３Ｖ電源の電圧３．３Ｖに変換する。ＯＢＰ出力ノイズフィルタ３１は絶縁型ＯＢＰ３０で発生するノイズを除去する。二次側残留電荷放電回路３２は二次側の残留電荷を放電する。
【００４１】
図７及び図８の電源回路の動作は、例えばパッケージが装置から抜去され、ある閾値（電圧−３８Ｖ）以上になるとリセット回路２４のＦＥＴ２４ａ，２４ｂがオフになり、また、電荷リセット回路２７のスイッチＳＷ１がオンし、電源とグラウンドが抵抗Ｒ１を通して接続される、このことは、ＯＢＰ３０の左側に搭載されているコンデンサＣ１〜Ｃ７が抵抗Ｒ１にて放電されることを意味する。
【００４２】
また、電源端子２０，２１から供給される電源が変動して、この変動がタイマ回路２５に設定されている反応時間を超えて停止電圧（−３８Ｖ）以上となった場合、電源監視制御回路２５は、リセット回路２４，ＥＭＩノイズフィルタ２６と並列に設けられているため、ＥＭＩノイズフィルタ２６及び入力寄生インダクタンス発振防止回路２８のコンデンサＣ１〜Ｃ７の充電電荷容量及び消費電流の影響を受けずに検出することができ、電源が停止電圧（−３８Ｖ）以上となると一定時間でリセット用の制御信号を生成してリセット回路２４のＦＥＴ２４ａ，２４ｂをオフし、電源回路をリセットできる。
【００４３】
<第２実施形態の変形例>
図９は、本発明の分散電源回路の第２実施形態の変形例の回路構成図を示す。この図９の変形例では、リセット回路２４においてＦＥＴ２４ｂを省略し、電荷リセット回路２７においてスイッチＳＷ１の代りに放電用の抵抗Ｒ２を設けている。ＦＥＴ２４ｂを省略しても良いことは前述の通りである。
【００４４】
抵抗Ｒ２は常時ＥＭＩノイズフィルタ２６及び入力寄生インダクタンス発振防止回路２８のコンデンサＣ１〜Ｃ７の放電を行うため、抵抗Ｒ１に比して大きな抵抗値を持つものとする。
【００４５】
このように、第１実施形態では電圧検出時間が電源監視制御部２５の特性そのもので決定されているのに対し、第２実施形態ではタイマ部３５にてフレキシブルに対応できる。これにより、各パッケージの電源オン／オフをよりフレキシブルに構成できる。
【００４６】
これは、パッケージの種別毎に、監視する電源電圧の瞬間変動に対する反応時間を調整できることを意味する。これにより、例えば制御系パッケージの反応時間を主信号系パッケージの反応時間より長く設定し、または制御系パッケージの反応時間を主信号系パッケージの反応時間より短く設定し、または制御系パッケージの反応時間を主信号系パッケージの反応時間と同一に設定することが自在となる。
【００４７】
すなわち、制御系パッケージの反応時間を主信号系パッケージの反応時間と同一に設定すれば、各パッケージのリセットタイミングを統一することができる。
【００４８】
制御系パッケージの反応時間を主信号系パッケージの反応時間より長く設定すれば、主信号系パッケージの電源変動によるリセット動作を制御系パッケージで確実に検出することが可能となる。
【００４９】
制御系パッケージの反応時間を主信号系パッケージの反応時間より短く設定すれば、主信号系パッケージは、装置供給電源の変動時でも最後まで動作させたいアプリケーションを搭載している場合に適応することができる。
【００５０】
<第３実施形態>
図１０及び図１１は、本発明の分散電源回路の第３実施形態のブロック構成図及び回路構成図を示す。この第３実施形態は、第２実施形態に対して、電源監視制御回路２５内に監視電圧調整部２５ｂを備えている。これは、電源監視制御回路２５における監視電圧を調整可能とするためである。
【００５１】
図１０及び図１１において、マイナス側（電圧−４８Ｖ）の電源端子２１にはダイオードＤ１，Ｄ２とヒューズＦ１，Ｆ２が接続されている。なお、ダイオードとヒューズはグランド側の電源端子２０に設けても良く、双方の電源端子に設けられていても良い。また、グランド側がＦＥＴ、マイナス側がダイオード及びヒューズでも良く、また、グランド側がダイオード及びヒューズ、マイナス側がＦＥＴでも良い。
【００５２】
ダイオードＤ１と電源端子２０の間にサージ保護回路２２が設けられ、ダイオードＤ２と電源端子２０の間にサージ保護回路２３が設けられている。サージ保護回路２２，２３は雷やキックバック等のサージで導通する例えばバリスタを使用して後続回路のサージ保護を行う。サージ保護回路２２の後段にはリセット回路２４を介してＥＭＩノイズフィルタ２６が設けられ、サージ保護回路２３の後段にはタイマ回路３５を介して電源監視制御回路２５が設けられている。
【００５３】
タイマ回路３５は、コンデンサＣ１０で構成され、電源監視制御回路２５に供給される一次側の電圧の変化を遅らせることで反応時間を所望の値としている。
【００５４】
電源監視制御回路２５は、ホットスワップＩＣ（集積回路）２５ａを用いて一次側の電圧状況を監視して制御信号を生成している。監視電圧調整部２５ｂは、マイナス側の電源電圧−４８Ｖを分圧してホットスワップＩＣ２５ａに供給する分圧抵抗の一方として可変抵抗ＶＲを用いている。なお、分圧抵抗の他方は抵抗Ｒａである。
【００５５】
電源監視制御回路２５はマイナス側（電圧−４８Ｖ）の電源端子２１が電源投入により設定電圧（監視電圧調整部２５ｂで調整した値）以下となると、徐々にハイレベルとなる制御信号をリセット回路２４のＦＥＴ２４ａ，２４ｂのゲートに供給して、ＦＥＴ２４ａ，２４ｂを徐々にオンさせることで突入電流を防止する。また、この制御信号は電荷リセット回路２７に供給されてスイッチＳＷ１をオフする。この後、マイナス側（電圧−４８Ｖ）の電源端子２１が設定電圧（監視電圧調整部２５ｂで調整した値）以上となると、電源監視制御回路２５は制御信号をローレベルとして、ＦＥＴ２４ａ，２４ｂをオフさせると共に、スイッチＳＷ１をオンさせる。
【００５６】
ＦＥＴ２４ａの役割は、突入電流防止である。またＦＥＴ２４ｂの動作タイミングはＦＥＴ２４ａと同一である。ＦＥＴ２４ｂは装置のより安全設計のために設けており、ＦＥＴ２４ｂを省くことも可能である。また、ＦＥＴ２４ｂは、ダイオードＤ１を電圧−４８Ｖ側の電源端子２１とＧＮＤ側の電源端子２０の双方に入れるのと同様に、更なる安全思考の設計である。
【００５７】
ＥＭＩノイズフィルタ２６は電磁波ノイズを除去する。ＥＭＩノイズフィルタ２６の後段に設けられた入力寄生インダクタンス発振防止回路２８は入力寄生インダクタンスによる発振を防止する。入力寄生インダクタンス発振防止回路１４を構成するコンデンサＣ６と抵抗Ｒ１の直列回路のうち、コンデンサＣ６と並列に電荷リセット回路２７のスイッチＳＷ１が設けられている。このスイッチＳＷ１がオンすると、ＥＭＩノイズフィルタ２６及び入力寄生インダクタンス発振防止回路２８のコンデンサＣ１〜Ｃ７の充電電荷はスイッチＳＷ１，抵抗Ｒ１を介して放電される。
【００５８】
入力寄生インダクタンス発振防止回路２８の後段の絶縁型ＯＢＰ３０は、例えばスイッチングレギュレータにより一次側の電圧−４８Ｖの電源を二次側の３．３Ｖ電源の電圧３．３Ｖに変換する。ＯＢＰ出力ノイズフィルタ３１は絶縁型ＯＢＰ３０で発生するノイズを除去する。二次側残留電荷放電回路３２は二次側の残留電荷を放電する。
【００５９】
図１０及び図１１の電源回路の動作は、例えばパッケージが装置から抜去され、ある設定電圧（監視電圧調整部２５ｂで調整した値）以上になるとリセット回路２４のＦＥＴ２４ａ，２４ｂがオフになり、また、電荷リセット回路２７のスイッチＳＷ１がオンし、電源とグラウンドが抵抗Ｒ１を通して接続される、このことは、ＯＢＰ３０の左側に搭載されているコンデンサＣ１〜Ｃ７が抵抗Ｒ１にて放電されることを意味する。
【００６０】
また、電源端子２０，２１から供給される電源が変動して、この変動がタイマ回路２５に設定されている反応時間を超えて停止電圧（−３８Ｖ）以上となった場合、電源監視制御回路２５は、リセット回路２４，ＥＭＩノイズフィルタ２６と並列に設けられているため、ＥＭＩノイズフィルタ２６及び入力寄生インダクタンス発振防止回路２８のコンデンサＣ１〜Ｃ７の充電電荷容量及び消費電流の影響を受けずに検出することができ、電源が設定電圧（監視電圧調整部２５ｂで調整した値）以上となると一定時間でリセット用の制御信号を生成してリセット回路２４のＦＥＴ２４ａ，２４ｂをオフし、電源回路をリセットできる。
【００６１】
<第３実施形態の変形例>
図１２は、本発明の分散電源回路の第３実施形態の変形例の回路構成図を示す。この図１２の変形例では、リセット回路２４においてＦＥＴ２４ｂを省略し、電荷リセット回路２７においてスイッチＳＷ１の代りに放電用の抵抗Ｒ２を設けている。ＦＥＴ２４ｂを省略しても良いことは前述の通りである。
【００６２】
抵抗Ｒ２は常時ＥＭＩノイズフィルタ２６及び入力寄生インダクタンス発振防止回路２８のコンデンサＣ１〜Ｃ７の放電を行うため、抵抗Ｒ１に比して大きな抵抗値を持つものとする。
【００６３】
このように、第３実施形態によれば、監視電圧調整部２５ｂによってパッケージ単位に監視電圧をフレキシブルに設定できる。これにより、パッケージの電源オン／オフをよりフレキシブルに構成できる。これは、パッケージの種別毎に、監視電圧を調整できることを意味する。これにより、制御系パッケージの監視電圧を主信号系パッケージの監視電圧より高く設定し、または制御系パッケージの監視電圧を主信号系パッケージの監視電圧より低く設定し、制御系パッケージの監視電圧を主信号系パッケージの監視電圧と同一とすることが自在となる。また、第２実施形態のタイマ部３５の機能（監視電圧の反応時間）と組み合わせをもつことにより、更に柔軟な運用が可能となる。
【００６４】
すなわち、制御系パッケージの"反応時間×監視電圧"＝主信号系パッケージの"反応時間×監視電圧"として、装置内パッケージのリセットタイミングの統一することができる。
【００６５】
制御系パッケージの"反応時間×監視電圧"を主信号系パッケージの"反応時間×監視電圧"より大きくして、主信号系パッケージの電源変動によるリセット動作を制御系パッケージが確実に検出することができる。
【００６６】
制御系パッケージの"反応時間×監視電圧"を主信号系パッケージの"反応時間×監視電圧"より小さくして、主信号系は、装置供給電源変動時でも最後まで動作させたいアプリケーションを搭載している場合に適応することができる。
【００６７】
<リモートコントロール>
図１３は、リモートコントロール用のタイマ部３５の構成図を示す。同図中、端子３５ａは電源端子２０に接続され、端子３５ｂはダイオードＤ１に接続される。端子３５ａ，３５ｂ間にはコンデンサＣａとスイッチＳＷａの直列接続回路と、コンデンサＣｂとスイッチＳＷｂの直列接続回路と、コンデンサＣｃとスイッチＳＷｃの直列接続回路が互いに並列に接続されている。
【００６８】
端子３５ｃには３ビットの切り替え制御信号が供給され、スイッチＳＷａ，ＳＷｂ，ＳＷｃの少なくとも１つをオンさせる。切り替え制御信号によりタイマ部３５の静電容量を変更することで、監視電圧の検出時間をリモートコントロールで可変調整することができる。
【００６９】
図１４は、リモートコントロール用の監視電圧調整部２５ｂの構成図を示す。同図中、端子２５ｄは分圧抵抗Ｒａに接続され、端子２５ｅはダイオードＤ１に接続される。端子２５ｄ，２５ｅ間には抵抗ＲｄとスイッチＳＷｄの直列接続回路と、抵抗ＲｅとスイッチＳＷｅの直列接続回路と、抵抗ＲｆとスイッチＳＷｆの直列接続回路が互いに並列に接続されている。
【００７０】
端子２５ｆには３ビットの切り替え制御信号が供給され、スイッチＳＷｄ，ＳＷｅ，ＳＷｆの少なくとも１つをオンさせる。切り替え制御信号により分圧比を変更することで、設定電圧をリモートコントロールで可変調整することができる。
【００７１】
図１５に示すネットワーク構成において、伝送装置５０〜５３はリングネットワークを構成している。伝送装置５０の内部は主信号系パッケージ５５，５６，５７と制御系パッケージ５８に大別される。
【００７２】
主信号系パッケージ５５，５６，５７は伝送される主信号処理を行い、制御系パッケージ５８は各主信号系パッケージの設定やアラーム処理等を行う。制御系パッケージ５８は遠隔にある監視制御用端末６０と、専用線またはインターネット等の情報転送網（ＤＣＮ：Ｄｉｇｉｔａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｎｅｔｗｏｒｋ）６１を介して接続され、遠隔地からの装置設定や装置アラーム監視処理等の機能を有する。この情報転送網６１のパスを介して、図１３及び図１４で説明した切り替え制御信号を伝送装置５０まで送信し、監視時間及び監視電圧のリモートコントロールを行う。
【００７３】
上記のように、本発明の電源回路では、ユーザ使用場所での電圧変動時の装置動作及びパッケージ挿入／抜去時の装置安定動作に有用であり、特に、分散電源を用いた複数のパッケージを備えた複雑な構成を有した装置に好適である。
【００７４】
なお、絶縁型ＯＢＰ３０が請求項記載の電圧変換手段に相当し、電源監視制御回路２５が電源監視手段に相当し、リセット回路２４がリセット手段に相当し、電荷リセット回路２７が放電手段に相当し、タイマ回路２５がタイマ手段に相当し、監視電圧調整部２５ｂが電圧設定手段に相当する。
（付記１）
装置内の複数のパッケージに共通の電源を供給し、各パッケージで前記共通の電源の一次側電圧を電圧変換手段で二次側電圧に変換してパッケージ内回路に供給する分散電源回路において、
前記一次側電圧を監視する電源監視手段と、
前記電源監視手段が前記一次側電圧の異常を検出したとき前記電圧変換手段への前記一次側電圧の供給を停止させるリセット手段と、
前記電源監視手段が前記一次側電圧の異常を検出したとき前記電圧変換手段の一次側の蓄積電荷を放電させる放電手段とを有し、
前記電源監視手段を前記リセット手段とダイオードで分離して並列に設けたことを特徴とする分散電源回路。
（付記２）
付記１記載の分散電源回路において、
前記放電手段は、前記一次側電圧の異常を検出したときオンとなるスイッチであることを特徴とする分散電源回路。
（付記３）
付記１記載の分散電源回路において、
前記放電手段は、前記一次側の蓄積電荷を常時放電させる抵抗であることを特徴とする分散電源回路。
（付記４）
付記１記載の分散電源回路において、
前記電源監視手段が前記一次側電圧の異常を検出する監視時間を可変設定するタイマ手段を
有することを特徴とする分散電源回路。
（付記５）
付記１または４記載の分散電源回路において、
前記電源監視手段が前記一次側電圧の異常を検出する電圧を可変設定する電圧設定手段を
有することを特徴とする分散電源回路。
（付記６）
付記４記載の分散電源回路において、
前記タイマ手段の監視時間を可変設定する遠隔制御手段を
有することを特徴とする分散電源回路。
（付記７）
付記５記載の分散電源回路において、
前記電圧設定手段が異常を検出する電圧を可変設定する遠隔制御手段を
有することを特徴とする分散電源回路。
【図面の簡単な説明】
【００７５】
【図１】従来の分散電源回路の一例のブロック構成図である。
【図２】従来の分散電源回路の一例の回路構成図である。
【図３】従来の分散電源の電源異常発生時の等価回路である。
【図４】本発明の分散電源回路の第１実施形態のブロック構成図である。
【図５】本発明の分散電源回路の第１実施形態の回路構成図である。
【図６】本発明の分散電源回路の第１実施形態の変形例の回路構成図である。
【図７】本発明の分散電源回路の第２実施形態のブロック構成図である。
【図８】本発明の分散電源回路の第２実施形態の回路構成図である。
【図９】本発明の分散電源回路の第２実施形態の変形例の回路構成図である。
【図１０】本発明の分散電源回路の第３実施形態のブロック構成図である。
【図１１】本発明の分散電源回路の第３実施形態の回路構成図である。
【図１２】本発明の分散電源回路の第３実施形態の変形例の回路構成図である。
【図１３】リモートコントロール用のタイマ部の構成図である。
【図１４】リモートコントロール用の監視電圧調整部の構成図である。
【図１５】本発明を適用したネットワークの構成図である。
【符号の説明】
【００７６】
２１，２１  電源端子
２２，２３  サージ保護回路
２４  リセット回路
２５  電源監視制御回路
２６  ＥＭＩノイズフィルタ
２７  電荷リセット回路
２８  入力寄生インダクタンス発振防止回路
３０  絶縁型ＯＢＰ
３１  ＯＢＰ出力ノイズフィルタ
３２  二次側残留電荷放電回路
【図１】
2008072826.tif 000003
【図２】
2008072826.tif 000004
【図３】
2008072826.tif 000005
【図４】
2008072826.tif 000006
【図５】
2008072826.tif 000007
【図６】
2008072826.tif 000008
【図７】
2008072826.tif 000009
【図８】
2008072826.tif 000010
【図９】
2008072826.tif 000011
【図１０】
2008072826.tif 000012
【図１１】
2008072826.tif 000013
【図１２】
2008072826.tif 000014
【図１３】
2008072826.tif 000015
【図１４】
2008072826.tif 000016
【図１５】
2008072826.tif 000017