(57)【要約】【課題】半導体装置及びその装置の信号終端方法を提供する。【解決手段】信号入力パッドと第１接地電圧パッドとの間を接続する信号終端抵抗を含む半導体チップと、半導体チップの信号入力パッドに電気的に接続された信号入力端子及び第１接地電圧パッドに電気的に接続された第１接地電圧端子を含む半導体パッケージと、信号入力端子と第１接地電圧端子との間に接続されたキャパシタ及び抵抗と、信号入力端子及び信号入力パッドにより形成された第１インダクタとで構成されている。【選択図】  図１
2008172798.tif 000002
【特許請求の範囲】
【請求項１】
信号入力パッドと第１接地電圧パッドとの間を接続する信号終端抵抗を有する半導体チップと、
前記半導体チップの前記信号入力パッドに電気的に接続された信号入力端子と前記第１接地電圧パッドに電気的に接続された第１接地電圧端子とを有する半導体パッケージと、
前記信号入力端子と前記第１接地電圧端子との間に接続されたキャパシタ及び抵抗と、
前記信号入力端子と前記信号入力パッドとにより形成された第１インダクタと、
を備えることを特徴とする半導体装置。
【請求項２】
前記キャパシタ及び前記抵抗は前記半導体パッケージに含まれることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記信号入力端子と前記信号入力パッドとをワイヤボンドにより接続することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体チップは、前記信号入力パッドと前記第１接地電圧パッドとの間に入力キャパシタを含むことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記半導体装置は、前記第１接地電圧端子と前記第１接地電圧パッドとを接続することによって形成された第２インダクタをさらに備えることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１接地電圧端子と前記第１接地電圧パッドとをワイヤボンドにより接続することを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第１インダクタのインダクタンスが前記第２インダクタのインダクタンスよりも小さいことを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記半導体装置の前記入力インピーダンスは、前記入力キャパシタと前記第２インダクタとによる第１共振周波数までは周波数が増加するにつれて前記終端抵抗の値から減少し、前記第１共振周波数から前記キャパシタと前記第２インダクタとにより形成される第２共振周波数までは前記周波数が増加するにつれて増加し、前記第２共振周波数以後は前記周波数が増加するにつれて減少したのち前記抵抗の値に維持されることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記半導体チップは前記信号入力パッドに印加される信号を受信するために適用された信号入力部をさらに備え、
前記半導体パッケージは第２接地電圧端子及び前記信号入力部と前記第２接地電圧端子とを接続することによって形成された第３インダクタを備えることを特徴とする請求項４に記載の半導体装置。
【請求項１０】
前記信号入力部と前記第２接地電圧端子とをワイヤボンドにより接続することを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記キャパシタのキャパシタンスは、前記入力キャパシタのキャパシタンスよりも小さいことを特徴とする請求項４に記載の半導体装置。
【請求項１２】
前記半導体装置の前記入力インピーダンスは、前記入力キャパシタと前記第２インダクタとによる第１共振周波数までは周波数が増加するにつれて前記終端抵抗の値から減少し、前記第１共振周波数から前記キャパシタと前記第２インダクタとによって形成された第２共振周波数までは前記周波数が増加するにつれて増加し、前記第２共振周波数以後は前記周波数が増加するにつれて減少したのち前記抵抗の値に維持されることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
信号入力パッドと第１接地電圧パッドとの間に接続された信号終端抵抗を有する半導体チップ及び信号入力端子と第１接地電圧端子とを有する半導体パッケージを含む半導体装置の信号終端方法において、
前記方法は、前記信号入力端子と前記信号入力パッドとを接続することによって第１インダクタを形成し、前記信号入力端子と前記第１接地電圧端子との間にキャパシタ及び抵抗を直列に接続することを特徴とする半導体装置の信号終端方法。
【請求項１４】
前記信号終端方法は、前記半導体チップの前記第１接地電圧パッドと前記半導体パッケージの前記第１接地電圧端子とを接続することによって第２インダクタを形成する段階をさらに含むことを特徴とする請求項１３に記載の半導体装置の信号終端方法。
【請求項１５】
前記信号終端方法は、前記信号入力パッドと前記第１接地電圧パッドとの間に入力キャパシタをさらに提供することを特徴とする請求項１４に記載の半導体装置の信号終端方法。
【請求項１６】
前記キャパシタは、前記入力キャパシタのキャパシタンスよりも小さいことを特徴とする請求項１５に記載の半導体装置の信号終端方法。
【請求項１７】
前記半導体装置の前記入力インピーダンスは、前記入力キャパシタと前記第２インダクタとによる第１共振周波数までは周波数が増加するにつれて前記終端抵抗の値から減少し、前記第１共振周波数から前記キャパシタと前記第２インダクタとによって形成された第２共振周波数までは前記周波数が増加するにつれて増加し、前記第２共振周波数以後は前記周波数が増加するにつれて減少したのち前記抵抗の値に維持されることを特徴とする請求項１６に記載の半導体装置の信号終端方法。
【請求項１８】
前記信号終端方法は、前記第２インダクタのインダクタンス値を増加する段階をさらに備え、前記第１インダクタのインダクタンスは前記第２インダクタのインダクタンスよりも小さいことを特徴とする請求項１５に記載の半導体装置の信号終端方法。
【請求項１９】
前記半導体装置の前記入力インピーダンスは、前記入力キャパシタと前記第２インダクタとによる第１共振周波数までは周波数が増加するにつれて前記終端抵抗の値から減少し、前記第１共振周波数から前記キャパシタと前記第２インダクタとによって形成された第２共振周波数までは前記周波数が増加するにつれて増加し、前記第２共振周波数以後は前記周波数が増加するにつれて減少したのち前記抵抗の値に維持されることを特徴とする請求項１８に記載の半導体装置の信号終端方法。
【請求項２０】
前記キャパシタ及び前記抵抗は、前記半導体パッケージ内に含まれることを特徴とする請求項１３に記載の半導体装置の信号終端方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に、外部から印加される信号を終端するための信号終端回路を備える半導体装置に関する。
【背景技術】
【０００２】
一般の半導体装置は、信号が反射することを防止するために、外部から印加される信号を終端するために採用されたチップ内部の終端抵抗を有する。さらに、半導体装置の入力インピーダンスＺｉｎ、例えば、入力から見た半導体装置のインピーダンスは動作周波数に対して一定である。しかしながら、半導体装置の入力インピーダンスＺｉｎは周波数の変化に従って変化する。したがって、信号を安定的に終端しにくい。
【０００３】
信号終端回路を備える半導体装置に関しては、特許文献１〜３に記載されたものが知られている。
【特許文献１】アメリカ特許第５１９５０４５号明細書
【特許文献２】特開平１０−３０３６７５号公報
【特許文献３】特開平１０−２９４６３６公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、従来の技術の限界と短所による１つ以上の問題を克服することのできる半導体装置及びその装置の信号終端方法を提供することにある。
本発明の他の目的は、高速信号伝送時に信号終端が安定的に行うことのできる半導体装置及びその装置の信号終端方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の半導体装置は、信号入力パッドと第１接地電圧パッドとの間に接続された信号終端抵抗を備える半導体チップと、前記半導体チップの前記信号入力パッドに電気的に接続された信号入力端子及び前記半導体チップの前記第１接地電圧パッドに接続された第１接地電圧端子を備える半導体パッケージと、前記信号入力端子と前記第１接地電圧端子との間に接続されたキャパシタ及び抵抗と、前記信号入力端子と前記信号入力パッドとを接続することにより形成された第１インダクタとを備えることを特徴とする。
【０００６】
前記キャパシタ及び前記抵抗は前記半導体パッケージ内に含むことができる。前記信号入力端子と前記信号入力パッドとをワイヤボンドにより接続することができる。前記半導体チップは前記信号入力パッドと前記第１接地電圧パッドとの間に入力キャパシタを含むことができる。前記半導体装置は前記第１接地電圧端子と前記第１接地電圧パッドとを接続することにより形成された第２インダクタを含むことができる。前記第１接地電圧端子と前記第１接地電圧パッドとをワイヤボンドにより接続することができる。
【０００７】
前記第１インダクタのインダクタンスは前記第２インダクタのインダクタンスよりも小さくすることができる。前記半導体装置の入力インピーダンスは前記入力キャパシタ及び前記第２インダクタによる第１共振周波数までは周波数が増加するにつれて前記終端抵抗の値から減少し、前記第１共振周波数から前記キャパシタと前記第２インダクタとによって形成された第２共振周波数までは前記周波数が増加するにつれて増加し、前記第２共振周波数以後は前記周波数が増加するにつれて減少したのち前記抵抗の値に維持されることを特徴とする。
【０００８】
前記半導体チップは前記信号入力パッドに印加される信号を受信するために採用された信号入力部をさらに備えることができ、前記半導体パッケージは第２接地電圧端子及び前記信号入力部と前記第２接地電圧端子とを接続することによって形成し得る第３インダクタを含むことができる。前記信号入力部と前記第２接地電圧端子とをワイヤボンドにより接続することができる。前記キャパシタのキャパシタンスは前記入力キャパシタのキャパシタンスよりも小さくすることができる。
【０００９】
前記半導体装置の信号終端方法は、信号入力パッドと第１接地電圧パッドとの間に接続された信号終端抵抗を含む半導体チップ及び信号入力端子と第１接地電圧端子とを有する半導体パッケージを含む半導体装置の信号終端方法において、前記方法は前記信号入力端子と前記信号入力パッドとを接続することによって第１インダクタを形成し、前記信号入力端子と前記第１接地電圧端子との間にキャパシタ及び抵抗を直列に接続することを特徴とする。
【００１０】
前記方法は前記半導体チップの前記第１接地電圧パッドと前記半導体パッケージの前記第１接地電圧端子とを接続することによって第２インダクタをさらに形成することを含むことができる。前記方法は前記信号入力パッドと前記第１接地電圧パッドとの間に入力キャパシタをさらに提供することができる。前記キャパシタは前記入力インダクタよりも小さいキャパシタンス値を有することができる。
【００１１】
前記半導体装置の前記入力インピーダンスは、前記入力キャパシタと前記第２インダクタによる第１共振周波数までは周波数が増加するにつれて前記終端抵抗の値から減少し、前記第１共振周波数から前記キャパシタと前記第２インダクタとによって形成された第２共振周波数までは前記周波数が増加するにつれて増加し、前記第２共振周波数以後は前記周波数が増加するにつれて減少したのち前記抵抗の値に維持されることを特徴とする。
【００１２】
前記方法は前記第２インダクタのインダクタンス値を増加する段階をさらに含むことができ、前記第１インダクタのインダクタンスは前記第２インダクタのインダクタンスよりも小さくすることができる。前記キャパシタ及び前記抵抗は前記半導体パッケージ内に含むことができる。
【発明の効果】
【００１３】
本発明の半導体装置及びその装置の信号終端方法は、高速入力信号を安定的に終端することが可能である。これによって、本発明の半導体装置が適用されたシステムの動作性能を改善することができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付した図面を参照して本発明の半導体装置及びその装置の信号終端方法を説明する。
図１は、本発明の実施形態による半導体装置１００、例えば、半導体メモリ装置を示す回路図であって、半導体装置１００は半導体チップ１０１及び半導体パッケージ１０２を含むことができる。半導体装置１００は印刷回路基板ＰＣＢ（図示せず）に接続され／または、半導体パッケージ１０２はＰＣＢ（図示せず）を含むことができる。
【００１５】
半導体チップ１０１は信号入力パッド２０−１ないし２０−ｎ、接地電圧パッド２４−１ないし２４−ｎ、終端抵抗Ｒｔ−１ないしＲｔ−ｎ、及び信号入力部ＳＩＮ２２−１ないし２２−ｎを含むことができ、ここでｎは定数とすることができる。半導体パッケージ１０２は信号入力ピン３０−１ないし３０−ｎ、接地電圧ピン３２−１ないし３２−ｎ、キャパシタＣ１−１ないしＣ１−ｎ、及び抵抗Ｒ１−１ないしＲ１−ｎを含むことができる。上述のように、実施形態で半導体パッケージ１０２はＰＣＢ（図示せず）を含むことができる。
【００１６】
実施形態において、半導体パッケージ１０２の信号入力ピン３０−１ないし３０−ｎは半導体パッケージ１０２のＰＣＢ（図示せず）の例として、信号入力パッド（または端子（図示せず））のそれぞれに接続することができる。半導体パッケージ１０２の接地電圧パッド２４−１ないし２４−ｎは半導体パッケージ１０２のＰＣＢの接地電圧パッド（または端子（図示せず））に接続することができる。
【００１７】
終端抵抗Ｒｔ−１ないしＲｔ−ｎは、半導体チップ１０１の対応する信号入力パッド２０−１ないし２０−ｎと接地電圧パッド２４−１ないし２４−ｎとの間にそれぞれ接続することができる。キャパシタＣ１−１ないしＣ１−ｎのそれぞれに対応する１つの抵抗Ｒ１−１ないしＲ１−ｎは半導体パッケージ１０２の対応する信号入力パッド２０−１ないし２０−ｎと接地電圧ピン３２−１ないし３２−ｎとの間にそれぞれ直列に接続することができる。実施形態において、信号入力パッド２０−１ないし２０−ｎと各信号入力ピン３０−１ないし３０−ｎとの接続及び接地電圧パッド２４−１ないし２４−ｎと各接地電圧ピン３２−１ないし３２−ｎとの接続はワイヤポンディングにより形成することができる。
【００１８】
キャパシタＣ１−１ないしＣ１−ｎ及び抵抗Ｒ１−１ないしＲ１−ｎはＰＣＢに接続することができる。キャパシタＣ１−１ないしＣ１−ｎは、キャパシタ集積チップにより形成することができる。抵抗Ｒ１−１ないしＲ１−ｎは抵抗集積チップにより形成することができる。
【００１９】
図２は、図１の半導体装置１００の等価回路モデルを示す回路図である。図２の実施形態において、半導体パッケージ１０２は接地電圧ピン３４をさらに含むことができ、半導体チップ１０１は接地電圧パッド２６をさらに含むことができる。さらに、半導体装置１００は、インダクタＬ１−１ないしＬ１−ｎ、インダクタＬ２−１ないしＬ２−ｎ、インダクタＬ３、及びキャパシタＣｉｎ−１ないしＣｉｎ−ｎを含むことができる。すなわち、例えばインダクタＬ１−１ないしＬ１−ｎ、Ｌ２−１ないしＬ２−ｎ、及びＬ３は、例えば半導体装置１００の各要素を接続するワイヤポンディングの電気的／寄生的(parasitic)特性の固有結果とすることができる。すなわち、例えばインダクタＬ１−１ないしＬ１−ｎのインダクタンスは信号入力パッド３０−１ないし３０−ｎの各１つと対応する信号入力パッド２０−１ないし２０−ｎの１つに接続するワイヤのインダクタンスに対応することができ、例えば、チップ状のインダクタによって形成することができない場合がある。特に、インダクタＬ２−１ないしＬ２−ｎのインダクタンスは、接地電圧ピン３２−１ないし３２−ｎの各１つと対応する１つの接地電圧パッド２４−１ないし２４−ｎを接続するワイヤのインダクタンスに対応することができる。インダクタＬ３のインダクタンスは、接地電圧ピン３４及び接地電圧パッド２６を接続するワイヤのインダクタンスに対応することができる。キャパシタＣｉｎ−１ないしＣｉｎ−１のキャパシタンスは、信号入力パッド２０−１ないし２０−ｎの各１つと対応する接地電圧パッド２４−１ないし２４−ｎとの間の固有／寄生キャパシタンスに対応することができる。
【００２０】
インダクタＬ１−１ないしＬ１−ｎの各１つは、信号入力ピン３０−１ないし３０−ｎのそれぞれと対応する１つの信号入力パッド２０−１ないし２０−ｎとの間に位置することができる。インダクタＬ２−１ないしＬ２−ｎの各１つは、接地電圧ピン３２−１ないし３２−ｎのそれぞれと対応する１つの接地電圧パッド２４−１ないし２４−ｎとの間に位置することができる。インダクタＬ３は接地電圧ピン３４と接地電圧パッド２６との間に位置することができる。キャパシタＣｉｎ−１ないしＣｉｎ−ｎの各１つは、半導体チップ１０１の信号入力パッド２０−１ないし２０−ｎのそれぞれと対応する１つの接地電圧パッド２４−１ないし２４−ｎとの間に位置することができる。
【００２１】
また、図２において、例えば、インダクタＬ２−１ないしＬ２−ｎのインダクタンス値が増加すると、信号入力部２２−１ないし２２−ｎは不安定的になることもある。よって、図２に示すように、実施形態において、接地電圧は接地電圧ピン３４及び接地電圧パッド２６を介して信号入力部２２−１ないし２２−ｎに供給することができる。すなわち、実施形態において、接地電圧ピン３４は信号入力部２２−１ないし２２−ｎに接地電圧を供給することができ、接地電圧ピン３２−１ないし３２−ｎ及び接地電圧パッド２４−１ないし２４−ｎは各抵抗Ｒ１−１ないしＲ１−ｎの端子に接地電圧を供給することができる。しかしながら、本発明の実施形態はこれに限定されず、上述のように、接地電圧ピン３４及び接地電圧パッド２６を含まないものとすることができる。例えば、接地電圧パッド２４−１ないし２４−ｎは各信号入力部２２−１ないし２２−ｎに接続することができる。
【００２２】
図２の実施形態において、半導体装置の入力インピーダンスＺｉｎは、例えば、固有／寄生キャパシタンスＣｉｎ−１ないしＣｉｎ−ｎ及び／または固有／寄生インダクタＬ１−１ないしＬ１−ｎ、Ｌ２−１ないしＬ２−ｎの結果として周波数によって変化することがある。
【００２３】
実施形態において、上述のように、キャパシタＣ１−１ないしＣ１−ｎ及び抵抗Ｒ１−１ないしＲ１−ｎを提供することにより、回路寄生、例えば、対応する１つのキャパシタＣｉｎ−１ないしＣｉｎ−ｎ及び対応する１つのインダクタＬ１−１ないしＬ１−ｎによって発生する入力インピーダンスＺｉｎの変化は、半導体装置１００が比較的低い周波数領域で動作する際に対応する１つのキャパシタＣ１−１ないしＣ１−ｎ及び対応する１つの抵抗Ｒ１−１ないしＲ１−ｎによって相殺することができる。特に、実施形態において、インダクタＬ１−１ないしＬ１−ｎの各１つのインダクタンス値を増加することによって、各入力インピーダンスＺｉｎが、例えば、各抵抗Ｒ１−１ないしＲ１−ｎ及び各キャパシタＣ１−１ないしＣ１−ｎの結果として、特定周波数以後に実質的、及び／または完全に安定化することができる。図１及び図２を参照すると、実施形態において、半導体装置１００はインダクタンス値、例えば、半導体パッケージ１０２のＰＣＢの信号入力端子（または、パッド（図示せず））と半導体チップ１０１の対応する１つの信号入力パッド２０−１ないし２０−ｎとの間のワイヤポンディングによって対応する１つのインダクタＬ１−１ないしＬ１−ｎのインダクタンスを調節、例えば、増加するように形成することができる。これによって、各入力インピーダンスＺｉｎを対応する１つの抵抗Ｒ１−１ないしＲ１−ｎの値として安定化することができる。
【００２４】
しかしながら、万一、各インダクタＬ１−１ないしＬ１−ｎのインダクタンス値が非常に大きく増加したら、例えば、各インダクタＬ１−１ないしＬ１−ｎを通る信号の信号歪曲の結果として信号忠実度が悪くなることもある。そのため、実施形態において、インダクタＬ１−１ないしＬ１−ｎのインダクタンスがあまり多く増加することを避けるために対応するインダクタＬ１−１ないしＬ１−ｎのインダクタンスが維持されたり減少されたりする一方、固有／寄生的に含むことができるインダクタＬ２−１ないしＬ２−ｎのインダクタンスを増加することができる。よって、実施形態において、各入力インピーダンスＺｉｎは、例えば、対応する１つの抵抗Ｒ１−１ないしＲ１−ｎ、対応する１つのキャパシタＣ１−１ないしＣ１−ｎ及び／またはインダクタＬ２−１ないしＬ２−ｎが半導体装置１００に含まれない場合、及び／または各インダクタＬ２−１ないしＬ２−ｎのインダクタンスが比較的に小さく維持される場合に比べてさらに低い特定周波数に対応する１つの抵抗Ｒ１−１ないしＲ１−ｎの値として安定化することができる。
【００２５】
また、万一、半導体パッケージ１０２のＰＣＢの電圧端子（またはパッド（図示せず））と半導体チップ１０１の接地電圧パッド２４−１ないし２４−ｎとの間のワイヤボンディングによるインダクタＬ２−１ないしＬ２−ｎのインダクタンス値があまり大きく調節されたら、なぜなら、信号入力部２２−１ないし２２−ｎの接地電圧が不安定なために、実施形態において、さらに他の接地電圧源（図示せず）が、例えば、接地電圧ピン３４及び接地電圧パッド２６を介して信号入力部２２−２ないし２２−ｎに印加することができる。上述のように、インダクタＬ３のインダクタンスは接地電圧ピン３４及び接地電圧パッド２６とを接続するワイヤのインダクタンスに対応させることができる。
【００２６】
実施形態において、キャパシタＣ１−１ないしＣ１−ｎは、対応する１つのキャパシタＣｉｎ−１ないしＣｉｎ−ｎよりも小さいキャパシタンスを有することができ、対応する１つのインダクタＬ１−１ないしＬ１−ｎは対応するインダクタＬ２−１ないしＬ２−ｎよりもさらに小さいインダクタンスを有することができる。
【００２７】
図２を参照すると、直列共振は各キャパシタＣｉｎ−１ないしＣｉｎ−ｎ及び対応する１つのインダクタＬ２−１ないしＬ２−ｎにより発生し、並列共振は各キャパシタＣ１−１ないしＣ１−ｎ及び対応する１つのインダクタＬ２−１ないしＬ２−ｎにより発生する。結局、２個の共振周波数が存在する。
【００２８】
万一、各キャパシタＣｉｎ−１ないしＣｉｎ−ｎが対応する１つのキャパシタＣ１−１ないしＣ１−ｎよりも大きいキャパシタンスを有し、対応する１つのインダクタＬ１−１ないしＬ１−ｎが対応する１つのインダクタンスＬ２−１ないしＬ２−ｎよりもさらに小さいインダクタンスを有するなら、まず直列共振が直列に接続された各キャパシタＣｉｎ−１ないしＣｉｎ−ｎと対応するインダクタＬ２−１ないしＬ２−ｎで先に発生し、直列共振周波数ｆｏ１は
【００２９】
【数１】
2008172798.tif 000003
【００３０】
になる。その後、並列共振が並列に接続された各キャパシタＣ１−１ないしＣ１−ｎ及び対応する１つのインダクタＬ２−１ないしＬ２−ｎに発生することができ、並列共振周波数ｆｏ２は
【００３１】
【数２】
2008172798.tif 000004
【００３２】
になる。しかし、万一、各インダクタＬ１−１ないしＬ１−ｎが対応するインダクタＬ２−１ないしＬ２−ｎよりもさらに大きいインダクタンスを有すると、共振周波数ｆｏ１及びｆｏ２は各インダクタＬ１−１ないしＬ１−ｎのインダクタンス値によって決定される。
【００３３】
図３は、図２の半導体装置１００の周波数ｆに対する入力インピーダンスＺｉｎの変化を示すグラフである。
【００３４】
図３を参照すると、直列共振周波数ｆｏ１よりも低い周波数範囲において、各キャパシタＣｉｎ−１ないしＣｉｎ−ｎのキャパシタンスの変化は周波数が増加するにつれて増加し、入力インピーダンスＺｉｎは直列共振が直列共振周波数ｆｏ１において各キャパシタＣｉｎ−１ないしＣｉｎ−ｎと対応する１つのインダクタＬ２−１ないしＬ２−ｎとの間で発生するまでに各終端抵抗Ｒｔ−１ないしＲｔ−ｎの値から徐々に減少する。特に、図３を参照すると、直列共振周波数ｆｏ１よりも低い周波数範囲において、直列共振周波数ｆｏ１に到達するまでに各インダクタＬ２−１ないしＬ２−ｎのインピーダンスが増加する一方、各キャパシタＣｉｎ−１ないしＣｉｎ−ｎのインピーダンスは増加する。総インピーダンスは各端子抵抗Ｒｔ−１ないしＲｔ−ｎに対応する値により減少する。
【００３５】
直列共振周波数ｆｏ１よりも高く、並列共振周波数ｆｏ２よりも低い周波数範囲において、周波数が増加するにつれて各インダクタＬ２−１ないしＬ２−ｎのインダクタンスは増加し、入力インピーダンスＺｉｎは徐々に増加する。並列共振は並列共振周波数ｆｏ２において各キャパシタＣ１−１ないしＣ１−ｎ及び対応するインダクタＬ２−１ないしＬ２−ｎにより発生する。特に、図３を参照すると、直列共振周波数ｆｏ１よりも低い周波数範囲で並列共振周波数ｆｏ２に到逹するまでに各インダクタＬ２−１ないしＬ２−ｎのインピーダンスが増加する一方、各キャパシタＣｉｎ−１ないしＣｉｎ−ｎのインピーダンスが減少し、総インピーダンスは各抵抗Ｒ１−１ないしＲ１−ｎに対応する値よりも大きい値に増加する。
【００３６】
万一、周波数が並列共振周波数ｆｏ２よりも大きくなると、入力インピーダンスＺｉｎは各抵抗Ｒ１−１ないしＲ１−ｎに対応する抵抗値に、完全に及び／または実質的に安定される前の初期に、各抵抗Ｒ１−１ないしＲ１−ｎの抵抗よりも大きい値に減少することができる。特に、図３を参照すると、並列共振周波数ｆｏ２よりも大きい周波数範囲で、各インダクタＬ２−１ないしＬ２−ｎのインピーダンスは総インピーダンスが実質的及び／または完全に各抵抗Ｒ１−１ないしＲ１−ｎに対応する値に安定化されるまでに、継続的に増加し、各キャパシタＣ１−１ないしＣ１−ｎのインピーダンスは継続的に減少することができる。
【００３７】
したがって、実施形態では、高速入力信号が印加される際に入力インピーダンスＺｉｎが抵抗Ｒ１の所定値に維持するので信号を安定的に終端することのできる半導体メモリ装置を提供する。
【００３８】
図３を参照すれば、実施形態で、並列共振周波数ｆｏ２はインダクタＬ２の値を増加することで減少させられる。
しかし、実施形態において、上述のように、もし入力インピーダンスＺｉｎが各インダクタＬ１−１ないしＬ１−ｎによって各インダクタＬ２−１ないしＬ２−ｎがなしに、実質的及び／または完全に安定化されたら、すなわち、実質的及び／または完全に一定となったら、各インダクタＬ２−１ないしＬ２−ｎは除去することができる。
【００３９】
図４は、他の半導体装置の周波数に対する入力インピーダンスＺｉｎの変化を示すグラフである。
図４において、ラインａは半導体装置の入力インピーダンスＺｉｎが一定に維持される理想的な場合に対応しており、ラインｂは１つ以上の態様の本発明に係る実施形態の半導体装置１００及び図２に示す半導体装置１００に対応する。ラインｃは半導体装置がターミネーション抵抗、例えば、Ｒｔを含み、抵抗Ｒ１−１ないしＲ１−ｎ、キャパシタＣ１−１ないしＣ１−ｎ、及び／またはインダクタＬ２−１ないしＬ２−ｎを含まない場合に対応する。図４に示すように、本発明の実施形態において、１つ以上の態様の本発明に係る抵抗Ｒ１−１ないしＲ１−ｎ、キャパシタＣ１−１ないしＣ１−ｎ、及び／またはインダクタＬ２−１ないしＬ２−ｎを含む図１及び図２の半導体装置１００は共振周波数を２回通過した後、一定な、及び／または実質的に一定なインピーダンスを達成することができる。
【００４０】
図１の実施形態において、キャパシタＣ１−１ないしＣ１−ｎ及び抵抗Ｒ１−１ないしＲ１−ｎが半導体パッケージ１０２内に配置できているが、本発明の実施形態はこれに限定されない。例えば、キャパシタＣ１−１ないしＣ１−ｎ及び抵抗Ｒ１−１ないしＲ１−ｎは半導体装置１００外部に配置することができる。例えば、半導体装置１００が適用されるシステムのシステムボードに配置することができる。
【００４１】
実施形態において、信号入力ピンまたは接地電圧ピンは信号入力ボールまたは接地電圧ボールのそれぞれに代替することができる。
上述のように、本発明の実施形態は高速入力信号を安定的に終端する半導体装置及び信号終端方法を提供することができ、よって、１つ以上の態様の本発明を採用する半導体装置を含むシステムの動作性能を改善することが可能である。
上述では、本発明の好ましい実施形態を参照しながら説明したが、当該技術分野の熟練した当業者は、添付の特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲で、本発明を多様に修正及び変更させることができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施形態に係る半導体装置を示す回路図である。
【図２】図１の半導体装置の等価回路モデルを示す回路図である。
【図３】図２の半導体装置の周波数に対する入力インピーダンスの変化を示すグラフである。
【図４】他の半導体装置の周波数に対する入力インピーダンスの変化を示すグラフである。
【符号の説明】
【００４３】
１００  半導体装置
１０１  半導体チップ
１０２  半導体パッケージ
２０−１ないし２０−ｎ  信号入力パッド
２４−１ないし２４−ｎ  接地電圧パッド
３０−１ないし３０−ｎ  信号入力ピン
３２−１ないし３２−ｎ  接地電圧ピン
Ｃ１−１ないしＣ１−ｎ  キャパシタ
Ｒ１−１ないしＲ１−ｎ  抵抗
Ｒｔ−１ないしＲｔ−ｎ  終端抵抗
ＳＩＮ２２−１ないし２２−ｎ  信号入力部
【図１】
2008172798.tif 000005
【図２】
2008172798.tif 000006
【図３】
2008172798.tif 000007
【図４】
2008172798.tif 000008