(57)【要約】【課題】例えば、さまざまな無線規格に対応するように、利得を変化させることが可能な電圧制御発振器を提供する。【解決手段】本発明に係る電圧制御発振器１は、第１の電位に一端が接続された第１のＭＯＳトランジスタと、第１の電位に一端が接続され、ゲートが第１のＭＯＳトランジスタの他端に接続され、他端が第１のＭＯＳトランジスタのゲートに接続された第２のＭＯＳトランジスタと、第１の制御電圧に応じてその容量が変化する第１のバラクタと、一端が第１のバラクタの一端に接続された第１のインダクタと、一端が第１のバラクタの他端に接続された第２のインダクタと、第２の制御電圧に応じてその容量が変化する第２のバラクタと、第２のバラクタの一端と第２の電位との間に接続された第３のインダクタと、第２のバラクタの他端と第２の電位との間に接続された第４のインダクタと、を備える。【選択図】図２
2008311820.tif 000002
【特許請求の範囲】
【請求項１】
バラクタの両端にそれぞれ接続された２つの出力端子から相補的な差動信号を出力する電圧制御発振器であって、
第１の電位に一端が接続された第１のＭＯＳトランジスタと、
前記第１の電位に一端が接続され、ゲートが前記第１のＭＯＳトランジスタの他端に接続され、他端が前記第１のＭＯＳトランジスタのゲートに接続された第２のＭＯＳトランジスタと、
一端が前記第１のＭＯＳトランジスタの他端に接続され、他端が前記第２のＭＯＳトランジスタの他端に接続され、第１の制御電圧に応じてその容量が変化する第１のバラクタと、
一端が前記第１のバラクタの一端に接続された第１のインダクタと、
一端が前記第１のバラクタの他端に接続された第２のインダクタと、
一端が前記第１のインダクタの他端に接続され、他端が前記第２のインダクタの他端に接続され、第２の制御電圧に応じてその容量が変化する第２のバラクタと、
前記第２のバラクタの一端と第２の電位との間に接続された第３のインダクタと、
前記第２のバラクタの他端と前記第２の電位との間に接続された第４のインダクタと、を備える
ことを特徴とする電圧制御発振器。
【請求項２】
前記第１の制御電圧または前記第２の制御電圧は、固定電圧であることを特徴とする請求項１に記載の電圧制御発振器。
【請求項３】
前記固定電圧は、電源電圧またはグランド電圧であることを特徴とする請求項２に記載の電圧制御発振器。
【請求項４】
前記第１のインダクタと前記第２のインダクタとが軸を中心として対称に半導体基板上に配置され、
前記第３のインダクタと前記第４のインダクタとが前記軸を中心として対称に前記半導体基板上に配置され、
前記第１のバラクタを構成する素子が前記軸を中心として対称に前記半導体基板上に配置され、
前記第２のバラクタを構成する素子が前記軸を中心として対称に前記半導体基板上に配置されている
ことを特徴とする請求項１ないし３の何れかに記載の電圧制御発振器。
【請求項５】
バラクタの両端にそれぞれ接続された２つの出力端子から相補的な差動信号を出力する電圧制御発振器であって、第１の電位に一端が接続された第１のＭＯＳトランジスタと、前記第１の電位に一端が接続され、ゲートが前記第１のＭＯＳトランジスタの他端に接続され、他端が前記第１のＭＯＳトランジスタのゲートに接続された第２のＭＯＳトランジスタと、一端が前記第１のＭＯＳトランジスタの他端に接続され、他端が前記第２のＭＯＳトランジスタの他端に接続され、第１の制御電圧に応じてその容量が変化する第１のバラクタと、一端が前記第１のバラクタの一端に接続された第１のインダクタと、一端が前記第１のバラクタの他端に接続された第２のインダクタと、一端が前記第１のインダクタの他端に接続され、他端が前記第２のインダクタの他端に接続され、第２の制御電圧に応じてその容量が変化する第２のバラクタと、前記第２のバラクタの一端と第２の電位との間に接続された第３のインダクタと、前記第２のバラクタの他端と前記第２の電位との間に接続された第４のインダクタと、を有する電圧制御発振器と、
前記電圧制御発振器に動作電流を供給するための動作電流供給回路と、
前記第１の制御電圧および前記第２の制御電圧を調整することにより前記電圧制御発振器を制御する制御回路と、を備える
ことを特徴とする発振制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＣ回路の共振現象を利用した電圧制御発振器、および、この電圧制御発振器を備えた発振制御システムに関する。
【背景技術】
【０００２】
高周波集積回路の近年の発展はめざましく、多くの無線回路はシリコンを用いた半導体集積回路上で実現される。
【０００３】
従来、集積化が困難であると考えられていた電圧制御発振器も、その集積化は当然のこととされてきている。
【０００４】
一方、多様な無線規格の一般化により、幾つかの高周波集積回路において、近年、マルチバンド化、マルチシステム化が求められている。その典型的な例は、ソフトウェア無線機である。このソフトウェア無線機は、ハードウェアの変更無しに、ソフトウェアによって様々な無線規格に対応することが求められている。
【０００５】
一般に、送受信回路は、その周波数範囲、動作電流を切り替えることができ、これにより、ソフトウェア無線機の実現は可能性を見いだしている。
【０００６】
しかし、ソフトウェア無線機の実現において、電圧制御発振器の特性に関しては様々な問題がある。
【０００７】
その一つは、電圧制御発振器の発振周波数である。この発振周波数には、多くの無線規格に対応するためにも非常に広い可変範囲が求められ、実現され始めている。
【０００８】
しかしながら、電圧制御発振器にとって重要な特性は上記発振周波数ばかりではなく、その利得も重要である。ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）を用いた局部発振器システムを検討する場合、そのスプリアス、ロックアップ時間を左右するひとつの要素は電圧制御発振器の利得である。様々な無線規格に対応するためには、この利得を可変にできることが電圧制御発振器にとって重要な要素となる。
【０００９】
一般に、電圧制御発振器の発振周波数ωＯＳＣは、式（１）で表される。なお、Ｃｖ（Ｖ）はバラクタの容量であり、Ｌは電圧制御発振器のインダクタである。
【数１】
2008311820.tif 000003
【００１０】
従来の電圧制御発振器においては、例えば、式（１）に示すように、容量Ｃｖ（Ｖ）を可変にすることにより、その発振周波数を変えることができる（例えば、特許文献１参照。）。
【００１１】
一方、電圧制御発振器の利得（ＫＶＣＯ=ｄωＯＳＣ／ｄＶ）は、式（２）で表される。
【数２】
2008311820.tif 000004
【００１２】
式（２）に示すように、従来の電圧制御発振器においては、その利得（＝ＫＶＣＯ）は共振周波数の微小範囲およびｄＣＶ／ｄＶの微小範囲においては、ほぼ一定でとなり、可変にすることができない。
【特許文献１】特開２００５−２６９３１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、必要に応じて利得を変化させることが可能な電圧制御発振器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の一態様に係る電圧制御発振器は、バラクタの両端にそれぞれ接続された２つの出力端子から相補的な差動信号を出力する電圧制御発振器であって、第１の電位に一端が接続された第１のＭＯＳトランジスタと、前記第１の電位に一端が接続され、ゲートが前記第１のＭＯＳトランジスタの他端に接続され、他端が前記第１のＭＯＳトランジスタのゲートに接続された第２のＭＯＳトランジスタと、一端が前記第１のＭＯＳトランジスタの他端に接続され、他端が前記第２のＭＯＳトランジスタの他端に接続され、第１の制御電圧に応じてその容量が変化する第１のバラクタと、一端が前記第１のバラクタの一端に接続された第１のインダクタと、一端が前記第１のバラクタの他端に接続された第２のインダクタと、一端が前記第１のインダクタの他端に接続され、他端が前記第２のインダクタの他端に接続され、第２の制御電圧に応じてその容量が変化する第２のバラクタと、前記第２のバラクタの一端と第２の電位との間に接続された第３のインダクタと、前記第２のバラクタの他端と前記第２の電位との間に接続された第４のインダクタと、を備えることを特徴とする。
【００１５】
本発明の他の態様に係る発振制御システムは、バラクタの両端にそれぞれ接続された２つの出力端子から相補的な差動信号を出力する電圧制御発振器であって、第１の電位に一端が接続された第１のＭＯＳトランジスタと、前記第１の電位に一端が接続され、ゲートが前記第１のＭＯＳトランジスタの他端に接続され、他端が前記第１のＭＯＳトランジスタのゲートに接続された第２のＭＯＳトランジスタと、一端が前記第１のＭＯＳトランジスタの他端に接続され、他端が前記第２のＭＯＳトランジスタの他端に接続され、第１の制御電圧に応じてその容量が変化する第１のバラクタと、一端が前記第１のバラクタの一端に接続された第１のインダクタと、一端が前記第１のバラクタの他端に接続された第２のインダクタと、一端が前記第１のインダクタの他端に接続され、他端が前記第２のインダクタの他端に接続され、第２の制御電圧に応じてその容量が変化する第２のバラクタと、前記第２のバラクタの一端と第２の電位との間に接続された第３のインダクタと、前記第２のバラクタの他端と前記第２の電位との間に接続された第４のインダクタと、を有する電圧制御発振器と、前記電圧制御発振器に動作電流を供給するための動作電流供給回路と、前記第１の制御電圧および前記第２の制御電圧を調整することにより前記電圧制御発振器を制御する制御回路と、を備えることを特徴とする。
【発明の効果】
【００１６】
本発明の一態様に係る電圧制御発振器によれば、必要に応じて利得を変化させることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態においては、ＬＣ集中型ではなく、インダクタおよびキャパシタが分割されたＬＣ分散型の電圧制御発振器を用いる。この電圧制御発振器において、例えば、バラクタの一部を固定することによって、利得を可変にする。
【００１８】
以下、本発明に係る実施例について図面を参照しながら説明する。
【実施例１】
【００１９】
まず、本実施例１の電圧制御発振器に適用される分散型ＬＣ発振器の特性について検討する。この分散型ＬＣ発振器は、インダクタおよびキャパシタが分割された分散型ＬＣ共振器回路を有する。
【００２０】
図１は、インダクタおよびキャパシタが２つに分割された分散型ＬＣ共振器回路の半回路の一例を示す回路図である。
【００２１】
図１に示す分散型ＬＣ共振器回路のインピーダンスＺｔｏｔは式（３）で表される。
【数３】
2008311820.tif 000005
【００２２】
また、インピーダンスＺｔｏｔの実部Ｚｔｏｔ、ｒｅａｌは、式（４）で表される。
【数４】
2008311820.tif 000006
【００２３】
また、インピーダンスＺｔｏｔの虚部Ｚｔｏｔ、ｉｍｇは、式（５）で表される。
【数５】
2008311820.tif 000007
【００２４】
ここで、共振器回路を成立させるには、共振器回路が共振点を有する必要がある。すなわち、虚部Ｚｔｏｔ、ｉｍｇ=０であり、実部>０となる必要がある。したがって、（５）式より虚部Ｚｔｏｔ、ｉｍｇ=０となるためには、少なくとも（６）式または（７）式が成立する必要がある。
【数６】
2008311820.tif 000008
【００２５】
上記（６）式より（８）式が成り立つ。なお、ω０は、共振周波数である。
【数７】
2008311820.tif 000009
【００２６】
ところが、この場合、（４）式で示されるインピーダンスの実部Ｚｔｏｔ、ｒｅａｌ=０となるため、分散型ＬＣ共振器回路が共振器として動作しない。
【００２７】
一方、（７）式より（９）式が成り立つ。
【数８】
2008311820.tif 000010
【００２８】
この場合、（４）式で示されるインピーダンスの実部Ｚｔｏｔ、ｒｅａｌ>０ となる。このため、分散型ＬＣ共振器回路が共振器として動作する。
【００２９】
ここで、分散型ＬＣ共振器回路の総インダクタンスをＬとし、総容量をＣとすると、（１０）式および（１１）式が成り立つ。
【数９】
2008311820.tif 000011
【００３０】
したがって、（９）式、（１０）式、（１１）式より、（１２）式が成り立つ。
【数１０】
2008311820.tif 000012
【００３１】
ここで、例えば、インダクタおよびキャパシタが分割されていない集中型ＬＣ発振器の集中型ＬＣ共振回路の共振周波数ω０は、式（１３）で表される。
【数１１】
2008311820.tif 000013
【００３２】
したがって、電圧制御発振器として分散型ＬＣ発振器を用いることにより、例えば、（１２）式で示すように、ＬとＣの組み合わせで、１．２４倍もしくは３．２４倍の発振周波数を得ることができる。
【００３３】
また、分散型ＬＣ共振回路の共振時のインピーダンスの実部Ｚｔｏｔ、ｒｅａｌは、式（１４）ように表される。
【数１２】
2008311820.tif 000014
【００３４】
このため、電圧制御発振器の発振振幅Ｖｏｓｃは、式（１５）で示すことができる。なお、Ｉは、電圧制御発振器を動作させるための動作電流である。
【数１３】
2008311820.tif 000015
【００３５】
さらに、該分散型ＬＣ共振回路のインピーダンスの実部（＝Ｒｐ）を増大することが可能である。したがって、（１５）式で示される分散型ＬＣ発振器（電圧制御発振器）の発振振幅を増大させることが可能となる。もしくは、同じ発振振幅であっても、分散型ＬＣ発振器のバイアス電流を減らすことができる。
【００３６】
また、分散型ＬＣ共振回路の場合、Ｃ１、Ｃ２ をそれぞれ独立に制御することが可能なため、電圧制御発振器の利得を可変にすることが可能となる。
【００３７】
次に、以上のような特性を有する実施例１に係る電圧制御発振器を備えた発振制御システムについて説明する。
【００３８】
以下では第１の電位を電源電位ＶＤＤとし、第２の電位を接地電位ＶＳＳとして説明する。しかし、第２の電位を電源電位ＶＤＤとし、第１の電位を接地電位ＶＳＳとし、回路の極性を変更してもよい。
【００３９】
図２は、本発明の実施例１に係る電圧制御発振器を備えた発振制御システムの要部構成を示す回路図である。
【００４０】
図２に示すように、発振制御システム１００は、分散型ＬＣ発振器である電圧制御発振器１と、この電圧制御発振器１に動作電流を供給するための動作電流供給回路２と、制御電圧を調整することにより電圧制御発振器１を制御する制御回路３と、を備える。
【００４１】
電圧制御発振器１は、第１のＭＯＳトランジスタ１ａと、第２のＭＯＳトランジスタ１ｂと、第１のバラクタ１ｃと、第１のインダクタ１ｄと、第２のインダクタ１ｅと、第２のバラクタ１ｆと、第３のインダクタ１ｇと、第４のインダクタ１ｈと、を有する。
【００４２】
また、電圧制御発振器１は、第３のバラクタ１ｉと、第５のインダクタ１ｊと、第６のインダクタ１ｋと、第４のバラクタ１ｌと、第７のインダクタ１ｍと、第８のインダクタ１ｎと、を有する。
【００４３】
第１のＭＯＳトランジスタ１ａは、例えば、ｐ型ＭＯＳトランジスタである。この第１のＭＯＳトランジスタ１ａは、第１の電位（電源電位ＶＤＤ）に、動作電流供給回路２を介して、一端（ソース）が接続されている。
【００４４】
第２のＭＯＳトランジスタ１ｂは、第１のＭＯＳトランジスタ１ａと同じ導電型のｐ型ＭＯＳトランジスタである。この第２のＭＯＳトランジスタ１ｂは、電源電位ＶＤＤに一端（ソース）が接続され、ゲートが第１のＭＯＳトランジスタ１ａの他端（ドレイン）に接続され、他端（ドレイン）が第１のＭＯＳトランジスタ１ａのゲートに接続されている。
【００４５】
第１のバラクタ１ｃは、一端が第１のＭＯＳトランジスタ１ａの他端（ドレイン）に接続され、他端が第２のＭＯＳトランジスタ１ｂの他端（ドレイン）に接続されている。この第１のバラクタ１ｃは、第１の制御端子１ｃ１を介して入力される第１の制御電圧Ｖ１に応じてその容量が変化するようになっている。第１のインダクタ１ｄは、一端が第１のバラクタ１ｃの一端に接続されている。第２のインダクタ１ｅは、一端が第１のバラクタ１ｃの他端に接続されている。なお、バラクタは、例えば、図２に示すように、カソードが共通に制御端子に接続された２つのダイオードで構成される。
【００４６】
第２のバラクタ１ｆは、一端が第１のインダクタ１ｄの他端に接続され、他端が第２のインダクタ１ｅの他端に接続されている。この第２のバラクタ１ｆは、第２の制御端子１ｅ１を介して入力される第２の制御電圧Ｖ２に応じてその容量が変化するようになっている。第３のインダクタ１ｇは、一端が第２のバラクタ１ｆの一端に接続されている。第４のインダクタ１ｈは、一端が第２のバラクタ１ｆの他端に接続されている。
【００４７】
第３のバラクタ１ｉは、一端が第３のインダクタ１ｇの他端に接続され、他端が第４のインダクタ１ｈの他端に接続されている。この第３のバラクタ１ｉは、第３の制御端子１ｉ１を介して入力される第３の制御電圧Ｖ３に応じてその容量が変化するようになっている。第５のインダクタ１ｊは、一端が第３のバラクタ１ｉの一端に接続されている。第６のインダクタ１ｋは、一端が第３のバラクタ１ｉの他端に接続されている。
【００４８】
第４のバラクタ１ｌは、一端が第５のインダクタ１ｊの他端に接続され、他端が第６のインダクタ１ｋの他端に接続されている。この第４のバラクタ１ｌは、第４の制御端子１ｌ１を介して入力される第４の制御電圧Ｖ４に応じてその容量が変化するようになっている。第７のインダクタ１ｍは、第４のバラクタ１ｌの一端と第２の電位（接地電位ＶＳＳ）との間に接続されている。第８のインダクタ１ｎは、第４のバラクタ１ｌの他端と接地電位ＶＳＳとの間に接続されている。
【００４９】
本実施例では、例えば、第１ないし第８のインダクタ１ｄ、１ｅ、１ｇ、１ｈ、１ｊ、１ｋ、１ｍ、１ｎは、同じインダクタクタンス（Ｌ／８）を有する。また、第１ないし第４のバラクタ１ｃ、１ｆ、１ｉ、１ｌは、例えば、同じ容量を有する。
【００５０】
電圧制御発振器１は、上記構成により、バラクタの両端にそれぞれ接続された第１、第２の出力端子１ｏ、１ｐから相補的な差動信号を出力するようになっている。
【００５１】
また、電圧制御発振器１は、第１ないし第４の制御電圧Ｖ１〜Ｖ４を調整することにより、第１ないし第４のバラクタ１ｃ、１ｆ、１ｉ、１ｌの容量値が変化し、利得が変化するようになっている。
【００５２】
なお、第１ないし第４の制御電圧Ｖ１〜Ｖ４の何れかは、固定電圧であってもよい。この固定電圧には、例えば、電源電圧またはグランド電圧等が選択される。
【００５３】
また、各インダクタがすべて同じインダクタンスでなくてもよい。すなわち、第１、第２の出力端子１ｏ、１ｐから相補的な差動信号を出力するためには、第１のインダクタ１ｄと第２のインダクタ１ｅの組、第３のインダクタ１ｇと第４のインダクタ１ｈの組、第５のインダクタ１ｊと第６のインダクタ１ｋの組、第７のインダクタ１ｍと第８のインダクタ１ｎの組が、それぞれの組において同じインダクタクタンスを有すればよい。
【００５４】
また、図２に示すように、動作電流供給回路２は、例えば、第３のＭＯＳトランジスタ２ａと、電流源２ｂと、第４のＭＯＳトランジスタ２ｃと、を有する。
【００５５】
第３のＭＯＳトランジスタ２ａは、ｐ型ＭＯＳトランジスタであり、電源電位ＶＤＤに一端（ソース）が接続され、ゲートがドレインに接続されている。すなわち、第３のＭＯＳトランジスタ２ａは、ダイオード接続されている。
【００５６】
電流源２ｂは、この第３のＭＯＳトランジスタ２ａのドレインと接地電位ＶＳＳとの間に接続されている。
【００５７】
第４のＭＯＳトランジスタ２ｃは、ｐ型ＭＯＳトランジスタであり、電源電位ＶＤＤに一端（ソース）が接続され、ゲートが第１のトランジスタのゲートに接続されている。
【００５８】
これにより、第３のＭＯＳトランジスタ２ａと第４のＭＯＳトランジスタ２ｃとは、カレントミラー回路を構成している。したがって、第３のＭＯＳトランジスタ２ａに流れる電流をカレントミラーした電流が第４のＭＯＳトランジスタ２ｃに流れるようになっている。このミラー電流が、第４のＭＯＳトランジスタ２ｃのドレインから電圧制御発振器１に動作電流として供給される。
【００５９】
制御回路３は、第１ないし第４の制御電圧Ｖ１〜Ｖ４を、第１ないし第４の制御端子１ｃ１、１ｆ１、１ｉ１、１ｌ１を介して、電圧制御発振器１に入力し、電圧制御発振器１の発振周波数および利得を制御するようになっている。
【００６０】
制御回路３は、さまざまな無線規格に対応するように、各制御電圧を調整することにより電圧制御発振器の利得を可変にする。既述のように、例えば、制御電圧には、電源電圧またはグランド電圧等の固定電圧も選択される。
【００６１】
また、図３は、図２に示す電圧制御発振器を構成するインダクタおよびバラクタを含むレイアウトを示す図である。なお、図３においては、簡単のためＭＯＳトランジスタ等の他の構成は省略している。
【００６２】
図３に示すように、第１のインダクタ１ｄと第２のインダクタ１ｅとが軸２００を中心として対称に半導体基板３００上に配置されている。また、第３のインダクタ１ｇと第４のインダクタ１ｈとが軸２００を中心として対称に半導体基板３００上に配置されている。また、第５のインダクタ１ｊと第６のインダクタ１ｋとが軸２００を中心として対称に半導体基板３００上に配置されている。また、第７のインダクタ１ｍと第８のインダクタ１ｎとが軸２００を中心として対称に半導体基板３００上に配置されている。
【００６３】
また、第１のバラクタ１ｃを構成する素子が軸２００を中心として略対称に半導体基板上３００に配置されている。また、第２のバラクタ１ｆを構成する素子が軸２００を中心として対称に半導体基板上３００に配置されている。また、第３のバラクタ１ｉを構成する素子が軸２００を中心として対称に半導体基板上３００に配置されている。また、第４のバラクタ１ｌを構成する素子が軸２００を中心として対称に半導体基板上３００に配置されている。すなわち、上記軸２００は、この対称性の線対を示す線である。
【００６４】
すなわち、図３に示すように、第１ないし第４のバラクタ１ｃ、１ｆ、１ｉ、１ｌは、各インダクタに対して対称性を持たせたレイアウトとなっている。これにより、シンメトリーなレイアウト構造を実現する。
【００６５】
また、図３に示すように、バラクタからインダクタに対して、軸２００を中心として放射状に配線したレイアウトしてもよい。このレイアウトにより、渦電流の影響を回避しつつ、寄生抵抗の影響を低減することができる。
【００６６】
次に、以上のような構成を有する本実施例１にかかる電圧制御発振器の特性と従来の電圧制御発振器（集中型ＬＣ発振器）の特性について説明する。
【００６７】
ここでは、一例として、第１ないし第４の制御電圧の何れか１つまたは２つを連続的に変化する可変電圧とし、残りを第１の固定電圧またはこの第１の固定電圧よりも低い第２の固定電圧とした場合についてシュミレーションした結果について説明する。
【００６８】
図４ないし図７は、本発明の実施例１に係る電圧制御発振器の制御電圧−発振周波数特性の一例を示す図である。
【００６９】
なお、図４ないし図７においては、可変電圧“Ｖ”とし、残りを第１の固定電圧“Ｈ”またはこの第１の固定電圧よりも低い第２の固定電圧“Ｌ”として表示している。ここでは、例えば、第１の固定電圧は、電源電圧であり、第２の固定電圧は、接地電圧である。
【００７０】
図４に示すように、従来例の電圧制御発振器の利得（KVＣＯ）は、例えば、約３００ＭＨｚ／Ｖである（以下図５〜図７も同様）。
【００７１】
一方、本実施例の電圧制御発振器において、図４に示すように、第１の制御電圧、第２の制御電圧、第３の制御電圧、第４の制御電圧を、“Ｄ”、“Ｖ”、“Ｄ”、“Ｄ”（“D” は第１の固定電圧“Ｈ”または第２の固定電圧“Ｌ”である。）に調整する。これにより、利得（KVＣＯ）を約１００ＭＨｚ／Ｖに設定することができる。発振周波数は、固定電圧を調整することにより変更可能である。
【００７２】
また、図５に示すように、本実施例の電圧制御発振器において、第１の制御電圧、第２の制御電圧、第３の制御電圧、第４の制御電圧を、“Ｖ”、“Ｄ”、“Ｄ”、“Ｄ”に調整する。これにより、利得（KVＣＯ）を約１３０ＭＨｚ／Ｖに設定することができる。既述のように、発振周波数は、固定電圧を調整することにより変更可能である。  
また、図６に示すように、本実施例の電圧制御発振器において、第１の制御電圧、第２の制御電圧、第３の制御電圧、第４の制御電圧を、“Ｖ”、“Ｄ”、“Ｖ”、“Ｄ”に調整する。これにより、利得（KVＣＯ）を約１８０ＭＨｚ／Ｖに設定することができる。既述のように、発振周波数は、固定電圧を調整することにより変更可能である。なお、図６では、簡単のため、“Ｖ”、“Ｌ”、“Ｖ”、“Ｌ”の組み合わせとＶ”、“Ｈ”、“Ｖ”、“Ｈ”の組み合わせのみ記載している。
【００７３】
また、図７に示すように、本実施例の電圧制御発振器において、第１の制御電圧、第２の制御電圧、第３の制御電圧、第４の制御電圧を、“Ｖ”、“Ｖ”、“Ｄ”、“Ｄ”に調整する。これにより、利得（KVＣＯ）を約２３０ＭＨｚ／Ｖに設定することができる。既述のように、発振周波数は、固定電圧を調整することにより変更可能である。なお、図７では、簡単のため、“Ｖ”、“Ｖ”、“Ｌ”、“Ｌ”の組み合わせとＶ”、“Ｖ”、“Ｈ”、“Ｈ”の組み合わせのみ記載している。
【００７４】
以上のように、第１ないし第４の制御電圧を調整することにより、電圧制御発振器の利得を可変にすることができる。
【００７５】
なお、図４ないし図７に示す上記制御電圧の組み合わせ以外にも、第１ないし第４の制御電圧の何れか３つまたは、全てを連続的に変化する可変電圧“Ｖ”としてもよい。
【００７６】
また、第１ないし第４の制御電圧Ｖ１ないしＶ４にそれぞれ適用される可変電圧“Ｖ”、第１、第２の固定電圧“Ｈ”、“Ｌ”は、無線規格に対応するように、それぞれ調整される。
【００７７】
以上のように、本実施例に係る電圧制御発振器によれば、例えば、さまざまな無線規格に対応するように、利得を変化させることができる。
【００７８】
なお、既述の実施例においては、一例として、バラクタが４個、インダクタが８個である場合について説明した。しかし、第４のバラクタ、第７、第８のインダクタを省略して、バラクタが３個、インダクタが６個としてもよい。さらに、第３のバラクタ、第５、第６のインダクタを省略して、バラクタが２個、インダクタが４個としてもよい。
【００７９】
また、本実施例に係る電圧制御発振器にさらにバラクタ、インダクタを追加しても、本発明の作用・効果を奏することができる。
【図面の簡単な説明】
【００８０】
【図１】インダクタおよびキャパシタが２つに分割された分散型ＬＣ共振器回路の半回路の一例を示す回路図である。
【図２】本発明の実施例１に係る電圧制御発振器を備えた発振制御システムの要部構成を示す回路図である。
【図３】図２に示す電圧制御発振器を構成するインダクタおよびバラクタを含むレイアウトを示す図である。
【図４】本発明の実施例１に係る電圧制御発振器の制御電圧−発振周波数特性の一例を示す図である。
【図５】本発明の実施例１に係る電圧制御発振器の制御電圧−発振周波数特性の一例を示す図である。
【図６】本発明の実施例１に係る電圧制御発振器の制御電圧−発振周波数特性の一例を示す図である。
【図７】本発明の実施例１に係る電圧制御発振器の制御電圧−発振周波数特性の一例を示す図である。
【符号の説明】
【００８１】
１  電圧制御発振器
１ａ  第１のＭＯＳトランジスタ
１ｂ  第２のＭＯＳトランジスタ
１ｃ  第１のバラクタ
１ｃ１  第１の制御端子
１ｄ  第１のインダクタ
１ｅ  第２のインダクタ
１ｆ  第２のバラクタ
１ｆ１  第２の制御端子
１ｇ  第３のインダクタ
１ｈ  第４のインダクタ
１ｉ  第３のバラクタ
１ｉ１  第３の制御端子
１ｊ  第５のインダクタ
１ｋ  第６のインダクタ
１ｌ  第４のバラクタ
１ｌ１  第４の制御端子
１ｍ  第７のインダクタ
１ｎ  第８のインダクタ
２  動作電流供給回路
２ａ  第３のＭＯＳトランジスタ
２ｂ  電流源
２ｃ  第４のＭＯＳトランジスタ
３  制御回路
１００  電圧制御発振器
２００  軸
３００  半導体基板
【図１】
2008311820.tif 000016
【図２】
2008311820.tif 000017
【図３】
2008311820.tif 000018
【図４】
2008311820.tif 000019
【図５】
2008311820.tif 000020
【図６】
2008311820.tif 000021
【図７】
2008311820.tif 000022