(57)【要約】【課題】ディッシングの発生を防止しながら簡単な工程で平坦化を行う。【解決手段】  上面にストッパ膜１２を形成した絶縁層１１を覆うようにポリシリコン層１３が形成され、ポリシリコン層１３の表面にポリシリコン層１３よりも硬度の高い保護膜１４を形成する。凸部１５の保護膜１４の部分に対してイオン注入が行われ、その部分の硬度が低くされる。ストッパ膜１２が露呈されるまでシリコン研磨用スラリーだけを用いて化学的機械研磨し、ポリシリコン層１３の表面を平坦化する。凸部１５の研磨速度を速くしつつ、凹部１６のポリシリコン層１３を保護膜１４で保護してディッシングの発生を防止する。【選択図】図２
2008016692.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された凹凸を有する被研磨層の表面を化学的機械研磨によって平坦化する半導体装置の製造方法において、
前記被研磨層の表面に化学的機械研磨に対する保護膜を形成する工程と、前記被研磨層の凸部に形成された保護膜に対して硬度を低下させるためにイオン注入する工程と、前記被研磨層の凹部表面を前記保護膜で保護しながら、前記被研磨層用の研磨用スラリーを用いて化学的機械研磨し、前記被研磨層の表面を平坦化する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記被研磨層の凹部の保護膜の表面に、イオン注入に対するマスク層を形成する工程を有し、前記マスク層を形成する工程の後に、前記イオン注入する工程を行うことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記イオン注入する工程は、前記被研磨層の凸部で凹部に向かうイオンをほぼ遮蔽するように、半導体基板の表面の法線に対して傾斜させた方向からのイオン注入を、前記半導体基板の法線を中心とした異なる複数の位置からそれぞれ行うことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
化学的機械研磨に対するストッパ膜が上面に形成された凸状部材を覆うように被研磨層を形成する工程と、前記被研磨層の表面に化学的機械研磨に対する保護膜を前記ストッパ膜とほぼ同じ高さとなるように形成する工程と、前記被研磨層の凸部に形成された保護膜に対して硬度を低下させるためにイオン注入する工程と、前記被研磨層の凹部表面を前記保護膜で保護しながら、前記被研磨層用の研磨用スラリーを用いて前記ストッパ膜が露呈されるまで化学的機械研磨し、前記被研磨層の表面を平坦化する工程とを有することを特徴とする半導体装置の製造方法。
【請求項５】
前記被研磨層は、シリコン層であり、前記研磨用スラリーは、シリコン研磨用スラリーであることを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、凹凸を持つ基板表面を平坦化するに関する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の高密度化・高集積化にともない、半導体基板の表面に形成された凹凸を研磨することにより、表面を平坦化する化学的機械研磨（Chemical Mechanical Polishing：以下、ＣＭＰと称す）が用いられてきている。このＣＭＰでは、研磨パッドとスラリー等を用いて半導体基板の表面を平坦にするものであり、例えば層内での配線間に形成される絶縁膜や層間の絶縁層を平坦化することが行われる。
【０００３】
ＣＭＰは、例えば半導体基板の表面に形成された凹凸を有するシリコン層を研磨する際に、シリコン層の凹部までを研磨してしまい、この凹部が平坦にならず皿状にくぼむ、すなわちディッシングが生じることがある。ディッシングが生じた部分では、シリコン層の膜厚が不均一になったり、その部分のシリコン層を消失させてしまうという問題がある。また、ディッシングが生じた部分では、リソグラフィ工程でレチクルのパターンの焦点がすれ、微細なパターンを転写することができなくなるといった問題も生じる。
【０００４】
上記のようなディシングの発生を防止するための技術として、特許文献１に記載されたものが知られている。特許文献１では、まずシリコン層をこれよりも硬度の高い絶縁膜で覆い、絶縁層研磨用スラリーを用いたＣＭＰによって凸部の上方部分に形成された絶縁膜を除去してシリコン層を露出させる。この後に、凹部を先に形成した絶縁層で保護しながら、シリコン研磨用スラリーを用いたＣＭＰによってシリコン層の凸部を除去することにより、平坦化の際のディッシングの発生を防止している。
【特許文献１】特開２００６−５２３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１の手法では、絶縁層研磨用スラリーとシリコン研磨用スラリーとを使用する必要があり、工程が増え、あるいは異なる研磨用スラリーを供給するために装置の改造を伴い、また絶縁層研磨用スラリーを用いたＣＭＰ工程にマージンがなく、過研磨となりやすいという問題があった。
【０００６】
本発明は上記問題を解消するためになされたもので、工程を簡略化して平坦化をすることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１記載の半導体装置の製造方法では、半導体基板に形成された凹凸を有する被研磨層の表面を化学的機械研磨によって平坦化する際に、被研磨層の表面に化学的機械研磨に対する保護膜を形成する工程と、被研磨層の凸部に形成された保護膜に対して硬度を低下させるためにイオン注入する工程と、前記被研磨層の凹部表面を前記保護膜で保護しながら、前記被研磨層用の研磨用スラリーを用いて化学的機械研磨し、前記被研磨層の表面を平坦化する工程とを有するものである。
【０００８】
請求項２記載の半導体装置の製造方法では、被研磨層の凹部の保護膜の表面に、イオン注入に対するマスク層を形成する工程を有し、マスク層を形成する工程の後に、イオン注入する工程を行うようにしたものである。また、請求項３記載の半導体装置の製造方法では、イオン注入する工程を、被研磨層の凸部で凹部に向かうイオンをほぼ遮蔽するように、半導体基板の表面の法線に対して傾斜させた方向からのイオン注入を、半導体基板の法線を中心とした異なる複数の位置からそれぞれ行うようにしたものである。
【０００９】
請求項４記載の半導体装置の製造方法では、化学的機械研磨に対するストッパ膜が上面に形成された凸状部材を覆うように被研磨層を形成する工程と、被研磨層の表面に化学的機械研磨に対する保護膜をストッパ膜とほぼ同じ高さとなるように形成する工程と、被研磨層の凸部に形成された保護膜に対してイオン注入する工程と、被研磨層の凹部表面を保護膜で保護しながら、被研磨層用の研磨用スラリーを用いてストッパ膜が露呈されるまで化学的機械研磨し、被研磨層の表面を平坦化する工程とを有するものである。
【００１０】
請求項５記載の半導体装置の製造方法では、被研磨層を、シリコン層とし、研磨用スラリーを、シリコン研磨用スラリーとしたものである。
【発明の効果】
【００１１】
本発明によれば、半導体基板に形成された凹凸を有する例えばシリコン層等からなる被研磨層の表面を化学的機械研磨によって平坦化する際に、被研磨層の表面に形成した保護膜の表面のうち凸部に形成された保護膜に対して硬度を低下させるためにイオン注入を行ってから、被研磨層の研磨用スラリーを用いて化学的機械研磨して被研磨層の表面を平坦化するようにしたから、被研磨層の凸部の研磨速度を速くしつつ凹部の被研磨層を保護しディッシングの発生を防止することができるとともに、１種類の研磨用スラリーだけを用いるので工程を簡略化することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態を図１，図２を参照しながら説明する。図１（ａ）に示すように、半導体基板１０上に所定のパターンで凸状部材として形成された絶縁層１１の上部にストッパ膜１２を形成する。半導体基板１０は、シリコンウェハ等であり、その表面に絶縁層が形成され、あるいは各種の層構造を有していてもかまわない。
【００１３】
ストッパ膜１２は、後述する化学的機械研磨（以下、ＣＭＰと称する）の際の、研磨から絶縁層１１を保護するためのものであり、この例では絶縁性を有し、硬度が高い例えば酸化シリコンや窒化シリコン等を用いている。このストッパ膜１２は、ＣＶＤ法などの周知の手法によって形成される。なお、絶縁層１１が高硬度とされている場合には、ストッパ膜１２を別途も設けなくてもよい。例えば、絶縁膜１１が酸化シリコンで形成されているのならば、それの上面自体をストッパ膜とすることができる。
【００１４】
図１（ｂ）に示すように、絶縁層１１とストッパ膜１２とが形成された半導体基板１０には、その全面に被研磨層としてポリシリコン（多結晶シリコン）層１３を形成する。このポリシリコン層１３は、層内における配線、電極等の導電性部材となるものである。ポリシリコン層１３は、ＣＶＤ法などによって形成される。なお、被研磨層としてのシリコン層は、ポリシリコンに限られるものではない。
【００１５】
次に、図１（ｃ）に示すように、ポリシリコン層１３の全表面を覆うように保護膜１４を形成する。この保護膜１６は、後述のようにディシングの発生を防止するためのものである。保護膜１６は、ＣＭＰに対するストッパ膜であり、上記ストッパ膜１２と同様に、硬度が高い例えば酸化シリコンや窒化シリコンなどをＣＶＤ法やスパッタ法によって形成されるが、熱酸化法によってポリシリコン層１５の表面を酸化させることによって形成してもよい。
【００１６】
上記のようにして半導体基板１０に各層，膜が形成されることにより、半導体基板１０の表面には、積層された絶縁層１１とストッパ膜１２を再現するように、凸部１５と凹部１６が形成される。なお、ストッパ膜１２と凹部１６における保護膜１４の表面とが最終的に平坦となるようにするために、ポリシリコン層１３は、凹部１６における高さがストッパ膜１２よりも僅かに低く形成され、保護膜１４の高さがストッパ膜１２と同じまたはそれよりも僅かに高くなるようにされている。
【００１７】
図１（ｄ）に示すように、保護膜１４の形成後に、凹部１６の表面にマスク１８を形成する。このマスク１８は、例えばリソグラフィを用いて凹部１６の表面にだけレジストを残すようにして作成されており、後述するイオン注入のマスクとして機能する材料が用いられる。
【００１８】
マスク１８の形成後にイオン注入を行う。凹部１６にはマスク１７を形成してあるためＣＭＰによって除去すべき凸部１５の保護膜１４の部分にだけイオンが注入される。注入するイオンとしては、ＣＭＰ時に保護膜１４の原子の結合、例えばシリコン（Ｓｉ）と酸素（Ｏ）との結合を容易に切断できるように、原子半径及び質量の大きなものが好ましく、このようなものとしては例えばＡｒ、Ａｓなどを採用することができる。また、イオン注入時における深さ、注入量（ドーズ量）等のパラメータを調節することで研磨の選択性をコントロールすることができる。なお、イオン注入は、保護膜１４の硬度を低下させるためだけでなく、他の目的を兼ねて行うイオン注入であってもよい。
【００１９】
図２（ａ）に示すように、上記のイオン注入により、凸部１５の保護膜１４の部分にイオン注入領域１４ａが形成される。このイオン注入領域１４ａは、凹部１６の保護膜１４の部分であり、イオンが注入されていない非注入領域１４ｂに比べて硬度が低下する。
【００２０】
イオン注入の後には、図２（ｂ）に示すようにマスク１８を除去してから、平坦化のためにＣＭＰが行われる。このＣＭＰでは、シリコン研磨用スラリーを用いる。凸部１５の上部に形成されているイオン注入領域１６ａは、シリコン研磨用スラリーを用いていても、ＣＭＰにおける研磨速度が高いので、イオン注入領域１６ａが短時間で除去される。一方、非注入領域１６ｂは、シリコン研磨用スラリーを用いたＣＭＰによってほとんど除去されない。
【００２１】
上記のようにＣＭＰを行い、図２（ｃ）に示すように、イオン注入領域１４ａが完全に除去された後にも、シリコン研磨用スラリーを用いてＣＭＰが継続される。シリコン研磨用スラリーを用いているので、イオン注入領域１４ａが除去された後にも、凸部１５のポリシリコン層１３の部分が効果的に短時間で除去されるが、やはり非注入領域１４ｂはあまり除去されることはない。
【００２２】
以上のようにしてＣＭＰを行い、図２（ｄ）に示すように、ストッパ膜１２が露呈されるまでＣＭＰが継続されて、半導体基板１０の表面が平坦化される。凹部１６は、ＣＭＰに対して上記のように保護膜１４の非注入領域１４ｂが形成されているからディッシングが生じることがない。また、上記のようにシリコン研磨用スラリーだけを用いているので、研磨用スラリーや研磨パッドの交換、別のＣＭＰ装置への移送は不要であり、連続してＣＭＰを実施できるので処理工程が簡略なものとなる。
【００２３】
図３は、マスクを用いずにイオン注入を行う例を示すものである。なお、以下に説明する他は、上記実施形態と同じであり、同じものには同じ符号を付してその説明を省略する。なお、図３は、イオン注入の方向を矢線で示してある。
【００２４】
この例では、保護膜１４の形成後にイオン注入を行う。この場合には、半導体基板１０の表面に対して垂直な方向、すなわち法線に対して適当な注入角度θ１で傾斜させた方向からイオン注入を行う。また、半導体基板１０の法線を中心とした異なる複数の位置からイオン注入を行うことにより、凸部１５の保護膜の全部分にイオン注入されるようにする。さらに、凸部１５で凹部１６に向かうイオンをほぼ遮蔽するように、凸部１５，凹部１６の高低差やサイズ等に基づいて注入角度θ１を決める。このようにすることにより、凸部１５の保護膜１４にだけイオンを注入し、凹部１６の保護膜１４にはイオンが注入されないか、あるいはほとんど注入されないようにする。なお、凹部１６の保護１４の硬度があまり低下しない程度であれば、凹部１６の保護膜１４にイオンが多少注入されてもよい。
【００２５】
これによれば、凹部１３ｃにマスクを作成する工程、これを除去する工程を省くことができ、製造工程を簡略化することができる。
【００２６】
上記各実施形態では、ポリシリコンでシリコン層を形成した場合について説明したが、アモルファスシリコンや単結晶シリコン等の各種のシリコン層を平坦化する場合に利用できる。また、保護膜は、上記各実施形態で説明したように、イオン注入によって被研磨層よりも硬度を低下させる性質が発現するものであれば各種のものを利用することができる。
【００２７】
上記各実施形態では、絶縁層の間に層内における配線、電極等の導電性部材を形成する例について説明したが、凸状部材としてゲート電極を形成する場合に、表面を平坦化する場合にも利用できる。例えば、凸状部材としてゲート電極を形成する場合には、凸状部材として導電性を有する部材（例えばポリシリコン）、被研磨層として絶縁性を有するＢＰＳＧ等を利用することができる。そして、ストッパ膜としては、被研磨層よりも硬度の高いものを用いればよく、保護膜としてはＢＰＳＧよりも硬度の高くイオン注入により硬度を低下させることができるものを用いればよい。また、研磨用スラリーとしては、被研磨層を研磨するもの、例えば被研磨層がＢＰＳＧであれば、このＢＰＳＧに適した研磨用スラリーと用いればよい。
【００２８】
また、本発明は、ビアやコンタクトのプラグ形成時、ダマシン配線等における平坦化にも利用できる。この場合、被研磨層をタングステンや銅等の導電性を有する金属を用いればよく、保護膜はイオンイオン注入により被研磨層よりも硬度を低下させることができるものを用いればよい。
【図面の簡単な説明】
【００２９】
【図１】本発明の半導体装置の製造工程のうちストッパ膜の形成からマスクの形成までを示す断面図である。
【図２】本発明の半導体装置の製造工程のうちイオン注入から平坦化までを示す断面図である。
【図３】イオン注入の方向を傾斜させた例を示す説明図である。
【符号の説明】
【００３０】
１０  半導体基板
１１  絶縁層
１２  ストッパ膜
１３  ポリシリコン層
１４  保護膜
１５  凸部
１６  凹部
１４ａ  イオン注入領域
１４ｂ  非注入領域
１８  マスク
【図１】
2008016692.tif 000003
【図２】
2008016692.tif 000004
【図３】
2008016692.tif 000005