(57)【要約】【課題】破綻の生じる恐れのない時分割方式の閾電圧補正動作が可能な表示装置を提供する。【解決手段】駆動部は、画素１０１を制御して映像信号のサンプリングに先立ち、駆動用トランジスタＴｒｄの閾電圧Ｖｔｈのばらつきをキャンセルする閾電圧補正動作を行う。閾電圧補正動作を時分割的に繰り返し複数回行うとともに、最初の閾電圧補正動作の前に駆動用トランジスタＴｒｄのソースｓとゲートｇ間を所定の設定電圧に初期化する際、時分割的に繰り返し行う閾電圧補正動作が破綻しない様に設定電圧を調整する。各画素１０１の駆動用トランジスタＴｒｄは、その閾電圧Ｖｔｈが最小レベルから最大レベルまでばらついており、好ましくは設定電圧を閾電圧Ｖｔｈの最大レベルに合わせて調整する。【選択図】図２
2008197314.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備え、
前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査するとともに、該線順次走査に合わせて列状の信号線に映像信号を供給し、
前記画素は、少なくとも発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が給電線に接続し、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、
前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された映像信号の信号電位をサンプリングして該保持容量に書き込み、
前記駆動用トランジスタは、該給電線から電流の供給を受け該保持容量に書き込まれた信号電位に応じて駆動電流を該発光素子に流し、
前記発光素子は、該駆動電流に応じた輝度で発光し、
前記駆動部は、各画素を制御して該映像信号のサンプリングに先立ち、該駆動用トランジスタの閾電圧のばらつきをキャンセルする閾電圧補正動作を行う補正手段を備えており、
前記補正手段は、該閾電圧補正動作を時分割的に繰り返し複数回行うとともに、最初の閾電圧補正動作の前に該駆動用トランジスタのソースとゲート間を所定の設定電圧に初期化する際、時分割的に繰り返し行う閾電圧補正動作が破綻しない様に該設定電圧を調整することを特徴とする表示装置。
【請求項２】
前記該画素アレイ部に含まれる各画素の駆動用トランジスタは、その閾電圧が最小レベルから最大レベルまでばらついており、
前記補正手段は、該設定電圧を該閾電圧の最大レベルに合わせて調整することを特徴とする請求項１記載の表示装置。
【請求項３】
前記補正手段は、該駆動用トランジスタのゲートとソース間を設定電圧に初期化した時速やかに最初の閾電圧補正動作を行うことを特徴とする請求項１記載の表示装置。
【請求項４】
請求項１に記載の表示装置を備えた電子機器。
【請求項５】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備え、
前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査するとともに、該線順次走査に合わせて列状の信号線に映像信号を供給し、
前記画素は、少なくとも発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が給電線に接続し、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置の駆動方法であって、
前記サンプリング用トランジスタが、該走査線から供給された制御信号に応じて導通し、該信号線から供給された映像信号の信号電位をサンプリングして該保持容量に書き込み、
前記駆動用トランジスタが、該給電線から電流の供給を受け該保持容量に書き込まれた信号電位に応じて駆動電流を該発光素子に流し、
前記発光素子が、該駆動電流に応じた輝度で発光し、
各画素を制御して該映像信号のサンプリングに先立ち、該駆動用トランジスタの閾電圧のばらつきをキャンセルする閾電圧補正動作を行う補正手順を含んでおり、
前記補正手順は、該閾電圧補正動作を時分割的に繰り返し複数回行うとともに、最初の閾電圧補正動作の前に該駆動用トランジスタのソースとゲート間を所定の設定電圧に初期化する際、時分割的に繰り返し行う閾電圧補正動作が破綻しない様に該設定電圧を調整することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またかかる表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリング用トランジスタと保持容量と駆動用トランジスタと発光素子とを含む。サンプリング用トランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号に応じた信号電圧を保持する。駆動用トランジスタは、保持容量に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流は駆動用トランジスタのチャネル領域の閾電圧に対して依存性を有する。発光素子は、駆動用トランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
【０００５】
駆動用トランジスタは、保持容量に保持された信号電圧（入力電圧）をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更に駆動用トランジスタの出力電流供給量はゲート電圧すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素回路は、駆動用トランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
【０００６】
ここで駆動用トランジスタの動作特性は以下の特性式で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
このトランジスタ特性式において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【０００７】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式から明らかな様に、各駆動用トランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来から駆動用トランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。
【０００８】
閾電圧のばらつきをキャンセルする動作（閾電圧補正動作）は、映像信号のサンプリングに先立って駆動用トランジスタの閾電圧を検出し、これを保持容量に保持しておく動作である。具体的には、駆動用トランジスタのゲート及びソース間の電圧ＶｇｓをＶｔｈより大きくなるように初期化する。これにより駆動用トランジスタはオン状態となる。一方発光素子は逆バイアス状態にしてカットオフしておく。この状態で発光素子に電流を流す。発光素子はカットオフ状態なので電流は通らず、もっぱら保持容量と発光素子の等価容量の充電に使われ、駆動用トランジスタと発光素子の接続ノードであるソースの電位が上昇していく。まもなくＶｇｓがＶｔｈに達したところで駆動用トランジスタがカットオフする。このカットオフしたときの電圧Ｖｇｓが閾電圧Ｖｔｈに相当する電圧として、保持容量に保持される。
【０００９】
この様な閾電圧補正動作は保持容量や発光素子容量の充電を伴うので、１水平走査期間（１Ｈ）で完了しないことも考えられる。この場合には、複数の水平走査期間に分けて時分割的に繰り返し閾電圧補正動作を行うことが考えられる。但し、予め駆動用トランジスタのゲート及びソースの電位を初期化する動作が不適切であると、その後の時分割的な閾電圧補正動作に破綻が生じる可能性があり、解決すべき課題となっている。
【課題を解決するための手段】
【００１０】
上述した従来の技術の課題に鑑み、本発明は破綻の生じる恐れのない時分割方式の閾電圧補正動作が可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備え、前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査するとともに、該線順次走査に合わせて列状の信号線に映像信号を供給し、前記画素は、少なくとも発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が給電線に接続し、前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された映像信号の信号電位をサンプリングして該保持容量に書き込み、前記駆動用トランジスタは、該給電線から電流の供給を受け該保持容量に書き込まれた信号電位に応じて駆動電流を該発光素子に流し、前記発光素子は、該駆動電流に応じた輝度で発光し、前記駆動部は、各画素を制御して該映像信号のサンプリングに先立ち、該駆動用トランジスタの閾電圧のばらつきをキャンセルする閾電圧補正動作を行う補正手段を備えており、前記補正手段は、該閾電圧補正動作を時分割的に繰り返し複数回行うとともに、最初の閾電圧補正動作の前に該駆動用トランジスタのソースとゲート間を所定の設定電圧に初期化する際、時分割的に繰り返し行う閾電圧補正動作が破綻しない様に該設定電圧を調整することを特徴とする。
【００１１】
一態様では、前記該画素アレイ部に含まれる各画素の駆動用トランジスタは、その閾電圧が最小レベルから最大レベルまでばらついており、前記補正手段は該設定電圧を該閾電圧の最大レベルに合わせて調整する。又前記補正手段は、該駆動用トランジスタのゲートとソース間を設定電圧に初期化した時速やかに最初の閾電圧補正動作を行う。
【発明の効果】
【００１２】
本発明にかかるアクティブマトリクス型の表示装置は、駆動部側に補正手段を備えており、各画素を制御して閾電圧補正動作を時分割的に繰り返し行わせている。最初の閾電圧補正動作の前に駆動用トランジスタのソースとゲート間を所定の設定電圧に初期化する際、必要な範囲で最小限となるように調整することで、時分割的に繰り返し行う閾電圧補正動作が破綻しないようにしている。具体的には、駆動用トランジスタの初期化のための設定電圧を、画素毎にばらつく駆動用トランジスタの閾電圧の最大レベル相当とし、これを超えないようにすることで、時分割補正動作の破綻を防いでいる。
【発明を実施するための最良の形態】
【００１３】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明にかかる表示装置の全体構成を示すブロック図である。図示するように本表示装置１００は画素アレイ部１０２とこれを駆動する駆動部（１０３，１０４，１０５）とからなる。画素アレイ部１０２は、行状の走査線ＷＳＬ１〜ＷＳＬｍと、列状の信号線ＤＴＬ１〜ＤＴＬｎと、両者が交差する部分に配された行列状の画素（ＰＸＬＣ）１０１と、各画素１０１の各行に対応して配された給電線ＤＳＬ１〜ＤＳＬｍとを備えている。駆動部（１０３，１０４，１０５）は、各走査線ＷＳＬ１〜ＷＳＬｍに順次制御信号を供給して画素１０１を行単位で線順次走査する制御用スキャナ（ライトスキャナＷＳＣＮ）１０４と、この線順次走査に合わせて各給電線ＤＳＬ１〜ＤＳＬｍに第１電位（高電位）と第２電位（低電位）で切換る電源電圧を供給する電源スキャナ（ＤＳＣＮ）１０５と、この線順次走査に合わせて列状の信号線ＤＴＬ１〜ＤＴＬ１ｎに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタＨＳＥＬ）１０３とを備えている。制御用スキャナ１０４は、画素アレイ部１０２の左右両側に配され、走査線ＷＳＬ１〜ＷＳＬｍを左右両側から同時に駆動する。同様に電源スキャナ１０５も、画素アレイ部１０２の左右両側に配され、給電線ＤＳＬ１〜ＤＳＬｍを左右両側から同時に駆動する。
【００１４】
図２は、図１に示した表示装置１００に含まれる画素１０１の具体的な構成及び結線関係を示す回路図である。理解を容易にするため、画素アレイ部１０２の１行目で且つ１列目に位置する画素１０１を１個のみ代表して描いてある。この画素１０１は、有機ＥＬデバイスなどで代表される発光素子ＥＬと、サンプリング用トランジスタＴｒｓと、駆動用トランジスタＴｒｄと、保持容量Ｃｓとを含む。サンプリング用トランジスタＴｒｓは、そのゲートが対応する走査線ＷＳＬ１に接続し、そのソース及びドレインの一方が対応する信号線ＤＴＬ１に接続し、他方が駆動用トランジスタＴｒｄのゲートｇに接続する。駆動用トランジスタＴｒｄは、そのソースｓ及びドレインｄの一方が発光素子ＥＬに接続し、他方が対応する給電線ＤＳＬ１に接続している。本実施形態では、駆動用トランジスタＴｒｄがＮチャネル型からなり、そのドレインｄが給電線ＤＳＬ１に接続する一方、ソースｓが発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは接地配線に接続している。なおこの接地配線は全ての画素１０１に対して共通に配線されている。保持容量Ｃｓは、駆動用トランジスタＴｒｄのソースｓとゲートｇの間に接続している。補助容量Ｃｓｕｂはその一端が保持容量Ｃｓに接続し、他端が所定の電位に接続されている。本実施形態では、補助容量Ｃｓｕｂの他端は、カソード電位に接続されている。
【００１５】
かかる構成において、サンプリング用トランジスタＴｒｓは、走査線ＷＳＬ１から供給された制御信号に応じて所定の書き込み時間だけ導通し、信号線ＤＴＬ１から供給された信号電位をサンプリングして保持容量Ｃｓに書き込む。駆動用トランジスタＴｒｄは、第１電位（高電位）にある給電線ＤＳＬ１から電流の供給を受け保持容量Ｃｓに書き込まれた信号電位に応じて駆動電流を発光素子ＥＬに流す。発光素子ＥＬはこの駆動電流に応じた輝度で発光する。
【００１６】
駆動部に含まれるライトスキャナ１０４、電源スキャナ１０５及び信号セレクタ１０３は閾電圧補正機能を備えており、本明細書ではこの機能を閾電圧補正手段もしくは単に補正手段と呼んでいる。具体的には電源スキャナ１０５が、書き込み時間（サンプリング時間）が到達する前に給電線ＤＳＬ１を第１電位（高電位）から第２電位（低電位）に切換え、ライトスキャナ１０４は、信号線ＷＳＬ１が基準電位にある時間帯でサンプリング用トランジスタＴｒｓを導通させて信号線ＤＴＬ１から基準電位を駆動用トランジスタＴｒｄのゲートｇに設定すると共に、給電線ＤＳＬ１から第２電位を駆動用トランジスタＴｒｄのソースｓに設定する。ここで電源スキャナ１０５は、信号線ＤＴＬ１が基準電位になる時間帯で給電線ＤＳＬ１を第２電位から第１電位に切換えて、駆動用トランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに書き込む補正動作を行う。
【００１７】
本発明の特徴事項として、閾電圧補正手段は、閾電圧補正動作を複数回の水平走査期間に分けて時分割的に繰り返し行うと共に、最初（初回）の閾電圧補正動作の前に駆動用トランジスタＴｒｄのソースｓとゲートｇ間を所定の設定電圧に初期化する際、時分割的に繰り返し行う閾電圧補正動作が破綻しないように設定電圧を調整している。
【００１８】
画素アレイ部１０２に含まれる各画素１０１の駆動用トランジスタＴｒｄは、プロセス変動などに起因してその閾電圧Ｖｔｈが最小レベルから最大レベルまでかなりばらついている。閾電圧補正手段は、駆動用トランジスタＴｒｄのソースｓとゲートｇの間に設定する電圧を、閾電圧Ｖｔｈの最大レベルに合わせて調整している。この様に設定電圧を必要な範囲に合わせて調整することで、時分割補正動作に悪影響を及ぼすような過剰な電位設定を防いでいる。好ましくは閾電圧補正手段は、駆動用トランジスタＴｒｄのゲートｇとソースｓ間を設定電圧に初期化したとき、速やかに最初（初回）の閾電圧補正動作を実行する。この様にすることで、閾電圧補正動作に時間的な余裕を持たせ、破綻が生じない様にしている。
【００１９】
図２に示した表示装置は、上述した閾電圧補正機能に加え、映像信号の書き込みと同時に行われる移動度補正機能も備えている。具体的には、制御用スキャナ（ライトスキャナ１０４）が、信号線ＤＴＬ１が信号電位にある時間帯にサンプリング用トランジスタＴｒｓを書き込み時間（サンプリング時間）だけ導通状態にするため、所定のパルス幅の制御信号を走査線ＷＳＬ１に出力し、以って保持容量Ｃｓに信号電位を書き込むと同時に駆動用トランジスタＴｒｄの移動度に対する補正を信号電位に加えている。換言すると、映像信号の書き込み時間の間、駆動用トランジスタＴｒｄに流れる電流を保持容量Ｃｓ側に負帰還することで、移動度μに対する補正をかけている。移動度μが大きいほど負帰還量が大きくなり、その分Ｖｇｓに圧縮がかかるので、移動度μのばらつきを抑えることが出来る。駆動用トランジスタＴｒｄのソースｓに補助容量Ｃｓｕｂを接続することで、移動度補正動作の間に駆動用トランジスタＴｒｄに流れる電流は、保持容量Ｃｓに加えて補助容量Ｃｓｕｂも充電する。この結果信号電位の書き込み時間（即ち移動度補正時間）に時間的な余裕ができ、精度の高い移動度補正動作が行われる。
【００２０】
図２に示した表示装置は、さらにブートストラップ機能も備えている。即ちライトスキャナ１０４は、保持容量Ｃｓに信号電位が保持された時点でサンプリング用トランジスタＴｒｓを非道通状態にして駆動用トランジスタＴｒｄのゲートｇを信号電位ＤＴＬ１から電気的に切り離し、以って駆動用トランジスタＴｒｄのソース電位の変動にゲート電位が連動しゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持する。
【００２１】
図３は、図２に示した画素回路の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線ＷＳＬ１の電位変化、給電線ＤＳＬ１の電位変化及び信号線ＤＴＬ１の電位変化を表してある。走査線ＷＳＬ１の電位変化は、サンプリング用トランジスタＴｒｓのゲートに印加される制御信号ＷＳを表している。図示するようにこの制御信号ＷＳは３個のパルス列からなり、各パルスがＮチャネル型のサンプリング用トランジスタＴｒｓのゲートに入力するごとに、サンプリング用トランジスタＴｒｓが導通する。給電線ＤＳＬ１は高電位側の第１電位Ｖｃｃと低電位側の第２電位Ｖｉｎｉとの間で切換る。また信号線ＤＴＬ１の電位は、１水平周期（１Ｈ）ごとに信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとの間で切換る。図では信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとの間の電位差をＶｉｎで表してある。
【００２２】
図３のタイミングチャートは上述した走査線ＷＳＬ１、給電線ＤＳＬ１及び信号線ＤＴＬ１の電位変化と並行に、駆動用トランジスタＴｒｄのゲート電位及びソース電位の変化も表してある。なお、ゲート電位とソース電位の差を表すゲート電圧Ｖｇｓは、丁度保持容量Ｃｓの両端に印加される電圧である。
【００２３】
まずタイミングＴ０で給電線ＤＳＬ１の電位を高電位Ｖｃｃから低電位Ｖｉｎｉに切換える。これにより駆動用トランジスタＴｒｄのソース電位は低電位Ｖｉｎｉまで落とされる。この低電位Ｖｉｎｉは発光素子ＥＬのカソード電位よりも低く設定されている。したがって発光素子ＥＬはこの時点でアノード側（即ち駆動用トランジスタＴｒｄのソース側）の方がカソード側よりも低くなるため、発光素子ＥＬに逆バイアスがかかる状態になる。
【００２４】
次にタイミングＴ１で走査線ＷＳＬ１をハイレベルにし、サンプリング用トランジスタＴｒｓをオンする。このとき信号線ＤＴＬ１は基準電位Ｖｏｆｓとなる。この様に信号線ＤＴＬ１が基準電位Ｖｏｆｓとなっているときにサンプリング用トランジスタＴｒｓをオンすることで、駆動用トランジスタＴｒｄのゲートｇはＶｏｆｓが書き込まれる。ここでＶｇｓ＝Ｖｏｆｓ−Ｖｉｎｉは、駆動トランジスタＴｒｄの閾電圧Ｖｔｈよりも大きく設定されている。したがってこの時点で駆動用トランジスタＴｒｄはオン状態に置かれる。
【００２５】
引き続き信号線ＤＴＬ１が基準電位Ｖｏｆｓにある時間のとき、タイミングＴ２で給電線ＤＳＬ１を低電位Ｖｉｎｉから高電位Ｖｃｃに切換える。このときサンプリング用トランジスタＴｒｓは依然としてオン状態であり、駆動用トランジスタＴｒｄのゲートｇはＶｏｆｓに固定されている。給電線ＤＳＬ１がタイミングＴ２でＶｉｎｉからＶｃｃに切換ると、駆動用トランジスタＴｒｄのゲートｇがＶｏｆｓに抑えられた状態で駆動用トランジスタＴｒｄのソースｓ／ドレインｄ間に駆動電流が流れる。しかしながらこの駆動電流は逆バイアス状態にある発光素子ＥＬには流れ込まず、もっぱら保持容量Ｃｓやその他の容量の充電に使われる。これにより駆動用トランジスタＴｒｄのソースｓの電位が上昇する。
【００２６】
この後タイミングＴ３で制御信号ＷＳがローレベルになりサンプリング用トランジスタＴｒｓがオフすると共に、信号線ＤＴＬ１が基準電位Ｖｏｆｓから信号電位Ｖｓｉｇに切換る。この様にして約Ｈ／２のＶｏｆｓの期間が終了し信号線ＤＴＬ１がＶｓｉｇに立上がる前にサンプリング用トランジスタＴｒｓをオフして、信号電位Ｖｓｉｇが保持容量Ｃｓに書き込まれるのを防ぐ。以上に説明したタイミングＴ２からＴ３までが１回目の閾電圧補正期間である。
【００２７】
タイミングＴ３から再びＨ／２だけ経過すると、タイミングＴ４で再び制御信号ＷＳがハイレベルとなってサンプリング用トランジスタＴｒｓがオンする。このタイミングＴ３からＴ４までの間は駆動用トランジスタＴｒｄのゲートｇが信号線ＤＴＬ１から切り離されているため、駆動用トランジスタＴｒｄはブートストラップ動作を行い、ゲートｇ及びソースｓの電位がそれぞれ上方にシフトする。タイミングＴ４では信号線ＤＴＬ１がＶｏｆｓの時間帯でサンプリング用トランジスタＴｒｓがオンするため、２回目の閾電圧補正期間に入り、駆動用トランジスタＴｒｄのゲートｇがＶｏｆｓで抑えられている一方、ソース電位が上昇していく。やがてＶｇｓがＶｔｈとなった所で駆動用トランジスタＴｒｄはカットオフする。カットオフしたときのＶｇｓの値は保持容量Ｃｓの両端に書き込まれる。即ち、閾電圧補正動作により、駆動用トランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が、保持容量Ｃｓに書き込まれることになる。図示の例では閾電圧補正動作を２回繰り返すことで閾電圧Ｖｔｈの書き込みを完了している。２回で足らない場合はさらに繰り返すことも出来る。
【００２８】
タイミングＴ５で再び信号線ＤＴＬ１がＶｏｆｓからＶｓｉｇに切換る一方、制御信号ＷＳがローレベルになってサンプリング用トランジスタＴｒｓがオフする。タイミングＴ４からタイミングＴ５までの期間が、上述した２回目の閾電圧補正期間である。
【００２９】
続いてタイミングＴ６からＴ７の期間で制御信号ＷＳが再びハイレベルとなり、サンプリング用トランジスタＴｒｓがオンする。この時点で、信号線ＤＴＬ１はＶｏｆｓからＶｓｉｇに切換っている。したがって導通状態にあるサンプリング用トランジスタＴｒｓを通ってＶｓｉｇが駆動用トランジスタＴｒｄのゲートｇに書き込まれる。よってこのタイミングＴ６‐Ｔ７が、信号電位の書き込み時間を規定している。この期間Ｔ６‐Ｔ７では、信号電位Ｖｓｉｇと基準電位Ｖｏｆｓの差ＶｉｎがＶｔｈに足し込まれる形で保持容量Ｃｓに書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃｓに保持された電圧から差し引かれる。
【００３０】
上述したようにこのサンプリング期間Ｔ６‐Ｔ７では、走査線ＷＳＬ１がハイレベルに遷移してサンプリング用トランジスタＴｒｓがオン状態となる。したがって駆動用トランジスタＴｒｄのゲート電位は信号電位Ｖｓｉｇとなる。ここで発光素子ＥＬは依然として逆バイアス状態にあるため、駆動用トランジスタＴｒｄのドレインｄとソースｓの間に流れる電流は、保持容量Ｃｓに流れ込み充電を開始する。したがって期間Ｔ６‐Ｔ７では、駆動用トランジスタＴｒｄのソース電位も上昇を開始し、やがて駆動用トランジスタＴｒｄのゲート電圧Ｖｇｓは、Ｖｉｎ＋Ｖｔｈ−ΔＶとなる。この様にしてＶｉｎのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｉｎが高いほど駆動用トランジスタに流れる電流は大きくなり、ΔＶの絶対値も大きくなる。したがって信号電位のレベルに応じた移動度補正が行われる。またＶｉｎを一定とした場合、駆動用トランジスタＴｒｄの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素毎の移動度μのばらつきを取り除くことが出来る。
【００３１】
タイミングＴ７では走査線ＷＳＬ１がローレベルに戻り、サンプリング用トランジスタＴｒｓはオフ状態となる。これにより駆動用トランジスタＴｒｄのゲートｇは信号線ＤＴＬ１から切り離される。同時に駆動電流が発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位（即ち駆動用トランジスタＴｒｄのソース電位）は上昇する。発光素子ＥＬのアノード電位の上昇は、即ち駆動用トランジスタＴｒｄのソース電位の上昇に他ならない。駆動用トランジスタＴｒｄのソース電位が上昇すると、保持容量Ｃｓのブートストラップ動作により、駆動用トランジスタＴｒｄのゲート電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中駆動用トランジスタＴｒｄのゲート電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。このＶｇｓのうち、Ｖｉｎは映像信号の信号電位に応じた分であり、Ｖｔｈは駆動用トランジスタＴｒｄの閾電圧をキャンセルするための分であり、ΔＶは同じく駆動用トランジスタＴｒｄの移動度に対する補正項である。
【００３２】
以上に説明した動作シーケンスで問題となるのが時分割で行われる閾電圧補正（Ｖｔｈキャンセル）動作である。この点につき図４を参照して詳細に説明する。図４の左上に給電線ＤＳＬ、走査線ＷＳＬ及び信号線ＤＴＬの電位変化を表してある。図示するように給電線ＤＳＬがＶｉｎｉからＶｃｃに切換ったところで１回目のＶｔｈキャンセルが行われる。走査線ＷＳＬの制御信号ＷＳは１水平周期（１Ｈ）ごとに入力してくる。これに合わせて信号線ＤＴＬも信号電位Ｖｓｉｇと基準電位Ｖｏｆｓの間で切換る。制御信号ＷＳの入力に合わせて信号線ＤＴＬは基準電位Ｖｏｆｓとなっており、このタイミングで２回目以降のＶｔｈキャンセルが行われる。
【００３３】
図４の右下側は、１回目のＶｔｈキャンセル及び２回目のＶｔｈキャンセルで現れる駆動用トランジスタのゲートｇとソースｓの電位変化を示している。Ｖｔｈキャンセルが破綻する場合のゲートｇ及びソースｓの電圧推移を実線で表し、破綻しない場合の電圧推移を点線で表してある。本発明の理解を容易にするため、実線で示したＶｔｈキャンセルの破綻条件を説明する。まず給電線ＤＳＬをＶｉｎｉとして駆動用トランジスタＴｒｄのソースｓをＶｉｎｉに落としておく。続いて信号線ＤＴＬが基準電位Ｖｏｆｓにあるとき制御信号ＷＳを入力してサンプリング用トランジスタＴｒｓをオンする。これにより駆動用トランジスタＴｒｄのゲートｇをＶｏｆｓに設定する。以上により駆動用トランジスタＴｒｄのＶｇｓはＶｏｆｓ−Ｖｉｎｉに初期化される。この状態の下タイミングＴ２で給電線ＤＳＬをＶｃｃに切換えると、１回目のＶｔｈキャンセルがスタートする。Ｖｔｈキャンセルがスタートすると同時に駆動用トランジスタのゲートｇがＶｏｆｓに押さえられたまま、ソースｓの電位が上昇しＶｇｓ＝Ｖｔｈに近づいていく。
【００３４】
しかしながらタイミングＴ２からおよそＨ／２経過したところで信号線ＤＴＬがＶｓｉｇに切換るため、タイミングＴ３で制御信号ＷＳを立ち下げサンプリング用トランジスタＴｒｓをオフする。これにより一旦Ｖｔｈキャンセルを中断する。即ちタイミングＴ２からタイミングＴ３までが１回目のＶｔｈキャンセルである。１回目のＶｔｈキャンセルでＶｇｓがＶｔｈよりもかなり広い場合、給電線ＤＳＬはＶｃｃのままなので駆動用トランジスタＴｒｄのソースｓとドレインｄの間に電流が流れ続け、ソースｓの電位上昇と共にゲートｇの電位も上昇する、いわゆるブートストラップ状態となる。仮にこのブートストラップ動作によりソースｓの電位がＶｏｆｓ−Ｖｔｈを越えて上昇した場合、再びタイミングＴ４で信号線ＤＴＬがＶｏｆｓに切換り制御信号ＷＳをハイレベルにして２回目のＶｔｈキャンセルを行う際、Ｖｇｓ＜Ｖｔｈとなってしまい、Ｖｔｈキャンセルが破綻してしまう。保持容量Ｃｓに保持されたＶｇｓは駆動用トランジスタＴｒｄの閾電圧Ｖｔｈよりも小さいため、当該画素については閾電圧Ｖｔｈを完全にキャンセルすることが出来ず誤差が残ってしまう。この誤差が発光輝度のばらつきとなって現れる。このＶｔｈキャンセルが破綻する現象は走査線ＷＳＬに沿ったライン毎に現れるので、画面にはＶｔｈキャンセルの破綻に起因するスジムラが発生することになる。
【００３５】
図５は、図４で説明したＶｔｈキャンセルの破綻に対処する方策を模式的に表したものであり、本発明の原理を示している。前述したように分割Ｖｔｈキャンセルの合間のブートストラップ動作で駆動用トランジスタＴｒｄのソースｓの電位がＶｏｆｓ−Ｖｔｈを超えてしまうと、Ｖｔｈキャンセルが破綻してスジムラが発生する恐れがある。そこで本発明では図３で示した一連の制御シーケンスは変えずに、電位設定でＶｔｈキャンセルが破綻しない方策を講じている。Ｖｔｈキャンセル破綻の最も大きな原因は１回目のＶｔｈキャンセル後にＶｇｓがＶｔｈに対して大きく開いていることが挙げられる。この様な条件ではブートストラップ動作が強くかかるため、破綻が生じやすい。そこで本発明ではＶｔｈキャンセルに先立って設定するＶｇｓの値を必要な範囲で最低限に抑えている。即ちＶｔｈキャンセル前のＶｇｓをパネル面内で最も高いＶｔｈのばらつき分とし、Ｖｇｓの開きを最低限にしている。Ｖｔｈキャンセル前の設定電圧Ｖｇｓは閾電圧Ｖｔｈの最大レベルに合わせて調整している。パネル面内に予め形成されたＴＥＧのトランジスタ特性などを測定することにより、画素毎に現れる駆動用トランジスタのＶｔｈのばらつき情報を得ることが出来る。このばらつき情報を元に、初期設定のＶｇｓをＶｔｈキャンセルで必要な最低限の電圧とすることで、速やかにＶｔｈキャンセルをかけることが出来、合間のブートストラップ動作時にソースｓの電位上昇を小さくすることが出来る。
【００３６】
上述した第１の方策に加えて、第２の方策を加えることも有効である。第２の方策は、信号線の電位がＶｏｆｓとなって制御信号ＷＳをハイレベルとしサンプリング用トランジスタＴｒｓをオンした後、直ちに給電線をＶｃｃに切換え１回目のＶｔｈキャンセルを実行する。この様にすることで１回目のＶｔｈキャンセル時間を長くすることが出来る。Ｖｔｈキャンセル時間を長く取れば、ブートストラップ動作直前のＶｇｓはよりＶｔｈに近づくため、ブートストラップ時にソースｓの電位上昇を抑えるのに有効である。本発明ではこの様な二つの方策を行うことで、Ｖｔｈキャンセルを破綻させることなくスジムラを解消することが出来る。この様に本発明はＶｔｈキャンセル直前のＶｇｓ（Ｖｏｆｓ−Ｖｉｎｉ）をパネル面内の閾電圧Ｖｔｈの最大レベル相当とし、Ｖｇｓの開きを最小限にしている。また信号線がＶｏｆｓとなって制御信号ＷＳをハイレベルとしサンプリング用トランジスタＴｒｓがオンしたら直ちに給電線もＶｃｃに切換え、１回目のＶｔｈキャンセルを行う。これらにより時分割Ｖｔｈキャンセルの合間のブートストラップ動作時に、駆動用トランジスタＴｒｄのソースｓの電位上昇をＶｏｆｓ−Ｖｔｈ以下に抑えることが出来、時分割Ｖｔｈキャンセル動作を正常に実行することが可能になる。
【図面の簡単な説明】
【００３７】
【図１】本発明にかかる表示装置の全体構成を示すブロック図である。
【図２】本発明にかかる表示装置に組み込まれる画素を示す回路図である。
【図３】本発明にかかる表示装置の動作説明に供するタイミングチャートである。
【図４】同じく動作説明に供する模式図である。
【図５】同じく動作説明に供する波形図である。
【図６】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図７】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図８】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図９】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図１０】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図１１】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図１２】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【００３８】
１００・・・表示装置、１０１・・・画素、１０２・・・画素アレイ部、１０３・・・信号セレクタ、１０４・・・制御用スキャナ、１０５・・・電源スキャナ、ＷＳＬ・・・走査線、ＤＳＬ・・・給電線、ＤＴＬ・・・信号線、Ｔｒｓ・・・サンプリング用トランジスタ、Ｔｒｄ・・・駆動用トランジスタ、ＥＬ・・・発光素子、Ｃｓ・・・保持容量、Ｃｓｕｂ・・・補助容量
【図１】
2008197314.tif 000003
【図２】
2008197314.tif 000004
【図３】
2008197314.tif 000005
【図４】
2008197314.tif 000006
【図５】
2008197314.tif 000007
【図６】
2008197314.tif 000008
【図７】
2008197314.tif 000009
【図８】
2008197314.tif 000010
【図９】
2008197314.tif 000011
【図１０】
2008197314.tif 000012
【図１１】
2008197314.tif 000013
【図１２】
2008197314.tif 000014