(57)【要約】【課題】電源ＯＮ時などの長期間にわたる一連の過大電圧を抑制することができ、また、電源ＯＮ／ＯＦＦ時のオフセット変化による過大電圧を含む一連の過大電圧を低減する。【解決手段】同一出力端子について光量に依存した信号（通常信号）を出力する通常出力モードと、光量に依存しない一定の信号（ダミー信号）を出力するダミー出力モードとを備えた光信号を電気信号に変換するＣＣＤ９に、前記ダミー信号を生成するダミー信号生成部９５及び前記ダミー信号か前記通常信号のどちらかに信号ラインを切り替えるセレクタ９６を設け、このセレクタ９６によって前記通常出力モードとダミー出力モードの切り替えを行うようにした。【選択図】図２
2008072639.tif 000002
【特許請求の範囲】
【請求項１】
光信号を電気信号に変換する光電変換素子であって、
同一出力端子について、光量に依存した信号（以下、通常信号と称す）を出力する通常出力モードと、
光量に依存しない一定の信号（以下、ダミー信号と称す）を出力するダミー出力モードと、
を備えていることを特徴とする光電変換素子。
【請求項２】
前記ダミー信号を生成するダミー信号生成部と、
前記ダミー信号か前記通常信号のどちらかに信号ラインを切り替える選択手段と、
を備え、前記選択手段によって前記通常出力モードとダミー出力モードの切り替えを行うことを特徴とする請求項１記載の光電変換素子。
【請求項３】
前記ダミー信号を生成するダミー信号生成部と、
前記ダミー信号生成部と前記出力端子の間に設けられたスイッチ手段と、
出力ＯＮ／ＯＦＦ制御機能をもつ出力バッファと、
を備え、前記出力バッファのＯＮ／ＯＦＦと前記スイッチ手段のＯＮ／ＯＦＦによって前記通常出力モードと前記ダミー出力モードの切り替えを行うことを特徴とする請求項１記載の光電変換素子。
【請求項４】
前記ダミー信号生成部で生成されるダミー信号は直流電位であることを特徴とする請求項２又は３記載の光電変換素子。
【請求項５】
前記ダミー信号のオフセットレベルは通常信号のオフセットレベル相当であることを特徴とする請求項４記載の光電変換素子。
【請求項６】
電源ＯＮ時の初期状態が前記ダミー出力モードであることを特徴とする請求項１ないし５のいずれか１項に記載の光電変換素子。
【請求項７】
前記通常出力モードかダミー出力モードかを切り替える切替信号は外部端子から供給されることを特徴とする請求項１ないし６のいずれか１項に記載の光電変換素子。
【請求項８】
前記通常出力モードかダミー出力モードかを切り替える切替信号はローパスフィルタによる遅延を用いて内部的に生成されることを特徴とする請求項１ないし６のいずれか１項に記載の光電変換素子。
【請求項９】
前記通常出力モードかダミー出力モードかを切り替える切替信号は、ローパスフィルタによる遅延を用いて内部的に生成された信号と、外部端子からの供給信号の論理和または論理積であることを特徴とする請求項１ないし６のいずれか１項に記載の光電変換素子。
【請求項１０】
前記ローパスフィルタを構成する抵抗または容量の少なくとも一方は外部端子からの供給であることを特徴とする請求項８又は９に記載の光電変換素子。
【請求項１１】
光信号を電気信号に変換する光電変換素子であって、
同一出力端子について、通常信号を出力する通常出力モードと、信号変化を遅くした遅延信号を出力する遅延出力モードを備えていることを特徴とする光電変換素子。
【請求項１２】
前記遅延信号を生成する遅延信号生成部と、前記遅延信号か前記通常信号のどちらかに信号ラインを切り替えるラインセレクタまたはラインスイッチを備え、いずれかの切り替えによって前記通常出力モードと遅延出力モードを切り替えることを特徴とする請求項１１記載の光電変換素子。
【請求項１３】
前記遅延信号を生成する遅延信号生成部と、
ダミー信号を生成するダミー信号生成部と、
前記ダミー信号生成部と出力端子の間に設けられたスイッチ手段と、
出力ＯＮ／ＯＦＦ制御機能をもつ出力バッファと、
を備え、前記出力バッファのＯＮ／ＯＦＦとスイッチ手段のＯＮ／ＯＦＦによって前記通常出力モードとダミー出力モードの切り替えを行うことを特徴とする請求項１１記載の光電変換素子。
【請求項１４】
前記遅延信号生成部はローパスフィルタからなることを特徴とする請求項１２又は１３記載の光電変換素子。
【請求項１５】
電源ＯＮ時の初期状態が前記遅延出力モードであることを特徴とする請求項１１ないし１４のいずれか１項に記載の光電変換素子。
【請求項１６】
前記遅延出力モードかダミー出力モードかを切り替える切替信号は外部端子によって供給されることを特徴とする請求項１３ないし１５の何れかに記載の光電変換素子。
【請求項１７】
前記切替信号は、ローパスフィルタによる遅延を用いて内部的に生成されることを特徴とする請求項１６記載の光電変換素子。
【請求項１８】
前記切替信号は、ローパスフィルタによる遅延を用いて内部的に生成された信号と、外部端子からの供給信号の論理和または論理積であることを特徴とする請求項１３ないし１５のいずれか１項に記載の光電変換素子。
【請求項１９】
前記ローパスフィルタを構成する抵抗又は容量の少なくとも一方は外部端子からの供給であることを特徴とする請求項１４、１７及び１８のいずれか１項に記載の光電変換素子。
【請求項２０】
請求項１ないし１９のいずれか１項に記載の光電変換素子を備えていることを特徴とする画像読み取り装置。
【請求項２１】
請求項２０記載の画像読み取り装置を備えていることを特徴とする画像形成装置。
【請求項２２】
請求項２０記載の画像読み取り装置の過大電流を抑制する過大電流抑制方法であって、
システム電源がＯＮされた後あるいは省エネルギ復帰指示後に、前記光電変換素子をダミー出力モードにする工程と、
予め設定された時間ウェイトする工程と、
ウェイト後に前記光電変換素子を通常出力モードにする工程と、
を備え、前記各工程を終了した後、システム立ち上げあるいは省エネルギ復帰することを特徴とする画像読み取り装置の過大電圧抑制方法。
【請求項２３】
請求項２０記載の画像読み取り装置の過大電流を抑制する過大電流抑制方法であって、
システム電源がＯＮされた後あるいは省エネルギ復帰指示後に、前記光電変換素子を遅延出力モードにする工程と、
予め設定された時間ウェイトする工程と、
ウェイト後に前記光電変換素子を通常出力モードにする工程と、
を備え、前記各工程を終了した後、システム立ち上げあるいは省エネルギ復帰することを特徴とする画像読み取り装置の過大電圧抑制方法。
【請求項２４】
請求項２０記載の画像読み取り装置の過大電流を抑制する過大電流抑制方法であって、
システム電源がＯＮされた後あるいは省エネルギ復帰指示後に、前記光電変換素子を遅延出力モードにする工程と、
予め設定された第１の時間ウェイトする工程と、
前記第１の時間ウェイト後にダミー出力モードにする工程と、
予め設定された第２の時間ウェイトする工程と、
前記第２の時間ウェイト後に前記光電変換素子を通常出力モードにする工程と、
を備え、前記各工程を終了した後、システム立ち上げあるいは省エネルギ復帰することを特徴とする画像読み取り装置の過大電圧抑制方法。
【請求項２５】
前記ウェイト時間、および第１、第２のウェイト時間は、過大電圧の影響が十分に小さくなるまでの時間であることを特徴とする請求項２２ないし２４のいずれか１項に記載の画像読み取り装置の過大電圧抑制方法。
【請求項２６】
請求項２２ないし２５のいずれか１項に記載の画像読み取り装置の過大電圧抑制方法における各工程をコンピュータによって実行するための手順を備えていることを特徴とするコンピュータプログラム。
【請求項２７】
請求項２６記載のコンピュータプログラムがコンピュータによって読み取られ実行可能に記録されていることを特徴とする記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子、この光電変換素子を備えた画像読み取り装置、画像読み取り装置の過大電圧抑制方法、コンピュータプログラム、記録媒体に関し、特に原稿光信号を電気信号に変換するＣＣＤの後段のデバイス保護技術に関する。
【背景技術】
【０００２】
光読み取り装置、所謂スキャナは、まず走査光学系により露光走査を行い、得られた反射光を光電変換素子（以下、ＣＣＤと称す）によってアナログ電気信号に変換し、種々のアナログ処理を行った後に、当該処理されたアナログ信号をデジタルデータへと変換（Ａ／Ｄ変換）し、画像データを生成する。ここで、種々のアナログ処理からＡ／Ｄ変換するまでは、通常、アナログ・フロント・エンド（以下、ＡＦＥと称す。ＡＦＥはＡｎａｌｏｇ  Ｆｒｏｎｔ−Ｅｎｄの略である）と呼ばれる信号処理ＩＣによって一連に処理される。
【０００３】
図１９は従来から実施されている前記処理を実行するアナログ処理回路の構成を示す図である。原稿からの反射光はＣＣＤ９によって電気信号に変えられ、交流結合１５を介してＡＦＥ１６に入力し１０ｂｉｔのデジタルデータとして外部端子９６ａから出力される。なお、一般的にはＣＣＤ９の後段にはバッファが置かれるが、ここでは説明簡略化のため省略する。ＣＣＤ９は、フォトセル（ＰＣ）９１、転送ゲート（ＴＧ）９２、アナログシフトレジスタ（ＡＳＲ）９３、出力バッファ（ＢＦ）９４から構成される。その主な動作は、ＰＣ９１で光を受光し、その光に応じて蓄積した電荷を、ＴＧ９２を介してＡＳＲ９３に転送する。ＡＳＲ９３では、転送された電荷を画素方向に（図中の矢印方向に）順次転送していき、最終段まで信号が転送されると、ＢＦ９４から外部信号として出力される。
【０００４】
このとき、図２０のタイミングチャートに示すように、電源ＯＮ／ＯＦＦ時のＣＣＤ出力はオフセット変化や初期蓄積電荷の掃き出し等によって大振幅の信号変化をする。そのため、後段のＡＦＥ１６ではその信号変化によって入力定格を満足できなくなり、デバイスの故障や破壊といった事態を招く可能性がある。
【０００５】
すなわち、ＣＣＤ出力は通常ＡＣ結合１５を介してＡＦＥ１６に入力されており、その出力電圧変化（ＡＣ成分）がＡＦＥ１６に伝達される。このときＡＦＥ１６の入力端子電圧は最大定格以内である必要があり、一般に通常動作ではこれを満足している。しかし、電源ＯＮ／ＯＦＦ時の場合は、大きな直流電位の変化、すなわち過大電圧が確実に発生し、上記最大定格を超えてしまう可能性がある。複写機などの機器においては、電源ＯＮ／ＯＦＦについては日に数回程度と少ないが、低消費電力モード（省エネモード）を備えた機器では頻繁に電源のＯＮ／ＯＦＦが起こるため、この過大電圧によるデバイスの特性劣化さらには破損といったリスクが大幅にアップしてしまう。
【０００６】
過大電圧の発生源は主にＣＣＤ９であるが、その要因には直流オフセット変化やＣＣＤ９の蓄積電荷などが挙げられる。ここで、直流オフセット変化は電源電位からＧＮＤ、またはＧＮＤから電源電位の変化に伴うため、電源ＯＮ／ＯＦＦ時には必ず発生する。また、ＣＣＤ蓄積電荷はＣＣＤ９にそれまで蓄積されていた電荷のことであり、この電荷が駆動信号（電荷シフト信号、転送クロック）の入力されるタイミングで掃き出されることによって出力変化が発生する。これらの出力変化はＡＣ結合１５を介してＡＦＥ１６に伝わるため、ＡＦＥ１６の入力過大電圧を防ぐためにはＣＣＤ９での出力変化を抑えることが重要となる。
【０００７】
なお、関連する技術として、例えば特許文献１又は２記載の技術が知られている。このうち、特許文献１には、複数の撮像チップを配置した撮像モジュールにおいて、各撮像チップを順次読み出しする場合に、純粋な信号成分のみを、チップ出力信号として読み出せるようにすることを目的とし、画素部からの撮像信号を転送される蓄積ゲートに対して、同様の構成のダミー蓄積ゲートを配置し、ダミー蓄積ゲートの電荷と、蓄積ゲートの電荷を、それぞれダミーシフトゲートと、シフトゲートを通じて、同時に、空送りレジスタおよびＣＣＤレジスタに転送し、補償回路付き信号処理回路においては、先に読み出される空送りレジスタ７の信号に基づいて参照電圧を生成し、続いて読み出されるＣＣＤレジスタからの信号を、この参照電圧により補償して、画素部からの信号に、時間経過に応じて蓄積ゲートで付加される暗時成分を除去し、チップ出力信号として画素部からの信号に忠実な信号出力を得るようにした技術が開示されている。
【０００８】
また、特許文献２には、レベル調整、或いは検査に用いる疑似読み取り信号の生成を行うための回路構成を簡単化して、部品数を低減、コストを下げることを目的とし、カラー読取モードではＣＰＵにより設定されるＤＡＣの各出力チャンネルの電圧を各色のＡＤＣのリファレンスVreftとし、各画像出力レベルを調整し、白黒濃度調整読取モードではＧ信号のみ使用し画像出力し、濃度調整はアナログ処理回路の出力画像のピーク値をＡＤＣのリファレンス電圧Vreftとし、オフセット調整回路でＤＡＣのＧ以外のチャンネルの１つを調整に用い、検査モードではＤＡＣのチャンネルを使い分け、各色毎にＣＣＤ擬似出力信号とＡＤＣのリファレンスVreftを生成し、上記各モードでＤＡＣを共通化する技術が開示されている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
一方、これまでＣＣＤ出力の変化を抑制する方法として、ＣＣＤ電源の立ち上げをローパスフィルタ（ＬＰＦ）で遅くする方法などがある。しかしながら、過大電圧の影響を抑えるには数ｍｓ〜数十ｍｓの時定数が必要であり、当然、大容量のコンデンサを必要とすることになる。大容量のコンデンサは、コストや実装スペースの面で不利になる。特に、電源ＯＮ時に一連の事象として起こる過大電圧を全て抑制しようとするとさらに大きな時定数が必要となるため、過大電圧を完全に抑制することは実際上不可能である。前記過大電圧は、電源ＯＮ時、過大電圧は数百ｍｓ〜数ｓの間にわたり種々の要因（オフセット変化、蓄積電荷、過渡動作）で複数回発生する。
【００１０】
そこで、本発明が解決すべき課題は、電源ＯＮ時などの長期間にわたる一連の過大電圧を抑制することができ、また、電源ＯＮ／ＯＦＦ時のオフセット変化による過大電圧を含む一連の過大電圧を低減することができるようにすることにある。
【課題を解決するための手段】
【００１１】
前記課題を解決するため、第１の手段は、光信号を電気信号に変換する光電変換素子であって、同一出力端子について、光量に依存した信号（以下、通常信号と称す）を出力する通常出力モードと、光量に依存しない一定の信号（以下、ダミー信号と称す）を出力するダミー出力モードと、を備えていることを特徴とする。
【００１２】
第２の手段は、第１の手段において、前記ダミー信号を生成するダミー信号生成部と、前記ダミー信号か前記通常信号のどちらかに信号ラインを切り替える選択手段と、を備え、前記選択手段によって前記通常出力モードとダミー出力モードの切り替えを行うことを特徴とする。
【００１３】
第３の手段は、第１の手段において、前記ダミー信号を生成するダミー信号生成部と、前記ダミー信号生成部と前記出力端子の間に設けられたスイッチ手段と、出力ＯＮ／ＯＦＦ制御機能をもつ出力バッファと、を備え、前記出力バッファのＯＮ／ＯＦＦと前記スイッチ手段のＯＮ／ＯＦＦによって前記通常出力モードと前記ダミー出力モードの切り替えを行うことを特徴とする。
【００１４】
第４の手段は、第２又は第３の手段において、前記ダミー信号生成部で生成されるダミー信号は直流電位であることを特徴とする。
【００１５】
第５の手段は、第４の手段において、前記ダミー信号のオフセットレベルは通常信号のオフセットレベル相当であることを特徴とする。
【００１６】
第６の手段は、第１ないし第５のいずれかの手段において、電源ＯＮ時の初期状態が前記ダミー出力モードであることを特徴とする。
【００１７】
第７の手段は、第１ないし第６のいずれかの手段において、前記通常出力モードかダミー出力モードかを切り替える切替信号は外部端子から供給されることを特徴とする。
【００１８】
第８の手段は、第１ないし第６のいずれかの手段において、前記通常出力モードかダミー出力モードかを切り替える切替信号はローパスフィルタによる遅延を用いて内部的に生成されることを特徴とする。
【００１９】
第９の手段は、第１ないし第６のいずれかの手段において、前記通常出力モードかダミー出力モードかを切り替える切替信号は、ローパスフィルタによる遅延を用いて内部的に生成された信号と、外部端子からの供給信号の論理和または論理積であることを特徴とする。
【００２０】
第１０の手段は、第８又は第９の手段において、前記ローパスフィルタを構成する抵抗または容量の少なくとも一方は外部端子からの供給であることを特徴とする。
【００２１】
第１１の手段は、光信号を電気信号に変換する光電変換素子であって、同一出力端子について、通常信号を出力する通常出力モードと、信号変化を遅くした遅延信号を出力する遅延出力モードを備えていることを特徴とする。
【００２２】
第１２の手段は、第１１の手段において、前記遅延信号を生成する遅延信号生成部と、前記遅延信号か前記通常信号のどちらかに信号ラインを切り替えるラインセレクタまたはラインスイッチを備え、いずれかの切り替えによって前記通常出力モードと遅延出力モードを切り替えることを特徴とする。
【００２３】
第１３の手段は、第１１の手段において、前記遅延信号を生成する遅延信号生成部と、ダミー信号を生成するダミー信号生成部と、前記ダミー信号生成部と出力端子の間に設けられたスイッチ手段と、出力ＯＮ／ＯＦＦ制御機能をもつ出力バッファと、を備え、前記出力バッファのＯＮ／ＯＦＦとスイッチ手段のＯＮ／ＯＦＦによって前記通常出力モードとダミー出力モードの切り替えを行うことを特徴とする。
【００２４】
第１４の手段は、第１２又は第１３の手段において、前記遅延信号生成部はローパスフィルタからなることを特徴とする。
【００２５】
第１５の手段は、第１１ないし第１４のいずれかの手段において、電源ＯＮ時の初期状態が前記遅延出力モードであることを特徴とする。
【００２６】
第１６の手段は、第１３ないし第１５のいずれかの手段において、前記遅延出力モードかダミー出力モードかを切り替える切替信号は外部端子によって供給されることを特徴とする。
【００２７】
第１７の手段は、第１６の手段において、前記切替信号がローパスフィルタによる遅延を用いて内部的に生成されることを特徴とする。
【００２８】
第１８の手段は、第１３ないし第１５のいずれかの手段において、前記切替信号がローパスフィルタによる遅延を用いて内部的に生成された信号と、外部端子からの供給信号の論理和または論理積であることを特徴とする。
【００２９】
第１９の手段は、第１４、第１７及び第１８のいずれかの手段において、前記ローパスフィルタを構成する抵抗又は容量の少なくとも一方は外部端子からの供給であることを特徴とする。
【００３０】
第２０の手段は、第１ないし第１９のいずれか１項に係る光電変換素子を画像読み取り装置が備えていることを特徴とする。
【００３１】
第２１の手段は、第２０の手段に係る画像読み取り装置を画像形成装置が備えていることを特徴とする。
【００３２】
第２２の手段は、第２０の手段に係る画像読み取り装置の過大電流を抑制する過大電流抑制方法であって、システム電源がＯＮされた後あるいは省エネルギ復帰指示後に、前記光電変換素子をダミー出力モードにする工程と、予め設定された時間ウェイトする工程と、ウェイト後に前記光電変換素子を通常出力モードにする工程と、を備え、前記各工程を終了した後、システム立ち上げあるいは省エネルギ復帰することを特徴とする。
【００３３】
第２３の手段は、第２０の手段に係る画像読み取り装置の過大電流を抑制する過大電流抑制方法であって、システム電源がＯＮされた後あるいは省エネルギ復帰指示後に、前記光電変換素子を遅延出力モードにする工程と、予め設定された時間ウェイトする工程と、ウェイト後に前記光電変換素子を通常出力モードにする工程と、を備え、前記各工程を終了した後、システム立ち上げあるいは省エネルギ復帰することを特徴とする。
【００３４】
第２４の手段は、第２０の手段に係る画像読み取り装置の過大電流を抑制する過大電流抑制方法であって、システム電源がＯＮされた後あるいは省エネルギ復帰指示後に、前記光電変換素子を遅延出力モードにする工程と、予め設定された第１の時間ウェイトする工程と、前記第１の時間ウェイト後にダミー出力モードにする工程と、予め設定された第２の時間ウェイトする工程と、前記第２の時間ウェイト後に前記光電変換素子を通常出力モードにする工程と、を備え、前記各工程を終了した後、システム立ち上げあるいは省エネルギ復帰することを特徴とする。
【００３５】
第２５の手段は、第２２ないし第２４のいずれかの手段において、前記ウェイト時間、および第１、第２のウェイト時間は、過大電圧の影響が十分に小さくなるまでの時間であることを特徴とする。
【００３６】
第２６の手段は、第２２ないし第２５のいずれかの手段に係る画像読み取り装置の過大電圧抑制方法における各工程をコンピュータによって実行するための手順をコンピュータプログラムが備えていることを特徴とする。
【００３７】
第２７の手段は、第２６の手段に係るコンピュータプログラムがコンピュータによって読み取られ実行可能に記録媒体に記録されていることを特徴とする。
【００３８】
なお、後述の実施形態では、光電変換素子はＣＣＤ９に、ダミー信号生成部は符号９５（ＤＵＭＭＹ）に、選択手段はセレクタ９６に、スイッチ手段はスイッチ（切り替え回路）９７に、ローパスフィルタは符号９６ｃに、出力バッファはバッファ９４に、外部端子９６ａ，９６ｂ，９６ｄ，９６ｅに、遅延信号生成部は符号９８（ＤＥＬＡＹ）に、画像読み取り装置は１１，５００に，画像形成装置はＰＲに、それぞれ対応する。
【発明の効果】
【００３９】
本発明によれば、入射光に関係ない一定レベルのダミー信号をＣＣＤが選択的に出力できるようにしたので、電源ＯＮ時などの長期間にわたる一連の過大電圧を抑制することができ、また、電源ＯＮ／ＯＦＦ時のオフセット変化による過大電圧を含む一連の過大電圧を低減することができる。
【発明を実施するための最良の形態】
【００４０】
以下、図面を参照し、本発明の実施形態について説明する。なお、以下の説明で同等な各部には同一の参照符号を付し、重複する説明は適宜省略する。
【００４１】
本実施形態では、まず入射光に関係ない一定レベルのダミー信号をＣＣＤが選択的に出力できる構成とする。これにより、過大電圧期間はダミー信号に切り替えることが可能になり、電源ＯＮ時などの長期間にわたる一連の過大電圧を抑制することができる。ただし、この場合、ダミー信号が出力される設定であっても、電源ＯＮ／ＯＦＦ時はダミー信号自体のオフセット変化による過大電圧が発生してしまう。このため、次に、出力変化を遅くした信号をＣＣＤが選択的に出力できる構成とする。これにより、電源ＯＮ／ＯＦＦ時のオフセット変化による過大電圧を含む一連の過大電圧を低減することができる。  
以下、各実施例について具体的に説明する。
【実施例１】
【００４２】
図１は本発明の実施例１に係る画像読み取り装置の概略構成を示す図である。デジタル複写機でのスキャナ装置のような、原稿画像をＣＣＤで読み取り、画像信号をデジタル信号に変換して処理する画像読み取り装置は、図１に示すようにスキャナ本体１１の上部に設けられ、原稿１２を載置するコンタクトガラス１、原稿露光用のハロゲンランプ２及び第１反射ミラー３を搭載した第１キャリッジ６、第２反射ミラー４及び第３反射ミラー５を搭載した第２キャリッジ７、入射した光を光電変換するＣＣＤリニアイメージセンサ９（以下、ＣＣＤと略称する）、このＣＣＤ９に第３ミラー５から入射した読み取り光を結像するためのレンズユニット８、並びにスキャナ本体１１の上部に設けられ、読み取り光学系等による各種の歪みを補正するための白基準板１３から構成される。ＣＣＤ９はセンサボードユニット１０に搭載され、センサボードユニット１０上でＣＣＤ９によって光電変換された信号に対して所定の処理が施される。第１キャリッジ６、第２キャリッジ７、レンズユニット８、及びＣＣＤ９を搭載したセンサボードユニット１０はスキャナ本体１１内に設置される。原稿走査時は第１キャリッジ３及び第２キャリッジ７はステッピングモータ（不図示）によって図示しないレールに沿って２対１の速度比で副走査方向Ａに移動する。
【００４３】
図２は本実施例に係るＣＣＤの内部構成を示すブロック図である。この実施例は、ＣＣＤ９に光量に関係なく一定の（直流）レベルをもつダミー信号を出力できるようにして、過大電圧の要因となる一連の大振幅信号変化を抑制し、ＡＦＥ１６のデバイス保護を図ったものである。このようにダミー信号を出力したときの特性の一例を図３に示す。図３はダミー出力による過大電圧抑制特性を示す特性図で、基準電圧Ｖｄｄ、リセット信号ｘｒｅｓｅｔ、ｃｃｄ−ｏｕｔ（ＣＣＤの通常出力）及びａｆｅ−ｉｎ（アナログフロントエンド入力）の関係を示す。同図から前述の図２０における初期蓄積電荷掃き出し期間及びリセット期間においてｃｃｄ−ｏｕｔに何の出力変化も生じていないことが分かる。
【００４４】
このような特性を有することから、本実施例は、図１９に示した従来例に対して上記ダミー信号を出力し、ダミー出力／通常出力を適切に切り替えられる構成とした。すなわち、図１９に図示したＣＣＤ９に、さらにダミー信号生成部（ＤＵＭＭＹ）９５とセレクタ（ＳＥＬ）９６を設け、ダミー信号生成部（ＤＵＭＭＹ）９５でダミー信号を生成し、生成されたダミー信号と通常の有効信号とをＳＥＬ９６によって切り替えるようにした。ｓｗはＳＥＬ９６によりモード切り替えを行うモード切換信号である。その他、特に説明しない各部は前述の従来と同等に構成され、同等に機能するので、重複する説明は省略する。
【００４５】
ただし、この場合、従来に比べてＳＥＬ９６を追加した分、ＳＥＬ９６のＯＮ抵抗や容量成分などに起因して駆動能力の低下や通常出力時の信号波形の劣化を招く可能性がある。そこで本実施例では、図４のＣＣＤの内部構成を示すブロック図から分かるように、ＢＦ出力制御（ＯＮ／ＯＦＦ）とダミー信号ラインのＯＮ／ＯＦＦによって上記モード（ダミー出力／通常出力）の切り替えを行うスイッチ（切り替え回路）９７を設けた。この場合、通常出力時の出力部はバッファ９４であるため、上記ＯＮ抵抗や容量成分の増加といった問題はなくなり、駆動能力の低下や通常出力時の信号波形の劣化を招くこともない。一方、ダミー信号を単純に直流電位とすれば抵抗のみの分圧回路で済むため、ＤＵＭＭＹ９５が非常に簡素な構成となる。
【００４６】
図５はＤＵＭＭＹ９５を抵抗Ｒ１，Ｒ２を使用した分圧回路で構成した例を示すブロック図である。このとき、分圧回路９５ａの抵抗Ｒ１，Ｒ２をＢＦ９４の出力インピーダンスに対して十分大きい値とすれば、ダミー信号ラインでのスイッチ９７は不要となりＢＦ出力制御のみでモードの切り替えを行うことができ、更なる構成の簡素化が可能となる。また、ダミー信号の直流オフセットレベルと通常出力時のオフセットレベルを同程度にすることによって、モード切替時のオフセット変化（過大電圧の要因になる）を最小限にすることができる。さらに、ＣＣＤ電源投入時の初期状態としてダミー信号を出力するように設定しておくことにより、例えば電源ＯＮ時などの外部からの設定は不要とすることができる。これによって、例えば電源ＯＮ〜設定完了までの間、過大電圧対策ができない無効期間の発生を防ぐことができる。
【００４７】
また、モード切替信号ｓｗを外部端子供給（外部端子９６ｂ）とすることによって適切なタイミングでの切り替えが可能となる。ただし、電源投入時の初期状態がダミー信号出力である場合、ある一定時間後（一連の過大電圧の影響が小さくなるまでの時間経過後）に通常出力に切り換えなければならないが、これは必ずしも外部端子９６ｂの信号制御によって行う必要はない。すなわち、切替信号を電源の遅延信号のゲートを取った信号とする構成にすることによって、前述の切替を自動的に行うことができる。
【００４８】
図６（ａ）は切替信号を電源の遅延信号のゲートを取った信号としたときのＣＣＤ９の内部構成を示すブロック図である。なお、符号９７ａはゲート回路であり、コンデンサＣ１と抵抗Ｒ３とを直列に接続したフィルタ回路（ＲＣフィルタ−ローパスフィルタ）９６ｃのコンデンサＣ１と抵抗Ｒ３との接続点からの出力が入力される。図６（ｂ）はこのときの基準電位Ｖｄｄ、ＧＡＴＥ入力、ＧＡＴＥ出力、及び出力モードとの関係を示すタイミングチャートである。この図から、ＧＡＴＥ入力がスレッシュレベルＶｔｈに達すると、ＧＡＴＥ出力がハイになるが、通常出力がダミー出力と同等であることが分かる。さらに、外部端子９６ｂからの信号と上記遅延信号による信号との論理和または論理積をとることによって、電源ＯＮ時は自動切替、それ以外では信号制御でモード切替が可能となり、例えば電源ＯＮ後しばらくしてシステムリセットがある場合にも過大電圧対応ができるようになる。
【００４９】
図７（ａ）は外部端子９６ｂからの信号と上記遅延信号による信号との論理和または論理積をとる場合のＣＣＤ９の内部構成を示すブロック図である。図７（ａ）に示した例では、アンドゲート９７ｂに外部端子９６ｂからの信号と遅延回路による信号とが入力され、両者の論理積をとってＢＦ９４からの出力を制御している。図７（ｂ）はこのときの基準電位Ｖｄｄ、ＧＡＴＥ入力、ＧＡＴＥ出力、及び出力モードとの関係を示すタイミングチャートである。この図から、Ｖｄｄがハイ、モード切換信号ｓｗがハイの状態でＧＡＴＥ入力がスレッシュレベルＶｔｈに達すると、ＧＡＴＥ出力がハイになり、通常出力が出力されるが、このときの通常出力はダミー出力と同等であることが分かる。また、モード切換信号ｓｗがローになると、ＧＡＴＥ出力もローとなるが、ダミー出力と通常出力が同等なので、過大電圧が発生することはなく、過大電圧による大振幅信号変化が抑制されることが分かる。
【００５０】
また、前記遅延信号の時定数はシステムごとに異なるため、遅延回路９６ｃの抵抗Ｒ３または容量Ｃ１の少なくとも一方を外部端子供給（外部端子９６ｂ）とすることによってシステム毎に最適な時定数に調整することができる。
【実施例２】
【００５１】
実施例１で説明したようにダミー出力の場合、過大電圧を最小限に抑制することが可能であるが、電源ＯＮ時にダミー出力自体に生じるオフセット変化による過大電圧は抑えることができない。これを低減させる方法としてはＣＣＤ９における出力オフセット変化を小さくすることが重要となる。
【００５２】
そこで本実施例では、ＣＣＤ出力変化を遅延させる遅延モードを導入した。この遅延モードでは、ＣＣＤ出力変化を直接遅くすることから、オフセット変化による過大電圧を含めて全てを低減することができる。このときの特性を図８に示す。図８は遅延出力による過大電圧抑制特性を示す図である。同図から基準電圧Ｖｄｄ、リセット信号ｘｒｅｓｅｔ、ｃｃｄ−ｏｕｔ（ＣＣＤの通常出力）及びａｆｅ−ｉｎ（アナログフロントエンド入力）の関係が分かる。なお、従来の特性は図Ｂに示した通りであり、オフセット変化期間に過大電圧が発生し、初期蓄積電荷掃き出し期間及びリセット期間にｃｃｄ−ｏｕｔに出力変動が生じている。
【００５３】
図９及び図１０は本実施例に係るＣＣＤの内部構成を示すブロック図である。この実施例は、実施例１のダミー信号生成部９５に代えて遅延信号生成部（ＤＥＬＡＹ）９８を設けたもので、その他の各部は前述の実施例１の図９及び図１０に示した構成と同一である。なお、図１１のブロック図に示すように遅延信号生成部（ＤＥＬＡＹ）９８はＡＳＲ９３（またはバッファ９４出力でも可）からの出力をＲＣ回路９８ａで遅延させることによって簡素な構成で実現することができる。
【００５４】
本実施例２では、実施例１と同様に、ＣＣＤ電源投入時の初期状態を遅延出力モードとすることによって電源ＯＮから設定完了までの間、過大電圧対策ができない無効期間が発生するのを防ぐことができる。
【００５５】
図１１はモード切換信号ｓｗを外部端子９６ｂから供給する例を示す図である。モード切替信号ｓｗを外部端子供給（外部端子９６ｂ）とすることによって適切なタイミングでの切り換えが可能となる。この構成は実施例１における図５の構成と対応する。
【００５６】
図１２はモード切替を、遅延回路を用いた自動切り替えによって行う例を示す図で、図１２（ａ）は切替信号を電源の遅延信号のゲートを取った信号としたときのＣＣＤ９の内部構成を示すブロック図である。符号９７ａはゲート回路であり、コンデンサＣ２と抵抗Ｒ２とを直列に接続したフィルタ回路（ＲＣフィルタ）９６ｃのコンデンサＣ２と抵抗Ｒ２との接続点からの出力が当該ゲート回路９７ａに入力される。図１２（ｂ）はこのときの基準電位Ｖｄｄ、ＧＡＴＥ入力、ＧＡＴＥ出力、及び出力モードとの関係を示すタイミングチャートである。この図から、ＧＡＴＥ入力がスレッシュレベルＶｔｈに達すると、ＧＡＴＥ出力がハイになるが、通常出力が遅延出力と同等であることが分かる。さらに、外部端子９６ｂからの信号と上記遅延信号による信号との論理和または論理積をとることによって、電源ＯＮ時は自動切替、それ以外では信号制御でモード切替が可能となり、例えば電源ＯＮ後しばらくしてシステムリセットがある場合にも過大電圧対応ができるようになる。この構成は実施例１における図６の構成に対応する。
【００５７】
図１３は外部端子９６ｂからの信号と上記遅延信号による信号との論理和または論理積をとる場合のＣＣＤ９の内部構成を示すブロック図である。図１３（ａ）に示した例では、アンドゲート９７ｂに外部端子９６ｂからの信号とＲＣフィルタ９６ｃ（遅延回路）による信号とが入力され、両者の論理積をとってＢＦ９４からの出力を制御している。図１３（ｂ）はこのときの基準電位Ｖｄｄ、ＧＡＴＥ入力、ＧＡＴＥ出力、及び出力モードとの関係を示すタイミングチャートである。この図から、Ｖｄｄがハイ、モード切換信号ｓｗがハイの状態でＧＡＴＥ入力がスレッシュレベルＶｔｈに達すると、ＧＡＴＥ出力がハイになり、通常出力が出力されるが、このときの通常出力は遅延出力と同等であることが分かる。また、モード切換信号ｓｗがローになると、ＧＡＴＥ出力もローとなるが、ダミー出力と通常出力が同等なので、過大電圧が発生することはなく、過大電圧による大振幅信号変化が抑制されることが分かる。
【００５８】
また、前記遅延信号の時定数はシステムごとに異なるため、遅延信号生成部９８での時定数やモード切替信号用の時定数についても上記と同様に抵抗Ｒ１または容量Ｃ１の少なくとも一方を外部端子９６ｅから供給することによって最適な時定数に調整することができる。なお、この構成は実施例１における図７の構成に対応する。
【００５９】
一方、一連の過大電圧に対して、実施例１におけるダミー出力モードではオフセット変化による過大電圧は抑制できないが、それ以外は完全に抑制できる。遅延出力モードでは、完全に抑制することはできないが、全ての過大電圧を低減することができる。といったように、両者には一長一短ある。が、これは言い換えると、補完的な使い方をする（併用する）ことによって過大電圧抑制効果をさらに向上させることができることを示している。従って、実施例１と実施例２との構成を併用すると、よりすぐれた過大電圧抑制効果を得ることができる。
【実施例３】
【００６０】
過大電圧は発生する期間やタイミングはシステム毎に大きくばらつくため、出力モードの切り替えにはマージンを十分に考慮した適切なタイミングで制御する必要がある。そこで本実施例では、出力モードの切り替えをシーケンシャルに制御するようにした。
【００６１】
図１４は電源ＯＮ時又は省エネルギモード復帰時の制御シーケンスを説明するための図で、図１４（ａ）は制御シーケンスを示すフローチャート、図１４（ｂ）は前記制御シーケンス時のＡＦＥリセット信号、ＣＣＤ電源、ＣＣＤ出力設定およびクランプ設定のタイミングを示すタイミングチャートである。図１４のフローチャートでは、電源ＯＦＦ／省エネルギモードから、システム電源ＯＮあるいは省エネルギモード復帰が指示され、過大電圧対応シーケンスが開始されると（ステップＳ１０１）、ＡＦＥリセット解除（ステップＳ１０２）、ＡＦＥクランプ設定をベタクランプに設定し（ステップＳ１０３）、ＣＣＤ出力モードをダミー出力（または遅延出力）にし（ステップＳ１０４）、ウェイトする（ステップＳ１０５）。このウェイトは電源ＯＮ時一連的に起こる過大電圧の影響が十分小さくなるまでの時間であり、通常出力の場合には過大電圧が問題となる期間と考えてよい。そして、ステップＳ１０５のウェイト後に、ＣＣＤ９の出力モードを通常出力にし（ステップＳ１０６）、ＡＦＥクランプ設定をラインクランプとし（ステップＳ１０７）、課題電圧対応シーケンスを終了（ステップＳ１０８）して、電源ＯＮ時処理、あるいは省エネルギモード復帰時の処理へと移行する。
【００６２】
ただし、図１４においては、図１４（ｂ）のタイミングチャートから分かるようにシステム電源ＯＮ又は省エネルギ復帰指示（Ｔ０）後、最初にＡＦＥ１６のリセットを解除し（Ｔ１）、ＣＣＤ９の出力モードの切り替えと同時にＡＦＥ１６のクランプ動作をベタクランプ設定（Ｔ２）としている。クランプ動作はＡＦＥ入力段で行われる直流電位再生であり、任意電位に固定（クランプ）する動作である。ここで、クランプ動作はＡＦＥ１６自身が過大電圧を吸収する効果をもつことが重要であり、ここで言うベタクランプとは可能な限りクランプ期間を延ばした状態のクランプ動作をいう（理想的には１ライン全期間）。このように動作させることによってＡＦＥ１６の過大電圧吸収効果を最大限に発揮できる。クランプ設定は、ＣＣＤ９の出力モードと同様に、ウェイト時間後に通常設定（１ライン中任意の期間だけ行う：ラインクランプ）に戻す。
【００６３】
図１５はハードデフォルト有効時の電源ＯＮ時又は省エネルギモード復帰時の制御シーケンスを説明するための図で、図１５（ａ）は制御シーケンスを示すフローチャート、図１５（ｂ）は図１５（ａ）の制御シーケンス時のＡＦＥリセット信号、ＣＣＤ電源、ＣＣＤ出力設定およびクランプ設定のタイミングを示すタイミングチャートである。図１５（ｂ）に示すように、ＣＣＤ９の電源投入初期状態（Ｔ０−ハードデフォルト（ハード初期値））としてダミー出力または遅延出力モード、ＡＦＥ初期状態（Ｔ１）はベタクランプ（Ｔ２）としておけば、上記シーケンスはＡＦＥリセット解除（Ｔ１）後のＣＣＤ出力モードおよびＡＦＥクランプ設定が省略可能となり簡略化することができる。
【００６４】
すなわち、図１５（ａ）のフローチャートに示すように、電源ＯＦＦ／省エネルギモードから、システム電源ＯＮあるいは省エネルギモード復帰が指示され、過大電圧対応シーケンスが開始されると（ステップＳ２０１−Ｔ０）、ＡＦＥリセットを解除し（ステップＳ２０２−Ｔ１）、ウェイトする（ステップＳ２０３）。このウェイトは図１４のステップＳ１０５と同様に電源ＯＮ時一連的に起こる過大電圧の影響が十分小さくなるまでの時間であり、通常出力の場合には過大電圧が問題となる期間である。そして、ステップＳ２０３のウェイト後に、ＣＣＤ９の出力モードを通常出力にし（ステップＳ２０４）、ＡＦＥクランプ設定をラインクランプとし（ステップＳ２０５）、課題電圧対応シーケンスを終了（ステップＳ２０６）して、電源ＯＮ時処理、あるいは省エネルギモード復帰時の処理へと移行する。
【００６５】
さらに、実施例２の最終パラグラフで述べたように、ダミー出力と遅延出力モードの補完的使用によって過大電圧の抑制効果をさらに上げることができる。図１６はダミー出力と遅延出力を併用したときの電源ＯＮ時または省エネルギモード復帰時の制御シーケンスを説明するための図で、図１６（ａ）は制御シーケンスを示すフローチャート、図１６（ｂ）は図１６（ａ）の制御シーケンス時のＡＦＥリセット信号、ＣＣＤ電源、ＣＣＤ出力設定およびクランプ設定のタイミングを示すタイミングチャートである。
【００６６】
この図１６に示したシーケンスが図１４に示したシーケンスと異なるのは、オフセット変化による過大電圧発生期間は遅延出力モードにし、それ以外ではダミー出力モードに設定する点である。図１６におけるウェイト１はオフセット変化による過大電圧の影響が十分小さくなるまでの時間とし、ウェイト２は以降のオフセット変化以外による過大電圧の影響が十分小さくなるまでの時間である。このように制御することによってＡＦＥの入力過大電圧をほぼ全て抑制ないし低減することが可能となる。
【００６７】
すなわち、図１６（ａ）のフローチャートに示すように、電源ＯＦＦ／省エネルギモードから、システム電源ＯＮあるいは省エネルギモード復帰が指示され、過大電圧対応シーケンスが開始されると（ステップＳ３０１）、ＡＦＥリセット解除（ステップＳ３０２）、ＡＦＥクランプ設定をベタクランプに設定し（ステップＳ３０３）、ＣＣＤ出力モードを遅延出力にし（ステップＳ３０４）、ウェイトする（ステップＳ３０５）。このウェイトは前述のウェイト１であり、オフセット変化による過大電圧の影響が十分小さくなるまでの時間の経過を待つ。次いでウェイト１の時間が経過すると、ＣＣＤ出力モードをダミー出力にし（ステップＳ３０６）、ウェイトする（ステップＳ３０７）。このウェイトは前述のウェイト２であり、以降のオフセット変化以外による過大電圧の影響が十分小さくなるまでの時間の経過を待つ。そして、ステップＳ３０７のウェイト２後に、ＣＣＤ９の出力モードを通常出力にし（ステップＳ３０８）、ＡＦＥクランプ設定をラインクランプとし（ステップＳ３０９）、課題電圧対応シーケンスを終了（ステップＳ３１０）して、電源ＯＮ時処理、あるいは省エネルギモード復帰時の処理へと移行する。
【００６８】
図１６のようにダミー出力と遅延出力の併用を図１５に示したシーケンスに適用したのが図１７に示したシーケンス例である。図１７はハードデフォルト有効時のダミー出力と遅延出力を併用したときの電源ＯＮ時または省エネルギモード復帰時の制御シーケンスを説明するための図で、図１７（ａ）は制御シーケンスを示すフローチャート、図１７（ｂ）は図１７（ａ）の制御シーケンス時のＡＦＥリセット信号、ＣＣＤ電源、ＣＣＤ出力設定およびクランプ設定のタイミングを示すタイミングチャートである。
【００６９】
この図１７に示したシーケンスが図１５に示したシーケンスと異なるのは、オフセット変化による過大電圧発生期間は遅延出力モードにし、それ以外ではダミー出力モードに設定する点である。図１７におけるウェイト１はオフセット変化による過大電圧の影響が十分小さくなるまでの時間とし、ウェイト２は以降のオフセット変化以外による過大電圧の影響が十分小さくなるまでの時間である。このように制御することによってＡＦＥの入力過大電圧をほぼ全て抑制ないし低減することが可能となる。
【００７０】
すなわち、図１７（ａ）のフローチャートに示すように、電源ＯＦＦ／省エネルギモードから、システム電源ＯＮあるいは省エネルギモード復帰が指示され、過大電圧対応シーケンスが開始されると（ステップＳ４０１）、ＡＦＥリセットを解除し（ステップＳ４０２）、ウェイトする（ステップＳ４０３）。このウェイトは前述のウェイト１であり、オフセット変化による過大電圧の影響が十分小さくなるまでの時間の経過を待つ。次いでウェイト１の時間が経過すると、ＣＣＤ出力モードをダミー出力にし（ステップＳ４０４）、ウェイトする（ステップＳ４０５）。このウェイトは前述のウェイト２であり、以降のオフセット変化以外による過大電圧の影響が十分小さくなるまでの時間の経過を待つ。そして、ステップＳ４０５のウェイト２後に、ＣＣＤ９の出力モードを通常出力にし（ステップＳ４０６）、ＡＦＥクランプ設定をラインクランプとし（ステップＳ４０７）、課題電圧対応シーケンスを終了（ステップＳ４０８）して、電源ＯＮ時処理、あるいは省エネルギモード復帰時の処理へと移行する。
【００７１】
これにより図１５の例と同様に、電源投入時の初期状態を過大電圧対策に有利な方に規定することによって制御の簡略化を図ることができる。
【実施例４】
【００７２】
図１８は本発明が適用される画像形成装置（ここではデジタル複写機）の一例を示すシステム全体の概略構成図である。同図において、この画像形成装置はモノクロ画像形成用のもので本体ＰＲと、画像形成装置本体ＰＲの上部の設置された画像読み取り装置５００と、さらにその上に装着された自動原稿給送装置（以下、「ＡＤＦ」と称す）５５０と、画像形成装置本体ＰＲの同図において右側に配置された大容量給紙装置７００と、画像形成装置本体ＰＲの同図において左側に配置された用紙後処理装置８００とから基本的に構成されている。
【００７３】
画像形成装置本体ＰＲは画像書き込み部４１０と、作像部４２０と、定着部４３０と、両面搬送部４４０と、給紙部４５０と、垂直搬送部４６０と、手差し部４７０とからなる。
【００７４】
画像書き込み部４１０は画像読み取り装置５００で読み取った原稿の画像情報に基づいて発光源であるＬＤを変調し、ポリゴンミラー、ｆθレンズなどの走査光学系により感光体ドラム４２１にレーザ書き込みを行うものである。作像部４２０は感光体ドラム４２１と、この感光体ドラム４２１の外周に沿って設けられた現像ユニット４２２、転写ユニット４２３、クリーニングユニット４２４及び除電ユニットなどの公知の電子写真方式の作像要素とからなる。
【００７５】
定着部４３０は前記転写ユニット４２３で転写された画像を転写紙に定着する。両面搬送部４４０は定着部４２０の転写紙搬送方向下流側に設けられ、転写紙の搬送方向を用紙後処理装置８００側、あるいは両面搬送部４４０側に切り換える第１の切換爪４４１と、第１の切換爪４４１によって導かれた反転搬送路４４２と、反転搬送路４４２で反転した転写紙を再度転写ユニット４２３側に搬送する画像形成側搬送路４４３と、反転した転写紙を用紙後処理装置８００側に搬送する後処理側搬送路４４４とを含み、画像形成側搬送路４４３と後処理側搬送路４４４との分岐部には第２の切換爪４４５が配されている。
【００７６】
給紙部４５０は４段の給紙段からなり、それぞれピックアップローラ、給紙ローラによって選択された給紙段に収納された転写紙が引き出され、垂直搬送部４６０に導かれる。垂直搬送部４６０では、各給紙段から送り込まれた転写紙を転写ユニット４２３の用紙搬送方向上流側直前のレジストローラ４６１まで搬送し、レジストローラ４６１では、感光体ドラム４２１上の顕像の画像先端とタイミングを取って転写紙を転写ユニット４２３に送り込む。手差し部４７０は開閉自在な手差しトレイ４７１を備え、必要に応じて手差しトレイ４７１を開いて転写紙を手差しにより供給する。この場合もレジストローラ４６１で転写紙の搬送タイミングが取られ、搬送される。
【００７７】
大容量給紙装置７００は同一サイズの転写紙を大量にスタックして供給するもので、転写紙が消費されるにしたがって底板７０２が上昇し、常にピックアップローラ７０１から用紙のピックアップが可能に構成されている。ピックアップローラ７０１から給紙される転写紙は、垂直搬送部４６０からレジストローラ４６１のニップまで搬送される。
【００７８】
用紙後処理装置８００はパンチ、整合、ステイプル、仕分けなどの所定の処理を行うもので、この実施形態では、前記機能のためにパンチ８０１、ステイプルトレイ（整合）８０２、ステイプラ８０３、シフトトレイ８０４を備えている。すなわち、画像形成装置４００から用紙後処理装置８００に搬入された転写紙は、孔明けを行う場合にはパンチ８０１で１枚ずつ孔明けが行われ、その後、特に処理するものがなければ、プルーフトレイ８０５へ、ソート、スタック、仕分けを行う場合にはシフトトレイ８０４にそれぞれ排紙される。仕分けは、この実施形態は、シフトトレイ８０４が用紙搬送方向に直交する方向に所定量往復動することにより行われる。このほかに、用紙搬送路で用紙を用紙搬送方向と直交する方向に移動させて仕分けを行うこともできる。
【００７９】
整合する場合には、孔明けが行われた、あるいは孔明けが行われていない転写紙が下搬送路８０６に導かれ、ステイプルトレイ８０４において後端フェンスで用紙搬送方向を直交する方向が整合され、ジョガーフェンスで用紙搬送方向と平行な方向の整合が行われる。ここで、綴じが行われる場合には、整合された用紙束の所定位置、例えば角部、中央２個所など所定の位置がステイプラ８０３によって綴じられ、放出ベルトによってシフトトレイ８０４に排紙される。また、この実施形態では、下搬送路８０６にはプレスタック搬送路８０７が設けられ、搬送時に複数枚の用紙をスタックし、後処理中の画像形成装置本体ＰＲ側の画像形成動作の中断を避けることができるようになっている。
【００８０】
画像読み取り装置５００は、ＡＤＦ５５０によってコンタクトガラス５１０上に導かれ、停止した原稿を光学的にスキャンし、第１ないし第３のミラーを経て結像レンズで結像された読み取り画像をＣＣＤやＣＭＯＳなどの光電変換素子によって読み取る。読み取られた画像データは、図示しない画像処理回路で所定の画像処理が実行され、記憶装置に一旦記憶される。そして、画像形成時に画像書き込み部４１０によって記憶装置から読み出され、画像データに応じて変調し、光書き込みが行われる。
【００８１】
ＡＤＦ５５０は両面読み取り機能を有するもので、画像読み取り装置５００のコンタクトガラス５１０設置面に開閉自在に取り付けられている。このＡＤＦ５５０では、原稿載置台５５１に載置された原稿が原稿読み取り時に自動的にコンタクトガラス５１０上に送り出される。
【００８２】
前記実施例１ないし３の画像読み取り装置は実施例４の画像形成装置の画像読み取り装置５００として機能する。
【００８３】
以上のように、本実施形態によれば、以下のような効果を奏する。
【００８４】
１）入射光に関係なく一定レベルのダミー信号をＣＣＤが選択的に出力できるようにしたので、電源ＯＮ時などの長期間にわたる一連の過大電圧を抑制することが可能となる。これにより、後段に続くＡＦＥ等の故障や破壊を防ぐことができる。
【００８５】
２）通常出力かダミー出力かを適切に切り替えることができる。また、通常出力時の信号劣化を最小限にしつつ、通常出力かダミー出力かを適切に切り替えることができる。
【００８６】
３）簡素な構成でダミー信号出力を生成することができる。
【００８７】
４）ダミー信号のオフセットレベルを通常のＣＣＤ出力オフセットレベルと同程度にすることによって、ダミー信号出力から通常出力へ切り替えた際に発生するＡＦＥへの過大電圧を最小限に抑えることができる。
【００８８】
５）ＣＣＤの電源投入時の初期状態でダミー出力になるよう設定しておくことにより、電源ＯＮから設定完了までの過大電圧対応の無効期間をなくすことができる。
【００８９】
６）ダミー出力から通常出力に切り替える際に、外部からの設定を特に必要としない自動切替制御が可能となる。
【００９０】
７）ダミー出力から通常出力に切り替える際に、外部からの設定を特に必要としない自動切替制御を可能にしつつ、任意のタイミングでの切り替えも可能となる。
【００９１】
８）出力を切り替える時間を任意に設定することができる。
【００９２】
９）ＣＣＤ出力の信号変化を遅くした遅延出力信号を選択的に出力できるようにすることによって、電源ＯＮ時などの長期間にわたる一連の過大電圧全てを低減することができる。これにより、後段に続くＡＦＥ等の故障や破壊を防ぐことが可能となり、安定なシステムを提供することができる。
【００９３】
１０）ＣＣＤの電源投入時の初期状態で遅延出力になるよう設定しておくことによって、電源ＯＮから設定完了までの過大電圧対応の無効期間をなくすことができる。
【００９４】
１１）遅延出力の信号変化の度合いや出力を切り替える時間を任意に設定できる。
【００９５】
１２）入射光に関係なく一定レベルのダミー信号、またはＣＣＤ出力の信号変化を遅くした遅延出力信号を選択的に出力できるようにしたので、電源ＯＮ時などの長期間にわたる一連の過大電圧全てを抑制あるいは低減することが可能となる。これにより、後段に続くＡＦＥ等の故障や破壊を防ぎ、安定なシステムを提供することができる。
【００９６】
１３）一連の過大電圧抑制を適切に行いＡＦＥの特性劣化または破損を防止することによって、読取画像品質の安定した画像読み取り装置を提供することができる。
【００９７】
１４）一連の過大電圧抑制を適切に行いＡＦＥの特性劣化または破損を防止することによって、印刷画像品質の安定した画像形成装置を提供することができる。
【００９８】
１５）システムの電源投入時または省エネルギモード復帰時において、一連の過大電圧抑制処理、あるいは一連の過大電圧低減処理を適切に行うことができる。
【００９９】
１６）システムの電源投入時または省エネルギモード復帰時において、一連の過大電圧全てを適切に抑制ないし低減することができる。
【０１００】
１７）過大電圧の影響が十分小さくなる時間ウェイトすることで、過大電圧抑制効果を適切かつ十分に得ることができる。
【図面の簡単な説明】
【０１０１】
【図１】本発明の実施例１に係る画像読み取り装置の概略構成を示す図である。
【図２】実施例１に係るＣＣＤの内部構成を示すブロック図である。
【図３】ダミー出力による過大電圧抑制特性を示す特性図である。
【図４】実施例１に係るＣＣＤの変形例の内部構成を示すブロック図である。
【図５】図２及び図４におけるダミーを、抵抗を使用した分圧回路で構成した例を示すブロック図である。
【図６】切替信号を電源の遅延信号のゲートを取った信号としたときのＣＣＤ９の内部構成を示すブロック図、及びその構成に対応する動作タイミングを示すタイミングチャートである。
【図７】外部端子からの信号と遅延信号による信号との論理和または論理積をとる場合のＣＣＤの内部構成を示すブロック図、及びその構成に対応する動作タイミングを示すタイミングチャートである。
【図８】実施例２における遅延出力による過大電圧抑制特性を示す図である。
【図９】実施例２に係るＣＣＤの内部構成を示すブロック図である。
【図１０】図９におけるセレクタをバッファスイッチとスイッチで置き換えたＣＣＤの内部構成を示すブロック図である。
【図１１】実施例２における遅延回路の構成の一例を示す図である。
【図１２】実施例２におけるモード切替を、遅延回路を用いた自動切り替えによって行う例を示すブロック図、及びその構成に対応する動作タイミングを示すタイミングチャートである。
【図１３】実施例２における外部端子からの信号と遅延信号による信号との論理和または論理積をとる場合のＣＣＤの内部構成を示すブロック図、及びその構成に対応する動作タイミングを示すタイミングチャートである。
【図１４】実施例３における電源ＯＮ時又は省エネルギモード復帰時の制御シーケンスを示すフローチャート、及びその時の動作タイミングを示すタイミングチャートである。
【図１５】実施例３におけるハードデフォルト有効時の電源ＯＮ時又は省エネルギモード復帰時の制御シーケンスを示すフローチャート、及びその時の動作タイミングを示すタイミングチャートである。
【図１６】実施例３におけるダミー出力と遅延出力を併用したときの電源ＯＮ時または省エネルギモード復帰時の制御シーケンスを示すフローチャート、及びその時の動作タイミングを示すタイミングチャートである。
【図１７】実施例３におけるハードデフォルト有効時のダミー出力と遅延出力を併用したときの電源ＯＮ時または省エネルギモード復帰時の制御シーケンスを示すフローチャート、及びその時の動作タイミングを示すタイミングチャートである。
【図１８】実施例４として示した実施例１ないし３の読み取り装置を備えた画像形成装置のシステム全体の概略構成図である。
【図１９】従来から実施されている前記処理を実行するアナログ処理回路の構成を示す図である。
【図２０】従来例における電源ＯＮ時の過大電圧の状態を示すタイミングチャートである。
【符号の説明】
【０１０２】
９  ＣＣＤ
１０  センサボード
９１  ＰＣ
９２  ＴＧ
９３  ＡＳＲ
９４  ＢＦ
９５  ダミー
９６  セレクタ
９６ａ，９６ｂ，９６ｄ  外部端子
９６ｃ  フィルタ回路
９７ａ，７９ｂ  ゲート回路
９８  遅延回路
【図１】
2008072639.tif 000003
【図２】
2008072639.tif 000004
【図３】
2008072639.tif 000005
【図４】
2008072639.tif 000006
【図５】
2008072639.tif 000007
【図６】
2008072639.tif 000008
【図７】
2008072639.tif 000009
【図８】
2008072639.tif 000010
【図９】
2008072639.tif 000011
【図１０】
2008072639.tif 000012
【図１１】
2008072639.tif 000013
【図１２】
2008072639.tif 000014
【図１３】
2008072639.tif 000015
【図１４】
2008072639.tif 000016
【図１５】
2008072639.tif 000017
【図１６】
2008072639.tif 000018
【図１７】
2008072639.tif 000019
【図１８】
2008072639.tif 000020
【図１９】
2008072639.tif 000021
【図２０】
2008072639.tif 000022