(57)【要約】      （修正有）【課題】パッドが形成された基板に厚さばらつきがある場合でも、当該基板上にＩＣを確実に実装することのできる電気光学装置、電子機器、および実装構造体を提供する。【解決手段】液晶装置の素子基板１０の外側表面をエッチングして薄板化した際のばらつきによって、素子基板１０に基板厚のばらつきが発生している場合でも、パッド１ｉ、１ｊ、１ｋの下層側に形成した下地樹脂層９０は、その弾性変形により、基板厚ばらつきを下地樹脂層の沈み込み量の差によって確実に相殺する。このため、素子基板１０のパッド１ｉ、１ｊ、１ｋと駆動用ＩＣ６０のバンプ６１とを、異方性導電材６００に含まれる導電粒子６１０によって確実に接続することができる。【選択図】図５
2008040122.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板上に、画素電極を複数備えた画素領域と、駆動用ＩＣのバンプが接続されたパッドを複数備えた駆動用ＩＣ実装領域と、を有する電気光学装置において、
前記第１の基板上において、少なくとも前記パッドの下層側に下地樹脂層が形成されていることを特徴とする電気光学装置。
【請求項２】
前記下地樹脂層は、弾性変形性を有する樹脂層からなることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１の基板には、前記画素領域内に前記下地樹脂層と同一の樹脂からなる画素内樹脂層が形成されていることを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記第１の基板には、前記画素領域を囲むように配置されたシール材を介して第２の基板が貼り合わされ、
前記下地樹脂層は、前記シール材と重なる領域を避けて形成されていることを特徴とする請求項２または３に記載の電気光学装置。
【請求項５】
前記第１の基板および前記第２の基板は、厚さが０．５ｍｍ以下であることを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記第１の基板および前記第２の基板は、外側表面に対するケミカルエッチングにより薄板化してなることを特徴とする請求項４または５に記載の電気光学装置。
【請求項７】
前記パッドと前記バンプとは、異方性導電材に含まれる導電粒子を介して接続されていることを特徴とする請求項１乃至６の何れか一項に記載の電気光学装置。
【請求項８】
請求項１乃至７の何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
【請求項９】
基板に形成されたパッドにＩＣのバンプが接続された実装構造体において、
前記基板上において、前記パッドの下層側に下地樹脂層が形成されていることを特徴とする実装構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子基板上に駆動用ＩＣが実装された電気光学装置、電子機器、および基板にＩＣを実装した実装構造体に関するものである。
【背景技術】
【０００２】
各種の電気光学装置のうち、例えば、アクティブマトリクス型の液晶装置では、素子基板上に、画素スイッチング素子および画素電極を複数備えた画素領域が形成されている。また、素子基板上に駆動用ＩＣを実装する場合には、配線の端部に接続されたパッドを備えた駆動用ＩＣ実装領域が形成される。
【０００３】
ここで、パッドと配線との層間に層間絶縁膜が介在する場合には、パッドと重なる領域から層間絶縁膜を除去し、層間絶縁膜の除去部分でパッドと配線とを接続した構成が開示されている（特許文献１参照）。
【０００４】
一方、液晶装置の薄型化を図るにあたって、素子基板および対向基板として、最初から薄い基板を用いると、半導体プロセスを利用して電極などを形成する際、基板が割れてしまうおそれがある。そこで、素子基板および対向基板に電極などを形成し終えた後、シール材を介して素子基板と対向基板とを貼り合せてパネルとし、パネルの状態で素子基板および対向基板の外側表面にエッチングを行って素子基板および対向基板を薄板化する方法が提案されている（特許文献２参照）。
【特許文献１】特開平１１−３０５２０８号公報
【特許文献２】特許第２７２２７９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献２に開示の方法で素子基板および対向基板を薄板化すると、基板に厚さばらつきが発生しやすいため、特許文献１に開示の構造により素子基板に駆動用ＩＣを実装すると、不具合が発生しやすいという問題点がある。すなわち、図１２に模式的に示すように、ステージ５１０上に載置した素子基板１０ｚに対して、ヘッド５２０により駆動用ＩＣ６０ｚを押圧して、素子基板１０のパッド１ｚと駆動用ＩＣ６０ｚのバンプ６１ｚとを異方性導電材６００に含まれる導電粒子６１０によって接続する際、素子基板１０ｚが薄くなっている箇所では、パッド１ｚとバンプ６１ｚの間隔が広いので、導電粒子６１０によってパッド１ｚとバンプ６１ｚとを接続できなくなる。
【０００６】
以上の問題点に鑑みて、本発明の課題は、パッドが形成された基板に厚さばらつきがある場合でも、当該基板上にＩＣを確実に実装することのできる電気光学装置、電子機器、および実装構造体を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明では、第１の基板上に、画素電極を複数備えた画素領域と、駆動用ＩＣのバンプが接続されたパッドを複数備えたＩＣ実装領域と、を有する電気光学装置において、前記第１の基板上において、少なくとも前記パッドの下層側に下地樹脂層が形成されていることを特徴とする。
【０００８】
本発明において、第１の基板では、駆動用ＩＣのバンプが接続されるパッドが形成されているとともに、当該パッドの下層側には下地樹脂層が形成されている。このため、ステージ上に載置した第１の基板に対して、ヘッドによりＩＣを押圧して、素子基板のパッド
と駆動用ＩＣのバンプとを異方性導電材によって接続する際、第１の基板に厚さばらつきがあっても、第１基板において、基板厚が厚い箇所では下地樹脂層に大きな圧力が加わるので下地樹脂層が大きく沈み込むのに対して、基板厚が薄い箇所では下地樹脂層に小さな圧力しか加わらないので、下地樹脂層はわずかに沈み込むだけである。それ故、基板厚ばらつきは、下地樹脂層の沈み込み量の差によって相殺されるため、パッドが形成された基板に厚さばらつきがある場合でも、当該基板上に駆動用ＩＣを確実に実装することができる。
【０００９】
本発明において、前記下地樹脂層は、弾性変形性を有する樹脂層からなることが好ましい。このように構成すると、基板厚ばらつきを下地樹脂層の沈み込み量の差によって確実に相殺できるため、パッドが形成された基板に厚さばらつきがある場合でも、当該基板上に駆動用ＩＣを確実に実装することができる。
【００１０】
本発明において、前記第１の基板には、前記画素領域内に前記下地樹脂層と同一の樹脂からなる画素内樹脂層が形成されていることが好ましい。このように構成すると、下地樹脂層と画素内樹脂層とを同時に形成することができるので、製造工程数が増大することがない。
【００１１】
本発明において、前記第１の基板には、前記画素領域を囲むように配置されたシール材を介して第２の基板が貼り合わされ、前記下地樹脂層は、前記シール材と重なる領域を避けて形成されていることが好ましい。このように構成すると、下地樹脂層については、シール材が有するシール機能が求められないので、基板厚ばらつきを沈み込み量の差によって確実に相殺できる種類の材料で構成すればよい。
【００１２】
本発明において、前記第１の基板および前記第２の基板は、例えば、厚さが０．５ｍｍ以下である。
【００１３】
本発明は、前記第１の基板および前記第２の基板が、外側表面に対するケミカルエッチングにより薄板化してなる場合に適用すると効果的である。このようにして薄板化すると、基板厚にばらつきが発生するおそれがあるが、本発明によれば、パッドが形成された基板に厚さばらつきがある場合でも、当該基板上に駆動用ＩＣを確実に実装することができる。
【００１４】
本発明は、前記パッドと前記バンプとが、異方性導電材に含まれる導電粒子を介して接続されている場合に適用すると効果的である。
【００１５】
本発明を適用した電気光学装置は、例えば、モバイルコンピュータや携帯電話機などといった電子機器に用いられる。
【００１６】
次に、本発明では、基板に形成されたパッドにＩＣのバンプが接続された実装構造体において、前記基板上において、前記パッドの下層側に下地樹脂層が形成されていることを特徴とする。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して、本発明の実施の形態を説明する。なお、以下の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を相違させてある。
【００１８】
［実施の形態１］
（液晶装置の全体構成）
図１（ａ）、（ｂ）はそれぞれ、液晶装置（電気光学装置）をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。図１（ａ）、（ｂ）において、本形態の液晶装置１は、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、あるいはＶＡＮ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｅｄ  Ｎｅｍａｔｉｃ）モードの透過型のアクティブマトリクス型の液晶装置である。この液晶装置１では、シール材２２を介して素子基板１０（第１の基板）と対向基板２０（第２の基板）とが貼り合わされ、その間に液晶１ｆが保持されている。シール材２２は、素子基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。シール材２２には、その途切れ部分によって液晶注入口２５が形成され、液晶１ｆを注入した後、封止材２５０により封止されている。
【００１９】
詳しくは後述するが、素子基板１０において、シール材２２で囲まれた領域内には、画素トランジスタ１ｃや画素電極２ａがマトリクス状に形成され、その表面に配向膜１９が形成されている。対向基板２０には、シール材２２の内側領域に遮光性材料からなる額縁２６（図１（ｂ）では図示を省略）が形成され、その内側が画像表示領域１ａ（画素領域）になっている。対向基板２０には、図示を省略するが、各画素の縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜が形成され、その上層側には、対向電極２８および配向膜２９が形成されている。図１（ｂ）では図示を省略するが、対向基板２０において、素子基板１０の各画素に対向する領域には、ＲＧＢのカラーフィルタがその保護膜とともに形成され、それにより、液晶装置１をモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。なお、図１（ａ）に模式的に示すように、素子基板１０と対向基板２０との間では、後述するように、シール材２２に配合された基板間導通用の導電材２３などにより、素子基板１０に形成された共通配線と対向基板２０の対向電極２８とが電気的に接続されている。
【００２０】
（張り出し領域の構成）
素子基板１０は対向基板２０よりも大きく、素子基板１０の一方側の端部は、シール材２２の外側で対向基板２０の基板縁から張り出した張り出し領域１５を備えている。張り出し領域１５には、ＩＣ実装領域１ｓ（駆動用ＩＣ実装領域）が形成されており、このＩＣ実装領域１ｓには、ゲート線駆動回路６６およびソース線駆動回路６７を内蔵の駆動用ＩＣ６０がＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装されている。また、素子基板１０の張り出し領域１５には、ＩＣ実装領域１ｓより外周縁側に基板接続領域１ｔが形成されており、この基板接続領域１ｔにはフレキシブル配線基板７０が接続されている。
【００２１】
（素子基板１０の構成）
図２は、図１に示す液晶装置の電気的な構成を示すブロック図である。図２において、ソース線などを構成するソースメタル配線については太い実線で示し、ゲート線および容量線を構成するゲートメタル配線について細い実線で示してある。
【００２２】
図２に示すように、素子基板１０には、画像表示領域１ａ（画素領域）に相当する領域に複数のソース線６ａ（データ線）およびゲート線３ａ（走査線）が互いに交差する方向に形成され、これらの配線の交差に対応する位置に複数の画素１ｅがマトリクス状に配置されている。素子基板１０では、液晶１ｆの駆動を制御するための画素スイッチング用の画素トランジスタ１ｃが各画素１ｅに形成されている。画素トランジスタ１ｃのソースにはソース線６ａが電気的に接続され、ゲートにはゲート線３ａが電気的に接続されている。素子基板１０には、ゲート線３ａと並行して容量線３ｂが形成されており、画素トラン
ジスタ１ｃに対して、対向基板２０との間に構成された液晶容量１ｐが直列に接続されているとともに、液晶容量１ｐに対して並列に保持容量１ｈが接続されている。ここで、容量線３ｂは共通配線１ｇに接続され、共通電位ＶＣＯＭに保持されている。共通配線１ｇは、駆動用ＩＣ６０あるいは外部接続用端子１ｒを介して共通電位ＶＣＯＭが供給されるが、図２には、共通配線１ｇから駆動用ＩＣ６０あるいは外部接続用端子１ｒに向かう配線部分の図示を省略してある。なお、保持容量１ｈは、前段のゲート線３ａとの間に構成される場合があり、この場合、容量線３ｂは省略できる。
【００２３】
また、素子基板１０において、ゲート線３ａからＩＣ実装領域１ｓに向けては、画像表示領域１ａの外側領域１ｂを通って引き回し配線１ｘが延びており、引き回し配線１ｘは、ＩＣ実装領域１ｓで駆動用ＩＣ６０の出力用のバンブが接続されるパッド１ｊに電気的に接続されている。また、ソース線６ａからＩＣ実装領域１ｓに向けては、画像表示領域１ａの外側領域１ｂを通って引き回し配線１ｙが延びており、引き回し配線１ｙは、ＩＣ実装領域１ｓで駆動用ＩＣ６０のバンブが接続されるパッド１ｉに電気的に接続されている。また、ＩＣ実装領域１ｓと基板接続領域１ｔとの間には配線６ｔが形成されている。配線６ｔにおいてＩＣ実装領域１ｓに位置する端部には、駆動用ＩＣ６０の入力用のバンブが接続されるパッド１ｋが電気的に接続され、基板接続領域１ｔに位置する端部には、フレキシブル配線基板７０の端子が接続される外部接続用端子１ｒが電気的に接続されている。
【００２４】
このように構成した液晶装置１では、フレキシブル配線基板７０から駆動用ＩＣ６０に各種信号が入力され、駆動用ＩＣ６０からソース線６ａおよびゲート線３ａに信号が出力される。そして、ゲート線３ａに供給されたゲート信号によって画素トランジスタ１ｃを一定期間だけそのオン状態とすることにより、ソース線６ａから供給される画像信号を各画素１ｅの液晶容量１ｐに所定のタイミングで書き込む。液晶容量１ｐに書き込まれた所定レベルの画像信号は、液晶容量１ｐで一定期間保持されるとともに、保持容量１ｈは、液晶容量１ｐに保持された画像信号がリークするのを防止している。
【００２５】
（各画素の構成）
図３（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明の実施の形態１に係る液晶装置の画素１つ分の平面図、ＩＣ実装領域付近の平面図、Ａ１−Ｂ１線に相当する位置で液晶装置を切断したときの断面図、およびＥ１−Ｆ１に相当する位置で液晶装置を切断したときの断面図である。図３（ｃ）には、図３（ｂ）のＣ１−Ｄ１に相当する位置で液晶装置を切断したときの断面も示してある。なお、図３（ａ）、（ｂ）では、画素電極およびそれと同時形成された薄膜を太くて長い点線で示し、ゲート線およびそれと同時形成された薄膜を細い実線で示し、ソース線およびそれと同時形成された薄膜を細い一点鎖線で示し、半導体膜を細くて短い点線で示してある。なお、コンタクトホールについては、ゲート線などと同様、細い実線で示してある。
【００２６】
図３（ａ）に示すように、素子基板１０では、ゲート線３ａとソース線６ａで囲まれた領域に画素１ｅを構成する以下の要素が構成されている。まず、画素１ｅには、ボトムゲート型の画素トランジスタ１ｃの能動層７ａを構成するアモルファスシリコン膜（半導体膜）が形成されている。また、ゲート線３ａからの突出部分によって画素トランジスタ１ｃのゲート電極が形成されている。能動層７ａを構成する半導体膜に対しては、ソース側の端部にソース線６ａの一部がソース電極として重なっており、ドレイン側の端部にはドレイン電極６ｂが重なっている。また、ゲート線３ａと並列して容量線３ｂが形成されており、画素１ｅには、容量線３ｂからの突出部分を下電極３ｃとし、ドレイン電極６ｂからの延設部分を上電極６ｃとする保持容量１ｈが形成されている。上電極６ｃに対しては、コンタクトホール８１を介して、ＩＴＯ膜（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）からなる画素電極２ａが電気的に接続されている。
【００２７】
このように構成した素子基板１０のＡ１−Ｂ１断面は、図３（ｃ）に示すように表される。まず、素子基板１０の基体としてのガラス基板１１上には、ゲート線３ａ、および容量線３ｂ（保持容量１ｈの下電極３ｃ）が形成されている。本形態において、ゲート線３ａおよび容量線３ｂは例えば、膜厚が１５０ｎｍのネオジウム含有のアルミニウム合金膜の上層に膜厚が２０ｎｍのモリブデン膜を積層した２層構造のゲートメタルにより形成されている。ゲート線３ａの上層側にはゲート線３ａを覆うように絶縁膜４が形成されており、この絶縁膜４によって、ゲート絶縁層が形成されている。また、絶縁膜４のうち、下電極３ｃと平面的に重なる部分によって、保持容量１ｈの誘電体層が形成されている。さらに、絶縁膜４は、画像表示領域１ａの外側領域１ｂにも形成されており、層間絶縁膜を構成している。絶縁膜４の上層のうち、ゲート線３ａの突出部分（ゲート電極）と部分的に重なる領域には、画素トランジスタ１ｃの能動層７ａを構成する半導体膜が形成されている。能動層７ａを構成する半導体膜のうち、ソース領域の上層には、ドープトシリコン膜からなるオーミックコンタクト層７ｂ、およびソース線６ａが積層され、ドレイン領域の上層には、ドープトシリコン膜からなるオーミックコンタクト層７ｃ、およびドレイン電極６ｂが形成され、画素トランジスタ１ｃが構成されている。また、ドレイン電極６ｂの延設部分によって保持容量１ｈの上電極６ｃが形成されている。本形態において、能動層７ａは、膜厚が１５０ｎｍの真性のアモルファスシリコン膜からなり、オーミックコンタクト層７ｂ、７ｃは、リンがドープされた膜厚が５０ｎｍのｎ+型のアモルファスシリコン膜からなる。ソース線６ａおよびドレイン電極６ｂ（上電極６ｃ）はいずれも、下層側から上層側に向けて、膜厚が５ｎｍのモリブデン膜、膜厚が１５０ｎｍのアルミニウム膜、および膜厚が５０ｎｍのモリブデン膜を積層した３層構造のソースメタルにより形成されている。
【００２８】
ソース線６ａ、ドレイン電極６ｂおよび上電極６ｃの上層側には、シリコン窒化膜などからなるパッシベーション膜８が形成されており、パッシベーション膜８の上層には、画素電極２ａが形成されている。画素電極２ａは、パッシベーション膜８に形成されたコンタクトホール８１を介して上電極６ｃに電気的に接続し、上電極６ｃおよびドレイン電極６ｂを介して画素トランジスタ１ｃのドレイン領域に電気的に接続している。画素電極２ａの表面には配向膜１９が形成されている。本形態において、パッシベーション膜８は、膜厚が２５０ｎｍのシリコン窒化膜からなり、画素電極２ａは、膜厚が１００ｎｍのＩＴＯ膜からなる。
【００２９】
素子基板１０には、それに対向するように対向基板２０が配置され、素子基板１０と対向基板２０との間には液晶１ｆが保持されている。対向基板２０には、各色のカラーフィルタ２７、対向電極２８および配向膜２９が形成されている。なお、対向基板２０の側にはブラックマトリクス２４や保護膜（図示せず）なども形成されている。
【００３０】
（ＩＣ実装領域および基板接続領域の構成）
図３（ｂ）、（ｃ）に示すように、ソース線６ａからＩＣ実装領域１ｓに向かう引き回し配線１ｙは、ソース線６ａからの延設部分としてＩＣ実装領域１ｓまで延びている。これに対して、図３（ｂ）、（ｄ）に示すように、ゲート線３ａからＩＣ実装領域１ｓに向かう引き回し配線１ｘは、ゲート線３ａからの延設部分がＩＣ実装領域１ｓに向けて延びた後、絶縁膜４の上層にソース線６ａと同時形成されたソースメタル配線６ｓとしてＩＣ実装領域１ｓまで延びている。ここで、パッシベーション膜８の上層には、画素電極２ａと同時形成されたＩＴＯ膜からなる接続用電極２ｗが形成されており、接続用電極２ｗは、パッシベーション膜８および絶縁膜４に形成されたコンタクトホール８８、８９を介してゲート線３ａからの延設部分およびソースメタル配線６ｓの各々に電気的に接続されている。このように構成すると、引き回し配線１ｙおよび引き回し配線１ｘはいずれも、ソースメタル配線としてＩＣ実装領域１ｓまで延びているので、ＩＣ実装領域１ｓの平坦性
を確保できる。なお、ゲート線３ａからの延設部分とソースメタル配線６ｓとの接続箇所は、張り出し領域１５上に限らず、いずれの位置に配置してもよい。また、ゲート線３ａからの延設部分をそのまま、ＩＣ実装領域１ｓまで延ばしてもよい。
【００３１】
なお、図３（ｂ）、（ｃ）、（ｄ）に示すように、基板接続領域１ｔからＩＣ実装領域１ｓに向けては、ソース線６ａと同時形成され配線６ｔが延びており、絶縁膜４の上層には、画素電極２ａと同時形成されたＩＴＯ膜２ｕの端部からなる外部接続用端子１ｒが形成されている。ここで、外部接続用端子１ｒは、パッシベーション膜８に形成されたコンタクトホール８４を介して配線６ｔに電気的に接続している。
【００３２】
さらに、本形態では、ＩＣ実装領域１ｓには、パッシベーション膜８の上層に、弾性圧縮性を備えた感光性のアクリル樹脂層からなる下地樹脂層９０が形成されている。ここで、下地樹脂層９０は、ＩＣ実装領域１ｓのみに形成されており、基板接続領域１ｔなどといったＩＣ実装領域１ｓの周囲、画像表示領域１ａ、およびシール材２２と重なる領域には形成されていない。
【００３３】
また、ＩＣ実装領域１ｓにおいて、出力用のパッド１ｉ、１ｊ、および入力用のパッド１ｋは、下地樹脂層９０の上層に対して、画素電極２ａと同時形成されたＩＴＯ膜２ｓ、２ｔの端部によって形成されている。従って、出力用のパッド１ｉ、１ｊ（ＩＴＯ膜２ｓ）は、下地樹脂層９０に形成されたコンタクトホール９２、およびパッシベーション膜８に形成されたコンタクトホール８２を介して、引き回し配線１ｙ（ソース線６ａからの延設部分）、および引き回し配線１ｘ（ソースメタル配線６ｓ）に各々、電気的に接続されている。また、入力用のパッド１ｋ（ＩＴＯ膜２ｔ）は、下地樹脂層９０に形成されたコンタクトホール９３、およびパッシベーション膜８に形成されたコンタクトホール８３を介して、配線６ｔに電気的に接続されている。
【００３４】
（液晶装置１の製造方法）
図４は、大型基板から液晶装置を製造する方法を示す説明図である。図５は、液晶装置の素子基板に駆動用ＩＣを実装する方法を示す説明図である。
【００３５】
本形態の液晶装置１において、素子基板１０および対向基板２０はいずれも、基板厚が０．５ｍｍ以下、さらには０．２５ｍｍ以下である。但し、最初から薄い基板を用いると、半導体プロセスを利用して画素トランジスタ１ｃ、画素電極２ａ、対向電極２８などを形成すると基板が割れてしまうおそれがある。また、素子基板１０および対向基板２０を各々、１枚ずつ製作したのでは生産性が低い。
【００３６】
そこで、本形態では、図４（ａ）に示すように、単品サイズの素子基板１０を多数取りできる厚い第１の大型基板１００と、単品サイズの対向基板２０を多数取りできる厚い第２の大型基板２００とを準備して、これらの大型基板１００、２００に対して、半導体プロセスなどを利用して、図３などを参照して説明した各構成要素を複数の基板分を形成する。
【００３７】
次に、第１の大型基板１００あるいは第２の大型基板２００に対して、基板として切り出される領域の各々に対してシール材２２（図１（ａ）、（ｂ）参照）を塗布、あるいは印刷した後、図４（ｂ）に示すように、大型基板１００、２００同士をシール材２２によって貼り合せて、大型のパネル構造体３００を形成する。
【００３８】
次に、パネル構造体３００の外周縁で開口する大型基板１００、２００の隙間に沿ってエポキシ樹脂やピッチ系塗料などの被覆材で塞いだ状態でフッ酸を含むエッチング液に浸漬し、図４（ｃ）に示すように、パネル構造体３００の外側表面（大型基板１００、２０
０の外側表面）をエッチングし、大型基板１００、２００を０．５ｍｍ以下、さらには０．２５ｍｍ以下にまで薄板化する。次に、パネル構造体３００を洗浄する。なお、被覆材として用いたエポキシ樹脂やピッチ系塗料については溶剤などにより除去してもよいが、以下に説明する切断工程により、被覆材が付着している部分を除去してもよい。また、基板に対するエッチングとしては、ウエットエッチングの他、ドライエッチングを採用してもよい。
【００３９】
次に、切断予定線３０１、３０２に沿ってパネル構造体３００を切断して短冊状のパネル構造体を得る。この状態で、シール材の途切れ部分が液晶注入口２５として、短冊状のパネル構造体の外周縁で開口するので、液晶注入口２５から液晶をパネル内に注入した後、液晶注入口２５を封止材２５０により封止する。
【００４０】
次に、切断予定線３０３、３０４に沿って単品サイズのパネル構造体を得るとともに、切断予定線３０５に沿って対向基板２０を切断して、素子基板１０の張り出し領域１５に被さる部分を切断して、張り出し領域１５に形成されているＩＣ実装領域１ｓや基板接続領域１ｔの上方を開放する。
【００４１】
次に、図５（ａ）に模式的に示すように、ステージ５１０上に載置した素子基板１０のＩＣ実装領域１ｓに対して異方性導電材６００を塗布あるいは被覆した後、駆動用ＩＣ６０を配置し、しかる後に、異方性導電材６００を加熱しながら、ヘッド５２０により駆動用ＩＣ６０を押圧する。その結果、素子基板１０のパッド１ｉ、１ｊ、１ｋと駆動用ＩＣ６０のバンプ６１とは、異方性導電材６００に含まれる導電粒子６１０によって接続される。
【００４２】
ここで、ＩＣ実装領域１ｓには、パッド１ｉ、１ｊ、１ｋの下層側に、弾性圧縮性を備えた感光性のアクリル樹脂層からなる下地樹脂層９０が形成されている。従って、パネル構造体３００の外側表面（大型基板１００、２００の外側表面）をエッチングして素子基板１０および対向基板２０を薄板化した際のエッチング速度のばらつきによって、素子基板１０に基板厚のばらつきが発生している場合でも、素子基板１０のパッド１ｉ、１ｊ、１ｋと駆動用ＩＣ６０のバンプ６１とは、異方性導電材６００に含まれる導電粒子６１０によって確実に接続される。すなわち、図５（ｂ）に模式的に示すように、素子基板１０の基板厚にばらつきがあって素子基板１０が部分的に薄くなっている場合には、パッド１ｉ、１ｊ、１ｋとバンプ６１の間隔が広くなっているが、ヘッド５２０により駆動用ＩＣ６０を押圧した際、基板厚が厚い箇所では下地樹脂層９０に大きな圧力が加わるので下地樹脂層９０が大きく沈み込むのに対して、基板厚が薄い箇所では下地樹脂層９０に小さな圧力しか加わらないので、下地樹脂層９０はわずかに沈み込むだけである。それ故、基板厚ばらつきは、下地樹脂層９０の沈み込み量の差によって相殺されるため、パッド１ｉ、１ｊ、１ｋが形成された素子基板１０に厚さばらつきがある場合でも、素子基板１０のパッド１ｉ、１ｊ、１ｋと駆動用ＩＣ６０のバンプ６１とを導電粒子６１０によって確実に接続することができる。
【００４３】
このようなＩＣ実装工程の後、あるいはその前に、異方性導電材などを用いて、基板接続領域１ｔに形成されている外部接続端子１ｒに対してフレキシブル基板７０に形成されている端子７１を電気的に接続する。
【００４４】
（本形態の主な効果）
以上説明したように、本形態では、図５（ｂ）を参照して説明したように、パッド１ｉ、１ｊ、１ｋの下層側には下地樹脂層９０が形成されている。しかも、下地樹脂層９０は、弾性変形性を有する樹脂層である。このため、素子基板１０および対向基板２０をエッチングにより薄板化した際、素子基板１０に基板厚のばらつきが発生した場合でも、かか
る基板厚ばらつきは、下地樹脂層９０の沈み込み量の差によって相殺できる。それ故、素子基板１０のパッド１ｉ、１ｊ、１ｋと駆動用ＩＣ６０のバンプ６１とを、異方性導電材６００に含まれる導電粒子６１０によって確実に接続することができる。
【００４５】
しかも、下地樹脂層９０は、感光性樹脂であるため、所定の領域のみに下地樹脂層９０を容易に形成することができる。従って、下地樹脂層９０をシール材２２と重なる領域を避けて形成するのも容易である。それ故、下地樹脂層９０については、シール材２２が有するシール機能が求められないので、基板厚ばらつきを沈み込み量の差によって確実に相殺できる種類の材料で構成すればよい。
【００４６】
［実施の形態２］
図６（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明の実施の形態２に係る液晶装置の画素１つ分の平面図、ＩＣ実装領域付近の平面図、Ａ２−Ｂ２線に相当する位置で液晶装置を切断したときの断面図、およびＥ２−Ｆ２に相当する位置で液晶装置を切断したときの断面図である。図６（ｃ）には、図６（ｂ）のＣ２−Ｄ２に相当する位置で液晶装置を切断したときの断面も示してある。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付して図示し、説明を省略する。
【００４７】
図６（ｃ）、（ｄ）に示すように、本形態の液晶装置１でも、実施の形態１と同様、ＩＣ実装領域１ｓには、パッシベーション膜８の上層に、弾性圧縮性を備えた感光性のアクリル樹脂層からなる下地樹脂層９０が形成されている。ここで、下地樹脂層９０は、基板接続領域１ｔなどといったＩＣ実装領域１ｓの周囲、およびシール材２２と重なる領域には形成されていない。また、ＩＣ実装領域１ｓにおいて、出力用のパッド１ｉ、１ｊ、および入力用のパッド１ｋは、下地樹脂層９０の上層に対して、画素電極２ａと同時形成されたＩＴＯ膜２ｓ、２ｔの端部によって形成されている。従って、出力用のパッド１ｉ、１ｊ（ＩＴＯ膜２ｓ）は、下地樹脂層９０に形成されたコンタクトホール９２、およびパッシベーション膜８に形成されたコンタクトホール８２を介して、引き回し配線１ｙ（ソース線６ａからの延設部分）や、引き回し配線１ｘ（ソースメタル配線６ｓ）に電気的に接続されている。また、入力用のパッド１ｋ（ＩＴＯ膜２ｔ）は、下地樹脂層９０に形成されたコンタクトホール９３、およびパッシベーション膜８に形成されたコンタクトホール８３を介して、配線６ｔに電気的に接続されている。
【００４８】
また、本形態でも、図６（ａ）、（ｃ）に示すように、ゲート線３ａとソース線６ａで囲まれた領域に画素１ｅが構成され、各画素１ｅには、ボトムゲート型の画素トランジスタ１ｃおよび保持容量１ｈが形成されている。また、ソース線６ａ、ドレイン電極６ｂおよび上電極６ｃの上層側には、シリコン窒化膜などからなるパッシベーション膜８が形成されている。
【００４９】
さらに、本形態では、パッシベーション膜８の上層には平坦化層としての画素内樹脂層９が形成されており、画素内樹脂層９の上層に画素電極２ａが形成されている。このため、画素電極２ａは、画素内樹脂層９に形成されたコンタクトホール９１、およびパッシベーション膜８に形成されたコンタクトホール８１を介して上電極６ｃに電気的に接続している。
【００５０】
ここで、画素内樹脂層９は、ＩＣ実装領域１ｓの下地樹脂層９０と同時形成された樹脂層であり、弾性圧縮性を備えた感光性のアクリル樹脂層からなる。このような画素内樹脂層９は、画像表示領域１ａの略全体に形成されているが、シール材２２と重なる領域には形成されていない。その他の構成は、図６（ａ）〜（ｄ）に示すように、実施の形態１と同様であるため、説明を省略する。
【００５１】
このように構成した液晶装置１でも、実施の形態１と同様、パッド１ｉ、１ｊ、１ｋの下層側には下地樹脂層９０が形成されている。しかも、下地樹脂層９０は、弾性変形性を有する樹脂層である。このため、素子基板１０および対向基板２０をエッチングにより薄板化した際、素子基板１０に基板厚のばらつきが発生した場合でも、かかる基板厚ばらつきは、下地樹脂層９０の沈み込み量の差によって相殺できる。それ故、素子基板１０のパッド１ｉ、１ｊ、１ｋと駆動用ＩＣ６０のバンプ６１とを、異方性導電材６００に含まれる導電粒子６１０によって確実に接続することができる。
【００５２】
また、本形態では、平坦化層としての画素内樹脂層９の上層に画素電極２ａが形成されているため、画素電極２ａが平坦面の上に形成されており、液晶１ｆの層厚が画素内で略一定である。それ故、品位の高い画像を表示することができる。この場合でも、画素内樹脂層９と下地樹脂層９０とは同時形成された樹脂層であるため、少ない工程数で画素内樹脂層９および下地樹脂層９０を備えた液晶装置１を製造することができる。
【００５３】
さらに、画素内樹脂層９および下地樹脂層９０は、感光性樹脂であるため、所定の領域のみに下地樹脂層９０を容易に形成することができる。従って、画素内樹脂層９および下地樹脂層９０は下地樹脂層９０をシール材２２と重なる領域を避けて形成するのも容易である。それ故、画素内樹脂層９および下地樹脂層９０については、シール材２２が有するシール機能が求められないので、基板厚ばらつきを沈み込み量の差によって確実に相殺できるという特性、かつ、平坦化に必要な流動性を有する特性を満たす材料で形成すればよい。
【００５４】
［実施の形態３］
図７（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明の実施の形態３に係る液晶装置の画素１つ分の平面図、ＩＣ実装領域付近の平面図、Ａ３−Ｂ３線に相当する位置で液晶装置を切断したときの断面図、およびＥ３−Ｆ３に相当する位置で液晶装置を切断したときの断面図である。図７（ｃ）には、図７（ｂ）のＣ３−Ｄ３に相当する位置で液晶装置を切断したときの断面も示してある。なお、本形態の基本的な構成は、実施の形態２と同様であるため、共通する部分には同一の符号を付して図示し、説明を省略する。
【００５５】
実施の形態２では、パッド１ｉ、１ｊ、１ｋの下層側に下地樹脂層９０を形成する一方、下地樹脂層９０は、基板接続領域１ｔなどといったＩＣ実装領域１ｓの周囲を避けた領域に形成したが、図６（ｂ）、（ｃ）、（ｄ）に示すように、下地樹脂層９０を基板接続領域１ｔなどといったＩＣ実装領域１ｓの周囲にも形成してもよい。但し、下地樹脂層９０をシール材２２と重なる領域には形成されていない。その他の構成は、図６（ａ）〜（ｄ）に示すように、実施の形態２と同様であるため、説明を省略する。なお、本形態は、下地樹脂層９０を基板接続領域１ｔなどといったＩＣ実装領域１ｓの周囲にも形成した構成を実施の形態２に採用した例であるが、かかる構成は、実施の形態１に採用してもよい。
【００５６】
［実施の形態４］
図８は、本発明の実施の形態４に係る液晶装置の画素１つ分の断面図である。なお、本形態の基本的な構成は、実施の形態２、３と同様であるため、共通する部分には同一の符号を付して図示し、説明を省略する。
【００５７】
実施の形態２、３では、液晶装置１が透過型であったが、図８に示すように、本形態の液晶装置１は、半透過反射型である。このため、ＩＴＯ膜からなる画素電極２ａと画素内樹脂層９との層間には、アルミニウム、アルミニウム合金などの光反射層５ａが形成され、かつ、光反射層５ａは、画素内の一部のみに形成されている。このため、光反射層５ａが形成されている領域は、反射モードで画像を表示する反射表示領域であり、光反射層５
ａが形成されていない領域は、透過モードで画像を表示する透過表示領域である。
【００５８】
また、実施の形態２、３では、画素内樹脂層９が平坦化層として形成されていたが、本形態の液晶装置１では、画素内樹脂層９が凹凸形成層として形成されており、表面に凹凸が形成されている。このため、光反射層５ａの表面には、画素内樹脂層９の凹凸が反映され、反射層５ａの表面に光散乱性が付与されている。
【００５９】
また、画素内樹脂層９は、光反射層５ａが形成されていない透過表示領域のみに形成され、光反射層５ａが形成されている反射表示領域には形成されていない。それ故、透過表示領域では、反射表示領域に比して液晶１ｆの層厚が厚く、画素内樹脂層９は層厚調整層として機能する。それ故、透過表示領域では、液晶１の層を光が１回のみ通過するのに対して、反射表示領域では、液晶１の層を光が２回通過する場合でも、透過表示領域と反射表示領域との間でのリターデーションを実質、同等することができる。なお、画素内樹脂層９を層厚調整層として形成する場合、透過表示領域では画素内樹脂層９を厚く形成し、反射表示領域では画素内樹脂層９を薄く形成することもある。
【００６０】
このような液晶装置１においても、ＩＣ実装領域１ｓのパッド１ｉ、１ｊ、１ｋの下層側に、弾性圧縮性を備えた感光性のアクリル樹脂層からなる下地樹脂層９０が形成する際には、下地樹脂層９０と画素内樹脂層９とを同時形成することができる。
【００６１】
［実施の形態５］
図９は、画素スイッチング素子としてＴＦＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｄｉｏｄｅ）素子（非線形素子）を用いた液晶装置の電気的な構成を示すブロック図である。図１０（ａ）、（ｂ）、（ｃ）、（ｄ）は、本形態の液晶装置の画素１つ分の平面図、ＩＣ実装領域付近の平面図、Ａ５−Ｂ５線に相当する位置で液晶装置を切断したときの断面図、およびＥ５−Ｆ５に相当する位置で液晶装置を切断したときの断面図である。図１０（ｃ）には、図１０（ｂ）のＣ５−Ｄ５に相当する位置で液晶装置を切断したときの断面も示してある。なお、図１０（ａ）、（ｂ）では、画素電極およびそれと同時形成された薄膜を太くて長い点線で示し、クロム層を細い実線で示し、タンタル層を細い一点鎖線で示してある。コンタクトホールなどの接続部については、クロム層と同様、細い実線で示してある。なお、本形態の液晶装置と、実施の形態１〜４の液晶装置とは、画素スイッチング素子の構成のみが相違し、その他の構成が略同様であるので、共通の機能を有する部分には同一の符号を付して説明する。
【００６２】
図９に示すように、本形態の液晶装置１でも、画像表示領域１ａ（画素領域）に相当する領域に複数のデータ線６ｍおよび走査線３ｍが互いに交差する方向に形成され、これらの配線の交差に対応する位置に複数の画素１ｅがマトリクス状に配置されている。素子基板１０では、液晶の駆動を制御するための画素スイッチング用のＴＦＤ素子１ｍが各画素１ｅに形成されている。各画素１ｍでは、液晶容量１ｐと、ＴＦＤ素子１ｍとが直列接続しており、図９に示す例では、液晶容量１ｐが走査線３ｍの側に、ＴＦＤ素子１ｍがデータ線６ｍの側にそれぞれ接続されている。なお、液晶容量１ｐがデータ線６ｍの側に、ＴＦＤ素子１ｍが走査線３ｍの側にそれぞれ接続されることもある。ここで、各走査線３ｍは、駆動用ＩＣ６０に内蔵の走査線駆動回路６６によって駆動される一方、各データ線６ｍは、データ線駆動回路６７によって駆動される。
【００６３】
このように構成した液晶装置１において、素子基板１０にはデータ線６ｍやＴＦＤ素子１ｍが形成されている一方、対向基板２０には、走査線３ｍが対向電極として構成されている。ＴＦＤ素子１ｍは、図１０（ａ）、（ｃ）に示すように、第１のＴＦＤ１１ａおよび第２のＴＦＤ１１ｂを備えたＢａｃｋ−ｔｏ−Ｂａｃｋ構造を有している。すなわち、ＴＦＤ素子１ｍは、タンタル膜やタンタル合金膜などからなる下電極１１３ｂと、この下
電極１１３ｂの表面に、陽極酸化法によって形成された絶縁層１１４ｂと、この表面に形成されて相互に離間した上電極１１５ａ、１１５ｂとを備えており、下電極１１３ｂの上面および側面と上電極１１５ａ、１１５ｂとは、絶縁層１１４ｂを介して対向している。上電極１１５ａは、そのままデータ線６ａとなる金属層１１５ｃと一体に形成されている。
【００６４】
これに対して、上電極１１５ｂはＩＴＯ膜からなる画素電極２ａに接続されている。ここで、上電極１１５ｂの上層には、平坦化膜などとしての画素内樹脂層９が形成されており、上電極１１５ｂと画素電極２ａとは、画素内樹脂層９に形成されたコンタクトホール９９を介して電気的に接続されている。なお、データ線６ａは、下電極１１３ｂと同時形成された金属層１１３ａを備えており、この金属層１１３ａの表面には、絶縁層１１４ｂと同時形成された絶縁層１１４ａが形成されている。
【００６５】
金属層１１３ａおよび下電極１１３ｂは、例えば、厚さが５０〜１５０ｎｍ程度のタングステン含有のタンタル膜、あるいはタングステンおよび窒素含有のタンタル膜によって形成されている。絶縁層１１４ａ、１１４ｂは、陽極酸化法によって金属層１１３ａおよび下電極１１３ｂの表面を酸化することによって形成された厚さが２０〜４０ｎｍ程度のタンタル酸化膜である。上電極１１５ａ、１１５ｂは、例えばクロム（Ｃｒ）などといった金属膜によって１００〜５００ｎｍ程度の厚さに形成されている。
【００６６】
このように構成したＴＦＤ素子１ｍにおいて、第１のＴＦＤ１１ａは、データ線６ａの側からみると順番に、上電極１１５ａ／絶縁層１１４ｂ／下電極１１３ｂとなって、金属（導電体）／絶縁体／金属（導電体）のサンドイッチ構造を採るため、ダイオードスイッチング特性を有することになる。一方、第２のＴＦＤ１１ｂは、データ線６ａの側からみると順番に、下電極１１３ｂ／絶縁層１１４ｂ／上電極１１５ｂとなって、第１のＴＦＤ１１ａとは、反対のダイオードスイッチング特性を有することになる。従って、ＴＦＤ素子１ｍは、２つのダイオードを互いに逆向きに直列接続した形となっているため、１つのダイオードを用いる場合と比べると、電流−電圧の非線形特性が正負の双方向にわたって対称化されることになる。なお、このように非線形特性を厳密に対称化する必要がないのであれば、１つの非線形素子のみを用いても良い。
【００６７】
図９および図１０（ｂ）、（ｃ）に示すように、素子基板１０では、データ線６ｍからＩＣ実装領域１ｓに向けては、画像表示領域１ａの外側領域１ｂを通って引き回し配線１ｙが延びており、引き回し配線１ｙは、ＩＣ実装領域１ｓで駆動用ＩＣ６０のバンブが接続されるパッド１ｉに電気的に接続されている。これに対して、図９および図１０（ｂ）、（ｄ）に示すように、対向基板２０では、走査線３ｍからＩＣ実装領域１ｓに向けては、画像表示領域１ａの外側領域１ｂを通って引き回し配線２ｘが延びており、かかる引き回し配線２ｘは、基板間導通部分２３ａを介して、素子基板１０の引き回し配線１ｘに接続し、引き回し配線１ｘは、ＩＣ実装領域１ｓで駆動用ＩＣ６０の出力用のバンブが接続されるパッド１ｊに電気的に接続されている。また、ＩＣ実装領域１ｓと基板接続領域１ｔとの間には配線６ｔが形成されている。配線６ｔにおいてＩＣ実装領域１ｓに位置する端部には、駆動用ＩＣ６０の入力用のバンブが接続されるパッド１ｋが電気的に接続され、基板接続領域１ｔに位置する端部には、フレキシブル配線基板７０の端子が接続される外部接続用端子１ｒが電気的に接続されている。
【００６８】
ここで、引き回し配線１ｘ、１ｙおよび配線６ｔは、データ線６ｍと同様、タンタル膜、タンタル酸化膜およびクロム膜が積層された構造になっており、タンタル膜とクロム膜は、タンタル酸化膜の除去部分などを介して電気的に接続されている。
【００６９】
本形態でも、ＩＣ実装領域１ｓには、各種配線の上層に、弾性圧縮性を備えた感光性の
アクリル樹脂層からなる下地樹脂層９０が形成されている。ここで、下地樹脂層９０は画素内樹脂層９と同時形成された樹脂層であり、下地樹脂層９０および画素内樹脂層９は、シール材２２と重なる領域には形成されていない。
【００７０】
また、ＩＣ実装領域１ｓにおいて、出力用のパッド１ｉ、１ｊ、および入力用のパッド１ｋは、下地樹脂層９０の上層に対して、画素電極２ａと同時形成されたＩＴＯ膜２ｓ、２ｔの端部によって形成されている。従って、出力用のパッド１ｉ、１ｊ（ＩＴＯ膜２ｓ）は、下地樹脂層９０に形成されたコンタクトホール９６を介して、引き回し配線１ｙ（データ線６ｍからの延設部分）や、引き回し配線１ｘに電気的に接続されている。また、入力用のパッド１ｋ（ＩＴＯ膜２ｔ）は、下地樹脂層９０に形成されたコンタクトホール９７を介して、配線６ｔに電気的に接続されている。
【００７１】
このように構成した液晶装置１も、素子基板１０および対向基板２０は、実施の形態１〜４と同様、外側表面をエッチングして０．５ｍｍ、さらには０．２５ｍｍまで薄板化してある。このため、エッチングの際のばらつきによって、素子基板１０に基板厚のばらつきが発生するおそれがあるが、本形態でも、実施の形態１〜４と同様、出力用のパッド１ｉ、１ｊ、１ｋの下層側に下地樹脂層９０が形成されているため、図５（ａ）、（ｂ）を参照して説明した方法で、素子基板１０のパッド１ｉ、１ｊ、１ｋと駆動用ＩＣ６０のバンプ６１とを、異方性導電材６００に含まれる導電粒子６１０によって接続する際、基板厚ばらつきを下地樹脂層の沈み込み量の差によって確実に相殺できる。このため、素子基板１０のパッド１ｉ、１ｊ、１ｋと駆動用ＩＣ６０のバンプ６１とを、異方性導電材６００に含まれる導電粒子６１０によって確実に接続することができる。
【００７２】
［その他の実施の形態］
上記実施の形態１〜５では、下地樹脂層９０をシール材２２と重なる領域を避けて形成したが、弾性変形性およびシール性の双方に優れた樹脂材料で下地樹脂層９０を形成した場合には、下地樹脂層９０をシール材２２と重なる領域に形成してもよい。
【００７３】
上記実施の形態１〜４では、画素トランジスタがボトムゲート構造であったが、画素トランジスタをトップゲート構造に構成してもよい。
【００７４】
また、上記実施の形態１〜５では、ＴＮモード、ＥＣＢモード、ＶＡＮモードのアクティブマトリクス型の液晶装置を例に説明したが、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードの液晶装置（電気光学装置）に本発明を適用してもよい。
【００７５】
さらに、電気光学装置として液晶装置に限らず、例えば、有機ＥＬ（エレクトロルミネッセンス）装置でも、有機ＥＬ膜を電気光学物質として保持する素子基板上の各画素に、画素トランジスタが形成され、かつ、ＩＣ実装領域が形成されるので、かかる有機ＥＬ装置、さらにはその他の電気光学装置に本発明を適用してもよい。
【００７６】
さらにまた、基板に形成されたパッドにＩＣのバンプが接続された実装構造体であれば、電気光学装置以外の実装構造体に本発明を適用してもよい。
【００７７】
［電子機器の実施形態］
図１１は、本発明に係る液晶装置を各種の電子機器の表示装置として用いる場合の一実施形態を示している。ここに示す電子機器は、パーソナルコンピュータや携帯電話機などであり、表示情報出力源１７０、表示情報処理回路１７１、電源回路１７２、タイミングジェネレータ１７３、そして液晶装置１を有する。また、液晶装置１は、パネル１７５および駆動回路１７６を有しており、前述した液晶装置１を用いることができる。表示情報出力源１７０は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ
Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ１７３によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路１７１に供給する。表示情報処理回路１７１は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号ＣＬＫと共に駆動回路１７６へ供給する。電源回路１７２は、各構成要素に所定の電圧を供給する。
【図面の簡単な説明】
【００７８】
【図１】（ａ）、（ｂ）は各々、液晶装置（電気光学装置）をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図２】図１に示す液晶装置の電気的な構成を示すブロック図である。
【図３】（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明の実施の形態１に係る液晶装置の画素１つ分の平面図、ＩＣ実装領域付近の平面図、Ａ１−Ｂ１線などに相当する位置で液晶装置を切断したときの断面図、およびＥ１−Ｆ１に相当する位置で液晶装置を切断したときの断面図である。
【図４】本発明を適用した液晶装置を大型基板から製造する方法を示す説明図である。
【図５】本発明を適用した液晶装置の素子基板に駆動用ＩＣを実装する方法を示す説明図である。
【図６】（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明の実施の形態２に係る液晶装置の画素１つ分の平面図、ＩＣ実装領域付近の平面図、Ａ２−Ｂ２線などに相当する位置で液晶装置を切断したときの断面図、およびＥ２−Ｆ２に相当する位置で液晶装置を切断したときの断面図である。
【図７】（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明の実施の形態３に係る液晶装置の画素１つ分の平面図、ＩＣ実装領域付近の平面図、Ａ３−Ｂ３線などに相当する位置で液晶装置を切断したときの断面図、およびＥ３−Ｆ３に相当する位置で液晶装置を切断したときの断面図である。
【図８】本発明の実施の形態４に係る液晶装置の画素１つ分の断面図である。
【図９】画素スイッチング素子としてＴＦＤ素子（非線形素子）を用いた液晶装置の電気的な構成を示すブロック図である。
【図１０】（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明の実施の形態５に係る液晶装置の画素１つ分の平面図、ＩＣ実装領域付近の平面図、Ａ５−Ｂ５線などに相当する位置で液晶装置を切断したときの断面図、およびＥ５−Ｆ５に相当する位置で液晶装置を切断したときの断面図である。
【図１１】本発明に係る液晶装置を各種の電子機器の表示装置として用いた場合の説明図である。
【図１２】従来の液晶装置の素子基板に駆動用ＩＣを実装する方法を示す説明図ある。
【符号の説明】
【００７９】
１・・液晶装置（電気光学装置）、１ａ・・画像表示領域（画素領域）、１ｅ・・画素、１ｉ、１ｊ、１ｋ・・パッド、１ｃ・・画素トランジスタ、１ｍ・・ＴＦＤ素子、１ｓ・・ＩＣ実装領域（駆動用ＩＣ実装領域）、３ａ・・ゲート線、３ｍ・・走査線、２ａ・・画素電極、５ａ・・光反射層、６ａ・・ソース線、６ｍ・・データ線、９・・画素内樹脂層、１０・・素子基板（第１の基板）、２０・・対向基板（第２の基板）、２２・・シール材、６０・・駆動用ＩＣ、６１・・駆動用ＩＣのバンプ、９０・・下地樹脂層、１００、２００・・大型基板、６００・・異方性導電材、６１０・・異方性導電材の導電粒子
【図１】
2008040122.tif 000003
【図２】
2008040122.tif 000004
【図３】
2008040122.tif 000005
【図４】
2008040122.tif 000006
【図５】
2008040122.tif 000007
【図６】
2008040122.tif 000008
【図７】
2008040122.tif 000009
【図８】
2008040122.tif 000010
【図９】
2008040122.tif 000011
【図１０】
2008040122.tif 000012
【図１１】
2008040122.tif 000013
【図１２】
2008040122.tif 000014