(57)【要約】【課題】透明基板を用いた場合においても、高精度且つ再現性高いパターニングを行なうことが可能な半導体装置の製造方法及び半導体装置を提供する。【解決手段】透明基板１上に半導体層２、３を形成する工程と、半導体層３上に選択的に絶縁体層４’を形成する工程と、半導体層３上及び絶縁体層４’上に第１の金属層５を形成する工程と、第１の金属層５上に第１のレジスト膜を形成し、露光を行なうことにより、絶縁体層４’上に開口部を有する第１のゲート電極パターンを形成する工程を備える。【選択図】図４
2008072026.tif 000002
【特許請求の範囲】
【請求項１】
透明基板上に半導体層を形成する工程と、
前記半導体層上に選択的に絶縁体層を形成する工程と、
前記半導体層上及び前記絶縁体層上に第１の金属層を形成する工程と、
前記第１の金属層上に第１のレジスト膜を形成し、露光を行ない、前記絶縁体層上に開口部を有する第１のゲート電極パターンを形成する工程を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の金属層を形成した後、熱処理を施すことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
さらに、前記第１のゲート電極パターンをマスクとして、前記第１の金属層及びこの第１の金属層の下層の絶縁体層をエッチング除去して、夫々開口部を形成する工程と、
前記第1のゲート電極パターンを除去する工程と、
前記第１の金属層、前記絶縁体層の夫々開口部内、及び前記第１の金属層上に、第２の金属層を形成することにより、ゲート電極を形成する工程を備えることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記ゲート電極を形成する工程は、
少なくとも前記第１の金属層上に第２のレジスト膜を形成し、露光を行なうことにより、前記第１の金属層の開口部上を含む領域に開口部を有する、第２のゲート電極パターンを形成する工程と、
前記第１の金属層、前記絶縁体層、前記第２のゲート電極パターンの夫々開口部内、前記第２のゲート電極パターン上に、前記第２の金属層を形成する工程と、
前記第２のゲート電極パターンを除去する工程を備えることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
透明基板上に形成された半導体層と、
前記半導体層上の所定領域に形成された絶縁体層と、
前記半導体層上に形成された第１の金属層を具備するソース電極と、
前記半導体層上に形成され前記第1の金属層と同じ金属からなる第２の金属層を具備するドレイン電極と、
前記絶縁体層上に形成され前記第1の金属層と同じ金属からなる第３の金属層と、この第３の金属層上から前記絶縁体層及び前記第３の金属層を貫通して前記半導体層に到達する第４の金属層を具備するゲート電極を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば透明基板上に形成される電界効果トランジスタなどの半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
近年、インバータ回路やスイッチング素子の高機能化に伴い、ＨＥＭＴ（High Electron Mobility Transistor）、ＦＥＴ（Field Effect Transistor）といった化合物半導体を用いた高周波パワーデバイスにおいて、さらなる高性能化が要求されている。
【０００３】
そこで、ソース抵抗、ゲート抵抗などの寄生抵抗や、ゲート容量などの寄生容量の低減を図ることが種々検討されている（例えば特許文献１参照）。一般に、寄生抵抗であるソース抵抗の低減に対しては、ソース電極とゲート電極の間隔を短縮することが、ゲート抵抗の低減に対しては、ゲート電極の断面積を大きくすることが有効であり、寄生容量であるゲート容量の低減に対しては、バリア層と接するゲート電極の短縮が有効である。そのため、各電極間隔の微細化や、ゲート電極の微細化、大面積化を図る必要がある。
【０００４】
しかしながら、これら電極などのパターニングを行なうためのステッパなどの露光装置において、高精度且つ再現性高いパターニングを行なうために、光の反射を利用した高性能な各種光学センサが用いられているが、ＳｉＣ、ＧａＮ、サファイアなどの透明基板を用いた場合に、センサがうまく機能せず、パターン精度やアライメント精度が十分得られないという問題がある。
【特許文献１】特開２００４−２８８９５２公報（［００１３］、［００１４］、［図２］など）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、透明基板を用いた場合においても、高精度且つ再現性高いパターニングを行なうことが可能な半導体装置の製造方法及び半導体装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、透明基板上に半導体層を形成する工程と、半導体層上に選択的に絶縁体層を形成する工程と、半導体層上及び絶縁体層上に第１の金属層を形成する工程と、第１の金属層上に第１のレジスト膜を形成し、露光を行なうことにより、絶縁体層上に開口部を有する第１のゲート電極パターンを形成する工程を備えることを特徴とする半導体装置の製造方法が提供される。
【０００７】
また、本発明の一態様によれば、透明基板上に形成された半導体層と、半導体層上の所定領域に形成された絶縁体層と、半導体層上に形成された第１の金属層を具備するソース電極と、半導体層上に形成され前記第1の金属層と同じ金属からなる第２の金属層を具備するドレイン電極と、絶縁体層上に形成され第1の金属層と同じ金属からなる第３の金属層と、この第３の金属層上から絶縁体層及び第３の金属層を貫通して半導体層に到達する第４の金属層を具備するゲート電極を備えることを特徴とする半導体装置が提供される。
【発明の効果】
【０００８】
本発明の一実施態様によれば、半導体装置の製造方法及び半導体装置において、透明基板を用いた場合においても、高精度且つ再現性高いパターニングを行なうことが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下本発明の実施形態について、図を参照して説明する。
【００１０】
（実施形態１）
図１に本実施形態の半導体装置を示す。図に示すように、例えばＳｉＣなどの化合物半導体からなる透明基板１上に、例えばＧａＮからなるチャネル層となる半導体層２、例えばＡｌＧａＮからなるバリア層となる半導体層３が順次形成されている。半導体層３上には、例えばＳｉＮからなる絶縁層４”が選択的に形成されており、さらに、これらの上層には、例えばＡｌ／Ｔｉからなる金属層５ｓ、５ｄ、５ｇが選択的に形成されている。この金属層５ｓ、５ｄより、ソース電極１１、ドレイン電極１２が構成されている。そして、金属層５ｇ’上から金属層５ｇ’と絶縁層４”を貫通して半導体層３に到達するように例えばＮｉＡｕからなる金属層６ｇが形成されている。これら金属層５ｇ’及び金属層６ｇよりゲート電極１３が構成されている。
【００１１】
このような半導体装置は、以下のようにして形成される。図２に示すように、先ず、ＳｉＣなどの化合物半導体からなる透明基板１上に、例えばＧａＮからなるチャネル層となる半導体層２、例えばＡｌＧａＮからなるバリア層となる半導体層３、例えばＳｉＮからなる絶縁層４を、通常の成膜技術を用いて順次堆積する。
【００１２】
次いで、全面にレジスト膜を形成し、これを通常のリソグラフィ技術を用いてパターニングして、ソース電極、ドレイン電極が形成される領域のレジスト膜を除去することにより、図３に示すように、レジストパターン７を形成する。そして、これをマスクとして絶縁層４をエッチングすることにより、ソース電極、ドレイン電極が形成される領域上の絶縁層４を除去する（絶縁膜４’）。
【００１３】
そして、レジストパターン７を剥離した後、図４に示すように、全面にソース電極、ドレイン電極及びゲート電極の一部を構成する例えばＡｌ／Ｔｉからなる金属層５を全面に蒸着し、例えば８００℃程度で熱処理を施すことにより、バリア層となる半導体層３と金属層５とのオーム性接触を形成する。
【００１４】
次いで、全面にレジスト膜を形成し、これを通常のリソグラフィ技術を用いてパターニングして、図５に示すように、ソース電極、ドレイン電極のエッジとなる部分に開口を有するレジストパターン８を形成する。このとき、レジストパターンの下層には金属層５が形成されているため、露光装置の光学センサが機能し、高精度なパターニングが可能である。そして、これをマスクとして金属層の一部をエッチングすることにより、金属層５を、金属層５ｓ、５ｄ、５ｇに分離する。
【００１５】
そして、レジストパターン８を剥離した後、全面にレジスト膜を形成し、これを通常のリソグラフィ技術を用いてパターニングして、図６に示すように、ゲート電極が形成される部分に開口を有するレジストパターン９を形成する。このとき、レジストパターンの下層には金属層５ｓ、５ｇ、５ｄが形成されているため、露光装置の光学センサが機能し、高精度なパターニングが可能である。そして、これをマスクとして金属層５ｇ、絶縁層４をエッチングすることにより（金属層５ｇ’、絶縁層４’’）、バリア層となる半導体層３に到達する開口部を形成する。
【００１６】
さらに、レジストパターン９を剥離した後、全面にレジスト膜を形成し、これを通常のリソグラフィ技術を用いてパターニングして、図７に示すように、金属層５ｇ及び形成された開口部を除く領域にレジストパターン１０を形成する。そして、全面に例えばＮｉＡｕからなる金属層６を形成した後、レジストパターン１０を剥離することにより、金属層５ｇ上及び開口部内にＮｉＡｕからなる金属層６ｇが形成される。このようにして、図１に示す半導体装置が形成される。
【００１７】
本実施形態によれば、微細パターンの形成が必要となるゲート電極形成工程において、レジストパターン形成時に下層に金属層が形成されているため、基板面で有効に露光装置のセンシングに用いられる光を反射することができ、高精度で且つ再現性よく微細パターンを形成することができる。従って、ソース抵抗の低減のため、ソース電極とゲート電極の間隔を短縮したパターンを、ゲート抵抗の低減のため、ゲート電極の断面積を大きくするパターンを高精度に形成することができ、ゲート容量の低減のため、バリア層と接するゲート電極を短縮したパターンを高精度に形成することができるため、寄生抵抗、寄生容量を低減することが可能となる。また、ゲート電極の一部に、ソース電極、ドレイン電極を構成するＡｌ／Ｔｉからなる金属層を用いることにより、ゲート電極の寄生抵抗を低減することも可能となる。
【００１８】
本実施形態において、Ａｌ／Ｔｉからなる金属層をソース電極、ドレイン電極としているが、これらの上層に例えばＮｉＡｕからなる金属層をリフトオフ法などにより形成し、パッドメタルを形成してもよい。
【００１９】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一態様の半導体装置を示す図。
【図２】本発明の一態様の半導体装置の製造工程を示す図。
【図３】本発明の一態様の半導体装置の製造工程を示す図。
【図４】本発明の一態様の半導体装置の製造工程を示す図。
【図５】本発明の一態様の半導体装置の製造工程を示す図。
【図６】本発明の一態様の半導体装置の製造工程を示す図。
【図７】本発明の一態様の半導体装置の製造工程を示す図。
【符号の説明】
【００２１】
１…透明基板、２、３…半導体層、４、４’、４”…絶縁層、５、５ｓ、５ｄ、５ｇ、５ｇ’ 、６、６ｇ…金属層、７、８、９、１０…レジストパターン、１１…ソース電極、１２…ドレイン電極、１３…ゲート電極
【図１】
2008072026.tif 000003
【図２】
2008072026.tif 000004
【図３】
2008072026.tif 000005
【図４】
2008072026.tif 000006
【図５】
2008072026.tif 000007
【図６】
2008072026.tif 000008
【図７】
2008072026.tif 000009