(57)【要約】【課題】積層パッケージの選別を容易に行う。【解決手段】積層された２つのデバイスのうち一方のデバイスに容量ヒューズ部１０１から所定の信号が出力された場合、ＣＳ内部信号が、ＣＳＢ入力回路１０３から入力される信号からＤＭ入力回路１０４から入力される信号へ切り替えられ、また、他方のデバイスに容量ヒューズ部１０２から所定の信号が出力された場合、ＣＳ内部信号が、ＣＳＢ入力回路１０３から入力される信号からＤＭ入力回路１０４から入力される信号の極性を反転させた信号へ切り替えられ、切り替えられたＣＳ内部信号に基づいてデバイスを測定するためのコマンド信号がコマンド回路１０５にて生成される。【選択図】図１
2008224223.tif 000002
【特許請求の範囲】
【請求項１】
互いに同一の機能を具備する複数のデバイスが積層された半導体装置であって、
前記デバイスは、
当該半導体装置が前記デバイスを選択するためのチップセレクト端子と、
前記チップセレクト端子による第１の内部信号から選択的に切り替えられる第２の内部信号を生成するための所定の端子と、
前記第１の内部信号と前記第２の内部信号とを選択的に切り替える入力切替回路とを有する半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記入力切替回路は、
前記第１の内部信号と前記第２の内部信号とを選択的に切り替えるセレクタ部と、
前記第２の内部信号の極性を制御する極性制御部と、
前記セレクタ部及び前記極性制御部を制御するプログラムを書き込み可能な容量ヒューズ部とを有することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置において、
前記デバイスは、前記所定の端子を複数有し、当該半導体装置が具備するデバイスの数に応じた数だけ前記入力切替回路を有することを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体装置において、
前記入力切替回路から出力された信号とコマンド系信号とに基づいて、コマンド信号を生成するコマンド回路を有することを特徴とする半導体装置。
【請求項５】
互いに同一の機能を具備する複数のデバイスが積層された半導体装置をテストするテスト方法であって、
前記複数のデバイスにそれぞれ含まれる容量ヒューズ部に書き込まれたプログラムによって制御される信号に基づいて、当該半導体装置が前記デバイスを選択するためのチップセレクト端子による内部信号を所定の端子によって生成された信号へ切り替える処理と、
前記内部信号が切り替えられた後、所定のテストを行う処理とを有するテスト方法。
【請求項６】
請求項５に記載のテスト方法において、
前記テストが行われた後、前記プログラムによって制御される信号に基づいて、前記所定の端子によって生成された信号を前記チップセレクト端子による内部信号へ切り替える処理を有することを特徴とするテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のデバイスが積層された半導体装置及び半導体装置のテスト方法に関する。
【背景技術】
【０００２】
近年のメモリモジュールの大容量化に伴い、１つのパッケージ内に２つのデバイスを入れることが可能となる積層パッケージの開発が進んでいる。積層パッケージは従来のデバイス製品を利用して、従来単層パッケージによるメモリモジュールの２倍の容量をメモリモジュールに組み立てることが可能なため、非常に開発効率のよいパッケージ技術となっている。一方で積層パッケージは、積層パッケージ内の上部デバイスと下部デバイスとを選択可能とするために、デバイスを選択するためのチップセレクト信号が入力されるＣＳＢピン、終端抵抗を制御するためのＯＤＴピン、動作クロックの有効／無効を制御するＣＫＥピン等の複数のピンが上部デバイス用と下部デバイス用とで別々に用意されている。そのため、従来単層パッケージに比べてピン数が多い。そのために単層パッケージを測定するために導入された選別の測定環境はそのままでは積層パッケージに対応できない。
【０００３】
また、メモリチップが２つ含まれた半導体装置にて、当該メモリチップが１つ含まれた半導体装置で使用されているピンを一方のデバイスに割り当て、またＮＣ（ノンコネクト）ピンを他方のデバイスに割り当てることにより、当該メモリチップが１つ含まれた半導体装置との互換性を持たせる技術が考えられている（例えば、特許文献１参照。）。
【０００４】
また、同一のＬＳＩを用いてタイプの異なるデータストローブ信号を使用するメモリデバイスをセレクタを用いて制御する技術が考えられている。
【特許文献１】特開２００３−２５７１９７号公報
【特許文献２】特開２００５−３５３１６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来の技術には以下の２つの問題点がある。
【０００６】
２つの問題点のうちの１つは、積層上部パッケージと積層下部パッケージとの全ての入力ピン及び出力ピンが接続されている測定環境を整えると、設備投資に莫大な費用がかかってしまうということである。この問題が発生する原因は、単層パッケージ用の測定環境は従来までの評価、選別の主流であり、既に多方面で多数の測定環境が導入されており、その測定環境では積層パッケージに接続されないデバイスの入力ピンがあることに起因する。
【０００７】
もう１つの問題点は、積層パッケージのデバイスを単層パッケージの測定環境で評価または選別する場合、積層パッケージ内のどちらかのデバイスにはＣＳＢピンをテスタから印加することが可能であり、動作させることができ、また出力することができる。しかし、テスタとＣＳＢピンが接続されていないデバイスの動作は不安定になり、出力も不安定になってしまう。テスタとＣＳＢとが接続されていないデバイスの出力とテスタとＣＳＢピンが接続されているデバイスの出力とは接続されており、動作しているデバイスの出力も動作していないデバイスの不安定な出力の影響で正しい出力データが得られない虞がある。この問題が発生する原因は、ＣＳＢピンを接続していないデバイスの動作が不安定であることに起因する。
【０００８】
また、特許文献１に記載された技術においては、ＮＣピンが存在しないデバイスを使用する場合、複数のデバイスを制御することができないという問題点がある。
【０００９】
また、特許文献２に記載された技術においては、セレクタを制御するための選択信号を外部から入力させなければならないという問題点がある。
【００１０】
本発明は、上述したような従来の技術が有する問題点に鑑みてなされたものであって、積層パッケージの選別を容易に行うことができる半導体装置及び半導体装置のテスト方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために本発明は、
互いに同一の機能を具備する複数のデバイスが積層された半導体装置であって、
前記デバイスは、
当該半導体装置が前記デバイスを選択するためのチップセレクト端子と、
前記チップセレクト端子による第１の内部信号から選択的に切り替えられる第２の内部信号を生成するための所定の端子と、
前記第１の内部信号と前記第２の内部信号とを選択的に切り替える入力切替回路とを有する。
【００１２】
また、前記入力切替回路は、
前記第１の内部信号と前記第２の内部信号とを選択的に切り替えるセレクタ部と、
前記第２の内部信号の極性を制御する極性制御部と、
前記セレクタ部及び前記極性制御部を制御するプログラムを書き込み可能な容量ヒューズ部とを有することを特徴とする。
【００１３】
また、前記デバイスは、前記所定の端子を複数有し、当該半導体装置が具備するデバイスの数に応じた数だけ前記入力切替回路を有することを特徴とする。
【００１４】
また、前記入力切替回路から出力された信号とコマンド系信号とに基づいて、コマンド信号を生成するコマンド回路を有することを特徴とする。
【００１５】
また、互いに同一の機能を具備する複数のデバイスが積層された半導体装置をテストするテスト方法であって、
前記複数のデバイスにそれぞれ含まれる容量ヒューズ部に書き込まれたプログラムによって制御される信号に基づいて、当該半導体装置が前記デバイスを選択するためのチップセレクト端子による内部信号を所定の端子によって生成された信号へ切り替える処理と、
前記内部信号が切り替えられた後、所定のテストを行う処理とを有する。
【００１６】
また、前記テストが行われた後、前記プログラムによって制御される信号に基づいて、前記所定の端子によって生成された信号を前記チップセレクト端子による内部信号へ切り替える処理を有することを特徴とする。
【００１７】
上記のように構成された本発明においては、半導体装置内に積層された互いに同一の機能を具備する複数のデバイスそれぞれに設けられた当該半導体装置がデバイスを選択するためのチップセレクト端子による第１の内部信号と、所定の端子にて生成された第１の内部信号から選択的に切り替えられる第２の内部信号とが、入力切替回路にて選択的に切り替えられる。
【００１８】
これにより、後工程のテスタ選別において、設備投資を大幅に減らすことができる。また、積層パッケージの選別試験を従来の単層パッケージの測定環境で積層パッケージの上部デバイス、下部デバイスの両デバイスの選別を実施することが可能となることにより、積層パッケージの測定環境を大量に作る必要がなくなり、大幅に積層パッケージの測定環境を作る設備投資額を削減することができる。
【発明の効果】
【００１９】
以上説明したように本発明においては、半導体装置内に積層された互いに同一の機能を具備する複数のデバイスそれぞれに設けられた当該半導体装置がデバイスを選択するためのチップセレクト端子による第１の内部信号と、所定の端子にて生成された第１の内部信号から選択的に切り替えられる第２の内部信号とを、入力切替回路にて選択的に切り替える構成としたため、積層パッケージの選別を容易に行うことができる。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明の実施の形態について図面を参照して説明する。なお、以下に述べる容量ヒューズ部は、内部に書き込まれたプログラムによって出力する信号を制御することができる。
（第１の実施の形態）
図１は、本発明の半導体装置における入力切替回路の第１の実施の形態を示す図である。なお、図１には、本発明の入力切替回路におけるＣＳＢ入力の切替モードの全体構成を示す回路の部分を示す。また、ここでは、規格による標準動作のＣＳＢ動作を規格外となるデータマスク信号であるＤＭに置き換える場合について説明する。つまり、第１の内部信号であるＣＳＢ入力信号を内部の選択信号にするＣＳＢモードで動作させるのか、または第２の内部信号であるＤＭ入力信号を内部の選択信号にするＤＭモードで動作させるのかを決定するものである。またこのＤＭは、半導体装置を測定するためには通常使用されない信号（端子）である。
【００２１】
本形態は図１に示すように、容量ヒューズ部１０１のみを実施すると、容量ヒューズ部１０１から容量ヒューズ１信号Ｘ１０１を出力する。ここで、容量ヒューズ部を実施するとは、容量ヒューズ部に書き込まれたプログラムの制御によって当該容量ヒューズ部から所定の信号を出力することである。そして、容量ヒューズ１信号Ｘ１０１と容量ヒューズ部１０２から出力された容量ヒューズ２信号Ｘ１０２とに接続された排他的論理和Ｆ１０１は容量ヒューズ１信号Ｘ１０１を入力しＤＭ−ＣＳＢモード信号Ｘ１０３を出力する。
【００２２】
ＤＭ−ＣＳＢモード信号Ｘ１０３と容量ヒューズ１信号Ｘ１０１とを入力した論理積Ｆ１１０はＣＳＢモード論理１信号Ｘ１２１を出力し、ＤＭ−ＣＳＢ１信号Ｘ１０６とＤＭ−ＣＳＢ２信号Ｘ１０７とを接続するトランスファーゲートのＮ型トランジスタＮ１０７のゲートに入力する。さらに、ＣＳＢモード論理１信号Ｘ１２１の反転論理Ｆ１０３はＣＳＢモード論理１Ｂ信号Ｘ１２１−１を出力し、ＣＳＢモード論理１Ｂ信号Ｘ１２１−１はＤＭ−ＣＳＢ１信号Ｘ１０６とＤＭ−ＣＳＢ２信号Ｘ１０７とを接続するトランスファーゲートのＰ型トランジスタＰ１０７のゲートに入力することでＤＭ−ＣＳＢ１信号Ｘ１０６とＤＭ−ＣＳＢ２信号Ｘ１０７とを同相で結ぶことができる。
【００２３】
また、排他的論理和Ｆ１０１から出力されたＤＭ−ＣＳＢモード信号Ｘ１０３はＤＭ−ＣＳＢ２信号Ｘ１０７がドレインに接続されているＰ型トランジスタＰ１０８のゲートに入力することにより、ＣＳＢ２信号Ｘ１０７の電位を固定するためのＰ型トランジスタＰ１０８を不活性化する。
【００２４】
また、ＤＭ−ＣＳＢモードＤｉｓａｂｌｅ信号Ｘ１１８の反転論理Ｆ１１２に入力する。このＤＭ−ＣＳＢモードＤｉｓａｂｌｅ信号Ｘ１１８は、ＤＭ入力信号Ｘ１０５を有効にする信号である。反転論理Ｆ１１２から出力されたＤＭ−ＣＳＢモードＤｉｓａｂｌｅＢ信号Ｘ１０８とＤＭ−ＣＳＢモード信号Ｘ１０３との論理積Ｆ１０４をとり、出力したＣＳＢモード切替信号Ｘ１０９は、当該半導体装置が有する所定の端子に接続されたＤＭ入力回路１０４から出力するＤＭ入力信号Ｘ１０５と論理積Ｆ１０６をとることで論理積Ｆ１０６はＤＭ入力信号Ｘ１０５の入力をＤＭ−ＣＳＢ１信号Ｘ１０６へ出力する。また、ＣＳＢモード切替信号Ｘ１０９が反転論理Ｆ１０８に入力し、反転論理Ｆ１０８から出力されたＣＳＢモード切替Ｂ２信号Ｘ１０９−２とＤＭ入力信号Ｘ１０５とで論理積Ｆ１０９をとることで、論理積Ｆ１０９はＤＭ入力信号Ｘ１０５の入力を標準動作でのＤＭ入力信号Ｘ１０５が接続されているデータ回路１０６へつながるＤＭ内部信号Ｘ１１３に出力しないようにする。
【００２５】
さらに、ＣＳＢモード切替信号Ｘ１０９はＣＳＢ入力回路１０３から出力される当該半導体を選択するために当該半導体装置が有するチップセレクト端子から入力されるチップセレクト信号であるＣＳＢ入力信号Ｘ１０４を入力する反転論理のＰ型トランジスタＰ１０４のソース側に縦積み接続されているＰ型トランジスタＰ１０３のゲートと、ＤＭ−ＣＳＢ２信号Ｘ１０７を入力する反転論理のＮ型トランジスタＮ１０６のソース側に縦積み接続されているＮ型トランジスタＮ１０５のゲートとに入力される。ここで、縦積み接続とは、一方のトランジスタのソースと他方のトランジスタのドレインとの接続である。
【００２６】
また、ＣＳＢモード切替信号Ｘ１０９が反転論理Ｆ１０５に入力し、反転論理Ｆ１０５からＣＳＢモード切替Ｂ１信号Ｘ１０９−１を出力する。出力されたＣＳＢモード切替Ｂ１信号Ｘ１０９−１はＣＳＢ入力信号Ｘ１０４を入力する反転論理のＮ型トランジスタＮ１０４のソース側に縦積み接続されているＮ型トランジスタＮ１０３のゲートと、ＤＭ−ＣＳＢ２信号Ｘ１０７を入力する反転論理のＰ型トランジスタＰ１０６のソース側に縦積み接続されているＰ型トランジスタＰ１０５のゲートに入力しており、それぞれの反転論理から出力しているＣＳ内部信号Ｘ１１１を動作させる信号をＣＳＢ入力信号Ｘ１０４からＤＭ−ＣＳＢ２信号Ｘ１０７に切り替える。このＰ型トランジスタＰ１０３〜Ｐ１０６及びＮ型トランジスタＮ１０３〜Ｎ１０６が、ＣＳＢ入力信号Ｘ１０４とＤＭ入力信号Ｘ１０５とを選択的に切り替えるセレクタ部となる。
【００２７】
ＣＳ内部信号Ｘ１１１はさらに反転論理Ｆ１０７を通しＣＳＢ内部信号Ｘ１１２にすることでＣＳＢモード切替信号Ｘ１０９を入力した反転論理により反転した極性を元に戻し、コマンド回路１０５に入力する。つまり、このＣＳＢ内部信号Ｘ１１２は、測定するデバイスを選択するための選択信号となる。コマンド回路１０５には、メモリに対して行アドレスを与えるタイミングを伝えるための信号であるＲＡＳＢ入力信号Ｘ１１５、メモリに対して列アドレスを与えるタイミングを伝えるための信号であるＣＡＳＢ入力信号Ｘ１１６及びメモリへデータを書き込むタイミングを伝えるための信号であるＷＥＢ入力信号Ｘ１１７を入力しており、それらのコマンド系信号とＣＳＢ内部信号Ｘ１１２とに基づいてコマンド信号Ｘ１１４を生成して出力する。
【００２８】
一方、容量ヒューズ部１０２のみを実施すると容量ヒューズ２信号Ｘ１０２を出力し、容量ヒューズ２信号Ｘ１０２とＤＭ−ＣＳＢモード信号Ｘ１０３との論理積Ｆ１１１をとって、ＣＳＢモード論理２信号Ｘ１２２を出力する。ＣＳＢモード論理２信号Ｘ１２２は、ＤＭ−ＣＳＢ１信号Ｘ１０６を入力する反転論理のＮ型トランジスタＮ１０２のソース側に縦積み接続されているＮ型トランジスタＮ１０１のゲートに入力する。また、ＣＳＢモード論理２信号Ｘ１２２は反転論理１０２をとって、ＣＳＢモード論理２Ｂ信号Ｘ１２２−１を出力する。ＣＳＢモード論理２Ｂ信号Ｘ１２２−１はＤＭ−ＣＳＢ１信号Ｘ１０６を入力する反転論理のＰ型トランジスタＰ１０２のソース側に縦積み接続されているＰ型トランジスタＰ１０１のゲートに入力することで、ＤＭ−ＣＳＢ１信号Ｘ１０６とＤＭ−ＣＳＢ２信号Ｘ１０７とを逆相で結ぶことができる。その他の動作に関しては、トランスファーゲートＮ１０７，Ｐ１０７の制御を除いて容量ヒューズ部１０１のみを実施した場合の動作と同じである。このＰ型トランジスタＰ１０１〜Ｐ１０２，Ｐ１０７及びＮ型トランジスタＮ１０１〜Ｎ１０２，Ｎ１０７が、ＤＭ入力信号Ｘ１０５の極性を制御する極性制御部となる。
【００２９】
次に、容量ヒューズ部により規格外となったＤＭによるＣＳＢ操作仕様を、通常動作規格内のＣＳＢに戻すことができる。容量ヒューズ部１０１と容量ヒューズ部１０２とのどちらか一方の容量ヒューズ部が実施された状態から、両方の容量ヒューズ部を実施する。排他的論理和Ｆ１０１は容量ヒューズ１信号Ｘ１０１と容量ヒューズ２信号Ｘ１０２との両方から入力し、出力しているＤＭ−ＣＳＢモード信号Ｘ１０３の出力を止める。
【００３０】
従って、ＤＭ−ＣＳＢモード信号Ｘ１０３を入力している論理積Ｆ１１０の出力ＣＳＢモード論理１信号Ｘ１２１、論理積Ｆ１１１の出力ＣＳＢモード論理２信号Ｘ１２２、論理積Ｆ１０４の出力信号ＣＳＢモード切替信号Ｘ１０９は全て出力が止まる。
【００３１】
そのことにより、ＣＳＢモード論理２信号Ｘ１２２をゲート入力しているＮ型トランジスタＮ１０１とＣＳＢモード論理２Ｂ信号Ｘ１２２−１をゲート入力しているＰ型トランジスタＰ１０１とＣＳＢモード論理１信号Ｘ１２１をゲート入力しているＮ型トランジスタＮ１０７とＣＳＢモード論理１Ｂ信号Ｘ１２１−１をゲート入力しているＰ型トランジスタＰ１０７とが非活性となり、ＤＭ−ＣＳＢ１信号Ｘ１０６とＤＭ−ＣＳＢ２信号Ｘ１０７とを切り離す。また、ＤＭ−ＣＳＢモード信号Ｘ１０３をゲート入力しているＰ型トランジスタＰ１０８を活性化し、切り離されたＤＭ−ＣＳＢ２信号Ｘ１０７をＶＤＤ電位固定する。
【００３２】
同時に論理積Ｆ１０４からのＣＳＢモード切替信号Ｘ１０９の出力を止め、ＣＳＢモード切替信号Ｘ１０９を入力している論理積Ｆ１０６の出力を止め、ＣＳＢモード切替信号Ｘ１０９と相補的に動作するＣＳＢモード切替Ｂ２信号Ｘ１０９−２を入力する論理積Ｆ１０９を活性化させ、ＤＭ入力信号Ｘ１０５の応答をＤＭ−ＣＳＢ１信号Ｘ１０６からＤＭ内部信号Ｘ１１３に切り替える。
【００３３】
さらに、ＣＳＢモード切替信号Ｘ１０９は、ＣＳＢ入力信号Ｘ１０４を入力するＰ型トランジスタＰ１０４とＮ型トランジスタＮ１０４で構成される反転論理のＰ型トランジスタＰ１０４のソースに縦積み接続されているＰ型トランジスタＰ１０３を活性化する。また、ＣＳＢモード切替信号Ｘ１０９は、ＤＭ−ＣＳＢ２信号Ｘ１０７を入力するＰ型トランジスタＰ１０６とＮ型トランジスタＮ１０６とから構成される反転論理のＮ型トランジスタＮ１０６のソースに縦積み接続されているＮ型トランジスタＮ１０５を非活性化する。同時に、ＣＳＢモード切替信号Ｘ１０９は、ＣＳＢモード切替信号Ｘ１０９と相補的に動作するＣＳＢモード切替Ｂ１信号Ｘ１０９−１はＰ型トランジスタＰ１０４とＮ型トランジスタＮ１０４とから構成される反転論理のＮ型トランジスタＮ１０４のソースに縦積み接続されているＮ型トランジスタＮ１０３を活性化する。また、ＣＳＢモード切替信号Ｘ１０９は、Ｐ型トランジスタＰ１０６とＮ型トランジスタＮ１０６から構成される反転論理のＰ型トランジスタＰ１０６のソースに縦積み接続されているＰ型トランジスタＰ１０５を非活性化する。これにより、ＣＳ内部信号Ｘ１１１の元となる信号をＤＭ−ＣＳＢ２信号Ｘ１０７からＣＳＢ入力信号Ｘ１０４に切り替え、ＤＭ−ＣＳＢの論理全体が非活性となり、通常動作規格内のＣＳＢに戻すことができる。
【００３４】
以下に、図１に示した半導体装置におけるＣＳＢ切替動作について説明する。
【００３５】
図２は、図１に示した半導体装置におけるＣＳＢ切替動作を説明するためのタイミングチャートである。また、図３は、図１に示した容量ヒューズ部１０１を使用した場合と容量ヒューズ部１０２を使用した場合とをシーケンシャルに動作させた場合のＣＳＢ切替動作を説明するためのタイミングチャートである。
【００３６】
まず、通常の動作仕様について説明する。
【００３７】
本形態を動作させるために入力されるクロックであるＣＬＫ入力信号のレベルがハイになるタイミングにあわせて、ＣＳＢ入力信号Ｘ１０４をＲＡＳＢ入力信号Ｘ１１５、ＣＡＳＢ入力信号Ｘ１１６及びＷＥＢ入力信号Ｘ１１７と同様にロウにすることで、内部にＲＡＳＢ入力信号Ｘ１１５、ＣＡＳＢ入力信号Ｘ１１６及びＷＥＢ入力信号Ｘ１１７が取り込まれる。つまり、ＣＬＫ入力信号のレベルがハイになった時にロウとなっているＲＡＳＢ入力信号Ｘ１１５、ＣＡＳＢ入力信号Ｘ１１６及びＷＥＢ入力信号Ｘ１１７の組み合わせにより動作コマンドが生成される。その際、ＤＭを使用しないモードレジスタセットにエントリしている時は、ＤＭ入力信号Ｘ１０５は動作させない。また、ＤＭを使用するモードレジスタセットにエントリしている時はＤＭ入力信号Ｘ１０５はリード時のみをデータストローブ信号であるＤＱＳ入力信号にあわせて動作する仕様となる。
【００３８】
続いて本発明を採用した場合の動作仕様について説明する。ＣＬＫ入力信号、ＲＡＳＢ入力信号Ｘ１１５、ＣＡＳＢ入力信号Ｘ１１６、ＷＥＢ入力信号Ｘ１１７、ＤＭ入力信号１０５については通常の動作仕様と同じである。
【００３９】
容量ヒューズ部１０１を実施すると、ＣＳ内部信号Ｘ１１１の元となる信号はＣＳＢ入力信号Ｘ１０４からＤＭ−ＣＳＢ２信号Ｘ１０７に切り替わる。また、論理積Ｆ１０６によりＤＭ−ＣＳＢ１信号Ｘ１０６は活性化し、論理積Ｆ１０９によりＤＭ内部信号Ｘ１１３は非活性化し、ＤＭ−ＣＳＢ１信号Ｘ１０６はＤＭ−ＣＳＢ２信号Ｘ１０７と同相で接続する。それにより、ＤＭ入力信号Ｘ１０５はＣＳＢ入力信号Ｘ１０４の代替信号として、通常の動作仕様のＣＳＢと同じ動作をさせることが可能となる。
【００４０】
続いて容量ヒューズ部１０２を実施すると、ＣＳ内部信号Ｘ１１１の元となる信号はＣＳＢ入力信号Ｘ１０４からＤＭ−ＣＳＢ２信号Ｘ１０７に切り替わる。また、論理積Ｆ１０６によりＤＭ−ＣＳＢ１信号Ｘ１０６は活性化し、論理積Ｆ１０９によりＤＭ内部信号Ｘ１１３は非活性化し、ＤＭ−ＣＳＢ１信号Ｘ１０６はＤＭ−ＣＳＢ２信号Ｘ１０７は逆相により接続する。それにより、ＤＭ入力信号Ｘ１０５はＣＳＢ入力信号Ｘ１０４の逆相の代替信号として、通常の動作仕様のＣＳＢと逆相の動作をさせることが可能となる。
【００４１】
この回路特性より単層パッケージの測定環境で積層パッケージの測定を行う場合、次のような動作が可能となる。
【００４２】
図３に示すように、積層パッケージの上部デバイスに容量ヒューズ部１０１を使用し、また積層パッケージの下部デバイスに容量ヒューズ部１０２を使用する。前述の回路特性より、容量ヒューズ部１０１を使用した上部デバイスはＣＳＢ入力信号Ｘ１０４の機能はＣＳＢ入力信号Ｘ１０４と同相でＤＭ入力信号Ｘ１０５に切り替わる。その後、上部デバイスに対するテストが行われる。一方、容量ヒューズ部１０２を使用した下部デバイスはＣＳＢ入力信号Ｘ１０４の機能はＣＳＢ入力信号Ｘ１０４と逆相でＤＭ入力信号Ｘ１０５に切り替わる。その後、下部デバイスに対するテストが行われる。単層パッケージの測定環境で積層パッケージを用いたときに、積層パッケージでは接続されないＣＳＢピンを使用せずに、積層パッケージでも接続されるＤＭピンを用いることが可能となる。まず、本発明ではＤＭピンをＣＳＢピンの代替として用いるため、ＥＭＲＳコマンドによりＤＭピンを非活性にする。
【００４３】
ＥＭＲＳをセッティングする時は既に容量ヒューズ部１０１及び容量ヒューズ部１０２はどちらも有効となっているので、ＣＳＢ入力信号Ｘ１０４は使えず、ＣＳＢの切替を行ったＤＭ入力信号Ｘ１０５で実施する。ＥＭＲＳのセッティングが可能となるデバイスのスタンバイ時はＤＭの出力は行わないため、上部デバイスのＤＭを非活性にするときにＤＭをロウで入力し、ＥＭＲＳを実施する。また、下部デバイスを非活性にするときにＤＭをハイで入力することで対応可能となる。
【００４４】
ＥＭＲＳセッティング完了後のＲＡＳＢ入力信号Ｘ１１５、ＣＡＳＢ入力信号Ｘ１１６、ＷＥＢ入力信号Ｘ１１７の各コマンドの入力は次のように行う。
【００４５】
上部デバイスを選択する時は、コマンドを入力するＣＬＫのタイミングの時にＤＭをロウで入力する。下部デバイスを選択する時は、コマンドを入力するＣＬＫのタイミングの時にＤＭをハイで入力する。そのような仕様になることによって、ＤＭをハイで入力するかロウで入力するかでデバイスの上部デバイスと下部デバイスを選択することができ、単層パッケージの測定環境でも積層パッケージと接続されているピンを用いて上部デバイスと下部デバイスを別々に試験することが可能となる。
【００４６】
これらの動作は、使用していない方の容量ヒューズ部をさらに使用する、つまり容量ヒューズ部１０１と容量ヒューズ部１０２とを同時に使用することで、ＤＭ−ＣＳＢ２信号Ｘ１０７によるＣＳ内部信号Ｘ１１１の動作からＣＳＢ入力信号Ｘ１０４によるＣＳ内部信号Ｘ１１１の動作に戻すことができ、通常の動作仕様として動作させることができるようになる。
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。
【００４７】
図４は、本発明の半導体装置の第２の実施の形態を示す図である。
【００４８】
図４に示すように本形態と第１の実施の形態とで異なる部分は、ＤＭ−ＣＳＢモードＤｉｓａｂｌｅ信号Ｘ４１８（図１ではテストモードＤＭ−ＣＳＢモードＤｉｓａｂｌｅ信号Ｘ１１８）の入力位置ある。第１の実施の形態ではＣＳ内部信号Ｘ１１１の元信号をＣＳＢ入力信号Ｘ１０４かＤＭ−ＣＳＢ２信号Ｘ１０７かを切り替える部分にしか入力していない。つまり、ＤＭ−ＣＳＢモードＤｉｓａｂｌｅ信号Ｘ１１８を活性化しても、ＤＭ−ＣＳＢ１信号Ｘ１０６とＤＭ−ＣＳＢ２信号Ｘ１０７との接続論理部分の変化はなく、ＣＳ内部信号Ｘ１１１の元信号のみＤＭ−ＣＳＢ２信号Ｘ１０７からＣＳＢ入力信号Ｘ１０４に切り替わる。そうすることでＤＭ−ＣＳＢモードＤｉｓａｂｌｅ信号Ｘ１１８による通常の動作仕様化を行っている。
【００４９】
一方、第２の実施の形態では、ＤＭ−ＣＳＢモードＤｉｓａｂｌｅ信号Ｘ４１８は容量ヒューズ１信号Ｘ４０１と容量ヒューズ２信号Ｘ４０２とで排他的論理和Ｆ４０１をとった出力ＤＭ−ＣＳＢモード信号Ｘ４０３をとっている。これにより、ＤＭ−ＣＳＢモードＤｉｓａｂｌｅ信号Ｘ４１８が活性化したときは、容量ヒューズ部４０１により切り替わるＣＳＢモード論理１信号Ｘ４２１を出力する論理積Ｆ４１０する。また、容量ヒューズ部４０２により切り替わるＣＳＢモード論理２信号Ｘ４２２を出力する論理積Ｆ４１１及びＤＭ入力信号Ｘ４０５を入力してＤＭ−ＣＳＢ１信号Ｘ４０６を出力している論理積Ｆ４０６を非活性化する。また、ＣＳＢモード切替信号Ｘ４０９をゲートに入力し、ドレインをＤＭ−ＣＳＢ２信号４０７に接続しているＰ型トランジスタＰ４０８を活性化する。これにより、ＤＭ−ＣＳＢ２信号Ｘ４０７をハイレベルに固定化することで、第１の実施の形態で通常の動作仕様に戻ったＣＳ内部信号Ｘ４１１の元信号切替の他に、第１の実施の形態では通常の動作使用の状態に戻らなかった容量ヒューズ部４０１と容量ヒューズ部４０２とによるＤＭ−ＣＳＢ１信号Ｘ４０６とＤＭ−ＣＳＢ２信号Ｘ４０７との接続論理部分も通常の動作使用の状態に戻すことが可能となる。なお、他の回路、信号及び論理について、符号の下２桁が第１の実施の形態における符号の下２桁と同じものであるものの動作は、第１の実施の形態におけるものと同じである。
【００５０】
この第２の実施の形態によりＤＭ−ＣＳＢモードＤｉｓａｂｌｅ信号Ｘ４１８を使用したときの動作電流を抑えることができる。ＤＭ−ＣＳＢモードＤｉｓａｂｌｅ信号Ｘ４１８を使用していないその他の動作に関しては第１の実施の形態の内容と同様である。
（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。
【００５１】
図５は、本発明の半導体装置の第３の実施の形態を示す図である。
【００５２】
本形態は図５に示すように、容量ヒューズ部５０１及び容量ヒューズ部５０２をＤＭ−ＣＳＢモード切替用、容量ヒューズ部５０７をＤＭ入力回路５０４を取り込み論理用に分ける方法である。
【００５３】
容量ヒューズ部５０１を使用すると、排他的論理和Ｆ５０１に入力し、ＤＭ−ＣＳＢモード信号Ｘ５０３を出力する。ＤＭ−ＣＳＢモード信号Ｘ５０１はＤＭ−ＣＳＢモードＤｉｓａｂｌｅＢ信号Ｘ５０８と論理積を取り、ＣＳＢモード切替信号Ｘ５０９を出力する。
【００５４】
ＣＳＢモード切替信号Ｘ５０９は論理積Ｆ５０６によりＤＭ−ＣＳＢ１信号Ｘ５０６を活性化し、ＣＳＢモード切替信号Ｘ５０９と相補的に動作するＣＳＢモード切替Ｂ信号Ｘ５０９−２を通して、論理積Ｆ５０９によりＤＭ内部信号Ｘ５１３を非活性にし、ＣＳＢ入力信号Ｘ５０４を入力する反転論理のＰ型トランジスタＰ５０４のソース側に縦積み接続されているＰ型トランジスタＰ５０３のゲートと、ＤＭ−ＣＳＢ２信号Ｘ５０７を入力する反転論理のＮ型トランジスタＮ５０６のソース側に縦積み接続されているＮ型トランジスタＮ５０５のゲートに入力することによりＣＳ内部信号Ｘ５１１の元信号をＣＳＢ入力信号Ｘ５０４からＤＭ−ＣＳＢ２信号Ｘ５０７に切り替える。
【００５５】
容量ヒューズ部５０１を使用せずに容量ヒューズ部５０２を使用した場合も同様である。そのとき、ＤＭ入力信号Ｘ５０５から生成されるＤＭ−ＣＳＢ１信号Ｘ５０６は、Ｐ型トランジスタＰ５０７とＮ型トランジスタＮ５０７とから構成されるトランスファーゲートを通るため、ＤＭ−ＣＳＢ２信号Ｘ５０７との論理は同相である。
【００５６】
さらに容量ヒューズ部５０７を使用することにより、容量ヒューズ３信号Ｘ５０２はハイとなり、容量ヒューズ３信号Ｘ５０２と相補的に動作する容量ヒューズ３Ｂ信号Ｘ５０２−１をロウにすることで、Ｐ型トランジスタＰ５０７とＮ型トランジスタＮ５０７からなるトランスファーゲートを非活性にする。また、Ｐ型トランジスタＰ５０２とＮ型トランジスタＮ５０２とからなる反転論理とソース側で縦積みされているＰ型トランジスタＰ５０１とＮ型トランジスタＮ５０１とを活性化する。これにより、ＤＭ−ＣＳＢ１信号Ｘ５０６とＤＭ−ＣＳＢ２信号Ｘ５０７とを逆相にすることができる。
【００５７】
ＣＳＢモードを元に戻す場合は、容量ヒューズ部５０１と容量ヒューズ部５０２とを同時に使用することで対応可能となる。それぞれの出力は排他的論理和Ｆ５０１に入力し、出力のＤＭ−ＣＳＢモード信号Ｘ５０３を非活性にする。ＤＭ−ＣＳＢモード信号Ｘ５０３を入力する論理積Ｆ５０４はＣＳＢモード切替信号Ｘ５０９を非活性にすることで、ＤＭ−ＣＳＢ１信号Ｘ５０６を非活性化にし、またＤＭ内部信号Ｘ５１３を活性化する。これにより、ＣＳ内部信号Ｘ５１１の元信号をＤＭ−ＣＳＢ２信号Ｘ５０７からＣＳＢ入力信号Ｘ５０４に切り替かわり、ＣＳＢの仕様が元に戻る。ＤＭ−ＣＳＢモードＤｉｓａｂｌｅ信号Ｘ５０４のテストモードを用いた場合も同様である。なお、他の回路、信号及び論理について、符号の下２桁が第１の実施の形態における符号の下２桁と同じものであるものの動作は、第１の実施の形態におけるものと同じである。
（第４の実施の形態）
次に、本発明の第４の実施の形態について説明する。
【００５８】
図６は、本発明の半導体装置の第４の実施の形態を示す図である。
【００５９】
本形態は図６に示すように、第１の実施の形態を元に、２枚積層パッケージのみではなく、３枚以上の積層パッケージに対応するものである。
【００６０】
図１に示した容量ヒューズ部１０１、容量ヒューズ部１０２、容量ヒューズ１信号Ｘ１０１、容量ヒューズ２信号Ｘ１０２、排他的論理和Ｆ１０１、論理積Ｆ１１０、論理積Ｆ１１１、ＤＭ−ＣＳＢモード信号Ｘ１０３、ＣＳＢモード論理１信号Ｘ１２１、ＣＳＢモード論理２信号Ｘ１２２、ＣＳＢモード論理１Ｂ信号Ｘ１２１−１、反転論理Ｆ１０３、Ｐ型トランジスタＰ１０７、Ｎ型トランジスタＮ１０７、ＣＳＢモード論理２Ｂ信号Ｘ１２２−１、反転論理Ｆ１０２、Ｐ型トランジスタＰ１０１，Ｐ１０２、Ｎ型トランジスタＮ１０１，Ｎ１０２、Ｐ型トランジスタＰ１０８、論理積Ｆ１０６、ＤＭ入力信号Ｘ１０５及びＤＭ入力回路Ｂ１０４を、さらに１セット追加する。ＤＭを規格による標準動作のＣＳＢ動作を規格外となるリードデータストローブ信号であるＲＤＱＳＢに変更（実際にはＲＤＱＳＢに入力回路は無いので、ＤＭと同様の入力回路を新設する。）し、ＤＭ−ＣＳＢ２信号Ｘ１０７に相当する信号Ｘ６０７と信号Ｘ６２７とを論理和Ｆ６４４に入力し、信号Ｘ６４０を出力する。信号Ｘ６４０は図1に示したＰ型トランジスタＰ１０６とＮ型トランジスタＮ１０６とに相当するＰ型トランジスタＰ６０６とＮ型トランジスタＮ６０６とのゲートに入力する。ＤＭ−ＣＳＢモード信号Ｘ１０３に相当するＤＭ−ＣＳＢモード信号Ｘ６４１とＤＭ−ＣＳＢモード信号Ｘ６４２とを論理積Ｆ６４３に入力し、信号Ｘ６０３を出力する。信号Ｘ６０３は図1に示したＤＭ−ＣＳＢモード信号Ｘ１０３に相当する信号となる。本実施例では４層まで対応することができる。追加回路をさらに1セット追加で８層まで対応可能となる。なお、他の回路、信号及び論理について、符号の下２桁が第１の実施の形態における符号の下２桁と同じものであるものの動作は、第１の実施の形態におけるものと同じである。また、第１の実施の形態から追加された１セットについては、対応する信号及び論理と同様の動作をする。
【００６１】
図７は、図６に示した形態のおけるＣＳＢ切替動作を説明するためのタイミングチャートである。
【００６２】
容量ヒューズ部６０１と容量ヒューズ部６０２と容量ヒューズ部６０３と容量ヒューズ部６０４とにより決定される信号Ｘ６０６から信号Ｘ６０７の論理と信号Ｘ６２６から信号Ｘ６２７の論理との組み合わせと、ＤＭ入力信号Ｘ６０５とＲＤＱＳＢ入力信号Ｘ６２５のハイ、ロウの組み合わせとが一致した場合にＣＳ内部信号Ｘ６１１を活性化することが可能となり、積層パッケージ内のデバイスを選択することが可能となる。具体的には、容量ヒューズ部６０１と容量ヒューズ部６０２とのいずれか一方と、容量ヒューズ部６０３と容量ヒューズ部６０４とのいずれか一方とを実施後に信号Ｘ６０７と信号Ｘ６２７とが共にロウとなるＤＭ入力信号Ｘ６０５とＲＤＱＳＢ入力信号Ｘ６２５との極性の組み合わせの場合にデバイス選択となる。
（第５の実施の形態）
次に、本発明の第５の実施の形態について説明する。
【００６３】
図８は、本発明の半導体装置の第５の実施の形態を示す図である。
【００６４】
本形態は図８に示すように、第３の実施の形態を元に、２枚積層パッケージのみではなく、３枚以上の積層パッケージに対応するものである。
【００６５】
図５に示した、容量ヒューズ部５０７、容量ヒューズ３信号Ｘ５０２、論理積Ｆ５０２、容量ヒューズ３Ｂ信号Ｘ５０２−１、Ｐ型トランジスタＰ５０１，Ｐ５０２，Ｐ５０７、Ｎ型トランジスタＮ５０１，Ｎ５０２，Ｎ５０７、ＤＭ−ＣＳＢ１信号Ｘ５０６、ＤＭ−ＣＳＢ２信号Ｘ５０７、論理積Ｆ５０６、ＤＭ入力信号Ｘ５０５及びＤＭ入力回路Ｂ５０４を、さらに１セット追加する。ＤＭをＲＤＱＳＢに変更（実際にはＲＤＱＳＢに入力回路は無いので、ＤＭと同様の入力回路を新設する。）し、ＤＭ−ＣＳＢ２信号Ｘ５０７に相当するＤＭ−ＣＳＢ２信号Ｘ８０７とＤＭ−ＣＳＢ２信号Ｘ８２７とを論理和Ｆ８４４に入力し、信号Ｘ８４０を出力する。信号Ｘ８４０は図５に示したＰ型トランジスタＰ５０６とＮ型トランジスタＮ５０６とに相当するＰ型トランジスタＰ８０６とＮ型トランジスタＮ８０６とのゲートに入力する。本実施例では４層まで対応することができる。追加回路をさらに１セット追加で８層まで対応可能となる。なお、他の回路、信号及び論理について、符号の下２桁が第３の実施の形態における符号の下２桁と同じものであるものの動作は、第３の実施の形態におけるものと同じである。また、第３の実施の形態から追加された１セットについては、対応する信号及び論理と同様の動作をする。
【００６６】
図９は、図８に示した形態のおけるＣＳＢ切替動作を説明するためのタイミングチャートである。
【００６７】
容量ヒューズ部８０７と容量ヒューズ部８０８とにより決定される信号Ｘ８０６から信号Ｘ８０７の論理と信号Ｘ８２６から信号Ｘ８２７の論理との組み合わせと、ＤＭ入力信号Ｘ８０５とＲＤＱＳＢ入力信号Ｘ８２５のハイ、ロウの組み合わせとが一致した場合にＣＳ内部信号Ｘ８１１を活性化することが可能となる。また、積層パッケージ内のデバイスを選択することが可能となる。具体的には容量ヒューズ部８０１と容量ヒューズ部８０２とのいずれか一方を実施後に容量ヒューズ部８０７と容量ヒューズ部８０８との実施の組み合わせにより決定される信号Ｘ８０６から信号Ｘ８０７の論理と信号Ｘ８２６から信号Ｘ８２７の論理とにより信号Ｘ８０７と信号Ｘ８２７とが共にロウとなるＤＭ入力信号Ｘ８０５とＲＤＱＳＢ入力信号Ｘ８２５との極性の組み合わせの場合にデバイス選択となる。
【００６８】
上述したように本発明においては、後工程のテスタ選別において、設備投資を大幅に減らすことができる。その理由は、従来の主流である単層パッケージ選別のための設備は広く充実しているが、単層パッケージ普及の後に普及する積層パッケージの設備は充実していない場合が多い。すると、単層パッケージより必要ピン数が多くなる積層パッケージの測定環境は新たに設備投資をする必要があり、量産数が多ければ多いほど積層パッケージのための設備投資額は多くなる。しかし、本発明を用いることで、容量ヒューズ部を使用するために積層パッケージの測定環境は必要ではあるが、容量ヒューズ部を使用するための積層パッケージの測定時間は微々たる物であり、その他の積層パッケージの選別試験を従来の単層パッケージの測定環境で積層パッケージの上部デバイス、下部デバイスの両デバイスの選別を実施することが可能となることにより、積層パッケージの測定環境を大量に作る必要がなくなり、大幅に積層パッケージの測定環境を作る設備投資額を減らせるためである。
【図面の簡単な説明】
【００６９】
【図１】本発明の半導体装置の第１の実施の形態を示す図である。
【図２】図１に示した半導体装置におけるＣＳＢ切替動作を説明するためのタイミングチャートである。
【図３】図１に示した一方の容量ヒューズ部を使用した場合と他方の容量ヒューズ部を使用した場合とをシーケンシャルに動作させた場合のＣＳＢ切替動作を説明するためのタイミングチャートである。
【図４】本発明の半導体装置の第２の実施の形態を示す図である。
【図５】本発明の半導体装置の第３の実施の形態を示す図である。
【図６】本発明の半導体装置の第４の実施の形態を示す図である。
【図７】図６に示した形態のおけるＣＳＢ切替動作を説明するためのタイミングチャートである。
【図８】本発明の半導体装置の第５の実施の形態を示す図である。
【図９】図８に示した形態のおけるＣＳＢ切替動作を説明するためのタイミングチャートである。
【符号の説明】
【００７０】
１０１，１０２，４０１，４０２，５０１，５０２，５０７，６０１〜６０４，８０１，８０２，８０７，８０８    容量ヒューズ部
１０３，４０３，５０３，６０３，８０３    ＣＳＢ入力回路
１０４，４０４，５０４，６０４，８０４    ＤＭ入力回路
１０５，４０５，５０５，６０５，８０５    コマンド回路
１０６，４０６，５０６，６０６，８０６    データ回路
６２４，８２４    ＲＤＱＳＢ入力回路
【図１】
2008224223.tif 000003
【図２】
2008224223.tif 000004
【図３】
2008224223.tif 000005
【図４】
2008224223.tif 000006
【図５】
2008224223.tif 000007
【図６】
2008224223.tif 000008
【図７】
2008224223.tif 000009
【図８】
2008224223.tif 000010
【図９】
2008224223.tif 000011