(57)【要約】【課題】従来と比べて大幅に特性が向上した、ヘテロ構造電界効果トランジスタを例とする半導体結晶および半導体装置を提供すること。【解決手段】基板１の上に、ＧａＮ緩衝層２を有し、ＧａＮ層緩衝層２の上にＧａａＩｎ１−ａＮチャネル層３を有し、ＧａａＩｎ１−ａＮチャネル層３の上にＡｌｘＩｎ１−ｘＮ中間層４を有し、ＡｌｘＩｎ１−ｘＮ中間層４の上にＡｌｙＧａｚＩｎ１−ｙ−ｚＮ障壁層５を有し、ＡｌｙＧａｚＩｎ１−ｙ−ｚＮ障壁層５上にソース電極６、ゲート電極８、ドレイン電極７を有することを特徴とするヘテロ構造電界効果トランジスタを構成する。ここに、０＜ａ＜１、０＜ｘ＜１、０＜ｙ、０＜ｚ、ｙ＋ｚ≦１とする。【選択図】図７
2008243941.tif 000002
【特許請求の範囲】
【請求項１】
ＧａとＩｎとＮを含むチャネル層とＡｌとＧａとＮを含む障壁層の間にＡｌとＩｎとＮを含む中間層を有することを特徴とする半導体結晶。
【請求項２】
前記中間層がＡｌｘＩｎ１−ｘＮ（０＜ｘ＜１）であることを特徴とする請求項１記載の半導体結晶。
【請求項３】
所定の基板の上に、ＧａＮ層を有し、該ＧａＮ層の上にＧａａＩｎ１−ａＮ（０＜ａ＜１）からなるチャネル層を有し、該チャネル層の上にＡｌｘＩｎ１−ｘＮ（０＜ｘ＜１）からなる中間層を有し、該中間層の上にＡｌｙＧａｚＩｎ１−ｙ−ｚＮ（０＜ｙ、０＜ｚ、ｙ＋ｚ≦１）からなる障壁層を有することを特徴とする半導体結晶。
【請求項４】
前記中間層の膜厚は、１原子層の膜厚以上であり、該中間層の格子緩和が生じる臨界膜厚未満であることを特徴とする請求項１、２または３記載の半導体結晶。
【請求項５】
前記ＡｌｘＩｎ１−ｘＮからなる中間層のＡｌ組成ｘが 0.86 以上、0.95 以下の範囲内にあることを特徴とする請求項２、３または４記載の半導体結晶。
【請求項６】
前記中間層の禁制帯幅が、前記チャネル層の禁制帯幅より大きく、かつ、前記障壁層の禁制帯幅より大きいことを特徴とする請求項１、２、３、４または５記載の半導体結晶。
【請求項７】
上記半導体結晶が電界効果トランジスタの構成要素であることを特徴とする請求項１ないし６いずれかに記載の半導体結晶。
【請求項８】
請求項１ないし７いずれかに記載の半導体結晶を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体結晶および半導体装置に関する。
【背景技術】
【０００２】
窒化物半導体は、例えば、Ａｌ、Ｇａ、Ｉｎ等のIII族元素のうち少なくとも一つ以上の元素と、Ｖ族元素である窒素との化合物であり、例えば、一般式Ａｌ１−ａ−ｂＧａａＩｎｂＮで表される。
【０００３】
窒化物半導体は、直接遷移であり、その組成により最大 6.2ｅＶから 0.8ｅＶまでの幅広い禁制帯幅を有する。また、広い禁制帯幅を有する組成においては、熱的安定性、絶縁破壊電界、飽和電子速度が大きい。以上の特性から、窒化物半導体を用いて、遠赤外から紫外領域での受光・発光デバイス、および、耐高温・高出力・高周波トランジスタ等の電子デバイスへの応用が期待され開発が進められている。
【０００４】
電子デバイスの用途においては、ヘテロ構造電界効果トランジスタ（ＨＦＥＴ：Heterostructure  Field  Effect  Transistor）の開発が進められている。一般的に、Ａｌ組成が、0.25 程度のＡｌｐＧａ１−ｐＮ/ＧａＮヘテロ構造が用いられている。これらのヘテロ構造の電子移動度は、1200 から 1600 ｃｍ２/Ｖｓ程度である。この電子移動度を向上させられれば、ソース、ドレインのシリーズ抵抗の低減、あるいは、相互コンダクタンスの向上など、ＨＦＥＴの特性向上に有効である。このことを受け、近年、図８に示すような、チャネル層３とＡｌｐＧａ１−ｐＮ障壁層５の界面に、ＡｌＮ中間層４を挿入する構造が提案されている（下記非特許文献１参照）。ＡｌＮ中間層４は、界面電子の受ける合金散乱を抑制することが可能であるため、電子移動度をおよそ 2000 ｃｍ２/Ｖｓと、大幅に向上することが可能である。
【０００５】
しかし、このＡｌＮ中間層を挿入した窒化物半導体ＨＦＥＴにおいては、ＡｌＮ中間層を挿入していない構造に比べ、ゲートリーク電流の増加、オーミック電極の接触抵抗の増加という課題を有している。そのため、大幅な電子移動度の向上にも拘らず、作製したＨＦＥＴの特性はＡｌＮ層を挿入していない場合に作製したＨＦＥＴの特性に対して、改善が見られていない。ゲートリーク電流の増加の要因としては、ＡｌＮ層のＧａＮチャネル層との格子不整が大きいことが挙げられる。ＡｌＮ中間層とＧａＮチャネル層の格子不整は約 2.4 ％あり、そのためＧａＮ上にＡｌＮ中間層を平坦に結晶成長することが困難であり、グレインライクな構造となるため、それを介してリーク電流が流れてしまう。一方、オーミック電極の接触抵抗の増加の要因としては、ＡｌＮ中間層が、障壁層とチャネル層の間の電子伝導にとって障壁となることが考えられる。ＡｌＮ中間層と、ＡｌｐＧａ１−ｐＮ層およびＧａＮチャネル層の間のバンドギャップオフセットは、それぞれ約 1.5 ｅＶ、約 2 ｅＶあり、そのため、チャネル層とオーミック電極間の透過確率が低下する。
【非特許文献１】I.  P.  Smorchkova,  L.  Chen,  T.  Mates,  L.  Shen,  S.  Heikman、  B.  Moran,  S.  Keller,  S.  P.  DenBaars,  J.  S.  Speck,  and  U.  K.  Mishra,  J.  Appl.  Phys.  90  (2001)  5196.
【非特許文献２】M.  Hiroki,  H.  Yokoyama,  N.  Watanabe,  and  T.  Kobayashi,  Superlattices  Microstruct.  40,  214  (2006).
【非特許文献３】A.  D.  Bykhovski,  B.  L.  Gelmont,  and  M.  S.  Shur,  J.  Appl.  Phys.  81  6332  (1997).
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のように、従来技術であるＡｌＮ中間層の挿入という、窒化物半導体ＨＦＥＴ用エピタキシャル構造の電子移動度を向上する手法においては、ゲートリーク電流の増加、オーミック電極の接触抵抗の増加という弊害を招くため、電子移動度の向上にも拘らずＨＦＥＴの特性が改善されないという課題がある。
【０００７】
本発明は、以上の課題を鑑みて考案されたものであり、本発明が解決しようとする課題は、従来と比べて大幅に特性が向上した、ＨＦＥＴを例とする半導体結晶および半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明では、請求項１に記載のように、
ＧａとＩｎとＮを含むチャネル層とＡｌとＧａとＮを含む障壁層の間にＡｌとＩｎとＮを含む中間層を有することを特徴とする半導体結晶を構成する。
【０００９】
また、本発明では、請求項２に記載のように、
前記中間層がＡｌｘＩｎ１−ｘＮ（０＜ｘ＜１）であることを特徴とする請求項１記載の半導体結晶を構成するを構成する。
【００１０】
また、本発明では、請求項３に記載のように、
所定の基板の上に、ＧａＮ層を有し、該ＧａＮ層の上にＧａａＩｎ１−ａＮ（０＜ａ＜１）からなるチャネル層を有し、該チャネル層の上にＡｌｘＩｎ１−ｘＮ（０＜ｘ＜１）からなる中間層を有し、該中間層の上にＡｌｙＧａｚＩｎ１−ｙ−ｚＮ（０＜ｙ、０＜ｚ、ｙ＋ｚ≦１）からなる障壁層を有することを特徴とする半導体結晶を構成する。
【００１１】
また、本発明では、請求項４に記載のように、
前記中間層の膜厚は、１原子層の膜厚以上であり、該中間層の格子緩和が生じる臨界膜厚未満であることを特徴とする請求項１、２または３記載の半導体結晶を構成する。
【００１２】
また、本発明では、請求項５に記載のように、
前記ＡｌｘＩｎ１−ｘＮからなる中間層のＡｌ組成ｘが 0.86 以上、0.95 以下の範囲内にあることを特徴とする請求項２、３または４記載の半導体結晶を構成する。
【００１３】
また、本発明では、請求項６に記載のように、
前記中間層の禁制帯幅が、前記チャネル層の禁制帯幅より大きく、かつ、前記障壁層の禁制帯幅より大きいことを特徴とする請求項１、２、３、４または５記載の半導体結晶を構成する。
【００１４】
また、本発明では、請求項７に記載のように、
上記半導体結晶が電界効果トランジスタの構成要素であることを特徴とする請求項１ないし６いずれかに記載の半導体結晶を構成する。
【００１５】
また、本発明では、請求項８に記載のように、
請求項１ないし７いずれかに記載の半導体結晶を有する半導体装置を構成する。
【００１６】
すなわち、本発明では、例えば、0.86 以上 0.95 以下の範囲内のＡｌ組成ｘを持つＡｌｘＩｎ１−ｘＮ層を中間層としてヘテロ界面に挿入するという手段をとっている。
【発明の効果】
【００１７】
従来のＡｌＮ中間層に替わり、ＡｌとＩｎとＮとを含有する中間層を用いることによって、電子移動度の向上とともに、ゲートリークの増加、オーミック電極の接触抵抗の増加という現象を抑制することが可能となり、従来と比べて大幅に特性が向上した、ＨＦＥＴを例とする半導体結晶および半導体装置を提供することが可能となるという効果が得られる。
【００１８】
例えば、本発明によれば、ＡｌＮ中間層と同様、電子移動度の向上とともに、従来ＡｌＮ層中間層で発生したゲートリーク電流の増加、オーミック電極の接触抵抗の増加という現象を抑制することが可能である。結果として、従来構造であるＡｌｘＩｎ１−ｘＮ/ＧａＮ構造、およびＡｌＮ中間層が挿入されたＡｌｘＩｎ１−ｘＮ/ＡｌＮ/ＧａＮ構造と比べ、大幅にＨＦＥＴの特性を向上させられるという効果がある。
【発明を実施するための最良の形態】
【００１９】
以下に、本発明を実施するための最良の形態を、チャネル層がＧａａＩｎ１−ａＮ（０＜ａ＜１）からなり、中間層がＡｌｘＩｎ１−ｘＮ（０＜ｘ＜１）からなり、障壁層がＡｌ０．２５Ｇａ０．７５ＮからなるＨＦＥＴを例として説明するが、本発明は、これに限られるものではない。
【００２０】
図１に、本発明によるＡｌｘＩｎ１−ｘＮ中間層４を挿入した窒化物半導体ＨＦＥＴ用エピタキシャル構造を示す。所定の基板１上にＧａＮ緩衝層２を有し、その上にＧａａＩｎ１−ａＮチャネル層３を有し、その上にＡｌｘＩｎ１−ｘＮ中間層４を有し、その上にＡｌ０．２５Ｇａ０．７５Ｎ障壁層５を有する構造となっている。なお、試料はＭＯＣＶＤ法により作製した。ここに、０＜ａ＜１、０＜ｘ＜１とする。ＡｌｘＩｎ１−ｘＮ中間層４の作製法は上記非特許文献２に従った。
【００２１】
ここで、ＡｌＧａＮ障壁層５の層厚は 20ｎｍ、ＧａＩｎＮ(Ｉｎ組成；0.1）チャネル層３の層厚は 20ｎｍ、ＧａＮ緩衝層２の層厚は 2μｍである。但し、これらの層厚、組成などの層構造は一例であり、他の層構造を用いてもよい。基板１はサファイア基板である。但し、基板にはＳｉ基板、ＳｉＣ基板などを用いることもできる。
【００２２】
また、ここでは、チャネル層３としてＧａＩｎＮ層、障壁層５としてＡｌ０．２５Ｇａ０．７５Ｎ層を用いているが、請求項５に記載のとおり、ＡｌｘＩｎ１−ｘＮ中間層４より禁制帯幅の小さいＧａａＩｎ１−ａＮチャネル層３、ＡｌｘＩｎ１−ｘＮ中間層４より禁制帯幅の小さいＡｌｙＧａｚＩｎ１−ｙ−ｚＮ障壁層（０＜ｙ、０＜ｚ、ｙ＋ｚ≦１）を用いても、それは、本発明の効果に何ら影響を及ぼすものではない。
【００２３】
図２に、本発明でのＡｌ０．２５Ｇａ０．７５Ｎ障壁層５を用いた時の、ＡｌｘＩｎ１−ｘＮ中間層４のＡｌ組成ｘと、シートキャリア濃度１×１０１３ｃｍ−２の時のヘテロ構造の電子移動度の関係を示している。電子移動度は、４端子ファンデアポー法に基づくホール測定により評価した。比較として、ＡｌＮ中間層を挿入した構造（水平点線）と中間層を挿入していない構造（水平実線）の電子移動度を示した。Ａｌ組成 0.85 以上で合金散乱率がＡｌ０．２５Ｇａ０．７５Ｎを下回るため、電子移動度を向上させることができる。
【００２４】
図３に、本発明によるＡｌｘＩｎ１−ｘＮ中間層４のＡｌ組成ｘとＧａＮとの格子不整の相関を示す。格子不整はベガード則に基づく計算により見積もっている。ＡｌＮ中間層の格子不整が 2.4％であるのに対し、本発明によるＡｌｘＩｎ１−ｘＮ中間層４の格子不整では、ｘが 0.85 以上 0.95 以下の範囲内にあれば、0.4％から 1.7％の範囲となっている。この歪みの範囲であれば、グレインライクではない平坦な膜の堆積が可能であり、ゲートリークが中間層挿入により増加する恐れがない。
【００２５】
図４に、本発明によるＡｌｘＩｎ１−ｘＮ中間層４のＡｌ組成ｘと、ＧａＮ上のＡｌｘＩｎ１−ｘＮ中間層４の格子緩和が生じる臨界膜厚の相関を示す。臨界膜厚は上記非特許献３による計算に基づいて求めた。臨界膜厚以上の膜厚となると、格子緩和が生じて電子移動度が低下する。これ未満の膜厚であれば、本発明は有効である。また、本発明によるＡｌｘＩｎ１−ｘＮ中間層４の膜厚は、少なくとも１原子層の膜厚である約 0.24 ｎｍ以上でなければ、効果を生じない。よって、本発明のＡｌｘＩｎ１−ｘＮ中間層の膜厚の有効な範囲は、少なくとも0.24 ｎｍ以上であり、ＧａＮ上のＡｌｘＩｎ１−ｘＮ層の格子緩和が生じる臨界膜厚未満であることを特徴とする。
【００２６】
図５に、本発明ＡｌｘＩｎ１−ｘＮ中間層４のＡｌ組成ｘと、４０Ｖの逆バイアスをかけたときのゲートリーク電流の相関を示した。ゲートリーク電流は、図７のＦＥＴにおいて、ゲートとドレイン間にドレインを接地（ＧＮＤ）して電圧を -40Ｖ印加して測定された。図５の縦軸の値は測定された電流の値をゲート幅１ｍｍの場合に換算したものである。比較のため、ＡｌＮを中間層として挿入した構造（水平実線）と中間層を挿入していない構造（水平点線）におけるゲートリーク電流を示した。ＡｌＮ中間層を挿入した場合、ゲートリークの電流は１桁増加したが、本発明のＡｌｘＩｎ１−ｘＮ中間層４では、ゲートリークはむしろ減少した。これは、図３の説明で述べたように、平坦な膜が堆積されていることが要因となって実現していることである。
【００２７】
図６に、本発明ＡｌｘＩｎ１−ｘＮ中間層４のＡｌ組成ｘとオーミック電極接触抵抗率の相関を示した。接触抵抗率はＴＬＭ（Transmission  Line  Model）法により求めた。比較のため、ＡｌＮを中間層として挿入した構造（水平実線）と中間層を挿入していない構造（水平点線）における接触抵抗も示した。ＡｌＮ中間層を挿入した場合には、接触抵抗は 0.5Ωｍｍから 1.7Ωｍｍへと大幅に上昇したのに対し、本発明ＡｌｘＩｎ１−ｘＮ中間層４を挿入した場合には、ｘが0.95 以下であれば、0.7Ωｍｍまでの上昇に留まった。これは、ＡｌＮ中間層と、Ａｌ０．２５Ｇａ０．７５Ｎ層およびＧａＮチャネル層の間のバンドギャップオフセットは、それぞれ約 1.5 ｅＶ、約 2 ｅＶと高いのに対し、本発明構造では、最大で約 1 ｅＶ、約 1.5 ｅＶであり、障壁層とチャネル層の間の電子伝導にとっての障壁が低く抑えられることが要因となって実現していることである。
【００２８】
図７に、本発明による構造を用いた窒化物半導体ＨＦＥＴの模式図を示した。図において、ソース電極６とドレイン電極７は、下層から順にＴｉ(20ｎｍ厚）、Ａｌ(100ｎｍ厚）、Ｎｉ(30ｎｍ厚）、Ａｕ(200ｎｍ厚）により構成されており、長さが 20μｍ、幅は 100μｍである。図７において横方向が「長さ」、奥行き方向が「幅」に対応する。ゲート電極８は、下層から順にＮｉ(50ｎｍ厚）、Ａｕ(200ｎｍ厚）により構成されており、長さが 1μｍ、幅は 100μｍである。ソース／ゲート電極の間隔は 0.5μｍ、ゲート／ドレイン電極の間隔は 2μｍである。
【００２９】
このＦＥＴの作製方法は以下の通りである。図１の層構造を有する半導体を通常のフォトリソグラフィープロセスにより形成したマスクを用いてドライエッチングによりメサ構造に加工する。次に、レジストパターニング、ソース・ドレイン電極金属の堆積、リフトオフプロセス、オーミック熱処理を行いソース・ドレイン電極を形成する。最後に、同様にレジストパターニング、ゲート電極金属の堆積、リフトオフプロセスを行いゲート電極を形成する。
【００３０】
このように、ＡｌＩｎＮ中間層をＧａＩｎＮチャネル層とＡｌＧａＮ障壁層の間に挿入すると、ＡｌＮ中間層を挿入した場合に比べて、ＡｌＩｎＮ中間層／ＧａＩｎＮチャネル層界面における合金散乱の抑制の効果を維持するとともにＡｌＩｎＮ中間層／ＡｌＧａＮ障壁層界面における結晶品質（平坦性）の向上、ＡｌＩｎＮ中間層／ＡｌＧａＮ障壁層間のポテンシャル（障壁）高さの低減ができるので、デバイス特性を向上させることができる。
【図面の簡単な説明】
【００３１】
【図１】実施の形態例におけるエピタキシャル構造の断面図である。
【図２】本発明の実施の形態例における中間層のＡｌ組成と、ヘテロ構造の電子移動度の関係を示す図である。
【図３】実施の形態例における中間層の、Ａｌ組成と、チャネル層との格子不整の相関を示す図である。
【図４】実施の形態例における中間層のＡｌ組成と格子緩和が生じる臨界膜厚の相関を示す図である。
【図５】実施の形態例における中間層のＡｌ組成と逆バイアス印加時のゲートリーク電流の相関を示す図である。
【図６】実施の形態例における中間層のＡｌ組成とオーミック電極接触抵抗率の相関を示す図である。
【図７】本発明による構造を用いた窒化物半導体ＨＦＥＴの模式図である。
【図８】従来の窒化物半導体ＨＦＥＴにおけるエピタキシャル構造の断面図の一例である。
【符号の説明】
【００３２】
１：基板、２：緩衝層、３：チャネル層、４：中間層、５：障壁層、６：ソース電極、７：ドレイン電極、８：ゲート電極。
【図１】
2008243941.tif 000003
【図２】
2008243941.tif 000004
【図３】
2008243941.tif 000005
【図４】
2008243941.tif 000006
【図５】
2008243941.tif 000007
【図６】
2008243941.tif 000008
【図７】
2008243941.tif 000009
【図８】
2008243941.tif 000010