(57)【要約】【課題】  スペーサーの占有面積を極力小さくして、電子部品の実装面積を確保できる回路モジュールの製造方法及びこの製造方法による小型で部品実装密度が高い回路モジュールを提案する。【解決手段】  第一の回路基板２の集合基板２ａを用意するステップと、前記第一の回路基板２の集合基板２ａの切断予定線ＣＬ上にスペーサー４を実装するステップと、前記スペーサー４上に第二の回路基板３を積層するステップと、前記第一の回路基板２の集合基板２ａと、前記第二の回路基板３との間の空間に封止樹脂５を充填するステップと、前記第一の回路基板２の集合基板２ａを、前記切断予定線ＣＬに沿って前記スペーサー４ごと切断分割するステップと、を有する。【選択図】  図１
2008311267.tif 000002
【特許請求の範囲】
【請求項１】
一方の面に電子部品が実装された第一の回路基板と、一方の面に電子部品が実装された第ニの回路基板とを、スペーサーを介して積層する回路モジュールの製造方法において、
前記第一の回路基板の集合基板を用意するステップと、
前記第一の回路基板の集合基板の切断予定線上の一部に、前記スペーサーを実装するステップと、
前記スペーサー上に前記第二の回路基板を積層するステップと、
前記第一の回路基板の集合基板と、前記第二の回路基板との間の空間を、硬化性樹脂で封止するステップと、
前記第一の回路基板の集合基板を、前記切断予定線に沿って前記スペーサーごと切断分割するステップと、
を有することを特徴とする回路モジュールの製造方法。
【請求項２】
前記第一の回路基板の集合基板の切断予定線を跨ぐようにビアが形成されており、該ビア上に導電体で形成された前記スペーサーを実装することを特徴とする請求項１に記載の回路モジュールの製造方法。
【請求項３】
一方の面に電子部品が実装された第一の回路基板と、一方の面に電子部品が実装された第ニの回路基板と、がスペーサーを介して積層され、略矩形形状に切断分割されて形成された回路モジュールにおいて、
前記スペーサーは前記第一の回路基板の側面付近に配置されており、前記スペーサーの切断面と、前記第一の回路基板の切断面と、が同一平面上に存在している
ことを特徴とする回路モジュール。
【請求項４】
前記スペーサーが導電体で形成されており、側面端子電極を構成していることを特徴とする請求項３に記載の回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、三次元実装による回路モジュールの製造方法と、その製造方法によって得られる回路モジュールに関するものである。
【背景技術】
【０００２】
近年、携帯電話等の通信機器や各種電子機器は小型化、高機能化が進んできている。そのため、これらの機器を構成する回路モジュールにも小型化の要求が高まっており、機器の高機能化に伴って、回路モジュールに実装される電子部品の高密度化が進んできている。
【０００３】
このような、小型化、さらには高機能化に伴う高密度実装の要求に応えるために、電子部品を実装した回路基板を複数枚積層する三次元実装が提案されている。三次元実装の例としては、特開２００１−１４４２４４号公報に開示されている回路装置がある。この回路装置は、複数枚の実装基板を、バンプをスペーサーとして用いて上下方向に接続して、バンプによって形成された空間またはその空間を含めた全体を絶縁樹脂で被覆したものである。このような三次元実装で形成された回路モジュールは、高密度実装を実現することができ、さらには小型化を実現することが可能となる。  
【０００４】
【特許文献１】特開２００１−１４４２４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、このようにバンプをスペーサーとして実装基板を積層する方法においては、回路モジュールの小型化が進むにつれて、バンプの占有面積が問題になってきた。三次元実装の場合、実装基板間の空間にも電子部品が実装されるので、その空間は実装する部品の高さより高くする必要がある。そのためバンプとして例えば半田ボールを用いた場合、バンプの高さと略同程度の直径分の面積が必要となる。そこでバンプの占有面積を削減する方法としてスタッドバンプや金属ポスト等のアスペクト比が比較的大きいバンプを用いる方法が考えられる。しかし、バンプの実装面積が小さくなるにつれて、バンプの実装が困難になり、かつ第二の回路基板の支持が不安定になっていくので、バンプのアスペクト比を大きくすることにも限界があった。  
【０００６】
また近年、生産性の向上と製造コスト削減のため、１枚の基板に回路モジュールを多数個形成して、後工程にてダイシングソーやワイヤーソー等によって切断分割して、個別の回路モジュールを製造する方法すなわち多数個取りが行われている。このような方法では、切断するためのスペースが必要となるため、さらに電子部品の実装面積を圧迫することになる。そのため小型化及び高密度実装が難しくなってきている。  
【０００７】
そこで本発明では、三次元実装の回路モジュールを多数個取りで得る場合において、スペーサーの占有面積を極力小さくして、電子部品の実装面積を確保できる回路モジュールの製造方法を提案する。また、この製造方法を用いることによって製造が可能な、小型で部品実装密度が高い回路モジュールを提案する。
【課題を解決するための手段】
【０００８】
本発明では第一の解決手段として、一方の面に電子部品が実装された第一の回路基板と、一方の面に電子部品が実装された第ニの回路基板とを、スペーサーを介して積層する回路モジュールの製造方法において、前記第一の回路基板の集合基板を用意するステップと、前記第一の回路基板の集合基板の切断予定線上の一部に、前記スペーサーを実装するステップと、前記スペーサー上に前記第二の回路基板を搭載するステップと、前記第一の回路基板の集合基板と、前記第二の回路基板との間の空間を、硬化性樹脂で封止するステップと、前記第一の回路基板の集合基板を、前記切断予定線に沿って前記スペーサーごと切断分割するステップと、を有する回路モジュールの製造方法を提案する。
【０００９】
上記第一の解決手段では、集合基板を切断分割するときに、同時にスペーサーが分割される。そのため第一の回路基板上に第二の回路基板を積層する工程におけるスペーサーのアスペクト比に対して、分割後のスペーサーのアスペクト比が大きくなる（半分に分割した場合はアスペクト比が２倍になる）。よって、前記積層工程では比較的小さなアスペクト比のスペーサーを用いることによって、第一の回路基板へのスペーサーの実装を簡易にすることができるとともに第二の回路基板の支持を安定させることができる。また、分割後にはスペーサーのアスペクト比を大きくして、回路基板上のスペーサーの占有面積を小さくすることができる。  
【００１０】
このような製造方法で得られた回路モジュールは、スペーサーの占有面積が小さくなるので、電子部品の実装面積が大きくなり、小型で部品実装密度の高い回路モジュールとなる。  
【００１１】
また、このような回路モジュールは、スペーサーが側面に露出するので、スペーサーを金属等の導電体で構成することにより、側面端子電極として利用が可能になる。そこで、本発明では、第二の解決手段として、上記第一の解決手段に加えて、スペーサーを第一の回路基板上に実装するステップにおいて、前記第一の回路基板の集合基板の切断予定線を跨ぐようにビアが形成されており、該ビア上に導電体で形成された前記スペーサーを実装する回路モジュールの製造方法を提案する。  
【００１２】
上記第二の解決手段によれば、ビアの導体と導電性のスペーサーが電気的に接続されるため、ビアの導体の補助によりスペーサーへの半田付けが可能になる。よって、スペーサーを側面端子電極として利用可能になる。
【発明の効果】
【００１３】
本発明によれば、スペーサーの占有面積を極力小さくすることができるので、回路モジュールにおける電子部品の実装面積を大きくすることができる。また、この製造方法を用いることによって、小型で部品実装密度が高い回路モジュールを得ることができる。
【発明を実施するための最良の形態】
【００１４】
本発明の回路モジュールにかかる第一の実施形態について、図１乃至図６に基づいて説明する。なお、以降の図面においては、便宜上回路基板上の配線等を省略してある。図１及び図２に示す回路モジュール１は、第一の回路基板２上に、スペーサー４を介して第二の回路基板３が積層されており、第一の回路基板２上、第一の回路基板２と第二の回路基板３との間の空間及び第二の回路基板３上を封止樹脂５で被覆・充填したものである。
【００１５】
この回路モジュール１は、同様の回路モジュールが格子状に多数個並べられた集合基板から切断分割されたもののうちの一つである。そのため回路モジュール１の４つの側面は切断面となる。この側面の一部にはスペーサー４が露出している。このスペーサー４は、集合基板の切断予定線上に並べられるため、切断分割時に同時に切断される。そのためスペーサー４の切断面は、回路モジュール１の切断面と同一平面上に存在している。
【００１６】
第一の回路基板２は、集合基板の形で提供され、回路モジュール１を集合基板から切り出すときに個別の回路基板に分割される。そのため、第一の回路基板２の切断面は回路モジュール１の切断面と同一平面上に存在し、スペーサー４の切断面とも同一平面上に存在する。第一の回路基板２は、図１及び図２においては単層の基板であるが、多層基板を用いても良いしコンデンサやコイル導体等の受動電子部品を内蔵した多層基板でも良い。また、第一の回路基板２は、図１及び図２においては片面に電子部品を実装したものであるが、両面に電子部品を実装したものでも良い。基板の材質は、ガラス−エポキシ樹脂、紙−フェノール、ポリイミド樹脂等の樹脂基板や、アルミナや酸化チタン系等のセラミック基板が用いられる。
【００１７】
第ニの回路基板３はスペーサー４を介して第一の回路基板２上に積層される。第ニの回路基板３を積層する場合は、第二の回路基板３を集合基板の形で供給しても良いし、予め個別の回路基板に分割してから供給しても良い。また、第二の回路基板３は、図１及び図２においては第一の回路基板２よりも小さい寸法になっているが、同じ寸法の基板でも良い。また、第二の回路基板３は、図１及び図２においては基板側面が露出しているが、全体を封止樹脂で覆われていても良い。また、第二の回路基板３は第一の回路基板２と同様に、片面に電子部品を実装したものでも両面に電子部品を実装したものでも良いし、基板の材質も同様のものが用いられる。ただし、第一の回路基板２の材質と第二の回路基板３の材質を、互いに異なるものにしても、同じにしても良い。
【００１８】
スペーサー４は、第一の回路基板２と第二の回路基板３との間に空間を形成させるもので、その高さ寸法は第一の回路基板２と第二の回路基板３に実装される電子部品の高さによって適宜設定される。このスペーサー４は、集合基板の切断予定線上に並べられ、切断分割時に２分割される。すなわち、スペーサー４を隣接する２つの個別の回路モジュール間で共用させることにより、回路モジュール一個あたりのスペーサー４の占有面積を半分以下にすることができる。なおここで、「スペーサー４の占有面積を半分以下にする」とは、集合基板を切断分割するときに、比較的厚みの厚いダイシングブレードを用いることによってスペーサー４を切削すると、残ったスペーサー４の占有面積が切削カスの分だけ元のスペーサー４の占有面積の半分より小さくなることを言う。スペーサー４の材質としては、回路基板と同時に切断分割されるため、第一の回路基板２及び第二の回路基板３と同じ材料を用いることができる。また、スペーサー４の材質として樹脂を用いる場合は、回路基板と同じ材質の他様々な樹脂が適宜利用できる。また、スペーサー４の材質としてＣｕやＮｉ等の導電性金属を用いた場合、第一の回路基板２の配線と第二の回路基板３の配線とを電気的に接続するコネクタとして利用することができる。スペーサー４は、個別の回路モジュール１個につき１個以上あれば良く、その個数は適宜調整できる。また、スペーサー４を複数設ける場合は、材質が異なるものを適宜入れても良い。
【００１９】
封止樹脂５は、熱硬化性樹脂、紫外線効果樹脂または光硬化樹脂等の絶縁性の硬化樹脂を用いて形成される。具体的にはエポキシ樹脂やシリコーン樹脂等が挙げられる。封止樹脂５は、回路モジュール１の全体を被覆しても良いし、一部を被覆しても良く、例えば第一の回路基板２と第二の回路基板３との間の空間のみに充填させても良い。封止樹脂５は、集合基板を分割する前に被覆・充填しても良いし、分割後に被覆・充填しても良い。
【００２０】
このような回路モジュール１は次のようにして形成される。なお、本発明の回路モジュールの製造方法は、以下の方法に限定されるものではなく、発明の範囲内において適宜変更が可能である。
【００２１】
まず図３に示すように、第一の回路基板の集合基板２ａを用意する。この第一の回路基板の集合基板２ａは図３（ａ）に示すように、同じ配線パターン及び同じ部品配置を有する複数の回路基板が格子状に並べられており、切断予定線ＣＬで切断分割することにより個別の第一の回路基板２となる。第一の回路基板の集合基板２ａの配列は、長手方向に隣接する個別基板同士では互いに１８０度回転させた並びになっており、幅方向に隣接する個別基板同士では同じ方向に向けた並びになっている。また、第一の回路基板の集合基板２ａは、切断予定線ＣＬにあたる位置に、切断分割しやすいようにするための溝やミシン目が形成されていても良い。
【００２２】
次に図４（ａ）に示すように、第一の回路基板の集合基板２ａの切断予定線ＣＬ上に、スペーサー４を実装する。スペーサー４は、図４（ａ）のＣ−Ｃ線を個別基板の中心線とした場合、中心線に対して線対称の位置になるように配置される。スペーサー４が樹脂やセラミックスで形成されている場合は、単に第一の回路基板２と第二の回路基板３との間の空間を形成するだけなので、スペーサー４の配置に制限は無いが、スペーサー４を第一の回路基板２と第二の回路基板３とを電気的に接続するバンプとして利用する場合は接続位置が決まっているので、中心線に対して線対称の位置になるように配置する。このようにして、図４（ｂ）に示すように、スペーサー４が切断予定線ＣＬで分割されるように配置される。
【００２３】
スペーサー４を第一の回路基板の集合基板２ａに接合する方法としては、材質が樹脂やセラミックスの場合は、接着剤による接合が挙げられ、材質が金属の場合は、接着剤による接合の他に、半田付けや超音波接合等、金属バンプの接合に用いられる種々の方法が使用可能である。この場合、スペーサー４を実装する位置にランドが形成されていることが好ましい。なお、スペーサー４の形状は、円柱状の他、角柱状等、安定して基板を支えることができるものであれば良い。
【００２４】
次に図５（ａ）に示すように、スペーサー４の上に第二の回路基板の集合基板３ａを搭載する。なお、図５では、第二の回路基板３の寸法が第一の回路基板２の寸法より小さいので、第二の回路基板の集合基板３ａは、第一の回路基板２の長さ方向と平行な方向に２枚並んでいるものとなる。この２枚は互いに１８０度回転させた並びになっている。図５（ｂ）に示すように、第二の回路基板の集合基板３ａの切断予定線を、第一の回路基板の集合基板２ａの切断予定線に合わせるように搭載する。接合方法としては、前述の第一の回路基板の集合基板２ａとスペーサー４との接合に用いた方法が使用可能である。
【００２５】
次に図６に示すように、第一の回路基板の集合基板２ａ上、第二の回路基板の集合基板３ａ上及びスペーサー４の周囲を封止樹脂５で被覆・充填する。次いで切断予定線ＣＬに沿ってダイシングソーまたはワイヤーソー等を用いて切断分割する。このようにして個別の回路モジュール１が得られる。なお、封止樹脂５の被覆・充填は、集合基板を切断分割した後でも良いが、生産効率と、第一の回路基板２と第二の回路基板３との積層を安定させた状態で切断分割を行うために、先に封止樹脂５の被覆・充填を行うのが好ましい。
【００２６】
続いて本発明の回路モジュールにかかる第ニの実施形態について、図７乃至図１１に基づいて説明する。図７及び図８に示す回路モジュール１１は、第一の回路基板１２上に、スペーサー１４を介して第二の回路基板１３が積層されており、第一の回路基板１２上、第一の回路基板１２と第二の回路基板１３との間の空間及び第二の回路基板１３上を封止樹脂１５で被覆・充填したものである。第一の実施形態と異なる点は、スペーサー１４が端子電極の役目を有しており、第一の回路基板１２に形成されたビア１６上にスペーサー１４が実装されている点である。
【００２７】
このビア１６は、スペーサー１４を側面端子電極として利用するための補助を行うために形成されたものである。ビアを形成しない場合、第一の回路基板１２自体は半田ぬれ性が良くないので、半田がスペーサー１４に付くのを阻害する。そのため端子電極に半田が付かなくなる状態になる。ここでビア１６上にスペーサー１４を実装した場合、ビア１６の金属膜が半田ぬれ性を良好にするので、半田がスペーサー１４へぬれ上がる。これによって端子電極に半田が付いた状態になる。すなわちビア１６がスペーサー１４に半田が付くのを補助するため、スペーサー１４を側面端子電極として利用することができるようになる。
【００２８】
このような回路モジュール１１は次のようにして形成される。まず図９に示すように、第一の回路基板の集合基板１２ａを用意する。この第一の回路基板の集合基板１２ａは、前出の第一の実施形態の第一の回路基板の集合基板２ａと同様に、同じ配線パターン及び同じ部品配置を有する複数の回路基板が格子状に並べられている。そして側面端子電極が形成される位置の切断予定線ＣＬを跨ぐように、ビア１６が形成されている。このビア１６は、周知のビア形成方法、例えばドリルなどで穴を開け、この穴に無電解メッキまたは導電ペーストによって導電体を充填する方法などにより形成可能である。なお、ビア１６の配置は、第一の回路基板１２の長さ方向の中心線に対して線対称になるように配置する。
【００２９】
次に図１０に示すように、ビア１６上に導電金属で形成されたスペーサー１４を実装する。スペーサー１４とビア１６との接合には、半田付けや超音波接合等、金属バンプの接合に用いられる種々の方法が使用可能である。
【００３０】
次に図１１に示すように、スペーサー１４の上に第二の回路基板の集合基板１３ａを搭載する。スペーサー１４を第二の回路基板１３の端子電極として利用する場合には、第二の回路基板１３上の、スペーサー１４と接合する位置にランドを設けて電気的に接合できるようにするのが好ましい。ただし、電気的に接続する必要がない場合にはランドを形成する必要はなく、接合方法も接着剤による方法が適用可能である。以降のステップについては、第一の実施形態と同様である。このようにして、スペーサー１４を側面端子電極として利用した回路モジュール１４を得ることができる。
【００３１】
上記第一の実施形態及び第二の実施形態による回路モジュール１、１１は、スペーサーの占有面積を極小化し、電子部品の実装面積を極大化することができる。これにより小型で高機能な回路モジュールが得られる三次元実装を実現することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の回路モジュールの第一の実施形態を模式的に示す斜視図である。
【図２】図１の回路モジュールをＡ−Ａ線からみた模式断面図である。
【図３】本発明の回路モジュールの第一の実施形態におけるステップを示す図であり、（ａ）は第一の回路基板の集合基板２ａを模式的に示す部分斜視図である。（ｂ）は（ａ）の集合基板２ａをＢ−Ｂ線からみた模式部分断面図である。
【図４】本発明の回路モジュールの第一の実施形態におけるステップを示す図であり、（ａ）は第一の回路基板の集合基板２ａにスペーサー４を実装した様子を模式的に示す部分斜視図である。（ｂ）は（ａ）の集合基板２ａをＣ−Ｃ線からみた模式部分断面図である。
【図５】本発明の回路モジュールの第一の実施形態におけるステップを示す図であり、（ａ）は第一の回路基板の集合基板２ａ上にスペーサー４を介して第二の回路基板の集合基板３ａを実装した様子を模式的に示す部分斜視図である。（ｂ）は（ａ）の集合基板２ａをＤ−Ｄ線からみた模式部分断面図である。
【図６】本発明の回路モジュールの第一の実施形態におけるステップを示す図であり、集合基板を封止樹脂で被覆した様子を模式的に示す部分断面図である。
【図７】本発明の回路モジュールの第ニの実施形態を模式的に示す斜視図である。
【図８】図７の回路モジュールをＥ−Ｅ線からみた模式断面図である。
【図９】本発明の回路モジュールの第ニの実施形態におけるステップを示す図であり、第一の回路基板の集合基板１２ａを模式的に示す部分斜視図である。
【図１０】本発明の回路モジュールの第ニの実施形態におけるステップを示す図であり、第一の回路基板の集合基板１２ａにスペーサー１４を実装した様子を模式的に示す部分斜視図である。
【図１１】本発明の回路モジュールの第ニの実施形態におけるステップを示す図であり、第一の回路基板の集合基板１２ａ上にスペーサー１４を介して第二の回路基板の集合基板１３ａを実装した様子を模式的に示す部分斜視図である。
【符号の説明】
【００３３】
１、１１  回路モジュール
２、１２  第一の回路基板
２ａ、１２ａ  第一の回路基板の集合基板
３、１３  第ニの回路基板
３ａ、１３ａ  第ニの回路基板の集合基板
４、１４  スペーサー
５、１５  封止樹脂
１６  ビア
【図１】
2008311267.tif 000003
【図２】
2008311267.tif 000004
【図３】
2008311267.tif 000005
【図４】
2008311267.tif 000006
【図５】
2008311267.tif 000007
【図６】
2008311267.tif 000008
【図７】
2008311267.tif 000009
【図８】
2008311267.tif 000010
【図９】
2008311267.tif 000011
【図１０】
2008311267.tif 000012
【図１１】
2008311267.tif 000013