(57)【要約】【課題】様々な入力画像信号に対応し、様々な画素数の表示デバイスに対応するための設定データ数が少なく回路規模が小さいスキャンコンバート回路を提供する。【解決手段】本スキャンコンバート回路における係数設定部１０１によりロング期間およびショート期間の算出係数（等差数列の一般項を求めるための初項ａおよび公差ｄ）が設定され、これらの設定値に基づきロング期間算出部１０２およびショート期間算出部１０３により上記一般項に相当する順番のクロックパルス以外が間引かれたクロック信号ＬＣＫ，ＳＣＫが生成され、これらのクロック信号を合成した変換クロック信号ＭＣＫがクロック信号変換部１０４により生成され、これに応じて入力画像信号Ｄｉｎの画素データが間引かれた出力画像信号Ｄｏｕｔが画像信号変換部１０５により得られるので、設定データ数を少なくしかつ簡易な回路とすることができる。【選択図】図１
2008164675.tif 000002
【特許請求の範囲】
【請求項１】
表示装置に表示されるべき画像における水平方向の表示画素数に等しくなるよう、外部から与えられる入力画像信号を、当該入力画像信号における水平方向の画素数のＮ／Ｍ（Ｎ，Ｍは自然数）倍となる水平方向の画素数を有する出力画像信号に変換するスキャンコンバート回路であって、
外部から与えられる所定の設定データに基づき、外部から与えられる入力クロック信号に含まれる１つ以上のクロックパルスを間引いた周期的なクロックパルス間隔である異なる所定の第１および第２の期間を設定するための第１および第２の期間設定値を定める設定手段と、
前記第１の期間設定値に基づき、前記入力クロック信号における前記第１の期間の開始位置を算出し、算出された開始位置を第１の期間開始信号として出力する第１の期間算出手段と、
前記第２の期間設定値に基づき、前記入力クロック信号における前記第２の期間の開始位置を算出し、算出された開始位置を第２の期間開始信号として出力する第２の期間算出手段と、
前記第１および第２の期間開始信号に基づき、前記入力クロック信号におけるクロックパルス数のＮ／Ｍ倍となるクロックパルス数を有する変換クロック信号を出力するクロック信号変換手段と、
前記変換クロック信号に基づき、前記入力画像信号に含まれる画素データを間引くことにより、前記入力画像信号を前記出力画像信号に変換する画像信号変換手段と
を備えることを特徴とする、スキャンコンバート回路。
【請求項２】
前記第１の期間算出手段は、前記第１の期間の開始位置に対応する前記入力クロック信号のクロックパルスを前記第１の期間開始信号として出力し、
前記第２の期間算出手段は、前記第２の期間の開始位置に対応する前記入力クロック信号のクロックパルスを前記第２の期間開始信号として出力し、
前記クロック信号変換手段は、前記第１の期間開始信号と前記第２の期間開始信号とを合成することにより、前記変換クロック信号を生成し出力することを特徴とする、請求項１に記載のスキャンコンバート回路。
【請求項３】
前記クロック信号変換手段は、前記第１および第２の期間開始信号に基づき、前記出力画像信号に含まれる画素データに同期して当該画素データそれぞれに対応する所定時点で立ち上がりまたは立ち下がるクロックパルスを含む出力クロック信号を出力することを特徴とする、請求項１または請求項２に記載のスキャンコンバート回路。
【請求項４】
前記設定手段は、前記設定データに基づき、前記入力クロック信号に含まれるクロックパルスの順番であって、前記入力クロック信号における前記第１の期間の開始位置を示す順番を等差数列の一般項ａｎ （ｎは０以上の整数）で表すとき、等式ａｎ ＝ａＬ ＋（ｎ−１）×ｄＬ における初項ａＬ および公差ｄＬ を前記第１の期間設定値として定め、かつ前記第２の期間の開始位置を示す順番を等差数列の一般項ａｎ で表すとき、等式ａｎ ＝ａＳ ＋（ｎ−１）×ｄＳ における初項ａＳ および公差ｄＳ を前記第１の期間設定値として定めることを特徴とする、請求項１から請求項３までのいずれか１項に記載のスキャンコンバート回路。
【請求項５】
前記設定手段は、前記設定データに基づき前記自然数Ｍを定め、
前記第１の期間算出手段は、前記第１の期間設定値である初項ａＬ および公差ｄＬ により定められる等差数列の一般項におけるｎを１からＭまでの間で繰り返し１ずつ増加させることにより、前記第１の期間の開始位置を算出し、
前記第２の期間算出手段は、前記第２の期間設定値である初項ａＳ および公差ｄＳ により定められる等差数列の一般項におけるｎを１からＭまでの間で繰り返し１ずつ増加させることにより、前記第２の期間の開始位置を算出することを特徴とする、請求項４に記載のスキャンコンバート回路。
【請求項６】
所定の第３の期間開始信号を出力する第３の期間算出手段をさらに備え、
前記設定手段は、外部から与えられる所定の設定データに基づき、外部から与えられる入力クロック信号に含まれる１つ以上のクロックパルスを間引いた周期的なクロックパルス間隔である前記第１および第２の期間とは異なる第３の期間を設定するための第３の期間設定値を定め、
前記第３の期間算出手段は、前記第３の期間設定値に基づき、前記入力クロック信号における前記第３の期間の開始位置を算出し、算出された開始位置を前記第３の期間開始信号として出力し、
前記クロック信号変換手段は、前記第１ないし第３の期間開始信号に基づき、前記入力クロック信号におけるクロックパルス数のＮ／Ｍ倍となるクロックパルス数を有する変換クロック信号を出力することを特徴とする、請求項５に記載のスキャンコンバート回路。
【請求項７】
表示装置に表示されるべき画像における水平方向の表示画素数に等しくなるよう、外部から与えられる入力画像信号を、当該入力画像信号における水平方向の画素数のＮ／Ｍ（Ｎ，Ｍは自然数）倍となる水平方向の画素数を有する出力画像信号に変換するスキャンコンバート方法であって、
外部から与えられる所定の設定データに基づき、外部から与えられる入力クロック信号に含まれる１つ以上のクロックパルスを間引いた周期的なクロックパルス間隔である異なる所定の第１および第２の期間を設定するための第１および第２の期間設定値を定める設定ステップと、
前記第１の期間設定値に基づき、前記入力クロック信号における前記第１の期間の開始位置を算出し、算出された開始位置を第１の期間開始信号として出力する第１の期間算出ステップと、
前記第２の期間設定値に基づき、前記入力クロック信号における前記第２の期間の開始位置を算出し、算出された開始位置を第２の期間開始信号として出力する第２の期間算出ステップと、
前記第１および第２の期間開始信号に基づき、前記入力クロック信号におけるクロックパルス数のＮ／Ｍ倍となるクロックパルス数を有する変換クロック信号を出力するクロック信号変換ステップと、
前記変換クロック信号に基づき、前記入力画像信号に含まれる画素データを間引くことにより、前記入力画像信号を前記出力画像信号に変換する画像信号変換ステップと
を含むことを特徴とする、スキャンコンバート方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種映像信号のフォーマットを変換するスキャンコンバート回路およびスキャンコンバート方法に関し、さらに詳しくは液晶表示デバイス（LCD :Liquid Crystal Display）やプラズマ表示パネル（PDP :Plasma Display Panel）などの画素数が固定されている表示デバイスにおいて表示可能な画素数になるよう、各種映像信号のフォーマットを変換するスキャンコンバート回路およびスキャンコンバート方法に関する。
【背景技術】
【０００２】
近年、携帯電話、デジタルカメラなどのデジタル画像処理を行う電子機器には高精細かつ高画質な表示デバイス、例えば液晶表示デバイス等が使用されることが多い。一方、近年、デジタルテレビ放送技術の進歩につれ、ビデオ信号送出装置から送出される映像信号（ビデオ信号）のフォーマット、例えば表示すべき映像信号の走査線周波数、映像表示期間、および映像帰線期間等は多種多様となってきている。ところが、液晶表示デバイス等の一般的な表示デバイスはその表示画面における水平方向の画素数が固定されていることが多いため、各種映像信号のフォーマットをこのような表示デバイスで表示可能な画素数となるように変換する回路が必要となる。この回路は、スキャンコンバート回路と呼ばれる。
【０００３】
従来、このようなスキャンコンバート回路に採用される方式としては、内蔵されるＡ／Ｄ変換回路によりサンプリングされた入力画像信号を一時的に内部メモリに記憶し、入力画像信号の画素数と出力画像信号の画素数との比率に対応して画像信号を補間することにより変換する方式や、内部メモリに記憶された画像信号を出力画像信号の画素数に対応した読み出し用のクロック信号により読み出すことにより変換する方式などが知られている。
【０００４】
このような従来の方式のうち前者の方式を採用するスキャンコンバート回路には、例えば入力画像信号の画素数と出力画像信号の画素数との比率に応じて画素データ間に所定の重み付けを行い、所定の各係数を各画素データに乗算した後、加算して補完データを生成する構成（以下、第１の従来例という）がある（例えば特許文献１を参照）。
【０００５】
また、上記従来の方式のうち後者の方式を採用するスキャンコンバート回路には、一例として入力画像信号に対応したクロック信号または同期信号から出力画像信号の画素数に対応したクロック信号を生成するために、入力画像信号の画素数と出力画像信号の画素数との比率でロックするＰＬＬ回路を備える構成（以下、第２の従来例という）がある（例えば特許文献１に示される図８等を参照）。
【０００６】
さらに、後者の方式を採用するスキャンコンバート回路の別例として、入力画像信号の画素数と出力画像信号の画素数との比率に応じた設定データを選択しクロック生成回路に与える構成（以下、第３の従来例という）がある（例えば特許文献２を参照）。
【特許文献１】特開平５−３１６４７９号公報
【特許文献２】特開２００６−１７８１１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上記第１および第３の従来例では、様々なフォーマットの入力画像信号に適宜に対応し、また様々な画素数を有する表示デバイスに適宜に対応するために、画素データ間に重み付けを与える係数やクロック生成回路に与えられる多くの設定データを予め決定しなければならない。そのため、設定データの決定が煩雑になるという問題点がある。
【０００８】
また、上記第３の従来例では、入力信号の種別や、入力画像信号の画素数と出力画像信号の画素数との比率に応じてＰＬＬ回路におけるループフィルタのパラメータ調整が必要であり、かつ回路規模が大きくなるという問題点がある。
【０００９】
そこで、本発明では、様々なフォーマットを有する入力画像信号に対応し、また様々な画素数を有する表示デバイスに対応するために予め決定しなければならない設定データ数が少なく、かつ回路規模が小さいスキャンコンバート回路およびスキャンコンバート方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
第１の発明は、表示装置に表示されるべき画像における水平方向の表示画素数に等しくなるよう、外部から与えられる入力画像信号を、当該入力画像信号における水平方向の画素数のＮ／Ｍ（Ｎ，Ｍは自然数）倍となる水平方向の画素数を有する出力画像信号に変換するスキャンコンバート回路であって、
外部から与えられる所定の設定データに基づき、外部から与えられる入力クロック信号に含まれる１つ以上のクロックパルスを間引いた周期的なクロックパルス間隔である異なる所定の第１および第２の期間を設定するための第１および第２の期間設定値を定める設定手段と、
前記第１の期間設定値に基づき、前記入力クロック信号における前記第１の期間の開始位置を算出し、算出された開始位置を第１の期間開始信号として出力する第１の期間算出手段と、
前記第２の期間設定値に基づき、前記入力クロック信号における前記第２の期間の開始位置を算出し、算出された開始位置を第２の期間開始信号として出力する第２の期間算出手段と、
前記第１および第２の期間開始信号に基づき、前記入力クロック信号におけるクロックパルス数のＮ／Ｍ倍となるクロックパルス数を有する変換クロック信号を出力するクロック信号変換手段と、
前記変換クロック信号に基づき、前記入力画像信号に含まれる画素データを間引くことにより、前記入力画像信号を前記出力画像信号に変換する画像信号変換手段と
を備えることを特徴とする。
【００１１】
第２の発明は、第１の発明において、
前記第１の期間算出手段は、前記第１の期間の開始位置に対応する前記入力クロック信号のクロックパルスを前記第１の期間開始信号として出力し、
前記第２の期間算出手段は、前記第２の期間の開始位置に対応する前記入力クロック信号のクロックパルスを前記第２の期間開始信号として出力し、
前記クロック信号変換手段は、前記第１の期間開始信号と前記第２の期間開始信号とを合成することにより、前記変換クロック信号を生成し出力することを特徴とする。
【００１２】
第３の発明は、第１または第２の発明において、
前記クロック信号変換手段は、前記第１および第２の期間開始信号に基づき、前記出力画像信号に含まれる画素データに同期して当該画素データそれぞれに対応する所定時点で立ち上がりまたは立ち下がるクロックパルスを含む出力クロック信号を出力することを特徴とする。
【００１３】
第４の発明は、第１から第３までのいずれか１つの発明において、
前記設定手段は、前記設定データに基づき、前記入力クロック信号に含まれるクロックパルスの順番であって、前記入力クロック信号における前記第１の期間の開始位置を示す順番を等差数列の一般項ａｎ （ｎは０以上の整数）で表すとき、等式ａｎ ＝ａＬ ＋（ｎ−１）×ｄＬ における初項ａＬ および公差ｄＬ を前記第１の期間設定値として定め、かつ前記第２の期間の開始位置を示す順番を等差数列の一般項ａｎ で表すとき、等式ａｎ ＝ａＳ ＋（ｎ−１）×ｄＳ における初項ａＳ および公差ｄＳ を前記第１の期間設定値として定めることを特徴とする。
【００１４】
第５の発明は、第４の発明において、
前記設定手段は、前記設定データに基づき前記自然数Ｍを定め、
前記第１の期間算出手段は、前記第１の期間設定値である初項ａＬ および公差ｄＬ により定められる等差数列の一般項におけるｎを１からＭまでの間で繰り返し１ずつ増加させることにより、前記第１の期間の開始位置を算出し、
前記第２の期間算出手段は、前記第２の期間設定値である初項ａＳ および公差ｄＳ により定められる等差数列の一般項におけるｎを１からＭまでの間で繰り返し１ずつ増加させることにより、前記第２の期間の開始位置を算出することを特徴とする。
【００１５】
第６の発明は、第５の発明において、  所定の第３の期間開始信号を出力する第３の期間算出手段をさらに備え、
前記設定手段は、外部から与えられる所定の設定データに基づき、外部から与えられる入力クロック信号に含まれる１つ以上のクロックパルスを間引いた周期的なクロックパルス間隔である前記第１および第２の期間とは異なる第３の期間を設定するための第３の期間設定値を定め、
前記第３の期間算出手段は、前記第３の期間設定値に基づき、前記入力クロック信号における前記第３の期間の開始位置を算出し、算出された開始位置を前記第３の期間開始信号として出力し、
前記クロック信号変換手段は、前記第１ないし第３の期間開始信号に基づき、前記入力クロック信号におけるクロックパルス数のＮ／Ｍ倍となるクロックパルス数を有する変換クロック信号を出力することを特徴とする。
【００１６】
第７の発明は、表示装置に表示されるべき画像における水平方向の表示画素数に等しくなるよう、外部から与えられる入力画像信号を、当該入力画像信号における水平方向の画素数のＮ／Ｍ（Ｎ，Ｍは自然数）倍となる水平方向の画素数を有する出力画像信号に変換するスキャンコンバート方法であって、
外部から与えられる所定の設定データに基づき、外部から与えられる入力クロック信号に含まれる１つ以上のクロックパルスを間引いた周期的なクロックパルス間隔である異なる所定の第１および第２の期間を設定するための第１および第２の期間設定値を定める設定ステップと、
前記第１の期間設定値に基づき、前記入力クロック信号における前記第１の期間の開始位置を算出し、算出された開始位置を第１の期間開始信号として出力する第１の期間算出ステップと、
前記第２の期間設定値に基づき、前記入力クロック信号における前記第２の期間の開始位置を算出し、算出された開始位置を第２の期間開始信号として出力する第２の期間算出ステップと、
前記第１および第２の期間開始信号に基づき、前記入力クロック信号におけるクロックパルス数のＮ／Ｍ倍となるクロックパルス数を有する変換クロック信号を出力するクロック信号変換ステップと、
前記変換クロック信号に基づき、前記入力画像信号に含まれる画素データを間引くことにより、前記入力画像信号を前記出力画像信号に変換する画像信号変換ステップと
を含むことを特徴とする。
【発明の効果】
【００１７】
第１の発明によれば、様々な入力画像信号に対応しまた様々な画素数を有する表示装置に対応するために設定手段により設定される設定値が第１の期間設定値および第２の期間設定値であるので、設定すべきデータ数を少なくすることができ、かつ回路規模を小さくすることができる。
【００１８】
第２の発明によれば、第１の期間算出手段および第２の期間算出手段から出力されるクロックパルスをクロック信号変換手段により合成して変換クロック信号を生成する簡易な構成により回路規模をより小さくすることができる。
【００１９】
第３の発明によれば、第１および第２の期間開始信号に基づくことにより、例えば変換クロック信号に含まれるクロックパルスの位置や長さを算出することなく、出力画像信号に含まれる画素データに同期した出力クロック信号を簡易な構成で得ることができる。
【００２０】
第４の発明によれば、第１の期間設定値および第２の期間設定値を等差数列の一般項を示す等式における初項および公差とすることにより、設定すべきデータ数をより少なくすることができる。
【００２１】
第５の発明によれば、簡単な回路構成で連続するクロックパルスからなる入力クロック信号から第１の期間設定値および第２の期間設定値を算出することができる。
【００２２】
第６の発明によれば、設定手段によって異なる２つの第２の期間を定めることにより、クロックパルスの配列を多様化しまた様々なクロック縮小比率に対応することができる。
【００２３】
第７の発明によれば、第１の発明と同様の効果をスキャンコンバート方法において奏することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の各実施形態について添付図面を参照して説明する。
＜１．  第１の実施形態＞
図１は、本発明の第１の実施形態に係るスキャンコンバート回路のブロック図である。
図１に示されるように、本スキャンコンバート回路１００は、外部から与えられる設定データに基づき所定の係数を設定する係数設定部１０１と、後述する変換クロック信号ＭＣＫにおけるクロック間隔が長くなる期間（以下「ロング期間」という）の開始位置を算出するロング期間算出部１０２と、当該クロック間隔が短くなる期間（以下「ショート期間」という）の開始位置を算出するショート期間算出部１０３と、算出されたこれらの開始位置を受け取り、クロックパルスの一部が間引かれた変換クロック信号ＭＣＫを出力するクロック信号変換部１０４と、この間引かれた変換クロック信号ＭＣＫに基づき外部からの入力画像信号を画素データの一部が間引かれた出力画像信号Ｄｏｕｔに変換する画像信号変換部１０５とを備える。
【００２５】
係数設定部１０１は、コンピュータや表示装置など、本スキャンコンバート回路１００の外部から与えられる所定の数値からなる設定データを受け取る。この設定データは、入力クロック信号Ｃｉｎのうち間引かずに残すべきクロックパルスを決定するために必要な数値を含んでおり、ここでは（変換前の）入力クロック信号Ｃｉｎから（変換後の）変換クロック信号ＭＣＫへのクロック縮小比率（単位期間におけるパルス数の比率）をＮ／Ｍとするときの分母にあたるＭ（以下、この値Ｍを「ベースカウント値Ｍ」という）と、変換クロック信号ＭＣＫのクロック間隔が長くなるロング期間の開始位置と短くなるショート期間の開始位置とを算出するための係数とに対応するデータである。
【００２６】
本スキャンコンバート回路１００では、これらの開始位置はクロックパルスの順番（所定位置から何番目か）を示す番号で表されており、この番号は等差数列の一般項ａｎ で表すことができる。すなわち、初項をａとし公差をｄとするとき、次式（１）のように表すことができる。
ａｎ ＝ａ＋（ｎ−１）×ｄ  …（１）
【００２７】
したがって、ロング期間の開始位置を示す番号は、初項をａＬ とし公差をｄＬ とするとき、次式（２）のように表すことができるので、係数設定部１０１は、この初項ａＬ および公差ｄＬ をロング期間の開始位置を算出するための係数としてロング期間算出部１０２に与える。
ａｎ ＝ａＬ ＋（ｎ−１）×ｄＬ …（２）
【００２８】
また、ショート期間の開始位置を示す番号は、初項をａＳ とし公差をｄＳ とするとき、次式（３）のように表すことができるので、係数設定部１０１は、この初項ａＳ および公差ｄＳ をショート期間の開始位置を算出するための係数としてショート期間算出部１０３に与える。
ａｎ ＝ａＳ ＋（ｎ−１）×ｄＳ …（３）
【００２９】
さらに、係数設定部１０１は、設定データに含まれるベースカウント値Ｍをロング期間算出部１０２およびショート期間算出部１０３に与える。
【００３０】
ロング期間算出部１０２は、係数設定部１０１から上記係数である初項ａＬ および公差ｄＬ  とベースカウント値Ｍとを受け取るとともに、コンピュータや表示装置など本スキャンコンバート回路１００の外部の装置から入力クロック信号Ｃｉｎを受け取る。ロング期間算出部１０２は、上記入力クロック信号Ｃｉｎに含まれるクロックパルスのうち、上式（２）に初項ａＬ および公差ｄＬ  を代入して得られる番号のクロックパルスのみを抜き出し（間引くことなく透過し）、ロングクロック信号ＬＣＫとして出力する。なお、このロングクロック信号ＬＣＫは同様のクロックパルス間隔で新たに生成されてもよい。
【００３１】
具体的には、上式（２）におけるｎを１からＭまで１つずつインクリメントした数を順に代入して得られる番号のクロックパルスを順に出力することが繰り返されることにより、ロングクロック信号ＬＣＫが生成される。もちろん、必ずしもｎの上限値をＭに限定する必要はないが、クロック縮小比率がＮ／Ｍであることにより、生成されるクロック信号はＭ個の周期で繰り返されることになる点を考慮すれば、ｎの上限値をＭに限定する簡易な構成が好適である。なお、この信号のタイミング等については後述する。
【００３２】
ショート期間算出部１０３は、係数設定部１０１から上記係数である初項ａＳ および公差ｄＳ とベースカウント値Ｍとを受け取るとともに、コンピュータや表示装置など本スキャンコンバート回路１００の外部の装置から入力クロック信号Ｃｉｎを受け取る。ショート期間算出部１０３は、上記入力クロック信号Ｃｉｎに含まれるクロックパルスのうち、上式（３）に初項ａＳ および公差ｄＳ を代入して得られる番号のクロックパルスのみを抜き出し（透過し）、ショートクロック信号ＳＣＫとして出力する。なお、このショートクロック信号ＳＣＫは同様のクロックパルス間隔で新たに生成されてもよい。また、ここでのｎの上限値をＭに限定する簡易な構成が好適であることは前述したロング期間算出部１０２の場合と同様である。さらにこの信号のタイミング等についても後述する。
【００３３】
クロック信号変換部１０４は、ロング期間算出部１０２から受け取ったロングクロック信号ＬＣＫと、ショート期間算出部１０３から受け取ったショートクロック信号ＳＣＫとを合成する（論理和をとる）ことにより、クロックパルスを間引いた後のクロック縮小比率がＮ／Ｍとなるような変換クロック信号ＭＣＫと、後述する出力画像信号Ｄｏｕｔに含まれる画素データの後半部分がほぼアクティブとなるパルスを含む出力クロック信号Ｃｏｕｔとを生成する。
【００３４】
画像信号変換部１０５は、入力画像信号Ｄｉｎと、クロック信号変換部１０４から受け取った変換クロック信号ＭＣＫとに基づき、画素データが間引かれた出力画像信号Ｄｏｕｔを生成する。このようにして入力画像信号Ｄｉｎに対する出力画像信号Ｄｏｕｔの画素データ数の比率をＮ／Ｍ倍に変換（縮小）することができる。以下では、図２および図３を参照してこれらの各種信号のタイミングを説明することにより、本スキャンコンバート回路１００の動作について詳しく説明する。
【００３５】
図２は、本実施形態において入力クロック信号Ｃｉｎから変換クロック信号ＭＣＫを生成する動作を簡易に説明するための図である。なお、ここでのクロック縮小比率Ｎ／Ｍは２／３に設定されている。図２に示されるように、入力クロック信号Ｃｉｎのクロックパルスをその番号（順番）に応じてＣ１，Ｃ２，Ｃ３，…，Ｃ９（Ｃ１０以降は図中では省略されている）とするとき、（間引かれなかった）変換クロック信号ＭＣＫのクロックパルスはＣ１，Ｃ２，Ｃ４，Ｃ５，Ｃ７，Ｃ８，…となっており、クロックパルスＣ３，Ｃ６，Ｃ９，…は間引かれている。なお図中では、クロックパルスの対応関係を矢印により示しており、また間引かれたことを×印により示している。このように入力クロック信号Ｃｉｎに対する変換クロック信号ＭＣＫのクロックパルス比率は設定どおりに２／３となっていることがわかる。
【００３６】
また、上記クロックパルスが間引かれた結果、変換クロック信号ＭＣＫには短いクロック期間である前述したショート期間と長いクロック期間である前述したロング期間とが形成されており、これらの期間の開始位置に立ち上がるクロックパルスが含まれている。これら各ショート期間およびロング期間におけるクロックパルスの番号は上式（２），（３）に基づき、ロング期間算出部１０２およびショート期間算出部１０３により算出される点については前述したとおりである。続いてこれらにつき図３を参照して詳しく説明する。
【００３７】
図３は、本実施形態における各種信号のタイミングチャートを示す図である。なお前述したように、ここでのクロック縮小比率Ｎ／Ｍは２／３である。図３に示されるように、ロング期間算出部１０２から出力されるロングクロック信号ＬＣＫは、入力クロック信号ＣｉｎのクロックパルスＣ２，Ｃ５，Ｃ８，…を含んでおり、これらのクロックパルスの番号は上式（２）に基づいて算出される。ここでは、係数設定部１０１により初項ａＬ は２に、公差ｄＬ  は３に設定されており、上式（２）に基づき、クロックパルスの番号（順番）は２，５，８，１１，…となる。
【００３８】
もっとも、ここではクロック縮小比率Ｎ／Ｍの分母であるベースカウント値Ｍが３に設定されており、このベースカウント値Ｍが上式（２）におけるｎの上限値となるので、実際には３つのクロックパルスを含む範囲内におけるクロックパルス番号が１から３までの３つのクロックパルスのうちその番号が２であるクロックパルスが繰り返し出力されることになる。図３に示されるようにクロック縮小比率Ｎ／Ｍの分母Ｍは変換クロック信号ＭＣＫの繰り返し周期となることから、これをベースカウント値Ｍとしてｎの上限値とすることにより、簡単な回路構成で連続するクロックパルスからなる入力クロック信号Ｃｉｎからロングクロック信号ＬＣＫを生成することができる。
【００３９】
また、ショート期間算出部１０３から出力されるショートクロック信号ＳＣＫは、入力クロック信号ＣｉｎのクロックパルスＣ１，Ｃ４，Ｃ７，…を含んでおり、これらのクロックパルスの番号は上式（３）に基づいて算出される。ここでは、係数設定部１０１により初項ａＳ は１に、公差ｄＳ は３に設定されており、上式（３）に基づき、クロックパルスの番号（順番）は１，４，７，１０，…となる。
【００４０】
もっとも、ここでもロング期間算出部１０２と同様、実際には３つのクロックパルスを含む範囲内におけるクロックパルス番号が１から３までの３つのクロックパルスのうちその番号が１であるクロックパルスが繰り返し出力されることになる。よって簡単な回路構成で連続するクロックパルスからなる入力クロック信号Ｃｉｎからショートクロック信号ＳＣＫを生成することができる。
【００４１】
次に、図３に示されるようにクロック信号変換部１０４から出力される変換クロック信号ＭＣＫは、入力クロック信号ＣｉｎのクロックパルスＣ１，Ｃ２，Ｃ４，Ｃ５，Ｃ７，Ｃ８，…を含んでおり、これらのクロックパルスはロングクロック信号ＬＣＫおよびショートクロック信号ＳＣＫのいずれかに含まれるクロックパルスに合致する。すなわち、クロック信号変換部１０４は、ロング期間算出部１０２から受け取ったロングクロック信号ＬＣＫと、ショート期間算出部１０３から受け取ったショートクロック信号ＳＣＫとを合成する（論理和をとる）ことにより、入力クロック信号Ｃｉｎのクロックパルスが適宜間引かれてクロック縮小比率が２／３となる変換クロックＭＣＫを生成する。
【００４２】
また、クロック信号変換部１０４は、ロング期間およびショート期間の中央位置でクロックパルスが立ち上がる（アクティブとなる）出力クロック信号Ｃｏｕｔを生成する。具体的には、クロック信号変換部１０４は、上記変換クロック信号ＭＣＫに含まれるべき各クロックパルスがロングクロック信号ＬＣＫおよびショートクロック信号ＳＣＫのいずれかに含まれるクロックパルスであるかを判別する。そして、ロングクロック信号ＬＣＫに含まれるクロックパルスである場合には、当該クロックパルスが立ち下がってから１クロック後の時点で立ち上がる２クロック長のクロックパルスを出力クロック信号Ｃｏｕｔとして生成する。またショートクロック信号ＳＣＫに含まれるクロックパルスである場合には、当該クロックパルスが立ち下がるときに同時に立ち上がる１クロック長のクロックパルスを出力クロック信号Ｃｏｕｔとして生成する。このような構成により、後述する出力画像信号Ｄｏｕｔに含まれるべき各画素データＤ１，Ｄ２，Ｄ４，Ｄ５，Ｄ７，Ｄ８，…の中央位置でクロックパルスが立ち上がる出力クロック信号Ｃｏｕｔを容易に生成することができる。
【００４３】
続いて、図３に示されるように画像信号変換部１０５から出力される出力画像信号Ｄｏｕｔは、入力画像信号Ｄｉｎの画素データＤ１，Ｄ２，Ｄ４，Ｄ５，Ｄ７，Ｄ８，…を含んでおり、これらの画素データの番号は変換クロック信号ＭＣＫに含まれるクロックパルスの番号に対応していることがわかる。すなわち、画像信号変換部１０５は、クロック信号変換部１０４から受け取ったクロック信号ＭＣＫに基づき、入力画像信号Ｄｉｎから対応する画素データを間引くことにより出力画像信号Ｄｏｕｔを生成する。
【００４４】
以上のように、本スキャンコンバート回路１００は、クロックパルスを間引いた後のクロック縮小比率をＮ／Ｍとした場合の分母であるベースカウント値Ｍと、ロング期間の開始位置を算出するための係数としての初項ａＬ および公差ｄＬ と、ショート期間の開始位置を算出するための係数としての初項ａＳ および公差ｄＳ とを定める設定データに基づき、上記縮小比率に変換された出力画像信号Ｄｏｕｔを出力する。
【００４５】
＜２．  第２の実施形態＞
図４は、本発明の第２の実施形態に係るスキャンコンバート回路のブロック図である。図４に示されるように、本スキャンコンバート回路２００は、図１に示される係数設定部１０１に相当する係数設定部２０１と、ロング期間算出部１０２に相当する第１の期間算出部２０２と、ショート期間算出部１０３に相当する第２および第３の期間算出部２０３ａ，２０３ｂと、クロック信号変換部１０４に相当するクロック信号変換部２０４と、画像信号変換部１０５に相当する画像信号変換部２０５とを備える。なお後述するように、第２の期間算出部２０３ａは第１のショートクロック信号ＳＣＫａを出力し、第３の期間算出部２０３ｂは第２のショートクロック信号ＳＣＫｂを出力する。
【００４６】
このように本実施形態におけるスキャンコンバート回路２００は、第１の実施形態におけるスキャンコンバート回路１００の構成要素と、第２および第３の期間算出部２０３ａ，２０３ｂ以外の構成要素とがほぼ同一であるので、その説明は省略し、以下、図５および図６を参照して各種信号のタイミングを説明することにより、本スキャンコンバート回路２００の動作について詳しく説明する。
【００４７】
図５は、本実施形態において入力クロック信号Ｃｉｎから変換クロック信号ＭＣＫを生成する動作を簡易に説明するための図である。なお、ここでのクロック縮小比率Ｎ／Ｍは７／１２に設定されている。図５に示されるように、入力クロック信号Ｃｉｎのクロックパルスをその番号（順番）に応じてＣ１，Ｃ２，Ｃ３，…，Ｃ１２（Ｃ１３以降は図中では省略されている）とするとき、（間引かれなかった）変換クロック信号ＭＣＫのクロックパルスはＣ１，Ｃ４，Ｃ５，Ｃ７，Ｃ９，Ｃ１０，Ｃ１２，…となっており、クロックパルスＣ２，Ｃ３，Ｃ６，Ｃ８，Ｃ１１，…は間引かれている。なお図中では、図２の場合と同様にクロックパルスの対応関係を矢印により示しており、また間引かれたことを×印により示している。このように入力クロック信号Ｃｉｎに対する変換クロック信号ＭＣＫのクロックパルスの比率は設定どおりに７／１２となっていることがわかる。
【００４８】
ここで、図５および後述する図６を参照すればわかるように、本実施形態では第１の実施形態の場合とは異なり、ロング期間におけるクロックパルスは全てロングクロック信号ＬＣＫに含まれるクロックパルスに合致するわけではなく、またショート期間におけるクロックパルスは全て第１または第２のショットクロック信号ＳＣＫａ，ＳＣＫｂに含まれるクロックパルスに合致するわけではない。
【００４９】
すなわち、第１の期間算出部２０２は、ここでは入力クロック信号Ｃｉｎに含まれる２つのクロックパルスを間引いた周期的なクロックパルス間隔である所定の第１の期間毎にクロックパルスを含むロングクロック信号ＬＣＫを生成し、第２の期間算出部２０３ａは、３つのクロックパルスを間引いた周期的なクロックパルス間隔である所定の第２の期間毎にクロックパルスを含む第１のショートクロック信号ＳＣＫａを生成し、第３の期間算出部２０３ｂは、１１のクロックパルスを間引いた周期的なクロックパルス間隔である所定の第３の期間毎にクロックパルスを含む第２のショートクロック信号ＳＣＫｂを生成すれば足り、その結果として得られる変換クロック信号ＭＣＫにおけるロング期間およびショート期間の開始時点に含まれるクロックパルスが第１から第３までの期間算出部２０２，２０３ａ，２０３ａのいずれにより生成されたかは特に問題とはならない。
【００５０】
そして以上のことは第１の実施形態の場合にも同様に言えるので、第１の実施形態におけるロング期間算出部１０２は、入力クロック信号Ｃｉｎに含まれる２つのクロックパルスを間引いた周期的なクロックパルス間隔である所定の第１の期間毎にクロックパルスを含むロングクロック信号ＬＣＫを生成し、ショート期間算出部１０３は、入力クロック信号Ｃｉｎに含まれる２つのクロックパルスを間引いた周期的なクロックパルス間隔である所定の第２の期間毎にクロックパルスを含むショートクロック信号ＳＣＫを生成すれば足りる。
【００５１】
なお、このような第１の実施形態における上記第１の期間に相当するロング期間は、公差ｄＬ  により設定され、上記第２の期間に相当するショート期間は、公差ｄＳ により設定され、また、これらの期間の最初の開始時点は、初項ａＬ および初項ａＳ により設定されることは前述したとおりである。
【００５２】
以下、第２の実施形態における動作につき図６を参照して詳しく説明する。図６は、本実施形態における各種信号のタイミングチャートを示す図である。この図６に示されるように、第１の期間算出部２０２から出力されるロングクロック信号ＬＣＫは、入力クロック信号ＣｉｎのクロックパルスＣ１，Ｃ４，Ｃ７，Ｃ１０，…を含んでおり、これらのクロックパルスの番号は上式（２）に基づいて算出される。ここでは、係数設定部２０１により初項ａＬ は１に、公差ｄＬ  は３に設定されており、上式（２）に基づき、クロックパルスの番号（順番）は１，４，７，１０，１３，…となる。
【００５３】
もっとも、ここではクロック縮小比率Ｎ／Ｍの分母であるベースカウント値Ｍが１２に設定されており、１２のクロックパルスを含む範囲内におけるクロックパルス番号が１から１２までのクロックパルスのうちその番号が１，４，７，１０であるクロックパルスが繰り返し出力されることになる。この構成により、簡単な回路構成で連続するクロックパルスからなる入力クロック信号Ｃｉｎからロングクロック信号ＬＣＫを生成することができる。なお、ここでの繰り返し範囲は必ずしもベースカウント値Ｍを上限とする必要はなく、例えば３つのクロックパルスを含む範囲内におけるクロックパルス番号が１から３までのクロックパルスのうちその番号が１であるクロックパルスが繰り返し出力される構成であってもよい。
【００５４】
また、第２の期間算出部２０３ａから出力される第１のショートクロック信号ＳＣＫａは、入力クロック信号ＣｉｎのクロックパルスＣ１，Ｃ５，Ｃ９，…を含んでおり、これらのクロックパルスの番号は次式（４）に基づいて算出される。
ａｎ ＝ａＳ１ ＋（ｎ−１）×ｄＳ１ …（４）
【００５５】
ここでは、係数設定部２０１により初項ａＳ１ は１に、公差ｄＳ１ は４にそれぞれ設定されているので、上式（４）に基づき、クロックパルスの番号（順番）は１，５，９，１３，…となる。
【００５６】
さらに、第３の期間算出部２０３ｂから出力される第２のショートクロック信号ＳＣＫｂは、入力クロック信号ＣｉｎのクロックパルスＣ１２，…を含んでおり、これらのクロックパルスの番号は次式（５）に基づいて算出される。
ａｎ ＝ａＳ２ ＋（ｎ−１）×ｄＳ２ …（５）
【００５７】
ここでは、係数設定部２０１により初項ａＳ２ は１２に、公差ｄＳ２ は１２にそれぞれ設定されているので、上式（５）に基づき、クロックパルスの番号（順番）は１２，２４，３６，…となる。
【００５８】
このように、本スキャンコンバート回路は、第１の期間算出部２０２に加えて、第２および第３の期間算出部２０３ａ，２０３ｂを備えることにより、等差数列を利用した第１および第２の期間算出部だけでは実現することができない図６に示されるようなクロックパルスの番号配列を実現することができ、また例えばクロック縮小比率Ｎ／Ｍが１１／１４である場合など多くの種類の縮小比率に対応した変換を実現することができる。またこのことから期間算出部の数は４つ以上であってもよい。
【００５９】
なお、ここでも第１の期間算出部３０２と同様、実際には所定の範囲内におけるクロックパルス番号に対応するクロックパルスが繰り返し出力されることになるので、同様に簡単な回路構成で連続するクロックパルスからなる入力クロック信号Ｃｉｎから第１および第２のショートクロック信号ＳＣＫａ，ＳＣＫｂを生成することができる。
【００６０】
次に、図６に示されるようにクロック信号変換部２０４から出力される変換クロック信号ＭＣＫは、入力クロック信号ＣｉｎのクロックパルスＣ１，Ｃ４，Ｃ５，Ｃ７，Ｃ９，Ｃ１０，Ｃ１２，…を含んでおり、これらのクロックパルスはロングクロック信号ＬＣＫおよび第１および第２のショートクロック信号ＳＣＫａ，ＳＣＫｂのいずれか１つ以上に含まれるクロックパルスに合致する。すなわち、クロック信号変換部２０４は、これらのクロック信号を合成する（論理和をとる）ことにより、入力クロック信号Ｃｉｎのクロックパルスが適宜間引かれてクロック縮小比率が７／１２となる変換クロックＭＣＫを生成する。
【００６１】
なお、クロック信号変換部２０４は、第１の実施形態におけるクロック信号変換部１０４と同様、ロング期間およびショート期間の中央位置でクロックパルスが立ち上がるような、出力画像信号Ｄｏｕｔに同期した出力クロック信号Ｃｏｕｔを生成する。もっとも、第１の実施形態の場合とは異なり、本実施形態におけるクロック信号変換部２０４は、上記変換クロック信号ＭＣＫに含まれるべき各クロックパルスがロングクロック信号ＬＣＫおよびショートクロック信号ＳＣＫのいずれかに含まれるクロックパルスであるかを判別することにより、出力クロック信号Ｃｏｕｔを生成することができない。変換クロック信号ＭＣＫに含まれるべき各クロックパルスがロングクロック信号ＬＣＫに含まれる場合であってもショート期間となる場合があり、またその逆となる場合もあるからである。したがって、クロック信号変換部２０４は、変換クロック信号ＭＣＫに含まれるクロックパルスの間隔を算出することにより対応する期間がロング期間であるかショート期間であるかを判別し、その判別結果に基づき出力画像信号Ｄｏｕｔに含まれるべき各画素データＤ１，Ｄ４，Ｄ５，Ｄ７，Ｄ９，Ｄ１０，Ｄ１２，…の中央位置でクロックパルスが立ち上がる出力クロック信号Ｃｏｕｔを生成する。なお、このようなクロック信号変換部２０４の構成は複雑であるため、簡易な構成のクロック信号変換部を含むスキャンコンバート回路については、次の第３の実施形態において説明する。
【００６２】
続いて、図６に示されるように画像信号変換部２０５から出力される出力画像信号Ｄｏｕｔは、入力画像信号Ｄｉｎの画素データＤ１，Ｄ４，Ｄ５，Ｄ７，Ｄ９，Ｄ１０，Ｄ１２，…を含んでおり、これらの画素データの番号は変換クロック信号ＭＣＫに含まれるクロックパルスの番号に対応していることがわかる。すなわち、画像信号変換部２０５は、クロック信号変換部２０４から受け取ったクロック信号ＭＣＫに基づき、入力画像信号Ｄｉｎから対応する画素データを間引くことにより出力画像信号Ｄｏｕｔを生成する。
【００６３】
以上のように、本スキャンコンバート回路２００は、クロックパルスを間引いた後のクロック縮小比率をＮ／Ｍとした場合の分母であるベースカウント値Ｍと、第１の期間における開始位置を算出するための係数としての初項ａＬ および公差ｄＬ と、第２および第３の期間それぞれの開始位置を算出するための係数としての初項ａＳ１ ，ａＳ２ および公差ｄＳ２ ，ｄＳ２ とを定める設定データに基づき、上記縮小比率に変換された出力画像信号Ｄｏｕｔを出力する。
【００６４】
＜３．  第３の実施形態＞
前述したように、第２の実施形態におけるクロック信号変換部２０４の構成は複雑であるため、簡易な構成のクロック信号変換部３０４を含むスキャンコンバート回路３００について説明する。
【００６５】
図７は、本発明の第３の実施形態に係るスキャンコンバート回路のブロック図である。図７に示されるように、本実施形態のスキャンコンバート回路３００は、クロック信号変換部３０４の構成および各信号波形を除いて、図４に示される第２の実施形態に係るスキャンコンバート回路２００と同様の構成であって、図４に示される係数設定部２０１に相当する係数設定部３０１と、第１の期間算出部２０２に相当する第１の期間算出部３０２と、第２の期間算出部２０３ａに相当する第２の期間算出部３０３ａと、第３の期間算出部２０３ｂに相当する第３の期間算出部３０３ｂと、クロック信号変換部２０４に相当するクロック信号変換部３０４と、画像信号変換部２０５に相当する画像信号変換部３０５とを備える。なお後述するように、各信号波形は異なるが同一の信号には同一の符号を付してその説明を省略する。また、同一の構成要素についてもその説明を省略し、以下、図８および図９を参照して各種信号のタイミングを説明することにより、本スキャンコンバート回路３００の動作について詳しく説明する。
【００６６】
図８は、本実施形態において入力クロック信号Ｃｉｎから変換クロック信号ＭＣＫを生成する動作を簡易に説明するための図である。なお、ここでのクロック縮小比率Ｎ／Ｍは第２の実施形態の場合と同様に７／１２に設定されている。図８に示されるように、入力クロック信号Ｃｉｎのクロックパルスをその番号（順番）に応じてＣ１，Ｃ２，Ｃ３，…，Ｃ１２（Ｃ１３以降は図中では省略されている）とするとき、（間引かれなかった）変換クロック信号ＭＣＫのクロックパルスはＣ１，Ｃ３，Ｃ５，Ｃ７，Ｃ９，Ｃ１１，Ｃ１２，…となっており、クロックパルスＣ２，Ｃ４，Ｃ６，Ｃ８，Ｃ１０，…は間引かれている。なお図中では、図２の場合と同様にクロックパルスの対応関係を矢印により示しており、また間引かれたことを×印により示している。このように入力クロック信号Ｃｉｎに対する変換クロック信号ＭＣＫのクロックパルスの比率は設定どおりに７／１２となっていることがわかる。
【００６７】
ここで、図８および後述する図９を参照すればわかるように、本実施形態では第１の実施形態の場合と同様、ロング期間におけるクロックパルスは全てロングクロック信号ＬＣＫに含まれるクロックパルスに合致し、またショート期間におけるクロックパルスは全て第１または第２のショットクロック信号ＳＣＫａ，ＳＣＫｂに含まれるクロックパルスに合致するが、本実施形態では第１の実施形態の場合とはやや異なり、ショート期間におけるクロックパルスの一部がロングクロック信号ＬＣＫに含まれるクロックパルスにもさらに合致する。このように変換クロック信号ＭＣＫに含まれるべき各クロックパルスが第１および第２のショートクロック信号ＳＣＫａ，ＳＣＫｂのいずれかに含まれる場合には必ずショート期間となり、それ以外の場合には必ずロング期間となるので、本実施形態では、第１の実施形態の場合と同様、変換クロック信号ＭＣＫに含まれるべき各クロックパルスがショートクロック信号ＳＣＫに含まれるクロックパルスであるか否かを判別することにより、出力クロック信号Ｃｏｕｔを生成することができる。
【００６８】
以下、第３の実施形態における動作につき図９を参照して詳しく説明する。図９は、本実施形態における各種信号のタイミングチャートを示す図である。この図９に示されるように、第１の期間算出部３０２から出力されるロングクロック信号ＬＣＫは、入力クロック信号ＣｉｎのクロックパルスＣ１，Ｃ３，Ｃ５，Ｃ７，Ｃ９，Ｃ１１，…を含んでおり、これらのクロックパルスの番号は上式（２）に基づいて算出される。ここでは、係数設定部３０１により初項ａＬ は１に、公差ｄＬ  は２に設定されており、上式（２）に基づき、クロックパルスの番号（順番）は１，３，５，７，９，１１，１３，…となる。
【００６９】
もっとも、ここではクロック縮小比率Ｎ／Ｍの分母であるベースカウント値Ｍが１２に設定されており、１２のクロックパルスを含む範囲内におけるクロックパルス番号が１から１２までのクロックパルスのうちその番号が１，３，５，７，９，１１であるクロックパルスが繰り返し出力されることになる。この構成により、簡単な回路構成で連続するクロックパルスからなる入力クロック信号Ｃｉｎからロングクロック信号ＬＣＫを生成することができる。
【００７０】
また、第２の期間算出部３０３ａから出力される第１のショートクロック信号ＳＣＫａは、入力クロック信号ＣｉｎのクロックパルスＣ１１，…を含んでおり、これらのクロックパルスの番号は上式（４）に基づいて算出される。ここでは、係数設定部３０１により初項ａＳ１ は１１に、公差ｄＳ１ は１２にそれぞれ設定されているので、上式（４）に基づき、クロックパルスの番号（順番）は１１，２３，３５，…となる。
【００７１】
さらに、第３の期間算出部３０３ｂから出力される第２のショートクロック信号ＳＣＫｂは、入力クロック信号ＣｉｎのクロックパルスＣ１２，…を含んでおり、これらのクロックパルスの番号は上式（５）に基づいて算出される。ここでは、係数設定部３０１により初項ａＳ２ は１２に、公差ｄＳ２ は１２にそれぞれ設定されているので、上式（５）に基づき、クロックパルスの番号（順番）は１２，２４，３６，…となる。
【００７２】
なお、ここでも第１の期間算出部３０２と同様、実際には所定の範囲内におけるクロックパルス番号に対応するクロックパルスが繰り返し出力されることになるので、同様に簡単な回路構成で連続するクロックパルスからなる入力クロック信号Ｃｉｎから第１および第２のショートクロック信号ＳＣＫａ，ＳＣＫｂを生成することができる。
【００７３】
次に、図９に示されるようにクロック信号変換部３０４から出力される変換クロック信号ＭＣＫは、入力クロック信号ＣｉｎのクロックパルスＣ１，Ｃ３，Ｃ５，Ｃ７，Ｃ９，Ｃ１１，Ｃ１２，…を含んでおり、これらのクロックパルスはロングクロック信号ＬＣＫおよび第１および第２のショートクロック信号ＳＣＫａ，ＳＣＫｂのいずれか１つ以上に含まれるクロックパルスに合致する。すなわち、クロック信号変換部３０４は、これらのクロック信号を合成する（論理和をとる）ことにより、入力クロック信号Ｃｉｎのクロックパルスが適宜間引かれてクロック縮小比率が７／１２となる変換クロックＭＣＫを生成する。
【００７４】
ここで、クロック信号変換部３０４は、第１の実施形態の場合と同様に、ロング期間およびショート期間の中央位置でクロックパルスが立ち上がる（アクティブとなる）出力クロック信号Ｃｏｕｔを生成する。具体的には、クロック信号変換部３０４は、上記変換クロック信号ＭＣＫに含まれるべき各クロックパルスがショートクロック信号ＳＣＫに含まれるクロックパルスであるか否かを判別する。そして、ショートクロック信号ＳＣＫに含まれるクロックパルスである場合には、当該クロックパルスが立ち下がるときに同時に立ち上がる１クロック長のクロックパルスを出力クロック信号Ｃｏｕｔとして生成する。また、それ以外の場合（すなわちショートクロック信号ＳＣＫに含まれるクロックパルスでない場合）には、当該クロックパルスが立ち下がってから１クロック後の時点で立ち上がる２クロック長のクロックパルスを出力クロック信号Ｃｏｕｔとして生成する。このような構成により、後述する出力画像信号Ｄｏｕｔに含まれるべき各画素データＤ１，Ｄ３，Ｄ５，Ｄ７，Ｄ９，Ｄ１１，Ｄ１２，…の中央位置でクロックパルスが立ち上がる出力クロック信号Ｃｏｕｔを容易に生成することができる。
【００７５】
続いて、図９に示されるように画像信号変換部３０５から出力される出力画像信号Ｄｏｕｔは、入力画像信号Ｄｉｎの画素データＤ１，Ｄ３，Ｄ５，Ｄ７，Ｄ９，Ｄ１１，Ｄ１２，…を含んでおり、これらの画素データの番号は変換クロック信号ＭＣＫに含まれるクロックパルスの番号に対応していることがわかる。すなわち、画像信号変換部３０５は、クロック信号変換部３０４から受け取ったクロック信号ＭＣＫに基づき、入力画像信号Ｄｉｎから対応する画素データを間引くことにより出力画像信号Ｄｏｕｔを生成する。
【００７６】
以上のように、本スキャンコンバート回路３００は、クロックパルスを間引いた後のクロック縮小比率をＮ／Ｍとした場合の分母であるベースカウント値Ｍと、第１の期間における開始位置を算出するための係数としての初項ａＬ および公差ｄＬ と、第２および第３の期間それぞれの開始位置を算出するための係数としての初項ａＳ１ ，ａＳ２ および公差ｄＳ２ ，ｄＳ２ とを定める設定データに基づき、上記縮小比率に変換された出力画像信号Ｄｏｕｔを出力する。
【００７７】
＜４．  各実施形態の効果＞
上記第１ないし第３の実施形態では、ベースカウント値Ｍとロング期間およびショート期間（または第１から第３までの期間）の開始位置をそれぞれ算出するための係数（等差数列の一般項を求めるための初項ａおよび公差ｄ）を設定するだけで、様々なフォーマットを有する入力画像信号を様々な画素数を有する表示デバイスに対応した出力画像信号に変換することができるので、予め決定しなければならない設定データ数が少なく、かつ回路規模が小さいスキャンコンバート回路を提供することができる。
【００７８】
また、第２の実施形態では、第２および第３の期間算出部２０３ａ，２０３ｂを備えることにより、出力クロック信号Ｃｏｕｔ（または変換クロック信号ＭＣＫ）に含まれるクロックパルスの番号配列を多様化しまた様々なクロック縮小比率に対応することができるスキャンコンバート回路を提供することができる。
【００７９】
さらに、第１および第３の実施形態では、係数設定部に与えられる設定データを適宜に設定することにより、クロック信号変換部１０４，３０４において、変換クロック信号ＭＣＫに含まれるべき各クロックパルスがショートクロック信号ＳＣＫに含まれるクロックパルスであるか否かを判別する簡易な構成で、または変換クロック信号ＭＣＫに含まれるべき各クロックパルスがロングクロック信号ＬＣＫおよびショートクロック信号ＳＣＫのいずれかに含まれるクロックパルスであるかを判別する簡易な構成で、例えば変換クロック信号ＭＣＫに含まれるクロックパルスの間隔を算出することにより対応する期間がロング期間であるかショート期間であるかを判別する複雑な構成を取ることなく、出力画像信号Ｄｏｕｔに含まれるべき各画素データの中央位置でクロックパルスが立ち上がる出力クロック信号Ｃｏｕｔを容易に生成することができる。
【００８０】
＜５．  各実施形態の変形例＞
上記各実施形態では、ロング期間算出部１０２および第１の期間算出部２０２，３０２によりロングクロック信号ＬＣＫが生成される構成であるが、ロング期間の開始位置を示す信号であれば必ずしもクロック信号に限定されるわけではなく、例えば数値データなどであってもよい。このことはショート期間算出部１０３や第２および第３の期間算出部２０３ａ，２０３ｂ，３０３ａ，３０３ｂにおいても同様である。
【００８１】
上記各実施形態では、係数設定部１０１，２０１，３０１により、ロング期間およびショート期間（または第１から第３までの期間）の開始位置を示す順番をそれぞれ等差数列の一般項ａｎ により求めるための初項ａ および公差ｄ が定められているが、その他の数式やテーブルなどにより上記期間の開始位置を示す順番を求めるための係数やデータなどが定められる構成であってもよい。
【００８２】
上記各実施形態では、ロング期間算出部１０２、第１の期間算出部２０２，３０２、ショート期間算出部１０３、または第２および第３の期間算出部２０３ａ，２０３ｂ，３０３ａ，３０３ｂにおいて、等差数列の一般項におけるｎを１からＭまでの間で繰り返し１ずつ増加させることによりロング期間またはショート期間（または第１から第３までの期間）の開始位置を算出するため、係数設定部１０１，２０１，３０１によりベースカウント値Ｍが定められる構成であるが、必ずしもこのベースカウント値Ｍが定められる必要はなく、例えばベースカウント値Ｍに替わる適宜の繰り返し回数が予め設定され、または算出されてもよい。
【００８３】
上記第１または第３の実施形態では、出力画像信号Ｄｏｕｔに含まれるべき各画素データの中央位置でクロックパルスが立ち上がる出力クロック信号Ｃｏｕｔを生成する構成であるが、この出力クロック信号Ｃｏｕｔは、出力画像信号Ｄｏｕｔとともに表示装置に与えられ使用されるクロック信号であるので、出力画像信号Ｄｏｕｔに含まれる画素データに同期したクロック信号であればよく、当該表示装置の仕様に応じて適宜の所定位置で立ち上がるクロックパルスを含んでいればよい。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１の実施形態に係るスキャンコンバート回路の構成を示すブロック図である。
【図２】上記実施形態において入力クロック信号から変換クロック信号を生成する動作を簡易に説明するための図である。
【図３】上記実施形態における各種信号のタイミングチャートを示す図である。
【図４】本発明の第２の実施形態に係るスキャンコンバート回路の構成を示すブロック図である。
【図５】上記実施形態において入力クロック信号から変換クロック信号を生成する動作を簡易に説明するための図である。
【図６】上記実施形態における各種信号のタイミングチャートを示す図である。
【図７】本発明の第３の実施形態に係るスキャンコンバート回路の構成を示すブロック図である。
【図８】上記実施形態において入力クロック信号から変換クロック信号を生成する動作を簡易に説明するための図である。
【図９】上記実施形態における各種信号のタイミングチャートを示す図である。
【符号の説明】
【００８５】
１００，２００，３００…スキャンコンバート回路
１０１，２０１，３０１…係数設定部
１０２                …ロング期間算出部
１０３                …ショート期間算出部
１０４，２０４，３０４…クロック信号変換部
１０５，２０５，３０５…画像信号変換部
２０２，３０２        …第１の期間算出部
２０３ａ，３０３ａ    …第２の期間算出部
２０３ｂ，３０３ｂ    …第３の期間算出部
Ｃｉｎ    …入力クロック信号
Ｃｏｕｔ  …出力クロック信号
ＬＣＫ    …ロングクロック信号
ＳＣＫ    …ショートクロック信号
ＭＣＫ    …変換クロック信号
Ｄｉｎ    …入力画像信号
Ｄｏｕｔ  …出力画像信号
【図１】
2008164675.tif 000003
【図２】
2008164675.tif 000004
【図３】
2008164675.tif 000005
【図４】
2008164675.tif 000006
【図５】
2008164675.tif 000007
【図６】
2008164675.tif 000008
【図７】
2008164675.tif 000009
【図８】
2008164675.tif 000010
【図９】
2008164675.tif 000011