(57)【要約】【課題】  ＦＰＤ等の固定画素デバイスにおいて、インターレース映像信号を表示可能な映像表示装置及び映像表示方法を提供する。【解決手段】  本発明の映像表示装置は、フィールド表示において１ラインおきに飛び越し表示し、飛び越されたラインは公知のフィールド内補間をしてから各画素値に固定係数（０＜α＜１）を乗じて動画／静止画の区別無く表示する事により、フレームディレイが無く、平均輝度（電力効率）／ちらつき／垂直解像感においてバランスのとれた効率の良い映像表示を可能にする。【選択図】  図１
2008224913.tif 000002
【特許請求の範囲】
【請求項１】
固定画素デバイスにおけるインターレース映像表示装置であって、
インターレース入力映像信号を倍速変換する倍速変換回路と、
前記倍速変換回路から出力される倍速変換インターレース映像信号をフィールド内補間するフィールド内補間回路と、
前記フィールド内補間回路から出力されるフィールド内補間インターレース映像信号の各画素値に０＜α＜１なる固定係数αを乗じる定数乗算器と、
前記定数乗算器から出力される定数を乗じたフィールド内補間インターレース映像信号と前記倍速変換インターレース映像信号とを切り替えて順次走査映像信号を出力するスイッチ回路よりなる事を特徴とするインターレース映像表示装置。
【請求項２】
前記固定係数αが約０．５である事を特徴とする請求項１に記載のインターレース映像表示装置。
【請求項３】
固定画素デバイスにおけるインターレース映像表示方法であって、
インターレース入力映像信号を倍速変換する倍速変換ステップと、
前記倍速変換ステップから出力される倍速変換インターレース映像信号をフィールド内補間するフィールド内補間ステップと、
前記フィールド内補間ステップから出力されるフィールド内補間インターレース映像信号の各画素値に０＜α＜１なる固定係数αを乗じる定数乗算ステップと、
前記定数乗算ステップから出力される定数を乗じたフィールド内補間インターレース映像信号と前記倍速変換インターレース映像信号とを切り替えて順次走査映像信号を出力するスイッチングステップよりなる事を特徴とするインターレース映像表示方法。
【請求項４】
前記固定係数αが約０．５である事を特徴とする請求項３に記載のインターレース映像表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＰＤ（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ）等の固定画素デバイスにおけるインターレース映像表示装置とその方法に関するものである。
【背景技術】
【０００２】
従来のＦＰＤ等の固定画素デバイスにおけるインターレース映像信号表示時は、Ｉ／Ｐ変換によりインターレース映像信号をプログレッシブ映像信号に変換後、表示デバイスの画素数に合わせてスケーリングして表示していた。
【０００３】
【特許文献１】特許３７１７９１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、Ｉ／Ｐ変換は失われた情報を推定によって復元する操作であり、様々な困難を伴う。例えばＩ／Ｐ変換には隣接するフィールドの情報を必要とする事から、フィールド或いはフレームディレイが発生する事が多い。またＩ／Ｐ変換では動画と静止画とで処理方式を変える必要があり、Ｉ／Ｐ変換が破綻した場合は視覚上の弊害も大きいという問題があった。
【０００５】
本発明は、上記問題点を解決し、固定画素デバイスにおいてインターレース映像信号を表示可能な映像表示装置及び映像表示方法を提供することを課題としている。
【課題を解決するための手段】
【０００６】
上記問題を解決する為に、本発明の映像表示装置は、フィールド表示において１ラインおきに飛び越し表示し、飛び越されたラインは公知のフィールド内補間をしてから各画素値に０＜α＜１なる固定係数αを乗じて表示する事を特徴としている。
【発明の効果】
【０００７】
本発明によれば、フィールド表示において１ラインおきに飛び越し表示し、飛び越されたラインは公知のフィールド内補間をしてから各画素値に固定係数αを乗じて表示するので、従来のＩ／Ｐ変換に相当する操作を観察者である人に委ねる事になり、表示上の破綻を防止出来る。また固定係数αの値により平均輝度（電力効率）／ちらつき／垂直解像感においてバランスのとれた効率の良い映像表示が可能である。
【０００８】
更にフレームディレイが無く、動画／静止画とも同一の処理方法で処理出来るので、従来のＩ／Ｐ変換方式に比べて回路規模が縮小出来るという効果がある。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明について説明する。図１は本発明を実施する際の機能ブロック図である。また、図２はこのブロック各部の入出力映像画面を表す。
【００１０】
図１において、1は倍速変換回路、２はフィールド内補間回路、３は定数乗算器、４はスイッチ回路である。倍速変換回路に入力されるインターレース入力信号１０１は通常のインターレース映像信号であり、水平周期はｔiである。倍速変換回路ではこの信号を水平周期ｔi／2に変換する。従って、倍速変換インターレース信号１０２は水平周期ｔiの半分で走査を終え、後の半周期はブランクとなる。
【００１１】
フィールド内補間回路２では、インターレース信号の飛び越した部分を周辺の画素情報によって補間するが、このやり方については一次補間、ナイキストフィルタによる補間等、既に種々の方法が取られている。ここでは、それら従来のやり方に従う。
【００１２】
乗算器３では、補間された信号に一定数（０＜α＜１）を掛算する。乗算はＲ，Ｇ，Ｂ、またはＹ，Ｐｂ，Ｐｒ各信号成分に対して行われる。
【００１３】
スイッチ回路４はインターレース入力信号１０１の水平周期の内の前半、すなわち、倍速変換器出力が元の信号を走査している期間は倍速変換器出力を、また周期後半の倍速変換器出力がブランクの期間はフィールド内補間回路の出力を出力するように切り替えを行う。その結果、スイッチ回路の出力は跳び越した走査部分を補間した、順次走査出力信号１０５となる。
【００１４】
図２において、入力信号は水平周期ｔiのインターレース信号で、１０１に示すように飛び越し表示される。１０２は倍速変換後のインターレース信号であり、１０１に比して２倍の速度で走査される。１０３はフィールド内補間された信号で、１０２の白（空白）の部分を補間する。１０４は１０３の信号に定数αを乗じたもので、輝度、コントラスト共に低減している。１０５は１０２と１０４の信号を交互に挿入補間したものである。
【００１５】
これらの図では偶数ラインのフィールドで説明したが、次のフィールドでは奇数ラインの信号が入力され、同様の動作によって偶数ラインを補間によって作り出す。
【００１６】
この様に、偶数フィールドでは偶数ラインの元信号と奇数ラインの輝度の落ちた補間信号による順次走査信号が、また奇数フィールドでは奇数ラインの元信号と偶数ラインの輝度の落ちた補間信号による順次走査信号が得られる。
【図面の簡単な説明】
【００１７】
【図１】本発明の機能ブロック図である。
【図２】各機能ブロックの入出力映像画面である。
【符号の説明】
【００１８】
１  倍速変換回路
２  フィールド内補間回路
３  定数乗算器
４  スイッチ回路
１０１  インターレース入力信号
１０２  倍速変換インターレース信号
１０３  フィールド内補間インターレース信号
１０４  定数を乗じたフィールド内補間インターレース信号
１０５  順次走査出力信号
【図１】
2008224913.tif 000003
【図２】
2008224913.tif 000004