(57)【要約】【課題】再構成可能な集積回路デバイスを搭載したシステムにおいて、容易かつ確実にハードウエアの破壊を回避することができる再構成可能な集積回路デバイスの提供を目的とする。【解決手段】内部回路２１に関する設定情報の記憶領域２４ａと外部端子２２に関する設定情報の記憶領域２４ｂを備え、前記記憶領域の設定情報の書き換えが可能な集積回路デバイスであって、内部回路２１に関する設定情報の書き換えは任意とされ、外部端子２２に関する設定情報の書き換えは制限されている。外部端子２２に関する設定情報の書き換えの制限は、例えば、１回に限定されているか又はプロテクト機能解除を必要とする構成を用いることができる。【選択図】図２
2008016663.tif 000002
【特許請求の範囲】
【請求項１】
内部回路に関する設定情報の記憶領域と外部端子に関する設定情報の記憶領域を備え、前記記憶領域の前記設定情報の書き換えが可能な集積回路デバイスであって、
前記内部回路に関する設定情報の書き換えは任意とされ、前記外部端子に関する設定情報の書き換えは制限されていることを特徴とする再構成可能な集積回路デバイス。
【請求項２】
前記外部端子に関する設定情報の書き換えは、１回に限定されていることを特徴とする請求項１に記載の再構成可能な集積回路デバイス。
【請求項３】
前記外部端子に関する設定情報の書き換えは、プロテクト機能解除を必要とすることを特徴とする請求項１に記載の再構成可能な集積回路デバイス。
【請求項４】
前記内部回路に関する設定情報を投入する第１のデータ投入部と、前記外部端子に関する設定情報を投入する第２のデータ投入部を有し、前記第２のデータ投入部の使用が制限されていることを特徴とする請求項１に記載の再構成可能な集積回路デバイス。
【請求項５】
前記内部回路及び前記外部端子に関する設定情報を投入する第１のデータ投入部と第２のデータ投入部の２つのデータ投入部を有し、前記第１のデータ投入部から第１の設定情報を投入した後、前記第２のデータ投入部から第２の設定情報を投入して前記第１の設定情報を部分的に上書きすることにより、再構成が有効となるように設定されていることを特徴とする請求項１に記載の再構成可能な集積回路デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ユーザによって論理回路等の書き込み、書き換えができる再構成可能な集積回路デバイスに関する。
【背景技術】
【０００２】
近年、開発製造期間が長く開発製造コストも高いＡＳＩＣ（Application Specific Integrated Circuit ）の代わりに、再構成可能なＣＰＬＤ（Complex Programmable Logic Device）、ＦＰＧＡ（Field Programmable Gate Array）、等の一般にプログラマブルロジックデバイス（ＰＬＤ：Programmable Logic Device）と呼ばれている再構成可能な集積回路デバイスを搭載したシステムの採用が増加している。さらに、その再構成可能な機能をハードウエア・アーキテクチャとして取り込み利用することによって、アプリケーション毎に適した機能となるように集積回路デバイスを再構成し、最適な処理を効率的に実現するリコンフィギャラブル・コンピューティングシステムも注目されている。
【０００３】
再構成可能な集積回路デバイスは、一般には電気回路基板に実装され、その上で様々な周辺デバイスに電気的に接続される。このため、電圧、電流の流入及び流出関連、入出力方向等の端子の仕様は変更しないで、内部の論理回路のみをアプリケーションに合わせて再構成することで、集積回路デバイス周辺のハードウエアへの電気的な接続仕様を満たした上で最適な機能を実現することが期待されている。
【０００４】
しかし、現在の再構成可能な集積回路デバイスにおいては、内部の論理回路を自由に再構成だけでなく各端子の入力及び出力方向、ドライブ能力等の端子の仕様についても再構成することが可能となっている。このため、再構成可能な集積回路デバイス周辺の回路の出力信号線に、当該デバイスの端子を出力端子として再構成するようなことがあると、信号の衝突を発生してしまい、その結果ハードウエアの破壊を引き起こす可能性があるという課題がある。
【０００５】
システムの設計・製造者等が十分に検証を行った回路より作成された設定情報で集積回路デバイスを再構成する場合には、前記のような再構成によるハードウエア破壊を起こすことはない。しかし、開発過程における検証不十分な回路より作成された設定情報で再構成する場合や、当該集積回路デバイスの周辺回路についての情報を持たないユーザや、集積回路の設計に不慣れなユーザが機能改良等のために独自に設計した回路で作成された設定情報によって再構成する場合がある。このような場合には、前記理由によってシステムの破壊が引き起こされる可能性がある。
【０００６】
ソフトウェアの開発においては、通常、アプリケーションソフトウェアをユーザが開発し実行することで、様々な機能を実現することができる。そして、アプリケーションソフトウェアの不具合によって所望の動作をしないことがあっても、ハードウエアの改修はせずに再起動などの手続きを踏むことによって、もとの状態に復帰させることができ、システムが永久的に破壊されることは好ましくない。それと同様に、ハードウエアとしての再構成可能な集積回路デバイスをユーザが開発し実行することで、様々な機能を実現するシステムにおいても、例え、再構成した集積回路デバイスが誤った設定情報によって所望の動作をしないことがあっても、システムが永久的に破壊されるような事態が生じることは好ましくない。
【０００７】
上述のようなシステムの破壊問題を回避する方法として、例えば、特許文献１では、再構成可能な集積回路の論理合成時、及び、配線実行時、もしくは、再構成データの投入時に、あらかじめ用意した正しい入出力端子の設定情報と比較確認することで、誤った再構成を防ぐことが提案されている。
【特許文献１】特開平８−３２９０１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１の方法では、それぞれの設定情報の確認時において、再構成する論理回路に関する設定情報と、入出力端子に関する正しい設定情報とを、比較確認するという作業が必要であり、その分の作業コストが発生する。また、比較確認するためには、再構成可能な集積回路デバイスを設計する際に使用する設計ツールへの比較機能の搭載や、再構成する設定情報の投入時に、正しい設定情報と比較装置の搭載が必要となる。また、前述の比較確認する場合であっても、設計途中での誤りや、比較確認する正しい設定情報として間違いのある情報を使ってしまうなどの人為的なミスによって、最終的に誤った端子設定の設定情報が投入されることもあり、システムの破壊を引き起こす可能性が全く無くなったわけではない。
【０００９】
すなわち、再構成可能な集積回路デバイスを搭載したシステムにおいて、集積回路デバイスの設計者等の十分な注意によって、誤った再構成がされないようにする以外に、上述した問題を解決するに有効な手段は見当たらない。また、リコンフィギャラブル・コンピューティングシステムの使用が増加していくなかでは、多くのユーザが再構成可能な集積回路デバイスの設計に携わることになり、システムとして誤った再構成を行っても永久的なハードウエアの破壊を発生しないようにする仕組が要望されている。
【００１０】
本発明は、上述した実情に鑑みてなされたもので、再構成可能な集積回路デバイスを搭載したシステムにおいて、容易かつ確実にハードウエアの破壊を回避することができる再構成可能な集積回路デバイスの提供を目的とする。
【課題を解決するための手段】
【００１１】
本発明による再構成可能な集積回路デバイスは、内部回路に関する設定情報の記憶領域と外部端子に関する設定情報の記憶領域を備え、前記記憶領域の設定情報の書き換えが可能な集積回路デバイスであって、内部回路に関する設定情報の書き換えは任意とされ、外部端子に関する設定情報の書き換えは制限されていることを特徴とする。
外部端子に関する設定情報の書き換えの制限は、例えば、１回に限定されているか又はプロテクト機能解除を必要とする構成を用いることができる。
【００１２】
また、内部回路に関する設定情報を投入する第１のデータ投入部と、外部端子に関する設定情報を投入する第２のデータ投入部を設け、第２のデータ投入部の使用を制限することで外部端子の書き換え制限を行うようにしてもよい。また、内部回路及び外部端子に関する設定情報を投入する第１のデータ投入部と第２のデータ投入部の２つのデータ投入部を有し、第１のデータ投入部から第１の設定情報を書き換えた後、第２のデータ投入部から第２の設定情報を投入して、前記第１の設定情報を上書きすることにより、再構成が有効となるように設定することで、外部端子の書き換えを制限するようにしてもよい。
【発明の効果】
【００１３】
本発明によれば、内部回路に関する設定情報については、ユーザが自由に書き換えることができるとしても、外部端子に関する設定情報の書き換えは、再構成可能な集積回路デバイスが搭載されるシステムの設計・製造者等により実行されるなどの制限を付すことができる。この結果、ユーザは、外部端子に関して周辺回路との信号の衝突等に対する考慮を払うことなく、また、端子の設定に関する比較確認をすることなく、安心して内部回路に関する設定情報の書き換えを行うことができる。
【発明を実施するための最良の形態】
【００１４】
図により本発明の実施の形態を説明する。図１は、従来の再構成可能な集積回路デバイスを模擬した一般的なシステム構成例を示す図で、本発明の説明に先だって、その概略を説明する。再構成可能な集積回路デバイス１０は、多数の論理素子からなる内部回路部１１と周辺の外部回路１３ａ、１３ｂとの回路接続を形成する入力端子部１２ａ及び出力端子部１２ｂ（以下、外部端子部１２という）を有している。
【００１５】
内部回路部１１は、多数の組み合わせ回路やフリップフロップ等の論理回路素子を有していて、これらの回路素子の配線、接続状態を、配線間のスイッチのＯＮ／ＯＦＦやルックアップテーブル、セレクタ等で設定する（プログラムする）ことによって、集積回路デバイス１０に種々の動作機能を持たせることができる。また、外部端子部１２は、内部回路部１１を周辺の外部回路１３ａ，１３ｂに接続して、所定の動作機能を生じるように信号の入出力を行う。
【００１６】
集積回路デバイス１０は、内部回路部１１及び外部端子部１２の配線領域に関する設定情報を記憶保持する設定記憶部１４を有する。この記憶設定部１４には、集積回路デバイスによって種々のメモリを用いることができるが、ＳＲＡＭ（Static Random Access Memory ）やフラッシュメモリ、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory ）等の書き換え可能なものが用いられる。
【００１７】
この設定記憶部１４が未設定の場合は、所望のアプリケーションに応じた設定情報を書き込んで、所定の動作機能を持たせることができる。また、既に設定情報が記憶保存されている場合は、その設定情報を変更することができ、内部回路部１１の回路構成を変更しその動作機能等を変える、すなわち再構成することができる。内部回路部１１及び外部端子部１２の配線、接続に関する設定情報は、システム内のＣＰＵ（中央処理装置）１６により送出され、再構成の設定情報はデータ投入部１５を介して集積回路デバイス１０内の設定記憶部１４に投入され書き込まれる。
【００１８】
図１に示す従来のシステム構成においては、設定記憶部１４とデータ投入部１５は、内部回路部１１に関する設定情報と外部端子部１２に関する設定情報に対して共用で、共に再構成することが可能となっている。このため、集積回路デバイス１０の内部回路部１１の論理回路に関する設定だけを変更したい場合にも、外部端子部１２に関する設定も変更してしまう可能性がある。このため、一般のユーザが作成した再構成の設定情報に間違いがあり、外部端子部に関する設定を間違えた場合は、内部回路と外部回路との出力の衝突が発生する可能性がある。出力の衝突が発生するような場合は、集積回路デバイス１０が動作しないばかりでなく、ハードウエアとしての破壊を伴う故障を生じる可能性がある。
【００１９】
図２は、図１の上述の問題点を解消する本発明による第１の実施形態を説明する図である。この第１の実施形態は、再構成可能な集積回路デバイスにおいて、内部回路に関する設定情報の記憶領域と、外部端子に関する設定情報の記憶領域とを分ける。さらに、外部端子の仕様に関わる設定情報の記憶領域については、ワンタイムＲＯＭや書き込みプロテクト機構を具備した１回しかもしくは容易には書き換えできないようにする。これによって、一度、システム基板の設計・製造者等によって正しく設定した外部端子の設定情報は、その後の集積回路デバイスの再構成では変更されないようにし、システムの破壊を防ぐものである。
【００２０】
具体的には、図２のシステム構成例に示すように、再構成可能な集積回路デバイス２０は、多数の論理素子からなる内部回路部２１と周辺の外部回路２３ａ、２３ｂとの回路接続を形成する入力端子部２２ａ及び出力端子部２２ｂ（以下、外部端子部２２という）を有している。内部回路部２１は、図１で説明したのと同様に多数の組み合わせ回路やフリップフロップ等の論理回路素子からなり、これらの回路素子の配線、接続状態を、配線間のスイッチのＯＮ／ＯＦＦやルックアップテーブル、セレクタ等で設定する（プログラムする）ことによって、集積回路デバイス２０に種々の動作機能を持たせることができる。また、外部端子部２２は、内部回路部２１を周辺の外部回路２３ａ，２３ｂに接続して、所定の動作機能を生じるように信号の入出力を行う。
【００２１】
集積回路デバイス２０は、内部回路部２１に関する設定情報と外部端子部２２に関する設定情報の設定記憶部２４ａ，２ｂで示すように別々に設けている。すなわち、内部回路部２１の配線、接続を行う配線領域に関する設定情報を設定記憶部２４ａに記憶保存し、外部端子部２２に関する設定情報を設定記憶部２４ｂに記憶保存する。そして、内部回路部２１用の設定記憶部２４ａには、ＳＲＡＭやフラッシュメモリ、ＥＥＰＲＯＭ等の書き換え可能なものが用いる。他方、外部端子部２２用の設定記憶部２４ｂには、ワンタイムＲＯＭ（１回のみ書き込み可）やプロテクト機能付のメモリなどに書き換えできない、もしくは容易には書き換えできないものを用いる。
【００２２】
内部回路部２１用の設定記憶部２４ａが未設定の場合は、ユーザによって所望のアプリケーションに応じた設定情報を書き込んで、所定の動作機能を持たせることができる。また、既に設定情報が記憶保存されている場合は、その設定情報を変更することができ、内部回路部２１の回路構成を変更しその動作機能等を変える、すなわち再構成することができる。なお、内部回路部２１に関する設定情報は、システム内のＣＰＵ（中央処理装置）２６により送出され、データ投入部２５を介して集積回路デバイス２０内の設定記憶部２４ａに投入され書き込まれる。
【００２３】
外部端子用の設定記憶部２４ｂには、集積回路デバイス２０がユーザに引き渡される前に、システム基板の製造者等により、予め外部端子部２２に関する設定情報が書き込まれ、一般のユーザには書き換えができない仕組みとされる。また、この設定記憶部２４ｂが、書き換え可能なメモリで構成する場合であっても、システム基板の製造者或いは特定の権限を与えられた人によってプロテクトを解除しない限り、書き換えが不可となるような制限を付すことができる。なお、プロテクト機能つきメモリは、外部端子の状況によって書き込み禁止になるメモリや、ＣＰＵからの特定のデータ列の書き込みによって書き込み禁止の状態を制御するフラッシュメモリ等によって実現される。
【００２４】
外部端子に関する設定情報の記憶領域（設定記憶部２４ｂ）へは、システムの製造段階で十分に検証した正しいデータを、システム基板の製造者等による最初の１回目の書き込みのみを有効とし、あるいは容易に書き換えができないようにプロテクトして、その後の一般のユーザにより誤った再構成の設定情報や変更を不可能もしくは困難にすることで、システムの破壊を確実に防ぐことが出来る。また、従来技術のように、ユーザが内部回路の論理回路作成や配置設計時、更には再構成のデータ投入を行う過程で、正しい外部端子の設定であるかを比較確認する必要がないため、ユーザの追加の作業コストを発生すること無く、システムの破壊を防ぐことができる。
【００２５】
図３は、本発明による第２の実施形態を説明する図である。この第２の実施形態は、再構成可能な集積回路デバイスにおいて、再構成の設定情報のデータ投入部として、内部回路部に関する設定情報の記憶領域へのデータ投入部と外部端子の仕様に関わる設定情報のデータ投入部を設け、それぞれの設定情報のデータ投入部からは、他方の設定情報の更新はできない構成とされる。これによって、一度、システム基板の製造者等によって、正しく設定した外部端子の設定情報は、その後の集積回路デバイスの再構成では変更されないようにし、システムの破壊を防ぐものである。
【００２６】
具体的には、図３のシステム構成例に示すように、再構成可能な集積回路デバイス３０は、多数の論理素子からなる内部回路部３１と周辺の外部回路３３ａ、３３ｂとの回路接続を形成する入力端子部３２ａ及び出力端子部３２ｂ（以下、外部端子部３２という）を有している。内部回路部３１は、図１で説明したのと同様に多数の組み合わせ回路やフリップフロップ等の論理回路素子を有し、これらの回路素子の配線、接続状態を、配線間のスイッチのＯＮ／ＯＦＦやルックアップテーブル、セレクタ等で設定する（プログラムする）ことによって、集積回路デバイス３０に種々の動作機能を持たせることができる。また、外部端子部３２は、内部回路部３１を外部の周辺の外部回路３３ａ，３３ｂに接続して、所定の動作機能を生じるように信号の入出力を行う。
【００２７】
集積回路デバイス３０は、図２の場合と同様に、内部回路部３１に関する設定情報と外部端子部３２に関する設定情報の設定記憶部３４ａ，３４ｂで示すように別々に設けている。すなわち、内部回路部３１の配線、接続を行う配線領域に関する設定情報を第１の設定記憶部３４ａに記憶保存し、外部端子部３２に関する設定情報を第２の設定記憶部３４ｂに記憶保存する。そして、内部回路部３１用の第１の設定記憶部３４ａには、ＳＲＡＭやフラッシュメモリ、ＥＥＰＲＯＭ等の書き換え可能なものが用いる。また、外部端子部３２用の第２の設定記憶部３４ｂには、第１の設定記憶部３４ａと同様に書き換え可能なものが用いる。しかし、ワンタイムＲＯＭ（１回のみ書き込み可）やプロテクト機能付のメモリなどに、書き換えできない、もしくは容易には書き換えできないものを用いることもできる。
【００２８】
この第２の実施形態では、内部回路部３１の関する設定情報を投入する第１のデータ投入部３５ａと外部端子部３２の仕様に関する設定情報を投入する第２のデータ投入部３５ｂを別々に設けている点が、図２の第１の実施形態と異なる。第１のデータ投入部３５ａと別に設けられた外部端子用の第２のデータ投入部３５ｂからは、システムの製造段階で十分に検証した正しいデータを、システム基板の製造者等が書き込むことで機能させ、その後に、一般のユーザが、第２のデータ投入部３５ｂからの書き込みをすることができないように制限する。これにより外部端子に関する誤った再構成の設定情報や変更を、不可能もしくは困難にすることで、システムの破壊を確実に防ぐことができる。
【００２９】
上記のシステム構成においては、内部回路部３１に関する設定情報は、システム内のＣＰＵ（中央処理装置）３６により送出され、第１のデータ投入部３５ａを介して集積回路デバイス３０内の第１の設定記憶部３４ａに投入され書き込まれるが、外部端子に関する第２の設定記憶部３４ｂの書き換えは物理的にできないようされている。第１の設定記憶部３４ａが未設定の場合は、ユーザによって所望のアプリケーションに応じた設定情報を書き込んで、所定の動作機能を持たせることができる。また、既に設定情報が記憶保存されている場合は、その設定情報を変更することができ、内部回路部３１の回路構成を変更しその動作機能等を変える、すなわち再構成することができる。
【００３０】
外部端子用の第２の設定記憶部３４ｂには、ユーザに引き渡される前に、システム基板の製造者等により、予め第２のデータ投入部３５ｂから設定情報が投入され書き換えられていて、一般のユーザには、第２のデータ投入部３５ｂを使用して設定情報を投入することができないようにする。この結果、一般のユーザは外部端子に関する設定情報を書き換えることは不可となる。したがって、従来技術のように、集積回路デバイス３０を再構成を行う過程で、正しい外部端子の設定情報であるか、比較チェックする必要がないため、ユーザが再構成する設定情報の生成過程やデータ投入の際に、追加の作業コストを発生することは殆ど無い。また、図２の第１の実施形態のように、第２の記憶回路部にワンタイムＲＯＭや書き込みプロテクト機構を具備した容易には書き換えできない記憶領域を設ける必要もない、という利点もある。
【００３１】
図４は、本発明による第３の実施形態を説明する図である。この第３の実施形態は、再構成可能な集積回路デバイスにおいて、再構成の設定情報のデータ投入部として、第１と第２の２つのデータ投入部を設け、第１のデータ投入部からの第１の設定情報の投入が完了した後に、第２のデータ投入部から第２の設定情報を投入して第１の設定情報を部分的に上書きする。後者の第２のデータ投入部からデータ投入で、初めて再構成された集積回路デバイスとして有効になるといった機能を具備した集積回路デバイスである。
【００３２】
第１のデータ投入部から最初に投入する第１の設定情報は、一般のユーザがそれぞれのアプリケーション用に再構成するために作成されたもので、第２のデータ投入部から後に投入する第２の設定情報は、システム基板の製造者等がシステムの製造段階で十分に検証した正しい端子設定情報を持った設定情報である。これによって、一般のユーザが仮に誤った再構成を行っても、システムの破壊関わる重要な端子設定等については、システム基板の製造者等によって、正しく設定した外部端子の設定情報で部分的に上書き修正して、システムの破壊を防ぐものである。
【００３３】
具体的には、図４のシステム構成に示すように、再構成可能な集積回路デバイス４０は、多数の論理素子からなる内部回路部４１と周辺の外部回路４３ａ、４３ｂとの回路接続を形成する入力端子部４２ａ及び出力端子部４２ｂ（以下、外部端子部４２という）を有している。内部回路部４１は、図１で説明したのと同様に多数の組み合わせ回路やフリップフロップ等の論理回路素子を有し、これらの回路素子の配線、接続状態を、配線間のスイッチのＯＮ／ＯＦＦやルックアップテーブル、セレクタ等で設定する（プログラムする）ことによって、集積回路デバイス４０に種々の動作機能を持たせることができる。また、外部端子部４２は、内部回路部４１を外部の周辺の外部回路４３ａ，４３ｂに接続して、所定の動作機能を生じるように信号の入出力を行う。
【００３４】
集積回路デバイス４０は、図１の従来例と同様に、内部回路部４１に関する設定情報と外部端子部４２に関する設定情報の設定記憶部４４を共通としている。すなわち、内部回路部４１と外部端子部４２の配線、接続を行う配線領域に関する設定情報を、設定記憶部４４で同時に設定・変更して記憶保存することができる。そして、設定記憶部４４には、ＳＲＡＭやフラッシュメモリ、ＥＥＰＲＯＭ等の書き換え可能なものが用いることができる。
【００３５】
この第３の実施形態では、一般のユーザがＣＰＵ４６から内部回路部４１並びに外部端子部４２に関する第１の設定情報を投入する第１のデータ投入部４５ａと、他に第１のデータ投入部４５ａからの通知により、第２の設定情報のデータ投入が実行される第２のデータ投入部４５ｂを有している。また、第１のデータ投入部４５ａ及び第２のデータ投入部４５ｂのいずれからでも、内部回路部４１並びに外部端子部４２に関する設定情報の記憶領域を書き換えることができる。
【００３６】
第２のデータ投入部４５ｂから投入される第２の設定情報は、システム基板の製造者等が製造段階で十分に検証を行った上で、主として外部端子部４２に関する設定情報として作成されるもので、この設定情報は、第２のデータ投入部４５ｂのデータ保存部に予め記憶される。この第２のデータ投入部４５ｂに記憶された設定情報は、一般のユーザによって、第１のデータ投入部４５ａを介して、アプリケーションに応じた第１の設定情報で設定記憶部４４が書き換えられたときに、第２のデータ投入部４５ｂから投入され、既に書き込まれている前記の第１のデータ投入部４５ａから投入して書き換えられた第２の設定情報に上書きされる。この上書きは、ユーザによって生成された第１の設定情報の間違い部分を修正するもので、実質は部分的な上書きとなる。
【００３７】
第２のデータ投入部４５ｂは、第１のデータ投入部４５ａからのデータ投入の完了通知信号を受けると、必ず第２のデータ投入部４５ｂからの設定情報のデータ投入が実行される。なお、このデータ投入の完了通知信号は集積回路デバイス４０自身が発行するようにしてもよい。第２のデータ投入部４５ｂからの設定情報は、システムの破壊を引き起こす可能性がある外部端子などの重要な設定を行う設定情報とし、第１のデータ投入部４５ａから投入された設定情報に上書きされる。第２のデータ投入部４５ｂからの設定情報のデータ投入が完了すると、第２のデータ投入部４５ｂから投入完了の通知信号が集積回路デバイス４０に対して発行される。なお、この投入完了は集積回路デバイス４０自身で判定するようにしてもよい。
【００３８】
再構成可能な集積回路デバイス４０は、第２のデータ投入部４５ｂから投入完了の通知信号もしくは集積回路デバイス４０内部で生成した投入完了信号を受けて、初めて外部端子部４２に関する設定を有効にして動作を開始することができる。この結果、ユーザが端子設定に関して誤った設定情報を書き込んでも、システムの破壊を引き起こす可能性がある外部端子部４２に関する設定は、上書き修正されることとなり、ハードウエアの破壊を防止することが可能である。また、従来技術のように、集積回路デバイス４０の再構成を行う過程で、正しい外部端子の設定情報であるかを比較チェックする必要がないため、ユーザが再構成する設定情報の生成過程やデータ投入の際に、追加の作業コストを発生することは殆ど無い。
【００３９】
さらに、この第３の実施形態では、第２のデータ投入部４５ｂからの上書きは、外部端子部４２に関する設定情報だけでなく、内部回路部４１に対しても可能であるので、外部端子部についての設定のみでなく、内部回路部についてもシステム基板の製造者等が強制的に上書き変更することができる。これにより、システム的に再構成可能な集積回路デバイスに、製造者等の意図によって、必須のロジック等を確保するといったことが可能になる。また、逆に、いかなる設定をしてもシステム破壊を発生しない外部端子については、敢えて製造者等が設定情報を上書きしないようにしておくことで、ユーザが自由に外部端子の設定も行うことができるといった融通性のあるシステムを構成することが可能となる。
【００４０】
なお、図３及び図４の実施形態において、再構成可能な集積回路デバイスに対して、２組のデータ投入部を設けることに代えて、再構成可能な集積回路の外部にセレクタを配して、１つのデータ投入部を選択的に用いて、２つの設定情報を投入することで同等の処理を実行することも可能である。この場合には、必ず、内部回路部に関する設定情報と外部端子に関する設定情報のデータ投入が完了していることを確認して、再構成可能な集積回路デバイスが動作可能となるように設定することが望ましい。
【図面の簡単な説明】
【００４１】
【図１】従来の再構成可能な集積回路を用いたシステム構成図である。
【図２】本発明の第１の実施形態を説明するシステム構成図である。
【図３】本発明の第２の実施形態を説明するシステム構成図である。
【図４】本発明の第３の実施形態を説明するシステム構成図である。
【符号の説明】
【００４２】
１０，２０，３０，４０…集積回路デバイス、１１，２１，３１，４１…内部回路部、１２，２２，３２，４２…外部端子部、１３ａ，１３ｂ，２３ａ，２３ｂ，３３ａ，３３ｂ，４３ａ，４３ｂ…周辺の外部回路、１４，２４ａ，２４ｂ，３４ａ，３４ｂ，４４…設定記憶部、１５，２５，３５ａ，３５ｂ，４４ａ，４４ｂ…データ投入部、１６…ＣＰＵ（中央処理装置）。
【図１】
2008016663.tif 000003
【図２】
2008016663.tif 000004
【図３】
2008016663.tif 000005
【図４】
2008016663.tif 000006