(57)【要約】【課題】接続ホールを埋め込むＡｌＣｕプラグと層間絶縁膜上に形成するＡｌＣｕ配線とを同時に堆積形成する半導体装置の製造方法を提供する。【解決手段】接続ホール１７内と層間絶縁膜１６の表面とに、同時にＡｌＣｕを堆積してＡｌＣｕ膜２０を形成する。ＡｌＣｕ膜２０の表面をＣＭＰで研磨して、その上にＴｉＮ反射防止膜２１を形成する。平坦な表面を有するＴｉＮ反射防止膜２１を形成することで、ＡｌＣｕ膜２０を含む積層配線のパターニングに際して、ハレーションを防止し、また、ウェットエッチングに際してエッチング液の浸透を防止する。【選択図】図１Ｂ
2008172018.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上部に第１の配線パターンを形成する工程と、
前記第１の配線パターン上に接続ホールを有する層間絶縁膜を形成する工程と、
前記接続ホールを埋める接続プラグと前記層間絶縁膜上の配線層とを、同時に堆積する工程と、
前記配線層の表面を研磨する工程と、
前記研磨された配線層の表面に反射防止膜を形成する工程と、
前記反射防止膜及び前記研磨した配線層をパターニングして第２の配線パターンを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記堆積工程が、３５０℃以下の基板温度でシード層を堆積する工程と、該シード層上にリフロー・スパッタ法でアルミニウム（Ａｌ）を含む導電膜を堆積する工程とを含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記シード層を堆積する工程が、スパッタ法又はＣＶＤ法で、Ａｌ又はＡｌを含む合金を堆積する、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記層間絶縁膜を形成する工程と、前記堆積工程との間に、少なくとも前記接続ホール内にバリアメタル層を堆積する工程を更に有する、請求項１又は２に記載の半導体装置の製造方法。
【請求項５】
前記第１の配線パターンが反射防止膜を含み、該反射防止膜が前記接続ホールの底部で除去されている、請求項１〜４の何れか一に記載の半導体装置の製造方法。
【請求項６】
前記バリアメタル層が、ＴｉＮ膜、又は、ＴｉＮ膜を含む積層膜である、請求項４に記載の半導体装置の製造方法。
【請求項７】
前記層間絶縁膜を形成する工程が、層間絶縁膜を堆積する工程と、該層間絶縁膜の表面部分を、マスクを用いた等方性エッチングでエッチングする工程と、該等方性エッチングでエッチングされた部分を、前記マスクを用いて異方性エッチングして前記接続ホールを形成する工程とを有する、請求項１又は２に記載の半導体装置の製造方法。
【請求項８】
前記層間絶縁膜を形成する工程と前記堆積工程との間に、前記接続ホールの側壁にサイドウオールを形成する工程を更に有する、請求項１〜７の何れか一に記載の半導体装置の製造方法。
【請求項９】
前記第１及び第２の配線パターンがＡｌＣｕ膜で構成される、請求項１〜８の何れか一に記載の半導体装置の製造方法。
【請求項１０】
前記反射防止膜がＴｉＮ膜である、請求項１〜９の何れか一に記載の半導体装置の製造方法。
【請求項１１】
半導体基板の上部に形成された第１の配線パターンと、
前記第１の配線パターンを露出する接続ホールを有する層間絶縁膜と、
単一の配線層から形成される、前記接続ホールを埋める接続プラグ、及び、前記層間絶縁膜上に配置されて表面が研磨された第２の配線パターンと、
前記第２の配線パターンの表面に形成された反射防止膜と、
を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、更に詳しくは、多層配線構造を有する半導体装置、及び、その製造方法に関する。
【背景技術】
【０００２】
半導体装置では、アルミニウム（Ａｌ）を主成分とする配線（Ａｌ配線）を多層に形成するにあたって、微細で、高密度、且つ、低抵抗の配線を形成することがますます求められている。この要求に応えるためには、微細な接続ホール（スルーホール）内に、埋め込み性高くＡｌ配線材料を埋め込むこと、及び、絶縁膜上に形成するＡｌ配線の厚膜化を図ることの双方が必要になる。
【０００３】
多層Ａｌ配線を形成するプロセスとして、例えば特許文献１に記載されているように、基板温度を１５０℃以上にし、ＣＶＤやスパッタ法を用いて、接続ホール内へのＡｌ配線材料の埋め込みと、絶縁膜上へのＡｌ配線層の堆積とを同時に行い、その後に、Ａｌ配線層の上部をＣＭＰで研磨して所望の厚みに形成する手法が知られている。また、多層Ａｌ配線の形成では、基板温度を例えば４００℃とし、Ａｌ配線材料をリフローするリフロー・スパッタ法も知られている。このリフロー・スパッタ法では、接続ホールが更に微細になると、基板温度をこれまで以上に高め、より埋め込み性を高めることが必須と考えられる。しかし、基板温度をあまり高めると、Ａｌ配線材料ではＡｌのグレイン成長が進むため、同等な膜厚に形成すると、表面の凹凸がより大きくなるという問題に直面する。
【特許文献１】特開平７−２６３５８９号公報  （段落０００４〜０００５、図１）
【特許文献２】特開２０００−２１９８７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のように、高温によるリフロ−・スパッタ法を適用して、Ａｌ配線材料を堆積すると、接続ホールを埋め込む接続プラグと、層間絶縁膜上のＡｌ配線層とが１つの工程で形成できる。しかし、この手法では、一般に、Ａｌ配線材料をリフローさせるために、基板温度を例えば３９０℃から５００℃程度の高温度に保って成膜を行っている。このような高温度のため、Ａｌ配線の表面には、大きな凹凸が形成される。例えば、Ａｌ配線層として厚みが２μｍと、かなり大きな膜厚のＡｌＣｕ合金膜をリフロー・スパッタ法で形成すると、表面の凹凸が７００ｎｍ程度にもなってしまう。この凹凸が原因となって、後続するリソグラフィー工程では、ハレーションによるパターン形成不良が発生し、或いは、エッチング工程でウエット処理液が配線の隙間に滲み込んで化合物を生成し、その化合物が原因で配線ショートを起こすなどという問題が生じた。
【０００５】
本発明は、上記従来技術の問題に鑑み、大きな膜厚を有する配線層を下層配線と接続する接続プラグと同時に形成しながらも、表面に凹凸が生ずることがないので、後続するフォトリソグラフィーやウェットエッチング工程などで、パターン形成不良や配線ショートなどが生じ難い半導体装置の製造方法、及び、そのような製造方法で得られる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の半導体装置の製造方法は、半導体基板の上部に第１の配線パターンを形成する工程と、
前記第１の配線パターン上に接続ホールを有する層間絶縁膜を形成する工程と、
前記接続ホールを埋める接続プラグと前記層間絶縁膜上の配線層とを、同時に堆積する工程と、
前記配線層の表面を研磨する工程と、
前記研磨された配線層の表面に反射防止膜を形成する工程と、
前記反射防止膜及び前記研磨した配線層をパターニングして第２の配線パターンを形成する工程と、を有することを特徴とする。
【０００７】
また、本発明の半導体装置は、半導体基板の上部に形成された第１の配線パターンと、
前記第１の配線パターンを露出する接続ホールを有する層間絶縁膜と、
単一の配線層から形成される、前記接続ホールを埋める接続プラグ、及び、前記層間絶縁膜上に配置されて表面が研磨された第２の配線パターンと、
前記第２の配線パターンの表面に形成された反射防止膜と、を有することを特徴とする。
【発明の効果】
【０００８】
本発明の半導体装置、及び、本発明方法で製造される半導体装置は、高温リフロー・スパッタ法を用いて接続ホール内の接続プラグと層間絶縁膜上の配線層とを同時に堆積するため、少ない工程数で配線材料の堆積が可能となると共に、配線層の表面を研磨した後に反射防止膜を形成する構成を採用したので、後続するフォトリソグラフィーでハレーションが防止でき、また、パターン形成不良が生じ難く、エッチング液などが浸透し難いので、パターン不良や配線ショートなどが生じない。このため、信頼性が高い半導体装置が少ない工程数で得られる効果がある。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照し、本発明の実施形態について詳細に説明する。なお、理解を容易にするために、全図を通して同様な要素には同様な参照符号を付している。図１Ａ及び図１Ｂは、本発明の第１の実施形態に係る半導体装置の製造方法における配線層の形成工程を、大まかに２段階に分けて示す半導体装置の断面図である。図１Ａは、接続プラグ及び配線層を堆積した状態を示し、また、図１Ｂは反射防止膜を形成し、パターニングした後の状態を示す。図１Ａにおいて、半導体基板上に層間絶縁膜を介して形成された第１の配線（例えば、第１層配線）１５は、上から見てＴｉＮ反射防止膜１４、ＡｌＣｕ膜１３、及び、ＴｉＮ／Ｔｉ膜１２の積層構造を有し、その上には層間絶縁膜１６が形成されている。第１の配線１５上の層間絶縁膜１６内には接続ホール１７が形成されている。
【００１０】
第２の配線（例えば、第２層配線）を形成するにあたっては、まず、接続ホール１７内及び層間絶縁膜１６の上に、バリア層１８を構成するＴｉ層を形成する。次いで、高温リフロー・スパッタ法を用いて、接続ホール１７内へのＡｌＣｕの埋め込みと、層間絶縁膜１６上へのＡｌＣｕの堆積とを同時に行って、ＡｌＣｕ膜２０を形成する。図１Ａはこの状態で配線構造を示す。次いで、ＡｌＣｕ膜２０の表面部分をＣＭＰで研磨・除去し、平滑化する。その後、反射防止膜２１を構成するＴｉＮ層を形成して、フォトリソグラフィー法を用いてパターンを転写して、第２配線２２を形成する。図１Ｂは、この状態で配線構造を示している。Ｔｉバリア層１８は、高温によるＡｌＣｕ膜２０のリフローの過程で、Ａｌと反応してＡｌＴｉｘ合金を形成し、ウエッティング層となって、リフロー中のＡｌＣｕの流動性を高める。また、ＴｉＮ反射防止膜２１は、第２配線２２のパターニングに際してハレーションを防止すると共に、その後のエッチング液の浸透を防止する機能を有する。
【００１１】
上記プロセスを、更に図２Ａ〜２Ｆを参照し、各工程に分けて詳細に説明する。
（１）第１配線の形成
図示しない半導体（Ｓｉ）基板の表面部分に、まず、素子分離（ＳＴＩ）構造、ウエル（Ｗｅｌｌ）、トランジスタなどを形成し、これらを覆って絶縁膜（ＢＰＳＧ）を堆積する。水蒸気を含む雰囲気中で熱処理して、ＢＰＳＧをリフローし平坦化する。ＢＰＳＧ上に、プラズマＣＶＤ法で、ノンドープＳｉＯ２を堆積してから、ＣＭＰを適用した平坦化を行って図２Ａに示す第１の層間絶縁膜１１を形成する。次いで、第１の層間絶縁膜１１内に、図示しない接続ホールを開口し、タングステン（Ｗ）などを埋め込んでコンタクトプラグを形成する。次いで、それらの上に、ＴｉＮ反射防止膜１４／ＡｌＣｕ膜１３／ＴｉＮ／Ｔｉ膜１２からなる第１配線１５を形成する。第１配線１５の形成では、基板温度を例えば２５０℃とし、Ａｒ雰囲気（８Ｔｏｒｒ）中で、６０ｓｅｃの加熱を行って脱気する。
【００１２】
第１配線１５の形成では、まず、基板全体をＡｒスパッタ室に入れ、Ａｒプラズマを用い、ＳｉＯ２換算で１０ｎｍ程度のスパッタエッチをする。引き続き、Ｔｉスパッタ室に基板を搬送して、基板温度を２００℃に設定して、Ｔｉ層を２０ｎｍ厚みに形成する。続いて、ＴｉＮスパッタ室にウエハを移してから、Ａｒと窒素を導入した反応性スパッタ法を用いてＴｉＮ層を３０ｎｍ厚みに形成する。これによって、ＴｉＮ／Ｔｉ膜１２を得る。この基板を取り出して、パーテイクル除去の水洗を行う。引き続き、基板をスパッタ装置に入れて、１００℃、Ａｒ雰囲気（８Ｔｏｒｒ）中で、６０ｓｅｃの加熱を行い脱気（デガス処理）する。３００℃でＡｌスパッタを行い、２７０ｎｍ厚みのＡｌＣｕ膜１３を形成し、続いて、ＴｉＮスパッタ室に基板を移し、基板加熱なしでＴｉＮ層を２７ｎｍ厚みに形成して、ＴｉＮ反射防止膜１４とする。次いで、プラズマＣＶＤ法で、ハードマスク（図示せず）となるＳｉＯ２を５０ｎｍ厚みに形成し、その上に図示しないレジストマスクを形成し、ドライエッチングでパターン加工して第１配線１５を得る。
【００１３】
（２）接続ホールの形成
第１配線１５の配線間及び配線上に、高密度プラズマＣＶＤ法を用い第２の層間絶縁膜（ＳｉＯ２）１６を形成して、表面の凹凸をＣＭＰで平坦化する。この状態を図２Ａに示す。次いで、ドライエッチングによって接続ホール１７を形成する。接続ホール１７の深さは０．８μｍ、アスペクト比は２．５程度である。この例では、下層の第１配線１５のＴｉＮ反射防止膜１４は残している。ドライエッチングでは、選択性を確保しＴｉＮ反射防止膜１４上で止まるように、接続ホール（スルーホール）１７を加工することが要求される。ＴｉＮ反射防止膜１４を残すことで、エレクトロマイグレーションによる第１配線１５の断線不良を防止する効果がある。この状態を図２Ｂに示す。
【００１４】
（３）高温リフロー・スパッタ法によるＡｌＣｕの埋め込みと成膜
次いで、基板温度を例えば３５０℃とし、Ａｒ雰囲気（８Ｔｏｒｒ）中で６０ｓｅｃの加熱を行い、脱気（デガス）する。引き続き、基板をＡｒスパッタ室に入れ、Ａｒプラズマを用い、ＳｉＯ２換算で２０ｎｍ厚みのスパッタエッチを行う。脱気は、後の高温によるリフロー・スパッタ工程でのガス放出を抑制するものである。このガス放出が多いと、リフローが起き難くなる。
【００１５】
次いで、Ｔｉスパッタ室に基板を搬送し、基板加熱をしないで、Ｔｉバリア層１８を２０ｎｍ厚みに形成する（図２Ｃ）。このＴｉバリア層１８中のＴｉは、後の高温リフロー・スパッタ工程において、Ａｌとアロイを形成して、ＡｌＣｕのリフローを促進するように働く。しかし、ＡｌＴｉアロイは、ＡｌＣｕアロイよりも比抵抗が高く、配線の抵抗を上昇させることになるため、設計値の範囲に配線抵抗が入るように配慮する必要がある。つまり、形成するＴｉバリア層１８の膜厚を適切に設定する必要がある。
【００１６】
次いで、ＡｌＣｕスパッタ室に基板を移して、基板温度を２００℃に保持し、高指向性のスパッタ法で、層間絶縁膜１６上の平坦部分の膜厚で２５０ｎｍとなるように、薄いＡｌＣｕ膜１９をシード層として形成する。この状態を図２Ｄに示す。使用するスパッタリング用ターゲットは、Ｃｕを０．５ｗ％含有するＡｌＣｕとする。Ｃｕの含有量は任意であるが、０．５ｗ（重量）％を含ませることにより、配線のエレクトロマイグレーション耐性が高まる。但し、Ｃｕの含有量を高くし過ぎると、パターン加工の際にＣｕ残渣が影響して、配線ショートの発生が懸念される。このスパッタ工程の段階では、ＡｌＣｕが接続ホール１７内に均一に且つ所定の膜厚を確保するように形成する。この段階では、基板温度を３００℃程度かそれよりも低くして、ＡｌＣｕのリフローをさせない。もしも、この薄いＡｌＣｕ膜１９の段階からリフローモードにすると、シード層を構成するＡｌＣｕ膜１９が、とぎれて不連続になることが懸念されるからである。この傾向は、ホール径が小さい程、またアスペクト比が高い程顕著となる。
【００１７】
次いで、更にＡｌＣｕを、基板温度４４５℃で１８０ｓｅｃ、３５０ｎｍ厚みになるように、先に形成したシード層１９上に堆積する。この堆積では、接続ホール１７の埋め込み及び第２の層間絶縁膜１６上の平坦部の成膜を同時に行って、ＡｌＣｕ膜２０を形成する。この工程では、基板温度を高くしデポジションレートを小さくして、ＡｌＣｕを堆積させながら流動性を与える。これによって、ＡｌＣｕの接続ホール１７内への埋め込みを行いつつ、配線層となるＡｌＣｕ配線の形成を行う。この状態を図２Ｅに示す。温度４４５℃は、製造する基板に従って変更が可能である。基板温度が３７０℃程度よりも高くなると、ＡｌＣｕの流動性が顕著になってくる。温度が高いほど流動性が増し、ＡｌＣｕのグレイン粒径が大きくなり、表面の凹凸も大きくなる。なお、リフローさせる前に、段差部や接続ホール１７の内側には、ＡｌＣｕの連続膜を形成しておく必要がある。この段階でＡｌＣｕ膜の膜厚が薄いと、リフロー工程の途中で凝集がおき、埋め込みが完了しないこともあり得る。このように、高温リフロー・スパッタ工程では、リフロー・スパッタ時の基板温度と、リフローモードに入る前の適度な膜厚のＡｌＣｕ連続膜の形成とが重要である。本実施形態では、これらを考慮して、５．６という高アスペクト比の接続ホール１７を埋め込んだ条件を示している。
【００１８】
高温リフロー・スパッタ工程では、前述のように、Ａｌのグレイン成長が促進されるため、ＡｌＣｕ膜２０表面の凹凸が大きくなる。このＡｌＣｕ膜２０表面の凹凸は、下地のＴｉバリア層１８や、高温リフロー・スパッタの温度などに依存し、平坦部におけるＡｌＣｕの膜厚に対する比率として、１５％〜２５％の高低差が認められる。例えば、平坦部におけるＡｌＣｕ膜２０の厚みを２μｍとすると、その表面には０．６μｍ程度の高低差が見られる。この表面の凹凸によって入射光が散乱される。また、反射防止膜を、この凹凸を有する表面上に形成すると、膜厚が均一にならず、下地段差が大きい位置には、ＴｉＮにピンホールができ、ウエット処理液の滲みこみによる加工不良の原因となる。
【００１９】
（４）ＡｌＣｕ膜のＣＭＰ
そこで、ＡｌＣｕ膜２０表面の凹凸部を除去して平坦化するＣＭＰプロセスを導入する。ＡｌＣｕ膜２０のＣＭＰは、アルミニウムＲＯＭディスクの生産などで実績がある。例えば、特許文献２に記載されているように、塩基性スルファミン酸アルミニウムを促進剤として水、研磨剤（アルミナ又はＳｉＯ２）との組成物を研磨液として使用することができる。マイクロピットがなく、また平均表面粗さが１〜２ｎｍ以下となる条件下で、研磨レートは４０〜２５０ｎｍ／ｍｉｎ程度の設定が可能である。
【００２０】
高温リフロー・スパッタ法で形成したＡｌＣｕ膜２０の表面凹凸に対しては、成膜した膜厚のおよそ３０％をＣＭＰプロセスで除去して平坦にすることができる。ＣＭＰプロセスによるポリッシュ量は、表面の凹凸の大きさに依存して決めることができる。
【００２１】
（５）ＴｉＮ反射防止膜の形成
ＣＭＰプロセスで処理した表面には、薄いＡｌ酸化層が形成される。これを除去するために先ず、Ａｒ雰囲気中１００℃で加熱して脱ガスし、続いてＡｒスパッタエッチ処理を行って表面の酸化層を除去する。１０ｎｍ程度をスパッタエッチすればよい。このとき、プラズマを発生させるために、反射波を考慮したマッチングの設定が必要である。ＳｉＯ２が表面にある場合と、全面にＡｌＣｕが形成されている本段階の試料とでは、設定値を変えてプラズマエッチング処理する。
【００２２】
続いて、基板を加熱せずに通常のスパッタ法でＴｉＮを２７ｎｍ厚みにスパッタする。この状態の断面を図２Ｆに示す。得られるＴｉＮ反射防止膜２１の膜厚は、管理する反射率などから決める設計事項である。
【００２３】
本実施形態におけるＴｉＮ反射防止膜２１は、下地を平坦化した効果で平坦な表面を有し、ＡｌＣｕ膜２０の表面の反射率を、紫外線に対して約９０％から約１０％に低下させる効果を有する。また、リソグラフィー工程では、ウエット処理液が滲みこむ不具合を抑えることができる。下地の凹凸が大きいと、反射率はもっと高い値になる。
【００２４】
図３Ａ〜３Ｄを参照して、本発明の第２の実施形態に係る半導体装置の製造方法を説明する。まず、図３Ａに示すように、第２の層間絶縁膜１６を形成した状態から接続ホール１７を開口し、この開口に際して、第１配線１５のＴｉＮ反射防止膜１４をエッチングする。これにより、ＡｌＣｕ膜１３の一部を露出させる。接続ホール１７のエッチングでは、薄いＴｉ反射防止膜１４を残す必要がないので、高い選択性が不要になる。
【００２５】
次に、図３Ｂに示すように、Ｔｉバリア層１８を配置してから、高温リフロー・スパッタによって、ＡｌＣｕの埋め込みとＡｌＣｕ配線層の形成とを同時に行う（図３Ｃ）。このとき、得られるＡｌＣｕ膜２０の表面は凹凸が大きな状態となるので、ＣＭＰを行って表面を平坦にする。次いで、平坦化されたＡｌＣｕ膜２０の表面に、ＴｉＮ反射防止膜２１を形成して、図３Ｄの構造を得る。
【００２６】
本実施形態では、接続ホール１７の開口時に、下地配線層となる第１配線１５のＴｉＮ反射防止膜１４をもエッチングするので、ＡｌＣｕ膜２０中にＡｌ−Ｔｉ合金が生成する。この合金は、ごつごつとした形状で、且つ、連続する部分と不連続部分とが共存する形状になる。このため、本実施形態では、接続プラグ中にＴｉＮ反射防止膜１４が界面に存在する第１の実施形態に比して、接続抵抗が低くなる傾向にある。
【００２７】
次に、図４Ａ〜４Ｃを参照し、第３の実施形態に係る半導体装置の製造方法を説明する。本実施形態では、第１の実施形態における高指向性スパッタ法による薄いＡｌＣｕ膜１９の形成に代えて、薄いＡｌ膜をＣＶＤ法で形成する例である。図４Ａに示すように、第２配線２２のためのＴｉバリア層１８を形成した後に、薄いＡｌ層１９ＡをＣＶＤ法で形成する。この薄いＡｌ層１９Ａは、その後は、第１の実施形態と同様に、高温リフロー・スパッタ法により厚いＡｌＣｕ膜２０を形成するためのシード層となる。ＡｌＣｕ膜２０の表面は、図４Ｂに示すように凹凸が大きいので、ＣＭＰを適用して平滑化してからＴｉＮ反射防止膜２１を形成する（図４Ｃ）。
【００２８】
図５Ａ〜５Ｃは、本発明の第４の実施形態に係る半導体装置の製造プロセスを順次に示す。本実施形態は、第３の実施形態における高温リフロー・スパッタ法によるＡｌＣｕ膜２０の形成に代えて、Ａｌ層２０ＡをＣＶＤ法で形成した点において、第３の実施形態と異なる。換言すると、第１の実施形態における高指向性スパッタ法によるＡｌＣｕ膜、及び、高温リフロー・スパッタ法によるＡｌＣｕ膜の形成に代えて、全体のＡｌ層をＣＶＤ法で形成したものである。このＣＶＤ法によるＡｌ層の形成では、Ｃｕをドープさせることが難しく、Ａｌ埋め込みプラグとＡｌ配線層には、Ｃｕがドープされない。Ｃｕを含ませるには、ＣＶＤ法によるＡｌ層２０Ａを一部又は全て形成した後に、Ｃｕ薄膜を被着させ、熱処理して拡散させる手法を採用する。
【００２９】
図６Ａ〜６Ｃは、本発明の第５の実施形態に係る半導体装置の製造プロセスを示す。本実施形態では、第２配線のバリア層がＴｉ／ＴｉＮ／Ｔｉであり、また、ＡｌＣｕ膜２０Ｂが、アニール処理によって接続ホール１７内を埋め込む構成を採用する。詳しくは、まず図６Ａに示すように、バリア層１８Ａとして、Ｔｉ／ＴｉＮ／Ｔｉ積層膜を形成する。このバリア層１８Ａの存在によって、ＡｌＣｕのスパッタ膜を形成してから、特に高温を必要としない熱処理によって、接続ホールをＡｌＣｕスパッタ膜で埋め込むことが可能となる（図６Ｂ）。このように、接着層（ｇｌｕｅ層）を兼ねたバリア層１８Ａを配置することにより、バリア層１８Ａ中のＴｉＮ膜は、ＡｌＣｕの吸い上げ抑制の機能を有し、第１配線１５によるＡｌＣｕ膜２０Ｂへの影響を防止する。バリア層１８Ａ中の下層のＴｉは、第１配線１５のＡｌＣｕとバリア層１８Ａの間の接触抵抗が増大することを防止する。バリア層の上層のＴｉは、熱処理によるＡｌＣｕの流動埋め込みを補助するように作用する。なお、このバリア層のＴｉ／ＴｉＮ／Ｔｉ構造は、先の各実施形態にも適用可能である。その後は、先の実施形態と同様に、ＡｌＣｕ膜２０ＢをＣＭＰで研磨し、その上にＴｉＮ反射防止膜２１を形成する（図６Ｃ）。
【００３０】
図７Ａ〜７Ｄは、本発明の第６の実施形態に係る半導体装置の製造プロセスを示す。本実施形態では、接続ホールの形成に際して、接続ホールの開口部の間口を拡大することで、接続ホールの実効的なアスペクト比を低くする。これによって、高温リフロー・スパッタ法によるＡｌＣｕ膜の接続ホール内への埋め込みを容易にする。まず、図７Ａに示すように、層間絶縁膜１６上にレジストマスク２３を形成し、希釈フッ酸系の等方的なウエットエッチング又はフッ素ラジカルを多く含むドライエッチングを適用して、接続ホールのための間口拡大部２４を形成する。次いで、同じレジストマスク２３を用い、異方性ドライエッチングによって、接続ホール１７を開口する（図７Ｂ）。その後、Ｔｉバリア層１８の形成、及び、高温リフロー・スパッタ法による接続ホールへのＡｌＣｕ埋め込みと、ＡｌＣｕ配線層の形成とを行う（図７Ｃ）。更に、ＣＭＰを適用してＡｌＣｕ膜２０の表面を平滑化して、その上にＴｉＮ反射防止膜２１を形成する（図７Ｄ）。
【００３１】
図８Ａ〜８Ｄは、本発明の第７の実施形態に係る半導体装置の製造プロセスを示す。本実施形態は、接続ホール内にサイドウオールを形成した後に、接続ホール内への高温リフロー・スパッタ法によるＡｌＣｕの埋め込みを行う例である。図８Ａに示すように接続ホール１７を開口した後に、接続ホール１７の壁にＴｉＮサイドウオール膜２５を形成し、引き続き、Ｔｉバリア層１８を形成する（図８Ｂ）。次いで、高指向性ＡｌＣｕ膜を、更に高温リフロー・スパッタ法によるＡｌＣｕ膜２０を形成する。ＴｉＮサイドウオール膜２５を、ＴｉＮの堆積とエッチバックとを用いて形成することにより、接続ホール１７の内壁が順テーパーとなるため、高温リフローによるＡｌＣｕの埋め込みが容易となる。なお、サイドウオール膜は、ＴｉＮ膜以外の導体でも良く、高融点金属やそれらの窒化物、金属シリサイドなどを採用することができる。
【００３２】
図９Ａ〜９Ｆは、本発明の第８の実施形態に係る半導体装置の製造方法を示す。図９Ｂまでは、第１の実施形態と同様である。本実施形態では、第２配線２２のためのバリア層１８ＢをＴｉＮ／Ｔｉとしている（図９Ｃ）。バリア層１８Ｂ形成後の工程は、第１の実施形態と同様であり、シード層１９の形成（図９Ｄ）、ＡｌＣｕ膜２０の堆積（図９Ｅ）、ＡｌＣｕ膜２０の研磨、及び、ＴｉＮ反射防止膜２１の堆積となる（図９Ｆ）。バリア層１８ＢをＴｉＮ／Ｔｉ構造とすると、Ｔｉバリア層１８の場合と同様に、ＡｌＣｕ膜は（１１１）配向が主となる。この配向のときに、アルミニウムのグレインは最も動きにくくなり、エレクトロマイグレーション耐性を確保するのに好適である。ＴｉＮが、アルミニウム又はその合金と接するこの構造では、ＡｌＴｉｘ合金は殆ど形成されない。このため、第２配線のシート抵抗は低く保たれる。
【００３３】
図１０は、第１及び第２配線の双方について、バリア層をＴｉ層とした変形例である。Ｔｉが、アルミニウム又はその合金と直接に接するこの構造により、接続抵抗が低く保たれる。Ｔｉ層１８又はＴｉＮ／Ｔｉ層１８Ｂの何れのバリア層を選択するかについては、プラグでの接続抵抗を低く形成することを優先する場合にはＴｉ単層バリアを選択し、また、配線のシート抵抗を低くすることを優先する場合にはＴｉＮ／Ｔｉ構造のバリア層を選択することが好ましい。このように、配線のシート抵抗とプラグの接続抵抗の何れにも抵抗値に余裕がある場合には、どちらを選んでもよい。
【００３４】
以上、説明したように、本発明では、ＣＭＰ処理でアルミニウム表面の凹凸を除去して平滑にするため、その上に表面が平滑な反射防止膜の形成が可能である。従って配線層表面からのハレーションなどの異常な反射を抑制でき、パターニングに際して、微細なパターン形成が可能となる。また、平滑な反射防止膜が形成できるので、この反射防止膜がウエット処理の耐性膜として機能し、ウエット処理液の滲み込みに起因して生成する化合物起因のショートを防ぐ効果も有する。これらにより、配線層の成膜及び接続ホールの埋め込みを一工程で行う際における障害が除かれ、この工程を採用することによって、半導体装置の生産コストを低減する効果がある。
【００３５】
以上、本発明をその好適な実施態様に基づいて説明したが、本発明の半導体装置及びその製造方法は、上記実施態様の構成にのみ限定されるものではなく、上記実施態様の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。例えば、第１配線が第１層配線、第２配線が第２層配線である例を示したが、例えば、第１配線が第２層配線であり、第２配線が第３層配線であってもよい。
【図面の簡単な説明】
【００３６】
【図１Ａ】本発明の第１の実施形態に係る製造方法における工程段階を示す断面図。
【図１Ｂ】図１Ａに後続する工程段階を示す断面図。
【図２Ａ】第１の実施形態の詳細な一工程段階を示す断面図。
【図２Ｂ】図２Ａに後続する工程段階を示す。
【図２Ｃ】図２Ｂに後続する工程段階を示す断面図。
【図２Ｄ】図２Ｃに後続する工程段階を示す断面図。
【図２Ｅ】図２Ｄに後続する工程段階を示す断面図。
【図２Ｆ】図２Ｅに後続する工程段階を示す断面図。
【図３Ａ】本発明の第２の実施形態に係る製造方法における一工程段階を示す断面図。
【図３Ｂ】図３Ａに後続する工程段階を示す断面図。
【図３Ｃ】図３Ｂに後続する工程段階を示す断面図。
【図３Ｄ】図３Ｃに後続する工程段階を示す断面図。
【図４Ａ】本発明の第３の実施形態に係る製造方法における一工程段階を示す断面図。
【図４Ｂ】図４Ａに後続する工程段階を示す断面図。
【図４Ｃ】図４Ｂに後続する工程段階を示す断面図。
【図５Ａ】本発明の第４の実施形態に係る製造方法における一工程段階を示す断面図。
【図５Ｂ】図５Ａに後続する工程段階を示す断面図。
【図５Ｃ】図５Ｂに後続する工程段階を示す断面図。
【図６Ａ】本発明の第５の実施形態に係る製造方法における一工程段階を示す断面図。
【図６Ｂ】図６Ａに後続する工程段階を示す断面図。
【図６Ｃ】図６Ｂに後続する工程段階を示す断面図。
【図７Ａ】本発明の第６の実施形態に係る製造方法における一工程段階を示す断面図。
【図７Ｂ】図７Ａに後続する工程段階を示す断面図。
【図７Ｃ】図７Ｂに後続する工程段階を示す断面図。
【図７Ｄ】図７Ｃに後続する工程段階を示す断面図。
【図８Ａ】本発明の第７の実施形態に係る製造方法における一工程段階を示す断面図。
【図８Ｂ】図８Ａに後続する工程段階を示す断面図。
【図８Ｃ】図８Ｂに後続する工程段階を示す断面図。
【図８Ｄ】図８Ｃに後続する工程段階を示す断面図。
【図９Ａ】本発明の第８の実施形態に係る製造方法における一工程段階を示す断面図。
【図９Ｂ】図９Ａに後続する工程段階を示す断面図。
【図９Ｃ】図９Ｂに後続する工程段階を示す断面図。
【図９Ｄ】図９Ｃに後続する工程段階を示す断面図。
【図９Ｅ】図９Ｄに後続する工程段階を示す断面図。
【図９Ｆ】図９Ｅに後続する工程段階を示す断面図。
【図１０】バリア層をＴｉ層とした変形例を示す断面図。
【符号の説明】
【００３７】
１１：第１の層間絶縁膜
１２：ＴｉＮ／Ｔｉ膜
１３：ＡｌＣｕ膜
１４：ＴｉＮ反射防止膜
１５：第１配線（第１層配線）
１６：第２の層間絶縁膜
１７：接続ホール
１８：バリア層
１９：シード層
２０：ＡｌＣｕ膜
２１：ＴｉＮ反射防止膜
２２：第２配線（第２層配線）
２３：レジストマスク
２４：間口拡大部
２５：ＴｉＮサイドウオール膜
【図１Ａ】
2008172018.tif 000003
【図１Ｂ】
2008172018.tif 000004
【図２Ａ】
2008172018.tif 000005
【図２Ｂ】
2008172018.tif 000006
【図２Ｃ】
2008172018.tif 000007
【図２Ｄ】
2008172018.tif 000008
【図２Ｅ】
2008172018.tif 000009
【図２Ｆ】
2008172018.tif 000010
【図３Ａ】
2008172018.tif 000011
【図３Ｂ】
2008172018.tif 000012
【図３Ｃ】
2008172018.tif 000013
【図３Ｄ】
2008172018.tif 000014
【図４Ａ】
2008172018.tif 000015
【図４Ｂ】
2008172018.tif 000016
【図４Ｃ】
2008172018.tif 000017
【図５Ａ】
2008172018.tif 000018
【図５Ｂ】
2008172018.tif 000019
【図５Ｃ】
2008172018.tif 000020
【図６Ａ】
2008172018.tif 000021
【図６Ｂ】
2008172018.tif 000022
【図６Ｃ】
2008172018.tif 000023
【図７Ａ】
2008172018.tif 000024
【図７Ｂ】
2008172018.tif 000025
【図７Ｃ】
2008172018.tif 000026
【図７Ｄ】
2008172018.tif 000027
【図８Ａ】
2008172018.tif 000028
【図８Ｂ】
2008172018.tif 000029
【図８Ｃ】
2008172018.tif 000030
【図８Ｄ】
2008172018.tif 000031
【図９Ａ】
2008172018.tif 000032
【図９Ｂ】
2008172018.tif 000033
【図９Ｃ】
2008172018.tif 000034
【図９Ｄ】
2008172018.tif 000035
【図９Ｅ】
2008172018.tif 000036
【図９Ｆ】
2008172018.tif 000037
【図１０】
2008172018.tif 000038