(57)【要約】【課題】  低電力で動作する半導体集積回路装置を提供する。【解決手段】  半導体集積回路装置は、論理ブロックと、論理ブロックに供給される電力を制御する電力制御回路と、を含み、電力制御回路は、データ保持モード時に論理ブロックに格納されたデータを保持するのに必要な最小の動作電圧を供給するように構成される。【選択図】図１
2008172230.tif 000002
【特許請求の範囲】
【請求項１】
論理ブロックと、
前記論理ブロックに供給される電力を制御する電力制御回路と、を含み、
前記電力制御回路は、データ保持モード時に前記論理ブロックに格納されたデータを保持するのに必要な最小の動作電圧を供給するように構成される半導体集積回路装置。
【請求項２】
前記電力制御回路は、
正常動作時に前記論理ブロックに動作電圧を供給するように構成されたパワーゲーティング回路と、
前記論理ブロックに前記最小の動作電圧を供給するように構成されたデータ保持回路と、
前記データ保持モードに応答して、前記パワーゲーティング回路と前記データ保持回路とを制御するように構成される制御部と、を含み、
前記制御部は、前記データ保持モード時に前記パワーゲーティング回路を非アクティブにし、前記データ保持回路をアクティブにする請求項１に記載の半導体集積回路装置。
【請求項３】
前記制御部は、前記論理ブロック内の格納素子と同じ格納素子を含む保持電圧決定回路を含み、前記保持電圧決定回路の出力に応じて決定される保持電圧と前記データ保持回路によって供給される電圧とを比較し、比較結果に応じて前記データ保持回路を制御する請求項２に記載の半導体集積回路装置。
【請求項４】
前記保持電圧が前記データ保持回路によって供給される電圧より高いとき、前記制御部は、前記論理ブロックに電圧が供給され続けるように前記データ保持回路を制御する請求項３に記載の半導体集積回路装置。
【請求項５】
前記保持電圧が前記データ保持回路によって供給される電圧より低いとき、前記制御部は、前記論理ブロックへの電圧供給が遮断されるように前記データ保持回路を制御する請求項３に記載の半導体集積回路装置。
【請求項６】
前記制御部は、
外部からの命令に応じて前記パワーゲーティング回路と前記データ保持回路とを制御する電力制御器と、
前記論理ブロック内の格納素子と同じ格納素子を含む保持電圧決定回路と、
前記保持電圧決定回路の出力に対応する保持電圧を発生させる保持電圧発生器と、
前記保持電圧に対応するパルスを発生させる第１オシレータと、
前記データ保持回路によって供給される電圧に対応するパルスを発生させる第２オシレータと、
前記第１オシレータ及び第２オシレータから出力されたパルスを比較して、前記データ保持回路を制御する周波数比較器と、を含む請求項２に記載の半導体集積回路装置。
【請求項７】
前記第１オシレータから出力されたパルスの周波数が前記第２オシレータから出力されたパルスの周波数より高いとき、前記電力制御器は、前記論理ブロックに電圧が供給され続けるように前記データ保持回路を制御する請求項６に記載の半導体集積回路装置。
【請求項８】
前記第１オシレータから出力されたパルスの周波数が前記第２オシレータから出力されたパルスの周波数より低いとき、前記電力制御器は、前記論理ブロックへの電圧供給が遮断されるように前記データ保持回路を制御する請求項６に記載の半導体集積回路装置。
【請求項９】
前記データ保持回路は、
正常動作時に前記論理ブロックに前記動作電圧を供給するスイッチと、
前記データ保持モード時に前記論理ブロックに電圧を供給する電荷ポンプと、を含むことを特徴とする請求項２に記載の半導体集積回路装置。
【請求項１０】
前記制御部は、
外部からの命令に応じて、前記パワーゲーティング回路と前記データ保持回路とを制御する電力制御器と、
前記論理ブロック内の格納素子と同じ格納素子を含み、保持電圧を決定してこれに対応する第１信号を発生させる保持電圧決定回路と、
前記データ保持回路によって供給される電圧に対応する第２信号を発生させる出力端子電圧検出器と、
前記第１信号と第２信号とを比較して、前記データ保持回路を制御する電荷ポンプ制御器と、を含む請求項２に記載の半導体集積回路装置。
【請求項１１】
前記保持電圧決定回路で決定された前記保持電圧が前記出力端子電圧検出器で検出された電圧より高いとき、前記電荷ポンプ制御器は、前記論理ブロックに電圧が供給され続けるように前記データ保持回路を制御する請求項１０に記載の半導体集積回路装置。
【請求項１２】
前記保持電圧決定回路で決定された前記保持電圧が前記出力端子電圧検出器で検出された電圧より低いとき、前記電荷ポンプ制御器は、前記論理ブロックへの電圧供給が遮断されるように前記データ保持回路を制御する請求項１０に記載の半導体集積回路装置。
【請求項１３】
前記データ保持回路は、
前記正常動作時に前記論理ブロックに前記動作電圧を供給するスイッチと、
前記データ保持モード時に前記論理ブロックに電圧を供給する互いに異なるポンピング能力を有する複数の電荷ポンプと、を含むことを特徴とする請求項２に記載の半導体集積回路装置。
【請求項１４】
前記制御部は、
外部からの命令に応じて、前記パワーゲーティング回路と前記データ保持回路とを制御する電力制御器と、
前記論理ブロック内の格納素子と同じ格納素子を含み、前記保持電圧を決定する保持電圧決定回路と、
前記保持電圧決定回路の出力に対応する保持電圧を発生させる保持電圧発生器と、
前記データ保持回路によって供給される電圧と前記保持電圧とを比較して、前記保持電圧が低い場合、停止信号を発生させる電圧比較器と、
前記保持電圧及び前記停止信号を受けて、前記データ保持回路を制御する電荷ポンプ制御器と、を含む請求項２に記載の半導体集積回路装置。
【請求項１５】
前記電荷ポンプ制御器が前記停止信号を受けた場合、前記論理ブロックへの電圧供給が遮断されるように前記データ保持回路を制御することを特徴とする請求項１４に記載の半導体集積回路装置。
【請求項１６】
論理ブロックを含む半導体集積回路装置の電力制御方法であって、
前記論理ブロックに動作電圧を供給するステップと、
データ保持モード時に前記論理ブロックに格納されたデータを保持するのに必要な最小の動作電圧を供給するステップと、を含むことを特徴とする半導体集積回路装置の電力制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＣ（Ｓｙｓｔｅｍ  Ｏｎ  ａ  Ｃｈｉｐ）システムに係り、さらに詳細には、ＳＯＣシステムの電力制御回路に関する。
【背景技術】
【０００２】
半導体回路の工程がナノスケールで行われることによって、漏れ電力の大きさが動作電力の大きさを超えるという問題が発生している。携帯用電源供給装置（例えば、携帯電話用バッテリ）の容量が大きくないため、モバイル装置が少ない電力を消費することが重要である。電流の漏れによる電力消費を削減するための技術として、パワーゲーティング（ｐｏｗｅｒ  ｇａｔｉｎｇ）とリテンションフリップフロップ（ｒｅｔｅｎｔｉｏｎ  ｆｌｉｐ  ｆｌｏｐ）を使用する方法が提案されている。
【０００３】
パワーゲーティングは、ＳＯＣシステムの内部で用いられないブロックの電源を遮断することによって、漏れ電力を減らす技術である。ところが、電源を完全に遮断すれば、ブロック内のすべてのデータが消失する。したがって、データを保存するためには、電源を遮断する前にデータをバックアップし、電源を再供給した後にこれを復元する過程を必要とする。上記のデータバックアップと復元過程により、システムの性能低下が発生する。
【０００４】
データをバックアップし復元する過程を省略するために、リテンションフリップフロップが用いられる。リテンションフリップフロップは、内部から漏れる電流の量が極めて小さいため、電源が供給されない場合にも格納されたデータを保持することができる。したがって、データをバックアップし復元する過程が不要である。しかしながら、リテンションフリップフロップは、一般に用いられるフリップフロップより占有面積が大きい。したがって、バックアップするデータが多くなるほど必要とするリテンションフリップフロップの数が多くなるため、全体チップのサイズが大きくなるという問題が生じる。
【０００５】
したがって、データのバックアップ及び復元によるシステムの性能低下がなく、小さなサイズで実現できる電力制御回路が求められる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、低電力で動作する半導体集積回路装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成すべく、本発明の例示的な実施の形態による半導体集積回路装置は、論理ブロックと、前記論理ブロックに供給される電力を制御する電力制御回路と、を含み、前記電力制御回路は、データ保持モード時に前記論理ブロックに格納されたデータを保持するのに必要な最小の動作電圧を供給するように構成される。
【０００８】
例示的な実施の形態において、前記電力制御回路は、正常動作時に前記論理ブロックに動作電圧を供給するように構成されたパワーゲーティング回路と、前記論理ブロックに前記最小の動作電圧を供給するように構成されたデータ保持回路と、前記データ保持モードに応答して、前記パワーゲーティング回路と前記データ保持回路とを制御するように構成される制御部と、を含み、前記制御部は、前記データ保持モード時に前記パワーゲーティング回路を非アクティブにし、前記データ保持回路をアクティブにする。
【０００９】
例示的な実施の形態において、前記制御部は、前記論理ブロック内の格納素子と同じ格納素子を含む保持電圧決定回路を含み、前記保持電圧決定回路の出力に応じて決定される保持電圧と前記データ保持回路によって供給される電圧とを比較し、比較結果に応じて前記データ保持回路を制御する。
【００１０】
例示的な実施の形態において、前記保持電圧が前記データ保持回路によって供給される電圧より高いとき、前記制御部は、前記論理ブロックに電圧が供給され続けるように前記データ保持回路を制御する。
例示的な実施の形態において、前記保持電圧が前記データ保持回路によって供給される電圧より低いとき、前記制御部は、前記論理ブロックへの電圧供給が遮断されるように前記データ保持回路を制御する。
【００１１】
例示的な実施の形態において、前記制御部は、外部からの命令に応じて前記パワーゲーティング回路と前記データ保持回路とを制御する電力制御器と、前記論理ブロック内の格納素子と同じ格納素子を含む保持電圧決定回路と、前記保持電圧決定回路の出力に対応する保持電圧を発生させる保持電圧発生器と、前記保持電圧に対応するパルスを発生させる第１オシレータと、前記データ保持回路によって供給される電圧に対応するパルスを発生させる第２オシレータと、前記第１オシレータ及び第２オシレータから出力されたパルスを比較して、前記データ保持回路を制御する周波数比較器と、を含む。
【００１２】
例示的な実施の形態において、前記第１オシレータから出力されたパルスの周波数が前記第２オシレータから出力されたパルスの周波数より高いとき、前記電力制御器は、前記論理ブロックに電圧が供給され続けるように前記データ保持回路を制御する。
例示的な実施の形態において、前記第１オシレータから出力されたパルスの周波数が前記第２オシレータから出力されたパルスの周波数より低いとき、前記電力制御器は、前記論理ブロックへの電圧供給が遮断されるように前記データ保持回路を制御する。
【００１３】
例示的な実施の形態において、前記データ保持回路は、正常動作時に前記論理ブロックに前記動作電圧を供給するスイッチと、前記データ保持モード時に前記論理ブロックに電圧を供給する電荷ポンプと、を含む。
例示的な実施の形態において、前記制御部は、外部からの命令に応じて、前記パワーゲーティング回路と前記データ保持回路とを制御する電力制御器と、前記論理ブロック内の格納素子と同じ格納素子を含み、保持電圧を決定してこれに対応する第１信号を発生させる保持電圧決定回路と、前記データ保持回路によって供給される電圧に対応する第２信号を発生させる出力端子電圧検出器と、前記第１信号と第２信号とを比較して、前記データ保持回路を制御する電荷ポンプ制御器と、を含む。
【００１４】
例示的な実施の形態において、前記保持電圧決定回路で決定された前記保持電圧が前記出力端子電圧検出器で検出された電圧より高いとき、前記電荷ポンプ制御器は、前記論理ブロックに電圧が供給され続けるように前記データ保持回路を制御する。
例示的な実施の形態において、前記保持電圧決定回路で決定された前記保持電圧が前記出力端子電圧検出器で検出された電圧より低いとき、前記電荷ポンプ制御器は、前記論理ブロックへの電圧供給が遮断されるように前記データ保持回路を制御する。
【００１５】
例示的な実施の形態において、前記データ保持回路は、前記正常動作時に前記論理ブロックに前記動作電圧を供給するスイッチと、前記データ保持モード時に前記論理ブロックに電圧を供給する互いに異なるポンピング能力を有する複数の電荷ポンプと、を含む。
【００１６】
例示的な実施の形態において、前記制御部は、外部からの命令に応じて、前記パワーゲーティング回路と前記データ保持回路とを制御する電力制御器と、前記論理ブロック内の格納素子と同じ格納素子を含み、前記保持電圧を決定する保持電圧決定回路と、前記保持電圧決定回路の出力に対応する保持電圧を発生させる保持電圧発生器と、前記データ保持回路によって供給される電圧と前記保持電圧とを比較して、前記保持電圧が低い場合、停止信号を発生させる電圧比較器と、前記保持電圧及び前記停止信号を受けて、前記データ保持回路を制御する電荷ポンプ制御器と、を含む。
【００１７】
例示的な実施の形態において、前記電荷ポンプ制御器が前記停止信号を受けた場合、前記論理ブロックへの電圧供給が遮断されるように前記データ保持回路を制御する。
また、上記の目的を達成すべく、本発明の例示的な実施の形態による半導体集積回路装置の電力制御方法は、前記論理ブロックに動作電圧を供給するステップと、データ保持モード時に前記論理ブロックに格納されたデータを保持するのに必要な最小の動作電圧を供給するステップと、を含む。
【発明の効果】
【００１８】
本発明によれば、論理ブロックにデータの保持が可能な最小限の電圧を供給することによって、不必要な電力消費を削減し、かつデータのバックアップと復元によるシステムの性能低下を防止することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好ましい実施の形態を、添付図面に基づき詳細に説明する。
前述の一般的な説明及び以下の詳細な説明は例示的なものであり、請求された発明の付加的な説明が提供されるものと見なされなければならない。
参照符号は、本発明の好ましい実施の形態に詳細に表示されており、その例が参照図面に表示されている。同一参照番号は、同一又は類似の部分を参照するために説明及び図面において使用される。
【００２０】
以下では、半導体集積回路装置が、本発明の特徴及び機能を説明するための一例として用いられる。しかしながら、この技術分野における通常の知識を有する者は、ここに記載された内容によって本発明の他の利点及び性能を容易に理解できるはずである。本発明は、他の実施の形態によって実現されるか、または適用されうる。その上、詳細な説明は、本発明の範囲、技術的思想、及び他の目的から逸脱せず、観点及び応用によって修正又は変更されうる。
【００２１】
図１は、本発明による半導体集積回路装置を簡略に示すブロック図である。
図１に示すように、本発明による電力制御回路１００は、制御部１１０、パワーゲーティング回路１２０、及びデータ保持回路１３０を含む。
パワーゲーティング回路１２０は、論理ブロック５００に外部電源ＶＤＤを供給又は遮断する。データ保持回路１３０は、データ保持モード時に出力端子の電圧ＶＶＤＤを保持電圧Ｖｒｅｔに保持させる。この実施の形態においてデータ保持モードは、論理ブロック５００に外部電源ＶＤＤを供給しないモードのことを言う。制御部１１０は、外部からの命令ＣＭＤ＿１と出力端子の電圧ＶＶＤＤに対応して、パワーゲーティング回路１２０とデータ保持回路１３０とを制御する。この実施の形態において外部からの命令ＣＭＤ＿１は、一般動作を指示する命令であるか、又はデータ保持モードへの進入を知らせる命令でありうる。
【００２２】
具体的に説明すれば、パワーゲーティング回路１２０は、一般動作時には論理ブロック５００に外部電源ＶＤＤを供給し、データ保持モード時には論理ブロック５００に外部電源ＶＤＤを供給しない。パワーゲーティング回路１２０が論理ブロック５００に外部電源ＶＤＤを供給するか否かは、制御部１１０からの制御信号ＣＴＲ＿１によって決定される。データ保持回路１３０は、論理ブロック５００に外部電源ＶＤＤが供給されない場合にも、論理ブロック５００に格納されたデータが消失するのを防止するために、出力端子の電圧ＶＶＤＤを保持電圧Ｖｒｅｔに保持させる。この実施の形態において保持電圧Ｖｒｅｔは、論理ブロック５００内に格納されたデータが消失しないようにする最小の電圧を意味する。制御部１１０は、一般動作時には外部電源ＶＤＤが論理ブロック５００に供給されるようにパワーゲーティング回路１２０を制御する。パワーゲーティング回路１２０の制御は、制御信号ＣＴＲ＿１により行われる。そして、制御部１１０は、データ保持モード時にはデータ保持回路１３０を動作させ、パワーゲーティング回路１２０が外部電源ＶＤＤを遮断するように制御する。データ保持回路１３０の制御は、制御信号ＣＴＲ＿２により行われる。
【００２３】
したがって、論理ブロック５００に外部電源ＶＤＤが供給されない場合にも、データの保持が可能な最小限の電圧を供給するため、外部電源ＶＤＤの供給による不必要な電力消費を削減し、かつデータのバックアップと復元によるシステムの性能低下を防止することができる。
【００２４】
図２は、本発明による半導体集積回路装置の一実施の形態を示すブロック図である。
図２に示すように、本発明による電力制御回路２００は、制御部２１０、パワーゲーティング回路２２０、及びデータ保持回路２３０を含む。制御部２１０は、電力制御器２１１、保持電圧決定回路２１６、保持電圧発生器２１５、第１オシレータ２１４、周波数比較器２１２、及び第２オシレータ２１３を含む。データ保持回路２３０は、スイッチ２３１と電荷ポンプ２３２とを含む。
【００２５】
具体的に説明すれば、電力制御器２１１は、外部からの命令ＣＭＤ＿２に応答して、パワーゲーティング回路２２０を制御する。パワーゲーティング回路２２０は、電力制御器２１１からの制御信号ＣＴＲ＿３に応答して、論理ブロック５００に外部電源ＶＤＤを供給又は遮断する。データ保持回路２３０は、データ保持モード時に外部電源ＶＤＤの供給が遮断されても、論理ブロック５００内のデータが消失しないように出力端子の電圧ＶＶＤＤを保持電圧Ｖｒｅｔに固定させる。
【００２６】
保持電圧決定回路２１６は、内部にフリップフロップ（図示せず）を含む。保持電圧決定回路２１６の内部に含まれたフリップフロップは、論理ブロック５００内のフリップフロップと種類が同じであり、同じ環境で動作する。したがって、保持電圧決定回路２１６内のフリップフロップが正常にデータを保持しているか否かを観察して、データが消失しない最小の電圧（保持電圧、Ｖｒｅｔ）を決定することができ、該決定された保持電圧Ｖｒｅｔは、論理ブロック５００内のフリップフロップにも同様に適用することができる。保持電圧発生器２１５は、保持電圧決定回路２１６から信号を受けて、これに対応する保持電圧Ｖｒｅｔを発生させる。第１オシレータ２１４は、保持電圧発生器２１５から保持電圧Ｖｒｅｔを受けて、これに対応する基準周波数Ｆｒｅｆを発生させる。第２オシレータ２１３は、出力端子の電圧ＶＶＤＤを受けて、これに対応する出力周波数Ｆｏｕｔを発生させる。周波数比較器２１２は、基準周波数Ｆｒｅｆと出力周波数Ｆｏｕｔとを比較して、比較結果に応じてデータ保持回路２３０内の電荷ポンプ２３２を制御する。例えば、周波数比較器２１２は、基準周波数Ｆｒｅｆより出力周波数Ｆｏｕｔが小さな場合に電荷ポンプ２３２を動作させ、その反対の場合には、電荷ポンプ２３２を停止させる。したがって、出力端子の電圧ＶＶＤＤが保持電圧Ｖｒｅｔに固定される。
【００２７】
上記の動作を時間順に説明すれば、電力制御器２１１が外部から保持モード進入命令ＣＭＤを受ける場合、データ保持回路２３０内のスイッチ２３１をオンさせて出力端子の電圧ＶＶＤＤと外部電源の電圧ＶＤＤとを同一にする。その後に電力制御器２１１は、パワーゲーティング回路２２０に制御信号ＣＴＲ＿３を印加して、論理ブロック５００への外部電源ＶＤＤ供給を遮断する。論理ブロック５００への漏れ電流Ｉｌｅａｋにより出力端子の電圧ＶＶＤＤは下降する。制御部２１０は、出力端子の電圧ＶＶＤＤが保持電圧Ｖｒｅｔより低い場合、電荷ポンプ２３２を動作させて出力端子の電圧ＶＶＤＤが保持電圧Ｖｒｅｔに到達するようにする。したがって、論理ブロック５００内のデータが消失せずに保持されうる。
【００２８】
上記のように、保持電圧Ｖｒｅｔにより発生した基準周波数Ｆｒｅｆと出力端子の電圧ＶＶＤＤにより発生した出力周波数Ｆｏｕｔとを比較して電荷ポンプ２３２の動作を制御することによって、論理ブロック５００内のデータが消失しない最小の電圧を保持することができる。
【００２９】
したがって、論理ブロック５００に外部電源ＶＤＤが供給されない場合にも、データの保持が可能な最小限の電圧を供給するため、外部電源ＶＤＤの供給による不必要な電力消費を削減し、かつデータのバックアップと復元によるシステムの性能低下を防止することができる。
【００３０】
図３は、本発明による半導体集積回路装置の他の実施の形態を示すブロック図である。
図３に示すように、本発明による電力制御回路３００は、制御部３１０、パワーゲーティング回路３２０、及びデータ保持回路３３０を含む。制御部３１０は、電力制御器３１１、保持電圧決定回路３１４、電荷ポンプ制御器３１３、及び出力端子電圧検出器３１２を含む。データ保持回路３３０は、スイッチ３３１と複数の電荷ポンプ３３２、３３ｎとを含む。
【００３１】
具体的に説明すれば、電力制御器３１１は、外部からの命令ＣＭＤ＿３に応答してパワーゲーティング回路３２０を制御する。パワーゲーティング回路３２０は、電力制御器３１１からの制御信号ＣＴＲ＿５に応答して、論理ブロック５００に外部電源ＶＤＤを供給又は遮断する。データ保持回路３３０は、データ保持モード時に外部電源ＶＤＤの供給が遮断されても、論理ブロック５００内のデータが消失しないように出力端子の電圧ＶＶＤＤを保持電圧Ｖｒｅｔに固定させる。
【００３２】
保持電圧決定回路３１４は、内部にフリップフロップ（図示せず）を含む。保持電圧決定回路３１４の内部に含まれたフリップフロップは、論理ブロック５００内のフリップフロップと種類が同じであり、同じ環境で動作する。したがって、保持電圧決定回路３１４内のフリップフロップが正常にデータを保持しているか否かを観察して、データが消失しない最小の電圧（保持電圧、Ｖｒｅｔ）を決定することができ、該決定された保持電圧Ｖｒｅｔは、論理ブロック５００内のフリップフロップにもそのまま適用されることができる。
【００３３】
保持電圧決定回路３１４で決定された保持電圧Ｖｒｅｔに対応する信号は、電荷ポンプ制御器３１３に入力される。また、出力端子電圧検出器３１２により出力端子の電圧ＶＶＤＤの検出結果が電荷ポンプ制御器３１３に入力される。電荷ポンプ制御器３１３は、前記２個の信号を受けて複数の電荷ポンプ３３２、３３ｎを制御する信号を発生させる。複数の電荷ポンプ３３２、３３ｎは、互いに異なるポンプ能力を有する。したがって、複数の電荷ポンプ３３２、３３ｎの動作を制御することによって、出力端子の電圧ＶＶＤＤを保持電圧Ｖｒｅｔと同様にすることができる。
【００３４】
上記の動作を時間順に説明すれば、電力制御器３１１が外部から保持モードに進入しろとの命令ＣＭＤを受ける場合、データ保持回路３３０内のスイッチ３３１をオンさせて出力端子の電圧ＶＶＤＤと外部電源の電圧ＶＤＤとを同様にする。その後、電力制御器３１１は、パワーゲーティング回路３２０に制御信号ＣＴＲ＿５を印加して、論理ブロック５００への外部電源ＶＤＤの供給を遮断する。論理ブロック５００への漏れ電流Ｉｌｅａｋにより、出力端子の電圧ＶＶＤＤは下降する。制御部３１０は、出力端子の電圧ＶＶＤＤと保持電圧Ｖｒｅｔとを比較して、ポンプ能力の異なる複数の電荷ポンプ３３２、３３ｎを動作させる。
【００３５】
上記のように、電荷ポンプ制御器３１３が保持電圧Ｖｒｅｔと出力端子の電圧ＶＶＤＤとを比較して、複数の電荷ポンプ３３２、３３ｎの動作を制御することによって、論理ブロック５００内のデータが消失しないようにする最小の電圧を保持することができる。
したがって、論理ブロック５００に外部電源ＶＤＤが供給されない場合にも、データの保持が可能な最小限の電圧を供給するから、外部電源ＶＤＤの供給による不必要な電力消費を削減し、かつデータのバックアップと復元によるシステムの性能低下を防止することができる。
【００３６】
図４は、本発明による半導体集積回路装置のさらに他の実施の形態を示すブロック図である。
図４に示すように、本発明による電力制御回路４００は、制御部４１０、パワーゲーティング回路４２０、及びデータ保持回路４３０を含む。制御部４１０は、電力制御器４１１、保持電圧決定回路４１５、保持電圧発生器４１４、電荷ポンプ制御器４１２、及び電圧比較器４１３を含む。データ保持回路３０は、スイッチ４３１、及びポンプ能力の異なる２個の電荷ポンプ４３２、４３３を含む。
【００３７】
具体的に説明すれば、電力制御器４１１は、外部からの命令ＣＭＤ＿４に応答して、パワーゲーティング回路４２０を制御する。パワーゲーティング回路４２０は、電力制御器４１１からの制御信号ＣＴＲ＿７に応答して、論理ブロック５００に外部電源ＶＤＤを供給又は遮断する。データ保持回路４３０は、データ保持モード時に外部電源ＶＤＤの供給が遮断されても、論理ブロック５００内のデータが消失しないように出力端子の電圧ＶＶＤＤを保持電圧Ｖｒｅｔに固定させる。
【００３８】
保持電圧決定回路４１５は、内部にフリップフロップ（図示せず）を含む。保持電圧決定回路４１５の内部に含まれたフリップフロップは、論理ブロック５００内のフリップフロップと種類が同じであり、同じ環境で動作する。したがって、保持電圧決定回路４１５内のフリップフロップが正常にデータを保持しているか否かを観察して、データが消失しない最小の電圧（保持電圧）を決定することができ、該決定された保持電圧Ｖｒｅｔは、論理ブロック５００内のフリップフロップにもそのまま適用されることができる。保持電圧発生器４１４は、保持電圧決定回路４１５から信号を受けて、これに対応する保持電圧Ｖｒｅｔを発生させる。
【００３９】
電荷ポンプ制御器４１２は、保持電圧発生器４１４から保持電圧Ｖｒｅｔを受けて、ポンプ能力の互いに異なる２個の電荷ポンプ４３２、４３３を制御する。電荷ポンプの動作についての説明は、後述の図５において詳細に説明する。
電圧比較器４１３は、保持電圧Ｖｒｅｔと出力端子の電圧ＶＶＤＤとを比較して、出力端子の電圧ＶＶＤＤが保持電圧Ｖｒｅｔより大きい場合、停止信号ＳＴを電荷ポンプ制御器４１２に印加する。
【００４０】
上記の動作を時間順に説明すれば、電力制御器４１１が外部から保持モードに進入しろとの命令ＣＭＤ＿４を受ける場合、データ保持回路４３０内のスイッチ４３１をオンさせて出力端子の電圧ＶＶＤＤと外部電源の電圧ＶＤＤとを同様にする。その後に、電力制御器４１１は、パワーゲーティング回路４２０に制御信号ＣＴＲ＿７を印加して、論理ブロック５００への外部電源ＶＤＤの供給を遮断する。論理ブロック５００への漏れ電流Ｉｌｅａｋにより、出力端子の電圧ＶＶＤＤは下降する。制御部４１０は、ポンプ能力の異なる２個のポンプ４３２、４３３を動作させ、出力端子の電圧ＶＶＤＤを上昇させる。電荷ポンプ制御器４１２は、上昇した出力端子の電圧ＶＶＤＤが保持電圧Ｖｒｅｔに到達した場合、電荷ポンプ４３２、４３３を停止させる。
【００４１】
上記のように、出力端子の電圧ＶＶＤＤが保持電圧Ｖｒｅｔに達するまで電荷ポンプ４３２、４３３を動作させ、出力端子の電圧ＶＶＤＤが保持電圧Ｖｒｅｔに到達する場合、電荷ポンプ４３２、４３３の動作を中止することによって、データが消失しないようにする最小の電圧を保持することができる。
【００４２】
したがって、論理ブロック５００に外部電源ＶＤＤが供給されない場合にも、データの保持が可能な最小限の電圧を供給するから、外部電源ＶＤＤの供給による不必要な電力消費を削減し、かつデータのバックアップと復元によるシステムの性能低下を防止することができる。
【００４３】
図５は、図４に示す電荷ポンプの動作を示した図表である。
この実施の形態において２個の電荷ポンプ４３２、４３３は、ＰＭＯＳトランジスタで構成され、電荷ポンプ制御器４１２の出力Ｄ１、Ｄ０がＰＭＯＳトランジスタのゲートに入力される。したがって、Ｄ１端子に低い電圧が出力される場合、小さな容量の電荷ポンプ４３２が動作し、Ｄ０端子に低い電圧が出力される場合、大きな容量の電荷ポンプ４３３が動作する。
【００４４】
出力端子の電圧ＶＶＤＤが保持電圧Ｖｒｅｔに比べて極めて大きく低い場合、電荷ポンプ制御器４１２は、Ｄ１とＤ０端子に低い電圧を印加する。この場合、小さな容量（ｗｅａｋ）の電荷ポンプ４３２と大きな容量（ｓｔｒｏｎｇ）の電荷ポンプ４３３がすべて動作する。したがって、出力端子の電圧ＶＶＤＤが極めて速く保持電圧Ｖｒｅｔに到達できる。
【００４５】
出力端子の電圧ＶＶＤＤが保持電圧Ｖｒｅｔに比べてすこし低い場合、電荷ポンプ制御器４１２は、Ｄ１端子に低い電圧を印加し、Ｄ０端子に高い電圧を印加する。この場合、小さな容量の電荷ポンプ４３２のみが動作する。したがって、出力端子の電圧ＶＶＤＤがゆるやかに保持電圧Ｖｒｅｔに到達できる。
【００４６】
出力端子の電圧ＶＶＤＤが保持電圧Ｖｒｅｔに比べて大きく低い場合、電荷ポンプ制御器４１２は、Ｄ１端子に高い電圧を印加し、Ｄ０端子に低い電圧を印加する。この場合、大きな容量の電荷ポンプ４３３のみが動作する。したがって、出力端子の電圧ＶＶＤＤが速く保持電圧Ｖｒｅｔに到達できる。
【００４７】
出力端子の電圧ＶＶＤＤが保持電圧Ｖｒｅｔに到達した場合、電圧比較器４１３は、電荷ポンプ制御器４１２に停止信号ＳＴを印加する。電荷ポンプ制御器４１２は、停止信号ＳＴに応答して、Ｄ１とＤ０端子に高い電圧を印加する。この場合、小さな容量の電荷ポンプ４３２と大きな容量の電荷ポンプ４３３とがすべて動作しない。したがって、出力端子の電圧ＶＶＤＤが保持電圧Ｖｒｅｔより大きくなるのを防止することができる。
上記のような方法で出力端子の電圧ＶＶＤＤと保持電圧Ｖｒｅｔとの差を比較して、電荷ポンプ４３２、４３３を動作させることによって、状況に合せて柔軟に出力端子の電圧ＶＶＤＤを保持電圧Ｖｒｅｔに固定させることができる。
【００４８】
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
【図面の簡単な説明】
【００４９】
【図１】本発明による半導体集積回路装置を簡略に示すブロック図である。
【図２】本発明による半導体集積回路装置の一実施の形態を示すブロック図である。
【図３】本発明による半導体集積回路装置の他の実施の形態を示すブロック図である。
【図４】本発明による半導体集積回路装置のさらに他の実施の形態を示すブロック図である。
【図５】図４に示す電荷ポンプの動作を示した図表である。
【符号の説明】
【００５０】
１００、２００、３００、４００  電力制御回路
１１０、２１０、３１０、４１０  制御部
２１１、３１１、４１１  電力制御器
１２０、２２０、３２０、４２０  パワーゲーティング回路
１３０、２３０、３３０、４３０  データ保持回路
５００  論理ブロック
【図１】
2008172230.tif 000003
【図２】
2008172230.tif 000004
【図３】
2008172230.tif 000005
【図４】
2008172230.tif 000006
【図５】
2008172230.tif 000007