(57)【要約】【課題】バルクシリコン基板の高周波特性の悪さ、ＳＯＩ基板製造プロセスの複雑さ、そしてゲッタリング特性を改善した擬似的なＳＯＩ基板ウェーハおよびその製造方法を提供する。【解決手段】多孔質シリコン層を、高抵抗層とみなし、更にはゲッタリング層として機能させたシリコン薄膜／多孔質シリコン／シリコン基板からなる３層構造体を、擬似的なＳＯＩ基板として利用する。前記多孔質シリコン層が、少なくとも異なる２つの多孔度を有する多孔質シリコン層であり、前記シリコン基板側に形成された多孔質シリコン層が高多孔性であり、シリコン薄膜側が低多孔性であることが好ましい。【選択図】図２
2008071782.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上に形成された多孔質シリコン層の上にシリコン薄膜層が設けられ、シリコン薄膜層／多孔質シリコン層／シリコン基板の３層構造を有してなる擬似的なＳＯＩ基板。
【請求項２】
前記多孔質シリコン層が、少なくとも２層の互いに異なる多孔度を有する多孔質シリコン層からなり、
前記シリコン基板側に形成された多孔質シリコン層が高多孔性で、シリコン薄膜側が低多孔性であることを特徴とする請求項１に記載の擬似的なＳＯＩ基板。
【請求項３】
前記多孔質シリコン層の体積抵抗率が、シリコン基板の体積抵抗率より大きいことを特徴とする請求項１又は２に記載の擬似的なＳＯＩ基板。
【請求項４】
前記多孔質シリコン層が、シリコン薄膜層に対するゲッタリング層として機能する事を特徴とする請求項１〜３のいずれか１項に記載の擬似的なＳＯＩ基板。
【請求項５】
シリコン基板を電解液中で陽極酸化することによって、シリコン基板上の一面側に多孔質シリコン層を形成させる工程と、該多孔質シリコン層上にシリコン薄膜層を形成させる工程とを包含する擬似的なＳＯＩ基板の製造方法。
【請求項６】
前記多孔質シリコン層の形成工程が、
シリコン基板の一面側に、厚さ方向において多孔度が異なる多孔質シリコン層を形成させる工程であることを特徴とする請求項５に記載の擬似的なＳＯＩ基板の製造方法。
【請求項７】
多孔質シリコン層の形成工程が、
電解時の電流密度を段階的に上昇させる事で、厚さ方向に徐々に多孔度の大きい多孔質シリコン層を形成させる工程であることを特徴とする請求項６に記載の擬似的なＳＯＩ基板の製造方法。
【請求項８】
前記電解液がフッ化水素酸とアルコールとの混合液であり、電解時の電流密度を１〜２００ｍＡ／ｃｍ２の範囲で段階的に上昇させることを特徴とする請求項７に記載の擬似的なＳＯＩ基板の製造方法。
【請求項９】
前記シリコン薄膜層の形成工程が、
水素あるいは水素を含む不活性ガス雰囲気下で９００℃以上１２００℃以下の熱処理により、低多孔質シリコン層の表層側一部をシリコン薄膜層に変化させて多孔質シリコン層上にシリコン薄膜層を形成する工程であることを特徴とする請求項５〜８のいずれか１項に記載の擬似的なＳＯＩ基板の製造方法。
【請求項１０】
シリコン薄膜層の形成工程が、
ＣＶＤ法（化学気相法）により多孔質シリコン上に行われる事を特徴とする請求項５〜８のいずれか１項に記載の擬似的なＳＯＩ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁性薄膜である酸化シリコン層を有する基板上に半導体薄膜層であるシリコン薄膜層を有してなるＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ又はＳｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板及びその製造方法に関する。
【背景技術】
【０００２】
半導体デバイスの高速化・省電力化に伴い、従来のシリコン基板上に形成したデバイスでは、シリコン基板側に不要な電流が流れ、高周波リーク電流や寄生容量が大きいという問題が発生した。この問題を解決するために、シリコン薄膜／酸化シリコン／シリコン基板の構造からなるＳＯＩ基板が開発された。その結果、半導体デバイスの性能が向上され、ＳＯＩ基板は次世代のシリコン基板として注目されるようになった。
【０００３】
それらＳＯＩ基板の製造方法には、貼り合わせ法や、酸素埋め込み法など幾つか知られている。例えば、特許文献１には貼り合わせ法が開示されている。具体的には、多孔質シリコン上にＣＶＤ（化学気相法）でシリコン薄膜層を形成し、該シリコン薄膜表面に、表面が酸化シリコンで構成されたシリコン基板の表面を貼り合せた後、前記多孔質シリコンをエッチングにより除去して、多孔質シリコンが形成されたシリコン基板を分離し、残されたシリコン薄膜層／酸化シリコン／シリコン基板構造をＳＯＩとして利用する。
【０００４】
特許文献２には、ＣＶＤによるシリコン薄膜を形成する必要が無い方法として、サイモックス（ＳＩＭＯＸ：Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ｉｏｎ−ｉｍｐｌａｎｔｅｄ  ｏｘｙｇｅｎ）と称される酸素埋め込み法が開示されている。バルクシリコン基板中に酸素のイオン注入により酸化シリコン層を形成する方法で、半導体プロセスとの整合性が良いため従来広く行われ、最も成熟した手法である。
【０００５】
特許文献３には前述の製造法における複雑さを改善する目的で簡易的なＳＯＩ作製技術が開示されている。具体的には、多孔質シリコン上にＣＶＤ（化学気相法）でシリコン薄膜層を形成した後、酸化処理を施す事で、多孔質シリコンの一部あるいは全てを酸化シリコンとし、シリコン薄膜層／酸化シリコン／シリコン基板構造を形成する方法でコスト低減および寄生容量の低減を実施している。
【０００６】
上記特許文献１〜３に示されたＳＯＩ基板は前記したように半導体デバイスの高速化・省電力化が可能な次世代の基板として期待されるが、薄膜シリコン層のゲッタリング（半導体デバイスの特性に有害な影響を与えるＦｅ、Ｃｕ、Ｃｒ、Ｎｉ、Ｐｔなどの重金属をデバイス領域から取り除く事）がされにくい構造となっており問題である。なぜならゲッタリングは、デバイスの信頼性確保のために必要不可欠な技術で、その重要性は増しており、能力向上が求められているからである。
【０００７】
ＳＯＩ基板におけるゲッタリングされにくい構造とは、シリコン薄膜層下部に酸化シリコン層が存在する構造を言う。これが、基板内部及び裏面の歪み層への重金属の拡散を妨げ、ゲッタリングを困難にしている。一方、通常のバルクシリコン基板では、酸化シリコン層が無いため、基板内部及び裏面の歪み層によるゲッタリングが容易に行われる。
【０００８】
特許文献４にはゲッタリング特性を向上させたＳＯＩ基板とその製造方法が開示されている。この発明は、本願発明と同様に多孔質シリコンの空孔にあるシリコンダングリングボンドをゲッタリングサイトとして使用する方法であり、作製法が貼り合わせ法である。具体的には上表に多孔質シリコン層を有するシリコン基板と、同じく上表に酸化シリコン層を有するシリコン基板を貼りあわせ、多孔質シリコン層を有する基板側裏面を上表として、上側から研磨し不要部分を取り除いて薄膜化する。結果得られる構造は、シリコン薄膜／多孔質シリコン／酸化シリコン／シリコン基板という構造になる。
【０００９】
従って上記特許文献４に開示されているＳＯＩ基板は製造プロセスが煩雑であるという問題を有している。
【００１０】
【特許文献１】特開２００２−２８９８１８号公報
【特許文献２】特開平７−２６３５３８号公報
【特許文献３】特開２００５−２２９０６２号公報
【特許文献４】特開２０００−３５３７９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、バルクシリコン基板の高周波特性の悪さ、ＳＯＩ基板製造プロセスの複雑さ、そしてゲッタリング特性を改善した擬似的なＳＯＩ基板ウェーハを提供する事を目的としている。以下、従来のＳＯＩウェーハ製造プロセスにおける改善すべき点について具体的に述べる。
【００１２】
貼り合わせ法では、シリコン薄膜の形成に高価な装置を用いるＣＶＤ法を使用し、更には２枚のシリコンウェーハを使用して貼り付けて剥がした後に残る１枚を再利用するため、再利用工程を含めた製造プロセスが複雑となり、ウェーハ単価が高くなる。
【００１３】
これに対してＳＩＭＯＸ法では、使用ウェーハこそ１枚であるが、酸化シリコン層を形成するために高価なイオン注入装置を使用し、加えてその注入時間は長大故、生産性が悪くウェーハ単価が高くなる。
【００１４】
また、前項に記載されている簡易的ＳＯＩ作製方法では、多孔質シリコンが一部あるいは全て酸化されているため、ゲッタリング特性の発現は困難である。
【００１５】
一方、ゲッタリング特性を有するＳＯＩウェーハを形成するためには、多孔質シリコン層を有するシリコン基板と酸化シリコン層を有するシリコン基板を貼りあわせ、不要部分を研磨するという複雑な製造プロセスを用いるため、ウェーハ単価は高くなる。
【課題を解決するための手段】
【００１６】
多孔質シリコン層を、高抵抗層とみなし、更にはゲッタリング層として機能させたシリコン薄膜／多孔質シリコン／シリコン基板からなる３層構造体を、擬似的なＳＯＩ基板として利用する。
【００１７】
従って、本発明は以下の（１）〜（１０）に示すものである。
【００１８】
（１）シリコン基板上に形成された多孔質シリコン層の上にシリコン薄膜層が設けられ、シリコン薄膜層／多孔質シリコン層／シリコン基板の３層構造を有してなる擬似的なＳＯＩ基板。
【００１９】
（２）前記多孔質シリコン層が、少なくとも２層の互いに異なる多孔度を有する多孔質シリコン層からなり、
前記シリコン基板側に形成された多孔質シリコン層が高多孔性で、シリコン薄膜側が低多孔性であることを特徴とする前記１に記載の擬似的なＳＯＩ基板。
【００２０】
（３）前記多孔質シリコン層の体積抵抗率が、シリコン基板の体積抵抗率より大きいことを特徴とする前記１又は２に記載の擬似的なＳＯＩ基板。
【００２１】
（４）前記多孔質シリコン層が、シリコン薄膜層に対するゲッタリング層として機能する事を特徴とする前記１〜３のいずれか１つに記載の擬似的なＳＯＩ基板。
【００２２】
（５）シリコン基板を電解液中で陽極酸化することによって、シリコン基板上の一面側に多孔質シリコン層を形成させる工程と、該多孔質シリコン層上にシリコン薄膜層を形成させる工程とを包含する擬似的なＳＯＩ基板の製造方法。
【００２３】
（６）前記多孔質シリコン層の形成工程が、
シリコン基板の一面側に、厚さ方向において多孔度が異なる多孔質シリコン層を形成させる工程であることを特徴とする前記５に記載の擬似的なＳＯＩ基板の製造方法。
【００２４】
（７）多孔質シリコン層の形成工程が、
電解時の電流密度を段階的に上昇させることで、厚さ方向に徐々に多孔度の大きい多孔質シリコン層を形成させる工程であることを特徴とする前記６に記載の擬似的なＳＯＩ基板の製造方法。
【００２５】
（８）前記電解液がフッ化水素酸とアルコールとの混合液であり、電解時の電流密度を１〜２００ｍＡ／ｃｍ２の範囲で段階的に上昇させることを特徴とする前記７に記載の擬似的なＳＯＩ基板の製造方法。
【００２６】
（９）前記シリコン薄膜層の形成工程が、
水素あるいは水素を含む不活性ガス雰囲気下で９００℃以上１２００℃以下の熱処理により、低多孔質シリコン層の表層側一部をシリコン薄膜層に変化させて多孔質シリコン層上にシリコン薄膜層を形成する工程であることを特徴とする前記５〜８のいずれか１項に記載の擬似的なＳＯＩ基板の製造方法。
【００２７】
（１０）シリコン薄膜層の形成工程が、
ＣＶＤ法（化学気相法）により多孔質シリコン層上に行われる事を特徴とする前記５〜８のいずれか１項に記載の擬似的なＳＯＩ基板の製造方法。
【発明の効果】
【００２８】
本願発明を実施することで、シリコン薄膜層のゲッタリング特性を有し、シリコン基板よりも高周波電流リークの少ない擬似的なＳＯＩ基板を簡便な工程で安価に提供できる。
【発明を実施するための最良の形態】
【００２９】
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
【００３０】
図１は本発明の擬似的なＳＯＩ基板を示す模式断面図である。本発明の擬似的なＳＯＩ基板はシリコン基板３上に多孔質シリコン層２が形成され、さらにシリコン薄膜層１が設けられてなる。
【００３１】
前記多孔質シリコン層は少なくとも２層の互いに異なる多孔度を有する多孔質シリコン層からなることが好ましい。ここで、多孔度とは、多孔質シリコン層の気孔の割合を示す尺度で、その多孔質シリコン層の気孔体積を全体積で割った値の百分率を表す。多孔度の測定には、ガスの吸着量から求める方法や、圧入した水銀の体積から求める方法等を用いることができる。
【００３２】
より好ましくは、前記シリコン基板側に形成された多孔質シリコン層の多孔度が３０％以上５０％以下と大きく、高多孔性を有し、シリコン薄膜層を設ける側に形成された多孔質シリコン層の多孔度は５％以上３０％未満と小さく、低多孔性であることが好ましい。
【００３３】
高多孔質シリコン層はシリコン基板側に形成されていることが好ましく、低多孔質シリコン層はシリコン薄膜側に形成されていることが好ましい。
【００３４】
図２は本発明の好適な実施形態の擬似的なＳＯＩ基板の製造方法を示す模式的断面図である。図２中、上図は異なる２つの多孔度を有する多孔質シリコン層の形成工程を示し、下図はシリコン薄膜層の形成工程を示している。
【００３５】
図２上図に示す多孔質層形成工程では、例えば、電解液としてＨＦ（フッ化水素）含有液等の中、単結晶シリコン基板３を通して電流を流し、シリコン基板３表面に低多孔質シリコン層２’および高多孔質シリコン層２’’を形成する。ここで、多孔度および厚みは、フッ酸濃度、電流密度、時間を変える事で制御される。例えば、電解中、徐々に電解電流密度を増大させることで、シリコン基板側に高多孔度の多孔質層が形成され、シリコン薄膜を形成させる側には低多孔度の多孔質シリコン層を形成することができる。
【００３６】
電解液として、好ましくはフッ化水素酸とアルコールとの混合液を使用することができる。前記アルコールとしては、メタノール、エタノール、プロパノールを挙げることができる。
【００３７】
ここで、電解酸化時の電流密度を１〜２００ｍＡ／ｃｍ２の範囲内で徐々に上昇させることでシリコン基板側に高多孔度の多孔質層が形成され、シリコン薄膜を形成させる側には低多孔度の多孔質シリコン層を形成することができ好ましい。
【００３８】
また、本発明の擬似的なＳＯＩ基板の製造方法においては、単結晶シリコン基板の体積抵抗率は０．００1から０．２Ω・ｃｍのものを好適に使用することができる。そのような体積抵抗率を有する基板であればＰ型ドーパントタイプのみでなく、Ｎ型ドーパントタイプのシリコン基板を用いることもできる。
【００３９】
図２下図に示すシリコン薄膜層形成工程では、高多孔質シリコン層２’’上の低多孔質シリコン層２’をシリコン薄膜層へと再結晶化させる。例えば、水素あるいは窒素との混合ガスを２Ｌ／分以上１０Ｌ／分以下の流量で１分以上１０分以下の間流し、９００℃以上１２００℃以下で熱処理する事で、低多孔質シリコン層２’の表面はシリコン薄膜層へと変化される。
【００４０】
尚、シリコン薄膜層は、ＣＶＤ法を利用して、低多孔質シリコン層２’の上に形成されても良い。
【００４１】
実施例１
次に本発明を適用した一実施例を説明する。この実施例は、０．６３μｍのシリコン薄膜層を２６．６μｍの多孔質シリコン層上に有するＳＯＩ基板を製造する方法の一例である。
【００４２】
３０ｗｔ％フッ酸水溶液（エチルアルコールとＨＦの混合液（１：１容量比））中にて、ボロンがドープされ比抵抗値が０．００５〜０．０１８Ω・ｃｍのＰ型シリコンを陽極、白金電極を陰極として、電流密度１ｍＡ／ｃｍ２で８分、２１ｍＡ／ｃｍ２で８分、２８ｍＡ／ｃｍ２で８分間通電して陽極酸化する事により、表層の多孔度が小さく、多孔質シリコンの厚さ方向に向かって多孔度が大きくなる多孔質シリコン層を形成した。
【００４３】
得られた低多孔質シリコン／高多孔質シリコン／シリコン基板を横型石英管状炉（テルサームコ社製）内で、水素ガス流量２Ｌ／分、１０００℃、７．５分間熱処理して、表面の低多孔質シリコンをシリコン薄膜層へと再結晶化して、シリコン薄膜層／多孔質シリコン／シリコン基板の３層構造とした。このように作製した３層構造の擬似的なＳＯＩ基板のＳＥＭ観察結果を図３に示した。
【００４４】
次に、得られた３層構造体からなるＳＯＩ基板の体積抵抗率を評価した。測定機器の端子と測定サンプル間の接触抵抗が懸念されたので、該抵抗が分離評価可能なインピーダンス測定を行った。測定には、図４に示すようなセルを形成し、インピーダンスアナライザー（アジレント社製）を用いた。尚、測定周波数範囲は、０．５Ｈｚ〜１００ｋＨｚとした。結果を図５のＣｏｌｅ−Ｃｏｌｅプロットとして示す。通常デバイスで使用されるシリコンウェーハの体積抵抗率が、数Ω〜数十Ω・ｃｍである事を考えれば、本願発明におけるＳＯＩウェーハでは通常のシリコンウェーハを上回る体積抵抗率が得られており、６．２５×１０６Ω・ｃｍ（図５中〇印参照）と優れていた。
【００４５】
図１より、シリコン薄膜層のすぐ下に多孔質シリコン層が配してあり、ＳＯＩ基板のようなゲッタリングを阻害する酸化シリコン層が無いため、従来ゲッタリングの困難であったＳＯＩ基板においても、ゲッタリング能力を発現する事ができる。
【産業上の利用可能性】
【００４６】
本発明によって得られる擬似的なＳＯＩ基板は処理速度の高速化、省電力化が可能な半導体デバイス用基板として用いることができる。
【００４７】
また、水素処理にて再結晶化されたシリコン層には、再結晶化に伴う残留応力が存在し、加えて多孔質シリコン層の格子定数がシリコン層よりも僅かに大きい事から、歪みが発生する。この歪みがキャリア移動度の高速化に寄与するため、歪みシリコン薄膜を有するＳＯＩウェーハとして使用することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の好適な実施形態の擬似的なＳＯＩ基板の模式断面図である。
【図２】好適な実施形態の擬似的なＳＯＩ基板の製造方法の模式断面図である。
【図３】本実施例によって得られたＳＯＩ基板のＳＥＭ観察結果である。
【図４】本実施例のＳＯＩ基板のインピーダンス特性評価用セル模式図である。
【図５】本実施例のＳＯＩ基板のＣｏｌｅ−Ｃｏｌｅプロットである。
【符号の説明】
【００４９】
１      シリコン薄膜層
２      多孔質シリコン層
２’    低多孔質シリコン層
２’’  高多孔質シリコン層
３      シリコン基板
４      インピーダンスアナライザ
５      Ａｇペースト
６      擬似的SOI基板の体積抵抗率
【図１】
2008071782.tif 000003
【図２】
2008071782.tif 000004
【図３】
2008071782.tif 000005
【図４】
2008071782.tif 000006
【図５】
2008071782.tif 000007