(57)【要約】【課題】本発明は、内部信号を適宜選択してモニタ信号として出力するモニタ回路を搭載した半導体集積回路に関する。【解決手段】ＬＳＩ１は、機能モジュールＦ０〜Ｆｎのモニタ回路ＭＮ０〜ＭＮｍが、非同期で動作する第１モニタ回路１ＭＮと同期信号に同期して動作する第２モニタ回路２ＭＮ及び選択回路としてのＭＵＸ１００を有し、第１モニタ回路１ＭＮが、機能モジュールＦ０〜Ｆｎの第１内部信号から第１制御信号に応じて適宜選択した第１内部信号を第１モニタ信号として選択し、第２モニタ回路２ＭＮが、機能モジュールＦ０〜Ｆｎの第２内部信号から第２制御信号に応じて適宜選択した第２内部信号を第２モニタ信号として選択し、ＭＵＸ１００が、第１モニタ信号と第２モニタ信号のいずれか一方を出力モニタ信号mono_dtとして選択して出力する。【選択図】          図３
2008224555.tif 000002
【特許請求の範囲】
【請求項１】
その搭載するモジュールが複数の内部信号から適宜選択した内部信号を出力モニタ信号として出力するモニタ回路を内蔵し、該モジュールの内部信号が第１内部信号と第２内部信号に分けられている半導体集積回路であって、前記モニタ回路は、非同期で動作する第１モニタ回路と同期信号に同期して動作する第２モニタ回路及び選択回路を有し、該第１モニタ回路は、前記モジュールの前記第１内部信号から第１制御信号に応じて適宜選択した第１内部信号を第１モニタ信号として選択し、該第２モニタ回路は、前記モジュールの前記第２内部信号から前記第２制御信号に応じて適宜選択した第２内部信号を第２モニタ信号として選択し、前記選択回路が、選択信号に基づいて該第１モニタ信号と該第２モニタ信号のいずれか一方を前記出力モニタ信号として選択して出力することを特徴とする半導体集積回路。
【請求項２】
前記半導体集積回路は、前記モニタ回路をそれぞれ搭載するモジュールを複数搭載し、該複数のモニタ回路は、少なくとも前記出力モニタ信号と前記第１制御信号がシリアル接続されており、前記第１モニタ回路は、前記適宜選択した第１内部信号と該前段のモニタ回路からの出力モニタ信号のうち一方を該第１制御信号に基づいて前記第１モニタ信号として選択し、前記第２モニタ回路は、前記選択した第２内部信号と該前段のモニタ回路からの出力モニタ信号のうち一方を前記第２モニタ信号として選択することを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記半導体集積回路は、前記モジュールの前記第１内部信号がそれぞれ複数の第１内部信号からなる複数の第１内部信号群に分けられており、前記第１制御信号が、該第１内部信号群の前記複数の第１内部信号をそれぞれ複数の信号グループに分割して該各第１内部信号群の各第１内部信号を該信号グループ毎にそれぞれまとめる信号選択信号と、該信号選択信号でまとめられた各信号グループの第１内部信号群のうちどの第１内部信号群の信号グループを該モジュールから出力する前記出力モニタ信号を複数のパートに分割したときのどのパートに割り当てるかを選択するグループ選択信号と、前記第１モニタ信号を該出力モニタ信号と同様に分割した各パート毎に前記グループ選択信号で選択された信号グループと前記前段のモニタ回路からの出力モニタ信号の対応するパートの出力モニタ信号のうちいずれかを該第１モニタ回路から出力する第１モニタ信号として選択する機能ブロック選択信号とを有していることを特徴とする請求項２記載の半導体集積回路。
【請求項４】
前記各モニタ回路は、それぞれ該モニタ回路を他のモニタ回路と識別する識別情報が付与されており、前記第１制御信号の前記機能ブロック選択信号は、前記パート毎に設定された該識別情報を用いた第１識別情報であって、該第１識別情報によって該各第１モニタ回路の出力する第１モニタ信号を選択することを特徴とする請求項３記載の半導体集積回路。
【請求項５】
前記各モニタ回路は、それぞれ該モニタ回路を他のモニタ回路と識別する識別情報が予め付与されており、前記第２モニタ回路は、前記第２制御信号として該識別情報を用いた第２識別情報が入力され、該第２識別情報に応じて前記第２内部信号から選択した第２内部信号を前記第２モニタ信号として出力することを特徴とする請求項２から請求項４のいずれかに記載の半導体集積回路。
【請求項６】
前記第２モニタ回路は、前記同期信号として所定のクロックが入力されていることを特徴とする請求項１から請求項５のいずれかに記載の半導体集積回路。
【請求項７】
前記選択回路は、前記機能ブロック選択信号を前記選択信号として、前記第１モニタ信号と前記第２モニタ信号のいずれか一方を前記出力モニタ信号として選択して出力することを特徴とする請求項３から請求項６のいずれかに記載の半導体集積回路。
【請求項８】
前記第２モニタ回路は、前記前段のモニタ回路からの出力モニタ信号のみが入力され、該出力モニタ信号を前記第２制御信号に応じて同期動作して前記第２モニタ信号として適宜選択することを特徴とする請求項２から請求項７のいずれかに記載の半導体集積回路。
【請求項９】
前記モニタ回路は、前記機能ブロック選択信号の前記第１識別情報が、前記いずれのモニタ回路にも付与されていない未付与識別情報であると、前記第２モニタ回路が、前記第２制御信号で選択された前記第２モニタ信号を、前記選択回路が所定ビットずつ順次出力モニタ信号として選択して出力することを特徴とする請求項１から請求項８のいずれかに記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、詳細には、内部信号を適宜選択してモニタ信号として出力するモニタ回路を搭載した半導体集積回路に関する。
【背景技術】
【０００２】
近年、デジタル複合機（ＭＦＰ：Multi Functional Products）等の画像処理装置においては、高機能化に伴って、搭載するソフトウェア及びハードウェア構成が大規模かつ複雑化し、問題が発生した場合の原因の究明が困難となってきているが、市場の要求にタイムリーに対応するためには、早急な原因究明が求められる。
【０００３】
画像処理装置には、近時、高機能なＡＳＩＣ（Application Specific Integrated Circuit）が搭載され、このようなＡＳＩＣにおいては、デバッグや評価を行うために、ＡＳＩＣ内部回路の状態をモニタするモニタ信号（テスト信号）を出力する機構が実装されるようになってきている。
【０００４】
このモニタ機構の設計においては、従来、一般的には、全てのモニタ信号をクロック等の基準信号に同期させて出力する同期出力設計、あるいは、基準信号を設けず全てのモニタ信号を非同期で出力する非同期出力設計のいずれかが用いられている。
【０００５】
ところが、モニタ機構の有するテスト信号を出力する端子数が少ないときには、様々なテスト信号の中から出力するモニタ信号が選択されることとなるが、同期出力設計においてクロックに同期させてモニタ信号を出力させるためには、合成上あるいはレイアウト上の全てのパスでタイミングを合わせる等の回路設計以降の後工程に対する負荷が大きくなるという問題があった。
【０００６】
また、図１３に示すように、異なる周波数のクロック（例えば、図１３のクロック１、クロック２）で生成された複数のテスト信号（例えば、図１３のモニタ信号１、モニタ信号２）をある一意に決定したクロック（図１３の基準クロック）に同期させて出力させる場合、モニタ信号１に対するテスト信号１は正常に出力されるが、モニタ信号２についてはデータが欠落した状態のテスト信号２が出力されてしまう状態が発生することがあり、このような場合、正しいテストデータ（出力モニタ信号）を得ることができない。
【０００７】
また、非同期出力設計において、基準信号を設けずに全てのモニタ信号を出力すると、モニタ信号を受信する装置（例えば、計測装置）がモニタ信号を適切に取り込むことができなかったり、データ等の複数の信号を束ねて意味を成すバス接続された信号については、各端子の変化タイミングが異なるため、詳細な解析用途としては使用できない等の問題があった。
【０００８】
例えば、図１４に示すように、モニタ制御回路ＤｅｂＭｏｎとモニタ回路Ｍｏｎ０〜Ｍｏｎ３１を、モニタ制御回路ＤｅｂＭｏｎを中心として放射状にモニタ回路Ｍｏｎ０〜Ｍｏｎ３１を接続する一般的なモニタ構成にすると、モニタ制御回路ＤｅｂＭｏｎにモニタ信号が集中して、回路設計後の後工程である合成作業が難しくなるおそれがあるとともに、モニタ回路Ｍｏｎ０〜Ｍｏｎ３１の増減によってもモニタ制御回路ＭＳＣの端子数に影響を与える。
【０００９】
そして、従来、基準の周波数に対して任意（１／Ｎ）に分周されたクロックで同期したモニタ信号を出力する半導体集積回路が提案されている（特許文献１参照）。
【００１０】
【特許文献１】特開２００２−１０８６４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記従来技術にあっては、基準の周波数に対して任意（１／Ｎ）に分周されたクロックで同期したモニタ信号を出力しているため、なお、全てのモニタ信号に対してタイミングを合わせる処理を必要とし、後工程に対する負荷が大きくなるという問題があるとともに、分周でできない周波数に対しては対応することができず、汎用性に欠けるという問題があった。
【００１２】
そこで、本発明は、後工程への負荷を最小限に抑えつつ、意図する全てのモニタ信号を適切に出力させて、適切なデバッグ情報を提供する汎用性に富んだ半導体集積回路を提供することを目的としている。
【課題を解決するための手段】
【００１３】
請求項１記載の発明の半導体集積回路は、その搭載するモジュールが複数の内部信号から適宜選択した内部信号を出力モニタ信号として出力するモニタ回路を内蔵し、該モジュールの内部信号が第１内部信号と第２内部信号に分けられている半導体集積回路であって、前記モニタ回路は、非同期で動作する第１モニタ回路と同期信号に同期して動作する第２モニタ回路及び選択回路を有し、該第１モニタ回路は、前記モジュールの前記第１内部信号から第１制御信号に応じて適宜選択した第１内部信号を第１モニタ信号として選択し、該第２モニタ回路は、前記モジュールの前記第２内部信号から前記第２制御信号に応じて適宜選択した第２内部信号を第２モニタ信号として選択し、前記選択回路が、選択信号に基づいて該第１モニタ信号と該第２モニタ信号のいずれか一方を前記出力モニタ信号として選択して出力することにより、上記目的を達成している。
【００１４】
この場合、例えば、請求項２に記載するように、前記半導体集積回路は、前記モニタ回路をそれぞれ搭載するモジュールを複数搭載し、該複数のモニタ回路は、少なくとも前記出力モニタ信号と前記第１制御信号がシリアル接続されており、前記第１モニタ回路は、前記適宜選択した第１内部信号と該前段のモニタ回路からの出力モニタ信号のうち一方を該第１制御信号に基づいて前記第１モニタ信号として選択し、前記第２モニタ回路は、前記選択した第２内部信号と該前段のモニタ回路からの出力モニタ信号のうち一方を前記第２モニタ信号として選択してもよい。
【００１５】
また、例えば、請求項３に記載するように、前記半導体集積回路は、前記モジュールの前記第１内部信号がそれぞれ複数の第１内部信号からなる複数の第１内部信号群に分けられており、前記第１制御信号が、該第１内部信号群の前記複数の第１内部信号をそれぞれ複数の信号グループに分割して該各第１内部信号群の各第１内部信号を該信号グループ毎にそれぞれまとめる信号選択信号と、該信号選択信号でまとめられた各信号グループの第１内部信号群のうちどの第１内部信号群の信号グループを該モジュールから出力する前記出力モニタ信号を複数のパートに分割したときのどのパートに割り当てるかを選択するグループ選択信号と、前記第１モニタ信号を該出力モニタ信号と同様に分割した各パート毎に前記グループ選択信号で選択された信号グループと前記前段のモニタ回路からの出力モニタ信号の対応するパートの出力モニタ信号のうちいずれかを該第１モニタ回路から出力する第１モニタ信号として選択する機能ブロック選択信号とを有していてもよい。
【００１６】
さらに、例えば、請求項４に記載するように、前記各モニタ回路は、それぞれ該モニタ回路を他のモニタ回路と識別する識別情報が予め付与されており、前記第１制御信号の前記機能ブロック選択信号は、前記パート毎に設定された該識別情報を用いた第１識別情報であって、該第１識別情報によって該各第１モニタ回路の出力する第１モニタ信号を選択してもよい。
【００１７】
また、例えば、請求項５に記載するように、前記各モニタ回路は、それぞれ該モニタ回路を他のモニタ回路と識別する識別情報が付与されており、前記第２モニタ回路は、前記第２制御信号として該識別情報を用いた第２識別情報が入力され、該第２識別情報に応じて前記第２内部信号から選択した第２内部信号を前記第２モニタ信号として出力してもよい。
【００１８】
さらに、例えば、請求項６に記載するように、前記第２モニタ回路は、前記同期信号として所定のクロックが入力されていてもよい。
【００１９】
また、例えば、請求項７に記載するように、前記選択回路は、前記機能ブロック選択信号を前記選択信号として、前記第１モニタ信号と前記第２モニタ信号のいずれか一方を前記出力モニタ信号として選択して出力してもよい。
【００２０】
さらに、例えば、請求項８に記載するように、前記第２モニタ回路は、前記前段のモニタ回路からの出力モニタ信号のみが入力され、該出力モニタ信号を前記第２制御信号に応じて同期動作して前記第２モニタ信号として適宜選択してもよい。
【００２１】
また、例えば、請求項９に記載するように、前記モニタ回路は、前記機能ブロック選択信号の前記第１識別情報が、前記いずれのモニタ回路にも付与されていない未付与識別情報であると、前記第２モニタ回路が、前記第２制御信号で選択された前記第２モニタ信号を、前記選択回路が所定ビットずつ順次出力モニタ信号として選択して出力してもよい。
【発明の効果】
【００２２】
本発明の半導体集積回路によれば、モジュールの搭載する非同期で動作する第１モニタ回路と同期信号に同期して動作する第２モニタ回路がそれぞれ該モジュールの内部信号を適宜選択して第１モニタ信号と第２モニタ信号を選択回路に出力して、選択回路で該第１モニタ信号と第２モニタ信号のいずれか一方を出力モニタ信号として選択して出力するので、内部信号を非同期と同期で適宜選択して出力することができ、回路設計の後工程である合成時のタイミング調整の作業を容易なものとし、ＬＳＩ開発期間を短縮させることができるとともに、意図する全てのモニタ信号を適切に出力させて適切なデバッグ情報を提供して汎用性を向上させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【実施例１】
【００２４】
図１〜図７は、本発明の半導体集積回路の第１実施例を示す図であり、図１は、本発明の半導体集積回路の第１実施例を適用したＬＳＩ１のブロック構成図である。
【００２５】
図１において、ＬＳＩ（Large Scale Integrated circuit ）１は、複数の機能モジュールＦ０〜Ｆｎ、モニタ制御回路ＭＣ及びメモリ・アービタ（Memory Arbiter）ＭＡ等を搭載しており、各機能モジュールＦ０〜Ｆｎは、Ｒ（Read）−ＤＭＡＣ（Direct Memory Access Controller ：ＤＭＡコントローラ）、Ｗ（Write）−ＤＭＡＣ、Ｒ（Read）・Ｗ（Write）−ＤＭＡＣ、ユーザ回路及びＩＰ（intellectual property）回路等をその構成要素として実装している。
【００２６】
そして、各機能モジュールＦ０〜Ｆｎの構成要素であるＤＭＡＣ及びユーザ回路には、モニタ回路ＭＮ０〜ＭＮｍが実装されており、モニタ制御回路ＭＣは、モニタ回路ＭＮ０〜ＭＮｍの動作を調停する。
【００２７】
各機能モジュールＦ０〜Ｆｎの各ＤＭＡＣは、ＬＳＩ１の外部に接続された図示しないメモリへアクセスする際のアクセス・コントロール機能を有しており、メモリ・アービタＭＡが、各ＤＭＡＣからのアクセスを制御する。
【００２８】
そして、モニタ制御回路ＭＣ及び全てのモニタ回路ＭＮ０〜ＭＮｍは、図２に示すように、各モニタ回路ＭＮ０〜ＭＮｍの出力する制御信号と出力モニタ信号が順次シリアルに接続されるとともに、モニタ制御回路ＭＣが始点及び終点となるようにチェーン状にシリアル接続されており、前段のモニタ制御回路ＭＣまたはモニタ回路ＭＮ０〜ＭＮｍから出力される制御信号に従って、その出力するデバッグ信号が変化して、後段のモニタ回路ＭＮ０〜ＭＮｍまたはモニタ制御回路ＭＣに伝えられる。また、各モニタ回路ＭＮ０〜ＭＮｍには、該モニタ回路ＭＮ０〜ＭＮｍを識別する識別情報として識別ＩＤ（Identity）が付与されている。
【００２９】
このように、ＬＳＩ１は、モニタ制御回路ＭＣとモニタ回路ＭＮ０〜ＭＮｍが、シリアル接続されているので、同一のインターフェイスによりシリアルに接続することができ、図１４に示した従来のように、モニタ制御回路を中心としてモニタ回路を放射状に接続した場合に比較して、モニタ制御回路ＭＣに信号が集中することが無く、また、モニタ回路ＭＮ０〜ＭＮｍの増減が端子数に影響することがない。
【００３０】
なお、図２に示すように、本実施例のＬＳＩ１は、モニタ回路ＭＮ０〜モニタ回路ＭＮ３２までの３３個のモニタ回路ＭＮ０〜ＭＮｍが実装されている。
【００３１】
モニタ回路ＭＮ０〜ＭＮｍは、例えば、図３にその要部回路構成を示すように回路構成されており、大きく分けて、第１モニタ回路１ＭＮと第２モニタ回路２ＭＮ及び選択回路としてのＭＵＸ（multiplexer ：マルチプレクサ）１００を備えており、第１モニタ回路１ＭＮは、ＭＵＸ１１を備えていて、同期信号を持たず非同期で動作して第１モニタ信号をＭＵＸ１００に出力し、第２モニタ回路２ＭＮは、ＭＵＸ２１とフリップフロップ（ＦＦ）２２を備えていて、同期信号としてのクロックＣＬＫに同期して動作して第２モニタ信号をＭＵＸ１００に出力する。
【００３２】
モニタ回路ＭＮ０〜ＭＮｍは、６４ビットでバス接続された前段のモニタ回路ＭＮ０〜ＭＮｍから出力される出力モニタ信号mono_dtが、入力モニタ信号moni_dtとして、入力され、この入力モニタ信号moni_dtが、第１モニタ回路１ＭＮに入力第１モニタ信号として、また、第２モニタ回路２ＭＮに入力第２モニタ信号としてそれぞれ入力される。
【００３３】
モニタ回路ＭＮ０〜ＭＮｍは、入力モニタ信号moni_dtを、１６ビット毎にＡ〜Ｄの４つのグループで管理する。なお、各バス幅およびグループ数は、任意に決定することができる。
【００３４】
第１モニタ回路１ＭＮは、各機能モジュールＦ０〜Ｆｎのモニタしたい第１内部信号であってそれぞれ複数の第１内部信号からなる第１内部信号群sig0org〜sig7orgが、そのＭＵＸ１１に入力され、さらに、上記前段のモニタ回路ＭＮ０〜ＭＮｍの出力する出力モニタ信号mono_dtが入力モニタ信号moni_dtとしてＭＵＸ１１に入力される。
【００３５】
さらに第１モニタ回路１ＭＮには、モニタ制御回路ＭＣから出力された第１制御信号が、上記シリアル接続されたモニタ回路ＭＮ０〜ＭＮｍの前段の第１モニタ回路１ＭＮから入力され、この第１制御信号として、第１内部信号群sig0org〜sig7orgの複数の第１内部信号をそれぞれ複数の信号グループＡ〜Ｄに分割して各第１内部信号群sig0org〜sig7orgの各第１内部信号を該信号グループＡ〜Ｄ毎にそれぞれまとめる信号選択信号moni_a_sigsel〜moni_d_sigsel、該信号選択信号moni_a_sigsel〜moni_d_sigselでまとめられた各信号グループＡ〜Ｄの第１内部信号群sig0org〜sig7orgのうちどの第１内部信号群の信号グループＡ〜Ｄを該第１モニタ回路１ＭＮから出力する第１モニタ信号を複数のパートに分割したときのどのパートに割り当てるかを選択するグループ選択信号moni_a_gsel〜moni_d_gselと、該出力する第１モニタ信号を分割した各パート毎にグループ選択信号moni_a_gsel〜moni_d_gselで選択された信号グループＡ〜Ｄと前段のモニタ回路ＭＮ０〜ＭＮｍから出力される出力モニタ信号mono_dtの対応するパートの出力モニタ信号mono_dtである入力モニタ信号moni_dtのうちいずれか一方を該第１モニタ回路１ＭＮから出力する第１モニタ信号として選択する機能ブロック信号moni_a_cs〜moni_d_csと、が入力される。この第１制御信号は、モニタ回路ＭＮ０〜ＭＮｍから信号選択信号mono_a_sigsel〜とmono_d_sigsel、グループ選択信号mono_a_gsel〜とmono_d_gsel及び機能ブロック信号mono_a_cs〜mono_d_csとして出力されて、次段のモニタ回路ＭＮ０〜ＭＮｍの第１モニタ回路１ＭＮに入力される。また、第１モニタ回路１ＭＮには、さらに、モニタ回路ＭＮ０〜ＭＮｍに付与されている上記識別ＩＤに対応する第１モニタ識別番号mon_idがモニタ制御回路ＭＣから入力される。
【００３６】
一方、第２モニタ回路２ＭＮは、上述のように、ＭＵＸ２１とフリップフロップ（ＦＦ）２２を備え、各機能モジュールＦ０〜Ｆｎのモニタしたい第２内部信号として、マスタであるＤＭＡＣの出すリクエスト信号reqとスレーブであるメモリ・アービタＭＡからの応答信号ack、ＤＭＡＣがメモリ・アービタＭＡに対してライト・アクセスの場合、ＤＭＡＣが転送データと同期して出すデータ有効信号data_validとメモリ・アービタＭＡが出す応答信号data_acceptが入力され、また、第２制御信号として、同期信号であるクロックＣＬＫとモニタ回路ＭＮ０〜ＭＮｍに付与されている上記識別ＩＤに対応する第２モニタ識別番号pmnunがモニタ制御回路ＭＣから入力される。
【００３７】
第２モニタ回路２ＭＮは、ＭＵＸ２１で、第２モニタ識別番号pmnumに基づいて第２内部信号と入力モニタ信号moni_dtを選択してフリップフロップ２２に出力し、フリップフロップ２２は、クロックＣＬＫに同期させてＭＵＸ２１から入力される信号を第２モニタ信号としてＭＵＸ１００に出力する。
【００３８】
ＭＵＸ１００は、第１モニタ回路１ＭＮからの第１モニタ信号とフリップフロップ２２からの第２モニタ信号が入力され、第１制御信号である機能ブロック信号moni_a_cs〜moni_d_csを選択信号として第１モニタ信号と第２モニタ信号の一方を選択して出力モニタ信号mono_dtとして次段のモニタ回路ＭＮ０〜ＭＮｍに出力する。
【００３９】
次に、本実施例の作用を説明する。本実施例のＬＳＩ１は、その搭載するモニタ回路ＭＮ０〜ＭＮｍが、非同期動作する第１モニタ回路１ＭＮと同期動作する第２モニタ回路２ＭＮを有し、内部信号とシリアル接続されるモニタ信号を適宜選択して出力する。
【００４０】
すなわち、各機能モジュールＦ０〜Ｆｎの構成要素であるＤＭＡＣ及びユーザ回路には、モニタ回路ＭＮ０〜ＭＮｍが実装されており、モニタ制御回路ＭＣは、モニタ回路ＭＮ０〜ＭＮｍの動作を制御する。
【００４１】
そして、各モニタ回路ＭＮ０〜ＭＮｍの第１モニタ回路１ＭＮは、図３に示したように、６４ビットでバス接続された前段のモニタ回路ＭＮ０〜ＭＮｍ（特に、第１モニタ回路１ＭＮ）から入力される入力モニタ信号moni_dtを、１６ビット毎にＡ〜Ｄの４つのグループで管理する。
【００４２】
そして、第１モニタ回路１ＭＮは、各機能モジュールＦ０〜Ｆｎのモニタしたい第１内部信号が、第１内部信号群「sig0org」〜「sig7org」として、ＭＵＸ１１に入力され、その中から第１モニタ信号として出力したい信号を、信号選択信号moni_a_sigsel〜とmoni_d_sigselに基づいて、４つ選択する（選択信号Ａ〜選択信号Ｄ）。
【００４３】
さらに、第１モニタ回路１ＭＮは、選択した４つの信号（選択信号Ａ〜選択信号Ｄ）を、それぞれ出力モニタ信号mono_dtと同様に、Ａ〜Ｄの４つのグループに分けて、グループ選択信号moni_a_gsel〜とmoni_d_gselに従って、各グループＡ〜Ｄに属する入力モニタ信号moni_dtを選択する（選択グループＡ〜選択グループＤ）。
【００４４】
そして、第１モニタ回路１ＭＮは、第１モニタ識別番号mon_idと機能ブロック信号mono_a_cs〜mono_d_csに基づいて上記選択した第１内部信号と入力モニタ信号moni_dtから第１モニタ信号を選択して、ＭＵＸ１００に出力する。すなわち、第１モニタ回路１ＭＮは、第１モニタ識別番号mon_idと機能ブロック信号mono_a_cs〜mono_d_csが一致するグループについては、該グループの第１内部信号を該機能モジュールＦ０〜Ｆｎの第１モニタ回路１ＭＮから出力する第１モニタ信号の該グループの信号として選択してＭＵＸ１００に出力し、第１モニタ識別番号mon_idと機能ブロック信号mono_a_cs〜mono_d_csが一致しないグループについては、前段のモニタ回路ＭＮ０〜ＭＮｍから入力される入力モニタ信号moni_dtの該当するグループの入力モニタ信号moni_dtをそのまま第１モニタ信号としてＭＵＸ１００に出力する。
【００４５】
例えば、図４に示すように、信号選択信号moni_a_sigsel〜moni_d_sigselが、「２」、「７」、「０」、「１」で、グループ選択信号moni_a_gsel〜moni_d_gselが、「２」、「０」、「０」、「３」、機能ブロック信号moni_a_cs〜moni_d_csが、「１１」、「１２」、「５」、「１１」、そして、第１モニタ識別番号mon_idが、「１１」の場合、第１モニタ回路１ＭＮは、まず、信号選択信号「monｉ_a_sigsel」＝２に従って、選択信号Ａ＝「sig2org」を選択し、以下同様に、信号選択信号「monｉ_b_sigsel」＝７、信号選択信号「monｉ_c_sigsel」＝０、信号選択信号「monｉ_d_sigsel」＝１に従って、選択信号Ｂ＝「sig7org」、選択信号Ｃ＝「sig0org」、選択信号Ｄ＝「sig1org」をそれぞれ選択する。さらに、第１モニタ回路１ＭＮは、いま、グループＡ〜Ｄの識別値が「０」〜「３」となっており、「monｉ_a_gsel」＝２は、選択信号Ａの中からグループＣを選択することを示しているので、選択グループＡ＝Ｃ２が選択される。以下同様に、グループ選択信号「monｉ_b_gsel」＝０、グループ選択信号「monｉ_c_gsel」＝０、グループ選択信号「monｉ_d_gsel」＝３に、従って、選択グループＢ＝Ａ７、選択グループＣ＝Ａ０、選択グループＤ＝Ｄ１をそれぞれ選択する。
【００４６】
そして、図４において、第１モニタ回路１ＭＮは、第１モニタ識別番号mon_id＝１１に対して、機能ブロック信号mono_a_cs〜mono_d_csのうち、機能ブロック信号monｉ_a_cs及び機能ブロック信号monｉ_d_csが、それぞれ「１１」で一致しているため、図４の中央下部に示すように、選択グループＡ及び選択グループＤについては、上記選択した第１内部信号の該当するグループＡ、Ｄの信号（Ｃ２、Ｄ１）を第１モニタ信号として選択してＭＵＸ１００に出力し、選択グループＢ及び選択グループＣについては、前段のモニタ回路ＭＮ０〜ＭＮｍから入力される入力モニタ信号moni_dtのグループＢ及びグループＣの信号に置き換えてＭＵＸ１００に出力する。なお、図４において、ハッチングで示す部分は、第１モニタ信号の出力時に第１内部信号が第１モニタ回路１ＭＮに入力される入力モニタ信号moni_dtのグループの信号に置き換えられるパートを示している。
【００４７】
また、第１モニタ回路１ＭＮは、例えば、図５に示すように、ｍ＝０〜３１の３２個がシリアル接続されている場合、モニタ回路ＭＮ０〜ＭＮｍの識別ＩＤとして、第１モニタ識別番号mon_idにそれぞれ０〜３１が与えられており、機能ブロック信号moni_a_cs〜moni_d_csとして、機能ブロック信号moni_a_cs＝０、機能ブロック信号moni_b_cs＝１、機能ブロック信号moni_b＝２、機能ブロック信号moni_d_cs＝３２が与えられると、まず、機能ブロック信号moni_a_cs＝０に従って第１モニタ回路１ＭＮ０は、入力モニタ信号monｉ_dtを、グループＡのみを、所望の第１内部信号に置き換えて第１モニタ信号として後段の第１モニタ回路１ＭＮ１に出力する。同様に、第１モニタ回路ＭＮ１は入力モニタ信号moni_dtのグループＢのみを所望の第１内部信号に置き換えて、第１モニタ信号として後段の第１モニタ回路１ＭＮ２に出力し、第１モニタ回路１ＭＮ２は、入力モニタ信号moni_dtのグループＣのみを所望の第１内部信号に置き換えて、第１モニタ信号として後段の第１モニタ回路１ＭＮ３に出力する。
【００４８】
そして、グループＤについては、機能ブロック信号moni_d_cs＝３２に一致するＩＤ番号mon_idを有するモニタ回路ＭＮ０〜ＭＮｍが存在しないため、入力モニタ信号moni_dtが置き換えられずに、そのまま出力される。
【００４９】
なお、図５において、ハッチングで示す部分は、入力モニタ信号moni_dtが、モニタ信号出力時に第１内部信号で置換されるグループを示している。
【００５０】
そして、上記第２モニタ回路２ＭＮにおいては、図６に示すように、ＭＵＸ２１に入力される第２内部信号は、ＤＭＡＣの出すリクエスト信号「req」とスレーブであるメモリ・アービタＭＡからの応答信号「ack」が共にアクティブ「High」であるときに、コマンド送信の成立、さらに、ＤＭＡＣがメモリ・アービタＭＡに対してライト・アクセスの場合、ＤＭＡＣが転送データと同期して出すデータ有効信号「data_valid」とメモリ・アービタＭＡが出す応答信号「data_accept」、あるいは、ＤＭＡＣがメモリ・アービタＭＡに対してリード・アクセスの場合、メモリ・アービタＭＡが「data_valid」、ＤＭＡＣが「data_accept」をそれぞれ出力し、共にアクティブ「High」であるときに、データ転送の成立となる。
【００５１】
そして、ＭＵＸ２１は、入力モニタ信号moni_dtのうち、第２モニタ識別番号pmnumによって選択された信号を、この第２内部信号に置き換えてＭＵＸ２１からフリップフロップ２２に出力し、フリップフロップ２２は、クロックＣＬＫに同期してＭＵＸ２１から入力される信号を第２モニタ信号としてＭＵＸ１００に出力する。
【００５２】
ＭＵＸ１００は、ＭＵＸ１１からの第１モニタ信号とフリップフロップ２２からの第２モニタ信号が入力されているとともに、第１モニタ回路１ＭＮから機能ブロック信号moni_a_cs〜moni_d_csが入力され、機能ブロック信号moni_a_cs〜moni_d_csに基づいて第１モニタ信号と第２モニタ信号の一方を選択して出力モニタ信号mono_dtとして次段のモニタ回路ＭＮ０〜ＭＮｍに出力に出力する。
【００５３】
そして、本実施例のＬＳＩ１は、上述のように、上記モニタ回路ＭＮ０〜ＭＮｍが、図７に示すように、モニタ制御回路ＭＣを含めてチェーン状にシリアル接続されている。なお、図７において、ハッチングで示す部分は、入力モニタ信号moni_dtが、モニタ信号出力時に第２内部信号で置換されるグループを示している。
【００５４】
そして、本実施例のＬＳＩ１の各モニタ回路ＭＮ０〜ＭＮｍは、予め設定された機能ブロック信号moni_a_cs〜moni_d_cs、例えば、機能ブロック信号moni_c_csに、図７に示すように、そのモニタ回路ＭＮ０〜ＭＮｍで識別ＩＤ（mon_id）として使用されていない番号（未付与識別情報）、例えば、「３３」が、に指定されると、入力モニタ信号moni_dtの所望の２本を、第２内部信号であるリクエスト信号「req」と応答信号「ack」の論理積及びデータ有効信号「data_valid」と応答信号「data_accept」の論理積の各値に置き換えて、出力モニタ信号mono_dtとして、後段のモニタ回路ＭＮ０〜ＭＮｍに出力する。
【００５５】
そして、第２モニタ回路２ＭＮは、入力モニタ信号moni_dtのうち第２制御信号で置き換える２本の入力モニタ信号moni_dtが、第２モニタ識別番号pmnumによって一意に決定される。
【００５６】
このように、本実施例のＬＳＩ１は、機能モジュールＦ０〜Ｆｎのモニタ回路ＭＮ０〜ＭＮｍが、非同期で動作する第１モニタ回路１ＭＮと同期信号に同期して動作する第２モニタ回路２ＭＮ及び選択回路としてのＭＵＸ１００を有し、第１モニタ回路１ＭＮが、機能モジュールＦ０〜Ｆｎの第１内部信号から第１制御信号に応じて適宜選択した第１内部信号を第１モニタ信号として選択し、第２モニタ回路２ＭＮが、機能モジュールＦ０〜Ｆｎの第２内部信号から第２制御信号に応じて適宜選択した第２内部信号を第２モニタ信号として選択し、ＭＵＸ１００が、選択信号に基づいて第１モニタ信号と第２モニタ信号のいずれか一方を出力モニタ信号mono_dtとして選択して出力している。
【００５７】
したがって、内部信号を非同期と同期で適宜選択して出力することができ、回路設計の後工程である合成時のタイミング調整の作業を容易なものとし、ＬＳＩ開発期間を短縮させることができる。また、第１モニタ回路１ＭＮは、その出力を、クロックで同期化させていないため、詳細なタイミングを見るような解析や基準信号（クロック）を必要とするようなデバッグ装置による詳細な解析に用いることは困難であるが、異なるクロックで生成されたモニタ信号を混載してもデータの欠落等が発生することを防止することができる。
【００５８】
また、本実施例のＬＳＩ１は、モニタ回路ＭＮ０〜ＭＮｍがそれぞれ搭載する機能モジュールＦ０〜Ｆｎを複数搭載し、複数のモニタ回路ＭＮ０〜ＭＮｍは、少なくとも出力モニタ信号mono_dtと第１制御信号がシリアル接続されており、第１モニタ回路１ＭＮが、適宜選択した第１内部信号と該前段のモニタ回路ＭＮ０〜ＭＮｍからの出力モニタ信号mono_dtである入力モニタ信号moni_dtのうち一方を該第１制御信号に基づいて第１モニタ信号として選択し、第２モニタ回路２ＭＮが、選択した第２内部信号と該前段のモニタ回路ＭＮ０〜ＭＮｍからの出力モニタ信号mono_dtである入力モニタ信号moni_dtのうち一方を第２モニタ信号として選択している。
【００５９】
したがって、従来のように放射状にモニタ回路ＭＮ０〜ＭＮｍをモニタ制御回路ＭＣに接続した場合に比較して、信号が集中することを防止することができ、回路設計の後工程である合成時のタイミング調整の作業を容易なものとし、ＬＳＩ開発期間を短縮することができる。また、第１制御信号をもシリアルに接続しているので、配線集中をより一層防止することができ、回路設計の後工程である合成時のタイミング調整の作業をより一層容易なものとして、ＬＳＩ開発期間を短縮させることができるとともに、意図する全てのモニタ信号を適切に出力させて適切なデバッグ情報を提供して汎用性を向上させることができる。
【００６０】
さらに、本実施例のＬＳＩ１は、多数の第１内部信号を第１内部信号群sig0org〜sig7orgに分けるとともに、出力する第１モニタ信号をパートに分けて適宜選択して、第１モニタ信号として出力している。
【００６１】
したがって、必要な内部信号を適切に選択してモニタすることができ、解析に必要な信号を適切に選択して出力することができる。
【００６２】
また、本実施例のＬＳＩ１は、各モニタ回路ＭＮ０〜ＭＮｍが、それぞれ該モニタ回路ＭＮ０〜ＭＮｍを他のモニタ回路ＭＮ０〜ＭＮｍと識別する識別ＩＤ（識別情報）が予め付与されており、第１モニタ回路１ＭＮが、第１制御信号として、パート毎に該識別ＩＤを用いた機能ブロック信号moni_a_cs〜moni_d_csと第１モニタ識別番号mon_id（第１識別情報）を用い、該各第１モニタ回路１ＭＮの各パートの出力する第１モニタ信号を選択している。
【００６３】
したがって、機能ブロック信号moni_a_cs〜moni_d_csと第１モニタ識別番号mon_idによって、モニタ回路ＭＮ０〜ＭＮｍとパートを特定して、信号の選択を行うことができ、各モニタ回路ＭＮ０〜ＭＮｍ間のインターフェイスを変えることなく性質の異なる信号を取り出すことができる。
【００６４】
さらに、本実施例のＬＳＩ１は、各モニタ回路ＭＮ０〜ＭＮｍが、それぞれ該モニタ回路ＭＮ０〜ＭＮｍを他のモニタ回路ＭＮ０〜ＭＮｍと識別する識別ＩＤが予め付与されており、第２モニタ回路２ＭＮが、第２制御信号として該識別ＩＤを用いた第２モニタ識別番号pmnun（第２識別情報）が入力され、該第２モニタ識別番号pmnunに応じて第２内部信号から選択した第２内部信号を第２モニタ信号として出力している。
【００６５】
したがって、第２モニタ識別番号pmnunによって、モニタ回路ＭＮ０〜ＭＮｍを特定して、信号の選択を行うことができ、各モニタ回路ＭＮ０〜ＭＮｍ間のインターフェイスを変えることなく性質の異なる信号を取り出すことができる。
【００６６】
また、本実施例のＬＳＩ１は、第２モニタ回路２ＭＮが、同期信号として所定のクロックＣＬＫが入力されている。
【００６７】
したがって、クロックＣＬＫとして外部の解析装置からのクロックＣＬＫを入力することで、データ欠落を防止しつつ解析装置と同期させた第２内部信号を出力モニタ信号mono_dtとして出力することができ、汎用的な解析装置を使用して、より詳細で高性能な解析を行うことができるとともに、解析等を効率化することができる。
【００６８】
また、本実施例のモニタ回路ＭＮ０〜ＭＮｍは、本来グループ選択のためのパラメータである機能ブロック信号moni_a_cs〜moni_d_csを、第１モニタ回路１ＭＮの出力する第１モニタ信号と第２モニタ回路２ＭＮの出力する第２モニタ信号から出力する出力モニタ信号mono_dtを選択する制御信号としても用いている。
【００６９】
したがって、出力モニタ信号mono_dtの選択用に新たなパラメータを用意する必要がなく、追加端子を最小限に抑えることができる。
【００７０】
さらに、本実施例のＬＳＩ１は、メモリ・アービタＭＡに接続されているＤＭＡＣについて、本実施例のモニタ回路ＭＮ０〜ＭＮｍを用い、メモリ・アービタＭＡとＤＭＡＣのリクエスト頻度として、リクエスト信号「req」、応答信号「ack」を、データ転送率として、データ有効信号「data_valid」、応答信号「data_accept」を出力モニタ信号mono_dtとして外部に出力している。
【００７１】
したがって、解析装置を用いて、リクエスト頻度やデータ転送率のパフォーマンス解析を行うことができる。
【実施例２】
【００７２】
図８及び図９は、本発明の半導体集積回路の第２実施例を示す図であり、図８は、本発明の半導体集積回路の第２実施例を適用したＬＳＩに実装されているモニタ回路３ＭＮ０〜３ＭＮｍの要部回路構成図である。
【００７３】
なお、本実施例は、上記第１実施例のＬＳＩ１と同様のＬＳＩに適用され、その搭載する全て、または、一部のモニタ回路が図８に示すモニタ回路３ＭＮ０〜３ＭＮｍに変更されている。そこで、本実施例の説明においては、必要に応じて、第１実施例で用いた符号をそのまま用いて説明する。
【００７４】
本実施例のモニタ回路３ＭＮ０〜３ＭＮｍは、大きく分けて、上記第１実施例と同様のモニタ回路ＭＮ０〜ＭＮｍの第１モニタ回路１ＭＮと第２モニタ回路３２ＭＮ及び第１実施例と同様の選択回路としてのＭＵＸ１００を備えている。第１モニタ回路１ＭＮは、ＭＵＸ１１を備えていて、同期信号を持たず非同期で動作して第１モニタ信号を出力し、第２モニタ回路３２ＭＮは、ＭＵＸ３１とフリップフロップ（ＦＦ）３２を備えていて、同期信号としてのクロックＣＬＫに同期して動作してフリップフロップ３２からＭＵＸ１００に第２モニタ信号を出力する。
【００７５】
本実施例のモニタ回路３ＭＮ０〜３ＭＮｍは、第１実施例のモニタ回路ＭＮ０〜ＭＮｍが、主に、メモリアクセスの際にリードあるいはライトのみの一方向のアクセスとなるＤＭＡＣに適応したものであるのに対して、リードおよびライトの双方向アクセスとなるＤＭＡＣ（図１のＲＷ−ＤＭＡＣ等）に適用される。
【００７６】
第１モニタ回路１ＭＮへ入力される信号は、上記第１実施例と同様の第１内部信号と第１制御信号であり、第１モニタ回路１ＭＮは、上記同様に動作して、第１モニタ信号をＭＵＸ１００に出力する。
【００７７】
第２モニタ回路３２ＭＮは、第２制御信号として、第１実施例の場合と同様に、クロックＣＬＫ及び第２モニタ識別番号pmnumが入力されるが、第２内部信号は、リードおよびライトの双方向アクセスとなるＤＭＡＣに対応するように、ＤＭＡＣの出すライト・リクエスト信号「req_w」、リード・リクエスト信号「req_r」、リード及びライト・リクエストに対するリクエスト応答信号「ack」、ライト・データ転送と同期して出力されるデータ有効信号「data_valid」及びそれに対する応答信号「data_accept」、リード・データ転送と同期して受信する「resp」及びそれに対する応答信号「resp_accept」が入力される。
【００７８】
そして、ＭＵＸ３１は、ライト・リクエスト信号「req_w」とリクエスト応答信号「ack」、リード・リクエスト信号「req_r」とリクエスト応答信号「ack」及びデータ有効信号「data_valid」「data_valid」と応答信号「data_accept」、「resp」と「resp_accept」の各論理積の１つと、入力モニタ信号moni_dtのうち、第２モニタ識別番号pmnumによって選択した信号をフリップフロップ３２に出力し、フリップフロップ３２は、ＭＵＸ３１から入力される信号をクロックに同期させてＭＵＸ１００に第２モニタ信号として出力する。
【００７９】
そして、本実施例の各モニタ回路３ＭＮ０〜３ＭＮｍは、予め設定された機能ブロック信号moni_a_cs〜moni_d_cs、例えば、機能ブロック信号moni_c_csに、図９に示すように、そのモニタ回路３ＭＮ０〜３ＭＮｍで識別ＩＤ（mon_id）として使用されていない番号（未付与識別情報）、例えば、「３２」が指定されると、モニタ回路３ＭＮ０〜３ＭＮｍが入力モニタ信号moni_dtのうち所望の本数を、上記第２内部信号で置き換える。
【００８０】
いま、図９では、モニタ回路３ＭＮ０が、入力モニタ信号moni_dtのうち４本の入力モニタ信号moni_dtを第２内部信号で置き換えるタイプで、それ以外のモニタ回路３ＭＮ１〜ＭＮ３１が２本の入力モニタ信号moni_dtを置き換えるタイプの場合を示している。
【００８１】
そして、いま、機能ブロック信号moni_c_csに、「３２」が設定されると、１信号グループ当たり２本の入力モニタ信号moni_dtを制御することができるので、モニタ回路３ＭＮ０は、２つのグループ（グループ０、グループ１）の入力モニタ信号moni_dtを同時に上記第２内部信号に置き換え、それ以外のモニタ回路３ＭＮ１〜３ＭＮｍは、１つのグループのみの入力モニタ信号moni_dtを第２内部信号に置き換えて、出力モニタ信号mono_dtとして出力する。
【００８２】
このように、本実施例のＬＳＩ１のモニタ回路３ＭＮ０〜３ＭＮｍは、異なるサイズの入力モニタ信号moni_dtの出力を基本的な構造を変えることなく、既存の回路である第１モニタ回路１ＭＮを流用して作成することができ、設計工数及び検証期間を短縮することができる。
【実施例３】
【００８３】
図１０は、本発明の半導体集積回路の第３実施例を適用したＬＳＩに実装されているモニタ回路４ＭＮ０〜４ＭＮｍの要部回路構成図である。
【００８４】
なお、本実施例は、上記第１実施例のＬＳＩ１であって、その搭載するモニタ回路ＭＮ０〜ＭＮｍの全て、または、一部が図１０に示すモニタ回路４ＭＮ０〜４ＭＮｍに変更されているＬＳＩ１に適用したものであり、本実施例の説明において、必要に応じて、第１実施例で用いた符号をそのまま用いて説明する。
【００８５】
図１０において、モニタ回路４ＭＮ０〜４ＭＮｍは、第１実施例と同様の第１モニタ回路１ＭＮと第２モニタ回路４２ＭＮ及び選択回路である第１実施例と同様のＭＵＸ１００を備えており、第１モニタ回路１ＭＮへ入力される信号は、上記第１実施例と同様の第１内部信号と第１制御信号である。
【００８６】
第２モニタ回路４２ＭＮは、フリップフロップ（ＦＦ）４１で構成されており、第２モニタ回路４２ＭＮには、第２制御信号として、クロックＣＬＫが入力される。また、第２モニタ回路４２ＭＮには、入力モニタ信号moni_dtのみが入力されており、第２内部信号は入力されていない。
【００８７】
本実施例のモニタ回路４ＭＮ０〜４ＭＮｍは、上記各実施例と同様に、シリアルに接続されていて、該モニタ回路４ＭＮ０〜４ＭＮｍを識別する識別情報として識別ＩＤ（Identity）「mon_id」として、「０」〜「３１」が排他的に割り当てられており、第１実施例のモニタ回路ＭＮ０〜ＭＮｍと同様に、第１モニタ回路１ＭＮが第１制御信号に基づいて第１内部信号と入力モニタ信号moni_dtから第１モニタ信号を選択してＭＵＸ１００に出力する。
【００８８】
また、第２モニタ回路４２ＭＮは、クロックＣＬＫに同期させて、入力モニタ信号moni_dtをＭＵＸ１００に出力する。
【００８９】
そして、ＭＵＸ１００は、機能ブロック信号moni_a_cs〜moni_d_csに基づいて、第１モニタ信号と第２モニタ信号を適宜選択して、出力モニタ信号mono_dtとして出力する。
【００９０】
そして、本実施例のモニタ回路４ＭＮ０〜４ＭＮｍは、第１制御信号の所定の機能ブロック信号moni_a_cs〜moni_d_cs、例えば、機能ブロック信号moni_c_csに、モニタ回路ＭＮ０〜ＭＮｍで識別ＩＤ（mon_id）として使用されていない番号（未付与識別情報）、例えば、「３２」が、に指定されると、入力される入力モニタ信号moni_dtを同期信号であるクロックＣＬＫに同期させて出力する。
【００９１】
このように、本実施例のモニタ回路４ＭＮ０〜４ＭＮｍ簡単な構成で、入力モニタ信号moni_dtをクロックに同期させて後段のモニタ回路４ＭＮ０〜４ＭＮｍに出力することができ、安価かつ容易にタイミング調整したモニタ信号を出力させることができる。
【実施例４】
【００９２】
図１１及び図１２は、本発明の半導体集積回路の第４実施例を示す図であり、図１１は、本発明の半導体集積回路の第４実施例を適用したＬＳＩに実装されているモニタ回路５ＭＮ０〜５ＭＮｍの要部回路構成図である。
【００９３】
なお、本実施例は、上記第１実施例のＬＳＩ１であって、その搭載するモニタ回路ＭＮ０〜ＭＮｍの一部または全部が図１１に示すモニタ回路５ＭＮ０〜５ＭＮｍに変更されているＬＳＩ１に適用したものであり、本実施例の説明において、必要に応じて、第１実施例で用いた符号をそのまま用いて説明する。
【００９４】
図１１において、モニタ回路５ＭＮ０〜５ＭＮｍは、大きく分けて、第１実施例と同様の第１モニタ回路１ＭＮと第２モニタ回路５２ＭＮ及び第１実施例と同様の選択回路としてのＭＵＸ１００を備えている。
【００９５】
第１モニタ回路１ＭＮは、第１実施例と同様であり、ＭＵＸ１１を備えていて、同期信号を持たず非同期で動作して第１モニタ信号を出力し、第２モニタ回路５２ＭＮは、ＭＵＸ５１とフリップフロップ（ＦＦ）５２を備えていて、同期信号としてのクロックＣＬＫに同期して動作してフリップフロップ５２からＭＵＸ１００に第２モニタ信号を出力する。
【００９６】
本実施例のモニタ回路５ＭＮ０〜５ＭＮｍは、ＭＵＸ５１に、同期信号としてのクロックＣＬＫに同期して出力する第２内部信号として、図１に示す半導体ＩＰ（Intellectual Property）の信号であるＩＰ信号群sig0org_jp〜sig7org_JPが入力され、さらに、入力モニタ信号moni_dtが入力される。
【００９７】
第２モニタ回路５２ＭＮのＭＵＸ５１は、第１モニタ回路１ＭＮの第１制御信号である機能ブロック信号moni_a_cs〜moni_d_csが第２制御信号として入力され、該機能ブロック信号moni_a_cs〜moni_d_csに基づいてＩＰ信号群sig0org_jp〜sig7org_JPと入力モニタ信号moni_dtから適宜選択した信号をフリップフロップ５２に出力する。フリップフロップ５２は、クロックに同期させてＭＵＸ５１からの信号を第２モニタ信号としてＭＵＸ１００に出力する。
【００９８】
半導体ＩＰにあらかじめ用意されているＩＰ信号群sig0org_jp〜sig7org_JPは、第１内部信号群sig0org〜sig7orgとは異なり、グループ分けが困難な場合がある。
【００９９】
そこで、いま、図１２に示すように、第１実施例のＬＳＩ１のシリアル接続されたモニタ回路ＭＮ０〜ＭＮｍのうち、３番目のモニタ回路５ＭＮ２が本実施例のモニタ回路５ＭＮであるとし、モニタ回路ＭＮ０〜５ＭＮ２〜ＭＮｍで識別ＩＤ（mon_id）として使用されていない番号（未付与識別情報）、例えば、「３４」が機能ブロック信号moni_c_csに指定されると、モニタ信号バスを全てＩＰからの信号であるＩＰ信号群sig0org_jp〜sig7org_JPの信号に置き換えて、フリップフロップ５２で同期させて、ＭＵＸ１００を介して出力モニタ信号mono_dtとして出力する。
【０１００】
このように、本実施例では、第２モニタ回路５２の信号選択用の第２制御信号として、第１モニタ回路１ＭＮの第１制御信号である機能ブロック信号moni_a_cs〜moni_d_csを使用しているので、新たな信号を設けることが必要なく、配線作業等を削減して、コストを削減することができる。
【０１０１】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１０２】
本発明は、複数の内部信号のうち意図する内部信号をモニタ信号として取得して出力するモニタ回路を搭載したＡＳＩＣ等の半導体集積回路に適用することができる。
【図面の簡単な説明】
【０１０３】
【図１】本発明の第１実施例を適用したＬＳＩのブロック構成図。
【図２】図１のモニタ回路のシリアル接続状態を示す図。
【図３】図１のモニタ回路の内部構成図。
【図４】図３の第１モニタ回路によるモニタ信号選択処理の説明図。
【図５】図３の第１モニタ回路による機能ブロック信号として未付与識別情報が設定された場合のモニタ信号選択処理の説明図。
【図６】図３の第２モニタ回路の第２内部信号のタイミング図。
【図７】図３のモニタ回路による機能ブロック信号として未付与識別情報が設定された場合のモニタ信号選択処理の説明図。
【図８】本発明の第２実施例を適用したＬＳＩに用いられるモニタ回路の内部構成図。
【図９】図８のモニタ回路による機能ブロック信号として未付与識別情報が設定された場合のモニタ信号選択処理の説明図。
【図１０】本発明の第３実施例を適用したＬＳＩに用いられるモニタ回路の内部構成図。
【図１１】本発明の第４実施例を適用したＬＳＩに用いられるモニタ回路の内部構成図。
【図１２】図１１のモニタ回路による機能ブロック信号として未付与識別情報が設定された場合のモニタ信号選択処理の説明図。
【図１３】従来の同期モニタ回路の出力モニタ信号の出力タイミングの説明図。
【図１４】従来のモニタ回路の接続構成を示す図。
【符号の説明】
【０１０４】
１  ＬＳＩ
Ｆ０〜Ｆｎ  機能モジュール
ＭＣ  モニタ制御回路
ＭＡ  メモリ・アービタ
ＭＮ０〜ＭＮｍ  モニタ回路
１ＭＮ  第１モニタ回路
２ＭＮ  第２モニタ回路
１００  ＭＵＸ
２１  ＭＵＸ
２２  フリップフロップ（ＦＦ）
３ＭＮ０〜３ＭＮｍ  モニタ回路
３２ＭＮ  第２モニタ回路
３１  ＭＵＸ
３２  フリップフロップ（ＦＦ）
４ＭＮ０〜４ＭＮｍ  モニタ回路
４２ＭＮ  第２モニタ回路
４１  フリップフロップ（ＦＦ）
５ＭＮ０〜５ＭＮｍ  モニタ回路
５２ＭＮ  第２モニタ回路
５１  ＭＵＸ
５２  フリップフロップ（ＦＦ）
【図１】
2008224555.tif 000003
【図２】
2008224555.tif 000004
【図３】
2008224555.tif 000005
【図４】
2008224555.tif 000006
【図５】
2008224555.tif 000007
【図６】
2008224555.tif 000008
【図７】
2008224555.tif 000009
【図８】
2008224555.tif 000010
【図９】
2008224555.tif 000011
【図１０】
2008224555.tif 000012
【図１１】
2008224555.tif 000013
【図１２】
2008224555.tif 000014
【図１３】
2008224555.tif 000015
【図１４】
2008224555.tif 000016