(57)【要約】【課題】配線トラックの無駄なく、上下の導電線の交点に複数のビアを配置する。【解決手段】本発明の例に係る半導体集積回路は、第１方向に延びる第１導電線１１と、第１導電線１１上に配置され、第１方向に交差する第２方向に延びる第２導電線１２と、第１導電線１１の第１コンタクト部Ｐ１と第２導電線１２の第２コンタクト部Ｐ２とを接続する第１ビア１３と、第１導電線１１の第３コンタクト部Ｐ３と第２導電線１２の第４コンタクト部Ｐ４とを接続する第２ビア１４とを備える。第１及び第３コンタクト部Ｐ１，Ｐ３は、第１方向に並んで配置され、第２及び第４コンタクト部Ｐ２，Ｐ４は、第２方向に並んで配置される。【選択図】図２
2008311504.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に延びる第１導電線と、前記第１導電線上に配置され、前記第１方向に交差する第２方向に延びる第２導電線と、前記第１導電線の第１コンタクト部と前記第２導電線の第２コンタクト部とを接続する第１ビアと、前記第１導電線の第３コンタクト部と前記第２導電線の第４コンタクト部とを接続する第２ビアとを具備し、前記第１及び第３コンタクト部は、前記第１方向に並んで配置され、前記第２及び第４コンタクト部は、前記第２方向に並んで配置されることを特徴とする半導体集積回路。
【請求項２】
前記第１及び第２ビアの少なくとも１つは、前記第１導電線の上面又は前記第２導電線の下面に対して斜め方向に延びることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記第１及び第２ビアの一部は、互いに接触していることを特徴とする請求項１又は２に記載の半導体集積回路。
【請求項４】
前記第１及び第３コンタクト部、及び、前記第２及び第４コンタクト部の少なくとも一方は、互いに接触していることを特徴とする請求項１乃至３のいずれか１項に記載の半導体集積回路。
【請求項５】
第１方向に延びる第１導電線と、前記第１導電線上に配置され、前記第１方向に交差する第２方向に延びる第２導電線と、前記第１導電線の第１コンタクト部と前記第２導電線の第２コンタクト部とを接続するビアとを具備し、前記第１コンタクト部における前記ビアの前記第１方向の幅は、前記第２導電線の前記第１方向の幅よりも広く、前記ビアの前記第１方向の幅は、前記第１導電線から前記第２導電線に向かって次第に狭くなることを特徴とする半導体集積回路。
【請求項６】
第１方向に延びる第１導電線と、前記第１導電線上に配置され、前記第１方向に交差する第２方向に延びる第２導電線と、前記第１導電線の第１コンタクト部と前記第２導電線の第２コンタクト部とを接続するビアとを具備し、前記第２コンタクト部における前記ビアの前記第２方向の幅は、前記第１導電線の前記第２方向の幅よりも広く、前記ビアの前記第２方向の幅は、前記第２導電線から前記第１導電線に向かって次第に狭くなることを特徴とする半導体集積回路。
【請求項７】
前記第１及び第２導電線の交差部において、前記第１導電線には前記第２方向に突出する突出部がなく、前記第２導電線には前記第１方向に突出する突出部がないことを特徴とする請求項１乃至６のいずれか１項に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のビア(via)構造に関する。
【背景技術】
【０００２】
配線層が多層化された半導体集積回路では、互いに交差する下側導電線と上側導電線とを電気的に接続するためにビアが採用される（例えば、特許文献１を参照）。
【０００３】
このビアは、下側導電線と上側導電線との交点に１つ設けるのが一般的であるが、近年では、配線抵抗の低減及び製造歩留りの向上を目的に、その交点に２つのビアを設ける場合がある。
【０００４】
特に、素子の微細化が進行した半導体集積回路では、下側導電線と上側導電線との交点に２つのビアを設けることが必須となりつつある。
【０００５】
これは、微細化により、配線抵抗が増大する傾向にあると共に、ビア不良も発生し易くなっているためである。もし、半導体集積回路内の多数のビアのうちの１つが不良になると、半導体集積回路自体が不良になってしまうため、製造歩留りを向上できない。
【０００６】
しかし、下側導電線と上側導電線との交点に設けるビアの数を１つから２つに増やすということは、同時に、その交点におけるビアエリアを増やすことを意味する。
【０００７】
つまり、ビアエリアが増えた分だけ、下側導電線又は上側導電線の配線トラック(track)数が減少し、これが半導体集積回路をレイアウトするうえでの支障となる。
【特許文献１】特開２００４−６３６６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、配線トラックを無駄にすることなく、下側導電線と上側導電線との交点に複数のビア又はそれに相当するビアを配置するための技術について提案する。
【課題を解決するための手段】
【０００９】
本発明の例に係る半導体集積回路は、第１方向に延びる第１導電線と、第１導電線上に配置され、第１方向に交差する第２方向に延びる第２導電線と、第１導電線の第１コンタクト部と第２導電線の第２コンタクト部とを接続する第１ビアと、第１導電線の第３コンタクト部と第２導電線の第４コンタクト部とを接続する第２ビアとを備え、第１及び第３コンタクト部は、第１方向に並んで配置され、第２及び第４コンタクト部は、第２方向に並んで配置される。
【００１０】
本発明の例に係る半導体集積回路は、第１方向に延びる第１導電線と、第１導電線上に配置され、第１方向に交差する第２方向に延びる第２導電線と、第１導電線の第１コンタクト部と第２導電線の第２コンタクト部とを接続するビアとを備え、第１コンタクト部におけるビアの第１方向の幅は、第２導電線の第１方向の幅よりも広く、ビアの第１方向の幅は、第１導電線から第２導電線に向かって次第に狭くなる。
【００１１】
本発明の例に係る半導体集積回路は、第１方向に延びる第１導電線と、第１導電線上に配置され、第１方向に交差する第２方向に延びる第２導電線と、第１導電線の第１コンタクト部と第２導電線の第２コンタクト部とを接続するビアとを備え、第２コンタクト部におけるビアの第２方向の幅は、第１導電線の第２方向の幅よりも広く、ビアの第２方向の幅は、第２導電線から第１導電線に向かって次第に狭くなる。
【発明の効果】
【００１２】
本発明によれば、配線トラックを無駄にすることなく、下側導電線と上側導電線との交点に複数のビア又はそれに相当するビアを配置することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００１４】
１．  概要  
互いに交差する下側導電線と上側導電線とを複数のビアで接続する構造（複数ビア構造）において、配線トラックを無駄にしてしまう原因は、下側導電線及び上側導電線のうちの１つに設けるコンタクト部としての突出部にある。
【００１５】
本発明では、この突出部を設けることなく、下側導電線と上側導電線との交点に複数のビア又はそれに相当するビアを配置するためのビア構造を提案する。
【００１６】
具体的には、下側導電線の上面にはその導電線が延びる方向（第１方向）に並んだ複数のコンタクト部を設け、上側導電線の下面にはその導電線が延びる方向（第２方向）に並んだ複数のコンタクト部を設ける。そして、下側導電線の複数のコンタクト部と上側導電線の複数のコンタクト部とを一対一に対応させ、これらを複数のビアで接続する。
【００１７】
この場合、複数のビアの少なくとも１つは、下側導電線の上面又は上側導電線の下面に対して斜め方向に延びる形となる。そこで、以下では、このような斜めに延びるビアのことを「斜めビア」と称する。また、下側導電線の上面又は上側導電線の下面に対して垂直方向に延びる通常のビアは、「垂直ビア」と称する。
【００１８】
この斜めビアについては、以下の応用が可能である。
【００１９】
下側導電線の複数のコンタクト部、及び、上側導電線の複数のコンタクト部の少なくとも一方を互いに接触させること。  
また、下側導電線と上側導電線との交点に、側面が斜めになっている１つのビアを設けること。
【００２０】
このようなビア構造を採用すれば、下側導電線及び上側導電線のうちの１つに突出部を設ける必要がないため、配線トラックを無駄にすることなく、複数のビア又はそれに相当するビアによる半導体集積回路の信頼性の向上を図ることができる。
【００２１】
２．  参考例  
まず、複数ビア構造により配線トラックが制限される例について、図１を参照しながら簡単に説明する。
【００２２】
下側導電線は、第１方向に延び、上側導電線は、第２方向に延びる。同図（ａ）では、上側導電線に第１方向に突出する突出部が設けられ、同図（ｂ）では、下側導電線に第２方向に突出する突出部が設けられる。
【００２３】
ビアは、垂直ビアである。
【００２４】
この場合、下側導電線のコンタクト部Ｐ１，Ｐ３と上側導電線のコンタクト部Ｐ２，Ｐ４とは、それらの上部から見た場合に互いに重なる。また、下側導電線のコンタクト部Ｐ１，Ｐ３と上側導電線のコンタクト部Ｐ２，Ｐ４とは、共に、同一方向に並んで配置される。
【００２５】
従って、同図（ａ）に示すように、上側導電線に突出部が設けられる場合には、上側導電線に隣接する配線トラックの使用が制限され、同図（ｂ）に示すように、下側導電線に突出部が設けられる場合には、下側導電線に隣接する配線トラックの使用が制限される。
【００２６】
以下では、このような突出部を必要としない斜めビアの実施の形態を説明する。
【００２７】
３．  実施の形態  
(1)   第１実施の形態  
図２は、第１実施の形態のビア構造を示している。
【００２８】
下側導電線（下層メタル）１１及び上側導電線（上層メタル）１２は、半導体集積回路の導電線であり、例えば、両者とも、半導体基板上に配置される。
【００２９】
下側導電線１１は、第１方向に延び、上側導電線１２は、第１方向に交差する第２方向に延びる。そして、下側導電線１１と上側導電線１２とは、２つのビア１３，１４により互いに電気的に接続される。
【００３０】
ここで、ビア１３，１４の両端がそれぞれコンタクトする部分をコンタクト部Ｐ１，Ｐ２，Ｐ３，Ｐ４と定義する（以下、全ての実施の形態において同じ）。
【００３１】
即ち、ビア１３は、下側導電線１１のコンタクト部Ｐ１と上側導電線１２のコンタクト部Ｐ２とを接続し、ビア１４は、下側導電線１１のコンタクト部Ｐ３と上側導電線１２のコンタクト部Ｐ４とを接続する。
【００３２】
重要な点は、下側導電線１１のコンタクト部Ｐ１，Ｐ３が第１方向に並んで配置され、上側導電線１２のコンタクト部Ｐ２，Ｐ４が第２方向に並んで配置される点にある。この場合、ビア１３，１４は、共に、下側導電線１１の上面又は上側導電線１２の下面に対して斜め方向に延びる斜めビアとなる。
【００３３】
尚、ビア１３，１４の一部が互いに接触していてもよい。
【００３４】
第１実施の形態によれば、下側導電線１１と上側導電線１２との交点に２つのビア１３，１４を設けることにより、そこに１つのビアのみを設ける場合に比べて、低抵抗及び高信頼性のビア構造を実現する。
【００３５】
また、斜めビアを採用することにより、下側導電線１１及び上側導電線１２のうちの１つに突出部を設ける必要がないため、配線トラックを無駄にすることがない。
【００３６】
(2)   第２実施の形態  
図３は、第２実施の形態のビア構造を示している。
【００３７】
下側導電線１１及び上側導電線１２は、半導体集積回路の導電線であり、例えば、両者とも、半導体基板上に配置される。
【００３８】
下側導電線１１は、第１方向に延び、上側導電線１２は、第１方向に交差する第２方向に延びる。そして、下側導電線１１と上側導電線１２とは、２つのビア１３，１４により互いに電気的に接続される。
【００３９】
ビア１３は、下側導電線１１のコンタクト部Ｐ１と上側導電線１２のコンタクト部Ｐ２とを接続し、ビア１４は、下側導電線１１のコンタクト部Ｐ３と上側導電線１２のコンタクト部Ｐ４とを接続する。
【００４０】
また、第１実施の形態と同様に、下側導電線１１のコンタクト部Ｐ１，Ｐ３が第１方向に並んで配置され、上側導電線１２のコンタクト部Ｐ２，Ｐ４が第２方向に並んで配置される。但し、下側導電線１１のコンタクト部Ｐ３と上側導電線１２のコンタクト部Ｐ４とは、それらの上部から見た場合に互いに重なるようにレイアウトされる。
【００４１】
この場合、ビア１３は、下側導電線１１の上面又は上側導電線１２の下面に対して斜め方向に延びる斜めビアとなるが、ビア１４は、下側導電線１１の上面又は上側導電線１２の下面に対して垂直方向に延びる垂直ビアとなる。
【００４２】
ここで、ビア１３に関し、コンタクト部Ｐ１，Ｐ２の距離が離れるほど、ビア１３の傾き（下側導電線１１の上面又は上側導電線１２の下面に対する傾斜度）θが小さくなる。この傾きθが小さくなり過ぎるのは好ましくないため、コンタクト部Ｐ１は、コンタクト部Ｐ２にできるだけ近くするのが好ましい。
【００４３】
尚、ビア１３，１４の一部が互いに接触していてもよい。
【００４４】
第２実施の形態によれば、第１実施の形態と同様に、下側導電線１１と上側導電線１２との交点に２つのビア１３，１４を設けることにより、低抵抗及び高信頼性のビア構造を実現する。また、斜めビア１３と垂直ビア１４とを併用することにより、突出部が不要になるため、配線トラックを無駄にすることがない。
【００４５】
(3)   第３実施の形態  
図４は、第３実施の形態のビア構造を示している。
【００４６】
下側導電線１１及び上側導電線１２は、半導体集積回路の導電線であり、例えば、両者とも、半導体基板上に配置される。
【００４７】
下側導電線１１は、第１方向に延び、上側導電線１２は、第１方向に交差する第２方向に延びる。そして、下側導電線１１と上側導電線１２とは、３つのビア１３，１４，１５により互いに電気的に接続される。
【００４８】
ビア１３は、下側導電線１１のコンタクト部Ｐ１と上側導電線１２のコンタクト部Ｐ２とを接続し、ビア１４は、下側導電線１１のコンタクト部Ｐ３と上側導電線１２のコンタクト部Ｐ４とを接続する。また、ビア１５は、下側導電線１１のコンタクト部Ｐ５と上側導電線１２のコンタクト部Ｐ６とを接続する。
【００４９】
下側導電線１１のコンタクト部Ｐ１，Ｐ３，Ｐ５は、第１方向に並んで配置され、上側導電線１２のコンタクト部Ｐ２，Ｐ４，Ｐ６は、第２方向に並んで配置される。また、下側導電線１１のコンタクト部Ｐ３と上側導電線１２のコンタクト部Ｐ４とは、それらの上部から見た場合に互いに重なるようにレイアウトされる。
【００５０】
この場合、ビア１３，１５は、下側導電線１１の上面又は上側導電線１２の下面に対して斜め方向に延びる斜めビアとなるが、ビア１４は、下側導電線１１の上面又は上側導電線１２の下面に対して垂直方向に延びる垂直ビアとなる。
【００５１】
ここで、ビア１３，１５に関しては、第２実施の形態と同様に、その傾きθ１，θ２が小さくなり過ぎるのは好ましくないため、コンタクト部Ｐ１，Ｐ５は、コンタクト部Ｐ２，Ｐ６にできるだけ近くするのが好ましい。
【００５２】
尚、傾きθ１，θ２は、同じであっても、異なっていても、どちらでもよい。また、ビア１３，１４の一部が互いに接触していてもよく、ビア１４，１５の一部が互いに接触していてもよい。
【００５３】
第３実施の形態によれば、下側導電線１１と上側導電線１２との交点に３つのビア１３，１４、１５を設けることにより、低抵抗及び高信頼性のビア構造を実現する。また、斜めビア１３、１５と垂直ビア１４とを併用することにより、突出部が不要になるため、配線トラックを無駄にすることがない。
【００５４】
(4)   第４実施の形態  
図５は、第４実施の形態のビア構造を示している。
【００５５】
下側導電線１１及び上側導電線１２は、半導体集積回路の導電線であり、例えば、両者とも、半導体基板上に配置される。
【００５６】
下側導電線１１は、第１方向に延び、上側導電線１２は、第１方向に交差する第２方向に延びる。そして、下側導電線１１と上側導電線１２とは、５つのビア１３，１４，１５，１６，１７により互いに電気的に接続される。
【００５７】
ビア１３は、下側導電線１１のコンタクト部Ｐ１と上側導電線１２のコンタクト部Ｐ２とを接続し、ビア１４は、下側導電線１１のコンタクト部Ｐ３と上側導電線１２のコンタクト部Ｐ４とを接続する。また、ビア１５は、下側導電線１１のコンタクト部Ｐ５と上側導電線１２のコンタクト部Ｐ６とを接続する。
【００５８】
ビア１６は、下側導電線１１のコンタクト部Ｐ５と上側導電線１２のコンタクト部Ｐ２とを接続し、ビア１７は、下側導電線１１のコンタクト部Ｐ１と上側導電線１２のコンタクト部Ｐ６とを接続する。
【００５９】
下側導電線１１のコンタクト部Ｐ１，Ｐ３，Ｐ５は、第１方向に並んで配置され、上側導電線１２のコンタクト部Ｐ２，Ｐ４，Ｐ６は、第２方向に並んで配置される。また、下側導電線１１のコンタクト部Ｐ３と上側導電線１２のコンタクト部Ｐ４とは、それらの上部から見た場合に互いに重なるようにレイアウトされる。
【００６０】
この場合、ビア１３，１５，１６，１７は、下側導電線１１の上面又は上側導電線１２の下面に対して斜め方向に延びる斜めビアとなるが、ビア１４は、下側導電線１１の上面又は上側導電線１２の下面に対して垂直方向に延びる垂直ビアとなる。
【００６１】
また、コンタクト部Ｐ１，Ｐ２，Ｐ５，Ｐ６については、ビア１３，１５，１６，１７のうちの２つにより共有される。
【００６２】
ここで、ビア１３，１５，１６，１７に関しては、第２実施の形態と同様に、その傾きθ１，θ２，θ３，θ４が小さくなり過ぎるのは好ましくないため、コンタクト部Ｐ１，Ｐ５は、コンタクト部Ｐ２，Ｐ６にできるだけ近くするのが好ましい。
【００６３】
尚、傾きθ１，θ２，θ３，θ４は、同じであっても、異なっていても、どちらでもよい。また、ビア１３，１４，１５，１６，１７同士が互いに接触していてもよい。
【００６４】
第４実施の形態によれば、下側導電線１１と上側導電線１２との交点に５つのビア１３，１４、１５，１６，１７を設けることにより、低抵抗及び高信頼性のビア構造を実現する。また、斜めビア１３、１５，１６，１７と垂直ビア１４とを併用することにより、突出部が不要になるため、配線トラックを無駄にすることがない。
【００６５】
(5)   第５実施の形態  
図６は、第５実施の形態のビア構造を示している。  
第５実施の形態は、第２実施の形態の変形例である。
【００６６】
下側導電線１１及び上側導電線１２は、半導体集積回路の導電線であり、例えば、両者とも、半導体基板上に配置される。
【００６７】
下側導電線１１は、第１方向に延び、上側導電線１２は、第１方向に交差する第２方向に延びる。そして、下側導電線１１と上側導電線１２とは、２つのビア１３，１４により互いに電気的に接続される。
【００６８】
ビア１３は、下側導電線１１のコンタクト部Ｐ１と上側導電線１２のコンタクト部Ｐ２とを接続し、ビア１４は、下側導電線１１のコンタクト部Ｐ３と上側導電線１２のコンタクト部Ｐ４とを接続する。
【００６９】
下側導電線１１のコンタクト部Ｐ１，Ｐ３が第１方向に並んで配置され、上側導電線１２のコンタクト部Ｐ２，Ｐ４が第２方向に並んで配置される。また、下側導電線１１のコンタクト部Ｐ３と上側導電線１２のコンタクト部Ｐ４とは、それらの上部から見た場合に互いに重なるようにレイアウトされる。
【００７０】
ここで、第５実施の形態が第２実施の形態と異なる点は、下側導電線１１のコンタクト部Ｐ１，Ｐ３が互いに接触し、上側導電線１２のコンタクト部Ｐ２，Ｐ４が互いに接触していることにある。この場合、２つのビア１３，１４は、完全に一体化し、新たに１つのビアとして成立する。
【００７１】
尚、この実施の形態では、コンタクト部Ｐ１，Ｐ３及びコンタクト部Ｐ２，Ｐ４の両方が互いに接触しているが、そのうちの少なくとも一方が互いに接触していればよい。
【００７２】
第５実施の形態によれば、一体化されたビア１３，１４により、配線トラックを無駄にすることなく、低抵抗及び高信頼性のビア構造を実現する。
【００７３】
(6)   第６実施の形態  
図７は、第６実施の形態のビア構造を示している。
【００７４】
下側導電線１１及び上側導電線１２は、半導体集積回路の導電線であり、例えば、両者とも、半導体基板上に配置される。
【００７５】
下側導電線１１は、第１方向に延び、上側導電線１２は、第１方向に交差する第２方向に延びる。そして、下側導電線１１と上側導電線１２とは、１つのビア１３により互いに電気的に接続される。
【００７６】
即ち、ビア１３は、下側導電線１１のコンタクト部Ｐ１と上側導電線１２のコンタクト部Ｐ２とを接続する。
【００７７】
ここで、下側導電線１１のコンタクト部Ｐ１におけるビア１３の第１方向の幅は、上側導電線１２の第１方向の幅よりも大きく、ビア１３の第１方向の幅は、下側導電線１１から上側導電線１２に向かって次第に狭くなる。
【００７８】
また、ビア１３の第１方向の側面は、下側導電線１１の上面又は上側導電線１２の下面に対して斜めになっている。
【００７９】
第６実施の形態によれば、下側導電線１１と上側導電線１２との交点に設けるビア１３は１つのみであるが、コンタクト部Ｐ１におけるビア１３の断面積は、従来の１つのビアよりも大きいため、低抵抗及び高信頼性のビア構造を実現する。
【００８０】
また、ビア１３の側面を斜めにすることにより、下側導電線１１及び上側導電線１２のうちの１つに突出部を設ける必要がないため、配線トラックを無駄にすることがない。
【００８１】
(7)   第７実施の形態  
図８は、第７実施の形態のビア構造を示している。
【００８２】
下側導電線１１及び上側導電線１２は、半導体集積回路の導電線であり、例えば、両者とも、半導体基板上に配置される。
【００８３】
下側導電線１１は、第１方向に延び、上側導電線１２は、第１方向に交差する第２方向に延びる。そして、下側導電線１１と上側導電線１２とは、１つのビア１３により互いに電気的に接続される。
【００８４】
即ち、ビア１３は、下側導電線１１のコンタクト部Ｐ１と上側導電線１２のコンタクト部Ｐ２とを接続する。
【００８５】
ここで、上側導電線１２のコンタクト部Ｐ２におけるビア１３の第２方向の幅は、下側導電線１１の第２方向の幅よりも大きく、ビア１３の第２方向の幅は、上側導電線１２から下側導電線１１に向かって次第に狭くなる。
【００８６】
また、ビア１３の第２方向の側面は、上側導電線１２の下面又は下側導電線１１の上面に対して斜めになっている。
【００８７】
第７実施の形態によれば、第６実施の形態と同様に、ビア１３は１つのみであるが、コンタクト部Ｐ２におけるビア１３の断面積は、従来の１つのビアよりも大きいため、低抵抗及び高信頼性のビア構造を実現する。
【００８８】
また、ビア１３の側面を斜めにすることにより、下側導電線１１及び上側導電線１２のうちの１つに突出部を設ける必要がないため、配線トラックを無駄にすることがない。
【００８９】
(8)   第８実施の形態  
図９は、第８実施の形態のビア構造を示している。  
第８実施の形態は、第６実施の形態と第７実施の形態とを組み合わせたものである。
【００９０】
下側導電線１１及び上側導電線１２は、半導体集積回路の導電線であり、例えば、両者とも、半導体基板上に配置される。
【００９１】
下側導電線１１は、第１方向に延び、上側導電線１２は、第１方向に交差する第２方向に延びる。そして、下側導電線１１と上側導電線１２とは、１つのビア１３により互いに電気的に接続される。
【００９２】
即ち、ビア１３は、下側導電線１１のコンタクト部Ｐ１と上側導電線１２のコンタクト部Ｐ２とを接続する。
【００９３】
ここで、下側導電線１１のコンタクト部Ｐ１におけるビア１３の第１方向の幅は、上側導電線１２の第１方向の幅よりも大きい。また、上側導電線１２のコンタクト部Ｐ２におけるビア１３の第２方向の幅は、下側導電線１１の第２方向の幅よりも大きい。
【００９４】
この場合、ビア１３の第１方向の幅は、下側導電線１１から上側導電線１２に向かって次第に狭くなり、ビア１３の第２方向の幅は、上側導電線１２から下側導電線１１に向かって次第に狭くなる。
【００９５】
また、ビア１３の第１及び第２方向の側面は、共に、下側導電線１１の上面又は上側導電線１２の下面に対して斜めになっている。
【００９６】
第８実施の形態によれば、コンタクト部Ｐ１，Ｐ２におけるビア１３の断面積は、従来の１つのビアよりも大きいため、低抵抗及び高信頼性のビア構造を実現する。
【００９７】
また、ビア１３の側面を斜めにすることにより、下側導電線１１及び上側導電線１２のうちの１つに突出部を設ける必要がないため、配線トラックを無駄にすることがない。
【００９８】
(9)   まとめ  
以上、第１乃至第８実施の形態で説明したように、本発明によれば、配線トラックを無駄にすることなく、下側導電線と上側導電線との交点に複数のビア又はそれに相当するビアを配置することができる。
【００９９】
３．  製造方法  
本発明の半導体集積回路を製造するための製造方法の例について説明する。
【０１００】
ここでは、代表例として、第１実施の形態で説明したビア構造を得るための製造方法を説明する。第２乃至第８実施の形態のビア構造は、以下で説明する製造方法と周知技術とを組み合わせることにより、容易に実現することができる。
【０１０１】
(1)   第１例  
図１０乃至図２２は、製造方法の第１例を示している。これらの図において、上図は、平面図、下図は、上図のＣ−Ｃ線に沿う断面図を示している。
【０１０２】
まず、図１０に示すように、半導体基板２１上に絶縁層２２，２３を形成し、絶縁層２３に第１方向に延びる溝を形成する。この溝内に導電材料を満たし、これを下側導電線（下層メタル）１１Ａ，１１Ｂ，１１Ｃとする。
【０１０３】
また、下側導電線１１Ａ，１１Ｂ，１１Ｃ上及び絶縁層２３上に拡散防止層２４を形成し、拡散防止層２４上に層間絶縁層２５を形成する。さらに、層間絶縁膜２５上には、ハードマスク２６を形成する。
【０１０４】
ここで、本例では、拡散防止層２４は、SiCN, SiC, SiNなどの材料から構成し、層間絶縁層２５は、SiO2, SiOCH などの材料から構成する。また、ハードマスク２６は、SiN, amorphous-Si, SiC などの材料から構成する。
【０１０５】
次に、図１１に示すように、ＰＥＰ(photo engraving process)により、ハードマスク２６上に、開口Ｈ１を有するフォトレジスト２７を形成する。
【０１０６】
また、図１２に示すように、フォトレジスト２７をマスクに、ＲＩＥにより、ハードマスク２６をエッチングし、フォトレジスト２７のパターンをハードマスク２６に転写する。この後、フォトレジスト２７を剥離すると、図１３に示すように、開口Ｈ１を有するハードマスク２６が形成される。
【０１０７】
次に、図１４に示すように、ハードマスク２６をマスクに、ＲＩＥにより層間絶縁層２５をエッチングし、層間絶縁層２５内に斜め方向に延びるビアホール(via hole)Ｈ１を形成する。ここで、このような斜めのビアホールＨ１を形成するには、半導体基板（例えば、ウェハ)２１を斜めに傾けた状態で、これをＲＩＥのチャンバー内に配置すればよい。
【０１０８】
これにより、通常の方法でＲＩＥを行えば、下部導電線１１Ｂのコンタクト部Ｐ１に達する斜めのビアホールＨ１が形成される。
【０１０９】
次に、図１５に示すように、この斜めのビアホールＨ１を、例えば、有機材料から構成される保護層２８により満たす。保護層２８は、層間絶縁層２５に対してエッチング選択比を有する材料から構成するのが好ましい。
【０１１０】
また、図１６に示すように、ハードマスク２６上の余分な保護層２８を除去する。但し、この保護層２８は、ビアホールＨ１を完全に満たしている必要があることから、ハードマスク２６上に薄く残る程度にエッチングされる。
【０１１１】
次に、図１７に示すように、ＰＥＰにより、保護層２８上に、開口Ｈ２を有するフォトレジスト２９を形成する。
【０１１２】
また、図１８に示すように、フォトレジスト２９をマスクに、ＲＩＥにより、保護層２８及びハードマスク２６をエッチングし、フォトレジスト２９のパターンをハードマスク２６に転写する。この後、フォトレジスト２９を剥離すると、図１９に示すように、開口Ｈ２を有するハードマスク２６が形成される。
【０１１３】
尚、フォトレジスト２９を剥離するステップで、ハードマスク２６上の保護層２８のほとんどが同時に除去される。
【０１１４】
次に、図２０に示すように、ハードマスク２６をマスクに、ＲＩＥにより層間絶縁層２５をエッチングし、層間絶縁層２５内に斜め方向に延びるビアホール(via hole)Ｈ２を形成する。ここで、このような斜めのビアホールＨ２を形成するには、半導体基板（例えば、ウェハ)２１を斜めに傾けた状態で、これをＲＩＥのチャンバー内に配置すればよい。
【０１１５】
但し、ビアホールＨ１を形成するときの傾け方とビアホールＨ２を形成するときの傾け方とは、互いに対象的になるようにする。
【０１１６】
これにより、通常の方法でＲＩＥを行えば、下部導電線１１Ｂのコンタクト部Ｐ３に達する斜めのビアホールＨ２が形成される。
【０１１７】
この後、ビアホールＨ１内に満たされた保護層２８を除去すると、図２１に示すように、下側導電線１１Ｂ上には、２つのビアホールＨ１，Ｈ２が形成される。
【０１１８】
最後に、図２２に示すように、ビアホールＨ１，Ｈ２に導電材料を満たし、これを上側導電線１２とすれば、第１実施の形態のビア構造が完成する。
【０１１９】
ここで、上述の製造方法において、図３６に示すように、同一のレチクル４１を使用して、フォトレジスト２７に対する開口Ｈ１とフォトレジスト２９に対する開口Ｈ２とを形成することができる。
【０１２０】
即ち、下側導電線１１に対する２つのビアホールＨ１，Ｈ２の位置関係は、全ての下部配線１１において同じであるため、ウェハ４２の位置を固定した状態で、開口Ｈ１を形成するときのレチクル４１の位置と開口Ｈ２を形成するときのレチクル４１の位置とを少しずらせば、同一のレチクル４１により開口Ｈ１，Ｈ２を形成できる。
【０１２１】
従って、このような技術を採用すれば、２つのビアを設けることによる製造コストの増加を抑えることができる。
【０１２２】
(2)   第２例  
図２３乃至図３５は、製造方法の第２例を示している。これらの図において、上図は、平面図、下図は、上図のＣ−Ｃ線に沿う断面図を示している。
【０１２３】
まず、図２３に示すように、半導体基板２１上に絶縁層２２，２３を形成し、絶縁層２３に第１方向に延びる溝を形成する。この溝内に導電材料を満たし、これを下側導電線（下層メタル）１１Ａ，１１Ｂ，１１Ｃとする。
【０１２４】
また、下側導電線１１Ａ，１１Ｂ，１１Ｃ上及び絶縁層２３上に拡散防止層２４を形成し、拡散防止層２４上に層間絶縁層３５を形成する。さらに、層間絶縁膜３５上には、ハードマスク３６を形成する。
【０１２５】
ここで、第１例と同様に、拡散防止層２４は、SiCN, SiC, SiNなどの材料から構成する。但し、層間絶縁層３５は、SiOCH, 有機材料などから構成する。また、ハードマスク３６は、SiN, amorphous-Si, SiC などの材料から構成する。
【０１２６】
次に、図２４に示すように、ＰＥＰにより、ハードマスク３６上に、開口Ｈ１を有するフォトレジスト２７を形成する。
【０１２７】
また、図２５に示すように、フォトレジスト２７をマスクに、ＲＩＥにより、ハードマスク３６をエッチングし、フォトレジスト２７のパターンをハードマスク３６に転写する。この後、フォトレジスト２７を剥離すると、図２６に示すように、開口Ｈ１を有するハードマスク３６が形成される。
【０１２８】
次に、図２７に示すように、ハードマスク３６をマスクに、ＲＩＥにより層間絶縁層３５をエッチングし、層間絶縁層３５内に斜め方向に延びるビアホール(via hole)Ｈ１を形成する。ここで、このような斜めのビアホールＨ１を形成するには、第１例と同様に、半導体基板２１を斜めに傾けた状態で、これをＲＩＥのチャンバー内に配置すればよい。
【０１２９】
これにより、通常の方法でＲＩＥを行えば、下部導電線１１Ｂのコンタクト部Ｐ１に達する斜めのビアホールＨ１が形成される。
【０１３０】
次に、図２８に示すように、この斜めのビアホールＨ１を、例えば、塗布型SiO2から構成される保護層３８により満たす。保護層３８は、層間絶縁層３５に対してエッチング選択比を有する材料から構成するのが好ましい。
【０１３１】
また、図２９に示すように、ハードマスク３６上の余分な保護層３８を除去する。但し、この保護層３８は、ビアホールＨ１を完全に満たしている必要があることから、ハードマスク３６上に薄く残る程度にエッチングされる。
【０１３２】
次に、図３０に示すように、ＰＥＰにより、保護層３８上に、開口Ｈ２を有するフォトレジスト２９を形成する。
【０１３３】
また、図３１に示すように、フォトレジスト２９をマスクに、ＲＩＥにより、保護層３８及びハードマスク３６をエッチングし、フォトレジスト２９のパターンをハードマスク３６に転写する。この後、フォトレジスト２９を剥離すると、図３２に示すように、開口Ｈ２を有するハードマスク３６が形成される。
【０１３４】
尚、第１例では、フォトレジスト２９を剥離するステップで保護層が同時に除去されたが、第２例では、ハードマスク３６上の保護層３８は除去されない。
【０１３５】
次に、図３３に示すように、保護層３８及びハードマスク３６をマスクに、ＲＩＥにより層間絶縁層３５をエッチングし、層間絶縁層３５内に斜め方向に延びるビアホール(via hole)Ｈ２を形成する。ここで、このような斜めのビアホールＨ２を形成するには、第１例と同様に、半導体基板２１を斜めに傾けた状態で、これをＲＩＥのチャンバー内に配置すればよい。
【０１３６】
但し、ビアホールＨ１を形成するときの傾け方とビアホールＨ２を形成するときの傾け方とは、互いに対象的になるようにする。
【０１３７】
これにより、通常の方法でＲＩＥを行えば、下部導電線１１Ｂのコンタクト部Ｐ３に達する斜めのビアホールＨ２が形成される。
【０１３８】
この後、ビアホールＨ１内に満たされた保護層３８を除去すると、図３４に示すように、下側導電線１１Ｂ上には、２つのビアホールＨ１，Ｈ２が形成される。
【０１３９】
最後に、図３５に示すように、ビアホールＨ１，Ｈ２に導電材料を満たし、これを上側導電線１２とすれば、第１実施の形態のビア構造が完成する。
【０１４０】
ここで、上述の製造方法においても、図３６に示すように、同一のレチクル４１を使用して、フォトレジスト２７に対する開口Ｈ１とフォトレジスト２９に対する開口Ｈ２とを形成することができる。
【０１４１】
従って、このような技術を採用すれば、２つのビアを設けることによる製造コストの増加を抑えることができる。
【０１４２】
４．  適用例  
本発明は、配線層が多層化された全ての半導体集積回路に適用可能である。  
例えば、マイコン、システムＬＳＩ、メモリ混載ロジックＬＳＩなどの半導体集積回路に適用することができる。
【０１４３】
５．  むすび  
本発明によれば、配線トラックを無駄にすることなく、上側導電線と下側導電線との交点に複数のビア又はそれに相当するビアを配置することができる。
【０１４４】
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０１４５】
【図１】本発明の前提となるビア構造を示す平面図。
【図２】第１実施の形態のビア構造を示す図。
【図３】第２実施の形態のビア構造を示す図。
【図４】第３実施の形態のビア構造を示す図。
【図５】第４実施の形態のビア構造を示す図。
【図６】第５実施の形態のビア構造を示す図。
【図７】第６実施の形態のビア構造を示す図。
【図８】第７実施の形態のビア構造を示す図。
【図９】第８実施の形態のビア構造を示す図。
【図１０】第１製造方法の一工程を示す図。
【図１１】第１製造方法の一工程を示す図。
【図１２】第１製造方法の一工程を示す図。
【図１３】第１製造方法の一工程を示す図。
【図１４】第１製造方法の一工程を示す図。
【図１５】第１製造方法の一工程を示す図。
【図１６】第１製造方法の一工程を示す図。
【図１７】第１製造方法の一工程を示す図。
【図１８】第１製造方法の一工程を示す図。
【図１９】第１製造方法の一工程を示す図。
【図２０】第１製造方法の一工程を示す図。
【図２１】第１製造方法の一工程を示す図。
【図２２】第１製造方法の一工程を示す図。
【図２３】第２製造方法の一工程を示す図。
【図２４】第２製造方法の一工程を示す図。
【図２５】第２製造方法の一工程を示す図。
【図２６】第２製造方法の一工程を示す図。
【図２７】第２製造方法の一工程を示す図。
【図２８】第２製造方法の一工程を示す図。
【図２９】第２製造方法の一工程を示す図。
【図３０】第２製造方法の一工程を示す図。
【図３１】第２製造方法の一工程を示す図。
【図３２】第２製造方法の一工程を示す図。
【図３３】第２製造方法の一工程を示す図。
【図３４】第２製造方法の一工程を示す図。
【図３５】第２製造方法の一工程を示す図。
【図３６】同一マスクを複数のステップで利用する手法を示す図。
【符号の説明】
【０１４６】
１１，１１Ａ，１１Ｂ，１１Ｃ：  下側導電線、  １２：  上側導電線、  １３，１４，１５，１６：  ビア、  ２１：  半導体基板、  ２２，２３，２５，３５：  絶縁層、  ２４：  拡散防止層（絶縁層）、  ２６，３６：  ハードマスク（絶縁層）、  ２７，２９：  レジスト、  ２８：  有機材料層、  ３８：  塗布型絶縁層、  ４１:  マスク（レチクル）、  ４２：  ウェハ、  Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６：  コンタクト部、  Ｈ１，Ｈ２：  ビアホール。
【図１】
2008311504.tif 000003
【図２】
2008311504.tif 000004
【図３】
2008311504.tif 000005
【図４】
2008311504.tif 000006
【図５】
2008311504.tif 000007
【図６】
2008311504.tif 000008
【図７】
2008311504.tif 000009
【図８】
2008311504.tif 000010
【図９】
2008311504.tif 000011
【図１０】
2008311504.tif 000012
【図１１】
2008311504.tif 000013
【図１２】
2008311504.tif 000014
【図１３】
2008311504.tif 000015
【図１４】
2008311504.tif 000016
【図１５】
2008311504.tif 000017
【図１６】
2008311504.tif 000018
【図１７】
2008311504.tif 000019
【図１８】
2008311504.tif 000020
【図１９】
2008311504.tif 000021
【図２０】
2008311504.tif 000022
【図２１】
2008311504.tif 000023
【図２２】
2008311504.tif 000024
【図２３】
2008311504.tif 000025
【図２４】
2008311504.tif 000026
【図２５】
2008311504.tif 000027
【図２６】
2008311504.tif 000028
【図２７】
2008311504.tif 000029
【図２８】
2008311504.tif 000030
【図２９】
2008311504.tif 000031
【図３０】
2008311504.tif 000032
【図３１】
2008311504.tif 000033
【図３２】
2008311504.tif 000034
【図３３】
2008311504.tif 000035
【図３４】
2008311504.tif 000036
【図３５】
2008311504.tif 000037
【図３６】
2008311504.tif 000038