(57)【要約】【課題】結晶化誘導金属を利用して結晶化した半導体層を利用した薄膜トランジスタ、その製造方法及び有機電界発光表示装置を提供する。【解決手段】結晶化誘導金属を利用して結晶化した半導体層と、チャネル領域から離隔された位置の半導体層内には半導体層の表面から一定深さまで結晶化誘導金属と他の金属または金属の金属シリサイドが存在し、半導体層のチャネル領域の長さ及び幅と漏れ電流値間にはＩｏｆｆ／Ｗ（Ｌ）＝３．４×１０−１５Ｌ２＋２．４×１０−１２Ｌ＋ｃ（Ｉｏｆｆは半導体層の漏れ電流値（Ａ）、Ｗはチャネル領域の幅（ｍｍ）、Ｌはチャネル領域の長さ（μｍ）、及びｃは定数であり、ｃは２．５×１０−１３ないし６．８×１０−１３である。）を満足することを特徴とする薄膜トランジスタ、その製造方法、及びこれを具備する有機電界発光表示装置に関する。【選択図】図９
2008311649.tif 000002
【特許請求の範囲】
【請求項１】
基板と；
前記基板上に位置して、チャネル領域及びソース／ドレイン領域を含み、結晶化誘導金属を利用して結晶化した半導体層と；
前記半導体層の一定領域に対応するように位置するゲート電極と；
前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜；及び
前記半導体層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極を含み、
前記半導体層内には、前記チャネル領域から離隔された位置に前記半導体層の表面から一定深さまで前記結晶化誘導金属と他の金属または前記金属の金属シリサイドが存在し、
前記半導体層のチャネル領域の長さ及び幅と漏れ電流値間には次の数学式１を満足することを特徴とする薄膜トランジスタ。
［数１］
Ｉｏｆｆ／Ｗ（Ｌ）＝３．４×１０−１５Ｌ２＋２．４×１０−１２Ｌ＋ｃ、前記数学式でＩｏｆｆは半導体層の漏れ電流値（Ａ）、Ｗはチャネル領域の幅（ｍｍ）、Ｌはチャネル領域の長さ（μｍ）、及びｃは定数であり、ｃは２．５×１０−１３ないし６．８×１０−１３である。
【請求項２】
前記半導体層のチャネル領域の長さは０より大きく１５μｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記結晶化誘導金属と他の金属または前記金属の金属シリサイドは前記半導体層内で拡散係数が前記結晶化誘導金属の拡散係数より小さいことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記金属または前記金属シリサイドの拡散係数は前記結晶化誘導金属の拡散係数の１／１００以下であることを特徴とする請求項３に記載の薄膜トランジスタ。       
【請求項５】
前記結晶化誘導金属はニッケルであり、前記金属または前記金属シリサイドの拡散係数は０より大きく１０−７ｃｍ２／ｓ以下であることを特徴とする請求項４に記載の薄膜トランジスタ。
【請求項６】
前記金属または前記金属シリサイドはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｔａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、及びＴａＮで構成される群から選択された一つ、これらの合金、またはこれらの金属シリサイドを含むことを特徴とする請求項４に記載の薄膜トランジスタ。
【請求項７】
前記半導体層はＳＧＳ結晶化法によって結晶化したことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項８】
基板を提供して、
前記基板上に非晶質シリコン層を形成して、
前記非晶質シリコン層を結晶化誘導金属を利用して多結晶シリコン層に結晶化して、
下記の数学式１を利用して制御しようとする漏れ電流値によって半導体層のチャネル領域の長さ及び幅を決定して、
前記多結晶シリコン層をパターニングしてチャネル領域が前記長さ及び幅を有する半導体層を形成して、
前記チャネル領域から一定間隔離隔されて位置し、前記チャネル領域以外の領域上で前記半導体層と接する金属層パターンまたは金属シリサイド層パターンを形成して、
前記基板を熱処理して前記半導体層のチャネル領域に存在する前記結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記半導体層内の領域にゲッターリングして、
前記金属層パターンまたは金属シリサイド層パターンを除去して、
前記半導体層の一定領域に対応するようにゲート電極を形成して、
前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜を形成して、
前記半導体層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極を形成することを特徴とする薄膜トランジスタの製造方法。
［数１］
Ｉｏｆｆ／Ｗ（Ｌ）＝３．４×１０−１５Ｌ２＋２．４×１０−１２Ｌ＋ｃ、前記数学式でＩｏｆｆは半導体層の漏れ電流値（Ａ）、Ｗはチャネル領域の幅（ｍｍ）、Ｌはチャネル領域の長さ（μｍ）、及びｃは定数であり、ｃは２．５×１０−１３ないし６．８×１０−１３である。
【請求項９】
前記金属層パターンまたは金属シリサイド層パターンは前記半導体層内で拡散係数が前記結晶化誘導金属の拡散係数より小さい金属またはこれらの合金を含む金属層パターンやこれら金属のシリサイドを含む金属シリサイド層パターンであることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記金属層パターンまたは金属シリサイド層パターンの拡散係数は前記結晶化誘導金属の拡散係数の１／１００以下であることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記結晶化誘導金属はニッケルであり、前記金属層パターンまたは金属シリサイド層パターンの拡散係数は０より大きく１０−７ｃｍ２／ｓ以下であることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記金属層パターンまたは金属シリサイド層パターンはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｔａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、及びＴａＮで構成される群から選択された一つまたはこれらの合金を含んだり、またはこれら金属のシリサイドを含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記熱処理は５００℃ないし９９３℃の温度範囲で１０秒ないし１０時間の間加熱することを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記非晶質シリコン層をＳＧＳ結晶化法によって多結晶シリコン層に形成することを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記金属層パターンまたは金属シリサイド層パターンは３０Åないし１００００Åの厚さに形成することを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記半導体層のチャネル領域の長さは０より大きく１５μｍ以下に形成することを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１７】
基板と；
前記基板上に位置して、チャネル領域及びソース／ドレイン領域を含み、結晶化誘導金属を利用して結晶化した半導体層と；
前記半導体層の一定領域に対応するように位置するゲート電極と；
前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜；及び
前記半導体層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極と；
前記ソース／ドレイン電極と電気的に連結される第１電極と；
前記第１電極上に位置する発光層を含む有機膜層；及び
前記有機膜層上に位置する第２電極を含み、
前記半導体層内には、前記チャネル領域から離隔された位置に前記半導体層の表面から一定深さまで前記結晶化誘導金属と他の金属または前記金属の金属シリサイドが存在し、
前記半導体層のチャネル領域の長さ及び幅と漏れ電流値間には次の数学式１を満足することを特徴とする有機電界発光表示装置。
［数１］
Ｉｏｆｆ／Ｗ（Ｌ）＝３．４×１０−１５Ｌ２＋２．４×１０−１２Ｌ＋ｃ、前記数学式でＩｏｆｆは半導体層の漏れ電流値（Ａ）、Ｗはチャネル領域の幅（ｍｍ）、Ｌはチャネル領域の長さ（μｍ）、及びｃは定数であり、ｃは２．５×１０−１３ないし６．８×１０−１３である。
【請求項１８】
前記半導体層のチャネル領域の長さは０より大きく１５μｍ以下であることを特徴とする請求項１７に記載の有機電界発光表示装置。
【請求項１９】
前記結晶化誘導金属と他の金属または前記金属の金属シリサイドは前記半導体層内で拡散係数が前記結晶化誘導金属の拡散係数より小さいことを特徴とする請求項１７に記載の有機電界発光表示装置。
【請求項２０】
前記金属または前記金属シリサイドの拡散係数は前記結晶化誘導金属の拡散係数の１／１００以下であることを特徴とする請求項１９に記載の有機電界発光表示装置。
【請求項２１】
前記結晶化誘導金属はニッケルであり、前記金属または前記金属シリサイドの拡散係数は０より大きく１０−７ｃｍ２／ｓ以下であることを特徴とする請求項２０に記載の有機電界発光表示装置。
【請求項２２】
前記金属または前記金属シリサイドはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｔａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、及びＴａＮで構成される群から選択された一つ、これらの合金、またはこれらの金属シリサイドを含むことを特徴とする請求項２０に記載の有機電界発光表示装置。
【請求項２３】
前記半導体層はＳＧＳ結晶化法によって結晶化したことを特徴とする請求項１７に記載の有機電界発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置に係り、さらに詳細には半導体層のチャネル領域の長さＬ（μｍ）と前記半導体層のチャネル領域の幅Ｗ１ｍｍ当たり漏れ電流値Ｉｏｆｆ／Ｗ（Ａ／ｍｍ）間にはＩｏｆｆ／Ｗ（Ｌ）＝３．４×１０−１５Ｌ２＋２．４×１０−１２Ｌ＋ｃ（ｃは定数であり、ｃは２．５×１０−１３ないし６．８×１０−１３である。）を満足することを特徴とする薄膜トランジスタ、その製造方法、及びこれを具備する有機電界発光表示装置に関する。
【０００２】
薄膜トランジスタは主に能動マトリックス液晶ディスプレイ装置（ＡＭＬＣＤ）の能動素子と有機電界発光素子（ＯＬＥＤ）のスイッチング素子及び駆動素子に用いられるが、各素子の特性に合せて薄膜トランジスタの特性を制御する必要がある。薄膜トランジスタの特性を決定することにおいて重要な要素のうちの一つは漏れ電流値である。
【背景技術】
【０００３】
一般的に、金属を利用しない結晶化法で結晶化した多結晶シリコン層を半導体層で利用する薄膜トランジスタにおいて漏れ電流値はチャネル領域の幅が大きくなれば増加して、チャネル領域の長さが長くなれば小さくなる傾向性を有する。しかし漏れ電流値を小さくするためにチャネル領域の長さを長くしてもその効果は微小であって、ディスプレイ装置においてはチャネル領域の長さが長くなれば装置の大きさも大きくなって、開口率も減少するといった問題が生じるので、チャネル領域の長さは制約を受ける。
【０００４】
一方、現在金属を利用して非晶質シリコン層を結晶化する方法が固相結晶化法またはエキシマレーザ結晶化法より低い温度で迅速な時間内に結晶化させることができる長所を有しているため多く研究されている。しかし前記金属を利用して結晶化した多結晶シリコン層を半導体層で利用する薄膜トランジスタにおいてチャネル領域の長さまたは幅の変化による薄膜トランジスタの漏れ電流値は一定な傾向性を有さず変化して、一般的な薄膜トランジスタが有する傾向性も有しない。
【０００５】
したがって、特に結晶化誘導金属を利用して結晶化した半導体層を利用する薄膜トランジスタにおいては半導体層のチャネル領域の大きさによる漏れ電流値を予測できない問題点があり、また制御しようとする漏れ電流値を得るための半導体層のチャネル領域の大きさを決定できない問題点がある。
【特許文献１】特開２００３−１００６３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は前記した従来技術の問題点を解決するためのものであって、結晶化誘導金属を利用して結晶化した半導体層を利用した薄膜トランジスタにおいて、前記半導体層のチャネル領域に存在する結晶化誘導金属を除去して漏れ電流値を減少させることができ、前記半導体層のチャネル領域の幅及び長さによる漏れ電流値を予測したり、または反対に制御しようとする漏れ電流値を考慮して前記半導体層のチャネル領域の幅及び長さを決定することができる薄膜トランジスタ、その製造方法及び有機電界発光表示装置を提供することに目的がある。
【課題を解決するための手段】
【０００７】
前記した目的を達成するために本発明は基板と；前記基板上に位置して、チャネル領域及びソース／ドレイン領域を含み、結晶化誘導金属を利用して結晶化した半導体層と；前記半導体層の一定領域に対応するように位置するゲート電極と；前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜；及び前記半導体層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極を含み、前記半導体層内には、前記チャネル領域から離隔された位置に前記半導体層の表面から一定深さまで前記結晶化誘導金属と他の金属または前記金属の金属シリサイドが存在し、前記半導体層のチャネル領域の長さ及び幅と漏れ電流値間にはＩｏｆｆ／Ｗ（Ｌ）＝３．４×１０−１５Ｌ２＋２．４×１０−１２Ｌ＋ｃ（Ｉｏｆｆは半導体層の漏れ電流値（Ａ）、Ｗはチャネル領域の幅（ｍｍ）、Ｌはチャネル領域の長さ（μｍ）、及びｃは定数であり、ｃは２．５×１０−１３ないし６．８×１０−１３である。）の数学式１を満足することを特徴とする薄膜トランジスタを提供する。
【０００８】
また本発明において薄膜トランジスタの製造方法は、基板を提供して；前記基板上に非晶質シリコン層を形成して；前記非晶質シリコン層を結晶化誘導金属を利用して多結晶シリコン層に結晶化して；Ｉｏｆｆ／Ｗ（Ｌ）＝３．４×１０−１５Ｌ２＋２．４×１０−１２Ｌ＋ｃ（Ｉｏｆｆは半導体層の漏れ電流値（Ａ）、Ｗはチャネル領域の幅（ｍｍ）、Ｌはチャネル領域の長さ（μｍ）、及びｃは定数であり、ｃは２．５×１０−１３ないし６．８×１０−１３である。）の数学式１を利用して制御しようとする漏れ電流値によって半導体層のチャネル領域の長さ及び幅を決定して；前記多結晶シリコン層をパターニングしてチャネル領域が前記長さ及び幅を有する半導体層を形成して；前記チャネル領域から一定間隔離隔されて位置し、前記チャネル領域以外の領域上で前記半導体層と接する金属層パターンまたは金属シリサイド層パターンを形成して；前記基板を熱処理して前記半導体層のチャネル領域に存在する前記結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記半導体層内の領域にゲッターリングして；前記金属層パターンまたは金属シリサイド層パターンを除去して；前記半導体層の一定領域に対応するようにゲート電極を形成して；前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜を形成して；前記半導体層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極を形成することを含む。
【０００９】
また本発明は基板と；前記基板上に位置して、チャネル領域及びソース／ドレイン領域を含み、結晶化誘導金属を利用して結晶化した半導体層と；前記半導体層の一定領域に対応するように位置するゲート電極と；前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜と；前記半導体層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極と；前記ソース／ドレイン電極と電気的に連結される第１電極と；前記第１電極上に位置する発光層を含む有機膜層；及び前記有機膜層上に位置する第２電極を含み、前記半導体層内には前記チャネル領域から離隔された位置に前記半導体層の表面から一定深さまで前記結晶化誘導金属と他の金属または前記金属の金属シリサイドが存在し、前記半導体層のチャネル領域の長さ及び幅と漏れ電流値間にはＩｏｆｆ／Ｗ（Ｌ）＝３．４×１０−１５Ｌ２＋２．４×１０−１２Ｌ＋ｃ（Ｉｏｆｆは半導体層の漏れ電流値（Ａ）、Ｗはチャネル領域の幅（ｍｍ）、Ｌはチャネル領域の長さ（μｍ）、及びｃは定数であり、ｃは２．５×１０−１３ないし６．８×１０−１３である。）の数学式１を満足することを特徴とする有機電界発光表示装置を提供する。
【発明の効果】
【００１０】
前記したように本発明によると、結晶化誘導金属を利用して結晶化した半導体層を利用する薄膜トランジスタにおいて、前記半導体層のチャネル領域に存在する結晶化誘導金属を除去して漏れ電流値を減少させることができ、前記半導体層のチャネル領域の幅及び長さによる漏れ電流値を予測したり、または反対に漏れ電流値を予測することができるので、これを考慮して前記半導体層のチャネル領域の幅及び長さを決定することができる薄膜トランジスタ、その製造方法及び有機電界発光表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明をさらに具体的に説明するために本発明による望ましい実施形態を添付した図面を参照してさらに詳細に説明する。しかし本発明はここで説明する実施形態に限定されなくて他の形態に具体化されることができる。
【００１２】
図１は本発明の第１実施形態による薄膜トランジスタを説明するための断面図である。図２は本発明の第１実施形態による薄膜トランジスタにおいて、半導体層を説明するための断面図である。
【００１３】
図１を参照すると、まず基板１００が用意される。前記基板１００はガラス基板またはプラスチック基板とすることができる。前記基板１００上にバッファー層１０５が位置する。前記バッファー層１０５は前記基板１００で発生する水分または不純物の拡散を防止するか、結晶化時熱の伝達速度を調節することによって、非晶質シリコン層の結晶化を十分に行わせることができる。前記基板１００はシリコン酸化膜、シリコン窒化膜のような絶縁膜を利用して単層またはこれらの複層で形成することができる。
【００１４】
前記バッファー層１０５上にパターニングされている半導体層１３５が位置する。前記半導体層１３５はＭＩＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法、ＭＩＬＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法またはＳＧＳ（Ｓｕｐｅｒ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ）法等のように結晶化誘導金属を利用した結晶化方法により結晶化した半導体層であり、チャネル領域１３６及びソース／ドレイン領域１３７、１３８を具備する。前記半導体層１３５はＭＩＣ法やＭＩＬＣ法に比べて非晶質シリコン層に拡散する結晶化誘導金属の濃度を低濃度で制御することができるＳＧＳ法により結晶化することが望ましい。
【００１５】
図２を参照すると、前記半導体層１３５のチャネル領域１３６は長さＬと、幅Ｗを有する。ここでチャネル領域１３６の長さＬは前記半導体層１３５のソース／ドレイン領域１３７、１３８を連結する線と水平方向の距離を意味し、チャネル領域１３６の幅Ｗは前記ソース／ドレイン領域１３７、１３８を連結する線と垂直方向の距離を意味する。
【００１６】
前記半導体層１３５のチャネル領域１３６の長さＬ（μｍ）と前記半導体層１３５のチャネル領域１３６の幅Ｗ１ｍｍ当たり漏れ電流値Ｉｏｆｆ（Ａ／ｍｍ）間にはＩｏｆｆ／Ｗ（Ｌ）＝３．４×１０−１５Ｌ２＋２．４×１０−１２Ｌ＋ｃ（ｃは定数であり、ｃは２．５×１０−１３ないし６．８×１０−１３である。）の数学式１を満足する。したがって前記半導体層１３５のチャネル領域１３６の大きさによる漏れ電流値を予測することが可能であるので、前記半導体層１３５のチャネル領域１３６の幅Ｗや長さＬを制御することによって漏れ電流値を制御することができる。また、反対に漏れ電流値を予測することができるので、制御しようとする漏れ電流値を考慮して前記半導体層１３５のチャネル領域１３６の長さＬ及び幅Ｗを制御することも可能である。
【００１７】
ここで、図９を参照すると、前記半導体層１３５のチャネル領域の幅が等しい場合、チャネル領域の長さＬが短いほど後述する前記結晶化誘導金属とは異なる金属または前記金属の金属シリサイドが形成されている領域を利用してチャネル領域に存在する前記結晶化誘導金属を除去する効率が増大して、チャネル領域の幅Ｗ１ｍｍ当たり漏れ電流値が減少することが分かる。特にチャネル領域の長さが０より大きく１５μｍ以下である時、ゲッタリング効果が顕著で、Ｉｏｆｆ／Ｗが１．０×１０−１２Ａ／ｍｍ以下の値を有するので、ディスプレイに用いられる時良好な特性を有することができる。
【００１８】
前記半導体層１３５内には、前記チャネル領域１３６から離隔された位置に前記半導体層１３５の表面から前記半導体層１３５内の一定深さまで結晶化誘導金属とは異なる金属または前記金属の金属シリサイドが形成されている領域１４５ａが位置する。この時、前記金属または前記金属シリサイドはゲッタリングのための金属または金属シリサイドである。本発明では前記金属または前記金属シリサイドが形成された領域１４５ａを利用してゲッタリング工程を実施することによって、前記半導体層１３５のチャネル領域１３６に存在する前記結晶化誘導金属を除去して漏れ電流値を減少させることができ、前記半導体層１３５のチャネル領域１３６の長さＬ（μｍ）と前記半導体層１３５のチャネル領域１３６の幅Ｗ１ｍｍ当たり漏れ電流値Ｉｏｆｆ／Ｗ（Ａ／ｍｍ）間にはＩｏｆｆ／Ｗ（Ｌ）＝３．４×１０−１５Ｌ２＋２．４×１０−１２Ｌ＋ｃ（ｃは定数であり、ｃは２．５×１０−１３ないし６．８×１０−１３である。）の数学式１を満足するように形成することができる。
【００１９】
ここで、前記チャネル領域１３６から前記結晶化誘導金属とは異なる金属または前記金属のシリサイドが形成されている領域１４５ａが離隔されている距離は前記チャネル領域１３６の長さＬの変化に対して定数値を有する。すなわちチャネル領域の長さＬのみ変化することであって、前記チャネル領域１３６から前記領域１４５ａが離隔されている距離は変化するＬに対して一定な値を有する。
【００２０】
ゲッタリングのための前記金属または前記金属シリサイドは前記半導体層１３５内で拡散係数が前記結晶化誘導金属より小さい金属または前記金属の金属シリサイドであることが望ましい。前記半導体層１３５内で前記金属または前記金属シリサイドの拡散係数は前記結晶化誘導金属の拡散係数の１／１００以下であることが望ましい。前記金属または前記金属シリサイドの拡散係数が前記結晶化誘導金属の拡散係数の１／１００以下である時、前記ゲッタリング用金属または金属シリサイドが前記半導体層１３５内で前記領域１４５ａから外れて前記半導体層１３５内の他の領域に拡散されることを防止することができる。
【００２１】
半導体層の結晶化に利用される結晶化誘導金属としてはニッケルが広く用いられるが、ニッケルの場合半導体層内での拡散係数は約１０−５ｃｍ２／ｓ以下である。それゆえ、ニッケルを結晶化誘導金属で用いる場合には、前記ゲッタリング用金属または金属シリサイドの前記半導体層１３５内での拡散係数はニッケルの１／１００倍以下の値、すなわち０より大きく１０−７ｃｍ２／ｓ以下の値を有することが望ましい。この時、前記金属または前記金属シリサイドはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｔａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、及びＴａＮで構成される群から選択される一つ、これらの合金、またはこれらの金属シリサイドであることができる。
【００２２】
前記半導体層１３５を含む基板全面にかけてゲート絶縁膜１５０が位置する。前記ゲート絶縁膜１５０はシリコン酸化膜、シリコン窒化膜またはこれらの二重層であることができる。前記ゲート絶縁膜１５０上に前記半導体層１３５のチャネル領域１３６と対応する領域にゲート電極１５５が位置する。前記ゲート電極１５５はアルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層や、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金上にアルミニウム合金が積層された多重層であることができる。
【００２３】
前記ゲート電極１５５を含む前記基板１００全面にかけて層間絶縁膜１６０が位置する。前記層間絶縁膜１６０はシリコン窒化膜、シリコン酸化膜またはこれらの多重層であることもある。
【００２４】
前記層間絶縁膜１６０上に前記半導体層１３５のソース／ドレイン領域１３７、１３８と電気的に連結されるソース／ドレイン電極１６７、１６８が位置する。これによって本発明の第１実施形態による薄膜トランジスタは完成される。
【００２５】
図３Ａないし図３Ｇは本発明の第１実施形態による薄膜トランジスタを製造する工程の断面図である。
【００２６】
まず、図３Ａを参照すると、ガラス、ステンレススチールまたはプラスチック等で構成された基板１００上にバッファー層１０５を形成する。前記バッファー層１０５は化学的気相蒸着（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法または物理的気相蒸着（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を利用してシリコン酸化膜、シリコン窒化膜のような絶縁膜を利用して単層またはこれらの複層で形成する。この時前記バッファー層１０５は前記基板１００で発生する水分または不純物の拡散を防止するか、結晶化時熱の伝達速度を調節することによって、非晶質シリコン層の結晶化を十分に行わせることができる。
【００２７】
続いて、前記バッファー層１０５上に非晶質シリコン層１１０を形成する。この時前記非晶質シリコン層１１０は化学的気相蒸着法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）または物理的気相蒸着法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を利用することができる。また、前記非晶質シリコン層１１０を形成する時、または形成した後に脱水素処理して水素の濃度を低める工程を行うことができる。
【００２８】
次に、前記非晶質シリコン層１１０を多結晶シリコン層に結晶化する。本発明ではＭＩＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法、ＭＩＬＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法またはＳＧＳ（Ｓｕｐｅｒ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ）法等のような結晶化誘導金属を利用した結晶化方法を利用して前記非晶質シリコン層を多結晶シリコン層に結晶化する。
【００２９】
前記ＭＩＣ法はニッケル（Ｎｉ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）等の結晶化誘導金属を非晶質シリコン層と接触させたり注入して前記結晶化誘導金属により非晶質シリコン層が多結晶シリコン層に相変化が誘導される現象を利用する方法であって、前記ＭＩＬＣ法は結晶化誘導金属とシリコンが反応して生成されたシリサイドが側面に続けて伝播されながら順次にシリコンの結晶化を誘導する方法を利用して非晶質シリコン層を多結晶シリコン層に結晶化させる方法である。
【００３０】
前記ＳＧＳ法は非晶質シリコン層に拡散する結晶化誘導金属の濃度を前記ＭＩＣ法やＭＩＬＣ法に比べて低濃度に調節して結晶粒の大きさを数μｍないし数百μｍまで調節することができる結晶化方法である。前記非晶質シリコン層に拡散する結晶化誘導金属の濃度を低濃度に調節するための一実施形態として前記非晶質シリコン層上にキャッピング層を形成して、前記キャッピング層上に結晶化誘導金属層を形成した後、熱処理して結晶化誘導金属を拡散させることができ、工程によってはキャッピング層を形成しなくて結晶化誘導金属層を低濃度で形成すること等により拡散する結晶化誘導金属の濃度を低濃度に調節することができる。
【００３１】
本発明の実施形態ではＳＧＳ結晶化法で多結晶シリコン層を形成することが望ましく、下記ではこれを説明する。
【００３２】
図３Ｂは前記非晶質シリコン層上にキャッピング層と結晶化誘導金属層を形成する工程の断面図である。
【００３３】
図３Ｂを参照すると、前記非晶質シリコン１１０上にキャッピング層１１５を形成する。この時、前記キャッピング層１１５は今後の工程で形成される結晶化誘導金属が熱処理工程を介して拡散することを制御しやすいシリコン窒化膜で形成されることが望ましくて、シリコン窒化膜とシリコン酸化膜の複層を用いることができる。前記キャッピング層１１５は化学的気相蒸着法または物理的気相蒸着法等のような方法で形成する。この時、前記キャッピング層１１５の厚さは１ないし２０００Åで形成される。前記キャッピング層１１５の厚さが１Å未満になる場合には前記キャッピング層１１５が拡散する結晶化誘導金属の量を阻止しにくく、２０００Åより大きくなる場合には前記非晶質シリコン層１１０に拡散する結晶化誘導金属の量が少なくなり、多結晶シリコン層に結晶化されにくい。
【００３４】
続いて、前記キャッピング層１１５上に結晶化誘導金属を蒸着して結晶化誘導金属層１２０を形成する。この時、前記結晶化誘導金属はＮｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄで構成される群から選択されるいずれか一つを用いることができるが、望ましくはニッケル（Ｎｉ）を利用する。この時、前記結晶化誘導金属層１２０は前記キャッピング層１１５上に１０１１ないし１０１５ａｔｏｍｓ／ｃｍ２の面密度で形成するが、前記結晶化誘導金属が１０１１ａｔｏｍｓ／ｃｍ２の面密度より少なく形成された場合には結晶化の核であるシードの量が少ないため前記非晶質シリコン層が多結晶シリコン層に結晶化されにくく、前記結晶化誘導金属が１０１５ａｔｏｍｓ／ｃｍ２の面密度より多く形成された場合には非晶質シリコン層に拡散する結晶化誘導金属の量が多いため、多結晶シリコン層の結晶粒が小さくなり、また、残留する結晶化誘導金属の量が多くなる。結果的に、前記多結晶シリコン層をパターニングして形成される半導体層の特性が低下する場合がある。
【００３５】
図３Ｃは前記基板を熱処理して結晶化誘導金属をキャッピング層を介して拡散させて非晶質シリコン層の界面に移動させる工程の断面図である。
【００３６】
図３Ｃを参照すると、前記バッファー層１０５、非晶質シリコン層１１０、キャッピング層１１５及び結晶化誘導金属層１２０が形成された前記基板１００を熱処理して前記結晶化誘導金属層１２０の結晶化誘導金属のうち一部を前記非晶質シリコン層１１０の表面に移動させる。すなわち、前記熱処理により前記キャッピング層１１５を通過して拡散する結晶化誘導金属１２０ａ、１２０ｂのうち微量の結晶化誘導金属１２０ｂだけが前記非晶質シリコン層１１０の表面に拡散するようになって、大部分の結晶化誘導金属１２０ａは前記非晶質シリコン層１１０に到達することも前記キャッピング層１１５を通過することもできない。
【００３７】
したがって、前記キャッピング層１１５の拡散阻止能力により前記非晶質シリコン層１１０の表面に到達する結晶化誘導金属の量が決定されるが、前記キャッピング層１１５の拡散阻止能力は前記キャッピング層１１５の厚さまたは密度と密接な関係がある。すなわち、前記キャッピング層１１５の厚さが厚くなるか密度が高くなるほど拡散する量は少なくなり、従って結晶粒の大きさが大きくなる。反対に、厚さが薄くなるか密度が低くなるほど拡散する量は多くなり、結晶粒の大きさは小さくなる。
【００３８】
過度な熱処理工程による基板の変形等を防止することができ、製造費用及び収率の面を考慮して、前記熱処理工程は２００ないし９００℃の温度範囲で数秒ないし数時間の間行って前記結晶化誘導金属を拡散させる。前記熱処理工程は炉（ｆｕｒｎａｃｅ）工程、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｌｉｎｇ）工程、ＵＶ工程またはレーザ（Ｌａｓｅｒ）工程のうちいずれか一つの工程を利用することができる。
【００３９】
図３Ｄは拡散した結晶化誘導金属により非晶質シリコン層が多結晶シリコン層に結晶化する工程の断面図である。
【００４０】
図３Ｄを参照すると、前記キャッピング層１１５を通過して前記非晶質シリコン層１１０の表面に拡散した結晶化誘導金属１２０ｂにより前記非晶質シリコン層１１０が多結晶シリコン層１３０に結晶化する。すなわち、前記拡散した結晶化誘導金属１２０ｂが前記非晶質シリコン層１１０のシリコンと結合して金属シリサイドを形成して前記金属シリサイドが結晶化の核であるシード（ｓｅｅｄ）を形成するようになって非晶質シリコン層が多結晶シリコン層に結晶化するようになる。
【００４１】
一方、図３Ｄでは前記キャッピング層１１５と結晶化誘導金属層１２０を除去しないで前記熱処理工程を行ったが、結晶化誘導金属を前記非晶質シリコン層１１０上に拡散させて結晶化の核である金属シリサイドを形成させた後、前記キャッピング層１１５と結晶化誘導金属層１２０を除去して熱処理することによって多結晶シリコン層を形成しても良い。
【００４２】
続いて、図３Ｅを参照すると、前記キャッピング層１１５及び結晶化誘導金属層１２０を除去して、前記多結晶シリコン層をパターニングして半導体層１３５を形成する。前記多結晶シリコン層をパターニングすることは本実施形態と別に後続する工程ですることもできる。
【００４３】
ここで前記半導体層１３５の大きさはＩｏｆｆ／Ｗ（Ｌ）＝３．４×１０−１５Ｌ２＋２．４×１０−１２Ｌ＋ｃ（ｃは定数であり、ｃは２．５×１０−１３ないし６．８×１０−１３である。）の数学式１を考慮して決定する。すなわち、制御しようとする漏れ電流値によって前記半導体層１３５のチャネル領域の長さＬ及び幅Ｗを決定して、前記チャネル領域の長さＬ及び幅Ｗを考慮して前記半導体層１３５の長さ及び幅も決定する。
【００４４】
この時、図９を参照すると、前記半導体層１３５のチャネル領域の幅が等しい場合、チャネル領域の長さＬが短いほど後続するゲッタリング用金属層または金属シリサイド層を利用してチャネル領域に存在する結晶化誘導金属を除去する効率が増大して、チャネル領域の幅Ｗ１ｍｍ当たり漏れ電流値が減少することが分かる。特にチャネル領域の長さが０より大きく１５μｍ以下である時、ゲッタリング効果が顕著で、Ｉｏｆｆ／Ｗが１．０×１０−１２Ａ／ｍｍ以下の値を有するので、ディスプレイに用いられる時良好な特性を有することができる。
【００４５】
続いて、前記半導体層１３５上に前記半導体層１３５のチャネル領域に定義される領域に対応するようにフォトレジストパターン１４０を形成する。続いて、前記フォトレジストパターン１４０をマスクとして用いて導電型の不純物イオンを一定量注入してソース領域１３７、ドレイン領域１３８及び長さＬ及び幅Ｗを有するチャネル領域１３６を形成する。この時、前記不純物イオンとしてはｐ型不純物またはｎ型不純物を利用することができるが、前記ｐ型不純物はホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）で構成される群で選択することができて、前記ｎ型不純物は燐（Ｐ）、砒素（Ａｓ）及びアンチモン（Ｓｂ）等で構成される群で選択することができる。
【００４６】
次に、図３Ｆを参照すると、前記フォトレジストパターン１４０を除去して、前記チャネル領域１３６から一定間隔離隔されて位置し、前記チャネル領域１３６以外の領域上で前記半導体層１３５と接する金属層パターンまたは金属シリサイド層パターン１４５を形成する。本発明では前記金属層パターンまたは金属シリサイド層パターン１４５を蒸着した後、後続する熱処理工程を実施して形成される前記半導体層１３５内の領域１４５ａを利用してゲッタリング工程が行なわれることによって、前記半導体層１３５のチャネル領域１３６に存在する結晶化誘導金属を除去して漏れ電流値を減少させることができ、前記半導体層１３５のチャネル領域１３６の長さＬと前記半導体層１３５のチャネル領域１３６の幅１ｍｍ当たり漏れ電流値Ｉｏｆｆ／Ｗ（Ａ／ｍｍ）間に前記数学式１を満足するように形成することができる。
【００４７】
ここで、前記金属層パターンまたは金属シリサイド層パターン１４５を形成する位置は前記チャネル領域１３６の長さＬの変化に対して定数値を有する。すなわち前記チャネル領域１３６の長さＬのみ変化することであって、前記チャネル領域１３６から前記金属層パターンまたは金属シリサイド層パターン１４５が形成される位置は変化する長さＬに対して一定な値を有するように形成する。
【００４８】
ゲッタリングのための前記金属層パターンまたは金属シリサイド層パターン１４５は前記半導体層１３５内で拡散係数が結晶化のための前記結晶化誘導金属より小さい金属またはこれら金属の合金を含む金属層パターンやまたはこれら金属の金属シリサイド層パターンであることが望ましい。
【００４９】
前記半導体層１３５内で前記金属層パターンまたは金属シリサイド層パターン１４５の金属または金属シリサイドの拡散係数は前記結晶化誘導金属の拡散係数の１／１００以下であることが望ましい。前記金属または金属シリサイドの拡散係数が前記結晶化誘導金属の拡散係数の１／１００以下である時、前記ゲッタリング用金属または金属シリサイドが前記半導体層１３５内で前記金属層パターンまたは金属シリサイド層パターン１４５と接する領域１４５ａから外れて前記半導体層１３５内の他の領域に拡散されることを防止することができる。
【００５０】
半導体層の結晶化に利用される結晶化誘導金属としてはニッケルが広く用いられるが、ニッケルの場合半導体層内での拡散係数は約１０−５ｃｍ２／ｓ以下である。それゆえ、ニッケルを結晶化誘導金属で用いる場合には、前記ゲッタリング用で用いられる金属層パターンまたは金属シリサイド層パターン１４５の金属または金属シリサイドの前記半導体層１３５内での拡散係数はニッケルの１／１００倍以下の値、すなわち０より大きく１０−７ｃｍ２／ｓ以下の値を有することが望ましい。この時、前記金属または金属シリサイドはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｔａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、及びＴａＮで構成される群から選択される一つ、これらの合金、またはこれら金属のシリサイドであることができる。
【００５１】
また前記金属層パターンまたは金属シリサイド層パターン１４５は３０Åないし１００００Å厚さに形成されることが望ましい。３０Å未満の厚さに形成する場合には前記金属層パターンまたは金属シリサイド層パターン１４５と接する前記半導体層１３５内の領域１４５ａに前記結晶化誘導金属がゲッタリングされる効率が低下し、１００００Åを超える厚さに形成する場合には前記金属層パターンまたは金属シリサイド層パターン１４５が厚くて後続する熱処理時ストレスによって前記層の剥離（ｐｅｅｌｉｎｇ）が生じる可能性がある。
【００５２】
続いて、前記半導体層１３５に残留している、特に前記半導体層のチャネル領域１３６に残留している結晶化誘導金属を除去するために熱処理工程を行う。前記熱処理工程を行うと、前記金属層パターンまたは金属シリサイド層パターン１４５と接する前記半導体層１３５の表面から前記金属層パターンの金属が前記半導体層１３５内の領域に拡散するか、前記半導体層１３５と結合して金属シリサイドを形成したり、または前記金属シリサイド層パターンの金属シリサイドが前記半導体層１３５内の領域に拡散する。これによって前記金属層パターンまたは金属シリサイド層パターン１４５と接する領域では前記半導体層１３５の表面から一定深さまで結晶化誘導金属とは異なる金属または前記金属の金属シリサイドが存在する領域１４５ａが形成される。
【００５３】
前記熱処理工程により前記半導体層１３５のチャネル領域１３６に残留する結晶化のための前記結晶化誘導金属が前記金属層パターンまたは金属シリサイド層パターン１４５と接する前記半導体層１３５内の領域１４５ａに拡散する場合、前記結晶化誘導金属は前記領域１４５ａに沈殿されてこれ以上拡散しない。これは前記結晶化誘導金属がシリコン内部よりも、他の金属または金属シリサイドが存在する前記領域１４５ａ内部にある方が熱力学的に安定するためである。したがって、このような原理で前記半導体層１３５のチャネル領域１３６に残留する前記結晶化誘導金属を除去できる。
【００５４】
この時、前記熱処理は５００ないし９９３℃の温度範囲で実施して、１０秒以上１０時間以下の間加熱する。前記熱処理温度を５００℃未満とする場合には前記半導体層１３５で前記結晶化誘導金属の拡散が生じず、前記結晶化誘導金属が前記半導体層１３５内の前記領域１４５ａに移動できない。前記熱処理温度を９９３℃を超える場合には結晶化誘導金属で用いられるニッケルの共融点（ｅｕｔｅｃｔｉｃ  ｐｏｉｎｔ）が９９３℃であるのでニッケルが液化し、また高温により基板が変形する可能性がある。
【００５５】
また、前記熱処理時間を１０秒未満とする場合には前記半導体層１３５のチャネル領域１３６に残留する結晶化誘導金属が十分に除去されにくく、前記熱処理時間が１０時間を超える場合には長時間の熱処理による基板の変形問題と薄膜トランジスタの生産費用及び収率の問題が生じることがある。一方、さらに高温で実施する場合には短時間の加熱で結晶化誘導金属を除去することが可能である。
【００５６】
続いて、図３Ｇを参照すると、前記金属層パターンまたは金属シリサイド層パターン１４５を除去して、前記半導体層１３５が形成された前記基板１００全面にかけてゲート絶縁膜１５０を形成する。前記ゲート絶縁膜１５０はシリコン酸化膜、シリコン窒化膜またはこれらの二重層であることができる。
【００５７】
続いて、前記ゲート絶縁膜１５０上にアルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層や、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金上にアルミニウム合金が積層された多重層をゲート電極用金属層（図示せず）を形成して、フォトエッチング工程で前記ゲート電極用金属層をエッチングして前記半導体層１３５のチャネル領域１３６と対応する部分にゲート電極１５５を形成する。
【００５８】
続いて、前記ゲート電極１５５を含む前記基板１００全面にかけて層間絶縁膜１６０を形成する。ここで、前記層間絶縁膜１６０はシリコン窒化膜、シリコン酸化膜またはこれらの多重層であることもある。
【００５９】
続いて、前記層間絶縁膜１６０及び前記ゲート絶縁膜１５０をエッチングして前記半導体層１３５のソース／ドレイン領域１３７、１３８を露出させるコンタクトホールを形成する。前記コンタクトホールを介して前記ソース／ドレイン領域１３７、１３８と連結するソース／ドレイン電極１６７、１６８を形成する。ここで、前記ソース／ドレイン電極１６７、１６８はモリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏ  ａｌｌｏｙ）、アルミニウム合金（Ａｌ  ａｌｌｏｙ）、及び銅合金（Ｃｕ  ａｌｌｏｙ）のうちから選択されるいずれか一つで形成することができる。これによって前記半導体層１３５、前記ゲート電極１５５及び前記ソース／ドレイン電極１６７、１６８を含む薄膜トランジスタを完成する。
【００６０】
図４は本発明の第２実施形態による薄膜トランジスタを説明するための断面図である。下記で特別に言及する場合を除いては前記の図１及び図２で言及されたことを参照する。
【００６１】
図４を参照すると、まず基板４００が用意される。前記基板４００上にバッファー層４１０が位置する。前記バッファー層４１０上にゲート電極４２０が位置する。前記ゲート電極４２０上にゲート絶縁膜４３０が位置する。
【００６２】
前記ゲート絶縁膜４３０上にパターニングされている半導体層４４０が位置する。前記半導体層４４０はＭＩＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法、ＭＩＬＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法またはＳＧＳ（Ｓｕｐｅｒ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ）法等のように結晶化誘導金属を利用した結晶化方法により結晶化した半導体層であり、チャネル領域４４１及びソース／ドレイン領域４４２、４４３を具備する。前記半導体層４４０はＭＩＣ法やＭＩＬＣ法に比べて非晶質シリコン層に拡散する結晶化誘導金属の濃度を低濃度で制御することができるＳＧＳ法により結晶化することが望ましい。
【００６３】
前記半導体層４４０のチャネル領域４４１の長さＬ（μｍ）と前記半導体層４４０のチャネル領域４４１の幅Ｗ１ｍｍ当たり漏れ電流値Ｉｏｆｆ（Ａ／ｍｍ）間にはＩｏｆｆ／Ｗ（Ｌ）＝３．４×１０−１５Ｌ２＋２．４×１０−１２Ｌ＋ｃ（ｃは定数であり、ｃは２．５×１０−１３ないし６．８×１０−１３である。）の数学式１を満足する。したがって前記半導体層４４０のチャネル領域４４１の大きさによる漏れ電流値を予測することが可能であるので、前記半導体層４４０のチャネル領域４４１の幅Ｗや長さＬを制御することによって漏れ電流値を制御することができる。また、反対に漏れ電流値を予測することができるので、制御しようとする漏れ電流値を考慮して前記半導体層４４０のチャネル領域４４１の長さＬ及び幅Ｗを制御することも可能である。
【００６４】
ここで、図９を参照すると、前記半導体層４４０のチャネル領域の幅が等しい場合、チャネル領域の長さＬが短いほど後述する前記結晶化誘導金属とは異なる金属または前記金属の金属シリサイドが形成されている領域を利用してチャネル領域に存在する結晶化誘導金属を除去する効率が増大して、チャネル領域の幅Ｗ１ｍｍ当たり漏れ電流値が減少することが分かる。特にチャネル領域の長さが０より大きく１５μｍ以下である時、ゲッタリング効果が顕著で、Ｉｏｆｆ／Ｗが１．０×１０−１２Ａ／ｍｍ以下の値を有することができるので、ディスプレイに用いられる時良好な特性を有することができる。
【００６５】
前記チャネル領域４４１から離隔された位置の前記半導体層４４０内には前記半導体層４４０の表面から前記半導体層４４０内の一定深さまで結晶化誘導金属とは異なる金属または前記金属の金属シリサイドが形成されている領域４６０ａが位置する。この時、前記金属または前記金属シリサイドはゲッタリングのための金属または金属シリサイドである。本発明では前記金属または前記金属シリサイドが形成された領域４６０ａを利用してゲッタリング工程を実施することによって、前記半導体層４４０のチャネル領域４４１に存在する前記結晶化誘導金属を除去して漏れ電流値を減少させることができ、前記半導体層４４０のチャネル領域４４１の長さＬ（μｍ）と前記半導体層４４０のチャネル領域４４１の幅Ｗ１ｍｍ当たり漏れ電流値Ｉｏｆｆ／Ｗ（Ａ／ｍｍ）間にはＩｏｆｆ／Ｗ（Ｌ）＝３．４×１０−１５Ｌ２＋２．４×１０−１２Ｌ＋ｃ（ｃは定数であり、ｃは２．５×１０−１３ないし６．８×１０−１３である。）の数学式１を満足するように形成することができる。
【００６６】
ここで、前記チャネル領域４４１から前記結晶化誘導金属とは異なる金属または前記金属の金属シリサイドが形成されている領域４６０ａが離隔されている距離は前記チャネル領域４４１の長さＬの変化に対して定数値を有する。
【００６７】
前記半導体層４４０上に前記ソース／ドレイン領域４４２、４４３と電気的に連結されるソース／ドレイン電極４７２、４７３が位置する。これによって本発明の第２実施形態による薄膜トランジスタは完成される。
【００６８】
図５Ａないし図５Ｄは本発明の第２実施形態による薄膜トランジスタを製造する工程の断面図である。下記で特別に言及する場合を除いては前記の実施形態で言及したことを参照する。
【００６９】
図５Ａを参照すると、基板４００上にバッファー層４１０を形成する。前記バッファー層４１０上にゲート電極用金属層（図示せず）を形成して、フォトエッチング工程で前記ゲート電極用金属層をエッチングしてゲート電極４２０を形成する。続いて、前記ゲート電極４２０が形成された前記基板４００上にゲート絶縁膜４３０を形成する。
【００７０】
続いて、図５Ｂを参照すると、前記ゲート絶縁膜４３０上に非晶質シリコン層を形成した後、前記第１実施形態のように結晶化誘導金属を利用して前記非晶質シリコン層を結晶化して多結晶シリコン層に形成する。前記多結晶シリコン層をパターニングして半導体層４４０で形成する。前記多結晶シリコン層をパターニングすることは本実施形態と別に後続する工程ですることもできる。
【００７１】
ここで前記半導体層４４０の大きさはＩｏｆｆ／Ｗ（Ｌ）＝３．４×１０−１５Ｌ２＋２．４×１０−１２Ｌ＋ｃ（ｃは定数であり、ｃは２．５×１０−１３ないし６．８×１０−１３である。）の数学式１により決定する。すなわち、制御しようとする漏れ電流値によって前記半導体層４４０のチャネル領域の長さＬ及び幅Ｗを決定して、前記チャネル領域の長さＬ及び幅Ｗを考慮して前記半導体層４４０の長さ及び幅も決定する。前記決定された長さ及び幅によって前記多結晶シリコン層をパターニングして前記半導体層４４０を形成する。
【００７２】
この時、図９を参照すると、前記半導体層４４０のチャネル領域の幅が等しい場合、チャネル領域の長さＬが短いほど後続するゲッタリング用金属層パターンまたは金属シリサイド層パターンを利用してチャネル領域に存在する結晶化誘導金属を除去する効率が増大して、チャネル領域の幅Ｗ１ｍｍ当たり漏れ電流値が減少することが分かる。特にチャネル領域の長さが０より大きく１５μｍ以下である時、ゲッタリング効果が顕著で、Ｉｏｆｆ／Ｗが１．０×１０−１２Ａ／ｍｍ以下の値を有することができるので、ディスプレイに用いられる時良好な特性を有することができる。
【００７３】
続いて、前記半導体層４４０上に前記半導体層４４０のチャネル領域に定義される領域に対応するようにフォトレジストパターン４５０を形成する。続いて、前記フォトレジストパターン４５０をマスクとして用いて導電型の不純物イオンを一定量注入してソース領域４４２、ドレイン領域４４３及び長さＬ及び幅Ｗを有するチャネル領域４４１を形成する。
【００７４】
続いて、図５Ｃを参照すると、前記フォトレジストパターン４５０を除去して、前記チャネル領域４４１から一定間隔離隔されて位置し、前記チャネル領域４４１以外の領域上で前記半導体層４４０と接する金属層パターンまたは金属シリサイド層パターン４６０を形成する。
【００７５】
本発明では前記金属層パターンまたは金属シリサイド層パターン４６０を蒸着した後、後続する熱処理工程を実施して形成される前記半導体層４４０内の領域４６０ａを利用してゲッタリング工程が行なわれることによって、前記半導体層４４０のチャネル領域４４１に存在する前記結晶化誘導金属を除去して漏れ電流値を減少させることができ、前記半導体層４４０のチャネル領域４４１の長さＬと前記半導体層４４０のチャネル領域４４１の幅１ｍｍ当たり漏れ電流値Ｉｏｆｆ／Ｗ（Ａ／ｍｍ）間に前記数学式１を満足するように形成することができる。
【００７６】
ここで、前記金属層パターンまたは金属シリサイド層パターン４６０を形成する位置は前記チャネル領域４４１の長さＬの変化に対して定数値を有する。すなわちチャネル領域の長さＬのみ変化することであって、前記チャネル領域４４１から前記金属層パターンまたは金属シリサイド層パターン４６０が形成される位置は変化するＬに対して一定な値を有するように形成する。
【００７７】
続いて、前記半導体層４４０に残留している、特に前記半導体層のチャネル領域４４１に残留している前記結晶化誘導金属を除去するために熱処理工程を行う。前記熱処理工程を行うと、前記金属層パターンまたは金属シリサイド層パターン４６０と接する領域では前記半導体層４４０の表面から一定深さまで前記結晶化誘導金属とは異なる金属または前記金属の金属シリサイドが存在する領域４６０ａが形成される。前記半導体層４４０のチャネル領域４４１に存在する前記結晶化誘導金属を前記領域４６０ａに拡散させて前記結晶化誘導金属をゲッタリングする。前記熱処理は前記実施形態で説明したものと同じである。
【００７８】
続いて、図５Ｄを参照すると、前記金属層パターンまたは金属シリサイド層パターン４６０を除去して、前記半導体層４４０上にソース／ドレイン導電膜を形成してパターニングしてソース／ドレイン電極４７２、４７３を形成する。これによって前記ゲート電極４２０、前記半導体層４４０、及び前記ソース／ドレイン電極４７２、４７３を含むボトムゲート薄膜トランジスタを完成する。
【００７９】
図６は従来結晶化誘導金属を利用して結晶化した半導体層を利用する薄膜トランジスタにおいて、薄膜トランジスタのチャネル比（チャネル領域の幅Ｗ（ｍｍ）／チャネル領域の長さＬ（μｍ））による漏れ電流値を測定したグラフである。ここで横軸はチャネル比（チャネル領域の幅Ｗ（ｍｍ）／チャネル領域の長さＬ（μｍ））を示しており、縦軸は漏れ電流値Ｉｏｆｆ（Ａ）を示す。
【００８０】
図６を参照すると、従来結晶化誘導金属を利用して結晶化した半導体層を利用する薄膜トランジスタの漏れ電流値はチャネル領域の幅が４、１０、５０ｍｍに増加したり、長さが３ないし２０μｍ範囲内で増加することによって一定な傾向性を有しないで不規則的に増加または減少することが分かる。またチャネル比が変化しても漏れ電流値は２．０×１０−１２ないし４．０×１０−１２Ａの範囲内であり、大きな有意差をもたない範囲内で変化することが分かる。それゆえチャネル比を変化させることによって漏れ電流値を制御する場合にはその効果が微小であることがわかる。したがって従来結晶化誘導金属を利用して結晶化した半導体層を利用する薄膜トランジスタにおいては、本発明の実施形態と別に半導体層のチャネル比が変化することに伴う漏れ電流値の変化を予測できないため、前記チャネル比を変化させることによって漏れ電流値を明確に制御することもできなく、また反対に制御しようとする漏れ電流値を考慮して前記チャネル領域の大きさを決定することもできない。
【００８１】
一方、図７は本発明の実施形態によってゲッタリング用金属層パターンまたは金属シリサイド層パターンを形成した後、熱処理を実施した薄膜トランジスタのチャネル比による漏れ電流値を測定したグラフである。ここで横軸はチャネル比（チャネル領域の幅Ｗ（ｍｍ）／チャネル領域の長さＬ（μｍ））を示しており、縦軸は漏れ電流値Ｉｏｆｆ（Ａ）を示す。
【００８２】
図８は本発明の実施形態による薄膜トランジスタのチャネル領域の長さＬ（μｍ）による前記半導体層のチャネル領域の幅１ｍｍ当たり漏れ電流値Ｉｏｆｆ（Ａ／ｍｍ）を示したグラフである。ここで横軸はチャネル領域の長さＬ（μｍ）を示しており、縦軸はチャネル領域の幅Ｗ１ｍｍ当たり漏れ電流値Ｉｏｆｆ／Ｗ（Ａ／ｍｍ）を示す。また図９は前記図８のデータを回帰分析を介して半導体層のチャネル領域の幅Ｗ１ｍｍ当たり漏れ電流値Ｉｏｆｆ／Ｗ（Ａ／ｍｍ）を前記チャネル領域の長さＬ（μｍ）に対する関数関係式を導出した結果のグラフである。ここで横軸はチャネル領域の長さＬ（μｍ）を示しており、縦軸はチャネル領域の幅Ｗ１ｍｍ当たり漏れ電流値Ｉｏｆｆ／Ｗ（Ａ／ｍｍ）を示す。
【００８３】
図７を参照すると、本発明の実施形態による薄膜トランジスタは図６の薄膜トランジスタと同じチャネル比を有するが、漏れ電流値は５．０×１０−１３Ａに近接した値を有することと顕著に減少したことが分かる。すなわちゲッタリング用金属層パターンまたは金属シリサイド層パターンを形成した後、熱処理を実施する場合、チャネル領域の結晶化誘導金属がゲッタリングされたことを確認することができる。
【００８４】
図８を参照すると、本発明の実施形態による薄膜トランジスタでチャネル領域の長さＬと漏れ電流値の相関関係を把握するために前記図７で漏れ電流値Ｉｏｆｆをチャネル領域の幅Ｗで分けて、チャネル領域の長さＬによるＩｏｆｆ／Ｗ値を対応させれば、図８のようにチャネル領域の長さＬが増加することによってＩｏｆｆ／Ｗの値が二次関数の曲線形態に変化することが分かる。すなわち、チャネル領域の幅が等しい場合、チャネル領域の長さＬが長くなるほど漏れ電流は二次関数曲線的に増加することがわかる。
【００８５】
図９を参照すると、前記図８のデータを回帰分析を介してＩｏｆｆ／Ｗの値をＬによる関数関係式を導出すれば、Ｉｏｆｆ／Ｗ（Ｌ）＝３．４×１０−１５Ｌ２＋２．４×１０−１２Ｌ＋２．５×１０−１３ないし６．８×１０−１３の関数関係式になることが分かる。ここでＩｏｆｆの単位はＡ、Ｗはｍｍ、及びＬはμｍである。
【００８６】
したがって本発明の実施形態による薄膜トランジスタでは半導体層のチャネル領域に存在する結晶化誘導金属を除去して漏れ電流値を減少させることができ、前記半導体層のチャネル領域の大きさによる漏れ電流値を予測することが可能であるので、前記半導体層のチャネル領域の幅Ｗや長さＬを制御することによって漏れ電流値を制御することができる。また、反対に漏れ電流値を予測することができるので、制御しようとする漏れ電流値を考慮して前記半導体層のチャネル領域の長さＬ及び幅Ｗを制御することも可能である。
【００８７】
また、図９を参照すると、本発明の実施形態による薄膜トランジスタは半導体層のチャネル領域の幅が等しい場合、チャネル領域の長さＬが短いほどゲッタリング用金属層パターンまたは金属シリサイド層パターンを利用してチャネル領域に存在する結晶化誘導金属を除去する効率が増大するため、チャネル領域の幅Ｗ１ｍｍ当たり漏れ電流値が前記関数関係式のように二次関数的に減少する値を有するようになることが分かる。特に、本発明の実施形態による薄膜トランジスタはチャネル領域の長さＬが１５μｍ以下の値を有する時、Ｉｏｆｆ／Ｗの値が１．０×１０−１２Ａ／ｍｍ値を有することができるようになって、前記薄膜トランジスタがディスプレイに用いられる時良好な特性を有することができる。
【００８８】
図１０は本発明の第１実施形態による薄膜トランジスタを含む有機電界発光表示装置の断面図である。
【００８９】
図１０を参照すると、前記本発明の図３Ｇの実施形態による薄膜トランジスタを含む前記基板１００全面に絶縁膜１７０を形成する。前記絶縁膜１７０は無機膜であるシリコン酸化膜、シリコン窒化膜またはスピンオンガラス（ｓｐｉｎ ｏｎ ｇｌａｓｓ）膜のうちから選択されるいずれか一つまたは有機膜であるポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾシクロブテン系樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ  ｓｅｒｉｅｓ  ｒｅｓｉｎ）またはアクリレート（ａｃｒｙｌａｔｅ）のうちから選択されるいずれか一つで形成することができる。また前記無機膜と前記有機膜の積層構造で形成されることもできる。
【００９０】
前記絶縁膜１７０をエッチングして前記ソースまたはドレイン電極１６７、１６８を露出させるビアホールを形成する。前記ビアホールを介して前記ソースまたはドレイン電極１６７、１６８のうちいずれか一つと連結される第１電極１７５を形成する。前記第１電極１７５はアノードまたはカソードで形成することができる。前記第１電極１７５がアノードである場合、前記アノードはＩＴＯ、ＩＺＯまたはＩＴＺＯのうちからいずれか一つで構成された透明導電膜で形成することができ、カソードである場合前記カソードはＭｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはこれらの合金を用いて形成することができる。
【００９１】
続いて、前記第１電極１７５上に前記第１電極１７５の表面一部を露出させる開口部を有する画素定義膜１８０を形成して、前記露出した第１電極１７５上に発光層を含む有機膜層１８５を形成する。前記有機膜層１８５はさらに、正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層で構成された群から選択される一つまたは複数の層を含むことができる。続いて、前記有機膜層１８５上に第２電極１９０を形成する。これによって本発明の一実施形態による有機電界発光表示装置を完成する。
【００９２】
したがって、本発明の実施形態による薄膜トランジスタでは、結晶化誘導金属を利用して結晶化した半導体層内にチャネル領域から離隔された位置に、前記半導体層の表面から一定深さまで前記結晶化誘導金属とは異なる金属または前記金属の金属シリサイドが存在する領域を形成して、前記領域を利用してゲッタリング工程を行うことによって、前記チャネル領域に存在する結晶化誘導金属を除去して漏れ電流値を減少させることができ、前記半導体層のチャネル領域の大きさによる漏れ電流値を予測することが可能であるので、前記半導体層のチャネル領域の幅Ｗや長さＬを制御することによって漏れ電流値を制御することができる。また、反対に漏れ電流値を予測することができるので、制御しようとする漏れ電流値を考慮して前記半導体層のチャネル領域の長さＬ及び幅Ｗを制御することも可能である。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１実施形態による薄膜トランジスタを説明するための断面図である。
【図２】本発明の第１実施形態による薄膜トランジスタの半導体層を説明するための断面図である。
【図３Ａ】本発明の第１実施形態による薄膜トランジスタを製造する工程を順に示す断面図である。
【図３Ｂ】本発明の第１実施形態による薄膜トランジスタを製造する工程を順に示す断面図である。
【図３Ｃ】本発明の第１実施形態による薄膜トランジスタを製造する工程を順に示す断面図である。
【図３Ｄ】本発明の第１実施形態による薄膜トランジスタを製造する工程を順に示す断面図である。
【図３Ｅ】本発明の第１実施形態による薄膜トランジスタを製造する工程を順に示す断面図である。
【図３Ｆ】本発明の第１実施形態による薄膜トランジスタを製造する工程を順に示す断面図である。
【図３Ｇ】本発明の第１実施形態による薄膜トランジスタを製造する工程を順に示す断面図である。
【図４】本発明の第２実施形態による薄膜トランジスタを説明するための断面図である。
【図５Ａ】本発明の第２実施形態による薄膜トランジスタを製造する工程を順序的に示す断面図である。
【図５Ｂ】本発明の第２実施形態による薄膜トランジスタを製造する工程を順序的に示す断面図である。
【図５Ｃ】本発明の第２実施形態による薄膜トランジスタを製造する工程を順序的に示す断面図である。
【図５Ｄ】本発明の第２実施形態による薄膜トランジスタを製造する工程を順序的に示す断面図である。
【図６】従来結晶化誘導金属を利用して結晶化した半導体層を利用する薄膜トランジスタのチャネル比（チャネル領域の幅Ｗ（ｍｍ）／チャネル領域の長さＬ（μｍ））による漏れ電流値を測定したグラフである。
【図７】本発明の実施形態による薄膜トランジスタのチャネル比による漏れ電流値を測定したグラフである。
【図８】本発明の実施形態による薄膜トランジスタのチャネル領域の長さＬ（μｍ）による半導体層のチャネル領域の幅１ｍｍ当たり漏れ電流値Ｉｏｆｆ（Ａ／ｍｍ）を示したグラフである。
【図９】図８のデータを回帰分析を介して半導体層のチャネル領域の幅Ｗ１ｍｍ当たり漏れ電流値Ｉｏｆｆ／Ｗ（Ａ／ｍｍ）をチャネル領域の長さＬ（μｍ）に対する関数関係式を導出した結果のグラフである。
【図１０】本発明の第１実施形態による薄膜トランジスタを含む有機電界発光表示装置の断面図である。
【符号の説明】
【００９４】
１００、４００：基板
１０５、４１０：バッファー層
１３５、４４０：半導体層
１５０、４３０：ゲート絶縁膜
１４５、４６０：金属層パターンまたは金属シリサイド層パターン
１５５、４２０：ゲート電極
１６０、７６０：層間絶縁膜
１６７、１６８、４７２、４７３：ソース／ドレイン電極
１７０：絶縁膜
１７５：第１電極
１８０：画素定義膜
１８５：有機膜層
１９０：第２電極
【図１】
2008311649.tif 000003
【図２】
2008311649.tif 000004
【図３Ａ】
2008311649.tif 000005
【図３Ｂ】
2008311649.tif 000006
【図３Ｃ】
2008311649.tif 000007
【図３Ｄ】
2008311649.tif 000008
【図３Ｅ】
2008311649.tif 000009
【図３Ｆ】
2008311649.tif 000010
【図３Ｇ】
2008311649.tif 000011
【図４】
2008311649.tif 000012
【図５Ａ】
2008311649.tif 000013
【図５Ｂ】
2008311649.tif 000014
【図５Ｃ】
2008311649.tif 000015
【図５Ｄ】
2008311649.tif 000016
【図６】
2008311649.tif 000017
【図７】
2008311649.tif 000018
【図８】
2008311649.tif 000019
【図９】
2008311649.tif 000020
【図１０】
2008311649.tif 000021