(57)【要約】【課題】複数の半導体チップを偏りなく圧接し、長期間安定して圧接力を保持することのできる半導体素子スタックを提供する。【解決手段】本発明の半導体素子スタック１は、絶縁板の内部に空間を設けた絶縁フレーム２の空間内において、３個の導体ブロック５Ａ，５Ｂを積層し、隣接する導体ブロック間それぞれに、両面にモリブデン板を取付けた半導体チップ３を挟み込み、導体ブロックそれぞれに、圧接方向と直角な方向に貫通穴８を設け、導体ブロックのうちの外側に位置する導体ブロックのさらに外側に弾性体７を配置し、弾性体を絶縁フレームの空間の内周面に圧接させ、当該圧接力の反作用力にて導体ブロック間に半導体チップを加圧状態で挟み込んだ構成を特徴とする。【選択図】      図１
2008016601.tif 000002
【特許請求の範囲】
【請求項１】
絶縁板の内部に空間を設けた絶縁フレームの前記空間内において、３個の導体ブロックを積層し、隣接する前記導体ブロック間それぞれに、両面にモリブデン板を取付けた半導体チップを挟み込み、前記導体ブロックそれぞれに、圧接方向と直角な方向に貫通穴を設け、前記導体ブロックのうちの外側に位置する導体ブロックのさらに外側に弾性体を配置し、
前記弾性体を前記絶縁フレームの空間の内周面に圧接させ、当該圧接力の反作用力にて前記導体ブロック間に前記半導体チップを加圧状態で挟み込んだことを特徴とする半導体素子スタック。
【請求項２】
前記弾性体はコイルばねであり、
前記半導体チップを加圧する当該コイルばねの端部と絶縁フレームとの間にばねホルダを設け、当該ばねホルダに設けた穴を通過後に開くバネ性のある金属板にて前記コイルばねの端部を弾性的に受持したことを特徴とする請求項１に記載の半導体素子スタック。
【請求項３】
前記コイルばねの前記導体ブロックに圧接している側の端部に、当該コイルばねの中心軸方向と同方向に雌ねじが切られたフランジを嵌合させ、
前記絶縁フレームとばねホルダには、前記コイルばねを通して前記フランジの雌ねじにまでボルトを螺入させることができるボルト通し穴を設けたことを特徴とする請求項２に記載の半導体素子スタック。
【請求項４】
前記３個の導体ブロックのうちの中央の導体ブロックを前記絶縁フレームに嵌合させたことを特徴とする請求項１〜３のいずれかに記載の半導体素子スタック。
【請求項５】
絶縁板の内部に３つの空間を並列するように設けた絶縁フレームの前記空間各々において、３個の導体ブロックを積層し、隣接する前記導体ブロック間それぞれに、両面にモリブデン板を取付けた半導体チップを挟み込み、前記導体ブロックそれぞれに、圧接方向と直角な方向に貫通穴を設け、前記導体ブロックのうちの外側に位置する導体ブロックのさらに外側に弾性体を配置し、前記弾性体を前記絶縁フレームの空間の内周面に圧接させ、当該圧接力の反作用力にて前記導体ブロック間に前記半導体チップを加圧状態で挟み込んだことを特徴とする半導体素子スタック。
【請求項６】
前記絶縁フレームに、前記３つの空間それぞれに位置する同相の導体ブロックに対して共通に電気的接続がされた導電帯を設けたことを特徴とする請求項５に記載の半導体素子スタック。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子スタックに関する。
【背景技術】
【０００２】
一般に電力変換装置としてのインバータ装置にはパワー半導体を用いている。ところがパワー半導体チップを複数個圧接して通電する圧接型の半導体素子スタックでは、冷却のためのヒートシンクと共にパワー半導体チップを積層し、絶縁部材やバネなどの緩衝部材と共に圧接している。この圧接力を保持するのがフレームであり、通常は金属製のロッドで積層したパワー半導体素子の両端電極を、絶縁板を介して圧接する構造にすることが多い。このように圧縮方向に弾性的な加圧力を付加する構造を、平型半導体素子スタックと称する。
【０００３】
インバータやコンバータ、サイリスタなどの電力変換装置などには、このような半導体素子スタックを半導体電力変換装置の回路構成要素として多数使用している。例えば、特開２０００−２４５１５６号公報（特許文献１）に示されているサイリスタ半導体素子スタックは、板状のフレームの一部を開放して半導体素子やヒートシンク、皿バネなどを納めてスタックを構成し、板状のフレームにはアノードリアクトルや抵抗器、コンデンサなどの部品を取り付けている。
【０００４】
電力変換装置に用いられているＩＧＢＴ（Insulated Gate Bipolar Transistor）やＩＥＧＴ（Injection Enhanced Gate Transistor）等の平型半導体素子は、数千ボルト、数千アンペアという大容量であり、冷却のための冷却器や通電のための導体と共に数十ｋＮという高荷重で圧接して使用する。
【０００５】
近年、このような大容量のほかに、自動車などの小容量（数百ボルト・アンペア）のインバータには、半導体チップを実装したコンパクトな素子が適用されることが多くなってきている。
【０００６】
半導体チップは一辺１０〜１５ｍｍ程度の四角形をしており、これを複数枚並べて均等に圧接するためには半導体チップ１枚あたり１ｋＮ以上の圧接力を必要とし、これらの荷重を付加して長期間保持する構造が半導体素子スタックには求められる。そのため、小容量半導体素子への適用はほとんどなく、実用化されていないのが現状である。
【０００７】
しかし、半導体チップは電力損失による発熱をチップ両面から冷却できるため、小型化できる利点がある。またモジュールタイプの素子と比べて、通電のために半導体チップと電極とをつなぐ無数のボンディングワイヤなどが不要である利点もある。このため、小容量半導体素子スタックの実用化のためには、圧接力をいかに均等に付加して保持するかが重要なポイントとなっている。
【特許文献１】特開２０００−２４５１５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記従来技術の課題に鑑みてなされたもので、複数の半導体チップを偏りなく圧接し、長期間安定して圧接力を保持することのできる半導体素子スタックを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、絶縁板の内部に空間を設けた絶縁フレームの前記空間内において、３個の導体ブロックを積層し、隣接する前記導体ブロック間それぞれに、両面にモリブデン板を取付けた半導体チップを挟み込み、前記導体ブロックそれぞれに、圧接方向と直角な方向に貫通穴を設け、前記導体ブロックのうちの外側に位置する導体ブロックのさらに外側に弾性体を配置し、前記弾性体を前記絶縁フレームの空間の内周面に圧接させ、当該圧接力の反作用力にて前記導体ブロック間に前記半導体チップを加圧状態で挟み込んだ半導体素子スタックを特徴とする。
【００１０】
また本発明は、絶縁板の内部に３つの空間を並列するように設けた絶縁フレームの前記空間各々において、３個の導体ブロックを積層し、隣接する前記導体ブロック間それぞれに、両面にモリブデン板を取付けた半導体チップを挟み込み、前記導体ブロックそれぞれに、圧接方向と直角な方向に貫通穴を設け、前記導体ブロックのうちの外側に位置する導体ブロックのさらに外側に弾性体を配置し、前記弾性体を前記絶縁フレームの空間の内周面に圧接させ、当該圧接力の反作用力にて前記導体ブロック間に前記半導体チップを加圧状態で挟み込んだ半導体素子スタックを特徴とする。
【発明の効果】
【００１１】
本発明の半導体素子スタックによれば、１相分あるいは３相分の複数の半導体チップを偏りなく圧接し、長期間安定して圧接力を保持することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を図に基づいて詳説する。
【００１３】
（第１の実施の形態）本発明の第１の実施の形態の半導体素子スタック１を、図１〜図６を用いて説明する。図１及び図２において、絶縁板の一部をくりぬいて空間３０を形成し、半導体スタッキングのための絶縁フレーム２を構成している。この絶縁フレーム２のくりぬかれた空間３０内に、ＩＧＢＴ、ＩＥＧＴ、ダイオードなどのスイッチング用半導体チップ３の表面と裏面にモリブデン（Ｍｏ）板４を設けた組体を収容し、導体ブロック５Ａと中間導体ブロック５Ｂとのそれぞれの角柱状の突起６にて挟み込み、両外の導体ブロック５Ａの外側面それぞれをコイルばね７で圧接して半導体素子スタック１が構成されている。この導体ブロック５Ａ，５Ｂの材料には、半導体チップ３の圧接と共に通電も行うため銅やアルミニウムその他導電性の材料を用いる。
【００１４】
導体ブロック５Ａ及び中間導体ブロック５Ｂには、並べて配置される半導体チップ３と半導体チップ３の境界位置に相当する部分に圧接付加方向に対して直角方向に貫通穴８を複数個設けてある。コイルばね７の片端部には、このコイルばね７と接触し、圧接力を保持するストッパ９を設けている。このストッパ９は、絶縁フレーム２の空間３０の内周に設けたばねホルダ１０Ａ，１０Ｂで保持してある。
【００１５】
圧接方法は、図３に示すようなスリットの入った先が開いたコップ状のストッパ９をコイルばね７の先端に取り付け、図４のようにロッド１１で押し込むと、ストッパ９の端部がばねホルダ１０Ｂの内部の小径の穴２１を通過するときはしぼんでいるが、図５のように大径の穴２２に変化する部分で広がることで、コイルばね７を圧縮した状態で保持固定する。尚、ロッド１１は、ストッパ９を図５のように押し込んだ後に取り外す。
【００１６】
図６は本実施の形態の半導体素子スタック１の回路構成を示している。この図６に示す半導体素子スタック１の回路において、両端の導体ブロック５Ａが本装置の入力側の直流電源で、中央部の中間導体ブロック５Ｂが交流出力である。このように１個の半導体素子スタック１で電力変換装置としてのインバータの１相分の回路を構成する。
【００１７】
本実施の形態の半導体素子スタックによれば、各半導体チップ３をコイルばね７の弾性的な反発力を利用して加圧する場合、図７に示すように積層された半導体チップ３に対してコイルばね７を配置し、半導体チップ３やＭｏ板４、導体ブロック５Ａ，５Ｂの厚みの差を導体ブロック５Ａ，５Ｂに設けた複数の貫通穴８の穴と穴との間の肉厚の薄くなった導体部分がたわむことで吸収し、隣接して配置された半導体チップ３の圧接力に影響を及ぼさずに圧接することができる。
【００１８】
このように半導体チップ３、Ｍｏ板４や導体ブロック５Ａ，５Ｂの厚みの差による半導体チップ３の圧接力の偏りを無くし、圧接力を均等に半導体チップ３に付加することができる。また半導体チップ３を個別にコイルばね７で圧接でき、またコイルばね７を押し込むためのボルトなどをスタックに取り付けておく必要がないために半導体素子スタック１の軽量化を図ることができる。さらに半導体素子スタック１のフレーム２を絶縁物で構成するので、軽量化を図ることができる。
【００１９】
尚、導体ブロック５Ａ，５Ｂの複数の貫通穴８の代わりに、ハニカム状の部材や板材で接合構成しても同様の効果が得られる。
【００２０】
また、コイルばね７は、角ばねや複数枚積層したさらばねを用いても同様の効果が得られる。そして角ばねを用いる場合、コイルばね７が丸断面であるのに対して、角ばねは角断面をしており、そのため、コイルばね７よりも大きな加圧力を得ることができる。また、さらばねも同様に少ない変位で大きな加圧力が得られる。また、コイルばね７を設ける位置は、スタック１の片端部のみに配置しても同等の効果が得られる。
【００２１】
また、図８に示すようにストッパ９の形状として平板を端部が開いたコの字状に曲げたものを用いても同様の効果を得ることができる。
【００２２】
また絶縁フレーム２の材料はＦＲＰやセラミックを用いる。金属とする場合は、コイルばね７と導体ブロック５Ａとの間に絶縁材料を挟むことで同様の効果が得られる。さらに絶縁フレーム２を特開平０８−１１１５０４号公報に記載されている絶縁バンドとしても同様の効果が得られる。
【００２３】
（第２の実施の形態）本発明の第２の実施の形態の半導体素子スタック１について、図９、図１０を用いて説明する。尚、本実施の形態にあって、図１、図２に示した第１の実施の形態と共通する要素については同一の符号を用いて説明する。
【００２４】
図１、図２に示した第１の実施の形態では、導体ブロック５Ａ，５Ｂには特に放熱用のフィンを設けてはいない。しかしながら、導体ブロック５Ａ，５Ｂは半導体チップ３が通電損失により発生する熱を冷却するヒートシンクとしても作用する。
【００２５】
そこで、図９、図１０に示すように、本実施の形態の半導体素子スタック１では、導体ブロック５Ａ，５Ｂの側面に冷却フィン１２を設けることで放熱効果を高める構成にしている。
【００２６】
これにより、本実施の形態の半導体素子スタック１では、半導体チップ３が通電損失により発生する熱を冷却するヒートシンクとしても作用する導体ブロック５Ａ，５Ｂの側面に冷却フィン１２を設けたことで、その放熱効果を高めることができ、信頼性の向上が図れる。尚、他にもこの導体ブロック５Ａ，５Ｂを水冷など冷媒による冷却を行っても同様の効果が得られる。
【００２７】
（第３の実施の形態）本発明の第３の実施の形態の半導体素子スタックについて、図１１を用いて説明する。尚、図１１は本実施の形態の半導体素子スタックの特徴を説明するために要部を示したものであり、本実施の形態の構造そのものは、図１及び図２に示した第１の実施の形態、図９に示した第２の実施の形態と共通である。したがって、以下、共通する要素について共通の符号を用いて説明する。
【００２８】
本実施の形態では、半導体素子スタック１の片端部に設けたコイルばね７に、雌ねじ１３Ａを設けたフランジ１３を嵌合させている。絶縁フレーム２の片端部のばねホルダ１０Ａには、コイルばね７を保持するざぐり穴１４とボルト穴１５が設けてある。そして、このざぐり穴１４とボルト穴１５の部分に絶縁フレーム２からボルト１６を挿入し、フランジ１３の雌ねじ１３Ａにねじ込むことでコイルばね７をさらに圧縮し、半導体チップ３にかかっていた圧接力を開放するようにしている。
【００２９】
本実施の形態の半導体素子スタックでは、上述した操作で半導体チップ３にかかっていた圧接力を開放することで、半導体チップ３や導体ブロック５Ａ，５Ｂなどの交換が簡単にできる。そして交換後には、ボルト１６を緩めて外すだけで所定の圧接力に戻すことができる。
【００３０】
（第４の実施の形態）本発明の第４の実施の形態の半導体素子スタックについて、図１２を用いて説明する。尚、図１２は本実施の形態の半導体素子スタックの特徴を説明するために要部を示したものであり、本実施の形態の構造そのものは、図１及び図２に示した第１の実施の形態、図９に示した第２の実施の形態と共通である。したがって、以下、共通する要素について共通の符号を用いて説明する。
【００３１】
本実施の形態の特徴は、図１２に示すように、中間導体ブロック５Ｂの一部を絶縁フレーム２に嵌合させた点にある。このように嵌合させることで、中間導体ブロック５Ｂの位置が決まるため、圧接時に半導体チップ３の圧接軸の中心位置決めを正確に行うことができるようになる。また、振動に対しても中間で保持されるために振動に対して揺れ難い安定した構成となる。また、図示しないが、中間導体ブロック５Ｂと絶縁フレーム２との間に隙間を設けその隙間にプラスチック系やゴム系の衝撃緩衝部材を挿入することによっても振動に対して同様の緩衝効果を得ることができる。
【００３２】
（第５の実施の形態）図１３〜図１５を用いて、本発明の第５の実施の形態について説明する。本実施の形態は、チップや導体ブロックを収納する１枚の絶縁フレーム２０の３箇所をくりぬいて３つの空間３０Ａ，３０Ｂ，３０Ｃを形成し、当該３つの空間３０Ａ，３０Ｂ，３０Ｃに３相分の半導体素子スタック１Ａ，１Ｂ，１Ｃそれぞれを収納した構成を特徴とする。これら３相分の半導体素子スタック１Ａ，１Ｂ，１Ｃそれぞれの構成は、第１の実施の形態又は第２の実施の形態と共通であり、以下、共通する要素については同一の符号を用いて説明する。
【００３３】
本実施の形態の場合、直流入力部のエミッタ、コレクタ電極である導体ブロック５Ａ，５Ｂは３相の導体ブロックを共通にすることで配線用の導体を不要にしている。また相間の圧接方向の位置ずれに対しては導体ブロック５Ａ，５Ｂに多数設けた貫通穴８の部分で緩衝されるため半導体チップ３に無理な力はかからなくなる。
【００３４】
図示しない直流端子との接続による外力も導体ブロック５Ａの端子接続部近傍に同様の端子接続緩衝穴１７を設けることで、端子接続による力も緩衝できるようにしている。また、図１４に示すように絶縁フレーム２０の表面側にエミッタ側の導体ブロック５Ａの端部５Ａ１を伸ばして端子とし、また裏面側に同様にコレクタ側の導体ブロック５Ａの端部５Ａ２を伸ばして端子としている。これにより、両端子間の絶縁を容易にすることができる。
【００３５】
さらに、本実施の形態では、図１３、図１５に示すように、３相分の半導体チップ３それぞれに通電するための直流の入力端子や出力の交流端子との接続のための交流端子導体１８を絶縁フレーム２０に固着し、またスイッチングさせるためのゲート回路接続用導体１９なども同様に取り付けている。
【００３６】
尚、図示した本実施の形態では、導体ブロック５Ａの端部５Ａ１，５Ａ２を直流の入力としたが、これは任意の場所から引き出すこともできる。
【００３７】
本実施の形態によれば、３相分の半導体素子スタック１Ａ，１Ｂ，１Ｃを１枚の絶縁フレーム２０内に収容することで接続導体を共通にでき、装置がコンパクトになり軽量化できる。
【００３８】
また、本実施の形態によれば導体ブロック５Ａ，５Ｂに入出力導体を取り付ける場合、導体を被覆絶縁しなくて接続できるようになる。また、配線の引き回しが自由に設定でき任意の場所から端子を取り出すことができる。またゲート回路などはこの絶縁フレーム２をプリント基板と同様に配線をプリントして構成することもできる。また導体を絶縁フレーム２０の内部に含浸などにより設ければ、さらに絶縁性と配線の多様化を図ることができる。
【００３９】
このように絶縁フレーム２０に取り付けるものは、導体のみならず、電気回路部品なども含み、絶縁フレーム２０をプリント基板化することで軽量化することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１の実施の形態の半導体素子スタックの平面図。
【図２】上記実施の形態の半導体素子スタックの側面図。
【図３】上記実施の形態の半導体素子スタックにおけるストッパの形状を示す斜視図。
【図４】上記実施の形態の半導体素子スタックにおいて、圧接力を保持するストッパの挿入初期の動作を示す断面図。
【図５】上記実施の形態の半導体素子スタックにおいて、圧接力を保持するストッパの挿入完了と動作を示す断面図。
【図６】上記実施の形態の半導体素子スタックが組み込まれている電力変換装置の電気回路図。
【図７】上記実施の形態の半導体素子スタックの圧接力保持状態を示す平面図。
【図８】上記実施の形態の半導体素子スタックにおける別の形状のストッパを示す斜視図。
【図９】本発明の第２の実施の形態の半導体素子スタックの平面図。
【図１０】上記実施の形態の半導体素子スタックにおける導体ブロック部分の側面図。
【図１１】本発明の第３の実施の形態の半導体素子スタックにおいて、コイルばねを圧縮してスタックの圧接力を開放した状態のコイルばね、フランジ、ボルト部分を示す断面図。
【図１２】本発明の第４の実施の形態の半導体素子スタックにおける中間導体ブロックと絶縁フレームとの嵌合状態を示す断面図。
【図１３】本発明の第５の実施の形態の半導体素子スタックの平面図。
【図１４】図１３におけるＡ−Ａ線断面図。
【図１５】図１３におけるＢ−Ｂ線断面図。
【符号の説明】
【００４１】
１…スタック
２，２０…絶縁フレーム
３…半導体チップ
５Ａ，５Ｂ…導体ブロック
５Ａ１，５Ａ２…延長端部
７…コイルばね
１０Ａ，１０Ｂ…ホルダ
３０  空間
【図１】
2008016601.tif 000003
【図２】
2008016601.tif 000004
【図３】
2008016601.tif 000005
【図４】
2008016601.tif 000006
【図５】
2008016601.tif 000007
【図６】
2008016601.tif 000008
【図７】
2008016601.tif 000009
【図８】
2008016601.tif 000010
【図９】
2008016601.tif 000011
【図１０】
2008016601.tif 000012
【図１１】
2008016601.tif 000013
【図１２】
2008016601.tif 000014
【図１３】
2008016601.tif 000015
【図１４】
2008016601.tif 000016
【図１５】
2008016601.tif 000017