(57)【要約】【課題】半導体素子においてコンタクト孔の深さが異なるデュアルダマシン構造を形成する場合に、配線溝の深さが不均一となる。【解決手段】コンタクト孔６０が形成された層間絶縁膜５４の表面に、２層のＢＡＲＣ膜６２，６４を順次形成し、コンタクト孔６０を段階的に埋め、当該表面を平坦化する。ＢＡＲＣ膜６２は、ＢＡＲＣ材をスピンコートしベークして形成する。ＢＡＲＣ膜６２のベーク後、間断なく、ＢＡＲＣ膜６４を形成するＢＡＲＣ材の塗布を行う。これにより、異なる深さのコンタクト孔６０-1〜６０-3の上に形成されるＢＡＲＣ膜６２，６４の厚みを均等とすることができ、エッチバックにてＢＡＲＣ膜６２，６４から層間絶縁膜５４の上部まで掘り下げて形成される配線溝６８の深さも均等とすることができる。【選択図】図２
2008172047.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の層間絶縁膜に複数層の平坦化膜を積層して、前記層間絶縁膜に形成された形状の異なる複数のコンタクト孔部を段階的に埋める平坦化工程と、
前記平坦化工程の後、前記平坦化膜の表面から、前記コンタクト孔部を含む領域をエッチングして、前記層間絶縁膜に配線溝部を形成する溝形成工程と、
前記溝形成工程の後、前記平坦化膜を除去し、前記コンタクト孔部及び前記配線溝部に金属膜を埋め込み、デュアルダマシン構造の配線を形成する配線形成工程と、
を有し、
前記平坦化工程は、
平坦化材料を塗布して第１の前記平坦化膜を形成する第１塗布工程と、
前記第１の平坦化膜をベークする第１ベーク工程と、
前記第１の平坦化膜上に平坦化材料を塗布し、第２の前記平坦化膜を形成する第２塗布工程と、
前記第２の平坦化膜をベークする第２ベーク工程と、
を有することを特徴とする半導体素子製造方法。
【請求項２】
請求項１に記載の半導体素子製造方法において、
前記第２塗布工程は、前記第１ベーク工程を終えた前記半導体基板毎に、前記第１ベーク工程に引き続いて行われること、を特徴とする半導体素子製造方法。
【請求項３】
請求項１又は請求項２に記載の半導体素子製造方法において、
前記層間絶縁膜は、互いに深さが異なる複数の前記コンタクト孔部を有すること、を特徴とする半導体素子製造方法。
【請求項４】
請求項１から請求項３のいずれか１つに記載の半導体素子製造方法において、
ロットを構成する複数枚の前記半導体基板の処理に際し、当該ロットの前記半導体基板毎に、前記第１塗布工程、前記第１ベーク工程、前記第２塗布工程及び前記第２ベーク工程を連続して行うこと、を特徴とする半導体素子製造方法。
【請求項５】
請求項１から請求項４のいずれか１つに記載の半導体素子製造方法において、
前記平坦化工程は、前記第１塗布工程及び前記第２塗布工程を互いに別の塗布装置にて行い、前記第１ベーク工程及び前記第２ベーク工程を互いに別のベーク装置にて行うことにより、流れ作業で処理可能に構成されること、を特徴とする半導体素子製造方法。
【請求項６】
請求項１から請求項５のいずれか１つに記載の半導体素子製造方法において、
前記平坦化材料は、裏面反射防止材であること、を特徴とする半導体素子製造方法。
【請求項７】
請求項１から請求項６のいずれか１つに記載の半導体素子製造方法に用いられる半導体素子製造装置であって、
前記第１塗布工程を行う第１塗布部と、
前記第１ベーク工程を行う第１ベーク部と、
前記第２塗布工程を行う第２塗布部と、
前記第２ベーク工程を行う第２ベーク部と、
複数枚の前記半導体基板を１枚ずつ流れ作業で前記第１塗布部、前記第１ベーク部、前記第２塗布部及び前記第２ベーク部の順に搬送する搬送機構と、
を有することを特徴とする半導体素子製造装置。
【請求項８】
請求項７に記載の半導体素子製造装置において、
さらに、
前記第２の平坦化膜上に、前記配線溝部の形成に用いるエッチングマスクを形成するホトレジストを塗布する第３塗布部と、
前記３塗布部にて形成されたホトレジスト膜をベークする第３ベーク部と、
を有し、
前記搬送機構は、前記第２ベーク部からさらに前記第３塗布部及び前記第３ベーク部の順に前記半導体基板を搬送すること、
を特徴とする半導体素子製造装置。
【請求項９】
請求項７又は請求項８に記載の半導体素子製造装置において、
前記第１塗布部及び前記第２塗布部は、前記平坦化材料として裏面反射防止材を塗布すること、を特徴とする半導体素子製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デュアルダマシン構造の配線を有する半導体素子の製造方法及びその製造装置に関する。
【背景技術】
【０００２】
埋め込み多層配線構造を有する半導体素子の製造方法においては、昨今では層間絶縁膜を間に挟んで配設された下層の構成と、上層配線との電気的な接続を行うために、デュアルダマシン（dual-damascene）法と呼称される手法が採られている。この手法は、層間絶縁膜を貫通して下層の構成に到達するプラグと、上層配線とを同時に形成する方法である。
【０００３】
図４は、従来のデュアルダマシン構造の配線の形成プロセスを示すプロセスフロー図であり、図４（ａ）〜（ｆ）は各工程における素子の垂直断面図を表している。ここでは、半導体基板２上に形成された電極４に対する配線をデュアルダマシン構造で形成するプロセスを示している。電極４は半導体基板２に積層される層間絶縁膜６内に配置される。層間絶縁膜６に、電極４に到達するコンタクト孔８を形成した後（図４（ａ））、裏面反射防止コーティング（ＢＡＲＣ：Bottom Anti Reflective Coating）材をスピンコート法等により塗布して、ＢＡＲＣ膜１０を形成する。このＢＡＲＣ膜１０により、コンタクト孔８が埋められ、素子表面が平坦化される（図４（ｂ））。その素子表面にホトレジスト膜１２を形成する。ホトレジスト膜１２はパターニングされ、配線溝を形成する領域に開口が設けられる（図４（ｃ））。このホトレジスト膜１２をマスクとしてエッチングを行い、層間絶縁膜６の上部に配線溝１４を形成する（図４（ｄ））。しかる後、ホトレジスト膜１２及びＢＡＲＣ膜１０を除去し（図４（ｅ））、コンタクト孔８及び配線溝１４に金属層１６が埋め込まれる。これにより、コンタクト孔８内のプラグ１８と配線溝１４内の上層配線２０とからなるデュアルダマシン構造の配線が形成される（図４（ｆ））。
【特許文献１】特開２００４−２５３６７１号公報
【特許文献２】特開２００５−３２８０６０号公報
【特許文献３】特開２００６−４９７９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体素子によっては、プラグがコンタクトする下地層の深さが一律でない場合がある。図５は、そのような場合におけるデュアルダマシン構造の配線の形成プロセスを示すプロセスフロー図である。図５（ａ）〜（ｆ）は、それぞれ図４（ａ）〜（ｆ）の各工程に対応した素子の垂直断面図を表している。例えば、下地層２２-1は、半導体基板２表面に位置し、また、下地層２２-2，２２-3はそれぞれ層間絶縁膜６内に形成され、下地層２２-3が下地層２２-2より上に位置する。例えば、下地層２２-1は拡散層、下地層２２-2，２２-3はそれぞれ第１層、第２層のポリシリコン電極（１poly-Si電極，２poly-Si電極）である。下地層２２-1〜２２-3の深さが異なることに応じて、それぞれに対するコンタクト孔２４-1〜２４-3の深さも相違する（図５（ａ））。この層間絶縁膜６の表面にＢＡＲＣ材を塗布すると、各コンタクト孔２４-1〜２４-3でのＢＡＲＣ膜２６の埋め込み厚が異なるため、各コンタクト孔２４-1〜２４-3近傍における層間絶縁膜６の表面上に積層されるＢＡＲＣ膜２６の膜厚に差異が生じ得る（図５（ｂ））。続いて、上述したように、レジスト膜１２とマスクに用いて、ＢＡＲＣ膜２６及び層間絶縁膜６をエッチバックし、配線溝３０-1〜３０-3を形成する（図５（ｃ）〜（ｅ））。そして、コンタクト孔２４-1〜２４-3及び配線溝３０-1〜３０-3に金属層１６を埋め込み、コンタクト孔２４-1〜２４-3内のプラグ３２-1〜３２-3と配線溝３０-1〜３０-3内の上層配線３４-1〜３４-3が形成される（図５（ｆ））。
【０００５】
ここで、各コンタクト孔２４-1〜２４-3の近傍でのＢＡＲＣ膜２６の厚みの差は、エッチバック工程を介して、当該近傍での配線溝３０-1〜３０-3の深さに反映される。具体的には、深いコンタクト孔２４-1の近傍でのＢＡＲＣ膜２６は、コンタクト孔２４-2の近傍より薄くなり、これに対応して配線溝３０-1は配線溝３０-2より深くなる。一方、浅いコンタクト孔２４-3の近傍でのＢＡＲＣ膜２６は、コンタクト孔２４-2の近傍より厚くなり、これに対応して配線溝３０-3は配線溝３０-2より浅くなる。配線溝３０-1〜３０-3の深さの相違は、上部配線３４-1〜３４-3の厚みの相違、ひいては、配線抵抗の相違を生じるという問題を有していた。なお、この問題は、形状が異なるコンタクト孔の近傍にて一般的に起こり得る。ここでコンタクト孔の形状とは、その三次元的な形状を意味し、上述の深さが異なるコンタクト孔は、形状が異なるコンタクト孔の一例である。他の例として、開口面積の相違が挙げられる。例えば、開口が大きいコンタクト孔より小さいコンタクト孔の方が、その近傍でのＢＡＲＣ膜厚が厚くなり、配線溝が浅くなって、上部配線の配線抵抗が増加し得る。
【０００６】
本発明は、上記問題点を解決するためになされたものであり、デュアルダマシン構造を有する半導体素子の製造に関し、配線溝の形成に先立って層間絶縁膜表面に積層されコンタクト孔を埋める平坦化膜の平坦性を向上させ、配線溝に形成される配線の厚みの均一性を向上可能な製造方法及び製造装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体素子製造方法は、半導体基板上の層間絶縁膜に複数層の平坦化膜を積層して、前記層間絶縁膜に形成された形状の異なる複数のコンタクト孔部を段階的に埋める平坦化工程と、前記平坦化工程の後、前記平坦化膜の表面から、前記コンタクト孔部を含む領域をエッチングして、前記層間絶縁膜に配線溝部を形成する溝形成工程と、前記溝形成工程の後、前記平坦化膜を除去し、前記コンタクト孔部及び前記配線溝部に金属膜を埋め込み、デュアルダマシン構造の配線を形成する配線形成工程と、を有し、前記平坦化工程が、平坦化材料を塗布して第１の前記平坦化膜を形成する第１塗布工程と、前記第１の平坦化膜をベークする第１ベーク工程と、前記第１の平坦化膜上に平坦化材料を塗布し、第２の前記平坦化膜を形成する第２塗布工程と、前記第２の平坦化膜をベークする第２ベーク工程と、を有する方法である。
【０００８】
他の本発明に係る半導体素子製造方法では、前記第２塗布工程が、前記第１ベーク工程を終えた前記半導体基板毎に、前記第１ベーク工程に引き続いて行われる。
【０００９】
本発明に係る半導体素子製造方法は、前記層間絶縁膜が、互いに深さが異なる複数の前記コンタクト孔部を有する場合に好適に適用することができる。
【００１０】
本発明の好適な態様は、ロットを構成する複数枚の前記半導体基板の処理に際し、当該ロットの前記半導体基板毎に、前記第１塗布工程、前記第１ベーク工程、前記第２塗布工程及び前記第２ベーク工程を連続して行う半導体素子製造方法である。本発明によれば、１ロットの半導体基板について第１ベーク工程が完了した後に、当該ロットに対する第２塗布工程を開始するのではなく、１枚の半導体基板について第１ベーク工程が終わると、引き続いて当該半導体基板に対する第２塗布工程が開始される。これにより、第１の平坦化膜の形成と第２の平坦化膜の形成との時間間隔を短くすることができる。
【００１１】
本発明の半導体素子製造方法は、前記第１塗布工程及び前記第２塗布工程を互いに別の塗布装置にて行い、前記第１ベーク工程及び前記第２ベーク工程を互いに別のベーク装置にて行うことにより、前記平坦化工程を流れ作業で処理可能に構成することができる。本発明によれば、流れ作業可能とすることで、第１の平坦化膜の形成と第２の平坦化膜の形成との間に待ち時間が発生することが防止され、両工程間の時間間隔を短くすることができる。
【００１２】
また、本発明の好適な態様では、前記平坦化材料として、裏面反射防止材が用いられる。
【００１３】
本発明に係る半導体素子製造装置は、上記半導体素子製造方法に用いられるものであって、前記第１塗布工程を行う第１塗布部と、前記第１ベーク工程を行う第１ベーク部と、前記第２塗布工程を行う第２塗布部と、前記第２ベーク工程を行う第２ベーク部と、複数枚の前記半導体基板を１枚ずつ流れ作業で前記第１塗布部、前記第１ベーク部、前記第２塗布部及び前記第２ベーク部の順に搬送する搬送機構と、を有する。本発明によれば、半導体基板を１枚ずつ流れ作業で処理でき、第１の平坦化膜の形成と第２の平坦化膜の形成との間に待ち時間が発生することが防止され、両工程間の時間間隔を短くすることができる。
【００１４】
本発明に係る半導体素子製造装置は、さらに、前記第２の平坦化膜上に、前記配線溝部の形成に用いるエッチングマスクを形成するホトレジストを塗布する第３塗布部と、前記３塗布部にて形成されたホトレジスト膜をベークする第３ベーク部と、を有し、前記搬送機構が、前記第２ベーク部からさらに前記第３塗布部及び前記第３ベーク部の順に前記半導体基板を搬送するように構成することができる。
【００１５】
前記第１塗布部及び前記第２塗布部は、前記平坦化材料として裏面反射防止材を塗布する構成とすることができる。
【発明の効果】
【００１６】
本発明によれば、複数層の平坦化膜を順次積層することで、コンタクト孔部が段階的に埋められる。これにより、層間絶縁膜上に積層される平坦化膜の膜厚の均一性が向上する。その結果、配線溝部の深さの均一性が向上し、当該配線溝部に埋め込まれる金属膜からなる配線の厚みの均一性を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。実施形態の半導体素子製造方法は、デュアルダマシン構造の配線を有する半導体素子に適用されるものであり、特に、当該半導体素子は、配線がコンタクトする下地層を複数種類の深さに有する。
【００１８】
図１、図２は、実施形態の半導体素子製造方法によるデュアルダマシン構造の配線の形成プロセスを示すプロセスフロー図である。図１（ａ）〜（ｄ）及び図２（ａ）〜（ｄ）は、主要な工程での素子の模式的な垂直断面図を表している。
【００１９】
例えば、図１（ａ）は、表面に、例えばｎ＋層やｐ＋層等の拡散層５０を形成したシリコン基板５２上に、層間絶縁膜５４が積層された状態を示している。層間絶縁膜５４は、例えば、シリコン基板５２及び、その上に形成される各poly-Si電極層及び各アルミ配線層等の導電材層の相互間を絶縁する複数の絶縁層の積層体である。図１、図２の層間絶縁膜５４内には、互いに異なる２つの導電材層５６，５８が図示されている。本実施形態にて製造方法を説明する半導体素子では、これら導電材層５６，５８と拡散層５０とが下地層であり、それらに対してデュアルダマシン構造が形成される。
【００２０】
デュアルダマシン構造は、層間絶縁膜５４の表面に形成された配線溝に埋め込まれ、層間絶縁膜５４表面に沿って配置される上層配線と、コンタクト孔に埋め込まれ、上層配線と下地層とを垂直方向につなぐプラグとからなる。デュアルダマシン構造の形成の概略の製造プロセスは、層間絶縁膜５４に各下地層に到達するコンタクト孔を形成し、その後、上層配線を埋め込む配線溝を形成し、それらコンタクト孔及び配線溝に金属層を埋め込むというものである。以下、本実施形態における当該製造プロセスを順次、説明する。
【００２１】
図１（ｂ）は、層間絶縁膜５４に、拡散層５０及び導電材層５６，５８にそれぞれ到達するコンタクト孔６０を形成した状態を示している。コンタクト孔６０は、層間絶縁膜５４をエッチングして形成することができる。このエッチングは、層間絶縁膜５４の表面にフォトレジストを塗布し、これをパターニングして形成したエッチングマスクを用い、ＲＩＥ（Reactive Ion Etching）などのエッチング法により行うことができる。ちなみに、導電材層５６，５８に対し選択比を有するエッチング条件を選択したり、導電材層５６，５８の表面にエッチングストッパとなる層を設けることで、コンタクト孔６０-2，６０-3のエッチングを導電材層５６，５８にて停止させつつ、コンタクト孔６０-1を拡散層５０まで掘り進めることができる。
【００２２】
このようにして、層間絶縁膜５４の表面から互いに深さの異なる拡散層５０及び導電材層５６，５８に到達するコンタクト孔６０-1〜６０-3が形成される。この層間絶縁膜５４の表面に、ＢＡＲＣ材を例えば、スピンコート装置で塗布し、第１の平坦化膜としてＢＡＲＣ膜６２が形成される。ＢＡＲＣ膜６２は各コンタクト孔６０の内部にも入り込み、コンタクト孔６０による層間絶縁膜５４表面の凹みを軽減する（図１（ｃ））。
【００２３】
ＢＡＲＣ材を塗布されたシリコン基板５２はベーク処理装置にセットされ、ＢＡＲＣ膜６２に対するベーク処理が行われる。本製造方法では、このベーク処理が終わったシリコン基板５２に対して、引き続いて第２の平坦化膜が形成される。具体的には、ＢＡＲＣ膜６２の表面に、改めてＢＡＲＣ材を塗布して、第２の平坦化膜となるＢＡＲＣ膜６４を形成する。ＢＡＲＣ膜６４は、ＢＡＲＣ膜６２で埋め残された各コンタクト孔６０の凹みを埋める。このＢＡＲＣ膜６４もベーク処理により焼き固められる（図１（ｄ））。
【００２４】
このように、本製造方法では、複数層の平坦化膜で段階的にコンタクト孔６０を埋め、かつシリコン基板５２に対し先行する平坦化膜のベーク処理が終わると、間を置かずに当該シリコン基板５２に後続の平坦化膜の塗布・形成を行うことを特徴の１つとする。これにより、コンタクト孔６０-1〜６０-3の深さが相違するにも拘わらず、それらの開口より上に積層される平坦化膜の膜厚ｈ１〜ｈ３の均一化が図られる。
【００２５】
ＢＡＲＣ膜６４のベーク後、その表面にホトレジストを塗布・ベークし、ホトレジスト膜６６を形成する（図２（ａ））。
【００２６】
ホトレジスト膜６６を形成されたシリコン基板５２は、露光装置、現像装置にて順次、露光・現像される。これにより、ホトレジスト膜６６は配線溝を形成する領域上から除去され、当該領域に開口を有するホトレジスト膜６６’が形成される（図２（ｂ））。
【００２７】
このホトレジスト膜６６’をマスクとして、ＢＡＲＣ膜６２，６４及び層間絶縁膜５４の上部の所定深さまでをエッチバックする。これにより、コンタクト孔６０-1〜６０-3それぞれの上に配線溝６８-1〜６８-3が形成される（図２（ｃ））。
【００２８】
しかる後、ホトレジスト膜６６’及びＢＡＲＣ膜６２，６４を除去する（図２（ｄ））。この工程では、コンタクト孔６０-1〜６０-3の内部を埋めていたＢＡＲＣ膜６２，６４も除去される。
【００２９】
次に、ＣＶＤ（Chemical Vapor Deposition）法やＰＶＤ（Physical Vapor Deposition）法により、タングステン（Ｗ）や銅（Ｃu）等の配線材料が堆積され、コンタクト孔６０-1〜６０-3及び配線溝６８-1〜６８-3の内部が当該配線材料で埋められる。さらに、ＣＭＰ（Chemical Mechanical Polishing）法により、層間絶縁膜５４の表面に堆積した配線材料の除去、及び各配線溝６８の開口面を含む層間絶縁膜５４の表面の平坦化が行われる。これにより、コンタクト孔６０-1〜６０-3内のプラグ７０-1〜７０-3と配線溝６８-1〜６８-3内の上層配線７２-1〜７２-3とからなるデュアルダマシン構造の配線が形成される（図２（ｅ））。
【００３０】
上述の製造方法によれば、各コンタクト孔６０-1〜６０-3それぞれの近傍におけるＢＡＲＣ膜６２，６４の膜厚が同等となるように、当該ＢＡＲＣ膜６２，６４の平坦化が実現される。これに対応して、各コンタクト孔６０-1〜６０-3の上での層間絶縁膜５４のエッチバック量が同等となり、互いに同等の深さを有する配線溝６８-1〜６８-3が形成される。そして、各配線溝６８の深さの均一化に対応して、上層配線７２-1〜７２-3の厚みｔ１〜ｔ３の均一化が図られる。
【００３１】
図３は、上述の製造方法を実施する半導体素子製造装置である自動塗布・ベーク装置のユニット構成を示す模式図である。この装置は、塗布ユニット８０Ａ〜８０Ｄ及びベークユニット８２Ａ〜８２Ｄを有する。例えば、図３において横に並ぶ２つの塗布ユニット８０Ａ、８０ＢがＢＡＲＣ材のスピンコートに割り当てられ、各塗布ユニット８０Ａ、８０Ｂに対し縦に並ぶ位置のベークユニット８２Ａ，８２ＢがＢＡＲＣ材のベークに用いられる。一方、横に並ぶ２つの塗布ユニット８０Ｃ、８０Ｄがホトレジスト材のスピンコートに割り当てられ、各塗布ユニット８０Ｃ、８０Ｄに対し縦に並ぶ位置のベークユニット８２Ｃ，８２Ｄがホトレジスト材のベークに用いられる。各ユニット間でのウェハ（シリコン基板５２）の移動は、基板搬送機構が予め設定されたプログラムに基づいて実行する。
【００３２】
この装置に、層間絶縁膜５４の形成まで完了した１ロットのウェハを収納したバスケットをセットすると、基板搬送機構が、バスケットからウェハを１枚ずつ取り出し、例えば、図３にて矢印で示すように、塗布ユニット８０Ａ、ベークユニット８２Ａ、塗布ユニット８０Ｂ、ベークユニット８２Ｂ、塗布ユニット８０Ｄ、ベークユニット８２Ｄの順、又はベークユニット８２Ｂに続いて塗布ユニット８０Ｃ、ベークユニット８２Ｃの順にウェハを移動させ、各ユニットでの処理を流れ作業で実行する。塗布ユニット８０Ａ及びベークユニット８２ＡはＢＡＲＣ膜６２の塗布・ベークを行い、塗布ユニット８０Ｂ及びベークユニット８２ＢはＢＡＲＣ膜６４の塗布・ベークを行い、塗布ユニット８０Ｃ，８０Ｄ及びベークユニット８２Ｃ，８２Ｄはホトレジスト膜６６の塗布・ベークを行う。ホトレジスト膜６６のベークまでの処理が終わったウェハは、例えば、バスケットに収納される。ホトレジスト膜６６までの工程が終わったロットは、露光装置に投入され、ホトレジスト膜６６’を形成するパターニングが実行される。
【００３３】
この自動塗布・ベーク装置では、ウェハ毎に一連の処理を流れ作業で実行することにより、ＢＡＲＣ膜６２のベークをベークユニット８２Ａにおいて完了したウェハに、引き続いてＢＡＲＣ膜６４の塗布を塗布ユニット８０Ｂにより行い、そして、ベークをベークユニット８２Ｂにより行うことができる。
【００３４】
ここで、例えば、１ロットのウェハ全部に対するＢＡＲＣ膜６２のベークが完了した後、当該ロットに対するＢＡＲＣ膜６４の塗布を開始する装置構成とした場合、ウェハそれぞれのＢＡＲＣ膜６２のベーク完了からＢＡＲＣ膜６４の塗布までの間隔が比較的長い時間となる。これに対し、本装置によれば、その間隔を実質的に省略し、各ウェハに対するＢＡＲＣ膜６２の形成とＢＡＲＣ膜６４の形成とを間断なく実施することが可能となる。
【００３５】
また、この装置は、ウェハをユニット間にて移動させつつ処理を実行するので、例えば、平坦化工程であるＢＡＲＣ膜６２，６４の形成を行うユニット８０Ａ，８２Ａ，８０Ｂ，８２Ｂ上にて、最大４枚のウェハをいわゆるパイプライン処理で並列処理することができ、スループットを確保することができる。
【００３６】
上述の実施形態では２層のＢＡＲＣ膜６２，６４で層間絶縁膜５４の表面の平坦化を行う例を示したが、３層以上の平坦化膜を積層する構成においても本発明は適用することができる。
【００３７】
なお、本実施形態において、ＢＡＲＣ膜６２のベーク後、ＢＡＲＣ膜６４の塗布は、間を置かずに連続して行うとしているが、連続させない場合においても、ＢＡＲＣ膜６４の平坦性を確保することが可能である。これは、既に述べたように、先に形成されるＢＡＲＣ膜６２が各コンタクト孔６０の内部に入り込み、コンタクト孔６０による層間絶縁膜５４表面の凹みを軽減するためである。例えば、１ロットのウェハに対するＢＡＲＣ膜６２の形成を終えた後に、当該ロットの各ウェハに対するＢＡＲＣ膜６４の形成を開始することができる。
【００３８】
また、コンタクト孔の深さが異なる場合だけでなく、立体的な形状が相違するコンタクト孔を有する半導体素子においてデュアルダマシン構造を形成する場合にも、本発明は有効である。例えば、開口面積が相違するコンタクト孔を有する半導体素子に本発明を適用することにより、上層配線の厚みが均等なデュアルダマシン構造を形成することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態の半導体素子製造方法によるデュアルダマシン構造の配線の形成プロセスを示すプロセスフロー図である。
【図２】本発明の実施形態の半導体素子製造方法によるデュアルダマシン構造の配線の形成プロセスを示すプロセスフロー図である。
【図３】本発明の実施形態である自動塗布・ベーク装置のユニット構成を示す模式図である。
【図４】従来のデュアルダマシン構造の配線の形成プロセスを示すプロセスフロー図である。
【図５】従来技術の問題点を説明するためのデュアルダマシン構造の配線の形成プロセスを示すプロセスフロー図である。
【符号の説明】
【００４０】
５０  拡散層、５２  シリコン基板、５４  層間絶縁膜、５６，５８  導電材層、６０コンタクト孔、６２，６４  ＢＡＲＣ膜、６６  ホトレジスト膜、６８  配線溝、７０  プラグ、７２  上層配線、８０Ａ〜８０Ｄ  塗布ユニット、８２Ａ〜８２Ｄ  ベークユニット。
【図１】
2008172047.tif 000003
【図２】
2008172047.tif 000004
【図３】
2008172047.tif 000005
【図４】
2008172047.tif 000006
【図５】
2008172047.tif 000007