(57)【要約】【課題】階調補正信号の演算処理について、高速の演算器を使用しなくてもリアルタイム保証できる階調補正装置を提供する。【解決手段】入力映像信号の輝度分布を作成するヒストグラムメモリ２と、前記ヒストグラムメモリのデータから次のフレームでの階調補正データを演算する演算装置３と、前記階調補正データを記憶するルックアップテーブルメモリ４とを備え、前記輝度分布の作成と前記階調補正データの演算、および、前記階調補正データによる階調補正という一連の信号処理を、入力映像信号を垂直走査方向に分割した領域毎に順次行う。【選択図】図１
2008104016.tif 000002
【特許請求の範囲】
【請求項１】
入力映像信号の輝度分布を作成するヒストグラムメモリと、前記ヒストグラムメモリのデータから次のフレームでの階調補正データを演算する演算装置と、前記階調補正データを記憶するルックアップテーブルメモリとを備え、前記輝度分布の作成と前記階調補正データの演算、および、前記階調補正データによる階調補正という一連の信号処理を、入力映像信号を垂直走査方向に複数に分割した領域毎に順次行うよう、前記一連の信号処理のタイミングを制御するタイミング制御回路を有することを特徴とする階調補正装置。
【請求項２】
前記入力映像信号の水平ブランキングをカウントする水平シンクロカウンタをさらに備え、前記タイミング制御回路が、前記入力映像信号の前記垂直走査方向の分割タイミングを、前記水平シンクロカウンタにより決定する、請求項１記載の階調補正装置。
【請求項３】
前記一連の信号処理を、前記入力映像信号を垂直走査方向に二分割した領域毎に順次行う、請求項１または２に記載の階調補正装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビジョン受信機、ビデオテープレコーダ、ビデオカメラ、ビデオディスク等の、映像信号の階調を補正する場合に用いる階調補正装置に関するものである。
【背景技術】
【０００２】
近年、カラーテレビジョン受信機の大型化、高画質化にともない、画像をより鮮明に見せるために、映像信号を非線形な増幅器を通すことによって階調を補正し、モニタ上の映像のダイナミックレンジを拡大する階調補正技術の重要性が高まっている。
【０００３】
このような階調補正を行う階調補正装置として、１フレーム前の画像信号から作成した階調補正信号を次のフレームの階調補正に使用するものが知られている。
【０００４】
図３は、このような従来の階調補正装置の回路構成を示すブロック図である。この階調補正装置では、Ａ／Ｄ変換器１は、入力映像信号ａをデジタルデータとしての輝度信号ｉに変換する。輝度信号ｉから、ヒストグラムメモリ２にて輝度ヒストグラムｐが抽出される。この輝度ヒストグラムｐから、マイクロコンピュータで構成された演算装置３で、階調補正のためのルックアップテーブルデータｔが生成される。このルックアップテーブルデータｔは、ルックアップテーブルメモリ４に入力され、変換入力信号ｈ（輝度信号ｉ）をアドレスとして一旦記憶される。そして、変換入力信号ｈ’（次のフレームの輝度信号ｉ）がルックアップテーブルメモリ４へ与えられると、そのアドレスに対するデータが、補正出力輝度信号ｍとして出力される。補正出力輝度信号ｍは、Ｄ／Ａ変換器５でアナログ信号に変換され出力信号ｄとなる。これらの信号処理は、タイミング制御回路６にてコントロールされている。
【０００５】
次に、上記一連の信号処理を実行する各回路の動作タイミングを、図４を用いて説明する。ここでは、第Ｎフレームの入力映像信号１２を階調補正する場合を示している。階調補正対象の第Ｎフレームの１Ｖ前のフレームである第（Ｎ−１）フレームの入力映像信号１１から、この第（Ｎ−１）フレーム期間内に、ヒストグラムメモリ２にて輝度ヒストグラムｐの抽出処理１４が行われる。また、第（Ｎ−１）フレーム期間と第Ｎフレーム期間との間のブランキング期間１３に、演算装置３でルックアップテーブルデータｔの演算処理１５が行われる。求められたルックアップテーブルデータｔに基づき、第Ｎフレーム期間においてルックアップテーブルメモリ４によるメモリ変換処理１６がなされ、第Ｎフレームの映像信号の出力処理１７が行われる。
【特許文献１】特開平３−１２６３７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の階調補正装置では、図４で示したタイミング図のように、演算装置での輝度ヒストグラムｐからルックアップテーブルデータｔへの変換処理を、第（Ｎ−１）フレームと第Ｎフレームとの間のブランキング期間１３に完了しなくてはならない。特に、大画面高画質化が進んだ現在では、輝度ヒストグラムおよびルックアップテーブルデータは膨大な量である。そのため、これらの変換処理を所定の期間内に完了するには高速な演算器を実装する必要があり、回路規模とコストの増大を招くこととなる。
【０００７】
そこで、本発明は上記従来の課題を解決するもので、階調補正信号の演算処理について、高速の演算器を使用しなくてもリアルタイム保証できる階調補正装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この目的を達成するために、本発明の階調補正装置は、入力映像信号の輝度分布を作成するヒストグラムメモリと、前記ヒストグラムメモリのデータから次のフレームでの階調補正データを演算する演算装置と、前記階調補正データを記憶するルックアップテーブルメモリとを備え、前記輝度分布の作成と前記階調補正データの演算、および、前記階調補正データによる階調補正という一連の信号処理を、入力映像信号を垂直走査方向に複数に分割した領域毎に順次行うよう、前記一連の信号処理のタイミングを制御するタイミング制御回路を有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、階調補正信号を得るための一連の信号処理を、入力映像信号を垂直走査方向に複数に分割した領域毎に分割して行うことができるため、それぞれの処理時間を長く確保することができ、リアルタイム保証する為に高速な演算器を実装する必要がなく回路規模を削減することができる。
【発明を実施するための最良の形態】
【００１０】
本発明の階調補正装置では、前記入力映像信号の水平ブランキングをカウントする水平シンクロカウンタをさらに備え、前記タイミング制御回路が、前記入力映像信号の前記垂直走査方向の分割タイミングを、前記水平シンクロカウンタにより決定することが好ましい。また、前記一連の信号処理を、前記入力映像信号を垂直走査方向に二分割した領域毎に順次行うことが好ましい。
【００１１】
以下、本発明の階調補正装置について、図面を参照しながら具体的な実施の形態を説明する。
【００１２】
図１は、本発明の一実施形態にかかる階調補正装置１０の概略構成を示すブロック図である。図１に示すように、本実施形態にかかる階調補正装置１０は、Ａ／Ｄ変換器１、ヒストグラムメモリ２、演算装置３、ルックアップテーブルメモリ４、Ｄ／Ａ変換器５、タイミング制御回路６、および、水平シンクロカウンタ７を備えている。演算装置３は、マイクロコンピュータで構成されている。
【００１３】
階調補正装置１０において、Ａ／Ｄ変換器１は、入力映像信号ａをデジタルデータに変換し、輝度信号ｉを出力する。輝度信号ｉから、ヒストグラムメモリ２において輝度ヒストグラムｐが抽出される。階調補正装置１０は、この輝度ヒストグラムｐの抽出から始まる一連の信号処理を、入力映像信号ａを垂直方向に複数に分割した領域毎に行うために、水平シンクロカウンタ７を備えている。水平シンクロカウンタ７は、輝度信号ｉの水平ブランキング数をカウントし、このカウント結果に基づいて、信号処理のタイミングを分割するための制御信号をタイミング制御回路６に送る。
【００１４】
演算装置３は、輝度ヒストグラムｐから、階調補正のためのルックアップテーブルデータｔを生成する。このルックアップテーブルデータｔが、ルックアップテーブルメモリ４に入力され、変換入力信号ｈ（輝度信号ｉ）が示すアドレスへ一旦記憶される。そして、変換入力信号ｈ’（次のフレームの輝度信号ｉ）がルックアップテーブルメモリ４へ与えられると、変換入力信号ｈ’が示すアドレスに格納されているデータが、補正出力輝度信号ｍとして出力される。この点は、図３に示した従来の階調補正装置と同じである。ただし、本実施形態の階調補正装置では、これらの一連の信号処理は、水平シンクロカウンタ７でのカウント結果に基づいて、垂直方向に複数に分割された入力映像信号に対し、領域毎に行われる。
【００１５】
なお、本実施形態では、演算装置３は、輝度ヒストグラムｐに、正規化係数を乗算し、正規化後のヒストグラムデータの累積演算を行うことにより、ルックアップテーブルデータｔを生成する。ただし、演算装置３が輝度ヒストグラムｐからルックアップテーブルデータｔを生成する処理は、この具体例に限定されず、周知の処理を適用可能である。例えば、ヒストグラムデータに対して、平均値フィルタ、メジアンフィルタ等の平滑化を行いその演算結果のヒストグラムデータに対し入力輝度信号の平均値、モード値、最大値、最小値、偏差係数、白面積、黒面積等を検出し、これらのデータから、リミッタ値、加算値、減算値、累積スタート輝度レベル、累積ストップ輝度レベル、出力最大レベルを決め、ヒストグラムデータの累積演算を行い、これからルックアップテーブルデータを求めることが可能である。
【００１６】
このような、一連の信号処理の様子を、図２を用いて具体的に説明する。
【００１７】
図２は、入力映像を上半分と下半分の垂直方向の二領域に分割した場合、すなわち、入力映像信号の垂直中央で演算装置３を起動させる場合のタイミング図である。まず、階調補正装置１０では、第（Ｎ−１）フレームの上半分の映像信号１１ａが入力されている間に、ヒストグラムメモリ２において、映像信号１１ａから、入力映像の上半分の輝度ヒストグラムｐの検出処理１４ａが行われる。次に、第（Ｎ−１）フレームの下半分の映像信号１１ｂが入力されている間、ヒストグラムメモリ２において、映像信号１１ｂから、入力映像の下半分の領域の輝度ヒストグラムｐの検出処理１４ｂが行われる。なお、この検出処理１４ｂと並行して、演算装置３で、入力映像の上半分の領域についてのルックアップテーブルデータｔの演算処理１５ａが行われる。そして、ブランキング期間１３になると、下半分の領域のルックアップテーブルデータｔの演算処理１５ｂが開始されるが、このとき上半分の領域の演算処理１５ａはほぼ完了しており、ルックアップデーブルメモリ４でのメモリ変換処理１６ａがすぐにでも開始できる状態となっている。そして、ルックアップデーブルメモリ４により階調補正が行われた結果として、第Ｎフレームの上半分の映像信号の出力処理１７ａが行われている間に、演算装置３において、第Ｎフレームの下半分の領域の演算処理１５ｂが完了する。そして、演算処理１５ｂで得られた第Ｎフレームの下半分の領域の映像信号について、ルックアップテーブルメモリ４によりメモリ変換処理１６ｂがなされる。これにより、第Ｎフレームの下半分の領域について、第（Ｎ−１）フレームの入力映像信号に基づいた階調補正がなされた結果としての、映像信号の出力処理１７ｂが行われる。
【００１８】
このように、本実施形態の階調補正装置１０では、水平シンクロカウンタ７で、入力階調補正中の映像期間を検出し、上半分の領域と下半分の領域とに分割して階調補正のための一連の処理を行う。すなわち、水平シンクロカウンタ７で、第（Ｎ−１）フレームの上半分の映像信号の入力が終了した時点（図２に示すＴ1）を検知し、タイミング制御回路６が、この時点Ｔ1において演算装置３での演算処理１５ａを開始させる。これにより、演算装置３におけるソフトウェア演算時間のための処理時間を長くとることができる。
【００１９】
なお、上記では、１フレームを上半分の領域と下半分の領域とに二分割して処理する例を示したが、これに限られず、上端１／３、中央１／３、下端１／３への三分割とするなど、分割数を３以上とすることも可能である。
【００２０】
従来のように、ブランキング期間中に輝度ヒストグラムからルックアップテーブルデータへの変換処理を完了する場合と比較して、本実施形態の階調補正装置１０のように１フレームを二分割して処理する場合は、映像のアクティブ期間の半分に相当する時間を演算時間として活用できる。しかし、このように１フレームを二分割して処理する場合は、ルックアップテーブルを求める入力映像の分割位置が画面中央に相当する。これに対して、１フレームを、上述のように例えば上端１／３、中央１／３、下端１／３の３つの領域に分割してルックアップテーブルを求めれば、人間の画面注視点は、通常、画面の中央にあるので、観察者が最も注目する画面中央の画像に対して最適なルックアップテーブルが求められるという利点がある。
【００２１】
なお、幅と高さの比率が４：３のモニタに、１６：９のコンテンツ（例えば映画）を表示する場合、画面の上限に黒表示部分が存在する。この場合、入力映像信号を垂直方向において上から１：２：１の割合で三分割すれば、画面中央部のルックアップテーブルを最適に作成できるという利点がある。
【００２２】
また、垂直方向の画素数が７２０である場合、映像アクティブ期間（７２０ライン）に対して、ブランキング期間は３０ラインとなる。このため、例えば、従来のようにブランキング期間（３０ライン）で演算を終了することが可能なアルゴリズムを実装すれば、入力映像信号を最大２４分割してルックアップテーブルを算出することが可能である。
【００２３】
また、本発明において、１フレーム中で分割処理を施すことによって、分割部分であるルックアップテーブルデータｔの切り替わり時点で、階調補正後の映像に不自然が生じる場合は、ルックアップテーブルデータｔの切り替わり部分の近傍で、出力映像に対してローパスフィルタをかけることによって、この不自然さを減少させることも可能である。
【００２４】
本発明にかかる階調補正装置によれば、上記のように、入力映像信号を垂直方向の複数の領域に分割し、それぞれに対して階調補正信号を作成する一連の信号処理を行うため、演算処理時間に余裕を持たせることができる。これにより、回路の構成を複雑にすることなくリアルタイム処理を保証することができる。このため、ディジタルテレビ放送を受信する映像受信装置への組込みや、ＨＤ対応のビデオテープレコーダ、ビデオカメラ、ビデオディスク等へ好適に利用できる。
【産業上の利用可能性】
【００２５】
本発明は、回路の構成を複雑にすることなくリアルタイム処理を保証できる階調補正装置として産業上利用可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施例における階調補正装置のブロック図
【図２】本発明の実施例における階調補正装置の処理タイミングを示す図
【図３】従来の階調補正装置のブロック図
【図４】従来の階調補正装置の処理タイミングを示す図
【符号の説明】
【００２７】
１  Ａ／Ｄ変換器
２  ヒストグラムメモリ
３  演算装置
４  ルックアップテーブルメモリ
５  Ｄ／Ａ変換器
６  タイミング制御回路
７  水平シンクロカウンタ
１０  階調補正装置
１１  Ｎ−１フレーム信号入力期間
１１ａ  Ｎ−１フレームの上半分の信号入力期間
１１ｂ  Ｎ−１フレームの下半分の信号入力期間
１２  Ｎフレーム信号入力期間
１２ａ  Ｎフレームの上半分の信号入力期間
１２ｂ  Ｎフレームの下半分の信号入力期間
１３  ブランキング期間
１４  ヒストグラムメモリ検出期間
１４ａ  上半分の画像領域のヒストグラムメモリ検出期間
１４ｂ  下半分の画像領域のヒストグラムメモリ検出期間
１５  補正信号演算期間
１５ａ  上半分の画像領域の補正信号演算期間
１５ｂ  下半分の画像領域の補正信号演算期間
１６  ルックアップメモリ変換期間
１６ａ  上半分の画像領域のルックアップメモリ変換期間
１６ｂ  下半分の画像領域のルックアップメモリ変換期間
１７  Ｎフレーム映像信号出力期間
１７ａ  上半分の画像領域のＮフレーム映像信号出力期間
１７ｂ  下半分の画像領域のＮフレーム映像信号出力期間
【図１】
2008104016.tif 000003
【図２】
2008104016.tif 000004
【図３】
2008104016.tif 000005
【図４】
2008104016.tif 000006