(57)【要約】 【課題】表示装置の輝度を向上させることのでき、また、消費電力を減少させることのできる表示装置を提供する。【解決手段】ゲートオン電圧とゲートオフ電圧からなる一般ゲート信号を伝達する複数のゲート線、ゲート線と交差しデータ電圧を伝達する複数のデータ線、ゲート線と平行に延長され維持信号を伝達する複数の維持電極線、ゲート線及びデータ線に接続されるスイッチング素子、スイッチング素子と共通電圧の間に接続される液晶キャパシタ、スイッチング素子と維持電極線の間に接続されるストレージキャパシタを各々有し、行列状に配列される複数の画素、一般ゲート信号に基づき類似ゲート信号を生成する複数の類似ゲート駆動回路、類似ゲート信号に基づき維持信号を生成する複数の維持信号生成回路を有し、各画素に印加される維持信号は、液晶キャパシタ及びストレージキャパシタにデータ電圧の充電が完了した直後に電圧レベルが変化する。【選択図】      図６
2008040498.tif 000002
【特許請求の範囲】
【請求項１】
ゲートオン電圧とゲートオフ電圧からなる一般ゲート信号を伝達する複数のゲート線と、
前記ゲート線と交差しデータ電圧を伝達する複数のデータ線と、
前記ゲート線と平行に延長され維持信号を伝達する複数の維持電極線と、
前記ゲート線及び前記データ線に接続されるスイッチング素子と、該スイッチング素子と共通電圧の間に接続される液晶キャパシタと、前記スイッチング素子と前記維持電極線の間に接続されるストレージキャパシタとを各々有し、行列状に配列される複数の画素と、
前記一般ゲート信号に基づいて類似ゲート信号を生成する複数の類似ゲート駆動回路と、
前記類似ゲート信号に基づいて前記維持信号を生成する複数の維持信号生成回路とを有し、
前記各画素に印加される維持信号は、前記液晶キャパシタ及び前記ストレージキャパシタにデータ電圧の充電が完了した直後に電圧レベルが変化することを特徴とする表示装置。
【請求項２】
前記充電されるデータ電圧が正極性である場合、前記維持信号は低レベルから高レベルに変化し、前記充電されるデータ電圧が負極性である場合、前記維持信号は高レベルから低レベルに変化することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記各類似ゲート駆動回路は、前記一般ゲート信号を所定の時間遅延させて前記類似ゲート信号を生成することを特徴とする請求項２に記載の表示装置。
【請求項４】
前記所定の時間は、２水平周期［２Ｈ］であることを特徴とする請求項３に記載の表示装置。
【請求項５】
前記共通電圧は、一定の値を有することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記ゲート信号を生成するゲート駆動部をさらに有し、該ゲート駆動部は、両方向ゲート駆動部であることを特徴とする請求項５に記載の表示装置。
【請求項７】
前記各類似ゲート駆動回路は、一般ゲート信号が印加されて出力電圧を出力する入力部と、
第１クロック信号が印加され、前記出力電圧の状態によって動作し、前記第１クロック信号を類似ゲート信号として出力する出力部と、
前記ゲートオフ電圧、第２クロック信号、及び前記出力電圧が印加され、前記出力部に接続されて前記第１クロック信号の状態変化から前記類似ゲート信号の状態を安定化させる安定化部と、
前記ゲートオフ電圧、次段の類似ゲート信号と前段の類似ゲート信号、及び前記出力電圧が印加され前記安定化部に接続され、前記第１クロック信号の状態変化から前記出力電圧の状態を安定化させ、前記類似ゲート駆動回路の動作をリセットするリセット部とを含むことを特徴とする請求項１に記載の表示装置。
【請求項８】
前記第２クロック信号は、前記ゲートオン電圧と同一のパルス幅を有し、前記第１クロック信号と１８０゜の位相差を有することを特徴とする請求項７に記載の表示装置。
【請求項９】
前記第１及び第２クロック信号の高レベル電圧は、ゲートオン電圧と同一であり、第１及び第２クロック信号の低レベル電圧は、ゲートオフ電圧と同一であることを特徴とする請求項７に記載の表示装置。
【請求項１０】
前記次段及び前段の類似ゲート信号のゲートオン電圧と入力される前記一般ゲート信号のゲートオン電圧との印加時期の差は、２水平周期［２Ｈ］であることを特徴とする請求項７に記載の表示装置。
【請求項１１】
前記入力部は、前記一般ゲート信号が入力端子と制御端子とに入力され、出力端子から前記出力電圧を出力する第１スイッチング素子を含むことを特徴とする請求項７に記載の表示装置。
【請求項１２】
前記出力部は、前記第１クロック信号が入力端子に入力され、前記出力電圧が制御端子に入力されて出力端子から前記類似ゲート信号を出力する第２スイッチング素子と、
前記第２スイッチング素子の制御端子と出力端子の間に接続される第１キャパシタとを含むことを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記安定化部は、前記第２スイッチング素子の出力端子に入力端子が接続され、前記第２クロック信号が制御端子に入力され、前記ゲートオフ電圧が出力端子に接続される第３スイッチング素子と、
前記第２スイッチング素子の出力端子に入力端子が接続され、前記ゲートオフ電圧に出力端子が接続される第４スイッチング素子と、
前記第１クロック信号と前記第４スイッチング素子の制御端子の間に接続される第２キャパシタと、
前記第４スイッチング素子の制御端子に入力端子が接続され、前記出力電圧が制御端子に入力され、出力端子に前記ゲートオフ電圧が接続される第５スイッチング素子とを含むことを特徴とする請求項１２に記載の表示装置。
【請求項１４】
前記リセット部は、前記出力電圧が入力端子に入力され、前記第４スイッチング素子の制御端子と制御端子が接続され、前記ゲートオフ電圧が出力端子が接続される第６スイッチング素子と、
前記出力電圧が入力端子に入力され、前記次段の類似ゲート信号が制御端子に入力され、前記ゲートオフ電圧が出力端子に接続される第７スイッチング素子と、
前記出力電圧が入力端子に入力され、前記前段の類似ゲート信号が制御端子に入力され、前記ゲートオフ電圧が出力端子に接続される第８スイッチング素子とを含むことを特徴とする請求項１３に記載の表示装置。
【請求項１５】
同一の維持電極線に印加される維持信号の電圧レベルは、フレーム周期で反転することを特徴とする請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、表示装置の輝度を向上させ、さらに消費電力を減少させることのできる表示装置に関する。
【背景技術】
【０００２】
一般の液晶表示装置は、画素電極及び共通電極を具備した二つの表示板と、その間に挟持された誘電率異方性を有する液晶層とを備える。画素電極は、行列状に配列されており、薄膜トランジスタ（ＴＦＴ）などスイッチング素子に接続され、一行ずつ順次にデータ信号の印加を受ける。共通電極は表示板の全面に亘って形成され、共通電圧の印加を受ける。画素電極、共通電極及びその間の液晶層は、回路的には液晶キャパシタを構成し、液晶キャパシタは、これに接続されたスイッチング素子と共に画素を構成する基本単位になる。
【０００３】
このような液晶表示装置は、二つの電極に電圧を印加して液晶層に電界を生成し、この電界の強さを調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。この時、液晶層に一方向の電界が長く印加されることによって発生する劣化現象を防止するためにフレーム毎に、行毎に、または画素毎に共通電圧に対するデータ信号の電圧極性を反転させる。
【０００４】
しかし、行反転である場合、画素毎に共通電圧に対するデータ電圧の極性を反転させるドット反転である場合より画像表示のためのデータ電圧の範囲が小さい。従って、ＶＡ（ｖｅｒｔｉｃａｌ  ａｌｉｇｎｍｅｎｔ）モード液晶表示装置のように液晶駆動のためのしきい電圧が高い場合、実際画像表示のための階調を表現するのに用いられるデータ電圧の範囲がしきい電圧だけ小さくなり、その結果、所望の輝度が得られなくなるという問題がある。
【０００５】
また、液晶表示装置の中で特に携帯電話などに使用される中小型表示装置の場合には、消費電力などを節約するために、行毎に共通電圧に対するデータ電圧の極性を反転させる行反転を行っているが、中小型表示装置でも解像度が次第に高くなり、電力消費が段々増加してきているという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は上記従来の表示装置における問題点に鑑みてなされたものであって、本発明の目的は、表示装置の輝度を向上させることのできる表示装置を提供することにある。
また、本発明の他の目的は、表示装置の消費電力を減少させることのできる表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた本発明による表示装置は、ゲートオン電圧とゲートオフ電圧からなる一般ゲート信号を伝達する複数のゲート線と、前記ゲート線と交差しデータ電圧を伝達する複数のデータ線と、前記ゲート線と平行に延長され維持信号を伝達する複数の維持電極線と、前記ゲート線及び前記データ線に接続されるスイッチング素子と、該スイッチング素子と共通電圧の間に接続される液晶キャパシタと、前記スイッチング素子と前記維持電極線の間に接続されるストレージキャパシタとを各々有し、行列状に配列される複数の画素と、前記一般ゲート信号に基づいて類似ゲート信号を生成する複数の類似ゲート駆動回路と、前記類似ゲート信号に基づいて前記維持信号を生成する複数の維持信号生成回路とを有し、前記各画素に印加される維持信号は、前記液晶キャパシタ及び前記ストレージキャパシタにデータ電圧の充電が完了した直後に電圧レベルが変化することを特徴とする。
【０００８】
前記充電されるデータ電圧が正極性である場合、前記維持信号は低レベルから高レベルに変化し、前記充電されるデータ電圧が負極性である場合、前記維持信号は高レベルから低レベルに変化することが好ましい。
前記各類似ゲート駆動回路は、前記一般ゲート信号を所定の時間遅延させて前記類似ゲート信号を生成することが好ましい。
この時、前記所定の時間は、２水平周期［２Ｈ］であることが好ましい。
前記共通電圧は一定の値を有することが好ましい。
前記ゲート信号を生成するゲート駆動部をさらに有し、該ゲート駆動部は、両方向ゲート駆動部であることが好ましい。
【０００９】
前記各類似ゲート駆動回路は、一般ゲート信号が印加されて出力電圧を出力する入力部と、第１クロック信号が印加され、前記出力電圧の状態によって動作し、前記第１クロック信号を類似ゲート信号として出力する出力部と、前記ゲートオフ電圧、第２クロック信号、及び前記出力電圧が印加され、前記出力部に接続されて前記第１クロック信号の状態変化から前記類似ゲート信号の状態を安定化させる安定化部と、前記ゲートオフ電圧、次段の類似ゲート信号と前段の類似ゲート信号、及び前記出力電圧が印加され前記安定化部に接続され、前記第１クロック信号の状態変化から前記出力電圧の状態を安定化させ、前記類似ゲート駆動回路の動作をリセットするリセット部とを含むことが好ましい。
前記第２クロック信号は、前記ゲートオン電圧と同一のパルス幅を有し、前記第１クロック信号と１８０゜の位相差を有することが好ましい。
前記第１及び第２クロック信号の高レベル電圧は、ゲートオン電圧と同一であり、前記第１及び第２クロック信号の低レベル電圧は、ゲートオフ電圧と同一であることが好ましい。
前記次段及び前段の類似ゲート信号のゲートオン電圧と入力される前記一般ゲート信号のゲートオン電圧との印加時期の差は、２水平周期［２Ｈ］であることが好ましい。
【００１０】
前記入力部は、前記一般ゲート信号が入力端子と制御端子とに入力され、出力端子から前記出力電圧を出力する第１スイッチング素子を含むことが好ましい。
前記出力部は、前記第１クロック信号が入力端子に入力され、前記出力電圧が制御端子に入力されて出力端子から前記類似ゲート信号を出力する第２スイッチング素子と、前記第２スイッチング素子の制御端子と出力端子の間に接続される第１キャパシタとを含むことが好ましい。
前記安定化部は、前記第２スイッチング素子の出力端子に入力端子が接続され、前記第２クロック信号が制御端子に入力され、前記ゲートオフ電圧が出力端子に接続される第３スイッチング素子と、前記第２スイッチング素子の出力端子に入力端子が接続され、前記ゲートオフ電圧に出力端子が接続される第４スイッチング素子と、前記第１クロック信号と前記第４スイッチング素子の制御端子の間に接続される第２キャパシタと、前記第４スイッチング素子の制御端子に入力端子が接続され、前記出力電圧が制御端子に入力され、出力端子に前記ゲートオフ電圧が接続される第５スイッチング素子とを含むことが好ましい。
【００１１】
前記リセット部は、前記出力電圧が入力端子に入力され、前記第４スイッチング素子の制御端子と制御端子が接続され、前記ゲートオフ電圧が出力端子が接続される第６スイッチング素子と、前記出力電圧が入力端子に入力され、前記次段の類似ゲート信号が制御端子に入力され、前記ゲートオフ電圧が出力端子に接続される第７スイッチング素子と、前記出力電圧が入力端子に入力され、前記前段の類似ゲート信号が制御端子に入力され、前記ゲートオフ電圧が出力端子に接続される第８スイッチング素子とを含むことことが好ましい。
同一の維持電極線に印加される維持信号の電圧レベルは、フレーム周期で反転することが好ましい。
【発明の効果】
【００１２】
本発明に係る表示装置によれば、共通電圧を所定の大きさの電圧に固定した後、所定の周期で電圧レベルが変わる維持信号を維持電極線に印加するので、画素電極電圧の範囲が増加し、画素電圧の範囲もまた広くなり階調を表現するための電圧の範囲が広くなることによって画質が向上するという効果がある。
【００１３】
また、同一の大きさのデータ電圧が印加される場合、一定の電圧の維持電圧が印加される場合に比べてより広い範囲の画素電圧が生成されるので、消費電力が減少し、さらに、共通電圧が一定の値に固定され、消費電力はより減少するという効果がある。
さらに、別途の選択回路を付加することなく両方向ゲート駆動部と維持信号生成部を採用した液晶表示装置が実現可能であるという効果がある。
【発明を実施するための最良の形態】
【００１４】
次に、本発明に係る表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の参照符号を付けている。層、膜、領域、板などの部分が、他の部分の「上に」あるとするとき、これは他の部分の「すぐ上に」ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の「すぐ上に」あるとするとき、これは中間に他の部分がない場合を意味する。
【００１５】
図１及び図２を参照して本発明の一実施形態による液晶表示装置について詳細に説明する。
図１は、本発明の一実施形態による液晶表示装置のブロック図である。図２は、本発明の一実施形態による液晶表示装置における一つの画素の等価回路図である。
【００１６】
図１を参照すると、本発明の一実施形態による液晶表示装置は、液晶表示板組立体３００、ゲート駆動部４００、データ駆動部５００、データ駆動部５００に接続された階調電圧生成部８００、維持信号生成部７００及び信号制御部６００を有する。
液晶表示板組立体３００は、等価回路によれば、複数の信号線（Ｇ１〜Ｇ２ｎ、Ｇｄ、Ｄ１〜Ｄｍ、Ｓ１〜Ｓ２ｎ）と複数の画素（ＰＸ）を含む。一方、図２に示した構造によれば、液晶表示板組立体３００は、互いに対向する下部及び上部表示板１００、２００とその間に介在する液晶層３とを含む。
【００１７】
信号線（Ｇ１〜Ｇ２ｎ、Ｇｄ、Ｄ１〜Ｄｍ、Ｓ１〜Ｓ２ｎ）は、複数のゲート線（Ｇ１〜Ｇ２ｎ、Ｇｄ）、複数のデータ線（Ｄ１〜Ｄｍ）及び複数の維持電極線（Ｓ１〜Ｓ２ｎ）を含む。
ゲート線（Ｇ１〜Ｇ２ｎ、Ｇｄ）は、ゲート信号（走査信号とも言う）を伝達し、一般ゲート線（Ｇ１〜Ｇ２ｎ）と付加ゲート線（Ｇｄ）を含む。維持電極線（Ｓ１〜Ｓ２ｎ）は、一般ゲート線（Ｇ１〜Ｇ２ｎ）と交互に配置され、維持信号を伝達する。データ線（Ｄ１〜Ｄｍ）はデータ電圧を伝達する。
ゲート線（Ｇ１〜Ｇ２ｎ、Ｇｄ）と維持電極線（Ｓ１〜Ｓ２ｎ）は、ほぼ行方向に延長され互いにほぼ平行であり、データ線（Ｄ１〜Ｄｍ）は、ほぼ列方向に延長され互いにほぼ平行である。
【００１８】
図１に示すように、画素（ＰＸ）は、一般ゲート線（Ｇ１〜Ｇ２ｎ）、データ線（Ｄ１〜Ｄｍ）及び維持電極線（Ｓ１〜Ｓ２ｎ）に接続され、行列形態に配列されている。各画素（ＰＸ）、例えば、ｉ番目（ｉ＝１、２、…、２ｎ）行、ｊ番目（ｊ＝１、２、…、ｍ）列の画素（ＰＸ）は、図２に示すように、ｉ番目の一般ゲート線（Ｇｉ）とｊ番目のデータ線（Ｄｊ）に接続されたスイッチング素子（Ｑ）、スイッチング素子（Ｑ）に接続された液晶キャパシタ（Ｃｌｃ）、さらに、スイッチング素子（Ｑ）とｉ番目の維持電極線（Ｓｉ）に接続されたストレージキャパシタ（Ｃｓｔ）を含む。
【００１９】
スイッチング素子（Ｑ）は、下部表示板１００に備えられている薄膜トランジスタなどの三端子素子であって、その制御端子は一般ゲート線（Ｇｉ）に接続され、入力端子はデータ線（Ｄｊ）に接続され、出力端子は画素電極１９１に接続され、ひいては液晶キャパシタ（Ｃｌｃ）及びストレージキャパシタ（Ｃｓｔ）に接続されている。
液晶キャパシタ（Ｃｌｃ）は、下部表示板１００の画素電極１９１と上部表示板２００の共通電極２７０を二つの端子とし、二つの電極（１９１、２７０）の間の液晶層３は誘電体として機能する。画素電極１９１は、スイッチング素子（Ｑ）に接続され、共通電極２７０は、上部表示板２００の全面に形成されて共通電圧（Ｖｃｏｍ）の印加を受ける。
【００２０】
共通電圧（Ｖｃｏｍ）は、一定の大きさを有する直流（ＤＣ）電圧である。図２とは異なり、共通電極２７０が下部表示板１００に設置される場合もあり、その場合には、２つの電極（１９１、２７０）のうち少なくとも１つを線形または棒形に形成してもよい。
液晶キャパシタ（Ｃｌｃ）の補助的な役割を果たすストレージキャパシタ（Ｃｓｔ）は、画素電極１９１と維持電極線（Ｓｉ）が絶縁体を介在して重畳してなる。
【００２１】
一方、色表示を実現するためには各画素（ＰＸ）が基本色のうちの一つを固有に表示したり（空間分割）、各画素（ＰＸ）が時間によって交互に基本色を表示するようにし（時間分割）、これら基本色の空間的、時間的作用で所望の色が認識されるようにする。基本色の例としては、赤色、緑色、青色などの三原色がある。図２は、空間分割の一例であって、各画素（ＰＸ）が画素電極１９１に対応する上部表示板２００の領域に基本色のうちの一つを示すカラーフィルタ２３０を備えている。図２とは異なり、カラーフィルタ２３０を、下部表示板１００の画素電極１９１の上または下に設けてもよい。
液晶表示板組立体３００には少なくとも一つの偏光子（図示せず）が備えられる。
【００２２】
再び図１を参照すれば、階調電圧生成部８００は、画素（ＰＸ）の透過率に係る全体の階調電圧または限定された数の階調電圧（以下、基準階調電圧という）を生成する。（基準）階調電圧は、共通電圧（Ｖｃｏｍ）に対してプラスの値を有するものと、マイナスの値を有するものを含むことができる。
【００２３】
ゲート駆動部４００は、液晶表示板組立体３００の両側方、例えば、左側と右側の端に配置されている第１及び第２ゲート駆動回路４００ａ、４００ｂを含む。
第１ゲート駆動回路４００ａは、奇数番目の一般ゲート線（Ｇ１、Ｇ３、Ｇ２ｎ−１）及び付加ゲート線（Ｇｄ）と一端で接続され、第２ゲート駆動回路４００ｂは、偶数番目の一般ゲート線（Ｇ２、Ｇ４、…、Ｇ２ｎ）と一端で接続されている。しかし、これに限定されるのではなく、逆に、奇数番目の一般ゲート線（Ｇ１、Ｇ３、…、Ｇ２ｎ−１）及び付加ゲート線（Ｇｄ）が第２ゲート駆動回路４００ｂに接続し、偶数番目の一般ゲート線（Ｇ２、Ｇ４、…、Ｇ２ｎ）が、第１ゲート駆動回路４００ａに接続することもできる。
【００２４】
第１及び第２ゲート駆動回路４００ａ、４００ｂは、ゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）の組み合わせからなるゲート信号を接続されたゲート線（Ｇ１〜Ｇ２ｎ、Ｇｄ）に印加する。
ゲート駆動部４００は、信号線（Ｇ１〜Ｇ２ｎ、Ｇｄ、Ｄ１〜Ｄｍ、Ｓ１〜Ｓ２ｎ）及び薄膜トランジスタスイッチング素子（Ｑ）などと共に液晶表示板組立体３００に集積される。しかし、ゲート駆動部４００は、少なくとも一つの集積回路チップの形態で液晶表示板組立体３００上に直接装着されたり、フレキシブルプリント回路フィルム（図示せず）上に装着されてＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）の形態で液晶表示板組立体３００に付着されたり、別途のプリント回路基板（図示せず）上に装着することができる。
【００２５】
維持信号生成部７００は、液晶表示板組立体３００の両側方、例えば、第１及び第２ゲート駆動回路４００ａ、４００ｂと各々隣接するように配置された第１及び第２維持信号生成回路７００ａ、７００ｂを有する。
第１維持信号生成回路７００ａは、奇数番目の維持電極線（Ｓ１、Ｓ３、…、Ｓ２ｎ−１）及び偶数番目の一般ゲート線（Ｇ２、Ｇ４、…、Ｇ２ｎ）に接続され、奇数番目の維持電極線（Ｓ１、Ｓ３、…、Ｓ２ｎ−１）に高レベル電圧と低レベル電圧からなる維持信号を印加する。
第２維持信号生成回路７００ｂは、偶数番目の維持電極線（Ｓ２、Ｓ４、…、Ｓ２ｎ）及び第１の一般ゲート線（Ｇ１）を除いた奇数番目の一般ゲート線（Ｇ３、Ｇ５、…、Ｇ２ｎ−１）と付加ゲート線（Ｇｄ）に接続され、偶数番目の維持電極線（Ｓ２、Ｓ４、…、Ｓ２ｎ）に維持信号を印加する。
【００２６】
これとは異なり、維持信号生成部７００は、ゲート駆動部４００に接続された別途の付加ゲート線（Ｇｄ）を通じて必要な信号を供給されるのではなく、別途の信号発生部や信号制御部６００などのような別途の装置から必要な信号を供給されることもできる。この場合、ゲート駆動部４００に接続された付加ゲート線（Ｇｄ）は、液晶表示板組立体３００に形成する必要がない。
【００２７】
維持信号生成部７００は、信号線（Ｇ１〜Ｇ２ｎ、Ｇｄ、Ｄ１〜Ｄｍ、Ｓ１〜Ｓ２ｎ）及び薄膜トランジスタスイッチング素子（Ｑ）などと共に液晶表示板組立体３００に集積される。
しかし、維持信号生成部７００は、少なくとも一つの集積回路チップの形態で液晶表示板組立体３００上に直接装着されたり、フレキシブルプリント回路フィルム（図示せず）上に装着されてＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）の形態で液晶表示板組立体３００に付着されたり、別途のプリント回路基板（図示せず）上に装着してもよい。
【００２８】
データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ１〜Ｄｍ）に接続され、階調電圧生成部８００からの階調電圧を選択し、これをデータ電圧としてデータ線（Ｄ１〜Ｄｍ）に印加する。しかし、階調電圧生成部８００が階調電圧を全て提供するのではなく、限定された数の基準階調電圧のみを提供する場合には、データ駆動部５００は、基準階調電圧を分圧して所望のデータ電圧を生成する。
データ駆動部５００は、少なくとも一つの集積回路チップの形態で液晶表示板組立体３００上に直接装着されたり、フレキシブルプリント回路フィルム（図示せず）上に装着されてＴＣＰの形態で液晶表示板組立体３００に付着されたり、別途のプリント回路基板（図示せず）上に装着してもよい。
【００２９】
信号制御部６００は、ゲート駆動部４００、データ駆動部５００、及び維持信号生成部７００などを制御する。
【００３０】
データ駆動部５００、信号制御部６００、及び階調電圧生成部８００の各々は、少なくとも一つの集積回路チップの形態で液晶表示板組立体３００上に直接装着されたり、フレキシブルプリント回路フィルム（図示せず）上に装着されてＴＣＰの形態で液晶表示板組立体３００に付着されたり、別途のプリント回路基板（図示せず）上に装着してもよい。
【００３１】
これとは異なり、これら駆動装置（５００、６００、８００）が信号線（Ｇ１〜Ｇ２ｎ、Ｇｄ、Ｄ１〜Ｄｍ、Ｓ１〜Ｓ２ｎ）及び薄膜トランジスタスイッチング素子（Ｑ）などと共に液晶表示板組立体３００に集積されてもよい。また、駆動装置（５００、６００、８００）は単一チップで集積されてもよく、この場合、これらのうちの少なくとも一つ、またはこれらをなす少なくとも一つの回路素子は単一チップの外側に位置してもよい。
【００３２】
次に、このような液晶表示装置の動作について詳細に説明する。
信号制御部６００は、外部のグラフィック制御部（図示せず）から入力画像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号を受信する。入力画像信号（Ｒ、Ｇ、Ｂ）は、各画素（ＰＸ）の輝度情報を含んでおり、輝度は決められた数、例えば、１０２４（＝２１０）、２５６（＝２８）または６４（＝２６）個の階調（ｇｒａｙ）を有している。入力制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）と水平同期信号（Ｈｓｙｎｃ）、メインクロック信号（ＭＣＬＫ）、データイネーブル信号（ＤＥ）などがある。
【００３３】
信号制御部６００は、入力画像信号（Ｒ、Ｇ、Ｂ）と入力制御信号に基づいて入力画像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００の動作条件に合うように適切に処理し、ゲート制御信号（ＣＯＮＴ１）、データ制御信号（ＣＯＮＴ２）及び維持制御信号（ＣＯＮＴ３）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に送出し、データ制御信号（ＣＯＮＴ２）と処理したデジタル画像信号（ＤＡＴ）をデータ駆動部５００に送出し、維持制御信号（ＣＯＮＴ３）を維持信号生成部７００に送出する。
【００３４】
ゲート制御信号（ＣＯＮＴ１）は、走査開始を指示する走査開始信号（ＳＴＶ１、ＳＴＶ２）とゲートオン電圧（Ｖｏｎ）の出力周期を制御する少なくとも一つのクロック信号を含む。ゲート制御信号（ＣＯＮＴ１）はまた、ゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号（ＯＥ）をさらに含むことができる。
【００３５】
データ制御信号（ＣＯＮＴ２）は、一行の画素（ＰＸ）に対するデジタル画像信号（ＤＡＴ）の伝送開始を知らせる水平同期開始信号（ＳＴＨ）とデータ線（Ｄ１〜Ｄｍ）にアナログデータ電圧の印加を指示するロード信号（ＬＯＡＤ）、及びデータクロック信号（ＨＣＬＫ）を含む。データ制御信号（ＣＯＮＴ２）はまた、共通電圧（Ｖｃｏｍ）に対するデータ電圧の極性（以下、共通電圧に対するデータ電圧の極性を略してデータ電圧の極性という）を反転させる反転信号（ＲＶＳ）をさらに含むことができる。
【００３６】
信号制御部６００からのデータ制御信号（ＣＯＮＴ２）により、データ駆動部５００は、一つの行、例えば、ｉ番目行の画素（ＰＸ）に対するデジタル画像信号（ＤＡＴ）を受信し、各デジタル画像信号（ＤＡＴ）に対応する階調電圧を選択することによってデジタル画像信号（ＤＡＴ）をアナログデータ電圧に変換した後、これを当該データ線（Ｄ１〜Ｄｍ）に印加する。
【００３７】
ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）によりゲート線（Ｇ１〜Ｇ２ｎ）のうちの一つ、例えば、ｉ番目ゲート線（Ｇｉ）に印加されるゲート信号をゲートオン電圧（Ｖｏｎ）に変えて、このゲート線（Ｇｉ）に接続されたスイッチング素子（Ｑ）をターンオンさせる（但し、付加ゲート線（Ｇｄ）にはスイッチング素子（Ｑ）が接続していないので除く）。これにより、データ線（Ｄ１〜Ｄｍ）に印加されたデータ電圧がターンオンしたスイッチング素子（Ｑ）を通じてｉ番目行の画素（ＰＸ）に印加され、その結果、画素（ＰＸ）内の液晶キャパシタ（Ｃｌｃ）とストレージキャパシタ（Ｃｓｔ）が充電される。
【００３８】
液晶キャパシタ（Ｃｌｃ）の充電電圧、つまり画素電圧は、画素（ＰＸ）に印加されたデータ電圧と共通電圧（Ｖｃｏｍ）の差とほぼ同一である。液晶分子は、画素電圧の大きさによってその配列が異なり、このため液晶層３を通過する光の偏光が変化する。このような偏光の変化は、偏光子によって光透過率の変化として示され、これによって画素（ＰＸ）は、デジタル画像信号（ＤＡＴ）の階調が示す輝度を表示する。
【００３９】
一つの水平周期（“１Ｈ”ともいい、水平同期信号Ｈｓｙｎｃ及びデータイネーブル信号ＤＥの一周期と同一である）が経過し、データ駆動部５００が（ｉ＋１）番目行の画素（ＰＸ）に対するデータ電圧をデータ線（Ｄ１〜Ｄｍ）に印加すると、ゲート駆動部４００は、ｉ番目ゲート線（Ｇｉ）に印加されるゲート信号をゲートオフ電圧（Ｖｏｆｆ）に変え、その後、ゲート線（Ｇｉ＋１）に印加されるゲート信号をゲートオン電圧（Ｖｏｎ）に変える。これにより、ｉ番目画素行のスイッチング素子（Ｑ）がターンオフし、このため画素電極１９１が孤立（ｆｌｏａｔｉｎｇ）状態になる。
【００４０】
維持信号生成部７００は、信号制御部６００からの維持制御信号（ＣＯＮＴ３）と（ｉ＋１）番目ゲート線（Ｇｉ＋１）に印加されるゲート信号の電圧上昇によってｉ番目維持電極線（Ｓｉ）に印加される維持信号の電圧レベルを変える。これにより、ｉ番目画素行のストレージキャパシタ（Ｃｓｔ）の一端子である画素電極１９１が他端子である維持電極線（Ｓｉ）の電圧変化に従ってその電圧を変える。
このような過程を全ての画素行に対して繰り返すことで、液晶表示装置は１フレームの画像を表示する。
【００４１】
１フレームが終われば次のフレームが開始され、各画素（ＰＸ）に印加されるデータ電圧の極性が直前フレームでの極性と反対になるように、データ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（フレーム反転）。また、一行の画素（ＰＸ）に印加されるデータ電圧の極性は全て同一であり、隣接した二行の画素（ＰＸ）に印加されるデータ電圧の極性は反対である（行反転）。
【００４２】
このように本実施形態による液晶表示装置がフレーム反転及び行反転を行うので、ある一行の画素（ＰＸ）に印加されるデータ電圧は全て正極性であるか負極性であり、フレーム単位で極性が変わる。
この時、維持電極線（Ｓ１〜Ｓ２ｎ）に印加される維持信号は、画素電極１９１に正極性のデータ電圧が充電された場合は低レベル電圧から高レベル電圧に変化し、反対に画素電極１９１に負極性のデータ電圧が充電された場合は高レベル電圧から低レベル電圧に変化する。
【００４３】
従って、画素電極１９１の電圧は正極性データ電圧で充電された場合はさらに上昇し、負極性データ電圧で充電された場合はさらに低下する。これにより、画素電極１９１の電圧範囲は、データ電圧の基礎である階調電圧の範囲より広く、このため低い基本電圧でも広い範囲の輝度を実現することができる。
【００４４】
一方、第１及び第２維持信号生成回路７００ａ、７００ｂは、各々維持電極線（Ｓ１〜Ｓ２ｎ）に各々接続された複数の信号生成回路７１０を含むことができ、このような信号生成回路７１０の一例について図３及び図４を参照して詳細に説明する。
【００４５】
図３は、本発明の一実施形態による信号生成回路の回路図である。図４は、図３に示す信号生成回路を含む液晶表示装置に使用される信号のタイミング図である。
図３に示すように、信号生成回路７１０は、入力端（ＩＰ）と出力端（ＯＰ）を有する。ｉ番目信号生成回路の場合、入力端（ＩＰ）は（ｉ＋１）番目ゲート線（Ｇｉ＋１）に接続されて（ｉ＋１）番目ゲート信号（ｇｉ＋１）（以下、入力信号という）を受信し、出力端（ＯＰ）は、ｉ番目維持電極線（Ｓｉ）に接続されてｉ番目維持信号（Ｖｓｉ）を出力する。
【００４６】
これと同様に、（ｉ＋１）番目信号生成回路の場合、入力端（ＩＰ）は（ｉ＋２）番目ゲート線（Ｇｉ＋２）に接続されて（ｉ＋２）番目ゲート信号（ｇｉ＋２）を入力信号として受信し、出力端（ＯＰ）は（ｉ＋１）番目維持電極線（Ｓｉ＋１）に接続されて（ｉ＋１）番目維持信号（Ｖｓｉ＋１）を出力する。
信号生成回路７１０は、信号制御部６００から維持制御信号（ＣＯＮＴ３）の一種である第１、第２及び第３クロック信号（ＣＫ１、ＣＫ１Ｂ、ＣＫ２）を受信し、信号制御部６００または外部から高電圧（ＡＶＤＤ）と低電圧（ＡＶＳＳ）を受信する。
【００４７】
図４に示すように、第１〜第３クロック信号（ＣＫ１、ＣＫ１Ｂ、ＣＫ２）は２Ｈの周期を有し、デューティ比は約５０％であることができる。第１クロック信号（ＣＫ１）と第２クロック信号（ＣＫ１Ｂ）は、約１８０゜の位相差を有する互いに反転した信号であり、第２クロック信号（ＣＫ１Ｂ）と第３クロック信号（ＣＫ２）の位相は互いに同一である。また、第１〜第３クロック信号（ＣＫ１、ＣＫ１Ｂ、ＣＫ２）の波形はフレーム単位で反転する。
【００４８】
第１及び第２クロック信号（ＣＫ１、ＣＫ１Ｂ）の高レベル電圧（Ｖｈ１）は約１５Ｖであり、低レベル電圧（Ｖｌ１）は約０Ｖであることができ、第３クロック信号（ＣＫ２）の高レベル電圧（Ｖｈ２）は約５Ｖであり、低レベル電圧（Ｖｌ２）は約０Ｖであることができる。高電圧（ＡＶＤＤ）は、第３クロック信号（ＣＫ２）の高レベル電圧（Ｖｈ２）と同様に約５Ｖであり、低電圧（ＡＶＳＳ）は第３クロック信号（ＣＫ２）の低レベル電圧（Ｖｌ２）と同様に約０Ｖであることができる。
【００４９】
信号生成回路７１０は、制御端子、入力端子及び出力端子を各々有する５個のトランジスタ（Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５）と二つのキャパシタ（Ｃ１、Ｃ２）を含む。
トランジスタ（Ｔｒ１）の制御端子は入力端（ＩＰ）に接続され、入力端子は第３クロック信号（ＣＫ２）に接続され、出力端子は出力端（ＯＰ）に接続されている。
トランジスタ（Ｔｒ２）とトランジスタ（Ｔｒ３）の制御端子は入力端（ＩＰ）に接続され、入力端子は各々第１及び第２クロック信号（ＣＫ１、ＣＫ１Ｂ）に接続されている。
【００５０】
トランジスタ（Ｔｒ４）とトランジスタ（Ｔｒ５）の制御端子は各々トランジスタ（Ｔｒ２）とトランジスタ（Ｔｒ３）の出力端子に接続され、入力端子は各々低電圧（ＡＶＳＳ）と高電圧（ＡＶＤＤ）に接続され、出力端子は出力端（ＯＰ）に接続されている。
キャパシタ（Ｃ１、Ｃ２）は、トランジスタ（Ｔｒ４）の制御端子と低電圧（ＡＶＳＳ）、トランジスタ（Ｔｒ５）の制御端子と高電圧（ＡＶＤＤ）の間に接続されている。
トランジスタ（Ｔｒ１〜Ｔｒ５）は、非晶質シリコンまたは多結晶シリコン薄膜トランジスタからなることができる。
【００５１】
以下、このような信号生成回路の動作について詳細に説明する。
本実施形態によれば、図４に示すように、隣接した二つのゲート線に印加されるゲートオン電圧（Ｖｏｎ）の印加時間が一部重畳しており、この時、ゲートオン電圧（Ｖｏｎ）の重畳時間は約１Ｈであることができる。これにより、全ての行の画素は直前の行の画素に印加されるデータ電圧で約１Ｈ間充電されるが、残りの約１Ｈ間は、自己のデータ電圧で充電が行われて正常に画像表示動作が行われる。
【００５２】
まず、ｉ番目信号生成回路について説明する。
入力信号、つまり（ｉ＋１）番目ゲート線（Ｇｉ＋１）に印加されるゲート信号（ｇｉ＋１）がゲートオン電圧（Ｖｏｎ）になれば、第１〜第３トランジスタ（Ｔｒ１〜Ｔｒ３）がターンオンする。ターンオンしたトランジスタ（Ｔｒ１）は、第３クロック信号（ＣＫ２）を出力端（ＯＰ）に伝達し、第３クロック信号（ＣＫ２）の低レベル電圧（Ｖｌ２）によって維持信号（Ｖｓｉ）の電圧レベルは低レベル電圧（Ｖ−）になる。一方、ターンオンしたトランジスタ（Ｔｒ２）は、第１クロック信号（ＣＫ１）をトランジスタ（Ｔｒ４）の制御端子に伝達し、ターンオンしたトランジスタ（Ｔｒ３）は、第２クロック信号（ＣＫ１Ｂ）をトランジスタ（Ｔｒ５）の制御端子に伝達する。
【００５３】
第１クロック信号（ＣＫ１）と第２クロック信号（ＣＫ１Ｂ）は、互いに反転した信号であるので、トランジスタ（Ｔｒ４）とトランジスタ（Ｔｒ５）は互いに反対に動作する。即ち、トランジスタ（Ｔｒ４）がターンオンすると、トランジスタ（Ｔｒ５）がターンオフし、反対にトランジスタ（Ｔｒ４）がターンオフすると、トランジスタ（Ｔｒ５）がターンオンする。トランジスタ（Ｔｒ４）がターンオン、トランジスタ（Ｔｒ５）がターンオフすると、低電圧（ＡＶＳＳ）が出力端（ＯＰ）に伝達され、トランジスタ（Ｔｒ４）がターンオフ、トランジスタ（Ｔｒ５）がターンオンすると、高電圧（ＡＶＤＤ）が出力端（ＯＰ）に伝達される。
【００５４】
ゲート信号（ｇｉ＋１）のゲートオン電圧（Ｖｏｎ）の状態は、例えば、２Ｈ間維持され、前半１Ｈ間を前半区間（Ｔ１）、後半１Ｈ間を後半区間（Ｔ２）とする。
前半区間（Ｔ１）において、第１クロック信号（ＣＫ１）は高レベル電圧（Ｖｈ１）であり、第２及び第３クロック信号（ＣＫ１Ｂ、ＣＫ２）は低レベル電圧（Ｖｌ１、Ｖｌ２）であるので、トランジスタ（Ｔｒ１）が伝達する第３クロック信号（ＣＫ２）の低レベル電圧（Ｖｌ２）がかかる出力端（ＯＰ）にはトランジスタ（Ｔｒ４）が伝達する低電圧（ＡＶＳＳ）がかかる。
【００５５】
従って、維持信号（Ｖｓｉ）は、低レベル電圧（Ｖｌ２）及び低電圧（ＡＶＳＳ）と同一の大きさの低レベル電圧（Ｖ−）となる。
一方、前半区間（Ｔ１）において、キャパシタ（Ｃ１）には第１クロック信号（ＣＫ１）の高レベル電圧（Ｖｈ１）と低電圧（ＡＶＳＳ）の差だけの電圧が充電され、キャパシタ（Ｃ２）には第２クロック信号（ＣＫ１Ｂ）の低レベル電圧（Ｖｌ１）と高電圧（ＡＶＤＤ）の差だけの電圧が充電される。
【００５６】
後半区間（Ｔ２）において、第１クロック信号（ＣＫ１）は低レベル電圧（Ｖｌ１）であり、第２及び第３クロック信号（ＣＫ１Ｂ、ＣＫ２）は高レベル電圧（Ｖｈ１、Ｖｈ２）であるので、前半区間（Ｔ１）と反対に、トランジスタ（Ｔｒ５）はターンオンし、トランジスタ（Ｔｒ４）はターンオフする。
【００５７】
これにより、出力端（ＯＰ）にはターンオンしたトランジスタ（Ｔｒ１）を通じて伝えられる第３クロック信号（ＣＫ２）の高レベル電圧（Ｖｈ２）がかかるようになり、維持信号（Ｖｓｉ）は低レベル電圧（Ｖ−）から高レベル電圧（Ｖｈ２）と同一レベルの高レベル電圧（Ｖ＋）に変化する。
また、出力端（ＯＰ）にはターンオンしたトランジスタ（Ｔｒ５）を通じて高レベル電圧（Ｖ＋）と同一レベルの高電圧（ＡＶＤＤ）が印加される。
【００５８】
一方、キャパシタ（Ｃ１）の充電電圧は、第１クロック信号（ＣＫ１）の低レベル電圧（Ｖｌ１）と低電圧（ＡＶＳＳ）の差と等しいので、これら二つの電圧が同じであればキャパシタ（Ｃ１）が放電される。キャパシタ（Ｃ２）の充電電圧は、第２クロック信号（ＣＫ１Ｂ）の高レベル電圧（Ｖｌ１）と高電圧（ＡＶＤＤ）の差と等しいので、これら二つの電圧が互いに異なればキャパシタ（Ｃ２）の充電電圧は０ではない。前述のように、第２クロック信号（ＣＫ１Ｂ）の高レベル電圧（Ｖｈ１）が約１５Ｖであり、高電圧（ＡＶＤＤ）が約５Ｖであれば、約１０Ｖの電圧がキャパシタ（Ｃ２）に充電される。
【００５９】
後半区間（Ｔ２）が終了し、ゲート信号（ｇｉ＋１）がゲートオン電圧（Ｖｏｎ）からゲートオフ電圧（Ｖｏｆｆ）に変化すると、トランジスタ（Ｔｒ１〜Ｔｒ３）はターンオフ状態に変わる。よって、トランジスタ（Ｔｒ１）の出力端子が孤立状態になってトランジスタ（Ｔｒ１）と出力端（ＯＰ）の電気的な接続が孤立状態となり、さらに、トランジスタ（Ｔｒ２、Ｔｒ３）の出力端子が孤立状態となり、その結果、トランジスタ（Ｔｒ４、Ｔｒ５）の制御端子もまた、孤立状態となる。
【００６０】
キャパシタ（Ｃ１）には電圧が充電されていないので、トランジスタ（Ｔｒ４）はターンオフ状態を維持する。しかし、キャパシタ（Ｃ２）には第２クロック信号（ＣＫ１Ｂ）の高レベル電圧（Ｖｈ１）と高電圧（ＡＶＤＤ）の差によって電圧が充電されているので、その電圧がトランジスタ（Ｔｒ５）のしきい電圧以上であれば、トランジスタ（Ｔｒ５）はターンオン状態を維持する。従って、出力端（ＯＰ）には高電圧（ＡＶＤＤ）が伝えられ、維持信号（Ｖｓｉ）として出力される。その結果、維持信号（Ｖｓｉ）は高レベル電圧（Ｖ＋）を維持する。
【００６１】
次に、（ｉ＋１）番目の信号生成回路の動作について説明する。
（ｉ＋１）番目信号生成回路（図示せず）に（ｉ＋２）番目ゲート信号（ｇｉ＋１）のゲートオン電圧（Ｖｏｎ）が印加されれば、（ｉ＋１）番目信号生成回路が動作する。
【００６２】
図４に示すように、（ｉ＋２）番目ゲート信号（ｇｉ＋２）がゲートオン電圧（Ｖｏｎ）になれば、この時の第１〜第３クロック信号（ＣＫ１、ＣＫ１Ｂ、ＣＫ２）の状態は、（ｉ＋１）番目ゲート信号（ｇｉ＋１）がゲートオン電圧（Ｖｏｎ）になる時の状態と逆になる。
【００６３】
これにより、（ｉ＋２）番目ゲート信号（ｇｉ＋２）の前半ゲートオン電圧（Ｖｏｎ）区間（Ｔ１）での動作は、（ｉ＋１）番目ゲート信号（ｇｉ＋１）の後半ゲートオン電圧（Ｖｏｎ）区間（Ｔ２）での動作と同一であり、トランジスタ（Ｔｒ１、Ｔｒ３、Ｔｒ５）のターンオン動作によって第３クロック信号（ＣＫ２）の高レベル電圧（Ｖｈ２）と高電圧（ＡＶＤＤ）が出力端（ＯＰ）にかかるようになり、維持信号（Ｖｓｉ＋１）は高レベル電圧（Ｖ＋）になる。
【００６４】
しかし（ｉ＋２）番目ゲート信号（ｇｉ＋２）の後半ゲートオン電圧（Ｖｏｎ）区間（Ｔ２）での動作は、（ｉ＋１）番目ゲート信号（ｇｉ＋１）の前半ゲートオン電圧（Ｖｏｎ）区間（Ｔ１）での動作と同一であり、トランジスタ（Ｔｒ１、Ｔｒ２、Ｔｒ４）のターンオン動作によって第３クロック信号（ＣＫ２）の低レベル電圧（Ｖｌ２）と低電圧（ＡＶＳＳ）が出力端（ＯＰ）にかかるようになり、維持信号（Ｖｓｉ＋１）は、高レベル電圧（Ｖ＋）から低レベル電圧（Ｖ−）に変わる。
【００６５】
上述のように、トランジスタ（Ｔｒ１）は、入力信号の電圧状態がゲートオン電圧（Ｖｏｎ）を維持する間、第３クロック信号（ＣＫ２）を維持信号として印加するためのトランジスタであり、残りのトランジスタ（Ｔｒ２〜Ｔｒ５）は、入力信号がゲートオフ電圧（Ｖｏｆｆ）であり出力端（ＯＰ）がトランジスタ（Ｔｒ１）と孤立状態にある時、キャパシタ（Ｃ１、Ｃ２）を利用して当該維持電極線に印加される維持信号の電圧状態を次のフレームまで維持するためのトランジスタである。
即ち、トランジスタ（Ｔｒ１）は、当該維持電極線に維持信号を初期に印加するためのもので、残りのトランジスタ（Ｔｒ２〜Ｔｒ５）は出力される維持信号を一定に維持するためのものであるので、トランジスタ（Ｔｒ２〜Ｔｒ５）の大きさは、第１トランジスタ（Ｔｒ１）の大きさより遥かに小さくても良い。
【００６６】
このような維持信号（Ｖｓ）の電圧変化によって画素電極電圧（Ｖｐ）が増減する。以下では、キャパシタとこれらキャパシタの静電容量を同一の図面符号で示す。
即ち、画素電極電圧（Ｖｐ）は、以下の数式１から求められる。数式１で、ＶＤはデータ電圧であり、ＣｌｃとＣｓｔは各々液晶キャパシタとストレージキャパシタの静電容量であり、ＶＨは維持信号（Ｖｓ）の高レベル電圧（Ｖ＋）であり、ＶＬは維持信号（Ｖｓ）の低レベル電圧（Ｖ−）である。
【００６７】
【数１】
2008040498.tif 000003
【００６８】
数式１から分かるように、画素電極電圧（Ｖｐ）は、キャパシタの静電容量（Ｃｌｃ、Ｃｓｔ）及び維持信号（Ｖｓ）の電圧変化によって決められる変化量（Δ）をデータ電圧（ＶＤ）に加減した値である。
従って、画素電極電圧（Ｖｐ）は、充電されているデータ電圧（ＶＤ）に維持信号（Ｖｓ）の変化量（Δ）が加減され、正極性データ電圧で充電された場合には、画素電極電圧（Ｖｐ）は変化量（Δ）だけ増加し、反対に負極性データ電圧で充電された場合には、画素電極電圧（Ｖｐ）は変化量（Δ）だけ減少する。これにより、画素電圧の変化は、増減された画素電極電圧（Ｖｐ）によって階調電圧の範囲より広くなり、表現される輝度範囲もまた広くなる。
【００６９】
また、既に説明したように、共通電圧（Ｖｃｏｍ）が一定の電圧に固定されているので、低い電圧と高い電圧を交互に印加することに比べて消費電力が減る。
このような本実施形態によれば、共通電圧（Ｖｃｏｍ）を所定の大きさの電圧に固定した後、所定の周期でレベルが変わる維持信号を維持電極線に印加して画素電極電圧の範囲を増加させる。これによって画素電圧の範囲も広くなり、階調を表現するための電圧の範囲が広くなることで画質が向上する。
【００７０】
また、同一の大きさのデータ電圧が印加される場合、一定な電圧の維持電圧が印加されることに比べてより広い範囲の画素電圧が生成されるので、増加するデータ電圧の大きさを考慮してデータ電圧の範囲を減らすことができることから消費電力が減少し、さらに、共通電圧が一定値で固定され、消費電力はさらに減る。
【００７１】
次に、図５〜図８を参照して本発明の他の実施形態による液晶表示装置について説明する。
図５は、本発明の他の実施形態による液晶表示装置のブロック図である。図６は、本発明の他の実施形態による類似ゲート信号生成回路のブロック図である。図７は、本発明の他の実施形態による類似ゲート駆動回路の回路図である。図８は、図７に示す類似ゲート駆動回路を含む液晶表示装置に使用される信号のタイミング図である。
【００７２】
図５に示す液晶表示装置は、図１に示した液晶表示装置とほぼ同様であるので、同一の機能を有する部分に対しては同じ図面符号を付し、詳細な説明は省略する。
図５に示すように、本発明の他の実施形態による液晶表示装置は、ゲート線（Ｇ１〜Ｇ２ｎ）に接続されたゲート駆動部４０１、データ線（Ｄ１〜Ｄｍ）に接続されたデータ駆動部５００、維持電極線（Ｓ１〜Ｓ２ｎ）に接続された維持信号生成部７０１、データ駆動部５００に接続された階調電圧生成部８００、ゲート駆動部４０１（第１及び第２ゲート駆動回路４０１ａ、４０１ｂ）及びデータ駆動部５００に接続された信号制御部６０１を有する。
【００７３】
しかし、本実施形態によるゲート駆動部４０１は、外部の選択信号によって一般ゲート線（Ｇ１〜Ｇ２ｎ）の走査方向を変更する両方向ゲート駆動部である。
即ち、選択信号の状態に従ってゲート駆動部４０１は順方向に、つまり、第１の一般ゲート線（Ｇ１）から最後の一般ゲート線（Ｇ２ｎ）にゲートオン電圧（Ｖｏｎ）を順次に伝達するか、あるいは、反対に逆方向に、つまり、最後の一般ゲート線（Ｇ２ｎ）から第１の一般ゲート線（Ｇ１）にゲートオン電圧（Ｖｏｎ）を順次に伝達する。
【００７４】
そのために液晶表示装置は、使用者の選択によって当該状態の選択信号を信号制御部６０１などから出力する選択スイッチ（図示せず）をさらに有することができ、信号制御部６０１は、ゲート制御信号（ＣＯＮＴ１）を通じて選択スイッチの動作状態を伝達し、選択された状態でゲート駆動部４０１が動作するように制御することが可能である。
【００７５】
図５に示すように、維持信号生成部７０１は、第１及び第２維持信号生成回路７０１ａ、７０１ｂを有する。しかし図１とは異なり、本実施形態による第１維持信号生成回路７０１ａは、偶数番目維持電極線（Ｓ２、Ｓ４、…、Ｓ２ｎ）に接続され、第２維持信号生成回路７０１ｂは、奇数番目維持電極線（Ｓ１、Ｓ３、…、Ｓ２ｎ−１）に接続されている。
【００７６】
しかし、図１に示した第１及び第２維持信号生成回路７００ａ、７００ｂと比較した場合、第１及び第２維持信号生成回路７０１ａ、７０１ｂは、維持電極線（Ｓ１〜Ｓ２ｎ）との接続関係のみ異なり、内部構造は同一である。このような第１及び第２維持信号生成回路７０１ａ、７０２ｂの接続関係はこれに限定されず、必要に応じて変更可能である。
また、図１とは異なり、本実施形態による液晶表示装置は、一般ゲート線（Ｇ１〜Ｇ２ｎ）と維持信号生成部７０１に接続された類似ゲート信号生成部７２０をさらに有する。
【００７７】
類似ゲート信号生成部７２０は、第１及び第２維持信号生成回路７０１ａ、７０１ｂに各々接続されている第１及び第２類似ゲート信号生成回路７２０ａ、７２０ｂを含む。
第１類似ゲート信号生成回路７２０ａは、奇数番目一般ゲート線（Ｇ１、Ｇ３、…、Ｇ２ｎ−１）と第１維持信号生成回路７０１ａに接続され、第１維持信号生成回路７０１ａの入力端（ＩＰ）にゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）からなる類似ゲート信号を印加し、第２類似ゲート信号生成回路７２０ｂは、偶数番目一般ゲート線（Ｇ２、Ｇ４、…、Ｇ２ｎ）と第２維持信号生成回路７０１ｂに接続され、第２維持信号生成回路７００ｂの入力端（ＩＰ）に類似ゲート信号を印加する。
【００７８】
そのために信号制御部６０１は、類似ゲート制御信号（ＣＯＮＴ４ａ、ＣＯＮＴ４ｂ）をさらに生成し、第１及び第２類似ゲート信号生成回路７２０ａ、７２０ｂに印加する。
類似ゲート信号生成部７２０は、液晶表示板組立体３０１に直接集積できる。しかし、類似ゲート信号生成部７２０は、少なくとも一つの集積回路チップの形態で液晶表示板組立体３００上に直接装着されたり、フレキシブルプリント回路フィルム（図示せず）上に装着されてＴＣＰの形態で液晶表示板組立体３０１に付着されたり、別途のプリント回路基板（図示せず）上に装着してもよい。
【００７９】
図６に示すように、第１及び第２類似ゲート信号生成回路７２０ａ、７２０ｂは、信号制御部６０１から類似ゲート制御信号（ＣＯＮＴ４ａ、ＣＯＮＴ４ｂ）の一種である第４クロック信号（ＣＫ３）及び第５クロック信号（ＣＫ３Ｂ）と、第６クロック信号（ＣＫ４）及び第７クロック信号（ＣＫ４Ｂ）、及びゲートオフ電圧（Ｖｏｆｆ）の印加を受ける。
【００８０】
即ち、第１類似ゲート信号生成回路７２０ａは、類似ゲート制御信号（ＣＯＮＴ４ａ）の一種である第４及び第５クロック信号（ＣＫ３、ＣＫ３Ｂ）の入力を受け、第２類似ゲート信号生成回路７２０ｂは、類似ゲート制御信号（ＣＯＮＴ４ｂ）の一種である第６及び第７クロック信号（ＣＫ４、ＣＫ４Ｂ）の入力を受ける。
このような第１及び第２類似ゲート信号生成回路７２０ａ、７２０ｂは、第１及び第２維持信号生成回路７０１ａ、７０１ｂの信号生成回路７１０に各々接続された複数の類似ゲート駆動回路７３０を含む。
【００８１】
図６に示すように、各類似ゲート駆動回路７３０は、入力端（ＩＮ）、クロック端（ＣＫ、ＣＫＢ）、リセット端（Ｒ１、Ｒ２）、ゲート電圧端（ＧＶ）、及び出力端（ＯＵＴ）を有する。
既に説明したように、第１類似ゲート信号生成回路７２０ａの各類似ゲート駆動回路７３０は、奇数番目ゲート信号（ｇ１、ｇ３、…、ｇ２ｎ−１）の入力を受け、第２類似ゲート信号生成回路７２０ｂの各類似ゲート駆動回路７３０は、偶数番目ゲート信号（ｇ２、ｇ４、…、ｇ２ｎ）の入力を受ける。
【００８２】
例えば、第１類似ゲート信号生成回路７２０ａに含まれるｉ（ｉは奇数）番目類似ゲート駆動回路７３０である場合、入力端（ＩＮ）はｉ番目ゲート線（Ｇｉ）に接続されてｉ番目ゲート信号（ｇｉ）を受信し、リセット端（Ｒ１）は、（ｉ＋２）番目類似ゲート信号生成回路７２０ａに接続されて（ｉ＋２）番目類似ゲート信号（Ｐｇｉ＋２）を受信し、リセット端（Ｒ２）は（ｉ−２）番目類似ゲート信号生成回路７２０ａに接続されて（ｉ−２）番目類似ゲート信号（Ｐｇｉ−２）を受信し、クロック端（ＣＫ、ＣＫＢ）は、各々第４及び第５クロック信号（ＣＫ３、ＣＫ３Ｂ）を受信し、ゲート電圧端（ＧＶ）は、ゲートオフ電圧（Ｖｏｆｆ）を受信する。出力端（ＯＵＴ）は、（ｉ）番目維持電極線（Ｓｉ）に接続された維持信号生成部７０１の（ｉ）番目信号生成回路７１０の入力端（ＩＰ）に接続される。
【００８３】
これと同様に、第２類似ゲート信号生成回路７２０ｂに含まれる（ｉ＋１）番目類似ゲート駆動回路７３０である場合、入力端（ＩＮ）は、（ｉ＋１）番目ゲート線（Ｇｉ＋１）に接続されて（ｉ＋１）番目ゲート信号（ｇｉ＋１）を受信し、リセット端（Ｒ１）は、（ｉ＋３）番目類似ゲート信号生成回路７２０ｂに接続されて（ｉ＋３）番目類似ゲート信号（Ｐｇｉ＋３）を受信し、リセット端（Ｒ２）は、（ｉ−３）番目類似ゲート信号生成回路７２０ｂに接続されて（ｉ−３）番目類似ゲート信号（Ｐｇｉ−３）を受信し、クロック端（ＣＫ、ＣＫＢ）は、各々第６及び第７クロック信号（ＣＫ４、ＣＫ４Ｂ）を受信し、ゲート電圧端（ＧＶ）は、ゲートオフ電圧（Ｖｏｆｆ）を受信する。出力端（ＯＵＴ）は、（ｉ＋１）番目維持電極線（Ｓｉ＋１）に接続された維持信号生成部７０１の（ｉ＋１）番目信号生成回路７１０の入力端（ＩＰ）に接続されている。
【００８４】
ただし、第１類似ゲート信号生成回路７２０ａ及び第２類似ゲート信号生成回路７２０ｂの第１類似ゲート駆動回路７３０のリセット端（Ｒ２）には、類似ゲート信号の代わりに別のダミー信号（ＤＳ１１、ＤＳ１２）が入力され、第１類似ゲート信号生成回路７２０ａ及び第２類似ゲート信号生成回路７２０ｂの最後の類似ゲート駆動回路７３０のリセット端（Ｒ１）には、別のダミー信号（ＤＳ２１、ＤＳ２２）が入力される。
【００８５】
これらダミー信号（ＤＳ１１、ＤＳ１２、ＤＳ２１、ＤＳ２２）は、走査開始信号に基づいて信号制御部６０１より生成できる。
これとは異なり、ダミー信号（ＤＳ１１、ＤＳ１２、ＤＳ２１、ＤＳ２２）は、ゲート駆動部４０１に接続された別の付加ゲート線を通じてゲート駆動部４０１から伝達されることもできる。
【００８６】
図８に示すように、第４及び第５クロック信号（ＣＫ３、ＣＫ３Ｂ）と第６及び第７クロック信号（ＣＫ４、ＣＫ４Ｂ）は、高レベル電圧（Ｖｈ３）と低レベル電圧（Ｖｌ３）を有し、高レベル電圧（Ｖｈ３）はゲートオン電圧（Ｖｏｎ）と同一であり、低レベル電圧（Ｖｌ３）はゲートオフ電圧（Ｖｏｆｆ）と同一であることができる。
【００８７】
また、第４及び第５クロック信号（ＣＫ３、ＣＫ３Ｂ）と第６及び第７クロック信号（ＣＫ４、ＣＫ４Ｂ）のパルス幅は、ゲートオン電圧（Ｖｏｎ）のパルス幅と同一であり、これら信号（ＣＫ３、ＣＫ３Ｂ、ＣＫ４、ＣＫ４Ｂ）の周期は約４Ｈであり、デューティ比は約５０％であることができる。
第４クロック信号（ＣＫ３）と第５クロック信号（ＣＫ３Ｂ）、そして第６クロック信号（ＣＫ４）と第７クロック信号（ＣＫ４Ｂ）は、約１８０゜の位相差を持つ互いに反転した信号である。第４クロック信号（ＣＫ３）と第６クロック信号（ＣＫ４）は、約９０゜の位相差を持つ。
【００８８】
図７を参照すると、各類似ゲート駆動回路７３０は、制御端子、入力端子及び出力端子を各々有する８個のトランジスタ（Ｑ１〜Ｑ８）及び二つのキャパシタ（Ｃｃ、Ｃｂ）を有する。トランジスタ（Ｑ１〜Ｑ８）は、ＮＭＯＳトランジスタであるが、ＰＭＯＳトランジスタを使用することも可能である。また、キャパシタ（Ｃｃ、Ｃｂ）は、実際に工程時に形成されるゲートとドレイン／ソース間の寄生容量であることができる。
【００８９】
トランジスタ（Ｑ１）の入力端子は、クロック端（ＣＫ）に接続され、出力端子は、出力端（ＯＵＴ）に接続されている。
トランジスタ（Ｑ２）の入力端子と制御端子は、入力端（ＩＮ）に接続され、出力端子は、接点（ｎ１）を通じてトランジスタ（Ｑ１）の制御端子に接続されている。
トランジスタ（Ｑ３）の入力端子は、接点（ｎ１）を通じてトランジスタ（Ｑ２）の出力端子に接続され、制御端子は、リセット端（Ｒ１）に接続され、出力端子は、ゲートオフ電圧（Ｖｏｆｆ）が入力されるゲート電圧端（ＧＶ）に接続されている。
【００９０】
トランジスタ（Ｑ４）の入力端子は、接点（ｎ１）を通じてトランジスタ（Ｑ２）の出力端子に接続され、出力端子は、ゲートオフ電圧（Ｖｏｆｆ）が入力されるゲート電圧端（ＧＶ）に接続されている。
トランジスタ（Ｑ５）の入力端子は、トランジスタ（Ｑ１）の出力端子に接続され、制御端子は、トランジスタ（Ｑ４）の制御端子に接続され、出力端子は、ゲートオフ電圧（Ｖｏｆｆ）が入力されるゲート電圧端（ＧＶ）に接続されている。
トランジスタ（Ｑ６）の入力端子は、トランジスタ（Ｑ１）の出力端子に接続され、制御端子は、クロック端（ＣＫＢ）に接続され、出力端子は、ゲート電圧端（ＧＶ）に接続されている。
【００９１】
トランジスタ（Ｑ７）の入力端子は、接点（ｎ２）を通じてトランジスタ（Ｑ４、Ｑ５）の制御端子に接続され、制御端子は、接点（ｎ１）を通じてトランジスタ（Ｑ１）の出力端子に接続され、出力端子は、ゲート電圧端（ＧＶ）に接続されている。
トランジスタ（Ｑ８）の入力端子は、接点（ｎ１）を通じてトランジスタ（Ｑ２）の出力端子に接続され、制御端子は、リセット端（Ｒ２）に接続され、出力端子は、ゲート電圧端（ＧＶ）に接続されている。
キャパシタ（Ｃｃ）は、第３クロック信号（ＣＫ３）が入力されるクロック端（ＣＫ）と接点（ｎ２）の間に接続され、キャパシタ（Ｃｂ）は、接点（ｎ１）と出力端（ＯＵＴ）の間に接続されている。
【００９２】
このような類似ゲート駆動回路７３０の動作は次の通りである。
選択信号の状態によってゲート駆動部４０１の走査方向が順方向である場合の類似ゲート駆動回路７３０の動作を説明する。
まず、トランジスタ（Ｑ１〜Ｑ８）は、ゲートオン電圧（Ｖｏｎ）によってターンオンし、ゲートオフ電圧（Ｖｏｆｆ）によってターンオフすると仮定する。
【００９３】
例えば、ｉ番目類似ゲート駆動回路７３０の動作を、図７及び図８を参照して説明する。
第４クロック信号（ＣＫ３）が高レベル電圧（Ｖｈ３）から低レベル電圧（Ｖｌ３）で遷移し、第５クロック信号（ＣＫ３Ｂ）及び入力端（ＩＮ）に印加されるゲート信号（ｇｉ）の電圧レベルがゲートオフ電圧（Ｖｏｆｆ）からゲートオン電圧（Ｖｏｎ）になれば、トランジスタ（Ｑ２）とトランジスタ（Ｑ６）がターンオンする。これにより、トランジスタ（Ｑ２）を通じて接点（ｎ１）にゲートオン電圧（Ｖｏｎ）が伝えられ、これによってトランジスタ（Ｑ１、Ｑ７）がターンオンする。
【００９４】
トランジスタ（Ｑ７）を通じて接点（ｎ２）にゲートオフ電圧（Ｖｏｆｆ）が伝えられ、これによってトランジスタ（Ｑ４、Ｑ５）がターンオフする。この時、次段の（ｉ＋２）番目類似ゲート信号（Ｐｇｉ＋２）の電圧レベルがゲートオフ電圧（Ｖｏｆｆ）であるのでトランジスタ（Ｑ３）はターンオフ状態を維持する。一方、ターンオンされた二つのトランジスタ（Ｑ１、Ｑ６）を通じて出力端（ＯＵＴ）はゲートオフ電圧（Ｖｏｆｆ）をｉ番目類似ゲート信号（Ｐｇｉ）としてｉ番目信号生成回路７１０の入力端（ＩＰ）に印加する。
【００９５】
この時、キャパシタ（Ｃｂ）は、ゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）の差に相当する電圧を充電し、接点（ｎ２）の状態は、第４クロック信号（ＣＫ３）の低レベル電圧（Ｖｌ３）によって低レベル電圧を維持し、トランジスタ（Ｑ５）の状態がターンオフ状態を維持する。
【００９６】
次に、ｉ番目ゲート信号（ｇｉ）と第５クロック信号（ＣＫ３Ｂ）の電圧レベルがゲートオフ電圧（Ｖｏｆｆ）と低レベル電圧（Ｖｌ３）に遷移し、第４クロック信号（ＣＫ３）が高レベル電圧（Ｖｈ３）に遷移すれば、トランジスタ（Ｑ２、Ｑ６）はターンオフし、この時、次段の類似ゲート信号（Ｐｇｉ＋２）はローレベルを維持するので、トランジスタ（Ｑ３）もターンオフ状態を維持する。トランジスタ（Ｑ２）がターンオフすることによって接点（ｎ１）はｉ番目ゲート信号（ｇｉ）との接続が遮断されて孤立する。
【００９７】
従って、トランジスタ（Ｑ１、Ｑ７）はターンオン状態を維持し、接点（ｎ２）にゲートオフ電圧が印加され、このためトランジスタ（Ｑ４、Ｑ５）はターンオフ状態を維持する。トランジスタ（Ｑ５、Ｑ６）が全てターンオフされるので、出力端（ＯＵＴ）に伝達されたゲートオフ電圧（Ｖｏｆｆ）は遮断され、トランジスタ（Ｑ１）はターンオン状態を維持するので、クロック信号（ＣＫ３）の高レベル電圧（Ｖｈ３）であるゲートオン電圧（Ｖｏｎ）のみが出力端（ＯＵＴ）に伝達されて出力される。
この時、キャパシタ（Ｃｂ）は一定の電圧を維持するので、出力端（ＯＵＴ）の電圧がゲートオン電圧（Ｖｏｎ）に上昇することに伴って孤立状態である接点（ｎ１）の電圧はその上昇幅だけ上昇する。
【００９８】
この時、キャパシタ（Ｃｃ）は、第４クロック信号（ＣＫ３）の高レベル電圧（Ｖｈ３）であるゲートオン電圧（Ｖｏｎ）と接点（ｎ２）の電圧であるゲートオフ電圧（Ｖｏｆｆ）の差に相当する電圧を充電するので、接点（ｎ２）の状態は低電圧を維持し、トランジスタ（Ｑ５）の状態がターンオフ状態を維持するようにする。これにより、安定的に出力端（ＯＵＴ）を通じてゲートオン電圧（Ｖｏｎ）が出力されるようになる。
【００９９】
第４クロック信号（ＣＫ３）が低レベル電圧（Ｖｌ３）に遷移し、第５クロック信号（ＣＫＢ３）及び次段類似ゲート信号（Ｐｇｉ＋２）の電圧レベルが高レベル電圧（Ｖｈ３）とゲートオン電圧（Ｖｏｎ）に遷移すれば、トランジスタ（Ｑ３、Ｑ６）がターンオンし、この時、ゲート信号（ｇｉ）はゲートオフ電圧（Ｖｏｆｆ）を維持するので、トランジスタ（Ｑ２）はターンオフ状態を維持する。トランジスタ（Ｑ３）がターンオンすることによって接点（ｎ１）にゲートオフ電圧（Ｖｏｆｆ）が伝えられてトランジスタ（Ｑ１、Ｑ７）がターンオフする。
【０１００】
トランジスタ（Ｑ７）がターンオフすると接点（ｎ２）が孤立状態になり、この時、キャパシタ（Ｃｃ）が一定の電圧を維持するので、第４クロック信号（ＣＫ３）が低レベル電圧（Ｖｌ３）に遷移することに伴って接点（ｎ２）の電圧がゲートオフ電圧（Ｖｏｆｆ）以下にさらに低下するようになる。
しかし、接点（ｎ２）の電圧がゲートオフ電圧（Ｖｏｆｆ）以下に低下する場合、トランジスタ（Ｑ７）が再びターンオンして接点（ｎ２）にゲートオフ電圧（Ｖｏｆｆ）を伝えるため、最終的な平衡状態では接点（ｎ２）の電圧がゲートオフ電圧（Ｖｏｆｆ）とほぼ等しくなる。そして、その結果、トランジスタ（Ｑ４、Ｑ５）はターンオフ状態を引き続き維持する。
【０１０１】
一方、トランジスタ（Ｑ１）がターンオフし、トランジスタ（Ｑ６）がターンオンするので、出力端（ＯＵＴ）にはゲートオフ電圧（Ｖｏｆｆ）が伝達されて出力され、キャパシタ（Ｃｂ）が放電する。
【０１０２】
その後、第４及び第５クロック信号（ＣＫ３、ＣＫ３Ｂ）のみが高レベル電圧（Ｖｈ３）と低レベル電圧（Ｖｌ３）を繰り返す。しかし、第４クロック信号（ＣＫ３）のレベル変化は、トランジスタ（Ｑ５）を周期的にターンオン及びターンオフさせ、第５クロック信号（ＣＫ３Ｂ）のレベル変化は、トランジスタ（Ｑ６）を周期的にターンオン及びターンオフさせることによって、出力端（ＯＵＴ）にゲートオフ電圧（Ｖｏｆｆ）を引き続き印加することから、出力端（ＯＵＴ）の電圧レベルは、第４クロック信号（ＣＫ３）の変化と無関係に安定的にゲートオフ電圧（Ｖｏｆｆ）を維持する。
【０１０３】
また、第４クロック信号（ＣＫ３）が高レベル電圧（Ｖｈ３）である場合、トランジスタ（Ｑ４）もまたターンオンし、接点（ｎ１）をゲートオフ電圧（Ｖｏｆｆ）に接続させて接点（ｎ１）の状態が安定的にゲートオフ電圧（Ｖｏｆｆ）を維持するようにする。
この場合、トランジスタ（Ｑ８）の制御端子に接続されたリセット端（Ｒ２）にはゲートオフ電圧（Ｖｏｆｆ）状態である前段ゲート信号（ｇｉ−２）が印加され、常にターンオフ状態を維持する。
【０１０４】
これによって、図８に示したように、ｉ番目類似ゲート駆動回路７３０で、入力端（ＩＮ）に印加される一般ゲート信号（ｇｉ）のゲートオン電圧（Ｖｏｎ）印加時期と、出力端（ＯＵＴ）から出力される類似ゲート信号（Ｐｇｉ）のゲートオン電圧（Ｖｏｎ）印加時期とにおいて約２Ｈの差が発生するので、類似ゲート信号（Ｐｇｉ）は（ｉ＋２）番目ゲート信号（ｇｉ＋２）と実質的に同一であり、同様に（ｉ＋１）番目類似ゲート駆動回路７３０から出力される類似ゲート信号（Ｐｇｉ＋１）は、（ｉ＋３）番目ゲート信号（ｇｉ＋３）と実質的に同一である。
【０１０５】
これと異なり、選択信号の状態によって走査方向が逆方向である場合には、ｉ番目類似ゲート駆動回路７３０は、上述したように、トランジスタ（Ｑ１、Ｑ２、Ｑ４〜Ｑ７）とキャパシタ（Ｃｃ、Ｃｂ）が動作し、出力端（ＯＵＴ）を通じてｉ番目信号生成回路７１０に印加される類似ゲート信号（Ｐｇｉ）を生成する。しかし、順方向の場合とは異なり、次段類似ゲート信号（Ｐｇｉ＋２）が印加されるトランジスタ（Ｑ３）の役割を、前段類似ゲート信号（Ｐｇｉ−２）が印加されるトランジスタ（Ｑ８）が代わりに行う。
【０１０６】
このように、図１に示したように、維持信号生成部７００とゲート線（Ｇ２〜Ｇ２ｎ、Ｇｄ）を直接接続する代わりに、本実施形態では、維持信号生成部７００に印加されるゲート信号と実質的に同一の類似ゲート信号を生成する類似ゲート信号生成部を追加することで、図１〜図４を参照した実施形態による効果だけでなく、マルチプレクサのような別途の選択回路を追加することなく、両方向ゲート駆動部と共に類似信号生成部を使用することができる。
【０１０７】
即ち、ゲート駆動部が両方向に動作する場合、前段及び次段ゲート信号のうちの一つを選択するマルチプレクサのような別途の選択信号を追加する必要があるが、このような選択回路を実現することは製造上難しい点がある。しかし、信号線（Ｇ１〜Ｇｎ、Ｄ１〜Ｄｍ、Ｓ１〜Ｓｎ）と共に液晶表示板組立体３０１上に直接実装される類似ゲート信号生成部を追加し、維持信号生成部の入力信号として印加される類似ゲート信号を直接生成する。これによって、両方向ゲート駆動部を利用して液晶表示装置でも維持信号生成部が利用可能である。
この時、類似ゲート信号生成部は、ゲート駆動部に比べて小さいサイズのトランジスタにて設計可能であり、液晶表示装置の設計余裕度にも大きな影響を与えない。
【０１０８】
本発明の実施形態で、ゲート駆動部４００、４０１と維持信号生成部７００、７０１は、液晶表示板組立体３００、３０１の両側方に各々配置されているが、これに限定されずに液晶表示板組立体３００、３０１のいずれか一側方に配置される一つのゲート駆動部と一つの維持信号生成部を利用することもできる。この場合、維持信号生成部に接続された類似ゲート信号生成部もまた、一つであることができる。
【０１０９】
また、本実施形態では、隣接した二つのゲートオン電圧が所定の時間重畳しているが、そうでない場合でも本発明による維持信号生成部は利用可能であり、この場合、類似ゲート信号生成回路もまた、印加される第４及び第５パルス信号（クロック信号）と第６及び第７パルス信号（クロック信号）のパルス幅を制御し、維持信号生成部に印加される類似ゲート信号を生成することができる。
【０１１０】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【０１１１】
【図１】本発明の一実施形態による液晶表示装置のブロック図である。
【図２】本発明の一実施形態による液晶表示装置における一つの画素の等価回路図である。
【図３】本発明の一実施形態による信号生成回路の回路図である。
【図４】図３の信号生成回路を有する液晶表示装置に使用される信号のタイミング図である。
【図５】本発明の他の実施形態による液晶表示装置のブロック図である。
【図６】本発明の他の実施形態による類似ゲート信号生成回路のブロック図である。
【図７】本発明の他の実施形態による類似ゲート駆動回路の回路図である。
【図８】図７に示す類似ゲート駆動回路を有する液晶表示装置に使用される信号のタイミング図である。
【符号の説明】
【０１１２】
３        液晶層
１００、２００    （下部及び上部）表示板
１９１      画素電極
２３０      カラーフィルタ
２７０      共通電極
３００、３０１    液晶表示板組立体
４００、４０１    ゲート駆動部
４００ａ、４０１ａ、４００ｂ、４０１ｂ    （第１及び第２）ゲート駆動回路
５００      データ駆動部
６００、６０１    信号制御部
７００、７０１    維持信号生成部
７００ａ、７０１ａ、７００ｂ、７０１ｂ    （第１及び第２）維持信号生成回路
７２０      類似ゲート信号生成部
７２０ａ、７２０ｂ    （第１及び第２）類似ゲート信号生成回路
７３０      類似ゲート駆動回路
８００      階調電圧生成部
【図１】
2008040498.tif 000004
【図２】
2008040498.tif 000005
【図３】
2008040498.tif 000006
【図４】
2008040498.tif 000007
【図５】
2008040498.tif 000008
【図６】
2008040498.tif 000009
【図７】
2008040498.tif 000010
【図８】
2008040498.tif 000011