(57)【要約】【課題】厚さが薄く、電子部品が確実に電気的に接続される電子部品パッケージおよびその製造方法を提供すること。【解決手段】本発明の電子部品パッケージ１０は、基材に樹脂を含浸して形成された電気絶縁性のコア上層１１ａ、コア中層１１ｂおよびコア下層１１ｃを３つ積層して形成されたコア層１１と、コア層１１を形成する上記絶縁層それぞれの間に配置されたコア配線層１２ａ、１２ｂと、コア層１１に形成された空洞部１４に配置された電子部品３０と、を備えており、電子部品３０とコア配線層１２ａとが、ボンディングワイヤ１３により電気的に接続されている。【選択図】図１
2008311508.tif 000002
【特許請求の範囲】
【請求項１】
基材に樹脂を含浸して形成された絶縁層を複数積層して形成されたコア層と、
前記コア層を形成する前記絶縁層それぞれの間に配置されたコア配線層と、
前記コア層に形成された空洞部に配置された電子部品と、を備えており、
前記電子部品と前記コア配線層とが、ボンディングワイヤにより電気的に接続されていることを特徴とする電子部品パッケージ。
【請求項２】
前記コア層が、前記空洞部を形成する中層貫通孔を有する絶縁性のコア中層と、該コア中層の下側に配置されて前記電子部品が固定される絶縁性のコア下層と、前記コア中層の上側に配置され且つ該前記中層貫通孔と共に前記空洞部を形成する上層貫通孔を有する絶縁性のコア上層と、が積層して形成されており、
前記コア上層と前記コア中層との間に配置された上側コア配線層には、前記中層貫通孔と位置および寸法を一致させた貫通孔が形成されており、
前記上層貫通孔は、前記中層貫通孔よりも大きく形成されており、前記中層貫通孔の周囲の前記コア中層の部分が、前記上側コア配線層と共に、前記上層貫通孔の層方向の内方に向かって延出しており、前記上側コア配線層の延出した部分と、前記電子部品とが、ボンディングワイヤにより電気的に接続されていることを特徴とする請求項１に記載の電子部品パッケージ。
【請求項３】
前記コア中層を貫通するビアが形成されており、該ビアによって、前記上側コア配線層と前記下側コア配線層とが電気的に接続されており、該ビアのアスペクト比が、１以下であることを特徴とする請求項２に記載の電子部品パッケージ。
【請求項４】
前記電子部品が配置された前記空洞部の隙間の部分には、封止材が充填されていることを特徴とする請求項１から３の何れか一項に記載の電子部品パッケージ。
【請求項５】
前記コア層の上側または下側に、一つまたは複数の配線基板が積層されていることを特徴とする請求項１から４の何れか一項に記載の電子部品パッケージ。
【請求項６】
前記コア基板が、ガラスクロスからなる基材にエポキシ樹脂を含浸して形成されていることを特徴とする請求項１から５の何れか一項に記載の電子部品パッケージ。
【請求項７】
基材に樹脂を含浸して形成されており且つ両面に導電層が積層された絶縁性のコア中層に、貫通孔を形成し、
前記導電層それぞれに配線パターンを形成し、
前記コア中層の上側に、基材に樹脂を含浸して形成されており且つ前記コア中層の貫通孔よりも大きい貫通孔を有する絶縁性のコア上層を、前記コア中層の貫通孔の周囲の前記配線パターンが、前記コア上層の貫通孔の層方向の内方に向かって延出するように、２つの前記貫通孔同士を一致させて空洞部を形成すると共に積層し、
前記コア中層の下側に、基材に樹脂を含浸して形成された絶縁性のコア下層を積層し、
前記コア上層と、前記コア中層と、前記コア下層とを加熱および加圧して一体化し、
電子部品を、前記空洞部に配置して、前記コア下層に固定した後、
前記電子部品と、前記コア上層の貫通孔の内方に向かって延出している前記配線パターンの部分とを、ボンディングワイヤにより電気的に接続することを特徴とする電子部品パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品パッケージおよびその製造方法に関し、特に、厚さが薄く、電子部品が確実に電気的に接続される電子部品パッケージおよびその製造方法に関する。
【背景技術】
【０００２】
従来、半導体チップなどの電子部品が内部に実装された電子部品パッケージが広く用いられている。この種の電子部品パッケージでは、電子部品を実装すると共に、回路部品を高密度に実装するために、配線基板が多層に積層されて形成されている。
【０００３】
例えば、図５に示す電子部品パッケージ１００は、該電子部品パッケージ１００の骨格としての機械的強度を有するコア層２００を有し、コア層２００の上側に、絶縁層２０１、２０２、２０３が積層されており、また、コア層２００の下側にも、絶縁層２０４が積層されており、コア層２００と絶縁層の間および絶縁層それぞれの間に配線層が形成された多層配線基板構造を有し、コア層２００の上側に積層された絶縁層２０２に形成された空洞部２４０に電子部品３００が配置されている。電子部品３００が配置された空洞部２４０の隙間の部分には、封止材２３０が充填されている。
また絶縁層２０３の上側および絶縁層２０４の下側それぞれには、絶縁層としてソルダーレジスト層２０５が形成されており、上記多層配線基板を保護している。また、コア層２００には、貫通するスルーホール２６０が形成されている。
【０００４】
電子部品３００は、半田バンプ３０１を有している。電子部品３００は、その半田パンプ３０１と、配線層２５０上に形成された電極パッド２２０とが電気的に接続されている。このように、電子部品３００は、いわゆるフリップチップ接続により、配線層と電気的に接続されている。
【０００５】
このフリップチップ接続は、例えば、特許文献１および２に示す例のように、電子部品パッケージにおいて、しばしば用いられる接続技術である。
【０００６】
【特許文献１】特開２００２−２９００５１号公報
【特許文献２】特開２００２−２４６５０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した電子部品パッケージの製造方法において、電子部品３００と配線層２５０とのフリップチップ接続を行う手順を、図６（ａ）〜（ｃ）を参照して、以下に説明する。
まず、図６（ａ）に示すように、コア層２００、絶縁層および配線層が形成された多層配線基板４００を、常法に従って形成する。
【０００８】
次に、図６（ｂ）に示すように、多層配線基板４００の上側の配線層２５０に、電極パッド２２０を形成する。
次に、図６（ｃ）に示すように、配線層２５０に形成した電極パッド２２０の上に、半田バンプ３０１が接するように、電子部品３００を多層配線基板４００の上に載置した後、半田バンプ３０１を溶解して、電子部品３００と電極パッド２２０とを電気的に接続する。
【０００９】
ここで、電子部品３００を多層配線基板４００の上に載置する際には、極めて高い位置精度が要求される。半田バンプ３０１および電極パッド２２０の寸法は共に、極めて小さいので、電子部品３００を載置する位置がずれると、電子部品３００が、多層配線基板４００と電気的に接続されなくなり、形成された電子部品パッケージは不良品となってしまう。また、図６に示すフリップチップ接続の例では、半田バンプ３０１を下側に向けて、電子部品３００を多層配線基板４００に実装するので、半田バンプ３０１が溶解して電極パッド２２０とが正しく接続されたのかどうかを、製造過程で検査することが非常に困難でもある。
【００１０】
また、図５に示す従来の電子部品パッケージでは、電子部品３００が、所定の厚さを有するコア層２００の上側に配置されており、コア層２００の厚さに加えて、電子部品３００が配置される絶縁層２０２の厚さが加わり、電子部品パッケージの厚さが大きくなる。例えば、電子部品３００が配置されている絶縁層２０２は、少なくとも１５０μｍの厚さになる場合がある。
【００１１】
また、電子部品パッケージ１００の骨格としての機械的強度を有するコア層２００は、その厚さを薄くすることには限界がある。コア層２００の形成材料にもよるが、例えば、コア層２００が、ガラスクロスにエポキシ樹脂を含浸させて形成されている場合には、コア層２００の厚さは、少なくとも２００μｍの厚さになる場合がある。
その結果、コア層２００の厚さおよび電子部品３００が配置される絶縁層２０２の厚さだけで、少なくとも３５０μｍとなる場合があり、電子部品パッケージが厚くなるという問題点がある。
【００１２】
さらに、図５に示す電子部品パッケージでは、上述したように、絶縁層２０２の厚さが少なくとも１５０μｍあるので、この絶縁層２０２を貫通して形成されるビア２１０のアスペクト比が大きくなり、ビア２１０は長細い形状を有する。
【００１３】
アスペクト比が大きいビアは、例えばメッキ処理を用いて形成する場合、メッキ液がビアホールの内部の全体に行渡らない場合があり、ビアが断線するおそれがある。
【００１４】
従って、本発明の目的は、上述した従来技術が有する欠点を解消し得る電子部品パッケージおよびその製造方法を提供することにある。特に、厚さが薄く、電子部品が確実に電気的に接続される電子部品パッケージおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
以上の課題を解決するために、本発明の電子部品パッケージは、基材に樹脂を含浸して形成された絶縁層を複数積層して形成されたコア層と、該コア層を形成する上記絶縁層それぞれの間に配置されたコア配線層と、上記コア層に形成された空洞部に配置された電子部品と、を備えており、上記電子部品と上記コア配線層とが、ボンディングワイヤにより電気的に接続されていることとした。
【００１６】
また、本発明は、上記コア層が、上記空洞部を形成する中層貫通孔を有する絶縁性のコア中層と、該コア中層の下側に配置されて上記電子部品が固定される絶縁性のコア下層と、上記コア中層の上側に配置され且つ該上記中層貫通孔と共に上記空洞部を形成する上層貫通孔を有する絶縁性のコア上層と、が積層して形成されており、上記コア上層と上記コア中層との間に配置された上側コア配線層には、上記中層貫通孔と位置および寸法を一致させた貫通孔が形成されており、上記上層貫通孔は、上記中層貫通孔よりも大きく形成されており、上記中層貫通孔の周囲の上記コア中層の部分が、上記上側コア配線層と共に、上記上層貫通孔の層方向の内方に向かって延出しており、上記上側コア配線層の延出した部分と、上記電子部品とが、ボンディングワイヤにより電気的に接続されていることが好ましい。
【００１７】
また、本発明は、上記コア中層を貫通するビアが形成されており、該ビアによって、上記上側コア配線層と上記下側コア配線層とが電気的に接続されており、該ビアのアスペクト比が、１以下であることが好ましい。
【００１８】
また、本発明は、上記電子部品が配置された上記空洞部の隙間の部分には、封止樹脂が充填されていることが好ましい。
【００１９】
また、本発明は、上記コア層の上側または下側に、一つまたは複数の配線基板が積層されていることが好ましい。
【００２０】
また、本発明は、上記コア基板が、ガラスクロスからなる基材にエポキシ樹脂を含浸して形成されていることが好ましい。
【００２１】
また、本発明の電子部品パッケージの製造方法は、基材に樹脂を含浸して形成されており且つ両面に導電層が積層された絶縁性のコア中層に、貫通孔を形成し、上記導電層それぞれに配線パターンを形成し、上記コア中層の上側に、基材に樹脂を含浸して形成されており且つ上記コア中層の貫通孔よりも大きい貫通孔を有する絶縁性のコア上層を、上記コア中層の貫通孔の周囲の上記配線パターンが、上記コア上層の貫通孔の層方向の内方に向かって延出するように、２つの上記貫通孔同士を一致させて空洞部を形成すると共に積層し、上記コア中層の下側に、基材に樹脂を含浸して形成された絶縁性のコア下層を積層し、上記コア上層と、上記コア中層と、上記コア下層とを加熱および加圧して一体化し、電子部品を、上記空洞部に配置して、上記コア下層に固定した後、上記電子部品と、上記コア上層の貫通孔の内方に向かって延出している上記配線パターンの部分とを、ボンディングワイヤにより電気的に接続することとした。
【発明の効果】
【００２２】
以上のように、本発明の電子部品パッケージによれば、厚さが薄く、電子部品が確実に電気的に接続される。
また、本発明の電子部品パッケージの製造方法によれば、厚さが薄く、電子部品を確実に電気的に接続できる電子部品パッケージを形成できる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の電子部品パッケージをその好ましい一実施形態に基づいて、図面を参照しながら説明する。
【００２４】
本実施形態の電子部品パッケージ１０は、図１に示すように、基材に樹脂を含浸して形成された電気絶縁性のコア上層１１ａ、コア中層１１ｂおよびコア下層１１ｃを３つ積層して形成されたコア層１１と、コア層１１を形成する上記絶縁層それぞれの間に配置されたコア配線層１２ａ、１２ｂと、コア層１１に形成された空洞部１４に配置された電子部品３０と、を備えており、電子部品３０とコア配線層１２ａとが、ボンディングワイヤ１３により電気的に接続されている。図１は、電子部品パッケージ１０の断面図を示す。
【００２５】
本実施形態の電子部品パッケージ１０では、コア層１１が、図１に示すように、空洞部１４を形成する中層貫通孔１５ｂを有するコア中層１１ｂと、該コア中層１１ｂの下側に配置されて電子部品３０が固定されるコア下層１１ｃと、コア中層１１ｂの上側に配置され且つ該中層貫通孔１５ｂと共に空洞部１４を形成する上層貫通孔１５ａを有するコア上層１１ａとが積層して形成されている。
【００２６】
本明細書では、コア層１１のコア上層１１ａ側の方向を、コア層１１の上側と称し、その反対側をコア層１１の下側と称する。また、コア層１１の上側の方向を電子部品パッケージ１０の上側と称し、その反対側を電子部品パッケージ１０の下側と称する。
【００２７】
コア層１１は、剛性が高く、電子部品パッケージ１０の骨格としての機械的強度を有している。コア上層１１ａ、コア中層１１ｂおよびコア下層１１ｃそれぞれは、電気的な絶縁性（以下、単に絶縁性ともいう）を有しており、各配線層間を絶縁している。
【００２８】
絶縁性のコア上層１１ａ、コア中層１１ｂおよびコア下層１１ｃそれぞれは、剛性が高く、且つ、加工性に優れた材料から形成されることが好ましい。本実施形態では、コア上層１１ａ、コア中層１１ｂおよびコア下層１１ｃそれぞれは、ガラスクロスからなる基材に、熱硬化性のエポキシ樹脂を含浸して形成されている。
【００２９】
また、本実施形態では、コア上層１１ａとコア中層１１ｂとの間には、所定の配線パターンを有する上側コア配線層１２ａが配置されている。同様に、コア下層１１ｃとコア中層１１ｂとの間にも、所定の配線パターンを有する下側コア配線層１２ｂが配置されている。上側コア配線層１２ａおよび下側コア配線層１２ｂそれぞれは、銅めっき処理などの公知の方法により形成できる。
【００３０】
このように、本実施形態では、コア層１１が、コア上層１１ａ、コア中層１１ｂ、コア下層１１ｃ、上側コア配線層１２ａおよび下側コア配線層１２ｂが積層されて形成されている。
【００３１】
コア上層１１ａには、その面方向と直交する向きに、このコア上層１１ａを貫通する上層貫通孔１５ａが形成されている。また、コア中層１１ｂにも、その面方向と直交する向きに、このコア中層１１ｂを貫通する中層貫通孔１５ｂが形成されている。
【００３２】
本実施形態では、上層貫通孔１５ａを平面視した形状は、中層貫通孔１５ｂよりも大きく形成されており、上層貫通孔１５ａを平面視した中心と、中層貫通孔１５ｂを平面視した中心とを、略一致させて、コア上層１１ａとコア中層１１ｂとが積層されている。
【００３３】
また、上側コア配線層１２ａには、図１に示すように、それぞれ、中層貫通孔１５ｂと位置および寸法を略一致させた貫通孔が形成されている。
【００３４】
空洞部１４は、上層貫通孔１５ａと中層貫通孔１５ｂとが繋がって形成されている。
空洞部１４は、コア層１１において、コア上層１１ａ側に開口を有した凹部である。空洞部１４は、図１に示すように、コア上層１１ａの部分の寸法が、コア中層１１ｂの部分よりも大きく、階段状の断面形状を有している。
【００３５】
空洞部１４の下側の部分を形成する中層貫通孔１５ｂの形状は、その中に埋め込まれる電子部品３０の形状および大きさを考慮して、電子部品３０が収容可能な形状に設定されている。電子部品パッケージ１０に実装される電子部品３０の平面視形状は通常矩形であるため、中層貫通孔１５ｂの平面視形状もこれに合わせて矩形とすることが好ましいが、これに限定されることは無く、円形状や矩形以外の多角形状としてもよい。
【００３６】
本実施形態では、電子部品３０の平面視形状が、矩形であり、中層貫通孔１５ｂおよび上層貫通孔１５ａも矩形に形成されている。
【００３７】
電子部品３０は、その端子部３１が形成された上側の面を、空洞部１４の開口側に向けて、中層貫通孔１５ｂの中に挿入されており、また、下側の面が、コア下層１１ｃの上側の面と、接着層２２を介在させて接着固定されている。
【００３８】
電子部品３０の端子部３１が形成されている上側の端部は、コア中層１１ｂの上側の面よりも上方に延出し、上層貫通孔１５ａの内部に位置している。
電子部品３０の上側の面は、コア上層１１ａの上側の面から突出しないことが、電子部品３０をコア層１１内に収納する上で好ましい。
【００３９】
電子部品３０は、例えば、半導体チップ、コンデンサ、抵抗またはインダクタなどである。
接着層２２は、接着シートを用いるか、または、接着剤を塗布して形成できる。接着シートとしては、例えば、ダイアタッチフィルムを用いることができる。
【００４０】
本実施形態の電子部品パッケージ１０では、中層貫通孔１５ｂの周囲のコア中層１１ｂの部分が、図１に示すように、上層貫通孔１５ａの左右から、上側コア配線層１２ａと共に、上層貫通孔１５ａの層方向の内方に向かって延出しており、上側コア配線層１２ａの延出した部分と、電子部品３０とが、ボンディングワイヤ１３により電気的に接続されている。
【００４１】
さらに説明すると、上側コア配線層１２ａの上記延出した部分には、電極パッド２０が形成されており、ボンディングワイヤ１３は、この電極パッド２０を介在させて、上側コア配線層１２ａと電気的に接続している。また、ボンディングワイヤ１３は、電子部品３０の端子部３１に電気的に接続している。電極パッド２０は、例えば、ＮｉＡｕめっきにより形成することができる。
【００４２】
ボンディングワイヤ１３の線径は、通常、１５〜２５μｍ程度であり、ボンディングワイヤ１３が接続される電極パッド２０および端子部３１は、このボンディングワイヤ１３を接続できる程度の寸法を有しており、非常に小さいものである。そして上側コア配線層１２ａの電極パッド２０が形成される部位は、電極パッド２０と同程度の寸法を有しており、線幅が細い配線パターンに形成されている。
【００４３】
また、本実施形態では、電子部品３０が配置された空洞部１４の隙間の部分には、封止材としての封止樹脂２３が充填されており、電子部品３０をコア層１１に固定している。この封止樹脂の形成材料としては、公知のものを用いることができ、例えば、電子部品パッケージのポッティングに用いられる樹脂材料を使用できる。
【００４４】
また、電子部品パッケージ１０のコア層１１には、コア中層１１ｂを貫通するビア１６ｂが形成されており、該ビアによって、上側コア配線層１２ａと下側コア配線層１２ｂとが電気的に接続されている。このビア１６ｂのアスペクト比は、１以下であることが好ましい。ビア１６ｂのアスペクト比が、１よりも大きく細長い形状を有していると、例えばメッキ処理などによって、ビアに導電材を充填する際に、導電材の不連続部分が形成されて、ビアに断線が生じるおそれがある。
【００４５】
本実施形態では、ビアホールがレーザ加工により形成されている。ビアホールの形状は、レーザビームが入射する一方の側のビアホールの径が、他方の側のビアホールの径よりも大きくなっている。このような非対称な形状を有するビア１６ｂのアスペクト比は、ビア１６ｂの平均径と、ビア１６ｂの長さとから求められる。このことは、電子部品パッケージ１０の他のビアについても同様である。
【００４６】
また、コア上層１１ａには、このコア上層１１ａを貫通するビア１６ａが形成されており、該ビアによって、コア上層１１ａの上側に隣接して配置された配線層１９ａと上側コア配線層１２ａとが電気的に接続されている。また、コア下層１１ｃには、このコア下層１１ｃを貫通するビア１６ｃが形成されており、該ビアによって、コア下層１１ｃの下側に隣接して配置された配線層１９ｂと下側コア配線層１２ｂとが電気的に接続されている。
【００４７】
本実施形態の電子部品パッケージ１０では、コア層１１の上側および下側に、複数の配線基板が積層されている。具体的には、コア層１１の上側には、配線層１９ａ、絶縁層１７ａおよび配線層１９ｃが下側から順に積層された多層配線基板が積層されている。また、コア層１１の下側には、配線層１９ｄ、絶縁層１７ｂおよび配線層１９ｂが下側から順に積層された多層配線基板が積層されている。
【００４８】
絶縁層１７ａには、この絶縁層１７ａを貫通するビア１６ｄが形成されており、該ビアによって、配線層１９ｃと配線層１９ａとが電気的に接続されている。同様に、絶縁層１７ｂには、この絶縁層１７ｂを貫通するビア１６eが形成されており、該ビアによって、配線層１９ｂと配線層１９ｄとが電気的に接続されている。
【００４９】
絶縁層１７ａ、１７ｂは、絶縁性の材料により形成されており、例えば、エポキシ樹脂により形成できる。また、配線層１９ａ、１９ｂ、１９ｃ、１９ｄそれぞれは、銅めっき処理などの公知の方法により形成できる。
【００５０】
絶縁層１７ａおよび配線層１９ｃの上側には、外部接続端子２１となる配線層１９ｃの所定の部位のみが露出するように、ソルダーレジスト層１８ａが形成されている。同様に、絶縁層１７ｂおよび配線層１９ｄの下側には、外部接続端子２１となる配線層１９ｄの所定の部位のみが露出するように、ソルダーレジスト層１８ｂが形成されている。
【００５１】
外部接続端子２１は、ソルダーレジスト層１８ａ、１８ｂから露出した、配線層１９ｃの上記部位に、ＮｉＡｕめっき処理などのめっき処理により形成されている。
外部接続端子２１には、半導体装置や、他の電子部品パッケージを電気的に接続することができる。また、外部接続端子２１は、外部の電圧端子またはグランド端子が接続される。
【００５２】
次に、上述した電子部品パッケージ１０の各部位の寸法について、以下に説明する。
コア上層１１ａ、コア中層１１ｂおよびコア下層１１ｃを合わせた厚さは、少なくとも１００μｍ以上あることが、電子部品パッケージ１０の剛性を確保して、反りなどの変形を防止する上で好ましい。
また、コア上層１１ａ、コア中層１１ｂまたはコア下層１１ｃの厚さは、各層に形成されるビアのアスペクト比が１以下になる厚さであることが好ましい。例えば、レーザ加工によりビアホールを形成する場合には、レーザビームの径と同等以下であることが好ましい。具体的には、レーザの径が約８０μｍであれば、コア上層１１ａ、コア中層１１ｂおよびコア下層１１ｃそれぞれの厚さは、８０μｍ以下あることが好ましい。
各層の厚さの下限は、電子部品パッケージ１０に要求される剛性により定められることが好ましい。また、コア上層１１ａおよびコア中層１１ｂの厚さは、電子部品３０の寸法との関係によって、後述するように定められることが好ましい。
【００５３】
電子部品３０の上側の面からコア上層１１ａの上側の面までの長さＬ（図１参照）は、好ましくは６０μｍ以上、特に好ましくは８０μｍ以上であることが、ボンディングワイヤ１３のループが位置する空間を確保する上で好ましい。したがって、長さＬが、上記範囲におさまるように、コア上層１１ａおよびコア中層１１ｂの厚さを設定することが好ましい。
ボンディングワイヤ１３の一部は、図1に示すように、コア上層１１ａの上側に隣接する絶縁層１７ａに及んでいてもよい。
【００５４】
コア層１１に積層される上側コア配線層１２ａおよび下側コア配線層１２ｂそれぞれの厚さは、通常、１５〜２０μｍであるので、上述した寸法を満足するコア上層１１ａ、コア中層１１ｂおよびコア下層１１ｃと、上側コア配線層１２ａおよび下側コア配線層１２ｂとを積層した厚さは、電子部品３０の厚さが８０μｍ以下であれば、高々２００μｍにすることができる。
【００５５】
ボンディングワイヤ１３は、このワイヤが形成するループの寸法が小さいことが、空洞部１４の厚さを薄くし、ひいては、電子部品パッケージ１０の厚さを薄くする観点から好ましい。ボンディングワイヤ１３のループを低減する方法として、例えば、低ループタイプのワイヤボンディング技術を用いることができる。低ループタイプのワイヤボンディング技術を用いることにより、ワイヤのループの高さを１００μｍ以下にすることが可能となる。
【００５６】
上述した本実施形態の電子部品パッケージ１０によれば、電子部品３０がコア層１１内に配置されており、且つ、コア層１１内に上側コア配線層１２ａおよび下側コア配線層１２ｂが配置されているので、電子部品パッケージ１０の厚さを薄く形成できる。また、剛性が高く、変形し難いコア層１１の内部に配置される電子部品３０は、コア層１１によって保護される。
【００５７】
また、上側コア配線層１２ａおよび下側コア配線層１２ｂそれぞれが、剛性の高いコア中層１１ｂと、コア上層１１ａまたはコア下層１１ｃとの間に挟持されているので、上側コア配線層１２ａおよび下側コア配線層１２ｂの変形が防止される。そのため、電極パッド２０が形成されるような、細い線幅を有する配線パターンを上側コア配線層１２ａまたは下側コア配線層１２ｂに形成しても、配線パターン部分が変形により断線することが防止される。また、電極パッド２０が形成されている上側コア配線層１２ａの部分も、コア中層１１ｂに積層されているので、同様に、断線が防止されている。
【００５８】
電子部品３０は、変形し難い上側コア配線層１２ａと、ボンディングワイヤ１３によって電気的に接続されているので、電子部品３０と配線層１２ａとの電気的な接続の信頼性が高い。
【００５９】
また、電子部品２４が配置されるコア上層１１ａおよびコア中層１１ｂそれぞれを貫通して形成されるビア１６ａ、１６ｂは、アスペクト比を大きいので、断線し難い。
【００６０】
次ぎに、上述した本発明の電子部品パッケージの製造方法の例を、その好ましい一実施態様に基づいて、図２〜図４を参照しながら以下に説明する。
【００６１】
まず、図２（ａ）に示すように、電気絶縁性で板状のコア中層１１ｂの両面に、導電層４０ａ、４０ｂが形成されたコア複合体５０を用意する。このコア複合体５０は、公知の方法により形成できる。コア中層１１ｂは、例えば、ガラスクロスからなる基材に、熱硬化性のエポキシ樹脂を含浸し、熱硬化して板状に形成できる。また、導電層４０ａ、４０ｂは、スパッタリング法または銅めっき法などにより、コア中層１１ｂに成膜して形成することができる。または、銅はくをコア中層１１ｂに貼り付けてもよい。
【００６２】
次に、レーザ加工により、コア中層１１ｂ、該コア中層１１ｂの上側に位置する導電層４０ａ、および、下側に位置する導電層４０ｂに、ビア１６ｂを貫通させる位置にビアホールを形成する。図２（ｂ）に示す例では、レーザビームを、導電層４０ａ側から入射したので、ビアホールは、その導電層４０ａ側の径が大きい非対称な形状となっている。
また、ビアホールの形成方法としては、レーザ加工以外に、ドリル加工を用いてもよい。
【００６３】
次に、上述したように形成したビアホールを、銅めっき処理などのめっき処理により配線して、ビア１６ｂを形成する。ビア１６ｂは、コア中層１１ｂおよび導電層４０ａ、４０ｂを貫通するように形成される。
【００６４】
次に、図２（ｃ）に示すように、導電層４０ａの上側に、電極パッド２０を形成する位置に、めっき処理により、電極パッド２０を形成する。めっき処理としては、例えば、ＮｉＡｕめっき処理を用いることができる。
【００６５】
次に、図２（ｄ）に示すように、コア中層１１ｂに、中層貫通孔１５ｂを形成する。中層貫通孔１５ｂは、ルーターなどの機器を用いて、所定の位置に形成することができる。中層貫通孔１５ｂの形状は、その中に埋め込まれる電子部品３０の形状および寸法を考慮して、電子部品３０が収容可能に設定することが好ましい。本実施態様では、電子部品３０の平面視形状が矩形であり、中層貫通孔１５ｂの平面視形状も矩形に形成する。
【００６６】
次に、図２（ｅ）に示すように、導電層４０ａに、所定の配線パターンを形成して、上側コア配線層１２ａを作製する。具体的には、導電層４０ａの表面に感光性レジストを塗布し、感光性レジストを露光・現像してレジストパターンを形成し、レジストパターンによって被覆されていない部位の導電層４０ａの露出部分を除去することによって、所定の配線パターンを有する上側コア配線層１２ａを形成することができる。この際、電極パッド２０を残すようにする。同様にして、導電層４０ｂに、所定の配線パターンを形成して、下側コア配線層１２ｂを作製する。
【００６７】
次に、図３（ｆ）に示すように、コア中層１１ｂの上側に、一方の面に導電層４０ｃが積層されており且つ上層貫通孔１５ａを有する電気絶縁性のコア上層１１aを、その導電層４０ｃを上側に向けて積層する。このコア上層１１ａは、基材であるガラスクロスに熱硬化性のエポキシ樹脂を含浸して形成されており、板状の形態を維持できる程度の剛性があるが、まだ、完全に熱硬化されていない状態であり、柔軟性を有し、表面は粘着性を持っている。導電層４０ｃは、導電層４０ａ、４０ｂと同様に形成できる。
【００６８】
また、コア上層１１ａは、コア中層１１ｂの中層貫通孔１５ｂよりも、平面視した寸法の大きい上層貫通孔１５ａを有している。上層貫通孔１５ａの平面視形状は、中層貫通孔１５ｂと同じ矩形に形成してある。上層貫通孔１５ａは、中層貫通孔１５ｂと同様の方法で形成することができる。
【００６９】
さらに説明すると、図３（ｆ）に示すように、コア中層１１ｂの上側に、コア上層１１ａを、コア中層１１ｂの中層貫通孔１５ｂの周囲の上側コア配線層１２ａの配線パターンの部分が、コア上層１５ａの上層貫通孔１５ａの層方向の内方に向かって延出するように、２つの貫通孔１５ａ、１５ｂ同士を一致させて空洞部１４を形成すると共に積層する。本実施態様では、上層貫通孔１５ａと中層貫通孔１５ｂとの中心を一致させて、コア上層１１ａとコア中層１１ｂとを積層する。その結果、図３（ｆ）に示すように、上側コア配線層１２ａの配線パターンの部分が、上層貫通孔１５ａの左右から、内方に向かって延出している。
【００７０】
次に、コア中層１１ｂの下側に、一方の面に導電層４０ｄが積層された電気絶縁性のコア下層１１ｃを、その導電層４０ｄを下側に向けて積層する。コア下層１１ｃは、基材であるガラスクロスに熱硬化性のエポキシ樹脂を含浸して形成されており、板状の形態を維持できる程度の剛性があるが、まだ、完全に熱硬化されていない状態であり、柔軟性を有し、表面は粘着性を持っている。導電層４０ｄは、導電層４０ａ、４０ｂと同様に形成できる。
【００７１】
次に、コア上層１１aと、上側コア配線層１２ａと、コア中層１１ｂと、下側コア配線層１２ｂと、コア下層１１ｃとを加熱および加圧して一体化し、コア層１１を形成する。この加熱処理により、コア上層１１ａおよびコア下層１１ｃを形成する熱硬化性のエポキシ樹脂を完全に硬化させる。このように、不完全に硬化した状態にあるエポキシ樹脂を用いることにより、コア上層１１aおよびコア下層１１ｃ自身を、接着層として機能させて、コア層１１を形成することが好ましい。
【００７２】
次に、図３（ｇ）に示すように、中層貫通孔１５ｂの底に露出しているコア下層１１ｃの上に接着層２２を形成し、電子部品３０を、その端子部３１が形成された面を、空洞部１４の開口側に向けて、中層貫通孔１５ｂに挿入し、空洞部１４の中に配置して、接着層２２を介してコア下層１１ｃに接着固定する。
【００７３】
次に、電子部品３０と、コア上層１１ａの上層貫通孔１５ａの内方に向かって延出している上側コア配線層１２ａの配線パターンの部分とを、ボンディングワイヤ１３により電気的に接続する。具体的には、ボンディングワイヤ１３を、上側コア配線層１２ａの配線パターンの部分と、電極部２０を介して電気的に接続する。また、ボンディングワイヤ１３を、電子部品３０の端子部３１に電気的に接続する。ボンディングワイヤ１３は、低ループタイプのワイヤボンディング技術を用いて形成することが好ましい。
【００７４】
電子部品３０が空洞部１４に配置される位置には、ずれが生じる場合があるが、ワイヤボンディング技術を用いれば、空洞部１４に配置された電子部品３０の位置を考慮して、電極パッド２０と端子部３１とを、ボンディングワイヤ１３により電気的に接続することができる。
【００７５】
次に、ボンディングワイヤ１３と、電極パッド２０および電子部品３０の端子部３１との電気的な接続を検査することが好ましい。電子部品３０は、端子部３１が上側を向いて配置されており、端子部３１が、露出した状態にあるので、端子部３１の検査することが容易である。同様に、電極パッド２０が、上層貫通孔１５ａの内方に延出した上側コア配線層１２ａの部分の上に形成されているので、電極パッド２０が、露出した状態にあるため、電極パッド２０を検査することも容易である。そして、接続に不良があるものを、ここで工程から取り除く。
【００７６】
次に、図３（ｈ）に示すように、電子部品３０が配置された空洞部１４の隙間の部分に、液体の封止樹脂２３を充填した後、この封止樹脂２３を固化させる。封止樹脂２３は、充填時には、粘度の低い液体であるため、ボンディングワイヤ１３のループ形状を変形させることなく、空洞部１４に充填できる。
【００７７】
次に、図４(ｉ)に示すように、コア上層１１ａを貫通し、導電層４０ｃと配線層１２ａとを電気的に接続するビア１６ａを形成する。同様に、コア下層１１ｃを貫通し、導電層４０ｄと配線層１２ｂとを電気的に接続するビア１６ｃを形成する。ビア１６ａおよびビア１６ｃは、上記ビア１６ｂと同様に形成できる。
【００７８】
次に、図４（ｊ）に示すように、導電層４０ｃおよび導電層４０ｄそれぞれに、所定の配線パターンを形成して、配線層１９ａおよび配線層１９ｂを作製する。配線層１９ａおよび配線層１９ｂは、配線層４０ａ、４０ｂと同様に形成できる。
【００７９】
次に、封止樹脂２３が充填された空洞部１４、コア上層１１ａおよび配線層１９ａの上側に、絶縁層１７ａを形成する。絶縁層１７ａは、熱硬化性の樹脂シートを積層するか、または、熱硬化性の樹脂溶液を塗布した後、加熱固化して形成できる。熱硬化性の樹脂溶液を塗布する場合には、図４（ｋ）に示すように、ボンディングワイヤ１３を、絶縁層１７ａの内部に埋め込むことができる。また、熱硬化性の樹脂溶液を塗布する方法を用いることは、配線層１９ａ、封止樹脂２３またはコア上層１１ａが有する凹凸を吸収して、絶縁層１７ａの上側に平坦な面を形成できる観点から好ましい。
上記熱硬化性の樹脂シートまたは樹脂溶液としては、熱硬化性のエポキシ樹脂を用いることができる。
同様にして、コア下層１１ｃおよび配線層１９ｂの下側に、絶縁層１７ｂを形成する。
【００８０】
次に、絶縁層１７ａの上側に、導電層を形成し、この導電層に配線パターンを形成して、配線層１９ｃを作製する。この導電層は、導電層４０ａ、４０ｂと同様に形成できる。同様にして、絶縁層１７ｂの下側に、配線層１９ｄを作製する。
【００８１】
次に、絶縁層１７ａを貫通し、配線層１９ｃと配線層１９ａとを電気的に接続するビア１６ｄを形成する。同様に、絶縁層１７ｂを貫通し、配線層１９ｂと配線層１９ｄとを電気的に接続するビア１６ｅを形成する。ビア１６ｄおよびビア１６ｅは、上記ビア１６ｂと同様に形成できる。
【００８２】
然る後、絶縁層１７ａおよび配線層１９ｃの上側に、外部接続端子２１が位置する部分のみが露出するように、ソルダーレジスト層１８ａを形成し、この露出部分に、めっき処理を行って、外部接続端子２１を形成する。このめっき処理には、例えばＮｉＡｕめっきを用いることができる。同様にして、絶縁層１７ｂおよび配線層１９ｄの下側に、ソルダーレジスト層１８ｂおよび外部接続端子２１を形成して、図１に示す電子部品パッケージ１０を得る。
【００８３】
上述した本実施態様によれば、空洞部１４に配置された電子部品３０の位置を考慮して、電極パッド２０と端子部３１とを、ボンディングワイヤ１３により確実に電気的に接続することができる。また、電子部品３０を空洞部１４に配置する際に、高い配置精度が求められないため、電子部品パッケージ１０の製造が容易となる。
また、ボンディングワイヤ１３と、電極パッド２０および電子部品３０の端子部３１との電気的な接続を検査することにより、不良品を工程の途中で取り除くことができるので、電子部品４０が確実に電気的に接続された電子部品パッケージ１０を製造できる。
【００８４】
本発明の電子部品パッケージおよびその製造方法は、上述した実施形態または実施態様に制限されることなく、本発明の趣旨を逸脱しない限り適宜変更が可能である。
例えば、上述した実施形態では、電子部品３０が１つだけ実装されていたが、空洞部を２つ以上形成して、電子部品をそれぞれの空洞部に配置固定してもよい。
【００８５】
また、上述した実施形態では、コア層１１の上側および下側それぞれに配線基板が積層されていたが、コア層１１の上側または下側だけに配線基板が積層されていてもよい。また、コア層１１の上側または下側に積層される配線基板は、１つのみであってもよい。
【００８６】
また、上述した実施形態では、コア層１１の上側に、配線層１９ａと、絶縁層１７ａと、配線層１９ｃとからなる多層配線基板が積層されていたが、コア層１１の上側には、さらに数の多い絶縁層および配線層からなる多層配線基板が積層されていてもよい。コア層１１の下側に積層される多層配線基板についても同様である。
【００８７】
また、上述した実施形態および実施態様では、熱硬化性の樹脂を用いていたが、光硬化性の樹脂を用いてもよい。
【図面の簡単な説明】
【００８８】
【図１】図１は、本発明の電子部品パッケージの一実施形態を示す断面図である。
【図２】図２は、図１の電子部品パッケージの製造方法の一実施態様を説明する図である。
【図３】図３は、図１の電子部品パッケージの製造方法の一実施態様を説明する図である。
【図４】図４は、図１の電子部品パッケージの製造方法の一実施態様を説明する図である。
【図５】図５は、従来の例による電子部品パッケージの断面図である。
【図６】図６は、図５の電子部品パッケージの製造方法の要部を説明する図である。
【符号の説明】
【００８９】
１０    電子部品パッケージ
１１    コア層
１１ａ    コア上層
１１ｂ    コア中層
１１ｃ    コア下層
１２ａ    上側コア配線層
１２ｂ    下側コア配線層
１３    ボンディングワイヤ
１４    空洞部
１５ａ    上層貫通孔
１５ｂ    中層貫通孔
１６ａ、１６ｂ、１６ｃ、１６ｄ、１６ｅ    ビア
１７ａ、１７ｂ    絶縁層
１８ａ、１８ｂ    ソルダーレジスト層
１９ａ、１９ｂ、１９ｃ、１９ｄ    配線層
２０    電極パッド
２１    外部接続端子
２２    接着層
２３    封止材
３０    電子部品
４０ａ、４０ｂ、４０ｃ、４０ｄ    導電層
５０    コア複合体
【図１】
2008311508.tif 000003
【図２】
2008311508.tif 000004
【図３】
2008311508.tif 000005
【図４】
2008311508.tif 000006
【図５】
2008311508.tif 000007
【図６】
2008311508.tif 000008