(57)【要約】【課題】高い効率で電子を放出し得るダイヤモンド電子放出素子を提供する。【解決手段】ダイヤモンド基板（１）と、前記ダイヤモンド基板上に形成され、第１の濃度でｐ型不純物を含有する高濃度ｐ型ダイヤモンド層（２）と、前記高濃度ｐ型ダイヤモンド層の上に形成され、前記第１の濃度より小さい第２の濃度でｐ型不純物を含有する低濃度ｐ型ダイヤモンド層（３）と、前記低濃度ｐ型ダイヤモンド層の一部に形成されたｎ型半導体領域（５）と、前記低濃度ｐ型ダイヤモンド層および前記ｎ型半導体領域の上に跨って形成され、前記低濃度ｐ型ダイヤモンド層および前記ｎ型半導体領域が部分的に露出された開口部を有する絶縁層（７）と、前記絶縁層の上に形成されたゲート電極（８）と、前記開口部に延出して前記絶縁膜の下に配置された電子放出抑制領域（６）と、前記開口部の表面を覆う水素終端面（９）とを具備することを特徴とする。【選択図】      図１
2008243676.tif 000002
【特許請求の範囲】
【請求項１】
ダイヤモンド基板と、
前記ダイヤモンド基板上に形成され、第１の濃度でｐ型不純物を含有する高濃度ｐ型ダイヤモンド層と、
前記高濃度ｐ型ダイヤモンド層の上に形成され、前記第１の濃度より小さい第２の濃度でｐ型不純物を含有する低濃度ｐ型ダイヤモンド層と、
前記低濃度ｐ型ダイヤモンド層の一部に形成されたｎ型半導体領域と、
前記低濃度ｐ型ダイヤモンド層および前記ｎ型半導体領域の上に跨って形成され、前記低濃度ｐ型ダイヤモンド層および前記ｎ型半導体領域が部分的に露出された開口部を有する絶縁層と、
前記絶縁層の上に形成されたゲート電極と、
前記開口部に延出して前記絶縁膜の下に配置された電子放出抑制領域と、
前記開口部の表面を覆う水素終端面と
を具備することを特徴とするダイヤモンド電子放出素子。
【請求項２】
前記電子放出抑制領域は、前記第１の濃度と前記第２の濃度との間の第３の濃度でｐ型不純物を含有する中濃度ｐ型ダイヤモンド層であることを特徴とする請求項１に記載のダイヤモンド電子放出素子。
【請求項３】
前記電子放出抑制領域は、ｎ型ダイヤモンド領域であることを特徴とする請求項１に記載のダイヤモンド電子放出素子。
【請求項４】
前記電子放出抑制領域は、欠陥を有するｐ型ダイヤモンド領域であることを特徴とする請求項１に記載のダイヤモンド電子放出素子。
【請求項５】
前記ダイヤモンド基板は、単結晶ダイヤモンド基板であることを特徴とする請求項１ないし４のいずれか１項に記載のダイヤモンド電子放出素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイヤモンドを用いた電子放出素子に関する。
【背景技術】
【０００２】
近年、半導体微細加工技術を用いて、半導体デバイスと同程度の微細な電子放出素子の開発が行なわれている。さらに最近では、電子放出物質としてダイヤモンド等の炭素系材料が注目されている。ダイヤモンドは、負の電子親和力（Ｎｅｇａｔｉｖｅ  Ｅｌｅｃｔｒｏｎ  Ａｆｆｉｎｉｔｙ）という性質を有しているからであり、電子放出が容易に行なわれることが期待されている。
【０００３】
このＮＥＡ特性を生かした電子放出素子として、ｐ型ダイヤモンドの伝導帯に電子を注入する構造が考えられる。このような電子放出素子として、ゲート電極/絶縁層/ｐ型ＳｉからなるＭＯＳ構造を利用してｐ型Ｓｉの表面に反転層を形成し、ｎ型のＳｉから反転層に電子を供給する方法が提案されている（例えば、特許文献１参照）。
【０００４】
しかしながら、かかる構造をダイヤモンド電子放出素子へ直接適用したところで、高い効率で電子を放出可能な素子を得ることは困難である。ダイヤモンドの場合には、Ｓｉ等とは異なって絶縁層とダイヤモンドとの界面に高密度の界面準位が存在する。このため、ゲート電極に正電圧を印加しても、ｐ型ダイヤモンド層の表面を反転させること自体が非常に困難である。さらに、素子全体としての電子放出効率が低いという問題もある。
【特許文献１】特開昭６１−１９８５３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、高い効率で電子を放出し得るダイヤモンド電子放出素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様にかかるダイヤモンド電子放出素子は、ダイヤモンド基板と、
前記ダイヤモンド基板上に形成され、第１の濃度でｐ型不純物を含有する高濃度ｐ型ダイヤモンド層と、
前記高濃度ｐ型ダイヤモンド層の上に形成され、前記第１の濃度より小さい第２の濃度でｐ型不純物を含有する低濃度ｐ型ダイヤモンド層と、
前記低濃度ｐ型ダイヤモンド層の一部に形成されたｎ型半導体領域と、
前記低濃度ｐ型ダイヤモンド層および前記ｎ型半導体領域の上に跨って形成され、前記低濃度ｐ型ダイヤモンド層および前記ｎ型半導体領域が部分的に露出された開口部を有する絶縁層と、
前記絶縁層の上に形成されたゲート電極と、
前記開口部に延出して前記絶縁膜の下に配置された電子放出抑制領域と、
前記開口部の表面を覆う水素終端面と
を具備することを特徴とする。
【発明の効果】
【０００７】
本発明の一態様によれば、高い効率で電子を放出し得るダイヤモンド電子放出素子が提供される。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して本発明の実施形態を説明する。
【０００９】
図１は、本発明の第一の実施形態にかかるダイヤモンド電子放出素子の構造を表わす斜視図である。
【００１０】
図示するダイヤモンド電子放出素子においては、単結晶ダイヤモンド基板１の上に、高濃度Ｂドープｐ型単結晶ダイヤモンド層２、および低濃度Ｂドープｐ型単結晶ダイヤモンド層３が順次形成される。高濃度Ｂドープｐ型単結晶ダイヤモンド層２には、１０19〜１０20ｃｍ-3程度の濃度でｐ型不純物が含有され、低濃度Ｂドープｐ型単結晶ダイヤモンド層３には、１０14〜１０16ｃｍ-3程度の濃度でｐ型不純物が含有される。
【００１１】
低濃度Ｂドープｐ型単結晶ダイヤモンド層３の一部には、高濃度Ｐドープｎ型単結晶領域５が形成される。この高濃度Ｐドープｎ型単結晶領域５には、１０19〜１０20ｃｍ-3程度の濃度でｎ型不純物が含有され、ソースとして作用する。ｎ型不純物としては、Ｐ以外にＮなどが含有されてもよい。
【００１２】
低濃度Ｂドープｐ型単結晶ダイヤモンド層３および高濃度Ｐドープｎ型単結晶領域５に跨って、これらの一部を露出しつつ絶縁層７が形成されている。絶縁層７は、開口部を有するということができ、例えばＳｉＯ2等の材料で形成することができる。絶縁層７の上には、ゲート電極８が配置される。ゲート電極８は、例えばＡｌ等の材料で形成することができる。
【００１３】
絶縁層７の下の低濃度Ｂドープｐ型単結晶ダイヤモンド層３には、中濃度Ｂドープｐ型単結晶ダイヤモンド層６が配置される。この中濃度Ｂドープｐ型単結晶ダイヤモンド層６には、１０17〜１０18ｃｍ-3程度の濃度でｐ型不純物が含有される。中濃度Ｂドープｐ型単結晶ダイヤモンド層６は、電子放出抑制領域として作用し、その端部は、開口部に延出して存在する。これについては後述する。
【００１４】
本実施形態のダイヤモンド電子放出素子は、例えば以下の方法により製造することができる。図２乃至図４には、図１におけるＢ−Ｂ’断面を示す。
【００１５】
まず、図２に示すように単結晶ダイヤモンド基板１を準備し、マイクロ波プラズマＣＶＤにより、高濃度Ｂドープｐ型単結晶ダイヤモンド層２を形成する。マイクロ波プラズマＣＶＤの他に、ホットフィラメントＣＶＤといった成膜法を採用することができる。高濃度Ｂドープｐ型単結晶ダイヤモンド層２の厚さは、０．１μｍ以上であることが好ましい。０．１μｍ未満の場合には、この高濃度Ｂドープｐ型単結晶ダイヤモンド層２を接地電位に保つことが困難となるためである。なお、厚さの上限は成膜時間との兼ね合いで決定される。ここでは、２μｍの厚さで形成する。
【００１６】
すでに説明したように、高濃度Ｂドープｐ型単結晶ダイヤモンド層２における不純物濃度は、１０19〜１０21ｃｍ-3であり、ここでは１×１０20ｃｍ-3程度の濃度で形成する。高濃度Ｂドープｐ型単結晶ダイヤモンド層２には、低濃度Ｂドープｐ型単結晶ダイヤモンド層３を、上述したような方法で形成する。低濃度Ｂドープｐ型単結晶ダイヤモンド層３の厚さは、１μｍ以上であることが好ましい。これは、反転層の形成を妨げないためである。なお、厚さの上限は成膜時間との兼ね合いで決定される。ここでは、４μｍの厚さで形成する。
【００１７】
すでに説明したように、低濃度Ｂドープｐ型単結晶ダイヤモンド層３における不純物濃度は、１０14〜１０16ｃｍ-3であり、ここでは１×１０15ｃｍ-3程度の濃度で形成する。
【００１８】
低濃度Ｂドープｐ型単結晶ダイヤモンド層３には、Ｍｏ層４ａおよびＡｌ層４ｂをスパッタリング法により順次堆積する。これらＭｏ層４ａおよびＡｌ層４ｂの厚さは、マスクとして機能するのに十分な厚さであれば、特に限定されない。後の工程で、エッチング除去することも考慮にいれると、Ｍｏ層４ａおよびＡｌ層４ｂの厚さは０．１〜１μｍ程度が好ましい。
【００１９】
これをパターニングして、図３に示すようにＭｏ層４ａとＡｌ層４ｂとの積層構造からなるマスク４が得られる。酸素を用いたＲＩＥにより、低濃度Ｂドープｐ型単結晶ダイヤモンド層３の一部をエッチング除去して、図３に示すように凹部を形成する。酸素を用いたＲＩＥに対しては、Ａｌ層４ｂがマスクとして作用する。このＡｌ層４ｂは、エッチングにより除去する。
【００２０】
低濃度Ｂドープｐ型単結晶ダイヤモンド層３に設けられた凹部には、マイクロ波プラズマＣＶＤにより高濃度Ｐドープｎ型単結晶領域５を形成する。高濃度Ｐドープｎ型単結晶領域５は、ソース領域として作用し、Ｐ濃度は１０19〜１０20ｃｍ-3程度とすることができる。ここでは、１×１０19ｃｍ-3程度のＰ濃度で形成する。また、２つの領域間の間隔は４０μｍ程度である。マイクロ波ＣＶＤによるダイヤモンド成長に対しては、Ｍｏ層４ａがマスクとして作用する。Ｍｏ層４ａをエッチングにより除去して、図４に示す構造が得られる。
【００２１】
次に、図１のＡ−Ａ’断面についての製造方法を説明する。図５は、図１のＡ−Ａ’断面を表わし、単結晶ダイヤモンド基板１上に、高濃度Ｂドープｐ型単結晶ダイヤモンド層２および低濃度Ｂドープｐ型単結晶ダイヤモンド層３が順次設けられている。高濃度Ｐドープｎ型単結晶領域５を埋め込んだのと同様の手法により、図６に示すように、低濃度Ｂドープｐ型単結晶ダイヤモンド層３に中濃度Ｂドープｐ型単結晶領域６を埋め込む。
【００２２】
中濃度Ｂドープｐ型単結晶領域６におけるＢ濃度は、高濃度Ｐドープｎ型単結晶領域５より小さく、低濃度Ｂドープｐ型単結晶ダイヤモンド層３より大きければよい。ここでは、１×１０17ｃｍ-3程度のＢ濃度とした。２つの領域間の間隔は０．８μｍ程度であり、厚みは０．１μｍ程度である。
【００２３】
中濃度Ｂドープｐ型単結晶領域６が埋め込まれた低濃度Ｂドープｐ型単結晶ダイヤモンド層３上には、図７に示すように、絶縁層７およびゲート電極８となる金属層を順次形成する。絶縁層７としては例えばＳｉＯ2を用いることができ、ゲート電極８としてはＡｌを使用することができる。絶縁層の厚みは１μｍ程度である。
【００２４】
次に、ゲート電極８をパターニングして所定の領域を除去し、絶縁層７をエッチングして、図８に示すように開口部を形成する。開口部の幅は、絶縁層７の厚さと同程度とすることができるが、中濃度Ｂドープｐ型単結晶領域６が絶縁層７の下方から延出して露出することが必要である。ここでは、開口部の幅は１μｍとした。
【００２５】
最後に、開口部の露出面９を、例えばＡｒに微量の水素を導入したガスの放電に曝す。これによって、表面にダメージを与えることなく、開口部の露出面９を水素終端して、図１に示したダイヤモンド電子放出素子が完成する。
【００２６】
図９乃至図１１を参照して、本発明の実施形態にかかるダイヤモンド電子放出素子の動作を説明する。図９は図１のＢ−Ｂ’断面であり、図１０および図１１はＡ−Ａ’断面である。
【００２７】
高濃度Ｂドープｐ型単結晶ダイヤモンド層２および高濃度Ｐドープｎ型単結晶領域（ソース）５は接地される。また、ゲート電極８には正電圧が印加される。本発明の実施形態にかかるダイヤモンド電子放出素子は、こうした状態で、真空内で動作させる。
【００２８】
図１０に示すように、絶縁層７とダイヤモンドの界面には高密度の界面準位が存在するため、ゲート電極８に正電圧を印加しても絶縁層７の直下の部分は反転しない。なお、高密度の界面準位とは、１０15／ｃｍ2／ｅＶ以上の密度をさす。
【００２９】
一方、水素終端された低濃度Ｂドープｐ型単結晶ダイヤモンド層３の露出面９は、ＮＥＡを示すのに加えて、界面準位密度が低い。これは、水素終端したｐ型ダイヤモンドに仕事関数の異なる金属を形成して得られるショットキー接合の障壁高さが、仕事関数にしたがって変化することが根拠となっている。このため、水素終端した露出面９は、ゲート電極８に印加する正電圧を高めることによって反転させることができ、ｎチャンネルが形成される。
【００３０】
この結果、図９に矢印で示すように、ソースとしての高濃度Ｐドープｎ型単結晶領域５から露出面９のｎチャンネルへ電子が供給される。さらに、露出面９は水素終端されているためＮＥＡであり、電子放出に対する障壁は存在しない。こうして、図９および図１０に矢印で示されるように、ｎチャンネルへ供給された電子は、高い効率で真空中へ放出されることになる。
【００３１】
図１１を参照して、本発明の実施形態にかかる素子の動作をさらに詳細に説明する。図１１中、矢印Ａ，ＢおよびＣは、それぞれ放出される電子流の軌道を示しており、矢印の太さは電子流の密度の大きさを表わす。矢印が太いほど電子流が大きく、図示する例では、電子流Ｂは、電子流ＡおよびＣより密度が大きい。これは、次のように説明される。
【００３２】
露出面９におけるゲート電極８近傍の表面は、中濃度Ｂドープｐ型単結晶領域６であることから、この部分は他の部分に比較して反転しにくくなっている。このため、表面の電子密度ｎSは図中模式的に示されるようにゲート電極近傍で低くなっている。電子流Ａが小さいのは、こうした理由による。また、中央部分で電子密度が低いのは、ゲート電極８近傍に比較して電界が低く、反転が弱いことによる。電子流Ｃの密度が小さいのは、このためである。
【００３３】
ゲート電極８近傍の電子流Ａは、正にバイアスされたゲート電極８の近くを通るため、このゲート電極に捕捉される。上述したとおり、ゲート電極近傍においても、表面の電子密度ｎSが低いことから、ゲート電極８に捕捉される電子流は低減される。すなわち、無効な電子流の密度が抑制されて全体に占める有効な電子流の割合が大きくなり、電子放出効率は大幅に向上することになる。
【００３４】
このように、界面準位の少ない水素終端面が用いられるので、本発明の実施形態にかかるダイヤモンド電子放出素子においては、ｐ型ダイヤモンドの反転層を形成することができる。しかも、ゲート電極８の下には、絶縁層７を介して中濃度Ｂドープｐ型単結晶領域６が設けられる。この中濃度Ｂドープｐ型単結晶領域６が存在することによって、ゲート電極８の近傍に反転層が形成されることは抑制される。反転が抑制されることにより電子密度が低減され、それに起因して、電子流の密度も低くなる。すなわち、中濃度Ｂドープｐ型単結晶領域６は、電子流抑制領域として作用する。上述したような水素終端面と電子流抑制領域とを備えることによって、無効な電子流は低減され、電子放出効率の高いダイヤモンド電子放出素子が得られる。
【００３５】
これに対して従来の構造では、ゲート電極に捕捉される無効な電子流の密度が大きいために、全体としての電子放出効率は低いものに留まっていた。従来構造の例を、図１２に示す。図示する電子放出素子においては、ｐ型Ｓｉ基板１０２に高濃度ｎ型領域のソース１０３が設けられ、基板１０２およびソース１０３上には、ＳｉＯ2層１０４を介して、ゲート電極１０５が形成される。
【００３６】
この素子は真空中に設置され、電子放出面となる露出面１０６にはＣｓ等を吸着させて、表面障壁の低下が図られる。この状態でソースを接地し、ゲート電極に正電圧を印加すると、ＳｉＯ2層１０４下および露出面１０６表面に電子が移動できるｎチャンネル１０７が形成され、ソース１０３からｎチャンネル１０７を介して、露出面１０６へ電子が供給される。露出面１０６の表面障壁が低いので電子は真空中へ放出され、素子に対向して設置され、かつゲート電極１０５よりも高い電位に保持されたドレイン電極１０８に向かう。ＳｉＯ2層１０４が露出面１０６に向けて傾斜しているのは、電子を露出面１０６の方へ加速するためである。
【００３７】
こうした従来の構造においては、露出面から放出される電子流の密度が高く、しかも放出された電子はゲート電極１０５に捕捉されやすい。このため、全体の電子放出効率の低下が生じていた。
【００３８】
図１３には、露出面の各部から放出される電子流の軌道を示す。図１１と同様に、矢印Ａ，ＢおよびＣは、それぞれ電子流の輝度を表わし、矢印の太さは電子流の密度を示している。ゲート電極１０５に近い部分では強く反転が生じるため、表面の電子密度が高く、したがって電子流の密度も高い（電子流Ａ）。しかしながら、この電子流Ａは正にバイアスされたゲート電極１０５の近傍を通過するため、電子はドレイン電極１０８ではなく、ゲート電極１０５に捕捉されてしまう。
【００３９】
一方、露出面の中央部分では反転が弱いため、表面の電子密度が低く、したがって、電子流の密度も低い。電子流Ｃは、両側のゲート電極１０５から離れており、かつ左右対称な静電力を受けるため、静電力はキャンセルされてドレイン電極１０８へと直進する。結局、密度の高い電子流はゲート電極１０５へ向かい無効成分となり、密度の低い電子流のみがドレイン電極１０８へ向かって有効成分となる。したがって、従来の構造では、全体としての電子放出効率は低いものに留まることになる。
【００４０】
上述したように、本発明の実施形態においては、この部分が反転しにくいために電子密度が低いことから、電子流の密度も低くなり、全体の電子放出効率の低下を回避することが可能となった。以上の例では、Ｂ濃度を高めたｐ型領域６によって電子放出抑制領域を構成したが、これに限定されるものではない。Ｐをドープしたｎ型領域を電子放出抑制領域として設けた場合も、同様な効果を得ることが可能である。Ｐをドープしたｎ型領域を電子放出抑制領域は、不純物をｎ型に変更する以外は上述と同様の手法により形成することができる。
【００４１】
本発明の実施形態にかかるダイヤモンド電子放出素子においては、高濃度Ｐドープｎ型単結晶領域５および中濃度Ｂドープｐ型単結晶領域６は、必ずしも低濃度Ｂドープｐ型単結晶ダイヤモンド層３に埋め込まれる必要はなく、低濃度Ｂドープｐ型単結晶ダイヤモンド層３の上に成長のみにより形成してもよい。
【００４２】
こうした構造のダイヤモンド電子放出素子の製造方法を、以下に説明する。図１４および図１５にはＢ−Ｂ’断面を示し、図１６および図１７にはＡ−Ａ’断面を示す。
【００４３】
まず、単結晶ダイヤモンド基板１の上に、高濃度Ｂドープｐ型単結晶ダイヤモンド層２および低濃度Ｂドープｐ型単結晶ダイヤモンド層３を順次形成して、図２と同様の構造を得る。
【００４４】
低濃度Ｂドープｐ型単結晶ダイヤモンド層３には、Ｍｏ層をスパッタリング法により成膜し、パターニングして図１４に示すようなＭｏマスク１０を得る。次に、マイクロ波プラズマＣＶＤにより高濃度Ｐドープｎ型単結晶領域５を、低濃度Ｂドープｐ型単結晶ダイヤモンド層３上に形成する。上述したようにマイクロ波ＣＶＤによるダイヤモンド成長に対しては、Ｍｏがマスクとして働くので、高濃度Ｐドープｎ型単結晶領域５は、低濃度Ｂドープｐ型単結晶ダイヤモンド層３上のみに選択的に形成される。
【００４５】
不要となったＭｏマスク１０をエッチングにより除去して、図１５に示す構造が得られる。
【００４６】
同様の手法により、中濃度Ｂドープｐ型単結晶領域６を、図１６に示すように低濃度Ｂドープｐ型単結晶ダイヤモンド層３上に形成する。以下、上述したような工程によって、図１７に示すような構造が得られる。図示するように、得られるダイヤモンド電子放出素子においては、高濃度Ｐドープｎ型単結晶領域５と中濃度Ｂドープｐ型単結晶領域６が他の部分よりも膜厚分だけ吐出して段差が形成されるが、製造工程が簡素化される。このため、簡便に製造することが可能となる。
【００４７】
中濃度Ｂドープｐ型単結晶領域６は、欠陥を導入したｐ型ダイヤモンド層に置き換えることもできる。こうした構造のダイヤモンド電子放出素子の製造方法を、以下に説明する。
【００４８】
Ｂ−Ｂ’断面に示す構造は、図１４および図１５を参照して説明した方法により、形成することができる。図１８および図１９にＡ−Ａ’断面を示す。
【００４９】
図１８においては、低濃度Ｂドープｐ型単結晶ダイヤモンド層３に設けられた凹部内に、欠陥を導入したｐ型ダイヤモンド領域１１が配置される。欠陥を導入したｐ型ダイヤモンド領域１１は、例えば、低濃度Ｂドープｐ型単結晶ダイヤモンド層３上にレジストパターン（図示せず）を形成し、例えばＡｒイオンを打ち込むことによって形成することができる。あるいは、Ｈ等を打ち込むことによって、欠陥を導入することも可能である。
【００５０】
欠陥を導入した後、レジストパターンを除去して、図１８に示す構造が得られる。以下、上述したような工程によって、図１９に示すような構造が得られる。図示するように、得られるダイヤモンド電子放出素子においては、界面準位の少ない水素終端面が用いられるので、ｐ型ダイヤモンドの反転層を形成することができる。しかも、ゲート電極８の下には、絶縁層７を介して欠陥が導入されたｐ型単結晶領域１１が設けられる。この欠陥が導入されたｐ型単結晶領域１１が存在することにより、電子の放出が抑制される。すなわち、欠陥が導入されたｐ型単結晶領域１１は、電子流抑制領域として作用する。
【００５１】
上述したような水素終端面と電子放出抑制領域とを備えることによって、無効な電子流は低減され、電子放出効率の高いダイヤモンド電子放出素子が得られる。
【００５２】
以上の説明は一例に過ぎず、種々変更することができる。例えばダイヤモンド基板として、多結晶ダイヤモンドを用いてもよい。また、ｎ型領域を形成する際に使用される半導体材料はダイヤモンドに限定されず、ＡｌＮ等を用いることもできる。さらに、各部の形状も矩形に限定されず、例えば、円形としてもよい。その他、本発明の趣旨を逸脱しない範囲で変形して実施可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施形態にかかるダイヤモンド電子放出素子を表わす斜視図。
【図２】一実施形態にかかるダイヤモンド電子放出素子の製造工程を表わすＢ−Ｂ’断面における一工程図。
【図３】図２に続く工程を表わす断面図。
【図４】図３に続く工程を表わす断面図。
【図５】図１のダイヤモンド電子放出素子の製造工程を表わすＡ−Ａ’断面における一工程図。
【図６】図５に続く工程を表わす断面図。
【図７】図６に続く工程を表わす断面図。
【図８】図７に続く工程を表わす断面図。
【図９】一実施形態にかかるダイヤモンド電子放出素子の動作を表わすＢ−Ｂ’断面図。
【図１０】一実施形態にかかるダイヤモンド電子放出素子の動作を表わすＡ−Ａ’断面図。
【図１１】一実施形態にかかるダイヤモンド電子放出素子の動作を表わすＡ−Ａ’断面図。
【図１２】従来の素子の構造を表わす断面図。
【図１３】従来の素子における動作を説明する概略図。
【図１４】他の実施形態にかかるダイヤモンド電子放出素子の製造工程を表わすＢ−Ｂ’断面における一工程図。
【図１５】図１４に続く工程を表わす断面図。
【図１６】他の実施形態にかかるダイヤモンド電子放出素子の製造工程を表わすＡ−Ａ’断面における一工程図。
【図１７】図１６に続く工程を表わす断面図。
【図１８】他の実施形態にかかるダイヤモンド電子放出素子の製造工程を表わすＡ−Ａ’断面における一工程図。
【図１９】図１８に続く工程を表わす断面図。
【符号の説明】
【００５４】
１…単結晶ダイヤモンド基板；  ２…高濃度Ｂドープｐ型単結晶ダイヤモンド層
３…低濃度Ｂドープｐ型単結晶ダイヤモンド層；  ４…マスク；  ４ａ…Ｍｏ層
４ｂ…Ａｌ層；  ５…高濃度Ｐドープｎ型単結晶領域（ソース）
６…中濃度Ｂドープｐ型単結晶ダイヤモンド層；  ７…絶縁層；  ８…ゲート電極
９…水素終端露出面；  １０…Ｍｏマスク
１１…欠陥を導入したｐ型ダイヤモンド領域；  １０２…ｐ型Ｓｉ基板
１０３…高濃度ｎ型領域のソース；  １０４…ＳｉＯ2層；  １０５…ゲート電極
１０６…露出面；  １０７…ｎチャンネル；  １０８…ドレイン電極。
【図１】
2008243676.tif 000003
【図２】
2008243676.tif 000004
【図３】
2008243676.tif 000005
【図４】
2008243676.tif 000006
【図５】
2008243676.tif 000007
【図６】
2008243676.tif 000008
【図７】
2008243676.tif 000009
【図８】
2008243676.tif 000010
【図９】
2008243676.tif 000011
【図１０】
2008243676.tif 000012
【図１１】
2008243676.tif 000013
【図１２】
2008243676.tif 000014
【図１３】
2008243676.tif 000015
【図１４】
2008243676.tif 000016
【図１５】
2008243676.tif 000017
【図１６】
2008243676.tif 000018
【図１７】
2008243676.tif 000019
【図１８】
2008243676.tif 000020
【図１９】
2008243676.tif 000021