(57)【要約】      （修正有）【課題】エピタキシャル装置内のＳｉＣ粉塵がＳｉＣ基板上に落下するのを回避し、メモリ効果を抑制して多数回繰り返しエピタキシャル成長できるエピタキシャル成膜装置を提供する。【解決手段】軸方向端部に反応ガス流入口と排出口とを有し減圧可能な耐熱円筒管１内に、軸方向に沿って所定の長さのサセプタ３が、断熱材２を介して配置され、該サセプタ３の内側に設けられる反応室４空間内にＳｉＣ結晶基板５を載置するための複数の平板状支持基板５が相互に平行に上下方向に間隔を置いて搬出搬入可能な形態で設置され、前記サセプタ３の位置に対向する前記円筒管１の外側に誘導加熱装置を備え、前記複数の平板状支持基板５のうち、より上側の支持基板１１が前記サセプタ３または断熱材２の端面からガス流の上流側へ、より多くはみ出すように設置されているエピタキシャルＳｉＣ成膜装置とする。【選択図】図８
2008311542.tif 000002
【特許請求の範囲】
【請求項１】
軸方向端部に反応ガス流入口と排出口とを有し減圧可能な耐熱円筒管内に、該円筒管の軸方向に沿って所定の長さのサセプタが、前記円筒管を高温による軟化から保護するための断熱材を介して配置され、該サセプタの内側に設けられる反応室空間内にＳｉＣ結晶基板を載置するための複数の平板状支持基板が相互に平行に上下方向に間隔を置いて搬出搬入可能な形態で設置され、前記サセプタの位置に対向する前記円筒管の外側に前記サセプタを誘導加熱するための誘導加熱装置を備え、前記複数の平板状支持基板のうち、より上側の支持基板が前記サセプタまたは断熱材の端面からガス流の上流側へ、より多くはみ出すように設置されていることを特徴とするエピタキシャルＳｉＣ成膜装置。
【請求項２】
前記耐熱円筒管が石英管であることを特徴とする請求項１記載のエピタキシャルＳｉＣ成膜装置。
【請求項３】
前記平板状支持基板がＳｉＣ結晶を主要材料とすることを特徴とする請求項１または２記載のエピタキシャルＳｉＣ成膜装置。
【請求項４】
前記サセプタ内側の反応室側壁に形成される溝であって、前記円筒管の軸に平行な方向に形成される前記溝に、前記平板状支持基板が搬出搬入可能に設置されていることを特徴とする請求項１乃至３のいずれか一項に記載のエピタキシャルＳｉＣ成膜装置。
【請求項５】
前記サセプタ内側の反応室側壁に隣接して設けられるＳｉＣ結晶を主要基材とする側壁基材に、前記円筒管の軸に平行な方向に形成される溝に前記平板状支持基板が搬出搬入可能に設置されていることを特徴とする請求項１乃至３のいずれか一項に記載のエピタキシャルＳｉＣ成膜装置。
【請求項６】
前記複数の平板状支持基板が３枚以上であることを特徴とする請求項１乃至５のいずれか一項に記載のエピタキシャルＳｉＣ成膜装置。
【請求項７】
前記請求項１乃至６のいずれか一項に記載のエピタキシャルＳｉＣ成膜装置を用いて、エピタキシャル成長後、成膜装置から前記複数の平板状支持基板を取り出し、ＳｉＣ基板を取り外した後、該平板状支持基板に付着したＳｉＣをエッチング除去する工程を有することを特徴とするＳｉＣ半導体装置の製造方法。
【請求項８】
前記請求項１乃至６のいずれか一項に記載のエピタキシャルＳｉＣ成膜装置を用いて、前記複数の平板状支持基板を、エピタキシャル成長前には、空間的に上方の平板状支持基板から順に前記サセプタの反応室内に搬入し、エピタキシャル成長後には、空間的に下方の平板状支持基板から順に搬出するプロセスを含むエピタキシャル成長工程を有することを特徴とするＳｉＣ半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＣ半導体エピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるＳｉＣ半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体ＳｉＣ基板を用いて高耐圧パワーデバイスを作製すると、オン抵抗を大幅に低減できる可能性がある。耐圧１〜１．２ｋＶ級のＭＯＳＦＥＴによって、１０ｍΩｃｍ2を下回るようなオン抵抗が得られており、これは、同じ耐圧クラスのＳｉ製ＩＧＢＴに比較して、オン抵抗が小さい。炭化珪素を主材料とする高耐圧のＭＯＳＦＥＴが今後１、２年のうちに各社から量産出荷される見込みである。今後、コスト低減と性能向上が進めば、インバーター部品としてシリコン製ＩＧＢＴの大半を置き換える可能性も考えられる。
【０００３】
前述のように、ＳｉＣ半導体基板を用いることでオン抵抗を大幅に低減できるのは、Ｓｉ半導体に比べて、ＳｉＣ半導体結晶が高い絶縁破壊電界を有するので、同じ耐圧を実現するために、ドリフト層を薄く、また、ドリフト層のドーピング量を高くすることができることにより、ドリフト層の抵抗をＳｉ半導体に比べて２桁以上低減できるためである。
【０００４】
ところが、今のところ、ＳｉＣ半導体基板においては、パワーデバイス作製に足る高品質の単結晶を、所定のドーピング密度を有するように制御性よく作製するバルク成長技術がまだ完成しておらず、その見通しも立っていない。これは、主として、ＳｉＣ材料には液相が存在しないので、Ｓｉのような引き上げ法によってバルク作製することができないことと、ＳｉＣ半導体基板においては大気の主成分である窒素がドナーとして作用するために、パワーデバイス作製用の低ドープ結晶を工業的に再現性よく作製するのが難しいことによる。このような事情から、今後当分の間、ＳｉＣパワーデバイス作製用のウエハ基板としては、高ドープ単結晶ＳｉＣ基板上に低ドープ層をエピタキシャル成長により作製したＳｉＣウエハ基板を用いることが不可欠である。
【０００５】
このようなＳｉＣウエハ基板の作製に必要な、ＳｉＣ結晶の実用的なエピタキシャル成長には、一般に、１３００℃以上の高温が必要とされている。ＳｉＣ結晶には多数のポリタイプ（結晶多形構造）が存在するが、特にパワーデバイス用に優れた物性を有する４Ｈ−ＳｉＣにあっては、エピタキシャル成長に１５００〜１６００℃の温度が多用される。
【０００６】
ＳｉＣウエハ基板においては、この温度域では、ドーパントの熱による再拡散は観測できないほど遅いので、ＳｉＣ基板からドーパントがエピタキシャル成長層へ拡散する心配はない。エピタキシャル成長方法としては、化学気相堆積法（ＣＶＤ）が一般的である。その際に用いられるガスとして、シラン系のＳｉ源ガスと炭化水素系のＣ源ガスを原料ガスとして用いるのが一般的であり、キャリアガスとして水素が一般的に用いられる。
【０００７】
これらの危険性の高いガスを高温で扱うため、エピタキシャル成膜装置は、図１６の要部横断面図（主軸に沿って切断する断面図）であるように、石英製の炉体（石英管）１の内部に、断熱材２を設け、その中にサセプタ３を設置する構造をとることが多い。断熱材２は、サセプタ３が前述のようにエピタキシャル成長の温度である１５００℃〜１６００℃の温度に晒されるので、外側の石英製の炉体（石英管）１が軟化変形しないように、サセプタ３との間に設けられる。このサセプタ３は、内部がくりぬいてあり、その内部を前記原料ガス、キャリアガスが通る。このガスが通る部分を、反応室（ガスチャネル）４という。図１６においては、ＳｉＣエピタキシャル成長層をその上に形成するＳｉＣ基板５は、サセプタ３の上に直接置かれるが、より実用的には、図１７の要部横断面図に示すように、適切な基板出し入れ治具６の上に置いたうえで、さらにサセプタ３の上に置かれる。図１６および図１７においては、ガスは左側から入り、右側に出る。川の流れにたとえて、ガスの入る側を上流側、出る側を下流側と呼ぶことが多い。代表的には、炉体（石英管）１は、縦断面が円形であって、横断面が長方形となる円筒形にされることが好ましい。この円筒形の炉体（石英管）の主軸が図１６および図１７の横断面図では水平方向となる。サセプタ３の加熱方法としては、誘導加熱法が主として用いられる。サセプタ３の材質は、前記誘導加熱を可能にするために、適切な導電率を有することが必要であり、なおかつ、前述のような高温においても安定な材質であることが必要である。このような要請から、主として、高純度黒鉛が基材として用いられる。ただし、高純度とはいっても、ＳｉＣ基板中でアクセプタとなって汚染源となるアルミニウムやホウ素を完全に除去するのは極めて困難なため、表面に適切なコーティングが施されることが少なくない。ただし、コーティング材料として適切なものは少なく、高純度黒鉛からなる基材よりも、さらに不純物の少ない超高純度黒鉛や、多結晶ＳｉＣを用いるのが通例である。
【０００８】
前記エピタキシャル成膜装置では、ＳｉＣエピタキシャル成長中に、サセプタ３の内面ならびに基板出し入れ治具６の上で、ＳｉＣ基板５が設置されていない部分には、量の多寡はともかく、多結晶ＳｉＣが堆積する。こうして堆積した多結晶ＳｉＣが、サセプタ３や基板出し入れ治具６に完全に固着すれば、あまり問題はないが、実際には、特にＳｉＣ基板を出し入れする際に、前回のエピタキシャル成長の際に形成され、堆積した多結晶ＳｉＣの一部が剥離して粉塵となる。こうして生成されたＳｉＣ粉塵が、エピタキシャル成長前のＳｉＣ基板５の上に付着してしまうと、エピタキシャル成長を行った際に、表面欠陥を生じる。このような表面欠陥を内在させて作製した電子デバイスは、所定の性能を発揮できない不良品となるという問題がある。
【０００９】
従って、このような表面欠陥や剥離落下物が電子デバイス基板中に１つでも含まれると、そのデバイスは不良品となるので、一般に大電流を扱うために、大面積基板となる傾向が強いパワーデバイスほど、ＳｉＣ粉塵による悪影響を受け易い。たとえば、エピタキシャル成長前のＳｉＣ基板５上のＳｉＣ粉塵密度をＤ、デバイス面積をＡとすると、簡単なモデルによれば、これらに起因する不良を起こさない歩留まりは、式ｅｘｐ（−Ｄ×Ａ）で表される。すなわち、前記ＳｉＣ粉塵密度が大きいほど、また、デバイス面積が大きいほど、歩留まりは急激に低下するということが言える。
【００１０】
他方で、パワーデバイスにおいては、金属電極と半導体の間に、良好なオーム性接触を得ることが熱損失を小さくするために重要である。ところが、パワーＳｉＣデバイスにあっては、特にｐ型半導体と金属との間に良好なオーム性接触を形成することが、生産効率の観点からは容易とは言えない。その理由は、たとえば、現在、ｐ型ＳｉＣの表面に対してオーム性接触を形成するために、好ましくはＳｉＣウエハを高温に加熱した上で、アルミニウムの高ドーズ量でのイオン注入を行うことが、一般的に行われているが、その生産効率が非常に悪いのである。もう少し、具体的に説明すると、前述のイオン注入法によって形成されるｐ型ＳｉＣ層の表面で良好なオーム性接触を得るためには、１０20ｃｍ-3台以上のアルミニウム密度、好ましくは１０21ｃｍ-3台のアルミニウム密度となるように、高ドーズ量でイオン注入する必要がある。たとえば、表面から０．４μｍの深さまで２×１０21ｃｍ-3のアルミニウム密度となるようにイオン注入するためには、ドーズ量は８×１０16ｃｍ-2にも達する。ところが、現在、一般に用いられるイオン注入装置では、その最大ビーム量を用いて、前述のような高ドーズ注入を行うと、１回あたり数十分の時間を要してしまうのである。その上、イオン注入装置は、半導体プロセス装置として比較的高価でありながら、本質的に枚葉処理しかできないという欠点を有している。従って、１回のイオン注入では通常１枚、工夫しても数枚しか処理できず、しかも、ＳｉＣパワーデバイス作製の場合のように、その１回のイオン注入に数十分から、必要によっては１時間以上もの時間を要していたのでは、生産効率が高いとはとても言えないのである。
【００１１】
ただし、実験室レベルでは、多くはトリメチルアルミニウムやトリエチルアルミニウムをドーピングガスとして、エピタキシャル成長中に同時ドーピングすることによりデバイスの作製効率を高めることも知られており、実際に行われているが、工業的には、前述のようなドーズ量の異なるドーピングを同時にする、いわゆる同時ドーピングは多数回繰り返すとメモリ効果を生じて、特に低ドーピングの制御が困難になる問題があって、実用化されていない。
【００１２】
さらに、ＳｉＣデバイスにおいては、アルミニウムや窒素その他などの既知のドナーおよびアクセプタは、１８００℃未満の温度域では、事実上拡散を起こさないので、Ｓｉ半導体基板等で行われているような熱拡散方法も実用的ではなく、困難である。
【００１３】
公知技術からの知見としては、カーボンからなるサセプタの、ＳｉＣ基板と対向する面に耐エッチング性の高い炭素膜を成膜しておくことにより、ＳｉＣ基板上にエピタキシャル膜を均一に、しかも安定して成膜することのできるＣＶＤ装置が知られている（特許文献１）。
【００１４】
内部がＳｉＣエピタキシャル成長室となる角筒型の第二サセプタとその外側を覆う第一サセプタを備える縦型ホットウォールＣＶＤエピタキシャル装置が公知である（特許文献２）。
【００１５】
ＳｉＣがコーティングされた中空のサセプタの中心に、（０００１）面から小さい傾斜角度で傾斜させたＳｉＣ基板を載置して炭化珪素単結晶を成長させる製造方法において、傾斜角度０．５〜７．０度として、ＳｉＣ結晶を成長させる製造方法の記載がある（特許文献３）。
【特許文献１】特開２００６−２８６２５号公報
【特許文献２】特開２００５−１０９４０８号公報
【特許文献３】特開２００６−３２１６９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、前述のように、ＳｉＣ基板上に落下するＳｉＣ粉塵密度の低減は、同種のシリコン（Ｓｉ）エピタキシャル成膜装置におけるＳｉ粉塵密度の低減ほど簡単ではない。その理由は、ＳｉＣ結晶は化学的に極めて安定であるので、シリコン（Ｓｉ）のようにサセプタや治具を薬品に浸して洗浄する方法によっては、ＳｉＣ結晶体だけを選択的に除去することができないからである。エピタキシャル成長前のＳｉＣ基板上にＳｉＣ粉塵の落下が発生してしまうのは、それよりも以前の製造ロットのエピタキシャル成長において、多結晶ＳｉＣがサセプタの内部、とりわけガス流の上流付近に堆積しているのを、適切に除去することが難しいからである。
【００１７】
サセプタ内部に堆積した多結晶ＳｉＣの除去方法としては、高温でのガスエッチングが有効であるが、反応室（ガスチャネル）のうち、サセプタ外部の近くでは、必然的に温度が低くなるため、エッチング速度が遅くなる。ところが、前述のように、多量に多結晶ＳｉＣが堆積するのは、温度の低いガス流の上流付近である。この部分の多結晶ＳｉＣを完全に除去しようとすると、同時にサセプタ内部の必要な部分のＳｉＣコーティングもエッチングされ尽くしてしまうので、高温でのガスエッチング法によっては、サセプタの内部の、特にガス流の上流付近に堆積している多結晶ＳｉＣを除去することは困難である。
【００１８】
また、通常、工業的に用いられるエピタキシャル成膜装置では多数回繰り返しエピタキシャル成長が行なわれるので、ＳｉＣ基板５の上に落下するＳｉＣ粉塵として前回のエピタキシャル成長で、サセプタ内部に付着した多結晶ＳｉＣが落下するＳｉＣエピタキシャル成長前のＳｉＣ粉塵と、ＳｉＣエピタキシャル成長後のＳｉＣ粉塵とがある。エピタキシャル成長後のステップでＳｉＣ基板５の上に落下するＳｉＣ粉塵は、ＳｉＣエピタキシャル成長前のＳｉＣ粉塵ほど深刻ではないが、実際には問題となる。なぜなら、ＳｉＣ結晶は化学的に極めて安定であるので、Ｓｉ結晶のように表面に化学酸化膜を形成してこれを除去するような方法を用いることができないからである。結局、エピタキシャル成長前と後の両方共に、確実に付着した多結晶ＳｉＣを除去する方法が見つかっていない。この問題を解決することが第一の課題である。
【００１９】
さらに、前述の、ＳｉＣパワーデバイスにおける耐圧を確保するために必要な低ドープエピタキシャル層の形成と、金属電極と半導体の間の良好なオーム性接触を確保するために必要な高ドープエピタキシャル層の形成とを、高い生産効率で行うには、高価なイオン注入装置を多数用意すればよいが、その代替手段として、前述のように、エピタキシャル成長時に同時ドーピングすること、すなわち、前記低ドープエピタキシャル成長層を成膜したのと同じエピタキシャル成長工程で、前記高ドープエピタキシャル成長層を形成できるのであれば、プロセス時間を実質的に著しく増加させることなく、前記高ドープエピタキシャル成長層を得ることができ、好ましいのである。
【００２０】
この同時ドーピングについて、具体的に説明すると、ＳｉＣパワーデバイスにおいては、高耐圧を得るために、低ドープの厚膜エピタキシャル成長層が、もともと必須である。たとえば、耐圧１．２ｋＶクラスであれば、１×１０16ｃｍ-3程度のドーピングで、膜厚が１０μｍ程度必要である。一方で、エピタキシャル成長によって形成したｐ型層で良好なオーム性接触を得るためには、ドーピング密度は１０19ｃｍ-3台半ば以上が必要だとされている。膜厚はイオン注入の場合と同じく、たとえば０．４μｍ程度でよい。従って、もし、前記低ドープエピタキシャル成長層を成膜したのと同じエピタキシャル成長工程で、前記高ドープエピタキシャル成長層を形成できるのであれば、プロセス時間を実質的に著しく増加させることなく、しかも、高価なイオン注入装置を多数用意することなく、高い生産効率で前記高ドープエピタキシャル成長層を得ることができる。
【００２１】
しかし、実際には、工業的にこのようなエピタキシャル成長層を多数回繰り返して製造しようとすると、前述のように、低ドープ層のドーピングの制御性が著しく悪くなることが多い。これは、メモリ効果としてよく知られた現象である。このメモリ効果を抑制しなければ、低ドープ層と高ドープ層を両方有するようなエピタキシャル成長層を工業的な意味で効率性よく多数回繰り返して製造することはできない。従って、このメモリ効果の問題を解決することが第二の課題である。
【００２２】
本発明は、上述の問題点に鑑みてなされたものであり、単結晶ＳｉＣ基板上にＳｉＣ層をエピタキシャル成長する装置において、装置内で副次的に生じるＳｉＣ粉塵が、前記ＳｉＣ基板上に落下するのを回避するエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるＳｉＣ半導体装置の製造方法を提供することを本発明の第一の目的とする。さらに、異なるドーピング密度の層を、エピタキシャル成長時における同時ドーピングにより形成する際に、同時ドーピングにおけるメモリ効果を抑制して多数回繰り返しエピタキシャル成長できるエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるＳｉＣ半導体装置の製造方法を提供することを本発明の第二の目的とする。
【課題を解決するための手段】
【００２３】
特許請求の範囲の請求項１記載の発明は、軸方向端部に反応ガス流入口と排出口とを有し減圧可能な耐熱円筒管内に、該円筒管の軸方向に沿って所定の長さのサセプタが、前記円筒管を高温による軟化から保護するための断熱材を介して配置され、該サセプタの内側に設けられる反応室空間内にＳｉＣ結晶基板を載置するための複数の平板状支持基板が相互に平行に上下方向に間隔を置いて搬出搬入可能な形態で設置され、前記サセプタの位置に対向する前記円筒管の外側に前記サセプタを誘導加熱するための誘導加熱装置を備え、前記複数の平板状支持基板のうち、より上側の支持基板が前記サセプタまたは断熱材の端面からガス流の上流側へ、より多くはみ出すように設置されているエピタキシャルＳｉＣ成膜装置を特徴とするものである。
【００２４】
特許請求の範囲の請求項２記載の発明は、前記耐熱円筒管が石英管である特許請求の範囲の請求項１記載のエピタキシャルＳｉＣ成膜装置を特徴とする。
【００２５】
特許請求の範囲の請求項３記載の発明は、前記平板状支持基板がＳｉＣ結晶を主要材料とする特許請求の範囲の請求項１または２記載のエピタキシャルＳｉＣ成膜装置を特徴とする。
【００２６】
特許請求の範囲の請求項４記載の発明は、前記サセプタ内側の反応室側壁に、前記円筒管の軸に平行な方向に形成される溝に前記平板状支持基板が搬出搬入可能に設置されている特許請求の範囲の請求項１乃至３のいずれか一項に記載のエピタキシャルＳｉＣ成膜装置を特徴とする。
【００２７】
特許請求の範囲の請求項５記載の発明は、前記サセプタ内側の反応室側壁に隣接して設けられるＳｉＣ結晶を主要基材とする側壁基材に、前記円筒管の軸に平行な方向に形成される溝に前記平板状支持基板が搬出搬入可能に設置されている特許請求の範囲の請求項１乃至３のいずれか一項に記載のエピタキシャルＳｉＣ成膜装置を特徴とする。
【００２８】
特許請求の範囲の請求項６記載の発明は、前記複数の平板状支持基板が３枚以上である特許請求の範囲の請求項１乃至５のいずれか一項に記載のエピタキシャルＳｉＣ成膜装置を特徴とする。
【００２９】
特許請求の範囲の請求項７記載の発明は、前記請求項１乃至６のいずれか一項に記載のエピタキシャルＳｉＣ成膜装置を用いて、エピタキシャル成長後、成膜装置から前記複数の平板状支持基板を取り出し、ＳｉＣ基板を取り外した後、該平板状支持基板に付着したＳｉＣをエッチング除去する工程を有するＳｉＣ半導体装置の製造方法を特徴とする。
【００３０】
特許請求の範囲の請求項８記載の発明は、前記特許請求の範囲の請求項１乃至６のいずれか一項に記載のエピタキシャルＳｉＣ成膜装置を用いて、前記複数の平板状支持基板を、エピタキシャル成長前には、空間的に上方の平板状支持基板から順に前記サセプタの反応室内に搬入し、エピタキシャル成長後には、空間的に下方の平板状支持基板から搬出するプロセスを含むエピタキシャル成長工程を有するＳｉＣ半導体装置の製造方法を特徴とする。
【発明の効果】
【００３１】
本発明によれば、単結晶ＳｉＣ基板上にＳｉＣ層をエピタキシャル成長する装置において、装置内で副次的に生じるＳｉＣ粉塵が、前記ＳｉＣ基板上に落下するのを回避し、さらに、異なるドーピング密度の層を、エピタキシャル成長時における同時ドーピング法によって形成する際に、同時ドーピングにおけるメモリ効果を抑制して多数回繰り返しエピタキシャル成長できるエピタキシャル成膜装置およびこの装置を用いるＳｉＣ半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明にかかるエピタキシャル成膜装置およびその装置を用いたＳｉＣ半導体装置の製造方法について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
【００３３】
図１３はエピタキシャル成長層を有する半導体基板の層構成を示す断面図である。図１４はＳｉＣ基板を用いたｐｎダイオードの要部断面図である。図１５はＳｉＣ基板を用いたｐｎダイオードの電流電圧特性図である。図１〜図３および図８、図９は本発明にかかるＳｉＣエピタキシャル成膜装置のそれぞれ異なる要部横断面図である。図４〜図７および図１０、図１１は本発明にかかるＳｉＣエピタキシャル成膜装置のそれぞれ異なる要部縦断面図である。図１２は本発明にかかるトレンチ型ＭＯＳＦＥＴの要部断面図である。
（ＳｉＣ粉塵の抑制に関する実施例）
本発明は、第一に、ＳｉＣ基板を載せる支持基板に堆積する多結晶ＳｉＣと、エピタキシャル成長で反応室（ガスチャネル）の天井部に堆積する多結晶ＳｉＣを、エピタキシャル成長プロセスの終了後に、毎回エッチングして除去することができれば、ＳｉＣ粉塵の発生を大幅に抑制できることを見出したことに基づいてなされた。この点について、以下、具体的に説明する。
【００３４】
前記支持基板と反応室（ガスチャネル）の天井部とを、サセプタから取り外して個別にエッチングすることができる構造とし、なおかつ、この取り外し可能な平板状支持基板（以降、プレートと略記）を、サセプタ、断熱材その他原料ガスが反応するような高温になる箇所よりもガス流の上流側にまで延長することにより、粉塵の発生を大幅に抑制することができるようにしたものである。
【００３５】
本発明によれば、ＳｉＣ粉塵の原因となるＳｉＣ多結晶は、大多数、前記プレートの上に堆積するから、当該プレートをエピタキシャル成長終了後に取り外すことにより、次回のエピタキシャル成長の際には、装置内にＳｉＣ多結晶がほとんどなく、ＳｉＣ粉塵の発生を大幅に抑制することができる。なお、前記プレートだけであれば、個別にエッチングすることができるから、エピタキシャル成長済みＳｉＣ基板を取り出した後、粉塵が出なくなるようにエッチングしたうえで、エピタキシャル成長に再利用することができる。
【００３６】
プレートをエッチングするのは、当該エピタキシャル成膜装置内であってもよいが、他のエピタキシャル成膜装置であってもよい。他の装置でエッチングする場合には、多数のプレートを一度に処理できるような構造を選ぶことができ、その間に別のプレートを用いてエピタキシャル成膜装置でエピタキシャル成長を行うことができるから、エピタキシャル成長のスループットが向上する。
【００３７】
前記プレートをエッチングするためには、その材質が、ＳｉＣ結晶を主成分とする（プレートごとエッチングされる）か、少なくとも多結晶ＳｉＣをエッチングする際のプロセスに耐えられるものであることが必要である。同時に、この材質は、ＳｉＣ結晶のエピタキシャル成長時に不必要な不純物をもたらさないものでなくてはならない。現実には、このような材料は、極めて限られている。たとえば、高純度グラファイトは、多結晶ＳｉＣをエッチングする際のプロセスに耐えることができる場合もあるが、エピタキシャル成長の際にアルミニウム、ホウ素、チタン等の不純物をもたらすことがあるので好ましいとは言えない。このような観点から、前記プレートの材質としては、ＳｉＣ結晶を主成分とするものが好ましい。
【００３８】
前記プレートの材質がＳｉＣ結晶を主成分とする場合、多結晶ＳｉＣのエッチングは、たとえば、１３００〜１７００℃程度において、８０〜７６０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２Ｐａ）の水素と塩化水素の混合ガス中で簡便に行うことができる。エピタキシャル成長において堆積した多結晶ＳｉＣをすべてエッチングする必要はない。ＳｉＣ粉塵を生じるような、物理的に不安定な部分のみを除去すればよいのである。このような部分は、一般に、他の部分に比べて空洞となった部分が多く、それだけ表面積が大きいので、速くエッチングされる。したがって、基材のＳｉＣ結晶はそれほど多くエッチングしなくてもよい。エッチングの途中にも、このような不安定な部分が周りを完全にエッチングされたことによって、粉塵を生じる可能性があるので、エッチングの際には、プレートは縦（平面が概ね鉛直方向）にした方がよい。水素と塩化水素の混合ガスに代えて、三フッ化塩素のような強力な酸化性ガスを用いてエッチングすることもでき、この場合には１３００℃以上といった高温は必要でない。
【００３９】
このようにして、一見、エピタキシャル成長前にはＳｉＣ粉塵がまったくない状態が得られるように思われる。しかし、実際には、次のような理由により、低減されたとはいえ、やはり粉塵を生じてしまう。問題は、前記プレートを、高温のサセプタ内に保持する方法にある。たとえば、サセプタの側壁に、軸に平行な方向の溝を切り、この溝に沿って前記プレートを出し入れする単純な方法が最も好ましい。
【００４０】
この方法では、サセプタの側壁が露出しているが、サセプタの幅がＳｉＣ基板の幅に比べて十分大きければ、側壁の影響は最小限にとどめられる。より確実な方法としては、たとえば、サセプタ側壁に隣接して、新たに前記プレートと同様にＳｉＣ結晶を主成分とする壁基材を設け、この壁機材に円筒軸に平行な溝を切って、この溝に沿って前記プレートを出し入れすることも好ましい。
【００４１】
ただし、後者の方法は、プレートと壁基材の間での熱分布によっては、ＳｉＣ結晶が昇華して両者が接合されてしまう可能性があるので、注意を要する。この場合はＳｉＣ結晶と直接接合されない物質でコーティングするなどの工夫が必要である。
【００４２】
前述した方法のうち、特に前者の方法では、前記プレートを出し入れする際に、溝のところで、わずかながらＳｉＣ粉塵を生ずる。後者の場合は、壁基材もプレートと同様にエッチングして、全体を組み上げた後でサセプタに搬入すれば、ＳｉＣ粉塵はさらに低減されそうに見えるが、組み上がった壁基材とプレートをサセプタに搬入するのは、機械的に、簡単ではない。壁基材の溝へのプレートの嵌め合わせ量が少なければ、全体がぐらつくし、逆に嵌め合わせ量が多すぎると、取り出すときに壁基材とプレートとの接触部分から再びＳｉＣ粉塵を生じるためである。以上の観点から、前記プレートの搬入時には、空間的に上方に存在すべきものから順に搬入するとよい。こうすれば、たとえプレートの搬入時にＳｉＣ粉塵を生じても、粉塵の落下した先にはまだエピタキシャル成長すべきＳｉＣ基板が設置されていないので、ＳｉＣ基板上に粉塵が落下する心配はない。前記壁基材を用いている場合は、前記壁基材は前記プレートに先立って設置しておくことが好ましい。
【００４３】
前記プレートを取り出すときにも、エピタキシャル成長したＳｉＣ基板上にＳｉＣ粉塵が落下する心配がある。これを回避するためには、前記プレートは、取り出し時には、空間的に下方に存在するものから順に取り出せばよい。
【００４４】
前記プレートのうち、ガス流の上流側には、特に多量の多結晶ＳｉＣが堆積する。この部分は、特に多量のＳｉＣ粉塵を生じるので、前記プレートを取り出す際に、より上方にあるプレートからＳｉＣ粉塵が落下してくる可能性が高い。このため、前記プレートは、ガス流の下流側から出し入れすべきなのはもちろんであるが、同時に、前記プレートは、空間的に上方に存在するプレートから下方に存在するプレートに向かって、順次、サセプタからガス流の上流側への延長量が減少するようにするのがよい。こうすることにより、下方のプレート上に、上方のプレートからのＳｉＣ粉塵の落下量を低減することができる。
【００４５】
なお、必ずしも前記プレートの長さを変える必要はない。単に、上方のプレートほど、ガス流の上流側に設置位置をずらすだけでもよい。
【００４６】
以上、説明したようなエピタキシャル成膜装置によれば、エピタキシャル成長前にＳｉＣ基板表面に付着するＳｉＣ粉塵を大幅に低減することができるので、大面積を必要とするパワーデバイスに適用するのに好ましい結晶欠陥を有しないエピタキシャル成長層を得ることができる。なお、本発明は、次のような変形により、一度に処理できるＳｉＣ基板枚数を大幅に増加させることができる。
【００４７】
本発明においては、サセプタに設置する前記プレートは、２枚より多くてもよい。３枚以上設置すると、最上方に設置したプレートの上以外の、２枚のプレート上に、ＳｉＣ基板を設置することができる。同様に、ｎ枚のプレートを設置すると、最上方に設置したプレートの上以外の、ｎ−１枚のプレート上に、ＳｉＣ基板を設置することができる。すなわち、２枚のプレートを設置する場合よりも、（ｎ−１）倍のＳｉＣ基板を一度に処理することができる。なお、以下の実施例はあくまで例示であり、実施の形態は以下の実施例に限られるものではない。
【００４８】
（比較例１）
実施例に先立って、図１７の要部横断面図に示す従来の円筒型エピタキシャル成膜装置において、基板出し入れ治具６を高純度多結晶ＳｉＣで構成した場合の結果について示す。サセプタ３は高純度グラファイト基材に高純度ＳｉＣをコーティングしてあり、断熱材２は高純度多孔質グラファイトからなり、炉体１は透明石英からなる。
【００４９】
市販の４Ｈ−ＳｉＣ（０００１）Si面と（０００−１）C面の８度オフＳｉＣ基板を用い、ＲＣＡ洗浄（後述）を行った後、基板出し入れ治具６に載せて、サセプタ３に搬入した。基板出し入れ治具６を載せたサセプタ３を、断熱材２に搬入した後、炉体（石英管）１に搬入した。基板出し入れ治具６には、直径２〜３インチのウエハを、１枚だけ載せることができる（ＲＣＡ洗浄とは、周知の洗浄方法であり、水酸化アンモニウム、過酸化水素および脱イオン水の混合液を含む溶液の第１浴、および−塩酸、過酸化水素および脱イオン水の混合液を含む溶液の第２浴とによって表面を処理することからなる。第１浴は、主に、ウエハの表面上にある分離された粒子を除去するための処理であり、第２浴は金属汚染を除去するための処理である。）。
【００５０】
エピタキシャル成長は、Ｈ2をキャリアガス、ＳｉＨ4とＣ3Ｈ8を原料ガスとして行う。ｎ型およびｐ型のドーピングガスとして、それぞれＮ2およびトリメチルアルミニウム（ＴＭＡ）を用いた。これらのガスは、例示的なものであり、必ずしもこれらに限られるわけではない。
【００５１】
以上説明した比較例および以後の実施例において、エピタキシャル成長する代表的なＳｉＣ半導体基板の層構成を図１３の断面図に示す。ＳｉＣ基板には、市販されているｎ型４Ｈ−ＳｉＣ（０００１）Si面および（０００−１）C面の８度オフ面を用いた。ＳｉＣ基板５１上に、ドナー密度約３×１０17ｃｍ-3のｎ型層（以降、パワーデバイスに倣ってドリフト層５３という）を約４μｍ、アクセプタ密度約２×１０18ｃｍ-3のｐ型層（以降、パワーデバイスに倣ってボディ層５５ａという）を約１μｍ、この順に連続成膜する。これらの成膜条件は、もはや一般的なものであるから、詳細は省略する。
【００５２】
図１３に示すドリフト層５３とボディ層５５ａからなるｐｎ接合の１次元モデルによる理論耐圧は、１６０Ｖ程度である。１次元モデルによれば、理論耐圧でのドリフト層５３およびボディ層５５ａへの空乏層の伸びは、それぞれ０．５μｍおよび０．１μｍであるので、空乏層は完全にドリフト層５３およびボディ層５５ａの中にある。このエピタキシャル成長したウエハに、図１４の要部断面図によって示すｐｎダイオードを作製した。
【００５３】
このｐｎダイオードは、図１３のエピタキシャル成長層であるドリフト層５３とボディ層５５ａ部分を、最上面から概ね垂直にエッチングして掘り下げることにより、メサ構造（メサとは台形の意味）としている。この際、メサ側壁面とエピタキシャル成長層上面がなす角度はあまり重要ではなく、ボディ層５５ａを貫いて、ドリフト層５３を少なくとも２μｍ以上の深さまでエッチングして、このエッチングにより露出するｐｎ接合の終端部表面をＳｉＯ2膜などの保護絶縁膜７５で保護することにより、ボディ層５５ａおよびドリフト層５３内部での局所的な電界集中が回避され、前記の１次元モデルによる理論耐圧が実現できる。
【００５４】
ボディ領域５５ａの上面には、アノード電極７２ａが接触している。ボディ層５５ａのドーピング濃度が低いため、アノード電極７２ａとの間に良好なオーム性接触を得ることはできない。しかし、ｐｎダイオードの逆方向特性を測定する上では、アノード電極７２ａとボディ層５５ａが仮にショットキー接触を形成しても、このショットキー接触は順バイアスとなるため、逆方向特性への影響は実質的に無視できる。
【００５５】
メサ上面（ボディ領域５５ａの上面）のうちアノード電極７２ａ以外の部分と、メサ側壁面には、保護絶縁膜７５が設けられている。ＳｉＣ基板５１の裏面には、カソード電極７１ａが接触している。後にエミッション顕微鏡で観察するために、アノード電極７２ａに対向する裏面部分には、カソード電極７１ａは形成しなかったが、実用的なデバイスを作製するにあたっては、カソード電極７１ａは全面に形成されていてもよい。カソード電極７１ａとＳｉＣ基板５１は、オーム性接触を形成することが望ましいが、ｐｎダイオードの逆方向特性を測定する上では、カソード電極７１ａとＳｉＣ基板５１が仮にショットキー接触を形成しても、このショットキー接触は順バイアスとなるため、逆方向特性への影響は実質的に無視できる。以下、このｐｎダイオードの作製方法を、順を追って具体的に示す。
（エピタキシャル成長）
高濃度ｎ型４Ｈ−ＳｉＣ（０００１）Si面および（０００−１）C面を主面とするＳｉＣ基板５１の上に、エピタキシャル成長により、ドリフト層５３とボディ層５５ａを、この順に形成する。次に、前記エピタキシャル成長後に、成膜装置からウエハを取り出すことなく、温度８５０〜９５０℃でＳｉＨ4とＮ2Ｏガスを流して、いわゆるＨＴＯ（高温ＣＶＤ−ＳｉＯ2膜、以下同じ）からなる保護膜を堆積成膜する。ウエハをＣＶＤ装置から取り出した後、ウエハ裏面を、ダイヤモンドスラリーを用いて研磨し、鏡面とする。この工程は、後にエミッション顕微鏡により観察するために必要である。その後、プラズマエッチングにより、ウエハを取り出す際および裏面研磨の際に付着したＳｉＣ粉塵を除去する。次に、希釈フッ酸によりＨＴＯを除去して、エピタキシャル成長済みウエハを得る。
【００５６】
エピタキシャル成長後に、光学顕微鏡でウエハ表面を観察すると、それぞれ特徴的な表面モフォロジーを有する何種類かの表面欠陥が見られた。特に多数見られたのは、光学顕微鏡ではほとんど点にしか見えないピット状表面欠陥（以下では、単にピット欠陥という）であり、その数は約１００個／ｃｍ2であった。この他に、エピタキシャル成長前にＳｉＣ基板上に落下した比較的大きなＳｉＣ粉塵に起因するとされる表面欠陥（落下物欠陥という）も、少数ではあるが見られた。なお、エピタキシャル成長回数が増加すると、これらの表面欠陥は、次第に増加する傾向が見られた。
【００５７】
ピット欠陥を半導体解析検査装置であるＦＩＢ（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ）で切り出してＴＥＭ（透過型電子顕微鏡）で観察すると、ＳｉＣ基板５１とエピタキシャル成長層５３との界面付近に、ＳｉＣ基板とは結晶方位が異なるＳｉＣ結晶の領域が存在し、その周辺から表面にかけて、結晶転位が密集しているのが確認された。ＥＤＸ（エネルギー分散型Ｘ線分析）で分析しても、ＳｉとＣ以外には検出されなかったことから、結晶方位が異なるＳｉＣは、エピタキシャル成長前にＳｉＣ基板上に落下したＳｉＣの微小粉塵であると考えられる。したがって、ピット欠陥は、落下物欠陥と同様に、エピタキシャル成長前にＳｉＣ基板上に落下したＳｉＣ粉塵に起因しており、単にその大きさが異なることによって、ピット欠陥または落下物欠陥になると考えられる。
【００５８】
いわゆるキャロット欠陥や三角形状欠陥も、少数ではあるが確認された。これらの表面欠陥も、多くはピット欠陥と同様に、ＳｉＣ基板とエピタキシャル成長層との界面付近に、エピタキシャル成長前にＳｉＣ基板上に落下したＳｉＣの微小粉塵と考えられる、
（メサ形成）
ウエハ上に、ＳｉＯ2膜を堆積（プラズマＣＶＤ法によっても、熱ＣＶＤ法によってもよい。以下、特記しない限り同様。）し、このＳｉＯ2膜をＳｉプロセスと同様の方法によってパターニングした後、パターニングされたＳｉＯ2膜をマスクとして、反応性イオンエッチング（ＲＩＥ）により、ＳｉＣ基板を所定の深さに異方性エッチングする。この場合、エッチング深さは、ボディ層５５ａの全部とドリフト層５３の一部で、合計３μｍ程度であるから、それほど困難ではない。
【００５９】
なお、エピタキシャル成長の後に、この成膜装置内で成膜した前記ＨＴＯ保護膜を、上記ＳｉＯ2膜マスクとして転用してもよいが、この場合には適度な均一性が必要となるので、本比較例および以下の実施例では、ＨＴＯ保護膜を一度除去してから、均一性の良好な装置を用いて、再びＳｉＯ2膜を堆積するようにした。
（保護絶縁膜形成・電極形成）
次に、ウエハを１２００℃のウェット雰囲気で所定の時間（面方位による）熱酸化して、メサ側壁面上で厚さ４０〜８０ｎｍの保護絶縁膜７５を形成する。その後、Ｓｉプロセスと同様の方法によって、保護絶縁膜７５のうちメサ上の部分にコンタクトホールを形成する。続いて、Ｎｉをおもて面全面にスパッタ成膜した後、これをＳｉプロセスにおけるＡｌと同様にしてパターニングし、アノード電極７２ａとする。
【００６０】
次に、おもて面をフォトレジストで保護し、ウエハをバッファードフッ酸に浸漬して、裏面の酸化膜を除去する。その後、Ｎｉを裏面全面にスパッタ成膜した後、両面アライナーでメサの直下のみ穴が開くようにフォトレジストパターンを形成し、開口部のＮｉをウェットエッチングで除去して、カソード電極７１ａとする。続いて、おもて面・裏面のフォトレジストを除去した後、１０００℃のＡｒ雰囲気中で熱処理を行う。ボディ層５５ａのドーピング密度が低いため、アノード電極７２ａとの間に良好なオーム性接触を得ることはできないが、電気特性測定中にＮｉが剥離するのを防ぐことはできる。以上により、ｐｎダイオードが完成する。
（電気特性評価）
ｐｎダイオードを穴開き銅板に銀ペーストで貼り付け、アノード電極７２ａと銅板との間に逆方向電圧を印加して、リーク電流を測定する。この際、エミッション顕微鏡により、ｐｎダイオードの裏面から、リーク電流に起因する発光を観察する。発光を観察するために、銅板のうち、少なくともメサ直下の部分は、穴が開いていなければならない。
【００６１】
測定したｐｎダイオードの代表的な逆方向電流電圧特性を図１５に示す。逆方向特性は、主として逆方向リーク電流の増加度合いによって、大きく３つの類型に分類された。
【００６２】
第１の類型（図１５における特性曲線９３）は、大きな逆方向リーク電流である（以後、大リークであるという）ものである。ここで、大きな逆方向リーク電流とは、１次元モデルによるｐｎ接合の電界が絶縁破壊電界の２５％（印加電圧で約１０Ｖ）でリーク電流が１０ｎＡ以上となるようなものである。エミッション顕微鏡で観察すると、発光点が確認された。発光点の付近を光学顕微鏡で観察すると、発光点の場所は、落下物欠陥の場所に一致した。すなわち、落下物欠陥が存在すると、大リークを生じてしまうことが分かった。なお、エピタキシャル成長後に、成膜装置内で保護膜を堆積しないと、エピタキシャル成長後にウエハ上に落下したＳｉＣ粉塵が原因で、プロセス欠陥を生じ、同様に、大リークである結果となる。
【００６３】
第２の類型（図１５における特性曲線９２）は、中程度の逆方向リーク電流である（以後、中リークであるという）ものである。ここで、中程度とは、１次元モデルによるｐｎ接合の電界が絶縁破壊電界の２５％（印加電圧で約１０Ｖ）ではリーク電流が１０ｎＡ以下であるが、同７５％（印加電圧で約９１Ｖ）ではリーク電流が１０ｎＡ以上となるようなものである。エミッション顕微鏡で観察すると、発光点が確認された。発光点の付近を光学顕微鏡で観察すると、大多数の発光点の場所に、ピット欠陥あるいはキャロット欠陥が見られた。前述のように、これらの表面欠陥は、エピタキシャル成長前にＳｉＣ基板ウエハ上に落下したＳｉＣ粉塵が原因で生じたと考えられるから、中リークの原因は、エピタキシャル成長前にＳｉＣ基板ウエハ上に落下したＳｉＣ粉塵であると考えられることになる。
【００６４】
第３の類型（図１５における特性曲線９１）は、逆方向リーク電流が少ないものである。ここで、逆方向リーク電流が少ないとは、１次元モデルによるｐｎ接合の電界が絶縁破壊電界の７５％（逆方向電圧で約９１Ｖ）でリーク電流が１０ｎＡ以下であることをいう。このグループのｐｎダイオードは、大多数が、ドリフト層５３とボディ層５５ａからなるｐｎ接合の１次元モデルによる理論耐圧である１６０Ｖ付近でアバランシェ降伏電流が流れる。エミッション顕微鏡で観察すると、逆方向電圧１５０Ｖ付近から、デバイス内に、ＳｉＣ基板のオフ方向に伸びる複数の発光帯が見られた。一様に発光しない理由は、明らかではないが、この発光帯でアバランシェを生じていると考えられる。
【００６５】
なお、本比較例および以下の実施例で作製したｐｎダイオードは、ドリフト層５３のドーピングが１０17ｃｍ-3台と高いため、絶縁破壊電界は約４ＭＶ／ｃｍとなっている。実用的な耐圧１ｋＶ以上のデバイスでは、ドリフト層のドーピングは１０16ｃｍ-3台前半であり、そのドーピングでの絶縁破壊電界は３ＭＶ／ｃｍ以下であるから、これ以上の電界（つまり、図１５において逆方向電圧９１Ｖ以上）でリーク電流が増加することがあっても、実用上は問題にならないと考えられる。
【００６６】
以上のことから、本比較例および以下の実施例では、１ｍｍ角のｐｎダイオードにおいて、大リークも中リークも示さなかった歩留まりをもって、耐圧歩留まりを代表させる（代表的な耐圧歩留まりという）ことにする。本比較例においては、代表的な耐圧歩留まりは約４０％であった。
【実施例１】
【００６７】
以下に説明する実施例では、デバイスとしてｐｎダイオードを作製しているが、本発明の要旨であるエピタキシャル成膜装置によって製造されるエピタキシャル成長層は、ｐｎダイオードだけでなく、ショットキーダイオード、電界効果トランジスタ等、種々の電子デバイス、とりわけパワーデバイスに、好ましく用いることができる。
【００６８】
実施例１にかかるエピタキシャル成膜装置の要部断面図を図２および図４に示す。図２は、ガスの流れ方向を含む面で切った要部横断面図である。石英製の炉体（石英管）１の内部に、断熱材２を設け、その中にサセプタ３を設置する。サセプタ３は、内部がくりぬいてあり、その上面近くに上部プレート１１、下面近くに下部プレート１３がそれぞれ設置され、その間の空間が反応室（ガスチャネル）４となる。ＳｉＣ基板５は、下部プレート１３の上に設置する。下部プレート１３の上流側の端は、サセプタ３および断熱材２の上流側の端面よりも上流側まで延長されており、上部プレート１１の上流側の端面は、下部プレート１３の上流側の端面よりも、さらに上流側まで延長されている。
【００６９】
図２では、上部プレート１１と下部プレート１３の長さが異なって描いてあるが、図３のように、同じ長さであって、上部プレート１１の方を下部プレート１３よりも上流側にずらして配置してあってもよい。図２および図３のいずれの構成であっても、エピタキシャル成長前に、ＳｉＣ基板５の上にＳｉＣ粉塵が落下するのを防ぐ目的は達成される。なお、図２および図３では、ＳｉＣ基板５が１枚だけ描いてあるが、１枚の下部プレート１３の上に複数のＳｉＣ基板を並置することを排除するものではない。
【００７０】
図４は、ガスの流れ（または円筒管の軸）に垂直な面で切った要部縦断面図である。上部プレート１１および下部プレート１３は、サセプタ３の側壁に設けられた溝７−１に沿って嵌め合わせるように挿入され、搬入される。なお、図４に示した溝７−１は、高さ方向の溝幅がプレートの厚さとほとんど同じに描いてあるが、図５の溝７−２のように、プレートの厚さよりも十分厚いおよび、または広い溝幅を有していてもよい。とりわけ、プレートの出し入れを機械搬送とする場合は、図５のように、十分なクリアランスを設けた方がよい。また、図４および図５では、描画の都合上、サセプタ３をくり抜いた空隙（反応室）は、縦長になっているが、実際には正方形でも横長でもよい。
【００７１】
前記エピタキシャル成膜装置は、次のように運用されることが好ましい。すなわち、ＳｉＣ基板５を装置内に搬入するにあたっては、まず、炉体（石英管）１の内部に、断熱材２とサセプタ３をまず設置し、次にサセプタ３の上部の溝に上部プレート１１を嵌め込んで押し入れる。その後、ＳｉＣ基板５を載せた下部プレート１３を同様に下部の溝にはめ込んで押し入れる手順とする。この手順によれば、上部プレート１１を押し入れるときに仮にＳｉＣ粉塵が発生しても、ＳｉＣ基板５の上に落下することはない。
【００７２】
ＳｉＣ基板５を取り出すにあたっては、まず下部プレート１３を取り出し、下部プレート１３からＳｉＣ基板５を取り外す。次に上部プレート１１を取り出し、下部プレート１３とともに（同時でなくてもよい）、エッチングして、ＳｉＣ粉塵の原因となる、上部プレート１１および下部プレート１３（まとめて、単にプレートという）の表面に緩やかに付着している多結晶ＳｉＣを除去する。
【００７３】
この際のエッチング方法としては、たとえば、１３００〜１７００℃程度において８０〜７６０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２Ｐａ）の水素と塩化水素の混合ガス中で行う、あるいは、数百℃において三フッ化塩素のような強力な酸化性ガス中で行うなどの方法がある。このエッチングを行う装置は、当該エピタキシャル成膜装置を用いてもよいが、他の装置であってもよい。他の装置でエッチングする場合には、多数のプレートを一度に処理できるような構造を選ぶことができ、その間に別のプレートを用いてエピタキシャル成長を行うことができるから、エピタキシャル成長のスループットが向上するので、好ましい。
【００７４】
前記プレートをエッチングするためには、その材質が、ＳｉＣ結晶を主成分とする（プレートごとエッチングされる）か、多結晶ＳｉＣをエッチングする際のプロセスに耐えられるものであることが必要である。同時に、この材質は、ＳｉＣのエピタキシャル成長時に不必要な不純物をもたらさないものでなくてはならない。現実には、このような材料は、極めて限られている。たとえば、高純度グラファイトは、多結晶ＳｉＣをエッチングする際のプロセスに耐えることができる場合もあるが、エピタキシャル成長の際にアルミニウム、ホウ素、チタン等の不純物をもたらす。このような観点から、前記プレートの材質としては、ＳｉＣ結晶を主成分とするものが好ましい。
【００７５】
本発明にかかる上記エピタキシャル成膜装置およびこの装置を用いた製造方法によって、図１３に示すエピタキシャル成長層５３、５５ａを形成し、比較例と同様にｐｎダイオードを作製した場合の、代表的な耐圧歩留まりは、約８０％であった。前述の比較例の場合のｐｎダイオードの歩留まりは４０％であったから、大幅に向上したことが分かる。その理由はエピタキシャル成長前に、ＳｉＣ基板上にＳｉＣ粉塵が落下することが抑制されたので、大リークや中リークを起こす表面欠陥が少なくなったためと考えられる。耐圧歩留まりが１００％近くにならなかったのは、下部プレート１３を設置する際に、サセプタ３と擦れ合って、わずかにＳｉＣ粉塵を生じたためと考えられる。
【００７６】
以上のように、実施例１によれば、エピタキシャル成長前に、ＳｉＣ基板上にＳｉＣ粉塵が落下することを抑制でき、大面積パワーデバイスを作製するのに好適なエピタキシャル成長層を提供することができる。
【実施例２】
【００７７】
実施例２にかかるエピタキシャル成膜装置を、図６の要部縦断面図に示す。実施例１の成膜装置である図２、図４と同様の構成要素については、同一番号を付し、重複する説明を省略する。
【００７８】
図６に示す要部縦断面図は、ガスの流れ方向（円筒管の軸方向）に垂直な断面で切った断面図である。サセプタ３の上面および下面に溝８−１が設けられており、この溝に沿って壁基材１０がサセプタ３の両側壁近くの内側に配置される。上部プレート１１および下部プレート１３は、この壁基材１０に設けられた溝９−１に沿って嵌め込まれる。
【００７９】
壁基材１０に設けられる溝９−１は、実施例１における図５のサセプタ３に設けられる溝７−２と同様に、プレート１１、１３に対してある程度のクリアランスを有するのが望ましい。反応室（ガスチャネル）４は、上部プレート１１、下部プレート１３および壁基材１０で挟まれた空間である。なお、図７のように、壁基材１０は、両壁が一体のものであって、サセプタ３には前記溝８−１などを設けることなく、そのままサセプタ３上に載置されるものであってもよい。図６および図７のいずれの構成であっても、エピタキシャル成長前に、ＳｉＣ基板５の上にＳｉＣ粉塵が落下するのを防ぐ目的は達成される。また、図６および図７では、描画の都合上、サセプタ３をくり抜いた空隙は、縦長になっているが、実際には正方形でも横長でもよい。
【００８０】
前記エピタキシャル成膜装置は、次のように運用されることが好ましい。すなわち、ＳｉＣ基板５を設置するにあたっては、まず、炉体１の内部に、断熱材２とサセプタ３をまず設置し、次に壁基材１０を設置し、その次に上部プレート１１を設置する。その後、ＳｉＣ基板５を載せた下部プレート１３を設置する。この手順により、壁基材１０および上部プレート１１を設置するときに仮にＳｉＣ粉塵が発生しても、ＳｉＣ基板５の上に落下することはないので、好ましい。
【００８１】
ＳｉＣ基板５を取り出すにあたっては、まず下部プレート１３を取り出し、下部プレート１３からＳｉＣ基板５を取り外す。次に上部プレート１１と壁基材１０を取り出し、下部プレート１３とともに（同時でなくてもよい）、前述と同様にエッチングして、ＳｉＣ粉塵の原因となる、壁基材１０、上部プレート１１および下部プレート１３に緩やかに付着している多結晶ＳｉＣを除去する。壁基材１０の材質は、上部プレート１１および下部プレート１３と同様に、ＳｉＣ結晶を主成分とするものが望ましい。
【００８２】
上記エピタキシャル成膜装置およびこの装置を用いた製造方法によって、図１３のエピタキシャル成長層を形成し、実施例１と同様にｐｎダイオードを作製した場合の、代表的な耐圧歩留まりは、約９０％であった。実施例１の８０％に比べて歩留まりがやや向上したのは、下部プレート１３を設置する際に擦れ合うのが、サセプタ３ではなく壁基材１０であるので、多結晶ＳｉＣが適切にエッチングされており、ＳｉＣ粉塵を生じにくいためと考えられる。
【００８３】
ただし、この装置では、成長温度が高い場合、熱分布によっては、壁基材１０と、上部プレート１１あるいは下部プレート１３が、高温によって接着してしまうことがあるので、熱分布を考慮して装置を設計する必要がある。以上のように、実施例２によれば、エピタキシャル成長前に、ＳｉＣ基板上にＳｉＣ粉塵が落下することを抑制でき、大面積パワーデバイスを作製するのに好適なエピタキシャル成長層を提供することができる。とりわけ、実施例１によるよりも、ＳｉＣ粉塵の発生がさらに抑制される利点がある。
【実施例３】
【００８４】
実施例３にかかるエピタキシャル成膜装置の要部断面図を図８および図１０に示す。
【００８５】
図８は、ガスの流れ方向（円筒管の軸方向）を含む面で切った要部横断面図である。石英製の炉体１の内部に、断熱材２を設け、その中にサセプタ３を設置する。サセプタ３は、内部がくりぬいてあり、その上面近くに上部プレート１１、下面近くに下部プレート１３がそれぞれ設置され、その上下プレート間に１または複数枚の中間プレート１２が設置される（図８には上下プレート１１、１３の間に１枚だけの中間プレートを示してある）。各プレート間の空間が反応室（ガスチャネル）４となる。ＳｉＣ基板５は、中間プレート１２および下部プレート１３の上に設置する。
【００８６】
下部プレート１３の上流側の端面は、サセプタ３および断熱材２の上流側の端面よりも上流側まで延長されており、上部プレート１１および中間プレート１２の上流側の端面は、おのおののプレートより空間的に下方にあるプレートの上流側の端よりも、さらに上流側まで延長されている。
【００８７】
図８では、上部プレート１１と中間プレート１２と下部プレート１３の水平方向の長さが異なって描いてあるが、図９の要部横断面図に示すように、同じ長さであって、空間的に上方に存在するプレートほど、上流側にずらしただけの配置としてもよい。図８および図９のいずれの構成であっても、エピタキシャル成長前に、ＳｉＣ基板５の上にＳｉＣ粉塵が落下するのを防ぐ目的は達成される。なお、図８および図９では、中間プレート１２および下部プレート１３の上にＳｉＣ基板５がそれぞれ１枚ずつ描いてあるが、それぞれのプレートの上に複数のＳｉＣ基板を配置することや、各プレートに異なった枚数のＳｉＣ基板を配置することを、排除するものではない。
【００８８】
ガスの流れ（円筒管の軸方向）に垂直な断面で切った要部縦断面図を図１０に示す。サセプタ３の上面および下面に溝８−１が設けられてあり、この溝８−１に沿って壁基材１０が嵌め込まれ、サセプタ３の両側壁近くの内側に配置される。上部プレート１１、中間プレート１２および下部プレート１３は、壁基材１０に設けられた溝９−１に沿って設置される。
【００８９】
壁基材１０に設けられる溝９−１は、実施例２と同様に、プレートに対してある程度のクリアランスを有するのが望ましい。反応室（ガスチャネル）４は、隣接する２枚のプレートおよび壁基材１０で挟まれた空間である。
【００９０】
なお、実施例２と同様に、図１１の縦断面図に示す壁基材１０は、両壁が一体のものであって、サセプタ３には溝などを設けることなく、そのまま設置されるものであってもよい。図１０および図１１のいずれの構成であっても、エピタキシャル成長前に、ＳｉＣ基板５の上にＳｉＣ粉塵が落下するのを防ぐ目的は達成される。
【００９１】
また、これらの構成と比べると、実施例１と同様にわずかにＳｉＣ粉塵を生じる可能性があるが、壁基材１０を用いずに、サセプタ３に溝を設けて、この溝に沿って上部プレート１１、中間プレート１２および下部プレート１３を設置する構成を排除するものではない。
【００９２】
またさらに、図１０および図１１では、描画の都合上、サセプタ３をくり抜いた空隙は、縦長になっているが、実際には正方形でも横長でもよい。
【００９３】
前記エピタキシャル成膜装置は、次のように運用されることが好ましい。すなわち、ＳｉＣ基板５を設置するにあたっては、まず、炉体１の内部に、断熱材２とサセプタ３を設置し、次に壁基材１０を設置し、その次に上部プレート１１を設置する。その後、ＳｉＣ基板５を載せた中間プレート１２を、空間的に上方に位置するものから順に設置し、最後に、ＳｉＣ基板５を載せた下部プレート１３を設置する。この手順により、壁基材１０および上部プレート１１ならびに中間プレート１２を設置するときに仮にＳｉＣ粉塵が発生しても、ＳｉＣ基板５の上に落下することはない。
【００９４】
ＳｉＣ基板５を取り出すにあたっては、まず下部プレート１３を取り出し、次に、中間プレート１２を、空間的に下方に位置するものから順に取り出し、取り出したプレートからＳｉＣ基板５を取り外す。その後、上部プレート１１と壁基材１０を取り出し、中間プレート１２および下部プレート１３とともに（同時でなくてもよい）、前述の実施例１と同様にエッチングして、ＳｉＣ粉塵の原因となる、壁基材１０、上部プレート１１、中間プレート１２および下部プレート１３に緩やかに付着している多結晶ＳｉＣを除去する。
【００９５】
また、前述の実施例１、２と同様に、壁基材１０、上部プレート１１、中間プレート１２ならびに下部プレート１３の材質は、ＳｉＣ結晶を主成分とするものが望ましい。
【００９６】
上記エピタキシャル成膜装置およびこの装置を用いた製造方法によって、図１３のエピタキシャル成長層を形成し、実施例２と同様にｐｎダイオードを作製した場合の、代表的な耐圧歩留まりは、約９０％で、実施例２とほぼ同様であった。
【００９７】
上記エピタキシャル成膜装置においては、１回のエピタキシャル成長で、実施例２によるよりも多数のエピタキシャル成長したＳｉＣ基板を製造することができる。
【００９８】
以上、説明したように、実施例３によれば、エピタキシャル成長前に、ＳｉＣ基板上にＳｉＣ粉塵が落下することを抑制でき、大面積パワーデバイスを作製するのに好適なエピタキシャル成長層を提供することができる。とりわけ、１回のエピタキシャル成長で、実施例２によるよりも多数のエピタキシャル成長したＳｉＣ基板を製造することができる利点がある。
（メモリ効果の抑制に関する実施例）
次に、本発明によれば、第二に、異なるドーピング密度の層を、エピタキシャル成長時における同時ドーピング法によって形成する際に、同時ドーピングにおけるメモリ効果を抑制して多数回繰り返しエピタキシャル成長させることができる点について、以下、具体的に説明する。
【００９９】
発明者らは、メモリ効果の原因が、エピタキシャル成長中にガス流の上流側に接している低温部、とりわけ断熱材のような多孔質部材に吸着したドーピングガスにあるとの推測を基にして、ガス流の上流側へ、プレートを延長することにより、エピタキシャル成長中におけるドーピングガスの断熱材への拡散を抑制することができることを見つけた。このプレートは、できれば、反応室（ガスチャネル）の底面だけでなく、上面や、存在する場合には側面にも設ける（側面に設ける場合は、壁のようなものであるので、壁基材ということもある）。このプレートは、一回エピタキシャル成長終了後に毎回取り外す。このプレートは、エッチングするなどして、吸着したドーピングガスを除去した後には、エピタキシャル成長に再利用してもよい。メモリ効果は、高ドープ層と低ドープ層とで、ドーピング密度が極端に（従来の技術に示した例では３桁以上）異なることと、とりわけＳｉＣ基板の場合には、エピタキシャル成長の温度が１５００℃以上と高いこととに起因して発生することを見つけた。
【０１００】
前述の背景技術に示した、図１７の断面図のようなエピタキシャル成膜装置の場合、たとえば断熱材２は、その目的上、そのすべてがサセプタ３と同じ温度であるわけではないので、１５００℃以上の高温となっているサセプタ３から断熱材２に向けて、Ｓｉ種・Ｃ種・ドーパントを問わず、気相中の反応種の拡散が進行する。反応室（ガスチャネル）４内に速いガスの流れがあっても、固体であるサセプタ３や断熱材２のすぐ近くには必ずガスの滞留層があるので、反応種の低温部（たとえば、断熱材）への拡散は避けられない。前記高ドープ層を形成するにあたり、高ドーピング密度を得るために、ドーピングガスを大量に流すことが必要であるが、このドーピングガス（あるいは、その分解物、以下同じ）も、サセプタ３から断熱材２の方へ拡散する。断熱材２は多孔質であるから、ドーピングガスは断熱材２に吸着される。ＳｉＣ基板にアルミニウムを同時ドーピングするために好んで用いられるトリメチルアルミニウムやトリエチルアルミニウムのような有機金属は、特に顕著に吸着される。断熱材２以外にも低温部があると、その場所にも同様にドーピングガスが吸着されるが、断熱材による吸着が最も多いので、以下では断熱材２に吸着されたとして説明を続ける。
【０１０１】
次に、ＳｉＣ基板にｎ型ドリフト層などの低ドープ層を形成しようとすると、今度は前記ドーピングガスが流れていないか、流れているとしても低ドープ層を形成するのに適したごく少量であるので、断熱材２の付近の方が断熱材２からの拡散のため前記ドーピングガスの濃度が高くなり、濃度勾配によってサセプタ３あるいは反応室（ガスチャネル）４の方に逆拡散する。逆拡散するということは、予定よりも多くの前記ドーピングガスが流れていることと等価である。しかも、その逆拡散量は、断熱材２に吸着している前記ドーピングガスの量およびその分布に依存し、したがって、以前のプロセス履歴に強く依存する。逆拡散した前記ドーピングガスによるドーピング量のプロセス履歴によるばらつきが、予定している低ドープ層のドーピング量と比べて無視できない量となると、低ドープ層のドーピングの制御ができないように観測され、メモリ効果が発現する。なお、このメモリ効果は、高ドープ層と低ドープ層の伝導型が異なる場合に特に深刻であって、極端には低ドープ層の伝導型が予定と異なってしまうような致命的な問題を引き起こすが、同じ伝導型であっても、メモリ効果に起因するバッチ間ばらつきを補償するために、作製されるデバイスの性能を犠牲にして大きな作製マージンをとらなければならない点で、問題であることには変わりはない。
【０１０２】
一方、本発明では、サセプタ内部からサセプタ端部を超えてガス流の上流側まで延長されるように配置されるプレートを設ける構成を特徴としている。後に実施例で示すように、このプレートは、およそ反応室（ガスチャネル）を取り囲むような形状とするべきであり、したがって、このプレートは、反応室（ガスチャネル）の底面だけでなく、上面や、存在する場合には側面にも設けることが好ましい。
【０１０３】
このプレートは、一回のエピタキシャル成長終了毎に毎回取り外す。このプレートは、エッチングするなどして、吸着したドーピングガスを除去した後には、エピタキシャル成長に再利用してもよい。
【０１０４】
なお、このプレートの延長形態は、少なくともドーピングガスが直接反応室（ガスチャネル）の外側に回りこむようなことのないように、設計する必要がある。このプレートの延長形態は前述の実施例１、２、３で説明したプレートの延長形態と同じであってよい。サセプタの端部から外部に延長されたプレートの部分では、輻射により、サセプタから離れるほど、温度が低下する。プレートのうち、反応室（ガスチャネル）側では、温度勾配により、ガスの上流側に向かって、ドーピングガスが拡散する。一方、プレートのうち、反応室（ガスチャネル）と反対側では、濃度勾配により、ガスの下流側に沿う方向に、ドーピングガスが拡散しようとする。ところが、温度勾配は、反応室（ガスチャネル）側と同じように、ガスの上流側に沿う方向を向いているから、ガスの下流側に沿う方向への拡散は遅らされる。ガスの流れ方向に垂直な向きには、濃度勾配も温度勾配も、ドーピングガスの拡散を促進する方向にある。しかも、プレートの端から断熱材までには、相当の距離をおくことができる。かくして、ドーピングガスは、主として炉体（石英管）に向かって拡散し、断熱材の方へはあまり拡散しない。炉体は断熱材ほど高温ではないので、ドーピングガスが吸着したとしても、その蒸気圧は低い。また、通常、炉体は多孔質ではないので、断熱材に比べると、吸着量は著しく小さい。さらに、サセプタと断熱材の距離に比べると、プレートと炉体の距離は著しく大きい。したがって、１回のエピタキシャル成長終了毎に、プレートだけ取り外し、これをエッチングするなどして吸着ドーピングガスを適切に除去すれば、次回のエピタキシャル成長においては、吸着ドーピングガスの逆拡散は著しく抑制され、メモリ効果が抑制される。とりわけ、トリメチルアルミニウムやトリエチルアルミニウムのような、断熱材に吸着しやすいドーピングガスを用いている場合に、メモリ効果が顕著に抑制される。
【０１０５】
上記のようにしてメモリ効果が特に抑制されるのは、１回のエピタキシャル成長の最終期に高ドープ層が形成され、次回のエピタキシャル成長において、とりわけその初期において、低ドープ層を形成するエピタキシャル成長プロセスを有する場合である。すなわち、ＳｉＣ基板上に、ドリフト層などの低ドープ層が先にエピタキシャル成長により形成され、最後にｐ型ボディコンタクト層などの高ドープ層がエピタキシャル成長により形成される場合である。このような層構成を有するエピタキシャル成長層は、エピタキシャル成長層の表面にオーム性接触となる電極を有する電子デバイス、とりわけ、パワーデバイスに好ましく用いることができる。
【０１０６】
このようなパワーデバイスのうち、スイッチングデバイスにあっては、エピタキシャル成長層の表面と基板の裏面とに設けられた電極の間の電気抵抗を、他の電気信号によって制御する、たとえば、図１２の要部断面図に示すようなトレンチ型ＭＯＳＦＥＴがある。このトレンチ型ＭＯＳＦＥＴでは高ドープｎ型であるＳｉＣ基板５１の上に、低ドープｎ型ＳｉＣ層であるドリフト層５３とｐ型ＳｉＣ層であるボディ領域５５が、この順にエピタキシャル成長により積層される。ボディ領域５５の上側表面には、高ドープｎ型ＳｉＣ領域であるソースコンタクト領域５６と、高ドープｐ型ＳｉＣ領域であるボディコンタクト領域５７をエピタキシャル成長および選択的イオン注入により形成し、この両者がソース電極７３との間に、オーム性接触を形成している。ソースコンタクト領域５６とボディ領域５５を貫いて、ドリフト層５３または少なくともドリフト層５３と接触するｎ型領域（図示せず）まで達するトレンチ６０が形成される。このトレンチ６０の内壁には、ゲート絶縁膜６１を介して、ゲート電極６２が設けられる。ゲート電極６２とソース電極７３は、層間絶縁膜７１によって絶縁されるように形成される。ＳｉＣ基板５１の裏面には、ドレイン電極７２がオーム性接触している。トレンチ６０の内壁面のうち、ゲート電極６２と対向する部分には、ゲート電極６２に印加される電圧によって、ｎ型に反転したチャネル６３（図示せず）が形成され、ソース電極７３とドレイン電極７２の間の電気抵抗を制御する。なお、以上の説明中のｎ型とｐ型をすべて入れ替えたＭＯＳＦＥＴ構造も可能であるが、４Ｈ−ＳｉＣにおいては、電子の方が正孔よりもドリフト移動度が５〜７倍程度大きいとされているので、オン状態で主要な抵抗成分となるＳｉＣ基板５１、ドリフト層５３およびチャネル６３におけるキャリアが電子である方が好ましく、通常は、前述の説明で示した極性を有するＭＯＳＦＥＴが好ましい。デバイス特性その他の要請によって、ＳｉＣ基板５１とドリフト層５３、あるいはドリフト層５３とボディ領域５５との間に、ドーピング量の異なるｎ型層が含まれることもあるが、ｎ型ドーパントは通常窒素であって、トリメチルアルミニウム等に比べて蒸気圧が著しく高いため、低温部への吸着が少なく、もともとメモリ効果を起こしにくい。従来の技術で問題が起こるのは、ボディ領域５５の上に形成されるｐ+型ボディコンタクト領域５７である。これをエピタキシャル成長で形成しようとすると、ソース電極７３との間にオーム性接触を得るために、少なくとも２〜３×１０19ｃｍ-3のｐ型ドーピングが必要であり、好ましくは１０20ｃｍ-3台以上が必要である。このドーピング量は６００Ｖ〜２ｋＶクラスの耐圧で通常５×１０15ｃｍ-3〜３×１０16ｃｍ-3程度であるドリフト層５３のドーピング量に比べて、３桁以上も大きく、しかも、ｐ型ドーピングに用いられるガスがトリメチルアルミニウム等であるため、ドリフト層５３を形成する際にメモリ効果の影響を受けやすい。
【０１０７】
しかし、本発明によれば、このような状況において、メモリ効果を抑制することができるので、１回のエピタキシャル成長において、ドリフト層５３とボディコンタクト領域５７を順次形成することができる。補足として、ボディ領域５５のドーピングは、２〜３×１０17ｃｍ-3程度が適当とされている。これは、ドリフト層５３とボディコンタクト領域５７のドーピングの中間にあたる。これより高すぎると、チャネル６３の移動度が著しく低下するので、オン状態においてチャネル６３の抵抗が増加してしまう。逆に、これより低すぎると、オフ時にドリフト層５３だけでなくボディ領域５５にも空乏層が伸びるため、空乏層がソースコンタクト領域５６に接触した、いわゆるパンチスルー状態となってしまう。これを防ぐために、ボディ領域５５を厚くすると、それに比例してＭＯＳＦＥＴのチャネル長が長くなってしまうため、やはりオン状態においてチャネル６３の抵抗が増加してしまう。なお、図１２では、トレンチ６０は、エピタキシャル成長層の表面に垂直な側壁を有しているが、必ずしもこのとおりではなく、チャネル６３の抵抗が全体として小さくなるような傾きを有していてもよい。
【０１０８】
図１２に示すトレンチＭＯＳＦＥＴは、上記エピタキシャル成長によりボディコンタクト領域５７を形成した後、リンを選択的にドープしてソースコンタクト領域５６を形成する。この選択的ドーピングは、イオン注入に頼らざるを得ないので、ドーズ量が極端に高いものや、深くまでドーピングするような設計は、好ましくない。リンのドープ量は、少なくともボディコンタクト領域５７のアルミニウムのドープ量よりは高くなければならないので、ボディコンタクト領域５７のアルミニウムのドープ量をあまり高く設定するのは好ましくないといえる。また、一般的な４００ｋｅＶクラスのイオン注入装置では、リンの１価イオンを用いたイオン注入深さは０．４μｍに満たないので、ボディコンタクト領域５７をあまり厚くするのは好ましくないといえる。その後、トレンチ６０を異方性エッチングにより形成し、形成されたトレンチ６０内部にゲート絶縁膜６１を熱酸化や堆積法により形成し、必要に応じてアニールする。続いて、Ｓｉプロセスと同様の技術によって、高濃度にドープしたポリシリコンを堆積し、エッチバックしてゲート電極６２を形成し、その後、層間絶縁膜７１を形成する。この層間絶縁膜７１の表面側にコンタクトホールを窓明けし、スパッタ法などによりＮｉを成膜後パターニングし、裏面も不必要な堆積物等を除去してＮｉを成膜後、必要に応じてパターニングする。その後、たとえば１０００℃のＡｒフロー中でアニールを行って、Ｎｉ膜と、ソースコンタクト領域５６表面、ボディコンタクト領域５７表面、ＳｉＣ基板５１の裏面との間に、それぞれオーム性接触を得る。未反応のＮｉおよび反応生成物である珪化ニッケルは、ソース電極７３ならびにドレイン電極７２の一部となる。この後は、Ｓｉプロセスと同様であって、表面にソースパッドとゲートパッド（図示せず）を形成し、裏面は適切な金属電極となるように必要に応じて積層金属電極膜とする。
【０１０９】
なお、図１２の断面図に示す構造のままでは、トレンチ６０の底部に電界が集中して、耐圧が出ないことが知られているので、トレンチ６０の下にソース電位に固定されるｐ型領域を設けるなどの保護策が必要である。また、デバイスの活性部を取り囲む周辺部にも耐圧構造を設ける必要がある。また、図１２の断面図では、複雑な図面にしないため、トレンチ６０は１本だけ描いてあるが、実際には多数のトレンチが形成され、それらに埋め込まれるゲート電極６２は、Ｓｉデバイスと同様に、デバイスの表面の一部で集約され、ゲートパッド（Ａｌ膜）に取り出される。
【０１１０】
なお、本発明による効果が得られるＳｉＣデバイス構造は、前記図１２の断面図に示すようなトレンチＭＯＳＦＥＴに限らない。たとえば、トレンチＩＧＢＴであってもよく、また、チャネルが最初からｎ型領域によって構成される蓄積型ＭＯＳＦＥＴであってもよく、少なくとも、エピタキシャル成長層の表面とＳｉＣ基板の裏面にそれぞれ金属電極を有し、前記エピタキシャル成長層からＳｉＣ基板へ向けて掘り込まれたトレンチを有し、このトレンチの少なくとも側面にゲート絶縁膜を介して設置されるゲート電極を有し、このゲート電極に印加される電圧によって、前記エピタキシャル成長層の表面とＳｉＣ基板の裏面に設けられた電極の間の電気抵抗を変化させるような電子デバイスであれば、本発明の効果を受けられる。
【０１１１】
ただし、エピタキシャル成長を用いて高ドープ層を形成するので、エピタキシャル成長層の表面全体に高ドープ層が形成される。したがって、エピタキシャル成長層の表面にゲート電極を設けて、エピタキシャル成長層表面に形成された、オーム性接触である電極と別の電極との間の電気抵抗を変化させるようなプレーナ型電子デバイスには不向きである。さらにまた、本発明は、次のような変形により、一度に処理できる基板枚数を大幅に増加させることができる。本発明においては、サセプタに設置する前記プレートは、２枚より多くてもよい。３枚以上設置すると、最上方に設置したプレートの上以外の、２枚のプレート上に、基板を設置することができる。同様に、ｎ枚のプレートを設置すると、最上方に設置したプレートの上以外の、ｎ−１枚のプレート上に、基板を設置することができる。すなわち、２枚のプレートを設置する場合よりも、（ｎ−１）倍の基板を一度に処理することができる。
【実施例４】
【０１１２】
実施例４にかかるエピタキシャル成膜装置の要部断面図を図１および図６に示す。図１は、ガスの流れ方向を含む面で切った要部横断面図である。石英製の炉体１の内部に、断熱材２を設け、その中にサセプタ３を設置する。サセプタ３は、内部を反応室（ガスチャネル）とするためにくり抜かれており、その上面近くに上部プレート１１、下面近くに下部プレート１３がそれぞれ設置され、その間の空間が反応室（ガスチャネル）４となる。ＳｉＣ基板５は、下部プレート１３の上に載置する。下部プレート１３および上部プレート１１の上流側の端は、サセプタ３および断熱材２の上流側の端よりも上流側まで延長されている。
【０１１３】
図１の破線は、後で説明する壁基材１０が存在する範囲である。メモリ効果を抑制する意味では、図１のように、下部プレート１３と上部プレート１１の上流側の端の位置が一致していても差し支えないが、デバイスの耐圧歩留まりを低下させるＳｉＣ粉塵がエピタキシャル成長前にＳｉＣ基板５の上に落下するのを抑制する意味では、図２のように、下部プレート１３の上流側の端よりもさらに上流側に、上部プレート１１の上流側の端を延長させて配置するのが好ましい。なお、図１および図２では、ＳｉＣ基板５が１枚だけ載置されているように描いてあるが、１枚の下部プレート１３の上に複数のＳｉＣ基板を配置することを排除するものではない。また、図２では、上部プレート１１と下部プレート１３の長さが異なって描いてあるが、同じ長さであって、上部プレート１１の方が下部プレート１３よりも上流側に寄せてずらして配置してあってもよい。
【０１１４】
前記図１に示すエピタキシャル成膜装置をガスの流れに垂直な断面で切った要部断面図を図６に示す。この図６は前述の実施例２で説明した断面図と同じであるので、説明を省略する。なお、図６では明示されないが、図１の破線部を参照すると、壁基材１０の上流側の端は、サセプタ３および断熱材２の上流側の端よりも上流側まで延長されていることが実施例１および２の場合の図２とは異なる。
【０１１５】
図１の破線のうち、上流側の端は、上部プレート１１および下部プレート１３とほぼ垂直となっているが、必ずしもこのとおりでなく、図１の破線のうち上流側の端が図２のように、サセプタ端部から上流側への延長長さが異なっていてもよい。また、図６では、描画の都合上、サセプタ３をくり抜いた空隙は、縦長になっているが、実際には正方形でも横長でもよい。このエピタキシャル成膜装置は、少なくとも、壁基材１０、上部プレート１１、下部プレート１３については、エピタキシャル成長前にそのつどサセプタ３内に設置し、エピタキシャル成長後には、毎回取り出して（同時でなくてもよい）エッチングし、吸着しているドーピングガスを除去することが好ましい。
【０１１６】
この際の取り出しプレートのエッチング方法としては、吸着しているドーピングガスとともに、前記実施例１で説明した緩やかに付着している多結晶ＳｉＣを除去できる共通の処理であることが、ＳｉＣ粉塵の発生を抑制できるという追加の効果を発揮するので、好ましい。このためには、たとえば、１３００〜１７００℃程度において８０〜７６０Ｔｏｒｒの水素と塩化水素の混合ガス中で行う、あるいは、数百℃において三フッ化塩素のような強力な酸化性ガス中で行うなどの方法がある。このエッチングを行う装置は、当該エピタキシャル成長炉であってもよいが、他の装置であってもよい。他の装置でエッチングする場合には、多数の壁基材とプレートを一度に処理できるような構造を選ぶことができ、その間に別の壁基材とプレートを用いてエピタキシャル成長を行うことができるから、エピタキシャル成長のスループットが向上する。前記壁基材とプレートをエッチングできるためには、その材質が、ＳｉＣ自身を主成分とする（壁基材やプレートごとエッチングされる）か、多結晶ＳｉＣをエッチングする際のプロセスに耐えられるものであることが必要である。同時に、この材質は、ＳｉＣのエピタキシャル成長時に不必要な不純物をもたらさないものでなくてはならない。現実には、このような材料は、極めて限られている。たとえば、高純度グラファイトは、多結晶ＳｉＣをエッチングする際のプロセスに耐えることができる場合もあるが、エピタキシャル成長の際にアルミニウム、ホウ素、チタン等の不純物をもたらす。このような観点から、前記壁基材とプレートの材質としては、ＳｉＣを主成分とするものが好ましい。
【０１１７】
上記エピタキシャル成膜装置およびこの装置を用いる製造方法によって、図１２のトレンチＭＯＳＦＥＴの説明のところで述べた範囲のドーピングを、制御することができる。とりわけ、ボディコンタクト層５７のドーピングが２〜１０×１０19ｃｍ-3と高いにもかかわらず、ドリフト層５１のドーピングを５×１０15ｃｍ-3から３×１０16ｃｍ-3の間の任意の値で、ボディコンタクト層５７を一度も形成しないときと同様に制御できる。
【０１１８】
以上説明したように、本実施例によれば、メモリ効果を抑制でき、低ドープ層と表面に高ドープ層を有するパワーデバイスを作製するのに好適なエピタキシャル成長層を提供することができる。
【実施例５】
【０１１９】
実施例５にかかるエピタキシャル成膜装置の要部断面図を図８および図１０に示す。図８の構成は前述の実施例３における説明と同じであるので省略する。
【０１２０】
図８の示す破線は、後で説明する壁基材１０が存在する範囲である。
【０１２１】
壁基材１０に設けられる溝９−１は、実施例１と同様に、プレートに対してある程度のクリアランスを有するのが望ましい。反応室（ガスチャネル）４は、隣接する２枚のプレートおよび壁基材１０で挟まれた空間である。なお、壁基材１０は、図７のように両壁が一体のものであって、サセプタ３には溝８−１などを設けることなく、サセプタ３の内部の底面に、そのまま載置されるものであってもよい。なお、図１０では明示されないが、図８の破線部を参照すると、壁基材１０の上流側の端は、サセプタ３および断熱材２の上流側の端よりも上流側まで延長されている。
【０１２２】
図８の破線のうち、上流側の端は、上部プレート１１、中間プレート１２および下部プレート１３とほぼ垂直となっているが、必ずしもこのとおりでなく、図８の破線のうち上流側の端がプレート１１、１２、１３の延長長さに合わせて斜めになっていてもよい。前記エピタキシャル成膜装置は、次のように運用されることが好ましい。すなわち、少なくとも、壁基材１０、上部プレート１１、中間プレート１２、下部プレート１３については、エピタキシャル成長前にそのつどサセプタ３内に設置し、エピタキシャル成長後には、取り出して（同時でなくてもよい）、実施例１と同様にエッチングし、吸着しているドーピングガスを除去する。
【０１２３】
実施例１、２、３、４と同様に、壁基材１０、上部プレート１１、中間プレート１２ならびに下部プレート１３の材質は、ＳｉＣを主成分とするものが望ましい。上記エピタキシャル成膜装置およびこの装置を用いた製造方法によって、図１２のトレンチＭＯＳＦＥＴの説明のところで述べた範囲のドーピングを、制御することができる。とりわけ、ボディコンタクト層５７のドーピングが２〜１０×１０19ｃｍ-3と高いにもかかわらず、ドリフト層５１のドーピングを５×１０15ｃｍ-3から３×１０16ｃｍ-3の間の任意の値で、ボディコンタクト層５７を一度も形成しないときと同様に制御できる。上記エピタキシャル成膜装置においては、１回のエピタキシャル成長で、実施例１、４によるエピタキシャル成膜装置よりも多数のエピタキシャル成長した基板を製造することができる。
【０１２４】
以上のように、実施例５によれば、メモリ効果を抑制でき、低ドープ層と表面に高ドープ層を有するパワーデバイスを作製するのに好適なエピタキシャル成長層を提供することができる。とりわけ、１回のエピタキシャル成長で、実施例１、４によるよりも多数のエピタキシャル成長した基板を製造することができる利点がある。
（比較例２）
図１７のように、壁基材およびプレートを設けない構造で、図１２のトレンチＭＯＳＦＥＴの説明のところで述べた範囲のドーピングを、制御しようとすると、新品のサセプタ・断熱材を用いた第１回目のエピタキシャル成長においては、制御可能であったが、第２回目以降は、特にドリフト層５１のドーピングが、設計の半分以下ドーピングを有するｎ型であったり、ひどいときにはｐ型であったりするなど、制御できない状態となってしまった。
【図面の簡単な説明】
【０１２５】
【図１】本発明にかかるＳｉＣエピタキシャル成膜装置の、ガスの流れ方向を含む面で切った要部横断面図である。
【図２】本発明にかかるＳｉＣエピタキシャル成膜装置の、ガスの流れ方向を含む面で切った要部横断面図である。
【図３】本発明にかかるＳｉＣエピタキシャル成膜装置の、ガスの流れ方向を含む面で切った要部横断面図である。
【図４】本発明にかかるＳｉＣエピタキシャル成膜装置の、ガスの流れに垂直な面で切った要部縦断面図である。
【図５】実施例１におけるＳｉＣエピタキシャル成膜装置の、ガスの流れに垂直な面で切った要部縦断面図である。
【図６】実施例２におけるＳｉＣエピタキシャル成膜装置の、ガスの流れに垂直な面で切った要部縦断面図である。
【図７】実施例２におけるＳｉＣエピタキシャル成膜装置の、ガスの流れに垂直な面で切った要部縦断面図である。
【図８】実施例３におけるＳｉＣエピタキシャル成膜装置の、ガスの流れ方向を含む面で切った要部横断面図である。
【図９】実施例３におけるＳｉＣエピタキシャル成膜装置の、ガスの流れ方向を含む面で切った要部横断面図の別の例である。
【図１０】実施例３におけるＳｉＣエピタキシャル成膜装置の、ガスの流れに垂直な面で切った要部縦断面図である。
【図１１】実施例３におけるＳｉＣエピタキシャル成膜装置の、ガスの流れに垂直な面で切った要部縦断面図である。
【図１２】本発明にかかるトレンチ型ＭＯＳＦＥＴの要部断面図である。
【図１３】エピタキシャル成長層を有する半導体基板の層構成を示す断面図である。
【図１４】ＳｉＣ基板を用いたｐｎダイオードの要部断面図である。
【図１５】ＳｉＣ基板を用いたｐｎダイオードの電流電圧特性図である。
【図１６】従来のＳｉＣエピタキシャル成膜装置の要部横断面図である。
【図１７】ＳｉＣ基板を搬出搬入するための支持基板（プレート）を有するＳｉＣエピタキシャル成膜装置の要部横断面図である。
【符号の説明】
【０１２６】
１    炉体、円筒管、石英管
２    断熱材
３    サセプタ
４    反応室（ガスチャネル）
５    ＳｉＣ基板
６    基板出し入れ治具、プレート
７−１  溝
７−２  溝
８−１  溝
９−１  溝
１０  壁基材
１１  平板状支持基板、上部プレート
１２  平板状支持基板、中間プレート
１３  平板状支持基板、下部プレート
５１  ＳｉＣ基板
５３  ドリフト層
５５、５５ａ  ボディ層
５６    ソースコンタクト領域
５７    ボディコンタクト領域
６０    トレンチ
６１    ゲート絶縁膜
６２    ゲート電極
６３    チャネル
７１    層間絶縁膜
７２    ドレイン電極
７３    ソース電極
９１  逆方向特性曲線
９２  逆方向特性曲線
９３  逆方向特性曲線。
【図１】
2008311542.tif 000003
【図２】
2008311542.tif 000004
【図３】
2008311542.tif 000005
【図４】
2008311542.tif 000006
【図５】
2008311542.tif 000007
【図６】
2008311542.tif 000008
【図７】
2008311542.tif 000009
【図８】
2008311542.tif 000010
【図９】
2008311542.tif 000011
【図１０】
2008311542.tif 000012
【図１１】
2008311542.tif 000013
【図１２】
2008311542.tif 000014
【図１３】
2008311542.tif 000015
【図１４】
2008311542.tif 000016
【図１５】
2008311542.tif 000017
【図１６】
2008311542.tif 000018
【図１７】
2008311542.tif 000019