(57)【要約】【課題】フレームの不良ダイパッド上に半導体チップの良品を搭載することを防止する。【解決手段】半導体装置の製造に用いられるリードフレーム１に、リードフレーム１のＩＤ番号に対応するバーコード５を設ける。リードフレーム１を検査してダイパッド２の不良を検出し、不良ダイパッドの位置座標情報をリードフレーム１のＩＤ番号に対応させて記憶媒体に記憶する。ダイボンディング工程の前に、バーコードリーダ６によってリードフレーム１のバーコード５からリードフレーム１のＩＤ番号を読み取り、リードフレーム１のＩＤ番号に応じた不良ダイパッドの位置座標情報を記憶媒体から読み出し、読み出した不良ダイパッドの位置座標情報を利用してダイボンディングおよびそれ以降の半導体装置の製造工程を行う。【選択図】図３
2008028426.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップを搭載すべき複数のダイパッドを有し、前記ダイパッドが２次元的に多数配列され、自身のＩＤ番号に対応する識別手段が一部に設けられたフレームを用意する工程、
前記フレームを検査して前記複数のダイパッドのうちの不良ダイパッドを検出する工程、
前記フレームの前記不良ダイパッドの位置座標に関連する情報を、前記フレームのＩＤ番号に対応させて、前記フレームと別に設けられた記憶手段に記憶する工程、
前記フレームの前記識別手段から前記フレームのＩＤ番号を読み取り手段により読み取る工程、
前記読み取られた前記フレームのＩＤ番号に応じて、前記フレームの前記不良ダイパッドの位置座標に関連する情報を前記記憶手段から読み出す工程、
前記フレームの前記複数のダイパッド上にそれぞれ半導体チップを搭載する際に、前記読み出された前記フレームの前記不良ダイパッドの位置座標に関連する情報を利用して、前記複数のダイパッドのうちの前記不良ダイパッドを除くダイパッド上に正常な複数の半導体チップを積層して搭載する工程、および、
トランスファモールドによる樹脂封止を前記フレームの前記複数のダイパッドに対して一括して行う工程、
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
半導体チップを搭載すべき複数のダイパッドを有し、前記ダイパッドが複数行複数列のアレイ状に配列され、自身のＩＤ番号に対応するバーコードが一部に設けられたフレームを用意する工程、
前記フレームを検査して前記複数のダイパッドのうちの不良ダイパッドを検出する工程、
前記フレームの前記不良ダイパッドの位置座標に関連する情報を、前記フレームのＩＤ番号に対応させて、前記フレームと別に設けられた記憶手段に記憶する工程、
前記フレームの前記バーコードから前記フレームのＩＤ番号をバーコードリーダにより読み取る工程、
前記読み取られた前記フレームのＩＤ番号に応じて、前記フレームの前記不良ダイパッドの位置座標に関連する情報を前記記憶手段から読み出す工程、
前記フレームの前記複数のダイパッド上にそれぞれ半導体チップを搭載する際に、前記読み出された前記フレームの前記不良ダイパッドの位置座標に関連する情報を利用して、前記複数のダイパッドのうちの前記不良ダイパッドを除くダイパッド上に正常な複数の半導体チップを積層して搭載する工程、および、
トランスファモールドによる樹脂封止を前記フレームの前記複数のダイパッドに対して一括して行う工程、
を具備することを特徴とする半導体装置の製造方法。
【請求項３】
半導体チップを搭載すべき複数のチップ搭載領域を有し、前記チップ搭載領域が２次元的に多数配列され、自身のＩＤ番号に対応する識別手段が一部に設けられた配線パターンが形成された基板を用意する工程、
前記基板を検査して前記複数のチップ搭載領域のうちの不良のチップ搭載領域を検出する工程、
前記基板の前記不良のチップ搭載領域の位置座標に関連する情報を、前記基板のＩＤ番号に対応させて、前記基板と別に設けられた記憶手段に記憶する工程、
前記基板の前記識別手段から前記基板のＩＤ番号を読み取り手段により読み取る工程、
前記読み取られた前記基板のＩＤ番号に応じて、前記基板の前記不良のチップ搭載領域の位置座標に関連する情報を前記記憶手段から読み出す工程、
前記基板の前記複数のチップ搭載領域上にそれぞれ半導体チップを搭載する際に、前記読み出された前記基板の前記不良のチップ搭載領域の位置座標に関連する情報を利用して、前記複数のチップ搭載領域のうちの前記不良のチップ搭載領域を除くチップ搭載領域上に正常な半導体チップを複数積み重ねるように搭載する工程、および、  トランスファモールドによる樹脂封止を前記基板の前記複数のチップ搭載領域に対して一括して行う工程、
を具備することを特徴とする半導体装置の製造方法。
【請求項４】
半導体チップを搭載すべき複数のチップ搭載領域を有し、前記チップ搭載領域が２次元的に多数配列され、自身のＩＤ番号に対応する識別手段が一部に設けられた配線パターンが形成されたフィルムを用意する工程、
前記フィルムを検査して前記複数のチップ搭載領域のうちの不良のチップ搭載領域を検出する工程、
前記フィルムの前記不良のチップ搭載領域の位置座標に関連する情報を、前記フィルムのＩＤ番号に対応させて、前記フィルムと別に設けられた記憶手段に記憶する工程、
前記フィルムの前記識別手段から前記フィルムのＩＤ番号を読み取り手段により読み取る工程、
前記読み取られた前記フィルムのＩＤ番号に応じて、前記フィルムの前記不良のチップ搭載領域の位置座標に関連する情報を前記記憶手段から読み出す工程、
前記フィルムの前記複数のチップ搭載領域上にそれぞれ半導体チップを搭載する際に、前記読み出された前記フィルムの前記不良のチップ搭載領域の位置座標に関連する情報を利用して、前記複数のチップ搭載領域のうちの前記不良のチップ搭載領域を除くチップ搭載領域上に正常な半導体チップを複数積み重ねるように搭載する工程、および、
トランスファモールドによる樹脂封止を前記フィルムの前記複数のチップ搭載領域に対して一括して行う工程、
を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、フレーム毎にダイパッドの良・不良の座標データを管理して、半導体装置の製造工程に利用する技術に関する。
【背景技術】
【０００２】
従来、リードフレームを用いて半導体チップをパッケージングし、半導体装置を製造する方法が知られている。例えば、リードフレームの各ダイパッド上に半導体チップを接着し、半導体チップの電極をリードフレームのリード部にワイヤボンディングし、半導体チップ、リード部およびボンディングワイヤをモールド樹脂で封止し、不要なリード部を切断することにより、半導体装置が製造される。
【０００３】
近年、半導体装置の多ピン化とともに、リードフレームのパターンも複雑化、高密度化される傾向にあり、リードフレーム自身大変高価になってきている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
リードフレームは、金属板をエッチングやプレスなどで所定の形状に加工することにより製造される。リードフレームの製造中に、１枚のリードフレーム内でいくつかのダイパッドあるいはその周囲のリード部に断線などの不良が発生することがある。
【０００５】
不良ダイパッドを有するリードフレームを廃棄することは製造コストの増大を招く。一方、不良ダイパッドを有するリードフレームを用いる場合、不良ダイパッド上に半導体チップの良品を搭載すると、高価な半導体チップが余分に必要になることとなり、製造コストを増大させる。
【０００６】
これを防ぐため、本発明者は、公知の技術ではないが、リードフレームの各不良ダイパッドに不良を示す不良マークを塗布している。そして、画像識別装置などで不良マークの有無を判別しながらダイボンディングを行うことで、不良ダイパッド上に半導体チップの良品を搭載しないようにしている。
【０００７】
しかしながら、ダイパッド毎に不良マークの有無を判別しながらダイボンディングを行うため、半導体装置の製造工程が複雑化し、製造時間が長くなる。また、ダイボンディング工程後あるいは樹脂封止工程後は、不良マークが半導体チップやモールド樹脂によって覆われるので、不良マークの有無を確認することができなくなる。このため、半導体装置の完成品をテスタで検査することによって、不良品を選別し除去しなければならない。これらは製造コストを増大させる。
【０００８】
本発明の目的は、フレームの不良ダイパッド毎に不良マークを塗布せずとも、不良ダイパッド上に半導体チップの良品を搭載することを防止できる半導体装置の製造方法を提供することにある。
【０００９】
本発明の他の目的は、製造工程を単純化し、製造時間を短縮できる半導体装置の製造方法を提供することにある。
【００１０】
本発明の更に他の目的は、製造コストを低減できる半導体装置の製造方法を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明の半導体装置の製造方法は、半導体チップを搭載すべき複数のダイパッドを有し、自身のＩＤ番号に対応する識別手段が一部に設けられたフレームを用意する工程、フレームを検査して複数のダイパッドのうちの不良ダイパッドを検出する工程、フレームの不良ダイパッドの位置座標に関連する情報を、フレームのＩＤ番号に対応させて記憶手段に記憶する工程、フレームの識別手段からフレームのＩＤ番号を読み取り手段により読み取る工程、および、読み取られたフレームのＩＤ番号に応じてフレームの不良ダイパッドの位置座標に関連する情報を記憶手段から読み出す工程を具備し、フレームを用いた半導体装置の製造を、読み出されたフレームの不良ダイパッドの位置座標に関連する情報を利用して行うものである。
【００１４】
また、本発明の半導体装置の製造方法は、半導体チップを搭載すべき複数のダイパッドを有するフレームを準備する工程、フレームを検査して複数のダイパッドのうちの不良ダイパッドを検出する工程、フレームの不良ダイパッドの位置座標に関連する情報に対応するコードをフレームに設ける工程、および、フレームのコードからフレームの不良ダイパッドの位置座標に関連する情報を読み取り手段により読み取る工程を具備し、フレームを用いた半導体装置の製造を、読み取られたフレームの不良ダイパッドの位置座標に関連する情報を利用して行うものである。
【００１５】
また、本願発明は、半導体チップを搭載すべき複数のダイパッドを有し、前記ダイパッドが２次元的に多数配列され、自身のＩＤ番号に対応する識別手段が一部に設けられたフレームを用意する工程、前記フレームを検査して前記複数のダイパッドのうちの不良ダイパッドを検出する工程、前記フレームの前記不良ダイパッドの位置座標に関連する情報を、前記フレームのＩＤ番号に対応させて、前記フレームと別に設けられた記憶手段に記憶する工程、前記フレームの前記識別手段から前記フレームのＩＤ番号を読み取り手段により読み取る工程、前記読み取られた前記フレームのＩＤ番号に応じて、前記フレームの前記不良ダイパッドの位置座標に関連する情報を前記記憶手段から読み出す工程、前記フレームの前記複数のダイパッド上にそれぞれ半導体チップを搭載する際に、前記読み出された前記フレームの前記不良ダイパッドの位置座標に関連する情報を利用して、前記複数のダイパッドのうちの前記不良ダイパッドを除くダイパッド上に正常な複数の半導体チップを積層して搭載する工程、および、トランスファモールドによる樹脂封止を前記フレームの前記複数のダイパッドに対して一括して行う工程を具備するものである。
【００１６】
また、本願発明は、半導体チップを搭載すべき複数のダイパッドを有し、前記ダイパッドが複数行複数列のアレイ状に配列され、自身のＩＤ番号に対応するバーコードが一部に設けられたフレームを用意する工程、前記フレームを検査して前記複数のダイパッドのうちの不良ダイパッドを検出する工程、前記フレームの前記不良ダイパッドの位置座標に関連する情報を、前記フレームのＩＤ番号に対応させて、前記フレームと別に設けられた記憶手段に記憶する工程、前記フレームの前記バーコードから前記フレームのＩＤ番号をバーコードリーダにより読み取る工程、前記読み取られた前記フレームのＩＤ番号に応じて、前記フレームの前記不良ダイパッドの位置座標に関連する情報を前記記憶手段から読み出す工程、前記フレームの前記複数のダイパッド上にそれぞれ半導体チップを搭載する際に、前記読み出された前記フレームの前記不良ダイパッドの位置座標に関連する情報を利用して、前記複数のダイパッドのうちの前記不良ダイパッドを除くダイパッド上に正常な複数の半導体チップを積層して搭載する工程、および、トランスファモールドによる樹脂封止を前記フレームの前記複数のダイパッドに対して一括して行う工程を具備するものである。
【００１７】
また、本願発明は、半導体チップを搭載すべき複数のチップ搭載領域を有し、前記チップ搭載領域が２次元的に多数配列され、自身のＩＤ番号に対応する識別手段が一部に設けられた配線パターンが形成された基板を用意する工程、前記基板を検査して前記複数のチップ搭載領域のうちの不良のチップ搭載領域を検出する工程、前記基板の前記不良のチップ搭載領域の位置座標に関連する情報を、前記基板のＩＤ番号に対応させて、前記基板と別に設けられた記憶手段に記憶する工程、前記基板の前記識別手段から前記基板のＩＤ番号を読み取り手段により読み取る工程、前記読み取られた前記基板のＩＤ番号に応じて、前記基板の前記不良のチップ搭載領域の位置座標に関連する情報を前記記憶手段から読み出す工程、前記基板の前記複数のチップ搭載領域上にそれぞれ半導体チップを搭載する際に、前記読み出された前記基板の前記不良のチップ搭載領域の位置座標に関連する情報を利用して、前記複数のチップ搭載領域のうちの前記不良のチップ搭載領域を除くチップ搭載領域上に正常な半導体チップを複数積み重ねるように搭載する工程、および、トランスファモールドによる樹脂封止を前記基板の前記複数のチップ搭載領域に対して一括して行う工程を具備するものである。
【００１８】
また、本願発明は、半導体チップを搭載すべき複数のチップ搭載領域を有し、前記チップ搭載領域が２次元的に多数配列され、自身のＩＤ番号に対応する識別手段が一部に設けられた配線パターンが形成されたフィルムを用意する工程、前記フィルムを検査して前記複数のチップ搭載領域のうちの不良のチップ搭載領域を検出する工程、前記フィルムの前記不良のチップ搭載領域の位置座標に関連する情報を、前記フィルムのＩＤ番号に対応させて、前記フィルムと別に設けられた記憶手段に記憶する工程、前記フィルムの前記識別手段から前記フィルムのＩＤ番号を読み取り手段により読み取る工程、前記読み取られた前記フィルムのＩＤ番号に応じて、前記フィルムの前記不良のチップ搭載領域の位置座標に関連する情報を前記記憶手段から読み出す工程、前記フィルムの前記複数のチップ搭載領域上にそれぞれ半導体チップを搭載する際に、前記読み出された前記フィルムの前記不良のチップ搭載領域の位置座標に関連する情報を利用して、前記複数のチップ搭載領域のうちの前記不良のチップ搭載領域を除くチップ搭載領域上に正常な半導体チップを複数積み重ねるように搭載する工程、および、トランスファモールドによる樹脂封止を前記フィルムの前記複数のチップ搭載領域に対して一括して行う工程を具備するものである。
【００１９】
本願に内示されたその他の発明の概要は以下のごとくである。
【００２０】
項１：半導体チップを搭載すべき複数のダイパッドを有し、自身のＩＤ番号に対応する識別手段が一部に設けられたフレームを用意する工程、
前記フレームを検査して前記複数のダイパッドのうちの不良ダイパッドを検出する工程、
前記フレームの前記不良ダイパッドの位置座標に関連する情報を、前記フレームのＩＤ番号に対応させて記憶手段に記憶する工程、
前記フレームの前記識別手段から前記フレームのＩＤ番号を読み取り手段により読み取る工程、および、
前記読み取られた前記フレームのＩＤ番号に応じて、前記フレームの前記不良ダイパッドの位置座標に関連する情報を前記記憶手段から読み出す工程、
を具備し、前記フレームを用いた半導体装置の製造を、前記読み出された前記フレームの前記不良ダイパッドの位置座標に関連する情報を利用して行うことを特徴とする半導体装置の製造方法。
【００２１】
項２：半導体チップを搭載すべき複数のダイパッドを有し、自身のＩＤ番号に対応する識別手段が一部に設けられたフレームを用意する工程、
前記フレームを検査して前記複数のダイパッドのうちの不良ダイパッドを検出する工程、
前記フレームの前記不良ダイパッドの位置座標に関連する情報を、前記フレームのＩＤ番号に対応させて記憶手段に記憶する工程、
前記フレームの前記識別手段から前記フレームのＩＤ番号を読み取り手段により読み取る工程、
前記読み取られた前記フレームのＩＤ番号に応じて、前記フレームの前記不良ダイパッドの位置座標に関連する情報を前記記憶手段から読み出す工程、および、
前記フレームの前記複数のダイパッド上にそれぞれ半導体チップを搭載する際に、前記読み出された前記フレームの前記不良ダイパッドの位置座標に関連する情報を利用して、前記複数のダイパッドのうちの前記不良ダイパッドを除くダイパッド上に正常な半導体チップを搭載する工程、
を具備することを特徴とする半導体装置の製造方法。
【００２２】
項３：半導体チップを搭載すべき複数のダイパッドを有し、自身のＩＤ番号に対応するバーコードが一部に設けられたフレームを用意する工程、
前記フレームを検査して前記複数のダイパッドのうちの不良ダイパッドを検出する工程、
前記フレームの前記不良ダイパッドの位置座標に関連する情報を、前記フレームのＩＤ番号に対応させて記憶手段に記憶する工程、
前記フレームの前記バーコードから前記フレームのＩＤ番号をバーコードリーダにより読み取る工程、
前記読み取られた前記フレームのＩＤ番号に応じて、前記フレームの前記不良ダイパッドの位置座標に関連する情報を前記記憶手段から読み出す工程、および、
前記フレームの前記複数のダイパッド上にそれぞれ半導体チップを搭載する際に、前記読み出された前記フレームの前記不良ダイパッドの位置座標に関連する情報を利用して、前記複数のダイパッドのうちの前記不良ダイパッドを除くダイパッド上に正常な半導体チップを搭載する工程、
を具備することを特徴とする半導体装置の製造方法。
【００２３】
項４：半導体チップを搭載すべき複数のダイパッドを有するフレームを準備する工程、
前記フレームを検査して前記複数のダイパッドのうちの不良ダイパッドを検出する工程、
前記フレームの前記不良ダイパッドの位置座標に関連する情報に対応するコードを前記フレームに設ける工程、および、
前記フレームの前記コードから前記フレームの前記不良ダイパッドの位置座標に関連する情報を読み取り手段により読み取る工程、
を具備し、前記フレームを用いた半導体装置の製造を、前記読み取られた前記フレームの前記不良ダイパッドの位置座標に関連する情報を利用して行うことを特徴とする半導体装置の製造方法。
【００２４】
項５：半導体チップを搭載すべき複数のダイパッドを有するフレームを準備する工程、
前記フレームを検査して前記複数のダイパッドのうちの不良ダイパッドを検出する工程、
前記フレームの前記不良ダイパッドの位置座標に関連する情報に対応するバーコードを前記フレームに設ける工程、
前記フレームの前記バーコードから前記フレームの前記不良ダイパッドの位置座標に関連する情報をバーコードリーダにより読み取る工程、および、
前記フレームの前記複数のダイパッド上にそれぞれ半導体チップを搭載する際に、前記読み取られた前記フレームの前記不良ダイパッドの位置座標に関連する情報を利用して、前記複数のダイパッドのうちの前記不良ダイパッドを除くダイパッド上に正常な半導体チップを搭載する工程、
を具備することを特徴とする半導体装置の製造方法。
【発明の効果】
【００２５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２６】
フレーム毎にフレームのダイパッドの良・不良の座標データを管理できるので、半導体装置の製造工程を単純化できる。
【００２７】
半導体装置の製造コストの低減が可能となる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２９】
本実施形態の半導体装置の製造方法を図面を参照して工程順に説明する。
【００３０】
まず、リードフレームを準備する。図１は本実施形態で用いられたリードフレームの概念的な平面図、図２は、図１のリードフレームの部分拡大断面図である。
【００３１】
図１および図２に示されるように、本実施形態で用いられるリードフレーム１は、その上に半導体チップを搭載するためのダイパッド２、ダイパッド２の端部に接続しかつダイパッド２をリードフレームに支持するための図示しないダイパッドサポート部または吊りリード、ダイパッド２の周囲近傍に位置しかつ半導体チップの電極に電気的に接続するためのインナリード３、およびインナリード３に接続しかつ外部電極となるアウタリード４などが成形され、それらのパターンが２次元的に多数連結された構造を有している。なお、図１においては、理解を簡単にするために、ダイパッド２の２次元配列位置のみを示し、ダイパッドサポート部、インナリード３、およびアウタリード４などは図示を省略している。
【００３２】
リードフレーム１は、所望の方法で製造できるが、例えば鉄（Ｆｅ）−ニッケル（Ｎｉ）合金や銅（Ｃｕ）などの鉄系または銅系の金属板をエッチングまたはプレスなどで加工して所定の形状にパターン化することにより製造される。リードフレーム１のパターン形状は、搭載すべき半導体チップの種類や数などに応じて設計することができる。
【００３３】
図１に示されるように、リードフレーム１の所定の位置に、自身を特定できる管理コード、例えばバーコード５が付与される。バーコード５は、リードフレーム毎に決められたリードフレームＩＤ番号に対応するバーコードである。
【００３４】
バーコード５は、リードフレーム１の空いた部分に付与することができるが、例えば図１のようにリードフレーム１の端部近傍のパターン成形されていない平板領域に形成すれば、バーコードリーダ６によるバーコード５の読み取りが容易で、かつダイボンディングおよびそれ以降の工程中にバーコード５が悪影響を及ぼすことがない。また、バーコード５であれば、バーコードリーダ６による読み取りが可能で操作性がよいが、バーコード以外でも、種々の装置または方法によって読み取り可能で各リードフレーム１を特定できる識別手段をリードフレーム１に付与すればよく、例えばリードフレームＩＤ番号自体をリードフレーム１に付与することもできる。あるいは、リードフレームＩＤ番号に対応する突起や穴であってもよい。また、リードフレームＩＤ番号は、数字だけでなく、文字、記号、符号、数字、およびそれらの組み合わせなどから構成することができる。
【００３５】
次に、リードフレーム１を検査して各ダイパッド２に不良がないか調べる。ダイパッドの不良の検査は、例えば画像識別装置、テスタまたは目視などの種々の装置または方法で行うことができる。ここで、ダイパッドの不良とは、例えば、ダイパッド自身のパターン形状の不良、あるいはそのダイパッド上に搭載される半導体チップと電気的に接続されるべきリード部（インナリード３およびアウタリード４）の断線などである。従って、不良ダイパッドは、その上に正常な半導体チップ、すなわち半導体チップの良品を搭載して半導体装置を製造しても、そこでは不良の半導体装置が製造されてしまうダイパッドに対応する。
【００３６】
次に、リードフレーム内の不良が見出されたダイパッド（不良ダイパッド）２ａの位置座標などの情報を、リードフレームＩＤ番号に対応させて記憶媒体、例えばコンピュータ内の記録媒体やフロッピー（登録商標）ディスクなどに記憶する。
【００３７】
複数のリードフレームに対しては、各リードフレームＩＤ番号とそれに対応するリードフレームの不良ダイパッドの位置座標などの情報とを関連付けて記憶媒体に記憶させ、管理する。
【００３８】
以上のようにして準備されたリードフレーム１を用いてダイボンディング工程を開始する前に、リードフレーム１のマップデータを作成し、マップデータに基づいてダイボンディング工程およびそれ以降の工程を行う。図３は、リードフレームのマップデータの作成手順を示す説明図である。図４は、リードフレームのマップデータの作成手順を示すフローチャートである。
【００３９】
まず、図３および４に示すように、リードフレーム１を、バーコード読み取り位置に搬送する（ステップＳ１）。それから、リードフレーム１のバーコード５をバーコードリーダ６で読み取る（ステップＳ２）。
【００４０】
次に、バーコードリーダ６で読み取ったバーコード５からリードフレーム１のリードフレームＩＤ番号を識別する（ステップＳ３）。
【００４１】
次に、前述の不良ダイパッド２ａの位置座標などの情報を記録した記憶媒体などから、リードフレーム１のリードフレームＩＤ番号に応じたフレームデータを読み出し、例えばフレームマッピング表示パソコンなどのコンピュータ７に取り込み、表示させる（ステップＳ４）。フレームデータとしては、例えば座標データ（例えば、各ダイパッドの位置座標、不良ダイパッドの位置座標、フレーム長さ、フレーム幅、Ｘ方向のピッチ、Ｙ方向のピッチなど）やフレーム製品情報（例えば、品種名、リードフレームＩＤ番号、良品数、グレード、不良品数など）である。また、図３に示すように、各ダイパッド２の位置座標および不良ダイパッド２ａの位置座標などをマップ化し、コンピュータ７に、リードフレーム１のマップデータとして２次元的に表示させる。
【００４２】
それから、コンピュータ７は、ダイボンダまたはダイボンディング装置にリードフレーム１のリードフレームＩＤ番号に応じた座標データ、例えば各ダイパッド２の位置座標および不良ダイパッド２ａの位置座標、などを送信する（ステップＳ５）。
【００４３】
ダイボンディング装置は、リードフレームＩＤ番号に応じた座標データを受け取り、リードフレーム１へのダイボンディングを開始する（ステップＳ６）。
【００４４】
図５〜８は、ダイボンディング工程およびそれ以降の工程段階を示す断面図である。
【００４５】
図５に示されるように、リードフレーム１の各ダイパッド２上に熱硬化性樹脂や銀ペーストなどの接着材８が塗布され、ＩＣまたは半導体チップ９が接着材８を介してダイパッド２上に順次搭載され、接着固定される。
【００４６】
このとき、ダイボンディング装置は、各ダイパッドの位置座標２および不良ダイパッド２ａの位置座標などの座標データに基づき、ダイパッド２のうち不良ダイパッド２ａ以外のダイパッド、すなわち正常なダイパッド上にだけ、正常な半導体チップ９を搭載する。
【００４７】
不良ダイパッド２ａ上では、接着材の塗布や半導体チップ９の搭載を行わずに次の正常なダイパッド位置にスキップすることができる。これにより、製造時間を短縮できる。
【００４８】
また、不良ダイパッド２ａ上に、製品として使用できない不良の半導体チップを搭載してもよい。この場合、正常および不良のいずれのダイパッド上にも半導体チップが接着されるので、後述する樹脂封止工程において、モールド樹脂をより均一に形成できる。例えば、トランスファモールドにより樹脂封止を複数のダイパッド位置で一括して行う場合などに有効である。また、不良ダイパッド上には、製品として使用できない半導体チップを搭載するので、製造コストを抑制できる。
【００４９】
次に、ワイヤボンディング装置は、リードフレームＩＤ番号に応じた座標データ、例えば各ダイパッド２の位置座標および不良ダイパッド２ａの位置座標、などを受け取り、ワイヤボンディングを開始する。すなわち、図６に示されるように、各ダイパッド２上に搭載された半導体チップ９の電極１０と、ダイパッドの周囲近傍に位置するインナリード３とをボンディングワイヤ１１によって電気的に接続する。このとき、ワイヤボンディング装置は、座標データに基づき、不良ダイパッド位置においてはワイヤボンディングを省略し、次の正常なダイパッド位置にスキップすることもできる。これにより、マシンサイクルがアップし、製造時間を短縮できる。
【００５０】
ワイヤボンディングされたリードフレーム１は、モールド装置によって樹脂封止される。図７に示されるように、半導体チップ９、インナリード３およびボンディングワイヤ１１が、熱硬化性樹脂などからなるモールド樹脂１２で封止され、かつモールド樹脂１２からアウタリード４が露出する。
【００５１】
それから、アウタリード４に、例えば電解めっき法などによってはんだめっきが施され、かつ不要なリード部分が切断されて外部電極４ａとなる。これにより、図８に示される半導体装置２０が完成する。また、半導体装置２０は、必要に応じて、図示しないプリント配線基板などに実装することができる。
【００５２】
リードフレーム１の不良ダイパッド２ａの位置座標で製造された半導体装置は、リードフレームＩＤ番号に応じた不良ダイパッドの位置座標などの座標データに基づき、検査することなく不良品として選別され、取り除かれる。
【００５３】
本実施の形態によれば、リードフレーム毎にリードフレームのダイパッドの良・不良の座標データを管理するので、不良ダイパッドに不良マークを塗布する必要がなく、ダイボンディング工程においてダイパッド毎に不良マークの有無を判別する必要もない。リードフレーム毎の座標データに基づいてダイボンディングを行うので、不良ダイパッド上に高価な正常の半導体チップを搭載することを容易に防止できる。このため、半導体装置の製造工程を単純化し、製造時間を短縮できる。
【００５４】
また、スタック型の製品のように複数の半導体チップを積み重ねる場合であっても、不良マークなしに不良ダイパッドの位置を把握でき、不良ダイパッド上に正常な半導体チップを積み重ねていくことを防止することができる。
【００５５】
また、樹脂封止工程の後でも、不良ダイパッドの位置を把握できる。このため、不良ダイパッド位置で製造された半導体装置の不良品を、テスタなどで検査することなく、選別することができる。
【００５６】
また、リードフレームのマップデータから取り出した座標データに基づいてプリフォームまたはボンディングなどの動作を行うことにより、不良ダイパッドの座標位置においてはプリフォームまたはボンディングの動作をスキップすることができる。これにより、各製造装置のサイクルアップが可能となり、製造時間を短縮できる。
【００５７】
また、半導体ウエハと同様に、リードフレーム単位でのダイボンディング数、不良ダイパッド数、良品数などの管理が可能になる。
【００５８】
ウエハマッピング機能と併用することによって、ダイパッド別に搭載する半導体チップのグレードを分けることができる。
【００５９】
更に、これらの効果から、半導体装置の製造コストを著しく低減することが可能となる。
【００６０】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６１】
前記実施の形態では、半導体チップをパッケージングするためにリードフレームを用いた場合について説明したが、本発明は、これに限定されるものではなく、リードフレーム以外に、基板フレーム、例えば配線パターンを形成したガラスエポキシ絶縁基板、フィルムフレーム、例えば配線パターンを形成した絶縁フィルム、など、半導体チップを搭載して半導体装置を製造するのに用いられ得る種々のフレームを使用することができる。
【００６２】
また、前記実施形態では、リードフレームＩＤ番号をバーコード化してリードフレームに付与しているが、リードフレーム内の不良ダイパッドの位置座標データ自体をコード化、例えばバーコード化し、ダイパッドの不良検査後に各リードフレームに付与することもできる。この場合、ダイボンディングの前にリードフレームのバーコードから不良ダイパッドの位置座標データを読み取り、読み取られた不良ダイパッドの位置座標データに基づいて、前記実施形態と同様にダイボンディング工程およびそれ以降の工程を行うことができる。
【産業上の利用可能性】
【００６３】
本発明は、半導体装置の製造技術に適用して有効である。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施の形態である半導体装置の製造方法で用いられるリードフレームの概念的な平面図である。
【図２】図１のリードフレームの部分拡大断面図である。
【図３】リードフレームのマップデータの作成手順を示す説明図である。
【図４】リードフレームのマップデータの作成手順を示すフローチャートである。
【図５】本発明の一実施の形態である半導体装置の製造方法を示す断面図である。
【図６】本発明の一実施の形態である半導体装置の製造方法を示す断面図である。
【図７】本発明の一実施の形態である半導体装置の製造方法を示す断面図である。
【図８】本発明の一実施の形態である半導体装置の製造方法を示す断面図である。
【符号の説明】
【００６５】
１  リードフレーム
２  ダイパッド
２ａ  不良ダイパッド
３  インナリード
４  アウタリード
４ａ  外部電極
５  バーコード
６  バーコードリーダ
７  コンピュータ
８  接着材
９  半導体チップ
１０  電極
１１  ボンディングワイヤ
１２  モールド樹脂
２０  半導体装置
【図１】
2008028426.tif 000003
【図２】
2008028426.tif 000004
【図３】
2008028426.tif 000005
【図４】
2008028426.tif 000006
【図５】
2008028426.tif 000007
【図６】
2008028426.tif 000008
【図７】
2008028426.tif 000009
【図８】
2008028426.tif 000010