(57)【要約】【課題】本発明は、表示装置及び表示装置の駆動方法に関し、例えばポリシリコンＴＦＴを用いた有機ＥＬ素子によるアクティブマトリックス型のディスプレイ装置に適用して、消費電力、周辺回路の面積の増大を有効に回避して、従来に比して走査線に出力する駆動信号の精度を向上する。【解決手段】本発明は、画素の駆動に適した第３の電圧系の振幅より小さな第２の電圧系の振幅で選択信号を生成した後、第３の電圧系の振幅に変換し、この第３の電圧系の振幅による選択信号を基準にして第３の電圧系の振幅による垂直イネーブル信号を処理して駆動信号を生成する。【選択図】        図１
2008286963.tif 000002
【特許請求の範囲】
【請求項１】
画素をマトリックス状に配置して形成された表示部の走査線に、垂直駆動回路から駆動信号を出力して前記画素を駆動することにより、前記表示部で所望の画像を表示する表示装置において、
前記垂直駆動回路は、
基準パルスを処理して、前記画素の駆動に適した第３の電圧系の振幅より小さな第２の電圧系の振幅により、前記走査線毎に、前記走査線を順次選択する選択信号を生成する選択信号生成回路と、
前記走査線毎に、前記第２の電圧系の振幅による前記選択信号を前記第３の電圧系の振幅に変換する走査線毎のレベル変換回路と、
前記走査線毎に、前記走査線毎のレベル変換回路の出力信号をそれぞれ基準にして、前記駆動信号において信号レベルの切り換わるタイミングを設定する前記第３の電圧系の振幅による垂直イネーブル信号を処理することにより、前記第３の電圧系により前記駆動信号を生成する走査線毎の駆動信号生成回路とを備える
ことを特徴とする表示装置。
【請求項２】
前記選択信号生成回路は、
前記第２の電圧系の振幅より小さな第１の電圧系の振幅による前記基準パルスの振幅を、前記第２の電圧系の振幅に変換する基準パルスのレベル変換回路と、
前記第２の電圧系による基準パルスを順次転送して前記第２の電圧系の振幅による前記選択信号を生成するシフトレジスタとを有する
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記選択信号生成回路は、
前記第２の電圧系の振幅より小さな第１の電圧系の振幅による前記基準パルスの振幅を、前記第２の電圧系の振幅に変換する基準パルスのレベル変換回路と、
前記第２の電圧系による基準パルスと垂直クロックとを処理して、前記第２の電圧系の振幅による前記選択信号を生成するデコーダとを有する
ことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記基準パルスが、垂直同期信号に同期した垂直スタートパルスである
ことを特徴とする請求項１に記載の表示装置。
【請求項５】
前記垂直イネーブル信号の振幅を、前記第２の電圧系の振幅より小さな第１の電圧系の振幅から前記第３の電圧系の振幅に変換する垂直イネーブル信号のレベル変換回路を有する
ことを特徴とする請求項１に記載の表示装置。
【請求項６】
前記垂直イネーブル信号のレベル変換回路は、
前記垂直イネーブル信号を第１の電圧系の振幅で入力して前記第２の電圧系の振幅に変換した後、前記第２の電圧系の振幅の前記垂直イネーブル信号を前記第３の電圧系の振幅に変換する
ことを特徴とする請求項５に記載の表示装置。
【請求項７】
前記画素は、
電流駆動型の発光素子と、
信号レベル保持用のコンデンサと、
前記信号レベル保持用のコンデンサの端子間電圧に応じて前記発光素子を駆動する駆動用トランジスタと、
前記信号レベル保持用のコンデンサの一端を信号線に接続することにより、前記信号線の電位に前記一端の電位を設定する信号線用のトランジスタとを有し、
一定期間、前記駆動用トランジスタにより前記信号線用のコンデンサの端子間電圧を変化させることにより、前記駆動用トランジスタの移動度のばらつきを補正した後、前記信号レベル保持用のコンデンサの端子間電圧に応じた電流で前記発光素子を発光させ、
前記駆動信号が、
前記信号線用のトランジスタ及び又は前記駆動用のトランジスタを駆動する信号である
ことを特徴とする請求項１に記載の表示装置。
【請求項８】
画素をマトリックス状に配置して形成された表示部の走査線に、垂直駆動回路から駆動信号を出力して前記画素を駆動することにより、前記表示部で所望の画像を表示する表示装置の駆動方法において、
基準パルスを処理して、前記画素の駆動に適した第３の電圧系の振幅より小さな第２の電圧系の振幅により、前記走査線毎に、前記走査線を順次選択する選択信号を生成する選択信号生成のステップと、
前記走査線毎に、前記第２の電圧系の振幅による前記選択信号を前記第３の電圧系の振幅に変換する走査線毎のレベル変換のステップと、
前記走査線毎に、前記走査線毎のレベル変換のステップによる出力信号をそれぞれ基準にして、前記駆動信号において信号レベルの切り換わるタイミングを設定する前記第３の電圧系の振幅による垂直イネーブル信号を処理することにより、前記第３の電圧系により前記駆動信号を生成する走査線毎の駆動信号生成のステップとを有する
ことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び表示装置の駆動方法に関し、例えばポリシリコンＴＦＴ（Thin Film Transistor）を用いた有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型のディスプレイ装置に適用することができる。本発明は、画素の駆動に適した第３の電圧系の振幅より小さな第２の電圧系の振幅で選択信号を生成した後、第３の電圧系の振幅に変換し、この第３の電圧系の振幅による選択信号を基準にして第３の電圧系の振幅による垂直イネーブル信号を処理して駆動信号を生成することにより、消費電力、周辺回路の面積の増大を有効に回避して、従来に比して走査線に出力する駆動信号の精度を向上する。
【背景技術】
【０００２】
従来、ポリシリコンを用いたアクティブマトリックス型のディスプレイ装置では、ガラス基板等による絶縁基板上にマトリックス状に画素を配置して表示部が形成され、この絶縁基板上、表示部の周囲に、表示部を駆動する垂直駆動回路、水平駆動回路等が設けられる。
【０００３】
ここで図１５は、この種のディスプレイ装置を示すブロック図である。このディスプレイ装置１において、表示部２は、例えば有機ＥＬ素子による電流駆動型の発光素子を有する画素３がマトリックス状に配置されて形成される。表示部２は、このマトリックス状に配置した画素３に対して、走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）がライン単位で水平方向に設けられ、また走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）と直交するように信号線ＳＩＧ（１）〜ＳＩＧ（３）が列毎に設けられる。なおこの図１５では、３×４個の画素により表示部２を形成した場合を示す。また実際のディスプレイ装置では、各画素３の構成に応じて、１つの画素３に複数の走査線が設けられるが、この図１５の例では、１つの画素３に１つの走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）が設けられている場合を示す。
【０００４】
Ｈスキャン回路４は、水平駆動回路であり、各画素３の階調を示す画像データＤ１を入力し、この画像データＤ１を所定のクロックＨＣＫにより順次ラッチして各信号線ＳＩＧ（１）〜ＳＩＧ（３）に振り分ける。さらにＨスキャン回路４は、この振り分けた画像データＤ１をアナログディジタル変換処理し、対応する信号線ＳＩＧ（１）〜ＳＩＧ（３）に接続された画素３の階調を時分割により示す駆動信号を各信号線ＳＩＧ（１）〜ＳＩＧ（３）に出力する。
【０００５】
Ｖスキャン回路５は、垂直駆動回路に設けられ、各画素３の動作を制御する駆動信号Ｓ２（１）〜Ｓ２（４）を生成して走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）に出力する。より具体的に、Ｖスキャン回路５は、図１６に示すように、所定の基準パルスである垂直同期信号に同期した垂直スタートパルスＶＳＴ（図１６（Ａ））を、垂直クロックＶＣＫ（図１６（Ｂ））により順次転送し、走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）毎に、走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）を順次選択する選択信号Ｓ１（１）〜Ｓ１（４）（図１６（Ｄ１）〜（Ｄ４））を生成する。Ｖスキャン回路５は、この選択信号Ｓ１（１）〜Ｓ１（４）を基準にして垂直イネーブル信号ＶＥＮ（図１６（Ｃ））を処理することにより、走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）毎に、各走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）に接続された画素３の動作を制御する駆動信号Ｓ２（１）〜Ｓ２（４）（図１６（Ｅ１）〜（Ｅ４））を生成する。なおここで垂直イネーブル信号ＶＥＮ（図１６（Ｃ））は、各駆動信号Ｓ２（１）〜Ｓ２（４）において信号レベルの切り換わるタイミングを設定する基準信号であり、この図１６の例では垂直イネーブル信号ＶＥＮ（図１６（Ｃ））をそれぞれ選択信号Ｓ１（１）〜Ｓ１（４）により選択して駆動信号Ｓ２（１）〜Ｓ２（４）（図１６（Ｅ１）〜（Ｅ４））を生成する。
【０００６】
ここでこの種のディスプレイ装置１では、垂直スタートパルスＶＳＴ、垂直クロックＶＣＫ、垂直イネーブル信号ＶＥＮが３〔Ｖ〕以下の振幅でＶスキャン回路５に入力される。これに対してポリシリコンの回路は、数Ｖ〜１０数Ｖの駆動電圧が必要であり、有機ＥＬ素子の駆動には、さらに大きな振幅が必要になる。そこでＶスキャン回路５は、垂直スタートパルスＶＳＴ、垂直クロックＶＣＫ、垂直イネーブル信号ＶＥＮから各走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）の駆動信号Ｓ２（１）〜Ｓ２（４）（図１６（Ｅ１）〜（Ｅ４））を生成する際に、レベル変換回路を用いて、これら垂直スタートパルスＶＳＴ、垂直クロックＶＣＫ、垂直イネーブル信号ＶＥＮ等の振幅、駆動信号Ｓ２（１）〜Ｓ２（４）の振幅を補正する。
【０００７】
図１７は、Ｖスキャン回路５の具体的構成を示すブロック図である。このＶスキャン回路５は、例えばＨレベル及びＬレベルが３〔Ｖ〕及び０〔Ｖ〕の振幅で垂直スタートパルスＶＳＴ、垂直クロックＶＣＫ、垂直イネーブル信号ＶＥＮを入力する。なお以下において、このＶスキャン回路５の入力信号の振幅を第１の電圧系の振幅と呼び、符号Ｉにより示す。
【０００８】
Ｖスキャン回路５において、レベル変換回路（Ｌ／Ｓ）６〜８は、これら垂直スタートパルスＶＳＴ、垂直クロックＶＣＫ、垂直イネーブル信号ＶＥＮの振幅を、ポリシリコンの回路の駆動に適し、かつ有機ＥＬ素子の駆動に適した振幅より小さな、例えばＨレベル及びＬレベルが１０〔Ｖ〕及び０〔Ｖ〕の振幅に補正する。なお以下において、このポリシリコンの回路の駆動に適し、かつ有機ＥＬ素子の駆動に適した振幅より小さな振幅を第２の電圧系の振幅と呼び、符号IIにより示す。
【０００９】
シフトレジスタ（Ｓ／Ｒ）１０（１）〜１０（４）は、レベル変換回路６から出力される垂直スタートパルスＶＳＴを、レベル変換回路７から出力される垂直クロックＶＣＫにより順次転送し、Ｈレベル及びＬレベルが１０〔Ｖ〕及び０〔Ｖ〕の選択信号Ｓ１（１）〜Ｓ１（４）を生成する。
【００１０】
論理回路１１（１）〜１１（４）は、この選択信号Ｓ１（１）〜Ｓ１（４）を基準にして垂直イネーブル信号ＶＥＮ（図１６（Ｃ））を論理演算処理することにより、走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）毎に、Ｈレベル及びＬレベルが１０〔Ｖ〕及び０〔Ｖ〕の駆動信号Ｓ２（１）〜Ｓ２（４）を生成する。より具体的に、論理回路１１（１）〜１１（４）は、図１６について上述した例ではアンド回路により構成され、レベル変換回路７から出力される垂直イネーブル信号ＶＥＮと、各選択信号Ｓ１（１）〜Ｓ１（４）との論理積をそれぞれ計算して駆動信号Ｓ２（１）〜Ｓ２（４）を生成する。
【００１１】
なお駆動信号には、近接する走査線に出力する駆動信号等に応じて波形を切り換える場合、インターレース方式により奇数フィールドと偶数フィールドとで波形を切り換える場合等もあり、このような場合、論理回路１１（１）〜１１（４）は、さらに複雑な論理演算処理を実行して駆動信号Ｓ２（１）〜Ｓ２（４）を生成する。
【００１２】
レベル変換回路（Ｌ／Ｓ）１２（１）〜１２（４）は、論理回路１１（１）〜１１（４）から出力される駆動信号Ｓ２（１）〜Ｓ２（４）の振幅を、有機ＥＬ素子の駆動に適した例えばＨレベル及びＬレベルが１５〔Ｖ〕及び−５〔Ｖ〕の振幅に変換して出力する。なお以下において、この有機ＥＬ素子の駆動に適した振幅を第３の電圧系の振幅と呼び、符号III により示す。バッファ回路１３（１）〜１３（４）は、レベル変換回路（Ｌ／Ｓ）１２（１）〜１２（４）から出力される駆動信号Ｓ２（１）〜Ｓ２（４）により各走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）を駆動する。
【００１３】
図１８は、レベル変換回路６〜８の構成を示す接続図である。レベル変換回路６〜８は、いわゆるカレントミラー型のレベル変換回路であり、第２の電圧系IIのＨレベルに対応する正側電源ＶＤＤIIにそれぞれドレインを接続したＰチャンネル型のトランジスタＴＲ１及びＴＲ２によるカレントミラー回路が設けられ、これらトランジスタＴＲ１及びＴＲ２のソースに、それぞれＮチャンネル型のトランジスタＴＲ３及びＴＲ４のドレインが接続される。これらトランジスタＴＲ３及びＴＲ４は、それぞれゲートが正側電源ＶＤＤIIに接続され、図１９（Ａ）に示すように、第１の電圧系Ｉの振幅による入力信号ＩＮ、入力信号ＩＮの反転信号ＸＩＮがソースに入力される。なおトランジスタＴＲ４のソースは、反転信号ＸＩＮの入力に代えて、一定電圧の基準電圧ＲＥＦに設定される場合もあり、この基準電圧ＲＥＦは、入力信号ＩＮのＨレベル及びＬレベルの略平均の電圧に設定される。
【００１４】
これによりレベル変換回路６〜８は、第１の電圧系Ｉにより入力される垂直スタートパルスＶＳＴ、垂直クロックＶＣＫ、又は垂直イネーブル信号ＶＥＮによる入力信号ＩＮに応じてトランジスタＴＲ３、ＴＲ４が相補的にオンオフ動作し、トランジスタＴＲ３、ＴＲ４のドレイン電圧を第２の電圧系IIの振幅で変化させる。レベル変換回路６〜８は、トランジスタＴＲ３のドレイン電圧をバッファ回路１５を介して出力し、これにより第１の電圧系Ｉの振幅による入力信号ＩＮを第２の電圧系IIの振幅により出力する。なおこの図１９において、電圧ＶＳＳIIは、第２の電圧系IIのＬレベルに対応する負側電源の電圧であり、図１８の例ではグランドレベルである。
【００１５】
なおレベル変換回路６〜８には、種々の回路構成を適用することができる。図２０は、図１８との対比により他の回路構成によるレベル変換回路を示す接続図である。この図２０のレベル変換回路１７は、図１８のレベル変換回路と同様のカレントミラー型のレベル変換回路であり、正側電源ＶＤＤIIにそれぞれドレインを接続したＰチャンネル型のトランジスタＴＲ１及びＴＲ２によるカレントミラー回路が設けられ、これらトランジスタＴＲ１及びＴＲ２のソースに、それぞれＮチャンネル型のトランジスタＴＲ３及びＴＲ４のドレインが接続される。ここでこれらトランジスタＴＲ３及びＴＲ４は、それぞれ第１の電圧系Ｉの振幅による入力信号ＩＮ、入力信号ＩＮの反転信号ＸＩＮがソースに入力され、トランジスタＴＲ３のドレイン電圧がバッファ回路１５を介して出力される。
【００１６】
レベル変換回路１７は、それぞれソース接地型のトランジスタＴＲ５及びＴＲ６のゲートに反転信号ＸＩＮ及び入力信号ＩＮが入力されると共に、これらトランジスタＴＲ５及びＴＲ６のドレインが、トランジスタＴＲ３及びＴＲ４のゲートに接続され、これによりトランジスタＴＲ５及びＴＲ６を介して反転信号ＸＩＮ及び入力信号ＩＮがトランジスタＴＲ３及びＴＲ４に入力される。なおこれらトランジスタＴＲ５及びＴＲ６は、ゲートを接地したトランジスタＴＲ７及びＴＲ８をそれぞれ介してドレインが負側電源ＶＤＤII（この図２０ではグランドレベル）に接続される。
【００１７】
またトランジスタＴＲ３及びＴＲ４とゲート及びソースを共通に接続したトランジスタＴＲ９、ＴＲ１０のドレインが、これらトランジスタＴＲ５及びＴＲ６のドレインに接続される。これによりこのレベル変換回路１７は、十分な帰還利得によりトランジスタＴＲ３、ＴＲ４をオンオフ動作させて、第１の電圧系Ｉによる入力信号ＩＮを第２の電圧系IIにより出力する。なおこの図２０のレベル変換回路１７のタイムチャートは、図１８のレベル変換回路のタイムチャートと同一に、図１９で表される。
【００１８】
これに対して第２の電圧系IIを第３の電圧系III に変換するレベル変換回路１２（１）〜１２（４）は、走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）毎に設けられることから、Ｖスキャン回路５に設けられる数が多くなる。従って図１８、図２０等により示すカレントミラー型のレベル変換回路を適用したのでは、ディスプレイ装置の消費電力が著しく増大することになる。
【００１９】
そこで例えば図２１に示すように、これらのレベル変換回路１２（１）〜１２（４）には、いわゆるラッチ型のレベル変換回路が適用される。すなわちこれらのレベル変換回路１２（１）〜１２（４）は、第２の電圧系IIのＨレベルに対応する正側電源ＶＤＤIIにそれぞれドレインを接続したトランジスタＴＲ１及びＴＲ２のゲートに、図２２（（Ａ））により示す第２の電圧系IIの振幅による入力信号ＩＮ及び入力信号ＩＮの反転信号ＸＩＮを入力する。ここでこれらトランジスタＴＲ１及びＴＲ２は、それぞれトランジスタＴＲ３及びＴＲ４を介して、第３の電圧系III のＬレベルに対応する負側電源ＶＳＳIII にソースが接続され、これらトランジスタＴＲ３及びＴＲ４は、相互にゲート及びドレインが接続される。これによりレベル変換回路１２（１）〜１２（４）は、図２２（Ｂ）により示すように、第２の電圧系IIによる入力信号ＩＮ及び反転入力信号ＸＩＮに応じて相補的にオンオフ動作し、第２の電圧系IIのＨレベルと第３の電圧系III のＬレベルとの間でトランジスタＴＲ３及びＴＲ４のドレイン電圧を切り換え、このドレイン電圧による出力信号ＯＵＴ１、ＸＯＵＴ１をトランジスタＴＲ５及びＴＲ６に出力する。
【００２０】
トランジスタＴＲ５及びＴＲ６は、第３の電圧系III の負側電源ＶＳＳIII にソースが接続され、ゲートにそれぞれ出力信号ＯＵＴ１、ＸＯＵＴ１を入力する。これらトランジスタＴＲ５及びＴＲ６は、それぞれトランジスタＴＲ７及びＴＲ８を介して、第３の電圧系III のＨレベルに対応する正側電源ＶＤＤIII にゲートが接続され、これらトランジスタＴＲ７及びＴＲ８は、相互にゲート及びドレインが接続される。これによりレベル変換回路１２（１）〜１２（４）は、図２２（Ｃ）により示すように、第２の電圧系IIの振幅による入力信号ＩＮ及び反転入力信号ＸＩＮに応じて、第３の電圧系III のＨレベルとＬレベルとの間でトランジスタＴＲ５及びＴＲ６のドレイン電圧を切り換え、このドレイン電圧による出力信号ＯＵＴ２、ＸＯＵＴ２を出力する。
【００２１】
この種のＶスキャン回路では、図１７との対比により図２３に示すように、垂直クロックＶＣＫの振幅を補正するレベル変換回路７を省略する構成もあり、この構成のＶスキャン回路１８では、シフトレジスタ１０（１）〜１０（４）に代えて、図２４に示すＳＲラッチ回路構成のシフトレジスタ１９（１）〜１９（４）により垂直スタートパルスＶＳＴを順次転送する。
【００２２】
すなわちシフトレジスタ１９（１）〜１９（４）は（図２４）、バッファ回路２１を介して出力信号ＯＵＴ（Ｓ２（１）〜Ｓ２（４））をそれぞれ出力するようにして、シフトレジスタ１９（１）〜１９（４）の入力信号ＩＮ（図２５（Ｂ））とバッファ回路２１の入力信号との論理和信号がオア回路２２で生成される。シフトレジスタ１９（１）〜１９（４）は、インバータ２３、ソース接地型のトランジスタＴＲ１を介して、この論理和信号がトランジスタＴＲ２のソースに入力される。ここでこのトランジスタＴＲ２は、第２の電圧系IIの正側電源ＶＤＤIIにドレインが接続され、この正側電源ＶＤＤIIにドレインを接続して論理和信号をゲートに入力するトランジスタＴＲ３のソースがゲートに接続される。またトランジスタＴＲ２は、論理和信号をゲートに入力して垂直クロックＶＣＫの反転信号ＸＶＣＫ（図２５（Ａ））をソースに入力するトランジスタＴＲ４のドレインがゲートに接続され、ダイオード接続のトランジスタＴＲ５を介して垂直クロックＶＣＫがソースに入力される。
【００２３】
シフトレジスタ１９（１）〜１９（４）は、このダイオード接続のトランジスタＴＲ５に対して、トランジスタＴＲ６がカレントミラー回路構成により接続され、このトランジスタＴＲ６のソースにクロックＶＣＫの反転信号ＸＶＣＫが入力される。またこのトランジスタＴＲ６のドレインがトランジスタＴＲ７のソースに接続される。またこのトランジスタＴＲ７のゲートに、トランジスタＴＲ２と同様にトランジスタＴＲ８を介して論理和信号が入力され、トランジスタＴＲ２とは逆に、トランジスタＴＲ９を介してクロックＶＣＫが入力される。
【００２４】
シフトレジスタ１９（１）〜１９（４）は、このトランジスタＴＲ７のソースがトランジスタＴＲ１０により第２の電圧系IIの電源電圧ＶＤＤIIにプルアップされ、このトランジスタＴＲ７のソース電圧が、インバータ２４、バッファ回路２１を介して出力される。これによりシフトレジスタ１９（１）〜１９（４）は、図２５（Ａ）〜（Ｃ）に示すように、第２の電圧系による垂直スタートパルスＶＳＴを、第１の電圧系Ｉによる垂直クロックＶＣＫ、垂直クロックＶＣＫの反転信号ＸＶＣＫにより順次転送して第２の電圧系の振幅により出力する。なお図１７及び図２３との対比により図２６に示すように、シフトレジスタに代えて、デコーダ２６により選択信号Ｓ１（１）〜Ｓ１（４）を生成する場合もある。
【００２５】
この種の有機ＥＬ素子を用いたディスプレイ装置に関しては、例えばＵＳＰ５，６８４，３６５、特開平８−２３４６８３号公報等に種々の工夫が提案されている。
【００２６】
ところでこれら図１７、図２３、図２６によるＶスキャン回路では、走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）毎に、第２の電圧系IIの振幅を第３の電圧系III の振幅に変換するレベル変換回路１２（１）〜１２（４）が設けられる。これに対してポリシリコン回路によるラッチ型のレベル変換回路では、回路間で遅延時間がばらつき、これにより回路間でタイミングのばらつきが大きい欠点がある。これによりこれら図１７、図２３、図２６によるＶスキャン回路では、各走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）の駆動信号Ｓ１（１）〜Ｓ１（４）間でタイミングがばらつき、このタイミングのばらつきが表示画像に種々に影響を与える問題がある。
【００２７】
この問題を解決する１つの方法として、図２１について上述したラッチ型のレベル変換回路１２（１）〜１２（４）に代えて、回路間でタイミングのばらつきが小さい図１８、図２０について上述したカレントミラー型のレベル変換回路を適用することが考えられる。しかしながらこの方法では、消費電力が著しく増大する欠点がある。
【００２８】
また周辺回路を含めた全体を第３の電圧系III で動作させる方法も考えられるが、この方法の場合も消費電力が著しく増大する。またこの方法では、トランジスタの大きさが大きくなり、周辺回路の面積が増加する欠点もある。
【特許文献１】ＵＳＰ５，６８４，３６５
【特許文献２】特開平８−２３４６８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２９】
本発明は以上の点を考慮してなされたもので、消費電力、周辺回路の面積の増大を有効に回避して、従来に比して走査線に出力する駆動信号の精度を向上させることができる表示装置及び表示装置の駆動方法を提案しようとするものである。
【課題を解決するための手段】
【００３０】
上記の課題を解決するため請求項１の発明は、画素をマトリックス状に配置して形成された表示部の走査線に、垂直駆動回路から駆動信号を出力して前記画素を駆動することにより、前記表示部で所望の画像を表示する表示装置に適用して、前記垂直駆動回路は、基準パルスを処理して、前記画素の駆動に適した第３の電圧系の振幅より小さな第２の電圧系の振幅により、前記走査線毎に、前記走査線を順次選択する選択信号を生成する選択信号生成回路と、前記走査線毎に、前記第２の電圧系の振幅による前記選択信号を前記第３の電圧系の振幅に変換する走査線毎のレベル変換回路と、前記走査線毎に、前記走査線毎のレベル変換回路の出力信号をそれぞれ基準にして、前記駆動信号において信号レベルの切り換わるタイミングを設定する前記第３の電圧系の振幅による垂直イネーブル信号を処理することにより、前記第３の電圧系により前記駆動信号を生成する走査線毎の駆動信号生成回路とを備えるようにする。
【００３１】
また請求項８の発明は、画素をマトリックス状に配置して形成された表示部の走査線に、垂直駆動回路から駆動信号を出力して前記画素を駆動することにより、前記表示部で所望の画像を表示する表示装置の駆動方法に適用して、基準パルスを処理して、前記画素の駆動に適した第３の電圧系の振幅より小さな第２の電圧系の振幅により、前記走査線毎に、前記走査線を順次選択する選択信号を生成する選択信号生成のステップと、前記走査線毎に、前記第２の電圧系の振幅による前記選択信号を前記第３の電圧系の振幅に変換する走査線毎のレベル変換のステップと、前記走査線毎に、前記走査線毎のレベル変換のステップによる出力信号をそれぞれ基準にして、前記駆動信号において信号レベルの切り換わるタイミングを設定する前記第３の電圧系の振幅による垂直イネーブル信号を処理することにより、前記第３の電圧系により前記駆動信号を生成する走査線毎の駆動信号生成のステップとを有するようにする。
【００３２】
請求項１又は請求項８の構成によれば、駆動信号において信号レベルの切り換わるタイミングを設定する垂直イネーブル信号を第３の電圧系の振幅で各走査線に対して共通に供給することができる。従って走査線毎に、レベル変換回路を設ける場合の、走査線間の駆動信号のタイミングのばらつきを防止することができ、これにより従来に比して走査線に出力する駆動信号の精度を向上させることができる。また基準パルスにあっては、第２の電圧系の振幅で選択信号を生成し、その後、第３の電圧系の振幅に変換することから、全体を第３の電圧系の振幅で処理する場合のような消費電力、周辺回路の面積の増大を有効に回避することができる。
【発明の効果】
【００３３】
本発明によれば、消費電力、周辺回路の面積の増大を有効に回避して、従来に比して走査線に出力する駆動信号の精度を向上させることができる。
【発明を実施するための最良の形態】
【００３４】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００３５】
（１）実施例の構成
図２は、本発明の実施例１のディスプレイ装置に適用される画素の構成を示す接続図である。この実施例のディスプレイ装置は、透明絶縁基板であるガラス基板上に、ポリシリコンＴＦＴ等により表示部、水平駆動回路、垂直駆動回路が一体に形成される。この実施例のディスプレイ装置は、画素３３をマトリックス状に配置して表示部が形成され、この表示部の周囲、ガラス基板上に水平駆動回路及び垂直駆動回路が設けられる。
【００３６】
各画素３３は、電流駆動型の発光素子である有機ＥＬ素子３４と、この有機ＥＬ素子３４を駆動する各画素３３の駆動回路（以下、画素回路と呼ぶ）とで形成される。
【００３７】
画素３３は、有機ＥＬ素子３４のカソードが所定の負側電源ＶＳＳ２に接続される。画素回路は、トランジスタＴＲ３のソースに有機ＥＬ素子３４のアノードが接続され、走査線ＶＳＣＡＮ２により供給される駆動信号Ｓ２２によりオンオフ動作するＰチャンネル型のトランジスタＴＲ２を介して、このトランジスタＴＲ３のドレインが正側電源ＶＤＤ１に接続される。これにより画素３３は、この駆動信号Ｓ２２により有機ＥＬ素子３４の発光、非発光を制御して、トランジスタＴＲ３のゲートソース間電圧に応じた電流で有機ＥＬ素子３４を駆動する。
【００３８】
画素回路は、このトランジスタＴＲ３のゲート及びソースに、信号レベル保持用コンデンサＣｓの両端が接続される。さらに画素回路は、走査線ＶＳＣＡＮ１により供給される駆動信号Ｓ２１によりオンオフ動作するトランジスタＴＲ１を介して、このトランジスタＴＲ３のゲートが信号線ＳＩＧに接続される。これにより画素回路は、駆動信号Ｓ２１によりトランジスタＴＲ１をオンオフ制御して信号レベル保持用コンデンサＣｓの一端の電圧を信号線ＳＩＧの電位Ｖｓｉｇに設定し、有機ＥＬ素子３４の発光輝度を設定する。
【００３９】
さらに画素回路は、走査線ＶＳＣＡＮ４により供給される駆動信号Ｓ２４によりオンオフ動作するトランジスタＴＲ５を介して、トランジスタＴＲ３のゲートが所定の固定電位Ｖｏｆｓに接続され、また走査線ＶＳＣＡＮ３により供給される駆動信号Ｓ２３によりオンオフ動作するトランジスタＴＲ４を介して、このトランジスタＴＲ３のソースが所定の固定電位Ｖｉｎｉに接続される。画素回路は、走査線ＶＳＣＡＮ１〜ＶＳＣＡＮ４によるこれらトランジスタＴＲ１、ＴＲ２、ＴＲ４、ＴＲ５のオンオフ制御により、トランジスタＴ３におけるしきい値電圧、移動度のばらつきを補正し、有機ＥＬ素子３４の発光、非発光を制御する。なおこの図２において、Ｃｅは、有機ＥＬ素子３４の容量である。またトランジスタＴＲ１、ＴＲ３〜ＴＲ５はＮチャンネル型のトランジスタである。
【００４０】
すなわち図３に示すように、画素回路は、時点ｔ１〜ｔ２の間、トランジスタＴＲ１、ＴＲ４、ＴＲ５がオフ状態に設定され、またトランジスタＴＲ２がオン状態に設定され、これにより信号レベル保持用コンデンサＣｓの端子間電圧に応じたソース電流により有機ＥＬ素子３４を駆動して有機ＥＬ素子３４を発光させる（図３（Ａ）〜（Ｄ）、（Ｅ）〜（Ｇ））。
【００４１】
また時点ｔ２で駆動信号Ｓ２２によりトランジスタＴＲ２がオフ状態に切り換わると、画素回路は、有機ＥＬ素子３４を介して蓄積電荷が徐々に放電することにより、トランジスタＴＲ３のゲート電圧Ｖｇ、ソース電圧Ｖｓが徐々に低下する。またこの蓄積電荷の放電によりやがて有機ＥＬ素子３４のアノード電位が低下し、有機ＥＬ素子３４の端子間電圧がしきい値電圧まで立ち下がると、有機ＥＬ素子３４を介した蓄積電荷の放電が中止し、ゲート電圧Ｖｇ、ソース電圧Ｖｓの低下が停止すると共に、有機ＥＬ素子３４の発光が停止する。
【００４２】
画素回路は、有機ＥＬ素子３４の発光を停止した後の所定の時点ｔ３で、駆動信号Ｓ２３、Ｓ２４によりトランジスタＴＲ４及びＴＲ５がオン状態に設定され、これにより信号レベル保持用コンデンサＣｓの両端がそれぞれ固定電位Ｖｏｆｓ及びＶｉｎｉに設定される。なおここで固定電位Ｖｏｆｓは、固定電位ＶｉｎｉにトランジスタＴＲ３のしきい値電圧Ｖｔｈを加算した電圧より大きな電圧に設定される。また固定電位Ｖｉｎｉは、有機ＥＬ素子３４のカソード電位Ｖｓｓ１に有機ＥＬ素子３４のしきい値電圧を加算した電圧より十分に低い電圧に設定される。
【００４３】
その後、画素回路は、駆動信号Ｓ２３によりトランジスタＴＲ４がオフ状態に設定され、続いて駆動信号Ｓ２２によりトランジスタＴＲ２がオン状態に設定される。ここでこの状態では、トランジスタＴＲ２、ＴＲ３を介して、信号レベル保持用コンデンサＣｓのトランジスタＴＲ４側端に正側電源ＶＤＤ１から充電電流が流れ、このトランジスタＴＲ４側端の電圧が徐々に上昇する。またこの電圧の上昇により信号レベル保持用コンデンサＣｓの両端電圧がトランジスタＴＲ３のしきい値電圧Ｖｔｈとなると、トランジスタＴＲ３がオフ状態に切り換わることにより、このトランジスタＴＲ２、ＴＲ３を介した正側電源ＶＤＤ１による充電が停止する。これにより画素３３は、信号レベル保持用コンデンサＣｓにトランジスタＴＲ３のしきい値電圧Ｖｔｈをセットし、その後、この信号レベル保持用コンデンサＣｓに信号線ＳＩＧの電位Ｖｓｉｇをセットすることにより、トランジスタＴＲ３のしきい値電圧Ｖｔｈのばらつきによる発光輝度のばらつきを補正する。なおこのばらつき補正に係るしきい値電圧の事前のセットを図３ではＶｔｈ補正により示す。
【００４４】
画素回路は、続いて駆動信号Ｓ２２、Ｓ２４によりトランジスタＴＲ２、ＴＲ５がオフ状態に切り換えられ、続いて駆動信号Ｓ２１によりトランジスタＴＲ１がオン状態に切り換えられる。これにより画素回路は、信号線ＳＩＧの信号レベルＶｓｉｇが信号レベル保持用コンデンサＣｓにセットされ、信号レベル保持用コンデンサＣｓに事前にセットされたトランジスタＴＲ３のしきい値電圧Ｖｔｈにより補正されて各画素３３の階調が信号レベル保持用コンデンサＣｓに書き込まれる。
【００４５】
ここで有機ＥＬ素子３４の発光輝度に対応する信号レベルＶｄａｔａに固定電位Ｖｏｆｓを加算した電位Ｖｄａｔａ＋Ｖｏｆｓを信号線ＳＩＧの信号レベルＶｓｉｇとすると、トランジスタＴＲ１をオン状態に切り換えると、信号レベル保持用コンデンサＣｓのトランジスタＴＲ１側電位は、電圧Ｖｄａｔａだけ上昇し、この状態で有機ＥＬ素子３４には、Ｉｄｓ＝β／２・（Ｖｄａｔａ）2で表される電流が流れる。なおここでβは、トランジスタＴＲ３の移動度μ、ゲート酸化膜の単位容量Ｃｏｘ、ゲート長Ｌを用いてβ＝μ・（Ｗ／Ｌ）・Ｃｏｘで表される。
【００４６】
続いて画素回路は、信号線ＳＩＧを信号レベル保持用コンデンサＣｓの一端に接続したままの状態で、駆動信号Ｓ２２によりトランジスタＴＲ２がオン状態に設定されてトランジスタＴＲ３が正側電源ＶＤＤ１に接続され、一定時間Ｔの経過後、トランジスタＴＲ１がオフ状態に設定される。ここで信号線ＳＩＧを信号レベル保持用コンデンサＣｓに一端を接続したままの状態で、トランジスタＴＲ３を電源ＶＤＤ１に接続すると、トランジスタＴＲ３には信号レベル保持用コンデンサの端子間電圧によるゲートソース間電圧に応じたソース電流が流れ、このソース電流により信号レベル保持用コンデンサＣｓのソース側端充電されて、電圧が徐々に上昇することになる。またこのソース側端電圧の上昇速度は、トランジスタＴＲ３の移動度が大きな場合程、速くなる。これに対して有機ＥＬ素子３４をトランジスタＴＲ３により駆動する場合、トランジスタＴＲ３の移動度が大きい程、有機ＥＬ素子３４の駆動電流が大きくなり、発光輝度が増大することになる。
【００４７】
これにより画素回路は、所定期間Ｔの間、信号線ＳＩＧを信号レベル保持用コンデンサＣｓの一端に接続したままの状態で、トランジスタＴＲ３を電源ＶＤＤ１に接続することにより、トランジスタＴＲ３の移動度に応じて変化する有機ＥＬ素子３４の駆動電流の分だけ、信号レベル保持用コンデンサＣｓの端子間電圧を補正し、移動度のばらつきによる発光輝度のばらつきを補正する。
【００４８】
なおここでこの移動度の補正時に有機ＥＬ素子３４に流れる電流Ｉｄｓは、Ｉｄｓ＝β／２・（１／Ｖｄａｔａ＋β／２・Ｔ／Ｃ）2で表される。なおここでＣは、信号レベル保持用コンデンサＣｓの容量と、有機ＥＬ素子３４の容量Ｃｅとの和の容量である。従って期間Ｔを適切に設定することにより、トランジスタＴＲ３の移動度のばらつきを補正することができる。
【００４９】
しかして画素回路は、この期間Ｔの後、駆動信号Ｓ２１によりトランジスタＴＲ１がオフ状態に切り換えられると、信号レベル保持用コンデンサＣｓに保持された端子間電圧に応じた駆動電流により有機ＥＬ素子３４が発光を開始することになる。
【００５０】
この実施例のディスプレイ装置では、この画素３３に接続された４本の走査線ＶＳＣＡＮ１〜ＶＳＣＡＮ４毎に、それぞれＶスキャン回路が設けられ、各Ｖスキャン回路で対応する走査線ＶＳＣＡＮ１〜ＶＳＣＡＮ４の駆動信号Ｓ２１〜Ｓ２４を生成する。しかして図２、図３について上述したように、このディスプレイ装置では、信号線ＳＩＧを信号レベル保持用コンデンサＣｓの一端に接続したままの状態で、一定期間Ｔの間、トランジスタＴＲ３を電源ＶＤＤ１に接続してトランジスタＴＲ３の移動度のばらつきを補正していることから、この期間Ｔが、ライン間でばらついたのでは、画質が著しく劣化することになる。またこの期間Ｔのばらつきは、トランジスタＴＲ１、トランジスタＴＲ２のオンオフ制御に係る駆動信号Ｓ２１、Ｓ２２におけるタイミングのばらつきにより発生することになる。
【００５１】
そこでこの実施例では、駆動信号Ｓ２１〜Ｓ２４をそれぞれ生成する４つのＶスキャン回路が垂直駆動回路に設けられ、これらのうちの少なくともこれら移動度の補正に関係する駆動信号Ｓ２１、Ｓ２２が図１のＶスキャン回路３６により生成される。なお他の駆動信号Ｓ２３、Ｓ２４については、これら駆動信号Ｓ２１、Ｓ２２のＶスキャン回路と同一に構成してもよく、従来例について上述した何れかのＶスキャン回路により構成してもよい。
【００５２】
このＶスキャン回路３６は、レベル変換回路６、７により、第１の電圧系Ｉの振幅による垂直スタートパルスＶＳＴ、垂直クロックＶＣＫを第２の電圧系IIの振幅に変換し、シフトレジスタ（Ｓ／Ｒ）１０（１）〜１０（４）により、この垂直スタートパルスＶＳＴを垂直クロックＶＣＫで順次転送し、これにより第２の電圧系IIによる選択信号Ｓ１（１）〜Ｓ１（４）を生成する。
【００５３】
Ｖスキャン回路３６は、それぞれ第２の電圧系IIで動作する第１の論理回路３８（１）〜３８（４）を介して、選択信号Ｓ１（１）〜Ｓ１（４）をレベル変換回路１２（１）〜１２（４）に入力して第３の電圧系III の振幅に変換する。なおここでこのレベル変換回路１２（１）〜１２（４）には、消費電力が少ない図２１について上述したレベル変換回路が適用される。
【００５４】
Ｖスキャン回路３６は、レベル変換回路３７を介して、第１の電圧系Ｉの振幅による垂直イネーブル信号ＶＥＮを、第３の電圧系III の振幅に補正する。Ｖスキャン回路３６は、第３の電圧系III で動作する第２の論理回路３９（１）〜３９（４）に、この第３の電圧系III による垂直イネーブル信号ＶＥＮを入力し、またレベル変換回路１２（１）〜１２（４）の出力信号をそれぞれ入力する。Ｖスキャン回路３６は、それぞれ第１の論理回路３８（１）〜３８（４）、対応する第２の論理回路３９（１）〜３９（４）による論理演算により、駆動信号Ｓ２１（１）〜Ｓ２１（４）、Ｓ２２（１）〜Ｓ２２（４）を生成し、論理回路３９（１）〜３９（４）から出力される駆動信号をインバータ１３（１）〜１３（４）を介して出力する。
【００５５】
なお例えば駆動信号Ｓ２２のように、単に選択信号Ｓ２とイネーブル信号ＶＥＮとの簡単な論理積によって求めることが可能な駆動信号については、必要に応じて第１の論理回路３８（１）〜３８（４）を省略してもよい。
【００５６】
これに対して水平駆動回路は、図１５について上述した水平駆動回路と同一に構成される。
【００５７】
（２）実施例の動作
以上の構成において、この実施例のディスプレイ装置では（図１５参照）、マトリックス状に画素３３を配置して形成された表示部の周囲に設けられ水平駆動回路により、表示部の信号線ＳＩＧに各画素３３の階調を示す駆動信号Ｖｓｉｇが出力される。またこの駆動信号Ｖｓｉｇの出力に応動して、表示部の周囲に設けられた垂直駆動回路により駆動信号Ｓ２１〜Ｓ２４が生成され、この駆動信号Ｓ２１〜Ｓ２４により各画素に信号線ＳＩＧの信号レベルが設定されると共に、各画素３３の動作が制御され、これにより信号線ＳＩＧの信号レベルにより各画素３３に設けられた有機ＥＬ素子３４が発光する。これによりこのディスプレイ装置では、所望の画像を表示部２で表示することが可能となる。
【００５８】
また各画素３３では（図２及び図３）、垂直駆動回路による駆動信号Ｓ２１〜Ｓ２４によりトランジスタＴＲ１、ＴＲ２、ＴＲ４、ＴＲ５がオンオフ動作し、トランジスタＴＲ４、ＴＲ５がオン状態に設定されて信号レベル保持用コンデンサＣｓの両端電位がそれぞれ所定の固定電位Ｖｏｆｓ、Ｖｉｎｉに設定された後、垂直駆動回路による駆動信号Ｓ２３により、信号レベル保持用コンデンサＣｓのソース側端が固定電位Ｖｉｎｉより切り離されると共に、トランジスタＴＲ３が電源ＶＤＤ１に接続され、これにより信号レベル保持用コンデンサＣｓの両端電位差がトランジスタＴＲ３のしきい値電圧Ｖｔｈに設定されて、トランジスタＴＲ３のしきい値電圧Ｖｔｈのばらつきによる発光輝度のばらつきが防止される。
【００５９】
その後、画素３３は、信号レベル保持用コンデンサＣｓのゲート側端が信号線ＳＩＧに接続され、信号レベル保持用コンデンサＣｓに信号線ＳＩＧの電位Ｖｓｉｇがセットされ、このセットされた電圧に応じた駆動電流で有機ＥＬ素子３４が発光する。
【００６０】
画素３３は、この信号レベル保持用コンデンサＣｓに信号線ＳＩＧの電位Ｖｓｉｇをセットする際に、信号レベル保持用コンデンサＣｓのゲート側端を信号線ＳＩＧに接続した状態で、一定期間Ｔの間、トランジスタＴＲ３が電源ＶＤＤ１に接続され、これによりトランジスタＴＲ３の移動度に応じて信号レベル保持用コンデンサＣｓの両端電位差を補正した後、この信号レベル保持用コンデンサＣｓの一端が信号線ＳＩＧの信号レベルＶｓｉｇに設定される。これにより画素３３は、トランジスタＴＲ３の移動度のばらつきによる発光輝度のばらつきが防止される。
【００６１】
しかしながらこのように一定期間Ｔの間、信号レベル保持用コンデンサＣｓのゲート側端を信号線ＳＩＧに接続した状態で、トランジスタＴＲ３を電源ＶＤＤ１に接続してトランジスタＴＲ３の移動度ばらつきを補正する場合に、この期間Ｔが各走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）でばらついたのでは、画質が劣化することになる。これに対して垂直駆動回路において各走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）の駆動信号を生成する従来構成によるＶスキャン回路では、走査線ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（４）毎に、第２の電圧系IIによる振幅を第３の電圧系III による振幅に補正するレベル変換回路１２（１）〜１２（４）が設けられ（図１７、図２３、図２６）、これらレベル変換回路１２（１）〜１２（４）では、回路間で出力信号におけるタイミングのばらつきが大きい欠点がある。
【００６２】
従って画素３３の駆動信号Ｓ２１〜Ｓ２４のうちの、移動度の補正に係る期間Ｔを決定する駆動信号Ｓ２１、Ｓ２２を従来構成によるＶスキャン回路で構成したのでは、この期間Ｔがライン間でばらつくことになり、その結果、ライン間で発光輝度がばらつくようになる。
【００６３】
そこでこの実施例では、少なくとも移動度の補正に係る期間Ｔを決定する駆動信号Ｓ２１、Ｓ２２のＶスキャン回路は（図１）、垂直スタートパルスＶＳＴ、垂直クロックＶＣＫをポリシリコンＴＦＴの駆動に適し、かつ有機ＥＬ素子の駆動に適した第３の電圧系III より振幅の小さな第２の電圧系IIで処理し、その処理結果の出力信号と駆動信号Ｓ２１〜Ｓ２４において信号レベルの切り換わるタイミングを設定する垂直イネーブル信号ＶＥＮとを第３の電圧系III の振幅に補正した後、駆動信号Ｓ２１、Ｓ２２を生成する。
【００６４】
この場合、各走査線の系統には、１つのレベル変換回路３７により振幅が補正された垂直イネーブル信号ＶＥＮが供給されることにより、走査線間における駆動信号Ｓ２１、Ｓ２２のタイミングのばらつきを有効に回避することができる。従ってディスプレイ装置では、移動度を補正する期間Ｔのライン間のばらつきを有効に回避して、高い歩留まりで、高画質の画像を表示することができる。
【００６５】
特に、この移動度のばらつきの補正に係る駆動信号Ｓ２１、Ｓ２２のタイミングのばらつきを防止できることにより、走査線間における移動度補正のばらつきを有効に回避することができ、一段と高画質のディスプレイ装置を得ることができる。
【００６６】
またさらにこの実施例では、選択信号Ｓ１（１）〜Ｓ１（４）を、有機ＥＬ素子の駆動に適した第３の電圧系の振幅に比して小さな、第２の電圧系で処理していることにより、全体を第３の電圧系の振幅で処理する場合に比して、格段的に消費電力、周辺回路の面積の増大を有効に回避することができる。
【００６７】
（３）実施例の効果
以上の構成によれば、画素の駆動に適した第３の電圧系の振幅より小さな第２の電圧系の振幅で選択信号を生成した後、第３の電圧系の振幅に変換し、この第３の電圧系の振幅による選択信号を基準にして第３の電圧系の振幅による垂直イネーブル信号を処理して駆動信号を生成することにより、消費電力、周辺回路の面積の増大を有効に回避して、従来に比して走査線に出力する駆動信号の精度を向上させることができる。
【００６８】
また第２の電圧系の振幅より小さな第１の電圧系の振幅による基準パルスである垂直スタートパルスの振幅を第２の電圧系の振幅に変換した後、順次転送して第２の電圧系の振幅による選択信号を生成することにより、この垂直スタートパルスを生成する前段の回路ブロックを汎用の集積回路技術により作成することができる。
【００６９】
また少なくともトランジスタの移動度のばらつきによる発光輝度のばらつきを補正する一定期間の駆動信号の生成に適用して、この駆動信号の精度を向上させることにより、移動度のばらつき補正を精度良く実行することができ、高い画質により所望の画像を表示することができる。
【実施例２】
【００７０】
図４は、図１及び図２３との対比により、本発明の実施例２のディスプレイ装置に適用されるＶスキャン回路を示すブロック図である。この実施例のディスプレイ装置は、図１について上述したＶスキャン回路３６に代えて、この図４に示すＶスキャン回路４６が適用される点を除いて、実施例１のディスプレイ装置と同一に構成される。
【００７１】
このＶスキャン回路４６は、シフトレジスタ１０（１）〜１０（４）に代えて、図２４について上述したＳＲラッチ回路構成のシフトレジスタ１９（１）〜１９（４）により垂直スタートパルスＶＳＴを順次転送する。
【００７２】
この実施例のように、ＳＲラッチ回路構成のシフトレジスタにより垂直スタートパルスＶＳＴを転送して選択信号を生成する場合についても、実施例１と同様の効果を得ることができる。
【実施例３】
【００７３】
図５は、図１及び図２６との対比により、本発明の実施例３のディスプレイ装置に適用されるＶスキャン回路を示すブロック図である。この実施例のディスプレイ装置は、図１について上述したＶスキャン回路３６に代えて、この図４に示すＶスキャン回路４７が適用される点を除いて、実施例１のディスプレイ装置と同一に構成される。
【００７４】
このＶスキャン回路４６は、シフトレジスタ１０（１）〜１０（４）に代えて、デコーダ２６により選択信号Ｓ１（１）〜Ｓ１（４）を生成する。
【００７５】
この実施例のように、デコーダにより選択信号を生成する場合についても、実施例１と同様の効果を得ることができる。
【実施例４】
【００７６】
図６は、図３との対比により、本発明の実施例４のディスプレイ装置に適用される駆動信号の説明に供するタイムチャートである。この実施例では、移動度を補正する期間Ｔの終端を決定する駆動信号Ｓ２１において、信号レベルが徐々に立ち下がるように設定され、これにより信号線ＳＩＧに設定された信号レベルＶｓｉｇが高い場合程、速い時点で、トランジスタＴＲ１がオフ動作するように設定される。この実施例のディスプレイ装置は、この駆動信号Ｓ２１に関する構成が異なる点を除いて、上述の実施例のディスプレイ装置と同一に構成される。
【００７７】
すなわち実施例１について上述した移動度を補正する期間Ｔにおいて、トランジスタＴＲ３に流れる電流Ｉｄｓは、トランジスタＴＲ３のゲートソース間電圧に応じて変化することにより、信号線ＳＩＧの信号レベルＶｓｉｇが高い場合程、すなわち有機ＥＬ素子３４を高い輝度レベルで発光させる場合程、大きな電流が流れることになる。従って有機ＥＬ素子３４を高い輝度レベルで発光させる場合程、短い時間で移動度のばらつきを補正できることになる。
【００７８】
これによりこの実施例では、移動度を補正する期間Ｔの終端を決定する駆動信号Ｓ２１において、信号レベルが徐々に立ち下がるように設定し、有機ＥＬ素子３４を高い輝度レベルで発光させる場合程、速くトランジスタＴＲ１をオフ動作させ、移動度のばらつきを補正する期間を短くする。このように有機ＥＬ素子３４を高い輝度レベルで発光させる場合程、移動度のばらつきを補正する期間を短くすれば、一段と画質を向上し、ユニフォーミティーを向上させることができる。なおこの図６では、時間の経過によりほぼ直線的に信号レベルが低下するように駆動信号Ｓ２１を生成する場合を示しているが、実際上、指数関数的に信号レベルを立ち下げて、適切に移動度のばらつきを補正することができる。
【００７９】
この実施例では、この駆動信号Ｓ２１に対応するように、立ち下がり側の信号レベルが徐々に立ち下がるように、所定の信号発生回路で第１の電圧系Ｉの振幅による垂直イネーブル信号ＶＥＮが生成される。またアナログ信号処理回路構成の増幅回路により、この電圧系Ｉの振幅によるイネーブル信号ＶＥＮを増幅し、第３の電圧系の振幅によるイネーブル信号ＶＥＮを生成する。この実施例では、この増幅回路がレベル変換回路として機能する。
【００８０】
この実施例では、図１、図４、又は図５のＶスキャン回路において、レベル変換回路３７が省略され、直接、第３の電圧系の振幅による垂直イネーブル信号ＶＥＮを論理回路３９（１）〜３９（４）に入力する。またこの論理回路３９（１）〜３９（４）をアナログ信号処理回路により構成して、選択信号Ｓ１（１）〜Ｓ１（４）によりそれぞれ第３の電圧系の振幅によるイネーブル信号ＶＥＮを選択して駆動信号Ｓ２１（１）〜Ｓ２１（４）を生成する。
【００８１】
なお移動度のばらつきを補正する期間Ｔの開始時点を定義する駆動信号Ｓ２２については、上述の実施例と同様に生成する。
【００８２】
この実施例によれば、駆動信号の信号レベルを徐々に立ち下げて、有機ＥＬ素子を高い輝度レベルで発光させる場合程、移動度のばらつきを補正する期間を短くして画質を向上する場合にあっても、上述の実施例と同様の効果を得ることができる。
【実施例５】
【００８３】
図７は、図２との対比により、本発明の実施例５のディスプレイ装置に適用される画素の構成を示す接続図であり、図８は、この画素５３の動作の説明に供するタイムチャートである。
【００８４】
この実施例の画素５３は、有機ＥＬ素子３４を電源ＶＤＤ１に接続するトランジスタＴＲ２（図２参照）が省略され、電源ＶＤＤ１の電位を直接制御して、有機ＥＬ素子３４の発光、非発光が制御される（図８（Ｂ）、（Ｄ）〜（Ｆ））。また信号レベル保持用コンデンサＣｓを固定電位Ｖｉｎｉに接続するトランジスタＴＲ４が省略され、有機ＥＬ素子３４を介した放電により信号レベル保持用コンデンサＣｓの有機ＥＬ素子３４側端の電圧を十分に低い電圧に立ち上げ、トランジスタＴＲ３のしきい値電圧Ｖｔｈを信号レベル保持用コンデンサＣｓにセットする（図８（Ｃ）、（Ｄ）〜（Ｆ））。またしきい値電圧Ｖｔｈを信号レベル保持用コンデンサＣｓにセットした後も、トランジスタＴＲ３のドレイン電圧を立ち上げたままに保持し、トランジスタＴＲ１のオンオフ制御のみによりトランジスタＴＲ１の移動度のばらつきを補正し、さらには信号線ＳＩＧの信号レベルＶｓｉｇを信号レベル保持用コンデンサＣｓにセットする（図８（Ａ）、（Ｄ）〜（Ｆ））。
【００８５】
この画素５３の構成に対応して、この実施例の垂直駆動回路は、少なくともトランジスタＴＲ１を駆動する駆動信号Ｓ２１（１）〜Ｓ２１（４）が、図１、図４、又は図５のＶスキャン回路で生成される。
【００８６】
この実施例によれば、一段と簡易な構成により画素を構成して、上述の実施例と同様の効果を得ることができる。
【実施例６】
【００８７】
図９は、図２との対比により、本発明の実施例６のディスプレイ装置に適用される画素の構成を示す接続図であり、図１０は、この画素５４の動作の説明に供するタイムチャートである。この画素５４は、Ｐチャンネル型トランジスタＴＲ３のソースが正側電源ＶＤＤ１に接続され、駆動信号Ｓ２２によりオンオフ動作するトランジスタＴＲ２を介して、このトランジスタＴＲ３のソースが有機ＥＬ素子３４に接続される。これによりこの画素５４は、駆動信号Ｓ２２によるトランジスタＴＲ２のオンオフ制御により、有機ＥＬ素子３４の発光、非発光を制御し（図１０（Ｂ）、（Ｅ）〜（Ｇ））、さらにはトランジスタＴＲ３のゲートソース間電圧に応じた駆動電流により有機ＥＬ素子３４を駆動する。
【００８８】
またこの有機ＥＬ素子３４を駆動するトランジスタＴＲ３は、所定のコンデンサＣｃ、信号レベル保持用コンデンサＣｓの直列回路がゲート及び正側電源ＶＤＤ１間に設けられ、駆動信号Ｓ２４によりオンオフ動作するトランジスタＴＲ５を介して、この直列回路の接続中点が固定電位Ｖｏｆｓに接続され、また駆動信号Ｓ２３によりオンオフ動作するトランジスタＴＲ４によりゲートドレインが短絡される。また駆動信号Ｓ２１によりオンオフ動作して信号レベル保持用コンデンサＣｓのコンデンサＣｃ側端を信号線ＳＩＧに接続するトランジスタＴＲ１が設けられる。
【００８９】
画素５４は、駆動信号Ｓ２２によりトランジスタＴＲ２をオフ状態に切り換えて有機ＥＬ素子３４の発光を停止すると、図１０（Ｇ）において準備により示すように、一定の期間経過後、駆動信号Ｓ２４によりトランジスタＴＲ５がオン状態に切り換えられ、信号レベル保持用コンデンサＣｓのコンデンサＣｃ側端が固定電位Ｖｏｆｓに設定される（図１０（Ｄ）及び（Ｅ））。また駆動信号Ｓ２２によりトランジスタＴＲ２がオン状態に切り換えられると共に、駆動信号Ｓ２３によりトランジスタＴＲ４がオン状態に切り換えられ、有機ＥＬ素子３４を介してコンデンサＣｓの蓄積電荷を放電し、トランジスタＴＲ３のゲート電圧が立ち下げられる（図１０（Ｂ）、（Ｃ）及び（Ｆ））。
【００９０】
画素５４は、続いて駆動信号Ｓ２２によりトランジスタＴＲ２がオフ状態に切り換えられ、これによりトランジスタＴＲ３を介して正側電源ＶＤＤ１によりコンデンサＣｃのトランジスタＴＲ３側端が充電され、トランジスタＴＲ３のゲート電圧Ｖｇが徐々に上昇する（図１０（Ｂ）及び（Ｆ））。ここでこのゲート電圧Ｖｇの上昇により、トランジスタＴＲ３のゲート電圧Ｖｇが、正側電源ＶＤＤ１の電位よりトランジスタＴＲ３のしきい値電圧Ｖｔｈだけ立ち下がった電圧となると、トランジスタＴＲ３がオフ状態となり、トランジスタＴＲ３を介したコンデンサＣｃの充電が停止し、これによりゲート電圧Ｖｇの上昇が停止する。これにより画素５４は、コンデンサＣｃにトランジスタＴＲ３のしきい値電圧Ｖｔｈに対応する電圧をセットし、トランジスタＴＲ３のしきい値電圧Ｖｔｈのばらつきによる発光輝度のばらつきを防止する。
【００９１】
続いて画素５４は、駆動信号Ｓ２３、Ｓ２４によりトランジスタＴＲ４、ＴＲ５がオフ状態に設定される。その後、画素５４は、駆動信号Ｓ２１によりトランジスタＴＲ１がオン状態に切り換えられ、信号レベル保持用コンデンサＣｓのコンデンサＣｃ側端の電位が信号線ＳＩＧの電位Ｖｓｉｇに設定される。但し、信号線ＳＩＧの電位Ｖｓｉｇは、Ｖｏｆｓ＋Ｖｄａｔａである。これによりトランジスタＴＲ３のゲート電圧Ｖｇは、信号線ＳＩＧの電位Ｖｓｉｇに対してコンデンサＣｃにセットされたしきい値電圧Ｖｔｈの分だけバイアスされた電圧となり、トランジスタＴＲ３のゲートソース間電圧は、信号線ＳＩＧのＶｓｉｇをしきい値電圧Ｖｔｈで補正した電圧に設定される。
【００９２】
続いて画素５４は、信号レベル保持用コンデンサＣｓを信号線ＳＩＧに接続した状態で、一定期間Ｔの間、駆動信号Ｓ２３によりトランジスタＴＲ３がオン状態に切り換えられ、これによりトランジスタＴＲ３を介したコンデンサＣｃの充電によりトランジスタＴＲ３の移動度が補正される。またその後、駆動信号Ｓ２３、Ｓ２１によりトランジスタＴＲ４、ＴＲ１が順次オフ状態に切り換えられた後、駆動信号Ｓ２２によりトランジスタＴＲ２がオン状態に切り換えられて有機ＥＬ素子３４の駆動が開始される。
【００９３】
これによりこの実施例では、移動度のばらつきを補正する駆動信号Ｓ２３でタイミングがばらつくと、走査線間で移動度のばらつき補正にばらつきが発生し、画質が劣化することになる。そこでこの実施例では、少なくともこの移動度のばらつき補正に係る駆動信号Ｓ２３が図１、図４、又は図５のＶスキャン回路で生成される。
【００９４】
この実施例によれば、Ｐチャンネル型トランジスタＴＲ３により有機ＥＬ素子３４を駆動する場合でも、上述の実施例と同様の効果を得ることができる。
【実施例７】
【００９５】
図１１は、図１との対比により、本発明の実施例７のディスプレイ装置に適用されるＶスキャン回路を示すブロック図である。この実施例のディスプレイ装置は、上述した各実施例のＶスキャン回路に代えて、この図１１に示すＶスキャン回路６６が適用される点を除いて、上述の各実施例のディスプレイ装置と同一に構成される。
【００９６】
ここでこのＶスキャン回路６６は、直接、第２の電圧系により垂直スタートパルスＶＳＴ、垂直クロックＶＣＫが入力される点を除いて、実施例１のＶスキャン回路３６と同一に構成される。
【００９７】
この実施例のように、第２の電圧系により垂直スタートパルスＶＳＴ、垂直クロックＶＣＫを入力するようにしても、上述の実施例と同様の効果を得ることができる。
【実施例８】
【００９８】
図１２は、図１との対比により、本発明の実施例８のディスプレイ装置に適用されるＶスキャン回路を示すブロック図である。この実施例のディスプレイ装置は、上述した各実施例のＶスキャン回路に代えて、この図１２に示すＶスキャン回路６７が適用される点を除いて、上述の各実施例のディスプレイ装置と同一に構成される。
【００９９】
ここでこのＶスキャン回路６７は、第１の電圧系によるイネーブル信号ＶＥＮをレベル変換回路３７Ａにより第２の電圧系の振幅に変換した後、続くレベル変換回路３７Ｂにより第３の電圧系の振幅に変換する。
【０１００】
この実施例のようにイネーブル信号を第２の電圧系の振幅に変換した後、第３の電圧系の振幅に変換するようにして、上述の実施例と同様の効果を得ることができる。
【実施例９】
【０１０１】
図１３は、図１との対比により、本発明の実施例９のディスプレイ装置に適用されるＶスキャン回路を示すブロック図である。この実施例のディスプレイ装置は、上述した各実施例のＶスキャン回路に代えて、この図１３に示すＶスキャン回路６８が適用される点を除いて、上述の各実施例のディスプレイ装置と同一に構成される。
【０１０２】
ここでこのＶスキャン回路６９は、論理回路３９（１）〜３９（４）をグループ化し、各グループ毎にバッファ６９（１）、６９（２）を介してイネーブル信号ＶＥＮを論理回路３９（１）〜３９（４）を入力する。なおこの場合、図１３との対比により図１４に示すように、バッファ６９（１）、６９（２）の出力ラインを接続するようにしてもよい。
【０１０３】
この実施例のように論理回路をグループ化して駆動するようにしても、上述の実施例と同様の効果を得ることができる。
【実施例１０】
【０１０４】
なお上述の実施例においては、トランジスタＴＲ１及びＴＲ２の制御に係る駆動信号等をそれぞれ図１等に示すＶスキャン回路で構成する場合について述べたが、本発明はこれに限らず、実用上十分に駆動信号の精度の劣化を許容できる場合には、何れかの駆動信号のＶスキャン回路にのみに本発明を適用するようにしてもよい。
【０１０５】
また上述の実施例では、垂直同期信号に同期した垂直スタートパルスを基準パルスに適用してＶスキャン回路で処理する場合について述べたが、本発明はこれに限らず、走査線の駆動信号の生成基準である各種基準パルスを処理して駆動信号を生成するＶスキャン回路に広く適用することができる。
【０１０６】
なお上述の実施例においては、各種の画素回路により画素を構成する場合について述べたが、本発明はこれに限らず、上述した以外の各種の画素回路により画素を構成する場合にも広く適用することができる。
【０１０７】
また上述の実施例においては、本発明を有機ＥＬ素子によるディスプレイ装置に適用する場合について述べたが、本発明はこれに限らず、電流駆動型の種々の発光素子によるディスプレイ装置、さらには液晶等のディスプレイ装置にも広く適用することができる。
【産業上の利用可能性】
【０１０８】
本発明は、例えばポリシリコンＴＦＴ（Thin Film Transistor）を用いた有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型のディスプレイ装置に適用することができる。
【図面の簡単な説明】
【０１０９】
【図１】本発明の実施例１のディスプレイ装置に適用されるＶスキャン回路を示すブロック図である。
【図２】本発明の実施例１のディスプレイ装置に適用される画素を示す接続図である。
【図３】図２の画素のタイムチャートである。
【図４】本発明の実施例２のディスプレイ装置に適用されるＶスキャン回路を示すブロック図である。
【図５】本発明の実施例３のディスプレイ装置に適用されるＶスキャン回路を示すブロック図である。
【図６】本発明の実施例４のディスプレイ装置における画素のタイムチャートである。
【図７】本発明の実施例５のディスプレイ装置に適用される画素を示す接続図である。
【図８】図７の画素のタイムチャートである。
【図９】本発明の実施例６のディスプレイ装置に適用される画素を示す接続図である。
【図１０】図９の画素のタイムチャートである。
【図１１】本発明の実施例７のディスプレイ装置に適用されるＶスキャン回路を示すブロック図である。
【図１２】本発明の実施例８のディスプレイ装置に適用されるＶスキャン回路を示すブロック図である。
【図１３】本発明の実施例９のディスプレイ装置に適用されるＶスキャン回路を示すブロック図である。
【図１４】図１３とは他の例によるＶスキャン回路を示すブロック図である。
【図１５】従来のディスプレイ装置を示すブロック図である。
【図１６】図１５のディスプレイ装置のタイムチャートである。
【図１７】図１５のディスプレイ装置に適用されるＶスキャン回路を示すブロック図である。
【図１８】図１７のＶスキャン回路のレベル変換回路を示す接続図である。
【図１９】図１７のレベル変換回路のタイムチャートである。
【図２０】図１７のＶスキャン回路におけるレベル変換回路の他の例を示す接続図である。
【図２１】図１７のＶスキャン回路の他のレベル変換回路を示す接続図である。
【図２２】図２１のレベル変換回路のタイムチャートである。
【図２３】図１５のディスプレイ装置に適用されるＶスキャン回路の他の例を示すブロック図である。
【図２４】図２３のＶスキャン回路のシフトレジスタを示す接続図である。
【図２５】図２４のシフトレジスタのタイムチャートである。
【図２６】図１５のディスプレイ装置に適用されるＶスキャン回路の他の例を示すブロック図である。
【符号の説明】
【０１１０】
１……ディスプレイ装置、２……表示部、３、３３、５３、５４……画素、４……Ｈスキャン回路、５、１８、３６、４６、４７、６６、６７、６８、６９……Ｖスキャン回路、６、７、８、１２（１）〜１２（４）、３７、３７Ａ、３７Ｂ……レベル変換回路、１０（１）〜１０（４）、１９（１）〜１９（４）……シフトレジスタ、１１（１）〜１１（４）、３８（１）〜３８（４）、３９（１）〜３９（４）……論理回路、２６……デコーダ、ＴＲ１〜ＴＲ１０……トランジスタ、Ｃｃ、Ｃｓ……コンデンサ
【図１】
2008286963.tif 000003
【図２】
2008286963.tif 000004
【図３】
2008286963.tif 000005
【図４】
2008286963.tif 000006
【図５】
2008286963.tif 000007
【図６】
2008286963.tif 000008
【図７】
2008286963.tif 000009
【図８】
2008286963.tif 000010
【図９】
2008286963.tif 000011
【図１０】
2008286963.tif 000012
【図１１】
2008286963.tif 000013
【図１２】
2008286963.tif 000014
【図１３】
2008286963.tif 000015
【図１４】
2008286963.tif 000016
【図１５】
2008286963.tif 000017
【図１６】
2008286963.tif 000018
【図１７】
2008286963.tif 000019
【図１８】
2008286963.tif 000020
【図１９】
2008286963.tif 000021
【図２０】
2008286963.tif 000022
【図２１】
2008286963.tif 000023
【図２２】
2008286963.tif 000024
【図２３】
2008286963.tif 000025
【図２４】
2008286963.tif 000026
【図２５】
2008286963.tif 000027
【図２６】
2008286963.tif 000028