(57)【要約】【課題】本発明は、間欠動作の周期を任意に制御することによって、消費電流を削減することが可能なセンサ回路、及びこれを集積化して成る半導体装置、並びにこれを用いた電子機器を簡単な構成及び最小限の端子数で提供することを目的とする。【解決手段】計測または検知しようとする対象に関する情報を電気信号として取得するセンサ部Ｘ１０と、センサ部Ｘ１０の動作制御を行う制御回路Ｘ２０と、を有して成るセンサ回路であって、制御回路Ｘ２０は、外部からその入力を受けてから一定期間のみセンサ部Ｘ１０を動作させるためのスタート入力信号ＳＥＴを有する構成とされている。【選択図】図１９
2008032424.tif 000002
【特許請求の範囲】
【請求項１】
計測または検知しようとする対象に関する情報を電気信号として取得するセンサ部と、前記センサ部の動作制御を行う制御回路と、を有して成るセンサ回路であって、
前記制御回路は、外部からその入力を受けてから一定期間のみ前記センサ部を動作させるためのスタート入力信号を有することを特徴とするセンサ回路。
【請求項２】
前記制御回路は、所定の基準クロック信号を生成する発振器と；前記基準クロック信号と任意のパルス周期を有する前記スタート入力信号の入力を受け、前記基準クロック信号を用いて前記スタート入力信号の立ち上がりまたは立ち下がりを検出することで、前記スタート入力信号に応じたパルス周期のスタートパルス信号を生成するスタートパルス信号生成回路と；前記基準クロック信号と前記スタートパルス信号に基づいて、前記スタートパルス信号のパルス周期毎に所定の期間だけ前記センサ部を間欠動作させるための制御信号を生成する制御信号生成回路と；を有して成ることを特徴とする請求項１に記載のセンサ回路。
【請求項３】
前記発振器は、前記スタート入力信号を受けてから発振を開始し、所定時間経過した後で前記センサ回路を動作させることを特徴とする請求項２に記載のセンサ回路。
【請求項４】
前記センサ部は、印加される磁気に応じた出力電圧を第１端子対もしくは第２端子対に発生する磁電変換素子と；前記第１端子対に電源電圧を印加し、前記第２端子対に発生する出力電圧を第１出力端と第２出力端の間に出力する第１切替状態と、前記第２端子対に電源電圧を印加し、前記第１端子対に発生する出力電圧を前記第１出力端と前記第２出力端の間に出力する第２切替状態と、を有するように切り替えられる切替スイッチ回路と；第１増幅入力端に入力される前記第１出力端の電圧を、所定増幅度で増幅した第１増幅電圧を、第１増幅出力端に出力するとともに、第２増幅入力端に入力される前記第２出力端の電圧を、前記所定増幅度で増幅した第２増幅電圧を、第２増幅出力端に出力する増幅ユニットと；第１比較入力端に入力される第１比較電圧を第２比較入力端に入力される第２比較電圧と比較し、前記第１比較電圧が前記第２比較電圧を超えるときに比較出力を発生する比較ユニットと；前記第１増幅出力端と前記第１比較入力端との間に設けられた第１キャパシタと；前記第２増幅出力端と前記第２比較入力端との間に設けられた第２キャパシタと；前記第１比較入力端に、前記第１切替状態時に第１基準電圧を印加するための第１スイッチ回路と；前記第２比較入力端に、前記第１切替状態時に第２基準電圧を印加するための第２スイッチ回路と；前記比較ユニットからの比較出力をラッチして前記センサ部の出力信号を送出するラッチ回路と；を有して成ることを特徴とする請求項１に記載のセンサ回路。
【請求項５】
前記制御回路は、前記増幅ユニット及び前記比較ユニットの少なくとも一方に対して、前記スタートパルス信号のパルス周期毎に、所定の期間だけ電源電圧が供給されるように制御することで、前記センサ部を間欠動作させることを特徴とする請求項４に記載のセンサ回路。
【請求項６】
請求項１〜請求項５のいずれかに記載のセンサ回路を集積化して成り、かつ、外部端子として、電源電圧が印加される電源端子、接地電圧が印加される接地端子、前記センサ部の出力信号が引き出される出力端子、並びに、前記スタート入力信号が入力される入力端子のみを有して成ることを特徴とする半導体装置。
【請求項７】
請求項１に記載のセンサ回路と、前記センサ回路に前記スタート入力信号を出力するとともに前記センサ回路からのセンサ出力が入力される制御装置と、を有して成り、
前記制御装置は、前記センサ出力が所定期間入力されないときは、前記センサ回路を動作させる間隔をより長く設定し、前記センサ出力があったとき、及び、前記センサ出力が所定期間内に連続して出力されるときは、前記センサ回路を動作させる間隔をより短く設定するように制御することを特徴とする電子機器。
【請求項８】
前記半導体装置、及び、前記制御装置は、いずれも電池電源によって駆動されることを特徴とする請求項７に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ回路（磁気センサ、温度センサ、光センサなど、センサ回路全般）、及び、これを集積化して成る半導体装置、並びに、これを用いた電子機器（例えば、電池電源を用いる携帯端末）に関するものであり、特に、その消費電力低減技術に関する。
【背景技術】
【０００２】
磁気センサ回路は、一般に、磁界の強さに比例した出力電圧を出力するホール素子と、ホール素子の出力電圧を増幅する増幅器と、増幅器の出力電圧を所定の基準電圧と比較して比較結果を出力する比較器と、を備えて成り、磁界センサが設置された場所の磁界が一定の基準より強いか弱いかに応じて、２値（高（Ｈ）レベルまたは低（Ｌ）レベル）の信号を出力するようになっている。
【０００３】
磁界の強さに応じた正確な比較結果を得るためには、増幅器から出力される信号に含まれるオフセット信号成分を抑制して、増幅器から出力される信号のばらつきを小さく抑える必要がある。そのオフセット信号成分が生じる主要な要因は、ホール素子の出力電圧に含まれるオフセット信号成分（以下「素子オフセット電圧」と呼ぶ。）と、増幅器の入力端子において存在するオフセット信号成分（以下「入力オフセット電圧」と呼ぶ。）である。素子オフセット電圧は、主に、ホール素子本体がパッケージから受ける応力等によって発生する。また、入力オフセット電圧は、主に、増幅器の入力回路を構成する素子の特性のばらつき等によって発生する。
【０００４】
それらオフセット電圧による影響を低減する磁界センサが、特許文献１に開示されている。すなわち、磁界センサに用いられるホール素子は、一般に、図２１に示すホール素子１のように、４つの端子Ａ・Ｃ・Ｂ・Ｄに関して幾何学的に等価な形状の板状に形成されている。ここで、幾何学的に等価な形状とは、同図に示した四角形のホール素子１のように、同図に示す状態での形状と、これを９０度回転させた状態（Ａ−Ｃが、Ｂ−Ｄに一致するように回転した状態）での形状とが同一であることを意味する。このようなホール素子１の端子Ａ・Ｃ間に電源電圧を印加したときに端子Ｂ・Ｄ間に生じる電圧と、端子Ｂ・Ｄ間に電源電圧を印加したときに端子Ａ・Ｃ間に生じる電圧とでは、磁界の強さに応じた有効信号成分は同相で、素子オフセット電圧は逆相となる。
【０００５】
まず、第１のタイミングでは、スイッチ回路２を介して、ホール素子１の端子Ａ・Ｃ間に電源電圧が印加されるとともに、端子Ｂ・Ｄ間の電圧が電圧増幅器３に入力される。そこで、電圧増幅器３からは、端子Ｂ・Ｄ間の電圧と電圧増幅器３の入力オフセット電圧との和に比例した電圧Ｖ１が出力される。また、この第１のタイミングでは、スイッチ５が閉じることにより、キャパシタ４がその電圧Ｖ１に充電される。
【０００６】
次に、第２のタイミングでは、スイッチ回路２を介して、ホール素子１の端子Ｂ・Ｄ間に電源電圧が印加されるとともに、第１のタイミングとは逆極性となるように端子Ｃ・Ａ間の電圧が電圧増幅器３に入力される。そこで、電圧増幅器３からは、端子Ｃ・Ａ間の電圧と電圧増幅器３の入力オフセット電圧との和に比例した電圧Ｖ２が出力される。
【０００７】
入力オフセット電圧の影響は、入力電圧の極性に係らず、第１のタイミングと同じなので、電圧増幅器３の出力電圧Ｖ２は、第１のタイミングとは逆極性の端子Ｃ・Ａ間の電圧と入力オフセット電圧との和に比例した電圧となる。
【０００８】
また、この第２のタイミングでは、スイッチ５が開き、出力端子６・７の間で、電圧増幅器３の反転出力端子３ａおよび非反転出力端子３ｂとキャパシタ４とが直列に接続された状態となる。このとき、キャパシタ４の充電電圧は、第１のタイミングでの電圧増幅器３の出力電圧Ｖ１に保持されたまま変化しない。出力端子６・７間の電圧（磁界センサの出力電圧）Ｖは、電圧増幅器３の反転出力端子３ａを基準としたときの非反転出力端子３ｂの電圧Ｖ２と、キャパシタ４の端子４ｂを基準としたときの端子４ａの電圧−Ｖ１との和、すなわち、電圧Ｖ２から電圧Ｖ１を減じたものとなる。したがって、入力オフセット電圧の影響を相殺した電圧Ｖが磁界センサの出力電圧として得られる。
【０００９】
また、素子オフセット電圧による影響を低減するとともに、増幅器において生じる入力オフセット電圧による影響をも低減し得る磁界センサとしては、特許文献２に開示されたものが知られている。この磁界センサは、ホール素子、スイッチ回路、電圧電流変換増幅器、記憶素子としてのキャパシタ、スイッチ、および抵抗により構成されている。
【特許文献１】特許第３３１５３９７号明細書
【特許文献２】特開平８−２０１４９１号公報
【特許文献３】特開平１１−１３１８７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
特許文献１の磁界センサでは、理想的な状態では、オフセットキャンセルは的確に行われることが期待できるが、実際には、キャパシタ４と電圧増幅器３とによる構成では、完全な差動形式とはならない。このために、例えば、キャパシタ４による遅延（鈍り）や、電源電圧のリップルやノイズによって、オフセットキャンセルを充分に行うことができないおそれがあった。
【００１１】
また、特許文献２の磁界センサでは、２つの電圧電流変換増幅器と、２つのキャパシタと、４つのスイッチを必要としているから、入力オフセット電圧の影響を抑制するための回路規模を小さく抑えることが困難であるという問題点があった。
【００１２】
また、回転検出等の連続移動を検出するために用いる磁界センサに限らず、センサ回路は動作時に多くの電力を消費するため、その動作は必要最小限に抑えておくことが望ましい。特に、電池電源によって駆動される携帯機器では、その駆動時間を延ばすためにセンサ回路の消費電力を極力低減する必要がある。
【００１３】
なお、特許文献１、２には、このような消費電力の低減技術に関して、何ら開示されていなかった。
【００１４】
また、本願出願人は、特願２００５−２３０７８１（特願２００５−０３１７１５の国内優先出願）において、精度良く測定できる磁気センサ回路を提案したが、本提案では、消費電流が充分に低減されていなかった。
【００１５】
本発明は、上記の問題点に鑑み、間欠動作の周期を任意に制御することによって、消費電流を削減することが可能なセンサ回路、及びこれを集積化して成る半導体装置、並びにこれを用いた電子機器を簡単な構成及び最小限の端子数で提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成すべく、本発明に係るセンサ回路は、計測または検知しようとする対象に関する情報を電気信号として取得するセンサ部と、前記センサ部の動作制御を行う制御回路と、を有して成るセンサ回路であって、前記制御回路は、外部からその入力を受けてから一定期間のみ前記センサ部を動作させるためのスタート入力信号を有する構成（第１の構成）とされている。
【００１７】
なお、上記第１の構成から成るセンサ回路において、前記制御回路は、所定の基準クロック信号を生成する発振器と；前記基準クロック信号と任意のパルス周期を有する前記スタート入力信号の入力を受け、前記基準クロック信号を用いて前記スタート入力信号の立ち上がりまたは立ち下がりを検出することで、前記スタート入力信号に応じたパルス周期のスタートパルス信号を生成するスタートパルス信号生成回路と；前記基準クロック信号と前記スタートパルス信号に基づいて、前記スタートパルス信号のパルス周期毎に所定の期間だけ前記センサ部を間欠動作させるための制御信号を生成する制御信号生成回路と；を有して成る構成（第２の構成）にするとよい。
【００１８】
また、上記第２の構成から成るセンサ回路において、前記発振器は、前記スタート入力信号を受けてから発振を開始し、所定時間経過した後で前記センサ回路を動作させる構成（第３の構成）にするとよい。
【００１９】
また、上記第１の構成から成るセンサ回路において、前記センサ部は、印加される磁気に応じた出力電圧を第１端子対もしくは第２端子対に発生する磁電変換素子と；前記第１端子対に電源電圧を印加し、前記第２端子対に発生する出力電圧を第１出力端と第２出力端の間に出力する第１切替状態と、前記第２端子対に電源電圧を印加し、前記第１端子対に発生する出力電圧を前記第１出力端と前記第２出力端の間に出力する第２切替状態と、を有するように切り替えられる切替スイッチ回路と；第１増幅入力端に入力される前記第１出力端の電圧を、所定増幅度で増幅した第１増幅電圧を、第１増幅出力端に出力するとともに、第２増幅入力端に入力される前記第２出力端の電圧を、前記所定増幅度で増幅した第２増幅電圧を、第２増幅出力端に出力する増幅ユニットと；第１比較入力端に入力される第１比較電圧を第２比較入力端に入力される第２比較電圧と比較し、前記第１比較電圧が前記第２比較電圧を超えるときに比較出力を発生する比較ユニットと；前記第１増幅出力端と前記第１比較入力端との間に設けられた第１キャパシタと；前記第２増幅出力端と前記第２比較入力端との間に設けられた第２キャパシタと；前記第１比較入力端に、前記第１切替状態時に第１基準電圧を印加するための第１スイッチ回路と；前記第２比較入力端に、前記第１切替状態時に第２基準電圧を印加するための第２スイッチ回路と；前記比較ユニットからの比較出力をラッチして前記センサ部の出力信号を送出するラッチ回路と；を有して成る構成（第４の構成）にするとよい。
【００２０】
また、上記第４の構成から成るセンサ回路において、前記制御回路は、前記増幅ユニット及び前記比較ユニットの少なくとも一方に対して、前記スタートパルス信号のパルス周期毎に、所定の期間だけ電源電圧が供給されるように制御することで、前記センサ部を間欠動作させる構成（第５の構成）にするとよい。
【００２１】
また、本発明に係る半導体装置は、上記第１〜第５いずれかの構成から成るセンサ回路を集積化して成り、かつ、外部端子として、電源電圧が印加される電源端子、接地電圧が印加される接地端子、前記センサ部の出力信号が引き出される出力端子、並びに、前記スタート入力信号が入力される入力端子のみを有する構成（第６の構成）とされている。
【００２２】
また、本発明に係る電子機器は、上記第１の構成から成るセンサ回路と、前記センサ回路に前記スタート入力信号を出力するとともに前記センサ回路からのセンサ出力が入力される制御装置と、を有して成り、前記制御装置は、前記センサ出力が所定期間入力されないときは、前記センサ回路を動作させる間隔をより長く設定し、前記センサ出力があったとき、及び、前記センサ出力が所定期間内に連続して出力されるときは、前記センサ回路を動作させる間隔をより短く設定するように制御する構成（第７の構成）とされている。
【００２３】
なお、上記第７の構成から成る電子機器において、前記半導体装置、及び、前記制御装置は、いずれも電池電源によって駆動される構成（第８の構成）にするとよい。
【発明の効果】
【００２４】
本発明によれば、間欠動作の周期を任意に制御することによって、消費電流を削減することが可能なセンサ回路、及びこれを集積化して成る半導体装置、並びにこれを用いた電子機器を簡単な構成及び最小限の端子数で提供することができるので、センサ回路のサンプリング回数増大と消費電流削減とのトレードオフを最適化することができ、延いては、これを集積化して成る半導体装置の小型化や、電池電源を用いる電子機器の駆動時間の延長に貢献することが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明に係る磁気センサ回路の実施例について、図を参照して説明する。本発明の磁気センサ回路は、折りたたみ型携帯電話機の開閉検知センサや、モータの回転位置検知センサ、或いは、ダイヤルの回転操作検知センサなど、磁気の状態（磁界の強さ）を検知するセンサとして、広い用途に使用される。その磁気センサ素子としては、印加される磁界の変化に応じて電気的特性が変化され、その変化に応じた出力電圧を取り出し得るものであれば良く、ホール素子や、磁気抵抗素子などの磁電変換素子が使用できる。以下の実施例では、ホール素子を用いた磁気センサ回路について説明する。
【００２６】
［第１の実施例］
図１は、本発明の第１の実施例に係る磁気センサ回路の構成を示す図であり、特願２００５−２３０７８１（特願２００５−０３１７１５の国内優先出願）にて出願したものである。図１において、ホール素子１０は、図２１の従来のものと同様に、４つの端子Ａ・Ｃ・Ｂ・Ｄに関して幾何学的に等価な形状の板状に形成されている。
【００２７】
このようなホール素子１０の第１端子対Ａ−Ｃに電源電圧Ｖｃｃを印加したときに第２端子対Ｂ−Ｄに生じるホール電圧と、第２端子対Ｂ−Ｄ間に電源電圧Ｖｃｃを印加したときに第１端子対Ｃ−Ａに生じるホール電圧と、を比較した場合、ホール素子１０に印加される磁界の強さに応じた有効信号成分は同相で、素子オフセット成分（素子オフセット電圧）は逆相となる。
【００２８】
切替スイッチ回路２０は、ホール素子１０への電源電圧Ｖｃｃの印加方法と、ホール素子１０からのホール電圧の取り出し方法を切り替える。
【００２９】
より具体的に述べると、切替スイッチ回路２０は、第１切替信号ＳＷ１に応じてオンされるスイッチ２１、２３、２５、２７と、第２切替信号ＳＷ２に応じてオンされるスイッチ２２、２４、２６、２８を有している。この第１、第２切替信号ＳＷ１、ＳＷ２は、互いに重ならないように、且つ、電源オン信号ＰＯＷが発生される所定期間の前半部分で第１切替信号ＳＷ１が発生され、その後半部分で第２切替信号ＳＷ２が発生される。なお、電源オン信号ＰＯＷは、間欠的に、例えば一定周期毎に所定期間だけ発生される。
【００３０】
第１切替信号ＳＷ１が発生されている第１切替状態では、端子Ａに電源電圧Ｖｃｃが印加され、端子Ｃがグランドに接続されるとともに、端子Ｂと端子Ｄ間に磁界の強さに応じたホール電圧が発生する。その端子Ｂ・Ｄ間の電圧は、印加される磁界方向によるが、ここでは、端子Ｂの電圧Ｖｂが低く、端子Ｄの電圧Ｖｄが高い場合を想定する。なお、電圧は、特に断らない限り、グランドに対する電位を表す。
【００３１】
第１切替信号ＳＷ１から第２切替信号ＳＷ２への切替は、高速度で行われるので、第２切替状態においても、第１切替状態と同じ磁界方向にあると想定する。第２切替信号ＳＷ２が発生されている第２切替状態では、端子Ｂに電源電圧Ｖｃｃが印加され、端子Ｄがグランドに接続されるとともに、端子Ｃと端子Ａ間に磁界の強さに応じたホール電圧が発生する。端子Ｃ・Ａ間の電圧は、端子Ｃの電圧Ｖｃが低く、端子Ａの電圧Ｖａが高くなる。
【００３２】
これにより、切替スイッチ回路２０の第１出力端ｉの電圧は、第１切替状態では電圧Ｖｂであり、第２切替状態では電圧Ｖａである。一方、切替スイッチ回路２０の第２出力端ｉｉの電圧は、第１切替状態では電圧Ｖｄであり、第２切替状態では電圧Ｖｃである。
【００３３】
増幅ユニット３０は、第１出力端ｉに接続される第１増幅入力端の電圧を、第１増幅回路３１によって所定の増幅度αで増幅し、第１増幅出力端ｉｉｉに第１増幅電圧を発生する。第１増幅回路３１には、入力オフセット電圧Ｖｏｆｆａ１が存在するから、第１増幅入力端の電圧にその入力オフセット電圧Ｖｏｆｆａ１が加算される。
【００３４】
また、第２出力端ｉｉに接続される第２増幅入力端の電圧を、第２増幅回路３２によって所定の増幅度αで増幅し、第２増幅出力端ｉｖに第２増幅電圧を発生する。第２増幅回路３２にも、入力オフセット電圧Ｖｏｆｆａ２が存在するから、第２増幅入力端の電圧にその入力オフセット電圧Ｖｏｆｆａ２が加算される。
【００３５】
この増幅ユニット３０の第１，第２増幅回路３１、３２には、電源オン信号ＰＯＷによってオンされるスイッチ回路３４及びスイッチ回路３５を介して電源電圧Ｖｃｃが印加される。したがって、増幅ユニット３０は、電源オン信号ＰＯＷに応じて、間欠的に、例えば一定周期毎に所定期間だけ駆動される。また、第１，第２増幅回路３１、３２が電流駆動型のものであるときには、スイッチ回路３４及びスイッチ回路３５は、スイッチ機能付きの電流源回路で構成されることがよい。
【００３６】
第１キャパシタ４１は、第１増幅出力端ｉｉｉと、比較ユニット６０の第１比較入力端ｖとの間に接続されている。また、第２キャパシタ４２は、第２増幅出力端ｉｖと、比較ユニット６０の第２比較入力端ｖｉとの間に接続されている。
【００３７】
比較ユニット６０は、第１比較入力端ｖに入力される第１比較電圧と第２比較入力端ｖｉに入力される第２比較電圧とを比較し、第１比較電圧が第２比較電圧を超えるときに比較出力を発生する。なお、比較ユニット６０は、極めて高い入力インピーダンスを持つように構成されている。例えば、その入力回路は、ＭＯＳトランジスタ回路で構成される。この比較ユニット６０には、電源オン信号ＰＯＷによってオンされるスイッチ回路６１を介して電源電圧が印加される。したがって、比較ユニット６０は、電源オン信号ＰＯＷに応じて、間欠的に、例えば一定周期毎に所定期間だけ駆動される。また、スイッチ回路６１は、スイッチ機能付きの電流源回路であってもよい。
【００３８】
その第１比較入力端ｖには、第１切替信号ＳＷ１によってオンされる第１スイッチ回路５１及び基準電圧切替回路５３を介して第１基準電圧Ｖｒｅｆ１が供給される。その基準電圧切替回路５３は、磁気センサ回路が磁気を検出したときには、その検出信号Ｓｄｅｔによって切り替えられる。基準電圧切替回路５３が切り替えられたときには、第１比較入力端ｖには、修正第１基準電圧Ｖｒｅｆ１Ａが供給され得るようになる。
【００３９】
また、第２比較入力端ｖｉには、第１切替信号ＳＷ１によってオンされる第２スイッチ回路５２を介して第２基準電圧Ｖｒｅｆ２が供給される。第１基準電圧Ｖｒｅｆ１は、修正第１基準電圧Ｖｒｅｆ１Ａよりも所定値だけ低い値に設定され、且つ、修正第１基準電圧Ｖｒｅｆ１Ａは、第２基準電圧Ｖｒｅｆ２よりも所定値だけ低い値に設定されることがよい。なお、修正第１基準電圧Ｖｒｅｆ１Ａとして、第２基準電圧Ｖｒｅｆ２を用いることもできる。
【００４０】
この第１、第２比較入力端ｖ、ｖｉに供給される電圧を、比較出力が発生されていないときには、第１基準電圧Ｖｒｅｆ１及び第２基準電圧Ｖｒｅｆ２にし、比較出力が発生されたときには、修正第１基準電圧Ｖｒｅｆ１Ａ及び第２基準電圧Ｖｒｅｆ２にすることにより、比較ユニット６０の動作にヒステリシス特性を付与することができる。これにより検出を安定して行うことができる。また、そのヒステリシス幅は、第１基準電圧Ｖｒｅｆ１、修正第１基準電圧Ｖｒｅｆ１Ａ、及び、第２基準電圧Ｖｒｅｆ２のレベルを調整することにより、容易に変更できる。
【００４１】
ラッチ回路７０は、比較出力をクロック信号ＣＫのタイミングでラッチする。このラッチ回路７０としては、Ｄ型フリップフロップが好適である。このラッチ回路７０のラッチ出力を、バッファ増幅器８０で増幅して、検出信号Ｓｄｅｔを得る。
【００４２】
図２は、増幅ユニットの第１の例を示す図である。この図２の増幅ユニット３０Ａは、第１増幅回路３１Ａと第２増幅回路３２Ａを有している。第１増幅回路３１Ａは、演算増幅器３１−１の反転入力端と出力端ｉｉｉとの間に帰還抵抗３１−２を接続し、反転入力端と基準電圧Ｖｒｅｆ０との間に帰還抵抗３１−３を接続する。そして、非反転入力端に入力される第１出力端ｉの電圧を増幅し、第１増幅出力端ｉｉｉに第１増幅電圧を出力する。また、第２増幅回路３２Ａは、同様の構成を有しており、非反転入力端に入力される第２出力端ｉｉの電圧を増幅し、第２増幅出力端ｉｖに第２増幅電圧を出力する。
【００４３】
この図２の増幅ユニット３０Ａでは、帰還抵抗３１−２、３２−２の抵抗値をＲ２、帰還抵抗３１−３、３２−３の抵抗値をＲ１とすると、増幅度αは約Ｒ２／Ｒ１である。但し、Ｒ２≫Ｒ１。
【００４４】
図３は、増幅ユニットの第２の例を示す図である。この図３の増幅ユニット３０Ｂは、第１出力端ｉの電圧を非反転入力端に入力し、出力端ｉｉｉから第１増幅出力を出力する第１演算増幅器３１−１と、この第１演算増幅器３１−１の出力端ｉｉｉと反転入力端との間に設けられた第１帰還抵抗３１−２と、第２出力端ｉｉの電圧を非反転入力端に入力し、出力端ｉｖから第２増幅出力を出力する第２演算増幅器３２−１と、この第２演算増幅器３２−１の出力端ｉｖと反転入力端との間に設けられた第２帰還抵抗３２−２と、その第１演算増幅器３１−１の反転入力端と第２演算増幅器３２−１の反転入力端との間に設けられた第３帰還抵抗３３とを有している。
【００４５】
このように、増幅ユニット３０Ｂは、第１増幅回路３１Ｂと第２増幅回路３２Ｂとで、第３帰還抵抗３３を共有する形式、すなわち平衡入力−平衡出力形式の増幅回路である。増幅ユニット３０Ｂでは、図２の増幅ユニット３０Ａに比して、帰還抵抗の数を削減できるし、また、第１、第２増幅回路３１Ａ、３１Ｂの基準電圧は、その回路内で自動的に設定されるから、基準電圧を設定することが不要となる。
【００４６】
また、増幅ユニット３０Ｂでは、特有の構成を用いた平衡入力−平衡出力型とすることにより、電圧増幅利得を大きく採ることができる。即ち、帰還抵抗３１−２、３２−２の抵抗値をＲ２、第３帰還抵抗３３の抵抗値をＲ１とすると、増幅度αは約２×Ｒ２／Ｒ１（但し、Ｒ２≫Ｒ１）となる。増幅度が２倍になることにより、回路設計を容易に行うことができるし、また、感度の低いホール素子も使いこなしやすくなる。なお、増幅ユニット３０Ａ、３０Ｂの動作電源電圧は、図１のように、スイッチ回路３４、３５を介して、それぞれの増幅回路に供給される。
【００４７】
図４は、各基準電圧を発生するための基準電圧発生回路９０の構成を示す図である。なお、図４の基準電圧発生回路９０では、電源電圧Ｖｃｃを分圧抵抗器９１〜９５で分圧して、基準電圧Ｖｒｅｆ０、第１基準電圧Ｖｒｅｆ１、修正第１基準電圧Ｖｒｅｆ１Ａ、第２基準電圧Ｖｒｅｆ２を発生する。これらの基準電圧は、分圧抵抗器９１〜９５の電源電圧Ｖｃｃ側のＰ型ＭＯＳトランジスタ９６とグランド側のＮ型ＭＯＳトランジスタ９７がオンされているときに発生される。このＭＯＳトランジスタ９６、９７は、インバータ９８、９９を介して、電源オン信号ＰＯＷに応じてオンされる。なお、電源オン信号ＰＯＷに代えて、第１切替信号ＳＷ１に応じて、ＭＯＳトランジスタ９６、９７をオンするようにしてもよい。
【００４８】
次に、以上のように構成される本発明の磁気センサ回路の動作を、図５のタイミングチャートをも参照して説明する。なお、電源オン信号ＰＯＷ、第１切替信号ＳＷ１、第２切替信号ＳＷ２、及びクロック信号ＣＫは、後述する制御回路から発生される。
【００４９】
まず、電源オン信号ＰＯＷが、第１周期Ｔ１毎に、所定時間Ｔ２だけ発生される。これにより、磁気センサ回路は、間欠的に電源電圧Ｖｃｃが供給されて、動作する。例えば、携帯電話機の開閉検出のためには、第１周期Ｔ１を５０ｍｓとし、所定時間Ｔ２を２５μｓとすることができる。これにより、携帯電話機の電池の電力消費を著しく少なくできるし、且つ、開閉状態の検出動作に不具合を生じることもない。第１周期Ｔ１や所定時間Ｔ２の長さは、本発明の磁気センサ回路が適用される用途に応じて、適切な時間長に設定されることがよい。なお、磁気センサ回路は、間欠的に動作させるのではなく、連続的に動作させることとしてもよい。
【００５０】
さて、電源オン信号ＰＯＷが印加される時点ｔ１とほぼ同時に、第１切替信号ＳＷ１が発生される。第１切替信号ＳＷ１の発生により、切替スイッチ回路２０はスイッチ２１、２３、２５、２７がオンして第１切替状態になり、第１、第２スイッチ回路５１、５２がオンする。
【００５１】
ホール素子１０の第１端子対の端子Ａ・Ｃに電源電圧Ｖｃｃ及びグランド電圧が印加され、第２端子対である端子Ｂ・Ｄにホール電圧が発生する。このとき、端子Ｂには電圧Ｖｂが発生し、端子Ｄには電圧Ｖｄが発生する。
【００５２】
増幅ユニット３０の第１増幅出力端ｉｉｉには、電圧Ｖｂが増幅された第１増幅電圧α（Ｖｂ−Ｖｏｆｆａ１）が発生し、また、第２増幅出力端ｉｖには、電圧Ｖｄが増幅された第２増幅電圧α（Ｖｄ−Ｖｏｆｆａ２）が発生する。このαは、増幅ユニット３０の増幅度であり、Ｖｏｆｆａ１、Ｖｏｆｆａ２は、第１増幅回路３１、第２増幅回路３２の入力オフセット電圧である。
【００５３】
この第１切替状態時では、第１、第２スイッチ回路５１、５２がオンしており、また、基準電圧切替回路５３が切り替えられていないとすると、スイッチ５３−２がオンしている。したがって、比較ユニット６０の第１比較入力端ｖには、第１基準電圧Ｖｒｅｆ１が印加され、また、第２比較入力端ｖｉには、第２基準電圧Ｖｒｅｆ２が印加されている。
【００５４】
これにより、第１キャパシタ４１は、その両端子の差電圧、Ｖｒｅｆ１−α（Ｖｂ−Ｖｏｆｆａ１）、に充電される。一方、第２キャパシタ４２は、その両端子の差電圧、Ｖｒｅｆ２−α（Ｖｄ−Ｖｏｆｆａ２）、に充電される。
【００５５】
時点ｔ２になると、第１切替信号ＳＷ１がなくなり、第１切替状態は終了する。所定の短時間τだけ遅れて、時点ｔ３で第２切替信号ＳＷ２が発生される。この所定短時間τを設けることにより、切替スイッチ回路２０の第１切替状態と第２切替状態との間に、どちらの切替状態でもない期間が設定される。第２切替信号ＳＷ２の発生により、切替スイッチ回路２０はスイッチ２２、２４、２６、２８がオンして第２切替状態になり、また、第１、第２スイッチ回路５１、５２はオフする。
【００５６】
そして、ホール素子１０の第２端子対の端子Ｂ・Ｄに電源電圧Ｖｃｃ及びグランド電圧が印加され、第２端子対である端子Ｃ・Ａにホール電圧が発生する。このとき、端子Ｃには電圧Ｖｃが発生し、端子Ａには電圧Ｖａが発生する。
【００５７】
増幅ユニット３０の第１増幅出力端ｉｉｉには、電圧Ｖａが増幅された第１増幅電圧α（Ｖａ−Ｖｏｆｆａ１）が発生し、また、第２増幅出力端ｉｖには、電圧Ｖｃが増幅された第２増幅電圧α（Ｖｃ−Ｖｏｆｆａ２）が発生する。
【００５８】
この第２切替状態時では、第１、第２スイッチ回路５１、５２がオフしている。なお、未だ、基準電圧切替回路５３は切り替えられていないので、スイッチ５３−２がオン状態に維持されている。
【００５９】
第１キャパシタ４１、第２キャパシタ４２に充電されている電荷は変化することなく保持されるので、比較ユニット６０の第１比較入力端ｖの第１比較電圧Ｖｃｏｍｐ１及び第２比較入力端ｖｉの第２比較電圧Ｖｃｏｍｐ２は次の式１、２のようになる。
Ｖｃｏｍｐ１＝Ｖｒｅｆ１−［α（Ｖｂ−Ｖｏｆｆａ１）−α（Ｖａ−Ｖｏｆｆａ１）］
＝Ｖｒｅｆ１−α（Ｖｂ−Ｖａ）    ・・・（１）
Ｖｃｏｍｐ２＝Ｖｒｅｆ２−［α（Ｖｄ−Ｖｏｆｆａ２）−α（Ｖｃ−Ｖｏｆｆａ２）］
＝Ｖｒｅｆ２−α（Ｖｄ−Ｖｃ）    ・・・（２）
【００６０】
この式１、２に示される通り、第１、第２比較電圧Ｖｃｏｍｐ１、Ｖｃｏｍｐ２には、入力オフセット電圧Ｖｏｆｆａ１、Ｖｏｆｆａ２が含まれていない。即ち、入力オフセット電圧Ｖｏｆｆａ１、Ｖｏｆｆａ２は、第１切替状態と第２切替状態の操作を通じて、相殺されている。
【００６１】
そして、比較ユニット６０で、第１、第２比較電圧Ｖｃｏｍｐ１、Ｖｃｏｍｐ２が比較される。すなわち、第１比較電圧Ｖｃｏｍｐ１と第２比較電圧Ｖｃｏｍｐ２との差が取られて、第１比較電圧Ｖｃｏｍｐ１が第２比較電圧Ｖｃｏｍｐ２を超えるとき（Ｖｃｏｍｐ１＞Ｖｃｏｍｐ２）に比較出力が発生される。この比較ユニット６０での比較を式で表すと、式３のようになる。
Ｖｃｏｍｐ１−Ｖｃｏｍｐ２
＝Ｖｒｅｆ１−Ｖｒｅｆ２−α（Ｖｂ−Ｖａ）＋α（Ｖｄ−Ｖｃ）・・・（３）
【００６２】
ところで、ホール素子１０から発生されるホール電圧には、磁界の強さに比例した信号成分電圧と素子オフセット電圧とが含まれている。本発明のようなホール素子１０の第１切替状態で端子Ｂ・Ｄ間に生じる電圧と、第２切替状態で端子Ｃ・Ａ間に生じる電圧とでは、磁界の強さに応じた有効信号成分は同相で、素子オフセット電圧は逆相となる。
【００６３】
電圧Ｖｂ、Ｖｄ、Ｖａ、Ｖｃに含まれる素子オフセット電圧を、Ｖｂｏｆｆｅ、Ｖｄｏｆｆｅ、Ｖａｏｆｆｅ、Ｖｃｏｆｆｅとすると、ホール素子の９０°キャンセル式から、Ｖｂｏｆｆｅ−Ｖｄｏｆｆｅ＝Ｖａｏｆｆｅ−Ｖｃｏｆｆｅとなる。この式を変形すると次の式４が得られる。
Ｖｂｏｆｆｅ−Ｖａｏｆｆｅ＝Ｖｄｏｆｆｅ−Ｖｃｏｆｆｅ  ・・・（４）
【００６４】
この式４は、式３による第１比較電圧Ｖｃｏｍｐ１と第２比較電圧Ｖｃｏｍｐ２との比較において、素子オフセット電圧がキャンセルされていることを示している。
【００６５】
このように、ホール素子１０の素子オフセット電圧及び増幅ユニット３０の入力オフセット電圧はともに、比較ユニット６０における比較動作においてキャンセルされている。
【００６６】
次に、時点ｔ４において、クロック信号ＣＫが立ち上がる。ラッチ回路７０は、このクロック信号ＣＫの立ち上がりで、比較ユニット６０からの比較出力をラッチする。比較出力がラッチされると、バッファ増幅器８０から検出信号Ｓｄｅｔが発生される。また、時点ｔ５で、電源オン信号ＰＯＷはなくなり、また、ほぼ同時に第２切替信号ＳＷ２もなくなる。なお、ここでは、クロック信号ＣＫを、反転し且つ遅延させて、第２切替信号ＳＷ２を形成している。
【００６７】
さて、第２切替状態において、第１比較電圧Ｖｃｏｍｐ１が、第２比較電圧Ｖｃｏｍｐ２より小さいとき、比較出力は発生していない（即ち、Ｌレベル）から、検出信号Ｓｄｅｔは発生されない。しかし、第１比較電圧Ｖｃｏｍｐ１が、第２比較電圧Ｖｃｏｍｐ２を超えているときには、比較出力が発生する（即ち、Ｈレベル）から、検出信号Ｓｄｅｔが発生される。
【００６８】
この検出信号Ｓｄｅｔの発生によって、基準電圧切替回路５３が切り替えられ、スイッチ５３−２がオフし、スイッチ５３−１がオンする。これにより、比較ユニット６０の第１比較入力端ｖには、第１切替状態において、修正第１基準電圧Ｖｒｅｆ１Ａが印加されるようになる。したがって、次の周期における所定時間Ｔ２においては、比較ユニット６０における比較動作の閾値が低くされる。すなわち、比較ユニット６０は、ヒステリシス動作を行う。そのヒステリシス幅は、Ｖｒｅｆ１Ａ−Ｖｒｅｆ１である。また、そのヒステリシス幅も、第１、修正第１基準電圧Ｖｒｅｆ１、Ｖｒｅｆ１Ａを設定するだけでよいから、設計及び調整が容易である。
【００６９】
また、本発明では、第１、第２キャパシタ４１、４２に、第１切替状態で、電荷を所定状態にチャージして比較ユニット６０の入力電圧基準値を所定の第１、第２基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２に設定する。この第１、第２基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を、電源電圧Ｖｃｃの中点電圧（Ｖｃｃ／２）に、可能な限り近い電圧にすることによって、入力ダイナミックレンジを大きく設定することができる。
【００７０】
また、増幅ユニット３０、比較ユニット６０など、主要なユニットへの電源電圧Ｖｃｃの供給を第１周期Ｔ１毎の間欠動作とし、この間欠動作と検出信号Ｓｄｅｔによるラッチ動作とを結合させることにより、電力消費を低減し、且つ、安定した磁気検出も確保することができる。
【００７１】
このように、間欠動作により電力消費が低減されること、安定して磁気を検出できることにより、本発明の磁気センサ回路は、電池等を電源とする携帯端末（例、折りたたみ型や回転型などの携帯電話機）のセンサ回路として、特に適している。
【００７２】
なお、ホール素子１０への磁界が或る一方向に向いていることとして説明したが、その磁界が逆方向である場合には、当然ながら、発生されるホール電圧も逆極性になる。この場合には、ホール電圧の極性に合わせて、回路構成が組まれることになる。
【００７３】
［第２の実施例］
第２の実施例として、ホール素子への磁界の向きに依存せず磁界の強さを検出できる磁気センサ回路を示す。
【００７４】
図６は、本発明者による先に述べた出願の第２の実施例に係る磁気センサ回路の構成を示す図である。図６において、磁気センサ回路１Ａは制御回路１００、ＯＲ回路ＯＲ１、ラッチ回路７１、インバータＩＮＶ０を含む点で図１に示す磁気センサ回路と異なる。なお、磁気センサ回路１Ａの他の部分の構成は図１に示す磁気センサと同様であるので以後の説明は繰り返さない。
【００７５】
制御回路１００は、電源オン信号ＰＯＷ、第１切替信号ＳＷ１、第２切替信号ＳＷ２、第３切替信号ＳＷ３、クロック信号ＣＫ＿ＳＨ１，ＣＫ＿ＳＨ２を出力する。第３切替信号ＳＷ３は、第１スイッチ回路５１および第２スイッチ回路５２に与えられる。
【００７６】
ラッチ回路７０は、比較ユニット６０から出力される信号ＣＯＭＰＯＵＴ（比較出力）をクロック信号ＣＫ＿ＳＨ１の立ち上がりのタイミングでラッチする。ＯＲ回路ＯＲ１は信号ＣＯＭＰＯＵＴとラッチ回路７０から出力される信号ＤＦＦ＿ＳＨ１（第１ラッチ出力）とを受ける。ラッチ回路７１はＯＲ回路ＯＲ１の出力をクロック信号ＣＫ＿ＳＨ２の立ち上がりのタイミングでラッチする。なお、ラッチ回路７０と同様に、ラッチ回路７１としてはＤ型フリップフロップが好適である。
【００７７】
バッファ増幅器８０は、ラッチ回路７１から出力される信号ＤＦＦ＿ＳＨ２（第２ラッチ出力）を増幅し、検出信号Ｓｄｅｔを出力する。インバータＩＮＶ０は、検出信号Ｓｄｅｔを反転させ、出力信号ＯＵＴを出力する。出力信号ＯＵＴに応じて磁界の強度が所定の強度か否かが判定される。
【００７８】
図７は、本発明の第２の実施例の磁気センサ回路の動作を説明するタイミングチャートである。図７において、信号ＯＳＣは制御回路１００の動作の基準となる信号である。後述するように信号ＯＳＣは制御回路１００の内部で生成される。
【００７９】
第１の実施例と同様、電源オン信号ＰＯＷは、第１周期Ｔ１毎に、所定時間Ｔ２だけ発生する。時刻ｔ１〜時刻ｔ５の期間が所定時間Ｔ２である。所定時間Ｔ２は第１期間〜第４期間を含む。時刻ｔ１〜時刻ｔ２の期間、時刻ｔ２〜時刻ｔ３の期間、時刻ｔ３〜時刻ｔ４の期間、および時刻ｔ４〜時刻ｔ５の期間が、それぞれ第１期間〜第４期間である。
【００８０】
第１期間、第２期間においてはＳ極性の磁界の強度が検出され、第３期間、第４期間においてはＮ極性の磁界の強度が検出されるものとして以下説明する。ただし検出する磁界の極性の順番が逆であってもよい。
【００８１】
時刻ｔ１〜時刻ｔ３における磁気センサ回路１Ａの動作は第１の実施例の磁気センサ回路の動作と同様である。時刻ｔ０において信号ＯＳＣが立ち上がると時刻ｔ１において電源オン信号ＰＯＷが発生する。電源オン信号ＰＯＷの発生時刻とほぼ同時に、第１切替信号ＳＷ１と第３切替信号ＳＷ３とが発生する。第１切替信号ＳＷ１の発生により、切替スイッチ回路２０は第１切替状態になる。また、第３切替信号ＳＷ３の発生により、第１スイッチ回路５１、第２スイッチ回路５２がともにオンする。
【００８２】
電圧ＡＯＵＴ１、電圧ＡＯＵＴ２はそれぞれ第１増幅回路３１、第２増幅回路３２の出力を示す。時刻ｔ１〜時刻ｔ２の期間において、電圧ＡＯＵＴ１はα（Ｖｂ−Ｖｏｆｆａ１）であり、電圧ＡＯＵＴ２はα（Ｖｄ−Ｖｏｆｆａ２）である。また、比較ユニット６０の第１比較入力端ｖの第１比較電圧Ｖｃｏｍｐ１は第１基準電圧Ｖｒｅｆ１であり、第２比較入力端ｖｉの第２比較電圧Ｖｃｏｍｐ２は第２基準電圧Ｖｒｅｆ２である。なお、ホール素子１０からの信号がなければ電圧ＡＯＵＴ１，ＡＯＵＴ２は電圧ＶＭに等しい。
【００８３】
制御回路１００は第２期間において、第１切替状態の終了時（時刻ｔ２）から所定の短時間τが経過した後に第２切替状態が始まるよう、切替スイッチ回路２０を設定する。時刻ｔ２〜時刻ｔ３の期間、電圧ＡＯＵＴ１はα（Ｖａ−Ｖｏｆｆａ１）であり、電圧ＡＯＵＴ２はα（Ｖｃ−Ｖｏｆｆａ２）である。上述の式１、式２で示されるように、第１比較電圧Ｖｃｏｍｐ１はＶｒｅｆ１−α（Ｖｂ−Ｖａ）となり、第２比較電圧Ｖｃｏｍｐ２はＶｒｅｆ２−α（Ｖｄ−Ｖｃ）となる。ホール電圧（端子間電圧）をＶｓとすると第１比較電圧Ｖｃｏｍｐ１はＶｒｅｆ１から＋αＶｓだけ変化し、第２比較電圧Ｖｃｏｍｐ２はＶｒｅｆ２から−αＶｓだけ変化する。
【００８４】
時刻ｔ３において信号ＯＳＣが立ち上がると、所定の短時間τ後に第３切替信号ＳＷ３が再び発生する。第３切替信号ＳＷ３の発生に応じて、第１比較電圧Ｖｃｏｍｐ１は、第１基準電圧Ｖｒｅｆ１に変化し、第２比較電圧Ｖｃｏｍｐ２は、第２基準電圧Ｖｒｅｆ２に変化する。切替スイッチ回路２０が第２切替状態のまま保たれているので、電圧ＡＯＵＴ１，ＡＯＵＴ２は、それぞれα（Ｖａ−Ｖｏｆｆａ１）、α（Ｖｃ−Ｖｏｆｆａ２）のまま保たれる。
【００８５】
制御回路１００は第４期間において、第２切替状態の終了時（時刻ｔ４）から所定の短時間τが経過した後に第１切替状態が始まるよう、切替スイッチ回路２０を設定する。これにより電圧ＡＯＵＴ１はα（Ｖｂ−Ｖｏｆｆａ１）に変化し、電圧ＡＯＵＴ２はα（Ｖｄ−Ｖｏｆｆａ２）に変化する。第１比較電圧Ｖｃｏｍｐ１はＶｒｅｆ１−α（Ｖａ−Ｖｂ）に変化し、第２比較電圧Ｖｃｏｍｐ２はＶｒｅｆ２−α（Ｖｃ−Ｖｄ）に変化する。つまり、第４期間において、第１比較電圧Ｖｃｏｍｐ１はＶｒｅｆ１から−αＶｓだけ変化し、第２比較電圧Ｖｃｏｍｐ２はＶｒｅｆ２から＋αＶｓだけ変化する。
【００８６】
磁界の強度が所定の強度以上であればホール素子１０から信号が出力されるので、Ｈレベルの信号ＣＯＭＰＯＵＴが得られる。信号ＣＯＭＰＯＵＴがＨレベルである期間は、磁界の極性がＳ極性であれば時刻ｔ２〜時刻ｔ３の期間となり、磁界の極性がＮ極性であれば時刻ｔ４〜時刻ｔ５の期間となる。
【００８７】
クロック信号ＣＫ＿ＳＨ１は時刻ｔ２において立下り、時刻ｔ３において立ち上がる。時刻ｔ３において信号ＣＯＭＰＯＵＴがＨレベルであれば信号ＤＦＦ＿ＳＨ１はＬレベルからＨレベルに変化する。
【００８８】
クロック信号ＣＫ＿ＳＨ２は時刻ｔ４において立下り、時刻ｔ５において立ち上がる。時刻ｔ５においてＯＲ回路ＯＲ１の出力はＨレベルであるので、信号ＤＦＦ＿ＳＨ２はＬレベルからＨレベルに変化し、出力信号ＯＵＴはＨレベルからＬレベルに変化する。
【００８９】
一方、時刻ｔ５において信号ＣＯＭＰＯＵＴがＨレベルの場合、ＯＲ回路ＯＲ１の出力は信号ＣＯＭＰＯＵＴに応じてＨレベルになっている。よって、時刻ｔ５においてクロック信号ＣＬＫ＿ＳＨ２が立ち上がると、信号ＤＦＦ＿ＳＨ２はＬレベルからＨレベルに変化し、出力信号ＯＵＴはＨレベルからＬレベルに変化する。
【００９０】
出力信号ＯＵＴがＨレベルからＬレベルに変化するということは、磁界の強度が所定の強度以上であることを意味する。このように、制御回路１００は第１および第４期間に切替スイッチ回路２０を第１切替状態に設定し、第２および第３期間に切替スイッチ回路２０を第２切替状態に設定する。また、制御回路１００は第１および第３期間に第１スイッチ回路５１、第２スイッチ回路５２をオンさせる。よって、磁気センサ回路１Ａは、ホール素子１０への磁界の向きに依存せず、磁界の強度が所定の強度以上であることを検出することができる。
【００９１】
また、制御回路１００は、第１切替信号ＳＷ１の立下りと第２切替信号ＳＷ２の立ち上がりとの間、および第２切替信号ＳＷ２の立下りと第１切替信号ＳＷ１の立ち上がりとの間に所定の短時間τを設ける。これにより、第１比較電圧Ｖｃｏｍｐ１、第２比較電圧Ｖｃｏｍｐ２が安定するので、磁気センサ回路１Ａの誤動作を防ぐことができる。
【００９２】
さらに、制御回路１００は、第２切替信号ＳＷ２を時刻ｔ２〜時刻ｔ４の期間に亘って連続して出力するので、磁気センサ回路１Ａは、短期間で両極性の磁界の強度を検出することができる。
【００９３】
さらに、制御回路１００は、電源オン信号ＰＯＷを所定時間Ｔ２だけ出力することにより、磁気センサ回路１Ａを間欠的に動作させるので磁気センサ回路１Ａの消費電力を低減することができる。
【００９４】
次に、制御回路１００について詳細に説明する。
【００９５】
図８は、図６の制御回路１００の構成を示す図である。
【００９６】
図８において、制御回路１００は、信号ＯＳＣを出力する発振器１０１と、基準クロック信号ＯＳＣの周波数を所定の分周比（たとえば１／４０９６）で分周してスタートパルス信号ＳＩＧを出力する分周回路１０２と、スタートパルス信号ＳＩＧと基準クロック信号ＯＳＣとを受け、基準クロック信号ＯＳＣの１パルスごとに、信号Ｓ０〜Ｓ４を順次出力するシフトレジスタ１０３とを含む。シフトレジスタ１０３は、端子Ｑ０〜Ｑ４から信号Ｓ０〜Ｓ４をそれぞれ出力する。
【００９７】
制御回路１００は、さらに、ＯＲ回路ＯＲ１１〜ＯＲ１４を含む。ＯＲ回路ＯＲ１１は信号Ｓ０〜Ｓ３を受ける。ＯＲ回路ＯＲ１２は信号Ｓ０，Ｓ３を受ける。ＯＲ回路ＯＲ１３は信号Ｓ１，Ｓ２を受ける。ＯＲ回路ＯＲ１４は信号Ｓ０，Ｓ２を受ける。
【００９８】
制御回路１００は、さらに、基準クロック信号ＯＳＣの立ち上がりに応じ、ＯＲ回路ＯＲ１１〜ＯＲ１４の各出力をラッチするＤ型フロップフロップＦＦ１〜ＦＦ４を含む。
【００９９】
制御回路１００は、さらに、Ｄ型フロップフロップＦＦ１〜ＦＦ４のそれぞれの出力を遅延させる遅延回路１０４〜１０７とインバータＩＮＶ１，ＩＮＶ２とを含む。遅延回路１０４〜１０７からはそれぞれ電源オン信号ＰＯＷ、第１切替信号ＳＷ１、第２切替信号ＳＷ２、第３切替信号ＳＷ３が出力される。インバータＩＮＶ１は信号Ｓ２を反転させてクロック信号ＣＬＫ＿ＳＨ１を出力する。インバータＩＮＶ２は信号Ｓ４を反転させてクロック信号ＣＬＫ＿ＳＨ２を出力する。
【０１００】
遅延回路１０４〜１０７の各々は、Ｄ型フリップフロップの出力の立ち上がりのみを遅延させる。よって、図７に示す所定の短時間τを第１切替信号ＳＷ１と第２切替信号ＳＷ２との間に設けることが可能になる。
【０１０１】
図９は、図８の遅延回路１０４の構成例を示す図である。
【０１０２】
図９において、遅延回路１０４は、直列に接続されるｎ個（ｎは偶数）のインバータＩＮＶ１１〜ＩＮＶ１ｎと、ＡＮＤ回路ＡＮＤ１と、バッファ増幅器８０Ａとを含む。インバータＩＮＶ１１およびＡＮＤ回路ＡＮＤ１の一方の入力端子には信号Ｓ１１（Ｄ型フリップフロップＦＦ１の出力）が入力される。ＡＮＤ回路ＡＮＤ１の他方の入力端子にはインバータＩＮＶ１ｎからの信号が入力される。バッファ増幅器８０ＡはＡＮＤ回路ＡＮＤ１の出力を増幅して電源オン信号ＰＯＷを出力する。ここでインバータの個数ｎは必要に応じて適切に定められる。
【０１０３】
なお、遅延回路１０５〜１０７の各々の構成は遅延回路１０４と同様であるので以後の説明は繰り返さない。
【０１０４】
続いて、本発明の磁気センサ回路において動作を安定させるための構成例を説明する。本発明の磁気センサ回路は比較ユニット６０を備えることで電源電圧のリップルやノイズの影響を受けにくくなり、安定した動作が可能になる。さらに動作を安定させるための構成の一例として、第１比較入力端ｖと第２比較入力端ｖｉとにそれぞれ接続される信号線Ｌ１，Ｌ２および第１キャパシタ４１、第２キャパシタ４２の構成例を示す。
【０１０５】
図１０は、信号線Ｌ１，Ｌ２および第１キャパシタ４１、第２キャパシタ４２の構成例を示す模式図である。
【０１０６】
図１０において、第１キャパシタ４１はキャパシタ４１Ａ，４１Ｂに分割され、第２キャパシタ４２はキャパシタ４２Ａ，４２Ｂに分割される。キャパシタ４１Ａの２辺に沿ってキャパシタ４２Ａ，４２Ｂが配置される。キャパシタ４１Ｂは、キャパシタ４２Ａ，４２Ｂに対してキャパシタ４１Ａと反対側に設けられる。
【０１０７】
このようにキャパシタを配置すれば、キャパシタ同士で対向する部分が大きくなる。たとえば、ノイズによりキャパシタ４１Ａの一端の電圧が変化しても、キャパシタ４１Ａ，４２Ａ，４２Ｂの電位も同じように変化する。比較ユニット６０によって同相のノイズ成分が相殺されるのでノイズの影響を低減できる。よって、安定した動作が可能になる。
【０１０８】
信号線Ｌ１，Ｌ２は平行に配置された部分を有する。比較ユニット６０により、信号線Ｌ１，Ｌ２に同相のノイズが印加された場合に同相のノイズ成分は相殺されるので安定した動作が可能になる。
【０１０９】
なお、第１キャパシタ４１，第２キャパシタ４２の容量値が信号線Ｌ１，Ｌ２の寄生容量よりも大きくなるよう、第１キャパシタ４１，第２キャパシタ４２の面積を設定することが好ましい。たとえば、第１期間から第２期間に切り換る際に、電圧ＡＯＵＴ１は＋αＶｓだけ変化し、電圧ＡＯＵＴ２は−αＶｓだけ変化する。しかし、第２期間において第１スイッチ回路５１および第２スイッチ回路５２をオフしたときに、信号線Ｌ１，Ｌ２の寄生容量に蓄積された電荷が放電することによって、第１比較入力端ｖ、第２比較入力端ｖｉの電圧がそれぞれＶｒｅｆ１＋αＶｓ、Ｖｒｅｆ２−αＶｓよりも小さくなる可能性が生じる。第１キャパシタ４１，第２キャパシタ４２の面積を大きくすることで、第１キャパシタ４１，第２キャパシタ４２にはより多くの電荷が蓄積されるので、信号線Ｌ１，Ｌ２の寄生容量に蓄積された電荷が放電しても第１比較入力端ｖ、第２比較入力端ｖｉの電圧が低下することを防ぐことができる。
【０１１０】
図１１は、磁気センサ回路１Ａの適用例を示す図である。
【０１１１】
図１１において、携帯電話１５０は折りたたみ型の携帯電話であり、本発明の携帯端末に相当する。携帯電話１５０は本体１５１および筐体１５２を有する。本体１５１は磁気センサ回路１Ａと、磁気センサ回路１Ａに電源電圧を与える電池１５４とを含む。筐体１５２は磁石１５５および表示部１５６を含む。
【０１１２】
筐体１５２の移動に応じて磁石１５５と磁気センサ回路１Ａとの距離が変化するので磁気センサ回路１Ａに対する磁界の強度が変化する。磁気センサ回路１Ａは磁界の強度を検出することにより開閉検知センサとして動作する。
【０１１３】
表示部１５６側の面に磁石１５５のＳ極、Ｎ極のどちらが向けられていても磁気センサ回路１Ａは磁界の強度を検出できる。よって、筐体１５２に磁石１５５を装着する際に磁石の向きを管理する必要がなくなり、携帯電話の生産性が向上する。
【０１１４】
また、本体１５１に内蔵されるカメラ（図示せず）で撮影した画像を表示部１５６でモニタする場合、筐体１５２を回転させて表示部１５６を外側に向けた状態で携帯電話１５０を使用することがある。この場合にも磁気センサ回路１ＡはＮ極性の磁界の強度を検出できる。よって、一方の極性の磁界のみ検出可能な磁気センサ回路を２つ設けるよりも実装面積が小さくなるとともに、携帯電話の消費電力を低減できる。
【０１１５】
なお、上述のように実施例１の磁気センサ回路も携帯電話１５０に搭載可能である。ただしこの場合には、表示部１５６側の面の極性がＮ極、Ｓ極のいずれかになるように筐体１５２に磁石１５５が装着される。
【０１１６】
また、制御回路１００は図５に示すタイミングチャートに従って電源オン信号ＰＯＷ、第１切替信号ＳＷ１、第２切替信号ＳＷ２を出力してもよい。
【０１１７】
以上のように本発明の第２の実施例によれば、ホール素子の出力を切り替える切替スイッチ回路と、比較ユニットの入力端に基準電圧を与えるスイッチとを制御する制御回路を設けることにより、極性によらず磁界の強度を検出することができる。
【０１１８】
［第３の実施例］
第３の実施例として、磁界強度の検出感度の温度特性を補償することができる磁気センサ回路を示す。なお、第３の実施例の磁気センサ回路の全体構成は図１（または図６）に示す磁気センサ回路の構成と同様であるので以後の説明は繰り返さない。
【０１１９】
図１２は、図１のホール素子１０に流れる電流を説明する図である。
【０１２０】
図１２において、スイッチ２１，２４はＰ型ＭＯＳトランジスタにより構成され、スイッチ２５，２８はＮ型ＭＯＳトランジスタにより構成される。Ｐ型ＭＯＳトランジスタのオン抵抗の値はＲＰ、Ｎ型ＭＯＳトランジスタのオン抵抗の値はＲＮである。また、ホール素子１０の抵抗値はＲＨである。ホール素子１０から出力されるホール電圧Ｖｓは式５のように示される。
Ｖｓ＝ＫＨ×ＩＨ×Ｂ    ・・・（５）
【０１２１】
ここでＫＨはホール係数であり、ＩＨはホール素子１０に流れる電流であり、Ｂは磁界密度（磁気センサ回路が反応する磁束密度の設計値）を示す。式５に示すように電圧Ｖｓは電流ＩＨに比例する。
【０１２２】
一方、電流ＩＨは式６のように示される。
ＩＨ＝Ｖｃｃ／（ＲＰ＋ＲＨ＋ＲＮ）    ・・・（６）
【０１２３】
図１３は、本発明の第３の実施例に適用される基準電圧発生回路を示す図である。
【０１２４】
図１３において、基準電圧発生回路９０Ａは、第１および第２の実施例の磁気センサ回路に適用可能である。基準電圧発生回路９０Ａは、分圧抵抗器９１〜９４に代えて分圧抵抗器９１Ａ、９３Ａを含む点で図４の基準電圧発生回路９０と異なるが、他の部分は基準電圧発生回路９０と同様であるので以後の説明は繰り返さない。
【０１２５】
分圧抵抗器９３Ａは第１基準電圧Ｖｒｅｆ１を出力する第１基準電圧端Ｎ１と第２基準電圧Ｖｒｅｆ２を出力する第２基準電圧端Ｎ２との間に接続される。分圧抵抗器９１Ａは第１基準電圧端Ｎ１に一端部が接続される。分圧抵抗器９５の一端部は第２基準電圧端Ｎ２に接続される。電源オン信号ＰＯＷの発生時に分圧抵抗器９１Ａの他端部は接地電位に結合可能である。また、電源オン信号ＰＯＷの発生時に分圧抵抗器９５の他端部は電源電圧Ｖｃｃに結合可能である。
【０１２６】
分圧抵抗器９１Ａは、図４に示す分圧抵抗器９１，９２を合成した抵抗器に相当し、分圧抵抗器９３Ａは、図４に示す分圧抵抗器９３，９４を合成した抵抗器に相当する。
【０１２７】
ここで分圧抵抗器９５の抵抗値ＲＶＲ１、および分圧抵抗器９１Ａの抵抗値ＲＶＲ２はともにｎ／２×ＲＨである。分圧抵抗器９３Ａの抵抗値ＲＶＲ０は抵抗値ＲＶＲ１，ＲＶＲ２の和に比べて小さく、ｎ×ＲＨ≫ＲＶＲ０の関係が成立する。
【０１２８】
分圧抵抗器９３Ａの両端の電圧をＶＲＥＦ（＝Ｖｒｅｆ２−Ｖｒｅｆ１）と示し、分圧抵抗器９３Ａに流れる電流をＩＲＥＦと示す。電圧ＶＲＥＦは式７のようになる。
ＶＲＥＦ＝ＩＲＥＦ×ＲＶＲ０    ・・・（７）
【０１２９】
またＰ型ＭＯＳトランジスタ９６のオン抵抗の値をＲＰＲ、Ｎ型ＭＯＳトランジスタ９７のオン抵抗の値をＲＮＲとする。ＲＰＲ，ＲＮＲは図１２に示すＰ型ＭＯＳトランジスタ、Ｎ型ＭＯＳトランジスタのオン抵抗のｎ倍であり、ＲＰＲ＝ｎ×ＲＰ，ＲＮＲ＝ｎ×ＲＮという関係を満たす。この場合、電流ＩＲＥＦは式８のようになる。
ＩＲＥＦ＝Ｖｃｃ／｛ｎ（ＲＰ＋ＲＨ＋ＲＮ）＋ＲＶＲ０｝    ・・・（８）
【０１３０】
ｎ×ＲＨ≫ＲＶＲ０であるので式８においてＲＶＲ０は無視できる。よって式６と式８とから電流ＩＨと電流ＩＲＥＦとの関係は式９のようになる。
ＩＨ＝ｎ×ＩＲＥＦ    ・・・（９）
【０１３１】
また、式５、式７および式９から磁気センサ回路の感度（＝Ｖｓ／ＶＲＥＦ）は式１０のようになる。
Ｖｓ／ＶＲＥＦ＝ｎ×ＫＨ×Ｂ／ＲＶＲ０    ・・・（１０）
【０１３２】
式１０から、分圧抵抗器９３Ａの抵抗値ＲＶＲ０の温度に対する変化量が小さい（たとえば、抵抗値ＲＨの温度に対する変化量よりも小さいか、または０）の場合には、感度の温度特性を補償できる。また、感度は抵抗比ｎに依存するが、式９から電流ＩＨの温度特性と電流ＩＲＥＦの温度特性とが同じであればｎは一定となる。つまり、分圧抵抗器９１Ａ，９５の各分圧抵抗器の抵抗値の温度特性が抵抗値ＲＨの温度特性と同じであれば、感度の温度特性を補償できる。
【０１３３】
すなわち、感度の温度特性を補償するための条件は以下の通りである。第１の条件は、分圧抵抗器９３Ａの抵抗値が分圧抵抗器９１Ａの抵抗値と分圧抵抗器９５の抵抗値との和よりも小さいことである。第２の条件は、分圧抵抗器９３Ａの抵抗値の温度に対する変化量がホール素子１０の電気抵抗値の温度に対する変化量よりも小さいことである。第３の条件は、分圧抵抗器９１Ａの抵抗値の温度係数および分圧抵抗器９５の抵抗値の温度係数が、ともにホール素子１０の電気抵抗値の温度係数と同じであることである。
【０１３４】
なお、このように分圧抵抗器９１Ａ，９５およびホール素子１０を設定するためには、たとえばホール素子１０、分圧抵抗器９１Ａ，９５を同一の半導体基板において同一種類の材質からなる抵抗素子（たとえば拡散抵抗）を用いて形成すればよい。
【０１３５】
以上のように第３の実施例によれば、基準電圧発生回路にホール素子の抵抗と同じ温度特性を有する分圧抵抗器と、その分圧抵抗器よりも温度係数および抵抗値の小さい分圧抵抗器とを用いることによって、検出感度の温度特性を補償することができる。
【０１３６】
［第４の実施例］
第４の実施例の磁気センサ回路は、実施例１〜３の磁気センサ回路に比較して第１周期Ｔ１を短くすることができる。
【０１３７】
図１４は、本発明の第４の実施例に係る磁気センサ回路の構成を示す図である。
【０１３８】
図１４において、磁気センサ回路１Ｂは、制御回路１００に代えて制御回路１００Ａを含む点で図６に示す磁気センサ回路１Ａと異なるが、他の部分は磁気センサ回路１Ａと同様であるので以後の説明は繰り返さない。
【０１３９】
制御回路１００Ａは、入力されるスタート入力信号ＳＥＴに応じて、第１周期Ｔ１の長さをスタート入力信号ＳＥＴが入力されていないときの長さよりも短くする。第１周期Ｔ１の長さは、スタート入力信号ＳＥＴが入力されていない場合には、たとえば５０ｍｓであり、スタート入力信号ＳＥＴが入力されている場合には、たとえば０．２ｍｓである。
【０１４０】
磁気センサ回路の出荷時の検査工程において、第１周期Ｔ１の長さを通常動作時の長さよりも短くすれば、検査に要する時間を短くすることができる。これにより磁気センサ回路の生産性を向上することができる。
【０１４１】
図１５は、図１４の制御回路１００Ａの構成を示す図である。
【０１４２】
図１５において、制御回路１００Ａは、分周回路１０２に代えて分周回路１０２Ａを含む点で制御回路１００と異なるが、他の部分については制御回路１００と同様であるので以後の説明は繰り返さない。
【０１４３】
分周回路１０２Ａは、スタート入力信号ＳＥＴの入力有無に応じて、基準クロック信号ＯＳＣの分周比を変化させる。これによって、スタート入力信号ＳＥＴの入力時に第１周期Ｔ１の長さを短くすることができる。
【０１４４】
図１６は、図１５の分周回路１０２Ａの構成例を示す図である。
【０１４５】
図１６において、分周回路１０２Ａは、カウンタ１１１〜１１３、ＮＯＲ回路ＮＯＲ１〜ＮＯＲ３、およびＡＮＤ回路ＡＮＤ１１を含む。
【０１４６】
カウンタ１１１〜１１３はたとえば１６進カウンタである。カウンタ１１１は基準クロック信号ＯＳＣのパルス数に応じて端子Ｑ０〜Ｑ３からパルスを出力する。カウンタ１１１の端子Ｑ０〜Ｑ３から出力されるパルスはＮＯＲ回路ＮＯＲ１に入力される。カウンタ１１２はカウンタ１１１の端子Ｑ３から出力されるパルスに応じ、端子Ｑ０〜Ｑ３からパルスを出力する。カウンタ１１２の端子Ｑ０〜Ｑ３から出力されるパルスはＮＯＲ回路ＮＯＲ２に入力される。カウンタ１１３はカウンタ１１２の端子Ｑ３から出力されるパルスに応じ、端子Ｑ０〜Ｑ３からパルスを出力する。カウンタ１１３の端子Ｑ０〜Ｑ３から出力されるパルスはＮＯＲ回路ＮＯＲ３に入力される。
【０１４７】
ＮＯＲ回路ＮＯＲ２の出力とスタート入力信号ＳＥＴとはＯＲ回路ＯＲ２１に入力される。ＮＯＲ回路ＮＯＲ２の出力とスタート入力信号ＳＥＴとはＯＲ回路ＯＲ２１に入力される。
【０１４８】
ＡＮＤ回路ＡＮＤ１１はＮＯＲ回路ＮＯＲ１の出力とＯＲ回路ＯＲ２１，ＯＲ２２との出力とを受けてスタートパルス信号ＳＩＧを出力する。スタート入力信号ＳＥＴがＬレベルの場合には、基準クロック信号ＯＳＣのパルス数が４０９６に達するたびに１つのパルスがスタートパルス信号ＳＩＧとして出力される。一方、スタート入力信号ＳＥＴがＨレベルの場合には、基準クロック信号ＯＳＣのパルス数が１６に達するたびにスタートパルス信号ＳＩＧが出力される。つまり、スタート入力信号ＳＥＴの入力時（信号ＳＥＴがＨレベルのとき）、第１周期Ｔ１は短くなる。
【０１４９】
なお、カウンタは１６進カウンタに限定される必要はなく、たとえば１０進カウンタでもよい。また、カウンタの個数は３個に限定されず必要に応じて適切に定められる。
【０１５０】
以上の通り、第４の実施例によれば、制御回路に入力される設定信号に応じて第１周期の長さを短くすることができるので、磁気センサ回路の生産性を向上することができる。
【０１５１】
［第５の実施例］
第５の実施例として、電源オン信号ＰＯＷの第１周期Ｔ１（すなわち、間欠動作周期）を任意に可変制御することが可能な磁気センサ回路を示す。なお、第５の実施例に係る磁気センサ回路の全体構成は、本願出願人による先の出願及び図１４に示す磁気センサ回路１Ｂの構成（第４の実施例）と同様であり、制御回路１００Ａを構成する分周回路１０２Ａ（図１５及び図１６を参照）に代えて、スタートパルス信号生成回路を含む点に特徴を有している。そこで、第４の実施例と同様の構成部分については詳細な説明を省略し、以下では、スタートパルス信号生成回路についての重点的な説明を行う。
【０１５２】
図１７は、本発明の第５の実施例に適用されるスタートパルス信号生成回路の構成例を示す図である。
【０１５３】
本図（ａ）に示すように、スタートパルス信号生成回路１０２Ｂは、Ｄ型フリップフロップＦＦ５〜ＦＦ７と、インバータＩＮＶ３と、ＡＮＤ回路ＡＮＤ２と、を有して成る。
【０１５４】
Ｄ型フリップフロップＦＦ５のデータ入力端（Ｄ）は、他の制御ＩＣ（マイコンなど）からの制御入力、または、手動入力によるスタート入力信号ＳＥＴの入力端子に接続されている。Ｄ型フリップフロップＦＦ５の出力端（Ｑ）は、Ｄ型フリップフロップＦＦ６のデータ入力端（Ｄ）に接続されるとともに、ＡＮＤ回路ＡＮＤ２の一入力端にも接続されている。Ｄ型フリップフロップＦＦ６の出力端（Ｑ）は、インバータＩＮＶ３を介して、ＡＮＤ回路ＡＮＤ２の他入力端に接続されている。Ｄ型フリップフロップＦＦ７のデータ入力端（Ｄ）は、ＡＮＤ回路ＡＮＤ２の出力端に接続されている。Ｄ型フリップフロップＦＦ７の出力端（Ｑ）は、スタートパルス信号生成回路１０２Ｂのスタートパルス信号出力端として、シフトレジスタ１０３のスタートパルス信号入力端に接続されている。Ｄ型フリップフロップＦＦ５〜ＦＦ７の各クロック入力端は、いずれも基準クロック信号ＯＳＣを生成する発振器１０１の基準クロック信号出力端に接続されている。
【０１５５】
なお、Ｄ型フロップフロップＦＦ５〜ＦＦ７は、基準クロック信号ＯＳＣの立ち上がりに応じて、各々のデータ入力端（Ｄ）に入力される信号をラッチする手段のみを示しているが、立ち下がりであっても構わない。
【０１５６】
上記構成から成るスタートパルス信号生成回路１０２Ｂの動作について、図１８を参照しながら詳細に説明する。
【０１５７】
図１８は、スタートパルス信号生成回路１０２Ｂの動作を説明するタイミングチャートである。なお、本図中の符号Ｓａ、Ｓｂ、Ｓｃは、各々、図１７中に示した信号Ｓａ、Ｓｂ、Ｓｃの電圧波形を示している。
【０１５８】
スタートパルス信号生成回路１０２Ｂに入力されるスタート入力信号ＳＥＴは、任意のパルス周期Ｔｓｅｔを有するパルス信号であり、そのパルス周期Ｔｓｅｔは、スタートパルス信号ＳＩＧのパルス周期Ｔ１（延いては、電源オン信号ＰＯＷのパルス周期Ｔ１）を設定するに際して、任意に可変制御されるものである。また、スタート入力信号ＳＥＴのパルス幅は、基準クロック信号ＯＳＣのパルス幅よりも広く設定されている。なお、図１８で示しているように、スタート入力信号ＳＥＴと基準クロック信号ＯＳＣは互いに非同期であってもよい。
【０１５９】
Ｄ型フリップフロップＦＦ５は、基準クロック信号ＯＳＣの立ち上がりに応じて、スタート入力信号ＳＥＴをラッチする。従って、Ｄ型フリップフロップＦＦ５からＡＮＤ回路ＡＮＤ２の一入力端に対して入力される信号Ｓａは、スタート入力信号ＳＥＴを基準クロック信号ＯＳＣに同期させた信号となる。
【０１６０】
Ｄ型フリップフロップＦＦ６は、基準クロック信号ＯＳＣの立ち上がりに応じて、信号Ｓａをラッチする。従って、Ｄ型フリップフロップＦＦ６からインバータＩＮＶ３を介してＡＮＤ回路ＡＮＤ２の他入力端に入力される信号Ｓｂは、信号Ｓａを基準クロック信号ＯＳＣの１パルス周期分だけ遅らせた遅延信号の論理反転信号となる。
【０１６１】
ＡＮＤ回路ＡＮＤ２は、信号Ｓａと信号Ｓｂの論理積演算を行う。従って、ＡＮＤ回路ＡＮＤ２からＤ型フリップフロップＦＦ７のデータ端（Ｄ）に入力される信号Ｓｃは、信号Ｓａと信号Ｓｂが共にハイレベルである場合にのみハイレベルとなり、その余の場合にはローレベルとなるパルス信号となる。
【０１６２】
Ｄ型フリップフロップＦＦ７は、基準クロック信号ＯＳＣの立ち上がりに応じて、信号Ｓｃをラッチする。従って、Ｄ型フリップフロップＦＦ７から送出されるスタートパルス信号ＳＩＧは、信号Ｓｃを基準クロック信号ＯＳＣの１パルス周期分だけ遅らせた遅延信号となる。
【０１６３】
なお、スタート入力信号ＳＥＴと基準クロック信号ＯＳＣが互いに非同期であることに起因して、スタートパルス信号ＳＩＧのパルス周期Ｔ１は、スタート入力信号ＳＥＴのパルス周期Ｔｓｅｔに対して、最大、基準クロック信号ＯＳＣの１パルス周期分に相当する誤差を含む（図中のハッチング部分を参照）。しかしながら、スタート入力信号ＳＥＴのパルス周期Ｔｓｅｔに比べて、基準クロック信号ＯＳＣのパルス周期が十分に短ければ、上記の誤差によって特段の支障が生じることはないと考えられる。なお、センシングのサンプリング周期に精度が必要な場合は、スタート入力信号ＳＥＴのパルス周期Ｔｓｅｔの精度を上げることで対応すればよい。
【０１６４】
このように、上記構成から成るスタートパルス信号生成回路１０２Ｂは、簡易な構成でありながら、スタート入力信号ＳＥＴのパルス周期Ｔｓｅｔを調整することで、スタートパルス信号ＳＩＧのパルス周期Ｔ１（延いては、電源オン信号ＰＯＷの第１周期Ｔ１）を任意に可変制御することが可能となる。
【０１６５】
また、スタート入力信号ＳＥＴの生成に関しても、パルスのデューティ比を制御する必要はなく、所望のパルス周期Ｔｓｅｔさえ設定すればよいので、セット設計を容易にすることが可能となる。
【０１６６】
なお、図１７（ｂ）に示すように、発振器１０１は、スタート入力信号ＳＥＴを受けてから発振を開始するものとし、基準クロック信号ＯＳＣの伝達については、発振が安定するまでタイマ回路１０３を用いて待機させることにより、所定時間経過した後でセンサ回路を動作させる構成にしてもよい。このような構成とすることにより、発振器１０１を停止できるので、さらに低消費電力化を図ることが可能となる。また、図１７（ｃ）に示すように、基準クロック信号ＯＳＣを外部入力とすれば、発振器１０１を有する必要がないので、さらなる低消費電力化を実現することが可能となる。また、上記と同様の作用を果たすものであれば、いかなる回路構成を採用しても構わない。
【０１６７】
なお、上記では、第４の実施例をベースとして、第５の実施例の構成を説明したが、本実施例の適用対象はこれに限定されるものではなく、第１の実施例の磁気センサ回路をはじめとし、種々のセンサ回路全般に適用することが可能である。
【０１６８】
図１９は、本発明に係るセンサ回路を集積化して成るセンサＩＣ、及び、これを搭載した電子機器（例えば、携帯電話端末など）の一構成例を示す図である。
【０１６９】
本図に示すように、本発明に係る電子機器は、センサＩＣＸと、センサＩＣＸの出力信号ＯＵＴ（或いは検出信号Ｓｄｅｔ）に応じてスタート入力信号ＳＥＴのパルス周期Ｔｓｅｔを可変制御するマイコンＹと、を有して成り、センサＩＣＸの出力状態（検出状態）に応じて、その測定モード（言い換えれば、サンプリング回数増大と消費電流低減とのトレードオフ）を適切にフィードバック制御する構成とされている。なお、本図においては明示されていないが、センサＩＣＸとマイコンＹは、いずれも電池電源によって駆動されるものとする。
【０１７０】
センサＩＣＸは、計測または検知しようとする対象に関する情報（磁界、温度、光量など）を電気信号として取得するセンサ部Ｘ１０と；センサ部Ｘ１０の動作制御を行う制御回路Ｘ２０と；を有して成るセンサ回路を集積化して成り、かつ、外部端子として、電源電圧Ｖｃｃが印加される電源端子Ｘ１、接地電圧ＧＮＤが印加される接地端子Ｘ２、センサ部Ｘ１０の出力信号ＯＵＴが引き出される出力端子Ｘ３、並びに、スタート入力信号ＳＥＴが入力されるセット端子Ｘ４のみを有して成る小型の半導体装置である。なお、センサ部Ｘ１０と制御回路Ｘ２０とは別チップでも構わない。
【０１７１】
上記の制御回路Ｘ２０は、所定の基準クロック信号ＯＳＣを生成する発振器Ｘ２１と；基準クロック信号ＯＳＣと任意のパルス周期Ｔｓｅｔを有するスタート入力信号ＳＥＴの入力を受け、基準クロック信号ＯＳＣを用いてスタート入力信号ＳＥＴの立上がり（または立ち下がり）を検出することで、スタート入力信号ＳＥＴに応じたパルス周期Ｔ１のスタートパルス信号ＳＩＧを生成するスタートパルス信号生成回路Ｘ２２と；基準クロック信号ＯＳＣとスタートパルス信号ＳＩＧに基づいて、スタートパルス信号ＳＩＧのパルス周期Ｔ１毎に所定の期間だけセンサ部Ｘ１０を間欠動作させるための制御信号ＣＴＲＬを生成する制御信号生成回路Ｘ２３と；を有して成る。なお、スタートパルス信号生成回路Ｘ２２の構成や動作については、先出のスタートパルス信号生成回路１０２Ｂ（図１７を参照）と同様のため、説明は省略する。
【０１７２】
なお、上記のように、基準クロック信号ＯＳＣを生成する発振器Ｘ２１が集積化され、その基準クロック信号ＯＳＣを用いてスタートパルス信号ＳＩＧや制御信号ＣＴＲＬを生成するセンサＩＣＸであれば、セット端子Ｘ４の追設のみで済み、外部端子数を削減することができるとともに、消費電流の削減が可能な電子機器の軽薄化に貢献することが可能となる。もちろん、間欠動作制御を行うに際しては、マイコンＹから停止信号と復帰信号の外部入力を受けてセンサ部Ｘ１０の間欠動作を行う構成としても構わないが、図１７の構成であれば、ピン数が少なくて済む。
【０１７３】
続いて、マイコンＹによるセンサＩＣＸの間欠動作制御（スタート入力信号ＳＥＴのパルス周期制御）について、図２０を参照しながら詳細に説明する。
【０１７４】
図２０は、マイコンＹによるセンサＩＣＸの間欠動作制御を説明するための図である。なお、本図の横軸は時間を示しており、縦軸は消費電流を示している。
【０１７５】
本図には、マイコンＹによるセンサＩＣＸの間欠動作制御の一例として、センサＩＣＸの測定モードが第１の間欠動作（省電力モード）から、第２の間欠動作（通常サンプリングモード）へ移行され、さらに、第３の間欠動作（重点サンプリングモード）へ移行された後、再び、第２の間欠動作、第１の間欠動作へと順次復帰される様子が示されている。
【０１７６】
なお、第１、第２、第３の間欠動作で各々設定されるセンシング周期Ｔ１ａ、Ｔ１ｂ、Ｔ１ｃの関係は、図２０で示されているように、Ｔ１ａ＞Ｔ１ｂ＞Ｔ１ｃとされている。
【０１７７】
第１の間欠動作では、センシング周期Ｔ１ａが長いので、単位時間当たりのセンシングポイントは少なくなるが、平均消費電流については、これを極力小さく抑えることが可能となる。一方、第１の間欠動作から第２の間欠動作へ、さらには第３の間欠動作へと測定モードが移行するにつれ、より短いセンシング周期Ｔ１ｂ、Ｔ１ｃが設定されることになるので、単位時間当たりのセンシングポイントが増大し、センシングの欠落を低減することが可能となる。ただし、単位時間当たりの平均消費電流は増大する。
【０１７８】
例えば、磁界極性（Ｓ、Ｎ）の変化を検出して対象の位置検知を行うアプリケーション（ダイヤルの回転操作検知センサなど）への適用を考えた場合、センサＩＣＸは、センシング中の消費電流が大きいため、操作を受け付けていない期間中は、センシング周期を長めに設定して平均消費電流を極力抑制すべきであるが、一旦操作が受け付けられた後は、以後の操作を細かく検出し得るように、センシング周期を短く設定すべきである。
【０１７９】
そこで、マイコンＹは、センサ部Ｘ１０からの出力信号ＯＵＴ（或いは検出信号Ｓｄｅｔ）に基づいて、操作があったか否かを監視し、第１の間欠動作中に操作があった場合には、センサＩＣＸの測定モードを第１の間欠動作から第２の間欠動作に移行させるべく、スタート入力信号ＳＥＴのパルス周期Ｔｓｅｔを短縮する。また、マイコンＹは、第２の間欠動作中に得られる出力信号ＯＵＴの論理変遷状況から、センシングの欠落が生じているおそれがあると判定した場合（例えば、予め定めておいた出力信号ＯＵＴの論理変遷パターンに合致しない論理変遷が生じた場合）や、所定時間に亘って操作が継続されていると判定した場合には、センサＩＣＸの測定モードを第２の間欠動作から第３の間欠動作に移行させるべく、スタート入力信号ＳＥＴのパルス周期Ｔｓｅｔをさらに短縮する。
【０１８０】
一方、マイコンＹは、センサ部Ｘ１０からの出力信号ＯＵＴに基づいて、第３の間欠動作中、所定時間に亘って操作が受け付けられていないと判定した場合には、センサＩＣＸの測定モードを第３の間欠動作から第２の間欠動作に移行させるべく、スタート入力信号ＳＥＴのパルス周期Ｔｓｅｔを長く設定する。これと同様に、マイコンＹは、第２の間欠動作中、所定時間に亘って操作が受け付けられていないと判定した場合には、センサＩＣＸの測定モードを第２の間欠動作から第１の間欠動作に移行させるべく、スタート入力信号ＳＥＴのパルス周期Ｔｓｅｔをより長く設定する。
【０１８１】
すなわち、上記のマイコンＹによるセンサＩＣＸの間欠動作制御では、操作の有無や操作の速度に応じて、センシング周期の段階的制御を行うことができるので、センサ回路のサンプリング回数増大と消費電流削減とのトレードオフを最適化することが可能となる。
【０１８２】
また、機器の温度上昇を検出して異常検知を行うアプリケーション（過熱保護センサなど）への適用を考えた場合、マイコンＹは、センサ部Ｘ１０からの出力信号ＯＵＴ（或いは検出信号Ｓｄｅｔ）に基づいて、機器の温度或いはその上昇度合いを監視し、異常な発熱が生じている或いはそのおそれがあると判定した場合（例えば、前後の検出温度差から閾値を超える温度上昇が生じていると判定した場合、或いは、検出温度が所定が閾値に達していると判定した場合）に、スタート入力信号ＳＥＴのパルス周期Ｔｓｅｔを短縮する構成にするとよい。そして、マイコンＹは、検出結果が限界レベルを超えたらシステムを停止させる構成にしておくとよい。
【０１８３】
なお、本願発明の動作は、対象物主導の動きを検出して、間欠動作周期を制御するものであり、特許文献３の動作（制御部主導で動きを検出する動作）とは逆の動きである。
【０１８４】
また、今回開示された実施例は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【図面の簡単な説明】
【０１８５】
【図１】本発明の第１の実施例に係る磁気センサ回路の構成を示す図である。
【図２】増幅ユニットの第１の例を示す図である。
【図３】増幅ユニットの第２の例を示す図である。
【図４】基準電圧発生回路９０の構成を示す図である。
【図５】本発明の第１の実施例の磁気センサ回路の動作を説明するタイミングチャートである。
【図６】本発明の第２の実施例に係る磁気センサ回路の構成を示す図である。
【図７】本発明の第２の実施例の磁気センサ回路の動作を説明するタイミングチャートである。
【図８】図６の制御回路１００の構成を示す図である。
【図９】図８の遅延回路１０４の構成例を示す図である。
【図１０】信号線Ｌ１，Ｌ２および第１キャパシタ４１、第２キャパシタ４２の構成例を示す模式図である。
【図１１】磁気センサ回路１Ａの適用例を示す図である。
【図１２】図１のホール素子１０に流れる電流を説明する図である。
【図１３】本発明の第３の実施例に適用される基準電圧発生回路を示す図である。
【図１４】本発明の第４の実施例に係る磁気センサ回路の構成を示す図である。
【図１５】図１４の制御回路１００Ａの構成を示す図である。
【図１６】図１５の分周回路１０２Ａの構成例を示す図である。
【図１７】本発明の第５の実施例に適用されるスタートパルス信号生成回路の一構成例を示す図である。
【図１８】スタートパルス信号生成回路１０２Ｂの動作を説明するタイミングチャートである。
【図１９】本発明に係るセンサＩＣを搭載した電子機器の一構成例を示す図である。
【図２０】マイコンＹによるセンサＩＣＸの間欠動作制御（スタート入力信号ＳＥＴのパルス周期制御）を説明するための図である。
【図２１】従来の磁界センサの構成を示す図である。
【符号の説明】
【０１８６】
１０  ホール素子、２０  切替スイッチ回路、２１〜２８  スイッチ、３０，３０Ａ，３０Ｂ  増幅ユニット、３１，３１Ａ，３１Ｂ  第１増幅回路、３２，３２Ａ，３２Ｂ  第２増幅回路、３４，３５  スイッチ回路、４１（４１Ａ，４１Ｂ），４２（４２Ａ，４２Ｂ）  第１，第２キャパシタ、５１，５２  第１，第２スイッチ回路、５３  基準電圧切替回路、６０  比較ユニット、６１  スイッチ回路、７０，７１  ラッチ回路、８０，８０Ａ  バッファ増幅器、９０，９０Ａ  基準電圧発生回路、Ｖｃｃ  電源電圧、ＰＯＷ  電源オン信号、ＳＩＧ  スタートパルス信号、ＯＳＣ  基準クロック信号、ＳＥＴ  スタート入力信号、ＳＷ１  第１切替信号、ＳＷ２  第２切替信号、ＳＷ３  第３切替信号、Ｖｒｅｆ１  第１基準電圧、Ｖｒｅｆ１Ａ  修正第１基準電圧、Ｖｒｅｆ２  第２基準電圧、Ｓｄｅｔ  検出信号、ＯＵＴ  出力信号、１Ａ，１Ｂ  磁気センサ回路、９１〜９５，９１Ａ，９３Ａ  分圧抵抗器、９６  Ｐ型ＭＯＳトランジスタ、９７  Ｎ型ＭＯＳトランジスタ、１００，１００Ａ  制御回路、１０１  発振器、１０２，１０２Ａ  分周回路、１０２Ｂ  スタートパルス信号生成回路、１０３  シフトレジスタ、１０４〜１０７  遅延回路、１０８  タイマ、１１１〜１１３  カウンタ、１５０  携帯電話、１５１  本体、１５２  筐体、１５４  電池、１５５  磁石、１５６  表示部、ＡＮＤ１，ＡＮＤ１１，ＡＮＤ２  ＡＮＤ回路、ＦＦ１〜ＦＦ４，ＦＦ５〜ＦＦ７  Ｄ型フロップフロップ、ＩＮＶ０〜ＩＮＶ２，ＩＮＶ３，ＩＮＶ１１〜ＩＮＶ１ｎ  インバータ、Ｌ１，Ｌ２  信号線、Ｎ１，Ｎ２  基準電圧端、ＮＯＲ１〜ＮＯＲ３  ＮＯＲ回路、ＯＲ１，ＯＲ１１〜ＯＲ１４，ＯＲ２１，ＯＲ２２  ＯＲ回路、Ｑ０〜Ｑ４  端子、Ｘ  センサＩＣ、Ｘ１  外部端子（電源端子）、Ｘ２  外部端子（接地端子）、Ｘ３  外部端子（出力端子）、Ｘ４  外部端子（セット端子）、Ｘ１０  センサ部、Ｘ２０  制御回路、Ｘ２１  発振器、Ｘ２２  スタートパルス信号生成回路、Ｘ２３  制御信号生成回路、Ｙ  マイコン。
【図１】
2008032424.tif 000003
【図２】
2008032424.tif 000004
【図３】
2008032424.tif 000005
【図４】
2008032424.tif 000006
【図５】
2008032424.tif 000007
【図６】
2008032424.tif 000008
【図７】
2008032424.tif 000009
【図８】
2008032424.tif 000010
【図９】
2008032424.tif 000011
【図１０】
2008032424.tif 000012
【図１１】
2008032424.tif 000013
【図１２】
2008032424.tif 000014
【図１３】
2008032424.tif 000015
【図１４】
2008032424.tif 000016
【図１５】
2008032424.tif 000017
【図１６】
2008032424.tif 000018
【図１７】
2008032424.tif 000019
【図１８】
2008032424.tif 000020
【図１９】
2008032424.tif 000021
【図２０】
2008032424.tif 000022
【図２１】
2008032424.tif 000023