(57)【要約】【課題】コスト低減を実現するとともに、優れた性能を有する液晶表示装置を提供することを目的とする。【解決手段】アレイ基板１２と対向基板１４との間に挟持された液晶層ＬＱを備え、マトリクス状に配置された複数の表示画素ＰＸからなる表示部１０Ａと表示部１０Ａを囲む周辺部１０Ｂとを有する液晶表示装置であって、アレイ基板１２は、表示部１０Ａにおいて、表示画素ＰＸのそれぞれに配置された画素電極ＰＥと、表示画素ＰＸの行に沿って配置された走査線ＳＬと、走査線ＳＬと略平行に配置された補償配線Ｗと、を有し、アレイ基板１２は、周辺部１０Ｂにおいて、走査線ＳＬを介して表示画素ＰＸを行毎に選択するための走査信号を出力する走査線駆動回路ＳＤと、表示画素ＰＸの寄生容量５による電位降下を補償するような保持容量Ｃを画素電極ＰＥと補償配線Ｗとの間で形成するための補償信号を補償配線Ｗに出力する補償回路Ｄ３と、を備えた液晶表示装置。【選択図】    図１
2008015282.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と第２基板との間に挟持された液晶層を備え、マトリクス状に配置された複数の表示画素からなる表示部と前記表示部を囲む周辺部とを有する液晶表示装置であって、
前記第１基板は、前記表示部において、前記表示画素のそれぞれに配置された画素電極と、前記表示画素の行に沿って配置された走査線と、前記走査線と略平行に配置された配線と、を有し、
前記第１基板は、周辺部において、前記走査線を介して前記表示画素を行毎に選択するための走査信号を出力する走査線駆動回路と、前記表示画素の寄生容量による電位降下を補償するような保持容量を前記画素電極と前記配線との間で形成するための補償信号を前記配線に出力する補償回路と、を備えた液晶表示装置。
【請求項２】
前記表示部は第１端辺と、前記第１端辺に対向する第２端辺とを有し、
前記走査線駆動回路は、前記表示部の第１端辺に沿って配置され、
前記補償回路は、第２端辺に沿って配置されている請求項１記載の液晶表示装置。
【請求項３】
前記補償回路は、非晶質シリコンを用いた能動素子を有する請求項１記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特にアクティブマトリクス型の液晶表示装置に関するものである。
【背景技術】
【０００２】
現在、ラップトップパソコンやノートパソコン用の表示装置として液晶表示装置が広く使用されている。
【０００３】
液晶表示装置として、薄膜トランジスタ（ＴＦＴ）を画素スイッチ等の能動素子に用いた液晶表示装置（ＴＦＴ−ＬＣＤ）が広く使用されている。
【０００４】
液晶表示装置は、一般的に液晶、マトリクス状に配置された表示画素からなる表示部を備えた液晶表示パネルを有している。液晶表示パネルは、互いに対向する一対の基板、すなわちアレイ基板及び対向基板と、この一対の基板間に挟持された液晶層とを備えている。この液晶表示パネルは、マトリクス状に配置された表示画素からなる表示部を備えている。液晶表示装置は、これら複数の表示画素を駆動する駆動回路を有している。
【０００５】
この液晶表示装置を例えば１フレーム反転駆動方式で駆動する場合、画素スイッチのソース電極とゲート電極との間に発生する寄生容量によって、画素電極の電位降下が発生し、画素電極と対向電極との間に直流電圧成分が印加されてしまう。
【０００６】
このような寄生容量による電位降下を効果的に補償する駆動方法として、容量結合駆動方法が提案されている（特許文献１参照）。この駆動方法では、電位降下を補償するための補償信号を走査信号に重畳して入力する。
【０００７】
この容量結合駆動方式によって液晶表示装置を駆動すると、寄生容量による電位降下を解消することができると共に画像信号の振幅が低くても十分なコントラストを得ることができるといった利点がある。
【特許文献１】特開２００４−７０３６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上記の容量結合駆動方式では、寄生容量による電位降下を補償するための電位を走査信号に重畳して走査線に入力することから、走査線に入力される信号の最大振幅が大きくなる。そうすると、走査線に接続された画素スイッチの耐圧を高める必要が生じ、チップサイズの増大やコストアップにつながることがあった。
【０００９】
さらに、容量結合駆動方式で駆動するための駆動回路を液晶表示パネルの外部に設けると、液晶表示装置の小型化およびコスト低減を実現することが難しかった。
【００１０】
本発明は上記の点に鑑みてなされたものであり、液晶表示装置のコスト低減を実現するとともに、優れた性能を有する液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の態様による液晶表示装置は、第１基板と第２基板との間に挟持された液晶層を備え、マトリクス状に配置された複数の表示画素からなる表示部と前記表示部を囲む周辺部とを有する液晶表示装置であって、前記第１基板は、前記表示部において、前記表示画素のそれぞれに配置された画素電極と、前記表示画素の行に沿って配置された走査線と、前記走査線と略平行に配置された配線と、を有し、前記第１基板は、周辺部において、前記走査線を介して前記表示画素を行毎に選択するための走査信号を出力する走査線駆動回路と、前記表示画素の寄生容量による電位降下を補償するような保持容量を前記画素電極と前記配線との間で形成するための補償信号を前記配線に出力する補償回路と、を備える。
【発明の効果】
【００１２】
この発明によれば、液晶表示装置のコスト低減を実現するとともに、優れた性能を有する液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の第１実施形態に係る液晶表示装置について図面を参照して説明する。図１に示すように、本実施形態に係る液晶表示装置は、略矩形状の液晶表示パネル１０を有している。液晶表示パネル１０は、互いに対向するように配置された一対の基板すなわちアレイ基板１２および対向基板１４を有している。アレイ基板１２および対向基板間には液晶層ＬＱが挟持されている。
【００１４】
この液晶表示パネル１０は、マトリクス状に配置された表示画素ＰＸからなる表示部１０Ａと、表示部１０Ａを囲む周辺部１０Ｂとを有している。本実施形態に係る液晶表示装置の場合、液晶表示パネル１０は、略矩形状の表示部１０Ａを有している。表示部１０Ａは、向かい合った第１端辺Ｅ１および第２端辺Ｅ２を有している。
【００１５】
表示部１０Ａにおいて、各表示画素ＰＸには画素電極ＰＥおよび画素電極ＰＥに接続された画素スイッチＳＷが配置されている。表示部１０Ａには、表示画素ＰＸが配列する行に沿って配置された複数の走査線ＳＬ（ＳＬ１〜ＳＬｍ）、および、表示画素ＰＸが配列する列に沿って配置された複数の信号線ＤＬ（ＤＬ１〜ＤＬｎ）が配置されている。さらに、表示部１０Ａには、走査線ＳＬと略平行に延びている補償配線Ｗ（Ｗ１〜Ｗｍ）が配置されている。
【００１６】
本実施形態の場合、補償配線Ｗは、例えば、図２に示すように画素電極ＰＥの下層に配置されている。すなわち、補償配線Ｗは、信号線ＤＬおよび画素スイッチのドレイン電極と同層に配置されているか、あるいは、画素スイッチＳＷのゲート電極と同層に配置されている。また、補償配線Ｗは、例えば、図３に示すように画素電極ＰＥと並んで配置されてもよい。すなわち、補償配線Ｗが画素電極ＰＥと同層に配置されていても良い。画素スイッチＳＷは、非晶質シリコンの半導体層を有する薄膜トランジスタを有している。
【００１７】
画素スイッチＳＷのゲート電極は、対応する走査線ＳＬに接続されている（あるいは一体に形成されている）。ソース電極は、対応する信号線ＤＬに接続されている（或いは一体に形成されている）。ドレイン電極は、画素電極ＰＥに接続されている。
【００１８】
また、画素電極ＰＥと補償配線Ｗとの間には、保持容量Ｃが設けられている。すなわち、走査線ＳＬは画素スイッチＳＷを介して画素電極ＰＥに接続され、補償配線Ｗは保持容量Ｃを介して画素電極ＰＥに接続されている。
【００１９】
対向基板１４には、複数の画素電極ＰＥに対向する対向電極ＣＥが配置されている。液晶層ＬＱは、アレイ基板１２の画素電極ＰＥと対向基板１４の対向電極ＣＥとの間に挟持されている。
【００２０】
周辺部１０Ｂにおいて、アレイ基板１２は、走査線駆動回路ＳＤおよび補償回路Ｄ３を有している。走査線駆動回路ＳＤは、表示部１０Ａの第１端辺Ｅ１に沿って配置されている。補償回路Ｄ３は、表示部１０Ａの第２端辺Ｅ２に沿って配置されている。すなわち、走査線駆動回路ＳＤと補償回路Ｄ３とは、アレイ基板１２上において、表示部１０Ａを挟んだ両側に配置されている。
【００２１】
液晶表示パネル１０の一側縁には、細長い矩形平板状の一対のプリント配線基板１６が電気的に接続されている。液晶表示パネル１０に画像信号Ｖｓを供給する信号線駆動回路ＤＤは、プリント配線基板１３を介して、細長い矩形平板状の回路基板１８に配置されている。
【００２２】
すなわち、走査線駆動回路ＳＤ、外部からのクロック信号に従って走査信号Ｖｇを出力し、順次走査線ＳＬを選択する。そうすると、信号線駆動回路ＤＤは外部からのクロック信号に従って、順次信号線ＤＬに対応する画像信号Ｖｓを出力する。走査線ＳＬに走査信号Ｖｇ、信号線ＤＬに画像信号Ｖｓが出力されると、図１に示すように、画素スイッチＳＷのゲート電極およびドレイン電極間には寄生容量５が発生する。
【００２３】
信号線駆動回路ＤＤから出力された画像信号Ｖｓは、画素スイッチＳＷを介して画素電極ＰＥに印加される。そうすると、画素電極ＰＥと対向電極ＣＥとの間に各表示画素ＰＸに対応する電界が生じ、その電界によって液晶層ＬＱの配向状態が制御される。
【００２４】
このときに、補償回路Ｄ３は、画素電極ＰＥに印加された画像信号Ｖｓを保持する保持期間において、補償配線Ｗに補償信号Ｖｅを出力する。すなわち、補償回路Ｄ３は、画素電極ＰＥに画像信号Ｖｓが印加された保持期間において、画像信号Ｖｓと逆の極性の補償信号Ｖｅを補償配線Ｗに出力する。し従って、画素電極ＰＥに正極性の画像信号Ｖｓが印加されたときには、補償回路Ｄ３は、その保持期間に負極性の補償信号Ｖｅ（−）補償配線Ｗに出力する。画素電極ＰＥに負極性の画像信号Ｖｓが印加されたときには、補償回路Ｄ３は、その保持期間に正極性の補償信号Ｖｅ（＋）を補償配線Ｗに出力する。
【００２５】
そうすると、補償配線Ｗは、図２に示すように画素電極ＰＥの下層に配置されるか、あるいは、図３に示すように画素電極ＰＥと並んで配置されているため、画素電極ＰＥと補償配線Ｗとの電位差によって、保持容量Ｃが発生する。この保持容量Ｃが、画素電極ＰＥおよび対向電極ＣＥ間の画素電位Ｖｄと結合して、寄生容量５による画素電位Ｖｄの電位降下を抑制することができる。
【００２６】
次に、上記の液晶表示装置の駆動方法について説明する。図４に本実施形態に係る液晶表示装置の走査線駆動回路ＳＤ、信号線駆動回路ＤＤ、および、補償回路Ｄ３の出力波形を示す。
【００２７】
すなわち、走査線駆動回路ＳＤは、所定のタイミングに従って走査信号Ｖｇを出力する。この走査信号Ｖｇによって、画素スイッチＳＷがオン/オフ制御される。本実施形態の場合、走査信号Ｖｇの電位がＶｇｔの時に画素スイッチＳＷはオンとなり、走査信号Ｖｇの電位がＶｇｂの時に画素スイッチＳＷがオフとなる。
【００２８】
信号線駆動回路ＤＤは、所定のタイミングに従って画像信号Ｖｓを出力する。すなわち、画素スイッチＳＷがオンとなるタイミングに、対応する表示画素ＰＸに表示される画像を表示するための画像信号Ｖｓを、信号線ＤＬに出力する。
【００２９】
補償回路Ｄ３は、寄生容量５による電位降下を補償する２つの電位Ｖｅ（＋）、Ｖｅ（−）からなる補償信号Ｖｅを補償配線Ｗに出力する。すなわち、走査信号Ｖｇの電位がＶｇｔとなり画素電極ＰＥに画像信号Ｖｓが印加された後の保持期間に補償配線Ｗに補償信号Ｖｅを出力し、補償配線Ｗの電位を所定の電位にする。
【００３０】
このとき、図２に示すように、対向電極ＣＥには対向電圧Ｖｃが印加される。そうすると、画素電極ＰＥおよび補償配線Ｗ間に生じる保持容量Ｃが発生する。
【００３１】
すなわち、表示部１０Ａの画素スイッチＳＷは、走査線駆動回路ＳＤから走査線ＳＬに印加される走査信号Ｖｇがオン電位（Ｖｇｔ）である期間に導通する。このとき信号線駆動回路ＤＤから信号線ＤＬに送信された画像信号Ｖｓが、走査線駆動回路ＳＤによって選択された画素スイッチＳＷを介して、画素電極ＰＥに印加される。
【００３２】
つづいて、走査線駆動回路ＳＤから出力される走査信号Ｖｇがオフ電位（Ｖｇｂ）に変化すると、画素スイッチＳＷがオフ状態になる。そうすると、画素電位Ｖｄは液晶容量および保持容量Ｃによって保持される。このとき、画素電位Ｖｄは、保持容量Ｃおよび補償配線Ｗを介して補償回路Ｄ３から与えられる補償信号Ｖｅの電位に応じてシフトする。すなわち、画素電位Ｖｄは、保持容量Ｃによって図２に示すように補償される。
【００３３】
本実施形態の場合、１フレーム期間が終わり次のフレームになると、画像信号Ｖｓはその中心電位に対して極性が反転し、同様の動作が繰り返される。
【００３４】
以上のように、本発明の液晶表示装置およびその駆動方法によれば、従来の容量結合駆動方法における走査信号を、スイッチング素子のオン電位（Ｖｇｔ）およびオフ電位（Ｖｇｂ）からなる走査信号Ｖｇと、補償信号Ｖｅ、すなわち寄生容量５による電位降下を補償する２つの電位（Ｖｅ（＋），Ｖｅ（−））とに分けて供給することができる。
【００３５】
すなわち、従来は、容量結合駆動方式において、電位降下を補償するための電圧パルスを走査信号に重畳する。このことから、走査信号Ｖｇの最大振幅が大きくなり、その結果、スイッチング素子の耐圧を高める必要が生じる場合があった。この場合には、チップサイズの増大やコストアップにつながっていた。
【００３６】
これに対して、本発明の液晶表示装置およびその駆動方法によれば、スイッチング素子のオン/オフ制御用の本来の走査信号（ＶｇｔおよびＶｇｂ）と、寄生容量５による電位降下を補償するためのバイアス電位Ｖｅとに分離して別の回路および配線を介して印加している。
【００３７】
したがって、走査信号の最大振幅は従来の場合に比べて大幅に小さくすることができる。このことによって、容量結合駆動方法の有する利点を損なうことなく、スイッチング素子の耐圧を下げることができ、チップサイズの低減やコスト削減が可能となる。
【００３８】
すなわち、本実施形態に係る液晶表示装置によれば、液晶表示装置のコスト低減を実現するとともに、優れた性能を有する液晶表示装置およびその駆動方法を提供することができる。
【００３９】
また、補償回路Ｄ３は、走査側の回路を駆動する周波数で動作させるため、移動度の低い非晶質シリコンを用いた薄膜トランジスタを能動素子としても実現可能である。すなわち、上記の実施形態に係る液晶表示装置によれば、多結晶シリコンを用いた薄膜トランジスタを能動素子として採用する場合に比べて、さらに低価格な液晶表示パネルを実現することが可能になる。
【００４０】
また、上記の実施形態に係る液晶表示装置の液晶表示パネル１０では、走査線駆動回路ＳＤと補償回路Ｄ３とが表示部１０Ａの両側に配置されていることから、片側に配置する場合と比べて、液晶表示パネル１０の周辺部１０Ｂの面積を小さくすることができる。このことから、本実施形態に係る液晶表示装置によれば、液晶表示装置の小型化を実現することができる。
【００４１】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
【００４２】
また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施形態に係る液晶表示装置の液晶表示パネルの構成例を概略的に示す図。
【図２】図１に示す液晶表示装置の画素電極と補償配線との配置例を説明するための断面図。
【図３】図１に示す液晶表示装置の画素電極と補償配線との他の配置例を説明するための断面図。
【図４】図１に示した液晶表示装置の駆動波形の一例を示す図。
【符号の説明】
【００４４】
Ｃ…保持容量、ＳＬ…走査線、Ｗ…補償配線、ＳＤ…走査線駆動回路、Ｄ３…補償回路、ＬＱ…液晶層、ＰＸ…表示画素、ＰＥ…画素電極、５…寄生容量、１０Ａ…表示部、１０Ｂ、周辺部、１２…アレイ基板、１４…対向基板
【図１】
2008015282.tif 000003
【図２】
2008015282.tif 000004
【図３】
2008015282.tif 000005
【図４】
2008015282.tif 000006