(57)【要約】【課題】大画面化、高輝度化されたプラズマディスプレイパネルであっても、駆動電圧波形のリンギングを低減して安定した放電を実現する。【解決手段】走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルと、表示電極対の電極間容量に蓄積された電力を回収する電力回収回路と表示電極対のそれぞれを電源電圧にクランプするＩＧＢＴからなる第１のスイッチング素子Ｓ１およびベース電位にクランプするＩＧＢＴからなる第２のスイッチング素子Ｓ２を備えたクランプ回路とを有する維持パルス発生回路とを備え、これらのＩＧＢＴを１つのパッケージ内に集積化してＩＣを形成するとともに、第２のスイッチング素子Ｓ２であるＩＧＢＴを保護するためのダイオードＤ１２をＩＣ内に搭載し、かつ第１のスイッチング素子Ｓ１であるＩＧＢＴを保護するためのダイオードＤ１１はＩＣ外に設けた構成とする。【選択図】図７
2008197426.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルの
表示電極対の電極間容量に蓄積された電力を回収しその回収した電力を前記表示電極対に供給する電力回収回路を有する維持パルス発生回路を備え、前記維持パルス発生回路に、前記表示電極対を電源電圧にクランプするＩＧＢＴからなる第１のスイッチング素子および前記表示電極対をベース電位にクランプするＩＧＢＴからなる第２のスイッチング素子を備えたクランプ回路を設け、かつ前記クランプ回路は、前記第１のスイッチング素子および第２のスイッチング素子と前記第２のスイッチング素子を保護するためのダイオードとを１つのパッケージ内に配置して構成した半導体素子と、この半導体素子とは別に設けられ前記第１のスイッチング素子を保護するためのダイオードとを備えたことを特徴とするプラズマディスプレイ装置。
【請求項２】
プラズマディスプレイパネルの表示電極対を電源電圧にクランプするＩＧＢＴからなる第１のスイッチング素子と、前記表示電極対をベース電位にクランプするＩＧＢＴからなる第２のスイッチング素子と、前記第２のスイッチング素子を保護するためのダイオードとを１つのパッケージ内に配置して構成した半導体素子を有し、この半導体素子とは別に前記第１のスイッチング素子を保護するためのダイオードとを設けたことを特徴とするプラズマディスプレイ装置用駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置およびプラズマディスプレイ装置用駆動回路に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光させてカラー表示を行っている。
【０００３】
パネルを駆動する方法としては、サブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般に用いられている。
【０００４】
各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、表示を行うべき放電セルに選択的に書込みパルス電圧を印加して書込み放電を発生させ壁電荷を形成する。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルス電圧を印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。
【０００５】
このような構成のパネルを用いたプラズマディスプレイ装置に対して、その消費電力を削減するために、様々な消費電力削減技術が提案されている。例えば、維持期間における消費電力を削減する技術の１つとして、表示電極対のそれぞれが表示電極対の電極間容量を持つ容量性の負荷であることに着目し、インダクタを構成要素に含む共振回路を用いてそのインダクタと電極間容量とをＬＣ共振させ、電極間容量に蓄えられた電荷を電力回収用のコンデンサに回収し、回収した電荷を表示電極対の駆動に再利用する、いわゆる電力回収回路が開示されている（例えば、特許文献１参照）。
【特許文献１】特公平７−１０９５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、近年においては、パネルの大画面化、高輝度化にともない、パネルの駆動に必要な電力がますます増加している。そのため、パネルを駆動する駆動回路を流れる電流量も増加し、それによりパネルへ印加する駆動電圧に生じるリンギングが増大して放電が不安定になるという問題が生じている。
【０００７】
本発明はこれらの課題に鑑みなされたものであり、大画面化、高輝度化されたパネルであっても、駆動電圧波形のリンギングを低減して安定した放電を実現し、画像表示品質を向上させることが可能なプラズマディスプレイ装置およびプラズマディスプレイ装置用駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この課題を解決するために、本発明のプラズマディスプレイ装置は、プラズマディスプレイパネルの表示電極対の電極間容量に蓄積された電力を回収しその回収した電力を前記表示電極対に供給する電力回収回路を有する維持パルス発生回路を備え、前記維持パルス発生回路に、前記表示電極対を電源電圧にクランプするＩＧＢＴからなる第１のスイッチング素子および前記表示電極対をベース電位にクランプするＩＧＢＴからなる第２のスイッチング素子を備えたクランプ回路を設け、かつ前記クランプ回路は、前記第１のスイッチング素子および第２のスイッチング素子と前記第２のスイッチング素子を保護するためのダイオードとを１つのパッケージ内に配置して構成した半導体素子と、この半導体素子とは別に設けられ前記第１のスイッチング素子を保護するためのダイオードとを備えたことを特徴とする。
【０００９】
この構成により、駆動電圧波形のリンギングを低減して安定した放電を実現し、画像表示品質を向上させることが可能となる。
【００１０】
また、本発明の駆動回路は、プラズマディスプレイパネルの表示電極対を電源電圧にクランプするＩＧＢＴからなる第１のスイッチング素子と、前記表示電極対をベース電位にクランプするＩＧＢＴからなる第２のスイッチング素子と、前記第２のスイッチング素子を保護するためのダイオードとを１つのパッケージ内に配置して構成した半導体素子を有し、この半導体素子とは別に前記第１のスイッチング素子を保護するためのダイオードとを設けたことを特徴とする。
【００１１】
この構成により、駆動電圧波形のリンギングを低減して安定した放電を実現し、画像表示品質を向上させることが可能となる。
【発明の効果】
【００１２】
本発明によれば、大画面化、高輝度化されたパネルであっても、駆動電圧波形のリンギングを低減して安定した放電を実現し、画像表示品質を向上させることができるプラズマディスプレイ装置およびプラズマディスプレイ装置用駆動回路を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
【００１４】
図１は、本発明の一実施の形態におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。
【００１５】
背面板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。
【００１６】
これら前面板２１と背面板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
【００１７】
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
【００１８】
図２は、本発明の一実施の形態におけるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。なお、図１、図２に示したように、走査電極ＳＣｉと維持電極ＳＵｉとは互いに平行に対をなして形成されているために、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に大きな電極間容量Ｃｐが存在する。
【００１９】
次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは、初期化期間、書込み期間および維持期間を有する。
【００２０】
各サブフィールドにおいて、初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。書込み期間では、後に続く維持期間において発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに比例した数の維持パルスを表示電極対２４に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。このときの比例定数が輝度倍率である。
【００２１】
図３は、本発明の一実施の形態におけるパネル１０の各電極に印加する駆動電圧波形図である。図３には、１フィールド期間を構成する複数のサブフィールドのうちの２つのサブフィールド（第１ＳＦ、第２ＳＦ）を示している。
【００２２】
第１ＳＦの初期化期間の前半部では、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎにそれぞれ０（Ｖ）を印加し、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部および維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
【００２３】
初期化期間の後半部では、維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加し、データ電極Ｄ１〜Ｄｍに０（Ｖ）を印加し、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。以上により、全ての放電セルに対して初期化放電を行う初期化動作が終了する。
【００２４】
なお、図３の第２ＳＦの初期化期間に示したように、初期化期間の前半部を省略した駆動電圧波形を各電極に印加してもよい。すなわち、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を、データ電極Ｄ１〜Ｄｍに０（Ｖ）をそれぞれ印加し、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｉ３’から電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。これにより前のサブフィールドの維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極ＳＣｉ上部および維持電極ＳＵｉ上部の壁電圧が弱められる。また直前の維持放電によってデータ電極Ｄｋ（ｋ＝１〜ｍ）上部に十分な正の壁電圧が蓄積されている放電セルでは、この壁電圧の過剰な部分が放電され書込み動作に適した壁電圧に調整される。一方、前のサブフィールドで維持放電を起こさなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。このように前半部を省略した初期化動作は、直前のサブフィールドの維持期間で維持動作を行った放電セルに対して初期化放電を行う選択初期化動作である。
【００２５】
続く書込み期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２を、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｃを印加する。そして、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ１〜Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加する。このときデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ−Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなり放電開始電圧を超える。これにより、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間に書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。
【００２６】
このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ行目の放電セルに至るまで行い、書込み期間が終了する。
【００２７】
続く維持期間では、まず走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓを印加するとともに維持電極ＳＵ１〜ＳＵｎにベース電位となる接地電位、すなわち０（Ｖ）を印加する。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
【００２８】
続いて、走査電極ＳＣ１〜ＳＣｎにはベース電位となる０（Ｖ）を、維持電極ＳＵ１〜ＳＵｎには維持パルス電圧Ｖｓをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに輝度倍率を乗じた数の維持パルスを印加し、表示電極対２４の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
【００２９】
そして、最後の維持放電を発生させるための維持パルスを表示電極対の一方に印加した後、所定の時間間隔をおいて表示電極対の電極間の電位差を緩和するための電圧を表示電極対の他方に印加することにより、いわゆる細幅パルス状の電圧差を与えて、データ電極Ｄｋ上の正の壁電圧を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧を消去している。こうして維持期間における維持動作が終了する。
【００３０】
続くサブフィールドの動作は、維持期間の維持パルスの数を除いて上述の動作とほぼ同様である。
【００３１】
次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。図４は、本発明の一実施の形態におけるプラズマディスプレイ装置の回路ブロック図である。プラズマディスプレイ装置１は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
【００３２】
画像信号処理回路４１は、入力された画像信号ｓｉｇをサブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路４２はサブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し各データ電極Ｄ１〜Ｄｍを駆動する。
【００３３】
タイミング発生回路４５は水平同期信号Ｈおよび垂直同期信号Ｖをもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。
【００３４】
走査電極駆動回路４３は、維持期間において走査電極ＳＣ１〜ＳＣｎに印加する維持パルス電圧を発生するための維持パルス発生回路５０を有し、タイミング信号にもとづいて各走査電極ＳＣ１〜ＳＣｎをそれぞれ駆動する。維持電極駆動回路４４は、維持期間において維持電極ＳＵ１〜ＳＵｎに印加する維持パルス電圧を発生するための維持パルス発生回路６０を有し、タイミング信号にもとづいて維持電極ＳＵ１〜ＳＵｎを駆動する。
【００３５】
次に、維持パルス発生回路５０、６０の詳細とその動作について説明する。図５は、本発明の一実施の形態における維持パルス発生回路５０、６０の回路図である。なお、図５にはパネル１０の電極間容量をＣｐとして示し、走査パルスおよび初期化電圧波形を発生させる回路は省略している。
【００３６】
維持パルス発生回路５０は、電力回収回路５１とクランプ回路５２とを備えており、電力回収回路５１およびクランプ回路５２は、走査パルス発生回路（維持期間中は短絡状態となるため図示せず）を介してパネル１０の電極間容量Ｃｐの一端である走査電極ＳＣ１〜ＳＣｎに接続されている。
【００３７】
電力回収回路５１は、電力回収用のコンデンサＣ１、スイッチング素子Ｑ１、Ｑ２、逆流防止用のダイオードＤ１、Ｄ２、共振用のインダクタＬ１を有している。そして、電極間容量ＣｐとインダクタＬ１とをＬＣ共振させて維持パルスの立ち上がりおよび立ち下がりを行う。
【００３８】
クランプ回路５２は、走査電極ＳＣ１〜ＳＣｎを電圧Ｖｓにクランプするためのスイッチング素子Ｓ１、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）にクランプするためのスイッチング素子Ｓ２を有している。そして、スイッチング素子Ｓ１を介して走査電極ＳＣ１〜ＳＣｎを電源ＶＳに接続して電圧Ｖｓにクランプし、スイッチング素子Ｓ２を介して走査電極ＳＣ１〜ＳＣｎを接地して０（Ｖ）にクランプする。したがって、クランプ回路５２による電圧印加時には、維持放電による大きな放電電流が流れる。
【００３９】
ここで、本実施の形態では、このスイッチング素子Ｓ１、Ｓ２に、高電圧動作時にも低損失で制御が簡単であるという特徴を有する絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）を用いている。これにより、大電流を流す際に生じる損失を低減している。
【００４０】
また、クランプ回路５２は、スイッチング素子Ｓ１を保護するためのダイオードＤ１１およびスイッチング素子Ｓ２を保護するためのダイオードＤ１２を有している。このダイオードＤ１１、Ｄ１２については後述する。
【００４１】
維持パルス発生回路６０は、電力回収用のコンデンサＣ２、スイッチング素子Ｑ３、Ｑ４、逆流防止用のダイオードＤ３、Ｄ４、共振用のインダクタＬ２を有する電力回収回路６１と、維持電極ＳＵ１〜ＳＵｎを電圧Ｖｓにクランプするためのスイッチング素子Ｓ３およびこれを保護するためのダイオードＤ１３、維持電極ＳＵ１〜ＳＵｎを接地電位にクランプするためのスイッチング素子Ｓ４およびこれを保護するためのダイオードＤ１４を有するクランプ回路６２とを備え、パネル１０の電極間容量Ｃｐの一端である維持電極ＳＵ１〜ＳＵｎに接続されている。
【００４２】
そして、維持パルス発生回路５０、６０は、タイミング発生回路４５から出力されるタイミング信号によりスイッチング素子Ｑ１〜Ｑ４、Ｓ１〜Ｓ４の導通と遮断とを切換えることによって電力回収回路５１、６１とクランプ回路５２、６２とを動作させ、維持期間において維持パルス電圧Ｖｓを発生させる。
【００４３】
次に、この維持パルス電圧Ｖｓの発生について説明する。図６は、本発明の一実施の形態における維持パルス発生回路５０の動作を説明するためのタイミングチャートである。ここでは維持パルスの１周期をＴ１〜Ｔ４で示した４つの期間に分割し、それぞれの期間について説明する。
【００４４】
なお、以下の説明においてスイッチング素子を導通させる動作をオン、遮断させる動作をオフと表記し、図面にはスイッチング素子をオンさせる信号を「ＯＮ」、オフさせる信号を「ＯＦＦ」と表記する。また、ここでは走査電極ＳＣ１〜ＳＣｎ側の維持パルス発生回路５０について説明するが、維持電極ＳＵ１〜ＳＵｎ側の維持パルス発生回路６０も同様に動作させることで同様に維持パルス電圧Ｖｓを発生させることができる。
【００４５】
（期間Ｔ１）
時刻ｔ１でスイッチング素子Ｑ１をオンにする。すると、電力回収用のコンデンサＣ１からスイッチング素子Ｑ１、ダイオードＤ１、インダクタＬ１を通して走査電極ＳＣ１〜ＳＣｎへ電荷が移動し始め、走査電極ＳＣ１〜ＳＣｎの電圧が上がり始める。インダクタＬ１と電極間容量Ｃｐとは共振回路を形成しているので、共振周期の約１／２の時間が経過した時刻ｔ２において走査電極ＳＣ１〜ＳＣｎの電圧はＶｓ付近まで上昇する。ただし共振回路の抵抗成分等による電力損失のため、走査電極ＳＣ１〜ＳＣｎの電圧はＶｓまでは上がらない。
【００４６】
（期間Ｔ２）
次に、時刻ｔ２でスイッチング素子Ｓ１をオンにする。すると、走査電極ＳＣ１〜ＳＣｎはスイッチング素子Ｓ１を通して電源ＶＳへ接続されるため、走査電極ＳＣ１〜ＳＣｎは電圧Ｖｓにクランプされる。
【００４７】
走査電極ＳＣ１〜ＳＣｎが電圧Ｖｓにクランプされると、書込み放電を起こした放電セルでは走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の電圧差が放電開始電圧を超え、維持放電が発生する。そして、電源ＶＳから走査電極ＳＣ１〜ＳＣｎへ放電電流が流れる。この電流は、維持放電を発生させる放電セルの数にもよるが、瞬間的に数百アンペアといった大電流となる。
【００４８】
（期間Ｔ３）
次に、時刻ｔ３でスイッチング素子Ｑ２をオンにする。すると、走査電極ＳＣ１〜ＳＣｎ側の電荷はインダクタＬ１、ダイオードＤ１、スイッチング素子Ｑ２を通してコンデンサＣ１に流れ始め、走査電極ＳＣ１〜ＳＣｎの電圧が下がり始める。インダクタＬ１と電極間容量Ｃｐとは共振回路を形成しているので、共振周期の約１／２の時間が経過した時刻ｔ４において走査電極ＳＣ１〜ＳＣｎの電圧は０（Ｖ）付近まで低下する。しかし共振回路の抵抗成分等による電力損失のため、走査電極ＳＣ１〜ＳＣｎの電圧は０（Ｖ）までは下がらない。
【００４９】
（期間Ｔ４）
そして、時刻ｔ４でスイッチング素子Ｓ２をオンにする。すると、走査電極ＳＣ１〜ＳＣｎはスイッチング素子Ｓ２を通して直接に接地されるため、走査電極ＳＣ１〜ＳＣｎの電圧は０（Ｖ）にクランプされる。
【００５０】
維持期間においては、以上の期間Ｔ１〜Ｔ４の動作を、必要なパルス数に応じて繰り返す。このようにして、ベース電位である０（Ｖ）から維持放電を発生させる電位である電圧Ｖｓに変位する維持パルス電圧を、表示電極対２４のそれぞれに交互に印加して放電セルを維持放電させる。
【００５１】
なお、スイッチング素子Ｑ１は時刻ｔ２以降、時刻ｔ３までにオフすればよく、スイッチング素子Ｑ２は時刻ｔ４以降、次の時刻ｔ１までにオフすればよい。また、維持パルス発生回路５０の出力インピーダンスを下げるために、スイッチング素子Ｓ１は時刻ｔ３直前にオフにすることが望ましく、スイッチング素子Ｓ２は時刻ｔ１直前にオフにすることが望ましい。そして、本実施の形態では、スイッチング素子Ｑ１とスイッチング素子Ｓ１とを同じタイミングでオフにし、スイッチング素子Ｑ２とスイッチング素子Ｓ２とを同じタイミングでオフにしている。
【００５２】
次に、図５に示したダイオードＤ１１、Ｄ１２について説明する。
【００５３】
スイッチング用に用いられる素子として代表的なＭＯＳＦＥＴには、スイッチング動作を行う部分に対してボディダイオードと呼ばれる寄生ダイオードが逆並列（スイッチング動作を行う部分に対して並列に、かつスイッチング動作により電流が流れる方向とは逆方向が順方向となるよう）に生成される。そのため、ＭＯＳＦＥＴに対してスイッチング電流とは逆方向となる電位差（以下、「逆バイアス」と呼ぶ）がかかったときには、このボディダイオードがバイパスの役割を果たしてスイッチング電流とは逆方向の電流を流すことができる。これによりＭＯＳＦＥＴは逆バイアスから保護される。
【００５４】
しかし、ＩＧＢＴには、その構造上、このような寄生ダイオードが生成されない。そのため、ＩＧＢＴをスイッチング素子として用いる場合には、ＩＧＢＴを逆バイアスから保護するために、上述したボディダイオードに相当するダイオードを別途設ける必要がある。すなわち、上述したダイオードＤ１１がスイッチング素子Ｓ１の保護ダイオードであり、同じくダイオードＤ１２がスイッチング素子Ｓ２の保護ダイオードである。
【００５５】
ここで、本実施の形態では、スイッチング素子Ｓ１、Ｓ２を１つのパッケージ内に集積化して配置することにより、１チップの半導体素子（ＩＣ）にするとともにダイオードＤ１２もあわせてこのＩＣ内に搭載し、かつ、ダイオードＤ１１はこのＩＣ内には搭載せず、このＩＣの外に設ける構成としている。これにより、維持パルスを発生させる際に生じるリンギングを低減し、安定した維持放電を実現している。次に、この詳細について説明する。
【００５６】
図７は、本発明の一実施の形態におけるＩＣの概要を示す図である。
【００５７】
図７に示すように、ＩＣ１は、内部に２つのＩＧＢＴと１つのダイオードとを有し、外部に６つの端子ＬＤ１〜ＬＤ６を有する。このうちの１つのＩＧＢＴと１つのダイオードとは、エミッタ（Ｅ）をアノード（Ａ）に、コレクタ（Ｃ）をカソード（Ｃａ）にそれぞれ接続して、逆並列に接続している。
【００５８】
このＩＧＢＴは、ゲート（Ｇ）を端子ＬＤ３に、エミッタ（Ｅ）を端子ＬＤ６にそれぞれ接続し、コレクタ（Ｃ）を他方のＩＧＢＴのエミッタ（Ｅ）に接続するとともに端子ＬＤ２、ＬＤ５にも接続している。本実施の形態では、このＩＧＢＴをスイッチング素子Ｓ２として用い、このダイオードをダイオードＤ１２として用いる。
【００５９】
他方の、ダイオードが接続されていないＩＧＢＴは、ゲート（Ｇ）を端子ＬＤ１に、コレクタ（Ｃ）を端子ＬＤ４にそれぞれ接続し、エミッタ（Ｅ）を上述のＩＧＢＴのコレクタ（Ｃ）に接続するとともに端子ＬＤ２、ＬＤ５にも接続している。本実施の形態では、このＩＧＢＴをスイッチング素子Ｓ１として用いる。
【００６０】
そして、ＩＣ１の端子ＬＤ１および端子ＬＤ３はタイミング発生回路４５に接続し（図示せず）、スイッチング素子Ｓ１を制御するための信号は端子ＬＤ１に、スイッチング素子Ｓ２を制御するための信号は端子ＬＤ３にそれぞれ入力する。また、端子ＬＤ２は電力回収回路５１のインダクタＬ１に、端子ＬＤ４は電源ＶＳに、端子ＬＤ６は接地電位にそれぞれ接続し、端子ＬＤ５は走査パルス発生回路（図示せず）を介して走査電極ＳＣ１〜ＳＣｎに接続する。本実施の形態では、ＩＣ１をこのように用いてクランプ回路５２を構成している。
【００６１】
さらに、本実施の形態では、図７に示すように、スイッチング素子Ｓ１を保護するためのダイオードＤ１１をＩＣ１の外部に設ける構成としている。具体的には、ダイオードＤ１１をスイッチング素子Ｓ１であるＩＧＢＴに対し逆並列となるように、カソード（Ｃａ）を端子ＬＤ４側に、アノード（Ａ）を端子ＬＤ５側に接続する。このとき、ダイオードＤ１１は必ずしもＩＣ１の直近に配置する必要はなく、ＩＣ１から離れた位置に配置してもかまわない。本実施の形態では、このようにダイオードＤ１１をＩＣ１の外部に設けることで維持パルスを発生させる際に生じるリンギングを低減している。これは次のような理由による。
【００６２】
図８は、本実施の一実施の形態における維持パルス波形の立ち上がり部分を拡大して示した図である。なお、図８に示した期間Ｔ１、Ｔ２は、図６に示した期間Ｔ１、Ｔ２と同じである。
【００６３】
クランプ回路５２によるクランプ動作が行われる期間Ｔ２においては、スイッチング素子Ｓ１を介して電源ＶＳと走査電極ＳＣ１〜ＳＣｎとが接続され、走査電極ＳＣ１〜ＳＣｎの電圧は電圧Ｖｓに向かって上昇する。
【００６４】
ここで、ＩＣ１においては、スイッチング素子Ｓ１であるＩＧＢＴのエミッタ（Ｅ）と端子ＬＤ５との間に、集積回路上に形成された導線、電極箔およびこの電極箔とＩＣ１の端子とを接続する金属線（ワイヤーボンディング）等により、寄生インダクタが生じる。そして、この寄生インダクタと電極間容量ＣｐとがＬＣ共振を起こすため、スイッチング素子Ｓ１のエミッタ（Ｅ）の電圧が電圧Ｖｓとなった後も、端子ＬＤ５の電圧は上昇を続け、電圧Ｖｓよりも高い電圧となる。これにより、図８の破線に示すように維持パルス波形の立ち上がり部分にリンギングが発生する。
【００６５】
しかし、本実施の形態では、ダイオードＤ１１をＩＣ１の外部に設けた構成としているので、ダイオードＤ１１のアノード（Ａ）の電圧がカソード（Ｃａ）の電圧Ｖｓよりも高くなるとダイオードＤ１１が導通して端子ＬＤ５から電源ＶＳに電流を流すことができる。これにより端子ＬＤ５の電位を電圧Ｖｓに近づけることができ、図８の実線に示すようにリンギングを低減することができる。
【００６６】
なお、ダイオードＤ１２と同様にダイオードＤ１１をＩＣ１内部に設けた構成（図示せず）では、このようなリンギングを低減する効果を得ることは難しい。これは、スイッチング素子Ｓ１のエミッタ（Ｅ）の電圧が実質的に電圧Ｖｓと同程度までしか上昇しないため、ダイオードＤ１１のカソード（Ｃａ）とアノード（Ａ）とがほぼ同電位となり、そのためダイオードＤ１１が動作せず、ＬＣ共振によりスイッチング素子Ｓ１のエミッタ（Ｅ）よりも電圧が上昇した端子ＬＤ５の電圧を降圧できないからである。
【００６７】
以上述べたように、本実施の形態においては、第１のスイッチング素子Ｓ１であるＩＧＢＴおよび第２のスイッチング素子Ｓ２であるＩＧＢＴを１つのパッケージ内に集積化してＩＣ１を形成するとともに、第２のスイッチング素子Ｓ２であるＩＧＢＴを保護するためのダイオードＤ１２をＩＣ１内に搭載し、かつ第１のスイッチング素子Ｓ１であるＩＧＢＴを保護するためのダイオードＤ１１をＩＣ１の外部に設けてクランプ回路を構成することで、大画面化、高輝度化されたパネルであっても、維持パルスを発生させる際に生じるリンギングを低減し、安定した維持放電を実現することができる。
【００６８】
なお、本実施の形態では、走査電極ＳＣ１〜ＳＣｎ側のクランプ回路５２を例に説明を行ったが、維持電極ＳＵ１〜ＳＵｎ側のクランプ回路６２においても同様の構成により同様の効果を得ることができる。また、この構成は、維持パルス発生回路におけるクランプ回路に何ら限定されるものではなく、データ電極駆動回路がクランプ回路を有するような構成の場合には、このクランプ回路に同様の構成を適用することで、同様の効果を得ることができる。
【産業上の利用可能性】
【００６９】
以上のように本発明は、大画面化、高輝度化されたパネルであっても、駆動電圧波形のリンギングを低減して安定した放電を実現することができ、画像表示品質のよいプラズマディスプレイ装置およびプラズマディスプレイ装置用駆動回路として有用である。
【図面の簡単な説明】
【００７０】
【図１】本発明の一実施の形態におけるパネルの構造を示す分解斜視図
【図２】同パネルの電極配列図
【図３】同パネルの各電極に印加する駆動電圧波形図
【図４】本発明の一実施の形態におけるプラズマディスプレイ装置の回路ブロック図
【図５】本発明の一実施の形態における維持パルス発生回路の回路図
【図６】同維持パルス発生回路の動作を説明するためのタイミングチャート
【図７】本発明の一実施の形態におけるＩＣの概要を示す図
【図８】本発明の一実施の形態における維持パルス波形の立ち上がり部分を拡大して示した図
【符号の説明】
【００７１】
１    プラズマディスプレイ装置
１０    パネル（プラズマディスプレイパネル）
２１    （ガラス製の）前面板
２２    走査電極
２３    維持電極
２４    表示電極対
２５，３３    誘電体層
２６    保護層
３１    背面板
３２    データ電極
３４    隔壁
３５    蛍光体層
４１    画像信号処理回路
４２    データ電極駆動回路
４３    走査電極駆動回路
４４    維持電極駆動回路
４５    タイミング発生回路
５０，６０    維持パルス発生回路
５１，６１    電力回収回路
５２，６２    クランプ回路
Ｑ１，Ｑ２，Ｑ３，Ｑ４    スイッチング素子
Ｓ１，Ｓ２，Ｓ３，Ｓ４    スイッチング素子（ＩＧＢＴ）
Ｃ１，Ｃ２    コンデンサ
Ｌ１，Ｌ２    インダクタ
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４    ダイオード
【図１】
2008197426.tif 000003
【図２】
2008197426.tif 000004
【図３】
2008197426.tif 000005
【図４】
2008197426.tif 000006
【図５】
2008197426.tif 000007
【図６】
2008197426.tif 000008
【図７】
2008197426.tif 000009
【図８】
2008197426.tif 000010