(57)【要約】【課題】記憶装置にデータを書き込み中に非同期リセットが発生すると、書き込み中のアドレスに対するデータの内容が破壊される場合がある。また場合によっては記憶装置中の任意のアドレスに対するデータの内容が破壊する恐れがある。【解決手段】アクセスコントローラ６０２から出力するデータ信号Ｓ６０８とアドレス信号Ｓ６０７をバッファ６０３、６０４を介して記憶部６０１に入力する。また記憶部６０１の書き込み許可信号Ｓ６０９がハイとなる書き込み時には非同期リセット信号Ｂ６０２を同期化して出力（Ｓ６０５）するリセットコントローラ６０５を有する。【選択図】図６
2008040877.tif 000002
【特許請求の範囲】
【請求項１】
システムと命令バス、データバスおよびアドレスバスにより接続されて前記システムから書き込み命令、データおよびアドレスを受けて前記データを格納する記憶装置であって、
前記命令バスの書き込み命令を受け前記アドレスバス上のアドレスが前記記憶部の領域のとき選択信号、書き込み許可信号、アドレス信号および前記データを出力するとともに前記システムからのリセット信号を受けてリセット可能なアクセスコントローラと、
前記選択信号および前記書き込み許可信号を受けて書き込み可能となり前記アドレス信号によるアドレスに前記データを記憶する記憶部と、
前記記憶部が前記アクセスコントローラから前記選択信号を受けているときに前記アドレス信号を格納するアドレスバッファとを備えた記憶装置。
【請求項２】
アドレスバッファは、アクセスコントローラの書き込み許可信号のあるときのアドレスを格納する請求項１記載の記憶装置。
【請求項３】
アクセスコントローラの書き込み許可信号は書き込み動作のときハイレベルの信号であり、読み出し動作のときロウレベルの信号であり、
前記アクセスコントローラの選択信号があるときに書き込み許可信号を格納するフラグレジスタを有する請求項１記載の記憶装置。
【請求項４】
アドレスバッファはアクセスコントローラが出力するアドレス信号を入力し、前記アドレスバッファの出力を記憶部に出力する請求項３記載の記憶装置。
【請求項５】
アドレスバッファに格納されたアドレスを、システムからのリセット解除信号を受けて格納する第２のアドレスバッファを有する請求項１記載の記憶装置。
【請求項６】
システムと命令バス、データバスおよびアドレスバスにより接続されて前記システムから書き込み命令、データおよびアドレスを受けて前記データを格納する記憶装置であって、
前記命令バスの書き込み命令を受け前記アドレスバス上のアドレスが前記記憶部の領域のとき選択信号、書き込み許可信号、アドレス信号および前記データ信号を出力するアクセスコントローラと、
前記書き込み許可信号を受けて前記システムからの非同期リセット信号をクロックに同期したリセット信号に変えて前記アクセスコントローラに出力するリセットコントローラと、
前記クロックに同期して前記アドレス信号を入力するアドレスバッファと、
前記クロックに同期して前記データ信号を入力するデータバッファと、  
前記選択信号および前記書き込み許可信号を受けて書き込み可能となり前記アドレスバッファの出力によるアドレスに前記データバッファによるデータを格納する記憶部とを備えた記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶装置に関するものである。
【背景技術】
【０００２】
従来の記憶装置は、記憶部と、この記憶部にデータバスとアドレスバスと記憶装置選択信号線と書き込み許可信号線とで接続されたアクセスコントローラとを備え、アクセスコントローラが外部リセット信号線によりリセットコントローラにより接続されている(特許文献１参照)。
【０００３】
図７は従来の記憶装置である。７０１はアドレス信号Ｓ７０７とデータ信号Ｓ７０８と書き込み許可信号Ｓ７０９と選択信号Ｓ７１０を有する記憶装置である。
【０００４】
７０２はシステムの命令バスＢ７０３とシステムのデータバスＢ７０４とシステムのアドレスバスＢ７０５とアドレス信号Ｓ７０７とデータ信号Ｓ７０８と書き込み許可信号Ｓ７０９と選択信号Ｓ７１０を有するアクセスコントローラである。
【０００５】
Ｂ７０２はシステムからの非同期リセット信号である。
【０００６】
Ｂ７０３はシステムからの命令が流れる命令バスである。
【０００７】
Ｂ７０４はシステムからのデータが流れるデータバスである。
【０００８】
Ｂ７０５はシステムからのアドレスが流れるアドレスバスである。
【０００９】
Ｓ７０６はシステム全体を同期化するクロックである。
【００１０】
Ｓ７０７はアクセスコントローラ７０２が出力するアドレス信号である。
【００１１】
Ｓ７０８はアクセスコントローラ７０２が出力するデータ信号である。
【００１２】
Ｓ７０９はアクセスコントローラ７０２が出力する書き込み許可信号である。
【００１３】
Ｓ７１０はアクセスコントローラ７０２が出力する選択信号である。
【００１４】
アクセスコントローラ７０２はアドレスバスＢ７０５が指し示すアドレスが記憶装置７０１のアドレス空間内である場合、記憶装置７０１に対してアドレスバスＢ７０５上のアドレスをアドレス信号Ｓ７０７として出力し、データバスＢ７０４上のデータをデータ信号Ｓ７０８として出力し、記憶装置７０１の選択信号Ｓ７１０にハイレベルの信号を出力し、書き込み動作で有れば書き込み許可信号Ｓ７０９にハイレベルの信号を出力し、読み出し動作で有れば書き込み許可信号Ｓ７０９にロウレベルの信号を出力する。
【特許文献１】実開平７−４１６４１号（実願平５−７０２７５号第２頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、書き込み動作中にリセット信号Ｂ７０２が発生した場合、データバスＢ７０４とアドレスバスＢ７０５は不定となり、アクセスコントローラ７０２から記憶装置７０１へ出力している信号は不定となり、記憶装置７０１の書き込みを行っていたアドレスのデータは破壊されている可能性がある。また、アドレスバスＢ７０５が不定となることからアドレス信号Ｓ７０７も不定となり、記憶装置７０１内のアドレスを偶然指し示すとそのアドレスのデータが破壊される可能性があり、記憶装置７０１が記憶しているデータの信頼性が低下する恐れがあった。
【００１６】
このように、従来、記憶装置に書き込み中に発生した非同期リセットにより、書き込んでいたアドレスのデータが破壊された可能性があったため、リセット解除後に記憶装置のデータを読み込むことは危険であった。
【００１７】
したがって、本発明の目的は、データの信頼性を確保することが可能な記憶装置を提供することである。
【課題を解決するための手段】
【００１８】
本発明の記憶装置は、システムと命令バス、データバスおよびアドレスバスにより接続されてシステムから書き込み命令、データおよびアドレスを受けてデータを格納する記憶装置であって、
命令バスの書き込み命令を受けアドレスバス上のアドレスが記憶部の領域のとき選択信号、書き込み許可信号、アドレス信号およびデータを出力するとともにシステムからのリセット信号を受けてリセット可能なアクセスコントローラと、
選択信号および書き込み許可信号を受けて書き込み可能となりアドレス信号によるアドレスにデータを記憶する記憶部と、
記憶部がアクセスコントローラから選択信号を受けているときにアドレス信号を格納するアドレスバッファとを備えたものである。
【００１９】
上記構成において、アドレスバッファは、アクセスコントローラの書き込み許可信号のあるときのアドレスを格納する。
【００２０】
上記構成において、アクセスコントローラの書き込み許可信号は書き込み動作のときハイレベルの信号であり、読み出し動作のときロウレベルの信号であり、
アクセスコントローラの選択信号があるときに書き込み許可信号を格納するフラグレジスタを有する。
【００２１】
上記構成において、アドレスバッファはアクセスコントローラが出力するアドレス信号を入力し、アドレスバッファの出力を記憶部に出力する。
【００２２】
上記構成において、アドレスバッファに格納されたアドレスを、システムからのリセット解除信号を受けて格納する第２のアドレスバッファを有する。
【００２３】
本発明の別の記憶装置は、システムと命令バス、データバスおよびアドレスバスにより接続されてシステムから書き込み命令、データおよびアドレスを受けてデータを格納する記憶装置であって、
命令バスの書き込み命令を受けアドレスバス上のアドレスが記憶部の領域のとき選択信号、書き込み許可信号、アドレス信号およびデータ信号を出力するアクセスコントローラと、
書き込み許可信号を受けてシステムからの非同期リセット信号をクロックに同期したリセット信号に変えてアクセスコントローラに出力するリセットコントローラと、
クロックに同期してアドレス信号を入力するアドレスバッファと、
クロックに同期してデータ信号を入力するデータバッファと、  
選択信号および書き込み許可信号を受けて書き込み可能となりアドレスバッファの出力によるアドレスにデータバッファによるデータを格納する記憶部とを備えたものである。
【発明の効果】
【００２４】
本発明の記憶装置によれば、記憶部と記憶部のアクセスコントローラとアドレスバッファを持つ非同期リセット入力があるシステムにおいて、記憶部にアクセスしている時、アクセスコントローラの選択信号を元に、記憶部のアドレスを記憶部のアドレス信号に並列に設けたアドレスバッファに蓄積することにより、記憶部にアクセス中に非同期リセットがかかったアドレスをリセット復帰後に知ることができる。これにより、書き込み動作中の非同期リセットによるデータ破壊の可能性のあるアドレスをリセット解除後に知ることが可能になり、データ破壊を回避することができる。
【００２５】
アドレスバッファは、アクセスコントローラの書き込み許可信号のあるときのアドレスを格納するため、非同期リセットがかかった時に記憶部に書き込み動作中であった場合のみアクセスしていたアドレスを格納することができる。
【００２６】
アクセスコントローラの選択信号があるときに書き込み許可信号を格納するフラグレジスタを有すると、記憶部にアクセス中に非同期リセットがかかったアドレスが読み出し動作だったのか書き込み動作だったのかがリセット復帰後に知ることができる。
【００２７】
アドレスバッファはアクセスコントローラが出力するアドレス信号を入力し、アドレスバッファの出力を記憶部に出力することで、非同期リセットが発生したときにアドレスバスが不定となっても記憶部に確定したアドレスを出力し続けることができる。
【００２８】
アドレスバッファに格納されたアドレスを、システムからのリセット解除信号を受けて格納する別のアドレスバッファを有することで、リセット解除後にアドレスバッファの内容を読み出す前に記憶部にアクセスが行われてアドレスバッファの内容が更新されても、別のアドレスバッファに非同期リセットが発生した時のアドレスが格納されているため、リセット時のアドレスを確実に知ることができる。
【００２９】
記憶部の読み出し動作中に発生した非同期リセット信号は非同期にリセット動作するが、記憶部に書き込み動作中に発生した非同期リセット信号はシステムクロックとの同期リセット信号として出力し書き込み動作が完了した後にリセット動作することで、書き込んでいるアドレスのデータ破壊を防ぐことができ、リセットによる書き込みデータ破壊なくデータの書き込みが可能になる。
【００３０】
上記のように、本発明によれば、リセット動作により記憶装置へ格納したデータが破壊される事を防ぎ、また、リセット復帰後にリセット動作により破壊された可能性のあるデータを読み込む危険を回避する機能を有する。
【発明を実施するための最良の形態】
【００３１】
本発明の第１の実施の形態を図１により説明する。１０１はアドレス信号Ｓ１０７とデータ信号Ｓ１０８と書き込み許可信号Ｓ１０９と選択信号Ｓ１１０を有する記憶装置である。
【００３２】
１０２はシステムの命令バスＢ１０３とシステムのデータバスＢ１０４とシステムのアドレスバスＢ１０５とアドレス信号Ｓ１０７とデータ信号Ｓ１０８と書き込み許可信号Ｓ１０９と選択信号Ｓ１１０を有するアクセスコントローラである。
【００３３】
１０３はアドレス信号Ｓ１０７とクロックＳ１０６を有するアドレスバッファである。
【００３４】
Ｂ１０２はシステムからの非同期リセット信号である。
【００３５】
Ｂ１０３はシステムからの命令が流れる命令バスである。
【００３６】
Ｂ１０４はシステムからのデータが流れるデータバスである。
【００３７】
Ｂ１０５はシステムからのアドレスが流れるアドレスバスである。
【００３８】
Ｓ１０３はクロックＳ１０６と選択信号Ｓ１１０からなるバッファクロックである。
【００３９】
Ｓ１０４はアドレスバッファ１０３に入力するアクセスアドレス信号である。
【００４０】
Ｓ１０６はシステム全体を同期化するクロックである。
【００４１】
Ｓ１０７はアクセスコントローラ１０２が出力するアドレス信号である。
【００４２】
Ｓ１０８はアクセスコントローラ１０２が出力するデータ信号である。
【００４３】
Ｓ１０９はアクセスコントローラ１０２が出力する書き込み許可信号である。
【００４４】
Ｓ１１０はアクセスコントローラ１０２が出力する選択信号である。
【００４５】
アクセスコントローラ１０２は、命令バスＢ１０３に書き込み命令を確認した時、アドレスバスＢ１０５上のアドレスが記憶装置１０１の領域のとき、記憶装置１０１の選択信号Ｓ１１０にハイ電位を出力し書き込み許可信号Ｓ１０９にハイ電位を出力し記憶装置１０１を書き込みモードにする。その後クロックＳ１０６の立ち上がりエッジに同期してアドレスバスＢ１０５上のアドレスをアドレス信号Ｓ１０７に出力すると同時に、データバスＢ１０４上のデータをデータ信号Ｓ１０８に出力する。選択信号Ｓ１１０がハイ電位の時、バッファクロックＳ１０３はクロックＳ１０６が出力されておりアクセスアドレス信号Ｓ１０４はアドレス信号Ｓ１０７のアドレスデータがアドレスバッファ１０３に格納される。記憶装置１０１へ書き込み動作中にリセット信号Ｂ１０２が入力されると、書き込んでいたアドレスへのデータが破壊される可能性があるが、本手法を用いればアドレスバッファ１０３にリセット直前にアクセスしていたアドレスが格納されているため、リセット復帰後にアドレスバッファ１０３の内容を確認することで信頼性の低いデータが格納されている記憶装置１０１のアドレスを特定することが可能となる。
【００４６】
本発明の第２の実施の形態を図２により説明する。２０１はアドレス信号Ｓ２０７とデータ信号Ｓ２０８と書き込み許可信号Ｓ２０９と選択信号Ｓ２１０を有する記憶部である。
【００４７】
２０２はシステムの命令バスＢ２０３とシステムのデータバスＢ２０４とシステムのアドレスバスＢ２０５とアドレス信号Ｓ２０７とデータ信号Ｓ２０８と書き込み許可信号Ｓ２０９と選択信号Ｓ２１０を有するアクセスコントローラである。
【００４８】
２０３はアドレス信号Ｓ２０７とクロックＳ２０６を有するアドレスバッファである。
【００４９】
２０４は書き込み時ダミーアドレス信号Ｓ２１１と書き込み許可信号Ｓ２０９とアドレス信号Ｓ１０７を有する転送制御回路である。
【００５０】
Ｂ２０２はシステムからの非同期リセット信号である。
【００５１】
Ｂ２０３はシステムからの命令が流れる命令バスである。
【００５２】
Ｂ２０４はシステムからのデータが流れるデータバスである。
【００５３】
Ｂ２０５はシステムからのアドレスが流れるアドレスバスである。
【００５４】
Ｓ２０３はクロックＳ２０６と選択信号Ｓ２１０からなるバッファクロックである。
【００５５】
Ｓ２０４は転送制御回路２０４が出力するアクセスアドレス信号である。
【００５６】
Ｓ２０６はシステム全体を同期化するクロックである。
【００５７】
Ｓ２０７はアクセスコントローラ２０２が出力するアドレス信号である。
【００５８】
Ｓ２０８はアクセスコントローラ２０２が出力するデータ信号である。
【００５９】
Ｓ２０９はアクセスコントローラ２０２が出力する書き込み許可信号である。
【００６０】
Ｓ２１０はアクセスコントローラ２０２が出力する選択信号である。
【００６１】
アクセスコントローラ２０２は、命令バスＢ２０３に書き込み命令を確認した時、アドレスバスＢ２０５上のアドレスが記憶部２０１の領域のとき、記憶部２０１の選択信号Ｓ２１０にハイ電位を出力し書き込み許可信号Ｓ２０９にハイ電位を出力し記憶部２０１を書き込みモードにする。その後クロックＳ２０６の立ち上がりエッジに同期してアドレスバスＢ２０５上のアドレスをアドレス信号Ｓ２０７に出力すると同時に、データバスＢ２０４上のデータをデータ信号Ｓ２０８に出力する。転送制御回路２０４は書き込み許可信号Ｓ２０９がハイの時、アドレス信号Ｓ２０７のアドレスデータをアクセスアドレス信号Ｓ２０４として出力し、アドレスバッファ２０３は選択信号Ｓ２１０でクロックＳ２０６を入力（ゲーテッド）したバッファクロックＳ２０３の立ち上がりエッジでアクセスアドレス信号Ｓ２０４を格納する。書き込み許可信号Ｓ２０９がロウの時、転送制御回路２０４は読み取り時判別アドレスＳ２１１を選択し書き込みアドレスとしてアドレスバッファ２０３へ出力する。読み取り時判別アドレスとしては、記憶部２０１のアドレス空間に存在しないアドレス、たとえばｘ‘ｆｆｆｆ’などを設定しておく。記憶部２０１へ書き込み動作中にリセット信号Ｂ２０２が入力されると、書き込んでいたアドレスへのデータが破壊される可能性があるが、本手法を用いればアドレスバッファ２０３にリセット直前にアクセスしていたアドレスが格納されているため、リセット復帰後にアドレスバッファ２０３の内容を確認することで信頼性の低いデータが格納されている記憶装置２０１のアドレスを特定することが可能となる。リセット復帰後にアドレスバッファ２０３の内容を確認した時にｘ‘ｆｆｆｆ’を読み出した場合、リセットは記憶部２０１の書き込み時には発生していない事を知ることが可能となる。
【００６２】
本発明の第３の実施の形態を図３により説明する。３０１はアドレス信号Ｓ３０７とデータ信号Ｓ３０８と書き込み許可信号Ｓ３０９と選択信号Ｓ３１０を有する記憶部である。
【００６３】
３０２はシステムの命令バスＢ３０３とシステムのデータバスＢ３０４とシステムのアドレスバスＢ３０５とアドレス信号Ｓ３０７とデータ信号Ｓ３０８と書き込み許可信号Ｓ３０９と選択信号Ｓ３１０を有するアクセスコントローラである。
【００６４】
３０３はアドレス信号Ｓ３０７とクロックＳ３０６を有するアドレスバッファである。
【００６５】
３０４は書き込み許可信号Ｓ３０９を備える書き込みフラグレジスタである。
【００６６】
Ｂ３０２はシステムからの非同期リセット信号である。
【００６７】
Ｂ３０３はシステムからの命令が流れる命令バスである。
【００６８】
Ｂ３０４はシステムからのデータが流れるデータバスである。
【００６９】
Ｂ３０５はシステムからのアドレスが流れるアドレスバスである。
【００７０】
Ｓ３０３はクロックＳ３０６と選択信号Ｓ３１０からなるバッファクロックである。
【００７１】
Ｓ３０６はシステム全体を同期化するクロックである。
【００７２】
Ｓ３０７はアクセスコントローラ３０２が出力するアドレス信号である。
【００７３】
Ｓ３０８はアクセスコントローラ３０２が出力するデータ信号である。
【００７４】
Ｓ３０９はアクセスコントローラ３０２が出力する書き込み許可信号である。
【００７５】
Ｓ３１０はアクセスコントローラ３０２が出力する選択信号である。
【００７６】
アクセスコントローラ３０２は、命令バスＢ３０３に書き込み命令を確認した時、アドレスバスＢ３０５上のアドレスが記憶装置３０１の領域のとき、記憶装置３０１の選択信号Ｓ３１０にハイ電位を出力し書き込み許可信号Ｓ３０９にハイ電位を出力し記憶装置３０１を書き込みモードにする。その後クロックＳ３０６の立ち上がりエッジに同期してアドレスバスＢ３０５上のアドレスをアドレス信号Ｓ３０７に出力すると同時に、データバスＢ３０４上のデータをデータ信号Ｓ３０８に出力する。選択信号Ｓ３１０がハイ電位の時、バッファクロックＳ３０３はクロックＳ３０６が出力されておりアドレス信号Ｓ３０７のアドレスデータはアドレスバッファ３０３に格納される。また、書き込み許可信号Ｓ３０９の値を同時に書き込みフラグレジスタ３０４へ格納する。
【００７７】
以上の動作から、書き込みフラグレジスタ３０４の状態がハイであれば、記憶装置３０１へデータの書き込み動作中にリセットが発生した事が判りアドレスバッファ３０３に格納されているアドレスのデータは破壊されている可能性があることを示し、また、書き込みフラグレジスタ３０４の状態がロウであれば、記憶装置３０１からデータの読み出し動作中にリセットが発生したことがわかり記憶装置３０１に格納されているデータは破壊していない事を知ることができる。
【００７８】
本発明の第４の実施の形態を図４により説明する。４０１はアドレス信号Ｓ４０７とデータ信号Ｓ４０８と書き込み許可信号Ｓ４０９と選択信号Ｓ４１０を有する記憶部である。
【００７９】
４０２はシステムの命令バスＢ４０３とシステムのデータバスＢ４０４とシステムのアドレスバスＢ４０５とアドレス信号Ｓ４０７とデータ信号Ｓ４０８と書き込み許可信号Ｓ４０９と選択信号Ｓ４１０を有するアクセスコントローラである。
【００８０】
４０３はアドレス信号Ｓ４０７とクロックＳ４０６を有するアドレスバッファである。このアドレスバッファ４０３はアクセスコントローラ４０２が出力するアドレス信号Ｓ４０７を入力し、アドレスバッファ４０３の出力を記憶部４０１に出力する。
【００８１】
４０４は書き込み許可信号Ｓ４０９を備える書き込みフラグレジスタである。
【００８２】
Ｂ４０２はシステムからの非同期リセット信号である。
【００８３】
Ｂ４０３はシステムからの命令が流れる命令バスである。
【００８４】
Ｂ４０４はシステムからのデータが流れるデータバスである。
【００８５】
Ｂ４０５はシステムからのアドレスが流れるアドレスバスである。
【００８６】
Ｓ４０３はアドレスバッファ４０３の出力であり、記憶部４０１に入力される。
【００８７】
Ｓ４０４はクロックＳ４０６と選択信号Ｓ４１０からなるバッファクロックである。
【００８８】
Ｓ４０６はシステム全体を同期化するクロックである。
【００８９】
Ｓ４０７はアクセスコントローラ４０２が出力するアドレス信号である。
【００９０】
Ｓ４０８はアクセスコントローラ４０２が出力するデータ信号である。
【００９１】
Ｓ４０９はアクセスコントローラ４０２が出力する書き込み許可信号である。
【００９２】
Ｓ４１０はアクセスコントローラ４０２が出力する選択信号である。
【００９３】
アクセスコントローラ４０２は、命令バスＢ４０３に書き込み命令を確認した時、アドレスバスＢ４０５上のアドレスが記憶装置４０１の領域のとき、記憶部４０１の選択信号Ｓ４１０にハイ電位を出力し書き込み許可信号Ｓ４０９にハイ電位を出力し記憶部４０１を書き込みモードにする。その後クロックＳ４０６の立ち上がりエッジに同期してアドレスバスＢ４０５上のアドレスをアドレス信号Ｓ４０７に出力すると同時に、データバスＢ４０４上のデータをデータ信号Ｓ４０８に出力する。選択信号Ｓ４１０がハイ電位の時、バッファクロックＳ４０４はクロックＳ４０６が出力されておりアドレス信号Ｓ４０７のアドレスデータはアドレスバッファ４０３に格納される。また、書き込み許可信号Ｓ４０９の値を同時に書き込みフラグレジスタ４０４へ格納する。以上の動作から、書き込みフラグレジスタ４０４の状態がハイであれば、記憶部４０１へデータの書き込み動作中にリセットが発生した事が判りアドレスバッファ４０３に格納されているアドレスのデータは破壊されている可能性があることを示し、また、書き込みフラグレジスタ４０４の状態がロウであれば、記憶部４０１からデータの読み出し動作中にリセットが発生したことがわかり記憶部４０１に格納されているデータは破壊していない事を知ることができる。
【００９４】
本発明の第５の実施の形態を図５により説明する。５０１はアドレス信号Ｓ５０７とデータ信号Ｓ５０８と書き込み許可信号Ｓ５０９と選択信号Ｓ５１０を有する記憶部である。
【００９５】
５０２はシステムの命令バスＢ５０３とシステムのデータバスＢ５０４とシステムのアドレスバスＢ５０５とアドレス信号Ｓ５０７とデータ信号Ｓ５０８と書き込み許可信号Ｓ５０９と選択信号Ｓ５１０を有するアクセスコントローラである。
【００９６】
５０３はアドレス信号Ｓ５０７とクロックＳ５０６を有する第１のアドレスバッファである。
【００９７】
５０４は第１のアドレスバッファの出力信号Ｓ５０３と内部リセット解除信号Ｓ５０４を有する第２のアドレスバッファである。
【００９８】
Ｂ５０２はシステムからの非同期リセット信号である。
【００９９】
Ｂ５０３はシステムからの命令が流れる命令バスである。
【０１００】
Ｂ５０４はシステムからのデータが流れるデータバスである。
【０１０１】
Ｂ５０５はシステムからのアドレスが流れるアドレスバスである。
【０１０２】
Ｓ５０５はクロックＳ５０６と選択信号Ｓ５１０からなるバッファクロックである。
【０１０３】
Ｓ５０６はシステム全体を同期化するクロックである。
【０１０４】
Ｓ５０７はアクセスコントローラ５０２が出力するアドレス信号である。
【０１０５】
Ｓ５０８はアクセスコントローラ５０２が出力するデータ信号である。
【０１０６】
Ｓ５０９はアクセスコントローラ５０２が出力する書き込み許可信号である。
【０１０７】
Ｓ５１０はアクセスコントローラ５０２が出力する選択信号である。
【０１０８】
アクセスコントローラ５０２は、命令バスＢ５０３に書き込み命令を確認した時、アドレスバスＢ５０５上のアドレスが記憶装置５０１の領域のとき、記憶部５０１の選択信号Ｓ５１０にハイ電位を出力し書き込み許可信号Ｓ５０９にハイ電位を出力し記憶部５０１を書き込みモードにする。その後クロックＳ５０６の立ち上がりエッジに同期してアドレスバスＢ５０５上のアドレスをアドレス信号Ｓ５０７に出力すると同時に、データバスＢ５０４上のデータをデータ信号Ｓ５０８に出力する。選択信号Ｓ５１０がハイ電位の時、バッファクロックＳ５０５はクロックＳ５０６が出力されておりアドレス信号Ｓ５０７のアドレスデータは第１のアドレスバッファ５０３に格納される。リセット信号Ｂ５０２が発生してリセットが起こると、そのリセットから復帰する内部リセット復帰信号Ｓ５０４により第１のアドレスバッファ５０３に蓄えられたアドレスは第２のアドレスバッファ５０４に転送される。
【０１０９】
記憶部５０１へ書き込み動作中にリセット信号Ｂ５０２が入力されると、書き込んでいたアドレスへのデータが破壊される可能性があるが、本手法を用いれば第１のアドレスバッファ５０３にリセット直前にアクセスしていたアドレスが格納されているため、リセット復帰後に第２のアドレスバッファ５０４の内容を確認することで信頼性の低いデータが格納されている記憶部５０１のアドレスを特定することが可能となる。また、リセット復帰後にデータ破壊の可能性のあるアドレスが蓄えられている第１のアドレスバッファ５０３にアクセスする前に記憶部５０１にアクセスが行われると第１のアドレスバッファ５０３の内容は更新されるが、第２のアドレスバッファ５０４にリセット直前にアクセスのあったアドレスが転送されているためにリセット後に記憶部５０１にアクセスがあった時でもデータ破壊の可能性のあるアドレスを確認することが可能になる。
【０１１０】
本発明の第６の実施の形態を図６により説明する。６０１はデータバッファ６０４の出力とアドレスバッファ６０３の出力と書き込み許可信号Ｓ６０９と選択信号Ｓ６１０を有する記憶部である。
【０１１１】
６０２はシステムの命令バスＢ６０３とシステムのデータバスＢ６０４とシステムのアドレスバスＢ６０５とアドレス信号Ｓ６０７とデータ信号Ｓ６０８と書き込み許可信号Ｓ６０９と選択信号Ｓ６１０とリセットコントローラ６０５の出力である制御リセット信号Ｓ６０５を有するアクセスコントローラである。
【０１１２】
６０３はアドレス信号Ｓ６０７とクロックＳ６０６を有するアドレスバッファである。
【０１１３】
６０４はデータ信号Ｓ６０８とクロックＳ６０６を有するデータバッファである。
【０１１４】
Ｂ６０２はシステムからの非同期リセット信号である。
【０１１５】
Ｂ６０３はシステムからの命令が流れる命令バスである。
【０１１６】
Ｂ６０４はシステムからのデータが流れるデータバスである。
【０１１７】
Ｂ６０５はシステムからのアドレスが流れるアドレスバスである。
【０１１８】
Ｓ６０３はアドレスバッファの出力信号である。
【０１１９】
Ｓ６０４はデータバッファ６０４の出力信号である。
【０１２０】
Ｓ６０６はシステム全体を同期化するクロックである。
【０１２１】
Ｓ６０７はアクセスコントローラ６０２が出力するアドレス信号である。
【０１２２】
Ｓ６０８はアクセスコントローラ６０２が出力するデータ信号である。
【０１２３】
Ｓ６０９はアクセスコントローラ６０２が出力する書き込み許可信号である。
【０１２４】
Ｓ６１０はアクセスコントローラ６０２が出力する選択信号である。
【０１２５】
リセットコントローラ６０５は書き込み許可信号Ｓ６０９がロウ電位の時は制御リセット信号Ｓ６０５はリセット信号Ｂ６０２を出力し、書き込み許可信号Ｓ６０９がハイ電位の時は制御リセット信号Ｓ６０５はクロック信号Ｓ６０６に同期化されたリセット信号を出力する。アクセスコントローラ６０２は、命令バスＢ６０３に書き込み命令を確認した時、アドレスバスＢ６０５上のアドレスが記憶部６０１の領域のとき、記憶部６０１の選択信号Ｓ６１０にハイ電位を出力し書き込み許可信号Ｓ６０９にハイ電位を出力し記憶部６０１を書き込みモードにする。その後クロックＳ６０６の立ち上がりエッジに同期してアドレスバスＢ６０５上のアドレスをアドレス信号Ｓ６０７に出力すると同時に、データバスＢ６０４上のデータをデータ信号Ｓ６０８に出力する。次のクロックＳ６０６の立ち上がりエッジでデータバッファ６０４はデータ信号Ｓ６０８を格納し同じタイミングでアドレスバッファ６０３はアドレス信号Ｓ６０７を格納する。リセット信号Ｂ６０２が発生してリセットが起こると、制御リセット信号Ｓ６０５はクロックＳ６０６に同期化されたリセット信号となりアクセスコントローラ６０２には記憶部６０１にデータが書き込まれた後に制御リセット信号Ｓ６０５が印加される。リセット時にアドレスバスＢ６０５とデータバスＢ６０４はともに不定になりアクセスコントローラ６０２が出力するアドレス信号Ｓ６０７とデータ信号Ｓ６０８も不定になる可能性があるが、記憶部６０１に入力されるアドレスバッファ６０３の出力信号（アドレス信号）Ｓ６０３とデータバッファ６０４の出力信号（データ信号）Ｓ６０４はそれぞれアドレスバッファ６０３とデータバッファ６０４に格納されたアドレスとデータを印加することが可能となる。
【産業上の利用可能性】
【０１２６】
本発明にかかる記憶装置は、記憶装置に格納するデータに高い信頼性を有する効果があり、記憶装置として例えばデータの格納や読み出しに対して高信頼性を要求する分野、たとえば車載システム等に有用である。
【図面の簡単な説明】
【０１２７】
【図１】本発明の第１の実施の形態のブロック図である。
【図２】本発明の第２の実施の形態のブロック図である。
【図３】本発明の第３の実施の形態のブロック図である。
【図４】本発明の第４の実施の形態のブロック図である。
【図５】本発明の第５の実施の形態のブロック図である。
【図６】本発明の第６の実施の形態のブロック図である。
【図７】従来例の記憶装置のブロック図である。
【符号の説明】
【０１２８】
１０１  記憶装置
１０２  アクセスコントローラ
１０３  アドレスバッファ
１０４  転送制御回路
Ｂ１０２  リセット信号
Ｂ１０３  命令バス
Ｂ１０４  データバス
Ｂ１０５  アドレスバス
Ｓ１０４  アクセスアドレス信号
Ｓ１０６  クロック信号
Ｓ１０７  アドレス信号
Ｓ１０８  データ信号
Ｓ１０９  書き込み許可信号
Ｓ１１０  選択信号
２０１  記憶装置
２０２  アクセスコントローラ
２０３  アドレスバッファ
２０４  転送制御回路
Ｂ２０２  リセット信号
Ｂ２０３  命令バス
Ｂ２０４  データバス
Ｂ２０５  アドレスバス
Ｓ２０４  書き込みアドレス
Ｓ２０６  クロック信号
Ｓ２０７  アドレス信号
Ｓ２０８  データ信号
Ｓ２０９  書き込み許可信号
Ｓ２１０  選択信号
Ｓ２１１  読みとり時判別アドレス
３０１  記憶装置
３０２  アクセスコントローラ
３０３  アドレスバッファ
３０４  書き込みフラグレジスタ
Ｂ３０２  リセット信号
Ｂ３０３  命令バス
Ｂ３０４  データバス
Ｂ３０５  アドレスバス
Ｓ３０３  バッファクロック
Ｓ３０６  クロック信号
Ｓ３０７  アドレス信号
Ｓ３０８  データ信号
Ｓ３０９  書き込み許可信号
Ｓ３１０  選択信号
４０１  記憶装置
４０２  アクセスコントローラ
４０３  アドレスバッファ
４０４  書き込み判別レジスタ
Ｂ４０２  リセット信号
Ｂ４０３  命令バス
Ｂ４０４  データバス
Ｂ４０５  アドレスバス
Ｓ４０３  バッファアドレス信号
Ｓ４０４  バッファクロック
Ｓ４０６  クロック信号
Ｓ４０７  アドレス信号
Ｓ４０８  データ信号
Ｓ４０９  書き込み許可信号
Ｓ４１０  選択信号
５０１  記憶装置
５０２  アクセスコントローラ
５０３  アドレスバッファ１
５０４  アドレスバッファ２
Ｂ５０２  リセット信号
Ｂ５０３  命令バス
Ｂ５０４  データバス
Ｂ５０５  アドレスバス
Ｓ５０３  アドレスバッファ１出力信号
Ｓ５０４  内部リセット解除信号
Ｓ５０５  バッファクロック
Ｓ５０６  クロック信号
Ｓ５０７  アドレス信号
Ｓ５０８  データ信号
Ｓ５０９  書き込み許可信号
Ｓ５１０  選択信号
６０１  記憶装置
６０２  アクセスコントローラ
６０３  アドレスバッファ
６０４  データバッファ
６０５  リセットコントローラ
Ｂ６０２  リセット信号
Ｂ６０３  命令バス
Ｂ６０４  データバス
Ｂ６０５  アドレスバス
Ｓ６０３  アドレスバッファ出力信号
Ｓ６０４  データバッファ出力信号
Ｓ６０５  制御リセット信号
Ｓ６０６  クロック信号
Ｓ６０７  アドレス信号
Ｓ６０８  データ信号
Ｓ６０９  書き込み許可信号
Ｓ６１０  選択信号
【図１】
2008040877.tif 000003
【図２】
2008040877.tif 000004
【図３】
2008040877.tif 000005
【図４】
2008040877.tif 000006
【図５】
2008040877.tif 000007
【図６】
2008040877.tif 000008
【図７】
2008040877.tif 000009