(57)【要約】【課題】  ＮＰＴ構造のＩＧＢＴでは、トレンチ密度を向上させても、オン抵抗に改善が少なかった。【解決手段】  本発明に係るＩＧＢＴでは、トレンチ２の幅Ｗ１とトレンチ２間の間隔Ｗ２との比（Ｗ１／Ｗ２）を１〜２の範囲で設定することで、電子電流密度と伝導度変調効果を最適にし、耐圧を保ち、特性のばらつきを抑えて、かつ、オン抵抗を大きく低減させることが可能となる。【選択図】      図１
2008311301.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のコレクタ層と、前記コレクタ層上に形成された第２導電型のドリフト層と、前記ドリフト層の主表面内に形成された第１導電型のベース層と、前記ベース層の表面から前記ドリフト層に到達するように形成された複数の絶縁ゲートと、前記ベース層の表面に前記絶縁ゲートに隣接するように形成された第２導電型のエミッタ層と、を備え、
前記絶縁ゲートの幅は、前記絶縁ゲートの最小間隔よりも大きいことを特徴とするノンパンチスルー型の絶縁ゲートバイポーラトランジスタ。
【請求項２】
前記絶縁ゲートの幅は、前記絶縁ゲートの最小間隔の２倍に満たないことを特徴とする請求項１に記載の絶縁ゲートバイポーラトランジスタ。
【請求項３】
前記コレクタ層は、ドリフト層に第１導電型の不純物が注入されて形成されていることを特徴とする請求項１に記載の絶縁ゲートバイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲートバイポーラトランジスタに関し、特に、トレンチ構造の絶縁ゲートバイポーラトランジスタに関する。
【背景技術】
【０００２】
絶縁ゲートバイポーラトランジスタは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）と称され、大電流スイッチングの主流の一つとなっている。
【０００３】
図７（ａ）は、従来技術に係るパンチスルー（Ｐｕｎｃｈ  Ｔｈｒｏｕｇｈ，ＰＴ）構造のトレンチ型ＩＧＢＴの断面図を示す。
【０００４】
ＰＴ構造のＩＧＢＴ５１は、Ｐ＋型の半導体基板からなるコレクタ層６０上に、Ｎ−型のバッファ層６２及びＮ−型のドリフト層５３が順次エピタキシャル成長される。そして、ドリフト層５３の主表面にはＰ型のベース層５４が形成され、当該ベース層５４の表面からドリフト層５３に到達するように、トレンチ５２が複数形成される。なお、本図では、簡単のため、トレンチ５２は２箇所に形成されているだけであるが、実際には、トレンチ５２は平面視においてストライプ状となるように所定の間隔をもって複数形成される。このトレンチ５２の内部には、ゲート酸化膜５５が形成され、当該ゲート酸化膜５５を介してトレンチ５２にゲート電極５６が埋め込まれて絶縁ゲートが構成される。さらに、ベース層５４の主表面には、絶縁ゲートと隣接するように、Ｎ型のエミッタ層５７が形成される。そして、絶縁ゲートを覆い、かつエミッタ層５７を露出するように層間絶縁膜５９が形成され、エミッタ電極５８がエミッタ層５７とコンタクトするように形成される。
【０００５】
一般に、ＩＧＢＴでは、所望の耐圧で空乏層がコレクタ層に届かないように、ドリフト層は、エピタキシャル成長で厚く成長される。ただし、ＰＴ構造のＩＧＢＴ５１では、バッファ層６２が空乏層を止めるストッパとして機能するため、その分だけドリフト層５３を薄くできる。具体的には、６００Ｖの耐圧とする場合、ＰＴ構造のＩＧＢＴ５１では、ドリフト層５４は、約６０μｍの厚さにエピタキシャル成長される。
【０００６】
斯かる構成において、ＩＧＢＴ５１では、オン抵抗を低減させるため、トレンチ５２を高密度に形成してセル密度の向上が試みられてきた。つまり、トレンチ５２を高密度に形成することで、チャネルも高密度に形成されるため、電子の電流密度が向上し、オン抵抗が低減する。ここで、トレンチ５２を高密度にするには、トレンチ５２の幅Ｗ１及びトレンチ５２間の間隔Ｗ２を狭くすればよい。ただし、実際には、トレンチ５２の高密度化は、主にトレンチ５２の幅Ｗ１を狭くすることで実現されてきた。これは、トレンチ５２間の間隔Ｗ２を狭くすると、隣接するエミッタ層５７同士が接続される可能性が生じるからである。このため、トレンチ５７の幅Ｗ１は、トレンチ５７間の間隔Ｗ２より常に狭くなるように構成されており、例えば、トレンチ５７の幅Ｗ１は、トレンチ５７間の間隔Ｗ２の０．３倍程度であった。
【０００７】
さて、上述した通り、ドリフト層５４は、高耐圧が要求されると、それに応じた厚さが必要とされる。この点、前記のＰＴ型のＩＧＢＴ５１では、ドリフト層５４は、エピタキシャル成長により形成されているため、厚さに応じてコストが高騰してしまう。そこで、近年では、高耐圧が要求されるＩＧＢＴでは、ドリフト層が低価格なＦＺウエハにより構成されたノンパンチスルー（Ｎｏｎ  Ｐｕｎｃｈ  Ｔｈｒｏｕｇｈ，ＮＰＴ）構造が採用されてきた。
【０００８】
図７（ｂ）は、従来技術に係るＮＰＴ構造のトレンチ型ＩＧＢＴの断面図を示す。
【０００９】
ＮＰＴ構造のＩＧＢＴ７１は、所望の耐圧に応じてＦＺ（Ｆｌｏａｔ  Ｚｏｎｉｎｇ）ウエハが研磨され、ドリフト層７３が形成される。そして、コレクタ層８０は、Ｐ＋型の不純物が低ノーズ量でドリフト層７３に注入されて形成される。なお、ＮＰＴ構造のＩＧＢＴ７１では、ＰＴ構造のＩＧＢＴ５１のようにバッファ層６２が形成されていないため、ドリフト層７３は、６００Ｖの耐圧で１００μｍ程度の厚さが必要とされる。しかし、ＮＰＴ構造のＩＧＢＴ７１では、コレクタ層８０がイオン注入により形成されているため、素子全体の厚さは、ＮＰＴ構造の方がＰＴ構造よりも薄くなる。
【００１０】
ＮＰＴ構造においても、ＰＴ構造と同様に、トレンチ７２が高密度で形成され、電子の電流密度が高められてきた。ところが、前記の通り、ＮＰＴ構造では、コレクタ８０はイオン注入により形成されているため、ＰＴ構造と比べて、コレクタ層８０からドリフト層７３へ注入される正孔が数桁低い。このため、正孔が、トレンチ７２間にコンタクトされたエミッタ電極７８から抜ける影響が大きく、伝導度変調が弱くなりやすい。
【００１１】
このため、従来では、図８に示すＩＧＢＴ８１のように、トレンチ７２が高密度に形成された状態で、所定のトレンチ７２間の領域でエミッタ電極７８とベース層７４とを絶縁するように層間絶縁膜８２を形成して、正孔の排出量を抑制していた。
【００１２】
関連した技術文献としては、例えば以下の特許文献が挙げられる。
【特許文献１】特開２０００−５８８３３
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図８に示すＩＧＢＴ８１では、層間絶縁膜８２が形成されたトレンチ７２間において、ドリフト層７４は電位が浮いてしまい、特性にばらつきが生じやすい。つまり、ドリフト層７３では、正孔は少数キャリアになるため、ベース層７４／ドリフト層７３のポテンシャル障壁に影響を殆ど受けない。このため、ＩＧＢＴ８１がオンしているとき、コレクタ層８０から層間絶縁膜８２に囲まれたドリフト層７４に入り込んでしまい、それに応じて当該部分の電位が変動してしまう。また、ＩＧＢＴ８１がオフしたとき、当該部分に入り込んでしまった正孔の排出をコントロールすることは困難であり、スイッチング特性がばらついてしまう。
【課題を解決するための手段】
【００１４】
上記に鑑み、本発明に係る絶縁ゲートバイポーラトランジスタは、第１導電型のコレクタ層と、前記コレクタ層上に形成された第２導電型のドリフト層と、前記ドリフト層の主表面内に形成された第１導電型のベース層と、前記ベース層の表面から前記ドリフト層に到達するように形成された複数の絶縁ゲートと、前記ベース層の表面に前記絶縁ゲートと接するように形成された第２導電型のエミッタ層と、を備え、前記絶縁ゲートの幅は、前記絶縁ゲートの最小間隔よりも大きいことを特徴とする。
【発明の効果】
【００１５】
本発明にかかる絶縁ゲートバイポーラトランジスタは、ＮＰＴ構造であっても、本実施形態に係るＩＧＢＴでは、電子電流密度の低下を最小限に抑え、特性ばらつきを生じさせずに、十分に伝導度変調効果が得られる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明に係る絶縁ゲートバイポーラトランジスタの実施形態について、図面を参照して詳細に説明する。
【００１７】
図１は、本実施形態に係るＮＰＴ構造のトレンチ型ＩＧＢＴ１の断面図を示す。なお、本図では、簡単のため、トレンチ２は２箇所に形成されているだけであるが、実際には、トレンチは平面視においてストライプ状となるように所定の間隔をもって複数形成される。
【００１８】
ＩＧＢＴ１は、ＦＺウエハからなるＮ−のドリフト層３と、ドリフト層３の主表面に形成されたＰ型のベース層４と、ベース層４の表面からドリフト層３に到達するように形成された複数のトレンチ２と、トレンチ２の内部にゲート酸化膜５を介してゲート電極６が形成されてなる絶縁ゲートと、ベース層４の主表面で絶縁ゲートと隣接するように形成されたＮ＋型のエミッタ層７と、エミッタ層７にコンタクトするエミッタ電極８と、ゲート電極６とエミッタ電極８とを絶縁する層間絶縁膜９と、ドリフト層３の裏面側にイオン注入されて形成されたＰ＋型のコレクタ層１０とを備える。
【００１９】
ここで、ドリフト層３は、所望の耐圧で空乏層がコレクタ層１０に届かない程度の厚みが必要とされる。本実施形態に係るＩＧＢＴは、例えば、耐圧が６００Ｖの場合、ドリフト層３は、約１００μｍの厚さとなるようにＦＺウエハが研磨されて形成される。
【００２０】
また、コレクタ層１０は、所望のスイッチング特性に応じて不純物濃度が調整され、例えば、コレクタ層１０の不純物濃度のピーク値は、約１×１０１０ｃｍ−３となるように注入される。
【００２１】
本実施形態に係るＩＧＢＴ１では、トレンチ２の幅Ｗ１は、トレンチ２間の間隔Ｗ２よりも大きく、かつ、その２倍には満たないように構成される点に特徴がある。その詳細は後に説明する。
【００２２】
斯かる構成において、本実施形態に係るＩＧＢＴ１は、オン／オフ状態において、それぞれ以下のように動作する。
【００２３】
まず、ＩＧＢＴ１をオン状態とする場合の動作について説明する。エミッタ電極１１がアースに接続され、コレクタ電極１０に正電圧が印加される。すると、ドリフト層３とベース層４のＰＮ接合は逆バイアスとなる。しかし、当該状態で、ゲート電極６にエミッタ電極８との間で閾値以上の正電圧が印加されると、ドリフト層３には、ゲート電極５に沿って、Ｎ型に反転したチャネルが形成される。したがって、電子が、チャネルを介して、エミッタ層７からドリフト層３に電子が注入される。これにより、コレクタ層１０とｎ型ドリフト層３のＰＮ接合は順バイアスとなり、コレクタ層１０からドリフト層３へ正孔が注入される。すると、ドリフト層３において伝導度変調が生じてドリフト層３の抵抗が低くなる。
【００２４】
本実施形態に係るＩＧＢＴ１では、電子電流密度の低下を最小限に抑え、特性ばらつきを生じさせずに、十分に伝導度変調が発生する。その詳細は後に説明する。
【００２５】
次に、ＩＧＢＴ１をオフ状態とする場合の動作について説明する。ゲート電極６とエミッタ電極８との間の電圧を閾値以下にすると、ゲート電極６に沿って形成されていたチャネルが無くなる。すると、エミッタ層７からドリフト層３に電子が供給されなくなり、これに伴い、コレクタ電極１０からドリフト層３に正孔が注入されなくなる。そして、ドリフト層３に残存した電子及び正孔は、コレクタ層１０及びエミッタ電極１１から排出されるとともに、互いに再結合して電流となる。
【００２６】
さて、前述の通り、トレンチ２の幅Ｗ１は、トレンチ間の間隔Ｗ２よりも大きく、かつ、その２倍には満たないように構成される。以下、当該構成による効果について説明する。
【００２７】
図２は、以下に説明する評価におけるトレンチ２の幅Ｗ１及びトレンチ２間の間隔Ｗ２の条件を示す。評価は、ａ〜ｇの７条件の下で、トレンチ２の幅Ｗ１とトレンチ２間の間隔Ｗ２の比（Ｗ１／Ｗ２）を０．２〜２．４で条件を変えて行った。なお、ａは、従来技術に係るＩＧＢＴの条件に該当し、電子電流密度が最適化された場合に相当する。
【００２８】
図３は、比（Ｗ１／Ｗ２）と、それに応じたＩＧＢＴ１のオン抵抗に相当するサチュレーション電圧（ＶＣＥｓａｔ）の変化を示す。
【００２９】
本評価の結果、ａは、従来技術におけるＩＧＢＴの特性を示し、比（Ｗ１／Ｗ２）が約０．２のとき、ＶＣＥｓａｔは約６Ｖとなった。そして、ｂ〜ｆまでは、ＶＣＥｓａｔは総計で２．７Ｖ程度下がった。一方、ｆ〜ｇにおいては、ＶＣＥｓａｔは０．３Ｖ程度上昇した。
【００３０】
これを考察するに、この主因は、本実施形態のＩＧＢＴ１は、ＮＰＴ構造であることに起因すると考えられる。
【００３１】
つまり、ＩＧＢＴ１では、ＶＣＥｓａｔは、電子電流密度のみならず、正孔の注入による伝導度変調効果が大きく影響する。この点、電子電流密度は、チャネル密度により決まるため、比（Ｗ１／Ｗ２）を小さくすれば向上する。そして、ＰＴ構造では、コレクタ層１０は、高濃度のＰ型半導体基板により形成されているため、比（Ｗ１／Ｗ２）を変化させても、ドリフト層３に蓄積される正孔密度に影響は少なかった。このため、比（Ｗ１／Ｗ２）は、少なくても１を下回る範囲で設定されていた。
【００３２】
一方、本実施形態のＩＧＢＴ１は、ＮＰＴ構造であるため、コレクタ層１０はイオン注入により形成されている。このため、ＰＴ構造とＮＰＴ構造とでは、コレクタ層内の正孔量が大きく異なる。具体的には、ＰＴ構造では、コレクタ層は、不純物濃度が２×１０１８ｃｍ−３で１００〜１５０μｍで形成される。一方、ＮＰＴ構造では、コレクタ層１０は、不純物濃度が約１×１０１７ｃｍ−３で約０．５μｍで形成される。したがって、ドリフト層３に注入される正孔の量は、ＰＴ構造よりも数桁低くなる。このため、比（Ｗ１／Ｗ２）を小さくした際の、正孔がトレンチ２間を介してエミッタ電極８から抜ける影響がＰＴ構造よりも大きい。
【００３３】
そして、本評価結果から、ＮＰＴ構造では、比（Ｗ１／Ｗ２）が１を超えれば、伝導度変調効果は殆ど損なわれないと考えられる。さらに、比（Ｗ１／Ｗ２）が２を超えると、電子電流密度が減少する影響が大きくなると考えられる。
【００３４】
図３は、ドリフト層３の深さに対する正孔濃度の分布図を示す。なお、縦軸は、ドリフト層３とベース層４との境界からの深さを表す。
【００３５】
当該分布図を参照すると、ａ〜ｅまでは、ドリフト層３に蓄積される正孔の量は増加している。これは、比（Ｗ１／Ｗ２）が大きくなると、エミッタ電極８から正孔が抜けにくくなることに起因する。
【００３６】
一方、ｆ〜ｇでは、ドリフト層３に蓄積される正孔量は減少している。これは、ｆ〜ｇでは、正孔は、エミッタ電極８から排出されにくくはなっている。しかし、当該範囲では、チャネル密度の減少により電子のドリフト層３に注入される量が減少するため、ホールもコレクタ層１０からドリフト層３に注入されにくくなることによると考えられる。
【００３７】
以上、本評価により、比（Ｗ１／Ｗ２）を変化させることで、従来の図８の構造のように、トレンチ７２が高密度に形成された状態で、所定のトレンチ７２間の領域に層間絶縁膜８２を形成した場合と同様の効果が得られることがわかった。さらに、コレクタ層１０がイオン注入で形成されている場合、比（Ｗ１／Ｗ２）が１〜２の範囲の場合、電子電流密度及び伝導度変調効果のバランスで決まるオン抵抗が最適となることがわかった。
【００３８】
さて、一般に、ＩＧＢＴでは、ゲート電極に閾値以下の電圧が印加された状態で、コレクタ電極に、エミッタ電極に対して大きな正電圧が印加されたときの耐圧を高くする必要がある。つまり、当該電圧印加状態では、ドリフト層において、ベース層からコレクタ層に向かって空乏層が伸びる。そして、このときの耐圧を高くするには、空乏層の湾曲が抑制され、好ましくは、各トレンチ間に発生する空乏層が分離せず、それぞれ接続されるとよい。
【００３９】
ところが、比（Ｗ１／Ｗ２）を１〜２とするにあたり、トレンチ２間の間隔Ｗ２は、エミッタ層７同士の接続を防ぐため、ある程度の幅を確保する必要がある。したがって、比（Ｗ１／Ｗ２）を１〜２とするには、それに応じて、トレンチ２の幅Ｗ１を大きくする必要がある。そして、トレンチ２の幅Ｗ１を大きくすると、その分、隣り合うトレンチ２間における空乏層は分離して湾曲しやすくなる。このため、ａ〜ｇの場合における耐圧を評価した。
【００４０】
図５は、６００Ｖ印加時における空乏層の分布図を示し、（ａ）は比（Ｗ１／Ｗ２）が０．３、（ｂ）は比（Ｗ１／Ｗ２）が１．３と場合の分布図である。
【００４１】
図５（ａ）を参照すると、比（Ｗ１／Ｗ２）が０．３の場合、トレンチ２の直下部Ａにおいて、空乏層が湾曲し電界強度は最大となっているが、トレンチ２間において空乏層は分離せずそれぞれ連続している。
【００４２】
一方、図５（ｂ）を参照すると、比（Ｗ１／Ｗ２）が１．３の場合であっても、空乏層は、その大部分がトレンチ２間において分離せず、それぞれ接続されている。これは、本実施形態に係るＮＰＴ構造は、高耐圧特性を前提としていることによる。つまり、高電圧が印加されると、それに応じて空乏層が大きく伸びる。そして、大きく伸びた空乏層は、トレンチ２間で接続されやすくなる。なお、トレンチ２の端部Ｂでは、トレンチ２間の空乏層が分離して湾曲している。しかし、当該部分の電界強度は、図５（ａ）におけるトレンチの直下部Ａと殆ど等しいことがわかる。
【００４３】
また、図６は、６００Ｖ耐圧のＩＧＢＴにおけるエミッタ−コレクタ間の耐圧波形を示す。
【００４４】
図６を参照すると、耐圧波形は、ａ〜ｇの範囲で殆ど変化していないことがわかる。
【００４５】
以上、高耐圧のＮＰＴ構造では、ａ〜ｇの範囲で、耐圧の減少は殆どみられないことがわかった。
【００４６】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４７】
例えば、上記実施形態では、ＮＰＴ型のＩＧＢＴ１の場合について説明した。しかし、本発明はこれに限定されず、コレクタ層がイオン注入で形成されていれば、他の構造でも有効に適用できる。他の構造として、例えば、イオン注入で形成されたコレクタ層であっても、コレクタ層とドリフト層の間にバッファ層を形成すれば、ＮＰＴ構造よりも薄膜化が可能であるが、本構造でも本発明は同様に適用できる。
【００４８】
また、上記実施形態では、６００Ｖ耐圧のＩＧＢＴについて説明したが、本発明はこれに限定されない。つまり、６００Ｖ耐圧以上の高耐圧のＩＧＢＴでは、空乏層の湾曲がさらに低減され、本発明の意義は大きい。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施形態に係るＩＧＢＴの断面図を示す。
【図２】評価の対象としたＩＧＢＴの条件を示す。
【図３】トレンチ幅比率に対するサチュレーション電圧の変化を示す。
【図４】トレンチ幅比率の違いによる正孔濃度分布の変化を示す。
【図５】トレンチ幅比率の違いによる電界強度分布の変化を示す。
【図６】トレンチ幅比率の違いによるエミッタ−コレクタ間の耐圧波形の変化を示す。
【図７】従来技術に係るＩＧＢＴの断面図を示す。
【図８】従来技術に係るＩＧＢＴの断面図を示す。
【符号の説明】
【００５０】
１      ＩＧＢＴ
２      トレンチ
３      ドリフト層
４      ベース層
５      ゲート酸化膜
６      ゲート電極
７      エミッタ層
８      エミッタ電極
９      層間絶縁膜
１０    コレクタ層
１１    コレクタ電極
【図１】
2008311301.tif 000003
【図２】
2008311301.tif 000004
【図３】
2008311301.tif 000005
【図４】
2008311301.tif 000006
【図５】
2008311301.tif 000007
【図６】
2008311301.tif 000008
【図７】
2008311301.tif 000009
【図８】
2008311301.tif 000010