(57)【要約】【課題】誘電体膜の実質的な誘電率を向上すると共に、絶縁特性の劣化を抑制可能なキャパシタ素子の製造方法を提供する。【解決手段】基板１１上に下部電極層１２、誘電体層１３、上部電極層１４を順次積層する。誘電体層１３は、誘電体材料と導電性材料との複合材料からなる微粒子の微粒子材料を使用してエアロゾルデポジション法により形成される。微粒子材料としては、表面の少なくとも一部が導電性材料に覆われたセラミック粒子、表面の少なくとも一部がセラミック材料に覆われた導電性粒子、導電性粒子とセラミック粒子とが互いに付着してなる微粒子が使用される。誘電体層１３は、微粒子が衝撃を受け固化し、誘電体部１６ａ中に導電体部１６ｂがランダムに分散しながら互いに電気的に接続された構造を有する。【選択図】図２
2008016578.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極層を形成する工程と、該第１の電極層の表面に誘電体層を形成する工程と、該誘電体層上に第２の電極層を形成する工程とを含み、
前記誘電体層を形成する工程は、誘電体材料と導電性材料との複合材料からなる微粒子をエアロゾル化し、エアロゾル化された微粒子材料を第１の電極層の表面に吹き付けて堆積させることを特徴とするキャパシタ素子の製造方法。
【請求項２】
前記微粒子は、表面の少なくとも一部が導電性材料に覆われたセラミック粒子からなることを特徴とする請求項１記載のキャパシタ素子の製造方法。
【請求項３】
前記微粒子は、セラミック粒子の表面に、電気めっき法、無電解めっき法、スパッタ法、および真空蒸着法のうちいずれかの方法により導電性材料を形成することを特徴とする請求項２記載のキャパシタ素子の製造方法。
【請求項４】
前記微粒子は、表面の少なくとも一部がセラミック材料に覆われた導電性粒子からなることを特徴とする請求項１記載のキャパシタ素子の製造方法。
【請求項５】
前記第１の電極層の形成工程と誘電体層の形成工程との間、および前記誘電体層の形成工程と第２の電極層の形成工程との間の少なくともいずれか一方の間に、誘電体材料のみからなる微粒子のエアロゾルを形成し、該エアロゾルを第１の電極層あるいは誘電体層の表面に吹き付ける工程をさらに含むことを特徴とする請求項１〜４のうち、いずれか一項記載のキャパシタ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エアロゾル化した微粒子材料を吹き付けて衝撃・固化した誘電体膜を備えるキャパシタ素子の製造方法に関する。
【背景技術】
【０００２】
パソコンや、オフコン、携帯電話、ＰＤＡ等の情報処理関連電子機器、通信関連電子機器および半導体製造装置等の制御機械装置の中に組み込まれている実装用基板・パッケージ、メモリ・ロジック等の半導体、実装用個別電子部品には、記憶・演算等の能動的機能、アンテナ、フィルター、コンデンサ等の受動機能を実現させるための種々の誘電体セラミックが膜状・バルク状で形成されている。これらのデバイス・部品では、誘電体セラミックに、金属や半導体の無機系材料や、ガラスエポキシ樹脂などの有機系材料などを複合化・多層化することによって集積化して構成されている。
【０００３】
セラミック微粒子材料を基板等に噴射することにより、衝撃・固化して基板上にセラミック膜を形成可能なエアロゾルデポジション法が提案されている。エアロゾルデポジション法は、振動により舞い上がったセラミック微粒子がエアロゾルを形成し、そのエアロゾルをガスで搬送し、ノズルから基板に高速で噴射する成膜方法である。エアロゾルデポジション法は、室温で成膜可能なため、複合材料を形成可能な方法として注目されている（例えば、特許文献１または２参照。）。
【０００４】
特許文献１では、誘電体微粒子材料と導電性微粒子材料とを同時に噴射して形成した誘電体層を有するキャパシタ素子が提案されている。誘電体層は、誘電体微粒子間に導電性微粒子が入り込むことで、多数の微小なキャパシタが電気的に並列に接続されたようになるため、実質的な誘電率が増加すると推察されている。
【特許文献１】特開２００５−１０９０１７号公報
【特許文献２】特開２００５−００５６４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１では、誘電体微粒子材料と導電性微粒子材料とを同時に噴射して形成しているため、微視的には誘電体微粒子材料と導電性微粒子材料とが不均一になる領域が形成され易く、このような場合、絶縁特性が劣化してリーク電流が増加するという問題がある。
【０００６】
そこで、本発明は上記の懸念に鑑みてなされたもので、本発明の目的は、誘電体膜の実質的な誘電率を向上すると共に、絶縁特性の劣化を抑制可能なキャパシタ素子の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、第１の電極層を形成する工程と、該第１の電極層の表面に誘電体層を形成する工程と、該誘電体層上に第２の電極層を形成する工程とを含み、前記誘電体層を形成する工程は、誘電体材料と導電性材料との複合材料からなる微粒子をエアロゾル化し、エアロゾル化された微粒子材料を第１の電極層の表面に吹き付けて堆積させることを特徴とするキャパシタ素子の製造方法が提供される。
【０００８】
本発明によれば、誘電体材料と導電性材料との複合材料からなる微粒子をエアロゾル化させて電極層に吹き付けて衝撃・固化させる。そのため、微視的には誘電体部と導電部とが交互に堆積した状態になり、微小なキャパシタが多数接続された構造が形成されていると推定される。さらに、誘電体部および導電部は、それぞれ個々の微粒子の誘電体材料および導電性材料に由来するので、誘電体層中に均一に配置される。したがって、誘電体層の絶縁特性の劣化を抑制できる。よって、誘電体層の実質的な誘電率が増加すると共に、絶縁特性の劣化を抑制可能なキャパシタ素子を形成できる。
【発明の効果】
【０００９】
本発明によれば、誘電体膜の実質的な誘電率を向上すると共に、絶縁特性の劣化を抑制可能なキャパシタ素子の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、必要に応じて図面を参照しつつ本発明をさらに具体的に説明する。
【００１１】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る製造方法によるキャパシタ素子の断面図である。図１を参照するに、本実施の形態に係る製造方法によるキャパシタ素子１０は、基板１１と、基板１１上に下部電極層１２、誘電体層１３、上部電極層１４が順次積層された構成となっている。
【００１２】
本願発明者は、鋭意検討の結果、エアロゾルデポジション法（以下「ＡＤ法」と略称する。）を用いて、誘電体材料と導電性材料との複合材料からなる微粒子を使用して、キャパシタ素子の誘電体層を形成すると、誘電体材料だけの微粒子を使用した場合と比較して、静電容量が著しく増大することを見出した。さらに、誘電体微粒子材料と導電性微粒子材料を独立にエアロゾル化して吹き付けて形成した誘電体層と比較して、均質で、より特性が安定した誘電体層が形成できることを見出した。そのメカニズムは以下のように推察される。
【００１３】
図２はキャパシタ素子の模式的な要部断面図である。図２を参照するに、誘電体層１３は、誘電体材料が固化して形成された誘電体部１６ａ中に、導電性材料が形成する導電体部１６ｂがランダムに分散しながら互いに電気的に接続され、導電体部１６ｂは下部電極層１２あるいは上部電極層１４に電気的に接続されている構造を有すると推察される。
【００１４】
図３は、図２に示すキャパシタ素子の等価回路図である。図３を図２と共に参照するに、誘電体層１３中には、多数の微小キャパシタ１８が形成されている。導電体部１６ｂ（図２に示す。）が微小キャパシタ１８の電極および配線１８ｂとして機能し、誘電体部１６ａ（図２に示す。）が微小キャパシタ１８の誘電体層１８ａとして機能する。微小キャパシタ１８は互いに電気的に接続され、下部電極層１２あるいは上部電極層１４に接続される。誘電体層１３はこのような構造をとるため、キャパシタ素子は通常のＡＤ法により形成された誘電体材料だけからなる誘電体層を有する場合よりもの静電容量が増加すると推察される。したがって、誘電体層１３は、実質的な誘電率がＡＤ法により形成された誘電体材料だけからなる誘電体層よりも増加していることになる。
【００１５】
図１に戻り、本発明の第１の実施の形態に係るキャパシタ素子の製造方法は、基板１１上に下部電極層１２を形成する工程と、下部電極層１２の表面に誘電体層１３を形成する工程と、誘電体層１３上に上部電極層１４を形成する工程からなる。
【００１６】
基板１１は、例えばシリコン基板、ガラスエポキシ基板などであり、基板の代わりに層間絶縁膜であってもよく、キャパシタ素子を形成した後に除去される工程用基板であってもよい。
【００１７】
下部電極層１２および上部電極層１４は、導電性材料、例えばＡｌ、Ｃｕ、Ｗ、Ａｕ、Ｐｔ、Ｍｏ、Ｐｄ、Ｉｒ等の金属あるいはこれらの合金材料、導電性酸化物材料よりなり、例えばめっき法、スパッタ法、真空蒸着法、ＣＶＤ（化学的気相成長）法などにより形成することができる。
【００１８】
誘電体層１３は、ＡＤ法により個々の微粒子が誘電体材料と導電性材料との複合材料からなる微粒子材料を使用して形成された衝撃固化膜である。誘電体層１３の厚さは、キャパシタ素子に求められる静電容量や用途に応じて適宜選択されるが、例えば０．３μｍ〜３００μｍの範囲から選択される。
【００１９】
微粒子材料としては、例えば、（１）表面の少なくとも一部が導電性材料に覆われたセラミック粒子、（２）表面の少なくとも一部がセラミック材料に覆われた導電性粒子、（３）導電性粒子とセラミック粒子とが互いに付着してなる微粒子が挙げられる。
【００２０】
上記（１）の微粒子としては、セラミック粒子の表面に、電気めっき法、無電解めっき法、スパッタ法、および真空蒸着法のうちいずれかの方法により導電性材料を形成した微粒子が挙げられる。導電性材料は、セラミック粒子の表面の一部に形成されていてもよく、表面全部に形成されていてもよい。
【００２１】
また、上記（２）の微粒子としては、導電性粒子の表面に、スパッタ法、化学的気相成長法、熱酸化法、陽極酸化法、およびパルスレーザアブレーション法のうちいずれかの方法によりセラミック材料を形成した微粒子が挙げられる。セラミック材料は、導電性粒子の表面の一部に形成されていてもよく、表面全部に形成されていてもよい。
【００２２】
また、上記（３）の微粒子としては、導電性粒子とセラミック粒子とを機械的に混合し衝撃を印加して複合化された微粒子が挙げられる。かかる微粒子の形成には、例えば、ピンミルや、ディスクミル、遠心分級機等の高速回転式衝撃粉砕方式の装置を用いることができる。高速回転式衝撃粉砕方式では、導電性粒子とセラミック粒子を混合して同時に衝撃を与えることで、導電性粒子あるいはセラミック粒子のいずれか一方を核粒子として、他方が核粒子の表面に付着する。この場合、核粒子の平均粒径を付着させる微粒子よりも大きく設定すると好ましい。
【００２３】
上記（１）および（３）のセラミック粒子の具体的な材料としては、ＴｉＯ2、ＭｇＯ、ＳｉＯ2、ＡｌＮ、Ａｌ2Ｏ3などのセラミック粒子が挙げられ、さらに、ペロブスカイト構造を有する酸化物セラミック、例えば、Ｐｂ系のＰｂＴｉＯ3、ＰｂＺｒＯ3、Ｐｂ（Ｚｒ1-xＴｉx）O3（０≦ｘ≦１）の一般式で示されるＰＺＴ、（Ｐｂ1-yＬａy）（Ｚｒ1-xＴｉx）O3（０≦ｘ、ｙ≦１）の一般式で示されるＰＬＺＴ、Ｐｂ（Ｍｇ1/3Ｎｂ2/3）Ｏ3、Ｐｂ（Ｎｉ1/3Ｎｂ2/3）Ｏ3、Ｐｂ（Ｚｎ1/3Ｎｂ2/3）Ｏ3、Ｂａ系のＢａＴｉＯ3、ＢａＴｉ4Ｏ9、Ｂａ2Ｔｉ9Ｏ20、Ｂａ（Ｚｎ1/3Ｔａ2/3）Ｏ3、Ｂａ（Ｚｎ1/3Ｎｂ2/3）Ｏ3、Ｂａ(Ｍｇ1/3Ｔａ2/3）Ｏ3、Ｂａ（Ｃｏ1/3Ｔａ2/3）Ｏ3、Ｂａ（Ｃｏ1/3Ｎｂ2/3）Ｏ3、Ｂａ（Ｎｉ1/3Ｔａ2/3）Ｏ3、（ＢａＳｒ）ＴｉＯ3、Ｂａ（ＴｉＺｒ）Ｏ3、その他、ＣａＴｉＯ3、ＣａＺｒＯ3、ＭｇＴｉＯ3、ＭｇＺｒＯ3、Ｎｄ2Ｔｉ2Ｏ7、ＳｒＴｉＯ3、ＳｒＺｒＯ3、ＺｒＳｎＴｉＯ4が挙げられる。
【００２４】
また、上記（１）および（３）のセラミック粒子の材料は、高誘電率かつ高周波における低損失の点から、ＴｉＯ2、ＢａＴｉＯ3、ＢａＳｒＴｉＯ3、ＢａＴｉＺｒＯ3、ＢａＴｉ4Ｏ9、Ｂａ2Ｔｉ9Ｏ20、Ｂａ(Ｍｇ1/3Ｔａ2/3）Ｏ3、Ｂａ(Ｚｎ1/3Ｔａ2/3）Ｏ3、Ｂａ(Ｚｎ1/3Ｎｂ2/3）Ｏ3、ＺｒＳｎＴｉＯ4、ＰｂＺｒＴｉＯ3、Ｐｂ(Ｍｇ1/3Ｎｂ2/3）Ｏ3、及びＰｂ(Ｎｉ1/3Ｎｂ2/3）Ｏ3から選択される１種あるいは２種以上の混合物が好ましい。
【００２５】
上記（２）の導電性粒子の表面に形成されるセラミック材料は、上記（１）および（３）のセラミック粒子と同様の材料から選択される。
【００２６】
また、上記（２）および（３）の導電性粒子の具体的な材料としては、Ｂ、Ｇｅ、Ｓｉ、Ｂｉ、Ｔｉ、Ｃｒ、Ｐｔ、Ｐｄ、Ｉｎ、Ｒｕ、Ｎｉ、Ｍｏ、Ｃｏ、Ｗ、Ｉｒ、Ａｌ、Ａｕ、Ｃｕ、Ａｕなどの金属元素やこれらの金属元素からなる合金が挙げられる。
【００２７】
さらに、上記（２）および（３）の導電性粒子の具体的な材料としては、ＲｕＯ2、ＩｒＯ2、ＲｅＯ3、ＳｒＶＯ3、ＳｒＲｕＯ3、ＳｒＭｏＯ3、ＣａＲｕＯ3、ＢａＲｕＯ3、ＰｂＲｕＯ3、ＢｉＲｕＯ3、ＬａＴａＯ3、Ｂｉ2Ｒｕ2Ｏ7などの導電性酸化物、ＬａＢ6等が挙げられる。  上記（１）のセラミック粒子の表面に形成される導電性材料は、上記（２）および（３）の導電性粒子と同様の材料から選択される。
【００２８】
導電性粒子は、室温での比抵抗が１×１０-2Ω・ｃｍ以下であることが好ましく、１×１０-3Ω・ｃｍ以下であることがさらに好ましい。比抵抗は小さいほどよいが、１×１０-7Ω・ｃｍ以上に設定される。
【００２９】
また、上記（１）の導電性材料、（２）および（３）の導電性粒子は、それぞれ、セラミック粒子およびセラミック材料の体積を基準として、０．０１ｖｏｌ％〜２０ｖｏｌ％の範囲に設定され、０．１ｖｏｌ％〜５ｖｏｌ％の範囲に設定されることが好ましい。２０ｖｏｌ％より多くなると導電性が顕著となり高周波における誘電損失が増加する。
【００３０】
また、上記（１）〜（３）の微粒子の平均粒径は、１０ｎｍ〜１０μｍの範囲に設定される。１０ｎｍより小さいと基板への密着強度が不足し、１０μｍより大きいと連続膜が形成しにくくなり脆弱な膜になってしまう。
【００３１】
次に、ＡＤ法による誘電体層１３の形成工程を説明する。
【００３２】
図４は、本発明に用いられるＡＤ法による成膜装置の概略構成図である。図４を参照するに、ＡＤ膜形成装置５０は、大略、微粒子材料をエアロゾル化するエアロゾル発生器５１と、エアロゾル化された微粒子材料を噴射して基板１１やその上に形成された下部電極層上に誘電体層を形成する成膜室５２などから構成されている。
【００３３】
エアロゾル発生器５１には、ガスボンベ５３及びマスフローコントローラ５４が配管６６を介して接続されている。ガスボンベ５３に充填された高圧のアルゴン等のキャリアガスをマスフローコントローラ５４において制御する。マスフローコントローラ５４によりエアロゾル発生器５１の容器５６内での微粒子の発塵量や成膜室５２におけるエアロゾル化された微粒子の噴出量を制御することができる。キャリアガスは、アルゴンガスの他、ヘリウム、ネオン、窒素の不活性ガスを用いることができる。なお、微粒子材料としてペロブスカイト構造を有する酸化物セラミックを用いる場合は、キャリアガスは酸化性のガス、例えば酸素や空気を用いてもよく、不活性ガスにこれらのガスを添加してもよい。成膜の際に酸化物セラミックス微粒子材料の酸素欠損を補うことができる。
【００３４】
容器５６には、個々の微粒子が誘電体材料と導電性材料との複合材料からなる、上述した（１）〜（３）のいずれかの微粒子材料が充填される。
【００３５】
また、エアロゾル発生器５１には、容器５６に超音波振動や電磁振動、機械的振動により微粒子を一次粒子化する振動機５８が設けられている。振動機５８により微粒子を一次粒子化させることができ、その結果、緻密かつ均一な層間絶縁層等を形成することができる。
【００３６】
成膜室５２には、エアロゾル発生器５１から配管５９を介して接続されたノズル６０と、ノズル６０と対向して基板１１を保持する基板保持台６１が設けられ、さらに、基板１１の位置を制御するＸＹＺステージ６２が基板保持台６１に連結されている。また、成膜室５２内の圧力を低圧とするためのメカニカルブースタ６４とロータリポンプ６５が接続されている。ＸＹＺステージ６２は基板保持台６１を定速・繰り返し駆動動作を行うものであってもよい。
【００３７】
膜形成材料となる微粒子をエアロゾル発生器５１の容器５６に充填して、ガスボンベ５３から、例えば１９．６Ｐａ〜４９Ｐａ（２〜５ｋｇ／ｃｍ2）の圧力のアルゴンガスをキャリアガスとして成膜室５２に供給し、微粒子を振動機５８により加振してエアロゾル化する。エアロゾル化した微粒子はキャリアガス共に、容器５６内の圧力より低圧に設定されている成膜室５２に配管５９を通じて搬送される。成膜室５２においてノズル６０からキャリアガスと共に微粒子が噴射され、ジェット流となって微粒子が基板１１上の下部電極層（不図示）上に堆積し、誘電体層が形成される。噴射速度は、ノズル６０の形状、導入されるキャリアガスの圧力および容器５６内と成膜室５２内との圧力差により制御することができ、３ｍ／秒〜４００ｍ／秒（好ましくは２００ｍ／秒〜４００ｍ／秒）の範囲に設定される。この範囲に噴射速度を設定することにより、基板１１等の下地との密着強度が高い誘電体層を形成することができる。微粒子が基板１１との衝突の際に基板１１等の表面の汚染層や水分を除去して表面を活性化し、微粒子自体の表面も微粒子相互の衝突により同様に活性化される。その結果、微粒子が基板１１等の表面や微粒子同士が結合するので付着強度が高く緻密な誘電体層が形成される。なお、噴射速度が４００ｍ／秒より大となると基板１１に損傷を与えるおそれがあり、３ｍ／秒より小さいと十分な付着強度を確保することができない。
【００３８】
図５（Ａ）〜（Ｄ）は誘電体層がＡＤ法により形成される様子を示す図である。ここでは、上記（１）の微粒子を使用する場合を例に説明する。
【００３９】
図５（Ａ）に示すように、エアロゾル化した微粒子１６が高速度で下部電極層１２に吹き付けられる。なお、微粒子１６はセラミック粒子１６ａが金属被膜１６ｂに覆われた構造を有する。
【００４０】
次いで、図５（Ｂ）に示すように、微粒子１６が下部電極層１２に衝突し、微粒子１６が衝撃により変形してつぶれる。
【００４１】
次いで、図５（Ｃ）に示すように、微粒子１６の変形に伴い金属被膜１６ｂが破壊される。
【００４２】
次いで、図５（Ｄ）に示すように、他の微粒子１６が既に堆積した微粒子１６上に、図５（Ａ）〜（Ｃ）の過程を経て同様に堆積し、金属被膜１６ｂ同士が接触して電気的に接続される。このようにして、先の図２に示した誘電体層１３の構造が形成される。
【００４３】
第１の実施の形態によれば、キャパシタ素子１０は、ＡＤ法により微粒子材料を使用して衝突・固化された固化膜からなる誘電体層１３を有する。微粒子材料は、個々の微粒子が誘電体材料と導電性材料との複合材料からなる。そのため、微視的には微粒子の誘電体材料に誘電体部と導電部とが交互に堆積した状態になり、誘電体層１３は微小なキャパシタが均一に多数接続された構造が形成されていると推定される。したがって、キャパシタ素子１０は、誘電体層１３の実質的な誘電率が増加可能であると共に、絶縁特性の劣化を抑制できる。
【００４４】
（第２の実施の形態）
図６は、本発明の第２の実施の形態に係る製造方法によるキャパシタ素子の断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００４５】
図６を参照するに、本実施の形態に係る製造方法によるキャパシタ素子２０は、基板１１と、基板１１上に、下部電極層１２、第２誘電体層２１、第１誘電体層１３、第３誘電体層２２、上部電極層１４が順次積層された構成となっている。本実施の形態のキャパシタ素子２０は、下部電極層１２と、第１誘電体層１３（図１に示すキャパシタ素子の誘電体層１３と同一である。）との間、および第１誘電体層１３と上部電極層１４との間に、それぞれ第２誘電体層２１および第３誘電体層２２が形成されていることに主な特徴がある。
【００４６】
本発明の第２の実施の形態に係るキャパシタ素子の製造方法は、基板１１上に下部電極層１２を形成する工程と、下部電極層１２の表面に第２誘電体層２１を形成する工程と、第２誘電体層２１の表面に第１誘電体層１３を形成する工程と、第１誘電体層１３の表面に第３誘電体層２２を形成する工程と、第３誘電体層２２上に上部電極層１４を形成する工程からなる。なお、第２誘電体層２１を形成する工程および第３誘電体層２２を形成する工程のいずれかは省略してもよい。
【００４７】
第２誘電体層２１および第３誘電体層２２は誘電体材料だけからなり、導電性材料を含んでいない。第２誘電体層２１および第３誘電体層２２の少なくとも一方を設けることで、キャパシタ素子のリーク電流を大幅に低減できる。第２誘電体層２１および第３誘電体層２２は、例えば第１の実施の形態において誘電体層１３に使用するセラミック粒子を使用してＡＤ法により形成する。また、第２誘電体層２１および第３誘電体層２２は、スパッタ法、化学的気相成長法、熱酸化法、陽極酸化法、およびパルスレーザアブレーション法のいずれかを用いて形成してもよい。第２誘電体層２１および第３誘電体層２２の膜厚は適宜選択可能であるが、例えば０．３μｍ〜３００μｍの範囲から選択される。
【００４８】
第１誘電体層１３は、図１に示すキャパシタ素子の誘電体層１３に対応する層であり、第１の実施の形態において説明した材料および形成方法により形成される。
【００４９】
第２の実施の形態によれば、下部電極層１２と、第１誘電体層１３（図１に示すキャパシタ素子の誘電体層１３と同一である。）との間、および第１誘電体層１３と上部電極層１４との間に、導電性材料を含まない誘電体材料からなる第２誘電体層２１および第３誘電体層２２の少なくとも一方を設けることで、キャパシタ素子２０のリーク電流を大幅に低減できる。
【００５０】
以下、第１および第２の実施の形態の実施例および本発明によらない比較例について説明する。
【００５１】
［実施例１］
表面に厚さ約０．１μｍのＡｕ膜を有する平均粒径０．５μｍのＢａＴｉＯ３粉末（金被膜ＢａＴｉＯ３粉末）をエアロゾル発生器の容器に入れ、容器全体に超音波を加え、約１５０度で加熱しながら、３０分真空脱気して、金被膜ＢａＴｉＯ3粉末表面に形成した水分を除去した。
【００５２】
なお、金被膜ＢａＴｉＯ３粉末は無電解めっきを用いて作製した。無電解めっき浴には以下のような液を用いる。塩化金１０ｇ、塩化ナトリウム５ｇを水で希釈し、全体を８００ｍＬとし、金液を作製する。次に、酒石酸２２．５ｇ、水酸化ナトリウム３００ｇ、アルコール３８０ｍＬ、水６００ｍＬの還元液を作る。無電解めっき浴には、金液３０ｍＬ、還元液７０ｍＬを混合して調製する。この無電解めっき浴に、ＢａＴｉＯ3粉末を２０分浸し、表面に金を析出させる。この後、水洗し、液体分を１５０℃で３時間の乾燥を行い、金コーティング粉末を作製した。
【００５３】
なお、無電解めっき浴には，金成分としてシアン化金カリウムを用いてもよい。無電解めっき浴は、例えば、シアン化金カリウム２ｇ／Ｌ，塩化アンモニウム７５ｇ／Ｌ、クエン酸ナトリウム５０ｇ／Ｌ、次亜リン酸ナトリウム１０ｇ／Ｌで調合したものを、ｐＨ７〜７．５、温度９５℃程度に調整する。
【００５４】
次いで、図４に示すＡＤ法による成膜装置５０を使用し、圧力１９．６Ｐａの高純度窒素ガス（純度９９．９％）をキャリアガスとして流量を４Ｌ／分に設定して金被膜ＢａＴｉＯ３粉末のエアロゾルを形成した。成膜室を５Ｐａ〜１０Ｐａに設定して３０分間噴射し、下部電極層を形成したガラス基板に厚さ２μｍの誘電体層を形成した。さらにその上にスパッタ法により上部電極層を形成した。
【００５５】
なお、下部電極層をガラス基板側からＣｒ膜（厚さ０．１μｍ）／Ｃｕ膜（厚さ０．５μｍ）の積層体、上部電極をＣｕ膜（厚さ０．５μｍ）とした。
【００５６】
［実施例２］
実施例２では、表面に厚さ０．１μｍの酸化アルミニウム層が表面に形成された平均粒径１μｍのＡｌ粉末（酸化被膜Ａｌ粉末）を使用した以外は実施例１と同様にしてキャパシタ素子を形成した。なお、酸化被膜Ａｌ粉末は、オーブンを用いて３５０℃で３０時間加熱し、粉末表面に酸化アルミニウム層０．１μｍを形成した。
【００５７】
［実施例３］
実施例３では、表面に部分的に厚さ約０．１μｍのＡｕ膜を有する平均粒径０．５μｍのＢａＴｉＯ3粉末（Ａｕ膜付着ＢａＴｉＯ3粉末）を用いた以外は実施例１と同様にしてキャパシタ素子を形成した。
【００５８】
なお、Ａｕ膜付着ＢａＴｉＯ3粉末は、スパッタ法により、投入電力ＤＣ４０００Ｗ、Ａｒガス供給流量５０ｓｃｃｍに設定して、Ａｕターゲットを使用してＢａＴｉＯ3粉末に１分間のスパッタを行った。なお、Ａｕ膜付着ＢａＴｉＯ3粉末全体の体積に対して、Ａｕ膜の体積比率を１ｖｏｌ％に設定した。
【００５９】
なお、蒸着法の場合、電流８０ｍＡ、電圧１０ｋＶの条件下で１分間のＡｕ蒸着を行うことで、厚さ０．１ｕｍのＡｕ膜を形成できる。
【００６０】
［実施例４］
実施例４は、図６に示す第２の実施の形態に係るキャパシタ素子の実施例である。実施例４のキャパシタ素子は、ガラス基板側から、Ｃｒ膜（厚さ０．１μｍ）／Ｃｕ膜（厚さ０．５μｍ）の積層体の下部電極層、ＡＤ法によって平均粒径０．０５μｍのアルミナ粒子を堆積させたアルミナ膜（厚さ０．２μｍ）の第２誘電体層、ＡＤ法によって複合化粉末を堆積させた第１誘電体層（厚さ２μｍ）、ＡＤ法によって平均粒径０．０５μｍのアルミナ粒子を堆積させたアルミナ膜（厚さ０．２μｍ）の第３誘電体層、Ｃｕ膜（厚さ０．５μｍ）の上部電極層を積層した。第１〜第３誘電体層の成膜条件は実施例１と同様とした。
【００６１】
第１誘電体層の複合化粉末は、平均粒径０．５μｍのＢａＴｉＯ3粉末と平均粒径約１μｍのＡｕ粉末とをディスクミルを用いて複合化したものである。なお、粉末全体の体積に対して、Ａｕ粉末の体積比率を５ｖｏｌ％に設定した。
【００６２】
［比較例１］
比較例１では、平均粒径０．５μｍのＢａＴｉＯ3粉末と平均粒径約１μｍのＡｕ粉末とをボールミルにより混合した混合粉末を使用した以外は実施例１と同様にしてキャパシタ素子を形成した。なお、粉末全体の体積に対して、Ａｕ粉末の体積比率を５ｖｏｌ％に設定した。
【００６３】
［比較例２］
平均粒径０．５μｍのＢａＴｉＯ３粉末をエアロゾル発生器の容器に入れ、容器全体に超音波を加え、約１５０度で加熱しながら、３０分真空脱気して、ＢａＴｉＯ3粉末表面に形成した水分を除去した。
【００６４】
次いで、図４に示すＡＤ法による成膜装置５０を使用し、圧力１９．６Ｐａの高純度窒素ガス（純度９９．９％）をキャリアガスとして流量を４Ｌ／分に設定してＢａＴｉＯ３粉末のエアロゾルを形成した。成膜室を５Ｐａ〜１０Ｐａに設定して３０分間噴射し、下部電極層を形成したガラス基板上に厚さ２μｍの誘電体層を形成した。さらにその上にスパッタ法により上部電極層を形成した。なお、下部電極層および上部電極層の構成は実施例１と同様とした。
【００６５】
図７は、実施例および比較例のキャパシタ素子の特性図である。比較例のリーク電流の欄の「測定不能」はリーク電流が過大なため測定できなかったことを示す。
【００６６】
図７を参照するに、実施例１〜４は、比較例１と比較すると、リーク電流が極めて低く、絶縁特性が比較例１よりも優れていることが分かる。また、実施例４は、実施例１〜４の中では最もリーク電流が低い。これは、ＢａＴｉＯ3粉末とＡｕ粉末との複合化粉末による第１誘電体層と下部および上部電極層との間に形成されたアルミナ膜により、いっそう絶縁特性が良好になったことが分かる。
【００６７】
また、実施例１は、比較例２と比較すると、平均比誘電率が大幅に増加しており、ＢａＴｉＯ3粉末に対して金被膜ＢａＴｉＯ3粉末を用いることで平均比誘電率が大幅に増加することが分かる。その結果、実施例１は比較例２に対して静電容量密度が大幅に増加することが分かる。
【００６８】
なお、平均比誘電率はキャパシタの電極に周波数１ＧＨｚの高周波電圧を印加して測定した。誘電損失は摂動法を用いて、ネットワークアナライザを使用して測定した。
【００６９】
また、静電容量密度は、各実施例および比較例において、層状に形成されているキャパシタの静電容量の総和を求め、回路基板の面積で除したものであり、単位面積あたりの静電容量を表すものである。
【００７０】
（第３の実施の形態）
図８は第３の実施の形態に係る回路基板の概略構成を示す断面図である。
【００７１】
図８を参照するに、回路基板３０は、スルーホール３２Ａおよび導電体層３２Ｂが形成された両面銅張り板ＦＲ−４基板よりなるベース基板３１と、ベース基板３１の一方の主面上に形成された絶縁層３３−１〜３３−４と、絶縁層３３−１〜３３−４間に配置された誘電体層３４−１〜３４−３を下側電極層３６−１〜３６−３と上側電極層３８−１〜３８−３により挟んで形成されたキャパシタ３７−１〜３７−３と、ベース基板３１の他方の主面上に形成された、第１電極層４６／誘電体層４４／第２電極層４８／誘電体層４４が交互に繰り返されて形成されたキャパシタ４７などから構成されている。さらに回路基板３０の表面には、抵抗素子４２やＬＳＩ４０等が形成されている。
【００７２】
回路基板３０はキャパシタ３７−１〜３７−３やキャパシタ４７が、図１および図６に示す第１および第２の実施の形態に係るキャパシタ素子１０、２０と同様の構成を有することに特徴がある。それ故、キャパシタ３７−１〜３７−３，４７は高静電容量を有しているので層内方向の大きさ（面積に相当する。）を小型化できる。
【００７３】
特に、デカップリング用として用いられるキャパシタ４７は、通常、回路基板の比較的大きな面積を占めるが、本実施の形態では小型化が可能となり、ひいては、回路基板３０の小型化を図ることができる。
【００７４】
また、キャパシタ３７−１〜３７−３，４７は低温プロセスで形成することができるので、寸法ばらつき等を低減することができる。例えばキャパシタ３７−１〜３７−３の寸法変化に起因する静電容量のばらつきを低減することができる。
【００７５】
さらに、回路基板３０の熱変形、寸法ばらつき等を低減することができ、キャパシタ３７−１〜３７−３，４７を内蔵した小型で高精度の回路基板を実現することができる。ひいては、小型化された回路基板３０を用いることにより、ＬＳＩ４０間などの能動素子間の配線を短縮することができ、伝送速度、動作速度の向上を図ることができる。
【００７６】
なお、本実施の形態において、誘電層３４−１〜３４−３を回路基板に層状に形成した例を示したが、絶縁層３３−１〜３３−４の一部に誘電体層を形成してキャパシタを設けてもよい。誘電体層をドライエッチング等のパターニングにより形成することができる。
【００７７】
以上、本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。例えば、第１および第２の実施の形態に係る製造方法により形成されるキャパシタ素子は、特に限定されず、例えば積層セラミックコンデンサのような単体のコンデンサでもよい。
【００７８】
なお、以上の説明に関してさらに以下の付記を開示する。
（付記１）  第１の電極層を形成する工程と、該第１の電極層の表面に誘電体層を形成する工程と、該誘電体層上に第２の電極層を形成する工程とを含み、
前記誘電体層を形成する工程は、誘電体材料と導電性材料との複合材料からなる微粒子をエアロゾル化し、エアロゾル化された微粒子材料を第１の電極層の表面に吹き付けて堆積させることを特徴とするキャパシタ素子の製造方法。
（付記２）  前記微粒子は、表面の少なくとも一部が導電性材料に覆われたセラミック粒子からなることを特徴とする付記１記載のキャパシタ素子の製造方法。
（付記３）  前記微粒子は、セラミック粒子の表面に、電気めっき法、無電解めっき法、スパッタ法、および真空蒸着法のうちいずれかの方法により導電性材料を形成することを特徴とする付記２記載のキャパシタ素子の製造方法。
（付記４）  前記微粒子は、表面の少なくとも一部がセラミック材料に覆われた導電性粒子からなることを特徴とする付記１記載のキャパシタ素子の製造方法。
（付記５）  前記微粒子は、導電性粒子の表面に、スパッタ法、化学的気相成長法、熱酸化法、陽極酸化法、およびパルスレーザアブレーション法のうちいずれかの方法によりセラミック材料を形成することを特徴とする付記４記載のキャパシタ素子の製造方法。
（付記６）  前記微粒子は、導電性粒子とセラミック粒子とが互いに付着してなることを特徴とする付記１記載のキャパシタ素子の製造方法。
（付記７）  前記微粒子は、導電性粒子とセラミック粒子とを機械的に混合し衝撃を印加して複合化されてなることを特徴とする付記６記載のキャパシタ素子の製造方法。
（付記８）  前記第１の電極層の形成工程と誘電体層の形成工程との間、および前記誘電体層の形成工程と第２の電極層の形成工程との間の少なくともいずれか一方の間に、誘電体材料のみからなる微粒子のエアロゾルを形成し、該エアロゾルを第１の電極層あるいは誘電体層の表面に吹き付ける工程をさらに含むことを特徴とする付記１〜７のうち、いずれか一項記載のキャパシタ素子の製造方法。
（付記９）  配線層と、層間絶縁層が積層されてなり、付記１〜８のうちいずれか一項記載の製造方法により製造されたキャパシタ素子を備えた回路基板。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１の実施の形態に係る製造方法によるキャパシタ素子の断面図である。
【図２】キャパシタ素子の模式的な要部断面図である。
【図３】図２に示すキャパシタ素子の等価回路図である。
【図４】本発明に用いられるＡＤ法による成膜装置の概略構成図である。
【図５】（Ａ）〜（Ｄ）は誘電体層が形成される様子を示す図である。
【図６】本発明の第２の実施の形態に係る製造方法によるキャパシタ素子の断面図である。
【図７】実施例および比較例のキャパシタ素子の特性図である。
【図８】本発明の第３の実施の形態に係る回路基板の概略構成を示す断面図である。
【符号の説明】
【００８０】
１０、２０  キャパシタ素子
１１    基板
１２    下部電極層
１３    誘電体層（第１誘電体層）
１４    上部電極層
１６    微粒子
１６ａ  誘電体部
１６ｂ  導電体部
１８    微小キャパシタ
１８ａ  誘電体層
１８ｂ  電極および配線
２１    第２誘電体層
２２    第３誘電体層
３０      回路基板
５０    ＡＤ膜形成装置
【図１】
2008016578.tif 000003
【図２】
2008016578.tif 000004
【図３】
2008016578.tif 000005
【図４】
2008016578.tif 000006
【図５】
2008016578.tif 000007
【図６】
2008016578.tif 000008
【図７】
2008016578.tif 000009
【図８】
2008016578.tif 000010