(57)【要約】【課題】半導体パッケージにおける実装検査を容易且つ確実に行うと共にチップサイズレベルの薄型化を図ること。【解決手段】一方の面に複数の電極部２ａを有する半導体素子２と、該半導体素子の一方の面に接合され、複数の電極部をそれぞれ露出させる開口３を有する絶縁性の基材４と、該基材の一方の面に形成された金属層５と、開口を介して複数の電極部に対してそれぞれ電気的に接続された状態で、金属層の一方の面から、該金属層の側面及び基材の側面上に回り込むようにパターニングされた外部電極６とを備えている半導体パッケージ１を提供する。【選択図】図１
2008016540.tif 000002
【特許請求の範囲】
【請求項１】
一方の面に複数の電極部を有する半導体素子と、
該半導体素子の一方の面に接合され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の基材と、
前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記基材の一方の面から側面上に回りこむようにパターニングされた外部電極とを備えていることを特徴とする半導体パッケージ。
【請求項２】
一方の面に複数の電極部を有する半導体素子と、
該半導体素子の一方の面に接合され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の基材と、
該基材の一方の面に形成された金属層と、
前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記金属層の一方の面から、該金属層の側面及び前記基材の側面上に回り込むようにパターニングされた外部電極とを備えていることを特徴とする半導体パッケージ。
【請求項３】
一方の面に複数の電極部を有する半導体素子と、
該半導体素子の一方の面に形成され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の感光性樹脂と、
前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記感光性樹脂の一方の面から側面上に回りこむようにパターニングされた外部電極とを備えていることを特徴とする半導体パッケージ。
【請求項４】
一方の面に複数の電極部を有する半導体素子と、該半導体素子の一方の面に接合され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の基材と、前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記基材の一方の面から側面上に回りこむようにパターニングされた外部電極とを備えた半導体パッケージを、前記半導体素子が予め複数設けられたウエハを利用して複数製造する方法であって、
前記基材に前記開口を形成すると共に、該開口の近傍であって前記複数の半導体素子の周囲をそれぞれ取り囲む位置に貫通孔を形成するマーキング工程と、
該マーキング工程後、前記開口と前記電極部とがそれぞれ対向するように位置合わせしながら前記基材の他方の面に前記ウエハを接合させる接合工程と、
該接合工程後、前記開口及び前記貫通孔を含む前記基材の一方の面の所定位置に、導電性材料をパターニングして前記外部電極を形成する電極形成工程と、
該電極形成工程後、前記複数の半導体素子をそれぞれ切り離すように、少なくとも前記貫通孔に沿って前記ウエハを切断する切断工程とを備えていることを特徴とする半導体パッケージの製造方法。
【請求項５】
前記電極形成工程は、前記基材の一方の面全体に前記導電性材料をメッキにより成膜させた後、マスクを利用したエッチング加工により、成膜されたメッキ層をパターニングして前記外部電極を形成することを特徴とする請求項４に記載の半導体パッケージの製造方法。
【請求項６】
前記電極形成工程は、前記所定位置にペースト状の前記導電性材料を塗布すると共に、塗布した導電性材料を硬化させて前記外部電極を形成することを特徴とする請求項４に記載の半導体パッケージの製造方法。
【請求項７】
一方の面に複数の電極部を有する半導体素子と、該半導体素子の一方の面に接合され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の基材と、該基材の一方の面に形成された金属層と、前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記金属層の一方の面から、該金属層の側面及び前記基材の側面上に回り込むようにパターニングされた外部電極とを備えた半導体パッケージを、前記半導体素子が予め複数設けられたウエハを利用して複数製造する方法であって、
前記基材の一方の面に前記金属層を形成する金属層形成工程と、
該金属層形成工程後、前記金属層に前記開口を形成すると共に、該開口の近傍であって前記複数の半導体素子の周囲をそれぞれ取り囲む位置に貫通孔を形成するマーキング工程と、
該マーキング工程後、前記基材を間に挟んで、前記開口と前記電極部とがそれぞれ対向するように位置合わせしながら前記基材の他方の面に前記ウエハを接合させる接合工程と、
該接合工程後、前記金属層に形成した前記開口及び前記貫通孔に合わせて前記基材を加工して、該基材に開口及び貫通孔を形成する基材加工工程と、
該基材加工工程後、前記基材及び前記金属層に形成された前記開口及び前記貫通孔を含む前記金属層の一方の面の所定位置に、導電性材料をパターニングして前記外部電極を形成する電極形成工程と、
該電極形成工程後、前記複数の半導体素子をそれぞれ切り離すように、少なくとも前記貫通孔に沿って前記ウエハを切断する切断工程とを備えていることを特徴とする半導体パッケージの製造方法。
【請求項８】
一方の面に複数の電極部を有する半導体素子と、該半導体素子の一方の面に接合され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の基材と、該基材の一方の面に形成された金属層と、前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記金属層の一方の面から、該金属層の側面及び前記基材の側面上に回り込むようにパターニングされた外部電極とを備えた半導体パッケージを、前記半導体素子が予め複数設けられたウエハを利用して複数製造する方法であって、
前記基材の一方の面に前記金属層を形成する金属層形成工程と、
該金属層形成工程後、前記基材及び前記金属層に前記開口を形成すると共に、該開口の近傍であって前記複数の半導体素子の周囲をそれぞれ取り囲む位置に貫通孔を形成するマーキング工程と、
該マーキング工程後、前記開口と前記電極部とがそれぞれ対向するように位置合わせしながら前記基材の他方の面に前記ウエハを接合させる接合工程と、
該接合工程後、前記開口及び前記貫通孔を含む前記金属層の一方の面の所定位置に、導電性材料をパターニングして前記外部電極を形成する電極形成工程と、
該電極形成工程後、前記複数の半導体素子をそれぞれ切り離すように、少なくとも前記貫通孔に沿って前記ウエハを切断する切断工程とを備えていることを特徴とする半導体パッケージの製造方法。
【請求項９】
前記電極形成工程は、前記金属層の一方の面全体に前記導電性材料をメッキにより成膜させた後、マスクを利用したエッチング加工により、成膜されたメッキ層をパターニングして前記外部電極を形成することを特徴とする請求項７又８に記載の半導体パッケージの製造方法。
【請求項１０】
前記電極形成工程は、前記所定位置にペースト状の前記導電性材料を塗布すると共に、塗布した導電性材料を硬化させて前記外部電極を形成することを特徴とする請求項７又は８に記載の半導体パッケージの製造方法。
【請求項１１】
一方の面に複数の電極部を有する半導体素子と、該半導体素子の一方の面に形成され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の感光性樹脂と、前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記感光性樹脂の一方の面から側面上に回りこむようにパターニングされた外部電極とを備えた半導体パッケージを、前記半導体素子が予め複数設けられたウエハを利用して複数製造する方法であって、
前記ウエハの一方の面に前記感光性樹脂を形成する樹脂形成工程と、
該樹脂形成工程後、前記感光性樹脂を露光して、該感光性樹脂に前記開口を形成すると共に、該開口の近傍であって前記複数の半導体素子の周囲をそれぞれ取り囲む位置に貫通孔を形成するマーキング工程と、  
該マーキング工程後、前記開口及び前記貫通孔を含む前記感光性樹脂の一方の面の所定位置に、導電性材料をパターニングして前記外部電極を形成する電極形成工程と、
該電極形成工程後、前記複数の半導体素子をそれぞれ切り離すように、少なくとも前記貫通孔に沿って前記ウエハを切断する切断工程とを備えていることを特徴とする半導体パッケージの製造方法。
【請求項１２】
前記電極形成工程は、前記感光性樹脂の一方の面全体に前記導電性材料をメッキにより成膜させた後、マスクを利用したエッチング加工により、成膜されたメッキ層をパターニングして前記外部電極を形成することを特徴とする請求項１１に記載の半導体パッケージの製造方法。
【請求項１３】
前記電極形成工程は、前記所定位置にペースト状の前記導電性材料を塗布すると共に、塗布した導電性材料を硬化させて前記外部電極を形成することを特徴とする請求項１１に記載の半導体パッケージの製造方法。
【請求項１４】
前記マーキング工程の際、前記貫通孔の幅を、前記外部電極の膜厚の２倍よりも大きい幅で形成することを特徴とする請求項４から１３のいずれか１項に記載の半導体パッケージの製造方法。
【請求項１５】
前記切断工程の際、前記貫通孔の幅よりも大きな幅で前記ウエハを切断すると共に、貫通孔の幅よりも小さな幅で前記外部電極を切断することを特徴とする請求項４から１４のいずれか１項に記載の半導体パッケージの製造方法。
【請求項１６】
前記切断工程の際、前記ウエハ側から先に切断することを特徴とする請求項１５に記載の半導体パッケージの製造方法。
【請求項１７】
前記切断工程を行う前に、前記貫通孔に対向する前記ウエハの他方の面上に、マークを形成するマーク形成工程を備えていることを特徴とする請求項４から１６のいずれか１項に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣチップ等の半導体素子を有する半導体パッケージ及び該半導体パッケージの製造方法に関するものである。
【背景技術】
【０００２】
ＩＣチップ等の半導体素子を有する半導体パッケージは、従来から多種多様なものが提供されているが、構造が簡単で安価に製造できる点からリードフレームを利用したものが広く使用されている。
【０００３】
ここで、リードフレームを利用した一般的な半導体パッケージを、図５０を参照して簡単に説明する。図５０は、従来の半導体パッケージの一例を示す断面図である。この図５０に示すように、半導体パッケージ４０は、ＩＣチップ等の半導体素子４１がリードフレーム４２のダイパッド４３上に図示しないダイボンド剤を介して接着されており、半導体素子４１とリードフレーム４２のリード電極４３とがボンディングワイヤ４４を介して電気的に接続されている。また、半導体素子４１、ダイパッド４３及びボンディングワイヤ４４を、エポキシ樹脂等からなるモールド樹脂部４５で内部に封止している。これにより、半導体素子４１、ダイパッド４３及びボンディングワイヤ４４が、外部に露出しない状態でパッケージングされている。
【０００４】
現在、このようなリードフレームを利用した半導体パッケージは、様々な電子機器に搭載され、幅広く使用されている。ところが、近年の半導体の高集積化、半導体関連製品の小型化や薄型化等に伴って、より小型化、薄型化した半導体パッケージが求められている。この点、リードフレームを利用した半導体パッケージでは、パッケージサイズのさらなる小型化、薄型化を図ることが難しいものであった。
そこで、最近では上述したニーズに対応するため、半導体素子と略同じサイズでパッケージングして薄型化を図った半導体パッケージが提供され始めている（例えば、特許文献１参照）。
【０００５】
この薄型化を図った半導体パッケージは、ウエハレベルパッケージングとも呼ばれているものであり、その製造方法の一例を、図５１から図５５を参照して説明する。なお、図５１は、従来の半導体パッケージを製造する際の一工程図であって、複数の半導体素子が作製されたウエハ上にメタルポストを設けた図である。図５２は、図５１に示した状態の後、樹脂によりメタルポストを内部に封止した状態を示す図である。図５３は、図５２に示した状態の後、樹脂の表面を研磨してメタルポストの先端を露出させた状態を示す図である。図５４は、図５３に示した状態の後、露出したメタルポストの先端に共晶半田ボールを設けた状態を示す図である。図５５は、図５４に示した状態の後、ウエハをダイシングにより固片化して、複数の半導体パッケージを製造した状態を示す図である。
【０００６】
まず、図５１に示すように、複数の半導体素子５１が作製されたウエハ５０の表面上にメタルポスト５２を設ける。この際、各半導体素子５１の図示しない電極部に対して電気的に接続するようにメタルポスト５２を設ける。この場合には、各半導体素子５１に対して２つのメタルポスト５２を設けた場合を例にしている。
次に、図５２に示すように、ウエハ５０上に設けた複数のメタルポスト５２を覆うように液状若しくは固形の樹脂５３を設け、メタルポスト５２を内部に封止する。次いで、図５３に示すように、メタルポスト５２の先端が露出するまで樹脂５３の表面を研磨する。
【０００７】
次いで、図５４に示すように、露出したメタルポストの先端に、共晶半田ボール（半田バンプ）５４を設ける。そして、最後に図５５に示すように、ウエハ５０をダイシングして固片化することで、薄型化を図った半導体パッケージ５５を一度に複数製造することができる。
このように製造された半導体パッケージ５５は、例えば回路基板側に半田バンプ５４が向くように裏返しにして載置した後、該半田バンプ５４を利用して回路基板に接合される。即ち、フリップチップ実装される。
【特許文献１】特開２００１−２６７４５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら上述した従来の半導体パッケージでは、まだ以下の課題が残されている。
即ち、上記半導体パッケージ５５は、ウエハ５０の厚みに近い状態で製造されており、非常に薄型化されたものではあるが、外部電極でメタルポスト５２が片面にしか形成されないので、フリップチップ実装した後に実装検査を行うことが困難なものであった。つまり、フリップチップ実装であるために、半導体パッケージ５５を回路基板等に載置したときに、半田バンプ５４が半導体パッケージ５５の下面に隠れて確認できなくなってしまう。そのため、半導体パッケージ５５と回路基板とを半田で接合した後に、半田の溶け具合等の実装検査を行うことが難しいものであった。
【０００９】
本発明は、このような事情に考慮してなされたもので、その目的は、実装検査を容易且つ確実に行うことができるチップサイズレベルの半導体パッケージと、該半導体パッケージを効率良く製造することができる半導体パッケージの製造方法とを提供することである。
【課題を解決するための手段】
【００１０】
本発明は、前記課題を解決するために以下の手段を提供する。
本発明の半導体パッケージは、一方の面に複数の電極部を有する半導体素子と、該半導体素子の一方の面に接合され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の基材と、前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記基材の一方の面から側面上に回りこむようにパターニングされた外部電極とを備えていることを特徴とするものである。
【００１１】
また、本発明の半導体パッケージの製造方法は、一方の面に複数の電極部を有する半導体素子と、該半導体素子の一方の面に接合され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の基材と、前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記基材の一方の面から側面上に回りこむようにパターニングされた外部電極とを備えた半導体パッケージを、前記半導体素子が予め複数設けられたウエハを利用して複数製造する方法であって、前記基材に前記開口を形成すると共に、該開口の近傍であって前記複数の半導体素子の周囲をそれぞれ取り囲む位置に貫通孔を形成するマーキング工程と、該マーキング工程後、前記開口と前記電極部とがそれぞれ対向するように位置合わせしながら前記基材の他方の面に前記ウエハを接合させる接合工程と、該接合工程後、前記開口及び前記貫通孔を含む前記基材の一方の面の所定位置に、導電性材料をパターニングして前記外部電極を形成する電極形成工程と、該電極形成工程後、前記複数の半導体素子をそれぞれ切り離すように、少なくとも前記貫通孔に沿って前記ウエハを切断する切断工程とを備えていることを特徴とするものである。
【００１２】
この発明に係る半導体パッケージ及び半導体パッケージの製造方法においては、複数の半導体素子が予め設けられたウエハを利用して、マーキング工程、接合工程、電極形成工程及び切断工程の各工程を順に行うことで、半導体パッケージを同時に複数製造することができる。
まず、ウエハと同じ若しくは大きいサイズの絶縁性の基材を用意し、該基材に開口及び貫通孔を形成するマーキング工程を行う。この開口は、各半導体素子の電極部を露出させるものである。また、開口の近傍であって半導体素子の周囲を取り囲む位置に、基材を貫通するように貫通孔を形成する。つまり、この貫通孔は、隣り合う半導体素子の間に形成されるものである。
【００１３】
マーキング工程が終了した後、開口及び貫通孔を目印として、基材に対して複数の半導体素子を接合させる。即ち、基材に形成した開口と電極部とが対向するように位置合わせしながら、基材の他方の面にウエハを融着等により接合させる。特に、開口を介して基材の一方の面側から電極部の位置を確認できるので、ウエハに設けられた半導体素子を正確に位置合わせすることができる。
【００１４】
接合工程が終了した後、基材の一方の面の所定位置に導電性材料をパターニングして外部電極を形成する電極形成工程を行う。この際、開口及び貫通孔を共に含むように導電性材料をパターニングする。これにより導電性材料は、開口及び貫通孔内にも入り込んだ状態となる。そのため、外部電極は、開口を介して半導体素子の電極部に接触して電気的に接続した状態となる。
【００１５】
電極形成工程が終了した後、複数の半導体素子をそれぞれ切り離すように、ダイシングブレード等によりウエハを切断する切断工程を行う。この際、少なくとも基材に形成した貫通孔に沿いながら該貫通孔のサイズよりも小さな幅で切断を行う。これにより、複数の半導体素子をそれぞれ固片化することができ、一度に複数の半導体パッケージを製造することができる。
【００１６】
特に、外部電極が内部に入り込んだ貫通孔を、該貫通孔のサイズよりも小さな幅で切断するので、外部電極の一部が貫通孔の内周面上に残ることになる。その結果、基材の一方の面だけでなく側面上にも外部電極が形成された半導体パッケージ、即ち、基材の一方の面から側面上に回りこむようにパターニングされた外部電極を有する半導体パッケージを製造することができる。
従って、この半導体パッケージを裏返しにして、回路基板等の外部部品にフリップチップ実装する際に、基材の一方の面側に形成された外部電極は従来のように隠れてしまうが、該外部電極が側面側にも形成されているので、この部分を通じて実装後の状態（半田の溶け具合等）を確認することができる。よって、実装後の検査を容易且つ確実に行うことができる。
また、ポリイミドフィルム等の基材を利用するだけであるので、厚みを極力なくすことができ、チップサイズレベルの薄型化を図ることができる。
【００１７】
上述したように、本発明に係る半導体パッケージによれば、薄型化を図りながら、実装検査を容易且つ確実に行うことができる。
また、本発明に係る半導体パッケージの製造方法によれば、このような効果を奏することができる半導体パッケージを、一度に効率良く製造することができる。特に、予め半導体素子が複数設けられたウエハを利用して製造できるので、大量の半導体パッケージを一度に製造でき、生産性に優れている。
【００１８】
また、本実施形態の半導体パッケージの製造方法は、上記本発明の半導体パッケージの製造方法において、前記電極形成工程が、前記基材の一方の面全体に前記導電性材料をメッキにより成膜させた後、マスクを利用したエッチング加工により、成膜されたメッキ層をパターニングして前記外部電極を形成することを特徴とするものである。
【００１９】
この発明に係る半導体パッケージの製造方法においては、電極形成工程を行う際に、まず基材の一方の面全体に導電性材料をメッキにより成膜させる。この際、開口及び貫通孔内にもメッキが入り込んだ状態となる。次いで、マスクを利用したエッチング加工により、成膜されたメッキ層をパターニングして、開口及び貫通孔を含む基材の一方の面の所定位置にのみ外部電極を形成する。つまり、基材の一方の面側に形成されたメッキ層の不要な部分を取り除く。このように、基材上に貫通孔が既に形成されていたとしても、メッキ及びエッチング加工という簡便な方法で、基材の一方の面の所定位置に外部電極を容易且つ確実に形成できるので、製造し易く、生産性を向上することができる。
【００２０】
また、本発明の半導体パッケージの製造方法は、上記本発明の半導体パッケージの製造方法において、前記電極形成工程が、前記所定位置にペースト状の前記導電性材料を塗布すると共に、塗布した導電性材料を硬化させて前記外部電極を形成することを特徴とするものである。
【００２１】
この発明に係る半導体パッケージの製造方法においては、電極形成工程を行う際に、開口及び貫通孔を含む基材の一方の面の所定位置に対して、ペースト状の導電性材料をスクリーン印刷等により塗布すると共に、塗布した導電性材料を硬化させることで外部電極を形成する。このように、エッチング加工等を行わなくても、基材の一方の面の所定位置に対して直接外部電極を形成できるのでより効率良く製造することができ、生産性を高めることができる。
【００２２】
また、本実施形態の半導体パッケージは、一方の面に複数の電極部を有する半導体素子と、該半導体素子の一方の面に接合され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の基材と、該基材の一方の面に形成された金属層と、前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記金属層の一方の面から、該金属層の側面及び前記基材の側面上に回り込むようにパターニングされた外部電極とを備えていることを特徴とするものである。
【００２３】
また、本発明の半導体パッケージの製造方法は、一方の面に複数の電極部を有する半導体素子と、該半導体素子の一方の面に接合され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の基材と、該基材の一方の面に形成された金属層と、前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記金属層の一方の面から、該金属層の側面及び前記基材の側面上に回り込むようにパターニングされた外部電極とを備えた半導体パッケージを、前記半導体素子が予め複数設けられたウエハを利用して複数製造する方法であって、前記基材の一方の面に前記金属層を形成する金属層形成工程と、該金属層形成工程後、前記金属層に前記開口を形成すると共に、該開口の近傍であって前記複数の半導体素子の周囲をそれぞれ取り囲む位置に貫通孔を形成するマーキング工程と、該マーキング工程後、前記基材を間に挟んで、前記開口と前記電極部とがそれぞれ対向するように位置合わせしながら前記基材の他方の面に前記ウエハを接合させる接合工程と、該接合工程後、前記金属層に形成した前記開口及び前記貫通孔に合わせて前記基材を加工して、該基材に開口及び貫通孔を形成する基材加工工程と、該基材加工工程後、前記基材及び前記金属層に形成された前記開口及び前記貫通孔を含む前記金属層の一方の面の所定位置に、導電性材料をパターニングして前記外部電極を形成する電極形成工程と、該電極形成工程後、前記複数の半導体素子をそれぞれ切り離すように、少なくとも前記貫通孔に沿って前記ウエハを切断する切断工程とを備えていることを特徴とするものである。
【００２４】
この発明に係る半導体パッケージ及び半導体パッケージの製造方法においては、複数の半導体素子が予め設けられたウエハを利用して、金属層形成工程、マーキング工程、接合工程、基材加工工程、電極形成工程及び切断工程の各工程を順に行うことで、半導体パッケージを同時に複数製造することができる。
まず、ウエハと同じ若しくは大きいサイズの絶縁性の基材を用意し、基材の一方の面に銅等の金属層を融着等によって形成する金属層形成工程を行う。
【００２５】
この金属層形成工程が終了した後、金属層に開口及び貫通孔を形成するマーキング工程を行う。この開口は、後に各半導体素子の電極部を露出させるものである。また、開口の近傍であって半導体素子の周囲を取り囲む位置に、金属層のみを貫通するように貫通孔を形成する。つまり、この貫通孔は、隣り合う半導体素子の間に形成されるものである。なお、この時点では、金属層のみに開口及び貫通孔が形成されている。
【００２６】
マーキング工程が終了した後、開口及び貫通孔を目印として、基材に対して複数の半導体素子が設けられたウエハを接合させる。即ち、基材を間に挟んで、金属層に形成された開口と電極部とが対向するように位置合わせしながら、基材の他方の面にウエハを融着等により接合させる接合工程を行う。
【００２７】
接合工程が終了した後、金属層に形成した開口及び貫通孔に合わせて基材を加工して、同様の開口及び貫通孔を基材に形成する基材加工工程を行う。これによって、半導体素子の電極部は、貫通孔を介して金属層側に露出した状態となる。
【００２８】
この基材加工工程後、開口及び貫通孔を含む金属層の一方の面の所定位置に、導電性材料をパターニングして外部電極を形成する電極形成工程を行う。これにより導電性材料は、開口及び貫通孔内にも入り込んだ状態となる。そのため、外部電極は、開口を介して半導体素子の電極部に接触して電気的に接続した状態となる。
【００２９】
そして電極形成工程後、複数の半導体素子をそれぞれ切り離すように、ダイシングブレード等によりウエハを切断する切断工程を行う。この際、少なくとも基材に形成した貫通孔に沿いながら該貫通孔のサイズよりも小さな幅で切断を行う。これにより、複数の半導体素子をそれぞれ固片化することができ、一度に複数の半導体パッケージを製造することができる。
【００３０】
特に、外部電極が内部に入り込んだ貫通孔を、該貫通孔のサイズよりも小さな幅で切断するので、外部電極の一部が貫通孔の内周面上に残ることになる。その結果、金属層の一方の面だけでなく、金属層及び基材の側面上にも外部電極が形成された半導体パッケージ、即ち、金属層の一方の面から、金属層及び基材の側面上に回りこむようにパターニングされた外部電極を有する半導体パッケージを製造することができる。
従って、この半導体パッケージを裏返しにして、回路基板等の外部部品にフリップチップ実装する際に、金属層の一方の面側に形成された外部電極は従来のように隠れてしまうが、該外部電極が側面側にも形成されているので、この部分を通じて実装後の状態（半田の溶け具合等）を確認することができる。よって、実装後の検査を容易且つ確実に行うことができる。
【００３１】
また、金属層上に外部電極を形成しているので、導電性材料の“つき”が良く、密着力を高めることができる。そのため、外部電極をより安定して形成することができ、この点においても信頼性を高めることができる。
また、ポリイミドフィルム等の基材を利用するだけであるので、厚みを極力なくすことができ、チップサイズレベルの薄型化を図ることができる。
【００３２】
上述したように、本発明に係る半導体パッケージによれば、薄型化を図りながら、実装検査を容易且つ確実に行うことができる。
また、本発明に係る半導体パッケージの製造方法によれば、このような効果を奏することができる半導体パッケージを、一度に効率良く製造することができる。特に、予め半導体素子が複数設けられたウエハを利用して製造できるので、大量の半導体パッケージを一度に製造でき、生産性に優れている。
【００３３】
また、本発明の半導体パッケージの製造方法は、一方の面に複数の電極部を有する半導体素子と、該半導体素子の一方の面に接合され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の基材と、該基材の一方の面に形成された金属層と、前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記金属層の一方の面から、該金属層の側面及び前記基材の側面上に回り込むようにパターニングされた外部電極とを備えた半導体パッケージを、前記半導体素子が予め複数設けられたウエハを利用して複数製造する方法であって、前記基材の一方の面に前記金属層を形成する金属層形成工程と、該金属層形成工程後、前記基材及び前記金属層に前記開口を形成すると共に、該開口の近傍であって前記複数の半導体素子の周囲をそれぞれ取り囲む位置に貫通孔を形成するマーキング工程と、該マーキング工程後、前記開口と前記電極部とがそれぞれ対向するように位置合わせしながら前記基材の他方の面に前記ウエハを接合させる接合工程と、該接合工程後、前記開口及び前記貫通孔を含む前記金属層の一方の面の所定位置に、導電性材料をパターニングして前記外部電極を形成する電極形成工程と、該電極形成工程後、前記複数の半導体素子をそれぞれ切り離すように、少なくとも前記貫通孔に沿って前記ウエハを切断する切断工程とを備えていることを特徴とするものである。
【００３４】
この発明に係る半導体パッケージの製造方法においては、複数の半導体素子が予め設けられたウエハを利用して、金属層形成工程、マーキング工程、接合工程、電極形成工程及び切断工程の各工程を順に行うことで、半導体パッケージを同時に複数製造することができる。
まず、ウエハと同じ若しくは大きいサイズの絶縁性の基材を用意し、基材の一方の面に銅等の金属層を融着等によって形成する金属層形成工程を行う。
【００３５】
この金属層形成工程が終了した後、基材及び金属層の両方に対して開口及び貫通孔を形成するマーキング工程を行う。この開口は、各半導体素子の電極部を露出させるものである。また、開口の近傍であって半導体素子の周囲を取り囲む位置に、基材及び金属層の両方を貫通するように貫通孔を形成する。つまり、この貫通孔は、隣り合う半導体素子の間に形成されるものである。
【００３６】
マーキング工程が終了した後、開口及び貫通孔を目印として、基材に対して複数の半導体素子が設けられたウエハを接合させる。即ち、開口と電極部とが対向するように位置合わせしながら、基材の他方の面にウエハを融着等により接合させる接合工程を行う。特に、開口を介して金属層側から電極部の位置を確認できるので、半導体素子を正確に位置合わせすることができる。
【００３７】
接合工程が終了した後、開口及び貫通孔を含む金属層の一方の面の所定位置に、導電性材料をパターニングして外部電極を形成する電極形成工程を行う。これにより導電性材料は、開口及び貫通孔内にも入り込んだ状態となる。そのため、外部電極は、開口を介して半導体素子の電極部に接触して電気的に接続した状態となる。
【００３８】
電極形成工程が終了した後、複数の半導体素子をそれぞれ切り離すように、ダイシングブレード等によりウエハを切断する切断工程を行う。この際、少なくとも基材に形成した貫通孔に沿いながら該貫通孔のサイズよりも小さな幅で切断を行う。
これにより、複数の半導体素子をそれぞれ固片化することができ、一度に複数の半導体パッケージを製造することができる。
【００３９】
特に、外部電極が内部に入り込んだ貫通孔を、該貫通孔のサイズよりも小さな幅で切断するので、外部電極の一部が貫通孔の内周面上に残ることになる。その結果、金属層の一方の面だけでなく、金属層及び基材の側面上にも外部電極が形成された半導体パッケージ、即ち、金属層の一方の面から、金属層及び基材の側面上に回りこむようにパターニングされた外部電極を有する半導体パッケージを製造することができる。
従って、この半導体パッケージを裏返しにして、回路基板等の外部部品にフリップチップ実装する際に、金属層の一方の面側に形成された外部電極は従来のように隠れてしまうが、該外部電極が側面側にも形成されているので、この部分を通じて実装後の状態（半田の溶け具合等）を確認することができる。よって、実装後の検査を容易且つ確実に行うことができる。
【００４０】
また、金属層上に外部電極を形成しているので、導電性材料の“つき”が良く、密着力を高めることができる。そのため、外部電極をより安定して形成することができ、この点においても信頼性を高めることができる。
また、ポリイミドフィルム等の基材を利用するだけであるので、厚みを極力なくすことができ、チップサイズレベルの薄型化を図ることができる。
【００４１】
上述したように、本発明に係る半導体パッケージによれば、薄型化を図りながら、実装検査を容易且つ確実に行うことができる。
また、本発明に係る半導体パッケージの製造方法によれば、このような効果を奏することができる半導体パッケージを、一度に効率良く製造することができる。特に、予め半導体素子が複数設けられたウエハを利用して製造できるので、大量の半導体パッケージを一度に製造でき、生産性に優れている。
【００４２】
また、本発明の半導体パッケージの製造方法は、上記本発明の半導体パッケージの製造方法において、前記電極形成工程が、前記金属層の一方の面全体に前記導電性材料をメッキにより成膜させた後、マスクを利用したエッチング加工により、成膜されたメッキ層をパターニングして前記外部電極を形成することを特徴とするものである。
【００４３】
この発明に係る半導体パッケージの製造方法においては、電極形成工程を行う際に、まず金属層の一方の面全体に導電性材料をメッキにより成膜させる。この際、開口及び貫通孔内にもメッキが入り込んだ状態となる。次いで、マスクを利用したエッチング加工により、成膜されたメッキ層をパターニングして、開口及び貫通孔を含む金属層の一方の面の所定位置にのみ外部電極を形成する。つまり、金属層の一方の面側に形成されたメッキ層の不要な部分を取り除く。このように、金属層及び基材の両方に貫通孔が既に形成されていたとしても、メッキ及びエッチング加工という簡便な方法で、金属層の一方の面の所定位置に外部電極を容易且つ確実に形成できるので、製造し易く、生産性を向上することができる。
【００４４】
また、本発明の半導体パッケージの製造方法は、上記本発明の半導体パッケージの製造方法において、前記電極形成工程が、前記所定位置にペースト状の前記導電性材料を塗布すると共に、塗布した導電性材料を硬化させて前記外部電極を形成することを特徴とするものである。
【００４５】
この発明に係る半導体パッケージの製造方法においては、電極形成工程を行う際に、開口及び貫通孔を含む金属層の一方の面の所定位置に対して、ペースト状の導電性材料をスクリーン印刷等により塗布すると共に、塗布した導電性材料を硬化させることで外部電極を形成する。このように、エッチング加工等を行わなくても、金属層の一方の面の所定位置に対して直接外部電極を形成できるのでより効率良く製造することができ、生産性を高めることができる。
【００４６】
また、本発明の半導体パッケージは、一方の面に複数の電極部を有する半導体素子と、該半導体素子の一方の面に形成され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の感光性樹脂と、前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記感光性樹脂の一方の面から側面上に回りこむようにパターニングされた外部電極とを備えていることを特徴とするものである。
【００４７】
また、本発明の半導体パッケージの製造方法は、一方の面に複数の電極部を有する半導体素子と、該半導体素子の一方の面に形成され、前記複数の電極部をそれぞれ露出させる開口を有する絶縁性の感光性樹脂と、前記開口を介して前記複数の電極部に対してそれぞれ電気的に接続された状態で、前記感光性樹脂の一方の面から側面上に回りこむようにパターニングされた外部電極とを備えた半導体パッケージを、前記半導体素子が予め複数設けられたウエハを利用して複数製造する方法であって、前記ウエハの一方の面に前記感光性樹脂を形成する樹脂形成工程と、該樹脂形成工程後、前記感光性樹脂を露光して、該感光性樹脂に前記開口を形成すると共に、該開口の近傍であって前記複数の半導体素子の周囲をそれぞれ取り囲む位置に貫通孔を形成するマーキング工程と、該マーキング工程後、前記開口及び前記貫通孔を含む前記感光性樹脂の一方の面の所定位置に、導電性材料をパターニングして前記外部電極を形成する電極形成工程と、該電極形成工程後、前記複数の半導体素子をそれぞれ切り離すように、少なくとも前記貫通孔に沿って前記ウエハを切断する切断工程とを備えていることを特徴とするものである。
【００４８】
この発明に係る半導体パッケージ及び半導体パッケージの製造方法においては、複数の半導体素子が予め設けられたウエハを利用して、樹脂形成工程、マーキング工程、接合工程、電極形成工程及び切断工程の各工程を順に行うことで、半導体パッケージを同時に複数製造することができる。
まず、複数の半導体素子が設けられたウエハの一方の面全体に感光性樹脂を塗布等により形成する樹脂形成工程を行う。これにより、各半導体素子の電極部は、感光性樹脂によって覆われた状態となる。
【００４９】
この樹脂形成工程が終了した後、マスク等を利用しながら感光性樹脂を露光して、該感光性樹脂に開口及び貫通孔を形成するマーキング工程を行う。この開口は、各半導体素子の電極部を露出させるものである。また、開口の近傍であって半導体素子の周囲を取り囲む位置に、基材及び金属層の両方を貫通するように貫通孔を形成する。つまり、この貫通孔は、隣り合う半導体素子の間に形成されるものである。これにより、ウエハに設けられた複数の半導体素子の電極部は、感光性樹脂側に露出した状態となる。
【００５０】
このマーキング工程が終了した後、開口及び貫通孔を含む感光性樹脂の一方の面の所定位置に、導電性材料をパターニングして外部電極を形成する電極形成工程を行う。これにより導電性材料は、開口及び貫通孔内にも入り込んだ状態となる。そのため、外部電極は、開口を介して半導体素子の電極部に接触して電気的に接続した状態となる。
【００５１】
電極形成工程が終了した後、複数の半導体素子をそれぞれ切り離すように、ダイシングブレード等によりウエハを切断する切断工程を行う。この際、少なくとも基材に形成した貫通孔に沿いながら該貫通孔のサイズよりも小さな幅で切断を行う。
これにより、複数の半導体素子をそれぞれ固片化することができ、一度に複数の半導体パッケージを製造することができる。
【００５２】
特に、外部電極が内部に入り込んだ貫通孔を、該貫通孔のサイズよりも小さな幅で切断するので、外部電極の一部が貫通孔の内周面上に残ることになる。その結果、感光性樹脂の一方の面だけでなく側面上にも外部電極が形成された半導体パッケージ、即ち、感光性樹脂の一方の面から側面上に回りこむようにパターニングされた外部電極を有する半導体パッケージを製造することができる。
従って、この半導体パッケージを裏返しにして、回路基板等の外部部品にフリップチップ実装する際に、金属層の一方の面側に形成された外部電極は従来のように隠れてしまうが、該外部電極が側面側にも形成されているので、この部分を通じて実装後の状態（半田の溶け具合等）を確認することができる。よって、実装後の検査を容易且つ確実に行うことができる。
【００５３】
また、ウエハの一方の面に感光性樹脂を形成するだけで半導体パッケージを容易に製造できるので、製造が簡便である。また、厚みを極力なくすことができ、チップサイズレベルの薄型化を図ることができる。
【００５４】
上述したように、本発明に係る半導体パッケージによれば、薄型化を図りながら、実装検査を容易且つ確実に行うことができる。
また、本発明に係る半導体パッケージの製造方法によれば、このような効果を奏することができる半導体パッケージを、一度に効率良く製造することができる。特に、予め半導体素子が複数設けられたウエハを利用して製造できるので、大量の半導体パッケージを一度に製造でき、生産性に優れている。
【００５５】
また、本発明の半導体パッケージの製造方法は、上記本発明の半導体パッケージの製造方法において、前記電極形成工程が、前記感光性樹脂の一方の面全体に前記導電性材料をメッキにより成膜させた後、マスクを利用したエッチング加工により、成膜されたメッキ層をパターニングして前記外部電極を形成することを特徴とするものである。
【００５６】
この発明に係る半導体パッケージの製造方法においては、電極形成工程を行う際に、まず感光性樹脂の一方の面全体に導電性材料をメッキにより成膜させる。この際、開口及び貫通孔内にもメッキが入り込んだ状態となる。次いで、マスクを利用したエッチング加工により、成膜されたメッキ層をパターニングして、開口及び貫通孔を含む金属層の一方の面の所定位置にのみ外部電極を形成する。つまり、感光性樹脂の一方の面に形成されたメッキ層の不要な部分を取り除く。このように、メッキ及びエッチング加工という簡便な方法で、感光性樹脂の一方の面の所定位置に外部電極を容易且つ確実に形成できるので、製造し易く、生産性を向上することができる。
【００５７】
また、本発明の半導体パッケージン製造方法は、上記本発明の半導体パッケージの製造方法において、前記電極形成工程が、前記所定位置にペースト状の前記導電性材料を塗布すると共に、塗布した導電性材料を硬化させて前記外部電極を形成することを特徴とするものである。
【００５８】
この発明に係る半導体パッケージの製造方法においては、電極形成工程を行う際に、開口及び貫通孔を含む感光性樹脂の一方の面の所定位置に対して、ペースト状の導電性材料をスクリーン印刷等により塗布すると共に、塗布した導電性材料を硬化させることで外部電極を形成する。このように、エッチング加工等を行わなくても、感光性樹脂の一方の面の所定位置に対して直接外部電極を形成できるのでより効率良く製造することができ、生産性を高めることができる。
【００５９】
また、本発明の半導体パッケージの製造方法は、上記本発明のいずれかの半導体パッケージの製造方法において、前記マーキング工程の際、前記貫通孔の幅を、前記外部電極の膜厚の２倍よりも大きい幅で形成することを特徴とするものである。
【００６０】
この発明に係る半導体パッケージの製造方法においては、マーキング工程で貫通孔を形成する際に、後に形成される外部電極の膜厚の２倍よりも大きい幅で形成する。これにより、貫通孔内に入り込んで内周面上に外部電極が形成されたときに、該外部電極によって完全に貫通孔が塞がってしまうことを防止できる。つまり、外部電極は、貫通孔の位置で凹み等の変化がついた状態となる。よって、外部電極が形成された後であっても、貫通孔の位置を確認することができる。従って、切断工程を行う際に、外部電極側からであっても、ウエハを正確に切断することができ、切断作業が容易になる。
【００６１】
また、本発明の半導体パッケージの製造方法は、上記本発明のいずれかの半導体パッケージの製造方法において、前記切断工程の際、前記貫通孔の幅よりも大きな幅で前記ウエハを切断すると共に、貫通孔の幅よりも小さな幅で前記外部電極を切断することを特徴とするものである。
【００６２】
この発明に係る半導体パッケージの製造方法においては、切断工程を行う際に、ウエハを切断する幅と、貫通孔内に入り込んだ外部電極を切断する幅とを区別して切断する。まず、貫通孔の幅よりも小さな幅で外部電極を切断することで、側面電極となる部分を極力残すことができる。よって、より信頼性のある半導体パッケージを製造することができる。更に、貫通孔の幅よりも大きな幅でウエハ側を切断することで、外部電極とウエハとが切り離された状態となる。よって、フリップチップ実装する際に、半田によって外部電極が溶けたとしても、ウエハ側に回り込んで接触することがなく、電気的に接触してしまうことを防止できる。よって、誤動作を防止でき、高品質化を図ることができる。
【００６３】
また、本発明の半導体パッケージの製造方法は、上記本発明の半導体パッケージの製造方法において、前記切断工程の際、前記ウエハ側から先に切断することを特徴とするものである。
【００６４】
この発明に係る半導体パッケージの製造方法においては、切断工程を行う際に、切断する幅が大きいウエハ側から先に切断するので、引き続きウエハ側から外部電極側の切断を行うことができる。つまり、ウエハ自体を裏返しにすることなく、同一方向から切断することができる。よって、切断工程にかける時間を短縮でき、生産性をより高めることができる。
【００６５】
また、本発明の半導体パッケージの製造方法は、上記本発明のいずれかの半導体パッケージの製造方法において、前記切断工程を行う前に、前記貫通孔に対向する前記ウエハの他方の面上に、マークを形成するマーク形成工程を備えていることを特徴とするものである。
【００６６】
この発明に係る半導体パッケージの製造方法においては、切断工程を行う前に、マーク形成工程を行うことで、ウエハの他方の面側からでも貫通孔が形成されている位置を確認することができる。従って、ウエハ側からであっても、このマークを目安にすることでウエハを正確に切断することができる。
【発明の効果】
【００６７】
本発明に係る半導体パッケージによれば、薄型化を図りながら、実装検査を容易且つ確実に行うことができる。
また、本発明に係る半導体パッケージの製造方法によれば、このような効果を奏することができる半導体パッケージを、一度に効率良く製造することができる。特に、予め半導体素子が複数設けられたウエハを利用して製造できるので、大量の半導体パッケージを一度に製造でき、生産性に優れている。
【発明を実施するための最良の形態】
【００６８】
（第１実施形態）
以下、本発明に係る半導体パッケージ及び半導体パッケージの製造方法の第１実施形態を、図１から図１４を参照して説明する。図１は、本発明に係る半導体パッケージの第１実施形態を示す断面図である。
図１に示すように、本実施形態の半導体パッケージ１は、一方の面に２つ（複数）の電極部２ａを有するＩＣチップ（半導体素子）２と、該ＩＣチップ２の一方の面に接合され、電極部２ａをそれぞれ露出させる開口３を有する絶縁性の基材４とを備えている。また、半導体パッケージ１は、基材４の一方の面４ａである上面に金属層５が設けられ、該金属層５の表面に外部電極６が形成されている。外部電極６は、開口３を介して電極部２ａに対してそれぞれ電気的に接続された状態で、金属層５の一方の面から、金属層５の側面及び基材４の側面上に回り込むようにパターニングされている。
【００６９】
上記基材４は、本実施形態ではポリイミドフィルムを用いたが、電気絶縁性の材料であれば他の材料でも良い。例えば、ＰＥＮ（ポリエチレンナフタレート）フィルム等も強度や耐熱性、入手のし易さの観点等から適している。金属層５は、本実施形態では銅（Ｃｕ）を用いたが、導電性の金属材料で形成すれば他の材料でも良い。
【００７０】
また、本実施形態の外部電極６は、電極部２ａの数に合わせて２つ形成されており、互いに電気的に絶縁されるように離間して形成されている。即ち、外部電極６は、各電極部２ａの近傍の範囲のみ基材４の側面に回りこむように形成されており、基材４の側面部分を通じて互いの外部電極６が接続されてはいない。
【００７１】
このように構成された半導体パッケージ１は、裏返しにした後、回路基板等の図示しない外部部品に対して外部電極６の一方の面が面接触するように載置すると共に、半田を利用して外部部品に接合して使用される。つまり、フリップチップ実装して使用されるものである。
【００７２】
次に、この半導体パッケージ１を同時に複数製造する半導体パッケージの製造方法について説明する。図２は、図１に示す半導体パッケージを製造する際に使用するウエハを示す平面図である。なお、図２に示すように、この製造方法は、ＩＣチップ２が予め複数設けられたウエハ１０を利用して製造する方法である。なお、図２では９２個のＩＣチップ２が設けられたウエハ１０を図示している。
本実施形態の半導体パッケージの製造方法は、上記ウエハ１０を利用して、金属層形成工程と、マーキング工程と、接合工程と、基材加工工程と、電極形成工程と、切断工程とを順に行って製造する方法である。以下、これら各工程について、図３から図１４を参照しながら詳細に説明する。図３は、図１に示す半導体パッケージを製造する際の工程の例を示すフローチャートである。図４から図１４は、図３のフローチャートで示した各工程における半導体パッケージの状態を示す部分断面図である。
【００７３】
初めに、金属層形成工程を行う。図４は、半導体パッケージ製造工程における金属層形成工程を終えた直後の状態を示す部分断面図である。金属層形成工程では、ウエハ１０と同じか若しくはウエハ１０よりも大きいサイズの基材４を用意し、図４に示すように、この基材４の一方の面４ａに金属層５を融着等によって形成する（Ｓ１）。
なお、本実施形態では、基材４を長尺なポリイミドフィルムとし、図２に示すように、ウエハ１０よりも大きいサイズを使用する場合を例に挙げて説明する。この基材４は、例えば、上面視正方形状に形成されており、四隅にはダイシングブレードを有する図示しない切断装置に、正確に位置決めしてセットするためのマークＭがそれぞれ設けられている。
【００７４】
図５は、図４に示す状態の後、金属層に開口及び貫通孔を形成した状態を示す図である。
上述した金属層形成工程が終了した後、図５に示すように、金属層５に開口３を形成すると共に、開口３の近傍であって複数のＩＣチップ２の周囲をそれぞれ取り囲む位置に貫通孔１１を形成するマーキング工程を行う（Ｓ２）。
具体的には、金属層５の所定位置にフォトリソグラフィ技術によって図示しないマスクを設けると共に、該マスクを除く範囲で金属層５をエッチング加工する。こうすることで、開口３及び貫通孔１１をそれぞれ形成することができる。この開口３は、後にＩＣチップ２の電極部２ａを露出させるものであり、ＩＣチップ２の数、電極部２ａの数に応じて形成する。また、貫通孔１１は、隣り合うＩＣチップ２間に形成されるものであり、後に固片化するときの目安となるものである。なお、この時点では金属層５のみに、開口３及び貫通孔１１が形成されている。
また、本実施形態では、このマーキング工程を行う際、貫通孔１１の幅（Ｗ１）及び開口３の幅（Ｗ２）を外部電極６の膜厚（ｈ）の２倍よりも大きい幅で形成している。
【００７５】
図６は、図５に示す状態の後、基材にウエハを接合した状態を示す図である。
次いでマーキング工程が終了した後、図６に示すように、基材４を間に挟んで、開口３と各ＩＣチップ２の電極部２ａとがそれぞれ対向するように位置合わせしながら、基材４の他方の面４ｂである下面に複数のウエハ１０を接合する接合工程を行う（Ｓ３）。つまり、開口３及び貫通孔１１を目印として、開口３と電極部２ａとが対向するように位置合わせしながら、基材４の他方の面４ｂにＩＣチップ２が設けられたウエハ１０を融着等によって接合する。
【００７６】
図７は、図６に示す状態の後、基材に開口及び貫通孔を形成した状態を示す図である。
次いで接合工程が終了した後、図７に示すように、金属層５に形成した開口３及び貫通孔１１に合わせて基材４を加工して、該基材４に開口３及び貫通孔１１を形成する基材加工工程を行う（Ｓ４）。具体的には、金属層５をマスクとしてエッチング加工を行い、金属層５に形成した開口３及び貫通孔１１と同様の開口３及び貫通孔１１を基材４に形成する。これによりＩＣチップ２の電極部２ａは、開口３を介して金属層５側に露出した状態となる。なお、このときの加工は、基材４及びウエハ１０に対する影響を極力低減するため、エッチング加工が好ましい。
【００７７】
図８は、図７に示す状態の後、導電性材料をメッキして金属層を形成した状態を示す図である。
次いで基材加工工程が終了した後、金属層５及び基材４に形成された開口３及び貫通孔１１を含む金属層５の一方の面の所定位置に、導電性材料をパターニングして外部電極６を形成する電極形成工程を行う。
具体的には、まず図８に示すように、金属層５の一方の面全体に導電性材料をメッキにより成膜させて金属層１２を形成する（Ｓ５）。なおこのメッキは、無電解メッキと電気メッキとを組み合わせて行ったり、ダイレクトメッキと電気メッキとを組み合わせて行ったり、無電解メッキのみで行ったりして構わない。これによりメッキによる金属層１２は、開口３及び貫通孔１１内にも入り込んだ状態となる。
【００７８】
この際、上述したように、貫通孔１１の幅（Ｗ１）及び開口３の幅（Ｗ２）を外部電極６の膜厚、即ち、金属層１２の膜厚（ｈ）の２倍よりも大きい幅で形成しているので、メッキ後の開口３及び貫通孔１１は完全に塞がっておらず、若干の凹み３ａ、１１ａが生じている。そのため、メッキを行った後でも、貫通孔１１及び開口３の位置を確認できるようになっている。
【００７９】
図９は、図８に示す状態の後、メッキした金属層上にマスクをパターニングした状態を示す図である。
続いて、図９に示すようにメッキした金属層上にフォトリソグラフィ技術によってマスク（レジスト膜）１３を形成する（Ｓ６）。このマスク１３は、金属層１２から外部電極６を形成するためのものであり、貫通孔１１を挟んで隣接する電極部２ａ同士を繋ぐように形成する。
【００８０】
図１０は、図９に示す状態の後、外部電極を形成した状態を示す図である。
次いで、このマスク１３を除く範囲で金属層１２をエッチング加工すると共にマスク１３を剥離することで、図１０に示すように開口３及び貫通孔１１を含む所定位置に外部電極６を形成することができる（Ｓ７）。この外部電極６は、開口３を介してＩＣチップ２の電極部２ａに接触しているので、電気的に接続された状態となっている。
【００８１】
次いで、電極形成工程が終了した後、複数のＩＣチップ２をそれぞれ切り離すように、少なくとも貫通孔１１に沿ってウエハ１０を切断する切断工程を行う（Ｓ８）。図１１は、図１０に示す状態の後、隣接する外部電極間を切断した状態を示す図である。
具体的には、まず、図２に示す基材４のマークＭを利用して、図示しない加工装置に正確に位置決めさせながらウエハ１０をセットする。次いで、図１１に示すように、図示しないダイシングブレードにより貫通孔１１に沿いながら、該貫通孔１１の幅（Ｗ１）よりも小さな幅で外部電極６側を先に切断する。
これにより、隣接するＩＣチップ２との間で絶縁状態が確保される。またこの際、基材４に設けられたマークＭによって正確に位置決めしていることに加え、上述したように、メッキ後の貫通孔１１に若干の凹み１１ａが生じているので、外部電極６側からでもこの凹み１１ａを目安にして正確に切断することができる。また、貫通孔１１よりも小さな幅で外部電極６を切断するので、側面電極となる部分を極力残すことができる。
【００８２】
図１２は、図１１に示す状態の後、外部電極の一方の面にダイシングテープを貼り付けた状態を示す図である。
外部電極６側の切断が終了した後、図１２に示すように、各外部電極６の一方の面にダイシングテープ１４を貼り付ける。貼り付け後、ウエハ１０を裏返しにして再度加工装置にセットする。このときも同様に、基材４に設けられたマークＭを利用して正確に位置決めしながらセットする。
【００８３】
図１３は、図１２に示す状態の後、ウエハを裏返しにした後、ウエハを切断した状態を示す図である。また、図１４は、図１３に示した状態の後、ダイシングテープを剥離した状態を示す図である。
そして、今度は図１３に示すように、貫通孔１１の幅（Ｗ１）よりも大きな幅のダイシングブレードでウエハ１０を切断する。切断後、ダイシングテープ１４を剥離することで、図１４に示すように、同じウエハ１０から複数のＩＣチップ２をそれぞれ固片化することができ、一度に複数の半導体パッケージ１を製造することができる。
【００８４】
特に、図１１に示すように外部電極６が内部に入り込んだ貫通孔１１を、貫通孔１１の幅（Ｗ１）よりも小さな幅で切断するので、金属層５の一方の面だけなく、金属層５及び基材４の側面上にも外部電極６が形成された半導体パッケージ１、即ち、金属層５の一方の面から、金属層５及び基材４の側面上に回り込むようにパターニングされた外部電極６を有する半導体パッケージ１を製造することができる。
従って、この半導体パッケージ１を裏返しにして、回路基板等の図示しない外部部品にフリップチップ実装する際に、金属層５の一方の面側に形成された外部電極６は従来のように隠れてしまうが、外部電極６が側面側にも形成されているので、この部分を通じて実装後の状態（半田の溶け具合等）を確認することができる。よって、実装後の検査を容易且つ確実に行うことができる。
【００８５】
また、切断工程の際、貫通孔１１の幅（Ｗ１）よりも大きな幅でウエハ１０を切断しているので、外部電極６と、ウエハ１０、即ちＩＣチップ２とが切り離されて非接触状態となっている。よって、フリップチップ実装する際に、半田によって外部電極６が溶けたとしてもＩＣチップ２側に回り込んで接触することがなく、電気的に接触してしまうことを防止できる。よって、誤動作を防止でき、高品質化を図って、信頼性を高めることができる。
【００８６】
また、金属層５上に外部電極６を形成しているので、導電性材料の“つき”が良く、密着力を高めることができる。そのため、外部電極６をより安定して形成することができ、この点においても信頼性を高めることができる。また、ポリイミドフィルム等の基材４を利用するだけであるので、厚みを極力なくすことができ、チップサイズレベルの薄型化を図ることができる。
また、電極形成工程の際、メッキ及びエッチング加工という簡便な方法で外部電極６を確実に形成できるので、製造し易く、生産性を上げることができる。また、切断工程の際、先に外部電極６側を切断するので、裏返しにするときに強固なウエハ１０がまだ切断されずに残っている。そのため、強度的に安定した状態で裏返すことができ、安定した製造を行うことができる。
【００８７】
上述したように、本実施形態の半導体パッケージ１によれば、薄型化を図りながら、実装検査を容易且つ確実に行うことができる。また、本実施形態の半導体パッケージの製造方法によれば、上述した効果を奏する半導体パッケージ１を一度に効率良く製造することができる。特に、予めＩＣチップ２が複数設けられたウエハ１０を利用して製造できるので、大量の半導体パッケージ１を一度に製造することができ、生産性に優れている。
【００８８】
（第２実施形態）  
次に、本発明に係る半導体パッケージ及び半導体パッケージの製造方法の第２実施形態を、図１５から図２０を参照して説明する。なお、この第２実施形態においては、第１実施形態における構成要素と同一の部分については、同一の符号を付しその説明を省略する。第２実施形態と第１実施形態との異なる点は、第１実施形態では、金属層５にのみ開口３及び貫通孔１１を形成した後にウエハ１０を接合したのに対し、第２実施形態では、金属層５及び基材４の両方に開口３及び貫通孔１１を形成した後にウエハ１０を接合する点である。  
【００８９】
本実施形態の半導体パッケージの製造方法は、金属層形成工程と、マーキング工程と、接合工程と、電極形成工程と、切断工程とを順に行って製造を行う方法である。これら各工程について、以下に説明する。
初めに、第１実施形態と同様にウエハ１０よりも大きなサイズの基材４を用意すると共に、該基材４の一方の面４ａに金属層５を形成する金属層形成工程を行う。
【００９０】
図１５は、本発明に係る半導体パッケージの製造方法の第２実施形態を説明するための一工程図であって、基材上に金属層を形成した後、基材及び金属層に開口及び貫通孔を形成した状態を示す図である。
金属層形成工程が終了した後、図１５に示すように、基材４及び金属層５の両方に、開口３及び貫通孔１１を形成するマーキング工程を行う。具体的には、レーザやパンチ・ドリル等を使用して加工し、開口３及び貫通孔１１を形成する。
【００９１】
図１６は、図１５に示す状態の後、基材にウエハを接合した状態を示す図である。
次いでマーキング工程が終了した後、図１６に示すように、開口３と電極部２ａとがそれぞれ対向するように位置合わせしながら基材４の他方の面４ｂに、複数のＩＣチップ２が設けられたウエハ１０を接合させる接合工程を行う。この際、第１実施形態と異なり、開口３を介して金属層５、１２側から電極部２ａの位置を確認できるので、ＩＣチップ２をより正確に位置合わせすることができる。
【００９２】
次いで、接合工程が終了した後、第１実施形態と同様に、開口３及び貫通孔１１を含む金属層５の一方の面の所定位置に、導電性材料をパターニングして外部電極６を形成する電極形成工程を行う。
【００９３】
図１７は、図１６に示す状態の後、導電性材料をメッキして金属層を形成した状態を示す図である。また、図１８は、図１７に示す状態の後、メッキした金属層上にマスクをパターニングした状態を示す図である。また、図１９は、図１８に示す状態の後、外部電極を形成した状態を示す図である。
【００９４】
即ち、図１７に示すように、金属層５の一方の面全体に導電性材料をメッキにより成膜させて金属層（メッキ層）１２を形成した後、図１８に示すようにメッキした金属層１２上にフォトリソグラフィ技術によってマスク１３を形成する。そして、このマスク１３を除く範囲で金属層１２をエッチング加工すると共にマスク１３を剥離する。これにより、図１９に示すように開口３及び貫通孔１１を含む所定位置に外部電極６を形成することができる。
【００９５】
図２０は、図１９に示す状態の後、ウエハを切断した状態を示す図である。
最後に、第１実施形態と同様に切断工程を行うことで、図２０に示すように複数の半導体パッケージ１を同時に製造することができる。このように製造された半導体パッケージ１は、第１実施形態と同様の作用効果を奏することができる。
特に、本実施形態の製造方法によれば、接合工程を行う前に、基材４及び金属層５の両方に貫通孔１１が形成されているので、ＩＣチップ２を接合し易い。
【００９６】
（第３実施形態）  
次に、本発明に係る半導体パッケージ及び半導体パッケージの製造方法の第３実施形態を、図２１から図２７を参照して説明する。なお、この第３実施形態においては、第２実施形態における構成要素と同一の部分については、同一の符号を付しその説明を省略する。第３実施形態と第２実施形態との異なる点は、第２実施形態では、基材４と外部電極６との間に金属層５が形成されていたが、第３実施形態では、この金属層５が形成されていない点である。
【００９７】
図２１は、本発明に係る半導体パッケージの第３実施形態を示す断面図である。
本実施形態の半導体パッケージ２０は、図２１に示すように、ＩＣチップ２と、該ＩＣチップ２の一方の面に接合され、電極部２ａをそれぞれ露出させる開口３を有する絶縁性の基材４と、開口３を介して電極部２ａに対してそれぞれ電気的に接続された状態で、基材４の一方の面４ａから側面上に回り込むようにパターニングされた外部電極６とを備えている。
【００９８】
次に、このように構成された半導体パッケージ２０の製造方法について説明する。
本実施形態の製造方法は、マーキング工程と、接合工程と、電極形成工程と、切断工程とを順に行って製造を行う方法である。これら各工程について、以下に説明する。なお、本実施形態の製造方法は、金属層５を基材４の一方の面４ａに形成しない点が異なるだけで、基本的には第２実施形態の製造方法と同様の工程順序である。
【００９９】
図２２は、図２１に示す半導体パッケージの製造方法を示した工程図であって、基材に開口及び貫通孔を形成した状態を示す図である。
まず、図２２に示すように、基材４に開口３及び貫通孔１１を形成するマーキング工程を行う。具体的には、第２実施形態と同様に、フォトリソグラフィ技術によって設けた図示しないマスクと、該マスクを利用したエッチング加工とによって、開口３及び貫通孔１１を形成する。
【０１００】
図２３は、図２２に示す状態の後、基材にウエハを接合した状態を示す図である。
次いでマーキング工程が終了した後、図２３に示すように、開口３と電極部２ａとがそれぞれ対向するように位置合わせしながら基材４の他方の面４ｂに、複数のＩＣチップ２が設けられたウエハ１０を接合させる接合工程を行う。この際、開口３を介して基材４の一方の面４ａ側から電極部２ａの位置を確認できるので、ＩＣチップ２をより正確に位置合わせすることができる。
【０１０１】
次いで、接合工程が終了した後、開口３及び貫通孔１１を含む基材４の一方の面４ａの所定位置に、導電性材料をパターニングして外部電極６を形成する電極形成工程を行う。
図２４は、図２３に示す状態の後、導電性材料をメッキして金属層を形成した状態を示す図である。また、図２５は、図２４に示す状態の後、メッキした金属層上にマスクをパターニングした状態を示す図である。また、図２６は、図２５に示す状態の後、外部電極を形成した状態を示す図である。
【０１０２】
即ち、図２４に示すように、基材４の一方の面４ａ全体に導電性材料をメッキにより成膜させて金属層１２を形成した後、図２５に示すようにメッキした金属層１２上にフォトリソグラフィ技術によってマスク１３を形成する。そして、このマスク１３を除く範囲で金属層１２をエッチング加工すると共にマスク１３を剥離する。これにより、図２６に示すように開口３及び貫通孔１１を含む所定位置に外部電極６を形成することができる。
【０１０３】
図２７は、図２６に示す状態の後、ウエハを切断した状態を示す図である。
最後に、第２実施形態と同様に切断工程を行うことで、図２７に示すように複数の半導体パッケージ２０を同時に製造することができる。
【０１０４】
このように製造された半導体パッケージ２０は、第２実施形態と同様に、薄型化を図りながら、実装検査を容易且つ確実に行うことができる。特に、基材４と外部電極６との間に金属層５が形成されていないので、さらなる薄型化を図ることができる。
また、本実施形態の製造方法によれば、基材４の一方の面４ａに金属層５を形成する工程を省くことができるので、生産性をさらに高めることができる。
【０１０５】
（第４実施形態）  
次に、本発明に係る半導体パッケージ及び半導体パッケージの製造方法の第４実施形態を、図２８及び図２９を参照して説明する。なお、この第４実施形態においては、第３実施形態における構成要素と同一の部分については、同一の符号を付しその説明を省略する。第４実施形態と第３実施形態との異なる点は、第３実施形態では、電極形成工程を行う際に、メッキ等により外部電極６を形成したが、第４実施形態では、ペースト状の導電性材料を利用して外部電極６を形成する点である。
【０１０６】
即ち、本実施形態の製造方法は、電極形成工程を行う際に、まず、外部電極６を形成する所定位置にペースト状の導電性材料を塗布すると共に、塗布した導電性材料を加熱硬化させて外部電極６を形成する。
図２８は、本発明に係る半導体パッケージの製造方法の第４実施形態を説明するための一工程図であって、基材に開口及び貫通孔を形成した後、ウエハを接合した状態を示す図である。また、図２９は、図２８に示す状態の後、外部電極を形成した状態を示す図である。
【０１０７】
具体的には、図２８に示すように、基材４の他方の面４ｂにウエハ１０を接合した後、図２９に示すように、開口３及び貫通孔１１を含む基材４の一方の面４ａの所定位置に対して銀ペースト等のペースト状の導電性材料をスクリーン印刷等により塗布した後、加熱硬化させる。これにより、外部電極６を形成することができる。
特に、本実施形態の製造方法によれば、エッチング加工等を行わなくても、基材４の一方の面４ａの所定位置に対して直接外部電極６を形成できるので、より効率良く製造することができ、生産性を高めることができる。
【０１０８】
（第５実施形態）  
次に、本発明に係る半導体パッケージ及び半導体パッケージの製造方法の第５実施形態を、図３０から図３７を参照して説明する。なお、この第５実施形態においては、第１実施形態における構成要素と同一の部分については、同一の符号を付しその説明を省略する。第５実施形態と第１実施形態との異なる点は、第１実施形態では基材４を利用したのに対し、第４実施形態では、基材４に代って感光性樹脂３１を利用する点である。
【０１０９】
図３０は、本発明に係る半導体パッケージの第５実施形態を示す断面図である。
本実施形態の半導体パッケージ３０は、図３０に示すように、ＩＣチップ２と、該ＩＣチップ２の一方の面に形成され、複数の電極部２ａをそれぞれ露出させる開口３を有する絶縁性の感光性樹脂３１と、開口３を介して複数の電極部２ａに対してそれぞれ電気的に接続された状態で、感光性樹脂３１の一方の面３１ａから側面上に回り込むようにパターニングされた外部電極６とを備えている。
【０１１０】
次に、このように構成された半導体パッケージ３０の製造方法について説明する。
本実施形態の製造方法は、樹脂形成工程と、マーキング工程と、電極形成工程と、切断工程とを順に行うと共に、切断工程前にマーク形成工程を行って製造を行う方法である。なお、ここでは樹脂形成工程を行う前の最初の段階で、マーク形成工程を行う場合を説明する。これら各工程について、以下に詳細に説明する。
【０１１１】
図３１は、図３０に示す半導体パッケージの製造方法を示した工程図であって、ウエハにマークを形成した状態を示す図である。
始めに、図３１に示すように、後に形成する貫通孔１１に対向するように、ウエハ１０の他方の面上に、切断工程を行う際の目安となるマーク１０Ｍを形成するマーク形成工程を行う。具体的には、ウエハ１０の他方の面上に図示しないマスクを利用したエッチング加工を行って、マーク１０Ｍを形成する。
【０１１２】
図３２は、図３１に示す状態の後、ウエハに感光性樹脂を形成した状態を示す図である。
このマーク形成工程が終了した後、図３２に示すように、ウエハ１０の一方の面全体に感光性樹脂３１（例えば、感光性ポリイミド樹脂）を塗布等により形成する樹脂形成工程を行う。これにより、ウエハ１０に設けられた複数のＩＣチップ２の電極部２ａは、感光性樹脂３１によって覆われた状態となる。なお、この感光性樹脂３１は、後の電極形成工程の際に行うエッチング加工に影響を受けないように耐性を有するものが好ましい。
【０１１３】
この樹脂形成工程が終了した後、感光性樹脂３１を露光して、該感光性樹脂３１に開口３及び貫通孔１１を形成するマーキング工程を行う。図３３は、図３２に示す状態の後、感光性樹脂に開口及び貫通孔を形成した状態を示す図である。
具体的には、開口３及び貫通孔１１を形成する領域以外を、フォトリソグラフィ技術によって設けた図示しないマスクによって覆った後、露光を行うことで、図３３に示すように感光性樹脂３１に開口３及び貫通孔１１を形成することができる。これにより、ウエハ１０に設けられた複数のＩＣチップ２の電極部２ａは、感光性樹脂３１側に露出した状態となる。
【０１１４】
このマーキング工程が終了した後、開口３及び貫通孔１１を含む感光性樹脂３１の一方の面３１ａの所定位置に、導電性材料をパターニングして外部電極６を形成する電極形成工程を行う。
図３４は、図３３に示す状態の後、導電性材料をメッキして金属層を形成した状態を示す図である。また、図３５は、図３４に示す状態の後、メッキした金属層上にマスクをパターニングした状態を示す図である。また、図３６は、図３５に示す状態の後、外部電極を形成した状態を示す図である。
【０１１５】
即ち、図３４に示すように、感光性樹脂３１の一方の面３１ａ全体に導電性材料をメッキにより成膜させて金属層１２を形成した後、図３５に示すようにメッキした金属層１２上にフォトリソグラフィ技術によってマスク１３を形成する。そして、このマスク１３を除く範囲で金属層１２をエッチング加工すると共にマスク１３を剥離する。これにより、図３６に示すように外部電極６を形成することができる。
【０１１６】
図３７は、図３６に示す状態の後、ウエハを切断した状態を示す図である。
そして最後に、第１実施形態と同様に切断工程を行うことで、図３７に示すように複数の半導体パッケージ３０を同時に製造することができる。この際、本実施形態では、基材４を使用していないが、マーク形成工程によってウエハ１０の他方の面側にマーク１０Ｍが形成されているので、ウエハ１０側からでも貫通孔１１が形成されている位置を確認することができる。従って、このマーク１０Ｍを目安にすることで、ウエハ１０を正確に切断することができる。つまり、第１の実施形態のように位置合わせのマークＭが四隅に設けられている基材４を用いなくても、正確な切断を行うことができる。
【０１１７】
このように製造された半導体パッケージ３０は、第１実施形態と同様に、薄型化を図りながら、実装検査を容易且つ確実に行うことができる。特に、基材４がないので、さらなる薄型化を図ることができる。
また、本実施形態の製造方法によれば、基材４が不要であり、ウエハ１０の一方の面に感光性樹脂３１を形成するだけで半導体パッケージ３０を製造できるので製造が簡便である。
【０１１８】
なお、本実施形態ではマーク形成工程を最初に行った場合を説明したが、最初に行う必要はなく、切断工程を行う前であればどの段階で行っても構わない。
【０１１９】
（第６実施形態）  
次に、本発明に係る半導体パッケージ及び半導体パッケージの製造方法の第６実施形態を、図３８及び図３９を参照して説明する。
なお、この第６実施形態においては、第５実施形態における構成要素と同一の部分については、同一の符号を付しその説明を省略する。第６実施形態と第５実施形態との異なる点は、第５実施形態では、電極形成工程を行う際にメッキ等により外部電極６を形成したが、第６実施形態では、ペースト状の導電性材料を利用して外部電極６を形成する点である。
【０１２０】
即ち、本実施形態の製造方法は、電極形成工程を行う際に、まず、外部電極６を形成する所定位置にペースト状の導電性材料を塗布すると共に、塗布した導電性材料を加熱硬化させて外部電極６を形成する。
【０１２１】
図３８は、本発明に係る半導体パッケージの製造方法の第６実施形態を説明するための一工程図であって、感光性樹脂に開口及び貫通孔を形成した後、ウエハを接合した状態を示す図である。また、図３９は、図３８に示す状態の後、外部電極を形成した状態を示す図である。
【０１２２】
具体的には、図３８に示すように、感光性樹脂３１に開口３及び貫通孔１１を形成した後、図３９に示すように、開口３及び貫通孔１１を含む感光性樹脂３１の一方の面３１ａの所定位置に対して銀ペースト等のペースト状の導電性材料をスクリーン印刷等により塗布し、その後加熱硬化させる。これにより、外部電極６を形成することができる。
特に、本実施形態の製造方法によれば、エッチング加工等を行わなくても、感光性樹脂３１の一方の面３１ａの所定位置に対して直接外部電極６を形成できるので、より効率良く製造することができ、生産性を高めることができる。
【０１２３】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【０１２４】
例えば、上記第１実施形態及び第２実施形態において、メッキ及びマスク１３を利用したエッチング加工により外部電極６を形成したが、この場合に限られず、第４実施形態のようにペースト状の導電樹脂を利用して外部電極６を形成しても構わない。
【０１２５】
また、上記第１実施形態では、切断工程を行う際に、貫通孔１１の幅（Ｗ１）よりも大きな幅でウエハ１０を切断すると共に、貫通孔１１の幅（Ｗ１）よりも小さな幅で外部電極６を切断したが、この場合に限られず、外部電極６を切断した幅でウエハ１０側を切断しても構わない。この場合には、ウエハ１０を裏返しにすることなく、外部電極６側から一度に切断を行うことができる。
但し、第１実施形態のように、外部電極６側とウエハ１０側とで切断幅を変えることで、フリップチップ実装する際に半田によって両者が電気的に接触してしまうことを防止できるので、より好ましい。
【０１２６】
また、このように切断幅を変えたときに、第１実施形態では、外部電極６側から先に切断を行ったが、切断幅が大きいウエハ１０側から先に切断を行っても構わない。
図４０は、切断工程を行う際の他の例を説明するための図であって、基材上に外部電極を形成した状態を示す図である。また、図４１は、図４０に示す状態の後、ウエハ側を先に切断した状態を示す図である。また、図４２は、図４１に示す状態の後、ウエハ側から外部電極を切断した状態を示す図である。  
【０１２７】
即ち、図４０に示すように外部電極６を形成した後、図４１に示すように、まず先にウエハ１０側を切断する。そして、図４２に示すように引き続き同一方向から外部電極６側を切断しても構わない。こうすることで、ウエハ１０自体を裏返しにすることなく、ウエハ１０側から一度で切断することができる。よって、切断工程にかける時間を短縮でき、生産性をより高めることができる。
【０１２８】
更には、この第１実施形態において、第５実施形態及び第６実施形態のように、マーク形成工程を行って、ウエハ１０の他方の面側にマーク１０Ｍを形成すると良い。こうすることで、より正確にウエハ１０の切断を行うことができる。また、基材４のサイズが、ウエハ１０と略同じサイズであり、四隅に位置合わせのためのマークＭがなかったとしても、正確な切断を行うことができる。
なお、上述した切断順序、マーク形成工程に関しては、第１実施形態に限られず、全ての実施形態に適用可能なものである。
【０１２９】
また、上記各実施形態では、開口３及び貫通孔１１を形成する際に、両方共に外部電極６の膜厚（ｈ）の２倍よりも大きい幅を有するように形成したが、少なくとも貫通孔１１だけこの幅で形成すれば構わない。
図４３は、切断工程を行う際の他の例を説明するための図であって、基材上の金属層に開口及び貫通孔を形成した状態を示す図である。また、図４４は、図４３に示す状態の後、基材にウエハを接合した状態を示す図である。また、図４５は、図４４に示す状態の後、基材に開口及び貫通孔を形成した状態を示す図である。また、図４６は、図４５に示す状態の後、導電性材料をメッキして金属層を形成した状態を示す図である。また、図４７は、図４６に示す状態の後、メッキした金属層上にマスクをパターニングした状態を示す図である。また、図４８は、図４７に示す状態の後、外部電極を形成した状態を示す図である。また、図４９は、図４８に示す状態の後、外部電極及びウエハを切断した状態を示す図である。
【０１３０】
つまり、図４３に示すように、マーキング工程を行う際に、貫通孔１１の幅（Ｗ１）を第１実施形態と同じ幅（膜厚ｈの２倍よりも大きい幅）にすると共に、開口３の幅（Ｗ２）を小さめ（膜厚ｈの２倍よりも小さい幅）に形成しても構わない。この状態で、図４４に示す接合工程、図４５に示す基材加工工程を経た後、図４６に示すように電極形成工程によるメッキを行って、金属層１２を成膜させると、第１実施形態とは異なり開口３内が完全に埋まった状態となる。その後、図４７に示すようにマスク１３を形成し、該マスク１３を利用してエッチング加工を行うことで、図４８に示すように、貫通孔１１内だけに凹み１１ａが生じた外部電極６を形成することができる。
【０１３１】
その結果、切断工程を経て製造された半導体パッケージ１は、図４９に示すように、凹み等がない平坦な一方の面となった外部電極６を備えることができる。そのため、外部部品に裏返して載置したときに、外部部品との間に隙間がなく面接触した状態となる。従って、半田により外部電極６を溶かして接合するときに、外部電極６内に空気（ボイド）が混入する恐れがない。よって、密着力を高めてより強固に接合することができ、実装の信頼性を向上することができる。
【図面の簡単な説明】
【０１３２】
【図１】本発明に係る半導体パッケージの第１実施形態を示す断面図である。
【図２】図１に示す半導体パッケージを製造する際に使用するウエハを示す図である。
【図３】図１に示す半導体パッケージを製造する際のフローチャートである。
【図４】図１に示す半導体パッケージの製造方法を示した工程図であって、基材上に金属層を形成した状態を示す図である。
【図５】図４に示す状態の後、金属層に開口及び貫通孔を形成した状態を示す図である。
【図６】図５に示す状態の後、基材の他方の面に複数のＩＣチップが設けられたウエハを接合した状態を示す図である。
【図７】図６に示す状態の後、基材に開口及び貫通孔を形成した状態を示す図である。
【図８】図７に示す状態の後、金属層の一方の面にメッキを行って金属層を成膜した状態を示す図である。
【図９】図８に示す状態の後、メッキによる金属層上にマスクを形成した状態を示す図である。
【図１０】図９に示す状態の後、マスクを利用してメッキによる金属層をエッチング加工して外部電極を形成した状態を示す図である。
【図１１】図１０に示す状態の後、外部電極を貫通孔の幅よりも小さな幅で切断した状態を示す図である。
【図１２】図１１に示す状態の後、ダイシングテープを外部電極の一方の面に貼り付けた状態を示す図である。
【図１３】図１２に示す状態の後、ウエハ自体を裏返しにした後、ウエハを貫通孔の幅よりも大きな幅で切断した状態を示す図である。
【図１４】図１３に示す状態の後、ダイシングテープを剥離して固片化し、複数の半導体パッケージを製造した状態を示す図である。
【図１５】本発明に係る半導体パッケージの製造方法の第２実施形態を示す図であると共に、図１に示す半導体パッケージの製造方法を示した工程図であって、基材上に金属層を形成した後、基材及び金属層に開口及び貫通孔を形成した状態を示す図である。
【図１６】図１５に示す状態の後、基材の他方の面に複数のＩＣチップが設けられたウエハを接合した状態を示す図である。
【図１７】図１６に示す状態の後、金属層の一方の面にメッキを行って金属層を成膜した状態を示す図である。
【図１８】図１７に示す状態の後、メッキによる金属層上にマスクを形成した状態を示す図である。
【図１９】図１８に示す状態の後、マスクを利用してメッキによる金属層をエッチング加工して外部電極を形成した状態を示す図である。
【図２０】図１９に示す状態の後、基材及び外部電極を切断して固片化し、複数の半導体パッケージを製造した状態を示す図である。
【図２１】本発明に係る半導体パッケージの第３実施形態を示す断面図である。
【図２２】図２１に示す半導体パッケージの製造方法を示した工程図であって、基材に開口及び貫通孔を形成した状態を示す図である。
【図２３】図２２に示す状態の後、基材の他方の面に複数のＩＣチップが設けられたウエハを接合した状態を示す図である。
【図２４】図２３に示す状態の後、基材の一方の面にメッキを行って金属層を成膜した状態を示す図である。
【図２５】図２４に示す状態の後、メッキによる金属層上にマスクを形成した状態を示す図である。
【図２６】図２５に示す状態の後、マスクを利用してメッキによる金属層をエッチング加工して外部電極を形成した状態を示す図である。
【図２７】図２６に示す状態の後、基材及び外部電極を切断して固片化し、複数の半導体パッケージを製造した状態を示す図である。
【図２８】本発明に係る半導体パッケージの製造方法の第４実施形態を示す図であると共に、図２１に示す半導体パッケージの製造方法を示した工程図であって、基材に開口及び貫通孔を形成した後、基材の他方の面に複数のＩＣチップが設けられたウエハを接合した状態を示す図である。
【図２９】図２８に示す状態の後、ペースト状の導電性材料を塗布すると共に加熱硬化させて、外部電極を形成した状態を示す図である。
【図３０】本発明に係る半導体パッケージの第５実施形態を示す断面図である。
【図３１】図３０に示す半導体パッケージの製造方法を示した工程図であって、ウエハの他方の面に切断時の目安となるマークを形成した状態を示す図である。
【図３２】図３１に示す状態の後、ウエハの一方の面に感光性樹脂を形成した状態を示す図である。
【図３３】図３２に示す状態の後、感光性樹脂に開口及び貫通孔を形成した状態を示す図である。
【図３４】図３３に示す状態の後、感光性樹脂の一方の面にメッキを行って金属層を形成した状態を示す図である。
【図３５】図３４に示す状態の後、メッキによる金属層上にマスクを形成した状態を示す図である。
【図３６】図３５に示す状態の後、マスクを利用してメッキによる金属層をエッチング加工して外部電極を形成した状態を示す図である。
【図３７】図３６に示す状態の後、ウエハ及び外部電極を切断して固片化し、複数の半導体パッケージを製造した状態を示す図である。
【図３８】本発明に係る半導体パッケージの製造方法の第６実施形態を示す図であると共に、図３０に示す半導体パッケージの製造方法を示した工程図であって、ウエハの一方の面に感光性樹脂を形成した後、感光性樹脂に開口及び貫通孔を形成した状態を示す図である。
【図３９】図３８に示す状態の後、ペースト状の導電性材料を塗布すると共に加熱硬化させて、外部電極を形成した状態を示す図である。
【図４０】本発明に係る半導体パッケージの製造方法において、切断順序を変えた場合の一例を示す図であって、基材の一方の面に外部電極を形成した状態を示す図である。
【図４１】図４０に示す状態の後、貫通孔の幅よりも大きな幅でウエハを切断した状態を示す図である。
【図４２】図４１に示す状態の後、貫通孔の幅よりも小さな幅で、ウエハ側から引き続き外部電極を切断した状態を示す図である。
【図４３】本発明に係る半導体パッケージの製造方法の変形例を示す工程図であって、基材に、外部電極の膜厚の２倍よりも大きな幅で貫通孔を形成すると共に、膜厚の２倍よりも小さな幅で開口を形成した状態を示す図である。
【図４４】図４３に示す状態の後、基材の他方の面に複数のＩＣチップが設けられたウエハを接合した状態を示す図である。
【図４５】図４４に示す状態の後、基材に開口及び貫通孔を形成した状態を示す図である。
【図４６】図４５に示す状態の後、金属層の一方の面にメッキを行って金属層を成膜した状態を示す図である。
【図４７】図４６に示す状態の後、メッキによる金属層上にマスクを形成した状態を示す図である。
【図４８】図４７に示す状態の後、マスクを利用してメッキによる金属層をエッチング加工して外部電極を形成した状態を示す図である。
【図４９】図４８に示す状態の後、ウエハ及び外部電極を切断して固片化し、複数の半導体パッケージを製造した状態を示す図である。
【図５０】リードフレームを利用した従来の半導体パッケージの一例を示す断面図である。
【図５１】従来あった他の半導体パッケージを製造する場合の工程図であって、複数の半導体素子が作製されたウエハにメタルポストを設けた状態を示す断面図である。
【図５２】図５１に示す状態の後、樹脂によりメタルポストを封止した状態を示す断面図である。
【図５３】図５２に示す状態の後、樹脂の表面を研磨して、メタルポストの表面を露出させた状態を示す断面図である。
【図５４】図５３に示す状態の後、露出したメタルポストに半田バンプを設けた状態を示す断面図である。
【図５５】図５４に示す状態の後、ウエハを切断して固片化し、複数の半導体パッケージを製造した状態を示す断面図である。
【符号の説明】
【０１３３】
ｈ    外部電極の膜厚
Ｍ    ウエハの他方の面に形成されたマーク
Ｗ１    貫通孔の幅
Ｗ２    開口の幅
１、２０、３０    半導体パッケージ
２    ＩＣチップ（半導体素子）
２ａ    電極部
３    開口
４    基材
４ａ    基材の一方の面
４ｂ    基材の他方の面
５    金属層
６    外部電極
１０    ウエハ
１１    貫通孔
１２    金属層（メッキ層）
１３    マスク
３１    感光性樹脂
３１ａ    感光性樹脂の一方の面
３１ｂ    感光性樹脂の他方の面
【図１】
2008016540.tif 000003
【図２】
2008016540.tif 000004
【図３】
2008016540.tif 000005
【図４】
2008016540.tif 000006
【図５】
2008016540.tif 000007
【図６】
2008016540.tif 000008
【図７】
2008016540.tif 000009
【図８】
2008016540.tif 000010
【図９】
2008016540.tif 000011
【図１０】
2008016540.tif 000012
【図１１】
2008016540.tif 000013
【図１２】
2008016540.tif 000014
【図１３】
2008016540.tif 000015
【図１４】
2008016540.tif 000016
【図１５】
2008016540.tif 000017
【図１６】
2008016540.tif 000018
【図１７】
2008016540.tif 000019
【図１８】
2008016540.tif 000020
【図１９】
2008016540.tif 000021
【図２０】
2008016540.tif 000022
【図２１】
2008016540.tif 000023
【図２２】
2008016540.tif 000024
【図２３】
2008016540.tif 000025
【図２４】
2008016540.tif 000026
【図２５】
2008016540.tif 000027
【図２６】
2008016540.tif 000028
【図２７】
2008016540.tif 000029
【図２８】
2008016540.tif 000030
【図２９】
2008016540.tif 000031
【図３０】
2008016540.tif 000032
【図３１】
2008016540.tif 000033
【図３２】
2008016540.tif 000034
【図３３】
2008016540.tif 000035
【図３４】
2008016540.tif 000036
【図３５】
2008016540.tif 000037
【図３６】
2008016540.tif 000038
【図３７】
2008016540.tif 000039
【図３８】
2008016540.tif 000040
【図３９】
2008016540.tif 000041
【図４０】
2008016540.tif 000042
【図４１】
2008016540.tif 000043
【図４２】
2008016540.tif 000044
【図４３】
2008016540.tif 000045
【図４４】
2008016540.tif 000046
【図４５】
2008016540.tif 000047
【図４６】
2008016540.tif 000048
【図４７】
2008016540.tif 000049
【図４８】
2008016540.tif 000050
【図４９】
2008016540.tif 000051
【図５０】
2008016540.tif 000052
【図５１】
2008016540.tif 000053
【図５２】
2008016540.tif 000054
【図５３】
2008016540.tif 000055
【図５４】
2008016540.tif 000056
【図５５】
2008016540.tif 000057