(57)【要約】      （修正有）【課題】バイアス回路により、電源投入後短時間に安定なバイアス動作を行うことができ、長時間にわたりバイアス回路が電源変動に対し不安定になることを防ぐ。【解決手段】バンドギャップリファレンスを有するバイアス回路であって、前記バンドギャップリファレンスに駆動電流を供給する第１の電流路１０５と、電源投入後、所定期間前記バンドギャップリファレンスに対して電流を供給する第２の電流路１１４とを設ける。【選択図】図１
2008311984.tif 000002
【特許請求の範囲】
【請求項１】
バンドギャップリファレンスを有するバイアス回路であって、
前記バンドギャップリファレンスに駆動電流を供給する第１の電流路と、
電源投入後、所定期間前記バンドギャップリファレンスに対して電流を供給する第２の電流路と、を有するバイアス回路。
【請求項２】
前記第２の電流路は、前記第１の電流路と並列に接続され、前記所定期間、前記第１の電流路に対するバイパス電流路となる請求項１に記載のバイアス回路。
【請求項３】
前記第１の電流路は、第１の抵抗素子を有する請求項１または請求項２に記載のバイアス回路。
【請求項４】
前記第１の電流路は、前記第１の抵抗素子に並列に接続され、ＯＮ抵抗が前記第１の抵抗素子の抵抗値より小さい第１のトランジスタをさらに有する請求項３に記載のバイアス回路。
【請求項５】
前記第２の電流経路は、ＯＮ抵抗が前記第１の抵抗素子の抵抗値より小さい第２のトランジスタを有する請求項３または請求項４のいずれか１項に記載のバイアス回路。
【請求項６】
前記所定期間は、第２のトランジスタの制御端子と電源間に接続された第２の抵抗素子と容量素子に応じて決定される請求項５に記載のバイアス回路。
【請求項７】
前記第１のトランジスタは、前記所定期間後に前記バンドギャップリファレンスに駆動電流を供給する請求項４に記載のバイアス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイアス回路に関する。特にバンドギャップリファレンスを有するバイアス回路に関する。
【背景技術】
【０００２】
半導体集積回路の電源変動特性の安定化を目的として、集積回路内部における温度に左右されない定電流バイアスおよび低温度係数基準電圧が必要とされる。このため、バンドギャップリファレンス（以下、ＢＧＲとする）による定電流源を用い、電源印加電圧によらず回路電流がほぼ一定に保たれる役割を担うバイアス回路が従来から広く用いられている。また、この種のバイアス回路において、上述のＢＧＲが電源投入時の立ち上がり時点から短時間に安定動作に至るための電流供給経路を有するものが用いられている。
【０００３】
図４と図５に従来のバイアス回路４０の構成例と動作波形を示す。バイアス回路４０は、半導体集積回路の内部回路にバイアスを供給するＢＧＲ１０２と、ＢＧＲ１０２が動作するための電流を供給する電流経路１００を有している。電流経路１００は、半導体集積回路の内部回路のトランジスタとカレントミラー接続しているデバイス１０６（ここでは、ＰＭＯＳトランジスタＴｒ１０６）と、抵抗素子Ｒ１０１と、抵抗素子Ｒ１０１と並列に接続されているデバイス１０５（ここでは、バイポーラＮＰＮトランジスタＴｒ１０５）を有している。
【０００４】
電源電圧（電源電圧端子１０７からの出力電圧）が、ｔｏｎ＿ｄの期間において０Ｖから徐々に増大していくと、電流経路１００内のＰＭＯＳトランジスタＴｒ１０６から抵抗素子Ｒ１０１を経て、ＢＧＲ１０２に供給される電流Ｉ１０１も増大する。やがて、電流I１０１はＢＧＲ１０２が起動するのに必要十分な電流量となり、タイミングｔｏｎ＿ｓにおいてＢＧＲ１０２が起動する。よって、ＢＧＲ１０２が定電流動作となるため、ＢＧＲ１０２とミラー接続関係となっているトランジスタデバイス１０３（ここでは、バイポーラＮＰＮトランジスタＴｒ１０３）も定電流動作となる。このため、電源電圧端子１０７とトランジスタＴｒ１０３のコレクタ間に接続された定電圧生成回路（以下、ＶＲＥＧとする）１０４が動作し、ノード１０９に一定電圧が出力され、トランジスタＴｒ１０５がＯＮとなる。
【０００５】
またこの時から、ＢＧＲ１０２に供給される電流の大半が、トランジスタＴｒ１０５のエミッタ電流Ｉ１０５で供給され、かつ、その電流供給点であるノード１０８の電圧もＶＲＥＧ１０４の定電圧出力により安定化する。このためＢＧＲ１０２は、ｔｏｎ＿ｃｏｎｓの期間において起動してから、電源電圧の最終電圧（例えば３０Ｖ等）に達する間の電圧変動によらず、定電流消費回路の動作となる。よって、トランジスタＴｒ１０６を流れる電流Ｉ１０６が一定になり、半導体集積回路の内部回路に対し定電流バイアス動作となる。
【０００６】
しかし、従来のバイアス回路では、ｔｏｎ＿ｃｏｎｓの期間において、電源電圧の増大に伴い抵抗Ｒ１０１の両端の電圧も増大し、それに流れる電流Ｉ１０１も増加する。よって、電源電圧の増大に伴う電流の増加に相反するようにトランジスタＴｒ１０５に流れる電流Ｉ１０５は減少する。さらに最終電圧（例えば３０Ｖ）を超え電源電圧が増大すると（例えば４０Ｖ）、Ｉ１０５は、ｔｏｎ＿ｆ時において０Ａとなり、トランジスタＴｒ１０５はＯＦＦとなり、ｔｏｎ＿ｃｏｎｓの期間において一定電圧であったノード１０８は、定電圧動作を行えなくなる。よってｔｏｎ＿ｆ時以降、抵抗素子Ｒ１０１の電流は増加を続け、ＢＧＲ１０２への供給電流も増加する。つまり、ＢＧＲ１０２は、ノード１０８が定電圧でなくなり、定電流動作から変動動作に移るため、バイアス回路４０自体が電源の変動に対し不安定になる。
【０００７】
上記問題に対応するため、抵抗素子Ｒ１０１の抵抗値を出来るだけ大きくとり、電源電圧の増大に伴って抵抗素子Ｒ１０１に流れる電流量（および電流変化量）を絞ることで、ｔｏｎ_ｃｏｎｓの期間を広げる方法が考えられる。しかし、この場合は、抵抗素子Ｒ１０１を流れＢＧＲ１０２の起動するための電流供給期間（ｔｏｎ_ｄの期間）も長くなり、バイアス回路４０の安定に至る動作が遅れてしまう。つまり、電源電圧の印加電圧の広範囲においてのバイアス回路安定動作と、起動における安定に至る時間短縮とで相反関係がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前述のように従来技術では、電源電圧増大に伴い、長時間にわたりバイアス回路が電源の変動に対し不安定になる場合があった。
【課題を解決するための手段】
【０００９】
本発明は、バンドギャップリファレンスを有するバイアス回路であって、前記バンドギャップリファレンスに駆動電流を供給する第１の電流路と、電源投入後、所定期間前記バンドギャップリファレンスに対して電流を供給する第２の電流路とを有するものである。
【００１０】
本発明にかかるバイアス回路により、例えば電源投入後、第１の電流路に流れるバンドギャップリファレンスを駆動するための電流値が小さい場合でも、第２の電流路が所定期間駆動可能電流をバンドギャップリファレンスに供給できるため、バンドギャップリファレンスの定電圧出力動作の開始時間を長期化するのを防ぎ、電源電圧が増大しても安定したバイアス動作が可能となる。
【発明の効果】
【００１１】
本発明にかかるバイアス回路により、電源投入後短時間に安定なバイアス動作を行うことができ、長時間にわたりバイアス回路が電源変動に対し不安定になることを防ぐ。
【発明を実施するための最良の形態】
【００１２】
＜発明の実施の形態＞
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図１は本発明の実施の形態に関するバイアス回路を示す回路図である。バイアス回路１０は、電流経路１１１と、バンドギャップリファレンス１０２（以下、ＢＧＲ１０２とする）と、バイポーラＮＰＮトランジスタＴｒ１０３等を有するデバイス１０３（以下、バイポーラＮＰＮトランジスタＴｒ１０３）と、定電圧生成回路１０４（以下、ＶＲＥＧ１０４とする）と、電源電圧端子１０７を有する。
【００１３】
また、電流経路１１１は、ＰＭＯＳトランジスタＴｒ１０６等を有するデバイス１０６（以下、ＰＭＯＳトランジスタＴｒ１０６）と、抵抗素子Ｒ１０１（例えば、第１の抵抗素子）と、バイポーラＮＰＮトランジスタＴｒ１０５（例えば、第１のトランジスタ）等を有するデバイス１０５（以下、バイポーラＮＰＮトランジスタＴｒ１０５）と、抵抗素子Ｒ１１２（例えば、第２の抵抗素子）と、容量素子Ｃ１１３と、バイポーラＮＰＮトランジスタＴｒ１１４（例えば、第２のトランジスタ）等を有するデバイス１１４（以下、バイポーラＮＰＮトランジスタＴｒ１１４）を有する。ここで、広義の意味で、抵抗素子Ｒ１０１とデバイス１０５（トランジスタＴｒ１０５）を第１の電流路、デバイス１１４（トランジスタＴｒ１１４）を第２の電流路とする。なお図中、デバイス１０３、１０５、１０６はバイポーラトランジスタ、もしくはＭＯＳトランジスタ単体で構成されているが、複数のトランジスタで構成されていてもよい。また、バイポーラトランジスタをＭＯＳトランジスタに、ＭＯＳトランジスタをバイポーラトランジスタで入れ替えてもよく、基本的な性能に影響を与えない範囲内において構成が異なっていてもよい。
【００１４】
ここで、ＰＭＯＳトランジスタＴｒ１０６は、ソースが電源電圧端子１０７に、ゲートとドレインがノード１１０に接続されている。また、ＰＭＯＳトランジスタＴｒ１０６は、例えば、ソースドレイン電流が１０μＡになるようその大きさが調整されており、また、半導体集積回路の内部回路のトランジスタとカレントミラー接続構成となっている。抵抗素子Ｒ１０１は、ノード１１０とノード１０８間に接続されている。トランジスタＴｒ１０５は、コレクタがノード１１０に、エミッタがノード１０８に、ベースがＶＲＥＧ１０４の定電圧出力端子に接続されている。抵抗素子Ｒ１１２は、電源電圧端子１０７と容量素子Ｃ１１３間に接続される。容量素子Ｃ１１３は、抵抗素子Ｒ１１２とトランジスタＴｒ１１４のベース間に接続される。トランジスタＴｒ１１４は、コレクタがノード１１０に、エミッタがノード１０８に、ベースが容量素子Ｃ１１３に接続されている。
【００１５】
ＢＧＲ１０２は、ノード１０８とＧＮＤ端子間に接続され、定電圧出力端子が半導体集積回路の内部回路およびトランジスタＴｒ１０３のベースに接続されている。また、起動後は、定電流消費回路として動作する。ここで、電源電圧の増加開始からなるべく早い時期にノード１０８の電圧がＢＧＲ１０２起動のための所定の電圧値（例えば、５Ｖ等）に達していることが望まれる。そのためにＢＧＲ１０２の内部の起動回路によりＢＧＲ１０２が動作完了時（ノード１０８が所定の値に達したとき）に、起動回路の消費電流は、ほぼ０Ａに低減する制御で、必要電流の低減化を達成している。
【００１６】
トランジスタＴｒ１０３は、コレクタがＶＲＥＧ１０４に、ベースがＢＧＲ１０２内部の電流ミラー元と接続されており、エミッタがＧＮＤ端子に接続されている。また、そのエミッタサイズは、所望の電流を得るため、ミラー元のトランジスタエミッタサイズ比により調節されている。よって、トランジスタＴｒ１０３は、ＢＧＲ１０２からの接続により定電流源として機能する。ＶＲＥＧ１０４は、電源端子１０７とトランジスタＴｒ１０３のコレクタ間に接続されており、定電圧出力端子がトランジスタＴｒ１０５のベースに接続されている。
【００１７】
ここで、抵抗素子Ｒ１０１を流れる電流をＩ１０１、トランジスタＴｒ１０５のエミッタ電流をＩ１０５、トランジスタＴｒ１０６のソース電流をＩ１０６、トランジスタＴｒ１１４のエミッタ電流をＩ１１４とする。
【００１８】
図２に、図１のバイアス回路１０の動作波形を示す。以下、図２を用いて、図１のバイアス回路１０の動作の説明を行う。
【００１９】
電源電圧端子１０７の電圧（以下、電源電圧１０７と記載する）が、０Ｖから最終電圧（例えば、３０Ｖ）に時間と共に増大する。まず図中の時間０からｔｏｎ_Ｓ時（ＢＧＲ１０２起動時）までのｔｏｎ_Ｄ期間では、ＢＧＲ１０２が起動する前の電流供給途中の期間である。時間０からｔｏｎ_Ｓ時までのｔｏｎ_Ｄ期間では、抵抗素子Ｒ１０１に流れる電流Ｉ１０１は増加中であるが、ＢＧＲ１０２が起動するに達する消費電流Ｉｏｎには満たず、ＢＧＲ１０２は起動途中にある。この間は、トランジスタＴｒ１０５のエミッタ電流Ｉ１０５は流れないため、ＢＧＲ１０２への電流経路は抵抗素子Ｒ１０１からのみである。
【００２０】
電源電圧１０７が増大していくと、抵抗素子Ｒ１０１の電流供給増加初期（ｔｏｎ＿Ｄ期間初期）のある時点で、トランジスタＴｒ１１４のベースに電源電圧１０７から抵抗素子Ｒ１１２を経た容量素子Ｃ１１３への充電動作による電流が流れる。このため、トランジスタＴｒ１１４がＯＮとなり、ＢＧＲ１０２へ電流供給のほとんどが短期間に、トランジスタＴｒ１１４のエミッタ電流Ｉ１１４により行われる。ここで、電源電圧１０７がゼロからＢＧＲ１０２の起動完了となるｔｏｎ_Ｓ時までの期間ｔｏｎ_Ｄに応じて、抵抗素子Ｒ１１２の抵抗値と容量素子Ｃ１１３の容量値を調節しＣＲ時定数を設定することができる。このことは、ＢＧＲ１０２の起動時間を抵抗素子Ｒ１０１に流れる電流Ｉ１０１の変化量によらず調節をすることが出来ることを意味する。
【００２１】
ｔｏｎ_Ｓ時点において、抵抗素子Ｒ１０１およびトランジスタＴｒ１１４を経て供給される電流量（Ｉ１０１＋Ｉ１１４）が、ＢＧＲ１０２の起動完了に必要な消費電流量に達する。ここで、上述したＣＲ時定数時間に従い、容量素子Ｃ１１３への充電が完了すると、トランジスタＴｒ１１４はＯＦＦし、ＢＧＲ１０２への電流供給での抵抗素子Ｒ１０１に対する電流のバイパス供給としての役割を終える。その後は電源電圧１０７の増大によらずＯＦＦし続け無効化される。
【００２２】
ＢＧＲ１０２が起動完了すると、ＢＧＲ１０２は定電流動作し消費電流が一定になる。ここで、トランジスタＴｒ１０３は、ベースがＢＧＲ１０２内部の電流ミラー元と接続されており、トランジスタＴｒ１０３も定電流動作に至る。このため、ＶＲＥＧ１０４の定電圧動作によりノード１０９が一定電圧に保たれトランジスタＴｒ１０５がＯＮする。この時、ＢＧＲ１０２の電圧供給点のノード１０８も、トランジスタＴｒ１０５のベース−エミッタ間電圧（例えば０．７Ｖ）である固有の電圧降下分で定電圧となる。
【００２３】
また、ＢＧＲ１０２は、この時点から定電流消費回路動作となるが、電流経路１１１によるＢＧＲ１０２への電流供給経路は、トランジスタＴｒ１０５のＯＮによるコレクタ−エミッタ電流Ｉ１０５として流れることになり、抵抗素子Ｒ１０１を流れる電流Ｉ１０１は、トランジスタＴｒ１０５のコレクタ−エミッタ間のＯＮ抵抗成分と抵抗素子Ｒ１０１の抵抗分流比によるため、ほとんど流れない。
【００２４】
よって、時間ｔｏｎ_Ｓの動作以降、電源電圧１０７の最終電圧（例えば３０Ｖ）までの期間ｔｏｎ_ＣＯＮＳにおいて、ノード１０８、１０９は定電圧動作を続ける。よって、ＢＧＲ１０２の定電流動作も安定している。また、これと共に、電流経路１１１におけるトランジスタＴｒ１０６のソース−ドレイン電流Ｉ１０６である供給電流も一定で安定している。よって、トランジスタＴｒ１０６と半導体集積回路の内部回路のトランジスタによるカレントミラーの動作により、半導体集積回路の内部回路に対し、バイアス回路１０は安定した定電流バイアス動作を行うことができる。
【００２５】
さらにここで、このｔｏｎ_ＣＯＮＳ期間でも、電源電圧１０７の増大に伴う抵抗素子Ｒ１０１の両端（ノード１１０と１０８間）の電圧増加のため、抵抗素子Ｒ１０１を流れる電流Ｉ１０１は増加していく。ＢＧＲ１０２が定電流消費動作しているため、電源電圧の増大に伴う電流Ｉ１０１の増加に相反するようにトランジスタＴｒ１０５に流れる電流Ｉ１０５は減少する。しかし、ここで仮に、最終電圧が３０Ｖを超え、もっと高い例えば４０Ｖであった場合でも抵抗素子Ｒ１０１の抵抗値を大きく調節しておくことで増加する電流量を絞ることができる。このため、抵抗素子Ｒ１０１の抵抗値を大きくすることで、電源電圧増大に伴い電流Ｉ１０１が増大し、電流Ｉ１０５が０Ａに減少するまでの電源電圧１０７の最終電圧を大きくすることが出来る。このため、図４、図５の従来技術の例で説明した、電源電圧１０７の増大により、時間ｔｏｎ_ｆでトランジスタＴｒ１０５がＯＦＦ(エミッタ電流Ｉ１０５がゼロ)となり、ノード１０８が定電圧動作でなくなるという問題を回避できる。換言すると、抵抗素子Ｒ１０１の抵抗値調節により容易に、従来技術で問題となっていた、ｔｏｎ_Ｆ時以降に抵抗素子Ｒ１０１を流れる電流Ｉ１０１が増加を続け、ＢＧＲ１０２への供給電流が増加し、ノード１０８が定電圧でなくなり、ＢＧＲ１０２の消費電流が定電流動作から変動動作に移り、バイアス回路が電源電圧の変動に対し不安定になってしまうという問題を回避できる。
【００２６】
また、従来技術において抵抗素子Ｒ１０１の抵抗値を出来るだけ大きく設定した際、電流Ｉ１０１の電流量および電流変化量を絞る動作により、ＢＧＲ１０２の起動するための電流供給期間（ｔｏｎ_ｄの期間）が長くなる問題点も以下の理由により回避できる。電源電圧１０７が増大し、時間０から時間ｔｏｎ_Ｓに至るｔｏｎ_Ｄ期間においての動作では、ＢＧＲ１０２への電流供給経路は、抵抗素子Ｒ１０１を経て流れる電流Ｉ１０１は絞られるが、トランジスタＴｒ１１４がＣＲ時定数に応じた期間の間ＯＮとなり抵抗素子Ｒ１０１に対するバイパス電流経路となり、Ｉ１１４による電流供給量が電流Ｉ１０１による電流供給量に比べ大きくなるため、ＢＧＲ１０２は起動動作完了までの起動時間を短縮出来る。よって、ｔｏｎ_Ｄ期間が小さくなり、バイアス回路の安定に至る動作を早めることが出来る。つまり、電源電圧１０７の印加電圧の広範囲においてのバイアス回路の安定動作と、起動における安定に至る時間短縮という従来技術の例における相反課題を同時に解決できることになる。
【００２７】
なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、図３に示すように、デバイス１０６（ＰＭＯＳトランジスタＴｒ１０６）が削除され、電源電圧端子１０７と抵抗素子Ｒ１０１およびデバイス１１４（バイポーラＮＰＮトランジスタＴｒ１１４）のコレクタ、デバイス１０５（バイポーラＮＰＮトランジスタＴｒ１０５）のコレクタがそれぞれ直接接続された構成となっている。動作および効果については、図1の回路と同様であり、その説明を省略する。ただし、この回路では、デバイス１０６が削除されているため、このデバイスから接続していた半導体集積回路の内部回路に対する定電流供給動作はできなくなり、ＢＧＲ１０２からの定電圧供給のみとなる。しかし、デバイス１０６のソース−ドレイン間の電圧降下が無い分、電源電圧１０７の増大における起動のための印加電圧始点は下がるため、起動電圧はその分低く設定することが可能となる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態にかかるバイアス回路
【図２】本発明の実施形態にかかるバイアス回路の動作波形
【図３】本発明のその他の実施形態にかかるバイアス回路
【図４】従来技術にかかるバイアス回路
【図５】従来技術にかかるバイアス回路の動作波形
【符号の説明】
【００２９】
１１１  電流経路
１０２  バンドギャップリファレンス
１０４  定電圧生成回路
１０７  電源電圧端子
１０３、１０５、１０６、１１４  デバイス
１０８、１０９、１１０  ノード
Ｒ１０１、Ｒ１１２  抵抗素子
Ｃ１１３  容量素子
Ｔｒ１０５、Ｔｒ１１４  バイポーラＮＰＮトランジスタ
Ｔｒ１０６  ＰＭＯＳトランジスタ
【図１】
2008311984.tif 000003
【図２】
2008311984.tif 000004
【図３】
2008311984.tif 000005
【図４】
2008311984.tif 000006
【図５】
2008311984.tif 000007