(57)【要約】【課題】従来の絶縁ゲート型電界効果トランジスタは、サブスレッショルド・スイング値を小さくすると漏れ電流などの障害が発生するという問題があった。【解決手段】本発明の絶縁ゲート型電界効果トランジスタは、上部に主絶縁膜を備えるチャネル領域に副活性領域を形成し、その上部には副絶縁膜を設けている。そして、主絶縁膜と副絶縁膜との上部を覆うようにゲート電極を設けている。このような構成とすることによって、副活性領域とゲート電極との間に副ゲート容量が形成されることになり、チャネル領域とゲート電極との間の主ゲート容量にこの副ゲート容量が付加された構造となる。従ってゲート容量が大きくなり、その結果、サブスレッショルド・スイング値を小さくすることができる。【選択図】図１
2008072008.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設ける主活性領域にソース領域とドレイン領域と、これらの間に設けるチャネル領域とを有し、
少なくとも該チャネル領域の上部に主絶縁膜を備え、該主絶縁膜の上部を覆うようにゲート電極を有する絶縁ゲート型電界効果トランジスタであって、
前記チャネル領域に接するとともに、前記ソース領域と前記ドレイン領域とが対向する方向と直交する方向に副活性領域を設け、
該副活性領域の上部に副絶縁膜を設け、
前記ゲート電極は、前記主絶縁膜と前記副絶縁膜との両方の上部を覆うことを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項２】
前記主活性領域と前記副活性領域との間に段差部を設け、それぞれの表面が互いに異なる平面上にあることを特徴とする請求項１に記載の絶縁ゲート型電界効果トランジスタ。
【請求項３】
前記主絶縁膜と前記副絶縁膜との膜厚は、ほぼ同じか前記副絶縁膜の方が薄いことを特徴とする請求項１または２に記載の絶縁ゲート型電界効果トランジスタ。
【請求項４】
前記主絶縁膜と前記副絶縁膜とは、互いに異なる材質で構成しているか誘電率が互いに異なることを特徴とする請求項１から３のいずれか１つに記載の絶縁ゲート型電界効果トランジスタ。
【請求項５】
前記ゲート電極は、不純物を含有する導電物で構成し、
前記ゲート電極は、前記主絶縁膜と平面的に重なる部分に前記不純物の不純物濃度勾配を有しており、
前記不純物濃度勾配は、前記主絶縁膜の方向に向かって徐々に不純物濃度が薄くなることを特徴とする請求項１から４のいずれか１つに記載の絶縁ゲート型電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型電界効果トランジスタの構造に関し、特にサブスレッショルド・スイング値（以下、Ｓ値という）を改善する絶縁ゲート型電界効果トランジスタの構造に関するものである。
【背景技術】
【０００２】
従来、絶縁ゲート型電界効果トランジスタの電気特性向上が様々な技術で行われてきた。
その電気特性の中でも、絶縁ゲート型電界効果トランジスタが携帯電話を初めとする電子携帯機器に適用されるに従い、絶縁ゲート型電界効果トランジスタの消費電力を下げる技術が、非常に重要となっている。
【０００３】
この消費電力を下げる技術の中でも特に、絶縁ゲート型電界効果トランジスタの閾値電圧を下げ、かつオフリーク電流を小さくする技術が非常に重要である。
ここで閾値電圧とは、絶縁ゲート型電界効果トランジスタに電流が流れ始めるゲート電極印加電圧を言い、またオフリーク電流とは、絶縁ゲート型電界効果トランジスタのゲート電極に電界を印加しない場合でも漏れ流れてしまう電流をいう。
【０００４】
絶縁ゲート型電界効果トランジスタの消費電力を下げるために、絶縁ゲート型電界効果トランジスタの閾値を下げ、かつオフリーク電流を小さくする試みは散見するが、その中でも、Ｓ値を小さくすることでそれらを実現する試みも知られている。
【０００５】
Ｓ値とは、閾値電圧以下の領域でのゲート電圧に対するドレイン電流の変化率のことであって、絶縁ゲート型電界効果トランジスタのＩｄ−Ｖｇ特性から知ることができる。
図を用いて説明する。図５は、絶縁ゲート型電界効果トランジスタのゲート電圧Ｖｇに対するドレイン電流Ｉｄの関係を模式的に示すグラフであって、Ｉｄ−Ｖｇ特性と呼ばれるものである。図５において、横軸はＶｇを示し、縦軸はＩｄをＬｏｇスケールで表している。ゲート電圧Ｖｇの印加に対して、ドレイン電流Ｉｄは特性５０に示す曲線を示すものである。Ｖｔｈは閾値を示している。５１はゲート電圧Ｖｇが閾値電圧Ｖｔｈ以下のとき、いわゆるサブスレッショルド特性領域を示している。
Ｓ値は、サブスレッショルド特性領域５１におけるドレイン電流Ｉｄ５０の傾きを示すものである。Ｓ値は、次に示す式１で表すことができる。
【０００６】
Ｓ＝Ｌｎ１０（ｋＴ／ｑ）（（１＋（Ｃｄ／Ｃｏｘ））  ：式１
ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷素量、Ｃｄはチャネル空乏層容量、Ｃｏｘはゲート容量である。
【０００７】
ゲート容量Ｃｏｘは、次に示す式２で表すことができる。
【０００８】
Ｃｏｘ＝ε×（Ａ／ｄ）  ：式２
ここで、εは絶縁膜の誘電率、ｄは絶縁膜厚、Ａは絶縁膜の面積である。
【０００９】
このＳ値を小さくすることで、絶縁ゲート型電界効果トランジスタのサブスレッショルド特性領域５１におけるドレイン電流Ｉｄ５０の傾きが急峻となり、このため、絶縁ゲート型電界効果トランジスタの閾値が下がり、オフリーク電流も小さくすることができ、結果として消費電力を低減することができる。
【００１０】
Ｓ値を小さくするための技術は多くの提案を見るものである。（例えば、特許文献１参照。）。
特許文献１に示した従来技術は、Ｓ値が小さくなるような構造を提案するものであって、式１に示すチャネル空乏層容量Ｃｄを小さくする技術である。
【００１１】
図を用いて説明する。図６は、特許文献１に示した従来技術をその主旨を逸脱しないようにするように配慮しつつ説明しやすいように書き直した図である。
図６において、６０は半導体基板、６１は絶縁膜、６２は埋め込み酸化領域、６３はドレイン領域、６４はソース領域、６５はゲート電極、６６はチャネル形成部、６７はゲート絶縁膜、６８は半導体基板容量、６９は埋め込み酸化膜容量である。
【００１２】
特許文献１に示した従来技術の絶縁ゲート型電界効果トランジスタは、半導体基板６０の上部に絶縁膜６１で素子分離された素子領域を設け、この素子領域にゲート電極６５とドレイン領域６３とソース領域６７とチャネル形成部６６とを有する。このような構成はすでに知られているものであるが、この構造に加えて、これらの下部の半導体基板６０内のゲート電極６５と対向する部分に埋め込み酸化領域６２を設けた構造である。
【００１３】
このような構成とすることによって、ゲート電極６５と埋め込み酸化領域６２との間には、半導体基板容量６８と埋め込み酸化膜容量６９とが直列に接続するようになっている。
【００１４】
すでに説明したように、絶縁ゲート型電界効果トランジスタの閾値を下げ、かつオフリーク電流を小さくするには、Ｓ値を小さくすればよい。
上記の式１によれば、Ｓ値を小さくするためには、Ｃｄを小さくすればよいことがわかる。
【００１５】
特許文献１に示した構成では、Ｃｄに相当するのは、チャネル形成部６６と半導体基板６０とで構成する容量である。チャネル形成部６６の下には埋め込み酸化領域６２が設けてあるため、チャネル形成部６６には、半導体基板容量６８と埋め込み酸化領域容量６９との２つの容量が直列に接続された構造となっており、埋め込み酸化領域６２が無い場合に比較して、Ｃｄを小さくすることができるのである。したがって、特許文献１に示した従来技術は、Ｓ値を小さくすることができる。
【００１６】
【特許文献１】特開平７−２２１３０１号公報（第５頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１７】
特許文献１に示した従来技術は、従来知られている絶縁ゲート型電界効果トランジスタに埋め込み酸化領域６２を設けることによってＳ値を小さくするものであるが、発明者が検討したところによると、この埋め込み酸化領域６２から漏れ電流が発生してしまい、絶縁ゲート型電界効果トランジスタの電気特性を劣化してしまう場合があることがわかった。
【００１８】
すなわち、この埋め込み酸化領域６２は、半導体基板６０の所定の場所に設けているが、周囲を半導体基板６０に囲まれていることに加え、埋め込み酸化領域６２と半導体基板６０との材質の違いによって、絶縁ゲート型電界効果トランジスタの製造途中や製造後に発生する応力によって、埋め込み酸化領域６２内に結晶欠陥が発生してしまうのである。
このため、この結晶欠陥を起因とする漏れ電流が発生してしまい、絶縁ゲート型電界効果トランジスタの電気特性が劣化してしまうのである。
【００１９】
本発明は、このような問題を解決するためになされたものであって、Ｓ値の改善を図り、絶縁ゲート型電界効果トランジスタの閾値電圧を下げ、オフリーク電流を小さくし、絶縁ゲート型電界効果トランジスタの電気特性の向上を図るものである。
【課題を解決するための手段】
【００２０】
上記した目的を達するため、本発明の絶縁ゲート型電界効果トランジスタは、以下に記した構成を採用するものである。
【００２１】
半導体基板上に設ける主活性領域にソース領域とドレイン領域と、これらの間に設けるチャネル領域とを有し、
少なくともチャネル領域の上部に主絶縁膜を備え、主絶縁膜の上部を覆うようにゲート電極を有する絶縁ゲート型電界効果トランジスタであって、
チャネル領域に接するとともに、ソース領域とドレイン領域とが対向する方向と直交する方向に副活性領域を設け、
副活性領域の上部に副絶縁膜を設け、
ゲート電極は、主絶縁膜と副絶縁膜との両方の上部を覆うことを特徴とする。
【００２２】
主活性領域と副活性領域との間に段差部を設け、それぞれの表面が互いに異なる平面上にあることを特徴とする。
【００２３】
主絶縁膜と副絶縁膜との膜厚は、ほぼ同じか副絶縁膜の方が薄いことを特徴とする。
【００２４】
主絶縁膜と副絶縁膜とは、互いに異なる材質で構成しているか誘電率が互いに異なることを特徴とする。
【００２５】
ゲート電極は、不純物を含有する導電物で構成し、
ゲート電極は、主絶縁膜と平面的に重なる部分に不純物の不純物濃度勾配を有しており、
不純物濃度勾配は、主絶縁膜の方向に向かって徐々に不純物濃度が薄くなることを特徴とする。
【発明の効果】
【００２６】
本発明の絶縁ゲート型電界効果トランジスタは、上部に主絶縁膜を備えるチャネル領域に、上部に副絶縁膜を備える副活性領域を設けている。これら両方の絶縁膜の上部にゲート電極を有している。これにより、ゲート容量が大きくなり、Ｓ値が小さくなるのである。すなわち、絶縁ゲート型電界効果トランジスタの電気特性を向上させることができるのである。
【発明を実施するための最良の形態】
【００２７】
本発明の絶縁ゲート型電界効果トランジスタは、上部に主絶縁膜を備えるチャネル領域に副活性領域を形成している。この副活性領域は、ソース領域とドレイン領域とが対向する方向と直交する方向に設けており、その上部には副絶縁膜を設けている。そして、主絶縁膜と副絶縁膜との両方の上部を覆うようにゲート電極を設けている。
このような構成とすることによって、副活性領域とゲート電極との間に副ゲート容量が形成されることになり、チャネル領域とゲート電極との間の主ゲート容量にこの副ゲート容量が付加された構造となる。
したがって、ゲート容量が大きくなり、Ｓ値が小さくなるのである。
【実施例１】
【００２８】
［第１の実施形態の説明：図１］
以下図面を用いて本発明の絶縁ゲート型電界効果トランジスタの第１の実施形態について説明する。図１（ａ）は本発明の絶縁ゲート型電界効果トランジスタの形状を模式的に示す平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’断面を模式的に示す断面図である。
【００２９】
図１において、１は半導体基板、２は主活性領域、３は主絶縁膜、４はゲート電極、５は副活性領域、６は副絶縁膜、７はソース領域、８はドレイン領域、９はチャネル領域、１０はコンタクトホール、１１〜１３は金属配線、１４は素子分離膜、１５は主活性領域と副活性領域の活性領域境界、１６は主活性領域と副活性領域の角部、１７はゲート電極端である。
【００３０】
主活性領域２は、ソース領域７，ドレイン領域８，チャネル領域９を有しており、このチャネル領域９には副活性領域５が接して設けている。
副活性領域５は、ソース領域７とドレイン領域８とが対向する方向と直交する方向にチャネル領域９と接して設けている。このソース領域７とドレイン領域８とが対向する方向とは、本発明の絶縁ゲート型電界効果トランジスタのソース領域−ドレイン領域間に電流が流れる方向をいう。
【００３１】
主活性領域２と副活性領域５とは、他の活性領域と素子分離膜１４で分離している。この素子分離膜１４は、いわゆるフィールド絶縁膜として機能するものであって、その形状は図示するものに限定はされない。
主活性領域２と副活性領域５との境界は、活性領域境界１５で示している。図１（ａ）に示す例では、これら２つの活性領域の形状は、平面的には凸形状を有しているが、もちろんこれに限定はされない。主活性領域２と副活性領域５とが接する角部１６の素子分離膜１４を面取りしてその角部１６を滑らかな形状にしてもよい。
【００３２】
チャネル領域９の上部には主絶縁膜３が設けてあり、副活性領域５の上部には副絶縁膜６が設けてある。
ゲート電極４は、この主絶縁膜３と副絶縁膜６との両方の上部を覆うように設けている。ゲート電極４と副活性領域５とが平面的に重なる部分の端部は、ゲート電極端１７で示している。
【００３３】
主絶縁膜３は、チャネル領域９とゲート電極４とが平面的に重なる領域に設けている。もちろん、主活性領域２の上部全面、例えば、ソース領域７とドレイン領域８との上面にも設けてもよい。主絶縁膜３は、本発明の絶縁ゲート型電界効果トランジスタのゲート絶縁膜として機能するため、少なくともチャネル領域９の上部には設けなければならない。
副絶縁膜６は、副活性領域５とゲート電極４とが平面的に重なる領域に設けている。副絶縁膜６は、もちろん、副活性領域５の上部全面に設けてもよい。図１（ｂ）では図を見やすくするために、副活性領域５とゲート電極４とが重ならない領域の副絶縁膜６は、省略している。
【００３４】
ソース領域７，ドレイン領域８，ゲート電極４の上部には図示しない層間絶縁膜があり、その上部には金属配線１１，１２，１３を設けている。この金属配線は、図示しない層間絶縁膜を開口するコンタクトホール１０を介してそれぞれ接続しており、電気信号の送受を行っている。
【００３５】
半導体基板１は、特に限定しないが、知られている半導体を用いることができ、例えば、シリコンを用いることができる。半導体基板１がシリコンで構成しているときは、主絶縁膜３，副絶縁膜６，素子分離膜１４は、シリコン酸化膜で構成することができる。主絶縁膜３，副絶縁膜６の膜厚や材質に関しては後述する。
【００３６】
ゲート電極４は、金属やその他知られている導電物で構成することができる。金属は、
特に限定しないが、アルミや銅を用いることができる。導電物は、特に限定しないが、シリコン，シリサイド，サリサイド，窒化膜などを用いることができる。もちろん、単層の膜で構成してもよいし、それらを積層してもよい。
【００３７】
ゲート電極４を片方の電極とし主絶縁膜３を介して他方の電極を主活性領域２（チャネル領域９）としたときの容量を主ゲート容量とし、ゲート電極４を片方の電極とし副絶縁膜６を介して他方の電極を副活性領域５としたときの容量を副ゲート容量とすると、ゲート電極４と半導体基板１との間の総ゲート容量は、主ゲート容量と副ゲート容量との和となる。
このような構成とすることによって、副ゲート容量の分だけ総ゲート容量は大きくなるから、すでに説明した式１にあてはめると、ゲート容量Ｃｏｘが大きくなることになる。その結果、Ｓ値が小さくなり、絶縁ゲート型電界効果トランジスタの電気特性が向上するのである。
【００３８】
また、ゲート電極４に導電物、例えば、シリコンを用いる場合、知られているイオン注入技術を用いて不純物をこのシリコンへイオン注入し、シリコン中に不純物濃度勾配をもたせることができる。
特に、主絶縁膜３とゲート電極４とが平面的に重なる部分において、このゲート電極４の不純物濃度勾配を主絶縁膜３の方向に向かって徐々に不純物濃度が薄くなるようにする。
【００３９】
このような構成によれば、ゲート電極４の内部の主絶縁膜３付近のシリコン中の不純物濃度が薄くなり、その部分に空乏層を積極的に作ることができる。
この空乏層によって形成される容量によって、主ゲート容量は、ゲート電極４を片方の電極とし空乏層と主絶縁膜３とを介して他方の電極を主活性領域２（チャネル領域９）となるため、空乏層による容量成分が直列に加わる分だけ主ゲート容量の値を小さくすることができる。
副絶縁膜６の上部のゲート電極４には空乏層はないから、副ゲート容量は確保される。したがって、Ｓ値をより小さくすることができるとともに、ゲート電極４と半導体基板１との間の総ゲート容量が小さくなり、絶縁ゲート型電界効果トランジスタの動作速度を向上させることができる。
【００４０】
［絶縁膜の膜厚の説明：図２］
ところで、主絶縁膜３と副絶縁膜６との膜厚は、互いに同じ膜厚でなくてもかまわない。また、互いが異なる絶縁膜で構成してもかまわない。
例えば、副絶縁膜６を主絶縁膜３に比べて薄くすることができる。図２（ａ）は、主絶縁膜３と副絶縁膜６との膜厚の違いを説明するための図であって、図１（ｂ）と同様に模式的に示す断面図である。すでに説明した構成と同じ構成には同じ番号を付与している。
【００４１】
ゲート容量Ｃｏｘは、式２で示したように、絶縁膜を構成する膜の誘電率εに絶縁膜の面積Ａを絶縁膜の膜厚ｄで割ったものを乗じればよい。したがって、副絶縁膜６の膜厚を薄くすることで、ゲート容量Ｃｏｘは大きくなる。これにより、式１にあてはめるとＳ値が小さくなり、さらに絶縁ゲート型電界効果トランジスタの電気特性が向上するのである。
【００４２】
また、主絶縁膜３と副絶縁膜６との膜の材質を互いに変えることができる。図２（ｂ）は、主絶縁膜３と副絶縁膜６とが互いに異なる材質で構成している様子を説明するための図であって、図２（ａ）と同様に模式的に示す断面図である。すでに説明した構成と同じ構成には同じ番号を付与している。
【００４３】
特に限定しないが、主絶縁膜３をシリコン酸化膜、副絶縁膜６をシリコン酸化膜より誘電率の大きい窒化シリコン酸化膜などを用いることができる。もちろん、副絶縁膜６は、アルミナや窒素含有アルミナなど知られている材料を用いることができる。
【００４４】
式２で示したように、副絶縁膜６の誘電率を主絶縁膜３の誘電率より大きくすることで、ゲート容量Ｃｏｘを大きくすることができる。これにより、式１にあてはめるとＳ値が小さくなり、図２（ａ）で例示する場合と同様に、さらに絶縁ゲート型電界効果トランジスタの電気特性が向上するのである。
【００４５】
もちろん、主絶縁膜３の膜厚を副絶縁膜６に比べて薄くしてもよいし、主絶縁膜３の誘電率を副絶縁膜６の誘電率より大きくしてもよい。
しかしながら、主絶縁膜３は、本発明の絶縁ゲート型電界効果トランジスタの主たる電気特性（例えば、閾値やスイッチング速度、絶縁耐圧や動作耐圧など）に係る部分であるから、所望の電気特性を鑑みてその膜厚や材質を決める必要があるのは言うまでもない。
【実施例２】
【００４６】
［第２の実施形態の説明：図３，図４］
次に、本発明の絶縁ゲート型電界効果トランジスタの第２の実施形態について説明する。図３（ａ）は本発明の絶縁ゲート型電界効果トランジスタの形状を模式的に示す平面図、図３（ｂ）は図３（ａ）のＢ−Ｂ’断面を模式的に示す断面図である。なお、第２の実施形態は、すでに説明した第１の実施形態と平面的には違いはない。図３において、１８は段差部である。すでに説明した構成と同じ構成には同じ番号を付与している。
【００４７】
図３に示すように、主活性領域２と副活性領域５との間には段差部１８が設けてある。図３に示す例では、この段差部１８は、半導体基板１の表面に傾斜を設けることで構成している。この段差部１８によって、主活性領域２と副活性領域５とは、互いに異なる平面上にある。
副活性領域５の面積は、段差部１８による斜面を持つことにより、実質的に大きくすることができる。つまり、ゲート電極４と重なる面積も大きくなることから、副絶縁膜６の面積も大きくなる。
【００４８】
したがって、ゲート電極４を片方の電極とし副絶縁膜６を介して他方の電極を副活性領域５としたときの副ゲート容量は、副活性領域５の面積拡大に伴って大きくなる。
副ゲート容量が大きくなると、絶縁ゲート型電界効果トランジスタのゲート容量Ｃｏｘも大きくなるから、式１，式２にあてはめるとＳ値を小さくすることができる。
【００４９】
もちろん、主絶縁膜３と副絶縁膜６との膜厚は、互いに同じ膜厚でなくてもかまわない。図４は、副絶縁膜６の膜厚を主絶縁膜３の膜厚に比べて薄くした場合を例示している。
さらにまた、主絶縁膜３と副絶縁膜６とが互いに異なる材質で構成してもよい。
すでに説明したとおり、本発明の絶縁ゲート型電界効果トランジスタの第２の実施形態においても、絶縁ゲート型電界効果トランジスタの所望の電気特性を鑑みて主絶縁膜３や副絶縁膜６の膜厚や材質を決めればよい。
【００５０】
以上、説明した構成では、主活性領域２に副活性領域５を１つ設ける例を示したが、もちろん、複数設けてもよい。また、段差部１８は、半導体基板１の表面に傾斜を設けることで構成しているが、いくつかの段差を組み合わせた階段形状を有してもよい。
【産業上の利用可能性】
【００５１】
本発明の絶縁ゲート型電界効果トランジスタは、漏れ電流などの障害を発生することなく、Ｓ値を下げることができる。閾値電圧を下げ、オフリーク電流を小さくすることがで
きるため、特に、より低消費電力が要求される携帯用電子機器に搭載する半導体装置に好適である。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施形態の絶縁ゲート型電界効果トランジスタを説明する平面図および断面図である。
【図２】本発明の第１の実施形態の絶縁ゲート型電界効果トランジスタにおいて、主絶縁膜や副絶縁膜の膜厚や材質の違いを説明するための断面図である。
【図３】本発明の第２の実施形態の絶縁ゲート型電界効果トランジスタを説明する平面図および断面図である。
【図４】本発明の第２の実施形態の絶縁ゲート型電界効果トランジスタにおいて、主絶縁膜や副絶縁膜の膜厚や材質の違いを説明するための断面図である。
【図５】絶縁ゲート型電界効果トランジスタのゲート電圧Ｖｇに対するドレイン電流Ｉｄの関係を模式的に示すグラフである。
【図６】特許文献１に示した従来技術を説明するための断面図である。
【符号の説明】
【００５３】
１  半導体基板
２  主活性領域
３  主絶縁膜
４  ゲート電極
５  副活性領域
６  副絶縁膜
７  ソース領域
８  ドレイン領域
９  チャネル領域
１０  コンタクトホール
１１〜１３  金属配線
１４  素子分離膜
１５  主活性領域と副活性領域の活性領域境界
１６  主活性領域と副活性領域の角部
１７  ゲート電極端
１８  段差部
【図１】
2008072008.tif 000003
【図２】
2008072008.tif 000004
【図３】
2008072008.tif 000005
【図４】
2008072008.tif 000006
【図５】
2008072008.tif 000007
【図６】
2008072008.tif 000008