(57)【要約】【課題】駆動部に含まれるトランジスタに安定的な電源を供給できるようにしたプラズマディスプレイパネルを提供する。【解決手段】本発明は、 走査電極、維持電極及びアドレス電極の交差部に位置する放電セルと、前記維持電極を駆動するための維持駆動部と、前記維持駆動部に含まれるトランジスタにターン-オン電圧を供給するための電源部とを備え、前記電源部は所定の電圧源と接続されるトランスフォーマの一次部と、前記ターン-オン電圧を生成するための前記トランスフォーマの二次部とを備える。【選択図】図３
2008129573.tif 000002
【特許請求の範囲】
【請求項１】
走査電極、維持電極及びアドレス電極の交差部に位置する放電セルと、
前記維持電極を駆動するための維持駆動部と、
前記維持駆動部に含まれるトランジスタにターン-オン電圧を供給するための電源部とを備え、
前記電源部は、
所定の電圧源と接続されるトランスフォーマの一次部と、
前記ターン-オン電圧を生成するための前記トランスフォーマの二次部とを備えることを特徴とするプラズマディスプレイパネル。
【請求項２】
前記維持駆動部は、前記維持電極と接続され、前記維持電極にサステインパルスを供給するためのエネルギー回収回路を備えることを特徴とする請求項１に記載のプラズマディスプレイパネル。
【請求項３】
前記トランスフォーマの二次部は、
一側端で基底電位の供給を受け、他側端で前記基底電位に備えて前記トランジスタがターン-オンされ得る電圧が生成されるように巻線比が設定される第１回路と、
一側端で前記エネルギー回収回路と前記維持電極との間のノードの電圧を供給され、他側端で前記ノードの電圧に備えて前記トランジスタがターン-オンされ得る電圧が生成されるように巻線比が設定される第２回路とを備えることを特徴とする請求項２に記載のプラズマディスプレイパネル。
【請求項４】
第１回路及び第２回路のそれぞれの一側端と他側端との間に位置するキャパシタを更に備えることを特徴とする請求項３に記載のプラズマディスプレイパネル。
【請求項５】
前記第１回路及び第２回路のそれぞれの他側端に接続されるダイオードを更に備えることを特徴とする請求項３に記載のプラズマディスプレイパネル。
【請求項６】
前記所定の電圧は前記アドレス電極に供給されるデータパルスの電圧値であるデータ電圧と、前記維持電極に供給されるサステインパルスの電圧値であるサステイン電圧の何れかの電圧に設定されることを特徴とする請求項１に記載のプラズマディスプレイパネル。
【請求項７】
走査電極、維持電極及びアドレス電極の交差部に位置する放電セルと、
前記走査電極を駆動するための走査駆動部と、
前記走査駆動部に含まれるトランジスタにターン-オン電圧を供給するための電源部とを備え、
前記電源部は、
所定の電圧と接続されるトランスフォーマの一次部と、
前記ターン-オン電圧を生成するための前記トランスフォーマの二次部とを備えることを特徴とするプラズマディスプレイパネル。
【請求項８】
前記走査駆動部は、
前記走査電極に上昇ランプパルスを供給するための第１駆動部と、
前記走査電極に下降ランプパルスを供給するための第２駆動部と、
前記走査電極にスキャンパルスが供給され得るように第１電圧及び前記第１電圧よりも低い第２電圧を供給するための第３駆動部と、
前記走査電極にサステインパルスを供給するためのエネルギー回収回路とを備えることを特徴とする請求項７に記載のプラズマディスプレイパネル。
【請求項９】
前記トランスフォーマの二次部は、
一側端で前記第２電圧の供給を受け、他側端で前記第２電圧に備えて前記トランジスタがターン-オンされ得る電圧が生成されるように巻線比が設定される第１回路と、
一側端で前記エネルギー回収回路と前記走査電極との間のノードの電圧を供給され、他側端で前記ノード電圧に備えて前記トランジスタがターン-オンされ得る電圧が生成されるように巻線比が設定される第２回路とを備えることを特徴とする請求項８に記載のプラズマディスプレイパネル。
【請求項１０】
前記トランスフォーマの二次部は
一側端で基底電源の供給を受け、他側端で前記第２電圧を生成するための第３回路と、
一側端で前記第２電圧の供給を受け、他側端で前記第１電圧を生成するための第４回路とを更に備えることを特徴とする請求項９に記載のプラズマディスプレイパネル。
【請求項１１】
前記第１回路乃至第４回路のそれぞれの一側端と他側端との間に位置するキャパシタを更に備えることを特徴とする請求項１０に記載のプラズマディスプレイパネル。
【請求項１２】
前記第１回路乃至第４回路のそれぞれの他側端に接続されるダイオードを更に備えることを特徴とする請求項１０に記載のプラズマディスプレイパネル。
【請求項１３】
前記所定の電圧は前記アドレス電極に供給されるデータパルスの電圧値であるデータ電圧と、前記走査電極に供給されるサステインパルスの電圧値であるサステイン電圧の何れかの電圧に設定されることを特徴とする請求項７に記載のプラズマディスプレイパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルに関し、特に、駆動部に含まれるトランジスタに安定的な電源を供給できるようにしたプラズマディスプレイパネルに関する。
【背景技術】
【０００２】
一般に、プラズマディスプレイパネルの上部基板には走査電極及び維持電極が形成され、上部基板と対向する下部基板には走査電極及び維持電極と直交する方向にアドレス電極が形成される。
【０００３】
このようなプラズマディスプレイパネルの１フレームは、所定の加重値を有する多数のサブフィールドに分割されて駆動される。それぞれのサブフィールドはリセット期間(Ｒｅｓｅｔ Ｐｅｒｉｏｄ)、アドレス期間(Ａｄｄｒｅｓｓ Ｐｅｒｉｏｄ)及びサステイン期間(Ｓｕｓｔａｉｎ Ｐｅｒｉｏｄ)からなる。
【０００４】
リセット期間の間には走査電極にランプパルスを供給して、次のアドレス放電が安定的になされるように所定の壁電荷が形成される。アドレス期間の間には走査電極にスキャンパルスを順次供給し、アドレス電極にデータパルスを供給する。すると、データパルスが供給された放電セルでアドレス放電が発生して所定の壁電荷が形成される。
【０００５】
サステイン期間の間には走査電極及び維持電極にサステインパルスを交互に供給してアドレス放電によって選択されたセルでサステイン放電が生じるようにする。ここで、サステイン放電が発生する回数に応じて所定輝度の画像がパネルで表示される。
【０００６】
このような従来のプラズマ表示装置には、走査電極、維持電極及びアドレス電極に駆動波形を供給するための駆動部が含まれる。また、走査電極及び維持電極を駆動するための駆動部にはエネルギー回収回路が含まれる。エネルギー回収回路は以前サステイン放電のために供給される電圧を回収し、回収された電圧を再び供給することで、消費電力を下げる。
【０００７】
図１は、一般のエネルギー回収回路を示す図である。図１において、パネルキャパシタＣｐは走査電極Ｙと維持電極Ｘによって形成される容量性成分を等価的に示すものである。また、走査電極Ｙは走査駆動部(図示せず)と接続されるが、説明の便宜上、基底電源ＧＮＤと接続されるものとして示す。
【０００８】
図１を参照すれば、エネルギー回収回路はパネルキャパシタＣｐのエネルギーを回収して充電されると共に、充電されたエネルギーをパネルキャパシタＣｐに再び供給する。そのために、エネルギー回収回路はトランジスタＹｒ、 Ｙｆ、 Ｙｓ、 Ｙｇ、ダイオードＤ１〜Ｄ４及びインダクタＬを備える。
【０００９】
ソースキャパシタＣｓはサステイン期間の間にパネルキャパシタＣｐからエネルギーを回収して電圧を充電し、充電された電圧をパネルキャパシタＣｐに再び供給する。そのために、ソースキャパシタＣｓはサステイン電圧Ｖｓの半分に該当する電圧を充電できる容量を有する。
【００１０】
インダクタＬは、ソースキャパシタＣｓとパネルキャパシタＣｐとの間に位置する。このようなインダクタＬはパネルキャパシタＣｐと共振回路を形成する。従って、ソースキャパシタＣｓからパネルキャパシタＣｐに供給される電圧は略サステイン電圧Ｖｓまで上昇する。
【００１１】
第１トランジスタＹｒは、インダクタＬとソースキャパシタＣｓとの間に位置する。このような第１トランジスタＹｒはソースキャパシタＣｓからパネルキャパシタＣｐに電圧が供給されるとき、ターン-オンされる。
【００１２】
第２トランジスタＹｆは、インダクタＬとソースキャパシタＣｓとの間に位置する。このような第２トランジスタＹｆはパネルキャパシタＣｐからソースキャパシタＣｓにエネルギーが回収されるとき、ターン-オンされる。
【００１３】
第３トランジスタＹｓは、サステイン電圧源ＶｓとパネルキャパシタＣｐとの間に位置する。このような第３トランジスタＹｓはソースキャパシタＣｓからパネルキャパシタＣｐに電圧が１次供給された後にターン-オンされる。すると、パネルキャパシタＣｐにサステイン電圧Ｖｓが供給されてサステイン放電が安定的に発生する。
【００１４】
第４トランジスタＹｇは、基底電源ＧＮＤとパネルキャパシタＣｐとの間に位置する。このような第４トランジスタＹｇはパネルキャパシタＣｐに基底電位が供給されるとき、ターン-オンされる。
【００１５】
ダイオードＤ１〜Ｄ４は、電流の流れを制御する。
【００１６】
このような従来のエネルギー回収回路でトランジスタＹｒ、 Ｙｆ、 Ｙｓ、 Ｙｇをターン-オンさせるためには、それぞれのトランジスタＹｒ、 Ｙｆ、 Ｙｓ、 Ｙｇのゲート端子とソース端子との間に１５Ｖの電圧を印加しなければならない(ＦＥＴの場合)。そのために、従来はキャパシタを用いるブーストラップ(ｂｏｏｓｔｒａｐ)方式を用いている。
【００１７】
図２は、トランジスタのターン-オンを制御するためのブーストラップ方式を示す図である。図２では、第３トランジスタＹｓをターン-オンさせる構成についてのみ示す。
【００１８】
図２を参照すれば、第３トランジスタＹｓのゲート電極には第３トランジスタＹｓのターン-オン及びターン-オフを制御するための制御部２０が含まれる。制御部２０には第１ノードＮ１と第２ノードＮ２との間に位置するキャパシタＣと、キャパシタＣと並列に形成される制御トランジスタＭｓ１、Ｍｓ２と、第２ノードＮ２と電源１５Ｖとの間に位置するダイオードＤ１０とを備える。
【００１９】
動作過程を説明すれば、まず第４トランジスタＹｇがターン-オンされて第１ノードＮ１が基底電源ＧＮＤの電圧を供給される。このとき、キャパシタＣには第１ノードＮ１と第２ノードＮ２の電圧差に対応する１５Ｖの電圧が充電される。その後、第４トランジスタＹｇがターン-オフされると同時に、第１制御トランジスタＭｓ１がターン-オンされる。すると、キャパシタＣに充電された電圧によって第３トランジスタＹｓがターン-オンされる。
【００２０】
第３トランジスタＹｓがターン-オンされれば、第１ノードＮ１の電圧がサステイン電圧Ｖｓまで上昇する。すると、キャパシタＣによって第２ノードＮ２の電圧がサステイン電圧Ｖｓよりも１５Ｖ高い電圧に上昇し、それにより第３トランジスタＹｓがターン-オン状態を維持できる。
【００２１】
しかしながら、このような従来のブーストラップ方式は、それぞれのトランジスタ毎に制御部２０が追加されなければならないため、回路が複雑になることに加え、製造コストが上昇するという問題がある。また、制御部２０の回路によって回路が複雑になるため、安定性の確保が困難になるという不具合がある。
【００２２】
そして、図２に示すように、第１ノードＮ１の電圧が上昇する際に第２ノードＮ２の電圧が安定的に維持されるために、キャパシタＣが高い容量に設定される。また、第２ノードＮ２の電圧上昇によってダイオードＤ１０が破損するのを防止するために、高い耐圧を有するダイオードＤ１０が用いられ、それにより製造コストを増加させるという問題がある。
【特許文献１】韓国公開特許１０-２００４-００８６３９８号
【特許文献２】米国特許２００６/０１３２３９１ Ａ１号
【特許文献３】韓国公開特許１０-２００３-００８２９６４号
【特許文献４】特開２００４-７２８１４号
【発明の開示】
【発明が解決しようとする課題】
【００２３】
そこで、本発明は上記事情に鑑みてなされたものであって、その目的とするところは、駆動部に含まれるトランジスタに安定的な電源を供給できるようにしたプラズマディスプレイパネルを提供することにある。
【課題を解決するための手段】
【００２４】
上記目的を達成するために、本発明の第１側面に係るプラズマディスプレイパネルは、走査電極、維持電極及びアドレス電極の交差部に位置する放電セルと、前記維持電極を駆動するための維持駆動部と、前記維持駆動部に含まれるトランジスタにターン-オン電圧を供給するための電源部とを備え、前記電源部は所定の電圧源と接続されるトランスフォーマの一次部と、前記ターン-オン電圧を生成するための前記トランスフォーマの二次部とを備えることを特徴とする。
【００２５】
好ましくは、前記維持駆動部は前記維持電極と接続され、前記維持電極にサステインパルスを供給するためのエネルギー回収回路を備える。前記トランスフォーマの二次部は一側端で基底電位の供給を受け、他側端で前記基底電位に備えて前記トランジスタがターン-オンされ得る電圧が生成されるように巻線比が設定される第１回路と、一側端で前記エネルギー回収回路と前記維持電極との間のノードの電圧を供給され、他側端で前記ノードの電圧に備えて前記トランジスタがターン-オンされ得る電圧が生成されるように巻線比が設定される第２回路とを備える。第１回路及び第２回路のそれぞれの一側端と他側端との間に位置するキャパシタを更に備える。前記第１回路及び第２回路のそれぞれの他側端に接続されるダイオードを更に備える。前記所定の電圧は前記アドレス電極に供給されるデータパルスの電圧値であるデータ電圧と、前記維持電極に供給されるサステインパルスの電圧値であるサステイン電圧の何れかの電圧に設定される。
【００２６】
上記目的を達成するために、本発明の第２側面に係るプラズマディスプレイパネルは、走査電極、維持電極及びアドレス電極の交差部に位置する放電セルと、前記走査電極を駆動するための走査駆動部と、前記走査駆動部に含まれるトランジスタにターン-オン電圧を供給するための電源部とを備え、前記電源部は所定の電圧と接続されるトランスフォーマの一次部と、前記ターン-オン電圧を生成するための前記トランスフォーマの二次部とを備える。
【００２７】
好ましく、前記走査駆動部は前記走査電極に上昇ランプパルスを供給するための第１駆動部と、前記走査電極に下降ランプパルスを供給するための第２駆動部と、前記走査電極にスキャンパルスが供給され得るように第１電圧及び前記第１電圧よりも低い第２電圧を供給するための第３駆動部と、前記走査電極にサステインパルスを供給するためのエネルギー回収回路とを備える。前記トランスフォーマの二次部は一側端で前記第２電圧の供給を受け、他側端で前記第２電圧に備えて前記トランジスタがターン-オンされ得る電圧が生成されるように巻線比が設定される第１回路と、一側端で前記エネルギー回収回路と前記走査電極との間のノードの電圧を供給され、他側端で前記ノード電圧に備えて前記トランジスタがターン-オンされ得る電圧が生成されるように巻線比が設定される第２回路とを備える。前記トランスフォーマの二次部は一側端で基底電源の供給を受け、他側端で前記第２電圧を生成するための第３回路と、一側端で前記第２電圧の供給を受け、他側端で前記第１電圧を生成するための第４回路とを更に備える。前記第１回路乃至第４回路のそれぞれの一側端と他側端との間に位置するキャパシタを更に備える。前記第１回路乃至第４回路のそれぞれの他側端に接続されるダイオードを更に備える。前記所定の電圧は前記アドレス電極に供給されるデータパルスの電圧値であるデータ電圧と、前記走査電極に供給されるサステインパルスの電圧値であるサステイン電圧の何れかの電圧に設定される。
【発明の効果】
【００２８】
上述したように、本発明の実施形態に係るプラズマディスプレイパネルによれば、トランスフォーマを用いて維持駆動部及び走査駆動部に含まれるトランジスタをターン-オンさせるための電圧を生成する。従って、キャパシタが用いられるブーストラップ方式よりも回路が簡単になることに加え、製造コストを節減できるという効果を奏する。また、トランスフォーマを用いて電源を生成すれば、安定してターン-オン電圧を生成できる。
【発明を実施するための最良の形態】
【００２９】
以下、図３乃至図８を参照しつつ、本発明の好適な実施形態を説明する。
【００３０】
図３は、本発明の実施形態に係るプラズマディスプレイパネルを示す図である。
【００３１】
図３を参照すれば、本発明の実施形態に係るプラズマディスプレイパネルは、表示パネル３１２、アドレス駆動部３０２、維持駆動部３０４、走査駆動部３０６、電源部３０８及び制御部３１０を備える。
【００３２】
表示パネル３１２は、互いに平行に形成される走査電極Ｙ１〜Ｙｎ及び維持電極Ｘ１〜Ｘｎと、走査電極Ｙ１〜Ｙｎと交差する方向に形成されるアドレス電極Ａ１〜Ａｍとを備える。ここで、走査電極Ｙ１〜Ｙｎ、維持電極Ｘ１〜Ｘｎ及びアドレス電極Ａ１〜Ａｍが交差する部分に放電セル３１４が位置する。放電セル３１４をなす電極Ｙ、Ｘ、Ａの構造は本発明の実施形態であり、本発明がこれに限定されるのではない。
【００３３】
制御部３１０は、外部から映像信号の供給を受けてアドレス駆動部３０２、維持駆動部３０４及び走査駆動部３０６を制御するための制御信号を生成する。ここで、制御部３１０は１フレームがリセット期間、アドレス期間及びサステイン期間を有する複数のサブフィールドに分割されて駆動され得るように制御信号を生成する。
【００３４】
アドレス駆動部３０２は、制御部３１０から供給される制御信号に対応してそれぞれのサブフィールドのアドレス期間の間にアドレス電極Ａ１〜Ａｍにデータパルスを供給して点灯する放電セル３１４を選択する。ここで、データパルスはデータ電圧（Ｖａ:図示せず)の電圧値を有する。
【００３５】
維持駆動部３０４は、制御部３１０から供給される制御信号に対応してそれぞれのサブフィールドのサステイン期間の間に維持電極Ｘ１〜Ｘｎにサステインパルスを供給する。
【００３６】
走査駆動部３０６は、制御部３１０から供給される制御信号に対応して走査電極Ｙ１〜Ｙｎに供給される駆動波形を制御する。換言すれば、走査駆動部３０６は各サブフィールドのリセット期間の間に走査電極Ｙ１〜Ｙｎにランプパルスを供給し、アドレス期間の間にスキャンパルスを順次供給する。また、走査駆動部３０６は各サブフィールドのサステイン期間の間に維持電極Ｘ１〜Ｘｎと交互にサステインパルスを供給する。
【００３７】
電源部３０８は、プラズマ表示装置の駆動に必要な電源を制御部３１０及び駆動部３０２、３０４、３０６に供給する。
【００３８】
図４は、図３に示した走査駆動部及び維持駆動部を示す図である。図４において、パネルキャパシタＣｐは走査電極Ｙと維持電極Ｘによって形成される容量性成分を等価的に示すものである。また、維持電極Ｘはエネルギー回収回路４０３以外に更に他の構成と接続されるが、説明の便宜上、エネルギー回収回路４０３のみを示すことにする。
【００３９】
図４を参照すれば、走査駆動部３０６は走査電極Ｙのそれぞれに接続される選択回路４１０、上昇ランプパルスを供給するための第１駆動部４０６、下降ランプパルスを供給するための第２駆動部４０８、スキャンパルスを供給するための第３駆動部４０９及びパネルキャパシタＣｐのエネルギーを回収及び再供給するためのエネルギー回収回路４０４を備える。
【００４０】
選択回路４１０は、走査電極Ｙのそれぞれに設けられる。このような選択回路４１０はトランジスタＳｃｈ、 Ｓｃｌのターン-オン及びターン-オフを制御しながら、第１ノードＮ１(または第１端)及び第２ノードＮ２(または第２端)へ供給される電圧を選択的に走査電極Ｙに供給する。
【００４１】
第１駆動部４０６は、各サブフィールドのリセット期間の間に上昇ランプパルスを選択回路４１０を経由して走査電極Ｙに供給する。そのために、第１駆動部４０６はトランジスタＹｒｒ及びダイオードＤｓｅｔを備える。
【００４２】
トランジスタＹｒｒは、走査電極Ｙに上昇ランプパルスが供給されるようにチャネル幅が制御されながらターン-オンされる。ダイオードＤｓｅｔはトランジスタＹｒｒとセットアップ電圧源Ｖｓｅｔとの間に位置し、逆電流が流れるのを防止する。
【００４３】
第２駆動部４０８は上昇ランプパルスが供給された後に、下降ランプパルスを選択回路４１０を経由して走査電極Ｙに供給する。そのために、第２駆動部４０８はトランジスタＹｆｒ及びツェナーダイオードＤｚを備える。
【００４４】
第３駆動部４０９は、各サブフィールドのアドレス期間の間に走査電極Ｙにスキャンパルスを供給する。そのために、第３駆動部４０９はダイオードＤｓｃｈ、 Ｄ１１、トランジスタＹｓｃ、キャパシタＣｓｃｈ及び抵抗Ｒ１を備える。
【００４５】
アドレス期間の間にトランジスタＹｓｃがターン-オンされる。すると、第１ノードＮ１に第２電圧Ｖｓｃ＿ｌが供給され、第２ノードＮ２に第１電圧Ｖｓｃ＿ｈが供給される。このとき、選択回路４１０に含まれるトランジスタｓｃｈ、 ｓｃｌが選択的にターン-オンされながら第１電圧Ｖｓｃ＿ｈ及び第２電圧Ｖｓｃ＿ｌの何れかの電圧が走査電極Ｙに供給される。ここで、ダイオードＤ１１及び抵抗Ｒ１は電流が流れる経路に配置されてピーク電流が流れるのを防止する。
【００４６】
エネルギー回収回路４０４は、各サブフィールドのサステイン期間の間にサステインパルスを供給する。サステインパルスが供給される際に消費電力が低減できるようにエネルギー回収回路４０４はパネルキャパシタＣｐに充電されたエネルギーを回収し、回収されたエネルギーを用いてサステインパルスを供給する。このようなエネルギー回収回路４０４は、トランジスタＹｒ、 Ｙｆ、 Ｙｓ、 Ｙｇ、ダイオードＤ１〜Ｄ４及びインダクタＬを備える。
【００４７】
ソースキャパシタＣｓは、サステイン期間の間にパネルキャパシタＣｐからエネルギーを回収して電圧を充電し、充電された電圧をパネルキャパシタＣｐに再び供給する。そのために、ソースキャパシタＣｓはサステイン電圧Ｖｓの半分に該当する電圧を充電できる容量を有する。
【００４８】
インダクタＬは、ソースキャパシタＣｓとパネルキャパシタＣｐとの間に位置する。このようなインダクタＬはパネルキャパシタＣｐと共振回路を形成する。従って、ソースキャパシタＣｓからパネルキャパシタＣｐに供給される電圧はおおよそサステイン電圧Ｖｓまで上昇する。
【００４９】
第１トランジスタＹｒは、インダクタＬとソースキャパシタＣｓとの間に位置する。このような第１トランジスタＹｒはソースキャパシタＣｓからパネルキャパシタＣｐに電圧が供給されるとき、ターン-オンされる。
【００５０】
第２トランジスタＹｆは、インダクタＬとソースキャパシタＣｓとの間に位置する。このような第２トランジスタＹｆは、パネルキャパシタＣｐからソースキャパシタＣｓにエネルギーが回収されるとき、ターン-オンされる。
【００５１】
第３トランジスタＹｓは、サステイン電圧源ＶｓとパネルキャパシタＣｐとの間に位置する。このような第３トランジスタＹｓは、ソースキャパシタＣｓからパネルキャパシタＣｐに電圧が１次供給された後にターン-オンされる。すると、パネルキャパシタＣｐにサステイン電圧Ｖｓが供給されてサステイン放電が安定的に発生し得る。
【００５２】
第４トランジスタＹｇは、基底電源ＧＮＤとパネルキャパシタＣｐとの間に位置する。このような第４トランジスタＹｇは、パネルキャパシタＣｐに基底電位が供給されるとき、ターン-オンされる。
【００５３】
ダイオードＤ１〜Ｄ４は、電流の流れを制御する。
【００５４】
第１ノードＮ１とエネルギー回収回路４０４との間に位置する制御トランジスタＹｐｎは、第１ノードＮ１に負極性の電圧が供給される際にターン-オフされてエネルギー回収回路４０４に不要な電流が流れるのを防止し、それにより第１ノードＮ１の電位が安定的に維持されるようにする。
【００５５】
維持駆動部３０４はエネルギー回収回路４０３を備える。維持駆動部３０４に含まれるエネルギー回収回路４０３は、走査駆動部３０６に含まれるエネルギー回収回路４０４と交番にサステインパルスを生成して維持電極Ｘに供給する。維持駆動部３０４に含まれるエネルギー回収回路４０３の構成は、走査駆動部３０６に含まれるエネルギー回収回路４０４の構成と同一であるので、詳細な説明は省略する。
【００５６】
第１電源部４２０は維持駆動部３０４に含まれ、維持駆動部３０４に形成されるトランジスタにターン-オン電圧を供給する。ここで、第１電源部４０２はトランスフォーマを用いて安定してトランジスタにターン-オン電圧を供給するため、従来に比べて回路の構成が簡単になる。
【００５７】
第２電源部４３０は走査駆動部３０６に含まれ、走査駆動部３０６に形成されるトランジスタにターン-オン電圧を供給する。ここで、第２電源部４３０はトランスフォーマを用いて安定してトランジスタにターン-オン電圧を供給するため、従来に比べて回路の構成が簡単になる。
【００５８】
図５は、図４に示した第１電源部を示す図である。
【００５９】
図５を参照すれば、第１電源部４２０はトランスフォーマを備える。トランスフォーマの一次部は所定の電源を供給される。例えば、トランスフォーマの一次部はサステイン電圧Ｖｓまたはデータ電圧Ｖａの供給を受けられる。実際に、トランスフォーマの一次部にはＰＤＰで用いられる多様な電源が供給され得る。
【００６０】
トランスフォーマの二次部は、維持駆動部３０４に含まれるトランジスタをターン-オンさせるための電圧を生成する。ここで、維持駆動部３０４に含まれるトランジスタをターン-オンさせるためには、基底電源ＧＮＤよりも１５Ｖ高い電圧及び第３ノードＮ３よりも１５Ｖ高い電圧が必要である。そのために、トランスフォーマの二次部は基底電源ＧＮＤよりも１５Ｖ高い電圧を生成するための第１回路４２１と、第３ノードＮ３よりも１５Ｖ高い電圧を生成するための第２回路４２２とを備える。
【００６１】
第１回路４２１の一側端は基底電位ＧＮＤに接続される。ここで、第１回路４２１の巻線比は一側端と比較して、他側端で１５Ｖ高い電圧が生成されるように設定される。従って、第１回路４２１の他側端では基底電位ＧＮＤよりも１５Ｖ高い電圧が生成される。
【００６２】
第２回路４２２の一側端は、維持電極Ｘと接続される第３ノードＮ３に接続される。ここで、第２回路４２２の巻線比は一側端と比較して他側端で１５Ｖ高い電圧が生成されるように設定される。従って、第２回路４２２の他側端では第３ノードＮ３よりも１５Ｖ高い電圧が生成される。
【００６３】
上述したように、本発明では維持駆動部３０４に含まれるトランジスタをターン-オンするためにトランスフォーマを用いる。換言すると、本発明ではトランスフォーマを用いて維持駆動部３０４に含まれる全てのトランジスタのターン-オン及びターン-オフを制御することができ、それにより製造コストを節減できる。また、第２回路４２２の一側端が第３ノードＮ３に接続されるため、第３ノードＮ３の電圧変化と関係なく、第３ノードＮ３よりも１５Ｖ高い電圧を安定して生成できるという長所がある。ここで、１５ＶはトランジスタがＦＥＴとして用いられる場合であり、本発明がこれに限定されるのではない。即ち、本発明で第１回路４２１及び第２回路４２２の他側端で生成される電圧はトランジスタがターン-オンされ得る電圧に多様に設定できる。
【００６４】
一方、図６に示すように、第１回路４２１及び第２回路４２２のそれぞれの一側端と他側端との間にはキャパシタＣ２０、Ｃ２１が更に形成され得る。このようなキャパシタＣ２０、Ｃ２１は、一側端と他側端との間の電圧を安定的に維持する。また、第１回路４２１及び第２回路４２２のそれぞれの他側端には、ダイオードＤ２０、Ｄ２１が更に形成され得る。このようなダイオードＤ２０、Ｄ２１は逆電流が流れるのを防止する。
【００６５】
図７は、図４に示した第２電源部を示す図である。
【００６６】
図７を参照すれば、第２電源部４３０はトランスフォーマを備える。トランスフォーマの一次部は所定の電源を供給される。例えば、トランスフォーマの一次部はサステイン電圧Ｖｓまたはデータ電圧Ｖａの供給を受けられる。実際に、トランスフォーマの一次部にはＰＤＰで用いられる多様な電源が供給され得る。
【００６７】
トランスフォーマの二次部は、走査駆動部３０６に含まれるトランジスタをターン-オンさせるための電圧及び走査駆動部３０６で用いられる電圧を生成する。ここで、走査駆動部３０６に含まれるトランジスタをターン-オンさせるためには、第２電圧Ｖｓｃ＿ｌよりも１５Ｖ高い電圧及び第４ノードＮ４よりも１５Ｖ高い電圧が必要である。そのために、トランスフォーマの二次部は第２電圧Ｖｓｃ＿ｌよりも１５Ｖ高い電圧を生成するための第１回路４３１と、第４ノードＮ４よりも１５Ｖ高い電圧を生成するための第２回路４３２とを備える。
【００６８】
第１回路４３１の一側端は第２電圧Ｖｓｃ＿ｌの供給を受ける。ここで、第１回路４３１の巻線比は一側端と比較して他側端で１５Ｖ高い電圧が生成されるように設定される。従って、第１回路４３１の他側端では第２電圧Ｖｓｃ＿ｌよりも１５Ｖ高い電圧が生成される。
【００６９】
第２回路４３２の一側端は第４ノードＮ４と接続される。ここで、第４ノードＮ４は制御トランジスタＹｐｎとエネルギー回収回路４０４との間に位置する。第２回路４３２の巻線比は一側端と比較して他側端で１５Ｖ高い電圧が生成されるように設定される。従って、第２回路４３２の他側端では第４ノードＮ４よりも１５Ｖ高い電圧が生成される。
【００７０】
即ち、本発明では走査駆動部３０６に含まれるトランジスタをターン-オンするためにトランスフォーマを用いる。このような、トランスフォーマを用いてトランジスタのターン-オンを制御すれば、従来に比べて製造コストを節減できる。また、第２回路の一側端が第４ノードＮ４に接続されるため、第４ノードＮ４の電圧変化と関係なく、第４ノードＮ４よりも１５Ｖ高い電圧を安定して生成できる。ここで、１５ＶはトランジスタがＦＥＴとして用いられる場合であり、本発明がこれに限定されるのではない。即ち、本発明で第１回路４２１及び第２回路４２２の他側端で生成される電圧はトランジスタがターン-オンできる電圧に多様に設定できる。
【００７１】
一方、トランスフォーマの二次部は、第２電圧Ｖｓｃ＿ｌ及び第１電圧Ｖｓｃ＿ｈを生成するための第３回路４３３及び第４回路４３４を更に備える。
【００７２】
第３回路４３３の一側端は基底電位ＧＮＤに接続される。ここで、第３回路４３３の巻線比は第２電圧Ｖｓｃ＿ｌが生成され得るように決定される。第２電圧Ｖｓｃ＿ｌはスキャンパルスが供給される際の電圧であって、ＰＤＰのインチ数などを考慮して予め設定される。
【００７３】
第４回路４３４の一側端は第２電圧Ｖｓｃ＿ｌの供給を受ける。ここで、第４回路４３４の巻線比は他側端で第２電圧Ｖｓｃ＿ｌよりも高い第１電圧Ｖｓｃ＿ｈが生成され得るように設定される。ここで、第１電圧Ｖｓｃ＿ｈはアドレス期間の間にスキャンパルスが供給されない走査線に供給される電圧値であって、ＰＤＰのインチ数などを考慮して設定される。
【００７４】
一方、図８に示すように、第１回路〜第４回路のそれぞれの一側端と他側端との間には、キャパシタＣ３０、Ｃ３１、Ｃ３２、Ｃ３３が更に形成され得る。このようなキャパシタＣ３０、Ｃ３１、Ｃ３２、Ｃ３３は、一側端と他側端との間の電圧を安定的に維持する。また、第１回路〜第４回路のそれぞれの他側端にはダイオードＤ３０、Ｄ３１、Ｄ３２、Ｄ３３が更に形成され得る。このようなダイオードＤ３０、Ｄ３１、Ｄ３２、Ｄ３３は逆電流が流れるのを防止する。
【００７５】
以上説明したように、本発明の最も好ましい実施の形態などについて説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、または明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、かかる変形や変更が、本発明の範囲に含まれることは言うまでもない。
【図面の簡単な説明】
【００７６】
【図１】一般のエネルギー回収回路を示す図である。
【図２】図１に示したトランジスタをターン-オンさせるための構成を示す図である  。
【図３】本発明の実施形態に係るプラズマディスプレイパネルを示す図である。
【図４】図３に示した走査駆動部及び維持駆動部を示す図である。
【図５】図４に示した第１電源部を示す図である。
【図６】図４に示した第１電源部を示す図である。
【図７】図４に示した第２電源部を示す図である。
【図８】図４に示した第２電源部を示す図である。
【符号の説明】
【００７７】
３０２  アドレス駆動部
３０４  維持駆動部
３０６  走査駆動部
３０８  電源部
３１０  制御部
３１２  表示パネル  
３１４  放電セル
【図１】
2008129573.tif 000003
【図２】
2008129573.tif 000004
【図３】
2008129573.tif 000005
【図４】
2008129573.tif 000006
【図５】
2008129573.tif 000007
【図６】
2008129573.tif 000008
【図７】
2008129573.tif 000009
【図８】
2008129573.tif 000010