(57)【要約】【課題】全ての液晶画素の残留電圧を速やかに除去する。【解決手段】液晶表示装置は略マトリクス状に配置され各々画素電極ＰＥおよび共通電極ＣＥ間に液晶を挟持した複数の液晶画素ＰＸ、複数の液晶画素ＰＸの行に沿って配置される複数の走査線Ｙ、複数の液晶画素ＰＸの列に沿って配置される複数の信号線Ｘ、および複数の走査線Ｙおよび複数の信号線Ｘとの交差位置近傍に配置され各々対応走査線Ｙを介して駆動され対応信号線Ｘの電位を対応液晶画素ＰＸの画素電極ＰＥに設定する複数の画素スイッチング素子Ｗを含む液晶表示パネルＤＰと、液晶表示パネルＤＰを制御する表示制御回路ＣＮＴとを備える。表示制御回路ＣＮＴは複数の走査線Ｙの全てを一緒に駆動し、この状態で複数の信号線Ｘの電位を共通電極ＣＥの電位に略等しい値に遷移させ、この遷移に要する所定時間の経過を待って電源を遮断するように構成される。【選択図】      図１
2008164843.tif 000002
【特許請求の範囲】
【請求項１】
略マトリクス状に配置され各々画素電極および共通電極間に液晶を挟持した複数の液晶画素、前記複数の液晶画素の行に沿って配置される複数の走査線、前記複数の液晶画素の列に沿って配置される複数の信号線、および前記複数の走査線および前記複数の信号線との交差位置近傍に配置され各々対応走査線を介して駆動され対応信号線の電位を対応液晶画素の画素電極に設定する複数の画素スイッチング素子を含む液晶表示パネルと、前記液晶表示パネルを制御する表示制御回路とを備え、前記表示制御回路は電源スイッチのオフ操作に伴なって前記複数の走査線の全てを一緒に駆動し、この状態で前記複数の信号線の電位を共通電極の電位に略等しい値となるように１フレーム期間以内に遷移させ、この遷移に要する所定時間の経過を待って電源を遮断するように構成されることを特徴とする液晶表示装置。
【請求項２】
前記表示制御回路は前記画素スイッチング素子を導通させるオン電圧、前記画素スイッチング素子を非導通にさせるオフ電圧、ロジック系電源電圧、アナログ系電源電圧を出力する電源回路、および前記オフ電圧、前記オン電圧、前記アナログ系電源電圧、およびロジック系電源電圧が前記所定時間の経過後にこの順序で０ボルトになるように前記電源回路を制御するコントローラを含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記所定時間は１０ｍｓ以内であることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記表示制御回路は前記液晶表示パネルにおいて前記共通電極と前記複数の信号線との間にそれぞれ接続される静電保護抵抗を含むことを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に複数の液晶画素が略マトリクス状に配置された液晶表示パネルを備えた液晶表示装置に関し、特に各液晶画素が画像表示のために周囲光を反射する領域を含む液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示パネルは、携帯電話やＰＤＡ(Personal Digital Assistance)のような情報携帯端末等において画像を表示するために広く利用されている。このような機器に対しては小型化、省電力化、低コスト化等、更なる高機能化に対する要望が高まっている。これらの要望を満たすべく、周囲光を光源として用いる反射型液晶表示パネルや、バックライト光および周囲光を光源として併用する半透過型液晶表示パネルの開発が進んでいる。
【０００３】
一般に液晶表示パネルは、アレイ基板および対向基板間に液晶層を挟持した構造を有する。反射型液晶表示パネルでは、アレイ基板がマトリクス状に配置され光反射性である複数の画素電極、複数の画素電極の列に沿って配置される複数の信号線、複数の画素電極の行に沿って配置される複数の走査線、および各々対応走査線を介して駆動され対応信号線を対応画素電極に接続する薄膜トランジスタ等からなる複数の画素スイッチング素子を有し、対向基板がアレイ基板側に設けられた複数の画素電極に対向し光透過性である共通電極およびカラーフィルタを有する。複数の画素電極および共通電極は液晶層に隣接した一対の配向膜により全体的に覆われ、アレイ基板および対向基板は液晶層とは反対表面に貼り付けられる一対の偏光板で覆われる。画素電極および共通電極はこれら電極間に配置される液晶層の画素領域と共に液晶画素を構成し、画素領域内の液晶分子配列を画素電極および共通電極間に保持される駆動電圧に対応した電界によって制御する。
【０００４】
ここで、画素電極は対向基板側から液晶層を介して入射する周囲光を反射光として反射する。液晶表示パネルが半透過型である場合には、各画素電極が例えば反射電極部およびこの反射電極部に囲まれた光透過窓として形成される透過電極部を有する。反射電極部は対向基板側から液晶層を介して入射する周囲光を反射光として反射し、透過電極部はアレイ基板側から入射するバックライト光を透過光として透過する。
【０００５】
ところで、透過型あるいは半透過型の液晶表示パネルでは、電源オフ後に残像が見えるという現象が生じる。これは、各液晶画素の画素電極および共通電極間に残留電圧として保持された電荷に起因することが知られている（特許文献１を参照）。ちなみに、透過型の液晶表示パネルでは、バックライトの消灯に伴なって残像がほとんど見えなくなる。
【特許文献１】特開２０００−１６３０２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
例えば特許文献１に開示される従来の液晶表示装置では、走査ドライバおよび信号ドライバが電源の遮断に先立って上述の残留電圧を除去するように動作する。すなわち、走査ドライバは複数の走査線を順次駆動し、信号ドライバは各走査線が駆動される毎に複数の信号線の電位を共通電極の電位に近いレベルに設定する。これにより、各行の画素電極の電位が共通電極の電位にほぼ等しくなり、残留電圧をほぼ０ボルトに低下させる。液晶表示パネルが例えばノーマリホワイトモードであれば、各液晶画素の残留電圧≒０ボルトであるときに白表示を行う。しかし、全ての液晶画素が白表示を行うために１フレーム期間（＝１６．７ｍｓ）以上を必要とする。
【０００７】
本発明はこのような問題点に鑑みてなされたものであり、全ての液晶画素の残留電圧を速やかに除去できる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明によれば、略マトリクス状に配置され各々画素電極および共通電極間に液晶を挟持した複数の液晶画素、複数の液晶画素の行に沿って配置される複数の走査線、複数の液晶画素の列に沿って配置される複数の信号線、および複数の走査線および複数の信号線との交差位置近傍に配置され各々対応走査線を介して駆動され対応信号線の電位を対応液晶画素の画素電極に設定する複数の画素スイッチング素子を含む液晶表示パネルと、液晶表示パネルを制御する表示制御回路とを備え、表示制御回路は複数の走査線の全てを一緒に駆動し、この状態で複数の信号線の電位を共通電極の電位に略等しい値となるように１フレーム期間以内に遷移させ、この遷移に要する所定時間の経過を待って電源を遮断するように構成される液晶表示装置が提供される。  
【発明の効果】
【０００９】
この液晶表示装置では、表示制御回路が複数の走査線の全てを一緒に駆動し、この状態で複数の信号線の電位を共通電極の電位に略等しい値に遷移させ、この遷移に要する所定時間の経過を待って電源を遮断する。これにより、複数の画素電極の電位を従来のように行単位に遷移させる場合よりも短い時間で共通電極に略等しい値に設定できる。従って、全ての液晶画素の残留電圧を速やかに除去できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。図１はこの液晶表示装置の回路構成を概略的に示す。液晶表示装置は、複数の液晶画素ＰＸを有する反射型の液晶表示パネルＤＰ、および液晶表示パネルＤＰを制御する表示制御回路ＣＮＴを備える。液晶表示パネルＤＰはアレイ基板２および対向基板３間に液晶層４を挟持した構造である。
【００１１】
アレイ基板２は、例えばガラス等の透明絶縁基板上にマトリクス状に配置される複数の画素電極ＰＥ、複数の画素電極ＰＥの行に沿って配置される複数の走査線Ｙ（Ｙ１〜Ｙｍ）、複数の画素電極ＰＥの列に沿って配置される複数の信号線Ｘ（Ｘ１〜Ｘｎ）、およびこれら走査線Ｙおよび信号線Ｘの交差位置近傍に配置される画素スイッチング素子Ｗを有する。各画素スイッチング素子Ｗは例えばゲートが１本の走査線Ｙに接続され、ソースおよびドレインパスが１本の信号線Ｘおよび１個の画素電極ＰＥ間にそれぞれ接続されるポリシリコン薄膜トランジスタからなる。
【００１２】
対向基板３は例えばガラス等の透明絶縁基板上に配置されるカラーフィルタ（図示せず）、および複数の画素電極ＰＥに対向してカラーフィルタ上に配置される共通電極ＣＥ等を含む。各画素電極ＰＥは光を反射する反射導電膜からなり、共通電極ＣＥは光を透過するＩＴＯ等の透過導電膜からなる。画素電極ＰＥおよび共通電極ＣＥはこれらの間に配置される液晶層４の画素領域と共に液晶画素ＰＸを構成する。また、各画素ＰＸは画素電極ＰＥおよび共通電極ＣＥ間に得られる液晶容量Ｃlcおよび液晶容量Ｃlcに並列に接続される補助容量Ｃstを有する。アレイ基板２は各々対応行の画素電極ＰＥに容量結合される複数の補助容量線ＣＳを有し、各補助容量Cstは対応画素電極と対応補助容量線ＣＳ間に得られる。複数の補助容量線ＣＳは共通電極ＣＥに接続される。また、複数の信号線Ｘ１〜Ｘｎは図１に示すように複数の静電保護抵抗Ｒcsをそれぞれ介して最外郭の補助容量線ＣＳに接続されている。各液晶画素ＰＸの透過率は対応画素領域内の液晶分子配列によって決り、この液晶分子配列は画素電極ＰＥおよび共通電極ＣＥ間の差電圧として保持される駆動電圧に対応した電界によって制御される。
【００１３】
表示制御回路ＣＮＴはコントローラ５、電源回路６、走査ドライバ１０、および信号ドライバ２０、電源スイッチＰＷを含む。コントローラ５は電源スイッチＰＷのオン操作およびオフ操作に伴なって電源回路６、走査ドライバ１０、および信号ドライバ２０を制御する。走査ドライバ１０は複数の走査線Ｙ１〜Ｙｍを順次駆動するために設けられ、信号ドライバ２０は各走査線Ｙが駆動される間に複数の信号線Ｘ１〜Ｘｎを並列的に駆動するために設けられる。電源回路６はコントローラ５、走査ドライバ１０、および信号ドライバ２０の動作に必要な電源電圧を供給するために設けられる。電源回路６は、画素スイッチング素子Ｗを導通させるオン電圧Ｖgonを走査ドライバ１０に供給するゲートオン電源部６Ａ、画素スイッチング素子Ｗを非導通にさせるオフ電圧Ｖgoffを走査ドライバ１０に出力するゲートオフ電源部６Ｂ、ロジック系電源電圧ＤＶＤＤをコントローラ５、走査ドライバ１０および信号ドライバ２０に出力するロジック系電源部６Ｃ、並びにアナログ系電源電圧ＡＶＤＤを信号ドライバ２０に出力すると共にコモン電圧Ｖcomを共通電極ＣＥに出力するアナログ系電源部６Ｄを含む。ちなみに、ロジック系電源部６Ｃは電源スイッチＰＷのオン操作に連動してロジック系電源電圧ＤＶＤＤを出力するように構成されているが、電源スイッチＰＷのオフ操作に連動してロジック系電源電圧ＤＶＤＤの出力を停止するように構成されていない。
【００１４】
走査ドライバ１０および信号ドライバ２０の制御に関し、コントローラ５は順次複数の走査線Ｙを駆動するための垂直制御信号ＣＴＹおよび、映像情報から１行（ライン）単位に得られる映像信号VIDEOを複数の信号線Ｘにそれぞれ割り当てるための水平制御信号ＣＴＸ等を発生する。垂直制御信号ＣＴＹは、１垂直走査期間毎に発生されるパルスである垂直スタート信号ＳＴＶ、垂直走査期間において走査線数分だけ順次発生されるパルスである垂直クロック信号ＣＫＶ、複数の走査線Ｙ１〜Ｙｍの駆動を許可する出力イネーブル信号ＯＥ、および複数の走査線Ｙ１〜Ｙｍを一緒に駆動するための全選択信号ＡＳＥＬを含む。また、水平制御信号ＣＴＸは、１水平走査期間毎に発生される発生パルスである水平スタート信号ＳＴＨおよび垂直走査期間において信号線数分順次発生されるパルスである画素水平クロック信号ＣＫＨ、１行分の映像信号VIDEOに対応して信号線Ｘ１〜Ｘｎを並列的に駆動するために１水平走査期間（１Ｈ）毎にスタート信号ＳＴＨから所定時間遅れて発生されるパルスであるストローブ信号ＳＴＢ、および１水平走査期間毎および１垂直走査期間毎にコモン電圧Ｖcomに対して画素電圧の極性を設定する極性信号ＰＯＬを含む。垂直制御信号ＣＴＹはコントローラ５から走査ドライバ１０に供給され、水平制御信号ＣＴＸはコントローラ５から信号ドライバ２０に映像信号VIDEOと共に供給される。
【００１５】
図２は走査ドライバ１０の構成例を示す。この構成例では、走査ドライバ１０がシフトレジスタ１１、複数のＯＲゲート回路１２、およびレベルシフタ１３を含む。シフトレジスタ１１は垂直スタート信号ＳＴＶを垂直クロック信号ＣＫＶに同期してシフトし、これを走査線Ｙ１〜Ｙｍに対してそれぞれ設けられた出力端から選択信号として順次出力する。複数のＯＲゲート回路１２はシフトレジスタ１１から走査線Ｙ１〜Ｙｍに対して順次出力される選択信号をそれぞれレベルシフタ１３に出力すると共に、インバータ１４を介して供給され走査線Ｙ１〜Ｙｍに対して共通な全選択信号ＡＳＥＬをレベルシフタ１３に出力する。レベルシフタ１３は、出力イネーブル信号ＯＥがインバータ１５を介して供給される状態で、選択信号または全選択信号ＡＳＥＬによって選択された走査線Ｙに対してオン電圧Ｖgonを出力し、非選択の走査線Ｙに対してオフ電圧Ｖgoffを出力する。尚、図２において省略されているが、ロジック系電源電圧ＤＶＤＤはシフトレジスタ１１だけでなく、複数のＯＲゲート回路１２およびインバータ１４，１５等にも供給される。
【００１６】
図３は信号ドライバ２０の構成例を示す。信号ドライバ２０はシフトレジスタ２１、サンプルホールド回路２２、出力バッファ回路２３を含む。シフトレジスタ２１は水平スタート信号ＳＴＨを水平クロック信号ＣＫＨに同期してシフトし、これを信号線Ｘ１〜Ｘｎに対してそれぞれ設けられた出力端から映像信号VIDEOのサンプルタイミング信号として順次出力する。サンプルホールド回路２２はシフトレジスタ２１から順次出力されるサンプルタイミング信号にそれぞれ応答して映像信号VIDEOをサンプリングし、これにより得られる複数のサンプル値を並列的に保持し、さらにこれらサンプル値を極性信号ＰＯＬによって表される極性に設定してからストローブ信号ＳＴＢに応答して一緒に出力バッファ回路２３に出力する。出力バッファ回路２３はこれらサンプル値をそれぞれ液晶表示パネルＤＰに適合する画素電圧に増幅して複数の信号線Ｘ１〜Ｘｎに並列的に出力する。出力バッファ回路２３には、複数の出力バッファ２３’が信号線Ｘ１〜Ｘｎについて設けられている。各出力バッファ２３’はストローブ信号ＳＴＢが供給されない間において高インピーダンス状態に維持され、このストローブ信号ＳＴＢが供給される間だけ画素電圧を出力する。図３に示すように、ロジック系電源電圧ＤＶＤＤはシフトレジスタ２１に供給され、アナログ系電源電圧ＡＶＤＤはサンプルホールド回路２２および出力バッファ回路２３に供給される。
【００１７】
この液晶表示装置では、コントローラ５は電源スイッチＰＷのオン操作に伴なってロジック系電源部６Ｃから供給されるロジック系電源電圧ＤＶＤＤにより起動し、電源回路６、走査ドライバ１０、および信号ドライバ２０の制御を開始する。コントローラ５は最初にアナログ系電源電圧ＡＶＤＤ、コモン電圧Ｖcom、オン電圧Ｖgon、オフ電圧Ｖgoffを順次出力するように電源回路６を制御し、これに続いて複数の走査線Ｙ１〜Ｙｍを１水平走査期間ずつ順次駆動するように走査ドライバ１０を制御し、さらに各走査線Ｙが駆動される間に複数の信号線Ｘ１〜Ｘｎを並列的に駆動するように信号ドライバ２０を制御する。走査ドライバ１０が走査線Ｙ１にオン電圧Ｖonを出力して残りの走査線Ｙ２〜Ｙｍにオフ電圧Ｖoffを出力すると、走査線Ｙ１に対応する複数の画素スイッチング素子Ｗだけが導通する。信号ドライバ２０がこの間に１行分の映像信号VIDEOに対応した画素電圧を並列的に複数の信号線Ｘ１〜Ｘｎに出力すると、これら画素電圧がそれぞれ複数の信号線Ｘ１〜Ｘｎから画素スイッチング素子Ｗを介して先頭行の画素電極ＰＥに印加される。このようにして、画素電圧が全行の画素電極ＰＥに順次印加される。各行の画素スイッチング素子Ｗが１水平走査期間だけ導通して非導通になるため、対応行の液晶画素ＰＸが画素電極ＰＥおよび共通電極ＣＥ間の電位差として駆動電圧を保持する。コントローラ５はこのような制御を１垂直走査期間毎に繰り返す。
【００１８】
また、コントローラ５は、電源スイッチＰＷのオフ操作に伴なって全選択信号ＡＳＥＬを出力して複数の走査線Ｙ１〜Ｙｍの全てを一緒に駆動するように走査ドライバ１０を制御し、この状態で複数の信号線Ｘ１〜Ｘｎの電位を共通電極ＣＥの電位に略等しい値に遷移させるように信号ドライバ２０を制御し、さらにこの遷移に要する遷移時間τに対応した所定時間（１０ｍｓ以内）の経過を待って電源を遮断するように電源回路６を制御する。
【００１９】
全選択信号ＡＳＥＬが図４に示す立下りに同期してコントローラ５から走査ドライバ１０に出力されると、この全選択信号ＡＳＥＬが複数のＯＲゲート回路１２からレベルシフタ１３に供給され、レベルシフタ１３がオン電圧Ｖonを複数の走査線Ｙ１〜Ｙｍの全てに出力する。これにより、複数の画素スイッチング素子Ｗが一緒に導通する。この間において、ストローブ信号ＳＴＢはコントローラ５から信号ドライバ２０に供給されない。これにより、信号ドライバ２０が複数の信号線Ｘ１〜Ｘｎに対して高インピーダンス状態に維持される。複数の画素電極ＰＥおよび共通電極ＣＥ間に電位差があると、画素スイッチング素子Ｗおよび静電保護抵抗Ｒcsを介して電流が流れ、複数の信号線Ｘ１〜Ｘｎの電位が共通電極ＣＥの電位に略等しい値に遷移する。このときの遷移時間τは静電保護抵抗Ｒcsの抵抗値と画素容量（液晶容量Ｃlc＋補助容量Ｃst）との積によって決る。この遷移時間τは１フレーム期間以内に設定され、この遷移時間τに対応した所定時間が全選択信号ＡＳＥＬの出力（立下り時点）から経過すると、コントローラ５は電源回路６を制御して電源を遮断する。具体的には、図４に示すように、１フレーム期間である約１６．７ｍｓ以内の時間となる１０ｍｓ以内にオフ電圧Ｖgoffが０ボルトになるように設定し、以降オフ電圧Ｖgoff、オン電圧Ｖgon、アナログ系電源電圧ＡＶＤＤ、およびロジック系電源電圧ＤＶＤＤをこの順序で０ボルトにする。
【００２０】
本実施形態の液晶表示装置では、表示制御回路ＣＮＴが複数の走査線Ｙ１〜Ｙｍの全てを一緒に駆動し、この状態で複数の信号線Ｘ１〜Ｘｎの電位を共通電極ＣＥの電位に略等しい値に遷移させ、この遷移に要する所定時間の経過を待って電源を遮断する。これにより、複数の画素電極ＰＥの電位を従来のように行単位に遷移させて白表示データを一旦書込んで白表示させる場合よりも短い１フレーム期間内の１０ｍｓ以内の時間で共通電極ＣＥに略等しい値に設定できる。従って、全ての液晶画素ＰＸの残留電圧を速やかに除去できる。すなわち、電源スイッチＰＷのオフ操作後において残像が観察されなくなる。
【００２１】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【００２２】
上述の実施形態では、信号ドライバ２０が電源スイッチＰＷのオフ操作後においてハイインピーダンス状態に維持するために、走査ドライバ１０は全選択信号ＡＳＥＬの制御により複数の走査線Ｙ１〜Ｙｍの全てを一緒に駆動しているが、コントローラ５から垂直スタート信号ＳＴＶを継続的に走査ドライバ１０に出力し、必要であれば垂直クロック信号ＣＫＶの周波数を高めて選択信号をシフトレジスタ１１の全出力端から並列的に出力させるようにしてもよい。
【００２３】
また、遷移時間τの設定は、静電保護抵抗Rcsの抵抗値と画素容量との積によって簡単な構成にて設定するようにしているが、これに特定されることなく他の設定手段を用いて設定するようにしてもよい。
【００２４】
さらに、本発明は反射型の液晶表示パネルＤＰに適用されたが、画像表示のためにバックライト光に加えて周囲光を利用する半透過型の液晶表示パネルにも適用可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図である。
【図２】図１に示す走査ドライバの構成例を示す図である。
【図３】図１に示す信号ドライバの構成例を示す図である。
【図４】図１に示す液晶表示装置の動作を説明するための波形図である。
【符号の説明】
【００２６】
２…アレイ基板、３…対向基板、４…液晶層、５…コントローラ、６…電源回路、１０…走査ドライバ、２０…信号ドライバ、２１…シフトレジスタ、２２…サンプルホールド回路、２３…出力バッファ回路、２３’…出力バッファ、ＰＥ…画素電極、ＣＥ…共通電極、ＰＸ…液晶画素、ＤＰ…液晶表示パネル、ＣＮＴ…表示制御回路、Ｘ…信号線、Ｙ…走査線、Ｗ…画素スイッチング素子、Ｒcs…静電保護抵抗。
【図１】
2008164843.tif 000003
【図２】
2008164843.tif 000004
【図３】
2008164843.tif 000005
【図４】
2008164843.tif 000006