(57)【要約】【課題】高周波のスイッチングが可能な電源装置および電子装置を提供すること。【解決手段】本発明は、オンすることにより中間ノード（Ｎｘ）の中間電圧を設定する第１スイッチング回路（Ｓ１）と、中間電圧を共振させる共振回路（１２）と、中間ノード（Ｎｘ）に接続することにより共振回路（１２）の共振周波数を変更するキャパシタ（Ｃｘ２）と、第１スイッチング回路（Ｓ１）がオフする前にキャパシタ（Ｃｘ２）を中間ノード（Ｎｘ）に接続し、第１スイッチング回路（Ｓ１）がオンする前にキャパシタ（Ｃｘ２）を中間ノード（Ｎｘ）から遮断する第２スイッチング回路（２０）と、を具備し、入力電圧（Ｖｉｎ）を中間電圧を介し出力電圧（Ｖｏｕｔ）に変換する電源装置および電子装置である。【選択図】図５
2008072847.tif 000002
【特許請求の範囲】
【請求項１】
オンすることにより中間ノードの中間電圧を設定する第１スイッチング回路と、
前記中間電圧を共振させる共振回路と、
前記中間ノードに接続することにより前記共振回路の共振周波数を変更するキャパシタと、
前記第１スイッチング回路がオフする前に前記キャパシタを前記中間ノードに接続し、前記第１スイッチング回路がオンする前に前記キャパシタを前記中間ノードから遮断する第２スイッチング回路と、を具備し、
入力電圧を前記中間電圧を介し出力電圧に変換することを特徴とする電源装置。
【請求項２】
異なる電圧の第３ノードと第４ノードとを具備し、
前記キャパシタは第１ノードと第２ノードとの間に接続され、
前記第２スイッチング回路は、前記第１ノードの前記第３ノードへの接続および前記第２ノードの前記中間ノードへの接続と、前記第２ノードの前記第４ノードへの接続および前記第１ノードの前記中間ノードへの接続と、を交互に行うこと特徴とする請求項１記載の電源装置。
【請求項３】
前記第１スイッチング回路のオンまたはオフのタイミングに基づき前記第２スイッチング回路を接続または遮断させるタイミング回路を具備することを特徴とする請求項２記載の電源装置。
【請求項４】
前記第２スイッチング回路は、前記第１ノードを前記第３ノードに接続する第１スイッチと、前記第１ノードを前記中間ノードに接続する第２スイッチと、前記２ノードを前記中間ノードに接続する第３スイッチと、前記第２ノードを前記第４ノードに接続する第４スイッチを有し、
前記タイミング回路は、前記キャパシタを前記第３ノードに接続する際は前記第１スイッチと前記第３スイッチとをオンし前記第２スイッチと前記第４スイッチとをオフし、前記キャパシタを前記第４ノードに接続する際は前記第２スイッチと前記第４スイッチとをオンし前記第１スイッチと前記第３スイッチとをオフすることを特徴とする請求項３記載の電源装置。
【請求項５】
前記タイミング回路は、前記共振回路を流れる電流が所定電流以下となった場合、前記第２スイッチング回路を動作させないことを特徴とする請求項４記載の電源装置。
【請求項６】
前記タイミング回路は、前記入力電圧が所定電圧以上となった場合、前記第２スイッチング回路を動作させないことを特徴とする請求項４記載の電源装置。
【請求項７】
前記タイミング回路は、前記第１スイッチング回路の接続している時間が所定時間より短くなった場合、前記第２スイッチング回路を動作させないことを特徴とする請求項４記載の電源装置。
【請求項８】
前記第１スイッチング回路および前記第２スイッチング回路の少なくとも一部はＭＯＳＦＥＴで構成されることを特徴とする請求項１から７のいずれか一項記載の電源装置。
【請求項９】
前記第２スイッチング回路の一部はダイオードで構成されることを特徴とする請求項８記載の電源装置。
【請求項１０】
請求項１から９のいずれか一項記載の前記電源装置を有する電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置および電子装置に関し、特にスイッチングにより電圧を変換する電源装置および電子装置に関する。
【背景技術】
【０００２】
直流電源から所望の直流電圧を得るための電源装置にはＤＣ−ＤＣコンバータが用いられる。従来のコンバータについて、降圧型コンバータを例に説明する。図１は例えば特許文献１に開示されている従来の降圧型コンバータの回路図、図２はタイミングチャートである。図１を参照に、入力電圧Ｖｉｎの入力ノードＮｉｎと中間ノードＮｘとの間にスイッチＳ１が接続されている。中間ノードＮｘとグランド間にスイッチＳ２、キャパシタＣｘが接続されている。このように、スイッチＳ１およびＳ２はオンすることにより、中間ノードＮｘの中間電圧を入力電圧やグランドの電圧に確定させる。中間ノードＮｘと出力ノードＮｏｕｔとの間にインダクタＬ１、出力ノードＮｏｕｔとグランドとの間にキャパシタＣｏが接続されている。キャパシタＣｘとインダクタＬ１は後述する中間電圧を共振させる共振現象を起こすための共振回路１２を構成する。インダクタＬ１およびキャパシタＣｏは中間電圧Ｖｘを平滑化し直流電圧である出力電圧Ｖｏｕｔを出力する平滑回路を構成する。
【０００３】
図２を参照に、時間ｔ１からｔ３まではスイッチＳ１はオンしており中間ノードＮｘの中間電圧Ｖｘはほぼ入力電圧Ｖｉｎである。この間、インダクタＬ１を中間ノードＮｘから出力ノードＮｏｕｔの方向に流れるインダクタ電流ＩＬは増加する。ｔ３においてスイッチＳ１がオフすると、中間電圧Ｖｘは共振現象ａによりほぼ０Ｖとなる。時間ｔ４においてスイッチＳ２をオンする。インダクタ電流ＩＬは減少し、時間ｔ６で最小となる。このとき、インダクタ電流ＩＬは出力ノードＮｏｕｔから中間ノードＮｘに流れている。時間ｔ６においてスイッチＳ２をオフする。共振現象ｂにより時間ｔ６からｔ７において、中間電圧Ｖｘが０ＶからＶｉｎに上昇する。時間ｔ７においてスイッチＳ１をオンする。インダクタ電流ＩＬは出力電流ＩｏｕｔとするとＩｏｕｔ±ΔＩの間を増減する。このように、入力電圧Ｖｉｎは中間電圧Ｖｘを介し出力電圧Ｖｏｕｔに変換される。
【０００４】
上記動作においては、時間ｔ３においてスイッチＳ１がオフするときはスイッチＳ１の両端の電圧はほぼＶｉｎである。時間ｔ４においてスイッチＳ２がオンするときはスイッチＳ２の両端の電圧はほぼ０Ｖである。時間ｔ６において、スイッチＳ２がオフするときはスイッチＳ２の両端の電圧はほぼ０Ｖである。時間ｔ７においてスイッチＳ１がオンするときのスイッチＳ１の両端の電圧はほぼＶｉｎである。よって、零電圧スイッチングが行われるため、スイッチのオンオフによる電力損失を抑制することができる。
【特許文献１】特開２０００−９２８２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
例えば、図１に示した降圧型コンバータの場合、共振現象ａはインダクタ電流ＩＬがＩｏｕｔ＋ΔＩのとき（図２のｃ）生じ、共振現象ｂはインダクタ電流ＩＬがＩｏｕｔ−ΔＩのとき（図２のｄ）生じる。Ｉｏｕｔ−ΔＩは負電流でないと共振現象ｂにおいて中間電圧ＶｘはＶｉｎまで上昇しないため、零電圧スイッチングを行うことができなくなる。よって、ΔＩは大きな値となってしまう。したがって、共振現象ａと共振現象ｂとで生じるインダクタ電流ＩＬの絶対値が大きく異なる。このため、スイッチＳ１がオフしてからスイッチＳ２がオンするまでの時間Ｔ１はスイッチＳ２がオフしてからスイッチＳ１がオンするまでの時間Ｔ２より早くなる。Ｔ１は早いと、スイッチＳ１のオフ動作中に中間電圧Ｖｘが変化してしまうため電力損失が増加する。一方、キャパシタＣｘの容量を大きくすれば、共振現象ａの時間Ｔ１を長くすることができる。しかしながら、共振現象ｂの時間Ｔ２も長くなってしまう。よって、高周波のスイッチング電源を実現することができない。一方、電源装置のスイッチング周波数が低いと例えばラジオのノイズとなる等の理由により、高周波のスイッチングが可能な電源装置が求められている。
【０００６】
本発明は上記課題に鑑みなされたものであり、高周波のスイッチングが可能な電源装置および電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、オンすることにより中間ノードの中間電圧を設定する第１スイッチング回路と、前記中間電圧を共振させる共振回路と、前記中間ノードに接続することにより前記共振回路の共振周波数を変更するキャパシタと、前記第１スイッチング回路がオフする前に前記キャパシタを前記中間ノードに接続し、前記第１スイッチング回路がオンする前に前記キャパシタを前記中間ノードから遮断する第２スイッチング回路と、を具備し、入力電圧を前記中間電圧を介し出力電圧に変換することを特徴とする電源装置である。本発明によれば、第１スイッチング回路がオンする際は中間ノードに付加される容量が大きく、第１スイッチング回路がオフする際は中間ノードに付加される容量が小さい。よって、第１スイッチング回路のオンの際とオフの際の共振現象の時間の差を抑制することができる。このため、高周波のスイッチングが可能となる。
【０００８】
上記構成において、異なる電圧の第３ノードと第４ノードとを具備し、前記キャパシタは第１ノードと第２ノードとの間に接続され、前記第２スイッチング回路は、前記第１ノードの前記第３ノードへの接続および前記第２ノードの前記中間ノードへの接続と、前記第２ノードの前記第４ノードへの接続および前記第１ノードの前記中間ノードへの接続と、を交互に行う構成とすることができる。この構成によれば、キャパシタを充電するための電力損失を抑制することができる。
【０００９】
上記構成において、前記第１スイッチング回路のオンまたはオフのタイミングに基づき前記第２スイッチング回路を接続または遮断させるタイミング回路を具備する構成とすることができる。この構成によれば、簡単に、第２スイッチング回路の制御を行うことができる。
【００１０】
上記構成において、前記第２スイッチング回路は、前記第１ノードを前記第３ノードに接続する第１スイッチと、前記第１ノードを前記中間ノードに接続する第２スイッチと、前記２ノードを前記中間ノードに接続する第３スイッチと、前記第２ノードを前記第４ノードに接続する第４スイッチを有し、前記タイミング回路は、前記キャパシタを前記第３ノードに接続する際は前記第１スイッチと前記第３スイッチとをオンし前記第２スイッチと前記第４スイッチとをオフし、前記キャパシタを前記第４ノードに接続する際は前記第２スイッチと前記第４スイッチとをオンし前記第１スイッチと前記第３スイッチとをオフする構成とすることができる。この構成によれば、第１ノードの中間ノードへの接続および第２ノードの第３ノードへの接続と、第２ノードの中間ノードへの接続および第１ノードの第４ノードへの接続と、を交互に行う構成とすることができる。
【００１１】
上記構成において、前記タイミング回路は、前記共振回路を流れる電流が所定電流以下となった場合、前記第２スイッチング回路を動作させない構成とすることができる。また、前記タイミング回路は、前記入力電圧が所定電圧以上となった場合、前記第２スイッチング回路を動作させない構成とすることができる。
【００１２】
上記構成において、前記タイミング回路は、前記第１スイッチング回路の接続している時間が所定時間より短くなった場合、前記第２スイッチング回路を動作させない構成とすることができる。この構成によれば、電力損失を抑制することができる。
【００１３】
上記構成において、前記第１スイッチング回路および前記第２スイッチング回路の少なくとも一部はＭＯＳＦＥＴで構成される構成とすることができる。また、上記構成において、第２スイッチング回路の一部はダイオードで構成される構成とすることができる。これらの構成によれば、コスト削減、小型化が可能となる。
【発明の効果】
【００１４】
本発明によれば、高周波のスイッチングが可能な電源装置および電子装置を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施例について説明する。
【実施例１】
【００１６】
図３は実施例１に係る電源装置（コンバータ）の回路図、図４はタイミングチャートである。図３を参照に、実施例１に係るコンバータは、図１に係るコンバータに対し、中間ノードＮｘとグランドとの間にキャパシタＣｘ２とスイッチＳ７が接続されている。その他の構成は図１と同じである。ここで、キャパシタＣｘ２は、一端を中間ノードＮｘに接続することにより共振回路１２の共振周波数を変更するキャパシタである。図４を参照に、時間ｔ１とｔ３との間のｔ２においてスイッチＳ７をオンする。つまり、スイッチＳ７（第２スイッチング回路）は、スイッチＳ１（第１スイッチング回路）がオフする前にキャパシタＣｘ２の一端を中間ノードＮｘに接続する。これにより、共振現象ａが生じる際は中間ノードＮｘにキャパシタＣｘとＣｘ２が付加される。一方、時間ｔ４とｔ６の間のｔ５においてスイッチＳ７をオフする。つまり、スイッチＳ７は、スイッチＳ１がオンする前にキャパシタＣｘ２の一端を中間ノードＮｘから遮断する。これにより、共振現象ｂが生じる際は中間ノードＮｘにはキャパシタＣｘだけが付加される。このように、共振現象ａの際共振回路１２に付加される容量を大きくし、共振現象ｂの際共振回路１２に付加される容量を小さくする。よって、共振現象の時間Ｔ１が長くなる。キャパシタＣｘの容量を小さくし共振現象ｂの時間Ｔ２を短くしても、共振現象ａの時間Ｔ１を確保できる。以上により、高周波のスイッチングが可能となる。
【００１７】
実施例１においては、時間ｔ２においてスイッチＳ７をオンした際、キャパシタＣｘ２の両端にはＶｉｎの電圧が印加され、キャパシタＣｘ２が充電される。このとき電力損失が生じる。以下、高周波のスイッチングが可能で、キャパシタＣｘ２を充電する電力損失を抑制することが可能な実施例について実施例２から実施例１８において説明する。
【実施例２】
【００１８】
図５は実施例２に係る電源装置（コンバータ）のブロック図、図６はタイミングチャート、図７（ａ）から図９（ｄ）は実施例２の動作を説明するための図である。図５を参照に、図１に対し、キャパシタＣｘ２、第２スイッチング回路１０が設けられている。第２スイッチング回路１０はスイッチＳ３、スイッチＳ４、スイッチＳ５およびスイッチＳ６を有している。キャパシタＣｘ２は共振回路１２に接続することにより共振回路の共振周波数を変更するキャパシタである。キャパシタＣｘ２は第１ノードＮ１と第２ノードＮ２との間に接続されている。第２スイッチング回路１０は、キャパシタＣｘ２を中間ノードＮｘと入力ノードＮｉｎまたはグランドとを接続する回路である。ここで、第２スイッチング回路１０により中間ノードＮｘに接続され、それぞれ異なる電圧のノードを第３ノードおよび第４ノードという。スイッチＳ３（第１スイッチ）は第１ノードＮ１を入力ノードＮｉｎ（第３ノード）に接続する。スイッチＳ４（第２スイッチ）は第１ノードＮ１を中間ノードＮｘに接続する。スイッチＳ５（第３スイッチ）は第２ノードＮ２を中間ノードＮｘに接続する。スイッチＳ６（第４スイッチ）は第２ノードＮ２をグランド（第４ノード）に接続する。タイミング回路２０はスイッチＳ１からＳ６のスイッチングのタイミングを制御する。その他の構成は図１と同じであり説明を省略する。
【００１９】
以下、タイミング回路２０の動作について説明する。なお、図７（ａ）から図８（ｂ）においては、スイッチＳ４およびＳ６はオフのため図示していない。また、図８（ｃ）から図９（ｄ）においては、スイッチＳ３およびＳ５はオフのため図示していない。図６および図７（ａ）を参照に、スイッチＳ１からＳ６がオフしており、中間電圧Ｖｘが入力電圧Ｖｉｎとなった時間ｔ１において、スイッチＳ１をオンする。このとき、スイッチＳ１の両端の電圧ともにＶｉｎであり電力損失は小さい。キャパシタＣｘはＶｉｎに充電されており、キャパシタＣｘ２の第１ノードＮ１と第２ノードＮ２との間の電位差は０Ｖである。このときインダクタ電流ＩＬは出力ノードＮｏｕｔから入力ノードＮｉｎに流れる。図６および図７（ｂ）を参照に、時間ｔ２において、スイッチＳ３およびＳ５をオンしキャパシタＣｘ２を入力ノードＮｉｎと中間ノードＮｘとの間に接続する。入力ノードＮｉｎと中間ノードＮｘとは電圧ＶｉｎでありキャパシタＣｘ２の両端の電位差は０Ｖである。このため、スイッチＳ３、Ｓ５のオン時の電力損失は小さく、キャパシタＣｘ２の充電のための電力損失もない。インダクタ電流ＩＬは入力ノードＮｉｎから出力ノードＮｏｕｔに流れる。図６を参照に、スイッチＳ１をオフする。
【００２０】
図６および図７（ｃ）を参照に、時間ｔ３において、スイッチＳ１をオフする。キャパシタＣｘの充電されていた電荷がインダクタＬ１をインダクタ電流ＩＬとして流れ出力ノードＮｏｕｔに放電される。これにより、キャパシタＣｘの電位差はＶｉｎから０Ｖとなる。また、中間ノードＮｘが０Ｖとなるため、キャパシタＣｘ２は０ＶからＶｉｎに充電される。このとき、中間ノードＮｘにはキャパシタＣｘおよびＣｘ２が付加されている。このため共振現象ａの時間Ｔ１は従来の図１および図２に比べ長くすることができる。図６および図７（ｄ）を参照に、時間ｔ４において、中間ノードＮｘが０Ｖとなった時点で、スイッチＳ２をオンする。スイッチＳ２の両端の電圧はともに０Ｖであり電力損失は小さい。インダクタ電流ＩＬがグランドから出力ノードＮｏｕｔに流れる。キャパシタＣｘの両端の電位差は０Ｖとなっており、キャパシタＣｘ２はＶｉｎに充電されている。
【００２１】
図６および図８（ａ）を参照に、時間ｔ５において、スイッチＳ３およびＳ５をオフする。キャパシタＣｘ２は第２ノードＮ２に対し第１ノードＮ１がＶｉｎに充電されたまま開放される。図６および図８（ｂ）を参照に、時間ｔ６において、インダクタ電流ＩＬが出力ノードＮｏｕｔからグランドに流れているときにスイッチＳ２をオフする。キャパシタＣ０に充電されていた電荷がインダクタ電流ＩＬとしてインダクタＬ１を流れキャパシタＣｘが０ＶからＶｉｎに充電される。このとき、中間ノードＮｘにはキャパシタＣｘだけが付加されているため共振現象の時間Ｔ２は従来と同程度である。
【００２２】
以降はスイッチＳ１、スイッチＳ２が図７（ａ）から図８（ｂ）の時間ｔ１からｔ６と同じ動作を繰り返すが、キャパシタＣｘ２はスイッチＳ４およびＳ６により接続される。図６および図８（ｃ）を参照に、時間ｔ７において、中間電圧がＶｉｎとなったとき、スイッチＳ１をオンする。スイッチＳ４およびＳ６はオフしている。図６および図８（ｄ）を参照に、時間ｔ８において、スイッチＳ４およびＳ６をオンし、キャパシタＣｘ２を中間ノードＮｘとグランドとの間に接続する。このとき、キャパシタＣｘ２の第２ノードＮ２に対し第１ノードＮ１がＶｉｎに充電している。このため、スイッチＳ４の両端の電圧はＶｉｎであり、スイッチＳ６の両端の電圧は０Ｖである。よって、スイッチＳ４およびＳ６のオンによる電力損出はない。また、キャパシタＣｘ２を充電することがないため、充電による電力損失もない。
【００２３】
図６および図９（ａ）を参照に、時間ｔ９において、スイッチＳ１をオフする。キャパシタＣｘおよびＣｘ２に充電されていた電荷がインダクタ電流ＩＬとして出力ノードＮｏｕｔに流れる。これにより、キャパシタＣｘおよびＣｘ２の両端の電位差はＶｉｎから０Ｖとなる。図６および図９（ｂ）を参照に、時間ｔ１０において、中間電圧Ｖｘが０ＶとなったときスイッチＳ２をオンする。キャパシタＣｘおよびＣｘ２の両端の電位差はＶｉｎから０Ｖとなっている。
【００２４】
図６および図９（ｃ）を参照に、時間ｔ１１において、スイッチＳ４およびＳ６をオフする。キャパシタＣｘ２は第２ノードＮ２と第１ノードＮ１とが同電位のまま開放される。図６および図９（ｄ）において、スイッチＳ２をオフする。
【００２５】
以上のように、実施例２のタイミング回路２０の動作によれば、第２スイッチング回路１０は、図７（ｃ）および図９（ａ）のようにスイッチＳ１（第１スイッチング回路）がオフする前に、図７（ｂ）および図８（ｄ）のようにキャパシタＣｘ２を中間ノードＮｘに接続させる。さらに、図７（ａ）および図８（ｃ）のスイッチＳ１がオンする前に、図９（ｃ）および図８（ａ）のようにキャパシタＣｘ２を中間ノードＮｘから遮断させる。これにより、スイッチＳ１がオンする際は中間ノードＮｘに付加される容量が小さく、スイッチＳ１がオフする際は中間ノードＮｘに付加される容量が大きい。よって、共振現象ａの時間Ｔ１を長くすることができる。このため、キャパシタＣｘの容量を小さくすることにより共振現象ｂの時間Ｔ２を短くすることができる。よって、高周波のスイッチングが可能となる。
【００２６】
さらに、図７（ｂ）と図８（ｄ）のように、第２スイッチング回路１０は、第１ノードＮ１の中間ノードＮｘへの接続および第２ノードＮ２の入力ノードＮｉｎ（第３ノード）への接続と、第２ノードＮ２の中間ノードＮｘへの接続および第１ノードＮ１のグランド（第４ノード）への接続と、を交互に行う。このように、図７（ｂ）で入力ノードＮｉｎに接続された第１ノードＮ１は図８（ｄ）では中間ノードＮｘに接続され、図７（ｂ）で中間ノードＮｘに接続された第２ノードＮ２は図８（ｄ）ではグランドに接続される。つまりキャパシタＣｘ２の極性は反転させていない。これにより、図７（ｂ）のように、キャパシタＣｘ２を中間ノードＮｘと入力ノードＮｉｎとの間に接続する際は、第１ノードＮ１と第２ノードＮ２との間の電位差は中間ノードＮｘと入力ノードＮｉｎとの電位差と同じとなっている。図８（ｄ）のように、キャパシタＣｘ２をグランドと中間ノードＮｘとの間に接続する際は、第１ノードＮ１と第２ノードＮ２との間の電位差は中間ノードＮｘと入力ノードＮｉｎとの電位差と同じとなっている。よって、実施例１のようにキャパシタＣｘ２を接続した際にキャパシタＣｘ２を充電する必要がなく、充電による電力損失を抑制することができる。
【００２７】
このように、実施例２によれば、高周波のスイッチングが可能で、かつ電力損失の抑制が可能となる。
【００２８】
さらに、図７（ｂ）のように、キャパシタＣｘ２を入力ノードＮｉｎ（第３ノード）に接続する際はスイッチＳ３（第１スイッチ）とスイッチＳ５（第３スイッチ）とをオンし、スイッチＳ４（第２スイッチ）とスイッチＳ６（第４スイッチ）とをオフする。図８（ｄ）のように、キャパシタＣｘ２をグランド（第３ノードとは電圧の異なる第４ノード）に接続する際は、スイッチＳ４（第２スイッチ）とスイッチＳ６（第４スイッチ）とをオンし、スイッチＳ３（第１スイッチ）とスイッチＳ５（第３スイッチ）とをオフする。これにより、簡単に上記動作が可能となる。
【実施例３】
【００２９】
実施例３は実施例２のタイミング回路の例である。図１０を参照に、タイミング回路２０にはスイッチＳ１を制御するＳ１制御信号およびスイッチＳ２を制御するＳ２制御信号が入力する。Ｓ１制御信号から遅延回路２２を経由しフリップフロップ２６のセットＳに信号が入力する。Ｓ２制御信号から遅延回路２４を経由しフリップフロップ２６のリセットＲに信号が入力する。フリップフロップ２６の出力Ｑはスイッチ２８に入力する。スイッチ２８はスイッチィング信号ＳＷ２８に基づき出力ＱをスイッチＳ３およびＳ５またはスイッチＳ４およびＳ６に出力する。
【００３０】
このような構成により、図６を参照に、遅延回路２２の遅延時間を（ｔ２−ｔ１）および（ｔ８−ｔ７）、遅延回路２４の遅延時間を（ｔ５−ｔ４）および（ｔ１１−ｔ１０）と設定する。これにより、時間ｔ１またはｔ７において、スイッチＳ１がオンしてから一定時間（ｔ２−ｔ１）および（ｔ８−ｔ７）後の時間ｔ２またはｔ８にスイッチＳ３およびＳ５またはＳ４およびＳ６をオンすることができる。また、時間ｔ４またはｔ１０において、スイッチＳ２がオンしてから一定時間（ｔ５−ｔ４）および（ｔ１１−ｔ１０）後の時間ｔ５またはｔ１１にスイッチＳ３およびＳ５またはＳ４およびＳ６をオフすることができる。さらに、スイッチ２８を切り換えることにより、図７（ａ）から図８（ｂ）の動作をおこなう際はフリップフロップ２６の出力Ｖ２６をスイッチＳ３およびＳ５に出力し、図８（ｃ）から図９（ｄ）の動作を行う際はフリップフロップ２６の出力Ｖ２６をスイッチＳ４およびＳ６に出力することができる。
【００３１】
このように、実施例３によれば、キャパシタＣｘ２を入力ノードＮｉｎに接続する際はスイッチＳ３とスイッチＳ５とをオンし、スイッチＳ４とスイッチＳ６とをオフする。一方、キャパシタＣｘ２をグランドに接続する際は、スイッチＳ４とスイッチＳ６とをオンし、スイッチＳ３とスイッチＳ５とをオフすることができる。
【実施例４】
【００３２】
実施例４は実施例２のタイミング回路の別の例である。図１１（ａ）および図１１（ｂ）を参照に、タイミング回路２０にはスイッチＳ１を制御するＳ１制御信号およびスイッチＳ２を制御するＳ２制御信号が増幅器３４、３６を介し入力する。比較器３０には、増幅器３４の出力Ｖ３４と参照電圧Ｖｔｈとが入力する。増幅器３４の出力Ｖ３４がＶｔｈ以上となると、フリップフロップ２６のセットＳにハイレベルが入力する。よって、フリップフロップ２６の出力Ｖ２６はハイレベルとなる。一方、比較器３２には、増幅器３６の出力Ｖ３６と参照電圧Ｖｔｈとが入力する。増幅器３４の出力がＶｔｈ以上となると、フリップフロップ２６のセットＲにハイレベルが入力する。よって、フリップフロップ２６の出力Ｖ２６はローレベルとなる。
【００３３】
Ｓ１制御信号およびＳ２制御信号は増幅器３４および３６等の寄生容量に起因し、信号の波形は波形３８のような急峻な波形から波形３９のような立ち上がり時間が寝た波形となる。スイッチＳ１およびＳ２は波形３９のＶｔｈｓｗの電圧でスイッチングする。比較器３０、３２はＶｔｈ以上か否かを判定することにより、Ｖｔｈｓｗよりｔｓｗ遅延した時間にフリップフロップ２６のセットＳまたはリセットＲに信号を出力することができる。このように、Ｓ１制御信号およびＳ２制御信号の立ち上がり時間の遅延を利用することにより、実施例２と同様に、スイッチＳ１がオンしてから一定時間ｔｓｗ後にスイッチＳ３およびＳ５またはＳ４およびＳ６をオンすることができる。また、スイッチＳ２がオンしてから一定時間ｔｓｗ後にスイッチＳ３およびＳ５またはＳ４およびＳ６をオフすることができる。
【実施例５】
【００３４】
実施例５は実施例２のタイミング回路の別の例である。図１２（ａ）および図１２（ｂ）を参照に、タイミング回路２０にはスイッチＳ１を制御するＳ１制御信号およびスイッチＳ２を制御するＳ２制御信号が増幅器３４、３６を介し入力する。増幅器３４の出力電流Ｉ３４をコイル４０および電流検出器４２が検出し、電流Ｉ３４が一定電流Ｉｔｈ以上減少した場合に、フリップフロップ２６のセットＳにハイレベルを出力する。よって、フリップフロップ２６の出力Ｖ２６はハイレベルとなる。一方、増幅器３６の出力電流Ｉ３６をコイル４４および電流検出器４６が検出し、電流Ｉ３６が一定電流Ｉｔｈ以上減少した場合に、フリップフロップ２６のリセットＲにハイレベルを出力する。よって、フリップフロップ２６の出力Ｖ２６はローレベルとなる。
【００３５】
増幅器３４および３６の出力電流は波形４８のように、スイッチＳ１およびＳ２がオンする場合大きくなる。オンが完了すると小さくなる。そこで、コイル４０および電流検出器４２またはコイル４４および電流検出器４６が電流Ｉ３４またはＩ３６がＩｔｈより小さくなったかを検出する。これにより、スイッチＳ１またはＳ２のオンへの遷移の完了を検知することができる。このように、スイッチＳ１、Ｓ２に入力する電流を検知することにより、実施例２と同様に、スイッチＳ１がオンしてから一定時間ｔｓｗ後にスイッチＳ３およびＳ５またはＳ４およびＳ６をオンすることができる。また、スイッチＳ２がオンしてから一定時間ｔｓｗ後にスイッチＳ３およびＳ５またはＳ４およびＳ６をオフすることができる。
【実施例６】
【００３６】
実施例６は実施例２のタイミング回路の別の例である。図１３を参照に、タイミング回路２０は、共振回路１２のインダクタＬ１を流れる電流を検知するコイル６４およびＩ／Ｖ変換回路（電流電圧変換回路）６６、比較器６０を有している。図１４を参照に、時間ｔ１２において、スイッチＳ１がオフするとインダクタ電流ＩＬが増加する。コイル６４はインダクタ電流ＩＬを検知し、Ｉ／Ｖ変換回路６６がインダクタ電流ＩＬを電圧Ｖ６６に変換する。比較器６０はＶ６６とインダクタ電流の閾値Ｉｔｈに相当する参照電圧Ｒ６８とを比較する。時間ｔ２において電圧Ｖ６６が参照電圧Ｒ６８以上であれば、つまりインダクタ電流ＩＬが閾値電流Ｉｔｈ以上であれば、比較器６０はハイレベルをスイッチ２８に出力する。よって、スイッチＳ３およびＳ５またはＳ４およびＳ６はオンする。時間ｔ３において、スイッチＳ１がオフするとインダクタ電流ＩＬは減少する。時間ｔ５において電圧Ｖ６６が参照電圧Ｒ６８以下であれば、つまりインダクタ電流ＩＬが閾値電流Ｉｔｈ以上であれば、比較器６０はローレベルをスイッチ２８に出力する。よって、スイッチＳ３およびＳ５またはＳ４およびＳ６はオフする。このように、インダクタ電流ＩＬを検知し、スイッチＳ３からＳ５を制御することもできる。なお、電流を検知する位置は、インダクタＬ１の前後、スイッチＳ１またはＳ２の近くであってもよい。また、電流の検知はコイル６４以外を用いても良い。
【００３７】
実施例３から実施例６のように、タイミング回路２０は、スイッチＳ１（第１スイッチング回路）のオン（接続）のタイミングに基づき第２スイッチング回路をオンまたはオフ（接続または遮断）させることができる。これにより、簡単に、実施例２で説明した第２スイッチング回路１０の制御を行うことができる。なお、スイッチＳ１およびＳ２のオフ（遮断）のタイミングに基づき、第２スイッチング回路をオンまたはオフ（接続または遮断）させることもできる。
【００３８】
特に、実施例４および実施例５によれば、スイッチＳ１の遷移を検知しスイッチＳ３からＳ６を制御している。これにより、スイッチング制御周波数やスイッチング素子の調整が不要となる。また、実施例６によれば、コイル６４およびＩ／Ｖ変換回路６６で検知したインダクタ電流ＩＬを、実施例８のように過電流の保護等の目的にも使用することができる。これにより、部品数を削減することができる。
【実施例７】
【００３９】
実施例７は実施例２のタイミング回路の別の例である。図１５を参照に、タイミング回路２０は三角波発生回路１４０を有している。三角波発生回路１４０は、電流源１４６、１４８、比較器１４２、１４４、フリップフロップ１４４、キャパシタＣ１４０を有している。三角波発生回路１４０の出力Ｖ１４０は比較器５０に入力し出力電圧誤差増幅信号Ｒ１と比較される。比較器５０の出力Ｖ５０は論理回路５２に出力される。論理回路５２はスイッチＳ１およびＳ２を制御する。
【００４０】
図１６のタイッミングチャートおよび図１５を参照に、時間ｔ２において、三角波発生回路１４０の出力ノードＮ１４０の電圧Ｖ１４０がｔ２においてＶＴとなると、比較器１４２は出力Ｖ１４２としてハイレベルをフリップフロップ１４４のセットＳに出力する。フリップフロップ１４４の出力Ｑはハイレベルとなり、スイッチ２８に出力される。よって、スイッチＳ３およびＳ５またはＳ４およびＳ６はオンする。また、電流源１４６にハイレベルが出力される。一方、フリップフロップ１４４の出力Ｑ−はローレベルを電流源１４８に出力する。これにより、電流源１４６はオフし、電流源１４８は出力ノードＮ４０からグランドに一定電流を流す。これにより、キャパシタＣ１４０の電荷は減少し、三角波発生回路１４０の出力電圧Ｖ１４０は一様に減少する。時間ｔ３において、電圧Ｖ１４０が信号Ｒ１以下となると、比較器５０の出力はローレベルとなる。論理回路５２はスイッチＳ１をオフさせる。その後時間ｔ４において、論理回路５２はスイッチＳ２をオンさせる。
【００４１】
時間ｔ５において、三角波発生回路１４０の出力ノードＮ１４０の電圧Ｖ１４０がｔ５においてＶＢとなると、比較器４３は出力Ｖ１４３としてハイレベルをフリップフロップ１４４のリセットＲに出力する。フリップフロップ１４４の出力Ｑはローレベルとなり、スイッチ２８に出力される。よって、スイッチＳ３およびＳ５またはＳ４およびＳ６はオフする。また、ローレベルが電流源１４６に出力される。フリップフロップ１４４の出力Ｑ−はハイレベルを電流源１４８に出力する。これにより、電流源１４８はオフし、電流源１４６は電源Ｖｃｃから出力ノードＮ１４０に一定電流を流す。これにより、キャパシタＣ１４０の電荷は増加し、三角波発生回路１４０の出力電圧Ｖ１４０は一様に増加する。時間ｔ６において、電圧Ｖ１４０が信号Ｒ１以上となると、比較器５０の出力はハイレベルとなる。論理回路５２はスイッチＳ２をオフさせる。その後時間ｔ７において、論理回路５２はスイッチＳ１をオンさせる。
【００４２】
実施例７によれば、スイッチＳ３からＳ６の制御に用いる制御信号（フリップフロップ１４４の出力）をそのままタイミングトリガーとして使用して三角波である出力Ｖ１４０を発生し、出力Ｖ１４０をトリガーとしてスイッチＳ１およびＳ２を制御している。このため、余分な回路が不要となる。
【実施例８】
【００４３】
実施例８は、共振回路を流れる電流が所定電流以下となった場合、スイッチＳ３からＳ５を動作させない例である。図１７を参照に、実施例３の図１０に加え、タイミング回路２０は、コイル６４、Ｉ／Ｖ変換回路６６を有している。さらに、平均回路７２、比較器７４、ＡＮＤ回路７７から７９を有している。実施例６と同様に、コイル６４およびＩ／Ｖ変換回路６６はインダクタ電流ＩＬを電圧Ｖ６６に変換する。平均回路７２は電圧Ｖ６６を平均化し出力Ｖ７２に出力する。比較器７４は平均化された電圧Ｖ６６（つまり平均化されたインダクタ電流ＩＬである平均電流Ｉｏｕｔ）を参照電圧Ｒ７６と比較する。電圧Ｖ６６が参照電圧Ｒ７６以上の場合、つまりインダクタ電流ＩＬ平均電流Ｉｏｕｔが所定電流以上の場合、比較器７４は出力Ｖ７４としてハイレベルをＡＮＤ回路７７から７９に出力する。このため、実施例３の遅延回路２２の出力Ｖ２２、遅延回路２４の出力Ｖ２４およびスイッチング信号ＳＷ２８はそのままＡＮＤ回路７７から７９から出力される。よって、スイッチＳ３からＳ６は実施例３と同様に動作する。一方、インダクタ電流ＩＬの平均電流Ｉｏｕｔが所定電流より小さい場合、比較器７４は出力Ｖ７としてローレベルを出力する。このため、ＡＮＤ回路７７から７９はＶ２２、Ｖ２４、ＳＷ２８によらずローレベルを出力する。よって、スイッチＳ３からＳ６はオフしたままである。このように、タイミング回路２０は、共振回路１２を流れる電流が所定電流以下となった場合、スイッチＳ３からＳ５（第２スイッチング回路１０）を動作させない。
【００４４】
図１８は、図１の従来例において、インダクタ電流ＩＬの平均電流Ｉｏｕｔが小さく０に近い場合のタイミングチャートである。時間ｔ３において、スイッチＳ１がオンからオフする際のインダクタ電流Ｉｏｕｔ＋ΔＩはＩｏｕｔが小さいため、比較例の図４に対し小さくなる。よって、中間電圧ＶｘがＶｉｎから０Ｖに遷移する共振現象ａの期間Ｔ１´は図２のＴ１より長くなる。一方、時間ｔ６において、スイッチＳ２がオンからオフする際のインダクタ電流Ｉｏｕｔ−ΔＩの絶対値は、比較例の図２に対し大きくなる。よって、中間電圧Ｖｘが０ＶからＶｉｎから０Ｖに遷移する共振現象ｂの期間Ｔ２´は図２のＴ２より短くなる。スイッチＳ１がオンからオフする際のインダクタ電流Ｉｏｕｔ＋ΔＩはＩｏｕｔが小さいため、比較例の図２に対し小さくなる。よって、中間電圧ＶｘがＶｉｎから０Ｖに遷移する共振現象ａの期間Ｔ１´は図２より長くなる。以上より、図２に比べ共振現象ａの期間Ｔ１´と共振現象ｂの期間Ｔ２´の差が小さくなる。
【００４５】
図１８のように、共振現象ａの期間Ｔ１´と共振現象ｂの期間Ｔ２´との差が小さくなった場合、共振現象ａと共振現象ｂとで中間ノードＮｘに付加する容量を変える必要はない。そこで、実施例８のように、スイッチＳ３からＳ６をオフし、キャパシタＣｘ２を中間ノードＮｘに接続しないようにすることができる。また、図１８の場合、共振現象ａおよび共振現象ｂともに期間Ｔ１´、Ｔ２´がスイッチＳ１、Ｓ２のスイッチング時間に対し早すぎる場合、電力損失が生じる。この場合は、スイッチＳ３およびＳ５またはスイッチＳ４およびＳ６をオンしキャパシタＣｘ２を中間ノードＮｘに接続したままとしてもよい。
【実施例９】
【００４６】
実施例９は、入力電圧が所定電圧以上となった場合、スイッチＳ３からＳ５を動作させない例である。図１９を参照に、実施例３の図１０に加え、タイミング回路２０は、比較器８０、ＡＮＤ回路７７から７９を有している。入力電圧Ｖｉｎが参照電圧Ｒ８２より小さい場合、比較器８０は出力Ｖ８０としてハイレベルをＡＮＤ回路７７から７９に出力する。よって、スイッチＳ３からＳ６は実施例３と同様に動作する。一方、入力電圧Ｖｉｎが参照電圧Ｒ８２以上の場合、比較器８０は出力Ｖ８０としてローレベルをＡＮＤ回路７７から７９に出力する。よって、スイッチＳ３からＳ６はオフしたままである。このように、タイミング回路２０は、入力電圧Ｖｉｎが参照電圧Ｒ８２（所定電圧）以上となった場合、スイッチＳ３からＳ５（第２スイッチング回路１０）を動作させない。
【００４７】
図２０は、図１の従来例において、入力電圧Ｖｉｎが大きくなった場合のタイミングチャートである。入力電圧Ｖｉｎが大きくなるとインダクタ電流ＩＬの振幅ΔＩが大きくなる。このため、時間ｔ３、ｔ６におけるインダクタ電流ＩＬの絶対値は大きくなる。よって、図１８と同様に期間Ｔ１´´とＴ２´´との差は小さくなる。よって、実施例８と同様に、スイッチＳ３からＳ６をオフしキャパシタＣｘ２を中間ノードＮｘに接続しない、またはスイッチＳ３およびＳ５またはスイッチＳ４およびＳ６をオンしキャパシタＣｘ２を中間ノードＮｘに接続したままとすることができる。
【実施例１０】
【００４８】
実施例１０は、スイッチＳ１またはＳ２のオンしている時間が短くなった場合、スイッチＳ３からＳ６を動作させない例である。図２１を参照に、タイミング回路２０は誤差増幅回路８４、オン時間減少検出回路９１、ＰＷＭ比較器８６および制御回路９０を有している。誤差増幅回路８４は出力電圧Ｖｏｕｔと参照電圧Ｒ８５とを誤差増幅し出力Ｖ８４を出力する。オン時間減少検出回路９１の比較器９２は出力Ｖ８４が参照電圧Ｖｔｈ１以上の場合ハイレベルを制御回路９０に出力する。オン時間減少検出回路９１の比較器９４は出力Ｖ８４が参照電圧Ｖｔｈ２以下の場合、ハイレベルを制御回路９０に出力する。出力電圧Ｖｏｕｔが所定の電圧範囲内にない場合は、スイッチＳ１またはＳ２のオンしている時間が短くなっている。そこで、制御回路９０はスイッチＳ３からＳ５の動作を行わず、キャパシタＣｘ２を中間ノードＮｘに接続しない、または接続したままとする。
【００４９】
スイッチＳ１またはＳ２のオン時間が短すぎると、スイッチＳ１またはＳ２のオンの間に、スイッチＳ３からＳ６をそれぞれオンまたはオフすることができなくなる。そうすると、所望の特性が得られなくなり電力損失が増大する場合がある。実施例１０によれば、タイミング回路２０が、スイッチＳ１またはＳ２の接続（オン）している時間が所定時間より短くなった場合、第２スイッチング回路１０を動作させない。これにより、上記電力損失を抑制することができる。
【実施例１１】
【００５０】
実施例１１はスイッチＳ１からスイッチＳ６をＦＥＴおよびダイオードで構成した例である。図２２を参照に、スイッチＳ１、Ｓ３およびＳ５をＰ型ＭＯＳＦＥＴおよびダイオード、スイッチＳ２、Ｓ４およびＳ６をＮ型ＭＯＳＦＥＴを用いている。このように、スイッチＳ１（第１スイッチング回路）および第２スイッチング回路１０の少なくとも一部はＭＯＳＦＥＴで構成することができる。これにより、スイッチＳ１からＳ６のコストダウンおよび小型化が可能となる。
【実施例１２】
【００５１】
実施例１２は、スイッチＳ４およびＳ５のゲート駆動電源にスイッチＳ１のゲート駆動用昇圧電源（ブーストラップ回路）を用いた例である。図２３参照に、図２１に加え、電源装置は、スイッチＳ１からＳ６に対応するゲート駆動電源Ｄ１からＤ６およびブーストラップ回路１００を有している。スイッチＳ１、Ｓ４、Ｓ５のゲート駆動電源の電圧源はノードＮＢに接続される。ブーストラップ回路１００は電源Ｖｃｃと中間ノードＮｘとの間にダイオード１０２およびキャパシタ１０４を有している。ブーストラップ回路１００はダイオード１０２とキャパシタ１０４との間のノードＢの電圧を電源Ｖｃｃより高くする。これにより、ゲート駆動電源Ｄ４およびＤ５の電源をゲート駆動電源Ｄ１と同様に高くすることができる。
【実施例１３】
【００５２】
実施例１３はスイッチＳ５およびＳ６をダイオードとした例である。図２４を参照に、スイッチＳ５およびＳ６をＦＥＴの代わりにダイオードを用いている。このように、第２スイッチング回路１０の一部をダイオードで構成することができる。これにより、ダイオードの順方向電圧が発生するため損失は若干増加するものの、スイッチのコスト削減、小型化が可能となる。
【実施例１４】
【００５３】
実施例１４はスイッチＳ２をダイオードとした例である。図２５を参照に、実施例２の図５に対し、スイッチＳ２をダイオードに置き換えている。実施例２のスイッチＳ２はスイッチングにより中間ノードＮｘとグランドとの間に流れる電流を整流する機能を有している。そこで、スイッチＳ２をダイオードとすることもできる。このように、スイッチＳ２はＦＥＴを用いる必要はない。
【実施例１５】
【００５４】
実施例１５は昇圧型コンバータの例である。図２６を参照に、入力ノードＮｉｎと中間ノードＮｘの間にインダクタＬ１、中間ノードＮｘとグランドとの間にスイッチＳ１、中間ノードＮｘと出力ノードＮｏｕｔとの間にスイッチＳ２が設けられている。つまり、スイッチＳ１はオンすることにより中間ノードＮｘをグランド電位に設定し、スイッチＳ２はオンすることにより中間ノードＮｘを出力電圧Ｖｏｕｔに設定する。キャパシタＣｘ２はスイッチＳ３からＳ６（第２スイッチング回路１０）により、出力ノードＮｏｕｔ（第３ノード）と中間ノードＮｘとの間または中間ノードＮｘとグランド（第３ノードと電圧の異なる第４ノード）との間に交互に接続される。このような昇圧型電源回路に第２スイッチング回路１０およびキャパシタＣｘ２を適用しても良い。
【実施例１６】
【００５５】
実施例１６は反転型コンバータの例である。図２７を参照に、入力ノードＮｉｎと中間ノードＮｘの間にスイッチＳ１、中間ノードＮｘとグランドとの間にインダクタＬ１、中間ノードＮｘと出力ノードＮｏｕｔとの間にスイッチＳ２が設けられている。つまり、スイッチＳ１はオンすることにより中間ノードＮｘを入力電圧Ｖｉｎに設定し、スイッチＳ２はオンすることにより中間ノードＮｘを出力電圧Ｖｏｕｔに設定する．キャパシタＣｘ２はスイッチＳ３からＳ６（第２スイッチング回路１０）により、中間ノードＮｘと入力ノードＮｉｎ（第３ノード）との間または中間ノードＮｘと出力ノードＮｏｕｔ（第３ノードと電圧の異なる第４ノード）との間に交互に接続される。このような反転型電源回路に第２スイッチング回路１０およびキャパシタＣｘ２を適用しても良い。
【００５６】
実施例１５および実施例１６のように、スイッチＳ１（第１スイッチング回路）は、オンすることにより中間ノードＮｘの中間電圧Ｖｘを設定するスイッチであればよく、入力ノードＮｉｎ以外のグランドや出力ノードＮｏｕｔと中間ノードＮｘとを接続するスイッチであってもよい。異なる電圧の第３ノードおよび第４ノードは実施例２のように、それぞれ入力ノードＮｉｎとグランド以外にも、実施例１５のようにそれぞれ出力ノードＮｏｕｔとグランド、実施例１６のように、それぞれ入力ノードＮｉｎと出力ノードＮｏｕｔであってもよい。キャパシタＣｘ２の中間ノードＮｘへの接続が中間電圧Ｖｘの共振時間を変更するためであることから、第２スイッチング回路１０が接続される異なる電圧の第３ノードおよび第４ノードは、インダクタＬ１が接続されていないノードであることが好ましい。
【実施例１７】
【００５７】
実施例１７は転流用インダクタを追加した例である。図２８を参照に、中間ノードＮｘとグランドとの間に転流用インダクタＬ２とキャパシタＣ１とが接続されている。転流用インダクタＬ２によって、中間電圧Ｖｘが転流する。
【００５８】
実施例１５から実施例１７に係る電源装置においても、実施例２と同様に、高周波のスイッチングが可能で電力損失の抑制することができる。
【実施例１８】
【００５９】
実施例１８は実施例１２の一部を半導体製品で構成した例である。図２９を参照に、電源装置のタイミング回路２０およびゲート駆動電源Ｄ１からＤ６は１つの半導体製品１０８として形成されている。半導体製品１０８と他の部品はコネクタ１０６により電気的に接続される。このように、電源装置の全部または一部を半導体製品で形成することができる。これにより、コスト削減および小型化が可能となる。
【実施例１９】
【００６０】
実施例１９は実施例１から実施例１８に係る電源装置を用いた電子装置としてカーナビゲーション一体オーディオシステムの例である。図３０を参照に、カーナビゲーション一体オーディオシステム１１０は、ＶＩＳＣモジュール１１３、カメラモジュール１１４、ＤＶＤドライブ１１６、チューナモジュール１１７、ディスプレイ照明類１１８、マイコン１１９、ファン１２０、モータ１２１、ハードディスク１２２、マイコン１２３、ＲＯＭ１２４を有している。これらは、実施例１から実施例１８のいずれかの電源装置１１２からそれぞれ電源が供給されている。複数の電源装置１１２は電源部１１１を構成している。以上のように、高周波でスイッチング可能な電源装置を電子装置に用いることができる。例えば、電源装置をＡＭ（Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）受信帯域より高周波でスイッチングさせることにより、ＡＭラジオ受信妨害となるノイズの発生を抑制することができる。
【００６１】
本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００６２】
【図１】図１は従来の電源装置の回路図である。
【図２】図２は従来の電源装置のタイミングチャートである。
【図３】図３は実施例１に係る電源装置のブロック図である。
【図４】図４は実施例１に係る電源装置のタイミングチャートである。
【図５】図５は実施例２に係る電源装置のブロック図である。
【図６】図６は実施例２に係る電源装置のタイミングチャートである。
【図７】図７（ａ）から図７（ｄ）は実施例２に係る電源装置の動作を説明するための図（その１）である。
【図８】図８（ａ）から図８（ｄ）は実施例２に係る電源装置の動作を説明するための図（その２）である。
【図９】図９（ａ）から図９（ｄ）は実施例２に係る電源装置の動作を説明するための図（その３）である。
【図１０】図１０は実施例３に係る電源装置のブロック図である。
【図１１】図１１（ａ）は実施例４に係る電源装置のブロック図、図１１（ｂ）は出力Ｖ３４、Ｖ３６を示すタイミングチャートである。
【図１２】図１２（ａ）は実施例５に係る電源装置のブロック図、図１２（ｂ）は電流Ｉ３４、Ｉ３６を示すタイミングチャートである。
【図１３】図１３は実施例６に係る電源装置のブロック図である。
【図１４】図１４は実施例６に係る電源装置のタイミングチャートである。
【図１５】図１５は実施例７に係る電源装置のブロック図である。
【図１６】図１６は実施例７に係る電源装置のタイミングチャートである。
【図１７】図１７は実施例８に係る電源装置のブロック図である。
【図１８】図１８は実施例８の効果を説明するためのタイミングチャートである。
【図１９】図１９は実施例９に係る電源装置のブロック図である。
【図２０】図２０は実施例９の効果を説明するためのタイミングチャートである。
【図２１】図２１は実施例１０に係る電源装置のブロック図である。
【図２２】図２２は実施例１１に係る電源装置のブロック図である。
【図２３】図２３は実施例１２に係る電源装置のブロック図である。
【図２４】図２４は実施例１３に係る電源装置のブロック図である。
【図２５】図２５は実施例１４に係る電源装置のブロック図である。
【図２６】図２６は実施例１５に係る電源装置のブロック図である。
【図２７】図２７は実施例１６に係る電源装置のブロック図である。
【図２８】図２８は実施例１７に係る電源装置のブロック図である。
【図２９】図２９は実施例１８に係る電源装置のブロック図である。
【図３０】図３０は実施例１９に係る電子装置のブロック図である。
【符号の説明】
【００６３】
１０                第２スイッチング回路
１２                共振回路
２０                タイミング回路
Ｌ１                インダクタ
Ｃ０、Ｃｘ、Ｃｘ２  キャパシタ
Ｓ１〜Ｓ６          スイッチ
Ｎｉｎ              入力ノード
Ｎｘ              中間ノード
Ｎｏｕｔ          出力ノード
【図１】
2008072847.tif 000003
【図２】
2008072847.tif 000004
【図３】
2008072847.tif 000005
【図４】
2008072847.tif 000006
【図５】
2008072847.tif 000007
【図６】
2008072847.tif 000008
【図７】
2008072847.tif 000009
【図８】
2008072847.tif 000010
【図９】
2008072847.tif 000011
【図１０】
2008072847.tif 000012
【図１１】
2008072847.tif 000013
【図１２】
2008072847.tif 000014
【図１３】
2008072847.tif 000015
【図１４】
2008072847.tif 000016
【図１５】
2008072847.tif 000017
【図１６】
2008072847.tif 000018
【図１７】
2008072847.tif 000019
【図１８】
2008072847.tif 000020
【図１９】
2008072847.tif 000021
【図２０】
2008072847.tif 000022
【図２１】
2008072847.tif 000023
【図２２】
2008072847.tif 000024
【図２３】
2008072847.tif 000025
【図２４】
2008072847.tif 000026
【図２５】
2008072847.tif 000027
【図２６】
2008072847.tif 000028
【図２７】
2008072847.tif 000029
【図２８】
2008072847.tif 000030
【図２９】
2008072847.tif 000031
【図３０】
2008072847.tif 000032