(57)【要約】【課題】フロアプランの評価をなるべく早期に行って、設計工数や設計コストを削減する。【解決手段】半導体レイアウト設計装置は、演算処理装置１と、表示装置２と、ネットリスト記憶装置３と、ライブラリ情報記憶装置４と、フロアプラン情報記憶装置５と、テクノロジ情報記憶装置６と、フロアプラン評価結果記憶装置７とを備える。スタンダードセルやマクロセルを初期配置した結果に基づいて、ブロック間の距離を算出し、その距離とブロック間の配線接続本数とに基づいてフロアプランの評価値を算出するため、セルの初期配置前にフロアプランの評価値を算出するよりも評価値の精度が高くなり、フロアプランの性能評価を精度よく行うことができる。【選択図】図１
2008129724.tif 000002
【特許請求の範囲】
【請求項１】
ネットリスト、ライブラリ情報、フロアプラン情報およびテクノロジー情報に基づいて、スタンダードセルおよびマクロセルを含む複数のブロック間の配線接続本数を抽出するブロック間接続情報抽出手段と、
配置領域内にスタンダードセルおよびマクロセルを初期配置して初期のフロアプランを生成するセル初期配置手段と、
初期配置されたスタンダードセルおよびマクロセルを含む複数のブロック間の距離と、前記ブロック間接続情報抽出手段で抽出された複数のブロック間の配線接続本数とに基づいて、フロアプランの評価値を算出する評価値算出手段と、を備えることを特徴とする半導体レイアウト設計装置。
【請求項２】
ネットリスト、ライブラリ情報、フロアプラン情報およびテクノロジー情報に基づいて、フロアプランの候補となる複数の候補フロアプランを生成する候補フロアプラン生成手段を備え、
前記セル初期配置手段は、前記複数の候補フロアプランのそれぞれごとに、配置領域内にスタンダードセルおよびマクロセルを初期配置し、
前記評価値算出手段は、前記セル初期配置手段により配置されたスタンダードセルおよびマクロセルを含む複数のブロック間の距離と、前記ブロック間接続情報抽出手段で抽出された複数のブロック間の配線接続本数とに基づいて、前記複数の候補フロアプランそれぞれの評価値を算出することを特徴とする請求項１に記載の半導体レイアウト設計装置。
【請求項３】
前記評価値算出手段にて算出された評価値が最小の候補フロアプランを選択するフロアプラン選択手段と、
前記フロアプラン選択手段にて選択された候補フロアプランを用いて、配置領域内におけるスタンダードセルおよびマクロセルの配置の最適化処理を行う配置最適化手段と、
前記最適化処理を行った後のフロアプランに対して、配線性およびタイミング性能の検証を行う検証手段と、を備えることを特徴とする請求項２に記載の半導体レイアウト設計装置。
【請求項４】
前記評価値算出手段は、
前記複数のブロックそれぞれの代表点を抽出する代表点抽出手段と、
前記複数のブロックそれぞれにおけるスタンダードセルおよびマクロセルの配置密度を検出する配置密度検出手段と、
前記代表点抽出手段で抽出された代表点と前記配置密度検出手段で検出された配置密度とに基づいて、前記評価値の算出に用いるブロック間の距離を算出する距離算出手段と、を有することを特徴とする請求項１乃至３のいずれかに記載の半導体レイアウト設計装置。
【請求項５】
前記配置密度検出手段は、前記複数のブロックそれぞれを複数個に分割して得られる複数のグリッドのそれぞれについて、スタンダードセルおよびマクロセルの配置密度を検出することを特徴とする請求項４に記載の半導体レイアウト設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スタンダードセルおよびマクロセルを用いて半導体回路のレイアウト設計を行う半導体レイアウト設計装置に関する。
【背景技術】
【０００２】
半導体基板上にスタンダードセルやマクロセルを配置したものはフロアプランと呼ばれている。個々の半導体回路に対応するフロアプランは決して一通りではなく、スタンダードセルやマクロセルの配置が異なる複数のフロアプランが考えられる。
【０００３】
このため、フロアプランの作成後に、品質の比較や検証のための評価を行うのが一般的である。
【０００４】
フロアプランに含まれるスタンダードセルやマクロセルは、論理的に関連するもの同士が一つのブロックにまとめられる。このようなブロック単位での評価方法が知られている（特許文献１，２参照）。
【０００５】
特許文献１は、各ブロックの予測面積と配置位置から配線長を算出している。特許文献２は、ブロック間ネットのディレイ予測値を算出して、その予測値とブロック間ネットルールのディレイ特性から、各ブロック間ネットのディレイ予測値を満たす最大配線長を求めている。
【０００６】
しかしながら、ブロックの概略配置は、自動Ｐ＆Ｒツールでセル配置を行った後に決定される実際のブロック配置と異なるため、特許文献１，２の手法では配線長の精度が低い。
【０００７】
実際のブロック配置がブロックの概略配置と一致するよう、自動Ｐ＆Ｒツールのセル配置を制約することも考えられるが、セル配置の最適化が妨げるため、良い結果が得られない。
【０００８】
配置最適化終了段階での評価方法は、概略配線に基づく配線混雑度解析およびタイミング解析の結果を用いるもので、これらの方法は市販されている自動Ｐ＆Ｒツールに実装されている。この評価方法は、精度良くフロアプラン性能を評価することができる。しかしながら、配置最適化終了までは長い時間が掛かる。
【０００９】
これら従来手法では、配置最適化までフロアプランの正確な評価ができず、フロアプランの候補を長期にわたって十分に絞り込めないまま設計をせざるを得ないことから、設計の工数が増大し、多大な設計コストが発生してしまう。
【特許文献１】特開平６−２４４２８０号公報
【特許文献２】特開２００６−１９００６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、フロアプランの評価をなるべく早期に行って、設計に要する工数やコストを削減可能な半導体レイアウト設計装置を提供するものである。
【課題を解決するための手段】
【００１１】
本発明の一態様によれば、ネットリスト、ライブラリ情報、フロアプラン情報およびテクノロジー情報に基づいて、スタンダードセルおよびマクロセルを含む複数のブロック間の配線接続本数を抽出するブロック間接続情報抽出手段と、配置領域内にスタンダードセルおよびマクロセルを初期配置して初期のフロアプランを生成するセル初期配置手段と、初期配置されたスタンダードセルおよびマクロセルを含む複数のブロック間の距離と、前記ブロック間接続情報抽出手段で抽出された複数のブロック間の配線接続本数とに基づいて、フロアプランの評価値を算出する評価値算出手段と、を備えることを特徴とする半導体レイアウト設計装置が提供される。
【発明の効果】
【００１２】
フロアプランの評価をなるべく早期に行うため、設計に要する工数やコストを削減することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照しながら、本願発明の実施形態について説明する。
【００１４】
（第１の実施形態）
図１は本願発明の第１の実施形態に係る半導体レイアウト設計装置の概略構成を示すブロック図である。図１の半導体レイアウト設計装置は、演算処理装置１と、表示装置２と、ネットリスト記憶装置３と、ライブラリ情報記憶装置４と、フロアプラン情報記憶装置５と、テクノロジ情報記憶装置６と、フロアプラン評価結果記憶装置７とを備えている。演算処理装置１と各記憶装置はネットワーク回線８にて接続されており、演算処理装置１はネットワーク回線８を経由して各記憶装置との間で各種データを送受する。なお、ネットワーク回線８ではなく、演算処理装置１の内部バスや外部バスに各記憶装置を接続してもよい。
【００１５】
演算処理装置１は、インタフェース部１１と、ブロック間接続情報抽出部１２と、セル初期配置部１３と、候補フロアプラン生成部１４と、フロアプラン評価値算出部１５と、フロアプラン選択部１６と、配置最適化処理部１７と、検証部１８とを有する。
【００１６】
インタフェース部１１は、ネットリスト記憶装置３に記憶されたネットリストと、ライブラリ情報記憶装置４に記憶されたライブラリ情報と、フロアプラン情報記憶装置５に記憶されたフロアプラン情報と、テクノロジ情報記憶装置６に記憶されたテクノロジ情報とを取り込む処理と、フロアプランの評価結果をフロアプラン評価結果記憶装置７に送出する処理とを行う。
【００１７】
ここで、ネットリストとは、半導体基板上に形成される半導体回路の接続情報を記述したデータである。ライブラリ情報とは、配置領域に配置可能なスタンダードセル、マクロセルおよびゲートなどの回路情報である。フロアプラン情報とは、各フロアプランがどのようなスタンダードセルやマクロセルを配置しているかを示す情報である。テクノロジ情報とは、配置領域に配置される配線幅や信号伝搬遅延時間などの情報である。
【００１８】
ブロック間接続情報抽出部１２は、ブロック同士の配線接続本数を抽出する。ここで、ブロックとは、論理的に関連する複数のスタンダードセルやマクロセルを含む領域であり、配置領域には複数のブロックが配置される。
【００１９】
セル初期配置部１３は、インタフェース部１１に入力されたネットリスト、ライブラリ情報およびフロアプラン情報に基づいて、スタンダードセルやマクロセルの初期配置を行う。候補フロアプラン生成部１４は、ネットリスト、ライブラリ情報、フロアプラン情報およびテクノロジー情報に基づいて、フロアプランの候補となる複数の候補フロアプランを生成する。
【００２０】
フロアプラン評価値算出部１５は、個々の候補フロアプランごとに評価値を算出する。評価値の算出方法は後に詳述する。算出された評価値は、フロアプラン評価結果記憶装置７に記憶される。
【００２１】
フロアプラン選択部１６は、評価値が最小の候補フロアプランを選択する。配置最適化処理部１７は、フロアプラン選択部１６で選択されたフロアプラン中のスタンダードセルやマクロセルの配置を微調整するなどして、セル駆動能力の調整、ゲート段数の改善、バッファセルの挿入などの最適化処理を行って、タイミングの改善を図る。
【００２２】
検証部１８は、配置最適化処理部１７で配置を微調整した後のフロアプランに対して、配線論理とタイミングの検証を行う。
【００２３】
なお、本実施形態では、図１の候補フロアプラン生成部１４、フロアプラン選択部１６、配置最適化処理部１７および検証部１８は必須ではないため、省略してもよい。
【００２４】
図２は図１の半導体レイアウト設計装置の処理手順を示すフローチャートである。まず、インタフェース部１１は、ネットリスト、ライブラリ情報、フロアプラン情報およびテクノロジ情報を取得する（ステップＳ１）。次に、ブロック間接続情報抽出部１２は、スタンダードセルやマクロセルを含むブロック間の配線接続本数を抽出する（ステップＳ２）。
【００２５】
次に、セル初期配置部１３は、ステップＳ１で取得したネットリスト、ライブラリ情報およびフロアプラン情報に基づいて、スタンダードセルとマクロセルの初期配置（セル初期配置）を行う（ステップＳ３）。
【００２６】
次に、フロアプラン評価値算出部１５は、セル初期配置の結果に基づいて算出した、一つ以上の代表座標情報を含むブロックの配置情報を抽出し、抽出した配置情報とステップＳ２で抽出したブロック間の配線接続本数とに基づいて、フロアプランの評価値を算出する（ステップＳ４）。
【００２７】
ブロックの代表座標情報を抽出するには複数の手法が考えられる。例えば、ブロックの中心点を代表点として、その座標を算出する。ステップＳ３のセル初期配置の結果に基づいて、ブロック内に配置される各セルの座標を検出する。ここでは、ブロックの最左端の座標をｘmin、最右端の座標をｘmax、最下端の座標をｙmin、最上端の座標をｙmaxとする。この場合、ブロックの中心点座標Ｃ（ｘ，ｙ）は（１）式で表される。
Ｃ（ｘ，ｙ）＝（（ｘmin＋ｘmax）／２，（ｙmin＋ｙmax）／２）    …（１）
【００２８】
あるいは、ブロック内に配置される各セルの中心点の平均位置を代表点として算出することも考えられる。ステップＳ３のセル初期配置の結果に基づいて、ブロック内のセル数ｎとブロック内の各セルの座標（ｘi，ｙi）を検出すると、ブロック内の各セルの中心点の平均位置Ａ（ｘ，ｙ）は以下の（２）式で表される。
Ａ（ｘ，ｙ）＝（Σｘi／ｎ，Σｙi／ｎ）    …（２）
【００２９】
あるいは、ブロックの重心を代表点として算出することも考えられる。ステップＳ３のセル初期配置の結果に基づいて、ブロック内のセル数ｎとブロック内の各セルの座標（ｘi，ｙi）、各セルの面積をａiとすると、ブロックの重心座標Ｇ（ｘ，ｙ）は以下の（３）式で表される。
Ｇ（ｘ，ｙ）＝（Σ（ｘi×ａi）／Σ（ｙi×ａi）／Σａi）    …（３）
【００３０】
ブロック内の各セルの面積が互いに大きく異なっていて、セル初期配置の結果ではブロック内の密度にばらつきがある場合には、上述したように、ブロックの重心を代表点として算出するのが有効である。
【００３１】
フロアプラン評価値算出部１５は、上述したいずれかの手法により算出した代表点の座標に基づいてブロック間の距離を算出する。
【００３２】
図３はブロック間の距離を算出する手法を説明する図である。図３において、ブロックＡ，Ｂ間の距離は、ブロックＡの代表点とブロックＢの代表点との最短直線距離により計算してもよいし、あるいは後述するように、ブロックＡの代表点とブロックＢの代表点のマンハッタン距離により計算してもよい。
【００３３】
上述した手法により算出されたブロック間の距離と、ステップＳ２で抽出したブロック間の配線接続本数とを用いて、フロアプラン評価値算出部１５は、以下の（４）式に基づいてフロアプランの評価値Ｆを算出する。
Ｆ＝ΣＤij×Ｃij    …（４）
【００３４】
（４）式において、Ｄijはブロックｉ，ｊ間の距離、Ｃijはブロック間の配線接続本数である。（４）式からわかるように、ブロック間の距離が大きくなるほど、またブロック間の配線接続本数が多くなるほど、評価値Ｆは大きくなる。したがって、評価値Ｆが小さいほど、フロアプランの性能はよいことになる。
【００３５】
上記の手順で算出されたフロアプランの評価値は、図１に示したフロアプラン評価結果記憶装置７に記憶される。このフロアプランの評価値は、後述する実施形態で説明する候補フロアプランの選択に用いられる。
【００３６】
このように、第１の実施形態では、スタンダードセルやマクロセルを初期配置した結果に基づいて、ブロック間の距離を算出し、その距離とブロック間の配線接続本数とに基づいてフロアプランの評価値を算出するため、セルの初期配置前にフロアプランの評価値を算出するよりも評価値の精度が高くなり、フロアプランの性能評価を精度よく行うことができる。
【００３７】
（第２の実施形態）
第２の実施形態は、フロアプランの評価値を算出するのに用いられるブロック間の距離を、第１の実施形態よりも精密に算出するものである。すなわち、第２の実施形態は、フロアプラン評価値算出部１５の処理動作が第１の実施形態とは異なっている。以下では、第１の実施形態との相違点を中心に説明する。
【００３８】
図４は第２の実施形態によるフロアプラン評価値算出部１５の処理手順を示すフローチャートである。まず、第１の実施形態と同様の手順でブロックの代表点の座標を算出し（ステップＳ１１）、その処理に並行して、ブロック内のセル配置密度の統計解析を行う（ステップＳ１２）。
【００３９】
ステップＳ１２の処理を行う際には、まずブロックの内部を複数のグリッドに分割して、各グリッドごとにセル配置密度を算出する。
【００４０】
図５（ａ）は配置領域５１を４×４＝１６個のグリッドに分割した例を示す図、図５（ｂ）は図５（ａ）の斜線部で示すグリッド５２の拡大図である。
【００４１】
図５（ｂ）のグリッド５２の内部には、５つのスタンダードセル５０１〜５０５が配置されている。実際には、もう一つのスタンダードセル５０６がグリッド５２の縁に掛かっているが、このスタンダードセル５０６の重心位置（あるいは中心位置）はグリッド５２の外に位置するため、このスタンダードセル５０６はグリッド５２内に配置されているとはみなさない。
【００４２】
グリッド５２内の５つのスタンダードセルの面積をそれぞれ、Ｓcell_501、Ｓcell_502、Ｓcell_503、Ｓcell_504、Ｓcell_505とし、グリッド５２の面積をＳgrid_52とすると、グリッド５２のセル配置密度ρgrid_iは、以下の（５）式で表される。
ρgrid_i＝（Ｓcell_501＋Ｓcell_502＋Ｓcell_503＋Ｓcell_504＋Ｓcell_505）／Ｓgrid_52
…（５）
【００４３】
図４のステップＳ１１，Ｓ１２の処理が終了すると、次に、ブロック間の距離を算出する（ステップＳ１３）。図６はステップＳ１３の処理を説明する図である。図６（ａ）は配置領域を４×４＝１６個のグリッドに分割し、ブロックＡの中心からブロックＢの中心までの直線の距離を算出する例を示している。この直線は、グリッドａ，ｂ，ｃを経由する。この直線上のグリッドａ内の距離をｄa、グリッドｂ内の距離をｄb、グリッドｃ内の距離をｄcとし、グリッドａ，ｂ，ｃの密度をそれぞれρgrid_a、ρgrid_b、ρgrid_cとすると、ブロックＡ，Ｂ間の距離ＤABは、以下の（６）式で表される。
ＤAB＝ρgrid_a×ｄa＋ρgrid_b×ｄb＋ρgrid_c×ｄc    …（６）
【００４４】
（６）式を一般化して表現すると、（７）式のようになる。
Ｄij＝Σρgrid_k×ｄk    …（７）
【００４５】
（７）式において、ρgrid_kは２つのブロックの各代表点同士を結ぶ直線が経由する各グリッドのセル配置密度、ｄkは各グリッド内の直線の長さ、ｋ＝１〜ｎである。ｎは２つのブロックの各代表点同士を結ぶ直線が経由するグリッドの数である。
【００４６】
ステップＳ１３におけるブロック間の距離は、ブロックの中心同士の直線距離に基づいて算出する以外に、ブロック間のマンハッタン距離に基づいて算出してもよい。
【００４７】
図６（ｂ）はブロックＡ，Ｂ間のマンハッタン距離の算出方法を説明する図である。図６（ｂ）において、ブロックＡ，Ｂ間のマンハッタン距離は、ブロックＡ，Ｂの代表点を対角線とする矩形領域の２辺の距離の和である。この場合、図６（ｂ）に示すように、辺ｅ１，ｅ２の和と、辺ｅ３，ｅ４の和の２種類が考えられる。
【００４８】
辺ｅ１は、グリッドａ，ｄを経由するため、グリッドａ，ｄの密度をそれぞれρgrid_a，ρgrid_d、辺ｅ１のグリッドａ内の距離をｅ１a、辺ｅ１のグリッドｄ内の距離をｅ１dとすると、辺ｅ１の距離Ｄe1は以下の（８）式で表される。
Ｄe1＝ρgrid_a×ｅ１a＋ρgrid_d×ｅ１d    …（８）
【００４９】
辺ｅ２は、グリッドｄ，ｃを経由するため、グリッドｄ，ｃの密度をそれぞれρgrid_d，ρgrid_c、辺ｅ２のグリッドｄ内の距離をｅ２d、辺ｅ２のグリッドｃ内の距離をｅ２cとすると、辺ｅ２の距離Ｄe2は以下の（９）式で表される。
Ｄe2＝ρgrid_d×ｅ２d＋ρgrid_c×ｅ２c    …（９）
【００５０】
辺ｅ３，ｅ４の距離についても同様に算出される。辺ｅ１，ｅ２の距離の和と辺ｅ３，ｅ４の距離の和のうち、いずれか大きい方がブロックＡ，Ｂ間のマンハッタン距離として選択される。
【００５１】
このように、ブロック間の距離は、ブロック間の直線距離とブロック間のマンハッタン距離のいずれで算出してもよい。
【００５２】
上述した図４のステップＳ１１は代表点抽出手段に、ステップＳ１２は配置密度検出手段に、ステップＳ１３は距離算出手段にそれぞれ相当する。
【００５３】
次に、フロアプラン評価値算出部１５は、図４のステップＳ１３によりブロック間の距離が算出された後に、上述した（４）式に基づいてフロアプランの評価値を算出する（ステップＳ１４）。
【００５４】
このように、第２の実施形態では、ブロック内のセル配置密度を考慮に入れてブロック間の距離を算出するため、ブロック内のセル密度が高ければ、距離を大きくして評価値に反映させるような補正が可能となり、実際のセル配置状況に即した評価値を算出でき、フロアプランの評価精度を向上できる。
【００５５】
（第３の実施形態）
第３の実施形態は、第１または第２の実施形態で算出したフロアプランの評価値を用いて最適なフロアプランを選択して、半導体回路の設計を行うものである。
【００５６】
図７は第３の実施形態による半導体レイアウト設計装置の処理手順を示すフローチャートである。まず、配置領域にＩ／Ｏを配置する（ステップＳ２１）。このステップＳ２１の処理は、従来と同じであり、図１の演算処理装置１が行う。次に、ブロック間接続情報抽出部１２は、ブロック間の接続情報（より具体的には、配線接続本数）を抽出する（ステップＳ２２）。次に、演算処理装置１は、自動Ｐ＆Ｒツールを実行して、配置領域にスタンダードセルとマクロセルを概略配置する（ステップＳ２３）。概略配置の目的は、配線長が短いブロック相対位置を決定することである。Ｐ＆Ｒツールがブロック相対位置を最適化できるように、マクロセルも固定せずに自動配置する。
【００５７】
次に、演算処理装置１は、ステップＳ２３で概略配置を行ったブロックの相対位置に基づいて、候補フロアプランを作成する（ステップＳ２４）。次に、セル初期配置部１３は、作成した候補フロアプランごとにスタンダードセルやマクロセルの初期配置を行う（ステップＳ２５）。
【００５８】
次に、フロアプラン評価値算出部１５は、第１または第２の実施形態の手法にてフロアプランの評価値を算出する。その後、演算処理装置１は、評価値の最も小さなフロアプランを選択する（ステップＳ２６）。
【００５９】
次に、配置最適化処理部１７は、ステップＳ２６で選択したフロアプランにおけるセル初期配置に対して、セル配置やセル駆動能力の調整、ゲート段数の改善、バッファセルの挿入などの最適化処理を行い、タイミング改善処理を行う（ステップＳ２７）。
【００６０】
次に、検証部１８は、ステップＳ２７の最適化処理を行った後のフロアプランに対して、配線性とタイミング性能を検証する（ステップＳ２８）。
【００６１】
ステップＳ２８の検証を行った結果、特に問題がなければ、最終的なフロアプランが決定される。ステップＳ２７の配置最適化処理は時間がかかるため、本実施形態のように、ステップＳ２７の処理を行う以前に、フロアプランの評価を行っておけば、何度も配置最適化処理を行わなくて済み、設計時間の短縮が図れる。
【００６２】
一方、ステップＳ２８の検証を行った結果、配線性やタイミング性能に問題があることがわかった場合には、ステップＳ２４に戻って、再度候補フロアプランの作成からやり直す。
【００６３】
このように、第３の実施形態では、早い段階で、より具体的には、配置の最適化処理を行う前に、フロアプランの評価を行って最適なフロアプランを選択するため、何度も配置の最適化処理を行わなくて済み、設計工数および設計コストの削減が図れる。
【００６４】
図１の演算処理装置１は、一台のコンピュータで実現してもよいし、複数のコンピュータで構成してもよい。また、演算処理装置１内に含まれる各部１１〜１８は、ハードウェアで実現してもよいし、ソフトウェアで実現してもよい。ソフトウェアで実現する場合、各部１１〜１８の処理動作を行うプログラムをコンピュータに読み込ませてコンピュータに実行させればよい。
【図面の簡単な説明】
【００６５】
【図１】第１の実施形態に係る半導体レイアウト設計装置の概略構成を示すブロック図。
【図２】図１の半導体レイアウト設計装置の処理手順を示すフローチャート。
【図３】ブロック間の距離を算出する手法を説明する図。
【図４】第２の実施形態によるフロアプラン評価値算出部１５の処理手順を示すフローチャート。
【図５】（ａ）は配置領域５１を４×４＝１６個のグリッドに分割した例を示す図、（ｂ）は図５（ａ）の斜線部で示すグリッド５２の拡大図。
【図６】（ａ）はブロックＡの中心からブロックＢの中心までの直線の距離を算出する例を示す図、（ｂ）はブロックＡ，Ｂ間のマンハッタン距離の算出方法を説明する図。
【図７】第３の実施形態による半導体レイアウト設計装置の処理手順を示すフローチャート。
【符号の説明】
【００６６】
１  演算処理装置
２  表示装置
３  ネットリスト記憶装置
４  ライブラリ情報記憶装置
５  フロアプラン情報記憶装置
６  テクノロジ情報記憶装置
７  フロアプラン評価結果記憶装置
１１  インタフェース部
１２  ブロック間接続情報抽出部
１３  セル初期配置部
１４  候補フロアプラン生成部
１５  フロアプラン評価値算出部
１６  フロアプラン選択部
１７  配置最適化処理部
１８  検証部
【図１】
2008129724.tif 000003
【図２】
2008129724.tif 000004
【図３】
2008129724.tif 000005
【図４】
2008129724.tif 000006
【図５】
2008129724.tif 000007
【図６】
2008129724.tif 000008
【図７】
2008129724.tif 000009