(57)【要約】【課題】薬品工程で基板上の除去しにくい微細なスカム，残渣などを除去し表面を改質して深く均質な銅エッチングを可能にし，高品位の印刷回路基板を工程不良を少なく製造する。【解決手段】SAP工程で，銅を含む高導電性膜をPIまたは絶縁基板の表面に被膜し，前記表面にDFRをラミネートする工程前に，前記表面を微細な異物質除去と表面改質を行う第１プラズマ処理段階と；前記段階後レジストパターンが形成され，そのレジストパターン及びレジストパターン間の表面を第１プラズマ処理と同様の処理をする第２プラズマ処理段階と，前記プラズマ処理されたレジストパターン間に，銅めっきを施して回路を形成する第１エッチング段階と；基板上のレジストパターンを除去した後，基板の表面及び銅めっきのスカム除去及び表面改質を行う第３プラズマ処理段階と；前記プラズマ処理された基板を均質にエッチングして電気回路を作製する第２エッチング段階を含む。【選択図】  図2
2008016801.tif 000002
【特許請求の範囲】
【請求項１】
印刷回路基板製造のためのSAP工程において，
銅を含む高導電性膜を，ポリイミドまたは絶縁基板の少なくとも一表面へコーティングあるいはキャスティングして，前記表面にDFRをラミネートする工程前に，
前記表面をプラズマ処理して微細異質物除去と表面改質を経てDFRの密着力を促進する第１プラズマ処理段階と；
前記第１プラズマ処理段階の後，レジストパターンが形成され，該レジストパターン及び該レジストパターンの間の表面を，プラズマ処理してスカム除去と表面改質を行う第２プラズマ処理段階と；
前記プラズマ処理されたレジストパターン間に，銅めっきを施して回路を形成し；
前記基板上に銅のみを残してレジストパターンを除去する第１エッチング段階と；
第１エッチング段階を経て露出した基板の表面及び前記銅めっき面をプラズマ処理して，スカム除去及び表面改質を行う第３プラズマ処理段階と；
前記プラズマ処理された前記基板をエッチングして電気回路を作製する第２エッチング段階を含んで成ることを特徴とする印刷回路基板の製造方法。
【請求項２】
請求項１において；
前記第１，第２，第３プラズマ処理段階で，前記プラズマは，出力容量1〜50kW；周波数1kHz〜2.54GHzの高周波であって，；電圧は，真空プラズマの場合30〜1000V，大気圧プラズマの場合5kV〜20kV；雰囲気ガスは空気，O２，N２，CF４，Ar，H２，NF３の中で選択される１種又は２以上から成り，処理時間は1〜60分，処理温度は30〜100℃において，プラズマ発生器から発生し，処理可能とすることを特徴とする印刷回路基板の製造方法。
【請求項３】
前記第２プラズマ処理段階の後，さらに，前記レジストパターンをエッチングして，前記レジストパターンの幅を小さく，かつ，前記レジストパターン間を広くした後，前記レジストパターン間に銅めっきを施して回路を形成する請求項１又は２記載の印刷回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，印刷回路基板の製造方法，「PSAP方法」に関し，ここで「PSAP方法」とは，プラズマセミアディティブプロセス（PLASMA SEMI-ADDITIVE PROCESS，本明細書において，「PSAP」と称する）方法に関し，より詳しくは，印刷回路基板を製造するにあたりセミアディティブプロセス（SAP；Semi-Additive Process；本明細書において，単に，「SAP」ともいう。)工程を行う際，プラズマを利用して洗浄，エッチング(etching)及び表面改質を行うことにより，微細回路パターン(pattern)とベース(base)基板との密着力を高め，より高品位の印刷回路基板を製造できるようにした印刷回路基板の製造のためのPSAP方法に関する。
【背景技術】
【０００２】
一般的に，印刷回路基板(PCB；本明細書において，単に「PCB」ともいう。)は，集積回路，抵抗器またはスイッチなどの電気部品がマウント(mount)される薄い板として，絶縁体のエポキシ(epoxy)またはポリイミドなどの樹脂で形成した基板上に銅箔(Copper Foil)を被膜した後に，配線として残したい部分に防蝕膜（レジスト；resist)を印刷して，腐食性の蝕刻液に印刷された基板を浸漬して，レジストのない部分を腐食し，その後，レジストを除去することにより，銅箔が所望のパターンで残され，必要部位に部品を実装して製造される基板を言う。
【０００３】
このような印刷回路基板は，各種電子機器，電子通信機器，携帯電話，ノートパソコンなど用途によって多様な形態に製造され，製造方法も多様化している。
【０００４】
例えば，最近では，銅表面をエッチングして回路パターンを形成した既知の方法を脱皮して，銅表面の上にドライフィルムレジスト（DFR；Dry Film Resister，本明細書において，単に，「DFR」ともいう。)をラミネートして，これを印刷・露光・現像し，レジストパターン(Pattern Wall)を形成した後レジストパターンの間に銅めっきを施して回路を形成し，以後DFRで形成したレジストパターンを除去した状態で基板の銅厚さの程度を全体的にエッチングし，銅回路だけを表面に残すようにする方式のSAP工程により製造されている。
【０００５】
この発明の先行技術文献としては，次のものがある。
【特許文献１】特許第２５２５０３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前述のようなSAP工程は，DFRを銅表面にラミネートする際に，表面との密着力を増大させなければ，微細なDFRフィルムを形成した後にレジストパターンの密着力を確保できなくなる。また，ドライフィルム，すなわち，DFRを露光現像してレジストパターンを形成した後にも図１のような残渣が線(line)形態で長く残るようになる現像があり，不良率が高く，レジストパターンの間に銅めっきをする際にもレジストパターンの間に異質物やその他めっきを阻害する作用基またはレジストパターンの材質自体の疎水性などによって，部分的にめっきの密着性が低下するという問題を有している。
【０００７】
本発明は，上述した従来技術の問題点を解決するために開発されたもので，その主な目的は，SAP工程により，印刷回路基板を製造する際に，主要工程を経る前に真空または大気圧プラズマを利用してプラズマ処理を行うことで，基板の表面改質を行い，さらに，工程中発生した異質物であるスカムも完全に除去し，ラミネート作業の際，DFRの密着性を高めてレジストパターンの密着力を大きくし，後の工程である銅めっきの不良を減少して，銅鍍金以後，レジストパターン除去の後，最終工程である銅エッチングの際にも均一でなだらかに銅エッチングが行えるようにして高品位の印刷回路基板を製造可能とした印刷回路基板製造方法，ここでは，「ＰＳＡＰ」方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は前記した技術的課題を解決するために，印刷回路基板製造のためのSAP工程において，銅を含んだ導電性が高い膜でポリイミド（PI；Poly Imide)または絶縁基板の両表面又は一面にコーティング(coating)あるいはキャスティング(casting)して，該表面にDFRをラミネートする前に，該表面をプラズマ処理して微細異質物除去と表面改質を行い，DFRの密着力を向上させる第１プラズマ処理段階と；前記段階の後レジストパターンが形成され，該レジストパターン及び該レジストパターン間の表面をプラズマ処理してスカム除去と表面改質を行う第２プラズマ処理段階と；
必要に応じて，前記レジストパターンをエッチングして，幅を小さくし，前記レジストパターン間を広くした後；
前記プラズマ処理されたレジストパターンの間に銅めっきを実施して回路を形成し；前記第１エッチングを経て基板上に銅だけを残してレジストパターンをとり除いた後，露出した基板の表面及び銅めっき面をプラズマ処理してスカム除去及び表面改質を行う第３プラズマ処理段階と；該プラズマ処理された基板を最終エッチングして電気回路を作製する第２エッチング段階を含んで構成されることを特徴とする（請求項１，３）。
【０００９】
また，前記第１，第２，第３プラズマ処理段階で，プラズマは，出力容量1〜50kW；周波数1kHz〜2.54GHzの高周波；電圧真空プラズマの場合30〜1000V，大気圧プラズマの場合5kV〜20kV；雰囲気ガスは空気，O2，N2，CF4，Ar，H2，NF3の中で選択される１種又は２以上から成り，処理時間は1〜60分，処理温度は30〜100℃の条件でプラズマ発生器から発生し，処理することを可能とする（請求項２）。
【発明の効果】
【００１０】
本発明は，印刷回路基板の製造のためのSAP工程中，必要個所でプラズマ工程を追加するPSAP工程を行うことで，薬品工程で除去しにくい微細なスカム，残渣などを除去して表面を改質し，深くて均質な銅エッチングを可能とし，高品位の印刷回路基板を速かに製造することができ，かつ，工程不良を極力少なくするという効果を奏する。
【発明を実施するための最良の形態】
【００１１】
以下，添付図面を参照して本発明による望ましい実施形態をより詳細に説明する。
【００１２】
図２は本発明によるPSAP方法を示す工程図である。
【００１３】
図２に示すように，本発明による印刷回路基板を製造するためのPSAP工程は，大別して，基板準備段階(S100)，第１プラズマ処理段階(S110)，フォトレジスト(photo resist) 形成段階(S120)，パターン形成段階(S130)，第２プラズマ処理段階(S140)，回路形成段階(S150)，第１エッチング段階(S160)，第３プラズマ処理段階(S170)及び第２エッチング段階(S180)から成る。
【００１４】
前記ベース基板準備段階(S100)は，両面に銅箔を貼着した積層板(double sided Copper Clad Laminated:CCL)(１０)を基板として用いられる。
【００１５】
前記積層板(CCL)(１０)は，PIあるいはポリマー(Polymer)またはその他絶縁材質が板形状に形成された基板(１２)の両表面に銅箔(１４)が積層される形態に設けられる。
【００１６】
このとき，前記基板(１２)は必要によってエポキシ，グラス・ファイバー(glass fiber)を用いても良い。
【００１７】
このようにしてベース基板を準備し，第１プラズマ処理段階(S110)が行われる。
【００１８】
前記第１プラズマ処理段階(S110)は，真空又は大気圧プラズマ発生器により発生させたプラズマを利用して積層板(１０)の両表面に積層された銅箔(１４)表面の洗浄及び表面改質を行う段階である。
【００１９】
このために，前記積層板(１０)は，真空プラズマの場合，多数のスロット(slot)を持つマガジン(magazine rack)に数十個が挟持された後，プラズマ発生器に装入して大量処理が可能であり，このとき使われるプラズマ発生器は，電極配置形態が垂直型や水平型である二つのタイプ（type)があるが，全て適応可能である。
【００２０】
ここで，大気圧プラズマで処理をする場合には，上部または下部にプラズマ発生モジュール(module)が設置されていて，そのモジュールのプラズマ吐出部位面に処理されなければならない表面が一定間隔を置いて搬送され処理される形態であることが好ましい。
【００２１】
特に，前記プラズマ発生器はおおよそ1〜50kW(１回処理PCBの表面積によって異同)のプラズマパワー(plasma power)容量を有し，周波数は1kHz〜2.54GHzの高周波において，電圧は，真空プラズマ使用時，30〜1000V，大気圧プラズマ使用のときには，5kV〜20kVであることが好ましい。雰囲気ガスは，空気，O2，N2，CF4，Ar，H2，NF3などを被処理物の材質によって選択的に用いることが可能であり，処理時間は，スカムm)の量，表面の材質によって異なるが，通常1〜60分が好ましく，処理温度も被処理物の材質によって変わることがあるが30〜100℃の範囲が好適である。
【００２２】
このような範囲に数値限定される理由は，被処理物の材質によって多様な変化が可能であるからであり，実施時，PCBの材質を勘案したときに前記処理範囲内で最大の処理効率を呈することになる。例えば，パワー出力容量が50kWを越すと被処理物表面が損傷されやすく，プラズマの強度を微細に制御しにくくなって本発明に適合しない。1kW以下であると出力容量が極度に小さく，スカム除去効率が大きく減少するので前記範囲内で制御することが好適である。
【００２３】
そして，周波数領域は，1kHz以下である低周波では，数μ以下の微細ホール(hole)やパターンの間などでプラズマ分布を均等にすることが困難で，2.54GHz以上の高周波ではプラズマエネルギーが極度に大きく，制御がし難いことから前記範囲内に限定することが好ましい。印加電圧は，真空では1000V以上ならばラジカル(radical)/イオン(ion)の強い表面スパッタリング(sputtering)による被処理物のエッチングまたは熱化(Heat Dagage)が発生し，30V以下であるとラジカル/イオンの移動速度(Impact)を効率的に高めることができないため，前記範囲が好ましい。大気圧ではプラズマ放電のために大気またはガス(gas)という大きい抵抗体をイオン化させなければならないので瞬間電子衝突エネルギーを格段に高めなければならず，最低数百V以上，特に商業用では5kV以上の電圧が効率的であるが20kVを超すようになるとプラズマエネルギーの制御が難しく，アーク(arc)発生の危険度が大きくなり，安定的なプラズマ維持が困難となるため，前記範囲に限定することが好適である。雰囲気ガスでは表面改質やスカム除去時には酸素，窒素，アルゴン，水素などが好ましく，表面エッチングの際にはCF4，Ar，H2，NF3などが好ましく，凹凸，親水化，疏水化のための表面改質の際には酸素，CF4，Ar，H2などが好適である。
【００２４】
同時に，表面親水化のときには酸素，アルゴン，水素または空気を単独で使用すること，又はアルゴンと水素を混合し，又は，アルゴンと酸素と窒素を混合して用いることが可能である。表面疏水化のときにはCF4を単独あるいはNF3を単独で用い，あるいはこれらを混合して用いることができるが，このように被処理物の処理形態によって，あるいは材質によって，上述したガスを単独あるいは二種以上混合して用いることができる。
【００２５】
そして，このように，第１プラズマ処理段階(S110)を行う理由は，銅箔(１４)の表面エネルギーを高めてラミネートのときフォトレジスト(photo resist)で使われるドライフィルム(dry film)の密着力を極大化させることでレジストパターン製造工程の不良を極小化させるためである。
【００２６】
このような過程を経て積層板(１０)の表面が改質された後，次にフォトレジスト形成段階(S120)に移行する。
【００２７】
フォトレジスト形成段階(S120)は，ドライフィルム(２０)の形態の物をラミネートして形成することが好適である。
【００２８】
フォトレジスト膜としては，DFR(Dry Film Resister)(２０)あるいは，これと同一機能をするインク(ink)やペースト(paste)も適応できる。
【００２９】
このようにしてフォトレジストをラミネートし，パターン形成段階(S130)が行われる。
【００３０】
パターン形成段階(S130)は，所定のマスク(mask)を利用して，貼着したドライフィルム(２０)に特定パターンを印刷して，その特定部分を露光して，露光された部分を現像することによりレジストパターン(３０)を形成する。
【００３１】
このとき，前記レジストパターン(３０)を形成する過程中，露光，現像の際，前記レジストパターン(３０)の間には微細異質物であるスカム(Scum)(３２)が発生する。
【００３２】
このようなスカム(３２)は後続工程で，不良を誘発させることとなるので除去しなければならないが，従来は，単純に湿式洗浄処理のみにより除去していたので完璧に除去することができないか，又，この湿式洗浄処理工程の微細残留物も残る場合があった。
【００３３】
本発明では，前記パターン形成段階(S130)後，前記第１プラズマ処理段階(S110)と類似の条件で，第２プラズマ処理段階(S140)を実施してプラズマのラジカル反応を経て，これらスカム(３２)と残渣を完璧に除去するスカム除去(de-scum)作業を実施する。
【００３４】
この過程で，前記第２プラズマ処理によってスカム除去はもちろんレジストパターン(３０)の間の表面(底面)が親水性に改質されて後工程である銅めっきを欠落なしに容易に平滑に行うことができる。
【００３５】
前記第２プラズマ処理段階(S140)が完了すると，回路形成段階(S150)が行われる。
【００３６】
ここで，回路形成前にレジストパターンをプラズマにもう一度均質するようにエッチングして幅を小さくし，レジストパターンの間を広くすることで続いて行う銅めっきの際に，同一面積内での銅めっきの幅を最大限広くでき，銅パターンの安全性をさらに促進することがより好適である。
【００３７】
回路形成段階(S150)は，第２プラズマ処理段階(S140)を経てスカム除去され親水化されたレジストパターン(３０)の間に，回路を形成するために銅を満たす，一種の銅めっき(４０)過程である。
【００３８】
すなわち，レジストパターン(３０)の間に，めっきされた銅は銅回路自体となり，このような銅回路は設計されたパターンどおり形成され，最終的にエッチング工程を経て完全な回路になる。このとき，前記銅めっき(４０)は無電解鍍金あるいは電解鍍金などの方法により形成されることになる。
【００３９】
銅めっき(４０)を経て回路を形成し，続いて第１エッチング段階(S160)が行われる。
【００４０】
この第１エッチング段階(S160)は薬品またはプラズマを利用して形成されているレジストパターン(３０)，すなわちDFR(２０)あるいは同一材質で成るレジストパターンをとり除く過程である。
【００４１】
すなわち，レジストパターン(３０)を除去し，銅回路部位の基板底の銅部位が現われ，これらを電気回路としての特性を持つようにするには，底の銅部位の厚さ程度を全体的に除去して銅回路部位だけの絶縁性を確保しなければならないので全体的に銅の厚さ程度迄をエッチングしなければならない。
【００４２】
ところが，このときエッチングが均一ではなく，不良となると製品の品質が低下するのは言うまでもなく，PCBの動作特性が低下するのでより均一で正確なエッチングが要求される。
【００４３】
このために，本発明では前記第１エッチング段階(S160)の後，第３プラズマ処理段階(S170)を実施して均一なエッチングを可能にするものである。
【００４４】
前記第３プラズマ処理段階(S170)も上述した第１，第２プラズマ処理段階(S110，S140)と類似の条件とすることが好適である。
【００４５】
前記第３プラズマ処理によって電気回路を構成する銅表面が改質されて各部位が同一な比率でエネルギーが高くなり，親水化され，同一な薬品エッチング過程でも，銅部位(底，パターン)のエッチングがプラズマ処理をしなかった場合より同一エッチング条件で２倍程広がり均質とすることができる。
【００４６】
このようにして第３プラズマ処理段階(S170)を完了し，第２エッチング段階(S180)を通じて最終的にエッチングして，底面の銅の厚さ程度をすべての部位でエッチングして最終的なPCB用電気回路だけが残る。
【００４７】
このように，印刷回路基板の製造のために，本発明は一般的なSAP工程中フォトレジスト形成前，回路形成前，最終エッチング前にプラズマ処理による物理的反応とラジカル反応を経て，前記基板上に存在するスカム，残渣などの異物を完全に除去して表面を改質し，表面エネルギーを高めるPSAP工程を行うことで表面との密着性向上によるレジストパターン不良がなく，銅めっき工程でのより均質な回路を形成することができ，最終回路形成時にエッチングの均質性と効率性を高めることにより製造上の不良率を最小限とすることが可能であることは言うまでもなく１回のエッチング処理厚さを２倍程度大きくすることが可能である。
【図面の簡単な説明】
【００４８】
【図１】従来技術のSAP工程中ドライフィルム露光の際に発生する残渣を示す例示的な写真。
【図２】本発明によるPSAP方法を示す工程図。
【符号の説明】
【００４９】
１０    積層板
１２    基板（絶縁板）
１４    銅箔
２０    ドライフィルムレジスト
３０    レジストパターン
３２    スカム
４０    銅めっき
【図２】
2008016801.tif 000003
【図１】
2008016801.tif 000004