(57)【要約】【課題】コンタクト層の転位が抑制された埋込型半導体レーザを提供すること。【解決手段】埋込型半導体レーザであって、ｎ型ＩｎＰ基板と、前記ｎ型ＩｎＰ基板上の活性層と、前記活性層を挟むように設けられたブロック層と、前記活性層と前記ブロック層とを覆うように設けられたクラッド層と、前記クラッド層上のｐ型ＩｎＧａＡｓコンタクト層と、を備え、前記ｐ型ＩｎＧａＡｓコンタクト層は圧縮歪みを有することを特徴とする埋込型半導体レーザ。【選択図】図１
2008172210.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型ＩｎＰ基板と、
前記ｎ型ＩｎＰ基板上の活性層と、
前記活性層の両側を挟むように設けられたブロック層と、
前記活性層と前記ブロック層とを覆うように設けられたクラッド層と、
前記クラッド層を覆うように設けられたｐ型ＩｎＧａＡｓコンタクト層と、を備え、
前記ｐ型ＩｎＧａＡｓコンタクト層は圧縮歪みを有することを特徴とする埋込型半導体レーザ。
【請求項２】
請求項１に記載の埋込型半導体レーザであって、前記ｐ型ＩｎＧａＡｓコンタクト層は、前記活性層直上から離れた平坦部と、前記活性層直上の傾斜部とを有し、ｐ型ＩｎＧａＡｓコンタクト層の前記平坦部は臨界歪み内の圧縮歪みを有し、ｐ型ＩｎＧａＡｓコンタクト層の前記傾斜部は臨界歪み内の引っ張り歪みを有することを特徴とする埋込型半導体レーザ。
【請求項３】
請求項２に記載の埋込型半導体レーザであって、ｐ型ＩｎＧａＡｓコンタクト層の前記平坦部が、０．３μｍの層厚を有し、平坦部の前記圧縮歪みは０．１％以上０．２％以下であることを特徴とする埋込型半導体レーザ。
【請求項４】
請求項３に記載の埋込型半導体レーザであって、前記ｐ型ＩｎＧａＡｓコンタクト層が、ｐ型ＩｎＡｓ層とｐ型ＧａＡｓ層との超格子構造から構成され、前記ｐ型ＩｎＡｓ層と前記ｐ型ＧａＡｓ層は、前記平坦部において、平均で０．１％以上０．２％以下の圧縮歪みを有することを特徴とする埋込型半導体レーザ。
【請求項５】
ｎ型ＩｎＰ基板上に、活性層を形成する工程と、
前記活性層の両側にブロック層を形成する工程と、
前記活性層と前記ブロック層とを覆うようにクラッド層を形成する工程と、
前記クラッド層を覆うようにｐ型ＩｎＧａＡｓコンタクト層を形成する工程と、を含み、
ｐ型ＩｎＧａＡｓコンタクト層を形成する前記工程が、圧縮歪みを有するｐ型ＩｎＧａＡｓコンタクト層を形成する工程を含むことを特徴とする埋込型半導体レーザを製造する方法。
【請求項６】
請求項５に記載の製造方法であって、ｐ型ＩｎＧａＡｓコンタクト層を形成する前記工程は、前記活性層直上から離れた平坦部と、前記活性層直上の傾斜部とを有し、前記平坦部は臨界歪み内の圧縮歪みを有し、前記傾斜部は臨界歪み内の引っ張り歪みを有するｐ型ＩｎＧａＡｓコンタクト層を形成する工程を含むことを特徴とする製造方法。
【請求項７】
請求項６に記載の製造方法であって、ｐ型ＩｎＧａＡｓコンタクト層を形成する前記工程は、前記平坦部が０．３μｍの膜厚を有し、平坦部の前記圧縮歪みが０．１％以上０．２％以下であるｐ型ＩｎＧａＡｓコンタクト層を形成する工程を含むことを特徴とする製造方法。
【請求項８】
請求項７に記載の製造方法であって、ｐ型ＩｎＧａＡｓコンタクト層を形成する前記工程は、ｐ型ＩｎＡｓ層とｐ型ＧａＡｓ層との超格子構造から構成され、前記ｐ型ＩｎＡｓ層と前記ｐ型ＧａＡｓ層は、前記平坦部において、平均で０．１％以上０．２％以下の圧縮歪みを有するｐ型ＩｎＧａＡｓコンタクト層を形成する工程を含むことを特徴とする製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、埋込型半導体レーザおよびその製造方法に関する。特に、光通信用等に用いられるＩＩＩ−Ｖ族埋込型半導体レーザのｐ型ＩｎＧａＡｓコンタクト層の構造およびその製造方法に関する。
【背景技術】
【０００２】
高容量、高速通信を実現する光伝送装置において、光源として用いられている半導体レーザは、主に、ＩｎＰ系ＩＩＩ−Ｖ族化合物半導体で構成される。半導体レーザの活性層は、低閾電流かつ高効率が求められており、歪み量子井戸構造を採用して、特性の向上が図られている。例えば、非特許文献１では、ウェル層に１．５３％の圧縮歪みを印加することにより低閾電流を実現している。しかしながら、量子井戸層に臨界歪みを超える歪みを加えると、発光層内に転位等の欠陥が発生するため、レーザ特性は著しく低下する。そこで、特許文献１に記載される半導体光素子では、量子井戸層を圧縮歪み層と引っ張り歪み層との積層構造で構成することにより、平均歪みを抑えて臨界歪み以下にして、半導体光素子の性能向上を実現している。
【０００３】
これらの半導体装置は、活性層にその材料物性の限界まで歪みを印加しており、レーザ素子全体の応力の影響を受けやすい構造になっている。また、一般的に、活性層周辺において、広い温度範囲で半導体レーザの漏れ電流を抑制し、高速作動を実現させるため、活性層の両側にｐｎｐ型埋め込み型または高抵抗埋め込み型の電流狭窄構造を形成した後に、ＩｎＰクラッド層で全体を埋め込む、埋め込み型構造が用いられる。この埋め込み層において、活性層へ伸びる転位が発生しないように、歪みを抑制する必要がある。
【０００４】
特許文献２に記載される半導体発光装置では、ｎ−ＩｎＰ化合物半導体基板上に、バッファ層と、第１のクラッド層と、活性層と、第２のクラッド層とキャップ層とを有する積層半導体層が形成される。特許文献２に記載の半導体発光装置では、バッファ層およびキャップ層の少なくとも一方が引っ張り歪みを有する構成とすることにより、閾値電流の低減化などの素子特性の改善を図っている。
【０００５】
一方、コンタクト層を有する半導体レーザ素子は、特許文献３に記載される。特許文献３に記載される半導体レーザ素子は、第１の活性層の歪み量と第２の活性層の歪み量とが異なるように形成することにより、利得ピーク波長を制御している。特許文献３に記載の半導体レーザ素子は、歪み調整膜を設けることにより活性層の歪みを制御している。
特許文献３に記載のＩｎＧａＡｓコンタクト層は、活性層と一緒に成長されるため、平坦な形状を有する。同文献において、活性層への歪みの付与は、ＩｎＧａＡｓコンタクト層上の絶縁膜および電極膜の膜応力を利用しているため、ＩｎＧａＡｓコンタクト層は歪みを有さない。
【０００６】
ｎ型ＩｎＰ基板を用いた、埋込型半導体レーザの構造においては、半導体レーザの低駆動電流化のために、ｐ側金属電極とｐ型ＩｎＰクラッド層との間に、１Ｅ１９ｃｍ−３以上の高キャリア濃度のｐ型ＩｎＧａＡｓコンタクト層を挿入する必要がある。このｎ型ＩｎＰ基板を用いた埋込型半導体レーザの構造において、活性層の両側にｐｎｐ型埋め込み層または高抵抗埋め込み層を選択成長させ、ｐ型ＩｎＰクラッド層で全体を埋め込んだ後に、ｐ型ＩｎＧａＡｓコンタクト層を成長させるため、このコンタクト層は活性層直上では完全に平坦ではなく、傾斜部が残存する。
このｎ型ＩｎＰ基板を用いた埋込型半導体レーザの構造において、ＩｎＧａＡｓコンタクト層を活性層直上のｐ型ＩｎＧａＡｓコンタクト層の傾斜部から５０μｍ以上の十分離れた平坦部で、ＩｎＰに格子整合させた場合、活性層直上の傾斜部におけるｐ型ＩｎＧａＡｓコンタクト層は、ＩｎＰクラッド層に対して引っ張り歪みが印加される。この活性層直上の傾斜部におけるｐ型ＩｎＧａＡｓコンタクト層の引っ張り歪みは、転位等の欠陥の発生を誘発する可能性があり、半導体装置の信頼性への影響が懸念される。
【０００７】
【特許文献１】特開平４−２２１８５号公報
【特許文献２】特開平１１−８７７６４号公報
【特許文献３】特開２００４−９５９７５号公報
【非特許文献１】Ｅｌｅｃｔｒｏｎｉｃｓ  Ｌｅｔｔｅｒｓ，ｖｏｌ．２６，Ｎｏ．７（１９９０）、ｐ．４６５−４６７
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明者らの詳細な検討の結果、ｎ型ＩｎＰ基板を用いた埋込型半導体レーザの構造において、活性層直上の傾斜部から５０μｍ以上の十分離れた平坦部でのｐ型ＩｎＧａＡｓコンタクト層は、ＩｎＰ基板上に格子整合しているが、活性層直上の傾斜部では最大０．３〜０．４％程度の引っ張り歪みが印加されていることが判明した。この原因は、傾斜部におけるＩｎ原子とＧａ原子の取り込み効率が、平坦部におけるそれと異なるためと考えられる。取り込み効率は、ｐ型ＩｎＧａＡｓ層の成長条件に依存して多少変化するものの、傾斜部と平坦部とを同一組成にすることは困難であった。活性層直上の傾斜部におけるｐ型ＩｎＧａＡｓコンタクト層の引っ張り歪みは、転位等の欠陥の発生を誘発し、半導体装置の信頼性に影響を与えることがある。
そこで、本発明は、かかる事情に鑑みてなされたものであり、転位等の欠陥の発生が抑制されて、信頼性の向上した半導体装置を提供するものである。
【課題を解決するための手段】
【０００９】
上記課題を解決する本発明によれば、埋込型半導体レーザであって、ｎ型ＩｎＰ基板と、ｎ型ＩｎＰ基板上の活性層と、活性層を挟むように設けられたブロック層と、活性層と前記ブロック層とを覆うように設けられたクラッド層と、クラッド層を覆うように設けられたｐ型ＩｎＧａＡｓコンタクト層と、を備え、ｐ型ＩｎＧａＡｓコンタクト層は圧縮歪みを有することを特徴とする埋込型半導体レーザが提供される。
コンタクト層に付与する歪みを調整して、コンタクト層全体の引っ張り歪みを低く抑制することにより、転位の発生が抑制されたコンタクト層を得ることができる。
【００１０】
さらに、本発明によれば、埋込型半導体レーザを製造する方法であって、ｎ型ＩｎＰ基板上に、活性層を形成する工程と、上記活性層の両側にブロック層を形成する工程と、上記活性層と上記ブロック層とを覆うようにクラッド層を形成する工程と、上記クラッド層を覆うようにｐ型ＩｎＧａＡｓコンタクト層を形成する工程と、を含み、ｐ型ＩｎＧａＡｓコンタクト層を形成する上記工程が、圧縮歪みを有するｐ型ＩｎＧａＡｓコンタクト層を形成する工程を含むことを特徴とする製造方法が提供される。
【００１１】
また、本発明による埋込型半導体レーザは、上記ｐ型ＩｎＧａＡｓコンタクト層が、上記活性層直上から離れた平坦部と、上記活性層直上の傾斜部とを有し、ｐ型ＩｎＧａＡｓコンタクト層の上記平坦部は臨界歪み内の圧縮歪みを有し、ｐ型ＩｎＧａＡｓコンタクト層の上記傾斜部は臨界歪み内の引っ張り歪みを有する構成とすることができる。
平坦部の組成を圧縮歪み側へ補正して成長させることにより、傾斜部の引っ張り歪みは低減され、転位等の欠陥の発生を防止することができる。
【００１２】
また、本発明による埋込型半導体レーザは、ｐ型ＩｎＧａＡｓコンタクト層の上記平坦部が、０．３μｍの層厚を有し、平坦部の上記圧縮歪みは０．１％以上０．２％以下である構成とすることができる。
電極金属との良好なオーミックコンタクトに必要な、電極金属のアロイ後の拡散長に対して十分な厚さである、０．３μｍ厚のｐ型ＩｎＧａＡｓコンタクト層を用いて、Ｊ．Ｗ．Ｍａｔｔｈｅｗｓ  ａｎｄ  Ａ．Ｅ．Ｂｌａｋｅｓｌｅｅらのモデル（Ｊ．Ｗ．Ｍａｔｔｈｅｗｓ  ａｎｄ  Ａ．Ｅ．Ｂｌａｋｅｓｌｅｅ，Ｊ．Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ  ２７（１９７４）１１８−１２５）に基づいた臨界歪み量の検討を行った結果、平坦部の圧縮歪みを０．１％以上０．２％以下とすることで、平坦部および傾斜部が共に臨界歪みを超えないｐ型ＩｎＧａＡｓコンタクト層を形成することができ、転位等の欠陥の発生を抑制することができる。
ｐ型ＩｎＧａＡｓコンタクト層厚を０．３μｍ以下にすると、ｐ型ＩｎＧａＡｓコンタクト層の圧縮歪み組成の許容範囲はさらに広げることができる。
【００１３】
また、本発明による埋込型半導体レーザは、上記ｐ型ＩｎＧａＡｓコンタクト層が、ｐ型ＩｎＡｓ層とｐ型ＧａＡｓ層との超格子構造から構成され、上記ｐ型ＩｎＡｓ層とｐ型ＧａＡｓ層は、上記平坦部において、平均で０．１％以上０．２％以下の圧縮歪みを有する構成とすることができる。
ｐ型ＩｎＡｓ層およびｐ型ＧａＡｓ層は、ｎ型ＩｎＰ基板に対して、それぞれ、＋３．２％および−３．７％の格子不整を有するが、超格子構造の平坦部における圧縮歪みが平均で、０．１％以上０．２％以下となるように調整することにより、平坦部および傾斜部の両方で、平均歪みが臨界歪みを超えないｐ型ＩｎＡｓ／ＧａＡｓ超格子構造のコンタクト層が得られる。
【発明の効果】
【００１４】
本発明によれば、コンタクト層の転移が抑制された埋込型半導体レーザが実現される。
【発明を実施するための最良の形態】
【００１５】
図面を参照しつつ、本発明の埋込型半導体レーザおよびその製造方法について以下に詳細に説明する。なお。図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００１６】
本発明の一実施形態による埋込型半導体レーザは、ｎ型ＩｎＰ基板と、ｎ型ＩｎＰ基板上の活性層と、活性層を挟むように設けられたブロック層と、活性層と前記ブロック層とを覆うように設けられたクラッド層と、クラッド層上のｐ型ＩｎＧａＡｓコンタクト層とを備える。
ここで、ｎ型ＩｎＰ基板上にｐ型ＩｎＧａＡｓ結晶を成長させる場合、ｐ型ＩｎＧａＡｓコンタクト層の歪み（ε）は、Ｇａ組成（ｘ）によって決定される。この関係を以下に説明する。
【００１７】
光通信素子工学（工学図書（株）ｐ．７５）によると、ＩｎＰ、ＧａＡｓ、ＩｎＡｓ、ＩｎＧａＡｓの格子定数をそれぞれ、ａ（ＩｎＰ）、ａ（ＧａＡｓ）、ａ（ＩｎＡｓ）、ａ（Ｉｎ１−ｘＧａｘＡｓ）とすると、
ａ（ＩｎＰ）＝５．８６８８オングストローム、
ａ（ＧａＡｓ）＝５．６５３３オングストローム、
ａ（ＩｎＡｓ）＝６．０５８４オングストローム、
であり、
ａ（Ｉｎ１−ｘＧａｘＡｓ）＝ｘａ（ＧａＡｓ）＋（１−ｘ）ａ（ＩｎＡｓ）＝６．０５８４−０．４０５１ｘ  ・・・式１
となる。従って、歪み（ε）とＧａ組成（ｘ）との関係は、以下の式２で表される。
ε（％）＝［ａ（Ｉｎ１−ｘＧａｘＡｓ）−ａ（ＩｎＰ）］／ａ（ＩｎＰ）
＝３．２３０６−６．９０２６ｘ  ・・・式２
上記式２に関して、縦軸を歪みε（％）、横軸をＧａ組成ｘとしたグラフを、図５に示す。正の歪みεは圧縮歪みを表し、負の歪みεは引っ張り歪みを表す。例えば、ｐ型ＩｎＧａＡｓコンタクト層が歪みを有さない場合（ε＝０）、即ち、ｎ型ＩｎＰ基板と格子整合している場合のＩｎＧａＡｓコンタクト層の組成は、式２より、Ｉｎ０．５３Ｇａ０．４７Ａｓ（ｘ＝０．４７）である。
本発明において、ＩｎＧａＡｓコンタクト層の組成は、上記式２を用いて決定する。
【００１８】
（第１の実施形態）
図１（ａ）は、本発明の第１の実施形態における埋込型半導体レーザの構造を示す。本実施形態の半導体装置は、ｎ型ＩｎＰ基板１１、発光部となる活性層１７、ｐ型ＩｎＰブロック層１８、ｎ型ＩｎＰブロック層１９、およびｐ型クラッド層２０、ならびにｐ型ＩｎＧａＡｓコンタクト層２１を備える。
ブロック層１８および１９は、活性層１７の両側に設けられる。言い換えると、ブロック層１８および１９の間に活性層１７が存在する。
ｐ型クラッド層２０は、活性層１７およびブロック層１８および１９を覆うように設けられる。
図１（ｂ）は、図１（ａ）の活性層１７近傍を拡大した図面である。
ｎ型ＩｎＰ基板１１上に、ｎ型ＩｎＰクラッド層１２、ｎ型ＩｎＧａＡｓＰガイド層１３、活性層１７、ｐ側ＩｎＧａＡｓＰガイド層１５、およびｐ型ＩｎＰクラッド層１６を含むメサ構造を有する。活性層１７は量子井戸構造を有する。
【００１９】
ｐ型ＩｎＧａＡｓコンタクト層２１は、このｐ型ＩｎＰクラッド層２０を覆うように設けられる。このコンタクト層２１は、活性層の直上の領域において傾斜部を有し、活性層直上から離れた領域において平坦部を有する。図１において傾斜部は、底面がＵ字型の断面を有する構成であるが、このような構成に限定されず、例えば、底面が平坦な凹型の断面を有する構成であってもよい。
【００２０】
活性層直上のｐ型ＩｎＧａＡｓコンタクト層２１（傾斜部）の、ｐ型ＩｎＰクラッド層に対する歪みは、シンクロトロン放射光を光源とするμ−Ｘ線により詳細に評価される。μ−Ｘ線評価は、直径１μｍ程度のビーム系で評価する。図２は、ｐ型ＩｎＧａＡｓコンタクト層２１の、ｐ型ＩｎＰクラッド層に対する歪みを示すグラフである。横軸は、活性層の中心の直上からの距離（μｍ）であり、縦軸は、ｐ型ＩｎＧａＡｓ層の歪み（％）である。図２の点線は、ｐ型ＩｎＧａＡｓ層を平坦部でＩｎＰに格子整合させた場合のものであり、ここで、活性層直上の傾斜部では大きな引っ張り歪みが見られる。一方、実線は、ｐ型ＩｎＧａＡｓ層を平坦部において０．１％の圧縮歪みを付与するように、ＩｎおよびＧａの供給量を補正した場合のコンタクト層の歪みを示す。０．１％の圧縮歪みを有するコンタクト層の組成は、Ｉｎ０．５４６Ｇａ０．４５４Ａｓである。ここでは、活性層直上の傾斜部および平坦部が共に、Ｊ．Ｗ．Ｍａｔｔｈｅｗｓ  ａｎｄ  Ａ．Ｅ．Ｂｌａｋｅｓｌｅｅらのモデルによる臨界歪み以下になっていることが確認される。
【００２１】
次に、図４を参照して、第１の実施形態における埋込型半導体レーザの製造方法を説明する。
本実施形態において、結晶成長は有機金属気相成長法（ＭＯＶＰＥ法）で行い、原料としては、トリメチルインジウム（ＴＭＩｎ）、トリエチルガリウム（ＴＥＧａ）、アルシン（ＡｓＨ３）、ホスフィン（ＰＨ３）、ジシラン（Ｓｉ２Ｈ６）及びジエチルジンク（ＤＥＺｎ）を用いる。
【００２２】
始めに、図４（ａ）に示されるように、ｎ型ＩｎＰ（１００）基板（ｎ＝２Ｅ１８ｃｍ−３）１１上にｎ型ＩｎＰクラッド層（ｎ＝１Ｅ１８ｃｍ−３，厚さ０．５μｍ）１２、ｎ側ＩｎＧａＡｓＰガイド層（厚さ０．０５μｍ）１３、ＰＬ発光波長１．３μｍの量子井戸活性層１４、ｐ側ＩｎＧａＡｓＰガイド層（厚さ０．０５μｍ）１５及びｐ型ＩｎＰクラッド層（ｐ＝１Ｅ１８ｃｍ−３，厚さ１μｍ）１６を、この順で順次成長させる。これらの層１２〜１６は、ＩｎＰに格子整合するのであれば、ＩｎＧａＡｌＡｓ等の他の材
料系を使用しても構わない。
【００２３】
次いで、図４（ｂ）に示されるように、ｐ型ＩｎＰクラッド層１６上にＳｉＯＮｘ膜マスク４１を成膜し、その後フォトレジスト４２を塗布し、公知のＰＲプロセスを用いて、ＳｉＯＮｘ膜マスク４１にメサエッチングパターンを形成する。
【００２４】
次に、図４（ｃ）に示されるように、ＳｉＯＮｘ膜４１をマスクにしてｎ型ＩｎＰ基板１１まで、ドライエッチングまたはウェットエッチングによりメサエッチングする。メサエッチングにより図４（ｃ）で示した量子井戸活性層１４は、発光部となる活性層１７とキャリア再結合層４３に分けられる。この時キャリア再結合層４３となる部分は上記エッチング時に除去した構造を用いてもよい。またｎ型ＩｎＰ基板１１上にＳｉＯＮｘマスクをパターニングし、選択成長技術を用いて活性層を形成してもよい。
【００２５】
次いで、図４（ｄ）に示されるように、再びＰＲプロセスを用いて、活性層１７上のＳｉＯＮｘ膜マスク４１のみをフォトレジスト５１で保護してキャリア再結合層４３上のＳｉＯＮｘ膜マスク４１を除去する。
【００２６】
次に、図４（ｅ）に示されるように、活性層１７上のＳｉＯＮｘ膜４１を選択マスクとして、ｐ型ＩｎＰブロック層（１Ｅ１８ｃｍ−３，厚さ１．０μｍ）１８とｎ型ＩｎＰブロック層（ｎ＝５Ｅ１８ｃｍ−３，厚さ０．５μｍ）１９のブロック層を成長させる。
【００２７】
更に、図４（ｆ）に示されるように、活性層１７上のＳｉＯＮｘマスク４１を除去した後、ｐ型ＩｎＰクラッド層（ｐ＝１Ｅ１８ｃｍ−３，厚さ２．５μｍ）２０で基板全体を埋め込み、その後、ｐ型ＩｎＧａＡｓコンタクト層（ｐ＝１Ｅ１９ｃｍ−３，厚さ０．３μｍ）２１を成長させる。この時、ｐ型ＩｎＧａＡｓコンタクト層２１を、活性層１７直上より５０μｍ以上の十分離れた平坦部で０．１〜０．２％の圧縮歪みで成長させる。ここで、コンタクト層の結晶成長は、Ｇａ原料であるトリメチルガリウム（ＴＥＧａ）とＩｎ原料であるトリメチルインジウム（ＴＭＩｎ）を用いて行われ、これらの流量を調整することにより、コンタクト層に付与される歪みを調整することができる。
０．１〜０．２％の圧縮歪みを有するコンタクト層を形成するために、上記式２を用いて、ＩｎＧａＡｓの組成を、Ｉｎ０．５４６Ｇａ０．４５４Ａｓ〜Ｉｎ０．５６１Ｇａ０．４３９Ａｓとなるようにトリメチルガリウムとトリメチルインジウムの流量を調整する。
【００２８】
成長後、公知の半導体レーザ作製法を用いてｐ側電極及びｎ側電極を形成して半導体装置を得る。図４（ｆ）において、クラッド層２０およびコンタクト層２１の活性層１７直上の領域は、底面がＵ字型の断面を有する構成で形成されているが、このような構成に限定されず、例えば、底面が平坦な凹型の断面を有する構成であってもよい。
【００２９】
（第２の実施形態）
図３を参照して、図１におけるｐ型ＩｎＧａＡｓコンタクト層２１がｐ型ＩｎＡｓ層とｐ型ＧａＡｓ層の超格子構造に置き換えられた埋込型半導体レーザの実施形態を説明する。図３において、ｐ型ＩｎＧａＡｓコンタクト層３１は、ｐ型ＩｎＡｓ層３２とｐ型ＧａＡｓ層３３の超格子構造である。本実施形態は、第１の実施形態と同様に、ｐ型ＩｎＰクラッド層２０まで成長させた後、ｐ型ＩｎＡｓ層３２とｐ型ＧａＡｓ層３３から構成されるＩｎＡｓ／ＧａＡｓ超格子構造３１を成長させる。この時、活性層直上の傾斜部から５０μｍ以上の十分離れた平坦部において、ｐ型ＩｎＡｓ／ＧａＡｓ超格子構造３１が平均で０．１％以上０．２％以下の圧縮歪みを有するように成長させることにより、平坦部および活性層１７直上の傾斜部が共に臨界歪み以下になっていることが確認される。
本実施形態において、活性層１７直上のコンタクト層３１の領域は、底面がＵ字型の断面を有する構成であるが、このような構成に限定されず、例えば、底面が平坦な凹型の断面を有する構成であってもよい。
【００３０】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することができる。
【図面の簡単な説明】
【００３１】
【図１】図１（ａ）は、本発明の第１の実施形態における埋込型半導体レーザの断面図である。図１（ｂ）は、図１（ａ）の活性層１７近傍の拡大図である。
【図２】図１のｐ型ＩｎＧａＡｓ層の歪みの分布を示すグラフである。
【図３】本発明の第２の実施形態における埋込型半導体レーザの断面図である。
【図４】本発明の第１の実施形態における埋込型半導体レーザの製造方法を示す図である。
【図５】ｐ型ＩｎＧａＡｓ層の組成と歪みとの関係を表すグラフである。
【符号の説明】
【００３２】
１１  ｎ型ＩｎＰ基板
１２  ｎ型ＩｎＰクラッド層
１３  ｎ側ＩｎＧａＡｓＰガイド層
１４  量子井戸活性層
１５  ｐ側ＩｎＧａＡｓＰガイド層
１６  ｐ型ＩｎＰクラッド層
１７  活性層
１８  ｐ型ＩｎＰブロック層
１９  ｎ型ＩｎＰブロック層
２０  ｐ型ＩｎＰクラッド層
２１  ｐ型ＩｎＧａＡｓコンタクト層
３１  ｐ型ＩｎＡｓ／ＧａＡｓ超格子構造
３２  ｐ型ＩｎＡｓ層
３３  ｐ型ＧａＡｓ層
４１  ＳｉＯＮｘ膜マスク
４２  フォトレジスト
４３  キャリア再結合層
５１  フォトレジスト
【図１】
2008172210.tif 000003
【図２】
2008172210.tif 000004
【図３】
2008172210.tif 000005
【図４】
2008172210.tif 000006
【図５】
2008172210.tif 000007