(57)【要約】      （修正有）【課題】広い出力電圧範囲において、一定のオフセットを実現する演算増幅回路を提供する。【解決手段】従来の演算増幅回路３０に対し、オフセット一定化回路２００を設ける。オフセット一定化回路は、演算増幅回路の入力段が備えるPMOS差動電流源ＭＰ１のオン、オフを切換える第１のスイッチと、入力段が備えるNMOS差動電流源ＭＮ１のオン、オフを切換える第２のスイッチと、第１、２スイッチを切換えるタイミングを決定する電圧生成部２３と、第１、２スイッチを制御する制御信号を出力する電圧比較器２１を備え、入力電圧に応じPMOS差動電流源ＭＰ１とNMOS差動電流源ＭＮ１の電流を制御する。【選択図】図１
2008311904.tif 000002
【特許請求の範囲】
【請求項１】
第１の定電流源と、第２の定電流源と、第１の差動対と、第２の差動対を備える入力段を備える演算増幅器と、前記演算増幅器に前記演算増幅器のバイアス電圧を供給するバイアス回路と、前記演算増幅回路の入力電圧によって前記入力段を制御するオフセット一定化回路で構成されることを特徴とするオフセット一定化演算増幅回路。
【請求項２】
前記請求項１において、
前記オフセット一定化回路は、演算増幅器の入力段が備える第１の定電流源をオン、オフ切換える第１のスイッチと、前記入力段が備える第２の定電流源をオン、オフ切換える第２のスイッチと、前記第１のスイッチと、前記第２のスイッチを切換える制御信号を切換えるタイミングを決定する電圧生成部と、前記演算増幅器の非反転入力端子の入力電圧と前記電圧生成部の出力電圧から、前記第１のスイッチと、前記第２のスイッチを制御する制御信号を出力する電圧比較器を備える事を特徴とするオフセット一定化演算増幅回路。
【請求項３】
前記請求項１において、前記オフセット一定化回路は、
前記入力段が備える第１の差動対の非反転入力をオン、オフ切換える第１のスイッチと、
前記入力段が備える第１の差動対の反転入力をオン、オフ切換える第２のスイッチと、
前記入力段が備える第２の差動対の非反転入力をオン、オフ切換える第３のスイッチと、
前記入力段が備える第２の差動対の反転入力をオン、オフ切換える第４のスイッチ
を備えており、前記第１のスイッチと、前記第２のスイッチを切換える制御信号を切換えるタイミングを決定する電圧生成部と、前記演算増幅器の非反転入力端子の入力電圧と電圧生成部の出力電圧から、前記第１のスイッチと、前記第２のスイッチと、前記第３のスイッチと、前記第４のスイッチを制御する制御信号を出力する電圧比較器を備える事を、特徴とするオフセット一定化演算増幅回路。
【請求項４】
前記請求項１において、前記オフセット一定化回路は、
前記入力段が備える第１の差動対の反転入力をオン、オフ切換える第１のスイッチと、
前記入力段が備える第１の差動対の非反転入力をオン、オフ切換える第２のスイッチと、
を備えており、前記第１のスイッチと、前記第２のスイッチを切換える制御信号を切換えるタイミングを決定する電圧生成部と、前記演算増幅器の非反転入力端子の入力電圧と電圧生成部の出力電圧から、前記第１のスイッチと、前記第２のスイッチを制御する制御信号を出力する電圧比較器を備えるオフセット一定化回路であることを特徴とするオフセット一定化演算増幅回路。
【請求項５】
前記請求項１において、前記オフセット一定化回路は、
前記入力段が備える第２の差動対の反転入力をオン、オフ切換える第１のスイッチと、
前記入力段が備える第２の差動対の非反転入力をオン、オフ切換える第２のスイッチと、
を備えており、前記第１のスイッチと、前記第２のスイッチを切換える制御信号を切換えるタイミングを決定する電圧生成部と、前記演算増幅器の非反転入力端子の入力電圧と電圧生成部の出力電圧から、前記第１のスイッチと、前記第２のスイッチを制御する制御信号を出力する電圧比較器を備えるオフセット一定化回路であることを特徴とするオフセット一定化演算増幅回路。
【請求項６】
前記請求項３において、
前記第１の定電流源に並列に接続した、第３の定電流源と、
前記第３の定電流源をオン、オフ切換える第５のスイッチと、
前記第２の定電流源に並列に接続した、第４の定電流源と、
前記第４の定電流源をオン、オフ切換える第６のスイッチ
をさらに備えており、前記第１のスイッチと、前記第２のスイッチを切換える制御信号を切換えるタイミングを決定する電圧生成部と、前記演算増幅器の非反転入力端子の入力電圧と電圧生成部の出力電圧から、前記第１のスイッチと、前記第２のスイッチと、前記第３のスイッチと、前記第４のスイッチ、前記第５のスイッチ、前記第６のスイッチを制御する制御信号を出力する電圧比較器を備えるオフセット一定化回路であることを特徴とするオフセット一定化演算増幅回路。
【請求項７】
前記請求項４において、
前記第１の定電流源に並列に接続した、第３の定電流源と、
前記第３の定電流源をオン、オフ切換える第３のスイッチ
をさらに備えており、前記第１のスイッチと、前記第２のスイッチを切換える制御信号を切換えるタイミングを決定する電圧生成部と、前記演算増幅器の非反転入力端子の入力電圧と電圧生成部の出力電圧から、前記第１のスイッチと、前記第２のスイッチと、前記第３のスイッチを制御する制御信号を出力する電圧比較器を備えるオフセット一定化回路であることを特徴とするオフセット一定化演算増幅回路。
【請求項８】
前記請求項５において、
前記第２の定電流源に並列に接続した、第３の定電流源と、
前記第３の定電流源をオン、オフ切換える第３のスイッチと、
をさらに備えており、前記第１のスイッチと、前記第２のスイッチを切換える制御信号を切換えるタイミングを決定する電圧生成部と、前記演算増幅器の非反転入力端子の入力電圧と電圧生成部の出力電圧から、前記第１のスイッチと、前記第２のスイッチと、前記第３のスイッチを制御する制御信号を出力する電圧比較器を備えるオフセット一定化回路であることを特徴とするオフセット一定化演算増幅回路。
【請求項９】
前記請求項６において、前記オフセット一定化回路に、
前記第１の定電流源に並列に接続した第３の定電流源の電流値を、任意に調整することができる第１の電流調整回路と、前記第２の定電流源に並列に接続した第４の定電流源の電流値を、任意に調整することができる第２の電流調整回路とを更に備える事を特徴とするオフセット一定化演算増幅回路。
【請求項１０】
前記請求項７において、前記オフセット一定化回路に、
前記第１の定電流源に並列に接続した第３の定電流源の電流値を、任意に調整することができる電流調整回路を更に備える事を特徴とするオフセット一定化演算増幅回路。
【請求項１１】
前記請求項８において、前記オフセット一定化回路に、
前記第２の定電流源に並列に接続した第３の定電流源の電流値を、任意に調整することができる、電流調整回路を更に備える事を特徴とするオフセット一定化演算増幅回路。
【請求項１２】
前記請求項２、請求項３、請求項４、請求項５において、前記オフセット一定化回路に、
前記電圧生成部の出力電圧を任意に調整する事ができる、電圧調整回路を更に備えた事を特徴とするオフセット一定化演算増幅回路。
【請求項１３】
前記請求項１において、前記オフセット一定化回路に、
前記バイアス回路の出力するバイアス電圧を、任意に調整できるバイアス電圧調整回路を備えた事を特徴とするオフセット一定化演算増幅回路。
【請求項１４】
前記請求項２、請求項４、請求項５に記載のオフセット一定化演算増幅回路であって、前記第１、第２のスイッチの制御信号に、複数のデジタル入力信号からアナログの電圧に変換し出力するD／Aコンバータのデジタル入力信号を用いる事を特徴とするオフセット一定化演算増幅回路の制御方法。
【請求項１５】
前記請求項３に記載のオフセット一定化演算増幅回路であって、前記第１、第２、第３、第４のスイッチの制御信号に、複数のデジタル入力信号からアナログの電圧に変換し出力するD／Aコンバータのデジタル入力信号を用いる事を特徴とするオフセット一定化演算増幅回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算増幅回路において、出力ダイナミックレンジの範囲において、オフセット電圧を一定にさせる演算増幅回路に関するものである。
【背景技術】
【０００２】
近年、液晶パネル、有機ELパネルは、携帯機器、小型モバイル機器、大型パネル機器用途を中心に、低消費電力かつ、広い出力電圧範囲で一定のオフセットを出力できる演算増幅回路が強く要望されている。
【０００３】
従来は、広い出力電圧範囲を実現する為、演算増幅回路が用いられる事が一般的だったが、広い出力範囲でのオフセット一定化は回路構成上、不可能であった。
【特許文献１】特開平８−２０４４６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の演算増幅回路について、図１８を用いて説明する。
【０００５】
演算増幅回路は、入力段、位相補償部、出力段の大きく３つで構成され、前記演算増幅回路にバイアス電圧VBP0、VBP1、VBP2、VBP3、VBP4、VBN0、VBN1、VBN2、VBN3、VBN4を出力するバイアス回路から、バイアス電位を入力する事で、所望の動作を行う。
【０００６】
オフセットに特化した、説明となるが図１０を用いて説明する。
【０００７】
（a）の波形は、入力電圧INPをAVSSにオーバードライブ電圧を加えた電位からAVDDからオーバードライブ引いた電位まで変化させた時の波形である。
【０００８】
その時、入力段のPMOS電流源であるMP1に流れる電流をIdp1、NMOS電流源であるMN1に流れる電流をIdn1とする。
【０００９】
（b）の波形は、入力電圧INPをAVSSにオーバードライブ電圧を加えた電位からAVDDからオーバードライブ引いた電位まで変化させた時のPMOSトランジスタMP1に流れる電流Idp1の電流特性であり、t3期間は、PMOS差動対MP2、MP3のトランジスタがオフしている為、電流は流れない。
【００１０】
（c）の波形は、入力電圧INPをAVSSにオーバードライブ電圧を加えた電位からAVDDからオーバードライブ引いた電位まで変化させた時のNMOSトランジスタMN1に流れる電流Idn1の電流特性であり、t1期間はMN2、MN3のトランジスタがオフしている為、電流は流れない。
【００１１】
（d）の波形は、入力電圧INPをAVSSにオーバードライブ電圧を加えた電位からAVDDからオーバードライブ引いた電位まで変化させた時のIdp1とIdn1の電流特性を足し合わせた電流特性であり、t1期間は、NMOS電流源MN1が停止している為、Idp1とIdn1の電流特性を足し合わせた電流値はIdp1となり、Ｔ２期間は、NMOS電流源MN1、PMOS電流源MP1がいずれも動作しているので、Idp1とIdn1の電流特性を足し合わせた電流値がそのまま電流値となり、t3期間は、PMOS電流源MP1が停止している為、Idp1とIdn1の電流特性を足し合わせた電流値はIdn1となる。
【００１２】
（e）の波形は、入力電圧INPをAVSSにオーバードライブ電圧を加えた電位からAVDDからオーバードライブ引いた電位まで変化させた時のオフセット特性を示している。
【００１３】
理想オペアンプの特性上、Idp1とIdn1を足し合わせた電流値が多いと利得が上がりオフセット値が小さくなる。また、少ないと利得が下がり、オフセット値が大きくなる。
【００１４】
つまり、(d)で説明したIdp1とIdn1の電流特性を足し合わせた電流特性から、オフセット特性は、t1期間、t3期間は、オフセット値が大きくなり、t2期間ではオフセット値が小さくなる。
【００１５】
つまり、入力段の利得が、入力電圧値に応じて変動してしまう結果、オフセット値も入力電圧値に応じて変動してしまい、一定のオフセットを実現できないという課題を要した。
【００１６】
本発明は、前述の従来の課題を解決するもので、従来の演算増幅回路に、オフセット一定化回路を追加する事で、広い出力電圧範囲において、一定のオフセットを実現する演算増幅回路を提供する事を目的とする。
【課題を解決するための手段】
【００１７】
前記請求項１に記載のオフセット一定化演算増幅回路において、オフセット一定化回路が、演算増幅回路の入力段が備える第１の定電流源をオン、オフ切換える第１のスイッチと、前記入力段が備える第２の定電流源をオン、オフ切換える第２のスイッチと、前記第１のスイッチと、前記第２のスイッチを切換える制御信号を切換えるタイミングを決定する電圧生成部と、前記演算増幅回路の非反転入力端子の入力電圧と前記電圧生成部の出力電圧から、前記第１のスイッチと、前記第２のスイッチを制御する制御信号を出力する電圧比較器を備えた構成である。
【００１８】
この入力段の定電流源を制御する構成により、広い入力電圧の範囲でオフセットを一定にする効果が得られる。
【００１９】
前記請求項１に記載のオフセット一定化演算増幅回路において、オフセット一定化回路が、前記入力段が備える第１の差動対の非反転入力をオン、オフ切換える第１のスイッチと、前記入力段が備える第１の差動対の反転入力をオン、オフ切換える第２のスイッチと、前記入力段が備える第２の差動対の非反転入力をオン、オフ切換える第３のスイッチと、前記入力段が備える第２の差動対の反転入力をオン、オフ切換える第４のスイッチを備えており、前記第１のスイッチと、前記第２のスイッチを切換える制御信号を切換えるタイミングを決定する電圧生成部と、前記演算増幅回路の非反転入力端子の入力電圧と電圧生成部の出力電圧から、前記第１のスイッチと、前記第２のスイッチと、前記第３のスイッチと、前記第４のスイッチを制御する制御信号を出力する電圧比較器を備える。
【００２０】
この入力段の差動対を制御する構成により、広い入力電圧の範囲でオフセットを一定にする効果が得られる。
【００２１】
前記請求項１に記載のオフセット一定化演算増幅回路において、オフセット一定化回路が、前記入力段が備える第１の差動対の反転入力をオン、オフ切換える第１のスイッチと、前記入力段が備える第１の差動対の非反転入力をオン、オフ切換える第２のスイッチと、を備えており、前記第１のスイッチと、前記第２のスイッチを切換える制御信号を切換えるタイミングを決定する電圧生成部と、前記演算増幅回路の非反転入力端子の入力電圧と電圧生成部の出力電圧から、前記第１のスイッチと、前記第２のスイッチを制御する制御信号を出力する電圧比較器を備える。
【００２２】
この発明によれば、前記出力電圧生成部の電圧値以上の電圧が、演算増幅回路の非反転入力端子に入力された時のみ、オフセットを一定に保つ効果が得られる。
【００２３】
前記請求項１に記載のオフセット一定化演算増幅回路において、オフセット一定化回路が、前記入力段が備える第２の差動対の反転入力をオン、オフ切換える第1のスイッチと、前記入力段が備える第２の差動対の非反転入力をオン、オフ切換える第２のスイッチと、を備えており、前記第１のスイッチと、前記第２のスイッチを切換える制御信号を切換えるタイミングを決定する電圧生成部と、前記演算増幅回路の非反転入力端子の入力電圧と電圧生成部の出力電圧から、前記第１のスイッチと、前記第２のスイッチを制御する制御信号を出力する電圧比較器を備えた構成である。
【００２４】
この発明によれば、前記出力電圧生成部の電圧値以下の電圧が、演算増幅回路の非反転入力端子に入力された時のみ、オフセットを一定に保つ効果が得られる。
【００２５】
前記請求項３に記載のオフセット一定化演算増幅回路において、オフセット一定化回路が、前記第１の定電流源に並列に接続した、第３の定電流源と、前記第３の定電流源をオン、オフ切換える第５のスイッチと、前記第２の定電流源に並列に接続した、第４の定電流源と、前記第４の定電流源をオン、オフ切換える第６のスイッチをさらに備えており、前記第１のスイッチと、前記第２のスイッチを切換える制御信号を切換えるタイミングを決定する電圧生成部と、前記演算増幅回路の非反転入力端子の入力電圧と電圧生成部の出力電圧から、前記第１のスイッチと、前記第２のスイッチと、前記第３のスイッチと、前記第４のスイッチ、前記第５のスイッチ、前記第６のスイッチを制御する制御信号を出力する電圧比較器を備えた構成である。
【００２６】
この入力段の差動対を制御する構成により、広い入力電圧の範囲でオフセットを一定にし、かつオフセット値を可変する効果が得られる。
【００２７】
前記請求項４に記載のオフセット一定化演算増幅回路において、オフセット一定化回路が、前記請求項４において、前記第１の定電流源に並列に接続した、第３の定電流源と、前記第３の定電流源をオン、オフ切換える第３のスイッチをさらに備えており、前記第１のスイッチと、前記第２のスイッチを切換える制御信号を切換えるタイミングを決定する電圧生成部と、前記演算増幅回路の非反転入力端子の入力電圧と電圧生成部の出力電圧から、前記第１のスイッチと、前記第２のスイッチと、前記第３のスイッチを制御する制御信号を出力する電圧比較器を備えた構成である。
【００２８】
この発明によれば、前記出力電圧生成部の電圧値以上の電圧が、演算増幅回路の非反転入力端子に入力された時のみ、オフセットを一定にし、かつオフセット値を可変する効果が得られる。
【００２９】
前記請求項５に記載のオフセット一定化演算増幅回路において、オフセット一定化回路が、前記第２の定電流源に並列に接続した、第３の定電流源と、前記第３の定電流源をオン、オフ切換える第３のスイッチと、をさらに備えており、前記第１のスイッチと、前記第２のスイッチを切換える制御信号を切換えるタイミングを決定する電圧生成部と、前記演算増幅回路の非反転入力端子の入力電圧と電圧生成部の出力電圧から、前記第１のスイッチと、前記第２のスイッチと、前記第３のスイッチを制御する制御信号を出力する電圧比較器を備えた構成である。
【００３０】
この発明によれば、前記出力電圧生成部の電圧値以下の電圧が、演算増幅回路の非反転入力端子に入力された時のみ、オフセットを一定にし、かつオフセット値を可変する効果が得られる。
【００３１】
前記請求項６に記載のオフセット一定化演算増幅回路において、オフセット一定化回路が、前記第１の定電流源に並列に接続した第３の定電流源の電流値を、任意に調整することができる第１の電流調整回路と、前記第２の定電流源に並列に接続した第４の定電流源の電流値を、任意に調整することができる第２の電流調整回路とを更に備えた構成である。
【００３２】
この入力段の差動対を制御する構成により、広い入力電圧の範囲でオフセットを一定にし、かつオフセット値を任意に可変する効果が得られる。
【００３３】
前記請求項７に記載のオフセット一定化演算増幅回路において、オフセット一定化回路が、前記第１の定電流源に並列に接続した第３の定電流源の電流値を、任意に調整することができる電流調整回路を更に備えた構成である。
【００３４】
この発明によれば、前記出力電圧生成部の電圧値以上の電圧が、演算増幅回路の非反転入力端子に入力された時のみ、オフセットを一定にし、かつオフセット値を任意に可変する効果が得られる。
【００３５】
前記請求項８に記載のオフセット一定化演算増幅回路において、オフセット一定化回路が、前記第２の定電流源に並列に接続した第３の定電流源の電流値を、任意に調整することができる、電流調整回路を更に備えた構成である。
【００３６】
この発明によれば、前記出力電圧生成部の電圧値以下の電圧が、演算増幅回路の非反転入力端子に入力された時のみ、オフセットを一定にし、かつオフセット値を任意に可変する効果が得られる。
【００３７】
前記請求項２、請求項３、請求項４、請求項５において、前記オフセット一定化回路が、前記電圧生成部の出力電圧を任意に調整する事ができる、電圧調整回路を更に備えた構成である。
【００３８】
この発明によれば、前記出力電圧生成部の電圧値を任意に変える事が可能となり、オフセットを一定にする範囲を任意に可変する効果が得られる。
【００３９】
前記請求項１に記載のオフセット一定化演算増幅回路において、オフセット一定化回路が、前記バイアス回路の出力するバイアス電圧を、任意に調整できるバイアス電圧調整回路を備えた構成である。
【００４０】
この発明によれば、バイアス電位を任意に変える事が可能となり、オフセット一定の調整、並びに、オフセット値の調整をした結果、バイアス電位の調整が必要となった時に、任意に可変する効果が得られる。
【００４１】
前記請求項２、請求項４、請求項５に記載のオフセット一定化演算増幅回路において、オフセット一定化回路が、前記第１、第２のスイッチの制御信号に、複数のデジタル入力信号からアナログの電圧に変換し出力するD／Aコンバータのデジタル入力信号を用いる構成である。
【００４２】
この発明によれば、電圧生成部、電圧比較器が不要となり、更に面積縮小化の効果が得られる。
【００４３】
前記請求項３のオフセット一定化演算増幅回路において、オフセット一定化回路が、前記第１、第２、第３、第４のスイッチの制御信号に、複数のデジタル入力信号からアナログの電圧に変換し出力するD／Aコンバータのデジタル入力信号を用いる構成である。
【００４４】
この発明によれば、電圧生成部、電圧比較器が不要となり、更に面積縮小化の効果が得られる。
【発明の効果】
【００４５】
以上のように、本発明は、従来の演算増幅回路に対し、オフセット一定化回路を設けた事により、入力電圧に応じ、PMOS差動電流源、NMOS差動電流源の電流を制御できるので、低消費電力かつ、オフセット一定に大きな効果をもたらす。
【発明を実施するための最良の形態】
【００４６】
（第１の実施形態）
図１に本発明の第１の実施形態のオフセット一定化演算増幅回路の回路図を示す。
【００４７】
図１において、１０はオフセット一定化演算増幅回路である。
【００４８】
オフセット一定化演算増幅回路１０は、オフセット一定化制御回路２００と、従来の演算増幅回路３０で構成される。オフセット一定化制御回路２００は、電圧生成部２３が出力する出力電圧値と、演算増幅回路の入力電圧INPの電圧値を比較し、比較結果を出力する電圧比較回路２１と、電圧比較回路２１の出力電圧の反転信号を作る為のインバータ２２と、電圧比較回路２１の出力Vsw1を制御信号とし、PMOS差動トランジスタのゲート電圧にAVDDの電圧を供給するかオフするかを切り替えるPMOSスイッチMP4と、電圧比較回路２１の出力Vsw1と反転出力Vnsw1を制御信号とし、PMOS差動トランジスタのゲート電圧にバイアス電圧を供給するか、オフ状態にするかを切り替えるスイッチMN5とMP５と、電圧比較回路２１の出力Vsw1を制御信号とし、NMOS差動トランジスタのゲート電圧にAVSSの電圧を供給するかオフするかを切り替えるNMOSスイッチMN4と、電圧比較回路２１の出力Vsw1と反転出力Vnsw1を制御信号とし、NMOS差動トランジスタのゲート電圧にバイアス電圧を供給するか、オフ状態にするかを切り替えるスイッチMN6とMP6で構成される。
【００４９】
演算増幅回路１０は、電圧生成部２３の出力電圧と、演算増幅回路１０の入力電圧INPを比較し、PMOS差動電流源、NMOS差動電流源のオン、オフを切換える機能を有する。
次に、以上のように構成されたオフセット一定化演算増幅回路１０の動作について図１１を用いて説明する。
【００５０】
本説明において、電圧生成部２３の出力電圧はVaと定義し説明する。
【００５１】
電圧比較回路２１は、INPの電圧値がVaより大きくなった時、AVDDを出力し、INPの電圧値がVaより小さくなった時はAVSSを出力する回路を適用したとする。
【００５２】
図１１の(a)の波形は、演算増幅回路３０の入力電圧INPをAVSSにオーバードライブ電圧を加えた電位からAVDDからオーバードライブ引いた電位まで変化させた時の波形である。
【００５３】
(b)に示すように、INPの電圧値がVaより小さい期間では、Vsw1はAVSSとなり、INPの電圧値がVaより大きい期間では、Vsw1はAVDDとなる。
【００５４】
(c)に示すように、INPの電圧値がVaより小さい期間では、Vnsw1はAVDDとなり、INPの電圧値がVaより大きい期間では、Vnsw1はAVSSとなる。
【００５５】
(d)と(e)に示すように、MP1は、INPの電圧値がVaより小さい期間ではオンするので、Idp1の電流は一定の電流を流し、INPの電圧値がVaより大きい期間ではオフするので、Idp1の電流は流れない。
【００５６】
(f)と(g)に示すように、MN1は、INPの電圧値がVaより小さい期間ではオフするので、Idn1の電流は流れない。INPの電圧値がVaより大きい期間ではオンするので、Idn1の電流は一定の電流を流す。
【００５７】
前述で説明したとおり、INPの入力電圧値とVaが一致する点を基準にPMOS定電流源、NMOS定電流源のいずれかのみがオンしている為、(h)に示すように、広い電圧範囲で一定のオフセット特性を得る事ができる。
【００５８】
（第２の実施形態）
図２に本発明の第２の実施形態のオフセット一定化演算増幅回路の回路図を示す。
【００５９】
図２において、１１はオフセット一定化演算増幅回路である。
【００６０】
図１に示した、差動電流源を制御しオフセットを一定に保つ演算増幅回路１０との大きな相違点は、差動対のトランジスタのゲート電圧を制御することによりオフセットを一定に保つことである。
【００６１】
オフセット一定化演算増幅回路１１は、オフセット一定化制御回路２０１と、従来の演算増幅回路３０で構成される。オフセット一定化制御回路２０１は、電圧生成部２３が出力する出力電圧値と、演算増幅回路の入力電圧INPの電圧値を比較し、比較結果を出力する電圧比較回路２１と、電圧比較回路２１の出力電圧の反転信号を作る為のインバータ２２と、電圧比較回路２１の出力Vsw1を制御信号とし、PMOS差動対のトランジスタのゲート電圧INP_PにAVDDの電圧を供給するかオフするかを切り替えるPMOSスイッチMP5と、電圧比較回路２１の出力Vsw1と反転出力Vnsw1を制御信号とし、PMOS差動対のトランジスタのゲート電圧INP_PにINPを供給するか、オフ状態にするかを切り替えるスイッチMN７とMP７と、NMOS差動対のトランジスタのゲート電圧INP_NにAVSSの電圧を供給するかオフするかを切り替えるNMOSスイッチMN5と、電圧比較回路２１の出力Vsw1と反転出力Vnsw1を制御信号とし、PMOS差動対のトランジスタのゲート電圧INP_NにINPを供給するか、オフ状態にするかを切り替えるスイッチMN6とMP6と、PMOS差動対のトランジスタのゲート電圧INN_PにAVDDの電圧を供給するかオフするかを切り替えるPMOSスイッチMP5と、電圧比較回路２１の出力Vsw1と反転出力Vnsw1を制御信号とし、PMOS差動対のトランジスタのゲート電圧INN_Pに差動増幅器３０の出力OUTを供給するか、オフ状態にするかを切り替えるスイッチMN9とMP9と、NMOS差動対のトランジスタのゲート電圧INN_NにAVSSの電圧を供給するかオフするかを切り替えるNMOSスイッチMN4と、電圧比較回路２１の出力Vsw1と反転出力Vnsw1を制御信号とし、NMOS差動対のトランジスタのゲート電圧INN_Nに差動増幅器３０の出力OUTを供給するか、オフ状態にするかを切り替えるスイッチMN8とMP8とで構成される。
【００６２】
次に、以上のように構成されたオフセット一定化演算増幅回路１１の動作について図１２を用いて説明する。
【００６３】
本説明において、電圧生成部２３の出力電圧はVaと定義し説明する。
【００６４】
電圧比較回路２１は、INPの電圧値がVaより大きくなった時、AVDDを出力し、INPの電圧値がVaより小さくなった時はAVSSを出力する回路を適用したとする。
【００６５】
図１２の(a)の波形は、演算増幅回路３０の入力電圧INPをAVSSにオーバードライブ電圧を加えた電位からAVDDからオーバードライブ引いた電位まで変化させた時の波形である。
【００６６】
(b)に示すように、INPの電圧値がVaより小さい期間では、Vsw1はAVSSとなり、INPの電圧値がVaより大きい期間では、Vsw1はAVDDとなる。
【００６７】
(c)に示すように、INPの電圧値がVaより小さい期間では、Vnsw1はAVDDとなり、INPの電圧値がVaより大きい期間では、Vnsw1はAVSSとなる。
【００６８】
(d)と(e)に示すように、差動対MP2、MP3は、INPの電圧値がVaより小さい期間ではオンするので、Idp1の電流は差動対を流れ、INPの電圧値がVaより大きい期間ではオフするので、Idp1の電流は差動対を流れない。
【００６９】
(f)と(g)に示すように、差動対MN2、MN3は、INPの電圧値がVaより小さい期間ではオフするので、Idn1の電流は差動対を流れない。INPの電圧値がVaより大きい期間ではオンするので、Idn1の電流は差動対を流れる。
【００７０】
前述で説明したとおり、INPの入力電圧値とVaが一致する点を基準にPMOS差動対、NMOS差動対のいずれかのみがオンしている為、(h)に示すように、広い電圧範囲で一定のオフセット特性を得る事ができる。
【００７１】
（第３の実施形態）
図３に本発明の第３の実施形態のオフセット一定化演算増幅回路の回路図を示す。
【００７２】
図３において、１２はオフセット一定化演算増幅回路である。
【００７３】
図２に示した、PMOS差動対、NMOS差動対両方の差動電流源を制御しオフセットを一定に保つオフセット一定化演算増幅回路１１との大きな相違点は、NMOSのみの差動対のゲート電圧を制御することで、電圧生成部２３の出力電圧Vaの電圧値を基準にオフセットの値を変えることが出来る。
【００７４】
構成としては、第２の実施形態で説明した構成に対し、INP_Pを制御していたスイッチをすべて削除し、INP_PとINPを接続する。
【００７５】
また、INN_Pを制御していたスイッチをすべて削除し、INN_PとOUTを接続し、INP_NとINPを接続する構成である。
【００７６】
次に、以上のように構成されたオフセット一定化演算増幅回路１２の動作について図１３を用いて説明する。
【００７７】
本説明において、電圧生成部２３の出力電圧はVaと定義し説明する。
【００７８】
電圧比較回路２１は、INPの電圧値がVaより大きくなった時、AVDDを出力し、INPの電圧値がVaより小さくなった時はAVSSを出力する回路を適用したとする。
【００７９】
図１３の(a)の波形は、演算増幅回路３０の入力電圧INPをAVSSにオーバードライブ電圧を加えた電位からAVDDからオーバードライブ引いた電位まで変化させた時の波形である。
【００８０】
(b)に示すように、INPの電圧値がVaより小さい期間では、Vsw1はAVSSとなり、INPの電圧値がVaより大きい期間では、Vsw1はAVDDとなる。
【００８１】
(c)に示すように、INPの電圧値がVaより小さい期間では、Vnsw1はAVDDとなり、INPの電圧値がVaより大きい期間では、Vnsw1はAVSSとなる。
【００８２】
(d)と(e)に示すように、差動対MP2、MP3は、INPの電圧値がVaより小さい期間ではオンするので、Idp1の電流は差動対を流れ、INPの電圧値がVaより大きい期間ではオフするので、Idp1の電流は差動対を流れない。
【００８３】
(f)と(g)に示すように、差動対MN2、MN3は、INPの電圧値がVt1より小さい期間ではトランジスタ特性上、オフするので、Idn1の電流は差動対を流れない。INPの電圧値がVt1より大きい期間ではオンするので、Idn1の電流は差動対を流れる。
【００８４】
(h)に示すように、INPの電圧値がVaより大きい期間で一定のオフセット特性を得る事ができる。
【００８５】
（第４の実施形態）
図４に本発明の第４の実施形態のオフセット一定化演算増幅回路の回路図を示す。
【００８６】
図４において、１３はオフセット一定化演算増幅回路である。
【００８７】
第２の実施形態で説明した演算増幅回路のPMOS差動対の制御をなくし、NMOS差動対のみを制御する回路構成である。
【００８８】
次に、以上のように構成されたオフセット一定化演算増幅回路１３の動作について図１４を用いて説明する。
【００８９】
本説明において、電圧生成部２３の出力電圧はVaと定義し説明する。
【００９０】
電圧比較回路２１は、INPの電圧値がVaより大きくなった時、AVDDを出力し、INPの電圧値がVaより小さくなった時はAVSSを出力する回路を適用したとする。
【００９１】
図１４の(a)の波形は、演算増幅回路３０の入力電圧INPをAVSSにオーバードライブ電圧を加えた電位からAVDDからオーバードライブ引いた電位まで変化させた時の波形である。
【００９２】
(b)に示すように、INPの電圧値がVaより小さい期間では、Vsw1はAVSSとなり、INPの電圧値がVaより大きい期間では、Vsw1はAVDDとなる。
【００９３】
(c)に示すように、INPの電圧値がVaより小さい期間では、Vnsw1はAVDDとなり、INPの電圧値がVaより大きい期間では、Vnsw1はAVSSとなる。
【００９４】
(d)と(e)に示すように、差動対MP2、MP3は、INPの電圧値がVt2より大きい期間ではトランジスタ特性上、オフするので、Idp1の電流は差動対を流れない。INPの電圧値がVt2より小さい期間ではオンするので、Idp1の電流は差動対を流れる。
【００９５】
(f)と(g)に示すように、差動対MN2、MN3は、INPの電圧値がVaより小さい期間ではオフするので、Idn1の電流は差動対を流れない、INPの電圧値がVaより大きい期間ではオンするので、Idn1の電流は差動対を流れる。
【００９６】
(h)に示すように、INPの電圧値がVaより小さい期間で一定のオフセット特性を得る事ができる。
【００９７】
（第５の実施形態）
図５に本発明の第５の実施形態のオフセット一定化演算増幅回路の回路図を示す。
【００９８】
図５において、１４はオフセット一定化演算増幅回路である。
【００９９】
第３の実施形態で説明したオフセット一定化演算増幅回路１２に、以下の機能を追加した。
【０１００】
演算増幅回路２０４は、電圧比較回路２１の出力Vsw1とVnsw1を制御信号とし、Idn1の電流を増やす為に、ドレインをMN1のドレインに接続し、ソースをAVSSに接続したNMOSトランジスタMN1-1と、MN1-1のゲート電圧をVBN0で供給するかオフするかを、切り替えるスイッチMN10,MP10を有した電流調整回路２４を追加。
【０１０１】
次に、以上のように構成されたオフセット一定化演算増幅回路１４の動作について図１５を用いて説明する。
【０１０２】
本説明において、電圧生成部２３の出力電圧はVaと定義し説明する。
【０１０３】
電圧比較回路２１は、INPの電圧値がVaより大きくなった時、AVDDを出力し、INPの電圧値がVaより小さくなった時はAVSSを出力する回路を適用したとする。
【０１０４】
図１５の(a)の波形は、演算増幅回路３０の入力電圧INPをAVSSにオーバードライブ電圧を加えた電位からAVDDからオーバードライブ引いた電位まで変化させた時の波形である。
【０１０５】
(b)に示すように、INPの電圧値がVaより小さい期間では、Vsw1はAVSSとなり、INPの電圧値がVaより大きい期間では、Vsw1はAVDDとなる。
【０１０６】
(c)に示すように、INPの電圧値がVaより小さい期間では、Vnsw1はAVDDとなり、INPの電圧値がVaより大きい期間では、Vnsw1はAVSSとなる。
【０１０７】
(d)と(e)に示すように、差動対MP2、MP3は、INPの電圧値がVaより小さい期間ではオンするので、Idp1の電流は差動対を流れ、INPの電圧値がVaより大きい期間ではオフするので、Idp1の電流は差動対を流れない。
【０１０８】
(f)と(g)に示すように、差動対MN2、MN3は、INPの電圧値がVt1より小さい期間ではトランジスタ特性上、オフするので、Idn1の電流は差動対を流れない。INPの電圧値がVt1より大きい期間ではオンするので、Idn1の電流は差動対を流れる。
【０１０９】
かつ、INPの電圧値がVaより大きい期間ではMN1-1もオンするので、Idn1に、MN1-1に流れる電流Idn1-1が加わった電流が、MN2、MN3の差動対に流れる。
【０１１０】
(h)に示すように、INPの電圧値がVaより大きい期間で一定のオフセット特性を得ることと、オフセット値を小さくする事ができる。
【０１１１】
（第６の実施形態）
図６に本発明の第６の実施形態のオフセット一定化演算増幅回路の回路図を示す。
【０１１２】
図６において、１５はオフセット一定化演算増幅回路である。
【０１１３】
第５の実施形態で説明したオフセット一定化演算増幅回路１４に、以下の機能を追加した。
【０１１４】
電流調整回路２４をn個用意し、n個の電流調整回路をICNT[n:0]という制御信号で任意にセレクトできるセレクタ２６を追加。
【０１１５】
次に、以上のように構成されたオフセット一定化演算増幅回路２０５の動作について図１６を用いて説明する。
【０１１６】
本説明において、電圧生成部２３の出力電圧はVaと定義し説明する。
【０１１７】
電圧比較回路２１は、INPの電圧値がVaより大きくなった時、AVDDを出力し、INPの電圧値がVaより小さくなった時はAVSSを出力する回路を適用したとする。
【０１１８】
図１６の(a)の波形は、演算増幅回路３０の入力電圧INPをAVSSにオーバードライブ電圧を加えた電位からAVDDからオーバードライブ引いた電位まで変化させた時の波形である。
【０１１９】
(b)に示すように、INPの電圧値がVaより小さい期間では、Vsw1はAVSSとなり、INPの電圧値がVaより大きい期間では、Vsw1はAVDDとなる。
【０１２０】
(c)に示すように、INPの電圧値がVaより小さい期間では、Vnsw1はAVDDとなり、INPの電圧値がVaより大きい期間では、Vnsw1はAVSSとなる。
【０１２１】
(d)と(e)に示すように、差動対MP2、MP3は、INPの電圧値がVaより小さい期間ではオンするので、Idp1の電流は差動対を流れ、INPの電圧値がVaより大きい期間ではオフするので、Idp1の電流は差動対を流れない。
【０１２２】
(f)と(g)に示すように、差動対MN2、MN3は、INPの電圧値がVt1より小さい期間ではトランジスタ特性上、オフするので、Idn1の電流は差動対を流れない。INPの電圧値がVt1より大きい期間ではオンするので、Idn1の電流は差動対を流れる。
【０１２３】
かつ、INPの電圧値がVaより大きい期間ではMN1-1もオンするので、Idn1に、電流調整回路に流れるトータル電流Idn1xが加わった電流が、MN2、MN3の差動対に流れる。
【０１２４】
(h)に示すように、INPの電圧値がVaより大きい期間で一定のオフセット特性を得ることと、オフセット値を任意に小さくする事ができる。
【０１２５】
（第７の実施形態）
図７に本発明の第７の実施形態のオフセット一定化演算増幅回路の回路図を示す。
【０１２６】
図７において、１６はオフセット一定化演算増幅回路である。
【０１２７】
第６の実施形態で説明したオフセット一定化演算増幅回路１５に、以下の機能を追加した。
【０１２８】
電圧生成部２３の出力電圧VaをVaCNT[n:0]という制御信号で任意にセレクトできるセレクタ２７を追加。
【０１２９】
次に、以上のように構成されたオフセット一定化演算増幅回路１６の動作について図１７を用いて説明する。
【０１３０】
本説明において、電圧生成部２３の出力電圧はVaと定義し説明する。
【０１３１】
電圧比較回路２１は、INPの電圧値がVaより大きくなった時、AVDDを出力し、INPの電圧値がVaより小さくなった時はAVSSを出力する回路を適用したとする。
【０１３２】
図１７の(a)の波形は、演算増幅回路３０の入力電圧INPをAVSSにオーバードライブ電圧を加えた電位からAVDDからオーバードライブ引いた電位まで変化させた時の波形である。
【０１３３】
(b)に示すように、INPの電圧値がVaより小さい期間では、Vsw1はAVSSとなり、INPの電圧値がVaより大きい期間では、Vsw1はAVDDとなる。
【０１３４】
(c)に示すように、INPの電圧値がVaより小さい期間では、Vnsw1はAVDDとなり、INPの電圧値がVaより大きい期間では、Vnsw1はAVSSとなる。
【０１３５】
(d)と(e)に示すように、差動対MP2、MP3は、INPの電圧値がVaより小さい期間ではオンするので、Idp1の電流は差動対を流れ、INPの電圧値がVaより大きい期間ではオフするので、Idp1の電流は差動対を流れない。
【０１３６】
(f)と(g)に示すように、差動対MN2、MN3は、INPの電圧値がVt1より小さい期間ではトランジスタ特性上、オフするので、Idn1の電流は差動対を流れない。INPの電圧値がVt1より大きい期間ではオンするので、Idn1の電流は差動対を流れる。
【０１３７】
かつ、INPの電圧値がVaより大きい期間ではMN1-1もオンするので、Idn1に、電流調整回路に流れるトータル電流Idn1xが加わった電流が、MN2、MN3の差動対に流れる。
【０１３８】
(h)に示すように、INPの電圧値がVaより大きい期間で一定のオフセット特性を得ることと、オフセット値を任意に小さくする事ができる。
【０１３９】
なお、図１６との相違点は、VaがVaCNT[n:0]で設定した電圧の位置に移動しているところである。
【０１４０】
（第８の実施形態）
図８に本発明の第８の実施形態の回路図を示す。
【０１４１】
図８において、５０はD／Aコンバータである。
【０１４２】
D／Aコンバータ５０は、第５の実施形態の電圧生成部２３と、電圧比較回路２１を削除したオフセット一定化制御回路２０４−１と従来の演算増幅回路３０で構成される、オフセット一定化演算増幅回路１７と、VHとVLの電圧から複数の電圧Vref[n:1]を生成する電圧生成部４１と、複数の電圧Vref[n:1]から１つの電圧を選択し、演算増幅回路３０のINPに供給するセレクタ４２で構成される。
【０１４３】
セレクタ４２はDATA[n:0]の入力信号に従って、アナログ電圧出力を演算増幅回路の入力電圧INPに供給する。また、DATA[n:0]のn本の制御信号の１本を、オフセット一定化制御回路２０４−１のVsw1に接続する事で、電圧生成部２３と、電圧比較回路２１を削除し、低面積化が実現できる。
【０１４４】
（第９の実施形態）
図９に本発明の第９の実施形態の回路図を示す。
【０１４５】
第８の実施形態のD／Aコンバータを例に、以下の機能を追加した。
【０１４６】
演算増幅回路３０のバイアス電位を生成するバイアス回路４０に、バイアス電位を任意に調整する為の制御信号BCNT[n:0]と、BCNT[n:0]の制御信号を受けて、バイアス電位を調整する為の制御信号を出力するレジスタ４３を追加。
【０１４７】
オフセット一定化制御回路２０４−１にて、オフセット調整したことで、演算増幅回路３０のオフセット以外のアナログ特性劣化が生じた際に、BCNT[n:0]の信号を変え、バイアス電位を調整する事で、全ての特性を調整する事が可能となる。
【産業上の利用可能性】
【０１４８】
以上のように、本発明のオフセット一定化演算増幅回路は、低消費電力でオフセットを一定にできるので、表示ドライバをはじめ、入力電圧値に依存せず一定の出力電圧を供給する装置に用いると効果的である。
【図面の簡単な説明】
【０１４９】
【図１】本発明の第１の実施形態におけるオフセット一定化演算増幅回路の回路図
【図２】本発明の第２の実施形態におけるオフセット一定化演算増幅回路の回路図
【図３】本発明の第３の実施形態におけるオフセット一定化演算増幅回路の回路図
【図４】本発明の第４の実施形態におけるオフセット一定化演算増幅回路の回路図
【図５】本発明の第５の実施形態におけるオフセット一定化演算増幅回路の回路図
【図６】本発明の第６の実施形態におけるオフセット一定化演算増幅回路の回路図
【図７】本発明の第７の実施形態におけるオフセット一定化演算増幅回路の回路図
【図８】本発明の第８の実施形態におけるA/Dコンバータの回路図
【図９】本発明の第９の実施形態におけるA/Dコンバータの回路図
【図１０】従来の演算増幅回路のタイミングチャート
【図１１】本発明の第１の実施形態における演算増幅回路のタイミングチャート
【図１２】本発明の第２の実施形態における演算増幅回路のタイミングチャート
【図１３】本発明の第３の実施形態における演算増幅回路のタイミングチャート
【図１４】本発明の第４の実施形態における演算増幅回路のタイミングチャート
【図１５】本発明の第５の実施形態における演算増幅回路のタイミングチャート
【図１６】本発明の第６の実施形態における演算増幅回路のタイミングチャート
【図１７】本発明の第７の実施形態における演算増幅回路のタイミングチャート
【図１８】従来の演算増幅回路の回路図
【符号の説明】
【０１５０】
１０，１１，１２，１３，１４，１５，１６，１７  オフセット一定化演算増幅回路
２１  電圧比較回路
２２  インバータ
２３，４２  電圧生成部
２４  電流調整回路
２６，２７，４２  セレクタ
３０  従来の演算増幅回路
４０  バイアス回路
４３  レジスタ
２００，２０１，２０２，２０３，２０４，２０４−１，２０５，２０６  オフセット一定化回路
【図１】
2008311904.tif 000003
【図２】
2008311904.tif 000004
【図３】
2008311904.tif 000005
【図４】
2008311904.tif 000006
【図５】
2008311904.tif 000007
【図６】
2008311904.tif 000008
【図７】
2008311904.tif 000009
【図８】
2008311904.tif 000010
【図９】
2008311904.tif 000011
【図１０】
2008311904.tif 000012
【図１１】
2008311904.tif 000013
【図１２】
2008311904.tif 000014
【図１３】
2008311904.tif 000015
【図１４】
2008311904.tif 000016
【図１５】
2008311904.tif 000017
【図１６】
2008311904.tif 000018
【図１７】
2008311904.tif 000019
【図１８】
2008311904.tif 000020