(57)【要約】【課題】第１のブロックでの時刻信号の書き込みのために第２のブロックで電力が消費され、また、マイクロコンピュータの構成が複雑であった。【解決手段】電源電圧の印加を常時受けている取得部及び記憶部と、処理部であって当該処理部が処理を実行するときのみ前記電源電圧の印加を受ける前記処理部とを含み、前記取得部は、前記処理部が前記電源電圧の印加を受けていない状態にあり、かつ、外部から、イベントが発生した旨を示すイベント発生信号を受けたとき、当該イベントに関する情報を前記記憶部に書き込む。【選択図】図１
2008243143.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧の印加を常時受けている取得部及び記憶部と、処理部であって当該処理部が処理を実行するときのみ前記電源電圧の印加を受ける前記処理部とを含み、
前記取得部は、前記処理部が前記電源電圧の印加を受けていない状態にあり、かつ、外部から、イベントが発生した旨を示すイベント発生信号を受けたとき、当該イベントに関する情報を前記記憶部に書き込むことを特徴とするマイクロコンピュータ。
【請求項２】
前記取得部は、発振信号を生成する発振回路と、当該発振信号に基づき計数を行うことにより、前記イベントに関する情報として、前記イベントが発生した時刻を取得するクロック回路とを有することを特徴とする請求項１記載のマイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＰＵ及びクロック回路等が搭載されているマイクロコンピュータに関する。
【背景技術】
【０００２】
図２に図示された、消費電力の低減を企図する従来のマイクロコンピュータＭ１０は、第１のブロックＢＫ１０及び第２のブロックＢＫ２０に分かれている。さらに、当該第１のブロックＢＫ１０に設けられている、発振回路ＯＳ１０、及びクロック回路ＣＫ１０には、常時、電源電圧ＶＤＤが印加されており、対照的に、前記第２のブロックＢＫ２０に設けられている処理回路ＣＰ１０には、制御回路ＣＴ１０による制御下でスイッチＳＷ１０の導通状態への切り換えによって、処理回路ＣＰ１０が処理動作を行うときにのみ、前記電源電圧ＶＤＤが印加される。第１のブロックＢＫ１０及び第２のブロックＢＫ２０とも、接地電位ＶＳＳには常時接続されている。上記したような電源電圧ＶＤＤの印加を常時受ける第１のブロックＢＫ１０では、第２のブロックＢＫ２０内の処理回路ＣＰ１０による、クロック回路ＣＫ１０の動作を制御するための制御信号Ｓｃｔでの制御下で、クロック回路ＣＫ１０は、発振回路ＯＳ１０が生成する発振信号Ｓｏｓｃ（例えば、３２．７６８ｋＨｚ）を基に、時刻を表す時刻信号Ｓｔｉｍを生成する。
【０００３】
マイクロコンピュータＭ１０の全体的な動作については、第２のブロックＢＫ２０が前記電源電圧ＶＤＤを印加されていない間に（即ち、スイッチＳＷ１０が遮断状態にあり、また、処理回路ＣＰ１０が処理動作を行っていない間に）マイクロコンピュータＭ１０の外部でイベント（例えば、ユーザによるボタン（図示せず。）の押下、センサ（図示せず。）による温度検出）が発生し、制御回路ＣＴ１０が、当該イベントが発生した旨を示す割込信号Ｓｉｎｔの入力を受けると、当該制御回路ＣＴ１０は、前記スイッチＳＷ１０を、遮断状態から導通状態へ切り換えることにより、第２のブロックＢＫ２０への、即ち、処理回路ＣＰ１０への前記電源電圧ＶＤＤの印加を開始する。これにより、処理回路ＣＰ１０は、第１のブロックＢＫ１０内のクロック回路ＣＫ１０から、時刻信号Ｓｔｉｍを読み出し、当該イベントが発生した時刻として、当該時刻信号Ｓｔｉｍを内部記憶回路又は外部記憶回路（いずれも図示せず。）に書き込む。
【０００４】
前記処理回路ＣＰ１０は、前記時刻信号Ｓｔｉｍの書き込みを完了すると、制御回路ＣＴ１０に当該完了の旨を表す書込完了信号Ｓｆｉｎを出力し、当該制御回路ＣＴ１０は、当該書込完了信号Ｓｆｉｎに応答して、スイッチＳＷ１０を遮断状態に切り換えることにより、第２のブロックＢＫ２０への電源電圧ＶＤＤの印加を停止する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記した従来のマイクロコンピュータＭ１０では、前記時刻信号Ｓｔｉｍの読み出し及び書き込みを、前記第２のブロックＢＫ２０に設けられている処理回路ＣＰ１０が行うことから、第２のブロックＢＫ２０で電源電圧ＶＤＤに基づく電力を消費するという問題があった。
【０００６】
また、当該処理回路ＣＰ１０に電源電圧ＶＤＤの印加の開始及び印加の停止を行うためのスイッチＳＷ１０及び制御回路ＣＴ１０が必要であることから、マイクロコンピュータＭ１０の構成が複雑になるという問題があった。
【課題を解決するための手段】
【０００７】
本発明に係るマイクロコンピュータは、上記した問題を解決すべく、
電源電圧の印加を常時受けている取得部及び記憶部と、処理部であって当該処理部が処理を行うときのみ前記電源電圧の印加を受ける前記処理部とを含み、
前記取得部は、前記処理部が前記電源電圧の印加を受けていない状態にあり、かつ、外部から、イベントが発生した旨を示すイベント発生信号を受けたとき、当該イベントに関する情報を前記記憶部に書き込む。
【０００８】
上記した本発明に係るマイクロコンピュータによれば、前記電源電圧の印加を常時受けている前記取得部が、前記処理部が前記電源電圧の印加を受けていない状態にある間に、外部から前記イベント発生信号を受けたとき、当該イベントに関する情報を、前記電源電圧の印加を常時受けている前記記憶部に書き込むことにより、従来と異なり、当該書き込みを、処理を行うときのみ前記電源電圧の印加を受けるべき前記処理部に前記電源電圧を印加せずに行うことができ、その結果、従来に比して、電力の消費を低減しかつマイクロコンピュータの構成を簡易にすることが可能となる。
【０００９】
上記した本発明に係るマイクロコンピュータでは、
前記取得部は、発振信号を生成する発振回路と、当該発振信号に基づき計数を行うことにより、前記イベントに関する情報として、前記イベントが発生した時刻を取得するクロック回路とを有する。
【発明を実施するための最良の形態】
【００１０】
本発明に係るマイクロコンピュータの実施例について図面を参照して説明する。
【００１１】
《構成》
図１は、本発明に係るマイクロコンピュータの実施例の構成を示す。実施例のマイクロコンピュータＭ１は、図１に示されるように、第１のブロックＢＫ１と第２のブロックＢＫ２とに分かれている。第１のブロックＢＫ１には、電源電圧ＶＤＤが常時印加されており、対照的に、第２のブロックＢＫ２には、電源電圧ＶＤＤが必要時に限り印加される。当該第１のブロックＢＫ１及び第２のブロックＢＫ２には、接地電位ＶＳＳが常時接続されている。
【００１２】
前記第１のブロックＢＫ１には、発振回路ＯＳ１及びクロック回路ＣＫ１（『取得部』に相当。）と、レジスタ回路ＲＧ１（『記憶部』に相当。）とが設けられている。また、前記第２のブロックＢＫ２には、処理回路ＣＰ１（『処理部』に相当。）が設けられている。さらに、第２のブロックＢＫ２の外部には、スイッチＳＷ１が設けられている。
【００１３】
第１のブロックＢＫ１では、発振回路ＯＳ１は、水晶振動子Ｘ１を有し、当該水晶振動子Ｘ１により規定される周波数（例えば、３２．７６８ｋＨｚ）を有する発振信号Ｓｏｓｃを生成する。
【００１４】
クロック回路ＣＫ１は、例えば、カウンタ回路であり、前記発振回路ＯＳ１により生成される前記発振信号Ｓｏｓｃを基に、時刻（例えば、現時刻）を表す時刻信号Ｓｔｉｍを生成する。クロック回路ＣＫ１は、また、当該クロック回路ＣＫ１の動作に関する情報を示す信号Ｓｓｔｓを出力する。
【００１５】
レジスタ回路ＲＧ１は、前記クロック回路ＣＫ１により生成される前記時刻信号（時刻情報）Ｓｔｉｍを一時的に記憶する機能を有する。
【００１６】
第２のブロックＢＫ２では、処理回路ＣＰ１は、スイッチＳＷ１の導通状態への切り換えにより、当該処理回路ＣＰ１が処理（例えば、演算処理）を行うときに限り、電源電圧ＶＤＤの印加を受ける。処理回路ＣＰ１は、また、第１のブロックＢＫ１内のレジスタ回路ＲＧ１及びクロック回路ＣＫ１に、当該レジスタ回路ＲＧ１及びクロック回路ＣＫ１の動作を制御するための制御信号Ｓｃｔ１、Ｓｃｔ２を出力する。
【００１７】
《動作》
実施例のマイクロコンピュータの動作について説明する。
【００１８】
ステップＳ１：第２のブロックＢＫ２内の処理回路ＣＰ１が処理動作を終え、スイッチＳＷ１の導通状態から遮断状態への切り換えにより、当該第２のブロックＢＫ２への電源電圧ＶＤＤの印加が停止される。
【００１９】
ステップＳ２：第２のブロックＢＫ２への電源電圧ＶＤＤの印加が停止された後、第２のブロックＢＫ２に電源電圧ＶＤＤが印加されていない間に、即ち、処理回路ＣＰ１が何らの処理を行わず、スイッチＳＷ１が遮断状態にある間に、当該マイクロコンピュータＭ１の外部でイベント（例えば、ユーザによるボタン（図示せず。）の押下、センサ（図示せず。）による温度検出）が発生すると、第１のブロックＢＫ１は、当該イベントが発生した旨を示すイベント発生信号Ｓｉｖｔの入力を受ける。
【００２０】
ステップＳ３：第１のブロックＢＫ１では、前記イベント発生信号Ｓｉｖｔが入力されると、クロック回路ＣＫ１は、現時刻を示す時刻信号Ｓｔｉｍをレジスタ回路ＲＧ１に書き込む。
【００２１】
ステップＳ４：ステップＳ３での書き込みの後、暫くして、処理回路ＣＰ１が何らかの処理を実行する必要が生じると、第２のブロックＢＫ２では、スイッチＳＷ１の遮断状態から導通状態への切り換えにより、電源電圧ＶＤＤの印加が再開される。更に、処理回路ＣＰ１は、レジスタ回路ＲＧ１から、前記時刻信号Ｓｔｉｍを読み出し、当該時刻信号Ｓｔｉｍにより表される、前記イベントが発生した時刻を、例えば、これから行おうとする上記処理のために用いる。
【００２２】
《効果》
上述したように、実施例のマイクロコンピュータＭ１では、第１のブロックＢＫ１が、処理回路ＣＰ１が電源電圧ＶＤＤの印加を受けていない間に、外部でイベントが発生した旨を表すイベント発生信号Ｓｉｖｔの入力を受けると、クロック回路ＣＫ１が、そのときの時刻を表す時刻信号Ｓｔｉｍをレジスタ回路ＲＧ１に書き込む。これにより、従来のマイクロコンピュータＭ１０と異なり、前記時刻信号Ｓｔｉｍの書き込み動作を、第２のブロックＢＫ２０内の処理回路ＣＰ１０（図２に図示。）が、電源電圧ＶＤＤの印加を受けた上で行う必要が無い。その結果、従来に比して、第２のブロックＢＫ２での消費電力を低減することができ、かつ、従来のような、制御回路ＣＴ１０及びスイッチＳＷ１０の協働による、第２のブロックＢＫ２０への電源電圧ＶＤＤの印加の開始及び印加の中止という煩雑な処理を行う必要が無いことから、マイクロコンピュータＭ１全体としての回路規模及び回路動作を簡易化することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】実施例のマイクロコンピュータの構成を示す図。
【図２】従来のマイクロコンピュータの構成を示す図。
【符号の説明】
【００２４】
Ｍ１…マイクロコンピュータ、ＢＫ１…第１のブロック、ＢＫ２…第２のブロック、ＯＳ１…発振回路、ＣＫ１…クロック回路、ＲＧ１…レジスタ回路。
【図１】
2008243143.tif 000003
【図２】
2008243143.tif 000004