(57)【要約】【課題】工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することのできる表示パネルを実現する。【解決手段】アレイ基板２において、ソースラインＳＬ…のデータ信号供給終端側と交差する修正配線１１を接続パッド１５に接続し、ソースラインＳＬ…のデータ信号供給始端側と交差する修正配線１２を接続パッド１６に接続する。接続基板としてのフレキシブル基板５に修正配線２１を設け、修正配線２１の一端を接続パッド１５に、他端を接続パッド１６に接続する。【選択図】図１
2008197583.tif 000002
【特許請求の範囲】
【請求項１】
走査信号線およびデータ信号線が形成されたアレイ基板を備えたアクティブマトリクス型の表示パネルであって、
上記アレイ基板は、
上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給終端側で交差するように設けられた第１配線と、
上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給始端側で交差するように設けられた第２配線と、
上記第１配線の一端が接続された第１接続パッドと、
上記第２配線の一端が接続された第２接続パッドとを有し、
上記アレイ基板の他に、一端が上記第１接続パッドに接続されているとともに他端が上記第２接続パッドに接続されている第３配線を有する接続基板をさらに備えていることを特徴とする表示パネル。
【請求項２】
上記第１接続パッドおよび上記第２接続パッドは、画素領域よりもデータ信号供給始端側であって、かつ、上記データ信号線を含むデータ信号駆動系統配線の配線領域よりも走査信号供給終端側にある、画素領域外の領域に設けられており、
上記第１配線の最も走査信号供給終端側のデータ信号線と交差する側が、画素領域よりも走査信号供給終端側にある画素領域外の領域を介して上記第１接続パッドに接続されており、
上記第２配線の最も走査信号供給終端側のデータ信号線と交差する側が、上記第２接続パッドに接続されていることを特徴とする請求項１に記載の表示パネル。
【請求項３】
上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、
上記走査信号線駆動回路は、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、
上記データ信号線駆動回路は、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられていることを特徴とする請求項２に記載の表示パネル。
【請求項４】
上記走査信号線駆動回路への駆動信号供給は、上記データ信号線駆動回路への駆動信号供給配線を有する基板から行われることを特徴とする請求項３に記載の表示パネル。
【請求項５】
上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、
上記走査信号線駆動回路および上記データ信号線駆動回路が、それぞれ、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、
上記走査信号線駆動回路は、上記データ信号線駆動回路よりも、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に近いことを特徴とする請求項２に記載の表示パネル。
【請求項６】
上記アレイ基板上に、表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が、上記走査信号線駆動回路と上記データ信号線駆動回路とを併せた１チップの集積回路として、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられていることを特徴とする請求項２に記載の表示パネル。
【請求項７】
上記第１接続パッドおよび上記第２接続パッドは、画素領域よりもデータ信号供給始端側であって、かつ、上記データ信号線を含むデータ信号駆動系統配線の配線領域よりも走査信号供給始端側にある、画素領域外の領域に設けられており、
上記第１配線の最も走査信号供給始端側のデータ信号線と交差する側が、画素領域よりも走査信号供給始端側にある画素領域外の領域を介して上記第１接続パッドに接続されており、
上記第２配線の最も走査信号供給始端側のデータ信号線と交差する側が、上記第２接続パッドに接続されていることを特徴とする請求項１に記載の表示パネル。
【請求項８】
上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、
上記走査信号線駆動回路は、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、
上記データ信号線駆動回路は、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられていることを特徴とする請求項７に記載の表示パネル。
【請求項９】
上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、
上記走査信号線駆動回路および上記データ信号線駆動回路は、それぞれ、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、
上記走査信号線駆動回路は、上記データ信号線駆動回路よりも、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に近いことを特徴とする請求項７に記載の表示パネル。
【請求項１０】
上記アレイ基板上に表示ドライバが設けられており、
上記接続基板は、上記表示ドライバへの駆動信号供給配線を有する基板であることを特徴とする請求項１ないし９のいずれか１項に記載の表示パネル。
【請求項１１】
上記アレイ基板上に表示ドライバが設けられており、
上記接続基板は、上記表示ドライバへの駆動信号供給配線を有する基板とは別に設けられていることを特徴とする請求項１ないし９のいずれか１項に記載の表示パネル。
【請求項１２】
上記アレイ基板に、表示ドライバが設けられた基板が接続されており、
上記接続基板は、上記表示ドライバが設けられた基板であることを特徴とする請求項１、２、７のいずれか１項に記載の表示パネル。
【請求項１３】
上記アレイ基板に、表示ドライバが設けられた基板が接続されており、
上記接続基板は、上記表示ドライバが設けられた基板とは別に設けられていることを特徴とする請求項１、２、７のいずれか１項に記載の表示パネル。
【請求項１４】
２色以上の混色カラー表示を行い、
同一の走査信号線には互いに同色の画素が接続されていることを特徴とする請求項１ないし１３のいずれか１項に記載の表示パネル。
【請求項１５】
請求項１ないし１４のいずれか１項に記載の表示パネルを備えていることを特徴とする表示装置。
【請求項１６】
走査信号線およびデータ信号線が形成されたアレイ基板を備えたアクティブマトリクス型の表示パネルの製造方法であって、
上記アレイ基板に、
上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給終端側で交差する第１配線と、
上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給始端側で交差する第２配線と、
上記第１配線の一端が接続された第１接続パッドと、
上記第２配線の一端が接続された第２接続パッドとを形成し、
上記アレイ基板に、第３配線を有する接続基板を、上記第３配線の一端が上記第１接続パッドに接続されるとともに他端が上記第２接続パッドに接続されるように接続することを特徴とする表示パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルの断線による信号供給支障を修復する修正配線に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示装置では、複数の走査信号線とデータ信号線とが縦横に交差するように表示パネルが構成されている。各データ信号線には複数の画素が接続されるようになっているが、走査信号線を順次走査しながら各データ信号線に表示データに対応したデータ信号を出力することにより、各データ信号線に接続された複数の画素のそれぞれに個別に表示データを供給することができる。
【０００３】
このように、各データ信号線は、それに接続される複数の画素に共有されているために、途中で断線すると、断線箇所から先に接続される画素に表示データを供給することができず、表示不良が発生する。従って、従来、このようなデータ信号線の断線が起っても、表示データが供給されない画素が発生することを回避するために、断線によるデータ信号の供給支障を修復する修正配線を設ける技術が提案されている。
【０００４】
図１３に、特許文献１に記載された、修正配線を有する液晶表示パネルの構成を示す。
【０００５】
図１３の液晶表示パネルでは、複数のゲートライン１２５…の端部にそれぞれゲートパッド１２５ａが設けられており、複数のデータ信号線１２８…の端部にそれぞれデータパッド１２８ａが設けられている。修正配線１２３は基板上を、画素領域の外側で、かつ、ゲートライン１２５と交差しないように引き回されている。このとき、修正配線１２３は、データ信号線１２８のデータパッド１２８ａ側端部であるデータ供給始端部付近と、データ信号線１２８の先端部であるデータ供給終端部付近とのそれぞれに交差している。修正配線１２３の形成時には、修正配線１２３とデータ信号線１２８とは絶縁膜で隔てられており、仮にデータ信号線１２８が点１２６で断線したとすると、当該データ信号線１２８と修正配線１２３とを、それらの２つの交差箇所でレーザ溶着により接続する。これにより、データパッド１２８ａから点１２６を含むデータ信号線１２８への表示データ出力において、点１２６よりもデータ信号線１２８の先端部側に接続される画素には、修正配線１２３を介して表示データが供給されるようになる。
【０００６】
この特許文献１では、修正配線１２３をゲートライン１２５と極力交差させないことにより、ゲートライン１２５と修正配線１２３との間に寄生容量が発生しにくくなるようにし、信号遅延を抑制している。
【特許文献１】米国特許第６０３１２４７号明細書（登録日２０００年２月２９日）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１３の液晶表示パネルでは、修正配線１２３をゲートライン１２５と交差させないようにしているので、工程不良により修正配線１２３とゲートライン１２５との間でリークが起ることを回避することができる。従って、修正配線１２３を、データ信号線１２８のみと接続することが可能になる。
【０００８】
しかしながら、工程不良により修正配線１２３とデータ信号線１２８との間でのリークは発生し得る。液晶表示パネルの製造工程においては、表示パネルの点灯検査が行われる。点灯検査は、図１３のもので言えば、データパッド１２８ａを介してデータ信号線１２８に試験用電圧を印加して表示を行うものである。データパッド１２８ａやその他の外部端子からデータ信号線１２８に直接試験用電圧を印加するので、修正配線１２３とデータ信号線１２８との間でリークが発生していても、点灯検査でこれを検出することができない。
【０００９】
従って、この問題が発生していた場合に、断線が起った他のデータ信号線１２８を修正配線１２３に接続する工程を行うと、複数のデータ信号線１２８間でリークが発生することになり、表示不良が発生する。また修正を行わない場合でも、修正配線１２３との間でリークが発生しているデータ信号線１２８は、正常なデータ信号線１２８よりも駆動電源にとって大きな負荷となるため、正常なデータ信号線１２８よりもデータ信号の遅延が大きくなり、表示不良になる可能性がある。工程不良により修正配線１２３と複数のデータ信号線１２８との間でリークが発生した場合にも、複数のデータ信号線１２８間でリークが発生するが、これらの配線に個別に試験電圧を印加して同時点灯することを確認しない限りリークは検出できない。
【００１０】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することのできる表示パネル、表示装置、および表示パネルの製造方法を実現することにある。
【課題を解決するための手段】
【００１１】
本発明の表示パネルは、上記課題を解決するために、走査信号線およびデータ信号線が形成されたアレイ基板を備えたアクティブマトリクス型の表示パネルであって、上記アレイ基板は、上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給終端側で交差するように設けられた第１配線と、上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給始端側で交差するように設けられた第２配線と、上記第１配線の一端が接続された第１接続パッドと、上記第２配線の一端が接続された第２接続パッドとを有し、上記アレイ基板の他に、一端が上記第１接続パッドに接続されているとともに他端が上記第２接続パッドに接続されている第３配線を有する接続基板をさらに備えていることを特徴としている。
【００１２】
上記の発明によれば、第１配線の一端が第１接続パッドに接続され、第２配線の一端が第２接続パッドに接続されている。そして、接続基板に設けられた第３配線が、第１接続パッドと第２接続パッドとを接続することにより、第１配線、第２配線、および、第３配線が一続きになっている。
【００１３】
従って、一続きになった第１配線、第２配線、および、第３配線を、断線したデータ信号線の修正配線に用いることができる。また、接続基板を第３配線によってアレイ基板に接続する前の状態では、第１接続パッドあるいは第２接続パッドから信号を入力したり、第１接続パッドあるいは第２接続パッドと、アレイ基板に適宜設けた点灯検査用の端子との間の抵抗を測定したりすることにより、第１配線あるいは第２配線とデータ信号線との間のリークを検出することができる。
【００１４】
以上により、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することのできる表示パネルを実現することができるという効果を奏する。
【００１５】
また、第３配線にアンプを挿入することにより、第１配線側へ伝達されるデータ信号を増強させて、断線故障による点灯不良の修正歩留まりを向上させることができるという効果を奏する。
【００１６】
本発明の表示パネルは、上記課題を解決するために、上記第１接続パッドおよび上記第２接続パッドは、画素領域よりもデータ信号供給始端側であって、かつ、上記データ信号線を含むデータ信号駆動系統配線の配線領域よりも走査信号供給終端側にある、画素領域外の領域に設けられており、上記第１配線の最も走査信号供給終端側のデータ信号線と交差する側が、画素領域よりも走査信号供給終端側にある画素領域外の領域を介して上記第１接続パッドに接続されており、上記第２配線の最も走査信号供給終端側のデータ信号線と交差する側が、上記第２接続パッドに接続されていることを特徴としている。
【００１７】
上記の発明によれば、第１配線および第２配線を走査信号線と交差させることなく容易に第１接続パッドおよび第２接続パッドに接続することができるという効果を奏する。
【００１８】
また、接続基板と第１接続パッドおよび第２接続パッドとを、データ信号に関連した回路と干渉することなく容易に接続することができるという効果を奏する。
【００１９】
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、上記走査信号線駆動回路は、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、上記データ信号線駆動回路は、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられていることを特徴としている。
【００２０】
上記の発明によれば、アレイ基板の直交する二辺に、走査信号線駆動回路とデータ信号線駆動回路とが別々に設けられる表示パネルにおいて、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することができるという効果を奏する。
【００２１】
本発明の表示パネルは、上記課題を解決するために、上記走査信号線駆動回路への駆動信号供給は、上記データ信号線駆動回路への駆動信号供給配線を有する基板から行われることを特徴としている。
【００２２】
上記の発明によれば、走査信号線駆動回路への駆動信号供給が、データ信号線駆動回路への駆動信号供給配線を有する基板から行われる表示パネルにおいて、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することができるという効果を奏する。
【００２３】
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、上記走査信号線駆動回路および上記データ信号線駆動回路が、それぞれ、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、上記走査信号線駆動回路は、上記データ信号線駆動回路よりも、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に近いことを特徴としている。
【００２４】
上記の発明によれば、アレイ基板のデータ信号線駆動側の一辺に走査信号線駆動回路およびデータ信号線駆動回路の両方が設けられる表示パネルにおいて、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することができるという効果を奏する。
【００２５】
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板上に、表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が、上記走査信号線駆動回路と上記データ信号線駆動回路とを併せた１チップの集積回路として、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられていることを特徴としている。
【００２６】
上記の発明によれば、アレイ基板のデータ信号線駆動側の一辺に走査信号線駆動回路およびデータ信号線駆動回路の両方が１チップに含まれた集積回路として設けられる表示パネルにおいて、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することができるという効果を奏する。
【００２７】
本発明の表示パネルは、上記課題を解決するために、上記第１接続パッドおよび上記第２接続パッドは、画素領域よりもデータ信号供給始端側であって、かつ、上記データ信号線を含むデータ信号駆動系統配線の配線領域よりも走査信号供給始端側にある、画素領域外の領域に設けられており、上記第１配線の最も走査信号供給始端側のデータ信号線と交差する側が、画素領域よりも走査信号供給始端側にある画素領域外の領域を介して上記第１接続パッドに接続されており、上記第２配線の最も走査信号供給始端側のデータ信号線と交差する側が、上記第２接続パッドに接続されていることを特徴としている。
【００２８】
上記の発明によれば、第１配線および第２配線を走査信号線と交差させることなく容易に第１接続パッドおよび第２接続パッドに接続することができるという効果を奏する。
【００２９】
また、接続基板と第１接続パッドおよび第２接続パッドとを、データ信号に関連した回路と干渉することなく容易に接続することができるという効果を奏する。
【００３０】
さらに、第１配線を走査信号供給終端側の画素領域外の領域に設けないので、走査信号供給終端側のパネル額縁を縮小することができるという効果を奏する。
【００３１】
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、上記走査信号線駆動回路は、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、上記データ信号線駆動回路は、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられていることを特徴としている。
【００３２】
上記の発明によれば、アレイ基板の直交する二辺に、走査信号線駆動回路とデータ信号線駆動回路とが別々に設けられる表示パネルにおいて、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することができるという効果を奏する。
【００３３】
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板上に表示ドライバとして走査信号線駆動回路およびデータ信号線駆動回路が設けられており、上記走査信号線駆動回路および上記データ信号線駆動回路は、それぞれ、画素領域から画素領域のデータ信号供給始端側をデータ信号線に沿って越える向きにある上記アレイ基板の辺に沿って設けられており、上記走査信号線駆動回路は、上記データ信号線駆動回路よりも、画素領域から画素領域の走査信号供給始端側を走査信号線に沿って越える向きにある上記アレイ基板の辺に近いことを特徴としている。
【００３４】
上記の発明によれば、アレイ基板のデータ信号線駆動側の一辺に走査信号線駆動回路およびデータ信号線駆動回路の両方が設けられる表示パネルにおいて、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することができるという効果を奏する。
【００３５】
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板上に表示ドライバが設けられており、上記接続基板は、上記表示ドライバへの駆動信号供給配線を有する基板であることを特徴としている。
【００３６】
上記の発明によれば、表示ドライバへの駆動信号供給配線を有する基板が接続基板を兼ねているので、接続基板をアレイ基板に接続する工程が簡略化されるという効果を奏する。
【００３７】
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板上に表示ドライバが設けられており、上記接続基板は、上記表示ドライバへの駆動信号供給配線を有する基板とは別に設けられていることを特徴としている。
【００３８】
上記の発明によれば、接続基板が表示ドライバへの駆動信号供給配線を有する基板とは別に設けられているので、接続基板の設計の自由度が増すという効果を奏する。
【００３９】
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板に、表示ドライバが設けられた基板が接続されており、上記接続基板は、上記表示ドライバが設けられた基板であることを特徴としている。
【００４０】
上記の発明によれば、表示ドライバが設けられた基板が接続基板を兼ねているので、接続基板をアレイ基板に接続する工程が簡略化されるという効果を奏する。
【００４１】
本発明の表示パネルは、上記課題を解決するために、上記アレイ基板に、表示ドライバが設けられた基板が接続されており、上記接続基板は、上記表示ドライバが設けられた基板とは別に設けられていることを特徴としている。
【００４２】
上記の発明によれば、接続基板が設けられた基板とは別に設けられているので、接続基板の設計の自由度が増すという効果を奏する。
【００４３】
本発明の表示パネルは、上記課題を解決するために、２色以上の混色カラー表示を行い、同一の走査信号線には互いに同色の画素が接続されていることを特徴としている。
【００４４】
上記の発明によれば、修正配線とデータ信号線との交差部の数が、同一のデータ信号線に互いに同色の画素が接続される場合よりも少なくなる。従って、駆動電源にとって、修復配線を充電するときの負荷が小さく抑えられる。これにより、修復後配線にデータ信号を供給した場合のデータ信号遅延と、正常なデータ信号線でのデータ信号遅延との差が小さくなる。この結果、データ信号線の断線修正が、画素の正常点灯をより確実に行えるものとなるという効果を奏する。
【００４５】
本発明の表示装置は、上記課題を解決するために、上記表示パネルを備えていることを特徴としている。
【００４６】
上記の発明によれば、工程不良による修正配線とデータ信号線との間でリークが発生した表示パネルが確実に除外された表示装置を実現することができるという効果を奏する。
【００４７】
本発明の表示パネルの製造方法は、上記課題を解決するために、走査信号線およびデータ信号線が形成されたアレイ基板を備えたアクティブマトリクス型の表示パネルの製造方法であって、上記アレイ基板に、上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給終端側で交差する第１配線と、上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給始端側で交差する第２配線と、上記第１配線の一端が接続された第１接続パッドと、上記第２配線の一端が接続された第２接続パッドとを形成し、上記アレイ基板に、第３配線を有する接続基板を、上記第３配線の一端が上記第１接続パッドに接続されるとともに他端が上記第２接続パッドに接続されるように接続することを特徴としている。
【００４８】
上記の発明によれば、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することのできる表示パネルの製造方法を実現することができるという効果を奏する。
【発明の効果】
【００４９】
本発明の表示パネルは、以上のように、走査信号線およびデータ信号線が形成されたアレイ基板を備えたアクティブマトリクス型の表示パネルであって、上記アレイ基板は、上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給終端側で交差するように設けられた第１配線と、上記走査信号線とは交差せず、上記データ信号線とは画素領域よりもデータ信号供給始端側で交差するように設けられた第２配線と、上記第１配線の一端が接続された第１接続パッドと、上記第２配線の一端が接続された第２接続パッドとを有し、上記アレイ基板の他に、一端が上記第１接続パッドに接続されているとともに他端が上記第２接続パッドに接続されている第３配線を有する接続基板をさらに備えている。
【００５０】
以上により、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することのできる表示パネルを実現することができるという効果を奏する。
【発明を実施するための最良の形態】
【００５１】
〔実施の形態１〕
本発明の一実施形態について図１ないし図６に基づいて説明すると以下の通りである。
【００５２】
図１に、本実施形態のアクティブマトリクス型の液晶表示装置（表示装置）に備えられる表示パネル１の構成を示す。
【００５３】
表示パネル１は、アレイ基板２、対向基板３、フレキシブルプリント基板４、および、フレキシブルプリント基板（接続基板）５を備えている。
【００５４】
アレイ基板２は、画素選択用の複数の素子（例えばＴＦＴ）がアレイ配置された基板であり、ガラス基板上に、複数のゲートライン（走査信号線）ＧＬ…、複数のソースライン（データ信号線）ＳＬ…、修正配線（第１配線）１１、修正配線（第２配線）１２、および、接続パッド１５・１６が形成されるとともに、複数のゲートドライバ（走査信号線駆動回路）ＧＤ…および複数のソースドライバ（データ信号線駆動回路）ＳＤ…が実装されたものである。各ゲートドライバＧＤおよび各ソースドライバＳＤは、一つのＩＣから構成されている。ゲートラインＧＬ…とソースラインＳＬ…とは互いに直交するように配置されており、隣接する２つのゲートラインＧＬ・ＧＬと、隣接する２つのソースラインＳＬ・ＳＬとで囲まれる領域が１つの画素ＰＩＸに相当する。複数の画素ＰＩＸがマトリクス状に配置された領域は画素領域Ｒを形成しており、表示領域のみならず、表示領域の外側に非表示領域を有する場合には非表示領域までも含む。各ゲートラインＧＬの一端はゲートドライバＧＤの走査信号出力パッドＰＧに接続されており、各ソースラインＳＬの一端はソースドライバＳＤのデータ信号出力パッドＰＳに接続されている。
【００５５】
表示ドライバであるゲートドライバＧＤ…およびソースドライバＳＤ…は、画素領域Ｒよりも外側の基板周縁部に実装されている。ここでは、アレイ基板２の互いに直交する２辺の一方の辺ｘ１（ソースラインＳＬに平行）に沿ってゲートドライバＧＤ…のそれぞれが並ぶように、また、他方の辺ｙ１（ゲートラインＧＬに平行）に沿ってソースドライバＳＤ…のそれぞれが並ぶように配置されている。各ゲートドライバＧＤはゲートラインＧＬ…のうちの所定のものに走査信号を供給し、各ソースドライバＳＤはソースラインＳＬ…のうちの所定のものにデータ信号を供給するように、表示駆動を分担している。なお、ゲートドライバＧＤおよびソースドライバＳＤは全体が一つのＩＣから構成されていても構わない。
【００５６】
これにより、辺ｘ１は、画素領域Ｒから画素領域Ｒの走査信号供給始端側をゲートラインＧＬ…に沿って越える向きにあるアレイ基板２の辺となり、辺ｙ１は、画素領域Ｒから画素領域Ｒのデータ信号供給始端側をソースラインＳＬ…に沿って越える向きにあるアレイ基板２の辺となる。また、画素領域Ｒから画素領域Ｒの走査信号供給終端側をゲートラインＧＬ…に沿って越える向きにあるアレイ基板２の辺を辺ｘ２、画素領域Ｒから画素領域Ｒのデータ信号供給終端側をソースラインＳＬ…に沿って越える向きにあるアレイ基板２の辺を辺ｙ２とする。
【００５７】
接続パッド１５・１６は、アレイ基板２上において、画素領域Ｒよりもデータ信号供給始端側であって、かつ、ソースラインＳＬ…を含むデータ信号駆動系統配線の配線領域よりも走査信号供給終端側にある、画素領域外の領域に設けられており、ここでは特に上記辺ｙ１の近傍に設けられている。データ信号駆動系統配線としては、上記ソースラインＳＬ…の他に、ソースドライバＳＤ…自体や、後述するフレキシブルプリント基板５からアレイ基板２へ接続される駆動信号供給用配線などの、データ信号に関連する配線が含まれる。接続パッド１５・１６は、辺ｙ１に沿って、接続パッド１５が接続パッド１６よりも辺ｘ２側になるように並んでいる。また、この領域は、ソースドライバＳＤ…よりも、ゲートラインＧＬ…に沿って走査信号供給終端側となる領域でもある。
【００５８】
修正配線１１・１２は、ソースラインＳＬに断線が発生した場合に、データ信号の供給支障を修復するための配線である。
【００５９】
修正配線１１は、画素領域Ｒよりもデータ信号供給終端側にある画素領域外の領域を、辺ｙ２（辺ｙ１に平行）に平行に延びて、画素領域Ｒから該領域にはみ出したソースラインＳＬ…のデータ信号供給終端側と交差するように配置されている。従って、修正配線１１は該領域においてゲートラインＧＬとは交差していない。また、修正配線１１の最も走査信号供給終端側のソースラインＳＬと交差する側は、辺ｘ２（辺ｘ１に平行）の手前で折れ曲がり、辺ｘ２に平行に延びて接続パッド１５に接続されている。この修正配線１１が辺ｘ２に平行に延びる領域は、画素領域Ｒよりも走査信号供給終端側にある画素領域外の領域であり、かつ、ゲートラインＧＬ…の走査信号供給終端よりも辺ｘ２側の、ゲートラインＧＬ…と交差しない領域として選ばれている。
【００６０】
修正配線１２は、画素領域Ｒよりもデータ信号供給始端側にある画素領域外の領域を、辺ｙ１に平行に延びて、該領域にあるソースラインＳＬ…のデータ信号供給始端側と交差するように配置されている。従って、修正配線１２は該領域においてゲートラインＧＬ…とは交差していない。また、修正配線１２の最も走査信号供給終端側のソースラインＳＬと交差する側は、該領域において修正配線１１の手前で折れ曲がり、辺ｘ２に平行に延びて接続パッド１６に接続されている。
【００６１】
対向基板３は、ゲートドライバＧＤ…およびソースドライバＳＤ…の実装領域を避けるようにアレイ基板２に対向して配置された基板である。アレイ基板２と対向基板３との間には液晶が封入されている。
【００６２】
フレキシブルプリント基板４は、アレイ基板２の外部からゲートドライバＧＤ…に信号源で発生させた駆動信号を供給するための配線を有する基板であり、アレイ基板２に辺ｘ１側から接続されている。当該配線のアレイ基板２への接続部分は、アレイ基板２上の領域の上方に配置されている。
【００６３】
フレキシブルプリント基板５は、データ信号駆動系統配線として、アレイ基板２の外部からソースドライバＳＤ…に信号源で発生させた駆動信号を供給するための配線を有する基板であり、アレイ基板２に辺ｙ１側から接続されている。当該配線のアレイ基板２への接続部分は、アレイ基板２上の領域の上方に配置されている。また、フレキシブルプリント基板５は、修正配線（第３配線）２１を有している。修正配線２１の一端はアレイ基板２の接続パッド１５に接続されており、他端はアレイ基板２の接続パッド１６に接続されている。これにより、修正配線１１、修正配線１２、および、修正配線２１は、一続きになっている。
【００６４】
表示パネル１は、以上に説明した構成に、さらに、図示しないバックライトユニットや、偏光板、位相差板などが必要に応じて組み合わされた構成となる。
【００６５】
次に、上記の構成の表示パネル１の各画素ＰＩＸの構成について、図２ないし図４を用いて説明する。
【００６６】
図２に、画素ＰＩＸの平面図を示す。
【００６７】
画素ＰＩＸは、ゲートラインＧＬおよびソースラインＳＬを除けば、アレイ基板２にＴＦＴ３１、画素電極３３、および、補助容量対向電極４１などを備えている。なお、図２には、便宜上、対向基板４の構成についてはブラックマトリクスＢＭ以外は示していない。
【００６８】
図３に、図２においてＴＦＴ３１を含む領域をチャネル長方向に沿って切断したＡ−Ａ’線断面図を示す。
【００６９】
図３において、アレイ基板２は、ガラス基板３０上に、ＴＦＴ３１、ポリイミドやアクリル樹脂からなる層間絶縁膜３２、ＩＴＯなどの透明電極からなる画素電極３３、および、ポリイミドなどからなる配向膜３４が順次形成された構成となっている。ＴＦＴ３１は、ガラス基板３０上に、Ａｌ／Ｔｉ積層膜やＣｒからなるゲート電極３１ａ、窒化シリコンや酸化シリコンからなる絶縁膜３１ｂ、アモルファスシリコンからなる半導体層３１ｃ、ソース領域を形成するｎ＋シリコンからなるコンタクト層３１ｄおよびドレイン領域を形成するｎ＋シリコンからなるコンタクト層３１ｅ、Ａｌ／Ｔｉ積層膜からなるソース電極３１ｆおよびドレイン電極３１ｇ、および、窒化シリコンからなる保護膜３１ｈが順次積層された構成である。ゲート電極３１ａはゲートラインＧＬと同じ材料で形成され、ゲートラインＧＬとパターンが繋がっている。ソース電極３１ｆおよびドレイン電極３１ｇはソースラインＳＬと同じ材料で形成され、ソース電極３１ｆはソースラインＳＬとパターンが繋がっている。ドレイン電極３１ｇは後述する補助容量対向電極４１に接続されている。
【００７０】
また、図３において、対向基板３は周知の構成であり、ガラス基板５０上に、ブラックマトリクスＢＭ、カラーフィルタＣＦ、対向電極５１、および、配向膜５２が順次形成された構成となっている。アレイ基板２の配向膜３４側と、対向基板３の配向膜５２側とが向かい合わされ、その間に液晶層ＬＣが設けられている。
【００７１】
次に、図４に、図２おいて補助容量対向電極４１を含む領域をソースラインＳＬと平行な方向に沿って切断したＢ−Ｂ’断面図を示す。
【００７２】
図４において、アレイ基板２は、ガラス基板３０上に、ゲートラインＧＬおよび補助容量配線ＣＳＬ、絶縁膜３１ｂ、補助容量対向電極４１、保護膜３１ｈ、層間絶縁膜３２、画素電極３３、および、配向膜３４が順次形成された構成となっている。絶縁膜３１ｂおよび保護膜３１ｈはＴＦＴ３１に用いたものと同じである。補助容量配線ＣＳＬはゲートラインＧＬと同じ材料からなり、各画素ＰＩＸに形成した２次元的な広がり部を、ゲートラインＧＬの方向に互いに接続したものであり、補助容量対向電極４１はドレイン電極３１ｇと同じ材料からなり、上記広がり部に対向するように設けられている。層間絶縁膜３２には補助容量対向電極４１に達するコンタクトホール４２が形成されており、コンタクトホール４２上を含んで画素電極３３および配向膜３４が形成されている。これによって、ＴＦＴ３１のドレイン電極３１ｇは、画素電極３３および補助容量対向電極４１に導通している。
【００７３】
また、図４における対向基板３および液晶層ＬＣの構成は、図３と同様である。
【００７４】
以上が画素ＰＩＸの構成である。
【００７５】
次に、ソースラインＳＬと修正配線１１・１２との交差部の構成について説明する。
【００７６】
図５（ａ）に、図１におけるソースラインＳＬと修正配線１１との交差部Ｐおよびその周辺部の配線の平面図を示し、図５（ｂ）に、図５（ａ）の交差部Ｐを含む領域を修正配線１１の延びる方向に沿って切断したＣ−Ｃ’断面図を示す。
【００７７】
図５（ａ）に示すように、修正配線１１は、画素領域Ｒの外にあるソースラインＳＬ…の下方を直交して延びるように配置されている。図５（ｂ）に示すように、修正配線１１はガラス基板３０上に形成されており、その形成はゲートラインＧＬと同時かつ同じ材料により行われる。ソースラインＳＬは修正配線１１の上方に絶縁膜３１ｂを介して形成されている。ソースラインＳＬ上には保護膜３１ｈが形成されている。絶縁膜３１ｂおよび保護膜３１ｈはＴＦＴ３１に用いたものと同じである。
【００７８】
上記表示パネル１の製造工程は、以下のようになる。まず、アレイ基板２と対向基板３とをそれぞれ製造した後、両者を貼り合わせて、アレイ基板２と対向基板３との間に液晶を封入する。ここで、パネル点灯検査を行う。パネル点灯検査の時点では、まだ、ゲートドライバＧＤ…およびソースドライバＳＤ…はアレイ基板２に実装されておらず、フレキシブルプリント基板４・５はアレイ基板２に接続されていない。
【００７９】
この状態では、例えばデータ信号については、図６に示すように、ソースドライバＳＤ…の実装箇所に設けられているデータ信号出力パッドＰＳ…から、あるいは、ソース信号出力パッドＰＳ…に検査用共通配線ＫＬを介して繋がるように設けられた検査信号入力パッドＫＰから、所定の表示を行う電圧を有する検査用の信号を入力する。走査信号についても、同様に、ゲートドライバＧＤ…の実装箇所に設けられている走査信号出力パッドＰＧ…から、あるいは、走査信号出力パッドＰＧ…に検査用共通配線を介して繋がるように設けられた検査信号入力パッドから、画素ＰＩＸ…のＴＦＴ３１…がＯＮ状態になる電圧を入力する。対向電極５１には基準電圧を入力する。
【００８０】
なお、図６では、全てのソースラインＳＬ…が同じ検査用共通配線ＫＬに接続された構成であるが、検査用共通配線を複数設け、１本おき、もしくは２本以上おきに同じ検査用共通配線に接続されるような構成でも構わない。
【００８１】
また、透過型パネルの場合には、表示パネル１の上下面に偏光板を配し、バックライトを用いて表示確認を行うことにより、不良な画素もしくは配線を目視で確認することができる。
【００８２】
このとき、例えば図１の点ＱでソースラインＳＬに断線が発生していた場合には、データ信号供給始端側から見て点Ｑよりも先のソースラインＳＬに接続されている画素は正常な表示をしない。従って、当該ソースラインＳＬに断線が発生していることが分かる。断線が発生した場合には、修正配線１１・１２を用いて信号供給支障の修復を行う。例えば図１において、断線している点Ｑを含むソースラインＳＬに対して、修正配線１１との交差部であるメルト部Ｍ１と、修正配線１２との交差部であるメルト部Ｍ２とにレーザ照射を行い、当該ソースラインＳＬを修正配線１１・１２に溶着する。これにより、修正配線１１と当該ソースラインＳＬの信号供給支障部分とが結線されるとともに、修正配線１２と当該ソースラインＳＬの信号入力側とが結線される。
【００８３】
点灯検査が終了した後、図６に示すように、データ信号出力パッドＰＳ…と検査用共通配線ＫＬとの間、および、走査信号出力パッドＰＧ…と検査用共通配線との間を、それぞれレーザカットし、電気的に切り離す。そして、ゲートドライバＧＤ…およびソースドライバＳＤ…をアレイ基板２上に実装する。これにより、走査信号出力パッドＰＧ…は新たにゲートドライバＧＤ…の出力端子に接続され、データ信号出力パッドＰＳ…は新たにソースドライバＳＤ…の出力端子に接続される。
【００８４】
次に、フレキシブルプリント基板４・５をアレイ基板２に実装する。フレキシブルプリント基板４の駆動信号供給用の配線はゲートドライバＧＤ…に接続され、フレキシブルプリント基板５の駆動信号供給用の配線はソースドライバＳＤ…に接続される。さらに、フレキシブルプリント基板５の修正配線２１が接続パッド１５・１６に接続される。従って、この時点で、断線が発生していたソースラインＳＬの点Ｑから先の部分には、メルト部Ｍ２→修正配線１２→修正配線２１→修正配線１１→メルト部Ｍ１の経路でデータ信号を供給することが可能になる。
【００８５】
さらに、本実施形態では、前記点灯検査時に、ソースラインＳＬと修正配線１１・１２との間のリークを検出することができる。リーク検査は次のようにして行うことができる。
【００８６】
点灯検査時には、フレキシブルプリント基板４・５が実装されていないため、接続パッド１５・１６は修正配線２１によって互いに接続されてはおらず、未使用の状態にある。
【００８７】
従って、ゲートラインＧＬ…にＴＦＴ３１…がＯＮになる電圧を入力し、対向電極５１に基準電圧を入力した状態で、接続パッド１５あるいは１６からソースラインＳＬ…に所定の電圧を有する信号を入力すれば、ソースラインＳＬと修正配線１１あるいは修正配線１２との間でリークが発生している場合に、そのソースラインＳＬのみが異常点灯する。しかも、接続パッド１５から信号を入力した場合に異常点灯すれば、異常点灯したソースラインＳＬの少なくともいずれかと修正配線１１との間でリークが発生していることが分かり、接続パッド１６から信号を入力した場合に異常点灯すれば、異常点灯したソースラインＳＬの少なくともいずれかと修正配線１２との間でリークが発生していることが分かる。
【００８８】
また、接続パッド１５とデータ信号出力パッドＰＳ（図１、図６参照）との間、あるいは、接続パッド１６とデータ信号出力パッドＰＳとの間の抵抗測定を行っても、上記リークを検出することができる。リークが発生していれば、数百Ω〜数百ｋΩ程度の抵抗値が検出される。この場合も同様に、修正配線１１と修正配線１２とのそれぞれについてリークが発生しているか否かが分かる。
【００８９】
これに対して、図１３で説明した特許文献１の液晶表示パネルでは、たとえ修正配線１２３に検査信号入力端子を接続したとしても、修正配線１２３がパネル内で一続きになっているので、データ信号線１２８と修正配線１２３との間にリークが発生した場合に、リークがデータ信号供給始端側で発生しているのかデータ信号供給終端側で発生しているのかを特定することができない。
【００９０】
以上により、本実施の形態によれば、工程不良による修正配線とデータ信号線との間でのリークを点灯検査段階で確実に検出することのできる表示パネルを実現することができる。
【００９１】
また、修正配線１１・１２をゲートラインＧＬ…と交差させることなく容易に接続パッド１５・１６に接続することができる。
【００９２】
また、フレキシブルプリント基板５と接続パッド１５・１６とを、データ信号に関連した回路と干渉することなく容易に接続することができる。
【００９３】
また、フレキシブルプリント基板５が修正配線２１を有する接続基板を兼ねているので、接続基板をアレイ基板２に接続する工程が簡略化される。
【００９４】
〔実施の形態２〕
図７に、本実施形態に係る表示パネル６１の構成を示す。図１と同じ符号を付した部材は、特に断らない限り、図１と同じ機能を有するものとする。
【００９５】
表示パネル６１では、接続パッド（第１接続パッド）１５および接続パッド（第２接続パッド）１６が、画素領域Ｒよりもデータ信号供給始端側であって、かつ、ソースラインＳＬ…を含むデータ信号駆動系統配線の配線領域よりも走査信号供給始端側にある、画素領域外の領域に設けられている。データ信号駆動系統配線としては、上記ソースラインＳＬ…、ソースドライバＳＤ…自体、および、フレキシブルプリント基板５からアレイ基板２のソースドライバＳＤ…への駆動信号供給用配線（図示しないが、図１と同様のもの）などの、データ信号に関連する配線が含まれる。接続パッド１５・１６は、辺ｙ１に沿って並ぶように配置されており、接続パッド１５は接続パッド１６よりも辺ｘ１側にある。また、この領域は、ソースドライバＳＤ…よりも、ゲートラインＧＬ…に沿って走査信号供給始端側となる領域でもある。
【００９６】
修正配線（第１配線）１１は、画素領域Ｒよりもデータ信号供給終端側にある画素領域外の領域でソースラインＳＬ…と交差するように設けられており、従って、この領域ではゲートラインＧＬ…とは交差しない。また、修正配線１１の、最も走査信号供給始端側のソースラインＳＬと交差する側は、画素領域Ｒよりも走査信号供給始端側にある画素領域外の領域を介して接続パッド１５に接続されている。この領域はゲートドライバＧＤ…よりも辺ｘ１側の領域である。従って、この領域でも修正配線１１はゲートラインＧＬ…とは交差しない。なお、フレキシブルプリント基板４は、アレイ基板２の修正配線１１形成部の上方をまたいでゲートドライバＧＤ…への駆動信号供給配線（図示しないが、図１と同様のもの）と接続されるので、修正配線１１とゲートドライバＧＤ…への駆動信号供給配線との間でリークが発生する確率は低い。
【００９７】
修正配線（第２配線）１２は、画素領域Ｒよりもデータ信号供給始端側にある画素領域外の領域でソースラインＳＬ…と交差するように設けられており、ゲートラインＧＬ…とは交差しない。修正配線１２の、最も走査信号供給始端側のソースラインＳＬと交差する側は、接続パッド１６に接続されている。
【００９８】
接続パッド１５・１６が上記の位置に設けられたことに対応して、フレキシブルプリント基板５では、修正配線（第３配線）２１が辺ｘ１に近い領域に設けられている。
【００９９】
本実施形態によれば、修正配線１１・１２をゲートラインＧＬ…と交差させることなく容易に接続パッド１５・１６に接続することができる。
【０１００】
また、フレキシブルプリント基板５と接続パッド１５・１６とを、データ信号に関連した回路と干渉することなく容易に接続することができる。
【０１０１】
さらに、修正配線１１を走査信号供給終端側の画素領域外の領域に設けないので、走査信号供給終端側のパネル額縁を縮小することができる。
【０１０２】
〔実施の形態３〕
図８に、本実施形態に係る表示パネル６２の構成を示す。図１と同じ符号を付した部材は、特に断らない限り、図１と同じ機能を有するものとする。
【０１０３】
表示パネル６２では、ゲートドライバＧＤ…およびソースドライバＳＤ…の両方が、それぞれ、辺ｙ１に沿って実装されている。ゲートドライバＧＤ…は、ソースドライバＳＤ…よりも辺ｘ１に近くなるように配置されている。ゲートラインＧＬ…は、ゲートドライバＧＤ…から辺ｘ１に平行に延びるよう引き回された後、辺ｙ１に平行に延びて画素領域Ｒに入る。
【０１０４】
ゲートドライバＧＤ…およびソースドライバＳＤ…が上記のように配置されたことに対応して、図１のフレキシブルプリント基板４・５の代わりにフレキシブルプリント基板（接続基板）６が設けられている。フレキシブルプリント基板６は、ゲートドライバＧＤ…およびソースドライバＳＤ…への駆動信号供給用配線を有しており、アレイ基板２に対して辺ｙ１側から接続されている。
【０１０５】
修正配線（第２配線）１２は、画素領域Ｒよりもデータ信号供給始端側にある画素領域外の領域でソースラインＳＬ…と交差するように設けられている。この場合に、修正配線１２の辺ｘ１側は、ゲートラインＧＬ…が辺ｘ１と平行に延びている部分よりも辺ｘ２側で終端しており、これにより、修正配線１２はゲートラインＧＬ…とは交差しない。修正配線（第２配線）１２、接続パッド（第１接続パッド）１５、および、接続パッド（第２接続パッド）１６の配置は図１と同様である。修正配線１２の、最も走査信号供給終端側のソースラインＳＬと交差する側は、図１と同様に接続パッド１６に接続されている。
【０１０６】
接続パッド１５・１６が上記のように配置されていることに対応して、フレキシブルプリント基板６は、修正配線（第３配線）２１を、辺ｘ２に近い部分に有している。
【０１０７】
〔実施の形態４〕
図９に、本実施形態に係る表示パネル６３の構成を示す。図８と同じ符号を付した部材は、特に断らない限り、図８と同じ機能を有するものとする。
【０１０８】
表示パネル６３では、修正配線（第１配線）１１は、画素領域Ｒよりもデータ信号供給終端側にある画素領域外の領域でソースラインＳＬ…と交差するように設けられている。そして、修正配線１１は、画素領域Ｒよりも走査信号供給始端側にある画素領域外の領域であって、ゲートラインＧＬ…が辺ｘ１と平行に延びている部分よりも辺ｘ１側の領域を辺ｘ１と平行に延びて、接続パッド（第１接続パッド）１５に接続されている。接続パッド１５は、画素領域Ｒよりも走査信号供給始端側であって、かつ、ソースラインＳＬ…を含むデータ信号駆動系統配線の配線領域よりも走査信号供給始端側にある、画素領域外の領域に設けられており、ここでは特に、ゲートドライバＧＤ…よりも辺ｘ１側の領域に設けられている。また、この領域は、ソースドライバＳＤ…よりも、画素領域ＲのゲートラインＧＬ…に沿って走査信号供給始端側となる領域でもある。
【０１０９】
修正配線（第２配線）１２は、画素領域Ｒよりもデータ信号供給始端側にある画素領域外の領域でソースラインＳＬ…と交差するように設けられている。そして、修正配線１２は、辺ｘ１側が、ゲートラインＧＬ…が辺ｘ１と平行に延びている部分よりも辺ｘ２側で接続パッド（第２接続パッド）１６に接続されている。接続パッド１６は、画素領域Ｒよりも走査信号供給始端側であって、かつ、ソースラインＳＬ…を含むデータ信号駆動系統配線の配線領域よりも走査信号供給始端側にある、画素領域外の領域に設けられており、ここでは特に、ゲートドライバＧＤ…よりも辺ｘ２側であって、ソースドライバＳＤ…よりも辺ｘ１側の領域に設けられている。
【０１１０】
接続パッド１５・１６が上記のように配置されていることに対応して、フレキシブルプリント基板６は、修正配線（第３配線）２１を、辺ｘ１に近い部分に有しており、修正配線２１はゲートドライバＧＤ…をまたぐように配置されている。
【０１１１】
〔実施の形態５〕
図１０に、本実施形態に係る表示パネル６４の構成を示す。図１と同じ符号を付した部材は、特に断らない限り、図１と同じ機能を有するものとする。
【０１１２】
表示パネル６４は、図１のフレキシブルプリント基板５の代わりにフレキシブルプリント基板７およびフレキシブルプリント基板（接続基板）８を備えている。
【０１１３】
フレキシブルプリント基板７は、ソースドライバＳＤ…への駆動信号供給用配線を有する基板であり、アレイ基板２に辺ｙ１側から接続されている。フレキシブルプリント基板８は、修正配線（第３配線）２１を有する基板であり、修正配線２１が接続パッド１５・１６に接続されるように、アレイ基板２に辺ｙ１側から接続されている。接続パッド１５・１６のアレイ基板２上での位置は、図１と同様である。
【０１１４】
本実施形態によれば、修正配線２１を有する接続基板がフレキシブルプリント基板８として、フレキシブルプリント基板７とは別に設けられているので、接続基板の設計の自由度が増す。
【０１１５】
〔実施の形態６〕
図１１に、本実施形態に係る表示パネル６５の構成を示す。図１と同じ符号を付した部材は、特に断らない限り、図１と同じ機能を有するものとする。
【０１１６】
表示パネル６５は、図１のフレキシブルプリント基板４・５の代わりにフレキシブルプリント基板（接続基板）９を備えている。フレキシブルプリント基板９は、ゲートドライバＧＤ…への駆動信号供給用配線、ソースドライバＳＤ…への駆動信号供給用配線、および、修正配線（第３配線）２１を有する基板であり、アレイ基板２に辺ｙ１側から接続されている。フレキシブルプリント基板９からゲートドライバＧＤ…へは、フレキシブルプリント基板９のアレイ基板２の辺ｘ１に近い部分から、アレイ基板２上をゲートドライバＧＤ…の方へ向かって引き回された駆動信号配線２２を介して、駆動信号が伝達される。修正配線２１は、図１と同様に、接続パッド１５・１６に近い部分に配置されている。
【０１１７】
〔実施の形態７〕
図１２に、本実施形態に係る表示パネル６６の構成を示す。図８と同じ符号を付した部材は、特に断らない限り、図８と同じ機能を有するものとする。
【０１１８】
表示パネル６６は、図８のゲートドライバＧＤ…およびソースドライバＳＤ…の代わりに、ゲートドライバＧＤ…およびソースドライバＳＤ…の両方を１チップの集積回路に含めた１チップドライバ（表示ドライバ）ＧＳＤを備えている。１チップドライバＧＳＤは辺ｙ１に沿って設けられた辺ｙ１方向に長いチップであり、辺ｘ１に近い側からゲートラインＧＬ…が引き出されているとともに、それよりも辺ｘ２に近い側からソースラインＳＬ…が引き出されている。これにより、図８と同様の、ゲートラインＧＬ…およびソースラインＳＬ…の配置となっている。
【０１１９】
また、接続パッド１５・１６は、１チップドライバＧＳＤの辺ｘ２側端部よりも辺ｘ２側に、接続パッド１５が接続パッド１６よりも辺ｘ２側となるように辺ｙ１に沿って並ぶように設けられている。これにより、修正配線１１・１２・２１の配置も図８と同様となっている。
【０１２０】
〔実施の形態８〕
図１４に、本実施形態に係る表示パネル６７の構成を示す。図１と同じ符号を付した部材は、特に断らない限り、図１と同じ機能を有するものとする。
【０１２１】
表示パネル６７は、ソースドライバＳＤ…が、図１の表示パネル１のものよりも辺ｘ１側に寄せられた配置となっている。その結果、ソースラインＳＬ…は、画素領域Ｒよりもデータ信号供給始端側にある画素領域外の領域において、辺ｘ１に平行な方向から辺ｘ１側に斜めに折れ曲がってソースドライバＳＤ…に接続されている。そして、接続パッド１５・１６は、画素領域Ｒよりもデータ信号供給始端側であって、かつ、ソースラインＳＬ…を含むデータ信号駆動系統配線の配線領域よりも走査信号供給始端側にある、画素領域外の領域に設けられており、ここでは特に、フレキシブルプリント基板５から、最も走査信号供給終端側のソースドライバＳＤへの駆動信号供給用配線に対して、辺ｘ２側に隣接する位置に設けられている。
【０１２２】
接続パッド１５・１６がこのように配置されていることに伴い、修正配線１１・１２は、画素領域Ｒよりもデータ信号供給始端側にある画素領域外の領域を適宜引き回されて、接続パッド１５・１６に接続されている。
【０１２３】
ソースドライバＳＤ…の位置に合わせてフレキシブルプリント基板５の位置も、図１のものから辺ｘ１側に移動しているが、フレキシブルプリント基板５がソースドライバＳＤ…への駆動信号供給用配線および修正配線２１を有している点は、図１と同様である。
【０１２４】
〔実施の形態９〕
図１５（ａ）に、本実施形態に係る表示パネルが備える画素ＰＩＸの配列を示す。図１５（ａ）の配列は、実施の形態１〜８の各表示パネルにおいて、２色以上の混色カラー表示を行う構成とし、さらに、同一のゲートラインＧＬに接続される画素ＰＩＸを互いに同色としたものである。ここでは、ＲＧＢの各色の画素行が交互に並んでいる状態が示されている。
【０１２５】
一方、図１５（ｂ）の画素ＰＩＸの配列も、実施の形態１〜８の各表示パネルで取り得る配列であるが、これは同一のソースラインＳＬに接続される画素ＰＩＸを互いに同色としたものである。ここでは、ＲＧＢの各色の画素列が交互に並んでいる状態が示されている。
【０１２６】
図１５（ａ）の配列では、同色の画素ＰＩＸが行を構成しているために、ゲートライン数が色数に従って多くなり、図１５（ｂ）の配列におけるゲートライン数の３倍となる。しかし、その代わりに、図１５（ａ）の配列ではソースライン数が図１５（ｂ）の配列におけるソースライン数の３分の１で済む。従って、図１５（ａ）の配列においては、修正配線１１・１２とソースラインＳＬ…との交差部の数が、図１５（ｂ）の配列よりも少なくなる。このことは、図１５（ａ）の配列において、ソースラインＳＬの断線修正を行った場合に、修正配線１１・１２が、断線したソースラインＳＬ以外のソースラインＳＬ…との間で形成する寄生容量が、全体として小さくなることを意味する。従って、断線したソースラインＳＬと修正配線１１・１２・２１とが接続された状態の修復後配線の容量に、修正配線１１・１２を介して並列に接続される上記寄生容量が小さくなるので、駆動電源にとって、当該修復配線を充電するときの負荷が小さく抑えられる。これにより、修復後配線にデータ信号を供給した場合のデータ信号遅延と、正常なソースラインＳＬ…でのデータ信号遅延との差が小さくなる。すなわち、ソースラインＳＬの断線修正は、画素ＰＩＸの正常点灯をより確実に行えるものとなる。
【０１２７】
なお、画素ＰＩＸの色数は上記の３色に限らず、２色（例えばＲ＋Ｂ）や４色以上（例えばＲＧＢ＋Ｗｈｉｔｅ）であってもよい。
【０１２８】
以上、各実施形態について述べた。上述した表示パネルを用いて表示装置を構成することにより、工程不良による修正配線とデータ信号線との間でリークが発生した表示パネルが確実に除外された表示装置を実現することができる。
【０１２９】
なお、以上では、表示ドライバがアレイ基板２上に実装されたものであったが、表示ドライバがアレイ基板２に接続される他の基板に実装されていても構わない。この場合に、上記各実施形態におけるゲートドライバＧＤ…およびソースドライバＳＤ…の実装箇所が駆動信号供給用配線に変更されるだけであるので、修正配線１１・１２・２１の配置に変わりはない。
【０１３０】
また、表示ドライバは、アレイ基板２に直接作りこまれるものであってもよい。この場合にも、修正配線１１・１２・２１の配置に変わりはない。
【０１３１】
また、修正配線２１を有する接続基板としては、表示ドライバ実装用のものと同様に、テープやフィルムなどのフレキシブルなものの他に、ボードを用いるものでもよい。
【０１３２】
さらに、修正配線２１にアンプを挿入することにより、修正配線１１側へ伝達されるデータ信号を増強させて、断線故障による点灯不良の修正歩留まりを向上させることもできる。
【０１３３】
さらに、本実施形態では液晶表示パネルを対象に説明したが、これに限ることはなく、アクティブマトリクス型の表示パネルであれば、ＥＬ表示パネルなど他のパネルでも本発明を適用することができる。従って、パネルの種類によっては、アレイ基板を有するが、これに対向する基板は有しないものもある。
【０１３４】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１３５】
本発明は、アクティブマトリクス型の表示装置に好適に使用することができる。
【図面の簡単な説明】
【０１３６】
【図１】本発明の第１の実施形態を示すものであり、表示パネルの要部構成を示すブロック図である。
【図２】図１の表示パネルにおける画素の構成を示す平面図である。
【図３】図２の画素のＡ−Ａ’線断面図である。
【図４】図２の画素のＢ−Ｂ’線断面図である。
【図５】（ａ）は修正配線とデータ信号線との交差部の構成を示す平面図であり、（ｂ）は（ａ）のＣ−Ｃ’線断面図である。
【図６】アレイ基板の点灯検査用の配線の構成を示す平面図である。
【図７】本発明の第２の実施形態を示すものであり、表示パネルの要部構成を示すブロック図である。
【図８】本発明の第３の実施形態を示すものであり、表示パネルの要部構成を示すブロック図である。
【図９】本発明の第４の実施形態を示すものであり、表示パネルの要部構成を示すブロック図である。
【図１０】本発明の第５の実施形態を示すものであり、表示パネルの要部構成を示すブロック図である。
【図１１】本発明の第６の実施形態を示すものであり、表示パネルの要部構成を示すブロック図である。
【図１２】本発明の第７の実施形態を示すものであり、表示パネルの要部構成を示すブロック図である。
【図１３】従来技術を示すものであり、表示パネルの要部構成を示すブロック図である。
【図１４】本発明の第８の実施形態を示すものであり、表示パネルの要部構成を示すブロック図である。
【図１５】本発明の第９の実施形態を示すものであり、（ａ）および（ｂ）は、表示パネルの画素の配列を示す図である。
【符号の説明】
【０１３７】
１、６１〜６６      表示パネル
２                  アレイ基板
５、６、８、９      フレキシブルプリント基板（接続基板）
１１                修正配線（第１配線）
１２                修正配線（第２配線）
２１                修正配線（第３配線）
１５                接続パッド（第１接続パッド）
１６                接続パッド（第２接続パッド）
ＧＤ                ゲートドライバ（表示ドライバ、走査信号線駆動回路）
ＳＤ                ソースドライバ（表示ドライバ、データ信号線駆動回路）
ＧＳＤ              １チップドライバ
ＧＬ                ゲートライン（走査信号線）
ＳＬ                ソースライン（データ信号線）
Ｒ                  画素領域
【図１】
2008197583.tif 000003
【図２】
2008197583.tif 000004
【図３】
2008197583.tif 000005
【図４】
2008197583.tif 000006
【図５】
2008197583.tif 000007
【図６】
2008197583.tif 000008
【図７】
2008197583.tif 000009
【図８】
2008197583.tif 000010
【図９】
2008197583.tif 000011
【図１０】
2008197583.tif 000012
【図１１】
2008197583.tif 000013
【図１２】
2008197583.tif 000014
【図１３】
2008197583.tif 000015
【図１４】
2008197583.tif 000016
【図１５】
2008197583.tif 000017