(57)【要約】【課題】製造時間の短縮及び製造コストの低減を図る。【解決手段】基板１０上の空間Ｓに配置されたＭＥＭＳ構造体３０と、基板上の絶縁膜と配線の積層構造と、配線上の表面保護膜と、表面保護膜の開口部により配線の一部が露出してなる接続パッドとを有するＭＥＭＳ素子の製造方法であり、少なくとも一部が犠牲層１１上に形成された態様でＭＥＭＳ構造体が形成される工程と、ＭＥＭＳ構造体上及びそれ以外の他の位置に絶縁膜１３，１５が形成される工程と、他の位置の絶縁膜上に配線１４，１６が形成される工程と、配線上に表面保護膜１７，１８を形成する保護膜形成工程と、表面保護膜を部分的に除去して接続パッドを形成すると同時にＭＥＭＳ構造体の上方に開口凹部Ｐを形成する開口工程と、開口凹部を通して犠牲層が除去されることによりＭＥＭＳ構造体がリリースされるリリース工程と、を具備する。【選択図】図３
2008093812.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられた空間に配置されたＭＥＭＳ構造体と、前記半導体基板上に形成された絶縁膜と配線の積層構造と、前記配線上に形成された表面保護膜と、該表面保護膜に形成された開口部により前記配線の一部が露出してなる接続パッドと、前記配線に導電接続され、前記半導体基板若しくはその上層構造中に設けられた半導体素子部と、を有するＭＥＭＳ・半導体複合回路の製造方法において、
少なくとも一部が犠牲層上に形成された態様で前記ＭＥＭＳ構造体が形成される工程と、
前記ＭＥＭＳ構造体上及びそれ以外の他の位置に前記絶縁膜が形成される工程と、
前記他の位置の絶縁膜上に前記配線が形成される工程と、
前記配線上に前記表面保護膜を形成する保護膜形成工程と、
前記表面保護膜を部分的に除去することにより、前記配線の少なくとも一部を露出させて前記接続パッドを形成すると同時に前記ＭＥＭＳ構造体の上方に開口凹部を形成する開口工程と、
前記開口凹部を通して前記犠牲層が除去されることにより前記ＭＥＭＳ構造体がリリースされるリリース工程と、
を具備することを特徴とするＭＥＭＳ・半導体複合回路の製造方法。
【請求項２】
基板上に設けられた空間に配置されたＭＥＭＳ構造体と、前記基板上に形成された絶縁膜と配線の積層構造と、前記配線上に形成された表面保護膜と、該表面保護膜に形成された開口部により前記配線の一部が露出してなる接続パッドと、を有するＭＥＭＳ素子の製造方法において、
少なくとも一部が犠牲層上に形成された態様で前記ＭＥＭＳ構造体が形成される工程と、
前記ＭＥＭＳ構造体上及びそれ以外の他の位置に前記絶縁膜が形成される工程と、
前記他の位置の絶縁膜上に前記配線が形成される工程と、
前記配線上に前記表面保護膜を形成する保護膜形成工程と、
前記表面保護膜を部分的に除去することにより、前記配線の少なくとも一部を露出させて前記接続パッドを形成すると同時に前記ＭＥＭＳ構造体の上方に開口凹部を形成する開口工程と、
前記開口凹部を通して前記犠牲層が除去されることにより前記ＭＥＭＳ構造体がリリースされるリリース工程と、
を具備することを特徴とするＭＥＭＳ素子の製造方法。
【請求項３】
前記開口工程では、前記表面保護膜並びに当該表面保護膜の下方にある前記絶縁膜の少なくとも一部が除去されることにより前記開口凹部が形成されることを特徴とする請求項２に記載のＭＥＭＳ素子の製造方法。
【請求項４】
前記開口工程では、前記配線が実質的に停止層として機能する方法で前記表面保護膜及び前記絶縁膜の少なくとも一部が除去されることを特徴とする請求項３に記載のＭＥＭＳ素子の製造方法。
【請求項５】
前記保護膜形成工程では、前記表面保護膜を構成する、相互に材質の異なる第１保護層と第２保護層とが順次に積層され、
前記開口工程では、前記第２保護層を除去する第１除去段階と、前記配線が実質的に停止層として機能する方法で前記第１保護層及び前記絶縁膜の少なくとも一部を除去する第２除去段階とを有することを特徴とする請求項２に記載のＭＥＭＳ素子の製造方法。
【請求項６】
前記第１保護層及び前記絶縁膜は酸化シリコンで構成され、前記第２保護層は窒化シリコンで構成されることを特徴とする請求項５に記載のＭＥＭＳ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＭＥＭＳ・半導体複合回路及びＭＥＭＳ素子に係り、特に、基板上に絶縁膜と配線の積層構造を有するＭＥＭＳ素子の構成に関する。
【背景技術】
【０００２】
一般に、ＭＥＭＳ（Micro Electro Mechanical System）と呼ばれる微細な加工技術を利用して形成されたＭＥＭＳ構造体を備えた電気機械系、例えば、共振器、フィルタ、センサ、モータ等が知られている。そして、このＭＥＭＳ構造体を半導体基板、例えば、シリコン基板上に形成してなるＭＥＭＳ素子が提案されている（例えば、以下の特許文献１参照）。このようなＭＥＭＳ素子は、半導体基板上に形成されることにより、ＣＭＯＳ等の半導体回路と一体化することが可能になるため、例えば、携帯電話機等といった小型化及び高性能化が要求される通信機器に用いられる高周波回路などへの応用が期待されている。
【０００３】
特許文献１に記載されたＭＥＭＳ素子では、基板上に形成された櫛歯構造を有するＭＥＭＳ構造体を動作可能に構成するために、酸化シリコン等で構成した犠牲層上にＭＥＭＳ構造体を形成し、その後、フッ酸等を用いたエッチングで当該犠牲層を除去することによってＭＥＭＳ構造体をリリースしている。
【特許文献１】特開２００４−２７６２００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、半導体基板上にＭＥＭＳ構造体を備えたＭＥＭＳ素子を製造する方法としては、図４に示される方法（比較例）が考えられる。この製造方法では、まず、図４（ａ）に示すように、基板１上に、酸化シリコン等で構成される犠牲層となる絶縁層２を形成し、この絶縁層２上にＭＥＭＳ構造体３を形成する。ＭＥＭＳ構造体３は、特許文献１で示すような櫛歯構造やその他の種々の構造とすることができるが、図示例の場合、支持部によって架設された板状の電極を備えたものを例として示してある。ＭＥＭＳ構造体３上には層間絶縁膜４、配線５、層間絶縁膜６、配線７、及び、表面保護膜８が積層される。なお、層間絶縁膜及び配線は必要に応じて任意の繰り返し数で積層される。例えば、通常のＣＭＯＳ回路を形成してなる半導体基板の場合、３周期以上の積層構造を有する。
【０００５】
その後、図４（ｂ）に示すように、ＭＥＭＳ構造体３上の層間絶縁膜４，６の一部及び表面保護膜８の一部を除去し、ＭＥＭＳ構造体３の上方に開口凹部Ｐを形成する（ウインドウ開口工程）。この工程では、基板１上にレジスト等によって図示しないマスクを形成し、このマスクの開口を通して、ドライエッチングにより表面保護膜８の開口部８ｂ、層間絶縁膜４，６の凹部４ｂ及び開口部６ｂを形成することにより、開口凹部Ｐが形成される。
【０００６】
しかる後に、フッ酸を含むエッチング液を用いたウエットエッチングにより、図４（ｃ）に示すように、開口凹部Ｐの底下に存在する層間絶縁膜４及び絶縁層２の一部を除去することによってＭＥＭＳ構造体３を基板１上からリリースさせ、ＭＥＭＳ構造体３を空間Ｓ内において動作可能な状態とする。
【０００７】
しかしながら、前述の製造方法では、最終のリリース工程の前に、ＭＥＭＳ構造体３上に厚く積層された層間絶縁膜４，６及び表面保護膜８を除去し、ＭＥＭＳ構造体３の上方に開口凹部Ｐを形成する、いわゆるウインドウ開口工程が必要であり、この工程に専用のフォトリソグラフィ処理及び長時間のエッチング処理が必要になるため、製造に時間がかかり、製造コストが増加するという問題点がある。
【０００８】
そこで、本発明は上記問題点を解決するものであり、その目的は、製造時間の短縮及び製造コストの低減を図ることの可能なＭＥＭＳ・半導体複合回路及びＭＥＭＳ素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
斯かる実情に鑑み、本発明のＭＥＭＳ・半導体複合回路は、半導体基板上に設けられた空間に配置されたＭＥＭＳ構造体と、前記半導体基板上に形成された絶縁膜と配線の積層構造と、前記配線上に形成された表面保護膜と、該表面保護膜に形成された開口部により前記配線の一部が露出してなる接続パッドと、前記配線に導電接続され、前記半導体基板若しくはその上層構造中に設けられた半導体素子部と、を有するＭＥＭＳ・半導体複合回路の製造方法において、少なくとも一部が犠牲層上に形成された態様で前記ＭＥＭＳ構造体が形成される工程と、前記ＭＥＭＳ構造体上及びそれ以外の他の位置に前記絶縁膜が形成される工程と、前記他の位置の絶縁膜上に前記配線が形成される工程と、前記配線上に前記表面保護膜を形成する保護膜形成工程と、前記表面保護膜を部分的に除去することにより、前記配線の少なくとも一部を露出させて前記接続パッドを形成すると同時に前記ＭＥＭＳ構造体の上方に開口凹部を形成する開口工程と、前記開口凹部を通して前記犠牲層が除去されることにより前記ＭＥＭＳ構造体がリリースされるリリース工程と、を具備することを特徴とする。
【００１０】
この発明によれば、表面保護膜を部分的に除去することにより半導体素子に対して配線を介して導電接続された接続パッドを形成する際に、ＭＥＭＳ構造体の上方に開口凹部を同時に形成することにより、ＭＥＭＳ構造体のリリース工程前の開口処理を別工程で行う必要がなくなるので、製造プロセス数を低減することができるため、製造時間の短縮及び製造コストの低減を図ることができる。
【００１１】
また、本発明のＭＥＭＳ素子の製造方法は、基板上に設けられた空間に配置されたＭＥＭＳ構造体と、前記基板上に形成された絶縁膜と配線の積層構造と、前記配線上に形成された表面保護膜と、該表面保護膜に形成された開口部により前記配線の一部が露出してなる接続パッドと、を有するＭＥＭＳ素子の製造方法において、少なくとも一部が犠牲層上に形成された態様で前記ＭＥＭＳ構造体が形成される工程と、前記ＭＥＭＳ構造体上及びそれ以外の他の位置に前記絶縁膜が形成される工程と、前記他の位置の絶縁膜上に前記配線が形成される工程と、前記配線上に表面保護膜を形成する保護膜形成工程と、前記表面保護膜を部分的に除去することにより、前記配線の少なくとも一部を露出させて接続パッドを形成すると同時に前記ＭＥＭＳ構造体の上方に開口凹部を形成する開口工程と、前記開口凹部を通して前記犠牲層が除去されることにより前記ＭＥＭＳ構造体がリリースされるリリース工程と、を具備することを特徴とする。
【００１２】
この発明によれば、表面保護膜を部分的に除去することにより接続パッドを形成する際に、ＭＥＭＳ構造体の上方に開口凹部を同時に形成することにより、ＭＥＭＳ構造体のリリース工程前の開口処理を別工程で行う必要がなくなるので、製造プロセス数を低減することができるため、製造時間の短縮及び製造コストの低減を図ることができる。
【００１３】
本発明において、前記開口工程では、前記表面保護膜並びに当該表面保護膜の下方にある前記絶縁膜の少なくとも一部が除去されることにより前記開口凹部が形成されることが好ましい。これによれば、開口工程において表面保護膜だけでなくその下方にある絶縁膜の少なくとも一部が除去されることにより、その後に行われるリリース工程におけるＭＥＭＳ構造体のリリースに要する絶縁膜や犠牲層に対する除去作用の程度を低減し、或いは、工程時間を短縮することができるので、リリース工程によるＭＥＭＳ構造体の損傷や配線の腐食その他の不具合の発生を抑制することができる。
【００１４】
本発明において、前記開口工程では、前記配線が実質的に停止層として機能する方法で前記表面保護膜及び前記絶縁膜の少なくとも一部が除去されることが好ましい。これによれば、開口工程で用いられる除去方法は、配線が実質的に停止層として機能するものであるため、開口凹部を接続パッドを露出するための開口深さとは別に設定することができる。
【００１５】
本発明において、前記保護膜形成工程では、前記表面保護膜を構成する、相互に材質の異なる第１保護層と第２保護層とが順次に積層され、前記開口工程では、前記第２保護層を除去する第１除去段階と、前記配線が実質的に停止層として機能する方法で前記第１保護層及び前記絶縁膜の少なくとも一部を除去する第２除去段階とを有することが好ましい。表面保護膜が相互に材質の異なる第１保護層と第２保護層の積層体で構成される場合には、第１除去段階において上層に形成された第２保護層を最初に除去してから、第２除去段階において配線が実質的に停止層として機能する方法で第１保護層及び絶縁膜を除去することにより、第１保護層と第２保護層とをそれぞれ好適な条件で除去することができ、例えば、工程時間の短縮や配線へのダメージ低減を図ることができ、特に、配線に対する損傷を考慮せずに開口凹部をより深く形成することができる。
【００１６】
本発明において、前記第１保護層及び前記絶縁膜は酸化シリコンで構成され、前記第２保護層は窒化シリコンで構成されることが好ましい。これによれば、第２保護層が窒化シリコンで構成されることによって、窒化シリコンの膜質の緻密さ等により表面保護膜としての機能を十分に確保することができ、また、第１保護層及び絶縁膜を酸化シリコンで構成することにより同じ方法で両者を同時に除去することができるとともに、配線上に第１保護層を介して第２保護層を形成することで、窒化シリコンの内部応力に起因するストレスマイグレーションによる配線の断線等を防止できる。さらに、エッチングが比較的困難な窒化シリコンに対する除去方法よりも酸化シリコンに対する除去方法の方が配線に対するダメージを低減できるため、配線に対するダメージを考慮せずに開口凹部を深く形成できる。
【発明を実施するための最良の形態】
【００１７】
次に、添付図面を参照して本発明の実施形態について詳細に説明する。図１乃至図３は、本発明に係るＭＥＭＳ・半導体複合回路及びＭＥＭＳ素子の製造方法の概略工程を示す概略工程図である。本実施形態のＭＥＭＳ・半導体複合回路及びＭＥＭＳ素子の製造方法においては、半導体製造プロセス、例えば、ＣＭＯＳプロセスを用いている。
【００１８】
図１（ａ）に示すように、シリコン（シリコン単結晶）からなる半導体基板１０の表層部に形成された不純物層２１及び２２と、半導体基板１０の表面に形成されたゲート絶縁膜２３と、このゲート絶縁膜２３上に形成されたゲート電極２４とを有するＭＯＳトランジスタである半導体素子部２０が形成される。この半導体素子部２０は例えば半導体基板１０若しくはその上層構造中に形成され、半導体回路を構成する。半導体回路としては特に限定されないが、例えば上記のＣＭＯＳ構造が挙げられる。
【００１９】
半導体素子部２０の製造方法としては、例えば、公知のように、ＣＶＤ法、スパッタリング法、熱酸化法等の種々の方法で酸化シリコン、窒化シリコン、酸窒化シリコン、その他の材料（SiON, Al2O3, HfO2, ZrO2）等からなるゲート絶縁膜２３の成膜が行われる。次に、ゲート絶縁膜２３上にゲート電極２４が形成される。ゲート電極２４は導電性ポリシリコン、Ｎｉシリサイドその他のシリサイド、金属材料等で構成される。これらの製造工程の少なくとも一部は後述するＭＥＭＳ構造体３０の製造工程と兼ねて実施することが可能である。その後、セルフアライメントでゲート電極２４をマスクの一部として不純物層２１，２２がイオン注入法などにより形成される。
【００２０】
また、半導体基板１０上に形成された電極層３１及び３２と、一方の電極層３１に導電接続された導電性ポリシリコンからなる動作層３３とがＭＥＭＳ素子の実質的構造であるＭＥＭＳ構造体３０として構成されている。このＭＥＭＳ構造体３０は模式的に示したものであり、上記動作層３３に加えて、これと対向する図示しない他の動作層や固定層を設けてもよい。このＭＥＭＳ構造体３０で構成されるＭＥＭＳ素子としては、例えば、共振子やフィルタ等を構成する、櫛歯状電極構造、対向電極構造等を有する静電型マイクロ振動子、電極の縦振動を利用した縦振動型マイクロ振動子、マイクロモータ等のマイクロアクチュエータ、マイクロセンサ（ジャイロセンサや加速度センサ等）などが挙げられる。この場合、ＭＥＭＳ構造体３０の構造も上記の各種の素子機能に応じて異なり、例えば、図示例のように板状体の一部が支持部で支持されたもの以外に、基板１０の表面に沿って延在する梁状の支持部を有するものであってもよい。
【００２１】
半導体基板１０の表面上には酸化シリコン膜（ＳｉＯ２膜、例えば、ＰＳＧやＢＰＳＧなど）である絶縁層１１がＣＶＤ法、スパッタリング法、熱酸化法等の各種方法により形成され、この絶縁層１１上に上記ＭＥＭＳ構造体３０の少なくとも一部である動作層３３が形成される。この絶縁層１１の一部（特に、動作層３３の下方に配置される部分）は、後述するリリース工程において動作層３３をリリースする際に除去される犠牲層となる。絶縁層１１の厚みは例えば３００〜８００ｎｍ程度である。
【００２２】
ＭＥＭＳ構造体３０上には、ＳｉＯ２等からなる層間絶縁膜１３がＣＶＤ法やスパッタリング法等により形成され、さらにその上に、スパッタリング法や蒸着法等により金属材料が積層され、パターニングされることによって配線１４が形成される。配線１４はＡｌ、Ｃｕなどからなり、半導体基板１０に設けた上記の半導体回路（半導体素子部２０）やＭＥＭＳ構造体３０と電気的に接続されている。
【００２３】
配線１４上にはＳｉＯ２等からなる層間絶縁膜１５が形成される。この層間絶縁膜１５は上記層間絶縁膜１３と同様の素材により同様の方法で形成することができる。なお、層間絶縁膜の形成方法としては、シラン化合物などのガスを分解させて基板上に酸化膜を堆積させる化学気相成長（ＣＶＤ）法、酸化物をスパッタ蒸着で形成するスパッタ蒸着法、プラズマ中で基板表面を酸化させるプラズマ酸化法などの種々の周知の酸化膜形成方法を用いることができる。特に、ＣＶＤ法として、有機シラン，例えばテトラエトキシシラン（ＴＥＯＳ）等を成膜ガスとし、これを数百℃で熱分解してなる方法が高品位の層間絶縁膜を形成する上で望ましい。層間絶縁膜１３，１５の厚みは例えば５００ｎｍ〜１．５μｍ程度とされる。
【００２４】
その後、層間絶縁膜１５上に図示しないフォトレジストよりなるレジストマスクを形成し、さらに、エッチング等によって層間絶縁膜１５をパターニングする。このパターニング工程では、図１（ｂ）に示すように、層間絶縁膜１５に開口部１５ａを形成し、下層に配置された配線１４の一部を露出するスルーホールとする。その後、上記層間絶縁膜１５上にさらに配線１６を形成する。この配線１６は、上記配線１４と同様の素材で同様の方法により形成することができる。配線１６は上記開口部１５ａ内にも形成され、これによって配線１６が開口部１５ａを通して配線１４と導電接続される。
【００２５】
次に、図１（ｃ）に示すように、層間絶縁膜１５及び配線１６上に表面保護膜の一部を構成する酸化シリコンよりなる第１保護層１７を形成する。この第１保護層１７は、例えば、成膜ガスとして上記ＴＥＯＳを用いたＣＶＤ法などで形成することができる。この第１保護層１７は、以下の第２保護層１８（窒化シリコン膜）による配線１６のストレスマイグレーション等を防止するための介在層となる。第１保護層１７の厚みは例えば２００〜６００ｎｍ程度が好ましく、３００〜５００ｎｍの範囲内であることが望ましい。
【００２６】
その後、図２（ｄ）に示すように、上記第１保護層１７上に、窒化シリコンからなる第２保護層１８を形成する。第２保護層１８はＣＶＤ法やスパッタリング法等によって形成できる。本実施例にて使用した窒化シリコンはシリコンナイトライド（Ｓｉ３Ｎ４）である。シリコンナイトライド（Ｓｉ３Ｎ４）で構成される保護膜１８は、例えば、プラズマＣＶＤを用いて形成することが膜質を高める上で最も好ましい。窒化シリコンを素材とすれば、緻密な膜が形成可能であり、透湿性も低いため、高品位の表面保護膜を形成できる。第２保護層１８の厚みは例えば４００ｎｍ〜１．６μｍ程度が好ましく、特に８００ｎｍ〜１．２μｍの範囲内であることが望ましい。なお、上記の第１保護層１７と第２保護層１８はＭＥＭＳ・半導体複合回路或いはＭＥＭＳ素子の最上層に形成される表面保護膜（パッシベーション膜）を構成する。
【００２７】
次に、図２（ｅ）及び図３（ｆ）に示すように、図示しないレジスト等を用いたフォトリソグラフィ法等により、表面保護膜である第１保護層１７及び第２保護層１８をパターニングして、配線１６の一部上に開口部１８ａ、１７ａを形成して上記配線１６の一部を露出させ、これにより接続パッドを構成すると同時に、ＭＥＭＳ構造体３０の上方に開口部１８ｂ、１７ｂ、１５ｂ及び凹部１３ｂよりなる開口凹部Ｐを形成する（以下、単に「開口工程」という。）。上記の開口部１８ａ、１７ａは、配線１６と、図示しない外部回路との間の導通を確保するために、導通材、例えば、ボンディングワイヤ、突起電極、半田ボール等との間の導通をとるための接続パッドを構成するものである。また、開口凹部Ｐは、ＭＥＭＳ構造体３０上にある第１保護層１７、第２保護層１８、層間絶縁膜１５を除去してなる開口部と、層間絶縁膜１３の表面を一部を除去してなる凹部１３ｂとによって凹状に構成される。
【００２８】
この開口工程は、窒化シリコンのエッチング特性を勘案すると、ドライエッチング等の異方性エッチングで実施されることが好ましく、特に、反応性ドライエッチングで行われることが望ましい。例えば、ＳＦ６、ＣＦ4等のフッ素系のエッチングガス若しくは塩素系のエッチングガスに必要に応じてＡｒ等の不活性ガスや酸素ガス等を添加したガス組成で反応性ドライエッチングを実施することができる。
【００２９】
また、上記開口工程には、第２保護層１８を除去するための第１除去段階と、第１保護層１７及びその下層の絶縁膜１５を除去するための第２除去段階とを設けることが好ましい。例えば、第１除去段階では、図２（ｅ）に示すように、配線に対する選択性を考慮せずに窒化シリコンで構成された第２保護層１８を効率的に除去できるエッチングガス若しくはガス組成で、第２保護層１８を効率的に除去する。また、次の第２除去段階では、図３（ｆ）に示すように、酸化シリコンと配線１６の素材（Ａｌなど）に対して十分なエッチング選択比を有するエッチングガス若しくはガス組成で、配線１６が実質的に停止層として機能するようにして第１保護層１７を除去するとともに、その下層の層間絶縁膜１５を除去し、さらに必要に応じてさらに下層の層間絶縁膜１３をも好ましくは一部除去する。ここで、製造効率の観点から、上記の第１除去段階と第２除去段階は、レジスト等よりなる同じマスクを用いて好ましくは連続的に行われることが望ましい。
【００３０】
上記のように構成すると、第１除去段階（図２（ｅ））と第２除去段階（図３（ｆ））とで別々の条件で表面保護膜を除去することができるため、第１除去段階では第２保護層１８の除去に好適な条件でエッチングを行うことができ、第２除去段階では配線１６に対する損傷（エッチング）を極力与えない条件で第１保護層１７を除去し、この第１保護層１７の除去後においては、開口部１８ａ，１７ａの下では配線１６が停止層として機能するようにしつつ、さらにＭＥＭＳ構造体３０の上方では第１保護層１７のさらに下層の層間絶縁膜１５及び１３を除去していくことができる。したがって、工程時間の短縮を図ることができるとともに配線１６に対するダメージの低減を図ることができる。特に、第２保護層１８の厚みが大きかったり、第２保護層１８のエッチングに時間がかかったりする場合には上記の二段階のエッチング工程を実施することはきわめて有効である。
【００３１】
上記開口工程において、ＭＥＭＳ構造体３０の上方位置における開口凹部Ｐの深さは任意であるが、この深さが足りないと、後述するリリース工程において等方性エッチングによりＭＥＭＳ構造体３０の動作層３３をリリースする際に絶縁膜が除去される平面範囲が大きくなるため、素子や回路の高密度化が妨げられるとともに、層間絶縁膜の界面からエッチング液が侵入して配線１４，１６が腐食する虞が高くなり信頼性も低下する。一方、開口凹部Ｐの深さが過剰であれば、ＭＥＭＳ構造体３０の上部にドライエッチング時の損傷が生ずる可能性が高くなる。したがって、開口凹部Ｐの底部の高さと、ＭＥＭＳ構造体３０の上部の高さとの差は、各層のばらつきの合計と、開口工程のエッチングのばらつきとを考慮した所定範囲に収まるように設定される。例えば、上記差は３００〜４００ｎｍの範囲内であることが好ましい。ここで、開口凹部Ｐの深さは開口工程（上記第２除去段階）のエッチング時間を設定することにより調整することができる。
【００３２】
なお、上記の絶縁膜の形成工程と配線の形成工程は、必要に応じて複数回繰り返し行うことができる。通常、ＣＭＯＳ回路等を形成する半導体基板には、３層以上の配線が基板上に形成される。このように複数の配線が層間絶縁膜を介して積層される場合でも、表面保護膜を除去して接続パッドの形成と、開口凹部（ウインドウ開口）の形成とを上記開口工程で一度に行うことができるので、工程数を低減することができ、製造コストの低減や製造時間の短縮を図ることができるという利点がある。
【００３３】
その後、図３（ｆ）に示すように、フッ化水素酸を含むエッチング液（例えば、緩衝弗化水素酸：ＢＨＦ）等によってウエットエッチングを行い、ＭＥＭＳ構造体３０の動作層３３の周囲に配置された層間絶縁膜１３及びその下に配置された絶縁層１１を除去し、動作層３３を基板１０からリリースさせる。すなわち、このリリース工程では、開口凹部Ｐ（窓部）の内部に露出した絶縁膜をエッチングして、ＭＥＭＳ構造体３０の所要部分を基板１０の表面及び周囲から離間させ、当該所要部分を本来の動作ができるように構成する。
【００３４】
上記のウエットエッチングは基本的に等方性エッチングとなるので、動作層３３の周囲や下層だけでなく、上記開口凹部の内部壁面もエッチングされる。したがって、上記開口工程で形成される開口凹部Ｐを深く形成することで、開口の平面範囲を小さくすることができ、素子・回路の集積度を高めることが可能になる。また、リリース工程時間を短くすると、層間絶縁膜の界面からエッチング液が侵入することなどによって配線１４，１６が腐食する可能性を低減できるので、回路や素子の信頼性を高めることができる。と同時に、エッチング液によるレジストへのダメージを少なくすることができる。
【００３５】
このリリース工程を行うことにより、ＭＥＭＳ構造体３０の一部である動作層３３は上記開口工程及び当該リリース工程で形成された基板１０上の開口穴である空間Ｓ内に配置されることとなる。この空間Ｓは、基板１０上に形成され、ＭＥＭＳ構造体３０を本来の動作が可能となるように構成する空間である。
【００３６】
最後に、図３（ｇ）に示すように、表面保護膜（第２保護層１８）の開口部１８ｂ上に封止材１９を形成することにより、上記空間Ｓを密閉する。封止材１９はアクリル樹脂やシリコーン樹脂等の合成樹脂、無機ガラス等の無機化合物等で構成される。この場合、ＭＥＭＳ構造体３０の動作態様が気体（空気或いは大気）の影響を受けやすいものであるときには、空間Ｓは減圧され若しくは真空とされた状態で密閉される。なお、この封止工程は、ＭＥＭＳ構造体３０の動作に支障がなければ省略することができる。
【００３７】
図示例では、ＭＥＭＳ構造体３０の一方の電極３１が配線１４及び１６を介して一方の接続パッドに導電接続され、ＭＥＭＳ構造体３０の他方の電極３２が配線１４を介して半導体素子部２０の一方の端子部（ＭＯＳトランジスタの例えばソース）に導電接続され、半導体素子部２０の他方の端子部（ＭＯＳトランジスタの例えばドレイン）が配線１４及び１６を介して他方の接続パッドに導電接続された回路構造を有している。なお、図示例では半導体素子部２０が単一のトランジスタで構成されるように描いてあるが、半導体素子部２０をＣＭＯＳで構成するなど、種々の半導体回路構造となるように構成しても構わない。
【００３８】
なお、本発明のＭＥＭＳ・半導体複合回路の製造方法、或いは、ＭＥＭＳ素子の製造方法は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、本実施形態でＭＥＭＳ構造体３０をポリシリコンで形成したが、ＣＭＯＳトランジスタにおけるシリサイド化された他のゲート電極材料を用いるなど、他の素材で構成することができ、他の構成と同じプロセスで同時に形成することもできる。
【００３９】
また、本実施形態では半導体基板（シリコン基板）を用いているが、ガラス基板、ダイヤモンド基板、サファイア基板、セラミック基板等の他の基板を用いることも可能である。
【００４０】
さらに、本実施形態では表面保護膜が第１保護層１７と第２保護層１８の積層構造よりなる例を開示したが、本発明には単一層よりなる表面保護膜を形成する場合も包含される。
【図面の簡単な説明】
【００４１】
【図１】実施形態の製造工程を示す概略工程断面図（ａ）、（ｂ）及び（ｃ）。
【図２】実施形態の製造工程を示す概略工程断面図（ｄ）及び（ｅ）。
【図３】実施形態の製造工程を示す概略工程断面図（ｆ）及び（ｇ）。
【図４】比較例の製造工程を示す概略工程断面図（ａ）、（ｂ）及び（ｃ）。
【符号の説明】
【００４２】
１０…基板、１１…絶縁層（犠牲層）、１３、１５…層間絶縁膜（絶縁膜）、１４、１６…配線、１７…第１保護層、１８…第２保護層、１５ａ、１７ａ、１８ａ、１５ｂ、１７ｂ、１８ｂ…開口部、１３ｂ…凹部、２０…半導体素子部、３０…ＭＥＭＳ構造体、３３…動作層、Ｐ…開口凹部、Ｓ…空間
【図１】
2008093812.tif 000003
【図２】
2008093812.tif 000004
【図３】
2008093812.tif 000005
【図４】
2008093812.tif 000006