(57)【要約】【課題】電源オン時や電源オフ時の過渡期であっても走査電極駆動回路を安定して動作させるとともに、万一コネクタが外れた状態で通電しても走査電極駆動回路を破損する等の不具合を発生させない。【解決手段】プラズマディスプレイ装置の走査電極駆動回路は、基準電位を出力する第１のスイッチング素子と、基準電位に重畳された電圧を出力する第２のスイッチング素子と、制御信号に基づき第１のスイッチング素子および第２のスイッチング素子を制御する制御部と、制御部に制御信号を供給する信号伝送部材を着脱可能に接続するコネクタ２１２とを備え、かつコネクタ２１２への信号伝送部材２３２の接続状態により第１のスイッチング素子をオンまたはオフにするとともに、第２のスイッチング素子をオフまたはオンとなるように制御信号をプルアップまたはプルダウンする。【選択図】図１０
2008197427.tif 000002
【特許請求の範囲】
【請求項１】
走査電極と維持電極とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、前記走査電極を駆動する走査電極駆動回路と、前記維持電極を駆動する維持電極駆動回路と、前記データ電極を駆動するデータ電極駆動回路とを備え、
前記走査電極駆動回路は、基準電位を出力する第１のスイッチング素子と、前記基準電位に重畳された電圧を出力する第２のスイッチング素子と、前記第１のスイッチング素子および第２のスイッチング素子を制御信号に基づき制御する制御部と、前記制御部に前記制御信号を供給する信号伝送部材を着脱可能に接続するコネクタとを備え、かつ前記コネクタへの前記信号伝送部材の接続状態により、前記第１のスイッチング素子をオンまたはオフにするとともに、前記第２のスイッチング素子をオフまたはオンとなるように前記制御信号をプルアップまたはプルダウンするように構成したことを特徴とするプラズマディスプレイ装置。
【請求項２】
直列に接続された抵抗を用いて前記制御信号をプルアップまたはプルダウンするとともに、前記コネクタに接続された前記信号伝送部材を介して前記直列に接続された抵抗の接続点に電位を与えて前記制御信号をプルダウンまたはプルアップすることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルを用いた画像表示装置であるプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。
【０００３】
前面板には１対の走査電極と維持電極とからなる表示電極対が互いに平行に複数対形成され、背面板には平行なデータ電極が複数形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。
【０００４】
このようなパネルを用いたプラズマディスプレイ装置はサブフィールド法、すなわち、初期化期間、書込み期間および維持期間を有する複数のサブフィールドで１フィールド期間を構成した上で、放電セルを点灯させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。そして書込み期間では走査電極に走査パルスを印加するとともにデータ電極に選択的に書込みパルスを印加して、放電セルで書込み放電を発生させる。
【０００５】
走査パルスを発生させる回路は、高い電圧を出力するスイッチング素子と低い電圧を出力するスイッチング素子とを用いて構成され、さらにそれらのスイッチング素子を多数集積したＩＣとして実現することが多い。このようなＩＣを用いる場合には、プラズマディスプレイ装置の電源をオン、またはオフしたときの過渡期に、上述したスイッチング素子が同時にオンして大きな貫通電流が流れることのないように、スイッチング素子を制御する必要がある。
【０００６】
またプラズマディスプレイ装置は、走査パルスを発生させる回路が専用の回路基板に実装され、コネクタを介してスイッチング素子の制御信号を供給するように構成されることが多い。このようなプラズマディスプレイ装置では、その製造工程での作業ミス、あるいはメンテナンス時の不注意等により、コネクタの接続不良が発生し、それに気づかずに通電してしまうことがありうる。
【０００７】
このような場合であっても回路が発熱したり回路素子が劣化したりしないように、コネクタの接続不良を検出し、コネクタが外れている場合には走査電極駆動回路の動作を停止させる保護回路を備えた画像表示装置が開示されている（例えば、特許文献１参照）。
【特許文献１】特開２００４−３１７６０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら上述の画像表示装置は、コネクタの外れを検出する検出回路、および走査電極駆動回路の動作を停止させる保護回路を新たに設ける必要があり、回路の増加およびそれにともなうコスト上昇等の課題があった。
【０００９】
本発明はこれらの課題に鑑みなされたものであり、大幅に回路を追加・変更することなく、電源オン時や電源オフ時の過渡期であっても走査電極駆動回路を安定して動作させるとともに、万一コネクタが外れた状態で通電しても走査電極駆動回路を破損する等の不具合を発生することがないプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、走査電極と維持電極とデータ電極とを有する放電セルを複数備えたパネルと、走査電極を駆動する走査電極駆動回路と、維持電極を駆動する維持電極駆動回路と、データ電極を駆動するデータ電極駆動回路とを備え、走査電極駆動回路は、基準電位を出力する第１のスイッチング素子と、基準電位に重畳された電圧を出力する第２のスイッチング素子と、第１のスイッチング素子および第２のスイッチング素子を制御信号に基づき制御する制御部と、制御部に制御信号を供給する信号伝送部材を着脱可能に接続するコネクタとを備え、かつコネクタへの信号伝送部材の接続状態により第１のスイッチング素子をオンまたはオフにするとともに第２のスイッチング素子をオフまたはオンとなるように制御信号をプルアップまたはプルダウンするように構成したことを特徴とする。この構成により、大幅に回路を追加・変更することなく、電源オン時や電源オフ時の過渡期であっても走査電極駆動回路を安定して動作させるとともに、万一コネクタが外れた状態で通電しても走査電極駆動回路を破損する等の不具合を発生することがないプラズマディスプレイ装置を提供することができる。
【００１１】
また本発明のプラズマディスプレイ装置は、直列に接続された抵抗を用いて制御信号をプルアップまたはプルダウンするとともに、コネクタに接続された信号伝送部材を介して直列に接続された抵抗の接続点に電位を与えて制御信号をプルダウンまたはプルアップしてもよい。この構成により、抵抗とそれに電位を与える配線とを追加するだけで、電源オン時や電源オフ時の過渡期であっても走査電極駆動回路を安定して動作させるとともに、万一コネクタが外れた状態で通電しても走査電極駆動回路を破損する等の不具合を発生することがないプラズマディスプレイ装置を提供することができる。
【発明の効果】
【００１２】
本発明によれば、大幅に回路を追加・変更することなく、電源オン時や電源オフ時の過渡期であっても走査電極駆動回路を安定して動作させるとともに、万一コネクタが外れた状態で通電しても走査電極駆動回路を破損する等の不具合を発生することがないプラズマディスプレイ装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
【００１４】
（実施の形態）
図１は、本発明の実施の形態に用いるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして表示電極対２４を覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。
【００１５】
これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には放電ガスが封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
【００１６】
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
【００１７】
図２は、本発明の実施の形態に用いるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。なお、図１、図２に示したように、走査電極ＳＣｉと維持電極ＳＵｉとは互いに平行に対をなして形成されているため、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に大きな電極間容量Ｃｐが存在する。
【００１８】
次に、本実施の形態におけるプラズマディスプレイ装置の構成およびその動作について説明する。
【００１９】
図３は、本発明の実施の形態におけるプラズマディスプレイ装置１００の回路ブロック図である。プラズマディスプレイ装置１００は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５、各回路ブロックに必要な電源を供給する電源回路４６および商用電源ＡＣ１００（Ｖ）から電源回路４６に電力を供給する電源スイッチ４７を備えている。
【００２０】
画像信号処理回路４１は、画像信号をパネル１０で表示できる画素数および階調数の画像信号に変換し、さらにサブフィールドのそれぞれにおける発光・非発光をデジタル信号のそれぞれのビットの「１」、「０」に対応させた画像データに変換する。データ電極駆動回路４２は、画像データを各データ電極Ｄ１〜Ｄｍに対応する書込みパルスに変換し、各データ電極Ｄ１〜Ｄｍに印加する。
【００２１】
タイミング発生回路４５は水平同期信号、垂直同期信号をもとにして、各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路４３、維持電極駆動回路４４は、それぞれのタイミング信号に基づき駆動電圧波形を作成し、走査電極ＳＣ１〜ＳＣｎ、維持電極ＳＵ１〜ＳＵｎのそれぞれに印加する。
【００２２】
電源回路４６は、各回路ブロックに供給する様々な電源を備えているが、特に走査電極駆動回路４３に供給する電源としては、正の維持パルス電圧Ｖｓｕｓを発生する電源ＶＳＵＳ、正の電圧Ｖｓｅｔを発生する電源ＶＳＥＴ、負の電圧Ｖａｄを発生する電源ＶＡＤ、電源ＶＡＤに重畳された電圧Ｖｓｃｎを発生する電源ＶＳＣＮ、制御用の電圧５（Ｖ）を発生するフローティング電源Ｖ５Ｖを備えている。
【００２３】
図４は、本発明の実施の形態における走査電極駆動回路４３の詳細を示す回路図である。走査電極駆動回路４３は、走査パルスを発生するための走査パルス発生回路５０と、走査パルス発生回路５０の基準電位Ｖｆｌを後述する所定の電圧に設定する電圧設定回路６０とを備えている。
【００２４】
走査パルス発生回路５０は、基準電位Ｖｆｌに重畳された電圧Ｖｓｃｆの電源として働くブートストラップ部５１と、走査電極ＳＣ１〜ＳＣｎのそれぞれに走査パルス電圧を出力するスイッチ部ＯＵＴ１〜ＯＵＴｎを有する走査パルス出力部５２と、走査パルス出力部５２のスイッチ部ＯＵＴ１〜ＯＵＴｎに電圧Ｖｓｃｆを印加するための抵抗Ｒ５１とを備えている。ブートストラップ部５１はコンデンサＣ５１とダイオードＤ５１とで構成され、電源回路４６の電源ＶＳＣＮから供給される電圧Ｖｓｃｎをくみ上げる。走査パルス出力部５２のスイッチ部ＯＵＴ１〜ＯＵＴｎのそれぞれは、基準電位Ｖｆｌを出力するための第１のスイッチング素子であるスイッチング素子ＱＬ１〜ＱＬｎと基準電位Ｖｆｌに重畳された電圧Ｖｓｃｆを出力するための第２のスイッチング素子であるスイッチング素子ＱＨ１〜ＱＨｎとを有している。
【００２５】
電圧設定回路６０は、走査パルス発生回路５０の基準電位Ｖｆｌを負の電圧Ｖａｄにクランプするためのスイッチング素子Ｑ６１と、維持パルスを発生するための維持パルス発生部７０と、傾斜波形電圧を発生させるための初期化波形発生部８０とを備えている。
【００２６】
維持パルス発生部７０は、走査電極を維持パルス電圧Ｖｓｕｓにクランプするためのスイッチング素子Ｑ７１およびスイッチング素子Ｑ７２、走査電極を０（Ｖ）にクランプするスイッチング素子Ｑ７３、およびスイッチング素子Ｑ７１、Ｑ７２、Ｑ７３のそれぞれに並列に接続されたダイオードＤ７１、Ｄ７２、Ｄ７３を有している。さらに、電力回収を行うためのコンデンサＣ７４、スイッチング素子Ｑ７５、Ｑ７６、逆流防止用のダイオードＤ７５、Ｄ７６、共振用のインダクタＬ７５、Ｌ７６を有している。なお、コンデンサＣ７４は電極間容量Ｃｐに比べて十分に大きい容量を持ち、後述する維持パルス電圧Ｖｓｕｓの約半分の約Ｖｓｕｓ／２に充電されている。初期化波形発生部８０は、電界効果トランジスタＱ８１とコンデンサＣ８１と抵抗Ｒ８１とツェナーダイオードＤ８１を有し電圧Ｖｓｅｔの電源に接続されたミラー積分回路と、電界効果トランジスタＱ８２とコンデンサＣ８２と抵抗Ｒ８２とを有し電圧Ｖａｄ’に接続されたミラー積分回路と、スイッチング素子Ｑ８３を用いた分離回路とを備える。
【００２７】
このように構成された電圧設定回路６０を用いて、走査パルス発生回路５０の基準電位Ｖｆｌを負の電圧Ｖａｄ、電圧０（Ｖ）、あるいは後述するようにそれ以外の電圧に設定することができる。
【００２８】
なお、パネル１０の駆動時には、スイッチング素子Ｑ７５、Ｑ７６、Ｑ７１、Ｑ７３、Ｑ８３、Ｑ６１、ダイオードＤ７５、Ｄ７６、Ｄ７２には非常に大きなピーク電流が流れる。図４にはこれらの素子のそれぞれは１つの素子の記号を用いて示したが、通常はこれらのスイッチング素子、ダイオードは数個〜十数個の同一仕様の素子を並列に接続してインピーダンスを下げて使用している。
【００２９】
次に、パネル１０を駆動するための駆動方法について説明する。パネル１０はサブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。
【００３０】
初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。このときの初期化動作には、全ての放電セルで初期化放電を発生させる全セル初期化動作と維持放電を発生した放電セルで初期化放電を発生させる選択初期化動作とがある。書込み期間では、書込み電圧として走査電極に走査パルスを印加するとともにデータ電極に選択的に書込みパルスを印加して、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに応じた数の維持パルスを表示電極対に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。
【００３１】
図５は、本発明の実施の形態における各電極に印加する駆動電圧波形図であり、第１サブフィールドを全セル初期化動作を行うサブフィールド、第２サブフィールドを選択初期化動作を行うサブフィールドとしてそれぞれのサブフィールドの駆動電圧波形を示している。
【００３２】
第１サブフィールドにおける初期化期間前半部では、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎにそれぞれ０（Ｖ）を印加する。そしてスイッチング素子Ｑ７３、Ｑ８３をオンにして基準電位Ｖｆｌを０（Ｖ）とし、スイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子ＱＨ１〜ＱＨｎをオンにして走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓｃｆを印加する。次にスイッチング素子Ｑ７３をオフにするとともに電界効果トランジスタＱ８１をオンにしてミラー積分回路を動作させる。すると基準電位ＶｆｌはツェナーダイオードＤ８１のツェナー電圧Ｖｚ分の電圧上昇の後、電圧Ｖｓｅｔに向かって緩やかに上昇する。こうして電圧Ｖｓｃｆ＋Ｖｓｅｔに向かって緩やかに上昇する傾斜波形電圧を走査電極ＳＣ１〜ＳＣｎに印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こりそれぞれの電極上に壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
【００３３】
初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加する。そして、電界効果トランジスタＱ８１をオフに、スイッチング素子Ｑ７１、Ｑ７２をオンにして基準電位Ｖｆｌを電圧Ｖｓｕｓにし、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓｕｓ＋Ｖｓｃｆを印加する。次にスイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子ＱＨ１〜ＱＨｎをオフ、スイッチング素子ＱＬ１〜ＱＬｎをオンにして走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓｕｓを印加する。その後、スイッチング素子Ｑ８３をオフにするとともに電界効果トランジスタＱ８２をオンにしてミラー積分回路を動作させる。すると基準電位Ｖｆｌは電圧Ｖａｄ’に向かって緩やかに下降する。こうして電圧Ｖａｄ’に向かって緩やかに下降する傾斜波形電圧を走査電極ＳＣ１〜ＳＣｎに印加する。するとこの間に再び微弱な初期化放電が起こり、各電極上の壁電圧は書込み動作に適した値に調整される。
【００３４】
このように、第１サブフィールドの初期化期間には、全ての放電セルで初期化放電を発生させる全セル初期化動作を行う。
【００３５】
書込み期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２を印加する。そしてスイッチング素子Ｑ６１をオンにして基準電位Ｖｆｌを負の電圧Ｖａｄとするとともにスイッチング素子ＱＨ１〜ＱＨｎをオンにすることにより、走査電極ＳＣ１〜ＳＣｎに電圧Ｖａｄ＋Ｖｓｃｆを印加する。
【００３６】
次に、スイッチング素子ＱＨ１をオフにしスイッチング素子ＱＬ１をオンにすることにより、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａｄを印加する。そして、データ電極Ｄ１〜Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルスＶｄを印加する。すると１行目の放電セルのうち書込みパルスを印加した放電セルでは書込み放電が起こり、各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかった放電セルでは書込み放電は発生しない。このようにして選択的に書込み動作を行う。その後、スイッチング素子ＱＨ１をオン、スイッチング素子ＱＬ１をオフに戻す。
【００３７】
次に、スイッチング素子ＱＨ２をオフにしスイッチング素子ＱＬ２をオンにして２行目の走査電極ＳＣ２に走査パルス電圧Ｖａｄを印加するとともに、データ電極Ｄ１〜Ｄｍのうち２行目に発光させるべき放電セルのデータ電極Ｄｋに書込みパルスＶｄを印加する。すると２行目の放電セルで選択的に書込み放電が起こる。以上の書込み動作をｎ行目の放電セルに至るまで行う。
【００３８】
その後、スイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子ＱＨ１〜ＱＨｎおよびスイッチング素子ＱＬ１〜ＱＬｎをオフにして、スイッチ部ＯＵＴ１〜ＯＵＴｎの出力をハイインピーダンス状態にする。そしてこの間にスイッチング素子Ｑ６１をオフ、スイッチング素子Ｑ８３およびスイッチング素子Ｑ７３をオンにして、基準電位Ｖｆｌを０（Ｖ）にする。その後、スイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子ＱＬ１〜ＱＬｎをオンにして、走査電極ＳＣ１〜ＳＣｎに０（Ｖ）を印加する。
【００３９】
続く維持期間では、維持電極ＳＵ１〜ＳＵｎに０（Ｖ）を印加し、走査電極ＳＣ１〜ＳＣｎに維持パルス電圧Ｖｓｕｓを印加する。走査電極ＳＣ１〜ＳＣｎに維持パルス電圧Ｖｓｕｓを印加するには、スイッチング素子Ｑ７３をオフにし、スイッチング素子Ｑ７５、Ｑ７２、Ｑ８３をオンにする。すると、電力回収用のコンデンサＣ７４からスイッチング素子Ｑ７５、ダイオードＤ７５、インダクタＬ７５、スイッチング素子Ｑ７２またはダイオードＤ７２、スイッチング素子Ｑ８３およびスイッチング素子ＱＬ１〜ＱＬｎを介して電流が流れ始め、走査電極ＳＣ１〜ＳＣｎの電圧が上がり始める。インダクタＬ７５と電極間容量Ｃｐとは共振回路を形成しているので、共振周期の１／２の時間経過後には走査電極ＳＣ１〜ＳＣｎの電圧は電圧Ｖｓｕｓ付近まで上昇する。そしてスイッチング素子Ｑ７１をオンにする。すると走査電極ＳＣ１〜ＳＣｎはスイッチング素子Ｑ７１を通して電源へ接続されるため、走査電極ＳＣ１〜ＳＣｎの電圧は強制的に電圧Ｖｓｕｓまで上昇する。すると、書込み放電を起こした放電セルでは維持放電が発生する。
【００４０】
続いて走査電極ＳＣ１〜ＳＣｎに０（Ｖ）を印加し、維持電極ＳＵ１〜ＳＵｎに維持パルス電圧Ｖｓｕｓを印加する。走査電極ＳＣ１〜ＳＣｎに０（Ｖ）を印加するには、スイッチング素子Ｑ７６、Ｑ８３をオンにする。すると、走査電極ＳＣ１〜ＳＣｎからスイッチング素子ＱＬ１〜ＱＬｎ、スイッチング素子Ｑ８３、インダクタＬ７６、ダイオードＤ７６、スイッチング素子Ｑ７６を介して電力回収用のコンデンサＣ７４に電流が流れ始め、走査電極ＳＣ１〜ＳＣｎの電圧が下がり始める。インダクタＬ７６と電極間容量Ｃｐとも共振回路を形成しているので、共振周期の１／２の時間経過後には走査電極ＳＣ１〜ＳＣｎの電圧は０（Ｖ）付近まで下降する。そしてスイッチング素子Ｑ７３をオンにする。すると走査電極ＳＣ１〜ＳＣｎはスイッチング素子Ｑ７３を通して接地電位へ接続されるため、走査電極ＳＣ１〜ＳＣｎの電圧は強制的に０（Ｖ）まで下降する。そして、維持電極ＳＵ１〜ＳＵｎに維持パルス電圧Ｖｓｕｓを印加する。すると、維持放電を起こした放電セルでは再び維持放電が発生する。
【００４１】
以下同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに応じた数の維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
【００４２】
続く第２サブフィールドの初期化期間においては、第１サブフィールドの初期化期間後半部と同様の動作を行う。すなわち維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加し、走査電極ＳＣ１〜ＳＣｎには電圧Ｖａｄ’に向かって緩やかに下降する傾斜波形電圧を印加する。すると、第１サブフィールドの維持期間において維持放電を行った放電セルで初期化放電が発生する。このように、第２サブフィールドの初期化期間は、維持放電を行った放電セルで初期化放電を発生させる選択初期化動作を行う。
【００４３】
続く書込み期間、維持期間は第１サブフィールドの書込み期間、維持期間とほぼ同様であるため説明を省略する。またそれ以降のサブフィールドについても維持パルス数を除いてほぼ同様である。
【００４４】
なお、本実施の形態において各電極に印加する電圧値は、例えば、電圧Ｖｓｅｔ＝３３０（Ｖ）、電圧Ｖｓｕｓ＝２００（Ｖ）、電圧Ｖｓｃｆ＝１４５（Ｖ）、電圧Ｖａｄ＝−１０５（Ｖ）、電圧Ｖｅ１＝１６５（Ｖ）、電圧Ｖｅ２＝１７０（Ｖ）である。ただしこれらの電圧値は、単に一例を挙げたに過ぎず、パネル１０の特性やプラズマディスプレイ装置１００の仕様等に合わせて、適宜最適な値に設定することが望ましい。
【００４５】
図６は、本発明の実施の形態における走査パルス出力部５２の詳細を示す回路ブロック図である。走査パルス出力部５２は、上述したように走査パルス電圧を出力するスイッチ部ＯＵＴ１〜ＯＵＴｎを備えているが、加えてこれらのスイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子ＱＨ１〜ＱＨｎ、ＱＬ１〜ＱＬｎを制御するための走査パルス制御部５３を備えている。そして走査パルス制御部５３は、出力制御部ＲＧ１〜ＲＧｎ、および出力制御部ＲＧ１〜ＲＧｎのそれぞれに位相の異なる２値信号を供給するためのシフトレジスタＳＲを有する。
【００４６】
シフトレジスタＳＲは、データ入力ＤＴとクロック入力ＣＫとｎ個の出力Ｏ１〜Ｏｎを持ち、クロック入力ＣＫを入力する毎にデータ入力ＤＴから入力された２値データを順次シフトして出力する。シフトレジスタＳＲは書込み期間において、データ入力ＤＴから１つのパルスを入力し、そのパルスを順次シフトすることにより、走査パルスの基となるｎ個の２値データを出力制御部ＲＧ１〜ＲＧｎのそれぞれに出力する。
【００４７】
出力制御部ＲＧ１〜ＲＧｎのそれぞれは、２つの制御信号Ｃ１、Ｃ２とシフトレジスタＳＲの対応する１つの出力とを入力し、スイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子ＱＨ１〜ＱＨｎ、ＱＬ１〜ＱＬｎのうちの対応するスイッチング素子を制御する。
【００４８】
そして、シフトレジスタＳＲおよび出力制御部ＲＧ１〜ＲＧｎのそれぞれへは制御用の電圧５（Ｖ）を発生するフローティング電源Ｖ５Ｖから電力が供給されている。
【００４９】
図７は、本発明の実施の形態における出力制御部ＲＧ１〜ＲＧｎの制御を示す図であり、２つの制御信号Ｃ１、Ｃ２に応じてスイッチ部ＯＵＴ１〜ＯＵＴｎのそれぞれの出力を以下のように制御する。出力制御部ＲＧｉに対して、制御信号Ｃ１、Ｃ２がともにローレベル（以下、「Ｌ」と略記）の場合には、スイッチング素子ＱＨｉ、ＱＬｉともにオフにして、出力をハイインピーダンス状態とする。制御信号Ｃ１が「Ｌ」、制御信号Ｃ２がハイレベル（以下、「Ｈ」と略記）の場合には、対応するシフトレジスタＳＲの出力に従ってスイッチング素子ＱＨｉ、ＱＬｉを制御する。本実施の形態においては、シフトレジスタＳＲの出力Ｏｉが「Ｈ」であればスイッチング素子ＱＨｉをオン、スイッチング素子ＱＬｉをオフに、シフトレジスタＳＲの出力Ｏｉが「Ｌ」であればスイッチング素子ＱＨｉをオフ、スイッチング素子ＱＬｉをオンにする。制御信号Ｃ１が「Ｈ」、制御信号Ｃ２が「Ｌ」の場合には、対応するシフトレジスタＳＲの出力にかかわらずスイッチング素子ＱＨｉをオフ、スイッチング素子ＱＬｉをオンにして基準電位Ｖｆｌを出力する。また、制御信号Ｃ１、Ｃ２がともに「Ｈ」の場合には、対応するシフトレジスタＳＲの出力にかかわらずスイッチング素子ＱＨｉをオン、スイッチング素子ＱＬｉをオフにして基準電位Ｖｆｌに重畳された電圧Ｖｓｃｆを出力する。
【００５０】
なお、走査パルス出力部５２の、複数のスイッチ部、複数の出力制御部、およびシフトレジスタの対応する部分は、まとめられてＩＣ化されている。以下、このＩＣを「走査ＩＣ」と呼ぶ。本実施の形態においては、走査電極６４本分をまとめて１つの走査ＩＣとし、この走査ＩＣを１２個使用して、ｎ＝７６８本の走査電極のそれぞれに走査パルスを供給している。このように多数の出力を持つ走査パルス出力部５２をＩＣ化することにより回路をコンパクトにまとめることができ実装面積も小さくすることができる。
【００５１】
図８は、本発明の実施の形態における走査パルス発生回路５０の動作の詳細を示すタイミングチャートであり、書込み期間における動作を示している。図８には、スイッチング素子Ｑ７３、Ｑ８３およびスイッチング素子Ｑ６１の制御信号も合わせて示している。
【００５２】
書込み期間においてスイッチング素子Ｑ６１はオンであるので、基準電位Ｖｆｌは電圧Ｖａｄである。次に、シフトレジスタＳＲのデータ入力ＤＴとして「Ｌ」を入力し、クロック入力ＣＫを入力して、シフトレジスタＳＲの１番目の出力Ｏ１を「Ｌ」にする。すると出力制御部ＲＧ１はスイッチング素子ＱＨ１をオフ、スイッチング素子ＱＬ１をオンにして走査電極ＳＣ１に走査パルス電圧Ｖａｄを印加する。
【００５３】
次にシフトレジスタＳＲのデータ入力ＤＴに「Ｈ」を入力し、さらにクロック入力ＣＫを入力して、シフトレジスタＳＲの１番目の出力Ｏ１を「Ｈ」、２番目の出力Ｏ２を「Ｌ」にする。すると出力制御部ＲＧ１はスイッチング素子ＱＨ１をオン、スイッチング素子ＱＬ１をオフにして走査電極ＳＣ１に電圧Ｖａｄ＋Ｖｓｃｎを印加し、出力制御部ＲＧ２はスイッチング素子ＱＨ２をオフ、スイッチング素子ＱＬ２をオンにして走査電極ＳＣ２に走査パルス電圧Ｖａｄを印加する。
【００５４】
以降、シフトレジスタＳＲのデータ入力ＤＴとして「Ｈ」を入力したまま、順次クロック入力ＣＫを入力することにより、走査電極ＳＣ３〜ＳＣｎに走査パルスを順次印加することができる。なお、本実施の形態においては、クロック入力ＣＫの入力と同期して制御信号Ｃ１に「Ｈ」の期間を設け、連続する走査パルスの間に時間的な間隔を設けているが、これは必ずしも必要ではなく、省略してもよい。
【００５５】
その後、書込み期間が終了し維持期間に入るが、このとき基準電位Ｖｆｌを電圧Ｖａｄから０（Ｖ）に切換えるとともに、スイッチ部ＯＵＴ１〜ＯＵＴｎの出力を、スイッチング素子ＱＨ１〜ＱＨｎを介した高電圧側からスイッチング素子ＱＬ１〜ＱＬｎを介した低電圧側へ切換える。
【００５６】
図９は、本発明の実施の形態におけるプラズマディスプレイ装置１００の構造の一例を示す分解斜視図である。プラズマディスプレイ装置１００は、パネル１０と、パネル１０を収容する前面枠９１およびバックカバー９２と、パネル１０を保持するシャーシ９３と、パネル１０で発生した熱をシャーシ９３に逃がす熱伝導シート９４とを備える。さらに、プラズマディスプレイ装置１００は、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５、電源回路４６等のパネル１０を駆動するための駆動回路を搭載した回路基板群９５を備えており、これらの回路基板群９５はシャーシ９３上に配置されている。
【００５７】
ここで走査電極駆動回路４３は、回路基板２１０ａ、２１０ｂおよび回路基板２２０とに分割されて搭載されており、回路基板２１０ａには走査パルス出力部５２の半分が搭載され、回路基板２１０ｂには走査パルス出力部５２の残りの半分が搭載され、回路基板２２０には走査パルス出力部５２を除く走査電極駆動回路４３が搭載されている。
【００５８】
回路基板２２０はカードエッジコネクタ２２１ａ、２２１ｂを有し、カードエッジコネクタ２２１ａ、２２１ｂに回路基板２１０ａ、２１０ｂをそれぞれ接続することにより、それらの回路基板２１０ａ、２１０ｂに、基準電位Ｖｆｌ、基準電位Ｖｆｌに重畳された電圧Ｖｓｃｆ、基準電位Ｖｆｌに重畳された制御用の電圧５（Ｖ）を供給している。さらに回路基板２２０は制御信号等を回路基板２１０ａ、２１０ｂに供給するためのコネクタ２２２ａ、２２２ｂを有している。
【００５９】
回路基板２１０ａはコネクタ２１２ａを有し、コネクタ２２２ａから信号伝送部材であるＦＰＣ２３２ａを介してコネクタ２１２ａにデータ入力ＤＴ、クロック入力ＣＫおよび２つの制御信号Ｃ１、Ｃ２が供給されている。回路基板２１０ｂも同様に、コネクタ２２２ｂからＦＰＣ２３２ｂを介してコネクタ２１２ｂにデータ入力ＤＴ、クロック入力ＣＫおよび２つの制御信号Ｃ１、Ｃ２が供給されている。また基準電位Ｖｆｌおよび制御用の電圧５（Ｖ）も供給されている。
【００６０】
図１０は、本発明の実施の形態におけるコネクタ２１２ａ、２２２ａおよび走査パルス出力部５２の配線図であり、制御信号のそれぞれを回路基板２１０ａ上でプルアップおよびプルダウンしている様子を示している。シフトレジスタＳＲのデータ入力ＤＴおよびクロック入力ＣＫはそれぞれ抵抗Ｒ２１３、Ｒ２１４を介して基準電位Ｖｆｌにプルダウンされており、制御信号Ｃ１は抵抗Ｒ２１５を介して電圧Ｖｆｌ＋５（Ｖ）にプルアップされている。制御信号Ｃ２は直列に接続された２つの抵抗Ｒ２１６および抵抗Ｒ２１７を介して基準電位Ｖｆｌにプルダウンされている。そして２つの抵抗Ｒ２１６および抵抗Ｒ２１７の接続点には、コネクタ２２２ａ、ＦＰＣ２３２ａ、コネクタ２１２ａを介して回路基板２２０から電圧Ｖｆｌ＋５（Ｖ）が印加されている。
【００６１】
このように接続することで、コネクタ２１２ａとコネクタ２２２ａとがＦＰＣ２３２ａで接続されているときは、制御信号Ｃ２も抵抗Ｒ２１６を介して電圧Ｖｆｌ＋５（Ｖ）にプルアップされている。しかしＦＰＣ２３２ａが外れる等の接続不良が発生すると、制御信号Ｃ２は抵抗Ｒ２１６および抵抗Ｒ２１７を介して基準電位Ｖｆｌにプルダウンされることになる。
【００６２】
そしてこのように接続することで、走査パルス発生回路を安定して動作させるとともに万一コネクタが外れた状態で通電しても走査電極駆動回路を破損する等の不具合を発生することがなくなる。以下、その理由について説明する。
【００６３】
図１１は、本発明の実施の形態において、プラズマディスプレイ装置１００の電源スイッチ４７をオンした後、正常な動作を始めるまで期間の過渡的な動作を示す図であり、フローティング電源Ｖ５Ｖの電圧、およびこの電源にプルアップされた制御信号Ｃ１、Ｃ２の電圧を示している。フローティング電源Ｖ５Ｖの電圧が０（Ｖ）であれば、スイッチ部ＯＵＴ１〜ＯＵＴｎのスイッチング素子ＱＬ１〜ＱＬｎとスイッチング素子ＱＨ１〜ＱＨｎとはともにオフである。そして電源スイッチ４７をオンした後は制御信号Ｃ１、Ｃ２の電圧が上昇するので、スイッチング素子ＱＬ１〜ＱＬｎはオフのままスイッチング素子ＱＨ１〜ＱＨｎがオンになる。この状態がスイッチ部ＯＵＴ１〜ＯＵＴｎの正常な待機状態である。そしてその後、電源回路４６から出力される電源のそれぞれが正常に立ち上がるとプラズマディスプレイ装置１００は画像表示動作を開始する。
【００６４】
一方、プラズマディスプレイ装置１００の製造工程での作業ミス、あるいはメンテナンス時の不注意等により、コネクタ２１２ａとコネクタ２２２ａとを接続するＦＰＣ２３２ａが外れる等の接続不良が発生し、それに気づかずに通電してしまうことがありうる。そしてこのとき、仮に制御信号Ｃ２が５（Ｖ）にプルアップされていたと仮定すると、コンデンサＣ５１、抵抗Ｒ５１、スイッチング素子ＱＨ１〜ＱＨｎを介して走査電極ＳＣ１〜ＳＣｎに維持パルス等が印加され、電極間容量Ｃｐを充放電する大きな電流が流れる。しかしながらこれらの回路素子は大きな充放電電流を流せるようには設計されていないため、回路素子が発熱したり劣化したりする原因となる。
【００６５】
しかしながら本実施の形態においては、コネクタ２１２ａの接続不良が発生した場合には自動的に制御信号Ｃ２がプルダウンされるので、スイッチング素子ＱＨ１〜ＱＨｎがオフ、スイッチング素子ＱＬ１〜ＱＬｎがオンとなる。そしてスイッチング素子ＱＬ１〜ＱＬｎは維持放電にともなう大きな電流を流せるように設計されているため、接続不良に気づかずに通電した場合であっても回路素子が発熱したり劣化したりするおそれがない。
【００６６】
回路基板２１０ｂについても同様に制御信号はプルアップおよびプルダウンされており、コネクタ２１２ｂの接続不良に気づかずに通電した場合であっても回路素子が発熱したり劣化したりするおそれがない。
【００６７】
なお、本実施の形態においては、直列に接続された抵抗Ｒ２１６、Ｒ２１７を用いて制御信号Ｃ２をプルダウンするとともに、コネクタ２１２に接続された信号伝送部材であるＦＰＣ２３２を介して直列に接続された抵抗Ｒ２１６、Ｒ２１７の接続点に電圧Ｖｆｌ＋５（Ｖ）を与えて制御信号Ｃ２をプルアップするものとして説明した。しかし本発明はこれに限定されるものではなく、スイッチング素子を制御する制御信号およびその論理に応じて、対応する制御信号のプルアップまたはプルダウンの状態が、信号伝送部材の接続状態に応じて切換わる構成とすることで同様の効果を得ることができる。
【００６８】
また、本実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
【産業上の利用可能性】
【００６９】
本発明は、大幅に回路を追加・変更することなく、電源オン時や電源オフ時の過渡期であっても走査電極駆動回路を安定して動作させるとともに、万一コネクタが外れた状態で通電しても走査電極駆動回路を破損する等の不具合を発生することがないので、プラズマディスプレイ装置として有用である。
【図面の簡単な説明】
【００７０】
【図１】本発明の実施の形態に用いるパネルの構造を示す分解斜視図
【図２】本発明の実施の形態に用いるパネルの電極配列図
【図３】本発明の実施の形態におけるプラズマディスプレイ装置の回路ブロック図
【図４】本発明の実施の形態における走査電極駆動回路の詳細を示す回路図
【図５】本発明の実施の形態における各電極に印加する駆動電圧波形図
【図６】本発明の実施の形態における走査パルス出力部の詳細を示す回路ブロック図
【図７】本発明の実施の形態における出力制御部の制御を示す図
【図８】本発明の実施の形態における走査パルス発生回路の動作の詳細を示すタイミングチャート
【図９】本発明の実施の形態におけるプラズマディスプレイ装置の構造の一例を示す分解斜視図
【図１０】本発明の実施の形態におけるコネクタおよび走査パルス出力部の配線図
【図１１】本発明の実施の形態においてプラズマディスプレイ装置の電源スイッチをオンした後、正常な動作を始めるまで期間の過渡的な動作を示す図
【符号の説明】
【００７１】
１０    パネル
２２    走査電極
２３    維持電極
２４    表示電極対
３２    データ電極
４１    画像信号処理回路
４２    データ電極駆動回路
４３    走査電極駆動回路
４４    維持電極駆動回路
４５    タイミング発生回路
５０    走査パルス発生回路
５２    走査パルス出力部
６０    電圧設定回路
１００    プラズマディスプレイ装置
２１０    （走査パルス出力部を搭載した）回路基板
２１２ａ，２１２ｂ，２２２ａ，２２２ｂ    コネクタ
２２０    （走査パルス出力部以外の走査電極駆動回路を搭載した）回路基板
２２１ａ，２２１ｂ    カードエッジコネクタ
２３２ａ，２３２ｂ    ＦＰＣ（信号伝達部材）
ＯＵＴ１〜ＯＵＴｎ    スイッチ部
Ｑ６１，Ｑ７１，Ｑ７２，Ｑ７３，Ｑ８３    スイッチング素子
ＱＬ１〜ＱＬｎ    （第１の）スイッチング素子
ＱＨ１〜ＱＨｎ    （第２の）スイッチング素子
Ｖｆｌ    基準電位
【図１】
2008197427.tif 000003
【図２】
2008197427.tif 000004
【図３】
2008197427.tif 000005
【図４】
2008197427.tif 000006
【図５】
2008197427.tif 000007
【図６】
2008197427.tif 000008
【図７】
2008197427.tif 000009
【図８】
2008197427.tif 000010
【図９】
2008197427.tif 000011
【図１０】
2008197427.tif 000012
【図１１】
2008197427.tif 000013