(57)【要約】【課題】回路ブロック同士の通信において無駄な時間を省くことにより、高速動作が可能な電子回路を提供する。【解決手段】入力データ信号及び動作開始信号を入力とし、前記入力データ信号に対応する出力データ信号を出力する第１の回路と、前記動作開始信号がセットされることで動作を開始し、前記第１の回路の出力が安定した後に動作終了信号をセットする第２の回路とを含む電子回路であって、前記第２の回路は、前記動作開始信号がリセットされることに同期して前記動作終了信号をリセットする。【選択図】図１
2008164769.tif 000002
【特許請求の範囲】
【請求項１】
入力データ信号及び動作開始信号を入力とし、前記入力データ信号に対応する出力データ信号を出力する第１の回路と、前記動作開始信号がセットされることで動作を開始し、前記第１の回路の出力が安定した後に動作終了信号をセットする第２の回路とを含む電子回路であって、
前記第２の回路は、前記動作開始信号がリセットされることに同期して前記動作終了信号をリセットすることを特徴とする電子回路。
【請求項２】
前記第２の回路は、
前記動作開始信号のセットに同期して時間計測を開始し、前記第１の回路の出力が安定する時間の経過を検出すると検出信号をセットして出力する一方、リセット信号の入力に同期して時間計測結果を初期化する時間計測回路と、
前記検出信号のセットに同期して前記動作終了信号をセットして出力する一方、リセット信号の入力に同期して前記動作終了信号をリセットする動作終了信号発生回路と、
前記動作開始信号の論理反転信号を前記リセット信号として出力する論理反転回路と
を備えることを特徴とする請求項１記載の電子回路。
【請求項３】
前記時間計測回路は、
前記動作開始信号及び所定周波数のクロック信号を入力とし、前記動作開始信号のセットに同期して動作を開始し、前記クロック信号に同期してカウントを行い、当該カウント値を示すカウント信号を出力する一方、前記リセット信号の入力に同期して前記カウント値を初期化するカウンタ回路と、
前記カウント信号を入力とし、前記カウント信号が示すカウント値とカウント設定値とを比較して一致した場合に、当該一致を示す一致検出信号を前記検出信号として出力する一致検出回路とから構成され、
前記カウント設定値は、前記第１の回路において前記動作開始信号がセットされて動作が開始されてから、前記出力データ信号が安定して出力されるまでの時間を考慮して設定されていることを特徴とする請求項２記載の電子回路。
【請求項４】
前記第２の回路は、
前記動作開始信号のセットに同期して時間計測を開始し、前記第１の回路の出力が安定する時間の経過を検出すると検出信号をセットして出力する一方、前記検出信号のセット後に時間計測結果を初期化して時間計測動作を停止する時間計測回路と、
前記検出信号のセットに同期して前記動作終了信号をセットして出力する一方、リセット信号の入力に同期して前記動作終了信号をリセットする動作終了信号発生回路と、
前記動作開始信号の論理反転信号を前記リセット信号として出力する論理反転回路と
を備えることを特徴とする請求項１記載の電子回路。
【請求項５】
前記時間計測回路は、
前記動作開始信号及び所定周波数のクロック信号を入力とし、前記動作開始信号のセットに同期して動作を開始し、前記クロック信号に同期してカウントを行い、当該カウント値を示すカウント信号を出力する一方、カウンタリセット信号の入力に同期して前記カウント値を初期化してカウント動作を停止するカウンタ回路と、
前記カウント信号を入力とし、前記カウント信号が示すカウント値とカウント設定値とを比較して一致した場合に、当該一致を示す一致検出信号を前記検出信号として出力する一致検出回路と、
前記カウント信号を入力とし、前記カウント信号が示すカウント値と所定の閾値とを比較し、前記カウント値が前記閾値より大きいと判定した場合に、大小判定信号をセットして出力する一方、前記リセット信号のセットに同期して前記大小判定信号をリセットする大小判定回路と、
前記リセット信号及び大小判定信号を入力とし、前記リセット信号と大小判定信号との論理和信号を前記カウンタリセット信号として出力する論理和回路とから構成され、
前記カウント設定値は、前記第１の回路において前記動作開始信号がセットされて動作が開始されてから、前記出力データ信号が安定して出力されるまでの時間を考慮して設定され、前記閾値は、前記カウント設定値と同一の値が設定されていることを特徴とする請求項４記載の電子回路。
【請求項６】
請求項１〜５のいずれか一項に記載の電子回路を備えることを特徴とする回路基板。
【請求項７】
請求項６に記載の回路基板を備えることを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を備えることを特徴とする電子機器。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路、回路基板、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
近年、電子回路の高速化を図るために、回路ブロック同士が通信する際に、これらに共通のクロック信号を必要としない非同期回路が注目されている。このような非同期回路では、ある回路ブロックが自身の動作終了を示す動作終了信号を他の回路ブロックに出力し、
これら他の回路ブロックは動作終了信号を受けてから次の動作を開始する構成となっている。つまり、非同期回路では、共通のクロック信号の代わりに、回路ブロックの動作終了を示す動作終了信号を発生する回路が必要となる。
【０００３】
例えば、下記特許文献１には、動作開始信号及び入力データ信号を入力とし、当該入力データ信号に対応する出力データ信号を出力する組合せ回路に、上記動作開始信号及び入力データ信号を入力とし、当該動作開始信号のセット（ハイレベルへの変化）に同期して動作を開始し、上記組合せ回路の出力が安定した時刻に動作終了信号をセットして外部に出力する遅延回路を付設することにより、従来の２線式回路と比べて回路規模の小さい非同期回路を実現する技術が開示されている。この技術では、遅延回路は入力データ信号に応じて遅延時間を決定し、当該遅延時間が経過した時刻に動作終了信号をセットする。ここで、上記の遅延時間は、組合せ回路において入力データ信号の信号処理が完了し、出力が安定するまでの時間を予め計算して決定されている。
【０００４】
また、下記非特許文献１には、組合せ回路と制御回路との間の通信方式として、４相ハンドシェイク方式が開示されている。この４相ハンドシェイク方式では、制御回路が組合せ回路に対して、上記特許文献１の動作開始信号に相当するREQ信号と入力データ信号を出力し、組合せ回路はREQ信号のセットに同期して動作を開始し、上記特許文献１の動作終了信号に相当するACK信号と入力データ信号に対応する出力データ信号を制御回路に出力する。具体的には、組合せ回路は、REQ信号のセットに同期して動作を開始し、出力データ信号を出力する一方、組合せ回路に付設された遅延回路は、動作開始時刻（つまりREQ信号がセットされた時刻T1）から出力データ信号が安定するまでの時間を予め計算して決定された遅延時間Td1が経過した時刻T2に動作終了信号を出力する。つまり、遅延時間TdはT2−T1に等しい。その後、時刻T3に動作開始信号がリセット（ローレベルへの変化）されると、この時刻T3から上記の遅延時間Td分だけ遅れた時刻T4に動作終了信号はリセットされる。つまり、動作開始信号がリセットされてから動作終了信号がリセットされるまでの時間T4−T3は遅延時間Td(＝T2−T1）に等しい。
【特許文献１】特開平８−９６００８号公報
【非特許文献１】COOL  ChipsVI Vol.II Lectures p79
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、従来の４相ハンドシェイク方式では、動作開始信号がリセットされてから動作終了信号がリセットされるまで、遅延時間Tdに相当する時間が必要となるが、制御回路は動作終了信号がリセットされるまで次の動作を開始することができないため、遅延時間Td分の無駄な時間が発生してしまい、高速動作の妨げになっていた。
【０００６】
本発明は、このような事情に鑑みてなされたものであり、回路ブロック同士の通信において無駄な時間を省くことにより、高速動作が可能な電子回路を提供することを目的とする。また、このような電子回路を備えることにより、高速動作が可能な回路基板、電気光学装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る電子回路は、入力データ信号及び動作開始信号を入力とし、前記入力データ信号に対応する出力データ信号を出力する第１の回路と、前記動作開始信号がセットされることで動作を開始し、前記第１の回路の出力が安定した後に動作終了信号をセットする第２の回路とを含む電子回路であって、前記第２の回路は、前記動作開始信号がリセットされることに同期して前記動作終了信号をリセットすることを特徴とする。
このような特徴を有する電子回路によると、動作開始信号がリセットされることに同期して前記動作終了信号をリセットするので、動作開始信号がリセットされてから動作終了信号がリセットされるまでに、従来のような遅延時間Tdに相当する無駄な時間が発生しないため、回路ブロック同士の通信において高速動作が可能な電子回路を実現することが可能である。
【０００８】
また、本発明に係る電子回路において、前記第２の回路は、前記動作開始信号のセットに同期して時間計測を開始し、前記第１の回路の出力が安定する時間の経過を検出すると検出信号をセットして出力する一方、リセット信号の入力に同期して時間計測結果を初期化する時間計測回路と、前記検出信号のセットに同期して前記動作終了信号をセットして出力する一方、リセット信号の入力に同期して前記動作終了信号をリセットする動作終了信号発生回路と、前記動作開始信号の論理反転信号を前記リセット信号として出力する論理反転回路とを備えることが好ましい。
このような構成を採用することにより、容易に本電子回路を実現することができ、設計作業効率の向上及び設計期間の短縮を図ることができる。
【０００９】
また、本発明に係る電子回路において、前記時間計測回路は、前記動作開始信号及び所定周波数のクロック信号を入力とし、前記動作開始信号のセットに同期して動作を開始し、前記クロック信号に同期してカウントを行い、当該カウント値を示すカウント信号を出力する一方、前記リセット信号の入力に同期して前記カウント値を初期化するカウンタ回路と、前記カウント信号を入力とし、前記カウント信号が示すカウント値とカウント設定値とを比較して一致した場合に、当該一致を示す一致検出信号を前記検出信号として出力する一致検出回路とから構成され、前記カウント設定値は、前記第１の回路において前記動作開始信号がセットされて動作が開始されてから、前記出力データ信号が安定して出力されるまでの時間を考慮して設定されていることが好ましい。
このようにカウンタ回路や一致検出回路などの汎用回路を用いて時間計測回路を構成することで、より安価且つ容易に本電子回路を実現することができ、設計作業効率の向上及び設計期間の短縮に寄与する。
【００１０】
また、本発明に係る電子回路において、前記第２の回路は、前記動作開始信号のセットに同期して時間計測を開始し、前記第１の回路の出力が安定する時間の経過を検出すると検出信号をセットして出力する一方、前記検出信号のセット後に時間計測結果を初期化して時間計測動作を停止する時間計測回路と、前記検出信号のセットに同期して前記動作終了信号をセットして出力する一方、リセット信号の入力に同期して前記動作終了信号をリセットする動作終了信号発生回路と、前記動作開始信号の論理反転信号を前記リセット信号として出力する論理反転回路とを備えることが好ましい。
このように、時間計測回路において、検出信号のセット後に時間計測結果を初期化して時間計測動作を停止することにより、次に動作開始信号がセットされて時間計測動作が開始されるまでに無駄な時間計測動作を行わないので、時間計測回路の消費電力を抑えることができ、その結果、本電子回路全体の消費電力を抑えることができる。
【００１１】
また、本発明に係る電子回路において、前記時間計測回路は、前記動作開始信号及び所定周波数のクロック信号を入力とし、前記動作開始信号のセットに同期して動作を開始し、前記クロック信号に同期してカウントを行い、当該カウント値を示すカウント信号を出力する一方、カウンタリセット信号の入力に同期して前記カウント値を初期化するカウンタ回路と、前記カウント信号を入力とし、前記カウント信号が示すカウント値とカウント設定値とを比較して一致した場合に、当該一致を示す一致検出信号を前記検出信号として出力する一致検出回路と、前記カウント信号を入力とし、前記カウント信号が示すカウント値と所定の閾値とを比較し、前記カウント値が前記閾値より大きいと判定した場合に、大小判定信号をセットして出力する一方、前記リセット信号のセットに同期して前記大小判定信号をリセットする大小判定回路と、前記リセット信号及び大小判定信号を入力とし、前記リセット信号と大小判定信号との論理和信号を前記カウンタリセット信号として出力する論理和回路とから構成され、前記カウント設定値は、前記第１の回路において前記動作開始信号がセットされて動作が開始されてから、前記出力データ信号が安定して出力されるまでの時間を考慮して設定され、前記閾値は、前記カウント設定値と同一の値が設定されていることが好ましい。
上述した消費電力の小さい時間計測回路を、カウンタ回路、一致検出回路、大小判定回路及び論理和回路などの汎用回路を用いて構成することにより、より安価且つ容易に本電子回路を実現することができ、低消費電力化、設計作業効率の向上及び設計期間の短縮に寄与する。
【００１２】
一方、本発明に係る回路基板は、上述した電子回路を備えることを特徴とする。これにより、高速動作が可能な回路基板を得ることができる。
また、本発明に係る電気光学装置は、上述した回路基板を備えることを特徴とする。これにより、高速動作が可能な電気光学装置を得ることができる。
さらに、本発明に係る電子機器は、上述した電気光学装置を備えることを特徴とする。
これにより、高速動作が可能な電子機器を得ることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係る電子回路、回路基板、電気光学装置及び電子機器の一実施形態について図面を参照しながら説明する。
〔電子回路〕
（第１実施形態）
まず、本発明に係る電子回路の第１実施形態について説明する。図１は、第１実施形態における電子回路の構成を示すブロック図である。この図１に示すように、第１実施形態における電子回路は、組合せ回路１と、カウンタ回路２a、インバータ回路２b、一致検出回路２c及びフリップフロップ回路２dからなる遅延回路２とから構成されている。
【００１４】
組合せ回路１は、本発明における第１の回路に相当する構成要素である。遅延回路２は、本発明における第２の回路に相当する構成要素である。カウンタ回路２a及び一致検出回路２cは、本発明における時間計測回路を構成するカウンタ回路及び一致検出回路に相当する構成要素である。インバータ回路２bは、本発明における論理反転回路に相当する構成要素である。フリップフロップ回路２dは、本発明における動作終了信号発生回路に相当する構成要素である。
なお、本電子回路は正論理回路であり、ローレベルからハイレベルに信号の状態が遷移することをセット、ハイレベルからローレベルに遷移することをリセットと記載する。
【００１５】
組合せ回路１は、動作開始信号Ｓ１及び入力データ信号Ｄｉｎを入力とし、動作開始信号Ｓ１のセットに同期して動作を開始し、入力データ信号Ｄｉｎに所定の信号処理を施して、入力データ信号Ｄｉｎに対応した出力データ信号Ｄｏｕｔを出力する。入力データ信号Ｄｉｎは、例えば最下位ビットＤ０〜最上位ビットＤ３で構成される４ビットのデータ信号である。
【００１６】
遅延回路２において、カウンタ回路２aは、上記の動作開始信号Ｓ１、所定周波数のクロック信号Ｓ２及び後述するリセット信号Ｓ３を入力とし、動作開始信号Ｓ１のセットに同期して動作を開始し、クロック信号Ｓ２に同期してカウント値（初期値「０」）のカウントアップを行い、当該カウント値を示すカウント信号Ｓ４を一致検出回路２cに出力する。また、このカウンタ回路２aは、リセット信号Ｓ３のセットに同期してカウント値を初期値「０」にリセットする。
【００１７】
インバータ回路２bは、上記の動作開始信号Ｓ１を入力とし、当該動作開始信号Ｓ１の論理反転信号であるリセット信号Ｓ３を、カウンタ回路２a及びフリップフロップ回路２dに出力する。
【００１８】
一致検出回路２cは、上記のカウント信号Ｓ４及びカウント設定値を示すカウント設定信号Ｓ５を入力とし、カウント信号Ｓ４が示すカウント値が、カウント設定信号Ｓ５が規定するカウント設定値と一致した場合に、一致検出信号Ｓ６をフリップフロップ回路２dに出力する。本実施形態では、カウント設定値として「３」が設定されているものとする。
【００１９】
フリップフロップ回路２dは、非同期リセット機能付きのフリップフロップ回路であり、上記のリセット信号Ｓ３、一致検出信号Ｓ６及び動作終了信号Ｓ８のレベルを規定する動作終了設定信号Ｓ７を入力とし、一致検出信号Ｓ６に同期して動作終了設定信号Ｓ７が規定するレベルの動作終了信号Ｓ８を出力する。ここでは、動作終了設定信号Ｓ７としてハイレベルの信号が入力されているものとする。また、このフリップフロップ回路２dは、リセット信号Ｓ３のセットに同期して、動作終了信号Ｓ８をリセットする。
【００２０】
なお、上記の動作開始信号Ｓ１及び入力データ信号Ｄｉｎは、図示しない他の回路ブロック（例えば制御回路）から入力され、出力データ信号Ｄｏｕｔ及び動作終了信号Ｓ８も他の回路ブロックに出力される。また、出力データ信号Ｄｏｕｔ及び動作終了信号Ｓ８を、動作開始信号Ｓ１及び入力データ信号Ｄｉｎを出力した回路ブロックに出力しても良いし、別の回路ブロックに出力しても良い。また、クロック信号Ｓ２、カウント設定信号Ｓ５及び動作終了設定信号Ｓ７は、組合せ回路１が出力するようにしても良いし、他の回路ブロックから入力するようにしても良い。また、本実施形態では、正論理回路からなる電子回路を例示したが、これに限らず、ローレベルからハイレベルに信号の状態が遷移することをリセット、ハイレベルからローレベルに遷移することをセットとする負論理回路から構成しても良い。
【００２１】
次に、上記のように構成された第１実施形態における電子回路の動作について、図２のタイミングチャートを用いて説明する。以下では、図２に示すように、時刻Ｔ１に入力データ信号Ｄｉｎが安定し、時刻Ｔ２に動作開始信号Ｓ１がセットされた場合を想定して説明する。
【００２２】
時刻Ｔ２において、組合せ回路１は、動作開始信号Ｓ１のセットに同期して動作（つまり入力データ信号Ｄｉｎの信号処理）を開始し、入力データ信号Ｄｉｎに対応する出力データ信号Ｄｏｕｔを出力する。なお、出力データ信号Ｄｏｕｔが安定した時刻をＴ３とする。また、時刻Ｔ２において、インバータ回路２bは、動作開始信号Ｓ１の論理反転信号、つまりLoレベルのリセット信号Ｓ３をカウンタ回路２a及びフリップフロップ回路２dに出力する。さらに、時刻Ｔ２において、カウンタ回路２aは、動作開始信号Ｓ１のセットに同期して動作を開始し、クロック信号Ｓ２に同期してカウント値を初期値「０」から１ずつカウントアップを行い、当該カウント値を示すカウント信号Ｓ４を一致検出回路２cに出力する。
【００２３】
一致検出回路２cは、カウント信号Ｓ４が示すカウント値と、カウント設定信号Ｓ５が示すカウント設定値「３」とを常に比較しており、両者が一致した時刻Ｔ４にハイレベルの一致検出信号Ｓ６をフリップフロップ回路２dに出力する。時刻Ｔ４において、フリップフロップ回路２dは、一致検出信号Ｓ６に同期して、動作終了設定信号Ｓ７で規定されたハイレベルの動作終了信号Ｓ８を出力する（セットする）。
【００２４】
上記の説明からわかるように、カウント設定信号Ｓ５が示すカウント設定値は、動作開始信号Ｓ１がハイレベルにセットされる時刻Ｔ２から動作終了信号Ｓ８がハイレベルにセットされる時刻Ｔ４までの遅延時間Ｔdを規定しており、このカウント設定値は、組合せ回路１において入力データ信号Ｄｉｎの信号処理が開始されてから出力データ信号Ｄｏｕｔが安定して出力されるまでの時間を考慮して予め計算して決定されている。
【００２５】
そして、時刻Ｔ４以降、時刻Ｔ５に動作開始信号Ｓ１がローレベルにリセットされると、インバータ回路２bは、動作開始信号Ｓ１の論理反転信号、つまりハイレベルのリセット信号Ｓ３をカウンタ回路２a及びフリップフロップ回路２dに出力する。カウンタ回路２aは、時刻Ｔ５においてハイレベルのリセット信号Ｓ３が入力されることにより、それまで加算していたカウント値（図２では「６」）を初期値「０」にリセットし、また、ローレベルの動作開始信号Ｓ１が入力されるためカウント動作を行わない。よってカウント信号Ｓ４はカウント値「０」を示す信号となる。一方、フリップフロップ回路２dは、時刻Ｔ５においてハイレベルのリセット信号Ｓ３が入力されることにより、動作終了信号Ｓ８をローレベルにリセットして出力する。以降は、動作開始信号Ｓ１のセット、リセットに同期して上記と同様の動作が繰り返される。
【００２６】
以上のように、本第１実施形態の電子回路によれば、動作開始信号Ｓ１がリセットされてから動作終了信号Ｓ８がリセットされるまでに、従来のような遅延時間Tdに相当する無駄な時間が発生しないため、回路ブロック同士の通信において高速動作が可能な電子回路を実現することが可能である。
【００２７】
（第２実施形態）
次に、本発明に係る電子回路の第２実施形態について説明する。図３は、第２実施形態における電子回路の構成を示すブロック図である。なお、図３において、図１と同様な構成要素には同一符号を付して説明を省略し、以下では図１と異なる点について説明する。
【００２８】
第２実施形態における遅延回路２’は、ＯＲ回路２e及び大小判定回路２fを新たに備えている。このＯＲ回路２eは、本発明における論理和回路に相当し、大小判定回路２fは、本発明における大小判定回路に相当する構成要素である。ＯＲ回路２eは、インバータ回路２bから出力されるリセット信号Ｓ３及び大小判定回路２fから出力される大小判定信号Ｓ１１を入力とし、両信号の論理和であるカウンタリセット信号Ｓ９をカウンタ回路２aに出力する。つまり、第２実施形態におけるカウンタ回路２aは、インバータ回路２bから出力されるリセット信号Ｓ３ではなく、ＯＲ回路２eから出力されるカウンタリセット信号Ｓ９のセットに同期してカウント値を初期値「０」にリセットする。
【００２９】
大小判定回路２fは、カウンタ回路２aから出力されるカウント信号Ｓ４、インバータ回路２bから出力されるリセット信号Ｓ３及び大小判定設定信号Ｓ１０を入力とし、カウント信号Ｓ４が示すカウント値と大小判定設定信号Ｓ１０が規定する閾値との大小判定を行い、カウント値が閾値より大きい場合に、大小判定信号Ｓ１１をセットして出力する。なお、大小判定設定信号Ｓ１０が規定する閾値としては、カウント設定信号Ｓ５が規定するカウント設定値（「３」）と同一の値が設定されている。また、この大小判定回路２fは、リセット信号Ｓ３のセットに同期して、大小判定信号Ｓ１１をリセットする。
【００３０】
次に、上記のように構成された第２実施形態における電子回路の動作について、図４のタイミングチャートを用いて説明する。以下では、図４に示すように、時刻Ｔ１に入力データ信号Ｄｉｎが安定し、時刻Ｔ２に動作開始信号Ｓ１がセットされた場合を想定して説明する。
【００３１】
時刻Ｔ２において、組合せ回路１は、動作開始信号Ｓ１のセットに同期して動作（つまり入力データ信号Ｄｉｎの信号処理）を開始し、入力データ信号Ｄｉｎに対応する出力データ信号Ｄｏｕｔを出力する。なお、出力データ信号Ｄｏｕｔが安定した時刻をＴ３とする。また、時刻Ｔ２において、インバータ回路２bは、動作開始信号Ｓ１の論理反転信号、つまりローレベルのリセット信号Ｓ３をフリップフロップ回路２d、ＯＲ回路２e及び大小判定回路２fに出力する。さらに、時刻Ｔ２において、カウンタ回路２aは、動作開始信号Ｓ１のセットに同期して動作を開始し、クロック信号Ｓ２に同期してカウント値を初期値「０」から１ずつカウントアップを行い、当該カウント値を示すカウント信号Ｓ４を一致検出回路２c及び大小判定回路２fに出力する。
【００３２】
一致検出回路２cは、カウント信号Ｓ４が示すカウント値と、カウント設定信号Ｓ５が示すカウント設定値「３」とを常に比較しており、両者が一致した時刻Ｔ４にハイレベルの一致検出信号Ｓ６をフリップフロップ回路２dに出力する。時刻Ｔ４において、フリップフロップ回路２dは、一致検出信号Ｓ６に同期して、動作終了設定信号Ｓ７で規定されたハイレベルの動作終了信号Ｓ８を出力する（セットする）。
【００３３】
そして、時刻Ｔ４以降、カウンタ回路２aからカウント値「４」を示すカウント信号Ｓ４が出力されると、大小判定回路２fによってカウント値「４」が大小判定設定信号Ｓ１０が規定する閾値「３」より大きいと判定され、時刻Ｔ５に大小判定信号Ｓ１１がハイレベルにセットされる。時刻Ｔ５に大小判定信号Ｓ１１がハイレベルにセットされると、ＯＲ回路２eは、リセット信号Ｓ３（ローレベル）と大小判定信号Ｓ１１との論理和であるハイレベルのカウンタリセット信号Ｓ９をカウンタ回路２aに出力する。このようにカウンタリセット信号Ｓ９がセットされることにより、カウンタ回路２aはそれまで加算していたカウント値「４」を初期値「０」にリセットすると共にカウント動作を停止する。
【００３４】
その後、時刻Ｔ６に動作開始信号Ｓ１がローレベルにリセットされると、インバータ回路２bは、動作開始信号Ｓ１の論理反転信号、つまりハイレベルのリセット信号Ｓ３をフリップフロップ回路２d、ＯＲ回路２e及び大小判定回路２fに出力する。フリップフロップ回路２dは、時刻Ｔ６においてハイレベルのリセット信号Ｓ３が入力されることにより、動作終了信号Ｓ８をローレベルにリセットして出力する。また、時刻Ｔ６において、大小判定回路２fは、ハイレベルのリセット信号Ｓ３が入力されることにより、大小判定信号Ｓ１１をローレベルにリセットして出力する。この時、ＯＲ回路２eには、ハイレベルのリセット信号Ｓ３とローレベルの大小判定信号Ｓ１１とが入力されるため、その出力であるカウンタリセット信号Ｓ９はハイレベルに維持され、カウンタ回路２aはリセット状態に制御されてカウント動作を停止したままである。以降は、動作開始信号Ｓ１のセット、リセットに同期して上記と同様の動作が繰り返される。
【００３５】
以上のように、本第２実施形態の電子回路によれば、動作開始信号Ｓ１がリセットされてから動作終了信号Ｓ８がリセットされるまでに、従来のような遅延時間Tdに相当する無駄な時間が発生しないため、回路ブロック同士の通信において高速動作が可能な電子回路を実現することが可能である。また、上述した第１実施形態では、動作終了信号Ｓ８が時刻Ｔ４にセットされてからリセットされるまでの期間、カウンタ回路２aはカウント動作を継続していた。しかしながら、このような動作終了信号Ｓ８がセットされてからリセットされるまでの期間におけるカウント動作は不要な動作であり、カウンタ回路２aに無駄な消費電力を発生させる要因となる。そこで、本第２実施形態の電子回路のように、動作終了信号Ｓ８をセットした以降は、カウンタ回路２aのカウント値をリセットしてカウント動作を停止させることにより、カウンタ回路２aの消費電力を抑えることができ、その結果、電子回路全体の消費電力を抑えることができる。
【００３６】
〔回路基板〕
次に、上述した本発明の電子回路を備える回路基板について説明する。
図５は、本発明の電子回路を備えた回路基板１０の一実施例を示した概略平面図である。図５に示すように、本回路基板１０は、フレキシブル基板１１の上に、アクティブ素子として有機ＴＦＴ（図示せず）を備えてなる表示領域１２が形成されており、表示領域１２の周辺部には、有機ＴＦＴを駆動するための第１の駆動回路１３及び第２の駆動回路１４と、これら第１の駆動回路１３及び第２の駆動回路１４にバス配線１５を介して接続されたＣＰＵ１６、ＲＡＭ１７、アンテナパターン１８、アナログＲＦ回路１９及び太陽電池２０が配置されている。
【００３７】
フレキシブル基板１１は、透明性、非透過性に限定することなく、各種材料によって構成されるものである。本実施形態では、特に可撓性に優れたものとして、プラスチック基板を採用している。具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート（ＰＣ）、芳香族ポリエステル（液晶ポリマー）、ポリイミド（ＰＩ）等で構成されるプラスチック基板（樹脂基板）を例示することができる。また、この他にも可撓性のあるものであれば、ガラス基板、シリコン基板、金属基板、ガリウム砒素基板等を採用してもよい。  
【００３８】
第１の駆動回路１３及び第２の駆動回路１４は、低温ポリシリコン薄膜トランジスタ（ＬＴＰＳ−ＴＦＴ）を含む半導体チップであり、フレキシブル基板１１の互いに隣り合う２辺の周縁部に集合して、図中のＸ方向およびＹ方向に沿って列（素子チップ列）をなして配置されている。第１の駆動回路１３及び第２の駆動回路１４は、接着剤によってフレキシブル基板１１上に固定されている。第１の駆動回路１３及び第２の駆動回路１４の具体的構成は特に限定されるものではないが、ＬＴＰＳ−ＴＦＴを用いたものであれば高い電界効果速度が得られ、高速駆動が可能であるとともにフレキシブル基板１１上での占有面積が小さくて済むので好適である。
【００３９】
データ線１３ａは、表示領域１２中で図５中のＹ方向に延在する配線であり、表示領域１２内で有機ＴＦＴのソース電極に接続されるとともに、表示領域１２から＋Ｙ方向に延出された位置で第１の駆動回路１３と電気的に接続されている。走査線１４aは、表示領域１２中でＸ方向に延在する配線であり、表示領域１２内の有機ＴＦＴのゲート電極と電気的に接続されるとともに、表示領域１２から−Ｘ方向に延出された位置で第２の駆動回路１４と電気的に接続されている。第１の駆動回路１３は、有機ＴＦＴのデータ線１３aに電力を供給し、第２の駆動回路１４は走査線１４aに駆動信号を供給することによって、有機ＴＦＴをアクティブ駆動するようになっている。
【００４０】
次に、図６を参照して有機ＴＦＴ１２aについて説明する。図６は、図５のＡ−Ａ’線に沿う位置における要部断面図である。有機ＴＦＴ１２ａは、フレキシブル基板１１側からソース電極及びドレイン電極３０、有機半導体層３１、絶縁層３２、ゲート電極３３とが積層形成された、いわゆるトップゲート構造のトランジスタである。また、有機ＴＦＴ１２ａに対応して図示略の画素電極が設けられており、画素電極はコンタクトホールを介してドレイン電極３０と電気的に接続されている。なお、本実施形態では、トップゲート構造について説明するが、当該構造を限定するものではなく、ボトムゲート構造であってもよい。
【００４１】
有機ＴＦＴ１２ａのゲート電極３３は、直接又は他の配線を介してフレキシブル基板１１のＹ方向に延びる走査線１４aと電気的に接続されており、フレキシブル基板１１の周縁部に形成された接続部３４を介して第２の駆動回路１４の端子部３５と電気的に接続されている。有機ＴＦＴ１２ａは、図６に示すように、その外周部において絶縁層３２が段差部３２ａをなしているので、絶縁層３２上に形成された走査線１４aは、この段差部３２ａに沿うように絶縁層３２の表面を覆って接続部３４に達するように形成されている。接続部３４はフレキシブル基板１１上に形成された金属パッド等であって、各配線上に設けられており、第２の駆動回路１４は、接着剤３６によってフレキシブル基板１１に固定されている。また第２の駆動回路１４のフレキシブル基板１１と対向する側の面に形成された端子部３５が、フレキシブル基板１１上の接続部３４と当接して電気的に接続されている。
【００４２】
図６では図示を省略しているが、有機ＴＦＴ１２ａのソース電極３０は、フレキシブル基板１１のＹ方向に沿って延びるデータ線１３aと直接又は他の配線を介して接続されており、データ線１３aの端部は第１の駆動回路１３に設けられた端子部に接続されている。
ここで、ソース電極３０及びデータ線１３ａは絶縁層３２の下層に形成されているので、第１の駆動回路１３側の絶縁層３２の端部において、データ線１３ａはフレキシブル基板１１と絶縁層３２との間から図５の−Ｘ方向に延出され、当該延出部が第１の駆動回路１３との接続端子となる。
【００４３】
図５に戻って説明する。ＣＰＵ１６は、アンテナパターン１８及びアナログＲＦ回路１９を介して取得したベースバンド信号に基づいて、本回路基板１０の全体動作を統括的に制御する半導体チップである。ＲＡＭ１７は、ＣＰＵ１６による制御動作に使用されるワーキングメモリである。アンテナパターン１８は、外部から送信されるＲＦ信号を受信してアナログＲＦ回路１９に出力する。アナログＲＦ回路１９は、上記アンテナパターン１８を介して受信したＲＦ信号に増幅、周波数変換、復調などの信号処理を行い、ベースバンド信号に変換してＣＰＵ１６に出力する。太陽電池２０は、上記の第１の駆動回路１３、第２の駆動回路１４、ＣＰＵ１６、ＲＡＭ１７、アナログＲＦ回路１９に電源電圧を供給する。なお、これらＣＰＵ１６、ＲＡＭ１７、アンテナパターン１８、アナログＲＦ回路１９及び太陽電池２０も接着剤などによってフレキシブル基板１１上に固定されている。
【００４４】
本発明の電子回路は、上記の第１の駆動回路１３、第２の駆動回路１４、ＣＰＵ１６及びアナログＲＦ回路１９の内部回路として採用でき、これにより本回路基板１０の全体動作の高速化を図ることができる。
【００４５】
〔電気光学装置〕
次に、上述した回路基板１０を備えた電気光学装置について説明する。なお、本実施形態では、電気光学装置として、上述した回路基板１０を用いて構成した電気泳動表示装置について説明する。図７は、本電気泳動表示装置１００の概略構成を示す断面図である。この図７に示すように、電気泳動表示装置１００は、回路基板１０をＴＦＴ基板として用い、これに対向するように対向基板４０を配置し、これら両基板１０、４０の間に電気泳動層（電気光学層）５０を配置することによって構成される。
【００４６】
ここで、電気泳動層５０は、マイクロカプセル５０ａを複数備えた構成となっている。
このマイクロカプセル５０ａは樹脂皮膜によって形成され、大きさは１画素の大きさと同程度とされ、表示領域全域を覆うように複数配置されている。また、マイクロカプセル５０ａは、実際には隣接するマイクロカプセル５０ａ同士が密着するため、表示領域１２はマイクロカプセル５０ａによって隙間なく覆われている。マイクロカプセル５０ａには、分散媒５１、電気泳動粒子５２等を有する電気泳動分散液５３が封入されている。
【００４７】
次に、分散媒５１、電気泳動粒子５２を有する電気泳動分散液５３について説明する。
電気泳動分散液５３は、染料によって染色された分散媒５１中に電気泳動粒子５２を分散させた構成となっている。電気泳動粒子５２は、無機酸化物又は無機水酸化物からなる直径０．０１μｍ〜１０μｍ程度の略球状の微粒子であり、上記分散媒５１と異なる色相（白色及び黒色を含む）を有している。このように酸化物又は水酸化物からなる電気泳動粒子５２には固有の表面等電点が存在し、分散媒５１の水素イオン指数ｐＨによってその表面電荷密度（帯電量）が変化する。
【００４８】
ここで、表面等電点とは、水溶液中における両性電解質の電荷の代数和がゼロとなる状態を水素イオン指数ｐＨによって示したものである。例えば、分散媒５１のｐＨが電気泳動粒子５２の表面等電点に等しい場合には、粒子の実効電荷はゼロとなり、粒子は外部電界に対して無反応な状態となる。また、分散媒５１のｐＨが粒子の表面等電点よりも低い場合には、粒子の表面は下式（１）によりプラスの電荷を帯びる。逆に、分散媒５１のｐＨが粒子の表面等電点よりも高い場合には、粒子の表面は下式（２）によりマイナスの電荷を帯びる。
ｐＨ低：Ｍ−ＯＨ＋Ｈ＋（過剰）＋ＯＨ−→Ｍ−ＯＨ２＋＋ＯＨ− ・・・（１）
ｐＨ高：Ｍ−ＯＨ＋Ｈ＋＋ＯＨ−（過剰）→Ｍ−ＯＨ―＋Ｈ＋     ・・・（２）
【００４９】
なお、分散媒５１のｐＨと粒子の表面等電点との差を大きくしていった場合、反応式（１）又は（２）に従って粒子の帯電量は増加していくが、この差が所定値以上となると略飽和し、ｐＨをそれ以上変化させても帯電量は変化しない。この差の値は、粒子の種類、大きさ、形状等によって異なるものの、概ね１以上であればどのような粒子においても帯電量は略飽和すると考えられる。
【００５０】
上述の電気泳動粒子５２としては、例えば、二酸化チタン、酸化亜鉛、酸化マグネシウム、ベンガラ、酸化アルミニウム、黒色低次酸化チタン、酸化クロム、ベーマイト、ＦｅＯＯＨ、二酸化珪素、水酸化マグネシウム、水酸化ニッケル、酸化ジルコニウム、酸化銅等が用いられている。
【００５１】
また、このような電気泳動粒子５２は、単独の微粒子としてだけでなく、各種表面改質を施した状態でも用いることが可能である。このような表面改質の方法としては、例えば、粒子表面をアクリル樹脂、エポキシ樹脂、ポリエステル樹脂、ポリウレタン樹脂等のポリマーでコーティング処理する方法や、シラン系、チタネート系、アルミニウム系、弗素系等のカップリング剤でカップリング処理する方法や、アクリル系モノマー、スチレンモノマー、エポキシ系モノマー、イソシアネート系モノマー等とグラフト重合処理する方法等があり、これらの処理を単独又は二種類以上組み合わせて行うことができる。
分散媒５１には、炭化水素、ハロゲン化炭化水素、エーテル等の非水系有機溶媒が用いられており、スピリトブラック、オイルイエロー、オイルブルー、オイルグリーン、バリファーストブルー、マクロレックスブルー、オイルブラウン、スーダンブラック、ファーストオレンジ等の染料によって染色されて、電気泳動粒子５２と異なる色相を呈している。
【００５２】
このように構成された電気泳動表示装置１００においては、上述した回路基板１０を備えた構成となっているので、高速動作が可能であり、また、フレキシブルな表示装置となる。なお、本発明の回路基板１０を利用した電気光学装置は、本実施形態に限定されるものではなく、液晶ディスプレイや有機ＥＬディスプレイ等にも好適に用いることができるのは勿論である。
【００５３】
〔電子機器〕
上述した電気泳動表示装置１００は、表示部を備えた様々な電子機器に適用される。以下、上述の電気泳動表示装置１００を備えた電子機器の例について説明する。
まず、電気泳動表示装置をフレキシブルな電子ペーパに適用した例について説明する。図８はこの電子ペーパの構成を示す斜視図であり、電子ペーパ２００は、本発明の電気泳動表示装置１００を表示部として備える。電子ペーパ２００は、従来の紙と同様の質感及び柔軟性を有するシートからなる本体２０１を備えて構成されている。
【００５４】
また、図９は、電子ノートの構成を示す斜視図であり、電子ノート３００は、図８で示した電子ペーパ２００が複数枚束ねられ、カバー３０１に挟まれているものである。カバー３０１は、例えば外部の装置から送られる表示データを入力する不図示の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパ２００が束ねられた状態のまま、表示内容を変更したり更新したりできる。
【００５５】
また、上述した例に加えて、他の例として、液晶テレビ、ビューファインダ型やモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。本発明に係る電気光学装置は、こうした電子機器の表示部としても適用することができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１実施形態における電子回路の構成を示すブロック図である。
【図２】本発明の第１実施形態における電子回路の動作を示すタイミングチャートである。
【図３】本発明の第２実施形態における電子回路の構成を示すブロック図である。
【図４】本発明の第２実施形態における電子回路の動作を示すタイミングチャートである。
【図５】本発明の電子回路を備えた回路基板の一実施例を示す平面図である。
【図６】本発明の電子回路を備えた回路基板の一実施例を示す断面図である。
【図７】本発明の回路基板を備えた電気光学装置の一実施例を示す断面図である。
【図８】本発明の電気光学装置を備えた電子機器の第１実施例である。
【図９】本発明の電気光学装置を備えた電子機器の第２実施例である。
【符号の説明】
【００５７】
１…組合せ回路、２、２’…遅延回路、２a…カウンタ回路、２b…インバータ回路、２c…一致検出回路、２d…フリップフロップ回路、２e…ＯＲ回路、２f…大小判定回路、１０…回路基板、１００…電気光学装置（電気泳動表示装置）、２００…電子ペーパ（電子機器）、３００…電子ノート（電子機器）
【図１】
2008164769.tif 000003
【図２】
2008164769.tif 000004
【図３】
2008164769.tif 000005
【図４】
2008164769.tif 000006
【図５】
2008164769.tif 000007
【図６】
2008164769.tif 000008
【図７】
2008164769.tif 000009
【図８】
2008164769.tif 000010
【図９】
2008164769.tif 000011