(57)【要約】【課題】画素に含まれる薄膜トランジスタからなる駆動用トランジスタのトランジスタ特性を変えることなく十分な保持容量を確保することができる表示装置を提供する。【解決手段】有機ＥＬ素子などの発光素子を画素に用いたアクティブマトリクス型自発光型表示装置において、画素に含まれる薄膜トランジスタからなる駆動用トランジスタのゲート絶縁膜５４と保持容量を構成する誘電体膜５８とを互いに独立に形成する。ゲート絶縁膜５４としては駆動用トランジスタに要求される特性に応じて最適なものを用い、誘電体膜５８としては使用可能な面積に対して十分な保持容量を確保することができるように最適なものを用いる。【選択図】図１２
2008286905.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とスキャナ部と信号部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記信号部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第１走査線および第２走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第１走査線から供給される制御信号に応じて導通し、上記信号線から供給された映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、上記出力電流は上記駆動用トランジスタのしきい値電圧に対して依存性を有し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第２走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第１走査線および上記第２走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン／オフ制御し、上記出力電流の上記しきい値電圧に対する依存性を補正するために上記保持容量をリセットする準備動作、リセットされた上記保持容量に上記しきい値電圧をキャンセルするための電圧を書き込む補正動作、および、補正された上記保持容量に上記映像信号の信号電位をサンプリングするサンプリング動作を実行するように構成されている表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とする表示装置。
【請求項２】
上記信号部は、上記水平走査期間に上記映像信号を第１固定電位と第２固定電位と信号電位との間で切り換え、これによって上記準備動作、上記補正動作および上記サンプリング動作に必要な電位を各画素に上記信号線を介して供給するように構成されていることを特徴とする請求項１記載の表示装置。
【請求項３】
上記信号部は、まず高レベルの上記第１固定電位を供給し、続いて低レベルの上記第２固定電位に切り換えて上記準備動作を可能とし、さらに低レベルの上記第２固定電位を維持した状態で上記補正動作を実行させ、その後上記信号電位に切り換えて上記サンプリング動作を実行させるように構成されていることを特徴とする請求項２記載の表示装置。
【請求項４】
上記信号部は、上記信号電位を生成する信号生成回路と、該信号生成回路から出力された上記信号電位に上記第１固定電位および上記第２固定電位を挿入し、これによって上記第１固定電位と上記第２固定電位と上記信号電位とが切り換わる映像信号を合成して上記信号線に出力する出力回路とを含むことを特徴とする請求項２記載の表示装置。
【請求項５】
上記駆動用トランジスタは、その出力電流が、しきい値電圧に加えてチャネル領域のキャリア移動度に対しても依存性を有し、
上記スキャナ部は、上記水平走査期間に上記第２走査線に制御信号を出力してさらに上記スイッチングトランジスタを制御し、上記出力電流のキャリア移動度に対する依存性を打ち消すために、上記信号電位がサンプリングされている状態で上記駆動用トランジスタから出力電流を取り出し、この出力電流を上記保持容量に負帰還して上記入力電圧を補正する動作を実行するように構成されていることを特徴とする請求項１記載の表示装置。
【請求項６】
画素アレイ部とスキャナ部と信号部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記信号部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第１走査線および第２走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている表示装置の駆動方法であって、
上記サンプリング用トランジスタが、上記第１走査線から供給される制御信号に応じて導通し、上記信号線から供給された映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量が、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタが、上記入力電圧に応じた出力電流を上記発光素子に供給し、上記出力電流は上記駆動用トランジスタのしきい値電圧に対して依存性を有し、
上記発光素子が、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタが、上記第２走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって上記駆動用トランジスタを電源から切り離し、
上記スキャナ部が、水平走査期間に上記第１走査線および上記第２走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン／オフ制御し、上記出力電流の上記しきい値電圧に対する依存性を補正するために上記保持容量をリセットする準備動作、リセットされた上記保持容量に上記しきい値電圧をキャンセルするための電圧を書き込む補正動作、および、補正された上記保持容量に上記映像信号の信号電位をサンプリングするサンプリング動作を実行する
ことを特徴とする表示装置の駆動方法。
【請求項７】
画素アレイ部とスキャナ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記駆動部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第１走査線および第２走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第１走査線から供給される制御信号に応じて導通して、上記信号線から供給された上記映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第２走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって、上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第１走査線および上記第２走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン／オフ制御して、上記出力電流のばらつきを補正する補正動作および上記映像信号の信号電位をサンプリングするサンプリング動作を実行し、
上記ドライバ部は、上記水平走査期間に上記映像信号を固定電位と信号電位との間で切り替え、これによって上記補正動作および上記サンプリング動作に必要な電位を上記画素に上記信号線を介して供給するように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とする表示装置。
【請求項８】
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて上記電源線に第１電位と第２電位との間で切り替わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第１電位にある上記電源線から電流の供給を受け、上記保持された上記信号電位に応じて駆動電流を上記発光素子に流し、
上記電源スキャナは、上記サンプリング用トランジスタが導通した後で上記信号セレクタが上記信号線に基準電位を供給している間に、上記電源線を上記第１電位と上記第２電位との間で切り換え、これによって上記駆動用トランジスタのしきい値電圧に相当する電圧を上記保持容量に保持しておくように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とする表示装置。
【請求項９】
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第１のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第１のタイミングの後第２のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第１のタイミングと上記第２のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を上記信号電位に加えるように構成されていることを特徴とする請求項８記載の表示装置。
【請求項１０】
上記駆動部は、上記信号セレクタが供給する映像信号と上記主スキャナが供給する制御信号との相対的な位相差を調整して、上記第１のタイミングと上記第２のタイミングとの間の期間を最適化するように構成されていることを特徴とする請求項９記載の表示装置。
【請求項１１】
上記信号セレクタは、基準電位から信号電位に切り換わる映像信号の立ち上がりに傾斜をつけて、上記第１のタイミングと上記第２のタイミングとの間の期間を上記信号電位に追従させるように構成されていることを特徴とする請求項９記載の表示装置。
【請求項１２】
上記主スキャナは、上記保持容量に信号電位が保持された段階で上記走査線に対する制御信号の印加を解除し、上記サンプリング用トランジスタを非導通状態にして上記駆動用トランジスタのゲートを上記信号線から電気的に切り離し、これによって上記駆動用トランジスタのソース電位の変動にゲート電位が連動してゲートとソースとの間の電圧を一定に維持するように構成されていることを特徴とする請求項９記載の表示装置。
【請求項１３】
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて上記電源線に第１電位と第２電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続し、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている表示装置の駆動方法であって、
上記サンプリング用トランジスタが、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタが、上記第１電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記電源スキャナは、上記サンプリング用トランジスタが導通した後で上記信号セレクタが上記信号線に基準電位を供給している間に、上記電源線を上記第１電位と上記第２電位との間で切り換え、これによって上記駆動用トランジスタのしきい値電圧に相当する電圧を上記保持容量に保持しておく
ことを特徴とする表示装置の駆動方法。
【請求項１４】
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、上記線順次走査に合わせて上記電源線に第１電位と第２電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第１電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第１のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第１のタイミングの後第２のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第１のタイミングと上記第２のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加えるように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とする表示装置。
【請求項１５】
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて上記電源線に第１電位と第２電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、該駆動用トランジスタのソースとゲートの間に接続し、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている表示装置の駆動方法であって、
上記サンプリング用トランジスタが、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタが、上記第１電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第１のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第１のタイミングの後第２のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第１のタイミングと上記第２のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加える
ことを特徴とする表示装置の駆動方法。
【請求項１６】
画素が、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用薄膜トランジスタと、保持容量とを含むアクティブマトリクス型の表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とする表示装置。
【請求項１７】
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部とスキャナ部と信号部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記信号部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第１走査線および第２走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第１走査線から供給される制御信号に応じて導通し、上記信号線から供給された映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、上記出力電流は上記駆動用トランジスタのしきい値電圧に対して依存性を有し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第２走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第１走査線および上記第２走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン／オフ制御し、上記出力電流の上記しきい値電圧に対する依存性を補正するために上記保持容量をリセットする準備動作、リセットされた上記保持容量に上記しきい値電圧をキャンセルするための電圧を書き込む補正動作、および、補正された上記保持容量に上記映像信号の信号電位をサンプリングするサンプリング動作を実行するように構成されている表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とする電子機器。
【請求項１８】
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部とスキャナ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記駆動部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第１走査線および第２走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第１走査線から供給される制御信号に応じて導通して、上記信号線から供給された上記映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第２走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって、上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第１走査線および上記第２走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン／オフ制御して、上記出力電流のばらつきを補正する補正動作および上記映像信号の信号電位をサンプリングするサンプリング動作を実行し、
上記ドライバ部は、上記水平走査期間に上記映像信号を固定電位と信号電位との間で切り替え、これによって上記補正動作および上記サンプリング動作に必要な電位を上記画素に上記信号線を介して供給するように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とする電子機器。
【請求項１９】
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、上記線順次走査に合わせて上記電源線に第１電位と第２電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第１電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第１のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第１のタイミングの後第２のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第１のタイミングと上記第２のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加えるように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とする電子機器。
【請求項２０】
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、上記線順次走査に合わせて上記電源線に第１電位と第２電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第１電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第１のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第１のタイミングの後第２のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第１のタイミングと上記第２のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加えるように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に、有機ＥＬ(Electro Luminescence)素子などの電流駆動型の発光素子を含む画素を用いた表示装置およびこの表示装置を用いた電子機器に適用して好適なものである。
【背景技術】
【０００２】
近年、有機ＥＬ素子を画素に用いた平面自発光型の表示装置の開発が盛んに行われている。有機ＥＬ素子は、有機薄膜に電界を印加すると発光する現象を利用した発光素子である。有機ＥＬ素子は１０Ｖ以下の低い電圧を印加することで駆動することができるため、この有機ＥＬ素子を用いた平面自発光型の表示装置は低消費電力であるだけでなく、自発光型であることにより、液晶表示装置には必須な照明部材（バッライトや導光板など）を必要とせず、軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答時間は数μｓ程度と非常に短く応答速度が高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬ素子を画素に用いた平面自発光型の表示装置の中でも、取り分け駆動用トランジスタとして薄膜トランジスタを用いたアクティブマトリクス型平面自発光型表示装置の開発が盛んである（例えば、特許文献１〜５参照。）。このアクティブマトリクス型平面自発光型表示装置の一つの画素には、有機ＥＬ素子と、薄膜トランジスタからなる駆動用トランジスタと、薄膜トランジスタからなるサンプリング用トランジスタと、保持容量（画素容量）とが含まれる。ここで、保持容量は、サンプリングされた映像信号に応じた入力電圧（駆動用トランジスタのゲート電圧）を保持するためのものである。
【０００４】
一つの画素に含まれる薄膜トランジスタからなる駆動用トランジスタおよび保持容量の部分の構造を図３５に示す。図３５に示すように、この例では、ガラス基板５０１上に、一層目の配線材料により、駆動用トランジスタのゲート配線５０２および保持容量の一方の電極５０３が設けられている。これらのゲート配線５０２および電極５０３を覆うように全面にゲート絶縁膜５０４が設けられている。駆動用トランジスタ部および保持容量部の上の部分におけるゲート絶縁膜５０４上には、それぞれ所定形状の多結晶シリコン膜５０５、５０６が設けられている。図示は省略するが、多結晶シリコン膜５０５中には、ゲート配線５０２に対して自己整合的にソース領域およびドレイン領域が形成されている。ゲート配線５０２からなるゲート電極とこれらのソース領域およびドレイン領域とにより、駆動用トランジスタとしてのボトムゲート型多結晶シリコン薄膜トランジスタが構成されている。一方、多結晶Ｓｉ膜５０６は電極として用いられ、この多結晶シリコン膜５０６と電極５０３との間にゲート絶縁膜５０４を挟んだ構造により保持容量が構成されている。多結晶シリコン膜５０５、５０６を覆うように全面に層間絶縁膜５０７が設けられている。この層間絶縁膜５０７には、多結晶シリコン膜５０５中に形成されたソース領域およびドレイン領域の上の部分にはコンタクトホール５０８、５０９が設けられている。そして、これらのコンタクトホール５０８、５０９を通じて、二層目の配線材料により、配線５１０、５１１が形成されている。
【０００５】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０公報
【特許文献４】特開２００４−２９７９１号公報
【特許文献５】特開２００４−９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のアクティブマトリクス型平面自発光型表示装置においては、表示画面の高精細化が進むに従い画素ピッチが小さくなると、画素における回路パターンのレイアウト面積が制限される。特に、保持容量は、電極５０３と多結晶シリコン膜５０６とが重なった部分の面積で決定されるが、画素ピッチが小さくなるとこの面積を十分に確保することができないため、十分な保持容量を確保することができない。加えて、画素ピッチが小さくなると、同層の配線材料により形成されたゲート配線５０２と電極５０３との間のショート率も上昇する。
【０００７】
そこで、保持容量の誘電体膜として用いられているゲート絶縁膜５０４の厚さを小さくしたり、保持容量の誘電体膜の材料を変えることが考えられるが、このゲート絶縁膜５０４はゲート容量を決定し、駆動用トランジスタの性能も決定していることから、この駆動用トランジスタの特性を変えてしまうという問題がある。これは、一般的なＭＯＳトランジスタのドレイン電流は
Ｉds＝（１／２）μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2               （１）
で表されるからである。ここで、Ｉdsはドレイン電流、μはチャネル領域のキャリア移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃoxはゲート容量、Ｖgsはゲート−ソース間電圧（ソースを基準としてゲートに印加されるゲート電圧）、Ｖthはしきい値電圧である。また、ゲート絶縁膜５０４の厚さを小さくするとゲート容量Ｃoxが大きくなってドレイン電流Ｉdsは大きくなるが、トランジスタ耐圧が低くなる傾向がある。
そこで、この発明が解決しようとする課題は、画素に含まれる薄膜トランジスタからなる駆動用トランジスタのトランジスタ特性を変えることなく十分な保持容量を確保することができる表示装置およびその駆動方法ならびにそのような優れた表示装置を用いた電子機器を提供することである。
【０００８】
一方、従来のアクティブマトリクス型平面自発光型表示装置において、画素は、制御信号を供給する、行状に配された走査線と映像信号を供給する、列状に配された信号線とが交差する部分に配され、少なくともサンプリング用トランジスタと保持容量と駆動用トランジスタと発光素子とを含む。サンプリング用トランジスタは、走査線から供給される制御信号に応じて導通し、信号線から供給された映像信号をサンプリングする。保持容量はサンプリングされた映像信号に応じた入力電圧を保持する。駆動用トランジスタは、保持容量により保持された入力電圧に応じて所定の発光期間に出力電流を供給する。なお、一般に、出力電流は駆動用トランジスタのチャネル領域のキャリア移動度およびしきい値電圧に対して依存性を有する。発光素子は、駆動用トランジスタから供給された出力電流により映像信号に応じた輝度で発光する。駆動用トランジスタは、保持容量により保持された入力電圧がゲートに印加されてソース−ドレイン間に出力電流が流れ、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。さらに、駆動用トランジスタの出力電流供給量はゲート電圧、すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素では、駆動用トランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
【０００９】
ここで、駆動用トランジスタの動作特性は（１）式で表わされることは既に述べたとおりであるが、この（１）式のドレイン電流Ｉdsは、画素では発光素子に供給される出力電流である。ゲート電圧Ｖgsは、画素では、上述した入力電圧である。（１）式から明らかなように、薄膜トランジスタは飽和領域で動作するとき、ゲート電圧Ｖgsがしきい値電圧Ｖthを超えて大きくなると、オン状態となってドレイン電流Ｉdsが流れる。原理的に考えると（１）式が示すように、ゲート電圧Ｖgsが一定であれば、常に同じ量のドレイン電流Ｉdsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。しかしながら、実際には、多結晶シリコンなどの半導体薄膜で構成された薄膜トランジスタは、個々の特性にばらつきがある。特に、しきい値電圧Ｖthは一定ではなく、各画素毎にばらつきがある。（１）式から明らかなように、各駆動用トランジスタのしきい値電圧Ｖthがばらつくと、ゲート電圧Ｖgsが一定であっても、ドレイン電流Ｉdsにばらつきが生じ、画素毎に輝度がばらついてしまうため、画面のユニフォーミティを損なう。そこで、従来から、駆動用トランジスタのしきい値電圧Ｖthのばらつきをキャンセルする機能（しきい値電圧補正機能）を組み込んだ画素が開発されている（例えば、特許文献３参照。）。ところが、このようなしきい値電圧補正機能を画素に組み込んだ表示装置は構成が複雑であり、画素の微細化あるいは表示画面の高精細化の障害になっていた。また、従来のしきい値電圧補正機能を組み込んだ画素は、効率的でなく回路設計の複雑化を招いていた。加えて、従来のしきい値電圧補正機能を備えた画素は、構成素子数が比較的多いため、表示装置の歩留まりの低下を招いていた。
【００１０】
そこで、この発明が解決しようとする他の課題は、しきい値電圧補正機能を備えた画素の効率化および簡素化を図り、それによって表示画面の高精細化および歩留まりの向上を図ることができる表示装置およびその駆動方法ならびにそのような優れた表示装置を用いた電子機器を提供することである。
この発明の上記課題および他の課題は、添付図面を参照した本明細書の記述によって明らかとなるであろう。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、第１の発明は、
画素アレイ部とスキャナ部と信号部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記信号部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第１走査線および第２走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第１走査線から供給される制御信号に応じて導通し、上記信号線から供給された映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、上記出力電流は上記駆動用トランジスタのしきい値電圧に対して依存性を有し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第２走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第１走査線および上記第２走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン／オフ制御し、上記出力電流の上記しきい値電圧に対する依存性を補正するために上記保持容量をリセットする準備動作、リセットされた上記保持容量に上記しきい値電圧をキャンセルするための電圧を書き込む補正動作、および、補正された上記保持容量に上記映像信号の信号電位をサンプリングするサンプリング動作を実行するように構成されている表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とするものである。
【００１２】
第２の発明は、
画素アレイ部とスキャナ部と信号部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記信号部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第１走査線および第２走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている表示装置の駆動方法であって、
上記サンプリング用トランジスタが、上記第１走査線から供給される制御信号に応じて導通し、上記信号線から供給された映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量が、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタが、上記入力電圧に応じた出力電流を上記発光素子に供給し、上記出力電流は上記駆動用トランジスタのしきい値電圧に対して依存性を有し、
上記発光素子が、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタが、上記第２走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって上記駆動用トランジスタを電源から切り離し、
上記スキャナ部が、水平走査期間に上記第１走査線および上記第２走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン／オフ制御し、上記出力電流の上記しきい値電圧に対する依存性を補正するために上記保持容量をリセットする準備動作、リセットされた上記保持容量に上記しきい値電圧をキャンセルするための電圧を書き込む補正動作、および、補正された上記保持容量に上記映像信号の信号電位をサンプリングするサンプリング動作を実行する
ことを特徴とするものである。
【００１３】
第１および第２の発明において、典型的には、例えば、信号部は、水平走査期間に映像信号を第１固定電位と第２固定電位と信号電位との間で切り換え、これによって準備動作、補正動作およびサンプリング動作に必要な電位を各画素に信号線を介して供給するように構成される。同様に、信号部は、例えば、まず高レベルの第１固定電位を供給し、続いて低レベルの第２固定電位に切り換えて準備動作を可能とし、さらに低レベルの第２固定電位を維持した状態で補正動作を実行させ、その後信号電位に切り換えてサンプリング動作を実行させるように構成される。また、信号部は、例えば、信号電位を生成する信号生成回路と、この信号生成回路から出力された信号電位に第１固定電位および第２固定電位を挿入し、これによって第１固定電位と第２固定電位と信号電位とが切り換わる映像信号を合成して信号線に出力する出力回路とを含む。また、信号部は、例えば、通常の定格を越えない信号電位と定格を越える第１固定電位とを合成した映像信号を出力し、前記信号生成回路は定格を越えない信号電位を生成するため通常の耐圧を有し、出力回路は、定格を越える第１固定電位に対処するため高耐圧化される。さらに、例えば、駆動用トランジスタは、その出力電流が、しきい値電圧に加えてチャネル領域のキャリア移動度に対しても依存性を有し、スキャナ部は、水平走査期間に第２走査線に制御信号を出力してさらにスイッチングトランジスタを制御し、出力電流のキャリア移動度に対する依存性を打ち消すために、信号電位がサンプリングされている状態で駆動用トランジスタから出力電流を取り出し、この出力電流を保持容量に負帰還して入力電圧を補正する動作を実行するように構成される。
【００１４】
第３の発明は、
画素アレイ部とスキャナ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記駆動部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第１走査線および第２走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第１走査線から供給される制御信号に応じて導通して、上記信号線から供給された上記映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第２走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって、上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第１走査線および上記第２走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン／オフ制御して、上記出力電流のばらつきを補正する補正動作および上記映像信号の信号電位をサンプリングするサンプリング動作を実行し、
上記ドライバ部は、上記水平走査期間に上記映像信号を固定電位と信号電位との間で切り替え、これによって上記補正動作および上記サンプリング動作に必要な電位を上記画素に上記信号線を介して供給するように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とするものである。
【００１５】
第３の発明においては、例えば、駆動部は、信号電位を生成する信号生成回路と、この信号生成回路から出力された信号電位に固定電位を挿入し、これによってこの固定電位と信号電位とが切り換わる映像信号を合成して各信号線に出力する出力回路とを含むように構成される。また、例えば、駆動部は、通常の定格を越えない信号電位と定格を越える固定電位とを合成した映像信号を出力し、信号生成回路は定格を越えない信号電位を生成するため通常の耐圧を有し、出力回路のみ定格を越える固定電位に対処するため高耐圧化する。
【００１６】
第４の発明は、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて上記電源線に第１電位と第２電位との間で切り替わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第１電位にある上記電源線から電流の供給を受け、上記保持された上記信号電位に応じて駆動電流を上記発光素子に流し、
上記電源スキャナは、上記サンプリング用トランジスタが導通した後で上記信号セレクタが上記信号線に基準電位を供給している間に、上記電源線を上記第１電位と上記第２電位との間で切り換え、これによって上記駆動用トランジスタのしきい値電圧に相当する電圧を上記保持容量に保持しておくように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とするものである。
【００１７】
第５の発明は、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて上記電源線に第１電位と第２電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続し、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている表示装置の駆動方法であって、
上記サンプリング用トランジスタが、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタが、上記第１電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記電源スキャナは、上記サンプリング用トランジスタが導通した後で上記信号セレクタが上記信号線に基準電位を供給している間に、上記電源線を上記第１電位と上記第２電位との間で切り換え、これによって上記駆動用トランジスタのしきい値電圧に相当する電圧を上記保持容量に保持しておく
ことを特徴とするものである。
【００１８】
第４および第５の発明において、典型的には、例えば、信号セレクタは、サンプリング用トランジスタが導通した後第１のタイミングで信号線を基準電位から信号電位に切り換え、主スキャナは、第１のタイミングの後第２のタイミングで走査線に対する制御信号の印加を解除してサンプリング用トランジスタを非導通状態とし、第１のタイミングと第２のタイミングとの間の期間を適切に設定することで、保持容量に信号電位を保持する際、駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加えるように構成される。また、駆動部は、例えば、信号セレクタが供給する映像信号と主スキャナが供給する制御信号との相対的な位相差を調整して、第１のタイミングと第２のタイミングとの間の期間を最適化するように構成される。また、信号セレクタは、例えば、基準電位から信号電位に切り換わる映像信号の立ち上がりに傾斜をつけて、第１のタイミングと第２のタイミングとの間の期間を信号電位に追従させるように構成される。また、主スキャナは、保持容量に信号電位が保持された段階で走査線に対する制御信号の印加を解除し、サンプリング用トランジスタを非導通状態にして駆動用トランジスタのゲートを信号線から電気的に切り離し、これによって駆動用トランジスタのソース電位の変動にゲート電位が連動してゲートとソースとの間の電圧を一定に維持するように構成される。
【００１９】
第６の発明は、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、上記線順次走査に合わせて上記電源線に第１電位と第２電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第１電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第１のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第１のタイミングの後第２のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第１のタイミングと上記第２のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加えるように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とするものである。
【００２０】
第７の発明は、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて上記電源線に第１電位と第２電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、該駆動用トランジスタのソースとゲートの間に接続し、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている表示装置の駆動方法であって、
上記サンプリング用トランジスタが、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタが、上記第１電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第１のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第１のタイミングの後第２のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第１のタイミングと上記第２のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加える
ことを特徴とするものである。
【００２１】
第６および第７の発明において、典型的には、例えば、駆動部は、信号セレクタが供給する映像信号と主スキャナが供給する制御信号との相対的な位相差を調整して、第１のタイミングと第２のタイミングとの間の期間を最適化する。また、信号セレクタは、例えば、第１のタイミングで基準電位から信号電位に切り換わる映像信号の立ち上がりに傾斜をつけて、第１のタイミングと第２のタイミングとの間の期間を信号電位に追従させる。また、主スキャナは、例えば、保持容量に信号電位が保持された第２のタイミングで主走査線に対する制御信号の印加を解除し、サンプリング用トランジスタを非導通状態にして駆動用トランジスタのゲートを信号線から電気的に切り離し、これによって駆動用トランジスタのソース電位の変動にゲート電位が連動し、ゲートとソースと間の電圧を一定に維持する。さらに、電源スキャナは、例えば、サンプリング用トランジスタが導通した後で信号セレクタが信号線に基準電位を供給している間に、電源線を第１電位と第２電位との間で切り換え、これによって駆動用トランジスタのしきい値電圧に相当する電圧を保持容量に保持しておく。
【００２２】
第８の発明は、
画素が、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用薄膜トランジスタと、保持容量とを含むアクティブマトリクス型の表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とするものである。
この第８の発明による表示装置は、第１、第３、第４および第６の発明による表示装置を含むだけでなく、駆動用トランジスタのゲート絶縁膜と保持容量を構成する誘電体膜とが互いに独立に形成されていることを除いて、他の構成の表示装置も含むものである。また、この表示装置の駆動方法は、第２、第５および第７の発明による駆動方法に限定されるものではなく、他の駆動方法を用いてもよい。
【００２３】
第９の発明は、
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部とスキャナ部と信号部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記信号部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第１走査線および第２走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第１走査線から供給される制御信号に応じて導通し、上記信号線から供給された映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、上記出力電流は上記駆動用トランジスタのしきい値電圧に対して依存性を有し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第２走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第１走査線および上記第２走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン／オフ制御し、上記出力電流の上記しきい値電圧に対する依存性を補正するために上記保持容量をリセットする準備動作、リセットされた上記保持容量に上記しきい値電圧をキャンセルするための電圧を書き込む補正動作、および、補正された上記保持容量に上記映像信号の信号電位をサンプリングするサンプリング動作を実行するように構成されている表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とするものである。
第９の発明においては、第１および第２の発明に関連して説明したことが成立する。
【００２４】
第１０の発明は、
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部とスキャナ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記駆動部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第１走査線および第２走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第１走査線から供給される制御信号に応じて導通して、上記信号線から供給された上記映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第２走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって、上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第１走査線および上記第２走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン／オフ制御して、上記出力電流のばらつきを補正する補正動作および上記映像信号の信号電位をサンプリングするサンプリング動作を実行し、
上記ドライバ部は、上記水平走査期間に上記映像信号を固定電位と信号電位との間で切り替え、これによって上記補正動作および上記サンプリング動作に必要な電位を上記画素に上記信号線を介して供給するように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とするものである。
第１０の発明においては、第３の発明に関連して説明したことが成立する。
【００２５】
第１１の発明は、
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、上記線順次走査に合わせて上記電源線に第１電位と第２電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第１電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第１のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第１のタイミングの後第２のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第１のタイミングと上記第２のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加えるように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とするものである。
第１１の発明においては、第４および第５の発明に関連して説明したことが成立する。
【００２６】
第１２の発明は、
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、上記線順次走査に合わせて上記電源線に第１電位と第２電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第１電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第１のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第１のタイミングの後第２のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第１のタイミングと上記第２のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加えるように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とするものである。
第１２の発明においては、第６および第７の発明に関連して説明したことが成立する。
【００２７】
第９〜第１２の発明において、電子機器には種々のものが含まれ、例えば、薄型テレビ、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力され、あるいは、電子機器内で生成された映像信号を画像または映像として表示するあらゆる分野の電子機器が含まれる。例えば、フロントパネル、フィルターガラスなどから構成される映像表示画面を含む薄型テレビにおいては、その映像表示画面に表示装置を用いる。また、撮像レンズ、フラッシュ用の発光部、表示部、コントロールスイッチ、メニュースイッチ、シャッターなどを含むデジタルカメラにおいては、その表示部に表示装置を用いる。また、画像を表示する表示部を含むノート型パーソナルコンピューターにおいては、その表示部に表示装置を用いる。また、上側筐体、下側筐体、それらの連結部（ヒンジ部など）、ディスプレイ、サブディスプレイ、ピクチャーライト、カメラなどを含む携帯電話においては、そのディスプレイやサブディスプレイに表示装置を用いる。また、本体部、前方を向いた側面に設けられた被写体撮影用のレンズ、撮影時のスタート／ストップスイッチ、表示部などを含むビデオカメラにおいては、その表示部に表示装置を用いる。
【００２８】
第１〜第１２の発明において、駆動用トランジスタ、サンプリング用トランジスタおよびスイッチングトランジスタを構成する薄膜トランジスタとしては、シリコン膜やＺｎＯ膜などの各種の半導体薄膜を用いたものを用いることができる。また、この半導体薄膜の結晶性は問わず、単結晶、多結晶、微結晶、非晶質のいずれであってもよい。また、発光素子としては、有機ＥＬ素子のほか、発光ダイオードなどを用いてもよい。発光素子に用いる材料や構成は特に問わず、適宜選択される。
また、第１〜第１２の発明において、表示装置にはモジュール形状のものも含まれ、例えば、画素アレイ部を透明な、ガラスなどの対向部に貼り付けられて形成された表示モジュールも含まれる。この表示モジュールには、外部から画素アレイ部への信号などを入出力するためのフレキシブルプリントサーキット（ＦＰＣ）などを設けてもよい。
【００２９】
上述のように構成された第１〜第１２の発明においては、表示装置の画素において、駆動用トランジスタのゲート絶縁膜と保持容量を構成する誘電体膜とが互いに独立に形成されていることにより、駆動用トランジスタのゲート絶縁膜と保持容量を構成する誘電体膜とをそれぞれ最適設計することができる。すなわち、駆動用トランジスタのゲート絶縁膜として、この駆動用トランジスタに最適な材料および厚さのものを用いることができるとともに、保持容量を構成する誘電体膜として、画素内の回路パターンのレイアウト面積に応じて、十分な保持容量を確保することができるよう最適な材料および厚さのものを用いることができる。
【発明の効果】
【００３０】
この発明によれば、表示装置の画素に含まれる薄膜トランジスタからなる駆動用トランジスタのトランジスタ特性を変えることなく、十分な保持容量を確保することができるので、良好な映像を表示することができる。また、画素ピッチが小さくなっても、保持容量の面積を十分に小さくすることができるため、同層の配線材料により形成された配線や電極などとの間のショート率の上昇も抑えることができる。
【００３１】
また、第１〜第３の発明によれば、表示装置は各画素にしきい値電圧補正機能を有し、画素の各行に割り当てられた１水平走査期間（１Ｈ）内において、ゲート電位カップリングによるしきい値電圧補正準備動作と、実際のしきい値電圧補正動作と、信号電圧のサンプリング動作とを行っていることにより、各画素を構成する素子数を、トランジスタ３個と容量１個と発光素子１個まで削減することができる。このため、電源線やゲート配線（走査線）の本数を削減し、配線間のクロスオーバーを大幅に減少させることで、表示装置の歩留まりを改善することが可能である。同時に表示装置の高精細化も可能になる。さらに、水平走査期間内でサンプリング走査だけでなく、補正動作も実行するため、信号線から信号電位に加え制御用の固定電位も供給する。このようにこの表示装置は、データ信号線から画像データだけでなく画素制御用の固定電圧を画素アレイに供給することが可能になる。これによって、各画素に含まれる駆動用トランジスタの特性ばらつきを補正する手段を、少ない素子数で構成することができる。また、画素制御用の固定電圧が一般的なドライバＩＣの最大定格電圧より高くなっても、出力回路部の高耐圧化を行うだけで、ドライバＩＣの高耐圧化の必要はなく、回路構成の大型化や広ピッチ化などのドライバの物理的なサイズの大型化によるＩＣのコスト増加を防ぎ、かつ高解像度の表示装置への対応を可能にすることができる。
【００３２】
また、第４〜第７の発明によれば、表示装置は画素ごとにしきい値電圧補正機能、移動度補正機能、ブートストラップ機能などを備えているため、しきい値電圧補正機能により駆動用トランジスタのしきい値電圧変動を補正することができ、移動度補正機能により同じく駆動用トランジスタの移動度変動を補正することができ、発光時における保持容量のブートストラップ動作により、有機ＥＬ素子などの発光素子の特性変動に関わらず、常に一定の発光輝度を保つことができる。すなわち、有機ＥＬ素子などの発光素子の電流−電圧特性が経時変動しても、駆動用トランジスタのゲート−ソース間電圧がブートストラップした保持容量により一定に保たれるため、発光輝度を一定に維持することができる。また、表示装置の各画素に上述のしきい値電圧補正機能、移動度補正機能、ブートストラップ動作などを組み込むため、各画素に供給する電源電圧をスイッチングパルスとして使用することができ、電源電圧をスイッチングパルス化することで、しきい値電圧補正用のスイッチングトランジスタやそのゲートを制御する走査線が不要になる。その結果、画素の構成素子および配線を大幅に削減することができ、画素の面積を縮小することが可能となり、表示装置の画面の高精細化を図ることができる。また、移動度補正を映像信号電位のサンプリングと同時に行うことにより、移動度補正期間を映像信号とサンプリング用パルスとの位相差で調整することが可能である。さらには、移動度補正期間を映像信号のレベルに自動的に追従させることができる。また、画素の構成素子が少ないことにより、駆動用トランジスタのゲートに寄生する容量が少なくなるため、ブートストラップ動作を確実に行うことができ、有機ＥＬ素子などの発光素子の経時変動に対する補正能力を改善することができる。
【００３３】
また、表示装置の各画素が駆動用トランジスタの閾電圧補正機能と移動度補正機能および発光素子の経時変動補正機能（ブートストラップ動作）を備えているため、高品位の画質を得ることができる。特に、移動度補正については映像信号電位に追従して適切な補正期間を自動的に設定することができるため、画像の輝度や絵柄によらず移動度補正が可能である。従来このような補正機能を備えた画素は構成素子数が多いためレイアウト面積が大きくなり、表示装置の画面の高精細化には不向きであったが、この表示装置では、電源電圧をスイッチングすることにより画素の構成素子数および配線数を削減することができ、画素のレイアウト面積を小さくすることが可能である。
以上により、高品位かつ高精細なアクティブマトリクス型自発光型表示装置を提供することが可能になる。
第９〜第１２の発明によれば、上述のような優れた表示装置を用いていることにより、表示性能に優れた各種の電子機器を実現することができる。
【発明を実施するための最良の形態】
【００３４】
以下、この発明の実施形態について図面を参照しながら説明する。
まず最初に、図１を参照して、回路の点で以下の実施形態によるアクティブマトリクス型表示装置の元になったアクティブマトリクス型表示装置の参考例の概略を説明する。
図１に示すように、このアクティブマトリクス型表示装置は、主要部となる画素アレイ部１と周辺回路部とにより構成されている。周辺回路部は水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１、第二補正用スキャナ７２などを含んでいる。画素アレイ部１は行状に配された走査線ＷＳと列状に配された信号線ＳＬと両者の交差する部分にマトリクス状に配された画素２とにより構成されている。ただし、図１では、理解を容易にするため、１個の画素２のみを拡大表示してある。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は信号部を構成し、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。なお、走査線ＷＳと平行に別の走査線ＤＳ、ＡＺ１およびＡＺ２も配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺ１は第一補正用スキャナ７１によって走査される。走査線ＡＺ２は第二補正用スキャナ７２によって走査される。ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１および第二補正用スキャナ７２はスキャナ部を構成しており、１水平走査期間ごとに画素の行を順次走査する。各画素２は走査線ＷＳによって選択されたとき信号線ＳＬから映像信号をサンプリングする。さらに走査線ＤＳによって選択されたとき、サンプリングされた映像信号に応じて画素２内に含まれている発光素子ＥＬを駆動する。加えて、画素２は走査線ＡＺ１，ＡＺ２によって走査されたとき、予め決められた補正動作を行う。
【００３５】
画素２は、薄膜トランジスタからなる５個のトランジスタＴｒ１〜Ｔｒ４およびＴｒｄと１個の容量素子からなる保持容量（画素容量）Ｃs と１個の発光素子ＥＬとにより構成されている。トランジスタＴｒ１〜Ｔｒ３およびＴｒｄは、例えばｎチャネル型の多結晶シリコン薄膜トランジスタであるが、これに限定されるものではない。トランジスタＴｒ４のみｐチャネル型の多結晶シリコン薄膜トランジスタである。発光素子ＥＬは、例えばアノードおよびカソードを備えたダイオード型の有機ＥＬ素子であるが、これに限定されるものではなく、一般的に電流駆動で発光する全ての発光素子を含む。
【００３６】
画素２の中心となる駆動用トランジスタＴｒｄはそのゲートＧが保持容量Ｃs の一端に接続され、そのソースＳが同じく保持容量Ｃs の他端に接続されている。また、駆動用トランジスタＴｒｄのゲートＧは、スイッチングトランジスタＴｒ２を介して別の基準電位Ｖss1 に接続されている。駆動用トランジスタＴｒｄのドレインはスイッチングトランジスタＴｒ４を介して電源Ｖccに接続されている。このスイッチングトランジスタＴｒ２のゲートは走査線ＡＺ１に接続されている。スイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続されている。発光素子ＥＬのアノードは駆動用トランジスタＴｒｄのソースＳに接続され、カソードは接地されている。この接地電位はＶcathで表される場合がある。また、駆動用トランジスタＴｒｄのソースＳと所定の基準電位Ｖss2 との間にスイッチングトランジスタＴｒ３が介在している。このスイッチングトランジスタＴｒ３のゲートは走査線ＡＺ２に接続されている。一方、サンプリング用トランジスタＴｒ１は信号線ＳＬとドライブトランジスタＴｒｄのゲートＧとの間に接続されている。サンプリング用トランジスタＴｒ１のゲートは走査線ＷＳに接続されている。
【００３７】
上述のように構成された表示装置において、サンプリング用トランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号ＷＳに応じて導通し、信号線ＳＬから供給された映像信号Ｖsig を保持容量Ｃs にサンプリングする。保持容量Ｃs はサンプリングされた映像信号Ｖsig に応じて駆動用トランジスタのゲートＧとソースＳとの間に入力電圧Ｖgsを印加する。駆動用トランジスタＴｒｄは、所定の発光期間中入力電圧Ｖgsに応じた出力電流Ｉdsを発光素子ＥＬに供給する。なお、この出力電流（ドレイン電流）Ｉdsは駆動用トランジスタＴｒｄのチャネル領域のキャリア移動度μおよびしきい値電圧Ｖthに対して依存性を有する。発光素子ＥＬは、駆動用トランジスタＴｒｄから供給された出力電流Ｉdsにより映像信号Ｖsig に応じた輝度で発光する。
【００３８】
この参考例の特徴として、画素２はスイッチングトランジスタＴｒ２〜Ｔｒ４で構成される補正手段を備えており、出力電流Ｉdsのキャリア移動度μに対する依存性を打ち消すために、予め発光期間の先頭で保持容量Ｃs に保持された入力電圧Ｖgsを補正する。具体的には、この補正手段（Ｔｒ２〜Ｔｒ４）は、走査線ＷＳおよびＤＳから供給される制御信号ＷＳ、ＤＳに応じてサンプリング期間の一部で動作し、映像信号Ｖsig がサンプリングされている状態で駆動用トランジスタＴｒｄから出力電流Ｉdsを取り出し、これを保持容量Ｃs に負帰還して入力電圧Ｖgsを補正する。さらにこの補正手段（Ｔｒ２〜Ｔｒ４）は、出力電流Ｉdsのしきい値電圧Ｖthに対する依存性を打ち消すために、予めサンプリング期間に先立って駆動用トランジスタＴｒｄのしきい値電圧Ｖthを検出し、かつ検出されたしきい値電圧Ｖthを入力電圧Ｖgsに足し合わせるようにしている。
【００３９】
この参考例の場合、駆動用トランジスタＴｒｄはｎチャネル型トランジスタで、ドレインが電源Ｖcc側に接続される一方、ソースＳが発光素子ＥＬ側に接続されている。この場合、上述の補正手段は、サンプリング期間の後部分に重なる発光期間の先頭部分で駆動用トランジスタＴｒｄから出力電流Ｉdsを取り出して、保持容量Ｃs 側に負帰還する。その際、この補正手段は、発光期間の先頭部分で駆動用トランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉdsが、発光素子ＥＬの有する容量に流れ込むようにしている。具体的には、発光素子ＥＬは上述のようにアノードおよびカソードを備えたダイオード型の発光素子からなり、アノード側が駆動用トランジスタＴｒｄのソースＳに接続される一方、カソード側が接地されている。この構成で、この補正手段（Ｔｒ２〜Ｔｒ４）は、予め発光素子ＥＬのアノード／カソード間を逆バイアス状態にセットしておき、駆動用トランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉdsが発光素子ＥＬに流れ込むとき、このダイオード型の発光素子ＥＬを容量性素子として機能させている。なお、この補正手段は、サンプリング期間内で駆動用トランジスタＴｒｄから出力電流Ｉdsを取り出す時間幅ｔを調整可能であり、これにより保持容量Ｃs に対する出力電流Ｉdsの負帰還量を最適化している。
【００４０】
図２は、図１に示す表示装置から一つの画素の部分を取り出した模式図である。理解を容易にするため、駆動用トランジスタＴｒ１によってサンプリングされる映像信号Ｖsig や、駆動用トランジスタＴｒｄの入力電圧Ｖgsおよび出力電流Ｉds、さらには発光素子ＥＬが有する容量成分Ｃoledなどを書き加えてある。以下、図２を参照して、参考例の画素２の動作を説明する。
【００４１】
図３は、図２に示す画素の動作を示すタイミングチャートである。図３を参照して、図２に示した参考例の画素の動作をより具体的に説明する。図３においては、時間軸Ｔに沿って各走査線ＷＳ、ＡＺ１、ＡＺ２およびＤＳに印加される制御信号の波形が表されている。表記の簡略化のため、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１、Ｔｒ２、Ｔｒ３はｎチャネル型であるため、走査線ＷＳ、ＡＺ１、ＡＺ２がそれぞれハイレベルのときオンし、ローレベルのときオフする。一方、トランジスタＴｒ４はｐチャネル型であるため、走査線ＤＳがハイレベルのときオフし、ローレベルのときオンする。なお、このタイミングチャートにおいては、各制御信号ＷＳ、ＡＺ１、ＡＺ２、ＤＳの波形とともに、駆動用トランジスタＴｒｄのゲートＧの電位変化およびソースＳの電位変化も表してある。
【００４２】
図３のタイミングチャートでは、タイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイ部１の各行が一回順次走査される。このタイミングチャートにおいては、１行分の画素に印加される各制御信号ＷＳ、ＡＺ１、ＡＺ２、ＤＳの波形を表してある。
【００４３】
当該フィールドが始まる前のタイミングＴ０で全ての制御線号ＷＳ、ＡＺ１、ＡＺ２、ＤＳがローレベルにある。従って、ｎチャネル型のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３はオフ状態にある一方、ｐチャネル型のトランジスタＴｒ４のみオン状態である。このため、駆動用トランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖccに接続されているので、所定の入力電圧Ｖgsに応じて出力電流Ｉdsが発光素子ＥＬに供給されている。この結果、タイミングＴ０で発光素子ＥＬは発光している。このとき、駆動用トランジスタＴｒｄに印加される入力電圧Ｖgsは、ゲート電位（Ｇ）とソース電位（Ｓ）との差で表される。
【００４４】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り換わる。これによりトランジスタＴｒ４がオフし、駆動用トランジスタＴｒｄは電源Ｖccから切り離されるので、発光が停止し非発光期間に入る。従って、タイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００４５】
続いてタイミングＴ２に進むと、制御信号ＡＺ１およびＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２およびＴｒ３がオンする。この結果、駆動用トランジスタＴｒｄのゲートＧが基準電位Ｖss1 に接続され、ソースＳが基準電位Ｖss2 に接続される。ここで、Ｖss1 −Ｖss2 ＞Ｖthを満たしており、Ｖss1 −Ｖss2 ＝Ｖgs＞Ｖthとすることで、その後タイミングＴ３で行われるＶth補正の準備を行う。言い換えると、期間Ｔ２−Ｔ３は、駆動用トランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬのしきい値電圧をＶthELとすると、ＶthEL＞Ｖss2 に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶth補正動作および移動度補正動作を正常に行うために必要である。
【００４６】
タイミングＴ３では制御信号ＡＺ２をローレベルにし、かつ直後制御信号ＤＳもローレベルにしている。これにより、トランジスタＴｒ３がオフする一方、トランジスタＴｒ４がオンする。この結果、ドレイン電流Ｉdsが保持容量Ｃs に流れ込み、Ｖth補正動作を開始する。このとき、駆動用トランジスタＴｒｄのゲートＧの電位はＶss1 に保持されており、駆動用トランジスタＴｒｄがカットオフするまで電流Ｉdsが流れる。カットオフすると駆動用トランジスタＴｒｄのソース電位（Ｓ）はＶss1 −Ｖthになる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、保持容量Ｃs にＶthが保持固定される。このようにタイミングＴ３−Ｔ４は駆動用トランジスタＴｒｄのしきい値電圧Ｖthを検出する期間である。ここでは、この検出期間Ｔ３−Ｔ４をＶth補正期間と呼んでいる。
【００４７】
このようにＶth補正を行った後、タイミングＴ５で制御信号ＷＳをハイレベルに切り換え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖsig を保持容量Ｃs に書き込む。発光素子ＥＬの等価容量Ｃoledに比べて保持容量Ｃs は十分に小さい。この結果、映像信号Ｖsig のほとんど大部分が保持容量Ｃs に書き込まれる。正確には、Ｖss1 に対するＶsig の差分Ｖsig −Ｖss1 が保持容量Ｃs に書き込まれる。従って、駆動用トランジスタＴｒｄのゲートＧとソースＳと間の電圧Ｖgsは、先に検出保持されたＶthと今回サンプリングされたＶsig −Ｖss1 とを加えたレベル（Ｖsig −Ｖss1 ＋Ｖth）となる。以下において、説明を分かりやすくするため、Ｖss1 ＝０Ｖとすると、ゲート／ソース間電圧Ｖgsは、図３のタイミングチャートに示すようにＶsig ＋Ｖthとなる。この映像信号Ｖsig のサンプリングは、制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわち、タイミングＴ５−Ｔ７がサンプリング期間に相当する。
【００４８】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これにより、駆動用トランジスタＴｒｄが電源Ｖccに接続されるので、画素２は非発光期間から発光期間に進む。このようにサンプリング用トランジスタＴｒ１がまだオン状態でかつスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６−Ｔ７で、駆動用トランジスタＴｒｄの移動度補正を行う。すなわち、この参考例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６−Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光することはない。この移動度補正期間Ｔ６−Ｔ７では、駆動用トランジスタＴｒｄのゲートＧが映像信号Ｖsig のレベルに固定された状態で、駆動用トランジスタＴｒｄにドレイン電流Ｉdsが流れる。ここで、Ｖss1 −Ｖth＜ＶthELと設定しておくことで、発光素子ＥＬは逆バイアス状態におかれるため、ダイオード特性ではなく単純な容量特性を示すようになる。このため、駆動用トランジスタＴｒｄに流れる電流Ｉdsは保持容量Ｃs と発光素子ＥＬの等価容量Ｃoledとの両者を結合した容量Ｃ＝Ｃs ＋Ｃoledに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図３のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局、保持容量Ｃs に保持されたゲート／ソース間電圧Ｖgsから差し引かれることになるので、負帰還をかけたことになる。このように駆動用トランジスタＴｒｄの出力電流Ｉdsを同じく駆動用トランジスタＴｒｄの入力電圧Ｖgsに負帰還することにより、移動度μを補正することが可能である。なお、負帰還量ΔＶは移動度補正期間Ｔ６−Ｔ７の時間幅ｔを調整することで最適化可能である。
【００４９】
タイミングＴ７では制御信号ＷＳがローレベルとなり、サンプリング用トランジスタＴｒ１がオフする。この結果、駆動用トランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖsig の印加が解除されるので、駆動用トランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）とともに上昇していく。その間、保持容量Ｃs に保持されたゲート／ソース間電圧Ｖgsは（Ｖsig −ΔＶ＋Ｖth）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉdsの流入により発光素子ＥＬは実際に発光を開始する。このときのドレイン電流Ｉds対ゲート電圧Ｖgsの関係は、先の（１）式のＶgsにＶsig −ΔＶ＋Ｖthを代入することで、以下の式（２）のように与えられる。
Ｉds＝ｋμ（Ｖgs−Ｖth）2 ＝ｋμ（Ｖsig −ΔＶ）2               （２）
【００５０】
（２）式において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。（２）式からＶthの項がキャンセルされており、発光素子ＥＬに供給される出力電流Ｉdsは駆動用トランジスタＴｒｄのしきい値電圧Ｖthに依存しないことが分かる。基本的にドレイン電流Ｉdsは映像信号の信号電圧Ｖsig によって決まる。換言すると、発光素子ＥＬは映像信号Ｖsig に応じた輝度で発光することになる。その際、Ｖsig は帰還量ΔＶで補正されている。この補正量ΔＶは丁度、（２）式の係数部に位置する移動度μの効果を打ち消すように働く。したがって、出力電流Ｉdsは実質的に映像信号Ｖsig のみに依存することになる。
【００５１】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了するとともに当該フィールドが終わる。この後次のフィールドに移って再びＶth補正動作、移動度補正動作および発光動作が繰り返されることになる。
【００５２】
しかしながら、この参考例の表示装置の画素では、５種類のトランジスタＴｒ１〜Ｔｒ４およびＴｒｄ、３種類の電源ラインＶss1 、Ｖss2 、Ｖccおよび４種類のゲートライン（走査線）ＷＳ、ＤＳ、ＡＺ１、ＡＺ２を形成する必要があり、電源ラインや信号線ラインとのクロスオーバーが増加してしまう。これは表示装置の歩留まりを低下させる原因になる。さらに、レイアウト的に高精細化が困難になる。高精細パネルにおいては、歩留まりを上げるために、素子数を削減する必要がある。
【００５３】
図４は、この発明の第１の実施形態による、しきい値電圧（Ｖth）補正機能を備えたアクティブマトリクス型表示装置の全体構成を示す。図４に示すように、このアクティブマトリクス型表示装置は、主要部となる画素アレイ部１と周辺回路部とにより構成されている。周辺回路部は水平セレクタ３、ライトスキャナ４、ドライブスキャナ５などを含んでいる。画素アレイ部１は行状に配された走査線ＷＳと列状に配された信号線ＳＬと両者の交差する部分にマトリクス状に配された画素Ｒ、Ｇ、Ｂとにより構成されている。この表示装置ではカラー表示を可能とするため、ＲＧＢの三原色画素を用意しているが、これに限定されるものではない。各画素Ｒ、Ｇ、Ｂはそれぞれ画素２で構成されている。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は信号部を構成し、一般にドライバＩＣが用いられ、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。なお、第１の走査線ＷＳと平行に第２の走査線ＤＳも配線されている。走査線ＤＳはドライブスキャナ５によって走査される。ライトスキャナ４とドライブスキャナ５とはスキャナ部を構成しており、１水平走査期間ごとに画素の行を順次走査する。各画素２は走査線ＷＳによって選択されたとき信号線ＳＬから映像信号をサンプリングする。さらに、走査線ＤＳによって選択されたとき、サンプリングされた映像信号に応じて画素２内に含まれている発光素子を駆動する。加えて画素２は水平走査期間内で走査線ＷＳおよびＤＳによって制御されたとき、予め決められた補正動作を行う。
【００５４】
上述の画素アレイ部１は通常、ガラス基板（通常のガラス基板のほか、石英ガラス基板なども含む）などの絶縁基板上に形成されており、フラットパネルとなっている。各画素２に含まれるトランジスタは、例えば、アモルファスシリコン薄膜トランジスタまたは低温多結晶シリコン薄膜トランジスタで形成されている。アモルファスシリコン薄膜トランジスタの場合、スキャナ部はパネルとは別のＴＡＢ（tape automated bonding）などで構成され、フレキシブルケーブルにてフラットパネルに接続される。同様に信号部も外付けのドライバＩＣで構成され、フラキシブルケーブルにてフラットパネルに接続される。低温多結晶シリコン薄膜トランジスタの場合、信号部およびスキャナ部も同じ低温多結晶シリコン薄膜トランジスタで形成できるので、フラットパネル上に画素アレイ部１と信号部とスキャナ部とを一体的に形成できる。
【００５５】
図５は、図４に示すこの発明の第１の実施形態による表示装置に組み込まれる画素２の構成を示す回路図である。この画素２は、サンプリング用トランジスタＴｒ１と、これに接続される保持容量Ｃs 、これに接続される駆動用トランジスタＴｒｄと、これに接続される発光素子ＥＬと、駆動用トランジスタＴｒｄを電源Ｖccに接続するスイッチングトランジスタＴｒ４とを含む。
【００５６】
サンプリング用トランジスタＴｒ１は、第１走査線ＷＳから供給される制御信号ＷＳに応じて導通し、信号線ＳＬから供給された映像信号の信号電位Ｖsig を保持容量Ｃs にサンプリングする。保持容量Ｃs は、サンプリングされた映像信号の信号電位Ｖsig に応じて駆動用トランジスタＴｒｄのゲートＧに入力電圧Ｖgsを印加する。駆動用トランジスタＴｒｄは、入力電圧Ｖgsに応じた出力電流Ｉdsを発光素子ＥＬに供給する。なお、この出力電流Ｉdsは、駆動用トランジスタＴｒｄのしきい値電圧Ｖthに対して依存性を有する。発光素子ＥＬは、発光期間中駆動用トランジスタＴｒｄから供給された出力電流Ｉdsにより映像信号の信号電位Ｖsig に応じた輝度で発光する。スッチングトランジスタＴｒ４は、第２走査線ＤＳから供給される制御信号ＤＳに応じて導通し、発光期間中駆動用トランジスタＴｒｄを電源Ｖccに接続し、非発光期間では非導通状態になって駆動用トランジスタＴｒｄを電源Ｖccから切り離す。
【００５７】
この表示装置の特徴事項として、ライトスキャナ４およびドライブスキャナ５で構成されるスキャナ部は、水平走査期間（１Ｈ）に第１走査線ＷＳおよび第２走査線ＤＳにそれぞれ制御信号ＷＳ、ＤＳを出力し、サンプリング用トランジスタＴｒ１およびスイッチングトランジスタＴｒ４をオン／オフ制御して、出力電流Ｉdsのしきい値電圧Ｖthに対する依存性を補正するために保持容量Ｃs をリセットする準備動作、リセットされた保持容量Ｃs にしきい値電圧Ｖthをキャンセルするための電圧を書き込む補正動作、および補正された保持容量Ｃs に映像信号Ｖsig の信号電位をサンプリングするサンプリング動作を実行する。一方、水平セレクタ３で構成された信号部は、水平走査期間（１Ｈ）に映像信号を第１の固定電位ＶssH と、第２の固定電位ＶssL と、信号電位Ｖsig との間で切り換え、これによって上述の準備動作、補正動作およびサンプリング動作に必要な電位を各画素２に信号線ＳＬを介して供給する。
【００５８】
具体的には、水平セレクタ３は、まず高レベルの第１固定電位ＶssH を供給し、続いて低レベルの第２固定電位ＶssL に切り換えて準備動作を可能とし、さらに低レベルの第２固定電位ＶssL を維持した状態で補正動作を実行し、その後信号電位Ｖsig に切り換えてサンプリング動作を実行する。上述のように水平セレクタ３はドライバＩＣで構成され、信号電位Ｖsig を生成する信号生成回路と、この信号生成回路から出力された信号電位Ｖsig に第１固定電位ＶssH および第２固定電位ＶssL を挿入し、これによって第１固定電位ＶssH と第２固定電位ＶssL と信号電位Ｖsig とが切り換る映像信号を合成して各信号線ＳＬに出力する出力回路とを含む。好ましくは、水平セレクタ３を構成するドライバＩＣは、通常の定格を越えない信号電位Ｖsig と定格を越える第１固定電位ＶssH とを合成した映像信号を出力する。この場合、ドライバＩＣに含まれる信号生成回路は定格を越えない信号電位Ｖsig を生成するために通常の耐圧を有する一方、出力回路は定格を越える第１固定電位ＶssH に対処するため高耐圧化されている。
【００５９】
駆動用トランジスタＴｒｄは、その出力電流Ｉdsがしきい値電圧Ｖthに加えてチャネル領域のキャリア移動度μに対しても依存性を有する。この場合、ライトスキャナ４とドライブスキャナ５とにより構成されるスキャナ部は、水平走査期間（１Ｈ）に第２走査線ＤＳに制御信号を出力してさらにスイッチングトランジスタＴｒ４を制御し、出力電流Ｉdsのキャリア移動度μに対する依存性を打ち消すために、信号電位Ｖsig がサンプリングされている状態で駆動用トランジスタＴｒｄから出力電流Ｉdsを取り出し、これを保持容量Ｃs に負帰還して入力電圧Ｖgsを補正する動作を実行する。
【００６０】
図６は、図５に示す表示装置から画素２の部分を取り出した模式図である。理解を容易にするため、サンプリング用トランジスタＴｒ１によってサンプリングされる映像信号Ｖsig や駆動用トランジスタＴｒｄの入力電圧Ｖgsおよび出力電流Ｉds、さらには発光素子ＥＬが有する容量成分Ｃoledなどを書き加えてある。また、各トランジスタのゲートに接続される走査線ＷＳ、ＤＳも書き込んである。この画素２は水平走査期間（１Ｈ）内にＶth補正準備動作と、実際の補正動作と信号電位サンプリング動作とを行う。これにより、画素２は３個のトランジスタＴｒ１、Ｔｒ４、Ｔｒｄと１個の保持容量Ｃs と１個の発光素子ＥＬとにより構成可能である。図１に示した参考例の表示装置におけるＶth補正機能を組み込んだ画素回路に比べ、少なくともトランジスタを２個削減可能である。これにより、電源ラインやゲートラインを削減することができ、パネルの歩留まりの改善を図ることができる。また、画素２のレイアウトを簡素化することができ、高精細化も可能である。
【００６１】
図７は、図５および図６に示した画素のタイミングチャートである。図７を参照して、図５および図６に示した画素２の動作を具体的かつ詳細に説明する。図７は、時間軸Ｔに沿って各走査線ＷＳ、ＤＳに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で示してある。併せて、信号線に印加される映像信号の波形も時間軸Ｔに沿って示してある。図７に示すように、この映像信号は各水平走査期間（１Ｈ）内で、高電位ＶssH 、低電位ＶssL 、信号電位Ｖsig と順に切換る。トランジスタＴｒ１はｎチャネル型であるので、走査線ＷＳがハイレベルのときオンし、ローレベルのときオフする。一方、トランジスタＴｒ４はｐチャネル型であるので、走査線ＤＳがハイレベルのときオフし、ローレベルのときオンする。なお、このタイミングチャートは、各制御信号ＷＳ、ＤＳの波形や映像信号の波形とともに、駆動用トランジスタＴｒｄのゲートＧの電位変化およびソースＳの電位変化も表してある。
【００６２】
図７のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイ部１の各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ、ＤＳの波形を表してある。
【００６３】
初めにタイミングＴ１で、スイッチングトランジスタＴｒ４をオフして非発光とする。このとき、駆動用トランジスタＴｒｄのソース電位はＶccからの電源供給がないので、発光素子ＥＬのカットオフ電圧ＶthELまで下げられる。
【００６４】
次にタイミングＴ２で、サンプリングトランジスタＴｒ１をオンする。ただし、この前に、信号線電圧をＶssH まで上げておく方が、書き込み時間を短くすることができるので好ましい。サンプリング用トランジスタＴｒ１をオンすることで駆動用トランジスタＴｒｄのゲート電位はＶssH が書き込まれる。このとき、保持容量Ｃs を介してソース電位にカップリングが入り、ソース電位は上昇する。ソースＳの電位は一度上昇するが、発光素子ＥＬを介して放電されるので、再度ソース電圧はＶthELになる。このとき、ゲート電圧はＶssH のままである。
【００６５】
次にタイミングＴａで、サンプリング用トランジスタＴｒ１をオンしたまま、信号電圧をＶssL に変化させる。この電位変化が保持容量Ｃs を介してソース電位にカップリングされる。このときのカップリング量は、Ｃs ／（Ｃs ＋Ｃoled）×（ＶssH −ＶssL ）にて求められる。このとき、ゲート電位はＶssL 、ソース電位はＶthEL−Ｃs ／（Ｃs ＋Ｃoled）×（ＶssH −ＶssL ）で表される。ここでマイナスバイアスを入れたために、ソース電圧はＶthELよりも小さくなり、発光素子ＥＬはカットオフする。ここで、ソース電位は、この後のＶth補正や移動度補正終了後も発光素子ＥＬがカットオフし続ける電位に設定することが望ましい。また、このＶgd＞Ｖthとなるようにカップリングを入れることでＶth補正の準備を行うことができる。以上により、トランジスタや電源ライン、ゲートラインを削減した回路においてもＶth補正準備を行うことができる。すなわち、タイミングＴ２〜Ｔａは補正準備期間に含まれる。
【００６６】
この後、タイミングＴ３でゲートＧをＶssL に保持した状態のままスイッチングトランジスタＴｒ４をオンすると、駆動用トランジスタＴｒｄに電流が流れて、参考例の表示装置と同様にＶth補正が行われる。駆動用トランジスタＴｒｄがカットオフするまで電流が流れ、カットオフすると駆動用トランジスタＴｒｄのソース電位はＶssL −Ｖthとなる。ここで、ＶssL −Ｖth＜ＶthELとする必要がある。
【００６７】
この後、タイミングＴ４で、スイッチングトランジスタＴｒ４をオフしてＶth補正は終了する。すなわち、タイミングＴ３〜Ｔ４はＶth補正期間である。
このようにタイミングＴ３〜Ｔ４でＶth補正を行った後、タイミングＴ５に至って信号線の電位がＶssL からＶsig に変化する。これにより、映像信号の信号電位Ｖsig が保持容量Ｃs に書き込まれる。発光素子ＥＬの等価容量Ｃoledに比べて保持容量Ｃs は十分に小さい。この結果、信号電位Ｖsig のほとんど大部分が保持容量Ｃs に書き込まれる。従って、駆動用トランジスタＴｒｄのゲートＧとソースＳと間の電圧Ｖgsは、先に検出保持されたＶthと今回サンプリングされたＶsig を加えたレベル（Ｖsig ＋Ｖth）となる。すなわち、駆動用トランジスタＴｒｄに対する入力電圧ＶgsはＶsig ＋Ｖthとなる。この信号電圧Ｖsig のサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわち、タイミングＴ５〜Ｔ７がサンプリング期間に相当する。
【００６８】
この表示装置の画素２は、上述のしきい値電圧Ｖthの補正に加え、移動度μの補正も行っている。移動度μの補正はタイミングＴ６〜Ｔ７で行われる。この点については後に詳細に説明する。結論として、タイミングチャートに示すように、補正量ΔＶが入力電圧Ｖgsから差し引かれる。
【００６９】
タイミングＴ７になると、制御信号ＷＳがローレベルとなり、サンプリング用トランジスタＴｒ１がオフする。この結果、駆動用トランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖsig の印加が解除されるので、駆動用トランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）とともに上昇していく。その間、保持容量Ｃs に保持されたゲート／ソース間電圧Ｖgsは（Ｖsig −ΔＶ＋Ｖth）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉdsの流入により発光素子ＥＬは実際に発光を開始する。このときのドレイン電流Ｉds対ゲート電圧Ｖgsの関係は、（２）式のように与えられる。この（２）式からＶthの項がキャンセルされており、発光素子ＥＬに供給される出力電流Ｉdsは駆動用トランジスタＴｒｄのしきい値電圧Ｖthに依存しないことが分かる。基本的にドレイン電流Ｉdsは映像信号の信号電圧Ｖsig によって決まる。言い換えると、発光素子ＥＬは映像信号Ｖsig に応じた輝度で発光することになる。その際、Ｖsig は帰還量ΔＶで補正されている。この補正量ΔＶは丁度、（２）式の係数部に位置する移動度μの効果を打ち消すように働く。従って、出力電流Ｉdsは実質的に映像信号Ｖsig のみに依存することになる。
【００７０】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了するとともに当該フィールドが終わる。この後次のフィールドに移って再び補正準備動作、Ｖth補正動作、移動度補正動作および発光動作が繰り返されることになる。
【００７１】
図８は移動度補正期間Ｔ６−Ｔ７における画素２の状態を示す回路図である。図８に示すように、移動度補正期間Ｔ６−Ｔ７では、サンプリング用トランジスタＴｒ１およびスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ３がオフしている。この状態で駆動用トランジスタＴｒ４のソース電位（Ｓ）はＶssL −Ｖthである。このソース電位Ｓは発光素子ＥＬのアノード電位でもある。上述のようにＶssL −Ｖth＜ＶthELと設定しておくことで、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示すことになる。従って、駆動用トランジスタＴｒｄに流れる電流Ｉdsは保持容量Ｃs と発光素子ＥＬの等価容量Ｃoledとの合成容量Ｃ＝Ｃs ＋Ｃoledに流れ込むことになる。言い換えると、ドレイン電流Ｉdsの一部が保持容量Ｃs に負帰還され、移動度の補正が行われる。
【００７２】
図９は上述の（２）式をグラフ化したものであり、縦軸にＩdsを取り横軸にＶsig を取ってある。このグラフの下方に（２）式も併せて示してある。図９のグラフは、画素１と画素２とを比較した状態で特性カーブを描いてある。画素１に含まれる駆動用トランジスタの移動度μは相対的に大きい。逆に、画素２に含まれる駆動用トランジスタの移動度μは相対的に小さい。このように駆動用トランジスタを多結晶シリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつくことは避けられない。例えば、画素１、２に同レベルの映像信号Ｖsig を書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉds1 ´は、移動度μの小さい画素２に流れる出力電流Ｉds2 ´に比べて大きな差が生じてしまう。このように移動度μのばらつきに起因して出力電流Ｉdsの間に大きな差が生じるので、画面のユニフォーミティを損なうことになる。
【００７３】
そこで、この表示装置では、出力電流Ｉdsを入力電圧側に負帰還させることで移動度μのばらつきをキャンセルしている。（２）式から明らかなように、移動度μが大きいと出力電流Ｉdsが大きくなる。従って、負帰還量ΔＶは移動度μが大きいほど大きくなる。図９のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度μの小さな画素２の負帰還量ΔＶ２に比べて大きい。従って、移動度μが大きいほど負帰還が大きくかかることとなるため、移動度μのばらつきを抑制することが可能である。図９に示すように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩds1 ´からＩds1 まで大きく下降する。一方、移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉds2 ´はＩds2 までそれ程大きく下降しない。結果的に、Ｉds1 とＩds2 はほぼ等しくなり、移動度μのばらつきがキャンセルされる。この移動度μのばらつきのキャンセルは黒レベルから白レベルまでＶsig の全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度μの異なる画素１と画素２とがあった場合、移動度μの大きい画素１の補正量ΔＶ１は移動度μの小さい画素２の補正量ΔＶ２に対して小さくなる。つまり、移動度μが大きいほどΔＶが大きく、Ｉdsの減少値は大きくなる。これにより移動度μの異なる画素の電流値は均一化され、移動度μのばらつきを補正することができる。
【００７４】
以下、参考のため、図１０を参照して、上述の移動度補正の数値解析を行う。図１０に示すように、トランジスタＴｒ１およびＴｒ４がオンした状態で、駆動用トランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。駆動用トランジスタＴｒｄのソース電位（Ｓ）をＶとすると、駆動用トランジスタＴｒｄを流れるドレイン電流Ｉdsは次の（３）式に示すとおりである。
【数１】
2008286905.tif 000003
【００７５】
また、ドレイン電流Ｉdsと容量Ｃ（＝Ｃs ＋Ｃoled）の関係により、以下の（４）式に示すようにＩds＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。
【数２】
2008286905.tif 000004
【００７６】
（４）式に（３）式を代入して両辺を積分する。ここで、ソース電圧Ｖの初期状態は−Ｖthであり、移動度ばらつき補正時間（Ｔ６−Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が次の（５）式のように与えられる。
【数３】
2008286905.tif 000005
【００７７】
図１１は、（５）式をグラフ化した図であり、縦軸に出力電流Ｉdsを取り、横軸に映像信号Ｖsig を取ってある。図１１においては、パラメータとして移動度補正期間ｔ＝０μｓ、２．５μｓおよび５μｓの場合を設定している。さらに、移動度μもパラメータとして比較的大きい場合１．２μと比較的小さい場合０．８μとをパラメータにとってある。ｔ＝０μｓとして実質的に移動度補正をかけない場合に比べ、ｔ＝２．５μｓでは移動度ばらつきに対する補正が十分にかかっていることがわかる。移動度補正なしではＩdsに４０％のばらつきがあったものが、移動度補正をかけると１０％以下に抑えられる。ただし、ｔ＝５μｓとして補正期間を長くすると逆に移動度μの違いによる出力電流Ｉdsのばらつきが大きくなってしまう。このように、適切な移動度補正をかけるために、ｔは最適な値に設定する必要がある。図１１に示すグラフの場合、最適値はｔ＝２．５μｓの近辺である。
【００７８】
上述のような回路構成を有するこの表示装置において、画素２に含まれる素子のうち特に、薄膜トランジスタからなる駆動用トランジスタＴｒｄおよび保持容量Ｃs の部分の構造を図１２に示す。図１２に示すように、ガラス基板５１上に、一層目の配線材料により、駆動用トランジスタＴｒｄのゲート配線５２および保持容量Ｃs の一方の電極５３が設けられている。ゲート配線５２および電極５３の端部を覆うようにゲート絶縁膜５４が設けられている。駆動用トランジスタ部の上の部分におけるゲート絶縁膜５４上には所定形状の多結晶シリコン膜５５が設けられている。図示は省略するが、多結晶シリコン膜５５中には、ゲート配線５２に対して自己整合的にソース領域およびドレイン領域が形成されている。ゲート配線５２からなるゲート電極とこれらのソース領域およびドレイン領域とにより、駆動用トランジスタＴｒｄとしてのボトムゲート型多結晶シリコン薄膜トランジスタが構成されている。多結晶シリコン膜５５およびゲート絶縁膜５４を覆うように層間絶縁膜５６が設けられている。電極５３の上の部分における層間絶縁膜５６にはコンタクトホール５７が設けられている。さらに、層間絶縁膜５６の上およびコンタクトホール５７の部分の電極５３の上に誘電体膜５８が設けられている。保持容量部の上の部分における誘電体膜５８上に二層目の配線材料により電極５９が設けられている。この電極５９と電極５３との間に誘電体膜５８を挟んだ構造により保持容量Ｃs が構成されている。層間絶縁膜５６および誘電体膜５８には、多結晶シリコン膜５５中に形成されたソース領域およびドレイン領域の上の部分にコンタクトホール６０、６１が設けられている。そして、これらのコンタクトホール６０、６１を通じて、二層目の配線材料により、配線６２、６３が形成されている。
図示および説明は省略するが、実際には、例えば、上述の配線６２、６３や電極５９の上に層間絶縁膜が設けられ、その上にアノード電極、ホール注入層、ホール輸送層、発光層、電子輸送層、カソード電極などが順次積層されて有機ＥＬ素子からなる発光素子３Ｄが形成され、さらにその上にパッシベーション膜が形成され、その上に接着剤を介して封止基板が形成されるが、これらは従来公知のものを用いることができる。
【００７９】
上述のように、この表示装置においては、画素２の駆動用トランジスタＴｒｄのゲート絶縁膜５４と保持容量Ｃs を構成する誘電体膜５８とが互いに独立に形成されている。このため、ゲート絶縁膜５４の材料および厚さは駆動用トランジスタＴｒｄに要求されるトランジスタ特性に応じて最適化することができるとともに、保持容量Ｃs を構成する誘電体膜５８の材料および厚さも、ゲート絶縁膜５４とは独立に、保持容量Ｃs の形成に使用することができる面積に応じて十分な保持容量を確保することができるように最適化することができる。すなわち、画素２のピッチが小さくなって保持容量Ｃs の形成に使用することができる面積を十分に確保することができない場合には、誘電体膜５８の材料としてゲート絶縁膜５４の材料より誘電率が高いものを用いたり、誘電体膜５８の厚さをゲート絶縁膜５４より小さくしたりすることにより、十分な保持容量を確保することができる。具体的には、例えば、ゲート絶縁膜５４として酸化シリコン膜／窒化シリコン膜の２層膜を用いる一方、誘電体膜５８として酸化シリコン膜より誘電率が大きい窒化シリコン膜、チタン酸ストロンチウム（ＳＴＯ）膜、チタン酸ジルコン酸鉛（ＰＺＴ）膜、五酸化タンタル（Ｔａ2 Ｏ5 ）膜などを用いることにより、小さな面積でも十分に大きな保持容量Ｃs を確保することができる。
【００８０】
以上のように、この表示装置によれば、画面の高精細化に伴い画素２のピッチが小さくなっても、画素２に含まれる薄膜トランジスタからなる駆動用トランジスタＴｒｄのトランジスタ特性を変えることなく、十分な大きさの保持容量Ｃs を確保することができ、高品質の映像を表示することができる。また、この表示装置においては、ゲート電圧を高電圧から低電圧に変化させることによるＶth補正準備や、Ｖth補正動作を１水平走査期間内に行い、その後同一水平走査期間内にて映像信号を書き込むようにしている。この動作により、従来必要であった３種類の電源を信号線に共有化することで電源ラインやスイッチングトランジスタ、そのゲートラインなどを削減することができ、３トランジスタ１容量の画素回路を構成することができる。以上により、パネルの歩留まりの向上を図ることができる。また、画素に含まれる素子などの削減により画素の面積を小さくすることできるので、高精細化も可能となる。なお、この表示装置では、サンプリング用トランジスタＴｒ１をオンした状態でスイッチングトランジスタＴｒ４をオンして移動度補正をかけているが、サンプリング用トランジスタＴｒ１とスイッチングトランジスタＴｒ４とをノンオーバーラップにして移動度補正を行わない単純なＶth補正動作においても、同様に配線やトランジスタの削減は可能である。また、この表示装置では、駆動用トランジスタＴｒｄ以外のスイッチングトランジスタにはｎチャネル型トランジスタを用いたが、各トランジスタの特性はｎチャネル型でもｐチャネル型でも構わない。
【００８１】
次に、この発明の第２の実施形態によるアクティブマトリクス型表示装置について説明する。
この第２の実施形態においては、特に表示装置の信号部（水平セレクタ）を構成するデータドライバに特徴を有する。すなわち、この第２の実施形態においては、表示装置の列方向に配置され、画像データの表示に用いられるデータドライバにおいて、画像データを表す信号電位と画素制御用の固定電位とを切り換えて出力することを可能にし、かつこの画素制御用の固定電位が、一般的なデータドライバの最大定格電圧よりも高い電圧振幅を要求する場合、出力端子部分近くにある画像データ用信号電位と画素制御用固定電位を切り換えるスイッチ機能部分だけを高耐圧化することで、ドライバの製造プロセスにおいて、高耐圧化プロセスへの変更、回路サイズの変更、端子の広ピッチ化などを必要とせずに必要な機能を実現することを可能とする。
【００８２】
図１３ＡおよびＢにデータ信号線に画像データを表す信号電位と画素制御用の固定電位を混在させた表示装置の画素（図１３Ａ）および駆動波形（図１３Ｂ）の例を示す。図１３Ａに示す画素２は、３個のトランジスタと１個の保持容量Ｃs と、１個の発光素子ＥＬとにより構成されており、図５に示す第１の実施形態による表示装置の画素２を一般化したものである。映像信号Ｖsig はデータ信号線ＳＬから供給される。この信号Ｖsig の電圧値によって、駆動用トランジスタＴｒｄを駆動し、所望の明るさで発光素子ＥＬを発光させる。この表示装置においては、この際に駆動用トランジスタＴｒｄの特性ばらつきが直接画質に影響するため、保持容量Ｃs を利用して、補正期間中にこのばらつきを補正する動作を行う。この補正動作を行う際に、走査パルスＷＡと走査パルスＤＳとの駆動波形を利用してデータ信号線ＳＬから制御用の固定電位Ｖstを画素２に送り込む。通常の表示装置においては画像データ系の信号線と駆動制御系の信号線とは互いに分離されており、制御系の信号を入力する際には別な配線を配置し、別な走査パルスを用いる。しかしながら、それによって画素２内の素子数が増加すると、トランジスタ欠陥による歩留まり悪化や、一つの画素２に必要とする面積が増えることから、物理的な解像度の低下などの悪影響が考えられるため、画素２の素子数を極力少なくし、駆動用トランジスタＴｒｄの特性ばらつきを補正するためにはデータ信号線ＳＬから、画像データに対応した信号電位Ｖpcと画素２の制御用の固定電位Ｖstをサンプリング時および補正時に分けて送信する必要がある。
【００８３】
このとき、画素２の制御用の固定電圧Ｖstは必ずしも画像データの信号電圧Ｖpcと同一の範囲内にあるとは限らない。図１３Ｂに示す波形タイミングチャートの例のように、制御信号電圧Ｖstは画像信号電圧Ｖpcよりも高くなる場合が考えられ、かつＶstはデータドライバＩＣの定格電圧よりも高くなる場合もある。また、通常、ドライバ出力は非表示期間には電圧不定（ハイインピーダンス）になるが、この画素２の場合、ＶstとＶpcとはサンプリング期間と補正期間とに分離され、その間の電圧はグランドレベルＧＮＤに固定することが必要となる場合がある。
【００８４】
このような駆動波形の条件を満たすデータドライバＩＣ３のブロック構成を図１４に示す。四角の実線で囲んだ部分が高耐圧の出力回路部３２であり、この中の回路だけを配線膜厚を厚くするなどすることにより高耐圧化すれば、画像信号生成回路部３１は通常通りの耐圧およびプロセスで作製可能である。出力回路部３２は電圧切り換え用のスイッチＳＷ１、ＳＷ２を含んでいる。ただし、スイッチＳＷ１の制御信号およびスイッチＳＷ２の制御信号は、スイッチのＯＮ／ＯＦＦを制御するロジック信号であるため、高耐圧化の必要はない。
【００８５】
画像信号生成回路部３１の出力端子３１Ｂは、画像表示系電源電圧Ｖpcを最大電圧とする出力電圧Ｖpc1 〜Ｖpcn を出力する。この出力電圧は、スイッチＳＷ１に送られ、画素回路制御用の固定電圧と切り換えられる。画素回路制御用の固定電圧は、制御系電源電圧Ｖstの振幅を持つロジックパルスである。また、スイッチＳＷ１の出力は、スイッチＳＷ２に送られる。このスイッチＳＷ２では、Ｖpc1 〜Ｖpcn とＶstとの切り換え時に出力端をＧＮＤレベルに固定するため、信号かＧＮＤかの選択を行う。その結果、最終出力端３２Ｂには最終出力信号Ｖsig として、制御系電源電圧を最大値とするＶstまたは画像表示系電源電圧を最大値とするＶpc1 〜Ｖpcn あるいはＧＮＤレベルの電圧が出力される。
この表示装置において、画素２に含まれる素子のうち薄膜トランジスタからなる駆動用トランジスタＴｒｄおよび保持容量Ｃs の部分の構造は図１２に示すと同様である。
【００８６】
次に、この発明の第３の実施形態によるアクティブマトリクス型表示装置について説明する。
まず最初に、このアクティブマトリクス型表示装置の理解を容易にし、かつ背景を明らかにするため、図１５を参照して、このアクティブマトリクス型表示装置の元になったアクティブマトリクス型表示装置の概略を説明する。
図１５は、この表示装置の一つの画素を示す模式的な回路図である。図１５に示すように、この画素においては、行状に配された走査線１Ｅと列状に配された信号線１Ｆとの交差部に、サンプリング用トランジスタ１Ａが配置されている。このサンプリング用トランジスタ１Ａはｎチャネル型であり、そのゲートが走査線１Ｅに接続され、ドレインが信号線１Ｆに接続されている。このサンプリング用トランジスタ１Ａのソースには保持容量１Ｃの一方の電極と、駆動用トランジスタ１Ｂのゲートとが接続されている。駆動用トランジスタ１Ｂはｎチャネル型で、そのドレインには電源供給線１Ｇが接続され、そのソースには発光素子１Ｄのアノードが接続されている。保持容量１Ｃの他方の電極および発光素子１Ｄのカソードは、接地配線１Ｈに接続されている。
【００８７】
図１６は、図１５に示す画素の動作を示すタイミングチャートである。このタイミングチャートは、信号線１Ｆから供給される映像信号の電位（映像信号線電位）をサンプリングし、有機ＥＬ素子などからなる発光素子１Ｄを発光状態にする動作を表している。走査線１Ｅの電位（走査線電位）がハイレベルに遷移することで、サンプリング用トランジスタ１Ａはオン状態となり、映像信号線電位を保持容量１Ｃに充電する。これにより、駆動用トランジスタ１Ｂのゲート電位（Ｖg ）は上昇を開始し、ドレイン電流を流し始める。そのため、発光素子１Ｄのアノード電位が上昇し、発光を開始する。この後、走査線電位がローレベルに遷移すると保持容量１Ｃに映像信号線電位が保持され、駆動用トランジスタ１Ｂのゲート電位が一定となり、発光輝度が次のフレームまで一定に維持される。
【００８８】
しかしながら、駆動用トランジスタ１Ｂの製造プロセスのばらつきにより、各画素ごとにしきい値電圧や移動度などの特性変動がある。この特性変動により、駆動用トランジスタ１Ｂに同一のゲート電位を与えても、画素毎にドレイン電流（駆動電流）が変動し、発光輝度のばらつきになって現れる。また、有機ＥＬ素子などからなる発光素子１Ｄの特性の経時変動により、発光素子１Ｄのアノード電位が変動する。このアノード電位の変動は駆動用トランジスタ１Ｂのゲート−ソース間電圧の変動となって現れ、ドレイン電流（駆動電流）の変動を引き起こす。このような種々の原因による駆動電流の変動は画素ごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。
【００８９】
図１７はこの第３の実施形態による表示装置の全体構成を示すブロック図である。図１７に示すように、この表示装置１００は、画素アレイ部１０２とこれを駆動する駆動部とを含む。画素アレイ部１０２は、行状に配された走査線ＷＳＬ１０１〜１０ｍと、列状に配された信号線ＤＴＬ１０１〜１０ｎと、両者が交差する部分に配された行列状の画素（ＰＸＬＣ）１０１と、各画素１０１の各行に対応して配された電源線ＤＳＬ１０１〜１０ｍとを備えている。駆動部は、各走査線ＷＳＬ１０１〜１０ｍに順次制御信号を供給して画素１０１を行単位で線順次走査する主スキャナ（ライトスキャナＷＳＣＮ）１０４と、この線順次走査に合わせて各電源線ＤＳＬ１０１〜１０ｍに第１電位と第２電位との間で切り換わる電源電圧を供給する電源スキャナ（ＤＳＣＮ）１０５と、この線順次走査に合わせて列状の信号線ＤＴＬ１０１〜１０ｎに映像信号となる信号電位と基準電位とを供給する信号セレクタ（水平セレクタＨＳＥＬ）１０３とを備えている。
【００９０】
図１８は、図１７に示す表示装置１００に含まれる画素１０１の具体的な構成および結線関係を示す回路図である。図１８に示すように、この画素１０１は、有機ＥＬ素子などの発光素子３Ｄと、サンプリング用トランジスタ３Ａと、駆動用トランジスタ３Ｂと、保持容量３Ｃとを含む。サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１０１に接続され、そのソースおよびドレインの一方が対応する信号線ＤＴＬ１０１に接続され、他方が駆動用トランジスタ３Ｂのゲートｇに接続される。駆動用トランジスタ３Ｂは、そのソースｓおよびドレインｄの一方が発光素子３Ｄに接続され、他方が対応する電源線ＤＳＬ１０１に接続されている。また、駆動用トランジスタ３Ｂのドレインｄが電源線ＤＳＬ１０１に接続される一方、ソースｓが発光素子３Ｄのアノードに接続されている。発光素子３Ｄのカソードは接地配線３Ｈに接続されている。なお、この接地配線３Ｈは全ての画素１０１に対して共通に配線されている。保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇとの間に接続されている。
この表示装置において、画素１０１に含まれる素子のうち薄膜トランジスタからなる駆動用トランジスタ３Ｂおよび保持容量３Ｃの部分の構造は図１２に示すと同様である。
【００９１】
上述のように構成された表示装置において、サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０１から供給された制御信号に応じて導通し、信号線ＤＴＬ１０１から供給された信号電位をサンプリングして保持容量３Ｃに保持する。駆動用トランジスタ３Ｂは、第１電位にある電源線ＤＳＬ１０１から電流の供給を受け、保持容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。電源スキャナ（ＤＳＣＮ）１０５は、サンプリング用トランジスタ３Ａが導通した後で信号セレクタ（ＨＳＥＬ）１０３が信号線ＤＴＬ１０１に基準電位を供給している間に、電源線ＤＳＬ１０１を第１電位と第２電位との間で切り換え、これによって駆動用トランジスタ３Ｂのしきい値電圧Ｖthに相当する電圧を保持容量３Ｃに保持しておく。このしきい値電圧補正機能により、この表示装置１００は画素毎にばらつく駆動用トランジスタ３Ｂのしきい値電圧の影響をキャンセルすることができる。
【００９２】
図１８に示す画素１０１は上述のしきい値電圧補正機能に加え、移動度補正機能を備えている。すなわち、信号セレクタ（ＨＳＥＬ）１０３は、サンプリング用トランジスタ３Ａが導通した後第１のタイミングで信号線ＤＴＬ１０１を基準電位から信号電位に切り換える一方、主スキャナ（ＷＳＣＮ）１０４は、第１のタイミングの後第２のタイミングで走査線ＷＳＬ１０１に対する制御信号の印加を解除してサンプリング用トランジスタ３Ａを非道通状態とし、第１のタイミングと第２のタイミングとの間の期間を適切に設定することで、保持容量３Ｃに信号電位を保持する際、駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位に加えている。この場合、駆動部は、信号セレクタ１０３が供給する映像信号と主スキャナ１０４が供給する制御信号との相対的な位相差を調整して、第１のタイミングと第２のタイミングとの間の期間（移動度補正期間）を最適化することができる。また、信号セレクタ１０３は、基準電位から信号電位に切り換わる映像信号の立ち上がりに傾斜をつけて、第１のタイミングと第２のタイミングとの間の移動度補正期間を信号電位に自動的に追従させることもできる。
【００９３】
図１８に示す画素１０１はさらにブートストラップ機能も備えている。すなわち、主スキャナ（ＷＳＣＮ）１０４は、保持容量３Ｃに信号電位が保持された段階で走査線ＷＳＬ１０１に対する制御信号の印加を解除し、サンプリング用トランジスタ３Ａを非導通状態にして駆動用トランジスタ３Ｂのゲートｇを信号線ＤＴＬ１０１から電気的に切り離し、これによって駆動用トランジスタ３Ｂのソース電位（Ｖs ）の変動にゲート電位（Ｖg ）が連動し、ゲートｇとソースｓとの間の電圧Ｖgsを一定に維持することができる。
【００９４】
図１９は図１８に示す画素１０１の動作を示すタイミングチャートである。図１９においては、時間軸を共通にして、走査線（ＷＳＬ１０１）の電位変化、電源線（ＤＳＬ１０１）の電位変化および信号線（ＤＴＬ１０１）の電位変化を表してある。また、これらの電位変化に加えて、駆動用トランジスタ３Ｂのゲート電位（Ｖg ）およびソース電位（Ｖs ）の変化も表してある。
【００９５】
このタイミングチャートは、画素１０１の動作の遷移に合わせて期間を（Ｂ）〜（Ｇ）のように便宜的に区切ってある。発光期間（Ｂ）では発光素子３Ｄが発光状態にある。この後、線順次走査の新しいフィールドに入ってまず最初の期間（Ｃ）で、駆動用トランジスタ３Ｂのゲート電位Ｖg が初期化される。次の期間（Ｄ）に進み、駆動用トランジスタのソース電位Ｖs も初期化される。このように駆動用トランジスタ３Ｂのゲート電位Ｖg およびソース電位Ｖs を初期化することで、しきい値電圧補正動作の準備が完了する。続いて、しきい値電圧補正期間（Ｅ）で実際にしきい値電圧補正動作が行われ、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間にしきい値電圧Ｖthに相当する電圧が保持される。実際には、Ｖthに相当する電圧が、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に接続された保持容量３Ｃに書き込まれることになる。この後、サンプリング期間／移動度補正期間（Ｆ）に進み、映像信号の信号電位ＶinがＶthに足し合わされる形で保持容量３Ｃに書き込まれるとともに、移動度補正用の電圧ΔＶが保持容量３Ｃに保持された電圧から差し引かれる。この後、発光期間（Ｇ）に進み、信号電圧Ｖinに応じた輝度で発光素子３Ｄが発光する。その際、信号電圧Ｖinはしきい値電圧Ｖthに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子３Ｄの発光輝度は駆動用トランジスタ３Ｂのしきい値電圧Ｖthや移動度μのばらつきの影響を受けることがない。なお、発光期間（Ｇ）の最初でブートストラップ動作が行われ、駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖgs＝Ｖin＋Ｖth−ΔＶを一定に維持したまま、駆動用トランジスタ３Ｂのゲート電位Ｖg およびソース電位Ｖs が上昇する。
【００９６】
引き続き図２０〜図２５を参照して、図１８に示した画素１０１の動作を詳細に説明する。なお、図２０〜図２５は、図１９に示したタイミングチャートの各期間（Ｂ）〜（Ｇ）にそれぞれ対応している。理解を容易にするため、図２０〜図２５においては、発光素子３Ｄの容量成分を容量素子３Ｉとして図示してある。まず図２０に示すように、発光期間（Ｂ）では、電源供給線ＤＳＬ１０１が高電位Ｖcc＿Ｈ（第１電位）にあり、駆動用トランジスタ３Ｂが駆動電流Ｉdsを発光素子３Ｄに供給している。
図２０に示すように、駆動電流Ｉdsは高電位Ｖcc＿Ｈにある電源供給線ＤＳＬ１０１から駆動用トランジスタ３Ｂを介して発光素子３Ｄを通り、共通接地配線３Ｈに流れ込んでいる。
【００９７】
続いて期間（Ｃ）に入ると図２１に示すように、走査線ＷＳＬ１０１が高電位側に遷移することでサンプリング用トランジスタ３Ａがオン状態となり、駆動用トランジスタ３Ｂのゲート電位Ｖg は映像信号線ＤＴＬ１０１の基準電位Ｖ0 に初期化（リセット）される。
【００９８】
次に期間（Ｄ）に進むと、図２２に示すように、電源供給線ＤＳＬ１０１の電位が高電位Ｖcc＿Ｈ（第１電位）から映像信号線ＤＴＬ１０１の基準電位Ｖ0 より十分低い電位Ｖcc＿Ｌ（第２電位）に遷移する。これにより、駆動用トランジスタ３Ｂのソース電位Ｖs が映像信号線ＤＴＬ１０１の基準電位Ｖ0 より十分低い電位Ｖcc＿Ｌに初期化（リセット）される。具体的には、駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖgs（ゲート電位Ｖg とソース電位Ｖs との差）が駆動用トランジスタ３Ｂのしきい値電圧Ｖthより大きくなるように、電源供給線ＤＳＬ１０１の低電位Ｖcc＿Ｌ（第２電位）を設定する。
【００９９】
次にしきい値電圧補正期間（Ｅ）に進むと、図２３に示すように、電源供給線ＤＳＬ１０１の電位が低電位Ｖcc＿Ｌから高電位Ｖcc＿Ｈに遷移し、駆動用トランジスタ３Ｂのソース電位Ｖs が上昇を開始する。やがて駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖgsがしきい値電圧Ｖthとなったところで電流がカットオフする。このようにして駆動用トランジスタ３Ｂのしきい値電圧Ｖthに相当する電圧が保持容量３Ｃに書き込まれる。これがしきい値電圧補正動作である。このとき電流がもっぱら保持容量３Ｃ側に流れ、発光素子３Ｄ側には流れないようにするため、発光素子３Ｄがカットオフとなるように共通接地配線３Ｈの電位を設定しておく。
【０１００】
次にサンプリング期間／移動度補正期間（Ｆ）に進むと、図２４に示すように、第１のタイミングで映像信号線ＤＴＬ１０１の電位が基準電位Ｖ0 から信号電位Ｖinに遷移し、駆動用トランジスタ３Ｂのゲート電位Ｖg はＶinとなる。このとき発光素子３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため駆動用トランジスタ３Ｂのドレイン電流Ｉdsは発光素子の寄生容量３Ｉに流れ込む。これにより、発光素子の寄生容量３Ｉは充電を開始する。この結果、駆動用トランジスタ３Ｂのソース電位Ｖs は上昇を開始し、第２のタイミングで駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶgsはＶin＋Ｖth−ΔＶとなる。このようにして信号電位Ｖinのサンプリングと補正量ΔＶの調整とが行われる。Ｖinが高いほどＩdsは大きくなり、ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正を行うことができる。また、Ｖinを一定とした場合、駆動用トランジスタ３Ｂの移動度μが大きいほどΔＶの絶対値も大きくなる。言い換えると、移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。
【０１０１】
最後に発光期間（Ｇ）になると、図２５に示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａはオフ状態となる。これにより、駆動用トランジスタ３Ｂのゲートｇは信号線ＤＴＬ１０１から切り離される。同時にドレイン電流Ｉdsが発光素子３Ｄに流れ始める。これにより発光素子３Ｄのアノード電位は駆動電流Ｉdsに応じて上昇する。発光素子３Ｄのアノード電位の上昇は、駆動用トランジスタ３Ｂのソース電位Ｖs の上昇にほかならない。駆動用トランジスタ３Ｂのソース電位Ｖs が上昇すると、保持容量３Ｃのブートストラップ動作により、駆動用トランジスタ３Ｂのゲート電位Ｖg も連動して上昇する。ゲート電位Ｖg の上昇量はソース電位Ｖs の上昇量に等しくなる。このため、発光期間中駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶgsはＶin＋Ｖth−ΔＶで一定に保持される。
【０１０２】
図２６は駆動用トランジスタの電流電圧特性を示すグラフである。特に、駆動用トランジスタが飽和領域で動作しているときのドレイン−ソース間電流Ｉdsは（１）式で表される。（１）式から明らかなように、しきい値電圧Ｖthが変動すると、Ｖgsが一定であってもドレイン−ソース間電流Ｉdsが変動する。ここで、この表示装置の画素は、上述のように、発光時のゲート−ソース間電圧ＶgsがＶin＋Ｖth−ΔＶで表されるため、これを（１）式に代入すると、ドレイン−ソース間電流Ｉdsは、Ｉds＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖin−ΔＶ）2 で表されることになり、しきい値電圧Ｖthに依存しない。結果として、しきい値電圧Ｖthが製造プロセスにより変動しても、ドレイン−ソース間電流Ｉdsは変動せず、有機ＥＬ素子などの発光素子３Ｄの発光輝度も変動しない。
【０１０３】
一方、何ら対策を施さないと、図２６に示すようにしきい値電圧がＶthのときＶgsに対応する駆動電流がＩdsとなるのに対し、しきい値電圧Ｖth´のとき同じゲート電圧Ｖgsに対応する駆動電流Ｉds´はＩdsと異なってしまう。
【０１０４】
図２７は同じく駆動用トランジスタの電流電圧特性を示すグラフであり、移動度がμとμ´とで異なる２個の駆動用トランジスタについてそれぞれ特性カーブを図示してある。図２７から明らかなように、移動度がμとμ´で異なると、一定のＶgsであってもドレイン−ソース間電流がＩdsとＩds´のようになり、変動してしまう。
【０１０５】
図２８は、映像信号電位のサンプリング時および移動度補正時における画素の動作を説明するもので、理解を容易にするため発光素子３Ｄの寄生容量３Ｉも表してある。映像信号電位のサンプリング時、サンプリング用トランジスタ３Ａはオン状態であるため駆動用トランジスタ３Ｂのゲート電位Ｖg は映像信号電位Ｖinとなり、駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶgsはＶin＋Ｖthになる。このとき駆動用トランジスタ３Ｂはオン状態となり、さらに発光素子３Ｄはカットオフ状態であるため、ドレイン−ソース間電流Ｉdsが発光素子容量３Ｉに流れ込む。ドレイン−ソース間電流Ｉdsが発光素子容量３Ｉに流れ込むと、発光素子容量３Ｉは充電を開始し、発光素子３Ｄのアノード（したがって駆動用トランジスタ３Ｂのソース電位Ｖs ）が上昇を開始する。駆動用トランジスタ３Ｂのソース電位Ｖs がΔＶだけ上昇すると、駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶgsはΔＶだけ減少する。これが負帰還による移動度補正動作であり、ゲート−ソース間電圧Ｖgsの減少量ΔＶは、ΔＶ＝Ｉds・Ｃel／ｔで決定され、ΔＶが移動度補正のためのパラメータとなる。ここでＣelは発光素子容量３Ｉの容量値を示し、ｔは移動度補正期間（第１のタイミングと第２のタイミングとの間の期間）を示す。
【０１０６】
図２９は、移動度補正期間ｔを決定する画素回路の動作タイミングを説明する模式図である。この図２９に示す例では、映像線信号電位の立ち上がりに傾斜をつけることで、移動度補正期間ｔを映像線信号電位に自動的に追従させて、その最適化を図っている。図２９に示すように、移動度補正期間ｔは走査線ＷＳ１０１と映像信号線ＤＴＬ１０１との位相差で決定され、さらに映像信号線ＤＴＬ１０１の電位によっても決定される。移動度補正パラメータΔＶはΔＶ＝Ｉds・Ｃel／ｔである。この式から明らかなように、駆動用トランジスタ３Ｂのドレイン−ソース間電流Ｉdsが大きいほど、移動度補正パラメータΔＶは大きくなる。逆に駆動用トランジスタ３Ｂのドレイン‐ソース間電流Ｉｄｓが小さいとき、移動度補正パラメータΔＶは小さくなる。このように、移動度補正パラメータΔＶはドレイン−ソース間電流Ｉdsに応じて決まる。その際、移動度補正期間ｔは必ずしも一定である必要はなく、逆にＩdsに応じて調整することが好ましい場合がある。例えばＩdsが大きい場合、移動度補正期間ｔは短めにし、逆にＩdsが小さくなると、移動度補正期間ｔは長めに設定するのが好ましい。そこで、図２９に示す例では、少なくとも映像信号線電位の立ち上がりに傾斜をつけることで、映像信号線ＤＴＬ１０１の電位が高いとき（Ｉdsが大きいとき）補正期間ｔが短くなり、映像信号線ＤＴＬ１０１の電位が低いとき（Ｉdsが小さいとき）補正期間ｔは長くなるように、自動的に調整している。
【０１０７】
図３０は、移動度補正時における駆動用トランジスタ３Ｂの動作点を説明するグラフである。製造プロセスにおける移動度μ，μ´のばらつきに対して、上述の移動度補正をかけることによって最適の補正パラメータΔＶおよびΔＶ´が決定され、駆動用トランジスタ３Ｂのドレイン−ソース間電流ＩdsおよびＩds´が決定される。仮に移動度補正をかけないと、ゲート−ソース間電圧Ｖgsに対して、移動度がμとμ´とで異なると、これに応じてドレイン−ソース間電流もＩds0 とＩds0 ´とで違ってしまう。これに対処するため移動度μおよびμ´に対してそれぞれ適切な補正ΔＶおよびΔＶ´をかけることで、ドレイン−ソース間電流がＩdsおよびＩds´となり、同レベルとなる。図３０から明らかなように、移動度μが高いとき補正量ΔＶが大きくなる一方、移動度μ´が小さいとき補正量ΔＶ´も小さくなるように、負帰還をかけている。
【０１０８】
図３１は、有機ＥＬ素子により構成される発光素子３Ｄの電流−電圧特性を示すグラフである。発光素子３Ｄに電流Ｉelが流れるとき、アノード−カソード間電圧Ｖelは一意的に決定される。図２５に示したように、発光期間中走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａがオフ状態になると、発光素子３Ｄのアノードは駆動用トランジスタ３Ｂのドレイン−ソース間電流Ｉdsで決定されるアノード−カソード間電圧Ｖel分だけ上昇する。
【０１０９】
図３２は、発光素子３Ｄのアノード電位上昇時における駆動用トランジスタ３Ｂのゲート電位Ｖg およびソース電位Ｖs の電位変動を示すグラフである。発光素子３Ｄのアノード上昇電圧がＶelのとき、駆動用トランジスタ３ＢのソースもＶelだけ上昇し、保持容量３Ｃのブートストラップ動作により駆動用トランジスタ３ＢのゲートもＶel分上昇する。このため、ブートストラップ前に保持された駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖgs＝Ｖin＋Ｖth−ΔＶは、ブートストラップ後もそのまま保持される。また、発光素子３Ｄの経時劣化によりそのアノード電位が変動しても、駆動用トランジスタ３Ｂのゲート−ソース間電圧は常にＶin＋Ｖth−ΔＶで一定に保持される。
【０１１０】
図３３は、図１８で説明した画素構成に、寄生容量７Ａおよび７Ｂを付加した回路図である。この寄生容量７Ａおよび７Ｂは駆動用トランジスタ３のゲートｇに寄生している。上述のブートストラップ動作能力は保持容量の容量値をＣs 、寄生容量７Ａおよび７Ｂの容量値をそれぞれＣw 、Ｃp とした場合に、Ｃs ／（Ｃs ＋Ｃw ＋Ｃp ）で表され、これが１に近いほどブートストラップ動作能力が高い。つまり、発光素子３Ｄの経時劣化に対する補正能力が高いことを示している。この表示装置では駆動用トランジスタ３Ｂのゲートｇに接続する素子数を最小限にとどめており、Ｃp をほとんど無視することができる。従って、ブートストラップ動作能力はＣs ／（Ｃs ＋Ｃw ）で表され、限りなく１に近いことになり、発光素子３Ｄの経時劣化に対する補正能力が高いことを示している。
【０１１１】
次に、この発明の第４の実施形態によるアクティブマトリクス型表示装置について説明する。
図３４はこの表示装置の模式的な回路図である。図３２においては、理解を容易にするため、図１８に示した第３の実施形態による表示装置と対応する部分には対応する符号を付す。異なる点は、図１８に示す表示装置ではｎチャネル型のトランジスタを用いて画素を構成しているのに対し、この図３４に示す表示装置ではｐチャネル型のトランジスタを用いて画素を構成していることである。図３４の画素も、図１８に示す画素と全く同様にしきい値電圧補正動作、移動度補正動作およびブートストラップ動作を行うことができる。
この表示装置において、画素に含まれる素子のうち薄膜トランジスタからなる駆動用トランジスタ３Ｂおよび保持容量３Ｃの部分の構造は図１２に示すと同様である。
【０１１２】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の第１〜第４の実施形態において挙げた数値、配置、材料、構造、形状などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、配置、材料、構造、形状などを用いてもよい。
【図面の簡単な説明】
【０１１３】
【図１】参考例による表示装置を示すブロック図である。
【図２】図１に示す表示装置から取り出した画素回路を示す模式図である。
【図３】図１および図２に示した表示装置の動作説明に供するタイミングチャートである。
【図４】この発明の第１の実施形態による表示装置の全体構成を示すブロック図である。
【図５】この発明の第１の実施形態による表示装置に含まれる画素の構成を示すブロック図である。
【図６】図５に示す表示装置から切り出した画素回路を示す模式図である。
【図７】図４および図５に示す表示装置の動作説明に供するタイミングチャートである。
【図８】図４および図５に示す表示装置の動作説明に供するタイミングチャートである。
【図９】図４および図５に示す表示装置の動作説明に供するタイミングチャートである。
【図１０】図４および図５に示す表示装置の動作説明に供するタイミングチャートである。
【図１１】図４および図５に示す表示装置の動作説明に供するグラフである。
【図１２】この発明の第１の実施形態による表示装置の画素における要部の構造を示す断面図である。
【図１３】この発明の第２の実施形態による表示装置におけるデータドライバの説明に供する模式図である。
【図１４】この発明の第２の実施形態による表示装置におけるデータドライバの構成例を示す回路図である。
【図１５】この発明の第３の実施形態による表示装置の説明の前提とした表示装置の画素構成を示す回路図である。
【図１６】図１５に示す画素の動作説明に供するタイミングチャートである。
【図１７】この発明の第３の実施形態による表示装置の全体構成を示すブロック図である。
【図１８】この発明の第３の実施形態による表示装置の実施形態を示す回路図である。
【図１９】図１８に示す表示装置の動作説明に供するタイミングチャートである。
【図２０】図１８に示す表示装置の動作説明に供する回路図である。
【図２１】図１８に示す表示装置の動作説明に供する回路図である。
【図２２】図１８に示す表示装置の動作説明に供する回路図である。
【図２３】図１８に示す表示装置の動作説明に供する回路図である。
【図２４】図１８に示す表示装置の動作説明に供する回路図である。
【図２５】図１８に示す表示装置の動作説明に供する回路図である。
【図２６】駆動用トランジスタの電流−電圧特性を示すグラフである。
【図２７】駆動用トランジスタの電流−電圧特性を示すグラフである。
【図２８】この発明の第３の実施形態による表示装置の動作説明に供する回路図である。
【図２９】この発明の第３の実施形態による表示装置の動作説明に供する波形図である。
【図３０】この発明の第３の実施形態による表示装置の電流−電圧特性グラフである。
【図３１】発光素子の電流−電圧特性を示すグラフである。
【図３２】駆動用トランジスタのブートストラップ動作を示す波形図である。
【図３３】この発明の第３の実施形態による表示装置の動作説明に供する回路図である。
【図３４】この発明の第４の実施形態による表示装置を示す回路図である。
【図３５】本発明者らが検討した表示装置の画素の要部の構造を示す断面図である。
【符号の説明】
【０１１４】
１…画素アレイ部、２…画素、３…水平セレクタ、４…ライトスキャナ、５…ドライブスキャナ、Ｔｒ１…サンプリング用トランジスタ、Ｔｒ４…スイッチングトランジスタ、Ｔｒｄ…駆動用トランジスタ、Ｃs …保持容量、ＥＬ…発光素子、５１…ガラス基板、５２…ゲート配線、５３…電極、５４…ゲート絶縁膜、５５…多結晶シリコン膜、５８…誘電体膜、１００…表示装置、１０１…画素、１０２…画素アレイ部、１０３…水平セレクタ、１０４…ライトスキャナ、１０５…電源スキャナ、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量、３Ｄ…発光素子
【図１】
2008286905.tif 000006
【図２】
2008286905.tif 000007
【図３】
2008286905.tif 000008
【図４】
2008286905.tif 000009
【図５】
2008286905.tif 000010
【図６】
2008286905.tif 000011
【図７】
2008286905.tif 000012
【図８】
2008286905.tif 000013
【図９】
2008286905.tif 000014
【図１０】
2008286905.tif 000015
【図１１】
2008286905.tif 000016
【図１２】
2008286905.tif 000017
【図１３】
2008286905.tif 000018
【図１４】
2008286905.tif 000019
【図１５】
2008286905.tif 000020
【図１６】
2008286905.tif 000021
【図１７】
2008286905.tif 000022
【図１８】
2008286905.tif 000023
【図１９】
2008286905.tif 000024
【図２０】
2008286905.tif 000025
【図２１】
2008286905.tif 000026
【図２２】
2008286905.tif 000027
【図２３】
2008286905.tif 000028
【図２４】
2008286905.tif 000029
【図２５】
2008286905.tif 000030
【図２６】
2008286905.tif 000031
【図２７】
2008286905.tif 000032
【図２８】
2008286905.tif 000033
【図２９】
2008286905.tif 000034
【図３０】
2008286905.tif 000035
【図３１】
2008286905.tif 000036
【図３２】
2008286905.tif 000037
【図３３】
2008286905.tif 000038
【図３４】
2008286905.tif 000039
【図３５】
2008286905.tif 000040