(57)【要約】【課題】トランジスタの耐圧を考慮することなく出力電圧や出力振幅を設定することができるドライバ回路を得る。【解決手段】本発明に係るドライバ回路は、それぞれの第１端子が共通接続され、それぞれの制御端子から互いに相補な入力信号を入力する第１，第２のトランジスタと、第１，第２のトランジスタの第１端子に接続された定電流回路と、第１端子がそれぞれ第１，２のトランジスタの第２端子に接続され、それぞれの第２端子から互いに相補な出力信号を出力する第３，４のトランジスタと、第３のトランジスタの第２端子と電圧源との間に設けられた第１の抵抗と、第４のトランジスタの第２端子と電圧源との間に設けられた第２の抵抗と、第３，４のトランジスタの第２端子の電圧レベルに応じた電圧を第３，４のトランジスタの制御端子に印加する電圧レベル変換回路とを有する。【選択図】図１
2008172490.tif 000002
【特許請求の範囲】
【請求項１】
それぞれの第１端子が共通接続され、それぞれの制御端子から互いに相補な入力信号を入力する第１，第２のトランジスタと、
前記第１，第２のトランジスタの第１端子に接続された第１の定電流回路と、
第１端子がそれぞれ前記第１，２のトランジスタの第２端子に接続され、それぞれの第２端子から互いに相補な出力信号を出力する第３，４のトランジスタと、
前記第３のトランジスタの第２端子と電圧源との間に設けられた第１の抵抗と、
前記第４のトランジスタの第２端子と前記電圧源との間に設けられた第２の抵抗と、
前記第３，４のトランジスタの第２端子の電圧レベルに応じた電圧を前記第３，４のトランジスタの制御端子に印加する電圧レベル変換回路とを有することを特徴とするドライバ回路。
【請求項２】
前記電圧レベル変換回路は、
第２端子が第１の定電圧源に接続され、制御端子が前記第３のトランジスタの第２端子に接続された第５のトランジスタと、
第２端子が前記第１の定電圧源に接続され、制御端子が前記第４のトランジスタの第２端子に接続された第６のトランジスタと、
前記第５のトランジスタの第１端子と前記第３，４のトランジスタの制御端子との間に設けられた、第１のＰＮ接合素子、第３の抵抗、又は、第１のＰＮ接合素子と第３の抵抗の直列接続と、
前記第６のトランジスタの第１端子と前記第３，４のトランジスタの制御端子との間に設けられた、第２のＰＮ接合素子、第４の抵抗、又は、第２のＰＮ接合素子と第４の抵抗の直列接続と、
第２の定電圧源と前記第３，４のトランジスタの制御端子との間に設けられた容量と、
前記第３，４のトランジスタの制御端子に接続された第２の定電流回路とを有することを特徴とする請求項１に記載のドライバ回路。
【請求項３】
前記電圧レベル変換回路は、
第２端子が第１の定電圧源に接続され、制御端子が前記第３のトランジスタの第２端子に接続された第５のトランジスタと、
第２端子が前記第１の定電圧源に接続され、制御端子が前記第４のトランジスタの第２端子に接続された第６のトランジスタと、
前記第５，６のトランジスタの第１端子と前記第３，４のトランジスタの制御端子との間に設けられた、ＰＮ接合素子、第３の抵抗、又は、ＰＮ接合素子と第３の抵抗の直列接続と、
第２の定電圧源と前記第３，４のトランジスタの制御端子との間に設けられた容量と、
前記第３，４のトランジスタの制御端子に接続された第２の定電流回路とを有することを特徴とする請求項１に記載のドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタの耐圧を考慮することなく出力電圧や出力振幅を設定することができるドライバ回路に関するものである。
【背景技術】
【０００２】
ＬＳＩテスタや各種計測装置の電圧出力段では、通常、出力電圧の振幅が可変であることと、出力電圧の直流バイアス点（いわゆるオフセット電圧）が可変であることが求められる。そこで、ＬＳＩテスタや各種計測装置の電圧出力段に使用されるドライバ回路の中でも特に高速な電圧信号の出力用途には、図５に示すドライバ回路が用いられている（例えば、非特許文献１参照）。
【０００３】
図５に示すように、ＮＰＮトランジスタＱ１１，Ｑ１２のエミッタは共通接続されている。トランジスタＱ１１，Ｑ１２のベースは、互いに相補な入力信号を入力する信号入力端子ＴＩ１，ＴＩ２にそれぞれ接続されている。ＮＰＮトランジスタＱ２１，Ｑ２２のエミッタは、トランジスタＱ１１，Ｑ１２のコレクタに接続されている。トランジスタＱ２１，Ｑ２２のコレクタと電圧源Ｖ１との間に抵抗Ｒ１１，Ｒ１２がそれぞれ設けられている。トランジスタＱ１１，Ｑ１２の共通接続されたエミッタと定電圧源Ｖ２との間に定電流回路Ｉ１が接続されている。ここで、電圧源Ｖ１は、出力信号のバイアス電圧を変えるための電圧源であり、定電流回路Ｉ１は出力信号の振幅を変えるための定電流回路である。
【０００４】
トランジスタＱ２１，Ｑ２２のコレクタは、互いに相補な出力信号を出力する信号出力端子ＴＯ１，ＴＯ２にそれぞれ接続されている。信号出力端子ＴＯ１，ＴＯ２は、それぞれドライバ回路の外部に設けられた外部終端抵抗ＲＴ１，ＲＴ２を介して外部終端電圧源ＶＴに接続されている。ＬＳＩテスタや各種計測装置を使用する際に、このようにドライバ回路の信号出力端子が外部終端抵抗を介して外部終端電圧源に接続されるのが一般的である。
【０００５】
トランジスタＱ２１，Ｑ２２のベースには、定電圧源Ｖ２，Ｖ３を抵抗Ｒ２，Ｒ３で内分した一定電圧が印加されている。このようにトランジスタＱ２１，Ｑ２２をカスコード接続したことにより、信号出力端子ＴＯ１，ＴＯ２における出力信号電圧の変化がトランジスタＱ１１，Ｑ１２のコレクタに影響を及ぼさない。このため、信号入力端子ＴＩ１，ＴＩ２に発生するミラー容量を軽減して高速の信号を増幅することができる。
【０００６】
次に、上記ドライバ回路の動作について説明する。信号入力端子ＴＩ１，ＴＩ２にそれぞれ入力された互いに相補な入力信号Ｖｉｎ１，Ｖｉｎ２は、トランジスタＱ１１，Ｑ１２、抵抗Ｒ１１、Ｒ１２，ＲＴ１，ＲＴ２及び定電流回路Ｉ１により増幅され、信号出力端子ＴＯ１，ＴＯ２に出力される。ここで、入力信号Ｖｉｎ１とＶｉｎ２の電圧差が２ｋＴ／Ｑを越えると、ドライバ回路はリミッタ動作をする。ただし、ｋはボルツマン定数、Ｔは絶対温度、Ｑは単位電荷量である。即ち、信号出力端子ＴＯ１，ＴＯ２での出力電圧が差動出力となり、ＴＯ１が高レベルであればＴＯ２は低レベルとあり、ＴＯ１が低レベルであればＴＯ２は高レベルとある。以降は、ドライバ回路がリミッタ動作をする場合のみ説明する。
【０００７】
ドライバ回路の電圧増幅率Ｇ１は以下の数式１により表される。
Ｇ１＝（Ｒ１／ＲＴ）／｛（２ｋＴ／Ｑ）／Ｉ１｝  （数式１）
ただし、Ｒ１は抵抗Ｒ１１，Ｒ１２の抵抗値、ＲＴは外部終端抵抗ＲＴ１，ＲＴ２の抵抗値、Ｉ１は定電流回路Ｉ１の電流値である。また、トランジスタＱ２１，Ｑ２２内のエミッタ抵抗やベース抵抗はＲ１等に比べて小さいとして、式中から省略している。
【０００８】
出力信号電圧の高レベルＶＯＨと低レベルＶＯＬ及び出力振幅ＶＯＨ−ＶＯＬは以下の数式２〜４により表される。
ＶＯＨ＝（Ｖ１／Ｒ１＋ＶＴ／ＲＴ）／（１／Ｒ１＋１／ＲＴ）  （数式２）
ＶＯＬ＝ＶＯＨ−（Ｒ１／ＲＴ）・Ｉ１  （数式３）
ＶＯＨ−ＶＯＬ＝（Ｒ１／ＲＴ）・Ｉ１  （数式４）
従って、出力電圧の直流バイアス点（リミッタ動作の場合の直流バイアス点は（ＶＯＨ＋ＶＯＬ）／２で定義される。）と出力振幅を変えるには、Ｖ１とＩ１の値を変えればよい。
【０００９】
【非特許文献１】超ＬＳＩのためのアナログ集積回路設計技術  上（発行：培風館，１９９０年，Ｐ．Ｒ．グレイ，Ｒ．Ｇ．メイヤー著）Ｐ．３０２
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来のドライバ回路では、トランジスタＱ２１，Ｑ２２のベース電圧は一定であるため、トランジスタＱ２１，Ｑ２２のコレクタ電圧が高レベルＶＯＨになった時に、それぞれトランジスタＱ２１，Ｑ２２のコレクタ・ベース間電圧は最大となる。しかし、トランジスタＱ２１，Ｑ２２のコレクタ・ベース間の耐圧は有限であるので、出力信号電圧の高レベルＶＯＨを高くするのには限りがある。即ち、出力電圧の高レベルＶＯＨの設定値には、トランジスタＱ２１，Ｑ２２のコレクタ・ベース間の耐圧に由来する上限が存在する。
【００１１】
本発明は、上述のような課題を解決するためになされたもので、その目的は、トランジスタの耐圧を考慮することなく出力電圧や出力振幅を設定することができるドライバ回路を得るものである。
【課題を解決するための手段】
【００１２】
本発明に係るドライバ回路は、それぞれの第１端子が共通接続され、それぞれの制御端子から互いに相補な入力信号を入力する第１，第２のトランジスタと、第１，第２のトランジスタの第１端子に接続された定電流回路と、第１端子がそれぞれ第１，２のトランジスタの第２端子に接続され、それぞれの第２端子から互いに相補な出力信号を出力する第３，４のトランジスタと、第３のトランジスタの第２端子と電圧源との間に設けられた第１の抵抗と、第４のトランジスタの第２端子と電圧源との間に設けられた第２の抵抗と、第３，４のトランジスタの第２端子の電圧レベルに応じた電圧を第３，４のトランジスタの制御端子に印加する電圧レベル変換回路とを有する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１３】
本発明により、第３，４のトランジスタの第２端子・制御端子間に、その耐圧を超える電圧が印加されるのを防ぐことができる。従って、第３，４のトランジスタの第２端子・制御端子間の耐圧を考慮することなくドライバ回路の出力電圧や出力振幅を設定することができる。
【発明を実施するための最良の形態】
【００１４】
実施の形態１．
図１は、本発明の実施の形態１に係るドライバ回路を示す回路図である。図１に示すように、ＮＰＮトランジスタＱ１１，Ｑ１２（第１，第２のトランジスタ）のエミッタ（第１端子）は共通接続されている。トランジスタＱ１１，Ｑ１２のベース（制御端子）は、互いに相補な入力信号を入力する信号入力端子ＴＩ１，ＴＩ２にそれぞれ接続されている。ＮＰＮトランジスタＱ２１，Ｑ２２（第３，４のトランジスタ）のエミッタは、トランジスタＱ１１，Ｑ１２のコレクタ（第２端子）に接続されている。トランジスタＱ２１，Ｑ２２のコレクタと電圧源Ｖ１との間に抵抗Ｒ１１，Ｒ１２（第１，第２の抵抗）がそれぞれ設けられている。トランジスタＱ１１，Ｑ１２の共通接続されたエミッタと定電圧源Ｖ２との間に定電流回路Ｉ１（第１の定電流回路）が接続されている。ここで、電圧源Ｖ１は、出力信号のバイアス電圧を変えるための電圧源であり、定電流回路Ｉ１は出力信号の振幅を変えるための定電流回路である。
【００１５】
トランジスタＱ２１，Ｑ２２のコレクタは、互いに相補な出力信号を出力する信号出力端子ＴＯ１，ＴＯ２にそれぞれ接続されている。信号出力端子ＴＯ１，ＴＯ２は、それぞれドライバ回路の外部に設けられた外部終端抵抗ＲＴ１，ＲＴ２を介して外部終端電圧源ＶＴに接続されている。
【００１６】
さらに、本実施の形態１では電圧レベル変換回路Ｌ１が設けられている。電圧レベル変換回路Ｌ１は、入力端子Ｔ１，Ｔ２、出力端子Ｔ３、ＮＰＮトランジスタＱ３１，Ｑ３２（第５，第６のトランジスタ）、ＮＰＮトランジスタＱ４１，Ｑ４２、抵抗Ｒ４１，Ｒ４２（第３，第４の抵抗）、容量Ｃ、定電流回路Ｉ２（第２の定電流回路）を有する。
【００１７】
入力端子Ｔ１，Ｔ２はそれぞれトランジスタＱ２１，Ｑ２２のコレクタに接続され、出力端子Ｔ３はトランジスタＱ２１，Ｑ２２のベースに共通接続されている。トランジスタＱ３１のコレクタは定電圧源Ｖ４（第１の定電圧源）に接続され、ベースは入力端子Ｔ１に接続されている。トランジスタＱ３２のコレクタは定電圧源Ｖ４に接続され、ベースは入力端子Ｔ２に接続されている。
【００１８】
トランジスタＱ４１，４２のコレクタは定電圧源Ｖ５に共通接続され、ベースはトランジスタＱ３１，Ｑ３２のエミッタにそれぞれ接続され、エミッタはそれぞれ抵抗Ｒ４１，Ｒ４２を介して出力端子Ｔ３に共通接続されている。定電圧源Ｖ６（第２の定電圧源）と出力端子Ｔ３との間に容量Ｃが設けられ、出力端子Ｔ３と定電圧源Ｖ２との間に定電流回路Ｉ２が接続されている。
【００１９】
次に、上記ドライバ回路の動作について説明する。信号入力端子ＴＩ１，ＴＩ２にそれぞれ入力された互いに相補な入力信号Ｖｉｎ１，Ｖｉｎ２は、トランジスタＱ１１，Ｑ１２、抵抗Ｒ１１、Ｒ１２，ＲＴ１，ＲＴ２及び定電流回路Ｉ１により増幅され、信号出力端子ＴＯ１，ＴＯ２に出力される。
【００２０】
動作期間中に出力端子Ｔ３の電圧の値は以下の数式５で表される。
ＶＯＨ−２ＶＢＥ−Ｒ４・Ｉ２  （数式５）
ただし、ＶＯＨは数式２で表される出力信号電圧の高レベル、ＶＢＥはトランジスタＱ３１，Ｑ３２，Ｑ４１，Ｑ４２のベース・エミッタ間電圧であり、Ｒ４は抵抗Ｒ４１，Ｒ４２の抵抗値であり、Ｉ２は定電流回路Ｉ２の電流値である。この電圧の値は、容量Ｃの電荷蓄積効果によって相当時間維持される。
【００２１】
トランジスタＱ２１のコレクタ電圧が低レベル側から高レベル側に向かって変化する間に、トランジスタＱ２２のコレクタ電圧は高レベル側から低レベル側に向かって変化する。この期間中、トランジスタＱ３１，Ｑ４１のベース・エミッタ間微分抵抗は小さいので抵抗Ｒ４１の抵抗値を小さく選ぶことで、容量Ｃは数式５で与えられる値まで速やかに充電される。一方、トランジスタＱ３２，Ｑ４２のベース・エミッタ間微分抵抗は大きいので、容量Ｃの充電に寄与しない。また、トランジスタＱ２２のコレクタ電圧が低レベル側から高レベル側に向かって変化する間は、この逆になる。即ち、トランジスタＱ２１，Ｑ２２のコレクタ電圧がどちらも定常状態にある間は、いずれか一方が高レベルＶＯＨである。そして、容量Ｃの放電経路は定電流回路Ｉ２に限られているので、定電流回路Ｉ２の電流値を小さく選ぶことで放電が緩やかになる。従って、トランジスタＱ２１，Ｑ２２のベースはほぼ一定の電位に維持されるので、カスコード・トランジスタとしての機能を保持することができる。
【００２２】
以上説明したように、本実施の形態では、カスコード・トランジスタＱ２１，Ｑ２２のベースに固定電圧を接続するのではなく、コレクタ・ベース間に電圧レベル変換回路Ｌ１を挿入し、コレクタの電圧レベルに応じた電圧をベースに印加する。そして、トランジスタＱ２１，Ｑ２２のコレクタ電圧とベース電圧は上記のように振舞うので、トランジスタＱ２１，Ｑ２２のコレクタ・ベース間電圧は高々２ＶＢＥ＋Ｒ４・Ｉ２である。従って、Ｒ４とＩ２を小さく設定することで、トランジスタＱ２１，Ｑ２２のコレクタ・ベース間電圧は２Ｖ程度となり、耐圧が小さな高速トランジスタのコレクタ・ベース間耐圧と比べても十分小さくなる。これにより、トランジスタＱ２１，Ｑ２２のコレクタ・ベース間に耐圧を超える電圧が印加されるのを防ぐことができる。さらに、トランジスタＱ２１，Ｑ２２のコレクタ・ベース間電圧にはＶ１やＩ１の項が入っていない。従って、トランジスタＱ２１，Ｑ２２のコレクタ・ベース間の耐圧を考慮することなくドライバ回路の出力電圧や出力振幅を設定することができる。また、カスコード・トランジスタとして、耐圧が小さい高周波トランジスタを適用することができるため、高速なドライバ回路を実現することができる。
【００２３】
なお、バイポーラＮＰＮトランジスタを適用した場合について説明したが、電圧の符号を逆とし電流の方向を逆としてＰＮＰトランジスタに置き換えてもよい。また、バイポーラトランジスタを電界効果トランジスタ（ＦＥＴ）に置き換えてもよい。
【００２４】
また、定電流回路Ｉ２の一例として抵抗を用いることができる。即ち、複雑な定電流回路を一個の抵抗で置き換えても、本実施の形態は同様の効果を奏する。この場合、当該抵抗を流れる電流値は、おおよそ（ＶＯＢ＋Ｇ１・ｖｉ−２ＶＢＥ−Ｒ５・Ｉ２−Ｖ２）／Ｒ６で与えられる。ただし、ＶＯＢは出力信号電圧のバイアス電圧、ｖｉは入力信号の振幅、ＶＢＥはトランジスタ３１，３２，４１，４２のベース・エミッタ間電圧である。このことは、出力端Ｔ３での電圧が、相当期間ＶＯＨ−２ＶＢＥ−Ｒ５・Ｉ２であるという上の説明から自明である。
【００２５】
実施の形態２．
図２は、本発明の実施の形態２に係るドライバ回路を示す回路図である。本実施の形態２では電圧レベル変換回路Ｌ２が設けられている。電圧レベル変換回路Ｌ２は、図１の電圧レベル変換回路Ｌ１においてトランジスタＱ４１，４２の代わりにダイオードＤ１，Ｄ２（第１，第２のＰＮ接合素子）を設けている。その他の構成は図１と同様である。
【００２６】
ダイオードＤ１，Ｄ２は、図１のトランジスタＱ４１，Ｑ４２と同様の機能を有し、トランジスタＱ３１，Ｑ３２のエミッタ電圧をＰＮ接合電圧１個分だけシフトして抵抗Ｒ４１，Ｒ４２に伝える。従って、本実施の形態に係るドライバ回路は、実施の形態１と同様の効果を奏する他、実施の形態１と比較して定電圧源を１個削減することができる。なお、抵抗Ｒ４１，Ｒ４２を省略してダイオードＤ１，Ｄ２だけにしてもよい。
【００２７】
実施の形態３．
図３は、本発明の実施の形態３に係るドライバ回路を示す回路図である。本実施の形態３では電圧レベル変換回路Ｌ３が設けられている。電圧レベル変換回路Ｌ３は、図１の電圧レベル変換回路Ｌ１においてトランジスタＱ４１，４２及び抵抗Ｒ４１，Ｒ４２の代わりにＮＰＮトランジスタＱ４及び抵抗Ｒ４（第３の抵抗）を設けている。トランジスタＱ４のコレクタは定電圧源Ｖ５に接続され、ベースはトランジスタＱ３１，Ｑ３２のエミッタに共通接続され、エミッタは抵抗Ｒ４を介して出力端子Ｔ３に接続されている。その他の構成は図１と同様である。
【００２８】
次に、上記ドライバ回路の動作について説明する。トランジスタＱ２１のコレクタ電圧が高レベルＶＯＨにある期間はトランジスタＱ２２のコレクタ電圧は低レベルＶＯＬにあり、トランジスタＱ３１はオンでトランジスタＱ３２はオフである。トランジスタＱ３１，Ｑ３２のエミッタはともにトランジスタＱ４のベースに接続されているので、トランジスタＱ４のベース電圧と出力端子Ｔ３での電圧はＱ３１のベース電圧によって決まる。従って、動作期間中に出力端子Ｔ３の電圧の値は以下の数式６で表される。
ＶＯＨ−２ＶＢＥ−Ｒ４・Ｉ２  （数式６）
ただし、ＶＯＨは数式２で表される出力信号電圧の高レベル、ＶＢＥはトランジスタＱ３１，Ｑ３２，Ｑ４のベース・エミッタ間電圧であり、Ｒ４は抵抗Ｒ４の抵抗値であり、Ｉ２は定電流回路Ｉ２の電流値である。
【００２９】
一方、トランジスタＱ２１のコレクタ電圧が低レベルＶＯＬにある期間はトランジスタＱ２２のコレクタ電圧は高レベルＶＯＨにあり、トランジスタＱ３１はオフでトランジスタＱ３２はオンである。従って、トランジスタＱ４のベース電圧と出力端子Ｔ３での電圧はトランジスタＱ３２のベース電圧によって決まり、出力端子Ｔ３の電圧は同様に数式６で表される。
【００３０】
このように、本実施の形態３に係る電圧レベル変換回路Ｌ３は実施の形態１に係る電圧レベル変換回路Ｌ１と同様の機能を備えている。従って、本実施の形態に係るドライバ回路は、実施の形態１と同様の効果を奏する他、実施の形態１と比較して回路規模が小さい。
【００３１】
実施の形態４．
図４は、本発明の実施の形態４に係るドライバ回路を示す回路図である。本実施の形態４では電圧レベル変換回路Ｌ４が設けられている。電圧レベル変換回路Ｌ４は、図３の電圧レベル変換回路Ｌ３においてトランジスタＱ４の代わりにダイオードＤ（ＰＮ接合素子）を設けている。その他の構成は図３と同様である。ダイオードＤは、図１のトランジスタＱ４と同様の機能を有し、トランジスタＱ３１，Ｑ３２のエミッタ電圧をＰＮ接合電圧１個分だけシフトして抵抗Ｒ４に伝える。従って、本実施の形態に係るドライバ回路は、実施の形態３と同様の効果を奏する他、実施の形態３と比較して定電圧源を１個削減することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態１に係るドライバ回路を示す回路図である。
【図２】本発明の実施の形態２に係るドライバ回路を示す回路図である。
【図３】本発明の実施の形態３に係るドライバ回路を示す回路図である。
【図４】本発明の実施の形態４に係るドライバ回路を示す回路図である。
【図５】従来のドライバ回路を示す回路図である
【符号の説明】
【００３３】
Ｃ  容量
Ｄ  ダイオード（ＰＮ接合素子）
Ｄ１，Ｄ２  ダイオード（第１，第２のＰＮ接合素子）
Ｉ１，Ｉ２  定電流回路（第１，第２の定電流回路）
Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２，Ｑ３１，Ｑ３２  ＮＰＮトランジスタ（第１〜６のトランジスタ）
Ｒ１１，Ｒ１２  抵抗（第１，第２の抵抗）
Ｒ４  抵抗（第３の抵抗）
Ｒ４１，Ｒ４２  抵抗（第３，第４の抵抗）
Ｖ４，Ｖ６  定電圧源（第１，第２の定電圧源）
【図１】
2008172490.tif 000003
【図２】
2008172490.tif 000004
【図３】
2008172490.tif 000005
【図４】
2008172490.tif 000006
【図５】
2008172490.tif 000007