(57)【要約】【課題】  信号電荷検出手段として、容量が小さく、電荷−電圧変換効率の高いＦＤ領域からなるフローティングディフュージョン増幅器を備え、固体撮像素子などとして構成されるに好適な信号変換装置、及び生産性および製造歩留まりに優れたその製造方法、並びにその信号変換装置を用いた信号計測システムを提供すること。【解決手段】  信号強度に応じて信号電荷を発生する電荷発生部と、電荷発生部から転送されてきた電荷を受け取り、保持するＦＤ領域１８と、信号電荷によるＦＤ領域１８の電位変化をインピーダンス変換するバッファ回路によって、信号変換装置を形成する。この際、層間絶縁膜４２および表面絶縁層１２を貫通する接続孔４４を形成し、接続孔４４において半導体基板１１に接し、他端側がバッファ回路の入力段ゲート電極３３に連設された接続部１９を形成し、接続部１９から半導体基板１１への不純物の拡散によってＦＤ領域１８を形成する。【選択図】          図１
2008028063.tif 000002
【特許請求の範囲】
【請求項１】
表面に絶縁層が形成された半導体基体に、
信号強度に応じて信号電荷を発生する電荷発生部と、
不純物層からなり、前記電荷発生部から転送されてきた信号電荷を受け取り、保持す  るフローティングディフュージョン領域と、
前記信号電荷による前記フローティングディフュージョン領域の電位変化をインピー  ダンス変換して出力するバッファ回路と
が形成されている信号変換装置において、
前記フローティングディフュージョン領域上の前記絶縁層が欠徐されて接続孔が形成  され、
一端側が前記接続孔において前記フローティングディフュージョン領域に接し、他端  側が前記バッファ回路の入力電極に連設された不純物含有の導電体が設けられ、
前記導電体から前記半導体基体への前記不純物の拡散によって前記フローティングデ  ィフュージョン領域が形成されている
ことを特徴とする、信号変換装置。
【請求項２】
前記半導体基体に、前記フローティングディフュージョン領域と同じ導電型を有し、不純物濃度がより小さい低濃度不純物層が設けられ、この低濃度不純物層への前記不純物の拡散によって前記フローティングディフュージョン領域が形成されている、請求項１に記載した信号変換装置。
【請求項３】
前記バッファ回路の前記入力電極が前記接続孔の近傍まで延設されており、前記導電体と前記入力電極とが前記接続孔の近傍で接する、請求項１に記載した信号変換装置。
【請求項４】
前記接続孔が、前記半導体基体の表面絶縁層とこの表面絶縁層上の第２の絶縁層とからなる積層絶縁層を貫いて形成され、前記導電体が、前記接続孔から前記バッファ回路の入力段トランジスタの形成領域上部又はその近傍まで、前記積層絶縁層上面に接した状態で延設されており、前記導電体と前記入力電極とが前記入力段トランジスタの形成領域上部又はその近傍で接する、請求項１に記載した信号変換装置。
【請求項５】
前記半導体基体がシリコン基板からなり、前記絶縁層が酸化シリコン層を含む、請求項１に記載した信号変換装置。
【請求項６】
前記導電体が多結晶シリコン又は金属シリサイドからなる、請求項５に記載した信号変換装置。
【請求項７】
前記バッファ回路の前記入力電極が多結晶シリコンからなる、請求項６に記載した信号変換装置。
【請求項８】
前記半導体基体に、転送電極に印加される駆動電圧によって電荷転送路に電位変化を生じさせ、この電位変化によって電荷を前記電荷転送路に沿って転送する電荷転送レジスタが設けられ、前記フローティングディフュージョン領域が、前記電荷転送レジスタによって転送されてきた前記信号電荷を受け取るように構成されている、請求項１に記載した信号変換装置。
【請求項９】
前記電荷発生部が光電変換部である、請求項１に記載した信号変換装置。
【請求項１０】
前記光電変換部が多数の単位画素を構成し、撮像装置として構成されている、請求項９に記載した信号変換装置。
【請求項１１】
請求項１に記載した信号変換装置の製造方法であって、
前記半導体基体に前記絶縁層を形成する工程と、
前記半導体基体の一部を露出させる接続孔を前記絶縁層に形成する工程と、
一端側が前記接続孔において前記半導体基体に接し、他端側が前記バッファ回路の入  力電極に連設された不純物含有の導電体を形成する工程と、
前記導電体から前記半導体基体への前記不純物の拡散によって前記フローティングデ  ィフュージョン領域を形成する工程と
を有する、信号変換装置の製造方法。
【請求項１２】
前記半導体基体に、前記フローティングディフュージョン領域と同じ導電型を有し、不純物濃度がより小さい低濃度不純物層を形成する工程を有し、この低濃度不純物層への前記不純物の拡散によって前記フローティングディフュージョン領域を形成する、請求項１１に記載した信号変換装置の製造方法。
【請求項１３】
前記バッファ回路を形成する領域では、前記入力電極によって前記半導体基体の表面絶縁層を保護した状態で前記表面絶縁層に前記接続孔を形成する、請求項１１に記載した信号変換装置の製造方法。
【請求項１４】
前記バッファ回路の前記入力電極を前記接続孔の近傍まで延設し、前記導電体と前記入力電極とを前記接続孔の近傍で接触させる、請求項１１に記載した信号変換装置の製造方法。
【請求項１５】
前記半導体基体の表面絶縁層上に第２の絶縁層を積層して積層絶縁層を形成し、この積層絶縁層を貫通する前記接続孔を形成し、前記接続孔から前記バッファ回路の入力段トランジスタの形成領域上部又はその近傍まで、前記積層絶縁層上面に接した状態で前記導電体を延設し、前記導電体と前記入力電極とを前記入力段トランジスタの形成領域上部又はその近傍で接触させる、請求項１１に記載した信号変換装置の製造方法。
【請求項１６】
前記半導体基体としてシリコン基板を用い、酸化シリコン層を含む前記絶縁層を形成する、請求項１１に記載した信号変換装置の製造方法。
【請求項１７】
前記導電体の材料として多結晶シリコン又は金属シリサイドを用いる、請求項１６に記載した信号変換装置の製造方法。
【請求項１８】
前記導電体を化学気相成長法によって形成する、請求項１７に記載した信号変換装置の製造方法。
【請求項１９】
前記バッファ回路の前記入力電極の材料として多結晶シリコンを用いる、請求項１７に記載した信号変換装置の製造方法。
【請求項２０】
前記入力電極を化学気相成長法によって形成する、請求項１９に記載した信号変換装置の製造方法。
【請求項２１】
請求項１〜１０のいずれか１項に記載した信号変換装置と、この信号変換装置の出力信号を処理する信号処理部と、この信号処理部の出力信号を記録する記録部とを有する、信号計測システム。
【請求項２２】
撮像システムとして構成された、請求項２１に記載した信号計測システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤ固体撮像素子など、フローティングディフュージョン増幅器（ＦＤＡ；Floating Diffusion Amplyfier）を用いる信号変換装置及びその製造方法、並びに信号計測システムに関するものであり、更に詳しくは、電荷−電圧変換効率が向上したＦＤＡを有する信号変換装置及びその製造方法、並びに信号計測システムに関するものである。
【背景技術】
【０００２】
ＣＣＤ固体撮像素子などにおいては、従来から、チップサイズおよび光学系の小型化、並びに多画素数化が強く望まれている。単位画素サイズを縮小せずにチップサイズを小型化すると、画素数が減少して解像度の低下が問題となる。また、単位画素サイズを縮小せずに多画素数化すると、チップサイズおよび光学系の大型化を招き、製造コストの増加は避けられない。そこで、解像度を維持しながらチップサイズおよび光学系を小型化したり、製造コストを増加させずに多画素数化を実現したりするためには、単位画素サイズを縮小することが最も有効な手段である。
【０００３】
しかしながら、単位面積当たりの入射光量が同じまま、単に単位画素サイズを縮小するのでは、単位画素サイズの縮小に応じて感度も低下する。単位画素サイズを縮小しながら感度を低下させない手段としては、入射光の集光効率の向上などの他に、光電変換で生じた信号電荷を電圧に変換する電荷−電圧変換効率の向上が考えられる。
【０００４】
以下、重複を避けるため、後述する本発明の実施の形態１の図４〜図６を用いて、ＣＣＤ固体撮像素子の概要と出力回路部の構造について説明する。
【０００５】
図４は、本発明が好適に適用されるＣＣＤ固体撮像素子１０の構成を示す平面図である。図４に示すように、ＣＣＤ固体撮像素子１０の撮像部１には、光電変換を行う複数のフォトセンサ部２が例えばマトリックス状に配置され、各フォトセンサ部２を中心として単位セル（単位画素）が構成されている。そして、マトリックスを構成するフォトセンサ列のそれぞれに対応して、ＣＣＤ構造の垂直転送レジスタ３が配置されている。垂直転送レジスタ３の転送方向側の端部には、各垂直転送レジスタ３から送り出される信号電荷を水平方向に転送する、ＣＣＤ構造の水平転送レジスタ４が配置されており、その転送方向側の端部には出力回路部５が配置されている。
【０００６】
また、周辺領域６には、垂直転送レジスタ３および水平転送レジスタ４の電荷転送路上に設けられた転送電極に、駆動クロックパルス電圧を印加するためのバスラインや周辺装置などが配置されている。転送電極には２相〜４相の駆動クロックパルス電圧が印加され、これによって電荷転送路のポテンシャル分布が変化して、信号電荷が電荷転送路に沿って順次転送される。
【０００７】
受光時に各単位画素のフォトセンサ部２に蓄積された信号電荷（電子）は、転送電極に印加される読み出し電圧によって垂直転送レジスタ３へ引き出された後、垂直転送レジスタ３を垂直方向に転送され、次に水平転送レジスタ４を水平方向に転送され、出力回路部５において電圧信号に変換され、時系列的に出力される。
【０００８】
従来、出力回路部５には、例えば、米本 和也,「ＣＣＤ／ＣＭＯＳイメージ・センサの基礎と応用」，ＣＱ出版社，(2003)，p.60-64、または、安藤 隆男，菰渕 寛仁,「固体撮像素子の基礎」,日本理工出版会,(2002)，p.78-81に記載されているような、フローティングディフュージョン増幅器（ＦＤＡ）タイプの電荷−電圧変換器が広く用いられている。
【０００９】
図５は、水平転送レジスタ４に連設された出力回路部５の構成および断面の一部を概略的に示す説明図である。また、図６は、図５とほぼ同じ領域を示す平面図である。なお、わかりやすくするため、図６では、表面絶縁層およびそれより上部の部材は、電極を除いて図示を省略し、水平転送レジスタ４の転送電極は、最終段転送電極１５を除いて図示を省略している。また、図５に示した断面図は、図６に５Ａ−５Ａ線で示した位置の断面図である。
【００１０】
図５および図６に示すように、ｎ型半導体基板１１の表面には（図示省略した）表面絶縁層が形成され、その下部の半導体基板に基準ｐ型層１３が形成され、さらに下方深部に（図示省略した）バリアｐ型層が形成されている。表面絶縁層直下の基準ｐ型層１３には、水平転送レジスタ４の電荷転送路の最終段ｎ-型領域１４が形成され、それに連設して、出力ゲート（ＯＧ）のｎ-型領域１６、ｎ+型のフローティングディフュージョン領域（ＦＤ領域）１８、リセットゲート（ＲＧ）のｎ-型領域２０、および一定電位ＶRDに保たれたｎ+型の放電用ドレイン領域２２が形成されている。
【００１１】
これらに対応して、表面絶縁層を挟んで半導体基板１１の上部には、水平転送レジスタ４の最終段転送電極１５、出力ゲート電極１７、ＦＤ領域１８への接続部１９、リセットゲート電極２１が設けられている。
【００１２】
一方、出力バッファ回路は、駆動トランジスタ３１と、負荷抵抗として機能する負荷トランジスタ３２とからなるソースフォロワ回路によって構成されている。ＦＤ領域１８は、接続部１９を介して入力段の駆動トランジスタ３１のゲート電極延長部３３ａに電気的に接続されている。図５には出力バッファ回路が１段のソースフォロワ回路で構成されている例を示したが、出力バッファ回路が複数段（一般に２段または３段）のソースフォロワ回路で構成されていてもよい。
【００１３】
出力回路部５において、ＦＤ領域１８のｎ+型領域と基準ｐ型層１３との間に形成されるｐｎ接合は、常に逆バイアスされるように構成されており、キャパシタとして機能して、受け取った信号電荷を一定期間保持し、その間、受け取った電気量ΔＱに比例する電圧信号ΔＶを両端部間に発生する。以下、その動作を説明する。
【００１４】
電荷転送路を転送されてきた信号電荷が最終段ｎ-型領域１４に転送されると、これに同期してリセットゲート電圧ＶRGがリセットゲート電極２１に印加され、リセットゲートがオン状態になり、ＦＤ領域１８に残留していた電荷はリセットゲートを通じて放電用ドレイン領域２２に放電され、ＦＤ領域１８の電位は基準電位ＶRDにセットされる。次に、リセットゲートが閉じられ、その後に、駆動クロックパルス電圧およびそれに同期した出力ゲート電圧ＶOGが、それぞれ、最終段転送電極１５および出力ゲート電極１７に印加され、最終段ｎ-型領域１４に保持されていた信号電荷が出力ゲートを通じてＦＤ領域１８へ転送される。この後、信号電荷はＦＤ領域１８に一定期間保持される。
【００１５】
この一定期間中、ＦＤ領域１８を一方の端部とするｐｎ接合キャパシタは、ＦＤ領域１８が受け取った信号電荷の電気量ΔＱで充電された状態になり、次式で示される電圧ΔＶがその両端部間に発生し、ＦＤ領域１８の電位はΔＶだけ変化する。
ΔＶ ＝ ΔＱ／ＣFD
すなわち、ＦＤ領域１８の電位の変化ΔＶは、ΔＱに比例し、ＣFDに反比例する。但し、容量ＣFDは、ＦＤ領域１８が周囲の部材との間にもつ全容量（接合容量や寄生容量などを合わせた容量）である。従って、次式で定義されるＦＤ領域１８による電荷−電圧変換効率ηは、ＣFDに反比例する。
η ＝ ΔＶ／ΔＱ 
＝ １／ＣFD
【００１６】
ＦＤ領域１８の電位変化ΔＶは、接続部１９を介して駆動トランジスタ３１のゲート電極延長部３３ａに伝えられ、出力バッファ回路によってインピーダンス変換されて出力される。
【００１７】
一定期間の後、次の信号電荷が最終段ｎ-型領域１４に転送されると、上記と同様に、これに同期してリセットゲート電圧ＶRGがリセットゲート電極２１に印加され、リセットゲートは再びオン状態になり、ＦＤ領域１８に保持されていた先ほどの信号電荷はリセットゲートを通じて放電用ドレイン領域２２に放電され、ＦＤ領域１８の電位は再び基準電位ＶRDにセットされる。この後、上記と同様にして、次の信号電荷がＦＤ領域１８へ転送され、次の信号電荷の電気量ΔＱに比例する電圧信号ΔＶが出力される。
【００１８】
以上のように、ＦＤ領域１８の電位は、信号電荷を受け取るたびごとに、一定期間基準電位ＶRDからΔＶだけはずれた電位に変化し、その後リセットされて基準電位ＶRDに戻る。この一連の動作は１画素の信号電荷の電荷−電圧変換を行うごとに行われ、これらの動作を一定の周期で繰り返すことによって、全画素の信号電荷が順次電圧信号に変換され、撮像信号として時系列的に取り出される。
【００１９】
上記の関係式からわかるように、容量ＣFDを減少させることによって、ＦＤ領域１８による電荷−電圧変換効率ηを高め、より大きな電位変化ΔＶを生じさせることができる。容量ＣFDは、例えば、次式で表される。
ＣFD ＝ ＣS ＋ ＣOG ＋ ＣRG ＋ ＣC ＋ ＣL ＋ ＣM
ここで、図５に示すように、ＣSはＦＤ領域１８のｎ+型領域が基準ｐ型層１３との間でもつｐｎ接合容量、ＣOGはＦＤ領域１８が出力ゲートに対してもつ容量、ＣRGはＦＤ領域１８がリセットゲートに対してもつ容量、ＣCは接続部１９が半導体基板１１に対してもつ容量、ＣLは入力段駆動トランジスタ３１のゲート電極延長部３３ａが半導体基板１１に対してもつ容量、そしてＣMは入力段駆動トランジスタ３１に関わる容量である。これらの容量を減少させることによって、電荷−電圧変換効率ηを高めることができるが、以下、ＣS、ＣCおよびＣLの各容量に注目する。
【００２０】
図１１（ａ）は、後述の特許文献１に図４（従来例）として示されているＦＤ領域近傍の断面図である。この断面図は、後述する本発明の実施の形態１を説明する図１の断面図（図６に１Ａ−１Ａ線で示した位置における断面図）に相当し、ＦＤ領域１０１と、入力段駆動トランジスタのゲート電極１０３と、これらを電気的に接続する接続部１０２との関係を示している。
【００２１】
駆動トランジスタのゲート電極１０３はｎ+型多結晶シリコン層などからなり、半導体基板の表面絶縁層１２の上に形成され、ゲート電極延長部１０３ａがＦＤ領域１０１の近傍まで延設されている。接続孔１０５は、基板１１の表面上部を覆う平坦化膜１０４に、ＦＤ領域１０１およびゲート電極延長部１０３ａの端部を露出させるように形成されている。アルミニウムなどからなる接続部１０２は、スパッタリング法などによって配線材料を接続孔１０５に埋め込むことによって形成される。シェアードコンタクトとは、導電性プラグの底部で導体層間が電気的に接続される形態をいうが、この例では、ＦＤ領域であるｎ+型半導体層１０１と、多結晶シリコンからなるゲート電極延長部１０３ａとの電気的接続が、プラグ状の接続部１０２によるシェアードコンタクトによって形成されている。
【００２２】
図１１（ｂ）は、特許文献１に提案されているＦＤ領域近傍の断面図である。この断面図も後述する図１の断面図に相当し、ＦＤ領域１０１と、入力段駆動トランジスタのゲート電極１０３と、これらを電気的に接続する接続部１１２との関係を示している。
【００２３】
上記と同様に、駆動トランジスタのゲート電極はｎ+型多結晶シリコン層などからなり、半導体基板の表面絶縁層１２の上に形成され、ゲート電極延長部１０３ａがＦＤ領域１０１近傍まで延設され、接続部１１２が平坦化膜１０４に形成された接続孔１１５内に形成されている。
【００２４】
図１１（ｂ）に示した構成が、図１１（ａ）に示した構成と異なっているのは、接続部１１２が、六フッ化タングステン（ＷＦ6）ガスとシラン（ＳiＨ4）ガスを用いた減圧ＣＶＤ法（化学気相成長法）によって形成されたタングステン層などからなることである。このとき、ゲート電極延長部１０３ａを構成する多結晶シリコンや、接続孔１１５内に露出した半導体基板１１の表面部が、育成種（グルーレーヤ）となり、接続孔１１５内に選択的にタングステン層が形成される。
【００２５】
特許文献１には、タングステンによる接続孔１１５の埋込みは、上記の選択的ＣＶＤ法に限られるものではなく、ブランケットタングステン層を形成した後、全面エッチバックを行うか、あるいは、ＣＭＰ法（化学的機械研磨法）などの機械研磨方法によっても形成可能であると記載されている。
【００２６】
また、ＣＶＤ法による接続孔１１５の埋め込みは、スパッタリング法による埋め込みに比べて段差被覆（ステップカバレージ）性能が優れているため、接続孔１０５よりも微細な接続孔１１５を精度よく埋め込むことができ、この結果、接続部１０２に比べて接続部１１２を小型化することができ、接続部１１２が半導体基板に対してもつ容量ＣCを、接続部１０２に比べて減少させることができると、記載されている。
【００２７】
図１２は、後述の特許文献２に示されているＦＤ領域近傍の断面図である。この断面図も、後述する図１の断面図に相当し、ＦＤ領域１０１と、入力段駆動トランジスタのゲート電極１２３と、これらを電気的に接続する接続部１２２との関係を示している。
【００２８】
特許文献１に示されている出力回路部と比べると、特許文献２に示されている出力回路部では、入力段駆動トランジスタ３１のゲート電極１２３がＦＤ領域１０１近傍へ延設されていない点が、異なっている。そしてその代わりに、接続部１２２が、基板１１の表面上部を覆うリフロー膜１２５の上部に接しながら、ＦＤ領域１０１と接する位置からゲート電極１２３に接する位置まで、延長して設けられている。
【００２９】
特許文献２には、このようにすると、基板１１に近い位置に形成されるゲート電極延長部１０３ａがなくなるため、ゲート電極延長部１０３ａが基板１１に対してもつ、比較的大きな容量ＣLがなくなる一方、接続部１２２の延設部分は、ゲート電極延長部１０３ａに比べてリフロー膜１２５の厚さの分だけ基板１１から遠い位置に形成されるため、この延設部分によって接続部１２２の容量ＣCが増加する増加分は比較的小さい。従って、容量ＣLの比較的大きな減少分と、容量ＣCの比較的小さな増加分の差の分だけ、ＦＤ領域の全容量ＣFDを減少させることができると記載されている。
【００３０】
また、ゲート電極１２３および接続部１２２をｎ+型多結晶シリコンで形成すれば、形成後の加熱処理によってゲート電極１２３と接続部１２２との間にオーミック接触を形成することができ、また、接続部１２２とＦＤ領域１０１との間にも良好な電気的コンタクトが得られる利点もあると記載されている。
【００３１】
図１３は、後述の特許文献３に示されているＦＤ領域近傍の断面図（ａ）およびゲート電極１３３の部分上面図（ｂ）である。この断面図（ａ）も、後述する図１の断面図に相当するもので、ＦＤ領域１３１と、入力段駆動トランジスタのゲート電極１３３と、これらを電気的に接続する接続部１３２との関係を示している。
【００３２】
特許文献３に示されている出力回路部が、特許文献１および２に示されている出力回路部と異なっている点は、ＦＤ領域１３１がゲート電極１３３に対し、セルフアラインで形成されていることである。すなわち、図１１（ａ）および（ｂ）に示した出力回路部と同様に、駆動トランジスタのゲート電極１３３はｎ+型多結晶シリコン層などからなり、ゲート電極延長部１３３ａが半導体基板１１の表面絶縁層１２の上にＦＤ領域１３１近傍まで延設されているが、先端部１３３ｂが環状に形成されている。そして、ＦＤ領域１３１は、環状の先端部１３３ｂをマスクとし、先端部１３３ｂに設けられた中央開口部１３４から、半導体基板１１内にＰ+やＡs+をイオン注入することによって形成される。
【００３３】
特許文献３には、このようにすれば、中央開口部１３４に対応した径のＦＤ領域１３１を、位置合わせずれなしに形成することができるので、ＦＤ領域１３１を小型化し、ＦＤ領域１３１が半導体基板１１に対してもつ容量ＣSなどを減少させることができると記載されている。
【００３４】
【特許文献１】特開２００２−３６８２０３号公報（第２及び４頁、図２及び４）
【特許文献２】特開平１１−２３８８７３号公報（第４頁、図１）
【特許文献３】特開２００１−２１０８１５号公報（第５頁、図１、３及び４）
【発明の開示】
【発明が解決しようとする課題】
【００３５】
既述したように、ＣＣＤ固体撮像素子などでは、単位画素サイズを縮小しながら感度を低下させない手段として、ＦＤ領域の容量ＣFDを減少させ、ＦＤ領域における電荷−電圧変換効率を向上させることが求められている。
【００３６】
特許文献１に従来例として示されている出力回路部の構成では、スパッタリング法によって成膜されるアルミニウム膜などの段差被覆（ステップカバレージ）性能が悪いため、接続部１０２が大型化し、接続部の容量ＣCが大きくなる。これに対し特許文献１では、段差被覆（ステップカバレージ）性能に優れたＣＶＤ法によって接続部１１２を形成することによって、接続部１１２を小型化し、接続部の容量ＣCを減少させる構成が提案されている。また、特許文献２では、ゲート電極延長部１０３ａの代わりに、リフロー膜１２５の上に接続部延長部１２２ａを形成することで、ＦＤ領域の容量ＣFDを全体として減少させる構成が提案されている。また、特許文献３では、ＦＤ領域１３１をゲート電極１３３に対しセルフアラインで形成することによって、ＦＤ領域１３１を小型化し、ＦＤ領域が半導体基板に対してもつ容量ＣSなどを減少させる構成が提案されている。特許文献１〜３で提案されている構成はいずれも有効であるが、さらなる改良の余地もあると考えられる。
【００３７】
例えば、特許文献３の構成では、ＦＤ領域１３１の形成自体は、中央開口部１３４に対してセルフアラインで行われるとしても、別途、ゲート電極延長部１３３ａの先端部１３３ｂに中央開口部１３４を形成する工程で精密な位置合わせが必要になり、生産性や製造歩留まりが低下するおそれがある。このため、ＦＤ領域１３１が、真の意味でセルフアラインで形成されるとは言えない。また、イオン注入法による不純物層の形成では、注入された不純物イオンはかなりの幅をもって異なる深さに分布するので、ＦＤ領域１３１の小型化が制限される。
【００３８】
さらに、特許文献３の構成では、接続部１３２が、ＦＤ領域１３１との電気的な接触性がさほどよくないアルミニウムなどの金属材料によって形成されている。このため、ＦＤ領域１３１と接続部１３２との間の接触抵抗を小さく抑えるために、両者の接触面積を大きくする必要が生じ、ＦＤ領域１３１の小型化が制限される。また、上記接触抵抗を小さく抑えるために、ＦＤ領域１３１の不純物濃度を大きくする必要が生じる。このため多量のイオン注入を行うが、前述したように、これらの不純物イオンは様々に異なる深さに分布するので、ＦＤ領域１３１の小型化がさらに困難になる。
【００３９】
本発明は、このような状況に鑑みてなされたものであって、その目的は、信号電荷検出手段として、容量が小さく、電荷−電圧変換効率の高いＦＤ領域からなるフローティングディフュージョン増幅器を備え、固体撮像素子などとして構成されるに好適な信号変換装置、及び生産性および製造歩留まりに優れたその製造方法、並びにその信号変換装置を用いた信号計測システムを提供することにある。
【課題を解決するための手段】
【００４０】
即ち、本発明は、表面に絶縁層が形成された半導体基体に、
信号強度に応じて信号電荷を発生する電荷発生部と、
不純物層からなり、前記電荷発生部から転送されてきた信号電荷を受け取り、保持す  るフローティングディフュージョン領域と、
前記信号電荷による前記フローティングディフュージョン領域の電位変化をインピー  ダンス変換して出力するバッファ回路と
が形成されている信号変換装置において、
前記フローティングディフュージョン領域上の前記絶縁層が欠徐されて接続孔が形成  され、
一端側が前記接続孔において前記フローティングディフュージョン領域に接し、他端  側が前記バッファ回路の入力電極に連設された不純物含有の導電体が設けられ、
前記導電体から前記半導体基体への前記不純物の拡散によって前記フローティングデ  ィフュージョン領域が形成されている
ことを特徴とする、信号変換装置に係わるものである。
【００４１】
また、前記信号変換装置の製造方法であって、
前記半導体基体に前記絶縁層を形成する工程と、
前記半導体基体の一部を露出させる接続孔を前記絶縁層に形成する工程と、
一端側が前記接続孔において前記半導体基体に接し、他端側が前記バッファ回路の入  力電極に連設された不純物含有の導電体を形成する工程と、
前記導電体から前記半導体基体への前記不純物の拡散によって前記フローティングデ  ィフュージョン領域を形成する工程と
を有する、信号変換装置の製造方法に係わるものである。
【００４２】
また、請求項１〜１０のいずれか１項に記載した信号変換装置と、この信号変換装置の出力信号を処理する信号変換部と、この信号変換部の出力信号を記録する記録部とを有する、信号計測システムに係わるものである。
【００４３】
なお、前記電荷発生部の代表的な例は、光信号を電荷信号に変換するフォトダイオードなどの光電変換素子であるが、これに限られるものではなく、何らかの物理的刺激によって電荷信号が発生するものであれば、何でもよい。
【発明の効果】
【００４４】
本発明の信号変換装置によれば、
前記フローティングディフュージョン領域上の前記絶縁層が欠徐されて接続孔が形成  され、
一端側が前記接続孔において前記フローティングディフュージョン領域に接し、他端  側が前記バッファ回路の入力電極に連設された不純物含有の導電体が設けられ、
前記導電体から前記半導体基体への前記不純物の拡散によって前記フローティングデ  ィフュージョン領域が形成されている。
前記フローティングディフュージョン領域は、前記接続孔における前記導電体から前記半導体基体への前記不純物の前記拡散によって形成されるので、前記導電体に対しセルフアラインで位置ずれなく形成され、同時に、前記フローティングディフュージョン領域から前記バッファ回路の前記入力電極への電気的接続が形成される。この際、特許文献３の構成とは異なり、前記フローティングディフュージョン領域を形成する前記接続孔の位置を必ずしも精確に定める必要はないので、真にセルフアラインで形成される効果を生かしながら、簡易な工程で、歩留まりよく、前記フローティングディフュージョン領域を形成することができる。このため、位置ずれのマージンを見込む必要がなく、その分だけ前記フローティングディフュージョン領域を小型化することができる。
【００４５】
しかも、前記導電体から前記半導体基体への前記不純物の前記拡散は、イオン注入法に比べて、深さ方向における前記不純物の分布を制御することが容易であり、加熱方法、加熱温度、及び加熱時間などを適切に選択することによって、必要十分な大きさの前記フローティングディフュージョン領域を制御性よく形成することができる。
【００４６】
以上の結果、前記フローティングディフュージョン領域を小型化し、その容量ＣFDを減少させ、前記フローティングディフュージョン領域における電荷−電圧変換効率を向上させることができる。
【００４７】
本発明の信号変換装置の製造方法によれば、本発明の信号変換装置を製造するのに必要な工程をすべて有し、精確な位置合わせを必要としない、真のセルフアラインで前記フローティングディフュージョン領域を形成することができるので、簡易な工程で、生産性や製造歩留まりよく前記信号変換装置を製造することができる。
【００４８】
本発明の信号計測システムによれば、上記の信号変換装置の特性を生かした信号計測システムを構成することができる。
【発明を実施するための最良の形態】
【００４９】
本発明の信号変換装置及びその製造方法において、前記半導体基体に、前記フローティングディフュージョン領域と同じ導電型を有し、不純物濃度がより小さい低濃度不純物層が設けられ、この低濃度不純物層への前記不純物の拡散によって前記フローティングディフュージョン領域が形成されているのがよい。このようにすると、異なる導電型を有する不純物層に前記フローティングディフュージョン領域を形成する場合に比べて、前記不純物の拡散量が少なくてすむので、前記フローティングディフュージョン領域をより小型化して形成することができる。
【００５０】
また、前記バッファ回路を形成する領域では、前記入力電極によって前記半導体基体の表面絶縁層を保護した状態で前記表面絶縁層に前記接続孔を形成するのがよい
【００５１】
また、前記バッファ回路の前記入力電極が前記接続孔の近傍まで延設されており、前記導電体と前記入力電極とが前記接続孔の近傍で接するのがよい。
【００５２】
或いは、前記接続孔が、前記半導体基体の表面絶縁層とこの表面絶縁層上の第２の絶縁層とからなる積層絶縁層を貫いて形成され、前記導電体が、前記接続孔から前記バッファ回路の入力段トランジスタの形成領域上部又はその近傍まで、前記積層絶縁層上面に接した状態で延設されており、前記導電体と前記入力電極とが前記入力段トランジスタの形成領域上部又はその近傍で接するのがよい。
【００５３】
また、前記半導体基体がシリコン基板からなり、前記絶縁層が酸化シリコン層を含むのがよい。シリコンは最も一般的に使われている、優れた基板材料であり、表面に形成される酸化シリコン層によって、シリコン基板内部が保護されることはよく知られている。
【００５４】
前記半導体基体としてシリコン基板を用いる場合には、前記導電体をシリコンと電気的接触性がよい多結晶シリコン又は金属シリサイド、とくに多結晶シリコンを用いて形成するのがよい。この際、前記導電体を段差被覆（ステップカバレージ）性能に優れた化学気相成長法（ＣＶＤ法）によって形成し、前記導電体が前記半導体基体に対してもつ容量ＣCを小さく抑え、前記フローティングディフュージョン領域における電荷−電圧変換効率ηを向上させるのがよい。
【００５５】
特許文献３の構成の問題点の１つとして説明したように、前記フローティングディフュージョン領域を形成している前記半導体基体の材料と、前記導電体を形成している材料とが、互いに電気的な接触性がよくない材料である場合には、前記フローティングディフュージョン領域と前記導電体との間の接触抵抗を小さく抑えるために、両者の接触面積を大きくする必要が生じ、前記フローティングディフュージョン領域の小型化が制限される。また、上記接触抵抗を小さく抑えるために、前記フローティングディフュージョン領域の不純物濃度を大きくする必要が生じ、これも、前記フローティングディフュージョン領域の小型化が制限される原因になる。
【００５６】
逆に、前記フローティングディフュージョン領域を形成している前記半導体基体の材料と、前記導電体を形成している材料とが、シリコン基板と多結晶シリコンとのように電気的接触性がよい材料である場合には、両者の接触面積を小さくすることができ、前記フローティングディフュージョン領域を小型化することができる。また、前記フローティングディフュージョン領域の不純物濃度が比較的小さくても、良好な電気的接触が得られるので、前記フローティングディフュージョン領域をコンパクトに形成することが容易になる。これにより、前記フローティングディフュージョン領域が前記半導体基体に対してもつ容量ＣSを小さく抑え、前記フローティングディフュージョン領域における電荷−電圧変換効率ηを向上させることができる。
【００５７】
また、同様の理由から、上記のような場合、前記バッファ回路の前記入力電極も多結晶シリコンからなるのがよい。この際、前記入力電極を化学気相成長法（ＣＶＤ法）によって形成するのがよい。このようにすれば、既に特許文献２の構成として説明したように、形成後の加熱処理によって、同じ多結晶シリコンからなる前記導電体と前記入力電極との間にオーミック接触を形成することができる。
【００５８】
また、前記半導体基体に、転送電極に印加される駆動電圧によって電荷転送路に電位変化を生じさせ、この電位変化によって電荷を前記電荷転送路に沿って転送する電荷転送レジスタが設けられ、前記フローティングディフュージョン領域が、前記電荷転送レジスタによって転送されてきた前記信号電荷を受け取るように構成されているのがよい。
【００５９】
また、前記電荷発生部が光電変換部であるのがよい。とりわけ、前記光電変換部が多数の単位画素を構成し、ＣＣＤ固体撮像素子やＣＭＯＳ固体撮像素子などの撮像装置として構成されているのがよい。現在、フローティングディフュージョン増幅器（ＦＤＡ）は、固体撮像素子の電荷−電圧変換器として広く用いられており、本発明は、撮像装置などに最も効果的に適用される。
【００６０】
また、本発明の信号計測システムは撮像システムとして構成されているのがよい。
【００６１】
次に、本発明の好ましい実施の形態を図面参照下に具体的かつ詳細に説明する。
【００６２】
実施の形態１
実施の形態１では、主として、請求項１〜３に記載した信号変換装置、および請求項１１〜１４に記載したその製造方法に関わる例として、光電変換部を備えたＣＣＤ固体撮像素子１０およびその製造方法について説明する。
【００６３】
まず、図４〜図６を用いて、ＣＣＤ固体撮像素子１０の概要と出力回路部の構造について説明する。この説明は背景技術の項における記述と同様であるので、できるだけ重複を避けるように、要点のみを記載する。
【００６４】
図４は、実施の形態１に基づくＣＣＤ固体撮像素子１０の構成を示す平面図である。ＣＣＤ固体撮像素子１０の撮像部１には、複数のフォトセンサ部２が配置され、フォトセンサ列のそれぞれに対応して、ＣＣＤ垂直転送レジスタ３が配置されている。その転送方向側の端部にはＣＣＤ水平転送レジスタ４が配置されており、その転送方向側の端部には出力回路部５が配置されている。周辺領域６には、転送電極に駆動クロックパルス電圧を印加するためのバスラインや周辺装置などが配置されている。
【００６５】
図５は、ＣＣＤ固体撮像素子１０の水平転送レジスタ４に連設された出力回路部５の構成および断面の一部を示す説明図である。図６は、図５とほぼ同じ領域を示す平面図である。図５および図６に示すように、ｎ型半導体基板１１の表面には（図示省略した）表面絶縁層が形成され、その下部に基準ｐ型層１３が形成されている。表面絶縁層直下の基準ｐ型層１３には、水平転送レジスタ４の電荷転送路の最終段ｎ-型領域１４が形成され、それに連設して、出力ゲートのｎ-型領域１６、ｎ+型のフローティングディフュージョン領域（ＦＤ領域）１８、リセットゲートのｎ-型領域２０、およびｎ+型の放電用ドレイン領域２２が形成されている。これらに対応して、表面絶縁層を挟んで半導体基板１１の上部には、水平転送レジスタ４の最終段転送電極１５、出力ゲート電極１７、ＦＤ領域１８への接続部１９、リセットゲート電極２１が設けられている。
【００６６】
出力バッファ回路は、駆動トランジスタ３１と、負荷抵抗として機能する負荷トランジスタ３２とからなるソースフォロワ回路によって構成されている。ＦＤ領域１８は、接続部１９を介して入力段の駆動トランジスタ３１のゲート電極延長部３３ａに電気的に接続されており、ＦＤ領域１８の電位変化ΔＶは、出力バッファ回路によってインピーダンス変換されて出力される。
【００６７】
出力回路部５において、ＦＤ領域１８のｎ+型領域と基準ｐ型層１３との間に形成されるｐｎ接合は、キャパシタとして機能して、受け取った信号電荷を一定期間保持する。その間、次式で示されるΔＶの電圧がその両端部間に発生し、ＦＤ領域１８の電位はΔＶだけ変化する。
ΔＶ ＝ ΔＱ／ＣFD
従って、ＦＤ領域１８による電荷−電圧変換効率ηは、ＣFDに反比例する。
η ＝ ΔＶ／ΔＱ ＝ １／ＣFD
【００６８】
その後、ｐｎ接合キャパシタに充電された信号電荷は放電され、ＦＤ領域１８の電位は基準電位ＶRDにリセットされる。
【００６９】
この一連の動作は１画素の信号電荷の電荷−電圧変換を行うごとに行われ、これらの動作を一定の周期で繰り返すことによって、全画素の信号電荷が順次電圧信号に変換され、撮像信号として時系列的に取り出される。
【００７０】
容量ＣFDは、ＦＤ領域１８が周囲の部材との間にもつ全容量であり、例えば次式で表される。
ＣFD ＝ ＣS ＋ ＣOG ＋ ＣRG ＋ ＣC ＋ ＣL ＋ ＣM
ここで、図５に示すように、ＣSはＦＤ領域１８のｎ+型領域が基準ｐ型層１３との間でもつｐｎ接合容量、ＣOGはＦＤ領域１８が出力ゲートに対してもつ容量、ＣRGはＦＤ領域１８がリセットゲートに対してもつ容量、ＣCは接続部１９が半導体基板１１に対してもつ容量、ＣLは入力段駆動トランジスタ３１のゲート電極延長部３３ａが半導体基板１１に対してもつ容量、そしてＣMは入力段駆動トランジスタ３１に関わる容量である。以下、ＣS、ＣCおよびＣLの各容量に注目する。
【００７１】
図１は、ＣＣＤ固体撮像素子１０のＦＤ領域１８の近傍の構造を示す断面図である。この断面図は、図６に１Ａ−１Ａ線で示した位置における断面図であり、ＦＤ領域１８と、入力段駆動トランジスタのゲート電極３３と、これらを電気的に接続する接続部１９との関係を示している。なお、半導体基板１１が前記半導体基体に相当し、接続部１９が前記導電体に相当し、ゲート電極３３が前記入力電極に相当し、表面絶縁層１２および層間絶縁膜４２が前記半導体基体の表面に形成された前記絶縁層に相当する。
【００７２】
図１に示すように、半導体基板１１はｎ型シリコン基板などであって、その表面に酸化シリコンなどからなる表面絶縁層１２が形成され、表面近くの半導体基板１１には、酸化シリコンなどからなる素子分離領域４１や、基準ｐ型層１３や、ｎ-型領域１６およびＦＤ領域１８などの不純物含有領域が形成されている。
【００７３】
一方、駆動トランジスタ３１のゲート電極３３はｎ+型多結晶シリコン層などからなり、半導体基板１１の表面絶縁層１２の上に形成され、ゲート電極延長部３３ａがＦＤ領域１８の近傍まで延設されている。基板１１の上部には、全体を覆うようにＢＰＳＧ（ホウ素・リン・シリケートガラス）などからなる層間絶縁膜４２および平坦化膜４５が形成されている。
【００７４】
接続孔４４は、層間絶縁膜４２および表面絶縁層１２を貫通し、ゲート電極延長部３３ａの端部およびＦＤ領域１８を露出させるように設けられ、接続部１９は、この接続孔４４にＣＶＤ法によってｎ+型多結晶シリコンなどからなる配線材料を埋め込むことによって形成されている。この例では、ＦＤ領域１８とゲート電極延長部３３ａとの電気的接続が、プラグ状の接続部１９によるシェアードコンタクトによって形成されている。
【００７５】
実際には、ＦＤ領域１８をなすｎ+型不純物領域は、接続孔４４を通じて、接続部１９をなすｎ+型多結晶シリコン層から、半導体基板１１のｎ-型領域１６へ、リンなどのｎ型不純物を熱拡散させることによって、接続部１９に対しセルフアラインで形成されている。
【００７６】
図２および図３は、ＣＣＤ固体撮像素子１０のＦＤ領域１８の近傍の作製工程のフローを示す断面図である。なお、この断面図は図１と同じ位置における断面図である。
【００７７】
まず、図２（ａ）に示すように、ｎ型シリコン基板などの半導体基板１１の表面に酸化シリコンなどからなる表面絶縁層１２を形成した後、素子分離領域４１や、基準ｐ型層１３や、ｎ-型領域１６など、ＦＤ領域１８以外の不純物含有領域を形成する。
【００７８】
次に、図２（ｂ）に示すように、表面絶縁層１２の上にＣＶＤ法などによって、ｎ+型多結晶シリコン層などからなるゲート電極３３とその延長部３３ａ、および出力ゲート電極１７を形成する。
【００７９】
次に、図２（ｃ）に示すように、基板１１の上部全体を被覆する層間絶縁膜４２を、ＢＰＳＧなどを用いて形成する。続いて、図２（ｄ）に示すように、この層間絶縁膜４２に接続孔４４を形成する。この際、ＦＤ領域１８上部の表面絶縁層１２も除去し、半導体基板１１を露出させる。
【００８０】
次に、図３（ｅ）に示すように、ＣＶＤ法によって基板１１の全面にｎ+型多結晶シリコン層などからなる導電体層を堆積させ、その後平坦化処理などを行い、接続部１９を形成する。
【００８１】
次に、図３（ｆ）に示すように、加熱処理によって、接続部１９をなすｎ+型多結晶シリコン層などから半導体基板１１のｎ-型領域１６へ、リンやヒ素などのｎ型不純物を拡散させ、接続部１９に対しセルフアラインでＦＤ領域１８を形成する。
【００８２】
次に、図３（ｇ）に示すように、ＢＰＳＤなどからなる平坦化膜４５を形成して、一連の作製工程を終了する。
【００８３】
以上に説明したように、ＦＤ領域１８は、接続孔４４を通じて接続部１９から半導体基板１１へｎ型不純物を熱拡散させることによって形成されるので、接続部１９に対しセルフアラインで位置ずれなく形成される。同時に、ＦＤ領域１８からバッファ回路の入力段駆動トランジスタ３１のゲート電極３３への電気的接続も形成される。
【００８４】
この際、接続部１９から半導体基板１１への不純物の拡散は、イオン注入法に比べて深さ方向における不純物の分布を制御することが容易であり、加熱方法、加熱温度、及び加熱時間などを適切に選択することによって、必要十分な大きさのＦＤ領域１８を制御性よく形成することができる。
【００８５】
特に、半導体基板１１としてシリコン基板を用い、接続部１９とゲート電極３３を多結晶シリコンによって形成すれば、いずれもシリコンからなる部材であるから、形成後の加熱処理などによって、接続部１９とゲート電極３３との間、および、接続部１９と半導体基板１１との間に良好な電気的接触が形成される。また、半導体基板１１側の不純物濃度が低くても、接続部１９に含まれる不純物が半導体基板１１側へすみやかに拡散移動して補うため、半導体基板１１側に容易にｎ+型不純物領域であるＦＤ領域１８が形成され、接続部１９とＦＤ領域１８との間にオーミックな接触が形成される。このため、接続部１９と半導体基板１１とが、それぞれ、例えば金属材料と半導体材料からなる場合と異なり、接触抵抗を小さく抑えるために、両者の接触面積を大きくしたり、ＦＤ領域１８の不純物濃度を高めたりする必要がない。この結果、ＦＤ領域１８の径を小さく抑えることができる。また、不純物の拡散量を必要最小限に抑えて、ＦＤ領域１８をコンパクトに形成することができる。
【００８６】
以上の結果、ＦＤ領域１８を小型化し、半導体基板１１に対するその容量ＣSを小さく抑えることができる。
【００８７】
加えて、接続部１９は段差被覆（ステップカバレージ）性能に優れたＣＶＤ法によってコンパクトに形成されるので、接続部１９が半導体基板１１に対してもつ容量ＣCも、小さく抑えられる。
【００８８】
例えば、ＦＤ領域１８の径は０．１５〜０．１８μｍであり、接続部１９の高さは０．１〜０．２μｍである。これに対し、図１１（ａ）に示した従来例では、例えば、ＦＤ領域１０１の径は０．３〜０．５μｍであり、接続部１０２の高さは少なくとも０．３〜０．５μｍである。
【００８９】
よって、本実施の形態のＣＣＤ固体撮像素子１０では、ＦＤ領域１８の全容量ＣFD、とくにＣSとＣCとを小さく抑え、ＦＤ領域１８における電荷−電圧変換効率を向上させることができる。
【００９０】
また、本実施の形態の製造方法によれば、精確な位置合わせを必要としない、真のセルフアラインでＦＤ領域１８を形成することができるので、簡易な工程で、生産性や歩留まりよく、ＣＣＤ固体撮像素子を製造することができる。
【００９１】
実施の形態２
実施の形態２では、主として、請求項請求項１、２、４に記載した信号変換装置、および請求項１１〜１３、１５に記載したその製造方法に関わる例として、光電変換部を備えたＣＣＤ固体撮像素子５０およびその製造方法について説明する。
【００９２】
図７は、ＣＣＤ固体撮像素子５０のＦＤ領域１８近傍の構造を示す断面図である。この断面図は、実施の形態１の図１に相当する断面図であり、ＦＤ領域１８と、入力段駆動トランジスタのゲート電極３３と、これらを電気的に接続する接続部５４との関係を示している。
【００９３】
実施の形態１と比べると、実施の形態２では、入力段駆動トランジスタ３１のゲート電極３３がＦＤ領域１８近傍へ延設されていない点が異なっている。そしてその代わりに、接続部５４が、基板１１の表面上部を覆う層間絶縁膜５１の上部に接しながら、ＦＤ領域１８と接する位置から、ゲート電極３３に接する位置まで、延長して設けられている。
【００９４】
このようにすると、基板１１に近い位置に形成されるゲート電極延長部３３ａがなくなるため、ゲート電極延長部３３ａが基板１１に対してもつ、比較的大きな容量ＣLがなくなる一方、接続部５４の延長部５４ａは、ゲート電極延長部３３ａに比べて層間絶縁膜５１の厚さ（２００ｎｍ程度）の分だけ基板１１から遠い位置に形成されるため、延長部５４ａによって接続部５４の容量ＣCが増加する増加分は比較的小さい。従って、実施の形態２では、実施の形態１に比べて、容量ＣLの比較的大きな減少分と、容量ＣCの比較的小さな増加分との差によって、ＦＤ領域の全容量ＣFDを減少させることができる。
【００９５】
図８および図９は、ＣＣＤ固体撮像素子５０のＦＤ領域１８の近傍の作製工程のフローを示す断面図である。なお、この断面図は図７と同じ位置における断面図である。
【００９６】
まず、図８（ａ）に示すように、ｎ型シリコン基板などの半導体基板１１の表面に酸化シリコンなどからなる表面絶縁層１２を形成した後、素子分離領域４１や、基準ｐ型層１３や、ｎ-型領域１６など、ＦＤ領域１８以外の不純物含有領域を形成する。
【００９７】
次に、図８（ｂ）に示すように、表面絶縁層１２の上にＣＶＤ法などによって、ｎ+型多結晶シリコン層などからなるゲート電極３３および出力ゲート電極１７を形成する。
【００９８】
次に、図８（ｃ）に示すように、基板１１の上部全体を被覆する層間絶縁膜５１を、ＢＰＳＧなどを用いて形成する。続いて、図８（ｄ）に示すように、この層間絶縁膜５１に接続孔５２および５３を形成する。この際、ＦＤ領域１８上部の表面絶縁層１２も除去し、半導体基板１１を露出させる。
【００９９】
次に、図９（ｅ）に示すように、ＣＶＤ法によって基板１１の全面にｎ+型多結晶シリコン層などからなる導電体層を堆積させ、その後、選択的エッチングなどによってパターニングして、接続部５４およびその延長部５４ａを形成する。
【０１００】
次に、図９（ｆ）に示すように、加熱処理によって、接続部５４をなすｎ+型多結晶シリコン層などから半導体基板１１のｎ-型領域１６へ、リンやヒ素などのｎ型不純物を拡散させ、接続部５４に対してセルフアラインでＦＤ領域１８を形成する。
【０１０１】
次に、図９（ｇ）に示すように、ＢＰＳＤなどからなる平坦化膜５５を形成して、一連の作製工程を終了する。
【０１０２】
本実施の形態の製造方法によれば、接続孔５２および５３の形成では、ゲート電極３３および半導体基板１１を露出させることができれば十分である。従って、接続孔５２および５３の形成では、実施の形態１における接続孔４４の形成に比べて、精確な位置合わせをさらに必要としない。このため、実施の形態１と同様、真のセルフアラインでＦＤ領域１８を形成することができ、実施の形態１に比べてより一層、簡易な工程で、生産性や歩留まりよく、ＣＣＤ固体撮像素子を製造することができる。
【０１０３】
実施の形態２は、以上に述べた相違点を除けば実施の形態１と同じであるので、重複を避け説明を省略するが、共通点に関して実施の形態１と同じ作用効果が得られることは言うまでもない。
【０１０４】
すなわち、ＦＤ領域１８は、接続孔５３を通じて接続部５４から半導体基板１１へｎ型不純物が拡散することによって形成されるので、接続部５４に対しセルフアラインで位置ずれなく形成される。同時に、ＦＤ領域１８からバッファ回路の入力段駆動トランジスタ３１のゲート電極３３への電気的接続も形成される。
【０１０５】
しかも、接続部５４から半導体基板１１への不純物の拡散は、イオン注入法に比べて、深さ方向における不純物の分布を制御することが容易であり、加熱方法、加熱温度、及び加熱時間などを適切に選択することによって、必要十分な大きさのＦＤ領域１８を制御性よく形成することができる。
【０１０６】
特に、半導体基板１１としてシリコン基板を用い、接続部５４とゲート電極３３を多結晶シリコンによって形成すれば、いずれもシリコンからなる部材であるから、形成後の加熱処理などによって、接続部５４とゲート電極３３との間、および、接続部５４と半導体基板１１との間に良好な電気的接触が形成される。また、半導体基板１１側の不純物濃度が低くても、接続部５４に含まれる不純物が半導体基板１１側へすみやかに拡散移動して補うため、半導体基板１１側に容易にｎ+型不純物領域であるＦＤ領域１８が形成され、接続部５４とＦＤ領域１８との間にオーミックな接触が形成される。この結果、ＦＤ領域１８の径を小さく抑えることができる。また、不純物の拡散量を必要最小限に抑えて、ＦＤ領域１８をコンパクトに形成することができる。
【０１０７】
以上の結果、ＦＤ領域１８を小型化し、半導体基板１１に対するその容量ＣSなどを小さく抑えることができる。
【０１０８】
加えて、接続部５４は段差被覆（ステップカバレージ）性能に優れたＣＶＤ法によってコンパクトに形成されるので、接続部５４が半導体基板１１に対してもつ容量ＣCも、小さく抑えられる。
【０１０９】
よって、本実施の形態のＣＣＤ固体撮像素子５０では、ＦＤ領域１８の全容量ＣFD、とくにＣSとＣCとＣGとを小さく抑え、ＦＤ領域１８における電荷−電圧変換効率を向上させることができる。
【０１１０】
また、本実施の形態の製造方法によれば、精確な位置合わせを必要としない、真のセルフアラインでＦＤ領域１８を形成することができるので、簡易な工程で、生産性や歩留まりよく、ＣＣＤ固体撮像素子を製造することができる。
【０１１１】
実施の形態３
実施の形態３では、請求項２１および２２に記載した信号計測システムに関わる例として、ＣＣＤ固体撮像素子１０または５０を備えた撮像システムについて説明する。
【０１１２】
図１０は、実施の形態３に基づく撮像システムの構成を示すブロック図である。この撮像システムは、実施の形態１または２に記載したＣＣＤ固体撮像素子１０または５０を固体撮像素子６２として備える他に、ＡＥ（自動露光）機構６５を備えた操作回路部６２、ＡＷＢ（自動ホワイトバランス）機構６６を備えた信号処理部６４、表示部６９、並びに記録部７０を備えているので、固体撮像素子６２を適正に制御し、それによって得られた撮像信号に信号処理を加えた上で表示及び／又は記録を行うことができ、容易に高品質の撮像結果を得ることができる。
【０１１３】
以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１１４】
本発明の信号変換装置及びその製造方法は、エリアセンサなどの固体撮像素子などに応用され、これらの小型化、高画素数化、高感度化および低コスト化などに寄与する。
【図面の簡単な説明】
【０１１５】
【図１】本発明の実施の形態１に基づくＣＣＤ固体撮像素子のＦＤ領域近傍の構造を示す断面図である。
【図２】同、ＣＣＤ固体撮像素子のＦＤ領域近傍の作製工程のフローを示す断面図である。
【図３】同、ＣＣＤ固体撮像素子のＦＤ領域近傍の作製工程のフローを示す断面図である。
【図４】同、ＣＣＤ固体撮像素子の構成を示す平面図である。
【図５】同、ＣＣＤ固体撮像素子の出力回路部の構成および断面の一部を示す説明図である。
【図６】同、ＣＣＤ固体撮像素子の出力回路部の構成を示す平面図である。
【図７】本発明の実施の形態２に基づくＣＣＤ固体撮像素子のＦＤ領域近傍の構造を示す断面図である。
【図８】同、ＣＣＤ固体撮像素子のＦＤ領域近傍の作製工程のフローを示す断面図である。
【図９】同、ＣＣＤ固体撮像素子のＦＤ領域近傍の作製工程のフローを示す断面図である。
【図１０】本発明の実施の形態３に基づく撮像システムの構成を示すブロック図である。
【図１１】特許文献１に示されているＦＤ領域近傍の断面図（ａ）および（ｂ）である。
【図１２】特許文献２に示されているＦＤ領域近傍の断面図である。
【図１３】特許文献３に示されているＦＤ領域近傍の断面図（ａ）、およびゲート電極の上面図（ｂ）である。
【符号の説明】
【０１１６】
１…撮像部、２…フォトセンサ部、３…垂直転送レジスタ、４…水平転送レジスタ、
５…出力回路部、６…周辺領域、１０…ＣＣＤ固体撮像素子、
１１…ｎ型半導体基板（ｎ型シリコン基板など）、１２…表面絶縁層（ＳiＯ2など）、
１３…基準ｐ型層、１４…電荷転送路のｎ-型領域、１５…最終段転送電極、
１６…出力ゲート（ＯＧ）のｎ-型領域、１７…出力ゲート電極、
１８…ｎ+型フローティングディフュージョン領域（ＦＤ領域）、
１９…接続部（ｎ+型多結晶シリコンなど）、
２０…リセットゲート（ＲＧ）のｎ-型領域、２１…リセットゲート電極、
２２…放電用ドレイン領域、３１…入力段の駆動トランジスタ、
３２…入力段の負荷トランジスタ、
３３…入力段駆動トランジスタのゲート電極（ｎ+型多結晶シリコンなど）、
３３ａ…ゲート電極延長部、４１…素子分離領域、４２…層間絶縁膜（ＢＰＳＧなど）、
４４…接続孔、４５…平坦化膜、５１…層間絶縁膜（ＢＰＳＧなど）、
５２、５３…接続孔、５４…接続部（ｎ+型多結晶シリコンなど）、
５４ａ…接続部延長部、５５…平坦化膜、６１…レンズ、６２…撮像素子、
６３…撮像回路部、６４…信号処理部、６５…ＡＥ（自動露光）機構、
６６…ＡＷＢ（自動ホワイトバランス）機構、６７…タイミング発生器、６８…積分、
６９…表示部、７０…記録部、１０１…ｎ+型ＦＤ領域、１０２…接続部、
１０３…入力段駆動トランジスタのゲート電極、１０３ａ…ゲート電極延長部、
１０４…平坦化膜、１０５…接続孔、１１２…接続部、１１５…接続孔、
１２２…接続部、１２２ａ…接続部延長部、
１２３…入力段駆動トランジスタのゲート電極、１２４…絶縁層、１２５…リフロー膜、
１２６…パッシベーション膜、１２７…フィールド酸化膜、
１２８、１２９…チャンネルストッパ、１３１…ｎ+型ＦＤ領域、１３２…接続部、
１３３…入力段駆動トランジスタのゲート電極、１３３ａ…ゲート電極延長部、
１３３ｂ…環状の先端部、１３４…中央開口部
【図１】
2008028063.tif 000003
【図２】
2008028063.tif 000004
【図３】
2008028063.tif 000005
【図４】
2008028063.tif 000006
【図５】
2008028063.tif 000007
【図６】
2008028063.tif 000008
【図７】
2008028063.tif 000009
【図８】
2008028063.tif 000010
【図９】
2008028063.tif 000011
【図１０】
2008028063.tif 000012
【図１１】
2008028063.tif 000013
【図１２】
2008028063.tif 000014
【図１３】
2008028063.tif 000015