(57)【要約】【課題】ノーマリオフ動作の半導体素子で、高耐圧と大電流の両立を図ったノーマリオフ型のIII族窒化物半導体を用いた電界効果トランジスタを提供する。【解決手段】MOSFET２００は、基板２０１上に形成されたp型GaN層の半導体層２０３と、チャネル領域２０３ａ上にゲート酸化膜２０５を介して形成されたゲート電極２０８と、ソース電極２０６及びドレイン電極２０７とを備える。チャネル領域２０３ａの両側にコンタクト領域２１０,２１１が形成され、ゲート電極２０８とドレイン電極２０７の間にリサーフ領域２１２が形成されている。コンタクト領域２１０,２１１は、半導体層２０３にn型不純物をイオン注入法により注入して形成したn+型GaN層である。リサーフ領域２１２のシートキャリア濃度を1×1012 cm-2以上5×1013 cm-2以下の範囲内に設定し、かつ、そのシート抵抗を100 Ω/sq.以上10 kΩ/sq.以下の範囲内に設定して高耐圧と大電流の両立を図る。【選択図】図１
2008311392.tif 000002
【特許請求の範囲】
【請求項１】
基板上にIII族窒化物半導体を用いて形成された第一導電型の半導体層と、前記半導体層のチャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、ソース電極およびドレイン電極と、前記半導体層のチャネル領域の両側に形成され、前記ソース電極及びドレイン電極にそれぞれオーミック接触する第二導電型のコンタクト領域とを有するIII族窒化物半導体を用いた電界効果トランジスタにおいて、
前記半導体層のチャネル領域に、ドレイン側の前記コンタクト領域に隣接して形成されたリサーフ領域を備え、
前記リサーフ領域のシートキャリア濃度は1×1012 cm-2以上5×1013 cm-2以下の範囲内であることを特徴とするIII族窒化物半導体を用いた電界効果トランジスタ。
【請求項２】
前記第一導電型の半導体層はp型GaN層であり、
前記リサーフ領域は、前記p型GaN層にn型不純物をイオン注入法により注入して形成したn型GaN層であることを特徴とする請求項１に記載のIII族窒化物半導体を用いた電界効果トランジスタ。
【請求項３】
p型GaN層である前記半導体層のp型不純物濃度を1×1015 cm-3以上5×1017 cm-3以下の範囲内に設定したことを特徴とする請求項２に記載のIII族窒化物半導体を用いた電界効果トランジスタ。
【請求項４】
前記リサーフ領域は、シートキャリア濃度の異なる複数の領域からなり、該シートキャリア濃度は、ドレイン電極側の領域が高く、ゲート電極側の領域が低いことを特徴とする請求項１乃至３のいずれか一つに記載のIII族窒化物半導体を用いた電界効果トランジスタ。
【請求項５】
ノーマリオフ型のMOS形電界効果トランジスタであることを特徴とする請求項１乃至４のいずれか一つに記載のIII族窒化物半導体を用いた電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノーマリオフ型のIII族窒化物半導体を用いた電界効果トランジスタに関する。
【背景技術】
【０００２】
III族窒化物半導体を用いた電界効果型トランジスタとしては，AlGaN/GaN系HEMT（例えば、非特許文献１参照）、または、GaN系M0SFET（非特許文献２参照)が用いられている。これらは従来のSiやGaAs，InPなどのIII族化合物半導体よりも高い絶縁破壊電圧や飽和移動度を有しており，パワーデバイスに適していた。
【非特許文献１】M. Kuraguchi et al., “Normally-off GaN-MISFET with well-controlled threshold voltage,” International Workshop on Nitride Semiconductors  2006 (IWN2006), Oct. 22-27, 2006, Kyoto, Japan, WeED1-4
【非特許文献２】Huang W, Khan T, Chow T P: Enhancement-Mode n-Channel GaN MOFETs on p and n- GaN/Sapphire substrates. In: 18th International Symposium on Power Semiconductor Devices and ICs (ISPSD) 2006 (Italy), 10-1.
【発明の開示】
【発明が解決しようとする課題】
【０００３】
III族窒化物を用いた電界効果型トランジスタとしては，AlGaN/GaN系HEMTが広く研究されているが，しきい値電圧が+1 V程度と低かった。また，GaN系MOSFETに関しては，移動度が高いデバイスや耐圧が1000 V近いデバイスなどが報告されているが，高移動度と高耐圧を両立したデバイスはいまだ実現していない。
【０００４】
本発明は、このような従来の問題点に鑑みて為されたもので、その目的は、ノーマリオフ動作の半導体素子で、高耐圧と大電流の両立を図ったIII族窒化物半導体を用いたノーマリオフ型の電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の第１の態様に係るIII族窒化物半導体を用いた電界効果トランジスタは、基板上にIII族窒化物半導体を用いて形成された第一導電型の半導体層と、前記半導体層のチャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、ソース電極およびドレイン電極と、前記半導体層のチャネル領域の両側に形成され、前記ソース電極及びドレイン電極にそれぞれオーミック接触する第二導電型のコンタクト領域とを有する電界効果トランジスタにおいて、前記半導体層のチャネル領域に、ドレイン側の前記コンタクト領域に隣接して形成されたリサーフ領域を備え、
前記リサーフ領域のシートキャリア濃度は1×1012 cm-2以上5×1013 cm-2以下の範囲内であることを特徴とする。
【０００６】
この態様によれば、リサーフ領域を設けたことで、耐圧を上げることができる。また、リサーフ領域のシートキャリア濃度を1×1012 cm-2以上5×1013 cm-2以下の範囲内に設定し、かつ、リサーフ領域のシート抵抗を100 Ω/sq.以上10 kΩ/sq.以下の範囲内に設定したことで、高耐圧と大電流の両立を図ったIII族窒化物半導体を用いた電界効果トランジスタを実現できる。
【０００７】
ここで、「リサーフ領域」（REduced SURFace Field: RESURF Field )は、耐圧を上昇させるために、III族窒化物半導体層のゲート電極とドレイン電極の間に形成された表面電界緩和領域である。
【０００８】
本発明の他の態様に係るIII族窒化物半導体を用いた電界効果トランジスタは、前記リサーフ領域のシートキャリア濃度を5×1012 cm-2以上5×1013 cm-2の範囲内に設定したことを特徴とする。
【０００９】
この態様によれば、リサーフ領域のシートキャリア濃度を5×1012 cm-2以上5×1013 cm-2の範囲内に設定することで、シート抵抗がより小さくなり、高耐圧と大電流の両立を図れる。
【００１０】
本発明の他の態様に係るIII族窒化物半導体を用いた電界効果トランジスタは、前記第一導電型の半導体層はp型GaN層であり、前記リサーフ領域は、前記p型GaN層にn型不純物をイオン注入法により注入して形成したn型GaN層であることを特徴とする。
【００１１】
この態様によれば、NチャネルGaN系FETにおいて高耐圧と大電流の両立を図れる。また、前記リサーフ領域は、p型GaN層にn型不純物をイオン注入法により注入して形成したn型GaN層であるので、そのシートキャリア濃度はp型GaN層のp型不純物濃度にはあまり影響を受けない。
【００１２】
本発明の他の態様に係るIII族窒化物半導体を用いた電界効果トランジスタは、p型GaN層である前記半導体層のp型不純物濃度を1×1015 cm-3以上5×1017 cm-3以下の範囲内に設定したことを特徴とする。
【００１３】
この態様によれば、p型GaN層である半導体層のp型不純物濃度を1×1015 cm-3以上5×1017 cm-3以下の範囲内に設定したことで、ノーマリオフ型の電界トランジスタ、例えばMOS形電界効果トランジスタにおいて、しきい値の高い、例えばしきい値が3-5(V)程度のノーマリオフ動作を実現できる。
【００１４】
また、第一導電型の半導体層（p型GaN層）の膜厚が同じで、そのp型不純物濃度（例えばＭｇ濃度）が増えると耐圧が落ちる。これは、p型不純物濃度が高いと、ドレイン側のn+層（ドレイン電極にオーミック接触する第二導電型のコンタクト領域）の下側で、空乏層が狭くなるので、電界集中して壊れるからである。p型GaN層である半導体層のp型不純物濃度（アクセプタ濃度）を1×1015 cm-3以上5×1017 cm-3以下の範囲内に設定することで、ノーマリオフ動作のしきい値を高くすることができるが、本発明者による鋭意検討の結果、p型不純物濃度は、しきい値だけでなく、耐圧にも関係することが分かった。つまり、p型不純物濃度が高いと、上記理由により耐圧が落ちることが分かった。p型不純物濃度を、1×1015cm-3以上5×1017 cm-3以下の範囲内に設定することで、耐圧の低下を抑制できる。
【００１５】
本発明の他の態様に係るIII族窒化物半導体を用いた電界効果トランジスタは、前記リサーフ領域は、シートキャリア濃度の異なる複数の領域からなり、該シートキャリア濃度は、ドレイン電極側の領域が高く、ゲート電極側の領域が低いことを特徴とする。
【００１６】
この態様によれば、ゲート電極下ドレイン側の半導体層と、ドレイン端の半導体層の各部分に発生する電界の強度を、絶縁破壊電界より小さくすることができる。これにより、リサーフ領域が１つの場合よりも、電界集中がより緩和され、より高い耐圧が得られる。
【００１７】
本発明の他の態様に係るIII族窒化物半導体を用いた電界効果トランジスタは、前記半導体層に用いるIII族元素はB，Al，Ga，およびInの少なくとも一つであることを特徴とする。
【００１８】
本発明の他の態様に係るIII族窒化物半導体を用いた電界効果トランジスタは、ノーマリオフ型のMOS形電界効果トランジスタであることを特徴とする。
【００１９】
この態様によれば、ノーマリオフ型のMOS形電界トランジスタにおいて、しきい値の高い、例えばしきい値が3-5(V)程度のノーマリオフ動作を実現できる。
【発明の効果】
【００２０】
本発明によれば、高耐圧かつ大電流のノーマリオフ型の電界効果型トランジスタを実現することができる。特に、III族窒化物半導体としてGaNを用いたGaN系電界効果型トランジスタは，従来のSi系電子デバイスと比較し，高耐圧，低オン抵抗が実現できる可能性があり，電源の高効率化，小型化に大きく貢献することができる。
【発明を実施するための最良の形態】
【００２１】
次に、本発明を具体化した各実施形態を図面に基づいて説明する。なお、各実施形態の説明において同様の部位には同一の符号を付して重複した説明を省略する。
（第１実施形態）
第１実施形態に係るIII族窒化物半導体を用いた電界効果トランジスタを、図１乃至図４に基づいて説明する。この電界効果トランジスタは、ノーマリオフ型のMOS形電界効果トランジスタ（以下、MOSFETという。）である。
【００２２】
MOSFET２００は、図１に示すように、基板２０１と、基板２０１上にIII族窒化物半導体を用いて形成された第一導電型の半導体層２０３と、半導体層２０３のチャネル領域２０３ａ上にゲート酸化膜（ゲート絶縁膜）２０５を介して形成されたゲート電極２０８と、ソース電極２０６およびドレイン電極２０７と、を備えている。また、このMOSFET２００は、半導体層２０３のチャネル領域２０３ａの両側に形成され、ソース電極２０６及びドレイン電極２０７にそれぞれオーミック接触する第二導電型のコンタクト領域２１０及び２１１を備えている。さらに、MOSFET２００は、半導体層２０３のチャネル領域２０３ａにおけるゲート電極２０８とドレイン電極２０７の間に形成されたリサーフ領域２１２を備えている。
【００２３】
MOSFET２００では、基板２０１としてサファイア基板、Si基板等が使用される。
【００２４】
第一導電型の半導体層２０３は、III族窒化物半導体としてGaNを用い、p型不純物、例えばMgを所定量ドープしたGaNを基板２０１上にエピタキシャル成長させて形成されたp型導電性を有するp型GaN層である。また、ゲート酸化膜２０５は、例えばSiO2膜である。
【００２５】
第二導電型のコンタクト領域２１０は、p型GaN層である半導体層２０３にn型不純物、例えばSiをイオン注入法により注入して形成したn型導電性を有するn+型GaN層（n+型ソース領域）である。同様に、第二導電型のコンタクト領域２１１は、半導体層２０３にSi 等のn型不純物を、イオン注入法により注入して形成したn型導電性を有するn+型GaN層（n+型ドレイン領域）である。
【００２６】
リサーフ領域（REduced SURface Field: RESURF Field )２１２は、耐圧を上昇させるために、半導体層２０３のゲート電極２０８とドレイン電極２０７の間に形成された表面電界緩和領域である。このリサーフ領域２１２は、p型GaN層である半導体層２０３にn型不純物、例えばSiをイオン注入法により注入して形成したn型GaN層である。
【００２７】
このように、MOSFET２００は、NチャネルMOSFET(N-channel MOSFET)である。
【００２８】
このGaN系MOSFET２００のように、リサーフ領域２１２を有するRESURF型MOSFETでは、リサーフ領域２１２のキャリア濃度（Si等のn型不純物濃度）が薄い場合は，ドレイン端の半導体（p型GaN層である半導体層２０３）が絶縁破壊を起こす。一方，リサーフ領域２１２のキャリア濃度が濃い場合は，ゲート電極２０８下ドレイン側の半導体で絶縁破壊を引き起こす。但し大抵の場合は，ゲート電極２０８とリサーフ領域２１２との電界密度が大きくなるため，半導体層２０３での破壊よりも低い電圧でゲート酸化膜２０５が絶縁破壊を引き起こす。それゆえ，リサーフ領域２１２のキャリア濃度には，最適の濃度が存在する。ところで，リサーフ領域２１２のキャリア濃度が薄い場合，リサーフ領域２１２での抵抗が高くなり，電流が減ってしまう。このように、リサーフ領域２１２のキャリア濃度はある程度高くしてやる必要があるが、そのキャリア濃度を高くしすぎると耐圧が落ちる。
【００２９】
そこで、第１実施形態では、GaN系MOSFET２００において、高耐圧と大電流の両立を図るために、リサーフ領域２１２のシートキャリア濃度を1×1012 cm-2以上5×1013 cm-2以下の範囲内に設定してあり、かつ、リサーフ領域２１２のシート抵抗を100 Ω/sq.以上10 ΩW/sq.以下の範囲内に設定してある。
（リサーフ領域２１２のシート抵抗とドレイン電流の関係）
図２は、図１で説明したGaN系MOSFET２００における電流経路の各抵抗を示した模式図である。リサーフ領域の無いNR(Non-RESURF)型MOSFETのオン抵抗RNRは，ソース電極とコンタクト領域（n+型GaN層）の間に存在する抵抗成分Rconと、チャネル抵抗Rchと、ドレイン電極とコンタクト領域（n+型GaN層）の間に存在する抵抗成分Rconとの直列抵抗である。一方，リサーフ領域２１２を有するRESURF型MOSFETであるGaN系MOSFET２００のオン抵抗は，チャネル抵抗Rchにリサーフ領域２１２の抵抗成分RRESが足された値である。
【００３０】
NR(Non-RESURF)型MOSFETのドレイン電流Idは次の式で表される。
【００３１】
【数１】
2008311392.tif 000003
【００３２】
【数２】
2008311392.tif 000004
【００３３】
【数３】
2008311392.tif 000005
【００３４】
WchおよびLchはそれぞれ，チャネル幅およびチャネル長である。μNRは，NR型MOSFETにおける移動度である。つまり，ソース/ドレインのコンタクト部とチャネルで抵抗の影響を受けた後の移動度である。Coxは酸化膜容量である。Vg，Vth，およびVdsはそれぞれ，ゲート電圧，しきい値電圧，およびドレイン電圧である。ε0とεoxは，それぞれ真空の誘電率と酸化膜の比誘電率である。Sとdoxはそれぞれ，ゲート酸化膜の面積と膜厚である。
【００３５】
RESURF型MOSFETであるGaN系MOSFET２００のドレイン電流Id,RESは次の式で表される。
【００３６】
【数４】
2008311392.tif 000006
但し，LRESはリサーフ長（リサーフ領域２１２の長さ）である。RRES,sheetはリサーフ領域２１２のシート抵抗である。
【００３７】
図３に、リサーフ領域２１２のシート抵抗Rs(Ω/ sq.)とドレイン電流Id(A)の関係を示す。図３には、横軸にシート抵抗Rs(Ω/ sq.)を、右の縦軸にはドレイン電流Id(A)を、左の縦軸にはリサーフ領域２１２のシートキャリア濃度Ns(cm-2)と耐圧BV(V)をそれぞれ示してある。
【００３８】
また、図３において、直線(1)はシートキャリア濃度Nsの変化を、直線(2)は耐圧BVの変化を、直線(3)はリサーフ領域の無い場合のドレイン電流Idを、曲線(4),(5),(6),(7)はそれぞれリサーフ長（リサーフ領域２１２の長さ）を5um,10um,20um,30umとしたときのドレイン電流Idの変化をそれぞれ示す。なお、図３に示す計算結果は、ゲート幅を200 mmとした場合のものである。
【００３９】
図３に示す計算結果から、シート抵抗が10 kΩ/ sq.以下の場合，ドレイン電流が10 A以上になる。つまり、ドレイン電流を10Ａ以上の実用レベルにするには、シート抵抗を10KΩ/ sq.（1×10４Ω/ sq.）以下にすると良いという結果が得られた。
【００４０】
シート抵抗が1×10４Ω/ sq.より大きいと、ドレイン電流が小さくなり過ぎるので、よくない。一方、シート抵抗の下限（1×10２Ω/ sq.以上）については、シート抵抗が1×10２Ω/ sq.より小さくしても、ドレイン電流は20A付近で略一定になるので、シート抵抗の下限を（1×10２Ω/ sq.以上）としている。
【００４１】
このように、本発明者らが鋭意検討した結果、10Ａ以上の実用レベルのドレイン電流を得るには、リサーフ領域２１２のシート抵抗を100 Ω/sq.以上10 kΩ/sq.以下の範囲（図３の符号Ａで示す範囲）内に設定する（制御する）のが好ましいことが分かった。
【００４２】
なお、図３から、リサーフ領域２１２のシート抵抗を100 Ω/sq.以上10 kΩ/sq.以下の範囲内に設定した場合、耐圧BVは略1×10４〜5×105(V)の範囲内になり、シートキャリア濃度Ns(cm-2)は略1×1013(cm -2)〜1×1015(cm -2)の範囲内になっていることが分かる。
【００４３】
図４に、リサーフ領域２１２のシートキャリア濃度とシート抵抗の関係を示す。この図４からも、シート抵抗が10 kΩ/ sq.（1×10４Ω/ sq.）以下になるためには，シートキャリア濃度を5×1012 cm-2以上にする必要があることが分かる。
【００４４】
以上より、第１実施形態では、GaN系MOSFET２００において、高耐圧と大電流の両立を図るために、リサーフ領域２１２のシートキャリア濃度を1×1012 cm-2以上5×1013 cm-2以下の範囲内に設定してあり、かつ、リサーフ領域２１２のシート抵抗を100 Ω/ sq.以上10 kΩ/ sq.以下の範囲内に設定してある。
【００４５】
なお，ノーマリオフ型のMOS形電界効果トランジスタ（MOSFET）２００において、しきい値の高い、例えばしきい値が3-5(V)のノーマリオフ動作を実現するためには，p型GaN層である半導体層２０３のアクセプタ濃度、例えばMg濃度を1×1015 cm-3以上5×1017 cm-3以下の範囲内に制御すればよい。
【００４６】
次に、図１に示す第１実施形態に係るGaN系MOSFET２００の製造方法について説明する。
[結晶成長工程]
まず、サファイア基板（基板２０１）上に、MOCVD法(有機金属気相成長法)によってp型GaN層（半導体層２０３）をエピタキシャル成長させる。ドーパントには，Mgを用いて，Mg濃度を1×1015 cm-3から5×1017 cm-3に制御する。
【００４７】
なお，上記したMOCVD法に代えて，HVPE法(ハライド気相エピタキシ法)，MBE法(分子線エピタキシー法)等を用いてもよい。また、基板２０１として，Si，SiC，ZrB2などを用いてもよい。また、ドーパントには，Be，Zn，Cなどを用いてもよい。
【００４８】
[素子分離]
次に，p型GaN層（半導体層２０３）表面にフォトレジストを塗布し，フォトリソグラフィ工程を経て，素子分離用のパターニングを施す。
【００４９】
次に，ドライエッチング装置(ICP，RIEなど)を用いて，p型GaN層をエッチングする。次に，フォトレジストをアセトンにより除去する。これにより，素子分離が行われたことになる。
【００５０】
[インプラ工程]
次に，1μm程度の厚さの第1マスク層(SiO2)を形成する。
次に，コンタクト領域（n+型GaN層：n+型ソース領域）２１０用の開口と、コンタクト領域（n+型GaN層：n+型ドレイン領域）２１１用の開口とをフォト工程で形成する。
次に，第1マスク層の開口に向けて，Si(シリコン)をイオン注入法によってドーズ量3×1014 cm-3，加速電圧30 keV，ドーズ量4×1014 cm-3，加速電圧60 keV，ドーズ量8×1014 cm-3，加速電圧120 keV，ドーズ量1.5×1015 cm-3，加速電圧160 keVの4段注入を行う。これにより，n+型ソース領域であるコンタクト領域２１０とn+型ドレイン領域であるコンタクト領域２１１とが形成される。但し，ここで形成された各コンタクト領域２１０，２１１は、イオン注入した不純物の活性化がされていない。
次に，第1マスク層を弗酸系水溶液によって除去する。
【００５１】
[リサーフ領域形成工程]
次に，1μm程度の厚さの第2マスク層(SiO2)を形成する。次に，リサーフ領域２１２用の開口をフォト工程で形成する。
【００５２】
次に，第2マスク層の開口に向けて，Si(シリコン)をイオン注入法によってドーズ量1×1013 cm-3，加速電圧30 keV，ドーズ量1.4×1013 cm-3，加速電圧60 keV，ドーズ量2.6×1013 cm-3，加速電圧120 keV，ドーズ量5×1013 cm-3，加速電圧160 keVの4段注入を行う。これにより，リサーフ領域２１２(但し，イオン注入した不純物の活性化前)が形成される。
次に，第2マスク層を弗酸系水溶液によって除去する。
なお，活性化率に応じてリサーフ領域２１２のドーズ量を変更しても良い。
次に，第3マスク層(SiO2層)を素子の頂面全体に500 nm程度形成する。
次に，N(窒素)雰囲気中で1260oCで30秒間，素子をアニールする。これにより，イオン注入した不純物を活性化させる。
次に，第3マスク層を弗酸系水溶液によって除去する。
【００５３】
[オーミック形成工程]
次に，p型GaN層（半導体層２０３）上にゲート酸化膜(SiO2層)２０５を形成する。
次に，ゲート酸化膜２０５に、ソース電極２０６用の開口およびドレイン電極２０７用の開口をフォト工程で形成する。
次に，ゲート酸化膜２０５の開口から露出するp型GaN層上にTi/Alからなるオーミック電極（ソース電極２０６及びドレイン電極２０７）を形成する。
なお，オーミック電極は，オーミック接触が実現するならば，Ti/Al以外の電極でもよい。
【００５４】
[ゲート形成工程]
次に，poly-SiをLPCVDやスパッタ法などにより素子全面に堆積する。
次に，poly-SiをPOCl3ガスが封入された熱拡散炉によって，900℃，20分間のドーピングを行う。
次に，poly-Siがソース電極２０６，ドレイン電極２０７の間に残るようにフォト工程を施す。これにより，ゲート電極２０８が形成される。
なお，poly-Siのドーピング方法は，P蒸着後の熱拡散法などでも良い。また、ゲート電極２０８は，Au，Pt，Niなどでも良い。
以上の工程を経ることで、図１に示すMOSFET２００を製造できる。
以上のように構成された第１実施形態によれば、以下の作用効果を奏する。
【００５５】
○MOSFET２００にリサーフ領域２１２を設けたことで、耐圧を上げることができる。
【００５６】
○リサーフ領域２１２のシートキャリア濃度を1×1012 cm-2以上5×1013 cm-2以下の範囲内に設定し、かつ、リサーフ領域のシート抵抗を100 Ω/sq.以上10 kΩ/sq.以下の範囲内に設定したことで、高耐圧と大電流の両立を図ったノーマリオフ型のMOSFET２００を実現できる。
【００５７】
○リサーフ領域２１２のシートキャリア濃度を5×1012 cm-2以上5×1013 cm-2の範囲内に設定することで、シート抵抗がより小さくなり、より高耐圧でかつより大電流のノーマリオフ型のMOSFET２００を実現できる。
【００５８】
○半導体層２０３をp型GaN層とし、リサーフ領域２１２をn型GaN層としてNチャネルGaN系MOSFET２００において高耐圧と大電流の両立を図れる。
【００５９】
○リサーフ領域２１２は、p型GaN層である半導体層２０３にn型不純物をイオン注入法により注入して形成したn型GaN層であるので、そのシートキャリア濃度はp型GaN層のp型不純物濃度にはあまり影響を受けない。
【００６０】
○p型GaN層である半導体層２０３のp型不純物濃度を1×1015 cm-3以上5×1017 cm-3以下の範囲内に設定したことで、ノーマリオフ型のMOSFET２００において、しきい値の高い、例えばしきい値が3-5(V)程度のノーマリオフ動作を実現できる。
【００６１】
○半導体層（p型GaN層）２０３の膜厚が同じで、そのp型不純物濃度（例えばＭｇ濃度）が増えると耐圧が落ちる。これは、そのp型不純物濃度が高いと、ドレイン側のn+層（ドレイン電極２０７にオーミック接触するコンタクト領域２１１）の下側で空乏層が狭くなるので、電界集中して壊れるからである。p型GaN層である半導体層２０３のp型不純物濃度を1×1015 cm-3以上5×1017 cm-3以下の範囲内に設定することで、ノーマリオフ動作のしきい値を高くすることができるが、本発明者による鋭意検討の結果、p型不純物濃度は、しきい値だけでなく、耐圧にも関係することが分かった。つまり、p型不純物濃度が高いと、上記理由により耐圧が落ちることが分かった。p型不純物濃度を、1×1015cm-3以上5×1017 cm-3以下の範囲内に設定することで、耐圧の低下を抑制できる。
【００６２】
（第２実施形態）
次に、第２実施形態に係るIII族窒化物半導体を用いた電界効果トランジスタを、図５に基づいて説明する。
【００６３】
上記第１実施形態で説明したノーマリオフ型のMOS形電界効果トランジスタ（MOSFET）２００では、一つのリサーフ領域２１２を備えている。これに対して、第２実施形態に係るIII族窒化物半導体を用いた電界効果トランジスタ（MOSFET）２００Ａは、横方向（図６（Ａ）に示すＸ方向）に並んで形成された２個のリサーフ領域２２１，２２２を備えている。２個のリサーフ領域２２１，２２２のうち、ゲート電極２０８側にあるリサーフ領域２２２のキャリア濃度（Si等のn型不純物のドーピング濃度）を低くし、ドレイン電極２０７側にあるリサーフ領域２２１のキャリア濃度を高くする。MOSFET２００Ａにおけるその他の構成は、第１実施形態のMOSFET２００と同様である。
【００６４】
次に、MOSFET２００とMOSFET２００Ａの作用効果上の相違点を、図６（Ａ），（Ｂ）及び図７（Ａ），（Ｂ）に基づいて説明する。図６（Ａ）は図１で説明したMOSFET２００の概略構成を示す断面図、図６（Ｂ）はMOSFET２００の各位置での電界強度を示すグラフである。同様に、図７（Ａ）は第２実施形態に係るMOSFET２００Ａの概略構成を示す断面図、図７（Ｂ）はMOSFET２００Ａの各位置での電界強度を示すグラフである。
【００６５】
一つのリサーフ領域２１２を備えたMOSFET２００では、リサーフ領域２１２のキャリア濃度（Si等のn型不純物のドーピング濃度）が高い（濃い）場合、図６（Ｂ）の曲線２３０で示すように、ゲート電極２０８下ドレイン側の半導体層２０３に、絶縁破壊電界(GaNの場合、3MV/cm)を越える強度の電界が発生する。これにより、半導体層２０３よりも低い絶縁破壊電圧でゲート酸化膜２０５が絶縁破壊を引き起こす。一方、リサーフ領域２１２のキャリア濃度が低い（薄い）場合，図６（Ｂ）の曲線２３１で示すように、ドレイン端の半導体層２０３に、絶縁破壊電界を越える強度の電界が発生する。これにより、ドレイン端の半導体層２０３が絶縁破壊を起こす。それゆえ，リサーフ領域２１２のキャリア濃度には，最適の濃度が存在する。
【００６６】
これに対して、２個のリサーフ領域２２１，２２２を備えたMOSFET２００Ａでは、横方向（Ｘ方向）に並んだ形成された２個のリサーフ領域２２１，２２２のうち、ゲート電極２０８側にあるリサーフ領域２２２のキャリア濃度を低くし（n-層）、ドレイン電極２０７側にあるリサーフ領域２２１のキャリア濃度を高くする（n層）（図７（Ａ）参照）。これにより、図７（Ｂ）の曲線２３２で示すように、ゲート電極２０８下ドレイン側の半導体層２０３と、ドレイン端の半導体層２０３のいずれの部分にも、絶縁破壊電界を越える強度の電界は発生しない。
【００６７】
以上のように構成された第２実施形態によれば、上記第１実施形態の奏する作用効果に加えて以下の作用効果を奏する。
【００６８】
○２個のリサーフ領域２２１，２２２を備え、ゲート電極２０８側にあるリサーフ領域２２２のキャリア濃度を低くし、ドレイン電極２０７側にあるリサーフ領域２２１のキャリア濃度を高くしている。これにより、ゲート電極２０８下ドレイン側の半導体層２０３と、ドレイン端の半導体層２０３の各部分に発生する電界の強度を、絶縁破壊電界より小さくすることができる。これにより、リサーフ領域を２つにした場合は、リサーフ領域が１つの場合よりも、電界集中がより緩和され、より高い耐圧が得られる。
【００６９】
これは、次のような理由による。リサーフ領域が１つの場合、コンタクト領域（n+型GaN層）２１１とリサーフ領域２１２の界面と、リサーフ領域２１２と半導体層（p型GaN層）２０３の界面に電界が集中するので、電界集中が２箇所に分けられる。これに対して、リサーフ領域が２つの場合、コンタクト領域２１１とリサーフ領域２２１の界面と、リサーフ領域２２１とリサーフ領域２２２の界面と、リサーフ領域２２２と半導体層２０３の界面の３箇所に電界が集中するので、電界集中が３箇所に分けられる。従って、リサーフ領域が２つの場合の方が、１つの場合よりも電界集中がより緩和されるからである。
【００７０】
リサーフ領域が３つ以上の場合も、リサーフ領域が２つの場合と同様に、電界集中がより緩和され、より高い耐圧が得られる。
【００７１】
なお、この発明は以下のように変更して具体化することもできる。
・上記各実施形態では、NチャネルMOSFET(N-channel MOSFET)であるMOSFET２００，２００Ａについて説明したが、本発明はＰチャネルMOSFET(Ｐ-channel MOSFET)にも適用可能である。
【図面の簡単な説明】
【００７２】
【図１】本発明の第１実施形態に係る電界効果トランジスタを示す断面図。
【図２】第１実施形態に係る電界効果トランジスタにおける電流経路の各抵抗を示した模式図。
【図３】リサーフ領域のシート抵抗とドレイン電流の関係を、耐圧およびリサーフ領域のシートキャリア濃度と共に示したグラフ。
【図４】シートキャリア濃度とシート抵抗の関係を示すグラフ。
【図５】本発明の第２実施形態に係る電界効果トランジスタを示す断面図。
【図６】（Ａ）は第１実施形態に係る電界効果トランジスタの概略構成を示す断面図、（Ｂ）は同電界効果トランジスタの各位置での電界強度を示すグラフ。
【図７】（Ａ）は第２実施形態に係る電界効果トランジスタの概略構成を示す断面図、（Ｂ）は同電界効果トランジスタの各位置での電界強度を示すグラフ。
【符号の説明】
【００７３】
２００，２００Ａ・・・電界効果トランジスタ（MOSFET）
２０１・・・基板
２０３・・・第一導電型の半導体層（p型GaN層）
２０３ａ・・・チャネル領域
２０５・・・ゲート酸化膜（ゲート絶縁膜）
２０６・・・ソース電極
２０７・・・ドレイン電極
２０８・・・ゲート電極
２１０，２１１・・・第二導電型のコンタクト領域（n+型GaN層）
２１２・・・リサーフ領域（n型GaN層）
２２１，２２２・・・リサーフ領域
【図１】
2008311392.tif 000007
【図２】
2008311392.tif 000008
【図３】
2008311392.tif 000009
【図４】
2008311392.tif 000010
【図５】
2008311392.tif 000011
【図６】
2008311392.tif 000012
【図７】
2008311392.tif 000013