(57)【要約】【課題】残像やダーク、暗電流特性を改良し、高画質化を達成できる。【解決手段】ｐ型シリコン基板２１の表面部に、電荷蓄積部２２、ＣＣＤ埋め込みチャネル２３、チャネルストップ層２４が形成され、その上に信号電荷読出し部を兼ねた転送電極２５、層間絶縁膜２６が形成され、その上に画素電極２７が形成されている。そして、全面に絶縁膜２８を形成して平坦化後に、画素電極２７と接続された下部電極３１が形成される。この下部電極３１には、電極間分離のための絶縁膜３０が形成されている。この上部に直接接合技術で、シリコン単結晶ウェハを接合面２９にて接合後、所望の厚さの光電変換層３２を得るために薄膜化し、この光電変換層３２の上に透明電極３３が形成されている。【選択図】図１
2008028057.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に信号電荷蓄積部、信号電荷読み出し部、及び信号電荷転送部を形成し、その上層部に信号電荷蓄積部と電気的に接続される画素電極を形成した半導体チップと、
前記半導体チップ上に形成された光電変換層と、
前記光電変換層上に形成された透明電極とを備え、
前記光電変換層がシリコン単結晶より形成されている、
ことを特徴とする固体撮像素子。
【請求項２】
前記光電変換層は、単結晶シリコンウェハを半導体チップ上に直接接合技術によって接合して形成されること特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記半導体チップの画素電極上に形成された平坦化絶縁膜上に下部電極を有し、前記光電変換層は前記単結晶シリコンウェハを下部電極上に直接接合技術によって接合し、更に単結晶シリコンウェハを薄膜化して形成されること特徴とする請求項１記載の固体撮像素子。
【請求項４】
前記光電変換層は各画素毎に光電変換層を絶縁分離する分離領域を有することを特徴とする請求項１記載の固体撮像素子。
【請求項５】
前記光電変換層の分離領域は、電気的絶縁性に加えて光学的な遮光性を有していることを特徴とする請求項４記載の固体撮像素子。
【請求項６】
前記光電変換層の上部にキャリア注入阻止層を有することを特徴とする請求項１記載の固体撮像素子。
【請求項７】
半導体基板に信号電荷蓄積部、信号電荷読み出し部、及び信号電荷転送部を形成する工程と、
前記半導体基板の上層部に信号電荷蓄積部と電気的に接続される画素電極を形成する工程と、
前記画素電極上に平坦化絶縁膜を介して光電変換層を形成する工程と、
前記光電変換層上に透明電極を形成する工程とを有し、
前記光電変換層をシリコン単結晶より形成する、
ことを特徴とする固体撮像素子の製造方法。
【請求項８】
前記光電変換層を形成する工程は、単結晶シリコンウェハを半導体チップ上に直接接合技術によって接合して形成する工程であること特徴とする請求項７記載の固体撮像素子の製造方法。
【請求項９】
前記半導体基板の画素電極上に形成された平坦化絶縁膜上に下部電極を形成し、前記単結晶シリコンウェハを下部電極上に直接接合技術によって接合し、更に単結晶シリコンウェハを薄膜化して光電変換層を形成すること特徴とする請求項８記載の固体撮像素子の製造方法。
【請求項１０】
前記光電変換層は各画素毎に光電変換層を絶縁分離する分離領域を形成する工程を有することを特徴とする請求項７記載の固体撮像素子の製造方法。
【請求項１１】
前記光電変換層の分離領域は、電気的絶縁性に加えて光学的な遮光性を有していることを特徴とする請求項１０記載の固体撮像素子の製造方法。
【請求項１２】
前記光電変換層の上部にキャリア注入阻止層を形成する工程を有することを特徴とする請求項７記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板を用いた固体撮像素子に関し、特にセンサの開口率を大幅に拡大でき、感度向上が可能な積層型固体撮像素子において、残像やダークを低減できる構造の固体撮像素子及びその製造方法に関する。
【背景技術】
【０００２】
従来より、ＣＣＤやＣＭＯＳといったイメージセンサにおいて、信号電荷の蓄積部や読み出し、転送部を形成したシリコン基板チップの上面に光電変換層や透明電極を設けた積層型固体撮像素子が知られている。例えば東芝社等が提案しているＰＳＩＤ構造（Photo conductive layered Solid-state Imaging Device)が一例であるが、この構造に限定するものではない（例えば非特許文献１参照）。
【０００３】
この積層型固体撮像素子では、一般的にＣＣＤなどの信号電荷読み出し部の上部に光電変換層を積層することで、そのセンサの開口率をほとんど１００％に近くすることができるため、感度は大幅に向上でき、固体撮像素子の微細化に対しては有効と考えられる。
また、上記提案において、光電変換部にアモルフォスＳｉを使用している。アモルフォスＳｉ薄膜の光吸収特性は、人間の目の分光特性と非常に類似し、更にＣＣＤやＣＭＯＳセンサのシリコンプロセスとの整合性もよく、容易にイメージセンサの上層部に積層することができることによるが、残像やダーク特性が悪く、高画質化ができない問題がある。
【０００４】
以下、具体的な従来例を図面を用いて説明する。
図６は、従来技術であるＰＳＩＤ構造を適用した固体撮像素子の一例を示す断面図である。
図において、ｐ型シリコン基板１の表面部に、ｎ層（現実的にはｎ＋及びｎ＋＋層）からなる電荷蓄積部２、ｎ層からなるＣＣＤ埋め込みチャネル（Ｖ−ＣＣＤ）３、ｐ＋層からなるチャネルストップ（Ｃ/Ｓ）層４が形成され、ＣＣＤ埋め込みチャネル３上には転送電極５が形成されている。
転送電極５の一部は、電荷蓄積部２の上まで伸びており、信号電荷読出し部を兼ねている（図６では、読出し、転送電極としている）。これらの上には、ＳｉＯ２等の層間絶縁膜６が形成され、その上には電荷蓄積部２に接続されたタングステンシリサイド（ＷＳｉ）等の画素電極７が形成されている。そして、全面にＢＰＳＧ等の絶縁膜８を形成して平坦化後に、画素電極７と接続されたチタン等からなる下部電極９が形成されている。更にこの上部に光電変換層１０をアモルファスシリコンにて形成し、その上にはＩＴＯ等の透明電極１１が形成されている。
【非特許文献１】２／３インチ２００万画素スタックＣＣＤ：井上他，`94．03.03，テレビジョン学会技術報告
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来技術では、光電変換層１０がアモルファスシリコンで形成されているために、アモルファスシリコン内の高密度の局在準位（ギャップ準位）が画質悪化の要因となってしまう欠点がある。
すなわち、ギャップ準位は、光などの外部要因により自由キャリアが増加された状態においては、キャリアのトラップ準位として作用する。そして、外部要因が除去された場合には、トラップされたキャリアが熱励起により伝導キャリアとして作用するようになる。このため、外部要因に対して、電流の緩和時定数が大きな値をもつことにより、固体撮像素子の画質としては残像として問題となったり、暗電流成分として問題となったりする。
【０００６】
そこで本発明は、残像やダーク、暗電流特性を改良し、高画質化を達成できる固体撮像素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述の目的を達成するため、本発明の固体撮像素子は、半導体基板に信号電荷蓄積部、信号電荷読み出し部、及び信号電荷転送部を形成し、その上層部に信号電荷蓄積部と電気的に接続される画素電極を形成した半導体チップと、前記半導体チップ上に形成された光電変換層と、前記光電変換層上に形成された透明電極とを備え、前記光電変換層がシリコン単結晶より形成されていることを特徴とする。
また本発明の固体撮像素子の製造方法は、半導体基板に信号電荷蓄積部、信号電荷読み出し部、及び信号電荷転送部を形成する工程と、前記半導体基板の上層部に信号電荷蓄積部と電気的に接続される画素電極を形成する工程と、前記画素電極上に平坦化絶縁膜を介して光電変換層を形成する工程と、前記光電変換層上に透明電極を形成する工程とを有し、前記光電変換層をシリコン単結晶より形成することを特徴とする。
【発明の効果】
【０００８】
本発明の固体撮像素子及びその製造方法によれば、シリコン基板を用いた積層型固体撮像素子において、光電変換層をシリコン単結晶より形成することから、光電変換領域内のギャップ準位を大幅に低減でき、感度の維持とギャップ準位に起因する残像やダーク、暗電流特性を改良し、高画質化を達成できる効果がある。
また、光電変換層を単結晶シリコンウェハの直接接合技術や薄膜化技術によって形成することにより、容易かつ安定的に作製できる。
また、光電変換層に、各画素毎に光電変換層を絶縁分離する遮光性をもった分離領域を設けることにより、混色防止や集光率（感度）の向上を実現できる。
更に、光電変換層の上部にキャリア注入阻止層を設けることにより、より有効に残像や暗電流の発生を抑制できる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施の形態は、従来技術で説明した光電変換部のアモルファスシリコンを単結晶シリコンにて形成するようにしたものである。その具体的な手法としては、まず、下部電極をポリシリコン膜で形成し、この膜と光電変換層となる単結晶シリコンウェハとを直接接合技術にて接合させた後に、このシリコンウェハを所望の厚さに薄膜化して光電変換部を形成する。なお、直接接合技術に関する一般的な内容は、例えば、新保、応用物理５６，Ｐ３３７（１９８７）等に開示される。
このような構造により、アモルフォスシリコン中のギャップ準位に起因する電子トラップが改善することで、固体撮像素子の残像やダークが改善される。
【００１０】
図１は本発明の実施の形態による固体撮像素子の構造を示す断面図である。
図示のように、本例の固体撮像素子は、ｐ型シリコン基板２１の表面部に、ｎ層からなる電荷蓄積部２２、ｎ層からなるＣＣＤ埋め込みチャネル（Ｖ−ＣＣＤ）２３、ｐ＋層からなるチャネルストップ（素子分離）層２４が形成され、ＣＣＤ埋め込みチャネル２３上にはポリシリコン（Poly-Si)からなる転送電極２５が形成されている。
転送電極２５の一部は、電荷蓄積部２２の上まで伸びており、信号電荷読出し部を兼ねている。これらの上には、ＳｉＯ２等の層間絶縁膜２６が形成され、その上には電荷蓄積部２２に接続されたタングステンシリサイド（ＷＳｉ）やタングステン（Ｗ）等の画素電極２７が形成されている。
【００１１】
そして、全面にＢＰＳＧやＨＤＰ−ＣＶＤ等の絶縁膜２８を形成して平坦化後に、画素電極２７と接続されたポリシリコンからなる下部電極３１が形成されている。この下部電極３１には、電極間分離のために、電極と電極の間にＳｉＯ２やＳｉＮ等の絶縁膜３０が形成されている。
この上部に直接接合技術で、シリコン単結晶ウェハを接合面２９にて接合後、所望の厚さの光電変換層３２を得るために薄膜化し、この光電変換層３２の上にはＩＴＯ等の透明電極３３が形成されている。なお、直接接合する前の下部電極３１の表面は平坦性が良くないと接合が不十分になるので、必要に応じて、接合前にエッチバック法やＣＭＰ法による平坦化を施すことが望ましい。
【００１２】
図２は本発明の別の実施の形態による固体撮像素子の構造を示す断面図である。
図示のように、本例の固体撮像素子は、画素間の混色防止と集光率向上のために、光電変換領域の画素間に仕切り４０をＳｉＮで形成していて、これが下部電極３１間の絶縁（図１の絶縁膜３０）も兼ねている。なお、本例では、画素間の仕切り４０をＳｉＮにて形成しているが、ＳｉＮは絶縁性的には問題ないが、光学的な遮光性や反射性は十分でなく、より遮光性（反射率が大、透過率小）が高い膜が好ましいため、例えば、複数膜による積層構造にて形成しても良い。
なお、その他の構成は、図１に示すものと同様であるので、同一部材に同一符号を付して説明は省略する。
【００１３】
また、図１や図２には記載されていないが、単結晶シリコンの光電変換層３２の上で、かつ透明電極３３の下に、キャリア阻止膜（例えば、ＳｉＣ膜等）を形成しても良い。例えば、透明電極（ＩＴＯ）直下にｐ型のアモルファス炭化シリコンを形成すると、外部電極からのキャリア（電子）注入を阻止する層として作用する可能性がある。ただし、これらの作用は、阻止膜と光電変換層とのバンドギャップの大小関係で決まるので、これらの関係を最適化する必要がある。
【００１４】
図３〜図５は、本実施の形態による固体撮像素子の製造方法の例を示す断面図であり、図３、図４は図１に示した例の製造方法、図３、図５は図２に示した例の製造方法を示している。
まず、図１に示した例の製造方法を説明する。まず、図３Ａに示すように、ｐ型シリコン基板２１の表面部に絶縁膜２６を形成後、ｎ層からなる電荷蓄積部２２、ｎ層からなるＣＣＤ埋め込みチャネル（Ｖ−ＣＣＤ）２３、ｐ＋層からなるチャネルストップ（Ｃ／Ｓ）層２４をリソグラフィ法とイオン注入法によって部分的に形成する。なお、図ではイオン注入用レジスト５１をパターニングしてイオン注入を行っている様子を示している。
次に、図３Ｂ〜Ｃに示すように、ポリエッチング用レジスト５２のパターニングにより、読出しと転送のためのポリシリコン（Poly-Si)からなる電極２５を部分的に形成後、ＳｉＯ２等の層間絶縁膜２６にて覆い、その上に電荷蓄積部２２に接続されたタングステンシリサイド（ＷＳｉ）やタングステン（Ｗ）等の画素電極２７を形成する。そして、平坦化のために全面にＢＰＳＧやＨＤＰ−ＣＶＤ等の絶縁膜２８を形成(必要に応じて、エッチバック法やＣＭＰ法による平坦化も施す）し、画素電極２７と接続された、ポリシリコン等からなる下部電極３１を形成する。また、図３Ｄは、下部電極３１をエッチバックやＣＭＰ法にて平坦化した例である。
【００１５】
次に、図４Ｅに示すように、下部電極３１を電気的に分離するために、画素間のポリシリコンを、リソグラフ法とドライエッチ法により部分的に除去し、ＳｉＯ２やＳｉ３Ｎ４等の絶縁膜３０をＣＶＤ法で堆積させる。そして、エッチバック法やＣＭＰ法により、平坦化し、下部電極３１の上部には絶縁膜３０が残らないようにする。また、この時の下部電極３１の表面のミクロ的な平坦度（表面粗さ）は、その後の直接接合時の強度やボイド回避に大きく影響するので、十分に配慮する。
続いて光電変換層３２となる単結晶シリコンウェハ３２ａ、または下部電極３１の表面を親水性処理（例えば、アンモニアと過酸化水素水と水の混合液による洗浄）を行い、お互いに鏡面とされた主面（接合面２９）同士を密着させて、この状態で、例えば１１００°Ｃで１時間のアニールを行うことによって、直接接合することができる。また、この場合、静電圧着を行えば、より低温で、簡便でかつ強固な密着力を得ることができる。なお、接合前２９の親水性処理は単結晶シリコンウェハと下部電極表面の両方に行っても良い。
【００１６】
次に、図４Ｆに示した通り、所望の厚さの光電変換層３２を得るために、単結晶シリコンウェハ３２ａの裏面側（接合面とは反対側）から、研削及び研磨、例えば機械的化学的研磨（いわゆるメカノケミカル・ポリッシング）を行う。また、必要に応じてエッチング法を組合せてもよく、この例では、結果的に約６μｍにしている（図４Ｇ）。続いて、光電変換層３２の上に、ＩＴＯ等の透明電極３３を形成する。
【００１７】
次に、図２に示した例の製造方法について説明する。まず、図３Ａ〜Ｄは上述した通りの工程で図３Ｄの構造を形成後、続いて図５Ｉ、Ｊに示すように、下部電極（ポリシリコン電極等）３１の間に、ＳｉＯ２やＳｉ３Ｎ４等の絶縁膜を形成しないで、シリコン単結晶ウェハ３２ａと下部電極３１を直接接合させ、所望の厚さの光電変換層３２を得るために薄膜化する。この時の具体的なやり方は、図４Ｅ、Ｆにて上述した通りである。
次に、図５Ｋに示すように、リソグラフ法とドライエッチ法により、光電変換層３２及び下部電極３１の画素間部を部分的に除去（下部電極下の絶縁層まで溝を形成し、下部電極が画素毎に完全に絶縁させるようにする）し、この溝に絶縁膜Ｓｉ３Ｎ４をＣＶＤ法にて形成する。更にＳｉ３Ｎ４もエッチバックやＣＭＰ法等によって平坦化し、シリコン単結晶の光電変換層３２を全面露出後、その上にＩＴＯ等の透明電極３３を形成する。
この構造は、画素間の混色防止と集光率向上のために有効なだけではなく、直接接合時に、その接合面に図４Ｅに示したような絶縁膜が部分的にないため、接合強度の向上が期待できる。
【００１８】
また、図５には記載してないが、単結晶シリコンの光電変換層の上でかつ透明電極の下に、キャリア阻止膜（例えば、ＳｉＣ膜等）を形成しても良い。例えば、図５Ｋで溝に絶縁膜Ｓｉ３Ｎ４をＣＶＤ法にて形成し、エッチバックやＣＭＰ法等により、溝以外の領域の絶縁膜Ｓｉ３Ｎ４を除去した後に、ｐ型のアモルファス炭化シリコンを形成すると、外部電極からのキャリア（電子）注入を阻止する層として作用する可能性がある。ただし、これらの作用は、阻止膜と光電変換層とのバンドギャップの大小関係で決まるので、これらの関係を最適化する必要がある。
【００１９】
更に、上記例以外に、カラー化のためにオンチップカラーフィルターを光電変換層の上部（直上とは限らない）に形成する場合や、オンチップレンズをその上部に形成する場合もある。更に、上記例は、積層ＣＣＤに関しての実施例であるが、本発明は当然ＣＭＯＳセンサにおける積層構造にも適用できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態による固体撮像素子の構造を示す断面図である。
【図２】本発明の実施の形態による別の固体撮像素子の構造を示す断面図である。
【図３】図１及び図２に示す固体撮像素子の製造方法の例を示す断面図である。
【図４】図１に示す固体撮像素子の製造方法の例を示す断面図である。
【図５】図２に示す固体撮像素子の製造方法の例を示す断面図である。
【図６】従来技術による固体撮像素子の構造を示す断面図である。
【符号の説明】
【００２１】
２１……ｐ型シリコン基板、２２……電荷蓄積部、２３……ＣＣＤ埋め込みチャネル、２４……チャネルストップ層、２５……転送電極、２６……層間絶縁膜、２７……画素電極、２８……絶縁膜、２９……接合面、３０……絶縁膜、３１……下部電極、３２……光電変換層、３３……透明電極。
【図１】
2008028057.tif 000003
【図２】
2008028057.tif 000004
【図３】
2008028057.tif 000005
【図４】
2008028057.tif 000006
【図５】
2008028057.tif 000007
【図６】
2008028057.tif 000008