(57)【要約】【課題】正確なＰＷＭ制御を行うことができるようにする。【解決手段】コントローラ１が、Ａ／Ｄコンバータ７でシャント抵抗５の電圧値を検出できるまでに必要な時間をパルス信号のオン時間の下限値とし、パルス信号の周期を変化させて所望のデューティー比を得るようにした。また、負荷４に印加されたピーク電圧を保持するピークホールド回路４１を設け、Ａ／Ｄコンバータ７は任意の時にピーク電圧値を検出するようにした。【選択図】        図１
2008072887.tif 000002
【特許請求の範囲】
【請求項１】
入力されたオン／オフのパルス信号にしたがって電源電圧を負荷に印加するスイッチング手段と、前記スイッチング手段により負荷に印加された電源電圧値を検出する電圧検出手段と、前記電圧検出手段で検出した電圧値にしたがって前記スイッチング手段に与えるパルス信号のデューティー比を変化させるパルス幅制御手段とを備える電源装置において、
前記パルス幅制御手段が、パルス信号のオン時間を所定の下限値以上とするとともに周期を変化させて所望のデューティー比のパルス信号を前記スイッチング手段に与えるようにしたことを特徴とする電源装置。
【請求項２】
請求項１の電源装置において、
前記下限値を、前記電圧検出手段で電源電圧値を検出できるまでに必要な時間としたことを特徴とする電源装置。
【請求項３】
入力されたオン／オフのパルス信号にしたがって電源電圧を負荷に印加するスイッチング手段と、前記スイッチング手段により負荷に印加された電源電圧値を検出する電圧検出手段と、前記電圧検出手段で検出した電圧値にしたがって前記スイッチング手段に与えるパルス信号のデューティー比を変化させるパルス幅制御手段とを備える電源装置において、
負荷に印加されたピーク電圧を保持するピーク電圧保持手段を設け、
前記電圧検出手段は、前記ピーク電圧を保持している任意の時に前記ピーク電圧値を検出するようにしたことを特徴とする電源装置。
【請求項４】
請求項３の電源装置において、
複数の前記ピーク電圧保持手段と、
前記複数のピーク電圧保持手段のうちピーク電圧を保持しているピーク電圧保持手段を選択する選択手段とを設け、
前記電圧検出手段は、任意の時に前記ピーク電圧値を検出するようにしたことを特徴とする電源装置。
【請求項５】
入力されたオン／オフのパルス信号にしたがって電源電圧を負荷に印加するスイッチング手段と、前記スイッチング手段により負荷に印加された電源電圧値を検出する電圧検出手段と、前記電圧検出手段で検出した電圧値にしたがって前記スイッチング手段に与えるパルス信号のデューティー比を変化させるパルス幅制御手段とを備える電源装置において、
負荷に印加された電圧を積分する電圧積分手段を設け、
前記電圧検出手段は、任意の時に前記電圧積分手段で積分された電圧値を検出するようにしたことを特徴とする電源装置。
【請求項６】
請求項５の電源装置において、
前記電圧積分手段で積分された電圧または積分されていない電圧を選択するセレクト手段を設け、
前記電圧検出手段は、前記セレクト手段で選択された電圧値を検出するようにしたことを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｅｒ）等の駆動素子を使用してＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御を行うデジタル電源等の電源装置に関する。
【背景技術】
【０００２】
従来の電源装置は、出力回路より出力される電圧を出力電圧検出器により出力電圧の変動が検出されると、この検出信号がＰＷＭ制御回路に供給され、ＰＷＭ制御回路は駆動素子のオン・オフを制御することにより、出力するパルス信号のデューティー比を調整して出力回路より出力される電圧が所望の値になるように制御している（例えば、特許文献１参照）。
【０００３】
また、このような制御方法を利用するものとして電流検出器により直流モータに供給する実電流を検出し、その検出した電流値をＰＷＭ制御回路にフィードバックし、駆動素子のオン・オフを制御することにより、出力するパルス信号のデューティー比を調整し、直流モータへ供給する電流値を適正なものにして直流モータの回転速度の制御の精度を向上させているものもある（例えば、特許文献２参照）。
【特許文献１】特開２００１−２６８９０９号公報（段落「００５２」〜段落「００５５」、図１）
【特許文献２】特開平５−２１３１７３号公報（段落「００１９」〜段落「００２３」、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の技術においては、出力回路より出力される電圧（電流）を出力電圧（電流）検出器により出力電圧（電流）の変動が検出できるのは駆動素子がオンしているときだけであり、その駆動素子をオンする時間が短い場合、回路の遅延等の原因により出力電圧（電流）の変動が正しく検出できないことがあり、また、駆動素子をオンする時間が充分であっても、出力電圧（電流）の変動が正しく検出できるのは駆動素子をオンしているときであるため、回路に与える負荷等の影響により駆動素子をオンしているときに出力電圧（電流）を検知できない場合、フィードバックが正しく行われず適正なＰＷＭ制御を行うことができないという問題がある。
【０００５】
本発明は、このような問題を解決することを課題とする。
【課題を解決するための手段】
【０００６】
そのため、本発明は、入力されたオン／オフのパルス信号にしたがって電源電圧を負荷に印加するスイッチング手段と、前記スイッチング手段により負荷に印加された電源電圧値を検出する電圧検出手段と、前記電圧検出手段で検出した電圧値にしたがって前記スイッチング手段に与えるパルス信号のデューティー比を変化させるパルス幅制御手段とを備える電源装置において、前記パルス幅制御手段が、パルス信号のオン時間を所定の下限値以上とするとともに周期を変化させて所望のデューティー比のパルス信号を前記スイッチング手段に与えるようにしたことを特徴とする。
【０００７】
また、負荷に印加されたピーク電圧を保持するピーク電圧保持手段を設け、前記電圧検出手段は、前記ピーク電圧を保持している任意の時に前記ピーク電圧値を検出するようにしたことを特徴とする。
【発明の効果】
【０００８】
このようにした本発明は、新たな回路等を追加することなく、所望のデューティー比のパルス信号を生成することができるとともに電圧検出手段で負荷に印加される電圧値を正確に読み出すことができ、正確なＰＷＭ制御を行うことができるという効果が得られる。
また、パルス幅制御手段は、オフのパルス信号を駆動素子（スイッチング手段）に出力した後であっても、負荷に印加されるピーク電圧値を読み出すことができ、正確なＰＷＭ制御を行うことができるという効果が得られる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明による電源装置の実施例を説明する。
【実施例】
【００１０】
図１は第１の実施例における電源装置の構成を示すブロック図である。
図１において、１はコントローラであり、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等で構成されたものである。このコントローラ１は、図示しないクロック等の発振器が発振する信号を計数するカウンタを備え、予め設定された設定値に到達したこと、すなわち所望の時間が経過したことを検知することができるものである。
【００１１】
また、コントローラ１は、カウンタにより計測された時間にしたがって生成されるパルス信号、すなわちＰＷＭ制御（パルス幅制御）されたパルス信号を出力することができる出力端子を備えたパルス幅制御手段である。
さらに、コントローラ１は、情報を記憶させ、その情報を読み出すことができる記憶素子等で構成される記憶手段も備えている。
【００１２】
２は駆動素子（スイッチング手段）であり、ＦＥＴ等で構成されたスイッチング機能を有するものである。この駆動素子２はコントローラ１から出力されるＰＷＭ制御されたパルス信号を入力する入力端子を備え、入力されたパルス信号がオン（ハイレベル）のとき導通させ、オフ（ローレベル）のとき不通にさせるスイッチングを行うことができるようになっている。
【００１３】
４は負荷であり、変圧器やアクチュエータ等である。コントローラ１から入力されるＰＷＭ制御されたパルス信号にしたがって駆動素子２が導通すると負荷４に電源３から出力される電圧が印加され、一方、不通にするとその電圧は印加されない。このようにＰＷＭ制御されたパルス信号にしたがって負荷４に対して電源３から出力される電圧をパルス的に印加することができる。
【００１４】
５はシャント抵抗であり、一の端子が駆動素子２に接続され、他の端子が接地されたものである。上述したようにコントローラ１から入力されるパルス信号にしたがって駆動素子２が切り替えられ、負荷４に電圧が印加されるとシャント抵抗５にも電流が流れるようになっている。
６は増幅回路であり、オペアンプ等で構成されたものである。この増幅回路６は、シャント抵抗５の両端子に接続され、その端子間の電圧を増幅させて出力するものである。
【００１５】
７はＡ／Ｄコンバータであり、入力されたアナログ信号をデジタル信号として出力するものである。このＡ／Ｄコンバータ７の入力端子は増幅回路６の出力端子と接続され、また出力端子がコントローラ１の入力端子に接続され、増幅回路６から出力されたシャント抵抗５の端子間の電位差のアナログ信号を電圧値のデジタル信号に変換してコントローラ１へ出力するものである。
【００１６】
コントローラ１は、増幅回路６およびＡ／Ｄコンバータ７で構成される電圧／電流検出手段でシャント抵抗５の端子間の電圧値／電流値を知ることができる。
このように電源装置はコントローラ１、駆動素子２、電源３、負荷４、シャント抵抗５、増幅回路６、およびＡ／Ｄコンバータ７等で構成され、コントローラ１でＰＷＭ制御されたパルス信号により、負荷４に印加される電圧を変えることができ、またシャント抵抗５の電圧値をＡ／Ｄコンバータ７から入力することでコントローラ１によるフィードバック制御が可能になる。
【００１７】
上述した構成の作用について説明する。
図２は第１の実施例における電圧検出を示す説明図であり、（ａ）は時間の経過と時間設定値の関係を示し、（ｂ）は駆動素子２に入力されるＰＷＭ制御されたパルス信号の波形を示し、（ｃ）は増幅回路６が出力する電圧レベルを示している。
図２（ａ）において、Ｔ１はオンのパルス信号を出力してから増幅回路６が出力する電圧レベルが安定するまでの時間、Ｔ２はＰＷＭ制御されたパルス信号のオン時間、Ｔ３はＰＷＭ制御されたパルス信号の周期である。
【００１８】
コントローラ１は図２（ｂ）に示すように周期がＴ３、オン時間がＴ２、オフ時間がＴ３−Ｔ２であるＰＷＭ制御されたパルス信号を駆動素子２に出力する。
駆動素子２にオンのパルス信号が出力されると電源３から負荷４に電圧が印加されるとともにシャント抵抗５にも電圧が印加される。
シャント抵抗５に印加された電圧は増幅回路６で増幅され、Ａ／Ｄコンバータ７に出力される。
【００１９】
Ａ／Ｄコンバータ７は入力されたアナログ信号をデジタル信号に変換し、シャント抵抗５に発生する電圧値をコントローラ１へ出力する。
コントローラ１はＡ／Ｄコンバータ７から入力した電圧値にしたがって、パルス信号のデューティー比を決定し、駆動素子２へ出力する。コントローラ１は、このようにしてシャント抵抗５に発生する電圧値が所望の電圧値となるようにＰＷＭ制御されたパルス信号を駆動素子２へ出力する。
【００２０】
ここで、コントローラ１がオンのパルス信号を駆動素子２に出力した場合、図２（ｃ）に示すようにシャント抵抗５に発生する電圧を増幅回路６で増幅した出力は、駆動素子２等の遅延によりコントローラ１がオンのパルス信号を出力してから電圧レベルが安定するまでの時間Ｔ１が経過した後、安定する。したがって、Ｔ１はシャント抵抗５に発生する電圧を検出できるまでに必要な時間である。
【００２１】
したがって、コントローラ１は、オンのパルス信号を出力してから電圧レベルが安定するまでの時間Ｔ１が経過するまではＡ／Ｄコンバータ７が出力する電圧値を読み出すことができず、電圧レベルが安定するまでの時間Ｔ１が経過した後にその電圧値を読み出すようにしなければならないため、オンのパルス信号を出力する時間を電圧レベルが安定するまでの時間Ｔ１よりも短くしたパルス信号を出力することができない。
【００２２】
そこで、本実施例では、図３に示すＰＷＭ制御を行う。
図３は第１の実施例におけるＰＷＭ制御の説明図であり、Ｔ４はＰＷＭ制御されたパルス信号のオン時間、Ｔ５はＰＷＭ制御されたパルス信号の周期である。
ＰＷＭ制御は、通常、パルス信号の周期Ｔ５を固定とし、パルス信号のオン時間Ｔ４を電圧レベルが安定するまでの時間Ｔ１以上の時間となるように変化させ、所望のデューティー比が得られるように行うが、所望のデューティー比を得るとき、パルス信号のオン時間Ｔ４が、電圧レベルが安定するまでの時間Ｔ１未満になってしまう場合、パルス信号のオン時間Ｔ４を電圧レベルが安定するまでの時間Ｔ１（下限値）とし、パルス信号の周期Ｔ５を可変としてＰＷＭ制御する。
【００２３】
ここで、電圧レベルが安定するまでの時間Ｔ１は、予めコントローラ１の記憶素子等の記憶手段に記憶されているものとする。
例えば、パルス信号の周期Ｔ５を固定としたとき、パルス信号のオン時間Ｔ４を電圧レベルが安定するまでの時間Ｔ１未満の時間となるようなデューティー比のパルス信号を生成する必要がある場合、パルス信号のオン時間Ｔ４を下限値である電圧レベルが安定するまでの時間Ｔ１とし、パルス信号の周期Ｔ５を長く変化させて所望のデューティー比のパルス信号を生成するようにする。
【００２４】
これによりコントローラ１は、所望のデューティー比のパルス信号を生成することができるとともにシャント抵抗５に発生する電圧値を正確に読み出すことができ、正確なＰＷＭ制御を行うことができるようになる。
以上説明したように、第１の実施例では、ＰＷＭ制御されたパルス信号のオン時間Ｔ４を電圧レベルが安定するまでの時間Ｔ１以上の時間とし、パルス信号の周期Ｔ５を可変としてＰＷＭ制御することにより、新たな回路等を追加することなく、所望のデューティー比のパルス信号を生成することができるとともにシャント抵抗５に発生する電圧値を正確に読み出すことができ、正確なＰＷＭ制御を行うことができるという効果が得られる。
【００２５】
次に、第２の実施例を説明する。
図４は第２の実施例における電源装置の構成を示すブロック図である。
図４において、４１はピークホールド回路（ピーク電圧保持手段）であり、オペアンプやコンデンサ等で構成された通常のピークホールド回路である。このピークホールド回路４１は、シャント抵抗５の両端子に接続され、その端子間の電圧を増幅させるとともに入力される電圧のピーク電圧を保持してそのピーク電圧をＡ／Ｄコンバータ７へ出力するものである。
【００２６】
４２は放電回路であり、トランジスタ等で構成されたスイッチング機能を有するものである。この放電回路４２の一端子はピークホールド回路４１に接続されるとともに他の端子が接地され、コントローラ１からオン信号が入力されると両端子を導通し、ピークホールド回路４１に蓄積した電荷を放出させることができる。一方、オフ信号が入力されると両端子を不通とし、ピークホールド回路４１はピーク電圧を保持することができる。
【００２７】
７はＡ／Ｄコンバータであり、入力されたアナログ信号をデジタル信号として出力するものである。このＡ／Ｄコンバータ７の入力端子はピークホールド回路４１の出力端子と接続され、また出力端子がコントローラ１の入力端子に接続され、ピークホールド回路４１から出力されたシャント抵抗５の端子間の電位差のアナログ信号を電圧値のデジタル信号に変換してコントローラ１へ出力するものである。
【００２８】
コントローラ１は、ピークホールド回路４１およびＡ／Ｄコンバータ７で構成される電圧検出手段でシャント抵抗５の端子間の電位差（電圧値）を知ることができる。
なお、上述した第１の実施例と同様の部分は、同一の符号を付してその説明を省略する。
上述した構成の作用について説明する。
【００２９】
図５は第２の実施例における電圧検出を示す説明図であり、（ａ）は時間の経過と時間設定値の関係を示し、（ｂ）は駆動素子２に入力されるＰＷＭ制御されたパルス信号の波形を示し、（ｃ）は放電回路４２に入力される放電制御信号の波形を示し、（ｄ）はピークホールド回路４１が出力する電圧レベルを示している。
図５（ａ）において、Ｔ５１はＰＷＭ制御されたパルス信号のオン時間、Ｔ５２は電圧レベルを検出する時間、Ｔ５３は放電制御信号を出力する時間、Ｔ５４はＰＷＭ制御されたパルス信号の周期である。
【００３０】
コントローラ１は、図５（ｂ）に示すように周期がＴ５４、オン時間がＴ５１、オフ時間がＴ５４−Ｔ５１であるＰＷＭ制御されたパルス信号を駆動素子２に印加する。
駆動素子２にオンのパルス信号が印加されると電源３から負荷４に電圧が印加されるとともにシャント抵抗５にも電圧が印加される。
シャント抵抗５に印加された電圧はピークホールド回路４１で増幅されるとともにピーク電圧が保持され、そのピーク電圧がＡ／Ｄコンバータ７に出力される。
【００３１】
Ａ／Ｄコンバータ７は入力されたアナログ信号をデジタル信号に変換し、シャント抵抗５に発生するピーク電圧値をコントローラ１へ出力する。
電圧レベルを検出する時間Ｔ５２が経過するとコントローラ１はＡ／Ｄコンバータ７から読み出した電圧値にしたがって、パルス信号のデューティー比を決定しておき、パルス信号の周期Ｔ５４が経過するとそのデューティー比のパルス信号を駆動素子２へ出力する。コントローラ１は、このようにしてシャント抵抗５に発生する電圧値が所望の電圧値となるようにＰＷＭ制御されたパルス信号を駆動素子２へ出力する。
【００３２】
また、コントローラ１はＡ／Ｄコンバータ７から電圧値を読取る（Ｔ５３が経過）と放電回路４２にオン信号を出力してピークホールド回路４１に蓄積した電荷を放出させる。
ここで、コントローラ１がオンのパルス信号を駆動素子２に出力した場合、図５（ｄ）に示すように、ピークホールド回路４１が出力する電圧が安定するのは、コントローラ１がオンのパルス信号を出力してから電圧レベルが安定（飽和）するまでの時間Ｔ５５が経過した後であることは第１の実施例で説明したとおりである。
【００３３】
したがって、コントローラ１は放電回路４２にオン信号を出力してピークホールド回路４１に蓄積した電荷を放出させてからオンのパルス信号を出力してピークホールド回路４１の電圧レベルが安定（飽和）するまでは正しいピーク電圧値を読み出すことができないが、ピークホールド回路４１が放電しているとき以外はいつでも正しいピーク電圧値を読み出すことができる。
【００３４】
また、コントローラ１がオフのパルス信号を駆動素子２に出力すると、すなわちパルス信号のオン時間Ｔ５１が経過するとシャント抵抗５に発生する電圧は降下してしまうがピークホールド回路４１はシャント抵抗５に発生するピーク電圧を保持するため、コントローラ１はパルス信号のオン時間Ｔ５１が経過した後であってもシャント抵抗５に発生するピーク電圧値をＡ／Ｄコンバータ７から読み出すことができる。
【００３５】
ただし、コントローラ１は放電制御信号をオンするＴ５３が経過するまでにＡ／Ｄコンバータ７からシャント抵抗５に発生するピーク電圧値を読み出す必要がある。
なお、本実施例でも第１の実施例で説明したＰＷＭ制御を行うようにしてもよい。
以上説明したように、第２の実施例では、シャント抵抗５に発生するピーク電圧を保持するピークホールド回路４１を設けたことにより、コントローラ１に処理等の負荷がかかりＡ／Ｄコンバータ７からシャント抵抗５に発生する電圧値を読み出すタイミングが遅れ、オフのパルス信号を駆動素子２に出力した後であっても、図５におけるＴ５６で示すタイミング以外であればピーク電圧値を読み出すことができ正確なＰＷＭ制御を行うことができるという効果が得られる。
【００３６】
次に、第３の実施例を説明する。
図６は第３の実施例における電源装置の構成を示すブロック図である。
図６において、４１１はピークホールド回路（１）、４１２はピークホールド回路（２）であり、第２の実施例で説明した通常のピークホールド回路である。このピークホールド回路４１１、４１２はシャント抵抗５の両端子に接続され、その端子間の電圧を増幅させるとともに入力される電圧のピーク電圧を保持してそのピーク電圧をＡ／Ｄコンバータ７へ出力するのは上述したとおりである。
【００３７】
４２１は放電回路（１）、４２２は放電回路（２）であり、第２の実施例で説明した放電回路と同様のものである。
この放電回路４２１の一端子はピークホールド回路４１１に接続されるとともに他の端子が接地され、コントローラ１からオン信号が入力されると両端子を導通し、ピークホールド回路４１１に蓄積した電荷を放出させることができる。一方、オフ信号が入力されると両端子を不通とし、ピークホールド回路４１１はピーク電圧を保持することができる。
【００３８】
また、放電回路４２２の一端子はピークホールド回路４１２に接続されるとともに他の端子が接地され、コントローラ１からオン信号が入力されると両端子を導通し、ピークホールド回路４１２に蓄積した電荷を放出させることができる。一方、オフ信号が入力されると両端子を不通とし、ピークホールド回路４１２はピーク電圧を保持することができる。
【００３９】
６１はセレクト回路であり、シャント抵抗５に発生するピーク電圧を保持させるピークホールド回路を選択するものである。例えば、コントローラ１からオフ信号が入力されるとピークホールド回路４１１が選択され、ピークホールド回路４１１はシャント抵抗５の両端子に接続されるものとする。一方、オン信号が入力されるとピークホールド回路４１２が選択され、ピークホールド回路４１２はシャント抵抗５の両端子に接続されるものとする。
【００４０】
７１はＡ／Ｄコンバータであり、入力されたアナログ信号をデジタル信号として出力するものである。このＡ／Ｄコンバータ７１は２チャネル備えそれぞれチャネルに入力端子および出力端子を備えている。
Ａ／Ｄコンバータ７１のそれぞれの入力端子はピークホールド回路４１１、４１２の出力端子と接続され、またそれぞれの出力端子がコントローラ１の入力端子に接続され、ピークホールド回路４１１、４１２から出力されたシャント抵抗５の端子間の電位差のアナログ信号を電圧値のデジタル信号に変換してコントローラ１へ出力する。
【００４１】
コントローラ１はＡ／Ｄコンバータ７１のそれぞれの出力端子から出力される電圧値、すなわちピークホールド回路４１１、およびピークホールド回路４１２が出力する電圧値を読み出すことができるようになっている。
なお、上述した第１の実施例と同様の部分は、同一の符号を付してその説明を省略する。
【００４２】
上述した構成の作用について説明する。
図７は第３の実施例における電圧検出を示す説明図であり、（ａ）は時間の経過と時間設定値の関係を示し、（ｂ）は駆動素子２に入力されるＰＷＭ制御されたパルス信号の波形を示し、（ｃ）はセレクト回路６１に入力されるセレクト制御信号の波形を示し、（ｄ）は放電回路４２１に入力される放電制御信号の波形を示し、（ｅ）はピークホールド回路４１１が出力する電圧レベルを示し、（ｆ）は放電回路４２２に入力される放電制御信号の波形を示し、（ｇ）はピークホールド回路４１２が出力する電圧レベルを示している。
【００４３】
図７（ａ）において、Ｔ７１はＰＷＭ制御されたパルス信号のオン時間、Ｔ７２はＰＷＭ制御されたパルス信号の周期、Ｔ７３はピークホールド回路４１２が出力する電圧レベルを検出する時間、Ｔ７６はＰＷＭ制御されたパルス信号のオン時間、Ｔ７７はＰＷＭ制御されたパルス信号の周期、Ｔ７８はピークホールド回路４１１が出力する電圧レベルを検出する時間である。
【００４４】
コントローラ１は、図７（ｂ）に示すように周期がＴ７２、オン時間がＴ７１、オフ時間がＴ７２−Ｔ７１であるＰＷＭ制御されたパルス信号を駆動素子２に出力する。
また、コントローラ１は、図７（ｃ）に示すようにＴ７２で示される周期のパルス信号を出力するとき、セレクト回路６１にオンのセレクト制御信号を出力し、ピークホールド回路４１２を選択する。
【００４５】
駆動素子２にオンのパルス信号が出力されると電源３から負荷４に電圧が印加されるとともにシャント抵抗５にも電圧が印加される。
シャント抵抗５に印加された電圧はピークホールド回路４１２で増幅されるとともにピーク電圧が保持され、そのピーク電圧がＡ／Ｄコンバータ７１に出力される。
パルス信号の周期Ｔ７２が経過すると、コントローラ１は、図７（ｂ）に示すように周期がＴ７７、オン時間がＴ７６、オフ時間がＴ７７−Ｔ７６であるＰＷＭ制御されたパルス信号を駆動素子２に印加する。
【００４６】
また、コントローラ１は、図７（ｃ）に示すようにＴ７７で示される周期のパルス信号を出力するとき、セレクト回路６１にオフのセレクト制御信号を出力し、ピークホールド回路４１１を選択する。
ここで、コントローラ１は、ピークホールド回路４１２が出力する電圧レベルを検出する時間Ｔ７３が経過するとＡ／Ｄコンバータ７１からシャント抵抗５に発生するピーク電圧値、すなわちピークホールド回路４１２で保持されたピーク電圧値を読み出す。
【００４７】
なお、電圧レベルを検出する時間Ｔ７３は、図７（ａ）、（ｇ）に示すようにピークホールド回路４１２が出力する電圧レベルが安定するＴ７４を経過した後、次のパルス信号の周期Ｔ７７までの間とし、Ｔ７４＜Ｔ７３＜Ｔ７７の関係があるものとする。
コントローラ１はＡ／Ｄコンバータ７１から読み出した電圧値にしたがって、パルス信号のデューティー比を決定しておき、パルス信号の周期Ｔ７７が経過した後、そのデューティー比のパルス信号を駆動素子２へ出力する。コントローラ１は、このようにしてシャント抵抗５に発生する電圧値が所望の電圧値となるようにＰＷＭ制御されたパルス信号を駆動素子２へ出力する。
【００４８】
Ａ／Ｄコンバータ７１から電圧値を読取る（Ｔ７３が経過後）とコントローラ１は放電回路４２２にオン信号を出力してピークホールド回路４１２に蓄積した電荷を放出させる。
一方、駆動素子２にオンのパルス信号が出力されると電源３から負荷４に電圧が印加されるとともにシャント抵抗５にも電圧が印加される。
【００４９】
シャント抵抗５に印加された電圧はピークホールド回路４１１で増幅されるとともにピーク電圧が保持され、そのピーク電圧がＡ／Ｄコンバータ７１に出力される。
ここで、コントローラ１は、ピークホールド回路４１１が出力する電圧レベルを検出する時間Ｔ７８が経過するとＡ／Ｄコンバータ７１が出力するシャント抵抗５に発生するピーク電圧値、すなわちピークホールド回路４１１で保持されたピーク電圧値を読み出す。
【００５０】
なお、電圧レベルを検出する時間Ｔ７８は、図７（ａ）、（ｅ）に示すようにピークホールド回路４１１が出力する電圧レベルが安定するＴ７９を経過した後、次のＰＷＭ制御されたパルス信号の周期までの間となるのは上述したとおりである。
コントローラ１はＡ／Ｄコンバータ７１から入力した電圧値にしたがって、パルス信号のデューティー比を決定しておき、ＰＷＭ制御されたパルス信号の周期が経過した後、そのデューティー比のパルス信号を駆動素子２へ出力する。コントローラ１は、このようにしてシャント抵抗５に発生する電圧値が所望の電圧値となるようにＰＷＭ制御されたパルス信号を駆動素子２へ出力する。
【００５１】
このように、コントローラ１は、パルス信号の周期であるＴ７２が経過した後であっても、ＰＷＭ制御されたオンのパルス信号（Ｔ７１）によりシャント抵抗５に発生したピーク電圧値をＡ／Ｄコンバータ７１から読み出すことができる。
本実施例では、ピークホールド回路をふたつ備えた構成で説明したが、ふたつに限られることなく３以上のピークホールド回路を備えた構成としてもよい。この場合、コントローラ１は任意のタイミング（機会）でピーク電圧値をＡ／Ｄコンバータ７１から読み出すことができ、負荷が軽減される。
【００５２】
なお、本実施例でも第１の実施例で説明したＰＷＭ制御を行うようにしてもよい。
以上説明したように、第３の実施例では、シャント抵抗５に発生するピーク電圧を保持するふたつのピークホールド回路を設け、交互にピーク電圧を保持させるようにしたことにより、コントローラ１に処理等の負荷がかかりＡ／Ｄコンバータ７１からシャント抵抗５に発生する電圧値を読み出すタイミングが遅れ、ひとつのＰＷＭ制御の周期が経過し、次のＰＷＭ制御のオンのパルス信号を駆動素子２に出力した後であっても、ピーク電圧値を読み出すことができ正確なＰＷＭ制御を行うことができるという効果が得られる。
次に、第４の実施例を説明する。
【００５３】
図９は第４の実施例における電源装置の構成を示すブロック図である。
図９において、９０は積分回路（電圧積分手段）であり、抵抗やコンデンサ等で構成された通常のＣＲ回路である。この積分回路９０は、シャント抵抗５の両端子に接続された増幅回路６から出力される電圧信号を積分して出力するものである。
７２はＡ／Ｄコンバータであり、入力されたアナログ信号をデジタル信号として出力するものである。このＡ／Ｄコンバータ７２の入力端子は増幅回路６の出力端子および積分回路９０の出力端子と接続され、セレクト回路７３（セレクト手段）により増幅回路６の出力端子に接続された入力端子または積分回路９０の出力端子と接続された入力端子から入力された信号が選択される。Ａ／Ｄコンバータ７２はこのセレクト回路７３により選択されたアナログ信号をデジタル信号に変換する。なお、Ａ／Ｄコンバータ７２はコントローラ１から出力されたセレクト信号を入力し、そのセレクト信号にしたがって入力端子から入力されたアナログ信号が選択されるものとする。
【００５４】
また、Ａ／Ｄコンバータ７２の出力端子はコントローラ１の入力端子に接続されている。
したがって、Ａ／Ｄコンバータ７２は増幅回路６から出力されたシャント抵抗５の端子間の電位差のアナログ信号、または積分回路９０から出力されたシャント抵抗５の端子間の電位差のアナログ信号を電圧値のデジタル信号に変換してコントローラ１へ出力するものである。
【００５５】
コントローラ１は、増幅回路６、積分回路９０、およびＡ／Ｄコンバータ７２で構成される電圧検出手段でシャント抵抗５の端子間の電位差（電圧値）を知ることができ、セレクト信号をＡ／Ｄコンバータ７２に出力することにより、増幅回路６から直接出力されたシャント抵抗５の端子間の電位差（電圧値）、または増幅回路６から出力され、積分回路９０で積分されたシャント抵抗５の端子間の電位差（電圧値）を知ることができる。
【００５６】
なお、上述した第１の実施例と同様の部分は、同一の符号を付してその説明を省略する。
上述した構成の作用について説明する。
図１０は第４の実施例における電圧検出を示す説明図であり、（ａ）は時間の経過と時間設定値の関係を示し、（ｂ）は駆動素子２に入力されるＰＷＭ制御されたパルス信号の波形を示し、（ｃ）は積分回路９０から出力される電圧レベル１０８および増幅回路６から直接出力される電圧レベル１０９を示している。
【００５７】
図１０（ａ）において、Ｔ１０１、Ｔ１０４は電圧レベルを検出する時間、Ｔ１０２はＰＷＭ制御されたパルス信号のオン時間、Ｔ１０３はＰＷＭ制御されたパルス信号の周期である。
図１０（ｃ）で示される電圧レベルは、ＰＷＭ制御されたオンのパルス信号（Ｔ１０２）が出力されても飽和しないことを示している。本実施例では、このようにシャント抵抗５の端子間の電位差が飽和しない場合、例えばオンのパルス信号（Ｔ１０２）が出力される時間が短くシャント抵抗５の端子間の電位差が飽和しない場合を説明する。
【００５８】
コントローラ１は、図１０（ｂ）に示すように周期がＴ１０３、オン時間がＴ１０２、オフ時間がＴ１０３−Ｔ１０２であるＰＷＭ制御されたパルス信号を駆動素子２に印加する。
駆動素子２にオンのパルス信号が印加されると電源３から負荷４に電圧が印加されるとともにシャント抵抗５にも電圧が印加される。
【００５９】
シャント抵抗５に印加された電圧は増幅回路６で増幅され、その電圧が積分回路９０に出力される。
積分回路９０は入力された電圧信号を積分し、その積分された電圧信号（電圧レベル１０８）をＡ／Ｄコンバータ７２へ出力する。
Ａ／Ｄコンバータ７２は入力されたアナログ信号をデジタル信号に変換し、シャント抵抗５に発生する電圧値をコントローラ１へ出力する。
【００６０】
なお、Ａ／Ｄコンバータ７２はコントローラ１から出力されたセレクト信号により積分回路９０から出力されるアナログ信号が選択され、そのアナログ信号をデジタル信号に変換するものとする。
電圧レベルを検出する時間Ｔ１０１が経過するとコントローラ１はＡ／Ｄコンバータ７２から読み出した電圧値（電圧レベル１０８）にしたがって、パルス信号のデューティー比を決定しておき、パルス信号の周期Ｔ１０３が経過するとそのデューティー比のパルス信号を駆動素子２へ出力する。コントローラ１は、このようにしてシャント抵抗５に発生する電圧値が所望の電圧値となるようにＰＷＭ制御されたパルス信号を駆動素子２へ出力する。
【００６１】
また、図１０（ａ）に示すようにコントローラ１が処理の負荷などにより電圧レベルを検出する時間Ｔ１０１が経過してもＡ／Ｄコンバータ７２から電圧値を読み出すことができず、時間Ｔ１０４（Ｔ１０４＞Ｔ１０１）が経過した後にＡ／Ｄコンバータ７２から電圧値を読み出す場合であっても読み出した電圧値（電圧レベル１０８）にしたがってパルス信号のデューティー比を決定するようにする。
【００６２】
コントローラ１はＡ／Ｄコンバータ７２から読み出した電圧値（電圧レベル１０８）をデューティー比の逆数等の係数を乗算することにより所望の電圧値を算出することができる。
ここで、コントローラ１がオンのパルス信号を駆動素子２に出力した場合、増幅回路６が出力する電圧が安定するのは、コントローラ１がオンのパルス信号を出力してから電圧レベルが安定（飽和）するまでの所定の時間が経過した後であることは第１の実施例で説明したとおりである。
【００６３】
しかし、本実施例では、パルス信号の周期Ｔ１０３が短い場合、すなわちコントローラ１がオンのパルス信号を駆動素子２に出力し、増幅回路６が出力する電圧が安定する前にオフのパルス信号を駆動素子２に出力する場合であってもコントローラ１は積分回路９０により積分されたばらつきの少ない電圧値を読み出してＰＷＭ制御されたパルス信号を駆動素子２へ出力することができるようになる。
【００６４】
また、パルス信号の周期Ｔ１０３が長い場合、すなわちコントローラ１がオンのパルス信号を駆動素子２に出力し、増幅回路６が出力する電圧が安定した後にオフのパルス信号を駆動素子２に出力する場合、Ａ／Ｄコンバータ７２はコントローラ１から出力された信号により増幅回路６から出力されるアナログ信号を選択し、そのアナログ信号をデジタル信号に変換するようにする。そして、コントローラ１は増幅回路６が出力する電圧値（電圧レベル１０９）を読み出してＰＷＭ制御されたパルス信号を駆動素子２へ出力する。
【００６５】
なお、第１の実施例から第４の実施例で説明したＡ／Ｄコンバータは図８に示すようにコントローラ１に内蔵した構成とし、増幅回路６、ピークホールド回路８０、積分回路９０からの出力をコントローラ１のＡ／Ｄコンバータに入力させるようにしてもよい。
以上説明したように、第４の実施例では、パルス信号の周期Ｔ１０３が短い場合、すなわちコントローラ１がオンのパルス信号を駆動素子２に出力し、増幅回路６が出力する電圧が安定する前にオフのパルス信号を駆動素子２に出力する場合であってもコントローラ１は積分回路９０により積分されたばらつきの少ない電圧値を読み出してＰＷＭ制御されたパルス信号を駆動素子２へ出力することができるという効果が得られる。
【００６６】
また、パルス信号の周期Ｔ１０３が長い場合、すなわちコントローラ１がオンのパルス信号を駆動素子２に出力し、増幅回路６が出力する電圧が安定した後にオフのパルス信号を駆動素子２に出力する場合、コントローラ１は増幅回路６が出力する電圧値を読み出してＰＷＭ制御されたパルス信号を駆動素子２へ出力することができるようになるという効果が得られる。
【００６７】
さらに、ＣＲ回路等の積分回路を使用することで回路の簡素化を図ることができるとともに製造コストを低減させることができるという効果が得られる。
【図面の簡単な説明】
【００６８】
【図１】第１の実施例における電源装置の構成を示すブロック図
【図２】第１の実施例における電圧検出を示す説明図
【図３】第１の実施例におけるＰＷＭ制御の説明図
【図４】第２の実施例における電源装置の構成を示すブロック図
【図５】第２の実施例における電圧検出を示す説明図
【図６】第３の実施例における電源装置の構成を示すブロック図
【図７】第３の実施例における電圧検出を示す説明図
【図８】他の実施形態における電源装置の構成を示すブロック図
【図９】第４の実施例における電源装置の構成を示すブロック図
【図１０】第４の実施例における電圧検出を示す説明図
【符号の説明】
【００６９】
１    コントローラ
２    駆動素子
３    電源
４    負荷
５    シャント抵抗
６    増幅回路
７、７１、７２  Ａ／Ｄコンバータ
４１、４１１、４１２  ピークホールド回路
４２、４２１、４２２  放電回路
６１、７３  セレクト回路
９０  積分回路
【図１】
2008072887.tif 000003
【図２】
2008072887.tif 000004
【図３】
2008072887.tif 000005
【図４】
2008072887.tif 000006
【図５】
2008072887.tif 000007
【図６】
2008072887.tif 000008
【図７】
2008072887.tif 000009
【図８】
2008072887.tif 000010
【図９】
2008072887.tif 000011
【図１０】
2008072887.tif 000012