(57)【要約】【課題】  半導体装置における相変化メモリは、書換え時に高温になることから、相変化領域やヒータ電極が酸化され、書換え特性の変動、劣化が発生するという問題がある。【解決手段】  本発明の相変化メモリは、下部電極上の層間絶縁膜に開口されたコンタクトホール内にサイドウォール絶縁膜と、ヒータ電極を備えている。ヒータ電極をリセス構造とし、サイドウォール絶縁膜に囲まれた領域において、ヒータ電極と相変化膜とを接触させる。このため相変化領域はサイドウォール絶縁膜に接した領域のみに形成される。サイドウォール絶縁膜を耐酸化性絶縁膜とすることで、書換え時に高温になる相変化領域とヒータ電極は酸化性絶縁膜と接触しないことから、相変化領域とヒータ電極の酸化が防止できる効果がある。【選択図】  図９
2008071797.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された下部電極と、前記下部電極を覆うように半導体基板上に形成された層間絶縁膜と、前記下部電極を露出させるように層間絶縁膜に開口されたコンタクトホールの側壁に形成されたサイドウォール絶縁膜と、前記サイドウォール絶縁膜の内側のコンタクトホールに形成されたヒータ電極と、前記層間絶縁膜とサイドウォール絶縁膜及びヒータ電極のそれぞれの上面に接するように形成された相変化膜と、前記相変化膜の上面に形成された上部電極とを備え、前記サイドウォール絶縁膜は耐酸化性絶縁膜からなることを特徴とする半導体装置。
【請求項２】
前記サイドウォール絶縁膜及び前記層間絶縁膜の上面の位置は同一の高さになるように平坦化され、前記ヒータ電極の上面の位置は前記層間絶縁膜及びサイドウォール絶縁膜の上面の位置より低いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記相変化膜における相変化領域は、前記ヒータ電極及びサイドウォール絶縁膜の上面に形成され、前記層間絶縁膜の上面には形成されないことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記サイドウォール絶縁膜の膜厚は５ｎｍ以上、１００ｎｍ以下であり、前記ヒータ電極の上面の位置と前記層間絶縁膜及びサイドウォール絶縁膜の上面の位置との差分と、前記サイドウォール絶縁膜の膜厚と和を５０ｎｍ以上、２００ｎｍ以下とすることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記相変化膜は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、セレン（Ｓｅ）、ガリウム（Ｇａ）、インジュム（Ｉｎ）のうち少なくともいずれか２つ以上を含むことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記サイドウォール絶縁膜は、窒化膜であることを特徴とする請求項４に記載の半導体装置。
【請求項７】
前記ヒータ電極の内側のコンタクトホールに、さらに埋め込み絶縁膜を備えたことを特徴とする請求項４に記載の半導体装置。
【請求項８】
前記層間絶縁膜を酸化性絶縁膜と耐酸化性絶縁膜の多層絶縁膜としたことを特徴とする請求項１に記載の半導体装置。
【請求項９】
半導体基板上に形成された下部電極を覆うように層間絶縁膜を成膜する工程と、前記下部電極を露出させるように層間絶縁膜にコンタクトホールを開口する工程と、前記コンタクトホールの側壁に耐酸化性のサイドウォール絶縁膜を形成する工程と、前記サイドウォール絶縁膜の内側のコンタクトホールにヒータ電極を形成する工程と、前記コンタクトホールの内部に形成されたサイドウォール絶縁膜及びヒータ電極の上面の位置を、前記層間絶縁膜の上面の位置と同一になるように平坦化する工程と、前記ヒータ電極の上面の位置を、前記層間絶縁膜とサイドウォール絶縁膜の上面の位置より低くなるようにエッチングする工程と、前記層間絶縁膜とサイドウォール絶縁膜及びヒータ電極のそれぞれの上面に接するように相変化膜を形成する工程と、前記相変化膜の上面に上部電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項１０】
前記サイドウォール絶縁膜の膜厚は５ｎｍ以上、１００ｎｍ以下であり、前記ヒータ電極の上面の位置と前記層間絶縁膜及びサイドウォール絶縁膜の上面の位置との差分と、前記サイドウォール絶縁膜の膜厚との和を５０ｎｍ以上、２００ｎｍ以下とすることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記ヒータ電極を形成する工程の後に、さらに前記ヒータ電極の内側のコンタクトホールに耐酸化性の埋め込み絶縁膜を形成する工程を有することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記相変化膜は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、セレン（Ｓｅ）、ガリウム（Ｇａ）、インジュム（Ｉｎ）のうち少なくともいずれか２つ以上を含むことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１３】
前記サイドウォール絶縁膜は、窒化膜であることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１４】
前記層間絶縁膜を酸化性絶縁膜と耐酸化性絶縁膜との多層絶縁膜として形成することを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に相変化材料を用いた不揮発性メモリを備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置に使用される半導体メモリとして、電源をオフすると記憶情報が失われる揮発性メモリと、電源をオフしても記憶情報が保持される不揮発性メモリとがある。例えば、揮発性メモリはＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）であり、不揮発性メモリはＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）やフラッシュメモリである。最近の携帯情報端末装置は、小型化と省電力化のために電源をオフしても記憶情報が保持されるフラッシュメモリが多く使用されている。
【０００３】
しかし最近は、さらなる小型化と省電力化のために、相変化材料を用いた相変化メモリが注目されている。相変化メモリは、相変化材料の２つの異なる結晶状態を記憶情報とする不揮発性メモリである。相変化材料を高抵抗値の非晶質状態、又は低抵抗値の結晶状態とすることで“１”、又は“０”の記憶情報としている。このような相変化材料としては、カルコゲナイド材料が使用されている。
【０００４】
相変化メモリの書換え動作は、相変化材料に十分なジュール熱を供給し一旦溶融させ、これを急冷することにより、高抵抗である非晶質状態とする。また、これよりもやや少ないジュール熱を供給し徐冷することで低抵抗である結晶状態とする。供給する熱量及び冷却速度は、相変化材料に印加されるパルスの電流値及び長さ（印加時間）により制御される。このように相変化材料を異なる結晶状態とし、その抵抗値を変えることでメモリとしての書換え動作が行われる。相変化メモリの読み出し動作は、相変化材料の非晶質状態、又は結晶状態により流れる電流値が異なることを利用して行われる。
【０００５】
従来の相変化メモリのメモリ素子構造を図２５に示す。下部電極８を形成した後に層間絶縁膜５を成膜し、コンタクトホールを開口し、コンタクトホール内にヒータ電極１を形成する。ヒータ電極１及び層間絶縁膜５の上部表面に相変化膜２と上部電極３を形成する。ヒータ電極１の側面、及び相変化材料２の下層は、例えば酸化膜(SiO2)の層間絶縁膜５により形成されている。
【０００６】
この上部電極３と下部電極８の間に電圧を印加したときのジュール熱により、ヒータ電極１上部の相変化膜２の結晶状態を変化させる。相変化膜２の結晶状態を変化させることで、相変化膜２の電気抵抗が変化する。このとき、相変化膜２の結晶状態が変化する領域を相変化領域４として示している。相変化膜２の結晶状態を変えるためには約６００℃以上の温度が必要である。限られた電流により６００℃以上の高温にできる相変化膜２の領域は限定された領域となる。そのため図示するようにヒータ電極１と相変化膜２との接触面を中心とした領域の相変化膜２が相変化領域４となる。しかし、温度が６００℃以上と高温になることから、相変化領域４の相変化膜やヒータ電極１が酸化され、相変化メモリの書換え特性が変動、劣化するという問題がある。
【０００７】
これらの相変化メモリに関する先行文献として、下記特許文献がある。特許文献１（特開２００５−３４０８３７号公報）では、突出部を有するモルディング膜と、モルディング膜の突出部に形成された相変化膜と上部電極、相変化膜に接続された下部電極とを備えている。この相変化膜と上部電極の側面及び上面は酸素障壁膜で覆われ、モルディング膜はシリコン酸窒化膜またはシリコン窒化膜のような高い熱伝導度を有した酸素障壁の役目をする絶縁膜で形成されている。このように相変化膜の周りを酸素障壁膜で覆うことで酸素の浸透をなくし、相変化膜の酸化を防止している。
【０００８】
特許文献２（特開２００６−１９６８８号公報）では、下部電極上の酸化膜にコンタクトホールを開口し、コンタクトホール内にスペーサ、相変化膜、酸化膜を形成している。この構成とすることで下部電極と相変化膜との接触面積を小さくし、書換え電流量を減少させている。特許文献３（ＷＯ２００３−８５７４０号公報）には、有機誘電体を貫通するホールを開口し、その１側面側に無機誘電膜、記憶層、上部電極を形成している。ホール内にヒータ電極を形成し、有機誘電膜の他の側面には下部電極を構成している。記憶層の近傍で高温となる有機誘電膜部分を無機誘電膜で覆うことで、有機誘電膜の高温劣化を防止している。
【０００９】
【特許文献１】特開２００５−３４０８３７号公報
【特許文献２】特開２００６−１９６８８号公報
【特許文献３】ＷＯ２００３−８５７４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記したように相変化メモリの書換え時には、ヒータ電極に電流を流して発熱させ、６００℃以上の温度にする必要がある。このときに、ヒータ電極や相変化膜の周りの絶縁膜が酸化性絶縁膜、例えば層間絶縁膜５がシリコン酸化膜(SiO2)の場合には、ヒータ電極材料や相変化膜を酸化させてしまう。ヒータ電極材料がタングステン(W)や窒化チタン(TiN)の場合には、酸化されWOxやTiONなどに変化してしまう。このためヒータ電極の抵抗値が変化し、相変化メモリの書換え特性の変動や劣化を起こすという問題がある。以下の説明においては、シリコン酸化膜のように酸素を透過させる膜、あるいは酸素を拡散供給するような膜を、酸化性絶縁膜と称する。反対に酸素を透過させない膜、あるいは酸素を拡散供給しないような膜を、耐酸化性絶縁膜と称する。
【００１１】
この問題を回避する為に、特許文献１においては、ヒータ電極や相変化膜の周りを耐酸化性絶縁膜で覆うことが示されている。しかし特許文献１においては、層間絶縁膜であるモルディング膜をシリコン酸窒化膜、またはシリコン窒化膜で形成している。その後相変化膜の側面にシリコン窒化膜によるサイドウォールを形成し、さらに全体をシリコン窒化膜、ストレス緩衝膜、シリコン窒化膜で覆っている。このようにヒータ電極と相変化膜の周囲全体をシリコン窒化膜で覆うことで、ヒータ電極と相変化膜の酸化を防止することができる。
【００１２】
しかし、このようにヒータ電極と相変化膜の周囲全体をシリコン窒化膜で覆うことで新たな問題がある。例えばシリコン窒化膜を厚く形成する場合には、膜のストレスにより絶縁膜にクラックを生じるという問題がある。そのためにストレスを緩衝するためのストレス緩衝膜が必要になり、工程数が増加するという問題が発生する。さらにシリコン窒化膜はシリコン酸化膜に比較して比誘電率が高いため配線間容量が大きくなり、消費電力の増加や動作周波数の低下等の回路特性が劣化するという問題が発生する。
【００１３】
本発明の目的は、これらの問題に鑑み、ヒータ電極や相変化膜の酸化を防止し安定動作可能な相変化メモリを備えた半導体装置を提供することにある。本発明の他の目的は、微細パターンにおいても量産しやすく、かつ安定動作可能な相変化メモリを備えた半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
【００１５】
本発明の半導体装置は、半導体基板上に形成された下部電極と、前記下部電極を覆うように半導体基板上に形成された層間絶縁膜と、前記下部電極を露出させるように層間絶縁膜に開口されたコンタクトホールの側壁に形成されたサイドウォール絶縁膜と、前記サイドウォール絶縁膜の内側のコンタクトホールに形成されたヒータ電極と、前記層間絶縁膜とサイドウォール絶縁膜及びヒータ電極のそれぞれの上面に接するように形成された相変化膜と、前記相変化膜の上面に形成された上部電極とを備え、前記サイドウォール絶縁膜は耐酸化性絶縁膜からなることを特徴とする。
【００１６】
本発明の半導体装置においては、前記サイドウォール絶縁膜及び前記層間絶縁膜の上面の位置は同一の高さになるように平坦化され、前記ヒータ電極の上面の位置は前記層間絶縁膜及びサイドウォール絶縁膜の上面の位置より低いことを特徴とする。
【００１７】
本発明の半導体装置においては、前記相変化膜における相変化領域は、前記ヒータ電極及びサイドウォール絶縁膜の上面に形成され、前記層間絶縁膜の上面には形成されないことを特徴とする。
【００１８】
本発明の半導体装置においては、前記サイドウォール絶縁膜の膜厚は５ｎｍ以上、１００ｎｍ以下であり、前記ヒータ電極の上面の位置と前記層間絶縁膜及びサイドウォール絶縁膜の上面の位置との差分と、前記サイドウォール絶縁膜の膜厚と和を５０ｎｍ以上、２００ｎｍ以下とすることを特徴とする。
【００１９】
本発明の半導体装置においては、前記相変化膜は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、セレン（Ｓｅ）、ガリウム（Ｇａ）、インジュム（Ｉｎ）のうち少なくともいずれか２つ以上を含むことを特徴とする。
【００２０】
本発明の半導体装置においては、前記サイドウォール絶縁膜は、窒化膜であることを特徴とする。
【００２１】
本発明の半導体装置においては、前記ヒータ電極の内側のコンタクトホールに、さらに埋め込み絶縁膜を備えたことを特徴とする。
【００２２】
本発明の半導体装置においては、前記層間絶縁膜を酸化性絶縁膜と耐酸化性絶縁膜の多層絶縁膜としたことを特徴とする。
【００２３】
本発明の半導体装置の製造方法は、半導体基板上に形成された下部電極を覆うように層間絶縁膜を成膜する工程と、前記下部電極を露出させるように層間絶縁膜にコンタクトホールを開口する工程と、前記コンタクトホールの側壁に耐酸化性のサイドウォール絶縁膜を形成する工程と、前記サイドウォール絶縁膜の内側のコンタクトホールにヒータ電極を形成する工程と、前記コンタクトホールの内部に形成されたサイドウォール絶縁膜及びヒータ電極の上面の位置を、前記層間絶縁膜の上面の位置と同一になるように平坦化する工程と、前記ヒータ電極の上面の位置を、前記層間絶縁膜とサイドウォール絶縁膜の上面の位置より低くなるようにエッチングする工程と、前記層間絶縁膜とサイドウォール絶縁膜及びヒータ電極のそれぞれの上面に接するように相変化膜を形成する工程と、前記相変化膜の上面に上部電極を形成する工程と、を備えたことを特徴とする。
【００２４】
本発明の半導体装置の製造方法においては、前記サイドウォール絶縁膜の膜厚は５ｎｍ以上、１００ｎｍ以下であり、前記ヒータ電極の上面の位置と前記層間絶縁膜及びサイドウォール絶縁膜の上面の位置との差分と、前記サイドウォール絶縁膜の膜厚との和を５０ｎｍ以上、２００ｎｍ以下とすることを特徴とする。
【００２５】
本発明の半導体装置の製造方法においては、前記ヒータ電極を形成する工程の後に、さらに前記ヒータ電極の内側のコンタクトホールに耐酸化性の埋め込み絶縁膜を形成する工程を有することを特徴とする。
【００２６】
本発明の半導体装置の製造方法においては、前記相変化膜は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、セレン（Ｓｅ）、ガリウム（Ｇａ）、インジュム（Ｉｎ）のうち少なくともいずれか２つ以上を含むことを特徴とする。
【００２７】
本発明の半導体装置の製造方法においては、前記サイドウォール絶縁膜は、窒化膜であることを特徴とする。
【００２８】
本発明の半導体装置の製造方法においては、前記層間絶縁膜を酸化性絶縁膜と耐酸化性絶縁膜との多層絶縁膜として形成することを特徴とする。
【発明の効果】
【００２９】
本発明の半導体装置における相変化メモリは、下部電極上の層間絶縁膜に開口されたコンタクトホール内にサイドウォール絶縁膜と、ヒータ電極を備える。ヒータ電極の上面の位置を層間絶縁膜及びサイドウォール絶縁膜の上面の位置より低くしたリセス構造とする。凹んだリセス内部においてヒータ電極と相変化膜とを接触させることで、相変化領域はサイドウォール絶縁膜に接した領域に形成されることができる。さらにサイドウォール絶縁膜を耐酸化性絶縁膜とすることで、書換え時に高温になる相変化領域とヒータ電極は、酸化性絶縁膜と接することなく、耐酸化性絶縁膜と接することになる。そのため相変化領域とヒータ電極の酸化が防止できる効果が得られる。このようにヒータ電極や相変化膜の酸化を防止できることから、書換え特性の変動がなく、安定動作可能な相変化メモリを備えた半導体装置が得られる。
【発明を実施するための最良の形態】
【００３０】
本発明の半導体装置及びその製造方法について、図を参照して説明する。
【実施例１】
【００３１】
第１の実施例として、第１のメモリ素子を備えた半導体装置及びその製造方法について図１〜６を参照して説明する。図１〜図５には相変化メモリの製造工程におけるメモリ素子の断面図を示し、図６には第１のメモリ素子の断面図を示している。
【００３２】
図１に示すように下部電極８上に成膜した層間絶縁膜５に、コンタクトホール６を開口する。例えば層間絶縁膜５は、膜厚１μｍのシリコン酸化膜（SiO2膜）である。コンタクトホール６の開口直径は１８０ｎｍである。次に図２に示すようにサイドウォールを形成するためのサイドウォールSi3N4膜（シリコン窒化膜）７を形成する。耐酸化性絶縁膜であるSi3N4膜の膜厚（Ｔ）は、本実施例においては６０ｎｍとする。この耐酸化性絶縁膜であるサイドウォールSi3N4膜７の膜厚は、５０ｎｍ以上が好ましい。その上限値は厚いほど好ましいが、微細化のために１００ｎｍ以下が好ましい。
【００３３】
次に図３に示すように、このSi3N4膜７をエッチバックすることにより、コンタクトホール６の側壁のみにサイドウォールSi3N4膜７を形成する。次に図４に示すようにヒータ電極１となる材料として、例えばタングステン(W)や窒化チタン(TiN)をコンタクトホール６に埋め込み、下部電極８と接続する。次に図５に示すようにＣＭＰ(Chemical Mechanical Polishing)を施し、ヒータ電極１、層間絶縁膜５及びサイドウォールSi3N4膜７の上面の位置を同じ高さになるように平坦化する。コンタクトホール６内にリング状のサイドウォールSi3N4膜７、その内側にヒータ電極１が形成される。
【００３４】
次に図６に示すように相変化膜２と上部電極３を形成する。下部電極８、ヒータ電極１相変化膜２、上部電極３が導通接続される。上部電極３はタングステン(W)やアルミニウム(Al)などの導体膜にて形成する。相変化膜２の材料としては、ゲルマニウム(Ge)、アンチモン(Sb)、テルル(Te)、セレン(Se)、ガリウム(Ga)、インジュム(In)のうち少なくともいずれか２つ以上を含む材料を用いることができる。例えば、アンチモン化ガリウム(GaSb)、アンチモン化インジュム(InSb)、セレン化インジュム(InSe)，テルル化アンチモン(Sb2Te3)、テルル化ゲルマニウム(GeTe)、Ge2Sb2Te5、InSbTe、GaSeTe、SnSb2Te4、InSbGe等である。
【００３５】
本実施例の第１のメモリ素子は、層間絶縁膜中のコンタクトホールにサイドウォールSi3N4膜とヒータ電極を形成する。ＣＭＰにより同じ位置に平坦化されたヒータ電極１、サイドウォールSi3N4膜７、層間絶縁膜５の上面に、相変化膜２と上部電極３が形成される。ヒータ電極１は上面で相変化膜２と接続され、その側面をサイドウォールSi3N4膜７に囲まれている。相拡散領域４は、相変化膜２とヒータ電極１との接触面を中心として形成され、サイドウォールSi3N4膜７の上面まで拡がる。しかしサイドウォールSi3N4膜７の上面領域内であり、層間絶縁膜５の上面領域までは拡がらない。
【００３６】
このようにサイドウォールSi3N4膜７の膜厚を５０ｎｍ以上（本実施例では６０ｎｍ）とすることで、ヒータ電極１及び相変化領域４は、層間絶縁膜５と接することはない。従って書換え動作時に高温になるヒータ電極１及び相変化領域４の酸化を防止できる。ヒータ電極や相変化膜の酸化を防止し安定動作可能な相変化メモリが得られる。
【実施例２】
【００３７】
実施例２として、第２のメモリ素子を備えた半導体装置及びその製造方法について図１〜５、７〜９を参照して説明する。図１〜５、７、８には相変化メモリの製造工程におけるメモリ素子の断面図を示す。図９には第２のメモリ素子の断面図を示す。
【００３８】
本実施例の製造工程は、図１に示すように下部電極８上に成膜した層間絶縁膜５に、コンタクトホール６を開口する。例えば層間絶縁膜５は、膜厚１μｍのシリコン酸化膜である。コンタクトホール６の開口直径は１２０ｎｍである。次に図２に示すようにサイドウォールを形成するためのサイドウォールSi3N4膜７を形成する。耐酸化性絶縁膜であるSi3N4膜の膜厚（Ｔ）は、本実施例においては３０ｎｍとする。この耐酸化性絶縁膜であるサイドウォールSi3N4膜７の膜厚は、５ｎｍ以上が好ましい。膜厚の上限値は厚いほど好ましいが、パターンが大きくなりすぎないために１００ｎｍ以下が好ましい。さらにサイドウォールSi3N4膜７の膜厚は１０ｎｍ以上、５０ｎｍ以下がより好ましい。
【００３９】
次に図３に示すように、このSi3N4膜７をエッチバックすることにより、コンタクトホール６の側壁のみにサイドウォールSi3N4膜７を形成する。次に図４に示すようにヒータ電極１となる材料として、例えばタングステン(W)や窒化チタン(TiN)をコンタクトホール６に埋め込み、下部電極８と接続する。次に図５に示すようにＣＭＰを施し、ヒータ電極１、層間絶縁膜５及びサイドウォールSi3N4膜７の上面の位置を同じ高さになるように平坦化する。コンタクトホール６内にリング状のサイドウォールSi3N4膜７、その内側にヒータ電極１が形成される。
【００４０】
この後図７に示すように、ヒータ電極１を平坦化された上面からエッチングし、平坦化された上面位置より凹ませたリセス構造とする。ここでは４０ｎｍエッチングし、このエッチング量４０ｎｍは平坦化された上面からの凹み量であり、凹型の深さＤ（ｎｍ）とする。凹型の深さＤ（ｎｍ）は、サイドウォールSi3N4膜７の厚さＴ（ｎｍ）とした場合には、Ｄ＋Ｔ≧５０ｎｍとなるようにする。すなわちサイドウォールSi3N4膜７の厚さＴ（ｎｍ）が厚い場合には、深さＤは小さくする。その和が５０ｎｍ以上になるように形成する。本実施例においてはＴ＝３０ｎｍ、Ｄ＝４０ｎｍ、Ｄ＋Ｔ＝７０ｎｍとした。また前記した実施例１は本実施例として考えた場合には、膜厚Ｔ＝６０ｎｍ、Ｄ＝０ｎｍ、Ｄ＋Ｔ＝６０ｎｍに相当するものである。
【００４１】
これらのサイドウォールSi3N4膜７の膜厚Ｔと、凹型の深さＤ（ｎｍ）は耐酸化性としての必要膜厚及び相変化領域の広がりに必要な膜厚により設定される。サイドウォールSi3N4膜７の膜厚Ｔとしては５ｎｍ以上、上限値は厚いほど好ましいがパターン的に考え１００ｎｍ以下が好ましい。さらにサイドウォールSi3N4膜７の膜厚Ｔは、１０ｎｍ以上、７０ｎｍ以下がより好ましい。また膜厚Ｔと凹型の深さＤとの和は、５０ｎｍ以上、上限値は理論的には存在しないがパターン的に考え２００ｎｍ以下が好ましい。さらに膜厚Ｔと凹型の深さＤとの和は６０ｎｍ以上、１５０ｎｍ以下がより好ましい。
【００４２】
次に図８に示すように相変化膜２と上部電極３を形成する。相変化膜２及び上部電極３の材料は実施例１と同じである。相変化膜２は、凹ませたヒータ電極１のリセス内を充填するように形成される。下部電極８、ヒータ電極１相変化膜２、上部電極３が導通接続される。
【００４３】
図９には第２のメモリ素子の相変化領域４を示す。ヒータ電極１の上面の位置を平坦化されたサイドウォールSi3N4膜７の上面の位置より凹ませることで、相変化領域４の大部分はサイドウォールSi3N4膜７に囲まれたリセス領域に形成される。サイドウォールSi3N4膜７の上面にはわずかに相変化領域４は形成されるが、層間絶縁膜５の上面には相変化領域４は形成されない。このようにヒータ電極１を凹型（リセス）とすることで、ヒータ電極と層変化膜との接触面がリセス内に移動し、相変化領域が小さくなり、書換え電流を小さくする効果も得られる。
【００４４】
本実施例の第２のメモリ素子は、層間絶縁膜中のコンタクトホールにサイドウォールSi3N4膜とヒータ電極を形成する。平坦化された層間絶縁膜、サイドウォールSi3N4膜及びヒータ電極の上面から、ヒータ電極をエッチングし、ヒータ電極の上面をＤ（ｎｍ）だけ凹ませる。その後相変化膜、上部電極を形成する。ヒータ電極と層変化膜との接触面がリセス内部に設けることで、相変化領域４の大部分はサイドウォールSi3N4膜７に囲まれたリセス領域に形成される。ヒータ電極をリング状のサイドウォールSi3N4膜で囲み、相変化領域も層間絶縁膜の上面には形成させない。ヒータ電極と相変化領域を酸化性絶縁膜と接触させないことで、酸化を防止できる。このようなヒータ電極及び相変化領域を酸化性絶縁膜と接触させない構成とすることで、ヒータ電極や相変化領域の酸化を防止し安定動作可能な相変化メモリが得られる。
【実施例３】
【００４５】
実施例３として、第３、第４のメモリ素子を備えた半導体装置及びその製造方法について図１〜３、１０〜１３を参照して説明する。図１〜３、１０、１１には相変化メモリの製造工程におけるメモリ素子の断面図を示す。図１２には第３のメモリ素子、図１３には第４のメモリ素子の断面図を示す。実施例３のメモリ素子は層間絶縁膜内のコンタクトホールにサイドウォール、シリンダ型のヒータ電極、さらにヒータ電極の内部に埋め込み絶縁膜を備えた構造である。ヒータ電極はシリンダ型の電極であり、そのシリンダ底部は下部電極と接続されている。
【００４６】
本実施例の製造工程は、図１〜３は実施例１の工程と同様である。図１に示すように下部電極８上に成膜した層間絶縁膜５に、コンタクトホール６を開口する。次に図２に示すように耐酸化性絶縁膜として、第３のメモリ素子では膜厚（Ｔ）３０ｎｍ、第４のメモリ素子では膜厚（Ｔ）６０ｎｍのSi3N4膜７を形成する。次に図３に示すようにこのSi3N4膜７をエッチバックすることにより、コンタクトホール６の側壁のみにサイドウォールSi3N4膜７を形成する。
【００４７】
次に図１０に示すようにヒータ電極１と埋め込み絶縁膜９を成膜する。例えば、ヒータ電極１となる材料としてタングステン(W)や窒化チタン(TiN)をコンタクトホールが中空となる膜厚で薄く埋め込み、さらに埋め込み絶縁膜９として、Si3N4膜でコンタクトホールを埋め込む。次に図１１に示すようにＣＭＰを施し、層間絶縁膜５、サイドウォールSi3N4膜７、ヒータ電極１及び埋め込み絶縁膜９上面の位置を同一高さになるように平坦化する。
【００４８】
図１２に示す第３のメモリ素子は、ヒータ電極１を深さ（Ｄ）４０ｎｍエッチングし、平坦化された上面位置より凹ませたリセス構造とする。この凹型の深さＤ（ｎｍ）は、サイドウォールSi3N4膜７の厚さＴ（ｎｍ）とした場合には、Ｄ＋Ｔ≧５０ｎｍとなるようにする。すなわちサイドウォールSi3N4膜７の厚さＴ（ｎｍ）が厚い場合には、深さＤは小さくし、その和が５０ｎｍ以上になるように形成する。第３のメモリ素子では、Ｔ＝３０ｎｍ、Ｄ＝４０ｎｍ、Ｄ＋Ｔ＝７０ｎｍとした。次に相変化膜２と上部電極３を形成する。相変化膜２及び上部電極３の材料は実施例１と同じである。
【００４９】
第３のメモリ素子における相変化領域４の大部分は、サイドウォールSi3N4膜７に囲まれたリセス領域に形成される。サイドウォールSi3N4膜７の上面にはわずかに相変化領域４が形成されるが、層間絶縁膜５の上面には相変化領域４は形成されない。このようにヒータ電極１を凹型（リセス）とすることで、ヒータ電極と層変化膜との接触面が凹型内に移動し、相変化領域が小さくでき、書換え電流を小さくする効果も得られる。
【００５０】
この膜厚Ｔと凹型の深さＤの和をある一定値以上にすることで、相変化領域４をサイドウォールSi3N4膜７に囲まれたリセス領域内と、サイドウォールSi3N4膜７の上面の一部領域内のみに形成させることができる。これらの膜厚Ｔは、耐酸化性としての必要膜厚及び相変化領域の広がりに必要な膜厚により設定される。このサイドウォールSi3N4膜７の膜厚としては５ｎｍ以上、１００ｎｍ以下が好ましい。さらにサイドウォールSi3N4膜７の膜厚Ｔは、１０ｎｍ以上、５０ｎｍ以下がより好ましい。また膜厚Ｔと凹型の深さＤとの和は、５０ｎｍ以上、２００ｎｍ以下が好ましい。さらに６０ｎｍ以上、１５０ｎｍ以下がより好ましい。このように設定することで、ヒータ電極をリング状のサイドウォールSi3N4膜で囲み、相変化領域も層間絶縁膜の上面には形成させないことができる。ヒータ電極と相変化領域を酸化性絶縁膜と接触させないことで、酸化を防止できる。
【００５１】
また、図１３には第４のメモリ素子を示す。第４のメモリ素子は、サイドウォールSi3N4膜７の膜厚（Ｔ）を６０ｎｍと厚くすることで、ヒータ電極の上面をリセス構造ではなく、層間絶縁膜及びサイドウォールSi3N4膜７の上面と同じ位置としたメモリ素子である。第３のメモリ素子（図１２）と比較すると凹型の深さＤ＝０ｎｍであるメモリ素子である。このようにサイドウォールSi3N4膜７の膜厚（Ｔ）を厚くすることでも、ヒータ電極と相変化領域を酸化性絶縁膜と接触させないことで、酸化を防止できる。
【００５２】
本実施例の相変化メモリは、層間絶縁膜中のコンタクトホールにサイドウォールSi3N4膜、シリンダ型ヒータ電極、埋め込みSi3N4膜を形成する。平坦化された層間絶縁膜、サイドウォールSi3N4膜、ヒータ電極及び埋め込みSi3N4膜の上面から、ヒータ電極をエッチングし、ヒータ電極の上面をＤ（ｎｍ）だけ凹ませる。その後相変化膜、上部電極を形成する。このようなヒータ電極及び相変化領域を酸化性絶縁膜と接触させない構成とすることで、ヒータ電極や相変化領域の酸化を防止し安定動作可能な相変化メモリが得られる。
【実施例４】
【００５３】
実施例４として、第５、第６のメモリ素子を備えた半導体装置及びその製造方法について図１〜３、１４〜１７を参照して説明する。図１〜３、１４、１５には相変化メモリの製造工程におけるメモリ素子の断面図を示す。図１６には第５のメモリ素子、図１７には第６のメモリ素子の断面図を示す。本実施例のメモリ素子は層間絶縁膜内のコンタクトホールにサイドウォールSi3N4膜、ヒータ電極、埋め込み絶縁膜をリング状に形成している。
【００５４】
本実施例の製造工程は、図１〜３は実施例１の工程と同様である。図１に示すように下部電極８上に成膜した層間絶縁膜５に、コンタクトホール６を開口する。次に図２に示すように耐酸化性絶縁膜として、第５のメモリ素子では膜厚（Ｔ）３０ｎｍ、第６のメモリ素子では膜厚（Ｔ）６０ｎｍのSi3N4膜７を形成する。次に図３に示すようにこのSi3N4膜７をエッチバックすることにより、コンタクトホール６の側壁のみにサイドウォールSi3N4膜７を形成する。
【００５５】
次に図１４に示すようにヒータ電極１を成膜する。例えば、ヒータ電極１となる材料としてタングステン(W)や窒化チタン(TiN)をコンタクトホールが中空となる膜厚で薄く成膜する。その後エッチバックし、サイドウォールSi3N4膜７の内側にリング状のヒータ電極１を形成する。さらに埋め込み絶縁膜９として、Si3N4膜によりコンタクトホールを埋め込む。次に図１５に示すようにＣＭＰを施し、層間絶縁膜５、サイドウォールSi3N4膜７、ヒータ電極１及び埋め込み絶縁膜９の上面を同一高さになるように平坦化する。
【００５６】
図１６に示す第５のメモリ素子は、さらにヒータ電極１を深さ（Ｄ）４０ｎｍエッチングし、平坦化された上面位置より凹ませたリセス構造とする。この凹型の深さＤ（ｎｍ）は、サイドウォールSi3N4膜７の厚さＴ（ｎｍ）とした場合には、Ｄ＋Ｔ≧５０ｎｍとなるようにする。すなわちサイドウォールSi3N4膜７の厚さＴ（ｎｍ）が厚い場合には、深さＤは小さくし、その和が５０ｎｍ以上になるように形成する。第５のメモリ素子では、Ｔ＝３０ｎｍ、Ｄ＝４０ｎｍ、Ｄ＋Ｔ＝７０ｎｍとした。次に相変化膜２と上部電極３を形成する。相変化膜２及び上部電極３の材料は実施例１と同じである。
【００５７】
第５のメモリ素子における相変化領域４の大部分は、ヒータ電極１の上面の位置を平坦化されたサイドウォールSi3N4膜７の上面の位置より凹ませることで、サイドウォールSi3N4膜７に囲まれたリセス領域に形成される。サイドウォールSi3N4膜７の上面にはわずかに相変化領域４は形成されるが、層間絶縁膜５の上面には相変化領域４は形成されない。このようにヒータ電極１を凹型（リセス）とすることで、ヒータ電極と層変化膜との接触面が凹型内に移動し、相変化領域が小さくなり、書換え電流を小さくする効果も得られる。
【００５８】
膜厚Ｔと凹型の深さＤの和をある一定値以上にすることで、相変化領域４をサイドウォールSi3N4膜７に囲まれたリセス領域内と、サイドウォールSi3N4膜７の上面の一部領域内のみに形成させることができる。これらの膜厚Ｔは、耐酸化性としての必要膜厚及び相変化領域の広がりに必要な膜厚により設定される。この膜厚としては５ｎｍ以上、１００ｎｍ以下が好ましい。さらにサイドウォールSi3N4膜７の膜厚Ｔは、１０ｎｍ以上、５０ｎｍ以下がより好ましい。また膜厚Ｔと凹型の深さＤとの和は、５０ｎｍ以上、２００ｎｍ以下が好ましい。さらに６０ｎｍ以上、１５０ｎｍ以下がより好ましい。このように設定することで、ヒータ電極をリング状のサイドウォールSi3N4膜で囲み、相変化領域も層間絶縁膜の上面には形成させないことができる。ヒータ電極と相変化領域を酸化性絶縁膜と接触させないことで、酸化を防止できる。
【００５９】
また、図１７には第６のメモリ素子を示す。第６のメモリ素子は、サイドウォールSi3N4膜７の膜厚（Ｔ）を６０ｎｍと厚くすることで、ヒータ電極の上面をリセス構造ではなく、層間絶縁膜及びサイドウォールSi3N4膜７の上面と同じ位置としたメモリ素子である。第５のメモリ素子（図１６）と比較すると凹型の深さＤ＝０ｎｍであるメモリ素子である。このようにサイドウォールSi3N4膜７の膜厚（Ｔ）を厚くすることでも、ヒータ電極と相変化領域を酸化性絶縁膜と接触させないことで、酸化を防止できる。
【００６０】
本実施例の相変化メモリは、層間絶縁膜中のコンタクトホールにサイドウォールSi3N4膜、ヒータ電極、埋め込みSi3N4膜をリング状に形成する。平坦化された層間絶縁膜、サイドウォールSi3N4膜、ヒータ電極及び埋め込みSi3N4膜の上面から、ヒータ電極をエッチングし、ヒータ電極の上面をＤ（ｎｍ）だけ凹ませる。その後相変化膜、上部電極を形成する。このようなヒータ電極及び相変化領域を酸化性絶縁膜と接触させない構成とすることで、ヒータ電極や相変化領域の酸化を防止し安定動作可能な相変化メモリが得られる。
【実施例５】
【００６１】
実施例５として、半導体装置及びその製造方法について図１８〜２４を参照して説明する。図１８〜２２には製造工程順に相変化メモリにおけるメモリ素子の断面図を示す。図２３には第７のメモリ素子、図２４には第８のメモリ素子の断面図を示す。本実施例のメモリ素子は、層間絶縁膜を多層とし、層間絶縁膜の上層を耐酸化性絶縁膜とした実施例である。
【００６２】
本実施例の製造工程は、下部電極８上に層間絶縁膜５と、その上面に層間Si3N4膜１０を成膜する。例えば層間絶縁膜５は、膜厚１μｍのシリコン酸化膜であり、層間Si3N4膜１０は、膜厚２０ｎｍのSi3N4膜である。図１８に示すように下部電極８上の層間絶縁膜５と層間Si3N4膜１０に、コンタクトホール６を開口する。次に図１９に示すように、サイドウォールSi3N4膜７を形成する。サイドウォールSi3N4膜７の膜厚（Ｔ）は３０ｎｍとする。次に図２０に示すようにこのSi3N4膜７をエッチバックする。層間Si3N4膜１０の上面と、コンタクトホール底部にあるSi3N4膜７はエッチングされ、層間絶縁膜５の上面の層間Si3N4膜１０と、コンタクトホール６の側壁にサイドウォールSi3N4膜７が残ることになる。
【００６３】
次に図２１に示すようにヒータ電極１と埋め込み絶縁膜９を成膜する。例えば、ヒータ電極１となる材料としてタングステン(W)や窒化チタン(TiN)をコンタクトホールが中空となる膜厚で薄く埋め込み、さらに埋め込み絶縁膜９としてSi3N4膜でコンタクトホールを完全に埋め込む。次に図２２に示すようにＣＭＰを施し、層間Si3N4膜１０、サイドウォールSi3N4膜７、ヒータ電極１及び埋め込み絶縁膜９の表面を同一高さになるように平坦化する。
【００６４】
図２３に示す第７のメモリ素子は、図２２のＣＭＰにより平坦化された上面から、ヒータ電極１を深さ（Ｄ）４０ｎｍエッチングし、平坦化された上面位置より凹ませたリセス構造とする。この凹型の深さＤ（ｎｍ）は、サイドウォールSi3N4膜７の厚さＴ（ｎｍ）とした場合には、Ｄ＋Ｔ≧５０ｎｍとなるようにする。すなわちサイドウォールSi3N4膜７の厚さＴ（ｎｍ）が薄い場合には、窪みＤは深くする。その和が５０ｎｍ以上になるように形成する。第５のメモリ素子では、Ｔ＝３０ｎｍ、Ｄ＝４０ｎｍ、Ｄ＋Ｔ＝７０ｎｍとした。次に相変化膜２と上部電極３を形成する。相変化膜２及び上部電極３の材料は実施例１と同じである。
【００６５】
第７のメモリ素子における相変化領域４の大部分は、ヒータ電極１の上面の位置を平坦化されたサイドウォールSi3N4膜７の上面の位置より凹ませることで、サイドウォールSi3N4膜７に囲まれたリセス領域に形成される。サイドウォールSi3N4膜７の上面にはわずかに相変化領域４が形成される。このようにヒータ電極１を凹型（リセス）とすることで、ヒータ電極と層変化膜との接触面が凹型内に移動し、相変化領域が小さくなり、書換え電流を小さくする効果も得られる。第７のメモリ素子においては、ヒータ電極１及び相変化領域４と層間絶縁膜５との間にはサイドウォールSi3N4膜７と層間Si3N4膜１０が介在している。そのためにヒータ電極１及び相変化領域４の酸化は防止される。このように酸化を防止することで、安定動作可能な相変化メモリが得られる。
【００６６】
また、図２４には第８のメモリ素子を示す。第８のメモリ素子は、ヒータ電極の上面をリセス構造ではなく、層間絶縁膜及びサイドウォールSi3N4膜７の上面と同じ位置としたメモリ素子である。第７のメモリ素子（図２３）と比較すると凹型の深さＤ＝０ｎｍであるメモリ素子である。第８のメモリ素子においても、ヒータ電極１及び相変化領域４と層間絶縁膜５との間にはサイドウォールSi3N4膜７と層間Si3N4膜１０が介在している。そのためにヒータ電極１及び相変化領域４の酸化は防止される。このように酸化を防止することで、安定動作可能な相変化メモリが得られる。
【００６７】
第７、第８のメモリ素子におけるサイドウォールSi3N4膜７及び層間Si3N4膜１０の膜厚は耐酸化性を有する膜厚以上で、且つクラックとか、歪を発生させない膜厚以下が望まれる。従って層間Si3N4膜１０の膜厚は５ｎｍ以上、５０ｎｍ以下が好ましい。さらに５ｎｍ以上、３０ｎｍ以下がより好ましい。サイドウォールSi3N4膜７の膜厚（Ｔ）も同様に、１０ｎｍ以上、１００ｎｍ以下が好ましい。さらに１０ｎｍ以上、７０ｎｍ以下がより好ましい。これらの膜厚とすることでヒータ電極１及び相変化領域４の酸化は防止される。このように酸化を防止することで、安定動作可能な相変化メモリが得られる。
【００６８】
以上、実施形態に基づき本発明を具体的に説明したが、本発明は上述の実施形態に制限されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができ、これらの変更例も本願に含まれることはいうまでもない。例えば本発明の説明においては、耐酸化性絶縁膜としてSi3N4膜を用いたが、融点が高い耐酸化性の膜であるならば、Si3N4膜に限定されるものではない。
【図面の簡単な説明】
【００６９】
【図１】実施例１〜４の製造工程におけるメモリ素子の断面図である。
【図２】実施例１〜４の製造工程におけるメモリ素子の断面図である。
【図３】実施例１〜４の製造工程におけるメモリ素子の断面図である。
【図４】実施例１、２の製造工程におけるメモリ素子の断面図である。
【図５】実施例１、２の製造工程におけるメモリ素子の断面図である。
【図６】実施例１における第１のメモリ素子の断面図である。
【図７】実施例２の製造工程におけるメモリ素子の断面図である。
【図８】実施例２の製造工程におけるメモリ素子の断面図である。
【図９】実施例２における第２のメモリ素子の断面図である。
【図１０】実施例３の製造工程におけるメモリ素子の断面図である。
【図１１】実施例３の製造工程におけるメモリ素子の断面図である。
【図１２】実施例３における第３のメモリ素子の断面図である。
【図１３】実施例３における第４のメモリ素子の断面図である。
【図１４】実施例４の製造工程におけるメモリ素子の断面図である。
【図１５】実施例４の製造工程におけるメモリ素子の断面図である。
【図１６】実施例４における第５のメモリ素子の断面図である。
【図１７】実施例４における第６のメモリ素子の断面図である。
【図１８】実施例５の製造工程におけるメモリ素子の断面図である。
【図１９】実施例５の製造工程におけるメモリ素子の断面図である。
【図２０】実施例５の製造工程におけるメモリ素子の断面図である。
【図２１】実施例５の製造工程におけるメモリ素子の断面図である。
【図２２】実施例５の製造工程におけるメモリ素子の断面図である。
【図２３】実施例５における第７のメモリ素子の断面図である。
【図２４】実施例５における第８のメモリ素子の断面図である。
【図２５】従来例におけるメモリ素子の断面図である。
【符号の説明】
【００７０】
１    ヒータ電極
２    相変化膜
３    上部電極
４    相変化領域
５    層間絶縁膜
６    コンタクトホール
７    サイドウォールSi3N4膜
８    下部電極
９    埋め込みSi3N4膜
１０    層間Si3N4膜
【図１】
2008071797.tif 000003
【図２】
2008071797.tif 000004
【図３】
2008071797.tif 000005
【図４】
2008071797.tif 000006
【図５】
2008071797.tif 000007
【図６】
2008071797.tif 000008
【図７】
2008071797.tif 000009
【図８】
2008071797.tif 000010
【図９】
2008071797.tif 000011
【図１０】
2008071797.tif 000012
【図１１】
2008071797.tif 000013
【図１２】
2008071797.tif 000014
【図１３】
2008071797.tif 000015
【図１４】
2008071797.tif 000016
【図１５】
2008071797.tif 000017
【図１６】
2008071797.tif 000018
【図１７】
2008071797.tif 000019
【図１８】
2008071797.tif 000020
【図１９】
2008071797.tif 000021
【図２０】
2008071797.tif 000022
【図２１】
2008071797.tif 000023
【図２２】
2008071797.tif 000024
【図２３】
2008071797.tif 000025
【図２４】
2008071797.tif 000026
【図２５】
2008071797.tif 000027