(57)【要約】【課題】光入射側にパッド開口を設けながらも、製造コストの増大及びパッド配線間の抵抗の増加を防ぐことが可能な裏面照射型撮像素子を提供する。【解決手段】シリコン基板４の裏面側から光を照射し、前記光に応じてシリコン基板４内で発生した電荷を、シリコン基板４の表面側から読み出して撮像を行う裏面照射型撮像素子１００であって、シリコン基板４の裏面上に形成されたパッド部１７と、シリコン基板４内に形成され、シリコン基板４の表面上に形成された配線部１２とパッド部１７とを電気的に接続するための複数の導電性材料の柱９とを備える。【選択図】図２
2008311413.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子であって、
前記半導体基板の裏面上に形成されたパッド部と、
前記半導体基板内に形成され、前記半導体基板の表面上に形成された配線部と前記パッド部とを電気的に接続するための複数のコンタクト配線部とを備える裏面照射型撮像素子。
【請求項２】
請求項１記載の裏面照射型撮像素子であって、
前記複数のコンタクト配線部の各々が、前記半導体基板の裏面から表面まで達する前記半導体基板表面に対して垂直な方向に延びた導電性材料の柱で構成されており、
前記柱の一端に前記パッド部が接続され、前記柱の他端に前記配線部が接続されている裏面照射型撮像素子。
【請求項３】
請求項２記載の裏面照射型撮像素子であって、
前記複数の柱が平面視において二次元状に配置されている裏面照射型撮像素子。
【請求項４】
請求項２又は３記載の裏面照射型撮像素子であって、
前記複数の柱の各々の幅の最大となる部分の長さが２μｍ以下である裏面照射型撮像素子。
【請求項５】
請求項１〜４のいずれか１項記載の裏面照射型撮像素子であって、
前記半導体基板内に形成され、前記半導体基板の表面側の構成要素と裏面側の構成要素との位置合わせを行うための合わせマークを備え、
前記合わせマークは、前記半導体基板表面に対して垂直な方向に延びる導電性材料の複数の柱のパターンによって構成されている裏面照射型撮像素子。
【請求項６】
請求項５記載の裏面照射型撮像素子であって、
前記合わせマークを構成する複数の柱が二次元状に配置されている裏面照射型撮像素子。
【請求項７】
請求項５又は６記載の裏面照射型撮像素子であって、
前記合わせマークを構成する複数の柱のパターンが対称となっている裏面照射型撮像素子。
【請求項８】
請求項５〜７のいずれか１項記載の裏面照射型撮像素子であって、
前記複数の柱の各々の幅の最大となる部分の長さが２μｍ以下である裏面照射型撮像素子。
【請求項９】
請求項５〜８のいずれか１項記載の裏面照射型撮像素子であって、
前記合わせマークを構成する複数の柱の各々が前記半導体基板内の表面から裏面まで達している裏面照射型撮像素子。
【請求項１０】
請求項１〜９のいずれか１項記載の裏面照射型撮像素子であって、
前記半導体基板の表面に無機接着層を介して貼り合わされた支持基板を備える裏面照射型撮像素子。
【請求項１１】
請求項１０記載の裏面照射型撮像素子であって、
前記支持基板が前記半導体基板と同一材料である裏面照射型撮像素子。
【請求項１２】
請求項１〜１１のいずれか１項記載の裏面照射型撮像素子であって、
前記半導体基板の裏面上方に形成された前記パッド部と同一材料からなる膜であって、前記半導体基板内に形成された画素部の一部を遮光するための遮光膜と前記画素部同士の間の境界を遮光するための遮光膜のいずれか又は両方を備える裏面照射型撮像素子。
【請求項１３】
半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子の製造方法であって、
前記半導体基板の裏面上に形成するパッド部を形成すべき平面領域において前記半導体基板の表面から裏面まで達する複数の第一の貫通孔を前記表面側から形成する貫通孔形成工程と、
前記複数の第一の貫通孔に導電性材料を埋めて、導電性材料の第一の柱を形成する柱形成工程と、
前記半導体基板の表面上に、前記複数の第一の柱と接続される配線部を形成する配線部形成工程と、
前記配線部の形成後、前記半導体基板の裏面上に前記複数の第一の柱と接続されるパッド部を形成するパッド部形成工程とを備える裏面照射型撮像素子の製造方法。
【請求項１４】
請求項１３記載の裏面照射型撮像素子の製造方法であって、
前記貫通孔形成工程では、前記複数の第一の貫通孔を平面視において二次元状に配置して形成する裏面照射型撮像素子の製造方法。
【請求項１５】
請求項１３又は１４記載の裏面照射型撮像素子の製造方法であって、
前記貫通孔形成工程では、前記複数の第一の貫通孔の各々の幅の最大となる部分の長さが２μｍ以下となるように前記第一の貫通孔を形成する裏面照射型撮像素子の製造方法。
【請求項１６】
請求項１３〜１５のいずれか１項記載の裏面照射型撮像素子の製造方法であって、
前記貫通孔形成工程では、前記半導体基板の表面側の構成要素と裏面側の構成要素との位置合わせを行うための合わせマークを形成すべき平面領域において前記半導体基板の表面から裏面まで達する複数の第二の貫通孔も形成し、
前記柱形成工程では、前記複数の第二の貫通孔にも前記導電性材料を埋めて、導電性材料の第二の柱も形成し、
前記複数の第二の柱のパターンによって前記合わせマークを形成する裏面照射型撮像素子の製造方法。
【請求項１７】
請求項１６記載の裏面照射型撮像素子の製造方法であって、
前記貫通孔形成工程では、前記複数の第二の貫通孔を平面視において二次元状に配置して形成する裏面照射型撮像素子の製造方法。
【請求項１８】
請求項１７記載の裏面照射型撮像素子の製造方法であって、
前記貫通孔形成工程では、前記複数の第二の貫通孔のパターンが対称となるように形成する裏面照射型撮像素子の製造方法。
【請求項１９】
請求項１６〜１８のいずれか１項記載の裏面照射型撮像素子の製造方法であって、
前記貫通孔形成工程では、前記複数の第二の貫通孔の各々の幅の最大となる部分の長さが２μｍ以下となるように前記第二の貫通孔を形成する裏面照射型撮像素子の製造方法。
【請求項２０】
請求項１３〜１９のいずれか１項記載の裏面照射型撮像素子の製造方法であって、
前記半導体基板内に前記電荷を蓄積する電荷蓄積領域を含む画素部を形成する画素部形成工程を備え、
前記パッド部形成工程は、遮光機能を有する導電性材料を前記裏面上に成膜する工程と、前記パッド部を形成する平面領域上方、一部の前記画素部上方、及び前記画素部間の境界上方のうち、前記平面領域と、前記一部の画素部と前記境界のいずれか又は両方の上方以外の前記導電性材料を除去する工程とを含む裏面照射型撮像素子の製造方法。
【請求項２１】
請求項２０記載の裏面照射型撮像素子の製造方法であって、
前記パッド部形成工程後に前記画素部に対応するカラーフィルタを前記画素部上方に形成するカラーフィルタ形成工程と、
前記パッド部形成工程の後、前記カラーフィルタ形成工程の前に前記半導体基板を加熱する工程とを備える裏面照射型撮像素子の製造方法。
【請求項２２】
請求項１３〜２１のいずれか１項記載の裏面照射型撮像素子の製造方法であって、
前記半導体基板が、第一の半導体基板と第二の半導体基板とこれらに挟まれる酸化膜とからなるＳＯＩ基板の前記第一の半導体基板であり、
前記配線部形成工程後、前記第一の半導体基板の表面側に無機接着膜を介して支持基板を貼り合わせる工程を備える裏面照射型撮像素子の製造方法。
【請求項２３】
請求項２２記載の裏面照射型撮像素子の製造方法であって、
前記支持基板が前記第一の半導体基板と同一材料である裏面照射型撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子に関する。
【背景技術】
【０００２】
半導体基板の裏面側から光を照射し、この光に応じて半導体基板内で発生した電荷を、半導体基板の表面側に形成された電荷蓄積領域に蓄積し、ここに蓄積された電荷に応じた信号を、半導体基板の表面側に形成されたＣＣＤやＣＭＯＳ回路等によって外部に出力して撮像を行う裏面照射型撮像素子が提案されている。
【０００３】
裏面照射型撮像素子における半導体基板（光電変換領域）の厚さは、可視光をほとんど吸収させるために１０μｍ程度必要である。このため、裏面照射型撮像素子を製造する際には、まず、厚みのある半導体基板の表面に電荷蓄積領域やＣＣＤ等の構造物を形成した後、その構造物上に配線層を形成し、この上に接着層を介して支持基板を貼り付け、その後、半導体基板を例えば１０μｍの厚さとなるまで裏面側からエッチングし、エッチング後は、半導体基板の表面側に形成した構造物に合わせて、半導体基板の裏面上にカラーフィルタやマイクロレンズ等の構造物を形成するといった手順をとる必要がある。
【０００４】
このように形成した裏面照射型撮像素子において、半導体基板表面側に形成した配線層と接続するパッドを、半導体基板の裏面側又は表面側に形成する必要がある。現在普及している一般的なイメージセンサでは、光の入射する側にパッド開口を設けた構造となっており、この構造に対応して、ウエハ状態で各チップの機能テストを行う設備が製造ラインに設置されている。このため、裏面照射型撮像素子においては、パッド開口を半導体基板の表面側に形成してしまうと、これらのテストを行う設備を大幅に改造する必要が発生し、製造コストを増加させることになってしまう。
【０００５】
そこで、一般的なイメージセンサと同様に、裏面照射型撮像素子においても、光の入射する側（裏面側）にパッド開口を設ける方法がいろいろと提案されている。その一つは、表面側に形成した配線層に接続されたパッドを、半導体基板に裏面側からスルーホールを形成して、裏面から露出させる方法である（例えば、特許文献１，２参照）。このような方法は、裏面側にカラーフィルタやマイクロレンズを形成する工程の前にスルーホールを形成する場合、カラーフィルタやマイクロレンズの材料がスルーホールに留まってしまって、その後の工程で除去できなくなったり、この材料を塗布する基板に大きな段差が形成されているために塗布物の膜厚ムラが発生して、画面上斜めに線を引いたような固定パターンノイズが発生したりといった問題点がある。カラーフィルタやマイクロレンズを形成した後にスルーホールを形成する場合でも、スルーホールを定義するフォトレジストの除去をカラーフィルタやマイクロレンズに害を与えずに実施する必要があり、この実施が難しい。特に、上述したように、半導体基板の厚みが１０μｍもあると、上記問題点がより顕著となると共に、上記実施もより難しくなる。
【０００６】
そこで、特許文献３に開示されているように、半導体基板表面から裏面まで達するトレンチを半導体基板に形成し、このトレンチに導電性材料を埋め込み、埋め込んだ導電性材料上にパッドを形成する方法を採用することも考えられる。パッドに対応するトレンチに導電性材料を埋め込むことは原理的には可能と言える。しかし、通常、パッドは１００μｍ×１００μｍ程度の大きさがあり、これと同程度の大きさのトレンチを形成し、ここに導電性材料を埋め込もうとすると、ＣＶＤ法で形成するのであれば、導電性材料を５０μｍ以上の膜厚で成膜し、同じ膜厚を異方性エッチングで除去する必要がある。このような工程は、半導体製造工程としてはとても現実的とは言えない。
【０００７】
トレンチサイズを小さくすれば製造工程的に問題はないが、この場合はトレンチに埋め込んだ導電性材料の抵抗値が高くなってしまうといった素子特性に関わる問題が発生する。
【０００８】
【特許文献１】特開２００５−２８５８１４号公報
【特許文献２】特開２００６−０１９６５３号公報
【特許文献３】特開２００６−３３９５６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上記事情に鑑みてなされたものであり、光入射側にパッド開口を設けながらも、製造コストの増大及びパッド配線間の抵抗の増加を防ぐことが可能な裏面照射型撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の裏面照射型撮像素子は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子であって、前記半導体基板の裏面上に形成されたパッド部と、前記半導体基板内に形成され、前記半導体基板の表面上に形成された配線部と前記パッド部とを電気的に接続するための複数のコンタクト配線部とを備える。
【００１１】
本発明の裏面照射型撮像素子は、前記複数のコンタクト配線部の各々が、前記半導体基板の裏面から表面まで達する前記半導体基板表面に対して垂直な方向に延びた導電性材料の柱で構成されており、前記柱の一端に前記パッド部が接続され、前記柱の他端に前記配線部が接続されている。
【００１２】
本発明の裏面照射型撮像素子は、前記複数の柱が平面視において二次元状に配置されている。
【００１３】
本発明の裏面照射型撮像素子は、前記複数の柱の各々の幅の最大となる部分の長さが２μｍ以下である。
【００１４】
本発明の裏面照射型撮像素子は、前記半導体基板内に形成され、前記半導体基板の表面側の構成要素と裏面側の構成要素との位置合わせを行うための合わせマークを備え、前記合わせマークは、前記半導体基板表面に対して垂直な方向に延びる導電性材料の複数の柱のパターンによって構成されている。
【００１５】
本発明の裏面照射型撮像素子は、前記合わせマークを構成する複数の柱が二次元状に配置されている。
【００１６】
本発明の裏面照射型撮像素子は、前記合わせマークを構成する複数の柱のパターンが対称となっている。
【００１７】
本発明の裏面照射型撮像素子は、前記複数の柱の各々の幅の最大となる部分の長さが２μｍ以下である。
【００１８】
本発明の裏面照射型撮像素子は、前記合わせマークを構成する複数の柱の各々が前記半導体基板内の表面から裏面まで達している。
【００１９】
本発明の裏面照射型撮像素子は、前記半導体基板の表面に無機接着層を介して貼り合わされた支持基板を備える。
【００２０】
本発明の裏面照射型撮像素子は、前記支持基板が前記半導体基板と同一材料である。
【００２１】
本発明の裏面照射型撮像素子は、前記半導体基板の裏面上方に形成された前記パッド部と同一材料からなる膜であって、前記半導体基板内に形成された画素部の一部を遮光するための遮光膜と前記画素部同士の間の境界を遮光するための遮光膜のいずれか又は両方を備える。
【００２２】
本発明の裏面照射型撮像素子の製造方法は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子の製造方法であって、前記半導体基板の裏面上に形成するパッド部を形成すべき平面領域において前記半導体基板の表面から裏面まで達する複数の第一の貫通孔を前記表面側から形成する貫通孔形成工程と、前記複数の第一の貫通孔に導電性材料を埋めて、導電性材料の第一の柱を形成する柱形成工程と、前記半導体基板の表面上に、前記複数の第一の柱と接続される配線部を形成する配線部形成工程と、前記配線部の形成後、前記半導体基板の裏面上に前記複数の第一の柱と接続されるパッド部を形成するパッド部形成工程とを備える。
【００２３】
本発明の裏面照射型撮像素子の製造方法は、前記貫通孔形成工程では、前記複数の第一の貫通孔を平面視において二次元状に配置して形成する。
【００２４】
本発明の裏面照射型撮像素子の製造方法は、前記貫通孔形成工程では、前記複数の第一の貫通孔の各々の幅の最大となる部分の長さが２μｍ以下となるように前記第一の貫通孔を形成する。
【００２５】
本発明の裏面照射型撮像素子の製造方法は、前記貫通孔形成工程では、前記半導体基板の表面側の構成要素と裏面側の構成要素との位置合わせを行うための合わせマークを形成すべき平面領域において前記半導体基板の表面から裏面まで達する複数の第二の貫通孔も形成し、前記柱形成工程では、前記複数の第二の貫通孔にも前記導電性材料を埋めて、導電性材料の第二の柱も形成し、前記複数の第二の柱のパターンによって前記合わせマークを形成する。
【００２６】
本発明の裏面照射型撮像素子の製造方法は、前記貫通孔形成工程では、前記複数の第二の貫通孔を平面視において二次元状に配置して形成する。
【００２７】
本発明の裏面照射型撮像素子の製造方法は、前記貫通孔形成工程では、前記複数の第二の貫通孔のパターンが対称となるように形成する。
【００２８】
本発明の裏面照射型撮像素子の製造方法は、前記貫通孔形成工程では、前記複数の第二の貫通孔の各々の幅の最大となる部分の長さが２μｍ以下となるように前記第二の貫通孔を形成する。
【００２９】
本発明の裏面照射型撮像素子の製造方法は、前記半導体基板内に前記電荷を蓄積する電荷蓄積領域を含む画素部を形成する画素部形成工程を備え、前記パッド部形成工程は、遮光機能を有する導電性材料を前記裏面上に成膜する工程と、前記パッド部を形成する平面領域上方、一部の前記画素部上方、及び前記画素部間の境界上方のうち、前記平面領域と、前記一部の画素部と前記境界のいずれか又は両方の上方以外の前記導電性材料を除去する工程とを含む。
【００３０】
本発明の裏面照射型撮像素子の製造方法は、前記パッド部形成工程後に前記画素部に対応するカラーフィルタを前記画素部上方に形成するカラーフィルタ形成工程と、前記パッド部形成工程の後、前記カラーフィルタ形成工程の前に前記半導体基板を加熱する工程とを備える。
【００３１】
本発明の裏面照射型撮像素子の製造方法は、前記半導体基板が、第一の半導体基板と第二の半導体基板とこれらに挟まれる酸化膜とからなるＳＯＩ基板の前記第一の半導体基板であり、前記配線部形成工程後、前記第一の半導体基板の表面側に無機接着膜を介して支持基板を貼り合わせる工程を備える。
【００３２】
本発明の裏面照射型撮像素子の製造方法は、前記支持基板が前記第一の半導体基板と同一材料である。
【発明の効果】
【００３３】
本発明によれば、光入射側にパッド開口を設けながらも、製造コストの増大及びパッド配線間の抵抗の増加を防ぐことが可能な裏面照射型撮像素子を提供することができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施形態について図面を参照して説明する。
【００３５】
図１は、本発明の実施形態である裏面照射型撮像素子を光入射側（裏面）から見た平面模式図である。図２は、図１に示すＡ−Ａ線断面模式図である。
図１に示すように、裏面照射型撮像素子１００は、光を受光して撮像を行うための撮像領域３０と、撮像領域３０に形成されている裏面と反対の表面側の構成要素（電荷を蓄積するための電荷蓄積領域、電荷蓄積領域に蓄積された電荷に応じた信号を出力するための信号出力部等）と裏面側の構成要素（カラーフィルタ及びマイクロレンズ等）との位置合わせを行うための多数の合わせマークＭが形成されるマーク形成領域と、表面側に形成されている配線部と接続されて外部との信号入出力を行うための多数のパッド部１７が形成されるパッド形成領域とを有している。
【００３６】
合わせマークＭは、図１の拡大図で示すように、上下左右に二次元状に配置された導電性材料（例えばドープトポリシリコン）の９つの柱８のパターンによって構成されている。図示したように、９つの柱８は、それぞれが例えば円柱であり、上下左右対称に配置されている。このような対称性を有していることで、９つの柱８から１つの合わせマークＭの検出が可能となっている。柱８は、図２に示すように、半導体基板であるｎ型のシリコン基板４内にその裏面から表面まで達して形成されている。
【００３７】
パッド部１７は、図１の拡大図及び図２で示すように、その下方のシリコン基板４内にその裏面から表面まで達して形成された導電性材料（例えばドープトポリシリコン）の複数の柱９と接続されており、この複数の柱９の各々が、シリコン基板４の表面側に形成された配線部１２に接続されている。図１の拡大図で示したように、柱９は、例えば円柱となっており、上下左右対称に二次元状に配置されている。柱９は、パッド部１７と配線部１２とを電気的に接続できれば良いため、対称に配置されている必要はない。又、二次元状に配置されていなくとも良い。
【００３８】
図２に示すように、裏面照射型撮像素子１００は、シリコン基板４の裏面側から光を入射して用いるものである。マイクロレンズ２１で集光され、カラーフィルタ２０で分光された光はシリコン基板４に入射する。そして、ここで発生した電荷は電荷蓄積領域１０に蓄積され、蓄積された電荷に応じた信号がＭＯＳトランジスタからなるＭＯＳ回路によって外部に出力される。本明細書では、シリコン基板４の表面及び裏面を規準として、各構成要素の位置関係を定義するものとする。例えば、シリコン基板４の表面を規準としたときは、光の入射方向を該表面の上方向と定義し、シリコン基板４の裏面を規準としたときは、光の入射方向とは反対方向を該裏面の上方向と定義する。
【００３９】
裏面照射型撮像素子１００は、シリコン基板４と、シリコン基板４の表面上に形成されたＳｉＯ２等の絶縁膜５と、絶縁膜５上に形成された絶縁膜１４と、絶縁膜１４上に接着膜１５を介して形成された支持基板１６とを備える。
【００４０】
接着膜１５は、ＣＶＤ法によって形成されたＳｉＯ２等の無機材料膜で構成されている。支持基板１６は、熱膨張係数がシリコン基板４と近い材料を用いることが好ましい。これは、後述するシンター処理によるシリコン基板４へのダメージを減らすためである。しかし、このような材料であっても、例えばパイレックス等を用いると、その材料中に含まれる放射性同位元素から放出される放射線（特にα線）によって白キズが発生してしまう。この白キズは、裏面照射型撮像素子１００がカメラに組み込まれた後にも発生するものであり、後発白キズと呼ばれる。この後発白キズは、画像補正処理を行う対象とならないキズとなってしまうため、深刻な問題となる。このため、支持基板１６は、熱膨張係数がシリコン基板４と近い材料で且つ放射性同位元素をあまり含まない材料を用いることがより好ましい。
【００４１】
更に、支持基板１６は透明性の高い材料であることが望ましい。支持基板１６が透明であれば、上下に合わせ機構を持つ露光装置によって裏面照射型撮像素子１００の表面側から合わせマークＭを検出し、これを基準にして裏面側の構成要素を形成することが可能となるためである。この場合、合わせマークＭは、シリコン基板４内に形成しておく必要はなく、シリコン基板４の表面上に形成しておけば充分である。
【００４２】
透明性の高い材料としては、ガラス基板があげられるが、これはシリコンと熱膨張係数が違ったり放射性同位元素が多かったりするため使いにくい。従って、支持基板として、熱膨張係数がシリコン基板４と近く、且つ、放射性同位元素をあまり含まないシリコンを使うことが好ましい。ただしシリコンは不透明なので上下に合わせ機構を持つ露光装置を使うことができない。そこで、本発明のように裏面側から見える合わせマークを形成しておくことが有効となる。
【００４３】
撮像領域３０にあるシリコン基板４内には、入射光に応じてシリコン基板４内で発生した電荷を蓄積するための電荷蓄積領域１０と、ここに蓄積された電荷に応じた信号を読み出すためのＭＯＳトランジスタからなるＭＯＳ回路の構成要素（不図示）等を含む画素部が二次元状に多数形成されている。又、シリコン基板４の表面から内側には、画素部同士を分離するための画素分離領域１１が形成されている。
【００４４】
シリコン基板４の裏面から内側には、暗電流を防ぐための高濃度のｐ型不純物領域３が形成されている。シリコン基板４のパッド形成領域には、多数のパッド部１７の各々の下に、シリコン基板４の裏面から表面まで達する柱９が複数（図では９つだけ図示し、他は省略している）形成されており、パッド部１７と複数の柱９の各々との電気的接続が行われている。シリコン基板４のマーク形成領域には、多数の合わせマークＭの各々を形成すべき位置に、シリコン基板４の裏面から表面まで達する複数の柱８（図では５つだけ図示し、他は省略している）が形成されている。柱８及び柱９は、平面視においてそれぞれ同じサイズであり、そのサイズは、幅の最大となる部分の長さが２μｍ以下（円柱の場合は直径が２μｍ以下）となっていることが製造の容易さから望ましい。柱８及び柱９は、それぞれ、絶縁膜によってその側壁が覆われている。
【００４５】
尚、柱８及び柱９は、それぞれ異なるサイズであっても良い。又、パッド部１７に接続される複数の柱９の各々のサイズも同一でなく、ばらばらであっても良い。但し、いずれの場合も、柱８，９のサイズは２μｍ以下とすることが望ましい。又、柱８は、シリコン基板４の表面側と裏面側の双方から検出することができれば良いため、シリコン基板４の裏面から表面まで達している必要はなく、シリコン基板４内に埋設されていれば充分である。同様の理由から、柱８は柱９のように導電性材料で構成しておく必要もない。柱８と柱９を、それぞれシリコン基板４の裏面から表面まで達する柱状の導電性材料とすることにより、これらを同時に形成することができ、製造工程上有利となる。
【００４６】
裏面照射型撮像素子１００は、更に、シリコン基板４の裏面上のパッド部１７を除く面上に形成された酸化膜２と、黒レベル検出用の画素部上方の酸化膜２上に形成された遮光膜１８と、黒レベル検出用の画素部を除く画素部同士を分離する画素分離領域１１上方の酸化膜２上に形成された画素間の混色を防ぐための遮光膜１９と、画素部上方の酸化膜２上に形成されたカラーフィルタ２０と、カラーフィルタ２０上に形成されたマイクロレンズ２１と、カラーフィルタ２０及びマイクロレンズ２１形成時の成膜材料からなる材料膜２２とを備える。材料膜２２には、パッド部１７上に開口が形成され、ここからパッド部１７が露出している。
【００４７】
パッド部１７と遮光膜１８と遮光膜１９は、それぞれ同一材料であることが好ましい。これらが同一材料であれば、これらを同一工程で形成することができ、製造工程上有利なためである。遮光機能を実現しつつ、パッド部として機能させることができる材料としては、例えばアルミニウムが挙げられる。
【００４８】
絶縁膜１４内には、シリコン基板４内の電荷蓄積領域１０に蓄積された電荷に応じた信号を出力するＭＯＳ回路の構成要素及び周辺回路に接続される各種配線等の配線部１２が形成されている。図示の例では、配線部１２は３層配線構造となっている。配線部１２は、ＭＯＳ回路の構成要素及び周辺回路に接続される各種配線と柱９とを接続するためのコンタクト配線１３を含んでおり、これにより、配線部１２とパッド部１７とが柱９を介して電気的に接続されている。
【００４９】
次に、以上のような構成の裏面照射型撮像素子１００の製造方法を説明する。
図３〜図８は、裏面照射型撮像素子１００の製造時の各工程における断面模式図である。
まず、図３に示すように、裏面から内側にｐ型不純物層３をドープしたｎ型のシリコン基板４と、ｎ型のシリコン基板１と、シリコン基板４の裏面とシリコン基板１との間に形成された酸化膜２とからなるＳＯＩ基板を用意する。
【００５０】
次に、シリコン基板４の表面上に例えばＳｉＯ２を成膜して絶縁膜５を形成し、絶縁膜５上の柱８を形成すべき位置と、柱９を形成すべき位置とに開口を形成したレジストマスクパターンを例えばフォトリソグラフィ法によって形成する。次に、このマスクパターンを介してマスク開口下方の絶縁膜５、シリコン基板４、及び酸化膜２をエッチングして除去し、マーク形成領域６とパッド形成領域７とにそれぞれ円柱状の貫通孔Ｔを形成する（図４）。貫通孔Ｔの直径は例えば０．８μｍとなるようにマスクパターンを設計しておく。
【００５１】
次に、貫通孔Ｔの側壁を酸化して側壁に絶縁膜を形成し、絶縁膜５上に導電性材料としてドープトポリシリコンを成膜する。次に成膜したドープトポリシリコンをエッチバックして貫通孔Ｔにドープトポリシリコンを埋め込み、埋め込んだドープトポリシリコンの露出面を酸化させて柱８及び柱９を形成する（図５）。
【００５２】
次に、柱８によって構成される合わせマークＭをシリコン基板４の表面側から検出し、これを基準にしてシリコン基板４の表面から内側に電荷蓄積領域１０及び画素分離領域１１を含む画素部を公知のプロセスによって形成する。次に、絶縁膜５上にＭＯＳ回路の構成要素や周辺回路や配線部１２を形成し、この上に絶縁膜１４を形成して平坦化する（図６）。配線部１２のコンタクト配線１３は、柱９上の絶縁膜５に開口を形成し、この開口内にポリシリコンを埋め込むことで形成する。
【００５３】
次に、ＣＶＤ法によって表面にＳｉＯ２からなる接着膜１５を形成した支持基板１６（材料をシリコンとする）を用意し、この支持基板１６を、接着膜１５を介して絶縁膜１４に直接接合技術によって貼り合わせる（図７）。次に、支持基板１６を土台としてシリコン基板１をエッチング除去し、酸化膜２を露出させる（図８）。
【００５４】
次に、パッド形成領域７上の酸化膜２をエッチングによって除去して柱９を露出させた後、酸化膜２上に導電性材料として例えばアルミニウムを成膜する。次に、アルミニウム膜上に、パッド形成領域７、黒レベル検出用の画素部上方、及び画素部間の画素分離領域１１上方以外に開口を設けたレジストマスクパターンを形成する。次に、このマスクパターンを介してアルミニウム膜をエッチングして、パッド部１７と遮光膜１８，１９を形成する。
【００５５】
次に、柱９を構成するドープトポリシリコンとパッド部１７を構成するアルミニウムとの電気的接続を確実にするために、４００℃前後の水素含有雰囲気での加熱処理（シンター）を行う。次に、カラーフィルタ２０を形成し、マイクロレンズ２１を形成して、最後に、カラーフィルタ２０及びマイクロレンズ２１形成時に形成された材料膜２２のパッド部１７上方に開口を形成してパッド部１７を露出させて、図１に示す裏面照射型撮像素子１００を完成する。
【００５６】
以上のように、裏面照射型撮像素子１００によれば、シリコン基板４の裏面側に形成されたパッド部１７と、表面側の配線部１２とを複数の柱９によって電気的に接続する構成としたため、柱９のサイズを大きくしなくとも、パッド部１７及び配線部１２間の抵抗値を低く抑えながら、電気的接続を行うことが可能となる。柱９のサイズを小さく（２μｍ以下に）することができるため、上述した製造方法を採用した場合に、貫通孔Ｔに導電性材料を埋め込む工程の負荷を少なくすることができ、低コスト化を実現することができる。
【００５７】
又、裏面照射型撮像素子１００によれば、サイズの小さい複数の柱８のパターンによって合わせマークＭを構成しているため、合わせマークＭを形成する際の工程負荷を少なくすることができ、低コスト化を実現することができる。又、柱９と柱８を同じ長さ同じ材料としているため、上述した製造方法のように柱８と柱９を同時に形成することが可能となり、製造コストを削減することができる。
【００５８】
又、裏面照射型撮像素子１００によれば、シリコン基板４と支持基板１６とが無機材料によって貼り合わせられているため、パッド部１７と柱９との電気的接続を確実にするためのシンター処理によって、シリコン基板４と支持基板１６との接着力が弱くなったり、支持基板１６に反りが発生したりといったことがない。つまり、支持基板１６とシリコン基板４とを完全に平行にした状態でカラーフィルタ２０やマイクロレンズ２１を形成することが可能である。したがって、カラーフィルタ２０やマイクロレンズ２１が設計通りのものとなり、歩留まりの低下によるコスト削減を実現することができる。
【００５９】
又、裏面照射型撮像素子１００によれば、パッド部１７に接続される複数の柱９が、二次元状に配置されているため、電気抵抗が小さくなり、パッド電極へのボンディング性が向上するといった利点がある。
【００６０】
又、裏面照射型撮像素子１００によれば、支持基板１６とシリコン基板４とが同一材料で構成されているため、後発白キズの発生を防止することができる、シンター処理時のシリコン基板４へのダメージを減らすことができるといった利点がある。
【００６１】
又、裏面照射型撮像素子１００によれば、パッド部１７と遮光膜１８，１９とが同一材料で構成されているため、上述した製造方法のように、これらを同時に形成することが可能となり、製造コストを削減することができる。
【００６２】
尚、以上の説明では裏面照射型撮像素子１００をＭＯＳ型としたが、ＣＣＤ型であっても良い。又、裏面側の構成要素の合わせズレを検査するためのマークをシリコン基板４内に形成し、このマークを複数の柱で構成することも有効である。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施形態である裏面照射型撮像素子の裏面から見た平面模式図
【図２】図１に示すＡ−Ａ線断面模式図
【図３】裏面照射型撮像素子１００の製造時の各工程における断面模式図
【図４】裏面照射型撮像素子１００の製造時の各工程における断面模式図
【図５】裏面照射型撮像素子１００の製造時の各工程における断面模式図
【図６】裏面照射型撮像素子１００の製造時の各工程における断面模式図
【図７】裏面照射型撮像素子１００の製造時の各工程における断面模式図
【図８】裏面照射型撮像素子１００の製造時の各工程における断面模式図
【符号の説明】
【００６４】
４  シリコン基板
９  導電性材料の柱
１２  配線部
１７  パッド部
１００  裏面照射型撮像素子
【図１】
2008311413.tif 000003
【図２】
2008311413.tif 000004
【図３】
2008311413.tif 000005
【図４】
2008311413.tif 000006
【図５】
2008311413.tif 000007
【図６】
2008311413.tif 000008
【図７】
2008311413.tif 000009
【図８】
2008311413.tif 000010