(57)【要約】【課題】入力電圧が急変してもＰ型ＦＥＴの破壊をなくす。【解決手段】直流電源Ｖｉｎの両端に接続されＰ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との直列回路と、Ｖｉｎの両端に接続されＱｐ２とＱｎ２との直列回路と、Ｑｐ１とＱｎ１との接続点とＱｐ２とＱｎ２との接続点とに一次巻線とコンデンサの直列回路が接続され二次巻線に放電管３が接続されたトランスＴと、放電管の管電流に応じて制御信号によりＱｐ１，Ｑｎ２とＱｎ１，Ｑｐ２とを交互にオン／オフさせる制御回路５とを有し、駆動回路１９ａ，１９ｂはＱｐ１，Ｑｐ２のゲート・ソース間容量を放電させるＱ１，Ｑ３と、Ｑ１，Ｑ３がオンした時のゲートの電位を決定する抵抗素子Ｒ１，Ｒ３と、Ｑｐ１，Ｑｐ２のゲート・ソース間容量を充電させるＱ２，Ｑ４と、定電流回路ＣＣ１，ＣＣ２と抵抗素子との直列回路に直列に接続され制御信号により定電流回路をオン／オフさせるスイッチＳ１，Ｓ２とを有する。【選択図】図１
2008016365.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の両端に接続され、ハイサイドの第１Ｐ型ＦＥＴとローサイドの第１Ｎ型ＦＥＴとが直列に接続された第１直列回路と、
前記直流電源の両端に接続され、ハイサイドの第２Ｐ型ＦＥＴとローサイドの第２Ｎ型ＦＥＴとが直列に接続された第２直列回路と、
前記第１Ｐ型ＦＥＴと前記第１Ｎ型ＦＥＴとの接続点と前記第２Ｐ型ＦＥＴと前記第２Ｎ型ＦＥＴとの接続点との間に一次巻線とコンデンサの直列回路が接続され、二次巻線に放電管が接続されたトランスと、
前記放電管に流れる管電流に応じて制御信号により前記第１Ｐ型ＦＥＴ及び前記第２Ｎ型ＦＥＴと、前記第１Ｎ型ＦＥＴ及び前記第２Ｐ型ＦＥＴとを交互にオン／オフさせる制御回路と、
前記第１Ｐ型ＦＥＴ及び前記第２Ｐ型ＦＥＴの各々に対応して設けられ且つ前記Ｐ型ＦＥＴを駆動する駆動回路とを有し、
前記各々の駆動回路は、
オンすることにより前記Ｐ型ＦＥＴのゲート・ソース間容量を放電させて前記Ｐ型ＦＥＴをオフさせる第１スイッチ素子と、
前記直流電源に一端が接続され、前記第１スイッチ素子がオンした時の前記第１スイッチ素子の制御端子の電位を決定するための抵抗素子と、
オンすることにより前記Ｐ型ＦＥＴのゲート・ソース間容量を充電させて前記Ｐ型ＦＥＴをオンさせる第２スイッチ素子と、
前記抵抗素子に直列に接続された定電流回路と、
前記定電流回路と前記抵抗素子との直列回路に直列に接続され、前記制御回路からの前記制御信号により前記定電流回路をオン／オフさせるスイッチと、
を有することを特徴とする放電管点灯装置。
【請求項２】
直流電源の両端に接続され、ハイサイドのＰ型ＦＥＴとローサイドのＮ型ＦＥＴとが直列に接続された第１直列回路と、
前記Ｐ型ＦＥＴと前記Ｎ型ＦＥＴとの接続点と前記直流電源の一端又は／及び他端にコンデンサを介して一次巻線が接続され、二次巻線に放電管が接続されたトランスと、
前記放電管に流れる管電流に応じて制御信号により前記Ｐ型ＦＥＴと前記Ｎ型ＦＥＴとを交互にオン／オフさせる制御回路と、
前記Ｐ型ＦＥＴを駆動する駆動回路とを有し、
前記駆動回路は、
オンすることにより前記Ｐ型ＦＥＴのゲート・ソース間容量を放電させて前記Ｐ型ＦＥＴをオフさせる第１スイッチ素子と、
前記直流電源に一端が接続され、前記第１スイッチ素子がオンした時の前記第１スイッチ素子の制御端子の電位を決定するための抵抗素子と、
オンすることにより前記Ｐ型ＦＥＴのゲート・ソース間容量を充電させて前記Ｐ型ＦＥＴをオンさせる第２スイッチ素子と、
前記抵抗素子に直列に接続された定電流回路と、
前記定電流回路と前記抵抗素子との直列回路に直列に接続され、前記制御回路からの前記制御信号により前記定電流回路をオン／オフさせるスイッチと、
を有することを特徴とする放電管点灯装置。
【請求項３】
前記駆動回路と前記制御回路とは、集積回路からなることを特徴とする請求項１又は請求項２記載の放電管点灯装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放電管の点灯、特に冷陰極管を用いた液晶携帯機器等に使用される放電管点灯装置に関する。
【背景技術】
【０００２】
放電管を点灯するブリッジ構成の放電管点灯装置には、ハイサイドのスイッチ素子に、Ｎ型ＭＯＳＦＥＴを用いる方式とＰ型ＭＯＳＦＥＴを用いる方式とがある。ノートパソコンのような冷陰極管を用いた液晶携帯機器などの、ハイサイドにＮ型ＭＯＳＦＥＴを用いる方式では、Ｎ型ＭＯＳＦＥＴをスイッチするための電源としてブートストラップ回路等が必要になり、駆動回路（ドライバ）が複雑になりコストが高くなってしまう。このため、ハイサイドにＰ型ＭＯＳＦＥＴを用いる方式が一般的である。
【０００３】
ハイサイドにＰ型ＭＯＳＦＥＴを用いる場合、最も簡単な駆動方式としては、図４に示すようなコンデンサブースト方式を用いた放電管点灯装置が知られている（特許文献１）。この放電管点灯装置では、直流電源Ｖｉｎとグランドとの間には、ハイサイドのＰ型ＭＯＳＦＥＴＱｐ１とローサイドのＮ型ＭＯＳＦＥＴＱｎ１との第１直列回路と、ハイサイドのＰ型ＭＯＳＦＥＴＱｐ２とローサイドのＮ型ＭＯＳＦＥＴＱｎ２との第２直列回路とが接続されている。Ｐ型ＭＯＳＦＥＴＱｐ１とＮ型ＭＯＳＦＥＴＱｎ１との接続点とＰ型ＭＯＳＦＥＴＱｐ２とＮ型ＭＯＳＦＥＴＱｎ２との接続点との間には、共振コンデンサＣ３とトランスＴの一次巻線Ｐとの直列回路が接続され、トランスＴの二次巻線Ｓの両端にはコンデンサＣ４が接続されている。
【０００４】
Ｐ型ＭＯＳＦＥＴＱｐ１（Ｐ型ＦＥＴＱｐ１と称する。）のソースとＰ型ＭＯＳＦＥＴＱｐ２（Ｐ型ＦＥＴＱｐ２と称する。）のソースとに直流電源Ｖｉｎが供給され、Ｐ型ＭＯＳＦＥＴＱｐ１のゲートとソース間にはダイオードＤ１と抵抗Ｒ１との並列回路が接続され、Ｐ型ＭＯＳＦＥＴＱｐ２のゲートとソース間にはダイオードＤ２と抵抗Ｒ２との並列回路が接続されている。Ｐ型ＭＯＳＦＥＴＱｐ１のゲートはコンデンサＣ１を介してコントロールＩＣ１の端子ＰＤ１に接続され、Ｐ型ＭＯＳＦＥＴＱｐ２のゲートはコンデンサＣ２を介してコントロールＩＣ１の端子ＰＤ２に接続されている。Ｎ型ＭＯＳＦＥＴＱｎ１（Ｎ型ＦＥＴＱｎ１と称する。）のゲートはコントロールＩＣ１の端子ＮＤ１に接続され、Ｎ型ＭＯＳＦＥＴＱｎ２（Ｎ型ＦＥＴＱｎ２と称する。）のゲートはコントロールＩＣ１の端子ＮＤ２に接続されている。
【０００５】
コントロールＩＣ１（又はディスクリート回路でも良い。）は、レギュレータ１１、分周器１３、誤差増幅器１５、発振器１７を有している。レギュレータ１１は、直流電源Ｖｉｎの電源供給を受けて所定電圧ＶＰ．ＲＥＧを生成して分周器１３に供給している。トランスＴの二次巻線Ｓの一端は放電管３の一方の電極に接続され、放電管３の他方の電極は管電流検出回路５に接続されている。管電流検出回路５は、放電管３に流れる電流を検出して、検出された電流に比例した電圧を誤差増幅器１５に出力する。誤差増幅器１５は、管電流検出回路５からの電圧と基準電圧とを比較し、その誤差電圧を発振器１７へ送る。発振器１７は、三角波と誤差増幅器１５からの誤差電圧とを比較することにより、誤差電圧に応じたパルス幅を有するパルス信号を生成する。つまり、誤差電圧が大きい時はパルス幅を広くし、小さい時はパルス幅を狭くしたパルス信号を生成する。
【０００６】
分周器１３は、発振器１７からのパルス信号を分周し、図４に示すように、一方のＨレベルのパルス信号を端子ＰＤ１，ＮＤ１を介してＰ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１に供給し、他方のＬレベルのパルス信号を端子ＰＤ２，ＮＤ２を介してＰ型ＦＥＴＱｐ２とＮ型ＦＥＴＱｎ２に供給し、次の半周期において、一方のＬレベルのパルス信号をＰ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１に供給し、他方のＨレベルのパルス信号をＰ型ＦＥＴＱｐ２とＮ型ＦＥＴＱｎ２に供給する。このため、Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ２が同時にオンする期間とＰ型ＦＥＴＱｐ２とＮ型ＦＥＴＱｎ１が同時にオンする期間が交互に繰り返される。
【０００７】
次に、このように構成される従来の放電管点灯装置の動作を図５に示す各部の信号のタイミングチャートを用いて説明する。まず、時刻ｔ２でＰ型ＦＥＴＱｐ１及びＮ型ＦＥＴＱｎ２がオンすると、直流電源Ｖｉｎから、Ｑｐ１→Ｃ３→Ｐ→Ｑｎ２の経路で電流が流れ、コンデンサＣ３及びトランスＴの一次巻線Ｐに電圧が印加される。その結果、コンデンサＣ３及びトランスＴの一次巻線Ｐのインダクタンスにより共振し、電流の波形は正弦波状になる。トランスＴの二次巻線Ｓに発生した電圧により放電管３に電流が流れ、放電管３を点灯させる。
【０００８】
次に、時刻ｔ３でＰ型ＦＥＴＱｐ２及びＮ型ＦＥＴＱｎ１がオンすると、直流電源Ｖｉｎから、Ｑｐ２→Ｐ→Ｃ３→Ｑｎ１の経路で電流が流れ、コンデンサＣ３及びトランスＴの一次巻線Ｐに逆方向に電圧が印加されるので、トランスＴの二次巻線Ｓには逆位相の正弦波状の高電圧が発生する。このため、放電管２を点灯させる。
【０００９】
しかし、図４に示す従来のコンデンサブースト方式では、アダプタの抜き差し等の入力電圧Ｖｉｎの急変時に、端子ＰＤ１，ＰＤ２からの駆動信号の高低に拘らずＰ型ＦＥＴＱｐ１，Ｑｐ２のゲート・ソース間電圧が大きくなり、Ｐ型ＦＥＴＱｐ１，Ｑｐ２がオンする。このため、４つのＦＥＴＱｐ１，Ｑｎ１，Ｑｐ２，Ｑｎ２からなるブリッジ回路に貫通電流（短絡電流）が流れ、Ｐ型ＦＥＴＱｐ１，Ｑｐ２が破壊することがある。例えば、入力電圧Ｖｉｎが急に上昇すると、コンデンサＣ１，Ｃ２に充電電流が流れて抵抗Ｒ１，Ｒ２の端子間電圧、即ち、Ｐ型ＦＥＴＱｐ１，Ｑｐ２のゲート・ソース間電圧が大きくなり、Ｐ型ＦＥＴＱｐ１，Ｑｐ２がオンする。
【００１０】
そこで、ハイサイドにＰ型ＦＥＴを用いる場合の駆動方式には、入力急変時においても貫通電流が流れないバイポーラのトーテムポール方式が用いられることが多い。図６は従来のトーテムポール方式を用いた放電管点灯装置の構成図である（特許文献２）。図７は図６に示す放電管点灯装置の各部の信号を示すタイミングチャートである。図６に示す放電管点灯装置は、図４に示すコントロールＩＣ１に対して、コントロールＩＣ１ａ内のＰ型ＦＥＴＱｐ１，Ｑｐ２をドライブするドライブ回路の構成のみが異なる。Ｐ型ＦＥＴＱｐ１のドライブ回路は、トランジスタＱ１〜Ｑ４、抵抗Ｒ０〜Ｒ４で構成される。Ｐ型ＦＥＴＱｐ２のドライブ回路は、トランジスタＱ５〜Ｑ８、抵抗Ｒ５〜Ｒ９で構成される。
【００１１】
入力電圧Ｖｉｎが急に上昇した時には、抵抗Ｒ１からの電圧によりトランジスタＱ１がオンするので、Ｐ型ＦＥＴＱｐ１のゲート・ソース間の電圧が略ゼロとなる。また同様に、抵抗Ｒ６からの電圧によりトランジスタＱ５がオンするので、Ｐ型ＦＥＴＱｐ２のゲート・ソース間の電圧が略ゼロとなる。このため、Ｐ型ＦＥＴＱｐ２はオフであるので、ブリッジ回路に貫通電流が流れなくなる。
【特許文献１】特開２００３−１６４１６８号公報
【特許文献２】特開平１１−２９８３０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、図６に示す方式では、端子ＰＤ１，ＰＤ２からの駆動信号がローレベルの時に、Ｐ型ＦＥＴＱｐ１，Ｑｐ２のゲート・ソース間電圧ＶＰＧＳは、
ＶＰＧＳ≒｛Ｒ１／（Ｒ１＋Ｒ２）｝×Ｖｉｎ−ＶＢＥ（Ｑ２）
で決まる。このため、Ｐ型ＦＥＴＱｐ１，Ｑｐ２のゲート・ソース間電圧ＶＰＧＳが入力電圧Ｖｉｎに大きく依存する。即ち、ノートパソコンのように入力電圧Ｖｉｎが約７Ｖから約２２Ｖまで変動するシステムでは、Ｐ型ＦＥＴのゲート・ソース間電圧ＶＰＧＳも大きく変動する。入力電圧Ｖｉｎが低い場合には、Ｐ型ＦＥＴのゲート電圧が不足することもあり、Ｐ型ＦＥＴをオン／オフできなかったり、オン抵抗の増大による発熱等の問題がある。
【００１３】
また、入力電圧Ｖｉｎが高い場合には、Ｐ型ＦＥＴのゲート・ソース間電圧が高くなるため、Ｐ型ＦＥＴのゲート・ソース間容量に無効電荷を充放電することに等しくなり、効率が低下する。さらに、最悪の場合には入力電圧が高いとき、Ｐ型ＦＥＴのゲート・ソース間耐圧を超えて、Ｐ型ＦＥＴを破壊する可能性もある。このため、ツェナーダイオード等によりＰ型ＦＥＴのゲート・ソース間電圧をクランプする必要がある場合もある。
【００１４】
本発明の課題は、入力電圧が急変してもＰ型ＦＥＴが破壊することなく、広入力変動範囲に亙って高効率を図ることができる放電管点灯装置を提供することにある。
【課題を解決するための手段】
【００１５】
前記課題を解決するために、請求項１の発明は、直流電源の両端に接続され、ハイサイドの第１Ｐ型ＦＥＴとローサイドの第１Ｎ型ＦＥＴとが直列に接続された第１直列回路と、前記直流電源の両端に接続され、ハイサイドの第２Ｐ型ＦＥＴとローサイドの第２Ｎ型ＦＥＴとが直列に接続された第２直列回路と、前記第１Ｐ型ＦＥＴと前記第１Ｎ型ＦＥＴとの接続点と前記第２Ｐ型ＦＥＴと前記第２Ｎ型ＦＥＴとの接続点との間に一次巻線とコンデンサの直列回路が接続され、二次巻線に放電管が接続されたトランスと、前記放電管に流れる管電流に応じて制御信号により前記第１Ｐ型ＦＥＴ及び前記第２Ｎ型ＦＥＴと、前記第１Ｎ型ＦＥＴ及び前記第２Ｐ型ＦＥＴとを交互にオン／オフさせる制御回路と、前記第１Ｐ型ＦＥＴ及び前記第２Ｐ型ＦＥＴの各々に対応して設けられ且つ前記Ｐ型ＦＥＴを駆動する駆動回路とを有し、前記各々の駆動回路は、オンすることにより前記Ｐ型ＦＥＴのゲート・ソース間容量を放電させて前記Ｐ型ＦＥＴをオフさせる第１スイッチ素子と、前記直流電源に一端が接続され、前記第１スイッチ素子がオンした時の前記第１スイッチ素子の制御端子の電位を決定するための抵抗素子と、オンすることにより前記Ｐ型ＦＥＴのゲート・ソース間容量を充電させて前記Ｐ型ＦＥＴをオンさせる第２スイッチ素子と、前記抵抗素子に直列に接続された定電流回路と、前記定電流回路と前記抵抗素子との直列回路に直列に接続され、前記制御回路からの前記制御信号により前記定電流回路をオン／オフさせるスイッチとを有することを特徴とする。
【００１６】
請求項２の発明は、直流電源の両端に接続され、ハイサイドのＰ型ＦＥＴとローサイドのＮ型ＦＥＴとが直列に接続された第１直列回路と、前記Ｐ型ＦＥＴと前記Ｎ型ＦＥＴとの接続点と前記直流電源の一端又は／及び他端にコンデンサを介して一次巻線が接続され、二次巻線に放電管が接続されたトランスと、前記放電管に流れる管電流に応じて制御信号により前記Ｐ型ＦＥＴと前記Ｎ型ＦＥＴとを交互にオン／オフさせる制御回路と、前記Ｐ型ＦＥＴを駆動する駆動回路とを有し、前記駆動回路は、オンすることにより前記Ｐ型ＦＥＴのゲート・ソース間容量を放電させて前記Ｐ型ＦＥＴをオフさせる第１スイッチ素子と、前記直流電源に一端が接続され、前記第１スイッチ素子がオンした時の前記第１スイッチ素子の制御端子の電位を決定するための抵抗素子と、オンすることにより前記Ｐ型ＦＥＴのゲート・ソース間容量を充電させて前記Ｐ型ＦＥＴをオンさせる第２スイッチ素子と、前記抵抗素子に直列に接続された定電流回路と、前記定電流回路と前記抵抗素子との直列回路に直列に接続され、前記制御回路からの前記制御信号により前記定電流回路をオン／オフさせるスイッチとを有することを特徴とする。
【００１７】
請求項３の発明は、請求項１又は請求項２記載の放電管点灯装置において、前記駆動回路と前記制御回路とは、集積回路からなることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、制御信号によりスイッチがオンすると、定電流回路の定電流が抵抗素子を介して流れるため、抵抗素子の端子間電圧は、抵抗素子と定電流の積の所定の定電圧を発生する。この端子間電圧は、入力電圧の大小に拘らず一定の電圧になるため、入力電圧が急変してもＰ型ＦＥＴが破壊することなく、広入力変動範囲に亙って高効率を図ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態に係る放電管点灯装置の実施の形態を、図面を参照しながら詳細に説明する。
【実施例１】
【００２０】
図１は本発明の実施例１に係る放電管点灯装置の構成を示す回路図である。図１に示す放電管点灯装置は、図４に示す放電管点灯装置に対して、Ｐ型ＦＥＴＱｐ１に並列に接続された抵抗Ｒ１及びダイオードＤ１とコンデンサＣ１を削除するとともに、Ｐ型ＦＥＴＱｐ２に並列に接続された抵抗Ｒ２及びダイオードＤ２とコンデンサＣ２を削除し、さらに、コントロールＩＣ１ｃ内に駆動回路１９ａ，１９ｂを追加したことを特徴とする。図１に示すその他の構成は、図４に示す構成と同一構成であり、同一部分には同一符号を付し、その部分の説明は省略し、ここでは、異なる部分のみ説明する。
【００２１】
駆動回路１９ａは、Ｐ型ＦＥＴＱｐ１を駆動する。駆動回路１９ａは、オンすることによりＰ型ＦＥＴＱｐ１のゲート・ソース間容量を放電させてＰ型ＦＥＴＱｐ１をオフさせるトランジスタＱ１と、直流電源Ｖｉｎに一端が接続され、トランジスタＱ１がオンした時のトランジスタＱ１のベースの電位を決定するための抵抗Ｒ１と、オンすることによりＰ型ＦＥＴＱｐ１のゲート・ソース間容量を充電させてＰ型ＦＥＴＱｐ１をオンさせるトランジスタＱ２と、抵抗Ｒ１に直列に接続され所定の定電流を流す定電流回路ＣＣ１と、定電流回路ＣＣ１と抵抗Ｒ１との直列回路に直列に接続され、分周器１３からの第１制御信号により定電流回路ＣＣ１をオン／オフさせるスイッチＳ１とを有する。
【００２２】
スイッチＳ１，Ｓ２は、高入力信号が入力された時、オフするものとする。また、スイッチ回路用半導体で定電流特性をもたせ、定電流回路ＣＣ１，ＣＣ２とスイッチＳ１，Ｓ２を兼用しても良い。実施例としては、スイッチ用半導体をＭＯＳＦＥＴとした場合、ゲートを所定電圧にクランプし、ソース抵抗を挿入すると、（ＶＧ−Ｖｔｈ）／Ｒｓで決まる定電流となる。ここで、ＶＧはゲートクランプ電圧であり、Ｖｔｈはゲート−ソース間電圧であり、Ｒｓはソース抵抗である。
【００２３】
ＮＰＮ型のトランジスタＱ１のコレクタは電源端子の正極に接続され、ＰＮＰ型のトランジスタＱ２のコレクタはグランドに接続されている。トランジスタＱ１とトランジスタＱ２のエミッタ同士は接続され、抵抗Ｒ０を介してＰ型ＦＥＴＱｐ１のゲートに接続される。トランジスタＱ１とトランジスタＱ２のベース同士は接続され、トランジスタＱ１のコレクタ・ベース間には抵抗Ｒ３が接続されている。トランジスタＱ２のコレクタ・ベース間には定電流回路ＣＣ１とスイッチＳ１との直列回路が接続される。分周器１３からの第１制御信号をＮ型ＦＥＴＱｎ１のゲートに印加する。
【００２４】
駆動回路１９ｂは、Ｐ型ＦＥＴＱｐ２を駆動する。駆動回路１９ｂは、オンすることによりＰ型ＦＥＴＱｐ２のゲート・ソース間容量を放電させてＰ型ＦＥＴＱｐ２をオフさせるトランジスタＱ３と、直流電源Ｖｉｎに一端が接続され、トランジスタＱ３がオンした時のトランジスタＱ３のベースの電位を決定するための抵抗Ｒ３と、オンすることによりＰ型ＦＥＴＱｐ２のゲート・ソース間容量を充電させてＰ型ＦＥＴＱｐ２をオンさせるトランジスタＱ４と、抵抗Ｒ３に直列に接続され所定の定電流を流す定電流回路ＣＣ２と、定電流回路ＣＣ２と抵抗Ｒ３との直列回路に直列に接続され、分周器１３からの第２制御信号により定電流回路ＣＣ２をオン／オフさせるスイッチＳ２とを有する。
【００２５】
ＮＰＮ型のトランジスタＱ３のコレクタは電源端子の正極に接続され、ＰＮＰ型のトランジスタＱ４のコレクタはグランドに接続されている。トランジスタＱ３とトランジスタＱ４のエミッタ同士は接続され、抵抗Ｒ２を介してＰ型ＦＥＴＱｐ２のゲートに接続される。トランジスタＱ３とトランジスタＱ４のベース同士は接続され、トランジスタＱ３のコレクタ・ベース間には抵抗Ｒ３が接続されている。トランジスタＱ４のコレクタ・ベース間には定電流回路ＣＣ２とスイッチＳ２との直列回路が接続される。分周器１３からの第２制御信号をＮ型ＦＥＴＱｎ２のゲートに印加する。
【００２６】
次にこのように構成された実施例１の放電管点灯装置の動作を図面を参照しながら説明する。図２は本発明の実施例１に係る放電管点灯装置の各部の信号を示すタイミングチャートである。
【００２７】
まず、例えば、時刻ｔ２において、分周器１３から出力される第１制御信号（Ｌレベル）がスイッチＳ１の制御端子とＮ型ＦＥＴＱｎ１のゲートに印加されると、スイッチＳ１がオンし、Ｎ型ＦＥＴＱｎ１がオフする。
【００２８】
スイッチＳ１がオンすると、定電流回路ＣＣ１の定電流Ｉ１が抵抗Ｒ１を介して流れるため、抵抗Ｒ１に流れる電流Ｉ２＝Ｉ１となり、抵抗Ｒ１の端子間電圧は、抵抗Ｒ１と電流Ｉ１の積の所定の定電圧ＶＲ１を発生する。
【００２９】
この抵抗Ｒ１の端子間電圧ＶＲ１は、入力電圧Ｖｉｎの大小に拘らず一定の電圧になる。即ち、入力電圧Ｖｉｎが急変しても抵抗Ｒ１に流れる電流は定電流回路ＣＣ１の定電流Ｉ１であるため、抵抗Ｒ１の端子間電圧ＶＲ１は、入力電圧Ｖｉｎの大小に拘らず電圧Ｖ＝Ｒ１×Ｉ１で一定値になる。
【００３０】
このため、Ｐ型ＦＥＴＱｐ１のソース・ゲート間電圧ＶＰＧＳ１は、抵抗Ｒ１の端子間電圧ＶＲ１とトランジスタＱ１のベース・エミッタ間電圧Ｖｂｅ１との合計の一定電圧値となる。このＰ型ＦＥＴＱｐ１のソース・ゲート間電圧ＶＰＧＳ１をＰ型ＦＥＴＱｐ１のピンチオフ電圧より大きく、ソース・ゲート間電圧の最大規格値より小さな所定の値に選ぶことにより、入力電圧Ｖｉｎに拘らず、Ｐ型ＦＥＴＱｐ１を安全に且つ確実にオン／オフさせることができる。このとき、端子ＰＤ１からのＬレベルによりＰ型ＦＥＴＱｐ１がオンする。
【００３１】
一方、時刻ｔ２において、分周器１３から出力される制御信号（Ｈレベル）がスイッチＳ２の制御端子とＮ型ＦＥＴＱｎ２のゲートに印加されると、スイッチＳ２がオフし、Ｎ型ＦＥＴＱｎ２がオンする。
【００３２】
スイッチＳ２がオフすると、定電流回路ＣＣ２の定電流Ｉ３が抵抗Ｒ３を介して流れなくなるため、トランジスタＱ３とＱ４のベース電流のみとなり、略ゼロとなるため、抵抗Ｒ３の端子間電圧も略ゼロ電圧となる。このため、Ｐ型ＦＥＴＱｐ２のソース・ゲート間電圧ＶＰＧＳ２も略ゼロ電圧となり、端子ＰＤ２からのＨレベルによりＰ型ＦＥＴＱｐ２はオフする。このため、直流電源Ｖｉｎから、Ｑｐ１→Ｃ３→Ｐ→Ｑｎ２の経路で電流が流れる。
【００３３】
次に、時刻ｔ３においては、分周器１３から出力される制御信号（Ｌレベル）がスイッチＳ２の制御端子とＮ型ＦＥＴＱｎ２のゲートに印加されると、スイッチＳ２がオンし、Ｎ型ＦＥＴＱｎ２がオフする。スイッチＳ２がオンしたときには、スイッチＳ１がオンしたときと同様な要領で、Ｐ型ＦＥＴＱｐ２がオンする。また、分周器１３から出力される制御信号（Ｈレベル）がスイッチＳ１の制御端子とＮ型ＦＥＴＱｎ１のゲートに印加されると、スイッチＳ１がオフし、Ｎ型ＦＥＴＱｎ１がオンする。このとき、Ｐ型ＦＥＴＱｐ１はオフする。このため、直流電源Ｖｉｎから、Ｑｐ２→Ｐ→Ｃ３→Ｑｎ１の経路で電流が流れて、放電管３が点灯する。
【００３４】
このように実施例１の放電管点灯装置によれば、入力急変時に、ハイサイドのＰ型ＦＥＴＱｐ１，Ｑｐ２のゲート・ソース間電圧が大きくなることなく、また、入力電源電圧Ｖｉｎの大小に拘らず、端子ＰＤ１，ＰＤ２からの駆動信号がローレベルの時のハイサイドのＰ型ＦＥＴＱｐ１，Ｑｐ２のゲート・ソース間電圧ＶＰＧＳは一定値となる。このため、Ｐ型ＦＥＴＱｐ１，Ｑｐ２を破壊することがなくなり、広入力変動範囲に亙って、高効率のインバータを構成することができる。
【００３５】
また、駆動回路１９ａ，１９ｂと誤差増幅器５と発振器１７と分周器１３をコントロールＩＣ１ｂに内蔵することにより、直接、全てのＭＯＳＦＥＴＱｐ１，Ｑｐ２，Ｑｎ１，Ｑｎ２を駆動することができる。このため、回路設計が容易で、且つ小型化で安価なインバータを設計することができる。
【実施例２】
【００３６】
図３は本発明の実施例２に係る放電管点灯装置の構成を示す回路図である。図１に示す実施例１がフルブリッジ構成であるのに対して、図３に示す実施例２は、ハーフブリッジ構成としたものである。即ち、図１に示すＰ型ＦＥＴＱｐ２をコンデンサＣ１１に変更し、図１に示すＮ型ＦＥＴＱｎ２をコンデンサＣ１２に変更し、駆動回路１９ｂを削除した点が異なる。この場合には、実施例１で説明した駆動回路１９ａによるＰ型ＦＥＴＱｐ１及びＮ型ＦＥＴＱｎ１の動作のみとなるので、ここでは、その詳細は省略。このハーブブリッジ構成によれば、構成が簡単になる。
【００３７】
また、トランスの一次巻線Ｐ一端はコンデンサＣ１１，Ｃ１２の中点に接続しているが、コンデンサＣ１１，Ｃ１２を削除して、直接、電源Ｖｉｎ又はＧＮＤに接続しても良い。あるいは、コンデンサＣ３を削除して、コンデンサＣ１１，Ｃ１２の合成容量がコンデンサＣ３に等しくなるようにしても良い。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施例１に係る放電管点灯装置の構成を示す回路図である。
【図２】本発明の実施例１に係る放電管点灯装置の各部の信号を示すタイミングチャートである。
【図３】本発明の実施例２に係る放電管点灯装置の構成を示す回路図である。
【図４】従来の放電管点灯装置の構成を示す回路図である。
【図５】図４に示す従来の放電管点灯装置の各部の信号を示すタイミングチャートである。
【図６】従来の放電管点灯装置の他の構成を示す回路図である。
【図７】図６に示す放電管点灯装置の各部の信号を示すタイミングチャートである。
【符号の説明】
【００３９】
Ｔ  トランス
１，１ａ，１ｂ  コントロールＩＣ
３  放電管
５  管電流検出回路
１１  レギュレータ
１３  分周器
１５  誤差増幅器、
１７  発振器
１９ａ，１９ｂ  駆動回路
２０ａ，２０ｂ  インバータ
Ｑｐ１，Ｑｐ２  Ｐ型ＦＥＴ
Ｑｎ１，Ｑｎ２  Ｎ型ＦＥＴ
Ｑ１〜Ｑ４  トランジスタ
Ｃ１〜Ｃ４  コンデンサ
Ｒ１〜Ｒ９  抵抗
Ｄ１，Ｄ２  ダイオード
ＣＣ１，ＣＣ２  定電流回路
Ｓ１，Ｓ２  スイッチ
【図１】
2008016365.tif 000003
【図２】
2008016365.tif 000004
【図３】
2008016365.tif 000005
【図４】
2008016365.tif 000006
【図５】
2008016365.tif 000007
【図６】
2008016365.tif 000008
【図７】
2008016365.tif 000009