(57)【要約】【課題】信号配線等の配線混雑を回避できる基本セル構造を有する半導体集積回路装置を提供する。【解決手段】半導体集積回路装置において、半導体素子が配線によって結線されてなり、所定の機能を有する基本セル１が、複数個構成されている。各基本セル１は、平面視で多角形の形状を有する。また、電源配線２が、当該基本セル１の内部に設けられている。【選択図】図１
2008172142.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主面上に半導体素子が設けられ、その上層に電源配線及び信号配線等の配線を配置するための積層構造の配線層が設けられた半導体集積回路装置において、
前記半導体素子が前記配線によって結線されてなり、所定の機能を有する基本セルが、複数個、構成されており、
前記各基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線が当該基本セルの内部に設けられた電源構造を有する
ことを特徴とする半導体集積回路装置。
【請求項２】
請求項１において、
前記各基本セルにおいて、電源配線は、当該基本セルの中央部に配置されている
ことを特徴とする半導体集積回路装置。
【請求項３】
請求項１において、
前記各基本セルの電源配線は、直線上に並ぶように、配置されている
ことを特徴とする半導体集積回路装置。
【請求項４】
請求項１において、
前記各基本セルは、同一の形状および大きさを有する
ことを特徴とする半導体集積回路装置。
【請求項５】
半導体集積回路装置の設計方法であって、
基本セルを配置する工程と、
配置された基本セルについて、配線を行う工程とを備え、
前記基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線が当該基本セルの内部に設けられた電源構造を有する
ことを特徴とする半導体集積回路装置の設計方法。
【請求項６】
請求項５において、
前記配線工程において、配置された基本セルを回転させる処理を行う
ことを特徴とする半導体集積回路装置の設計方法。
【請求項７】
請求項５において、
前記配置工程において、配置した複数の基本セルを結合することによって新たな基本セルを構成する処理を行う
ことを特徴とする半導体集積回路装置の設計方法。
【請求項８】
請求項５において、
前記配線工程において、形状および大きさが同一の基本セル同士を配線接続する場合、当該基本セルを隣接させ、セル内配線によって接続する処理を行う
ことを特徴とする半導体集積回路装置の設計方法。
【請求項９】
半導体基板の主面上に半導体素子が設けられ、その上層に電源配線及び信号配線等の配線を配置するための積層構造の配線層が設けられた半導体集積回路装置において、
前記半導体素子が前記配線によって結線されてなり、所定の機能を有する基本セルが、複数個、構成されており、
前記各基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線のうち一方が当該基本セルの内部に設けられ、他方が当該基本セルの外周部に設けられた電源構造を有する
ことを特徴とする半導体集積回路装置。
【請求項１０】
請求項９において、
前記各基本セルにおいて、前記一方の電源配線は、当該基本セルの中央部に配置されている
ことを特徴とする半導体集積回路装置。
【請求項１１】
請求項９において、
前記各基本セルの前記一方の電源配線は、直線上に並ぶように、配置されている
ことを特徴とする半導体集積回路装置。
【請求項１２】
請求項９において、
前記各基本セルは、同一の形状および大きさを有する
ことを特徴とする半導体集積回路装置。
【請求項１３】
半導体集積回路装置の設計方法であって、
基本セルを配置する工程と、
配置された基本セルについて、配線を行う工程とを備え、
前記基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線のうち一方が当該基本セルの内部に設けられ、他方が当該基本セルの外周部に設けられた電源構造を有する
ことを特徴とする半導体集積回路装置の設計方法。
【請求項１４】
請求項１３において、
前記配線工程において、配置された基本セルを回転させる処理を行う
ことを特徴とする半導体集積回路装置の設計方法。
【請求項１５】
請求項１３において、
前記配置工程において、配置した複数の基本セルを結合することによって新たな基本セルを構成する処理を行う
ことを特徴とする半導体集積回路装置の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に関し、特に、ＡＳＩＣ（Application Specific Integrated Circuit：特定用途向けIC）設計に適用し、半導体集積回路を最適化する技術に関する。
【背景技術】
【０００２】
ＡＳＩＣ設計には、ゲートアレイ方式、スタンダードセル方式、カスタム方式等の設計方式がある（例えば、特許文献１を参照）。例えばスタンダードセル方式は、予め最適な設計がなされた複数種類の機能を有する基本セル群を電源配線及び信号配線等の配線で結線する方式である。
【０００３】
スタンダードセル方式では、図９に示すような、平面形状が方形であり、その上下辺が電源配線６１，６２である基本セルを、図１０に示すように行列状に配置する。そして、各基本セルの電源配線に電源の供給元である電源回路を接続する。これによって、電源が各基本セルに供給される。電源回路から各基本セルの電源配線への電源供給は、ストラップ電源と呼ばれる一方向に電源幹線をもつ構造、メッシュ電源と呼ばれる格子状に電源幹線をもつ構造（例えば、特許文献２を参照）などによって実現される。
【特許文献１】特開平８−２３０２９号公報
【特許文献２】特開２０００−８２７４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが従来では、基本セルの上下辺に電源配線が設けられていたため、図１０に示すように、基本セル同士を信号配線６３，６４等の配線で結線する場合、基本セルの電源配線６５を通過する必要が生じる場合が多かった。このような場合には、信号配線６３，６４は、電源配線６５とは異なる配線層を用いて設ける必要がある。したがって、配線混雑が発生しやすいという問題があった。
【０００５】
また従来では、基本セルを配置した後の配線工程において、配線混雑を解消したりタイミング収束をしたりするための手段の一つとして、基本セルを移動する処理を行っていた。ところがこの場合には、該当する基本セルに関する全ての配線を、一旦切断し再度結線することが必要となる。このため、設計工数が大きくなってしまうという問題があった。
【０００６】
本発明は、上記のような従来の問題点に鑑みてなされたものであり、信号配線等の配線混雑を回避でき、かつ、基本セルの移動等による配線の切断・結線に起因する工数の増加を抑制することができる、基本セル構造を有する半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、半導体基板の主面上に半導体素子が設けられ、その上層に電源配線及び信号配線等の配線を配置するための積層構造の配線層が設けられた半導体集積回路装置として、前記半導体素子が前記配線によって結線されてなり、所定の機能を有する基本セルが、複数個、構成されており、前記各基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線が当該基本セルの内部に設けられた電源構造を有するものである。
【０００８】
本発明によると、各基本セルにおいて、電源配線がその内部に設けられているため、基本セル同士を接続する信号配線を、基本セル内部の電源配線を通過させずに配置することが容易になる。このため、電源配線と同じ配線層に信号配線を設けることが可能になり、したがって、配線混雑の発生を抑制することができる。
【０００９】
本発明は、半導体集積回路装置の設計方法として、基本セルを配置する工程と、配置された基本セルについて、配線を行う工程とを備え、前記基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線が当該基本セルの内部に設けられた電源構造を有するものである。
【００１０】
本発明は、半導体基板の主面上に半導体素子が設けられ、その上層に電源配線及び信号配線等の配線を配置するための積層構造の配線層が設けられた半導体集積回路装置として、前記半導体素子が前記配線によって結線されてなり、所定の機能を有する基本セルが、複数個、構成されており、前記各基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線のうち一方が当該基本セルの内部に設けられ、他方が当該基本セルの外周部に設けられた電源構造を有するものである。
【００１１】
本発明は、半導体集積回路装置の設計方法として、基本セルを配置する工程と、配置された基本セルについて、配線を行う工程とを備え、前記基本セルは、平面視で多角形の形状を有し、または、多面体の形状を有し、かつ、電源配線のうち一方が当該基本セルの内部に設けられ、他方が当該基本セルの外周部に設けられた電源構造を有するものである。
【発明の効果】
【００１２】
本発明によると、信号配線等の配線混雑の発生を抑制することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について、図面を参照して説明する。以下の実施形態では、半導体基板の主面上に半導体素子が設けられ、その上層に電源配線及び信号配線等の配線を配置するための積層構造の配線層が設けられた半導体集積回路装置を前提とする。そして、半導体素子が配線によって結線されてなり、所定の機能を有する基本セルが、複数個、構成されているものとする。
【００１４】
（実施形態１）
図１は本発明の実施形態１に係る半導体集積回路装置における基本セルの配置構成を示す図である。図１において、１は基本セル、２は基本セル内部に設けられた電源配線、３は信号配線である。図１に示すように、各基本セル１は平面視で多角形の形状を有している。そして各基本セル１は、電源配線２が当該基本セル１の内部に設けられた電源構造を有する。基本セル１内部の電源配線２は、ストラップ電源、メッシュ電源等の電源配線を介して電源回路に接続される。なお図１では、基本セル１は六角形の形状を有しているが、六角形以外の多角形の形状を有していてもよい。
【００１５】
各基本セル１において電源配線２がその内部に設けられているため、信号配線３を、電源配線２を通過させずに配置することが容易になる。このため、電源配線２と同じ配線層に信号配線３を設けることが可能になり、したがって、配線混雑の発生を抑制することができる。
【００１６】
また、各基本セル１において、電源配線２は、当該基本セルの中央部すなわち中心近くに配置されているのが好ましい。これにより、各基本セル１の電源配線２がほぼ等間隔で配置されることになるので、配線混雑をより回避することができる。
【００１７】
なお、基本セルの形状は多面体であってもよい。この場合は、球状ＬＳＩに対して基本セルを配置する際に有効となる。
【００１８】
図２および図３は本実施形態における基本セルの内部構成を示す図である。図２および図３では、説明のための一例としてインバータ回路について示している。図２において、１１，１２は電源配線、１３，１４はウェル領域、１５はゲート電極、１６はデータ出力部である。電源配線１１，１２はリング状の形状を有し、いずれか一方が供給電位用であり、他方が基板電位用である。
【００１９】
また図３において、２１，２２は電源配線、２３，２４はウェル領域、２５はゲート電極、２６はデータ出力部である。なお、電源配線２１，２２は対称形の形状を有し、いずれか一方が供給電位用であり、他方が基板電位用である。
【００２０】
なお、基本セルの電源配線の形状・構造としては、図２に示したようなリング状、図３に示したような対称形、あるいは積層型など様々なものがあり得るが、本発明では、基本セルの内部にあれば、その形状や構造は特に問わない。
【００２１】
また、各基本セル１の電源配線２は、直線上に並ぶように、配置されているのが好ましい。例えば図４に示すように、縦、横、斜めなどの直線ＬＮ上に並ぶように電源配線２が配置されている場合、この直線ＬＮと並行する信号配線は、電源配線２上を通過することなく配置することができる。このため、配線混雑を回避することができる。
【００２２】
また図５に示すように、各基本セル１は、同一の形状および大きさを有するものとしてもよい。この場合、基本セル群の配置密度が高くなるため、チップ面積削減可能であり、コスト削減が可能である。
【００２３】
また、本実施形態に係る半導体集積回路装置の設計方法は、上述した構造の基本セルを配置する工程と、配置された基本セルについて、配線を行う工程とを備えたものである。
【００２４】
そして、上述した構造の基本セルを用いる場合、電源配線が当該基本セル内部に配置されているため、基本セル外周に対するレイアウト制約が従来手法よりも少ない。このため、基本セルを回転させることによって、配線混雑の緩和やタイミングの最適化が可能となる。すなわち、配線工程において、配置された基本セルを回転させる処理を行うようにしてもよい。この場合、回転させた基本セルに関する配線以外は、切断および再結線の必要がないため、設計工数を削減することが可能である。
【００２５】
また、配置工程において、図６に示すように、配置した複数の基本セルを結合することによって、新たな基本セル３１を構成する処理を行うようにしてもよい。
【００２６】
また、配線工程において、形状および大きさが同一の基本セル同士を配線接続する場合、当該基本セルを隣接させ、セル内配線によって接続する処理を行うようにしてもよい。例えば図７に示すように、同一の形状および大きさを有する基本セル４１同士は隣接して配置し、セル内配線４２によって接続する。また同様に、同一の形状および大きさを有する基本セル４３同士も隣接して配置し、セル内配線４４によって接続する。そして、基本セル４１と基本セル４３とは、セル外配線４５によって接続する。
【００２７】
（実施形態２）
図８は本発明の実施形態２に係る半導体集積回路装置における基本セルの内部構成を示す図である。図８では、説明のための一例としてインバータ回路について示している。図８において、５１，５２は電源配線、５３，５４はウェル領域、５５はゲート電極、５６はデータ出力部である。電源配線５１，５２はいずれか一方が供給電位用であり、他方が基板電位用である。
【００２８】
図８に示すように、本実施形態における基本セルは、平面視で多角形の形状を有している。そして、一方の電源配線５１が当該基本セルの内部に設けられ、他方の電源配線５２が当該基本セルの外周部に設けられた電源構造を有する。なお図８では、基本セルは六角形の形状を有しているが、六角形以外の多角形の形状を有していてもよい。また電源配線５１，５２の形状は図８に示したものに限られるものではなく、一方が基本セルの内部にあり、他方が基本セルの外周部にあれば、その形状は問わない。
【００２９】
なお、基本セルの形状は多面体であってもよい。
【００３０】
また、基本セル内部に配置された電源配線は、当該基本セルの中央部すなわち中心近くに配置されているのが好ましい。
【００３１】
また、半導体集積回路装置に複数の基本セルが構成された場合、各基本セルの内部に配置された電源配線は、直線上に並ぶように、配置されているのが好ましい。また、各基本セルは、同一の形状および大きさを有するものとしてもよい。
【００３２】
また、本実施形態に係る半導体集積回路装置の設計方法は、上述した構造の基本セルを配置する工程と、配置された基本セルについて、配線を行う工程とを備えたものである。そして、配線工程において、配置された基本セルを回転させる処理を行うようにしてもよい。また配置工程において、配置した複数の基本セルを結合することによって、新たな基本セルを構成する処理を行うようにしてもよい。
【００３３】
また、上述の基本セル構造を持つ場合には、内部の電源配線５１と外周の電源配線５２に供給する電源の電位、供給元が異なる等の場合には、複数の電源電圧を持つセルを構成する。複数の電源電圧を持つセルとは、例えば、セル内部にレベルシフタ回路を内蔵しており、電源電圧が３．３Ｖで動作するトランジスタと電源電圧が１．２Ｖで動作するトランジスタとが混載しているようなセルである。あるいは、同じ電源電圧で動作するトランジスタであっても、ノイズ抑制の観点より、電源供給元Ａと電源供給元Ｂ（同電位、異供給元）から供給される電源にて動作するトランジスタが混載しているようなセルである。
【産業上の利用可能性】
【００３４】
本発明は、例えば、ＡＳＩＣ設計を適用する半導体集積回路に有用である。
【図面の簡単な説明】
【００３５】
【図１】実施形態１に係る半導体集積回路装置における基本セルの配置構成を示す図である。
【図２】実施形態１における基本セルの内部構成図である。
【図３】実施形態１における基本セルの内部構成図である。
【図４】実施形態１における基本セルの配置構成図である。
【図５】実施形態１における基本セルの配置構成図である。
【図６】実施形態１における基本セルの配置構成図である。
【図７】実施形態１における基本セルの配置構成図である。
【図８】実施形態２における基本セルの内部構成図である。
【図９】従来の基本セルの内部構成図である。
【図１０】従来の半導体集積回路装置の構成図である。
【符号の説明】
【００３６】
１  基本セル
２  電源配線
３  信号配線
１１，１２  電源配線
２１，２２  電源配線
３１  新たな基本セル
４１，４２  基本セル
４２，４４  セル内配線
５１，５２  電源配線
【図１】
2008172142.tif 000003
【図２】
2008172142.tif 000004
【図３】
2008172142.tif 000005
【図４】
2008172142.tif 000006
【図５】
2008172142.tif 000007
【図６】
2008172142.tif 000008
【図７】
2008172142.tif 000009
【図８】
2008172142.tif 000010
【図９】
2008172142.tif 000011
【図１０】
2008172142.tif 000012