(57)【要約】【課題】半導体集積回路のＤＣ不良に対してＰＴＣ素子を確実にトリップさせることを可能とし、バーンインの信頼性を高めることを目的とする。【解決手段】各半導体集積回路１１ａに対応するＰＴＣ素子２２ａと電圧供給線２５ａの接続をリレーを介して行い、順次リレーをオンさせて電圧供給線２５ａに高電圧を供給し、ＰＴＣ素子２２ａ毎に順番に高電圧を供給することにより、あらかじめ、ＤＣ不良である半導体集積回路１１ａに接続されたＰＴＣ素子２２ａをトリップすることができ、この状態で、一括してバーンインを実施することにより、一括バーンイン時に半導体集積回路１１ａのＤＣ不良に対してＰＴＣ素子２２ａを確実にトリップさせることを可能とし、バーンインの信頼性を高めることができる。【選択図】図１
2008016812.tif 000002
【特許請求の範囲】
【請求項１】
信号または電源電圧または接地電圧を入出力する複数の電極を備えてウェーハ上に複数形成される半導体集積回路に対して一括してバーンインを行う半導体検査装置であって、
全ての前記半導体集積回路が備える全ての前記電極それぞれに接続して検査を行う複数のプローブと、
前記各半導体集積回路が備える信号用の前記電極に前記プローブを介して前記信号を入出力するための複数の信号配線と、
前記各半導体集積回路が備える全ての電源用の前記電極に前記プローブを介して前記電源電圧を供給する電源配線と、
前記各半導体集積回路が備える全ての接地用の前記電極に前記プローブを介して前記接地電圧を供給する接地配線と、
前記電源配線と全てのまたは少なくとも１つの電源用の前記電極との間に挿入されたリレーと、
前記リレーと前記電源用の電極の間に挿入されたＰＴＣ素子と
を有し、前記半導体集積回路毎に順に前記リレーを接続状態にして高電圧を印加し、不良品であることを確認した全ての前記半導体集積回路の前記ＰＴＣ素子をトリップさせた状態で前記バーンインを行うことを特徴とする半導体検査装置。
【請求項２】
前記信号配線と前記各信号用の電極の間にも信号用リレーを挿入し、前記信号用リレーの制御信号を同じ前記半導体集積回路に接続された前記ＰＴＣ素子の出力信号とすることを特徴とする請求項１記載の半導体検査装置。
【請求項３】
信号または電源電圧または接地電圧を入出力する複数の電極を備えてウェーハ上に複数形成される半導体集積回路に対して一括してバーンインを行う半導体検査装置であって、
全ての前記半導体集積回路が備える全ての前記電極それぞれに接続して検査を行う複数のプローブと、
前記各半導体集積回路が備える信号用の前記電極に前記プローブを介して前記信号を入出力するための複数の信号配線と、
前記プローブを介して前記各半導体集積回路が備える同一電圧の電源用の前記電極それぞれに対応する電源電圧を供給する複数の電源配線と、
前記各半導体集積回路が備える全ての接地用の前記電極に前記プローブを介して前記接地電圧を供給する接地配線と、
前記電源配線と全てのまたは少なくとも１つの電源用の前記電極との間に挿入されたリレーと、
前記リレーと前記電源用の電極の間に挿入されたＰＴＣ素子と
を有し、１つの電源電圧に対応する電源用の電極に接続されたリレーの制御信号を外部から入力し、それ以外の電源電圧に対応する電源用の電極に接続されたリレーの制御信号として前記１つの電源電圧に対応する前記ＰＴＣ素子の出力信号を入力し、前記半導体集積回路毎に順に前記１つの電源電圧に対応する電源用の電極に接続されたリレーを接続状態にして高電圧を印加し、不良品であることを確認した全ての前記半導体集積回路の前記ＰＴＣ素子をトリップさせた状態で前記バーンインを行うことを特徴とする半導体検査装置。
【請求項４】
ウェーハに形成された複数の半導体集積回路に対して、不良品である前記半導体集積回路の電源供給をＰＴＣ素子により停止した状態で一括してバーンインする半導体集積回路の検査方法であって、
前記半導体集積回路を１つずつ順番に電源供給して不良品である前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせる工程と、
前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせた状態で全ての前記半導体集積回路を一括してバーンインする工程と
を有することを特徴とする半導体集積回路の検査方法。
【請求項５】
前記電源供給の際の電圧としてバーンイン電圧より低い電圧を用いることを特徴とする請求項４記載の半導体集積回路の検査方法。
【請求項６】
前記電源供給の際の電圧を前記電圧を供給する電源の電流により調整することを特徴とする請求項５記載の半導体集積回路の検査方法。
【請求項７】
ウェーハに形成された複数の半導体集積回路に対して、不良品である前記半導体集積回路の電源供給をＰＴＣ素子により停止した状態で一括してバーンインする半導体集積回路の検査方法であって、
複数個ずつの前記半導体集積回路に順番に電源供給して不良品である前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせる工程と、
前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせた状態で全ての前記半導体集積回路を一括してバーンインする工程と
を有することを特徴とする半導体集積回路の検査方法。
【請求項８】
前記ＰＴＣ素子の出力信号を用いて前記半導体集積回路への信号の入力を制御することを特徴とする請求項４または請求項７のいずれかに記載の半導体集積回路の検査方法。
【請求項９】
前記電源供給をバーンイン時の温度より低い温度で行うことを特徴とする請求項４または請求項７のいずれかに記載の半導体集積回路の検査方法。
【請求項１０】
前記半導体集積回路が複数電源を備える場合に、
１つの電源電圧に対応するＰＴＣ素子の出力信号を用いて、他の電源電圧に対応するＰＴＣ素子への電源電圧の印加を制御することを特徴とする請求項４または請求項７のいずれかに記載の半導体集積回路の検査方法。
【請求項１１】
信号または電源電圧または接地電圧を入出力する複数の電極を備える複数の半導体集積回路を搭載し、前記半導体集積回路に対して一括してバーンインを行う半導体検査装置であって、
全ての前記半導体集積回路が備える全ての前記電極それぞれに接続して検査を行う複数のボード配線端子と、
前記各半導体集積回路が備える信号用の前記電極に前記ボード配線端子を介して前記信号を入出力するための複数の信号配線と、
前記各半導体集積回路が備える全ての電源用の前記電極に前記ボード配線端子を介して前記電源電圧を供給する電源配線と、
前記各半導体集積回路が備える全ての接地用の前記電極に前記ボード配線端子を介して前記接地電圧を供給する接地配線と、
前記電源配線と全てのまたは少なくとも１つの電源用の前記電極との間に挿入されたリレーと、
前記リレーと前記電源用の電極の間に挿入されたＰＴＣ素子と
を有し、前記半導体集積回路毎に順に前記リレーを接続状態にして高電圧を印加し、不良品であることを確認した全ての前記半導体集積回路の前記ＰＴＣ素子をトリップさせた状態で前記バーンインを行うことを特徴とする半導体検査装置。
【請求項１２】
前記信号配線と前記各信号用の電極の間にも信号用リレーを挿入し、前記信号用リレーの制御信号を同じ前記半導体集積回路に接続された前記ＰＴＣ素子の出力信号とすることを特徴とする請求項１１記載の半導体検査装置。
【請求項１３】
信号または電源電圧または接地電圧を入出力する複数の電極を備える複数の半導体集積回路を搭載し、前記半導体集積回路に対して一括してバーンインを行う半導体検査装置であって、
全ての前記半導体集積回路が備える全ての前記電極それぞれに接続して検査を行う複数のボード配線端子と、
前記各半導体集積回路が備える信号用の前記電極に前記ボード配線端子を介して前記信号を入出力するための複数の信号配線と、
前記ボード配線端子を介して前記各半導体集積回路が備える同一電圧の電源用の前記電極それぞれに対応する電源電圧を供給する複数の電源配線と、
前記各半導体集積回路が備える全ての接地用の前記電極に前記ボード配線端子を介して前記接地電圧を供給する接地配線と、
前記電源配線と全てのまたは少なくとも１つの電源用の前記電極との間に挿入されたリレーと、
前記リレーと前記電源用の電極の間に挿入されたＰＴＣ素子と
を有し、１つの電源電圧に対応する電源用の電極に接続されたリレーの制御信号を外部から入力し、それ以外の電源電圧に対応する電源用の電極に接続されたリレーの制御信号として前記１つの電源電圧に対応する前記ＰＴＣ素子の出力信号を入力し、前記半導体集積回路毎に順に前記１つの電源電圧に対応する電源用の電極に接続されたリレーを接続状態にして高電圧を印加し、不良品であることを確認した全ての前記半導体集積回路の前記ＰＴＣ素子をトリップさせた状態で前記バーンインを行うことを特徴とする半導体検査装置。
【請求項１４】
半導体検査装置上に搭載された複数の半導体集積回路に対して、不良品である前記半導体集積回路の電源供給をＰＴＣ素子により停止した状態で一括してバーンインする半導体集積回路の検査方法であって、
前記半導体集積回路を１つずつ順番に電源供給して不良品である前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせる工程と、
前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせた状態で全ての前記半導体集積回路を一括してバーンインする工程と
を有することを特徴とする半導体集積回路の検査方法。
【請求項１５】
前記電源供給の際の電圧としてバーンイン電圧より低い電圧を用いることを特徴とする請求項１４記載の半導体集積回路の検査方法。
【請求項１６】
前記電源供給の際の電圧を前記電圧を供給する電源の電流により調整することを特徴とする請求項１５記載の半導体集積回路の検査方法。
【請求項１７】
半導体検査装置上に搭載された複数の半導体集積回路に対して、不良品である前記半導体集積回路の電源供給をＰＴＣ素子により停止した状態で一括してバーンインする半導体集積回路の検査方法であって、
複数個ずつの前記半導体集積回路に順番に電源供給して不良品である前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせる工程と、
前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせた状態で全ての前記半導体集積回路を一括してバーンインする工程と
を有することを特徴とする半導体集積回路の検査方法。
【請求項１８】
前記ＰＴＣ素子の出力信号を用いて前記半導体集積回路への信号の入力を制御することを特徴とする請求項１４または請求項１７のいずれかに記載の半導体集積回路の検査方法。
【請求項１９】
前記電源供給をバーンイン時の温度より低い温度で行うことを特徴とする請求項１４または請求項１７のいずれかに記載の半導体集積回路の検査方法。
【請求項２０】
前記半導体集積回路が複数電源を備える場合に、
１つの電源電圧に対応するＰＴＣ素子の出力信号を用いて、他の電源電圧に対応するＰＴＣ素子への電源電圧の印加を制御することを特徴とする請求項１４または請求項１７のいずれかに記載の半導体集積回路の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェーハ一括プローブを用いたバーンインまたはバーンインボードを用いた一括バーンインを行う半導体検査装置および半導体集積回路の検査方法に関するものである。
【背景技術】
【０００２】
半導体デバイスやウェーハにおいては、従来から、製造初期に発生する不良品をスクリーニングするために、半導体デバイスやウェーハを高温、高電圧条件下で動作させることにより加速試験を行っている。これをバーンインと呼ぶ。近年では、ウェーハレベルで一括バーンインする技術（以降、ウェーハレベルバーンインと言う）が行なわれることが多くなっている。ウェーハレベルバーンインでは、デバイスの電源電極、複数の入出力電極に、それぞれ高電圧、信号を入力して動作させて検査を行う。
【０００３】
通常、半導体ウェーハは、ウェーハ上に製造された複数のデバイスが全て良品である確率は低く、ウェーハ上に不良品と良品が混在する。また、ウェーハレベルバーンインでは、良品のみにストレスを印加して行い、不良品は絶縁されて動作させないようにして検査を行う場合が多い。
【０００４】
ここで、従来のウェーハレベルバーンインにおけるプローブカード（半導体検査装置）の構成について図７を用いて説明する。
図７（ａ）は従来のプローブカードの裏面を示す平面図であり、プローブカードの各半導体集積回路１１に接触する面に対する反対面の様子を示している。図７（ｂ）は従来のプローブカードの断面構造を示す断面図である。
【０００５】
図７（ｂ）に示すように、半導体ウェーハ１０上には複数の半導体集積回路１１が形成されており、各半導体集積回路１１には検査用電極１２が形成されている。尚、各半導体集積回路１１には通常、複数の検査用電極１２が形成されているが、図示の都合上、図７（ｂ）においては、各半導体集積回路１１に１つの検査用電極１２が形成されている場合を示している。また、図７（ａ）における一点鎖線は、検査時において半導体ウェーハ１０にプローブカードを設置した場合の半導体集積回路１１の位置関係を示している。
【０００６】
図７（ａ）、（ｂ）に示すように、プローブカードを構成するカード本体２０の表面には、半導体集積回路１１の各検査用電極１２と対応してプローブ端子２１が形成されており、カード本体２０の裏面におけるプローブ端子２１と対応する部位には、電流量に応じて遮断動作する電流遮断回路であるＰＴＣ（Ｐｏｓｉｔｉｖｅ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｅｆｆｉｃｉｅｎｔ  ）素子２２がそれぞれ形成されている。また、カード本体２０におけるプローブ端子２１が形成されている部位にはカード本体２０を表裏方向に貫通するコンタクト２３が形成されており、コンタクト２３の表面側はプローブ端子２１と接続され、コンタクト２３の裏面側はＰＴＣ素子２２と接続されている。
【０００７】
カード本体２０の裏面の周縁部には、外部装置から電圧が印加される外部電極２４が形成されていると共に、カード本体２０の裏面には、外部電極２４と各ＰＴＣ素子２２とを接続する共通の電圧供給線２５が分岐して延びている。これにより、外部電極２４に電圧が印加されると、印加された電圧は共通の電圧供給線２５、ＰＴＣ素子２２及びコンタクト２３を介して各プローブ端子２１に印加される。尚、共通の電圧供給線２５は、外部電極２４から分岐した複数の共通の電圧供給線２５によって、半導体ウェーハ１０上の行または列毎の半導体集積回路１１に対応するＰＴＣ素子２２に共通して接続される構成であっても良い。また、共通の電圧供給線２５としては、電源電圧を印加するための電源電圧供給線であってもよいし、接地電圧を印加するための接地電圧供給線であってもよい。
【０００８】
ＰＴＣ素子２２としては、ポリマー系ＰＴＣ素子やチタン酸バリウム（ＢａＴｉＯ３）等よりなるセラミック系ＰＴＣ素子等が用いられている。
なお、ポリマー系ＰＴＣ素子は、導電性のカーボンと、ポリオレフィンやフッ素樹脂等の絶縁性のポリマーとが配合されてなる抵抗素子であって、平常状態では、ポリマー中に分散されたカーボンが多数の導電性パスを形成しているので、低い固有抵抗値を有している。ところが、平常状態から徐々に温度を上昇させると、ポリマーの熱膨張率はカーボンの熱膨張率よりも高いので、カーボンの導電性パスが次第に切断されて、緩やかなＰＴＣ特性を示す。そして、所定温度を過ぎると、急激にＰＴＣ効果が現われる。すなわち、ポリマーの融解による数１０％にも及ぶ体積変化がカーボンの導電性パスを次々に切断するので、抵抗値が数桁、例えば５桁程度増大する。
【０００９】
また、セラミック系ＰＴＣ素子は、不純物の添加量を調整することにより、ＰＴＣ効果が現われる所定温度を選択することができ、例えば、チタン酸バリウムよりなるセラミック系ＰＴＣ素子では、不純物としてＰｂを添加するとＰＴＣ効果が現われる温度を高温側にシフトでき、Ｐｂの添加量の増加に伴ってＰＴＣ効果が現われる温度は高温側にシフトする。
【００１０】
ＰＴＣ素子に多量の電流が流れたり、ＰＴＣ素子の温度が上昇したりして、ＰＴＣ素子の抵抗値が定常状態に比べて著しく高抵抗になる現象はトリップと称される。定常状態ではＰＴＣ素子の抵抗値は負荷に対して非常に低い値で安定しているが、流れる電流の量がＰＴＣ素子の特性によって決まる基準（トリップ電流）を超えると、自己発熱によりＰＴＣ素子の抵抗が高くなり、ＰＴＣ素子を流れる電流は微小に制限される。ＰＴＣ素子が一旦トリップ状態になると、ＰＴＣ素子は抵抗値が高くなった状態で安定するため、ＰＴＣ素子はトリップ状態を保持し続ける。そして、電源が切られてＰＴＣ素子の温度が元に戻るか、又は、回路の電圧が十分に低くなる（ＰＴＣ素子の発熱量が放熱量に比べて小さくなる）と、ＰＴＣ素子は自動的に定常状態に戻る。
【００１１】
上記のように、ウェーハレベルバーンインに用いるプローブカードに、各半導体集積回路に電圧を供給する電圧供給線と、各半導体集積回路に対応するように電圧供給線上に付加されるＰＴＣ素子を備えることにより、ウェーハレベルバーンイン時にＤＣ不良の半導体集積回路には多量の電流が流れるため、ＰＴＣ素子が高抵抗化し、半導体集積回路を絶縁することができる（例えば、特許文献１参照）。
【特許文献１】特開平１１−８７４４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
近年、プロセスの微細化が急速に進み、これに伴って半導体集積回路の消費電力が非常に大きくなってきている。動作停止時の電源電流（オフリーク）は温度に対して指数関数的に増える傾向があり、微細化によるオフリークの増加はバーンインの高温、高電圧条件では深刻な問題となっている。
【００１３】
通常、半導体ウェーハは、ウェーハ上に製造された複数のデバイスが全て良品である確率は低く、ウェーハ上に不良品と良品が混在しており、ウェーハレベルバーンインでは、良品のみにストレスを印加することとし、不良品は絶縁され、動作させない状態で行う場合が多い。特に、ＤＣ不良（多量の電流が流れる）に関しては、電源を複数の半導体集積回路で共通に接続している場合には、絶縁することが必須となっているが、オフリークの増加と、前記のようなＤＣ不良との差異を見極めにくいという問題を有している。
【００１４】
ところで、上記従来技術における半導体検査装置では、ＰＴＣ素子が電源供給線もしくは、接地共通線に並列に接続されている。
このような配置では、オフリークの多い半導体集積回路の外乱により、各ＰＴＣ素子に供給される電流が不足するため、ＤＣ不良品におけるＰＴＣ素子に対して確実にトリップ電流を流して半導体集積回路を絶縁することができないという問題点があった。
【００１５】
本発明の半導体検査装置および半導体集積回路の検査方法は、上記従来の問題点を解決するもので、半導体集積回路のＤＣ不良に対してＰＴＣ素子を確実にトリップさせることを可能とし、ウェーハレベルバーンインおよび一括パッケージバーンインの信頼性を高めることを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、請求項１記載の半導体検査装置は、信号または電源電圧または接地電圧を入出力する複数の電極を備えてウェーハ上に複数形成される半導体集積回路に対して一括してバーンインを行う半導体検査装置であって、全ての前記半導体集積回路が備える全ての前記電極それぞれに接続して検査を行う複数のプローブと、前記各半導体集積回路が備える信号用の前記電極に前記プローブを介して前記信号を入出力するための複数の信号配線と、前記各半導体集積回路が備える全ての電源用の前記電極に前記プローブを介して前記電源電圧を供給する電源配線と、前記各半導体集積回路が備える全ての接地用の前記電極に前記プローブを介して前記接地電圧を供給する接地配線と、前記電源配線と全てのまたは少なくとも１つの電源用の前記電極との間に挿入されたリレーと、前記リレーと前記電源用の電極の間に挿入されたＰＴＣ素子とを有し、前記半導体集積回路毎に順に前記リレーを接続状態にして高電圧を印加し、不良品であることを確認した全ての前記半導体集積回路の前記ＰＴＣ素子をトリップさせた状態で前記バーンインを行うことを特徴とする。
【００１７】
請求項２記載の半導体検査装置は、請求項１記載の半導体検査装置において、前記信号配線と前記各信号用の電極の間にも信号用リレーを挿入し、前記信号用リレーの制御信号を同じ前記半導体集積回路に接続された前記ＰＴＣ素子の出力信号とすることを特徴とする。
【００１８】
請求項３記載の半導体検査装置は、信号または電源電圧または接地電圧を入出力する複数の電極を備えてウェーハ上に複数形成される半導体集積回路に対して一括してバーンインを行う半導体検査装置であって、全ての前記半導体集積回路が備える全ての前記電極それぞれに接続して検査を行う複数のプローブと、前記各半導体集積回路が備える信号用の前記電極に前記プローブを介して前記信号を入出力するための複数の信号配線と、前記プローブを介して前記各半導体集積回路が備える同一電圧の電源用の前記電極それぞれに対応する電源電圧を供給する複数の電源配線と、前記各半導体集積回路が備える全ての接地用の前記電極に前記プローブを介して前記接地電圧を供給する接地配線と、前記電源配線と全てのまたは少なくとも１つの電源用の前記電極との間に挿入されたリレーと、前記リレーと前記電源用の電極の間に挿入されたＰＴＣ素子とを有し、１つの電源電圧に対応する電源用の電極に接続されたリレーの制御信号を外部から入力し、それ以外の電源電圧に対応する電源用の電極に接続されたリレーの制御信号として前記１つの電源電圧に対応する前記ＰＴＣ素子の出力信号を入力し、前記半導体集積回路毎に順に前記１つの電源電圧に対応する電源用の電極に接続されたリレーを接続状態にして高電圧を印加し、不良品であることを確認した全ての前記半導体集積回路の前記ＰＴＣ素子をトリップさせた状態で前記バーンインを行うことを特徴とする。
【００１９】
請求項４記載の半導体集積回路の検査方法は、ウェーハに形成された複数の半導体集積回路に対して、不良品である前記半導体集積回路の電源供給をＰＴＣ素子により停止した状態で一括してバーンインする半導体集積回路の検査方法であって、前記半導体集積回路を１つずつ順番に電源供給して不良品である前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせる工程と、前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせた状態で全ての前記半導体集積回路を一括してバーンインする工程とを有することを特徴とする。
【００２０】
請求項５記載の半導体集積回路の検査方法は、請求項４記載の半導体集積回路の検査方法において、前記電源供給の際の電圧としてバーンイン電圧より低い電圧を用いることを特徴とする。
【００２１】
請求項６記載の半導体集積回路の検査方法は、請求項５記載の半導体集積回路の検査方法において、前記電源供給の際の電圧を前記電圧を供給する電源の電流により調整することを特徴とする。
【００２２】
請求項７記載の半導体集積回路の検査方法は、ウェーハに形成された複数の半導体集積回路に対して、不良品である前記半導体集積回路の電源供給をＰＴＣ素子により停止した状態で一括してバーンインする半導体集積回路の検査方法であって、複数個ずつの前記半導体集積回路に順番に電源供給して不良品である前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせる工程と、前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせた状態で全ての前記半導体集積回路を一括してバーンインする工程とを有することを特徴とする。
【００２３】
請求項８記載の半導体集積回路の検査方法は、請求項４または請求項７のいずれかに記載の半導体集積回路の検査方法において、前記ＰＴＣ素子の出力信号を用いて前記半導体集積回路への信号の入力を制御することを特徴とする。
【００２４】
請求項９記載の半導体集積回路の検査方法は、請求項４または請求項７のいずれかに記載の半導体集積回路の検査方法において、前記電源供給をバーンイン時の温度より低い温度で行うことを特徴とする。
【００２５】
請求項１０記載の半導体集積回路の検査方法は、請求項４または請求項７のいずれかに記載の半導体集積回路の検査方法において、前記半導体集積回路が複数電源を備える場合に、１つの電源電圧に対応するＰＴＣ素子の出力信号を用いて、他の電源電圧に対応するＰＴＣ素子への電源電圧の印加を制御することを特徴とする。
【００２６】
請求項１１記載の半導体検査装置は、信号または電源電圧または接地電圧を入出力する複数の電極を備える複数の半導体集積回路を搭載し、前記半導体集積回路に対して一括してバーンインを行う半導体検査装置であって、全ての前記半導体集積回路が備える全ての前記電極それぞれに接続して検査を行う複数のボード配線端子と、前記各半導体集積回路が備える信号用の前記電極に前記ボード配線端子を介して前記信号を入出力するための複数の信号配線と、前記各半導体集積回路が備える全ての電源用の前記電極に前記ボード配線端子を介して前記電源電圧を供給する電源配線と、前記各半導体集積回路が備える全ての接地用の前記電極に前記ボード配線端子を介して前記接地電圧を供給する接地配線と、前記電源配線と全てのまたは少なくとも１つの電源用の前記電極との間に挿入されたリレーと、前記リレーと前記電源用の電極の間に挿入されたＰＴＣ素子とを有し、前記半導体集積回路毎に順に前記リレーを接続状態にして高電圧を印加し、不良品であることを確認した全ての前記半導体集積回路の前記ＰＴＣ素子をトリップさせた状態で前記バーンインを行うことを特徴とする。
【００２７】
請求項１２記載の半導体検査装置は、請求項１１記載の半導体検査装置において、前記信号配線と前記各信号用の電極の間にも信号用リレーを挿入し、前記信号用リレーの制御信号を同じ前記半導体集積回路に接続された前記ＰＴＣ素子の出力信号とすることを特徴とする。
【００２８】
請求項１３記載の半導体検査装置は、信号または電源電圧または接地電圧を入出力する複数の電極を備える複数の半導体集積回路を搭載し、前記半導体集積回路に対して一括してバーンインを行う半導体検査装置であって、全ての前記半導体集積回路が備える全ての前記電極それぞれに接続して検査を行う複数のボード配線端子と、前記各半導体集積回路が備える信号用の前記電極に前記ボード配線端子を介して前記信号を入出力するための複数の信号配線と、前記ボード配線端子を介して前記各半導体集積回路が備える同一電圧の電源用の前記電極それぞれに対応する電源電圧を供給する複数の電源配線と、前記各半導体集積回路が備える全ての接地用の前記電極に前記ボード配線端子を介して前記接地電圧を供給する接地配線と、前記電源配線と全てのまたは少なくとも１つの電源用の前記電極との間に挿入されたリレーと、前記リレーと前記電源用の電極の間に挿入されたＰＴＣ素子とを有し、１つの電源電圧に対応する電源用の電極に接続されたリレーの制御信号を外部から入力し、それ以外の電源電圧に対応する電源用の電極に接続されたリレーの制御信号として前記１つの電源電圧に対応する前記ＰＴＣ素子の出力信号を入力し、前記半導体集積回路毎に順に前記１つの電源電圧に対応する電源用の電極に接続されたリレーを接続状態にして高電圧を印加し、不良品であることを確認した全ての前記半導体集積回路の前記ＰＴＣ素子をトリップさせた状態で前記バーンインを行うことを特徴とする。
【００２９】
請求項１４記載の半導体集積回路の検査方法は、半導体検査装置上に搭載された複数の半導体集積回路に対して、不良品である前記半導体集積回路の電源供給をＰＴＣ素子により停止した状態で一括してバーンインする半導体集積回路の検査方法であって、前記半導体集積回路を１つずつ順番に電源供給して不良品である前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせる工程と、前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせた状態で全ての前記半導体集積回路を一括してバーンインする工程とを有することを特徴とする。
【００３０】
請求項１５記載の半導体集積回路の検査方法は、請求項１４記載の半導体集積回路の検査方法において、前記電源供給の際の電圧としてバーンイン電圧より低い電圧を用いることを特徴とする。
【００３１】
請求項１６記載の半導体集積回路の検査方法は、請求項１５記載の半導体集積回路の検査方法において、前記電源供給の際の電圧を前記電圧を供給する電源の電流により調整することを特徴とする。
【００３２】
請求項１７記載の半導体集積回路の検査方法は、半導体検査装置上に搭載された複数の半導体集積回路に対して、不良品である前記半導体集積回路の電源供給をＰＴＣ素子により停止した状態で一括してバーンインする半導体集積回路の検査方法であって、複数個ずつの前記半導体集積回路に順番に電源供給して不良品である前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせる工程と、前記半導体集積回路に接続された前記ＰＴＣ素子をトリップさせた状態で全ての前記半導体集積回路を一括してバーンインする工程とを有することを特徴とする。
【００３３】
請求項１８記載の半導体集積回路の検査方法は、請求項１４または請求項１７のいずれかに記載の半導体集積回路の検査方法において、前記ＰＴＣ素子の出力信号を用いて前記半導体集積回路への信号の入力を制御することを特徴とする。
【００３４】
請求項１９記載の半導体集積回路の検査方法は、請求項１４または請求項１７のいずれかに記載の半導体集積回路の検査方法において、前記電源供給をバーンイン時の温度より低い温度で行うことを特徴とする。
【００３５】
請求項２０記載の半導体集積回路の検査方法は、請求項１４または請求項１７のいずれかに記載の半導体集積回路の検査方法において、前記半導体集積回路が複数電源を備える場合に、１つの電源電圧に対応するＰＴＣ素子の出力信号を用いて、他の電源電圧に対応するＰＴＣ素子への電源電圧の印加を制御することを特徴とする。
【００３６】
以上により、半導体集積回路のＤＣ不良に対してＰＴＣ素子を確実にトリップさせることを可能とし、ウェーハレベルバーンインおよび一括パッケージバーンインの信頼性を高めることができる。
【発明の効果】
【００３７】
以上のように、プローブカードまたはバーンインボードにおいて、各半導体集積回路に対応するＰＴＣ素子と電圧供給線の接続をリレーを介して行い、順次リレーをオンさせて電圧供給線に高電圧を供給し、ＰＴＣ素子毎に順番に高電圧を供給することにより、あらかじめ、ＤＣ不良である半導体集積回路に接続されたＰＴＣ素子をトリップすることができ、この状態で、一括してバーンインを実施することにより、ＤＣ不良である半導体集積回路に接続されたＰＴＣ素子はトリップ状態が保持されるため、一括バーンイン時に半導体集積回路のＤＣ不良に対してＰＴＣ素子を確実にトリップさせることを可能とし、ウェーハレベルバーンインおよび一括パッケージバーンインの信頼性を高めることができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明にかかわる半導体検査装置および半導体集積回路の検査方法における実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
本発明の実施の形態１は、ＰＴＣ素子とリレーに関するものであり、図１を用いて詳細に説明する。図１は本発明の実施の形態１における半導体検査装置の接続状態を示す図である。
【００３９】
図１において、２２ａはＰＴＣ素子、２４ａは外部電極、２５ａは共通の電圧もしくは電流供給線である。以上の構成は、図７に示す従来技術におけるプローブカードの裏面の平面構造と同様である。１０ａは半導体ウェーハ、１１ａは半導体集積回路、１２ａは検査用電源電極である。そして、１は本発明にかかわるリレーもしくはリレー回路である。
【００４０】
リレーもしくはリレー回路１は共通の電圧もしくは電流供給線２５ａに並列に接続され、ＰＴＣ素子２２ａはリレーもしくはリレー回路１に直列に接続されて、各プローブ端子２１ａを介して、検査用電源電極１２ａに接続される。また、図１では、リレーもしくはリレー回路１はＰＴＣ素子と電圧もしくは電流供給線２５ａの間に接続されているが、ＰＴＣ素子２２ａと各プローブ端子２１ａの間に接続してもよい。
【００４１】
図１の例では、共通の電圧もしくは電流供給線２５ａは外部電極２４ａから供給され、行毎の半導体集積回路１１ａに接続される複数の供給線に分岐されている。
なお、半導体集積回路１１ａへの電圧または電流の供給は図７のような構成でなくてもかまわない。例えば、ＰＴＣ素子２２ａの端子もしくは、ＰＴＣ素子２２ａを実装する基板の配線層（本基板に電圧もしくは電流供給配線２５ａも形成する）で当接することも可能である。
【００４２】
以上の説明では、検査用電源電極１２ａ毎にリレーもしくはリレー回路１を有しており、それぞれオン・オフ制御することができる構成について説明しているが、検査用電源電極１２ａの全てにリレーもしくはリレー回路１およびＰＴＣ素子２２ａを必ずしも形成する必要はなく、動作を停止させるのに最低限必要な検査用電源電極１２ａにリレーもしくはリレー回路１およびＰＴＣ素子２２ａを形成する構成であってもかまわない。
【００４３】
以下、本発明における半導体集積回路の検査方法について説明する。
まず、ウェーハレベルバーンインを行う前にＤＣ不良の半導体集積回路１１ａに接続されたＰＴＣ素子２２ａをトリップさせる。
【００４４】
最初に、図１のｍ行目に着目し、ｍ行１列目のリレーもしくはリレー回路１をオンする。
この状態で、ウェーハレベルバーンインを開始するために、図示しないバーンイン装置から外部電極２４ａに電圧が印加されると、印加された電圧は共通の電圧もしくは電流供給線２５ａ、リレーもしくはリレー回路１、ＰＴＣ素子２２ａ及びプローブ端子２１ａを介して、ｍ行１列目の半導体集積回路１１ａの検査用電源電極１２ａに印加される。
【００４５】
この時、半導体集積回路１１ａにＤＣ不良が存在するとすると異常に多量の電流が流れるため、接続されたＰＴＣ素子２２ａにも多量の電流が流れ、該ＰＴＣ素子２２ａが高温になってトリップ状態となり、その抵抗値が著しく上昇することにより、ＤＣ不良の半導体集積回路１１ａには電圧が印加されなくなる。これに対して、半導体集積回路１１ａが良品であれば、ＰＴＣ素子２２ａは低抵抗で接続を維持し、正常にオンしたまま電圧を印加することができる。
【００４６】
続いて、ｍ行２列目のリレーをオンする。
この状態で外部電極２４ａに電圧が印加されると、ＰＴＣ素子２２ａは半導体集積回路１１ａがＤＣ不良などで異常に多量の電流が流れると、ＰＴＣ素子２２ａにも多量の電流が流れ、該ＰＴＣ素子２２ａが高温になってその抵抗値が著しく上昇するため、不良の半導体集積回路１１ａには電圧が印加されなくなる。半導体集積回路１１ａが良品であれば、ＰＴＣ素子２２ａは低抵抗で接続を維持し、正常にオンしたまま電圧を印加することができる。
【００４７】
以降同様にｐ列まで実施することで、ＤＣ不良である半導体集積回路１１ａを確認すると共に、ＰＴＣ素子２２ａの温度が下がるまでの間はトリップ状態が維持され、この状態でウェーハレベルバーンインを実施すると、ｍ行全体の異常に多量の電流を流す不良の半導体集積回路１１ａを共通の電圧もしくは電流供給配線から切断することができる。
【００４８】
さらに、各行に対しても同様に電圧印加を行うことにより、半導体ウェーハ１０ａ全体のＤＣ不良である半導体集積回路１１ａのＰＴＣ素子２２ａをトリップ状態にすることができる。
【００４９】
ここで、ＰＴＣ素子２２ａを用いずに、リレーだけでＤＣ不良である半導体集積回路１１ａへの電源供給を停止することも可能であるが、例え、ＤＣ不良である半導体集積回路１１ａを検出できたとしても、ウェーハレベルバーンイン時に、ＤＣ不良である半導体集積回路１１ａに対してリレーを切り離す必要がある。これに対してＰＴＣ素子２２ａが接続されていることで、リレーを切り離すことなく、ＰＴＣ素子２２ａがトリップ状態である間はＤＣ不良である半導体集積回路１１ａに電圧が印加されなくなる。
【００５０】
また、仮に、ＤＣ不良である半導体集積回路１１ａが多数あった場合、１度に半導体ウェーハ１０ａ全体あるいは行全体に電圧を印加すると、各ＤＣ不良である半導体集積回路１１ａのＰＴＣ素子２２ａをトリップさせるだけの電流が不足する場合があった。本発明において、半導体集積回路１１ａを１つずつに電圧を印加して、ＤＣ不良である半導体集積回路１１ａのＰＴＣ素子２２ａをトリップさせることにより、ＰＴＣ素子をトリップさせるための共通電源の供給能力を低減させることができる。また、１つずつに限らず、ＰＴＣ素子２２ａをトリップさせるために供給する共通電源の供給能力の範囲内で、複数個の半導体集積回路１１ａ毎に電圧を印加することも可能である。
【００５１】
例えば、行毎に分岐された共通の電圧もしくは電流供給線２５ａが配線され、共通の電圧もしくは電流供給線２５ａにｑ個の半導体集積回路１１ａと半導体集積回路１１ａに直列に接続されたＰＴＣ素子２２ａが並列に接続されていた場合で、ＰＴＣ素子２２ａのトリップ電流がＩ［Ａ］であった場合、共通の電圧もしくは電流供給線２５ａに供給する元電源の電流容量は最大で
ｑ×Ｉ  ［Ａ］・・・  式１    
必要になる。
【００５２】
しかしながら、本発明によれば、半導体集積回路１１ａの良品の電流をｉ［Ａ］とした場合、最大で
（ｑ−１）×ｉ＋Ｉ  ［Ａ］・・・  式２
でよい。
【００５３】
当然、半導体集積回路１１ａの良品の電流ｉは、ＰＴＣ素子２２ａのトリップ電流Ｉよりも小さい。
最後に、半導体ウェーハ１０ａ全体のＤＣ不良である半導体集積回路１１ａのＰＴＣ素子２２ａをトリップした状態のまま、一括してウェーハレベルバーンインを実施する。
【００５４】
このように、半導体集積回路に接続されたＰＴＣ素子毎に順番に電圧を印加することにより、ウェーハレベルバーンインを行う前に全てのＤＣ不良の半導体集積回路に接続されたＰＴＣ素子をトリップさせ、ＰＴＣ素子が定常状態に戻るまでの一定の時間を利用して、全てのＤＣ不良の半導体集積回路に接続されたＰＴＣ素子をトリップした状態で一括してウェーハレベルバーンインを実施することができるため、ウェーハレベルバーンイン時に半導体集積回路のＤＣ不良に対してＰＴＣ素子を確実にトリップさせることを可能とし、ウェーハレベルバーンインの信頼性を高めることができる。
【００５５】
（実施の形態２）
しかしながら、先に述べたように、昨今の半導体の微細化により、良品の電流ｉが増加傾向にあり、高電圧での電流がＤＣ不良での電流と間違えるほどの高電流になることが多くなってきている。
【００５６】
本実施の形態は、上記のように、良品における電流量が多く、ＤＣ不良時の電流量との区別がつきにくい場合の検査方法であり、図４を参照して説明する。
図４は半導体集積回路の電流−電圧特性を示す図である。
【００５７】
一般的に、図４に示すように、半導体集積回路、特にＭＯＳ集積回路の電流は、電圧の二乗に比例する。これに対し、電源ショートなどの多量の電流が流れる不良を内在する半導体集積回路の電流は、金属抵抗に見られるように、電圧に直線的に比例する場合が多い。そのために、一般的なバーンイン電圧程度では、同一電圧時の良品とＤＣ不良品との電流量の差は電圧が低くなるほど大きくなると言える。
【００５８】
この特性を利用して、実施の形態１で説明したウェーハレベルバーンイン前のＰＴＣ素子トリップ工程において、リレーをオンした際の共通の電圧もしくは電流供給配線に印加する電圧を通常バーンイン使用電圧に対して少し低くすることで、不良品と良品との電流差を大きくすることができ、良品とＤＣ不良品の区別を明確にすることにより、トリップ電流値の設定を十分にマージンを取って行うことができる。
【００５９】
例えば、５Ｖ印加時に５００ｍＡ流れる良品と不良品があることを想定した場合で、不良品が１０Ω程度の線抵抗のショートモードで流れていた場合、３Ｖに電圧を下げると、
３Ｖ／１０Ω＝３００ｍＡになる。
これに対し、良品がトランジスタの二乗特性で電流が流れていた場合で実際にはしきいち電圧を超えてから電流がながれるが、０Ｖからながれるとして、５Ｖで５００ｍＡながれる製品では、係数が２０で、
２０×  （電圧）２で電流が増える。
上記デバイスの電圧を３Ｖに下げると、
２０×（３Ｖ）２＝１８０ｍＡになる。
このことから、５Ｖでは同等の電流でも、電圧を下げることで電流差が発生しトリップさせることができる。
【００６０】
この例では５Ｖから２Ｖに電圧を下げることで１２０ｍＡの差分が発生する。
トリップしたＰＴＣ素子は、その後、ウェーハレベルバーンイン時において、バーンイン電圧にあげても定常状態に復帰することはなく、安定して、多量の電流を流す不良の半導体集積回路の電圧を絶縁することができる。
【００６１】
この時、電圧の低下を印加する電流量を小さくすることにより実現することもできる。
このように、実施の形態１におけるＰＴＣ素子をトリップさせる際に、バーンイン電圧よりも低い電圧を印加することにより、ＰＴＣ素子のトリップ電流を確実に流し、ウェーハレベルバーンイン時に半導体集積回路のＤＣ不良に対してＰＴＣ素子を確実にトリップさせることを可能とし、ウェーハレベルバーンインの信頼性を高めることができる。
【００６２】
リレーは一つずつオンすることで確実に動作させることができるが、半導体集積回路の特性によっては、複数個のリレーをオンしても同様の効果を得ることができる。
（実施の形態３）
さらに、半導体集積回路、特にＭＯＳ集積回路ではバーンイン条件下ではオフリーク電流が加わり、電流ｉが増加する傾向にある。これに伴い、高温での電流がＤＣ不良での電流と間違えるほどの高電流になることが多くなってきている。
【００６３】
本実施の形態では、上記ように、高温雰囲気のために、良品における電流量が多く、ＤＣ不良時の電流量との区別がつきにくい場合の検査方法であり、図５を参照して説明する。
【００６４】
図５は半導体集積回路の電流−温度特性を示す図である。
一般的に、図５に示すように、半導体集積回路、特にＭＯＳ集積回路のオフリーク電流は温度に対して指数関数的に変化する。これに対し、電源ショートなどの多量の電流が流れる不良を内在する半導体集積回路の電流は、金属抵抗に見られるように、温度に対して直線的な負の変化をする場合が多い。そのために、一般的なバーンイン温度程度では、同一温度での良品とＤＣ不良品との電流量の差は温度が低くなるほど大きくなる。
【００６５】
この特性を利用して、実施の形態１で説明したウェーハレベルバーンイン前のＰＴＣ素子トリップ工程において、リレーをオンした際の温度を通常バーンイン使用温度に対して低くすることで、不良品と良品との電流差を大きくすることができ、良品とＤＣ不良品の区別を明確にすることにより、トリップ電流値の設定を十分にマージンを取って行うことができる。
【００６６】
トリップしたＰＴＣ素子は、その後、ウェーハレベルバーンイン時において、バーンイン温度にあげても定常状態に復帰することはなく、安定して、多量の電流を流す不良の半導体集積回路の電圧を切断することができる。
【００６７】
このように、実施の形態１におけるＰＴＣ素子をトリップさせる際に、バーンイン温度よりも低い温度で電圧印加することにより、ＰＴＣ素子のトリップ電流を確実に流し、ウェーハレベルバーンイン時に半導体集積回路のＤＣ不良に対してＰＴＣ素子を確実にトリップさせることを可能とし、ウェーハレベルバーンインの信頼性を高めることができる。
【００６８】
リレーは一つずつオンすることで確実に動作させることができるが、半導体集積回路の特性によっては、複数個のリレーをオンしても同様の効果を得ることができる。
（実施の形態４）
本発明の実施の形態４は、半導体集積回路が複数電源を有する場合の半導体検査装置および半導体集積回路の検査方法であり、図２を参照にして詳細に説明する。
【００６９】
図２は実施の形態４における半導体検査装置を説明する図である。
図２において、１は本発明の実施の形態４におけるリレーもしくはリレー回路で、２５ｂの電圧または電流供給線と、２５ｃの電圧または電流供給線とは異なる電圧または電流供給線とにそれぞれ１つずつ接続されている。
【００７０】
図中２は検査用電源電極、３は検査用電源電極２と異なる検査用電源電極で、２２ａのＰＴＣ素子を介して、リレーもしくはリレー回路１にそれぞれ直列に接続されている。４はリレー制御信号で、供給線２５ｂに接続されているＰＴＣ素子２２ａと検査用電源電極２の電源電極との間から出力し、供給線２５ｃに接続されたリレーもしくはリレー回路１を制御する制御信号である。ここでは、供給線２５ｃに接続されたリレーもしくはリレー回路１はリレー制御信号４が論理”Ｈ“レベルの際にオンするものとする。
【００７１】
以下の本発明における検査方法について説明する。
まず、図２の供給線２５ｂに接続されたリレーもしくはリレー回路１をオンする。
次に、実施の形態１〜実施の形態３と同様に、ウェーハレベルバーンインに先立って、ＰＣＴ素子２２ａをトリップするために、図示しないバーンイン装置から供給線２５ｂに電圧が印加されると、印加された電圧は、電圧もしくは電流供給線２５ｂ、リレーもしくはリレー回路１、ＰＴＣ素子２２ａ及びプローブ端子２１ａを介して半導体集積回路１１ａの検査用電源電極２に印加される。
【００７２】
この時、ＰＴＣ素子２２ａは半導体集積回路１１ａがＤＣ不良などで異常に多量の電流が流れると、ＰＴＣ素子２２ａにも多量の電流が流れ、該ＰＴＣ素子２２ａが高温になってその抵抗値が著しく上昇（トリップ）するため、ＤＣ不良の半導体集積回路１１ａには電圧が印加されなくなる。そして、該ＰＴＣ素子２２ａと検査用電源電極３との間の電圧が印加されないため、供給線２５ｃのリレーもしくはリレー回路１がオフ状態を維持し、検査用電源電極２と同時に、検査用電源電極３を切断することができる。
【００７３】
ここで、供給線２５ｂおよび供給線２５ｃに接続されたリレーもしくはリレー回路１とリレー制御信号の制御関係が逆でも同様に動作することは言うまでもない。
また、半導体集積回路１１ａが良品であれば、正常に供給線２５ｂの電圧は、リレーもしくはリレー回路１とＰＴＣ素子２２ａを介して、検査用電源電極２に伝達されるため、供給線２５ｃに接続するリレーもしくはリレー回路１も同時にオンし、検査用電源電極３に電圧を伝達することができる。
【００７４】
本実施の形態では、１個の半導体集積回路１１ａの動作に関して説明したが、実施の形態１のように複数個の半導体集積回路１１ａが接続されている場合も同様である。また、電源の数が３以上の場合でも、１つのＰＴＣ素子からの出力値を他の電源における供給線に接続されたリレーの制御信号にすることにより対応可能である。
【００７５】
本実施の形態に関しても、実施の形態２，３と同様の検査方法を実施して、より確実にＰＴＣ素子をトリップさせることができる。
以上のように、実施の形態１から実施の形態３の半導体集積回路において、動作電源が複数ある場合には、１つのＰＴＣ素子からの出力値を他の電源における供給線に接続されたリレーの制御信号にし、このＰＴＣ素子がトリップ状態の場合には他の電源における供給線に接続されたリレーをオフするように制御することにより、このＰＴＣ素子がトリップ状態になった時点で、他の電源における供給線にも電源を供給することを停止することができる。
【００７６】
（実施の形態５）
本発明の実施の形態５は、半導体集積回路が検査用電源電極および検査用信号電極を有する場合の半導体検査装置および半導体集積回路の検査方法であり、図３を参照にして詳細に説明する。
【００７７】
図３は実施の形態５における半導体検査装置を説明する図である。
図３において、１は本発明の実施の形態５におけるリレーもしくはリレー回路で、２５ａの共通の電圧または電流供給線と、２６ａの共通の信号供給線とにそれぞれ接続されている。
【００７８】
図中１２ａは検査用電源電極で２２ａのＰＴＣ素子を介して、リレーもしくはリレー回路１に直列に接続されている。１３ａは検査用信号電極で、リレーもしくはリレー回路１を介して、共通の信号供給線２６ａに接続されている。検査用信号電極１３ａと共通の信号供給線２６ａを接続するリレーもしくはリレー回路１を制御するリレー制御信号４ａは、ＰＴＣ素子２２ａと検査用電源電極１２ａとの間から共通の信号供給線２６ａに接続するリレーもしくはリレー回路１を制御する制御信号である。ここでは、共通の信号供給線２６ａのリレーもしくはリレー回路１はリレー制御信号４が論理”Ｈ“レベルの際にオンする。
【００７９】
以下の本発明における検査方法について説明する。
まず、図３の供給線２５ａに接続されたリレーもしくはリレー回路１をオンする。
次に、実施の形態１〜実施の形態３と同様に、ウェーハレベルバーンインに先立って、ＰＣＴ素子２２ａをトリップするために、図示しないバーンイン装置から供給線２５ａに電圧が印加されると、印加された電圧は、共通の電圧もしくは電流供給線２５ａ、リレーもしくはリレー回路１、ＰＴＣ素子２２ａ及びプローブ端子２１ａを介して半導体集積回路１１ａの検査用電源電極１２ａに印加される。
【００８０】
この時、ＰＴＣ素子２２ａは半導体集積回路１１ａがＤＣ不良などで異常に多量の電流が流れると、ＰＴＣ素子２２ａにも多量の電流が流れ、該ＰＴＣ素子２２ａが高温になってその抵抗値が著しく上昇（トリップ）するため、不良の半導体集積回路１１ａには電圧が印加されなくなる。そして、該ＰＴＣ素子２２ａと検査用電源電極２との間の電圧が印加されないため、供給線２６ａに接続のリレーもしくはリレー回路１がオフ状態を維持し、検査用電源電極１２ａと同時に、検査用信号電極１３ａを切断することができる。
【００８１】
ここで、供給線２５ａおよび供給線２６ａに接続されたリレーもしくはリレー回路１とリレー制御信号の制御関係が逆でも同様に動作することは言うまでもない。
また、半導体集積回路１１ａが良品であれば、正常に供給線２５ａの電圧は、リレーもしくはリレー回路１とＰＴＣ素子２２ａを介して、検査用電源電極１２ａに伝達されるため、検査用信号電極１３ａに当接するリレーもしくはリレー回路１も同時にオンし、検査用信号電極１３ａに信号を伝達することができる。
【００８２】
本実施の形態では、一動作に関して説明したが、実施の形態１のように複数個の半導体集積回路１１ａが接続されている場合も同様である。
本実施の形態に関しても、実施形態２，３と同様の検査方法を実施して、確実にＰＴＣ素子をトリップさせることができる。
【００８３】
以上のように、実施の形態１から実施の形態３の半導体集積回路において、検査用電源電極の他に１または複数の検査用信号電極がある場合には、検査用電源電極に接続されたＰＴＣ素子からの出力値を検査用信号電極に接続されたリレーの制御信号にし、このＰＴＣ素子がトリップ状態の場合には検査用信号電極に接続されたリレーをオフするように制御することにより、このＰＴＣ素子がトリップ状態になった時点で、検査用信号電極への信号入力を停止することができる。
【００８４】
（実施の形態６）
以上の説明では、ウェーハ状態での一括バーンインにおけるＤＣ不良半導体集積回路への電源供給を停止する場合について説明したが、実装後の半導体集積回路をバーンインボード上で一括してパッケージバーンインする場合においてＤＣ不良半導体集積回路への電源供給を停止することも実施の形態１〜実施の形態５の各実施の形態と同様に可能である。
【００８５】
本発明の実施の形態６は、バーンインボード上のＰＴＣ素子とリレーに関するものであり、図６を用いて詳細に説明する。これは、実施の形態１におけるプローブカードをバーンインボードに置き換えた構成である。図６は本発明の実施の形態６における半導体検査装置の接続状態を示す図である。
【００８６】
図６において、２２ｃはＰＴＣ素子、２４ｃは外部電極、２５ｄは共通の電圧もしくは電流供給線である。以上の構成は、図７に示す従来技術におけるプローブカードの裏面の平面構造と同様である。１０ｃはバーンインボード、１１ｃは実装された半導体集積回路、１２ｃは検査用電源電極である。そして、１は本発明にかかわるリレーもしくはリレー回路である。
【００８７】
リレーもしくはリレー回路１は共通の電圧もしくは電流供給線２５ｄに並列に接続され、ＰＴＣ素子２２ｃはリレーもしくはリレー回路１に直列に接続されて、ボード配線２１ｃを介して、検査用電源電極１２ｃに接続される。また、図６では、リレーもしくはリレー回路１はＰＴＣ素子と電圧もしくは電流供給線２５ｄの間に接続されているが、ＰＴＣ素子２２ｃと各ボード配線２１ｃの間に接続してもよい。
【００８８】
図６の例では、共通の電圧もしくは電流供給線２５ｄは外部電極２４ｃから供給され、行毎の半導体集積回路１１ｃに接続される複数の供給線に分岐されている。
以上の説明では、検査用電源電極１２ｃ毎にリレーもしくはリレー回路１を有しており、それぞれオン・オフ制御することができる構成について説明しているが、検査用電源電極１２ｃの全てにリレーもしくはリレー回路１およびＰＴＣ素子２２ｃを必ずしも形成する必要はなく、動作を停止させるのに最低限必要な検査用電源電極１２ｃにリレーもしくはリレー回路１およびＰＴＣ素子２２ｃを形成する構成であってもかまわない。
【００８９】
以下、本発明における半導体集積回路の検査方法について説明する。
まず、バーンインを行う前にＤＣ不良の半導体集積回路１１ｃに接続されたＰＴＣ素子２２ｃをトリップさせる。
【００９０】
最初に、図６のｍ行目に着目し、ｍ行１列目のリレーもしくはリレー回路１をオンする。
この状態で、パッケージバーンインを開始するために、図示しないバーンイン装置から外部電極２４ｃに電圧が印加されると、印加された電圧は共通の電圧もしくは電流供給線２５ｄ、リレーもしくはリレー回路１、ＰＴＣ素子２２ｃ及びボード配線２１ｃを介して、ｍ行１列目の半導体集積回路１１ｃの検査用電源電極１２ｃに印加される。
【００９１】
この時、半導体集積回路１１ｃにＤＣ不良が存在するとすると異常に多量の電流が流れるため、接続されたＰＴＣ素子２２ｃにも多量の電流が流れ、該ＰＴＣ素子２２ｃが高温になってトリップ状態となり、その抵抗値が著しく上昇することにより、ＤＣ不良の半導体集積回路１１ｃには電圧が印加されなくなる。これに対して、半導体集積回路１１ｃが良品であれば、ＰＴＣ素子２２ｃは低抵抗で接続を維持し、正常にオンしたまま電圧を印加することができる。
【００９２】
続いて、ｍ行２列目のリレーをオンする。
この状態で外部電極２４ｃに電圧が印加されると、ＰＴＣ素子２２ｃは半導体集積回路１１ｃがＤＣ不良などで異常に多量の電流が流れると、ＰＴＣ素子２２ｃにも多量の電流が流れ、該ＰＴＣ素子２２ｃが高温になってその抵抗値が著しく上昇するため、不良の半導体集積回路１１ｃには電圧が印加されなくなる。半導体集積回路１１ｃが良品であれば、ＰＴＣ素子２２ｃは低抵抗で接続を維持し、正常にオンしたまま電圧を印加することができる。
【００９３】
以降同様にｐ列まで実施することで、ＤＣ不良である半導体集積回路１１ｃを確認すると共に、ＰＴＣ素子２２ｃの温度が下がるまでの間はトリップ状態が維持され、この状態で一括バーンインを実施すると、ｍ行全体の異常に多量の電流を流す不良の半導体集積回路１１ｃを共通の電圧もしくは電流供給配線から切断することができる。
【００９４】
さらに、各行に対しても同様に電圧印加を行うことにより、バーンインボード１０ｃ全体のＤＣ不良である半導体集積回路１１ｃのＰＴＣ素子２２ｃをトリップ状態にすることができる。
【００９５】
ここで、ＰＴＣ素子２２ｃを用いずに、リレーだけでＤＣ不良である半導体集積回路１１ｃへの電源供給を停止することも可能であるが、例え、ＤＣ不良である半導体集積回路１１ｃを検出できたとしても、一括バーンイン時に、ＤＣ不良である半導体集積回路１１ｃに対してリレーを切り離す必要がある。これに対してＰＴＣ素子２２ｃが接続されていることで、リレーを切り離すことなく、ＰＴＣ素子２２ｃがトリップ状態である間はＤＣ不良である半導体集積回路１１ｃに電圧が印加されなくなる。
【００９６】
また、仮に、ＤＣ不良である半導体集積回路１１ｃが多数あった場合、１度にバーンインボード１０ｃ全体あるいは行全体に電圧を印加すると、各ＤＣ不良である半導体集積回路１１ｃのＰＴＣ素子２２ｃをトリップさせるだけの電流が不足する場合があった。本発明において、半導体集積回路１１ｃを１つずつに電圧を印加して、ＤＣ不良である半導体集積回路１１ｃのＰＴＣ素子２２ｃをトリップさせることにより、ＰＴＣ素子をトリップさせるための共通電源の供給能力を低減させることができる。また、１つずつに限らず、ＰＴＣ素子２２ｃをトリップさせるために供給する共通電源の供給能力の範囲内で、複数個の半導体集積回路１１ｃ毎に電圧を印加することも可能である。
【００９７】
例えば、行毎に分岐された共通の電圧もしくは電流供給線２５ｄが配線され、共通の電圧もしくは電流供給線２５ｄにｑ個の半導体集積回路１１ｃと半導体集積回路１１ｃに直列に接続されたＰＴＣ素子２２ｃが並列に接続されていた場合で、ＰＴＣ素子２２ｃのトリップ電流がＩ［Ａ］であった場合、共通の電圧もしくは電流供給線２５ｄに供給する元電源の電流容量は最大で
ｑ×Ｉ  ［Ａ］・・・  式３    
必要になる。
【００９８】
しかしながら、本発明によれば、半導体集積回路１１ｃの良品の電流をｉ［Ａ］とした場合、最大で
（ｑ−１）×ｉ＋Ｉ  ［Ａ］・・・  式４
でよい。
【００９９】
当然、半導体集積回路１１ｃの良品の電流ｉは、ＰＴＣ素子２２ｃのトリップ電流Ｉよりも小さい。
最後に、バーンインボード１０ｃ全体のＤＣ不良である半導体集積回路１１ｃのＰＴＣ素子２２ｃをトリップした状態のまま、一括してバーンインを実施する。
【０１００】
このように、半導体集積回路に接続されたＰＴＣ素子毎に順番に電圧を印加することにより、バーンインを行う前に全てのＤＣ不良の半導体集積回路に接続されたＰＴＣ素子をトリップさせ、ＰＴＣ素子が定常状態に戻るまでの一定の時間を利用して、全てのＤＣ不良の半導体集積回路に接続されたＰＴＣ素子をトリップした状態で一括してバーンインを実施することができるため、パッケージバーンイン時に半導体集積回路のＤＣ不良に対してＰＴＣ素子を確実にトリップさせることを可能とし、パッケージバーンインの信頼性を高めることができる。
【０１０１】
これは、ウェーハレベルバーンインの実施の形態１と同様の効果である。
（実施の形態７）
しかしながら、先に述べたように、昨今の半導体の微細化により、良品の電流ｉが増加傾向にあり、高電圧での電流がＤＣ不良での電流と間違えるほどの高電流になることが多くなってきている。
【０１０２】
本実施の形態は、上記のように、良品における電流量が多く、ＤＣ不良時の電流量との区別がつきにくい場合の検査方法であり、図４を参照して説明する。
一般的に、図４に示すように、半導体集積回路、特にＭＯＳ集積回路の電流は、電圧の二乗に比例する。これに対し、電源ショートなどの多量の電流が流れる不良を内在する半導体集積回路の電流は、金属抵抗に見られるように、電圧に直線的に比例する場合が多い。そのために、一般的なバーンイン電圧程度では、同一電圧時の良品とＤＣ不良品との電流量の差は電圧が低くなるほど大きくなると言える。
【０１０３】
この特性を利用して、実施の形態６で説明した一括バーンイン前のＰＴＣ素子トリップ工程において、リレーをオンした際の共通の電圧もしくは電流供給配線に印加する電圧を通常バーンイン使用電圧に対して少し低くすることで、不良品と良品との電流差を大きくすることができ、良品とＤＣ不良品の区別を明確にすることにより、トリップ電流値の設定を十分にマージンを取って行うことができる。
【０１０４】
トリップしたＰＴＣ素子は、その後、バーンイン時において、バーンイン電圧にあげても定常状態に復帰することはなく、安定して、多量の電流を流す不良の半導体集積回路の電圧を絶縁することができる。
【０１０５】
この時、電圧の低下を印加する電流量を小さくすることにより実現することもできる。
このように、実施の形態６におけるＰＴＣ素子をトリップさせる際に、バーンイン電圧よりも低い電圧を印加することにより、ＰＴＣ素子のトリップ電流を確実に流し、パッケージバーンイン時に半導体集積回路のＤＣ不良に対してＰＴＣ素子を確実にトリップさせることを可能とし、パッケージバーンインの信頼性を高めることができる。
【０１０６】
リレーは一つずつオンすることで確実に動作させることができるが、半導体集積回路の特性によっては、複数個のリレーをオンしても同様の効果を得ることができる。
これは、ウェーハレベルバーンインの実施の形態１と同様の効果である。
【０１０７】
実施の形態６，実施の形態７と同様に、ウェーハレベルバーンインの実施の形態３〜５に示す内容も、プローブカードのプローブ端子と供給線の間に形成されたリレーもしくはリレー回路およびＰＴＣ素子を、バーンインボードのボード配線と供給線の間に形成することによりパッケージバーンインでも実施可能で、同様の効果を得ることができる。
【産業上の利用可能性】
【０１０８】
本発明は、半導体集積回路のＤＣ不良に対してＰＴＣ素子を確実にトリップさせることを可能とし、ウェーハレベルバーンインおよび一括パッケージバーンインの信頼性を高めることができ、ウェーハ一括プローブを用いたバーンインまたはバーンインボードを用いた一括バーンインを行う半導体検査装置および半導体集積回路の検査方法等に有用である。
【図面の簡単な説明】
【０１０９】
【図１】本発明の実施の形態１における半導体検査装置の接続状態を示す図
【図２】実施の形態４における半導体検査装置を説明する図
【図３】実施の形態５における半導体検査装置を説明する図
【図４】半導体集積回路の電流−電圧特性を示す図
【図５】半導体集積回路の電流−温度特性を示す図
【図６】実施の形態６における半導体検査装置を説明する図
【図７】（ａ）従来のプローブカードの裏面を示す平面図（ｂ）従来のプローブカードの断面構造を示す断面図
【符号の説明】
【０１１０】
１    リレーもしくはリレー回路
２    検査用電源電極
３    検査用電源電極
４    リレー制御信号
４ａ    リレー制御信号
１０    半導体ウェーハ
１０ａ    半導体ウェーハ
１０ｃ    バーンインボード
１１    半導体集積回路
１１ａ    半導体集積回路
１１ｃ    半導体集積回路
１２    検査用電極
１２ａ    検査用電源電極
１２ｃ    検査用電源電極
１３ａ    検査用信号電極
２０    カード本体
２１    プローブ端子
２１ａ    プローブ端子
２１ｃ    ボード配線
２２    ＰＴＣ素子
２２ａ    ＰＴＣ素子
２２ｃ    ＰＴＣ素子
２３    コンタクト
２４    外部電極
２４ｃ    外部電極
２４ａ    外部電極
２５    電圧供給線
２５ａ    供給線
２５ｂ    供給線
２５ｃ    供給線
２５ｄ    供給線
２６ａ    供給線
【図１】
2008016812.tif 000003
【図２】
2008016812.tif 000004
【図３】
2008016812.tif 000005
【図４】
2008016812.tif 000006
【図５】
2008016812.tif 000007
【図６】
2008016812.tif 000008
【図７】
2008016812.tif 000009