(57)【要約】【課題】層間絶縁膜の形成時にギャップフィル特性を確保でき、コンタクトホールの形成時に開口不良を防止できる半導体素子の製造方法を提供すること。【解決手段】基板２００上に少なくとも１つ以上のゲートパターン２０１を形成するステップと、ゲートパターン２０１を含む基板上に第１の絶縁膜を形成するステップと、周辺領域の第１の絶縁膜をエッチングし、周辺領域の少なくとも１つ以上のゲート側壁スペーサ２０３Ｂ、２０４Ｂを形成するステップと、ゲート側壁スペーサ２０３Ｂ、２０４Ｂを含む基板上に第２の絶縁膜を形成するステップと、セル領域の第２の絶縁膜２０６Ａを所定の厚さにエッチングするステップと、第２の絶縁膜を含む基板全体上に層間絶縁膜を形成するステップと、セル領域の層間絶縁膜、第１の絶縁膜２０３Ａ、及び第２の絶縁膜２０６Ａをエッチングし、コンタクトホールを形成するステップとを含む。【選択図】図２Ｅ
2008311613.tif 000002
【特許請求の範囲】
【請求項１】
第１の領域及び第２の領域を有する基板上に少なくとも１つ以上のゲートパターンを形成するステップと、
該ゲートパターンを含む前記基板上に第１の絶縁膜を形成するステップと、
前記第１の領域の前記第１の絶縁膜をエッチングして、前記第１の領域の少なくとも１つ以上のゲート側壁スペーサを形成するステップと、
該ゲート側壁スペーサを含む前記基板全体の構造上に第２の絶縁膜を形成するステップと、
前記第２の領域の前記第２の絶縁膜を所定の厚さにエッチングするステップと、
前記第２の絶縁膜を含む前記基板全体の構造上に層間絶縁膜を形成するステップと、
前記第２の領域の前記層間絶縁膜、前記第２の絶縁膜、及び前記第１の絶縁膜をエッチングして、コンタクトホールを形成するステップとを含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記第１の絶縁膜が、窒化膜、又は窒化膜と酸化膜との積層構造の膜であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記第２の絶縁膜が、窒化膜であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
前記第２の絶縁膜が、７０Å〜２００Åの範囲内の厚さに形成されることを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項５】
前記第２の領域の前記第２の絶縁膜を所定の厚さにエッチングする前記ステップが、
前記第１の絶縁膜と前記第２の絶縁膜とを合わせた総厚が、前記層間絶縁膜の形成時に不純物の侵入を防止し得る最小の厚さ及び前記コンタクトホールのマージンを確保し得る最大の厚さの間になるように行われることを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項６】
前記第２の領域の前記第２の絶縁膜を所定の厚さにエッチングする前記ステップが、
前記第１の絶縁膜と前記第２の絶縁膜とを合わせた総厚が、７０Å〜２００Åの範囲内となるように行われることを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項７】
前記第２の領域の前記第２の絶縁膜を所定の厚さにエッチングする前記ステップが、
等方性エッチングによって行われることを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項８】
前記等方性エッチングが、
ドライエッチング又はウェットエッチングによって行われることを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項９】
前記ウェットエッチングが、ＢＯＥ（Ｂｕｆｆｅｒｅｄ  Ｏｘｉｄｅ  Ｅｔｃｈａｎｔ）を用いて行われることを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１０】
前記ドライエッチングが、
ＲＩＥ装置、ＭＥＲＩＥ装置、ＩＣＰ装置、及びＥＣＲ装置からなる群の中から選択されるいずれか１つの装置において、ボトムパワーを印加せず、トップパワーを１００Ｗ〜４０００Ｗの範囲内で印加し、圧力を０．２７Ｐａ〜６６．７Ｐａの範囲内で印加して行われることを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１１】
前記ドライエッチングが、ＣＨＦ系、ＣＦ系、ＳＦ系、ＮＦ系、及びＣＨ系ガスからなる群の中から選択されるいずれか１つのガス又は２つ以上の混合ガスをメインガスとして行われることを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１２】
前記ＣＨＦ系ガスがＣＨＦ３又はＣＨ３Ｆを含み、前記ＣＦ系ガスがＣＦ４、Ｃ２Ｆ６、及びＣ２Ｆ４からなる群の中から選択されるいずれか１つを含み、前記ＳＦ系ガスがＳＦ４を含み、前記ＮＦ系ガスがＮＦ３を含み、前記ＣＨ系ガスがＣＨ３を含むことを特徴とする請求項１１に記載の半導体素子の製造方法。
【請求項１３】
前記ドライエッチングが、前記メインガスに、Ａｒ、Ｏ２、Ｈｅ、及びＮ２ガスからなる群の中から選択されるいずれか１つのガス又は２つ以上の混合ガスを添加して行われることを特徴とする請求項１２に記載の半導体素子の製造方法。
【請求項１４】
前記第１の領域の前記ゲート側壁スペーサを形成する前記ステップが、
前記第１の絶縁膜上に、前記第１の領域を露出させる感光膜パターンを形成するステップと、
前記第１の領域の前記第１の絶縁膜をエッチングするステップとを含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１５】
前記第１の領域の前記第１の絶縁膜をエッチングする前記ステップが、
エッチバックによって行われることを特徴とする請求項１４に記載の半導体素子の製造方法。
【請求項１６】
前記第２の領域の前記第２の絶縁膜を所定の厚さにエッチングする前記ステップが、
前記第２の絶縁膜上に、前記第２の領域を露出させる感光膜パターンを形成するステップと、
前記第２の領域の前記第２の絶縁膜を所定の厚さにエッチングするステップとを含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１７】
前記層間絶縁膜が、ＢＰＳＧ膜であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１８】
前記ＢＰＳＧ膜の形成後、ウェット熱処理を行うステップをさらに含むことを特徴とする請求項１７に記載の半導体素子の製造方法。
【請求項１９】
前記第１の領域が、前記第２の領域よりもゲートパターンの密度が低い領域であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項２０】
前記第１の領域が周辺領域、前記第２の領域がセル領域であることを特徴とする請求項１９に記載の半導体素子の製造方法。
【請求項２１】
前記コンタクトホールを形成する前記ステップが、
自己整合コンタクトエッチングによって行われることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項２２】
前記窒化膜が、ＳｉＮ、ＳｉＣＮ、ＳｉＣ、及びＳｉＢＮからなる群の中から選択された少なくとも１つ以上を含むことを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項２３】
第１の領域及び第２の領域を有する基板上に少なくとも１つ以上のゲートパターンを形成するステップと、
少なくとも１つ以上の前記ゲートパターンを含む前記基板上に第１の絶縁膜を形成するステップと、
前記第１の領域の前記第１の絶縁膜をエッチングして、前記第１の領域の少なくとも１つ以上のゲート側壁スペーサを形成するステップと、
前記第２の領域の前記第１の絶縁膜を除去するステップと、
前記ゲート側壁スペーサを含む前記基板全体の構造上に第２の絶縁膜を形成するステップと、
該第２の絶縁膜を含む前記基板全体の構造上に層間絶縁膜を形成するステップと、
前記第２の領域の前記層間絶縁膜及び前記第２の絶縁膜をエッチングして、コンタクトホールを形成するステップとを含むことを特徴とする半導体素子の製造方法。
【請求項２４】
前記第１の絶縁膜が、窒化膜、又は窒化膜と酸化膜との積層構造の膜であることを特徴とする請求項２３に記載の半導体素子の製造方法。
【請求項２５】
前記第２の領域の前記第１の絶縁膜を除去する前記ステップが、
前記第１の絶縁膜が窒化膜と酸化膜との積層構造である場合、前記酸化膜を除去するステップと、前記窒化膜を除去するステップとに分けて行われることを特徴とする請求項２３に記載の半導体素子の製造方法。
【請求項２６】
前記酸化膜を除去するステップが、ウェットエッチングによって行われることを特徴とする請求項２５に記載の半導体素子の製造方法。
【請求項２７】
前記ウェットエッチングが、ＨＦ又はＢＯＥを用いて行われることを特徴とする請求項２６に記載の半導体素子の製造方法。
【請求項２８】
前記窒化膜を除去するステップが、
等方性ドライエッチングによって行われることを特徴とする請求項２５に記載の半導体素子の製造方法。
【請求項２９】
前記ドライエッチングが、
ＲＩＥ装置、ＭＥＲＩＥ装置、ＩＣＰ装置、及びＥＣＲ装置からなる群の中から選択されるいずれか１つの装置において、ボトムパワーを印加せず、トップパワーを１００Ｗ〜４０００Ｗの範囲内で印加し、圧力を０．２７Ｐａ〜６６．７Ｐａの範囲内で印加して行われることを特徴とする請求項２８に記載の半導体素子の製造方法。
【請求項３０】
前記ドライエッチングが、ＣＨＦ系、ＣＦ系、ＳＦ系、ＮＦ系、及びＣＨ系ガスからなる群の中から選択されるいずれか１つのガス又は２つ以上の混合ガスをメインガスとして行われることを特徴とする請求項２９に記載の半導体素子の製造方法。
【請求項３１】
前記ＣＨＦ系ガスがＣＨＦ３又はＣＨ３Ｆを含み、前記ＣＦ系ガスがＣＦ４、Ｃ２Ｆ６、及びＣ２Ｆ４からなる群の中から選択されるいずれか１つを含み、前記ＳＦ系ガスがＳＦ４を含み、前記ＮＦ系ガスがＮＦ３を含み、前記ＣＨ系ガスがＣＨ３を含むことを特徴とする請求項３０に記載の半導体素子の製造方法。
【請求項３２】
前記ドライエッチングが、前記メインガスに、Ａｒ、Ｏ２、Ｈｅ、及びＮ２ガスからなる群の中から選択されるいずれか１つのガス又は２つ以上の混合ガスを添加して行われることを特徴とする請求項３１に記載の半導体素子の製造方法。
【請求項３３】
前記第２の絶縁膜が、窒化膜であることを特徴とする請求項２３に記載の半導体素子の製造方法。
【請求項３４】
前記第２の絶縁膜が、前記層間絶縁膜の形成時に不純物の侵入を防止し得る最小の厚さ及び前記コンタクトホールのマージンを確保し得る最大の厚さの間の厚さに形成されることを特徴とする請求項３３に記載の半導体素子の製造方法。
【請求項３５】
前記第２の絶縁膜が、７０Å〜２００Åの範囲内の厚さに形成されることを特徴とする請求項３４に記載の半導体素子の製造方法。
【請求項３６】
前記第１の領域の少なくとも１つ以上の前記ゲート側壁スペーサを形成する前記ステップが、
前記第１の絶縁膜上に、前記第１の領域を露出させる感光膜パターンを形成するステップと、
前記第１の領域の前記第１の絶縁膜をエッチングするステップとを含むことを特徴とする請求項２３に記載の半導体素子の製造方法。
【請求項３７】
前記第１の領域の前記第１の絶縁膜をエッチングする前記ステップが、
エッチバックによって行われることを特徴とする請求項３６に記載の半導体素子の製造方法。
【請求項３８】
前記層間絶縁膜が、ＢＰＳＧ膜であることを特徴とする請求項２３に記載の半導体素子の製造方法。
【請求項３９】
前記ＢＰＳＧ膜の形成後、ウェット熱処理を行うステップをさらに含むことを特徴とする請求項３８に記載の半導体素子の製造方法。
【請求項４０】
前記第１の領域が、前記第２の領域よりもゲートパターンの密度が低い領域であることを特徴とする請求項２３に記載の半導体素子の製造方法。
【請求項４１】
前記第１の領域が周辺領域、前記第２の領域がセル領域であることを特徴とする請求項４０に記載の半導体素子の製造方法。
【請求項４２】
前記コンタクトホールを形成するステップが、
自己整合コンタクトエッチングによって行われることを特徴とする請求項２３に記載の半導体素子の製造方法。
【請求項４３】
窒化膜が、ＳｉＮ、ＳｉＣＮ、ＳｉＣ、及びＳｉＢＮからなる群の中から少なくとも１つ以上を含むことを特徴とする請求項３３に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関し、特に、半導体素子の絶縁膜形成方法に関する。
【背景技術】
【０００２】
半導体素子の高集積化に伴い、ゲートパターンの線幅及びゲートパターン間の空間が狭くなるにつれ、ランディングプラグコンタクトホール（Ｌａｎｄｉｎｇ  Ｐｌｕｇ  Ｃｏｎｔａｃｔ  Ｈｏｌｅ）の工程時、コンタクトを形成するための空間の確保が困難になっている。ゲート工程において、線幅の変動（Ｌｉｎｅ  Ｗｉｄｔｈ  Ｖａｒｉａｔｉｏｎ）を考慮したコンタクトの開口を維持するために、ゲートパターン間の空間は、３０ｎｍ程度確保しなければならない。
【０００３】
一方、ゲートパターン間の空間が狭いため、一般的な蒸着方法を用いてゲートパターン間に層間絶縁膜を形成することができない。このため、ギャップフィル特性の良いＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ  ｇｌａｓｓ）膜を層間絶縁膜として使用している。層間絶縁膜としてＢＰＳＧ膜を適用する場合は、半導体基板への不純物の侵入を防止するために、一定の厚さ以上の窒化膜が必要となる。
【０００４】
したがって、ゲートパターンの形成後、ゲートパターンの側壁にスペーサを形成するためのゲートスペーサと、ＢＰＳＧ膜内の不純物の半導体基板への侵入を防止するためのセルスペーサとを形成する。
【０００５】
しかしながら、ゲートスペーサとセルスペーサとの両方を併せて適用すると、ゲートパターン間及び半導体基板上に形成される窒化膜の厚さが厚くなる。このため、後続の自己整合コンタクトエッチング（Ｓｅｌｆ  Ａｌｉｇｎｅｄ  Ｃｏｎｔａｃｔ  Ｅｔｃｈ）時、図１に参照符号１００として示しているようなコンタクトの開口不良が発生するという問題がある。すなわち、酸化膜と窒化膜とのエッチング選択比を利用して行われる自己整合コンタクトエッチングの特性上、窒化膜の厚さが厚すぎると、エッチングの限界に到達して、開口の不良が発生し得る。
【０００６】
また、ゲートパターンの側壁にゲートスペーサとセルスペーサとの両方を形成するので、ゲートパターン間の空間が更に狭くなり、これにより、層間絶縁膜の形成時、ギャップフィル特性が一層低下するという問題もある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は、上記のような従来技術の問題を解決するためになされたものであって、その目的は、層間絶縁膜の形成時、不純物の侵入を防止し、ギャップフィル特性を確保することができる半導体素子の製造方法を提供することにある。
【０００８】
また、本発明の別の目的は、コンタクトホールの形成時、コンタクトの開口不良を防止することができる半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明に係る半導体素子の製造方法（１）は、第１の領域及び第２の領域を有する基板上に少なくとも１つ以上のゲートパターンを形成するステップと、該ゲートパターンを含む前記基板上に第１の絶縁膜を形成するステップと、前記第１の領域の前記第１の絶縁膜をエッチングして、前記第１の領域の少なくとも１つ以上のゲート側壁スペーサを形成するステップと、該ゲート側壁スペーサを含む前記基板全体の構造上に第２の絶縁膜を形成するステップと、前記第２の領域の前記第２の絶縁膜を所定の厚さにエッチングするステップと、該第２の絶縁膜を含む前記基板全体の構造上に層間絶縁膜を形成するステップと、前記第２の領域の前記層間絶縁膜、前記第２の絶縁膜、及び前記第１の絶縁膜をエッチングして、コンタクトホールを形成するステップとを含むことを特徴とする。
【００１０】
また、本発明の半導体素子の製造方法（２）は、第１の領域及び第２の領域を有する基板上に少なくとも１つ以上のゲートパターンを形成するステップと、少なくとも１つ以上の前記ゲートパターンを含む前記基板上に第１の絶縁膜を形成するステップと、前記第１の領域の前記第１の絶縁膜をエッチングして、前記第１の領域の少なくとも１つ以上のゲート側壁スペーサを形成するステップと、前記第２の領域の前記第１の絶縁膜を除去するステップと、前記ゲート側壁スペーサを含む前記基板全体の構造上に第２の絶縁膜を形成するステップと、該第２の絶縁膜を含む前記基板全体の構造上に層間絶縁膜を形成するステップと、前記第２の領域の前記層間絶縁膜及び前記第２の絶縁膜をエッチングして、コンタクトホールを形成するステップとを含むことを特徴とする。
【発明の効果】
【００１１】
本発明に係る半導体素子の製造方法によれば、ゲートパターン上に形成されたゲートスペーサをセルスペーサの形成前に予め除去するか、またはゲートスペーサ及びセルスペーサを形成した後、セル領域のセルスペーサを選択的に一定の厚さに等方性エッチングすることによって、ゲートパターン間の空間を確保することにより、層間絶縁膜の形成時にギャップフィルマージンを確保し、コンタクトホールの開口不良を防止することができるという効果がある。また、層間絶縁膜の形成時に基板への不純物の侵入を防止し得る少なくとも最小限の厚さでゲートスペーサとセルスペーサとの積層又はセルスペーサを残留させることにより、層間絶縁膜の不純物の基板への侵入を防止することができ、よって、信頼性のある素子を形成することができるという効果がある。
【発明を実施するための最良の形態】
【００１２】
以下、添付された図面を参照して本発明の好ましい実施形態をより詳細に説明する。
【００１３】
図２Ａ〜図２Ｇは、本発明の第１の実施形態に係る半導体素子の製造方法を説明するための断面図である。
【００１４】
図２Ａに示すように、セル領域及び周辺領域を有する基板２００上にゲートパターン２０１を形成する。ここで、基板２００は、ＤＲＡＭ工程が行われた半導体基板であり得る。また、ゲートパターン２０１は、ポリシリコン電極２０１Ａと、金属系電極２０１Ｂと、ゲートハードマスク２０１Ｃとの積層構造で形成することができる。更に、金属系電極２０１Ｂは金属又は金属シリサイドを含み得、金属はタングステンを、金属シリサイドはタングステンシリサイドを含み得る。そして、ゲートハードマスク２０１Ｃは、窒化膜であり得る。
【００１５】
次いで、ゲート再酸化を行う。ここで、ゲート再酸化は、ゲートパターン２０１のエッジに滑らかな丸みを持たせて、ＧＩＤＬ（Ｇａｔｅ  Ｉｎｄｕｃｅｄ  Ｄｒａｉｎ  Ｌｅａｋａｇｅ）の防止、ホットエレクトロンによる劣化の防止、及びゲートパターン２０１の形成時のエッチングによる損傷層の補償を図るための処理である。ゲート再酸化を行う前に、金属系電極２０１Ｂの異常酸化、及び金属系電極２０１Ｂとポリシリコン電極２０１Ａとの間の界面酸化を防止するために、ゲートパターン２０１の側壁にキャップ保護膜を形成することができる。
【００１６】
ゲート再酸化によって、ポリシリコン電極２０１Ａの側壁及び基板２００上に第１の酸化膜２０２が形成される。
【００１７】
次いで、第１の酸化膜２０２を含む基板２００の全面にゲートスペーサ層を第１の絶縁膜として形成する。ゲートスペーサ層は、ウェット洗浄のような後続の工程において第１の酸化膜２０２の保護、及び周辺領域のゲートパターン２０１に側壁保護膜を設けるためのものであり、窒化膜２０３と第２の酸化膜２０４との積層構造で形成することができる。また、ゲートスペーサ層の総厚は、約５０Å〜１５０Åの範囲であり得る。
【００１８】
次に、図２Ｂに示すように、周辺領域のゲートスペーサ層をエッチングし、ゲート側壁スペーサとして機能する側壁保護膜を形成する。ゲートスペーサ層のエッチングは、エッチバックによって行うことができる。周辺領域のゲートスペーサ層のエッチング前に、セル領域のゲートスペーサ層上に周辺領域を露出させる感光膜パターンを形成することができる。
【００１９】
周辺領域のゲートスペーサ層のエッチングが完了した時点で、感光膜パターンによって保護されていたセル領域には、ゲートパターン２０１及び基板２００上のゲートスペーサ層がそのまま残留し、パターニングされた窒化膜２０３Ａ及びパターニングされた第２の酸化膜２０４Ａを含むゲートスペーサが形成される。他方、周辺領域には、ゲートスペーサ層がゲートパターン２０１の側壁にのみ残留し、もう１つのパターニングされた窒化膜２０３Ｂ及びパターニングされた第２の酸化膜２０４Ｂを含む側壁保護膜を形成する。これにより、周辺領域の基板２００の一部は露出する。以下、セル領域のパターニングされた窒化膜２０３Ａ及びパターニングされた第２の酸化膜２０４Ａを、「第１の窒化膜パターン２０３Ａ」及び「第２のセル酸化膜パターン２０４Ａ」とする。そして、周辺領域のパターニングされた窒化膜２０３Ｂ及びパターニングされた第２の酸化膜２０４Ｂは、「第２の窒化膜パターン２０３Ｂ」及び「第２の周辺酸化膜パターン２０４Ｂ」とする。また、図中の符号「２０２Ａ」及び「２０２Ｂ」は、それぞれセル領域のパターニングされた第１の酸化膜及び周辺領域のパターニングされた第１の酸化膜２０２Ｂを表す。さらに、以下、セル領域のパターニングされた第１の酸化膜２０２Ａ及び周辺領域のパターニングされた第１の酸化膜２０２Ｂを、「第１のセル酸化膜パターン２０２Ａ」及び「第１の周辺酸化膜パターン２０２Ｂ」とする。
【００２０】
次に、図２Ｃに示すように、周辺領域に第１のマスクパターン２０５を形成する。ここで、第１のマスクパターン２０５は、セル領域及び周辺領域を含む基板上に感光膜をコーティングした後、露光及び現像を行い、そしてセル領域が露出するように感光膜をパターニングして形成することができる。
【００２１】
次いで、セル領域の第２のセル酸化膜パターン２０４Ａを除去する。ここで、第２のセル酸化膜パターン２０４Ａは、ウェットエッチングによって除去することができる。このとき、ウェットエッチングは、ＨＦ又はＢＯＥ（Ｂｕｆｆｅｒｅｄ  Ｏｘｉｄｅ  Ｅｔｃｈａｎｔ）を用いて行うことができる。これにより、セル領域には、第１の窒化膜パターン２０３Ａのみが残留する。残留する第１の窒化膜パターン２０３Ａの厚さは、約５０Å〜７０Åの範囲であり得る。
【００２２】
図２Ｄに示すように、第１のマスクパターン２０５を除去する。ここで、第１のマスクパターン２０５が感光膜の場合、酸素除去工程によって除去することができる。
【００２３】
次いで、セル領域及び周辺領域を含む基板全体上にセルスペーサ層２０６を第２の絶縁膜として形成する。ここで、セルスペーサ層２０６は、後続の層間絶縁膜の形成時、基板２００に不純物が侵入することを防止するためのものであり、約７０Å〜２００Åの範囲内の厚さに形成することができる。また、セルスペーサ２０６層は、窒化シリコン（ＳｉＮ）、ＳｉＣＮ、ＳｉＣ、及びＳｉＢＮからなる群の中から選択されるいずれか１つで形成される窒化膜であることができる。
【００２４】
セルスペーサ層２０６の形成が完了した時点で、周辺領域の基板２００上には、セルスペーサ層２０６が存在し、セル領域の基板２００上には、第１の窒化膜パターン２０３Ａ及びセルスペーサ層２０６が存在する。すなわち、セル領域の基板２００上には、セルスペーサ２０６層及び第１の窒化膜パターン２０３Ａが存在するため、窒化膜の総厚が増加する。また、セル領域において、第１のセル酸化膜パターン２０２Ａが第１の窒化膜パターン２０３Ａの下に形成されているが、第１のセル酸化膜パターン２０２Ａは、基板２００上にのみ存在するため、後続の層間絶縁膜の形成時、ギャップフィルマージンには影響を及ぼさない。更に、第１のセル酸化膜パターン２０２Ａは、後続の自己整合コンタクトエッチングの時、酸化膜エッチングガスによって容易にエッチングされるため、コンタクトホールの開口不良を引き起こさない。
【００２５】
図２Ｅに示すように、周辺領域のセルスペーサ層２０６上に第２のマスクパターン２０７を形成する。ここで、第２のマスクパターン２０７は、セル領域及び周辺領域のセルスペーサ層２０６上に感光膜をコーティングし、露光及び現像を行い、セル領域が露出するようにパターニングして形成することができる。
【００２６】
次いで、セル領域のセルスペーサ層２０６を一定の厚さにエッチングする。ここで、セルスペーサ層２０６のエッチングは、等方性エッチングによって行うことができる。これは、ゲートパターン２０１間の空間を確保するためである。また、等方性エッチングは、ドライエッチング又はウェットエッチングによって行うことができる。以下、セル領域に残留するセルスペーサ層２０６を、「セルスペーサパターン２０６Ａ」とし、周辺領域のエッチングされずに残留するセルスペーサ層２０６を、「残留するセルスペーサ２０６Ｂ」とする。
【００２７】
ドライエッチングは、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｂｅａｍ  Ｅｔｃｈｉｎｇ）、ＭＥＲＩＥ（Ｍａｇｎｅｔｉｃａｌｌｙ  Ｅｎｈａｎｃｅｄ  ＲＩＥ）、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）、及びＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）装置からなる群の中から選択されるいずれか１つの装置において、ボトムパワーを印加せず、トップパワーを約１００Ｗ〜４０００Ｗの範囲内で印加し、また圧力を約０．２７Ｐａ〜６６．７Ｐａ（２ｍＴｏｒｒ〜５００ｍＴｏｒｒ）の範囲内で印加して行うことができる。ボトムパワーを印可しない理由は、印加した場合、エッチングガスに対して基板２００への引張力が生じてエッチングガスが基板表面に対して垂直に入射するようになるため、等方性エッチングが困難になるからである。
【００２８】
また、ドライエッチングは、物理的エッチングよりも化学的エッチングを誘導するように、窒化膜をエッチングするためのガス、すなわち、ＣＨＦ系、ＣＦ系、ＳＦ系、ＮＦ系、及びＣＨ系ガスからなる群の中から選択されるいずれか１つのガス又は２つ以上の混合ガスをメインガスとして利用して行うことができる。このとき、ＣＨＦ系ガスはＣＨＦ３又はＣＨ３Ｆを含み、ＣＦ系ガスはＣＦ４、Ｃ２Ｆ６、及びＣ２Ｆ４ガスからなる群の中から選択されたいずれか１つのガスを含み、ＳＦ系ガスはＳＦ４を含み、ＮＦ系ガスはＮＦ３を含み、ＣＨ系ガスはＣＨ３を含み得る。また、メインガスに、Ａｒ、Ｏ２、Ｈｅ、及びＮ２ガスからなる群の中から選択されるいずれか１つのガス又は２つ以上の混合ガスを添加してドライエッチングを行うこともできる。
【００２９】
そして、ウェットエッチングは、ＢＯＥ（Ｂｕｆｆｅｒｅｄ  Ｏｘｉｄｅ  Ｅｔｃｈａｎｔ）を用いて行うことができる。通常、ＢＯＥは、酸化膜のエッチングに用いられるが、本発明では、ＢＯＥを用いて窒化膜を含むセルスペーサ層２０６をエッチングする。これは、ＢＯＥを用いてウェットエッチングを行うと、セルスペーサパターン２０６Ａの厚さの均一性が高くなるからである。
【００３０】
ドライエッチング又はウェットエッチングを行うことにより、後続の層間絶縁膜の不純物が基板２００に侵入することを防止するための最小限の厚さを残すことができる。例えば、第１の窒化膜パターン２０３Ａの厚さが約５０Å、セルスペーサ層２０６の厚さが約１４０Åであれば、窒化膜の総厚は約１９０Åとなる。このため、基板２００への不純物の侵入を防止するための最小限の約１４０Åの厚さに合わせて、約５０Åをエッチングする。
【００３１】
エッチングの完了したセルスペーサパターン２０６Ａ及び第１の窒化膜パターン２０３Ａを合わせた総厚は、後続の層間絶縁膜の形成時に不純物の侵入を防止し得る最小の厚さ〜コンタクトホールマージを確保し得る最大の厚さの範囲内となり得る。例えば、総厚は約７０Å〜２００Åの範囲内となり得る。
【００３２】
特に、セルスペーサパターン２０６Ａの形成時、周辺領域の残留するセルスペーサ２０６Ｂは、エッチングされずにそのまま残留する。これは、周辺領域に第２のマスクパターン２０７として用いられた感光膜が、ドライエッチング及びウェットエッチングに用いられた酸化膜をエッチングするためのガス及び溶液に対して高いエッチング選択比を有するからである。
【００３３】
次に、図２Ｆに示すように、第２のマスクパターン２０７を除去する。ここで、第２のマスクパターン２０７が感光膜の場合、酸素除去工程によって除去することができる。
【００３４】
次に、図２Ｇに示すように、セルスペーサパターン２０６Ａ及び残留するセルスペーサ２０６Ｂ上に層間絶縁膜を形成する。ここで、層間絶縁膜は、ゲートパターン２０１間の空間を全て埋め込むように形成し、また、ゲートパターン２０１間の狭い空間を埋め込むため、例えばギャップフィル特性の良いＢＰＳＧ膜で形成することができる。特に、図２Ｅにおいて、セル領域のセルスペーサ層２０６を一定の厚さにエッチングすることにより、ゲートパターン２０１間の空間を確保してギャップフィルマージンをより多く確保することができる。
【００３５】
次いで、ウェット熱処理を行う。ウェット熱処理は、ＢＰＳＧ膜内の不純物を外部拡散させ、層間絶縁の役割を果たす酸化膜にＢＰＳＧ膜を変化させるための処理である。ウェット熱処理を行う過程で、層間絶縁膜の下にセルスペーサパターン２０６Ａ、残留するセルスペーサ２０６Ｂ、及び第１の窒化膜パターン２０３Ａが、不純物を防止し得る最小の厚さ以上に存在するため、ＢＰＳＧ膜内の不純物（例えばボロン）が基板２００に侵入することは発生しない。
【００３６】
その後、層間絶縁膜上に第３のマスクパターン２０９を形成する。ここで、第３のマスクパターン２０９は、感光膜で形成することができる。また、エッチングマージンを確保するために、ハードマスク層を更に追加してハードマスクパターンを形成することができる。第３のマスクパターンが感光膜の場合、第３のマスクパターンは、まず層間絶縁膜上に感光膜をコーティングし、露光及び現像を行い、そしてパターニングを行うことにより形成することができる。また、ハードマスク層を更に形成する場合、ハードマスクパターンは、まず層間絶縁膜上にハードマスク層を形成し、ハードマスク層上に感光膜をコーティングした後、露光及び現像を行い、そして感光膜のパターニングを行い、パターニングされた感光膜をエッチングマスクとしてハードマスクをエッチングして形成することができる。
【００３７】
次いで、セル領域の層間絶縁膜、セルスペーサパターン２０６Ａ、及び第１の窒化膜パターン２０３Ａをエッチングし、ゲートパターン２０１間の基板２００を露出させるコンタクトホール２１０を形成する。図中の符号「２０２Ｃ」、「２０３Ｃ」、「２０６Ｃ」、及び「２０８」は、それぞれ「残留する第１のセル酸化膜パターン」、「残留する第１の窒化膜パターン」、「残留するセルスペーサパターン」、及び「絶縁膜パターン」を表す。
【００３８】
このとき、コンタクトホール２１０の形成、即ち、エッチングは、自己整合コンタクトエッチングによって行うことができる。自己整合コンタクトエッチングは、ゲートパターン２０１間の狭い空間をエッチングする時の困難性を低減するためのものであり、窒化膜と酸化膜とのエッチング選択比を用いてエッチングする工程である。このとき、セル領域の基板２００上には、第１の窒化膜パターン２０３Ａ及びセルスペーサパターン２０６Ａの総厚が、不純物の侵入を防止するための最小の厚さ及びコンタクトホールマージンを確保し得る最大の厚さの間の範囲内になっているため、エッチングマージンが確保され、よって、コンタクトの開口不良を防止することができる。
【００３９】
後続の工程として、コンタクトホール２１０に導電物質を埋め込み、平坦化を行い、ランディングプラグコンタクトを形成することができる。
【００４０】
図３Ａ〜図３Ｆは、本発明の第２の実施形態に係る半導体素子の製造方法を説明するための断面図である。
【００４１】
まず、図３Ａに示すように、セル領域及び周辺領域を有する基板３００上にゲートパターン３０１を形成する。ここで、基板３００は、ＤＲＡＭ工程が行われた半導体基板であり得る。また、ゲートパターン３０１は、ポリシリコン電極３０１Ａと、金属系電極３０１Ｂと、ゲートハードマスク３０１Ｃとの積層構造で形成することができる。更に、金属系電極３０１Ｂは金属又は金属シリサイドを含み得、金属はタングステンを含み得、金属シリサイドはタングステンシリサイドを含み得る。そして、ゲートハードマスク３０１Ｃは、窒化膜であり得る。
【００４２】
次いで、ゲート再酸化を行う。ここで、ゲート再酸化は、ゲートパターン３０１のエッジに滑らかな丸みを持たせて、ＧＩＤＬの防止、ホットエレクトロンによる劣化の防止、及びゲートパターン３０１の形成時のエッチングによる損傷層の補償を図るためのものである。ゲート再酸化を行う前に、金属系電極３０１Ｂの異常酸化、及び金属系電極３０１Ｂとポリシリコン電極３０１Ａとの間の界面酸化を防止するために、ゲートパターン３０１の側壁にキャップ保護膜を形成することができる。
【００４３】
ゲート再酸化によって、ポリシリコン電極３０１Ａの側壁及び基板３００上に第１の酸化膜３０２が形成される。
【００４４】
次いで、第１の酸化膜３０２を含む基板３００の全面にゲートスペーサ層を第１の絶縁膜として形成する。ゲートスペーサ層は、ウェット洗浄のような後続の工程において第１の酸化膜３０２の保護、及び周辺領域のゲートパターン３０１上に側壁保護膜を設けるためのものであり、窒化膜３０３と第２の酸化膜３０４との積層構造で形成されることができる。また、ゲートスペーサ層の総厚は、約５０Å〜１５０Åの範囲内であり得る。
【００４５】
次に、図３Ｂに示すように、周辺領域のゲートスペーサ層をエッチングし、ゲート側壁スペーサとして機能する側壁保護膜を形成する。ゲートスペーサ層のエッチングは、エッチバックによって行うことができる。周辺領域のゲートスペーサ層のエッチング前に、セル領域のゲートスペーサ層上に周辺領域を露出させる感光膜パターンを形成することができる。
【００４６】
周辺領域のゲートスペーサ層のエッチングが完了した時点で、感光膜パターンによって保護されていたセル領域には、ゲートパターン３０１及び基板３００上に形成されたゲートスペーサ層がそのまま残留し、パターニングされた窒化膜３０３Ａ及びパターニングされた第２の酸化膜３０４Ａにより構成されるスタック構造を含むゲートスペーサを形成する。また、周辺領域には、ゲートスペーサ層がゲートパターン３０１の側壁にのみ残留し、もう１つのパターニングされた窒化膜３０３Ｂ及びもう１つのパターニングされた第２の酸化膜３０４Ｂを含む側壁保護膜を形成する。これにより、周辺領域の基板３００の一部は露出する。以下、セル領域のパターニングされた窒化膜３０３Ａ及びパターニングされた第２の酸化膜３０４Ａを、「第１の窒化膜パターン３０３Ａ」及び「第２のセル酸化膜パターン３０４Ａ」とする。そして、周辺領域のパターニングされた窒化膜３０３Ｂ及びパターニングされた第２の酸化膜３０４Ｂを、「第２の窒化膜パターン３０３Ｂ」及び「第２の周辺酸化膜パターン３０４Ｂ」とする。また、図中の符号「３０２Ａ」及び「３０２Ｂ」は、それぞれセル領域のパターニングされた第１の酸化膜及び周辺領域のパターニングされた第１の酸化膜を表す。さらに、以下、セル領域のパターニングされた第１の酸化膜３０２Ａ及び周辺領域のパターニングされた第１の酸化膜３０２Ｂを、「第１のセル酸化膜パターン３０２Ａ」及び「第１の周辺酸化膜パターン３０２Ｂ」とする。
【００４７】
次に、図３Ｃに示すように、周辺領域に第１のマスクパターン３０５を形成する。ここで、第１のマスクパターン３０５は、セル領域及び周辺領域を含む基板上に感光膜をコーティングした後、感光膜の露光及び現像を行い、さらにセル領域が露出するように、パターニングを行うことにより形成することができる。
【００４８】
次いで、セル領域の第２のセル酸化膜パターン３０４Ａを除去する。ここで、第２のセル酸化膜パターン３０４Ａは、ウェットエッチングによって除去することができる。このとき、ウェットエッチングは、ＨＦ又はＢＯＥ（Ｂｕｆｆｅｒｅｄ  Ｏｘｉｄｅ  Ｅｔｃｈａｎｔ）を用いて行うことができる。これにより、セル領域には、第１の窒化膜パターン３０３Ａのみが残留する。残留する第１の窒化膜パターン３０３Ａの厚さは、約５０Å〜７０Åの範囲内であり得る。
【００４９】
次に、図３Ｄに示すように、セル領域の第１の窒化膜パターン３０３Ａを除去する。ここで、セル領域の第１の窒化膜パターン３０３Ａを除去する理由は、第２の窒化膜パターン３０３Ｂ及び第２の周辺酸化膜パターン３０４Ｂが周辺領域の側壁保護膜を形成しており、後続の層間絶縁膜の形成時における不純物の侵入は、セルスペーサによる防止が可能なため、セル領域の第１の窒化膜パターン３０３Ａが必要でなくなるためである。よって、第１の窒化膜パターン３０３Ａは、予め除去される。なお、第１の窒化膜パターン３０３Ａの除去は、等方性エッチングによって行うことができる。このとき、等方性エッチングは、ドライエッチングによって行うことができる。
【００５０】
ドライエッチングは、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｂｅａｍ  Ｅｔｃｈｉｎｇ）、ＭＥＲＩＥ（Ｍａｇｎｅｔｉｃａｌｌｙ  Ｅｎｈａｎｃｅｄ  ＲＩＥ）、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）、及びＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）装置からなる群の中から選択されるいずれか１つの装置において、ボトムパワーは印加せず、トップパワーを約１００Ｗ〜４０００Ｗの範囲内、圧力を約(２ｍＴｏｒｒ〜５００ｍＴｏｒｒ）０．２７Ｐａ〜６６．７Ｐａの範囲内で印加して行うことができる。ボトムパワーを印加しない理由は、印加する場合、エッチングガスに対して基板３００への引張力が生じてエッチングガスが基板表面に対して垂直に入射するようになるため、等方性エッチングが困難になるからである。
【００５１】
また、ドライエッチングは、物理的エッチングよりも、化学的エッチングを誘導するように、窒化膜をエッチングするためのガス、すなわち、ＣＨＦ系、ＣＦ系、ＳＦ系、ＮＦ系、及びＣＨ系ガスからなる群の中から選択されるいずれか１つのガス又は２つ以上の混合ガスをメインガスとして行うことができる。このとき、ＣＨＦ系ガスはＣＨＦ３又はＣＨ３Ｆを含み得、ＣＦ系ガスはＣＦ４、Ｃ２Ｆ６、及びＣ２Ｆ４ガスからなる群の中から選択されるいずれか１つのガスを含み得、ＳＦ系ガスはＳＦ４を、ＮＦ系ガスはＮＦ３を、ＣＨ系ガスはＣＨ３を含み得る。また、メインガスに、Ａｒ、Ｏ２、Ｈｅ、及びＮ２ガスからなる群の中から選択されるいずれか１つのガス又は２つ以上の混合ガスを添加してドライエッチングを行うこともできる。
【００５２】
第１の窒化膜パターン３０３Ａの除去のために等方性ドライエッチングを行う理由は、ＢＯＥを用いたウェットエッチングによって窒化膜をエッチングすると、均一なエッチングが可能であるが、ゲート再酸化によって形成された第１のセル酸化膜パターン３０２Ａがともに除去され得ることから、これを防止するためである。
【００５３】
第１の窒化膜パターン３０３Ａの除去後は、セル領域の基板３００上には、第１のセル酸化膜パターン３０２Ａのみが依然として残留する。セル領域の第１の窒化膜パターン３０３Ａ及び第２のセル酸化膜パターン３０４Ａを除去する工程の際、周辺領域は第１のマスクパターン３０５によって保護されており、側壁保護膜の損失はない。
【００５４】
次に、図３Ｅに示すように、第１のマスクパターン３０５を除去する。ここで、第１のマスクパターン３０５が感光膜の場合、酸素除去工程によって除去することができる。
【００５５】
次いで、セル領域及び周辺領域を含む基板の全面にセルスペーサ３０６を第２の絶縁膜として形成する。ここで、セルスペーサ３０６は、後続の層間絶縁膜の形成時、基板３００へ不純物が侵入することを防止するためのものであり、後続の層間絶縁膜の形成時、不純物の侵入を防止し得る最小の厚さ、及びコンタクトホールマージンを確保し得る最大の厚さの範囲内に形成される。好ましくは、約７０Å〜２００Åの範囲内に形成される。また、セルスペーサ３０６は、窒化シリコン（ＳｉＮ）、ＳｉＣＮ、ＳｉＣ、及びＳｉＢＮからなる群の中から選択されるいずれか１つで形成される窒化膜であることができる。
【００５６】
上記した図３Ｃ及び図３Ｄに示した第１の窒化膜パターン３０３Ａ及び第２のセル酸化膜パターン３０４Ａの除去により、セル領域及び周辺領域を含む基板３００上にはセルスペーサ３０６のみが存在する（図３Ｅ参照）。また、セル領域のセルスペーサ３０６の下に第１のセル酸化膜パターン３０２Ａが存在するが、第１のセル酸化膜パターン３０２Ａは基板３００上にのみ存在するため、後続の層間絶縁膜の形成時、ギャップフィルマージンに影響を及ぼさない。更に、第１のセル酸化膜パターン３０２Ａは、後続の自己整合コンタクトエッチング時、酸化膜エッチングガスによって容易にエッチングされるため、コンタクトホールの開口不良に影響を及ぼさない。
【００５７】
このように、第２のセル酸化膜パターン３０４Ａを除去するために形成された第１のマスクパターン３０５をそのまま用いて第１の窒化膜パターン３０３Ａを除去すると、マスクパターンの追加形成及び除去工程を省略できて、工程マージンを確保することができる。
【００５８】
更に、第１の窒化膜パターン３０３Ａ及び第２のセル酸化膜パターン３０４Ａをセルスペーサ３０６の形成前に全て除去することにより、後続の層間絶縁膜への不純物の侵入を防止し得る最小厚さを確保しつつ、ゲートパターン３０１間の空間を確保することができる。
【００５９】
図３Ｆに示すように、セルスペーサ３０６上に層間絶縁膜を形成する。ここで、層間絶縁膜は、ゲートパターン３０１間の空間を充分に埋め込むように形成し、また、ゲートパターン３０１間の狭い空間を埋め込むために、ギャップフィル特性の良いＢＰＳＧ膜を用いて形成することができる。特に、図３Ｄ及び図３Ｅに示すようにゲートパターン３０１間の空間を確保するために、第１の窒化膜パターン３０３Ａを除去した後にセルスペーサ３０６を形成するので、ギャップフィルマージンを一層確保することができる。
【００６０】
次いで、ウェット熱処理を行う。ウェット熱処理は、ＢＰＳＧ膜内の不純物を外部拡散させ、ＢＰＳＧ膜を層間絶縁の役割を果たす酸化膜に変化させるための処理である。ウェット熱処理を行う過程で、層間絶縁膜の下のセルスペーサ３０６が、基板３００への不純物の侵入を防止するための少なくとも最小限の厚さだけ存在するため、ＢＰＳＧ膜内のボロンのような不純物は基板３００に侵入せずに外部拡散が可能である。
【００６１】
その後、層間絶縁膜上に第２のマスクパターン３０８を形成する。ここで、第２のマスクパターン３０８は、感光膜で形成することができる。また、エッチングマージンを確保するために、ハードマスク層を更に形成することができる。第２のマスクパターン３０８が感光膜の場合、まず層間絶縁膜上に感光膜をコーティングし、露光及び現像を行い、そしてパターニングを行って形成することができる。また、ハードマスク層を更に形成する場合、層間絶縁膜上にハードマスク層を形成し、ハードマスク層上に感光膜をコーティングした後、感光膜の露光及び現像、さらにパターニングを行って、パターニングされた感光膜をエッチングマスクとしてハードマスク層をエッチングして形成することができる。
【００６２】
次いで、セル領域の層間絶縁膜及びセルスペーサ３０６をエッチングし、ゲートパターン３０１間の基板３００を露出させるコンタクトホール３０９を形成する。図中の符号「３０２Ｃ」、「３０６Ａ」、「３０６Ｂ」、及び「３０７」は、それぞれ「残留する第１のセル酸化膜パターン」、「セル領域のパターニングされたセルスペーサ」、「周辺領域の残留するセルスペーサ」、及び「絶縁膜パターン」を表す。このとき、エッチングは、自己整合コンタクトエッチングによって行うことができる。自己整合コンタクトエッチングは、ゲートパターン３０１間の狭い空間をエッチングする時のエッチングの困難性を低減するためのものであり、窒化膜と酸化膜とのエッチング選択比を利用する。このとき、セル領域の基板３００上には、厚さが不純物の侵入を防止するための最小厚さ及びコンタクトホールマージンを確保し得る最大厚さの間の範囲内のセルスペーサ３０６が存在するため、エッチングマージンが確保され、よって、コンタクトの開口不良を防止することができる。
【００６３】
後続の工程としては、コンタクトホール３０９に導電物質を埋め込み、その平坦化を行うことにより、ランディングプラグコンタクトを形成することができる。
【００６４】
図４は、セルスペーサとして機能する窒化膜のウェットエッチングの程度を示すＴＥＭ写真である。この写真は、ＢＯＥを用いて２００秒間ウェットエッチングを行った結果を示している。ウェットエッチングを行う前に、セルスペーサの側壁の厚さが約１２６Å、底部の厚さが約１２３Åであり、２００秒間ウェットエッチングを行うと、セルスペーサの側壁は約３７Å、底部は約４０Åだけエッチングされ、側壁の厚さが約８９Å、底部の厚さが約８３Åとなった。図示していないが、２５０秒間ウェットエッチングを行うと、セルスペーサの側壁は約４２Å、底部は約４５Åだけエッチングされ、側壁の厚さが約８４Å、底部の厚さが約７８Åとなった。
【００６５】
このように、ＢＯＥを用いてウェットエッチングを行うと、エッチング時間が長く経過しても、セルスペーサの厚さが均一に残留するため、ゲートパターン間の空間を確保し、また基板上に必要な均一の厚さのセルスペーサを残すことができる。
【００６６】
上記のように、ゲートパターン上に形成されたゲートスペーサをセルスペーサの形成前に予め除去するか、またはゲートスペーサ及びセルスペーサを形成した後、セル領域のセルスペーサを選択的に一定の厚さに等方性エッチングすることにより、ゲートパターン間の空間を確保し、よって、層間絶縁膜の形成時におけるギャップフィルマージンを確保することができる。
【００６７】
また、ゲートパターン間の空間を確保すると同時に、層間絶縁膜の形成時に基板への不純物の侵入を防止し得る最小限の厚さでゲートスペーサとセルスペーサとの積層又はセルスペーサを残留させることにより、ＢＰＳＧ膜の適用時に不純物の外部拡散による基板への不純物の侵入を十分に防止しつつ、自己整合コンタクトエッチング時におけるコンタクトホールの開口不良を防止することができる。
【００６８】
一方、上記した本発明の実施形態は、セル領域及び周辺領域に限定して説明されたが、本発明は、セル領域及び周辺領域のほか、ゲートパターンの密度が互いに異なるように形成される半導体素子にも適用可能である。更に、上記した本発明の実施形態は、層間絶縁膜としてはＢＰＳＧ膜を形成することを例に説明されたが、ＢＰＳＧ膜のほか、ＳＯＤ（Ｓｐｉｎ  Ｏｎ  Ｄｉｅｌｅｃｔｒｉｃ）膜を形成することもできる。
【００６９】
このように、本発明に係る半導体素子の製造方法は、ゲートパターン間の空間を確保することにより、層間絶縁膜の形成時にギャップフィルマージンを確保し、コンタクトホールの開口不良を防止することができると同時に、層間絶縁膜の不純物の基板への侵入を防止することができ、これにより、信頼性のある素子を形成することができるという効果がある。
【００７０】
以上では、本発明は、特定の実施形態に関して説明されたが、本発明は、決してそれらの実施形態に限定されるものではなく、特許請求の範囲により定義される本発明の技術的思想から逸脱しない範囲内で様々な変更や修正が可能であり、それらも本発明の技術的範囲に属することは当業者にとって明白である。
【図面の簡単な説明】
【００７１】
【図１】従来技術の問題を示すＴＥＭ写真である。
【図２Ａ】本発明の第１の実施形態に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｂ】本発明の第１の実施形態に係る工程を説明するための断面図である。
【図２Ｃ】本発明の第１の実施形態に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｄ】本発明の第１の実施形態に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｅ】本発明の第１の実施形態に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｆ】本発明の第１の実施形態に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｇ】本発明の第１の実施形態に係る半導体素子の製造方法を説明するための断面図である。
【図３Ａ】本発明の第２の実施形態に係る半導体素子の製造方法を説明するための断面図である。
【図３Ｂ】本発明の第２の実施形態に係る半導体素子の製造方法を説明するための断面図である。
【図３Ｃ】本発明の第２の実施形態に係る半導体素子の製造方法を説明するための断面図である。
【図３Ｄ】本発明の第２の実施例に係る半導体素子の製造方法を説明するための断面図である。
【図３Ｅ】本発明の第２の実施形態に係る半導体素子の製造方法を説明するための断面図である。
【図３Ｆ】本発明の第２の実施形態に係る半導体素子の製造方法を説明するための断面図である。
【図４】本発明の第１の実施形態及び第２の実施形態に係るＴＥＭ写真である。
【符号の説明】
【００７２】
１００    開口不良
２００、３００    基板
２０１、３０１    ゲートパターン
２０１Ａ、３０１Ａ    ポリシリコン電極
２０１Ｂ、３０１Ｂ    金属系電極
２０１Ｃ、３０１Ｃ    ゲートハードマスク
２０２、３０２    第１の酸化膜
２０２Ａ、３０２Ａ    第１のセル酸化膜パターン
２０２Ｂ、３０２Ｂ    第１の周辺酸化膜パターン
２０２Ｃ    残留する第１のセル酸化膜パターン
２０３、３０３    窒化膜
２０３Ａ、３０３Ａ    （パターニングされた窒化膜）第１の窒化膜パターン
２０３Ｂ    第２の窒化膜パターン２０３Ｃ    残留する第１の窒化膜パターン
２０４、３０４    第２の酸化膜
２０４Ａ、３０４Ａ    （パターニングされた第２の酸化膜）第２のセル酸化膜パターン
２０４Ｂ    第２の周辺酸化膜パターン
２０５、３０５    第１のマスクパターン
２０６、３０６    セルスペーサ層
２０６Ａ    セルスペーサパターン
２０６Ｂ    残留するセルスペーサ
２０６Ｃ    残留するセルスペーサパターン
２０７、３０８    第２のマスクパターン
２０８、３０７    層間絶縁膜パターン
２０９    第３のマスクパターン
２１０、３０９    コンタクトホール
【図２Ａ】
2008311613.tif 000003
【図２Ｂ】
2008311613.tif 000004
【図２Ｃ】
2008311613.tif 000005
【図２Ｄ】
2008311613.tif 000006
【図２Ｅ】
2008311613.tif 000007
【図２Ｆ】
2008311613.tif 000008
【図２Ｇ】
2008311613.tif 000009
【図３Ａ】
2008311613.tif 000010
【図３Ｂ】
2008311613.tif 000011
【図３Ｃ】
2008311613.tif 000012
【図３Ｄ】
2008311613.tif 000013
【図３Ｅ】
2008311613.tif 000014
【図３Ｆ】
2008311613.tif 000015
【図１】
2008311613.tif 000016
【図４】
2008311613.tif 000017