(57)【要約】【課題】   回路面積を最小化できるようにした半導体メモリ装置及びそのデータマスキング方法を提供する。【解決手段】    本発明の半導体メモリ装置は、メモリセルブロックと、半導体メモリ装置の外部から入力された一般データ及びマスキング情報を前記メモリセルブロックに伝送可能なように信号処理を行って出力するデータ入力部と、前記データ入力部と前記メモリセルブロックとの間に連結された広域データラインと、前記広域データラインに連結され、前記広域データラインを介して伝送されるマスキング情報を記録する複数のレジスタと、マスキング情報選択信号によって前記複数のレジスタのマスキング情報のうち１つを選択し、前記メモリセルブロックに出力する多重化部とを含む 。【選択図】  図３
2008071477.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルブロックと、
半導体メモリ装置の外部から入力された一般データ及びマスキング情報を前記メモリセルブロックに伝送可能なように信号処理を行って出力するデータ入力部と、
前記データ入力部と前記メモリセルブロックとの間に連結された広域データラインと、
前記広域データラインに連結され、前記広域データラインを介して伝送されるマスキング情報を記録する複数のレジスタと、
マスキング情報選択信号によって前記複数のレジスタのマスキング情報のうち１つを選択し、前記メモリセルブロックに出力する多重化部と
を含むことを特徴とする半導体メモリ装置。
【請求項２】
前記複数のレジスタの全てにマスキング情報が記録される動作時間の周期と、前記メモリセルブロックにデータが記録される動作時間の周期とが同一であることを特徴とする請求項１に記載の半導体メモリ装置。
【請求項３】
一般データのバースト長と前記複数のレジスタの数によってマスキング情報のバースト長が決定されることを特徴とする請求項１に記載の半導体メモリ装置。
【請求項４】
メモリセルブロックと、
半導体メモリ装置の外部から入力された一般データ及びマスキング情報を前記メモリセルブロックに伝送可能なように信号処理を行って出力するデータ入力部と、
前記データ入力部と前記メモリセルブロックとの間に連結された広域データラインと、
前記広域データラインに連結され、前記広域データラインを介して伝送されるマスキング情報を記録する第１及び第２のレジスタと、
マスキング情報選択信号によって前記第１及び第２のレジスタのマスキング情報のうち１つを選択し、前記メモリセルブロックに出力する多重化部と
を含むことを特徴とする半導体メモリ装置。
【請求項５】
前記メモリセルブロックは、所定の制御信号を入力され、前記マスキング情報が前記広域データラインを介して伝送される区間の間に記録動作を行わないように構成されることを特徴とする請求項１又は４に記載の半導体メモリ装置。
【請求項６】
前記データ入力部は、
複数のデータ入出力ピンを有するパッドと、
前記パッドを介して前記半導体メモリ装置の外部から入力される直列データを並列データに変換する直列／並列変換部と、
前記並列データをラッチし、出力制御信号によって前記広域データラインに出力するラッチ部と
を含むことを特徴とする請求項１又は４に記載の半導体メモリ装置。
【請求項７】
前記出力制御信号は、前記半導体メモリ装置の外部から入力されたライト命令によって生成される信号であることを特徴とする請求項６に記載の半導体メモリ装置。
【請求項８】
前記第１及び第２のレジスタにマスキング情報が記録される動作時間の周期と、前記メモリセルブロックにデータが記録される動作時間の周期とが同一であることを特徴とする請求項４に記載の半導体メモリ装置。
【請求項９】
前記第１のレジスタは、一般データのバースト長の半分に該当するバースト長でマスキング情報が記録され、前記第２のレジスタは、前記一般データのバースト長の残りの半分に該当するバースト長でマスキング情報が記録されることを特徴とする請求項４に記載の半導体メモリ装置。
【請求項１０】
前記多重化部から出力されたマスキング情報をラッチし、前記データ入力部のデータ出力タイミングと同じタイミングに出力するラッチ部をさらに含むことを特徴とする請求項１又は４に記載の半導体メモリ装置。
【請求項１１】
メモリセルブロックと、前記メモリセルブロックに連結され、一般データ及びマスキング情報を伝送するための広域データラインと、前記広域データラインに連結された複数のマスキング情報記録用レジスタとを備えた半導体メモリ装置のデータマスキング方法であって、
マスキング情報記録命令が入力される場合、既設定された一般データのバースト長と同じ周期で複数のマスキング情報を前記複数のマスキング情報記録用レジスタに記録する段階と、
マスキングを含むデータ記録命令が入力される場合、前記複数のマスキング情報のうち１つを選択し、前記メモリセルブロックに出力する段階と
を含む半導体メモリ装置のデータマスキング方法。
【請求項１２】
前記マスキング情報を前記複数のマスキング情報記録用レジスタに記録する段階は、
前記複数のマスキング情報記録用レジスタの各々に対して前記一般データのバースト長を前記レジスタの数で除算したバースト長でマスキング情報を記録する段階であることを特徴とする請求項１１に記載の半導体メモリ装置のデータマスキング方法。
【請求項１３】
前記マスキング情報を前記複数のマスキング情報記録用レジスタに記録する間に、所定の制御信号を用いて前記メモリセルブロックの記録動作を中止させる段階をさらに含むことを特徴とする請求項１１に記載の半導体メモリ装置のデータマスキング方法。
【請求項１４】
前記マスキングを含むデータ記録命令は、前記マスキング情報記録用レジスタの数だけ定義されていることを特徴とする請求項１１に記載の半導体メモリ装置のデータマスキング方法。
【請求項１５】
メモリセルブロックと、前記メモリセルブロックに連結され、一般データ及びマスキング情報を伝送するための広域データラインと、前記広域データラインに連結された第１及び第２のレジスタと、を備えた半導体メモリ装置のデータマスキング方法であって、
マスキング情報記録命令が入力される場合、既設定された一般データのバースト長と同じ周期で第１及び第２のマスキング情報を前記第１及び第２のマスキング情報記録用レジスタに記録する段階と、
マスキングを含むデータ記録命令が入力される場合、前記第１及び第２のマスキング情報のうち１つを選択し、前記メモリセルブロックに出力する段階と
を含むことを特徴とする半導体メモリ装置のデータマスキング方法。
【請求項１６】
前記第１及び第２のマスキング情報を前記第１及び第２のレジスタに記録する段階は、
前記第１のレジスタに対して前記一般データのバースト長の一部に該当するバースト長で第１のマスキング情報を記録する段階と、
前記第２のレジスタに対して前記一般データのバースト長の残りに該当するバースト長で第２のマスキング情報を記録する段階と
を含むことを特徴とする請求項１５に記載の半導体メモリ装置のデータマスキング方法。
【請求項１７】
前記第１及び第２のマスキング情報を前記第１及び第２のレジスタに記録する段階は、
前記第１のレジスタに対して前記一般データのバースト長の半分に該当するバースト長で第１のマスキング情報を記録する段階と、
前記第２のレジスタに対して前記一般データのバースト長の残りの半分に該当するバースト長で第２のマスキング情報を記録する段階と
を含むことを特徴とする請求項１５に記載の半導体メモリ装置のデータマスキング方法。
【請求項１８】
前記第１及び第２のマスキング情報を前記第１及び第２のレジスタに記録する間に、所定の制御信号を用いて前記メモリセルブロックの記録動作を中止させる段階をさらに含むことを特徴とする請求項１５に記載の半導体メモリ装置のデータマスキング方法。
【請求項１９】
前記マスキングを含むデータ記録命令は、前記第１及び第２のレジスタの各々に対して定義されていることを特徴とする請求項１５に記載の半導体メモリ装置のデータマスキング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ装置に関し、特に、データマスキング機能を有する半導体メモリ装置及びそのデータマスキング方法に関する。
【背景技術】
【０００２】
データマスキング（Data Mask）は、半導体メモリ装置に新しいデータが記録（Write）されても、既格納されたマスキング情報を用いて特定のメモリ領域に記録された情報が変わらないようにする方法であって、多様な半導体メモリ装置に使われている。
【０００３】
従来の技術に係る半導体メモリ装置は、図１に示されたように、メモリセルブロック１１０、パッド１２０、ＳＰＣ（Serial to Parallel Converter）１３０、第１のラッチ部１４０、リピーター（Repeater）１５０、レジスタ１６０、多重化部１７０、及び第２のラッチ部１８０を含む。
【０００４】
前記パッド１２０は、メモリ容量とモデルなどの差異によってデータ入出力ピン（Ｐｉｎ）の数が異なるように構成されることができ、図１は、８つのデータ入出力ピンＤＱ＜０：７＞を含む場合を示すものである。
【０００５】
前記ＳＰＣ１３０は、前記パッド１２０の各ピンを介して入力される直列データを並列データに変換し、前記第１のラッチ部１４０に出力する。
【０００６】
前記第１のラッチ部１４０は、前記ＳＰＣ１３０から出力された並列データをラッチ（Latch）し、ＤＩＮＳＴＢＰ信号によって広域データラインＧＩＯを介してメモリセルブロック１１０に出力する。
【０００７】
前記リピーター１５０は、前記ＳＰＣ１３０の出力のうち１バイト（Byte）のマスキング情報（以下、ＤＭ）を増幅し、前記レジスタ１６０に出力する。この際、リピーター１５０を使用する理由は、ＳＰＣ１３０の駆動能力では前記ＤＭをレジスタ１６０まで安全に伝送できないからである。
【０００８】
前記レジスタ１６０は、前記リピーター１５０から出力されたＤＭをＤＭＲＳＴＢＰ信号によって多重化部１７０に出力する。
【０００９】
前記多重化部１７０は、データ記録とデータマスキングを並行するような命令であるＷＲＭ（Write with Data Mask）と記録命令であるＷＲ（Write）信号によって、前記ＤＭを出力したり、自身の出力端レベルを接地レベルに設定する。
【００１０】
前記第２のラッチ部１８０は、前記多重化部１７０から出力されたＤＭをラッチし、前記ＤＩＮＳＴＢＰ信号と同じタイミングに発生するＤＭＳＴＢＰ信号によってメモリセルブロック１１０に出力する。
【００１１】
前記メモリセルブロック１１０から前記広域データラインＧＩＯを介して伝送されるデータのうち前記ＤＭに該当するデータがメモリ領域に記録されるパス（Ｐａｔｈ）を遮断することによってデータマスキングがなされ、その以外のデータは当該メモリ領域に記録される。
【００１２】
以下、 図２を参照してデータマスキング動作を説明する。
まず、データマスキング動作がなされるためには、図１のレジスタ１６０にマスキング情報ＤＭを記録する過程が先行されなければならない。
したがって、半導体メモリ装置の外部から図１のレジスタ１６０に前記ＤＭを記録するような命令、すなわちＷＲＭＲ（Write Data Mask Register）命令が入力され、パッド１２０のＤＱ＜０：７＞を介してＤＭが入力される。
【００１３】
そして、前記ＷＲＭＲに引き続いて入力されたＷＲＭ（Write with Data Mask）命令によって前記パッド１２０のＤＱ＜０：７＞を介してデータが入力される。
この際、ＤＭは、図２に示されたように、バースト長（Burst Length）４である場合（Burst 4）、１クロック周期の間に１バイト０〜７が入力されるのに対して、データは、バースト長８（Burst 8）動作によって２クロック周期の間に８バイトＱ０〜Ｑ７、すなわち６４ビットが入力される。すなわち、ＤＭ入力とデータ入力との動作時間の周期が異なる。
【００１４】
前記データＱ０〜Ｑ７がメモリセルブロック１１０に入力されると同時に、第２のラッチ部１８０にラッチされていたＤＭ０〜７がメモリセルブロック１１０に入力され、データマスキングがなされる。
【００１５】
前述した従来の半導体メモリ装置は、マスキング情報とデータとの動作時間の周期が異なるので、マスキング情報をレジスタに伝達するために、広域データラインＧＩＯを利用することができず、専用の信号ラインを追加しなければならないし、専用の信号ラインを介して引き出されたマスキング情報の信号レベルが弱いので、これを格納するためのレジスタまでに安定的に伝送するために、リピーターをも追加しなければならない。したがって、データマスキングによる回路面積が増加されるため、適用範囲が制限されるという問題点がある。これに類似する技術は、アメリカ登録特許6,459,651（特許文献１）に開示されている。
【特許文献１】米国特許6,459,651号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、前述したような従来の問題点を解決するためになされたもので、その目的は、回路面積を最小化できるようにした半導体メモリ装置及びそのデータマスキング方法を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の一態様に係る半導体メモリ装置は、メモリセルブロックと、半導体メモリ装置の外部から入力された一般データ及びマスキング情報を前記メモリセルブロックに伝送可能なように信号処理を行って出力するデータ入力部と、前記データ入力部と前記メモリセルブロックとの間に連結された広域データラインと、前記広域データラインに連結され、前記広域データラインを介して伝送されるマスキング情報を記録する複数のレジスタと、マスキング情報選択信号によって前記複数のレジスタのマスキング情報のうち１つを選択し、前記メモリセルブロックに出力する多重化部と、を含むことを特徴とする。
【００１８】
また、本発明の他の態様に係る半導体メモリ装置のデータマスキング方法は、メモリセルブロックと、前記メモリセルブロックに連結され、一般データ及びマスキング情報を伝送するための広域データラインと、前記広域データラインに連結された複数のマスキング情報記録用レジスタとを備えた半導体メモリ装置のデータマスキング方法であって、マスキング情報記録命令が入力される場合、既設定された一般データのバースト長と同じ周期で複数のマスキング情報を前記複数のマスキング情報記録用レジスタに記録する段階と、マスキングを含むデータ記録命令が入力される場合、前記複数のマスキング情報のうち１つを選択し、前記メモリセルブロックに出力する段階と、を含むことを特徴とする。
【発明の効果】
【００１９】
本発明に係る半導体メモリ装置及びそのデータマスキング方法は、次のような効果を奏する。
第一に、広域データラインＧＩＯを用いてマスキング情報を記録するので、専用の信号ラインはもちろん、リピーターをも必要としないので、回路面積を最小化することができ、これにより、レイアウトマージンを増加させることができる。
第二に、複数のレジスタを用いて多様なマスキング情報を記録し、所望のものを選択して使用することができるので、ユーザの立場からデータマスキングの便宜性及び性能を向上させることができる。
【発明を実施するための最良の形態】
【００２０】
以下、添付の図面を参照して本発明に係る半導体メモリ装置及びそのデータマスキング方法の好ましい実施形態を説明する。
図３は、本発明に係る半導体メモリ装置のブロック図であり、図４は、本発明に係る半導体メモリ装置の動作タイミング図であり、図５は、本発明に係る半導体メモリ装置のデータマスキング方法を示す図である。
【００２１】
本発明に係る半導体メモリ装置は、図３に示されたように、メモリセルブロック１１０、データ入力部１２０、１３０、１４０、広域データラインＧＩＯ、第１のレジスタ３１０、第２のレジスタ３２０、多重化部３３０、及び第２のラッチ部３４０を含む。
【００２２】
前記メモリセルブロック１１０は、マスキング情報に該当するデータを、当該メモリセルに記録せず、その以外のデータを.3、当該メモリ領域に記録する。これは、マスキング情報に該当するデータをメモリセルに記録するためのパス（Path）が前記マスキング情報により遮断されるからである。そして、メモリセルブロック１１０は、所定の制御信号、すなわち記録制御信号ＷＲＳＴＢＰを入力され、マスキング情報が前記広域データラインＧＩＯを介して伝送される区間の間に記録動作を行わない。その理由は、マスキング情報が広域データラインＧＩＯを介して伝送されるので、前記マスキング情報がメモリセルブロック１１０に記録されることを防止するためである。
【００２３】
前記データ入力部１２０、１３０、１４０は、半導体メモリ装置の外部から入力された一般データ及びマスキング情報を前記メモリセルブロックに伝送可能なように所定の信号処理を行って出力する。その構成を考察すれば、複数のデータ入出力ピンＤＱ＜０：７＞を有するパッド１２０、前記パッド１２０を介して半導体メモリ装置の外部から入力される直列データを並列データに変換する直列／並列変換部（Serial to Parallel Converter；以下、ＳＰＣという）１３０、及び前記並列データをラッチし、第１の出力制御信号ＤＩＮＳＴＢＰによって広域データラインＧＩＯに出力する第１のラッチ部１４０を含む。この際、第１の出力制御信号ＤＩＮＳＴＢＰは、半導体メモリ装置の外部から入力されたライト（Write）命令によって所定の時間差をもって生成される信号である。
【００２４】
前記広域データラインＧＩＯは、データ入力部１２０、１３０、１４０の第１のラッチ部１４０と前記メモリセルブロック１１０との間に連結される。そして、前記広域データラインＧＩＯは、半導体メモリ装置がデータラインをリード（Read）とライト（Write）に対して別途のラインを使用する場合、ライト用広域データラインＷＧＩＯに該当する。
【００２５】
前記第１及び第２のレジスタ３１０、３２０は、前記広域データラインＧＩＯに連結され、前記広域データラインＧＩＯを介して伝送されるマスキング情報を記録し、第２の出力制御信号ＤＭＲＳＴＢＰによって前記多重化部３３０に出力する。この際、第１及び第２のレジスタ３１０、３２０を使用したことは、一例を挙げたものに過ぎず、それ以上のレジスタを使用することも可能である。但し、従来技術の問題点において既に説明したように、全てのレジスタにマスキング情報が記録されるトータル（Total）バースト長と前記メモリセルブロック１１０に一般データが記録されるバースト長とが同一である場合のみに、広域データラインＧＩＯを用いてマスキング情報を伝送することができる。したがって、この条件を満足する範囲内で所望の数を有するレジスタを使用することができる。そして、この場合、一般データのバースト長と使われるレジスタの数によって、各レジスタに記録されるマスキング情報のバースト長が決定される。
【００２６】
前記多重化部３３０は、マスキング情報選択信号ＷＲＭ１、ＷＲＭ２、ＷＲによって前記第１及び第２のレジスタ３１０、３２０のマスキング情報のうち１つを選択して出力する。
【００２７】
この際、ＷＲＭ１は、第１のレジスタ３１０のマスキング情報を選択するような命令であり、ＷＲＭ２は、第２のレジスタ３２０のマスキング情報を選択するような命令であり、ＷＲは、一般記録命令である。前記多重化部３３０は、ＷＲが入力される場合、自身の出力端レベルを接地レベルＶＳＳに設定する。
【００２８】
前記第２のラッチ部３４０は、前記多重化部３３０から出力されたマスキング情報をラッチし、第３の出力制御信号ＤＭＳＴＢＰによって前記第１のラッチ部１４０のデータ出力タイミングと同じタイミングに前記メモリセルブロック１１０に出力する。この際、第３の出力制御信号ＤＭＳＴＢＰは、前記第１の出力制御信号ＤＩＮＳＴＢＰと同じタイミングに発生する信号である。
【００２９】
このように構成された本発明に係る半導体メモリ装置のデータマスキング動作を図４及び図５を参照して説明する。
まず、データマスキング動作がなされるためには、図３の第１及び第２のレジスタ３１０、３２０にマスキング情報ＤＭを記録する過程が先行されなければならない。
したがって、図４に示されたように、半導体メモリ装置の外部から前記ＤＭを記録するような命令、すなわちＷＲＭＲ（Write Data Mask Register）命令が入力され、パッド１２０のＤＱ＜０：７＞を介してＤＭが２クロックＴ１、Ｔ２の間に入力される。
そして、ＤＭに引き続いて２クロックＴ３、Ｔ４の間に前記パッド１２０のＤＱ＜０：７＞を介して一般データが入力される。
【００３０】
次に、前記ＤＭと一般データは、ＳＰＣ１３０を介して各々並列データに変換され、第１のラッチ部１４０に出力される。
そして、第１のラッチ部１４０は、ＤＩＮＳＴＢＰ信号によって前記ＤＭと一般データを順次に広域データラインＧＩＯに伝送する。
【００３１】
次に、第１及び第２のレジスタ３１０、３２０は、広域データラインＧＩＯを介して各々ＤＭ０〜７とＤＭ８〜１５を記録し、ＤＭＲＳＴＢＰ信号によってＤＭＲＥＧ１ ０〜７、ＤＭＲＥＧ２ ８〜１５を出力する。
そして、多重化部３３０がＷＲＭＲの次に入力されたＷＲＭ１（Write with Data Mask）命令によって第１のレジスタ３１０の出力であるＤＭＲＥＧ１ ０〜７を選択し、第２のラッチ部３４０に出力する。
【００３２】
次に、第２のラッチ部３４０が前記ＤＭＲＥＧ１ ０〜７をラッチし、ＤＭＳＴＢＰ信号によってＤＭ＿ＧＩＯ ０〜７をメモリセルブロック１１０に出力する。
この際、ＤＭＳＴＢＰは、前記ＤＩＮＳＴＢＰと同じタイミングに生成される信号であるから、メモリセルブロック１１０には、一般データと前記ＤＭ０〜７とが同じタイミングに入力される。
【００３３】
それにより、メモリセルブロック１１０では、前記一般データのうち前記ＤＭ０〜７に該当するデータのマスキングがなされ、残りの一般データは、正常に記録される。
【００３４】
この際、ＤＭ記録及びマスキング過程を図５を参照してさらに詳細に説明する。
図５に示されたように、ＤＭは、第１のレジスタ３１０のためのＤＭ１ ａ０〜ａ７と、第２のレジスタ３２０のためのＤＭ２ ｂ０〜ｂ７とに区分され、各々バースト長４（Burst 4）で入力されるので、ＤＭ１とＤＭ２のトータルバースト長は、８となり、一般データＱ０〜Ｑ７のバースト長８（Burst 8）と同一になる。したがって、バースト長、すなわち動作時間の周期が同じなので、広域データラインＧＩＯを介して一般データＱ０〜Ｑ７とマスキング情報を共に伝送することができる。
【００３５】
この際、マスキング情報のバースト長は、一般データＱ０〜Ｑ７のバースト長とレジスタの数によって決定されるが、前記レジスタが３１０、３２０の２個であるから、各レジスタのバースト長が４となる。仮に、レジスタが４個なら、マスキング情報も４個になり、各マスキング情報のバースト長は、２となる。
【００３６】
つまり、本発明は、マスキング情報のトータルバースト長と一般データのバースト長とを同一にして、広域データラインＧＩＯを介してマスキング情報の伝送が可能なようにし、複数のレジスタを介して複数のマスキング情報を記録し、選択的に使用することができるようにしたものである。
【００３７】
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施形態及び添付された図面に限定されるものではない。
【図面の簡単な説明】
【００３８】
【図１】従来の技術に係る半導体メモリ装置のブロック図である。
【図２】従来の技術に係る半導体メモリ装置のデータマスキング方法を示す図である。
【図３】本発明に係る半導体メモリ装置のブロック図である。
【図４】本発明に係る半導体メモリ装置の動作タイミング図である。
【図５】本発明に係る半導体メモリ装置のデータマスキング方法を示す図である。
【符号の説明】
【００３９】
ＤＩＮＳＴＢＰ…第１の出力制御信号
ＤＭ…マスキング情報
ＤＭＲＳＴＢＰ…第２の出力制御信号
ＤＭＳＴＢＰ…第３の出力制御信号
１１０…メモリセルブロック
１２０…パッド
１３０…ＳＰＣ（Serial to Parallel Converter）
１４０…第１のラッチ部
３１０…第１のレジスタ
３２０…第２のレジスタ
３３０…多重化部
３４０…第２のラッチ部
【図１】
2008071477.tif 000003
【図２】
2008071477.tif 000004
【図３】
2008071477.tif 000005
【図４】
2008071477.tif 000006
【図５】
2008071477.tif 000007