(57)【要約】【課題】半導体層にクラックが発生するのを抑制しながら、能動領域の転位の増加に起因する素子特性の低下を抑制することが可能な半導体素子を提供する。【解決手段】この半導体レーザ素子では、ｎ型ＧａＮ基板２１は、半導体層（２２〜３０）が縦方向成長することが可能な平面領域Ａと、平面領域Ａを挟み込むように配置され、平面領域Ａとの境界領域が実質的に［１−１００］方向に延びるとともに、半導体層（２２〜３０）が横方向成長することが可能な平面領域Ｂとを含む。また、半導体層（２２〜３０）は、ｎ型ＧａＮ基板２１の平面領域Ａの中央部より［０００１］方向側の領域上に形成されるリッジ部３１を含む。【選択図】図２
2008016584.tif 000002
【特許請求の範囲】
【請求項１】
ウルツ鉱構造を有する窒化物系半導体基板、六方晶構造のα−ＳｉＣ基板および菱面体構造のα−ＳｉＣ基板のうちのいずれかからなるとともに、ＨおよびＫの少なくともいずれか一方が０ではない整数とした場合に、実質的に（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を有する表面を含む半導体基板と、
前記半導体基板の表面上に形成されるとともに、ウルツ鉱構造を有する窒化物系半導体からなる半導体層とを備え、
前記半導体基板は、
前記半導体層が縦方向成長することが可能な第１領域と、
前記第１領域を挟み込むように配置され、前記第１領域との境界領域が実質的に［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びるとともに、前記半導体層が横方向成長することが可能な第２領域とをさらに含み、
前記半導体層は、前記半導体基板の前記第１領域の中央部より［０００１］方向側の領域上に形成される能動領域を含む、半導体素子。
【請求項２】
前記半導体層の前記半導体基板の前記第２領域上に形成される部分は、実質的に前記［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びる段差形状に形成されている、請求項１に記載の半導体素子。
【請求項３】
前記半導体基板の前記［０００１］方向側の前記第２領域、および、［０００−１］方向側の前記第２領域は、それぞれ、実質的に前記［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びる第１凹部および第２凹部を含む、請求項２に記載の半導体素子。
【請求項４】
前記半導体層の前記能動領域は、実質的に前記［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びる発光領域を含む、請求項１〜３のいずれか１項に記載の半導体素子。
【請求項５】
ウルツ鉱構造を有する窒化物系半導体基板、六方晶構造のα−ＳｉＣ基板および菱面体構造のα−ＳｉＣ基板のうちのいずれかからなるとともに、ＨおよびＫの少なくともいずれか一方が０ではない整数とした場合に、実質的に（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を有する表面を含む半導体基板を準備する工程と、
前記半導体基板の第１領域上に、縦方向成長により、半導体層を形成するとともに、前記第１領域を挟み込むように配置され、前記第１領域との境界領域が実質的に［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びる第２領域上に、横方向成長により、前記半導体層を形成することによって、前記半導体基板の前記第１領域および前記第２領域上に、ウルツ鉱構造を有する前記半導体層を形成する工程と、
前記半導体基板の前記第１領域の中央部より［０００１］方向側の領域上の前記半導体層の部分に、能動領域を形成する工程とを備えた、半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子およびその製造方法に関し、特に、能動領域を有する半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、能動領域を有する半導体素子が知られている。このような半導体素子は、たとえば、平坦な表面を有するｎ型ＧａＮからなる窒化物系半導体基板上に、ｎ型ＡｌＧａＮからなるｎ型クラッド層（ｎ型窒化物系半導体層）、発光層およびｐ型窒化物系半導体層などの窒化物系半導体層が形成されて、窒化物系半導体レーザ素子などの窒化物系半導体発光素子を構成している。しかしながら、ＡｌＧａＮの格子定数がＧａＮの格子定数に比べて小さいので、従来の窒化物系半導体発光素子では、平坦な表面を有する窒化物系半導体基板上にｎ型ＡｌＧａＮからなるｎ型クラッド層を成長させた場合、ｎ型ＡｌＧａＮからなるｎ型クラッド層に歪みが生じてクラックが発生しやすくなる。このため、ｎ型クラッド層上に積層される発光層およびｐ型窒化物系半導体層などの窒化物系半導体層にもクラックが発生しやすくなるので、発生するクラックに起因して、リーク電流が増大するとともに、光の導波が妨げられやすくなる。その結果、窒化物系半導体発光素子の特性が低下する場合があるという不都合がある。
【０００３】
そこで、従来、窒化物系半導体層にクラックが発生するのを抑制することが可能な窒化物系半導体素子が提案されている（たとえば、特許文献１参照）。上記特許文献１には、（０００１）面を有するｎ型ＧａＮからなる窒化物系半導体基板の表面に［１−１００］方向に延びる溝が形成されるとともに、窒化物系半導体基板の（０００１）面の表面上に能動領域を含むＡｌＧａＮなどからなる窒化物系半導体層が形成された窒化物系半導体素子が開示されている。この窒化物系半導体素子では、窒化物系半導体基板の（０００１）面の表面に［１−１００］方向に延びる溝を形成することによって、窒化物系半導体基板の表面上に形成される窒化物系半導体層の歪を、窒化物系半導体基板の［１−１００］方向に延びる溝により吸収することができるので、窒化物系半導体基板の表面上に形成される窒化物系半導体層にクラックが発生するのを抑制することが可能である。
【０００４】
【特許文献１】特開２００５−３２２７８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１の構造では、窒化物系半導体基板の溝部に成長される窒化物系半導体層に転位が発生しやすいとともに、その溝部で発生した転位は、窒化物系半導体基板の表面である（０００１）面内に伝播しやすいので、窒化物系半導体層に設けられる発光領域としてのリッジ部（能動領域）の転位密度が大きくなるという不都合がある。その結果、素子特性が低下するという問題点がある。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、半導体層にクラックが発生するのを抑制しながら、能動領域の転位の増加に起因する素子特性の低下を抑制することが可能な半導体素子およびその製造方法を提供することである。
【課題を解決するための手段および発明の効果】
【０００７】
上記目的を達成するために、この発明の第１の局面による半導体素子は、ウルツ鉱構造を有する窒化物系半導体基板、六方晶構造のα−ＳｉＣ基板および菱面体構造のα−ＳｉＣ基板のうちのいずれかからなるとともに、ＨおよびＫの少なくともいずれか一方が０ではない整数とした場合に、実質的に（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を有する表面を含む半導体基板と、半導体基板の表面上に形成されるとともに、ウルツ鉱構造を有する窒化物系半導体からなる半導体層とを備え、半導体基板は、半導体層が縦方向成長することが可能な第１領域と、第１領域を挟み込むように配置され、第１領域との境界領域が実質的に［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びるとともに、半導体層が横方向成長することが可能な第２領域とをさらに含み、半導体層は、半導体基板の第１領域の中央部より［０００１］方向側の領域上に形成される能動領域を含む。
【０００８】
この第１の局面による半導体素子では、上記のように、（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を有する表面を含む半導体基板に、半導体層が縦方向成長することが可能な第１領域と、第１領域を挟み込むように配置され、第１領域との境界領域が実質的に［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びるとともに、半導体層が横方向成長することが可能な第２領域とを設けることによって、半導体基板の表面が（Ｈ、Ｋ、−Ｈ−Ｋ、０）面の場合、必ず、半導体層の［０００１］方向は、［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びる第２領域と直交する方向に配置されるので、半導体基板の表面上に形成される半導体層のｃ軸方向（［０００１］方向）の大きい歪を、［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びる第２領域により吸収することができる。なお、半導体の表面の（Ｈ、Ｋ、−Ｈ−Ｋ、０）面が（１１−２０）面や（１−１００）面の場合、第２領域の延びる方向の［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向は、それぞれ［１−１００］方向や［−１−１２０］方向となる。これにより、半導体基板の表面上に形成される半導体層にクラックが発生するのを抑制することができる。また、実質的に（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を有する表面を含む半導体基板に、半導体層が縦方向成長することが可能な第１領域と、第１領域を挟み込むように配置され、第１領域との境界領域が実質的に［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びるとともに、半導体層が横方向成長することが可能な第２領域とを設けることによって、半導体基板の表面が（Ｈ、Ｋ、−Ｈ−Ｋ、０）面の場合、必ず、半導体基板の表面上に形成される半導体層の転位の伝播しやすい（０００１）面は、半導体基板の表面の（Ｈ、Ｋ、−Ｈ−Ｋ、０）面と垂直で、かつ、第１領域および第２領域の境界領域の延びる方向の［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向と平行に配置されるので、半導体層の第２領域上に形成される部分に発生した転位は、半導体基板の表面と垂直な方向と、第１領域および第２領域の境界領域の延びる方向とに沿って伝播しやすくなるとともに、第２領域から第１領域に向かう方向である［０００１］方向および［０００−１］方向には伝播しにくくなる。なお、半導体の表面の（Ｈ、Ｋ、−Ｈ−Ｋ、０）面が（１１−２０）面や（１−１００）面の場合、第１領域および第２領域の境界領域の延びる方向の［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向は、それぞれ［１−１００］方向や［−１−１２０］方向となる。これにより、半導体層の第２領域上の部分に発生した転位が、［０００１］方向または［０００−１］方向に伝播して半導体層の第１領域の能動領域にまで伝播するのを抑制することができるので、半導体層の第１領域の能動領域の転位密度が大きくなるのを抑制することができる。その結果、能動領域の転位の増加に起因する素子特性の低下を抑制することができる。また、半導体基板の第１領域の中央部より［０００１］方向側の領域上の半導体層の部分に、能動領域を設けることによって、第２領域上で半導体層が横方向成長する際に、［０００−１］方向側の第２領域上の半導体層の転位密度が、［０００１］方向側の第２領域上の半導体層の転位密度に比べて大きくなることに起因して、［０００−１］方向側の第２領域上の半導体層の転位がわずかながら第１領域上の半導体層に伝播した場合にも、能動領域は、半導体基板の第１領域の中央部よりも［０００１］方向側の領域上の半導体層の部分に設けられているので、半導体層の能動領域の転位密度が大きくなるのをより抑制することができる。これにより、半導体層の能動領域の転位の増加に起因する素子特性の低下をより抑制することができる。
【０００９】
上記構成において、好ましくは、半導体層の半導体基板の第２領域上に形成される部分は、実質的に［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びる段差形状に形成されている。
【００１０】
この場合、好ましくは、半導体基板の［０００１］方向側の第２領域、および、［０００−１］方向側の第２領域は、それぞれ、実質的に［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びる第１凹部および第２凹部を含む。ここで、第１凹部は、第１側面を含み、第２凹部は、第２側面を含んでいてもよい。上記構成において、第１凹部は、（０００１）面を有する第１側面を含み、第２凹部は、（０００−１）面を有する第２側面を含んでいてもよい。
【００１１】
上記構成において、好ましくは、半導体層の能動領域は、実質的に［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びる発光領域を含む。
【００１２】
この発明の第２の局面による半導体素子の製造方法は、ウルツ鉱構造を有する窒化物系半導体基板、六方晶構造のα−ＳｉＣ基板および菱面体構造のα−ＳｉＣ基板のうちのいずれかからなるとともに、ＨおよびＫの少なくともいずれか一方が０ではない整数とした場合に、実質的に（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を有する表面を含む半導体基板を準備する工程と、半導体基板の第１領域上に、縦方向成長により、半導体層を形成するとともに、第１領域を挟み込むように配置され、第１領域との境界領域が実質的に［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びる第２領域上に、横方向成長により、半導体層を形成することによって、半導体基板の第１領域および第２領域上に、ウルツ鉱構造を有する半導体層を形成する工程と、半導体基板の第１領域の中央部より［０００１］方向側の領域上の半導体層の部分に、能動領域を形成する工程とを備えている。
【００１３】
この第２の局面による半導体素子の製造方法では、上記のように、（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を有する表面を含む半導体基板の第１領域上に、縦方向成長により、半導体層を形成するとともに、第１領域を挟み込むように配置され、第１領域との境界領域が実質的に［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びる第２領域上に、横方向成長により、半導体層を形成することによって、半導体基板の表面が（Ｈ、Ｋ、−Ｈ−Ｋ、０）面の場合、必ず、半導体層の［０００１］方向は、［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びる第２領域と垂直に配置されるので、半導体基板の表面上に形成される半導体層のｃ軸方向（［０００１］方向）の大きい歪を、［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びる第２領域により吸収することができる。なお、半導体の表面の（Ｈ、Ｋ、−Ｈ−Ｋ、０）面が（１１−２０）面や（１−１００）面の場合、第２領域の延びる方向の［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向は、それぞれ［１−１００］方向や［−１−１２０］方向となる。これにより、半導体基板の表面上に形成される半導体層にクラックが発生するのを抑制することができる。また、実質的に（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を有する表面を含む半導体基板の第１領域上に、縦方向成長により、半導体層を形成するとともに、第１領域を挟み込むように配置され、第１領域との境界領域が実質的に［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びる第２領域上に、横方向成長により、半導体層を形成することによって、半導体基板の表面が（Ｈ、Ｋ、−Ｈ−Ｋ、０）面の場合、必ず、半導体基板の表面上に形成される半導体層の転位の伝播しやすい（０００１）面は、半導体基板の表面の（Ｈ、Ｋ、−Ｈ−Ｋ、０）面と垂直で、かつ、第１領域および第２領域の境界領域の延びる方向の［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向と平行に配置されるので、半導体層の第２領域上に形成される部分に発生した転位は、半導体基板の表面と垂直な方向と、第１領域および第２領域の境界領域の延びる方向とに沿って伝播しやすくなるとともに、第２領域から第１領域に向かう方向である［０００１］方向および［０００−１］方向には伝播しにくくなる。なお、半導体の表面の（Ｈ、Ｋ、−Ｈ−Ｋ、０）面が（１１−２０）面や（１−１００）面の場合、第１領域および第２領域の境界領域の延びる方向の［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向は、それぞれ［１−１００］方向や［−１−１２０］方向となる。これにより、半導体層の第２領域上の部分に発生した転位が、［０００１］方向または［０００−１］方向に伝播して半導体層の第１領域の能動領域にまで伝播するのを抑制することができるので、半導体層の第１領域の能動領域の転位密度が大きくなるのを抑制することができる。その結果、能動領域の転位の増加に起因する素子特性の低下を抑制することができる。また、半導体基板の第１領域の中央部より［０００１］方向側の領域上の半導体層の部分に、能動領域を形成することによって、第２領域上で半導体層が横方向成長する際に、［０００−１］方向側の第２領域上の半導体層の転位密度が、［０００１］方向側の第２領域上の半導体層の転位密度に比べて大きくなることに起因して、［０００−１］方向側の第２領域上の半導体層の転位がわずかながら第１領域上の半導体層に伝播した場合にも、能動領域は、半導体基板の第１領域の中央部よりも［０００１］方向側の領域上の半導体層の部分に設けられているので、半導体層の能動領域の転位密度が大きくなるのをより抑制することができる。これにより、半導体層の能動領域の転位の増加に起因する素子特性の低下をより抑制することができる。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の概念を説明するための断面図である。まず、図１を参照して、本発明の具体的な実施形態を説明する前に本発明の概念について説明する。ここでは、本発明を半導体素子の一例である半導体レーザ素子に適用する場合について説明する。なお、本発明は、半導体レーザ素子に限定されるものではなく、後述するように、トランジスタなどの電子デバイスにも適用可能である。
【００１５】
本発明を半導体レーザ素子に適用する場合、半導体レーザ素子には、図１に示すように、半導体基板１と、半導体層３と、活性層６と、半導体層９と、一方電極１２と、他方電極１５とが設けられる。半導体層９の［０００１］側には、リッジ部（能動領域、発光領域）１１が形成されている。
【００１６】
半導体基板１は、ウルツ鉱構造を有する窒化物系半導体基板、六方晶構造のα−ＳｉＣ基板および菱面体構造のα−ＳｉＣ基板のうちのいずれかからなる。ウルツ鉱構造を有する窒化物系半導体基板は、ＧａＮ、ＡｌＮ、ＩｎＮ、ＢＮ、ＴｌＮ、または、これらの混晶からなる。また、六方晶構造または菱面体構造のα−ＳｉＣ基板として、４Ｈ−ＳｉＣ基板または６Ｈ−ＳｉＣ基板などを用いることができる。半導体基板１は、ｎ型の導電性を有するものでもよいし、ｐ型の導電性を有するものでもよい。なお、半導体基板１が導電性を有しない場合は、半導体層３の一部を露出させて半導体層３に他方電極を形成してもよい。
【００１７】
ここで、半導体基板１は、｛１１−２０｝面および｛１−１００｝面などの（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を有する基板である。なお、ＨおよびＫは、少なくともいずれか一方が０ではない整数である。また、本発明において、半導体基板１は、実質的に（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を有していればよく、数度だけオフ（傾斜）された（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を有していてもよい。また、半導体基板１は、［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びる第１領域および第２領域を有している。
【００１８】
また、半導体層３、活性層６および半導体層９は、ＧａＮ、ＡｌＮ、ＩｎＮ、ＢＮ、ＴｌＮなどの窒化物系半導体、または、これらの混晶からなっていてもよい。また、半導体基板１が導電性を有する場合、半導体層３は、半導体基板１と同じ導電性を有してもよい。また、半導体層９は、半導体層３と異なる導電性を有する。
【００１９】
また、活性層６は、単層、単一量子井戸構造または多重量子井戸（ＭＱＷ）構造からなる。なお、活性層６を、量子井戸構造に形成する場合、井戸層の材料として特にＧａＩｎＮを用いることができる。
【００２０】
また、半導体層３は、活性層６よりもバンドギャップの大きいクラッド層などからなる。半導体層３と活性層６との間に、半導体層３および活性層６の間のバンドギャップを有する光ガイド層を設けてもよい。また、半導体基板１と半導体層３との間に、バッファ層を設けてもよい。また、半導体層９は、活性層６よりもバンドギャップの大きいクラッド層などからなる。半導体層９と活性層６との間に、半導体層９および活性層６の間のバンドギャップを有する光ガイド層を設けてもよい。また、活性層６とは反対側の半導体層９上に、コンタクト層を設けてもよい。この場合、コンタクト層は、半導体層９よりもバンドギャップが小さいことが好ましい。
【００２１】
また、半導体層３および９をクラッド層により形成する場合には、クラッド層からなる半導体層３および９の材料として、特にＡｌＧａＮを用いることができる。この場合、半導体基板１として、たとえば、ＧａＮ基板を用いると、半導体基板１上に形成する半導体層３は、半導体基板１よりも格子定数が小さいので、半導体基板１上に形成する半導体層３にクラックが発生する場合がある。このとき、半導体基板１に溝を形成したり、半導体基板１上にマスクを形成することにより、半導体基板１上に形成する半導体層３にクラックが発生するのを抑制する効果が大きくなる。この場合、本発明のように、リッジ部１１を、半導体層９の［０００１］側に形成することによって、能動領域（リッジ部１１）の転位密度を低減することができる。
【００２２】
具体的には、［０００１］方向は、半導体基板１の主面が（Ｈ、Ｋ、−Ｈ−Ｋ、０）面であるときには、必ず半導体基板１の主面の面内方向にあり、（０００１）面と半導体基板１の主面とは垂直になる。また、第１領域および第２領域の延びる方向である［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向は、半導体基板１の主面が（Ｈ、Ｋ、−Ｈ−Ｋ、０）面であるときには、必ず半導体基板１の主面の面内方向にある。さらに、［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向と［０００１］方向とは直交しており、［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向は、必ず（０００１）面の面内方向にある。なお、（１１−２０）面を有する半導体基板１を用いた場合、第１領域および第２領域の延びる方向を［１−１００］方向に選択すればよく、（１−１００）面を有する半導体基板１を用いた場合、第１領域および第２領域の延びる方向を［−１−１２０］方向に選択すればよい。
【００２３】
また、（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を有する半導体基板１上に窒化物系半導体層を形成すると、半導体層中の転位は、（０００１）面内で伝播しやすい。このとき、第１領域および第２領域の延びる方向を上記のように選択すると、第２領域で発生した転位が第１領域内へ伝播しにくいので、第１領域の転位密度が大きくなるのを抑制することができる。
【００２４】
以下、本発明の実施形態を図面に基づいて説明する。
【００２５】
（第１実施形態）
図２は、本発明の第１実施形態によるＧａＮ系半導体レーザ素子の構造を示した断面図である。図３は、図２に示したＧａＮ系半導体レーザ素子のｎ型ＧａＮ基板の構造を示した平面図である。図４は、図２に示したＧａＮ系半導体レーザ素子の活性層の構造を示した断面図である。まず、図２〜図４を参照して、第１実施形態によるＧａＮ系半導体レーザ素子の構造について説明する。なお、第１実施形態によるＧａＮ系半導体レーザ素子の発振波長は、約４１０ｎｍである。
【００２６】
第１実施形態によるＧａＮ系半導体レーザ素子では、図２に示すように、約１００μｍの厚みを有するとともに、約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたウルツ鉱構造のｎ型ＧａＮ基板２１を用いる。このｎ型ＧａＮ基板２１は、［０００−１］方向に約０．３°オフ（傾斜）された実質的に（１１−２０）面を有する表面を含んでいる。なお、ｎ型ＧａＮ基板２１は、本発明の「半導体基板」の一例である。
【００２７】
ここで、第１実施形態では、ｎ型ＧａＮ基板２１は、図３に示すように、ｎ型ＧａＮ基板２１上に形成される半導体層が縦方向成長することが可能な平面領域Ａと、実質的に［１−１００］方向に延びる境界領域に沿って平面領域Ａを挟み込むように配置され、ｎ型ＧａＮ基板２１上に形成される半導体層が横方向成長することが可能な平面領域Ｂとを有している。なお、平面領域Ａは、本発明の「第１領域」の一例であり、平面領域Ｂは、本発明の「第２領域」の一例である。この平面領域Ｂは、平面領域Ａに対して［０００１］方向側に配置される一方凹部２１ａと、［０００−１］方向側に配置される他方凹部２１ｂとからなる。また、一方凹部２１ａおよび他方凹部２１ｂは、図２に示すように、共に約０．５μｍの深さを有するとともに、約２０μｍの幅を有する段差形状に形成されている。また、一方凹部２１ａは、実質的に（０００１）Ｇａ面を有する一方側面２１ｃを含んでいるとともに、他方凹部２１ｂは、実質的に（０００−１）Ｎ面を有する他方側面２１ｄを含んでいる。また、ｎ型ＧａＮ基板２１の平面領域Ａの表面には、実質的に［０００１］方向（［０００−１］方向）に約３６０μｍの幅を有する平坦部２１ｅが形成されている。なお、一方凹部２１ａは、本発明の「第１凹部」の一例であり、他方凹部２１ｂは、本発明の「第２凹部」の一例である。また、一方側面２１ｃは、本発明の「第１側面」の一例であり、他方側面２１ｄは、本発明の「第２側面」の一例である。
【００２８】
また、ｎ型ＧａＮ基板２１上には、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるウルツ鉱構造のｎ型層２２が形成されている。このｎ型層２２の平面領域Ｂ（図３参照）上に形成された部分は、［１−１００］方向に延びる段差形状に形成されている。なお、ｎ型層２２は、本発明の「半導体層」の一例である。
【００２９】
ｎ型層２２上には、約４００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．０７Ｇａ０．９３Ｎからなるウルツ鉱構造のｎ型クラッド層２３が形成されている。このｎ型クラッド層２３の平面領域Ｂ（図３参照）上に形成された部分は、［１−１００］方向に延びる段差形状に形成されている。なお、ｎ型クラッド層２３は、本発明の「半導体層」の一例である。
【００３０】
ｎ型クラッド層２３の平面領域Ａ上の所定領域には、約５ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．１６Ｇａ０．８４Ｎからなるウルツ鉱構造のｎ型キャリアブロック層２４が形成されている。ｎ型キャリアブロック層２４上には、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮからなるウルツ鉱構造のｎ型光ガイド層２５が形成されている。なお、ｎ型キャリアブロック層２４およびｎ型光ガイド層２５は、本発明の「半導体層」の一例である。
【００３１】
ｎ型光ガイド層２５上には、ウルツ鉱構造の活性層２６が形成されている。なお、活性層２６は、本発明の「半導体層」の一例である。この活性層２６は、図４に示すように、約２０ｎｍの厚みを有するアンドープＩｎ０．０２Ｇａ０．９８Ｎからなる４層の障壁層２６ｇと、約３ｎｍの厚みを有するアンドープＩｎ０．１５Ｇａ０．８５Ｎからなる３層の井戸層２６ｈとが交互に積層されたＭＱＷ構造を有する。
【００３２】
また、活性層２６上には、図２に示すように、約１００ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるウルツ鉱構造のｐ型光ガイド層２７が形成されている。ｐ型光ガイド層２７上には、約２０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．１６Ｇａ０．８４Ｎからなるウルツ鉱構造のｐ型キャップ層２８が形成されている。なお、ｐ型光ガイド層２７およびｐ型キャップ層２８は、本発明の「半導体層」の一例である。
【００３３】
ｐ型キャップ層２８上には、凸部と、凸部以外の平坦部２１ｅとを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．０７Ｇａ０．９３Ｎからなるウルツ鉱構造のｐ型クラッド層２９が形成されている。なお、ｐ型クラッド層２９は、本発明の「半導体層」の一例である。このｐ型クラッド層２９の［０００１］方向側および［０００−１］方向側の平坦部２１ｅの厚みは、それぞれ、約１０ｎｍである。また、ｐ型クラッド層２９の平坦部２１ｅから凸部の上面までの高さは、約３２０ｎｍである。また、ｐ型クラッド層２９の凸部は、平面的に見てストライプ状（細長状）に形成されているとともに、凸部の下部が、約１．７５μｍの幅を有するように形成されている。ｐ型クラッド層２９の凸部上には、約８０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ｉｎ０．０２Ｇａ０．９８Ｎからなるウルツ鉱構造のｐ型コンタクト層３０が形成されている。なお、ｐ型コンタクト層３０は、本発明の「半導体層」の一例である。このｐ型コンタクト層３０とｐ型クラッド層２９の凸部とによって、リッジ部３１が構成されている。なお、リッジ部３１は、本発明の「能動領域」および「発光領域」の一例である。
【００３４】
ここで、ｎ型層２２およびｎ型クラッド層２３の［０００１］方向側の平面領域Ｂ上の部分は、（０００１）Ｇａ面（一方側面２１ｃ）から［０００１］方向に横方向成長した部分２２ｃおよび２３ｃと、一方凹部２１ａの底面から縦方向成長した部分２２ａおよび２３ａとからなっている。また、ｎ型層２２およびｎ型クラッド層２３の［０００−１］方向側の平面領域Ｂ上の部分は、（０００−１）Ｎ面（他方側面２１ｄ）から［０００−１］方向に横方向成長した部分２２ｄおよび２３ｄと、他方凹部２１ｂの底面から縦方向成長した部分２２ｂおよび２３ｂとからなっている。ここで、部分２２ｃおよび２３ｃの転位密度は、部分２２ｄおよび２３ｄの転位密度よりも小さい。これは、（０００１）面から［０００１］方向に横方向成長した層の転位密度は、（０００−１）面から［０００−１］方向に横方向成長した層の転位密度よりも小さくなるためである。また、平面領域Ａ（平坦部２１ｅ）上のｎ型層２２からｐ型コンタクト層３０の部分２２ｃおよび２３ｃに近い［０００１］方向側の部分２２ｅ、２３ｅ、２４ｅ、２５ｅ、２６ｅ、２７ｅ、２８ｅ、２９ｅおよび３０ｅ（２２ｅ〜３０ｅ）の転位密度は、部分２２ｄおよび２３ｄに近い［０００−１］方向側の部分２２ｆ、２３ｆ、２４ｆ、２５ｆ、２６ｆ、２７ｆ、２８ｆおよび２９ｆ（２２ｆ〜２９ｆ）の転位密度よりも小さい。これは、部分２２ｆ〜２９ｆには、部分２２ｄおよび２３ｄの転位が［０００±１］方向にわずかながら伝播する場合があるためである。
【００３５】
第１実施形態では、リッジ部３１は、ｎ型ＧａＮ基板２１の一方側面２１ｃから中央部側に距離Ｄ１（約５０μｍ）を隔てるとともに、ｎ型ＧａＮ基板２１の他方側面２１ｄから中央部側に距離Ｄ２（約３１０μｍ）を隔てた位置に形成されている。すなわち、第１実施形態では、リッジ部３１は、ｎ型ＧａＮ基板２１の平面領域Ａ（平坦部２１ｅ）の中央部より［０００１］方向側の領域上に形成されている。また、リッジ部３１は、［１−１００］方向（図３参照）に延びるストライプ状（細長状）に形成されている。また、リッジ部３１を構成するｐ型コンタクト層３０上には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極３２が形成されている。
【００３６】
また、ｐ側オーミック電極３２の上面以外の領域上には、約２５０ｎｍの厚みを有するＳｉＯ２膜（絶縁膜）からなる電流狭窄層３３が形成されている。電流狭窄層３３上の所定領域には、ｐ型オーミック電極３２の上面に接触するように、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極３４が形成されている。
【００３７】
また、ｎ型ＧａＮ基板２１の裏面上には、ｎ側電極３５が形成されている。このｎ側電極３５は、ｎ型ＧａＮ基板２１の裏面側から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなる。
【００３８】
また、リッジ部３１の［１−１００］方向および［−１１００］方向（図３参照）の端部には、それぞれ、（１−１００）面および（−１１００）面の劈開面からなる図示しない共振器面が形成されている。そして、レーザ光の出射面側の共振器面上には、約５％の反射率を有する図示しない誘電体多層膜が形成されているとともに、レーザ光の出射面とは反対側の共振器面上には、約９５％の反射率を有する図示しない誘電体多層膜が形成されている。
【００３９】
また、ＡｌＮのａ軸の格子定数は、ＧａＮのａ軸の格子定数の約９８％であり、ＡｌＮのｃ軸の格子定数は、ＧａＮのｃ軸の格子定数の約９６％である。このため、ＡｌＧａＮとＧａＮとの格子定数差により発生する歪は、［１−１００］方向よりもｃ軸方向（［０００１］方向）の方が大きいので、ｃ軸方向にクラックが発生しやすい。第１実施形態では、上記のように、ｎ型ＧａＮ基板２１に、平面領域Ａと、平面領域Ａを挟み込むように配置され、平面領域Ａとの境界領域が実質的に［１−１００］方向に延びる平面領域Ｂ（一方凹部２１ａおよび他方凹部２１ｂ）とを設けることによって、半導体層の［０００１］方向は、［１−１００］方向に延びる平面領域Ｂ（一方凹部２１ａおよび他方凹部２１ｂ）と直交する方向に配置されるので、ｎ型ＧａＮ基板２１の表面上に形成される半導体層のｃ軸方向（［０００１］方向）の大きい歪を、［１−１００］方向に延びる平面領域Ｂ（一方凹部２１ａおよび他方凹部２１ｂ）により吸収することができる。これにより、ｎ型ＧａＮ基板２１の表面上に形成される半導体層にクラックが発生するのを抑制することができる。
【００４０】
また、第１実施形態では、実質的に（１１−２０）面を有する表面を含むｎ型ＧａＮ基板２１に、平面領域Ａと、平面領域Ａを挟み込むように配置され、平面領域Ａとの境界領域が実質的に［１−１００］方向に延びる平面領域Ｂ（一方凹部２１ａおよび他方凹部２１ｂ）とを設けることによって、ｎ型ＧａＮ基板２１の表面上に形成される半導体層の（０００１）Ｇａ面は、ｎ型ＧａＮ基板２１の表面の（１１−２０）面と垂直で、かつ、平面領域Ａおよび平面領域Ｂの境界領域の延びる方向（［１−１００］方向）と平行に配置されるので、半導体層の平面領域Ｂ上に形成される部分に発生した転位は、ｎ型ＧａＮ基板２１の表面と垂直な方向（［１１−２０］方向）と、平面領域Ａおよび平面領域Ｂの境界領域の延びる方向（［１−１００］方向）とに沿って伝播しやすくなるとともに、平面領域Ｂから平面領域Ａに向かう方向である［０００１］方向および［０００−１］方向には伝播しにくくなる。これにより、半導体層の平面領域Ｂ上の部分に発生した転位が、［０００１］方向または［０００−１］方向に伝播して半導体層の平面領域Ａのリッジ部３１にまで伝播するのを抑制することができるので、半導体層の平面領域Ａのリッジ部３１の転位密度が大きくなるのを抑制することができる。その結果、リッジ部３１の転位の増加に起因する素子特性の低下を抑制することができる。
【００４１】
また、第１実施形態では、ｎ型ＧａＮ基板２１の平面領域Ａの中央部より［０００１］方向側の領域上の半導体層の部分に、リッジ部３１を設けることによって、平面領域Ｂ上で半導体層が横方向成長する際に、［０００−１］方向側の平面領域Ｂ上の半導体層の転位密度が、［０００１］方向側の平面領域Ｂ上の半導体層の転位密度に比べて大きくなることに起因して、［０００−１］方向側の平面領域Ｂ上の半導体層の転位がわずかながら平面領域Ａ上の半導体層に伝播した場合にも、リッジ部３１は、ｎ型ＧａＮ基板２１の平面領域Ａの中央部よりも［０００１］方向側の領域上の半導体層の部分に設けられているので、半導体層のリッジ部３１の転位密度が大きくなるのをより抑制することができる。これにより、半導体層のリッジ部３１の転位の増加に起因する素子特性の低下をより抑制することができる。
【００４２】
図５〜図８は、図２に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図２〜図８を参照して、第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスについて説明する。
【００４３】
まず、図３および図５に示すように、［０００−１］方向に約０．３°オフ（傾斜）されたウルツ鉱構造のｎ型ＧａＮ基板２１に、［１−１００］方向（図３参照）に延びる約０．５μｍの深さを有するとともに、約４０μｍの幅を有する溝２１ｆを約４００μｍ周期で形成する。具体的には、ｎ型ＧａＮ基板２１上に、約２５０ｎｍの厚みを有するＳｉＯ２膜（図示せず）を形成する。そして、そのＳｉＯ２膜の所定領域を除去して、Ｃｌ系ガスによるドライエッチング技術を用いて、ＳｉＯ２膜をマスクとして、ｎ型ＧａＮ基板２１をエッチングすることによって、溝２１ｆを形成する。
【００４４】
その後、図５に示すように、有機金属気相エピタキシー（ＭＯＶＰＥ）法を用いて、約１１００℃の温度で、ｎ型ＧａＮ基板２１上に、ｎ型層２２、ｎ型クラッド層２３、ｎ型キャリアブロック層２４を成長させる。
【００４５】
この後、ＭＯＶＰＥ法を用いて、約８００℃の温度で、ｎ型キャリアブロック層２４上に、ｎ型光ガイド層２５、活性層２６、ｐ型光ガイド層２７およびｐ型キャップ層２８を成長させる。具体的には、ｎ型キャリアブロック層２４上に、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮからなるウルツ鉱構造のｎ型光ガイド層２５を成長させる。次に、ｎ型光ガイド層２５上に、ウルツ鉱構造の活性層２６を成長させる。このとき、図４に示したように、ｎ型光ガイド層２５（図５参照）上に、約２０ｎｍの厚みを有するアンドープＩｎ０．０２Ｇａ０．９８Ｎからなる４層の障壁層２６ｇと、約３ｎｍの厚みを有するアンドープＩｎ０．１５Ｇａ０．８５Ｎからなる３層の井戸層２６ｈとを交互に成長させる。これにより、ＭＱＷ構造を有する活性層２６が形成される。次に、図５に示すように、活性層２６上に、約１００ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるウルツ鉱構造のｐ型光ガイド層２７を成長させる。この後、ｐ型光ガイド層２７上に、約２０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．１６Ｇａ０．８４Ｎからなるウルツ鉱構造のｐ型キャップ層２８を成長させる。
【００４６】
続いて、ＭＯＶＰＥ法を用いて、約１１００℃の温度で、ｐ型キャップ層２８上に、約３３０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．０７Ｇａ０．９３Ｎからなるウルツ鉱構造のｐ型クラッド層２９を成長させる。この後、ＭＯＶＰＥ法を用いて、約８００℃の温度で、ｐ型クラッド層２９上に、約１０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ｉｎ０．０２Ｇａ０．９８Ｎからなるウルツ鉱構造のｐ型コンタクト層３０を成長させる。
【００４７】
ここで、平面領域Ａ上のｎ型層２２からｐ型コンタクト層３０の部分２２ｅ〜３０ｅおよび２２ｆ〜３０ｆは、縦方向成長により形成される。また、平面領域Ｂ（平坦部２１ａおよび２１ｂ）上のｎ型層２２からｐ型コンタクト層３０の部分２２ａ、２３ａ、２４ａ、２５ａ、２６ａ、２７ａ、２８ａ、２９ａ、３０ａ（２２ａ〜３０ａ）、および、２２ｂ、２３ｂ、２４ｂ、２５ｂ、２６ｂ、２７ｂ、２８ｂ、２９ｂ、３０ｂ（２２ｂ〜３０ｂ）は、縦方向成長により形成される。平面領域Ｂ上のｎ型層２２からｐ型コンタクト層３０の部分２２ｃ、２３ｃ、２４ｃ、２５ｃ、２６ｃ、２７ｃ、２８ｃ、２９ｃおよび３０ｃ（２２ｃ〜３０ｃ）は、（０００１）Ｇａ面（一方側面２１ｃ）から［０００１］方向に横方向成長することにより形成される。平面領域Ｂ上のｎ型層２２からｐ型コンタクト層３０の部分２２ｄ、２３ｄ、２４ｄ、２５ｄ、２６ｄ、２７ｄ、２８ｄ、２９ｄおよび３０ｄ（２２ｄ〜３０ｄ）は、（０００−１）Ｎ面（他方側面２１ｄ）から［０００−１］方向に横方向成長することにより形成される。このとき、部分２２ｃ〜３０ｃの転位密度は、部分２２ｄ〜３０ｄの転位密度よりも小さい。また、ウルツ鉱構造の窒化物系半導体では、結晶成長の際に、転位は［０００±１］方向より（０００１）面内で伝播しやすい。したがって、溝２１ｆの延びる方向と成長表面の法線方向とが（０００１）面内にあることから、部分２２ｄ〜３０ｄの転位は、その上方の部分に伝播しやすい。しかしながら、部分２２ｅ〜３０ｅおよび２２ｆ〜３０ｆには、わずかながら部分２２ｄ〜３０ｄの転位が［０００±１］方向に伝播するために、部分２２ｅ〜３０ｅおよび２２ｆ〜３０ｆの各層内の転位密度は、部分２２ｄ〜３０ｄに近い側から部分２２ｃ〜３０ｃに近い側へ移るにつれて、徐々に小さくなるように変化する。すなわち、部分２２ｄ〜３０ｄに近い部分２２ｆ〜３０ｆは、部分２２ｅ〜３０ｅよりも転位密度が大きくなる。
【００４８】
この後、窒素ガス雰囲気中で、約８５０℃の温度条件下でアニール処理する。
【００４９】
次に、電子ビーム蒸着法を用いて、ｐ型コンタクト層３０上に、ｐ側オーミック電極３２（図６参照）を形成する。このｐ側オーミック電極３２を形成する際には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とを順次積層する。この後、プラズマＣＶＤ法を用いて、ｐ側オーミック電極３２上に、約２５０ｎｍの厚みを有するＳｉＯ２膜３６（図６参照）を形成する。そして、図６に示すように、ｐ側オーミック電極３２およびＳｉＯ２膜３６をパターニングすることによって、ｐ側オーミック電極３２およびＳｉＯ２膜３６を、［１−１００］方向（図３参照）に延びるストライプ状（細長状）に形成する。
【００５０】
次に、図７に示すように、Ｃｌ２系ガスによるドライエッチング技術を用いて、ＳｉＯ２膜３６をマスクとして、ｐ型コンタクト層３０の上面からｐ型クラッド層２９の途中の深さ（ｐ型クラッド層２９の上面から約３２０ｎｍの深さ）までをエッチングする。このエッチング工程の際には、基板温度を約２００℃に保持する。これにより、ｐ型コンタクト層３０とｐ型クラッド層２９の凸部とによって構成されるとともに、下部において約１．７５μｍの幅を有する細長状のリッジ部３１が形成される。このとき、リッジ部３１は、ｎ型ＧａＮ基板２１の一方側面２１ｃから中央部側に距離Ｄ１（約５０μｍ）を隔てるとともに、ｎ型ＧａＮ基板２１の他方側面２１ｄから中央部側に距離Ｄ２（約３１０μｍ）を隔てた位置に形成される。
【００５１】
次に、フォトリソグラフィおよびエッチング技術を用いて、ｐ型クラッド層２９の平坦部２１ｅの所定領域上に、ＳｉＯ２膜３６、ｐ側オーミック電極３２およびリッジ部３１を覆うように、レジスト３７を形成する。この後、エッチング技術を用いて、レジスト３７をマスクとして、ｐ型クラッド層２９の平坦部２１ｅの上面からｎ型キャリアブロック層２４までをエッチングする。これにより、ｐ型クラッド層２９、ｐ型キャップ層２８、ｐ型光ガイド層２７、活性層２６、ｎ型光ガイド層２５およびｎ型キャリアブロック層２４の所定領域が除去される。この後、ＳｉＯ２膜３６を除去する。
【００５２】
次に、図８に示すように、プラズマＣＶＤ法を用いて、リッジ部３１の側面を含む全面を覆うように、約２５０ｎｍの厚みを有するＳｉＯ２膜からなる電流狭窄層３３を形成する。この後、ｐ側オーミック電極３２の上面上に位置する電流狭窄層３３をエッチングする。
【００５３】
次に、真空蒸着法を用いて、電流狭窄層３３上の所定領域に、ｐ側オーミック電極３２の上面に接触するように、ｐ側パッド電極３４（図２参照）を形成する。このｐ側パッド電極３４を形成する際には、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とを順次積層する。この後、ｎ型ＧａＮ基板２１の厚みが約１００μｍになるまで、ｎ型ＧａＮ基板２１の裏面側を研磨する。そして、真空蒸着法を用いて、ｎ型ＧａＮ基板２１の裏面上に、ｎ側電極３５を形成する。このｎ側電極３５を形成する際には、ｎ型ＧａＮ基板２１の裏面側から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とを順次積層する。
【００５４】
次に、ＧａＮ系半導体レーザ素子のレーザ光の出射面側の共振器面上に、約５％の反射率を有する誘電体多層膜（図示せず）を形成するとともに、反射面側の共振器面上に、約９５％の反射率を有する誘電体多層膜（図示せず）を形成する。
【００５５】
その後、約４０μｍの幅を有する溝２１ｆの中央部で分離することによって、図２に示した第１実施形態によるＧａＮ系半導体レーザ素子が形成される。
【００５６】
次に、上記第１実施形態の効果を確認するために行った実験について説明する。この確認実験では、上記第１実施形態の製造プロセスを用いて実際に作製した実施例１による半導体レーザ素子の転位密度を平面透過型電子顕微鏡（ＴＥＭ）像により測定した。平面ＴＥＭ像観察用の試料は、収束イオンビームを用いて作製した。また、比較例として、比較例１および２による半導体レーザ素子を作製した。比較例１では、上記第１実施形態と異なり、ｎ型ＧａＮ基板の他方凹部（平面領域Ｂ）、および、リッジ部を、共に［０００１］方向に延びるように形成した。この場合、一方凹部の一方側面は、実質的に（１−１００）面を有するとともに、他方凹部の他方側面は、実質的に（−１１００）面を有する。また、比較例２による半導体レーザ素子は、リッジ部をｎ型ＧａＮ基板２１の平坦部の実質的に中央部の真上の位置に形成したこと以外は、上記第１実施形態の半導体レーザ素子と同様に作製した。
【００５７】
実施例１による半導体レーザ素子は、比較例１および２による半導体レーザ素子に比べて、リッジ部３１の結晶性が向上することが判明した。具体的には、実施例１による半導体レーザ素子では、部分２２ｃおよび２３ｃに転位がほとんど観察されなかった。また、部分２２ｄおよび２３ｄに、１０９ｃｍ−２のオーダの貫通欠陥や１０５ｃｍ−１のオーダの積層欠陥が観察された。また、リッジ部３１は、転位がほとんど観察されず、転位密度は、約１×１０６ｃｍ−２以下であった。その一方、比較例１による半導体レーザ素子では、リッジ部の転位密度は、約５×１０７ｃｍ−２であり、比較例２による半導体レーザ素子では、リッジ部の転位密度は、約１×１０７ｃｍ−２であった。これは、以下の理由によるものと考えられる。すなわち、比較例１による半導体レーザ素子のリッジ部の転位密度が増加したのは、比較例１では、ｎ型ＧａＮ基板の他方凹部２１ｂ（平面領域Ｂ）、および、リッジ部が［０００１］方向に延びるように形成されているので、平面領域Ｂ上の各層の部分の転位が、（０００１）面内において、平面領域Ａ上に形成される各層の部分に伝播しやすくなったためであると考えられる。また、比較例２による半導体レーザ素子のリッジ部の転位密度が増加したのは、ｎ型クラッド層２３上に形成される半導体層の［０００−１］方向側の部分は、［０００１］方向側の部分よりも転位密度が大きいので、リッジ部がｎ型ＧａＮ基板の平坦部の実質的に中央部の真上の位置に形成された比較例２では、リッジ部が［０００１］側に形成された実施例１に比べて、リッジ部が半導体層の転位密度が大きい側により近いためであると考えられる。
【００５８】
（第２実施形態）
図９は、本発明の第２実施形態によるＧａＮ系半導体レーザ素子の構造を示した断面図である。図１０は、図９の１００−１００線に沿った断面図である。図１１は、図９に示したＧａＮ系半導体レーザ素子のｎ型ＧａＮ基板の構造を示した平面図である。図９〜図１１を参照して、この第２実施形態では、上記第１実施形態と異なり、実質的に（１−１００）面を有する表面を含むｎ型ＧａＮ基板を用いる場合について説明する。なお、第２実施形態によるＧａＮ系半導体レーザ素子の発振波長は、約５２０ｎｍである。
【００５９】
この第２実施形態によるＧａＮ系半導体レーザ素子では、図９に示すように、ウルツ鉱構造のｎ型ＧａＮ基板４１は、［０００−１］方向に約０．５°オフ（傾斜）された実質的に（１−１００）面を有する表面を含んでいる。なお、ｎ型ＧａＮ基板４１は、本発明の「半導体基板」の一例である。
【００６０】
ここで、第２実施形態では、ｎ型ＧａＮ基板４１は、図１１に示すように、ｎ型ＧａＮ基板４１上に形成される半導体層が縦方向成長することが可能な平面領域Ｃと、実質的に［１１−２０］方向に延びる境界領域に沿って平面領域Ｃを挟み込むように配置され、ｎ型ＧａＮ基板４１上に形成される半導体層が横方向成長することが可能な平面領域Ｄとを有している。なお、平面領域Ｃは、本発明の「第１領域」の一例であり、平面領域Ｄは、本発明の「第２領域」の一例である。この平面領域Ｄは、［０００１］方向側に配置される一方凹部４１ａと、［０００−１］方向側に配置される他方凹部４１ｂとからなる。また、一方凹部４１ａおよび他方凹部４１ｂは、図９に示すように、共に約０．５μｍの深さを有するとともに、約２０μｍの幅を有する段差形状に形成されている。また、一方凹部４１ａは、実質的に（０００１）Ｇａ面を有する一方側面４１ｃを含んでいるとともに、他方凹部４１ｂは、実質的に（０００−１）Ｎ面を有する他方側面４１ｄを含んでいる。また、ｎ型ＧａＮ基板４１の平面領域Ｃの表面には、実質的に［０００１］方向（［０００−１］方向）に約３６０μｍの幅を有する平坦部４１ｅが形成されている。なお、一方凹部４１ａは、本発明の「第１凹部」の一例であり、他方凹部４１ｂは、本発明の「第２凹部」の一例である。また、一方側面４１ｃは、本発明の「第１側面」の一例であり、他方側面４１ｄは、本発明の「第２側面」の一例である。
【００６１】
また、ｎ型ＧａＮ基板４１上には、上記第１実施形態のｎ型層２２、ｎ型クラッド層２３、ｎ型キャリアブロック層２４およびｎ型光ガイド層２５と同様の構造を有するｎ型層４２、ｎ型クラッド層４３、ｎ型キャリアブロック層４４およびｎ型光ガイド層４５が形成されている。このｎ型層４２およびｎ型クラッド層４３の平面領域Ｄ（図１１参照）上の部分は、［１１−２０］方向に延びる段差形状に形成されている。なお、ｎ型層４２、ｎ型クラッド層４３、ｎ型キャリアブロック層４４およびｎ型光ガイド層４５は、本発明の「半導体層」の一例である。
【００６２】
また、ｎ型光ガイド層４５上には、ウルツ鉱構造の活性層４６が形成されている。なお、活性層４６は、本発明の「半導体層」の一例である。この活性層４６は、約２０ｎｍの厚みを有するアンドープＩｎ０．１７Ｇａ０．８３Ｎからなる４層の障壁層（図示せず）と、約３ｎｍの厚みを有するアンドープＩｎ０．３Ｇａ０．７Ｎからなる３層の井戸層（図示せず）とが交互に積層されたＭＱＷ構造を有する。
【００６３】
また、活性層４６上には、上記第１実施形態のｐ型光ガイド層２７、ｐ型キャップ層２８、ｐ型クラッド層２９、ｐ型コンタクト層３０およびｐ側オーミック電極３２と同様の構造を有するｐ型光ガイド層４７、ｐ型キャップ層４８、ｐ型クラッド層４９、ｐ型コンタクト層５０およびｐ側オーミック電極５２が形成されている。なお、ｐ型光ガイド層４７、ｐ型キャップ層４８、ｐ型クラッド層４９およびｐ型コンタクト層５０は、本発明の「半導体層」の一例である。また、ｐ型コンタクト層５０とｐ型クラッド層４９の凸部とによって、リッジ部５１が構成されている。なお、リッジ部５１は、本発明の「能動領域」および「発光領域」の一例である。
【００６４】
ここで、平面領域Ｃ（平坦部４１ｅ）上のｎ型層４２からｐ型コンタクト層５０の部分４２ｅ、４３ｅ、４４ｅ、４５ｅ、４６ｅ、４７ｅ、４８ｅ、４９ｅ、５０ｅ（４２ｅ〜５０ｅ）、および、４２ｆ、４３ｆ、４４ｆ、４５ｆ、４６ｆ、４７ｆ、４８ｆ、４９ｆ（４２ｆ〜４９ｆ）は、縦方向成長により形成されている。また、ｎ型層４２およびｎ型クラッド層４３の［０００１］方向側の平面領域Ｄ上の部分は、（０００１）Ｇａ面（一方側面４１ｃ）から［０００１］方向に横方向成長した部分４２ｃおよび４３ｃと、一方凹部４１ａの底面から縦方向成長した部分４２ａおよび４３ａとからなっている。また、ｎ型層４２およびｎ型クラッド層４３の［０００−１］方向側の平面領域Ｄ上の部分は、（０００−１）Ｎ面（他方側面４１ｄ）から［０００−１］方向に横方向成長した部分４２ｄおよび４３ｄと、他方凹部４１ｂの底面から縦方向成長した部分４２ｂおよび４３ｂとからなっている。ここで、部分４２ｃおよび４３ｃの転位密度は、部分４２ｄおよび４３ｄの転位密度よりも小さい。これは、（０００１）面から［０００１］方向に横方向成長した層の転位密度は、（０００−１）面から［０００−１］方向に横方向成長した層の転位密度よりも小さくなるためである。また、平面領域Ｃ上のｎ型層４２からｐ型コンタクト層５０の部分４２ｃおよび４３ｃに近い［０００１］方向側の部分４２ｅ〜５０ｅの転位密度は、［０００−１］方向側の部分４２ｆ〜４９ｆの転位密度よりも小さい。これは、部分４２ｆ〜５０ｆには、部分４２ｄおよび４３ｄの転位が［０００±１］方向にわずかながら伝播する場合があるためである。
【００６５】
第２実施形態では、リッジ部５１は、ｎ型ＧａＮ基板４１の一方側面４１ｃから中央部側に距離Ｄ３（約３０μｍ）を隔てるとともに、ｎ型ＧａＮ基板４１の他方側面４１ｄから中央部側に距離Ｄ４（約３３０μｍ）を隔てた位置に形成されている。すなわち、第２実施形態においても、上記第１実施形態と同様、リッジ部５１は、ｎ型ＧａＮ基板４１の平面領域Ｃ（平坦部４１ｅ）の中央部より［０００１］方向側の領域上に形成されている。また、リッジ部５１は、上記第１実施形態とは異なり、［１１−２０］方向（図１０参照）に延びるストライプ状（細長状）に形成されている。
【００６６】
また、ｐ側オーミック電極５２の上面以外の領域上には、上記第１実施形態の電流狭窄層３３と同様の構造を有する電流狭窄層５３が形成されている。また、電流狭窄層５３上の所定領域には、ｐ側オーミック電極５２に接触するように、上記第１実施形態のｐ側パッド電極３４と同様の構造を有するｐ側パッド電極５４が形成されている。
【００６７】
また、ｎ型ＧａＮ基板４１の裏面上には、上記第１実施形態のｎ側電極３５と同様の構造を有するｎ側電極５５が形成されている。
【００６８】
また、第２実施形態では、図１０に示すように、半導体層の［１１−２０］方向（［−１−１２０］方向）の長さは、ｎ型半導体基板４１の［１１−２０］方向（［−１−１２０］方向）の長さよりも小さくなるように形成されている。そして、半導体層の［１１−２０］方向および［−１−１２０］方向の端部には、それぞれ、（１１−２０）面および（−１−１２０）面からなる共振器面が形成されている。そして、レーザ光の出射面側の共振器面上には、活性層４６側から約７０ｎｍのＡｌ２Ｏ３と、約１０ｎｍのＡｌＮからなる約５％の反射率を有する誘電体多層膜５６ａが形成されているとともに、レーザ光の出射面とは反対側の共振器面上には、活性層４６側から約１０ｎｍのＡｌＮと、λ／４の厚みを各々有するＡｌ２Ｏ３およびＴｉＯ２の５周期の多層膜とからなる約９５％の反射率を有する誘電体多層膜５６ｂが形成されている。
【００６９】
なお、第２実施形態のその他の構造は、上記第１実施形態と同様である。
【００７０】
また、第２実施形態の効果は、上記第１実施形態と同様である。
【００７１】
次に、図９〜図１１を参照して、第２実施形態によるＧａＮ系半導体レーザ素子の製造プロセスについて説明する。
【００７２】
まず、図９および図１１に示すように、［０００−１］方向に約０．５°オフ（傾斜）されたウルツ鉱構造のｎ型ＧａＮ基板４１に、上記第１実施形態の製造プロセスと同様の製造プロセスを用いて、［１１−２０］方向に延びる約０．５μｍの深さを有するとともに、約４０μｍの幅を有する溝を約４００μｍ周期で形成する。
【００７３】
その後、図９に示すように、ｎ型ＧａＮ基板４１上に、上記第１実施形態の製造プロセスと同様の製造プロセスを用いて、ｎ型層４２、ｎ型クラッド層４３、ｎ型キャリアブロック層４４およびｎ型光ガイド層４５を形成する。
【００７４】
次に、ｎ型光ガイド層４５上に、ウルツ鉱構造の活性層４６を成長させる。このとき、ｎ型光ガイド層４５（図１３参照）上に、約２０ｎｍの厚みを有するアンドープＩｎ０．１７Ｇａ０．８３Ｎからなる４層の障壁層（図示せず）と、約３ｎｍの厚みを有するアンドープＩｎ０．３Ｇａ０．７Ｎからなる３層の井戸層（図示せず）とを交互に成長させる。これにより、ＭＱＷ構造を有する活性層４６が形成される。
【００７５】
その後、活性層４６上に、上記第１実施形態の製造プロセスと同様の製造プロセスを用いて、活性層４６、ｐ型光ガイド層４７、ｐ型キャップ層４８、ｐ型クラッド層４９、ｐ型コンタクト層５０、ｐ側オーミック電極５２、電流狭窄層５３およびｐ側パッド電極５４を形成する。このとき、下部において約１．７５μｍの幅を有する細長状のリッジ部５１は、ｎ型ＧａＮ基板４１の一方側面４１ｃから中央部側に距離Ｄ３（約３０μｍ）を隔てるとともに、ｎ型ＧａＮ基板４１の他方側面４１ｄから中央部側に距離Ｄ４（約３３０μｍ）を隔てた位置に形成される。
【００７６】
そして、ｎ型ＧａＮ基板４１の裏面上に、上記第１実施形態の製造プロセスと同様の製造プロセスを用いて、ｎ側電極５５を形成する。
【００７７】
次に、図１０に示すように、反応性イオンビームエッチング技術を用いて、［１１−２０］方向および［−１−１２０］方向の端部をそれぞれエッチングすることにより、（１１−２０）面および（−１−１２０）面からなる共振器面を形成する。その後、Ｎ２の電子サイクロトロン共鳴プラズマを共振器面に照射し、共振器面を清浄化する。そして、ＧａＮ系半導体レーザ素子のレーザ光の出射面側の共振器面上に、約５％の反射率を有する誘電体多層膜５６ａを形成するとともに、反射面側の共振器面上に、約９５％の反射率を有する誘電体多層膜５６ｂを形成する。
【００７８】
その後、約４０μｍの幅を有する溝の中央部で分離することによって、図９に示した第２実施形態によるＧａＮ系半導体レーザ素子が形成される。
【００７９】
なお、第２実施形態のその他の製造プロセスは、上記第１実施形態の製造プロセスと同様である。
【００８０】
次に、上記第２実施形態の効果を確認するために行った実験について説明する。この確認実験では、上記第２実施形態の製造プロセスを用いて実際に作製した実施例２による半導体レーザ素子の転位密度を平面ＴＥＭ像により測定した。
【００８１】
実施例２による半導体レーザ素子は、上記第１実施形態の実施例１による半導体レーザ素子と同様、リッジ部５１の結晶性が向上することが判明した。具体的には、実施例２による半導体レーザ素子では、部分４２ｃおよび４３ｃに転位がほとんど観察されなかった。また、部分４２ｄおよび４３ｄは、１０９ｃｍ−２のオーダの貫通欠陥や１０５ｃｍ−１のオーダの積層欠陥が観察された。また、リッジ部５１は、転位がほとんど観察されなかった。
【００８２】
（第３実施形態）
図１２は、本発明の第３実施形態によるＧａＮ系半導体レーザ素子の構造を示した断面図である。図１３は、図１２に示したＧａＮ系半導体レーザ素子のｎ型ＳｉＣ基板の構造を示した平面図である。図１２および図１３を参照して、この第３実施形態では、上記第１実施形態と異なり、ｎ型４Ｈ−ＳｉＣ基板（ｎ型ＳｉＣ基板６１）を用いる場合について説明する。なお、第３実施形態によるＧａＮ系半導体レーザ素子の発振波長は、約３４０ｎｍである。
【００８３】
この第３実施形態によるＧａＮ系半導体レーザ素子では、図１２に示すように、ｎ型ＳｉＣ基板６１は、［０００−１］方向に約０．５°オフ（傾斜）された実質的に（１１−２０）面を有する表面を含んでいる。なお、ｎ型ＳｉＣ基板６１は、本発明の「半導体基板」の一例である。
【００８４】
ここで、第３実施形態では、ｎ型ＳｉＣ基板６１は、図１３に示すように、ｎ型ＳｉＣ基板６１上に形成される半導体層が縦方向成長することが可能な平面領域Ｅと、実質的に［１−１００］方向に延びる境界領域に沿って平面領域Ｅを挟み込むように配置され、ｎ型ＳｉＣ基板６１上に形成される半導体層が横方向成長することが可能な平面領域Ｆとを有している。なお、平面領域Ｅは、本発明の「第１領域」の一例であり、平面領域Ｆは、本発明の「第２領域」の一例である。この平面領域Ｆは、［０００１］方向側に配置される一方凹部６１ａと、［０００−１］方向側に配置される他方凹部６１ｂとからなる。また、一方凹部６１ａおよび他方凹部６１ｂは、図１２に示すように、共に約０．５μｍの深さを有するとともに、約２０μｍの幅を有する段差形状に形成されている。また、一方凹部６１ａは、実質的に（０００１）Ｓｉ面を有する一方側面６１ｃを含んでいるとともに、他方凹部６１ｂは、実質的に（０００−１）Ｃ面を有する他方側面６１ｄを含んでいる。また、ｎ型ＳｉＣ基板６１の平面領域Ｅの表面には、実質的に［０００１］方向（［０００−１］方向）に約３６０μｍの幅を有する平坦部６１ｅが形成されている。なお、一方凹部６１ａは、本発明の「第１凹部」の一例であり、他方凹部６１ｂは、本発明の「第２凹部」の一例である。また、一方側面６１ｃは、本発明の「第１側面」の一例であり、他方側面６１ｄは、本発明の「第２側面」の一例である。
【００８５】
また、第３実施形態では、ｎ型ＳｉＣ基板６１上には、約４００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．１２Ｇａ０．８８Ｎからなるウルツ鉱構造のｎ型クラッド層６３が形成されている。このｎ型クラッド層６３の平面領域Ｆ（図１３参照）上の部分は、［１−１００］方向に延びる段差形状に形成されている。なお、ｎ型クラッド層６３は、本発明の「半導体層」の一例である。また、ｎ型クラッド層６３は、ｎ型クラッド層６３の［０００１］方向および［１１−２０］方向と、ｎ型ＳｉＣ基板６１の［０００１］方向および［１１−２０］方向とがそれぞれ平行になるように形成されている。なお、ｎ型クラッド層６３上に形成される半導体層（後述する活性層６６およびｐ型クラッド層６９）についても同様、半導体層は、半導体層の［０００１］方向および［１１−２０］方向と、ｎ型ＳｉＣ基板６１の［０００１］方向および［１１−２０］方向とがそれぞれ平行になるように形成されている。
【００８６】
また、第３実施形態では、ｎ型クラッド層６３上には、ウルツ鉱構造の活性層６６が形成されている。なお、活性層６６は、本発明の「半導体層」の一例である。この活性層６６は、約２０ｎｍの厚みを有するアンドープＩｎ０．０５Ｇａ０．９５Ｎからなる４層の障壁層（図示せず）と、約３ｎｍの厚みを有するアンドープＧａＮからなる３層の井戸層（図示せず）とが交互に積層されたＭＱＷ構造を有する。
【００８７】
また、活性層６６上には、凸部と、凸部以外の平坦部６１ｅとを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．１２Ｇａ０．８８Ｎからなるウルツ鉱構造のｐ型クラッド層６９が形成されている。なお、ｐ型クラッド層６９は、本発明の「半導体層」の一例である。このｐ型クラッド層６９の［０００１］方向側および［０００−１］方向側の平坦部６１ｅの厚みは、それぞれ、約８０ｎｍである。また、ｐ型クラッド層６９の平坦部６１ｅから凸部の上面までの高さは、約３２０ｎｍである。また、ｐ型クラッド層６９の凸部は、平面的に見てストライプ状（細長状）に形成されているとともに、凸部の下部が、約１．７５μｍの幅を有するように形成されている。
【００８８】
ここで、平面領域Ｅ（平坦部６１ｅ）上のｎ型クラッド層６３からｐ型クラッド層６９の部分６３ｅ、６６ｅ、６９ｅ、６３ｆ、６６ｆおよび６９ｆは、縦方向成長により形成されている。また、ｎ型クラッド層６３の［０００１］方向側の平面領域Ｆ上の部分は、（０００１）Ｓｉ面（一方側面６１ｃ）から［０００１］方向に横方向成長した部分６３ｃと、一方凹部６１ａの底面から縦方向成長した部分６３ａとからなっている。また、ｎ型クラッド層６３の［０００−１］方向側の平面領域Ｆ上の部分は、（０００−１）Ｃ面（他方側面６１ｄ）から［０００−１］方向に横方向成長した部分６３ｄと、他方凹部６１ｂの底面から縦方向成長した部分６３ｂとからなっている。ここで、部分６３ｃの転位密度は、部分６３ｄの転位密度よりも小さい。これは、（０００１）面から［０００１］方向に横方向成長した層の転位密度は、（０００−１）面から［０００−１］方向に横方向成長した層の転位密度よりも小さくなるためである。また、ｎ型クラッド層６３からｐ型クラッド層６９の部分６３ｃに近い［０００１］方向側の部分６３ｅ、６６ｅおよび６９ｅの転位密度は、［０００−１］方向側の部分６３ｆ、６６ｆおよび６９ｆの転位密度よりも小さい。これは、部分６３ｆ、６６ｆおよび６９ｆには、部分６３ｄの転位が［０００±１］方向にわずかながら伝播する場合があるためである。
【００８９】
また、第３実施形態では、ｐ型クラッド層６９の凸部によって、リッジ部７１が構成されている。なお、リッジ部７１は、本発明の「能動領域」および「発光領域」の一例である。
【００９０】
第３実施形態では、リッジ部７１は、ｎ型ＳｉＣ基板６１の一方側面６１ｃから中央部側に距離Ｄ５（約７０μｍ）を隔てるとともに、ｎ型ＳｉＣ基板６１の他方側面６１ｄから中央部側に距離Ｄ６（約２９０μｍ）を隔てた位置に形成されている。すなわち、第３実施形態では、リッジ部７１は、ｎ型ＳｉＣ基板６１の平面領域Ｅ（平坦部６１ｅ）の中央部より［０００１］方向側の領域上に形成されている。また、リッジ部７１は、［１−１００］方向に延びるストライプ状（細長状）に形成されている。
【００９１】
また、第３実施形態では、ｐ型クラッド層６９は、ｐ型コンタクト層としての機能も有する。また、ｐ型クラッド層６９の凸部上には、上記第１実施形態のｐ側オーミック電極３２と同様の構造を有するｐ側オーミック電極７２が形成されている。
【００９２】
また、ｐ側オーミック電極７２の上面以外の領域上には、上記第１実施形態の電流狭窄層３３と同様の構造を有する電流狭窄層７３が形成されている。また、電流狭窄層７３上の所定領域には、ｐ側オーミック電極７２に接触するように、上記第１実施形態のｐ側パッド電極３４と同様の構造を有するｐ側パッド電極７４が形成されている。
【００９３】
また、ｎ型ＳｉＣ基板６１の裏面上には、上記第１実施形態のｎ側電極３５と同様の構造を有するｎ側電極７５が形成されている。
【００９４】
なお、第３実施形態のその他の構造は、上記第１実施形態と同様である。
【００９５】
また、第３実施形態の効果は、上記第１実施形態と同様である。
【００９６】
次に、図１２および図１３を参照して、第３実施形態によるＧａＮ系半導体レーザ素子の製造プロセスについて説明する。
【００９７】
まず、図１２に示すように、上記第１実施形態の製造プロセスと同様の製造プロセスを用いて、［０００−１］方向に約０．５°オフ（傾斜）されたウルツ鉱構造のｎ型ＳｉＣ基板６１に、［１−１００］方向（図１３参照）に延びる約０．５μｍの深さを有するとともに、約４０μｍの幅を有する溝を約４００μｍ周期で形成する。
【００９８】
その後、ｎ型ＳｉＣ基板６１上に、上記第１実施形態の製造プロセスと同様の製造プロセスを用いて、ｎ型クラッド層６３、活性層６６およびｐ型クラッド層６９を形成する。
【００９９】
この後、窒素ガス雰囲気中で、約９００℃の温度条件下でアニール処理する。
【０１００】
次に、上記第１実施形態の製造プロセスと同様の製造プロセスを用いて、ｐ型クラッド層６９上に、ｐ側オーミック電極７２、電流狭窄層７３およびｐ側パッド電極７４を形成する。このとき、第３実施形態では、ｐ型クラッド層６９の凸部からなるリッジ部７１は、ｎ型ＳｉＣ基板６１の一方側面６１ｃから中央部側に距離Ｄ５（約７０μｍ）を隔てるとともに、ｎ型ＳｉＣ基板６１の他方側面６１ｄから中央部側に距離Ｄ６（約２９０μｍ）を隔てた位置に形成される。
【０１０１】
その後、上記第１実施形態の製造プロセスと同様の製造プロセスを用いて、ｎ型ＳｉＣ基板６１の裏面上に、ｎ側電極７５を形成する。
【０１０２】
次に、約４０μｍの幅を有する溝の中央部で分離することによって、図１２に示した第３実施形態によるＧａＮ系半導体レーザ素子が形成される。
【０１０３】
なお、第３実施形態のその他の製造プロセスは、上記第１実施形態の製造プロセスと同様である。
【０１０４】
次に、上記第３実施形態の効果を確認するために行った実験について説明する。この確認実験では、上記第３実施形態の製造プロセスを用いて実際に作製した実施例３による半導体レーザ素子の転位密度を平面ＴＥＭ像により測定した。
【０１０５】
実施例３による半導体レーザ素子は、上記第１実施形態の実施例１による半導体レーザ素子と同様、リッジ部７１の結晶性が向上することが判明した。具体的には、実施例３による半導体レーザ素子では、部分６３ｃに転位がほとんど観察されなかった。また、部分６３ｄは、１０９ｃｍ−２のオーダの貫通欠陥や１０５ｃｍ−１のオーダの積層欠陥が観察された。また、リッジ部７１は、転位がほとんど観察されなかった。
【０１０６】
（第４実施形態）
図１４は、本発明の第４実施形態によるＧａＮ系半導体レーザ素子の構造を示した断面図である。図１５は、図１４に示したＧａＮ系半導体レーザ素子のｎ型ＧａＮ基板の構造を示した平面図である。図１４および図１５を参照して、この第４実施形態では、上記第１実施形態の構造において、ｎ型ＧａＮ基板に一方凹部および他方凹部を設ける代わりに、ｎ型ＧａＮ基板上にマスク部を設けた場合について説明する。なお、第４実施形態によるＧａＮ系半導体レーザ素子の発振波長は、約４１０ｎｍである。
【０１０７】
この第４実施形態によるＧａＮ系半導体レーザ素子では、図１４に示すように、ウルツ鉱構造のｎ型ＧａＮ基板８１は、［０００１］方向に約０．３°オフ（傾斜）された実質的に（１１−２０）面を有する表面を含んでいる。なお、ｎ型ＧａＮ基板８１は、本発明の「半導体基板」の一例である。
【０１０８】
ここで、第４実施形態では、ｎ型ＧａＮ基板８１は、図１５に示すように、ｎ型ＧａＮ基板８１上に形成される半導体層が縦方向成長することが可能な平面領域Ｇと、実質的に［１−１００］方向に延びる境界領域に沿って平面領域Ｇを挟み込むように配置され、ｎ型ＧａＮ基板８１上に形成される半導体層が横方向成長することが可能な平面領域Ｈとを有している。なお、平面領域Ｇは、本発明の「第１領域」の一例であり、平面領域Ｈは、本発明の「第２領域」の一例である。この平面領域Ｈ（図１５参照）上には、図１４に示すように、［０００１］方向側に配置される一方マスク部９６ａと、［０００−１］方向側に配置される他方マスク部９６ｂとが形成されている。この一方マスク部９６ａおよび他方マスク部９６ｂは、それぞれ、約０．５μｍの厚みを有するとともに、約５μｍの幅を有するＳｉＯ２膜からなる。また、他方マスク部９６ｂは、一方マスク部９６ａから約１９０μｍの距離を隔てて配置されている。なお、平面領域Ｇには、ｎ型ＧａＮ基板８１の表面８１ａが露出されている。
【０１０９】
また、ｎ型ＧａＮ基板８１上には、約３μｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるウルツ鉱構造のｎ型層８２が形成されている。なお、ｎ型層８２は、本発明の「半導体層」の一例である。
【０１１０】
ここで、ｎ型層８２の平面領域Ｇ（ｎ型ＧａＮ基板８１の表面８１ａ）上に形成された部分８２ｃおよび８２ｄは、縦方向成長により形成されている。また、ｎ型層８２の［０００１］方向側の平面領域Ｈ（一方マスク部９６ａ）上の部分８２ａは、［０００１］方向に横方向成長することにより形成されており、ｎ型層８２の［０００−１］方向側の平面領域Ｈ（他方マスク部９６ｂ）上の部分８２ｂは、［０００−１］方向に横方向成長することにより形成されている。ここで、部分８２ａの転位密度は、部分８２ｂの転位密度よりも小さい。これは、［０００１］方向に横方向成長した層の転位密度は、［０００−１］方向に横方向成長した層の転位密度よりも小さくなるためである。
【０１１１】
また、ｎ型層８２上には、上記第１実施形態のｎ型クラッド層２３、ｎ型キャリアブロック層２４、ｎ型光ガイド層２５、活性層２６、ｐ型光ガイド層２７、ｐ型キャップ層２８、ｐ型クラッド層２９、ｐ型コンタクト層３０、ｐ側オーミック電極３２、電流狭窄層３３およびｐ側パッド電極３４と同様の組成および積層構造を有するｎ型クラッド層８３、ｎ型キャリアブロック層８４、ｎ型光ガイド層８５、活性層８６、ｐ型光ガイド層８７、ｐ型キャップ層８８、ｐ型クラッド層８９、ｐ型コンタクト層９０、ｐ側オーミック電極９２、電流狭窄層９３およびｐ側パッド電極９４が形成されている。また、ｐ型コンタクト層９０とｐ型クラッド層８９の凸部とによって、リッジ部９１が構成されている。なお、ｎ型クラッド層８３、ｎ型キャリアブロック層８４、ｎ型光ガイド層８５、活性層８６、ｐ型光ガイド層８７、ｐ型キャップ層８８、ｐ型クラッド層８９およびｐ型コンタクト層９０は、本発明の「半導体層」の一例であり、リッジ部９１は、本発明の「能動領域」および「発光領域」の一例である。
【０１１２】
ここで、ウルツ鉱構造の窒化物系半導体の結晶成長の際に、転位は［０００±１］方向より（０００１）面内で伝播しやすい。したがって、マスク部９６の延びる方向と成長表面の法線方向とが（０００１）面内にあることから、部分８２ｂの転位は、その上方の部分に伝播しやすいので、部分８２ａの上部のｎ型クラッド層８３の部分８３ａの転位密度は、部分８２ｂの上部のｎ型クラッド層８３の部分８３ｂの転位密度より小さい。また、部分８２ａおよび８３ａに近いｎ型クラッド層８３からｐ型コンタクト層９０の［０００１］方向側の部分８３ｃ、８４ｃ、８５ｃ、８６ｃ、８７ｃ、８８ｃ、８９ｃおよび９０ｃ（８３ｃ〜９０ｃ）の転位密度は、［０００−１］方向側の部分８３ｄ、８４ｄ、８５ｄ、８６ｄ、８７ｄ、８８ｄおよび８９ｄ（８３ｄ〜８９ｄ）の転位密度より小さい。これは、部分８３ｄ〜８９ｄには、部分８２ｂおよび８３の転位が［０００±１］方向にわずかながら伝播する場合があるためである。
【０１１３】
また、ｎ型ＧａＮ基板８１の裏面上には、上記第１実施形態のｎ側電極３５と同様の組成および構造を有するｎ側電極９５が形成されている。
【０１１４】
なお、第４実施形態のその他の構造は、上記第１実施形態と同様である。
【０１１５】
また、第４実施形態の効果は、上記第１実施形態と同様である。
【０１１６】
図１６〜図１８は、図１４に示した第４実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図１４〜図１８を参照して、第４実施形態によるＧａＮ系半導体レーザ素子の製造プロセスについて説明する。
【０１１７】
まず、図１８に示すように、［０００１］方向に約０．３°オフ（傾斜）されたウルツ鉱構造のｎ型ＧａＮ基板８１に、［１−１００］方向に延びる約０．５μｍの厚みを有するとともに、約１０μｍの幅を有するマスク部９６を約２００μｍ周期で形成する。
【０１１８】
その後、ＭＯＶＰＥ法を用いて、約１１００℃の温度で、ｎ型ＧａＮ基板８１上に、ｎ型層８２を成長させる。このとき、第４実施形態では、まず、ｎ型ＧａＮ基板８１上のマスク部９６が形成されていない表面８１ａ（平面領域Ｇ（図１５参照）上の部分）に、ｎ型層８２の部分８２ｃおよび８２ｄが縦方向成長する。その後、図１６および図１７に示すように、マスク部９６上において、ｎ型層８２の部分８２ａが［０００１］方向に横方向成長するとともに、マスク部９６上において、ｎ型層８２の部分８２ｂが［０００−１］方向に横方向成長する。ここで、ｎ型層８２の部分８２ａは、部分８２ｂよりも転位密度が小さくなる。
【０１１９】
その後、図１８に示すように、ｎ型層８２上に、上記第１実施形態の製造プロセスと同様の製造プロセスを用いて、ｎ型クラッド層８３、ｎ型キャリアブロック層８４、ｎ型光ガイド層８５、活性層８６、ｐ型光ガイド層８７、ｐ型キャップ層８８、ｐ型クラッド層８９、ｐ型コンタクト層９０、ｐ側オーミック電極９２、電流狭窄層９３およびｐ側パッド電極９４を形成する。
【０１２０】
ここで、部分８２ｂの転位は、その上方の部分８３ｂ、８４ｂ、８５ｂ、８６ｂ、８７ｂ、８８ｂ、８９ｂおよび９０ｂ（８３ｂ〜９０ｂ）に伝播しやすい。しかしながら、部分８３ｄ、８４ｄ、８５ｄ、８６ｄ、８７ｄ、８８ｄ、８９ｄおよび９０ｄ（８３ｄ〜９０ｄ）には部分８２ｂ〜９０ｂから［０００±１］方向にわずかながら転位が伝播する場合があるので、部分８３ｄ〜９０ｄは、部分８３ｃ〜９０ｃよりも転位密度が大きくなる。
【０１２１】
その後、上記第１実施形態の製造プロセスと同様の製造プロセスを用いて、ｎ型ＧａＮ基板８１の裏面上に、ｎ側電極９５を形成する。
【０１２２】
次に、約１０μｍの幅を有するマスク部９６の中央部で分離することによって、第４実施形態によるＧａＮ系半導体レーザ素子が形成される。
【０１２３】
なお、第４実施形態のその他の製造プロセスは、上記第１実施形態の製造プロセスと同様である。
【０１２４】
次に、上記第４実施形態の効果を確認するために行った実験について説明する。この確認実験では、上記第４実施形態の製造プロセスを用いて実際に作製した実施例４による半導体レーザ素子の転位密度を平面ＴＥＭ像により測定した。
【０１２５】
実施例４による半導体レーザ素子は、上記第１実施形態の実施例１による半導体レーザ素子と同様、リッジ部９１の結晶性が向上することが判明した。具体的には、実施例４による半導体レーザ素子では、部分８３ａに転位がほとんど観察されなかった。また、部分８３ｂは、１０９ｃｍ−２のオーダの貫通欠陥や１０５ｃｍ−１のオーダの積層欠陥が観察された。また、リッジ部９１は、転位がほとんど観察されなかった。
【０１２６】
なお、今回開示された実施形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態および実施例の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１２７】
たとえば、上記第１〜第４実施形態では、半導体レーザ素子に本発明を適用する例を示したが、本発明はこれに限らず、スーパー・ルミネッセント・ダイオードなどの発光素子や、ヘテロバイポーラトランジスタなどの電子デバイスにも適用可能である。本発明をヘテロバイポーラトランジスタに適用する場合、図１９に示した本発明の変形例のように、ＧａＮ（１１−２０）面基板１０１、ｎ型ＧａＮ層１０２、ｎ型ＧａＮコレクタ層１０３、ｐ型ＧａＮベース層１０４、ｎ型Ａｌ０．２５Ｇａ０．７５Ｎエミッタ層１０５、ｎ型ＧａＮエミッタコンタクト層１０６、Ｔｉ電極１０７、Ｎｉ電極１０８およびＴｉ電極１０９を設けてもよい。また、ｎ型ＧａＮ層１０２、ｎ型ＧａＮコレクタ層１０３、ｐ型ＧａＮベース層１０４、ｎ型Ａｌ０．２５Ｇａ０．７５Ｎエミッタ層１０５およびｎ型ＧａＮエミッタコンタクト層１０６の厚みを、たとえば、約１μｍ、約２００ｎｍ、約１５０ｎｍ、約２００ｎｍおよび約２０ｎｍの厚みにそれぞれ形成してもよい。この場合、ｎ型Ａｌ０．２５Ｇａ０．７５Ｎエミッタ層１０５およびｎ型ＧａＮエミッタコンタクト層１０６により、リッジ部（能動領域）１１１を形成してもよい。
【０１２８】
また、上記第１〜第４実施形態では、誘電体（ＳｉＯ２膜）からなる電流狭窄層を形成したが、本発明はこれに限らず、半導体からなる電流狭窄層を形成してもよい。
【０１２９】
また、上記第１〜第４実施形態では、半導体基板の表面を、実質的に（１１−２０）面または（１−１００）面を有するように形成した例について示したが、本発明はこれに限らず、半導体層の表面を、（１１−２０）面および（１−１００）面以外の（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を有するように形成してもよいし、（Ｈ、Ｋ、−Ｈ−Ｋ、０）面から数度程度オフ（傾斜）した面方位を有するように形成してもよい。この場合、［Ｋ、−Ｈ、Ｈ−Ｋ、０］方向に延びるように第２領域（凹部またはマスク）を形成すればよい。
【０１３０】
また、上記第１〜第４実施形態では、半導体基板としてＧａＮ基板あるいは４Ｈ−ＳｉＣ基板を用いたが、本発明はこれに限らず、他のウルツ鉱構造を有する窒化物系半導体基板や、六方晶構造のα−ＳｉＣ基板や、菱面体構造のα−ＳｉＣ基板を用いてもよい。たとえば、ＡｌＮ基板や、６Ｈ−ＳｉＣなどのα−ＳｉＣ基板を用いてもよい。この場合、導電性の基板を用いることが好ましく、特にｎ型基板を用いることが好ましい。
【０１３１】
また、上記第１〜第４実施形態では、半導体基板の裏面にｎ側電極を形成した例について示したが、本発明はこれに限らず、ｐ側電極を形成後に、ｐ側電極側をＣｕ−Ｗなどからなる支持基板に接合し、その後、半導体基板を除去して、露出したｎ型層の裏面にｎ側電極を形成してもよい。
【０１３２】
また、上記第４実施形態では、ＧａＮ基板上にマスクを形成した例について示したが、本発明はこれに限らず、ＧａＮ基板以外の基板上にマスクを形成する場合にも本発明は適用可能である。
【図面の簡単な説明】
【０１３３】
【図１】本発明の概念を説明するための断面図である。
【図２】本発明の第１実施形態によるＧａＮ系半導体レーザ素子の構造を示した断面図である。
【図３】図２に示したＧａＮ系半導体レーザ素子のｎ型ＧａＮ基板の構造を示した平面図である。
【図４】図２に示したＧａＮ系半導体レーザ素子の活性層の構造を示した断面図である。
【図５】図２に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６】図２に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７】図２に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８】図２に示した第１実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図９】本発明の第２実施形態によるＧａＮ系半導体レーザ素子の構造を示した断面図である。
【図１０】図９の１００−１００線に沿った断面図である。
【図１１】図９に示したＧａＮ系半導体レーザ素子のｎ型ＧａＮ基板の構造を示した平面図である。
【図１２】本発明の第３実施形態によるＧａＮ系半導体レーザ素子の構造を示した断面図である。
【図１３】図１２に示したＧａＮ系半導体レーザ素子のｎ型ＳｉＣ基板の構造を示した平面図である。
【図１４】本発明の第４実施形態によるＧａＮ系半導体レーザ素子の構造を示した断面図である。
【図１５】図１４に示したＧａＮ系半導体レーザ素子のｎ型ＧａＮ基板の構造を示した平面図である。
【図１６】図１４に示した第４実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１７】図１４に示した第４実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１８】図１４に示した第４実施形態によるＧａＮ系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１９】本発明の変形例によるヘテロバイポーラトランジスタの構造を示した断面図である。
【符号の説明】
【０１３４】
１  半導体基板
３  半導体層
６  活性層（半導体層）
９  半導体層
１１  リッジ部（能動領域、発光領域）
２１、４１、８１  ｎ型ＧａＮ基板（半導体基板）
２１ａ、４１ａ、６１ａ  一方凹部（第１凹部）
２１ｂ、４１ｂ、６１ｂ  他方凹部（第２凹部）
２１ｃ、４１ｃ、６１ｃ  一方側面（第１側面）
２１ｄ、４１ｄ、６１ｄ  他方側面（第２側面）
２２、４２、８２  ｎ型層（半導体層）
２３、４３、６３、８３  ｎ型クラッド層（半導体層）
２４、４４、８４  ｎ型キャリアブロック層（半導体層）
２５、４５、８５  ｎ型光ガイド層（半導体層）
２６、４６、６６、８６  活性層（半導体層）
２７、４７、８７  ｐ型光ガイド層（半導体層）
２８、４８、８８  ｐ型キャップ層（半導体層）
２９、４９、６９、８９  ｐ型クラッド層（半導体層）
３０、５０、９０  ｐ型コンタクト層（半導体層）
３１、５１、７１、９１  リッジ部（能動領域、発光領域）
６１  ｎ型ＳｉＣ基板
１０１  ＧａＮ（１１−２０）面基板（半導体基板）
１０２  ｎ型ＧａＮ層（半導体層）
１０３  ｎ型コレクタ層（半導体層）
１０４  ｐ型ＧａＮベース層（半導体層）
１０５  ｎ型Ａｌ０．２５Ｇａ０．７５Ｎエミッタ層（半導体層、能動領域）
１０６  ｎ型ＧａＮエミッタコンタクト層（半導体層、能動領域）
Ａ、Ｃ、Ｅ、Ｇ  平面領域（第１領域）
Ｂ、Ｄ、Ｆ、Ｈ  平面領域（第２領域）
【図１】
2008016584.tif 000003
【図２】
2008016584.tif 000004
【図３】
2008016584.tif 000005
【図４】
2008016584.tif 000006
【図５】
2008016584.tif 000007
【図６】
2008016584.tif 000008
【図７】
2008016584.tif 000009
【図８】
2008016584.tif 000010
【図９】
2008016584.tif 000011
【図１０】
2008016584.tif 000012
【図１１】
2008016584.tif 000013
【図１２】
2008016584.tif 000014
【図１３】
2008016584.tif 000015
【図１４】
2008016584.tif 000016
【図１５】
2008016584.tif 000017
【図１６】
2008016584.tif 000018
【図１７】
2008016584.tif 000019
【図１８】
2008016584.tif 000020
【図１９】
2008016584.tif 000021