(57)【要約】【課題】コアレス多層配線基板において、弾性率を向上させ、半導体チップとの間に信頼性の高い接合を実現すると共に、キャパシタを一体的に形成する。【解決手段】多層配線基板は、各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層の積層よりなる樹脂積層体を備え、さらに前記樹脂積層体の上面および下面には、前記ビルドアップ層の弾性率よりも大きな弾性率を有する第１および第２のセラミック層が、それぞれ形成されており、前記第１および第２のセラミック層の少なくとも一方は、前記多層配線基板上において、前記多層配線基板に集積化されたキャパシタを形成する。【選択図】図３
2008071905.tif 000002
【特許請求の範囲】
【請求項１】
各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層の積層よりなる樹脂積層体を備えた多層配線基板であって、
さらに前記樹脂積層体の上面および下面には、前記ビルドアップ層の弾性率よりも大きな弾性率を有する第１および第２のセラミック層が、それぞれ形成されており、
前記第１および第２のセラミック層の少なくとも一方は、前記多層配線基板上において、前記多層配線基板に集積化されたキャパシタを形成することを特徴とする多層配線基板。
【請求項２】
前記多層配線基板はコアレス多層配線基板であることを特徴とする請求項１記載の多層配線基板。
【請求項３】
前記第１および第２のセラミック層は、エアロゾルデポジション法により形成されることを特徴とする請求項または２記載の多層配線基板。
【請求項４】
請求項１〜３のいずれか一項記載の多層配線基板と、前記多層配線基板上にフリップチップ実装された半導体チップよりなる半導体装置。
【請求項５】
各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層の積層よりなる樹脂積層体を備えた多層配線基板の製造方法であって、
前記樹脂積層体の上面および下面には、前記ビルドアップ層の弾性率よりも大きな弾性率を有する第１および第２のセラミック層が、それぞれ形成されており、
前記第１および第２のセラミック層の少なくとも一方は、前記多層配線基板上において、前記多層配線基板に集積化されたキャパシタを形成し、
前記第１および第２のセラミック層が、エアロゾルデポジション法により形成されることを特徴とする多層配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体装置に係り、特に樹脂材料、およびかかる樹脂材料を使った多層配線基板、およびかかる多層配線基板を使った半導体装置に関する。
【背景技術】
【０００２】
今日の高性能半導体装置では、半導体チップを担持するパッケージ基板として樹脂多層基板が使われている。一方、最近の高性能半導体装置では半導体チップに激しい発熱が生じ、しかも半導体チップは樹脂基板に比較して大きな弾性率を有するため、かかる半導体チップを担持する樹脂多層基板には、熱応力に起因する反りが発生しやすい。そこでこのような半導体装置を回路基板上にはんだバンプなどを介して実装した場合、半導体チップの発熱に伴ってバンプに大きな応力が印加され、半導体チップとパッケージ基板、あるいはパッケージ基板回路基板の間の電気的および機械的な接合が破壊されたり損傷したりする問題が生じる。
【０００３】
そこでこのようなパッケージ基板の反りを抑制するため、従来、パッケージ基板を構成する樹脂多層基板の中心部にガラスクロスで補強されたコア層を配設した弾性率の大きい樹脂多層基板が使われている。
【０００４】
一方、このような厚いコア層を有するパッケージ基板では、基板の厚さが増大し、基板中に形成されたビアプラグなどの信号路のインダクタンスが増加し、電気信号の伝送速度が低下してしまう問題が生じる。
【０００５】
そこで従来、樹脂多層基板においてコア層を除き、厚さが５００μｍ以下の極薄樹脂多層基板を実現する努力がなされている。
【特許文献１】特開２００１−１６８２２８号公報
【特許文献２】特開２０００−３４０８９５号公報
【特許文献３】特開２００１−１２７３８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１は、従来のコアを有する多層配線基板１１の例を示す。
【０００７】
図１を参照するに、前記多層配線基板１１の中心部にはガラスクロス１１Ｇに樹脂を含浸させた厚さが４０〜６０μｍのコア層１１Ｃ1，１１Ｃ2を積層したコア部１１Ｃが設けられており、前記コア部１１Ｃの上には、配線パターン１２を有するビルドアップ絶縁膜１１Ａ，１１Ｂが形成されている。また前記コア部１１Ｃの下には、配線パターン１２Ｄ，１２Ｅを有するビルドアップ絶縁膜１１Ｄ，１１Ｅが形成されている。
【０００８】
さらに前記コア部１１Ｃを貫通して、前記配線層１２Ａと配線層１２Ｄを接続するスルービア１２Ｃが形成されている。
【０００９】
また最外部のビルドアップ絶縁膜１１Ｂ，１１Ｅ上にはソルダレジスト膜１３Ａ、１３Ｂがそれぞれ形成されており、前記ソルダレジスト膜１３Ａ中には、電極パッド１４Ａが、また前記ソルダレジスト膜１３Ｂ中には、電極パッド１４Ｂが形成されている。
【００１０】
このようにして形成された多層配線基板１１上には半導体チップ１５がフェースダウン状態で実装され、半導体チップ１５の電極バンプ１６が対応する電極パッド１４Ａに接合される。また前記半導体チップ１５とソルダレジスト膜１３Ａの間には、アンダーフィル樹脂層１７が充填される。
【００１１】
また前記多層配線基板１１の裏側においては、前記電極パッド１４Ｂには、前記半導体チップ１５と多層配線基板１１よりなる半導体装置を回路基板に実装するためにはんだバンプ１８が形成される。
【００１２】
しかし、このようなコア部１１Ｃを有する多層配線基板１１では、コア層１１Ｃ1，１１Ｃ２を含めた基板全体の厚さが５００μｍを超えてしまう場合があり、このような場合には、前記スルービア１２Ｃにより形成され電極パッド１４Ｂから対応する電極パッド１４Ａに至る信号路の長さがやはり５００μｍを超えてしまうため、かかる長い信号路を伝送される信号は、インダクタンスの影響により遅延を受けてしまう。
【００１３】
これに対し、図２のようにコア部１１Ｃを除去し、多層配線基板の厚さを低減させることが考えられるが、このようなコアを含まない、いわゆるコアレス樹脂基板では弾性率が例えば前記コア部１１Ｃを設けた場合の２０ＧＰａの値から、１０ＧＰａ程度、あるいはそれ以下まで減少してしまい、従って先に述べた基板の反り、あるいは変形が大きな問題になる。ただし図２中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００１４】
このように半導体チップを担持する多層配線基板が反った場合、かかる多層配線基板と、前記多層配線基板を有する半導体装置が実装される回路基板の接合部には大きな応力が印加され、接合部が破壊されたり損傷したりする問題が生じる。
【００１５】
従来のコアレス基板では、このような基板の反りを抑制するために、外周部に沿って補強部材（スティフナ）１０Ｌを設けることが行われているが、このような補強部材を設けても、反りが抑制されるのが外周部分だけであり、基板中、大部分の領域では反りあるいは変形を十分に抑制することができない。
【００１６】
さらにこのような多層配線基板上に半導体チップを実装した半導体装置では、電源ラインと接地パターンの間にセラミックキャパシタよりなるデカップリングキャパシタを設け、不要電磁輻射を抑制しているが、セラミックキャパシタは、高温での熱処理を必要とするため、従来多層配線基板とは別体として形成され、多層配線基板上に例えばフリップチップ法により実装されていた。しかし、このような構成では、折角コアレス樹脂基板を使うことにより多層配線基板の厚さを低減させても、その効果が相殺されてしまう。またこのような外付けのデカップリングキャパシタを使った場合には、そのための配線を設ける必要があるが、かかる配線からの電磁波の不要輻射の問題を回避することができない。
【課題を解決するための手段】
【００１７】
一の側面によれば本発明は、各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層の積層よりなる樹脂積層体を備えた多層配線基板であって、さらに前記樹脂積層体の上面および下面には、前記ビルドアップ層の弾性率よりも大きな弾性率を有する第１および第２のセラミック層が、それぞれ形成されており、前記第１および第２のセラミック層の少なくとも一方は、前記多層配線基板上において、前記多層配線基板に集積化されたキャパシタを形成することを特徴とする多層配線基板を提供する。
【００１８】
他の側面によれば本発明は、各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層の積層よりなる樹脂積層体を備えた多層配線基板の製造方法であって、前記樹脂積層体の上面および下面には、前記ビルドアップ層の弾性率よりも大きな弾性率を有する第１および第２のセラミック層が、それぞれ形成されており、前記第１および第２のセラミック層の少なくとも一方は、前記多層配線基板上において、前記多層配線基板に集積化されたキャパシタを形成し、前記第１および第２のセラミック層が、エアロゾルデポジション法により形成されることを特徴とする多層配線基板の製造方法を提供する。
【発明の効果】
【００１９】
本発明によれば、エアロゾルデポジション技術を使うことにより、弾性率の小さいビルドアップ樹脂層の積層よりなる樹脂積層体を備えたコアレス多層配線基板を含む多層配線基板において、前記樹脂積層体の表面が大きな弾性率を有する第１および第２のセラミック層により、その全面にわたり、上下から補強され、従ってかかる多層配線基板を使うことにより、半導体チップを高い信頼性で実装することが可能となる。その際、前記第１および第２のセラミック層の少なくとも一方をキャパシタとして使うことにより、大容量のセラミックキャパシタを集積化した、しかも力学的強度の向上した多層配線基板を実現することが可能となる。また前記第１および第２のセラミック層は、従来のソルダレジスト膜と同様に、はんだブリッジの発生防止、はんだピックアップ量の値源、はんだポットの汚染防止、アセンブリ時における基板保護、銅配線パターンの酸化や腐食の防止、さらにエレクトロマイグレーションの防止などの機能を果たす。
【発明を実施するための最良の形態】
【００２０】
図３は、本発明の第１の実施形態による半導体装置４０の構成を示す図である。
【００２１】
図３を参照するに、前記半導体装置４０は、コアレス多層配線基板２０と、前記コアレス多層配線基板２０上にフリップチップ実装された半導体チップ３０とよりなり、前記コアレス多層配線基板２０は、ビルドアップ絶縁膜２１，２２，２３を積層した樹脂積層体２０Ｒより構成されている。
【００２２】
ここで前記ビルドアップ絶縁膜２１はその下面にＣｕ配線パターン２０ａを、また上面Ｃｕ配線パターン２１ａを担持し、さらに前記Ｃｕ配線パターン２１ａと前記Ｃｕ配線パターン２０ａを電気的に接続するＣｕビアプラグ２１ｂが形成されている。
【００２３】
また前記ビルドアップ絶縁膜２２はその下面に前記Ｃｕ配線パターン２１ａを、また上面にＣｕ配線パターン２２ａを担持し、さらに前記Ｃｕ配線パターン２２ａと前記Ｃｕ配線パターン２１ａを電気的に接続するＣｕビアプラグ２２ｂが形成されている。
【００２４】
さらに前記ビルドアップ絶縁膜２３はその下面に前記Ｃｕ配線パターン２２ａを、また上面にＣｕ配線パターン２３ａを担持し、さらに前記Ｃｕ配線パターン２３ａと前記Ｃｕ配線パターン２２ａを電気的に接続するＣｕビアプラグ２３ｂが形成されている。
【００２５】
図示の例では、前記Ｃｕビアプラグ２１ｂ，２２ｂ，２３ｂは４０μｍの径を有し、またＣｕ配線パターン２１ａ，２２ａ，２３ａは３０μｍ／３０μｍのラインアンドスペースパターンを形成する。
【００２６】
本実施形態の半導体装置４０では、前記樹脂積層体２０Ｒはその下面に、１００〜２００ＧＰａ、例えば１５０ＧＰａの弾性率を有し厚さが１０〜５０μｍのセラミック層２０Ａを、またその上面に同様なセラミック層２０Ｂを担持しており、その結果、前記樹脂積層体２０Ｒはコア層を含まないにもかかわらず、その全面にわたり上下から補強され、前記コアレス多層配線基板２０は、各々のビルドアップ層はせいぜい２〜２０ＧＰａ程度の弾性率しか有さないにもかかわらず、後で説明するように、優れた機械強度、すなわち弾性率を示す。
【００２７】
前記セラミック層２０Ａには前記Ｃｕ配線パターン２０ａの一部を露出する開口部２０Ａｈが形成され、前記開口部２０Ａｈにより露出されたＣｕ配線パターン２０ａはパッド電極を形成する。同様に前記セラミック層２０Ｂには前記Ｃｕ配線パターン２３ａの一部を露出する開口部２０Ｂｈが形成され、前記開口部２０Ｂｈにより露出された前記Ｃｕ配線パターン２３ａはパッド電極を形成する。
【００２８】
ここで前記セラミック層２０Ａ，２０Ｂとしては、高弾性率材料として通常使われている材料を使うことができるが、このような材料としては、例えばアルミナ，ジルコニア，窒化アルミニウム，コーディエライト，ムライト，チタニア，石英，フォレステライト，ウォラストナイト，アノーサイト，エンスタタイト，ジオプサイト，アケルマナイト，ゲーレナイト，スピネル，ガーネットなど、さらにはチタン酸マグネシウム，チタン酸カルシウム，チタン酸ストロンチウム，チタン酸バリウムなどのチタン酸塩などを挙げることができる。特に、絶縁性および強度の観点から、アルミナ，ジルコニア，窒化アルミニウム，コーディエライト，ムライトなどを使うのが好ましい。
【００２９】
またこのようなセラミック層２０Ａ，２０Ｂは、従来のソルダレジスト膜と同様に、はんだブリッジの発生防止、はんだピックアップ量の値源、はんだポットの汚染防止、アセンブリ時における基板保護、銅配線パターンの酸化や腐食の防止、さらにエレクトロマイグレーションの防止などの機能を果たすことができる。
【００３０】
さらに図３の半導体装置では、前記コアレス多層配線基板２０上に半導体チップ２０がフリップチップ実装され、前記半導体チップ２０上のパッド電極（図示せず）が、バンプ電極３１を介して前記セラミック層２０Ｂ中に形成された開口部２０Ｂｈにおいて露出されたパッド電極２３ａに接合される。さらに前記コアレス多層基板２０と前記半導体チップ２０の間には、アンダーフィル樹脂層３２が形成される。
【００３１】
また図３の半導体装置４０では、前記樹脂積層体２０Ｒの下面において、前記セラミック層２０Ａ上に電極２０Ｃが、前記ビルドアップ層２１上で接地パターンを形成する配線パターン２０ａの一部（配線パターン２０ａＧ）に接続されて形成されており、前記電極２０Ｃは、前記セラミック層２０Ａおよびその上の電極パターン２０ａと共に、セラミックキャパシタＣ3を形成する。
【００３２】
同様に前記図３の半導体装置４０では、前記樹脂積層体２０Ｒ上の前記セラミック層２０Ｂ上に電極２０Ｄ，２０Ｅが、前記ビルドアップ層２３上で接地パターンを形成する配線パターン２３ａの一部（配線パターン２３ａＧ）に接続してそれぞれ形成されており、前記電極２０Ｄは、前記セラミック層２０Ｂおよびその下の電極パターン２３ａと共に、セラミックキャパシタＣ2を形成する。また前記電極２０Ｅは、前記セラミック層２０Ｂおよびその下の別の電極パターン２３ａと共に、セラミックキャパシタＣ1を形成する。
【００３３】
例えば比誘電率が１０のアルミナをセラミック層２０Ａ，２０Ｂとして使い、電極２０Ｃあるいは２０Ｄ，２０Ｅの有効電極面積が０．００１５μｍ2、また前記セラミック層２０Ａ，２０Ｂの厚さが１０μｍの場合、キャパシタＣ1，Ｃ2，Ｃ3として約０．１３ｎＦのキャパシタンスを実現することができる。
【００３４】
図４（Ａ）は、図３の半導体装置４０の平面図を、また図４（Ｂ）は裏面図を示す。
【００３５】
図４（Ａ）を参照するに、前記多層配線基板２０を構成する樹脂積層体２０Ｒの表面では、Ｃｕ配線パターン２３ａがセラミック層２０Ｂにより覆われており、さらに前記セラミック層２０Ｂの表面には図３の電極２０Ｄ，２０Ｅに相当するＣｕパターンが連続的に形成されている様子がわかる。
【００３６】
また図４（Ｂ）の裏面図では、前記多層配線基板２０を構成する樹脂積層体２０Ｒの裏面がセラミック層２０Ａにより覆われており、さらに前記セラミック層２０Ａは、前記電極２０Ｃに相当するＣｕパターンにより覆われている。また前記図４（Ｂ）の平面図には、配線パターン２０ａが前記セラミック層２０Ａ中に形成された開口部２０Ａｈを介して露出され、行列上に配列した外部電極を構成する様子が示されている。
【００３７】
図３の半導体装置４０では、前記樹脂積層体２０Ｒ上へのセラミック層２０Ａ，２０Ｂの形成を、図５に示す装置を使ったエアロゾルデポジション法により実行する。
【００３８】
図５は、本発明で使われるエアロゾルデポジション装置６０の構成を示す。
【００３９】
図５を参照するに、前記エアロゾルデポジション装置６０はメカニカルブースタポンプ６２および真空ポンプ６２Ａにより真空排気される処理容器６１を備えており、前記処理容器６１中には、ステージ６１Ａ上に被処理基板Ｗが、Ｘ−Ｙステージ駆動機構６１ａおよびＺステージ駆動機構６１ｂによりＸ−Ｙ−Ｚ―θ方向に駆動自在に保持される。
【００４０】
前記処理容器６１中には、前記ステージ６１Ａ上の被処理基板Ｗに対向してノズル６１Ｂが設けられており、前記ノズル６１Ｂはセラミック材料のエアロゾルをキャリアガスとともに供給され、これを前記被処理基板Ｗの表面に、ジェット６１ｃとして吹き付ける。
【００４１】
このようにして吹き付けられたエアロゾルを構成するセラミック粒子は先にも述べたように好ましくは０．５μｍ以下の粒径を有しており、秒速５０〜１０００ｍの速度で噴射されることにより前記被処理基板Ｗの表面で衝撃固化し、セラミック膜を形成する。
【００４２】
前記ノズル６１Ｂに前記エアロゾルを供給するため、図４のエアロゾルデポジション装置６０は粒径が好ましくは０．５μｍ以下のセラミック粉末原料を保持した原料容器６３が設けられており、前記原料容器６３には不活性ガスや高純度酸素などのキャリアガスが、高圧ガス源６４から、質量流量コントローラ６４Ａを介して供給される。また前記原料容器６３は、エアロゾルの発生を促進するため、振動台６３Ａ上に保持されている。前記原料容器６３は、前記メカニカルブースタポンプ６２および真空ポンプ６２Ａにより、成膜工程に先立って減圧状態に維持され、セラミック粉末原料の水分が除去される。
【００４３】
次に、前記図５のエアロゾルデポジション装置６０を使って行われる、図３の半導体装置４０の製造工程を説明する。
【００４４】
図６（Ａ）を参照するに、最初にＣｕあるいはＣｕ合金よりなる基体７０上にＣｕ配線パターン２０ａが形成され、さらに前記Ｃｕ配線パターン２０ａを覆うように第１層目のビルドアップ絶縁膜２１が、真空ラミネーション法により形成される。例えば前記ビルドアップ絶縁膜２１として、巴川製紙株式会社より商品名ＴＬＦ−３０として市販されている樹脂絶縁膜を使うことができる。
【００４５】
さらに前記ビルドアップ絶縁膜２１中にＣＯ2レーザにより、前記プラグ２１ｂに対応したビアホールが形成され、さらにかかるビアホールを含む前記ビルドアップ絶縁膜２１の全面を、Ｃｕの無電解メッキにより形成したＣｕシード層（図示せず）により覆い、さらに前記Ｃｕシード層上に、例えば日立化成株式会社より商品名フォテックＲＹ−３２２９として市販のレジスト膜（図示せず）を形成する。さらに前記レジスト膜を露光して前記ビアホールに対応した開口部を形成した後、電解メッキにより、前記ビアホールをＣｕにより充填する。これにより、前記ビルドアップ絶縁膜２１中に前記Ｃｕプラグ２１ｂが形成される。
【００４６】
さらに前記Ｃｕシード層上に新たなレジスト膜を形成し、これを所望の配線パターンに従ってパターニングし、電解メッキを行うことにより、前記ビルドアップ絶縁膜２１上に配線パターン２１ａが形成される。
【００４７】
さらに前記ビルドアップ絶縁膜２１上において前記配線パターン２１ａの間に介在しているＣｕシード層をエッチングにより除去した後、同様な工程を繰り返すことにより、前記基体７０上に、前記図３で説明した樹脂積層体２０Ｒが形成される。
【００４８】
次に図６（Ｂ）の工程において、前記樹脂積層体２０Ｒ上の電極パッド形成領域をメタルマスクなどのスクリーンマスクＭにより覆い、前記図５のエアロゾルデポジション装置６０中においてセラミック層２０Ｂを形成することにより、図７（Ｃ）に示すように、前記配線パターン２３ａのうち、パッド電極を構成する部分が前記セラミック層２０Ｂ中の開口部２０Ｂｈを介して露出された構造が得られる。
【００４９】
図７（Ｃ）の工程では、さらに前記セラミック層２０Ｂ上に電極２０Ｄ，２０Ｅが、前記ビルドアップ層２３上のＣｕ接地パターン２３ａＧに接続されて形成されている。このような電極２０Ｄ，２０Ｅも、先と同様にＣｕシード層を形成し、さらに電解メッキを行うことにより形成することができる。また図７（Ｃ）の工程では、前記Ｃｕ基体７０がウェットエッチングにより除去される。
【００５０】
次に図７（Ｄ）の工程において、前記ビルドアップ絶縁膜２１の下面において、所定の電極パッド形成領域に同様なマスクパターンＭが形成され、図５のエアロゾルデポジション装置６０中においてセラミック層２０Ａが前記ビルドアップ層２１の下面を覆うように形成される。
【００５１】
さらに図８（Ｅ）の工程において前記マスクパターンＭを除去することにより、前記配線パターン２０ａのうち、パッド電極を構成する部分が前記セラミック層２０Ａ中の開口部２０Ａｈを介して露出された構造が得られる。
【００５２】
さらに図８（Ｆ）の工程において、前記セラミック層２０Ａ上にＣｕ電極２０Ｃが、前記ビルドアップ層２１下面に形成されたＣｕ接地パターン２０ａＧに接続されて形成され、これにより前記コアレス多層配線基板２０が形成される。
【００５３】
さらに図８（Ｆ）のコアレス多層配線基板２０上に半導体チップ２０をフリップチップ実装することにより、先に説明した図３の半導体装置４０が得られる。
【００５４】
なお図６（Ｂ）あるいは図７（Ｄ）の工程でマスクパターンＭを使わず、前記セラミック膜２０Ａあるいは２０Ｂを一様に形成した後、前記セラミック膜２０Ａ，２０Ｂを、マスクプロセスを使ったエッチングによりパターニングすることも可能である。
【００５５】
なお図６（Ｂ），図７（Ｄ）の工程において前記セラミック層２０Ａ，２０Ｂとしては、先にも述べたように、通常高弾性材料として使われているセラミックスを使うことができ、特定はされないが、例えばアルミナ，ジルコニア，窒化アルミニウム，コーディエライト，ムライト，チタニア，石英，フォレステライト，ウォラストナイト，アノーサイト，エンスタタイト，ジオプサイト，アケルマナイト，ゲーレナイト，スピネル，ガーネットなど、さらにはチタン酸マグネシウム，チタン酸カルシウム，チタン酸ストロンチウム，チタン酸バリウムなどのチタン酸塩を使うことができる。
【００５６】
このうちでも、絶縁性および強度の観点から、アルミナ，ジルコニア，窒化アルミニウム，コーディエライト，ムライトなどの、粒径が１０ｎｍ〜１μｍの粉末を使うのが好ましい。さらに上記図６（Ｂ）あるいは図７（Ｄ）の工程において、二種類以上のセラミックスを使い、前記セラミック層２０Ａ，２０Ｂを、例えばアルミナとジルコニアの混合膜として形成することも可能である。
【００５７】
本実施形態では、前記図５のエアロゾルデポジション装置６０において、昭和電工株式会社より製品名１６０ＳＧ−４として市販のアルミナ粉末を使っている。
【００５８】
なお、前記図３の半導体装置４０において、前記高弾性セラミック層２０Ａ，２０Ｂの代わりに例えばガラスクロスを含浸させた、コア材に使われるプリプレグを使った場合には、前記コアレス多層配線基板２０において十分な弾性率の向上を達成することができない。またこのような場合には、図３における電極２０Ｃ，２０Ｄ，２０Ｅを形成したところで、前記ガラスクロス含浸層の比誘電率が低いため、所望のキャパシタを形成することはできない。
【００５９】
これに対し本発明では、先にも説明したように、比誘電率が１０のアルミナをセラミック層２０Ａ，２０Ｂとして使い、電極２０Ｃあるいは２０Ｄ，２０Ｅの有効電極面積が０．００１５μｍ2、また前記セラミック層２０Ａ，２０Ｂの厚さが１０μｍの場合、キャパシタＣ1，Ｃ2，Ｃ3として約０．１３ｎＦのキャパシタンスを実現することができるのが確認された。
【００６０】
またこのようにして形成されたコアレス多層配線基板２０の反りを、前記半導体チップ３０を実装しない状態で測定したところ、一辺が４ｃｍの大きさの基板では反りの値が５０μｍ程度であり、また半導体チップが搭載される一辺が２ｃｍの領域においては、２０μｍ程度であり、補強部材を使わずとも半導体チップ３の実装が可能であることが確認された。
【００６１】
また前記コアレス多層配線基板２０上に前記半導体チップ３０を実装後、コアレス多層配線基板２０の反りを測定したところ、一辺が４ｃｍの基板において反りの大きさは１００μｍ以下であり、チップの剥離やビアコンタクトの断線は発生していないことが確認された。
【００６２】
さらに、このようにして形成されたコアレス多層配線基板２０上に実際に半導体チップ３０を前記図３で説明したようにフリップチップ実装し、前記半導体チップ３０とコアレス多層配線基板２０との間に、弾性率が１０ＧＰａの一般的なアンダーフィル樹脂層３２（住友ベークライト株式会社より市販のＣＲＰ−４０７５Ｓ３）を充填し、これを１５０℃で３０分間硬化させた後、−１０℃から１００℃の間で熱サイクル試験を３００回繰り返した。
【００６３】
その結果、本実施形態による、樹脂積層体２０Ｒに高弾性セラミック層２０Ａ，２０Ｂを設けた構成のコアレス多層配線基板２０を使った半導体装置４０では、半導体チップ３０とコアレス多層配線基板２０の間に剥離や断線は生じないことが確認された。
【００６４】
なお、図３の構成において、前記アンダーフィル樹脂層３２は、フィラーを添加されたものであっても、またフィラーを添加されないものであってもよい。
【００６５】
これに対し、前記図３の構成において前記高弾性セラミック層２０Ａ，２０Ｂを設けなかった比較対照実験では、一辺の大きさが４ｃｍの基板において、反りが前記実施形態における５０μｍの値から、３００μｍにまで増大してしまうのが確認された。またその際、一辺が２ｃｍのチップ実装領域においては、反りが先の実施形態の場合の２０μｍから、１００μｍ程度まで増大してしまい、半導体チップ３０の実装は、先に図２で説明したような補強部材１０Ｌを使わない限り、不可能であった。
【００６６】
そこで、上記比較対照実験では、前記セラミック層２０Ａ，２０Ｂを設けないコアレス多層基板上に、厚さが１ｍｍのステンレススチールよりなる補強部材を設けることにより反りの大きさを１００μｍ程度に抑制して半導体チップの実装を行い、本実施形態と同様なアンダーフィル樹脂層３２を同様に形成した後、同じ熱サイクル試験を行った。
【００６７】
その結果、上記比較対照実験では、３００回の熱サイクルにより、前記コアレス多層基板と半導体チップの間に破断が生じるのが確認され、またチップ実装状態での基板の反りが３００μｍに達するのが確認された。また、この比較対照実験では、半導体チップの剥離およびスルービアの断線も観察された。
【００６８】
このように、本発明によれば、弾性率の低いコアレス多層配線基板の上下面に高弾性セラミック層を、好ましくはエアロゾルデポジション法により形成することにより、前記コアレス多層配線基板が効果的に補強され、かかるコアレス多層配線基板を使った半導体装置の信頼性を大きく向上させることが可能となる。
【００６９】
なお、本発明はコアレス多層配線基板のみならず、図１に示すようなコア部材を有する多層配線基板であっても、特に厚さが５００μｍ以下で反りや変形が問題となるような場合においては、適用することも可能である。
【００７０】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００７１】
（付記１）  各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層の積層よりなる樹脂積層体を備えた多層配線基板であって、
さらに前記樹脂積層体の上面および下面には、前記ビルドアップ層の弾性率よりも大きな弾性率を有する第１および第２のセラミック層が、それぞれ形成されており、
前記第１および第２のセラミック層の少なくとも一方は、前記多層配線基板上において、前記多層配線基板に集積化されたキャパシタを形成することを特徴とする多層配線基板。
【００７２】
（付記２）  前記多層配線基板はコアレス多層配線基板であることを特徴とする付記１記載の多層配線基板。
【００７３】
（付記３）  前記第１および第２のセラミック層は、１００〜２００ＧＰａの弾性率を有することを特徴とする付記１または２記載の多層配線基板。
【００７４】
（付記４）  前記第１および第２のセラミック層は、１０〜５０μｍの膜厚に形成されることを特徴とする付記１〜３のうち、いずれか一項記載の多層配線基板。
【００７５】
（付記５）  前記第１および第２のセラミック層は、それぞれ前記樹脂積層体の前記上面および下面に形成された電極パッドを露出することを特徴とする付記１〜４のうち、いずれか一項記載の多層配線基板。
【００７６】
（付記６）  前記第１および第２のセラミック層は、エアロゾルデポジション法により形成されることを特徴とする付記１〜５のうち、いずれか一項記載の多層配線基板。
【００７７】
（付記７）  前記第１および第２のセラミック層は、アルミナまたは窒化アルミニウムよりなることを特徴とする請求項１〜６のうち、いずれか一項記載の多層配線基板。
【００７８】
（付記８）  さらに前記樹脂積層体の側壁面にも、エアロゾルデポジション法によりセラミック層が形成されていることを特徴とする付記１〜７のうち、いずれか一項記載の多層配線基板。
【００７９】
（付記９）付記１〜８のいずれか一項記載の多層配線基板と、前記多層配線基板上にフリップチップ実装された半導体チップよりなる半導体装置。
【００８０】
（付記１０）  各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層の積層よりなる樹脂積層体を備えた多層配線基板の製造方法であって、
前記樹脂積層体の上面および下面には、前記ビルドアップ層の弾性率よりも大きな弾性率を有する第１および第２のセラミック層が、それぞれ形成されており、
前記第１および第２のセラミック層の少なくとも一方は、前記多層配線基板上において、前記多層配線基板に集積化されたキャパシタを形成し、
前記第１および第２のセラミック層が、エアロゾルデポジション法により形成されることを特徴とする多層配線基板の製造方法。
【００８１】
（付記１１）  前記多層配線基板はコアレス多層配線基板であることを特徴とする付記１０記載の多層配線基板の製造方法。
【００８２】
（付記１２）  前記第１および第２のセラミック層は、１００〜２００ＧＰａの弾性率を有することを特徴とする付記１０または１１記載の多層配線基板の製造方法。
【００８３】
（付記１３）  前記第１および第２のセラミック層は、１０〜５０μｍの膜厚に形成されることを特徴とする付記１０〜１２のうち、いずれか一項記載の多層配線基板の製造方法。
【００８４】
（付記１４）  前記第１および第２のセラミック層は、それぞれ前記樹脂積層体の前記上面および下面に形成された電極パッドを露出することを特徴とする付記１０〜１３のうち、いずれか一項記載の多層配線基板の製造方法。
【００８５】
（付記１５）  前記第１および第２のセラミック層は、アルミナまたは窒化アルミニウムよりなることを特徴とする請求項１０〜１４のうち、いずれか一項記載の多層配線基板の製造方法。
【００８６】
（付記１６）  さらに前記樹脂積層体の側壁面にも、エアロゾルデポジション法によりセラミック層が形成されていることを特徴とする付記１０〜１５のうち、いずれか一項記載の多層配線基板の製造方法。
【図面の簡単な説明】
【００８７】
【図１】本発明の関連技術による、コアを有する多層配線基板を備えた半導体装置の構成を示す図である。
【図２】本発明の関連技術による、コアレス多層配線基板を備えた半導体装置の構成を示す図である。
【図３】本発明の一実施形態による、コアレス多層配線基板を備えた半導体装置の構成を示す図である。
【図４】（Ａ），（Ｂ）は、図３の半導体装置の平面図および裏面図を示す図である。
【図５】本発明で使われるエアロゾルデポジション装置の構成を示す図である。
【図６】（Ａ），（Ｂ）は、図３の半導体装置の製造工程を示す図（その１）である。
【図７】（Ｃ），（Ｄ）は、図３の半導体装置の製造工程を示す図（その２）である。
【図８】（Ｅ），（Ｆ）は、図３の半導体装置の製造工程を示す図（その３）である。
【符号の説明】
【００８８】
１１  多層配線基板
１１Ａ，１１Ｂ，１１Ｄ，１１Ｅ  ビルドアップ絶縁膜
１１Ｃ  コア部
１１Ｃ1，１１Ｃ2  コア層
１１Ｇ  ガラスクロス
１２Ａ，１２Ｂ，１２Ｄ，１２Ｅ  配線層
１２Ｃ  スルービア
１３Ａ，１３Ｂ  ソルダレジスト
１５  半導体チップ
１６  バンプ
１７  アンダーフィル樹脂層
２０  コアレス多層配線基板
２０Ａ，２０Ｂ，８０Ａ，８０Ｂ  高弾性セラミック層
２０Ａｈ，２０Ｂｈ  開口部
２０Ｃ，２０Ｄ，２０Ｅ  キャパシタ電極
２１，２２，２３  ビルドアップ絶縁膜
２１ａ，２２ａ，２３ａ  Ｃｕ配線パターン
２１ｂ，２２ｂ，２３ｂ  Ｃｕビアプラグ
３０  半導体チップ
３１  バンプ
３２  アンダーフィル樹脂層
４０，８０  半導体装置
６０  エアロゾルデポジション装置
６１  処理容器
６１Ａ  ステージ
６１Ｂ  ノズル
６１ａ  Ｘ−Ｙステージ駆動機構
６１ｂ  Ｚステージ駆動機構
６１ｃ  ジェット
６２  メカニカルブースタポンプ
６３  原料容器
６３Ａ  振動台
６４  高圧ガス源
【図１】
2008071905.tif 000003
【図２】
2008071905.tif 000004
【図３】
2008071905.tif 000005
【図４】
2008071905.tif 000006
【図５】
2008071905.tif 000007
【図６】
2008071905.tif 000008
【図７】
2008071905.tif 000009
【図８】
2008071905.tif 000010