(57)【要約】【課題】チップ部品を多層配線板に確実にフリップチップ実装することができる電子回路モジュールを提供すること。【解決手段】本発明の電子回路モジュール１においては、表面電極７、内層電極８を有する多層配線板４に高さｄのバンプ３を有するチップ部品２をフリップチップ実装している。多層配線板４は、複数のバンプ３の下方においてそれぞれ重合した表面電極７および内層電極８のうちの最小重合厚さをＴＤとし、配列されたバンプ３によって囲まれた部分の内側においてそれぞれ重合した表面電極７および内層電極８のうちの最大重合厚さをＴＩとした場合に、ＴＩ＜ＴＤ＋ｄを満たして表面電極７および内層電極８を配置することにより形成されている。【選択図】図１
2008172127.tif 000002
【特許請求の範囲】
【請求項１】
積層された配線板の表面層に配置されている複数の表面電極と、前記積層された配線板の内層に配置されている複数の内層電極とを有する多層配線板と、
配列された高さｄのバンプを有しており、前記バンプを前記表面電極に当接させることにより前記多層配線板にフリップチップ接続されているチップ部品と
を備えているとともに、
前記多層配線板は、
複数の前記バンプの下方においてそれぞれ重合した前記表面電極および前記内層電極のうちの最小重合厚さをＴＤとし、
配列された前記バンプによって囲まれた部分の内側においてそれぞれ重合した前記表面電極および前記内層電極のうちの最大重合厚さをＴＩとした場合に、
ＴＩ＜ＴＤ＋ｄ
を満たして前記表面電極および前記内層電極を配置することにより形成されている
ことを特徴とする電子回路モジュール。
【請求項２】
積層された配線板の表面層に配置されている複数の表面電極と、前記積層された配線板の内層に配置されている複数の内層電極とを有する多層配線板と、
配列された高さｄのバンプを有しており、前記バンプを前記表面電極に当接させることにより前記多層配線板にフリップチップ接続されているチップ部品と
を備えているとともに、
前記多層配線板は、
前記表面電極および前記内層電極の厚さをｔとし、
複数の前記バンプの下方においてそれぞれ重合した前記表面電極および前記内層電極のうちの最小重合数をａとし、
配列された前記バンプによって囲まれた部分の内側においてそれぞれ重合した前記表面電極および前記内層電極のうちの最大重合数をｂとした場合に、
ｂｔ＜ａｔ＋ｄ
を満たして前記表面電極および前記内層電極を配置することにより形成されている
ことを特徴とする電子回路モジュール。
【請求項３】
積層された配線板の表面層に配置されている複数の表面電極と、前記積層された配線板の内層に配置されている複数の内層電極とを有する多層配線板と、
配列された高さｄのバンプを有しており、前記バンプを前記表面電極に当接させることにより前記多層配線板にフリップチップ接続されているチップ部品と
を備えているとともに、
前記多層配線板は、
前記バンプの下方において前記多層配線板の表面層からｎ層目に配置された前記表面電極または前記内層電極の厚さをｔｎとし、
複数の前記バンプの下方においてそれぞれ重合した前記表面電極および前記内層電極のうちの最小重合数をａとし、
配列された前記バンプによって囲まれた部分の内側において前記多層配線板の表面層からｎ層目に配置された前記表面電極または前記内層電極の厚さをＴｎとし、
配列された前記バンプによって囲まれた部分の内側においてそれぞれ重合した前記表面電極および前記内層電極のうちの最大重合数をｂとした場合に、
2008172127.tif 000005
を満たして前記表面電極および前記内層電極を配置することにより形成されている
ことを特徴とする電子回路モジュール。
【請求項４】
前記多層配線板は、複数の前記バンプの下方においてそれぞれ重合する前記表面電極および前記内層電極の重合数を同一にして形成されている
ことを特徴とする請求項１から請求項３のいずれか１項に記載の電子回路モジュール。
【請求項５】
前記多層配線板は、前記内層において複数の前記バンプの下方に内層電極の代替電極となるダミー電極を有している
ことを特徴とする請求項１から請求項４のいずれか１項に記載の電子回路モジュール。
【請求項６】
前記多層配線板は、前記内層において複数の前記バンプの下方に内層電極の代替電極となる接地電極を有している
ことを特徴とする請求項１から請求項４のいずれか１項に記載の電子回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路モジュールに係り、特に、バンプを有するチップ部品を多層配線板にフリップチップ実装したモジュールに好適に利用できる電子回路モジュールに関する。
【背景技術】
【０００２】
図５は従来の電子回路モジュール１０１の一例を示している。従来の電子回路モジュール１０１は、図５に示すように、多層配線板１０４の表面に半導体チップ部品１０２をフリップチップ実装して形成されている。ここで、多層配線板１０４は複数のセラミック基板（ＬＴＣＣ、ＨＴＣＣ）１０６の表面または裏面に、表面電極１０７、内層電極１０８または外部接続電極１０９を設けた配線板１０５を積層させることにより形成されている。
【特許文献１】特開２００６−１４０５３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、図５に示すように、多層配線板１０４の高密度化により内層電極１０８がチップ部品１０２の下方内側に集中配置されてしまった場合、重合した内層電極１０８の厚み分だけ多層配線板１０４の表面が局所的に突出してチップ部品１０２に接触してしまうため、チップ部品１０２のバンプ１０３を多層配線板１０４の表面電極１０７に接続させることができないという問題があった。
【０００４】
また、図６および図７に示すように、内層電極１０８の配置により表面電極１０７の高さが局所的に異なってしまうと、複数のバンプ１０３のうちの一部のバンプ１０３Ａのみが表面電極１０７に接触しない状態でチップ部品１０２が多層配線板１０４にフリップチップ実装されてしまう。これはチップ部品１０２の導通不良の原因となるため、チップ部品１０２の接続信頼性を低下させてしまうという問題があった。
【０００５】
そこで、本発明はこれらの点に鑑みてなされたものであり、チップ部品を多層配線板に確実にフリップチップ実装することができる電子回路モジュールを提供することを本発明の目的としている。
【課題を解決するための手段】
【０００６】
前述した目的を達成するため、本発明の電子回路モジュールは、その第１の態様として、積層された配線板の表面層に配置されている複数の表面電極と、積層された配線板の内層に配置されている複数の内層電極とを有する多層配線板と、配列された高さｄのバンプを有しており、バンプを表面電極に当接させることにより多層配線板にフリップチップ接続されているチップ部品とを備えているとともに、多層配線板は、複数のバンプの下方においてそれぞれ重合した表面電極および内層電極のうちの最小重合厚さをＴＤとし、配列されたバンプによって囲まれた部分の内側においてそれぞれ重合した表面電極および内層電極のうちの最大重合厚さをＴＩとした場合に、ＴＩ＜ＴＤ＋ｄを満たして表面電極および内層電極を配置することにより形成されていることを特徴としている。
【０００７】
本発明の第１の態様の電子回路モジュールによれば、バンプの下方に重合配置された表面電極および内層電極の重合厚さにバンプの高さを足した値をバンプの内側に重合配置された表面電極および内層電極の重合厚さよりも大きくすることにより、多層配線板の内側が突出した場合においてもその突出部分がチップ部品に接触することを防止することができる。
【０００８】
本発明の第２の態様の電子回路モジュールは、積層された配線板の表面層に配置されている複数の表面電極と、積層された配線板の内層に配置されている複数の内層電極とを有する多層配線板と、配列された高さｄのバンプを有しており、バンプを表面電極に当接させることにより多層配線板にフリップチップ接続されているチップ部品とを備えているとともに、多層配線板は、表面電極および内層電極の厚さをｔとし、複数のバンプの下方においてそれぞれ重合した表面電極および内層電極のうちの最小重合数をａとし、配列されたバンプによって囲まれた部分の内側においてそれぞれ重合した表面電極および内層電極のうちの最大重合数をｂとした場合に、ｂｔ＜ａｔ＋ｄを満たして表面電極および内層電極を配置することにより形成されていることを特徴としている。
【０００９】
本発明の第２の態様の電子回路モジュールによれば、バンプの下方に重合配置された表面電極および内層電極の重合厚さにバンプの高さを足した値をバンプの内側に重合配置された表面電極および内層電極の重合厚さよりも大きくすることにより、多層配線板の内側が突出した場合においてもその突出部分がチップ部品に接触することを防止することができる。また、表面電極および内層電極の厚さが等しい場合、それらの重合数によって多層配線板の内側の突出量を容易に制御することができる。
【００１０】
本発明の第３の態様の電子回路モジュールは、積層された配線板の表面層に配置されている複数の表面電極と、積層された配線板の内層に配置されている複数の内層電極とを有する多層配線板と、配列された高さｄのバンプを有しており、バンプを表面電極に当接させることにより多層配線板にフリップチップ接続されているチップ部品とを備えているとともに、多層配線板は、バンプの下方において多層配線板の表面層からｎ層目に配置された表面電極または内層電極の厚さをｔｎとし、複数のバンプの下方においてそれぞれ重合した表面電極および内層電極のうちの最小重合数をａとし、配列されたバンプによって囲まれた部分の内側において多層配線板の表面層からｎ層目に配置された表面電極または内層電極の厚さをＴｎとし、配列されたバンプによって囲まれた部分の内側においてそれぞれ重合した表面電極および内層電極のうちの最大重合数をｂとした場合に、
2008172127.tif 000003
を満たして表面電極および内層電極を配置することにより形成されていることを特徴としている。
【００１１】
本発明の第３の態様の電子回路モジュールによれば、バンプの下方に重合配置された表面電極および内層電極の重合厚さにバンプの高さを足した値をバンプの内側に重合配置された表面電極および内層電極の重合厚さよりも大きくすることにより、多層配線板の内側が突出した場合においてもその突出部分がチップ部品に接触することを防止することができる。また、表面電極および内層電極の厚さが積層される配線板によって異なる場合、前述した数式を用いて多層配線板の内側の突出量を容易に制御することができる。
【００１２】
本発明の第４の態様の電子回路モジュールは、第１から第３のいずれか１の態様の電子回路モジュールにおいて、多層配線板は、複数のバンプの下方においてそれぞれ重合する表面電極および内層電極の重合数を同一にして形成されていることを特徴としている。
【００１３】
本発明の第４の態様の電子回路モジュールによれば、バンプに接続される表面電極の高さが等しくなるので、すべてのバンプを表面電極に接続させてチップ部品を多層配線板にフリップチップ実装させることができる。
【００１４】
本発明の第５の態様の電子回路モジュールは、第１から第４のいずれか１の態様の電子回路モジュールにおいて、多層配線板は、内層において複数のバンプの下方に内層電極の代替電極となるダミー電極を有していることを特徴としている。
【００１５】
本発明の第５の態様の電子回路モジュールによれば、バンプの下方に配置される電極の数を増やすことにより、バンプに接続する表面電極が局所的に底上げされるため、チップ部品の下方内側における内層電極の配置を変更することなくチップ部品を多層配線板に確実にフリップチップ実装することができる。
【００１６】
本発明の第６の態様の電子回路モジュールは、第１から第４のいずれか１の態様の電子回路モジュールにおいて、多層配線板は、内層において複数のバンプの下方に内層電極の代替電極となる接地電極を有していることを特徴としている。
【００１７】
本発明の第６の態様の電子回路モジュールによれば、バンプの下方に配置される電極の数を増やすことにより、バンプに接続する表面電極が局所的に底上げされるため、チップ部品の下方内側における内層電極の配置を変更することなくチップ部品を多層配線板に確実にフリップチップ実装することができる。また、バンプの下方に配置される電極をダミー電極や内層電極でなく接地電極にすることにより、多層配線板の配設スペースを有効利用することができる。
【発明の効果】
【００１８】
本発明の電子回路モジュールによれば、多層配線板において重合配置された表面電極および内層電極の重合厚さを制御して多層配線板を形成しているので、多層配線板の突出部分がチップ部品に接触することがなくなるとともに、バンプに接続される表面電極の高さが等しくなるので、チップ部品を多層配線板に確実にフリップチップ実装することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１９】
以下、図１から図４を用いて、本発明の電子回路モジュールをその一実施形態により説明する。ここで、図１は本実施形態の電子回路モジュールを示す縦断面図であり、図２は本実施形態のチップ部品を示す底面図である。また、図３は本実施形態の多層配線板に係る表面層を示す平面図であり、図４は本実施形態の多層配線板に係る内層を示す平面図である。なお、図２の点線枠は配列されたバンプによって囲まれた部分を示しており、図３および図４における点線枠はバンプが配置されるスペースを示している。
【００２０】
本実施形態の電子回路モジュール１は、図１に示すように、多層配線板４の表面４ａにチップ部品２をフリップチップ実装して形成されている。
【００２１】
チップ部品２としては半導体チップが用いられており、図１に示すように配列された高さｄのバンプ３を有している。このバンプ３の配列パターンとしては列状、枠状、格子状が挙げられるが、本実施形態においては、図２に示すように、チップ部品２の裏面２ａの周縁２ｂに２列に配列されている。
【００２２】
多層配線板４は、図１に示すように、複数のセラミック基板（ＬＴＣＣ、ＨＴＣＣ）６の表面または裏面に電極７、８、９を設けた配線板５を積層させたものである。セラミック基板６の厚さは各層ごとに均一に形成されている。セラミック基板６の厚さが均一に形成されていれば各層ごとにセラミック基板６の厚さが異なっても良い。
【００２３】
多層配線板４の表面４ａに配置された電極７はチップ部品２のバンプ３に接続するための表面電極７となり、その裏面４ｂに配置された電極９は外部の電子回路モジュール（図示せず）に接続するための外部接続電極９となり、その内層６Ｂに配置された電極８は表面電極７と外部接続電極９とを接続するための内層電極８となる。
【００２４】
ここで、多層配線板４においては、図１から図４に示すように、表面電極７および内層電極８の配置に応じてそれら表面電極７および内層電極８が積層方向に重なり合う数が局所的に異なる。図１に示すように、表面電極７および内層電極８が積層方向に１個も重合しない箇所もあれば、表面電極７および内層電極８が積層方向にすべて重合する箇所もある。表面電極７および内層電極８の重合数が局所的に異なると、多層配線板４の突出量も局所的に異なってくる。
【００２５】
本実施形態においては、図１および図２に示すように、複数のバンプ３の下方および２列に配列されたバンプ３によって囲まれた部分の内側においてそれぞれ重合した表面電極７および内層電極８の厚さを考慮して多層配線板４の局所的な突出量を制御することにより多層配線板４を形成している。具体的は、複数のバンプ３の下方においてそれぞれ重合した表面電極７および内層電極８のうちの最小重合厚さをＴＤとし、配列されたバンプ３によって囲まれた部分の内側においてそれぞれ重合した表面電極７および内層電極８のうちの最大重合厚さをＴＩとした場合に、ＴＩ＜ＴＤ＋ｄを満たして表面電極７および内層電極８を配置する。
【００２６】
次に、具体的な計算方法を説明する。本実施形態の表面電極７および内層電極８の厚さはそれぞれｔになっている。そこで、複数のバンプ３の下方においてそれぞれ重合した表面電極７および内層電極８のうちの最小重合数をａとしてそれらの最小重合厚さＴＤを計算すると、ＴＤ＝ａｔとなる。また、配列されたバンプ３によって囲まれた部分の内側においてそれぞれ重合した表面電極７および内層電極８のうちの最大重合数をｂとしてそれらの最大重合厚さＴＩを計算すると、ＴＩ＝ｂｔとなる。すなわち、表面電極７および内層電極８の厚さが等しい場合、ｂｔ（＝ＴＩ）＜ａｔ＋ｄ（＝ＴＤ＋ｄ）を満たして表面電極７および内層電極８を配置する。
【００２７】
また、本実施形態においては、図１に示すように、複数のバンプ３の下方においては、すべての表面層６Ａおよび内層６Ｂの表面に表面電極７および内層電極８を配置することにより、それぞれ重合する表面電極７および内層電極８の重合数を同一にして配置している。内層電極８をバンプ３の下方に配置することが困難な場合、内層電極８の代替電極としてダミー電極１０や接地電極１１を配置しても良い。その際、図３および図４に示すように、ダミー電極１０や接地電極１１は、配列したバンプ３の各列を覆う平板状（ベタ電極状）に形成されていることが好ましい。
【００２８】
次に、図１から図４を用いて、本実施形態の電子回路モジュール１の作用を説明する。
【００２９】
本実施形態の電子回路モジュール１においては、図１に示すように、多層配線板４が、バンプ３の下方に重合配置された表面電極７および内層電極８の最小重合厚さＴＤにバンプ３の高さｄを足した値をバンプ３の内側下方に重合配置された表面電極７および内層電極８の最大重合厚さＴＩよりも大きくなるように形成されている。すなわち、多層配線板４は、ＴＩ＜ＴＤ＋ｄを満たすように形成されている。この数式がＴＩ≧ＴＤ＋ｄになると従来の電子回路モジュール（図５参照）１０１のように多層配線板４の局所的な突出部分がチップ部品２に接触するが、ＴＩ＜ＴＤ＋ｄを満たせば図１に示すように多層配線板４の突出部分がチップ部品２に接触することなくチップ部品２を多層配線板４にフリップチップ実装させることができる。
【００３０】
具体的には、本実施形態においては、表面電極７および内層電極８の厚さをｔとして等しく形成し、それらの重合数を考慮して表面電極７および内層電極８を配置させることにより局所的な多層配線板４の突出量を制御している。すなわち、複数のバンプ３の下方においてそれぞれ重合した表面電極７および内層電極８のうちの最小重合数をａとし、配列されたバンプ３によって囲まれた部分の内側においてそれぞれ重合した表面電極７および内層電極８のうちの最大重合数をｂとした場合に、ｂｔ＜ａｔ＋ｄを満たして表面電極７および内層電極８を配置している。
【００３１】
言い換えると、チップ部品２の接続不良を防止するためにはバンプ３の下方において重合する内層電極８の重合数を増やしてバンプ３と接触する部分の表面電極７をバンプ３側に底上げすれば、バンプ３と表面電極７とを確実に接触させることができる。しかし、各層においてバンプ３の下方に内層電極８を配置することは多層配線板４のレイアウト上、困難な場合もある。その際には、図１および図３に示すように、内層電極８の代替電極としてダミー電極１０や接地電極１１を配置しても良い。ダミー電極１０や接地電極１１をバンプ３の下方に配置することにより、内層電極８の配置を変更することなくバンプ３と接触する部分の表面電極７が底上げされ、バンプ３と表面電極７とを確実に接触させることができる。特に、接地電極１１をバンプ３の下方に配置することにより、多層配線板４の配設スペースを有効利用することができる。
【００３２】
また、多層配線板４の突出部分がチップ部品２に接触せずとも、表面電極７の高さが局所的に異なってしまうと、複数のバンプ３のうちの一部が表面電極７に接触せず、チップ部品２が多層配線板４に接続されない状態になってしまう（図７参照）。そのため、本実施形態においては、複数のバンプ３の下方においてそれぞれ重合する表面電極７および内層電極８の重合数を同一にして形成している。表面電極７および内層電極８の重合数がいずれのバンプ３の下方において等しくなれば、バンプ３に接続される表面電極７の接続パッド７ａの高さが等しくなるので、すべてのバンプ３を表面電極７に接続させてチップ部品２を多層配線板４にフリップチップ実装させることができる。その際、図３および図４に示すように、２列のバンプ３の下方を列ごとに覆うように平板状のダミー電極１０や接地電極１１を形成すれば、バンプ３ごとに内層電極８、ダミー電極１０または接地電極１１を配置するよりも成形性および高さ調整が容易になる。
【００３３】
すなわち、本実施形態の電子回路モジュール１によれば、多層配線板４において重合配置された表面電極７および内層電極８の重合厚さを制御して多層配線板４を形成しているので、多層配線板４の突出部分がチップ部品２に接触することがなくなるとともに、バンプ３に接続される表面電極７の高さが等しくなるので、チップ部品２を多層配線板４に確実にフリップチップ実装することができるという効果を奏する。
【００３４】
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
【００３５】
例えば、多層配線板４において表面電極７および内層電極８の厚さを各層によって異ならせて形成した場合を考える。その際、バンプ３の下方において多層配線板４の表面層６Ａからｎ層目に配置された表面電極７または内層電極８の厚さをｔｎとし、複数のバンプ３の下方においてそれぞれ重合した表面電極７および内層電極８のうちの最小重合数をａとし、配列されたバンプ３によって囲まれた部分の内側において多層配線板４の表面層６Ａからｎ層目に配置された表面電極７または内層電極８の厚さをＴｎとし、配列されたバンプ３によって囲まれた部分の内側においてそれぞれ重合した表面電極７および内層電極８のうちの最大重合数をｂとすれば、下記の数式１を満たして表面電極７および内層電極８を配置する。
【００３６】
【数１】
2008172127.tif 000004
【００３７】
この数１によれば、数１の左辺は配列されたバンプ３によって囲まれた部分の内側においてそれぞれ重合した表面電極７および内層電極８のうちの最大重合厚さＴＩとなり、数１の右辺は複数のバンプ３の下方においてそれぞれ重合した表面電極７および内層電極８のうちの最小重合厚さＴＤにバンプ３の高さｄを足した値ＴＤ＋ｄになる。これにより、本実施形態と同様、多層配線板４の内側が突出した場合においてもその突出部分がチップ部品２に接触することを防止することができる。
【図面の簡単な説明】
【００３８】
【図１】本実施形態の電子回路モジュールを示す縦断面図
【図２】本実施形態のチップ部品を示す底面図
【図３】本実施形態の多層配線板に係る表面層を示す平面図
【図４】本実施形態の多層配線板に係る内層を示す平面図
【図５】従来の電子回路モジュールにおいて多層配線板の一部が突出してチップ部品に接触した状態を示す縦断面図
【図６】従来の電子回路モジュールにおいて表面電極の一部がバンプに接触しない状態を示す縦断面図
【図７】図６のＡ方向から見た従来の電子回路モジュールの縦断面図
【符号の説明】
【００３９】
１  電子回路モジュール
２  チップ部品
３  バンプ
４  多層配線板
５  配線板
６  基板
７  表面電極
８  内層電極
１０  ダミー電極
１１  接地電極
【図１】
2008172127.tif 000006
【図２】
2008172127.tif 000007
【図３】
2008172127.tif 000008
【図４】
2008172127.tif 000009
【図５】
2008172127.tif 000010
【図６】
2008172127.tif 000011
【図７】
2008172127.tif 000012