(57)【要約】【課題】光近接効果補正（ＯＰＣ）の処理時間を短縮する。【解決手段】ＯＰＣ処理が施された複数のセルを配置することでマスクレイアウトパターンを生成する。続いて、そのマスクレイアウトパターンを複数の分割領域ＳＡに分割する。この分割領域ＳＡは、セルを基本として構成されており、セルの情報と、そのセルの周辺に隣接する他のセルの一部の設計パターンを含む参照領域の情報とを有している。続いて、複数の分割領域ＳＡの各々に対してＯＰＣ最適化のための調整を並列して行う。また、この時、隣接する分割領域ＳＡ間で互いに参照領域の図形を更新する。その後、最適化処理が施された複数の分割領域ＳＡを統合してマスクレイアウトパターンを作製する。【選択図】図６０
2008064820.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）マスクパターンを露光してパターンを転写する際に生じる形状変化を補正する近接効果補正を、セルライブラリに含まれる複数のセル毎に施す工程と、
（ｂ）前記近接効果補正が施された前記複数のセルを配置してマスクパターンを設計する工程と、
（ｃ）前記（ｂ）工程により設計されたマスクパターンを分割し、複数の分割領域を生成する工程と、
（ｄ）前記（ｃ）工程後、前記複数の分割領域毎に、前記近接効果補正の補正量を調整する工程と、
（ｅ）前記（ｄ）工程後、前記複数の分割領域を統合する工程とを含み、
前記（ｃ）工程の前記複数の分割領域の各々は、
前記セルの情報と、
前記セルのセル境界から外側に向かう領域であって、前記セルに隣接する他のセルの一部の領域の情報とを有しており、
前記（ｄ）工程においては、
（ｄ１）前記複数の分割領域の各々における前記セルの全体または一部の領域の最適化調整を行う工程と、
（ｄ２）前記複数の分割領域の各々における前記セルに隣接する他のセルの一部の領域の情報を更新する工程とを有することを特徴とするマスクパターン設計方法。
【請求項２】
請求項１記載のマスクパターン設計方法において、前記複数の分割領域の各々における前記セルのセル境界から外側に向かう領域であって、前記セルに隣接する他のセルの一部の領域の幅は、パターン露光に用いる露光光の波長をλ、露光機のレンズの開口数をＮＡとすると、１．６２λ／ＮＡであることを特徴とするマスクパターン設計方法。
【請求項３】
請求項１記載のマスクパターン設計方法において、前記複数の分割領域の各々における前記セルのセル境界から外側に向かう領域であって、前記セルに隣接する他のセルの一部の領域の幅は、パターン露光に用いる露光光の波長をλ、露光機のレンズの開口数をＮＡとすると、１．１２λ／ＮＡであることを特徴とするマスクパターン設計方法。
【請求項４】
（ａ）マスクパターンを露光してパターンを転写する際に生じる形状変化を補正する近接効果補正を、セルライブラリに含まれる複数のセル毎に施す工程と、
（ｂ）前記近接効果補正が施された前記複数のセルを配置してマスクパターンを設計する工程と、
（ｃ）前記（ｂ）工程により設計されたマスクパターンを分割し、複数の分割領域を生成する工程と、
（ｄ）前記（ｃ）工程後、前記複数の分割領域毎に、前記近接効果補正の補正量を調整する工程と、
（ｅ）前記（ｄ）工程後、前記複数の分割領域を統合する工程とを含み、
前記（ａ）工程の前記複数のセルライブラリの各々は、
前記セルのセル境界から内側に向かう領域であって、そのセルの周辺に配置された他のセルから前記形状変化の影響を受ける可能性のある第１領域の情報を有し、
前記（ｃ）工程の前記複数の分割領域の各々は、
前記セルの情報と、
前記セルのセル境界から外側に向かう領域であって、前記セルに隣接する他のセルの一部の第２領域の情報とを有しており、
前記（ｄ）工程においては、
前記第１領域の情報の最適化調整を行う工程と、
前記第２領域の情報を更新する工程とを有することを特徴とするマスクパターン設計方法。
【請求項５】
請求項４記載のマスクパターン設計方法において、前記第１領域の幅と、前記第２領域の幅とが等しいことを特徴とするマスクパターン設計方法。
【請求項６】
請求項４記載のマスクパターン設計方法において、前記第１領域および前記第２領域の各々の幅は、パターン露光に用いる露光光の波長をλ、露光機のレンズの開口数をＮＡとすると、１．６２λ／ＮＡであることを特徴とするマスクパターン設計方法。
【請求項７】
請求項４記載のマスクパターン設計方法において、前記第１領域および前記第２領域の各々の幅は、パターン露光に用いる露光光の波長をλ、露光機のレンズの開口数をＮＡとすると、１．１２λ／ＮＡであることを特徴とするマスクパターン設計方法。
【請求項８】
（ａ）マスクパターンを露光してパターンを転写する際に生じる形状変化を補正する近接効果補正が施された複数のセルを配置してマスクパターンを設計する手段と、
（ｂ）前記マスクパターンを分割して複数の分割領域を生成する手段と、
（ｃ）前記複数の分割領域毎に、前記近接効果補正の補正量を調整する手段と、
（ｄ）前記（ｃ）手段により調整された前記複数の領域を統合する手段とを含み、
前記複数の分割領域の各々は、
前記セルの情報と、
前記セルのセル境界から外側に向かう領域であって、前記セルに隣接する他のセルの一部の領域の情報とを有しており、
前記（ｃ）手段は、
（ｃ１）前記複数の分割領域の各々における前記セルの全体または一部の領域の最適化調整を行う手段と、
（ｃ２）前記複数の分割領域の各々における前記セルに隣接する他のセルの一部の領域の情報を更新する手段とを有することを特徴とするマスクパターン設計装置。
【請求項９】
（ａ）マスクパターンを露光してパターンを転写する際に生じる形状変化を補正する近接効果補正を、セルライブラリに含まれる複数のセル毎に施す工程と、
（ｂ）前記近接効果補正が施された前記複数のセルを配置してマスクパターンを設計する工程と、
（ｃ）前記（ｂ）工程により設計されたマスクパターンを分割し、複数の分割領域を生成する工程と、
（ｄ）前記（ｃ）工程後、前記複数の分割領域毎に、前記近接効果補正の補正量を調整する工程と、
（ｅ）前記（ｄ）工程後、前記複数の分割領域を統合する工程と、
（ｆ）前記（ｅ）工程後、前記マスクパターンを露光して半導体ウエハにパターンを転写する工程とを含み、
前記（ｃ）工程の前記複数の分割領域の各々は、
前記セルの情報と、
前記セルのセル境界から外側に向かう領域であって、前記セルに隣接する他のセルの一部の領域の情報とを有しており、
前記（ｄ）工程においては、
（ｄ１）前記複数の分割領域の各々における前記セルの全体または一部の領域の最適化調整を行う工程と、
（ｄ２）前記複数の分割領域の各々における前記セルに隣接する他のセルの一部の領域の情報を更新する工程とを有することを特徴とする半導体製造装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、前記複数の分割領域の各々における前記セルのセル境界から外側に向かう領域であって、前記セルに隣接する他のセルの一部の領域の幅は、パターン露光に用いる露光光の波長をλ、露光機のレンズの開口数をＮＡとすると、１．６２λ／ＮＡであることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項９記載の半導体装置の製造方法において、前記パターンは、電界効果トランジスタのゲート電極パターンであることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項９記載の半導体装置の製造方法において、前記パターンは、素子分離パターンであることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項９記載の半導体装置の製造方法において、前記パターンは、導電層間を接続するコンタクトホールパターンであることを特徴とする半導体装置の製造方法。
【請求項１４】
（ａ）マスクパターンを露光してパターンを転写する際に生じる形状変化を補正する近接効果補正を、セルライブラリに含まれる複数のセル毎に施す工程と、
（ｂ）前記近接効果補正が施された前記複数のセルを配置してマスクパターンを設計する工程と、
（ｃ）前記（ｂ）工程により設計されたマスクパターンを分割し、複数の分割領域を生成する工程と、
（ｄ）前記（ｃ）工程後、前記複数の分割領域毎に、前記近接効果補正の補正量を調整する工程と、
（ｅ）前記（ｄ）工程後、前記複数の分割領域を統合する工程と、
（ｆ）前記（ｅ）工程後、前記マスクパターンを露光して半導体ウエハにパターンを転写する工程とを含み、
前記（ａ）工程の前記複数のセルの各々は、
前記セルのセル境界から内側に向かう領域であって、そのセルの周辺に配置された他のセルから前記形状変化の影響を受ける可能性のある第１領域の情報を有し、
前記（ｃ）工程の前記複数の分割領域の各々は、
前記セルの情報と、
前記セルのセル境界から外側に向かう領域であって、前記セルに隣接する他のセルの一部の第２領域の情報とを有しており、
前記（ｄ）工程においては、
前記第１領域の情報の最適化調整を行う工程と、
前記第２領域の情報を更新する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、前記第１領域の幅と、前記第２領域の幅とが等しいことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１４記載の半導体装置の製造方法において、前記第１領域および前記第２領域の各々の幅は、パターン露光に用いる露光光の波長をλ、露光機のレンズの開口数をＮＡとすると、１．６２λ／ＮＡであることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リソグラフィのマスク技術に係わり、特に、光リソグラフィの露光波長より小さいパターンを形成するためのマスクパターン設計技術、マスクパターン設計装置および半導体装置の製造技術に関するものである。
【背景技術】
【０００２】
半導体産業では、半導体集積回路の集積密度の増加に伴い、半導体ウエハ上にＬＳＩパターンを転写する光リソグラフィの解像度を向上させるための技術が求められてきた。その代表例として、位相シフトマスクや変形照明などの超解像度技術が挙げられる。
【０００３】
しかし、現在、これらの技術だけでは、半導体ウエハに転写するＬＳＩパターンの忠実性を維持することが困難になっている。その理由は、転写するＬＳＩパターンの微細化が進むにつれて光近接効果（Optical Proximity Effect:以下、ＯＰＥと略す）が顕在化するからである。
【０００４】
これは、マスクパターンで回折した光のうち、低次成分の回折光しか半導体ウエハ上に集光されないことにより、マスクパターンの輪郭がそのまま半導体ウエハ上に形成されず、パターンの角部が丸くなったり長さが短くなったりする等、パターンの形状精度が大幅に劣化し、パターンの忠実性が低下する現象である。
【０００５】
このＯＰＥの問題は、半導体集積回路の微細化に伴い、転写するＬＳＩパターンの最小ピッチの半分（ハーフピッチ（half pitch）：以下、ｈｐと略す）が露光波長以下になると、マスクパターンによって回折された光のうち、低次成分しかレンズを通過できなくなり、半導体ウエハ上に到達できる回折光の次数が低下するので顕著になる。例えば露光波長が２４８ｎｍで、ｈｐが３５０ｎｍ（ｈｐ＞露光波長）の光リソグラフィではそれほど問題視されていなかったが、現在主流の露光波長が１９３ｎｍで、ｈｐが９０ｎｍの９０ｎｍ世代（ｈｐ＜露光波長）の光リソグラフィでは、ＯＰＥが深刻な問題となっている。
【０００６】
そこで、現在では、マスクパターンの設計において、上記ＯＰＥを打ち消す補正パターンを生成する光近接効果補正（Optical Proximity Correction；以下、ＯＰＣと略す）が必要不可欠となっている。このＯＰＣは、ＯＰＥを事前に予測し、マスクパターンの寸法や形状を補正することで、ＬＳＩパターンの半導体ウエハへの転写精度を向上させる技術である。
【０００７】
現在、用いられているＯＰＣの手法は、主にルールベースＯＰＣと、モデルベースＯＰＣとに大別することができる。
【０００８】
ルールベースＯＰＣは、隣接パターンの距離や寸法に応じて補正図形の形状や寸法を定めるルールテーブルを作製し、これに従いマスクパターンを補正する。この方法には、計算速度が速く、補正後のマスクデータ量があまり大きくならないという利点がある。
しかし、補正精度を向上させるためにはより複雑なルールが必要となるため、ルールを作製する作業負荷が増大する。さらに、半導体集積回路の微細化が進むと、ＯＰＥの影響範囲が、隣接するパターン間の最小距離を越え、ひとつ先のパターンからのＯＰＥにより、補正精度が急激に悪化する。そのため、ｈｐが１３０ｎｍ世代以降のＯＰＣでは、ルールベースＯＰＣは精度があまり必要とされない部分などに限定され用いられている。
【０００９】
このようなルールベースＯＰＣについては、例えば特開２００２−３０３９６４号公報（特許文献１）および特開２００１−２８１８３６号公報（特許文献２）に開示がある。上記特許文献１には、線幅および隣接するスペース幅に応じて図形演算することによって、また、上記特許文献２には、線分ベクトル化処理および線分ソート処理を行って線幅およびスペース幅の算出を行い、ハッシュ関数を用いた補正テーブルを参照してパターン補正を行うルールベースＯＰＣがそれぞれ開示されている。
【００１０】
モデルベースＯＰＣでは、ＯＰＥによって変動する露光パターンの形状や寸法を光学シミュレーションにより予測して、これを打ち消すための補正図形を作製する。この方法は、ルールベースＯＰＣよりも緻密な補正を行うことができるため、ｈｐが１３０ｎｍ世代以降のＯＰＣの補正精度に対応可能である。
【００１１】
しかし、モデルベースＯＰＣでは、マスクパターンを構成する全てのパターンに対して補正計算を行う（チップ全面ＯＰＣ）ために、膨大な計算負荷（時間、マスクデータ量）がかかるという問題がある。特に、光学シミュレーションでは、光学理論に基づく計算モデルを用いているため、その処理時間は、計算するレイアウトパターンの面積（メッシュ数×精度）の２乗に比例して増大する。これら計算負荷は、半導体集積回路の微細化とともに増加しており、マスクコストを引き上げる深刻な要因の１つとなっている。この問題点は、半導体産業においてデバイスの微細化を妨げる深刻な問題として認識されている。
【００１２】
このようなモデルベースＯＰＣについては、例えば特開２００４−０６１７２０号公報（特許文献３）に開示がある。この特許文献３には、転写実験によりプロセス効果を取り込んだモデルベースＯＰＣが開示されている。
【００１３】
上記の光シミュレータを用いたモデルベースＯＰＣでは、所望の転写パターンを得るまでマスクパターンを変形させて行くのであるが、その追い込み方によってさまざまな方法が提案されている。例えば、光学像が部分的に膨らんでいたらその分を細らせ、また細っていたらその分を太らせ、その状態で光学像を再計算して次第に追い込んでいく方法、いわゆる逐次改善法などがある。また、遺伝的アルゴリズム(Genetic Algorithm)を用いて追い込んで行く方法も提案されている。遺伝的アルゴリズムを用いた方法では、パターンを複数の線分に分割し、それらの線分の変位を変位コードとして割り当てる。変位コードを染色体とみなして、遺伝の進化を計算し、所望の光学像に追い込む方法である。
【００１４】
上記遺伝的アルゴリズムは、集団遺伝学をモデルとした探索手法であり、対象とする問題に依存せずに高い最適化性能を示せるなどの優れた性能が知られている。遺伝的アルゴリズムの参考文献としては、例えば、出版社アディソン・ウェスレイ・パブリシング・カンパニ（ADDISON-WESLEY PUBLISHING COMPANY, INC.）が１９８９年に出版した、デイビッド・イー・ゴールドバーグ（David E. Goldberg）著のジェネティック・アルゴリズム・イン・サーチ，オプティマイゼイション，アンド・マシーン・ラーニング（Genetic Algorithms in Search, Optimization, and Machine Learning）（非特許文献１）がある。また、遺伝的アルゴリズムを用いたＯＰＣの最適化法については、例えば特許第３５１２９５４号公報（特許文献４）に記載がある。
【００１５】
遺伝的アルゴリズムでは、探索問題の解候補を染色体と呼ばれるビット列で表現し、複数の染色体からなる集団に対して文字列操作を行い、生存競争を行わせる。各染色体は探索問題そのものである目的関数により評価され、その結果はスカラー値である適応度として計算される。高い適応度を持つ染色体には、多くの子孫を残す機会を与える。さらに、集団内での染色体同士で交叉を行い、突然変異を施すことによって、新しい染色体を生成する。このような処理を繰り返すことにより、より高い適応度を持つ染色体が生成され、適応度の最も高い染色体が最終的な解となる。
【００１６】
しかし、上記の遺伝的アルゴリズムを活用した従来のマスクパターン設計では、半導体チップの回路パターンを定義するマスクの全図形に対してＯＰＣを行なっているため、回路パターンの微細化に伴う図形数の増大に起因して、処理時間が膨大になっている。
【００１７】
実際に９０ｎｍノードデバイスで数十時間の時間を要しているケースがある。また、露光にとって極限の解像度でパターンを形成することによる露光コントラストの低下のため、さらなる微細化ではＯＰＣはより複雑かつ図形数の多いものとなり、例えば６５ｎｍノードデバイスでは、マスクパターン発生にかかる時間は数日にも及ぶようになって来た。その一方、半導体装置の製品サイクルは短くなっていることから、マスクパターン設計において、ＯＰＣ処理時間の短縮は、極めて大きな課題となっている。
【００１８】
例えば特開２００２−３２８４５７号公報（特許文献５）には、マスクレイアウト全体ではなく、部分ごとに図形を変更する方式が記載されている。その手順は、まず、設計レイアウトデータ中に含まれる補正対象セルの各々について、その対象セルの周囲に他の図形が存在するか否かに応じて、特定の形式で表現された環境プロファイルを決定する。そして、セル置換テーブルを参照して、決定された環境プロファイルに対応して置き換えられるべき補正パターンの名前である置換セル名を読み出し、補正後、レイアウトデータを生成する。最後に、読み出した置換セル名に対応する補正パターンをセルライブラリから取り出し、補正完了済みのマスクデータを生成する。
【００１９】
また、特開２００６−０５８４１３号公報（特許文献６）や、特開２００５−１５６６０６号公報（特許文献７）には、実際のリソグラフィ工程で短絡不良や開放不良が発生する可能性が高い危険箇所をチップ全体の光学シミュレーションにより求め、危険箇所周辺に測定ポイントを配置したり、危険箇所周辺だけをより詳細にシミュレーションしたりすることによって、ＯＰＣ図形の調整を行う技術が開示されている。
【００２０】
また、例えば米国ＡＰＲＩＯ社製「ＨＡＬＯ−ＯＰＣ」（ソフトウェア製品）のように、レイアウト後のマスク設計データにおいて、ＥＣＯ(engineering change order)などの部分的な変更があった場合は、影響のある部分だけを再度ＯＰＣ処理することにより、マスクレイアウト全体をＯＰＣ処理する場合に比べて処理時間を短縮できるようにしたＥＤＡ(Electronic Design Automation)ツールが市販されている。
【００２１】
また、プニート  グプタ、フクールェン  ヘン、アンド  マーク  ラビン（Puneet Gupta,Fook-Luen Heng and Mark Lavin）、メリット  オブ  セルワイズ    モデル−ベースド  ＯＰＣ  デザイン  アンド  プロセス  インテグレイション  フォー  マイクロエレクトロニック  マニュファクチャリング  ＩＩ（Merits of Cellwise Model-Based OPC Design and Process Integration for Microelectronic Manufacturing II）、ラース  ダブル  リーブマン編集（edited by Lars W.Liebmann）、プロシーディングス  オブ  エス・ピー・アイ・イー（Proc.of SPIE） Vol.5379,2004（非特許文献２）には、事前に想定した周囲の状況に応じて、セル内部のＯＰＣ図形を予め決定しておく技術が開示されている。
【００２２】
また、上記チップ全面のモデルベースＯＰＣの問題点を解決するための手段として、セルワイズＯＰＣ（ｃｅｌｌ−ｗｉｓｅ  ＯＰＣ）が提案されている。このセルワイズＯＰＣの特徴は、レイアウト設計の前段階としてセル毎にＯＰＣを適用することでチップ全面ＯＰＣを不要とし、設計時間とマスクデータ量とを削減することである。代表的なセルワイズＯＰＣでは、セルライブラリ設計段階で使用頻度の高い標準的なセルに対してＯＰＣを適用している。
【００２３】
このようなセルワイズＯＰＣについては、例えば、シン  ワン  その他著（Xin Wang, et al.）、エクスプロイティング  ハイアラキカル  ストラクチャ  トゥ  エンハス  セルベース  アールイーティー  ウィズ  ローカライズド  ＯＰＣ  レコンフィギュアレイション  デザイン  アンド  プロセス  インテグレイション  フォー  マイクロエレクトロニック  マニュファクチャリング  ＩＩＩ（Exploiting hierarchical structure to enhance cell-based RET with localized OPC reconfiguration , Design and Process Integration for Microelectronic Manufacturing III）、ラース  ダブル  リーブマン編集（edited by Lars W.Liebmann）、プロシーディング  オブ  エス・ピー・アイ・イー（Proceedings of SPIE） Vol.5756,2005(非特許文献３)に記載があり、予めセル毎にＯＰＣ処理をしておく、セルワイズＯＰＣ（Ｃｅｌｌ−Ｗｉｓｅ  ＯＰＣ）方式が開示されている。
【００２４】
また、例えば特開平１１−３２７１２０号公報（特許文献８）には、膨大な量のマスクパターンのシミュレーションを効率良く行うために、マスクパターンを複数の領域に分割し、複数の演算処理プロセッサの各々に分割したマスクパターン領域毎の光強度シミュレーション計算を実行させる技術が開示されている。
【特許文献１】特開２００２−３０３９６４号公報
【特許文献２】特開２００１−２８１８３６号公報
【特許文献３】特開２００４−０６１７２０号公報
【特許文献４】特許第３５１２９５４号公報
【特許文献５】特開２００２−３２８４５７号公報
【特許文献６】特開２００６−０５８４１３号公報
【特許文献７】特開２００５−１５６６０６号公報
【特許文献８】特開平１１−３２７１２０号公報
【非特許文献１】デイビッド・イー・ゴールドバーグ（David E. Goldberg）著、ジェネティック・アルゴリズム・イン・サーチ，オプティマイゼイション，アンド・マシーン・ラーニング（Genetic Algorithms in Search,Optimization, and Machine Learning）、アディソン・ウェスレイ・パブリシング・カンパニ（ADDISON-WESLEY PUBLISHINGCOMPANY, INC.） 1989
【非特許文献２】グプタ、フクールェン  ヘン、アンド  マーク  ラビン（Puneet Gupta,Fook-Luen Heng andMark Lavin）、メリット  オブ  セルワイズ    モデル−ベースド  ＯＰＣ  デザイン  アンド  プロセス  インテグレイション  フォー  マイクロエレクトロニック  マニュファクチャリング  ＩＩ（Merits of Cellwise Model-BasedOPC Design and Process Integration for Microelectronic Manufacturing II）、ラース  ダブル  リーブマン編集（edited by Lars W.Liebmann）、プロシーディングス  オブ  エス・ピー・アイ・イー（Proc.of SPIE） Vol.5379,2004
【非特許文献３】シン  ワン  その他著（Xin Wang, et al.）、エクスプロイティング  ハイアラキカル  ストラクチャ  トゥ  エンハス  セルベース  アールイーティー  ウィズ  ローカライズド  ＯＰＣ  レコンフィギュアレイション  デザイン  アンド  プロセス  インテグレイション  フォー  マイクロエレクトロニック  マニュファクチャリング  ＩＩＩ（Exploiting hierarchicalstructure to enhance cell-based RET with localized OPC reconfiguration , Designand Process Integration for Microelectronic Manufacturing III）、ラース  ダブル  リーブマン編集（edited by Lars W.Liebmann）、プロシーディング  オブ  エス・ピー・アイ・イー（Proceedings of SPIE） Vol.5756,2005
【発明の開示】
【発明が解決しようとする課題】
【００２５】
前述した特許文献５に記載された方式は、補正対象セルに関し、想定し得るすべての環境プロファイルについて、置き換えられるべき最適な補正パターンを決定し、各補正パターンに置換セル名を与え、前記環境プロファイルと置換セル名とを関連付けて、あらかじめセル置換テーブルに格納しておかねばならないので、事前準備に要するコストが大きく、多くの記憶領域が必要となるなどの問題がある。
【００２６】
また、前述した特許文献６や特許文献７では、チップ全体の光学シミュレーションによって求めた危険箇所の周辺に測定ポイントを配置したり、危険箇所の周辺だけをより詳細にシミュレーションしたりすることによって、ＯＰＣ処理時間の短縮を図っている。しかし、これらの従来技術は、危険箇所の検出に多大な計算時間を要するため、ＯＰＣ処理時間を有効に短縮することができないという問題がある。
【００２７】
また、前述したＨＡＬＯ−ＯＰＣのようなＥＤＡツールは、ＯＰＣ処理済みのマスクレイアウトデータに対して修正が加えられた際、その周囲の領域だけにＯＰＣ処理を施す方式を採用しているが、セル単位で処理しないため、設計との整合性に劣るという問題点がある。しかも、パターン転写時にホットスポットと呼ばれる忠実性の劣化が生じ易いことから、短絡や断線が生じる可能性が高い箇所のＯＰＣ処理が終わった後、検証ツールで精密に求める処理に大きな計算コストを要するという問題がある。
【００２８】
このように、従来のＯＰＣ技術は、回路パターンの微細化に伴う図形数の増加によって処理時間が増大し、半導体デバイスの製造ＴＡＴ(Turn Around Time)が増大し、ひいては製造コストが増大するという問題を解決することが困難である。
【００２９】
また、上記セルワイズＯＰＣでは、次の２つの理由から、高精度な補正が困難と考えられる。第１は、ＯＰＥは隣接セルの影響を受けるため、最適なＯＰＣ図形はセルの隣接環境によって大きく変化する。加えて、セルの隣接環境はレイアウトの後まで決定することができない。第２は、各セルの周辺部に特定のパターンを定義することで、セルがレイアウトされる環境を想定している。そのため、想定外のセルがレイアウトされるとＯＰＥを打ち消すことが困難になる。すなわち、上記セルワイズＯＰＣは、セルレイアウト後の隣接するセルからのＯＰＥの影響について充分な補正精度が確保されておらず、補正精度を確保するためには、さらに複雑な計算を必要とする等の問題が残されている。
【００３０】
また、上記特許文献８では、マスクパターンを分割する際に、データ量や面積に着目して効率良くＯＰＣ処理可能なように分割領域の範囲を決めているので効率は良いものの、セルを分割してしまう（すなわち、パターンを分割してしまう）場合があるので、この技術により作製されたマスクを用いて転写されるパターンの転写精度が低下する問題がある。また、上記特許文献８では、ＯＰＣの調整時にＯＰＣ図形が変化することについて充分な考慮がなされておらず、高精度なＯＰＣ図形の生成ができないという問題もある。
【００３１】
本発明の目的は、ＯＰＣ処理時間を短縮することにある。
本発明の他の目的は、半導体装置の製作期間を短縮することにある。
本発明の他の目的は、半導体装置の製造コストを削減することにある。
本発明の他の目的は、ＯＰＣ補正精度を向上させることにある。
本発明のさらに他の目的は、半導体装置の微細化に対応することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００３２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、ＯＰＣ処理が施された複数のセルを配置することで生成されたマスクレイアウトパターンを、セルを基本として複数の領域に分割し、それぞれの領域に対してＯＰＣ最適化のための調整を並列して行うものである。
【発明の効果】
【００３３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００３４】
マスクレイアウトパターンを複数の領域に分割することにより、光学シミュレーションの計算面積を低減できるので、その計算時間を短縮することができる。
また、マスクレイアウトパターンを複数の領域に分割することにより、１つの領域あたりの調整変数を減らすことができるので、最適解への収束性を高めることができる。また、並列処理により、分割した領域を同時に最適化することができるので、全体の調整時間を短縮することができる。
【００３５】
また、マスクパターン設計に際してＯＰＣ処理時間を短縮できるので、半導体装置の製造ＴＡＴを短縮することができる。その結果、半導体装置の製造コストを削減することができる。
また、マスクレイアウトパターンの分割においてセルを基本に分割するので、セルを分割してしまうことがない。このため、作製されるマスクを用いて転写されるパターンの転写精度を向上させることができる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態においては、複数のセクション、検討例または実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、補足説明の関係にあったり、詳細説明の関係にあったりするものである。また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は可能な限り省略する。
【００３７】
（検討例１）
本検討例１の有効性を検証するため、図１に示すＳＲＡＭ（Static RAM）のゲートに使われているマスクパターンの１つをセルとして、これに本検討例１を適用した。
まず、周辺環境によりマスクパターンの転写に影響があるかどうかの検証実験を行った。次に、その中でも影響が最も強いパターンに、本検討例１の手法である遺伝的アルゴリズムを用いたパターン設計手法を適用し、最適化できるかどうかの検証実験を行った。以降で述べる実験では、表１に示すようなリソグラフィ条件の下で検証を行った。
【表１】
2008064820.tif 000003
【００３８】
（検証実験１）
まず、マスクパターンが周辺環境の違いによって影響されるかどうかの検証実験を行った。この検証実験に用いたマスクパターンＰ１〜Ｐ１０をそれぞれ図２〜図１１に示す。これら１０個のマスクパターンＰ１〜Ｐ１０は、９０ｎｍの幅で設計されているため、理想的な線幅は９０ｎｍとなっている。本実験では、これらの転写パターンを作成し、図１２（図１に示す領域Ｓ１２の拡大図）に示す線幅（Ｓ３１）と間隙（Ｓ３２）の２つの値を評価値として比較することで、周辺環境の影響を検証した。なお、上記転写パターンは、光学シミュレーション・ソフトによって生成したものである。このようなソフトとして、例えばリソテックジャパン社の「ＳＯＬＩＤ−Ｃ」が当業者に周知である（参照ＵＲＬ；<http://www.ltj.co.jp/index.html>）。
表２に上記マスクパターンＰ１〜Ｐ１０の転写パターンの２つの評価値を示す。
【表２】
2008064820.tif 000004
【００３９】
パターンＰ１では、周辺環境の影響がまったくないため、理想的な線幅となっているが、パターンＰ２やＰ３などは周辺からの影響が大きく、Ｐ１と比較すると、線幅（Ｓ３１）も間隙（Ｓ３２）も大きくずれていることが分かる。
【００４０】
図１３（ａ）に理想的なマスクパターンＰ１の転写パターンを示す。また、図１３（ｂ）に最も影響の大きいマスクパターンＰ３の転写パターンを示す。パターンＰ３は、線幅（Ｓ３１）や間隙（Ｓ３２）ではなく、全体的に大きな影響を受けていることが分かる。また、その他のパターンの評価値を比較すると、周辺環境の違いにより、各パターンの転写パターンへの影響度合いが異なることが分かる。実際のマスクパターンは、さまざまなセルが組み合わされて用いられるため、各セルによる影響も非常に大きく、複雑になってくることが予想できる。従って、同じ設計のマスクパターンにおいても、周辺環境に合わせたＯＰＣ図形の複雑な最適化が必要不可欠である。
【００４１】
（検証実験２）
検証実験１で実証された周辺環境による影響が、本検討例１の手法により解決されるかどうかの検証実験を行った。本検証実験では、最も簡単な例として、検証実験１において最も影響のあったマスクパターンＰ３（図１４）を、最も理想に近いマスクパターンＰ１（図１５）を目標に最適化するシミュレーションを行った。本シミュレーションにおいて、図１６（図１に示す領域Ｓ１２の転写パターンの拡大図）に示したセル内の２箇所（Ｓ７１およびＳ７２）を最適化パラメータとして、本検討例１の手法による最適化を行った。
【００４２】
以下に、遺伝的アルゴリズムの適用方法について述べる。まず、遺伝的アルゴリズムの計算手順について説明する。図１７は、遺伝的アルゴリズムの最も基本的な計算手順を示すフローチャートである。各処理の目的や概要は、以下のとおりである。
初期化：解候補としての染色体をランダムに複数生成し、集団を形成する。解くべき最適化問題は、スカラー値を返す評価関数として表現される。
染色体の評価：評価関数を用いて染色体を評価し、各染色体の適応度を計算する。
次世代集団の生成：遺伝的操作（選択、交叉、突然変異）を用いて、高い適応度を持つ染色体ほど多くの子孫を残せる機会を与える。
探索終了基準判定：あらかじめ与えられた条件が満たされるまで、染色体の評価と次世代集団の生成を繰り返す。
【００４３】
以下、図１７に基づいて遺伝的アルゴリズムの概略を示す。まず、「初期化」では、「染色体表現の定義」と「評価関数の決定」と「初期染色体集団の発生」とを行う。
【００４４】
「染色体表現の定義」では、世代交代の際に親の染色体から子孫の染色体に、どのような内容のデータをどのような形式で伝えるかを定義する。図１８に染色体を例示する。ここでは、対象とする最適化問題の解空間の点を表現するＤ次元の変数ベクトルＸ＝（ｘ１，ｘ２，．．．，ｘＤ）の各要素ｘｉ（ｉ＝１，２，．．．，Ｄ）を、Ｍ個の記号Ａｉ（ｉ＝１，２，．．．，Ｍ）の列で表わすことにし、これをＤ×Ｍ個の遺伝子からなる染色体とみなす。遺伝子の値Ａｉとしては、ある整数の組、ある範囲の実数値、記号列などを解くべき問題の性質に応じて用いる。図１８は、５次元、すなわち５変数（すなわちＤ＝５）の最適化問題の解候補の一つについて、各変数を２種類の記号｛０，１｝を４個（すなわちＭ＝４）使用して表現したときの例である。このようにして記号化された遺伝子列が染色体である。
【００４５】
「評価関数の決定」では次に、各染色体が環境にどの程度適応しているかを表わす適応度の計算方法を定義する。その際、解くべき最適化問題の解として優れている変数ベクトルに対応する染色体の適応度が高くなるように設計する。
【００４６】
「初期染色体集団の発生」では通常、「染色体表現の定義」で決められた規則に則って、Ｎ個の染色体がランダムに発生される。これは、解くべき最適化問題の特性は不明で、どのような染色体が優れているのかはまったく不明なためである。しかし、問題に関する何らかの先見的知識がある場合は、解空間において適応度が高いと予測される領域を中心にして染色体集団を発生させることにより、探索速度や精度を向上できる場合もある。
【００４７】
「染色体の評価」では、集団中の各染色体の適応度を、前記「評価関数の決定」で定義した方法に基づいて計算する。
【００４８】
「次世代集団の生成」では、各染色体の適応度をもとに、染色体集団に遺伝的操作を施して、次世代の染色体集団を生成する。遺伝的操作の代表的な手続きとして、選択、交叉、突然変異などがあり、これらを総称して遺伝的操作と呼ぶ。
【００４９】
「選択」では、現世代の染色体集団から適応度の高い染色体を抽出して、次世代集団に残し、逆に、適応度の低い染色体を取り除く処理を行う。
【００５０】
「交叉」では、選択によって抽出された染色体群の中から、所定の確率で染色体対をランダムに選択し、それらの遺伝子の一部を組み変えることで、新しい染色体を作る操作である。
【００５１】
「突然変異」では、選択によって抽出された染色体群の中から、所定の確率で染色体をランダムに選択し、所定の確率で遺伝子を一定の確率で変化させる。ここで、突然変異が発生する確率を突然変異率と呼ぶ。
【００５２】
「探索終了基準判定」では、生成された次世代の染色体集団が、探索を終了するための基準を満たしているか否かを調べる。基準が満たされた場合は、探索を終了し、その時点での染色体集団中で最も適応度の高い染色体を、求める最適化問題の解とする。終了条件が満たされない場合は、「染色体の評価」の処理に戻って探索を続ける。探索処理の終了基準は解くべき最適化問題の性質に依存するが、代表的なものとして次のようなものがある。
（ａ）染色体集団中の最大の適応度が、ある閾値より大きくなった。
（ｂ）染色体集団全体の平均の適応度が、ある閾値より大きくなった。
（ｃ）染色体集団の適応度の増加率が、ある閾値以下の世代が一定の期間以上続いた。
（ｄ）世代交代の回数が、あらかじめ定めた回数に到達した。
【００５３】
次に、上記した遺伝的アルゴリズムの計算手順に基づいた本実施の形態の各ステップを詳細に説明する。
【００５４】
［初期化：染色体表現の定義］
本シミュレーションでは、図１６に示したセル内の２箇所（Ｓ７１およびＳ７２）を最適化パラメータとすることから、変数ベクトルＸをＸ＝（ｘ１，ｘ２）のように２次元ベクトルとみなし、各要素ｘｉ（ｉ＝１，２）を実数で表現する。なお、Ｓ７３は常にＳ７２と等しい値を取るものとした。
【００５５】
［初期化：評価関数の決定］
適応度を陽関数で定義することはできないため、以下のような４ステップからなる適応度計算の手続きを採用する。
ステップ（１）：染色体から一意に定まる変数ベクトルを用いて、図形パターンを再構成する。
ステップ（２）：光学シミュレーションを行い、露光パターンを計算する。
ステップ（３）：計算された露光パターンについて、図１２に示す線幅（Ｓ３１）と間隙（Ｓ３２）とを計測し、設計値との誤差の和を計算する。
ステップ（４）：ここでの目標は、設計値に限りなく近い露光パターンを得ることであるため、誤差が小さいほどよい。そこで、計測された誤差の和の逆数を適応度とする。
【００５６】
［初期化：初期染色体集団の発生］
上記「初期化：染色体表現の定義」において決められたルールに従い、ここでは２つの実数値要素からなるベクトルを染色体とする。染色体数Ｎは１００とし、擬似乱数発生器を使用して１００個の染色体をランダムに生成する。
【００５７】
［染色体の評価］
上記「初期化：評価関数の決定」において決められた染色体の評価手順に従い、すべての染色体を評価し、適応度を計算する。
【００５８】
［次世代集団の生成：選択］
本実施の形態では、ルーレット選択を使用する。これは、各染色体が次世代に生存できる確率を適応度に比例させる方式である。すなわち、適応度が高ければそれだけルーレット上の配置が多くなり、ルーレットを回した時の当たる確率が大きくなる。具体的には、染色体集団のサイズをＮ、ｉ番目の染色体の適応度をＦｉ、全染色体の適応度の総和をΣとしたとき、各染色体を（Ｆｉ÷Σ）の確率で抽出する手続きをＮ回繰り返すことで実現される。上記の場合、染色体数は１００なので、１００回繰り返すことにより、次世代の染色体１００個が選ばれることになる。
【００５９】
［次世代集団の生成：交叉］
本実施の形態では、一様交叉を使用する。これは、各染色体集団から２つの染色体を選び出し、各遺伝子座において、遺伝子である変数を交換するかどうかをランダムに決定する方法である。具体的には、選び出された２つの染色体を、それぞれＸ１＝（ｘ１１，ｘ１２）とＸ２＝（ｘ２１，ｘ２２）とし、１／２の確率で０または１を出力する乱数発生を２回行う。１度目の乱数は、１番目の遺伝子座に対するもので、１ならばｘ１１とｘ２１を交換し、０ならば交換しない。２番目の遺伝子座に対する処理も同様である。
【００６０】
［次世代集団の生成：突然変異］
本実施の形態では、一様分布に従う突然変異率ＰＭで選び出された遺伝子座に対し、正規分布に従って生成された乱数を足し合わせる処理を採用する。ここで、突然変異率ＰＭ＝１／５０、正規分布の平均ｕ＝０、標準偏差σ＝５×１０＾９に設定した。
【００６１】
［探索の終了条件］
本実施の形態では、設計値との誤差が０である染色体が発見されたとき、あるいは染色体の評価を５０００回行ったときに探索を終了することにした。
以上のような遺伝的アルゴリズムを用いて検証実験を行った結果、図１６に示したパラメータを最適化することにより、表３のような結果が得られた。
【表３】
2008064820.tif 000005
【００６２】
表３に示すように、転写パターンの線幅（Ｓ３１）が、図１４の周辺環境では、検証実験１の表２のように約１６ｎｍ狭くなっていたものが、本検討例１の手法により、理想的な図１６に近い約９０ｎｍに最適化されたことが分かる。
【００６３】
この実験により、本検討例１の手法がマスクパターン設計における、周辺環境からの影響による転写パターンのずれを最適化できることが確認された。なお、本検討例１では、線幅（Ｓ３１）と間隙（Ｓ３２）の誤差の単純和を用いた場合を説明した。このような単純和は汎用的であるが、場所の重要度に応じて重みをつけて和をとる方法も有用である。例えばゲートとなる線幅（Ｓ３１）の寸法制御が重要である場合は、間隙（Ｓ３２）の値に対して２あるいは３などの係数を乗ずることにより、必要な部分の精度を相対的に向上できる。
【００６４】
（検討例２）
本願のマスクパターン設計法で設計したマスクを用いて半導体装置の製造を行った検討例２を説明する。
【００６５】
図１９（ａ）〜（ｃ）は、２入力のＮＡＮＤゲート回路ＮＤを表わし、同図（ａ）はシンボル図、同図（ｂ）は回路図、同図（ｃ）はパターンレイアウトを示す平面図である。また、図２０は図１９（ｃ）を拡大して示した平面図である。
図１９（ｃ）において、一点鎖線で囲まれた部分は単位セル１１０であり、ｐ型ウエル領域ＰＷの表面のｎ型半導体領域１１１ｎ上に形成された２個のｎＭＯＳ部Ｑｎと、ｎ型ウエル領域ＮＷの表面のｐ型半導体領域１１１ｐ上に形成された２個のｐＭＯＳ部Ｑｐとから構成される。
【００６６】
この構造を製作するために、図２１（ａ）〜（ｆ）に示すような６種類のマスクＭ１〜Ｍ６を順次用いて、通常の光リソグラフィによるパターン転写を繰り返し用いた。このうち、マスクＭ１〜Ｍ３は比較的大きなサイズのパターンを有しているので、パターンのＯＰＣ処理は行なわなかった。図中の符号１０１ａ、１０１ｂ、１０１ｃは光透過部、符号１０２ａ、１０２ｂ、１０２ｃはクロム膜による遮光部である。一方、マスクＭ４〜Ｍ６は微細なパターンを有するので、本実施の形態のパターン設計法を用いてパターン図形の輪郭やサイズを適宜変更し、最適化を行なった。図中の符号１０１ｄ、１０１ｅ、１０１ｆは光透過部、符号１０２ｄ、１０２ｅ、１０２ｆは遮光部である。
【００６７】
図１９（ｃ）と同様のレイアウトを表す図２０において、破線に沿った断面を想定し、その断面図を用いてチャネルＱｐ、Ｑｎを形成するまでの工程を図２２（ａ）〜（ｅ）および図２３（ａ）〜（ｅ）を用いて順次説明する。
【００６８】
Ｐ型のシリコン単結晶からなるウエハＳ（Ｗ）上に、例えばシリコン酸化膜からなる絶縁膜１１５を酸化法によって形成した後、その上に例えばシリコン窒化膜１１６をＣＶＤ(Chemical Vapor Deposition)法によって堆積し、さらにその上にレジスト膜１１７を形成する（図２２（ａ））。次に、マスクＭ１を用いて露光現像処理を行なってレジストパターン１１７ａを形成する（図２２（ｂ））。その後、レジストパターン１１７ａをエッチングマスクとして、そこから露出する絶縁膜１１５、シリコン窒化膜１１６を順に除去し、さらにレジストパターン１１７ａを除去してウエハＳ（Ｗ）表面に溝１１８を形成する（図２２（ｃ））。次いで、例えば酸化シリコンからなる絶縁膜１１９をＣＶＤ法などによって堆積した後（図２２（ｄ））、例えば化学機械研磨法（ＣＭＰ：Chemical Mechanical Polishing)などによって平坦化処理を施すことにより、最終的に素子分離構造ＳＧを形成する（図２２（ｅ））。本検討例２では、素子分離構造ＳＧを溝型分離構造としたが、これに限定されることなく、例えばＬＯＣＯＳ(Local Oxidization of Silicon)法によるフィールド絶縁膜で構成してもよい。
【００６９】
続いて、マスクＭ２を用いて露光現像を行なって、レジストパターン１１７ｂを形成する。ｎ型ウエル領域を形成すべき領域が露出されるので、リンまたはヒ素などをイオン注入してｎ型ウエル領域ＮＷを形成する（図２３（ａ））。同様に、マスクＭ３によりレジストパターン１１７ｃを形成した後、例えばホウ素などをイオン注入してｐ型ウエル領域ＰＷを形成する（図２３（ｂ））。次に、酸化シリコン膜からなるゲート絶縁膜１２０を熱酸化法によって厚さ３ｎｍに形成し、さらにその上に多結晶シリコン膜１１２をＣＶＤ法などによって堆積する（図２３（ｃ））。
【００７０】
続いてレジスト塗布後、マスクＭ４を用いてレジストパターン１１７ｄを形成し、多結晶シリコン層１１２のエッチングとレジスト除去により、ゲート絶縁膜１２０とゲート電極１１２Ａを形成する（図２３（ｄ））。その後、ソース、ドレイン領域および配線層として機能するｎチャネルＭＯＳ用の高不純物濃度のｎ型半導体領域１１１ｎとｐチャネルＭＯＳ用の高不純物濃度のｐ型半導体領域１１１ｐを、イオン打ち込みや拡散法により、ゲート電極１１２Ａに対して自己整合的に形成し、チャネルＱｐおよびチャネルＱｎを形成する（図２３（ｅ））。
【００７１】
以後の工程で、配線を適宜選択することにより、２入力のＮＡＮＤゲート群を製作する。ここで、配線の形状を変えれば、例えばＮＯＲゲート回路など、他の回路を形成できることは言うまでもない。ここでは、図２１（ｅ）および図２１（ｆ）にそれぞれ示すマスクＭ５およびＭ６を用いて２入力のＮＡＮＤゲートの製造例を引き続き示す。
【００７２】
図２４（ａ）〜図２４（ｅ）は、図２０に示す破線に沿った断面図であり、配線形成工程を示している。２個のｎチャネルＭＯＳ部Ｑｎと２個のｐチャネルＭＯＳ部Ｑｐの上に、例えばリンがドープされた酸化シリコン膜からなる層間絶縁膜１２１ａをＣＶＤ法で堆積する（図２４（ａ））。続いてレジストを塗布し、マスクＭ５を用いてレジストパターン１１７ｅを形成した後、エッチング処理によりコンタクトホールＣＮＴを形成する（図２４（ｂ））。レジスト除去後、タングステン、タングステン合金または銅などの金属を埋め込むと同時に、さらにこれらの金属層１１３を形成する（図２４（ｃ））。続いてレジストを塗布し、マスクＭ６を用いてレジストパターン１１７ｆを形成した後、エッチング処理により配線１１３Ａ〜１１３Ｃを形成する（図２４（ｄ））。その後、層間絶縁膜１２１ｂを形成し、さらに他のマスク（図示せず）を用いてスルーホールＴＨおよび上層の配線１１４Ａを形成する（第２４図（ｅ））。部品間の結線も同様な工程を必要な分だけ繰り返したパターン形成により行ない、半導体装置を製造する。
【００７３】
以上、本検討例２の方法を適用することにより、パターン精度を保証し、信頼性の高いマスクを用いて半導体装置を製造できるようになる。
【００７４】
セルライブラリを構成する上記マスクのうち、特にマスクＭ４における遮光部１０２ｄは、最も寸法の短いゲートパターンを構成し、転写パターンの寸法の要求精度も最も厳しい。そこで、マスクＭ４（図２１（ｄ））に示すセルライブラリパターンをマスク全面に配置する際に、本検討例２の方法を採用した。
【００７５】
マスクパターンの全体は複数のセルから構成され、それぞれのセルにはＩ型の図形が２つ並んでいる（図２５参照）。同図に示すように、各セルは、ｐ１からｐ１０までの１０個の調整箇所を有する。よって、セルの数をＮｃｅｌｌ個とすると、マスクパターン全体で（Ｎｃｅｌｌ×１０）個のパラメータを調整する必要がある。
【００７６】
［初期化：染色体表現の定義］
本検討例２において、各変数は図形の寸法を直接的に示す実数として扱う。すなわち、変数ベクトルＸの各要素ｘｉ（ｉ＝１，２，．．．，１０）を実数で表現し、それぞれは、図２５におけるｐｉ（ｉ＝１，２，．．．，１０）に対応するものとする。
このとき、寸法そのものの値ではなく、設計目標からの差分を遺伝子表現することも可能である。例えば図２６の場合、網掛け図形はＯＰＣが施されたマスクパターンであって、一つの「Ｉ」型図形の上側横棒と下側横棒は、一転鎖線で示す設計目標に対して上下対称、かつ左右対称に付加され、さらに縦棒も左右対称に太さを変更することが可能で、各寸法ｑｉ（ｉ＝１，２，．．．，１０）が指定されることにより、マスクパターンが一意に決定される。すなわち、変数ベクトルＸ＝（ｑ１，ｑ２，．．．，ｑ１０）を染色体と見なすことで、遺伝的アルゴリズムにより最適なマスクパターンが求められる。
【００７７】
なお、本検討例２では、同種のセルがＮｃｅｌｌ個並んだマスクパターンを取り扱うため、染色体の長さもＮｃｅｌｌ倍となり、Ｘ＝（Ｘ１ Ｘ２．．．ＸＮｃｅｌｌ）＝（ｘ１１，．．．，ｘ１１０，．．．，ｘＮｃｅｌｌ１，．．．，ｘＮｃｅｌｌ１０）となる。ここで、Ｘｊはｊ番目のセルに含まれる図形形状を指定するための、１０個の要素からなる変数ベクトルを示し、ｘｊｉはｊ番目のセルに対応する変数ベクトルのｉ番目の要素を示すものとする。
【００７８】
また、上記変数ベクトルＸの各要素ｘｉを実数値表現するのではなく、上限値と下限値、および量子化ステップ数を決めることで、ｎ進数表現してもよい。
【００７９】
メモリなどのように、同じセルが規則的に繰り返し配置して使用される場合、全セルの変数ベクトルのすべてを対象として最適値探索を行うのではなく、グループ化して染色体の長さを縮小し、最適化を容易にすることができる。例えば図２７において、すべてのセルが同種の図形パターンで構成され、その図形が左右対称、上下対称であると仮定した場合、全セルの変数ベクトルをすべて最適化対象とするのではなく、タイプＡからＦまでの４種類に分類し、４個のセルの図形を定義する変数ベクトル（Ｘ１ Ｘ２．．．Ｘ４）だけを最適化し、その結果をタイプ別にすべてのセルへ適用することで、マスク全体を調整したことと同様の効果を得ることができる。
【００８０】
例えば、図２７において、セル８１はその周囲８つのセルの内、上側および左側の５つのセルが存在せず、右側および下側に３つのセル（８２、８３、８４）が存在する。また、セル８１およびその周囲のセル（８２、８３、８４）に対して、セル９０およびその周囲のセル（８９、９２、９１）は左右対称に配置され、セル８７およびその周囲のセル（８８、８５、８６）は上下対称に配置されている。従って、セル８１の最適化の結果をセル９０やセル８７にも用いることができる。このようにして、最適化の調整過程を省略することができる。
【００８１】
［初期化：評価関数の決定］
染色体の適応度を得るための方法として、ここでは前記検討例１と同様の手続きを採用する。ただし、ステップ（３）における寸法の測定は図２８に示す４箇所（ａ１〜ａ４）で行った。通常の半導体チップの製造において、要求される寸法精度に関して、わずかな誤差も許されない部分や、精度が要求されない部分が混在している。そこで、高い精度が要求される部分を選択的に寸法計測して適応度計算を行うことにより、マスク設計者の意図を反映した最適化を容易にすることができる。同様に、マスク設計段階において、光近接効果の出やすい箇所を特定することが可能な場合、適応度を算出するときに、その部分に大きく重み付けを施すことにより、調整の難しい箇所から優先的に最適化を容易にすることができる。
【００８２】
本検討例２では、シミュレーションにより予測されたレジストパターンと設計値とを比較するため、適応度計算のステップ（３）において、数箇所の寸法を計測していたが、図２９に示すように、レジストパターンと設計パターンの差分図形の面積を使用することにより、寸法計測されない箇所での予期しない異常を漏れなく検出することが可能となる。この場合、差分図形の面積の逆数などを評価値として、遺伝的アルゴリズムによるパラメータ最適化が行われる。
【００８３】
また、適応度計算のステップ（４）において、誤差の和の逆数を適応度として採用したが、あらかじめ決めた定数からの減算値を適応度としてもよい。さらに、適応度計算のステップ（２）において、酸拡散のシミュレーションも併せて行うことにより、レジストパターンをより正確に予測できるようになるため、最適化の精度を向上させることができる。
【００８４】
［初期化：初期染色体集団の発生］
前記検討例１と同様に、ランダムに初期染色体集団を発生させる。探索速度を向上させるために、モデルベースＯＰＣで補正した結果に微小な摂動をかけた初期集団からスタートしてもよい。
【００８５】
［染色体の評価］
前記検討例１と同様に、上記「初期化：評価関数の決定」において決められた染色体の評価手順に従ってすべての染色体を評価し、適応度を計算する。
【００８６】
［次世代集団の生成：選択］
前記検討例１と同様に、ルーレット選択法を使用する。トーナメント選択法やランク選択法などの交叉方式や、ＭＧＧ(Minimal Generation Gap)方式などの世代交代モデルを使用してもよい（参考文献：佐藤ら、「遺伝的アルゴリズムにおける世代交代モデルの提案と評価」、人工知能学会誌、Vol.12, No.5, 1997)。
【００８７】
［次世代集団の生成：交叉］
前記検討例１と同様に、一様交叉を使用する。その他に、ランダムに選択された遺伝子座を交換するのではなく、荷重平均して得られる値を用いてもよい。
探索速度や精度を向上させるため、実数値表現された染色体向けに開発された交叉方式であるＵＮＤＸ(Unimodal Normal Distribution Crossover)や、シンプレクス交叉、ＥＤＸ(Extrapolation-directed Crossover)などを使用してもよい（参考文献：佐久間ら、「実数値ＧＡによる非線形関数の最適化：探索空間の高次元化における問題点とその解決法」、第１５回人工知能学会全国大会、第２回ＡＩ若手の集い、MYCOM2001, 2001)。
染色体を２値ベクトルで表現する場合には、一様交叉以外に、多点交叉を使用することもできる。
【００８８】
［次世代集団の生成：突然変異］
前記検討例１と同様に、正規分布に従って生成される乱数を用いた突然変異を使用する。探索速度や精度を向上させるため、集団全体の適応度の向上速度を監視し、一定期間以上向上しなかった場合に突然変異率を一時的に増大させるAdaptive Mutation法を併用してもよい。
【００８９】
［探索の終了条件］
前記検討例１と同様に、設計値との誤差が０若しくは一定値以下となった場合、あるいは染色体の評価回数が一定値以上になった場合に探索を終了させる。
以上が、本検討例２で用いた遺伝的アルゴリズムの説明であるが、例えば山登り法、シンプレックス法、最急降下法、焼きなまし法、動的計画法など、他の探索手法を併用することにより、探索速度や精度を向上させることができる。また、遺伝的アルゴリズム以外にも、進化戦略(Evolution Strategy；ＥＳ）や、遺伝的プログラミング(Genetic Programming；ＧＰ）など、他の盲目的探索手法あるいは確率的探索手法を使い分けることにより、一層の探索速度向上と精度向上を実現できる。
以上において、あらかじめＯＰＣ処理を行ったセルライブラリを用いて半導体チップを作成し、周囲のセルライブラリの影響を高速処理が可能な遺伝的アルゴリズムを利用して最適化するので、すべてのパターンに対しＯＰＣ処理を行う従来の方法に比べて、処理時間を１０分の１以下に短縮できる。
【００９０】
（検討例３）
前記検討例１に記載のマスクパターン生成方法を用いてＳＲＡＭ部分と論理回路部分とを持つシステムＬＳＩを製造した。このシステムＬＳＩの最小ゲート幅は４０ｎｍで、最小ピッチは１６０ｎｍである。論理回路部は任意ピッチ配線を許し、セル間では最小間隔以外の配置制限も設けていない。このため、従来からのＩＰが継承でき、プラットフォームとしての展開性が高く、多品種に応用できるレイアウトルールとなっている。
【００９１】
上記した緩いレイアウトルールの下でこの寸法の補正パターンをルールベースＯＰＣで作成すると、アクティブ領域内でのゲートパターン寸法に部分ばらつきが生じる。例えばパッドに近い根元の部分ではくびれや太りが生じ、これが原因でデバイス特性を劣化させていた。また、露光量変動やフォーカス変動に対する露光マージンが少なく、半導体装置としての歩留まりが低いという問題があった。また、市販のモデルベースＯＰＣでマスク作成パターンを生成すると、７日という長い時間がかかっていた。
【００９２】
システムＬＳＩは、特定ユーザ向けのものであり、製品サイクルが短く、短期間に製造する必要がある。その期間が生命線で、デバイスとしての価値ばかりでなく、それを組み込んだ製品の市場性をも左右する。枚葉処理で優先的に処理するとウエハプロセス期間は最短で２週間であり、マスク供給は迅速となる。従来、マスク作成パターンの生成期間を実用的な１日程度にするためには、部分的にルールベースＯＰＣを適用するしかなく、前述のように歩留まりの低下などの問題を引き起こしていた。
【００９３】
前記検討例１に記載のマスクパターン生成方法を適用することにより、マスクパターン作成に要する時間は１日で、しかもモデルベースＯＰＣを全面に適用した場合と同等のデバイス特性および歩留まりを得ることができた。なお、ウエハプロセスに枚葉処理を適用することにより、ウエハプロセス待ち時間を低減でき、マスク供給速度とのバランスが取れてシステムＬＳＩの出荷タイミングが早まるという効果が得られた。
【００９４】
以上について、図３０を引用しながら説明を加える。図３０は、システムＬＳＩのマスクパターンデータ準備、マスク製作、およびウエハプロセス工程をフローチャートの形で示したものである。左側にマスクパターンデータ準備工程を、中央にマスク製作を、そして右側にウエハプロセス工程とタイミングを示している。
【００９５】
論理設計を基にパターンレイアウト設計が終わると、ＬＳＩの製造が始まる。ウエハプロセスフローとしては、素子分離（アクティブ領域間の分離）を作るための成膜、リソグラフィ、エッチング、絶縁膜埋め込み、より平坦化をするためのＣＭＰダミーパターン製作のためのリソグラフィ、エッチング、ＣＭＰと続いて素子分離構造を形成する。その後、イオン注入打ち分け用のリソグラフィ、イオン注入を行ってウエル層を形成し、ゲート用成膜、リソグラフィ、エッチング、イオン注入打ち分け用のリソグラフィ、イオン注入、ＬＤＤ用成膜、ＬＤＤ加工、イオン注入を行ってゲートを形成する。その後、絶縁膜を成膜し、コンタクト孔用リソグラフィ、エッチングを行って導通孔を空け、導電膜を形成後リソグラフィとエッチングを行い、配線層を形成する。その後、図示はしていないが層間絶縁膜の形成と開口の形成、導電膜の被着、ＣＭＰにより層間配線を形成していく。
【００９６】
上記のウエハプロセスフローに対応するようにマスクを準備する必要がある。マスクは大別して寸法精度の必要なクリティカル層用とノンクリティカル層用とがあり、前者はデータ量の膨大なＯＰＣが必要である。後者は簡易化したＯＰＣか単なる図形演算、あるいはデータそのもので十分である。クリティカル層の代表はアイソレーション、ゲート、コンタクト、第１、第２配線である。
【００９７】
マスクパターンＯＰＣデータは、まずクリティカル層か否かを判断した後、製作手順に入る。まず、必要な素子分離用の準備を行う。次いで、すでに作られているＯＰＥ(Optical Proximity Effect)補正用セルライブラリから適合するものを抽出し、それらのパターンを組み合わせて第０次のＯＰＣ済みパターンを組み上げる。そして前記検討例１の遺伝的アルゴリズム手法を基にして、隣接パターンの影響を考慮した補正を行って最終的なＯＰＣパターンを作り、そのデータを基にマスクを製作する。次に、同じ手法でゲート層、コンタクト層、配線層のパターンデータおよびマスクを準備していく。ここでは、各層を直列に準備していく手順を示したが、並行して準備してもよい。ただし、並行する場合はデータ作成のシステムが複数必要となり、大きな設備が必要となる。各層を直列に処理でき、その処理速度がウエハプロセス処理のタイミングと合うものであれば、システムを小型化できるというメリットがある。ノンクリティカル層は前述のように別パスを使ってマスクパターンデータが準備される。
【００９８】
クリティカル層であるアイソレーション層は頭出しの層なので、そのマスク準備が遅れると、ウエハ払い出しも遅れることに直結する。このためアイソレーション層のマスクパターンデータの完成期間はとても重要である。本検討例３ではマスク製作とあわせても１日で準備でき、通常の２日に比べ半減できた。
【００９９】
次のゲート層用リソグラフィまではこの大分類での工程数で９工程、洗浄などの詳細工程まで含めると約５０工程（図示せず）あるが、枚葉処理で処理すれば２日で処理できる。この間にゲート層用マスクを準備しないと待機によるロスが生じる。ゲートは極めて高い寸法精度が要求されるため、従来法によれば、マスク描画、検査のための時間が約１日かかり、マスクパターンデータの準備のために７日かかっていた。このように、従来法の場合、データ作成設備を大型化し、素子分離パターン作成と並行してデータ作成に取り掛かっても、ウエハ処理のスピードに追いつくようにマスクパターンデータの準備をすることが極めて困難であった。これに対し、本検討例３によれば、小型のパターンデータ作成設備であっても１日でマスクパターンデータの準備をすることができた。
ゲートパターンには高い寸法精度が要求されるので、ルールベースＯＰＣではデバイス特性を十分に確保するのが難しく、かといってモデルベースＯＰＣでは複雑な処理になるので、ゲートパターンの作成のために多大の時間がかかるという問題があり、この問題は、他の層における場合より重大である。このため、本実施の形態の製造方法は、特にゲートパターン作成に有効である。
【０１００】
（検討例４）
本願の調整すべき変数の他の検討例を示す。図３１の符号１００１は、対象としたセルライブラリのセルであり、この中に形成されたパターンは、あらかじめセル単体でＯＰＣ処理が施されている。この中で、周囲に配置されたセルの影響によりＯＰＣの修正を受けるパターンの含まれる領域がハッチングで示す周辺(Peripheral)領域（第１領域）であり、その幅１００２は、露光装置の露光波長λ、使用したレンズの開口数ＮＡ、使用したレジストの酸拡散定数、および規格寸法精度などに依存する。
【０１０１】
周辺領域は、隣接セルを構成するパターンからの回折光が重なることで起こる干渉の影響を補正するための領域である。そこで、周辺領域の範囲を決めるために、マスクパターン投影する露光光学系の点像強度分布を示す回折像強度について考える。
【０１０２】
回折像の強度Ｉは、Ｉ（２π×ρ×ＮＡ／λ）＝（２×Ｊ１（２π×ρ×ＮＡ／λ）／（２π×ρ×ＮＡ／λ））２で表される。ここで、Ｊ１：１次のＢｅｓｓｅｌ関数、λ：波長、ρ：像半径である。２π×ρ×ＮＡ／λと強度Ｉとの関係を図４４に示す。これにより、最初にＩ＝０となる半径をρ１とすれば、ρ１＝０．６１λ／ＮＡとなる。また、２番目にＩ＝０となる２次回折像までの半径をρ２、３番目の３次回折像までの半径をρ３とすると、ρ２＝１．１２λ／ＮＡ、ρ３＝１．６２λ／ＮＡとなる。３次回折像の最大強度は、０次回折像の０．２％以下であるため（図４４参照）、３次回折像による干渉の影響は無視できるほど小さいと見なしてよい。すなわち、ＯＰＣパターンの変化が周囲に与える影響の範囲は３次回折像までであり、周辺領域をセルの端から１．６２λ／ＮＡとしても十分な精度が得られることが分かった。
【０１０３】
この場合、波長λを１９３ｎｍ、ＮＡを０．７、セルの平均サイズを５×５μｍ２、チップサイズを８１．９２×８１．９２μｍ２と仮定すると、シミュレーション結果を得るために必要な計算面積の大きさを、チップ全面計算と比較して約１／３に削減できる。リソグラフィシミュレーションでは、ウエハ上の２次元投影像を計算するため、計算量は計算面積の２乗に比例する。そのため、計算面積が約１／３に低減されることにより、計算量は約１／９に削減される。
【０１０４】
さらに、セルの配置密度が疎であったり、隣接セルのサイズが小さい場合には、回折光が少なくなり、干渉の影響も小さくなるため、周辺領域の幅を、２次回折像までの半径に相当する１．１２λ／ＮＡにしても、十分な精度での補正が可能である。この場合、セルの平均サイズとチップサイズを上記同様に仮定すると、計算面積はチップ全面計算と比較して約１／４となり、計算量を約１／１６に削減できる。
【０１０５】
なお、十分な精度が得られる周辺領域の幅を１．６２λ／ＮＡとしたが、この値がマスク設計のグリッドに乗らない場合は、１．６２λ／ＮＡ近傍のグリッドに乗った値にすればよい。
【０１０６】
上記周辺領域にあるパターンレイアウト例を図３２に示す。図中の符号１００３はセル部境界領域、１００４はアクティブ領域（拡散層領域）、１００５はゲートおよびゲート配線、１００６は導通孔（通例コンタクトと称す）を示す。アクティブ領域１００４の外側はフィールドと呼ばれる半導体基板との絶縁領域で、アイソレーション（素子分離）と呼ばれる領域である。セルとセルとの配置の関係で、セル単位でＯＰＣ処理された後に補正処理が必要となる部分をアクティブ層（アイソレーション層）、ゲート層、およびコンタクト層に分けて説明する。
【０１０７】
［アイソレーション層］
図３２に示されたゲート幅ｗ１、コンタクト−拡散層間合わせ余裕ｄ１、ｄ２、隣接セル間との解像不良（パターン繋がり不良）回避余裕ｓ１、拡散層へのゲート配線乗り上げ不良回避余裕ｓ２が再ＯＰＣ調整部位である。ゲート幅ｗ１が規格の精度に収まらない場合は、狭チャネル効果によるトランジスタ特性の劣化が起こり、コンタクト−拡散層間合わせ余裕ｄ１、ｄ２が取れなくなると、接触抵抗の増加による導通不良が起こる。
【０１０８】
アクティブ領域の調整すべき変数の例を図３３〜図３６を用いて説明する。図３３はゲート幅ｗ１の調整変数の例であり、幅ｍｗ１を前述の遺伝的アルゴリズム手法を用いて調整する。図３４はコンタクト−拡散層間合わせ余裕ｄ１、ｄ２の調整変数の例であり、拡散層の端を幅ｈ１、長さｈ２のハンマーヘッド状に変形し、前述の遺伝的アルゴリズム手法を用いて調整する。図３５は隣接セル間との解像不良（パターン繋がり不良）回避の例であり、アクティブ領域１００４の先端の後退量を変数ｉ１とする。図３６は拡散層へのゲート配線乗り上げ不良回避の例であり、ゲート配線１００５に対向する部分の後退領域の長さｉ３と幅ｉ２が変数である。これらの変数を前述の遺伝的アルゴリズム手法を用いて調整する。
【０１０９】
［ゲート層］
図３７に示されたゲート長ｌ１、隣接セル間との解像不良（パターン繋がり不良）回避余裕ｓ４、拡散層へのゲート配線乗り上げ不良回避余裕ｓ３、アクティブ領域からの突き出し量ｐ１が再ＯＰＣ調整部位である。ゲート長１１が規格の精度に収まらない場合は、トランジスタの閾値電圧コントロールがままならなくなってトランジスタ特性が大いにばらつくため、回路動作が不安定となる。
【０１１０】
ゲートおよびゲート配線パターンの調整すべき変数の例を図３８〜図４１を用いて説明する。図３８（ａ）、（ｂ）は、ゲート長ｌ１の調整変数の実例である。ゲート長は最も敏感にトランジスタ特性に影響を与える寸法なので、特に高い寸法精度が要求される。通常、ゲート配線の一部に配線層と導通を取るためのパッドが形成されるため、その部分からの回折光の影響を受けて転写パターンが変形する。少なくともアクティブ領域上でその変形を防止するために、図３８（ａ）の１００５ａに示すような複雑なＯＰＣをかけている。ここではまず、セル単独の場合で所望の寸法精度が得られるようにＯＰＣをかけておく。その後、外周に配置された別のセルパターンを参照して、図３８（ｂ）に示すように、そのＯＰＣの外形を維持したまま、線幅ｍｌ１を変数にして前述の遺伝的アルゴリズム手法を用いて調整した。
【０１１１】
図３９は、隣接セル間との解像不良（パターン繋がり不良）回避例である。セル単独の場合のＯＰＣがかかったゲート配線パターン１００５ａの先端後退量ｍｈ１を変数とする。図４０は、拡散層へのゲート配線乗り上げ不良回避の例で、この場合の変数は、拡散層領域（アクティブ領域）１００４に対向するゲート配線の後退部の幅ｉ４と奥行きｉ５が変数である。
【０１１２】
図４１（ａ）〜（ｃ）は、アクティブ領域からの突き出し補正の例である。設計レイアウトは図４１（ａ）に示すような矩形なレイアウトであるが、実際にパターン転写を行なうと、露光光の回折およびレジストの酸拡散などの効果によって、パターン端が図４１（ｂ）のように丸まった形状となる。この丸まり部がアクティブ領域にかかるとパンチスルーなどの現象により、トランジスタ特性が劣化する。そこで、一定量以上の突き出しが確保されなければならない。図４１（ｃ）に示すように、この場合の変数はゲート端に幅ｈ３、長さｈ４のハンマーヘッドとした。これらの変数を前述の遺伝的アルゴリズム手法を用いて調整した。
【０１１３】
［コンタクト層］
図４２にコンタクト層のレイアウト例を示す。外部セルの影響を受けてＯＰＣを補正処理するパターンは、外部セルのパターン１００８ａ〜１００８ｅからの相互作用領域１００９ａ〜１００９ｅにかかるパターンであり、図中の符号１００６ａ〜１００６ｅで示される。これらの相互作用領域１００９ａ〜１００９ｅの半径は、レジストの酸拡散定数、規格寸法精度などに依存するが、１．６２λ／ＮＡである。図４３に示すように、この再ＯＰＣのかかるパターン１００６ｆの変数は、高さｈ５、幅ｈ６であり、またその中心位置１０２０も変数として位置ずれ補正も行なう。これらの変数を前述の遺伝的アルゴリズム手法を用いて調整した。
【０１１４】
なお、上述した本検討例４の各種変数は、遺伝的アルゴリズム手法以外にも、進化戦略、遺伝的プログラミング、虫型探索、ＥＤＡなどの盲目的探索手法ないし確率的探索手法や、山登り法、反復黄金分割法、パウエル(Powell)法などを含む決定論的探索方式によって調整することもできる。
【０１１５】
（検討例５）
前記検討例４において、セルをＥＤＡツールで扱う場合に最適なデータ構造を示す。図５２は、検討例４に基づいて設計されたセルのデータ構造を示す模式図である。セルのデータ構造は、同図（ａ）に示される設計パターン、同図（ｂ）に示されるＯＰＣ図形パターン、アジャスタブル(Adjustable)領域（第１領域）および評価点の４要素からなる。
【０１１６】
設計パターンは、従来のスタンダードセルとまったく同じデータ構造にしてある。そのため、既存のＥＤＡツールとの互換性を容易に保つことができる。ＯＰＣ図形パターンは、前記検討例１に記載の方法を用いて生成される。
【０１１７】
アジャスタブル領域（第１領域）は、検討例４に記載の周辺領域と同義である。以降、セル中のアジャスタブル領域以外の部分をフィクスド(Fixed)領域と呼ぶことにする。アジャスタブル領域は、そこに含まれるＯＰＣ図形が調整対象であることを示すために用いられる。アジャスタブル領域で判定することにより、セルに含まれるすべてのＯＰＣ図形を、個別に調整対象であるか否かと分類しなくても済むため、データ構造がシンプルになり、セルの設計を容易にできる。
【０１１８】
最後の要素である評価点は、光学シミュレーションで得られた露光パターンの寸法と、設計パターンの寸法を比較し、誤差を計算すべき箇所に配置される。評価点で測定された誤差情報は、前記検討例１に記載の評価関数として、遺伝的アルゴリズムにおける染色体の評価で使用される。なお、遺伝的アルゴリズムに限らず、焼きなまし法や虫型探索、ＥＤＡなどを含む確率的探索手法や、山登り法や反復黄金分割法、パウエル(Powell)法などを含む決定論的探索方式でも、同様に使用できることは自明である。
【０１１９】
前述した特開２００６−０５８４１３号公報（特許文献６）や、特開２００５−１５６６０６号公報（特許文献７）に記載の方法は、実際のリソグラフィ工程において、短絡や開放が発生する可能性が高い危険箇所をチップ全体の光学シミュレーションにより求め、危険箇所周辺に測定ポイントを配置したり、危険箇所周辺だけをより詳細にシミュレーションしたりしてＯＰＣ図形の調整を行っているが、危険箇所の検出のために多大な計算時間を要している。これに対し、本実施の形態では、セル単位のシミュレーションで簡単かつ高速に危険箇所を検出し、そこに評価点を配置することができるため、検知精度を低下させることなく、効果的に危険箇所を事前に知ることができる。その結果、チップ全体をシミュレーションして危険箇所を求める処理が一切不要になるため、ＯＰＣ処理時間を大幅に短縮できる
【０１２０】
（検討例６）
前記検討例５に基づく構造を有するセルを配置し、前記検討例４によるＯＰＣ調整したマスクパターンにおいて、回路の一部を修正しても局所的な計算でＯＰＥの補正が可能であることを示す。
【０１２１】
まず、図４５に示すように、４種類のセル（ｃｅｌｌ１〜ｃｅｌｌ４）を配置して修正前パターン（パターンＡ）を作成する。このとき、パターンＡを構成するセル（ｃｅｌｌ１〜ｃｅｌｌ４）は、それぞれ幅が１．６２λ／ＮＡのアジャスタブル領域（図４５の網掛け部分）を有し、パターンＡとしてレイアウト後に前述の遺伝的アルゴリズムを用いてアジャスタブル領域内のＯＰＣ図形形状が調整されている。パターンＡには１０７箇所に評価点があり、それぞれの評価点は、露光パターンの線幅あるいは露光パターン先端の寸法を評価する箇所に設定した。
【０１２２】
図４６のＡ１〜Ａ８、Ｆ１〜Ｆ４のように評価領域を設定し、各評価領域における線幅変動の最大値と最小値および平均値を比率（％）で示すと図４７のようになる。なお、線幅変動は、露光パターンが設計パターン幅に対してどの程度変動したかを誤差で表したものとする。図４７より、全評価点の誤差が３％以内となっていることが分かる。
【０１２３】
次に、パターンＡのｃｅｌｌ４を、図４８のようにｃｅｌｌ５と入れ替え、この入れ替え後のパターンをパターンＢとする。なお、パターンＢの評価点は１０９箇所設定され、図４９に示される評価領域に分布している。図５０に、セルを変更したことにより発生した線幅変動の測定結果を評価領域ごとに示す。これより、回路修正で発生する光近接効果の影響が大きいのは評価領域Ａ５のみであり、その他の領域ではほぼ無視できることが分かる。
【０１２４】
そこで、アジャスタブル領域に含まれるＯＰＣ図形のうち、評価領域Ａ５にも含まれるものだけを、前述の遺伝的アルゴリズムにより調整した。図５１に、調整後のパターンＢにおける線幅変動の測定結果を示す。この結果より、調整前に生じていた最大１２．３３％の線幅変動が３％以内に抑制されていることが分かる。さらに、評価領域Ａ５の調整がその他の領域に影響を与えていないことも確認できる。
このように、本発明の手法を用いることにより、レイアウト後に回路の一部に修正があっても、局所的な補正でＯＰＣが実行できることが分かる。
【０１２５】
（実施の形態）
本発明者は、前記検討例において、新たなＯＰＣ手法として適応型ＯＰＣ技術を提案している。
【０１２６】
適応型ＯＰＣ技術は、予めＯＰＣを適用したアジャスタブル領域とフィクスド領域とを有するアジャスタブル・オーピーシード・セル（Adjustable OPCed cell：以下、アジャスタブルＯＰＣｅｄセルという）をレイアウトし、その周辺からのＯＰＥに合わせアジャスタブル領域を最適化調整する手法である。
【０１２７】
すなわち、適応型ＯＰＣ技術は、次の２つの基本概念を有している。
第１は、アジャスタブルＯＰＣｅｄセルである。これは、予めＯＰＣが適用されたセルであり、ＯＰＣ図形の調整が可能なアジャスタブル領域と、ＯＰＣ図形が固定されたフィクスド領域とを有している。アジャスタブル領域は、セルの周辺部に位置し、調整可能な図形を含む領域である。これにより、隣接セルの影響によるＯＰＥを補正することができる。一方、フィクスド領域は、隣接セルによるＯＰＥの影響が少ないセルの中心部に位置し、ＯＰＣ図形が固定された領域であるため、レイアウト後にＯＰＣ図形を再計算する必要がない。
【０１２８】
第２は、セルレイアウト後のＯＰＣ図形の最適化調整である。アジャスタブルＯＰＣｅｄセルによりレイアウトを行った後、アジャスタブル領域のＯＰＣ図形を最適化手法により調整する。
このような適応型ＯＰＣ技術によれば、ＯＰＣの計算領域を削減できるため、ＯＰＣ処理時間を大幅に短縮することができる。
【０１２９】
上記図５２（ｂ）は、アジャスタブルＯＰＣｅｄセルを示している。アジャスタブルＯＰＣｅｄセルは、図５２（ａ）の設計パターンにＯＰＣを適用した後、セルの周辺部をアジャスタブル領域（第１領域）、セルの中心部をフィクスド領域と定義することによって作製される。アジャスタブル領域のＯＰＣ図形をアジャスタブル図形、フィクスド領域のＯＰＣ図形をフィクスド図形と呼ぶ。図５２（ｂ）のハッチング部分がアジャスタブル領域、白色部分がフィクスド領域を表す。
【０１３０】
なお、上記評価点は、設計パターン上で、コンタクト部や拡散層上の配線部等、高精度なＯＰＣが求められる箇所に設定する。評価点では、ＯＰＣ図形の効果を検証するため、光学シミュレーションによる投影像と設計パターンとのずれの割合を誤差として測定する。適応型ＯＰＣ技術では、最適化手法によって、アジャスタブル図形部分を、この誤差が最小となるように調整する。
【０１３１】
上記のように適応型ＯＰＣ技術の特徴は、アジャスタブルＯＰＣｅｄセルをレイアウト後に調整する際、その調整で考慮する影響範囲を隣接するセルに限定しても、調整精度を落とさずに調整することができる点である。ＯＰＣ図形の調整効果を検証するための、光学シミュレーションの計算時間は、計算する面積の２乗に比例し増加するので、なるべく計算面積を小さくすることができれば、検証に要する計算時間を抑えることができる。そのため、適応型ＯＰＣ技術を、ＬＳＩチップなど大きなレイアウトパターン（マスクパターン）に適用した場合、レイアウトされた各セルの調整を、それらのセルに隣接した小さな領域に限定した最適化調整により行うことができれば、より効果的にその特徴を活かすことができ、調整精度を落とさずに、更なるＯＰＣ処理時間の短縮が期待できる。
【０１３２】
そこで、本実施の形態においては、光学シミュレーションで計算するレイアウトパターンの領域を分割し、それぞれの領域を並列処理する高速化手法を提案する。この手法では、適応型ＯＰＣ技術のアジャスタブルＯＰＣｅｄセルを基本とした領域で分割し、それぞれ別々のＣＰＵ（Central Processing Unit）でＯＰＣ最適化のための処理を並列処理することにより、１ＣＰＵあたりのシミュレーション面積、最適化調整するＯＰＣ図形数を少なくし、最適化調整に必要な時間を削減することができる。このため、レイアウトパターンの規模に関係なく、適応型ＯＰＣ技術の特徴を効果的に活かすことが可能となる。
【０１３３】
本実施の形態によれば、後述の実験結果（実施例）において説明するように、並列処理の代表的なマスタースレーブモデルと比較して、約２倍の高速化を実現でき、３％以内のＯＰＣ精度を得ることができた。すなわち、本発明者が提案した適応型ＯＰＣ技術は、ＯＰＣの計算領域を削減できるだけではなく、領域分割による並列処理を行うことで、より高精度に高速化できる。
【０１３４】
次に、レイアウトパターン（マスクパターン）を領域分割して生成される分割領域の構成の具体例を図５３〜図５９により説明する。
【０１３５】
図５３は、分割前のレイアウトパターンの例で、４種類のアジャスタブルＯＰＣｅｄセルｃｅｌｌＡ（ｃｅｌｌＡ１〜ｃｅｌｌＡ４）が例示されている。ここには、４種類のアジャスタブルＯＰＣｅｄセルｃｅｌｌＡ（ｃｅｌｌＡ１〜ｃｅｌｌＡ４）が行列状（２行３列）になって規則的に並んで６つ配置されている場合が例示されている。
【０１３６】
各アジャスタブルＯＰＣｅｄセルｃｅｌｌＡは、例えば平面長方形状に形成されており、その内部には、複数の設計パターンＬＰが配置されている。この設計パターンＬＰは、集積回路パターンを形成するパターンであり、従来のスタンダードセルとまったく同じデータ構造になっている。そのため、既存のＥＤＡツールとの互換性を容易に保つことができる。符号ＣＬは、セルｃｅｌｌの外周を示すセル外周線（セル境界）を示している。なお、ここではアジャスタブル領域は省略する。また、本実施の形態で言うアジャスタブルＯＰＣｅｄセルｃｅｌｌＡは、前記検討例において適応型ＯＰＣ技術を採用したセルｃｅｌｌと同じものである。
【０１３７】
図５４は、図５３のレイアウトパターンに分割領域ＳＡ（ＳＡ１，ＳＡ２）を配置して示したレイアウト平面図、図５５および図５６は、それぞれ図５４のレイアウトパターンの左上、上中央の分割領域ＳＡ１，ＳＡ２を抜き出して示した平面図、図５７は、分割領域の説明図である。
【０１３８】
各分割領域ＳＡ（ＳＡ１，ＳＡ２）は、アジャスタブルＯＰＣｅｄセルｃｅｌｌＡよりも大きな平面長方形状に形成されている。各分割領域ＳＡ（ＳＡ１，ＳＡ２）は、その中心のアジャスタブルＯＰＣｅｄセルｃｅｌｌＡの情報と、アジャスタブルＯＰＣｅｄセルｃｅｌｌＡの外周の参照領域（Reference area：第２領域）ＲＡの情報とを有している。なお、図５５および図５６においては、図面を見易くするため、参照領域ＲＡに右上斜線のハッチングを付した。
【０１３９】
上記のように分割領域ＳＡは、アジャスタブルＯＰＣｅｄセルｃｅｌｌＡを基本として生成されている。このため、本実施の形態においては、分割処理によってアジャスタブルＯＰＣｅｄセルｃｅｌｌＡを分割してしまうことがない。すなわち、アジャスタブルＯＰＣｅｄセルｃｅｌｌＡ内の設計パターンＬＰも分割されてしまうことがない。したがって、本実施の形態のマスクパターン設計方法による作製されたマスクを用いて縮小投影露光処理を行った場合、パターンの転写精度を向上させることができる。
【０１４０】
上記参照領域ＲＡは、その内側のアジャスタブルＯＰＣｅｄセルｃｅｌｌＡに隣接する他のセル（他のアジャスタブルＯＰＣｅｄセル）ｃｅｌｌからのＯＰＥの影響を考慮するための領域である。この参照領域ＲＡには、隣接する他のセルの設計パターンＬＰの一部が配置されている。このような参照領域ＲＡを含むことにより、その内側のアジャスタブルＯＰＣｅｄセルｃｅｌｌＡ内に、最適なＯＰＣ図形を形成することができる。
【０１４１】
図５４〜図５６の分割領域ＳＡの例では、参照領域ＲＡがアジャスタブルＯＰＣｅｄセルｃｅｌｌＡの左右と下側に配置され、上側には配置されていない場合が示されている。これは、アジャスタブルＯＰＣｅｄセルｃｅｌｌＡの左右と下側には他のセル（他のアジャスタブルＯＰＣｅｄセル）ｃｅｌｌが配置されているが、上側には他のセル（他のアジャスタブルＯＰＣｅｄセル）ｃｅｌｌが配置されていないからである。
ただし、図５７の下段に示すように、アジャスタブルＯＰＣｅｄセルｃｅｌｌＡの周囲に他のセル（アジャスタブルＯＰＣｅｄセルｃｅｌｌＡ）がある場合、分割領域ＳＡには、アジャスタブルＯＰＣｅｄセルｃｅｌｌＡの周囲全体を取り囲むように参照領域ＲＡが配置されるようになる。
【０１４２】
この参照領域ＲＡの幅Ｗ１は、アジャスタブルＯＰＣｅｄセルｃｅｌｌＡの外周において全て等しく、例えばパターン露光に用いる露光光の波長をλ、露光機のレンズの開口数をＮＡとすると、１．６２λ／ＮＡまたは１．１２λ／ＮＡであり、上記アジャスタブル領域の幅と等しい。すなわち、ある分割領域ＳＡ（ＳＡ１）の参照領域ＲＡは、これに隣接する他の分割領域ＳＡ（ＳＡ２）のアジャスタブルＯＰＣｅｄセルｃｅｌｌＡのアジャスタブル領域の一部でもある。このように参照領域ＲＡの幅を、アジャスタブル領域の幅と等しくしたことにより、分割領域ＳＡ生成時の参照領域ＲＡの生成を容易にすることができる。
【０１４３】
また、このような参照領域ＲＡ内のＯＰＣ図形は、隣の分割領域ＳＡの中心部分のＯＰＣ図形とオーバーラップしており、調整される図形の変化に合わせて更新することによって、隣接するセルからのＯＰＥを正確に計算することが可能になる。
【０１４４】
図５８および図５９は、参照領域ＲＡの更新の様子を示している。なお、ここでは図面を見易くするため更新の様子を図５８および図５９に分けて示しているが、後述のように並列処理を行う場合には、同時に更新が行われている。
【０１４５】
例えば図５８の左側の分割領域ＳＡ１の参照領域ＲＡには、図５８の右側の分割領域ＳＡ２内のアジャスタブルＯＰＣｅｄセルｃｅｌｌＡのアジャスタブル図形が含まれており、調整初期状態では、両方の図形は同じ形をしている。調整が開始されると、分割領域ＳＡ１の参照領域ＲＡの図形は、調整前の分割領域ＳＡ２内のアジャスタブルＯＰＣｅｄセルｃｅｌｌＡの図形の形のままだが、図５８の左側の分割領域ＳＡ２内のアジャスタブルＯＰＣｅｄセルｃｅｌｌＡ内のアジャスタブル図形は、調整により形が最適化され変化するので、図５８の左右の分割領域ＳＡ１，ＳＡ２のオーバーラップ図形に相違が生じてくる。
【０１４６】
本実施の形態においては、この相違を解消するため、分割領域ＳＡ１，ＳＡ２間で互いに参照領域ＲＡの図形を更新することによって、隣接するセル（アジャスタブルＯＰＣｅｄセル）ｃｅｌｌからのＯＰＥの影響について充分な精度を確保できるようになっている。
【０１４７】
次に、図６０に沿って、本実施の形態のＯＰＣ処理手順の一例を説明する。
まず、開発するＬＳＩチップで用いるセルライブラリを設計する（Ｓｔ１）。続いて、それぞれのセルライブラリに予めＯＰＣ処理を施し、周辺部のアジャスタブル領域（干渉領域）内のＯＰＣ図形を調整可能なアジャスタブル図形とすることにより、アジャスタブルＯＰＣｅｄセルを作製する（Ｓｔ２）。セル毎にＯＰＣを完了することで、配置後のチップ全面のＯＰＣ処理が不要となる。したがって、ＯＰＣ処理時間を大幅に短縮できる。
【０１４８】
次いで、マスクパターン設計装置において、回路設計に従い、アジャスタブルＯＰＣｅｄセルを配置しレイアウトパターンを作成（入力）する（Ｓｔ３）。
続いて、マスクパターン設計装置において、上記レイアウトパターンを、図５４〜図５９に示したように、アジャスタブルＯＰＣｅｄセルを基本とした領域に分割することにより、分割領域ＳＡを生成する。その分割領域ＳＡには、その中心部に配置されたアジャスタブルＯＰＣｅｄセルｃｅｌｌＡの図形と、その周辺部に配置された参照領域ＲＡの図形とが含まれている。ある分割領域ＳＡの参照領域ＲＡは、その分割領域ＳＡのアジャスタブルＯＰＣｅｄセルｃｅｌｌＡに隣接する他のアジャスタブルＯＰＣｅｄセルｃｅｌｌＡのアジャスタブル領域とオーバーラップする領域である（Ｓｔ４）。
【０１４９】
次いで、マスクパターン設計装置において、それぞれの分割領域ＳＡを並列計算機の各ＣＰＵ（プロセス）に分配し、各分割領域ＳＡ毎にアジャスタブル図形の最適化調整を並列して行う（Ｓｔ５Ａ）。このように光学シミュレーション面積を小さくすることにより処理速度を向上させることができる。また、最適化するＯＰＣ図形を少なくすることにより、処理速度を向上させることができる。さらに、複数の分割領域に対して並列して処理することにより、処理速度をさらに向上させることができる。
【０１５０】
この最適化調整の際、上記参照領域ＲＡを含むことにより、その内側のアジャスタブルＯＰＣｅｄセルｃｅｌｌＡ内に、最適なＯＰＣ図形を形成することができる。また、最適化調整の際に、参照領域ＲＡのパターンは最適化しないが、隣接する分割領域ＳＡ間で互いに参照領域ＲＡの図形を更新する（Ｓｔ５Ｂ）。すなわち、調整前の参照領域ＲＡの図形を更新し、互いに隣接するセル（アジャスタブルＯＰＣｅｄセル）の最適化結果を反映していく。これにより、隣接するセルからのＯＰＥを正確に計算することができるので、ＯＰＣ補正精度を向上させることができる。
【０１５１】
続いて、各分割領域ＳＡでそれぞれの最適化調整が終了した後、マスクパターン設計装置において、最適化された各分割領域ＳＡを統合し、レイアウトパターンを作製する（Ｓｔ６）。
【０１５２】
次に、本実施の形態で用いた並列最適化調整アルゴリズムについて説明する。
本実施の形態においては、領域分割したパターンのアジャスタブル図形の調整に、確率的探索手法の１つで、複数の解候補を並列的に探索することができる遺伝的アルゴリズム（Genetic Algorithm；以下、ＧＡと略す）を用いた。ＧＡの世代交代モデルには、局所解を回避するための多様性の維持と、解の収束性においてバランスの良いＭＧＧ（Minimal Generation Gap）モデルを用いた。また、ＧＡの遺伝的操作には正規乱数型突然変異を用いた。
【０１５３】
本実施の形態において、ＧＡを用いた並列最適化調整アルゴリズムのフローチャートを図６１に示す。全体の流れとしては、まず、並列処理を行う各プロセスに分割領域を割り当てる（ＡＳｔ１）。
【０１５４】
続いて、それぞれのプロセス（分割領域）において、まず、アジャスタブル図形の形状や寸法を、最適化手法の調整変数として扱うために染色体として、コード化し、染色体の初期個体集団をＮ個生成する（ＡＳｔ２）。
【０１５５】
次いで、生成された各初期個体の適応度評価を行う。適応度評価では、各個体のパラメータから生成されるＯＰＣ図形を含むパターンの投影像を、光学シミュレーションにより計算し、設計パターンとの差分から適応度を評価する（ＡＳｔ３）。
【０１５６】
その後、集団から親個体２個を選択して（ＡＳｔ４）、突然変異（σＮ（０，１））による遺伝子操作により子個体２個を生成する（ＡＳｔ５）。この子個体を適応度評価した後（ＡＳｔ６）、元の親個体２個と比較して、適応度に応じて淘汰し、置換する（ＡＳｔ７）。
【０１５７】
本実施の形態においては、探索途中の操作として、Ｌ世代毎に隣接するプロセス間で参照領域のパラメータの更新を行う（ＡＳｔ８，ＡＳｔ９）。その時点におけるそれぞれのプロセスの最良個体のパラメータを元に、隣接するプロセスの参照領域の数値を更新し、それ以降の適応度評価の光学シミュレーションの際に反映させる。
この最適化調整は、世代交代数がＧ回を超えた時点で終了し（ＡＳｔ１０）、各プロセスにおける最良個体のパラメータによるＯＰＣ図形をレイアウトパターンに統合する（ＡＳｔ１１）。
以上の手順によって、光学シミュレーションによる投影像が設計パターンに近づくようにアジャスタブル図形を調整する。
【０１５８】
次に、アジャスタブル図形の染色体へのコード化と適応度の計算方法について説明する。
【０１５９】
コード化では、アジャスタブル図形の形状を決める変数を、調整箇所と同じ数で構成される一次元配列で表現する。図６２に、コード化の例として、アジャスタブル図形の調整箇所と、この調整箇所に対応した、最適化における染色体の遺伝子配列を示す。
染色体は調整箇所と等しい数の遺伝子からなり、それぞれの遺伝子は調整箇所であるアジャスタブル図形の多角形の辺（図６２のａ，ｂ，ｃ，ｄ）、あるいは多角形の線幅（図６２のｅ，ｆ，ｇ，ｈ）を示し、実数値で表現される。
【０１６０】
最適化で用いる適応度の計算は、次の手順で行う。まず、光学シミュレータを用いて、染色体により定まったマスクパターンの投影像を計算する。この結果をもとに、評価点において、投影像の寸法Ｐと設計パターンの寸法Ｏとのずれの割合を誤差Ｆとして次式で計算する。
Ｆｉ＝｜Ｏｉ−Ｐｉ｜／Ｏｉ      式（１）
ここで、ｉは評価箇所を表す。以上のように全ての評価箇所における誤差を計算し、その中の最大誤差ｍａｘ｛Ｆｉ｝を用いて、次式により適応度を計算する。
適応度＝１／ｍａｘ｛Ｆｉ｝      式（２）
適応度の値が最大となる（誤差が小さくなる）ことが、最適なアジャスタブル図形が生成されることを意味する。
【０１６１】
投影像の評価方法は、線幅と先端部とで異なるため、これを図６３を用いて説明する。線幅を評価する場合は、２つの評価点Ｅ１ａ，Ｅ１ｂの間の距離を設計パターンの寸法Ｏ１、評価点Ｅ１ａと評価点Ｅ１ｂとを結ぶ線上における投影像の幅を投影像の寸法Ｐ１として上記（２）式でＦ１を計算する。
【０１６２】
投影像の先端部を評価する場合は、設計パターンの外部で、評価点Ｅ２を含む線分の垂線上に参照点Ｒを設け、この点から評価点Ｅ２までの距離を設計パターンの寸法Ｏ２、投影像の先端までの距離を投影像の寸法Ｐ２として、上記（２）式でＦ２を計算する。
【０１６３】
このような本実施の形態によれば、以下の効果を得ることができる。
（１）上記のように領域を分割することにより、シミュレーション（露光パターンの評価）を行うレイアウトパターンの面積を分割し、投影像の計算時間を短縮することができる。
（２）上記のように領域を分割することにより、１つの分割領域あたりの調整変数を減らすことができるので、最適解への収束性を高めることができる。さらに、並列処理により、分割領域を同時に最適化することができるので、全体の調整時間を短縮することができる。
（３）上記（１）、（２）により、本実施の形態のマスクパターン設計方法により作製されたマスクを用いて製造される半導体装置の製作ＴＡＴを短縮することができる。その結果、半導体装置の製造コストを削減することができる。
（４）分割領域の周辺部に、隣接するセルのＯＰＣ図形を含む参照領域を持たせ、その参照領域の図形を、分割後も、元のＯＰＣ図形の最適化に合わせて変更することにより、隣接したセルからのＯＰＥを正確に考慮することができるので、高精度な調整をすることができる。
【０１６４】
（５）分割領域の生成に際しては、アジャスタブルＯＰＣｅｄセルを基本とし、これを分割してしまわないようにする。これにより、本実施の形態で作製されたマスクパターン設計方法を用いて作製されたマスクを用いてレジスト膜に転写されるパターンの転写精度を向上させることができる。
（６）上記（４）、（５）により、パターン転写の忠実性を向上させることができるので、半導体装置の歩留まりおよび信頼性を向上させることができる。
（７）上記（１）〜（６）により、半導体装置のパターンの微細化に伴うマスクパターン設計時のデータ量や製作時間の増大を抑えることができるので、半導体装置のパターンの微細化に対応することができる。
【０１６５】
なお、設計パターンデータ（マスクパターンデータ）の作成方法、ＯＰＣ図形パターンの生成方法、マスクを用いた縮小投影露光方法および半導体装置の製造方法等については、前記検討例で説明したのと同じなので説明を省略する。
【０１６６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１６７】
例えば前記実施の形態においては、適応型ＯＰＣ技術を採用し、アジャスタブルＯＰＣｅｄセルを用いた場合について説明したが、これに限定されるものではなく、通常のセルを用いる場合でも適用できる。すなわち、前記実施の形態においては、ＯＰＣ最適化処理において、アジャスタブルＯＰＣｅｄセルのアジャスタブル領域のＯＰＣ図形を調整したが、これに限定されるものではなく、セル内の全部の領域のＯＰＣ図形を調整するようにしても良い。
【０１６８】
例えば本実施の形態では作成されたマスクを半導体装置における所望のパターンを縮小投影露光する工程に適用した場合について説明したが、これに限定されるものではなく、例えば液晶装置、マイクロマシンまたは磁気ヘッド等における所望のパターンを縮小投影露光する工程に適用することができる。
【実施例】
【０１６９】
次に、前記実施の形態の手法の有効性を検証するために行ったシミュレーション実験について説明する。
【０１７０】
実験では、６つのセルを配置したテストパターンを用いて、前記実施の形態の手法を用いて領域分割した並列処理による最適化調整を行った。有効性を検証するための比較手法として、ＧＡ調整の代表的な並列処理であるマスタースレーブモデルを用いて同じテストパターンでの最適化調整を行った。以下では、まず、シミュレーション実験条件およびレイアウトパターン作製などの実験準備について述べた後、シミュレーション実験結果を示す。
【０１７１】
実験条件
光学シミュレーションには、部分コヒーレント理論をもとに作製した光学シミュレータを用いた。シミュレーション実験に用いた並列計算機の性能は、ＣＰＵ：Ｘｅｏｎプロセッサ  ３．４ＧＨｚ、メモリ：４ＧＢ、オペレーティングシステム（ＯＳ）：ＳＵＳＥ  ＬＩＮＵＸ  Ｅｎｔｅｒｐｒｉｓｅ  Ｓｅｒｖｅｒ  ９、Ｃｏｍｐｉｌｅｒ：ｇｃｃ３．３、通信ライブラリ：ｍｐｉｃｈ−１．２．６  ｂｕｉｌｄｂｙ  ｇｃｃ３．３、並列プロセッサ数：６である。光学シミュレーションでは、現在主流となっている９０ｎｍライブラリの回路の光学条件として、波長＝１９３ｎｍ、ＮＡ＝０．７（ｋ１＝０．３２）を想定した。実験では、１３０ｎｍライブラリの回路パターンを用いたので、ｋ１値を等しくするために、波長＝１９３ｎｍ、ＮＡ＝０．４８としてシミュレーションを行った。また、その他の光学条件は、輪帯照明（σ（外径／内径）＝０．８５／０．５５）、位相シフトマスク（透過率６％）と設定した。
【０１７２】
ここでは、前記実施の形態の手法の有効性を検証するため、以下の３つの手法を用いて実験を行った。
（１）１つのＣＰＵによる従来の適応型ＯＰＣ技術
（２）６つのＣＰＵ（マスターは除く）によるマスタースレーブモデル
（３）６つのＣＰＵによる前記実施の形態の手法
【０１７３】
図６４に、上記各実験手法の比較条件を示す。これらの条件を比較することで、前記実施の形態の手法の利点について検証することが可能である。これらの手法に共通した最適化手法ＧＡで用いたパラメータは、ＧＡの個体数Ｎ＝５０、世代数Ｇ＝５００、正規乱数型突然変異パラメータσ＝１ｎｍとした。なお、前記実施の形態の手法における上記参照領域の更新間隔は、Ｌ＝１００とした。
【０１７４】
実験準備
実験の準備として、（株）半導体理工学研究センター（ＳＴＡＲＣ）が開発した１３０ｎｍライブラリを用いて、セルｃｅｌｌＡ１〜セルｃｅｌｌＡ４の４つのアジャスタブルＯＰＣｅｄセルを作製した。これは、検証実験に用いるテストパターンを作製するためのセルである。それぞれのセルでは、大きさを２．４×３.６μｍ２、アジャスタブル領域をセルの端から４４６．６５ｎｍの領域、残りをフィクスド領域と設定した。この領域の幅は、図６５に示す回折像強度分布の３次回折像（図６５の３次（３ｒｄ  ｏｄｅｒ））までの範囲をＯＰＥの影響範囲と考え、算出した値である。各アジャスタブルＯＰＣｅｄセルの調整図形は、予めセル単独の状態で調整されており、その補正精度は、国際半導体技術ロードマップ（International Technology Roadmap for Semiconductor：ＩＴＲＳ）で定められている、最先端プロセスの要求精度である３％とした。
【０１７５】
図６６に、セルｃｅｌｌＡ１〜セルｃｅｌｌＡ４の４つのアジャスタブルＯＰＣｅｄセルを６つランダムに配置して作製した、実験で用いるテストパターンを示す。このテストパターンでは、配置したことにより、その最大誤差値は、５．５１％に悪化した。これは、セルそれぞれを３％以内に調整しても、配置した隣接セルからのＯＰＥにより誤差が大きくなったことを示している。本実験では、最大誤差値５．５１％のテストパターンの状態を初期状態として、前記実施の形態の手法の有効性を検証する実験を行った。
【０１７６】
前記実施の形態の手法を用いた検証実験
図６７に、前記実施の形態の手法と比較２手法の調整結果を示す。同じ６つのＣＰＵによる並列処理のマスタースレーブと前記実施の形態の手法とでは、前記実施の形態の手法の方が調整時間も早く、調整後の誤差も少ないことが分かる。従来手法の調整時間を基準とした場合、マスタースレーブでは、ほぼ理論通りの６倍の高速化、前記実施の形態の手法では、約１１．４倍の高速化を実現できた。この実験結果と図６４の実験条件を比べると、１つのＣＰＵあたりの評価回数を減らすことよりも、レイアウトパターンの計算面積を減らす方が効果的な高速化が図れることが分かる。
【０１７７】
図６８に、１評価に掛かる光学シミュレーション時間を示す。光学シミュレーション時間が領域分割により、短縮されていることが分かる。したがって、前記実施の形態の手法では、領域分割により光学シミュレーション時間の短縮を可能とし、ＯＰＣ計算の処理時間の高速化を実現したことが分かった。また、前記実施の形態の手法による調整結果は、他の２手法よりも誤差が少なく、ＩＴＲＳで定められている要求精度３％を満たす正確なＯＰＣパターンで生成できていることが分かる。すなわち、前記実施の形態の手法では、高速化に加え、さらに高精度のＯＰＣ補正を可能とした。
【０１７８】
図６９に、前記実施の形態の手法（実線）とマスタースレーブ（破線）とによる調整実験の収束の様子を示す。グラフの横軸は世代数、縦軸は最大誤差を示している。前記実施の形態の手法は、効率良く収束しているのに対し、マスタースレーブは、最適化途中で収束してしまっている。マスタースレーブでは、１つのＣＰＵに対する調整図形数が多いため、局所解に留まる確率が高く、最適解に短時間で到達することができなかったものと思われる。これに対して、前記実施の形態の手法は、１つのＣＰＵあたりの調整図形数が少ないことにより、最適解への収束性を高めることで、最適化調整の高速化を実現することができた。
【０１７９】
このように前記実施の形態で説明した領域分割により、レイアウトパターンの規模に関係なく、適応型ＯＰＣ技術の特徴を効果的に活かすことが可能になった。従来の適応型ＯＰＣ技術では、規模の大きなレイアウトパターンへの適用は難しかった。例えば、ある２ｍｍ角のＬＳＩチップにおけるロジック部分では、使用セルは、２６６，９５３個で、前記実施の形態の手法による領域分割および並列処理無しでは適用は不可能と思われる。上記検証実験に使用したセルのように、仮に１つのセルに１６箇所の調整図形がある場合、上記ＬＳＩチップでの調整図形数は、４２７万箇所となり、同時調整を行うことは不可能に近い。一方、前記実施の形態の手法では、領域分割を行うことで、同時に調整する図形数は１６箇所になるので、最適化調整を行うことが可能である。
【０１８０】
上記ロジック部分へ前記実施の形態の手法を適用した場合の計算時間について演算を行った。ＯＰＣ計算で用いられている並列処理は、１０００台以上の場合もあるので、試算では、１０００台の並列処理を仮定した。ここでの検証実験より、前記実施の形態の手法で誤差が３％に到達する時間を３時間として試算すると、２６６，９３５セル×３時間÷１０００台＝約８００時間＝約３３日と現実的な時間となった。ここで用いた光学シミュレーションに代えて、市販の高速な光学シミュレーションを用いることにより、この試算時間はより早くなる。
【０１８１】
このように、前記実施の形態の手法を導入することにより、適応型ＯＰＣ技術が、実用的なＯＰＣ生成手法として機能し、実際の大規模ＬＳＩチップにも適用できる。また、前記実施の形態の手法は、特別なノウハウや試行錯誤を必要とせず、ＩＴＲＳで定められた最先端プロセスの要求する精度を満たしており、９０ｎｍ世代以降のＯＰＣ技術として充分に機能する。
【産業上の利用可能性】
【０１８２】
本願発明は、光近接効果補正（ＯＰＣ）処理されたセルライブラリパターンを用いるマスクパターン設計方法に利用することができる。
【図面の簡単な説明】
【０１８３】
【図１】検討例の有効性を検証するため検討例を適用したＳＲＡＭのゲートに使われているマスクパターンを示す平面図である。
【図２】検討例の検証に用いたマスクパターンを示す平面図である。
【図３】検討例の検証に用いたマスクパターンを示す平面図である。
【図４】検討例の検証に用いたマスクパターンを示す平面図である。
【図５】検討例の検証に用いたマスクパターンを示す平面図である。
【図６】本発明の検証に用いたマスクパターンを示す平面図である。
【図７】検討例の検証に用いたマスクパターンを示す平面図である。
【図８】検討例の検証に用いたマスクパターンを示す平面図である。
【図９】検討例の検証に用いたマスクパターンを示す平面図である。
【図１０】検討例の検証に用いたマスクパターンを示す平面図である。
【図１１】検討例の検証に用いたマスクパターンを示す平面図である。
【図１２】図１に示すマスクパターンの部分拡大平面図である。
【図１３】（ａ）は、図２に示すマスクパターンの転写パターンを示す平面図、（ｂ）は、図４に示すマスクパターンの転写パターンを示す平面図である。
【図１４】検討例の検証に用いたマスクパターンを示す平面図である。
【図１５】検討例の検証に用いたマスクパターンを示す平面図である。
【図１６】図１に示すマスクパターンの転写パターンの部分拡大平面図である。
【図１７】遺伝的アルゴリズムの計算手順を説明するフローチャートである。
【図１８】検討例のＯＰＣ処理方法に用いられる染色体の表現の一例を示す図である。
【図１９】（ａ）は、ＮＡＮＤゲートのシンボルを示す図、（ｂ）は、ＮＡＮＤゲートの回路図、（ｃ）は、ＮＡＮＤゲートのパターンレイアウトを示す平面図である。
【図２０】図１９（ｃ）に示すＮＡＮＤゲートのパターンレイアウトにおいて、単位論理セルと断面を定義する破線とを表す平面図である。
【図２１】（ａ）〜（ｆ）は、図２０に示す単位論理セル部を形成する際に使用するマスクパターンを示す図である。
【図２２】（ａ）〜（ｅ）は、素子分離工程までを工程順に示す断面図である。
【図２３】（ａ）〜（ｅ）は、チャネル形成までを工程順に表す断面図である。
【図２４】（ａ）〜（ｅ）は、配線の一部の形成までを工程順に示す断面図である。
【図２５】図２１（ｄ）に示すマスクのパターンを示す構成図である。
【図２６】図２５における設計目標からの差分寸法を遺伝子表現した例を示す図である。
【図２７】相対位置に基づいてセルのグループ化を行った例を示す図である。
【図２８】染色体の適応度を得るための寸法の測定箇所を示す図である。
【図２９】設計パターンとレジストパターンの差分画像を示す図である。
【図３０】半導体装置の製造プロセスフローを示す図である。
【図３１】セル単体でのＯＰＣ処理が施されたセルライブラリのセルを示す平面図である。
【図３２】図３１に示すセルの要部拡大図である。
【図３３】ゲート幅の調整変数の実例を示す図である。
【図３４】コンタクト−拡散層間の合わせ余裕の調整変数の実例を示す図である。
【図３５】隣接セル間の解像不良回避の実例を示す図である。
【図３６】拡散層へのゲート配線乗り上げ不良回避の例を示す図である。
【図３７】ゲート長、隣接セル間との解像不良（パターン繋がり不良）回避余裕、拡散層へのゲート配線乗り上げ不良回避余裕、アクティブ領域からの突き出し量の再ＯＰＣ調整部位を示す図である。
【図３８】（ａ）および（ｂ）は、ゲート長の調整変数の例を示す図である。
【図３９】隣接セル間の解像不良回避の実例を示す図である。
【図４０】拡散層へのゲート配線乗り上げ不良回避の例を示す図である。
【図４１】（ａ）〜（ｃ）は、アクティブ領域からの突き出し補正の例を示す図である。
【図４２】コンタクト層のレイアウト例を示す図である。
【図４３】コンタクトパターンの調整変数の例を示す図である。
【図４４】回折像の強度と２π×ρ×ＮＡ／λとの関係を示すグラフである。
【図４５】ＯＰＣ図形形状が調整された４種類のセルのアジャスタブル領域を示す図である。
【図４６】図４５に示すセルの評価領域を示す図である。
【図４７】図４６に示す評価領域における線幅変動の最大値と最小値および平均値を比率で示す図である。
【図４８】図４５に示すセルの一部を他のセルと入れ替えた場合におけるアジャスタブル領域を示す図である。
【図４９】図４８に示すセルの評価領域を示す図である。
【図５０】セルを変更したことにより発生した線幅変動の測定結果を評価領域ごとに示す図である。
【図５１】遺伝的アルゴリズムにより調整した後の線幅変動の測定結果を評価領域ごとに示す図である。
【図５２】（ａ）、（ｂ）は、セルのデータ構造を示す模式図である。
【図５３】本発明の一実施の形態である半導体装置の製造工程であるマスクの設計工程におけるマスクパターンの分割前のレイアウト平面図である。
【図５４】図５３のレイアウトパターンに分割領域を配置して示したレイアウト平面図である。
【図５５】図５４のレイアウトパターンの左上の分割領域を抜き出して示した平面図である。
【図５６】図５４のレイアウトパターンの上中央の分割領域を抜き出して示した平面図である。
【図５７】本発明の一実施の形態であるマスク設計工程における分割領域の平面図である。
【図５８】図５５および図５６に示した分割領域における参照領域の更新の様子を示した平面図である。
【図５９】図５５および図５６に示した分割領域における参照領域の更新の様子を示した平面図である。
【図６０】本発明の一実施の形態であるマスクパターン設計方法における光近接効果補正の処理手順の一例を示した説明図である。
【図６１】本発明の一実施の形態であるマスクパターン設計方法における分割領域のアジャスタブル図形の調整において遺伝的アルゴリズムを用いた並列最適化調整アルゴリズムのフローチャート図である。
【図６２】コード化の例として、アジャスタブル図形の調整箇所と、この調整箇所に対応した、最適化における染色体の遺伝子配列を示した説明図である。
【図６３】投影像の評価方法の説明図である。
【図６４】従来の適応型光近接効果補正技術、マスタースレーブモデルおよび実施の形態の各実験手法の比較条件を示す図である。
【図６５】回折像強度分布を示すグラフ図である。
【図６６】４つのアジャスタブル・オーピーシード・セルを６つランダムに配置して作製した実験用のテストパターンのレイアウト平面図である。
【図６７】従来の適応型光近接効果補正技術、マスタースレーブモデルおよび実施の形態の各実験の調整結果を示す図である。
【図６８】１評価に掛かる光学シミュレーション時間を示した図である。
【図６９】実施の形態の手法（実線）とマスタースレーブ（破線）とによる調整実験の収束の様子を示すグラフ図である。
【符号の説明】
【０１８４】
８１〜９２  セル
１０１ａ〜１０１ｆ  光透過部
１０２ａ〜１０２ｆ  遮光部
１１０  単位セル
１１１ｎ  ｎ型半導体領域
１１１ｐ  ｐ型半導体領域
１１２  多結晶シリコン膜
１１２Ａ  ゲート電極
１１５  絶縁膜
１１６  シリコン窒化膜
１１７  レジスト膜
１１７ａ〜１１７ｄ  レジストパターン
１１８  溝
１１９  絶縁膜
１２０  ゲート絶縁膜
１２１ａ、１２１ｂ  層間絶縁膜
１００１  セル
１００２  幅
１００３  セル部境界領域
１００４  アクティブ領域（拡散層領域）
１００５  ゲートおよびゲート配線
１００５ａ  ゲート配線パターン
１００６  導通孔
１００６ａ〜１００６ｅ  パターン
１００８ａ〜１００８ｅ  パターン
１００９ａ〜１００９ｅ  相互作用領域
１０２０  中心位置
ｃｅｌｌ，ｃｅｌｌ１〜ｃｅｌｌ４  セル
ｃｅｌｌＡ，ｃｅｌｌＡ１〜ｃｅｌｌＡ４  アジャスタブル・オーピーシード・セル
ＬＰ  設計パターン
ＣＬ  セル外周線（セル境界）
ＳＡ，ＳＡ１，ＳＡ２  分割領域
ＲＡ  分割領域（第２領域）
【図１】
2008064820.tif 000006
【図２】
2008064820.tif 000007
【図３】
2008064820.tif 000008
【図４】
2008064820.tif 000009
【図５】
2008064820.tif 000010
【図６】
2008064820.tif 000011
【図７】
2008064820.tif 000012
【図８】
2008064820.tif 000013
【図９】
2008064820.tif 000014
【図１０】
2008064820.tif 000015
【図１１】
2008064820.tif 000016
【図１２】
2008064820.tif 000017
【図１３】
2008064820.tif 000018
【図１４】
2008064820.tif 000019
【図１５】
2008064820.tif 000020
【図１６】
2008064820.tif 000021
【図１７】
2008064820.tif 000022
【図１８】
2008064820.tif 000023
【図１９】
2008064820.tif 000024
【図２０】
2008064820.tif 000025
【図２１】
2008064820.tif 000026
【図２２】
2008064820.tif 000027
【図２３】
2008064820.tif 000028
【図２４】
2008064820.tif 000029
【図２５】
2008064820.tif 000030
【図２６】
2008064820.tif 000031
【図２７】
2008064820.tif 000032
【図２８】
2008064820.tif 000033
【図２９】
2008064820.tif 000034
【図３０】
2008064820.tif 000035
【図３１】
2008064820.tif 000036
【図３２】
2008064820.tif 000037
【図３３】
2008064820.tif 000038
【図３４】
2008064820.tif 000039
【図３５】
2008064820.tif 000040
【図３６】
2008064820.tif 000041
【図３７】
2008064820.tif 000042
【図３８】
2008064820.tif 000043
【図３９】
2008064820.tif 000044
【図４０】
2008064820.tif 000045
【図４１】
2008064820.tif 000046
【図４２】
2008064820.tif 000047
【図４３】
2008064820.tif 000048
【図４４】
2008064820.tif 000049
【図４５】
2008064820.tif 000050
【図４６】
2008064820.tif 000051
【図４７】
2008064820.tif 000052
【図４８】
2008064820.tif 000053
【図４９】
2008064820.tif 000054
【図５０】
2008064820.tif 000055
【図５１】
2008064820.tif 000056
【図５２】
2008064820.tif 000057
【図５３】
2008064820.tif 000058
【図５４】
2008064820.tif 000059
【図５５】
2008064820.tif 000060
【図５６】
2008064820.tif 000061
【図５７】
2008064820.tif 000062
【図５８】
2008064820.tif 000063
【図５９】
2008064820.tif 000064
【図６０】
2008064820.tif 000065
【図６１】
2008064820.tif 000066
【図６２】
2008064820.tif 000067
【図６３】
2008064820.tif 000068
【図６４】
2008064820.tif 000069
【図６５】
2008064820.tif 000070
【図６６】
2008064820.tif 000071
【図６７】
2008064820.tif 000072
【図６８】
2008064820.tif 000073
【図６９】
2008064820.tif 000074