(57)【要約】【課題】簡単な構成で、通過帯域内における群遅延時間特性の平坦性を改善できると共に、挿入損失の劣化を抑制して通過帯域を広げることができるようにし、しかも、小型化並びに歩留まりの向上を促進させる。【解決手段】遅延フィルタ１０は、入力端子１２と、出力端子１４と、これら入力端子１２及び出力端子１４間に電気的に接続された複数のλ／４共振器（第１共振器１６Ａ〜第４共振器１６Ｄ）を有し、第１共振器１６Ａ〜第４共振器１６Ｄ間が容量結合されたバンドパスフィルタ１８を具備する。さらに、入力端子１２に隣接する第１共振器１６Ａと出力端子１４に隣接する第４共振器１６Ｄとを容量結合する第５容量Ｃ５を具備した第１回路２０と、第１共振器１６Ａ〜第４共振器１６Ｄのうち、出力端子１４に隣接する第４共振器１６Ｄと入力端子１２とを容量結合する第６容量Ｃ６を具備した第２回路２２とを有する。【選択図】図１
2008072537.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子との間に複数の共振器を有し、前記複数の共振器間が容量結合されたバンドパスフィルタを具備した遅延フィルタにおいて、
前記入力端子及び前記出力端子のうち、いずれか一方の端子と、前記複数の共振器のうち、少なくとも１つの共振器とを容量結合する回路を有することを特徴とする遅延フィルタ。
【請求項２】
請求項１記載の遅延フィルタにおいて、
前記複数の共振器のうち、少なくとも１つの共振器を跨るように２つの共振器間を容量結合する回路を有することを特徴とする遅延フィルタ。
【請求項３】
請求項２記載の遅延フィルタにおいて、
前記複数の共振器のうち、少なくとも１つの共振器を跨るように２つの共振器間を容量結合する回路は、
前記入力端子に隣接する共振器と、前記出力端子に隣接する共振器とを容量結合することを特徴とする遅延フィルタ。
【請求項４】
請求項１〜３のいずれか１項に記載の遅延フィルタにおいて、
前記入力端子及び前記出力端子のうち、いずれか一方の端子と、前記複数の共振器のうち、少なくとも１つの共振器とを容量結合させる回路は、
前記入力端子と、前記複数の共振器のうち、前記出力端子に隣接する共振器とを容量結合することを特徴とする遅延フィルタ。
【請求項５】
請求項１〜３のいずれか１項に記載の遅延フィルタにおいて、
前記入力端子及び前記出力端子のうち、いずれか一方の端子と、前記複数の共振器のうち、少なくとも１つの共振器とを容量結合させる回路は、
前記出力端子と、前記複数の共振器のうち、前記入力端子に隣接する共振器とを容量結合することを特徴とする遅延フィルタ。
【請求項６】
請求項１〜５のいずれか１項に記載の遅延フィルタにおいて、
前記共振器は、λ／４共振器、λ／２共振器又はＬＣ共振回路であることを特徴とする遅延フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力端子と出力端子との間に複数の共振器を有し、前記複数の共振器間が容量結合されたバンドパスフィルタを具備した遅延フィルタに関する。
【背景技術】
【０００２】
近時、例えば移動体通信システム等の基地局無線装置に使用される基地局の低歪化のための歪補償型増幅器においては、歪検出や歪抑圧を目的として遅延フィルタが用いられている。
【０００３】
遅延フィルタ２００は、例えば図１３に示すように、入力端子２０２及び出力端子２０４と複数の共振器２０６Ａ〜２０６Ｉを有するバンドパスフィルタ２０８を具備する。そして、入力端子２０２と初段の共振器２０６Ａが容量Ｃ１で結合され、出力端子２０４と最終段の共振器２０６Ｉが容量Ｃ２で結合され、さらに、各共振器２０６Ａ〜２０６Ｉがそれぞれ容量Ｃ３〜Ｃ１０で結合されている。
【０００４】
また、従来では、図１４に示すように、図１３に示す遅延フィルタ２００と同様の遅延フィルタ２１０において、隣接する共振器２０６Ａ〜２０６Ｇ間の結合容量Ｃ３〜Ｃ８と並列に接続され、且つ、複数の結合容量Ｃ９〜Ｃ１９を有する飛び越し回路２１２が接続された例（例えば特許文献１参照）等が知られている。
【０００５】
図１４の例では、共振器の段数を増加させることなく、バンドパスフィルタ２０８における通過帯域内の群遅延時間の平坦性を確保でき、群遅延時間偏差を小さくすることができるという効果を奏する。
【０００６】
【特許文献１】特開２００１−２５７５０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、図１４に示す遅延フィルタ２１０は、共振器の段数を増加させることなく、通過帯域内の群遅延時間の平坦性を確保できると共に、群遅延時間偏差を小さくすることができるが、飛び越し回路２１２を構成する回路素子数が多くなることから、結果的にサイズの増大化、挿入損失の劣化及び歩留まりの低下を招くという問題がある。また、飛び越し回路２１２を設けない図１３に示す遅延フィルタ２００と比して遅延量がほとんど変わらず、また、通過帯域もほとんど変わらないという問題もある。
【０００８】
本発明はこのような課題を考慮してなされたものであり、簡単な構成で、通過帯域内における群遅延時間特性の平坦性を改善できると共に、挿入損失の劣化を抑制して通過帯域を広げることができ、しかも、小型化並びに歩留まりの向上を促進させることができる遅延フィルタを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る遅延フィルタは、入力端子と出力端子との間に複数の共振器を有し、前記複数の共振器間が容量結合されたバンドパスフィルタを具備した遅延フィルタにおいて、前記入力端子及び前記出力端子のうち、いずれか一方の端子と、前記複数の共振器のうち、少なくとも１つの共振器とを容量結合する回路を有することを特徴とする。
【００１０】
これにより、簡単な構成で、通過帯域内における群遅延時間特性の平坦性を改善できると共に、挿入損失の劣化を抑制して通過帯域を広げることができ、しかも、小型化並びに歩留まりの向上を促進させることができる。
【００１１】
ここで、通過帯域内における群遅延時間特性の平坦性とは、周波数−群遅延時間特性において、通過帯域中、所定の群遅延時間偏差（例えば０．５ｎｓ）内に収まる帯域を示す。また、通過帯域は、周波数−減衰量特性において、所定の挿入損失偏差（例えば０．２ｄＢ）内に収まる帯域を示す。
【００１２】
そして、本発明において、前記複数の共振器のうち、少なくとも１つの共振器を跨るように２つの共振器間を容量結合する回路を有することが好ましい。この場合、通過帯域内における群遅延時間特性の平坦性をさらに改善させることができる。
【００１３】
また、本発明において、前記複数の共振器のうち、少なくとも１つの共振器を跨るように２つの共振器間を容量結合する回路は、前記入力端子に隣接する共振器と、前記出力端子に隣接する共振器とを容量結合するようにしてもよい。
【００１４】
また、本発明において、前記入力端子及び前記出力端子のうち、いずれか一方の端子と、前記複数の共振器のうち、少なくとも１つの共振器とを容量結合する回路は、前記入力端子と、前記複数の共振器のうち、前記出力端子に隣接する共振器とを容量結合するようにしてもよいし、あるいは、前記出力端子と、前記複数の共振器のうち、前記入力端子に隣接する共振器とを容量結合するようにしてもよい。
【００１５】
なお、前記共振器は、λ／４共振器、λ／２共振器又はＬＣ共振回路であってもよい。
【発明の効果】
【００１６】
以上説明したように、本発明に係る遅延フィルタによれば、簡単な構成で、通過帯域内における群遅延時間特性の平坦性を改善できると共に、挿入損失の劣化を抑制して通過帯域を広げることができ、しかも、小型化並びに歩留まりの向上を促進させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に係る遅延フィルタの実施の形態例を図１〜図１２を参照しながら説明する。
【００１８】
本実施の形態に係る遅延フィルタ１０は、図１に示すように、入力端子１２と、出力端子１４と、これら入力端子１２及び出力端子１４間に電気的に接続された複数のλ／４共振器（第１共振器１６Ａ〜第４共振器１６Ｄ）を有し、第１共振器１６Ａ〜第４共振器１６Ｄ間が容量結合されたバンドパスフィルタ１８を具備する。
【００１９】
具体的には、バンドパスフィルタ１８は、入力端子１２と該入力端子１２に隣接する第１共振器１６Ａとが容量Ｃ０で結合され、第１共振器１６Ａと該第１共振器１６Ａに隣接する第２共振器１６Ｂとが第１容量Ｃ１で結合され、第２共振器１６Ｂと該第２共振器１６Ｂに隣接する第３共振器１６Ｃとが第２容量Ｃ２で結合され、第３共振器１６Ｃと該第３共振器１６Ｃに隣接する第４共振器１６Ｄとが第３容量Ｃ３で結合され、第４共振器１６Ｄと該第４共振器１６Ｄに隣接する出力端子１４とが第４容量Ｃ４で結合されて構成されている。
【００２０】
さらに、この遅延フィルタ１０は、入力端子１２に隣接する第１共振器１６Ａと出力端子１４に隣接する第４共振器１６Ｄとを容量結合する第５容量Ｃ５を具備した第１回路２０と、第１共振器１６Ａ〜第４共振器１６Ｄのうち、出力端子１４に隣接する第４共振器１６Ｄと入力端子１２とを容量結合する第６容量Ｃ６を具備した第２回路２２とを有する。
【００２１】
つまり、遅延フィルタ１０は、図２に示すように、バンドパスフィルタ１８に第１回路２０が接続された第１遅延フィルタ１００Ａと、図３に示すように、バンドパスフィルタ１８に第２回路２２が接続された第２遅延フィルタ１００Ｂとが複合化された回路構成を有する。
【００２２】
ここで、第１遅延フィルタ１００Ａと第２遅延フィルタ１００Ｂの周波数−減衰量特性及び周波数−群遅延時間特性を説明してから、本実施の形態に係る遅延フィルタ１０の周波数−減衰量特性及び周波数−群遅延時間特性を説明する。
【００２３】
先ず、図２に示す第１遅延フィルタ１００Ａの周波数−減衰量特性を図４に示し、周波数−群遅延時間特性を図５に示す。これらの図４及び図５において、破線Ａは第５容量Ｃ５の値を０ｐＦとした場合の特性を示し、二点鎖線Ｂは第５容量Ｃ５の値を０．１ｐＦとした場合の特性を示し、一点鎖線Ｃは第５容量Ｃ５の値を０．２ｐＦとした場合の特性を示し、実線Ｄは第５容量Ｃ５の値を０．３ｐＦとした場合の特性を示す。
【００２４】
図４からわかるように、第５容量Ｃ５の値を増加するにつれて、通過帯域が拡大している。また、図５からわかるように、第５容量Ｃ５が０ｐＦのとき、通過帯域のほぼ中心周波数において群遅延時間が極小値となる特性曲線（破線Ａ参照）であったが、第５容量Ｃ５が増加するにつれて、ほぼ中心周波数に対応した群遅延時間が徐々に増加すると共に、中心周波数よりも低域側の特性が中心周波数に対応した群遅延時間よりも大きい値となるように増加している。
【００２５】
一方、中心周波数よりも高域側の特性は群遅延時間が徐々に短くなり、特に、中心周波数から約２５ＭＨｚだけ高い周波数の群遅延時間は特定の値をとるようになる。つまり、第５容量Ｃ５の値が増加するにつれて、全体として右下がりの特性で、且つ、上方に盛り上がった特性になる。
【００２６】
なお、図２に示す第１遅延フィルタ１００Ａにおいて、第５容量Ｃ５を０ｐＦとした場合は、図６に示すように、図１３の従来例に係る回路とほぼ同様の構成を有する遅延フィルタ１００Ｃになる。
【００２７】
次に、図３に示す第２遅延フィルタ１００Ｂの特性について説明する。第２遅延フィルタ１００Ｂの周波数−減衰量特性を図７に示し、周波数−群遅延時間特性を図８に示す。これらの図７及び図８において、破線Ｅは第６容量Ｃ６の値を０ｐＦとした場合の特性を示し、二点鎖線Ｆは第６容量Ｃ６の値を０．１ｐＦとした場合の特性を示し、一点鎖線Ｇは第６容量Ｃ６の値を０．２ｐＦとした場合の特性を示し、実線Ｈは第６容量Ｃ６の値を０．３ｐＦとした場合の特性を示す。
【００２８】
図７からわかるように、第６容量Ｃ６の値を増加するにつれて、通過帯域はそれほど変化はないが、特性の裾野の部分が拡大している。また、図８からわかるように、第６容量Ｃ６が０ｐＦのとき、通過帯域のほぼ中心周波数において群遅延時間が極小値となる特性曲線（破線Ｅ参照）であったが、第６容量Ｃ６が増加するにつれて、ほぼ中心周波数に対応した群遅延時間が徐々に増加すると共に、中心周波数よりも高域側の特性が中心周波数に対応した群遅延時間よりも大きい値となるように増加している。
【００２９】
一方、中心周波数よりも低域側の増加率は、高域側の増加率よりも小さく、特に、中心周波数から約２５ＭＨｚだけ低い周波数の群遅延時間は特定の値をとるようになる。つまり、第６容量Ｃ６の値が増加するにつれて、全体として右上がりの特性で、且つ、上方に盛り上がった特性になる。
【００３０】
そして、本実施の形態に係る遅延フィルタ１０は、上述した第１遅延フィルタ１００Ａの特性と第２遅延フィルタ１００Ｂの特性を組み合わせた特性になる。すなわち、第１回路２０の第５容量Ｃ５の値と、第２回路２２の第６容量Ｃ６の値を適宜選定することによって、図９の実線Ｉに示すように、通過帯域を従来の場合（破線Ｊ参照）よりも大幅に広くすることができ、図１０の実線Ｋに示すように、通過帯域内において、群遅延時間がほぼ一定の値をとる範囲（帯域）を、従来の場合（破線Ｍ参照）よりも大幅に拡張させることができる。
【００３１】
このように、本実施の形態に係る遅延フィルタ１０においては、簡単な構成で、通過帯域内における群遅延時間特性の平坦性を改善できると共に、挿入損失の劣化を抑制して通過帯域を広げることができ、しかも、小型化並びに歩留まりの向上を促進させることができる。
【００３２】
上述の例では、第２回路２２の第６容量Ｃ６で、第１共振器１６Ａ〜第４共振器１６Ｄのうち、出力端子１４に隣接する第４共振器１６Ｄと入力端子１２とを容量結合するようにしたが、その他、図１１の変形例に係る遅延フィルタ１０ａに示すように、第２回路２２の第６容量Ｃ６で、第１共振器１６Ａ〜第４共振器１６Ｄのうち、入力端子１２に隣接する第１共振器１６Ａと出力端子１４とを容量結合するようにしてもよい。
【００３３】
また、上述の例では、第１共振器１６Ａ〜第４共振器１６Ｄとして、λ／４共振器を用いた例を示したが、その他、λ／２共振器やＬＣ共振回路を使用することもできる。
【実施例１】
【００３４】
次に、図６に示す遅延フィルタ１００Ｃ（比較例１）の特性（図４及び図５の破線Ａ参照）と、図２に示す第１遅延フィルタ１００Ａにおいて第５容量Ｃ５を０．１ｐＦとした場合（比較例２）の特性（図４及び図５の二点鎖線Ｂ参照）と、図１に示す本実施の形態に係る遅延フィルタ１０（実施例）の特性（図９の実線Ｉ及び図１０の実線Ｋ参照）とを比較した結果を図１２に示す。ここでの特性は、通過帯域と、通過帯域内における遅延時間特性の平坦性を指す。
【００３５】
この実施例において、通過帯域内における群遅延時間特性の平坦性とは、周波数−群遅延時間特性において、通過帯域中、群遅延時間偏差０．５ｎｓ内に収まる帯域を示す。また、通過帯域は、周波数−減衰量特性において、挿入損失偏差が０．２ｄＢ内に収まる帯域を示す。
【００３６】
図１２からわかるように、実施例の通過帯域は１００ＭＨｚであり、比較例１の通過帯域（８０ＭＨｚ）や比較例２の通過帯域（８８ＭＨｚ）よりも大幅に広くなっている。また、群遅延時間の平坦性も、実施例は９６ＭＨｚであり、比較例１の群遅延時間の平坦性（４４ＭＨｚ）や比較例２の群遅延時間の平坦性（５６ＭＨｚ）よりも拡張されており、群遅延時間の平坦性が大幅に改善されている。
【００３７】
なお、本発明に係る遅延フィルタは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【図面の簡単な説明】
【００３８】
【図１】本実施の形態に係る遅延フィルタを示す回路図である。
【図２】第１遅延フィルタを示す回路図である。
【図３】第２遅延フィルタを示す回路図である。
【図４】第１遅延フィルタの周波数−減衰量特性を示す特性図である。
【図５】第１遅延フィルタの周波数−群遅延時間特性を示す特性図である。
【図６】従来例と同様の回路構成を有する遅延フィルタを示す回路図である。
【図７】第２遅延フィルタの周波数−減衰量特性を示す特性図である。
【図８】第２遅延フィルタの周波数−群遅延時間特性を示す特性図である。
【図９】本実施の形態に係る遅延フィルタの周波数−減衰量特性を示す特性図である。
【図１０】本実施の形態に係る遅延フィルタの周波数−群遅延時間特性を示す特性図である。
【図１１】本実施の形態に係る遅延フィルタの変形例を示す回路図である。
【図１２】比較例１、比較例２、実施例の通過帯域及び群遅延時間の平坦性の結果を示す表図である。
【図１３】従来例に係る遅延フィルタを示す回路図である。
【図１４】他の従来例に係る遅延フィルタを示す回路図である。
【符号の説明】
【００３９】
１０、１０ａ…遅延フィルタ                １２…入力端子
１４…出力端子                            １６Ａ〜１６Ｄ…共振器
１８…バンドパスフィルタ                  ２０…第１回路
２２…第２回路                            Ｃ０〜Ｃ６…容量
【図１】
2008072537.tif 000003
【図２】
2008072537.tif 000004
【図３】
2008072537.tif 000005
【図４】
2008072537.tif 000006
【図５】
2008072537.tif 000007
【図６】
2008072537.tif 000008
【図７】
2008072537.tif 000009
【図８】
2008072537.tif 000010
【図９】
2008072537.tif 000011
【図１０】
2008072537.tif 000012
【図１１】
2008072537.tif 000013
【図１２】
2008072537.tif 000014
【図１３】
2008072537.tif 000015
【図１４】
2008072537.tif 000016