(57)【要約】【課題】一般的な４−トランジスタＣＭＯＳイメージセンサ又はこれと類似のピクセル構造において必ず空乏されなければならない既存のリセット方法とは異なり、リセットが充分でない状態でもピクセル内のトランスファートランジスタがリセット及びトランスファー動作区間で常に類似ピンチオフ条件で動作するように駆動回路を構成することによって、フォトダイオードのリセット電圧減少及びピクセル間の特性不一致により発生する暗電流及び固定パターンノイズを減少させること。【解決手段】本発明のイメージセンサは、信号のターンオン電圧を低減したり波形を変える機能をする変換モジュールと、必要に応じて負の電圧を発生させて供給するモジュール、及び出力信号の傾きを制限するモジュールを少なくとも１つ以上含み、前記トランスファートランジスタが類似ピンチ−オフモードで動作するようにして特性を改善する。【選択図】図３ａ
2008104186.tif 000002
【特許請求の範囲】
【請求項１】
光電子を発生させるフォトダイオードと、前記光電子を拡散ノードに伝達するトランスファートランジスタと、前記拡散ノードをリセットするためのリセットトランジスタとを含む感光ピクセルと、
前記トランスファートランジスタ及び前記リセットトランジスタに対する駆動スイッチング信号を生成する駆動回路と、
前記感光ピクセルを類似ピンチオフモードで駆動するために信号の特性を変更する媒介回路と
を含むことを特徴とするイメージセンサ。
【請求項２】
前記媒介回路は、前記駆動回路のスイッチング信号を変換して前記感光ピクセルに供給し、前記トランスファートランジスタに対する駆動スイッチング信号のライジングを緩和させるライジング緩和回路を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記ライジング緩和回路は、前記トランスファートランジスタに対する駆動スイッチング信号を段階的にライジングさせることを特徴とする請求項２に記載のイメージセンサ。
【請求項４】
前記ライジング緩和回路は、
プルアップ用ＰＭＯＳトランジスタのソース端が電流制限素子を経由してターンオン電圧端に連結され、
プルダウン用ＮＭＯＳトランジスタのソース端がターンオフ電圧端に連結される相補型モストランジスタ（ＣＭＯＳ）インバータ
を含むことを特徴とする請求項２に記載のイメージセンサ。
【請求項５】
前記媒介回路は、前記トランスファートランジスタのゲートに印加されるターンオン電圧が前記リセットトランジスタのゲート電圧より低いように前記駆動スイッチング信号の特性を変更することを特徴とする請求項１に記載のイメージセンサ。
【請求項６】
前記媒介回路は、前記トランスファートランジスタに対する駆動スイッチング信号のターンオン電圧レベルを低減するためのターンオンレベルダウンシフト回路を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項７】
前記ターンオンレベルダウンシフト回路は、電圧分配器を含むことを特徴とする請求項６に記載のイメージセンサ。
【請求項８】
前記ターンオンレベルダウンシフト回路は、
プルアップ用ＰＭＯＳトランジスタと、
プルダウン用ＮＭＯＳトランジスタと、
プルアップ用ＰＭＯＳトランジスタのソースとターンオン電圧端との間に連結された電圧降下用素子と
を含むＣＭＯＳインバータ回路を含むことを特徴とする請求項６に記載のイメージセンサ。
【請求項９】
前記媒介回路は、前記駆動回路のスイッチング信号のうちリセットトランジスタに対するリセット信号のターンオン電圧レベルを高めるためのターンオンレベルアップシフト回路を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項１０】
前記媒介回路は、前記リセットトランジスタのドレインに印加される電源電圧を高めるための電源電圧アップシフト回路をさらに含むことを特徴とする請求項９に記載のイメージセンサ。
【請求項１１】
前記トランスファートランジスタは、
フォトダイオードの表面ｐタイプ領域とフォトダイオードから拡散ノードへの電荷転送チャンネルとの間に形成され、フォトダイオードの表面ｐタイプ領域と異なるドーピングパターンを有するｐタイプドーピング部と、
前記ｐタイプドーピング部及び前記電荷転送チャンネルの上部に位置するゲートオキサイドと、
前記ゲートオキサイドの上部に位置するゲート電極と
を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項１２】
前記媒介回路は、前記トランスファートランジスタに対する駆動スイッチング信号のターンオフ電圧レベルを低減するためのターンオフレベルシフト回路を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項１３】
前記ターンオフレベルシフト回路は、負の方向にポンピングを行う電荷ポンプを含むことを特徴とする請求項１２に記載のイメージセンサ。
【請求項１４】
前記感光ピクセルに負の基板電圧が加えられることを特徴とする請求項１に記載のイメージセンサ。
【請求項１５】
光電子を発生させるフォトダイオードと、前記光電子を拡散ノードに伝達するトランスファートランジスタと、前記拡散ノードをリセットするためのリセットトランジスタとを含む感光ピクセルと、
前記トランスファートランジスタ及びリセットトランジスタに対する駆動スイッチング信号を生成する駆動回路と、
前記駆動スイッチング信号をホール−蓄積モードで駆動するために信号の特性を変更する媒介回路と
を含むことを特徴とするイメージセンサ。
【請求項１６】
前記トランスファートランジスタは、
フォトダイオードの表面ｐタイプ領域とフォトダイオードから拡散ノードへの電荷転送チャンネルとの間に形成され、フォトダイオードの表面ｐタイプ領域と異なるドーピングパターンを有するｐタイプドーピング部と、
前記ｐタイプドーピング部及び前記電荷転送チャンネルの上部に位置するゲートオキサイドと、
前記ゲートオキサイドの上部に位置するゲート電極と
を含むことを特徴とする請求項１５に記載のイメージセンサ。
【請求項１７】
前記媒介回路は、前記トランスファートランジスタに対する駆動スイッチング信号のターンオフ電圧レベルを低減するためのターンオフレベルシフト回路を含むことを特徴とする請求項１５に記載のイメージセンサ。
【請求項１８】
前記ターンオフレベルシフト回路は、負の方向にポンピングを行う電荷ポンプを含むことを特徴とする請求項１７に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ及びイメージセンサ内に具現される受光素子内の電荷転送用トランスファートランジスタの駆動回路に関し、特に、低い動作電圧の条件下でフォトダイオードリセット時に電荷が空乏される程度を一定に維持させることができ、追加的にリセット機能を強化して暗電流と固定パターンノイズを非常に効果的に減少させることができるトランスファートランジスタの駆動方法及びこれを適用したイメージセンサに関する。
【背景技術】
【０００２】
イメージセンサは、大きくＣＣＤセンサとＣＭＯＳイメージセンサとに区分することができ、これら２つの装置は、基本的にシリコンバンドギャップより大きいエネルギーの光によって分離された電子−ホールの対（pair）を利用し、一般的にいずれか一側（電子またはホール）を集めることによって照射された光の量を推定する技法を利用している。
【０００３】
ＣＭＯＳイメージセンサは、各々のイメージピクセル内部で一般的なＣＭＯＳ素子の場合と同様にフォトダイオード及びトランジスタを具現することによって、既存のＣＭＯＳ半導体製造工程をほぼそのまま使用しているという長所がある。また、ピクセルアレイと同じチップ内でイメージ信号処理及び検出のための回路を一体化して集積することができるという長所がある。これは、ＣＣＤが大部分の場合に別途のチップでこのようなイメージ信号処理部を有しなければならない短所を克服し、集積化された構造を有することによって、多様なイメージセンサ構造を採択することができるだけでなく、多様な後続イメージ処理をハードウェアー的に実行するようにする柔軟性を提供することができる。
【０００４】
ＣＭＯＳイメージセンサを具現するために広く使われるピクセル構造である４−トランジスタピクセル構造を図１に示した。前記４−トランジスタピクセル構造は、４個のトランジスタからなる構造となっており、受光素子の１つであるフォトダイオードＰＤと４個のＮＭＯＳトランジスタとが１つの単位ピクセルを構成する。４個のＮＭＯＳトランジスタのうちトランスファートランジスタＴｘは、フォトダイオードＰＤで生成された光電荷を拡散ノード領域ＦＤに運送する役目をしたり、リセット段階では、ＰＤを空乏する役目をし、リセットトランジスタＲｘは、信号検出のために前記拡散ノード領域ＦＤまたはフォトダイオードＰＤに貯蔵されている電荷を排出する役目をし、ドライブトランジスタＤｘは、ソースフォロワー（Source Follower）トランジスタとして役目をし、スイッチトランジスタＳｘは、スイッチング（Switching）／アドレッシング（Addressing）のためのものである。トランスファートランジスタＴｘは、ゲートとゲート酸化膜及びｐ型基板で具現することができ、フォトダイオードＰＤは、一般的にｎ−またはｎｏドーピング領域と表面ｐ＋タイプドーピング領域で具現することができ、拡散ノード１３２はｎ＋ドーピング領域で具現することができる。
【０００５】
図１で、光を受光するフォトダイオード領域ＰＤとこれに併行的に存在するキャパシタンス（capacitance）１１８とは、受光部を構成し、受光された電子を伝達するトランスファートランジスタＴｘは、光子（photon）によって発生した電子を拡散ノード１３１に伝達する役目をする。
【０００６】
前記トランスファートランジスタＴｘは、トランスファートランジスタゲート１１１に適切な電位を加えることによってフォトダイオード領域１１６により発生した電子を拡散ノード１３１に移送する転送チャンネルとしての役目を行ったり、フォトダイオードＰＤ領域の電子を完全に除去するリセット機能を行う。拡散ノード１３１は、拡散キャパシタンス１１４とドライブトランジスタＤｘのゲートキャパシタンスとを含み、前記拡散ノードのリセットは、リセットトランジスタＲｘによって行われる。さらに正確に表現すれば、フォトダイオードＰＤ領域の電子を持ってくる直前にＣＤＳ（Correlated Double Sampling）のためにリセットされたり、フォトダイオードＰＤ領域をリセットするために拡散ノード１３１にリセット電位が加えられる方法でリセットされる。２次元のイメージを得るために１つの列を選択するためにスイッチトランジスタＳｘのゲート１４１を介して電位を加える方法を取る。特に各ピクセルは、電流源１５０によってバイアスされ、前記電流源１５０は、ドライブトランジスタＤｘとスイッチトランジスタＳｘを動作させて、拡散ノード１３１の電位を出力ノード１４２で読み出せるようにする。
【０００７】
図示の４−トランジスタピクセルＣＭＯＳイメージセンサの動作は、フォトダイオードリセット時点以後、フォトダイオードに蓄積された光子誘発キャリアをフローティング拡散ノードにトランスファーさせて、拡散ノードの電圧降下を通じて前記光子誘発キャリアの量を感知（detect）する方式である。この時、蓄積された光子−誘発キャリアの量を正確で且つ均一に感知するためには、一定で且つ均一なトランスファートランジスタのリセットと同じ水準のトランスファー動作を必要とする。それで、既存の４−トランジスタピクセルにおいてトランスファートランジスタの一定のリセット及びトランスファー動作のために完全リセット型ピンド（pinned）フォトダイオード構造が採択される。前記ピンドフォトダイオードは、フォトダイオード内の全ての移動可能な（mobile）電荷が完全に空乏されて、これ以上の電位変化がない状態を利用するダイオードを意味する。この場合、理想的（ideal）には、フローティング拡散ノード電位などの外部バイアス環境に関係なくフォトダイオード電位が常に一定の値にピンニング（pinning）され、これにより、トランスファートランジスタ動作によるリセット及びトランスファー条件は、常に一定の水準に維持されるようになる。
【０００８】
しかし、既存の４−トランジスタピクセルＣＭＯＳイメージセンサは、動作電圧の減少または工程条件の変化によって特性が悪化することができる。特にトランスファートランジスタゲート電位とフローティング拡散ノードの電位条件などによってリセット及びトランスファー条件の変化可能性を常に持っているからである。これを詳細に説明すれば、次の通りである。
【０００９】
トランジスタターンオン電位として電源電位ＶＤＤを使用する従来の駆動方法の場合、リセット時のフローティング拡散ノード電位は、リセットトランジスタのゲート電位ＶＤＤからリセットトランジスタＲＸのしきい電圧値Ｖｔｈ＿ＲＸを差し引いた値ＶＤＤ−Ｖｔｈ＿ＲＸになる。また、トランスファートランジスタのゲート電圧値ＶＤＤとフローティング拡散ノード電圧値ＶＤＤ−Ｖｔｈ＿ＲＸとの差異がリセットトランジスタＲＸのしきい電圧値Ｖｔｈ＿ＲＸになる。一般的にリセット及びトランスファートランジスタの基板（substrate）ドーピング条件は同一なので、トランスファートランジスタのしきい電圧値Ｖｔｈ＿ＴＸは類似している（Ｖｔｈ＿ＲＸ＝Ｖｔｈ＿ＴＸ）。
【００１０】
前記条件による状態は、しきい電圧Ｖｔｈの定義によってトランスファートランジスタのフローティング拡散ノード側境界（edge）がターンオンとされ始まる、すなわた一般的な金属−酸化膜−半導体（ＭＯＳ）トランジスタの線形（linear）領域と飽和（saturation）動作領域との境界に該当する。したがって、トランスファートランジスタのフローティング拡散ノード側境界がターンオンとされる時点に、一定量の電子がフローティング拡散ノードからトランスファートランジスタのチャンネル領域に瞬間的に移行することができ、これによる電子量の変化幅によるフローティングノードの電圧差は、フローティング拡散ノードのキャパシタンスにより比較的大きいフローティングノードの電圧差を形成する。また、前記フローティング拡散ノードから移行する電子量は、トランスファートランジスタとリセットトランジスタの工程上、しきい電圧の小さな差異にも大きい変化を引き起こすようになる。このようなフローティング拡散ノードから移行する電子量の不均一は、リセット条件の不規則を起こす原因になるので、イメージの品質上、問題になることができる。そして、前記フローティング拡散ノードからトランスファートランジスタのチャンネル領域に電子が移行されれば、フォトダイオードが充分の空乏領域（deep depletion）条件で動作しないので、結果的にフォトダイオードのリセット電圧を減少させるようになり、結局フォトダイオードの残っている電子は、暗電流を起こすソースとして作用するようになる。
【００１１】
上記のように、トランスファートランジスタのリセット及びトランスファー動作が一定でないから現れることができる問題点は、ノイズ特性が劣化するようになり、代表的な例が暗電流の増加及び固定パターンノイズ（fixed pattern noise)の増加である。
また、一般的にリセットする時は、リセットトランジスタＲｘがターンオンとされて、フローティング拡散ノードがロウ（low）インピーダンスノードに維持され、電圧は、ＶＤＤ−Ｖｔｈ＿ＲＸとほぼ同一になる。反面に、トランスファー時には、リセットトランジスタＲｘがターンオフとされて、ハイインピーダンス状態になるので、クロックフィードスルー（clock feed through）によってリセットトランジスタのチャンネルの電子がフローティングノードに流れて、フローティングノードの電圧はＶＤＤ−Ｖｔｈ＿ＲＸより低くなるようになり、追加的にトランジスタのゲート電圧によってキャパシタンスカップリング（capacitive coupling）によって電圧がさらに大きくなるようになる。このような過程によってリセットとトランスファーである時、フローティングノードの電圧が異なるようになる。このような異なる電位条件は、完全に空乏される（すなわち完全にリセットされる）ピンドフォトダイオードを適用することによって、すなわちフォトダイオードを完全に空乏させる条件でピクセルを駆動することによって、ピンドフォトダイオードを完全に空乏させることができる構造を適用すれば、暗電流及びその他のノイズを抑制する効果をも得ることができた。前記ピントフォトダイオードを完全に空乏させることができる構造は、その間論議されていなかった。
【００１２】
しかし、最近半導体工程及び素子のスケーリング及び動作電圧の減少によってフローティング拡散ノード電位がますます低くなっている。このようなフローティング拡散ノード電位の減少によってピンドフォトダイオードのピンニング電位も低くなり、この場合、フォトダイオードが完全に空乏されていない不完全空乏（non-fully depleted pinned photodiode、ＮＦＤ−ＰＰＤ）条件で動作するようになる（非特許文献１参照）。このような現象を抑制するためには、動作電圧の減少によってピンニング電位を減少させなければならないが、ウェルキャパシティー（well capacity）のようなピクセル特性を悪化させることができるので、その減少には限界がある。
【００１３】
また、ピンドフォトダイオードとトランスファートランジスタのチャンネルとの間にはある程度のフォーテンションバリアー（barrier）が存在するが、トランスファートランジスタのターンオン時に、このようなバリアーを十分に抑制のためにはピンニング電位とフローティング拡散ノードの電位に充分の差異が存在しなければならない。前記バリアーが十分に減少されなければ、ピンドフォトダイオードが完全にリセットされないため、前述したようなさらに深刻な問題点を誘発することができる。すなわち、一般的に電源電位ＶＤＤで表示される動作電圧の減少は、ピンニング電位とフローティング拡散ノード電位との電圧差異に対する減少だけでなく、全般的に低いウェルキャパシティーと不充分なリセット（すなわち空乏）が発生する可能性を高める問題点があった。
【００１４】
前記問題点を解決するための従来の技術としては、リセットトランジスタＲｘのゲートにかかる電圧をブスティング（boosting）回路を使用してフローティング拡散ノード電位を一般的な電位であるＶＤＤ−Ｖｔｈから強制的な方法でＶＤＤに高める方法と、リセットトランジスタＲｘを既存のＮＭＯＳトランジスタでないＰＭＯＳトランジスタを使用することによって、充分で且つ早くフローティング拡散ノード電位をＶＤＤに上げる方法が提示されている。
【００１５】
しかし、電圧ブスティング回路を使用する場合、一般的な動作条件以上の電位を加えるため、ゲートオキサイドの信頼性（reliability）に問題を起こすことができ、ＰＭＯＳトランジスタをリセットトランジスタＲｘとして使用する場合には、ＮＭＯＳトランジスタより広い面積を占める問題に起因してフィル−ファクター（fill factor）が減少される問題点が発生し、ノイズ特性においてもＮＭＯＳトランジスタ動作に比べてノイズが２倍程度増加すると知られている。また、前記接近方法は、完全なリセット条件での特性改善を前提としている限界があった。
【００１６】
【特許文献１】米国特許公開第６３５８８６３号明細書
【特許文献２】韓国特許公開第２００６−８４９１２号明細書
【非特許文献１】Bongki Mheen, et. al., “Operation Principles of 0.18-μm Four-Transistor CMOS Image Pixels With a Nonfully Depleted Pinned Photodiode,” IEEE Trans. Electron Devices, Vol. 53, no. 11, 2006
【非特許文献２】Proc. Of SPIE, Vol. 5017, 2003, pp.167-175
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、前記問題点をさらに効率的に具現するためになされたもので、その目的は、フォトダイオードのリセット不安定による暗電流成分を低減することができると共に、ピクセル間の特性不一致により誘発されるノイズ成分を効果的に抑制することができるイメージセンサ及びそのトランスファートランジスタの駆動方法を提供することにある。
【００１８】
このために、本発明は、フォトダイオードが完全にリセットされなくても、同じ程度のリセットとトランスファー実行が可能にするイメージセンサ及びそのトランスファートランジスタの駆動方法を提供することにその深化された目的がある。さらに、完全なリセット型で設計された場合にも特性が改善されることができる余地があるので、同じ目的で使われることができる。
【００１９】
また、本発明は、イメージセンサ内のトランスファートランジスタを類似ピンチ−オフ状態で動作するようにするイメージセンサ及びそのトランスファートランジスタの駆動方法を提供することにさらに深化された目的がある。
【００２０】
また、本発明は、低い動作電圧環境で且つ／又は低価で暗電流のようなノイズ成分を効果的に抑制することができるイメージセンサ及びそのトランスファートランジスタの駆動方法を提供することに他の目的がある。
【課題を解決するための手段】
【００２１】
上記目的を達成するための本発明の一側面によるイメージセンサは、光電子を発生させるフォトダイオードと、前記光電子を拡散ノードに伝達するトランスファートランジスタと、前記拡散ノードをリセットするためのリセットトランジスタとを含む感光ピクセルと、前記トランスファートランジスタ及び前記リセットトランジスタに対する駆動スイッチング信号を生成する駆動回路と、前記感光ピクセルを類似ピンチオフモードで駆動するために信号の特性を変更する媒介回路とを含むことを特徴とする。
【００２２】
好ましくは、前記媒介回路は、前記駆動回路のスイッチング信号を変換して前記感光ピクセルに供給し、前記トランスファートランジスタに対する駆動スイッチング信号のライジングを緩和させるライジング緩和回路を含むことができる。
【００２３】
好ましくは、前記媒介回路は、前記トランスファートランジスタのゲートに印加されるターンオン電圧が前記リセットトランジスタのゲート電圧より低いように前記駆動スイッチング信号の特性を変更するように具現されることができる。
【００２４】
好ましくは、前記媒介回路は、前記トランスファートランジスタに対する駆動スイッチング信号のターンオン電圧レベルを低減するためのターンオンレベルダウンシフト回路を含むことができる。
【００２５】
好ましくは、前記ターンオンレベルダウンシフト回路は、電圧分配器を含むか、又は、プルアップ用ＰＭＯＳトランジスタと、プルダウン用ＮＭＯＳトランジスタと、プルアップ用ＰＭＯＳトランジスタのソースとターンオン電圧端との間に連結された電圧降下用素子とを含むＣＭＯＳインバータ回路を含むことができる。
【００２６】
好ましくは、前記媒介回路は、前記駆動回路のスイッチング信号のうちリセットトランジスタに対するリセット信号のターンオン電圧レベルを高めるためのターンオンレベルアップシフト回路を含むことができ、前記リセットトランジスタのドレインに印加される電源電圧を高めるための電源電圧アップシフト回路をさらに含むことができる。
【００２７】
好ましくは、前記媒介回路は、前記トランスファートランジスタに対する駆動スイッチング信号のターンオフ電圧レベルを低減するためのターンオフレベルシフト回路をさらに含むことができる。
【００２８】
上記目的を達成するための本発明の他の側面によるイメージセンサは、光電子を発生させるフォトダイオードと、前記光電子を拡散ノードに伝達するトランスファートランジスタと、前記拡散ノードをリセットするためのリセットトランジスタとを含む感光ピクセルと、前記トランスファートランジスタ及び前記リセットトランジスタに対する駆動スイッチング信号を生成する駆動回路と、前記駆動スイッチング信号をホール−蓄積モードで駆動するために信号の特性を変更する媒介回路とを含むことを特徴とする。
【００２９】
本発明は、トランスファートランジスタを類似ピンチオフで動作させることを含むことを特徴としている。ここで、類似ピンチオフとは、ステーディ状態（steady-state）のピンチオフと類似した概念であるが、若干異なる側面があるので、類似ピンチオフと命名した。すなわち、トランスファートランジスタに加えられる電圧の条件からみれば、トランスファートランジスタのゲートに加えられる電圧がソースよりしきい電圧以上に大きいが、拡散ノードの電圧と比較する時は、トランスファートランジスタチャンネルと拡散ノード間のしきい電圧（threshold voltage）より小さいことを意味する。このようにする場合、一般ステーディ状態であると仮定すれば、拡散ノード電圧によって電流が変わらないように飽和領域（saturation region）で動作するようにすることと類似した概念である。
【００３０】
このように類似ピンチオフ条件を達成するためには、トランスファートランジスタのゲートに加えられる電圧を低減したり、拡散ノードの電圧を高めればよい。
【００３１】
上記目的を達成するための本発明のイメージセンサは、光電子を発生させる受光素子と、前記光電子を拡散ノードに伝達するトランスファートランジスタと、前記拡散ノード及びフォトダイオードをリセットするためのリセットトランジスタとを含む感光ピクセルと、前記トランスファー及びリセットトランジスタに対するスイッチング信号を生成する駆動回路と、前記駆動回路のスイッチング信号を変換して前記感光ピクセルに供給し、前記トランスファートランジスタに対する駆動信号のライジングを緩和させるライジング緩和回路及び／又は前記トランスファートランジスタに対する駆動スイッチング信号のターンオン電圧レベルを低減するためのターンオン及び／又はターンオフレベルシフト回路とを含む媒介回路を含むことを特徴とする。
【００３２】
本発明のイメージセンサは、フォトダイオードで生成された光誘発電荷をフローティング拡散ノードに伝達するためのトランスファートランジスタを含み、前記トランスファートランジスタがターンオン時に常に類似ピンチ−オフモードで動作するように駆動条件を変化させる媒介回路を含むこと特徴がある。
【００３３】
前記駆動条件変化の具体的な方法は、前記トランスファートランジスタのターンオン区間の一部または全部の区間の間に、前記トランスファートランジスタのチャンネル電位を前記フローティング拡散ノードの電位より低く制御することである。このために、フローティング拡散ノード電位は、トランスファートランジスタゲートに加えられるターンオン電位から前記トランスファートランジスタのしきい電位を差し引いた値より大きくなければならないので、前記トランスファートランジスタのゲート電位を前記フローティング拡散ノードの電位にしきい電圧を加えた電位より低く制御すればよい。本発明では、前記駆動方法を具現するために媒介回路を使用するが、これは、従来技術によるイメージセンサで変更を最小化して関連費用を節減するためである。
【発明の効果】
【００３４】
前記構成による本発明のイメージセンサを実施することにより、低い動作電圧環境でも暗電流及びその他ノイズを効果的に抑制することができるという効果がある。
【００３５】
また、本発明は、従来技術の場合と同じ構造のフォトダイオード及びトランスファートランジスタに加えられるスイッチング信号を変更することによって改善を得ることができるので、従来技術から改善が容易であるという効果がある。
【００３６】
また、本発明は、別途の完全空乏（または完全リセット）構造のピンドフォトダイオードを形成しなくとも、暗電流及びその他ノイズを抑制することができるという効果がある。
【００３７】
また、本発明は、このような効果を得るために簡単な回路の変更だけでも可能であるという長所があり、追加的に状況に応じて他の条件でピクセルを駆動することができるという柔軟さを有することができる。
【発明を実施するための最良の形態】
【００３８】
本発明は、情報通信部及び情報通信研究振興院のIT新成長動力核心技術開發事業として行った研究から導出された[課題固有番号:2006-S-004-01、 課題名:シリコン基盤超高速光インタコネクション IC]。
【００３９】
以下、添付の図面を参照して、本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は、様々な異なる形態で具現されることができ、後述する実施例に限定されない。
【００４０】
例えば、下記の実施例では、本発明の感光ピクセルを４−トランジスタＣＭＯＳイメージセンサに適用した具現で具体化して説明するが、フォトダイオードと、フォトダイオードで生成された光誘発電荷を移動させるためのトランジスタとを備えた他のイメージセンサ構造、例えば、ＣＣＤの低電圧出力端センシング回路にも適用することができ、これもまた本発明の権利範囲に属することは自明である。
【００４１】
本実施例のイメージセンサは、大きく感光ピクセル、駆動回路、及び媒介回路に区分して考察することができる。これらのうち、駆動回路は、従来技術による一般的なＣＭＯＳイメージセンサ内の駆動回路を適用するので、その詳細な説明は省略する。一般的な駆動回路は、ＣＭＯＳイメージセンサ内の各トランジスタのゲートにターンオン電圧としてＶＤＤで表現されるイメージセンサに供給される電源電圧を印加し、ターンオフ電圧としてイメージセンサに供給される接地電圧を印加する。
【００４２】
図２ａは、本実施例のＣＭＯＳイメージセンサに適用できる一般的な構造のフォトダイオード及びトランスファートランジスタを備えた感光ピクセルを示し、図２ｂは、本実施例のＣＭＯＳイメージセンサに適用するにさらに有利な構造を有する感光ピクセルを示している。
【００４３】
図２ｂでは、４−トランジスタ感光ピクセル構造でフォトダイオードＰＤ、トランスファートランジスタＴｘ及びフローティング拡散領域１３１だけを示し、図示のトランスファートランジスタＴｘは、ゲート３１０、ゲート酸化膜３２０、及びｐ型基板３６０からなり、フォトダイオード領域ＰＤは、フォトダイオード（ｎタイプ）ドーピング領域３５０と表面ｐ＋タイプドーピング領域３３０とからなり、拡散ノード３４０は、ｎ＋タイプからなる。この時、表面ｐ０タイプドーピング領域３３０に隣接してトランスファートランジスタに当接するｐ−タイプドーピング領域３３２を形成したが、本実施例では、前記ｐ＋タイプドーピング領域３３２にトランスファートランジスタＴＸのゲートに負の電圧を印加する時、追加的にホールを蓄積（accumulation）する方式を用いてイメージセンサの性能を向上させることができる。
【００４４】
図示の構造のトランスファートランジスタを製造する方法は、いろいろなものが挙げられるが、それらのうち従来技術によるイメージセンサ製造工程の修正を最小化させることができる製造方法は次の通りである。一般的なフォトダイオードのｐタイプレイヤ３３０は、ゲートオキサイドの形成後、ホウ素のようなｐタイプドーパント物質をインプラントして形成することが一般的であるが、この時、後続の熱処理工程などにより前記インプラントされたドーパント物質の境界部の一部がゲートオキサイドの下方に拡散（out diffusion）される現象が発生する。従来技術の場合には、前記ドーパント物質の拡散を最小化させるために努力したが、本実施例では、前記ドーパント物質の拡散を最適化させて、前記ゲート電極３１０とオーバーラップされるｐタイプ領域３３２を形成させる。すなわち、前記フォトダイオードの２個のｐタイプレイヤ３３０、３３２のうち前記ゲート電極３１０とオーバーラップされる領域３３２を前記ドーパント物質の水平方向の拡散作用により形成されるようにするものである。
【００４５】
本実施例のトランスファートランジスタの他の製造方法として、前記ゲート電極３２０を形成する前に別途の適切なリソグラフィ工程及び後続する適当な積層工程によって、前記ゲート電極３１０とオーバーラップされるｐタイプ領域３３２をフォトダイオード本来のｐタイプ領域３３０と一体に形成したり、独立的に形成することができる。
【００４６】
後者の場合、前記ｐ＋タイプドーピング領域３３２は、フォトダイオードの表面ｐタイプドーピング領域とは異なるパターンでドーピングされる。フォトダイオードの表面ｐタイプドーピング領域は、感光効率及び／またはリセット効率のために二重ドーピング以上の多少複雑なドーピングで形成されることが一般的である。本発明の思想によるｐタイプドーピング領域３３２は、ホールの蓄積及び電荷伝達効率を高めるためのものであるから、これに有利な方式でドーピングが行わなければならないし、二重ドーピングが不要であることもでき、前記表面ｐ＋タイプ領域２３０のような薄い厚さを有することを要求されないこともできる。一般的に充分の厚さのｐ＋タイプ領域３３２は、ゲートオキサイド３２０下部のｐタイプドーピング領域３３２によるトラップ除去効果を最大化することができる。
【００４７】
以下、本発明の思想による媒介回路の構成について説明する。本実施例の媒介回路は、入力波形を入力されて、好ましくは、トランスファートランジスタのターンオンまたはターンオフ電位を類似−ピンチオフ状態で動作し、かつホール−蓄積モードで動作するためにオン電圧、オフ電圧、オン−オフ変換傾きなどの機能を１つ以上備えている。
【００４８】
具体的に、本発明の媒介回路は、感光ピクセルのトランスファートランジスタのゲートに印加されるスイッチング信号のターンオン／オフレベルまたは傾きを変更したり、リセットトランジスタのゲートに印加されるスイッチング信号のターンオンレベルを変更したり、リセットトランジスタのドレイン電圧を変更する役目を行う。
【００４９】
また、本発明のイメージセンサは、前記媒介回路と共に、基板に負（−）の電圧をバイアスするように具現することもきる。負の電圧は、電荷ポンピングのような技術によって自体的に生成されることもでき、外部から供給されることもできる。
【００５０】
図３ａ及び図３ｂは、本実施例の媒介回路のイメージセンサ内の連結構造の一実施例を示している。図示の媒介回路１０００は、感光ピクセル２０００のトランスファートランジスタに対するスイッチング信号Ｔｘだけを変形しており、駆動回路３０００及び感光ピクセル２０００と同じレベルの電源電位及び接地電位を印加されているが、具現によっては異なるレベルの電位を印加されることもできる。一方、図３ｂでは、図３ａの構造に後述するリセットトランジスタに対するスイッチング信号Ｒｘを変形する機能をさらに備えた媒介回路１０００’を示している。
【００５１】
本発明の思想による媒介回路を構成できるトランスファートランジスタに対する前記ターンオンレベルダウンシフト回路、ターンオフレベルシフト回路及びライジング緩和回路各々について考察する。
【００５２】
前記ターンオンレベルシフト回路は、単純に、抵抗素子からなる電圧分配器を使用して入力されたスイッチング信号のターンオンレベルを低減するように具現したり（この場合、ターンオフレベルは、０に近いので、電圧分配器による変動は微小である）、プルアップ用ＰＭＯＳトランジスタのソースを電圧降下用トランジスタやダイオードを経由して電源電圧端に連結した構造のＣＭＯＳラッチ回路やＣＭＯＳインバータ回路を含むことによって具現することができる。
【００５３】
前記ターンオンレベルシフト回路によるターンオンレベルがシフトされたスイッチング信号が感光ピクセルのトランスファートランジスタのゲートに供給される時の効果について説明する。
【００５４】
図４ａは、従来技術によるトランスファートランジスタゲートに加えられるスイッチング信号を示している。図示のように、従来技術では、リセットトランジスタスイッチング信号ＲｘＰのターン／オフレベルと、トランスファートランジスタのスイッチング信号ＴｘＰ＿Ｐのターン／オフレベルＶｏｎ、Ｖｏｆｆとは同一であることが分かる。ここで、Ｖｏｎは、一般的に図１の電源電位ＶＤＤ値であり、Ｖｏｆｆは、接地（ground）電位値である。
【００５５】
図４ｂは、本実施例によってトランスファートランジスタゲートに加えられるスイッチング信号の一実施例を示している。図示のスイッチング信号を時間別に考察すれば、フォトダイオードのリセット区間３４２、拡散ノードリセット区間３４４、光子による電子の蓄積区間３４８、フォトダイオードに累積された電子を拡散ノードに移す区間３４６に分けられる。追加的にリード（read）区間３４９が存在し、この時は、いろいろなピクセルが順に読み出される区間に該当し、一般的に光子による電子の蓄積区間３４８より短い。
【００５６】
図示のリセット及びトランスファーの一部または全部となるフォトダイオードのリセット３４２、３４６区間の一部または全部になる、図面で３４２で表示される区間では、前記トランスファートランジスタのゲートに類似ピンチ−オフ電位を印加する。
【００５７】
前記類似ピンチ−オフ電位の印加は、トランスファートランジスタのチャンネルの電荷が他の部分の電荷、例えばフローティングノードの電荷の影響を少なく受けるように駆動する類似−ピンチオフ状態で形成することにある。すなわち、トランスファートランジスタに大きい電圧を加えるほどフローティングノードとトランスファートランジスタのチャンネルとが互いに連結され、フローティングノードの電荷がトランスファートランジスタのチャンネルに流入するようになる。このような現象によって、トランスファートランジスタのリセット及び光誘発電荷の電荷移動に影響を及ぼすようになり、色々なピクセルの特性悪化をもちらすようになる。トランスファートランジスタのターンオン電圧として前記類似ピンチ−オフ電位を印加することによって、前述のような問題点が解決され、製造工程上のバラツキによるイメージセンサの品質低下を防止することができる。
【００５８】
一方、前記類似ピンチ−オフ電位は、リセットトランジスタとトランスファートランジスタのしきい電圧とが同一であるという仮定下でリセットトランジスタのゲートに加えられる電位より若干（好ましくは０．１ＶからＶＤＤ／２）低い値を有するようになり、このような類似ピンチ−オフ電位を通じてリセットと光誘発電荷移動がなされる。このように駆動すれば、前述したように、トランスファートランジスタのチャンネルに移送される電荷量が他の電荷量、例えばフローティングノードの電荷量に影響を少なく受けて既存の具現方法に比べて改善する効果がある。
【００５９】
既存の具現方法は、リセットトランジスタ及びトランスファートランジスタのゲートに共に電源電圧ＶＤＤを用いて駆動するようにしており、これは、トランスファートランジスタとリセットトランジスタのしきい電圧が同一であることを考慮する時、トランスファートランジスタのチャンネルの電荷量がフローティングノードの電荷量によって十分に影響を受けることができることを意味する。
【００６０】
すなわち、完全に空乏されていないフォトダイオードの場合においても、リセットされない電荷の量が類似ピンチ−オフ状態の特性によって常に一定であり、他の環境因子の変化に影響が小さいので、前記リセットされない電荷の量に該当する一定の値を相殺させる場合、従来技術の場合よりノイズが少ない正確な感光値を得ることができるようになる。但し、あまり低いトランスファートランジスタのゲート電位は、むしろフォトダイオードとトランスファートランジスタのチャンネルとの間に存在するバリアー（barrier）を十分に減少させないので、トランスファーやリセット能力を劣化させることができるので、過度に減少させることは好ましくない。また、この方法は、完全空乏型フォトダイオードでも同様の効果を有することができる。
【００６１】
本発明の説明で前記類似ピンチ−オフ状態という用語は、物理的にモストランジスタの動作モードのうちピンチ−オフモードと類似の状態になることを勘案して命名した。前記類似ピンチ−オフ状態を得るための類似ピンチ−オフゲート電位は、図１のＶＤＤに該当する電源電位より数百ｍＶ低い値から電源電位の半分値間のレベルを有することが好ましい。
【００６２】
図４ｂで３４６で表示される光電子伝達区間でも、前記類似ピンチ−オフ電位をトランスファートランジスタのゲートに印加するように具現することができるが、この場合、類似ピンチオフ状態の安定性を付与し、フォトダイオードからフローティング拡散ノードに移動せずに残っている電荷の量を一定にして、光電子伝達動作の正確性を一層向上させることができる。この場合、リセット時の残余電荷量と読出時の残余電荷量が一定になり、具現によっては別途のＣＤＳ回路を省略することもでき、より簡単な構造のＣＭＯＳイメージセンサを製作することができる。この場合、光電子伝達区間３４６の類似ピンチ−オフ電位及びリセット区間３４２の類似ピンチ−オフ電位を同一に具現することもでき、若干の差異を有するように具現することもできる。
【００６３】
反面、従来技術のようにリセット区間３４６では、電源電位ＶＤＤまたは他の任意の電圧を印加するように具現することもできる。
【００６４】
一方、ピンドフォトダイオードなどを使用してリセットを十分に達成できる場合には、リセット区間３４２では一般ターンオン電位を印加し、光電子伝達区間３４６だけで類似ピンチ−オフ電位を印加するように具現することもできる。
【００６５】
前記ライジング緩和回路は、図５ａに示すように、線形的に遅延されてライジングが行われるようにしたり、図５ｂに示すように、段階的にライジングが行われるようにする。
【００６６】
図５ａの場合、前記ライジング緩和回路は、プルアップ用ＰＭＯＳトランジスタのソース端が電流制限素子を経由してターンオン電圧端に連結され、プルダウン用ＮＭＯＳトランジスタのソース端がターンオフ電圧端に連結される相補型モストランジスタＣＭＯＳインバータを最終出力端に含むラッチ回路で具現することができる。図６ａに前記インバータ回路の概念図を示し、図６ｂには、前記インバータ回路の一実施例を示した。図６ｂの電流制限素子（current limiting device）は、電圧を調整することによって傾きを簡単に変更することができるという長所があるが、プルアップ／ダウンモストランジスタよりチャンネルが小さいモストランジスタで具現することができる。
【００６７】
前記ライジング緩和回路によるライジング時間が遅延されたスイッチング信号が感光ピクセルのトランスファートランジスタのゲートに供給される時の効果について説明する。
【００６８】
トランスファートランジスタに対するスイッチング信号波形のライジングタイム（すなわちleading time）は、類似ピンチ−オフ状態に影響を及ぼすが、ライジングタイムが大きいほどトランスファートランジスタゲートに加える電位の減少量を低減することができる。すなわち、この信号の傾きを小さくするほどより安定的に類似ピンチ−オフ状態で作ることができる。
【００６９】
線形的に遅延されるライジングに対する図５ａは、より安定した類似ピンチ−オフ状態を得るために、ゲートに類似ピンチ−オフ電位をより緩やかに印加するスイッチング信号の他の実施例を示している。図示の３４９区間から３４２区間へ進入する時、トランスファートランジスタのスイッチング電位ＴｘＰ＿１がターンオフ電位Ｖｏｆｆから類似ピンチ−オフ電位Ｖｐｏに上昇するが、図５ａの具現では、信号出力手段に何らの措置を取らない時、一般的なスイッチング制御部出力信号のライジングタイム（以下、「最小ライジングタイム」と称する。）よりライジングタイムが２倍以上長くなったライジングタイムを有する。
【００７０】
段階的に遅延されるライジングに対する図５ｂは、より安定した類似ピンチ−オフ状態を得るために、ゲートに類似ピンチ−オフ電位を段階的に印加するスイッチング信号を示す。図示の３４９区間から３４２区間へ進入する時、トランスファートランジスタのスイッチング電位ＴｘＰ＿１がターンオフ電位Ｖｏｆｆから類似ピンチ−オフ電位Ｖｐｏに上昇させるが、図５ｂの具現では、一旦第１類似ピンチ−オフ電位Ｖｐｏ１に上昇させた後、所定時間後にさらに第２類似ピンチ−オフ電位Ｖｐｏ２に上昇する。具現によっては、３個以上の段階的電位を印加することもでき、段階的に電位を増加させて最終的に電源電位ＶＤＤを印加することもできる。ゲート電位を段階的に順次に増加させる場合、電源電位ＶＤＤと同じレベルになっても、トランスファートランジスタは、ある程度は類似ピンチ−オフ状態を維持することができるようになる。
【００７１】
このような多数段階（multi-level）でトランスファートランジスタを駆動すれば、トランスファートランジスタが類似ピンチ−オフ状態にとどまることができるようにするのに役立つ。すなわち、図５ａの方法及び図５ｂの方法は、トランスファートランジスタのゲートに加えられるスイッチング信号の時間当たり上昇幅を低減することによって、フローティング拡散ＦＤノードの電位上昇に比べてチャンネルの電位上昇を最大限抑制することによって、トランスファートランジスタが類似ピンチ−オフ領域にとどまることができるようにする。
【００７２】
以下、ターンオフレベルシフト回路について説明する。
【００７３】
前記ターンオフレベルシフト回路は、イメージセンサが入力される駆動用接地電位より低い電位をターンオフレベルとして使用するので、イメージセンサ内に駆動用接地電位より低い電位を生成する回路がある場合には、前記回路で生成された電位を入力されて使用したり、電位を低減するための別途の電荷ポンプ（負の方向にポンピングが行われる）を備えることができる。
【００７４】
前記ターンオフレベルシフト回路は、前記別途の電荷ポンプと一緒に、プルダウン用ＮＭＯＳトランジスタのソースを前記電荷ポンプにより生成された接地電圧より低い電位に連結した構造のＣＭＯＳラッチ回路やＣＭＯＳインバータ回路を含むことができる。
【００７５】
前述のようなスイッチング信号波形の変形は、特に図２ｂの構造のイメージセンサの場合に有用なので、前記ターンオフレベルシフト回路によるターンオフレベルがシフトされたスイッチング信号が感光ピクセルのトランスファートランジスタのゲートに供給される時の効果について構造を示す図２ｂとタイミングを示す図７を共に参照して説明する。
【００７６】
集光（integration）区間３４８にトランスファートランジスタのゲート３１０に一定の負のオフセット電位Ｖｏｓを加え、これにより、ゲート酸化膜３２０を介してトランスファートランジスタに当接したｐタイプドーピング領域３３２にホールを蓄積できるようにする。この場合、トランスファートランジスタに当接したｐ−タイプドーピング領域３３２でトラップが非活性化され、電子−ホールの対が減少し、暗電流が減少するようになる。共に、トランスファートランジスタがオフとされる区間に加えられたゲート３１０電位は、ゲート酸化膜３２０下方のポテンシャルバリアーを増加させて、フォトダイオードに集めることができる電子の収容量（well capacity）を増加させるようになる。
【００７７】
前記図面では、リード区間３４９も同じオフセット電位Ｖｏｓを加えたが、具現によっては接地電位Ｖｏｆｆなど他の電位を加えることもできる。前記負のオフセット電位は、約−０．１Ｖと−１．０Ｖ間で最もトラップの非活性化程度が優秀な地点で確定することが最適の性能を得ることができる。
【００７８】
本発明で使用するオフセット電位は、電源電位に比べて小さい絶対値の負の電位を要求するので、オフセット電位を生成するのに必要なポンピング回路構成の負担が大きくないし、電圧分配器などの公知の技術で容易に具現することができる。
【００７９】
次に、リセットトランジスタに対するスイッチング信号またはドレイン電圧を変更する場合について考察する。
【００８０】
図８は、リセットトランジスタに対するスイッチング信号及びドレイン電圧を変更する媒介回路のイメージセンサ内の連結構造の一実施例を示し、図９ａ及び図９ｂは、従来技術の場合と、図８の媒介回路を使用した場合のスイッチング信号を比較図示している。
【００８１】
図８では、媒介回路１００１が変形した電源電圧は、リセットトランジスタのドレイン電圧だけで供給することもでき、感光ピクセルに対する全体電源電圧として供給することもできる。また、具現によっては、電源電圧調整部分は省略することもできる。
【００８２】
本発明の類似ピンチオフのための最も重要な概念は、拡散ノードの電圧をトランスファートランジスタＴＸのチャンネルの電位（potential）より十分に高く維持することであり、これを具現するための方法として、トランスファートランジスタゲートの電圧を低減したり、リセットトランジスタゲートの電圧を高めればよい。このような方式は、既存のトランスファー／リセットトランジスタのゲートに同じ電圧を加えるものでなく、リセットトランジスタのゲート電圧をトランスファートランジスタより高く加えて一定の電圧差異を形成すればよい。
【００８３】
従来技術と本実施例の場合を比較した図９ａ及び図９ｂから分かるように、リセットトランジスタのゲートターンオン電圧を増加する場合（Ｖｘ分だけ）、拡散ノードの全体電圧が増加する影響の効果を有することができる（すなわち、図９ｂで点線で示す波形から実線で示す波形への電圧増加が発生する）。拡散ノードの電圧が一般的な水準である時は、類似−ピンチオフモード駆動のためには、トランスファートランジスタゲートの電圧が低くならなければならないことを考慮する時、リセットトランジスタのゲートターンオン電圧を増加させて、類似−ピンチオフで駆動することができることは、有用な代案になることができる。
【００８４】
ところが、一つ考慮すべき要素としては、リセットトランジスタゲートターンオン電圧上昇だけで拡散ノードの電圧を上昇させる方法は限界がある。なぜなら、リセットトランジスタのドレインが感光ピクセルの電源電圧ＶＤＤに連結されているため、ソースの電圧は、電源電圧以上に上昇することが難しい。たとえリセットトランジスタがオフとされる場合にも、チャンネルの電荷がドレインとソースに移動して拡散ノードの電圧が追加的に減少するので、リセットトランジスタゲートターンオン電圧を増加することで拡散ノードの電圧を若干増加させることができるが、電源電圧に近く増加させることは難しい。したがって、仮にさらに大きい電圧差異で拡散ノード電圧を増加することを希望する場合には、リセットトランジスタのドレインに電源電圧より高い電圧を加えたり、リセットトランジスタのドレインに連結された感光ピクセルの電源電圧を高めなければならない。図８では、感光ピクセル自体の電源電圧を高める構造を採択した。
【００８５】
ピクセルの共通ノード、すなわち一般的にピクセル基板電圧を負に設定すれば、フォトダイオードのリセット及び光によって誘発された電子の移動を円滑にしてピクセルの特性を改善することができるが、図１０及び図１１は、これを表示した実施例である。特に、負の電圧を基板に加えるためには、基板に図１０またはこれと類似の構造があって、基板全体に加えられる接地電源に比べて低い電圧を加えることができるノードが存在することができる。また、図１０では、追加的なｐ基板にｎ基板を下向きにしてｐ基板に負の電圧がフォワード電流無しに加えられることができるようにした構造であり、これと同様に具現できる方法は、ピクセルのｐ基板にｐ基板よりさらに低い濃度のｐ基板で具現する方法があり得ることは、この発明を通じて推測できる当然の結果である。
【００８６】
以上、本発明を好ましい実施例により詳細に説明したが、本発明は、前記実施例に限定されず、本発明の技術的思想の範囲内で当分野における通常の知識を有する者によっていろいろな変形が可能である。
【００８７】
例えば、図４ｂ、図５ａ、図５ｂ及び図７に示すスイッチング信号波形だけでなく、各図面のスイッチング波形の特徴部を２個以上備えた他のスイッチング信号波形でも具現が可能であり、その詳細な内容は、前記説明から類推が可能である。
【００８８】
例えば、上記の説明は、フォトダイオードを部分空乏（partially depleted）させる条件で具体化したが、ピンドフォトダイオードをピンニングして使用する条件でも適用可能である。すなわちいくらピンニング電圧でピンニングされたダイオードであるとしても、トランスファートランジスタを類似ピンチ−オフ状態で動作させれば、フローティング拡散ノードの電圧に関係なくトランスファーとリセットになるので、この方法を使用しないものより優れた特性を有することができる。
【図面の簡単な説明】
【００８９】
【図１】一般的な４−トランジスタＣＭＯＳイメージセンサ内の感光ピクセルの構造を示す回路図である。
【図２ａ】本発明のＣＭＯＳイメージセンサに含むことができる従来技術による感光ピクセルのフォトダイオード及びトランスファートランジスタ領域を示す断面図である。
【図２ｂ】本発明のＣＭＯＳイメージセンサに含むことができる中間ドーピング領域が存在する感光ピクセルのフォトダイオード及びトランスファートランジスタ領域を示す断面図である。
【図３ａ】本発明の各一実施例によるＴＸ又はＴＸ及びＲＸ信号変換部を含むＣＭＯＳイメージセンサの全体構成を示すブロック図である。
【図３ｂ】本発明の各一実施例によるＴＸ又はＴＸ及びＲＸ信号変換部を含むＣＭＯＳイメージセンサの全体構成を示すブロック図である。
【図４ａ】従来技術によるトランスファートランジスタ駆動方法を示すタイミング図である。
【図４ｂ】本発明の一実施例によるターンオン電圧調整部を含むトランスファートランジスタ駆動方法を示すタイミング図である。
【図５ａ】本発明の他の実施例によるターンオン傾きまたは段階別増加の変換部を含むトランスファートランジスタ駆動方法を示すタイミング図である。
【図５ｂ】本発明の他の実施例によるターンオン傾きまたは段階別増加の変換部を含むトランスファートランジスタ駆動方法を示すタイミング図である。
【図６ａ】本発明の一実施例に含まれるライジング緩和回路の一実施例の具現可能な回路概念図である。
【図６ｂ】本発明の一実施例に含まれるライジング緩和回路の一実施例の例示的回路図である。
【図７】本発明のさらに他の実施例によるターンオフ電圧またはターンオン電圧の変更を含むトランスファートランジスタ駆動方法を示すタイミング図である。
【図８】図７の実施例を具現するのに使うことができるＣＭＯＳイメージセンサの全体構成を示すブロック図である。
【図９ａ】従来技術によるリセットトランジスタ駆動方法を示すタイミング図である。
【図９ｂ】本発明のさらに他の実施例によるリセットトランジスタ駆動方法を示すタイミング図である。
【図１０】基板に負のオフセット電圧を印加できる構造を含む本発明のさらに他の実施例による感光ピクセルを示す断面図である。
【図１１】図１０の実施例を具現するのに使うことができるＣＭＯＳイメージセンサの断面を示すブロック図である。
【符号の説明】
【００９０】
１０００  媒介回路
２０００  ピクセル
３０００  駆動回路
【図１】
2008104186.tif 000003
【図２ａ】
2008104186.tif 000004
【図２ｂ】
2008104186.tif 000005
【図３ａ】
2008104186.tif 000006
【図３ｂ】
2008104186.tif 000007
【図４ａ】
2008104186.tif 000008
【図４ｂ】
2008104186.tif 000009
【図５ａ】
2008104186.tif 000010
【図５ｂ】
2008104186.tif 000011
【図６ａ】
2008104186.tif 000012
【図６ｂ】
2008104186.tif 000013
【図７】
2008104186.tif 000014
【図８】
2008104186.tif 000015
【図９ａ】
2008104186.tif 000016
【図９ｂ】
2008104186.tif 000017
【図１０】
2008104186.tif 000018
【図１１】
2008104186.tif 000019