(57)【要約】【課題】画素回路の簡素化によりディスプレイの高精細化を可能にし且つトランジスタの移動度バラツキ補正機能を有するする表示装置を提供する。【解決手段】サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０１から供給された制御信号に応じて導通し、信号線ＤＴＬ１０１から供給された信号電位をサンプリングして保持容量３Ｃに保持する。駆動用トランジスタ３Ｂは、電源線ＤＳＬ１０１から電流の供給を受け保持容量３ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。スキャナ１０４は、信号線ＤＴＬ１０１が信号電位にある時間帯にサンプリング用トランジスタ３Ａを導通状態にするため、この時間帯よりパルス幅の短い制御信号を走査線ＷＳＬ１０１に出力し、以って保持容量３Ｃに信号電位を保持する際駆動用トランジスタ３Ｂの移動度に対する補正を信号電位に加える。【選択図】図３Ｂ
2008032863.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された電源線とを備え、
前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各電源線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、
該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該電源線に接続し、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、
前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された信号電位をサンプリングして該保持容量に保持し、
前記駆動用トランジスタは、第１電位にある該電源線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流し、
前記主スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを導通状態にするため、該時間帯よりパルス幅の短い該制御信号を該走査線に出力し、以って前記保持容量に信号電位を保持する際該駆動用トランジスタの移動度に対する補正を信号電位に加えることを特徴とする表示装置。
【請求項２】
前記主スキャナは、該保持容量に信号電位が保持された時点で、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持することを特徴とする請求項１記載の表示装置。
【請求項３】
前記電源スキャナは、該サンプリング用トランジスタが信号電位をサンプリングする前に、第１タイミングで該電源線を第１電位から第２電位に切り換え、
前記主スキャナは、同じく該サンプリング用トランジスタが信号電位をサンプリングする前に、第２タイミングで該サンプリング用トランジスタを導通させて該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該駆動用トランジスタのソースを第２電位にセットし、
前記電源スキャナは、該第２タイミングの後の第３タイミングで、該電源線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持しておくことを特徴とする請求項１記載の表示装置。
【請求項４】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された電源線とを備え、
前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各電源線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、
該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該電源線に接続し、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置の駆動方法であって、
前記サンプリング用トランジスタが、該走査線から供給された制御信号に応じて導通し、該信号線から供給された信号電位をサンプリングして該保持容量に保持し、
前記駆動用トランジスタが、第１電位にある該電源線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流し、
前記主スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを導通状態にするため、該時間帯よりパルス幅の短い該制御信号を該走査線に出力し、以って前記保持容量に信号電位を保持する際該駆動用トランジスタの移動度に対する補正を信号電位に加えることを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動により発光素子を駆動するトランジスタの閾電圧や移動度がばらついてしまう。また、有機ＥＬデバイスの特性が経時的に変動する。この様な駆動用トランジスタの特性ばらつきや有機ＥＬデバイスの特性変動は、発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したトランジスタや有機ＥＬデバイスの特性変動を補正する必要がある。従来からかかる補正機能を画素毎に備えた表示装置が提案されている。しかしながら、従来の補正機能を備えた画素回路は、補正用の電位を供給する配線と、スイッチング用のトランジスタと、スイッチング用のパルスが必要であり、画素回路の構成が複雑である。画素回路の構成要素が多いことから、ディスプレイの高精細化の妨げとなっていた。
【課題を解決するための手段】
【０００５】
上述した従来の技術の課題に鑑み、本発明は画素回路の簡素化によりディスプレイの高精細化を可能にした表示装置及びその駆動方法を提供することを一般的な目的とする。特に、配線容量や配線抵抗に起因する制御パルスや映像信号の伝播遅延あるいは波形劣化に関わらず、映像信号のサンプリング動作や補正機能を確実に行うことの出来る表示装置及びその駆動方法を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、基本的に画素アレイ部とこれを駆動する駆動部とからなる。前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された電源線とを備えている。前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各電源線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備えている。前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含む。前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該電源線に接続し、前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している。前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された信号電位をサンプリングして該保持容量に保持する。前記駆動用トランジスタは、第１電位にある該電源線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流す。前記主スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを導通状態にするため、該時間帯よりパルス幅の短い該制御信号を該走査線に出力し、以って前記保持容量に信号電位を保持する際該駆動用トランジスタの移動度に対する補正を信号電位に加えることを特徴とする。
【０００６】
好ましくは前記主スキャナは、該保持容量に信号電位が保持された時点で、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持する。又前記電源スキャナは、該サンプリング用トランジスタが信号電位をサンプリングする前に、第１タイミングで該電源線を第１電位から第２電位に切り換え、前記主スキャナは、同じく該サンプリング用トランジスタが信号電位をサンプリングする前に、第２タイミングで該サンプリング用トランジスタを導通させて該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該駆動用トランジスタのソースを第２電位にセットし、前記電源スキャナは、該第２タイミングの後の第３タイミングで、該電源線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持しておく。
【発明の効果】
【０００７】
本発明によれば、有機ＥＬデバイスなどの発光素子を画素に用いたアクティブマトリクス型の表示装置において、各画素が駆動用トランジスタの移動度補正機能を備えており、望ましくは駆動用トランジスタの閾電圧補正機能や有機ＥＬデバイスの経時変動補正機能（ブートストラップ動作）も備えており、高品位の画質を得ることが出来る。従来このような補正機能を備えた画素回路は構成素子数が多いためレイアウト面積が大きくなり、ディスプレイの高精細化には不向きであったが、本発明では電源電圧をスイッチングすることにより構成素子数と配線数を削減し、画素のレイアウト面積を小さくすることが可能である。これにより高品位且つ高精細なフラットディスプレイを提供することが可能になる。
【０００８】
特に本発明では信号線が信号電位にある時間帯にサンプリングトランジスタを導通状態にするため、この時間帯よりパルス幅の短い制御信号を走査線に出力し、以って保持容量に信号電位を保持する際駆動用トランジスタの移動度に対する補正を信号電位に加えている。換言すると、サンプリング用トランジスタを導通状態に置くための制御信号パルスは必ず映像信号線が信号電位にある時間帯に入るようにしている。かかる構成により、配線容量や配線抵抗の影響で制御信号パルスや映像信号波形に伝播遅延もしくは波形劣化が生じても、常に映像信号を保持容量に保持するためのサンプリング動作やこれに合せた駆動用トランジスタの移動度補正動作を行うことが可能になる。制御信号パルスが画素アレイで構成される画面内でばらついても、サンプリングされる信号電位はばらつくことなく輝度ムラが発生する恐れが無い。これにより良好な画質の表示装置を得ることが出来る。
【発明を実施するための最良の形態】
【０００９】
以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の理解を容易にし且つ背景を明らかにするため、図１を参照して表示装置の一般的な構成を簡潔に説明する。図１は、一般的な表示装置の一画素分を示す模式的な回路図である。図示する様にこの画素回路は、直交配列した走査線１Ｅと信号線１Ｆの交差部に、サンプリング用トランジスタ１Ａが配置されている。このサンプリング用トランジスタ１ＡはＮ型であり、そのゲートが走査線１Ｅに接続し、ドレインが信号線１Ｆに接続している。このサンプリング用トランジスタ１Ａのソースには保持容量１Ｃの一方の電極と、駆動用トランジスタ１Ｂのゲートとが接続されている。駆動用トランジスタ１ＢはＮ型で、そのドレインには電源供給線１Ｇが接続し、そのソースには発光素子１Ｄのアノードが接続している。保持容量１Ｃの他方の電極と発光素子１Ｄのカソードは、接地配線１Ｈに接続している。
【００１０】
図２は、図１に示した画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは、信号線（１Ｆ）から供給される映像信号の電位（映像信号線電位）をサンプリングし、有機ＥＬデバイスなどからなる発光素子１Ｄを発光状態にする動作を表している。走査線（１Ｅ）の電位（走査線電位）が高レベルに遷移することで、サンプリング用トランジスタ（１Ａ）はオン状態となり、映像信号線電位を保持容量（１Ｃ）に充電する。これにより駆動用トランジスタ（１Ｂ）のゲート電位（Ｖｇ）は上昇を開始し、ドレイン電流を流し始める。その為発光素子（１Ｄ）のアノード電位は上昇し発光を開始する。この後走査線電位が低レベルに遷移すると保持容量（１Ｃ）に映像信号線電位が保持され、駆動用トランジスタ（１Ｂ）のゲート電位が一定となり、発光輝度が次のフレームまで一定に維持される。
【００１１】
しかしながら駆動用トランジスタ（１Ｂ）の製造プロセスのばらつきにより、各画素ごとに閾電圧や移動度などの特性変動がある。この特性変動により、駆動用トランジスタ（１Ｂ）に同一のゲート電位を与えても、画素毎にドレイン電流（駆動電流）が変動し、発光輝度のばらつきになって現れる。また有機ＥＬデバイスなどからなる発光素子（１Ｄ）の特性の経時変動により、発光素子（１Ｄ）のアノード電位が変動する。アノード電位の変動は駆動用トランジスタ（１Ｂ）のゲート‐ソース間電圧の変動となって現れ、ドレイン電流（駆動電流）の変動を引き起こす。この様な種々の原因による駆動電流の変動は画素ごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。
【００１２】
図３Ａは、本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に、本表示装置１００は、画素アレイ部１０２とこれを駆動する駆動部（１０３，１０４，１０５）とからなる。画素アレイ部１０２は、行状の走査線ＷＳＬ１０１〜１０ｍと、列状の信号線ＤＴＬ１０１〜１０ｎと、両者が交差する部分に配された行列状の画素（ＰＸＬＣ）１０１と、各画素１０１の各行に対応して配された電源線ＤＳＬ１０１〜１０ｍとを備えている。駆動部（１０３，１０４，１０５）は、各走査線ＷＳＬ１０１〜１０ｍに順次制御信号を供給して画素１０１を行単位で線順次走査する主スキャナ（ライトスキャナＷＳＣＮ）１０４と、この線順次走査に合わせて各電源線ＤＳＬ１０１〜１０ｍに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ＤＳＣＮ）１０５と、この線順次走査に合わせて列状の信号線ＤＴＬ１０１〜１０ｎに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタＨＳＥＬ）１０３とを備えている。
【００１３】
図３Ｂは、図３Ａに示した表示装置１００に含まれる画素１０１の具体的な構成及び結線関係を示す回路図である。図示する様に、この画素１０１は、有機ＥＬデバイスなどで代表される発光素子３Ｄと、サンプリング用トランジスタ３Ａと、駆動用トランジスタ３Ｂと、保持容量３Ｃとを含む。サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１０１に接続し、そのソース及びドレインの一方が対応する信号線ＤＴＬ１０１に接続し、他方が駆動用トランジスタ３Ｂのゲートｇに接続する。駆動用トランジスタ３Ｂは、そのソースｓ及びドレインｄの一方が発光素子３Ｄに接続し、他方が対応する電源線ＤＳＬ１０１に接続している。本実施形態では、駆動用トランジスタ３Ｂのドレインｄが電源線ＤＳＬ１０１に接続する一方、ソースｓが発光素子３Ｄのアノードに接続している。発光素子３Ｄのカソードは接地配線３Ｈに接続している。なおこの接地配線３Ｈは全ての画素１０１に対して共通に配線されている。保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇの間に接続している。
【００１４】
かかる構成において、サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０１から供給された制御信号に応じて導通し、信号線ＤＴＬ１０１から供給された信号電位をサンプリングして保持容量３Ｃに保持する。駆動用トランジスタ３Ｂは、第１電位にある電源線ＤＳＬ１０１から電流の供給を受け保持容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。主スキャナ（ＷＳＣＮ）１０４は、信号線ＤＴＬ１０１が信号電位にある時間帯にサンプリング用トランジスタ３Ａを導通状態にするため、この時間帯よりパルス幅の短い制御信号を走査線ＷＳＬ１０１に出力し、以って保持容量３Ｃに信号電位を保持する際駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位に加える。
【００１５】
図３Ｂに示した画素回路１０１は上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ（ＤＳＣＮ）１０５は、サンプリング用トランジスタ３Ａが信号電位をサンプリングする前に、第１タイミングで電源線ＤＳＬ１０１を第１電位から第２電位に切換える。また主スキャナ（ＷＳＣＮ）１０４は、同じくサンプリング用トランジスタ３Ａが信号電位をサンプリングする前に、第２タイミングでサンプリング用トランジスタ３Ａを導通させて信号線ＤＴＬ１０１から基準電位を駆動用トランジスタ３Ｂのゲートｇに印加すると共に駆動用トランジスタ３Ｂのソースｓを第２電位にセットする。通常上述した第１タイミングは第２タイミングの前に来るが、場合によっては第１タイミングと第２タイミングを逆にしても良い。電源スキャナ（ＤＳＣＮ）１０５は、第２タイミングの後の第３タイミングで、電源線ＤＳＬ１０１を第２電位から第１電位に切換えて、駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧を保持容量３Ｃに保持しておく。かかる閾電圧補正機能により、本表示装置１００は画素毎にばらつく駆動用トランジスタ３Ｂの閾電圧の影響をキャンセルすることが出来る。
【００１６】
図３Ｂに示した画素回路１０１はさらにブートストラップ機能も備えている。即ち主スキャナ（ＷＳＣＮ）１０４は、保持容量３Ｃに信号電位が保持された段階で走査線ＷＳＬ１０１に対する制御信号の印加を解除し、サンプリング用トランジスタ３Ａを非導通状態にして駆動用トランジスタ３Ｂのゲートｇを信号線ＤＴＬ１０１から電気的に切り離し、以って駆動用トランジスタ３Ｂのソース電位（Ｖｓ）の変動にゲート電位（Ｖｇ）が連動しゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持することが出来る。
【００１７】
図４Ａは、図３Ｂに示した画素１０１の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線（ＷＳＬ１０１）の電位変化、電源線（ＤＳＬ１０１）の電位変化及び信号線（ＤＴＬ１０１）の電位変化を表してある。またこれらの電位変化と並行に、駆動用トランジスタ３Ｂのゲート電位（Ｖｇ）及びソース電位（Ｖｓ）の変化も表してある。
【００１８】
このタイミングチャートは、画素１０１の動作の遷移に合わせて期間を（Ｂ）〜（Ｉ）のように便宜的に区切ってある。発光期間（Ｂ）では発光素子３Ｄが発光状態にある。この後線順次走査の新しいフィールドに入ってまず最初の期間（Ｃ）で、電源供給線を低電位に切換える。次の期間（Ｄ）に進み、駆動用トランジスタのゲート電位Ｖｇ及びソース電位Ｖｓを初期化する。この閾値補正準備期間（Ｃ）及び（Ｄ）で駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓをリセットすることで、閾電圧補正動作の準備が完了する。続いて閾値補正期間（Ｅ）で実際に閾電圧補正動作が行われ、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際には、Ｖｔｈに相当する電圧が、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に接続された保持容量３Ｃに書き込まれることになる。
【００１９】
この後移動度補正の為の準備期間（Ｆ）及び（Ｇ）を経て、サンプリング期間／移動度補正期間（Ｈ）に進む。ここで映像信号の信号電位ＶｉｎがＶｔｈに足し込まれる形で保持容量３Ｃに書き込まれると共に、移動度補正用の電圧ΔＶが保持容量３Ｃに保持された電圧から差し引かれる。このサンプリング期間／移動度補正期間（Ｈ）では、信号線ＤＴＬ１０１が信号電位Ｖｉｎにある時間帯にサンプリグ用トランジスタ３Ａを導通状態にするため、この時間帯よりパルス幅の短い制御信号を走査線ＷＳＬ１０１に出力し、以って保持容量３Ｃに信号電位Ｖｉｎを保持する際駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位Ｖｉｎに加えている。
【００２０】
この後発光期間（Ｉ）に進み、信号電圧Ｖｉｎに応じた輝度で発光素子が発光する。その際信号電圧Ｖｉｎは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子３Ｄの発光輝度は駆動用トランジスタ３Ｂの閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお、発光期間（Ｉ）の最初でブートストラップ動作が行われ、駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶを一定に維持したまま、駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。
【００２１】
引き続き図４Ｂ〜図４Ｉを参照して、図３Ｂに示した画素１０１の動作を詳細に説明する。なお、図４Ｂ〜図４Ｉの図番は、図４Ａに示したタイミングチャートの各期間（Ｂ）〜（Ｉ）にそれぞれ対応している。理解を容易にするため、図４Ｂ〜図４Ｉは、説明の都合上発光素子３Ｄの容量成分を容量素子３Ｉとして図示してある。先ず図４Ｂに示すように発光期間（Ｂ）では、電源供給線ＤＳＬ１０１が高電位Ｖｃｃ＿Ｈ（第１電位）にあり、駆動用トランジスタ３Ｂが駆動電流Ｉｄｓを発光素子３Ｄに供給している。図示する様に、駆動電流Ｉｄｓは高電位Ｖｃｃ＿Ｈにある電源供給線ＤＳＬ１０１から駆動用トランジスタ３Ｂを介して発光素子３Ｄを通り、共通接地配線３Ｈに流れ込んでいる。
【００２２】
続いて期間（Ｃ）に入ると図４Ｃに示すように、電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換える。これにより電源供給線ＤＳＬ１０１はＶｃｃ＿Ｌまで放電され、さらに駆動用トランジスタ３Ｂのソース電位ＶｓはＶｃｃ＿Ｌに近い電位まで遷移する。電源供給線ＤＳＬ１０１の配線容量が大きい場合は比較的早いタイミングで電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換えると良い。この期間（Ｃ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
【００２３】
次に期間（Ｄ）に進むと図４Ｄに示すように、走査線ＷＳＬ１０１を低レベルから高レベルに切換えることで、サンプリング用トランジスタ３Ａが導通状態になる。このとき映像信号線ＤＴＬ１０１は基準電位Ｖｏにある。よって駆動用トランジスタ３Ｂのゲート電位Ｖｇは導通したサンプリング用トランジスタ３Ａを通じて映像信号線ＤＴＬ１０１の基準電位Ｖｏとなる。これと同時に駆動用トランジスタ３Ｂのソース電位Ｖｓは即座に低電位Ｖｃｃ＿Ｌに固定される。以上により駆動用トランジスタ３Ｂのソース電位Ｖｓが映像信号線ＤＴＬの基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌに初期化（リセット）される。具体的には駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動用トランジスタ３Ｂの閾電圧Ｖｔｈより大きくなるように、電源供給線ＤＳＬ１０１の低電位Ｖｃｃ＿Ｌ（第２電位）を設定する。
【００２４】
次に閾値補正期間（Ｅ）に進むと図４（Ｅ）に示すように、電源供給線ＤＳＬ１０１が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに遷移し、駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇を開始する。やがて駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。このようにして駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧が保持容量３Ｃに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら保持容量３Ｃ側に流れ、発光素子３Ｄ側には流れないようにするため、発光素子３Ｄがカットオフとなるように共通接地配線３Ｈの電位を設定しておく。
【００２５】
期間（Ｆ）に進むと図４Ｆに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａが一旦オフ状態になる。このとき駆動用トランジスタ３Ｂのゲートｇはフローティングになるが、ゲート−ソース間電圧Ｖｇｓは駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに等しいためカットオフ状態であり、ドレイン電流Ｉｄｓは流れない。
【００２６】
続いて期間（Ｇ）に進むと図４Ｇに示すように、映像信号線ＤＴＬ１０１の電位が基準電位Ｖｏからサンプリング電位（信号電位）Ｖｉｎに遷移する。これにより、次のサンプリング動作及び移動度補正動作の準備が完了する。
【００２７】
サンプリング期間／移動度補正期間（Ｈ）に入ると、図４Ｈに示すように、走査線ＷＳＬ１０１が高電位側に遷移してサンプリング用トランジスタ３Ａがオン状態となる。したがって駆動用トランジスタ３ｂのゲート電位Ｖｇは信号電位Ｖｉｎとなる。ここで発光素子３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため、駆動用トランジスタ３Ｂのドレイン／ソース間電流Ｉｄｓは発光素子容量３Ｉに流れ込み、充電を開始する。したがって駆動用トランジスタ３Ｂのソース電位Ｖｓは上昇を開始し、やがて駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。このようにして、信号電位Ｖｉｎのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｉｎが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Ｖｉｎを一定とした場合、駆動用トランジスタ３Ｂの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが出来る。
【００２８】
最後に発光期間（Ｉ）になると、図４Ｉに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａはオフ状態となる。これにより駆動用トランジスタ３Ｂのゲートｇは信号線ＤＴＬ１０１から切り離される。同時にドレイン電流Ｉｄｓが発光素子３Ｄを流れ始める。これにより発光素子３Ｄのアノード電位は駆動電流Ｉｄｓに応じてＶｅｌ上昇する。発光素子３Ｄのアノード電位の上昇は、即ち駆動用トランジスタ３Ｂのソース電位Ｖｓの上昇に他ならない。駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇すると、保持容量３Ｃのブートストラップ動作により、駆動用トランジスタ３Ｂのゲート電位Ｖｇも連動して上昇する。ゲート電位Ｖｇの上昇量Ｖｅｌはソース電位Ｖｓの上昇量Ｖｅｌに等しくなる。故に、発光期間中駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。
【００２９】
図５は、サンプリング期間／移動度補正期間（Ｈ）における、走査線電位波形及び映像信号線電位波形を示す模式図である。上側の波形は図３Ａに示したライトスキャナ１０４から遠い側（遠側）で観測される波形を表しており、下側は逆にライトスキャナ１０４に近い側（近側）で観測される波形を表している。遠側では走査線電位（即ち制御信号パルス）の波形が配線容量や配線抵抗の影響で大きく鈍り劣化している。これに対し近側では制御信号パルスは走査線の配線容量や配線抵抗の影響をあまり受けないため、波形は劣化していない。一方映像信号線電位については遠側および近側共に信号源である水平セレクタ１０３から同じ距離なので、波形に差が無い。
【００３０】
ここで移動度補正時間は、映像信号線電位が信号電位にある時間幅と制御信号パルスの両者が重なった範囲で決まる。特に本発明は映像信号線が信号電位にある時間幅の中に入るように制御信号パルス幅ｔを細めに決めているため、結果的に移動度補正時間ｔ１は制御信号パルス幅ｔで決まる。正確には、制御信号パルスが立ち上がってサンプリング用トランジスタがオンしてから、同じく制御信号パルスが立下がってサンプリング用トランジスタがオフするまでの時間となる。図示する様に、オンタイミングはサンプリング用トランジスタ３Ａのソース電位（即ち映像信号線電位）に対して同じくサンプリング用トランジスタ３Ａのゲート電位（即ち走査線電位）がサンプリング用トランジスタの閾電圧Ｖｔｈ（３Ａ）を超えた時となる。逆にサンプリング用トランジスタのオフタイミングは、そのゲート電位がソース電位に比べて丁度Ｖｔｈ（３Ａ）を下回った時となる。よって移動度補正時間は図示する様に、波形が大きく鈍る遠側でｔ１になる一方、波形があまり鈍らない近側でｔ２となる。ここで波形が大きく鈍って劣化する遠側では、近側に比べてサンプリング用トランジスタのオンタイミングが後方にずれるが、オフタイミングも後方にシフトする。したがって両者の差で決まる移動度補正時間ｔ１は結局近側の移動度補正時間ｔ２とあまり変わらないことになる。
【００３１】
またサンプリング用トランジスタ３Ａによって最終的にサンプリングされる信号電位（サンプリング電位）は、丁度サンプリング用トランジスタ３Ａがオフになった時の映像信号線電位で与えられる。図から明らかなように、近側及び遠側共にサンプリング電位Ｖ１，Ｖ２は信号電位Ｖｉｎとなり差はない。この様に、本発明では遠側と近側でサンプリングされる映像信号電位Ｖ１，Ｖ２はほとんど差は無い。さらに移動度補正時間ｔ１、ｔ２についてもほとんど差は無視できる程度である。これにより本発明にかかる表示装置は画面の左右で輝度差が現れることが無く、シェーディングは抑制され良好な画質の表示装置を得ることが出来る。
【００３２】
図６は、同じくサンプリング期間／移動度補正期間（Ｈ）で観測される走査線電位波形及び映像信号線電位波形を示している。但し図面上半分は、水平セレクタ１０３から離れた画面下側で観測される波形を表しており、下半分は同じく水平セレクタ１０３に近い画面上側で観測される波形を表している。制御信号パルスの波形（走査線電位波形）は画面の上下で同じ位置を取っているため差は無い。一方映像信号線電位は画面上側に比べて画面下側が配線容量や配線抵抗の影響で遅延している。しかしながら映像信号線に現れる信号電位波形が遅延しても、制御信号パルスが映像信号線が信号電位にある時間幅に入っている限り、サンプリング電位や移動度補正時間にほとんど差は無い。図から明らかなように、画面下側と上側で、サンプリングされる映像信号電位Ｖ１，Ｖ２はほぼ等しい。また移動度補正時間ｔ１及びｔ２もほぼ等しくなる。これにより画面の上側と下側との間の輝度差は抑制され、良好な画質の表示装置を得ることが出来る。
【００３３】
図７Ａは図３Ｂに示した表示装置の駆動方法の参考例を表しており、理解を容易にするため図４Ａのタイミングチャートと同じフォーマットを採用している。異なる点はサンプリング期間／移動度補正期間の制御方式である。図７Ａに示すように、この参考例では、サンプリング期間／移動度補正期間（Ｆ）は、映像信号線が基準電位Ｖｏから信号電位Ｖｉｎに立上がった時点から走査線が高電位から低電位に立下がる時点までとしている。
【００３４】
図７Ａに示した参考例の動作方法を、さらに図７Ｂ〜図７Ｇを参照して説明する。先ず図７Ｂに示すように発光期間（Ｂ）では、電源供給線ＤＳＬ１０１が高電位Ｖｃｃ＿Ｈ（第１電位）にあり、駆動用トランジスタ３Ｂが駆動電流Ｉｄｓを発光素子３Ｄに供給している。図示する様に、駆動電流Ｉｄｓは高電位Ｖｃｃ＿Ｈにある電源供給線ＤＳＬ１０１から駆動用トランジスタ３Ｂを介して発光素子３Ｄを通り、共通接地配線３Ｈに流れ込んでいる。
【００３５】
続いて期間（Ｃ）に入ると図７Ｃに示すように、電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換える。これにより電源供給線ＤＳＬ１０１はＶｃｃ＿Ｌまで放電され、さらに駆動用トランジスタ３Ｂのソース電位ＶｓはＶｃｃ＿Ｌに近い電位まで遷移する。電源供給線ＤＳＬ１０１の配線容量が大きい場合は比較的早いタイミングで電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換えると良い。この期間（Ｃ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
【００３６】
次に期間（Ｄ）に進むと図７Ｄに示すように、走査線ＷＳＬ１０１を低レベルから高レベルに切換えることで、サンプリング用トランジスタ３Ａが導通状態になる。このとき映像信号線ＤＴＬ１０１は基準電位Ｖｏにある。よって駆動用トランジスタ３Ｂのゲート電位Ｖｇは導通したサンプリング用トランジスタ３Ａを通じて映像信号線ＤＴＬ１０１の基準電位Ｖｏとなる。これと同時に駆動用トランジスタ３Ｂのソース電位Ｖｓは即座に低電位Ｖｃｃ＿Ｌに固定される。以上により駆動用トランジスタ３Ｂのソース電位Ｖｓが映像信号線ＤＴＬの基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌに初期化（リセット）される。具体的には駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動用トランジスタ３Ｂの閾電圧Ｖｔｈより大きくなるように、電源供給線ＤＳＬ１０１の低電位Ｖｃｃ＿Ｌ（第２電位）を設定する。
【００３７】
次に閾値補正期間（Ｅ）に進むと図７（Ｅ）に示すように、電源供給線ＤＳＬ１０１の電位が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに遷移し、駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇を開始する。やがて駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。このようにして駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧が保持容量３Ｃに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら保持容量３Ｃ側に流れ、発光素子３Ｄ側には流れないようにするため、発光素子３Ｄがカットオフとなるように共通接地配線３Ｈの電位を設定しておく。
【００３８】
次にサンプリング期間／移動度補正期間（Ｆ）に進むと、図７Ｆに示すように、第１のタイミングで映像信号線ＤＴＬ１０１の電位が基準電位Ｖｏから信号電位Ｖｉｎに遷移し、駆動用トランジスタ３Ｂのゲート電位ＶｇはＶｉｎとなる。このとき発光素子３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため駆動用トランジスタ３Ｂのドレイン電流Ｉｄｓは発光素子の寄生容量３Ｉに流れ込む。これにより発光素子の寄生容量３Ｉは充電を開始する。よって駆動用トランジスタ３Ｂのソース電位Ｖｓは上昇を開始し、第２のタイミングで駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。このようにして信号電位Ｖｉｎのサンプリングと補正量ΔＶの調整が行われる。Ｖｉｎが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行える。またＶｉｎを一定とした場合、駆動用トランジスタ３Ｂの移動度μが大きいほどΔＶの絶対値も大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。
【００３９】
最後に発光期間（Ｇ）になると、図７Ｇに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａはオフ状態となる。これにより駆動用トランジスタ３Ｂのゲートｇは信号線ＤＴＬ１０１から切り離される。同時にドレイン電流Ｉｄｓが発光素子３Ｄを流れ始める。これにより発光素子３Ｄのアノード電位は駆動電流Ｉｄｓに応じてＶｅｌ上昇する。発光素子３Ｄのアノード電位の上昇は、即ち駆動用トランジスタ３Ｂのソース電位Ｖｓの上昇に他ならない。駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇すると、保持容量３Ｃのブートストラップ動作により、駆動用トランジスタ３Ｂのゲート電位Ｖｇも連動して上昇する。ゲート電位Ｖｇの上昇量Ｖｅｌはソース電位Ｖｓの上昇量Ｖｅｌに等しくなる。故に、発光期間中駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。
【００４０】
図８は、図７Ａに示した参考例で、サンプリング期間／移動度補正期間（Ｆ）に観測される走査線電位波形及び映像信号線電位波形を表している。理解を容易にするため、図５に示した表記と同じフォーマットを採用している。図８の上側は画面のライトスキャナ１０４から遠く離れた側（遠側）で観測される波形を表しており、下側は画面のライトスキャナ１０４に近い側（近側）で観測される波形を表している。図示する様に、近側では配線抵抗と配線容量が小さいため走査線電位（制御信号パルス）は劣化しない。これに対し遠側は配線抵抗と配線容量が大きいため走査線電位（制御信号パルス）は大きく鈍って劣化する。一方映像信号電位は供給元の水平セレクタ１０３から等しい距離をとっているため、パルスの劣化の差は少ない。画面の近側と遠側で走査線電位の波形劣化が異なるため、近側と遠側でサンプリングされる映像信号電位Ｖ１，Ｖ２に差が生じている。さらに移動度補正時間についても遠側と近側でｔ１とｔ２のように差が生じている。画面の遠側では制御線パルスの波形劣化が激しいため、サンプリング電位Ｖ１は大きくなり移動度補正時間ｔ１も長くなる傾向になる。これに対し画面の近側では制御信号パルスの波形劣化がほとんどない為、サンプリング電位Ｖ２及び移動度補正時間ｔ２共に設計値に近い値となる。この様に画面のライトスキャナに近い側と遠い側（即ち画面の左右）でサンプリング電位や移動度補正時間が異なると画面の左右で輝度差が生じ、シェーディングとして視認される。
【００４１】
最後に図９〜図１１Ｃを参照して閾電圧補正動作、移動度補正動作及びブートストラップ動作につき更に説明する。図９は、駆動用トランジスタの電流電圧特性を示すグラフである。特に駆動用トランジスタが飽和領域で動作しているときのドレイン‐ソース間電流Ｉｄｓは、Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）２で表される。ここでμは移動度を示し、Ｗはゲート幅を表し、Ｌはゲート長を表し、Ｃｏｘは単位面積あたりのゲート酸化膜容量を示す。このトランジスタ特性式から明らかなように、閾電圧Ｖｔｈが変動すると、Ｖｇｓが一定であってもドレイン‐ソース間電流Ｉｄｓが変動する。ここで本発明にかかる画素は、前述したように発光時のゲート‐ソース間電圧ＶｇｓがＶｉｎ＋Ｖｔｈ−ΔＶで表されるため、これを上述のトランジスタ特性式に代入すると、ドレイン‐ソース間電流Ｉｄｓは、Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｉｎ−ΔＶ）２で表されることになり、閾電圧Ｖｔｈに依存しない。結果として、閾電圧Ｖｔｈが製造プロセスにより変動しても、ドレイン‐ソース間電流Ｉｄｓは変動せず、有機ＥＬデバイスの発光輝度も変動しない。
【００４２】
何ら対策を施さないと、図９に示すように閾電圧がＶｔｈのときＶｇｓに対応する駆動電流がＩｄｓとなるのに対し、閾電圧Ｖｔｈ´のとき同じゲート電圧Ｖｇｓに対応する駆動電流Ｉｄｓ´はＩｄｓと異なってしまう。
【００４３】
図１０Ａは同じく駆動用トランジスタの電流電圧特性を示すグラフである。移動度がμとμ´で異なる２個の駆動用トランジスタについて、それぞれ特性カーブを挙げてある。グラフから明らかなように、移動度がμとμ´で異なると、一定のＶｇｓであってもドレイン‐ソース間電流がＩｄｓとＩｄｓ´のようになり、変動してしまう。
【００４４】
図１０Ｂは、映像信号電位のサンプリング時及び移動度補正時における画素の動作を説明するもので、理解を容易にするため発光素子３Ｄの寄生容量３Ｉも表してある。映像信号電位のサンプリング時、サンプリング用トランジスタ３Ａはオン状態であるため駆動用トランジスタ３Ｂのゲート電位Ｖｇは映像信号電位Ｖｉｎとなり、駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈになる。このとき駆動用トランジスタ３Ｂはオン状態となり、さらに発光素子３Ｄはカットオフ状態であるため、ドレイン‐ソース間電流Ｉｄｓが発光素子容量３Ｉに流れ込む。ドレイン‐ソース間電流Ｉｄｓが発光素子容量３Ｉに流れ込むと、発光素子容量３Ｉは充電を開始し、発光素子３Ｄのアノード電位（したがって駆動用トランジスタ３Ｂのソース電位Ｖｓ）が上昇を開始する。駆動用トランジスタ３Ｂのソース電位ＶｓがΔＶだけ上昇すると、駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはΔＶだけ減少する。これが負帰還による移動度補正動作であり、ゲート‐ソース間電圧Ｖｇｓの減少量ΔＶは、ΔＶ＝Ｉｄｓ・Ｃｅｌ／ｔで決定され、ΔＶが移動度補正のためのパラメータとなる。ここでＣｅｌは発光素子容量３Ｉの容量値を示し、ｔは移動度補正期間を示す。
【００４５】
図１０Ｃは、移動度補正時における駆動用トランジスタ３Ｂの動作点を説明するグラフである。製造プロセスにおける移動度μ，μ´のバラつきに対して、上述した移動度補正をかけることによって最適の補正パラメータΔＶ及びΔＶ´が決定され、駆動用トランジスタ３Ｂのドレイン‐ソース間電流Ｉｄｓ及びＩｄｓ´が決定される。仮に移動度補正をかけないと、ゲート‐ソース間電圧Ｖｇｓに対して、移動度がμとμ´で異なると、これに応じてドレイン‐ソース間電流もＩｄｓ０とＩｄｓ０´で違ってしまう。これに対処するため移動度μ及びμ´に対してそれぞれ適切な補正ΔＶ及びΔＶ´をかけることで、ドレイン‐ソース間電流がＩｄｓ及びＩｄｓ´となり、同レベルとなる。図１０Ｃのグラフから明らかなように、移動度μが高いとき補正量ΔＶが大きくなる一方、移動度μ´が小さいとき補正量ΔＶ´も小さくなるように、負帰還をかけている。
【００４６】
図１１Ａは、有機ＥＬデバイスで構成される発光素子３Ｄの電流‐電圧特性を示すグラフである。発光素子３Ｄに電流Ｉｅｌが流れるとき、アノード‐カソード間電圧Ｖｅｌは一意的に決定される。図４Ｉに示したように発光期間中走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａがオフ状態になると、発光素子３Ｄのアノードは駆動用トランジスタ３Ｂのドレイン‐ソース間電流Ｉｄｓで決定されるアノード‐カソード間電圧Ｖｅｌ分だけ上昇する。
【００４７】
図１１Ｂは、発光素子３Ｄのアノード電位上昇時における駆動用トランジスタ３Ｂのゲート電位Ｖｇとソース電位Ｖｓの電位変動を示すグラフである。発光素子３Ｄのアノード上昇電圧がＶｅｌのとき、駆動用トランジスタ３ＢのソースもＶｅｌだけ上昇し、保持容量３Ｃのブートストラップ動作により駆動用トランジスタ３ＢのゲートもＶｅｌ分上昇する。この為、ブートストラップ前に保持された駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶは、ブートストラップ後もそのまま保持される。また発光素子３Ｄの経時劣化によりそのアノード電位が変動しても、駆動用トランジスタ３Ｂのゲート‐ソース間電圧は常にＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。
【００４８】
図１１Ｃは、図１０Ｂで説明した本発明の画素構成に、寄生容量７Ａ及び７Ｂを付加した回路図である。この寄生容量７Ａ及び７Ｂは駆動用トランジスタ３のゲートｇに寄生している。前述したブートストラップ動作能力は保持容量の容量値をＣｓ、寄生容量７Ａ，７Ｂの容量値をそれぞれＣｗ，Ｃｐとした場合に、Ｃｓ／（Ｃｓ＋Ｃｗ＋Ｃｐ）で表され、これが１に近いほどブートストラップ動作能力が高い。つまり発光素子３Ｄの経時劣化に対する補正能力が高いことを示している。本発明では駆動用トランジスタ３Ｂのゲートｇに接続する素子数を最小限にとどめており、Ｃｐをほとんど無視できる。したがってブートストラップ動作能力はＣｓ／（Ｃｓ＋Ｃｗ）で表され、限りなく１に近いことになり、発光素子３Ｄの経時劣化に対する補正能力が高いことを示している。
【００４９】
図１２は、本発明にかかる表示装置の他の実施形態を示す模式的な回路図である。理解を容易にするため、図３Ｂに示した先の実施形態と対応する部分には対応する参照番号を付してある。異なる点は、図３Ｂに示した実施形態がＮチャネル型のトランジスタを用いて画素回路を構成しているのに対し、図１２の実施形態はＰチャネル型のトランジスタを用いて画素回路を構成していることである。図１２の画素回路も、図３Ｂに示した画素回路とまったく同様に閾電圧補正動作、移動度補正動作及びブートストラップ動作を行うことが出来る。
【図面の簡単な説明】
【００５０】
【図１】一般的な画素構成を示す回路図である。
【図２】図１に示した画素回路の動作説明に供するタイミングチャートである。
【図３Ａ】本発明にかかる表示装置の全体構成を示すブロック図である。
【図３Ｂ】本発明にかかる表示装置の実施形態を示す回路図である。
【図４Ａ】図３Ｂに示した実施形態の動作説明に供するタイミングチャートである。
【図４Ｂ】同じく動作説明に供する回路図である。
【図４Ｃ】同じく動作説明に供する回路図である。
【図４Ｄ】同じく動作説明に供する回路図である。
【図４Ｅ】同じく動作説明に供する回路図である。
【図４Ｆ】同じく動作説明に供する回路図である。
【図４Ｇ】同じく動作説明に供する回路図である。
【図４Ｈ】同じく動作説明に供する回路図である。
【図４Ｉ】同じく動作説明に供する回路図である。
【図５】同じく動作説明に供する波形図である。
【図６】同じく動作説明に供する波形図である。
【図７Ａ】表示装置の駆動方法の参考例を示すタイミングチャートである。
【図７Ｂ】参考例の動作説明に供する回路図である。
【図７Ｃ】同じく参考例の動作説明に供する回路図である。
【図７Ｄ】同じく参考例の動作説明に供する回路図である。
【図７Ｅ】同じく参考例の動作説明に供する回路図である。
【図７Ｆ】同じく参考例の動作説明に供する回路図である。
【図７Ｇ】同じく参考例の動作説明に供する回路図である。
【図８】同じく参考例の動作説明に供する波形図である。
【図９】駆動用トランジスタの電流‐電圧特性を示すグラフである。
【図１０Ａ】同じく駆動用トランジスタの電流‐電圧特性を示すグラフである。
【図１０Ｂ】本発明にかかる表示装置の動作説明に供する回路図である。
【図１０Ｃ】同じく動作説明に供する波形図である。
【図１１Ａ】発光素子の電流‐電圧特性を示すグラフである。
【図１１Ｂ】駆動用トランジスタのブートストラップ動作を示す波形図である。
【図１１Ｃ】本発明にかかる表示装置の動作説明に供する回路図である。
【図１２】本発明にかかる表示装置の他の実施形態を示す回路図である。
【符号の説明】
【００５１】
１００…表示装置、１０１…画素、１０２…画素アレイ部、１０３…水平セレクタ、１０４…ライトスキャナ、１０５…電源スキャナ、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量、３Ｄ…発光素子
【図１】
2008032863.tif 000003
【図２】
2008032863.tif 000004
【図３Ａ】
2008032863.tif 000005
【図３Ｂ】
2008032863.tif 000006
【図４Ａ】
2008032863.tif 000007
【図４Ｂ】
2008032863.tif 000008
【図４Ｃ】
2008032863.tif 000009
【図４Ｄ】
2008032863.tif 000010
【図４Ｅ】
2008032863.tif 000011
【図４Ｆ】
2008032863.tif 000012
【図４Ｇ】
2008032863.tif 000013
【図４Ｈ】
2008032863.tif 000014
【図４Ｉ】
2008032863.tif 000015
【図５】
2008032863.tif 000016
【図６】
2008032863.tif 000017
【図７Ａ】
2008032863.tif 000018
【図７Ｂ】
2008032863.tif 000019
【図７Ｃ】
2008032863.tif 000020
【図７Ｄ】
2008032863.tif 000021
【図７Ｅ】
2008032863.tif 000022
【図７Ｆ】
2008032863.tif 000023
【図７Ｇ】
2008032863.tif 000024
【図８】
2008032863.tif 000025
【図９】
2008032863.tif 000026
【図１０Ａ】
2008032863.tif 000027
【図１０Ｂ】
2008032863.tif 000028
【図１０Ｃ】
2008032863.tif 000029
【図１１Ａ】
2008032863.tif 000030
【図１１Ｂ】
2008032863.tif 000031
【図１１Ｃ】
2008032863.tif 000032
【図１２】
2008032863.tif 000033