(57)【要約】【課題】２つの異なる同期手法にも対応する同期信号で同期を行うことが可能な移動無線端末装置を提供する。【解決手段】送信機において、互いに異なる同期コード系列で構成された複数のブロックを前半部と後半部で入れ替えた順序で連ねた同期信号を用いて送信を行い、受信機においては、上記同期信号に対応したレプリカベース方式と遅延相関ベース方式の両方式にそれぞれ対応する同期検波回路２３２，２３３を備えて、選択的にレプリカベース方式か遅延相関ベース方式により同期検波を行うようにしたものである。【選択図】      図５
2008172464.tif 000002
【特許請求の範囲】
【請求項１】
送信信号に多重された同期信号が少なくとも４つのブロックＡ，Ｂ，Ｃ，Ｄで構成され、これらのブロックＡ，Ｂ，Ｃ，Ｄのうち、時間的に先行する２つのブロックＡ，Ｂは、互いに異なる同期コード系列で構成され、一方、これに後続する２つのブロックＣ，Ｄは、ブロックＣがブロックＢと同じ同期コード系列で構成され、ブロックＤがブロックＡと同じ同期コード系列で構成されるものであって、前記同期信号に基づく同期を行って受信を行う移動無線端末装置であって、
ベースバンドにダウンコンバートされた受信信号のチップ位相を遅延相関によって求めて、受信に用いる同期タイミングを検出する第１検出手段と、
ベースバンドにダウンコンバートされた受信信号のチップ位相を予め記憶したレプリカ信号との相関によって求めて、受信に用いる同期タイミングを検出する第２検出手段と、
前記第１検出手段と前記第２検出手段のうち、少なくとも一方を選択的に動作させる制御手段とを具備することを特徴とする移動無線端末装置。
【請求項２】
前記第１検出手段は、
複数のレジスタからなり、前記受信信号をチップ単位で記憶するシフトレジスタと、
このシフトレジスタが記憶する受信信号のうち、ブロックＡとブロックＤの同じ同期コード系列の送信タイミングの差に相当する２つのレジスタがそれぞれ記憶する受信信号のチップ位相の相関を求める第１遅延相関検出手段と、
前記シフトレジスタが記憶する受信信号のうち、ブロックＢとブロックＣの同じ同期コード系列の送信タイミングの差に相当する２つのレジスタがそれぞれ記憶する受信信号のチップ位相の相関を求める第２遅延相関検出手段と、
前記第１遅延相関検出手段と前記第２遅延相関検出手段がそれぞれ求めた相関のピークに基づいて、受信に用いる同期タイミングを検出する同期検出手段とを備えることを特徴とする請求項１に記載の移動無線端末装置。
【請求項３】
前記第２検出手段は、
同期信号のレプリカ信号を予め記憶する記憶手段と、
複数のレジスタからなり、前記受信信号をチップ単位で記憶するシフトレジスタと、
前記記憶手段が記憶するレプリカ信号と、前記シフトレジスタが記憶する受信信号との相関を求める相関検出手段と、
この相関検出手段が求めた相関のピークに基づいて、受信に用いる同期タイミングを検出する同期検出手段とを備えることを特徴とする請求項１に記載の移動無線端末装置。
【請求項４】
送信信号に多重された同期信号が少なくとも４つのブロックＡ，Ｂ，Ｃ，Ｄで構成され、これらのブロックＡ，Ｂ，Ｃ，Ｄのうち、時間的に先行する２つのブロックＡ，Ｂは、互いに異なる同期コード系列で構成され、一方、これに後続する２つのブロックＣ，Ｄは、ブロックＣがブロックＢと同じ同期コード系列で構成され、ブロックＤがブロックＡと同じ同期コード系列で構成されるものであって、前記同期信号に基づく同期を行って受信を行う移動無線端末装置であって、
複数のレジスタからなり、ベースバンドにダウンコンバートされた受信信号をチップ単位で記憶するシフトレジスタと、
このシフトレジスタが記憶する受信信号のうち、ブロックＡとブロックＤの同じ同期コード系列の送信タイミングの差に相当する２つのレジスタがそれぞれ記憶する受信信号のチップ位相の相関を求める第１遅延相関検出手段と、
前記シフトレジスタが記憶する受信信号のうち、ブロックＢとブロックＣの同じ同期コード系列の送信タイミングの差に相当する２つのレジスタがそれぞれ記憶する受信信号のチップ位相の相関を求める第２遅延相関検出手段と、
前記第１遅延相関検出手段と前記第２遅延相関検出手段がそれぞれ求めた相関のピークに基づいて、受信に用いる同期タイミングを検出する同期検出手段とを具備することを特徴とする移動無線端末装置。
【請求項５】
送信信号に多重された同期信号が少なくとも４つのブロックＡ，Ｂ，Ｃ，Ｄで構成され、これらのブロックＡ，Ｂ，Ｃ，Ｄのうち、時間的に先行する２つのブロックＡ，Ｂは、互いに異なる同期コード系列で構成され、一方、これに後続する２つのブロックＣ，Ｄは、ブロックＣがブロックＢと同じ同期コード系列で構成され、ブロックＤがブロックＡと同じ同期コード系列で構成されるものであって、前記同期信号に基づく同期を行って受信を行う移動無線端末装置であって、
同期信号のレプリカ信号を予め記憶する記憶手段と、
複数のレジスタからなり、ベースバンドにダウンコンバートされた受信信号をチップ単位で記憶するシフトレジスタと、
前記記憶手段が記憶するレプリカ信号と、前記シフトレジスタが記憶する受信信号との相関を求める相関検出手段と、
この相関検出手段が求めた相関のピークに基づいて、受信に用いる同期タイミングを検出する同期検出手段とを具備することを特徴とする移動無線端末装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば携帯電話システムに用いられる移動無線端末装置に関する。
【背景技術】
【０００２】
周知のように、無線セルラシステムの移動無線端末装置における同期手法として二つの方法が提案されている。一つは同期コードをレプリカ（既知コード）として移動無線端末装置に記憶しておき、これ使用して時間ドメインでマッチトフィルタによる相互相関を検出する方法（以下、レプリカベース方式と称する）である（例えば、非特許文献１参照）。このレプリカベース方式は、マッチトフィルタの回路規模が大きく、計算量も多いことから消費電力が大きいという問題が知られている。
【０００３】
もう一つは、同期コード内に同じ信号波形を繰り返し配置し自己遅延相関により同期タイミングを検出するという方式（以下、遅延相関ベース方式と称する）である（例えば、非特許文献１参照）。この遅延相関ベース方式は、回路規模が小さく、計算量も少ないというメリットがある一方で、一般にレプリカベース方式と比較して同じ電力の同期信号から得られる相関値のSNが低いため、同期検出に時間がかかるというデメリットがある。
【０００４】
また、レプリカベース方式に使用される同期コードは、同期タイミングにおける自己相関ピークが鋭く、他の時間シフトにおいては絶対値の小さな自己相関になることが要求される。一方、遅延相関ベース方式に使用される同期コードは上述したように、同じ信号波形を繰り返し配置する必要があるため、一般にこれら二つの同期コードに求められる条件は相反する。
【０００５】
このため、例えば移動無線端末装置がローエンド端末の場合には、消費電力が小さい遅延相関ベース方式を採用したいが、ハイエンド端末の場合には、消費電力よりも同期性能を重視したいためレプリカベース方式を採用したく、同じシステムで２つの異なる同期手法の移動無線端末装置に対応させたいという要望があった。
【非特許文献１】横山光雄 著  「スペクトル拡散通信システム」 科学技術出版社、1988年。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来は、例えば移動無線端末装置がローエンド端末の場合には、消費電力が小さい遅延相関ベース方式を採用したいが、ハイエンド端末の場合には、消費電力よりも同期性能を重視したいためレプリカベース方式を採用したく、同じシステムで２つの異なる同期手法の移動無線端末装置に対応させたいという要望があった。  
この発明は上記の要望に応えるべく為されたものであって、２つの異なる同期手法にも対応する同期信号で同期を行うことが可能な移動無線端末装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、この発明は、送信信号に多重された同期信号が少なくとも４つのブロックＡ，Ｂ，Ｃ，Ｄで構成され、これらのブロックＡ，Ｂ，Ｃ，Ｄのうち、時間的に先行する２つのブロックＡ，Ｂは、互いに異なる同期コード系列で構成され、一方、これに後続する２つのブロックＣ，Ｄは、ブロックＣがブロックＢと同じ同期コード系列で構成され、ブロックＤがブロックＡと同じ同期コード系列で構成されるものであって、同期信号に基づく同期を行って受信を行う移動無線端末装置であって、ベースバンドにダウンコンバートされた受信信号のチップ位相を遅延相関によって求めて、受信に用いる同期タイミングを検出する第１検出手段と、ベースバンドにダウンコンバートされた受信信号のチップ位相を予め記憶したレプリカ信号との相関によって求めて、受信に用いる同期タイミングを検出する第２検出手段と、第１検出手段と前記第２検出手段のうち、少なくとも一方を選択的に動作させる制御手段とを具備して構成するようにした。
【発明の効果】
【０００８】
以上述べたように、この発明では、送信信号に多重された同期信号が少なくとも４つのブロックＡ，Ｂ，Ｃ，Ｄで構成され、これらのブロックＡ，Ｂ，Ｃ，Ｄのうち、時間的に先行する２つのブロックＡ，Ｂは、互いに異なる同期コード系列で構成され、一方、これに後続する２つのブロックＣ，Ｄは、ブロックＣがブロックＢと同じ同期コード系列で構成され、ブロックＤがブロックＡと同じ同期コード系列で構成されるものであって、遅延相関による同期タイミングの検出と、レプリカ信号を用いた同期タイミングの検出を選択的に行うようにしている。
【０００９】
したがって、この発明によれば、レプリカベース方式と遅延相関ベース方式の両方式で同期を行うことができ、またいずれの方式でも、誤ったタイミングでの相関レベルを抑制できるので、高い同期検波精度を発揮することが可能な移動無線端末装置を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して、この発明の一実施形態について説明する。  
この発明に係わる無線通信システムは、複数の送信機と複数の受信機から構成され、各受信機は、それぞれ最近傍（もっとも受信信号電力の大きい）一つの送信機と通信を行う。また各送信機は、図１に示すように構成され、それぞれ送信信号に周期的に同期コードを挿入する。また各受信機は、図２に示すように構成され、所望の送信機との同期を確立するために、同期コードの送信周期内の全チップ位相について相関値を求め、これに基づいて、最大の相関ピークが得られる送信機を最近傍と判定し、そのピーク位置からシンボルタイミングを抽出する。
【００１１】
まず、この発明に係わる送信機の構成について説明する。この送信機は、制御部１０と、同期信号生成部１１と、マッピング部１２と、ＲＦ送信部１３と、アンテナ１４とを備える。
【００１２】
同期信号生成部１１は、当該送信機から送信される信号を受信機が受信するための同期信号を生成する。図３に、上記同期信号の構成例を示す。この図では、一つのマス目が、１チップ時間で用いる同期コード系列の１符号に相当しており、同期信号は、連続する各チップ時間に同期コード系列が対応付けたものである。
【００１３】
また同期信号生成部１１が生成する同期信号は、所定数（図３の例では６個）の連続する同期コード系列を１つのブロックとし、前半部として、相異なる同期コード系列から成る上記ブロックを所定数（図３の例では２ブロック）連続させ、これに続く後半部として、上記連続させたブロックの順序を入れ替えて各ブロックを追加して構成する。すなわち、構成される同期コード系列は、元の同期コード系列（図３の例では２ブロック）の２倍の系列長となる。なお、後半部を構成する各ブロックを構成する同期コード系列の順序は、前半部を構成する各ブロックを構成する同期コード系列と同一である。
【００１４】
図３の例では、ブロック１として同期コード系列｛a, b, c, d, e, f｝を、ブロック２として同期コード系列｛g, h, i, j, k, l｝を連続させて、前半部を形成している。そしてこの連続するブロック１とブロック２に続く後半部として、ブロック２とブロック１を連続させて、６×４の同期コード系列を構成している。なおここで、「a」、「b」、「c」、「d」、「e」、「f」、「g」、「h」、「i」、「j」、「k」および「l」は、それぞれ１チップ時間の同期コード系列の１符号を示している。
【００１５】
なお、上記の例と同じ同期コード系列長であっても、１ブロックを４つの同期コード系列で構成し、３種類のブロックを用いて計６個のブロックで同期信号を構成する場合には、図４に示すように構成するようにしてもよい。すなわち、１ブロックを４チップで構成したことで、３つの異なるブロック１，２，３を用いる。そしてこれらのブロックを、「１」、「２」、「３」、「３」、「２」、「１」の順で並べて同期コード系列を構成する。
【００１６】
マッピング部１２は、上述のようにして同期信号生成部１１によって生成された同期信号を、制御部１０からの指示にしたがった周期で、他の信号（制御信号、位相基準信号、データ信号など）と多重する。ここでの多重方法としては、時間多重や、CDMA(Code Division Multiple Access)のようなコード多重を適用することができる。
【００１７】
制御部１０は、所定の周期で上記同期信号が送信されるように、マッピング部１２の多重を制御する。ＲＦ送信部１３は、マッピング部１２で多重された信号で搬送波を変調し、アンテナ１４を通じて空間に放射する。
【００１８】
次に、この発明に係わる受信機の構成について説明する。この受信機は、制御部２０と、アンテナ２１と、ＲＦ受信部２２と、タイミング検出部２３と、デマッピング部２４と、記憶部２５とを備える。
【００１９】
ＲＦ受信部２２は、前述の送信機から送信されたＲＦ信号をアンテナ２１を通じて受信するものであって、受信したＲＦ信号をダウンコンバートして復調し、ベースバンド信号を得る。このベースバンド信号は、タイミング検出部２３およびデマッピング部２４に出力される。
【００２０】
タイミング検出部２３は、レプリカベース方式と遅延相関ベース方式の両方式を、制御部２０からの指示にしたがって選択的に用いて、上記ベースバンド信号の同期コード周期内のすべてのチップ位相の相関値を求めて、この中からピークを検出し、これによって近傍の送信機のシンボルタイミングを検出する。
【００２１】
タイミング検出部２３の構成例を図５に示す。タイミング検出部２３は、切替スイッチ２３１と、遅延検波回路２３２と、レプリカベース検波回路２３３とを備える。切替スイッチ２３１は、制御部２０からの指示にしたがって、入力されたベースバンド信号を遅延検波回路２３２またはレプリカベース検波回路２３３に選択的に出力する。
【００２２】
まず遅延検波回路２３２について説明すると、遅延検波回路２３２は、遅延相関ベース方式により、上記ベースバンド信号の相関値を求めるものであって、図３に例示したような構成の同期信号についての相関値を求めるために、図６に示すように、シフトレジスタ２３２１と、乗算器２３２２，２３２３と、共役器２３２４，２３２５と、加算部２３２６，２３２７，２３２８とを備える。
【００２３】
シフトレジスタ２３２１は、送信機で送信信号に挿入された同期信号に対応するものであって、ブロック長（ｍ）×ブロック数（ｎ−１）個のレジスタで構成される。同期信号が図３に示した例の場合、シフトレジスタ２３２１は、６（＝ｍ）×３（＝ｎ−１）個のレジスタで構成される。
【００２４】
そして、シフトレジスタ２３２１は、ベースバンド信号を同期信号１チップに相当する分ずつレジスタに記憶するものであって、新たに１チップ分のベースバンド信号が入力されると、これを１番目として出力して１番目のレジスタに記憶するとともに、すでに記憶している１チップ分のベースバンド信号を隣接するレジスタに移動（シフト）させる。
【００２５】
またシフトレジスタ２３２１は、同期信号を構成するブロックの長さｍに対応した出力を行うもので、同期信号が４ブロックで構成される場合は、新たに１チップ分のベースバンド信号が入力される度に、その時点でｍ×１番目、ｍ×２番目、ｍ×３番目の各レジスタに既に記憶されるベースバンド信号を出力する。図３に例示した同期信号の場合は、新たに１チップ分のベースバンド信号が入力される度に、その入力された１チップ分のベースバンド信号と、この時点で６×１番目、６×２番目、６×３番目の各レジスタに既に記憶されたベースバンド信号を出力する。
【００２６】
なお、ここでいう「ｐ番目」とは、シフトレジスタ２３２１に入力されてからの経過時間に相応するものであり、値が大きいほど、以前に入力されたことを示すもので、１番目が最も最近入力されたものである。
【００２７】
すなわち、シフトレジスタ２３２１は、図３に例示したような同期信号を用いたベースバンド信号が入力される場合、ベースバンド信号が入力され始めてから６×３チップが経過して全てのレジスタがベースバンド信号で満たされた後は、以後、１番目のレジスタに入力されるベースバンド信号と、この時点で６×１番目、６×２番目、６×３番目の各レジスタが記憶するベースバンド信号が合わせて出力されることになる。
【００２８】
共役器２３２４，２３２５は、それぞれ６×２番目のレジスタと、６×３番目のレジスタから出力されるベースバンド信号の複素共役を求める。乗算器２３２２は、１番目に入力されるベースバンド信号と、共役器２３２５から出力される６×３番目の同期信号の複素共役とを乗算して、両者の相関を求める。同様に、乗算器２３２３は、６×１番目のレジスタから出力されるベースバンド信号と、共役器２３２４から出力される６×２番目の同期信号の複素共役とを乗算して、両者の相関を求める。なお、相関のレベルは、ベクトルレベルで示される。
【００２９】
加算部２３２６は、乗算器２３２２で求められた相関値を、シフトレジスタ２３２１に１チップ分のベースバンド信号が入力される毎に、ブロック長ｍだけ累積加算して出力する。同様に、加算部２３２７は、乗算器２３２３で求められた相関値を、シフトレジスタ２３２１に１チップ分のベースバンド信号が入力される毎に、ブロック長ｍだけ累積加算して出力する。そして加算部２３２８は、加算部２３２６と加算部２３２７でそれぞれ求められた加算結果を電力変換した後、加算し、この加算結果をこの時点での相関値として制御部２０に出力する。
【００３０】
なお、各ブロックの遅延検波の結果をベクトル加算することもできる。これには各ブロック間の時間間隔の比が分かるため、各相関値の位相回転量を利用する。図３の例では、２つのブロック１同士は、２つのブロック２同士の３倍時間間隔が離れているので、ブロック２内の位相回転の３倍の位相回転がブロック１全体に追加されているとみなしてベクトル加算することで、相関値のSNを向上させ、同期時間を短縮することができる。
【００３１】
次に、レプリカベース検波回路２３３について説明すると、レプリカベース検波回路２３３は、レプリカベース方式により、上記ベースバンド信号の相関値を求めるものであって、図３に例示したような構成の同期信号から相関値を求めるために、図８に示すように、シフトレジスタ２３３１と、レプリカコード記憶部２３３２と、乗算器２３３３１〜２３３３ｑと、加算部２３３４とを備える。
【００３２】
シフトレジスタ２３３１は、送信機で送信信号に挿入された同期信号に対応するものである。シフトレジスタ２３３１は、（ブロック長ｍ×ブロック数ｎ）個のレジスタで構成される。つまり、同期信号が図３に示した例の場合、この図に示す同期信号一周期分、２４チップに相当するベースバンド信号を記憶できるレジスタで構成される。
【００３３】
そして、シフトレジスタ２３３１は、ベースバンド信号を同期信号１チップに相当する分ずつレジスタに記憶し、新たに１チップ分の信号が入力されてこれを記憶する度に、すでに記憶している１チップ分の同期信号を隣接するレジスタに移動させるとともに、各レジスタが対応する乗算器２３３３１〜２３３３ｑにそれぞれ記憶していた１チップ分の信号を出力する。なお、ｑは、図３の例では、２４である。
【００３４】
レプリカコード記憶部２３３２は、送信機で用いられる同期コード系列、すなわち図３に例示したような（ブロック長ｍ×ブロック数ｎ）個の同期コード系列をレプリカコードとして記憶しており、各コードを対応する乗算器２３３３１〜２３３３ｑに出力する。
【００３５】
乗算器２３３３１〜２３３３ｑは、１チップ分のベースバンド信号がシフトレジスタ２３３１に入力されるのに同期して、シフトレジスタ２３３１を構成するレジスタからそれぞれ出力される１チップ分のベースバンド信号と、レプリカコード記憶部２３３２が記憶するレプリカコードとを個々に乗算し、この乗算結果を加算部２３３４に出力する。
【００３６】
加算部２３３４は、乗算器２３３３１〜２３３３ｑからそれぞれ出力される乗算結果を加算し、この加算結果をこの時点での相関値として制御部２０に出力する。
【００３７】
制御部２０は、タイミング検出部２３を制御して、レプリカベース方式か遅延相関ベース方式によりタイミング検出部２３に相関値を求めさせる。レプリカベース方式を用いる場合には、切替スイッチ２３１に遅延検波回路２３２を選択させ、一方、遅延相関ベース方式を用いる場合には、切替スイッチ２３１にレプリカベース検波回路２３３を選択させる。２つの方式の選択基準は、例えば当該受信機のバッテリ残量に基づく。バッテリ残量が少ない場合には、消費電力の少ない遅延相関ベース方式を選択し、一方、バッテリ残量が十分な場合には、レプリカベース方式を選択する。
【００３８】
そして制御部２０は、タイミング検出部２３が求めた相関値のピークと雑音の比率を求め、これを記憶部２５に記録する。このような処理を各送信機について実施した後、制御部２０は、記憶部２５に記憶される上記比率に基づいて、最も受信品質が良好な送信機を特定し、この送信機から受信を行うための同期タイミングを記憶部２５に記憶しておいたピークに対応するタイミングから検出し、このタイミングをデマッピング部２４に通知する。
【００３９】
また制御部２０は、上述したような同期タイミングの検出を、初期同期として、通信の最初に送信機と同期を確立する場合や、通信中または待ち受け中に送信機とのクロックずれによって生じる同期タイミングずれを補正する場合に実施したり、または隣接サーチとして、移動や、周辺チャネルの変動による近傍送信機の切り替えを行う場合に行う。
【００４０】
隣接サーチにおいて制御部２０は、前回の同期処理結果から、各送信機からの受信信号強度がある程度分かっている。このため、制御部２０は、前回の同期処理結果に基づいて、前回受信強度が強かった送信機との間で同期処理では、消費電力が小さいが同期性能が比較的貧弱な遅延相関ベース方式を使用し、一方、信号強度が弱い送信機との間で同期処理を行うときには、消費電力が大きいが同期性能に優れたレプリカベース方式を使用することで、十分な精度のシンボルタイミング検出を低消費電力に行うことができる。
【００４１】
デマッピング部２４は、制御部２０から通知されるタイミングでベースバンド信号を復調して、この復調によって得た信号をデマッピングして、制御信号と、位相基準信号と、データ信号に分離する。
【００４２】
次に、上記構成の受信機における同期タイミングの検出動作について説明する。  
まず、図８に示すような従来の一般的な同期検波用の同期信号を用いてレプリカベース方式の同期検波を行うと、同期信号は信号波形を連続して繰り返す成分で構成されるため、図９に示すように、所望のタイミング以外でも大きな自己相関ピークが現れる。このため、実際の同期検波においては、各チップ位相の相関値に雑音が足されるため、誤ったタイミングで大きな自己相関を持つことは同期性能を著しく劣化させることになる。
【００４３】
これに対して、図３に例示したような同期信号を用いてレプリカベース方式の同期検波を行うと、図８の同期信号に比べて、総ブロック数に反比例して、図１０に示すように、誤ったタイミングでの自己相関ピークを抑えることができる。すなわち、図３の同期信号は、図８の同期信号に比べて、ブロック数を２倍にすることで、誤ったタイミングでの自己相関ピークを1/2に抑えている。なお、ブロック数を減らすことは受信機のComplexityを増すことになるため、同期性能と受信機のComplexityのトレードオフを考慮してブロック数を決めることにより、そのメリットが享受できる。
【００４４】
一方、遅延相関ベース方式の場合には、図８に示すような従来の一般的な同期検波用の同期信号を用い、これに対応する従来の構成で遅延相関ベース方式の同期検波を行うと、図１１に示すように、所望のタイミングを中心とした山型の相関ピークが現れる。  
これに対して、図３に例示したような同期信号を用い、図６に示したような構成により遅延相関ベース方式の同期検波を行うと、図１２に示すように、従来と同様に所望のタイミングを中心とした山型の相関ピークが現れるものの、図１１より急峻な山型となり、誤ったタイミングでの相関ピークを抑えることができる。
【００４５】
以上のように、上記構成の無線通信システムでは、送信機において、互いに異なる同期コード系列で構成された複数のブロックを前半部と後半部で入れ替えた順序で連ねた同期信号を用いて送信を行い、受信機においては、上記同期信号に対応したレプリカベース方式と遅延相関ベース方式の両方式にそれぞれ対応する同期検波回路２３２，２３３を備えて、選択的にレプリカベース方式か遅延相関ベース方式により同期検波を行うようにしている。  
したがって、上記構成の無線通信システムによれば、送信機は、レプリカベース方式にも遅延相関ベース方式にも対応する同期信号を用いて送信を行い、受信機は、レプリカベース方式と遅延相関ベース方式の両方式で同期を行うことができ、またいずれの方式でも、誤ったタイミングでの相関レベルを抑制できるので、高い同期検波精度を発揮することができる。
【００４６】
なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また上記実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。
【００４７】
その一例として例えば、上記実施の形態では、受信機は、レプリカベース方式と遅延相関ベース方式の両方式で同期を行うことができるものとして説明したが、いずれか一方の構成を備えるものであってもよい。  
また上記実施の形態では、受信機は、レプリカベース方式と遅延相関ベース方式の両方式のうち、いずれか一方を用いて同期を行うものとして説明したが、両方を用いてそれぞれチップ位相を求め、これら両方の結果に基づいて同期タイミングを決定するようにしてもよい。  
その他、この発明の要旨を逸脱しない範囲で種々の変形を施しても同様に実施可能であることはいうまでもない。
【図面の簡単な説明】
【００４８】
【図１】この発明に係わる無線通信システムの送信機の一実施形態の構成を示す回路ブロック図。
【図２】この発明に係わる無線通信システムの受信機の一実施形態の構成を示す回路ブロック図。
【図３】図１に示した送信機が用いる同期信号の構成例を示す図。
【図４】図１に示した送信機が用いる同期信号の他の構成例を示す図。
【図５】図２に示した受信機のタイミング検出部の構成例を示す図。
【図６】図５に示したタイミング検出部の遅延検波回路の構成例を示す図。
【図７】図５に示したタイミング検出部のレプリカベース検波回路の構成例を示す図。
【図８】従来の送信機が用いる同期信号の構成例を示す図。
【図９】図８に示した同期信号を用いた従来のレプリカベース方式による自己相関レベルの検出結果を示す図。
【図１０】図８に示したレプリカベース検波回路による自己相関レベルの検出結果を示す図。
【図１１】図８に示した同期信号を用いた従来の遅延相関ベース方式による相関レベルの検出結果を示す図。
【図１２】図６に示した遅延検波回路による自己相関レベルの検出結果を示す図。
【符号の説明】
【００４９】
１０…制御部、１１…同期信号生成部、１２…マッピング部、１３…送信部、１４…アンテナ、２０…制御部、２１…アンテナ、２２…受信部、２３…タイミング検出部、２４…デマッピング部、２５…記憶部、２３１…切替スイッチ、２３２，２３３…同期検波回路、２３２１…シフトレジスタ、２３２２，２３２３…乗算器、２３２４，２３２５…共役器、２３２６，２３２７，２３２８…加算部、２３３１…シフトレジスタ、２３３２…レプリカコード記憶部、２３３４…加算部、２３３３１…乗算器。
【図１】
2008172464.tif 000003
【図２】
2008172464.tif 000004
【図３】
2008172464.tif 000005
【図４】
2008172464.tif 000006
【図５】
2008172464.tif 000007
【図６】
2008172464.tif 000008
【図７】
2008172464.tif 000009
【図８】
2008172464.tif 000010
【図９】
2008172464.tif 000011
【図１０】
2008172464.tif 000012
【図１１】
2008172464.tif 000013
【図１２】
2008172464.tif 000014