(57)【要約】【課題】金属酸化物半導体電界効果トランジスタのような金属絶縁体デバイスおよび／または金属絶縁体金属キャパシタを提供する。【解決手段】装置は、  炭化タンタル、炭窒化タンタル、炭化ハフニウム、および炭窒化ハフニウムからなる組から選択される金属化合物を含む電極と、  窒素とシリコンを含む酸化ハフニウムからなるｈｉｇｈ−ｋ誘電体層であって、少なくとも４．０のｋ値を有するｈｉｇｈ−ｋ誘電体層と、  電極とｈｉｇｈ−ｋ誘電体層との間に配置された窒素および／またはシリコンおよび／または炭素のバリア層とを含み、  窒素および／またはシリコンおよび／または炭素のバリア層は、１またはそれ以上の金属酸化物を含み、金属酸化物の金属はランタニド、アルミニウム、およびハフニウムからなる組から選択される。【選択図】図３
2008172227.tif 000002
【特許請求の範囲】
【請求項１】
装置（１、６、７）であって、
炭化タンタル、炭窒化タンタル、炭化ハフニウム、および炭窒化ハフニウムからなる組から選択される金属化合物を含む電極（２）と、
窒素とシリコンを含む酸化ハフニウムからなるｈｉｇｈ−ｋ誘電体層（３）であって、少なくとも４．０のｋ値を有するｈｉｇｈ−ｋ誘電体層（３）と、
窒素および／またはシリコンおよび／または炭素が、電極からｈｉｇｈ−ｋ層に、またはｈｉｇｈ−ｋ層から電極に移動するのを効果的に防止するバリア層（４）であって、電極（２）とｈｉｇｈ−ｋ誘電体層（３）との間に配置されるバリア層（４）とを含み、
バリア層（４）は１またはそれ以上の金属酸化物を含み、金属酸化物の金属はランタニド、アルミニウム、およびハフニウムからなる組から選択される装置（１、６、７）。
【請求項２】
更に、その上にｈｉｇｈ−ｋ誘電体層（３）が配置される基板（５、９）を含む請求項１に記載の装置（１、６、７）。
【請求項３】
基板（５、９）は、半導体基板（５）または導電性基板（９）である請求項２に記載の装置（１、６、７）。
【請求項４】
バリア層（４）の膜厚は、１．５ｎｍより大きく、１００ｎｍより小さい請求項１〜３のいずれかに記載の装置（１、６、７）。
【請求項５】
バリア層（４）の膜厚は、０．２ｎｍから１ｎｍの範囲である請求項１〜３のいずれかに記載の装置（１、６、７）。
【請求項６】
バリア層（４）中に含まれる金属酸化物の金属は、ランタンまたはハフニウムである請求項１〜５のいずれかに記載の装置（１、６、７）。
【請求項７】
バリア層（４）中に含まれる金属酸化物は、アモルファスである請求項１〜６のいずれかに記載の装置（１、６、７）。
【請求項８】
電極は、炭化タンタル、炭化ハフニウム、またはそれらの混合物からなる請求項１〜７のいずれかに記載の装置（１、６、７）。
【請求項９】
装置は、キャパシタの一部である請求項１〜８のいずれかに記載の装置。
【請求項１０】
装置は、トランジスタのゲートの一部である請求項１〜８のいずれかに記載の装置。
【請求項１１】
トランジスタは、ＭＯＳＦＥＴである請求項１０に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスの分野に関し、特に金属酸化物半導体電界効果トランジスタ（以下、ＭＯＳＦＥＴという）がその一例であるトランジスタのような金属絶縁体デバイスおよび／または金属絶縁体金属キャパシタ、およびそれらの製造方法の分野に関する。特に、本発明は、そのような電子デバイスの電極および／または誘電体層の電気特性の改良に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴのような半導体デバイスでは、駆動電流が増加する傾向にある。ゲート積層モジュールでは、ＳｉＯ２ゲート誘電体の膜厚を薄くし、その容量を増加することにより達成している。このような膜厚の低減は、トンネリングによる電流リークの問題を引き起こす。この問題の可能か解決は、ｈｉｇｈ−ｋ（高誘電率）誘電体、即ち、ＳｉＯ２のｋ値である３．９より大きなｋ値を有する誘電体を使用することである。ｈｉｇｈ−ｋ誘電体の使用により、高い容量を維持しながら、より膜厚の厚い絶縁性の誘電体層を用いることができる。
【０００３】
例えばＨｆＳｉＯやＨｆＳｉＯＮのような窒素および／またはシリコンを含むｈｉｇｈ−ｋ誘電体は、魅力的な興味を有する。なぜならば、それらの材料は比較的アモルファス状態であり、一方それらの純粋な酸化物（例えばＨｆＯ２）は通常、より結晶性があり、これは誘電体材料の電気特性にとって有害である。一方で、金属炭化物、金属炭窒化物、金属窒化物、金属シリコンナイトライド、および金属酸窒化物は、ゲート電極として使用できる材料である。なぜなら、金属と、炭素や窒素の含有量のような他の組成との相対比率の調整により、シリコンのバンドギャップを挟む広い範囲で効果的な仕事関数の制御ができ、これにより将来的な相補型金属酸化物半導体（ＣＭＯＳ）技術に要求されるバンド端の仕事関数に合うようにできる。
【０００４】
米国特許６，８９１，２３１には、チャネル領域（例えばシリコン基板）、絶縁層、バリア層、およびゲート電極（ナノ結晶シリコン（多結晶Ｓｉ）または金属）からなるＭＯＳＦＥＴが記載されている。絶縁層は、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、ＬａＯ２、Ｙ２Ｏ３、Ｇｄ２Ｏ３、Ｔａ２Ｏ５、およびそれらのシリケイトやアルミネイトから選択され、バリア層は、窒素含有化合物、即ち酸窒化アルミニウム、窒化アルミニウム、または窒化シリコンからなり、絶縁層上に堆積される。絶縁層とゲート電極の間の界面において、バリア層が混合させる理由は、１つは、ゲート電極から絶縁バリアにドーパントや金属が拡散するのに抵抗を与えるためであり、他は、絶縁層を通って酸素や水分が拡散するのを防止して、シリコン基板の酸化を防止することにある。
【０００５】
金属炭化物または金属炭窒化物を含むゲート電極を使用する場合に残る問題は、それらの仕事関数がアニールにより増加する、特に窒素および／またはシリコン含有ｈｉｇｈ−ｋ誘電体材料を使用する場合に増加するという事実である。それゆえに、特に、窒素および／またはシリコン含有誘電体材料と直接接触した状態でアニールした場合に、炭化金属または炭窒化金属、特にタンタルまたはハフニウムの炭化物または炭窒化物の仕事関数の増加を防止することが、先端技術において必要とされる。米国特許６，８９１，２３１は、炭化金属、炭窒化金属電極の使用については記載しておらず、窒素および／またはシリコン含有誘電体材料と直接接触してアニールした場合に、炭化金属または炭窒化金属の仕事関数が増加するという問題については言及していない。
【０００６】
タンタルまたはハフニウムの炭化物または炭窒化物の仕事関数を安定化することは重要である。
【０００７】
窒化金属または炭窒化金属を含有する電極が使用された場合に残る他の問題は、窒素が誘電体中に拡散してその電気的特性を変調することである。それゆえに、先端技術において、窒素含有電極からｈｉｇｈ−ｋ層への窒素の拡散を防止することが必要である。
【特許文献１】米国特許６，８９１，２３１
【発明の開示】
【０００８】
本発明の目的は、電子デバイスの提供にあり、特に金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のような金属絶縁体デバイスおよび／または金属絶縁体金属キャパシタおよびそれらの製造方法の提供にある。本発明の具体例の特徴は、例えば電子デバイスの電極および／または誘電体層の電気特性を改良することである。
【０００９】
本発明の具体例の他の特徴は、タンタルまたはハフニウムの、炭化物または炭窒化物のような材料を含む電極（例えばゲート電極）との組み合わせでアモルファスｈｉｇｈ−ｋ層を使用することであり、更に、この電極の仕事関数は、ｎ型シリコンベースの半導体装置においては、例えば４．５ｅＶより小さな、好適には４．２ｅＶに近いバンド端に向かって変調され、ｐ型の半導体装置においては、例えば４．５ｅＶより大きな、好適には５．２ｅＶに近いバンド端に向かって変調されることである。
【００１０】
大略として、本発明は、窒素および／またはシリコンおよび／または炭素の拡散は、電子デバイスの電極および／またはｈｉｇｈ−ｋ誘電体層の電気特性に有害であるが、新規な適切なデバイスの構造によってこの問題は解決できるという予期しない発見に基づく。本発明は更に、ｈｉｇｈ−ｋ誘電体層と、タンタルまたはハフニウムの炭化物または炭窒化物のゲート電極との間に、窒素および／またはシリコンおよび／または炭素のバリア層を使用することにより、ゲート電極の仕事関数が安定化するという予期しない発見に基づく。
【００１１】
特に、本願は、第１の態様では、
炭化タンタル、炭窒化タンタル、炭化ハフニウム、および炭窒化ハフニウムからなる組から選択される金属化合物を含む電極と、
窒素とシリコンを含む金属酸化物（好適には酸化ハフニウム）からなるｈｉｇｈ−ｋ誘電体層であって、少なくとも４．０のｋ値を有するｈｉｇｈ−ｋ誘電体層と、
電極とｈｉｇｈ−ｋ誘電体層との間に配置された窒素および／またはシリコンおよび／または炭素のバリア層と、を含む装置であって、
窒素および／またはシリコンおよび／または炭素のバリア層は、１またはそれ以上の金属酸化物を含み、金属酸化物の金属はランタニド、アルミニウム、またはハフニウムからなる組から選択される。
【００１２】
一の具体例では、装置は半導体装置であって、電極、窒素および／またはシリコンおよび／または炭素のバリア層、およびｈｉｇｈ−ｋ誘電体層の積層が、例えばトランジスタのゲート積層の一部である。このゲート積層は、例えば半導体基板または基板上の半導体層の上に形成される。
【００１３】
他の具体例では、装置はキャパシタであって、電極、窒素および／またはシリコンおよび／または炭素のバリア層、およびｈｉｇｈ−ｋ誘電体層の積層が、キャパシタの一部である。このキャパシタは、例えば他の電極のような導電層の上に形成される。選択的に、誘電体層が、ｈｉｇｈ−ｋ誘電体層と導電層との間に存在しても良い。
【００１４】
本発明は、また、（第１の態様で記載したような）基板を含む装置を製造するプロセスについての第２の態様に関する。このプロセスは、
（ｉ）基板の上に、シリコンおよび／または窒素を選択的に含む金属酸化物（好適には酸化ハフニウム）からなるｈｉｇｈ−ｋ誘電体層を堆積する工程であって、ｈｉｇｈ−ｋ誘電体層が少なくとも４．０のｋ値を有する工程と、
（ｉｉ）ｈｉｇｈ−ｋ誘電体層の上に、窒素および／またはシリコンおよび／または炭素のバリア層を堆積する工程であって、窒素および／またはシリコンおよび／または炭素のバリア層は、１またはそれ以上の金属酸化物を含み、金属酸化物の金属は、ランタニド、アルミニウム、およびハフニウムからなる組から選択される工程と、
（ｉｉｉ）シリコンおよび／または窒素および／または炭素のバリア層の上に電極を堆積する工程であって、電極は、炭他タンタル、炭窒化タンタル、炭化ハフニウム、および炭窒化ハフニウムからなる組から選択される金属を含む工程と、を含む。
【００１５】
この装置が例えば半導体装置の場合、基板は、その上にｈｉｇｈ−ｋ誘電体が形成された半導体層を含む。この装置がキャパシタの場合、基板は、その上にｈｉｇｈ−ｋ誘電体が形成された電極を含み、工程（ｉ）に先立って、窒素および／またはシリコンおよび／または炭素のバリア層を堆積する工程を、選択的に行っても良い。
【００１６】
本発明のそれらの態様および他の態様は、以下に記載した具体例から、特に添付した図面を参照することにより、より詳細が明らかになる。
【発明を実施するための最良の形態】
【００１７】
本発明は、特別な具体例について、所定の図面を参酌しながら記載されるが、本発明はこれらに限定されるものではなく、請求の範囲により限定されるものである。記載された図面は概略であり、限定するものではない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。寸法と相対寸法は、本発明の実施の実際の縮小には対応していない。
【００１８】
また、記載や請求の範囲中の、上、下、上に、下に等の用語は、記載目的のために使用され、相対的な位置を示すものではない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明は、ここに記載や図示されたものと異なる位置でも操作できることを理解すべきである。
【００１９】
また、請求の範囲で使用される「含む（comprising）」の用語は、それ以降に示される要素に限定して解釈されること排除するものであり、他の要素や工程を排除しない。存在を特定された特徴、整数、工程、または成分は、その通りに解釈されるべきであり、それ以外の他の特徴、整数、工程、または成分、またはそれらの組の存在や追加を排除するものではない。「手段ＡおよびＢを含むデバイス」の表現の範囲は、構成要素ＡとＢのみを含むデバイスに限定されるべきではない。本発明では、単にデバイスに関連した構成要素がＡとＢであることを意味する。
【００２０】
この明細書を通じて「１つの具体例」または「ある具体例」の表示は、その具体例に関連する特別な長所または特徴が、本発明の少なくとも１つの具体例に含まれることを意味する。このように、この明細書を通じた多くの場所の「１つの具体例中の」または「ある具体例中の」の文節の表現は、すべてが同じ具体例を示しても良いが、必ずしも示す必要は無い。更に、特別の長所、構造、または特徴は、多くの適当な方法で組み合わされても良く、これは、１又はそれ以上の具体例において、この記載から当業者にとっては明らかであろう。多くの特徴が、１つの具体例、図、または記載にまとめられる。しかしながら、請求された発明が、それぞれの請求項に明示的に記載された以上の特徴を必要とすると、本発明を解釈すべきではない。詳細な説明に続く請求の範囲は、明示的にこの詳細な説明に統合され、それぞれの請求項は、この発明の別々の具体例としてそれ自身で成立する。
【００２１】
ここで提供された記載において、多くの特定の細部が述べられる。しかしながら、本発明の具体例は、それらの特定の細部がなくても実施可能であることが理解される。他の場合、公知の方法、構造、および技術は、この記載の理解を不明瞭にしないために、詳細には示されていない。
【００２２】
以下の用語は、本発明の理解を助けるためにのみ与えられる。本発明の具体例において、「基板」の用語は、シリコンのような半導体材料や、例えば半導体処理で使用される材料のような他の材料を含んでも良い。それらの材料はバルク材料に含まれても良く、または同じまたは異なった材料の上の層でも良い。そのような基板は、半導体層や基板の上に形成される積層を有するＭＯＳＦＥＴのようなトランジスタのような、電子デバイスの製造に使用される。このように、基板は、例えば、ドープされたまたはアンドープのシリコン、シリコンオンインシュレータ基板（ＳＯＩ）、ガリウムアーセナイド（ＧａＡｓ）のようなＩＩＩ−Ｖ層、ガリウムアーセナイドフォスファイド（ＧａＡｓＰ）またはインジウムフォスファイド（ＩｎＰ）、ゲルマニウム（Ｇｅ）、ゲルマニウムオンインシュレータ（ＧｅＯＩ）またはシリコンゲルマニウム（ＳｉＧｅ）、ガラスまたは石英基板でもよい。本発明の他の具体例では、例えば金属−絶縁体−金属キャパシタでは、例えばＲＦ回路では、ガラスや石英基板は単に２つの例である適当な絶縁基板の上に、基板を形成しても良い。
【００２３】
第１の態様では、本発明は電子デバイスに関する。
【００２４】
第１の態様の第１の一般的な具体例では、電子デバイスは、電極、ｈｉｇｈ−ｋ誘電体層、および、電極とｈｉｇｈ−ｋ誘電体層との間に配置された、窒素および／またはシリコンおよび／または炭素のバリア層を含む半導体装置である。ｈｉｇｈ−ｋ誘電体の用語は、ｋ値が４より大きな、例えば４と３０の間である材料である。この積層は、半導体基板（シリコンまたはゲルマニウムベースのウエハ）の上に堆積され、基板の上に形成された半導体層の上に堆積されても良い。基板は、例えばイオン注入や拡散により形成されるソース領域およびドレイン領域を含む。第１の一般的な具体例では、半導体装置は、電界効果トランジスタのようなトランジスタである。
【００２５】
第１の一般的な具体例の具体例では、電極はゲート電極であっても良い。電極は、アルミニウム、ルテニウム、タンタル、ハフニウム、チタン、モリブデン、およびタングステンからなる組から選択される金属の炭化物、炭窒化物、窒化物、シリコン窒化物、および酸窒化物からなる組から選択される金属化合物を含んでも良い。一の具体例では、電極は、炭化タンタル、炭窒化タンタル、炭化ハフニウム、および炭窒化ハフニウムからなる組から選択される金属化合物を含む。電極は、上記で特定された金属化合物に加えて、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）層を含む（又はその上に載せる）。
【００２６】
ｈｉｇｈ−ｋ誘電体層は、４．０より大きいか等しい、即ち３．９であるＳｉＯ２のｋ値より大きいｋ値を有する金属酸化物を含む。ｈｉｇｈ−ｋ誘電体材料のｋ値の範囲は、好適には４．０から約３０の範囲であるが、後者の上限を超える値を想定することもできる。そのような、４．０より大きいか等しいｋ値を有する金属酸化物の例は、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、ＬａＯ２、Ｙ２Ｏ３、Ｇｄ２Ｏ３、Ｔａ２Ｏ５、またはそれらのシリケイトやアルミネイトを含むが、これらに限定されるものではない。
【００２７】
第１の一般的な具体例の具体例では、ｈｉｇｈ−ｋ誘電体層は、ゲート誘電体の役割を果たしても良い。ゲート誘電体層は、アニール時に、そこに接触して電極の仕事関数を変化しうる１またはそれ以上の反応種を含んでも（例えばドープされても）良い。そのような反応種の存在のための１の理由は、ｈｉｇｈ−ｋ誘電体層の結晶性の調整である。そのような反応種は、ｈｉｇｈ−ｋ誘電体層をアモルファス状態、即ち、少ない結晶性に維持することができる。同種の電気特性を有する同種の層を得ることが特徴であり、これは、アモルファスの誘電体材料を用いることにより、より容易に達成される。本発明の第１の態様の、第１の一般的な具体例の具体例では、反応種はシリコンおよび／または窒素である。金属／シリコンの原子比率は、好適には１／９９と１００／０の間であり、より好適には３０／７０と７０／３０の間である。ｈｉｇｈ−ｋ誘電体層中の、金属／窒素の原子比率は、９７／０３と５０／５０の間であり、好適には９７／０３と６０／４０の間である。例えば、ＨｆＯ２は結晶金属酸化物であるが、ハフニウム／シリコンの比が６０／４０のＨｆＳｉＯやＨｆＳｉＯＮは、より多くのアモルファス特性を有する。アモルファス状態のＨｆＳｉＯＮは、アモルファス状態のＨｆＳｉＯより、熱処理に対してより安定である。ＨｆＳｉＯＮとＨｆＳｉＯの双方において、この金属含有ゲートと接触した場合に、アニールによって電極の仕事関数が増加することが認められる。例えば、ｈｉｇｈ−ｋ誘電体層がＨｆＳｉＯＮまたは、ハフニウム／シリコンの原子比率が６０／４０のＨｆＳｉＯでは、窒素および／またはシリコンおよび／または炭素のバリア層が金属含有ゲートとｈｉｇｈ−ｋ誘電体層との間に無い場合、炭化タンタルの仕事関数は、約４．３から、約４．５〜４．６の範囲にシフトする。
【００２８】
窒素および／またはシリコンおよび／または炭素のバリアは、窒素および／またはシリコンおよび／または炭素が、電極からｈｉｇｈ−ｋ層に移動するのを、またはｈｉｇｈ−ｋ層から電極に移動するのを、効果的に防止する層である。窒素および／またはシリコンおよび／または炭素のバリアは、好適には窒素の無い層である。窒素および／またはシリコンおよび／または炭素のバリアは、更に、シリコンの無い層でも良い。本発明の第１の態様の、第１の一般的な具体例の更に好適な具体例では、窒素および／またはシリコンおよび／または炭素のバリアは、窒素の無いバリア層のような窒素および／またはシリコンおよび／または炭素のバリア層でも良いが、これに限定されるものではない。窒素および／またはシリコンおよび／または炭素のバリア層は、その金属酸化物の金属が、ランタニド（例えばランタン）、アルミニウム、およびハフニウムからなる組から選択される、１またはそれ以上の金属酸化物を含んでも良い。
【００２９】
本発明の第１の態様の、第１の一般的な具体例の具体例では、窒素および／またはシリコンおよび／または炭素のバリア層に含まれる金属酸化物の金属は、ランタンまたはランタニドでも良い。第１の一般的な具体例の他の具体例では、窒素および／またはシリコンおよび／または炭素のバリア層に含まれる、金属酸化物の金属はアルミニウムであり、他の具体例では、窒素および／またはシリコンおよび／または炭素のバリア層に含まれる金属酸化物の金属はハフニウムである。
【００３０】
本発明の第１の態様の、第１の一般的な具体例の具体例では、窒素および／またはシリコンおよび／または炭素のバリア層に含まれる、金属酸化物はアモルファスである。アモルファス材料は、原子スケールにおいてロングレンジには殆ど無秩序である。アモルファス材料とは異なり、結晶材料では、そのようなロングレンジの秩序（order）を示すＸ線回折が見られる。例えば、結晶構造に対応するピークやバンドである。アモルファス材料は、そのような結晶性の表示が無いことが特徴である。
【００３１】
窒素および／またはシリコンおよび／または炭素のバリア層の膜厚は、本発明の臨界的なパラメータでは無く、半導体装置の意図する使用や機能に応じて、当業者が適当に選択しうるものである。この膜厚は好適には約０．２ｎｍと約１００ｎｍとの間である。本発明の第１の態様の、第１の一般的な具体例の具体例では、窒素および／またはシリコンおよび／または炭素のバリア層の膜厚は、約１．５ｎｍより大きく、約１００ｎｍより小さい。本発明の第１の態様の、他の具体例では、窒素および／またはシリコンおよび／または炭素のバリア層の膜厚は、約０．２ｎｍから約１ｎｍの範囲である。
【００３２】
特別な具体例では、本発明は、半導体装置であって、タンタルまたはハフニウムの炭化物または炭窒化物を含む電極と、シリコンおよび／または窒素（例えばドープされた窒素を有する）を含む金属酸化物からなるｈｉｇｈ−ｋ誘電体層と、電極とｈｉｇｈ−ｋ誘電体層との間に配置された窒素および／またはシリコンおよび／または炭素のバリア層とを含み、窒素および／またはシリコンおよび／または炭素のバリア層は、１またはそれ以上の金属酸化物を含み、この金属酸化物の金属はランタニド、アルミニウムまたはハフニウムである。
【００３３】
本発明の第１の態様の、第２の一般的な具体例では、装置は、電極、シリコンおよび／または窒素を含む（例えば窒素がドープされた）金属酸化物からなるｈｉｇｈ−ｋ誘電体層、および電極とｈｉｇｈ−ｋ誘電体層との間に配置された窒素および／またはシリコンおよび／または炭素のバリア層を含むキャパシタである。窒素および／またはシリコンおよび／または炭素のバリア層は、１またはそれ以上の金属酸化物を含む。この積層は、導電性基板（例えば、本発明の第１の態様の、第１の一般的な具体例で定義した金属または金属化合物）の上に堆積させることができる。本発明の第１の態様の、第２の一般的な具体例の幾つかの具体例では、キャパシタは、半導体集積回路の一部であっても良い。本発明の第１の態様の、第２の一般的な具体例の幾つかの具体例では、キャパシタは、例えばトランジスタのような半導体装置と組み合わされても良い。
【００３４】
本発明の第１の態様の、第２の一般的な具体例の具体例では、キャパシタ構造は、更に、例えば他の電極のような導電性基板を含み、窒素および／またはシリコンおよび／または炭素のバリア層とｈｉｇｈ−ｋ誘電体層とが、電極と導電性基板との間に挟まれる。そのようなキャパシタ構造を形成する製造工程は、第１の一般的な具体例に記載された半導体装置の製造に使用される製造工程と類似している。本発明の具体例にかかるキャパシタは、図３に示すように、シリコンおよび／または窒素を含む金属酸化物からなるｈｉｇｈ−ｋ誘電体層の上の、窒素および／またはシリコンおよび／または炭素のバリア層の上に形成された金属電極を少なくとも含む。キャパシタは、このように、ｈｉｇｈ−ｋ誘電体層がその上に形成された導電性基板（例えば他の電極）を含み、選択的にｈｉｇｈ−ｋ誘電体層と導電性基板との間に、追加の誘電体層を含む。
【００３５】
電極と導電性基板は、同じでも異なっても良い。窒素および／またはシリコンおよび／または炭素のバリア層は、同じでも異なっても良い。電極と導電層は互いに独立であり、
アルミニウム、ルテニウム、タンタル、ハフニウム、チタン、モリブデン、およびタングステンからなる組から選択される金属の炭化物、炭窒化物、窒化物、シリコン窒化物、および酸窒化物からなる組から選択される金属化合物からなる。第２の一般的な具体例の例では、電極および導電層は、互いに独立であり、炭化タンタル、炭窒化タンタル、炭化ハフニウム、および炭窒化ハフニウムからなる組から選択される金属化合物からなる。電極は、上述の金属化合物に加えて、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）層を含む（またはその上に有する）ものであっても良い。
【００３６】
ｈｉｇｈ−ｋ誘電体層は、４．０より大きいか等しい、即ち３．９であるＳｉＯ２のｋ値より大きいｋ値を有する金属酸化物を含む。ｈｉｇｈ−ｋ誘電体材料のｋ値の範囲は、好適には４．０から約３０の範囲であるが、後者の上限を超える値を想定することもできる。そのような、４．０より大きいか等しいｋ値を有する金属酸化物の例は、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、ＬａＯ２、Ｙ２Ｏ３、Ｇｄ２Ｏ３、Ｔａ２Ｏ５、またはそれらのシリケイトやアルミネイトを含むが、これらに限定されるものではない。
【００３７】
ｈｉｇｈ−ｋ誘電体層は、アニール時に、そこに接触して電極（２）の仕事関数を変化しうる１またはそれ以上の反応種を含んでも（例えばドープされても）良い。そのような反応種の存在のための１の理由は、ｈｉｇｈ−ｋ誘電体層の結晶性の調整である。そのような反応種は、ｈｉｇｈ−ｋ誘電体層をアモルファス状態、即ち、少ない結晶性に維持することができる。同種の電気特性を有する同種の層を得ることが特徴であり、これは、アモルファスの誘電体材料を用いることにより、より容易に達成される。本発明の第１の態様の、第２の一般的な具体例の具体例では、反応種はシリコンおよび／または窒素である。金属／シリコンの原子比率は、好適には１／９９と１００／０の間であり、より好適には３０／７０と７０／３０の間である。ｈｉｇｈ−ｋ誘電体層中の、金属／窒素の原子比率は、９７／０３と５０／５０の間であり、好適には９７／０３と６０／４０の間である。例えば、ＨｆＯ２は結晶金属酸化物であるが、ハフニウム／シリコンの比が６０／４０のＨｆＳｉＯやＨｆＳｉＯＮは、多くのアモルファス特性を有する。アモルファス状態のＨｆＳｉＯＮは、アモルファス状態のＨｆＳｉＯより、熱処理に対してより安定である。ＨｆＳｉＯＮとＨｆＳｉＯの双方において、金属含有ゲートと接触した場合に、アニールによって電極の仕事関数が増加することが認められる。例えば、ｈｉｇｈ−ｋ誘電体層がＨｆＳｉＯＮまたはＨｆＳｉＯで、窒素および／またはシリコンおよび／または炭素のバリア層が金属含有ゲートとｈｉｇｈ−ｋ誘電体層との間に無い場合、炭化タンタルの仕事関数は、約４．３から、約４．５〜４．６の範囲にシフトする。
【００３８】
窒素および／またはシリコンおよび／または炭素のバリアは、窒素および／またはシリコンおよび／または炭素が、電極からｈｉｇｈ−ｋ層に移動するのを、またはｈｉｇｈ−ｋ層から電極に移動するのを、効果的に防止する層である。窒素および／またはシリコンおよび／または炭素のバリアは、それぞれ窒素および／またはシリコンおよび／または炭素の拡散を防止する。窒素および／またはシリコンおよび／または炭素のバリアは、好適には窒素の無い層である。窒素および／またはシリコンおよび／または炭素のバリアは、更に、シリコンの無い層でも良い。窒素および／またはシリコンおよび／または炭素のバリアは、更に、炭素の無い層でも良い。本発明の１のより好ましい具体例では、窒素および／またはシリコンおよび／または炭素のバリアは、窒素および／またはシリコンおよび／または炭素のバリア層のような窒素バリア層であるが、これに限定されるものではない。窒素および／またはシリコンおよび／または炭素のバリアは、その金属酸化物の金属が、ランタニド（例えばランタン）アルミニウム、およびハフニウムからなる組から選択される１またはそれ以上の金属酸化物を含んでも良い。
【００３９】
本発明の第１の態様の、第２の一般的な具体例の具体例では、窒素および／またはシリコンおよび／または炭素のバリア層に含まれる、金属酸化物の金属は、ランタンまたはランタニドでも良い。他の具体例では、窒素および／またはシリコンおよび／または炭素のバリア層に含まれる金属酸化物の金属はアルミニウムであり、他の具体例では、窒素および／またはシリコンおよび／または炭素のバリア層に含まれる金属酸化物の金属はハフニウムである。
【００４０】
本発明の第１の態様の、第２の一般的な具体例の具体例では、窒素および／またはシリコンおよび／または炭素のバリア層に含まれる、金属酸化物はアモルファスである。窒素および／またはシリコンおよび／または炭素のバリア層の膜厚は、本発明の臨界的なパラメータでは無く、半導体装置の意図する使用や機能に応じて、当業者が適当に選択しうるものである。この膜厚は好適には約０．２ｎｍと約１００ｎｍとの間である。具体例では、窒素および／またはシリコンおよび／または炭素のバリア層の膜厚は、約１．５ｎｍより大きく、約１００ｎｍより小さい。本発明の第１の態様の、他の具体例では、窒素および／またはシリコンおよび／または炭素のバリア層の膜厚は、約０．２ｎｍから約１ｎｍの範囲である。
【００４１】
図３は、本発明の第１の態様の具体例にかかる装置（１）を模式的に示す。装置（１）は、（ａ）シリコンおよび／または窒素を含む金属酸化物からなるｈｉｇｈ−ｋ誘電体層（３）、（ｂ）ｈｉｇｈ−ｋ誘電体層（３）の上に設けられた窒素および／またはシリコンおよび／または炭素のバリア（４）、および（ｃ）積層（３、４）の上のゲート電極（２）、からなる積層を含む。図３に示すように、積層（２、３、４）は、図１に示すように半導体装置のゲート積層として使用でき、また図４に例示するようにキャパシタ中の積層として使用できる。
【００４２】
図１は、本発明の具体例にかかる半導体装置（６）を模式的に示す。底面層は、半導体基板（５）であり、その上にシリコンおよび／または窒素を含む金属酸化物からなるｈｉｇｈ−ｋ誘電体層（３）が存在する。ｈｉｇｈ−ｋ誘電体層（３）の上には、窒素および／またはシリコンおよび／または炭素のバリア（４）が設けられ、この積層（５、３、４）全体の上にゲート電極（２）が設けられている。
【００４３】
図４は、本発明の第１の態様の、第２の一般的な具体例にかかるキャパシタ（７）を模式的に示す。図４において、ｈｉｇｈ−ｋ層（３）は電極（２）や導電層（９）から、窒素および／またはシリコンおよび／または炭素のバリア（４、８）により分離されている。
【００４４】
第２の態様において、本発明は、半導体装置（１）を製造するための、以下の３つの工程からなるプロセスに関する。
（ｉ）基板の上に、シリコンおよび／または窒素を選択的に含む金属酸化物からなるｈｉｇｈ−ｋ誘電体層を堆積する工程であって、ｈｉｇｈ−ｋ誘電体層が少なくとも４．０のｋ値を有する工程と、
（ｉｉ）ｈｉｇｈ−ｋ誘電体層の上に、１またはそれ以上の金属酸化物を含む窒素および／またはシリコンおよび／または炭素のバリア層を堆積する工程であって、金属酸化物の金属が、ランタニド、アルミニウム、およびハフニウムからなる組から選択される工程と、
（ｉｉｉ）シリコンおよび／または窒素のバリア層の上に、電極を堆積する工程であって、電極が、アルミニウム、ルテニウム、タンタル、ハフニウム、チタン、モリブデン、およびタングステンからなる組から選択される金属の炭化物、炭窒化物、窒化物、シリコン窒化物、および酸窒化物からなる組から選択される金属化合物を含む工程と、である。
【００４５】
本発明のプロセスは、更に（ｉｖ）所定の金属化合物を含む電極の上にＰｏｌｙ−Ｓｉ層を堆積する工程を選択的に含む。
【００４６】
本発明にかかるプロセスの、（ｉ）から（ｉｉｉ）の全ての工程は、室温またはより高い温度で行われ、より高い温度での１またはそれ以上の脱ガス工程が、半導体装置の製造産業における標準的な実施に従って、それぞれの前に行うことができる。脱ガス工程は、約３００℃から約４００℃の範囲、例えば約３５０℃の温度で行うことができる。
【００４７】
工程（ｉ）を行う前に、基板の前洗浄や表面前処理を、当業者によく知られた適当な方法で行っても良い。工程（ｉ）から工程（ｉｉｉ）は、当業者によく知られた多くの技術により、それぞれ独立して行える。例えば原子層ＣＶＤが例示されるがこれに限定するものではない化学気相成長技術（以降、ＣＶＤという）や、例えばスパッタが例示されるがこれに限定するものではない物理気相成長（以降、ＰＶＤという）が、３つの主な工程（ｉ）から工程（ｉｉｉ）、および選択的に工程（ｉｖ）のそれぞれに使用するのに適している。
【００４８】
工程（ｉｉｉ）または工程（ｉｖ）の後に、装置のアニール工程が、本技術の標準的な実施に従って行われても良い。適当なアニール条件の例は、約６００℃と約９００℃の間のアニール温度で約１〜１２０秒のアニール時間、好適には、約６００℃と約７００℃の間のアニール温度で約３０〜１２０秒のアニール時間、または約９００℃と約１２００℃の間のアニール温度で約０．５〜２秒のアニール時間、例えばヘリウム雰囲気であるが、これに限定するものではない。アニール処理は、他の工程の後に行っても良く、例えば工程（ｉ）の後に、約６００℃と約９００℃の間のアニール温度で約１〜１２０秒のアニール時間、行なっても良い。
【００４９】
以下の例は、例示目的としてのみ記載され、本発明の範囲や多くの具体例を限定するものでは無い。
【００５０】
例１
ハフニウム／シリコンが６０／４０の原子比率の原子層ＣＶＤにより、シリコンウエハが、２．５ｎｍのＨｆＳｉＯにより被覆された。次に、ＨｆＳｉＯをプラズマ窒化することにより、ＨｆＳｉＯＮ層が得られた。次に、１ｎｍのＨｆＯ２層をＨｆＳｉＯＮ層の上に堆積した。得られたアセンブリに対して、３５０℃で４分間の脱ガスが行われ、物理気相成長の手段により、アセンブリの上に１０ｎｍのＴａ２Ｃ層を堆積した。次に、結果のアセンブリが、追加のＰｏｌｙ−Ｓｉ層により被覆され、約１０３０℃で１秒間アニールされた。得られた装置の仕事関数が、４．４５ｅＶと測定された。
【００５１】
比較例１
ハフニウム／シリコンが６０／４０の原子比率の原子層ＣＶＤ技術により、シリコンウエハが、２．５ｎｍのＨｆＳｉＯにより被覆された。次に、ＨｆＳｉＯをプラズマ窒化することにより、ＨｆＳｉＯＮ層が得られた。ＨｆＳｉＯＮ層の上にＨｆＯ２層は堆積しない。得られたアセンブリに対して、３５０℃で４分間の脱ガスが行われ、物理気相成長の手段により、アセンブリの上に１０ｎｍのＴａ２Ｃ層を堆積した。次に、結果のアセンブリがＰｏｌｙ−Ｓｉ層により被覆され、Ｈｅ雰囲気中で、約１０３０℃で１秒間アニールされた。得られた装置の仕事関数が、４．５３ｅＶと測定された。
【００５２】
比較例２
原子層ＣＶＤ技術の手段により、シリコンウエハが、２．５ｎｍのＨｆＯ２により被覆された。得られたアセンブリに対して、３５０℃で４分間の脱ガスが行われ、物理気相成長技術の手段により、アセンブリの上に１０ｎｍのＴａ２Ｃ層を堆積した。次に、結果のアセンブリがＰｏｌｙ−Ｓｉ層により被覆され、Ｈｅ雰囲気中で、約１０３０℃で１秒間アニールされた。得られた装置の仕事関数が、４．３９ｅＶと測定された。
【００５３】
比較例３
原子層ＣＶＤにより、シリコンウエハが、２．５ｎｍのＳｉＯ２により被覆された。得られたアセンブリに対して、３５０℃で４分間の脱ガスが行われ、物理気相成長技術の手段により、アセンブリの上に１０ｎｍのＴａ２Ｃ層を堆積した。次に、結果のアセンブリがＰｏｌｙ−Ｓｉ層により被覆され、Ｈｅ雰囲気中で、約１０３０℃で１秒間アニールされた。得られた装置の仕事関数が、４．３３ｅＶと測定された。
【００５４】
比較例４
原子層ＣＶＤ技術により、シリコンウエハが、２．５ｎｍのＳｉＯ２により被覆された。次に、ＳｉＯ２をプラズマ窒化することにより、ＳｉＯＮ層が得られた。得られたアセンブリに対して、３５０℃で４分間の脱ガスが行われ、物理気相成長により、アセンブリの上に１０ｎｍのＴａ２Ｃ層を堆積した。次に、結果のアセンブリがＰｏｌｙ−Ｓｉ層により被覆され、ヘリウム雰囲気中で、約１０３０℃で１秒間アニールされた。得られた装置の仕事関数が、４．３５ｅＶと測定された。
【００５５】
比較例５
ハフニウム／シリコンが６０／４０の原子比率の原子層ＣＶＤ技術により、シリコンウエハが、２．５ｎｍのＨｆＳｉＯにより被覆された。ＨｆＳｉＯ層の上にＨｆＯ２層は堆積しない。得られたアセンブリに対して、３５０℃で４分間の脱ガスが行われ、物理気相成長により、アセンブリの上に１０ｎｍのＴａ２Ｃ層を堆積した。次に、結果のアセンブリがＰｏｌｙ−Ｓｉ層により被覆され、Ｈｅ雰囲気中で、約１０３０℃で１秒間アニールされた。得られた装置の仕事関数が、４．６０ｅＶと測定された。
【００５６】
まとめとして、例１の金属ゲート電極（Ｔａ２Ｃ）の仕事関数を、比較例１〜５の仕事関数とともに、図２に示した。図２のＸ軸は、調査した装置のｈｉｇｈ−ｋ誘電体層の、ハフニウムとシリコンの相対的な原子含有量である。Ｙ軸は、ｅＶで表示した仕事関数である。ハフニウムが０％では、比較例３（誘電体層はＳｉＯ２）および比較例４（誘電体層はＳｉＯＮ）のゲート電極の仕事関数は、それぞれ４．３３ｅＶと４．３５ｅＶである。ハフニウム／シリコンの原子含有量が６０％では、比較例１（ｈｉｇｈ−ｋ誘電体層はＨｆＳｉＯＮ）および比較例５（ｈｉｇｈ−ｋ誘電体層はＨｆＳｉＯ）のゲート電極の仕事関数は、それぞれ４．５３ｅＶと４．６０ｅＶである。基板とＨｆＳｉＯＮのｈｉｇｈ−ｋゲート誘電体層との間に、窒素および／またはシリコンおよび／または炭素のバリア層を使用することにより、４．４５ｅＶの仕事関数が得られる。ゲート誘電体がシリコンを含まず、結晶ＨｆＯ２からなる場合（比較例２）、仕事関数は４．３９ｅＶとなる。例１のゲート電極の仕事関数は、窒素および／またはシリコンおよび／または炭素のバリア層を使用しない比較例１より８０ｍｅＶ低くなる。
【００５７】
例２
ハフニウム／シリコンが６０／４０の原子比率の原子層ＣＶＤ手段により、シリコンウエハが、２．５ｎｍのＨｆＳｉＯ層により被覆された。次に、ＨｆＳｉＯをプラズマ窒化することにより、ＨｆＳｉＯＮ層が得られた。ＨｆＳｉＯＮ層の上に１ｎｍのＨｆＯ２層を堆積した。得られたアセンブリに対して、３５０℃で４分間の脱ガスが行われ、物理気相成長の手段により、アセンブリの上に１０ｎｍのＴａＣ層を堆積した。次に、結果のアセンブリがＰｏｌｙ−Ｓｉ層により被覆され、Ｈｅ雰囲気中で、約１０５０℃で１．５秒間アニールされた。
【００５８】
例３
ハフニウム／シリコンが６０／４０の原子比率の原子層ＣＶＤ手段により、シリコンウエハが、２．５ｎｍのＨｆＳｉＯ層により被覆された。次に、ＨｆＳｉＯ層をプラズマ窒化することにより、ＨｆＳｉＯＮ層が得られた。ＨｆＳｉＯＮ層の上に２ｎｍのＨｆＯ２層を堆積した。得られたアセンブリに対して、３５０℃で４分間の脱ガスが行われ、物理気相成長の手段により、アセンブリの上に１０ｎｍのＴａＣ層を堆積した。次に、結果のアセンブリがＰｏｌｙ−Ｓｉ層により被覆され、Ｈｅ雰囲気中で、約１０５０℃で１．５秒間アニールされた。
【００５９】
例４
ハフニウム／シリコンが６０／４０の原子比率の原子層ＣＶＤ手段により、シリコンウエハが、２．５ｎｍのＨｆＳｉＯ層により被覆された。次に、ＨｆＳｉＯをプラズマ窒化することにより、ＨｆＳｉＯＮ層が得られた。ＨｆＳｉＯＮ層の上に１ｎｍのＨｆＯ２層を堆積した。得られたアセンブリに対して、３５０℃で４分間の脱ガスが行われ、物理気相成長の手段により、アセンブリの上に１０ｎｍのＴａ２Ｃ層を堆積した。次に、結果のアセンブリがＰｏｌｙ−Ｓｉ層により被覆され、Ｈｅ雰囲気中で、約１０５０℃で１．５秒間アニールされた。
【００６０】
例５
ハフニウム／シリコンが６０／４０の原子比率の原子層ＣＶＤ手段により、シリコンウエハが、２．５ｎｍのＨｆＳｉＯ層により被覆された。次に、ＨｆＳｉＯ層をプラズマ窒化することにより、ＨｆＳｉＯＮ層が得られた。ＨｆＳｉＯＮ層の上に２ｎｍのＨｆＯ２層を堆積した。得られたアセンブリに対して、３５０℃で４分間の脱ガスが行われ、物理気相成長の手段により、アセンブリの上に１０ｎｍのＴａ２Ｃ層を堆積した。次に、結果のアセンブリがＰｏｌｙ−Ｓｉ層により被覆され、Ｈｅ雰囲気中で、約１０５０℃で１．５秒間アニールされた。
【００６１】
例６
ハフニウム／シリコンが６０／４０の原子比率の原子層ＣＶＤ手段により、シリコンウエハが、２．５ｎｍのＨｆＳｉＯ層により被覆された。次に、ＨｆＳｉＯ層をプラズマ窒化することにより、ＨｆＳｉＯＮ層が得られた。ＨｆＳｉＯＮ層の上に１ｎｍのＨｆＯ２層を堆積した。得られたアセンブリに対して、３５０℃で４分間の脱ガスが行われ、物理気相成長の手段により、アセンブリの上に１０ｎｍのＴａＣＮ層を堆積した。次に、結果のアセンブリがＰｏｌｙ−Ｓｉ層により被覆され、Ｈｅ雰囲気中で、約１０５０℃で１．５秒間アニールされた。
【００６２】
例７
ハフニウム／シリコンが６０／４０の原子比率の原子層ＣＶＤ手段により、シリコンウエハが、２．５ｎｍのＨｆＳｉＯ層により被覆された。次に、ＨｆＳｉＯ層をプラズマ窒化することにより、ＨｆＳｉＯＮ層が得られた。ＨｆＳｉＯＮ層の上に１ｎｍのＨｆＯ２層を堆積した。得られたアセンブリに対して、３５０℃で４分間の脱ガスが行われ、物理気相成長の手段により、アセンブリの上に１０ｎｍのＨｆＣ層を堆積した。次に、結果のアセンブリがＰｏｌｙ−Ｓｉ層により被覆され、Ｈｅ雰囲気中で、約１０５０℃で１．５秒間アニールされた。
【００６３】
例８
ハフニウム／シリコンが６０／４０の原子比率の原子層ＣＶＤ手段により、シリコンウエハが、２．５ｎｍのＨｆＳｉＯ層により被覆された。次に、ＨｆＳｉＯ層をプラズマ窒化することにより、ＨｆＳｉＯＮ層が得られた。ＨｆＳｉＯＮ層の上に１ｎｍのＨｆＯ２層を堆積した。得られたアセンブリに対して、３５０℃で４分間の脱ガスが行われ、物理気相成長の手段により、アセンブリの上に１０ｎｍのＨｆＣＮ層を堆積した。次に、結果のアセンブリがＰｏｌｙ−Ｓｉ層により被覆され、Ｈｅ雰囲気中で、約１０５０℃で１．５秒間アニールされた。
【００６４】
例９
ハフニウム／シリコンが６０／４０の原子比率の原子層ＣＶＤ手段により、シリコンウエハが、２．５ｎｍのＨｆＳｉＯ層により被覆された。次に、ＨｆＳｉＯ層をプラズマ窒化することにより、ＨｆＳｉＯＮ層が得られた。ＨｆＳｉＯＮ層の上に１ｎｍのＨｆＯ２層を堆積した。得られたアセンブリに対して、３５０℃で４分間の脱ガスが行われ、物理気相成長の手段により、アセンブリの上に１０ｎｍのＴａ２Ｃ層を堆積した。次に、結果のアセンブリがＰｏｌｙ−Ｓｉ層により被覆され、Ｈｅ雰囲気中で、約６５０℃で１分間アニールされた。
【００６５】
例１０
ハフニウム／シリコンが６０／４０の原子比率の原子層ＣＶＤ手段により、シリコンウエハが、２．５ｎｍのＨｆＳｉＯ層により被覆された。次に、ＨｆＳｉＯ層をポスト窒化アニールすることにより、ＨｆＳｉＯＮ層が得られた。ＨｆＳｉＯＮ層の上に１ｎｍのＨｆＯ２層を堆積した。得られたアセンブリに対して、３５０℃で４分間の脱ガスが行われ、物理気相成長の手段により、アセンブリの上に１０ｎｍのＴａ２Ｃ層を堆積した。次に、結果のアセンブリがＰｏｌｙ−Ｓｉ層により被覆され、Ｈｅ雰囲気中で、約６５０℃で１分間アニールされた。
【図面の簡単な説明】
【００６６】
【図１】本発明の具体例にかかる半導体装置の概略図である。
【図２】従来の具体例と比較した、本発明の具体例の炭化タンタル金属ゲート電極（Ｔａ２Ｃ）の仕事関数を示すグラフである。
【図３】本発明の具体例にかかる積層を示す概略図である。
【図４】本発明の具体例にかかるキャパシタの概略図である。
【図１】
2008172227.tif 000003
【図３】
2008172227.tif 000004
【図４】
2008172227.tif 000005
【図２】
2008172227.tif 000006
【外国語明細書】
2008172227.tif 000007
2008172227.tif 000008
2008172227.tif 000009
2008172227.tif 000010
2008172227.tif 000011
2008172227.tif 000012
2008172227.tif 000013
2008172227.tif 000014
2008172227.tif 000015
2008172227.tif 000016
2008172227.tif 000017
2008172227.tif 000018
2008172227.tif 000019
2008172227.tif 000020
2008172227.tif 000021
2008172227.tif 000022
2008172227.tif 000023
2008172227.tif 000024
2008172227.tif 000025
2008172227.tif 000026
2008172227.tif 000027
2008172227.tif 000028
2008172227.tif 000029
2008172227.tif 000030
2008172227.tif 000031
2008172227.tif 000032
2008172227.tif 000033