(57)【要約】【課題】半田バンプ電極とＵＢＭとの接続強度を向上させることのできる技術を提供する。【解決手段】第１の金属膜１５の上に第２の金属膜１６を積層したＵＢＭ（電極層）１７をボンディングパッド部Ｍ６ａの上面に接続して形成し、第２の金属膜１６の上面および側面に選択的にＡｕシード層を形成し、ＵＢＭ１７の上面のＡｕシード層に接続する半田パターンを形成した後、熱処理を施して半田パターンとＡｕシード層とを反応させて、第２の金属膜１６の上面および側面に接続する半田バンプ電極２０を形成することにより、半田バンプ電極２０とＵＢＭ１７との接続部分をアンカ形状とする。【選択図】図５
2008016514.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）ボンディングパッド部を覆う絶縁膜を半導体基板上に形成した後、前記ボンディングパッド部を露出させる第１の開口部を前記絶縁膜に形成する工程と、
（ｂ）前記第１の開口部を介して前記ボンディングパッド部に接続する第１の金属膜を前記半導体基板上に形成した後、前記第１の金属膜上に第２の金属膜を形成する工程と、
（ｃ）前記第２の金属膜および前記第１の金属膜を順次加工して、前記第１の開口部を介して前記ボンディングパッド部に接続する前記第１および第２の金属膜からなる電極層を形成する工程と、
（ｄ）前記電極層の上層を構成する前記第２の金属膜の上面および側面に選択的に金属シード層を形成する工程と、
（ｅ）前記金属シード層を覆う樹脂膜を前記半導体基板上に形成した後、前記電極層の上面の前記金属シード層を露出させる第２の開口部を前記樹脂膜に形成する工程と、
（ｆ）前記第２の開口部を介して前記電極層の上面の前記金属シード層に接続する半田パターンを形成する工程と、
（ｇ）前記半導体基板に熱処理を施して前記半田パターンと前記金属シード層とを反応させて、前記電極層の上層を構成する前記第２の金属膜の上面および側面と接続する半田バンプ電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
（ａ）ボンディングパッド部を覆う絶縁膜を半導体基板上に形成した後、前記ボンディングパッド部を露出させる第１の開口部を前記絶縁膜に形成する工程と、
（ｂ）前記第１の開口部を介して前記ボンディングパッド部に接続する第１の金属膜を前記半導体基板上に形成した後、前記第１の金属膜上に第２の金属膜を形成する工程と、
（ｃ）前記第２の金属膜および前記第１の金属膜を順次加工して、前記第１の開口部を介して前記ボンディングパッド部に接続するとともに前記絶縁膜上に引き出された前記第１および第２の金属膜からなる再配線層を形成する工程と、
（ｄ）前記再配線層を覆う第１の樹脂膜を前記半導体基板上に形成した後、前記再配線層の前記ボンディングパッド部から離れた端部近傍に、前記再配線層を露出させる第２の開口部を前記第１の樹脂膜に形成する工程と、
（ｅ）前記第２の開口部から露出する前記再配線層の上層を構成する前記第２の金属膜の上面および側面に選択的に金属シード層を形成する工程と、
（ｆ）前記第１の樹脂膜を除去する工程と、
（ｇ）前記金属シード層を覆う第２の樹脂膜を前記半導体基板上に形成した後、前記再配線層の上面の前記金属シード層を露出させる第３の開口部を前記第２の樹脂膜に形成する工程と、
（ｈ）前記第３の開口部を介して前記再配線層の上面の前記金属シード層に接続する半田パターンを形成する工程と、
（ｉ）前記半導体基板に熱処理を施して前記半田パターンと前記金属シード層とを反応させて、前記再配線層の上層を構成する前記第２の金属膜の上面および側面と接続する半田バンプ電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
（ａ）ボンディングパッド部を覆う絶縁膜を半導体基板上に形成した後、前記ボンディングパッド部を露出させる開口部を前記絶縁膜に形成する工程と、
（ｂ）前記開口部を介して前記ボンディングパッド部に接続する第１の金属膜を前記半導体基板上に形成した後、前記第１の金属膜上に第２の金属膜を形成する工程と、
（ｃ）前記第２の金属膜および前記第１の金属膜を順次加工して、前記開口部を介して前記ボンディングパッド部に接続する前記第１および第２の金属膜からなる電極層を形成する工程と、
（ｄ）前記電極層の上層を構成する前記第２の金属膜の上面および側面に選択的に金属シード層を形成する工程と、
（ｅ）前記電極層の上面の前記金属シード層に接続する半田パターンを形成する工程と、
（ｆ）前記半導体基板に熱処理を施して前記半田パターンと前記金属シード層とを反応させて、前記電極層の上層を構成する前記第２の金属膜の上面および側面と接続する第１の半田バンプ電極を形成する工程と、
（ｇ）前記半導体基板上に樹脂膜を形成した後、前記第１の半田バンプ電極の上面を露出する工程と、
（ｈ）前記第１の半田バンプ電極の上面に接続する第２の半田バンプ電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
（ａ）ボンディングパッド部を覆う絶縁膜を半導体基板上に形成した後、前記ボンディングパッド部を露出させる第１の開口部を前記絶縁膜に形成する工程と、
（ｂ）前記第１の開口部を介して前記ボンディングパッド部に接続する第１の金属膜を前記半導体基板上に形成した後、前記第１の金属膜上に第２の金属膜を形成する工程と、
（ｃ）前記第２の金属膜および前記第１の金属膜を順次加工して、前記第１の開口部を介して前記ボンディングパッド部に接続する前記第１および第２の金属膜からなる電極層を形成する工程と、
（ｄ）前記電極層を覆う第１の樹脂膜を前記半導体基板上に形成した後、前記電極層の上層を構成する前記第２の金属膜の上面および側面を露出させる工程と、
（ｅ）前記電極層の上層を構成する前記第２の金属膜の上面および側面に選択的に金属シード層を形成する工程と、
（ｆ）前記金属シード層を覆う第２の樹脂膜を前記半導体基板上に形成した後、前記金属シード層を露出させ、下部の開口面積が上部の開口面積よりも小さいテーパ形状の第２の開口部を前記第２の樹脂膜に形成する工程と、
（ｇ）前記第２の開口部を介して前記電極層の上面の前記金属シード層に接続する半田パターンを形成する工程と、
（ｈ）前記半導体基板に熱処理を施して前記半田パターンと前記金属シード層とを反応させて、前記電極層の上層を構成する前記第２の金属膜の上面および側面と接続する半田バンプ電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、前記第２の金属膜はＮｉ膜であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、前記第１の金属膜はＣｕ膜、Ｔｉ膜、ＴｉＮ膜、ＴｉＷ膜、Ｔａ膜、Ｗ膜またはＣｒ膜であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、前記金属シード層はＡｕシード層であることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、前記金属シード層は無電解メッキ法により形成されることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、前記金属シード層の厚さは０．１〜０．０３μｍであることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、前記ボンディングパッド部はＡｌまたはＣｕを主導体とすることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、前記半導体基板に施される前記熱処理の温度は、２２０〜２６５℃であることを特徴とする半導体装置の製造方法。
【請求項１２】
ボンディングパッド部を覆う絶縁膜と、
前記絶縁膜に形成された前記ボンディングパッド部の上面を露出させる第１の開口部と、
前記第１の開口部を介して前記ボンディングパッド部に接続し、第１の金属膜の上に第２の金属膜が形成された積層膜からなる電極層と、
前記電極層の上層を構成する前記第２の金属膜の上面および側面と接続する半田バンプ電極とを有することを特徴とする半導体装置。
【請求項１３】
ボンディングパッド部を覆う絶縁膜と、
前記絶縁膜に形成された前記ボンディングパッド部の上面を露出させる第１の開口部と、
前記第１の開口部を介して前記ボンディングパッド部に接続し、第１の金属膜の上に第２の金属膜が形成された積層膜からなり、前記絶縁膜上に引き出された再配線層と、
前記ボンディングパッド部から離れた前記再配線層の端部近傍に、前記再配線層の上層を構成する前記第２の金属膜の上面および側面と接続する半田バンプ電極とを有することを特徴とする半導体装置。
【請求項１４】
請求項１２または１３記載の半導体装置において、前記第２の金属膜はＮｉ膜であることを特徴とする半導体装置。
【請求項１５】
請求項１２または１３記載の半導体装置において、前記第１の金属膜はＣｕ膜、Ｔｉ膜、ＴｉＮ膜、ＴｉＷ膜、Ｔａ膜、Ｗ膜またはＣｒ膜であることを特徴とする半導体装置。
【請求項１６】
請求項１２または１３記載の半導体装置において、前記ボンディングパッド部はＡｌまたはＣｕを主導体とすることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術および半導体装置に関し、特に、半田バンプ電極を備えた表面実装素子の製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば金属の接着／バリア／電解メッキのバス層を少なくとも接合パッド上に形成した後、レジスト層を接合パッドの上に開口を規定する所定パターンに形成し、半田濡れ性の層を開口の中に形成し、開口領域からレジストの一部を除去して半田濡れ性の金属層のエッジとレジストとの間に隙間を形成し、その隙間を含めて半田濡れ性の金属層の上に半田濡れ性の金属層を封止するバリア金属層を形成する技術が開示されている（特許文献１参照）。
【０００３】
また、ボールを半田付けするための端子部と、端子部の外周部の近傍に配設された支持部と、端子部と支持部とを繋ぐ連結部とを有し、端子部全体が露出した状態で支持部を覆うように絶縁層を設け、半田が端子部の表面とエッジ部に跨った状態で、ボールを端子部に半田付けする技術が開示されている（特許文献２参照）。
【０００４】
また、パッシベーション膜に形成された開孔を介してパッドに電気的に接続される再配線層と、再配線層を完全に被覆するとともにパッシベーション膜上に張り出した張出部位を有するバリアメタル層と、バリアメタル層に達する開孔を有する有機膜と、開孔およびバリアメタル層を介して再配線層に電気的に接続されるバンプ電極とを具備する半導体装置が開示されている（特許文献３参照）。
【０００５】
また、半田バンプ電極が形成された複数の電極パッドのうちの少なくとも１個以上に、半田バンプ電極群の分布に関しての重心位置方向もしくはこれと反対の方向へ延長された形状の張り出し部を形成する表面実装素子の電極構造が開示されている（特許文献４参照）。
【０００６】
また、ボンディングパッドを覆う絶縁膜と、この絶縁膜に形成されボンディングパッドを露出させる開口部と、この開口部内においてボンディングパッドと接続されるバンプ電極とを備え、開口部において、その下方部の開口面積が上方部の開口面積よりも小さい部分を有する電子部品が開示されている（特許文献５参照）。
【０００７】
また、保護膜が２層以上からなり、下層の保護膜の開口部が上層の保護膜の開口部よりも大きく形成され、突起電極の底部が上層の保護膜の下に入り込んでいる接続端子が開示されている（特許文献６参照）。
【０００８】
また、電極パッド上に形成された第１の突起電極部と、第１の突起電極部の先端に形成された第２の突起電極部とによって構成し、第２の突起電極部の先端と電極パッド側の端部との間にくびれ部を有する略鼓状の突起電極が開示されている（特許文献７参照）。
【特許文献１】特開２００３−７７５５号公報（段落［００１８］〜［００２３］、図１、図２）
【特許文献２】特開２００３−２４３８１３号公報（段落［００１６］〜［００２３］、図１〜図４）
【特許文献３】特開２０００−３０６９３８号公報（段落［００２３］〜［００２５］、図２）
【特許文献４】特開平１０−２８４５００号公報（段落［００１５］〜［００２２］、図１、図２）
【特許文献５】特開２０００−１９５８８７号公報（段落［００１８］、段落［００３１］、段落［００４２］、図１、図８、図１５）
【特許文献６】特開２００３−３２４１２０号公報（段落［００５０］〜［００５２］、図１）
【特許文献７】特開平１１−２５１４７２号公報（段落［００２０］〜［００２３］、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
半導体製品の高速化、高密度実装の要求から１９９０年代半ばにはボール格子端子（Ball Grid Array：ＢＧＡ）を採用した表面実装技術が開発され、現在では、ウエハ状態のまま作られる半導体チップと同じサイズのパッケージ、すなわちウエハレベルＣＳＰ（Chip Size Package）の開発が各社各様の構造で進められている。ウエハレベルＣＳＰは、ウエハプロセス（前工程）とパッケージプロセス（後工程）とを一体化した技術であり、半導体チップのサイズが縮小するに従いパッケージのサイズも縮小することから、半導体ウエハから取得できる半導体チップの個数が増えて、半導体製品の低コスト化を図ることができる。
【００１０】
ところで、ウエハレベルＣＳＰにおけるＦＣ（Flip Chip）−ＢＧＡ接続では、半導体装置の最上層配線である引き出し電極上にバンプ電極が電気的に接続されるが、引き出し電極とバンプ電極との間には、相互拡散を防止するためのＵＢＭ（Under Bump Metal）が形成される。バンプ電極には、一般に半田が用いられ、ＵＢＭには、相互拡散を防止する機能、汎用性またはコスト等を考慮して、一般にはＮｉ膜が用いられる。なお、Ｎｉ膜のみでは低い電気抵抗が得られないため、例えばＮｉ膜の下にＣｕ膜、Ｃｒ膜、ＴｉＮ膜等を形成した積層膜を用いることもある。
【００１１】
しかしながら、ＵＢＭの上面に半田濡れ性を良好とするＡｕシード層を形成しても、半田バンプ電極とＵＢＭとの強い接続強度が得られず、半田バンプ電極が剥がれる場合がある。このため、半田バンプ電極およびＵＢＭをアンダーフィルにより封止して半田バンプ電極の剥がれを防いでいるが、コストが高くなるという課題を有する。
【００１２】
本発明の目的は、半田バンプ電極とＵＢＭとの接続強度を向上させることのできる技術を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明による半導体装置の製造方法は、第１の金属膜の上に第２の金属膜を積層してなる電極層をボンディングパッド部の上面に接続して形成し、電極層の上層を構成する第２の金属膜の上面および側面に選択的に金属シード層を形成し、電極層の上面の金属シード層に接続する半田パターンを形成した後、熱処理を施して半田パターンと金属シード層とを反応させて、電極層の上層を構成する第２の金属膜の上面および側面と接続する半田バンプ電極を形成するものである。
【００１６】
また、本発明による半導体装置の製造方法は、第１の金属膜の上に第２の金属膜を積層してなる再配線層をボンディングパッド部の上面に接続して形成し、再配線層のボンディングパッド部から離れた端部近傍において第２の金属膜の上面および側面に選択的に金属シード層を形成し、再配線層の上面の金属シード層に接続する半田パターンを形成した後、熱処理を施して半田パターンと金属シード層とを反応させて、再配線層のボンディングパッド部から離れた端部近傍に再配線層の上層を構成する第２の金属膜の上面および側面と接続する半田バンプ電極を形成するものである。
【００１７】
また、本発明による半導体装置の製造方法は、第１の金属膜の上に第２の金属膜を積層してなる電極層をボンディングパッド部の上面に接続して形成し、電極層の上層を構成する第２の金属膜の上面および側面に選択的に金属シード層を形成し、電極層の上面の金属シード層に接続する半田パターンを形成した後、熱処理を施して半田パターンと金属シード層とを反応させて、電極層の上層を構成する第２の金属膜の上面および側面と接続する予備半田バンプ電極を形成し、さらに予備半田バンプに接続する半田バンプ電極を形成するものである。
【００１８】
また、本発明による半導体装置の製造方法は、第１の金属膜の上に第２の金属膜を積層してなる電極層をボンディングパッド部の上面に接続して形成し、電極層の上層を構成する第２の金属膜の上面および側面に選択的に金属シード層を形成し、電極層の上層を構成する第２の金属膜の周囲に下部の開口面積が上部の開口面積よりも小さいテーパ形状の開口部を有する絶縁膜を形成し、電極層の上面の金属シード層に接続する半田パターンを形成した後、熱処理を施して半田パターンと金属シード層とを反応させて、電極層の上層を構成する第２の金属膜の上面および側面と接続する半田バンプ電極を形成するものである。
【００１９】
本発明による半導体装置は、ボンディングパッド部を覆う絶縁膜と、絶縁膜に形成されたボンディングパッド部の上面を露出させる第１の開口部と、第１の開口部を介してボンディングパッド部に接続し、第１の金属膜の上に第２の金属膜が形成された積層膜からなる電極層と、第２の金属膜の上面および側面と接続する半田バンプ電極とを有するものである。
【００２０】
また、本発明による半導体装置は、ボンディングパッド部を覆う絶縁膜と、絶縁膜に形成されたボンディングパッド部の上面を露出させる第１の開口部と、第１の開口部を介してボンディングパッド部に接続し、第１の金属膜の上に第２の金属膜が形成された積層膜からなり、絶縁膜上に引き出された再配線層と、ボンディングパッド部から離れた再配線層の端部近傍に第２の金属膜の上面および側面と接続する半田バンプ電極とを有するものである。
【発明の効果】
【００２１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２２】
半田バンプ電極のＵＢＭと接続する部分をアンカ形状とすることにより、半田バンプ電極とＵＢＭとの接続強度を向上させることができる。
【発明を実施するための最良の形態】
【００２３】
本実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２４】
また、本実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２５】
また、本実施の形態において、ウエハと言うときは、Ｓｉ（Silicon）単結晶ウエハを主とするが、それのみではなく、ＳＯＩ（Silicon On Insulator）ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。
【００２６】
また、本実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２７】
（実施の形態１）
本発明の実施の形態１による電極層に接続する半田バンプ電極を有する半導体装置の製造方法を図１〜図５を用いて工程順に説明する。図１はＣＭＯＳデバイスおよび多層配線を含む半田バンプ電極の要部断面図、図２〜図５はＣＭＯＳデバイスを省略した半田バンプ電極のみの要部断面図である。
【００２８】
まず、図１に示すように、シリコン単結晶からなる半導体基板（円形の薄い板状に加工した半導体ウエハ）１の主面に所望する半導体素子を形成する。半導体素子としては、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）デバイス、抵抗素子、容量素子等が形成されるが、本実施の形態１ではＣＭＯＳデバイスを例示する。なお、ＣＭＯＳデバイスを構成するｐチャネル型のＭＩＳ・ＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をｐＭＩＳと略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略す。
【００２９】
半導体基板１の素子分離領域に絶縁膜からなる分離部２を形成した後、半導体基板１にｐ型の導電性を示す不純物をイオン注入してｐウェル３を形成し、同様に、ｎ型の導電性を示す不純物をイオン注入してｎウェル４を形成する。続いてｎＭＩＳおよびｐＭＩＳを構成するゲート絶縁膜５およびゲート電極６ｎ，６ｐを形成し、さらにゲート電極６ｎ，６ｐの側壁にサイドウォール７を形成する。続いてゲート電極６ｎの両側のｐウェル３にｎ型の導電性を示す不純物をイオン注入し、ｎＭＩＳのソース・ドレインとして機能するｎ型半導体領域８をゲート電極６ｎおよびサイドウォール７に対して自己整合的に形成する。同様に、ゲート電極６ｐの両側のｎウェル４にｐ型の導電性を示す不純物をイオン注入し、ｐＭＩＳのソース・ドレインとして機能するｐ型半導体領域９をゲート電極６ｐおよびサイドウォール７に対して自己整合的に形成する。
【００３０】
次に、半導体基板１上に絶縁膜１０を形成した後、レジストパターンをマスクとしたエッチングにより絶縁膜１０を加工して接続孔１１を形成する。この接続孔１１はｎ型半導体領域８またはｐ型半導体領域９上などの必要部分に形成する。続いて接続孔１１の内部に、例えばＷ（タングステン）を主導体とするプラグ１２を形成した後、プラグ１２に接続する第１層目の配線Ｍ１を形成する。配線Ｍ１は、例えばＣｕを主導体とし、シングルダマシン法により形成される。さらに上層の第２層目の配線Ｍ２から第６層目の配線Ｍ６を形成する。配線Ｍ２〜Ｍ５は、例えばＣｕを主導体とし、デュエルダマシン法により形成される。配線Ｍ６は、例えばＡｌを主導体とし、半導体基板１上に堆積されたＡｌ膜をレジストパターンをマスクとしたエッチングにより加工することにより形成される。配線Ｍ６の厚さは、例えば１μｍである。なお、本実施の形態１では、第６層目の配線Ｍ６はＡｌを主導体とするとしたが、Ｃｕを主導体とすることもできる。また配線層を６層としたが、層数はこれに限定されるものではない。
【００３１】
次に、第６層目の配線Ｍ６上に窒化シリコン膜１３ａを形成し、窒化シリコン膜１３ａ上に酸化シリコン膜１３ｂを形成する。これら窒化シリコン膜１３ａおよび酸化シリコン膜１３ｂは、外部からの水分や不純物の侵入防止およびα線の透過の抑制を行うパッシベーション膜１４として機能する。続いてレジストパターンをマスクとしたエッチングにより酸化シリコン膜１３ｂおよび窒化シリコン膜１３ａを順次加工して、第６層目の配線Ｍ６の一部であるボンディングパッド部Ｍ６ａを露出させる第１の開口部Ｃ１を形成する。
【００３２】
次に、パッシベーション膜１４上に開口部Ｃ１より大きめの開口を有するレジストパターンを形成し、第１の開口部Ｃ１を介してボンディングパッド部Ｍ６ａに接続する第１の金属膜１５を半導体基板１上に形成した後、第１の金属膜１５上に第２の金属膜１６を形成する。第２の金属膜１６としては、半田の拡散を抑制するバリアメタルとして機能する他に、Ａｕとの密着性が良い、半田の拡散が早い、半田の濡れ性が良い等の性質を有する金属膜、例えばＮｉ膜が用いられる。第１の金属膜１５としては、半田の拡散を抑制するバリアメタルとして機能する他に、接触電気抵抗が低く、シート抵抗が低い等の性質を有し、さらに上記第２の金属膜１６と比較してＡｕとの密着性が悪い、半田の拡散が遅い、半田の濡れ性が悪い等の性質を有する金属膜、例えばＣｕ膜、Ｔｉ膜、ＴｉＮ膜、ＴｉＷ膜、Ｔａ膜、Ｗ膜、Ｃｒ膜等が用いられる。第１の金属膜１５の厚さは、例えば３μｍ、第２の金属膜１６の厚さは、例えば３μｍである。続いてレジストパターンを除去し、図２に示すように、第１の開口部Ｃ１を介してボンディングパッド部Ｍ６ａに電気的に接続する第１の金属膜１５および第２の金属膜１６の積層膜からなるＵＢＭ（電極層）１７を形成する。
【００３３】
次に、図３に示すように、無電解メッキ法により、ＵＢＭ１７の上層を構成する第２の金属膜１６の表面（上面および側面）に選択的にＡｕシード層１８を形成する。Ａｕは、第２の金属膜（代表的な材料としては、例えばＮｉ膜）１６上には成長しやすいが、第１の金属膜（代表的な材料としては、例えばＣｕ膜）１５上には成長しにくいことから、第２の金属膜１６の表面に選択的にＡｕシード層１８を形成することができる。Ａｕシード層１８の厚さは、例えば０．０８μｍである。
【００３４】
次に、図４に示すように、半導体基板１上に樹脂膜１９、例えばポリイミド樹脂膜を塗布した後、リソグラフィ法により加工して、ＵＢＭ１７の上面であって、半田バンプ電極が形成される領域のＡｕシード層１８を露出させる第２の開口部Ｃ２を形成する。樹脂膜１９の厚さは、例えば５μｍである。
【００３５】
次に、図５に示すように、ＵＢＭ１７の上面に第２の開口部Ｃ２を介して半田バンプ電極２０を形成する。この半田バンプ電極２０は外部接続用電極であり、例えば鉛フリー半田が用いられる。また、半田バンプ電極２０は、例えば印刷法、メッキ法またはボール法により形成することができる。印刷法では、ＵＢＭ１７上にＡｕシード層１８を介して半田ペーストをマスク印刷した後、リフロー処理により半田ペーストを球形に成形して、ＵＢＭ１７と接続させる。メッキ法では、ＵＢＭ１７上にＡｕシード層１８を介してメッキにより半田層を形成した後、フラックスを塗布し、続いてリフロー処理およびフラックス残渣の除去洗浄により半田層を球形に成形して、ＵＢＭ１７と接続させる。ボール法では、ＵＢＭ１７上にフラックスをマスク印刷した後、フラックス上に半田ボールを搭載し、続いてリフロー処理およびフラックス残渣の除去洗浄により半田ボールをＵＢＭ１７と接続させる。
【００３６】
半田バンプ電極２０の各形成方法において行われるリフロー処理の条件は、形成方法には関係なく、例えば温度２２０〜２６５℃、時間３０〜５０秒である。このリフロー処理の際、半田パターン（例えば印刷法に用いる半田ペースト、メッキ法に用いる半田層、ボール法に用いる半田ボール）は、第２の金属膜１６の上面に形成されたＡｕシード層１８と反応し、さらに樹脂膜１９に覆われた第２の金属膜１６の側面に形成されたＡｕシード層１８とも反応するので、半田バンプ電極２０はＵＢＭ１７の上層を構成する第２の金属膜１６の上面および側面と接続する。従って、ＵＢＭ１７上に半田バンプ電極２０が形成されると同時に、半田バンプ電極２０のＵＢＭ１７と接続する部分はアンカ形状となり、例えばアンダーフィルのような補強手段を用いることなく、半田バンプ電極２０とＵＢＭ１７との接続強度を向上させることができる。
【００３７】
その後、半導体ウエハから半導体チップに個々に切り分けられ、半導体装置が完成するが、それらの説明は省略する。
【００３８】
このように、本実施の形態１によれば、半田バンプ電極２０のＵＢＭ（半導体装置のボンディングパッド部Ｍ６ａに接続する電極層）１７と接続する部分をアンカ形状とすることにより、半田バンプ電極２０とＵＢＭ１７との接合界面が補強できて接続強度を向上させることができる。
【００３９】
（実施の形態２）
本発明の実施の形態２による再配線層に接続する半田バンプ電極を有する半導体装置の製造方法を図６〜図１１に示す半田バンプ電極の要部断面図を用いて工程順に説明する。
【００４０】
まず、前述した実施の形態１と同様にして、半導体基板１の主面上に所望する半導体素子を形成する。次に、パッシベーション膜１４上に開口部Ｃ１より大きめの開口を有するレジストパターンを形成し、半導体基板１上に第１の金属膜１５および第２の金属膜１６を順次堆積した後、レジストパターンを除去し、図６に示すように、第１の開口部Ｃ１を介してボンディングパッド部Ｍ６ａに電気的に接続し、パッシベーション膜１４上に引き出された第１の金属膜１５および第２の金属膜１６の積層膜からなるＵＢＭ（再配線層）２１を形成する。
【００４１】
次に、図７に示すように、半導体基板１上に樹脂膜２２を塗布した後、リソグラフィ法により加工して、半田バンプ電極が形成される領域のＵＢＭ２１を露出させる第２の開口部Ｃ２を形成する。このとき、半田バンプ電極が形成される領域は、ボンディングパッド部Ｍ６ａから離れたＵＢＭ２１の端部近傍とし、その領域のＵＢＭ２１の側面が露出するように第２の開口部Ｃ２を形成する。ＵＢＭ２１と樹脂膜２２との隙間（図中のＬ）は、例えば５μｍである。
【００４２】
次に、図８に示すように、無電解メッキ法により、露出したＵＢＭ２１の上層を構成する第２の金属膜１６の表面（上面および側面）に選択的にＡｕシード層１８を形成する。      
【００４３】
次に、図９に示すように、樹脂膜２２を除去する。続いて図１０に示すように、半導体基板１上に樹脂膜１９、例えばポリイミド樹脂膜を塗布した後、リソグラフィ法により加工して、ＵＢＭ２１の上面であって、半田バンプ電極が形成される領域のＡｕシード層１８を露出させる第３の開口部Ｃ３を形成する。樹脂膜１９の厚さは、例えば５μｍである。
【００４４】
次に、図１１に示すように、ＵＢＭ１７の上面に、前述した実施の形態１と同様にして、例えば印刷法、メッキ法またはボール法により第３の開口部Ｃ３を介して半田バンプ電極２３を形成する。半田バンプ電極２３の形成過程において行われるリフロー処理の際、半田パターン（例えば印刷法に用いる半田ペースト、メッキ法に用いる半田層、ボール法に用いる半田ボール）は、第２の金属膜１６の上面に形成されたＡｕシード層１８と反応し、さらに樹脂膜１９に覆われた第２の金属膜１６の側面に形成されたＡｕシード層１８とも反応するので、半田バンプ電極２３は、第３の開口部Ｃ３を介してＵＢＭ２１の上層を構成する第２の金属膜１６の上面および側面と接続する。従って、ＵＢＭ２１上に半田バンプ電極２３が形成されると同時に、半田バンプ電極２３のＵＢＭ２１と接続する部分はアンカ形状となり、例えばアンダーフィルのような補強手段を用いることなく、半田バンプ電極２３とＵＢＭ２１との接続強度を向上させることができる。
【００４５】
このように、本実施の形態２によれば、半田バンプ電極２３のＵＢＭ（半導体装置のボンディングパッド部Ｍ６ａに接続する再配線層）２１と接続する部分をアンカ形状とすることにより、半田バンプ電極２３とＵＢＭ２１との接合界面が補強できて接続強度を向上させることができる。
【００４６】
（実施の形態３）
本発明の実施の形態３による電極層に接続する半田バンプ電極を有する半導体装置の製造方法を図１２〜図１５に示す半田バンプ電極の要部断面図を用いて工程順に説明する。
【００４７】
まず、前述した実施の形態１と同様にして、半導体基板１の主面上に所望する半導体素子を形成した後、第１の開口部Ｃ１を介してボンディングパッド部Ｍ６ａに電気的に接続する第１の金属膜１５および第２の金属膜１６の積層膜からなるＵＢＭ（電極層）１７を形成する。さらに、図１２に示すように、無電解メッキ法により、ＵＢＭ１７の上層を構成する第２の金属膜１６の表面（上面および側面）に選択的にＡｕシード層１８を形成する。
【００４８】
次に、図１３に示すように、例えば印刷法またはメッキ法により、ＵＢＭ１７の上面に半田パターンを形成し、この半田パターンと、ＵＢＭ１７の上層を構成する第２の金属膜１６の表面（上面および側面）に形成されたＡｕシード層１８とを反応させて、第２の金属膜１６を覆う予備半田バンプ電極（第１の半田バンプ電極）２４を形成する。予備半田バンプ電極２４のＵＢＭ１７と接続する部分はアンカ形状となる。
【００４９】
次に、図１４に示すように、半導体基板１上に樹脂膜１９、例えばポリイミド樹脂膜を塗布した後、リソグラフィ法により加工して、予備半田バンプ電極２４の上面を露出させる。続いて図１５に示すように、予備半田バンプ電極２４の上面に、例えば印刷法、メッキ法またはボール法により半田バンプ電極（第２の半田バンプ電極）２５を形成する。
【００５０】
このように、本実施の形態３によれば、前述した実施の形態１と同様に、半田バンプ電極２５のＵＢＭ１７と接続する部分をアンカ形状とすることにより、半田バンプ電極２５とＵＢＭ１７との接合界面が補強できて接続強度を向上させることができる。
【００５１】
（実施の形態４）
本発明の実施の形態４による電極層に接続する半田バンプ電極を有する半導体装置の製造方法を図１６〜図１９に示す半田バンプ電極の要部断面図を用いて工程順に説明する。
【００５２】
まず、前述した実施の形態１と同様にして、半導体基板１の主面上に所望する半導体素子を形成した後、第１の開口部Ｃ１を介してボンディングパッド部Ｍ６ａに電気的に接続する第１の金属膜１５および第２の金属膜１６の積層膜からなるＵＢＭ（電極層）１７を形成する。さらに、図１６に示すように、半導体基板１上に第１の樹脂膜２６、例えばポリイミド樹脂膜を塗布した後、リソグラフィ法により加工して、ＵＢＭ１７の上層を構成する第２の金属膜１６の表面（上面および側面）を露出させる。
【００５３】
次に、図１７に示すように、無電解メッキ法により、ＵＢＭ１７の上層を構成する第２の金属膜１６の表面（上面および側面）に選択的にＡｕシード層１８を形成する。
【００５４】
次に、図１８に示すように、半導体基板１上に第２の樹脂膜２７、例えばポリイミド樹脂膜を塗布する。続いて第２の樹脂膜２７をリソグラフィ法により加工して、ＵＢＭ１７の上層を構成する第２の金属膜１６の周囲に空間（例えばＮＳＤＭ（Non Solder Mask Defined）に類似した構造）を有する第２の開口部Ｃ２を形成し、ＵＢＭ１７の上層を構成する第２の金属膜１６の表面（上面および側面）に形成されたＡｕシード層１８を露出させる。このとき、第２の開口部Ｃ２の形状を下部から上部に従ってしだいに開口面積が小さくなるテーパ状とする。
【００５５】
次に、図１９に示すように、ＵＢＭ１７の上面に、例えば印刷法、メッキ法またはボール法により第２の開口部Ｃ２を介して半田バンプ電極２８を形成する。半田バンプ電極２８はＵＢＭ１７の上層を構成する第２の金属膜１６の周囲のテーパ状の空間にも形成されて、半田バンプ電極２８のＵＢＭ１７と接続する部分はアンカ形状となる。
【００５６】
このように、本実施の形態４によれば、前述した実施の形態１と同様に、半田バンプ電極２８のＵＢＭ１７と接続する部分をアンカ形状とすることにより、半田バンプ電極２８とＵＢＭ１７との接合界面が補強できて接続強度を向上させることができる。
【００５７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５８】
例えば、前記実施の形態では、ウエハ状態のまま作られるウエハレベルＣＳＰに適用した半田バンプ電極について説明したが、半導体装置が実装されるインターポーザまたはパッケージ基板等に形成される半田バンプ電極にも適用することができる。
【産業上の利用可能性】
【００５９】
本発明は、半導体装置の製造過程における端子接続用の半田バンプ電極の形成に適用することができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施の形態１による半導体装置の製造工程を示す要部断面図である。
【図２】図１に続く半導体装置の製造工程中の要部断面図である。
【図３】図２に続く半導体基板の製造工程中の図２と同じ箇所の要部断面図である。
【図４】図３に続く半導体基板の製造工程中の図２と同じ箇所の要部断面図である。
【図５】図４に続く半導体基板の製造工程中の図２と同じ箇所の要部断面図である。
【図６】本発明の実施の形態２による半導体装置の製造工程を示す要部断面図である。
【図７】図６に続く半導体基板の製造工程中の図６と同じ箇所の要部断面図である。
【図８】図７に続く半導体基板の製造工程中の図６と同じ箇所の要部断面図である。
【図９】図８に続く半導体基板の製造工程中の図６と同じ箇所の要部断面図である。
【図１０】図９に続く半導体基板の製造工程中の図６と同じ箇所の要部断面図である。
【図１１】図１０に続く半導体基板の製造工程中の図６と同じ箇所の要部断面図である。
【図１２】本発明の実施の形態３による半導体装置の製造工程を示す要部断面図である。
【図１３】図１２に続く半導体基板の製造工程中の図１２と同じ箇所の要部断面図である。
【図１４】図１３に続く半導体基板の製造工程中の図１２と同じ箇所の要部断面図である。
【図１５】図１４に続く半導体基板の製造工程中の図１２と同じ箇所の要部断面図である。
【図１６】本発明の実施の形態４による半導体装置の製造工程を示す要部断面図である。
【図１７】図１６に続く半導体基板の製造工程中の図１６と同じ箇所の要部断面図である。
【図１８】図１７に続く半導体基板の製造工程中の図１６と同じ箇所の要部断面図である。
【図１９】図１８に続く半導体基板の製造工程中の図１６と同じ箇所の要部断面図である。
【符号の説明】
【００６１】
１  半導体基板
２  分離部
３  ｐウェル
４  ｎウェル
５  ゲート絶縁膜
６ｎ，６ｐ  ゲート電極
７  サイドウォール
８  ｎ型半導体領域
９  ｐ型半導体領域
１０  絶縁膜
１１  接続孔
１２  プラグ
１３ａ  窒化シリコン膜
１３ｂ  酸化シリコン膜
１４  パッシベーション膜
１５  第１の金属膜
１６  第２の金属膜
１７  ＵＢＭ（電極層）
１８  Ａｕシード層
１９  樹脂膜
２０  半田バンプ電極
２１  ＵＢＭ（再配線層）
２２  樹脂膜
２３  半田バンプ電極
２４  予備半田バンプ電極（第１の半田バンプ電極）
２５  半田バンプ電極（第２の半田バンプ電極）
２６  第１の樹脂膜
２７  第２の樹脂膜
２８  半田バンプ電極
Ｃ１〜Ｃ３  開口部
Ｍ１〜Ｍ６  配線
Ｍ６ａ  ボンディングパッド部
【図１】
2008016514.tif 000003
【図２】
2008016514.tif 000004
【図３】
2008016514.tif 000005
【図４】
2008016514.tif 000006
【図５】
2008016514.tif 000007
【図６】
2008016514.tif 000008
【図７】
2008016514.tif 000009
【図８】
2008016514.tif 000010
【図９】
2008016514.tif 000011
【図１０】
2008016514.tif 000012
【図１１】
2008016514.tif 000013
【図１２】
2008016514.tif 000014
【図１３】
2008016514.tif 000015
【図１４】
2008016514.tif 000016
【図１５】
2008016514.tif 000017
【図１６】
2008016514.tif 000018
【図１７】
2008016514.tif 000019
【図１８】
2008016514.tif 000020
【図１９】
2008016514.tif 000021