(57)【要約】【課題】低温で簡単な工程で製造された優秀な特性を有する低価のｐ型ＺｎＯ半導体膜の製造方法を提供すること。【解決手段】本発明のｐ型ＺｎＯ半導体膜の製造方法は、基板を準備し、チャンバー内に配置する段階と、チャンバー内に亜鉛前駆体と酸素前駆体を注入し、原子層蒸着法を利用した亜鉛前駆体と酸素前駆体間の表面化学反応を通じて基板上にＺｎＯ薄膜を形成する段階と、チャンバー内に亜鉛前駆体と窒素前駆体を注入し、亜鉛前駆体と窒素前駆体間の表面化学反応を用いてＺｎＯ薄膜上にドーピング層を形成する段階とを含む。半導体膜の製造方法を通じて形成された半導体膜を利用して、ガラス、Ｓｉ、ＳＵＳなどの金属箔、プラスチック基板上に特性が優秀なｐ型の薄膜トランジスタを形成することができ、ＰＮ接合（ｊｕｎｃｔｉｏｎ）を利用したＬＥＤなどの光電素子を具現することができる。【選択図】図１
2008172243.tif 000002
【特許請求の範囲】
【請求項１】
基板を準備し、チャンバー内に配置する段階と、
前記チャンバー内に亜鉛前駆体と酸素前駆体を注入し、原子層蒸着法を用いて前記亜鉛前駆体と前記酸素前駆体間の表面化学反応を通じて前記基板上にＺｎＯ薄膜を形成する段階と、
前記チャンバー内に亜鉛前駆体と窒素前駆体を注入し、前記亜鉛前駆体と前記窒素前駆体間の表面化学反応を用いて前記ＺｎＯ薄膜上にドーピング層を形成する段階と
を含むことを特徴とするｐ型ＺｎＯ半導体膜の製造方法。
【請求項２】
前記ＺｎＯ薄膜を形成する段階は、
ａ１）前記チャンバー内に亜鉛前駆体を注入し、前記基板上に吸着させる段階と、
ａ２）前記チャンバー内に不活性気体を注入し、前記基板に吸着されない剰余の亜鉛前駆体を除去する段階と、
ａ３）前記基板に吸着された前記亜鉛前駆体と反応してＺｎＯ薄膜が形成されるように前記チャンバー内に酸素前駆体を注入する段階と、
ａ４）前記チャンバー内に不活性気体を注入し、前記亜鉛前駆体と反応しない前記酸素前駆体を除去する段階と、
ａ５）前記ａ１）乃至ａ４）段階を複数回反復する段階と
を含むことを特徴とする請求項１に記載のｐ型ＺｎＯ半導体膜の製造方法。
【請求項３】
前記ａ５）段階を３〜２０回反復することを特徴とする請求項２に記載のｐ型ＺｎＯ半導体膜の製造方法。
【請求項４】
前記ＺｎＯ薄膜上にドーピング層を形成する段階は、
ｂ１）前記ＺｎＯ薄膜が形成された前記基板上に亜鉛前駆体を注入し、前記ＺｎＯ薄膜上に吸着させる段階と、
ｂ２）前記チャンバー内に不活性気体を注入し、前記基板に吸着されない剰余の亜鉛前駆体を除去する段階と、
ｂ３）前記チャンバー内に窒素前駆体を注入し、前記ＺｎＯ薄膜上に吸着された亜鉛前駆体と一緒にＺｎ3Ｎ2ドーピング層を形成する段階と、
ｂ４）前記チャンバー内に不活性気体を注入し、前記亜鉛前駆体と反応しない残余の窒素前駆体を除去する段階と、
ｂ５）前記ｂ１）乃至ｂ４）段階を１乃至１０回反復する段階と
を含むことを特徴とする請求項２に記載のｐ型ＺｎＯ半導体膜の製造方法。
【請求項５】
前記ＺｎＯ薄膜と前記Ｚｎ3Ｎ2ドーピング層の厚さが１０〜１００ｎｍになるまで前記ａ１）〜ａ５）段階及び前記ｂ１）〜ｂ５）段階を反復して行うことを特徴とする請求項４に記載のｐ型ＺｎＯ半導体膜の製造方法。
【請求項６】
ｃ１）基板を準備し、チャンバー内に配置する段階と、
ｃ２）前記チャンバー内に亜鉛前駆体を注入し、前記基板上に吸着させる段階と、
ｃ３）前記チャンバー内に不活性気体を注入し、前記基板に吸着されない剰余の亜鉛前駆体を除去する段階と、
ｃ４）前記チャンバー内に酸素前駆体と窒素前駆体を同時に注入し、前記基板上に吸着された亜鉛前駆体との表面化学反応を用いて窒素がドーピングされたＺｎＯ：Ｎ膜を形成する段階と
を含むことを特徴とするｐ型ＺｎＯ半導体膜の製造方法。
【請求項７】
前記窒素がドーピングされたＺｎＯ薄膜の厚さが１０〜１００ｎｍになるように前記ｃ２）〜ｃ４）段階を複数回反復することを特徴とする請求項６に記載のｐ型ＺｎＯ半導体膜の製造方法。
【請求項８】
前記亜鉛前駆体は、ジエチルジンク又はジメチルジンクであることを特徴とする請求項１又は６に記載のｐ型ＺｎＯ半導体膜の製造方法。
【請求項９】
前記酸素前駆体は、水、オゾン、酸素、水プラズマ又は酸素プラズマのうち１つであることを特徴とする請求項１又は６に記載のｐ型ＺｎＯ半導体膜の製造方法。
【請求項１０】
前記窒素前駆体は、アンモニア、窒素、窒素プラズマ、アンモニアプラズマ、二窒化酸素、又は二酸化窒素プラズマのうち１つであることを特徴とする請求項１又は６に記載のｐ型ＺｎＯ半導体膜の製造方法。
【請求項１１】
前記原子層蒸着法は、トレブリングウェーブリアクター型、リモートプラズマ原子層蒸着法及びダイレクトプラズマ原子層蒸着法のうち１つであることを特徴とする請求項１又は６に記載のｐ型ＺｎＯ半導体膜の製造方法。
【請求項１２】
前記基板は、ガラス、金属箔、Ｓｉ又はプラスチックのうち１つであることを特徴とする請求項１又は６に記載のｐ型ＺｎＯ半導体膜の製造方法。
【請求項１３】
基板上に形成されるゲート電極と、
請求項１乃至７のいずれかに記載の方法を用いて製造され、前記ゲート電極の上部又は下部に形成されるｐ型ＺｎＯ半導体膜と、
前記ｐ型ＺｎＯ半導体膜と電気的に接触するソース／ドレイン電極と、
前記ゲート電極と前記ｐ型ＺｎＯ半導体膜との間に形成されるゲート絶縁膜と
を含むことを特徴とする薄膜トランジスタ。
【請求項１４】
前記ゲート電極、前記ソース電極及びドレイン電極は、ＩＴＯ、ＩＺＯ、ＺｎＯ：ＡＬ、ＺｎＯ：Ｇａ、ＮｉＯ、Ａｇ、Ａｕ、Ａｌ、Ａｌ／Ｎｄ、Ｃｒ、Ａｌ／Ｃｒ／Ａｌ、Ｎｉ、及びＭｏのうち少なくとも１つを用いて単一層又は多重層で形成されることを特徴とする請求項１３に記載の薄膜トランジスタ。
【請求項１５】
前記ゲート絶縁膜は、単一層又は多重層構造の無機絶縁膜層、単一層又は多重層構造の有機絶縁膜層、又は有機／無機ハイブリッド層のうち１つで形成されることを特徴とする請求項１３に記載の薄膜トランジスタ。
【請求項１６】
前記無機絶縁膜層は、ＳｉＮｘ、ＡｌＯＮ、ＴｉＯ2、ＡｌＯｘ、ＴａＯｘ、ＨｆＯｘ、ＳｉＯＮ、及びＳｉＯｘのうち１つを利用することを特徴とする請求項１５に記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、原子層蒸着法を利用したｐ型ＺｎＯ半導体膜の製造方法及びその製造方法で製造されたｐ型ＺｎＯ半導体膜を含む薄膜トランジスタに関し、より詳細には、酸素前駆体と亜鉛前駆体との表面化学反応を通じて形成されたＺｎＯ薄膜上に亜鉛前駆体と窒素前駆体との表面化学反応を通じて形成されたＺｎ3Ｎ2膜又はＺｎＯ：Ｎ膜を含むｐ型ＺｎＯ半導体膜の製造方法及びその製造方法で製造されたｐ型ＺｎＯ半導体膜を含む薄膜トランジスタに関する。
【背景技術】
【０００２】
ユビクォタス時代を生きているこの頃、ユーザーは、いつどこでも使用可能な電子素子を要求しており、そのような電子素子のうち薄膜トランジスタは、半導体だけでなくディスプレイ装置、ＲＦＩＤ（ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ  ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、センサなどに広く使われている。最も広く使われる電子素子のうち薄膜トランジスタは、非晶質シリコンを用いて製造された非晶質シリコントランジスタと、ポリシリコンを利用したポリシリコントランジスタなどに区分することができ、近年、有機物質からなる有機半導体を利用した有機薄膜トランジスタが開発されている。
【０００３】
また、最近、バンドギャップが広い透明な酸化物半導体を利用した薄膜トランジスタの開発が関心を引いている。酸化物半導体の場合、主としてｎ型薄膜に対する研究が多く進行されているが、これは、ｐ型酸化物の場合、安定性を確保することが容易でないからであると知られている。具体的に、ｐ型の場合には、ホール移動経路が酸素の２ｐオービタルによりなされるが、一般的に酸化物の場合には、酸素オービタルが主に偏在していて、有効なホール質量（ｅｆｆｅｃｔｉｖｅ  ｈａｌｌ  ｍａｓｓ）が相対的に大きいため、ホール移動度が低く、ＶＢＭ（ｖａｌｅｎｃｅ  ｂａｎｄ  ｍｉｎｉｍｕｍ）が非常に深くいため、ホールドーピングが難しいものと知られている。
【０００４】
現在まで知られたｐ型酸化物薄膜としては、ＺｎＯにＮ（窒素）又はＰ（リン）などがドーピングされたり、ＬｎＣｕＯＣｈ（Ｌｎ：ランタニド、Ｃｈ：カルコゲン）などが挙げられる。ＬｎＣｕＯＣｈの場合には、透明性が劣る短所を有しており、ＺｎＯに窒素又はリンがドーピングされた場合には、再現性が劣り、移動度特性が低くなるという短所がある。また、現在公開されたＺｎＯ系列のｐ型酸化物半導体を製造するためには、サファイアなどの単結晶基板上に５００℃以上の高温でプラズマインハンスド有機金属蒸気エピタクシー蒸着法（ＭＯＶＰＥＤ）又はプラズマレーザー蒸着法（ＰＬＤ：ｐｌａｓｍａ  ｌａｓｅｒ  ｄｅｐｏｓｉｔｉｏｎ）を用いて蒸着しなければならないが、５００℃以上の高温でＭＯＶＰＥＤ又はＰＬＤでｐ型酸化物半導体を製造する場合には、ＺｎＯ薄膜自体に形成された酸素間隙（ｖａｃａｎｃｙ）又は剰余亜鉛イオンにより欠陥が発生することができる。また、ＭＯＶＰＥＤ又はＰＬＤでｐ型酸化物半導体を製造する場合には、ドーパントの活性化のために蒸着工程以後に高温で熱処理をする過程を行わなければならないので、大面積化実現が容易でないだけでなく、製造コストが上昇し、ユビクォタス時代に符合する低価のトランジスタの製造が容易でない。
【０００５】
【非特許文献１】Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，８３，ｐｐ．１１２８，２００３
【非特許文献２】Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，８７，ｐｐ．２１３１０３，２００５
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、低温で簡単な工程で製造された優秀な特性を有する低価のｐ型ＺｎＯ半導体膜の製造方法を提供することにある。
【０００７】
また、本発明の他の目的は、ＺｎＯ半導体膜自体に形成された酸素間隙（ｖａｃａｎｃｙ）又は剰余亜鉛イオンにより酸化物半導体に欠陥が発生することを低減することができるｐ型ＺｎＯ半導体膜の製造方法を提供することにある。
【０００８】
本発明のさらに他の目的は、低温で前駆体間の表面化学反応を利用することによって、単結晶基板でない他の基板に使用可能なｐ型ＺｎＯ半導体膜の製造方法を提供することにある。
【０００９】
本発明のさらに他の目的は、ｐ型半導体膜の製造方法で製造されたｐ型半導体膜を含む薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の一側面によれば、電子素子用ｐ型ＺｎＯ半導体膜の製造方法は、基板を準備し、チャンバー内に配置する段階と、前記チャンバー内に亜鉛前駆体と酸素前駆体を注入し、原子層蒸着法を用いて前記亜鉛前駆体と前記酸素前駆体間の表面化学反応を通じて前記基板上にＺｎＯ薄膜を形成する段階と、前記チャンバー内に亜鉛前駆体と窒素前駆体を注入し、前記亜鉛前駆体と前記窒素前駆体間の表面化学反応を用いて前記ＺｎＯ薄膜上にドーピング層を形成する段階とを含む。
【００１１】
好ましくは、前記ＺｎＯ薄膜を形成する段階は、ａ１）前記基板上に吸着されるように亜鉛前駆体を注入する段階と、ａ２）前記チャンバー内に不活性気体を注入し、前記基板に吸着されない剰余の亜鉛前駆体を除去する段階と、ａ３）前記基板に吸着された前記亜鉛前駆体と反応してＺｎＯ薄膜を形成するように前記チャンバー内に酸素前駆体を注入する段階と、ａ４）前記チャンバー内に不活性気体を注入し、前記亜鉛前駆体と反応しない酸素前駆体を除去する段階と、ａ５）前記ａ１）乃至ａ４）段階を複数回反復する段階と、を含む。また、ｐ型ＺｎＯ半導体膜の製造方法は、前記ａ５）段階を３〜２０回反復する。
【００１２】
前記ＺｎＯ薄膜上にドーピング層を形成する段階は、ｂ１）前記ＺｎＯ薄膜が形成された前記基板上に亜鉛前駆体を注入し、前記ＺｎＯ薄膜上に吸着させる段階と、ｂ２）前記チャンバー内に不活性気体を注入し、前記基板に吸着されない剰余の亜鉛前駆体を除去する段階と、ｂ３）前記チャンバー内に窒素前駆体を注入し、前記ＺｎＯ薄膜上に吸着された亜鉛前駆体と一緒にＺｎ3Ｎ2ドーピング層を形成する段階と、ｂ４）前記チャンバー内に不活性気体を注入し、前記亜鉛前駆体と反応しない残余の窒素前駆体を除去する段階と、ｂ５）前記ｂ１）乃至ｂ４）段階を１乃至１０回反復する段階とを含む。
【００１３】
ｐ型ＺｎＯ半導体膜の製造方法は、前記ＺｎＯ薄膜と前記Ｚｎ3Ｎ2ドーピング層の厚さが１０〜１００ｎｍになるまで前記ａ１）〜ａ５）段階及び前記ｂ１）〜ｂ５）段階を反復する。
【００１４】
本発明の他の側面によれば、ｃ１）基板を準備し、チャンバー内に配置する段階と、ｃ２）前記チャンバー内に亜鉛前駆体を注入し、前記基板上に吸着させる段階と、ｃ３）前記チャンバー内に不活性気体を注入し、前記基板に吸着されない剰余の亜鉛前駆体を除去する段階と、ｃ４）前記チャンバー内に酸素前駆体と窒素前駆体を同時に注入し、前記基板上に吸着された亜鉛前駆体との表面化学反応を用いて窒素がドーピングされたＺｎＯ：Ｎ膜を形成する段階とを含む。
【００１５】
ｐ型ＺｎＯ半導体膜の製造方法は、前記ｃ２）〜ｃ４）段階の回数は、所望の厚さによって異なり、希望厚さを与えられた温度で、成長速度で除した回数分だけ反復すれば、希望厚さを成長することができる。具体的に、ＺｎＯ薄膜と前記ＺｎＯ：Ｎ膜の厚さが１０〜１００ｎｍになるまで前記ｃ２）〜ｃ４）段階を複数回反復することが好ましい。
【００１６】
前記亜鉛前駆体は、ジエチルジンク又はジメチルジンクである。前記酸素前駆体は、水、オゾン、酸素、水プラズマ又は酸素プラズマのうち１つである。前記窒素前駆体は、アンモニア、窒素、窒素プラズマ、アンモニアプラズマ、又は二窒化酸素、二酸化窒素プラズマのうち１つである。前記原子層蒸着法は、トレブリングウェーブリアクター型、リモートプラズマ原子層蒸着法及びダイレクトプラズマ原子層蒸着法のうち１つである。前記基板は、ガラス、金属箔、Ｓｉ又はプラスチックのうち１つである。
【００１７】
本発明のさらに他の側面によれば、本薄膜トランジスタは、基板上に形成されるゲート電極と、請求項１乃至７のいずれかに記載の方法を用いて製造され、前記ゲート電極の上部又は下部に形成されるｐ型ＺｎＯ半導体膜と、前記ｐ型ＺｎＯ半導体膜と電気的に接触するソース／ドレイン電極と、前記ゲート電極と前記ｐ型ＺｎＯ半導体膜との間に形成されるゲート絶縁膜とを含む。
【００１８】
好ましくは、前記ゲート電極、ソース電極及びドレイン電極は、ＩＴＯ、ＩＺＯ、ＺｎＯ：ＡＬ、ＺｎＯ：Ｇａ、ＮｉＯ、Ａｇ、Ａｕ、Ａｌ、Ａｌ／Ｎｄ、Ｃｒ、Ａｌ／Ｃｒ／Ａｌ、Ｎｉ、及びＭｏのうち少なくとも１つを用いて単一層又は多重層で形成される。前記ゲート絶縁膜は、単一層又は多重層構造の無機絶縁膜層、単一層又は多重層構造の有機絶縁膜層、又は有機／無機ハイブリッド層のうち１つで形成される。前記無機絶縁膜層は、ＳｉＮｘ、ＡｌＯＮ、ＴｉＯ2、ＡｌＯｘ、ＴａＯｘ、ＨｆＯｘ、ＳｉＯＮ、及びＳｉＯｘのうち１つを利用する。
【発明の効果】
【００１９】
本発明によれば、原子層蒸着法によりｐ型のＺｎＯ半導体膜を形成することによって、ｐ型ＺｎＯ半導体膜を含む薄膜トランジスタを大面積のガラス基板及びプラスチック基板に形成することができると共に、製造時に高温の後処理工程を行わなくても、優秀な特性の半導体薄膜を形成することができる。
【００２０】
また、前述のように製造されたｐ型ＺｎＯ半導体膜を使用して多様な構造のトランジスタアレイに利用することができ、透明ディスプレイ、フレキシブルディスプレイ、ＲＦＩＤ、センサ、その他ＩＣ集積回路の構成に適用することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して本発明の実施形態について説明する。  
図１は、本発明の一実施例に係るｐ型ＺｎＯ半導体膜の製造方法を説明ための工程図で、図２は、図１の製造方法によって製造されたｐ型ＺｎＯ半導体膜の側断面図である。
【００２２】
図１を参照すれば、本発明によるｐ型ＺｎＯ半導体膜を製造するためには、まず、原子層蒸着装備のチャンバー内に基板を配置する（Ｓ１０１）。チャンバーは、４０〜３５０℃に維持され、チャンバー内に配置される基板上には、電極及び絶縁膜などが積層されている。
【００２３】
本発明で使われる原子層蒸着法（ＡＬＤ：ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）は、一般的に、基板の表面と化学的な結合を用いて分子を表面に化学吸着させた後、吸着された前駆体を、表面化学反応を通じて次の前駆体と置換、燃焼、水素化（ｐｒｏｔｏｎａｔｉｏｎ）などの反応をさせて吸着と置換を交互に進行（サイクルを反復）するので、超微細層間（ｌａｙｅｒ−ｂｙ−ｌａｙｅｒ）蒸着が可能であり、酸化物を最大限薄く積層することができる特徴がある蒸着方法である。半導体膜を形成するために利用される原子層蒸着法は、大きくトレブリングウェーブリアクター型蒸着法（Ｔｒａｖｅｌｉｎｇ  ｗａｖｅ  ｒｅａｃｔｏｒ  ｔｙｐｅ）とプラズマインハンスド原子層蒸着法（Ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ  ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）とに分けられる。これらのうちプラズマインハンスド原子層蒸着法は、プラズマ発生装置によってリモートプラズマ原子層蒸着法（Ｒｅｍｏｔｅ  ｐｌａｓｍａ  ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ−ｄｏｗｎ  ｓｔｒｅａｍ  ｐｌａｓｍａ  ＡＬＤ）と、ダイレクトプラズマ原子層蒸着法（Ｄｉｒｅｃｔ  ｐｌａｓｍａ  ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）とにさらに分けられる。本発明は、原子層蒸着法の種類に影響を受けないので、前述した全ての原子層蒸着法を利用することができる。
【００２４】
チャンバー内に基板を配置した次の段階では、チャンバー内に亜鉛前駆体を注入する（Ｓ１０２）。チャンバー内に亜鉛前駆体を注入すれば、注入された亜鉛前駆体が基板の表面に吸着される。亜鉛（Ｚｉｎｃ：ジンク）前駆体としては、ジエチルジンク及びジメチルジンクなどを使用することができ、本実施例では、これらの亜鉛前駆体のうちいずれを使用してもよい。
【００２５】
亜鉛前駆体が注入されて、基板上に亜鉛前駆体が吸着された後に、チャンバー内に不活性気体を注入し（Ｓ１０３）、基板に吸着されない亜鉛前駆体を除去する。不活性気体としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンなどが使われるが、本実施例では、アルゴン不活性気体を注入することによって、亜鉛前駆体反応物のうち基板表面に吸着されない亜鉛前駆体分子を除去する。
【００２６】
基板表面に吸着されない亜鉛前駆体が全て除去された後に、チャンバー内に酸素前駆体を注入する（Ｓ１０４）。酸素前駆体としては、水、酸素、オゾン、酸素プラズマ、水プラズマなどを使用する。本実施例では、チャンバー内に酸素ガスを注入すると同時に、ＲＦパワーを印加して酸素プラズマを発生させてこれを酸素前駆体として使用する。生成された酸素プラズマが基板に吸着された亜鉛前駆体と表面化学反応を起こしながら、ＺｎＯ（又はＺｎＯ中間体）薄膜を形成する。
【００２７】
基板上にＺｎＯ薄膜が形成された後に、基板に吸着されない酸素前駆体を除去するために不活性気体を注入する（Ｓ１０５）。不活性気体としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンなどが使われるが、本実施例では、アルゴン不活性気体を注入する。注入された不活性気体により、亜鉛前駆体と反応しない剰余の酸素前駆体及びこれを含む揮発性反応生成物が除去される。
【００２８】
段階Ｓ１０２乃至Ｓ１０５を行うと、原子層蒸着法を利用したＺｎＯ薄膜が形成されるが、基板に吸着されない剰余亜鉛又は薄膜内に酸素欠陥がない高品位のＺｎＯ薄膜を獲得するために、段階Ｓ１０２からＳ１０５段階を複数回反復しなければならない。段階Ｓ１０２から段階Ｓ１０５は、３〜２０回範囲で反復する。
【００２９】
反復回数範囲でユーザーの希望する回数だけＺｎＯ薄膜形成が完了すれば、チャンバー内に亜鉛前駆体を注入する（Ｓ１０６）。注入された亜鉛前駆体は、表面化学反応によりＺｎＯ薄膜が形成された基板上に吸着される。段階Ｓ１０２と同様に、亜鉛前駆体は、ジエチルジンク及びジメチルジンクなどを使用する。基板上に形成されたＺｎＯ薄膜上に前記注入された亜鉛前駆体が吸着された後に、チャンバー内に不活性気体を注入し（Ｓ１０７）、基板に吸着されない亜鉛前駆体を除去する。不活性気体としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンなどが使われるが、本実施例では、アルゴン不活性気体を注入することによって、亜鉛前駆体反応物のうちＺｎＯ半導体膜表面に吸着されない亜鉛前駆体分子が全て除去される。
【００３０】
次の段階では、チャンバー内に窒素前駆体を注入する（Ｓ１０８）。この時、窒素前駆体としては、アンモニア、アンモニアプラズマなどを使用し、本実施例では、チャンバー内にアンモニアガスを注入すると同時に、ＲＦパワーを印加してアンモニアプラズマを発生させてこれを窒素前駆体として利用する。生成されたアンモニアプラズマが、ＺｎＯ薄膜が形成された基板上に吸着された亜鉛前駆体と表面化学反応を起こしながら、Ｚｎ3Ｎ2膜を形成する。
【００３１】
ＺｎＯ薄膜上にＺｎ3Ｎ2膜が形成された後に、基板に吸着されない窒素前駆体を除去するために不活性気体を注入する（Ｓ１０９）。不活性気体としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンなどが使われるが、本実施例では、アルゴン不活性気体を注入する。これにより、亜鉛前駆体と反応しない剰余窒素前駆体、これを含む揮発性反応生成物及び余分の反応副産物が全て除去される。
【００３２】
Ｚｎ3Ｎ2膜を形成する段階Ｓ１０６乃至Ｓ１０９もやはりＺｎＯ薄膜を形成する工程と同様に、所定回数反復する。Ｚｎ3Ｎ2膜の形成工程は、工程温度によってその回数が異なり、１〜１０回程度で段階Ｓ１０６〜Ｓ１０９を反復して行うことが好ましい。これは、チャンバー内の構造、圧力によって異なることができるので、ＺｎＯ薄膜形成回数（段階Ｓ１０２〜Ｓ１０５の反復回数）とＺｎ3Ｎ2膜の形成回数（段階Ｓ１０６〜Ｓ１０９の反復回数）の比は、チャンバーの構造、工程圧力などによって、そしてドーピングしようとする窒素前駆体の量によっていくらでも調整可能である。
【００３３】
原子層蒸着法を用いて前述した工程順序によって製造されたｐ型ＺｎＯ半導体膜、すなわち、Ｚｎ3Ｎ2膜とＺｎＯ薄膜が交互に形成されたｐ型ＺｎＯ半導体膜は、段階Ｓ１０２乃至Ｓ１０９の全体サイクルを何回実施するかによって蒸着厚さが異なる。全体サイクルは、ユーザーの希望する積層厚さによって反復して行い、ｐ型ＺｎＯ半導体膜の厚さは１０〜１００ｎｍにする。例えば、工程温度が１５０℃である場合には、ＺｎＯ薄膜の成長回数を５回、そしてＺｎ3Ｎ2膜の成長回数を１回進行する工程を５０回進行して４５ｎｍ厚さのｐ型ＺｎＯ半導体膜を確保する。この時、１つのサイクルによる蒸着時間は、各段階別に注入される前駆体の注入量がどれぐらいであるかによって異なる。また、前駆体の注入量は、基板の大きさに左右される量である。酸素前駆体としてオゾンを使用してＺｎＯ薄膜を形成する時には、原子層蒸着装置の工程温度を１００〜３００℃に維持することが最も好ましく、酸素プラズマを使用してＺｎＯ薄膜を形成する場合には、工程温度を４０〜３００℃まで維持することが可能なので、酸素前駆体の種類及び基板の種類によって原子層蒸着装置内の温度を適宜調節することができる。
【００３４】
図２は、図１の段階Ｓ１０１から段階Ｓ１０９を反復して行って形成されたｐ型ＺｎＯ半導体膜を示す側断面図である。これらの段階を用いて製造されたｐ型ＺｎＯ半導体膜は、ＺｎＯ薄膜１とＺｎ3Ｎ2膜２が交互に積層されている構造で、本実施例では、ＺｎＯ薄膜１が６層積層されており、ＺｎＯ薄膜１の間にＺｎ3Ｎ2膜２が各々積層されている。ＺｎＯ薄膜１は、図１に示された段階Ｓ１０２乃至段階Ｓ１０５を数回反復して形成したものであり、Ｚｎ3Ｎ2膜２は、段階Ｓ１０６乃至Ｓ１０９段階を数回反復して形成したものである。
【００３５】
図３は、本発明の他の実施例に係るｐ型ＺｎＯ半導体膜の製造方法を説明するための工程図である。図３を参照すれば、本発明によれば、ｐ型ＺｎＯ半導体膜を形成するために、まず、原子層蒸着装備のチャンバー内に基板を配置する（Ｓ３０１）。前記チャンバーは、４０〜３５０℃に維持され、チャンバー内に配置される基板上に、電極及び絶縁膜などが積層されている。
【００３６】
チャンバー内に基板を配置した次の段階では、チャンバー内に亜鉛前駆体を注入する（Ｓ３０２）。チャンバー内に亜鉛前駆体を注入すれば、注入された亜鉛前駆体が基板の表面に吸着される。亜鉛（Ｚｎ）前駆体としては、ジエチルジンク及びジメチルジンクなどを使用することができ、本実施例では、これらのジンク前駆体のうちいずれのものを使用してもよい。亜鉛前駆体を注入する時は、チャンバー内にアルゴンのような運搬気体（Ｃａｒｒｉｅｒ  Ｇａｓ）と一緒に注入したり、単独で亜鉛前駆体蒸気を注入することができる。
【００３７】
亜鉛前駆体が注入されて、基板上に亜鉛前駆体が吸着された後に、チャンバー内に基板に吸着されない亜鉛前駆体を除去するために不活性気体を注入する（Ｓ３０３）。不活性気体としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンなどが使われるが、本実施例では、アルゴン不活性気体を注入することによって、亜鉛前駆体反応物のうち基板表面に吸着されない亜鉛前駆体分子が全て除去される。
【００３８】
次の段階では、チャンバー内に酸素前駆体と窒素前駆体を同時に注入する（Ｓ３０４）。この時、酸素前駆体としては、水、酸素、オゾン、酸素プラズマ、水プラズマなどを使用し、窒素前駆体としては、窒素、アンモニア、窒素プラズマ、アンモニアプラズマ、二窒化酸素（Ｎ2Ｏ）、二酸化窒素プラズマなどを使用する。具体的に、酸素ガスとアンモニアガス又は酸素ガスと窒素ガスを同時に注入しながらＲＦパワーを印加して酸素プラズマとアンモニアプラズマ、又は酸素プラズマと窒素プラズマを同時に発生させて、これらを酸素前駆体と窒素前駆体として利用する。形成された酸素プラズマとアンモニアプラズマ、又は酸素プラズマと窒素プラズマが基板に吸着された亜鉛前駆体と表面化学反応を起こしながらＺｎＯ：Ｎ膜を形成する。
【００３９】
次の段階では、基板に吸着されない酸素前駆体及び窒素前駆体を除去するために不活性気体を注入する（Ｓ３０５）。不活性気体としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンなどが使われるが、本実施例では、アルゴン不活性気体を注入する。これにより、亜鉛前駆体と反応しない剰余酸素前駆体及び窒素前駆体、及びこれを含む揮発性反応生成物を全て除去することができる。
【００４０】
段階Ｓ３０２乃至段階Ｓ３０５を行うと、原子層蒸着法を利用したｐ型ＺｎＯ半導体膜が形成されるが、基板に吸着されない剰余亜鉛又は薄膜内に酸素欠陥がない高品位のｐ型ＺｎＯ半導体膜を獲得するために、段階Ｓ３０２から段階Ｓ３０５を複数回反復する。段階Ｓ３０２から段階Ｓ３０５は、窒素がドーピングされたｐ型ＺｎＯ半導体膜の厚さが１０〜１００ｎｍになるように複数回反復する。
【００４１】
前述した実施例において窒素がドーピングされたｐ型のＺｎＯ半導体膜を形成する場合には、薄膜蒸着の再現性はもちろん、周囲環境に安定したｐ型ＺｎＯが生成されるので、ｎ型の半導体膜に転換されることを防止することができる。これは、原子層蒸着法を用いてＺｎＯ半導体膜蒸着時酸素欠乏による欠陥又は剰余亜鉛イオンによる欠陥を最小化することによって、酸素、水、その他の水素などの影響を最小化することができる。
【００４２】
図４Ａ乃至図４Ｄは、本発明によって製造されたｐ型ＺｎＯ半導体膜を含む薄膜トランジスタの構造図である。図４Ａは、半導体膜の下部にゲート電極、ソース及びドレイン電極が形成されている下部ゲート構造のインバティドプランナー型（ｉｎｖｅｒｔｅｄ  ｐｌａｎａｒ  ｔｙｐｅ）の薄膜トランジスタの構造図で、本発明による薄膜トランジスタは、基板４１上に形成されたゲート電極４２と、ゲート絶縁膜４３と、ソース及びドレイン電極４４と、半導体膜４５とを含んでいる。半導体膜４５は、図１及び図３の製造方法を通じて製造されたｐ型ＺｎＯ半導体膜で薄膜を構成する前駆体（亜鉛前駆体及び酸素前駆体又は窒素前駆体）間の表面化学反応を用いて形成される。
【００４３】
ゲート電極４２は、ＩＴＯ、ＩＺＯ、ＺｎＯ：Ａｌ、ＺｎＯ：Ｇａなどのような透明酸化物電極を使用したり、ＩＴＯ／Ａｇ／ＩＴＯ、Ｍｏ、Ａｇ、Ａｕ、Ａｌ、Ａｌ／Ｎｄ、Ｃｒ、Ａｌ／Ｃｒ／Ａｌ、Ｎｉ、Ｍｏなど抵抗が低い多様な金属を使用する。ゲート絶縁膜４３は、ＳｉＮｘ、ＡｌＯＮ、ＴｉＯ2、ＡｌＯｘ、ＴａＯｘ、ＨｆＯｘ、ＳｉＯＮ、ＳｉＯｘなどのような無機物質からなる単一層無機絶縁膜又は多重層無機絶縁膜、有機物質からなる単一層有機絶縁膜又は多重層有機絶縁膜、有機物質及び無機物質からなる有機／無機ハイブリッド絶縁膜を使用する。
【００４４】
前述のような物質からなるゲート絶縁膜４３を使用する時には、絶縁膜エッチング工程に適合するように絶縁膜とエッチング選択比を有する金属を使用することが好ましい。また、上記のようなゲート絶縁膜４３のうち二重構造の絶縁膜を形成する場合には、酸化物無機絶縁膜がＺｎＯ半導体膜と界面を有するように積層することが好ましい。このように有機／無機二重構造で絶縁膜を形成する場合には、可撓性のトランジスタアレイの形成時に、曲げにより引き起こされるストレスを解消することができ、絶縁膜の工程温度を低減することによってプラスチック基板の使用を容易にする。
【００４５】
ソース電極及びドレイン電極４４は、ＺｎＯと仕事関数が類似なＩＴＯ、ＩＺＯ、ＺｎＯ：Ａｌ（Ｇａ）、ＮｉＯなどの透明酸化物電極を使用したり、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｔｉ、Ｍｏなどの金属を使用することができる。また、ソース及びドレイン電極４４を形成する時は、金属と酸化物電極の二層構造で形成することができる。
【００４６】
図４Ｂは、半導体膜の上部領域にソース及びドレイン電極、ゲート絶縁膜、及びゲート電極が形成された上部ゲート構造のプランナー型（ｐｌａｎａｒ  ｔｙｐｅ）の薄膜トランジスタの構造図である。図４Ｃは、半導体膜の下部にソース及びドレイン電極が形成され、半導体膜の上部にゲート電極が形成された上部ゲート構造のスタガド型（ｓｔａｇｇｅｒｅｄ  ｔｙｐｅ）の薄膜トランジスタの構造図で、図４Ｄは、半導体膜の下部にゲート電極が形成され、半導体膜の上部にソース及びドレイン電極が形成された下部ゲート構造のインバティドスタガド型（ｉｎｖｅｒｔｅｄ  ｓｔａｇｇｅｒｅｄ  ｔｙｐｅ）の薄膜トランジスタの構造図である。以上、図１及び図３を参照して製造されたｐ型ＺｎＯ半導体膜は、全ての種類の薄膜トランジスタに使用することができる。図４Ｂ及び図４Ｄの構成要素のうち図４Ａと同じ構成要素には、同じ参照番号を付けて具体的な説明を省略するので、各構成要素の材料及び構成形態に関する説明は、図４Ａの説明を参照する。
【００４７】
また、本実施例では、ｐ型ＺｎＯ半導体膜を含む薄膜トランジスタについて具体的に説明したが、本発明によって製造されたｐ型ＺｎＯ半導体膜とｎ型半導体膜の接合を用いて多様な形態の光電素子を製造することができ、本発明によるｐ型半導体を用いてＣＭＯＳを形成することができる。また、本発明に開示されたｐ型ＺｎＯトランジスタをアレイで形成したアクティブマトリクスディスプレイを製造することができ、さらに、ｐ型ＺｎＯトランジスタを含むＲＦＩＤ、ＣＭＯＳ、リングオシレータ、インバータ、センサ、Ｐ−Ｎ接合素子などを製造することができる。
【００４８】
以上、好ましい実施例を例に取って本発明を詳細に説明したが、本発明は、上述した実施例に限定されるものではなく、様々な多様な形態に変形することができ、本発明の技術的思想内で当分野における通常の知識を有する者によって様々な多くの変形が可能であることは明白である。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施例に係るｐ型ＺｎＯ半導体膜の製造方法を説明ための工程図である。
【図２】図１の製造方法によって製造されたｐ型ＺｎＯ半導体膜の側断面図である。
【図３】本発明の他の実施例に係るｐ型ＺｎＯ半導体膜の製造方法を説明するための工程図である。
【図４Ａ】本発明によって製造されたｐ型ＺｎＯ半導体膜を含む薄膜トランジスタの構造図（その１）である。
【図４Ｂ】本発明によって製造されたｐ型ＺｎＯ半導体膜を含む薄膜トランジスタの構造図（その２）である。
【図４Ｃ】本発明によって製造されたｐ型ＺｎＯ半導体膜を含む薄膜トランジスタの構造図（その３）である。
【図４Ｄ】本発明によって製造されたｐ型ＺｎＯ半導体膜を含む薄膜トランジスタの構造図（その４）である。
【符号の説明】
【００５０】
１  ＺｎＯ層
２  Ｚｎ3Ｎ2層
４１  基板
４２  ゲート電極
４３  ゲート絶縁膜
４４  ソース及びドレイン電極
４５  半導体膜
【図１】
2008172243.tif 000003
【図２】
2008172243.tif 000004
【図３】
2008172243.tif 000005
【図４Ａ】
2008172243.tif 000006
【図４Ｂ】
2008172243.tif 000007
【図４Ｃ】
2008172243.tif 000008
【図４Ｄ】
2008172243.tif 000009