(57)【要約】【課題】マスク処理による画質の劣化を防ぎ、高品位の重ね合わせ画像表示が可能な液晶表示装置を得る。【解決手段】メイン画像データの走査駆動信号を所定の割合でマスクすることにより液晶表示モジュールの有効表示ライン数に合致させ、メイン画像と、メイン画像とは表示ライン数が異なるサブ画像とを重ね合わせて液晶モジュール４６に表示するものであり、メイン画像データの走査駆動信号を所定の割合でマスクするタイミングに同期してサブ画像データに付加される無効データを生成するサブ画像データ生成手段（サブ画像データ生成回路４２）を備えた。【選択図】図１２
2008064870.tif 000002
【特許請求の範囲】
【請求項１】
メイン画像データの走査駆動信号を所定の割合でマスクすることにより液晶モジュールの有効表示ライン数に合致させ、前記メイン画像データと、サブ画像データとを重ね合わせて液晶モジュールに表示する液晶表示装置であって、
前記メイン画像データの走査駆動信号を所定の割合でマスクするタイミングに同期して前記サブ画像データに付加される無効データを生成するサブ画像データ生成手段、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記サブ画像データ生成手段は、
前記メイン画像データが含まれるコンポジットビデオ信号から分離される垂直同期信号と水平同期信号とにより前記サブ画像データを生成し、前記所定の割合でマスクされる走査駆動信号により前記水平同期信号に代わって前記サブ画像データの無効データを生成することを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記サブ画像データ生成手段は、
前記メイン画像データの有効表示ライン数が前記液晶モジュールの許容表示ライン数と異なることを検知したことを契機に、前記所定の割合でマスクされる表示ラインに前記無効データを付加し、前記メイン画像データの有効表示ライン数に合致したサブ画像データを生成することを特徴とする請求項１記載の液晶表示装置。
【請求項４】
第１のサブ画像データが描画される第１の描画メモリと、
前記第１のサブ画像データとは有効表示ライン数が異なる第２のサブ画像データが描画される第２の描画メモリとを備え、
前記サブ画像データ生成手段は、
前記メイン画像データの有効表示ライン数が、前記液晶モジュールの許容表示ライン数と異なることを検知したことを契機に選択される前記第２の描画メモリに対し、前記所定の割合でマスクされる表示ラインに前記無効データを付加し、前記メイン画像データの有効表示ライン数に合致した前記第２のサブ画像データを描画することを特徴とする請求項１記載の液晶表示装置。
【請求項５】
前記メイン画像データの有効表示ライン数はＰＡＬ規格、前記サブ画像データの有効表示ライン数はＮＴＳＣ規格、のそれぞれに準拠することを特徴とする請求項１から請求項４のうちのいずれか１項記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ある規格に準拠した液晶表示モジュールに、規格が異なる画像データを表示する場合、文字データ表示画質の劣化を防ぎ、好適な、液晶表示装置に関するものである。
【背景技術】
【０００２】
従来、ＮＴＳＣ（National Television Standards Committee）規格に準拠して生成されるビデオ信号と、ＰＡＬ（Phase Alternating Line）規格に準拠して生成されるビデオ信号の両方に対して表示可能な、液晶（ＬＣＤ：Liquid Crystal Device）表示装置が知られている。
上記した液晶表示装置は、両規格の１画面を構成する表示ライン数の相違（有効表示ライン数は、例えばＮＴＳＣ規格が２３４であるのに対してＰＡＬ規格は２７３である。）により、表示ライン数の多いＰＡＬ規格の表示ラインを一定の割合でマスク（間引く）し、ＮＴＳＣ規格の表示ライン数に合致するように制御してＮＴＳＣ規格に準拠した液晶モジュールに表示する。図４〜図１１に、上記した従来の液晶表示装置の構成および動作が示されている。詳細は後述する。
【０００３】
ところで、上記した表示ライン数や解像度等の規格が異なる複数の画像データを重ね合わせて表示する技術は従来から多数提案されている。
例えば、映像規格を識別し、その規格に応じたＯＳＤ（On Screen Display）表示を行なうために、規格別にフォントメモリを備え、切替え使用するＨＤＴＶ（High Definition Television）／ＥＤＴＶ（Enhanced Definition Television）表示装置（特許文献１参照）や、規格別に映像出力回路を設け、切替えて、その映像出力回路を使用するデジタル放送受信装置（例えば、特許文献２参照）等、が知られている。
【０００４】
【特許文献１】特開平４−２４５８７５号公報（段落「０００４」〜「０００５」、図２）
【特許文献２】特開平１１−１６８６７９号公報（段落「００１４」、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記した背景技術によれば、例えば、ＰＡＬ表示のビデオ信号に重ね合わせてテロップ等の文字データをＯＳＤ表示する場合、そのデータは、一部がマスクされることを前提に生成されないため表示ラインのマスク処理により画質が劣化し、文字認識が出来なくなる事態が発生する。また、文字に濃淡が出てにじみやちらつき等が問題になることがある。
一方、特許文献１、特許文献２に開示された技術によれば、上記した問題は解消されるが、いずれも規格別にフォントメモリや映像出力回路等のハードウェアを付加する必要があり、部品点数が増加する他に制御が複雑になり、コストアップの要因になっていた。
【０００６】
この発明は上記した課題を解決するためのものであり、例えば、ＰＡＬ規格に準拠して生成されるビデオ信号に、ＮＴＳＣ規格に準拠して生成されるテロップ等の文字データをＯＳＤ表示する場合、あらかじめ文字データの一部がマスクされることを想定して重ね合わせ画像データを生成することにより、上記したマスク処理による画質の劣化を防ぎ、高品位の重ね合わせ画像表示が可能な、液晶表示装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
上記した課題を解決するためにこの発明に係る液晶表示装置は、メイン画像データの走査駆動信号を所定の割合でマスクすることにより液晶モジュールの表示ライン数に合致させ、メイン画像と、メイン画像とは表示ライン数が異なるサブ画像とを重ね合わせて液晶モジュールに表示する液晶表示装置であり、詳しくは、メイン画像データの走査駆動信号を所定の割合でマスクするタイミングに同期してサブ画像データに付加される無効データを生成するサブ画像データ生成手段を備えたものである。
【発明の効果】
【０００８】
この発明によれば、例えば、ＰＡＬ規格に準拠したビデオ信号（メイン画像データ）にテロップ等の文字データ（サブ画像データ）をＯＳＤ表示する場合、あらかじめ文字データの一部がマスクされることを想定してサブ画像データを生成することにより、上記したマスク処理による画質の劣化を防ぎ、高品位の重ね合わせ画像表示が可能になる。
【発明を実施するための最良の形態】
【０００９】
図１は、この発明に係る液晶表示装置により生成されるサブ画像データ、およびサブ画像データにより表示される液晶表示の一例を示す図である。比較対照の意味で、図２に、従来の液晶表示装置により生成されるサブ画像データおよびその液晶表示の一例が示されている。
液晶モジュールは奇数フィールドと偶数フィールドで構成される１フレームによって表示が行われており、図１、図２ともに、（ａ）は偶数フィールド、（ｂ）は奇数フィールドにおけるそれぞれのサブ画像データ、およびその液晶表示を示し、（ｃ）はそれらから構成される１フレームにおける液晶表示を示したものである。
【００１０】
図１、図２ともに、メイン画像データはＰＡＬ規格に準拠して生成され、また、液晶モジュールはＮＴＳＣ規格に準拠とする。また、液晶表示装置は、液晶モジュールの規格（ＮＴＳＣ）に合わせるため、メイン画像データの７表示ライン中、１表示ラインの割合でマスクして駆動（表示）を行っているものとする。ここで、マスクされる表示ラインは、図１、図２ともに横太線で示しており、サブ画像データは、一旦、メイン画像データに重ね合わせられ、その後、メイン画像データと共にマスクされ、駆動されるものとする。
【００１１】
図２に示されるように、従来の液晶表示装置は、マスクされることを想定していないサブ画像データを使用しているため、液晶表示においては横線表示が欠落してしまい、文字認識が正確に出来ない場合がある。
また、液晶モジュールは、奇数フィールドと偶数フィールドの２つのフィールドによって表示が行なわれるが、マスクされる表示ラインの位置は、奇数フィールドと偶数フィールドによって異なっている。したがって、サブ画像データによる液晶表示は、偶数フィールドと奇数フィールドで異なった内容となり、これらが合成表示される１フレームでの液晶表示は、輝度の濃淡差（偶数フィールドと奇数フィールドのいずれか一方が黒で他方が白の場合、画面上灰色表示）により、ちらつきやにじみが発生するという問題が起きる。
【００１２】
これに対し、図１に示されるように、この発明によれば、一部がマスク表示されることを想定してサブ画像データを生成することにより、液晶表示において、劣化のないサブ画像表示を実現するものである。詳細は後述する。
【００１３】
図３は、メイン画像データとサブ画像データとを重ね合わせ表示した場合の液晶表示イメージを示した図であり、図３（ａ）はＮＴＳＣ規格に準拠したメイン画像データとＮＴＳＣ規格に準拠したサブ画像データとを重ね合わせ表示した場合の従来例、図３（ｂ）はＰＡＬ規格に準拠したメイン画像データとＮＴＳＣ規格に準拠したサブ画像データを重ね合わせ表示した場合の従来例、図３（ｃ）は、ＰＡＬ規格に準拠したメイン画像データとＰＡＬ規格に準拠したサブ画像データを重ね合わせ表示した場合の、この発明における液晶表示イメージを示す。いずれの場合も、表示される液晶モジュールは、ＮＴＳＣ規格に準処したものである。
【００１４】
図３（ａ）に示されるように、従来、ＮＴＳＣ規格に準拠したメイン画像データとサブ画像データを重ね合わせ表示する場合は、同じ表示ライン数であり、そのまま合成されるため何ら違和感なく表示される。
一方、図３（ｂ）に示されるように、メイン画像データがＰＡＬ規格に準拠する場合、その重ね合わせデータは、７表示ライン中１表示ラインがマスクされ、表示されることになる。ここでサブ画像データは、７表示ライン中１表示ラインがマスクされることが想定されていないデータの場合、ＮＴＳＣ規格に準拠した液晶モジュールにて表示される文字は一部が欠落したものとなる。
【００１５】
これに対し、図３（ｃ）に示されるように、この発明によれば、サブ画像データは、７表示ライン中１表示ラインがマスクされることを想定して生成されるため、その重ね合わせデータは、７表示ライン中１表示ラインがマスクされても、ＮＴＳＣ規格に準拠した液晶モジュールにて表示される文字に劣化が生じることはなく、縦方向の解像度の差（２７３−２３４）から若干縦方向が縮まったイメージで画像が表示されるものの、違和感の無い画像表示が可能になる。詳細は後述する。
【００１６】
以下、この発明の実施の形態について詳細説明を行なうが、液晶表示装置は、従来の構成を利用するため、理解を助ける意味で従来の液晶表示装置の構成説明を先に行なう。
図４は、従来の液晶表示装置の内部構成を示すブロック図である。図４に示す液晶表示装置は、描画メモリ４１と、サブ画像データ生成回路４２と、描画クロック生成回路４３と、映像処理回路４４と、タイミング制御回路４５と、液晶モジュール４６とで構成される。
【００１７】
映像処理回路４４は、外部から供給されるメイン画像データをコンポジットビデオ信号として入力し、このコンポジットビデオ信号からメイン画像データと同期信号（ＣＳＹＮＣ）とを分離し、且つ、そのメイン画像データと、サブ画像データ生成回路４２によって生成されるサブ画像データとを重ね合わせて液晶表示データを生成し、液晶表示モジュール４６へ出力する。
映像処理回路４４はまた、メイン画像データの規格について、ＮＴＳＣ規格かＰＡＬ規格のいずれであるかを判定し、その判定信号ＦＰＡＬ（ＮＴＳＣの場合“０”、ＰＡＬ規格の場合“１”とする）を、タイミング制御回路４５へ出力する。タイミング制御回路４５は、映像処理回路４４から出力される同期信号（ＣＳＹＮＣ）により、同期分離して垂直同期信号（ＶＳＹ）と、水平同期信号（ＨＳＹ）を生成し、サブ画像データ生成回路４２へ出力するとともに、液晶モジュール駆動用のタイミング信号を生成して液晶モジュール４６へ出力する。
【００１８】
サブ画像データ生成回路４２は、タイミング制御回路４５により出力される垂直同期信号（ＶＳＹ）と水平同期信号（ＨＳＹ）と、描画クロック生成回路４３によって出力される描画クロックとにより、サブ画像データを生成し、更に、メイン画像データとサブ画像データとの切替えを行う選択信号（ＳＥＬ）を生成し、映像処理回路４４へ出力する。
なお、サブ画像データは描画メモリ４１に格納されており、垂直同期信号（ＶＳＹ）によって奇数、あるいは偶数フィールドが選択され、また、水平同期信号（ＨＳＹ）によって走査方向がカウントされ、該当のサブ画像データが描画メモリ４１から読み出される。
【００１９】
上記構成による従来の液晶表示装置の動作が図５、図６に模式的に示されている。図５は、メイン画像データがＮＴＳＣ規格に準拠した場合（図３（ａ）に対応当）の動作を示す。又、図６はメイン画像データが、ＰＡＬ規格に準拠した場合（図３（ｂ）、及び図３（ｃ）に対応）の動作を示す。
【００２０】
図５において、外部から、水平方向の走査線数５２５本、水平走査周波数１５．７３ｋＨｚ、垂直走査周波数６０ＨｚのＮＴＳＣ規格に準拠したメイン画像データが映像処理回路４４に供給されるものとする。ここでは、インターレースによる２６２．５表示ラインの有効表示ライン数は２４０ラインとする。映像処理回路４４には、他に、サブ画像データ生成回路４２から、横６３５ドット×縦２６２ラインの解像度を持つＮＴＳＣ規格に準拠したサブ画像データ（有効データは、液晶モジュールに対応させ、横４８０ドット×縦２３４ラインである。）が供給されている。
ここで、映像処理回路４４により生成出力される重ね合わせ画像データは、ＮＴＳＣ規格に準拠した液晶モジュール４６が持つ解像度、横６３５ドット×縦２６２ラインに等しい（このうち、有効なデータは、横４８０ドット×縦２３４ラインである）。
【００２１】
図６において、外部から、水平方向の走査線数６２５本、水平走査周波数１５．６３ｋＨｚ、垂直走査周波数５０ＨｚのＰＡＬ規格に準拠したメイン画像データが映像処理回路４４に供給されるものとする。ここでは、インターレースによる３１２．５表示ラインの有効表示ライン数は２８７ラインとする。映像処理回路４４には、他に、サブ画像データ生成回路４２から、横６３９ドット×縦３１２ラインの解像度を持つＰＡＬ規格に準拠したサブ画像データが供給されている（有効データは、液晶モジュールにてマスク表示されることに対応して、横４８０ドット×縦２７３ラインである）。
ここで、映像処理回路４４により生成出力される重ね合わせ画像データは、単に重ね合わせられるだけであり、横６３９ドット×縦３１２ラインの表示データである。すなわち、映像処理回路４４から出力される重ね合わせ表示データはマスクされることなく、３１２表示ラインのまま液晶モジュール４６に供給される。しかしながら、タイミング制御回路４５において、７表示ライン中１表示ラインに一度の割合で水平同期信号（ＨＳＹＮ）がマスク駆動され、このことにより、ＰＡＬ規格に準拠した重ね合わせ表示データを使って、ＮＴＳＣ規格に準拠した液晶モジュール４６に縦方向を縮めた形で表示することができる。
【００２２】
液晶モジュール４６は、その内部構成の一例が図７に示されるように、例えば、横４８０ドット×縦２３４ドットの液晶パネル４６１と、液晶パネル４６１の走査側であるゲート電極を駆動するゲート駆動回路４６２と、データ側であるソース電極を駆動するソース駆動回路４６３とにより構成される。
ゲート駆動回路４６２は、ゲート駆動回路リセット信号として動作する垂直同期信号（ＶＳＹ）、およびゲート駆動回路クロック（ＧＣＬＫ）によって駆動され、ソース駆動回路４６３は、ソース駆動回路リセット信号として動作する水平同期信号（ＨＳＹ）、ソース駆動回路クロック（ＤＣＬＫ）、および液晶表示データにより駆動される。図７中、Ｇ１〜Ｇ２３４はゲート電極、Ｓ１〜Ｓ４８０はソース電極を示す。
【００２３】
なお、図４〜図６に示されるタイミング制御回路４５は、図７に示されるように、タイミング信号生成回路４５１と、ＰＬＬ（Phase Locked Loop）回路４５２とにより構成される。
タイミング信号生成回路４５１は、映像処理回路４４によって出力される同期信号（ＣＳＹＮＣ）と、ＮＴＳＣ／ＰＡＬ判定信号（ＦＰＡＬ）と、ＰＬＬ回路４５２により生成される位相同期クロックのそれぞれを入力とし、上記したゲート駆動回路クロック（ＧＣＬＫ）、ソース駆動回路クロック（ＤＣＬＫ）、垂直同期信号（ＶＳＹ）、水平同期信号（ＨＳＹ）を生成し、液晶モジュール４６へ供給する。詳細は、図８、図９のタイミングチャートに示されている。
【００２４】
図８は、ＮＴＳＣ規格に準拠したメイン画像データが入力される場合、図９は、ＰＡＬ規格に準拠したメイン画像データが入力される場合のそれぞれにおける、液晶モジュール４６の動作タイミングを示した図である。
図８、図９ともに、（ａ）は、ゲート駆動回路４６２の動作を示し、上から順に、垂直同期信号（ＶＳＹ）、水平同期信号（ＨＳＹ）、ゲート駆動回路クロック（ＧＣＬＫ）、ケート電極電圧Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、…Ｇ２３４、液晶表示データのそれぞれを示し、また、（ｂ）は、ソース駆動回路４６３の動作を示し、上から順に、水平同期信号（ＨＳＹ）、ソース駆動回路クロック（ＤＣＬＫ）、液晶表示データのそれぞれを示す。
【００２５】
図８のタイミングチャートにおいて、ゲート駆動回路４６２は、垂直同期信号（ＶＳＹ）をゲート駆動回路クロック（ＧＣＬＫ）の立ち上がりで取り込み、ゲート駆動回路クロック（ＧＣＬＫ）の立下りでゲート電極をＧ１からＧ２３４まで順次シフトして選択していく（Ｇ２３４が選択された以降は、選択されるゲート電極が存在しないため無効となる）。
一方、ソース駆動回路４６３は、水平同期信号（ＨＳＹ）を契機に１表示ライン分の液晶表示データをセットし、ソース駆動回路クロック（ＤＣＬＫ）の立ち下がりでその液晶表示データを取り込み、その液晶表示データに応じたデータ電圧を、ソース電極Ｓ１からＳ４８０に対して並列に出力する（ソース電極Ｓ４８０以降はソース電極が存在しないため無効となる）。上記により、液晶パネル４６１は、選択されたゲート電極（Ｇ１〜Ｇ２３４）上において、直交配置されたソース電極（Ｓ１〜Ｓ４８０）のデータ電圧に対応した表示を行うことができる。
【００２６】
図９に示されるように、メイン画像データがＰＡＬ規格に準拠している場合（ＮＴＳＣ／ＰＡＬ判定信号（ＦＰＡＬ）が“１”の場合）、タイミング制御回路４５は、ゲート駆動回路クロック（ＧＣＬＫ）として、７表示ライン（走査期間）中に１回マスクした信号を生成している（このとき、水平同期信号（ＨＳＹ）はマスクされない）。
このため、ゲート駆動回路４６２は、ゲート駆動回路クロック（ＧＣＬＫ）がマスクされたタイミングにおいてゲート電極のシフトを行わない。但し、ソース駆動回路４６３は、マスクされていない水平同期信号（ＨＳＹ）により駆動されるため、液晶表示データは、ＮＴＳＣに準拠する場合と同様、マスクされず順次更新される。したがって、走査側とデータ側とで同期が取れず、その結果、データが７ライン毎に欠落した表示となる。
【００２７】
図１０に、サブ画像データ生成回路４２と描画メモリ４１との接続構成例を示す。図１０において、サブ画像データは、描画メモリ４１のメモリセル４１１に格納されている。
サブ画像データは、その表示に際し、液晶モジュール４６の液晶表示タイミングに同期して読み出す必要があるため、サブ画像データ生成回路４２にロウアドレスカウンタ回路４２１が内蔵される。そして、このロウアドレスカウンタ回路４２１出力は、液晶モジュール４６駆動用の垂直同期信号（ＶＳＹ）によりセットさせ、水平同期信号（ＨＳＹ）によりカウントアップするように制御している。
なお、描画メモリ４１は、メモリセル４１１の他に、メモリ制御回路４１２と、メモリ制御回路４１２によりアドレス選択が行なわれるロウ制御回路４１３と、カラム制御回路４１４と、メモリセル４１１のリードライトを行い、サブ画像データ生成回路４２との間のデータパスとなるデータ制御回路４１５とにより構成される。
【００２８】
図１１は、図１０に示すロウアドレスカウンタ回路４２１の動作タイミングを示す図である。図１１（ａ）は、メイン画像データがＮＴＳＣ規格に準拠している場合、図１１（ｂ）はメイン画像データがＰＡＬ規格に準拠している場合の動作を示し、いずれも上から順に、垂直同期信号（ＶＳＹ）、水平同期信号（ＨＳＹ）、ロウアドレスデータのそれぞれを示す。
図１１（ｂ）において、メイン画像データがＰＡＬ規格に準拠している場合、水平同期信号（ＨＳＹ）は、ゲート駆動回路クロック（ＧＣＬＫ）とは異なってマスクされていないため順次カウントアップされ、これによりゲート駆動回路クロック（ＧＣＬＫ）がマスクされる箇所に相当する液晶表示データは無効データになる。図１１（ｂ）中、ロウアドレスデータＲ４が液晶表示でマスクされ無効になるデータである。ここでは、奇数フィールドを示し、Ｒ４、Ｒ１１、Ｒ１８、…が無効データとなる。一方、偶数フィールドの場合は、Ｒ７、Ｒ１４、Ｒ２１…が無効データになる。このように、奇偶フィールドによっては液晶表示画面上でマスクされる無効データの位置が異なる。
【００２９】
以下、この発明の実施の形態について、上記した従来例とそれぞれ対比しながら詳細に
説明する。
【００３０】
実施の形態１．
図１２は、この発明の実施の形態１に係る液晶表示装置の内部構成を示すブロック図である。液晶表示装置の内部構成は、図４に示した従来の液晶表示装置の構成と同様であるが、サブ画像データ生成回路４２の制御信号として、水平同期信号（ＨＳＹ）の代わりにゲート駆動回路クロック（ＧＣＬＫ）を用いている点で異なる。
ここで、サブ画像データ生成回路４２は、メイン画像データの走査駆動信号を所定の割合でマスクするタイミングに同期してサブ画像データに付加される無効データを生成するサブ画像データ生成手段として動作する。なお、走査駆動信号とは、ゲート駆動回路クロック（ＧＣＬＫ）とする。詳細は後述する。図１２において、図４に示すブロックおよび信号名と同一符号が付されたブロックおよび信号名は、図４に示す構成と同じとする。
【００３１】
上記したサブ画像データ生成回路４２の内部構成は図１３に、その動作タイミングチャートは図１４に示されている。なお、図１３において、図１０に示すブロックおよび信号名と同一符号が付されたブロックおよび信号名は、図１０に示す従来構成と同じとする。
また、図１４に示す動作タイミングチャートにおいて、図１４（ａ）はメイン画像がＮＴＳＣ規格に準拠する場合、図１４（ｂ）はメイン画像がＰＡＬ規格に準拠の場合、のそれぞれにおける垂直同期信号（ＶＳＹ）、ゲート駆動回路クロック（ＧＣＬＫ）、ロウアドレスデータを示す。
【００３２】
図１４（ｂ）のタイミングチャートに示されるように、メイン画像がＰＡＬ規格に準拠する場合、ゲート駆動回路クロック（ＧＣＬＫ）は、７走査期間中に１回マスクされた信号になるため、この信号によりサブ画像データ生成回路４２のロウアドレスカウンタ回路４２１は、マスクするタイミングでカウントアップされない。したがって、このマスクされたタイミングで生成されるサブ画像データは、最終的に液晶モジュール４６（液晶パネル４６１）に表示されることはないため、画面表示上問題になることはない。
【００３３】
すなわち、奇数１フィールド分の有効データＲ１〜Ｒ２３４において、Ｒ３、Ｒ１０、Ｒ１７…のロウアドレスカウント周期は、他のロウアドレスの２倍の周期となり、この間に生成されるロウアドレスデータ（サブ画像データ）の後半は無効データになる。なお、偶数フィールドの場合は上記したロウアドレス変化のタイミングが異なる。
したがって、マスクされたタイミングで生成されるサブ画像データは、最終的に液晶モジュール４６（液晶パネル４６１）に表示されることはないため、画面表示上問題にはならない。
【００３４】
上記した実施の形態１によれば、ＰＡＬ規格に準拠したメイン画像データにサブ画像データを重ね合わせ表示する場合、あらかじめサブ画像データの一部がマスクされることを想定して重ね合わせ画像データを生成することにより、マスク処理による画質の劣化を防ぎ、高品位の重ね合わせ画像表示が可能になる。
このとき、サブ画像データ生成回路４２の制御信号として、水平同期信号（ＨＳＹ）の代わりにゲート駆動回路クロック（ＧＣＬＫ）を用いるだけで実現できるため、従来からある液晶表示装置の構成をそのまま流用することが可能であり、したがって、部品点数の削減、機能実現のためのコスト削減が可能である。また、描画メモリ４１に格納されるサブ画像データは、ＮＴＳＣ規格とＰＡＬ規格とで共用が可能であり、描画メモリ４１周辺の回路構成を簡略化できる効果がある。
【００３５】
実施の形態２．
図１５は、この発明の実施の形態２に係る液晶表示装置の内部構成を示すブロック図である。
図１５において、図４に示す液晶表示装置との構成上の差異は、サブ画像データ生成回路４２の制御信号として、映像処理回路４４から出力されるＮＴＳＣ／ＰＡＬ判定信号（ＦＰＡＬ）を追加したことにある。また、後述するように、サブ画像データ生成回路４２のマスク回路４２２の回路ロジックを変更したことにある。なお、図１５において、図４に示すブロックおよび信号名と同一符号が付されたブロックおよび信号名は、図４に示すそれと同じとする。上記したサブ画像データ生成回路４２は、メイン画像データの走査駆動信号を所定の割合でマスクするタイミングに同期してサブ画像データに付加される無効データを生成するサブ画像データ生成手段として動作する。以下に詳細説明を行なう。
【００３６】
上記したサブ画像データ生成回路４２の内部構成は図１６に、その動作タイミングチャートは図１７に示されている。
図１６に示されるように、サブ画像データ生成回路４２は、ロウアドレスカウンタ回路４２１と、メイン画像データがＰＡＬ規格に準拠する場合、水平同期信号を７走査期間中に１回マスクし、このマスクした信号（ＭＨＳＹ）によってロウアドレスカウンタ回路４２１を動作させるマスク回路４２２により構成される。なお、図１６において、図１０に示すブロックおよび信号名と同一符号が付されたブロックおよび信号名は、図１０に示すそれと同じとする。
【００３７】
以下、実施の形態２に係る液晶表示装置の動作について、図１７に示す動作タイミングチャートを参照しながら詳細に説明を行なう。
図１７に示す動作タイミングチャートにおいて、図１７（ａ）はＦＰＡＬ＝１の場合（メイン画像がＮＴＳＣ規格に準拠）、図１７（ｂ）はＦＰＡＬ＝０（メイン画像がＰＡＬ規格に準拠）の場合のそれぞれにおける、垂直同期信号（ＶＳＹ）、水平同期信号（ＨＳＹ）、マスク水平同期信号（ＭＨＳＹ）、ロウアドレスデータを示す。
【００３８】
図１７（ｂ）のタイミングチャートに示されるように、マスク回路４２２は、メイン画像データがＰＡＬ規格に準拠する場合（ＦＰＡＬ＝１）、水平同期信号（ＨＳＹ）を７走査期間中に１回マスクし、このマスクした信号（ＭＨＳＹ）によってロウアドレスカウンタ回路４２１を動作させる。
すなわち、奇数１フィールド分の有効データＲ１〜Ｒ２３４において、Ｒ３、Ｒ１０、Ｒ１７…のロウアドレスは、マスク回路４２２の制御によりロウアドレスカウンタ回路４２１によりカウントされず、この間に生成されるロウアドレスデータ（サブ画像データ）は無効データになる。なお、偶数フィールドの場合はマスク回路４２２でマスクタイミングが異なるため、上記したロウアドレス変化のタイミングが異なる。したがって、マスクされたタイミングで生成されるサブ画像データは、最終的に液晶モジュール４６（液晶パネル４６１）に表示されることはないため、表示上問題になることはない。また、このとき、マスクするタイミングは、タイミング制御回路４５（タイミング信号生成回路４５１）によるゲート駆動回路クロック（ＧＣＬＫ）生成の仕様と同じにする必要がある。
【００３９】
上記した実施の形態２によれば、メイン画像データがＰＡＬ規格に準拠する場合、水平同期信号を７走査期間中に１回マスクし、このマスクした信号（ＭＨＳＹ）によってロウアドレスカウンタ回路４２１を動作させることにより、例えば、ＰＡＬ規格に準拠したメイン画像データに重ね合わせてテロップ等の文字データをＯＳＤ表示する場合、あらかじめマスクされることを想定して重ね合わせ画像データを生成することになり、したがって、マスク処理による画質の劣化を防ぎ、高品位の重ね合わせ画像表示が可能になる。
尚、上記した実施の形態２によれば、サブ画像データ生成回路４２に、ＮＴＳＣ／ＰＡＬ判定信号（ＦＰＡＬ）を入力するための入力端子を追加する必要があり、また、マスク回路４２２を追加する等の変更が生じるため、図４に示す従来の液晶表示装置の構成をそのまま流用することは出来ない。但し、描画メモリ４１に格納されるサブ画像データは、ＮＴＳＣ規格とＰＡＬ規格とで共用が可能である。
【００４０】
実施の形態３．
図１８は、この発明の実施の形態３に係る液晶表示装置の内部構成を示すブロック図である。図４に示す液晶表示装置との構成上の差異は、サブ画像データ生成回路４２の制御信号として、映像処理回路４４から出力されるＮＴＳＣ／ＰＡＬ判定信号（ＦＰＡＬ）が追加されたことにある。なお、図１８において、図４に示すブロックおよび信号名と同一符号が付されたブロックおよび信号名は、図４に示すそれと同じとする。
また、図１９に、サブ画像データ生成回路４２と描画メモリ４１との接続構成例が示されるように、サブ画像データ生成回路４２は、ロウアドレスカウント回路４２１と、ＮＴＳＣ／ＰＡＬ判定信号（ＦＰＡＬ）により駆動されるバンクデータ生成回路４２３により構成される。他は、図１０に示す構成と同様であり、図４に示すブロックおよび信号名と同一符号が付されたブロックおよび信号名は、図４に示すそれと同じとする。
【００４１】
このため、描画メモリ４１は、２種類のメモリバンク、すなわち、ＮＴＳＣ規格に準拠した第１のサブ画像データが描画される第１の描画メモリとしてのメモリバンク＃１（４１６）と、第１のサブ画像データとは表示ライン数が異なるＰＡＬ規格に準拠した第２のサブ画像データが描画される第２の描画メモリとしてのメモリバンク＃２（４１７）とに領域分けされ、各々のメモリバンク＃１（４１６）、メモリバンク＃２（４１７）に、バンクデータ生成回路４２３の制御によるバンク切替えにより、ＮＴＳＣ規格用、ＰＡＬ規格用のそれぞれのサブ画像データを描画する構成とした。
上記したサブ画像データ生成回路４２は、メイン画像データの走査駆動信号を所定の割合でマスクするタイミングに同期してサブ画像データに付加される無効データを生成するサブ画像データ生成手段として動作する。
【００４２】
ＮＴＳＣ規格に準拠したサブ画像データの一例を図２０（ａ）に、ＰＡＬの規格に準拠したサブ画像データの一例を図２０（ｂ）に、それぞれ偶数フィールド用と奇数フィールド用に区別して例示されている。
図２０（ｂ）において、太横線は、ＰＡＬ規格に準拠したサブ画像データにおいて、マスクされるべき表示ラインを示しており、ここでは、液晶表示で無効になる表示ラインを予め予測しておき、この表示ラインのサブ画像データとして、無効データをあらかじめ用意しておく。なお、ＰＡＬ規格に準拠したサブ画像データ（メモリバンク＃２（４１７））は、奇数フィールドと偶数フィールドとではマスクされる表示ラインが異なるため、垂直同期信号（ＶＳＹ）によるバンク切替えがさらに必要となる（ＮＴＳＣ準拠用サブ画像データは、奇偶フィールド間で同じデータである）。
【００４３】
また、ロウアドレスカウンタ回路４２１については、図１０に示す従来のロウアドレスカウンタ回路４２１と同じ回路構成とし、その制御信号についても同様、垂直同期信号（ＶＳＹ）、水平同期信号（ＨＳＹ）とする。
【００４４】
以下、実施の形態３に係る液晶表示装置の動作について、図２１に示す動作タイミングチャートを参照しながら詳細説明を行なう。
図２１に示す動作タイミングチャートにおいて、図２１（ａ）はメイン画像がＮＴＳＣ規格に準拠する場合、図２１（ｂ）はメイン画像がＰＡＬ規格に準拠の場合、のそれぞれにおける垂直同期信号（ＶＳＹ）、水平同期信号（ＨＳＹ）、ロウアドレスデータを示す。
【００４５】
図２１（ｂ）のタイミングチャートに示されるように、メイン画像データがＰＡＬ規格に準拠している場合、水平同期信号（ＨＳＹ）は、ゲート駆動回路クロック（ＧＣＬＫ）とは異なりマスクされないため順次カウントアップされ、したがって、（ＧＣＬＫ）がマスクされる箇所に相当する液晶表示データは無効データになる。図２１（ｂ）中、ロウアドレスデータＲ４が液晶表示上でマスクされ無効になるデータである。なお、奇偶フィールドにより、液晶表示上でマスクされる無効データの位置が異なることは上記したとおりである。
【００４６】
上記した実施の形態３によれば、サブ画像データ生成回路４２を、ＮＴＳＣ／ＰＡＬ判定信号（ＦＰＡＬ）によって制御し、バンク切替えにより、ＮＴＳＣ、ＰＡＬ規格用のそれぞれのサブ画像データを描画する構成とし、さらにＰＡＬ規格用のサブ画像としては無効データを予め用意しておくことで、最終的に液晶モジュール４６（液晶パネル４６１）では無効データが飛び越し走査された状態で表示されるため、画質面で問題になることはない。
但し、サブ画像データ生成回路４２に、ＮＴＳＣ／ＰＡＬ判定信号（ＦＰＡＬ）を入力させるための入力端子を追加し、また、サブ画像データ生成回路４２内部に、バンクデータ生成回路４２３のハードウェア追加が必要となるため、従来の液晶表示装置が持つ構成をそのまま流用することは出来ない。また、描画メモリ４１に用意されるサブ画像データは、ＮＴＳＣとＰＡＬ規格で共用することができないため、実施の形態１、実施の形態２と比較すれば、部品点数、機能実現のためのコスト面で少しばかり見劣りする。しかしながら、例えば、ＰＡＬ規格に準拠したビデオ信号（メイン画像データ）にテロップ等の文字データ（サブ画像データ）をＯＳＤ表示する場合、あらかじめ文字データの一部がマスクされることを想定して重ね合わせ画像データを生成することにより、マスク処理による画質の劣化（一部欠落、およびにじみ発生）を防ぎ、高品位の重ね合わせ画像表示が可能になることは言うまでも無い。
【００４７】
なお、上記した実施の形態１、２、３によれば、メイン画像データの有効表示ライン数はＰＡＬ規格、サブ画像データの有効表示ライン数はＮＴＳＣ規格にそれぞれ準拠し、メイン画像データとサブ画像データとを重ね合わせ表示する液晶表示装置についてのみ例示したが、例えば、ＨＤＴＶとＥＤＴＶにおけるＯＳＤ表示等、表示ライン数や解像度等の規格が異なるメイン画像データとサブ画像データを重ね合わせて表示する場合、同様に応用が可能である。
また、サブ画像データとして、文字データのみを例示したが、他に、ストライプ模様（比較的細い横線）等、表示ラインのマスク処理により画質が劣化して認識が出来なくなる、あるいは濃淡が出てにじみやちらつき等が発生する可能性のある画像についても同様の効果が得られる。
【００４８】
以上、この発明の実施の形態につき図面を参照して詳述したが、具体的な構成はこの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【図面の簡単な説明】
【００４９】
【図１】この発明の液晶表示装置により生成されるサブ画像データ、およびその液晶表示の一例を示す図である。
【図２】従来の液晶表示装置により生成されるサブ画像データ、およびその液晶表示の一例を示す図である。
【図３】メイン画像データとサブ画像データとを重ね合わせ表示した場合の液晶表示イメージを示した図である。
【図４】従来の液晶表示装置の内部構成を示すブロック図である。
【図５】従来の液晶表示装置の動作を模式的に示した図である。
【図６】従来の液晶表示装置の動作を模式的に示した図である。
【図７】従来の液晶モジュールの内部構成の一例を示す図である。
【図８】ＮＴＳＣ規格に準拠したメイン画像データが入力される場合の従来の液晶モジュールの動作タイミングチャートである。
【図９】ＰＡＬ規格に準拠したメイン画像データが入力された場合の従来の液晶モジュールの動作タイミングチャートである。
【図１０】従来の液晶表示装置におけるサブ画像データ生成回路と描画メモリとの接続構成を示す図である。
【図１１】図１０に示すロウアドレスカウンタ回路の動作タイミングチャートである。
【図１２】この発明の実施の形態１に係る液晶表示装置の内部構成を示すブロック図である。
【図１３】この発明の実施の形態１に係る液晶表示装置におけるサブ画像データ生成回路と描画メモリとの接続構成を示す図である。
【図１４】この発明の実施の形態１に係る液晶表示装置の動作を説明するために引用したタイミングチャートである。
【図１５】この発明の実施の形態２に係る液晶表示装置の内部構成を示すブロック図である。
【図１６】この発明の実施の形態２に係る液晶表示装置におけるサブ画像データ生成回路と描画メモリとの接続構成を示す図である。
【図１７】この発明の実施の形態２に係る液晶表示装置の動作を説明するために引用したタイミングチャートである。
【図１８】この発明の実施の形態３に係る液晶表示装置の内部構成を示すブロック図である。
【図１９】この発明の実施の形態３に係る液晶表示装置におけるサブ画像データ生成回路と描画メモリとの接続構成を示す図である。
【図２０】この発明の実施の形態３に係る液晶表示装置の描画メモリに格納される規格毎に準拠したサブ画像データの一例を示す図である。
【図２１】この発明の実施の形態３に係る液晶表示装置の動作を説明するために引用したタイミングチャートである。
【符号の説明】
【００５０】
４１  描画メモリ、４２  サブ画像データ生成回路、４３  描画クロック生成回路、４４  映像処理回路、４５  タイミング制御回路、４６  液晶モジュール、４１１  メモリセル、４１２  メモリ制御回路、４１３  ロウ制御回路、４１４  カラム制御回路、４１５  データ制御回路、４２１  ロウアドレスカウンタ回路、４２２  マスク回路、４２３  バンクデータ生成回路、４５１  タイミング信号生成回路、４５２  ＰＬＬ回路、４６１  液晶パネル、４６２  ゲート駆動回路、４６３  ソース駆動回路。
【図１】
2008064870.tif 000003
【図２】
2008064870.tif 000004
【図３】
2008064870.tif 000005
【図４】
2008064870.tif 000006
【図５】
2008064870.tif 000007
【図６】
2008064870.tif 000008
【図７】
2008064870.tif 000009
【図８】
2008064870.tif 000010
【図９】
2008064870.tif 000011
【図１０】
2008064870.tif 000012
【図１１】
2008064870.tif 000013
【図１２】
2008064870.tif 000014
【図１３】
2008064870.tif 000015
【図１４】
2008064870.tif 000016
【図１５】
2008064870.tif 000017
【図１６】
2008064870.tif 000018
【図１７】
2008064870.tif 000019
【図１８】
2008064870.tif 000020
【図１９】
2008064870.tif 000021
【図２０】
2008064870.tif 000022
【図２１】
2008064870.tif 000023