(57)【要約】【課題】製造工程の簡略化及び光センサ素子の設計の自由度の向上が可能となる光検出器内蔵表示装置及び電子機器を提供する。【解決手段】光検出器内蔵表示装置２は、平面状に配置された複数の画素領域と、光を検出する光検出領域と、を有する光検出器内蔵表示装置であって、画素領域のそれぞれに設けられて画素領域の駆動をスイッチング制御する第１スイッチング素子と、第１スイッチング素子と同一層上に形成され、光検出領域に設けられた光センサ素子２２で光電変換された電流を増幅する第２スイッチング素子２６と、を含み、光センサ素子２２に接続されるセンサ用電極７８は、第２スイッチング素子２６に接続されるスイッチング用電極８２と同一層上に形成され、光センサ素子２２に接続される他のセンサ用電極７６は、第２スイッチング素子２６に設けられた他のスイッチング用電極７２と同一層上に形成されている。【選択図】図４
2008311331.tif 000002
【特許請求の範囲】
【請求項１】
平面状に配置された複数の画素領域と、光を検出する光検出領域と、を有する光検出器内蔵表示装置であって、
前記画素領域のそれぞれに設けられて前記画素領域の駆動をスイッチング制御する第１スイッチング素子と、
前記第１スイッチング素子と同一層上に形成され、前記光検出領域に設けられた光センサ素子で光電変換された電流を増幅する第２スイッチング素子と、
を含み、
前記光センサ素子に接続されるセンサ用電極は、前記第２スイッチング素子に接続されるスイッチング用電極と同一層上に形成され、
前記光センサ素子に接続される他のセンサ用電極は、前記第２スイッチング素子に設けられた他のスイッチング用電極と同一層上に形成されていることを特徴とする光検出器内蔵表示装置。
【請求項２】
請求項１に記載の光検出器内蔵表示装置において、
前記スイッチング用電極は、ゲート電極であることを特徴とする光検出器内蔵表示装置。
【請求項３】
請求項１に記載の光検出器内蔵表示装置において、
前記他のスイッチング用電極は、ソース・ドレイン電極であることを特徴とする光検出器内蔵表示装置。
【請求項４】
請求項１〜３のいずれか一項に記載の光検出器内蔵表示装置において、
前記画素領域の縁部と重なる領域に形成され、前記画素領域を縁取っている遮光膜を含み、
前記遮光膜は、前記光センサ素子の前記他のセンサ用電極の少なくとも一部と重なることを特徴とする光検出器内蔵表示装置。
【請求項５】
請求項１〜４のいずれか一項に記載の光検出器内蔵表示装置において、
前記光センサ素子の前記センサ用電極が、前記光センサ素子の下面を覆うと共に、光反射材料又は光吸収材料で構成されていることを特徴とする光検出器内蔵表示装置。
【請求項６】
請求項１〜５のいずれか一項に記載の光検出器内蔵表示装置において、
前記第１及び第２スイッチング素子が、薄膜トランジスタであることを特徴とする光検出器内蔵表示装置。
【請求項７】
請求項６に記載の光検出器内蔵表示装置において、
前記第１及び第２スイッチング素子が、ポリシリコンを主体として構成されていることを特徴とする光検出器内蔵表示装置。
【請求項８】
請求項１〜７のいずれか一項に記載の光検出器内蔵表示装置において、
前記光センサ素子が、積層型ＰＩＮダイオードであることを特徴とする光検出器内蔵表示装置。
【請求項９】
請求項８に記載の光検出器内蔵表示装置において、
前記光センサ素子が、アモルファスシリコンを主体として構成されていることを特徴とする光検出器内蔵表示装置。
【請求項１０】
請求項１〜９のいずれか一項に記載の光検出器内蔵表示装置において、
前記第１及び第２スイッチング素子と前記光センサ素子との上に形成されて表面を平坦化する平坦化膜と、
前記平坦化膜上に形成されて液晶分子の初期配向状態を規制する配向膜と、
を含むことを特徴とする光検出器内蔵表示装置。
【請求項１１】
請求項１〜１０のいずれか一項に記載の光検出器内蔵表示装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出器内蔵表示装置及び電子機器に関するものである。
【背景技術】
【０００２】
現在、携帯情報端末機などの電子機器の表示装置として、光検出器内蔵液晶表示装置（光検出器内蔵表示装置）が用いられている。このような光検出器内蔵液晶表示装置において、光電変換を行う光センサ素子などの密着型エリアセンサが設けられた光検出領域を設けることで画像読み取り機能を有する光検出器内蔵液晶表示装置が提案されている（例えば、特許文献１参照）。この光検出器内蔵液晶表示装置では、各画素領域や光検出領域を駆動するためのスイッチング素子であるＴＦＴ（Thin Film Transistor：薄膜トランジスタ）素子と光センサ素子とがそれぞれポリシリコンを主体として構成されており、各ＴＦＴ素子及び光センサ素子を同一工程で形成している。
【０００３】
【特許文献１】特開２００６−２３８０５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の光検出器内蔵液晶表示装置においても、以下の課題が残されている。すなわち、従来の光検出器内蔵液晶表示装置では、光センサ素子がバックライト光を受光して検出精度が低下することを防止するための遮光膜を光センサ素子よりも外側に設けるため、製造工程を簡略化することが困難であった。又、光センサ素子をＴＦＴ素子と同様にポリシリコンを主体として形成しているため、光センサ素子の設計の自由度を向上させることが困難であった。
【課題を解決するための手段】
【０００５】
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００６】
［適用例１］平面状に配置された複数の画素領域と、光を検出する光検出領域と、を有する光検出器内蔵表示装置であって、前記画素領域のそれぞれに設けられて前記画素領域の駆動をスイッチング制御する第１スイッチング素子と、前記第１スイッチング素子と同一層上に形成され、前記光検出領域に設けられた光センサ素子で光電変換された電流を増幅する第２スイッチング素子と、を含み、前記光センサ素子に接続されるセンサ用電極は、前記第２スイッチング素子に接続されるスイッチング用電極と同一層上に形成され、前記光センサ素子に接続される他のセンサ用電極は、前記第２スイッチング素子に設けられた他のスイッチング用電極と同一層上に形成されていることを特徴とする光検出器内蔵表示装置。
【０００７】
これによれば、光センサ素子を第１及び第２スイッチング素子と異なる層に形成することで、光センサ素子の設計の自由度を向上させ、より高感度の光センサ素子を検出領域に形成することができる。
又、センサ用電極とスイッチング用電極と、及び他のスイッチング用電極と他のセンサ用電極と、を同一層上に形成することで、両者を同一工程で形成することができる。これにより、製造工程の簡略化及び光センサ素子の設計の自由度の向上が可能となる光検出器内蔵表示装置を提供する。
【０００８】
［適用例２］上記光検出器内蔵表示装置であって、前記スイッチング用電極は、ゲート電極であることを特徴とする光検出器内蔵表示装置。
【０００９】
これによれば、センサ用電極をゲート電極と連続して一体的に形成することで、両者を同一工程で形成することができる。
【００１０】
［適用例３］上記光検出器内蔵表示装置であって、前記他のスイッチング用電極は、ソース・ドレイン電極であることを特徴とする光検出器内蔵表示装置。
【００１１】
これによれば、他のセンサ用電極をソース・ドレイン電極と連続して一体的に形成することで、両者を同一工程で形成することができる。
【００１２】
［適用例４］上記光検出器内蔵表示装置であって、前記画素領域の縁部と重なる領域に形成され、前記画素領域を縁取っている遮光膜を含み、前記遮光膜は、前記光センサ素子の前記他のセンサ用電極の少なくとも一部と重なることを特徴とする光検出器内蔵表示装置。
【００１３】
これによれば、他のセンサ用電極を遮光膜と重ねることで、サブ画素領域及び光検出領域の開口率を向上させることができる。又、光検出領域の光の検出効率を向上させることができる。
【００１４】
［適用例５］上記光検出器内蔵表示装置であって、前記光センサ素子の前記センサ用電極が、前記光センサ素子の下面を覆うと共に、光反射材料又は光吸収材料で構成されていることを特徴とする光検出器内蔵表示装置。
【００１５】
これによれば、センサ用電極を光反射材料又は光吸収材料で構成すると共に光センサ素子の下面を覆うことで、センサ用電極が遮光膜として機能する。
【００１６】
これによれば、光センサ素子が下面側から入射する光を検出することを防止し、光検出領域による光検出の精度が向上する。
【００１７】
［適用例６］上記光検出器内蔵表示装置であって、前記第１及び第２スイッチング素子が、薄膜トランジスタであることを特徴とする光検出器内蔵表示装置。
【００１８】
これによれば、第１及び第２スイッチング素子を薄膜トランジスタで構成することで、ダイオードを用いて構成することと比較して、駆動の高速化が図れる。
【００１９】
［適用例７］上記光検出器内蔵表示装置であって、前記第１及び第２スイッチング素子が、ポリシリコンを主体として構成されていることを特徴とする光検出器内蔵表示装置。
【００２０】
これによれば、第１及び第２スイッチング素子と光センサ素子とをそれぞれ別途に設計できるので、ポリシリコンを主体として第１及び第２スイッチング素子を構成して駆動の高速化が図れる。
【００２１】
［適用例８］上記光検出器内蔵表示装置であって、前記光センサ素子が、積層型ＰＩＮダイオードであることを特徴とする光検出器内蔵表示装置。
【００２２】
これによれば、光センサ素子を積層型ＰＩＮダイオードで構成することで、光の検出効率を向上させることができる。
【００２３】
［適用例９］上記光検出器内蔵表示装置であって、前記光センサ素子が、アモルファスシリコンを主体として構成されていることを特徴とする光検出器内蔵表示装置。
【００２４】
これによれば、光センサ素子と第１及び第２スイッチング素子とをそれぞれ別途に設計できるので、アモルファスシリコンを主体として光センサ素子を構成して光の検出効率のさらなる高効率化が図れる。
【００２５】
［適用例１０］上記光検出器内蔵表示装置であって、前記第１及び第２スイッチング素子と前記光センサ素子との上に形成されて表面を平坦化する平坦化膜と、前記平坦化膜上に形成されて液晶分子の初期配向状態を規制する配向膜と、を含むことを特徴とする光検出器内蔵表示装置。
【００２６】
これによれば、平坦化膜により表面を平坦面とすることで、配向膜の表面に施す配向処理を面内で均一に行うことができ、液晶分子の初期配向状態が乱れることを防止できる。すなわち、第１及び第２スイッチング素子と光センサ素子とを異なる層に形成することで第１及び第２スイッチング素子の上面と光センサ素子の上面との間で段差が生じても、平坦化膜によりこの段差を解消することができる。従って、配向ムラを抑制して、液晶分子の初期配向が均一化する。
【００２７】
［適用例１１］上記光検出器内蔵表示装置を備えることを特徴とする電子機器。
【００２８】
これによれば、光センサ素子を第１及び第２スイッチング素子と異なる層に形成することで、光センサ素子の設計の自由度を向上させ、より高感度の光センサ素子を検出領域に形成することができる。
又、センサ用電極とスイッチング用電極と、及び他のスイッチング用電極と他のセンサ用電極と、を同一層上に形成することで、両者を同一工程で形成することができる。これにより、製造工程の簡略化及び光センサ素子の設計の自由度の向上が可能となる電子機器を提供する。
【発明を実施するための最良の形態】
【００２９】
実施形態について図面を参照して以下に説明する。
（第１の実施形態）
第１の実施形態について次に説明する。
本実施形態では、光検出器内蔵表示装置としての光検出器内蔵液晶表示装置について説明する。尚、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。
図１は本実施形態に係る光検出器内蔵液晶表示装置を示す等価回路図、図２はサブ画素領域及び光検出領域を示す平面図、図３は図２のＡ−Ａ矢視断面図、図４は図２のＢ−Ｂ矢視断面図である。
〔光検出器内蔵液晶表示装置〕
【００３０】
本実施形態における光検出器内蔵液晶表示装置２は、カラー光検出器内蔵液晶表示装置であって、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色光を出力する３個のサブ画素領域及び光検出領域で１個の画素を構成する光検出器内蔵液晶表示装置である。ここで、表示を構成する最小単位となる表示領域を「サブ画素領域（画素領域）」と称する。
まず、光検出器内蔵液晶表示装置２の概略構成について説明する。光検出器内蔵液晶表示装置２は、図１に示すように、画像表示領域を構成する複数のサブ画素領域及び光検出領域がマトリックス状に配置されている。
この複数のサブ画素領域には、それぞれ画素領域（表示用電極）１０と、画素領域１０をスイッチング制御するためのＴＦＴ素子（第１スイッチング素子）１２と、が設けられている。このＴＦＴ素子１２は、ソースが光検出器内蔵液晶表示装置２に設けられたデータ線駆動回路１４から延出するデータ線１６に接続され、ゲートが光検出器内蔵液晶表示装置２に設けられた走査線駆動回路１８から延在する走査線２０に接続され、ドレインが画素領域１０に接続されている。
【００３１】
又、複数の光検出領域には、光センサ素子２２と、光センサ素子２２をスイッチング制御するためのＴＦＴ素子２４と、光センサ素子２２で光電変換された電流を増幅するＴＦＴ素子（第２スイッチング素子）２６と、が設けられている。このＴＦＴ素子２４は、ソースが光検出器内蔵液晶表示装置２に設けられた光検出制御回路２８から延出するリセット線３０に接続され、ゲートが走査線駆動回路１８から延出する走査線２０に接続され、及びドレインが光センサ素子２２に接続されている。又、ＴＦＴ素子２６は、ソースがＴＦＴ素子２６にバイアス電圧を供給する電源線３２に接続され、ゲートが光センサ素子２２に接続され、ドレインが光検出器内蔵液晶表示装置２に設けられた光検出制御回路２８から延出するセンサ線３４に接続されている。
【００３２】
データ線駆動回路１４は、データ線１６を介して画像信号Ｓ１、Ｓ２、…、Ｓｎを各サブ画素領域に供給する構成となっている。ここで、データ線駆動回路１４は、画像信号Ｓ１〜Ｓｎをこの順で線順次で供給してもよく、互いに隣接する複数のデータ線１６同士に対してグループごとに供給してもよい。
走査線駆動回路１８は、走査線２０を介して走査信号Ｇ１、Ｇ２、…、Ｇｍを各サブ画素領域に供給する構成となっている。ここで、走査線駆動回路１８は、走査信号Ｇ１〜Ｇｍを所定のタイミングでパルス的に線順次で供給する。
光検出制御回路２８は、リセット線３０を介してリセット信号Ｒ１、…、Ｒｓを各光検出領域に供給し、センサ線３４を介して検出信号Ｄ１、…、Ｄｓを各光検出領域から受信する構成となっている。
【００３３】
又、光検出器内蔵液晶表示装置２は、スイッチング素子であるＴＦＴ素子１２が走査信号Ｇ１〜Ｇｍの入力により一定期間だけオン状態とされることで、データ線１６から供給される画像信号Ｓ１〜Ｓｎが所定のタイミングで画素領域１０に書き込まれる構成となっている。そして、画素領域１０を介して液晶に書き込まれた所定レベルの画像信号Ｓ１〜Ｓｎは、画素領域１０と後述する共通電極９０との間で一定期間保持される。ここで、保持された画像信号Ｓ１〜Ｓｎがリークすることを防止するため、画素領域１０と共通電極９０との間に形成される液晶容量と並列接続されるように蓄積容量３６が付与されている。この蓄積容量３６は、ＴＦＴ素子１２のドレインと容量線３８との間に設けられている。
そして、光検出器内蔵液晶表示装置２は、ＴＦＴ素子２４が走査信号Ｇ１〜Ｇｍの入力により一定期間だけオン状態とされることで、リセット線３０から供給されるリセット信号Ｒ１〜Ｒｓが所定のタイミングでＴＦＴ素子２４に供給される構成となっている。更に、ＴＦＴ素子２６は、光センサ素子２２に入射した光量に応じた電流を増幅してセンサ線３４に検出信号Ｄ１〜Ｄｓとして出力する構成となっている。
【００３４】
次に、光検出器内蔵液晶表示装置２の詳細な構成について、図２〜図４を参照しながら説明する。尚、図２では、対向基板の図示を省略している。又、図２において、平面視でほぼ矩形状のサブ画素領域及び光検出領域の長軸方向に沿う方向をＸ軸方向、短軸方向に沿う方向をＹ軸方向とする。
光検出器内蔵液晶表示装置２は、図３及び図４に示すように、素子基板４０と、素子基板４０と対向配置された対向基板４２と、素子基板４０及び対向基板４２の間に挟持された液晶層４４と、素子基板４０の外面側（液晶層４４と反対側）に設けられた偏光板４６と、対向基板４２の外面側に設けられた偏光板４８と、を備えている。そして、光検出器内蔵液晶表示装置２は、素子基板４０の外面側から照明光が照射される構成となっている。
又、光検出器内蔵液晶表示装置２には、素子基板４０と対向基板４２とが対向する領域に縁端に沿ってシール材（図示略）が設けられており、このシール材、素子基板４０及び対向基板４２によって液晶層４４が封止されている。
【００３５】
素子基板４０は、例えばガラスや石英、プラスチックなどの透光性材料からなる基板本体５０と、基板本体５０の内側（液晶層４４側）の表面に順次積層された下地保護膜５２、ゲート絶縁膜５４、層間絶縁膜５６、平坦化膜５８、及び配向膜６０と、を備えている。
又、素子基板４０は、サブ画素領域において、図２及び図３に示すように、下地保護膜５２の内側の表面に配置された半導体層６２及び容量電極６４と、ゲート絶縁膜５４の内側の表面に配置された走査線２０及び容量線３８と、層間絶縁膜５６の内側の表面に配置されたデータ線１６及び接続電極６６と、平坦化膜５８の内側の表面に配置された画素領域１０と、を備えている。
そして、素子基板４０は、光検出領域において、図２及び図４に示すように、下地保護膜５２の内側の表面に配置された半導体層６８，７０と、ゲート絶縁膜５４の内側の表面に配置された走査線２０及び光センサ素子２２と、層間絶縁膜５６の内側の表面に配置されたリセット線３０、電源線３２（図２に示す）、センサ線３４、接続電極７４、及び上部電極（他のセンサ用電極）７６と、を備えている。
【００３６】
下地保護膜５２は、図３及び図４に示すように、例えばＳｉＯ2（酸化シリコン）などの透光性のシリコン酸化物で構成されており、基板本体５０の内側の表面を被覆している。
ゲート絶縁膜５４は、例えばＳｉＯ2などの透光性材料で構成されており、下地保護膜５２上に形成された半導体層６２，６８，７０及び容量電極６４を覆うように設けられている。
【００３７】
層間絶縁膜５６は、例えばＳｉＮ（窒化シリコン）などの透光性材料で構成されており、ゲート絶縁膜５４及びゲート絶縁膜５４上に形成された走査線２０、容量線３８、及び光センサ素子２２を覆うように設けられている。
平坦化膜５８は、例えばアクリルなどの透光性を有する樹脂材料で構成されており、層間絶縁膜５６上に形成されたデータ線１６、リセット線３０、電源線３２、センサ線３４、接続電極６６，７４、及び上部電極７６を覆うように設けられ、層間絶縁膜５６の内側の表面に形成されている凹凸を平坦化している。
配向膜６０は、例えばポリイミドなどの樹脂材料で構成されており、平坦化膜５８上に形成された画素領域１０を覆うように設けられている。又、配向膜６０の表面には、例えば図３に示すサブ画素領域の短軸方向（Ｙ軸方向）を配向方向とする配向処理が施されている。
【００３８】
半導体層６２は、図２及び図３に示すように、平面視でゲート絶縁膜５４を介してデータ線１６と重なる領域に部分的に形成され、ポリシリコンなどの半導体で構成されている。そして、半導体層６２は、平面視でゲート絶縁膜５４を介して走査線２０と重なる領域にチャネル領域６２ａが設けられている。
又、半導体層６２には、ＴＦＴ素子１２がＬＤＤ（Lightly Doped Drain）構造を採用していることから、ソース領域及びドレイン領域に不純物濃度が相対的に高い高濃度領域と相対的に低い低濃度（ＬＤＤ）領域とがそれぞれ形成されている。すなわち、半導体層６２には、ソース領域に低濃度ソース領域６２ｂ及び高濃度ソース領域６２ｃが形成され、ドレイン領域に低濃度ドレイン領域６２ｄ及び高濃度ドレイン領域６２ｅが形成されている。そして、半導体層６２を主体として、ＴＦＴ素子１２が構成される。
これら低濃度ソース領域６２ｂ、高濃度ソース領域６２ｃ、低濃度ドレイン領域６２ｄ、及び高濃度ドレイン領域６２ｅは、ポリシリコンに不純物イオンを打ち込むことによって形成されている。尚、チャネル領域６２ａは、ポリシリコンに不純物イオンを打ち込まないことによって形成される。
【００３９】
容量電極６４は、平面視でゲート絶縁膜５４を介して容量線３８と重なる領域に部分的に形成され、半導体層６２と同様にポリシリコンなどの半導体で構成されている。そして、容量電極６４は、半導体層６２の高濃度ドレイン領域６２ｅと連続して形成されている。尚、容量電極６４は、ポリシリコンに不純物イオンを打ち込むことによって形成されている。
【００４０】
走査線２０は、平面視で矩形状のサブ画素領域の短軸方向（Ｙ軸方向）に沿って配置されている。又、走査線２０は、平面視でゲート絶縁膜５４を介して半導体層６２のチャネル領域６２ａと重なるように形成されており、この領域によりＴＦＴ素子１２のゲート電極が形成される。
容量線３８は、平面視でＹ軸方向に沿って配置されており、平面視でゲート絶縁膜５４を介して容量電極６４と重なる領域に他の領域よりも幅の広い幅広部３８ａが形成されている。この幅広部３８ａとゲート絶縁膜５４とを介して対向配置された容量電極６４とにより、蓄積容量３６が構成されている。
【００４１】
データ線１６は、平面視でサブ画素領域の長軸方向（Ｘ軸方向）に沿って配置されており、ゲート絶縁膜５４及び層間絶縁膜５６を貫通するコンタクトホールＨ１を介して半導体層６２の高濃度ソース領域６２ｃに接続されている。又、データ線１６は、例えばＣｒなどの光吸収性の導電材料で構成されている。
接続電極６６は、平面視でＸ軸方向に沿って配置されており、層間絶縁膜５６を貫通するコンタクトホールＨ２を介して半導体層６２の高濃度ドレイン領域６２ｅに接続されている。
【００４２】
画素領域１０は、平面視でほぼ矩形状であって、例えばＩＴＯ（酸化インジウムスズ）などの透光性の導電材料で構成されている。又、画素領域１０は、平坦化膜５８を貫通するコンタクトホールＨ３を介して接続電極６６に接続されている。これにより、画素領域１０は、ＴＦＴ素子１２のドレインと接続されることとなる。
【００４３】
半導体層６８は、図２及び図４に示すように、平面視でゲート絶縁膜５４を介してリセット線３０と重なる領域に部分的に形成され、半導体層６２と同様にポリシリコンなどの半導体で構成されている。そして、半導体層６８は、平面視でゲート絶縁膜５４を介して走査線２０と重なる領域に形成されたチャネル領域６８ａと、ソース領域に形成された低濃度ソース領域６８ｂ及び高濃度ソース領域６８ｃと、ドレイン領域に形成された低濃度ドレイン領域６８ｄ及び高濃度ドレイン領域６８ｅと、を有している。そして、半導体層６８を主体として、ＴＦＴ素子２４が構成される。
半導体層７０は、平面視でゲート絶縁膜５４を介してセンサ線３４と重なる領域に部分的に形成され、半導体層６２，６８と同様にポリシリコンなどの半導体で構成されている。そして、半導体層７０は、平面視でゲート絶縁膜５４を介して下部電極（センサ用電極）７８と重なる領域に形成されたチャネル領域７０ａと、ソース領域に形成された低濃度ソース領域（図示略）及び高濃度ソース領域７０ｃ（図２に示す）と、ドレイン領域に形成された低濃度ドレイン領域７０ｄ及び高濃度ドレイン領域７０ｅと、を有している。そして、半導体層７０を主体として、ＴＦＴ素子２６が構成される。
【００４４】
リセット線３０は、平面視で光検出領域の長軸方向（Ｘ軸方向）に沿って配置されており、ゲート絶縁膜５４及び層間絶縁膜５６を貫通するコンタクトホールＨ４を介して半導体層６８の高濃度ソース領域６８ｃに接続されている。
電源線３２は、平面視で光検出領域の短軸方向（Ｙ軸方向）に沿って配置されている。又、電源線３２は、ゲート絶縁膜５４及び層間絶縁膜５６を貫通するコンタクトホールＨ５（図２に示す）を介して半導体層７０の高濃度ソース領域７０ｃに接続されている。
センサ線３４は、平面視でＸ軸方向に沿って配置されており、ゲート絶縁膜５４及び層間絶縁膜５６を貫通するコンタクトホールＨ６を介して半導体層７０の高濃度ドレイン領域７０ｅに接続されている。この領域によりＴＦＴ素子２６のドレイン電極（他のスイッチング用電極）７２（図４に示す）が形成される。
接続電極７４は、層間絶縁膜５６上に配置されており、層間絶縁膜５６を貫通するコンタクトホールＨ７を介して半導体層６８の高濃度ドレイン領域６８ｅに接続されている。
【００４５】
光センサ素子２２は、平面視でほぼ矩形状であって、基板本体５０側から順に下部電極７８、半導体層８０、及び上部電極７６を積層した積層型ＰＩＮダイオードを構成している。
下部電極７８は、平面視でほぼ矩形状であり、走査線２０と同一層上に形成されている。又、下部電極７８は、平面視でゲート絶縁膜５４を介して半導体層７０のチャネル領域７０ａと重なるように形成されており、この領域によりＴＦＴ素子２６のゲート電極（スイッチング用電極）８２（図４に示す）が形成される。下部電極７８の一部は、ＴＦＴ素子２６のチャネル領域７０ａとゲート絶縁膜５４とを介して対向配置されている。
又、下部電極７８と接続電極７４とは、層間絶縁膜５６を貫通するコンタクトホールＨ１０を介して接続されている。下部電極７８は、層間絶縁膜５６を貫通するコンタクトホールＨ１０を介して半導体層６８の高濃度ドレイン領域６８ｅに接続されている。
そして、下部電極７８は、データ線１６やリセット線３０、接続電極６６，７４と同様に、例えばＣｒなどの光吸収性の導電材料で構成されている。又、下部電極７８は、半導体層８０の下面を十分な面積で被覆している。このため、下部電極７８は、素子基板４０の外面側から照射された照明光が半導体層８０に照射されることを防止する遮光膜として機能する。尚、下部電極７８は、上述と同様に、Ｃｒなどの光吸収性の導電材料に限らず、例えばＡｌなどの光反射性の導電材料で構成してもよい。このようにしても、下部電極７８が遮光膜として機能する。
【００４６】
半導体層８０は、図４に示すように、アモルファスシリコンで構成されており、下部電極７８のから順にｐ型半導体層８０ａ、真性層８０ｂ、及びｎ型半導体層８０ｃを積層した構成となっている。そして、光センサ素子２２は、ｎ型半導体層８０ｃが受光面となっている。
上部電極７６は、平面視で光検出領域の長軸方向（Ｘ軸方向）に延在する帯状であり、データ線１６やリセット線３０、接続電極６６，７４と同様に、例えばＣｒなどの光吸収性の導電材料で構成されている。そして、上部電極７６は、半導体層８０の上面を必要最小限の面積で被覆している。このため、素子基板４０の外面側から照射された照明光が半導体層８０に十分に照射される。そして、上部電極７６は、層間絶縁膜５６を貫通するコンタクトホールＨ９を介してｎ型半導体層８０ｃに接続されている。又、上部電極７６は、Ｘ軸方向において隣接する他の光検出領域に設けられた光センサ素子２２の上部電極７６と導通している。
【００４７】
一方、対向基板４２は、図３及び図４に示すように、例えばガラスや石英、プラスチックなどの透光性材料で構成された基板本体８４と、基板本体８４の内側（液晶層４４側）の表面に順次積層された遮光膜８６、カラーフィルタ層８８（図３に示す）、共通電極９０、及び配向膜９２と、を備えている。
遮光膜８６は、基板本体８４の表面のうち平面視で画素領域の縁部と重なる領域に形成されており、画素領域を縁取っている。
カラーフィルタ層８８は、各サブ画素領域に対応して配置されており、例えばアクリルなどで構成されて各サブ画素領域で表示する色に対応する色材を含有している。ここで、各光検出領域と対応する部分には、光検出領域における外光の検出強度を維持するためカラーフィルタ層８８が設けられていない。尚、光検出領域における外光の検出強度を十分に確保できれば、光検出領域と対応する部分にカラーフィルタ層８８を設けてもよい。
【００４８】
共通電極９０は、画素領域１０と同様に、例えばＩＴＯなどの透光性導電材料で構成されている。そして、共通電極９０は、遮光膜８６及び基板本体８４を覆うように設けられている。
配向膜９２は、配向膜６０と同様に、例えばポリイミドなどの樹脂材料で構成されており、共通電極９０を覆うように設けられている。又、配向膜９２の表面には、配向膜６０の配向方向と反平行となるように、図２に示すサブ画素領域の短軸方向（Ｙ軸方向）を配向方向とする配向処理が施されている。
【００４９】
液晶層４４は、正の誘電率異方性を有する液晶を用いたＴＮ（Twisted Nematic）モードで動作する構成となっている。
偏光板４６，４８は、その透過軸が互いにほぼ直交するように設けられている。ここで、偏光板４６，４８の一方又は双方の内側には、光学補償フィルム（図示略）を配置してもよい。光学補償フィルムを配置することで、光検出器内蔵液晶表示装置２を斜視した場合の液晶層４４の位相差を補償することができ、光漏れを減少させてコントラストを増加させることができる。光学補償フィルムとしては、負の一軸性媒体と正の一軸性媒体とを組み合わせたものや、各方向の屈折率がｎｘ＞ｎｚ＞ｎｙである二軸性媒体が用いられる。
〔光検出器内蔵液晶表示装置の製造方法〕
【００５０】
次に、以上のような構成の光検出器内蔵液晶表示装置２の製造方法について、図５〜図７を参照しながら説明する。ここで、図５〜図７は、光検出器内蔵液晶表示装置２の製造工程を示す工程図である。尚、本実施形態では、素子基板４０の製造工程に特徴があるため、この点を中心に説明する。
【００５１】
まず、従来と同様の手法により、基板本体５０の上面に下地保護膜５２を形成し、この下地保護膜５２上に半導体層６２，６８，７０及び容量電極６４を形成する。そして、半導体層６２，６８，７０及び容量電極６４を被覆するゲート絶縁膜５４を形成し、このゲート絶縁膜５４上に走査線２０、容量線３８、及び下部電極７８を形成する（図５（Ａ））。下部電極７８は、平面視でゲート絶縁膜５４を介して半導体層７０のチャネル領域７０ａと重なるように形成されており、この領域によりＴＦＴ素子２６のゲート電極８２が形成される。
これにより、光センサ素子２２の下部電極７８、走査線２０、及び容量線３８が同一工程により形成される。又、これら走査線２０、容量線３８、及び下部電極７８を例えばＣｒなどの光吸収性の導電材料で形成することで、下部電極７８が遮光膜として機能する。
【００５２】
続いて、下部電極７８上にｐ型半導体層８０ａ、真性層８０ｂ、及びｎ型半導体層８０ｃからなる半導体層８０をアモルファスシリコンにより形成する（図５（Ｂ））。ここで、半導体層８０の下面がすべて下部電極７８で覆われているため、半導体層８０が下面から照射された光を受光することが回避される。
【００５３】
次に、走査線２０、容量線３８、下部電極７８、及び半導体層８０を被覆する層間絶縁膜５６を形成する（図６（Ａ））。
【００５４】
次に、層間絶縁膜５６上にデータ線１６、リセット線３０、電源線３２（図２に示す）、センサ線３４、接続電極６６，７４、及び上部電極７６を形成する。ここでは、例えばＣｒなどの光吸収性の導電材料で構成された導電膜を層間絶縁膜５６上に形成し、これを、フォトリソグラフィ技術などを用いてパターニングする。これにより、データ線１６、リセット線３０、電源線３２、センサ線３４、接続電極６６，７４、及び上部電極７６を形成する。このとき、ゲート絶縁膜５４及び層間絶縁膜５６を貫通するコンタクトホールＨ１、Ｈ２、Ｈ４、Ｈ５（図２に示す）、Ｈ６、Ｈ７と、層間絶縁膜５６を貫通するコンタクトホールＨ９、Ｈ１０と、を形成する（図６（Ｂ））。これにより、データ線１６と半導体層６２の高濃度ソース領域６２ｃとを接続し、リセット線３０と半導体層６８の高濃度ソース領域６８ｃとを接続し、電源線３２と半導体層７０の高濃度ソース領域７０ｃとを接続し、センサ線３４と半導体層７０の高濃度ドレイン領域７０ｅとを接続し、及び上部電極７６と半導体層８０のｎ型半導体層８０ｃを接続する。このようにして、光センサ素子２２の上部電極７６とデータ線１６、リセット線３０、電源線３２、センサ線３４、及び接続電極６６，７４とを同一工程により形成する。
【００５５】
次に、データ線１６、リセット線３０、センサ線３４、電源線３２、接続電極６６，７４、及び上部電極７６を被覆する平坦化膜５８を形成する。これにより、ゲート絶縁膜５４の表面に形成された半導体層８０などの厚さに起因する凹凸が平坦化される（図７（Ａ））。
【００５６】
続いて、平坦化膜５８及び層間絶縁膜５６を貫通するコンタクトホールＨ３を形成し、平坦化膜５８上に画素領域１０を形成する。ここでは、平坦化膜５８上に例えばＩＴＯなどの透光性の導電材料で構成された導電膜を形成し、これを、フォトリソグラフィ技術などを用いてパターニングする。これにより、画素領域１０と接続電極６６とを接続する（図７（Ｂ））。
【００５７】
そして、従来と同様の手法により、図３及び図４に示すように、配向膜６０を形成する。このとき、層間絶縁膜５６上に平坦化膜５８を形成しているので、配向膜６０の表面に施される配向処理に乱れが生じることが回避される。以上のようにして、素子基板４０を形成する。又、従来と同様の手法により、対向基板４２を形成する。
そして、素子基板４０と対向基板４２とを上述したシール材で貼り合わせ、液晶を注入してこれを封止することで、液晶層４４を形成する。更に、素子基板４０及び対向基板４２の外面に偏光板４６，４８を設ける。以上のようにして、図１〜図４に示すような光検出器内蔵液晶表示装置２を製造する。
〔光検出器内蔵液晶表示装置の動作〕
【００５８】
次に、以上のような構成の光検出器内蔵液晶表示装置２による画像読み取り動作について説明する。例えばペン（図示略）などの先端を光検出器内蔵液晶表示装置２の対向基板４２の外側から近づけると、光センサ素子２２に入射する光の強度が変化する。このため、光センサ素子２２から出力される検出信号Ｄ１〜Ｄｓの強度が変化する。そして、光検出制御回路２８は、検出信号Ｄ１〜Ｄｓの強度の変化から、ペンによって外光が遮光された光検出領域を特定する。以上のようにして、画像の読み取りを行う。
（第２の実施形態）
【００５９】
第２の実施形態について次に説明する。
図８は、本実施形態に係る光検出器内蔵液晶表示装置４の一部を示す概略図である。但し、第１の実施形態に係る光検出器内蔵液晶表示装置２と同一部分には同一符号を付し、適宜説明を省略する。本実施形態に係る光検出器内蔵液晶表示装置４は、遮光膜８６が光センサ素子２２の上部電極７６の少なくとも一部と重なっている。これによれば、上部電極７６を遮光膜８６と重ねることで、サブ画素領域及び光検出領域の開口率を向上させることができる。又、光検出領域の光の検出効率を向上させることができる。
〔電子機器〕
【００６０】
以上のような構成の光検出器内蔵液晶表示装置２，４は、例えば図９に示すようなモバイル型パーソナルコンピュータ（電子機器）１００の表示部１０２として用いられる。このモバイル型パーソナルコンピュータ１００は、表示部１０２と、キーボード１０４を有する本体部１０６と、を備えている。
【００６１】
以上のように、本実施形態における光検出器内蔵液晶表示装置２，４及び光検出器内蔵液晶表示装置２の製造方法並びにモバイル型パーソナルコンピュータ１００によれば、ＴＦＴ素子１２，２４に接続される電極である走査線２０と、光センサ素子２２の電極である下部電極７８と、をゲート絶縁膜５４上に形成し、更に、ＴＦＴ素子１２，２４，２６に接続される電極であるデータ線１６、リセット線３０、電源線３２、センサ線３４、及び接続電極６６，７４と、光センサ素子２２の電極である上部電極７６と、を層間絶縁膜５６上に形成することで、製造工程の簡略化が図れると共に、光センサ素子２２の設計の自由度が向上してより高感度な光センサ素子２２とすることができる。
【００６２】
ここで、データ線１６、接続電極６６，７４、リセット線３０、センサ線３４、電源線３２、上部電極７６、及び下部電極７８を例えばＣｒなどの光吸収性の導電材料で構成すると共に、下部電極７８が半導体層８０の下面の全面を被覆しているので、光センサ素子２２の下面に向かうバックライト光を遮光して光センサ素子２２で受光することを防止し、光検出領域による光検出精度が向上する。
又、ＴＦＴ素子１２，２４，２６がポリシリコンを主体としたトランジスタであるので、ＴＦＴ素子１２，２４，２６による駆動の高速化が図れる。
そして、光センサ素子２２がアモルファスシリコンを主体としたＰＩＮダイオードであるので、光センサ素子２２による光の検出効率を向上させ、光検出領域における光検出精度が向上する。
更に、層間絶縁膜５６上に平坦化膜５８を形成することで、ＴＦＴ素子１２，２４，２６と光センサ素子２２とを異なる層に形成しても、光センサ素子２２によって形成された凹凸を平坦化して配向膜６０を平坦面上に形成できる。これにより、液晶分子の初期配向状態が乱れることを防止できる。
【００６３】
尚、上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００６４】
例えば、Ｒ、Ｇ、Ｂの各色光を出力する１組のサブ画素領域に対して１個の光検出領域を設けているが、Ｒ、Ｇ、Ｂの各色光を出力する３個のサブ画素領域に対してそれぞれ光検出領域を設けてもよく、複数組のサブ画素領域に対して１個の光検出領域を設けてもよい。
そして、光検出器内蔵液晶表示装置は、Ｒ、Ｇ、Ｂの３色の色表示を行うカラー光検出器内蔵液晶表示装置としているが、Ｒ、Ｇ、Ｂのいずれか又は他の１色の色表示を行う単色の表示装置や、２色や４色以上の色表示を行う表示装置であってもよい。ここで、対向基板にカラーフィルタ層を設けずに、素子基板にカラーフィルタ層を設けてもよい。
【００６５】
又、サブ画素領域及び光検出領域の駆動をスイッチング制御するＴＦＴ素子がそれぞれポリシリコンを主体として形成されているが、アモルファスシリコンを主体として形成されてもよい。
そして、サブ画素領域及び光検出領域の駆動をスイッチング制御するスイッチング素子としてＴＦＴ素子を用いているが、ＴＦＴ素子に限らず、ＴＦＤ（Thin Film Diode：薄膜ダイオード）素子など、他の駆動素子を用いてもよい。
【００６６】
又、光検出領域に設けられた光センサ素子がアモルファスシリコンを主体として形成されているが、ポリシリコンを主体として形成されてもよい。
そして、光検出領域に設けられた光センサ素子が積層型ＰＩＮダイオードで構成されているが、積層型ＰＩＮダイオードに限らず、他の光センサ素子であってもよい。
更に、光センサ素子の下部電極が光吸収材料又は光反射材料で構成されているが、光センサ素子による光検出精度が維持できれば、他の材料で構成されてもよい。又、下部電極が光センサ素子の下面の全面を覆わなくてもよい。
又、光センサ素子の上部電極を画素領域と同一層上に同一工程で形成しているが、他の工程で形成してもよい。
そして、第２層間絶縁膜上に平坦化膜を形成しているが、配向膜の配向制御が均一に行われれば、平坦化膜を形成せずに第２層間絶縁膜上に配向膜を形成してもよい。
【００６７】
又、光検出器内蔵液晶表示装置は、素子基板に画素領域を設けると共に対向基板に共通電極を設けた電極構造を有しているが、素子基板に画素領域及び共通電極を形成して液晶層に対して基板面方向の電界を発生させるＩＰＳ（In-Plane Switching）方式やＦＦＳ（Fringe-Field Switching）方式などの、いわゆる横電界方式を用いた電極構造を採用してもよい。
又、液晶層として、ＴＮモードで動作する液晶を用いているが、ＴＮモードに限らず、負の誘電率異方性を有するＶＡＮ（Vertical Aligned Nematic）モードやＥＣＢ（Electrically Controlled Birefringence）モード、ＯＣＢ（Optical Compensated Bend）モードなど、他の液晶を用いてもよい。
【００６８】
又、光検出器内蔵液晶表示装置を備える電子機器としては、モバイル型パーソナルコンピュータに限らず、携帯電話機やＰＤＡ（Personal Digital Assistant：携帯情報端末機）、パーソナルコンピュータ、ノート型パーソナルコンピュータ、ワークステーション、デジタルスチルカメラ、車載用モニタ、カーナビゲーション装置、ヘッドアップディスプレイ、デジタルビデオカメラ、テレビジョン受像機、ビューファインダ型或いはモニタ直視型のビデオテープレコーダ、ページャ、電子手帳、電卓、電子ブックやプロジェクタ、ワードプロセッサ、テレビ電話機、ＰＯＳ端末、タッチパネルを備える機器、照明装置など他の電子機器であってもよい。
【図面の簡単な説明】
【００６９】
【図１】第１の実施形態に係る光検出器内蔵液晶表示装置を示す等価回路図。
【図２】サブ画素領域及び光検出領域を示す平面図。
【図３】図２のＡ−Ａ矢視断面図。
【図４】図２のＢ−Ｂ矢視断面図。
【図５】光検出器内蔵液晶表示装置の製造工程を示す工程図。
【図６】光検出器内蔵液晶表示装置の製造工程を示す工程図。
【図７】光検出器内蔵液晶表示装置の製造工程を示す工程図。
【図８】第２の実施形態に係る光検出器内蔵液晶表示装置の一部を示す概略図。
【図９】光検出器内蔵液晶表示装置を備えるパーソナルコンピュータを示す外観図。
【符号の説明】
【００７０】
２，４…光検出器内蔵液晶表示装置（光検出器内蔵表示装置）  １０…画素領域（表示用電極）  １２…ＴＦＴ素子（第１スイッチング素子）  １４…データ線駆動回路  １６…データ線  １８…走査線駆動回路  ２０…走査線  ２２…光センサ素子  ２４…ＴＦＴ素子  ２６…ＴＦＴ素子（第２スイッチング素子）  ２８…光検出制御回路  ３０…リセット線  ３２…電源線  ３４…センサ線  ３６…蓄積容量  ３８…容量線  ４０…素子基板  ４２…対向基板  ４４…液晶層  ４６，４８…偏光板  ５０…基板本体  ５２…下地保護膜  ５４…ゲート絶縁膜  ５６…層間絶縁膜  ５８…平坦化膜  ６０…配向膜  ６２…半導体層  ６４…容量電極  ６６…接続電極  ６８，７０…半導体層  ７２…ドレイン電極（他のスイッチング用電極）  ７４…接続電極  ７６…上部電極（他のセンサ用電極）  ７８…下部電極（センサ用電極）  ８０…半導体層  ８２…ゲート電極（スイッチング用電極）  ８４…基板本体  ８６…遮光膜  ８８…カラーフィルタ層  ９０…共通電極  ９２…配向膜  １００…モバイル型パーソナルコンピュータ（電子機器）  １０２…表示部  １０４…キーボード  １０６…本体部。
【図１】
2008311331.tif 000003
【図２】
2008311331.tif 000004
【図３】
2008311331.tif 000005
【図４】
2008311331.tif 000006
【図５】
2008311331.tif 000007
【図６】
2008311331.tif 000008
【図７】
2008311331.tif 000009
【図８】
2008311331.tif 000010
【図９】
2008311331.tif 000011