(57)【要約】【課題】  ノイズを低減し、ＳＮ比を向上させた光電変換装置を提供する。【解決手段】  半導体基板に配される第１導電型の第１の半導体領域と、その一部と光電変換素子を構成する第２導電型の第２の半導体領域と、光電変換素子で生成した電荷を第２導電型の第３の半導体領域へ転送するゲート電極とを有している。さらに、光電変換素子と隣接する素子とを電気的に分離する素子分離領域と、第２の半導体領域と素子分離領域を介して隣接する、その隣接する素子を構成する第２導電型の第４の半導体領域とを有し、ゲート電極へ電位を与えるための配線が素子分離領域上に配されている。ここで、第４の半導体領域と素子分離領域との間に、第４の半導体領域の不純物濃度よりも低い不純物濃度を有する第２導電型の第５の半導体領域を有する。【選択図】  図１
2008016771.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体領域と、
前記第１の半導体領域の一部と光電変換素子を構成する第２導電型の第２の半導体領域と、
前記光電変換素子で生成した電荷を第２導電型の第３の半導体領域へ転送するゲート電極と、
前記第２の半導体領域に隣接する第２導電型の第４の半導体領域と前記第２の半導体領域とを電気的に分離するための素子分離領域と、
前記素子分離領域上に配される、前記ゲート電極へ電圧を印加するための配線と、を有する光電変換装置において、
前記第４の半導体領域と前記素子分離領域との間に、前記第４の半導体領域の不純物濃度よりも低い不純物濃度を有する第２導電型の第５の半導体領域を有することを特徴とする光電変換装置。
【請求項２】
前記第１の導電型はｐ型であり、前記配線に負の電圧が印加されることを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記第４の半導体領域は、電源からの電圧が印加されることを特徴とする請求項１もしくは２に記載の光電変換装置。
【請求項４】
前記素子分離領域の下部に、前記第１の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第６の半導体領域を有していることを特徴とする請求項１から３のいずれか１項に記載の光電変換装置。
【請求項５】
第１導電型の第１の半導体領域と、
前記第１の半導体領域の一部と光電変換素子を構成する第２導電型の第２の半導体領域と、
前記光電変換素子で生成した電荷を第２導電型の第３の半導体領域へ転送する転送ゲート電極と、
前記光電変換素子に隣接するトランジスタと前記光電変換素子とを電気的に分離するための素子分離領域と、
前記第２の半導体領域と前記素子分離領域を介して隣接し、前記トランジスタのソースもしくはドレインを構成する第２導電型の第４の半導体領域と、
前記素子分離領域上に配され、前記転送ゲート電極へ電圧を印加するための配線と、を有する光電変換装置の製造方法であって、
前記第１の半導体領域に前記第２の半導体領域及び第３の半導体領域を形成する第１の工程と、
前記転送ゲート電極と前記配線と前記光電変換素子に隣接するトランジスタのゲート電極を形成する第２の工程と、
前記第２の半導体領域、前記配線及び前記素子分離領域の全体と、前記素子分離領域と前記光電変換素子に隣接するトランジスタのゲート電極との間の活性領域の一部と、を覆う絶縁層を形成する第３の工程と、
前記絶縁層をマスクとして、前記活性領域の前記絶縁層が覆っていない部分に第２導電型の不純物イオン注入を行い前記第４の半導体領域を形成する第４の工程と、
前記絶縁層を覆って層間絶縁層を形成し、前記層間絶縁層に前記第４の半導体領域に対応するコンタクト用の開口を形成する第５の工程と、を有することを特徴とする光電変換装置の製造方法。
【請求項６】
前記第２の工程において、前記活性領域の少なくとも一部に第２導電型の第５の半導体領域を形成し、
前記第３の工程において、前記絶縁層により前記光電変換素子に隣接するトランジスタのゲート電極にサイドウォールを形成し、
前記第４の工程において、前記サイドウォールをマスクとして、前記イオン注入を行い前記第４の半導体領域を形成し、前記第４の半導体領域は前記第５の半導体領域に比べて高い不純物濃度であることを特徴とする請求項５に記載の光電変換装置の製造方法。
【請求項７】
請求項１から４のいずれか１項に記載の光電変換装置と、
前記光電変換装置に結像するための光学系と、
前記光電変換装置からの出力信号を処理する信号処理回路と、を有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置に関するものであり、光電変換装置の製造方法および光電変換装置を用いた撮像システムに関するものである。
【背景技術】
【０００２】
デジタルカメラ、ビデオカメラ、及びイメージリーダーといった画像入力装置や、それらに用いられる焦点検出装置などには、光電変換素子を含む複数の画素を１次元もしくは２次元に配列させた光電変換装置が用いられている。この光電変換装置には、例えば、ＣＣＤ型、バイポーラトランジスタ型、電界効果トランジスタ型及びＣＭＯＳ型等と呼ばれるものがある。これらの光電変換装置は多画素化の傾向にあり、画素面積の縮小に伴って光電変換素子の面積も減少する傾向にある。従って、より小さな電荷を扱う必要が生じ、また、ノイズをより小さくする必要が生じている。
【０００３】
ＣＭＯＳ型の光電変換装置におけるノイズについては、特許文献１および特許文献２に開示がある。特許文献１では、ＣＭＯＳ型光電変換装置のチャネルストップ領域の少数キャリアが増加し生じるノイズについて開示されている。また、特許文献２では、チャネルストップ領域の多数キャリアが増加し生じるノイズについて開示されている。
【０００４】
多数キャリアが増加し生じるノイズを、具体的に説明する。チャネルストップ領域が形成された素子分離領域上に配される転送用のＭＯＳトランジスタのゲート電極により、そのチャネルストップ領域の多数キャリアが増加する。これにより、チャネルストップ領域と転送用のＭＯＳトランジスタに隣接するＦＤ領域との間に、大きな電界が生じてリーク電流が発生し生じるノイズである。ここで、特許文献２においては、チャネルストップ領域とＦＤ領域との配置にてノイズの低減を図っている。
【０００５】
また、一般半導体装置においては、素子分離領域を有する構造における耐圧を確保するためのＭＯＳトランジスタの構造が知られている（特許文献３）。
【特許文献１】特開２００３−２５８２２９号公報
【特許文献２】特開２００５−１４２５０３号公報
【特許文献３】特開２００１−２３０４０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、更なる多画素化による画素面積の縮小に伴って、素子同士が近接した場合において、次のようなノイズが生じる場合がある。光電変換素子に隣接した素子と光電変換素子との間には電気的に分離するための素子分離領域が配されている。その間隔は、微細化によってより近接する傾向にある。ここで、素子分離領域上に転送用トランジスタのゲート電極、もしくはその配線が配される際、素子分離領域の下部の半導体領域において、多数キャリアが増加し、その実効的な濃度が高まる場合がある。このとき、光電変換素子に隣接する素子を構成する半導体領域と、実効的な濃度が高まった前記半導体領域と逆導電型の半導体領域との間において、大きな電界が生じ、リーク電流が生じてしまう。そして、このリーク電流が光電変換素子やＦＤ領域に流入し、ＳＮ比の劣化が生じてしまう場合がある。
【０００７】
そこで、本発明においては、上述の課題を鑑みて、素子分離領域において生じるリーク電流を低減し、ＳＮ比が向上した光電変換装置および撮像システムを得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の光電変換装置は、第１導電型の第１の半導体領域と、前記第１の半導体領域の一部と光電変換素子を構成する第２導電型の第２の半導体領域と、前記光電変換素子で生成した電荷を第２導電型の第３の半導体領域へ転送するゲート電極と、前記光電変換素子に隣接する素子と前記光電変換素子とを電気的に分離するための素子分離領域と、前記第２の半導体領域と前記素子分離領域を介して隣接する、前記素子を構成する第２導電型の第４の半導体領域と、前記素子分離領域上に配される、前記ゲート電極へ電位を与えるための配線と、を有する光電変換装置において、前記第４の半導体領域と前記素子分離領域との間に、前記第４の半導体領域の不純物濃度よりも低い不純物濃度を有する第２導電型の第５の半導体領域を有することを特徴とする。
【発明の効果】
【０００９】
素子分離領域でのリーク電流が低減されることにより、ＳＮ比が向上した光電変換装置および撮像システムを提供することが可能となる。
【発明を実施するための最良の形態】
【００１０】
本発明の光電変換装置は、光電変換素子に素子分離領域を介して隣接する半導体領域（トランジスタのソースもしくはドレイン領域）の構造に特徴がある。この素子分離領域上には、転送トランジスタのゲート電極につながる配線が配されている。このような構造において、この半導体領域の素子分離領域側に低濃度の半導体領域を有していることを特徴としている。
【００１１】
本発明の構成によれば、素子分離領域下部の第１導電型の半導体領域と、光電変換素子に隣接する第２導電型の半導体領域との電界を緩和することが可能となるため、リーク電流を低減することが可能となる。よって、ノイズが低減し、ＳＮ比が向上した光電変換装置を提供することが可能となる。
【００１２】
本発明の光電変換装置の製造方法は、光電変換素子に素子分離領域を介して隣接する半導体領域（トランジスタのソースもしくはドレイン領域）の製造方法に特徴がある。この素子分離領域上には、転送トランジスタのゲート電極につながる配線が配されている。このような構造において、光電変換素子と配線と素子分離領域とこの半導体領域の一部を覆って配される絶縁層を形成する工程を有している。そして、その絶縁層を利用して、半導体領域の素子分離領域側での電界を緩和する構造を形成することを特徴としている。
【００１３】
本発明の製造方法によれば、リーク電流を低減する光電変換装置を用意に製造することが可能となる。また、光電変換素子上に配される絶縁層を形成することによって、光電変換素子への製造時のダメージを低減することが可能となり、さらなるノイズの低減が可能となる。よって、ノイズが低減し、ＳＮ比が向上した光電変換装置を提供することが可能となる。
【００１４】
以下、本発明について、図面を用いて具体的に説明する。
【００１５】
（画素回路とその駆動）
まず、光電変換装置の画素回路構成の一例を図４Ａに、その駆動を図４Ｂに示す。図４Ａは、１つの画素の回路構成を示している。画素は、光電変換素子、例えばフォトダイオード２０１と、転送用トランジスタ２０３、リセット用トランジスタ２０２、増幅用トランジスタ２０４、選択用トランジスタ２０５を含み構成される。ここで、電源線をＶｄｄ、出力先を２０６にて示している。
【００１６】
フォトダイオード２０１は、そのアノードが接地され、そのカソードが転送用トランジスタ２０３のソースに接続されている。また、フォトダイオード２０１のカソードが転送用トランジスタ２０３のソースを兼ねている構成でもよい。転送用トランジスタ２０３のドレインがＦＤ領域２０７を構成している。また、転送用トランジスタ２０３のゲート電極は、転送用トランジスタの駆動のための電位φｔｘが与えられる。更に、リセット用トランジスタ２０２は、そのドレインが電源Ｖｄｄに接続され、そのソースがＦＤ領域２０７を構成している。また、そのゲート電極は、リセット用トランジスタの駆動のための電位φｒｅｓが与えられる。増幅用トランジスタ２０４のドレインが電源Ｖｄｄに、ソースは選択用トランジスタ２０５のドレインに、ゲート電極はＦＤ領域２０７に接続されている。選択用トランジスタ２０５のドレインが増幅用トランジスタ２０４のソースに接続され、ソースが出力線２０６に接続されている。そして、選択用トランジスタ２０５のゲート電極は垂直選択回路（不図示）によって駆動される垂直選択線に接続されている。
【００１７】
このような回路構成を有する画素における駆動は、例えば、図５Ｂのパルス図のようになる。φｒｅｓの高いレベルによって、リセット用トランジスタ２０２がオンし、ＦＤ領域２０７にリセット電位を与える。同時に、φｔｘが高いレベルになり、フォトダイオード２０１にもリセット電位が与えられる。そして、φｔｘが低いレベルになり、フォトダイオード２０１にて電荷が蓄積される。φｓｅｌが高いレベルになり、ＦＤ領域２０７のリセット電位に基づく出力が出力線２０６にされる。φｔｘが再び高いレベルになった後は、フォトダイオード２０１の電荷がＦＤ領域２０７に転送され、出力線２０６に電荷が転送された後のＦＤ領域２０７の電位に基づいて信号が出力される。ここで、高いレベル、低いレベルとは、所定の電位を示している。例えば、＋５Ｖと０Ｖ等である。また、φｔｘにおいては、フォトダイオード２０１にて電荷が蓄積されるように、転送用トランジスタが十分にオフとなる電位、例えば−１Ｖといった負の電位が与えられる。
【００１８】
本発明は、ここで示した回路構成および駆動に限定されるものではなく、例えば、転送トランジスタがない回路構成、複数のフォトダイオードで増幅用トランジスタを共有する回路構成等においても、適用可能である。また、接続されている部分は、配線による接続や不純物領域を共有する構成等がある。
【００１９】
また、材料基板である半導体基板を「基板」と表現するが、以下のような材料基板が処理された場合も含む。例えば、１又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を基板と呼ぶこともできる。以下、本発明について実施形態を示し詳細に説明する。
【００２０】
（第１の実施形態）
本実施形態を説明するにあたって、まず図３に、図４Ａに示した画素の一部分の平面レイアウトを示す。具体的には、フォトダイオード２０１、転送用トランジスタ２０３、ＦＤ領域２０７と増幅用トランジスタ２０４の平面レイアウトを示している。図３と図４を対応させて説明すると、１０３はフォトダイオード２０１を構成するｎ型の半導体領域であり、１０９は転送用トランジスタ２０３の配線でありゲート電極を含んでいる。以後、簡略してゲート電極１０９とする。このゲート電極１０９は、Ｎ型のポリシリコンやポリシリコンをシリサイド化した材料によって形成されている。１０４はｎ型の半導体領域であるＦＤ領域２０７である。また、フォトダイオードに素子分離領域を介して隣接する素子として、本実施形態においては、増幅用トランジスタ２０４を示している。１０５は増幅用トランジスタ２０４のドレインであり、１０６は増幅用トランジスタ２０４のソース、１１０は増幅用トランジスタ２０４のゲート電極である。素子分離領域を介して、フォトダイオードを構成するｎ型の半導体領域１０３に隣接しているのは、増幅用トランジスタのドレイン領域である１０５のｎ型半導体領域である。ここで、このドレイン１０５には、電源Ｖｄｄからの電圧が与えられている。また、白抜きの四角はコンタクトを示している。次に、図３のＡ−Ｂ―Ｃ線の断面模式図を図１に示す。１０１は、ｎ型半導体基板である。１０２はｐ型半導体領域、１０３はｎ型半導体領域である。ｎ型半導体領域１０３は、ｐ型半導体領域１０２とＰＮ接合を形成する光電変換素子の一部である。１０９は光電変換素子で生成しｎ型半導体領域１０３に蓄積された電荷を、ｎ型半導体領域１０４へ転送するゲート電極である。ここで、ｎ型半導体領域１０４は、ＦＤ領域であり、転送用トランジスタのドレインを兼ねている。そして、光電変換素子に隣接する素子として増幅トランジスタを示している。１０５は増幅トランジスタのドレイン、１０６はソース、１１０はゲート電極である。ｎ型半導体領域１０５、１０６は、上述のｎ型半導体領域１０３に比べて不純物濃度が高い。また、ｎ型半導体領域１０５は電源Ｖｄｄからの電圧が入力されている。１０７は素子分離領域、１０８は、ｐ型半導体領域１０２よりも不純物濃度の高いｐ型半導体領域である。ｐ型半導体領域１０８は、チャネルストップ領域として機能させることができる。１１３はｎ型半導体領域であり、ｎ型半導体領域１０４や１０５等に比べて不純物濃度が低く、トランジスタのＬＤＤ構造（Ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ）を形成する。そして、１１４は、ｎ型半導体領域１０５とその隣接する素子分離領域１０７との間に配されるｎ型半導体領域である。ここではチャネルストップ領域１０８との間に配されているということもできる。このｎ型半導体領域１１４は、ｎ型半導体領域１０５に比べて不純物濃度が低い。機能として考えた場合には１０５、１１４とで増幅用トランジスタのドレインを構成しているということもできる。１１１はトランジスタのゲート電極のチャネルに対応する領域にＬＤＤ構造を形成する際に利用されるサイドウォールである。１１２はｎ型半導体領域１１４、素子分離領域１０７、ゲート電極もしくは��ート電極に電位を与える配線１０９、ｎ型半導体領域上に配される酸化膜である。１１２は、ｎ型半導体領域１１４の形成に用いることが出来る。
【００２１】
ここで、本実施形態における課題のメカニズムを説明する。ここでは光電変換装置の信号として扱う電荷を電子とし、上述したトランジスタがｎ型トランジスタの場合に関して述べる。先に述べたように光電変換装置には光電変換素子での電荷の蓄積期間がある。この蓄積期間中において、転送用トランジスタのゲート電極および配線１０９へ負の電圧が印加される場合がある。以後、ゲート電極とゲート電極へ電圧を印加する配線を簡単のため、ゲート電極として説明する。素子分離領域１０７上にゲート電極が配される構成で、そのような駆動を行うと、ゲート電極１０９の電位によって、素子分離領域１０７下部の半導体領域の実効的な濃度に変化が生じる。本実施形態においては、ｐ型半導体領域であるチャネルストップ領域１０８において、多数キャリアである正孔の濃度が増加し、実効的に不純物濃度が高まる。このとき、ｐ型半導体領域１０８とｎ型半導体領域１０５との間に大きな電界が生じ、リーク電流が生じやすくなる。そして、ｎ型半導体領域１０５に隣接するｎ型半導体領域１０３等へ、このリーク電流が流れノイズとなる。ここで、本実施形態においては、チャネルストップ領域１０８を設けているが、設けない場合においても、ゲート電極１０９が配された素子分離領域１０７の下部のｐ型半導体領域１０２の実効的な濃度が高まるため、同様の課題が生じる。さらに、本実施形態では、ｎ型半導体領域１０５には電源Ｖｄｄから電圧が入力されている。このような場合には、より大きな電界が生じ、より大きなリーク電流が生じてしまう。また、ゲート電極１０９の材料によって、ｐ型半導体領域１０８の実効的な濃度が高まる場合がある。その材料とは、例えば、前述のＮ型のポリシリコンやポリシリコンのシリサイドである。
【００２２】
そこで、本実施形態においては、１０５に比べ不純物濃度の低いｎ型半導体領域１１４を配している。このｎ型半導体領域１１４とｎ型半導体領域１０５、ＬＤＤ構造を形成するｎ型半導体領域１１３によってドレインが形成される。つまり言い換えると、トランジスタのドレインあるいはソースのｎ型半導体領域が、チャネル側のＬＤＤ構造に加えて、素子分離領域側に不純物濃度の低い部分を有している構造である。このｎ型半導体領域１１４によって、実効的に濃度が高まったｐ型半導体領域１０８と、ｎ型半導体領域１０５との間の電界を緩和することが可能となり、リーク電流を低減することが可能となる。ドレインやソースの一部が、不純物濃度の低いｎ型半導体領域を有することによって、コンタクト形成時にコンタクトホールが不純物濃度の低いｎ型半導体領域上に形成された場合には、コンタクトの抵抗に影響を与えてしまうことがある。よって、特に効果的な場所にのみ、不純物濃度の低いｎ型半導体領域を形成することが望ましい。例えば、本実施形態のような電源電圧が印加されているｎ型半導体領域１０５である。
【００２３】
また、同時にｎ型半導体領域１１３によるＬＤＤ構造を有することによって、短チャネル効果を低減することが可能となり、さらにノイズを低減することが可能である。
【００２４】
ここで、そのゲート電極１０９の電位が負である場合においてはよりノイズが生じやすくなるため、ｎ型半導体領域１１４を配することが効果的である。また、ゲート電極１０９の材料が素子分離領域１０７の下部との仕事関数差を有する材料である場合も同様である。
【００２５】
さらに、素子分離領域１０７の下部にチャネルストップ領域１０８がある場合においても、同様である。ここで、素子分離領域１０７の下部にチャネルストップ領域１０８がある場合においては、ゲート電極１０９にトランジスタをオンさせるための電位が与えられている場合のノイズも低減することが可能となる。よって、チャネルストップ領域１０８とｎ型半導体領域１１４とを配することによって、ゲート電極１０９の電位によるノイズを低減した光電変換装置を提供することが可能となる。
【００２６】
（第２の実施形態）
図２Ｄに、第２の実施形態の光電変換装置の断面模式図を示す。そして、図２ＡからＤに、製造方法を説明するための断面模式図を示す。図２Ｄは、図１の第１の実施例に対し、ｎ型半導体領域１１３と１１４とを同一の工程により形成していることが特徴である。また、同一の機能を有する構成については、同一の符号を付し、同一の表現にて説明を行っている。
【００２７】
図２Ａから順番に製造する工程を説明する。まず、ｎ型の半導体基板１０１にｐ型半導体領域１０２を形成し、表面に酸化膜を例えば１５ｎｍ〜２５ｎｍ成長させる。さらに、窒化シリコン（Ｓｉ３Ｎ４）膜を例えば１００ｎｍ〜２００ｎｍ堆積する。その後、素子分離領域用のマスクを用いたフォトリソグラフィーにより、窒化シリコン膜のパターニングを行う。そして、そのパターンに対して自己整合的に、例えばホウ素イオンを注入して、ｐ型半導体領域であるチャネルストップ領域１０８を形成する。その後、通常のＬＯＣＯＳ法により素子分離領域１０７を例えば３００ｎｍ〜５００ｎｍに成長させる。そして、ポリシリコン膜を例えば２５０ｎｍ〜３５０ｎｍ堆積して、トランジスタのゲート電極あるいは配線１０９や１１０をフォトリソグラフィーにより形成して、図２Ａに至る。ここで、チャネルストップ領域１０８は、素子分離領域１０７を形成後に、素子分離領域１０７を突き抜ける条件でイオン注入をして形成しても良い。この素子分離領域１０７の膜厚は最終的には２２０ｎｍ〜２７０ｎｍ程度となる。
【００２８】
そして、フォトリソグラフィーによりレジストマスクをパターニングし、イオン注入によりフォトダイオードを構成するｎ型半導体領域１０３を形成する。さらに、例えばリンイオンを注入し、トランジスタのＬＤＤ構造を形成する不純物濃度の低いｎ型半導体領域１１３および１１４を形成する。
【００２９】
その後、絶縁層である酸化膜を形成する。ＴＥＯＳ（テトラエトキシシラン）ガスなどを用いてＣＶＤ（化学的気相成長）法により酸化膜１１５を、例えば１００ｎｍ〜３００ｎｍ成膜して、図２Ｂの形状に至る。この酸化膜１１５をパターニングし、これをマスクとして用いて不純物濃度の高い領域１０４、１０５を形成することができる。さらに、フォトダイオードを構成するｎ型半導体領域１０３を保護することが出来る。以下に、詳述する。
【００３０】
酸化膜１１５上にフォトレジスト等のマスク用材料（不図示）を形成し、パターニングしてマスクとする。そして、このマスクを用いて酸化膜１１５をパターニングして、図３Ｃのトランジスタのゲート電極１０９、１１０のサイドウォール１１１と酸化膜１１２を形成する。サイドウォール１１１は、ｎ型半導体領域１１３に比べ不純物濃度が高いｎ型半導体領域１０４、１０５、１０６を形成するイオン注入の際にマスクとして用いることが出来る。また、酸化膜１１２は、ゲート電極１０９および素子分離領域１０７を覆ってトランジスタのドレイン、あるいはソースが形成される部分に延在している。ｎ型半導体領域１０５を形成する際に、この酸化膜１１２マスクとして用いる。そして、その酸化膜１１２が延在した部分の下部に、ｎ型半導体領域１０５の不純物濃度よりも低いｎ型半導体領域１１４のある構造を容易に形成することが可能となる。このイオン注入の工程を図２Ｃにて示している。イオン注入される部分に矢印を示している。具体的には、酸化膜１１２やサイドウォール１１１をマスクとして、セルフアラインで、例えば、ヒ素イオンを注入する。この時、上記リンイオンの注入時に比べて大きなドーズ量でイオン注入を行う。このことによってトランジスタのドレインは、ｎ型半導体領域１０４、１０５、１０６と、それらに比べて不純物濃度が低いｎ型半導体領域１１３、１１４とを有する構造に形成される。
【００３１】
その後の工程としては、さらに、その酸化膜１１２を覆って、半導体基板上に層間絶縁膜が形成される。そして、ｎ型半導体領域１０５等に接続を取るためのコンタクトが形成される。そして、配線やカラーフィルタ等の形成工程を経て、光電変換装置が形成される。
【００３２】
ここで、この酸化膜１１２は、ｎ型半導体領域１０４やゲート電極１０９、素子分離領域１０７上だけでなく、ｎ型半導体領域１０３上に配されている。このことによって、フォトダイオードを構成するｎ型半導体領域１０３を、例えばドライエッチングなどのダメージから保護することが可能となる。また、酸化膜１２とｎ型半導体領域１０３との間に窒化膜を配してもよい。反射防止の機能を兼ねることが可能となる。この場合には、窒化膜は４０ｎｍ〜６０ｎｍ、酸化膜１５０ｎｍ〜２００ｎｍ程度の膜厚にすればよい。
【００３３】
また、素子分離領域１０７の幅をより小さくした場合、素子分離領域１０７のパターンとゲート電極１０９のパターンの重ね合わせの精度によって、ゲート電極１０９とｎ型半導体領域１０５とが近接してしまう場合がある。よって、素子分離領域１０７上の酸化膜１１２を、例えば、０．２μｍ以上、可能ならば０．３μｍ〜０．４μｍ程、素子分離領域１０７の端部からｎ型半導体領域１０５側へ延在させるとよい。このことで、ゲート電極１０９とｎ型半導体領域１０５とを離すことができる。ゲート電極１０９のパターニングずれが生じた場合においても、ノイズを低減することが可能となる。
【００３４】
本実施形態においても、チャネルストップ領域１０８を設けているが、なくてもよい。また、チャネルストップ領域１０８の少なくとも一部にチャネルストップ領域１０８よりも高い不純物濃度のｐ型半導体領域を設けてもよい。その際には、光電変換装置の電荷の転送という駆動におけるノイズを低減することも可能となる。
【００３５】
また、本実施形態においては、同一工程によって、トランジスタのＬＤＤ構造における不純物濃度の低いｎ型半導体領域１１３と素子分離領域１０７側の不純物濃度の低いｎ型半導体領域１１４とを形成した。このことによって、工程が容易になると同時に、トランジスタの性能を向上し、ノイズの少ない光電変換装置を得ることが可能となる。もちろん、ｎ型半導体領域１１３とｎ型半導体領域１１４は、別の工程によって形成してもよい。
【００３６】
さらに、本実施形態の製造方法を用いれば、素子分離領域１０７とｎ型半導体領域１０５との間にｎ型半導体領域１１４を形成しないことも可能である。例えば、ｎ型半導体領域１１４を形成する際に、ｎ型半導体領域１０３を覆うレジストマスクを、素子分離領域１０７とゲート電極１１０との間の活性領域の一部にまで延在させる。そして、ｎ型半導体領域１１４を形成するためのイオン注入を行う。そして、図２Ｂにて示す絶縁層１１５を形成し、後の工程を続ける。このような工程を経れば、素子分離領域１０７とｎ型半導体領域１０５との間にｎ型半導体領域１１４を形成しない構造を形成することも可能である。この構造においても、ゲート電極１０９とｎ型半導体領域１０５との間の電界を緩和することが可能となる。
【００３７】
以上、本実施形態について述べてきた。本実施形態の光電変換装置は、第１の実施形態と同様に、素子分離領域１０７上に転送用トランジスタのゲート電極およびそのゲート電極へ電位を与える配線１０９が配されている。そのとき、その素子分離領域１０７に隣接するｎ型半導体領域１０５との間にｎ型半導体領域１１４を形成することによって、ノイズを低減することが可能となる。
【００３８】
また、トランジスタがＬＤＤ構造を有するため、短チャネル効果を低減することが可能となり、さらにノイズが低減された光電変換装置を提供することが可能となる。加えて、ＬＤＤ構造のｎ型半導体領域１１３とｎ型半導体領域１１４とを同一工程で形成することができ、工程が削減できる。また、ｎ型半導体領域１１３とｎ型半導体領域１１４とを形成する際にマスクとして用いるサイドウォール１１１と酸化膜１１２を同一の酸化膜１１５から形成することが可能である。加えて、酸化膜１１２をｎ型半導体領域１０３上にまで配することで、ｎ型半導体領域１０３が製造中に受けるエッチング等によるダメージを低減することが可能となる。よって、よりノイズの少ない光電変換素子を有する光電変換装置を形成することが可能となる。
【００３９】
（撮像システムへの応用）
図５は、上述の実施形態にて説明した光電変換装置装置を、撮像システムに用いた例としてデジタルスチルカメラへ適用した場合のブロック図である。本実施形態において、光電変換装置を固体撮像素子として説明する。
【００４０】
固体撮像素子４へ光を取り込むための構成として、シャッタ１、撮像レンズ２、絞り３がある。シャッタ１は固体撮像素子４への露出を制御し、入射した光は、撮像レンズ２によって固体撮像素子４に結像される。このとき、絞り３によって光量が制御される。
【００４１】
取り込まれた光に応じて固体撮像素子４から出力された信号は、撮像信号処理回路５にて処理され、Ａ／Ｄ変換器６によってアナログ信号からデジタル信号へ変換される。出力されたデジタル信号は、更に信号処理部７にて演算処理され撮像画像データが生成される。撮像画像データは、撮影者の動作モードの設定に応じ、デジタルスチルカメラに搭載されたメモリ１０への蓄積や、外部Ｉ／Ｆ部１３を通してコンピュータやプリンタなどの外部の機器への送信ができる。また、記録媒体制御Ｉ／Ｆ部１１を通して、デジタルスチルカメラに着脱可能な記録媒体１２に撮像画像データを記録することも可能である。
【００４２】
固体撮像素子４、撮像信号処理回路５、Ａ／Ｄ変換器６、信号処理部７はタイミング発生部８により制御されるほか、システム全体は制御部・演算部９にて制御される。また、これらのシステムは、固体撮像素子４と同一の半導体基板上に、同一工程によって形成することも可能である。
【００４３】
（撮像システムへの応用）
図６は、上述の実施形態にて説明した光電変換装置を、撮像システムの別の一例であるビデオカメラへ適用した場合のブロック図である。以下、図６を元に詳細に説明する。
【００４４】
１は撮影レンズで焦点調節を行うためのフォーカスレンズ１Ａ、ズーム動作を行うズームレンズ１Ｂ、結像用のレンズ１Ｃを備えている。２は絞り及びシャッタ、３は撮像面に結像された被写体像を光電変換して電気的な撮像信号に変換する光電変換装置である。４は光電変換装置３より出力された光電変換信号をサンプルホールドし、さらに、レベルをアンプするサンプルホールド回路（Ｓ／Ｈ回路）であり、映像信号を出力する。
【００４５】
５は、サンプルホールド回路４から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施すプロセス回路で、輝度信号Ｙおよびクロマ信号Ｃを出力する。プロセス回路５から出力されたクロマ信号Ｃは、色信号補正回路２１で、ホワイトバランス及び色バランスの補正がなされ、色差信号Ｒ−Ｙ，Ｂ−Ｙとして出力される。また、プロセス回路５から出力された輝度信号Ｙと、色信号補正回路２１から出力された色差信号Ｒ−Ｙ，Ｂ−Ｙは、エンコーダ回路（ＥＮＣ回路）２４で変調され、標準テレビジョン信号として出力される。そして、図示しないビデオレコーダ、あるいはモニタ電子ビューファインダ（ＥＶＦ）等の電子ビューファインダへと供給される。
【００４６】
次いで、６はアイリス制御回路で有り、サンプルホールド回路４から供給される映像信号に基づいてアイリス駆動回路７を制御する。そしてし、映像信号のレベルが所定レベルの一定値となるように、絞り２の開口量を制御すべくｉｇメータ８を自動制御するものである。
【００４７】
１３及び１４は、サンプルホールド回路４から出力された映像信号中より合焦検出を行うために必要な高周波成分を抽出するバンドパスフィルタ（ＢＰＦ）である。それぞれ異なる帯域制限である第１のバンドパスフィルタ１３（ＢＰＦ１）及び第２のバンドパスフィルタ１４（ＢＰＦ２）から出力された信号は、ゲート回路１５及びフォーカスゲート枠でゲートされる。ピーク検出回路１６でピーク値が検出されてホールドされる。それと共に、論理制御回路１７に入力される。この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせている。
【００４８】
また、１８はフォーカスレンズ１Ａの移動位置を検出するフォーカスエンコーダ、１９はズームレンズ１Ｂの合焦を検出するズームエンコーダ、２０は絞り２の開口量を検出するアイリスエンコーダである。これらのエンコーダの検出値は、システムコントロールを行う論理制御回路１７へと供給される。
【００４９】
その論理制御回路１７は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い、焦点調節を行う。即ち、各々のバンドパスフィルタ１３、１４より供給された高周波成分のピーク値情報を取り込み、高周波成分のピーク値が最大となる位置へとフォーカスレンズ１Ａを駆動する。そのために、フォーカス駆動回路９にフォーカスモーター１０の回転方向、回転速度、回転もしくは停止等の制御信号を供給し、これを制御する。
【００５０】
ズーム駆動回路１１は、ズームが指示されると、ズームモーター１２を回転させる。ズームモーター１２が回転すると、ズームレンズ１Ｂが移動し、ズームが行われる。
【００５１】
このように、本発明の光電変換装置を撮像システムに用いることによって、ノイズが低減された、ＳＮ比のよい撮像システムを提供することが可能となる。また、微細な画素においてもノイズが低減されるため、より多画素の光電変換装置、あるいは小型の光電変換装置を用いることができ、より高性能な撮像システムを提供することが可能となる。
【００５２】
以上、本発明によれば、ノイズが低減し、ＳＮ比が向上した光電変換装置を得ることが可能となる。また、微細な画素においてもノイズが低減されるため、より多画素の光電変換装置、あるいは小型の光電変換装置を用いることができ、より高性能な光電変換装置および撮像システムを提供することが可能となる。
【００５３】
また、本発明の形態において、導電型や製造方法は各実施形態に限られるものではない。例えば、半導体基板の導電型や画素の構成は記載の構成に限られるものではなく、また例えば、各半導体領域に関しても、その製造工程によって複数の半導体領域によってなるものでもよく、同様の機能を有していればよい。
【図面の簡単な説明】
【００５４】
【図１】第１の実施形態における光電変換装置の断面模式図
【図２】Ａは第２の実施形態における光電変換装置の断面模式図、Ｂは第２の実施形態における光電変換装置の断面模式図、Ｃは第２の実施形態における光電変換装置の断面模式図、Ｄは第２の実施形態における光電変換装置の断面模式図
【図３】光電変換装置の画素の一部の平面模式図
【図４】Ａは光電変換装置の画素回路の一例、Ｂは光電変換装置の駆動パルスの一例
【図５】撮像システムの一例
【図６】撮像システムの一例
【符号の説明】
【００５５】
１０１  半導体領域
１０２  第１導電型の半導体領域
１０３  第２導電型の半導体領域
１０４  第２導電型の半導体領域
１０５  第２導電型の半導体領域
１０６  第２導電型の半導体領域
１０７  素子分離領域
１０８  第１導電型の半導体領域
１０９  ゲート電極あるいは配線
１１０  ゲート電極あるいは配線
１１１  サイドウォール
１１２  酸化膜
１１３  第２導電型の半導体領域
１１４  第２導電型の半導体領域
【図１】
2008016771.tif 000003
【図２】
2008016771.tif 000004
【図３】
2008016771.tif 000005
【図４】
2008016771.tif 000006
【図５】
2008016771.tif 000007
【図６】
2008016771.tif 000008