(57)【要約】【課題】非映像信号書込みに続き映像信号書込みを行う場合に発生する横筋を低減する。【解決手段】液晶表示装置は複数の液晶画素ＰＸがそれぞれ複数の画素スイッチング素子を介してソース線Ｘに接続される液晶表示パネルＤＰと、非映像信号に対応してソース線Ｘを駆動しソース線Ｘの電位を複数の画素スイッチング素子Ｔを選択的に介して複数の液晶画素ＰＸのいずれかに印加する非映像信号書込みおよび非映像信号書込み後に映像信号に対応してソース線Ｘを駆動しソース線Ｘの電位を複数の画素スイッチング素子Ｔを選択的に介して複数の液晶画素ＰＸのいずれかに印加する映像信号書込みを行う表示制御回路ＣＮＴとを備える。表示制御回路ＣＮＴは非映像信号書込みを行う非映像書込期間とこの非映像書込期間に続いて最初の映像信号書込みを行う映像書込期間との間にプリチャージ期間を設け、プリチャージ期間において映像信号に対応する中間調表示レベルに近いレベルにソース線Ｘの電位を遷移させるように構成される。【選択図】図１
2008015179.tif 000002
【特許請求の範囲】
【請求項１】
複数の液晶画素がそれぞれ複数の画素スイッチング素子を介してソース線に接続される液晶表示パネルと、非映像信号に対応して前記ソース線を駆動し前記ソース線の電位を前記複数の画素スイッチング素子を選択的に介して前記複数の液晶画素のいずれかに印加する非映像信号書込みおよび前記非映像信号書込み後に映像信号に対応して前記ソース線を駆動し前記ソース線の電位を前記複数の画素スイッチング素子を選択的に介して前記複数の液晶画素のいずれかに印加する映像信号書込みを行う表示制御回路とを備え、前記表示制御回路は前記非映像信号書込みを行う非映像書込期間と前記非映像書込期間に続いて最初の前記映像信号書込みを行う映像書込期間との間にプリチャージ期間を設け、前記プリチャージ期間において前記映像信号に対応する中間調表示レベルに近いレベルに前記ソース線の電位を遷移させるように構成されることを特徴とする液晶表示装置。
【請求項２】
マトリクス状に配置される複数の液晶画素、前記複数の液晶画素の行に沿って配置される複数のゲート線、前記複数の液晶画素の列に沿って配置される複数のソース線、および前記複数のゲート線および複数のソース線の交差位置近傍に配置され各々対応ゲート線を介して駆動されたときに対応ソース線の電位を画素電圧として対応液晶画素に印加する複数の画素スイッチング素子を含む液晶表示パネルと、前記複数のゲート線を所定数ずつ並列的に駆動する間に非映像信号に対応して前記複数のソース線を駆動する非映像信号書込みおよび前記複数のゲート線を所定数ずつ順次駆動する間に映像信号に対応して複数のソース線を駆動する映像信号書込みを行う表示制御回路とを備え、前記表示制御回路は所定数のゲート線が非映像信号書込用に駆動される非映像信号書込期間と所定数のゲート線の１つがこの非映像信号書込期間に続いて映像信号書込用に駆動される最初の映像信号書込期間との間にプリチャージ期間を設け、前記プリチャージ期間において映像信号に対応する中間調表示用レベルに近いレベルに前記複数のソース線の電位を遷移させるように構成されることを特徴とする液晶表示装置。
【請求項３】
前記表示制御回路は前記最初の映像信号書込期間において出力される電圧および前記非映像信号書込期間に先行する最終の映像信号書込期間において出力される電圧のいずれかと同じ電圧を前記プリチャージ期間において前記複数のソース線に出力するソースドライバを含むことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記表示制御回路は前記ソースドライバの各出力端を２以上のソース線に割当て、少なくとも前記映像信号書込期間において前記出力端から順次出力される電圧を前記２以上のソース線に分配するマルチプレクサを含むことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記マルチプレクサは前記プリチャージ期間において前記出力端から出力される単一の電圧を前記２以上のソース線に分配するように構成されることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記２以上のソース線は同色および同極性の映像信号書込みを必要とする液晶画素に対応して組合されることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記表示制御回路は前記プリチャージ期間に続いて映像信号書込用に順次駆動される所定数のゲート線を前記プリチャージ期間において一緒に駆動するゲートドライバを含むことを特徴とする請求項５に記載の液晶表示装置。
【請求項８】
前記ゲートドライバは前記プリチャージ期間から前記最初の映像信号書込期間まで対応ゲート線を継続的に駆動するように構成されることを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記複数のゲート線は５本以上である所定数ずつ非映像信号書込用に並列的に駆動され映像信号書込用に順次駆動されることを特徴とする請求項５に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルが例えば１フレーム期間毎に映像信号に対応した映像信号表示および映像信号に対応しない非映像信号表示を行う液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置に代表される平面表示装置は、コンピュータ、カーナビゲーションシステム、あるいはテレビ受信機等において画像を表示するために広く利用されている。液晶表示装置は、一般に複数の液晶画素のマトリクスアレイを含む液晶表示パネル、この液晶表示パネルを照明するバックライト、並びにこれら液晶表示パネルおよびバックライトを制御する表示制御回路を有する。
【０００３】
液晶表示パネルはアレイ基板および対向基板間に液晶層を挟持した構造である。一般に、アレイ基板は略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に画素スイッチング素子として配置される薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を有する。各薄膜トランジスタは、対応ゲート線が駆動されたときに導通して対応ソース線の電位を対応画素電極に印加する。対向基板は、カラーフィルタおよびこのカラーフィルタを覆って複数の画素電極に対向する共通電極を有する。一対の画素電極および共通電極はこれら電極間に位置する液晶層の一部である画素領域と共に液晶画素を構成する。画素電極および共通電極間の電位差は、薄膜トランジスタが非導通になった後に液晶駆動電圧として保持され、この液晶駆動電圧に対応した電界によって画素領域内の液晶分子配列を制御する。この制御において、液晶分子配列が一方向の電界によって制御される場合、液晶分子の偏在化が液晶層内で生じ、最終的に制御不能な状態になってしまう。共通電極の電位が一定である場合には、この偏在化を阻止するために、画素電極の電位が例えば１フレーム期間（Ｖ＝垂直期間）に加えて所定数の水平期間（Ｈ）毎に周期的に共通電極および画素電極間の液晶駆動電圧の極性を反転するように設定される。
【０００４】
表示制御回路は複数のゲート線を駆動するゲートドライバ、このゲートドライバによって駆動されたゲート線に対応する行の画素（水平画素ライン）の画素電極に対する画素電圧により複数のソース線を駆動するソースドライバ、およびこれらゲートドライバおよびソースドライバの動作タイミングを制御するコントローラ回路等を有する。
【０００５】
大型液晶テレビなどの分野では、動画表示に必要とされる高速な液晶応答性を有するＯＣＢ（Optically Compensated Bend）モードの液晶表示パネルが採用されつつある。この液晶表示パネルは液晶分子の配向状態をスプレイ配向からベンド配向に予め転移させて表示動作を行うが、このベンド配向は長時間に渡って電圧無印加状態にあるいはこの状態に近い状態が続く場合にスプレイ配向へ逆転移してしまう。このような液晶表示パネルでは、黒挿入駆動がスプレイ配向への逆転移を防止することを意図して用いられている（特許文献１を参照）。この場合、液晶表示パネルは映像信号表示を例えば１フレーム期間のうちの８０％程度で行い、液晶駆動電圧が最大になる黒表示（非映像信号表示）を１フレーム期間の残り２０％程度で行うように駆動される。また、この黒挿入駆動は、動画表示においてＣＲＴに近いインパルス型の輝度応答を擬似的に作り出すことから、観察者の視覚に生じる網膜残像をクリアして物体の動きを滑らかに見せるためにも有効である。
【０００６】
図１３は液晶駆動電圧の極性が４水平期間および１フレーム期間単位に反転される４Ｈ１Ｖ反転形式の黒挿入駆動例を示す。この黒挿入駆動では、複数のゲート線Ｙ１，Ｙ２，Ｙ３，Ｙ４，…が黒挿入書込用および映像信号書込用に１フレーム期間毎に合計２回走査される必要がある。複数のゲート線Ｙ１，Ｙ２，Ｙ３，Ｙ４，…は４本ずつのグループに区分され、黒挿入書込用に４Ｈ当り１グループの割合で順次駆動され、さらに黒挿入書込の開始から黒挿入期間（１フレーム期間の２０％程度）だけ遅れて映像信号書込用に４Ｈ当り１グループの割合で駆動される。ここで、黒挿入書込みと映像信号書込みとの衝突を避けるため、各グループは黒挿入書込用にこのグループに割当てられた４Ｈを５等分した第１番目の４Ｈ／５期間に駆動され、映像信号書込用にこのグループに割当てられた４Ｈを５等分した第２番目，第３番目，第４番目，および第５番目の４Ｈ／５期間に駆動される。図１３に示すように、ゲートドライバは各グループのゲート線Ｙ１〜Ｙ４，Ｙ５〜Ｙ８，…を黒挿入書込用に駆動する４個のゲートパルスを並列的に出力し、各グループのゲート線Ｙ１〜Ｙ４，Ｙ５〜Ｙ８，…を映像信号書込用に駆動する４個のゲートパルスを順次出力する。ソースドライバは各グループのゲート線Ｙ１〜Ｙ４，Ｙ５〜Ｙ８，…が黒挿入書込用に駆動されたときに対応水平画素ラインに対する黒信号（非映像信号）を画素電圧に変換してソース線Ｘ１，…に並列的に出力し、さらにゲート線Ｙ１〜Ｙ４，Ｙ５〜Ｙ８，…の各々が映像信号書込用に駆動されたときに対応水平画素ラインに対する映像信号を画素電圧に変換して全ソース線Ｘ１，…に並列的に出力する。これにより、黒挿入書込みが４行の液晶画素（４水平画素ライン）毎に割当てられた４水平期間に含まれる第１番目の４Ｈ／５期間において同時に行われ、映像信号書込みが４行の液晶画素毎に割当てられた４水平期間に含まれる第２番目，第３番目，第４番目，および第５番目の４Ｈ／５期間において行われる。尚、画素電圧は４水平画素ライン毎に逆極性に設定され、さらに全水平画素ライン毎に逆極性に設定される。尚、画素電圧はさらに各水平画素ラインにおいて１画素毎に逆極性に設定されることが好ましい。上述の黒挿入駆動は４水平期間当り５回の書込みを行なうことから、黒挿入書込みを行わずに１水平期間当り１回の映像信号書込みを行う駆動に対比して１．２５倍速駆動とも呼ばれる。
【０００７】
他の黒挿入駆動例としては、例えば２水平期間当り３回の書込み（１回の黒挿入書込みおよび２回の映像信号書込み）を行う１．５倍速駆動や、１水平期間当り２回の書込み（１回の黒挿入書込みおよび１回の映像信号書込み）を行う２倍速駆動も考えられる。一般的には、ｎを自然数とすると、ｎ水平期間当り（ｎ＋１）回の書込み（１回の黒挿入書込みおよびｎ回の映像信号書込み）を行う（ｎ＋１）／ｎ倍速駆動が考えられる。ｎが大きいほど、全映像信号書込期間に対する全黒挿入書込期間の割合を低減できる。しかしながら、ｎの大きくすると、黒挿入期間の差が各グループのゲート線に対応した水平画素ライン間において増大する。図１３に示す黒挿入駆動例のようにｎ＝４であれば、３水平期間に等しい黒挿入期間の差が例えばゲート線Ｙ１およびＹ４に対応する水平画素ライン間に生じる。我々の実験では、ｎ＝４である場合に、表示パネル上の表示画像の品質が黒挿入期間の差によって劣化することは確認できなかった。これに対して、ｎ≧５である場合には、この黒挿入期間の差が表示パネル上の輝度差による黒帯として認識されてしまう結果となった。従って、ｎは４以下、すなわちｎ＝１，２，３，または４であることが好ましい。
【０００８】
ところで、例えば４Ｈ１Ｖ反転形式の黒挿入駆動を大型の液晶表示パネルに適用すると、次のような問題が中間調表示用の映像信号を全画素に書込む場合に発生している。大型の液晶表示パネルでは、ソースドライバの負荷となるソース線の時定数、すなわち負荷容量が大きいために、全ソース線の電位が黒挿入書込みに続く最初の映像信号書込みで中間調表示用レベルまで遷移する前に１水平画素ラインに対する映像信号書込期間が終了することがある。いいかえれば、映像信号書込期間がソース線電位の遷移に必要な長さに対して不足する。具体的には、黒挿入書込み後に４水平画素ラインの映像信号書込みが順次行われるが、最初の１水平画素ラインの輝度が残り３水平画素ラインの輝度よりも低くなり、これが横筋として認識される。この横筋は液晶表示パネルにおいて４水平画素ライン単位に発生する。一般的には、ｎ水平画素ラインの映像信号書込みが黒挿入書込後に順次行われる場合に、横筋がｎ水平画素ライン単位に発生する（特許文献２を参照）。
【０００９】
また、ソースドライバの回路規模を小さくするため、マルチプレクサが上述の液晶表示パネルに設けられることがある。例えばソースドライバの出力端数がソース線数の半分に低減される場合には、マルチプレクサが各水平画素ラインに対する映像信号書込期間の前半でソースドライバの全出力端を半数のソース線に接続し、この映像信号書込期間の後半でソースドライバの全出力端を残り半数のソース線に接続する。すなわち、各水平画素ラインが２回に分けて駆動される。黒挿入駆動がこの分割駆動に加えて行われると、映像信号書込期間が分割駆動を行わない場合に対して半分に低下し、映像信号書込期間の不足による画素電圧の書込み誤差が顕著になる。従って、横筋の発生がマルチプレクサの利用によって深刻なものとなる。
【特許文献１】特開２００２−２０２４９１号公報
【特許文献２】特開２００３−２８００３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来、非映像信号書込みに続いて映像信号書込みを行う場合には、横筋が発生するという問題があった。
【００１１】
本発明の目的は非映像信号書込みに続いて映像信号書込みを行う場合に発生する横筋を低減できる液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の第１観点によれば、複数の液晶画素がそれぞれ複数の画素スイッチング素子を介してソース線に接続される液晶表示パネルと、非映像信号に対応してソース線を駆動しソース線の電位を複数の画素スイッチング素子を選択的に介して複数の液晶画素のいずれかに印加する非映像信号書込みおよび非映像信号書込み後に映像信号に対応してソース線を駆動しソース線の電位を複数の画素スイッチング素子を選択的に介して複数の液晶画素のいずれかに印加する映像信号書込みを行う表示制御回路とを備え、表示制御回路は非映像信号書込みを行う非映像書込期間とこの非映像書込期間に続いて最初の映像信号書込みを行う映像書込期間との間にプリチャージ期間を設け、プリチャージ期間において映像信号に対応する中間調表示レベルに近いレベルにソース線の電位を遷移させるように構成される液晶表示装置が提供される。
【００１３】
本発明の第２観点によれば、マトリクス状に配置される複数の液晶画素、複数の液晶画素の行に沿って配置される複数のゲート線、複数の液晶画素の列に沿って配置される複数のソース線、および複数のゲート線および複数のソース線の交差位置近傍に配置され各々対応ゲート線を介して駆動されたときに対応ソース線の電位を画素電圧として対応液晶画素に印加する複数の画素スイッチング素子を含む液晶表示パネルと、複数のゲート線を所定数ずつ並列的に駆動する間に非映像信号に対応して複数のソース線を駆動する非映像信号書込みおよび複数のゲート線を所定数ずつ順次駆動する間に映像信号に対応して複数のソース線を駆動する映像信号書込みを行う表示制御回路とを備え、表示制御回路は所定数のゲート線が非映像信号書込用に駆動される非映像信号書込期間と所定数のゲート線の１つがこの非映像信号書込期間に続いて映像信号書込用に駆動される最初の映像信号書込期間との間にプリチャージ期間を設け、プリチャージ期間において映像信号に対応する中間調表示用レベルに近いレベルに複数のソース線の電位を遷移させるように構成されることを特徴とする液晶表示装置。
【発明の効果】
【００１４】
これら液晶表示装置では、表示制御回路が非映像書込期間とこれに続く最初の映像書込期間との間にプリチャージ期間を設け、プリチャージ期間において映像信号に対応するレベルに近いレベルにソース線の電位を遷移させるように構成される。ソース線の電位が非映像書込期間に非映像信号に対応して例えば黒表示用レベルに設定される場合、ソース線の電位はこの非映像書込期間に続くプリチャージ期間に黒表示用レベルから中間調表示用レベルに向って遷移する。プリチャージ期間が黒表示用レベルから中間調表示用レベルまでの遷移に必要な期間に対して不足しても、ソース線の電位がこのプリチャージ期間に続く最初の映像信号書込期間に確実に中間調表示用レベルに到達することができ、液晶画素に対する画素電圧の書込み誤差の発生を防止する。従って、非映像信号書込みに続いて映像信号書込みを行う場合に発生する横筋を低減できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の第1実施形態に係る液晶表示装置について添付図面を参照して説明する。
【００１６】
図１はこの液晶表示装置の回路構成を概略的に示す。液晶表示装置は液晶表示パネルＤＰ、表示パネルＤＰを照明するバックライトＢＬ、および表示パネルＤＰおよびバックライトＢＬを制御する表示制御回路ＣＮＴを備える。液晶表示パネルＤＰは一対の電極基板であるアレイ基板１および対向基板２間に液晶層３を挟持した構造である。液晶層３は、例えばノーマリホワイトの表示動作のために液晶分子が予めスプレイ配向からベンド配向に転移されると共にベンド配向からスプレイ配向への逆転移が周期的に印加され黒表示となる電圧により阻止されるＯＣＢ液晶材料を含む。表示制御回路ＣＮＴはアレイ基板１および対向基板２から液晶層３に印加される液晶駆動電圧により液晶表示パネルＤＰの透過率を制御する。スプレイ配向からベンド配向への転移は電源投入時に表示制御回路ＣＮＴにより行われる所定の初期化処理で比較的大きな電界を液晶に印加することにより得られる。
【００１７】
液晶表示パネルＤＰは図２に示すような断面構造を有する。アレイ基板１は、ガラス板等からなる透明絶縁基板ＧＬ、この透明絶縁基板ＧＬ上に形成される複数の画素電極ＰＥ、およびこれら画素電極ＰＥ上に形成される配向膜ＡＬを含む。対向基板２はガラス板等からなる透明絶縁基板ＧＬ、この透明絶縁基板ＧＬ上に形成されるカラーフィルタ層ＣＦ、このカラーフィルタ層ＣＦ上に形成される共通電極ＣＥ、およびこの共通電極ＣＥ上に形成される配向膜ＡＬを含む。液晶層３は対向基板２とアレイ基板１の間隙にＯＣＢ液晶材料を充填することにより得られる。図２では、液晶分子がスプレイ配向した状態にある。また、液晶表示パネルＤＰはアレイ基板１および対向基板２の外側に配置される一対の位相差板ＲＴ、およびこれら位相差板ＲＴの外側に配置される一対の偏光板ＰＬを備える。バックライトＢＬはアレイ基板１側の偏光板ＰＬの外側に配置される照明光源である。アレイ基板１側の配向膜ＡＬおよび対向基板２側の配向膜ＡＬは互いに平行にラビング処理される。これにより、液晶分子のプレチルト角は約１０°に設定される。
【００１８】
アレイ基板１では、複数の画素電極ＰＥが透明絶縁基板ＧＬ上において略マトリクス状に配置される。また、複数のゲート線Ｙ（Ｙ１〜Ｙｍ）が複数の画素電極ＰＥの行に沿って配置され、複数のソース線Ｘ（Ｘ１〜Ｘｎ）が複数の画素電極ＰＥの列に沿って配置される。これらゲート線Ｙおよびソース線Ｘの交差位置近傍には、画素スイッチング素子として薄膜トランジスタＴが配置される。各薄膜トランジスタＴはゲート線Ｙに接続されるゲート、ソース線Ｘおよび画素電極ＰＥ間に接続されるソース−ドレインパスを有し、対応ゲート線Ｙを介して駆動されたときに導通して対応ソース線Ｘの電位を対応画素電極ＰＥに印加する。
【００１９】
各画素電極ＰＥおよび共通電極ＣＥは例えばＩＴＯ等の透明電極材料からなり、それぞれ配向膜ＡＬで覆われ、液晶層３の一部である画素領域と共に液晶画素ＰＸを構成し、画素電極ＰＥおよび共通電極ＣＥの電位差である液晶駆動電圧に対応した電界によって画素領域内の液晶分子配列を制御する。尚、カラーフィルタ層ＣＦは複数の画素電極ＰＥの列にそれぞれ対向して行方向に繰返し並べたストライプ状の赤着色層、緑着色層、および青着色層を含む。ここで、赤着色層は第１，４，７，…列の画素電極ＰＥに対向し、これら画素電極ＰＥに対応する液晶画素ＰＸを赤画素に設定する。緑着色層は第２，５，８，…列の画素電極ＰＥに対向し、これら画素電極ＰＥに対応する液晶画素ＰＸを緑画素に設定する。青着色層は第３，６，９，…列の画素電極ＰＥに対向し、これら画素電極ＰＥに対応する液晶画素ＰＸを青画素に設定する。
【００２０】
複数の液晶画素ＰＸは各々画素電極ＰＥおよび共通電極ＣＥ間に液晶容量Ｃlcを有する。複数の蓄積容量線Ｃ１〜Ｃｍは各々対応行の液晶画素ＰＸの画素電極ＰＥに容量結合して蓄積容量Ｃstを構成する。
【００２１】
表示制御回路ＣＮＴは、複数のゲート線Ｙ１〜Ｙｍを選択的に駆動するゲートドライバＹＤ、複数のソース線Ｘ１〜Ｘｎを並列的に駆動するソースドライバＸＤ、表示パネルＤＰの駆動用電圧を発生する駆動用電圧発生回路４、並びにゲートドライバＹＤおよびソースドライバＸＤを制御するコントローラ回路５を備える。ゲートドライバＹＤは蓄積容量線Ｃ１〜Ｃｍを所定電位に設定するためにも用いられる。
【００２２】
駆動用電圧発生回路４は、ソースドライバＸＤによって用いられる所定数の階調基準電圧ＶＲＥＦを発生する階調基準電圧発生回路６、および共通電極ＣＥに印加されるコモン電圧Ｖcomを発生するコモン電圧発生回路７を含む。コントローラ回路５は、外部信号源ＳＳから入力される同期信号ＳＹＮＣに基づいてゲートドライバＹＤに対する制御信号ＣＴＹを発生する垂直タイミング制御回路１１、外部信号源ＳＳから入力される同期信号ＳＹＮＣに基づいてソースドライバＸＤに対する制御信号ＣＴＸを発生する水平タイミング制御回路１２、および外部信号源ＳＳから入力される映像信号に黒信号（非映像信号）やプリチャージ信号を追加する黒挿入駆動用の変換を行う映像処理回路１３を含む。映像信号、黒信号、プリチャージ信号は各行の液晶画素ＰＸ（水平画素ライン）に対する複数の画素データを含み、１フレーム期間（Ｖ＝垂直期間）毎に更新される。制御信号ＣＴＹはゲートドライバＹＤに供給され、制御信号ＣＴＸは映像処理回路１３から変換結果の画素データＤＯと共にソースドライバＸＤに供給される。制御信号ＣＴＹは複数のゲート線Ｙ１〜Ｙｍの駆動に必要とされるゲートドライバＹＤの垂直タイミング制御に用いられ、制御信号ＣＴＸは複数のソース線の駆動に必要とされるソースドライバＸＤの水平タイミング制御に用いられる。
【００２３】
黒挿入駆動では、黒挿入書込みおよび映像信号書込みが各フレーム期間において所定数の水平画素ライン単位に行われる。このため、ゲートドライバＹＤは黒挿入書込（非映像信号書込）用に複数のゲート線Ｙ１〜Ｙｍを所定本数ずつ並列的に駆動すると共に映像信号書込用に複数のゲート線Ｙ１〜Ｙｍを所定本数ずつ順次駆動するように制御信号ＣＴＹによって制御される。また、ソースドライバＸＤは変換結果として映像処理回路１３から直列に出力される各行の液晶画素ＰＸに対する画素データＤＯを階調基準電圧ＶＲＥＦを用いて画素電圧に変換しこれら画素電圧により複数のソース線Ｘ１〜Ｘｎを並列的に駆動しこれら画素電圧の極性を周期的に反転するように制御信号ＣＴＸによって制御される。画素電圧は共通電極ＣＥのコモン電圧Ｖcomを基準として画素電極ＰＥに印加される電圧Ｖsである。
【００２４】
図３は液晶表示パネルＤＰに対して行われる一般的な４Ｈ１Ｖ反転形式の黒挿入駆動を比較例として示す。この黒挿入駆動では、黒挿入書込みおよび映像信号書込みが４水平期間毎に４水平画素ラインに対して行われ、これら黒挿入書込みおよび映像信号書込みの極性が４水平期間（４Ｈ）および１フレーム期間（１Ｖ）毎に反転される。４水平期間は一般に図３に示すように５等分され、第１の４Ｈ／５期間が黒挿入書込期間Ｋに割当てられ、第２，第３，第４，および第５の４Ｈ／５期間がそれぞれ映像信号書込期間Ｓ１，Ｓ２，Ｓ３，Ｓ４に割当てられる。
【００２５】
黒挿入書込期間Ｋでは、黒信号が４水平画素ラインの各々に対する画素データＤＯとしてソースドライバＸＤに供給される。ソースドライバＸＤはこれら画素データＤＯを階調基準電圧ＶＲＥＦを用いて画素列毎に逆極性に設定される黒表示用画素電圧＋Ｖk，−Ｖk, ＋Ｖk，−Ｖk，…に変換しそれぞれソース線Ｘ１〜Ｘｎに出力する。他方、ゲートドライバＹＤはこの間に４個のゲートパルスを４本のゲート線Ｙｉ〜Ｙｉ+３に出力して、ゲート線Ｙｉ〜Ｙｉ+３に接続された画素スイッチング素子Ｔを全て導通させる。黒表示用画素電圧＋Ｖk，−Ｖk, ＋Ｖk，−Ｖk，…はこの間にソース線Ｘ１〜Ｘｎからこれらスイッチング素子Ｔを介して４水平画素ラインの各々の画素ＰＸにそれぞれ印加される。（尚、本実施形態は、ゲート線Ｙ１〜Ｙｍの各々が図１３に示す形式とは逆にゲートパルスの立下りにより駆動される形式になっている。）
映像信号書込期間Ｓ１では、映像信号が黒挿入書込とは異なる４水平画素ラインのうちの第１水平画素ラインに対する画素データＤＯとしてソースドライバＸＤに供給される。ソースドライバＸＤはこれら画素データＤＯを階調基準電圧ＶＲＥＦを用いて画素列毎に逆極性に設定される映像表示用画素電圧＋Ｖs1，−ＶS1, ＋ＶS1，−ＶS1，…に変換してそれぞれソース線Ｘ１〜Ｘｎに出力する。他方、ゲートドライバＹＤはこの間に単一のゲートパルスを例えばゲート線Ｙ１に出力して、ゲート線Ｙ１に接続された画素スイッチング素子Ｔを全て導通させる。映像表示用画素電圧＋Ｖs1，−ＶS1, ＋ＶS1，−ＶS1，…はこの間にソース線Ｘ１〜Ｘｎからこれらスイッチング素子Ｔを介して第１水平画素ラインの画素ＰＸにそれぞれ印加される。
【００２６】
映像信号書込期間Ｓ２では、映像信号が第２水平画素ラインに対する画素データＤＯとしてソースドライバＸＤに供給される。ソースドライバＸＤはこれら画素データＤＯを階調基準電圧ＶＲＥＦを用いて画素列毎に逆極性に設定される映像表示用画素電圧＋Ｖs2，−ＶS2, ＋ＶS2，−ＶS2，…に変換してそれぞれソース線Ｘ１〜Ｘｎに出力する。他方、ゲートドライバＹＤはこの間に単一のゲートパルスをゲート線Ｙ２に出力して、ゲート線Ｙ２に接続された画素スイッチング素子Ｔを全て導通させる。映像表示用画素電圧＋Ｖs2，−ＶS2, ＋ＶS2，−ＶS2，…はこの間にソース線Ｘ１〜Ｘｎからこれらスイッチング素子Ｔを介して第２水平画素ライン水平画素ラインの画素ＰＸにそれぞれ印加される。
【００２７】
映像信号書込期間Ｓ３では、映像信号が第３水平画素ラインに対する画素データＤＯとしてソースドライバＸＤに供給される。ソースドライバＸＤはこれら画素データＤＯを階調基準電圧ＶＲＥＦを用いて画素列毎に逆極性に設定される映像表示用画素電圧＋Ｖs3，−ＶS3, ＋ＶS3，−ＶS3，…に変換してそれぞれソース線Ｘ１〜Ｘｎに出力する。他方、ゲートドライバＹＤはこの間に単一のゲートパルスをゲート線Ｙ３に出力して、ゲート線Ｙ３に接続された画素スイッチング素子Ｔを全て導通させる。映像表示用画素電圧＋Ｖs3，−ＶS3, ＋ＶS3，−ＶS3，…はこの間にソース線Ｘ１〜Ｘｎからこれらスイッチング素子Ｔを介して第３水平画素ラインの画素ＰＸに印加される。
【００２８】
映像信号書込期間Ｓ４では、映像信号が第４水平画素ラインに対する画素データＤＯとしてソースドライバＸＤに供給される。ソースドライバＸＤはこれら画素データＤＯを階調基準電圧ＶＲＥＦを用いて画素列毎に逆極性に設定される映像表示用画素電圧＋Ｖs4，−ＶS4, ＋ＶS4，−ＶS4，…に変換してそれぞれソース線Ｘ１〜Ｘｎに出力する。他方、ゲートドライバＹＤはこの間に単一のゲートパルスをゲート線Ｙ４に出力して、ゲート線Ｙ４に接続された画素スイッチング素子Ｔを全て導通させる。映像表示用画素電圧＋Ｖs4，−ＶS4, ＋ＶS4，−ＶS4，…はこの間にソース線Ｘ１〜Ｘｎからこれらスイッチング素子Ｔを介して第４水平画素ラインの画素ＰＸにそれぞれ印加される。
【００２９】
上述の動作は４水平期間単位に画素電圧極性を反転させて繰り返される。画素電圧極性は、さらに１フレーム期間単位に反転される。ここで、第１水平画素ラインの黒挿入書込みから第１水平画素ラインの映像信号書込までの黒挿入期間が１フレーム期間の２０％程度に設定される。
【００３０】
図３に示す黒挿入駆動において、ソース線Ｘ１の電位に注目すると、黒挿入書込期間Ｋにおいて画素電圧＋Ｖkに設定された後、ソース線Ｘ１の電位が図３に示す丸印のあたりで主に遷移する。すなわち、ソース線Ｘ１の電位は第１映像信号書込期間Ｓ１において画素電圧＋Ｖkに等しいレベルから画素電圧＋Ｖs１に等しいレベルに遷移し、第２映像信号書込期間Ｓ２において画素電圧＋Ｖs1に等しいレベルから画素電圧＋Ｖs2に等しいレベルに遷移し、第３映像信号書込期間Ｓ３において画素電圧＋Ｖs2に等しいレベルから画素電圧＋Ｖs3に等しいレベルに遷移し、第４映像信号書込期間Ｓ４において画素電圧＋Ｖs3に等しいレベルから画素電圧＋Ｖs4に等しいレベルに遷移する。画素電圧＋Ｖkは黒表示に用いられる最大の値であり、画素電圧＋Ｖs１は主に中間調である映像表示に用いられて最大レベルより小さいレベルである。従って、＋Ｖkおよび＋Ｖs１間の電位差が＋Ｖs1および＋Ｖs2間，＋Ｖs2および＋Ｖs3間，＋Ｖs3および＋Ｖs4間の電位差に比べて大きくなり、映像信号書込期間Ｓ１での遷移時間が映像信号書込期間Ｓ２，Ｓ３，Ｓ４での遷移時間よりも長くなる。このため、ソースドライバＸＤの負荷となるソース線Ｘ１の時定数が大きい場合に、ソース線Ｘ１の電位遷移中に映像信号書込期間Ｓ１が終了し、画素電圧の書込み誤差を生じることになる。
【００３１】
図１に示す表示制御回路ＣＮＴは上述の書込み誤差を生じさせないために図４に示す４Ｈ１Ｖ反転形式の黒挿入駆動を行う。この黒挿入駆動では、図３に示す黒挿入駆動と同様に、黒挿入書込みおよび映像信号書込みが４水平期間毎に４水平画素ラインに対して行われ、これら黒挿入書込みおよび映像信号書込みの極性が４水平期間（４Ｈ）および１フレーム期間（１Ｖ）毎に反転される。これに対して、４水平期間は図４に示すように６等分され、第１の４Ｈ／６期間が黒挿入書込期間Ｋに割当てられ、第２の４Ｈ／６期間がプリチャージ期間Ｐに割当てられ、第３，第４，第５，および第６の４Ｈ／６期間がそれぞれ映像信号書込期間Ｓ１，Ｓ２，Ｓ３，Ｓ４に割当てられる。すなわち、表示制御回路ＣＮＴは４本のゲート線Ｙｉ〜Ｙｉ+３が黒挿入書込用に駆動される黒挿入書込期間Ｋと４本のゲート線Ｙ１〜Ｙ４の１つがこの黒挿入書込期間Ｋに続いて映像信号書込用に駆動される最初の映像信号書込期間Ｓ１との間にプリチャージ期間Ｐを設け、このプリチャージ期間Ｐにおいて映像信号に対応した中間調表示用レベルに複数のソース線Ｘ１〜Ｘｎの電位を遷移させるように構成されている。
【００３２】
ソースドライバＸＤおよびゲートドライバＹＤは、黒挿入書込期間Ｋおよび映像信号書込期間Ｓ１，Ｓ２，Ｓ３，Ｓ３において図３に示す４Ｈ１Ｖ反転方式の黒挿入駆動と同様に動作する。これに対して、プリチャージ期間Ｐでは、プリチャージ信号がソース線Ｘ１〜Ｘｎに割当てられた画素データＤＯとしてソースドライバＸＤに供給される。ソースドライバＸＤはこれら画素データＤＯを階調基準電圧ＶＲＥＦを用いて画素列毎に逆極性に設定される例えば映像表示用画素電圧＋Ｖs1，−ＶS1, ＋ＶS1，−ＶS1，…に変換してそれぞれソース線Ｘ１〜Ｘｎに出力する。他方、ゲートドライバＹＤはこの間に例えばゲート線Ｙ１〜Ｙｍのいずれにもゲートパルスを出力せず、ゲート線Ｙ１〜Ｙｍに接続された画素スイッチング素子Ｔを全て非導通に維持する。プリチャージ信号はプリチャージ期間Ｐにおいてソース線Ｘ１〜Ｘｎの電位を黒表示よりも映像表示に近い中間調表示用レベルに向って予め遷移させるためのものである。ここでは、映像表示用画素電圧＋Ｖs1，−ＶS1, ＋ＶS1，−ＶS1，…が映像信号書込期間Ｓ１に設定されるレベルと等価な中間調表示用レベルを得る場合の例としてプリチャージ期間Ｐ１にソース線Ｘ１〜Ｘｎに出力される。
【００３３】
ソース線Ｘ１の電位は、プリチャージ期間Ｐにおいて画素電圧＋Ｖkに等しいレベルから画素電圧＋Ｖs１に等しいレベルに向って遷移する。プリチャージ期間がこの遷移の途中で終了してしまっても、ソース線Ｘ１の電位はさらに映像信号書込期間Ｓ１において画素電圧＋Ｖs１に等しいレベルに向って遷移する。図４に示す映像信号書込期間Ｓ１の長さは、図３に示す映像信号書込期間Ｓ１に割当てられた４Ｈ／５期間よりも短い４Ｈ／６期間という長さであるが、プリチャージ期間Ｐに割当てられた４Ｈ／６期間という長さが映像信号書込期間Ｓ１の長さに追加され、ソース線Ｘ１の電位がこれらを合計した８Ｈ／６期間において画素電圧＋Ｖkに等しいレベルから画素電圧＋Ｖs１に等しいレベルまで遷移すればよいことになる。これにより、映像信号書込期間Ｓ１の終了時点までにソース線Ｘ１の電位を確実に画素電圧＋Ｖs１に等しいレベルに遷移させ、このソース線Ｘ１を介して行われる画素電圧＋Ｖs１の書込み誤差をなくすことが可能である。これは、残りのソース線Ｘ２〜Ｘｎについても同様である。
【００３４】
尚、ソースドライバＸＰはプリチャージ期間Ｐにおいて画素電圧＋Ｖs1，−ＶS1, ＋ＶS1，−ＶS1，…以外の画素電圧をソース線Ｘ１〜Ｘｎに出力して、ソース線Ｘ１〜Ｘｎの電位を黒表示よりも映像表示に近い任意の中間調表示用レベルに遷移させてもよい。通常は、このためにフレームメモリが必要となるが、上述したようにプリチャージ期間Ｐにおいて画素電圧＋Ｖs1，−ＶS1, ＋ＶS1，−ＶS1，…を出力したり、次に説明するようにすればこのフレームメモリを不要にできる。
【００３５】
図４では省略されているが、例えば黒表示用画素電圧＋Ｖk，−Ｖk, ＋Ｖk，−Ｖk，…がソースドライバＸＤから出力される黒挿入書込期間Ｋに先行する最終の映像信号書込期間Ｓ４では、逆極性に設定された映像表示用画素電圧−Ｖs4，＋ＶS4, −ＶS4，＋ＶS4，…がソースドライバＸＰからソース線Ｘ１〜Ｘｎに出力される。例えば全画素ＰＸが映像信号に対応して同じ中間調表示を行うような場合には、これら画素電圧−Ｖs4，＋ＶS4, −ＶS4，＋ＶS4，…は映像信号書込期間Ｓ１でソース線Ｘ１〜Ｘｎに出力される映像表示用画素電圧＋Ｖs1，−ＶS1, ＋ＶS1，−ＶS1，…と逆極性であることを除いて同一である。従って、この極性を揃えれば、プリチャージ期間Ｐにおいて出力される画素電圧＋Ｖs1，−ＶS1, ＋ＶS1，−ＶS1，…に代用することができる。具体的には、プリチャージ信号の画素データＤＯの配置を変更して、黒挿入書込期間Ｋに先行する最終の映像信号書込期間Ｓ４で奇数番目のソース線Ｘ１，Ｘ３，Ｘ５，…に出力される画素電圧−Ｖs4，−Ｖs4，−Ｖs4，…をプリチャージ期間Ｐにおいて偶数番目のソース線Ｘ２，Ｘ４，Ｘ６，…に出力し、黒挿入書込期間Ｋに先行する最終の映像信号書込期間Ｓ４で偶数番目のソース線Ｘ２，Ｘ４，Ｘ６，…に出力される画素電圧＋Ｖs4，＋Ｖs4，＋Ｖs4，…をプリチャージ期間Ｐにおいて奇数番目のソース線Ｘ１，Ｘ３，Ｘ５，…に出力すればよい。
【００３６】
以上のように第１実施形態では、４本のゲート線Ｙｉ〜Ｙｉ＋３が黒挿入書込用に駆動される黒挿入書込期間Ｋと４本のゲート線Ｙ１〜Ｙ４の１つがこの黒挿入書込期間Ｋに続いて映像信号書込用に駆動される最初の映像信号書込期間Ｓ１との間にプリチャージ期間Ｐが設けられ、複数のソース線Ｘ１〜Ｘｎの電位がこのプリチャージ期間Ｐにおいて中間調表示用レベルに設定される。ソース線Ｘ１〜Ｘｎの電位が黒挿入書込期間Ｋに黒信号に対応して例えば黒表示用レベルに設定される場合、ソース線Ｘ１〜Ｘｎの電位はこの黒挿入書込期間Ｋに続くプリチャージ期間Ｐに黒表示用レベルから中間調表示用レベルに向って遷移する。プリチャージ期間Ｐが黒表示用レベルから中間調表示用レベルまでの遷移に必要な期間に対して不足しても、ソース線Ｘ１〜Ｘｎの電位がこのプリチャージ期間Ｐに続く最初の映像信号書込期間Ｓ１に確実に中間調表示用レベルに到達することができ、液晶画素ＰＸに対する画素電圧の書込み誤差の発生を防止する。従って、黒挿入書込みに続いて映像信号書込みを行う場合に発生する横筋を低減できる。
【００３７】
ちなみに、ゲート線Ｙｉ〜Ｙｉ＋３が駆動される黒挿入書込期間Ｋでの書込不足により十分な黒表示ができない場合には、例えば黒挿入期間内で同極性となる後続の黒挿入書込期間Ｋを利用して再度ゲート線Ｙｉ〜Ｙｉ＋３を駆動することによりこの書込不足を解消することができる。
【００３８】
次に、図５を参照して、図４に示す４Ｈ１Ｖ反転形式の黒挿入駆動の変形例について説明する。図４に示すように、４水平期間が黒挿入書込期間Ｋ，プリチャージ期間Ｐ，および映像信号書込期間Ｓ１，Ｓ２，Ｓ３，Ｓ４に割当てるために６等分される場合、黒挿入駆動が実質的に１．５倍速駆動となり、黒挿入書込期間Ｋや映像信号書込期間Ｓ１，Ｓ２，Ｓ３，Ｓ４が図３に示す場合よりも短くなる。従って、全画素ＰＸを同じ中間調の輝度とするベタ表示以外で書込み誤差が増大することになる。例えば、黒ウインドウを表示しその周囲の背景全体を中間調とするベタ表示として、黒ウインドウと背景との境界線が丁度ゲート線Ｙ２およびＹ３に対応した水平画素ライン間に位置するような場合、黒挿入のために生じたような大きなソース線電位の遷移が映像信号書込期間Ｓ２に続映像信号書込期間Ｓ３でも生じ、書込み不足の水平画素ラインが滲んで見えてしまう。
【００３９】
このため、図５に示す変形例では、８水平期間が黒挿入書込期間Ｋ、プリチャージ期間Ｐ、映像信号書込期間Ｓ１〜Ｓ８に割当てるために１０等分される。すなわち、黒挿入書込期間Ｋおよびプリチャージ期間Ｐが８水平期間毎に挿入される。このようにすると、黒挿入駆動を図３に示す黒挿入駆動と同様な１．２５倍速に実質的に低減できる。従って、黒挿入書込期間Ｋに続く映像信号書込期間Ｓ１において必要とされる大きなソース線電位の遷移により生じる横筋をなくし、さらに映像信号書込期間Ｓ１〜Ｓ８相互で行われる映像信号書込みの違いにより生じる滲みも低減できる。
【００４０】
この変形例において、８本のゲート線Ｙｉ〜Ｙｉ＋７は８水平画素ラインに対する黒挿入書込用に黒挿入書込期間Ｋにおいて並列的に駆動され、さらに少なくとも黒挿入期間が黒挿入書込みから経過した後に再び映像信号書込期間Ｓ１〜Ｓ８において映像信号書込用に順次駆動される。しかしながら、映像信号書込は８水平画素ラインに対して並列的に行われないため、第１水平画素ラインの黒挿入期間と第８水平画素ラインの黒挿入期間との間に７映像信号書込期間分の差が生じ、これが液晶表示パネルＤＰ上の輝度差による黒帯として認識されてしまうおそれがある。これは、ゲート線Ｙ１〜Ｙ８に対応する８水平画素ラインでも同様である。このため、図５に示すように、例えばゲート線Ｙ１〜Ｙ８がプリチャージ期間Ｐに駆動され、映像信号書込みがこのプリチャージ期間Ｐ続く映像信号書込期間Ｓ１〜Ｓ８においてこれらゲート線Ｙ１〜Ｙ８に対応する８水平画素ラインに対して順次行われる。このようにすると、これら８水平画素ラインの全てについて黒挿入期間および映像信号表示期間の割合を略均等にすることができ、８水平画素ライン間に生じる不所望な輝度差が黒帯として認識されることがなくなる。
【００４１】
要約すると、図４に示す４Ｈ１Ｖ反転形式の黒挿入駆動では、ゲート線Ｙ１〜Ｙｍのいずれもプリチャージ期間Ｐにおいて駆動されない。これに対して、図５に示す変形例では、ゲート線Ｙ１〜Ｙｍが８本ずつ駆動され、プリチャージ信号に対応した映像信号書込みを８水平画素ラインに対して一時的に行う。これにより、通常であれば、黒挿入書込用に５本を越える数のゲート線を並列的に駆動したときに不所望な輝度差が生じて黒帯として認識される結果となる。しかし、この変形例では、映像信号書込みがプリチャージ期間Ｐにおいても行われるため、このような問題を回避して黒ウインドウ表示時に背景との境界に生じる滲みを改善することができる。
【００４２】
以下、本発明の第２実施形態に係る液晶表示装置について添付図面を参照して説明する。
【００４３】
図６はこの液晶表示装置の回路構成を概略的に示す。この液晶表示装置は、以下に説明する事項を除いて第１実施形態の液晶表示装置と同様に構成される。図６では、第１実施形態と同様な部分を同一参照符号で表し、その詳細な説明を省略する。
【００４４】
図６に示す液晶表示装置では、マルチプレクサ３０がソースドライバＸＤおよび複数のソース線Ｘ１〜Ｘｎ間に配置される。ゲートドライバＹＤおよびソースドライバＸＤは第１実施形態と同様に液晶表示パネルＤＰ上に配置されてもよいが、ここでは液晶表示パネルＤＰの外部に配置されている。カラーフィルタ層ＣＦは複数の画素電極ＰＥの列にそれぞれ対向して行方向に繰返し並べたストライプ状の赤着色層、緑着色層、および青着色層を含む。ここで、赤着色層は第１，４，７，…列の画素電極ＰＥに対向し、これら画素電極ＰＥに対応する液晶画素ＰＸを赤画素Ｒに設定して、赤画素列Ｒ１，Ｒ２，Ｒ３，…を構成させる。緑着色層は第２，５，８，…列の画素電極ＰＥに対向し、これら画素電極ＰＥに対応する液晶画素ＰＸを緑画素Ｇに設定して、緑画素列Ｇ１，Ｇ２，Ｇ３，…を構成させる。青着色層は第３，６，９，…列の画素電極ＰＥに対向し、これら画素電極ＰＥに対応する液晶画素ＰＸを青画素Ｂに設定して青画素列Ｂ１，Ｂ２，Ｂ３，…を構成させる。
【００４５】
尚、各液晶画素ＰＸの配線構造、複数の蓄積容量線Ｃ１〜Ｃｍ、および蓄積容量Ｃstは第１実施形態と同様であるが、図６において各液晶画素ＰＸの配線構造は簡略的に描かれ、複数の蓄積容量線Ｃ１〜Ｃｍおよび蓄積容量Ｃstは省略されている。
【００４６】
ソースドライバＸＤは、第１実施形態において簡略的に説明したが、実際にはコントローラ回路５から供給される各水平画素ラインに対する画素データＤＯを画素電圧Ｖsに変換するＤ／Ａ変換部２１および、Ｄ／Ａ変換部２１から得られる画素電圧Ｖsをソース線Ｘ１〜Ｘｎにそれぞれ出力する出力バッファ部２２を含む。出力バッファ部２２は、複数のソース線Ｘ１，Ｘ２，Ｘ３，…の総数の整数分の１、例えば１／２の出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，…をソースドライバ２０の出力端として有する。
【００４７】
マルチプレクサ３０は、出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，…の各々から２回に分けて出力される同色、同極性の２画素電圧を６列おきの同色、同極性画素列に対して設けられた２ソース線に一対のアナログスイッチを介して分配する構成である。具体的には、アナログスイッチＡＳＷ１，ＡＳＷ４，ＡＳＷ５，ＡＳＷ８，ＡＳＷ９，ＡＳＷ１２，…が第１ソース線群であるソース線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…と出力バッファＤ１，Ｄ４，Ｄ５，Ｄ２，Ｄ３，Ｄ６，…との間に接続され、コントローラ回路５から供給される制御信号ＣＴＬ０により制御される。残りのアナログスイッチＡＳＷ２，ＡＳＷ３，ＡＳＷ６，ＡＳＷ７，ＡＳＷ１０，ＡＳＷ１１，…は第２ソース線群であるソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…と出力バッファＤ２，Ｄ３，Ｄ６，Ｄ１，Ｄ４，Ｄ５，…との間に接続され、コントローラ回路５から供給される制御信号ＣＴＬ１により制御される。例えば制御信号ＣＴＬ０が立ち下がると、アナログスイッチＡＳＷ１，ＡＳＷ４，ＡＳＷ５，ＡＳＷ８，ＡＳＷ９，ＡＳＷ１２，…が全て導通して、ソース線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…を出力バッファＤ１，Ｄ４，Ｄ５，Ｄ２，Ｄ３，Ｄ６，…に電気的に接続する。他方、制御信号ＣＴＬ１が立ち下がると、アナログスイッチＡＳＷ２，ＡＳＷ３，ＡＳＷ６，ＡＳＷ７，ＡＳＷ１０，ＡＳＷ１１，…が全て導通して、ソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…を出力バッファＤ２，Ｄ３，Ｄ６，Ｄ１，Ｄ４，Ｄ５，…に電気的に接続する。
【００４８】
図７はマルチプレクサ３０を用いて行われる一般的な４Ｈ１Ｖ反転形式の黒挿入駆動を比較例として示す。この黒挿入駆動では、黒挿入書込みおよび映像信号書込みが４水平期間毎に４水平画素ラインに対して行われ、これら黒挿入書込みおよび映像信号書込みの極性が４水平期間（４Ｈ）および１フレーム期間（１Ｖ）毎に反転される。４水平期間は図７に示すように５等分され、第１の４Ｈ／５期間が黒挿入書込期間Ｋに割当てられ、第２，第３，第４，および第５の４Ｈ／５期間がそれぞれ映像信号書込期間Ｓ１，Ｓ２，Ｓ３，Ｓ４に割当てられる。制御信号ＣＴＬ０およびＣＴＬ１は黒挿入書込期間Ｋにおいて一緒に立ち下がる。また、制御信号ＣＴＬ０は映像信号書込期間Ｓ１，Ｓ２，Ｓ３，Ｓ４の各々の前半において立下り、制御信号ＣＴＬ１は映像信号書込期間Ｓ１，Ｓ２，Ｓ３，Ｓ４の各々の後半において立下る。
【００４９】
黒挿入書込期間Ｋでは、黒信号が４水平画素ラインの各々に対する画素データＤＯとしてソースドライバＸＤに供給される。ソースドライバＸＤはこれら画素データＤＯを階調基準電圧ＶＲＥＦを用いて画素列毎に逆極性に設定される黒表示用画素電圧＋Ｖk，−Ｖk, ＋Ｖk，−Ｖk，…に変換しそれぞれソース線Ｘ１〜Ｘｎに出力する。他方、ゲートドライバＹＤはこの間に４個のゲートパルスを４本のゲート線Ｙｉ〜Ｙｉ+３に出力して、ゲート線Ｙｉ〜Ｙｉ+３に接続された画素スイッチング素子Ｔを全て導通させる。さらに、制御信号ＣＴＬ０およびＣＴＬ１が一緒に立下るため、黒表示用画素電圧＋Ｖk，−Ｖk, ＋Ｖk，−Ｖk，…がこの間にソース線Ｘ１〜Ｘｎからこれらスイッチング素子Ｔを介して４水平画素ラインの各々の画素ＰＸにそれぞれ印加される。（尚、本実施形態は、第１実施形態と同様にゲート線Ｙ１〜Ｙｍの各々が図１３に示す形式とは逆にゲートパルスの立下りにより駆動される形式になっている。）
映像信号書込期間Ｓ１の前半では、映像信号が黒挿入書込とは異なる４水平画素ラインのうちの第１水平画素ラインの半分に対する画素データＤＯとしてソースドライバＸＤに供給される。ソースドライバＸＤはこれら画素データＤＯを階調基準電圧ＶＲＥＦを用いて画素列毎に逆極性に設定される映像表示用画素電圧＋Ｖs10，−ＶS10, ＋ＶS10，−ＶS10，…に変換してそれぞれ出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，…から出力する。これら映像表示用画素電圧＋Ｖs10，−ＶS10, ＋ＶS10，−ＶS10，…はアナログスイッチＡＳＷ１，ＡＳＷ４，ＡＳＷ５，ＡＳＷ８，ＡＳＷ９，ＡＳＷ１２，…を介してソース線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…に供給される。映像信号書込期間Ｓ１の後半では、映像信号が上述の第１水平画素ラインの残り半分に対する画素データＤＯとしてソースドライバＸＤに供給される。ソースドライバＸＤはこれら画素データＤＯを階調基準電圧ＶＲＥＦを用いて画素列毎に逆極性に設定される映像表示用画素電圧＋Ｖs11，−ＶS11, ＋ＶS11，−ＶS11，…に変換してそれぞれ出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，…から出力する。これら映像表示用画素電圧＋Ｖs11，−ＶS11, ＋ＶS11，−ＶS11，…はアナログスイッチＡＳＷ２，ＡＳＷ３，ＡＳＷ６，ＡＳＷ７，ＡＳＷ１０，ＡＳＷ１１，…を介してソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…に供給される。他方、ゲートドライバＹＤは映像信号書込期間Ｓ１において持続的に単一のゲートパルスを例えばゲート線Ｙ１に出力して、ゲート線Ｙ１に接続された画素スイッチング素子Ｔを全て導通させる。従って、映像表示用画素電圧＋Ｖs10，−ＶS10, ＋ＶS10，−ＶS10，…が映像信号書込期間Ｓ１の前半においてＸ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…から第１水平画素ラインの半分の対応画素ＰＸにそれぞれ印加され、映像表示用画素電圧＋Ｖs11，−ＶS11, ＋ＶS11，−ＶS11，…が映像信号書込期間Ｓ１の後半においてソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…から第１水平画素ラインの残り半分の対応画素ＰＸにそれぞれ印加される。後続の映像信号書込期間Ｓ２，Ｓ３，Ｓ４での動作は映像信号書込期間Ｓ１での動作と同様の形式で繰り返される。
【００５０】
この結果、映像表示用画素電圧＋Ｖs20，−ＶS20, ＋ＶS20，−ＶS20，…が映像信号書込期間Ｓ２の前半においてＸ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…から第２水平画素ラインの半分の対応画素ＰＸにそれぞれ印加され、映像表示用画素電圧＋Ｖs21，−ＶS21, ＋ＶS21，−ＶS21，…が映像信号書込期間Ｓ２の後半においてソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…から第２水平画素ラインの残り半分の対応画素ＰＸにそれぞれ印加される。
【００５１】
続いて、映像表示用画素電圧＋Ｖs30，−ＶS30, ＋ＶS30，−ＶS30，…が映像信号書込期間Ｓ３の前半においてＸ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…から第３水平画素ラインの半分の対応画素ＰＸにそれぞれ印加され、映像表示用画素電圧＋Ｖs31，−ＶS31, ＋ＶS31，−ＶS31，…が映像信号書込期間Ｓ３の後半においてソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…から第３水平画素ラインの残り半分の対応画素ＰＸにそれぞれ印加される。
【００５２】
続いて、映像表示用画素電圧＋Ｖs40，−ＶS40, ＋ＶS40，−ＶS40，…が映像信号書込期間Ｓ４の前半においてＸ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…から第４水平画素ラインの半分の対応画素ＰＸにそれぞれ印加され、映像表示用画素電圧＋Ｖs41，−ＶS41, ＋ＶS41，−ＶS41，…が映像信号書込期間Ｓ４の後半においてソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…から第４水平画素ラインの残り半分の対応画素ＰＸにそれぞれ印加される。
【００５３】
このような動作は４水平期間単位に画素電圧極性を反転させて繰り返される。画素電圧極性は、さらに１フレーム期間単位に反転される。ここで、第１水平画素ラインの黒挿入書込みから第１水平画素ラインの映像信号書込までの黒挿入期間が１フレーム期間の２０％程度に設定される。
【００５４】
図７に示す黒挿入駆動において、ソース線Ｘ１，Ｘ７の電位に注目すると、黒挿入書込期間Ｋにおいて画素電圧＋Ｖkに設定された後、ソース線Ｘ１，Ｘ７の電位が図７に示す丸印のあたりで主に遷移する。すなわち、ソース線Ｘ１は第１映像信号書込期間Ｓ１の前半において画素電圧＋Ｖkに等しいレベルから画素電圧＋Ｖs10に等しいレベルに遷移し、第２映像信号書込期間Ｓ２の前半において画素電圧＋Ｖs10に等しいレベルから画素電圧＋Ｖs20に等しいレベルに遷移し、第３映像信号書込期間Ｓ３の前半において画素電圧＋Ｖs20に等しいレベルから画素電圧＋Ｖs30に等しいレベルに遷移し、第４映像信号書込期間Ｓ４の前半において画素電圧＋Ｖs30に等しいレベルから画素電圧＋Ｖs40に等しいレベルに遷移する。また、ソース線Ｘ１は第１映像信号書込期間Ｓ１の後半において画素電圧＋Ｖkに等しいレベルから画素電圧＋Ｖs11に等しいレベルに遷移し、第２映像信号書込期間Ｓ２の後半において画素電圧＋Ｖs11に等しいレベルから画素電圧＋Ｖs21に等しいレベルに遷移し、第３映像信号書込期間Ｓ３の後半において画素電圧＋Ｖs21に等しいレベルから画素電圧＋Ｖs31に等しいレベルに遷移し、第４映像信号書込期間Ｓ４の後半において画素電圧＋Ｖs31に等しいレベルから画素電圧＋Ｖs41に等しいレベルに遷移する。
【００５５】
画素電圧＋Ｖkは黒表示に用いられる最大レベルであり、画素電圧＋Ｖs10，＋Ｖs11は主に中間調である映像表示に用いられて最大レベルより小さいレベルである。従って、＋Ｖkおよび＋Ｖs10間の電位差が＋Ｖs10および＋Ｖs20間，＋Ｖs20および＋Ｖs30間，＋Ｖs30および＋Ｖs40間の電位差に比べて大きくなり、映像信号書込期間Ｓ１の前半での遷移時間が映像信号書込期間Ｓ２，Ｓ３，Ｓ４の前半での遷移時間よりも長くなる。また、＋Ｖkおよび＋Ｖs11間の電位差が＋Ｖs11および＋Ｖs21間，＋Ｖs21および＋Ｖs31間，＋Ｖs31および＋Ｖs41間の電位差に比べて大きくなり、映像信号書込期間Ｓ１の後半での遷移時間が映像信号書込期間Ｓ２，Ｓ３，Ｓ４の後半での遷移時間よりも長くなる。このため、ソースドライバＸＤの負荷となるソース線Ｘ１，Ｘ７の時定数が大きい場合に、ソース線Ｘ１，Ｘ７の遷移中に映像信号書込期間Ｓ１の前半および後半がそれぞれ終了し、画素電圧の書込み誤差を生じることになる。映像信号書込期間Ｓ１の前半および後半の各々は４Ｈ／１０期間となるため、この書込み誤差がより顕著となる。従って、横筋の発生がマルチプレクサ３０の利用によって深刻なものとなる。
【００５６】
図６に示す表示制御回路ＣＮＴは上述の書込み誤差を生じさせないために図８に示す４Ｈ１Ｖ反転形式の黒挿入駆動を行う。この黒挿入駆動では、図７に示す黒挿入駆動と同様に、黒挿入書込みおよび映像信号書込みが４水平期間毎に４水平画素ラインに対して行われ、これら黒挿入書込みおよび映像信号書込みの極性が４水平期間（４Ｈ）および１フレーム期間（１Ｖ）毎に反転される。これに対して、４水平期間は図８に示すように６等分され、第１の４Ｈ／６期間が黒挿入書込期間Ｋに割当てられ、第２の４Ｈ／６期間がプリチャージ期間Ｐに割当てられ、第３，第４，第５，および第６の４Ｈ／６期間がそれぞれ映像信号書込期間Ｓ１，Ｓ２，Ｓ３，Ｓ４に割当てられる。すなわち、表示制御回路ＣＮＴは４本のゲート線Ｙｉ〜Ｙｉ+３が黒挿入書込用に駆動される黒挿入書込期間Ｋと４本のゲート線Ｙ１〜Ｙ４の１つがこの黒挿入書込期間Ｋに続いて映像信号書込用に駆動される最初の映像信号書込期間Ｓ１との間にプリチャージ期間Ｐを設け、このプリチャージ期間Ｐの前半および後半において複数のソース線Ｘ１〜Ｘｎの電位を半分ずつ中間調表示用レベルに遷移させるように構成されている。
【００５７】
ソースドライバＸＤおよびゲートドライバＹＤは、黒挿入書込期間Ｋおよび映像信号書込期間Ｓ１，Ｓ２，Ｓ３，Ｓ３において図７に示す４Ｈ１Ｖ反転方式の黒挿入駆動と同様に動作する。これに対して、プリチャージ期間Ｐの前半では、プリチャージ信号がソース線Ｘ１〜Ｘｎの半分に割当てられた画素データＤＯとしてソースドライバＸＤに供給される。ソースドライバＸＤはこれら画素データＤＯを階調基準電圧ＶＲＥＦを用いて画素列毎に逆極性に設定される例えば映像表示用画素電圧＋Ｖs10，−ＶS10, ＋ＶS10，−ＶS10，…に変換してそれぞれ出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，…から出力する。これら映像表示用画素電圧＋Ｖs10，−ＶS10, ＋ＶS10，−ＶS10，…はアナログスイッチＡＳＷ１，ＡＳＷ４，ＡＳＷ５，ＡＳＷ８，ＡＳＷ９，ＡＳＷ１２，…を介してソース線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…に供給される。プリチャージ期間Ｐの後半では、プリチャージ信号がソース線Ｘ１〜Ｘｎの残り半分に割当てられた画素データＤＯとしてソースドライバＸＤに供給される。ソースドライバＸＤはこれら画素データＤＯを階調基準電圧ＶＲＥＦを用いて画素列毎に逆極性に設定される映像表示用画素電圧＋Ｖs11，−ＶS11, ＋ＶS11，−ＶS11，…に変換してそれぞれ出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，…から出力する。これら映像表示用画素電圧＋Ｖs11，−ＶS11, ＋ＶS11，−ＶS11，…はアナログスイッチＡＳＷ２，ＡＳＷ３，ＡＳＷ６，ＡＳＷ７，ＡＳＷ１０，ＡＳＷ１１，…を介してソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…に供給される。他方、ゲートドライバＹＤはこのプリチャージ間の前半および後半に例えばゲート線Ｙ１〜Ｙｍのいずれにもゲートパルスを出力せず、ゲート線Ｙ１〜Ｙｍに接続された画素スイッチング素子Ｔを全て非導通に維持する。プリチャージ信号はプリチャージ期間Ｐの前半および後半においてソース線Ｘ１〜Ｘｎの半分の電位および残り半分の電位を黒表示よりも映像表示に近い中間調表示用レベルに向って予め遷移させるためのものである。ここでは、映像表示用画素電圧＋Ｖs10，−ＶS10, ＋ＶS10，−ＶS10，…および映像表示用画素電圧＋Ｖs11，−ＶS11, ＋ＶS11，−ＶS11，…が映像信号書込期間Ｓ１の前半および後半にそれぞれ設定されるレベルと等価な中間調表示用レベルを得る場合の例としてプリチャージ期間Ｐ１の前半および後半にソース線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…およびソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…にそれぞれ出力される。
【００５８】
ソース線Ｘ１，Ｘ７の電位は、プリチャージ期間Ｐの前半および後半において画素電圧＋Ｖkに等しいレベルから画素電圧＋Ｖs10，＋Ｖs11に等しいレベルに向って遷移する。プリチャージ期間の前半および後半がこれら遷移の途中で終了してしまっても、ソース線Ｘ１，Ｘ７の電位はさらに映像信号書込期間Ｓ１の前半および後半において画素電圧＋Ｖs10，＋Ｖs11に等しいレベルに向って遷移する。図８に示す映像信号書込期間Ｓ１の前半および後半の各々の長さは、図７に示す映像信号書込期間Ｓ１の前半および後半の各々に割当てられた４Ｈ／１０期間よりも短い４Ｈ／１２期間という長さであるが、プリチャージ期間Ｐの前半および後半にそれぞれ割当てられた４Ｈ／１２期間という長さが映像信号書込期間Ｓ１の前半および後半の長さにそれぞれ追加され、ソース線Ｘ１，Ｘ７の電位がこれらを合計した８Ｈ／１２期間（＝４Ｈ／６期間）において画素電圧＋Ｖkに等しいレベルから画素電圧＋Ｖs10，＋Ｖs11にそれぞれ等しいレベルまで遷移すればよいことになる。これにより、映像信号書込期間Ｓ１の前半および後半の終了時点までにソース線Ｘ１，Ｘ７の電位をそれぞれ確実に画素電圧＋Ｖs10，＋Ｖs11に等しいレベルに遷移させ、これらソース線Ｘ１，Ｘ７を介して行われる画素電圧＋Ｖs10，＋Ｖs11の書込み誤差をなくすことが可能である。これは、残りのソース線でも同様である。
【００５９】
尚、ソースドライバＸＰはプリチャージ期間Ｐの前半において画素電圧＋Ｖs10，−ＶS10, ＋ＶS10，−ＶS10，…以外の画素電圧をソース線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…に出力して、これらソース線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…の電位を黒表示よりも映像表示に近い任意の中間調表示用レベルに遷移させてもよい。また、ソースドライバＸＰはプリチャージ期間Ｐの後半において画素電圧＋Ｖs11，−ＶS11, ＋ＶS11，−ＶS11，…以外の画素電圧をこれらソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…に出力して、これらソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…の電位を黒表示よりも映像表示に近い任意の中間調表示用レベルに遷移させてもよい。通常は、このためにフレームメモリが必要となるが、上述したようにプリチャージ期間Ｐの前半および後半において画素電圧＋Ｖs10，−ＶS10, ＋ＶS10，−ＶS10，…および画素電圧＋Ｖs11，−ＶS11, ＋ＶS11，−ＶS11，…を出力したり、次に説明するようにすればこのフレームメモリを不要にできる。
【００６０】
図８では省略されているが、例えば黒表示用画素電圧＋Ｖk，−Ｖk, ＋Ｖk，−Ｖk，…がソースドライバＸＤから出力される黒挿入書込期間Ｋに先行する最終の映像信号書込期間Ｓ４の前半および後半では、逆極性に設定された映像表示用画素電圧−Ｖs40，＋ＶS40, −ＶS40，＋ＶS40，…および映像表示用画素電圧−Ｖs41，＋ＶS41, −ＶS41，＋ＶS41，…がソースドライバＸＰからソース線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…およびソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…に出力される。例えば全画素ＰＸが映像信号に対応して同じ中間調表示を行うような場合には、これら画素電圧−Ｖs40，＋ＶS40, −ＶS40，＋ＶS40，…および画素電圧−Ｖs41，＋ＶS41, −ＶS41，＋ＶS41，…は映像信号書込期間Ｓ１の前半および後半でソース線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…およびソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…にそれぞれ出力される映像表示用画素電圧＋Ｖs10，−ＶS10, ＋ＶS10，−ＶS10，…および画素電圧＋Ｖs11，−ＶS11, ＋ＶS11，−ＶS11，…と逆極性であることを除いて同一である。従って、これら極性を揃えれば、プリチャージ期間Ｐの前半および後半において出力される画素電圧＋Ｖs10，−ＶS10, ＋ＶS10，−ＶS10，…および画素電圧＋Ｖs11，−ＶS11, ＋ＶS11，−ＶS11，…にそれぞれ代用することができる。この場合、例えばソース線Ｘ４用の画素電圧＋ＶS40がソース線Ｘ１に出力され、ソース線Ｘ７用の画素電圧＋ＶS41がソース線Ｘ１に出力されることになる。
【００６１】
以上のように第２実施形態では、４本のゲート線Ｙｉ〜Ｙｉ＋３が黒挿入書込用に駆動される黒挿入書込期間Ｋと４本のゲート線Ｙ１〜Ｙ４の１つがこの黒挿入書込期間Ｋに続いて映像信号書込用に駆動される最初の映像信号書込期間Ｓ１との間にプリチャージ期間Ｐが設けられ、複数のソース線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…およびソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…の電位がこのプリチャージ期間Ｐの前半および後半においてそれぞれ中間調表示用レベルに設定される。ソース線Ｘ１〜Ｘｎが黒挿入書込期間Ｋに黒信号に対応して例えば黒表示用レベルに設定される場合、ソース線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…の電位およびソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…の電位はこの黒挿入書込期間Ｋに続くプリチャージ期間Ｐの前半および後半に黒表示用レベルから中間調表示用レベルに向って遷移する。プリチャージ期間Ｐの前半および後半の各々が黒表示用レベルから中間調表示用レベルまでの遷移に必要な期間に対して不足しても、ソース線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…の電位およびソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…の電位がこのプリチャージ期間Ｐに続く最初の映像信号書込期間Ｓ１の前半および後半に確実に中間調表示用レベルに到達することができ、液晶画素ＰＸに対する画素電圧の書込み誤差の発生を防止する。従って、第１実施形態と同様に黒挿入書込みに続いて映像信号書込みを行う場合に発生する横筋を低減できる。
【００６２】
ちなみに、ゲート線Ｙｉ〜Ｙｉ＋３が駆動される黒挿入書込期間Ｋでの書込不足により十分な黒表示ができない場合には、第１実施形態で説明したように、例えば黒挿入期間内で同極性となる後続の黒挿入書込期間Ｋを利用して再度ゲート線Ｙｉ〜Ｙｉ＋３を駆動することによりこの書込不足を解消することができる。
【００６３】
次に、図９を参照して、図８に示す４Ｈ１Ｖ反転形式の黒挿入駆動の第１変形例について説明する。この変形例では、プリチャージ期間Ｐがこのプリチャージ期間Ｐは図８に示す前半および後半に分割されず、図９に示すように黒挿入書込期間Ｋおよび映像信号書込期間Ｓ１，Ｓ２，Ｓ３，Ｓ４の各々よりも短い長さ、例えば半分の長さ（＝４Ｈ／１１）に設定される。具体的には、図８に示す黒挿入駆動と同様に、黒挿入書込みおよび映像信号書込みが４水平期間毎に４水平画素ラインに対して行われ、これら黒挿入書込みおよび映像信号書込みの極性が４水平期間（４Ｈ）および１フレーム期間（１Ｖ）毎に反転される。これに対して、４水平期間は図９に示すように実質的に１１等分され、最初の８Ｈ／１１期間が黒挿入書込期間Ｋに割当てられ、これに続く４Ｈ／１１期間がプリチャージ期間Ｐに割当てられ、さらにこれに続く４つの８Ｈ／１１期間がそれぞれ映像信号書込期間Ｓ１，Ｓ２，Ｓ３，Ｓ４に割当てられる。すなわち、表示制御回路ＣＮＴは４本のゲート線Ｙｉ〜Ｙｉ+３が黒挿入書込用に駆動される黒挿入書込期間Ｋと４本のゲート線Ｙ１〜Ｙ４の１つがこの黒挿入書込期間Ｋに続いて映像信号書込用に駆動される最初の映像信号書込期間Ｓ１との間にプリチャージ期間Ｐを設け、このプリチャージ期間Ｐにおいて複数のソース線Ｘ１〜Ｘｎの電位を中間調表示用レベルに設定するように構成されている。このため、ゲートドライバＹＤはこのプリチャージ間Ｐにおいてゲート線Ｙ１〜Ｙｍのいずれにもゲートパルスを出力せず、ゲート線Ｙ１〜Ｙｍに接続された画素スイッチング素子Ｔを全て非導通に維持する。プリチャージ信号はプリチャージ期間Ｐにおいてソース線Ｘ１〜Ｘｎの電位を黒表示よりも映像表示に近い中間調表示用レベルに向って予め遷移させるためのものである。ここでは、映像表示用画素電圧＋Ｖs10，−ＶS10, ＋ＶS10，−ＶS10，…が映像信号書込期間Ｓ１の前半および後半にそれぞれ設定されるレベルと略等価な中間調表示用レベルを得る場合の例としてプリチャージ期間Ｐ１においてソース線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…およびソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…にそれぞれ出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，…から出力される。制御信号ＣＴＬ０およびＣＴＬ１はプリチャージ期間Ｐにおいて一緒に立ち下がる。これにより、画素電圧＋Ｖs10，−ＶS10, ＋ＶS10，−ＶS10，…がアナログスイッチＡＳＷ１，ＡＳＷ４，ＡＳＷ５，ＡＳＷ８，ＡＳＷ９，ＡＳＷ１２，…を介してソース線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２，…に供給されると共に、アナログスイッチＡＳＷ２，ＡＳＷ３，ＡＳＷ６，ＡＳＷ７，ＡＳＷ１０，ＡＳＷ１１，…を介してソース線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…に供給される。ソース線Ｘ１，Ｘ７の電位に注目すると、黒挿入書込期間Ｋにおいて画素電圧＋Ｖkに設定された後、ソース線Ｘ１，Ｘ７の電位がプリチャージ期間Ｐにおいて図９に示す丸印のあたりで一緒に遷移する。
【００６４】
この第１変形例では、プリチャージ期間Ｐが図８に示す黒挿入駆動の場合の半分の長さに設定されるため、黒挿入書込期間Ｋおよび映像信号書込期間Ｓ１，Ｓ２，Ｓ３，Ｓ４の長さが不必要に圧縮されることを抑制する。この結果として、黒挿入駆動を１．３７５倍速に低減できる。従って、上述した黒ウインドウ表示時の境界部の滲みを図８に示す黒挿入駆動の場合よりも大幅に低減することができる。
【００６５】
尚、プリチャージ期間Ｐでは、映像表示用画素電圧＋Ｖs10，−ＶS10, ＋ＶS10，−ＶS10，…が出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，…から出力されるが、例えば全画素ＰＸが映像信号に対応して同じ中間調表示を行うような場合には、第２実施形態で説明した映像表示用画素電圧−Ｖs40，＋ＶS40, −ＶS40，＋ＶS40，…を利用してもよい。
【００６６】
図１０は図８に示す４Ｈ１Ｖ反転形式の黒挿入駆動の第２変形例を示す。第２変形例は次の事項を除いて図９に示す第１変形例と同様である。すなわち、制御信号ＣＴＬ０およびＣＴＬ１がプリチャージ期間Ｐにおいて立下ると、この状態が映像信号書込期間Ｓ１の前半および後半までそれぞれ継続される。また、ゲートドライバＹＤがゲートパルスを映像信号書込期間Ｓ１で映像信号書込みの対象となる１水平画素ラインに対応したゲート線Ｙに対してプリチャージ期間Ｐから映像信号書込期間Ｓ１に渡って継続的に出力する。
【００６７】
この第２変形例のように４Ｈ１Ｖ反転形式の黒挿入駆動を行っても、図９に示す第１変形例と同様の効果を得ることができる。
【００６８】
図１１は図８に示す４Ｈ１Ｖ反転形式の黒挿入駆動の第３変形例を示す。第３変形例は図５に示す黒挿入駆動において説明した理由で図８に示す４Ｈ１Ｖ反転形式を８Ｈ１Ｖ反転形式に変更したものである。
【００６９】
第３変形例では、８水平期間が黒挿入書込期間Ｋ、プリチャージ期間Ｐ、映像信号書込期間Ｓ１〜Ｓ８に割当てるために１０等分される。すなわち、黒挿入書込期間Ｋおよびプリチャージ期間Ｐが８水平期間毎に挿入される。このようにすると、黒挿入駆動を図３に示す黒挿入駆動と同様な１．２５倍速に実質的に低減できる。従って、黒挿入書込期間Ｋに続く映像信号書込期間Ｓ１において必要とされる大きなソース線電位の遷移により生じる横筋をなくし、さらに映像信号書込期間Ｓ１〜Ｓ８相互で行われる映像信号書込みの違いにより生じる滲みも低減できる。
【００７０】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲でさらに様々に変形可能である。
【００７１】
上述の実施形態および変形例は、例えば必要に応じて選択的に組み合わせてもよい。
【００７２】
また、図６に示すマルチプレクサ３０は、出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，…の各々から２回に分けて出力される同色、同極性の２画素電圧を６列おきの同色、同極性画素列に対して設けられた２ソース線に一対のアナログスイッチを介して分配するように構成されている。すなわち、プリチャージ期間Ｐにおいてソース線Ｘ１〜Ｘｎに設定する電位は、図６に示すようにこれらソース線Ｘ１〜Ｘｎの電位が印加される液晶画素ＰＸの色および駆動極性に整合させることが好ましいが、本発明の効果は色の整合性に関係なく得られる。従って、マルチプレクサ３０は、例えば図１２に示すクロスセレクト方式に変更してもよい。この場合、マルチプレクサ３０が出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，…の各々から２回に分けて出力される同極性の２画素電圧を１列おきの同極性画素列に対して設けられた２ソース線に一対のアナログスイッチを介して分配するように構成される。また、マルチプレクサ３０は各出力バッファの出力を２本のソース線に選択的に分配する構成だけでなく、３本、４本、あるいはそれ以上の数のソース線に選択的に分配するように構成にしてもよい。
【００７３】
また、上述の実施形態では、４Ｈ１Ｖ反転形式あるいは８Ｈ１Ｖ反転形式の黒挿入駆動について説明されている。しかし、プリチャージ期間Ｐが黒挿入駆動において黒挿入書込期間とこれに続く最初の映像書込期間との間に設ければ、背景技術で説明したように、ｎを自然数として、ｎ水平期間当り（ｎ＋１）回の書込み（１回の黒挿入書込みおよびｎ回の映像信号書込み）を行う（ｎ＋１）／ｎ倍速駆動である他の黒挿入駆動でも本発明の効果が得られる。
【００７４】
さらに、上述の実施形態において、液晶表示パネルは黒挿入駆動がベンド配向からスプレイ配向への液晶分子の逆転移を防止するために行われるＯＣＢモードであったが、本発明は映像信号書込みが非映像信号書込みに続いて行われる例えばＴＮモード、ＭＶＡモード、ＩＰＳモード、ＰＶＡモード、ＡＳＶモード、その他の液晶モードの液晶表示パネルに適用可能である。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１実施形態に係る液晶表示装置の回路構成を概略的に示す図である。
【図２】図１に示す液晶表示パネルの断面構造を概略的に示す図である。
【図３】図１に示す液晶表示パネルに対して行われる一般的な４Ｈ１Ｖ反転形式の黒挿入駆動を比較例として示すタイムチャートである。
【図４】図１に示す表示制御回路ＣＮＴによって行われる４Ｈ１Ｖ反転形式の黒挿入駆動を示すタイムチャートである。
【図５】図４に示す４Ｈ１Ｖ反転形式の黒挿入駆動の変形例を示すタイムチャートである。
【図６】本発明の第２実施形態に係る液晶表示装置の回路構成を概略的に示す図である。
【図７】図６に示すマルチプレクサを用いて行われる一般的な４Ｈ１Ｖ反転形式の黒挿入駆動を比較例として示すタイムチャートである。
【図８】図６に示す表示制御回路によって行われる４Ｈ１Ｖ反転形式の黒挿入駆動を示すタイムチャートである。
【図９】図８に示す４Ｈ１Ｖ反転形式の黒挿入駆動の第１変形例を示すタイムチャートである。
【図１０】図８に示す４Ｈ１Ｖ反転形式の黒挿入駆動の第２変形例を示すタイムチャートである。
【図１１】図８に示す４Ｈ１Ｖ反転形式の黒挿入駆動の第３変形例を示すタイムチャートである。
【図１２】図６に示すマルチプレクサがクロスセレクト方式に変更された例を示す図である。
【図１３】一般的な４Ｈ１Ｖ反転形式の黒挿入駆動例を示す。
【符号の説明】
【００７６】
１…アレイ基板、２…対向基板、３…液晶層、５…コントローラ回路、ＢＬ…バックライト、ＤＰ…液晶表示パネル、ＰＥ…画素電極、ＣＥ…共通電極、Ｃlc…液晶容量、Ｃst…蓄積容量、ＰＸ…液晶画素、Ｔ…画素スイッチング素子、Ｙ…ゲート線、Ｘ…ソース線、ＹＤ…ゲートドライバ、ＸＤ…ソースドライバ。
【図１】
2008015179.tif 000003
【図２】
2008015179.tif 000004
【図３】
2008015179.tif 000005
【図４】
2008015179.tif 000006
【図５】
2008015179.tif 000007
【図６】
2008015179.tif 000008
【図７】
2008015179.tif 000009
【図８】
2008015179.tif 000010
【図９】
2008015179.tif 000011
【図１０】
2008015179.tif 000012
【図１１】
2008015179.tif 000013
【図１２】
2008015179.tif 000014
【図１３】
2008015179.tif 000015