(57)【要約】【課題】研磨中に保護膜に割れが生じない半導体装置の製造方法、並びに、保護膜に割れのない半導体ウエハおよび半導体装置を提供する。【解決手段】半導体ウエハ１の表面のチップ領域２の各チップ３および外周の無効領域の各無効チップパターン上にそれぞれ複数に分割した保護膜１０を形成し、半導体ウエハ１を、フィルムを介してテーブル上に裏返しに載置して裏面を研磨する。【選択図】図２
2008071992.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハの複数のチップが形成されるチップ領域と該チップ領域の外周の無効領域との表面に、少なくとも前記無効領域において、それぞれ、前記チップより面積が小さくなるように分割した多数の保護膜を形成し、
前記半導体ウエハを、フィルムを介してテーブル上に裏返しに載置し、
前記半導体ウエハの裏面を研磨することを特徴とする半導体装置の製造方法。
【請求項２】
前記チップ領域の前記保護膜は、各チップ上に、それぞれ複数に分割して形成することを特徴とする請求項１に記載の半導体の製造方法。
【請求項３】
前記チップ領域の前記保護膜は、ゲート配線およびガードリングの上にのみ形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
半導体ウエハの表面のチップ領域の各チップ上に、複数に分割した保護膜をそれぞれ形成し、
前記半導体ウエハを、フィルムを介してテーブル上に裏返しに載置し、
前記半導体ウエハの裏面を研磨することを特徴とする半導体装置の製造方法。
【請求項５】
半導体ウエハの表面のチップ領域の各チップ上に、ゲート配線およびガードリングのみを覆う保護膜をそれぞれ形成し、
前記半導体ウエハを、フィルムを介してテーブル上に裏返しに載置し、
前記半導体ウエハの裏面を研磨することを特徴とする半導体装置の製造方法。
【請求項６】
複数のチップが形成され、前記チップおよび前記チップ外周の無効領域の表面に、少なくとも前記無効領域において、それぞれ、前記チップより面積が小さくなるように分割した多数の保護膜が形成され、裏面が研磨されていることを特徴とする半導体ウエハ。
【請求項７】
複数のチップが形成され、各チップの表面に、複数に分割した保護膜がそれぞれ形成され、裏面が研磨されていることを特徴とする半導体ウエハ。
【請求項８】
複数のチップが形成され、各チップの表面に、ゲート配線およびガードリングのみを覆う保護膜が形成され、裏面が研磨されていることを特徴とする半導体ウエハ。
【請求項９】
半導体の表面に複数に分割した保護膜が形成され、前記半導体の裏面が研磨されていることを特徴とする半導体装置。
【請求項１０】
半導体表面に形成したゲート配線およびガードリングの上にのみ保護膜が形成され、前記半導体の裏面が研磨されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体ウエハおよび半導体装置に関する。
【背景技術】
【０００２】
半導体ウエハの表面に素子を形成した後に、例えばポリイミド樹脂で表面に保護膜を形成し、研磨装置のテーブル上にフィルムを介して裏返しに載置して、裏面を、圧力をかけながら回転するグラインダによって研磨する半導体装置の製造方法が公知である。
【０００３】
特許文献１には、半導体ウエハを研磨する際、表面に形成した素子を保護するために、半導体ウエハ表面に保護膜を形成しており、保護膜の電極パッド部分を開口しておくことが記載されている。また、特許文献２には研磨時に素子を保護するために保護膜を形成した上にさらにテープを貼着することが記載されている。
【０００４】
【特許文献１】特開昭５９ー２２９８２９号公報
【特許文献２】特開昭６４−０６９０１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用半導体素子では、素子の厚さ、つまりはウエハの厚さを２００μｍ以下と薄くする必要があることから、従来の半導体装置の製造方法では、時として、研磨装置における砥石（グラインダ）の回転力と圧力の作用によってフィルムがたわむなどしてこれに接する保護膜に強い応力が生じ、研磨中、保護膜に割れ（亀裂）が発生していた。それはまた、研磨時間を長く要するものほど、すなわち、ウエハの厚さを薄くする必要があるものほど顕著であった。このため、保護膜が割れる際に素子（内部）を損傷したり、保護膜が本来の機能を果たさず、パッケージモールド時に加わる樹脂の圧力によってチップ表面の配線層が断線または変形したり、また、これら亀裂箇所に水分などが入り込み、耐圧の劣化や変動といった特性の異常を引き起こして不良となる素子が少なくなかった。
【０００６】
そこで、本発明は、研磨中に保護膜に割れが生じない半導体装置の製造方法、並びに、保護膜に割れのない半導体ウエハおよび半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の第１の態様である半導体装置の製造方法においては、半導体ウエハの複数のチップが形成されるチップ領域と該チップ領域の外周の無効領域との表面に、少なくとも前記無効領域において、それぞれ、前記チップより面積が小さくなるように分割した多数の保護膜を形成し、前記半導体ウエハを、フィルムを介してテーブル上に裏返しに載置し、前記半導体ウエハの裏面を研磨する。
【０００８】
また、本発明の第２の態様である半導体装置の製造方法においては、半導体ウエハの表面のチップ領域の各チップ上に、複数に分割した保護膜をそれぞれ形成し、前記半導体ウエハを、フィルムを介してテーブル上に裏返しに載置し、前記半導体ウエハの裏面を研磨する。
【発明の効果】
【０００９】
本発明によれば、無効領域にも保護膜を形成することで、研磨の際に半導体ウエハ全体で研磨装置の圧力を受けることで、半導体ウエハに不均衡な応力を作用させず、また、半導体ウエハに曲げが作用しても、保護膜を小さく分割して形成することで、曲げ応力を複数の保護膜に分散させて作用させるので、保護膜に割れを生じさせない。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１に、本発明の第１実施形態の複数の電力半導体素子が形成された１枚の半導体ウエハ１の表面側概略図を示す。半導体ウエハ１は、直交する複数のダイシングライン領域Ｘ，Ｙによって区画がなされ、中央の斜線部分がチップ領域２であり、複数のチップ３が配列して形成されている。また、チップ領域２の外周の斜線のない部分が、チップ３の大きさを確保できない無効領域４であり、チップ３と整列した無効チップパターン５が複数形成されている。
【００１１】
図２に、１つの電力半導体素子として動作するチップ３の詳細を示す。チップ３は、アルミなどからなる金属配線層として、エミッタ電極６およびゲートボンディングパッド７が形成され、さらに、ゲートボンディングパッド７からエミッタ電極６を分割するように延伸するゲート配線８が形成されている。また、チップ３は、外周にガードリング９が形成されている。
【００１２】
また、チップ３の表面には、保護膜１０として、例えばポリイミド樹脂がコーティングされ、ワイヤボンディングなどによりチップ３外部との電気的接続を可能とするために、エミッタ電極６とゲートボンディングパッド７上の保護膜には開口部が設けられている。そしてエミッタ電極６における開口部は、ゲート配線８上に保護膜を残すようにすることで複数に分割して設けられている（以降、この開口部については、エミッタボンディング領域１１と称する）。
【００１３】
図３に、無効チップパターン５の詳細を示す。無効チップパターン５は、表面に、チップ３よりもさらに面積が小さくなるように、グリッド状に分割して形成された複数の保護膜１２を有している。
【００１４】
さらに、半導体ウエハ１は、保護膜１０，１２が形成された後に、研磨装置のテーブル上に、フィルムを介して、裏返しに載置され、裏面を砥石で研磨されてなる。
【００１５】
続いて、上記構成の半導体ウエハ１の作用について説明する。
本実施形態では、無効領域４にも保護膜１２を形成しているので、研磨工程において、チップ領域２だけでなく無効領域４もテーブルに支持される。これによって、砥石の圧力を半導体ウエハ１全面で均等に受け止め、また、チップ領域２を囲む無効領域４にあって、チップ３の面積より小さくなるように分割して形成された複数の保護膜１２がフィルムのたわみを緩和（抑制）して応力を小さくするので、チップ領域２における応力も軽減されるようになって、チップ３における保護膜１０に割れを生じさせ難くすることができる。
【００１６】
そして、無効領域４に形成された無効チップパターン５の保護膜の変更だけで、チップ３における保護膜１０の割れが抑制されるので、チップ領域２に配列されたチップ３における保護膜１０のパターン形状にかかわりなく、すなわち広い製品範囲で適用することができる。
【００１７】
実施の形態２．
図４に、本発明の第２実施形態に係るチップ３を示す。以降の説明において、第１実施形態と同じ構成要素には同じ符号を付して説明を省略する。
本実施形態のチップ３は、第１実施形態のチップにおける相互のエミッタボンディング領域１１の間、すなわちゲート配線８上において保護膜１０を複数に分断することで分割された複数の保護膜１３をさらに形成するようにしている。
【００１８】
本実施形態は、第１実施形態においてなおも局所的に応力が集中する部分、すなわちエミッタボンディング領域１１の間の保護膜について、複数に分割するように形成して保護膜１３としたものである。このため、保護膜１３は小さく分割されているので、応力が多数の保護膜１３に分散して、局所的に集中する応力は小さくなり、チップ３における保護膜１０，１３に割れを更に生じさせ難くすることができる。
【００１９】
実施の形態３．
図５に、本発明の第３実施形態に係るチップ３を示す。
本実施形態のチップ３は、ゲート配線８近傍、ゲートボンディングパッド７の周囲、およびガードリング９近傍を覆う保護膜１４が形成されている。なお、ゲートボンディングパッド７の配置によっては、保護膜１４は、ゲート配線８近傍およびゲートボンディングパッド７の周囲を覆う部分と、ガードリング９近傍を覆う部分とが分離して形成されてもよい。
【００２０】
本実施形態は、研磨装置のテーブルに圧接されたときに損傷してチップ３の機能を損なうおそれのある部分にのみそれぞれ保護膜１４を形成したものである。このため、保護膜１４は、全体の面積が小さく、互いに略分離されて形成される。これにより、保護膜１４は、チップ領域２（チップ３）においてフィルムに局所的なたわみが生じても、その変形を吸収することができ、割れを生じない。
【００２１】
実施の形態４．
図６に、本発明の第４実施形態に係るチップ３を示す。
本実施形態のチップ３は、第３実施形態と同様にゲート配線８近傍、ゲートボンディングパッド７の周囲およびガードリング９を覆う保護膜１４の形成に加え、エミッタボンディング領域１１およびゲートボンディングパッド７を除いた表面全体に略均等に配置した多数の分割された小さな保護膜１５が形成されている。
【００２２】
本実施形態は、第３実施形態に比べてさらに細かく分割された保護膜１５を有しており、曲げ応力をさらに分散して受けることができるので、保護膜１４，１５に割れが生じない。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態の半導体ウエハの概略図。
【図２】図１の半導体ウエハに形成されたチップの詳細図。
【図３】図１の半導体ウエハに形成された無効チップパターンの詳細図。
【図４】本発明の第２実施形態に係るチップの詳細図。
【図５】本発明の第３実施形態に係るチップの詳細図。
【図６】本発明の第４実施形態に係るチップの詳細図。
【符号の説明】
【００２４】
１  半導体ウエハ
２  チップ領域
３  チップ（半導体装置）
４  無効領域
５  無効チップパターン
８  ゲート配線
９  ガードリング
１０，１２，１３，１４，１５  保護膜
【図１】
2008071992.tif 000003
【図２】
2008071992.tif 000004
【図３】
2008071992.tif 000005
【図４】
2008071992.tif 000006
【図５】
2008071992.tif 000007
【図６】
2008071992.tif 000008