(57)【要約】      （修正有）【課題】ＳｉＣ結晶基板中の、特に基底面転位（ＢＰＤ）密度を低減し、さらに、この低減に伴う基板表面の凹凸を平坦化できる炭化珪素半導体基板の製造方法の提供。【解決手段】オフ角１度乃至８度の炭化珪素基板１上にエピタキシャル成長層を形成する際に、前記エピタキシャル成長に先立ち、前記炭化珪素基板のｔａｎオフ角以上の凹凸断面のアスペクト比を有する平行線状の凹凸を前記基板表面に形成した後、エピタキシャル成長層を形成する炭化珪素半導体基板の製造方法において、前記凹凸の高さが０．２５μｍ乃至５μｍである炭化珪素半導体基板の製造方法とする。【選択図】図１
2008311541.tif 000002
【特許請求の範囲】
【請求項１】
オフ角１度乃至８度の炭化珪素基板上に炭化珪素エピタキシャル成長層を形成する際に、前記炭化珪素エピタキシャル成長に先立ち、前記炭化珪素基板のｔａｎオフ角以上の凹凸断面のアスペクト比を有する平行線状の凹凸を前記基板表面に形成した後、炭化珪素エピタキシャル成長層を形成する炭化珪素半導体基板の製造方法において、前記凹凸の高さが０．２５μｍ乃至５μｍであることを特徴とする炭化珪素半導体基板の製造方法。
【請求項２】
前記炭化珪素エピタキシャル成長層を形成した後に、１８００℃以上の温度でアニールを行うことを特徴とする請求項１記載の炭化珪素半導体基板の製造方法。
【請求項３】
前記基板表面に形成される平行線状の凹凸の線方向が、前記炭化珪素基板オフ角の傾斜方向に対して垂直であることを特徴とする請求項１または２に記載の炭化珪素半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化珪素半導体基板の製造方法に関する。
【背景技術】
【０００２】
高周波、大電力の制御を目的として、シリコン半導体基板（以下Ｓｉと記す）を用いた電力用半導体素子（以下パワーデバイスと称する）では、各種の工夫により高性能化が進められている。しかし、パワーデバイスは高温や放射線等の存在下で使用されることもあり、そのような条件下ではＳｉのパワーデバイスは使用できないことがある。
【０００３】
また、Ｓｉのパワーデバイスより更に高性能のものを求める要請に対して、新しい半導体基板材料の適用が検討されている。本発明でとりあげる炭化珪素半導体基板は広い禁制帯幅（４Ｈ−ＳｉＣで３．２６ｅＶ、６Ｈ−ＳｉＣで３．０２ｅＶ）をもつため、高温での電気伝導度の制御性や耐放射線性に優れ、またＳｉより約１桁高い絶縁破壊電圧をもつため、低オン抵抗の高耐圧素子への適用が可能である。さらに、ＳｉＣ半導体基板はＳｉ半導体基板の約２倍の電子飽和ドリフト速度をもつので、高周波大電力制御にも適する。ＳｉＣ結晶基板には前記４Ｈ−ＳｉＣや６Ｈ−ＳｉＣなどのさまざまな結晶多形（ポリタイプ）が存在するが、中でも４Ｈ−ＳｉＣは優れた物性値を持ち、パワーデバイス用の半導体基板材料として有望である。
【０００４】
しかし、ＳｉＣ半導体基板を用いて半導体デバイスを作製する際には、Ｓｉ半導体装置では通常欠かせないプロセス技術であるイオン注入、熱拡散による不純物ドーピングが困難であるので、低抵抗ＳｉＣ基板（ＳＵＢ）上に、不純物ドーピングの制御と同時にエピタキシャル成長層を必要な層数に堆積させて、所望の半導体機能を有するＳｉＣ半導体装置を作製する。ところが、このＳｉＣ半導体装置は結晶欠陥に起因する特性不良が少なくないという問題を抱えている。以降の説明では、ＳｉＣ基板は低抵抗のＳｉＣサブストレート基板を表し、ＳｉＣ半導体基板は前記ＳｉＣサブストレート基板上にＳｉＣエピタキシャル成長層が形成されたものを表すことにする。
【０００５】
このようなＳｉＣ半導体装置の改良、とりわけ転位欠陥密度の小さいＳｉＣエピタキシャル成長方法に関して、次のような公知技術が知られている。たとえば、[０００１]面から傾斜角度１度〜９０度傾いた面を成長面に、オフ方向に平行な溝を形成して、成長面が互いに一定の間隔を置いて配置されるようにし、その後エピタキシャル成長により、前記溝をＳｉＣ結晶で満たす工程を繰り返すことにより、単結晶間の短い間隔に結晶成長することで、転位結晶欠陥をほとんど含まない炭化珪素半導体基板の製造方法とする技術が公開されている（特許文献１）。さらに、半導体基板表面の少なくとも一部が一方向に延在する複数の起伏を有し、かつ２回目以降のエピタキシャル成長は、直前に形成された単結晶層の表面の少なくとも一部に一方向に延在する複数の起伏を形成した後に行うことにより、結晶欠陥密度の低い単結晶基板を得ることが公開されている（特許文献２）。
【特許文献１】特開２００５−３５０２７８号公報（要約）
【特許文献２】特開２００３−６８６５４号公報（要約）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記特許文献にも記載されるように、ＳｉＣ単結晶には多くの結晶欠陥・転位が存在しており、これらがＳｉＣデバイスの特性に悪影響を与えており、改善が望まれている。そのような結晶欠陥として、とりわけ、４Ｈ−ＳｉＣ中の代表的な大型欠陥にマイクロパイプがある。マイクロパイプは３ｃ以上のバーガースベクトルを持つｃ軸方向に貫通する中空欠陥であり、デバイスの耐圧を著しく低下させる。このマイクロパイプをエピタキシャル成長により閉塞する技術が報告されている。しかし、これはＮｃ（Ｎ≧３）のバーガースベクトルをもつらせん転位であるマイクロパイプが、２ｃ以下のバーガースベクトルを持つらせん転位に分解されるためであり、転位自体が消滅するわけではない。
【０００７】
一方、他の大型欠陥としては、キャロット欠陥がある。これはらせん転位とベーサルプレーン転位（Ｂａｓａｌ  Ｐｌａｎｅ  Ｄｉｓｌｏｃａｔｉｏｎ、以下ＢＰＤと略す）が合わさって、できているものである。これも高温にてＳｉＣエピタキシャル成長することによって、その欠陥密度を低減できることが報告されている。
【０００８】
このようにＳｉＣエピタキシャル成長を行うことによって、明らかに電気特性劣化の原因となる、大型欠陥は減少させることができることがわかってきた。
【０００９】
しかしながら、半導体装置用としてのＳｉＣデバイスを考えた場合は、なお、ＳｉＣ半導体基板にＢＰＤ（基底面転位）が存在する場合も、積層欠陥の元となり、順方向電圧の揺らぎ、ばらつきの原因となり、またキャロット欠陥を形成する場合はリーク電流の増大等の原因となって、共に、デバイス不良となるなどの問題が生じるので、まだ、ＳｉＣデバイスの結晶欠陥問題が解消されたとは、とても言えない状態である。
【００１０】
本発明は、以上、説明した点に鑑みてなされたものであり、本発明の目的は、ＳｉＣ半導体基板中の、特に基底面転位（ＢＰＤ）密度を低減し、さらに、この低減に伴って生じるＳｉＣエピタキシャル層表面の凹凸を平坦化できる炭化珪素半導体基板の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
前記基底面転位（ＢＰＤ）は、基板やエピタキシャル成長層の界面にて、その方向が変わる。その結果、たとえば、基底面転位（ＢＰＤ）から刃状転位（以下ＴＥＤと略す）へ変換されることが知られている。一方で、発明者は、図１に示すように、物理的な壁（トレンチ）を形成し、オフ角を考慮したアスペクト比とすることによって、ＳｉＣエピタキシャル成長中に必ず、トレンチの側壁にＢＰＤが衝突することによって、ＴＥＤへの変換が１００％近くになるトレンチのアスペクト比の構成を見出した。これによって基底面転位（ＢＰＤ）は刃状転位（ＴＥＤ）に変換され、特に縦方向デバイスとしたときに、順方向電圧の揺らぎを弱めることができるとともに、リーク電流に係るＢＰＤ欠陥密度を大幅に低減することができ、良品率を大きく向上させることができる。また、ＳｉＣエピタキシャル成長後、ＳｉＣエピタキシャル成長層の表面には、ＳｉＣエピタキシャル成長前に形成された前記トレンチに起因する凹凸が生じるが、本発明にかかる高温のアニールを行うことによって、平坦化が可能である。
【００１２】
正確には、特許請求の範囲の請求項１記載の発明によれば、オフ角１度乃至８度のＳｉＣ基板上にＳｉＣエピタキシャル成長層を形成する際に、前記ＳｉＣエピタキシャル成長に先立ち、前記ＳｉＣ基板のｔａｎオフ角（オフ角の正接）以上の凹凸断面のアスペクト比を有する平行線状の凹凸を前記基板表面に形成した後、ＳｉＣエピタキシャル成長層を形成する炭化珪素半導体基板の製造方法において、前記凹凸の高さが０．２５μｍ乃至５μｍである炭化珪素半導体基板の製造方法とすることにより、前記発明の目的を達成することができる。
【００１３】
特許請求の範囲の請求項２記載の発明によれば、前記ＳｉＣエピタキシャル成長層を形成した後に、１８００℃以上の温度でアニールを行う特許請求の範囲の請求項１記載の炭化珪素半導体基板の製造方法とすることができる。
【００１４】
特許請求の範囲の請求項３記載の発明によれば、前記基板表面に形成される平行線状の凹凸の線方向が、前記ＳｉＣ基板オフ角の傾斜方向に対して垂直である特許請求の範囲の請求項２記載の炭化珪素半導体基板の製造方法とすることも好ましい。
【発明の効果】
【００１５】
本発明によれば、ＳｉＣ半導体基板中の基底面転位（ＢＰＤ）密度を低減し、さらに、この低減に伴って生じるＳｉＣエピタキシャル層表面の凹凸を平坦化できる炭化珪素半導体基板の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明にかかる炭化珪素半導体基板およびその製造方法について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
【００１７】
図１は、本発明にかかる実施例１のＳｉＣ半導体基板の断面図である。以下、本発明にかかるＳｉＣ半導体基板の製造方法を説明するための実験および一実施例について説明する。
【実施例１】
【００１８】
エピタキシャル成長前のサブストレート（以下ＳｉＣ基板またはＳＵＢと略す）としては鏡面研磨、およびＣＭＰ処理されたＮ（窒素）ドープｎ型ＳｉＣ基板（１０18ｃｍ-3）４Ｈ−ＳｉＣ単結晶を用い、（０００１）Si面から〈１１−２０〉方向に８度傾けて研磨した面を使用した。
【００１９】
ＳｉＣ基板表面には、酸化膜をマスクとして用いてＳｉＣ基板１の＜１１−２０＞方向に対して垂直となる方向に直線状となるトレンチ２を、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅ  Ｃｏｕｐｌｅｄ  Ｐｌａｚｍａ）プラズマエッチングにより形成した。このトレンチ２が形成されたＳｉＣ基板１の断面図を図１に示す。この際、トレンチ深さＨは０．５μｍとし、成長する基底面転位（ＢＰＤ）４がＳｉＣエピタキシャル成長中に必ずトレンチ側壁に当たるよう、凸部の幅０．５μｍ、凹凸の間隔（繰り返しピッチ）Ｗを１．０μｍとした。この基底面転位（ＢＰＤ）４がトレンチ側壁に当たると、図１に示すように、刃状転位（ＴＥＤ）５に変換される。このように加工したＳｉＣ基板１のマスクを取り去り、有機溶剤と酸による洗浄を加えた後、前記直線状のトレンチ２のあるＳｉ面を上にして、ＳｉＣ基板１を、図示しないエピタキシャル成長装置に挿入するために、ＳｉＣ結晶でコーティングされた黒鉛製のサセプタ（図示せず）上に載せる。ＳｉＣ基板１を載せたサセプタを、ＳｉＣエピタキシャル成長装置の石英管内の中央に挿入し、１Ｐａ以下に減圧する。次に石英管内に置かれたＳｉＣ基板１表面に対して、気相エッチングをおこなう。気相エッチングは、水素と塩化水素をそれぞれ１０ｓｌｍ（ｓｔａｎｄａｒｄ  ｌｉｔｅｒ／ｍｉｎ）、３ｓｃｃｍ（ｓｔａｎｄａｒｄ  ｃｃ／ｍｉｎ）の流量で混ぜた混合ガスとし、圧力１００Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２Ｐａ）で、雰囲気温度１６００℃で３０分間加熱して行なう。雰囲気温度１６００℃にするための加熱法として、石英管の周囲に設置された高周波コイルにより、ＳｉＣ基板１を載せたサセプタへ高周波誘導加熱を加える。
【００２０】
続いて、前記直線状のトレンチ２が形成されたＳｉＣ基板１表面にＳｉＣエピタキシャル成長層３を形成する。水素（Ｈ2）１０ｓｌｍ、モノシラン（ＳｉＨ4）３ｓｃｃｍ、プロパン（Ｃ3Ｈ8）２ｓｃｃｍ、窒素１ｓｌｍを主成分とする混合ガスを石英反応管内に導入する。圧力９０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３．３２Ｐａ）で１５００℃で１時間加熱する。これによりＳｉＣ基板１上には、厚さ約１０μｍの４Ｈ型のＳｉＣエピタキシャル成長層３（窒素Ｎドープ量１０19ｃｍ-3）が形成される。これによってマイクロパイプ、キャロット欠陥等の大型欠陥密度は、０．４個／ｃｍ2に減少した。
【００２１】
続いて、ＳｉＣ半導体基板１に形成されているＳｉＣエピタキシャル成長層１表面に残っている前記直線状のトレンチ２に起因する凹凸を小さくするために、エピタキシャル装置内を１Ｐａ以下に減圧した後に、３％ＳｉＨ4／Ａｒ中、１８００℃にて、３０分間の高温アニールを行なう。これによりＳｉＣ半導体基板表面は平坦化され、最大段差は当初の０．５μｍから０．２μｍに減少した。
【００２２】
成長したＳｉＣエピタキシャル成長層３の転位密度を評価するために、水酸化カリウム（ＫＯＨ）によるエッチングをおこなった。このエッチングは、ニッケル（Ｎｉ）坩堝内で５００℃に加熱した水酸化カリウムに試料を３０秒間浸漬する方法を用いた。欠陥密度の計数はＳＥＭ(走査型電子顕微鏡）観察によった。転位密度を測定したところ、凹凸を形成しないＳｉＣ半導体基板を用いた場合では、ＢＰＤ密度がおよそ３×１０3ｃｍ-2だったのに対して、凹凸を形成したＳｉＣ半導体基板を用いた場合では、３×１０1ｃｍ-2と９９％程度減少していた。
【００２３】
さらに、ＳｉＣ基板１において、ＢＰＤ４が必ずトレンチ２の側壁に衝突する条件として、ＳｉＣ基板１のオフ角θ、凹凸の高さＨ、凸部の幅Ｌ、凹凸の間隔（繰り返しピッチ）Ｗとした時、Ｗ−２Ｈ＜＝Ｌ・ｔａｎθ＜＝Ｈの関係があることを見出した。ここで、凹凸の高さＨは小さいほど平坦化し易いため望ましい。そのためには、上記の関係からＷおよびＬを小さくすることが必要である。ＷおよびＬは、ｉ線ステッパを用いたパターンニングでは０．５μｍ、０．２５μｍが限界である。よって上記の関係よりコスト面から実用的なオフ角１〜８°までの場合において、Ｈの下限は０．２５μｍである。一方、Ｈの上限は、凹凸が安定に形成できて、高温アニールにより平坦化できる限界で決まり、５μｍが妥当と考えられる。またＢＰＤ４は、通常エピタキシャル成長膜中でオフ方向と平行方向に伝播するため、凹凸をオフ方向に対して垂直に設けると、凹凸の間隔Ｗを最も小さくできるため、望ましい。
【００２４】
以上、説明した本発明の実施例によれば、ＳｉＣエピタキシャル成長前に、ＳｉＣ基板表面に、オフ方向に対して、垂直に所定の大きさのトレンチを形成してから、ＳｉＣエピタキシャル成長層を形成することによって、ＢＰＤ密度を９９％削減して、１％に減少させることができる。さらに、前記トレンチに起因するＳｉＣエピタキシャル層の表面の凹凸は、ＳｉＣエピタキシャル成長後に１８００℃以上の高温アニールプロセスを加えることによって、前記表面の凹凸を後工程に実質的に問題を生じさせない程度に小さく平坦化できる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施例にかかる炭化珪素半導体基板の断面図
【符号の説明】
【００２６】
１  …炭化珪素単結晶基板、ＳｉＣ基板
２  …ＳｉＣ基板上トレンチ
３  …Ｎ（窒素）ドープｎ型ＳｉＣエピタキシャル層
４  …ＢＰＤ（基底面転位）
５  …ＴＥＤ（刃状転位）。
【図１】
2008311541.tif 000003