(57)【要約】【課題】  軽負荷時に歯抜け発振を行うと、歯抜け発振と通常発振との移行時において、トランスからジージーという異音が発生する場合があった。これは、歯抜け発振と通常発振との移行が周期的に起こってしまい、しかもこの周期が可聴周波数帯になっていたことに起因する。【解決手段】  本発明に係るスイッチング電源では、歯抜け発振が始まると、マスク時間ＭＴを増加時間ＰＴだけ増加されるため、通常発振とが短期間で周期的に変化することが抑制され、歯抜け発振と通常発振との移行時において、トランスからジージーという異音が発生しにくくなる。【選択図】      図３
2008199741.tif 000002
【特許請求の範囲】
【請求項１】
トリガー信号に応じてトランスの一次側に電流を流すスイッチング素子と、
前記トランスの二次側に誘起された電流を整流平滑して直流電圧に変換する出力回路と、を備え、
前記トリガー信号は、周期的なマスク時間において、前記スイッチング素子に供給されないように間引かれ、
前記マスク時間は、前記トリガー信号を間引くか否かで変化することを特徴とするスイッチング電源回路。
【請求項２】
前記マスク時間は、前記トリガー信号を間引くと増加することを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記マスク時間は、前記トリガー信号を間引かないと減少することを特徴とする請求項１または請求項２に記載のスイッチング電源回路。
【請求項４】
トリガー信号に応じてトランスの一次側に電流を流すスイッチング素子と、
前記トランスの二次側に誘起された電流を整流平滑して直流電圧に変換する出力回路と、を備え、
前記トリガー信号は、周期的なマスク時間において、前記スイッチング素子に供給されないように間引かれ、
前記マスク時間は、前記トリガー信号を間引く度合いに応じて変化することを特徴とするスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路に関し、特に負荷電力が低下したときにスイッチング損失を抑制する機能を有したスイッチング電源回路に関する。
【背景技術】
【０００２】
各種電子機器は、安定した直流電圧を必要とするものが多く、このため、トランスを利用したスイッチング電源が広く用いられている。
【０００３】
つまり、スイッチング電源は、トランスの一次側において、商用交流から整流平滑された直流電圧が入力され、スイッチング素子により断続的な一次電流に変換される。そして、トランスの二次側において、二次電流が、商用交流の電圧よりも低電圧の直流電圧に整流平滑される。このように、トランスを利用したスイッチング電源は、商用交流と電気的に絶縁した状態で、安定した低電圧の直流電圧を供給することができる。
【０００４】
ここで、スイッチング素子は、随時、強制的にオンオフされると、スイッチングノイズ及びスイッチング損失が大きくなってしまう。かかる問題を解決すべく、例えば、スイッチング素子は、コンデンサが並列接続され、コンデンサの両端に生じる振動電圧が極小値のときに、オンするように制御される。
【０００５】
ところで、スイッチング電源は、電子機器の定格消費電力時に電力変換効率が最大となるように設計されている。このため、例えば、電子機器が長時間にわたり待機状態となった場合等、軽負荷時には、トランスの発振周波数が高くなり、スイッチングロスが大きくなって電力変換効率が低下してしまう。
【０００６】
図５は、従来技術に係るスイッチング電源について、軽負荷時のスイッチングロスを抑制する機能を説明するためのフローチャートを示す。また、図６は、振動電圧Ｖｄｓ、エッジ検出信号ＥＧ、マスク時間ＭＴ、トリガー信号ＴＧ及びソース・ドレイン信号Ｉｄｓの波形図を示す。
【０００７】
はじめに、定格消費電力時について説明する。
【０００８】
振動電圧検出回路１４１は、スイッチング素子と並列接続されたコンデンサの振動電圧Ｖｄｓまたはそれと同等な電圧を検出して、エッジ検出回路１４２に出力する。エッジ検出回路１４２は、振動電圧Ｖｄｓが極小値となったとき、または振動電圧Ｖｄｓが極小値になると想定された時間になったとき、そのタイミングでエッジ検出信号ＥＧをトリガー回路１４０に出力する。トリガー回路１４０は、エッジ検出信号ＥＧが入力されると、トリガー信号ＴＧを発振器１２６に出力する。発振器１２６は、トリガー信号ＴＧが入力されると、フリップフロップ１７０のセット端Ｓに幅の狭いパルスを出力する。
【０００９】
フリップフロップ１７０は、セット端Ｓへの入力が立ち下がるとＨにセットされる。そして、ドライブ回路１７２は、出力端ＱからＨが入力されると、スイッチング素子ＳＷをオンし、ソース・ドレイン電流Ｉｄｓを流すように制御する。
【００１０】
そして、ソース・ドレイン電流Ｉｄｓが過電流となると、過電流検出回路１３２または誤差増幅器（不図示）は、フリップフロップ１７０のリセット端ＲにＨを出力する。このとき、フリップフロップ１７０は、Ｌにセットされ、ドライブ回路１７２は、スイッチング素子ＳＷをオフして、ソース・ドレイン電流Ｉｄｓを流すのを停止する。
【００１１】
つづいて、軽負荷時について説明する。
【００１２】
軽負荷検出回路１５０は、軽負荷時を検出すると、ゲート制御回路１４４にＨを出力する。ゲート制御回路１４４は、この出力を受けて、一定時間のマスク時間ＭＴをゲート回路１４０に命令する。このとき、ゲート回路１４０は、マスク時間ＭＴが命令されているときには、トリガー信号ＴＧを間引いて、発振周波数を歯抜けさせる。
【００１３】
かかる手法により、スイッチング電源は、軽負荷時におけるトランスの発振周波数が抑制され、電力変換効率が向上した。
【００１４】
関連した技術文献としては、例えば以下の特許文献が挙げられる。
【特許文献１】特開平４−２１７８６５号公報
【特許文献２】特開２００１−２４５４７１号公報
【特許文献３】特開２００１−２６８９０７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ところが、歯抜け発振を行うと、歯抜け発振と通常発振との移行時において、トランスからジージーという異音が発生する場合があった。これは、歯抜け発振と通常発振との移行が周期的に起こってしまい、しかもこの周期が可聴周波数帯になっていたことに起因する。
【課題を解決するための手段】
【００１６】
上記に鑑み、本発明に係るスイッチング電源回路は、トリガー信号に応じてトランスの一次側に電流を流すスイッチング素子と、前記トランスの二次側に誘起された電流を整流平滑して直流電圧に変換する出力回路と、を備え、前記トリガー信号は、周期的なマスク時間において、前記スイッチング素子に供給されないように間引かれ、前記マスク時間は、前記トリガー信号を間引くか否かで変化することを特徴とする。
【発明の効果】
【００１７】
本発明に係るスイッチング電源では、歯抜け発振と通常発振とが短期間で周期的に変化することが抑制され、歯抜け発振と通常発振との移行時において、トランスからジージーという異音が発生しにくくなる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に係るスイッチング電源の実施形態について、図面を参照して具体的に説明する。
【００１９】
[スイッチング電源の全体構成]
図１は、スイッチング電源回路の全体構成を示す。スイッチング電源回路は、トランスＴの一次側に、入力ＤＣｉｎが入力され、制御回路２０によりスイッチング素子ＳＷがオンオフ制御されると、これによってトランスＴの一次側に一次電流が流れる。そして、トランスの二次側には、一次側と電気的に絶縁されて、一次電流に応じた二次電流が流れ、これが整流平滑されて、所望の直流電圧ＤＣｏｕｔが得られる。なお、入力ＤＣｉｎは、商用交流から整流平滑された直流電圧である。
【００２０】
以下、スイッチング電源回路の全体構成について具体的に説明するが、はじめに、トランスＴの一次側について、制御回路２０の各入力端子を基準にして説明する。
【００２１】
制御回路２０は、ＥＧ入力端子、Ｖｃｃ入力端子、ＶＦＢ入力端子、Ｉｓｅｎ入力端子、ＣＯＭＰ入力端子、及びＯＵＴ出力端子を備える。
【００２２】
ＥＧ入力端子は、コイルＬ３と抵抗Ｒ２との接続点と、抵抗Ｒ１０を介して接続される。そして、制御回路２０は、ＥＧ入力端子の入力に基づいて、コイルＬ３に発生する電圧の立ち下がりエッジを検出し、このエッジに同期するようにパルス信号をＯＵＴ出力端子からスイッチング素子ＳＷのゲートに出力する。ここで、コイルＬ１の電圧とコイルＬ３の電圧は同期している。このため、スイッチング素子ＳＷは、コンデンサＣｒｅｓの振動電圧が極小値または振動電圧が極小値になると想定されたタイミングにオンするように制御され、過大な電流発生が防止される。
【００２３】
Ｖｃｃ入力端子は、抵抗Ｒ１を介して、入力ＤＣｉｎと接続される。ここで、抵抗Ｒ１とＶｃｃ入力端子との接続間において、コンデンサＣ１、Ｃ２が、それぞれグランドと接続される。さらに、コンデンサＣ１とＣ２の接続点において、ダイオードＤ１、抵抗Ｒ２及び一次側コイルＬ３を介して、グランドと接続される。このため、コンデンサＣ１及びＣ２は、入力ＤＣｉｎから抵抗Ｒ１を介して供給される電流と、コイルＬ３から供給される電流とから充電される。そして、制御回路２０は、Ｖｃｃ入力端子に入力される電圧が不安定な期間では、スイッチング素子ＳＷがオフし続けるように制御する。
【００２４】
ＶＦＢ入力端子は、抵抗Ｒ９を介してグランドと接続され、Ｖｃｃ入力端子に入力される電圧が立ち上がっているか判定するための基準となる電圧が入力される。
【００２５】
Ｉｓｅｎ入力端子は、スイッチング素子ＳＷに流れる電流に対応する電圧信号が入力される。つまり、スイッチング素子ＳＷは、ソース・ドレイン間において、コンデンサＣｒｅｓが並列接続されている。ここで、コンデンサＣｒｅｓは、スイッチング素子ＳＷがオフしているきに充電され、スイッチング素子ＳＷがオンすると放電される。そして、コンデンサＣｒｅｓは、電流検出抵抗Ｒｓｅｎを介してグランドと接続され、電流検出抵抗Ｒｓｅｎに流れる電流に基づいて、Ｉｓｅｎ入力端子に電位が入力される。かかる構成において、制御回路２０は、Ｉｓｅｎ入力端子に入力される電圧に基づいて、スイッチング素子ＳＷに過電流が流れていないか監視し、過電流が流れると、スイッチング素子ＳＷをオフする。
【００２６】
ＣＯＭＰ入力端子は、フォトカプラＰＣのフォトトランジスタＰＴと接続される。そして、制御回路２０は、ＣＯＭＰ入力端子に入力される電圧に基づいて、トランスＴの二次側に大電圧が発生していないか監視し、大電圧が発生すると、スイッチング素子ＳＷをオフする。
【００２７】
続いて、トランスＴの二次側について説明する。トランスＴの二次側は、トランスＴの二次側と電気的に絶縁されている。このため、商用交流と電気的に絶縁した状態で、安定して直流電圧を出力することができる。
【００２８】
トランスＴは、二次側コイルＬ２は、一端がダイオードＤ２のアノードと接続され、他端がコンデンサＣ５を介してダイオードＤ２のカソードと接続される。これにより、出力側コイルＬ２に得られる二次電流は、ダイオードＤ２を通るものだけがコンデンサＣ５を充電する。そして、コンデンサＣ５は、両端に直流電圧を生じ、これが、出力ＤＣｏｕｔとして出力される。
【００２９】
また、コンデンサＣ５は、両端に電圧検出回路１３６が接続されている。そして、電圧検出回路１３６は、フォトカプラＰＣのフォトダイオードＰＤと接続され、トランスＴの二次電圧と目的の電圧値との差がＣＯＭＰ入力端子に入力されて、制御回路２０により比較される。
【００３０】
[制御回路の内部構成]
次に、図２を参照して、制御回路２０の内部構成について、具体的に説明する。
【００３１】
入力端子ＥＧより、スイッチング素子ＳＷのドレイン電圧に基づく振動電圧Ｖｄｓがエッジ検出回路４２に入力される。そして、エッジ検出回路４２は、振動電圧Ｖｄｓの立ち下がりを検出し、エッジ検出信号ＥＧを出力する。さらに、発振器２６は、エッジ検出信号ＥＧが入力されると、フリップフロップ７０のセット端Ｓ及びゲート制御回路４４に出力する。ここで、定格消費電力時には、ゲート回路４０は、エッジ検出信号ＥＧを発振器２６のトリガー信号ＴＧとしてそのまま出力する。しかし、発振器２６の発振周波数が高くなると、ゲート制御回路４４は、軽負荷時の状態と判定して、ゲート回路４０にマスク時間ＭＴを命令する。そして、ゲート回路４０は、マスク時間ＭＴにおいては、エッジ検出信号ＥＧが入力されても、トリガー信号ＴＧを出力しない。
【００３２】
Ｖｃｃ端子より、電圧Ｖｃｃが比較回路２２の正入力端に入力される。ここで、比較回路２２は、負入力端に低電圧Ｖｓｔが入力されている。このため、比較回路２２は、電圧Ｖｃｃが低電圧Ｖｓｔを下回る間にはＬを出力し、電圧Ｖｃｃが低電圧Ｖｓｔを上回ると電圧Ｖｃｃが確実に立ち上がったと判定してＨを出力する。比較回路２２の出力は、基準電圧回路３４、及び、ノア回路４の反転入力端に入力される。そして、基準電圧回路３４は、比較回路２２からＨが供給される間に基準電圧Ｖａを、比較回路３０の正入力端に入力する。
【００３３】
ＶＦＢ端子より、比較回路３０の負入力端には、電圧ＶＦＢが入力される。ここで、電圧ＶＦＢは、グランド電圧と同様の電圧である。したがって、基準電圧回路３４が立ち上がると、比較回路３０は、正入力端が負入力端より高くなり、Ｈを出力する。なお、比較回路３０の出力には、アノードがグランドに接続されたツェナーダイオードＺＤのカソードが接続されており、比較回路３０の出力はツェナーダイオードＺＤの降伏電圧である電圧Ｖｓにセットされる。そして、電圧Ｖｓは、比較回路３２の負入力端に入力される。
【００３４】
Ｉｓｅｎ端子より、比較回路３２の正入力端には、スイッチング素子ＳＷのドレイン電流に基づく電圧Ｉｓｅｎが入力される。ここで、電圧Ｖｓ及び電圧Ｉｓｅｎは、スイッチング素子ＳＷの電流が過電流になった場合に比較回路３２がＨを出力するように設定されている。
【００３５】
ＣＯＭＰ端子より、比較回路３０の出力には、フォトカプラＰＣからの出力が接続される。ここで、フォトカプラＰＣは、二次側コイルＬ２に大電圧が発生すると、フォトトランジスタがオンしてＬを出力する。このため、二次側コイルＬ２に大電圧が発生すると、比較回路３２の負入力にＬが入力される。
【００３６】
つまり、比較回路３２は、負入力にＣＯＭＰ端子からの信号、正入力にＩｓｅｎ端子からの信号が供給される。したがって、トランスＴの二次側の出力電圧が高く、スイッチング素子ＳＷの電流が大きいほど、比較回路３２の出力がＨになりやすい。そして、この比較回路３２の出力は、フリップフロップ７０のリセット端Ｒに入力される。
【００３７】
フリップフロップ７０は、セット端Ｓへの入力の立ち下がりによって、Ｈにセットされ、リセット端Ｒへの入力の立ち上がりによって、Ｌにセットされる。そして、フリップフロップ７０の反転Ｑ出力端の出力がノア回路２４に入力される。
【００３８】
ドライブ回路７２は、ノア回路２４の出力を、十分な電流能力の出力に変化して、スイッチング素子ＳＷのゲートに出力する。
【００３９】
[スイッチング素子の動作]
かかる構成により、スイッチング素子ＳＷは、以下のように動作する。
【００４０】
まず、電圧Ｖｃｃが立ち上がるまでは、比較回路２２からＬが出力され、ノア回路２４の出力がＬに固定されるため、スイッチング素子ＳＷはオフする。
【００４１】
一方、電圧Ｖｃｃが完全に立ち上がると、比較回路２２からＨが出力され、それが反転されて、ノア回路２４の反転入力端にＬが入力される。
【００４２】
この状態で、発振器２６からパルスが出力されてその立ち下がりが入力されると、フリップフロップ７０がＬにセットされ、これによってノア回路２４の出力がＨになる。このノア回路２４の出力のＨにより、ドライブ回路７２より、スイッチング素子ＳＷのゲートにＨが供給され、スイッチング素子ＳＷがオンし、コイルＬ１に電流が流れる。
【００４３】
また、この電流によって、Ｉｓｅｎ端子の電圧が高くなるとともに、ＣＯＭＰ端子の電圧が低くなり、比較器３２の出力が立ち上がると、フリップフロップ７０はＨにセットされ、ノア回路２４の出力がＬとなり、スイッチング素子ＳＷがオフされる。
【００４４】
ここで、軽負荷時では、コイルＬ２に供給する電流が少なくなるため、コイルＬ１へ流れる電流の変化が早くなり、スイッチング素子ＳＷのスイッチングが早くなり、スイッチングロスが大きくなってしまう。
【００４５】
そこで、発振器２６の周波数が所定値よりも高くなると、ゲート制御回路４４は、軽負荷時と判定して、ゲート回路４０を閉じるマスク時間を命令し、エッジ検出信号が発振器２６に入力されないようにする。
【００４６】
このとき、従来においては、マスク時間が一定時間であったため、発振器２６の出力に可聴帯域の周波数のパルス出力が生じてしまう。このため、歯抜け発振と通常発振との移行が可聴周波数帯で周期的に起こってしまい、トランスからジージーという異音が発生する場合があった。
【００４７】
この点、本発明では、マスク時間が所定のルールで変更されるため、異音の発生が抑制される。以下、波形図を参照して、マスク時間の変更ルールについて、具体的に説明する。
【００４８】
[マスク時間の変化]
本発明では、異音の発生を防ぐべく、ゲート制御回路４４は、歯抜け発振と通常発振との移行時にマスク時間が変化するように動作する。つまり、マスク時間にトリガー信号が入力されて歯抜け発振が始まると、マスク時間が増加され、強制的に歯抜け発振が継続しやすい状態が作られる。一方、マスク時間にトリガー信号が入力されず、歯抜け発振から通常発振に移行すると、マスク時間が初期値に戻るように制御される。
【００４９】
以下、図１及び図２の各部の波形図を参照しながら、マスク時間の変化について具体的に説明する。なお、以下おいては、軽負荷状態が継続しており、ゲート制御回路４４は、ゲート回路４０にマスク時間を命令し続けている状態とする。
【００５０】
図３は、通常発振から歯抜け発振への移行時における、振動電圧Ｖｄｓ、エッジ検出信号ＥＧ、マスク時間ＭＴ、トリガー信号ＴＧ及びソース・ドレイン電流Ｉｄｓを示す。
【００５１】
コンデンサＣｒｅｓｓの振動電圧Ｖｄｓが極小値となると、エッジ検出回路４２は、そのタイミングでエッジ検出信号ＥＧを出力する。
【００５２】
そして、マスク時間ＭＴにおいて、ゲート回路４０にエッジ検出信号ＥＧが入力されると、そのエッジ検出信号ＥＧは間引かれて、ゲート回路４０から発振器２６へトリガー信号ＴＧが出力される。そして、トリガー信号ＴＧに応じて、スイッチング素子ＳＷにドレイン電流Ｉｄｓが流れる。
【００５３】
ここで、本発明では、ゲート回路４０は、マスク時間ＭＴ内にエッジ検出信号ＥＧが入力されると、ゲート制御回路４４から、マスク時間ＭＴに増加時間ＰＴを追加するように命令される。これにより、次に入力されるトリガー検出信号ＴＧは、増加時間ＰＴにより間引きされやすくなり、短時間に歯抜け発振から通常発振に切り替わらないように抑制される。
【００５４】
一方、図４は、歯抜け発振から通常発振への移行時における、振動電圧Ｖｄｓ、エッジ検出信号ＥＧ、マスク時間ＭＴ、トリガー信号ＴＧ及びソース・ドレイン電流Ｉｄｓを示す。
【００５５】
本発明では、ゲート回路４０は、マスク時間ＭＴに増加時間が追加された状態において、マスク時間ＭＴ内にエッジ検出信号ＥＧが入力されないと、ゲート制御回路４４から、増加時間ＭＴを無くして、通常のマスク時間ＭＴのみが入力される。これにより、通常発振に戻った直後に、トリガー検出信号ＴＧが間引きされる可能性が低くなり、短期間に通常発振から歯抜け発振に切り替わらないように抑制される。
【００５６】
以上、本発明では、マスク時間ＭＴ内にエッジ検出信号ＥＧを検出しなかった場合は、初期設定値のマスク時間ＭＴで疑似共振回路を動作させる。検出した場合は、そのマスク時間ＭＴに増加時間ＰＴを加えることにより、確実には抜け発振し易い状況を作り出す。このため、歯抜け発振と通常発振とが短期間で周期的に変化することが抑制され、歯抜け発振と通常発振との移行時において、トランスからジージーという異音が発生しにくくなる。
【００５７】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５８】
例えば、上記実施形態においては、歯抜け発振時において、マスク時間ＭＴは、増加時間ＰＴが付加されて変化していた。しかしながら、本発明はこれに限定されず、例えば、２種類のマスク時間ＭＴが設定されており、歯抜け発振時と通常発振時とで切り替わるように制御されてもよい。
【００５９】
また、上記実施形態においては、歯抜け発振が始まると、ゲート制御回路４４は、次に命令するマスク時間ＭＴを増加していた。しかしながら、本発明はこれに限定されず、例えば、所定の回数マスク時間ＭＴを命令した後に、マスク時間ＰＴを増加してもよい。
【００６０】
また、上記実施形態においてはＶＦＢ端子が設けられていたが、本発明はこれに限定されず、ＶＦＢ端子が設けられていない構成でも同様に適用される。
【００６１】
また、上記実施形態においては、コンデンサＣｒｅｓは、スイッチング素子ＳＷと並列接続されていた。しかしながら、本発明はこれに限定されず、コンデンサＣｒｅｓは、一端が一次コイルＬ１とスイッチング素子ＳＷとの接続点と接続され、他端がグランドと接続されても同様に適用される。
【図面の簡単な説明】
【００６２】
【図１】本発明に係るスイッチング電源回路の全体構成を示す。
【図２】本発明に係るスイッチング電源の制御回路を示す。
【図３】本発明に係るスイッチング電源の波形図を示す。
【図４】本発明に係るスイッチング電源の波形図を示す。
【図５】従来技術に係るスイッチング電源回路のフローチャートを示す。
【図６】従来技術に係るスイッチング電源回路の波形図を示す。
【符号の説明】
【００６３】
２０              制御回路
２２、３０、３２  比較回路
２４              ノア回路
２６              発振器
３４              基準電圧回路
４０              ゲート回路
４２              エッジ検出回路
４４              ゲート制御回路
７０              フリップフロップ
７２              ドライブ回路
ＳＷ              スイッチング素子
【図１】
2008199741.tif 000003
【図２】
2008199741.tif 000004
【図３】
2008199741.tif 000005
【図４】
2008199741.tif 000006
【図５】
2008199741.tif 000007
【図６】
2008199741.tif 000008