(57)【要約】【課題】コストダウンや蓄積容量等、複数の要求に対応できる構成を有することを特徴とする画像処理装置及び画像処理方法を提案する。【解決手段】画像データの蓄積後に、後段画像処理手段／ＡＳＩＣ４０ｂによる画像処理を行い、画像データの再利用重視する回路基板と、画像データの蓄積前に、後段画像処理手段／ＡＳＩＣ４０ｂによる画像処理を行い、蓄積データの容量を最小にしてコストダウンを重視する回路基板と、を同一のハードウェアで両者とも実行できるよう回路基板を共通化するため、同一のＡＳＩＣ内部で後段画像処理手段による画像処理を、データ蓄積前又は蓄積後に行うよう切替える画像パス切替え手段を備えるＡＳＩＣを用いる。【選択図】図７
2008172594.tif 000002
【特許請求の範囲】
【請求項１】
画像データを蓄積する蓄積手段と、
前記画像データの読取り補正処理を行う前段画像処理手段と、
前記画像データの処理を行う後段画像処理手段と、
前記画像データのパスルートの切替えを制御し、前記後段画像処理手段による処理を、前記蓄積手段に蓄積する前の画像データ若しくは蓄積した後の画像データに対して行うようパスルートを切替える画像パス切替え手段と、を備えることを特徴とする画像処理装置。
【請求項２】
前記前段画像処理手段と、前記後段画像処理手段は、それぞれ別のＡＳＩＣで構成されていることを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記前段画像処理手段と、前記後段画像処理手段と、前記画像パス切替え手段と、を１つのＡＳＩＣで構成することを特徴とする請求項１記載の画像処理装置。
【請求項４】
前記後段画像処理手段は、階調処理を行うことを特徴とする請求項１から３のいずれか１項記載の画像処理装置。
【請求項５】
前記階調処理は、階調処理後の階調数を切替えることを特徴とする請求項４記載の画像処理装置。
【請求項６】
前記階調数の切替えは、２階調の２値画像データ又は４階調の４値画像データのいずれかに切替えることを特徴とする請求項５記載の画像処理装置。
【請求項７】
前記画像パス切替え手段により、蓄積前に前記後段画像処理手段による画像処理を行う場合は、前記階調数の切替えは、２階調の２値画像データに切替えることを特徴とする請求項５記載の画像処理装置。
【請求項８】
前記画像パス切替え手段により、蓄積後に前記後段画像処理手段による画像処理を行う場合は、前記階調数の切替えは、４階調の４値画像データに切替えることを特徴とする請求項５記載の画像処理装置。
【請求項９】
前記画像データの読取り補正処理を行う工程と、
前記読取り補正処理を行う工程により処理された画像データを有効とし、前記画像データの受け渡しを行う工程と、
前記画像データの受け渡し工程から渡された画像データを蓄積する工程と、
前記蓄積する工程から渡された画像データを有効とし、前記画像データの画像処理を行う工程と、を備えることを特徴とする画像処理方法。
【請求項１０】
前記画像データの読取り補正処理を行う工程と、
前記読取り補正処理を行う工程により処理された画像データの画像処理を行う工程と、
前記画像処理を行う工程により処理された画像データを有効とし、前記画像データの受け渡しを行う工程と、
前記画像データの受け渡し工程から渡された画像データを蓄積する工程と、を備えることを特徴とする画像処理方法。
【請求項１１】
前記画像処理を行う工程は、階調処理を行うことを特徴とする請求項９又は１０記載の画像処理方法。
【請求項１２】
前記階調処理は、階調処理後の階調数を切替えることを特徴とする請求項１１記載の画像処理方法。
【請求項１３】
前記階調数の切替えは、２階調の２値画像データ又は４階調の４値画像データのいずれかに切替えることを特徴とする請求項１２記載の画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置及び画像処理方法に関し、特にデータ再利用のための蓄積容量増加や、コストダウン等複数の要求に対応できる画像処理装置及び画像処理方法に関する。
【背景技術】
【０００２】
スキャナ、複写装置等の画像処理装置において、読み取った原稿のデジタル画像データは、データを再利用するためにデータ蓄積手段、例えばメモリ等の記憶装置、あるいは、ハードディスク等の補助記憶装置に蓄積する。蓄積されたデータは、変倍処理によって解像度を変えたり、γ変換処理によって画像の濃度を変えたり、あるいは、フィルタ処理によって文字や線の鮮鋭度を変えたりする。
【０００３】
前記のような処理で蓄積データを再利用する場合、画像データを多値データとして蓄積する必要がある。多値データで蓄積する場合、データ蓄積のための多くのメモリ容量、あるいは補助記憶装置の多くのデータ領域が必要となる。
【０００４】
カラースキャナ搭載のフルカラーＭＦＰ（Multi Function Printer）の場合、ＲＧＢの３成分、あるいは、ＣＭＹＫの４成分のデータを蓄積するため、モノクロＭＦＰに比べてさらなるメモリ容量の増加が必須となる。しかしながら、カラーＭＦＰの普及に伴いカラーデータを蓄積する頻度が高まっており、カラー化によるデータ量の増加が加速している。一方で、低価格のカラーＭＦＰでは、さらなるコストダウンの要求が強くなっている。すなわち、現状のメモリ容量からさらなるメモリ容量の低減が必要となっている。
【０００５】
画像データ蓄積の目的の一つとして、データの再利用が大きな理由であるが、低価格のカラーＭＦＰの場合、画像データの再利用性よりも、コストダウンの要求が強い場合が多い。このような場合は多値データで蓄積するのではなく、階調処理後の低ビットのデータを蓄積することによって、メモリあるいはＨＤＤの容量を減らし、コストダウンを図る。このように、再利用重視の製品と、コストダウン重視の製品が求められている。
【０００６】
また、カラーＭＦＰの普及に伴い、画質の向上のニーズも高くなっている。画質向上のため、フィルタ前処理タイプとフィルタ後処理タイプの双方を、対象画像に応じて適宜切替えて行う必要があるが、そのためには前段と後段の双方にフィルタ処理部を設け、それぞれのフィルタ処理部にＦＩＦＯを用意する必要がある。その結果、画像処理装置のコストが高くなるという問題があった。
【０００７】
そこで、画像データに対するフィルタ処理を１つのフィルタ手段で画像データの圧縮前又は伸張後に適宜に切替えて行う画像処理装置が提案されている（例えば、特許文献１参照）。処理対象の画像データの特性に応じてフィルタ前処理とフィルタ後処理を適宜切替えて行うことができ、安価に画像品質を向上させることが出来る。
【特許文献１】特開２００４−９６６５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、画質の向上のために、１つのフィルタ手段で画像データの圧縮前又は伸張後に適宜に切替えて行う画像処理装置においてはデータ蓄積量に変わりはなく、蓄積容量低減によるコストダウンが図れないという問題があった。
【０００９】
また、市場の要求により製品の種類が増加する中で、共通のハードウェアを設計することで開発効率アップによる人件費の削減や、コストダウンも必要となっている。しかしながら、再利用重視の製品と、コストダウン重視の製品を同時に２品種作ることは、開発効率の面やコストの面で大きく影響し、好ましくない。画像処理ＡＳＩＣ（Application Specific Integrated Circuit：エーシック、特定用途向けＩＣ（Integrated Circuit：半導体集積回路）の総称。）の規模は、１チップ化が進む一方で、ゲート数の増加に比例して開発費も増加している。この場合も、上記のような２つの異なる要求に対し、それぞれ専用の画像処理ＡＳＩＣを開発すると、開発費が増加し、コストアップにつながる。
【００１０】
本発明はこのような状況に鑑みてなされたものであり、コストダウンや蓄積容量等、複数の要求に対応できる画像処理装置を提供することを目的としている。
【課題を解決するための手段】
【００１１】
請求項１記載の発明は、画像データを蓄積する蓄積手段と、前記画像データの読取り補正処理を行う前段画像処理手段と、前記画像データの処理を行う後段画像処理手段と、前記画像データのパスルートの切替えを制御し、前記後段画像処理手段による処理を、前記蓄積手段に蓄積する前の画像データ若しくは蓄積した後の画像データに対して行うようパスルートを切替える画像パス切替え手段と、を備えることを特徴とする画像処理装置である。
【００１２】
請求項２記載の発明は、請求項１記載の装置において、前記前段画像処理手段と、前記後段画像処理手段は、それぞれ別のＡＳＩＣで構成されていることを特徴とする。
【００１３】
請求項３記載の発明は、請求項１記載の装置において、前記前段画像処理手段と、前記後段画像処理手段と、前記画像パス切替え手段と、を１つのＡＳＩＣで構成することを特徴とする。
【００１４】
請求項４記載の発明は、請求項１から３のいずれか１項記載の装置において、前記後段画像処理手段は、階調処理を行うことを特徴とする。
【００１５】
請求項５記載の発明は、請求項４記載の装置において、前記階調処理は、階調処理後の階調数を切替えることを特徴とする。
【００１６】
請求項６記載の発明は、請求項５記載の装置において、前記階調数の切替えは、２階調の２値画像データ又は４階調の４値画像データのいずれかに切替えることを特徴とする。
【００１７】
請求項７記載の発明は、請求項５記載の装置において、前記画像パス切替え手段により、蓄積前に前記後段画像処理手段による画像処理を行う場合は、前記階調数の切替えは、２階調の２値画像データに切替えることを特徴とする。
【００１８】
請求項８記載の発明は、請求項５記載の装置において、前記画像パス切替え手段により、蓄積後に前記後段画像処理手段による画像処理を行う場合は、前記階調数の切替えは、４階調の４値画像データに切替えることを特徴とする。
【００１９】
請求項９記載の発明は、前記画像データの読取り補正処理を行う工程と、前記読取り補正処理を行う工程により処理された画像データを有効とし、前記画像データの受け渡しを行う工程と、前記画像データの受け渡し工程から渡された画像データを蓄積する工程と、前記蓄積する工程から渡された画像データを有効とし、前記画像データの画像処理を行う工程と、を備えることを特徴とする画像処理方法である。
【００２０】
請求項１０記載の発明は、前記画像データの読取り補正処理を行う工程と、前記読取り補正処理を行う工程により処理された画像データの画像処理を行う工程と、前記画像処理を行う工程により処理された画像データを有効とし、前記画像データの受け渡しを行う工程と、前記画像データの受け渡し工程から渡された画像データを蓄積する工程と、を備えることを特徴とする画像処理方法である。
【００２１】
請求項１１記載の発明は、請求項９又は１０記載の方法において、前記画像処理を行う工程は、階調処理を行うことを特徴とする。
【００２２】
請求項１２記載の発明は、請求項１１記載の方法において、前記階調処理は、階調処理後の階調数を切替えることを特徴とする。
【００２３】
請求項１３記載の発明は、請求項１２記載の方法において、前記階調数の切替えは、２階調の２値画像データ又は４階調の４値画像データのいずれかに切替えることを特徴とする。
【発明の効果】
【００２４】
本発明によれば、コストダウンや蓄積容量等、複数の要求に対応できる画像処理装置及び画像処理方法を提供することが出来る。
【発明を実施するための最良の形態】
【００２５】
以下に、本発明の実施形態に係る画像処理装置及び画像処理方法を、図面を用いて詳細に説明する。なお、以下に述べる実施の形態は、本発明の好適な実施の形態であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００２６】
図１は、本発明の実施形態に係るカラーＭＦＰの画像読取装置の構成図である。ここでは、画像書込装置の構成については省略する。
【００２７】
画像読取装置の構成を大きく分けると、読取装置本体１と、原稿搬送装置２と、原稿読取台３の３つから構成されている。
【００２８】
読取装置本体１の内部には、キセノンランプまたは蛍光灯で構成される光源４ａとミラー４ｂとを備えた第１走行体４と、ミラー５ａ、５ｂを備えた第２走行体５と、レンズ６と、一次元の光電変換素子（本実施形態ではカラー読み取りの３ラインＣＣＤ）７と、第１、第２走行体４、５を駆動するためのステッピングモータ８とからなる露光走査光学系９が設けられている。
【００２９】
また、原稿搬送装置２には、ＳＤＦユニット１０と、原稿台１１とが設けられている。ＳＤＦユニット１０内には、原稿搬送用のステッピングモータ１２が備えられている。
【００３０】
さらに、原稿読取台３の上部に、原稿押さえ板１４が回動自在に取り付けられており、原稿１３はその原稿押さえ板１４の下にセットされる。原稿読取台３の端部には、シェーディング補正用の基準白板１５が配置されている。
【００３１】
＜電装制御部構成＞
図２は、本発明の実施形態に係るカラーＭＦＰの電装制御のブロック図である。図２に示す画像読取装置は、光源４ａ、光源ドライバ１７、原稿搬送用ステッピングモータ８、原稿搬送用モータドライバ２０、走向体ステッピングモータ１２、走向体モータドライバ２８、制御ＣＰＵ１６、ＣＣＤ７、ＣＣＤ駆動部１８、読取信号処理部２５、画像処理部１９、メモリ２７ｂ、メモリコントローラ２７ａ、書込信号処理部２６ａ、ＬＤ（レーザダイオード）２６ｂ、ＬＤ駆動部２６ｃを備える。
【００３２】
＜読取部構成＞
図３は、本発明の実施形態に係る圧板読取モード時の原稿読取部の構成図である。図４は、本発明の実施形態に係る原稿搬送読取モード時の原稿読取部の構成図である。原稿読取モードとしては、図３に示すような原稿読取台３を用いて画像データの読み取りを行う圧板読取モードと、図４に示すような原稿搬送装置２を用いて、読取位置固定で、原稿自体を移動する原稿搬送読取モードとがある。
【００３３】
＜圧板読取モード時の動作＞
圧板読取モードにおける画像データ読み取りの基本動作について述べる（図２、３参照）。原稿１３を原稿押さえ板１４下の原稿読取台３上にセットした後、ＣＰＵ１６は光源ドライバ１７を動作させて光源４ａをオンにする。
【００３４】
次に、ＣＣＤ駆動部１８が駆動するＣＣＤ７で基準白板１５を走査して読み取り、画像処理部１９内のＡ／Ｄコンバータ（図示せず）でアナログ-デジタル変換を行い、読取信号処理部２５で、シェーディング補正用の白基準データとして、画像処理部１９内のシェーディング補正処理のＲＡＭ（図６、ラインバッファ３６）に保持する。
【００３５】
ＣＰＵ１６は、走向体モータドライバ（駆動装置）２８を通して、走向体ステッピングモータ１２を動作させ、これにより第１走行体４は、原稿１３のある方向へ移動する。第１走行体４が原稿面を一定速度で走査することにより、その原稿１３の画像データがＣＣＤ７により光電変換される。
【００３６】
＜原稿搬送読取モード＞
原稿搬送読取モードにおける画像データ読み取りの基本動作について述べる（図４参照）。シートスルー（原稿搬送読取）方式による読み取りは、圧板読取モードのように原稿を固定して走行体を走査して読み取るのではなく、走行体４は固定位置に静止させて、原稿自体を移動させて読み取る方式である。
【００３７】
ＣＰＵ１６は、まず圧板読取モードと同様に走行体４を一定の移動量で基準白板を走査して基準白板１５を読み取ったあと、シートスルー原稿読み取り位置まで走行体を移動させて静止させる。
【００３８】
次にＣＰＵ１６は、原稿を搬送するために、原稿搬送モータドライバ２０を通して原稿搬送ステッピングモータ８を駆動する。原稿台１１にセットされた原稿１３は、分離ローラ２９と搬送ローラ３０によって、第１走行体４の所定の読み取り位置まで搬送される。このとき、原稿１３は一定速度で搬送されて行き、第１走行体４は停止したままで原稿面の画像データをＣＣＤ７により光電変換される。
【００３９】
＜読取信号処理部＞
図５は、図２に示す読取信号処理部２５の最も基本的な構成を示すブロック図である。図５に示す読取信号処理部２５は、アナログビデオ処理部２１、シェーディング補正処理部２２を備え、画像処理部１９にデータを流す。
【００４０】
光電変換されたアナログビデオ信号ａは、アナログビデオ処理部２１でデジタル変換の処理まで行われた後、シェーディング補正処理部２２で読取装置のための補正処理を行う。そのあと、後段の画像処理部１９に、各種画像処理のためにデータを渡す。
【００４１】
図５に示したアナログビデオ処理部２１は、図６のようにプリアンプ回路３１と可変増幅回路３２、Ａ／Ｄコンバータ３３を備えている。また、シェーディング補正処理部２２は、黒減算回路３４、シェーディング補正演算回路３５、ラインバッファ白基準データ３６を備えている。
【００４２】
ラインバッファ白基準データ３６は、シェーディング補正で基準となる前述の白基準データを保持するところである原稿読取台３上の原稿１３を光源４ａで照射した反射光を、シェーディング調整板３７を通してレンズ６によって集光してＣＣＤセンサ７に結像する。
【００４３】
シェーディング調整板３７は、ＣＣＤセンサ７の中央部と端部での反射光量の差を小さくするための光量調整の役割を果たす。これはＣＣＤセンサの中央部と端部で反射光量の差があまりに大きすぎると、シェーディング補正処理部２２で多分に歪を含んだ演算結果しか得られないため、予め反射光量の差を小さくした後にシェーディング補正演算処理を行うためのものである。なお、図６では説明簡単化のために、反射光を折り返すためのミラーを省略している。
【００４４】
次に、本発明に係る画像処理部の第１の実施形態及び第２の実施形態について説明する。第１の実施形態（以下「構成Ａ」と称す）は、画像データの蓄積後に、後段画像処理手段／ＡＳＩＣ４０ｂ（図７参照）による画像処理を行うことを特徴とし、画像データの再利用重視のカラーＭＦＰである。第２の実施形態（以下「構成Ｂ」と称す）は、画像データの蓄積前に、後段画像処理手段／ＡＳＩＣ４０ｂ（図７参照）による画像処理を行うことを特徴とし、蓄積データの容量を最小にしてコストダウンを重視するカラーＭＦＰである。
【００４５】
上記「構成Ａ」及び「構成Ｂ」を、同一のハードウェアで両者とも実行できるよう回路基板を共通化すると、ハードウェアの開発効率の向上や、開発費の抑制、工数削減によるコスト削減、開発費の削減によるコストダウンを図ることができる。同一のハードウェアとは、同一のＡＳＩＣ構成が考え得る。この場合、ＡＳＩＣ内部で、後段画像処理手段による画像処理を、データ蓄積前又は蓄積後に行うよう切替える画像パス切替え手段を備えるＡＳＩＣが考え得る（図７参照）。
【００４６】
まず、階調数（ビット数）を切替える階調処理を行うことを主な特徴とする「後段画像処理手段／ＡＳＩＣ４０ｂ」で行う画像処理を、蓄積手段であるメモリ２７ｂ（図２、図７参照）に画像データを蓄積する前に行うか（構成Ｂ）、後に行うか（構成Ａ）で、メモリ容量に変化が生じることについて以下説明する。
【００４７】
階調処理後のビット数は、画質に大きな影響を与える。一般的にビット数（階調数）の多い方が、階調表現が良い。しかしながら、ビット数を増やすとメモリ蓄積容量が増えるため、メモリ容量だけを考えるとビット数が少ない方が良い。すなわち、画質と蓄積容量の間で両立しえない関係にある。
【００４８】
しかしながら、階調数が蓄積の容量に影響があるのは、後段画像処理（階調処理）が蓄積前にある場合である。なお、後段画像処理が蓄積後にある場合は、出力装置が対応できる範囲の最大のビット数であることが画質の面で望ましい。
【００４９】
次に、上記ＡＳＩＣについて説明する。さまざまな画像処理を実現するＡＳＩＣ（Application Specific Integrated Circuit：特定用途向けＩＣ（Integrated Circuit：半導体集積回路）の総称）は、一般的に複数のＡＳＩＣを１チップ化した方が、コストダウンが図れる。しかしながら、仕様の変更があった場合は、仕様変更のために再度ＡＳＩＣ全体を開発し直すことになる。１つのＡＳＩＣに統合することにより集積回路が大規模になるにつれて開発費はますます高くなり、コストアップになる場合がある。
【００５０】
仕様変更が有る部分と無い部分とを別にすることにより、仕様変更に対する開発費の増加に伴うコストアップをできるだけ抑えたい場合、仕様変更の可能性が高い処理と低い処理とでＡＳＩＣを分け、開発期間の短縮と開発コストのバランスを良くし、最適なコストダウンを図ることができる。
【００５１】
したがって、仕様変更の可能性が少ない前段画像処理と、仕様変更が起こる可能性が高い後段画像処理を分けることで、開発効率のアップと開発コストの低減を図ることも考え得る。
【００５２】
一方、コストダウン要求の強いカラーＭＦＰにおいては、最新の階調処理搭載による画質向上よりも、前段画像処理と後段画像処理を統合した１チップのＡＳＩＣを開発し、コストダウンを図りたいという要求もあるため、一つのＡＳＩＣに、前段画像処理手段と後段画像処理手段とを構成することも考え得る。
【００５３】
また、上記最新の階調処理搭載による最高の画質でなくとも、ある程度の画質を維持するため、階調処理において多ビット化するカラーＭＦＰも考え得る。
【００５４】
以下、構成Ａ及び構成Ｂについて詳述する。
【００５５】
［構成Ａ］
＜データ蓄積前、前段画像処理部＞
図７は、図５に示した画像処理部１９の構成図である。図５に示した画像処理部１９は、前段画像処理手段／ＡＳＩＣ４０ａと、後段画像処理手段／ＡＳＩＣ４０ｂに分かれる。図８は、前段画像処理４０ａでの処理の流れを示す図である。前段画像処理４０ａは、ライン間補正処理部４１ａ、変倍処理部４１ｂ、γ変換処理部４１ｃ、フィルタ処理部４１ｄ、色変換処理部４１ｅまでの処理を行う。
【００５６】
ライン間補正処理部４１ａは、カラーＣＣＤ７の各ＲＧＢの取り付け位置の差によって生じるそれぞれＲＧＢ間のラインずれを補正する処理である。例えば、Ｂ（ブルー）のラインを基準とした場合、Ｒ（レッド）とＢ、Ｇ（グリーン）とＢの間のラインずれ量を補正する処理を行う。
【００５７】
変倍処理部４１ｂでは、読取の解像度から所望の解像度に変換するための処理を行う。γ変換処理部４１ｃは、主に濃度調整（たとえば図１０のような濃度調整）を目的とした変換処理で、一般的に図１１のようなルックアップテーブル変換と呼ぶ方式を用いる。
【００５８】
フィルタ処理部４１ｄでは、ＭＴＦ補正、鮮鋭化、平滑化を目的としたフィルタ処理演算を行う。色変換処理部４１ｅでは、出力デバイスの色空間、例えばＣＭＹＫ色空間に変換するための処理を行う。なお、カラー画像の場合はＲＧＢ各成分に対して上記の処理を行い、モノクロ画像の場合はＲＧＢのＧデータのパスを使って一成分だけ上記の処理を行う。
【００５９】
＜画像データ蓄積＞
前記の画像データは階調処理を行う前のＣＭＹＫ８ビットの画像データである。画像データ再利用のため、画像データは一旦メモリコントローラ２７ａを通してメモリ２７ｂに蓄積される（図２参照）。
【００６０】
＜データ蓄積後、後段画像処理部＞
メモリに蓄積されている画像データは、データ再利用の要求に従って各種画像処理を行なう。蓄積された画像に対し濃度変更を行いたいときには、前段のγ処理と同様の内容を、ここでＣＭＹＫに対して行う。
【００６１】
階調変換処理４２ｃは、固定しきい値処理、誤差拡散処理、ディザ処理等の階調変換方式で、８bit ２５６階調の画像データを出力装置で出力可能な階調数に変換する処理を行う。階調変換処理の詳細を以下に述べる。通常、データ蓄積後に後段画像処理を行う場合、画質重視のため階調数を多く設定する。ここで示した例では、４値の階調変換処理を選択する。
【００６２】
＜後段画像処理（階調変換処理４２ｃ）＞
階調変換処理４２ｃは、一例として固定しきい値処理が４値化まで可能な階調変換処理で説明する。階調変換処理４２ｃは、下記のようにｎ値化のしきい値を変更可能な構成になっている。
０      ≦  画素データ  ＜ th１ が真ならば  n０
th１    ≦  画素データ  ＜ th２ が真ならば  n１
th２    ≦  画素データ  ＜ th３ が真ならば  n２
th３    ≦  画素データ  ≦ ２５５ が真ならば  n３
【００６３】
２値化を行う場合、それぞれ以下のように設定する。
th１=th２=th３ に２５５
n０=n１=n２=n３ に１
【００６４】
３値化を行う場合、
th１=８５, n０=１,
th２=１７０, n１=２
th３=２５５, n２=３,n３=３
【００６５】
４値化を行う場合、
th１=６４, n０=１,
th２=１２８, n１=２
th３=１９２, n２=３, n３=４
【００６６】
＜データ蓄積後、後段画像処理（階調変換処理：固定しきい値２値化）＞
書込装置が１bit, ２階調まで出力可能な場合の固定しきい値２値化による階調変換について説明する。２値画像を所望する場合、階調変換処理により、８bit, ２５６階調のＣＭＹＫそれぞれの画像を２階調の２値画像データに変換し、画像データ［ｂ］として後段に送る。
【００６７】
ここでは、説明を簡単にするため、固定しきい値処理の一例を挙げる。２値化しきい値が１２８の場合、処理部の入力画像の画素データに対して、下記の言う条件によって２値化を行う。
０  ≦  画素データ  ＜ １２８ が真ならば  ０
１２８  ≦  画素データ  ≦ ２５５ が真ならば  １
【００６８】
＜データ蓄積後、後段画像処理（階調変換処理：固定しきい値４値化）＞
次に、書込装置が２bit,４値まで出力可能な場合の固定しきい値４値化による階調変換について説明する。４値画像を所望する場合、階調変換処理により、ＣＭＹＫそれぞれ８bit,２５６階調の画像を４階調の４値画像データに変換し、画像データ［ｂ］として後段に送る。
【００６９】
ここでは、説明を簡単にするため、固定しきい値処理の一例を挙げる。処理部の入力画像の画素データに対して、下記の言う条件によって４値化を行う。
０  ≦  画素データ  ＜ ６４が真ならば  ０
６４  ≦  画素データ  ＜ １２８が真ならば  １
１２８  ≦  画素データ  ＜ １９２が真ならば  ２
１９２  ≦  画素データ  ≦ ２５５が真ならば  ３
【００７０】
＜書込信号処理部＞
書込信号処理部２６ａでは、前記階調処理後のデータに対して、書込装置に画像を形成するために使用するレーザダイオードを発光させるための信号処理を行う。階調処理後の低ビットの画像データに対し、書込装置でドットを形成するＰＷＭ変調のための信号生成を行っている。
【００７１】
ＬＤ駆動部２６ｃは、上記のデータに従って、ＬＤ（レーザダイオード）２６ｂを発光させて、感光体（ここでは図示せず）上に画像を形成する。
【００７２】
［構成Ｂ］
＜データ蓄積前、前段画像処理部＞
図５に示した画像処理部１９は、前段画像処理４０ａと、後段画像処理４０ｂに分かれる。前段画像処理４０ａは、ライン間補正処理部４１ａ、変倍処理部４１ｂ、γ変換処理部４１ｃ、フィルタ処理部４１ｄ、色変換処理部４１ｅまでの処理を行う（図８参照）。
【００７３】
ライン間補正処理部４１ａでの処理は、カラーＣＣＤ７の各ＲＧＢの取り付け位置の差によって生じるそれぞれＲＧＢ間のラインずれを補正する処理である。例えば、Ｂ（ブルー）のラインを基準とした場合、Ｒ（レッド）とＢ、Ｇ（グリーン）とＢの間のラインずれ量を補正する処理を行う。
【００７４】
変倍処理部４１ｂでは、読取の解像度から所望の解像度に変換するための処理を行う。γ変換処理部４１ｃは、主に濃度調整（たとえば図１０のような濃度調整）を目的とした変換処理で、一般的に図１１のようなルックアップテーブル変換と呼ぶ方式を用いる。
【００７５】
フィルタ処理部４１ｄでは、ＭＴＦ補正、鮮鋭化、平滑化を目的としたフィルタ処理演算を行う。色変換処理部４１ｅでは、出力デバイスの色空間、たとえば、ＣＭＹＫ色空間に変換するための処理を行う。
【００７６】
なお、カラー画像の場合は、ＲＧＢ各成分に対して上記の処理を行い、モノクロ画像の場合は、ＲＧＢのＧデータのパスを使って一成分だけ上記の処理を行う。通常、データ蓄積前に後段画像処理部が来る場合、蓄積容量最小重視であるため、階調数を低く設定する。ここで示した例では、２値の階調変換処理を選択する。
【００７７】
＜データ蓄積前、後段画像処理（階調変換処理：固定しきい値２値化）＞
書込装置が１bit,２階調まで出力可能な場合の固定しきい値２値化による階調変換について説明する。２値画像を所望する場合、階調変換処理により、８bit, ２５６階調のＣＭＹＫそれぞれの画像を２階調の２値画像データに変換し、画像データ［ｂ］として後段に送る。
【００７８】
ここでは、説明を簡単にするため、固定しきい値処理の一例を挙げる。２値化しきい値が１２８の場合、処理部の入力画像の画素データに対して、下記の言う条件によって２値化を行う。
０    ≦  画素データ  ＜ １２８が真ならば  ０
１２８    ≦  画素データ  ≦ ２５５ が真ならば  １
【００７９】
＜データ蓄積前、後段画像処理（階調変換処理：固定しきい値４値化）＞
次に、書込装置が２bit, ４値まで出力可能な場合の固定しきい値４値化による階調変換について説明する。４値画像を所望する場合、階調変換処理により、ＣＭＹＫそれぞれ８bit, ２５６階調の画像を４階調の４値画像データに変換し、画像データ［ｂ］として後段に送る。
【００８０】
ここでは、説明を簡単にするため、固定しきい値処理の一例を挙げると、処理部の入力画像の画素データに対して、下記の言う条件によって４値化を行う。
０   ≦  画素データ  ＜ ６４が真ならば  ０
６４   ≦  画素データ  ＜ １２８が真ならば  １
１２８  ≦  画素データ  ＜ １９２が真ならば  ２
１９２  ≦  画素データ  ≦ ２５５が真ならば  ３
【００８１】
＜画像データ蓄積＞
前記の画像データは階調処理を行う前のＣＭＹＫそれぞれ１ビットあるいは２ビットの画像データである。画像データは一旦メモリコントローラ２７ａを通してメモリ２７ｂに蓄積する。
【００８２】
＜書込信号処理部＞
書込信号処理部２６ａでは、前記階調処理後のデータに対して、書込装置に画像を形成するために使用するレーザダイオードを発光させるための信号処理を行う。
【００８３】
階調処理後の低ビットの画像データに対し、書込装置でドットを形成するＰＷＭ変調のための信号生成を行っている。ＬＤ駆動部２６ｃは、前記のデータに従って、ＬＤ（レーザダイオード）２６ｂを発光させて、感光体（ここでは図示せず）上に画像を形成する。
【００８４】
次に、画像データの再利用が行えるカラーＭＦＰ［構成Ａ］と、蓄積データの容量を最小にしてコストダウンを重視するカラーＭＦＰ［構成Ｂ］の２種類の製品に対し対応可能な回路構成を有する画像処理部１９について説明する。
【００８５】
まず、図７を用いて画像処理部１９の構成について説明する。図７は、本実施形態に係る画像処理部１９の構成図である。画像処理部１９は、前段画像処理手段／ＡＳＩＣ４０ａと、後段画像処理手段／ＡＳＩＣ４０ｂと、後段画像処理手段／ＡＳＩＣ４０ｂが蓄積前あるいは蓄積後に来るように、データパスを切替える前段画像パス切替手段／回路ブロック４０ｃと、後段画像パス切替手段／回路ブロック４０ｄと、から構成される。
【００８６】
メモリコントローラ／ＡＳＩＣ２７ａは、画像データをメモリ２７ｂに蓄積するための制御を行う。なお、読取信号処理／ＡＳＩＣ２５は、前述した黒減算回路３４、シェーディング補正３５などの読み取りデータの補正を実現する。
【００８７】
また、書込信号処理／ＡＳＩＣ２６ａは、ＬＤ駆動部２６ｃにデータを転送するために必要な信号処理を行う。
【００８８】
前段画像処理手段／ＡＳＩＣ４０ａの処理内容を、図８を用いて説明する。図８は、本実施形態に係る前段画像処理手段／ＡＳＩＣ４０ａで実現される処理を説明するための図である。
【００８９】
前段画像処理手段／ＡＳＩＣ４０ａは、図８に示すように、ライン間補正処理部４１ａ、変倍処理部４１ｂ、γ変換処理部４１ｃ、フィルタ処理部４１ｄ、色変換処理部４１ｅから構成され、これらの処理を実現する。
【００９０】
色変換処理部４１ｅは、スキャナで読み取ったＲＧＢ画像を、電子写真方式の出力装置の色空間ＣＭＹＫデータに変換する。
【００９１】
後段画像処理手段／ＡＳＩＣ４０ｂの処理内容を、図９を用いて説明する。図９は、本実施形態に係る後段画像処理手段／ＡＳＩＣ４０ｂで実現される処理を説明するための図である。
【００９２】
後段画像処理手段／ＡＳＩＣ４０ｂの主な画像処理は、８ビットの画像データを、出力装置で出力することができる階調数に変換する階調変換処理４２ｃである。また、後述する画像データの再利用で使用する濃度変更を実現するための後段のγ変換処理４２ｂも有する場合がある。
【００９３】
次に、画像データの再利用が行えるカラーＭＦＰ［構成Ａ］の画像処理の構成と動作について説明する。図１２は、本実施形態に係る画像データの流れを示すフローチャートである。
【００９４】
構成［Ａ］の場合、蓄積後のデータに対して後段画像処理手段による階調処理を行うので、蓄積データサイズに左右されず、出力装置で可能な階調変換処理を行うことができる。そのため、構成［Ａ］の方が、一般的に階調数が多くでき画質も良好になる。
【００９５】
また、この場合、蓄積後にγ変換処理４２ｂで濃度変換を行うこともできるので、データの再利用も可能である。構成［Ａ］の画像処理部の動作は、以下のようになる。
【００９６】
読み取った画像データ（図１２  ステップＳ１）を、前段画像処理手段／ＡＳＩＣ４０ａで処理する（ステップＳ２）。その後、前段画像パス切替手段／回路ブロック４０ｃは、前段画像処理／ＡＳＩＣ４０ａでの色変換後のＣＭＹＫデータを、メモリコントローラ／ＡＳＩＣ２７ａに流し、かつ、後段画像処理手段／ＡＳＩＣ４０ｂの出力［Ｃ］からのデータは無効にするように、ＣＰＵを通して前段画像パス切替え回路４０ｃに設定し、画像データをメモリコントローラ／ＡＳＩＣ２７ａを通じてメモリ２７ｂに蓄積する（ステップＳ３）。
【００９７】
蓄積後のデータは、メモリコントローラ／ＡＳＩＣ２７ａから、後段画像処理手段／ＡＳＩＣ４０ｂに流れる（ステップＳ４）。後段画像処理手段／ＡＳＩＣ４０ｂは、前段画像処理手段／ＡＳＩＣ４０ａからのデータ入力［Ａ］からのデータは無効とし、メモリコントローラ／ＡＳＩＣ２７ａからの入力データ［Ｂ］を有効データとして、一連の画像処理を行うように、ＣＰＵ１６を通して後段画像処理手段／ＡＳＩＣ４０ｂに設定し、入力［Ａ］からのデータは無効に設定する。
【００９８】
後段画像処理後の出力データは、出力口［Ｄ］に流し、出力口［Ｃ］は無効とする。以上が構成Ａの画像データの流れである。
【００９９】
次に、蓄積データの容量を最小にしてコストダウンを重視するカラーＭＦＰ［構成Ｂ］の画像処理の構成と動作について説明する。図１３は、本実施形態に係る画像データの流れを示すフローチャートである。
【０１００】
構成［Ｂ］の場合、階調処理後のデータをメモリに蓄積する。すなわち、蓄積前に後段画像処理手段による画像処理を行うことが、上記［構成Ａ］と大きく異なる部分である。
【０１０１】
読み取った画像データ（図１３  ステップＳ５）は、前段画像処理手段／ＡＳＩＣ４０ａで一連の画像処理が行われ（ステップＳ６）、後段画像処理手段／ＡＳＩＣ４０ｂに流れ、後段画像処理で階調処理などの一連の画像処理を行われ（ステップＳ７）、メモリ２７ｂに蓄積される（ステップＳ８）。
【０１０２】
前段画像処理パス切替手段／回路ブロック４０ｃは、前段画像処理手段／ＡＳＩＣ４０ａからの画像データは無効とし、後段画像処理手段／ＡＳＩＣ４０ｂの画像を有効データとして、後段画像処理の出力データ［Ｃ］から前段画像パス切替手段／回路ブロック４０ｃにデータが流れるように設定する。
【０１０３】
画像データは、前段画像パス切替手段／回路ブロック４０ｃからメモリコントローラ／ＡＳＩＣ２７ａに流れる。後段画像処理手段／ＡＳＩＣ４０ｂは、入力データ［Ａ］に対し、一連の処理を行い、入力［Ｂ］のデータは無効とする。
【０１０４】
メモリ２７ｂに蓄積された画像データは、メモリコントローラ／ＡＳＩＣ２７ａを経由して、後段画像パス切替手段／回路ブロック４０ｄに流れる。
【０１０５】
後段画像処理は、ＣＰＵ１６からの設定に従って、後段画像処理［Ｄ］からのデータは無効とし、メモリコントローラ／ＡＳＩＣ２７ａからのデータを書込信号処理／ＡＳＩＣ２６ａに渡す。
【０１０６】
次に、各構成の階調処理について詳述する。
【０１０７】
構成［Ａ］の場合、蓄積画像の再利用だけであるならば、同様に２値による階調変換処理で良いが、多ビットによる画質の改善を行う場合、出力装置が対応可能であることを前提として、たとえば２bit（４階調）、４bit（６４階調）の階調変換処理を行う。
【０１０８】
構成［Ｂ］のように階調処理を蓄積前に行う場合は、メモリ蓄積量を小さくするのが主な目的のため、通常階調処理後は２値（２階調）で行う。
【０１０９】
上記実施形態により、蓄積容量重視のＭＦＰと、再利用でかつ画質向上重視のＭＦＰのどちらでも対応でき、開発工数及び開発費の低減によりコストダウンを図る画像処理装置及び画像処理方法を提供することができる。
【０１１０】
また、蓄積容量重視のＭＦＰと画質重視のＭＦＰのどちらでも対応できる回路基板を有する画像処理装置であることによって、開発費日程と開発費の低減によりコストダウンを図ることができる。
【０１１１】
また、前段画像処理と後段画像処理とで切替える最小の単位でＡＳＩＣにすることで、開発日程短縮と開発費の抑制によるコストダウンを図ることができる。
【０１１２】
また、前段画像処理ＡＳＩＣと後段画像処理、前段画像パス切替え回路ブロックと後段画像パス切替えブロックを、一つのＡＳＩＣにして、さらなるコストダウンを図ることができる。
【０１１３】
以上、本発明を好適な実施の形態に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【図面の簡単な説明】
【０１１４】
【図１】本発明の実施形態に係るカラーＭＦＰの画像読取装置の構成図である。
【図２】本発明の実施形態に係るカラーＭＦＰの電装制御のブロック図である。
【図３】本発明の実施形態に係る圧板読取モード時の原稿読取部の構成図である。
【図４】本発明の実施形態に係る原稿搬送読取モード時の原稿読取部の構成図である。
【図５】図２に示す読取信号処理部２５の最も基本的な構成を示すブロック図である。
【図６】本発明の実施形態に係る読取信号処理部２５を構成するアナログビデオ処理部２１と、シェーディング補正処理部２２の構成図である。
【図７】図５に示した画像処理部１９の構成図である。
【図８】本発明の実施形態に係る後段画像処理手段／ＡＳＩＣ４０ｂで実現される処理を説明するための図である。
【図９】本発明の実施形態に係る後段画像処理手段／ＡＳＩＣ４０ｂで実現される処理を説明するための図である。
【図１０】本発明の実施形態に係る濃度調整処理を説明するための図である。
【図１１】本発明の実施形態に係るルックアップテーブル変換と呼ぶ方式を説明するための図である。
【図１２】本発明の実施形態に係る画像データの流れを示すフローチャートである。
【図１３】本発明の実施形態に係る画像データの流れを示すフローチャートである。
【符号の説明】
【０１１５】
４ａ    光源
７    ＣＣＤ
８    原稿搬送用ステッピングモータ
１２    走向体ステッピングモータ
１６    ＣＰＵ
１７    光源ドライバ
１８    ＣＣＤ駆動部
１９    画像処理部
２０    原稿搬送用モータドライバ
２１    アナログビデオ処理部
２２    シェーディング補正処理部
２５    読取信号処理部
２６ａ    書込信号処理部
２６ｂ    ＬＤ（レーザダイオード）
２６ｃ    ＬＤ駆動部
２７ａ    メモリコントローラ
２７ｂ    メモリ
２８    走向体モータドライバ
３１    プリアンプ回路
３２    可変増幅回路
３３    Ａ／Ｄコンバータ
３４    黒減算回路
３５    シェーディング補正演算回路
３６    ラインバッファ白基準データ
４０ａ    前段画像処理手段／ＡＳＩＣ
４０ｂ    後段画像処理手段／ＡＳＩＣ
４０ｃ    前段画像パス切替手段／回路ブロック
４０ｄ    後段画像パス切替手段／回路ブロック
４１ａ    ライン間補正処理部
４１ｂ    変倍処理部
４１ｃ    γ変換処理部
４１ｄ    フィルタ処理部
４１ｅ    色変換処理部
４２ａ    入力データ切替え部
４２ｂ    γ変換処理部
４２ｃ    階調変換処理
４２ｄ    データ出力先切替え部
【図１】
2008172594.tif 000003
【図２】
2008172594.tif 000004
【図３】
2008172594.tif 000005
【図４】
2008172594.tif 000006
【図５】
2008172594.tif 000007
【図６】
2008172594.tif 000008
【図７】
2008172594.tif 000009
【図８】
2008172594.tif 000010
【図９】
2008172594.tif 000011
【図１０】
2008172594.tif 000012
【図１１】
2008172594.tif 000013
【図１２】
2008172594.tif 000014
【図１３】
2008172594.tif 000015