(57)【要約】【課題】  消費電流の少ないシリーズレギュレータを提供する。【解決手段】  エミッタｅ１が電圧入力端子１１に接続され、コレクタｃ１が電圧出力端子１２に接続された第１バイポーラトランジスタＱ１と、一端が第１バイポーラトランジスタＱ１のベースｂ１に接続された第４抵抗Ｒ４と、アノードが電圧入力端子１１に接続され、カソードが第４抵抗Ｒ４の他端に接続されたダイオードＤ４とを具備する。第４抵抗Ｒ４により第１バイポーラトランジスタＱ１のベース・エミッタ間のインピーダンスを下げてベース蓄積電荷の減少を早めるとともに、第１バイポーラトランジスタＱ１のベース・エミッタ間電圧Ｖｂｅ１をダイオードＤ４の順方向電圧Ｖｆ４により打ち消して第４抵抗Ｒ４に流れる電流Ｉｒ４を減らし、消費電流Ｉｃｃを低減する。【選択図】  図１
2008015764.tif 000002
【特許請求の範囲】
【請求項１】
エミッタが電圧入力端子に接続され、コレクタが電圧出力端子に接続された第１バイポーラトランジスタと、
第１抵抗と第２抵抗との直列回路を有し、一端が前記電圧出力端子に接続され、他端が基準電位に接続された分圧回路と、
一方の入力端子が前記分圧回路の出力端に接続され、他方の入力端子が基準電圧源に接続された差動増幅器と、
制御電極が前記差動増幅器の出力端子に接続され、第１電極が前記基準電位に接地された第２トランジスタと、
第１電極が前記第１バイポーラトランジスタのベースに接続され、第２電極が前記第２トランジスタの第２電極に接続され、制御電極に所定のバイアスが印加された第３トランジスタと、
一端が前記第１バイポーラトランジスタのベースに接続された第４抵抗と、
アノードが前記電圧入力端子に接続され、カソードが前記第４抵抗の他端に接続されたダイオードと、
を具備することを特徴とするシリーズレギュレータ。
【請求項２】
前記ダイオードに、第５抵抗が並列接続さていることを特徴とする請求項１に記載のシリーズレギュレータ。
【請求項３】
前記ダイオードが、ｐｎ接合ダイオードまたはダイオード接続された第４トランジスタであることを特徴とする請求項１に記載のシリーズレギュレータ。
【請求項４】
前記第２および第３トランジスタが、バイポーラトランジスタまたは絶縁ゲート電界効果トランジスタであることを特徴とする請求項１に記載のシリーズレギュレータ。
【請求項５】
前記分圧回路と、前記差動増幅器と、前記基準電圧源と、前記第２および第３トランジスタと、前記第４抵抗と、前記ダイオードとが、同一半導体チップ上に集積して形成され、前記第１バイポーラトランジスタが前記半導体チップに配線を介して外付けされていることを特徴とする請求項１に記載のシリーズレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリーズレギュレータに関する。
【背景技術】
【０００２】
シリーズレギュレータは、電源と負荷との間に出力電圧調整用のブーストトランジスタを直列に接続し、ブーストトランジスタの導通を制御することにより、一定の出力電圧を負荷に供給している（例えば、特許文献１参照。）。
【０００３】
特許文献１に開示されたシリーズレギュレータは、ブーストトランジスタであるバイポーラトランジスタと、出力電圧を分圧する分圧回路と、分圧して得た電圧と所定の基準電圧とを比較するコンパレータと、ブーストトランジスタの導通をフィードバック制御するためのトランジスタと、制御用トランジスタの動作点を定めるバイアス回路とを具備している。
【０００４】
然しながら、特許文献１に開示されたシリーズレギュレータは、負荷電流が急激に減少したときに、ブーストトランジスタのベース蓄積電荷の減少が遅いので、ブーストトランジスタがオフするまでの時間が長いという問題がある。  
その結果、出力電圧にオーバーシュートが発生し、マイクロコンピュータなどの電子回路を有する負荷にダメージを与える恐れがある。
【０００５】
これに対して、負荷電流が急激に減少したときに、出力電圧にオーバーシュートが発生するのを抑制したシリーズレギュレータが知られている（例えば、非特許文献１参照。）。
【０００６】
非特許文献１に開示されたシリーズレギュレータは、ブーストトランジスタのベース・エミッタ間に抵抗を接続してベース・エミッタ間のインピーダンス下げることにより、ブーストトランジスタのベース蓄積電荷の減少を早め、ブーストトランジスタがオフするまでの時間を短縮している。その結果、出力電圧に発生するオーバーシュートを小さくしている。
【０００７】
然しながら、非特許文献１に開示されたシリーズレギュレータは、ブーストトランジスタのベース・エミッタ間に接続された抵抗により、ブーストトランジスタをオンさせるために必要な電流が増えるので、消費電流が増加するという問題がある。  
そのため、電源が、例えば車載用のバッテリーの場合に、車を長期間放置しておくとバッテリー上がりが生じる恐れがある。
【特許文献１】特開２００３−１０８２４２号公報
【非特許文献１】東芝半導体製品データシートＴＢ９０００Ｆ、２００５年１１月７日、[２００６年４月２４検索]、インターネット< URL ：http://www.semicon.toshiba.co.jp/openb2b/websearch/productDetails.jsp?partKey=TB9000F>
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、消費電流の少ないシリーズレギュレータを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様のシリーズレギュレータは、エミッタが電圧入力端子に接続され、コレクタが電圧出力端子に接続された第１バイポーラトランジスタと、第１抵抗と第２抵抗との直列回路を有し、一端が前記電圧出力端子に接続され、他端が基準電位に接続された分圧回路と、一方の入力端子が前記分圧回路の出力端に接続され、他方の入力端子が基準電圧源に接続された差動増幅器と、制御電極が前記差動増幅器の出力端子に接続され、第１電極が前記基準電位に接地された第２トランジスタと、第１電極が前記第１バイポーラトランジスタのベースに接続され、第２電極が前記第２トランジスタの第２電極に接続され、制御電極に所定のバイアスが印加された第３トランジスタと、一端が前記第１バイポーラトランジスタのベースに接続された第４抵抗と、アノードが前記電圧入力端子に接続され、カソードが前記第４抵抗の他端に接続されたダイオードと、を具備することを特徴としている。
【発明の効果】
【００１０】
本発明によれば、消費電流の少ないシリーズレギュレータが得られる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１２】
本発明の実施例１に係るシリーズレギュレータについて図１および図２を用いて説明する。図１はシリーズレギュレータを示す回路図、図２はシリーズレギュレータの効果を示す図である。
【００１３】
図１に示すように、本実施例のシリーズレギュレータ１０は、エミッタｅ１が電圧入力端子１１に接続され、コレクタｃ１が電圧出力端子１２に接続されたｐｎｐ型第１バイポーラトランジスタＱ１と、第１および第２抵抗Ｒ１、Ｒ２の直列回路を有し、一端が電圧出力端子１２に接続され、他端が基準電位ＧＮＤに接続された分圧回路１３と具備している。
【００１４】
更に、一方の入力端子が分圧回路１３の出力端に接続され、他方の入力端子が基準電圧源１４に接続された差動増幅器１５と、ベースｂ２（制御電極）が差動増幅器１５の出力端子に接続され、コレクタｃ２（第１電極）が基準電位ＧＮＤに接続されたｐｎｐ型第２バイポーラトランジスタＱ２（第２トランジスタ）と、コレクタｃ３（第１電極）が第１バイポーラトランジスタＱ１のベースｂ１に接続され、エミッタｅ３（第２電極）が第２バイポーラトランジスタＱ２のエミッタｅ２（第２電極）に接続されたｎｐｎ型第３バイポーラトランジスタＱ３（第３トランジスタ）と、を具備している。
【００１５】
更に、一端が電圧入力端子１１に接続され、他端が第３バイポーラトランジスタＱ３のベースｂ３（制御電極）に接続された第３抵抗Ｒ３と、アノード側が第３抵抗Ｒ３の他端に接続され、カソード側が基準電位ＧＮＤに接続されたダイオードＤ１〜Ｄ３の直列回路とを有するバイアス回路１６を具備している。
【００１６】
更に、一端が第１バイポーラトランジスタＱ１のベースｂ１に接続された第４抵抗Ｒ４と、アノードが電圧入力端子１１に接続され、カソードが第４抵抗Ｒ４の他端に接続されたダイオードＤ４とを具備している。
【００１７】
電圧入力端子１１には、電源１７、例えば出力電圧Ｖａが１２Ｖの車載用バッテリーが接続されている。  
電圧出力端子１２には、負荷１９、例えば動作電圧が５Ｖのマイクロコンピュータを用いた電子機器が接続されている。  
更に、電圧出力端子１２には、シリーズレギュレータ１０の発振を防止するための位相補償用キャパシタンス２０が接続されている。
【００１８】
基準電圧源１４は、例えば出力電圧が１．２５Ｖのバンドギャップ電圧Ｖｂｇを出力するバンドギャップ電圧源である。  
バイアス回路１６のダイオードＤ１〜Ｄ３およびダイオードＤ４は、ダイオード接続されたバイポーラトランジスタである。
【００１９】
シリーズレギュレータ１０が、電源１７の電圧Ｖａ＝１２Ｖを出力電圧Ｖｃｃ＝５Ｖに降圧して、負荷１９に供給する動作について説明する。初期状態において、出力電圧Ｖｃｃは０Ｖである。
【００２０】
分圧回路１３は、出力電圧Ｖｃｃを第１および第２抵抗Ｒ１、Ｒ２で分圧して分圧電圧Ｖｓを出力する。  
差動増幅器１５は、分圧電圧Ｖｓとバンドギャップ電圧Ｖｂｇを比較する。初期状態においては分圧電圧Ｖｓよりバンドギャップ電圧Ｖｂｇが高いので、差動増幅器１５の出力電圧は下降する。
【００２１】
その結果、第２バイポーラトランジスタＱ２のベースｂ２の電位が低くなり、コレクタ電流Ｉｃ２は増加する。コレクタ電流Ｉｃ２は、第３バイポーラトランジスタＱ３のエミッタｅ３とコレクタｃ３を介して第１バイポーラトランジスタＱ１のベース電流Ｉｂ１となる。  
これにより、第１バイポーラトランジスタＱ１のコレクタ電流Ｉｃ１が増加し、出力電圧Ｖｃｃが上昇する。
【００２２】
出力電圧Ｖｃｃの上昇が続き、その分圧電圧Ｖｓがバンドギャップ電圧Ｖｂｇより高くなると、差動増幅器１５の出力は反転し上昇する。
【００２３】
その結果、第２バイポーラトランジスタＱ２のコレクタ電流Ｉｃ２は減少し、第１バイポーラトランジスタＱ１のコレクタ電流Ｉｃ１が減少し、出力電圧Ｖｃｃの上昇が停止する。
【００２４】
これにより、出力電圧Ｖｃｃは分圧電圧Ｖｓとバンドギャップ電圧Ｖｂｇが等しくなったところで安定する。  
基準電圧としているバンドギャップ電圧Ｖｂｇは非常に安定した電圧であるので、出力電圧Ｖｃｃも同様に安定した電圧となる。従って、負荷１９に安定化された電圧が供給され、負荷電流ＩＬが流れる。
【００２５】
次に、負荷電流ＩＬが急減（ＩＬ→０）すると、第４抵抗Ｒ４により第１バイポーラトランジスタＱ１のベース・エミッタ間のインピーダンスが低く設定されているので、ベース蓄積電荷の減少が早まり、出力電圧Ｖｃｃに発生するオーバーシュートが抑制されてシリーズレギュレータ１０は低負荷電流状態になる。
【００２６】
低負荷電流状態において、シリーズレギュレータ１０は、出力電圧Ｖｃｃを所定の電圧に維持するために、第１バイポーラトランジスタＱ１のベース電流Ｉｂ１と、第４抵抗Ｒ４を流れる電流Ｉｒ４と、分圧回路１３およびバイアス回路１６に流れる電流とを消費している。
【００２７】
第４抵抗Ｒ４を流れる電流Ｉｒ４は、第４抵抗Ｒ４にダイオードＤ４が直列接続されているので、Ｉｒ４＝（Ｖｂｅ１−Ｖｆ４）／Ｒ４で表される。  
ここで、Ｖｂｅ１は第１バイポーラトランジスタＱ１のベース・エミッタ間電圧、Ｖｆ４はダイオードＤ４の順方向電圧である。
【００２８】
第１バイポーラトランジスタＱ１のベース・エミッタ間電圧Ｖｂｅ１、ダイオードＤ４の順方向電圧Ｖｆ４は、ぞれぞれのトランジスタの飽和電流およびエミッタ面積によって決まるので、Ｖｂｅ１≒Ｖｆ４となるように設定することにより、第４抵抗Ｒ４を流れる電流Ｉｒ４を小さくすることができる。その結果、シリーズレギュレータ１０の消費電流Ｉｃｃを低減することが可能である。
【００２９】
オーバーシュートの抑制効果は、第４抵抗Ｒ４が小さいほど大きくなる。従来例では、第４抵抗Ｒ４を小さくするほど第４抵抗Ｒ４を流れる電流Ｉｒ４が増加し、シリーズレギュレータの消費電流Ｉｃｃも増加していた。
【００３０】
本実施例では、第４抵抗Ｒ４を小さくしても、ダイオードＤ４により第４抵抗Ｒ４を流れる電流Ｉｒ４の増加が抑えられるので、シリーズレギュレータ１０の消費電流Ｉｃｃの増加を抑えることができる。
【００３１】
図２に示すように、実験によれば、第４抵抗Ｒ４が、例えば７０ｋΩのときに、ダイオードＤ４を有しない場合、第４抵抗Ｒ４を流れる電流Ｉｒ４は１０μＡ程度であるのに対して、ダイオードＤ４を有する場合、第４抵抗Ｒ４を流れる電流Ｉｒ４は２μＡ程度に低減される（矢印ａ）。
【００３２】
また、第４抵抗Ｒ４が、例えば３０ｋΩのときに、ダイオードＤ４を有しない場合、第４抵抗Ｒ４を流れる電流Ｉｒ４は第４抵抗Ｒ４が７０ｋΩのときの２倍以上であるのに対して、ダイオードＤ４を有する場合、第４抵抗Ｒ４を流れる電流Ｉｒ４は数μＡに低減される（矢印ｂ）。
【００３３】
一方、出力電圧Ｖｃｃのオーバーシュートは、第４抵抗Ｒ４が小さいほど改善されるので、オーバーシュートを改善するために第４抵抗Ｒ４を小さくしても第４抵抗Ｒ４を流れる電流Ｉｒ４の増加が抑えられる。
【００３４】
第４抵抗Ｒ４を、例えば７０ｋΩから３０ｋΩに小さくしても、ダイオードＤ４を有する場合、第４抵抗Ｒ４を流れる電流Ｉｒ４は２μＡ程度から数μＡ程度の増加にとどまる（矢印ｃ）のに対して、ダイオードＤ４を有しない場合、第４抵抗Ｒ４を流れる電流Ｉｒ４は１０μＡ程度から２倍以上増加する（矢印ｄ）。
【００３５】
図３は第１バイポーラトランジスタＱ１が外付けされたシリーズレギュレータ１０の構成を示す図である。
【００３６】
図３に示すように、シリーズレギュレータ３０は、分圧回路１３と、基準電圧源１４と、差動増幅器１５と、第１および第２バイポーラトランジスタＱ２、Ｑ３と、バイアス回路１６と、第４抵抗Ｒ４と、ダイオードＤ４とが同一半導体チップ３１上にモノリシックに集積して形成され、ディスクリートの第１バイポーラトランジスタＱ１が半導体チップ３１に外付けされている。
【００３７】
半導体チップ３１上には、第１バイポーラトランジスタＱ１を外付けするためのボンディングパッド３２ａ〜３２ｃが形成されている。  
電圧入力端子１１はワイヤ３３ａを介してボンディングパッド３２ａに接続され、第１バイポーラトランジスタＱ１のベースｂ１はワイヤ３３ｂを介してボンディングパッド３２ｂに接続され、電圧出力端子１２はワイヤ３３ｃを介してボンディングパッド３２ｃに接続されている。
【００３８】
図４はダイオードＤ４であるダイオード接続された第４トランジスタを示す図で、図４（ａ）はその平面図、図４（ｂ）は図４（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図である。
【００３９】
図４に示すように、ｐ型シリコン基板４０に形成されたｎ型埋め込み領域４１内にコレクタ層、ベース層およびエミッタ層を有するｎｐｎ型第４バイポーラトランジスタＱ４（第４トランジスタ）が形成されている。  
第４バイポーラトランジスタＱ４は、ｎ型埋め込み領域４１によりｐ型シリコン基板４０と絶縁分離されている。
【００４０】
配線４２を介して、ベースｂ４とコレクタｃ４が接続され、コレクタｃ４がアノードとして電圧入力端子１１へ接続されている。また、エミッタｅ４はカソードとして第４抵抗Ｒ４の他端に接続されている。
【００４１】
以上説明したように、本実施例のシリーズレギュレータ１０は、第１バイポーラトラトンジスタＱ１のベースｂ１とエミッタｅ１間に第４抵抗Ｒ４とダイオードＤ４が直列に接続されている。
【００４２】
その結果、第４抵抗Ｒ４により第１バイポーラトラトンジスタＱ１のベースｂ１とエミッタｅ１間のインピーダンスを小さくして、出力電圧Ｖｃｃのオーバーシュートを抑えるとともに、ダイオードＤ４により第１バイポーラトラトンジスタＱ１のベースｂ１とエミッタｅ１間電圧Ｖｂｅ１をダイオードＤ４の順方向電圧Ｖｆ４で打ち消して、第４抵抗Ｒ４に流れる電流Ｉｒ４を低減することができる。従って、消費電流Ｉｃｃの少ないシリーズレギュレータ１０が得られる。
【００４３】
ここでは、ダイオードＤ４がダイオード接続されたバイポーラトランジスタである場合について説明したが、シリコンｐｎ接合ダイオードであっても構わない。また、ダイオード接続された絶縁ゲート電界効果トランジスタ（ＭＯＳトランジスタ）やその寄生ダイオードで構成することもできる。
【実施例２】
【００４４】
図５は本発明の実施例２に係るシリーズレギュレータを示す回路図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。  
本実施例が実施例１と異なる点は、ダイオードＤ４に抵抗が並列接続されていることにある。
【００４５】
即ち、図５に示すように、本実施例のシリーズレギュレータ５０は、ダイオードＤ４に並列に接続された第５抵抗Ｒ５を具備している。
【００４６】
これにより、ダイオードＤ４である第４バイポーラトランジスタＱ４のベース・エミッタ間のインピーダンスが小さくなるので、第４バイポーラトランジスタＱ４の蓄積電荷の減少を早めることができる。
【００４７】
以上説明したように、本実施例のシリーズレギュレータ５０は、ダイオードＤ４に並列接続された第５抵抗Ｒ５を具備している。その結果、第４バイポーラトランジスタＱ４の蓄積電荷の減少を早め、出力電圧Ｖｃｃのオーバーシュートを更に抑制することができる利点がある。
【実施例３】
【００４８】
図６は本発明の実施例３に係るシリーズレギュレータを示す回路図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。  
本実施例が実施例１と異なる点は、第２および第３バイポーラトランジスタＱ２、Ｑ３を絶縁ゲート電界効果トランジスタ（ＭＯＳトランジスタ）に置き換えたことにある。
【００４９】
即ち、図６に示すように、本実施例のシリーズレギュレータ６０は、ゲートＧ１が差動増幅器１５の出力端に接続され、ソースＳ１が基準電位ＧＮＤに接続されたｎ型第１ＭＯＳトランジスタＭ１（第２トランジスタ）と、ドレインＤ２が第１バイポーラトランジスタＱ１のベースｂ１に接続され、ソースＳ２が第１ＭＯＳトランジスタＭ１のドレインＤ１に接続されたｎ型第２ＭＯＳトランジスタＭ２（第３トランジスタ）とを具備している。第２ＭＯＳトランジスタＭ２のゲートＧ２は、第３抵抗Ｒ３の他端に接続されている。
【００５０】
以上説明したように、本実施例のシリーズレギュレータ６０は、第２および第３バイポーラトランジスタＱ２、Ｑ３を第１および第２ＭＯＳトランジスタＭ１、Ｍ２に置き換えたので、第２および第３トランジスタを駆動する電流が減少し、更に消費電流Ｉｃｃを低減できる利点がある。  
なお、第１ＭＯＳトランジスタＭ１はｐ型でも良く、その場合には差動増幅器１５の極性を反転する必要があることは言うまでも無い。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施例１に係るシリーズレギュレータを示す回路図。
【図２】本発明の実施例１に係るシリーズレギュレータの効果を示す図。
【図３】本発明の実施例１に係る第１バイポーラトランジスタが外付けされたシリーズレギュレータを示す図。
【図４】本発明の実施例１に係るダイオード接続された第４バイポーラトランジスタを示す図で、図４（ａ）はその平面図、図４（ｂ）は図４（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図。
【図５】本発明の実施例２に係るシリーズレギュレータを示す回路図。
【図６】本発明の実施例３に係るシリーズレギュレータを示す回路図。
【符号の説明】
【００５２】
１０、３０、５０、６０  シリーズレギュレータ
１１  電圧入力端子
１２  電圧出力端子
１３  分圧回路
１４  基準電源
１５  差動増幅器
１６  バイアス回路
１７  電源
１９  負荷
２０  キャパシタンス
３１  半導体チップ
３２ａ、３２ｂ、３２ｃ、３２ｄ  ボンディングパッド
３３ａ、３３ｂ、３３ｃ  ワイヤ
４０  ｐ型シリコン基板
４１  ｎ型埋め込み領域
４２  配線
Ｑ１  ｐｎｐ型第１バイポーラトランジスタ
Ｑ２  ｎｐｎ型第２バイポーラトランジスタ
Ｑ３  ｐｎｐ型第３バイポーラトランジスタ
Ｑ４  ｎｐｎ型第４バイポーラトランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５  第１〜第５抵抗
Ｄ１、Ｄ２、Ｄ３、Ｄ４  ダイオード
Ｍ１  ｎ型第１ＭＯＳトランジスタ
Ｍ２  ｎ型第２ＭＯＳトランジスタ
【図１】
2008015764.tif 000003
【図２】
2008015764.tif 000004
【図３】
2008015764.tif 000005
【図４】
2008015764.tif 000006
【図５】
2008015764.tif 000007
【図６】
2008015764.tif 000008