(57)【要約】【課題】本発明の目的は、高精度かつ高い動作保証電圧が求められる回路のクランプ回路であって、余分なストレスを与えることのないクランプ回路を提供することにある。【解決手段】本発明の一態様によれば、２端子間に印加される電圧が所定値を超えたか否かを検知する電圧検知回路と、前記電圧検知回路によって所定値を超えたことが検知された場合に前記２端子間に接続されている外部回路をクランプする電流増幅回路を含むクランプ回路であって、前記電圧検知回路は、第１のトランジスタ、前記第１のトランジスタと逆導電型の第２のトランジスタ及び２端子素子を有し、前記第１のトランジスタと前記第２のトランジスタは互いのコレクタとベースが接続され、前記２端子素子は、第１又は第２のトランジスタのコレクタに接続されていることを特徴とするクランプ回路が提供される。【選択図】図５
2008016759.tif 000002
【特許請求の範囲】
【請求項１】
２端子間に印加される電圧が所定値を超えたか否かを検知する電圧検知回路と、前記電圧検知回路によって所定値を超えたことが検知された場合に前記２端子間に接続されている外部回路をクランプする電流増幅回路を含むクランプ回路であって、
前記電圧検知回路は、第１のトランジスタ、前記第１のトランジスタと逆導電型の第２のトランジスタ及び２端子素子を有し、前記第１のトランジスタと前記第２のトランジスタは互いのコレクタとベースが接続され、前記２端子素子は、第１又は第２のトランジスタのコレクタに接続されている
ことを特徴とするクランプ回路。
【請求項２】
請求項１に記載のクランプ回路であって、
前記２端子素子は、
前記第１又は第２のトランジスタのうちの一方のトランジスタのコレクタ及び他方のトランジスタのベースに接続された第１の素子と、前記コレクタ及び前記２端子のうちの一方に接続された第２の素子を含む
ことを特徴とするクランプ回路。
【請求項３】
請求項２に記載のクランプ回路において、
前記電流増幅回路は、前記第１のトランジスタのエミッタに接続されている
ことを特徴とするクランプ回路。
【請求項４】
請求項１〜３のいずれか１項に記載のクランプ回路において、
前記第１又は第２の素子は複数個の素子群である
ことを特徴とするクランプ回路。
【請求項５】
外部回路と、前記集積回路に印加される電圧が所定値を超えたか否かを検知する電圧検知回路と、前記電圧検知回路によって所定値を超えたことが検知された場合に前記外部回路をクランプする電流増幅回路を含むＥＳＤ保護回路であって、
前記電圧検知回路は、第１のトランジスタ、前記第１のトランジスタと逆導電型の第２のトランジスタ及び２端子素子を有し、前記第１のトランジスタと前記第２のトランジスタは互いのコレクタとベースが接続され、前記２端子素子は、第１又は第２のトランジスタのコレクタに接続されている
ことを特徴とするＥＳＤ保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クランプ回路に関し、特に、外部電圧（例えば、ＥＳＤ（静電気放電））によって発生するストレス（電流集中又は電圧集中等）からＩＣを保護するクランプ回路に関する。
【背景技術】
【０００２】
図１は、従来のＥＳＤ保護回路の構成を示した回路図である。
【０００３】
従来の回路は、ＩＣ１００及びクランプ回路１１０から成る。ＩＣ１００は、端子Ａ及びＢに接続されている。クランプ回路１１０は、ＮＰＮトランジスタＱ１１１、抵抗素子Ｒ１１２及びツェナーダイオードＤ１１３から成る。端子Ｂは接地されている。
【０００４】
ＩＣ１００は、様々な用途に用いられる集積回路である。クランプ回路１１０は、端子Ａに印加される外部電圧（例えば、ＥＳＤ）によって発生するストレスからＩＣ１００を保護する。具体的には、ＮＰＮトランジスタＱ１１１のベース−エミッタ電圧（Ｖｂｅ）とツェナーダイオードＤの動作電圧（ＶＤ）の和を検知電圧（Ｖｔ）として設定し（下記の式１参照）、ＩＣ１００に検知電圧と同一の電圧（クランプ電圧）を印加することによって、ＩＣ１００をクランプする。
［式１］  Ｖｔ＝Ｖｂｅ＋ＶＤ
【０００５】
しかし、僅かなノイズの影響も許容できない高精度かつ高い電圧での動作保証が求められる特定用途の回路（例えば、自動車用回路）の場合は、ＩＣ１００が待機している間（例えば、エンジンは回転していないが、バッテリーが駆動している場合）に、ＩＣ１００に余分な電流が流れることによって生じるストレスを回避するため、検知電圧（Ｖｔ）を動作保証電圧（Ｖ０）以上の電圧に設定するために所定値（Ｖα）のマージンを設ける必要がある。一方、動作保証電圧（Ｖ０）より低い電圧においてクランプ回路１１０が動作しないことが必要である。従って、クランプ回路１１０の検知電圧（Ｖｔ）は、下記の条件１を満たす必要がある。また、端子Ａに外部電圧が印加されることを考慮すると、ＩＣ１００に印加されるクランプ電圧（ＶＣＬＡＭＰ）は、条件２を満たす必要がある。
［条件１］  Ｖｔ≧Ｖ０+Ｖα
［条件２］  ＶＣＬＡＰＭ≧Ｖ０+Ｖα
【０００６】
図２は、クランプ回路１１０の特性を示したグラフである。
【０００７】
Ｖｌは素子耐圧である。図２に示されているとおり、クランプ回路１１０は、クランプ電流（ＩＣＬＡＭＰ）を流すことによって、クランプ電圧（ＶＣＬＡＰＭ≧Ｖ０+Ｖα）をＩＣ１００に印加する。ＩＣ１００にかかるストレス（Ｓ）は、下記の式２のように表すことができる。
［式２］  Ｓ＝ＶＣＬＡＭＰ―Ｖ０
【０００８】
特定用途の回路の場合、マージンを考慮してＶαを設けたので、Ｖαはマージンにより発生したストレスである。つまり、特定用途の回路では、端子Ａに印加される外部電圧からＩＣ１００を保護する代わりに、ＩＣ１００に余分なストレスがかかっていた。また、この余分なストレスは、余分な熱的ストレスの原因でもあった。
【０００９】
一方、特許文献１には、オン抵抗を低減し、且つチップサイズを低減するＥＳＤ保護回路についての技術が開示されている。特許文献１の図３には、サイリスタ回路４０及びトリガ回路４１を含む制御回路２５が開示されている。この制御回路２５の構成によれば、特許文献１の図２に示されている特性を実現することができる（特許文献１の段落００２２〜００４６参照）。
【００１０】
ここで、特許文献１の図３において用いられているサイリスタ回路４０がボトルネックとなるので、一般的には、特許文献１の図２におけるホールド電圧（Ｖｈ）は約２Ｖである。一方、自動車用回路の動作保証電圧（Ｖ０）は、一般的には、最大約１６［Ｖ］である。ここで、動作保証電圧（Ｖ０）は、Ｖ０以下の電圧が印加された場合のＩＣ１００の動作を保証する電圧の値である。つまり、ＥＳＤ保護回路を適用するためには、下記の式３を満たす必要があるので、特許文献１のＥＳＤ保護回路は、自動車用回路に適用することはできなかった。
［式３］  Ｖｈ＞Ｖ０
【特許文献１】特開２００５−０７２０５７号公報
【００１１】
以上のことから、特定用途の場合には、余分なストレスを与えることなく、外部電圧からＩＣを保護することはできなかった。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、高精度かつ高い動作保証電圧が求められる回路のクランプ回路であって、余分なストレスを与えることのないクランプ回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の一態様によれば、２端子間に印加される電圧が所定値を超えたか否かを検知する電圧検知回路と、前記電圧検知回路によって所定値を超えたことが検知された場合に前記２端子間に接続されている外部回路をクランプする電流増幅回路を含むクランプ回路であって、前記電圧検知回路は、第１のトランジスタ、前記第１のトランジスタと逆導電型の第２のトランジスタ及び２端子素子を有し、前記第１のトランジスタと前記第２のトランジスタは互いのコレクタとベースが接続され、前記２端子素子は、第１又は第２のトランジスタのコレクタに接続されていることを特徴とするクランプ回路が提供される。
【００１４】
本発明の一態様によれば、外部回路と、前記集積回路に印加される電圧が所定値を超えたか否かを検知する電圧検知回路と、前記電圧検知回路によって所定値を超えたことが検知された場合に前記外部回路をクランプする電流増幅回路を含むＥＳＤ保護回路であって、前記電圧検知回路は、第１のトランジスタ、前記第１のトランジスタと逆導電型の第２のトランジスタ及び２端子素子を有し、前記第１のトランジスタと前記第２のトランジスタは互いのコレクタとベースが接続され、前記２端子素子は、第１又は第２のトランジスタのコレクタに接続されていることを特徴とするＥＳＤ保護回路が提供される。
【発明の効果】
【００１５】
本発明によれば、高精度かつ高い動作保証電圧回路が求められる場合であっても、余分なストレスを与えることのなく外部電圧からＩＣを保護することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を用いて本発明の実施例を説明する。なお、本実施例は、本発明の一態様である。従って、本発明は、以下の実施例に限定されるものではない。
【実施例１】
【００１７】
図３は、実施例１に係るクランプ回路の構成の一例を示したＥＳＤ保護回路の回路図である。なお、図１と同様の説明は省略する。
【００１８】
本実施例のクランプ回路３００は、電流増幅回路３０１、電圧検知回路３０２及び抵抗素子Ｒ３０３を含んでいる。電流増幅回路３０１は、端子Ａ及びＢに接続されている。電圧検知回路３０２は、電流増幅回路３０１及び端子Ａに接続されている。また、電圧検知回路３０２は、抵抗素子Ｒ３０３を介して端子Ｂに接続されている。抵抗素子Ｒ３０３は、端子Ａに印加される電圧が低い場合に、電流増幅回路３０１の誤動作（例えば、リーク電流による誤動作）を防止するために設けられている。
【００１９】
電圧検知回路３０２は、端子Ａに印加される電圧が所定値を超えたことを検知する。電流増幅回路３０１は、電圧検知回路３０２によって所定値を超えたことが検知された場合に、電流を増幅して流す。以上の動作によって、クランプ回路３００はＩＣ１００をクランプする。
【００２０】
図４は、実施例１に係る電流増幅回路３０１の一例である電流増幅回路Ａ４００の構成を示したＥＳＤ保護回路の回路図である。なお、図３と同様の説明は省略する。
【００２１】
本実施例の電流増幅回路Ａ４００は、ＮＰＮトランジスタＱＡ４０１及び抵抗素子ＲＡ４０２を含んでいる。ＮＰＮトランジスタＱＡ４０１のコレクタは端子Ａに接続され、ベースは、抵抗素子ＲＡ４０２及び電圧検知回路３０２に接続され、エミッタは端子Ｂに接続されている。抵抗素子ＲＡは、ＮＰＮトランジスタＱＡ４０１のベース及び端子Ｂに接続されている。
【００２２】
電流増幅回路Ａ４００は、端子Ａに印加される外部電圧が所定値を超えた場合、ＮＰＮトランジスタＱＡ４０１がＯＮし、電流を増幅する。この増幅される電流がクランプ電流（ＩＣＬＡＭＰ）である。このとき、クランプ回路３００は、ＩＣ１００にクランプ電圧（ＶＣＬＡＭＰ）を印加することによって、ＩＣ１００をクランプする。
【００２３】
図５は、実施例１に係る電圧検知回路３０２の一例である電圧検知回路Ｂ５００の構成を示したＥＳＤ保護回路の回路図である。なお、図４と同様の説明は省略する。
【００２４】
本実施例の電圧検知回路Ｂ５００は、ＮＰＮトランジスタＱＢ１５０１、ツェナーダイオードＤＢ１５０２、抵抗素子ＲＢ５０３、ＰＮＰトランジスタＱＢ２５０４及びツェナーダイオードＤＢ２５０５を含んでいる。ＮＰＮトランジスタＱＢ１５０１のエミッタは、電流増幅回路３０１と接続され、ベースは、抵抗素子Ｒ３０３及びツェナーダイオードＤＢ１５０２と接続され、コレクタは、抵抗素子ＲＢ５０３及びＰＮＰトランジスタＱＢ２５０４のベースと接続されている。ＰＮＰトランジスタＱＢ２５０４のコレクタは、ツェナーダイオードＤＢ１５０２及びツェナーダイオードＤＢ２５０５と接続されている。端子Ａには、抵抗素子ＲＢ５０３、ＰＮＰトランジスタＱＢ２５０４のエミッタ及びツェナーダイオードＤＢ２５０５が接続されている。
【００２５】
すなわち、ＮＰＮトランジスタＱＢ１５０１とＰＮＰトランジスタＱＢ２５０４は互いのベースとコレクタが接続されている。ツェナーダイオードＤＢ１５０２及びＤＢ２５０５は、ＰＮＰトランジスタＱＢ２５０４のコレクタに接続されている。
【００２６】
なお、ツェナーダイオードＤＢ１５０２及びツェナーダイオードＤＢ２５０５は、ホールド電圧（Ｖｈ）を高く設定するために設けられている。抵抗素子ＲＢ５０３は、端子Ａに印加される電圧が低い場合に、電圧検知回路Ｂ５００の誤動作（例えば、リーク電流等による誤動作）を防止するために設けられている。
【００２７】
外部電圧が端子Ａに印加された場合の検知電圧（Ｖｔ）は、ＮＰＮトランジスタＱＡ４０１のベース−エミッタ間電圧（ＶＱＡ｜ｂｅ）、ＮＰＮトランジスタＱＢ１５０１のベース−エミッタ間電圧（ＶＱＢ１｜ｂｅ）、ツェナーダイオードＤＢ１５０２の電圧（ＶＤＢ１）及びツェナーダイオードＤＢ２５０５の電圧（ＶＤＢ２）を用いて、下記の式４のように表すことができる。
［式４］  Ｖｔ＝ＶＱＡ｜ｂｅ＋ＶＱＢ１｜ｂｅ＋ＶＤＢ１＋ＶＤＢ２
【００２８】
検知電圧（Ｖｔ）が所定値を超えた場合は、ＮＰＮトランジスタＱＡ４０１及びＮＰＮトランジスタＱＢ１５０１がＯＮする。ＮＰＮトランジスタＱＢ１５０１がＯＮしたことによって、ＰＮＰトランジスタＱＢ２５０４にベース電流が流れる。ＰＮＰトランジスタＱＢ２５０４にベース電流が流れたことによって、ＰＮＰトランジスタＱＢ２５０４がＯＮし、ツェナーダイオードＤＢ２５０５がＯＦＦする。以上の動作によってＩＣ１００に印加されるクランプ電圧（Ｖｃｌａｍｐ）は、ＰＮＰトランジスタＱＢ２５０４のコレクタ−エミッタ間電圧（ＶＱＢ２｜ｃｅ）を用いて、下記の式５のように表すことができる。
［式５］  ＶＣＬＡＭＰ＝ＶＱＡ｜ｂｅ＋ＶＱＢ１｜ｂｅ＋ＶＱＢ２ｃｅ＋ＶＤＢ１
【００２９】
自動車用回路の場合、動作保証電圧（Ｖ０）は最大約１６［Ｖ］、ホールド電圧（Ｖｈ）は約２０［Ｖ］、素子耐圧（Ｖｌ）は約３０［Ｖ］となる。従って、検知電圧（Ｖｔ）は、約２０〜３０［Ｖ］で設定することができる。また、ストレス（Ｓ）は約４［Ｖ］である。
【００３０】
次に、本実施例に係るクランプ回路の数値例を示す。ＮＰＮトランジスタＱＡ４０１のベース−エミッタ間電圧（ＶＱＡ｜ｂｅ）は０．７［Ｖ］、ＮＰＮトランジスタＱＢ１５０１のベース−エミッタ間電圧（ＶＱＢ１｜ｂｅ）は０．７［Ｖ］、ツェナーダイオードＤＢ１５０２の電圧（ＶＤＢ１）は２１［Ｖ］、ツェナーダイオードＤＢ２５０５の電圧（ＶＤＢ２）は７［Ｖ］、ＰＮＰトランジスタＱＢ２５０４のコレクタ−エミッタ間電圧（ＶＱＢ２｜ｃｅ）は０．２［Ｖ］である。従って、検知電圧（Ｖｔ）は２９．４［Ｖ］、クランプ電圧（ＶＣＬＡＭＰ）は２２．６［Ｖ］となる。検知電圧（Ｖｔ）とクランプ電圧（ＶＣＬＡＭＰ）の差で表わされるストレス軽減量（ΔＳ）は６．８［Ｖ］となる。
【００３１】
実施例１のクランプ回路によれば、従来に比べて、端子Ａに印加される外部電圧が検知電圧（Ｖｔ）に達した場合のクランプ電圧（Ｖｃｌａｍｐ）を動作保証電圧（Ｖ０）付近まで下げることができるため、端子Ａに接続されているＩＣ１００にかかるストレス（Ｓ）を軽減し、ＩＣ１００にかかる熱的ストレスを軽減することができる。
【実施例２】
【００３２】
図６は、実施例２に係る電圧検知回路３０２の一例である電圧検知回路Ｃ６００の構成を示したＥＳＤ保護回路の回路図である。実施例１に係る電圧検知回路Ｂ５００では、２つのツェナーダイオードがＰＮＰトランジスタのコレクタに接続されていたのに対して、本実施例に係る電圧検知回路Ｃ６００では、２つのツェナーダイオードがＮＰＮトランジスタのコレクタに接続されている。なお、実施例１と同様の説明は省略する。
【００３３】
本実施例の電圧検知回路Ｃ６００は、ＮＰＮトランジスタＱＣ１６０１、ツェナーダイオードＤＣ１６０２、抵抗素子ＲＣ６０３、ツェナーダイオードＤＣ２６０４及びＰＮＰトランジスタＱＣ２６０５を含んでいる。ＮＰＮトランジスタＱＣ１６０１のエミッタは、電流増幅回路３０１と接続され、ベースは、抵抗素子Ｒ３０３及びＰＮＰトランジスタＱＣ２６０５のコレクタと接続され、コレクタは、ツェナーダイオードＤＣ１６０２及びツェナーダイオードＤＣ２６０４と接続されている。ＰＮＰトランジスタＱＣ２６０５のベースは、ツェナーダイオードＤＣ１６０２及び抵抗素子ＲＣ６０３と接続されている。端子Ａには、抵抗素子ＲＣ６０３及びＰＮＰトランジスタＱＣ２６０５のエミッタが接続されている。なお、ツェナーダイオードＤＣ１６０２及びツェナーダイオードＤＣ２６０４は、ホールド電圧（Ｖｈ）を高く設定するために設けられている。抵抗素子ＲＣ６０３は、端子Ａに印加される電圧が低い場合に、電圧検知回路Ｃ６００の誤動作（例えば、リーク電流等による誤動作）を防止するために設けられている。  外部電圧が端子Ａに印加された場合の検知電圧（Ｖｔ）は、ＰＮＰトランジスタＱＣ２６０５のベース−エミッタ間電圧（ＶＱＣ２｜ｂｅ）、ツェナーダイオードＤＣ１６０２の電圧（ＶＤＣ１）及びツェナーダイオードＤＣ２６０４の電圧（ＶＤＣ２）を用いて、下記の式６のように表すことができる。
［式６］  Ｖｔ＝ＶＱＣ２｜ｂｅ＋ＶＤＣ１＋ＶＤＣ２
【００３４】
検知電圧（Ｖｔ）が所定値を超えた場合は、ＮＰＮトランジスタＱＡ４０１及びＮＰＮトランジスタＱＣ１６０１がＯＮする。ＮＰＮトランジスタＱＣ１６０１がＯＮしたことによって、ＰＮＰトランジスタＱＣ２６０５にベース電流が流れる。ＰＮＰトランジスタＱＣ２６０５にベース電流が流れたことによって、ＰＮＰトランジスタＱＣ２６０５がＯＮし、ツェナーダイオードＤＣ２６０４がＯＦＦする。以上の動作によるＩＣ１００に印加されるクランプ電圧（Ｖｃｌａｍｐ）は、ＮＰＮトランジスタＱＣ１６０１のコレクターエミッタ間電圧（ＶＱＣ１｜ｃｅ）及びＰＮＰトランジスタＱＣ２６０５のベース−エミッタ間電圧（ＶＱＣ２｜ｂｅ）を用いて、下記の式７のように表すことができる。
［式７］  ＶＣＬＡＭＰ＝ＶＱＡ｜ｂｅ＋ＶＱＣ１｜ｃｅ＋ＶＱＣ２｜ｂｅ＋ＶＤＣ１
【００３５】
次に、本実施例に係るクランプ回路の数値例を示す。ＮＰＮトランジスタＱＡ４０１のベース−エミッタ間電圧（ＶＱＡ｜ｂｅ）は０．７［Ｖ］、ＮＰＮトランジスタＱＣ１６０１のコレクタ−エミッタ間電圧（ＶＱＣ１｜ｃｅ）は０．２［Ｖ］、ツェナーダイオードＤＣ１６０２の電圧（ＶＤＣ１）は２１［Ｖ］、ツェナーダイオードＤＣ２６０４の電圧（ＶＤＣ２）は７［Ｖ］、ＰＮＰトランジスタＱＣ２６０５のベース−エミッタ間電圧（ＶＱＣ２｜ｂｅ）は０．７［Ｖ］である。従って、検知電圧（Ｖｔ）は２８．７［Ｖ］、クランプ電圧（ＶＣＬＡＭＰ）は２２．６［Ｖ］となる。検知電圧（Ｖｔ）とクランプ電圧（ＶＣＬＡＭＰ）の差で表わされるストレス軽減量（ΔＳ）は６．１［Ｖ］となる。実施例２のクランプ回路によれば、実施例１のクランプ回路と同様に、ＩＣ１００に印加される外部電圧が検知電圧（Ｖｔ）に達した場合のクランプ電圧（Ｖｃｌａｍｐ）を動作保証電圧（Ｖ０）付近まで下げることができるため、ＩＣ１００にかかるストレスを軽減し、ＩＣ１００にかかる熱的ストレスを軽減することができる。
【００３６】
図７は、従来例及び特許文献１の特性と本発明の特性を比較したグラフである。
【００３７】
従来例の特性７０１では、検知電圧（Ｖｔ）を超えた場合の電圧特性が動作保証電圧（Ｖ０）に対して大きく離れている。従って、ＩＣ１００にかかる余分なストレス（クランプ電圧と動作保証電圧の差）は、本発明の特性に比べて大きい。
【００３８】
一方、特許文献１の特性７０２では、動作電圧（Ｖ０）に対してホールド電圧（Ｖｈ’）が小さいので、ＩＣ１００に動作保証電圧（Ｖ０）が印加されてもクランプしてしまうことになる。従って、この場合は、適用することはできない。
【００３９】
これらに対して、本発明の特性７０３では、動作保証電圧（Ｖ０）に対してホールド電圧（Ｖｈ）が大きいので、ＩＣ１００に動作保証電圧（Ｖ０）が印加された場合にクランプすることはない。また、検知電圧（Ｖｔ）に達すると、端子Ａに印加される電圧をホールド電圧（Ｖｈ）に抑えてからＩＣ１００をクランプするので、ＩＣ１００にかかるストレス（Ｓ）は、特性７０１より小さくなり、ΔＳ分のストレスが軽減される。
【００４０】
上述の例では、電位差を設ける素子としてツェナーダイオードを用いた例を示したが、本発明は、これに限られるものではない。例えば、抵抗素子又はその他のダイオードであっても良い。
【００４１】
また、上述の実施例では、１個の素子が接続された例を示したが、複数個の素子が接続されても良い。複数個の素子が接続されることによって、２つのトランジスタのコレクタとベースの間の電位差を容易に設定できる。すなわち、Ｖｔ及びＶｈの値を容易に設定でき、様々な動作保証電圧（Ｖ０）に対応できる。
【図面の簡単な説明】
【００４２】
【図１】従来のＥＳＤ保護回路の構成を示した回路図である。
【図２】クランプ回路１１０の特性を示したグラフである。
【図３】実施例１に係るクランプ回路の構成の一例を示したＥＳＤ保護回路の回路図である。
【図４】実施例１に係る電流増幅回路３０１の一例である電流増幅回路Ａ４００の構成を示したＥＳＤ保護回路の回路図である。
【図５】実施例１に係る電圧検知回路３０２の一例である電圧検知回路Ｂ５００の構成を示したＥＳＤ保護回路の回路図である。
【図６】実施例２に係る電圧検知回路３０２の一例である電圧検知回路Ｃ６００の構成を示したＥＳＤ保護回路の回路図である。
【図７】従来例及び特許文献１の特性と本発明の特性を比較したグラフである。
【符号の説明】
【００４３】
１００  ＩＣ
１１０  従来のクランプ回路
３００  本発明のクランプ回路
３０１  電流増幅回路
３０２  電圧検知回路
４００  実施例１に係る電流増幅回路Ａ
５００  実施例１に係る電圧検知回路Ｂ
６００  実施例２に係る電圧検知回路Ｃ
【図１】
2008016759.tif 000003
【図２】
2008016759.tif 000004
【図３】
2008016759.tif 000005
【図４】
2008016759.tif 000006
【図５】
2008016759.tif 000007
【図６】
2008016759.tif 000008
【図７】
2008016759.tif 000009