(57)【要約】【課題】昇圧回路およびブリッジ回路を備える電源回路において、昇圧された電圧が一時的に過電圧となった場合に、負荷に電力を供給できない時間を短くする。【解決手段】入力回路１０は、入力電源Ｖinから入力される直流電圧を昇圧すると共に、トランスＴに交流電流を流す。整流回路２０は、トランスＴの二次側において交流電流を整流して負荷Ｒに供給する。入力回路１０において昇圧された電圧が閾値に達すると、論理回路３７は、下アームスイッチング素子Ｑ１をオフ状態に保持すると共に、上アームスイッチング素子Ｑ２をオン状態に保持する。【選択図】図１
2008072840.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、
入力電源の正側端子に接続されるコイルおよび前記入力電源の負側端子に接続される第１のスイッチから構成される第１の直列回路、前記トランスの一次巻線の両端に接続されて前記第１のスイッチおよび第１のコンデンサから構成される第２の直列回路、前記トランスの一次巻線の両端に接続されて第２のスイッチおよび第２のコンデンサから構成される第３の直列回路を備え、前記第１および第２のスイッチを交互にオン状態に制御することにより、前記入力電源から入力される直流電圧を昇圧すると共に、前記トランスの巻線に交流電流を流す入力回路と、
前記トランスの二次巻線に接続される整流回路と、
前記入力回路により昇圧された電圧が所定の閾値に達したときに、前記第１のスイッチをオフ状態に制御すると共に、前記第２のスイッチをオン状態に制御する制御手段、
を有する電源回路。
【請求項２】
前記制御手段は、コンパレータおよび論理回路を含むハードウェア回路である
ことを特徴とする請求項１に記載の電源回路。
【請求項３】
前記制御手段は、前記入力回路により昇圧された電圧が所定の閾値に達すると、その電圧がその閾値を下回るまで、前記第２のスイッチを継続的にオン状態に制御する
ことを特徴とする請求項１に記載の電源回路。
【請求項４】
前記制御手段は、前記入力回路により昇圧された電圧が所定の閾値に達すると、その電圧がその閾値を下回るまで、前記第２のスイッチを断続的にオン状態に制御する
ことを特徴とする請求項１に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に係わり、特に、ＢＨＢ方式のＤＣ／ＤＣコンバータに係わる。
【背景技術】
【０００２】
様々な用途に使用される直流電源回路の１つとして、入力電圧を昇圧する昇圧回路および昇圧された電圧から所定の電圧を生成して出力するブリッジ回路を備える２段構成のＤＣ／ＤＣコンバータ（2 stage converter ）が知られている。さらに、そのような２段構成のＤＣ／ＤＣコンバータにおいて、昇圧回路およびブリッジ回路の一部が共用化された構成を有するＢＨＢ（Boost Half Bridge ）方式ＤＣ／ＤＣコンバータの実用化が進められている。
【０００３】
図３は、一般的なＢＨＢ方式ＤＣ／ＤＣコンバータの構成を示す図である。なお、このＤＣ／ＤＣコンバータは、入力電源Ｖinから得られる直流電圧を所定の直流電圧に変換して負荷Ｒに供給する。
【０００４】
図３に示すＤＣ／ＤＣコンバータは、入力回路１０、トランスＴ、整流回路２０を備える。ここで、トランスＴは、一次巻線Ｎ１および二次巻線Ｎa 、Ｎb を備える。入力回路１０は、入力電源Ｖinの正側端子に接続されるコイルＬおよび入力電源Ｖinの負側端子に接続される下アームスイッチング素子Ｑ１から構成される直列回路、トランスＴの一次巻線の両端に接続されて下アームスイッチング素子Ｑ１およびコンデンサＣ１から構成される直列回路、トランスＴの一次巻線の両端に接続されて上アームスイッチング素子Ｑ２およびコンデンサＣ２から構成される直列回路、を含んで構成されている。また、整流回路２０は、ダイオードＤ１、Ｄ２、およびコンデンサＣ３を備える。
【０００５】
上記構成のＤＣ／ＤＣコンバータにおいて、不図示の制御回路は、所定の出力電圧を維持するようにスイッチング素子Ｑ１、Ｑ２を交互にオン状態に制御する。これにより、トランスＴの一次巻線Ｎ１に交流電流が流れ、さらにその一次巻線Ｎ１を介して流れる電流に応じて二次巻線Ｎa 、Ｎb にも交流電流が流れる。そして、ダイオードＤ１、Ｄ２を用いてこの交流電流を整流し、さらにコンデンサＣ３を用いて出力電圧を平滑化して負荷Ｒに供給される。
【０００６】
なお、ＢＨＢ方式ＤＣ／ＤＣコンバータの構成および動作については、例えば、特許文献１に詳しく記載されている。
【特許文献１】特開平１１−２６２２６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記構成のＤＣ／ＤＣコンバータは、通常、入力電圧の急激な変動などに伴って発生する過電圧から回路を保護するための機能を備えている。この機能は、例えば、入力回路１０において昇圧された電圧をモニタし、その昇圧電圧が閾値に達したときにスイッチング素子Ｑ１、Ｑ２をオフ状態に制御することにより実現される。スイッチング素子Ｑ１、Ｑ２を停止すると、入力電源Ｖinからの電力の供給が止まるので、昇圧電圧がさらに上昇することは回避される。
【０００８】
しかし、スイッチング素子Ｑ１、Ｑ２を停止すると、コンデンサに蓄積されている電荷を放電する経路が無くなってしまう。このため、昇圧電圧が閾値を超えた状態でスイッチング素子Ｑ１、Ｑ２を停止しても、図４に示すように、その電圧はなかなか低下せず（実際には、ゆっくりと低下する。）、その電圧が閾値よりも高い状態が長時間継続してしまう。したがって、いったん過電圧が発生すると、負荷Ｒへ電力を供給できない状態が長く続いてしまう。
【０００９】
本発明の課題は、昇圧回路およびブリッジ回路を備える電源回路において、昇圧された電圧が一時的に過電圧となった場合に、負荷に電力を供給できない時間を短くすることである。
【課題を解決するための手段】
【００１０】
本発明の電源回路は、トランスと、入力電源の正側端子に接続されるコイルおよび前記入力電源の負側端子に接続される第１のスイッチから構成される第１の直列回路、前記トランスの一次巻線の両端に接続されて前記第１のスイッチおよび第１のコンデンサから構成される第２の直列回路、前記トランスの一次巻線の両端に接続されて第２のスイッチおよび第２のコンデンサから構成される第３の直列回路を備え、前記第１および第２のスイッチを交互にオン状態に制御することにより、前記入力電源から入力される直流電圧を昇圧すると共に、前記トランスの巻線に交流電流を流す入力回路と、前記トランスの二次巻線に接続される整流回路と、前記入力回路により昇圧された電圧が所定の閾値に達したときに、前記第１のスイッチをオフ状態に制御すると共に、前記第２のスイッチをオン状態に制御する制御手段、を有する。
【００１１】
上記構成の電源回路において、第１のスイッチがオフ状態に保持されると、昇圧動作が停止する。また、第２のスイッチがオン状態に保持されると、第２のコンデンサに蓄積されている電荷は、第２のスイッチおよびトランスの一次巻線を介して放出される。これにより、第２のコンデンサに蓄積されているエネルギーは、トランスの二次側に伝達され、負荷において消費される。よって、昇圧された電圧は、短時間のうちに閾値よりも低くなる。なお、「閾値に達した」とは、閾値を超えること、および閾値以上となることを含む概念である。
【００１２】
前記制御手段は、コンパレータおよび論理回路を含むハードウェア回路で構成されるようにしてもよい。ハードウェア回路で制御手段を実現すれば、応答時間がさらに短縮される。
【００１３】
前記制御手段は、前記入力回路により昇圧された電圧が所定の閾値に達すると、その電圧がその閾値を下回るまで、前記第２のスイッチを継続的にオン状態に制御するようにしてもよい。この構成によれば、コンデンサに蓄積されているエネルギーを連続してトランスの二次側に伝達することができるので、昇圧された電圧が閾値未満に戻るまでの時間が短くなる。
【００１４】
前記制御手段は、前記入力回路により昇圧された電圧が所定の閾値に達すると、その電圧がその閾値を下回るまで、前記第２のスイッチを断続的にオン状態に制御するようにしてもよい。この構成によれば、トランスの直流偏磁を防ぐことができる。
【発明の効果】
【００１５】
本発明によれば、昇圧された電圧が一時的に過電圧となっても、短時間のうちに閾値未満に低下させることができるので、負荷に電力を供給できない時間が短くなる。
【発明を実施するための最良の形態】
【００１６】
図１は、本発明の実施形態の電源回路の構成を示す図である。この電源回路は、入力電圧を昇圧する昇圧回路およびその昇圧回路と並列に動作するブリッジ回路を備えるＢＨＢ（Boost Half Bridge ）方式ＤＣ／ＤＣコンバータである。そして、このＤＣ／ＤＣコンバータは、入力電源Ｖinから得られる直流電圧を所定の直流電圧に変換して負荷Ｒに供給する。
【００１７】
図１に示す電源回路は、入力回路１０、トランスＴ、整流回路２０、制御系回路３０を備える。ここで、トランスＴは、二次側がセンタータップ方式の絶縁トランスであり、一次巻線Ｎ１および二次巻線Ｎa 、Ｎb を備えている。入力回路１０は、入力電源Ｖinの正側端子に接続されるコイルＬおよび入力電源Ｖinの負側端子に接続される下アームスイッチング素子（第１のスイッチ）Ｑ１から構成される直列回路（第１の直列回路）、トランスＴの一次巻線の両端に接続されて下アームスイッチング素子Ｑ１およびコンデンサ（第１のコンデンサ）Ｃ１から構成される直列回路（第２の直列回路）、トランスＴの一次巻線の両端に接続されて上アームスイッチング素子（第２のスイッチ）Ｑ２およびコンデンサ（第２のコンデンサ）Ｃ２から構成される直列回路（第３の直列回路）を含んで構成されている。なお、スイッチング素子Ｑ１、Ｑ２は、例えば、ＭＯＳトランジスタである。また、図１に示す例では、コイルＬは、トランスＴと一体化されており、トランスＴの巻線と共通のコアに巻かれている。ただし、コイルＬは、トランスＴとは独立して設けられてもよい。
【００１８】
整流回路２０は、二次巻線Ｎa にアノードが接続されたダイオードＤ１、二次巻線Ｎb にアノードが接続されたダイオードＤ２、および出力電圧を平滑化するためのコンデンサＣ３を備える。コンデンサＣ３の一方の端子は、ダイオードＤ１、Ｄ２のカソードに接続され、その他方の端子は、トランスＴの二次側のセンタータップに接続されている。
【００１９】
制御系回路３０は、スイッチング素子Ｑ１、Ｑ２の状態を制御する。制御ＩＣ３１は、例えば、マイコンであり、負荷Ｒに与える電圧を所定値に維持するように制御信号を生成する。制御ＩＣ３１は、ＰＷＭ制御部３２を備え、上述の制御信号としてＰＷＭ信号を生成する。ＰＷＭ制御部３２により生成されるＰＷＭ信号は、上アームドライブ回路３３に与えられると共に、反転回路３４を介して下アームドライブ回路３５に与えられる。上アームドライブ回路３３は、与えられるＰＷＭ信号に従ってスイッチング素子Ｑ２を駆動する。同様に、下アームドライブ回路３５は、与えられるＰＷＭ信号に従ってスイッチング素子Ｑ１を駆動する。ここで、これらのＰＷＭ信号の論理は互いに反転しているので、スイッチング素子Ｑ１、Ｑ２は、同時にオン状態にならないように交互にオン状態に制御される。
【００２０】
制御系回路３０は、さらに、制御手段として動作するコンパレータ３６および論理回路３７を備えている。コンパレータ３６は、入力回路１０によって昇圧された電圧（以下、昇圧電圧値と呼ぶことがある。）と閾値電圧Ｖthとを比較する。昇圧電圧値は、直列的に接続されたコンデンサＣ１、Ｃ２の両端に発生する電圧であり、接地電位または入力電源Ｖinの負側端子の電位を基準としてコンデンサＣ２の正側の電位を測定することにより得られる。そして、昇圧電圧値が閾値電圧Ｖthよりも小さければ、コンパレータ３６の出力信号はＨレベルとなる。一方、昇圧電圧値が閾値電圧Ｖthに達すると、過電圧が発生したものと判断し、コンパレータ３６の出力信号はＨレベルからＬレベルに変化する。なお、図１において、コンパレータ３６の入力部に描かれている○印は、−側入力端子を意味する。
【００２１】
論理回路３７は、コンパレータ３６の出力信号の論理を反転させる反転回路３８を含んで構成され、コンパレータ３６の出力信号に応じてスイッチング素子Ｑ１、Ｑ２を制御する。このとき、論理回路３７は、コンパレータ３６の出力信号がＨレベルであれば（すなわち、昇圧電圧値が閾値電圧Ｖth未満であれば）、上アームドライブ回路３３の出力信号をそのままスイッチング素子Ｑ２に与え、下アームドライブ回路３５の出力信号をそのままスイッチング素子Ｑ１に与える。一方、コンパレータ３６の出力信号がＬレベルのときは（すなわち、昇圧電圧値が閾値電圧Ｖthに達したときは）、論理回路３７は、ドライブ回路３３、３５が生成する信号を停止し、スイッチング素子Ｑ２にＨレベル信号を与えると共に、スイッチング素子Ｑ１にＬレベル信号を与える。
【００２２】
なお、上述の論理回路３７を実現するためには、例えば、反転回路３８の出力信号と上アームドライブ回路３３の出力信号の論理和を生成するＯＲゲートを設け、そのＯＲゲートの出力信号をスイッチング素子Ｑ２のゲートに導き、コンパレータ３６の出力信号と下アームドライブ回路３５の出力信号の論理積を生成するＡＮＤゲートを設け、そのＡＮＤゲートの出力信号をスイッチング素子Ｑ１のゲートに導くようにすればよい。ＯＲゲートやＡＮＤゲートを設ける代わりに、ワイヤードＯＲやワイヤードＡＮＤで接続するようにしてもよい。
【００２３】
上記構成の電源回路において、昇圧電圧値が閾値電圧Ｖth未満であれば、ドライブ回路３３、３５の出力信号がそれぞれそのままスイッチング素子Ｑ２、Ｑ１のゲートに与えられるので、スイッチング素子Ｑ１、Ｑ２は交互にオン状態に制御される。ここで、スイッチング素子Ｑ１がオン状態に制御され、且つ、スイッチング素子Ｑ２がオフ状態に制御されると、コイルＬを介して流れる電流が増加してゆき、また、トランスＴの一次巻線Ｎ１を介してＢ点からＡ点に向かう方向に電流が流れる。一方、スイッチング素子Ｑ１がオフ状態に制御され、且つ、スイッチング素子Ｑ２がオン状態に制御されると、コイルＬを介して流れる電流が減少してゆき、また、トランスＴの一次巻線Ｎ１を介してＡ点からＢ点に向かう方向に電流が流れる。
【００２４】
このように、昇圧電圧値が閾値電圧Ｖth未満のときは、トランスＴの一次巻線Ｎ１を介して交流電流が流れる。そうすると、その一次側の電流に応じて二次巻線Ｎa 、Ｎb にも交流電流が流れ、その二次側の交流電流が整流されて負荷Ｒに供給される。すなわち、スイッチング素子Ｑ１、Ｑ２を交互にオン状態に制御することによって、入力電源ＶinからコンデンサＣ１、Ｃ２に電力を伝達する動作（昇圧動作）と、コンデンサＣ１、Ｃ２から負荷Ｒに電力を供給する動作（ハーフブリッジスイッチング動作）が並列に行われることになる。
【００２５】
上記構成の電源回路において、例えば、入力電圧が変動したときにフィードバック制御系の応答が遅れると、昇圧動作において過電圧が発生することがある。そして、昇圧電圧値が閾値電圧Ｖthに達すると、スイッチング素子Ｑ２には強制的にＨレベルが与えられ、スイッチング素子Ｑ１には強制的にＬレベルが与えられる。これにより、スイッチング素子Ｑ２は継続的にオン状態を保持し、スイッチング素子Ｑ１は継続的にオフ状態を保持するようになる。そうすると、コンデンサＣ２に蓄積されている電荷は、スイッチング素子Ｑ２およびトランスＴの一次巻線Ｎ１を介して放出される。すなわち、コンデンサＣ２に蓄積されているエネルギーは、トランスＴの二次側へ伝達され、負荷Ｒによって消費されることになる。この結果、昇圧電圧値は短時間のうちに低下して閾値電圧Ｖinよりも低い状態に戻る。なお、昇圧電圧値が閾値未満に戻るまでに要する時間は、回路定数（スイッチング素子Ｑ２のオン抵抗、トランスＴの巻線比など）および負荷Ｒの抵抗値などに依存する。
【００２６】
図２は、図１に示す電源回路の動作を説明するタイミングチャートである。図２において、通常動作時（すなわち、昇圧電圧値が閾値電圧Ｖth未満であるとき）は、スイッチング素子Ｑ１、Ｑ２が交互にオン状態に制御され、昇圧電圧値はほぼ一定のレベルに保持される。このとき、スイッチング素子Ｑ１、Ｑ２を制御するためのＰＷＭ信号のデューティは、フィードバック制御系により調整される。
【００２７】
入力電圧の変動等に起因して昇圧電圧値が閾値電圧Ｖthに達すると、上述したように、スイッチング素子Ｑ１がオフ状態に保持されると共に、スイッチング素子Ｑ２はオン状態に保持される。このとき、スイッチング素子Ｑ１がオフ状態に保持されると、昇圧動作は行われず、入力電源ＶinからコンデンサC１、Ｃ２への電力の供給は停止する。一方、スイッチング素子Ｑ２がオン状態に保持されると、コンデンサＣ２に蓄積されている電荷がトランスＴの一次巻線Ｎ１を介して流れることにより、コンデンサＣ２に蓄積されているエネルギーはトランスＴの二次側に伝達されて負荷Ｒによって消費される。したがって、昇圧電圧値は短時間のうちに低下していく。そして、昇圧電圧値が閾値電圧Ｖin未満にまで低下すると、コンパレータ３６の出力信号がＬレベルからＨレベルに変化し、電源回路は通常動作に戻る。すなわち、電源回路は、所定の直流電圧で負荷Ｒに電力を供給できる動作状態に復帰する。
【００２８】
このように、実施形態の電源回路においては、昇圧電圧が一時的に過電圧になっても、短時間のうちに正常なレベルに戻すことが可能であり、負荷Ｒに適切な電力を供給できない期間は短い。ここで、実施形態の電源回路は、コンデンサＣ２に蓄積されているエネルギーを消費するための特別の回路を備えていないので、電力を無駄にすることもなく、また、回路規模が大きくなることもない。
【００２９】
なお、本発明の電源回路は、図１に示す構成に限定されるものではない。すなわち、上述した実施例では、昇圧電圧値が閾値に達すると、その電圧がその閾値を下回るまでスイッチング素子Ｑ２を継続的にオン状態に保持するが、その電圧がその閾値を下回るまでスイッチング素子Ｑ２を断続的にオン状態に制御するようにしてもよい。スイッチング素子Ｑ２を断続的にオン状態に制御する構成とすれば、トランスＴの直流偏磁を防ぐことができる。
【００３０】
また、実施例の電源回路は、ハーフブリッジ回路を備える構成であるが、フルブリッジ回路を備える構成であってもよい。さらに、実施例の電源回路では、過電圧発生時にスイッチング素子Ｑ１、Ｑ２を制御する動作がハードウェア回路（すなわち、コンパレータ３６および論理回路３７）により実現されているが、ソフトウェアに実現されるようにしてもよい。この場合、このソフトウェア処理は、制御ＩＣ３１により実行されるようにしてもよい。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態の電源回路の構成を示す図である。
【図２】図１に示す電源回路の動作を説明するタイミングチャートである。
【図３】一般的なＢＨＢ方式ＤＣ／ＤＣコンバータの構成を示す図である。
【図４】従来技術の問題点を説明する図である。
【符号の説明】
【００３２】
１０    入力回路
２０    整流回路
３０    制御系回路
３１    制御ＩＣ
３２    ＰＷＭ制御部
３３    上アームドライブ回路
３４    反転回路
３５    下アームドライブ回路
３６    コンパレータ
３７    論理回路
３８    反転回路
【図１】
2008072840.tif 000003
【図２】
2008072840.tif 000004
【図３】
2008072840.tif 000005
【図４】
2008072840.tif 000006