(57)【要約】【課題】素子保護用基板に凹みを形成する必要のない接点機構デバイス、及びその製造方法を得る。【解決手段】可動部形成用の凹み１１を設けた素子形成基板１０と、素子形成基板１０の表裏に接合した保護基板１８と、を有し、素子形成基板１０には外部接続端子１７が形成されており、凹み１１内に素子骨格１２が形成されるとともに、素子骨格１２に接点部及び外部接続端子と導通する導電部１５、１６が形成され、素子骨格１２は磁性体１３を有し、磁場を印加することによりその素子骨格１２が凹み１１内でスイッチング動作を行うことを特徴とする。【選択図】図１
2008243450.tif 000002
【特許請求の範囲】
【請求項１】
可動部形成用の凹みを設けた素子形成基板と、
前記素子形成基板の表裏に接合した保護基板と、
を有し、
前記素子形成基板には外部接続端子が形成されており、
前記凹み内に素子骨格が形成されるとともに、
該素子骨格に接点部及び前記外部接続端子と導通する導電部が形成され、
前記素子骨格は磁性体を有し、磁場を印加することによりその素子骨格が前記凹み内でスイッチング動作を行う
ことを特徴とする接点機構デバイス。
【請求項２】
前記表裏に接合した保護基板の少なくとも一方には、
前記外部接続端子が露出するためのスリットが形成された
ことを特徴とする請求項１に記載の接点機構デバイス。
【請求項３】
前記素子形成基板に、前記保護基盤のスリットと嵌合する凹部を形成した
ことを特徴とする請求項２に記載の接点機構デバイス。
【請求項４】
前記保護基板はチップ形状に形成されており、
前記素子形成基板に、前記保護基盤のチップ形状と嵌合する凹部を形成した
ことを特徴とする請求項２に記載の接点機構デバイス。
【請求項５】
前記素子骨格を蛇腹のバネ形状に形成した
ことを特徴とする請求項１ないし請求項４のいずれかに記載の接点機構デバイス。
【請求項６】
前記素子形成基板の表裏両面に前記外部接続端子を形成するとともに、
それぞれの外部接続端子と導通する前記導電部を形成した
ことを特徴とする請求項１ないし請求項５のいずれかに記載の接点機構デバイス。
【請求項７】
前記素子骨格、前記接点部、及び前記導電部からなる素子部と、
前記外部接続端子と、
からなる組を、点対称に配置するように形成した
ことを特徴とする請求項１ないし請求項６のいずれかに記載の接点機構デバイス。
【請求項８】
前記保護基板の非接合面に導電膜を形成し、その導電膜を接地する端子を備えた
ことを特徴とする請求項１ないし請求項７のいずれかに記載の接点機構デバイス。
【請求項９】
前記保護基板の、前記導電部と接する部分を除く内面に、導電膜を形成し、その導電膜を接地する端子を備えた
ことを特徴とする請求項１ないし請求項７のいずれかに記載の接点機構デバイス。
【請求項１０】
素子形成基板に可動部形成用の凹みを形成する工程と、
前記凹み内に素子骨格を形成する工程と、
前記素子骨格に接点部及び磁性体部を形成する工程と、
前記素子形成基板に外部接続端子を形成する工程と、
前記素子骨格に前記外部接続端子と導通する導電部を形成する工程と、
前記素子形成基板の表裏に保護基板を接合する工程と、
を有することを特徴とする接点機構デバイスの製造方法。
【請求項１１】
前記表裏に接合する保護基板の少なくとも一方に、前記外部接続端子が露出するためのスリットを形成する工程
を有することを特徴とする請求項１０に記載の接点機構デバイスの製造方法。
【請求項１２】
前記素子形成基板に、前記保護基盤のスリットと嵌合する凹部を形成する工程
を有することを特徴とする請求項１１に記載の接点機構デバイスの製造方法。
【請求項１３】
前記保護基板をチップ形状に形成する工程と、
前記素子形成基板に、前記保護基盤のチップ形状と嵌合する凹部を形成する工程と、
を有することを特徴とする請求項１１に記載の接点機構デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接点機構デバイスとその製造方法に関するものである。
【背景技術】
【０００２】
従来、接点機構デバイスに関し、『パッケージが薄型である接点機構デバイス及びこの接点機構デバイスを製造する方法を提供する。』ことを目的とした技術として、『接点素子（スイッチ素子２５）が形成された素子形成基板３５と、接点素子（スイッチ素子２５）を保護するための素子保護用基板２１を接合することによりパッケージが形成されているものである。また、接点素子（スイッチ素子２５）が磁性体２６ａ、２８ａを有し、該磁性体２６ａ、２８ａに磁場を印加することによりスイッチングが行われるものである。』というものが提案されている（特許文献１）。
【０００３】
【特許文献１】特開２００５−１０８４７１号公報（要約）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献１に記載の構造では、素子保護用基板に、接点素子を収納するための凹みを形成しているため、基盤が厚くなるという課題があった。また、素子保護用基板に凹みを形成するための工程が必要であり、製造コストがかかるという課題もあった。
【０００５】
そのため、素子保護用基板に凹みを形成する必要のない接点機構デバイス、及びその製造方法が望まれていた。
【課題を解決するための手段】
【０００６】
本発明に係る接点機構デバイスは、可動部形成用の凹みを設けた素子形成基板と、前記素子形成基板の表裏に接合した保護基板と、を有し、前記素子形成基板には外部接続端子が形成されており、前記凹み内に素子骨格が形成されるとともに、該素子骨格に接点部及び前記外部接続端子と導通する導電部が形成され、前記素子骨格は磁性体を有し、磁場を印加することによりその素子骨格が前記凹み内でスイッチング動作を行うことを特徴とするものである。
【発明の効果】
【０００７】
本発明に係る接点機構デバイスによれば、素子形成基板の凹み内に素子骨格を形成し、素子基板の表裏に保護基板を接合したので、保護基板に素子を収納するための凹みを形成する必要がなく、接点機構デバイスの厚みを押さえることができるとともに、製造コストの観点からも有利である。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、本発明の実施の形態１に係る接点機構デバイスの製造工程の斜視図である。ここでは１つの接点機構デバイスとなる部分とその周辺を図示しているが、一般的には１枚の素子構成基板上に複数の接点機構デバイスが作成され、スクラッチ等により個々に切断される。
【０００９】
まず、図１（ａ）に示すように、素子形成基板１０にフォトリソグラフィ法等によりレジストパターンを形成し、エッチングにより可動部形成用凹み１１を形成する。
次に、図１（ｂ）に示すように、素子骨格部１２を同様に形成する。
次に、図１（ｃ）に示すように、素子骨格部１２上に所定の位置にスパッタ又はメッキ等により、磁性体部１３と素子電極１４（接点部）を形成する。更に、素子電極１４と、素子形成基板１０上に形成した外部接続端子部１７とを接続する導電部１５、１６を形成して素子形成が完了する。
次に、図１（ｄ）に示すように、完成した素子形成基板１０の表裏に各々素子保護基板１８を接着剤又は陽極接合等により接合する。
【００１０】
図２は、素子形成基板１０と素子保護基板１８を個々の接点機構デバイスに切断する前の全体図である。
図２（ａ）に示すように、１枚の素子形成基板１０に複数の凹み１１を形成し、個々の接点機構デバイスが作成される。
また、図２（ｂ）に示すように、単純平板である素子保護基板１８にフォトリソグラフィ法等によりレジストを形成してエッチングを行い、外部端子形成部が露出するようにスリット１９を形成する。
【００１１】
図３は、素子形成基板１０と素子保護基板１８を接合した状態を示す図である。
凹み１１内に形成した接点素子を保護するため、上から素子保護基板１８で凹み１１を覆うとともに、スリット１９は外部接続端子部１７を形成する部分が露出するように配置する。
次に、スクライブ等によって個片に分離し、接点機構デバイスが完成する。
【００１２】
図４は、完成した接点機構デバイスの構造断面図である。
図１で説明したプロセスで形成された接点デバイスは、素子骨格部１２に、それぞれ磁性体部１３、および素子電極１４が形成されている。
また、素子電極１４は、素子形成基板１０上に形成された外部接続端子部１７に、導電部１６を介して接続されている。
完成した接点機構デバイスに外部より磁界が印加されると、磁性体部１３は各々異極に磁化され互いの磁性体間に磁気吸引力が働き、その吸引力により素子骨格部１２ａ及び１２ｂが湾曲して吸引しあい、素子電極１４ａと１４ｂが接触する。
この結果、外部接続端子部１７ａと１７ｂは導電部１６ａ、１６ｂを介して電気的に導通し、スイッチオン状態となる。
印加された磁界を除去すると、磁性体部１３の磁化及び磁気吸引力がなくなり、素子骨格部１２のバネ力により、接点部が元の位置にもどり、接点部間の導通は無くなって、スイッチオフ状態となる。
以上の様にして、外部からの磁界によりオン・オフする接点動作が得られる。
【００１３】
以上のように、本実施の形態１によれば、素子のバネ部を構成し、動作空隙と導電部を確保できる厚みを有した素子形成基板１０と、外部環境からの保護に必要な最低限の厚みを有する素子保護基板１８との２枚により接点機構デバイスが形成される。
素子形成基板１０及び素子保護基板１８は、各々要求される機能が単純なため、動作空隙等の余裕を最小限に確保する事が可能で、結果として素子全体の厚みを薄くする事が可能となる。
【００１４】
また、本実施の形態１に係る接点機構デバイスは、以下の（１）〜（５）のように極めて単純かつ少ないプロセスで製造することができる。
（１）凹み１１を形成
（２）素子骨格部１２を形成
（３）磁性体部１３を形成
（４）素子電極１４（接点部）及び導電部１５、１６を形成
（５）素子保護基板１８を接合
【００１５】
また、素子形成基板１０と素子保護基板１８は、単純な平板であるため、予備加工等の必要がなく、安価に入手できるという利点がある。
【００１６】
実施の形態２．
実施の形態１では、外部接続端子部１７と素子保護基板１８に段差があるため、デバイスの実装においては、実装基板に穴を設ける等によりその段差を避ける必要がある。
そこで、本発明の実施の形態２では、素子形成基板１０に溝２１を形成し、上述のような段差をなくす構成について説明する。
【００１７】
図５は、本発明の実施の形態２に係る接点構造デバイスの構造断面図である。
本実施の形態２では、素子形成基板１０に、溝２１をエッチング等により形成し、溝２１で囲まれる領域内に接点素子を構成する。接点素子を構成するプロセスについては実施の形態１と同様である。
素子保護基板１８は、溝２１と凸部２２からなる形状に嵌合するように形成される。
【００１８】
図６は、素子形成基板１０と素子保護基板１８を接合した様子を示す図である。
素子形成後に、素子形成基板１０の凸部２２と素子保護基板１８のスリット１９とを嵌合させる形で接合する。素子を個片に分離するプロセスは実施の形態１と同様である。
【００１９】
以上のように、本実施の形態２によれば、外部接続端子部１７と素子保護基板１８の段差が無く、実装基板に特別な加工を施すことなく容易に実装ができる効果がある。
【００２０】
実施の形態３．
図７は、本発明の実施形態３に係る接点構造デバイスの構造断面図である。
本実施の形態３において、素子保護基板には、個々の素子毎に保護するチップ状の基板２３を用いる。
素子形成基板１０には、チップ状基板２３を収納するための凹み２４を最初に形成し、その凹み２４の中に素子を形成する。なお、素子形成プロセスは、他の実施の形態と同様である。
【００２１】
図８は、素子形成基板１０とチップ状基板２３を接合した様子を示す図である。
チップ状基板２３は、チップマウンタ、パレットからの反転挿入等により素子形成基板１０の凹み２４に収納した後接合される。
【００２２】
以上のように、本実施の形態３によれば、素子保護基板をチップ状基板２３としたため、プロセス内で素子保護基板の強度が不要になり、更に薄い基板を使用する事ができ、素子全体を更に薄くする事ができるという効果がある。
【００２３】
実施の形態４．
図９は、本発明の実施形態４に係る接点構造デバイスの構造断面図である。
実施形態１〜３において、外部接続端子部１７と導電部１６は上下面のいずれか片方のみに設ける構成であったが、本実施の形態４では、外部接続端子部１７と導電部１６を素子形成基板１０の上下両面にもうける。また、外部接続端子部１７は、幅を広めに形成している。
他の構成及び製造プロセスは、他の実施の形態と同様である。
【００２４】
本実施の形態４によれば、実装時に素子に上下を識別することなく実装が可能であり、更に接点素子部と外部接続端子部１７を点対称に構成する事により、機能上もデバイスの方向に関係なく実装・使用が可能になるという効果がある。
【００２５】
実施の形態５．
図１０は、本発明の実施形態５に係る接点構造デバイスの構造断面図である。
本実施の形態５において、素子骨格部１２は、蛇腹形状のバネ部２５と、梁部先頭部の素子電極１４（接点部）によって構成されている。素子骨格部１２ａと１２ｂは同一軸上に設置されている。
他の構成及び製造プロセスは、他の実施の形態と同様である。
【００２６】
次に、本実施の形態５に係る接点構造デバイスの動作を説明する。
接点構造デバイスに外部磁界が印加されると、磁性体部１３ａと１３ｂが吸引しあうが、その際、バネ部２５が軸方向に伸びる事により、接点部１４ａと１４ｂが接触し電気導通を形成する。他の動作は実施の形態１と同様である。
【００２７】
以上のように、本実施の形態５によれば、接点部１４ａと１４ｂが同軸上に設置されているため、他の実施の形態に比較して高い磁気効率を得ることが可能であるとともに、素子の断面積をより小さくする事が可能になるという効果がある。
【００２８】
以上の実施の形態１〜５において、素子形成基板１０は、シリコン結晶基板の他、ガラス基板、プラスチック基板等の絶縁体を用いることも可能である。
【００２９】
以上の実施の形態１〜５において、素子保護基板の外面に導電膜を形成する事により、接点部への静電気による誤動作を抑制する事が可能である。
また、素子保護基板の、導電部と接する部分を除く内面に導電膜を形成する事によっても、同様に静電気による誤動作を抑制する事が可能である。
【００３０】
本発明において、一つの凹み内に接点構造部を複数形成する事により、複数回路の制御、回路切替等の機能を有する接点機構デバイスを実現する事も可能である。
また、本発明の構造は、磁性体部を質量体(錘)に変更する事により加速度検知素子として利用可能である。
【図面の簡単な説明】
【００３１】
【図１】実施の形態１に係る接点機構デバイスの製造工程の斜視図である。
【図２】素子形成基板１０と素子保護基板１８を個々の接点機構デバイスに切断する前の全体図である。
【図３】素子形成基板１０と素子保護基板１８を接合した状態を示す図である。
【図４】完成した接点機構デバイスの構造断面図である。
【図５】実施形態２に係る接点構造デバイスの構造断面図である。
【図６】素子形成基板１０と素子保護基板１８を接合した様子を示す図である。
【図７】実施形態３に係る接点構造デバイスの構造断面図である。
【図８】素子形成基板１０とチップ状基板２３を接合した様子を示す図である。
【図９】実施形態４に係る接点構造デバイスの構造断面図である。
【図１０】実施形態５に係る接点構造デバイスの構造断面図である。
【符号の説明】
【００３２】
１０  素子形成基板、１１  凹み、１２  素子骨格部、１３  磁性体部、１４  素子電極、１５、１６  導電部、１７  外部接続端子部、１８  素子保護基板、１９  スリット、２１  溝、２２  凸部、２３  チップ状基板、２４  凹み、２５  バネ部。
【図１】
2008243450.tif 000003
【図２】
2008243450.tif 000004
【図３】
2008243450.tif 000005
【図４】
2008243450.tif 000006
【図５】
2008243450.tif 000007
【図６】
2008243450.tif 000008
【図７】
2008243450.tif 000009
【図８】
2008243450.tif 000010
【図９】
2008243450.tif 000011
【図１０】
2008243450.tif 000012