(57)【要約】【課題】  出力抵抗の制約と出力信号の立ち上がり・立ち下がり時間の制約とを同時に満たすことが可能な出力バッファ回路を提供する。【解決手段】  出力信号Ｖｏｕｔを出力する出力端子１３を具備する出力バッファ回路であって、出力端子１３と電源ＶＤＤとの間に接続され、ゲート電圧Ｖｇ１に応じて導通する第１出力トランジスタＴｒ１と、出力端子１３とグランドとの間に接続され、ゲート電圧Ｖｇ２に応じて導通する第２出力トランジスタＴｒ２と、出力信号Ｖｏｕｔをモニタし、モニタ結果に基づいてゲート電圧Ｖｇ１，Ｖｇ２を調整するゲート電圧調整回路１とを備える。【選択図】  図１
2008028564.tif 000002
【特許請求の範囲】
【請求項１】
出力信号を出力する出力端子を具備する出力バッファ回路であって、
前記出力端子と電源との間に接続され、ゲート電圧に応じて導通する第１出力トランジスタと、
前記出力端子とグランドとの間に接続され、前記ゲート電圧に応じて導通する第２出力トランジスタと、
前記出力信号をモニタし、モニタ結果に基づいて前記ゲート電圧を調整するゲート電圧調整回路と
を備えることを特徴とする出力バッファ回路。
【請求項２】
前記ゲート電圧調整回路は、
外部からの入力信号を入力として、前記第１および第２出力トランジスタに前記ゲート電圧を供給するバッファ回路と、
前記バッファ回路を動作させるための動作電圧を発生する電圧発生回路と、
前記出力信号をモニタし、前記モニタ結果に応じて前記電圧発生回路が発生する前記動作電圧を制御する出力モニタ回路と
を備えることを特徴とする請求項１に記載の出力バッファ回路。
【請求項３】
前記出力モニタ回路は、前記出力信号が所定の電圧範囲内であるとき、前記電圧発生回路が発生する前記動作電圧を低下させることを特徴とする請求項２に記載の出力バッファ回路。
【請求項４】
差動出力を行う出力装置に用いられることを特徴とする請求項１〜３のいずれか１項に記載の出力バッファ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号を外部に出力する出力バッファ回路に関する。
【背景技術】
【０００２】
半導体集積回路では、内部回路で処理したデジタル信号を、出力バッファ回路を介して外部に出力する。また、電子機器間を接続する接続規格としてＵＳＢ（Universal Serial Bus）が広く普及している。ＵＳＢインタフェースの出力段に設けられるＵＳＢドライバ回路は、図５に示すように、互いに逆位相の出力信号を出力する２つの出力バッファ回路１００ａ，１００ｂを備える。出力バッファ回路１００ａは、入力端子１０ａと、バッファ回路１１ａ，１２ａと、出力トランジスタＴｒ１０１，Ｔｒ２０１と、出力端子１３ａとを備える。
【０００３】
バッファ回路１１ａ，１２ａは、入力信号Ｖｉｎ１に応じて、出力トランジスタＴｒ１０１，Ｔｒ２０１をそれぞれフルドライブする。出力トランジスタＴｒ１０１，Ｔｒ２０１は、相補のタイミングで導通し、出力信号Ｖｏｕｔ１を生成する。出力バッファ回路１００ｂは、出力バッファ回路１００ａと同様に構成されている。
【０００４】
一方、ＵＳＢ規格においては、出力バッファ回路１００ａ，１００ｂの出力抵抗（外付け込み）が２８Ω〜４４Ωであり、出力信号Ｖｏｕｔ１，Ｖｏｕｔ２の立ち上がり・立ち下がり時間が４ｎｓ〜２０ｎｓであることが規定されている。したがって、出力トランジスタＴｒ１０１，Ｔｒ２０１，Ｔｒ１０２，Ｔｒ２０２の出力抵抗（出力オン抵抗Ｒｏｎ）は、フルドライブの状態で上記の制約を満たすように設計される。
【特許文献１】特開平４−３３２２１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図５に示す出力トランジスタＴｒ１０１，Ｔｒ２０１，Ｔｒ１０２，Ｔｒ２０２の出力抵抗を上記の制約を満たすように設計した場合、図６に示すように、差動出力信号Ｖｏｕｔ１，Ｖｏｕｔ２の立ち上がり・立ち下がり時間Ｔは２ｎｓ程度となる。したがって、出力バッファ回路の出力抵抗の制約を満たしつつ、出力信号の立ち上がり・立ち下がり時間の制約を満たすことが困難であった。
【０００６】
上記問題点を鑑み、本発明は、出力抵抗の制約と出力信号の立ち上がり・立ち下がり時間の制約とを同時に満たすことが可能な出力バッファ回路を提供する。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の第１の特徴は、出力信号を出力する出力端子を具備する出力バッファ回路であって、出力端子と電源との間に接続され、ゲート電圧に応じて導通する第１出力トランジスタと、出力端子とグランドとの間に接続され、ゲート電圧に応じて導通する第２出力トランジスタと、出力信号をモニタし、モニタ結果に基づいてゲート電圧を調整するゲート電圧調整回路とを備えることを要旨とする。
【０００８】
この特徴によれば、ゲート電圧調整回路が、出力信号をモニタし、モニタ結果に基づいてゲート電圧を調整することによって、出力信号の立ち上がり・立ち下がり時間を高精度に調整可能となる。このため、第１および第２出力トランジスタの出力抵抗を所望の値に設定しながらも、出力信号の立ち上がり・立ち下がり時間を所望の値に設定可能できるので、出力抵抗の制約と出力信号の立ち上がり・立ち下がり時間の制約とを同時に満たすことの可能な出力バッファ回路を提供できる。
【０００９】
第２の特徴は、第１の特徴に係る出力バッファ回路において、ゲート電圧調整回路は、外部からの入力信号を入力として、第１および第２出力トランジスタにゲート電圧を供給するバッファ回路と、バッファ回路を動作させるための動作電圧を発生する電圧発生回路と、出力信号をモニタし、モニタ結果に応じて電圧発生回路が発生する動作電圧を制御する出力モニタ回路とを備えることを要旨とする。
【００１０】
この特徴によれば、出力モニタ回路が、第１および第２出力トランジスタを駆動するバッファ回路の動作電圧を制御することによって、出力信号に応じて出力信号の立ち上がり・立ち下がり時間を調整することを可能としている。
【００１１】
第３の特徴は、第１又は第２の特徴に係る出力バッファ回路において、出力モニタ回路は、出力信号が所定の電圧範囲内であるとき、電圧発生回路が発生する動作電圧を低下させることを要旨とする。
【００１２】
この特徴によれば、出力モニタ回路が、出力信号が所定の電圧範囲内であるとき、電圧発生回路が発生する動作電圧を低下させることによって、バッファ回路の駆動能力を低下させるので、出力信号の立ち上がり・立ち下がり時間を増加させることができる。出力信号が所定の電圧範囲外である場合には、バッファ回路の駆動能力を通常の状態に戻し、第１および第２出力トランジスタの出力抵抗を所望の値に維持することが可能となる。
【００１３】
第４の特徴は、第１〜第３のいずれかの特徴に係る出力バッファ回路が、差動出力を行う出力装置に用いられることを要旨とする。
【００１４】
この特徴によれば、差動出力を行う出力装置（例えばＵＳＢドライバ回路）で規定される出力抵抗の制約と出力信号の立ち上がり・立ち下がり時間の制約とを同時に満たすことが可能となる。
【発明の効果】
【００１５】
本発明によれば、出力抵抗の制約と出力信号の立ち上がり・立ち下がり時間の制約とを同時に満たすことが可能な出力バッファ回路を提供できる。
【発明を実施するための最良の形態】
【００１６】
次に、図面を参照して、本発明の実施形態を説明する。以下の実施形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００１７】
また、以下の実施形態においては、ＵＳＢドライバ回路に用いられる出力バッファ回路を例に説明する。ただし、ＵＳＢドライバ回路においては同一の構成を有する２つの出力バッファ回路が設けられるため、１つの出力バッファ回路についてのみ説明し、重複する説明を省略する。
【００１８】
（出力バッファ回路の構成例）
本実施形態に係る出力バッファ回路は、図１に示すように、例えばＣＰＵ等の内部回路からの入力信号Ｖｉｎを増幅（波形整形）し、出力信号Ｖｏｕｔとして外部に出力する。
【００１９】
本実施形態に係る出力バッファ回路は、入力端子１０と、ゲート電圧調整回路１と、第１および第２出力トランジスタＴｒ１，Ｔｒ２と、出力端子１３とを備える。第１出力トランジスタＴｒ１としては、例えばｐ型チャネルのＭＯＳトランジスタが使用できる。第２出力トランジスタＴｒ２としては、例えばｎ型チャネルのＭＯＳトランジスタが使用できる。電源ＶＤＤは、例えば３．３Ｖの電源電圧を供給している。
【００２０】
第１出力トランジスタＴｒ１は、出力端子１３と電源ＶＤＤとの間に接続され、ゲート電圧Ｖｇ１に応じて導通する。第２出力トランジスタＴｒ２は、出力端子１３とグランドとの間に接続され、ゲート電圧Ｖｇ２に応じて導通する。ゲート電圧調整回路１は、入力信号Ｖｉｎを増幅（波形整形）してゲート電圧Ｖｇ１，Ｖｇ２を第１および第２出力トランジスタＴｒ１，Ｔｒ２に供給するとともに、出力信号Ｖｏｕｔをモニタし、モニタ結果に基づいてゲート電圧Ｖｇ１，Ｖｇ２を調整する。
【００２１】
なお、ＵＳＢドライバ回路に用いる出力バッファ回路においては、上述したように、第１および第２出力トランジスタＴｒ１，Ｔｒ２の出力抵抗（出力オン抵抗Ｒｏｎ）が２８Ω〜４４Ωであることが規定されている。このため、第１および第２出力トランジスタＴｒ１，Ｔｒ２の出力抵抗は、フルドライブの状態で２８Ω〜４４Ωの範囲内となるように設計されている。
【００２２】
（ゲート電圧調整回路の構成例）
ゲート電圧調整回路１は、第１および第２バッファ回路１１，１２と、第１および第２電圧発生回路１５，１６と、出力モニタ回路１４とを備える。
【００２３】
第１バッファ回路１１は、入力端子１０と第１出力トランジスタＴｒ１のゲートとの間に接続され、入力信号Ｖｉｎを入力として第１出力トランジスタＴｒ１にゲート電圧Ｖｇ１を供給する。第２バッファ回路１２は、入力端子１０と第２出力トランジスタＴｒ２のゲートとの間に接続され、入力信号Ｖｉｎを入力として第１出力トランジスタＴｒ１にゲート電圧Ｖｇ２を供給する。第１および第２バッファ回路１１，１２のそれぞれは、例えば１つのインバータ回路又は２つのインバータ回路等によって構成されている。以下においては、第１および第２バッファ回路１１，１２のそれぞれが１つのインバータ回路によって構成されている場合について説明する。
【００２４】
第１電圧発生回路１５は、出力モニタ回路１４の出力に接続され、第１バッファ回路１１を動作させるための動作電圧（電源電圧）Ｖ１を発生する。第２電圧発生回路１６は、出力モニタ回路１４の出力に接続され、第２バッファ回路１２を動作させるための動作電圧（電源電圧）Ｖ２を発生する。
【００２５】
第１および第２電圧発生回路１５，１６が発生する動作電圧Ｖ１，Ｖ２は、出力モニタ回路１４が出力する動作電圧制御信号Ｖｃｎｔに応じて変化する。具体的には、第１および第２電圧発生回路１５，１６は、電圧値の異なる２パターンの電圧を発生可能であり、動作電圧制御信号Ｖｃｎｔによっていずれか一方が選択される。
【００２６】
第１および第２電圧発生回路１５，１６が動作電圧Ｖ１，Ｖ２を低電圧に設定する場合には、第１および第２出力トランジスタＴｒ１，Ｔｒ２に対する第１および第２バッファ回路１１，１２の駆動能力が低下し、出力信号Ｖｏｕｔの立ち上がり・立ち下がりが緩やかになる。
【００２７】
これに対して、第１および第２電圧発生回路１５，１６が動作電圧Ｖ１，Ｖ２を高電圧に設定する場合には、第１および第２出力トランジスタＴｒ１，Ｔｒ２に対する第１および第２バッファ回路１１，１２の駆動能力が高く保たれる。よって、第１および第２出力トランジスタＴｒ１，Ｔｒ２がフルドライブされ、出力信号Ｖｏｕｔの立ち上がり・立ち下がりが急峻になる。
【００２８】
出力モニタ回路１４は、出力信号Ｖｏｕｔをモニタして、出力信号Ｖｏｕｔに応じて第１および第２電圧発生回路１５，１６が発生する動作電圧Ｖ１，Ｖ２を制御する。具体的には、出力モニタ回路１４は、出力信号Ｖｏｕｔが所定の電圧範囲内であるとき、第１および第２電圧発生回路１５，１６が発生する動作電圧Ｖ１，Ｖ２を低下させる。
【００２９】
ＵＳＢドライバ回路に用いる出力バッファ回路においては、図６に示すように、出力信号Ｖｏｕｔがフルスイングする場合の１０％（０．３Ｖ程度）〜９０％（３Ｖ程度）までの電圧範囲において、立ち上がり・立ち下がり時間が４ｎｓ〜２０ｎｓであることが規定されている。このため、出力信号Ｖｏｕｔが０．３Ｖ〜３Ｖ程度の範囲にて、出力信号Ｖｏｕｔの立ち上がり・立ち下がりを緩やかにすることによって、上記の制約を確実に満たすことが可能となる。
【００３０】
（出力モニタ回路の構成例）
出力モニタ回路１４は、図２に示すように、例えば第１コンパレータ１４１と、第２コンパレータ１４２と、ＡＮＤ回路１４３とを備える。第１コンパレータ１４１および第２コンパレータ１４２には、第１および第２閾値ＴＨ１，ＴＨ２がそれぞれ供給されている。第１閾値ＴＨ１は第２閾値ＴＨ２よりも大きい値に設定されている。一例として、第１閾値ＴＨ１は３Ｖ程度に設定され、第２閾値ＴＨ２は０．３Ｖ程度に設定されている。
【００３１】
第１コンパレータ１４１は、出力信号Ｖｏｕｔを第１閾値ＴＨ１と比較し、出力信号Ｖｏｕｔが第１閾値ＴＨ１よりも大きいときにＬレベルの信号を出力し、出力信号Ｖｏｕｔが第１閾値ＴＨ１以下であるときにＨレベルの信号を出力する。
【００３２】
第２コンパレータ１４２は、出力信号Ｖｏｕｔを第２閾値ＴＨ２と比較し、出力信号Ｖｏｕｔが第２閾値ＴＨ２よりも小さいときにＬレベルの信号を出力し、出力信号Ｖｏｕｔが第２閾値ＴＨ２以上であるときにＨレベルの信号を出力する。
【００３３】
ＡＮＤ回路１４３は、第１および第２コンパレータ１４１，１４２の出力信号が共にＨレベルであるとき、Ｈレベルの信号を動作電圧制御信号Ｖｃｎｔとして出力する。また、ＡＮＤ回路１４３は、第１および第２コンパレータ１４１，１４２の少なくとも一方の出力信号がＬレベルであるとき、Ｌレベルの信号を動作電圧制御信号Ｖｃｎｔとして出力する。
【００３４】
したがって、出力モニタ回路１４は、出力信号Ｖｏｕｔが第２閾値ＴＨ２以上、且つ第１閾値ＴＨ１以下である場合に、Ｈレベルの動作電圧制御信号Ｖｃｎｔを出力し、それ以外のときはＬレベルの信号を動作電圧制御信号Ｖｃｎｔとして出力する。
【００３５】
図２に示す出力モニタ回路１４を使用する場合、図１に示す第１および第２電圧発生回路１５，１６は、動作電圧制御信号ＶｃｎｔがＨレベルの場合に動作電圧Ｖ１，Ｖ２を高電圧に設定し、動作電圧制御信号ＶｃｎｔがＬレベルの場合に動作電圧Ｖ１，Ｖ２を低電圧に設定する。
【００３６】
（出力バッファ回路の動作例）
以下に、図３および図４に示すタイムチャートを参照して、本実施形態に係る出力バッファ回路の動作例を説明する。
【００３７】
（Ａ）先ず、出力信号Ｖｏｕｔの立ち下がり時の動作について、図３を用いて詳細に説明する。
【００３８】
図３（ａ）の時刻ｔ１において、入力信号ＶｉｎがＨレベルからＬレベルに立ち下がる。入力信号ＶｉｎがＨレベルからＬレベルに立ち下がると、ゲート電圧Ｖｇ１がＬレベルからＨレベルに立ち上がり、第１出力トランジスタＴｒ１がターン・オフを開始する。また、ゲート電圧Ｖｇ２がＬレベルからＨレベルに立ち上がり、第２出力トランジスタＴｒ２がターン・オンを開始する。この結果、出力信号Ｖｏｕｔの立ち下がりが開始する。
【００３９】
ここで、図３（ｂ）の時刻ｔ１〜ｔ２の期間においては、出力信号Ｖｏｕｔが第１閾値ＴＨ１より大きいために、出力モニタ回路１４は、第１および第２電圧発生回路１５，１６がそれぞれ発生する動作電圧Ｖ１，Ｖ２を高電圧に設定する。よって、時刻ｔ１〜ｔ２の期間では、出力信号Ｖｏｕｔが急峻に立ち下がる。
【００４０】
図３（ｂ）の時刻ｔ２〜ｔ３の期間においては、出力信号Ｖｏｕｔが第２閾値ＴＨ２以上、且つ第１閾値ＴＨ１以下であるため、出力モニタ回路１４は、第１および第２電圧発生回路１５，１６がそれぞれ発生する動作電圧Ｖ１，Ｖ２を低下させる。したがって、時刻ｔ２〜ｔ３の期間では、出力信号Ｖｏｕｔが緩やかに立ち下がる。
【００４１】
図３（ｂ）の時刻ｔ３〜ｔ４の期間においては、出力信号Ｖｏｕｔが第２閾値ＴＨ２より小さいために、出力モニタ回路１４は、第１および第２電圧発生回路１５，１６がそれぞれ発生する動作電圧Ｖ１，Ｖ２を高電圧に設定する。よって、時刻ｔ３〜ｔ４の期間では、出力信号Ｖｏｕｔが急峻に立ち下がる。
【００４２】
（Ｂ）次に、出力信号Ｖｏｕｔの立ち上がり時の動作について、図４を用いて詳細に説明する。
【００４３】
図４（ａ）の時刻ｔ１において、入力信号ＶｉｎがＬレベルからＨレベルに立ち下がる。入力信号ＶｉｎがＬレベルからＨレベルに立ち下がると、ゲート電圧Ｖｇ１がＨレベルからＬレベルに立ち上がり、第１出力トランジスタＴｒ１がターン・オンを開始する。また、ゲート電圧Ｖｇ２がＨレベルからＬレベルに立ち上がり、第２出力トランジスタＴｒ２がターン・オフを開始する。この結果、出力信号Ｖｏｕｔの立ち上がりが開始する。
【００４４】
ここで、図４（ｂ）の時刻ｔ１〜ｔ２の期間においては、出力信号Ｖｏｕｔが第２閾値ＴＨ２より小さいために、出力モニタ回路１４は、第１および第２電圧発生回路１５，１６がそれぞれ発生する動作電圧Ｖ１，Ｖ２を高電圧に設定する。このため、時刻ｔ１〜ｔ２の期間では、出力信号Ｖｏｕｔが急峻に立ち上がる。
【００４５】
図４（ｂ）の時刻ｔ２〜ｔ３の期間においては、出力信号Ｖｏｕｔは第１閾値ＴＨ１以下、第２閾値ＴＨ２以上であるため、出力モニタ回路１４は、第１および第２電圧発生回路１５，１６がそれぞれ発生する動作電圧Ｖ１，Ｖ２を低下させる。したがって、時刻ｔ１〜ｔ２の期間では、出力信号Ｖｏｕｔが緩やかに立ち上がる。
【００４６】
図４（ｂ）の時刻ｔ３〜ｔ４の期間においては、出力信号Ｖｏｕｔが第２閾値ＴＨ２より大きいために、出力モニタ回路１４は、第１および第２電圧発生回路１５，１６がそれぞれ発生する動作電圧Ｖ１，Ｖ２を高電圧に設定する。よって、時刻ｔ３〜ｔ４の期間では、出力信号Ｖｏｕｔが急峻に立ち上がる。
【００４７】
（作用および効果）
本実施形態によれば、ゲート電圧調整回路１が、出力信号Ｖｏｕｔをモニタし、モニタ結果に基づいてゲート電圧Ｖｇ１，Ｖｇ２を調整することによって、出力信号Ｖｏｕｔの立ち上がり・立ち下がり時間を高精度に調整可能となる。このため、第１および第２出力トランジスタＴｒ１，Ｔｒ２の出力抵抗を所望の値に設定しながらも、出力信号Ｖｏｕｔの立ち上がり・立ち下がり時間を所望の値に設定可能できるので、出力抵抗の制約と出力信号Ｖｏｕｔの立ち上がり・立ち下がり時間の制約とを同時に満たすことの可能な出力バッファ回路を提供できる。
【００４８】
また、本実施形態によれば、出力モニタ回路１４が、第１および第２出力トランジスタＴｒ１，Ｔｒ２を駆動する第１および第２バッファ回路１１，１２の動作電圧Ｖ１，Ｖ２を制御することによって、出力信号Ｖｏｕｔに応じて出力信号Ｖｏｕｔの立ち上がり・立ち下がり時間を調整することを可能としている。
【００４９】
さらに、本実施形態によれば、出力信号Ｖｏｕｔが所定の電圧範囲内であるとき、出力モニタ回路１４は、動作電圧Ｖ１，Ｖ２を低下させることで、第１および第２バッファ回路１１，１２の駆動能力を低下させる。このため、出力信号Ｖｏｕｔが所定の電圧範囲内であるとき、出力信号Ｖｏｕｔの立ち上がり・立ち下がり時間を増加させることができる。
【００５０】
これに対して、出力信号Ｖｏｕｔが所定の電圧範囲外である場合には、第１および第２バッファ回路１１，１２の駆動能力を通常の状態に戻し、第１および第２出力トランジスタＴｒ１，Ｔｒ２の出力抵抗を所望の値に設定することが可能となる。
【００５１】
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例および運用技術が明らかとなる。
【００５２】
例えば、上述した実施形態に係る出力バッファ回路は、ＵＳＢドライバ回路に使用されるとして説明したが、上述した実施形態に係る出力バッファ回路を他のインタフェース（例えばＩＥＥＥ１３９４）等に適用してもよい。
【００５３】
上述した実施形態においては、第１および第２出力トランジスタＴｒ１，Ｔｒ２に第１および第２バッファ回路１１，１２をそれぞれ接続する一例を説明したが、第１および第２出力トランジスタＴｒ１，Ｔｒ２に１つのバッファ回路を接続する構成としてもよい。この場合、バッファ回路が十分な駆動能力を有していることが必要である。
【００５４】
また、出力モニタ回路１４がコンパレータを使用する構成例を説明したが、コンパレータを使用する構成に限らず、アンプ等を用いたアナログ回路として構成してもかまわない。
【００５５】
このように本発明は、ここでは記載していない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【図面の簡単な説明】
【００５６】
【図１】本実施形態に係る出力バッファ回路の構成を示す回路図である。
【図２】本実施形態に係る出力モニタ回路の構成を示す回路図である。
【図３】本実施形態に係る出力バッファ回路の動作を説明するための図である（その１）。
【図４】本実施形態に係る出力バッファ回路の動作を説明するための図である（その２）。
【図５】背景技術に係る出力バッファ回路の構成を示す回路図である。
【図６】本発明が解決しようとする課題を説明するための図である。
【符号の説明】
【００５７】
１…ゲート電圧調整回路
１０，１０ａ，１０ｂ…入力端子
１１…第１バッファ回路
１１…第２バッファ回路
１１，１２，１１ａ，１２ａ，１１ｂ，１２ｂ…バッファ回路
１３，１３ａ，１３ｂ…出力端子
１４…出力モニタ回路
１５…第１電圧発生回路
１６…第２電圧発生回路
１００ａ，１００ｂ…出力バッファ回路
Ｔｒ１，Ｔｒ２，Ｔｒ１０１，Ｔｒ２０１，Ｔｒ１０２，Ｔｒ２０２…出力トランジスタ
１４１…第１コンパレータ
１４２…第２コンパレータ
１４３…ＡＮＤ回路
【図１】
2008028564.tif 000003
【図２】
2008028564.tif 000004
【図３】
2008028564.tif 000005
【図４】
2008028564.tif 000006
【図５】
2008028564.tif 000007
【図６】
2008028564.tif 000008