(57)【要約】【課題】オーミック電極および導電膜を容易に形成するとともに、高いオーミック特性および導電膜の低抵抗を維持する半導体装置の製造方法を提供する。【解決手段】半導体層１２を準備する準備工程を実施する。そして、半導体層１２上に、オーミック電極材料からなる第１金属層を形成する第１金属層形成工程を実施する。そして、第１金属層上に、第２金属層１４を形成する第２金属層形成工程を実施する。そして、第１および第２金属層１４の一部分を半導体層１２上に残存させる一方、他の部分を半導体層１２上から除去する除去工程を実施する。除去工程後に、第１金属層１４の一部分を半導体層１２と合金化する合金化工程を実施する。第２金属層１４において第１金属層と接触する部分は、合金化工程での加熱温度より融点が高く、かつ第２金属層形成工程と合金化工程とを実施する環境下で第１金属層と反応しない金属からなる。【選択図】図１
2008172078.tif 000002
【特許請求の範囲】
【請求項１】
半導体層を準備する準備工程と、
前記半導体層上に、オーミック電極材料からなる第１金属層を形成する第１金属層形成工程と、
前記第１金属層上に、第２金属層を形成する第２金属層形成工程と、
前記第１および第２金属層の一部分を前記半導体層上に残存させる一方、他の部分を前記半導体層上から除去する除去工程と、
前記除去工程後に、前記第１金属層の一部分を前記半導体層と合金化する合金化工程とを備え、
前記第２金属層において前記第１金属層と接触する部分は、前記合金化工程での加熱温度より融点が高く、かつ前記第２金属層形成工程と前記合金化工程とを実施する環境下で前記第１金属層と反応しない金属からなる、半導体装置の製造方法。
【請求項２】
前記半導体層において前記第１金属層の一部分と接触する領域の不純物濃度が１×１０18ｃｍ-3以上である、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１金属層は、ニッケル、チタン、アルミニウム、白金、パラジウム、および珪素からなる群より選ばれた少なくとも一種の物質を含む、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第２金属層において前記第１金属層と接触する部分は、タングステン、モリブデン、およびタンタルからなる群より選ばれた少なくとも一種の物質を含む、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第１金属層はニッケルからなり、前記第２金属層において前記第１金属層と接触する部分はタングステンからなる、請求項１または２に記載の半導体装置の製造方法。
【請求項６】
前記第１金属層はチタンおよびアルミニウムの少なくとも一方からなり、前記第２金属層において前記第１金属層と接触する部分はタングステンからなる、請求項１または２に記載の半導体装置の製造方法。
【請求項７】
前記半導体層は、バンドギャップが２．２ｅＶ以上のワイドギャップ半導体である、請求項１〜６のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、たとえば炭化珪素などのワイドギャップ半導体からなる半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、バンドギャップが大きく、また最大絶縁破壊電界および熱伝導率はシリコン（Ｓｉ）と比較して大きい一方、キャリアの移動度はシリコンと同程度に大きく、電子の飽和ドリフト速度および耐圧も大きい。そのため、高効率化、高電圧化、および大容量化を要求される半導体装置への適用が期待される。このようなＳｉＣ半導体装置のオーミック電極は、ニッケル（Ｎｉ）、Ｃｏ（コバルト）、Ｔｉ（チタン）、またはＡｌ（アルミニウム）などを含む金属および金属膜が用いられていることが、非特許文献１に開示されている。
【０００３】
上記非特許文献１に開示のＳｉＣ半導体装置の製造方法を図１７〜図２４に示す。図１７〜図２４を参照して、上記非特許文献１に開示のＳｉＣ半導体装置の製造方法を説明する。なお、図１７は、高濃度層を形成する工程を示す概略断面図である。図１８は、オーミック電極用のフォトリソグラフィをする工程を示す概略断面図である。図１９は、金属を蒸着する工程を示す概略断面図である。図２０は、レジストを除去する工程を示す概略断面図である。図２１は、合金化する工程を示す概略断面図である。図２２は、配線用のフォトリソグラフィをする工程を示す概略斜視図である。図２３は、配線を蒸着する工程を示す概略断面図である。図２４は、レジストを除去する工程を示す概略断面図である。
【０００４】
まず、図１７に示すように、基板２０１と、基板２０１上に形成された半導体層２０２を準備する。そして、半導体層２０２の表面の少なくとも一部に、半導体層２０２において、イオン注入などにより不純物が高濃度に注入された高濃度層２０３を形成する。そして、図１８に示すように、フォトリソグラフィによって、高濃度層２０３上にパターンを形成して、高濃度層２０３上を開口させたレジスト２０４を形成する。そして、図１９に示すように、金属層２０５をスパッタ蒸着などにより形成する。そして、図２０に示すように、レジスト２０４およびレジスト２０４上の金属層２０５を、有機溶剤や剥離液などにより除去する。そして、高濃度層２０３上の金属層２０５を１０００℃近傍の熱処理を行なって合金化する。これにより、図２１に示すように、金属層２０５が高濃度層２０３の元素を取り込んでオーミック電極２０６を形成できる。なお、合金化の際、オーミック電極２０６の表面に、オーミック電極２０６が酸化された層２０７が現れる。そして、図２２に示すように、フォトリソグラフィによって、オーミック電極２０６上を開口させたレジスト２０８を形成する。そして、図２３に示すように、オーミック電極２０６上に配線２０９を形成する。そして、図２４に示すように、レジスト２０８とレジスト２０８上の配線２０９とを除去する。これにより、図２４に示すように、高濃度層２０３上にオーミック電極２０６が形成されるとともに、オーミック電極２０６上に配線２０９が形成された半導体装置２００を製造できる。
【０００５】
なお、Ｓｉ半導体装置におけるＡｌのような内部配線の機能を兼ね備えた接触材料は、ＳｉＣ半導体装置にはない。そのため、上述したように、オーミック電極２０６を形成した後に、配線２０９を形成する必要がある。
【０００６】
上記非特許文献１のＳｉＣ半導体の製造方法では、高濃度層２０３がｎ型の場合には金属層２０５としてＮｉを、高濃度層２０３がｐ型の場合には金属層２０５としてＮｉ、ＴｉとＡｌとの積層系、またはＡｌとＴｉとの合金系が用いられることが開示されている。しかしながら、これらの材料からなる金属層２０５の合金化される温度は１０００℃程度である。一方、配線２０９の主な材料であるＡｌの融点は６６０℃であり、合金化される温度より低い。そのため、金属層２０５を形成する工程を実施した後に合金化する工程を実施する必要があるので、金属層２０５と配線２０９となる導電膜との形成を連続して行なうことができないという問題がある。
【０００７】
また、Ｎｉ、Ｔｉ、およびＡｌなどからなる金属層２０５は、合金化する際に、雰囲気中の微量の酸素と反応して酸化されやすい。オーミック電極２０６の一部が酸化された層２０７が形成されてしまうと、オーミック特性が悪くなるという問題もある。
【０００８】
また、厚みの大きい金属層２０５を合金化して、オーミック電極と配線となる導電膜とを兼ね備える方法もある。しかしながら、合金化すると、抵抗は金属層２０５の時よりも大きくなるので、配線となる導電膜の抵抗が大きくなるという問題がある。さらに、完全に合金化しない程度に反応を制御して、配線となる導電膜の抵抗を下げる方法がある。しかしながら、この場合には、合金化の量を面内かつバッチ間で均一に制御することが難しいという問題がある。
【非特許文献１】荒井和雄他著、「ＳｉＣ素子の基礎と応用」、第１版、株式会社オーム社、平成１５年３月、１１２頁〜１２５頁
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、本発明の目的は、半導体装置のオーミック電極および該オーミック電極上に配置される導電膜を容易に形成することができるとともに、高いオーミック特性および導電膜の低抵抗を維持する半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明にしたがった半導体装置の製造方法は、準備工程と、第１金属層形成工程と、第２金属層形成工程と、除去工程と、合金化工程とを備えている。準備工程は、半導体層を準備する。第１金属層形成工程は、半導体層上に、オーミック電極材料からなる第１金属層を形成する。第２金属層形成工程は、第１金属層上に、第２金属層を形成する。除去工程は、第１および第２金属層の一部分を半導体層上に残存させる一方、他の部分を半導体層上から除去する。合金化工程は、除去工程後に、第１金属層の一部分を半導体層と合金化する。第２金属層において第１金属層と接触する部分は、合金化工程での加熱温度より融点が高く、かつ第２金属層形成工程と合金化工程とを実施する環境下で第１金属層と反応しない金属からなる。
【００１１】
本発明の半導体装置の製造方法によれば、第２金属層形成工程で第１金属層上に第２金属層を形成した後に合金化工程を実施できるため、第１金属層を形成した後に、セルフアライン(self-aligned：自己整合)により、第２金属層を形成できる。そのため、従来、第１および第２金属層を形成するために２度フォトリソグラフィを実施する必要があったが、本発明では１度のフォトリソグラフィにより実施できる。また、第２金属層において第１金属層と接触する部分について、合金化工程での加熱温度より融点が高い金属を用いることによって、合金化工程で第１金属層をオーミック電極にできるとともに、第２金属層は変化しないため、第２金属層を配線などの導電膜にできる。したがって、半導体装置のオーミック電極および該オーミック電極上に配置される導電膜を容易に形成することができる。
【００１２】
また、第１金属層と第２金属層とをセルフアラインで形成できるので、フォトリソグラフィによるパターンの精度を向上できる。そのため、オーミック電極および配線などの導電膜の微細化に有利である。
【００１３】
なお、上記「第１金属層の一部分」とは、合金化工程を実施した後に、オーミック電極として作用する部分を意味する。また、上記「第２金属層の一部分」とは、第１および第２金属層の積層構造のうち、当該第１金属層の一部分の上に形成された部分を意味する。
【００１４】
上記半導体装置の製造方法において好ましくは、半導体層において第１金属層の一部分と接触する領域の不純物濃度が１×１０18ｃｍ-3以上である。これにより、合金化工程において、第１金属層が高濃度領域と反応しやすくなり、オーミック電極を形成しやすくなる。
【００１５】
上記半導体装置の製造方法において好ましくは、第１金属層は、ニッケル、チタン、アルミニウム、白金、パラジウム、および珪素からなる群より選ばれた少なくとも一種の物質を含んでいる。
【００１６】
これらの物質は、合金化される温度が低いので、合金化工程を容易に実施できる。また、これらの物質は、オーミック抵抗が小さいので、オーミック電極として優れた特性を有する半導体装置を製造できる。
【００１７】
上記半導体装置の製造方法において好ましくは、第２金属層において第１金属層と接触する部分は、タングステン、モリブデン、およびタンタルからなる群より選ばれた少なくとも一種の物質を含んでいる。
【００１８】
これらの物質は融点が高いので、合金化工程を容易に実施できる。また、これらの物質は、抵抗が小さいので、配線などの導電膜として優れた特性を有する半導体装置を製造できる。
【００１９】
上記半導体装置の製造方法において好ましくは、第１金属層はニッケルからなり、第２金属層において第１金属層と接触する部分はタングステンからなる。
【００２０】
ニッケルからなる第１金属層は、特にｎ型の半導体層上で高いオーミック特性を有する。タングステンからなる第２金属層は、抵抗率が非常に低い。そのため、第１金属層はニッケルからなり、第２金属層はタングステンからなると、非常に高いオーミック特性および非常に低い抵抗を有する導電膜を含む半導体装置を製造できる。
【００２１】
上記半導体装置の製造方法において好ましくは、第１金属層はチタンおよびアルミニウムの少なくとも一方からなり、第２金属層において第１金属層と接触する部分はタングステンからなる。
【００２２】
チタンおよびアルミニウムの少なくとも一方からなる第１金属層は、特にｐ型の半導体層上で高いオーミック特性を有する。タングステンからなる第２金属層は、抵抗率が非常に低い。そのため、第１金属層はチタンおよびアルミニウムの少なくとも一方からなり、第２金属層はタングステンからなると、非常に高いオーミック特性および非常に低い抵抗を有する導電膜を含む半導体装置を製造できる。
【００２３】
なお、第１金属層は、チタンおよびアルミニウムがこの順で半導体層上に形成される積層膜であることが好ましい。この場合には、さらにオーミック特性を向上できる。
【００２４】
上記半導体装置の製造方法において好ましくは、半導体層は、バンドギャップが２．２ｅＶ以上のワイドギャップ半導体である。これにより、高耐圧低損失の半導体装置を製造できる。
【発明の効果】
【００２５】
本発明の半導体装置の製造方法によれば、第２金属層を第１金属層上に形成した状態で合金化工程を実施できる。そのため、半導体装置のオーミック電極および該オーミック電極上に配置される導電膜を容易に形成することができるとともに、高いオーミック特性および導電膜の低抵抗を維持する半導体装置を製造できる。
【発明を実施するための最良の形態】
【００２６】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
【００２７】
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置を示す概略斜視図である。図１を参照して、本発明の実施の形態１における半導体装置を説明する。図１に示すように、半導体装置１０は、基板１１と、半導体層１２と、オーミック電極１３と、配線などの導電膜である第２金属層１４とを備えている。
【００２８】
半導体層１２は、基板１１上に形成されている。半導体層１２は、バンドギャップが２．２ｅＶ以上のワイドギャップ半導体であることが好ましい。ワイドギャップ半導体は、炭化珪素、窒化ガリウム、窒化アルミニウム、酸化亜鉛、およびダイヤモンドからなる群より選ばれた少なくとも一種の物質よりなることが好ましい。
【００２９】
また、半導体層１２は、オーミック電極１３と接触する領域で、他の領域よりも不純物濃度が高い高濃度領域１２ａを含んでいることが好ましい。高濃度領域１２ａは、不純物濃度が１×１０18ｃｍ-3以上であることが好ましい。
【００３０】
オーミック電極１３は半導体層１２（高濃度領域１２ａを含んでいるときは高濃度領域１２ａ）上に形成されている。オーミック電極１３は、ニッケル、チタン、アルミニウム、白金、パラジウム、および珪素からなる群より選ばれた少なくとも一種の物質を含んでいることが好ましい。
【００３１】
第２金属層１４は、オーミック電極１３上に形成されている。第２金属層１４は、タングステン、モリブデン、およびタンタルからなる群より選ばれた少なくとも一種の物質よりなることが好ましい。
【００３２】
特に、オーミック電極１３は、ニッケルが半導体層１２（高濃度領域１２ａを含んでいるときは高濃度領域１２ａ）と合金化された金属からなり、第２金属層１４はタングステンからなることが好ましい。また、オーミック電極１３はチタンおよびアルミニウムの少なくとも一方からなる金属が半導体層１２（高濃度領域１２ａを含んでいるときは高濃度領域１２ａ）と合金化された金属からなり、第２金属層１４はタングステンからなることが好ましい。
【００３３】
次に、図１〜図６を参照して、本発明の実施の形態１における半導体装置の製造方法を説明する。実施の形態１における半導体装置の製造方法は、リフトオフにより行なう。なお、図２は、本発明の実施の形態１における半導体装置の製造方法を示すフローチャートである。図３は、本発明の実施の形態１における準備工程を示す概略断面図である。図４は、本発明の実施の形態１におけるレジストを形成する工程を示す概略斜視図である。図５は、本発明の実施の形態１における第１および第２金属層形成工程を示す概略斜視図である。図６は、本発明の実施の形態１における除去工程を示す概略斜視図である。
【００３４】
まず、図２および図３に示すように、半導体層１２を準備する準備工程（Ｓ１０）を実施する。準備工程（Ｓ１０）では、図３に示すように、たとえば、基板１１と基板１１上に形成された半導体層１２とを備える半導体を準備する。なお、半導体層１２は、ｐ型であってもｎ型であってもよい。
【００３５】
具体的には、図３に示すように、準備工程（Ｓ１０）では、半導体層１２において後述する第１金属層１６の一部分と接触する領域を、半導体層１２における他の領域よりも不純物濃度が高い高濃度領域１２ａを含んでいる半導体層１２を準備することが好ましい。なお、接触する領域（高濃度領域１２ａ）とは、半導体層１２において、後述する第１金属層１６の下部表面と接触する半導体層１２の表面部分を含む領域である。高濃度領域１２ａは、たとえば半導体層１２にイオン注入する方法、または不純物を取り込むようにエピタキシャル成長する方法などにより形成できる。
【００３６】
高濃度領域１２ａは、不純物濃度が１×１０18ｃｍ-3以上であることが好ましく、１×１０19ｃｍ-3以上１×１０22ｃｍ-3以下であることがより好ましい。高濃度領域１２ａの不純物濃度を１×１０18ｃｍ-3以上とすることにより、後述する合金化工程（Ｓ６０）において、第１金属層が高濃度領域１２ａと反応して、オーミック電極を形成しやすくなる。１×１０19ｃｍ-3以上とすることにより、オーミック電極をより形成しやすくなる。一方、１×１０22ｃｍ-3以下とすることにより、過剰な不純物導入によるオーミック電極の劣化を防ぐことができる。
【００３７】
準備工程（Ｓ１０）で準備される半導体層１２は、バンドギャップが２．２ｅＶ以上のワイドギャップ半導体であることが好ましい。ワイドギャップ半導体は、炭化珪素、窒化ガリウム、窒化アルミニウム、酸化亜鉛、およびダイヤモンドからなる群より選ばれた少なくとも一種の物質よりなることが好ましい。
【００３８】
次に、図２および４に示すように、半導体層１２上に、開口部１５ａを有するレジストパターン１５を形成するレジスト形成工程（Ｓ２０）を実施する。レジスト形成工程（Ｓ２０）では、たとえば半導体層１２において後述する第１金属層１６の一部分と接触する領域である高濃度領域１２ａ上を開口させたレジストパターン１５を、フォトリソグラフィにより形成する。レジストパターン１５は特に限定されず、一般公知のフォトレジストを用いることができる。
【００３９】
なお、レジストパターン１５の開口部１５ａは、形成したいオーミック電極の形状にすることが好ましく、たとえば上方から見たときの平面形状が矩形や円形にする。
【００４０】
次に、図２および図５に示すように、半導体層１２上に、オーミック電極材料からなる第１金属層１６を形成する第１金属層形成工程（Ｓ３０）を実施する。実施の形態１における第１金属層形成工程（Ｓ３０）は、レジストパターン１５が形成された半導体層１２上にオーミック電極材料からなる第１金属層１６を形成する。
【００４１】
具体的には、レジストを形成する工程（Ｓ２０）で形成されたレジストパターン１５を利用して、半導体層１２上で、かつレジストパターン１５の開口部１５ａに第１金属層１６を、たとえば物理蒸着（ＰＶＤ：Physical Vapor Deposition）や化学蒸着（ＣＶＤ:Chemical Vapor Deposition）などの蒸着により形成する。なお、第１金属層１６の形成方法は特に限定されず、一般公知の方法を採用できる。
【００４２】
第１金属層１６は、オーミック電極の材料からなれば特に限定されないが、ニッケル、チタン、アルミニウム、白金、パラジウム、および珪素からなる群より選ばれた少なくとも一種の物質を含んでいることが好ましく、これらの物質からなることがより好ましい。なお、ニッケル、チタン、アルミニウム、白金、パラジウム、および珪素からなる群より選ばれた少なくとも一種の物質を含んでいるとは、たとえば、これらの物質との合金を含む。
【００４３】
また、第１金属層１６は、複数の層からなっていてもよい。この場合には、半導体層１２（高濃度領域１２ａを含んでいるときは高濃度領域１２ａ）と接触する部分が、ニッケル、チタン、アルミニウム、白金、パラジウム、および珪素からなる群より選ばれた少なくとも一種の物質を含んでいることが好ましく、これらの物質よりなることがより好ましい。
【００４４】
また、第１金属層１６の厚みは、２０ｎｍ以上１０００ｎｍ以下が好ましく、５０ｎｍ以上２００ｎｍ以下であることがより好ましい。２０ｎｍ以上とすることによって、後述する合金化工程（Ｓ６０）で半導体層１２と反応したカーボンなどの非金属が凝集して第１金属層１６が絶縁化することを防止できる。５０ｎｍ以上とすることによって、合金化工程（Ｓ６０）で第１金属層１６が絶縁化することをより防止できる。一方、１０００ｎｍ以下とすることによって、第１金属層１６が半導体層１２から剥離することを防止できる。２００ｎｍ以下とすることによって、第１金属層１６が半導体層１２から剥離することをより防止できる。
【００４５】
第１金属層１６がニッケルからなる場合には、第１金属層１６の厚みは３００ｎｍ以下であることが好ましく、３０ｎｍ以上２００ｎｍ以下であることがより好ましい。３００ｎｍ以下とすることによって、第１金属層１６を形成するプロセスの安定化を確保することができ、第１金属層１６が半導体層１２から剥がれることを防止できる。２００ｎｍ以下とすることによって、第１金属層１６の剥がれをより防止できる。一方、３０ｎｍ以上とすることによって、接触抵抗を向上して、第１金属層１６を形成するプロセスの安定化を確保することができる。
【００４６】
また、第１金属層１６が、チタンとアルミニウムとが半導体層１２上にこの順で積層された積層膜（積層単位は１層以上）である場合には、チタンの厚みは１０ｎｍ以上５００ｎｍ以下であることが好ましく、アルミニウムの厚みは１００ｎｍ以上２０００ｎｍ以下であることが好ましい。チタンの厚みを１０ｎｍ以上とすることによって、チタンの有する接触抵抗を低減する効果を有効に発現できる。チタンの厚みを５００ｎｍ以下とすることによって、ショットキー特性を示しやすいチタンの性質を抑制できるとともに、アルミニウムとの積層効果を有効に発現できる。アルミニウムの厚みを１００ｎｍ以上とすることによって、チタンとの積層効果を得られやすい。アルミニウムの厚みを２０００ｎｍ以下とすることによって、アルミニウムとチタンとを合金化する温度はアルミニウムの融点よりも高いため、アルミニウムが溶けて周辺に流れて配線間短絡してしまうことを防止できる。
【００４７】
次に、第１金属層１６上に、第２金属層１４を形成する第２金属層形成工程（Ｓ４０）を実施する。第２金属層１４において第１金属層１６と接触する部分は、後述する合金化工程（Ｓ６０）での加熱温度より融点が高く、かつ第２金属層形成工程（Ｓ４０）と合金化工程（Ｓ６０）とを実施する環境下で反応しない金属からなる。また、第２金属層１４において第１金属層１６と接触する部分の融点は、オーミック材料の融点よりが高いものが好ましい。第２金属層形成工程（Ｓ４０）により形成される第２金属層１４は、配線などの導電膜である。
【００４８】
実施の形態１における第２金属層形成工程（Ｓ４０）は、セルフアライン(self-aligned：自己整合)により、第２金属層１４を形成する。
【００４９】
具体的には、レジストを形成する工程（Ｓ２０）で形成されたレジストパターン１５を利用して、第１金属層１６上で、かつレジストパターン１５の開口部１５ａに第２金属層１４を、たとえば物理蒸着（ＰＶＤ：Physical Vapor Deposition）や化学蒸着（ＣＶＤ:Chemical Vapor Deposition）などの蒸着により形成する。なお、第２金属層１４の形成方法は特に限定されず、一般公知の方法を採用できる。
【００５０】
第２金属層１４において第１金属層１６と接触する部分は、タングステン、モリブデン、およびタンタルからなる群より選ばれた少なくとも一種の物質を含んでいることが好ましく、これらの物質からよりなることがより好ましい。なお、タングステン、モリブデン、およびタンタルからなる群より選ばれた少なくとも一種の物質を含んでいるとは、たとえば、これらの物質との合金を含む。
【００５１】
また、第２金属層１４は、複数の層（積層膜）からなっていてもよい。この場合には、第２金属層１４において第１金属層１６と接触している部分の材料が、第２金属層形成工程（Ｓ４０）と合金化工程（Ｓ６０）とを実施する環境下で第１金属層１６と反応しない金属からなっていれば特に限定されない。すなわち、第２金属層１４において第１金属層１６と接触していない部分の材料は、第２金属層形成工程（Ｓ４０）と合金化工程（Ｓ６０）とを実施する環境下で第１金属層１６と反応しない金属からなってもよいし、反応する金属からなってもよい。第２金属層１４において第１金属層１６と接触している部分は、第１金属層１６との反応防止層の役割りを担っている。
【００５２】
また、第２金属層１４の厚みは、厚い程好ましく、たとえば１００ｎｍ以上であることが好ましい。１００ｎｍ以上とすることによって、第２金属層１４に電流を流しやすい。なお、第２金属層１４がニッケルからなる場合には厚く形成することが難しいので、複数層にして厚みを１００ｎｍ以上とすることが好ましい。また、オーミック電極がゲート電極である場合には、第２金属層１４の厚みは、１００ｎｍ以下であっても好ましい。
【００５３】
第２金属層１４において第１金属層１６と接触している部分の材料がタングステン、モリブデン、またはタンタルである場合には、タングステン、モリブデン、またはタンタルの厚みは５０ｎｍ以上５μｍ以下であることが好ましい。５０ｎｍ以上とすることによって、第２金属層１４の厚みの制御性、および後述する除去工程（Ｓ５０）での加工性などの半導体装置を形成するための安定性が向上する。タングステンの厚みが大きいほど抵抗が下がるので好ましいが、５μｍ以下とすることよって、半導体層１２との応力を低減して反りを低減できる。また、タングステン、モリブデン、およびタンタルのうち、タングステンは最も抵抗率が低いため、タングステンを上記厚みにすることがより好ましい。
【００５４】
特に、第１金属層形成工程（Ｓ３０）でニッケルからなる第１金属層１６を形成し、かつ第２金属層形成工程（Ｓ４０）で第２金属層１４において第１金属層１６と接触する部分はタングステンからなる第２金属層１４を形成することが好ましい。ニッケルからなる第１金属層１６は、半導体層１２がｎ型およびｐ型のいずれであってもオーミック電極となり、特にｎ型で良好なオーミック特性を示す。タングステンからなる第２金属層１４において第１金属層１６と接触する部分は、低い抵抗率を示す。第１および第２金属層１６，１４を上記組み合わせにすることによって、第１および第２金属層１６，１４のそれぞれの特性を引き出すことができる。なお、第２金属層１４は、ニッケルからなる第１金属層１６の特性をより引き出すことができるため、タングステンからなることがより好ましい。
【００５５】
また、第１金属層形成工程（Ｓ３０）でチタンおよびアルミニウムの少なくとも一方からなる第１金属層１６を形成し、かつ第２金属層形成工程（Ｓ４０）で第２金属層１６において第１金属層１６と接触する部分はタングステンからなる第２金属層１６を形成することが特に好ましい。チタンおよびアルミニウムの少なくとも一方からなる第１金属層１６は、半導体層１２がｐ型で良好なオーミック特性を示す。タングステンからなる第２金属層１４において第１金属層１６と接触する部分は、低い抵抗率を示す。第１および第２金属層１６，１４を上記組み合わせにすることによって、第１および第２金属層１６，１４のそれぞれの特性を引き出すことができる。なお、第１金属層１６は、半導体層１２がｐ型でより良好なオーミック特性を示すため、チタンとアルミニウムとが半導体層１２上にこの順で積層された積層膜であることがより好ましい。また、第２金属層１４は、チタンとアルミニウムからなる第１金属層１６の特性をより引き出すことができるため、タングステンからなることがより好ましい。
【００５６】
次に、図２および図６に示すように、第１および第２金属層１６，１４の一部分を半導体層１２上に残存させる一方、他の部分を半導体層１２上から除去する除去工程（Ｓ５０）を実施する。実施の形態１における除去工程（Ｓ５０）では、レジストパターン１５を除去することにより、開口部１５ａにおいて第１および第２金属層１６，１４の一部分を半導体層１２上に残存させる。なお、第１金属層１６の一部分とは、合金化工程を実施した後に、オーミック電極として作用する部分を意味する。また、第２金属層１４の一部分とは、第１および第２金属層１６，１４の積層構造のうち、第１金属層１６の一部分の上に形成された部分を意味する。第１および第２金属層１６，１４の一部分の形状は、たとえば上方から見たときの平面形状が矩形や円形とする。
【００５７】
具体的には、レジストパターン１５を、たとえば有機溶剤や剥離液などを用いてエッチングにより除去する。これにより、レジストパターン１５上に形成された第１および第２金属層１６，１４（他の部分）を除去できる。このようなリフトオフにより、図６に示すように、半導体層１２上に第１金属層１６が形成され、第１金属層１６上に第２金属層１４が形成される。
【００５８】
次に、第１金属層１６の一部分を半導体層１２と合金化する合金化工程（Ｓ６０）を実施する。合金化工程（Ｓ６０）により、除去工程（Ｓ５０）で残存された第１金属層１６の一部分は、半導体層１２と反応してオーミック電極に形成でき、第２金属層１４は変化しないため、配線などの導電膜に形成できる。
【００５９】
具体的には、第１金属層１４をオーミック電極に形成できる温度であって、第２金属層１４の融点未満の温度で、熱処理を行なう。たとえば第１金属層１６がニッケル、チタン、およびアルミニウムからなる群より選ばれた少なくとも一種の物質よりなる場合には、９００℃以上１１００℃以下で熱処理を行なうことが好ましい。９００℃以上とすることによって、ショットキー電極にならずにオーミック電極を形成できる。１１００℃以下とすることによって、第１金属層１４をオーミック電極に形成する反応以外の反応の進行を抑制できる。
【００６０】
たとえば、半導体層１２がＳｉＣからなる場合には、第１金属層１６のシリサイドを行なう。すなわち、半導体層１２のシリコンと、第１金属層１６の金属とを化合させて金属ケイ素にする。
【００６１】
合金化工程（Ｓ６０）を実施することによって、図１に示すように、第１金属層１６を反応させてなるオーミック電極１３にすることができる。
【００６２】
以上の工程（Ｓ１０〜Ｓ６０）を実施することによって、図１に示す半導体装置１０を製造できる。
【００６３】
以上説明したように、本発明の実施の形態１における半導体装置１０の製造方法によれば、半導体層１２を準備する準備工程（Ｓ１０）と、半導体層１２上に、オーミック電極材料からなる第１金属層１６を形成する第１金属層形成工程（Ｓ３０）と、第１金属層１６上に、第２金属層１４を形成する第２金属層形成工程（Ｓ４０）と、第１および第２金属層１６，１４の一部分を半導体層１２上に残存させる一方、他の部分を半導体層１２上から除去する除去工程（Ｓ５０）と、除去工程（Ｓ５０）後に、第１金属層１４の一部分を半導体層１２と合金化する合金化工程（Ｓ６０）とを備え、第２金属層１４において第１金属層１６と接触する部分は、合金化工程（Ｓ６０）での加熱温度より融点が高く、かつ第２金属層形成工程（Ｓ４０）と合金化工程（Ｓ６０）とを実施する環境下で第１金属層１６と反応しない金属からなる。
【００６４】
実施の形態１における半導体装置１０の製造方法では、第２金属層形成工程（Ｓ４０）で第１金属層１６上に第２金属層１４を形成した後に、合金化工程（Ｓ６０）を実施している。そのため、セルフアラインにより、第１金属層１６を形成した後に第２金属層１４を形成できる。すなわち、第１金属層１６を形成するために形成したレジストパターン１５を流用して、第２金属層１４を形成する。これにより、第１および第２金属層１６，１４（オーミック電極１３および配線などの導電膜となる第２金属層１４）を形成するために、従来では少なくとも２度フォトリソグラフィを実施する必要があったが、実施の形態１では１度のフォトリソグラフィにより形成できる。また、第２金属層１４において第１金属層１６と接触する部分を、合金化工程（Ｓ６０）での加熱温度より融点が高い金属を用いることによって、合金化工程（Ｓ６０）で第１金属層１６をオーミック電極にできるとともに、第２金属層１４は変化しないため、第２金属層１４を配線などの導電膜にできる。したがって、半導体装置１０のオーミック電極１３および該オーミック電極１３上に配置される導電膜を容易に形成することができる。
【００６５】
また、従来は、オーミック電極を形成するためのフォトリソグラフィと、第２金属層を形成するためのフォトリソグラフィとを実施していたため、図２４に示すように、オーミック電極２０６と配線２０９との間に位置ずれが生じていた。しかし、実施の形態１では、第１金属層１６と第２金属層１４とをセルフアラインで形成できる。そのため、第１金属層形成工程（Ｓ３０）で既に形成されたレジストパターン１５を第２金属層形成工程（Ｓ４０）で流用するため、レジストパターンの位置合わせをせずに第２金属層形成工程（Ｓ４０）を実施できる。そのため、第２金属層形成工程（Ｓ４０）において、レジストパターン１５の精度を向上できる。したがって、オーミック電極１３および配線などの導電膜（第２金属層１４）の微細化に有利である。
【００６６】
さらに、オーミック電極１３が酸化されやすい場合には、第２金属層１４の材料として第１金属層１６よりも酸化されにくい材料を選択することによって、第２金属層１４が酸化防止層の役割りを担う。そのため、従来、図２１に示すようにオーミック電極２０６に酸化された層２０７が形成されていたのに対し、実施の形態１では、オーミック電極１３の酸化を防ぐことができる。したがって、実施の形態１では、オーミック特性を向上できるオーミック電極１３を形成できる。
【００６７】
上記半導体装置１０の製造方法において好ましくは、半導体層１２において第１金属層１４の部分と接触する高濃度領域１２ａの不純物濃度が１×１０18ｃｍ-3以上である。これにより、合金化工程（Ｓ６０）において、第１金属層１６が高濃度領域１２ａと反応しやすくなり、オーミック電極１３を形成しやすくなる。
【００６８】
上記半導体装置１０の製造方法において好ましくは、第１金属層１６は、ニッケル、チタン、アルミニウム、白金、パラジウム、および珪素からなる群より選ばれた少なくとも一種の物質を含んでいる。これらの物質は、合金化される温度が低いので、合金化工程（Ｓ６０）を容易に実施できる。また、これらの物質は、オーミック抵抗が小さいので、オーミック電極として優れた特性を有する半導体装置１０を製造できる。
【００６９】
上記半導体装置１０の製造方法において好ましくは、第２金属層１４において第１金属層１４と接触する部分は、タングステン、モリブデン、およびタンタルからなる群より選ばれた少なくとも一種の物質を含んでいる。これらの物質は融点が高いので、合金化工程（Ｓ６０）を実施できる温度範囲が広いので、合金化工程（Ｓ６０）を容易に実施できる。また、これらの物質は、抵抗が小さいので、配線などの導電膜として優れた特性を有する半導体装置１０を製造できる。
【００７０】
上記半導体装置１０の製造方法において好ましくは、第１金属層１６はニッケルからなり、第２金属層１４において第１金属層１６と接触する部分はタングステンからなる。ニッケルからなる第１金属層１６は、特にｎ型の半導体層１２上で高いオーミック特性を有する。タングステンからなる第２金属層１４は、抵抗率が非常に低い。そのため、第１金属層１６はニッケルからなり、第２金属層１４はタングステンからなると、非常に高いオーミック特性および非常に低い抵抗を有する導電膜を含む半導体装置１０を製造できる。
【００７１】
上記半導体装置１０の製造方法において好ましくは、第１金属層１６はチタンおよびアルミニウムの少なくとも一方からなり、第２金属層１４において第１金属層１６と接触する部分はタングステンからなる。チタンおよびアルミニウムの少なくとも一方からなる第１金属層１６は、特にｐ型の半導体層１２上で高いオーミック特性を有する。タングステンからなる第２金属層１４は、抵抗率が非常に低い。そのため、第１金属層１６はチタンおよびアルミニウムの少なくとも一方からなり、第２金属層１４はタングステンからなると、非常に高いオーミック特性および非常に低い抵抗を有する導電膜を含む半導体装置１０を製造できる。
【００７２】
なお、第１金属層１６は、チタンおよびアルミニウムが、この順で半導体層１２上に形成される積層膜であることがより好ましい。この場合には、さらにオーミック特性を向上できる。
【００７３】
上記半導体装置１０の製造方法において好ましくは、半導体層１２は、バンドギャップが２．２ｅＶ以上のワイドギャップ半導体である。これにより、高耐圧低損失の半導体装置を製造できる。
【００７４】
（実施の形態２）
本発明の実施の形態２における半導体装置は、図１に示す実施の形態１における半導体装置１０と同様である。
【００７５】
次に、図１、図２、図６〜図９を参照して、本発明の実施の形態２における半導体装置の製造方法について説明する。実施の形態２における半導体装置の製造方法は、エッチングにより行なう。なお、図７は、本発明の実施の形態２における半導体装置の製造方法を示すフローチャートである。図８は、本発明の実施の形態２における第１および第２金属層形成工程を示す概略断面図である。図９は、本発明の実施の形態２におけるレジストを形成する工程を示す概略断面図である。図１０は、本発明の実施の形態２における除去工程を示す概略断面図である。
【００７６】
まず、図３および図７に示すように、半導体層１２を準備する準備工程（Ｓ１０）を実施する。準備工程（Ｓ１０）は、実施の形態１と同様であるので、その説明は繰り返さない。
【００７７】
次に、図７および図８に示すように、半導体層１２上に、オーミック電極材料からなる第１金属層１６を形成する第１金属層形成工程（Ｓ３０）を実施する。実施の形態２における第１金属層形成工程（Ｓ３０）は、半導体層１２の表面全体の上に第１金属層１６を形成する点においてのみ、実施の形態１における第１金属層形成工程（Ｓ３０）と異なる。
【００７８】
次に、図７および図８に示すように、第１金属層１６上に、第２金属層１４を形成する第２金属層形成工程（Ｓ４０）を実施する。実施の形態２における第２金属層形成工程（Ｓ４０）は、半導体層１２の表面全体の上に形成された第１金属層１６の表面全体の上に第２金属層を形成する点においてのみ、実施の形態２における第２金属層形成工程（Ｓ４０）と異なる。
【００７９】
次に、第２金属層１４上に、開口部１５ｂを有するレジストパターン１５を形成するレジスト形成工程（Ｓ２０）を実施する。レジスト形成工程（Ｓ２０）では、半導体層１２上の第２金属層１４上にレジストパターン１５を形成する点、および第１金属層１４においてオーミック電極となるべき領域以外の領域上を開口させたレジストパターン１５を形成する点においてのみ、実施の形態１におけるレジスト形成工程（Ｓ２０）と異なる。
【００８０】
次に、図６、図７、および図１０に示すように、および第１および第２金属層１６，１４の一部分を半導体層１２上に残存させる一方、他の部分を半導体層１２上から除去する除去工程（Ｓ５０）を実施する。除去工程（Ｓ５０）では、図１０に示すように、レジストパターン１５に覆われていない第１および第２金属層１６，１４の他の部分をエッチングにより除去する。そして、レジストパターン１５を除去する。これにより、図６に示すように、半導体層１２（高濃度領域１２ａを含んでいるときは高濃度領域１２ａ）上に第１金属層１６を形成でき、第１金属層１６上に第２金属層１４を形成さすることができる。
【００８１】
次に、第１金属層１６の一部分を半導体層１２と合金化する合金化工程（Ｓ６０）を実施する。実施の形態２における合金化工程（Ｓ６０）は、実施の形態１における合金化工程（Ｓ６０）と同様であるので、その説明は繰り返さない。
【００８２】
以上の工程（Ｓ１０〜Ｓ６０）を実施することによって、図１に示す実施の形態２における半導体装置１０を製造できる。
【００８３】
以上説明したように、本発明の実施の形態２における半導体装置１０の製造方法によれば、エッチングにより第１金属層１６および第２金属層１４を連続して形成している。そのため、リフトオフで第１金属層１６および第２金属層１４を連続して形成する実施の形態１と同様に、半導体装置のオーミック電極および該オーミック電極上に配置される導電膜を容易に形成することができるとともに、高いオーミック特性および導電膜の低抵抗を維持する半導体装置を製造できる。
【００８４】
（実施の形態３）
図１１を参照して、本発明の実施の形態３における半導体装置を説明する。図１１に示すように、実施の形態３における半導体装置１００は、ＲＥＳＵＲＦ型接合電界効果トランジスタ（ＪＦＥＴ）である。なお、図１１は、本発明の実施の形態３における半導体装置を示す概略斜視図である。
【００８５】
具体的には、半導体装置１００は、基板１０１と、ｐ型半導体層１０２と、ｎ型半導体層１０３と、ｐ型半導体層１０４と、ｎ型高濃度領域１２１，１２２と、ｐ型高濃度領域１２３，１２４と、オーミック電極１３１〜１３４と、下部配線としての第２金属層１４１〜１４４と、上部配線１５１，１５４と、絶縁膜１６０とを備えている。
【００８６】
基板１０１は、たとえばＳｉＣからなる。ｐ型半導体層１０２は、基板１０１上に形成され、たとえばｐ型ＳｉＣからなる。ｎ型半導体層１０３は、ｐ型半導体層１０２上に形成され、たとえばｎ型ＳｉＣからなる。ｐ型半導体層１０４は、ｎ型半導体層１０３上に形成され、たとえばｐ型ＳｉＣからなる。また、ｐ型半導体層１０４およびｎ型半導体層１０３の一部は、メサ１１０が形成されている。実施の形態３では、電流通路となるｎ型半導体層１０３をｐ型半導体層１０２，１０４で挟み込んだダブルＲＥＳＵＲＦ構造としている。
【００８７】
ｎ型高濃度領域１２１，１２２は、ｐ型半導体層１０４およびｎ型半導体層１０３の一部にｎ型不純物を他の領域よりも高濃度に注入されてなる。ｐ型高濃度領域１２３は、ｎ型半導体層１０３およびｐ型半導体層１０２の一部に、ｐ型高濃度領域１２４は、ｐ型半導体層１０４およびｎ型半導体層１０３の一部にｐ型不純物を他の領域よりも高濃度に注入されてなる。半導体装置１００の表面の一方から他方にかけて、ｎ型高濃度領域１２１、ｐ型高濃度領域１２２、ｎ型高濃度領域１２３、およびｐ型高濃度領域１２４が、この順に形成されている。
【００８８】
オーミック電極１３１〜１３４は、それぞれｐ型高濃度領域１２１、ｎ型高濃度領域１２２、ｐ型高濃度領域１２３、およびｎ型高濃度領域１２４上に形成されている。オーミック電極１３１〜１３４は、たとえばニッケル、チタン、アルミニウム、白金、パラジウム、および珪素からなる群より選ばれた少なくとも一種の物質が合金化されてなる。
【００８９】
第２金属層１４１〜１４４は、オーミック電極１３１〜１３４上にそれぞれ形成されている。第２金属層１４１〜１４４は、たとえばタングステン、モリブデン、およびタンタルからなる群より選ばれた少なくとも一種の物質よりなる。第２金属層１４３は、ゲート配線の役割りを担う。
【００９０】
上部配線１５１は、第２金属層１４１，１４２上に形成され、ソース配線の役割りを担う。上部配線１５４は、第２金属層１４４上に形成され、ドレイン配線の役割りを担う。上部配線１５１，１５４は、たとえば他の半導体装置（図示せず）を電気的に並列接続するための部材である。
【００９１】
絶縁膜１６０は、層間絶縁膜として、メサ１１０、ｐ型半導体層１０４、オーミック電極１３１〜１３４、第２金属層１４１〜１４４、および上部配線１５１，１５４の一部を覆うように形成されている。
【００９２】
次に、図２および図１１〜図１６を参照して、本発明の実施の形態３における半導体装置の製造方法を説明する。実施の形態３における半導体装置１００の製造方法は、実施の形態１と同様にリフトオフにより行なう。なお、図１２は、本発明の実施の形態３における準備工程を示す概略斜視図である。図１３は、本発明の実施の形態３におけるｎ型およびｐ型高濃度層を形成した半導体層を示す概略斜視図である。図１４は、本発明の実施の形態３における第１および第２金属層形成工程を示す概略斜視図である。図１５は、本発明の実施の形態３における合金化工程を示す概略斜視図である。図１６は、本発明の実施の形態３における絶縁膜を形成する工程を示す概略斜視図である。
【００９３】
まず、図２、図１２および１３に示すように、半導体層を準備する準備工程（Ｓ１０）を実施する。実施の形態３における準備工程（Ｓ１０）では、まず、図１２に示すように、たとえばＳｉＣからなる基板１０１上に、たとえばＳｉＣからなるｐ型半導体層１０２をＣＶＤ法によりエピタキシャル成長させる。そして、ｐ型半導体層１０２上にたとえばＳｉＣからなるｎ型半導体層１０３をＣＶＤ法によりエピタキシャル成長させる。そして、ｎ型半導体層１０３上にたとえばＳｉＣからなるｐ型半導体層１０４をＣＶＤ法により成長させる。そして、不純物のドーピングには、ｎ型として窒素を、ｐ型不純物としてジボラン（Ｂ2Ｈ6）やトリメチルアルミニウム（ＴＭＡ）を用いる。そして、ｐ型半導体層１０４およびｎ型半導体層１０３の一部に、メサ１１０を形成する。
【００９４】
そして、図１３に示すように、ソースおよびドレインのオーミック電極となるべき部分と接触する領域に、ｎ型の不純物密度を選択的に高めた領域を形成する。具体的には、たとえば、加速されたイオンを阻止する膜を半導体層前面に形成し、不純物導入を行なう領域の部分をエッチングにより開口する。そして、数百ｋＶの電圧でリンや窒素のイオンを加速して注入する。これにより、ｎ型高濃度領域１２１，１２２を形成できる。
【００９５】
そして、チャネルとそれを制御するゲートのオーミック電極となるべき部分と接触する領域に、ｐ型の不純物密度を選択的に高めた領域を形成する。具体的には、たとえば、数百ｋＶの電圧でアルミニウムやホウ素のイオンを加速して注入する。これにより、ｐ型高濃度領域１２３，１２４を形成できる。
【００９６】
なお、ｎ型高濃度領域１２１，１２２およびｐ型高濃度領域１２３，１２４に、たとえばアルゴン雰囲気中で１７００℃程度に加熱して、活性化アニールを施すことが好ましい。
【００９７】
次に、半導体層１２上に、開口部を有するレジストパターンを形成するレジスト形成工程（Ｓ２０）を実施する。レジスト形成工程（Ｓ２０）は、実施の形態１と同様であるので、その説明は繰り返さない。
【００９８】
次に、図１４を参照して、ｎ型半導体層１０３またはｐ型半導体層１０４上に、オーミック電極材料からなる第１金属層１７１〜１７４を形成する第１金属層形成工程（Ｓ３０）を実施する。実施の形態３における第１金属層形成工程（Ｓ３０）は、ｎ型およびｐ型高濃度領域１２１〜１２４上に第１金属層１７１〜１７４を形成する点を除き、実施の形態１における第１金属層形成工程（Ｓ３０）と同様である。なお、第１金属層１７１〜１７４は、たとえばニッケルからなっており、厚みはたとえば１００ｎｍである。
【００９９】
次に、図１４を参照して、第１金属層１７１〜１７４上に、第２金属層１４１〜１４４を形成する第２金属層形成工程（Ｓ４０）を実施する。第２金属層形成工程（Ｓ４０）は、実施の形態１と同様であるので、その説明は繰り返さない。なお、第２金属層１４１〜１４４は、たとえばタンタルからなっており、厚みはたとえば１００ｎｍである。
【０１００】
次に、図１４に示すように、第１および第２金属層１７１〜１７４，１４１〜１４４の一部分をｎ型半導体層１０３またはｐ型半導体層１０４上に残存させる一方、他の部分をｎ型半導体層１０３またはｐ型半導体層１０４上から除去する除去工程（Ｓ５０）を実施する。除去工程（Ｓ５０）は、実施の形態１と同様であるので、その説明は繰り返さない。
【０１０１】
次に、図１５に示すように、第１金属層１７１〜１７４の一部分をｎ型半導体層１０３またはｐ型半導体層１０４と合金化する合金化工程（Ｓ６０）を実施する。実施の形態３における合金化工程（Ｓ６０）は、ｎ型半導体層１０３またはｐ型半導体層１０４のうち、ｎ型高濃度領域１２１，１２２およびｐ型高濃度領域１２３，１２４と、第１金属層１７１〜１７４とを合金化している点を除き、実施の形態１における合金化工程（Ｓ６０）と同様である。実施の形態３における合金化工程（Ｓ６０）は、たとえば１０００℃で合金化を行なう。これにより、第１金属層１７１〜１７４は、オーミック電極１３１〜１３４になる。
【０１０２】
次に、図１６に示すように、絶縁膜１６０を形成する絶縁膜形成工程を実施する。絶縁膜形成工程では、たとえば層間絶縁膜として、二酸化ケイ素（ＳｉＯ2）からなる絶縁膜１６０を、たとえばＣＶＤ法により形成する。
【０１０３】
次に、図１１に示すように、上部配線１５１，１５４を形成する。上部配線１５１，１５４は、たとえば蒸着などの方法により形成できる。
【０１０４】
以上の工程（Ｓ１０〜Ｓ６０）を実施することにより、図１１に示す実施の形態３の半導体装置１００を製造できる。
【０１０５】
以上説明したように、実施の形態３における半導体装置１００の製造方法によれば、半導体装置１００のオーミック電極１３１〜１３４および該オーミック電極１３１〜１３４上に配置される導電膜（第２金属層１４１〜１４４，上部配線１５１，１５４）を容易に形成することができるとともに、高いオーミック特性および導電膜（第２金属層１４１〜１４４，上部配線１５１，１５４）の低抵抗を維持する半導体装置を製造できる。そのため、ＳｉＣなどの半導体層の特性を最大限に生かした高耐圧で低損失のＲＥＳＵＲＦ型接合電界効果トランジスタを、容易に製造できる。
【０１０６】
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態および実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【図面の簡単な説明】
【０１０７】
【図１】本発明の実施の形態１における半導体装置を示す概略斜視図である。
【図２】本発明の実施の形態１における半導体装置の製造方法を示すフローチャートである。
【図３】本発明の実施の形態１における準備工程を示す概略断面図である。
【図４】本発明の実施の形態１におけるレジストを形成する工程を示す概略斜視図である。
【図５】本発明の実施の形態１における第１および第２金属層形成工程を示す概略斜視図である。
【図６】本発明の実施の形態１における除去工程を示す概略斜視図である。
【図７】本発明の実施の形態２における半導体装置の製造方法を示すフローチャートである。
【図８】本発明の実施の形態２における第１および第２金属層形成工程を示す概略断面図である。
【図９】本発明の実施の形態２におけるレジストを形成する工程を示す概略断面図である。
【図１０】本発明の実施の形態２における除去工程を示す概略断面図である。
【図１１】本発明の実施の形態３における半導体装置を示す概略斜視図である。
【図１２】本発明の実施の形態３における準備工程を示す概略斜視図である。
【図１３】本発明の実施の形態３におけるｎ型およびｐ型高濃度層を形成した半導体層を示す概略斜視図である。
【図１４】本発明の実施の形態３における第１および第２金属層形成工程を示す概略斜視図である。
【図１５】本発明の実施の形態３における合金化工程を示す概略斜視図である。
【図１６】本発明の実施の形態３における絶縁膜を形成する工程を示す概略斜視図である。
【図１７】高濃度層を形成する工程を示す概略断面図である。
【図１８】オーミック電極用のフォトリソグラフィをする工程を示す概略断面図である。
【図１９】金属を蒸着する工程を示す概略断面図である。
【図２０】レジストを除去する工程を示す概略断面図である。
【図２１】合金化する工程を示す概略断面図である。
【図２２】配線用のフォトリソグラフィをする工程を示す概略斜視図である。
【図２３】配線を蒸着する工程を示す概略断面図である。
【図２４】レジストを除去する工程を示す概略断面図である。
【符号の説明】
【０１０８】
１０，１００  半導体装置、１１，１０１  基板、１２  半導体層、１２ａ  高濃度領域、１３，１３１  オーミック電極、１４，１４１〜１４４  第２金属層、１５  レジストパターン、１５ａ，１５ｂ  開口部、１６，１７１〜１７４  第１金属層、１０２，１０４  ｐ型半導体層、１０３  ｎ型半導体層、１１０  メサ、１２１，１２２  ｎ型高濃度領域、１２３，１２４  ｐ型高濃度領域、１５１，１５４  上部配線、１６０  絶縁膜。
【図１】
2008172078.tif 000003
【図２】
2008172078.tif 000004
【図３】
2008172078.tif 000005
【図４】
2008172078.tif 000006
【図５】
2008172078.tif 000007
【図６】
2008172078.tif 000008
【図７】
2008172078.tif 000009
【図８】
2008172078.tif 000010
【図９】
2008172078.tif 000011
【図１０】
2008172078.tif 000012
【図１１】
2008172078.tif 000013
【図１２】
2008172078.tif 000014
【図１３】
2008172078.tif 000015
【図１４】
2008172078.tif 000016
【図１５】
2008172078.tif 000017
【図１６】
2008172078.tif 000018
【図１７】
2008172078.tif 000019
【図１８】
2008172078.tif 000020
【図１９】
2008172078.tif 000021
【図２０】
2008172078.tif 000022
【図２１】
2008172078.tif 000023
【図２２】
2008172078.tif 000024
【図２３】
2008172078.tif 000025
【図２４】
2008172078.tif 000026