(57)【要約】【課題】画素回路の簡素化によりディスプレイの高精細化を可能にした表示装置を提供する。【解決手段】駆動用トランジスタ３Ｂは、第１電位にある電源線ＤＳＬ１０１から電流の供給を受け保持容量３ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。電源スキャナ１０５は、サンプリング用トランジスタ３Ａが信号電位をサンプリングする前に、第１タイミングで電源線ＤＳＬ１０１を第１電位から第２電位に切り換える。主スキャナ１０４は、第２タイミングでサンプリング用トランジスタ３Ａを導通させて、信号線ＤＴＬ１０１から基準電位を駆動用トランジスタ３Ｂのゲートｇに印加するとともに、ソースｓを第２電位にセットする。電源スキャナ１０５は、第３タイミングで、電源線ＤＳＬ１０１を第２電位から第１電位に切り換えて、駆動用トランジスタ３Ｂの閾電圧に相当する電圧を保持容量３Ｃに保持しておく。【選択図】図３Ｂ
2008032862.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された電源線とを備え、
前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各電源線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、
該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該電源線に接続し、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、
前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された信号電位をサンプリングして該保持容量に保持し、
前記駆動用トランジスタは、第１電位にある該電源線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流し、
前記電源スキャナは、該サンプリング用トランジスタが信号電位をサンプリングする前に、第１タイミングで該電源線を第１電位から第２電位に切り換え、
前記主スキャナは、該第１タイミングの後の第２タイミングで該サンプリング用トランジスタを導通させて、該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該駆動用トランジスタのソースを第２電位にセットし、
前記電源スキャナは、該第２タイミングの後の第３タイミングで、該電源線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持しておくことを特徴とする表示装置。
【請求項２】
前記電源スキャナは、該電源線を第１電位から第２電位に落とす第１タイミングを調整して、該発光素子が発光している期間を調節可能にすることを特徴とする請求項１記載の表示装置。
【請求項３】
前記信号セレクタは、該サンプリング用トランジスタが導通した後第４タイミングで該信号線を基準電位から信号電位に切り換える一方、
前記主スキャナは、該第４タイミングの後第５タイミングで該走査線に対する制御信号の印加を解除して該サンプリング用トランジスタを非導通状態とし、
該第４タイミング及び第５タイミングの間の期間を適切に設定することで、前記保持容量に信号電位を保持する際、該駆動用トランジスタの移動度に対する補正を信号電位に加えることを特徴とする請求項１記載の表示装置。
【請求項４】
前記主スキャナは、該保持容量に信号電位が保持された第５タイミングで走査線に対する制御信号の印加を解除し、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持することを特徴とする請求項３記載の表示装置。
【請求項５】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された電源線とを備え、
前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各電源線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、
該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該電源線に接続し、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置の駆動方法であって、
前記サンプリング用トランジスタが、該走査線から供給された制御信号に応じて導通し、該信号線から供給された信号電位をサンプリングして該保持容量に保持し、
前記駆動用トランジスタが、第１電位にある該電源線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流し、
前記電源スキャナは、該サンプリング用トランジスタが信号電位をサンプリングする前に、第１タイミングで該電源線を第１電位から第２電位に切り換え、
前記主スキャナは、該第１タイミングの後の第２タイミングで該サンプリング用トランジスタを導通させて、該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該駆動用トランジスタのソースを第２電位にセットし、
前記電源スキャナは、該第２タイミングの後の第３タイミングで、該電源線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持しておくことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動により発光素子を駆動するトランジスタの閾電圧や移動度がばらついてしまう。また、有機ＥＬデバイスの特性が経時的に変動する。この様な駆動用トランジスタの特性ばらつきや有機ＥＬデバイスの特性変動は、発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したトランジスタや有機ＥＬデバイスの特性変動を補正する必要がある。従来からかかる補正機能を画素毎に備えた表示装置が提案されている。しかしながら、従来の補正機能を備えた画素回路は、補正用の電位を供給する配線と、スイッチング用のトランジスタと、スイッチング用のパルスが必要であり、画素回路の構成が複雑である。画素回路の構成要素が多いことから、ディスプレイの高精細化の妨げとなっていた。
【課題を解決するための手段】
【０００５】
上述した従来の技術の課題に鑑み、本発明は画素回路の簡素化によりディスプレイの高精細化を可能にする表示装置及びその駆動方法を提供することを基本的な目的とする。特に、画素回路の配線容量や配線抵抗の影響を受けることなく、閾電圧の補正機能を安定化することを目的としている。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された電源線とを備えている。前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各電源線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備えている。前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該電源線に接続し、前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している。前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された信号電位をサンプリングして該保持容量に保持し、前記駆動用トランジスタは、第１電位にある該電源線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流す。前記電源スキャナは、該サンプリング用トランジスタが信号電位をサンプリングする前に、第１タイミングで該電源線を第１電位から第２電位に切り換え、前記主スキャナは、該第１タイミングの後の第２タイミングで該サンプリング用トランジスタを導通させて、該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該駆動用トランジスタのソースを第２電位にセットし、前記電源スキャナは、該第２タイミングの後の第３タイミングで、該電源線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持しておくことを特徴とする。
【０００６】
好ましくは、前記電源スキャナは、該電源線を第１電位から第２電位に落とす第１タイミングを調整して、該発光素子が発光している期間を調節可能にする。又前記信号セレクタは、該サンプリング用トランジスタが導通した後第４タイミングで該信号線を基準電位から信号電位に切り換える一方、前記主スキャナは、該第４タイミングの後第５タイミングで該走査線に対する制御信号の印加を解除して該サンプリング用トランジスタを非導通状態とし、該第４タイミング及び第５タイミングの間の期間を適切に設定することで、前記保持容量に信号電位を保持する際、該駆動用トランジスタの移動度に対する補正を信号電位に加える。又前記主スキャナは、該保持容量に信号電位が保持された第５タイミングで走査線に対する制御信号の印加を解除し、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持する。
【発明の効果】
【０００７】
本発明によれば、有機ＥＬデバイスなどの発光素子を画素に用いたアクティブマトリクス型の表示装置において、各画素が駆動用トランジスタの閾電圧補正機能を備えている。好ましくは移動度補正機能や有機ＥＬデバイスの経時変動補正機能（ブートストラップ動作）なども備えており、高品位の画質を得ることが出来る。従来この様な補正機能を備えた画素回路は構成素子数が多いためレイアウト面積が大きくなり、ディスプレイの高精細化には不向きであったが、本発明では各画素に供給する電源電圧をスイッチングパルス化することで、構成素子数の削減化を図っている。電源電圧をスイッチングパルス化することで、閾電圧補正用のスイッチングトランジスタやそのゲートを走査する走査線が不要になる。結果として、画素回路の構成素子と配線が大幅に削減でき、画素エリアを縮小することが可能となり、ディスプレイの高精細化を達成できる。
【０００８】
駆動用トランジスタの閾電圧補正を行うためには、予め駆動用トランジスタのゲート電位及びソース電位をリセットしておくことが必要である。本発明では特に駆動用トランジスタのソース及びゲートの電位をリセットするタイミングを調整することで、確実に閾電圧補正動作を行うことが出来る。具体的には、駆動用トランジスタのゲート電位を基準電位にリセットしソース電位を第２電位（電源電位のローレベル）にセットする際、予め電源線を第２電位に落としておくことで、配線容量や配線抵抗の影響を受けることなく、確実に閾電圧補正動作を行うことが出来る。この様に本発明にかかる表示装置は、画素回路内の配線容量に影響を受けることなく動作するため、高精細且つ大画面の表示装置に適用することが出来る。
【発明を実施するための最良の形態】
【０００９】
以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の理解を容易にし且つ背景を明らかにするため、図１を参照して表示装置の一般的な構成を簡潔に説明する。図１は、一般的な表示装置の一画素分を示す模式的な回路図である。図示する様にこの画素回路は、直交配列した走査線１Ｅと信号線１Ｆの交差部に、サンプリング用トランジスタ１Ａが配置されている。このサンプリング用トランジスタ１ＡはＮ型であり、そのゲートが走査線１Ｅに接続し、ドレインが信号線１Ｆに接続している。このサンプリング用トランジスタ１Ａのソースには保持容量１Ｃの一方の電極と、駆動用トランジスタ１Ｂのゲートとが接続されている。駆動用トランジスタ１ＢはＮ型で、そのドレインには電源供給線１Ｇが接続し、そのソースには発光素子１Ｄのアノードが接続している。保持容量１Ｃの他方の電極と発光素子１Ｄのカソードは、接地配線１Ｈに接続している。
【００１０】
図２は、図１に示した画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは、信号線（１Ｆ）から供給される映像信号の電位（映像信号線電位）をサンプリングし、有機ＥＬデバイスなどからなる発光素子１Ｄを発光状態にする動作を表している。走査線（１Ｅ）の電位（走査線電位）が高レベルに遷移することで、サンプリング用トランジスタ（１Ａ）はオン状態となり、映像信号線電位を保持容量（１Ｃ）に充電する。これにより駆動用トランジスタ（１Ｂ）のゲート電位（Ｖｇ）は上昇を開始し、ドレイン電流を流し始める。その為発光素子（１Ｄ）のアノード電位は上昇し発光を開始する。この後走査線電位が低レベルに遷移すると保持容量（１Ｃ）に映像信号線電位が保持され、駆動用トランジスタ（１Ｂ）のゲート電位が一定となり、発光輝度が次のフレームまで一定に維持される。
【００１１】
しかしながら駆動用トランジスタ（１Ｂ）の製造プロセスのばらつきにより、各画素ごとに閾電圧や移動度などの特性変動がある。この特性変動により、駆動用トランジスタ（１Ｂ）に同一のゲート電位を与えても、画素毎にドレイン電流（駆動電流）が変動し、発光輝度のばらつきになって現れる。また有機ＥＬデバイスなどからなる発光素子（１Ｄ）の特性の経時変動により、発光素子（１Ｄ）のアノード電位が変動する。アノード電位の変動は駆動用トランジスタ（１Ｂ）のゲート‐ソース間電圧の変動となって現れ、ドレイン電流（駆動電流）の変動を引き起こす。この様な種々の原因による駆動電流の変動は画素ごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。
【００１２】
図３Ａは、本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に、本表示装置１００は、画素アレイ部１０２とこれを駆動する駆動部（１０３，１０４，１０５）とからなる。画素アレイ部１０２は、行状の走査線ＷＳＬ１０１〜１０ｍと、列状の信号線ＤＴＬ１０１〜１０ｎと、両者が交差する部分に配された行列状の画素（ＰＸＬＣ）１０１と、各画素１０１の各行に対応して配された電源線ＤＳＬ１０１〜１０ｍとを備えている。駆動部（１０３，１０４，１０５）は、各走査線ＷＳＬ１０１〜１０ｍに順次制御信号を供給して画素１０１を行単位で線順次走査する主スキャナ（ライトスキャナＷＳＣＮ）１０４と、この線順次走査に合わせて各電源線ＤＳＬ１０１〜１０ｍに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ＤＳＣＮ）１０５と、この線順次走査に合わせて列状の信号線ＤＴＬ１０１〜１０ｎに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタＨＳＥＬ）１０３とを備えている。
【００１３】
図３Ｂは、図３Ａに示した表示装置１００に含まれる画素１０１の具体的な構成及び結線関係を示す回路図である。図示する様に、この画素１０１は、有機ＥＬデバイスなどで代表される発光素子３Ｄと、サンプリング用トランジスタ３Ａと、駆動用トランジスタ３Ｂと、保持容量３Ｃとを含む。サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１０１に接続し、そのソース及びドレインの一方が対応する信号線ＤＴＬ１０１に接続し、他方が駆動用トランジスタ３Ｂのゲートｇに接続する。駆動用トランジスタ３Ｂは、そのソースｓ及びドレインｄの一方が発光素子３Ｄに接続し、他方が対応する電源線ＤＳＬ１０１に接続している。本実施形態では、駆動用トランジスタ３Ｂのドレインｄが電源線ＤＳＬ１０１に接続する一方、ソースｓが発光素子３Ｄのアノードに接続している。発光素子３Ｄのカソードは接地配線３Ｈに接続している。なおこの接地配線３Ｈは全ての画素１０１に対して共通に配線されている。保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇの間に接続している。
【００１４】
かかる構成において、サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０１から供給された制御信号に応じて導通し、信号線ＤＴＬ１０１から供給された信号電位をサンプリングして保持容量３Ｃに保持する。駆動用トランジスタ３Ｂは、第１電位にある電源線ＤＳＬ１０１から電流の供給を受け保持容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。電源スキャナ１０５は、サンプリング用トランジスタ３Ａが信号電位をサンプリングする前に、第１タイミングで電源線ＤＳＬ１０１を第１電位から第２電位に切り換える。主スキャナ１０４は、第１タイミングの後の第２タイミングでサンプリング用トランジスタ３Ａを導通させて、信号線ＤＴＬ１０１から基準電位を駆動用トランジスタ３Ｂのゲートｇに印加するとともに駆動用トランジスタ３ｂのソースｓを第２電位にセットする。電源スキャナ１０５は、第２タイミングの後の第３タイミングで、電源線ＤＳＬ１０１を第２電位から第１電位に切り換えて、駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧を保持容量３Ｃに保持しておく。かかる閾電圧補正機能により、本表示装置１００は画素毎にばらつく駆動用トランジスタ３Ｂの閾電圧の影響をキャンセルすることが出来る。加えて電源スキャナ１０５は、電源線ＤＳＬ１０１を第１電位から第２電位に落とす第１タイミングを調整して、発光素子３Ｄが発光している期間を調節可能にする。
【００１５】
図３Ｂに示した画素１０１は上述した閾電圧補正機能に加え、移動度補正機能を備えている。即ち信号セレクタ（ＨＳＥＬ）１０３は、サンプリング用トランジスタ３Ａが導通した後第４タイミングで信号線ＤＴＬ１０１を基準電位から信号電位に切換える一方、主スキャナ（ＷＳＣＮ）１０４は、第４タイミングの後第５タイミングで走査線ＷＳＬ１０１に対する制御信号の印加を解除してサンプリング用トランジスタ３Ａを非道通状態とし、第４タイミング及び第５タイミング間の期間を適切に設定することで、保持容量３Ｃに信号電位を保持する際、駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位に加えている。
【００１６】
図３Ｂに示した画素回路１０１はさらにブートストラップ機能も備えている。即ち主スキャナ（ＷＳＣＮ）１０４は、保持容量３Ｃに信号電位が保持された第５タイミングで走査線ＷＳＬ１０１に対する制御信号の印加を解除し、サンプリング用トランジスタ３Ａを非導通状態にして駆動用トランジスタ３Ｂのゲートｇを信号線ＤＴＬ１０１から電気的に切り離し、以って駆動用トランジスタ３Ｂのソース電位（Ｖｓ）の変動にゲート電位（Ｖｇ）が連動しゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持することが出来る。
【００１７】
図４Ａは、図３Ｂに示した画素１０１の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線（ＷＳＬ１０１）の電位変化、電源線（ＤＳＬ１０１）の電位変化及び信号線（ＤＴＬ１０１）の電位変化を表してある。またこれらの電位変化と並行に、駆動用トランジスタ３Ｂのゲート電位（Ｖｇ）及びソース電位（Ｖｓ）の変化も表してある。
【００１８】
このタイミングチャートは、画素１０１の動作の遷移に合わせて期間を（Ｂ）〜（Ｇ）のように便宜的に区切ってある。発光期間（Ｂ）では発光素子３Ｄが発光状態にある。この後第１タイミングで線順次走査の新しいフィールドに入り、まず最初の期間（Ｃ）で電源線ＤＳＬ１０１を低電位Ｖｃｃ＿Ｌに遷移させることにより、駆動用トランジスタ３Ｂのソース電位ＶｓがＶｃｃ＿Ｌに近い電位まで低下する。電源線ＤＳＬ１０１の配線容量が大きい場合はこの第１タイミングを早めて、電源線ＤＳＬ１０１を低電位Ｖｃｃ＿Ｌに充電する時間を確保すれば良い。この様に閾電圧補正準備期間（Ｃ）を設け、電源線ＤＳＬ１０１を低電位Ｖｃｃ＿Ｌに遷移させる時間を、電源線ＤＳＬ１０１の配線抵抗や配線容量に決まる時定数に合わせて、十分確保することが出来る。この閾電圧補正準備期間（Ｃ）の長さは任意に設定することが可能である。
【００１９】
第２タイミングで次の期間（Ｄ）に進み、走査線ＷＳ１０１をローレベルからハイレベルに遷移させると、駆動用トランジスタ３Ｂのゲート電位Ｖｇは、映像信号線ＤＴＬ１０１の基準電位Ｖｏとなり、ソース電位Ｖｓは即座にＶｃｃ＿Ｌに固定される。この期間（Ｄ）も閾電圧補正準備期間に含まれる。この様に閾電圧補正準備期間（Ｃ及びＤ）で、駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓを初期化（リセット）することで、閾電圧補正動作の準備が完了する。なお、この閾電圧補正準備期間（Ｃ及びＤ）は、発光素子が非発光状態となる為、閾電圧補正準備期間に入る第１タイミングの調整により、１フィールドに占める発光期間の割合を調節することが可能である。１フィールドに占める発光期間の割合（デューティ）の調節は、画面輝度の調整を意味している。即ち電源線ＤＴＬを高電位から低電位に落とす第１タイミングを制御することで、画面輝度の調節を行うことが出来る。これをＲＧＢ三原色の色別に行えば、画面のホワイトバランスを調整することも出来る。
【００２０】
閾電圧補正準備期間（Ｄ）が完了すると、第３タイミングで閾電圧補正期間（Ｅ）に進み、実際に閾電圧補正動作が行われ、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際には、Ｖｔｈに相当する電圧が、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に接続された保持容量３Ｃに書き込まれることになる。この後第４タイミングでサンプリング期間／移動度補正期間（Ｆ）に進み、映像信号の信号電位ＶｉｎがＶｔｈに足し込まれる形で保持容量３Ｃに書き込まれると共に、移動度補正用の電圧ΔＶが保持容量３Ｃに保持された電圧から差し引かれる。
【００２１】
この後発光期間（Ｇ）に進み、信号電圧Ｖｉｎに応じた輝度で発光素子が発光する。その際信号電圧Ｖｉｎは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子３Ｄの発光輝度は駆動用トランジスタ３Ｂの閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることは無い。なお発光期間（Ｇ）の最初（第５タイミング）でブートストラップ動作が行われ、駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶを一定に維持したまま、駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。
【００２２】
引き続き図４Ｂ〜図４Ｇを参照して、図３Ｂに示した画素１０１の動作を詳細に説明する。なお、図４Ｂ〜図４Ｇの図番は、図４Ａに示したタイミングチャートの各期間（Ｂ）〜（Ｇ）にそれぞれ対応している。理解を容易にするため、図４Ｂ〜図４Ｇは、説明の都合上発光素子３Ｄの容量成分を容量素子３Ｉとして図示してある。先ず図４Ｂに示すように発光期間（Ｂ）では、電源供給線ＤＳＬ１０１が高電位Ｖｃｃ＿Ｈ（第１電位）にあり、駆動用トランジスタ３Ｂが駆動電流Ｉｄｓを発光素子３Ｄに供給している。図示する様に、駆動電流Ｉｄｓは高電位Ｖｃｃ＿Ｈにある電源供給線ＤＳＬ１０１から駆動用トランジスタ３Ｂを介して発光素子３Ｄを通り、共通接地配線３Ｈに流れ込んでいる。
【００２３】
続いて期間（Ｃ）に入ると図４Ｃに示すように、電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換える。これにより電源供給線ＤＳＬ１０１はＶｃｃ＿Ｌまで放電され、さらに駆動用トランジスタ３Ｂのソース電位ＶｓはＶｃｃ＿Ｌに近い電位まで遷移する。電源供給線ＤＳＬ１０１の配線容量が大きい場合は比較的早いタイミングで電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換えると良い。この期間（Ｃ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
【００２４】
次に期間（Ｄ）に進むと図４Ｄに示すように、走査線ＷＳＬ１０１を低レベルから高レベルに切換えることで、サンプリング用トランジスタ３Ａが導通状態になる。このとき映像信号線ＤＴＬ１０１は基準電位Ｖｏにある。よって駆動用トランジスタ３Ｂのゲート電位Ｖｇは導通したサンプリング用トランジスタ３Ａを通じて映像信号線ＤＴＬ１０１の基準電位Ｖｏとなる。これと同時に駆動用トランジスタ３Ｂのソース電位Ｖｓは即座に低電位Ｖｃｃ＿Ｌに固定される。以上により駆動用トランジスタ３Ｂのソース電位Ｖｓが映像信号線ＤＴＬの基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌに初期化（リセット）される。具体的には駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動用トランジスタ３Ｂの閾電圧Ｖｔｈより大きくなるように、電源供給線ＤＳＬ１０１の低電位Ｖｃｃ＿Ｌ（第２電位）を設定する。
【００２５】
次に閾値補正期間（Ｅ）に進むと図４（Ｅ）に示すように、電源供給線ＤＳＬ１０１の電位が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに遷移し、駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇を開始する。やがて駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。このようにして駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧が保持容量３Ｃに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら保持容量３Ｃ側に流れ、発光素子３Ｄ側には流れないようにするため、発光素子３Ｄがカットオフとなるように共通接地配線３Ｈの電位を設定しておく。
【００２６】
次にサンプリング期間／移動度補正期間（Ｆ）に進むと、図４Ｆに示すように、第１のタイミングで映像信号線ＤＴＬ１０１の電位が基準電位Ｖｏから信号電位Ｖｉｎに遷移し、駆動用トランジスタ３Ｂのゲート電位ＶｇはＶｉｎとなる。このとき発光素子３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため駆動用トランジスタ３Ｂのドレイン電流Ｉｄｓは発光素子の寄生容量３Ｉに流れ込む。これにより発光素子の寄生容量３Ｉは充電を開始する。よって駆動用トランジスタ３Ｂのソース電位Ｖｓは上昇を開始し、第２のタイミングで駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。このようにして信号電位Ｖｉｎのサンプリングと補正量ΔＶの調整が行われる。Ｖｉｎが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行える。またＶｉｎを一定とした場合、駆動用トランジスタ３Ｂの移動度μが大きいほどΔＶの絶対値も大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。
【００２７】
最後に発光期間（Ｇ）になると、図４Ｇに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａはオフ状態となる。これにより駆動用トランジスタ３Ｂのゲートｇは信号線ＤＴＬ１０１から切り離される。同時にドレイン電流Ｉｄｓが発光素子３Ｄを流れ始める。これにより発光素子３Ｄのアノード電位は駆動電流Ｉｄｓに応じてＶｅｌ上昇する。発光素子３Ｄのアノード電位の上昇は、即ち駆動用トランジスタ３Ｂのソース電位Ｖｓの上昇に他ならない。駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇すると、保持容量３Ｃのブートストラップ動作により、駆動用トランジスタ３Ｂのゲート電位Ｖｇも連動して上昇する。ゲート電位Ｖｇの上昇量Ｖｅｌはソース電位Ｖｓの上昇量Ｖｅｌに等しくなる。故に、発光期間中駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。
【００２８】
図５Ａは、図３Ｂに示した表示装置の駆動方法の参考例を示すタイミングチャートである。理解を容易にするため、図４Ａに示した本発明の駆動方法のタイミングチャートと対応する部分には対応する参照番号を付してある。異なる点は、この参考例が閾電圧補正準備期間（Ｃ及びＤ）で、先に走査線をローレベルからハイレベルに切換え、その後電源線を高電位から低電位に切換えていることである。前述したように本発明にかかる駆動方法は、先に電源線を高電位から低電位に切換え、後で走査線をローレベルからハイレベルに切換えている。なお、この参考例は閾電圧補正期間（Ｃ及びＤ）の後の閾電圧補正期間（Ｅ）、サンプリング期間／移動度補正期間（Ｆ）及び発光期間（Ｇ）は、本発明にかかる表示装置の駆動方法と同じである。
【００２９】
引き続き図５Ｂ，５Ｃ及び５Ｄを参照して、図５Ａに示した参考例にかかる表示装置の駆動方法をさらに説明する。まず図５Ｂに示すように発光期間（Ｂ）では、電源供給線ＤＳＬ１０１が高電位Ｖｃｃ＿Ｈ（第１電位）にあり、駆動用トランジスタ３Ｂが駆動電流Ｉｄｓを発光素子３Ｄに供給している。図示する様に、駆動電流Ｉｄｓは高電位Ｖｃｃ＿Ｈにある電源供給線ＤＳＬ１０１から駆動用トランジスタ３Ｂを介して発光素子３Ｄを通り、共通接地配線３Ｈに流れ込んでいる。
【００３０】
続いて期間（Ｃ）に入ると図５Ｃに示すように、走査線ＷＳＬ１０１がローレベルからハイレベルに切換り、サンプリング用トランジスタ３Ａがオン状態になる。これにより駆動用トランジスタ３Ｂのゲート電位Ｖｇは、映像信号線ＤＴＬ１０１の基準電位Ｖｏになる。
【００３１】
続いて期間（Ｄ）に進むと図５Ｄに示すように、電源供給線ＤＳＬ１０１が高電位Ｖｃｃ＿Ｈから映像信号線ＤＴＬ１０１の基準電位Ｖｏより十分低い低電位Ｖｃｃ＿Ｌに遷移する。これにより駆動用トランジスタ３Ｂのソース電位Ｖｓも映像信号線ＤＴＬ１０１の基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌとなる。具体的には駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動用トランジスタ３Ｂの閾電圧Ｖｔｈ以上となるように電源供給線ＤＳＬ１０１の低電位Ｖｃｃ＿Ｌを設定している。以上により、駆動用トランジスタ３Ｂのゲート及びソースがそれぞれ所定の電位にリセットされ、閾電圧補正の準備動作が完了する。
【００３２】
図６は、図３Ｂに示した表示装置において、ドライブスキャナ（ＤＳＣＮ）１０５により選択的に駆動される電源供給線ＤＳＬ１０１の配線抵抗Ｒｐ１〜Ｒｐｎ及び配線容量Ｃｐ１〜Ｃｐｎを示す模式図である。図示の電源供給線ＤＳＬ１０１の時定数τは、ほぼ以下の式で表される。
τ＝（Ｒｐ１＋Ｒｐ２＋・・・Ｒｐｎ）×（Ｃｐ１＋Ｃｐ２＋・・・Ｃｐｎ）
表示装置の画素アレイ部が高精細画面で大画面化するほど、この時定数τは大きくなる。
【００３３】
ここで図５Ｄに示した参考例の動作では、電源供給線ＤＳＬ１０１を、高電位Ｖｃｃ＿Ｈから映像信号線ＤＴＬ１０１の基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌに遷移させる場合に、確実に低電位Ｖｃｃ＿Ｌに近づけるため、およそ５×τの充放電時間が必要となる。
【００３４】
図７は、参考例の動作説明に供するタイミングチャートである。図５Ａに示した参考例と基本的に同じタイミングチャートであるが、特に準備期間（Ｄ）として電源供給線ＤＳＬ１０１が電位Ｖｃｃ＿Ｌに遷移するまで必要な５×τの時間が確保できなかった場合を表している。図示する様に、この参考例では準備期間（Ｄ）で電位Ｖｃｃ＿Ｌへの遷移時間が不足しているため、駆動用トランジスタ３Ｂのソース電位ＶｓがＶｃｃ＿Ｌに到達することが出来ず、結果として駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶｇｓはＶｓ１にしかならず、駆動用トランジスタ３Ｂの閾電圧Ｖｔｈを超える値を確保できない。したがって、次の閾電圧補正期間（Ｅ）に入っても、正常な閾電圧補正動作が不可能になる。本発明は、参考例のこの問題を解決するものであり、先に電源供給線を高電位から低電位に切換えることで、確実に駆動用トランジスタのソース電位ＶｓをＶｃｃ＿Ｌにリセットし、以って閾電圧補正動作が確実に行えるようにしている。
【００３５】
以下、本発明にかかる表示装置が備えている閾電圧補正機能、移動度補正機能及びブートストラップ機能をさらに詳細に説明する。図８は、駆動用トランジスタの電流電圧特性を示すグラフである。特に駆動用トランジスタが飽和領域で動作しているときのドレイン‐ソース間電流Ｉｄｓは、Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）２で表される。ここでμは移動度を示し、Ｗはゲート幅を表し、Ｌはゲート長を表し、Ｃｏｘは単位面積あたりのゲート酸化膜容量を示す。このトランジスタ特性式から明らかなように、閾電圧Ｖｔｈが変動すると、Ｖｇｓが一定であってもドレイン‐ソース間電流Ｉｄｓが変動する。ここで本発明にかかる画素は、前述したように発光時のゲート‐ソース間電圧ＶｇｓがＶｉｎ＋Ｖｔｈ−ΔＶで表されるため、これを上述のトランジスタ特性式に代入すると、ドレイン‐ソース間電流Ｉｄｓは、Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｉｎ−ΔＶ）２で表されることになり、閾電圧Ｖｔｈに依存しない。結果として、閾電圧Ｖｔｈが製造プロセスにより変動しても、ドレイン‐ソース間電流Ｉｄｓは変動せず、有機ＥＬデバイスの発光輝度も変動しない。
【００３６】
何ら対策を施さないと、図８に示すように閾電圧がＶｔｈのときＶｇｓに対応する駆動電流がＩｄｓとなるのに対し、閾電圧Ｖｔｈ´のとき同じゲート電圧Ｖｇｓに対応する駆動電流Ｉｄｓ´はＩｄｓと異なってしまう。
【００３７】
図９Ａは同じく駆動用トランジスタの電流電圧特性を示すグラフである。移動度がμとμ´で異なる２個の駆動用トランジスタについて、それぞれ特性カーブを挙げてある。グラフから明らかなように、移動度がμとμ´で異なると、一定のＶｇｓであってもドレイン‐ソース間電流がＩｄｓとＩｄｓ´のようになり、変動してしまう。
【００３８】
図９Ｂは、映像信号電位のサンプリング時及び移動度補正時における画素の動作を説明するもので、理解を容易にするため発光素子３Ｄの寄生容量３Ｉも表してある。映像信号電位のサンプリング時、サンプリング用トランジスタ３Ａはオン状態であるため駆動用トランジスタ３Ｂのゲート電位Ｖｇは映像信号電位Ｖｉｎとなり、駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈになる。このとき駆動用トランジスタ３Ｂはオン状態となり、さらに発光素子３Ｄはカットオフ状態であるため、ドレイン‐ソース間電流Ｉｄｓが発光素子容量３Ｉに流れ込む。ドレイン‐ソース間電流Ｉｄｓが発光素子容量３Ｉに流れ込むと、発光素子容量３Ｉは充電を開始し、発光素子３Ｄのアノード電位（したがって駆動用トランジスタ３Ｂのソース電位Ｖｓ）が上昇を開始する。駆動用トランジスタ３Ｂのソース電位ＶｓがΔＶだけ上昇すると、駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはΔＶだけ減少する。これが負帰還による移動度補正動作であり、ゲート‐ソース間電圧Ｖｇｓの減少量ΔＶは、ΔＶ＝Ｉｄｓ・Ｃｅｌ／ｔで決定され、ΔＶが移動度補正のためのパラメータとなる。ここでＣｅｌは発光素子容量３Ｉの容量値を示し、ｔは移動度補正期間を示す。
【００３９】
図９Ｃは、移動度補正期間ｔを決定する画素回路の動作タイミングを説明する模式図である。図示の例は、映像線信号電位の立ち上がりに傾斜をつけることで、移動度補正期間ｔを映像線信号電位に自動的に追従させて、その最適化を図っている。図示する様に、移動度補正期間ｔは走査線ＷＳ１０１と映像信号線ＤＴＬ１０１の位相差で決定され、さらに映像信号線ＤＴＬ１０１の電位によっても決定される。移動度補正パラメータΔＶはΔＶ＝Ｉｄｓ・Ｃｅｌ／ｔである。この式から明らかなように、駆動用トランジスタ３Ｂのドレイン‐ソース間電流Ｉｄｓが大きいほど、移動度補正パラメータΔＶは大きくなる。逆に駆動用トランジスタ３Ｂのドレイン‐ソース間電流Ｉｄｓが小さいとき、移動度補正パラメータΔＶは小さくなる。この様に、移動度補正パラメータΔＶはドレイン‐ソース間電流Ｉｄｓに応じて決まる。その際移動度補正期間ｔは必ずしも一定である必要はなく、逆にＩｄｓに応じて調整することが好ましい場合がある。例えばＩｄｓが大きい場合移動度補正期間ｔは短めにし、逆にＩｄｓが小さくなると、移動度補正期間ｔは長めに設定することが良い。そこで、図９Ｃに示した実施例では、少なくとも映像信号線電位の立ち上がりに傾斜をつけることで、映像信号線ＤＴＬ１０１の電位が高いとき（Ｉｄｓが大きいとき）補正期間ｔが短くなり、映像信号線ＤＴＬ１０１の電位が低いとき（Ｉｄｓが小さいとき）補正期間ｔは長くなるように、自動的に調整している。
【００４０】
図９Ｄは、移動度補正時における駆動用トランジスタ３Ｂの動作点を説明するグラフである。製造プロセスにおける移動度μ，μ´のバラつきに対して、上述した移動度補正をかけることによって最適の補正パラメータΔＶ及びΔＶ´が決定され、駆動用トランジスタ３Ｂのドレイン‐ソース間電流Ｉｄｓ及びＩｄｓ´が決定される。仮に移動度補正をかけないと、ゲート‐ソース間電圧Ｖｇｓに対して、移動度がμとμ´で異なると、これに応じてドレイン‐ソース間電流もＩｄｓ０とＩｄｓ０´で違ってしまう。これに対処するため移動度μ及びμ´に対してそれぞれ適切な補正ΔＶ及びΔＶ´をかけることで、ドレイン‐ソース間電流がＩｄｓ及びＩｄｓ´となり、同レベルとなる。図９Ｄのグラフから明らかなように、移動度μが高いとき補正量ΔＶが大きくなる一方、移動度μ´が小さいとき補正量ΔＶ´も小さくなるように、負帰還をかけている。
【００４１】
図１０Ａは、有機ＥＬデバイスで構成される発光素子３Ｄの電流‐電圧特性を示すグラフである。発光素子３Ｄに電流Ｉｅｌが流れるとき、アノード‐カソード間電圧Ｖｅｌは一意的に決定される。図４Ｇに示したように発光期間中走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａがオフ状態になると、発光素子３Ｄのアノードは駆動用トランジスタ３Ｂのドレイン‐ソース間電流Ｉｄｓで決定されるアノード‐カソード間電圧Ｖｅｌ分だけ上昇する。
【００４２】
図１０Ｂは、発光素子３Ｄのアノード電位上昇時における駆動用トランジスタ３Ｂのゲート電位Ｖｇとソース電位Ｖｓの電位変動を示すグラフである。発光素子３Ｄのアノード上昇電圧がＶｅｌのとき、駆動用トランジスタ３ＢのソースもＶｅｌだけ上昇し、保持容量３Ｃのブートストラップ動作により駆動用トランジスタ３ＢのゲートもＶｅｌ分上昇する。この為、ブートストラップ前に保持された駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶは、ブートストラップ後もそのまま保持される。また発光素子３Ｄの経時劣化によりそのアノード電位が変動しても、駆動用トランジスタ３Ｂのゲート‐ソース間電圧は常にＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。
【００４３】
図１０Ｃは、図３Ｂで説明した本発明の画素構成に、寄生容量７Ａ及び７Ｂを付加した回路図である。この寄生容量７Ａ及び７Ｂは駆動用トランジスタ３のゲートｇに寄生している。前述したブートストラップ動作能力は保持容量の容量値をＣｓ、寄生容量７Ａ，７Ｂの容量値をそれぞれＣｗ，Ｃｐとした場合に、Ｃｓ／（Ｃｓ＋Ｃｗ＋Ｃｐ）で表され、これが１に近いほどブートストラップ動作能力が高い。つまり発光素子３Ｄの経時劣化に対する補正能力が高いことを示している。本発明では駆動用トランジスタ３Ｂのゲートｇに接続する素子数を最小限にとどめており、Ｃｐをほとんど無視できる。したがってブートストラップ動作能力はＣｓ／（Ｃｓ＋Ｃｗ）で表され、限りなく１に近いことになり、発光素子３Ｄの経時劣化に対する補正能力が高いことを示している。
【００４４】
図１１は、本発明にかかる表示装置の他の実施形態を示す模式的な回路図である。理解を容易にするため、図３Ｂに示した先の実施形態と対応する部分には対応する参照番号を付してある。異なる点は、図３Ｂに示した実施形態がＮチャネル型のトランジスタを用いて画素回路を構成しているのに対し、図１１の実施形態はＰチャネル型のトランジスタを用いて画素回路を構成していることである。図１１の画素回路も、図３Ｂに示した画素回路とまったく同様に閾電圧補正動作、移動度補正動作及びブートストラップ動作を行うことが出来る。
【図面の簡単な説明】
【００４５】
【図１】一般的な画素構成を示す回路図である。
【図２】図１に示した画素回路の動作説明に供するタイミングチャートである。
【図３Ａ】本発明にかかる表示装置の全体構成を示すブロック図である。
【図３Ｂ】本発明にかかる表示装置の実施形態を示す回路図である。
【図４Ａ】図３Ｂに示した実施形態の動作説明に供するタイミングチャートである。
【図４Ｂ】同じく動作説明に供する回路図である。
【図４Ｃ】同じく動作説明に供する回路図である。
【図４Ｄ】同じく動作説明に供する回路図である。
【図４Ｅ】同じく動作説明に供する回路図である。
【図４Ｆ】同じく動作説明に供する回路図である。
【図４Ｇ】同じく動作説明に供する回路図である。
【図５Ａ】表示装置の駆動方法の参考例を示すタイミングチャートである。
【図５Ｂ】同じく参考例の動作説明に供する回路図である。
【図５Ｃ】同じく参考例の動作説明に供する回路図である。
【図５Ｄ】同じく参考例の動作説明に供する回路図である。
【図６】表示装置の配線容量及び配線抵抗を示す模式的な回路図である。
【図７】表示装置の駆動方法の他の参考例を示すタイミングチャートである。
【図８】駆動用トランジスタの電流‐電圧特性を示すグラフである。
【図９Ａ】同じく駆動用トランジスタの電流‐電圧特性を示すグラフである。
【図９Ｂ】本発明にかかる表示装置の動作説明に供する回路図である。
【図９Ｃ】同じく動作説明に供する波形図である。
【図９Ｄ】同じく動作説明に供する電流‐電圧特性グラフである。
【図１０Ａ】発光素子の電流‐電圧特性を示すグラフである。
【図１０Ｂ】駆動用トランジスタのブートストラップ動作を示す波形図である。
【図１０Ｃ】本発明にかかる表示装置の動作説明に供する回路図である。
【図１１】本発明にかかる表示装置の他の実施形態を示す回路図である。
【符号の説明】
【００４６】
１００…表示装置、１０１…画素、１０２…画素アレイ部、１０３…水平セレクタ、１０４…ライトスキャナ、１０５…電源スキャナ、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量、３Ｄ…発光素子
【図１】
2008032862.tif 000003
【図２】
2008032862.tif 000004
【図３Ａ】
2008032862.tif 000005
【図３Ｂ】
2008032862.tif 000006
【図４Ａ】
2008032862.tif 000007
【図４Ｂ】
2008032862.tif 000008
【図４Ｃ】
2008032862.tif 000009
【図４Ｄ】
2008032862.tif 000010
【図４Ｅ】
2008032862.tif 000011
【図４Ｆ】
2008032862.tif 000012
【図４Ｇ】
2008032862.tif 000013
【図５Ａ】
2008032862.tif 000014
【図５Ｂ】
2008032862.tif 000015
【図５Ｃ】
2008032862.tif 000016
【図５Ｄ】
2008032862.tif 000017
【図６】
2008032862.tif 000018
【図７】
2008032862.tif 000019
【図８】
2008032862.tif 000020
【図９Ａ】
2008032862.tif 000021
【図９Ｂ】
2008032862.tif 000022
【図９Ｃ】
2008032862.tif 000023
【図９Ｄ】
2008032862.tif 000024
【図１０Ａ】
2008032862.tif 000025
【図１０Ｂ】
2008032862.tif 000026
【図１０Ｃ】
2008032862.tif 000027
【図１１】
2008032862.tif 000028