(57)【要約】【課題】基板としてプラスチック基板を用いた薄膜トランジスタ基板の製造工程中で用いられるレジスト膜を除去する際に、プラスチック基板に化学的なダメージを与えない層構成を有した薄膜トランジスタ基板及びその製造方法を提供する。【解決手段】酸素プラズマ耐性のある無機層１１が全面に形成されたプラスチック基板１０を準備する工程と、無機層１１上に半導体膜を形成する工程と、半導体膜上にレジスト膜をパターニングする工程とを有し、レジスト膜の除去工程がプラズマアッシング法により行われる方法により薄膜トランジスタ基板を製造する。このとき、無機層が、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化シリコン、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかからなることが好ましい。【選択図】図１
2008028001.tif 000002
【特許請求の範囲】
【請求項１】
酸素プラズマ耐性のある無機層が全面に形成されたプラスチック基板を準備する工程と、前記無機層上に半導体膜を形成する工程と、前記半導体膜上にレジスト膜をパターニングする工程と、を有する薄膜トランジスタ基板の製造方法であって、前記レジスト膜の除去工程がプラズマアッシング法により行われることを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２】
前記無機層が、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化シリコン、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかからなることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項３】
プラスチック基板の全面に酸素プラズマ耐性のある無機層が形成され、当該無機層上に半導体膜が形成されていることを特徴とする薄膜トランジスタ基板。
【請求項４】
前記無機層が、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化シリコン、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかからなることを特徴とする請求項３に記載の薄膜トランジスタ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ基板及びその製造方法に関し、更に詳しくは、薄膜トランジスタの製造工程中で用いられるレジスト膜を除去する際に、プラスチック基板に化学的なダメージを与えない層構成を有した薄膜トランジスタ基板及びその製造方法に関するものである。
【背景技術】
【０００２】
アクティブマトリクス駆動型の表示装置において、多結晶シリコン薄膜トランジスタ（以下、ＴＦＴという。）は、個々の画素に設けられるスイッチング素子や、表示装置のディスプレイ基板上の周辺回路を構成する回路素子等として利用されている。アクティブマトリクス駆動型の表示装置の一つである液晶ディスプレイパネルは、携帯電話やＰＤＡなど、モバイルディスプレイ用途に使用されることが多く、さらなる軽量化や耐衝撃性を有するＴＦＴ基板が望まれている。近年、ガラス基板の代わりにプラスチック基板を用いたＴＦＴ基板が提案されている。
【０００３】
プラスチック基板を用いたＴＦＴ基板の作製方法としては、主に２種類の作製方法が知られている。一つは、ガラス基板上に従来の技術でＴＦＴを作製し、その後、ガラス基板からＴＦＴを剥離し、剥離したＴＦＴをプラスチック基板に接着する方法である。他の一つは、プラスチック基板を用い、そのプラスチック基板上にバッファ層を介して直接ＴＦＴを作製する方法である（例えば特許文献１、２を参照）。
【０００４】
前者の方法は、ガラス基板上にＴＦＴを作製するという従来技術を使用できることから、高い性能を有するＴＦＴを作製できるが、剥離や接着という複雑なプロセスが加わるので、製造コストの上昇が避けられないという難点がある。
【０００５】
後者の方法は、プラスチック基板を用いることから、ガラス基材を用いるよりも材料コストと工数を抑制できるが、各工程後に任意に行われる洗浄工程で使用される洗浄液や、レジスト膜を用いたパターニングプロセスで使用されるレジスト剥離液（リムーバ）によって、プラスチック基板に化学的なダメージが加わるという問題がある。特にレジスト剥離液を用いたレジスト膜の除去は、プラスチック基板の溶解や劣化が発生する。
【特許文献１】特開２０００−６８５１８号公報（段落番号００１７）
【特許文献２】特開２０００−１８８４０２号公報（段落番号００２８）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
レジスト剥離液を用いないレジスト膜の除去方法としては、プラズマアッシング法や光アッシング法が知られているが、プラズマアッシング法は、酸素プラズマを発生させてレジスト膜を灰化処理して除去する方法であるので、プラスチック基板が劣化するおそれがある。
【０００７】
また、光アッシング法は、オゾンガスとＵＶを用いてレジスト膜を灰化処理して除去する方法であるので、上記プラズマアッシング法にも増して、そのＵＶの作用によりプラスチック基板を劣化させるおそれがある。さらに、この光アッシング法はアッシングレートが遅いことから、アッシングレートを大きくするために基板を加熱しているが、プラスチック基板を用いた場合には、基板の加熱が不可能である。
【０００８】
本発明は、上記課題を解決するためになされたものであって、その目的は、基板としてプラスチック基板を用いた薄膜トランジスタ基板の製造工程中で用いられるレジスト膜を除去する際に、プラスチック基板に化学的なダメージを与えない層構成を有した薄膜トランジスタ基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するための本発明の薄膜トランジスタ基板の製造方法は、酸素プラズマ耐性のある無機層が全面に形成されたプラスチック基板を準備する工程と、前記無機層上に半導体膜を形成する工程と、前記半導体膜上にレジスト膜をパターニングする工程と、を有する薄膜トランジスタ基板の製造方法であって、前記レジスト膜の除去工程がプラズマアッシング法により行われることを特徴とする。
【００１０】
この発明によれば、ＴＦＴ基板として、酸素プラズマ耐性のある無機層が全面に形成されたプラスチック基板を用いたので、プラズマアッシング法によるレジスト膜の除去を、プラスチック基板に化学的なダメージを与えることなく行うことができる。さらに、この製造方法では、レジスト膜の除去をプラズマアッシング法で行うので、レジスト剥離液を用いたウェット法やオゾン／ＵＶを用いた光アッシング法で生じるプラスチック基板の劣化等の問題も生じない。なお、本願において、「少なくともレジスト膜の除去工程」としたのは、上記のレジスト膜の除去工程を少なくとも含むと共に、本発明の製造工程中に含まれるその他のレジストプロセスでのレジスト膜の除去工程が、プラズマアッシング法により行われることを意味している。
【００１１】
本発明の薄膜トランジスタ基板の製造方法において、前記無機層が、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化シリコン、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかからなることが好ましい。この発明によれば、上記無機層がプラスチック基板の全面に形成されているので、その無機層が持つ酸素プラズマ耐性により、プラズマアッシング法によるレジスト膜の除去を、プラスチック基板に化学的なダメージを与えることなく行うことができる。
【００１２】
上記課題を解決するための本発明薄膜トランジスタ基板は、プラスチック基板の全面に酸素プラズマ耐性のある無機層が形成され、当該無機層上に半導体膜が形成されていることを特徴とする。
【００１３】
この発明によれば、酸素プラズマ耐性のある無機層がプラスチック基板の全面に形成されているので、例えば、ＴＦＴ基板の製造工程でプラズマアッシング法によるレジスト膜の除去が行われた場合であっても、プラスチック基板は化学的なダメージを受けていない。その結果、本発明のＴＦＴ基板は、劣化等のないプラスチック基板上にＴＦＴが搭載された基板であるので、フレキシブル性に富む品質安定性に優れた基板となる。
【００１４】
本発明の薄膜トランジスタ基板において、前記無機層が、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化シリコン、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかからなることが好ましい。
【発明の効果】
【００１５】
以上説明したように、本発明の薄膜トランジスタ基板の製造方法によれば、プラズマアッシング法によるレジスト膜の除去をプラスチック基板に化学的なダメージを与えることなく行うことができる。さらに、本発明の製造方法では、レジスト膜の除去をプラズマアッシング法で行うので、レジスト剥離液を用いたウェット法やオゾン／ＵＶを用いた光アッシング法で生じるプラスチック基板の劣化等の問題も生じない。
【００１６】
また、本発明の薄膜トランジスタ基板は、その製造工程でプラズマアッシング法によるレジスト膜の除去が行われた場合であっても、酸素プラズマ耐性のある無機層により、プラスチック基板は化学的なダメージを受けていないので、劣化等のないプラスチック基板上にＴＦＴが搭載されたフレキシブル性に富む品質安定性に優れた基板となる。本発明のＴＦＴ基板を、例えば有機ＥＬ素子や液晶表示素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の薄膜トランジスタ基板及びその製造方法について詳細に説明する。図１は、本発明の薄膜トランジスタ基板のＴＦＴ素子部の一例を示す模式断面図であり、図２及び図３は、本発明の薄膜トランジスタ基板の製造工程を示す説明図である。なお、本発明は図面の形態や以下の実施形態に限定されるものではない。
【００１８】
本発明の薄膜トランジスタ基板は、図１に示すＴＦＴ素子部１を含むものであって、プラスチック基板１０と、プラスチック基板１０上の全面に形成された酸素プラズマ耐性のある無機層１１と、無機層１１上の少なくともＴＦＴ素子部１０に任意に形成された下地層１２と、下地層層１２上に形成された多結晶シリコン膜１３（ソース側拡散層１３ｓ、チャネル層１３ｃ及びドレイン側拡散層１３ｄ）と、その多結晶シリコン膜１３上に形成されたゲート絶縁膜１４と、ゲート絶縁膜１４上に、又はゲート絶縁膜のコンタクトホールを介して形成された電極１５（ソース電極１５ｓ、ゲート電極１５ｇ及びドレイン電極１５ｄ）とを有している。なお、図１中、符号１８は保護層である。
【００１９】
以下においては、図１に示すトップゲート・トップコンタクト構造からなるＴＦＴ素子部の構造形態を例にして、図２及び図３に基づいた製造工程順に説明するが、本発明の薄膜トランジスタ基板及びその製造方法は、図示の例に限定されず、酸素プラズマ耐性のある無機層が、プラズマアッシング法により化学的なダメージが及ぶことになるプラスチック基板の面（好ましくはプラスチック基板の全面）に形成された形態であれば、ボトムゲート・トップコンタクト構造、ボトムゲート・ボトムコンタクト構造、トップゲート・ボトムコンタクト構造に対しても適用できる。
【００２０】
また、以下においては、非晶質シリコン膜を成膜した後にレーザー照射して多結晶シリコン膜にする方法を例にして本発明を説明しているが、酸素プラズマ耐性のある無機層がプラスチック基板の全面に形成された形態であれば、本発明の技術的範囲は半導体膜の種類は特に限定されず、(i)非晶質シリコン膜を成膜した後にレーザー照射して形成した多結晶シリコン膜であっても、(ii)多結晶化しないままの非晶質シリコン膜であっても、(iii)シリコン膜以外の他の種類の半導体膜、例えばゲルマニウム膜や酸化亜鉛膜であっても適用でき、そうした半導体膜の種類には限定されない。
【００２１】
プラスチック基板１０は、薄膜トランジスタの回路基板をなすものであり、例えば、ポリエーテルサルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基材、又はそれらの複合基材を挙げることができる。プラスチック基板１０としては、厚さが５μｍ〜３００μｍ程度の薄いフレキシブルなフィルム状のものも使用することができ、薄膜トランジスタが形成された基板をフレキシブルなものとすることができる。
【００２２】
先ず、図２（Ａ）に示すように、準備されたプラスチック基板１０の全面に酸素プラズマ耐性のある無機層１１を形成する。この無機層１１は、プラスチック基板１０上の全面に必ず形成されている。酸素プラズマ耐性のある無機層１１としては、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化シリコン、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかの材料で形成された層を挙げることができる。このうち、クロム、チタン、アルミニウム、又はシリコン等からなる金属系の無機層は、優れた酸素プラズマ耐性を有するので好ましく適用できる。なお、これらの無機層１１は、ＴＦＴの製造工程中の熱履歴によっても、プラスチック基板と下地層との剥離を効果的に防ぐことができるという効果も併せて備えているという利点がある。
【００２３】
なお、無機層１１が形成される「全面」とは、プラズマアッシング法により化学的なダメージが及ぶことになるプラスチック基板１０の面であり、プラスチック基板１０の片面の全面に又は場合によっては両面の全面である。具体的には、プラスチック基板１０がプラズマアッシングを行うチャンバー内のホルダー上に載っている場合には、ホルダー側の面は劣化しないので、プラズマアッシングされるプラスチック基板１０の片面側の全面に無機層１１が設けられていることが好ましいが、そのホルダーが中空のようになっていてプラスチック基板１０のホルダー側の面もプラズマアッシングされる可能性がある場合には、プラスチック基板１０の両面の全面に無機層１１が設けられていることが好ましい。また、「全面」と言ったときに、プラスチック基板１０の端から端まで無機層１１を設ける必要はなく、例えば得られた薄膜トランジスタ基板が液晶や有機ＥＬ等の表示装置に使用される製品形態の領域内に無機層１１が形成されていればよいが、製造工程上あえてそうした領域にのみ無機層１１を形成することは煩雑であるので、通常は、無機層１１を形成するプラスチック基板面の端から端まで無機層１１を設けることが好ましい。
【００２４】
無機層１１の下、すなわち無機層１１とプラスチック基板１０との間、に密着層（図示しない）を設けることも可能である。この場合、密着層は必ずしも全面に設ける必要はなく、密着性を阻害する要因が発生する部分、例えば膜の内部応力が強く発生し、密着性に悪影響を与える電極部分など、にのみ密着層を設けてもよい。
【００２５】
無機層１１の厚さは、層を構成する材質によってその範囲は若干異なるが、酸素プラズマ耐性の観点からは、１０ｎｍ以上であることが好ましい。厚さの上限は特に限定されないが、通常は、５０ｎｍ〜２００ｎｍの範囲内で設定される。クロム、チタン、アルミニウム、又はシリコンからなる金属系の無機層の場合は、酸素プラズマ耐性の観点からは１０ｎｍ以上５０ｎｍ以下であることがより好ましく、酸化クロム、酸化チタン、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化シリコン、窒化シリコン、又は酸窒化シリコンからなる化合物系の無機層の場合は、酸素プラズマ耐性の観点からは２０ｎｍ以上１００ｎｍ以下であることがより好ましい。
【００２６】
無機層１１の形成には、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等の各種の方法で形成することができるが、実際には、層を構成する材質に応じた好ましい方法が採用される。通常は、ＤＣスパッタリング法やＲＦマグネトロンスパッタリング法等が好ましく用いられる。
【００２７】
次に、図２（Ｂ）に示すように、無機層１１上に下地層１２を形成する。下地層１２は、ＴＦＴ素子部１０が形成される領域に少なくとも形成されている必要があるが、それ以外の領域には形成されていてもいなくてもよく、プラスチック基板１０上の全面に形成されていてもよい。下地層１２としては、酸化シリコン、酸窒化シリコン、窒化シリコン等からなる層を挙げることができるが、酸化シリコンからなる層が好ましい。こうした下地層１２は、プラスチック基板１０又は無機層１１に含まれる不純物イオン等が半導体薄膜に拡散するのを防ぐように作用すると共に、ＴＦＴ製造工程時に加わる熱（例えば、後述するレーザー照射による結晶化工程）がプラスチック基板１０に伝わってプラスチック基板１０が変形等するのを防ぐように作用する。なお、上記の酸化シリコン等で形成された下地層１２は上記無機層１１と同様に酸素プラズマ耐性があるので、プラスチック基板１０の全面に形成すれば、酸素プラズマ耐性をより一層向上させることができる。
【００２８】
下地層１２の厚さは、通常１００〜３０００ｎｍの範囲内であることが好ましく、膜応力の観点からは１００〜１５００ｎｍの範囲内であることがより好ましい。下地層１２の形成には、酸素雰囲気中でシリコンをスパッタするＲＦマグネトロンスパッタリング法や、プラズマＣＶＤ法等の方法で形成することができる。
【００２９】
次に、図２（Ｃ）に示すように、下地層１２上にノンドープの非晶質シリコン膜２１ａを形成する。この非晶質シリコン膜２１ａは、ＲＦマグネトロンスパッタリング法やＣＶＤ法等の各種の方法で成膜可能である。例えばＲＦマグネトロンスパッタリング法で非晶質シリコン膜２１ａを成膜する場合には、例えば、成膜温度：室温、成膜圧力：１．０Ｐａ、ガス：アルゴン、の成膜条件で例えば厚さ５０ｎｍの厚さで成膜できる。なお、ＣＶＤ法で非晶質シリコン膜を成膜する場合も２５℃程度の成膜温度で成膜可能であるが、原料ガスとしてＳｉＨ４が使用されるので、成膜後に約４００℃の脱水素処理（真空中で１時間程度）が必要となる。
【００３０】
非晶質シリコン膜２１ａ上には酸化シリコン膜（図示しない）を形成することが好ましい。この酸化シリコン膜は、例えばＲＦマグネトロンスパッタリング法で厚さ１０〜２００ｎｍ程度で形成され、後述のレーザー照射、レジストプロセス、イオン注入、レジストアッシング、レーザー活性化等の工程においてシリコン膜を保護するように作用する。なお、このシリコン膜（図示しない）は、少なくとも後述の多結晶シリコン膜の欠陥処理工程前に、例えば２％ＨＦ溶液を用いたウエットエッチングにより除去される。
【００３１】
次に、図２（Ｄ）に示すように、レーザー照射２２を行って非晶質シリコン膜２１ａを結晶化し、低抵抗の多結晶シリコン膜２１ｐを形成する。レーザー照射２２は、非晶質シリコン膜２１ａを結晶化させて多結晶シリコン膜２１ｐにする結晶化手段であり、ＸｅＣｌエキシマレーザー、ＣＷ（Continuous Wave）レーザー等の種々のレーザーで行うことができる。例えば、波長３０８ｎｍのＸｅＣｌエキシマレーザーをラインビームとして用いて結晶化を行う場合には、一例として、パルス幅：３０ｎsec、エネルギー密度：１００〜３００ｍＪ／ｃｍ２、室温の条件下で行うことができる。なお、上記の無機層１１は、この工程で加わるレーザー照射の熱に対して効果があり、このレーザー照射の熱に基づくプラスチック基板１０と下地層１２との界面剥離を防ぐことができる。
【００３２】
次に、図２（Ｅ）に示すように、多結晶シリコン膜２１ｐ上にレジスト膜２３を形成し、その後レジスト膜２３をパターニングする。レジスト膜２３は、多結晶シリコン膜２１ｐの所定領域に添加される不純物イオンを遮蔽するためのレジスト膜であり、例えば上市されている各種のポジ型フォトレジスト等が好ましく用いられる。レジスト膜２３は、レジストをスピンナー等の手段で全面に塗布し、乾燥硬化させて、例えば７００ｎｍ程度の厚さで形成される。
【００３３】
レジスト膜２３をフォトマスクを用いてパターニングした後、図２（Ｅ）に示すようにイオン注入２４を行う。イオン注入２４は、例えば、リン（Ｐ）を注入電圧：６０ｋｅＶ、室温下で、２×１０１５／ｃｍ２のドープレベルとなるように注入される。こうしたイオン注入２３により多結晶シリコン膜２１ｐにソース側拡散層１３ｓ及びドレイン側拡散層１３ｄが形成され、さらに両層１３ｓ，１３ｄの間に、チャネル層１３ｃが形成される
【００３４】
次に、図２（Ｆ）に示すように、レジスト膜２３をプラズマアッシング法により除去する。プラズマアッシング法は、プラズマ化した酸素ガスとレジスト膜２３とを反応させ、有機物であるレジスト膜２３を炭酸ガスや水に分解（灰化）して除去する方法である。プラズマアッシング法は、プラズマアッシャと呼ばれる市販の装置（図示しない）を用い、例えば、ガス：酸素ガス、ガス流量：６０ｓｃｃｍ、印加電力：５００Ｗ、圧力：６．６Ｐａ、処理時間：１０分間、の条件で行うことができる。具体的には、チャンバー内を所定の酸素ガス雰囲気とした後、カソード電極板上にＴＦＴ素子作製工程中の基板を載せ、そのカソード電極板と、対向するアノード電極との間にＲＦ発信器で高周波電圧を印加することにより、酸素プラズマを発生させる装置を用いる。本発明においては、このとき発生する酸素プラズマに対して耐性のある無機層１１がプラスチック基板１０の全面に設けられているので、プラスチック基板１０は酸素プラズマによってダメージを受けることがない。
【００３５】
次に、図２（Ｇ）に示すように、形成されたソース側拡散層１３ｓ及びドレイン側拡散層１３ｄにエネルギービーム２５を照射して両層１３ｓ，１３ｄを活性化する。エネルギービーム２５としては、上記と同様のＸｅＣｌエキシマレーザーを用いることができ、一例として、パルス幅：３０ｎsec、エネルギー密度：１００〜２５０ｍＪ／ｃｍ２、室温の条件下で行うことができる。なお、上記の無機層１１は、このエネルギービームの熱に基づくプラスチック基板１０と下地層１２との界面剥離を防ぐことができる。また、非晶質シリコン膜２１ａ上に形成される酸化シリコン膜（図示しない）は、この活性化処理後で下記の欠陥処理工程前に、ウエットエッチングにより除去される。
【００３６】
上記の活性化処理の後には、通常、多結晶シリコン膜２１ｐの欠陥を低減処理するための酸素プラズマによる欠陥処理が施される。酸素プラズマ処理は、一例として、ＲＦ１００Ｗ、１Ｔｏｒｒ、１５０℃の条件下で行われ、その後においては、１２０℃の条件下での乾燥処理が施される。なお、本発明で用いられるプラスチック基板１０は、その全面に設けられた無機層１２により、このときの酸素プラズマによってダメージを受けることがない。
【００３７】
次に、図３（Ｈ）に示すように、ドライエッチングを施してアイランドを形成する。エッチングガスとしては、ＳＦ６等を用いることができる。アイランドが形成された後においては、水洗、及び１２０℃の条件下での洗浄及び乾燥処理が施される。
【００３８】
次に、図３（Ｉ）に示すように、ソース側拡散層１３ｓ、チャネル層１３ｃ及びドレイン側拡散層１３ｄを含む全面にゲート絶縁膜１４を形成する。ゲート絶縁膜１４の形成方法は、例えばＲＦマグネトロンスパッタリング装置を用い、８インチのＳｉＯ２ターゲットに投入電力：１．０ｋＷ（＝３Ｗ／ｃｍ２）、圧力：１．０Ｐａ、ガス：アルゴン＋Ｏ２（５０％）の成膜条件で厚さ約１００ｎｍの酸化シリコンを形成する。
【００３９】
次に、図３（Ｊ）に示すように、ソース側拡散層１３ｓ及びドレイン側拡散層１３ｄ上のゲート絶縁膜１４をレジストプロセスを用いて選択的にエッチングすることにより、コンタクトホール２６，２６を形成する。例えば、ゲート絶縁膜１４上にレジスト膜を形成した後、フォトマスクを用いたレジストプロセスにより露光・現像してレジスト膜をパターニングする。そのパターニングにより露出したコンタクトホール形成部のゲート絶縁膜１４を、例えば２％ＨＦ溶液を用いてウエットエッチングしてコンタクトホール２６，２６を形成し、その後、上記同様のプラズマアッシング法によりレジスト膜を除去する。本発明においては、このとき発生する酸素プラズマに対して耐性のある無機層１１がプラスチック基板１０の全面に設けられているので、プラスチック基板１０は酸素プラズマによってダメージを受けることがない。
【００４０】
次に、図３（Ｋ）に示すように、全面に例えば厚さ２００ｎｍのアルミニウム（Ａｌ）膜を蒸着した後、ウエットエッチングによりパターニングして、ソース電極１５ｓ、ドレイン電極１５ｄ及びゲート電極１５ｇを形成する。なお、電極材料は、Ｃｕ、その他の導電性材料であってもよく、スパッタリング等の他の成膜プロセスにより形成してもよい。
【００４１】
次に、図３（Ｌ）に示すように、素子全体を覆うように保護層１８を形成する。保護層１８としては、酸化シリコンを好ましく挙げることができる。保護層１８は、例えばＲＦマグネトロンスパッタリングにより、約２０ｎｍ程度の厚さで形成することが好ましい。
【００４２】
最後に、図３（Ｍ）に示すように、水素プラズマ２８による処理を行って多結晶シリコン膜のシリコンの欠陥をターミネートする。例えば、水素プラズマ処理により、シリコン表面のダングリングボンドをなくし、多結晶シリコンとゲート絶縁膜との界面のリークパスをなくす方法がとられる。こうして図３（Ｍ）に示す一態様の薄膜トランジスタが製造される。
【００４３】
以上のように、本発明によれば、プラズマアッシング法によるレジスト膜の除去をプラスチック基板に化学的なダメージを与えることなく行うことができるので、レジスト剥離液を用いたウェット法やオゾン／ＵＶを用いた光アッシング法で生じるプラスチック基板の劣化等の問題も生じない。こうして製造された本発明の薄膜トランジスタ基板は、例えば有機ＥＬ素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。
【実施例】
【００４４】
以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。
【００４５】
（実施例１）
プラスチック基板１０として厚さ０．２ｍｍで１００ｍｍ×１００ｍｍのポリエーテルサルホン（ＰＥＳ）を用い、そのプラスチック基板１０の全面に、無機層１１としてのＣｒ膜をＤＣスパッタリング法（成膜圧力０．３Ｐａ（アルゴン）、投入電力０．５ｋＷ、成膜時間２５秒）により厚さ１０ｎｍ形成した後、さらに下地層１２としての酸化シリコンをＲＦマグネトロンスパッタリング法（成膜圧力０．３Ｐａ（アルゴン：酸素＝３：１）、投入電力２ｋＷ、成膜時間１．５時間）により厚さ５００ｎｍ形成した。下地層はマスク成膜により、素子部分の下部のみに成膜した。さらに、非晶質シリコン膜２１ａをＲＦマグネトロンスパッタリング法（成膜温度：室温、成膜圧力：１．０Ｐａ（アルゴン））により厚さ５０ｎｍ形成した。
【００４６】
その後、上述した図２（Ｄ）〜図３（Ｍ）の工程の説明欄で例示した条件に基づいてＴＦＴ基板を作製した。なお、図２（Ｅ）に示すレジスト膜２３としては、ポジ型フォトレジスト（東京応化工業株式会社社製のＯＦＰＲ−８００）を用い、厚さ７００ｎｍで形成した。その後、図２（Ｆ）に示プラズマアッシング法によるレジスト膜の除去工程では、プラズマアッシャ（アネルバ社製のＤＥＡ５０６）を用い、ガス：酸素ガス、ガス流量：６０ｓｃｃｍ、印加電力：５００Ｗ、圧力：６．６Ｐａ、処理時間：１０分間、の条件で、レジスト膜２３を除去した。
【００４７】
（実施例２）
無機層の種類とその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、無機層１１としてのＡｌ膜は、ＤＣスパッタリング法（成膜圧力０．３Ｐａ（アルゴン）、投入電力０．５ｋＷ、成膜時間５０秒）により厚さ２０ｎｍ成膜した。
【００４８】
（実施例３）
無機層の種類とその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、無機層１１としての酸窒化シリコン膜は、ＲＦスパッタリング法（成膜圧力０．５Ｐａ（アルゴン、酸素、窒素＝１：１：１）、投入電力１．０ｋＷ、成膜時間１０分）により厚さ５０ｎｍ成膜した。
【００４９】
（実施例４）
プラスチック基板、無機層の種類及びその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、プラスチック基板１０は、厚さ０．１２５ｍｍで１００ｍｍ×１００ｍｍのポリエチレンナフタレート（ＰＥＮ）基板を用い、無機層としてのＣｒ膜は、ＤＣスパッタリング法（成膜圧力０．３Ｐａ（アルゴン）、投入電力０．５ｋＷ、成膜時間２５秒）により厚さ１０ｎｍ成膜した。
【００５０】
（実施例５）
プラスチック基板、無機層の種類及びその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、プラスチック基板１０は、厚さ０．１２５ｍｍで１００ｍｍ×１００ｍｍのポリエチレンナフタレート（ＰＥＮ）基板を用い、無機層としてのＡｌ膜は、ＤＣスパッタリング法（成膜圧力０．３Ｐａ（アルゴン）、投入電力０．５ｋＷ、成膜時間２５秒）により厚さ１０ｎｍ成膜した。
【００５１】
（実施例６）
プラスチック基板、無機層の種類及びその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、プラスチック基板１０は、厚さ０．１２５ｍｍで１００ｍｍ×１００ｍｍのポリエチレンナフタレート（ＰＥＮ）基板を用い、無機層としてのＴｉ膜は、ＤＣスパッタリング法（成膜圧力０．３Ｐａ（アルゴン）、投入電力０．５ｋＷ、成膜時間２５秒）により厚さ１０ｎｍ成膜した。
【００５２】
（実施例７）
プラスチック基板、無機層の種類及びその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、プラスチック基板１０は、厚さ０．１２５ｍｍで１００ｍｍ×１００ｍｍのポリエチレンナフタレート（ＰＥＮ）基板を用い、無機層としてのＳｉ膜は、ＤＣスパッタリング法（成膜圧力０．３Ｐａ（アルゴン）、投入電力１．０ｋＷ、成膜時間１００秒）により厚さ５０ｎｍ成膜した。
【００５３】
（実施例８）
無機層の種類とその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、無機層１１としての酸化アルミニウム膜は、ＲＦスパッタリング法（成膜圧力０．５Ｐａ（アルゴン、酸素＝１：１）、投入電力１．０ｋＷ、成膜時間５分）により厚さ３０ｎｍ成膜した。
【００５４】
（実施例９）
無機層の種類とその膜厚を表１に記載のように変更した以外は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、無機層１１としての窒化シリコン膜は、ＲＦスパッタリング法（成膜圧力０．５Ｐａ（アルゴン、窒素＝１：１）、投入電力１．０ｋＷ、成膜時間３分）により厚さ２０ｎｍ成膜した。
【００５５】
（比較例１）
プラスチック基板１０として厚さ０．２ｍｍで１００ｍｍ×１００ｍｍのポリエーテルサルホン（ＰＥＳ）を用い、そのプラスチック基板１０上には下地層も無機層も形成せず、非晶質シリコン膜２１ａをＲＦマグネトロンスパッタリング法（成膜温度：室温、成膜圧力：１．０Ｐａ（アルゴン））により厚さ５０ｎｍ形成した。その後、上述した実施例と同様に、上記図２（Ｄ）〜図３（Ｍ）の工程の説明欄で例示した条件に基づいて薄膜トランジスタ基板を製造した。
【００５６】
（比較例２）
プラスチック基板１０として厚さ０．１２５ｍｍで１００ｍｍ×１００ｍｍのポリエチレンナフタレート（ＰＥＮ）基板を用いた他は、比較例１と同様にして、薄膜トランジスタ基板を製造した。
【００５７】
（プラスチック基板の評価）
得られた薄膜トランジスタ基板について、プラスチック基板の評価を行った。プラスチック基板の評価は、目視による外観観察と、走査型電子顕微鏡（ＳＥＭ）による表面観察とにより行った。その結果を表１に示した。プラスチック基板の評価は、表面の白濁や粗面化が全く生じていなかったものを◎とし、白濁が僅かに生じていたが実用上全く問題がないものを○とし、白濁が生じていたが実用上使用可能なものを△とし、白濁や粗面化が生じていて使用が難しいものを×とした。
【００５８】
【表１】
2008028001.tif 000003
【図面の簡単な説明】
【００５９】
【図１】本発明の薄膜トランジスタ基板のＴＦＴ素子部の一例を示す模式断面図である。
【図２】本発明の薄膜トランジスタ基板の製造工程を示す説明図である。
【図３】本発明の薄膜トランジスタ基板の製造工程を示す説明図である。
【符号の説明】
【００６０】
１  ＴＦＴ素子部
１０  プラスチック基板
１１  無機層
１２  下地層
１３  ポリシリコン半導体薄膜
１３ｓ  ソース側拡散層
１３ｃ  チャネル層
１３ｄ  ドレイン側拡散層
１４  ゲート絶縁膜
１５ｓ  ソース電極
１５ｇ  ゲート電極
１５ｄ  ドレイン電極
１８  保護層
２１ａ  非晶質シリコン膜
２１ｐ  多結晶シリコン膜
２２  レーザー照射
２３  レジスト膜
２４  イオン注入
２５  エネルギービーム
２６  コンタクトホール
２８  水素プラズマ
【図１】
2008028001.tif 000004
【図２】
2008028001.tif 000005
【図３】
2008028001.tif 000006