(57)【要約】【課題】単発ノイズを効果的に除去でき、かつ、比較的簡易な回路構成のフィルタ回路を提供すること。【解決手段】１クロック前の出力データＤ＿ＯＵＴ（Ｎ−１）と、１クロック前の入力データＤ＿ＩＮ（Ｎ−１）および２クロック前の入力データＤ＿ＩＮ（Ｎ−２）の双方との差分絶対値Ｓ１２，Ｓ１４が、それぞれ減算器１２，１４にて算出される。セレクタ１８によって、Ｓ１２＜Ｓ１４のときには１クロック前の入力データＤ＿ＩＮ（Ｎ−１）が現在の出力データＤ＿ＯＵＴ（Ｎ）となり、Ｓ１２≧Ｓ１４のときには２クロック前の入力データＤ＿ＩＮ（Ｎ−２）が現在の出力データＤ＿ＯＵＴ（Ｎ）となる。【選択図】図１
2008104039.tif 000002
【特許請求の範囲】
【請求項１】
第１データを入力し、その第１データをフィルタリングして第２データとして出力するフィルタ回路であって、
所定のクロックのタイミングで動作し、フィルタ回路が入力した前記第１データを１クロック分遅延させる第１遅延器と、
前記第２データが帰還され、その第２データと、フィルタ回路が入力した前記第１データとの差分の絶対値として、第１差分値を算出する第１減算器と、
前記第２データが帰還され、その第２データと、前記第１遅延器により遅延した第１データとの差分の絶対値として、第２差分値を算出する第２減算器と、
前記第１差分値と前記第２差分値とを比較する比較器と、
前記比較器による比較結果に基づいて、前記第１差分値が前記第２差分値よりも小さいときには、フィルタ回路が入力した前記第１データを選択して出力し、前記第１差分値が前記第２差分値以上であるときには、前記第１遅延器により遅延した第１データを選択して出力するセレクタと、
前記所定のクロックのタイミングで動作し、前記セレクタの出力データを１クロック分遅延させたデータとして、前記第２データを出力する第２遅延器と、
を備えたフィルタ回路。
【請求項２】
前記第２データが帰還され、その第２データと、フィルタ回路が入力した前記第１データとの間の中間データを算出する中間データ演算器をさらに備え、
前記セレクタは、前記第１差分値が前記第２差分値よりも小さいときには前記中間データを選択して出力する
請求項１記載のフィルタ回路。
【請求項３】
前記中間データは、帰還された前記第２データと、フィルタ回路が入力した前記第１データとの平均のデータである
請求項２記載のフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルデータに重畳するノイズを除去するフィルタリング技術に関する。
【背景技術】
【０００２】
従来から、デジタルデータに重畳するノイズを除去するためのフィルタ回路では、下記特許文献１に開示される回転機器に適用されるような移動平均処理、または、デジタルフィルタを用いた処理が行われる。
【特許文献１】特開平７−３１１０８２号公報（特にノイズ除去部の記載）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記移動平均処理を行うフィルタ回路では、ノイズの種類が定常ノイズではなく単発ノイズである場合、その単発ノイズが大きいほど、ノイズが発生した時点の前後のサンプリングの平均処理の結果が本来出力すべき値から乖離する。一方、デジタルフィルタを用いたフィルタ回路、たとえばＩＩＲ（Infinite Impulse Response）フィルタでは、一般に乗算器、レジスタ、累積加算器が必要となるため、回路規模が増大する。したがって、単発ノイズを効果的に除去でき、かつ、比較的簡易な回路構成のフィルタ回路が望まれていた。
【課題を解決するための手段】
【０００４】
本発明は、入力した第１データをフィルタリングして第２データを出力するフィルタ回路であって、第１遅延器と、第１減算器と、第２減算器と、比較器と、セレクタと、第２遅延器とを備えたフィルタ回路である。
第１遅延器は、所定のクロックのタイミングで動作し、フィルタ回路が入力した第１データを１クロック分遅延させる。第１減算器は、第２データが帰還され、その第２データと、フィルタ回路が入力した第１データとの差分の絶対値として、第１差分値を算出する。第２減算器は、第２データが帰還され、その第２データと、第１遅延器により遅延した第１データとの差分の絶対値として、第２差分値を算出する。比較器は、第１差分値と第２差分値とを比較する。
セレクタは、比較器による比較結果に基づいて、第１差分値が第２差分値よりも小さいときには、フィルタ回路が入力した第１データを選択して出力し、第１差分値が第２差分値以上であるときには、第１遅延器により遅延した第１データを選択して出力する。第２遅延器は、前記所定のクロックのタイミングで動作し、前記セレクタの出力データを１クロック分遅延させたデータとして、前記第２データを出力する。
【０００５】
本発明のフィルタ回路では、１クロック前の第２データ（帰還された、フィルタ回路の出力データ）と、１クロック前の第１データ（フィルタ回路の入力データ）および２クロック前の第１データ（第１遅延器により１クロック分遅延した第１データ）の双方との差分絶対値を、それぞれ第１減算器および第２減算器にて算出する。そして、第１減算器および第２減算器の算出結果である第１差分値と第２差分値を比較し、差分値が小さくなるいずれかの第１データ（すなわち、１クロック前、または、２クロック前の第１データ）を現在の第２データ（フィルタ回路の出力データ）とする。
【０００６】
本発明のフィルタ回路では、ノイズが発生しない場合には、第１データ（フィルタ回路の入力データ）は連続的に変化し、第１差分値が第２差分値以上となるため、２クロック前の第１データをそのまま第２データとして出力する。そして、１クロック（１サンプリング）に相当する単発ノイズが発生した場合には、第１データの連続性が失われ、第１差分値が第２差分値よりも小さくなるため、１クロック前の第１データを第２データとして出力する。したがって、２クロック前の第１データに重畳する単発ノイズが現在の第２データに反映されない。すなわち、本発明のフィルタ回路では、単発ノイズが完全に除去される。
【発明の効果】
【０００７】
本発明のフィルタ回路によれば、比較的簡易な回路構成でありながら、単発ノイズを効果的に除去できる。
【発明を実施するための最良の形態】
【０００８】
＜第１の実施形態＞
以下、本発明のフィルタ回路の一実施形態を図面に関連付けて説明する。図１は、本実施形態のフィルタ回路１の回路図である。
【０００９】
［フィルタ回路１の構成］
先ず、図１を参照して、フィルタ回路１の構成を説明する。
このフィルタ回路１では、フィルタ前のデータＤ＿ＩＮ（第１データ）が入力端子ＩＮから入力され、フィルタ後のデータＤ＿ＯＵＴ（第２データ）が出力端子ＯＵＴから出力される。また、このフィルタ回路１には、データＤ＿ＩＮのサンプリング周波数に応じたクロック信号ＣＫがクロック端子ＣＬＫを通して外部から与えられる。
【００１０】
Ｄフリップフロップ１０（第１遅延器）のＤ端子は、入力端子ＩＮに接続される。このＤフリップフロップ１０は、フィルタ回路１において、Ｄ端子から入力したデータを１クロック分遅延させてＱ端子から出力する遅延器として機能する。
セレクタ１８は、入力端子ＩＮおよびＤフリップフロップ１０のＱ端子と接続され、データＳ１６の論理レベルに応じて、このフィルタ回路１の入力データＤ＿ＩＮまたはＤフリップフロップ１０の出力データＳ１０のいずれかを選択し、データＳ１８として出力する。
【００１１】
Ｄフリップフロップ２０（第２遅延器）のＤ端子は、セレクタ１８の出力端子に接続される。このＤフリップフロップ２０は、フィルタ回路１において、Ｄ端子から入力したデータＳ１８を１クロック分遅延させてＱ端子から出力する遅延器として機能する。Ｄフリップフロップ２０の出力端子は、出力端子ＯＵＴと接続される。すなわち、Ｄフリップフロップ２０の出力は、フィルタ回路１の出力データＤ＿ＯＵＴである。
【００１２】
減算器（ＳＵＢ）１２（第１減算器）は、２入力間の差分の絶対値を出力する。減算器１２の２入力端子の一方は入力端子ＩＮと接続される。減算器１２の２入力端子の他方は出力端子ＯＵＴと接続され、データＤ＿ＯＵＴが帰還される。減算器１２の出力データＳ１２は、比較器１６に供給される。
減算器（ＳＵＢ）１４（第２減算器）は、２入力間の差分の絶対値を出力する。減算器１４の２入力端子の一方は、Ｄフリップフロップ１０のＱ端子と接続される。減算器１２の２入力端子の他方は出力端子ＯＵＴと接続され、データＤ＿ＯＵＴが帰還される。減算器１４の出力データＳ１４は、比較器１６に供給される。
【００１３】
比較器（ＣＯＭＰ）１６は、データＳ１２とデータＳ１４とを比較し、データＳ１２がデータＳ１４よりも小さいときには論理レベル「１」をデータＳ１６として出力し、データＳ１２がデータＳ１４以上であるときには論理レベル「０」をデータＳ１６として出力する。前述したように、セレクタ１８は、このデータＳ１６に基づいて選択処理を行う。すなわち、セレクタ１８では、データＳ１６の論理レベルが「１」のときにデータＤ＿ＩＮを選択し、データＳ１６の論理レベルが「０」のときにデータＳ１０を選択する。
【００１４】
［フィルタ回路１の動作］
次に、本実施形態のフィルタ回路１の動作について説明する。
フィルタ回路１において、Ｄフリップフロップ１０の出力データＳ１０は、フィルタ回路１の入力データＤ＿ＩＮに対して１クロック分遅延したデータとなる。Ｄフリップフロップ１０の出力データＤ＿ＯＵＴは、セレクタ１８の出力データＳ１８に対して１クロック分遅延したデータとなる。このデータＤ＿ＯＵＴが減算器１２，１４に帰還される。したがって、たとえば、ある時点における入力データＤ＿ＩＮ（Ｎ）に対して、１クロック前の入力データをＤ＿ＩＮ（Ｎ−１）、２クロック前の入力データをＤ＿ＩＮ（Ｎ−２）、…、というように表記すると、ある時点における出力データＤ＿ＯＵＴ（Ｎ）は、下記（１）および（２）の通り表すことができる。
【００１５】
（１）｜Ｄ＿ＯＵＴ（Ｎ−１）−Ｄ＿ＩＮ（Ｎ−１）｜＜｜Ｄ＿ＯＵＴ（Ｎ−１）−Ｄ＿ＩＮ（Ｎ−２）｜が成立するときには、Ｄ＿ＯＵＴ（Ｎ）＝Ｄ＿ＩＮ（Ｎ−１）である。
（２）｜Ｄ＿ＯＵＴ（Ｎ−１）−Ｄ＿ＩＮ（Ｎ−１）｜≧｜Ｄ＿ＯＵＴ（Ｎ−１）−Ｄ＿ＩＮ（Ｎ−２）｜が成立するときには、Ｄ＿ＯＵＴ（Ｎ）＝Ｄ＿ＩＮ（Ｎ−２）である。
【００１６】
すなわち、このフィルタ回路１では、１クロック前の出力データと、１クロック前の入力データおよび２クロック前の入力データの双方との差分絶対値を比較し、その差分絶対値が小さくなる、いずれかの入力データ（１クロック前または２クロック前）を現在の出力データとする。ノイズが発生しない場合、すなわち、入力データが連続的に変化する場合には、常に上記（２）の条件が成立するため、このフィルタ回路１は、２クロック前の入力データがそのまま出力される。一方、１サンプリング分に相当する単発ノイズが発生した場合、すなわち、入力データの連続性が失われる場合には、上記（１）の条件が成立するようになり、その単発ノイズよりも１クロック後の入力データ、すなわち、１クロック前の入力データが出力される。それゆえ、このフィルタ回路１では、単発ノイズが完全に除去されることになる。
【００１７】
［第１の動作例］
以下、このフィルタ回路１の第１の動作例について図２を参照して説明する。
図２は、第１の動作例を説明するためのタイミングチャートであって、（ａ）はクロック信号ＣＫ、（ｂ）はフィルタ回路１の入力データＤ＿ＩＮ、（ｃ）はＤフリップフロップ１０の出力データＳ１０、（ｄ）はフィルタ回路１の出力データＤ＿ＯＵＴ、（ｅ）は比較器１６の出力データＳ１６、をそれぞれ示す。図２において、時刻ｔ０から時刻ｔ１までの期間、時刻ｔ１から時刻ｔ２までの期間、…、時刻ｔ９から時刻ｔ１０までの期間は、すべてクロック周期１Ｔである。Ｄフリップフロップ１０の出力データＳ１０には、１クロック前の入力データＤ＿ＩＮの値が出力されている。
この第１の動作例では、入力データＤ＿ＩＮの本来の値はすべて「１」であり、時刻ｔ３から時刻ｔ４までの期間、および、時刻ｔ６から時刻ｔ７までの期間には、入力データＤ＿ＩＮに単発ノイズ（それぞれ、データ「５」およびデータ「−５」）が重畳している。
【００１８】
この動作例において、時刻ｔ０〜時刻ｔ５の各期間の現在値を「Ｎ」で表記すると、Ｄ＿ＯＵＴ（Ｎ−１）＝１、Ｄ＿ＩＮ（Ｎ−１）＝１、Ｄ＿ＩＮ（Ｎ−２）＝１であるので、｜Ｄ＿ＯＵＴ（Ｎ−１）−Ｄ＿ＩＮ（Ｎ−１）｜≧｜Ｄ＿ＯＵＴ（Ｎ−１）−Ｄ＿ＩＮ（Ｎ−２）｜が成立し、比較器１６の出力データＳ１６は時刻ｔ４まで「０」のままである。そして、出力Ｄ＿ＯＵＴは、１クロック前のデータＳ１０、すなわち、２クロック前の入力データＤ＿ＩＮとなる（図２の矢印参照）。
【００１９】
一方、時刻ｔ３〜時刻ｔ４の間に単発ノイズが入力データＤ＿ＩＮに重畳されると、時刻ｔ４〜時刻ｔ５の間にその単発ノイズによって比較器１６の出力データＳ１６が「０」から「１」に変化する。すなわち、時刻ｔ５〜時刻ｔ６の期間の現在値を「Ｎ」で表記すると、Ｄ＿ＯＵＴ（Ｎ−１）＝１、Ｄ＿ＩＮ（Ｎ−１）＝１、Ｄ＿ＩＮ（Ｎ−２）＝５であるので、｜Ｄ＿ＯＵＴ（Ｎ−１）−Ｄ＿ＩＮ（Ｎ−１）｜＜｜Ｄ＿ＯＵＴ（Ｎ−１）−Ｄ＿ＩＮ（Ｎ−２）｜が成立する。そして、時刻ｔ５〜時刻ｔ６の期間の出力Ｄ＿ＯＵＴは、１クロック前の入力データＤ＿ＩＮとなる（図２の矢印参照）。
その後、時刻ｔ６〜時刻ｔ７の間に別の単発ノイズが入力データＤ＿ＩＮに重畳される場合も同様に、出力Ｄ＿ＯＵＴは、１クロック前の入力データＤ＿ＩＮとなる。
【００２０】
その結果、第１の動作例では、図２（ｄ）に示すように、出力データＤ＿ＯＵＴは、ノイズが重畳しないデータ（すべて「１」のデータ）となる。
【００２１】
［第２の動作例］
以下、このフィルタ回路１の第２の動作例について図３および図４を参照して説明する。この第２の動作例では、正弦波の入力データＤ＿ＩＮに対して単発ノイズが重畳された場合の例である。図３は、クロック信号ＣＫに同期した各サンプリングのタイミング（ＳＰ１，ＳＰ２，…）における入力データＤ＿ＩＮ、Ｄフリップフロップ１０の出力データＳ１０、出力データＤ＿ＯＵＴの値を表す図である。図４は、図３の各データの値を示す波形図である。この正弦波は、図４に示すように、たとえば周期が６ｍｓ、振幅が０．１となるデータである。このような正弦波の入力データＤ＿ＩＮに対して、単発ノイズがサンプリングＳＰ４およびＳＰ１５において重畳している（それぞれ値が「０．５」および「−０．５」）。
【００２２】
この第２の動作例において、単発ノイズが重畳しないタイミング、たとえばサンプリングＳＰ１〜ＳＰ５のタイミングの出力データＤ＿ＯＵＴは、図３に示すように、１クロック前のデータＳ１０、すなわち、２クロック前の入力データＤ＿ＩＮとなる。
【００２３】
一方、サンプリングＳＰ４のタイミングにおいて入力データＤ＿ＩＮにノイズが重畳すると、その２クロック先のサンプリングＳＰ６のタイミングでは、出力データＤ＿ＯＵＴは、１クロック前の入力データＤ＿ＩＮとなる。そのため、サンプリングＳＰ４のタイミングにおける入力データＤ＿ＩＮのノイズは、サンプリングＳＰ６のタイミングにおける出力データＤ＿ＯＵＴに反映されない。サンプリングＳＰ１５のタイミングにおいて入力データＤ＿ＩＮに重畳したノイズも同様に、サンプリングＳＰ１７のタイミングにおける出力データＤ＿ＯＵＴに反映されない。したがって、図４に示すように、出力データＤ＿ＯＵＴは、ノイズが重畳しない正弦波となる。
【００２４】
以上説明したように、本実施形態のフィルタ回路１によれば、２クロック前の入力データをノイズと認識しない場合には、その２クロック前の入力データをそのまま出力し、２クロック前の入力データをノイズと認識した場合には、その単発ノイズよりも１クロック後の入力データ、すなわち、１クロック前の入力データを出力する。したがって、このフィルタ回路１では、単発ノイズが完全に除去されることになる。
【００２５】
＜第２の実施形態＞
以下、本発明のフィルタ回路の他の実施形態を図面に関連付けて説明する。
第１の実施形態のフィルタ回路１は、上述したように、単発ノイズが発生した場合、１クロック前の入力データをそのまま出力するため、その単発ノイズは完全に除去されるものの、単発ノイズが発生したタイミングの前後において、出力データが滑らかに変化しない場合がある。たとえば、刻々と変化する入力データに対してノイズが重畳する場合、たとえば、第１の実施形態の第２の動作例に示したように、正弦波の入力データに対してノイズが重畳する場合には、そのノイズの発生タイミングの前後の出力データが滑らかに変化しない。本実施形態では、この点を改善するようにしたフィルタ回路について説明する。
【００２６】
［フィルタ回路２の構成］
先ず、図５を参照して、フィルタ回路２の構成を説明する。図５は、本実施形態のフィルタ回路２の回路図である。なお、図５では、図１に示したフィルタ回路１と同一の部位については同一の符号を付し、以下では重複説明を行わない。
本実施形態のフィルタ回路２は、上述したフィルタ回路１に対して、中間データ演算器としての平均値演算器（ＡＶＥ）２２が追加される。この平均値演算器２２は、２入力のデータの平均値を算出し、データＳ２２として出力する。この平均値演算器２２の２入力端子の一方は入力端子ＩＮと接続される。平均値演算器２２の２入力端子の他方は出力端子ＯＵＴと接続され、データＤ＿ＯＵＴが帰還される。
【００２７】
［フィルタ回路２の動作］
次に、本実施形態のフィルタ回路２の動作について説明する。
フィルタ回路２において、Ｄフリップフロップ１０の出力データＳ１０は、フィルタ回路１の入力データＤ＿ＩＮに対して１クロック分遅延したデータとなる。Ｄフリップフロップ１０の出力データＤ＿ＯＵＴは、セレクタ１８の出力データＳ１８に対して１クロック分遅延したデータとなる。このデータＤ＿ＯＵＴが減算器１２，１４および平均値演算器２２に帰還される。したがって、たとえば、ある時点における入力データＤ＿ＩＮ（Ｎ）に対して、１クロック前の入力データをＤ＿ＩＮ（Ｎ−１）、２クロック前の入力データをＤ＿ＩＮ（Ｎ−２）、…、というように表記すると、ある時点における出力データＤ＿ＯＵＴ（Ｎ）は、下記（１）および（２）の通り表すことができる。
【００２８】
（１）｜Ｄ＿ＯＵＴ（Ｎ−１）−Ｄ＿ＩＮ（Ｎ−１）｜＜｜Ｄ＿ＯＵＴ（Ｎ−１）−Ｄ＿ＩＮ（Ｎ−２）｜が成立するときには、
Ｄ＿ＯＵＴ（Ｎ）＝（Ｄ＿ＩＮ（Ｎ−１）＋Ｄ＿ＯＵＴ（Ｎ−１））／２である。
（２）｜Ｄ＿ＯＵＴ（Ｎ−１）−Ｄ＿ＩＮ（Ｎ−１）｜≧｜Ｄ＿ＯＵＴ（Ｎ−１）−Ｄ＿ＩＮ（Ｎ−２）｜が成立するときには、Ｄ＿ＯＵＴ（Ｎ）＝Ｄ＿ＩＮ（Ｎ−２）である。
【００２９】
すなわち、このフィルタ回路２では、１クロック前の出力データと、１クロック前の入力データおよび２クロック前の入力データの双方との差分絶対値を比較し、１クロック前との差分絶対値が２クロック前との差分絶対値以上であるときには、２クロック前の入力データを現在の出力データとする。一方、１クロック前との差分絶対値が２クロック前との差分絶対値よりも小さいときには、１クロック前の入力データと１クロック前の出力データとの平均値を現在の出力データとする。
したがって、このフィルタ回路２では、ノイズが発生しない場合には、２クロック前の入力データがそのまま出力され（上記（２））、１サンプリング分に相当する単発ノイズが発生した場合には、その単発ノイズよりも１クロック後の入力データ、すなわち、１クロック前の入力データと、１クロック前の出力データとの平均値が出力される（上記（１））。それゆえ、このフィルタ回路１では、単発ノイズが完全に除去され、かつ、ノイズ発生前後の出力データが滑らかに変化することになる。
【００３０】
［動作例］
以下、このフィルタ回路２の動作例について図６および図７を参照して説明する。この動作例では、正弦波の入力データＤ＿ＩＮに対して単発ノイズが重畳された場合の例である。図６は、各サンプリング（ＳＰ１，ＳＰ２，…）における入力データＤ＿ＩＮ、Ｄフリップフロップ１０の出力データＳ１０、出力データＤ＿ＯＵＴの値を表す図である。図７は、図６の各データの値を示す波形図である。この正弦波は、図７に示すように、第１の実施形態の第２の動作例（図４参照）と同一である。すなわち、周期が６ｍｓ、振幅が０．１の正弦波の入力データＤ＿ＩＮに対して、単発ノイズがサンプリングＳＰ４およびＳＰ１５において重畳している（それぞれ値が「０．５」および「−０．５」）。
【００３１】
この動作例において、単発ノイズが重畳しないタイミング、たとえばサンプリングＳＰ１〜ＳＰ５のタイミングの出力データＤ＿ＯＵＴは、図６に示すように、１クロック前のデータＳ１０、すなわち、２クロック前の入力データＤ＿ＩＮとなる。
【００３２】
一方、サンプリングＳＰ４のタイミングにおいて入力データＤ＿ＩＮにノイズが重畳すると、その２クロック先のサンプリングＳＰ６のタイミングでは、出力データＤ＿ＯＵＴは、１クロック前の入力データＤ＿ＩＮ（＝０．０７１７３６）と、１クロック前の出力データＤ＿ＯＵＴ（＝０．０５６４６４）との平均（＝０．０６４１）となる。そのため、サンプリングＳＰ４のタイミングにおける入力データＤ＿ＩＮのノイズがフィルタ回路１の出力データＤ＿ＯＵＴに反映されないとともに、その前後の出力データＤ＿ＯＵＴ（サンプリングＳＰ５〜ＳＰ７）の変化が滑らかになる。サンプリングＳＰ１５のタイミングにおいて入力データＤ＿ＩＮにノイズが重畳した場合も同様である。
結果として、第１の実施形態の第２の動作例（図４）の出力データＤ＿ＯＵＴの波形よりも、図７に示す出力データＤ＿ＯＵＴの波形が特にノイズ発生前後において滑らかなものとなる。
【００３３】
以上説明したように、本実施形態のフィルタ回路２は、第１の実施形態と同様、１クロック前の出力データと、１クロック前の入力データおよび２クロック前の入力データの双方との差分絶対値を比較するが、１クロック前との差分絶対値が２クロック前との差分絶対値よりも小さいときには、１クロック前の入力データと１クロック前の出力データとの平均値を現在の出力データとする点が第１の実施形態と異なる。したがって、このフィルタ回路２では、単発ノイズが完全に除去されるとともに、ノイズ発生前後の出力データが滑らかに変化することになり、刻々と変化する入力データに対してノイズが重畳する場合に特に効果がある。
【００３４】
以上、本発明の実施の形態を詳述してきたが、具体的な構成及びシステムは本実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更や、他のシステムへの適応なども含まれる。
たとえば、上記第２の実施形態では、２入力のデータの平均値を算出する平均値演算器２２を設けたが、平均値を算出することに限られない。１クロック前の入力データと１クロック前の出力データとの中間の値をとることで、同様に、ノイズ発生前後の出力データが滑らかに変化するという効果が得られる。但し、フィルタ回路の回路構成が最も簡易となるため、平均値演算器２２を適用することが好ましい。
【図面の簡単な説明】
【００３５】
【図１】第１の実施形態のフィルタ回路の回路図である。
【図２】第１の実施形態のフィルタ回路の第１の動作例を説明するためのタイミングチャートである。
【図３】第１の実施形態のフィルタ回路の第２の動作例におけるデータの変化を示す図である。
【図４】第１の実施形態のフィルタ回路の第２の動作例における入出力データの変化を示す波形図である。
【図５】第２の実施形態のフィルタ回路の回路図である。
【図６】第２の実施形態のフィルタ回路の動作例におけるデータの変化を示す図である。
【図７】第２の実施形態のフィルタ回路の動作例における入出力データの変化を示す波形図である。
【符号の説明】
【００３６】
１，２…フィルタ回路
１０…Ｄフリップフロップ（第１遅延器）
２０…Ｄフリップフロップ（第２遅延器）
１２…減算器（第１減算器）
１４…減算器（第２減算器）
１６…比較器
１８…セレクタ
２２…平均値演算器（中間データ演算器）
【図１】
2008104039.tif 000003
【図２】
2008104039.tif 000004
【図３】
2008104039.tif 000005
【図４】
2008104039.tif 000006
【図５】
2008104039.tif 000007
【図６】
2008104039.tif 000008
【図７】
2008104039.tif 000009