(57)【要約】【課題】  増幅器を有する回路の消費電力を低減する技術を提供する。【解決手段】  電流供給回路８０は、パイプライン型ＡＤコンバータ回路１０を構成する演算増幅器３０ａおよび３０ｂにバイアス電流を供給する。電流切換回路７０が、電流制御手段１００からの電流制御信号に応じて、出力する電流を切り換えることにより、バイアス回路５０からトランジスタ４０を介して演算増幅器３０に供給される電流が切り換えられる。高周波動作を行う場合は、その動作に十分な電流を供給し、低周波動作を行う場合は、供給する電流の電流値を低く切り換える。【選択図】  図１
2008072742.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された複数のサブＡＤ変換回路と、
サブＡＤ変換回路間に挿設され、次段のサブＡＤ変換回路への入力信号を増幅する増幅器と、
前記増幅器の動作周波数の切換に応じて発せられた電流制御信号を受けて、前記増幅器に供給する電流を切り換える電流切換手段と、
を備えることを特徴とするＡＤ変換装置。
【請求項２】
複数の増幅器と、
前記増幅器の動作周波数の切換に応じて、前記増幅器に供給すべき電流を制御する電流制御手段と、
前記電流制御手段より発せられた電流制御信号を受けて、前記複数の増幅器に供給する電流を切り換える電流切換手段と、
を備えることを特徴とする電子機器。
【請求項３】
直列に接続された複数のサブＡＤ変換回路と、サブＡＤ変換回路間に挿設され、次段のサブＡＤ変換回路への入力信号を増幅する増幅器と、前記増幅器に供給する電流を切り換える電流切換手段と、を含むＡＤ変換装置と、
前記増幅器の動作周波数を切り換える周波数制御手段と、
前記増幅器の動作周波数の切換に応じて、前記増幅器に供給すべき電流を制御する電流制御信号を前記電流切換手段に発する電流制御手段と、を備え、
前記周波数制御手段は、前記ＡＤ変換装置が、複数の系列の入力信号を時分割で変換するとき、前記入力信号の系列の数に応じて前記動作周波数を切り換えることを特徴とする電子機器。
【請求項４】
前記周波数制御手段は、前記入力信号の系列の数が多いほど、前記動作周波数を高くし、
前記電流制御手段は、前記動作周波数が高いほど、前記増幅器に供給する電流を大きくすることを特徴とする請求項３に記載の電子機器。
【請求項５】
複数のアンテナと、
直列に接続された複数のサブＡＤ変換回路と、サブＡＤ変換回路間に挿設され、次段のサブＡＤ変換回路への入力信号を増幅する増幅器と、前記増幅器に供給する電流を切り換える電流切換手段と、を含むＡＤ変換装置と、
前記増幅器の動作周波数を切り換える周波数制御手段と、
前記増幅器の動作周波数の切換に応じて、前記増幅器に供給すべき電流を制御する電流制御信号を前記電流切換手段に発する電流制御手段と、を備え、
前記周波数制御手段は、前記ＡＤ変換装置に、前記複数のアンテナが受信した複数の系列の入力信号を時分割で変換させるとき、前記入力信号の系列の数に応じて前記動作周波数を切り換えることを特徴とする受信装置。
【請求項６】
前記周波数制御手段は、該受信装置が、１つのアンテナによりアナログ信号を受信するモードよりも、複数のアンテナによりダイバーシチ方式でアナログ信号を受信するモードにおいて、前記動作周波数を高くすることを特徴とする請求項５に記載の受信装置。
【請求項７】
前記電流制御手段は、前記動作周波数が高いほど、前記増幅器に供給する電流を大きくすることを特徴とする請求項６に記載の受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気回路に関し、とくに増幅器を有する半導体回路、ＡＤ変換装置、電子機器、受信装置、増幅器に電流を供給する電流供給回路、増幅器に供給する電流を制御する方法に関する。
【背景技術】
【０００２】
入力されたアナログ信号をデジタル信号に変換するための回路の例として、パイプライン型ＡＤコンバータがある。パイプライン型ＡＤコンバータは、低ビットのサブＡＤコンバータを複数段接続したものであり、それぞれのサブＡＤコンバータにより段階的にＡＤ変換を行う。サブＡＤコンバータの段間には演算増幅器が挿設され、次段のサブＡＤコンバータに入力するアナログ信号を増幅する。
【０００３】
パイプライン型ＡＤコンバータを搭載した機器において、一つのパイプライン型ＡＤコンバータを異なる複数の動作周波数で動作させる場合、それらの動作モードのうち、最も厳しい特性、すなわち、最も高い周波数での動作に合わせて回路を設計する必要がある。一般に、パイプライン型ＡＤコンバータの動作周波数が高いほど、それを構成する演算増幅器において多くの消費電流を必要とするので、複数の動作モードのうち最も高い周波数での動作に十分な電流を、全ての動作モードにおいて演算増幅器に供給するよう回路を設計していた。
【特許文献１】特開２００１−２８５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のような回路設計では、動作周波数が低い動作モードで動作させる場合に、必要以上の電流が供給されることとなり、無用な電力を消費していた。
【０００５】
本発明は、そうした課題に鑑みてなされたものであり、その目的は、増幅器を有する回路の消費電力を低減する技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のある態様は制御方法に関する。この方法は、増幅器の動作に必要な電流を供給するとき、その増幅器の動作周波数に応じて、前記電流の値を変化させる。増幅器の動作周波数が高いときは、その動作に十分な電流を供給する一方、増幅器の動作周波数が低いときは、供給する電流を低い電流値の電流に切り換えることにより、消費電力を低減することができる。
【０００７】
本発明の別の態様は、電流供給回路に関する。この電流供給回路は、増幅器の動作に必要な電流を供給する回路において、前記増幅器の動作周波数の切換に応じて発せられた電流制御信号を受けて、前記増幅器に供給する電流を切り換える電流切換手段を備える。
【０００８】
本発明のさらに別の態様は、半導体回路に関する。この半導体回路は、複数の増幅器と、増幅器の動作周波数の切換に応じて発せられた電流制御信号を受けて、前記複数の増幅器に供給する電流を切り換える電流切換手段とを備える。
【０００９】
この半導体回路は、前記複数の増幅器のそれぞれに接続され、増幅器にバイアス電流を供給するバイアス回路をさらに備え、前記電流切換手段は、前記バイアス回路へ出力する電流を切り換えることにより、前記複数の増幅器に供給する電流を切り換えてもよい。
【００１０】
前記電流切換手段は、複数の前記増幅器に供給する電流を統括的に切り換えてもよい。たとえば、一つの電流切換手段により、回路を構成する全ての増幅器を一括して切り換えてもよい。前記電流切換手段は、前記複数の増幅器のそれぞれに対応して設けられ、自身が接続された増幅器に供給する電流を切り換えてもよい。
【００１１】
前記電流切換手段は、並列に設けられた複数の電流経路により構成された回路であり、それぞれの電流経路は、ゲート端子とドレイン端子とを短絡したトランジスタ回路と、スイッチ回路と、を含んでもよい。スイッチ回路のオンオフにより電流経路を選択し、トランジスタ回路の特性により定まる電流を出力させる。スイッチ回路は、ＭＯＳＦＥＴなどにより構成されてもよい。
【００１２】
本発明のさらに別の態様は、ＡＤ変換装置に関する。このＡＤ変換装置は、直列に接続された複数のサブＡＤ変換回路と、サブＡＤ変換回路間に挿設され、次段のサブＡＤ変換回路への入力信号を増幅する増幅器と、前記増幅器の動作周波数の切換に応じて発せられた電流制御信号を受けて、前記増幅器に供給する電流を切り換える電流切換手段と、を備える。
【００１３】
本発明のさらに別の態様は、電子機器に関する。この電子機器は、複数の増幅器と、前記増幅器の動作周波数の切換に応じて、前記増幅器に供給すべき電流を制御する電流制御手段と、前記電流制御手段より発せられた電流制御信号を受けて、前記複数の増幅器に供給する電流を切り換える電流切換手段と、を備える。
【００１４】
本発明のさらに別の態様も、電子機器に関する。この電子機器は、直列に接続された複数のサブＡＤ変換回路と、サブＡＤ変換回路間に挿設され、次段のサブＡＤ変換回路への入力信号を増幅する増幅器と、前記増幅器に供給する電流を切り換える電流切換手段と、を含むＡＤ変換装置と、前記増幅器の動作周波数を切り換える周波数制御手段と、前記増幅器の動作周波数の切換に応じて、前記増幅器に供給すべき電流を制御する電流制御信号を前記電流切換手段に発する電流制御手段と、を備え、前記周波数制御手段は、前記ＡＤ変換装置が、複数の系列の入力信号を時分割で変換するとき、前記入力信号の系列の数に応じて前記動作周波数を切り換えることを特徴とする。
【００１５】
前記周波数制御手段は、前記入力信号の系列の数が多いほど、前記動作周波数を高くし、前記電流制御手段は、前記動作周波数が高いほど、前記増幅器に供給する電流を大きくしてもよい。これにより、増幅器の動作に必要な電流を適切に供給することができる。逆に、前記電流制御手段は、前記動作周波数が低いほど、前記増幅器に供給する電流を小さくしてもよい。これにより、消費電力を低減することができる。尚、このような周波数・電流の制御は、デジタル的なスイッチ切換であり、動的な変更も可能である。即ち、これらの切換は、電子機器システムの動作モード切換に相当し、動作中に例えば低消費電力モードなどに対応して自由に変更可能である。
【００１６】
複数のアンテナと、直列に接続された複数のサブＡＤ変換回路と、サブＡＤ変換回路間に挿設され、次段のサブＡＤ変換回路への入力信号を増幅する増幅器と、前記増幅器に供給する電流を切り換える電流切換手段と、を含むＡＤ変換装置と、前記増幅器の動作周波数を切り換える周波数制御手段と、前記増幅器の動作周波数の切換に応じて、前記増幅器に供給すべき電流を制御する電流制御信号を前記電流切換手段に発する電流制御手段と、を備え、前記周波数制御手段は、前記ＡＤ変換装置に、前記複数のアンテナが受信した複数の系列の入力信号を時分割で変換させるとき、前記入力信号の系列の数に応じて前記動作周波数を切り換えることを特徴とする。
【００１７】
前記周波数制御手段は、該受信装置が、１つのアンテナによりアナログ信号を受信するモードよりも、複数のアンテナによりダイバーシチ方式でアナログ信号を受信するモードにおいて、前記動作周波数を高くしてもよい。前記電流制御手段は、前記動作周波数が高いほど、前記増幅器に供給する電流を大きくしてもよい。
【００１８】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１９】
本発明によれば、増幅器を有する回路の消費電力を低減する技術を提供することができる。
【発明を実施するための最良の形態】
【００２０】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るパイプライン型ＡＤコンバータ回路１０の全体構成を示す。入力端子に入力されたアナログ信号Ｖｉｎは、初段のサブＡＤコンバータ２０ａに入力され、所定のビット数のデジタル信号に変換される。このデジタル信号は、エンコーダ１２およびサブＤＡコンバータ２２ａに出力される。サブＤＡコンバータ２２ａは、サブＡＤコンバータ２０ａから出力されたデジタル信号をアナログ信号に変換する。そして、サブＡＤコンバータ２０ａへの入力信号から、サブＤＡコンバータ２２ａの出力信号を減算した信号を、演算増幅器３０ａにより増幅して、次段のサブＡＤコンバータ２０ｂへの入力信号とする。以上の信号処理を所定の段数繰り返すことにより段階的にＡＤ変換が行われ、最終的に、エンコーダ１２からデジタル信号が出力される。
【００２１】
パイプライン型ＡＤコンバータ回路１０は、パイプライン型ＡＤコンバータ回路１０を構成する演算増幅器３０ａおよび３０ｂにバイアス電流を供給する電流供給回路８０を備える。電流供給回路８０は、それぞれの演算増幅器３０に供給するバイアス電流を切換可能に構成されており、演算増幅器３０ａおよび３０ｂのそれぞれに接続されたバイアス回路５０ａおよび５０ｂ、バイアス回路５０ａおよび５０ｂのそれぞれと演算増幅器３０ａおよび３０ｂのそれぞれとの間に接続されたトランジスタ４０ａおよび４０ｂ、定電流源６０、および電流切換回路７０を含む。
【００２２】
電流切換回路７０は、電流制御手段１００からの電流制御信号に応じて、定電流源６０から供給される電流を異なる複数の電流値に切り換えて、バイアス回路５０ａおよび５０ｂに出力する。バイアス回路５０ａおよび５０ｂにより調整された電流は、それぞれ、トランジスタ４０ａおよび４０ｂのゲート電極へ入力される。トランジスタ４０ａおよび４０ｂのゲート電極への電流の変化に応じて、ソース−ドレイン間に流れる電流が変化するため、演算増幅器３０ａおよび３０ｂの消費電流が切り換えられる。本実施の形態では、電流切換回路７０が、複数の演算増幅器３０ａおよび３０ｂへ供給する電流を統括的に切り換える。すなわち、一つの電流切換回路７０により、パイプライン型ＡＤコンバータ回路１０を構成する全ての演算増幅器３０のバイアス電流が一括して切り換えられる。
【００２３】
電流制御手段１００は、パイプライン型ＡＤコンバータ回路１０に要求される動作周波数に応じて、電流切換回路７０に電流制御信号を送る。一般に、パイプライン型ＡＤコンバータ回路１０を構成する演算増幅器３０に供給するバイアス電流が高いほど、演算増幅器３０のスルーレートが高くなり、高周波のＡＤ変換を実現することができる。すなわち、パイプライン型ＡＤコンバータ回路１０を高周波で動作させる場合は、その動作に十分なバイアス電流を供給する必要がある一方、低周波で動作させる場合は、高周波の場合よりも少ない電流を供給すれば十分である。そのため、本実施の形態の電流供給回路８０では、パイプライン型ＡＤコンバータ回路１０において、高周波のＡＤ変換が要求されると
きは、その動作に十分なバイアス電流を供給する一方、低周波のＡＤ変換を行う場合は、バイアス電流の値を低く切り換えることにより、消費電力を削減する。これにより、動作周波数に応じて適切なバイアス電流を供給することができるので、無用な消費電流を削減し、動作周波数にかかわらず一定のバイアス電流を供給する従来の回路に比べて消費電力を軽減することができる。
【００２４】
たとえば、パイプライン型ＡＤコンバータ回路１０を組み込んだ電子機器の動作モードに応じて、パイプライン型ＡＤコンバータ回路１０の動作周波数を切り換える場合、電流制御手段１００は、電子機器の動作モードを制御するプログラムであってもよい。このとき、電流制御手段１００は、ハードウエア的には、ＣＰＵやメモリなどの構成で実現できる。電流制御手段１００は、高周波のＡＤ変換を要する動作モードの場合は、高いスルーレートを実現するのに必要な電流を出力する旨の電流制御信号を電流切換回路７０に送る。また、低周波のＡＤ変換を行う動作モードの場合は、高周波動作に要する電流よりも低い値の電流を出力する旨の電流制御信号を電流切換回路７０に送る。このような構成によれば、パイプライン型ＡＤコンバータ回路１０に要求される動作周波数の変化に合わせて、バイアス電流を動的に制御し、平均消費電力を削減することができる。電流制御手段１００は、システムレジスタなどのハードウエアにより実現されてもよい。
【００２５】
電流制御手段１００は、バイアス電流の値を静的に切り換えるものであってもよい。たとえば、パイプライン型ＡＤコンバータ回路１０の動作周波数に設計変更が生じた場合に、変更後の動作周波数での動作に適したバイアス電流を設定可能とするために、予め複数の電流値のバイアス電流を供給可能な電流供給回路８０を設けておく。そして、最終的に動作周波数が決定された後に、適切なバイアス電流を供給するように電流切換回路７０に電流制御信号を与える。この場合、電流制御手段１００は、ディップスイッチなどの切換スイッチであってもよいし、ファームウエアまたはドライバなどのプログラムであってもよい。電流切換回路７０のスイッチ素子をディップスイッチにより構成し、外部から切換可能としてもよい。ファームウエアなどのプログラムは、装置の製造後に外部から更新することも可能である。これにより、装置の製造後であっても、パイプライン型ＡＤコンバータ回路１０の動作周波数の変更に対応して、適切なバイアス電流を設定し、無用な電力消費を抑えることができる。
【００２６】
図２は、電流切換回路７０の回路構成の例を示す。電流切換回路７０は、定電流源６０より供給される電流を入力端子７１から入力し、出力端子７７からバイアス回路５０へ電流を出力する。入力端子７１と出力端子７７の間には、並列に接続された２つの電流経路が設けられており、第１の経路には、入力端子７１側から、スイッチ素子７２ａ、トランジスタ７６ａ、およびスイッチ素子７４ａが、この順序で接続されており、第２の経路には、同様に、スイッチ素子７２ｂ、トランジスタ７６ａ、およびスイッチ素子７４ｂが、この順序で接続されている。それぞれのトランジスタ７６ａおよび７６ｂは、ソース電極が接地され、ゲート電極とドレイン電極が短絡されており、整流作用を有する負荷抵抗として機能する。すなわち、特性の異なるトランジスタ７６ａおよび７６ｂを用いることにより、第１の経路と第２の経路とで異なる電流を出力することができる。
【００２７】
スイッチ素子７２ａ、７２ｂ、７４ａ、および７４ｂのオンオフにより、電流の経路が選択され、出力する電流が切り換えられる。経路選択だけでなく、全てのスイッチ素子７２ａ、７２ｂ、７４ａ、および７４ｂをオンにして、トランジスタ７６ａと７６ｂの特性を変えていてもよい。スイッチ素子７２ａ、７２ｂ、７４ａ、および７４ｂは、実際には、ＭＯＳＦＥＴなどにより実現してもよく、これらのＭＯＳＦＥＴに、電流制御手段１００からの電流制御信号を入力し、スイッチのオンオフを制御してもよい。図２では、２種の電流値に切換可能な例を示しているが、もちろん、３種以上の経路を設けてもよい。また、可変抵抗器などを用いて、電流値を連続的に制御可能としてもよい。
【００２８】
図３は、バイアス回路５０の回路構成の例を示す。バイアス回路５０は、４つのトランジスタ５２、５４、５６、および５８から構成され、電流切換回路７０から入力端子５１に入力された電流を調整して、出力端子５９からトランジスタ４０へ出力する。図３に示したバイアス回路５０は一例であり、任意のバイアス回路を適用可能である。
【００２９】
図４は、演算増幅器３０の回路構成の例を示す。演算増幅器３０は、トランジスタ４０を介してバイアス回路５０からバイアス電流入力端子３１に入力されたバイアス電流により動作し、入力電圧Ｖｉｎとオートゼロ電圧Ｖａｚの差を増幅して、出力電圧Ｖｏｕｔとする。図４では、能動負荷回路により演算増幅器３０を構成した例を示しているが、他の任意の演算増幅器３０を適用可能である。なお、バイアス電流は、演算増幅器３０が理想特性を維持する範囲内で可変に制御されるのが好ましい。
【００３０】
なお、図１に示した回路の任意の組合せをＬＳＩとして構成してもよい。電流制御手段１００をレジスタなどにより実現する場合は、そのレジスタも含めてＬＳＩ化してもよい。
【００３１】
（第２の実施の形態）
図５は、本発明の第２の実施の形態に係るパイプライン型ＡＤコンバータ回路１０の全体構成を示す。第１の実施の形態では、１つの電流切換回路７０により全ての演算増幅器３０に入力するバイアス電流値を切り換えたが、本実施の形態では、演算増幅器３０のそれぞれに対して、バイアス電流値を切り換え可能な電流切換回路７０ａおよび７０ｂが設けられている。図１に示した第１の実施の形態のパイプライン型ＡＤコンバータ回路１０と同様の構成には、同じ符号を付している。以下、第１の実施の形態と異なる部分を中心に説明する。
【００３２】
電流切換回路７０ａおよび７０ｂは、電流制御手段１００からの電流制御信号を受けて、出力する電流の値を切り換え、バイアス回路５０ａおよび５０ｂにそれぞれ供給する。電流切換回路７０ａおよび７０ｂの回路構成は、図２に示した第１の実施の形態の電流切換回路７０の回路構成と同様である。電流制御手段１００は、全ての電流切換回路７０に同じ電流制御信号を送ってもよいし、個々の電流切換回路７０に異なる電流制御信号を送ってもよい。このように、個々の演算増幅器３０に供給するバイアス電流を可変に制御することにより、よりきめ細かい電流制御が可能となる。
【００３３】
（第３の実施の形態）
図６は、本発明の第３の実施の形態に係る受信装置２００の全体構成を示す。受信装置２００は、携帯型のテレビジョン受信装置であり、受信した放送波からＭＰＥＧストリームデータを復号して再生する。受信装置２００は、２本のアンテナ１０２ａ及び１０２ｂを備え、ダイバーシチ方式による受信が可能に構成されている。ダイバーシチ方式で放送波を受信することにより、反射波などによるマルチパス干渉などにより一方のアンテナ１０２ａの受信信号が乱れている場合であっても、他方のアンテナ１０２ｂからの受信信号を利用して適切にＭＰＥＧストリームデータを復号することができる。
【００３４】
アンテナ１０２ａにより受信された放送信号は、帯域通過フィルタ（Band Pass Filter：ＢＰＦ）１０４ａにより帯域制限され、低ノイズ増幅器（Low Noise Amplifier：ＬＮＡ）１０６ａにより増幅され、周波数変換ＩＣ１１０に入力される。周波数変換ＩＣ１１０では、周波数発生回路１２２及び移相器１１６ａにより発生された直交局部発振信号が混合器１１２ａ及び１１４ａにより放送信号に乗算され、ダイレクト・コンバージョン方式により、互いに直交するＩベースバンド信号及びＱベースバンド信号に変換される。Ｉベースバンド信号及びＱベースバンド信号は、それぞれ低域通過フィルタ１１８ａ及び１
２０ａにより高調波成分を除去されて、直交周波数分割多重（Orthogonal Frequency Division Multiplexing：ＯＦＤＭ）復調ＬＳＩ１３０のサンプルホールド回路１３２ａ及び１３４ａに入力される。
【００３５】
アンテナ１０２ｂにより受信された放送信号も、同様に、帯域通過フィルタ１０４ｂにより帯域制限され、低ノイズ増幅器１０６ｂにより増幅され、周波数変換ＩＣ１１０に入力される。周波数変換ＩＣ１１０では、周波数発生回路１２２及び移相器１１６ｂにより発生された直交局部発振信号が混合器１１２ｂ及び１１４ｂにより放送信号に乗算され、ダイレクト・コンバージョン方式により、互いに直交するＩベースバンド信号及びＱベースバンド信号に変換される。Ｉベースバンド信号及びＱベースバンド信号は、それぞれ低域通過フィルタ１１８ｂ及び１２０ｂにより高調波成分を除去されて、ＯＦＤＭ復調ＬＳＩ１３０のサンプルホールド回路１３２ｂ及び１３４ｂに入力される。
【００３６】
ＯＦＤＭ復調ＬＳＩ１３０では、２つのアンテナ１０２ａ及び１０２ｂにより受信された放送信号からそれぞれ得られたＩベースバンド信号及びＱベースバンド信号の、計４系列の信号が、パイプライン型ＡＤコンバータ回路１０によりデジタル信号に変換され、ＯＦＤＭ復調回路１４０により復調される。さらに、デインタリーブ回路１４２により周波数方向又は時間方向に並べ替え処理されたサブキャリアが元の順番にデインタリーブされ、誤り訂正回路１４４により誤り訂正処理が施されて、ＭＰＥＧデータが出力される。
【００３７】
ここで、本実施の形態では、４系列の信号をＡＤ変換するために４つのＡＤコンバータ回路を設けるのではなく、第１又は第２の実施の形態のパイプライン型ＡＤコンバータ回路１０を利用して、時分割で４系列の信号をＡＤ変換する。そのため、４つのサンプルホールド回路１３２ａ、１３４ａ、１３２ｂ及び１３４ｂにホールドされたアナログ信号は、アナログセレクタ（パラレル−シリアル変換）１３６により１信号ずつ選択されてパイプライン型ＡＤコンバータ回路１０に入力される。また、パイプライン型ＡＤコンバータ回路１０から時分割で出力されるデジタル信号は、デジタルセレクタ（シリアル−パラレル変換）１３８により元の４系列の信号に分けられ、それぞれの信号がＯＦＤＭ復調回路１４０に入力される。このような構成により、回路規模を低減し、装置の小型化、軽量化、低コスト化を実現することができる。
【００３８】
ダイバーシチ方式は、高品質な信号の伝送を可能にする一方で、上記のように複数の信号処理系が必要となるので、一般に、回路規模及び消費電力が増大する。本実施の形態では、１本のアンテナ１０２ａのみで放送波を受信する通常モードと、２本のアンテナ１０２ａ及び１０２ｂによりダイバーシチ方式で放送波を受信するダイバーシチモードの間で、受信モードを切り換え可能とすることにより、消費電力の増大を抑える。
【００３９】
通常モードでは、２系列の信号をＡＤ変換すればよいが、ダイバーシチモードでは、同じ時間内に４系列の信号をＡＤ変換する必要がある。したがって、ダイバーシチモードのときは通常モードに比べて倍の周波数でパイプライン型ＡＤコンバータ回路１０を動作させる。例えば、通常モードでは、クロック発生回路１４６から４ＭＨｚのクロックをパイプライン型ＡＤコンバータ回路１０に供給し、ダイバーシチモードでは、クロック発生回路１４６から８ＭＨｚのクロックをパイプライン型ＡＤコンバータ回路１０に供給する。これにより、いずれの場合も、２ＭＨｚの周波数で各信号をＡＤ変換しているのと等価になる。
【００４０】
制御部１５０は、通常モードとダイバーシチモードの間での受信モードの切り換えを制御する。制御部１５０は、ダイバーシチモードにおいては、サンプルホールド回路１３２ｂ及び１３４ｂをオンにするとともに、クロック発生回路１４６に、例えば８ＭＨｚのクロック信号を発生させる。制御部１５０は、通常モードにおいては、サンプルホールド回
路１３２ｂ及びサンプルホールド回路１３４ｂをオフにするとともに、クロック発生回路１４６に、例えば４ＭＨｚのクロック信号を発生させる。すなわち、制御部１５０は、周波数制御手段として機能する。
【００４１】
パイプライン型ＡＤコンバータ回路１０の電流制御手段１００は、制御部１５０から、パイプライン型ＡＤコンバータ回路１０に要求される動作周波数の指示を受け、電流切換回路７０に電流制御信号を送る。具体的には、ダイバーシチモードにおいて、パイプライン型ＡＤコンバータ回路１０を高周波、例えば８ＭＨｚで動作させる場合は、その動作に十分なバイアス電流を演算増幅器３０へ供給させ、通常モードにおいて、パイプライン型ＡＤコンバータ回路１０を低周波、例えば４ＭＨｚで動作させる場合は、ダイバーシチモードに比べて小さいバイアス電流を演算増幅器３０へ供給させる。これにより、消費電力を低減することができる。
【００４２】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、そうした例を述べる。
【００４３】
実施の形態では、増幅器を有する半導体回路の例として、パイプライン型ＡＤコンバータについて説明したが、ストレージ用途のフロントエンド回路など、増幅器を有する任意の半導体回路に本発明の技術を適用可能である。たとえば、ストレージ用途のフロントエンド回路の場合、読み出しまたは書き込みの速度に応じて、演算増幅器に供給する電流量を制御することにより、消費電力を低減することができる。
【００４４】
実施の形態では、複数の増幅器を有するパイプライン型ＡＤコンバータを例にとって説明したが、１つの増幅器を有する半導体回路にも本発明の技術を適用可能である。また、実施の形態では、演算増幅器を例にとって説明したが、ＲＦアンプなど、任意の増幅器にも本発明の技術を適用可能である。
【図面の簡単な説明】
【００４５】
【図１】第１の実施の形態に係るパイプライン型ＡＤコンバータの回路構成を示す図である。
【図２】電流切換回路の回路構成の例を示す図である。
【図３】バイアス回路の回路構成の例を示す図である。
【図４】演算増幅器の回路構成の例を示す図である。
【図５】第２の実施の形態に係るパイプライン型ＡＤコンバータの回路構成を示す図である。
【図６】第３の実施の形態に係る受信装置の全体構成を示す図である。
【符号の説明】
【００４６】
１０  パイプライン型ＡＤコンバータ回路、２０  サブＡＤコンバータ、２２  サブＤＡコンバータ、３０  演算増幅器、４０  トランジスタ、５０  バイアス回路、６０  定電流源、７０  電流切換回路、７２  スイッチ素子、７４  スイッチ素子、７６  トランジスタ、８０  電流供給回路、１００  電流制御手段、１０２ａ，１０２ｂ  アンテナ、１２２  周波数発生回路、１３６  アナログセレクタ、１３８  デジタルセレクタ、１４０  ＯＦＤＭ復調回路、１４２  デインタリーブ回路、１４４  誤り訂正回路、１４６  クロック発生回路、１５０  制御部、２００  受信装置。
【図１】
2008072742.tif 000003
【図２】
2008072742.tif 000004
【図３】
2008072742.tif 000005
【図４】
2008072742.tif 000006
【図５】
2008072742.tif 000007
【図６】
2008072742.tif 000008