(57)【要約】【課題】低電圧の動作環境でフォトダイオードのリセット電圧の減少、トランスファートランジスタの動作条件変化、及びピクセル間の特性の不一致により発生する暗電流、固定パターン雑音、イメージラグを減少させ、フォトダイオードのウェルキャパシティを増加させる。【解決手段】本発明のイメージセンサは、２つ以上のゲート電極で構成されたトランスファートランジスタを特徴とする。また、フォトダイオードと最も隣接するゲート電極の下部のチャネルに光電荷が移動する時、拡散ノードと隣接するトランスファーゲート電極をターンオフ状態で維持して、フォトダイオードから光電荷が放出される時、拡散ノードが光電荷の放出程度に及ぼす影響を除去することを特徴とする。さらに、フォトダイオード内の電荷の効果的な放出と拡散ノードへの移動を容易にすることを他の特徴とする。【選択図】図３Ａ
2008104199.tif 000002
【特許請求の範囲】
【請求項１】
光により生成される光誘発電荷を生成する受光素子と、
前記光誘発電荷を拡散ノードに伝達し、前記受光素子と前記拡散ノードとの間に異なる位置に形成される２つ以上のゲート電極を備えるトランスファートランジスタと、を含むイメージセンサ内においての前記トランスファートランジスタ駆動方法であって、
前記受光素子に近いゲート電極のターンオン電圧が少なくとも１つの他の電極のターンオン電圧より先に印加されることを特徴とするトランスファートランジスタ駆動方法。
【請求項２】
前記トランスファートランジスタは、３つ以上のゲート電極を備えることを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項３】
前記受光素子に近いゲート電極からターンオフ電圧が順次に印加されることを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項４】
前記受光素子に近いゲート電極からターンオン電圧が順次に印加されることを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項５】
前記拡散ノードに最も近いゲート電極を除いたゲート電極に対するターンオン電圧は、同時に印加されることを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項６】
前記受光素子に最も近いゲート電極のターンオン区間は、他のゲート電極のターンオン区間より長いことを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項７】
前記拡散ノードに３番目で近いゲート電極にターンオフ電圧が完全に印加された後、前記拡散ノードに最も近いゲート電極にターンオン電圧が印加され、
前記拡散ノードに最も近いゲート電極にターンオン電圧が完全に印加された後、前記拡散ノードに２番目で近いゲート電極にターンオフ電圧が印加され、
前記拡散ノードに２番目で近いゲート電極にターンオフ電圧が完全に印加された後、前記拡散ノードに最も近いゲート電極にターンオフ電圧が印加されることを特徴とする請求項２に記載のトランスファートランジスタ駆動方法。
【請求項８】
いずれか１つのゲート電極のターンオン区間は、隣接ゲート電極のターンオン区間と一部が重なることを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項９】
全ての時点でターンオン電圧が印加された状態のゲート電極の個数は、２つ以下であることを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項１０】
前記拡散ノードに最も近いゲート電極に印加されるターンオン電圧のライジングタイムは、前記受光素子に最も近いゲート電極に印加されるターンオン電圧のライジングタイムより２倍以上であることを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項１１】
前記ゲート電極に印加されるターンオン電圧のフォーリングタイムは、前記受光素子に最も近いゲート電極に印加されるターンオン電圧のライジングタイムより２倍以上であることを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項１２】
前記受光素子に最も近いゲート電極には、最も高いターンオン電圧が印加されることを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項１３】
前記拡散ノードに最も近いゲート電極には、最も低いターンオン電圧が印加されることを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項１４】
前記受光素子に最も近いゲート電極を除いたゲート電極には、２つ以上のレベルを有するターンオン電圧が順次に印加されることを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項１５】
前記受光素子に最も近いゲート電極を除いたゲート電極に印加される最も低いレベルのターンオン電圧は、前記受光素子に最も近いゲート電極を除いた全てのゲート電極またはその一部に対して同時に印加されることを特徴とする請求項１４に記載のトランスファートランジスタ駆動方法。
【請求項１６】
前記受光素子に最も近いゲート電極を除いたゲート電極に印加されるいずれか１つのレベルのターンオン電圧から次のレベルのターンオン電圧へのトランジションは、前記受光素子に最も近いゲート電極を除いた全てのゲート電極またはその一部に対して同時に行われることを特徴とする請求項１４に記載のトランスファートランジスタ駆動方法。
【請求項１７】
前記受光素子に最も近いゲート電極に印加される電圧がターンオン電圧からターンオフ電圧にスイッチングされる時、
前記受光素子に最も近いゲート電極を除いたゲート電極の全部または一部に印加される電圧がいずれか１つのレベルのターンオン電圧から次のレベルのターンオン電圧に同時にスイッチングされることを特徴とする請求項１４に記載のトランスファートランジスタ駆動方法。
【請求項１８】
前記受光素子に最も近いゲート電極に印加されるターンオフ電圧は、他のゲート電極に印加されるターンオフ電圧より低いレベルを有することを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項１９】
前記受光素子に最も近いゲート電極に印加されるターンオフ電圧は、負の電位を有することを特徴とする請求項１８に記載のトランスファートランジスタ駆動方法。
【請求項２０】
前記受光素子に最も近いゲート電極及び前記拡散ノードに最も近いゲート電極を除いたゲート電極に印加されるターンオフ電圧は、グランド電圧と前記トランスファートランジスタのしきい電圧との間のレベルを有することを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項２１】
前記イメージセンサは、
前記受光素子及び前記拡散ノードをリセットさせるためのリセットトランジスタをさらに含み、
前記トランスファートランジスタは、
前記受光素子で生成された電荷を伝送するためのトランスファー区間及び前記受光素子及び前記拡散ノードをリセットさせるためのリセット区間でターンオンされ、
前記トランスファー区間のための動作の時、一部のゲート電極は、前記リセットトランジスタがターンオフされる前にターンオンされ、
前記拡散ノードに最も近いゲート電極は、前記リセットトランジスタがターンオフされた後、ターンオンされることを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項２２】
前記受光素子に最も近いゲート電極のターンオフが完了した後、前記拡散ノードに最も近いゲート電極がターンオフされ、
前記受光素子に最も近いゲート電極のターンオン時間が、前記拡散ノードに最も近いゲート電極のターンオン時間より長いことを特徴とする請求項１に記載のトランスファートランジスタ駆動方法。
【請求項２３】
光により生成される光誘発電荷を生成する受光素子と、
前記光誘発電荷を拡散ノードに伝達するためのトランスファートランジスタとを備え、
前記トランスファートランジスタは、
前記受光素子領域に隣接するチャネル領域の上部に形成されるＰＤ隣接ゲート電極と、
前記拡散ノード領域に隣接するチャネル領域の上部に形成されるＦＤ隣接ゲート電極と、
前記ＰＤ隣接ゲート電極と前記ＦＤ隣接ゲート電極との間に、前記ＰＤ隣接ゲート電極及び前記ＦＤ隣接ゲート電極と絶縁された状態で形成される中間ゲート電極と
を含むことを特徴とするイメージセンサ。
【請求項２４】
前記ＰＤ隣接ゲート電極と前記中間ゲート電極との間及び／または前記中間ゲート電極と前記ＦＤ隣接ゲート電極との間に、他のゲート電極と絶縁された１つ以上の追加ゲート電極が形成されることを特徴とする請求項２３に記載のイメージセンサ。
【請求項２５】
前記トランスファートランジスタのゲート電極のうち少なくとも１つは、隣接するゲート電極と一部の領域が互いに上下に重なることを特徴とする請求項２３に記載のイメージセンサ。
【請求項２６】
前記ＦＤ隣接ゲート電極のゲート幅または広さが、他のゲート電極の幅または広さより小さいことを特徴とする請求項２３に記載のイメージセンサ。
【請求項２７】
請求項１乃至２２のいずれかに記載のトランスファートランジスタ駆動方法を行う制御部をさらに含むことを特徴とする請求項２３に記載のイメージセンサ。
【請求項２８】
光により生成される光誘発電荷を生成する受光素子と、
前記光誘発電荷を拡散ノードに伝達し、且つ前記受光素子領域に隣接するチャネル領域の上部に形成される第１ゲート電極と、
前記拡散ノード領域に隣接するチャネル領域の上部に形成され、前記第１ゲート電極と絶縁された第２ゲート電極と、を備えるトランスファートランジスタとを含み、
請求項１乃至２１のいずれかに記載のトランスファートランジスタ駆動方法を行う制御部をさらに含むことを特徴とするイメージセンサ。
【請求項２９】
前記第２ゲート電極のゲート幅または広さが、前記第１ゲート電極の幅または広さより小さいことを特徴とする請求項２８に記載のイメージセンサ。
【請求項３０】
前記第１ゲート電極及び前記第２ゲート電極は、一部の領域が互いに上下に重なることを特徴とする請求項２８に記載のイメージセンサ。
【請求項３１】
前記第１ゲート電極と前記第２ゲート電極との間に少なくとも１つ以上の追加ゲート電極が形成されることを特徴とする請求項２８に記載のイメージセンサ。
【請求項３２】
光により生成される光誘発電荷を生成する受光素子と、
前記光誘発電荷を拡散ノードに伝達し、少なくとも２つ以上のゲート電極を有するトランスファートランジスタとを含むイメージセンサにおいて、
前記受光素子が蓄積できる光誘発電荷の最大電荷量より前記ゲート電極による平衡チャネル電荷の量がさらに大きくて、
前記受光素子から光電荷の放出の時、前記ゲート電極によるチャネルがディップデプリーション状態で動作することを特徴とするイメージセンサ。
【請求項３３】
前記受光素子に隣接するトランスファートランジスタを除いた少なくとも１つのゲート電極によるチャネルは、ディップデプリーション状態で動作しないことを特徴とする請求項３２に記載のイメージセンサ。
【請求項３４】
前記拡散ノードに最も近いゲート電極によるチャネルは、ディップデプリーション状態で動作しないことを特徴とする請求項３３に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ及びその駆動方法に関し、より詳細には、フォトダイオードのリセットとフォトダイオード内の電荷トランスファー時に使われるトランスファートランジスタに関する。
【背景技術】
【０００２】
イメージセンサは、大きくＣＣＤセンサとＣＭＯＳイメージセンサとに分けられ、これらの装置は、基本的にシリコンバンドギャップより大きいエネルギーの光によって生成された電子−ホールの対を利用するが、一般的にいずれか一方（電子またはホール）を集めることによって、照射された光の量を推定する技法を利用している。
【０００３】
ＣＭＯＳイメージセンサは、各々の感光ピクセルの内部で一般的なＣＭＯＳ素子の場合と同様にフォトダイオード及びトランジスタを具現することによって、既存のＣＭＯＳ半導体製造工程をほぼそのまま使用しているため、必ず別途のチップでイメージ信号処理部を有しなければならないＣＣＤに比べてピクセル外部ブロックにイメージ信号処理及び検出のための回路を一体化して集積することができ、低電圧動作が可能であり、且つ製造コストが低いという長所がある。
【０００４】
一般的に使われるＣＭＯＳイメージセンサは、１つの感光ピクセルを構成するトランジスタの数によって４−トランジスタピクセル構造と３−トランジスタピクセル構造とに分けられる。フィルファクター（fill factor）と製造コストの観点から、３−トランジスタピクセル構造が長所を有するにもかかわらず、受光部と検出部とを分離させ、表面を除いたシリコンバルクで受光部を形成することによって、光に対する応答性、敏感度が高く、暗電流、雑音などに強い４−トランジスタピクセル構造が一般的に使われている。
【０００５】
一般的な４−トランジスタピクセル構造を図１に示した。前記４−トランジスタピクセル構造は、４つのトランジスタからなる構造であって、光感知手段であるフォトダイオードＰＤと４つのＮＭＯＳトランジスタとが１つの単位感光ピクセルを構成する。４つのＮＭＯＳトランジスタのうちトランスファートランジスタＴｘは、フォトダイオードＰＤで生成された光電荷を拡散ノード領域ＦＤに運送する役目をし、リセットトランジスタＲｘは、信号検出のために前記拡散ノード領域ＦＤまたはフォトダイオードＰＤに蓄積されている電荷を排出する役目をし、ドライブトランジスタＤｘは、ソースフォロワートランジスタとしての役目をし、スイッチトランジスタＳｘは、スイッチング／アドレッシングのためのものである。
【０００６】
フォトダイオード領域ＰＤとこれに並列に存在するキャパシタンス１１８とは、受光部を構成し、受光された電子を伝達するトランスファートランジスタＴｘは、光子によって発生した電子を拡散ノード１３１に伝達する役目をする。２次元のイメージを得るために１つの列を選択するためにスイッチトランジスタＳｘのゲート１４１を介して電位を加える方法を取る。特に、各感光ピクセルは、電流源１５０によってバイアスされるが、前記電流源１５０は、ドライブトランジスタＤｘとスイッチトランジスタＳｘを動作させて、拡散ノード１３１の電位を出力ノード１４２から読み出すことができるようにする。
【０００７】
図２Ａは、一般的なフォトダイオードと、トランスファートランジスタ及び拡散ノードの断面図を示す例であり、一般的に、ｐ型基板２０１上に特定の濃度のｎドーピング領域２０２と表面ピンニングのためのｐ＋領域２０３とが受光素子としてのフォトダイオードを構成し、基板２０１の表面に形成されたゲート絶縁膜２０５と、ゲート電極物質２０６と、制御ライン２１０と、側壁絶縁膜２０７とで構成されたトランスファートランジスタは、光電荷の生成と蓄積が生じるｎドーピング領域２０２のリセット及び光電荷の移送に関与するようになる。この時、光電荷を電圧に変換させる役目をする拡散ノード２０４（a）,２０４（b）は、トランスファートランジスタのゲート電極物質２０６とセルフアラインのために通常的に側壁絶縁膜を形成する前にｎ型ドーピング物質を注入した拡張領域２０４（ａ）を有するようになる。
【０００８】
一般的な４−トランジスタイメージセンサにおいてフォトダイオードのリセットとトランスファー動作を行うための一般的なトランスファートランジスタとリセットトランジスタの駆動方法を示すタイミングダイヤグラムを図２Ｂに示す。通常、トランスファートランジスタとリセットトランジスタのターンオン電圧として電源電位Ｖｄｄを使用し、ターンオフ電圧としてグランド電圧を使用する。リセットトランジスタＲＸがターンオンされている状態２３１で、トランスファートランジスタＴＸがターンオンされた区間２３２の間に、フォトダイオードとリセットトランジスタのドレインとの間に低インピーダンスが維持され、フォトダイオードに蓄積された電荷が感光ピクセルの外部に流れ込まれ、フォトダイオードのリセットがなされるようになる。フォトダイオードのリセット後、リセットトランジスタがターンオンされた区間２３５の間に、拡散ノードのリセットがなされ、拡散ノードの電圧が、電源電位Ｖｄｄからリセットトランジスタのしきい電圧（subthreshold voltage）Ｖｔｈを引いた電圧に固定されるようになる。フォトダイオードのリセット２３２区間が終わった後、フォトダイオードが光を受光し、光電荷の生成と蓄積が生じる区間（integration time）２３６の間に、フォトダイオードに蓄積された光電荷は、トランスファートランジスタがターンオン２３３され、ソースフォロワーを構成する拡散ノードに移動し、最終的に外部回路に電圧として現れるようになる。この時、拡散ノードのリセット（２３５区間）がなされた後、出力ノードに現れた拡散ノードの電圧を基準にして光電荷のトランスファー（２３３区間）の以後、出力ノードに現れた拡散ノードの電圧降下で光の強さを感知するようになる。
【０００９】
したがって、４−トランジスタピクセルＣＭＯＳイメージセンサの動作は、フォトダイオードリセット時点以後にフォトダイオードに蓄積された光子誘発キャリアをフローティング拡散ノードにトランスファーさせて、拡散ノードの電圧降下を通じて前記光子誘発キャリアの量を感知するので、この時、蓄積された光子−誘発キャリアの量を正確で且つ均一に感知するためには、一定で且つ均一なトランスファートランジスタのリセット及びトランスファー動作を必要とする。既存の４−トランジスタピクセルにおいてトランスファートランジスタの一定のリセット及びトランスファー動作のために完全リセット型ピンド（pinned）フォトダイオードなど多様な構造が開示されている。前記完全リセット型ピンドフォトダイオードは、フォトダイオードのリセット時、フォトダイオード内の全ての移動可能な電荷が完全に空乏され、これ以上の電位変化がない状態を利用するダイオードを意味する。この場合、理想的には、フローティング拡散ノード電位などの外部バイアス環境に関係なく、フォトダイオード電位が常に一定の値にピンニング（pinning）されるが、これにより、トランスファートランジスタの動作によるリセット及びトランスファー条件は、常に一定となり、リセットとトランスファー条件も同一になる。
【００１０】
しかし、最近、半導体工程及び素子のスケーリング及び消費電力減少のために拡散ノード電位が次第に低くなっている。このような拡散ノード電位の減少によって完全リセット型ピンドフォトダイオードの構造を使用する場合、ピンドフォトダイオードのピンニング電位も低くなるが、前記ピンニング電位が減少する場合、ウェルキャパシティーや光に対するフォトダイオードの応答性のようなピクセルの特性が悪化し、固定パターン雑音が増加することができるので、動作電圧が減少しても、ピンニング電位の減少には限界がある。
【００１１】
電源電位Ｖｄｄとトランジスタターンオン電位が同じ一般的なピクセル駆動条件である場合、フォトダイオードのリセットとトランスファー条件は変わるようになる。フォトダイオードのリセットのためにリセットトランジスタがターンオンされた時、拡散ノードの電圧は、電源電位Ｖｄｄとリセットトランジスタのしきい電圧Ｖｔｈとの差Ｖｄｄ−Ｖｔｈに固定されるようになる。リセットトランジスタとトランスファートランジスタのチャネル形成部分のドーピング濃度が類似しているので、トランスファートランジスタがターンオンされた時、トランスファートランジスタのゲート電圧と拡散ノードの電圧差は、しきい電圧Ｖｔｈとなり、拡散ノードは、ピンチ−オフと線形条件の境界に位置するようになる。したがって、トランスファートランジスタのゲート電圧が印加され、拡散ノードからトランスファートランジスタのチャネルに電子が瞬間的に放出されることができ、これは、フォトダイオードのリセットとトランスファー条件に大きい変化を与えるようになる。また、このような拡散ノードの影響は、工程変数に非常に敏感に変化する（例えば、非特許文献１参照）。
【００１２】
フォトダイオードのリセットとトランスファーの過程でトランスファートランジスタのゲート下部は、トランスファートランジスタのゲートの物理的大きさや動作電圧の大きさに関係なく、トランスファートランジスタにターンオン電圧が印加される瞬間、ディップデプリーション領域を経るようになる。このトランスファートランジスタの下部に形成された瞬間的なディップデプリーションは、拡散ノードからトランスファートランジスタチャネルの静的平衡状態の時、より多くの電荷の放出をトランスファートランジスタのチャネル側に誘導するようになり、これは、拡散ノードから発生する電荷の放出量は、静的平衡状態の時、より一層深刻であることができることを意味し、電圧の印加方法や、トランスファートランジスタの物理的構造によっても影響を受けることを意味する。
【００１３】
また、拡散ノードが及ぼす影響は、フォトダイオードのリセット過程とフォトダイオードのトランスファー過程によって変わるが、その理由は次の通りである。フォトダイオードのリセット後、拡散ノードは、フローティング状態にあるようになり、フォトダイオードのリセットである時とは異なって、フローティング拡散ノードの電圧は、電源電位からリセットトランジスタのしきい電圧とリセットトランジスタのターンオフによるクロックフィードスルーによる電圧を引いた電圧に固定されるようになる。また、フローティング拡散ノードの電位は、フォトダイオードのリセット時より、線形条件に近くなるが、トランスファートランジスタとフローティング拡散ノードとの間に存在するカップリングキャパシタンスによりトランスファートランジスタの電圧が上昇するにつれてフローティング拡散ノードの電圧も上昇し、また、フローティング拡散ノードであるから、トランスファートランジスタのチャネルに瞬間的電子の放出がフローティング拡散ノードの電圧にさらに影響を及ぼすので、フォトダイオードのリセット過程とフォトダイオードのトランスファー過程で拡散ノードが及ぼす影響の程度は、互いに変わるようになる（例えば、非特許文献１参照）。
【００１４】
これに比べて従来の場合（ピンニング電圧に比べて相対的に高い電圧を動作電圧として利用する場合）、フォトダイオードがより完全にリセットされ、したがって、ＦＤに影響を受けない条件が可能であり、このような拡散ノードがフォトダイオードのリセットとトランスファー条件に及ぼす影響を排除することができた。しかし、動作電圧が素子のスケーリング及び低電圧動作条件によって、相対的に急激に減少するにもかかわらず、トランジスタのしきい電圧が限界以下に低くなることができないので、フォトダイオードのリセットやトランスファー時、しきい領域でフォトダイオードからチャネルへの電荷の移動が生じることを防止するために（すなわち、短時間内にフォトダイオードを完全に空乏させるために）フォトダイオードのピンニング電位は、さらに急激に低くなる。また、光応答性やウェルキャパシティを犠牲してフォトダイオードのピンニング電位を低下させるとしても、拡散ノードがフォトダイオードのリセット時とトランスファー時に及ぼす影響が異なるので、フォトダイオードが常に一定電位にピンニングされるために、フォトダイオードのピンニング電位はさらに低くなり、工程変数や駆動方法による影響をも考慮しなければならないので、フォトダイオードのピンニング電圧や物理的な構造を決定するのに多くの困難が存在するようになる。
【００１５】
また、表面ピンニングのためのｐタイプドーピング膜がフォトダイオードの上部に形成されているピンドフォトダイオードとトランスファートランジスタのチャネルとの間には、ある程度のフォーテンションバリアーが存在するが、フォトダイオードのリセットやトランスファー時、このようなバリアーによる影響を除去するためには、ピンニング電位とフローティング拡散ノードの電位、トランスファートランジスタのターンオン電位に充分の差異が存在しなければならない。前記バリアーが十分に減少しなければ、フォトダイオードのピンニング電圧が非常に低いとしても、フォトダイオードが完全にリセットされず、リセットとトランスファー時、フォトダイオードに残っている電荷の量がバリアーにより決定され、深刻な問題点を誘発することができる。すなわち、動作電圧の減少によってピンニング電位及びフローティング拡散ノード電位の差異電圧の減少だけでなく、全般的に低いウェルキャパシティと不充分なフォトダイオードリセットを発生させる可能性が高く、工程変数に非常に敏感になるという問題点がある。
【００１６】
前記問題点を解決するための従来の技術には、リセットトランジスタＲｘのゲートにかかる電圧をブスティング回路を使用してフローティング拡散ノード電位を一般的な電位であるＶＤＤ−ＶＴＨから強制的な方法でＶＤＤに高める方法と、リセットトランジスタＲｘを既存のＮＭＯＳでなくＰＭＯＳを使用することによって、充分で且つ速いフローティング拡散ノード電位をＶＤＤに高める方法がある。
【００１７】
しかし、電圧ブスティング回路を使用する場合、一般的な動作条件以上の電位を加えることによって、ゲートオキサイドの信頼性に問題を起こすことができ、ＰＭＯＳをリセットトランジスタＲｘとして使用する場合には、ＮＭＯＳより広い広さを占める問題によってフィルファクターが減少するため、特性が悪くなり、ノイズ特性においてもＮＭＯＳ動作に比べて雑音が２倍程度増加すると知られている。また、上記の接近方法は、動作電圧が低くなって発生し得る問題の解決方法を提示するよりは、同じ動作電圧で効率を高める技術なので、低い動作電圧による問題点の根本的な解決策になることができなかった。
【００１８】
前記問題点を解決するための従来の技術には、トランスファートランジスタが２つのトランジスタで構成され、フォトダイオードに隣接するトランスファートランジスタがターンオフされてフローティング状態となった後、他のトランスファートランジスタをターンオンさせて、カップリングキャパシティによる電圧上昇を利用したブスティング方法（例えば、特許文献１参照）や、１つのトランスファートランジスタＴｘの上部に絶縁膜を介在し、導電膜を形成して製作されたカップリングキャパシティを利用したブスティング方法でトランスファートランジスタのゲートにかかる電圧を高める方法や、ドライブトランジスタＤｘの上部に絶縁膜を介在し形成した導電膜を利用したカップリングキャパシティを形成して、拡散ノードＦＤの電圧がカップリング電圧分たけ上昇した効果を利用した方法（例えば、特許文献２参照）などがある。
【００１９】
しかし、トランスファートランジスタにおいてカップリングキャパシティを利用し電圧ブスティングをする方法は、優先的にトランスファートランジスタをターンオフさせて、フォトダイオードとトランスファートランジスタをフローティング状態に作った後、さらに電圧を印加して、再印加された電圧が全体キャパシティに対してカップリングキャパシティの比だけトランスファートランジスタのチャネル電圧に伝達されるので、カップリングキャパシティによるゲート電圧のブスティング以前にフォトダイオードからトランスファートランジスタのチャネルに読み出された光電荷がゲート電圧のブスティング過程で基板やフォトダイオードに流れ込まれて、光電荷の伝送効率が低下することができ、トランスファートランジスタのゲート電極に印加された電圧を除去した後、トランスファートランジスタの上部のカップリングキャパシタに電圧が再印加されるまでの時間により電圧のブスティング効果が変わるので、電圧印加の駆動方法に敏感であることができ、特定の駆動方法でも微小な時間誤差によってブスティング程度が多く変わることができる。また、フォトダイオードのリセットとフォトダイオードに蓄積された光電荷のトランスファー条件が異なるので、結果的に一定の暗電流を発生したり、特定の照度以下の光は感知しないことができる。
【００２０】
なによりも、前記接近方法は、リセットやトランスファー時、短い時間内にフォトダイオードを一定で且つ高い電位に作るために、トランスファートランジスタに加えられる電圧がブスティングを利用して高くなるようにしたが、トランスファートランジスタに加えられる電圧が上昇すると同時に、フォトダイオードのリセットやトランスファー時、拡散ノードからトランスファートランジスタのチャネル側に電子の放出がさらに活発に生じ、むしろフォトダイオードに蓄積された電荷の読出が抑制されることができ、このような拡散ノードの影響がリセット条件とトランスファー条件によって読出過程に及ぼす程度が異なるので、結果的にトランスファートランジスタに大きい電圧を加えるほどイメージセンサの全体ノイズが増加することができる。
【００２１】
【特許文献１】韓国特許第１０−５９１０７５号明細書
【特許文献２】韓国特許公開第１０−２００６−８４４８４号明細書
【非特許文献１】Bongki Mheen, et. al., “Operation Principles of 0.18-μm Four-Transistor CMOS Image Pixels With a Nonfully Depleted Pinned Photodiode, ”IEEE Trans. Electron Devices, vol. 53, no. 11, 2006
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明は、前記問題点を解決するためになされたもので、その目的は、低い動作電圧で低い暗電流と固定パターンノイズ、向上したダイナミックレンジを有するイメージセンサ及びトランスファートランジスタの駆動方法を提供することにある。
【００２３】
また、本発明の他の目的は、低い動作電圧の状態でフォトダイオードの構造や不純物濃度の状態、拡散ノードの電位に対する依存性を低減すると共に、暗電流や固定パターン雑音のような雑音成分を効果的に抑制し、ダイナミックレンジを増加させるイメージセンサ及びトランスファートランジスタの駆動方法を提供することにある。
【００２４】
また、本発明のさらに他の目的は、フォトダイオードのリセットとトランスファー時、拡散ノードから電荷の放出を抑制するために、ゲート電極のターンオン電圧を低減すべき条件と、フォトダイオードのピンニング電圧を高め、ダイナミックレンジを改善できるようにゲート電極のターンオン電圧を高めるべき互いに相反した要件を満足するイメージセンサ及びトランスファートランジスタの駆動方法を提供することにある。
【００２５】
また、本発明のさらに他の目的は、互いに相反した要件を満足させるために、フォトダイオードから電荷の放出が生じる時、拡散ノードに近いゲート電極を用いてフォトダイオードからの電荷の放出過程で拡散ノードの影響を排除することができ、フォトダイオードに隣接するゲート電極を用いて効果的な電荷の放出を同時に達成することができる多重ゲート構造のトランスファートランジスタ構造及びトランスファートランジスタの駆動方法を提供することにある。
【００２６】
また、本発明により、フォトダイオードがピンニング電位に完全にリセットされなくても、同じ程度のリセットとトランスファーの実行が可能であり、ピンニング電位に完全にリセットされる完全リセット型フォトダイオードである場合にも、特定の動作電圧とフォトダイオードの構造でフォトダイオードのピンニング電圧を高めることができ、工程変数の影響を最大限排除及び／または工程変数の余裕を有することができるので、同じ目的で使用することができる。
【００２７】
また、本発明のさらに他の目的は、低い動作電圧環境で、低コストで暗電流と固定パターン雑音のような雑音成分を効果的に抑制できるイメージセンサ及びそのトランスファートランジスタの駆動方法を提供することにある。
【課題を解決するための手段】
【００２８】
上記目的を達成するための本発明の第１態様に係るトランスファートランジスタ駆動方法は、光により生成される光誘発電荷を生成する受光素子と、前記光誘発電荷を拡散ノードに伝達し、前記受光素子と前記拡散ノードとの間に異なる位置に形成される２つ以上のゲート電極を備えたトランスファートランジスタと、を含むイメージセンサ内の前記トランスファートランジスタ駆動方法において、前記受光素子に近いゲート電極のターンオン電圧が少なくとも１つの他のゲート電極のターンオン電圧より先に印加されることを特徴とする。以下、本発明の説明で、トランスファートランジスタの多重ゲート電極の各々を簡略にゲート電極と称する。
【００２９】
上記目的を達成するための本発明の第２態様に係るイメージセンサは、光により生成される光誘発電荷を生成する受光素子と、前記光誘発電荷を拡散ノードに伝達するためのトランスファートランジスタと、を含み、前記トランスファートランジスタは、前記受光素子領域に隣接するチャネル領域の上部に形成されたＰＤ隣接ゲート電極と、前記拡散ノード領域に隣接するチャネル領域の上部に形成されたＦＤ隣接ゲート電極と、前記ＰＤ隣接ゲート電極と前記ＦＤ隣接ゲート電極との間に、前記ＰＤ隣接ゲート電極及び前記ＦＤ隣接ゲート電極と絶縁された状態で形成された中間ゲート電極と、を備えることを特徴とする。
【００３０】
上記目的を達成するための本発明の第３態様に係るイメージセンサは、光により生成される光誘発電荷を生成する受光素子と、前記光誘発電荷を拡散ノードに伝達し、前記受光素子領域に隣接するチャネル領域の上部に形成された第１ゲート電極と、前記拡散ノード領域に隣接するチャネル領域の上部に形成され、前記第１ゲート電極と絶縁された第２ゲート電極を備えるトランスファートランジスタと、を含み、前記本発明の第１態様に係るトランスファートランジスタ駆動方法を行う制御部をさらに含むことを特徴とする。
【００３１】
上記目的を達成するための本発明の第４態様に係るイメージセンサは、光により生成される光誘発電荷を生成する受光素子と、前記光誘発電荷を拡散ノードに伝達し、少なくとも２つ以上のゲート電極を有するトランスファートランジスタと、を含むイメージセンサにおいて、前記受光素子が蓄積できる光誘発電荷の最大電荷量より前記ゲート電極による平衡チャネル電荷の量がより大きくて、前記受光素子から光電荷の放出時、前記ゲート電極によるチャネルがディップデプリーション状態で動作することを特徴とする。
【００３２】
ここで、少なくとも１つのゲート電極、好ましくは、拡散ノードに最も近いゲート電極によるチャネルは、ディップデプリーション状態で動作しないように具現されることができる。
【００３３】
本発明のイメージセンサは、受光素子と、前記受光素子で発生した光電荷を電圧に変換して出力する信号変換部と、を含み、イメージセンサの駆動を制御する信号制御部をさらに含む。
【００３４】
前記受光素子は、特別な構造に限定されているものでなく、フォトダイオード、ピンドフォトダイオード、フォトトランジスタ、フォトゲートなどのように空乏領域を有し、空乏領域で光による光電荷を生成、蓄積することができる素子である。
【００３５】
前記信号変換部は、受光素子で光により生成、蓄積した光電荷を電圧に変換して出力する光電荷の読出に関するもので、トランスファートランジスタ、リセットトランジスタ、ドライブトランジスタ、スイッチトランジスタを含み、イメージセンサの構造によって１つのトランジスタでトランスファートランジスタ及びリセットトランジスタを同時に具現することができる。
【００３６】
前記トランスファートランジスタは、受光素子で生成され蓄積された光誘発電荷の電荷蓄積領域である拡散ノードへの伝達を制御し、前記リセットトランジスタは、拡散ノードの信号電荷を除去して初期化させる役目をし、前記ドライブトランジスタは、ドライブトランジスタのゲートが電気的に拡散ノードに連結され、拡散ノードに伝達された光誘発電荷に相当する電位を提供するソースフォロワーであり、前記スイッチトランジスタは、ドライブトランジスタにより提供される光電荷による電位の出力を制御する。
【００３７】
前記信号制御部は、前記信号変換部を駆動、制御するタイミング及びコントロール回路を含み、トランスファートランジスタ及び／またはリセットトランジスタと、ドライブトランジスタと、スイッチトランジスタのターンオン電圧とターンオフ電圧を調節する電位制御部とを含むことができる。
【００３８】
本発明の思想によるイメージセンサは、多重ゲート構造のトランスファートランジスタを備える。前記多重ゲートトランスファートランジスタは、イメージセンサ内の受光素子から電荷の読出時、拡散ノードを電気的に分離させ、受光素子とトランスファートランジスタのチャネルとの間に存在するポテンシャルバリアーを効果的に抑制させ、受光素子から拡散ノードへの光電荷の効率的な移動を提供し、工程変数による影響を抑制する効果を誘発する。
【００３９】
また、本発明の思想によるイメージセンサは、前記トランスファートランジスタを構成する全ての多重ゲート電極または拡散ノードに最も隣接するトランスファーゲート電極を除いた全てのゲート電極に対して、ゲート電極に印加されるターンオン電圧、ゲート電極の長さと広さ、ゲート絶縁膜を構成する物質の種類と厚さによって決定される個々のゲート電極の平衡チャネル電荷の量が、フォトダイオードが最大限蓄積できる光電荷の量より大きい特徴を有することができる。これにより、前記多重ゲート電極のうちフォトダイオードに近いトランスファートランジスタの場合、必ずディップデプリーション動作方式でフォトダイオードの電荷を移動させるようになる。
【００４０】
すなわち、前記思想によるイメージセンサのトランスファートランジスタは、多重トランスファーゲート電極で構成され、受光素子に蓄積されている光電荷の放出と、放出された光電荷の拡散ノードへの移動を分離させて、受光素子から光電荷の放出時、拡散ノードが及ぼす影響を除去し、フォトダイオードとトランスファートランジスタゲートとの間に存在するポテンシャルバリアーを効果的に抑制することによって、暗電流と固定パターン雑音を減少させ、ウェルキャパシティを増加させ、大きいダイナミックレンジを有するようにする。
【００４１】
前記思想によるイメージセンサの構造と駆動方法と、フォトダイオードを具備した既存のイメージセンサの構造と駆動方法とを比較して、その効果を説明すれば、単一のトランスファーゲート電極からなるトランスファートランジスタで拡散ノードの影響を排除するために、トランスファートランジスタのターンオン電圧を最大動作電圧以下の値に最適化させれば、必然的に、さらに低いフォトダイオードのピンニング電圧や、さらに小さいダイナミックレンジを有するようになる。
【００４２】
しかし、ウェルキャパシティとダイナミックレンジを増加させるために、トランスファートランジスタに加えられる電圧を上昇させれば、同時にフォトダイオードのリセットやトランスファー時、拡散ノードからトランスファートランジスタのチャネル側に電子の放出がさらに活発に生じるので、フォトダイオードに蓄積された電荷の放出が抑制されることができ、このような拡散ノードの影響が、リセット条件とトランスファー条件によって電荷の放出過程に及ぼす程度が異なるため、結果的に、トランスファートランジスタに大きい電圧を加えるほど、暗電流と固定パターン雑音が増加することができ、フォトダイオードのリセットが効果的になされないため、トランスファートランジスタにさらに大きい電圧を印加したにもかかわらず、ウェルキャパシティが減少する現象が生じることができる。
【００４３】
また、このような現象は、動作電圧が減少するほどその影響が大きくなり、イメージセンサの性能を悪化させ、フォトダイオードとトランスファートランジスタの物理的構造設計をさらに難しくする。したがって、トランスファートランジスタのターンオン電圧を高めることは、拡散ノードの影響が除去された状態だけでその効果があるので、拡散ノードから電荷の放出を遮断した状態で、フォトダイオードに蓄積された電荷を高いゲート電圧で放出させることが最も理想的であると言える。
【００４４】
本発明の思想によって、このような相反する条件を同時に満足させて、フォトダイオードから電荷の放出が生じる時、拡散ノードに近いゲート電極を用いてフォトダイオードからの電荷の放出過程で拡散ノードの影響を排除し、フォトダイオードに隣接するゲート電極に印加される電圧が可能な限り最も大きい電圧を有することができるようにし、同じトランスファートランジスタのターンオン電圧でディップデプリーションを用いて付加的にフォトダイオードとトランスファートランジスタチャネルとの間に存在するポテンシャルバリアーを効果的に抑制するようになる。
【００４５】
本発明の第４態様に係るイメージセンサの効果をさらに詳細に説明すれば、ゲート電極のターンオン電圧と長さと広さ、ゲート絶縁膜を構成する物質の種類と厚さによって決定される平衡チャネル電荷の量がフォトダイオードが最大限蓄積できる光電荷の量より大きいため、常にディップデプリーションのチャネル状態でトランスファーゲート電極が動作することによって、受光素子が完全空乏型である時は、受光素子のピンニング電圧を高め、工程変数の影響を低減することができる、また、受光素子のリセットやトランスファー後にも、受光素子の内部に移動可能な電荷が残留する不完全空乏型である場合、リセットとトランスファー時、受光素子に残留する移動可能な電荷の量を一定にし、受光素子の不完全空乏による暗電流の増加と工程変数と動作電圧、動作電圧の印加方法、拡散ノードの電圧の変化などによる受光素子内の残留電荷量の変化を抑制し、受光素子のピンニング電圧を低減することなく、光特性を維持し、低い動作電圧で暗電流と固定パターン雑音、イメージラグを抑制するようになる。
【００４６】
本発明の思想による最も好ましいイメージセンサの構造と動作方法は、次の通りである。多重ゲートのトランスファートランジスタを用いて受光素子の光電荷放出時、拡散ノードを電気的に分離させて、受光素子のリセットとトランスファー時、拡散ノードに存在する電荷がトランスファートランジスタチャネルに瞬間的に放出されることを抑制する。
【００４７】
したがって、受光素子のリセットとトランスファー時、受光素子に隣接するゲート電極にターンオン電圧が印加されれば、前記ゲート電極の下部は、一定のディップデプリーション状態で受光素子に存在する電荷をチャネルにもたらし、受光素子からチャネルに越えてくる光電荷の量によって、チャネルは、平衡チャネル電荷を維持したり、若干のディップデプリーション状態で光電荷をチャネルに捕捉するようになる。この時、効果的な光電荷の放出と受光素子から光電荷の放出過程で、以後のゲート電極の電圧印加方式や印加された電圧が維持された時間などに影響を受けないために、拡散ノードに最も近いトランスファーゲート電極を除いた残りの各々のゲート電極の平衡チャネル電荷の量が、受光素子が保有することができる最大電荷量よりさらに大きいことが好ましい。
【００４８】
以後、受光素子に前記ゲート電極の次に隣接するゲート電極にターンオン電圧が印加されることによって、受光素子に隣接するゲート電極の下部のチャネルに存在する光電荷は、ゲート絶縁膜の下部の電位によって再配列をするようになり、受光素子に隣接するゲート電極にターンオフ電圧が印加され、前記チャネルに存在する光電荷は、受光素子の次に隣接するゲート電極のチャネルに全て移動するようになる。
【００４９】
このように、互いに隣接するゲート電極にターンオン電圧とターンオフ電圧を時間差をおいて異に印加することによって、光電荷の塊は、最終的に拡散ノードに隣接するトランスファートランジスタのゲートの下部のチャネルに移動するようになる。拡散ノードに隣接するトランスファーゲート電極が活性化され、光電荷が拡散ノードに移動するようになり、前記ゲート電極にターンオフ電圧が印加され、全ての信号電荷が拡散ノードに移動し、信号電圧の増幅と出力が生じるようになる。
【００５０】
受光素子とトランスファートランジスタのチャネルとの間に存在するポテンシャルバリアーの抑制は、受光素子に隣接するゲート電極の電圧と電圧印加方法に大きい影響を受ける。
【００５１】
受光素子に蓄積された光電荷の放出時、受光素子とトランスファートランジスタのチャネルとの間に存在するポテンシャルバリアーを効果的に抑制するためには、特定の受光素子のターンオン電圧で、受光素子に隣接するゲート電極にターンオフ電圧から前記ターンオン電圧を印加する電圧の印加時間が電圧印加回路が許容する可能な限り短いライジングタイムを有する駆動条件が好ましい。ライジングタイムが短いほど、受光素子に隣接するゲート電極の下部は、平衡状態から離れて、しディップデプリーション状態となり、このディップデプリーションによる前記ゲート電極絶縁膜の下部の電位は、前記ゲート電極に印加したターンオン電圧よりさらに大きい電圧が印加されたことと同様の効果を有するようになる。したがって、受光素子が完全空乏型である時は、リセットやトランスファーの時間を短縮させ、受光素子のピンニング電圧を高めることができ、受光素子が不完全空乏型である時は、同じターンオン電圧に対してさらに多い電荷を受光素子から放出させて、イメージセンサのダイナミックレンジや受光素子のウェルキャパシティを増加させるようになる。
【００５２】
受光素子から受光素子が隣接するゲート電極のチャネルに移動した光電荷の拡散ノードまでの移動は、トランスファートランジスタを構成する多重ゲートのターンオフ電圧印加方法に大きい影響を受ける。隣接するゲート電極にターンオン電圧とターンオフ電圧を時間差をおいて異に印加することによって、光電荷の塊は、受光素子から拡散ノードに移動するようになる。
【００５３】
詳細に説明すれば、信号電荷が捕捉されているゲート電極に隣接する他のゲート電極にターンオン電圧が印加されれば、フォトダイオードからチャネルに放出された光電荷は、ターンオン電圧が印加されたゲートの絶縁膜の下部電位によって再配列をするようになり、ターンオン電圧が印加されているゲート電極のうちフォトダイオードに近いゲート電極にターンオフ電圧が印加されれば、ターンオフにスイッチングされるゲート電極の下部に捕捉されている信号電荷がチャネル面に平行した横の電場により移動するようになる。
【００５４】
この時、ゲート電圧により捕捉されていた信号電荷は、基板のように信号電荷伝達通路を離脱した箇所に移動し、信号電荷の損失を起こしたり、受光素子に戻って、暗電流成分として現れたり、イメージラグのように品質を悪化させることができる。これを防止するために、信号電荷の移動時、拡散ノード方向に最も大きい値のチャネル面に平行する横の電場を提供できるように、ゲート電極にターンオフ電圧が加えられる時、ターンオフ電圧が印加されるゲート電極に隣接するゲート電極にターンオン電圧が印加されなければならないし、ターンオフ電圧が加えられるゲート電極のターンオン電圧からターンオフ電圧が印加されるのにかかる時間であるフォーリングタイムがイメージセンサの動作速度を深刻に低下しない限度内で十分に長くなければならない。
【発明の効果】
【００５５】
本発明のイメージセンサを実施することによって、低い動作電圧環境でも暗電流及び固定パターン雑音、イメージラグなどを効果的に抑制することができるという効果がある。
【００５６】
また、本発明は、イメージセンサの作動において工程変数に敏感でなく、フォトダイオードが完全空乏型である場合、ピンニング電圧を上昇させることができ、不完全空乏型である場合、フォトダイオードのリセットとトランスファーが一定に実行され、さらに高い電位にフォトダイオードをリセットさせることによって、イメージセンサのダイナミックレンジを改善し、信号対雑音比を向上させることができるという効果がある。
【００５７】
また、本発明は、既に使用中の工程を基礎として具現可能なので、従来技術から改善が容易であるという効果がある。
【発明を実施するための最良の形態】
【００５８】
以下、添付の図面を参照して、本発明の実施例について本発明の属する技術分野において通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は、様々な形態で具現されることができ、ここで説明する実施例に限定されるものではない。
【００５９】
例えば、下記の実施例では、本発明のイメージセンサを４−トランジスタＣＭＯＳイメージセンサに適用し、受光素子をピントフォトダイオードで具現し、信号変換部を４つのトランジスタで具現して具体化して説明するが、他の種類の受光素子と、受光素子で生成された光誘発電荷を移動させるためのトランジスタとを具備した他のイメージセンサ構造、例えば、ＣＣＤの低電圧出力端センス回路にも適用することができ、これもまた本発明の権利範囲に属することは自明である。
【００６０】
また、拡散ノードとゲート電極との間の下部構造を簡略化して図示したが、ゲート側壁絶縁膜の物質や形成工程上の変化、拡散ノードの不純物濃度や構造の変化や拡張領域の有無、トランスファートランジスタを構成するゲートの形成時、工程上の変化があるとしても、本発明が提案したイメージセンサの構造と駆動方法を適用して所期の効果を達成することができるので、様々な構造で様々な工程を用いて本発明が目的する効果を達成できるように、トランスファートランジスタの構造とゲート電極の好ましい要件と好ましい駆動条件に集中して記述する。
【００６１】
また、実施例において、多重ゲートのトランスファートランジスタは、説明の簡略化と明瞭化のために、大部分の実施例と説明を二重、三重ゲートのトランスファートランジスタに限定するが、４つ以上のゲートを使用してトランスファートランジスタを構成した場合にも、下記の実施例の構造と駆動方式が繰り返され、同様に適用されるので、本発明の権利範囲から逸脱しないことは自明である。
【００６２】
また、通常の構造によって基板とフォトダイオードの上部のドーピング領域はｐタイプで、拡散ノードとフォトダイオードはｎタイプでドーピングした構造を示したが、基板とフォトダイオードの上部のドーピング領域はｎタイプで、拡散ノードとフォトダイオードはｐタイプでドーピングした構造も可能である。
【００６３】
図面を参照すれば、構造の断面図において同様の構成要素は、同じ参照番号が指定され、駆動方式のタイミングダイヤグラムでは、同様の意味の駆動方式については、同じ参照番号と記号が使われた。
【実施例１】
【００６４】
本実施例のイメージセンサは、フォトダイオードと、前記フォトダイオードで生成された光誘発電荷を拡散ノードに伝達するためのトランスファートランジスタとを含む感光ピクセルと、前記トランスファートランジスタを構成する多重のゲート電極各々の電圧印加時間、電圧除去時間、電圧維持時間及び印加される電圧の大きさなどを調節する駆動及び制御回路部（以下、制御部と略称する）とを含む。
【００６５】
本実施例に係るＣＭＯＳイメージセンサの構造は、フォトダイオードのリセットとトランスファー時、拡散ノードがフォトダイオードの電位に及ぼす影響を除去するために、トランスファートランジスタが３つのトランスファーゲート電極からなる構造である。
【００６６】
図３は、本発明の思想を適用した本実施例のＣＭＯＳイメージセンサのフォトダイオード及びトランスファートランジスタ領域を示す断面図である。
【００６７】
図３Ａは、４−トランジスタＣＭＯＳイメージセンサのフォトダイオード３０２、３０３の領域と、トランスファートランジスタと拡散ノード３０４を上記の目的で具現した実施例である。トランスファートランジスタは、互いに電気的に分離されている３つのゲート電極３０６、３０７、３０８と、ゲート絶縁膜３０５と、低濃度のｐ型で均一にドーピングされた基板３０１とからなり、フォトダイオード領域は、光感知と光電荷の蓄積がなされるｎ型ドーピング領域３０２と、基板より高い濃度のｐ＋でドーピングされた表面ドーピング領域３０３とからなる。
【００６８】
前記トランスファートランジスタを構成する３つのトランスファーゲート電極は、ゲート電極３０６、３０７、３０８と、３つのゲート電極を分離する絶縁物質３１０と、ゲート絶縁膜３０５とからなり、各ゲート電極に連結する制御ライン３３１、３３２、３３３に印加される電圧により制御される。
【００６９】
前記３つのゲート電極のうち図面でＴｘ１で表示されたものは、前記受光素子領域に隣接するチャネル領域の上部に形成されたＰＤ隣接ゲート電極であり、Ｔｘ３で表示されたものは、前記拡散ノード領域に隣接するチャネル領域の上部に形成されたＦＤ隣接ゲート電極であり、Ｔｘ２で表示されたものは、前記ＰＤ隣接ゲート電極とＦＤ隣接ゲート電極との間に、前記ＰＤ隣接ゲート電極及びＦＤ隣接ゲート電極と絶縁された状態で形成された中間ゲート電極である。
【００７０】
以下、上記の物質と構造で構成された３つのトランスファーゲート電極をＴｘ１、Ｔｘ２、Ｔｘ３として総称する。
【００７１】
前述したように、本実施例のイメージセンサは、前記各制御ラインに対してターンオン電圧やターンオフ電圧を印加する時間、維持された時間を制御する回路部と、電圧連結を開閉するスイッチング素子及び／またはオン／オフ時に印加される電圧大きさを調節する制御部をさらに含むことができる。
【００７２】
図３ＡでＴｘ１は、フォトダイオードに蓄積された光電荷をＴｘ１のゲート絶縁膜の下部に放出するのに使われ、Ｔｘ２は、信号電荷をＴｘ２ゲート絶縁膜の下部に捕捉しておいて、信号電荷の損失無しに拡散ノードとフォトダイオードとの間を高インピーダンス状態に形成することができる。Ｔｘ３は、Ｔｘ２に捕捉されている信号電荷を拡散ノードに移動させる役目をする。
【００７３】
図３Ｂは、Ｔｘ３と拡散ノードとの間の物理的位置や不純物濃度、拡散ノードの構造変化を除いて、図３Ａの具現とほぼ同様である。リセットやトランスファー時、Ｔｘ１にターンオフ電圧が印加された後に、Ｔｘ３にターンオン電圧が印加され、Ｔｘ２に捕捉されている信号電荷を拡散ノードに移動させるので、フォトダイオードからトランスファートランジスタの下部のチャネルに光電荷の放出が生じる時、拡散ノードとチャネルとの間は、高インピーダンスとなり、拡散ノードからチャネルに電荷の放出が生じることなく、チャネルから拡散ノードに信号電荷の移動がなされる時には、フォトダイオードとチャネルとの間に高インピーダンスとなり、常に一定のリセットとトランスファーの特性を有するようになる。
【００７４】
したがって、Ｔｘ３と拡散ノードは、側壁絶縁膜の下部にソース／ドレイン拡張領域３０４（ａ）が存在する一般的な構造であることができ、また、図３Ａに示すように、トランスファートランジスタの総広さを低減し、または、Ｔｘ３のターンオフ電圧を拡散ノードに印加することによって、且つ、拡散ノードから電荷の放出を防止することができるように拡散ノードの上部にＴｘ３が一部存在する構造も常に一定のリセットとトランスファー特性を有するようになる。
【００７５】
すなわち、側壁絶縁膜の物質や形成工程上の変化、拡散ノードの不純物濃度や構造の変化や拡張領域の有無、ゲート電極と拡散ノードとのオーバーラップ、ゲート電極間のオーバーラップなどの工程、構造上の変化があるとしても、本発明が提案した所期の効果をなすことができることを明示するところである。但し、Ｔｘ３と拡散ノードとの間にオーバーラップが存在する時、拡散ノードと基板との境界３２０部分は、領域３２１内に存在しなければならないし、領域３２１は、Ｔｘ３にターンオフ電圧が印加され、Ｔｘ２にターンオン電圧が印加された時、エッジ効果により拡散ノードからＴｘ２チャネルの下部に電荷の瞬間的放出が生じない領域となる。
【００７６】
図３Ｃに示すように、前記Ｔｘ１、Ｔｘ２及びＴｘ３のうち少なくとも１つ以上（３０７’、３０８’）が、隣接するゲート電極と一部の領域が互いに上下に重なるように具現することができる。図３Ｃでは、拡散ノードが図３Ｂのように段差を有する２つのｎ＋領域３０４（ａ）、３０４（ｂ）で具現したが、重なったトランスファーゲート電極を有する場合も、図３Ａの形態などのような他の形態でも具現可能である。
【００７７】
一方、図示してはいないが、前記Ｔｘ１とＴｘ２との間及び／または前記Ｔｘ２とＴｘ３との間に、他のゲート電極と絶縁された１つ以上の追加ゲート電極がさらに形成されることができる。
【００７８】
図４に示す構造で、フォトダイオードのリセットやトランスファー時、フォトダイオードに最も隣接しているゲート電極Ｗ１に加えられるターンオン電圧を加えて、フォトダイオードとトランスファートランジスタのチャネルとの間に存在するポテンシャルベリヤを効果的に抑制することができるようにし、集められた光電荷を残りのトランスファートランジスタＷ２、Ｗ３を用いて拡散ノード３０４に移動させる。この時、Ｔｘ１とＴｘ２が光電荷の移動が容易にしつつ、拡散ノード３０４の電荷をもたらさないように駆動電圧をかからなければならない。
【００７９】
フォトダイオードのリセットとトランスファー時、拡散ノードの影響が排除された状態でディップデプリーションを利用するために、Ｔｘ１とＴｘ２に特定のターンオン電圧が印加された時、Ｔｘ１の長さＬ１と広さＷ１、ゲート絶縁膜を構成する物質の種類と厚さにより決定されるＴｘ１の平衡チャネル電荷の量Ｑ１と、Ｔｘ２の長さＬ２と広さＷ２、ゲート絶縁膜を構成する物質の種類と厚さにより決定されるＴｘ２の平衡チャネル電荷の量Ｑ２は、各々フォトダイオードが最大限蓄積できる光電荷の量Ｑｗｃより大きくなければならないし、その差異が大きいほど好ましい。
【００８０】
最も基本的に信号電荷の喪失が生じないように、Ｔｘ２の平衡チャネル電荷量Ｑ２は、フォトダイオードが最大限蓄積できる光電荷の量Ｑｗｃより大きくなければならない。また、拡散ノードに最も近いＴｘ３のゲート幅または面積がＴｘ２及びＴｘ１の幅または面積より小さいことが好ましい。
【００８１】
拡散ノードにオーバーラップされない部分のＴｘ３の長さＬ３は、Ｔｘ２に印加されたターンオン電圧がゲート絶縁膜３０５やゲート電極物質絶縁膜３１０、基板３０１を介して拡散ノードに影響を及ぼされない長さ、すなわちＴｘ２にターンオン電圧が印加されても拡散ノードの電圧が変わらない長さが好ましい。これに対する具体的な例には、拡散ノード３０４に近いトランスファートランジスタＷ３を駆動する電圧を他のトランスファートランジスタに比べて若干低く設定する方法がある。
【００８２】
上記の条件を満足するトランスファートランジスタは、フォトダイオードに隣接するゲート電極Ｔｘ１、Ｔｘ２の下部のチャネル形成地域４１０、４２０がディップデプリーション状態となることによって、前記ゲート電極の下部にチャネル形成領域の電位が受光素子が完全空乏型である時は、受光素子のピンニング電圧を高め、工程変数の影響を低減することができ、受光素子のリセットや光電荷トランスファーの後にも、受光素子の内部に移動可能な電荷が残留する不完全空乏型である場合、同じ動作電圧でリセットとトランスファー時、受光素子に残留する移動可能な電荷の量がさらに小さく形成し、受光素子の不完全空乏による暗電流の増加と工程変数と動作電圧、動作電圧の印加方法などの変化による受光素子内の残留電荷量の変化を抑制し、受光素子のピンニング電圧を低減することなく、光特性を維持し、低い動作電圧で暗電流と固定パターン雑音、イメージラグを抑制するようになる。このようなゲート電極のディップデプリーション形態の動作は、ゲートカップリングによって現れるが、該当ゲート電極のチャネルに集められた電子量よりゲート電極に集められるべき電子量が多いほど、さらに良好に生じるようになる。
【００８３】
図５Ａは、図３Ａ、図３Ｂ、図３Ｃ及び図４に示す実施例に係る３つのトランスファーゲート電極からなるトランスファートランジスタの構造においてフォトダイオードのリセットとトランスファー時、好ましいトランスファートランジスタＴｘ１、Ｔｘ２、Ｔｘ３とリセットトランジスタＲｘの駆動方法の一実施例を示すタイミングダイヤグラムである。
【００８４】
前述したように、Ｔｘ１は、フォトダイオードに最も隣接するゲート電極であり、Ｔｘ３は、拡散ノードに最も隣接するゲート電極であり、Ｔｘ２は、Ｔｘ１とＴｘ３との間に存在するゲート電極である。
【００８５】
図示の波形図を時間別にみれば、フォトダイオードのリセット区間５１０、フォトダイオードから放出された電荷が感光ピクセルの外部に除去され、リセットが完了する区間５１２、５１４、拡散ノードがリセットされる区間５２１、光による電荷の蓄積期間（integration time）５２２、フォトダイオードに蓄積された光電荷が拡散ノードに移動するトランスファー区間５１１、５１３、５１５に分けることができる。拡散ノードのリセット後とフォトダイオードに蓄積された光電荷のトランスファー後、ＣＤＳ（correlated double sampling）のために追加的なリード（read）区間が存在するが、この時は、様々なピクセルが順に読み出される区間に該当し、一般的に光子による電荷の蓄積区間より短い。
【００８６】
図示の波形図による本実施例のイメージセンサのトランスファートランジスタ駆動方法は、フォトダイオードのリセットやトランスファー時、Ｔｘ１とＴｘ２とＴｘ３が各々制御されることを特徴とし、Ｔｘ１にターンオフ電圧が印加（rt1off、tt1off）される前に、Ｔｘ２にターンオン電圧が印加（rt2on、tt2on）され、Ｔｘ１にターンオフ電圧が印加（rt1off、tt1off）された後と、Ｔｘ２にターンオフ電圧が印加（rt2off、tt2off）される前の区間の間５２０に、Ｔｘ３のターンオン電圧が印加（rt3on、tt3on）されることを特徴とする。総リセット時間とトランスファー時間の短縮のためにＴｘ２にターンオン電圧が印加される時点（rt2on、tt2on）は、区間５２３のようにＴｘ１にターンオン電圧が印加される前であることができ、Ｔｘ１と同じ時点にターンオン電圧が印加されることができるが、少なくともＴｘ１にターンオフ電圧が印加される時点（rt1off、tt1off）以前にＴｘ２にターンオン電圧が印加されなければならない。Ｔｘ１と同時にＴｘ２にもターンオン電圧が印加されることが最も好ましい。
【００８７】
また、リセットトランジスタにターンオン電圧が加えられる時点（rxon）は、Ｔｘ３にターンオン電圧が加えられる時点（rt3on）以前でなければならないので、区間５２４内でリセットトランジスタにターンオン電圧が印加される。
【００８８】
本駆動方法の核心は、各々のゲート電極を制御し、フォトダイオードからトランスファートランジスタのチャネル領域に電荷の移動がある時、フォトダイオードと拡散ノードとの間に高インピーダンスが存在するようにしたことである。したがって、フォトダイオードから電荷が放出される時、拡散ノードの影響が排除され、暗電流と固定パターン雑音、工程バラツキによる品質低下などを低減することができ、利用可能な最も大きい値の電圧である電源電圧をターンオン電圧として使用することができるので、ウェルキャパシティとダイナミックレンジを増加させることができる。図５Ｂは、フォトダイオードのリセットとトランスファーに所要される時間を可能な限り短くしつつ、効果的なリセットとトランスファーを行うための好ましいトランスファートランジスタＴｘ１、Ｔｘ２、Ｔｘ３とリセットトランジスタＲｘの駆動方法の他の実施例を示すタイミングダイヤグラムである。
【００８９】
フォトダイオードのリセットとトランスファー所要時間T_reset、T_transを短くし、効果的なフォトダイオードのリセットとトランスファーのために同じ時点にＴｘ１とＴｘ２にターンオン電圧が印加（rt1onとrt2on、tt1onとtt2on）され、全体リセットに所要される時間５０１’を低減するためにリセットトランジスタにターンオン電圧が加えられる時間（rxon）がＴｘ１、Ｔｘ２にターンオン電圧が加えられる時間（rt1on、rt2on）と一致することが好ましい。また、全体リセット所用時間５０１’において拡散ノードのリセットに所要される時間５２１’は、可能な限り短いことが好ましく、一般的な４−トランジスタイメージセンサにおいて通常的に拡散ノードのリセットのために使用する時間であってもよい。
【００９０】
フォトダイオードのリセットとトランスファーに所要される時間T_reset、T_transの間に、実質的にフォトダイオードからチャネル領域へ電荷の放出が生じる時間は、区間５１０’、５１１’である。したがって、T_resetとT_transの区間でＴｘ１にターンオン電圧が印加されて維持される時間５１０’、５１１’が、フォトダイオード内の全ての電荷が拡散ノード方向に伝達されることができるように十分に長いことが好ましい。
【００９１】
図示の波形の最小限の要求条件をみれば、前記受光素子に最も近いＴｘ１のターンオフ（すなわちフォーリング）が完了した後、前記拡散ノードに最も近いＴｘ３がターンオフされなければならない。また、前記Ｔｘ１のターンオン時間が、前記Ｔｘ３のターンオン時間より十分に長くなければならない。例えば、前記トランスファートランジスタの総駆動時間T_reset、T_transの半分以上を前記フォトダイオードに最も近いＴｘ１ゲート電極のターンオン時間に割り当てることができる。
【００９２】
このために、リセットやトランスファーが行われる期間の間に、フォトダイオードから放出され、チャネルに移動した電荷の損失がない限り、Ｔｘ１にターンオフ電圧が完全に印加された直後（rt1off”）、Ｔｘ３のターンオン電圧が印加（rt3on’）され、Ｔｘ３にターンオン電圧が完全に印加された直後（rt3on”）、Ｔｘ２にターンオフ電圧が印加（rt2off’）され、Ｔｘ２に完全にターンオフ電圧が印加された直後（rt2off”）、Ｔｘ３にターンオフ電圧が印加（rt3off’）されることが好ましい。
【００９３】
照度が大きい明るい場所では、短いインテグレーション時間（integration time）の条件が必要であるが、このために、図５Ｃに最も短いインテグレーション時間を有する駆動方法の実施例に対するタイミングダイヤグラムを示した。
【００９４】
図面において受光素子のリセットのために３つのゲート電極のうち１つ以上にターンオン電圧が加えられる区間をリセット区間といい、前記受光素子で生成された電荷を伝送するために３つのゲート電極のうち１つ以上にターンオン電圧が加えられる区間をトランスファー区間という時、図示の場合は、リセット区間とトランスファー区間を重なるように具現することによって、時間短縮効果を極大化させている。
【００９５】
この時、前記トランスファートランジスタは、前記トランスファー区間のための動作時、Ｔｘ１及びＴｘ２は、前記リセットトランジスタがターンオフされる前にターンオンされるが、前記拡散ノードに最も近いＴｘ３のみは、前記リセットトランジスタがターンオフされた後、ターンオンされる。
【００９６】
前述したように、多重ゲートの駆動方法や波形がフォトダイオードのリセットとトランスファー時、異なる特徴を有することができる。図５Ｃの場合にも、フォトダイオードのリセット時は、図５Ａと図５Ｂに例示し説明したような駆動方法と波形を有することができ、フォトダイオードのトランスファー時には、短いインテグレーション時間を有するために、Ｔｘ２ゲートにリセットのためのターンオン電圧印加後に、ターンオフ電圧の印加が完了した後（rt2off）、Ｔｘ１のゲートにトランスファーのためのターンオン電圧を印加（tt1on”’）することができる。
【００９７】
トランスファーのためのＴｘ２のターンオン電圧の印加（tt2on”’）は、Ｔｘ３のゲートにターンオフ電圧が印加された後（rt3off）でなければならないし、トランスファーのためのＴｘ３のゲートにターンオン電圧を印加（tt3on”’）することができる時点は、リセットトランジスタにターンオフ電圧が印加された後（rxoff）でなければならない。上記のタイミングダイヤグラムの一例で、実際フォトダイオードで光を感知し、光電荷を生成するインテグレーション時間は、区間５２２”’となり、実質的に図２Ａに示すように、１つのトランスファーゲート電極からなるトランスファートランジスタの駆動時に有する最も短いインテグレーション時間よりさらに短いインテグレーション時間を有することができる。
【００９８】
たとえ、図５Ａ乃至図５Ｃでは、リセット区間５１０、５１２、５１４に対してＴｘ１、Ｔｘ２、Ｔｘ３の順序で順にスイッチをオンとしつつ、受光素子をリセットする場合を図示しているが、一般的な方式である、すなわちトランジスタのリセット区間５１０、５１２、５１４を同時にオンとしたり、同時にオンとされた区間が存在するようにする方法も利用されることができる。
【００９９】
また、図示の逆順にオンとする方式でリセットしても、特性の差異があるだけで、根本的にリセット動作を行うことができる。結論的に、トランスファー動作は、これに説明された方式によることと異なって、リセットの動作は相対的に多様に具現することができる。
【０１００】
図６Ａは、図３と図４に示された３つのトランスファーゲート電極からなるトランスファートランジスタに対する駆動方法のさらに他の実施例によって好ましいターンオン電圧を示すタイミングダイヤグラムである。各時間区間は、図５Ａとほぼ同一であるが、電圧レベルが複数個である点から差異があることが分かる。Ｖｏｎは、ゲート電極に印加されるターンオン電圧であり、Ｖｏｆｆは、ゲート電極に印加されるターンオフ電圧である。
【０１０１】
拡散ノードに最も隣接するＴｘ３によりフォトダイオードから光電荷の放出がある時、拡散ノードの影響を除去することができるので、フォトダイオードに最も隣接するＴｘ１に印加される電圧は、使用可能な電圧のうち最も大きい電圧となることが好ましく、若干の回路を電圧ブスティング回路として用いて電源電位Ｖｄｄより高い電圧を加えることができる。
【０１０２】
Ｔｘ２と拡散ノードに最も隣接するＴｘ３の場合、印加されるターンオン電圧は、一定範囲を有することができ、最適のターンオン電圧を選択して印加することができる。
【０１０３】
Ｔｘ２の場合、適用できる最低のターンオン電圧Ｖｏｎ−１は、与えられたＴｘ２の構造でＴｘ２に印加されるターンオン電圧によって決定される平衡チャネル電荷Ｑ２の量が、フォトダイオードが最大限蓄積できる電荷の量Ｑｗｃより大きくなければならない条件を満足する最低電圧である。Ｔｘ２に前記最低電圧以上の電圧が印加された時、光電荷の損失は生じないが、Ｔｘ２によるディップデプリーション効果は弱くなるので、ホットキャリアやゲート絶縁膜品質低下の影響がない限り、好ましくは、Ｔｘ１に印加される電圧と同じ電源電圧Ｖｄｄを印加することが好ましい。しかし、Ｔｘ１に印加される電圧より低い電圧を加えても、電荷を損失しない条件を満足する場合、電荷の移動はなされることができる。
【０１０４】
拡散ノードに最も隣接するＴｘ３の場合、適用できる最低のターンオン電圧Ｖｏｎ−２は、Ｔｘ２下部のチャネル領域と拡散ノードとの間に低いインピーダンスを維持する条件を満足する電圧となる。この時にも、拡散ノードから電子が越えて来る条件で動作させることができ、拡散ノードから電子が越えてこない条件で動作させることもできる。後者の場合、以前のトランスファートランジスタと同様の動作方式で動作することと同一であり、前者の場合、以前のトランスファートランジスタによってフォトダイオードで読み出された信号電荷が既にチャネルに決定されていて、影響を受けないからである。したがって、Ｔｘ３に印加され得る最低電圧は、Ｔｘ３ゲート絶縁膜の厚さと物質、ゲート絶縁膜の下部に存在するシリコンバルクの不純物濃度により決定されるしきい電圧以上である電圧が最低電圧となり、可能な限り動作電圧で最も大きい電圧である電源電位Ｖｄｄが印加可能な最大電圧となる。一方、具現によって、前記フォトダイオードに最も近いＴｘ１を除いたＴｘ２及びＴｘ３には、２つ以上のレベルを有するターンオン電圧を順次に印加することができる。例えば、さらに低いレベルのターンオン電圧を印加してから、さらに高いレベルのターンオン電圧を印加する方式で、階段式波形を構成することができる。
【０１０５】
この時、前記Ｔｘ２及びＴｘ３に印加される最も低いレベルのターンオン電圧は、前記Ｔｘ２及びＴｘ３に同時に印加されることができる。仮に、ゲート電極が４つ以上である場合には、Ｔｘ１を除いた全てのゲート電極の全部またはその一部に対して同時に印加されることができる。
【０１０６】
また、前記フォトダイオードに最も近いＴｘ１に印加される電圧がターンオン電圧からターンオフ電圧へスイッチングされる時、前記フォトダイオードに最も近いＴｘ１を除いたゲート電極の全部または一部に印加される電圧がいずれか１つのレベルのターンオン電圧から次のレベルのターンオン電圧に同時にスイッチングされるように具現することができる。
【０１０７】
図６Ｂは、さらに他の実施例によって、図３と図４に示された３つのトランスファーゲート電極からなるトランスファートランジスタに印加される好ましいターンオフ電圧を示すタイミングダイヤグラムである。Ｖｏｎは、ゲート電極に印加されるターンオン電圧であり、Ｖｏｆｆは、ゲート電極に印加されるターンオフ電圧である。
【０１０８】
フォトダイオードに最も近いゲート電極Ｔｘ１に印加されるターンオフ電圧は、グランド電位、またはグランド電位より低いターンオフ電位の値Ｖｏｆｆ−１を有することができる。
【０１０９】
さらに、前記受光素子に最も近いＴｘ１に印加されるターンオフ電圧は、他のゲート電極に印加されるターンオフ電圧より低いレベルを有することができる。
【０１１０】
負の電圧であるＶｏｆｆ−１の値は、ゲート電極物質の種類とゲート絶縁膜の種類と厚さ、チャネルドーピング程度、シリコンバルクのドーピング濃度によって変わる値である。フォトダイオードに光電荷の蓄積が生じる電位の井戸が形成される領域（図４の３０２）において、ゲート電極物質の仕事関数と基板でチャネル形成領域の仕事関数との差異などによってフォトダイオードに隣接する基板のチャネル形成領域で電位の障壁が最も低い時、Ｔｘ１にターンオフ電圧として負の電圧を加えることによって、フォトダイオードのウェルキャパシティを増加させることができる。
【０１１１】
この時、前記Ｖｏｆｆ−１の値は、好ましくは、チャネル形成領域にホールの凝集（hole accumulation）が生じ始まる値以上であり、基板３０１の内部と光電荷の蓄積が生じる領域（図４の３０２）との間に形成された電位の障壁と同じか、大きい電位の障壁を形成することができる値以下の値である。
フォトダイオードに隣接する基板のチャネル形成領域の電位の障壁が基板とフォトダイオードとの間に形成された電位の障壁より高い場合には、Ｔｘ１に印加されるターンオフ電圧は、グランド電位であることが好ましい。
【０１１２】
また、Ｔｘ１に前記特定のターンオフ電圧が加えられる区間は、Ｔｘ１にターンオフ電圧が加えられる全区間であることができ、最小限フォトダイオードに光電荷の蓄積がなされる区間６２２で前記特定のターンオフ電圧が印加される場合のみに、所望のウェルキャパシティの増加効果を奏することができる。
【０１１３】
また、拡散ノードに隣接するゲート電極であるＴｘ３に加えられるターンオフ電圧Ｖｏｆｆ−２は、グランド電位、または、より好ましくは、負の電位を有することが好ましい。フォトダイオードからＴｘ１及びまたはＴｘ２ゲート酸化膜の下部のチャネルにフォトダイオード内部の電荷の移動が生じる区間６１０、６１１の間に、フォトダイオードとＴｘ１及び／またはＴｘ２は、低インピーダンス状態でなければならないのに対し、拡散ノード（図４の３０４）とフォトダイオードの電荷の蓄積領域（図４の３０２）と、ターンオン電圧が印加されたＴｘ１及びまたはＴｘ２のチャネル形成領域（図４の４１０、４２０）は、高インピーダンス状態、すなわちオフに維持されることができなければならない。
【０１１４】
このためにＴｘ３のターンオフ電圧として負の電圧を印加することによって、フォトダイオードから光電荷の放出が生じる間に、拡散ノードと領域（図４の３０２、４１０、４２０）にさらに大きいインピーダンスを形成することができる。また、Ｔｘ３のターンオフ電圧として負の電圧を加えることによって、図４のＬ３とＷ３のような設計工程上の変化、拡散ノードの不純物濃度や構造の変化や拡張領域の有無、ゲート電極と拡散ノードとのオーバーラップ程度、Ｔｘ１とＴｘ２のディップデプリーション動作などの変化に敏感でなく、且つ拡散ノードからトランスファートランジスタのチャネル領域に電荷の放出が生じることを防止することができるようになる。Ｔｘ３に特定のターンオフ電圧が印加される区間は、Ｔｘ３にターンオフ電圧が印加される全区間となることができ、Ｔｘ２のターンオン電圧が印加される直前からＴｘ３にターンオン電圧が印加される全区間６００、６０９及び一部の区間のみに印加されても、所期の効果を達成することができる。
【０１１５】
一方、前記フォトダイオードに最も近いＴｘ１及び前記拡散ノードに最も近いＴｘ３を除いたゲート電極（図面ではＴｘ２）に印加されるターンオフ電圧は、グランド電圧から前記トランスファートランジスタのしきい電圧間のレベルを有することができる。
【０１１６】
図５Ｂを用いて図３と図４に示された３つのトランスファーゲート電極からなるトランスファートランジスタに印加される信号波形の好ましいライジングタイムとフォーリングタイムを記述する。以下に記述する内容を上述した図６Ａ及び６Ｂに適用し、ライジングタイム及びフォーリングタイムが明確に表れる信号波形を有することもできることは当然である。
【０１１７】
ライジングタイムとは、ターンオフ電圧が印加された状態でターンオン電圧が印加され始まった時（例えば、rt3on’）から定められたターンオン電圧が完全に印加される時（例えば、rt3on”）までの時間を意味する。フォーリングタイムとは、ターンオン電圧が印加された状態でターンオフ電圧が印加され始まった時（例えば、rt2off’）から定められたターンオフ電圧が完全に印加される時（例えば、rt2off”）までの時間を意味する。
【０１１８】
フォトダイオードとトランスファートランジスタのチャネルとの間に存在するポテンシャルバリアーの抑制は、フォトダイオードに隣接するゲート電極Ｔｘ１のターンオン電圧とチャネル状態以外にも、電圧印加方法に大きい影響を受ける。フォトダイオードに蓄積された光電荷の放出時、フォトダイオードとトランスファートランジスタのチャネルとの間に存在するポテンシャルバリアーを効果的に抑制するためには、特定のターンオン電圧で、フォトダイオードに隣接するゲート電極にターンオフ電圧で前記ターンオン電圧を印加する電圧の印加時間が、電圧印加回路が許容する可能な限り短いライジングタイムを有する駆動条件が好ましい。
【０１１９】
したがって、Ｔｘ１とＴｘ２の場合、可能な限り短いライジングタイムを有することが好ましく、Ｔｘ３の場合、Ｔｘ３のライジングタイムより全体的なリセットとトランスファー実行時間を短縮するために、ターンオン時間が可能な限り短いことが好ましい。
【０１２０】
これを具体的に表現すれば、前記拡散ノードに最も近いゲート電極Ｔｘ３に印加されるターンオン電圧のライジングタイムは、前記フォトダイオードに最も近いゲート電極Ｔｘ１に印加されるライジングタイムの２倍以上であることが好ましい。
【０１２１】
フォトダイオードから隣接するゲート電極のチャネルに移動した光電荷の拡散ノードまでの移動は、トランスファートランジスタを構成する多重ゲートのターンオフ電圧印加方法に大きい影響を受ける。以下、図５Ｂのフォトダイオードのリセットを例に取って説明するが、トランスファーの場合にも同様である。Ｔｘ１にターンオフ電圧が印加された直後（rt1off”）、Ｔｘ１下部のチャネルに捕捉されている信号電荷は、Ｔｘ２のチャネル領域へ移動するようになる。
【０１２２】
以後、Ｔｘ３にターンオン電圧が印加されれば（rt3on”）、信号電荷の再配列と拡散ノードへの移動がなされ、最終的にＴｘ２にターンオフ電圧が印加されれば（rt2off”）、ターンオフにスイッチングされるＴｘ２ゲートの下部に捕捉されている信号電荷がＴｘ３のチャネル領域と拡散ノードに移動するようになる。
【０１２３】
このようにトランスファーゲート電極がターンオフにスイッチングされる時に生じる信号電荷の移動は、チャネル面に平行する横の電場（lateral electrical field）により移動するようになる。この時、ゲート電圧により捕捉されている信号電荷は、基板のように信号電荷伝達通路を離脱した場所へ移動し、信号電荷の損失を起こしたり、フォトダイオードに戻って、暗電流成分として現れたり、イメージラグのように品質を悪化させることができる。
【０１２４】
これを防止するために、信号電荷の移動時、拡散ノード方向に最も大きい値のチャネル面に平行する横の電場を提供できるように、Ｔｘ１やＴｘ２にターンオフ電圧が加えられる時（rt1off’、rt2off’）、ターンオフ電圧が印加されるゲート電極に隣接するゲート電極Ｔｘ２、Ｔｘ３にターンオン電圧が印加されなければならないし、ターンオフ電圧が加えられるゲート電極のターンオン電圧からターンオフ電圧が印加されるのにかかる時間であるフォーリングタイムがイメージセンサの動作速度を深刻に低下しない限度内で可能な限り長くなければならない。
【０１２５】
例えば、前記フォトダイオードに最も近いゲート電極Ｔｘ１に印加されるターンオン電圧のライジングタイムを短縮させた場合、各ゲート電極に印加されるターンオン電圧のフォーリングタイムは、前記短縮させたライジングタイムの２倍以上であることが好ましい。
【実施例２】
【０１２６】
本実施例のイメージセンサは、フォトダイオードと、前記フォトダイオードで生成された光誘発電荷を拡散ノードに伝達するためのトランスファートランジスタとを含む感光ピクセルと、前記トランスファートランジスタを構成する多重のゲート電極各々の電圧印加時間、電圧除去時間、電圧維持時間及び印加される電圧の大きさなどを調節する制御部とを含む。
【０１２７】
本実施例に係るＣＭＯＳイメージセンサの構造は、フォトダイオードのリセットとトランスファー時、拡散ノードがフォトダイオードの電位に及ぼす影響を除去するために、トランスファートランジスタが２つのトランスファーゲート電極からなる構造である。
【０１２８】
図７Ａ及び図７Ｂは、本発明が具現されることができるＣＭＯＳイメージセンサの一実施例のフォトダイオード及びトランスファートランジスタ領域を示す断面図である。
【０１２９】
図７Ａ及び図７Ｂに示された一実施例の大部分の構成要素は、図４の一実施例で例示した構成要素とほぼ類似しているので、詳細な説明を省略し、発明の要旨となるトランスファートランジスタを重点的に説明する。
【０１３０】
図７Ａ及び図７Ｂで、トランスファートランジスタは、互いに電気的に分離されている２つのゲート電極７０６、７０８と、ゲート絶縁膜７０５及び／または側壁絶縁膜７１０と、基板３０１とからなる。前記トランスファートランジスタを構成する２つのトランスファーゲート電極は、ゲート電極７０６、７０８と、２つのゲート電極を分離する絶縁物質７０９及びゲート絶縁膜７０５と、ゲート電極に電圧を印加して制御する制御ライン７３０、７３１とから構成される。以下、上記の物質と構造で構成された２つのトランスファーゲート電極は、Ｔｘａ、Ｔｘｂとして総称する。
【０１３１】
前述したように、前記制御ラインは、ターンオン電圧やターンオフ電圧を印加する時間、維持された時間を制御する回路部と、電圧連結を開閉するスイッチング素子及び／またはオン／オフ時に印加される電圧大きさを調節する制御部をさらに含んで構成されることができる。
【０１３２】
フォトダイオードに最も隣接するゲート電極であるＴｘａ７０６は、特定のターンオン電圧が印加された時、Ｔｘａの長さと広さ、ゲート絶縁膜を構成する物質の種類と厚さにより決定されるＴｘａの平衡チャネル電荷の量は、フォトダイオードが最大限蓄積できる光電荷の量より大きくなければならないし、その差異が大きいほど好ましい。Ｔｘｂ７０８の長さＬｂ、Ｌｂ’、Ｌｂ”は、Ｔｘａに印加されたターンオン電圧がゲート絶縁膜７０５やゲート電極物質絶縁膜７０９、基板３０１を介して拡散ノードに影響を及ぼされない長さ、すなわちＴｘａにターンオン電圧が印加されても拡散ノードの電圧が変わらない長さであることが好ましい。
【０１３３】
図７Ｂ、図７Ｃ、図７Ｄ、図７Ｅと図７Ａの差異は、Ｔｘｂと拡散ノード間の物理的位置（オーバーラップの可否）や不純物濃度、拡散ノードの構造変化（ソース／ドレイン拡張領域）など拡散ノードの物理的・電気的変化と拡散ノードとＴｘｂと拡散ノードとの物理的位置とＴｘａとＴｘｂの電極物質間の重複可否などを除いて図７Ａの実施例と同様である。
【０１３４】
前記トランスファートランジスタのドレインドーピング領域３０４”と前記Ｔｘｂゲート端子７０８が互いに上下に重なる図７Ｄの構造よりは、前記トランスファートランジスタのドレインドーピング領域３０４、３０４（ａ）、３０４（ｂ）、３０４（ｃ）、３０４’、３０４”’と前記Ｔｘｂゲート端子７０８は、互いに上下に重ならない、図７Ｄを除いた構造が拡散ノードからチャネルに電荷の放出を抑制するのに多少有利である。
【０１３５】
図７Ａ乃至図７Ｅの一実施例は、本発明の核心である２つのトランスファーゲート電極で拡散ノードの影響を排除するという思想と、ディップデプリーション状態を用いて効果的にバリアーの抑制を誘導するという思想を具現する点において差異点がなく、根本的でない工程上や設計上の変化による様々な一実施例にすぎない。また、図７Ａ乃至図７Ｅに示す実施例で、ＴｘａとＴｘｂは、図３に示す実施例のＴｘ１とＴｘ３に各々該当し、実施例１で説明したＴｘ１とＴｘ３の構造的特徴と類似の特徴を有することが分かる。
【０１３６】
実施例１でＴｘ２の機能は、Ｔｘ１から越えてきた光電子またはリセットのための電子をＴｘ３に伝達し、最終的にＦＤに渡すことができるようにする役目をする。Ｔｘ１は、ディップデプリーションモードまたは単純にバリアーを減少させて、受光素子から電子をもたらす役目をし、Ｔｘ３は、ＦＤ側に電子をディップデプリーションでない状態またはＦＤの電子をもたらさない条件で動作するようにする役目をするのに対しに、Ｔｘ２は、Ｔｘ１とＴｘ２とを連結する役目のみをする。したがって、Ｔｘ２が省略されても、重要な受光素子から電子をもちらす機能と、ＦＤに影響を受けずに渡す機能をするＴｘ１とＴｘ３のみがあれば、本特許の内容をそのまま適用されることができる。
【０１３７】
図８Ａは、前記図７Ａ乃至図７Ｅを用いて例示した２つのトランスファーゲート電極から構成されるトランスファートランジスタの構造においてフォトダイオードのリセットとトランスファーに該当する駆動方法の一実施例を示すタイミングダイヤグラムである。トランスファートランジスタを構成するＴｘａとＴｘｂとリセットトランジスタＲｘ各々のタイミング図を示し、図８においてＶｏｎは、ゲート電極のターンオン電圧、Ｖｏｆｆは、ゲート電極のターンオフ電圧を意味する。
【０１３８】
２つのトランスファーゲート電極から構成されるトランスファートランジスタの構造において光感知のためにフォトダイオードを一定の電位に作るリセット区間８１０は、次のように理解することができる。すなわち、フォトダイオードをリセットさせるために、リセットトランジスタＲＸにターンオン電圧が加えられ（８０５）、フォトダイオードと隣接するＴｘａにターンオン電圧が加えられ（８０１）、拡散ノードと電気的に分離された状態で、フォトダイオードからＴｘａ下部チャネル形成領域に電荷が放出される。
【０１３９】
Ｔｘａのゲート絶縁膜の下部に集まっている電荷は、Ｔｘｂのゲートがターンオンとされれば（８０３）、再分配され、ゲート絶縁膜下部のチャネルに捕捉されているか、拡散ノードに流れるようになる。トランスファートランジスタのゲートに全てターンオフ電圧が印加された状態（８１１）で、拡散ノードに流れた電荷は、リセットトランスファーに形成されたチャネルを介してピクセルの外部回路に放出されるようになり、拡散ノードは、一定の電位にリセットされるようになり（８１１）、リセットトランジスタにターンオフ電圧が印加され、拡散ノードは、フローティング状態となる。
【０１４０】
フォトダイオードは、Ｔｘａのゲートにターンオフ電圧が印加される瞬間から光電荷の検出のためにＴｘａがさらにターンオンされる区間（８０２）の間の時間の間（８１２、integration time）に、光を感知し、光により生成された光電荷をフォトダイオードに蓄積するようになる。
【０１４１】
蓄積された光電荷をセンシングする区間、すなわちトランスファー８１３の過程は、次の通りである。一定の時間（８１２、integration time）が流れた後、フォトダイオードに隣接するＴｘａのゲートにターンオン電圧が印加されれば（８０２）、完全空乏型のフォトダイオードの場合、一定時間の間（８１５）に、フォトダイオードの内部に存在する移動可能な全ての電荷がＴｘａのゲート絶縁膜下部のチャネル領域へ移動し、Ｔｘａは、デプリーション状態に信号電荷を捕捉するようになる。フォトダイオードが不完全空乏型である場合、Ｔｘａのゲートにターンオン電圧が印加される区間の間（８０２）に、フォトダイオードからＴｘａのチャネルに電荷の放出が生じるようになる。
【０１４２】
Ｔｘａのゲートにターンオン電圧が印加された状態で、Ｔｘｂのゲートにターンオン電圧が印加（８１６）されると、Ｔｘａのチャネルに捕捉されている電荷の再配列が生じる。Ｔｘｂのゲートがターンオンされた状態でＴｘａがターンオン電圧からターンオフ電圧へスイッチングされれば（８１７）、Ｔｘａチャネルに捕捉されている電荷がＴｘｂのチャネルに移動したり、拡散ノードに流れ込むようになり、Ｔｘｂのゲートがターンオン電圧からターンオフ電圧へスイッチングされれば、チャネルの下部に存在する全ての電荷が拡散ノードに移動するようになる。
【０１４３】
また、リセットトランジスタにターンオン電圧が加えられる時点（rxon）は、一定区間８１４内に位置することができるが、リセットに所要される時間を短縮するために、Ｔｘａにターンオン電圧が加えられる時点と同じことが好ましい。
【０１４４】
３つのトランスファーゲート電極からなるトランスファートランジスタの駆動方法の一例と同様に、２つのトランスファーゲート電極でトランスファートランジスタが構成された場合、短いインテグレーション時間を有することができる駆動方法の他の実施例に対するタイミングダイヤグラムを図８Ｂに示した。
【０１４５】
フォトダイオードに蓄積された光電荷のトランスファーのために、Ｔｘａにターンオン電圧が印加（ttaon）されることができる最も速い時点は、リセットのためにＴｘｂにターンオフ電圧が加えられた直後（rtboff）になることができ、トランスファーのためのＴｘｂにターンオン電圧が印加（ttbon）されることができる最も速い時点は、拡散ノードのリセットを実行し、リセットトランジスタＲｘにターンオフ電圧が印加された直後（rxoff）である。この時、集光時間であるインテグレーションタイムは、区間８１２’となる。
【０１４６】
図８Ｃは、前記図７の構造を含む二重ゲートからなるトランスファートランジスタの駆動方法の実施例で好ましいライジングタイムとフォーリングタイムを示すタイミング図である。前記図面による駆動方法は、フォトダイオードのリセットとトランスファーに所要される駆動時間を短縮することができる。
【０１４７】
フォトダイオードが完全空乏型であれ、不完全空乏型であれ、フォトダイオードのピンニング電圧を高め、フォトダイオードがリセットされる電位を増加させるために、上述したように、フォトダイオードが集めることができる光電荷の最大量よりＴｘａの平衡チャネル電荷の量がさらに大きくなければならないし、フィルファクターが許容する限り、Ｔｘａの平衡チャネル電荷量とフォトダイオードが最大蓄積できる電荷量との差異が大きいほど好ましい。
【０１４８】
前記ディップデプリーション効果を最大限利用できるように、図８ｃに示すように、Ｔｘａがターンオフ電圧からターンオン電圧へスイッチされる時（rtaon’、rtaon”）、前記ゲート電極絶縁膜の下部がディップデプリーション状態となるように、電圧印加回路が許容する短い電圧のライジングタイムを有する駆動条件であることが好ましい。
【０１４９】
また、放出された電荷の効果的な移動のために、Ｔｘａのフォーリングタイム（rtaoff”-rtaoff’）とＴｘｂのフォーリングタイム（ttaoff”-ttaoff’）は、イメージセンサの動作時間の劣化を誘導しない限り長いことが好ましい。フォトダイオードのリセット駆動８１０”を基準にして説明したが、上記の駆動特徴は、フォトダイオードのトランスファー駆動８１３”にも同様に適用されることは自明な事実である。
【０１５０】
図８Ｃで、フォトダイオードが完全空乏であるか、不完全空乏型であるかによって、電圧の印加時間８０１”、８０２”がフォトダイオードから電荷の放出時に及ぼす影響が変わる。完全空乏型フォトダイオードの場合、Ｔｘ１のターンオン電圧が加えられる時間が一定時間以上であれば、フォトダイオードのリセットやトランスファー後の電位に影響を及ぼさないが、不完全空乏型フォトダイオードである時は、ターンオン電圧が加えられる全区間の間に、フォトダイオードからゲート電極のチャネルに電荷の移動が生じるので、一定のリセットやトランスファー時間８１０”、８１３”でＴｘ１にターンオン電圧が加えられる区間８０１”、８０２”が長いことが好ましい。
【０１５１】
すなわち、図８Ｃでは、フォトダイオードのリセットとトランスファー駆動に必要な全体所要時間８１０”、８１３”を最小化し、Ｔｘａにターンオン電圧が加えられる時間を最大化するための駆動方法の一実施例を示した。
【０１５２】
リセットトランジスタとＴｘａにターンオン電圧が同時に印加され、Ｔｘｂにターンオン電圧が完全に印加された直後（rtbon”）、Ｔｘａにターンオフ電圧が印加（rtaoff’）され始まり、Ｔｘａにターンオフ電圧が完全に印加された直後（rtaoff”）、Ｔｘｂにターンオフ電圧が印加（rtboff’）され始まることが好ましく、ターンオフ電圧が完全に印加された直後（rtboff”）の区間８０５”でフォトダイオードのリセットに所要された区間８１０”の差が拡散ノードのリセットのために必要な最小時間であることが好ましい。フォトダイオードのリセット駆動８１０”を基準にして説明したが、上記の駆動特徴は、フォトダイオードのトランスファー駆動８１３”にも同様に適用されることは自明な事実である。
【０１５３】
トランスファートランジスタが２つのトランスファーゲート電極から構成された実施例でリセットトランジスタのターンオン電圧とターンオフ電圧を除いた残りのターンオン電圧とターンオフ電圧に対する詳細な説明を記述する。Ｔｘａのターンオン電圧は、電圧駆動回路で可能な限り最も大きい動作電圧である電源電位を加え、Ｔｘｂのターンオン電圧は、ゲート絶縁膜の厚さとゲート絶縁膜の下部に存在するシリコンバルクの不純物濃度により決定されるしきい電圧以上である電圧と電源電圧との間の特定の値を有することができる。
【０１５４】
ターンオフ電圧は、Ｔｘａの場合、すなわちフォトダイオードに最も隣接するゲート電極の場合、グランド電位であるか、負の電位を有することができ、Ｔｘｂの場合、グランドや負の電位であるか、ゲート絶縁膜の厚さと物質、ゲート絶縁膜の下部に存在するシリコンバルクの不純物濃度により決定されるしきい電圧以下の値を有することができる。
【０１５５】
実施例１と実施例２に対する上記の説明から分かるように、トランスファートランジスタが２つのトランスファーゲート電極からなる一実施例のＴｘａは、前述した３つのトランスファーゲート電極からなるトランスファートランジスタの一実施例の構成要素のうちＴｘ１と類似な駆動特徴を有し、トランスファートランジスタが２つのトランスファーゲート電極からなる一実施例のＴｘｂは、前述した３つのトランスファーゲート電極からなるトランスファートランジスタの一実施例の構成要素のうちＴｘ３と類似の駆動特徴を有することを明記する。
【０１５６】
以上、本発明を好ましい実施例により詳細に説明したが、本発明は、前記実施例に限定されるものではなく、本発明の技術的思想の範囲内で当分野における通常の知識を有する者によって様々な変形が可能である。
【０１５７】
例えば、Ｔｘｂにターンオン電圧を印加する時、一定時間の間に低いターンオン電圧を印加した後に、高いターンオン電圧を印加する、すなわち２つ以上のターンオン電圧を順次に印加して動作させることができる。
【０１５８】
例えば、Ｔｘｂに２つ以上のターンオン電圧を順次に印加し、ターンオン動作を駆動する時、低いターンオン電圧は、拡散ノードを一般トランジスタのソースとして見る時、拡散ノードの電圧と拡散ノードに最も隣接するトランスファーゲートゲート電極の絶縁膜の厚さと物質、絶縁膜の下部のシリコンバルクと拡散ノードとの間に存在する不純物濃度と種類により決定されるしきい電圧の差に該当する電圧以下を有することができ、高いターンオン電圧は、低いターンオン電圧以上の値と電源電位以下の値を有することができる。この時、Ｔｘａにターンオン電圧が加えられる時、Ｔｘｂに前記低いターンオン電圧を同時に印加することができる。
【０１５９】
また、前記本発明の詳細な説明では、通常広く使われる受光素子の１種類であるフォトダイオードで具体化して説明したが、フォトトランジスタのような他の形態の受光素子を使用することができることは自明である。
【図面の簡単な説明】
【０１６０】
【図１】一般的な４−トランジスタＣＭＯＳイメージセンサの構造を示す回路図である。
【図２Ａ】一般的な４−トランジスタＣＭＯＳイメージセンサのフォトダイオード及びトランスファートランジスタ領域を示す断面図である。
【図２Ｂ】一般的な４−トランジスタＣＭＯＳイメージセンサにおいてフォトダイオードのトランスファーとリセット駆動方法を示すタイミング図である。
【図３Ａ】本発明が具現されることができるＣＭＯＳイメージセンサの一実施例のフォトダイオード及びトランスファートランジスタ領域を示す断面図である。
【図３Ｂ】本発明が具現されることができるＣＭＯＳイメージセンサの一実施例のフォトダイオード及びトランスファートランジスタ領域を示す断面図である。
【図３Ｃ】本発明が具現されることができるＣＭＯＳイメージセンサの一実施例のフォトダイオード及びトランスファートランジスタ領域を示す断面図である。
【図４】本発明が具現されることができるＣＭＯＳイメージセンサの一実施例のフォトダイオード及びトランスファートランジスタ領域を示す斜視図である。
【図５Ａ】本発明の一実施例に係るトランスファートランジスタ駆動方法を示すタイミング図である。
【図５Ｂ】本発明の一実施例に係るトランスファートランジスタ駆動方法を示すタイミング図である。
【図５Ｃ】本発明の一実施例に係るトランスファートランジスタ駆動方法を示すタイミング図である。
【図６Ａ】本発明の一実施例に係るトランスファートランジスタ駆動方法を示すタイミング図である。
【図６Ｂ】本発明の一実施例に係るトランスファートランジスタ駆動方法を示すタイミング図である。
【図７Ａ】本発明が具現されることができるＣＭＯＳイメージセンサの一実施例のフォトダイオード及びトランスファートランジスタ領域を示す断面図である。
【図７Ｂ】本発明が具現されることができるＣＭＯＳイメージセンサの一実施例のフォトダイオード及びトランスファートランジスタ領域を示す断面図である。
【図７Ｃ】本発明が具現されることができるＣＭＯＳイメージセンサの一実施例のフォトダイオード及びトランスファートランジスタ領域を示す断面図である。
【図７Ｄ】本発明が具現されることができるＣＭＯＳイメージセンサの一実施例のフォトダイオード及びトランスファートランジスタ領域を示す断面図である。
【図７Ｅ】本発明が具現されることができるＣＭＯＳイメージセンサの一実施例のフォトダイオード及びトランスファートランジスタ領域を示す断面図である。
【図８Ａ】本発明の一実施例に係るトランスファートランジスタ駆動方法を示すタイミング図である。
【図８Ｂ】本発明の一実施例に係るトランスファートランジスタ駆動方法を示すタイミング図である。
【図８Ｃ】本発明の一実施例に係るトランスファートランジスタ駆動方法を示すタイミング図である。
【符号の説明】
【０１６１】
３０１  基板
３０２  ｎ型ドーピング領域
３０３  表面ドーピング領域
３０４  拡散ノード
３０５  ゲート絶縁膜
３０６、３０７、３０８  ゲート電極
３１０  絶縁物質
３３１、３３２、３３３  制御ライン
【図１】
2008104199.tif 000003
【図２Ａ】
2008104199.tif 000004
【図２Ｂ】
2008104199.tif 000005
【図３Ａ】
2008104199.tif 000006
【図３Ｂ】
2008104199.tif 000007
【図３Ｃ】
2008104199.tif 000008
【図４】
2008104199.tif 000009
【図５Ａ】
2008104199.tif 000010
【図５Ｂ】
2008104199.tif 000011
【図５Ｃ】
2008104199.tif 000012
【図６Ａ】
2008104199.tif 000013
【図６Ｂ】
2008104199.tif 000014
【図７Ａ】
2008104199.tif 000015
【図７Ｂ】
2008104199.tif 000016
【図７Ｃ】
2008104199.tif 000017
【図７Ｄ】
2008104199.tif 000018
【図７Ｅ】
2008104199.tif 000019
【図８Ａ】
2008104199.tif 000020
【図８Ｂ】
2008104199.tif 000021
【図８Ｃ】
2008104199.tif 000022