(57)【要約】【課題】インバータ回路と整流回路との３以上の回路を備え、コンデンサの充放電を利用するＤＣ／ＤＣ電力変換装置において、隣接回路間にコンデンサとインダクタを直列接続したＬＣ直列体を接続して共振現象利用による変換効率を向上させると共に、装置構成の小型化を図る。【解決手段】駆動用インバータ回路と整流回路との３以上の回路を直列接続すると共に、隣接回路間にコンデンサとインダクタのＬＣ直列体LC12〜LC34を配設する。各ＬＣ直列体LC12〜LC34は、入出力用の低電圧側電圧端子VL、Vcomに近いほど、同一仕様のコンデンサ素子、インダクタ素子を多く並列配置して構成することで、VL、Vcomに近いほどコンデンサ容量が大きくインダクタンスが小さく、しかも共振周期をそれぞれ等しく設定する様にして、共振現象を効果的に利用すると共に、各ＬＣ直列体LC12〜LC34のコンデンサ、インダクタンスのサイズを最適化する。【選択図】図１
2008072856.tif 000002
【特許請求の範囲】
【請求項１】
制御電極によりオンオフ動作が制御される複数の半導体スイッチング素子と平滑コンデンサとから成る３以上の回路を、隣接回路間にそれぞれコンデンサおよびインダクタの直列体を配して一列に接続し、入出力用電圧端子となる低電圧側電圧端子および高電圧側電圧端子をそれぞれ所定の上記平滑コンデンサの端子に接続して備え、
上記複数の直列体は、低電圧側電圧端子に近いほどコンデンサ容量が大きくインダクタンスが小さく、しかもコンデンサ容量とインダクタンスとで決まる共振周期がそれぞれ等しく設定され、
上記複数の回路の内、所定の回路を駆動用インバータ回路に用い、他の回路を整流回路に用いて、上記各直列体のコンデンサの充放電により直流／直流変換を行うことを特徴とするＤＣ／ＤＣ電力変換装置。
【請求項２】
上記各回路は、上記複数の半導体スイッチング素子である高圧側スイッチおよび低圧側スイッチを直列接続して上記平滑コンデンサの正負端子間に接続した回路であり、該複数の回路を直列に接続し、該各回路内の上記高圧側スイッチと上記低圧側スイッチとの接続点を中間端子として、隣接する該各回路の中間端子間にそれぞれ上記直列体を接続したことを特徴とする請求項１記載のＤＣ／ＤＣ電力変換装置。
【請求項３】
制御電極によりオンオフ動作が制御される半導体スイッチング素子を２直列に平滑コンデンサの正負端子間に接続して成る回路と、ダイオード素子を２直列に平滑コンデンサの正負端子間に接続して成る回路とによる３以上の回路を、隣接回路間にそれぞれコンデンサおよびインダクタの直列体を配して一列に接続し、入出力用電圧端子となる低電圧側電圧端子および高電圧側電圧端子をそれぞれ所定の上記平滑コンデンサの端子に接続して備え、
上記複数の直列体は、低電圧側電圧端子に近いほどコンデンサ容量が大きくインダクタンスが小さく、しかもコンデンサ容量とインダクタンスとで決まる共振周期がそれぞれ等しく設定され、
上記複数の回路の内、上記２直列半導体スイッチング素子から成る所定の回路を駆動用インバータ回路に用い、他の回路を整流回路に用いて、上記各直列体のコンデンサの充放電により直流／直流変換を行うことを特徴とするＤＣ／ＤＣ電力変換装置。
【請求項４】
上記各回路内の２直列素子の接続点を中間端子として、隣接する該各回路の中間端子間にそれぞれ上記直列体を接続したことを特徴とする請求項３記載のＤＣ／ＤＣ電力変換装置。
【請求項５】
トランスを備えて、上記複数の回路を該トランスの１次巻線に接続された第１の回路と該トランスの２次巻線に接続された第２の回路とで構成し、上記直列体は上記１次巻線あるいは上記２次巻線に直列に接続されることを特徴とする請求項１または３に記載のＤＣ／ＤＣ電力変換装置。
【請求項６】
上記低電圧側電圧端子は、上記複数の回路内の所定の回路の平滑コンデンサの正負端子に接続され、上記所定の回路は、両側が上記複数の回路内の他の回路に接続されて中間に位置することを特徴とする請求項１〜５のいずれかに記載のＤＣ／ＤＣ電力変換装置。
【請求項７】
上記各半導体スイッチング素子は、ソース・ドレイン間に寄生ダイオードを有するパワーＭＯＳＦＥＴ、あるいはダイオードを逆並列に接続した半導体スイッチング素子であることを特徴とする請求項１〜６のいずれかに記載のＤＣ／ＤＣ電力変換装置。
【請求項８】
上記半導体スイッチング素子にて構成される上記整流回路では、該整流回路内の上記半導体スイッチング素子のオン期間は、上記直列体の共振周期の１／２の期間を超えないものであることを特徴とする請求項７記載のＤＣ／ＤＣ電力変換装置。
【請求項９】
上記各直列体に流れる最大電流値に応じて該各直列体のコンデンサ容量およびインダクタンスを決定することを特徴とする請求項１〜８のいずれかに記載のＤＣ／ＤＣ電力変換装置。
【請求項１０】
上記各直列体の上記コンデンサを、仕様の等しい１あるいは複数個のコンデンサ素子を並列配置して構成すると共に、上記インダクタを仕様の等しい１あるいは複数個のインダクタ素子を並列配置して構成し、上記低電圧側電圧端子に近いほど上記コンデンサ素子、上記インダクタ素子がそれぞれ並列配置される個数が増大することを特徴とする請求項１〜８のいずれかに記載のＤＣ／ＤＣ電力変換装置。
【請求項１１】
上記各直列体に流れる最大電流値に応じて該各直列体の上記コンデンサ素子、上記インダクタ素子がそれぞれ並列配置される個数を決定することを特徴とする請求項１０に記載のＤＣ／ＤＣ電力変換装置。
【請求項１２】
上記半導体スイッチング素子で構成される各回路は、該回路を動作させるための電源を備え、該各電源は、上記各回路内の平滑コンデンサからＤＣ／ＤＣコンバータを介して電力供給されることを特徴とする請求項１〜１１のいずれかに記載のＤＣ／ＤＣ電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、直流電圧を昇圧あるいは降圧した直流電圧に変換する、ＤＣ／ＤＣ電力変換装置に関するものである。
【背景技術】
【０００２】
従来のＤＣ／ＤＣ電力変換装置としてのＤＣ／ＤＣコンバータは、正の電位に接続する半導体スイッチと負の電位に接続する半導体スイッチとを備えた少なくとも２個以上の半導体スイッチを具備するインバータ回路と、直列に接続される複数の整流器と直列に接続される複数のコンデンサとを備えた多倍圧整流回路で構成され、インバータ回路で交流電圧を作り、更に、多倍圧整流回路で高圧直流電圧を作り負荷に供給する（例えば、特許文献１参照）。
【０００３】
また従来の別例によるＤＣ／ＤＣ電力変換装置としてのスイッチトキャパシタコンバータは、インバータ回路と２倍圧整流回路とで構成され、コンデンサと直列にインダクタを接続し、ＬＣ共振現象を利用してコンデンサへの充放電電流を増大させ、大きな電力を移行しても効率の低下が少ない電力変換を実現している（例えば、非特許文献１参照）。
【０００４】
【特許文献１】特開平９−１９１６３８号公報
【非特許文献１】出利葉史俊他：「共振形スイッチトキャパシタコンバータの制御特性」，信学技法，IEICE  Technical  Report，EE2005-62，pp7-12，2006年
【発明の開示】
【発明が解決しようとする課題】
【０００５】
これらの従来のＤＣ／ＤＣ電力変換装置では、インバータ回路と整流回路とを備え、コンデンサの充放電を利用して直流／直流電力変換を行うものであり、また、コンデンサと直列にインダクタを接続してＬＣ共振現象を利用すると高効率で大きな電力が移行できる。この場合、整流回路を複数個接続した多倍圧整流回路で構成するとコンデンサとインダクタとのＬＣ直列体も複数個必要となるが、仕様の等しい複数のＬＣ直列体を用いると、各ＬＣ直列体の許容電流値を、電流値が最大のものに合わせて大きくする必要があり、装置構成の大型化を招くという問題点があった。
【０００６】
この発明は、上記のような問題点を解消するために成されたものであって、インバータ回路と整流回路とから成る３以上の回路を備え、コンデンサの充放電を利用するＤＣ／ＤＣ電力変換装置において、回路間にコンデンサとインダクタとのＬＣ直列体を配し共振現象を利用して変換効率を向上させると共に、装置構成の小型化を図ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明による第１のＤＣ／ＤＣ電力変換装置は、制御電極によりオンオフ動作が制御される複数の半導体スイッチング素子と平滑コンデンサとから成る３以上の回路を、隣接回路間にそれぞれコンデンサおよびインダクタの直列体を配して一列に接続し、入出力用電圧端子となる低電圧側電圧端子および高電圧側電圧端子をそれぞれ所定の上記平滑コンデンサの端子に接続して備える。上記複数の直列体は、低電圧側電圧端子に近いほどコンデンサ容量が大きくインダクタンスが小さく、しかもコンデンサ容量とインダクタンスとで決まる共振周期がそれぞれ等しく設定される。そして、上記複数の回路の内、所定の回路を駆動用インバータ回路に用い、他の回路を整流回路に用いて、上記各直列体のコンデンサの充放電により直流／直流変換を行うものである。
【０００８】
この発明による第２のＤＣ／ＤＣ電力変換装置は、制御電極によりオンオフ動作が制御される半導体スイッチング素子を２直列に平滑コンデンサの正負端子間に接続して成る回路と、ダイオード素子を２直列に平滑コンデンサの正負端子間に接続して成る回路とによる３以上の回路を、隣接回路間にそれぞれコンデンサおよびインダクタの直列体を配して一列に接続し、入出力用電圧端子となる低電圧側電圧端子および高電圧側電圧端子をそれぞれ所定の上記平滑コンデンサの端子に接続して備える。上記複数の直列体は、低電圧側電圧端子に近いほどコンデンサ容量が大きくインダクタンスが小さく、しかもコンデンサ容量とインダクタンスとで決まる共振周期がそれぞれ等しく設定される。そして、上記各直列体のコンデンサの充放電により直流／直流変換を行うものである。
【発明の効果】
【０００９】
この発明による第１、第２のＤＣ／ＤＣ電力変換装置は、コンデンサとインダクタを直列接続した複数の直列体を、低電圧側電圧端子に近いほどコンデンサ容量が大きくインダクタンスが小さく、しかもコンデンサ容量とインダクタンスとで決まる共振周期がそれぞれ等しく設定した。このため、効果的に共振現象を利用して変換効率を向上できると共に、低電圧側電圧端子に近い直列体ほど許容電流値を大きくして各直列体のサイズを最適化でき、装置構成を小型化できる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
以下、この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置を図について説明する。図１、図２はこの発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の回路構成を示すもので、図１は主回路を、図２は制御回路を示す。
この実施の形態１では、低電圧側電圧端子VLとVcom間の電圧V1と、高電圧側電圧端子VHとVcom間の電圧V2との間で、エネルギの移行を双方向に行う機能を有する昇降圧形のＤＣ／ＤＣ電力変換装置について示す。電圧V2は電圧V1の約４倍となっており、ここではV1は50V、V2は約200Vとする。
【００１１】
図１に示すように、ＤＣ／ＤＣ電力変換装置の主回路部は、入出力電圧V1、V2を平滑化し、またエネルギ移行のための電圧源としても機能する平滑コンデンサCs1、Cs2、Cs3、Cs4と、複数のMOSFETとを備え、低圧側スイッチ、高圧側スイッチとしての２つのMOSFET（Mos1L、Mos1H）（Mos2L、Mos2H）（Mos3L、Mos3H）（Mos4L、Mos4H）を直列接続して各平滑コンデンサCs1、Cs2、Cs3、Cs4の両端子間に接続した回路Ａ１、Ａ２、Ａ３、Ａ４を直列接続して構成される。そして、各回路Ａ１、Ａ２、Ａ３、Ａ４内の２つのMOSFETの接続点を中間端子として、隣接する該各回路Ａ１、Ａ２、Ａ３、Ａ４の中間端子間に、コンデンサCr12（Cr12A、Cr12B、Cr12C）、Cr23（Cr23A、Cr23B）、Cr34（Cr34A）およびインダクタLr12（Lr12A、Lr12B、Lr12C）、Lr23（Lr23A、Lr23B）、Lr34（Lr34A）を直列接続して構成されエネルギ移行素子として機能するＬＣ直列体LC12、LC23、LC34を接続する。なお、各MOSFETは、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETである。
【００１２】
主回路部の接続の詳細について説明する。平滑コンデンサCs1の両端子は、それぞれ電圧端子VLとVcomに接続され、電圧端子Vcomは接地されている。平滑コンデンサCs1のVL側電圧端子は、平滑コンデンサCs2の一方の端子に接続され、平滑コンデンサCs2の他方の端子は平滑コンデンサCs3の一方の端子に、平滑コンデンサCs3の他方の端子は平滑コンデンサCs4の一方の端子に、平滑コンデンサCs4の他方の端子は電圧端子VHに接続されている。
Mos1Lのソース端子は電圧端子Vcomに、ドレイン端子はMos1Hのソース端子に、Mos1Hのドレイン端子は電圧端子VLに接続されている。Mos2Lのソース端子は平滑コンデンサCs2の低電圧側の端子に、Mos2Lのドレイン端子はMos2Hのソース端子に、Mos2Hのドレイン端子は平滑コンデンサCs2の高電圧側の端子に接続されている。Mos3Lのソース端子は平滑コンデンサCs3の低電圧側の端子に、Mos3Lのドレイン端子はMos3Hのソース端子に、Mos3Hのドレイン端子は平滑コンデンサCs3の高電圧側の端子に接続されている。Mos4Lのソース端子は平滑コンデンサCs4の低電圧側の端子に、Mos4Lのドレイン端子はMos4Hのソース端子に、Mos4Hのドレイン端子は平滑コンデンサCs4の高電圧側の端子に接続されている。
【００１３】
ＬＣ直列体LC12の一端は、Mos1LとMos1Hの接続点に接続され、他端はMos2LとMos2Hの接続点に接続されている。ＬＣ直列体LC23の一端は、Mos2LとMos2Hの接続点に接続され、他端はMos3LとMos3Hの接続点に接続されている。ＬＣ直列体LC34の一端は、Mos3LとMos3Hの接続点に接続され、他端はMos4LとMos4Hの接続点に接続されている。
【００１４】
Mos1L、Mos1Hのゲート端子はゲート駆動回路111の出力端子に接続され、ゲート駆動回路111の入力端子には、Mos1Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。ゲート駆動回路は、一般的なブートストラップ方式の駆動回路であり、ハーフブリッジインバータ回路駆動用のドライバICや高電圧側のMOSFETを駆動するためのコンデンサ等で構成されている。Mos2L、Mos2Hのゲート端子はゲート駆動回路112の出力端子に接続され、ゲート駆動回路112の入力端子には、Mos2Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。Mos3L、Mos3Hのゲート端子はゲート駆動回路113の出力端子に接続され、ゲート駆動回路113の入力端子には、Mos3Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。Mos4L、Mos4Hのゲート端子はゲート駆動回路114の出力端子に接続され、ゲート駆動回路114の入力端子には、Mos4Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。
【００１５】
Mos1L駆動用のゲート駆動信号はフォトカプラ121Lから、Mos1H駆動用のゲート駆動信号はフォトカプラ121Hから出力される。フォトカプラ121L、121Hには、ゲート信号Gate1L、Gate1Hが入力される。フォトカプラは、制御回路側の信号とゲート駆動側の信号を電気的に絶縁し、光によって信号を伝送する機能を有するものであり、信号の基準電圧の変換をするためのものである。Mos2L駆動用のゲート駆動信号はフォトカプラ122Lから、Mos2H駆動用のゲート駆動信号はフォトカプラ122Hから出力される。フォトカプラ122L、122Hには、ゲート信号Gate2L、Gate2Hが入力される。Mos3L駆動用のゲート駆動信号はフォトカプラ123Lから、Mos3H駆動用のゲート駆動信号はフォトカプラ123Hから出力される。フォトカプラ123L、123Hには、ゲート信号Gate3L、Gate3Hが入力される。Mos4L駆動用のゲート駆動信号はフォトカプラ124Lから、Mos4H駆動用のゲート駆動信号はフォトカプラ124Hから出力される。フォトカプラ124L、124Hには、ゲート信号Gate4L、Gate4Hが入力される。
【００１６】
電源Vs1、Vs2、Vs3、Vs4は、それぞれMos1L、Mos2L、Mos3L、Mos4Lのソース端子を基準とした、MOSFET、ゲート駆動回路、フォトカプラを駆動するために備えられた電源である。
また図２に示すように、ゲート信号Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hは、制御回路１３にて生成される。この場合、マイクロコンピュータ等の信号処理回路において、ゲート信号を生成している。
【００１７】
次に、ＬＣ直列体LC12、LC23、LC34の構成について詳述する。各コンデンサ素子Cr12A、Cr12B、Cr12C、Cr23A、Cr23B、Cr34Aは同じ仕様で、例えば許容電流20Arms、容量値2．5μFとする。ＬＣ直列体LC12のコンデンサCr12は３個のコンデンサ素子Cr12A、Cr12B、Cr12Cを並列配置して構成し、ＬＣ直列体LC23のコンデンサCr23は２個のコンデンサ素子Cr23A、Cr23Bを並列配置して構成し、ＬＣ直列体LC34のコンデンサCr34は１個のコンデンサ素子Cr34Aにて構成する。
また各インダクタ素子Lr12A、Lr12B、Lr12C、Lr23A、Lr23B、Lr34Aは同じ仕様で、例えば許容電流20Arms、インダクタンス値1．2μHとする。ＬＣ直列体LC12のインダクタLr12は３個のインダクタ素子Lr12A、Lr12B、Lr12Cを並列配置して構成し、ＬＣ直列体LC23のインダクタLr23は２個のインダクタ素子Lr23A、Lr23Bを並列配置して構成し、ＬＣ直列体LC34のインダクタLr34は１個のインダクタ素子Lr34Aにて構成する。
【００１８】
これにより、ＬＣ直列体LC12は、Cr12の容量値7．5μF(3×2．5μF)、Lr12のインダクタンス値0．4μH(1．2μH/3)、トータルの許容電流60Armsとなる。また、ＬＣ直列体LC23は、Cr23の容量値5．0μF(2×2．5μF)、Lr23のインダクタンス値0．6μH(1．2μH/2)、トータルの許容電流40Armsとなり、さらにＬＣ直列体LC34は、Cr34の容量値2．5μF、Lr34のインダクタンス値1．2μH、トータルの許容電流20Armsとなる。
そして、各段のＬＣ直列体LC12、LC23、LC34のインダクタンス値と容量値とで決定される共振周期は、各段でそれぞれ等しく約10．9μs、共振周波数は約92kHzとなる。
このように、ＬＣ直列体LC12、LC23、LC34は、低電圧側ほど、即ち低電圧側電圧端子VL、Vcomに近いほどコンデンサ容量が大きくインダクタンスが小さく、しかも共振周期がそれぞれ等しく設定されるものである。
なおこの場合、ＬＣ直列体LC12、LC23は、インダクタンス素子とコンデンサ素子とを直列接続したものを並列接続して構成したものを図示したが、インダクタンス素子を互いに並列接続したインダクタンスと、コンデンサ素子を互いに並列接続したコンデンサとを直列接続して構成しても良い。
【００１９】
次に、電圧V1⇒V2へのエネルギ移行動作（昇圧動作）について説明する。
平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、ＬＣ直列体LC12、LC23、LC34のコンデンサCrの容量値と比較して十分大きな値に設定される。電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に(V2-V1)/3の電圧が充電されている。
回路Ａ１は、電圧端子VL−Vcom間に入力されるエネルギを、MOSFET（Mos1L、Mos1H）のオンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。また、回路Ａ２、Ａ３、Ａ４は、駆動用インバータ回路Ａ１で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として用いられる。
【００２０】
高圧側MOSFETへのゲート信号Gate1H、Gate2H、Gate3H、Gate4Hと、低圧側MOSFETへのゲート信号Gate1L、Gate2L、Gate3L、Gate4Lと、各ＬＣ直列体LC12、LC23、LC34に流れる電流I12、I23、I34とを図３に示す。なお、電流I12、I23、I34は、各ＬＣ直列体LC12、LC23、LC34にて並列配置されたインダクタンス素子Lrとコンデンサ素子Crとを流れる全電流を示す。電流I12、I23、I34は、図１中に示した電流方向を正として表示している。また、MOSFETはゲート信号がハイ電圧でオンする。
図３に示すように、ゲート信号は、ＬＣ直列体LC12、LC23、LC34にて定まる共振周期よりもやや大きな周期Ｔでデューティー約50％のオンオフ信号である。なお、ｔは共振周期の1/2の期間を示し、１ａ、１ｂはゲート信号のオンパルス（以下、ゲートパルスと称す）で、この場合、共振周期の1/2の期間ｔとほぼ一致する期間で発生される。
【００２１】
低圧側MOSFETへのゲートパルス１ｂにより各回路Ａ１〜Ａ４の低圧側MOSFETであるMos1L、Mos2L、Mos3L、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs1、Cs2、Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr12、Cr23、Cr34に移行する。
Cs1⇒Mos2L⇒Lr12⇒Cr12⇒Mos1L
Cs1⇒Cs2⇒Mos3L⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Mos1L
Cs1⇒Cs2⇒Cs3⇒Mos4L⇒Lr34⇒Cr34⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Mos1L
【００２２】
次いで、高圧側MOSFETへのゲートパルス１ａにより各回路Ａ１〜Ａ４の高圧側MOSFETであるMos1H、Mos2H、Mos3H、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr12、Cr23、Cr34に充電されたエネルギが、以下に示す経路で平滑コンデンサCs2、Cs3、Cs4に移行する。
Mos1H⇒Cr12⇒Lr12⇒Mos2H⇒Cs2
Mos1H⇒Cr12⇒Lr12⇒Cr23⇒Lr23⇒Mos3H⇒Cs3⇒Cs2
Mos1H⇒Cr12⇒Lr12⇒Cr23⇒Lr23⇒Cr34⇒Lr34⇒Mos4H⇒Cs4⇒Cs3⇒Cs2
【００２３】
このように昇圧動作では、コンデンサCr12、Cr23、Cr24の充放電により、平滑コンデンサCs1から平滑コンデンサCs2、Cs3、Cs4にエネルギを移行する。そして、電圧端子VLとVcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する。
【００２４】
次に、電圧V2⇒V1のエネルギ移行動作（降圧動作）について説明する。
電圧端子VH−Vcom間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力するため、電圧端子VL−Vcom間に負荷が接続され、電圧V2は4×V1よりも高い値となっている。
この場合、回路Ａ４は、駆動用インバータ回路に用いられ、回路Ａ１〜Ａ３は整流回路として用いられる。
降圧動作における、高圧側MOSFETへのゲート信号Gate1H、Gate2H、Gate3H、Gate4Hと、低圧側MOSFETへのゲート信号Gate1L、Gate2L、Gate3L、Gate4Lと、各ＬＣ直列体LC12、LC23、LC34に流れる電流I12、I23、I34とを図４に示す。
図４に示すように、降圧動作時のゲート信号も昇圧動作時と同様で、ＬＣ直列体LC12、LC23、LC34にて定まる共振周期よりもやや大きな周期Ｔでデューティー約50％のオンオフ信号である。１ｃ、１ｄはゲートパルスで、共振周期の1/2の期間ｔとほぼ一致する期間で発生される。
【００２５】
高圧側MOSFETへのゲートパルス１ｃにより各回路Ａ１〜Ａ４の高圧側MOSFETであるMos1H、Mos2H、Mos3H、Mos4Hがオン状態となると、電圧差があるため、平滑コンデンサCs2、Cs3、Cs4に蓄えられた一部のエネルギが、以下に示す経路でコンデンサCr12、Cr23、Cr34に移行する。
Cs2⇒Cs3⇒Cs4⇒Mos4H⇒Lr34⇒Cr34⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Mos1H
Cs2⇒Cs3⇒Mos3H⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Mos1H
Cs2⇒Mos2H⇒Lr12⇒Cr12⇒Mos1H
【００２６】
次いで、低圧側MOSFETへのゲートパルス１ｄにより各回路Ａ１〜Ａ４の低圧側MOSFETであるMos1L、Mos2L、Mos3L、Mos4Lがオン状態となると、電圧差があるため、コンデンサCr12、Cr23、Cr34に充電されたエネルギが、以下に示す経路で平滑コンデンサCs1、Cs2、Cs3に移行する。
Cr12⇒Lr12⇒Cr23⇒Lr23⇒Cr34⇒Lr34⇒Mos4L⇒Cs3⇒Cs2⇒Cs1⇒Mos1L
Cr12⇒Lr12⇒Cr23⇒Lr23⇒Mos3L⇒Cs2⇒Cs1⇒Mos1L
Cr12⇒Lr12⇒Mos2L⇒Cs1⇒Mos1L
【００２７】
このように降圧動作では、コンデンサCr12、Cr23、Cr34の充放電により、平滑コンデンサCs2、Cs3、Cs4から平滑コンデンサCs1にエネルギを移行する。そして、電圧端子VHとVcom間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VLとVcom間に出力する。
【００２８】
図３、図４に示すように、各電圧段のＬＣ直列体LC12、LC23、LC34に流れる電流I12、I23、I34は、昇圧動作時と降圧動作時とで向きが逆になるが、その比はいずれも、I12：I23：I34＝３：２：１になる。この場合、最大電流値は、I12が実効値60Arms、I23が実効値40Arms、I34が実効値20Armsである。
上述したように、ＬＣ直列体LC12は、コンデンサ素子、インダクタ素子をそれぞれ３個ずつ並列配置し、ＬＣ直列体LC23は、コンデンサ素子、インダクタ素子をそれぞれ２個ずつ並列配置し、ＬＣ直列体LC34は、コンデンサ素子、インダクタ素子をそれぞれ１個で構成した。即ち、各電圧段のＬＣ直列体LC12、LC23、LC34は、流れる電流I12、I23、I34の最大電流値に応じてコンデンサ素子、インダクタ素子の並列配置する必要最小限の個数が決められて、低電圧側、即ち低電圧側電圧端子VL、Vcomに近いほどコンデンサ容量が大きくインダクタンスが小さく、しかも共振周期がそれぞれ等しく設定されている。
このため、各ＬＣ直列体LC12、LC23、LC34を構成するコンデンサやインダクタのサイズを容易に最適化でき、小型で安価な装置構成を実現できる。また、各ＬＣ直列体LC12、LC23、LC34を同じ仕様のコンデンサ素子、インダクタ素子を用いて構成したため、部品コストをさらに低減できる。
【００２９】
なお、この実施の形態では、駆動用インバータ回路のゲート信号と整流回路のゲート信号は同じものとしたが、昇圧動作時では駆動用インバータ回路Ａ１のゲートパルスを、降圧動作時では駆動用インバータ回路Ａ４のゲートパルスを、それぞれ整流回路のゲートパルスよりも長くしても良い。昇圧動作時の整流回路Ａ２〜Ａ４および降圧動作時の整流回路Ａ１ではゲート信号がロウ電圧時もMOSFETの寄生ダイオードを介して電流が流れるため、共振周期の1/2の期間ｔでエネルギ移行できる。降圧動作時の整流回路Ａ２、Ａ３を含め、これらの整流回路ではゲート信号が共振周期の1/2の期間ｔを過ぎてもハイ電圧であれば電流が逆流するため、ハイ電圧の期間は共振周期の1/2の期間ｔを超えないようにして、MOSFETの寄生ダイオードにより逆流を防止する。
この実施の形態では、各ＬＣ直列体LC12、LC23、LC34の共振周期が等しいため、各整流回路のゲート信号を各共振周期に応じて変える必要がなく、容易に効果的に共振現象を利用でき高効率のＤＣ／ＤＣ電力変換装置が実現できる。さらに、整流回路にMOSFETを用いたことでダイオードに比して導通損失が低減できるため、さらに変換効率が向上する。
【００３０】
また、上記実施の形態の降圧動作時に、回路Ａ１〜Ａ３を整流回路に用いるとした。回路Ａ１は実質的に整流のために用いられるが、回路Ａ２、Ａ３は、MOSFETのオンオフ動作により移行エネルギ量を制御する駆動用の回路でもある。この場合、上記のように、ゲート信号のハイ電圧の期間を共振周期の1/2の期間ｔを超えないようにして、MOSFETの寄生ダイオードにより逆流を防止する回路であることから、整流回路と見なしている。
【００３１】
また、上記実施の形態では、高圧側MOSFETと低圧側MOSFETとのオン状態が重ならないようにするため、高圧側MOSFETと低圧側MOSFETとのスイッチの切り替わり時に、例えば1μs程度の時間余裕を設けた。この時間余裕は、用いる半導体スイッチ素子の立ち上がり、立ち下がり時間や応答遅れ時間に依存するが、10ns〜10μsの間に設定される。
【００３２】
また、上記実施の形態では、駆動用インバータ回路、整流回路内のスイッチング素子に、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETを用いたが、ＩＧＢＴ等、制御電極でオンオフ動作が制御できる他の半導体スイッチング素子でも良く、その場合ダイオードが逆並列接続されたものを用い、このダイオードがパワーMOSFETの寄生ダイオードの機能を果たす。これにより、上記実施の形態と同様の制御により同様の効果が得られる。
【００３３】
実施の形態２．
上記実施の形態１では、ＬＣ直列体LC12、LC23、LC34のインダクタのインダクタンス値は、最大電流値に反比例して、また、コンデンサの容量値は最大電流値に比例していたが、これに限るものではない。例えば、各電圧段のＬＣ直列体LC12、LC23、LC34を流れる最大電流値が、Ir12は80Arms、Ir23は53．3Arms、Ir34は26．7Armsとして、上記実施の形態１で用いたコンデンサ素子（2．5μF／20Arms）とインダクタ素子（1．2μH／20Arms）とを使用する場合は次のように使用する。ＬＣ直列体LC12のLr12、Cr12はコンデンサ素子、インダクタ素子を各４並列、ＬＣ直列体LC23のLr23、Cr23はコンデンサ素子、インダクタ素子を各３並列、ＬＣ直列体LC34のLr34、Cr34はコンデンサ素子、インダクタ素子を各２並列となる。
【００３４】
この実施の形態においても、各電圧段のＬＣ直列体LC12、LC23、LC34は、流れる電流I12、I23、I34の最大電流値に応じてコンデンサ素子、インダクタ素子の並列配置する必要最小限の個数が決められて、低電圧側ほどコンデンサ容量が大きくインダクタンスが小さく、しかも共振周期がそれぞれ等しく設定されている。
このため、各ＬＣ直列体LC12、LC23、LC34を構成するコンデンサやインダクタのサイズを所定のコンデンサ素子、インダクタ素子を用いて容易に最適化でき、小型で安価な装置構成を実現できる。また、各ＬＣ直列体LC12、LC23、LC34を同じ仕様のコンデンサ素子、インダクタ素子を用いて構成したため、部品コストをさらに低減できる。
【００３５】
実施の形態３．
上記実施の形態１では、各ＬＣ直列体LC12、LC23、LC34を同じ仕様のコンデンサ素子、インダクタ素子を用い、流れる電流I12、I23、I34の最大電流値に応じて並列配置する個数を決めていた。
この実施の形態では、各ＬＣ直列体LC12、LC23、LC34をそれぞれ１つのコンデンサ素子と１つのインダクタ素子とを直列接続して構成する。そして、上記実施の形態１と同様に、ＬＣ直列体LC12は、Cr12の容量値7．5μF、Lr12のインダクタンス値0．4μH、許容電流60Armsとする。また、ＬＣ直列体LC23は、Cr23の容量値5．0μF、Lr23のインダクタンス値0．6μH、許容電流40Armsとし、さらにＬＣ直列体LC34は、Cr34の容量値2．5μF、Lr34のインダクタンス値1．2μH、許容電流20Armsとする。
【００３６】
この場合、ＬＣ直列体LC34のインダクタLr34、コンデンサCr34を基準とすると、ＬＣ直列体LC12のインダクタLr12は、インダクタLr34の巻き線数を1/3にし、コンデンサCr12はコンデンサCr34の電極面積を３倍にする。これにより、インダクタLr12は直流抵抗値を1/3にして磁気飽和を決める磁束密度も1/3にすることができるため、許容電流値を容易に３倍にできる。コンデンサCr12は、コンデンサCr34の電極面積を３倍にするだけで、容易に許容電流値を容易に３倍にできる。同様に、ＬＣ直列体LC23のインダクタLr23は、インダクタLr34の巻き線数を1/2にし、コンデンサCr23はコンデンサCr34の電極面積を２倍にする。これにより、インダクタLr23は直流抵抗値を1/2にして磁気飽和を決める磁束密度も1/2にすることができるため、許容電流値を容易に２倍にできる。コンデンサCr23は、コンデンサCr34の電極面積を２倍にするだけで、容易に許容電流値を容易に２倍にできる。
【００３７】
この実施の形態においても、各電圧段のＬＣ直列体LC12、LC23、LC34は、流れる電流I12、I23、I34の最大電流値に応じてコンデンサ容量およびインダクタンスが決められ、低電圧側ほどコンデンサ容量が大きくインダクタンスが小さく、しかも共振周期がそれぞれ等しく設定されている。
このため、各ＬＣ直列体LC12、LC23、LC34を構成するコンデンサやインダクタのサイズを所定のコンデンサ素子、インダクタ素子を用いて容易に最適化でき、小型で安価な装置構成を実現できる。
【００３８】
実施の形態４．
次に、この発明の実施の形態４によるＤＣ／ＤＣ電力変換装置を図について説明する。図５はこの発明の実施の形態４によるＤＣ／ＤＣ電力変換装置の回路構成を示す。
この実施の形態４では、電圧端子VLとVcom間の電圧V1から電圧端子VHとVcom間の電圧V2へエネルギを移行する昇圧形のＤＣ／ＤＣ電力変換装置について示す。上記実施の形態１と同様に、電圧V2は電圧V1の約４倍となっており、V1は50V、V2は約200Vとする。
【００３９】
この実施の形態では図５に示すように、図１で示した上記実施の形態１によるＤＣ／ＤＣ電力変換装置における回路Ａ１〜Ａ４の替わりに、回路A1a〜A4aを用い、回路A1aは回路Ａ１と同様の構成、回路A2a〜A4aは、２つのMOSFET（Mos2L、Mos2H）（Mos3L、Mos3H）（Mos4L、Mos4H）をそれぞれダイオード（Di2L、Di2H）（Di3L、Dis3H）（Di4L、Di4H）に置き換えている。即ち、駆動用インバータ回路A1aは、低圧側スイッチ、高圧側スイッチとしての２つのMOSFET（Mos1L、Mos1H）を直列接続して平滑コンデンサCs1の両端子間に接続して構成される。また整流回路A2a〜A4aは、それぞれ２つのダイオード（Di2L、Di2H）（Di3L、Di3H）（Di4L、Di4H）を直列接続して各平滑コンデンサCs2、Cs3、Cs4の両端子間に接続して構成される。これに伴い、MOSFETを駆動するためのゲート駆動回路111、フォトカプラ121H、121L、電源Vs1、ゲート信号Gate1H、Gate1Lは、MOSFET（Mos1L、Mos1H）に対するもの以外は削除され、この場合、制御回路13aからゲート信号Gate1H、Gate1Lのみが出力される。その他の構成は、図１で示した上記実施の形態１と同じである。
【００４０】
次に、動作について説明する。
平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、ＬＣ直列体LC12、LC23、LC34のコンデンサCrの容量値と比較して十分大きな値に設定される。電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧端子VH−Vcom間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs1には電圧V1の電圧が充電されており、平滑コンデンサCs2、Cs3、Cs4には平均的に(V2-V1)/3の電圧が充電されている。
駆動用インバータ回路A1aは、電圧端子VL−Vcom間に入力されるエネルギを、MOSFET（Mos1L、Mos1H）のオンオフ動作により高電圧側に送り、整流回路A2a〜A4aは、駆動用インバータ回路A1aで駆動された電流を整流し、エネルギを高電圧側へ移行する。
【００４１】
高圧側MOSFETへのゲート信号Gate1Hと、低圧側MOSFETへのゲート信号Gate1Lと、各ＬＣ直列体LC12、LC23、LC34に流れる電流I12、I23、I34とを図６に示す。
図６に示すように、ゲート信号は、ＬＣ直列体LC12、LC23、LC34にて定まる共振周期よりもやや大きな周期Ｔでデューティー約50％のオンオフ信号である。なお、ｔは共振周期の1/2の期間を示し、１ｅ、１ｆはゲート信号のオンパルス（以下、ゲートパルスと称す）で、この場合、共振周期の1/2の期間ｔとほぼ一致する期間で発生される。
上記実施の形態１の昇圧動作時には、整流回路内のMOSFETを流れていた電流が、この実施の形態ではダイオードを流れるため、導通損失が発生するものであるが、上記実施の形態１と同様の昇圧動作により、各ＬＣ直列体LC12、LC23、LC34に流れる電流I12、I23、I34も上記実施の形態１の場合とほぼ同様である。
【００４２】
上述したように、ＬＣ直列体LC12は、コンデンサ素子、インダクタ素子をそれぞれ３個ずつ並列配置し、ＬＣ直列体LC23は、コンデンサ素子、インダクタ素子をそれぞれ２個ずつ並列配置し、ＬＣ直列体LC34は、コンデンサ素子、インダクタ素子をそれぞれ１個で構成した。また、各ＬＣ直列体LC12、LC23、LC34に流れる電流I12、I23、I34は、I12：I23：I34＝３：２：１になる。即ち、上記実施の形態１と同様に、各電圧段のＬＣ直列体LC12、LC23、LC34は、流れる電流I12、I23、I34の最大電流値に応じてコンデンサ素子、インダクタ素子の並列配置する必要最小限の個数が決められて、低電圧側ほどコンデンサ容量が大きくインダクタンスが小さく、しかも共振周期がそれぞれ等しく設定されている。
このため、各ＬＣ直列体LC12、LC23、LC34を構成するコンデンサやインダクタのサイズを容易に最適化でき、小型で安価な装置構成を実現できる。また、各ＬＣ直列体LC12、LC23、LC34を同じ仕様のコンデンサ素子、インダクタ素子を用いて構成したため、部品コストをさらに低減できる。
【００４３】
実施の形態５．
次に、この発明の実施の形態５によるＤＣ／ＤＣ電力変換装置を図について説明する。図７はこの発明の実施の形態５によるＤＣ／ＤＣ電力変換装置の回路構成を示す。
この実施の形態５では、電圧端子VH、Vcom間の電圧V2から電圧端子VL、Vcom間の電圧V1へエネルギを移行する降圧形のＤＣ／ＤＣ電力変換装置について示す。上記実施の形態１と同様に、電圧V2は電圧V1の約４倍となっており、V1は50V、V2は約200Vとする。
この実施の形態では図７に示すように、図１で示した上記実施の形態１によるＤＣ／ＤＣ電力変換装置における回路Ａ１〜Ａ４の替わりに、回路A1b〜A4bを用い、回路A2b〜A4bは回路Ａ２〜Ａ４と同様の構成、回路A1bは、２つのMOSFET（Mos1L、Mos1H）をそれぞれダイオード（Di1L、Di1H）に置き換えている。即ち、駆動用インバータ回路A4bと整流回路A2b、A3bとは、低圧側スイッチ、高圧側スイッチとしてのそれぞれ２つのMOSFETを直列接続して平滑コンデンサCs4、Cs2、Cs3の両端子間に接続して構成される。また整流回路A1bは、２つのダイオード（Di1L、Di1H）を直列接続して平滑コンデンサCs1の両端子間に接続して構成される。これに伴い、実施の形態１における回路Ａ１内のMOSFETを駆動するためのゲート駆動回路111、フォトカプラ121H、121L、電源Vs1、ゲート信号Gate1H、Gate1Lは削除され、この場合、制御回路からゲート信号Gate2H〜Gate4H、Gate2L〜Gate4Lのみが出力される。その他の構成は、図１で示した上記実施の形態１と同じである。
【００４４】
上記実施の形態１の降圧動作時には、整流回路Ａ１内のMOSFETを流れていた電流が、この実施の形態では整流回路A1b内のダイオードを流れるため、導通損失が発生するものであるが、上記実施の形態１と同様の降圧動作により、各ＬＣ直列体LC12、LC23、LC34に流れる電流I12、I23、I34も上記実施の形態１の場合とほぼ同様で、I12：I23：I34＝３：２：１になる。
即ち、上記実施の形態１と同様に、各電圧段のＬＣ直列体LC12、LC23、LC34は、流れる電流I12、I23、I34の最大電流値に応じてコンデンサ素子、インダクタ素子の並列配置する必要最小限の個数が決められて、低電圧側ほどコンデンサ容量が大きくインダクタンスが小さく、しかも共振周期がそれぞれ等しく設定されている。
このため、各ＬＣ直列体LC12、LC23、LC34を構成するコンデンサやインダクタのサイズを容易に最適化でき、小型で安価な装置構成を実現できる。また、各ＬＣ直列体LC12、LC23、LC34を同じ仕様のコンデンサ素子、インダクタ素子を用いて構成したため、部品コストをさらに低減できる。
【００４５】
なお、上記実施の形態４、５においても、ＬＣ直列体LC12、LC23、LC34を上記実施の形態２、３で示したように構成しても良く、それぞれ同様の効果を有する。
【００４６】
実施の形態６．
これまで入出力電圧（V1、V2）が、非絶縁のタイプの実施の形態について述べてきた。ここでは、トランスを備えて入出力電圧が絶縁されているＤＣ／ＤＣ電力変換装置について示す。
図８、図９はこの発明の実施の形態６によるＤＣ／ＤＣ電力変換装置の回路構成を示し、図８は主回路を、図９は制御回路を示す。
この実施の形態６では、低電圧側電圧端子VLとVcom間の電圧V1と、基準電圧レベルが異なる高電圧側電圧端子VHとVcom間の電圧V2との間で、エネルギの移行を双方向に行う機能を有する昇降圧形のＤＣ／ＤＣ電力変換装置について示す。電圧V2は電圧V1の約８倍である。
図８に示すように、第１の回路としての回路Ｂ０と第２の回路としての回路Ｂ１〜Ｂ４とを備え、回路Ｂ０と回路Ｂ１とは、１：１の巻き線比のトランスTrを介して接続される。
【００４７】
回路Ｂ０は、電圧V1を平滑化し、またエネルギ移行のための電圧源としても機能する平滑コンデンサCs0と複数のMOSFET(Mos0AH、Mos0AL、Mos0BH、Mos0BL)とで構成される。
トランスTrの１次巻線の一端は、Mos0AHのソース端子とMos0ALのドレイン端子の接続点に結合され、他端は、Mos0BHのソース端子とMos0BLのドレイン端子の接続点に結合されている。Mos0AHとMos0BHのドレイン端子は電圧端子VLに接続され、Mos0ALとMos0BLのソース端子は電圧端子Vcom0に接続されている。電圧端子VL−Vcom0間には、平滑コンデンサCs0が配置されている。
【００４８】
回路Ｂ１〜Ｂ４は上記実施の形態１の回路Ａ１〜Ａ４の構成と同様であり、隣接する回路Ｂ１〜Ｂ４の中間端子間に、コンデンサCr12（Cr12A、Cr12B、Cr12C）、Cr23（Cr23A、Cr23B）、Cr34（Cr34A）およびインダクタLr12（Lr12A、Lr12B、Lr12C）、Lr23（Lr23A、Lr23B）、Lr34（Lr34A）を直列接続して構成されエネルギ移行素子として機能するＬＣ直列体LC12、LC23、LC34が接続される。また、回路Ｂ１の中間端子（Mos1HとMos1Lの接続点）には、コンデンサCr01（Cr01A、Cr01B、Cr01C、Cr01D）とインダクタLr01（Lr01A、Lr01B、Lr01C、Lr01D）とを直列接続したＬＣ直列体LC01の一端が接続され、このＬＣ直列体LC01の他端はトランスTrの２次巻線の一端に接続される。これにより各ＬＣ直列体LC01、LC12、LC23、LC34とトランスTrの２次巻線は直列に接続される。また、トランスTrの２次巻線の他端は電圧端子Vcomに接続される。
【００４９】
また図９に示すように、ゲート信号Gate0AL、Gate0AH、Gate0BL、Gate0BH、Gate1L、Gate1H、Gate2L、Gate2H、Gate3L、Gate3H、Gate4L、Gate4Hは、制御回路13bにて生成される。この場合、マイクロコンピュータ等の信号処理回路において、ゲート信号を生成している。
Mos0AH、Mos0ALのオンオフを制御するゲート信号Gate0AH、Gate0ALは、制御回路13bからフォトカプラ120AH、120ALを介してゲート駆動回路110Aに供給され、Mos0AH、Mos0ALは、ゲート駆動回路110Aにより駆動される。Mos0BH、Mos0BLのオンオフを制御するゲート信号Gate0BH、Gate0BLは、制御回路13bからフォトカプラ120BH、120BLを介してゲート駆動回路110Bに供給され、Mos0BH、Mos0BLは、ゲート駆動回路110Bにより駆動される。ゲート駆動回路やフォトカプラは、電源Vs0により駆動されている。
【００５０】
次に、ＬＣ直列体LC01、LC12、LC23、LC34の構成について詳述する。各コンデンサ素子Cr01A、Cr01B、Cr01C、Cr01D、Cr12A、Cr12B、Cr12C、Cr23A、Cr23B、Cr34Aは同じ仕様で、例えば許容電流20Arms、容量値2．5μFとする。
ＬＣ直列体LC01のコンデンサCr01は４個のコンデンサ素子Cr01A、Cr01B、Cr01C、Cr01Dを並列配置して構成し、ＬＣ直列体LC12のコンデンサCr12は３個のコンデンサ素子Cr12A、Cr12B、Cr12Cを並列配置して構成し、ＬＣ直列体LC23のコンデンサCr23は２個のコンデンサ素子Cr23A、Cr23Bを並列配置して構成し、ＬＣ直列体LC34のコンデンサCr34は１個のコンデンサ素子Cr34Aにて構成する。
また各インダクタ素子Lr01A、Lr01B、Lr01C、Lr01D、Lr12A、Lr12B、Lr12C、Lr23A、Lr23B、Lr34Aは同じ仕様で、例えば許容電流20Arms、インダクタンス値1．2μHとする。ＬＣ直列体LC01のインダクタLr01は４個のインダクタ素子Lr01A、Lr01B、Lr01C、Lr01Dを並列配置して構成し、ＬＣ直列体LC12のインダクタLr12は３個のインダクタ素子Lr12A、Lr12B、Lr12Cを並列配置して構成し、ＬＣ直列体LC23のインダクタLr23は２個のインダクタ素子Lr23A、Lr23Bを並列配置して構成し、ＬＣ直列体LC34のインダクタLr34は１個のインダクタ素子Lr34Aにて構成する。
【００５１】
これにより、ＬＣ直列体LC01は、Cr01の容量値10．0μF(4×2．5μF)、Lr01のインダクタンス値0．3μH(1．2μH/4)、トータルの許容電流80Armsとなる。ＬＣ直列体LC12は、Cr12の容量値7．5μF(3×2．5μF)、Lr12のインダクタンス値0．4μH(1．2μH/3)、トータルの許容電流60Armsとなる。また、ＬＣ直列体LC23は、Cr23の容量値5．0μF(2×2．5μF)、Lr23のインダクタンス値0．6μH(1．2μH/2)、トータルの許容電流40Armsとなり、さらにＬＣ直列体LC34は、Cr34の容量値2．5μF、Lr34のインダクタンス値1．2μH、トータルの許容電流20Armsとなる。
そして、各段のＬＣ直列体LC01、LC12、LC23、LC34のインダクタンス値と容量値とで決定される共振周期は、各段でそれぞれ等しく約10．9μs、共振周波数は約92kHzとなる。
【００５２】
このように、ＬＣ直列体LC01、LC12、LC23、LC34は、低電圧側、即ち低電圧側電圧端子に近いほどコンデンサ容量が大きくインダクタンスが小さく、しかも共振周期がそれぞれ等しく設定されるものである。
なおこの場合、ＬＣ直列体LC01、LC12、LC23は、インダクタンス素子とコンデンサ素子とを直列接続したものを並列接続して構成したものを図示したが、インダクタンス素子を互いに並列接続したインダクタンスと、コンデンサ素子を互いに並列接続したコンデンサとを直列接続して構成しても良い。
【００５３】
次に、電圧V1⇒V2へのエネルギ移行動作（昇圧動作）について説明する。
平滑コンデンサCs0〜Cs4の容量値は、ＬＣ直列体LC01、LC12、LC23、LC34のコンデンサCrの容量値と比較して十分大きな値に設定される。
上述したように、電圧端子VL−Vcom0間に入力された電圧V1を、約８倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力するため、電圧V2は８×V1よりも低い値となっている。
回路Ｂ０は、電圧端子VL−Vcom間に入力されるエネルギを、MOSFET（Mos1L、Mos1H）のオンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。また、回路Ｂ１〜Ｂ４は、駆動用インバータ回路Ｂ０で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として用いられる。
【００５４】
ゲート信号Gate0AH、Gate0BL、Gate1H、Gate2H、Gate3H、Gate4Hと、ゲート信号Gate0AL、Gate0BH、Gate1L、Gate2L、Gate3L、Gate4Lと、各ＬＣ直列体LC01、LC12、LC23、LC34に流れる電流I01、I12、I23、I34とを図１０に示す。なお、電流I01、I12、I23、I34は、各ＬＣ直列体LC01、LC12、LC23、LC34にて並列配置されたインダクタンス素子Lrとコンデンサ素子Crとを流れる全電流を示す。電流I01、I12、I23、I34は、図８中に示した電流方向を正として表示している。また、MOSFETはゲート信号がハイ電圧でオンする。
図１０に示すように、ゲート信号は、ＬＣ直列体LC01、LC12、LC23、LC34にて定まる共振周期よりもやや大きな周期Ｔでデューティー約50％のオンオフ信号である。なお、ｔは共振周期の1/2の期間を示し、１ｇ、１ｈはゲートパルスで、この場合、共振周期の1/2の期間ｔとほぼ一致する期間で発生される。
【００５５】
ゲートパルス１ｈにより駆動用インバータ回路Ｂ０のMos0AL、Mos0BHと、整流回路Ｂ１〜Ｂ４の低圧側MOSFETであるMos1L、Mos2L、Mos3L、Mos4Lがオン状態になると、トランスTrの１次巻線の負電圧方向に電圧V1が印加されると同時に、２次巻線の負電圧方向に電圧V1が発生し、平滑コンデンサCs0、Cs1、Cs2、Cs3に蓄えられた一部のエネルギが、以下に示す経路でCr01、Cr12、Cr23、Cr34に移行する。
Vcom⇒Mos1L⇒Lr01⇒Cr01⇒Tr
Cs1⇒Mos2L⇒Lr12⇒Cr12⇒Lr01⇒Cr01⇒Tr
Cs1⇒Cs2⇒Mos3L⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Lr01⇒Cr01⇒Tr
Cs1⇒Cs2⇒Cs3⇒Mos4L⇒Lr34⇒Cr34⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Lr01⇒Cr01⇒Tr
【００５６】
次いでゲートパルス１ｇにより駆動用インバータ回路Ｂ０のMos0AH、Mos0BLと、整流回路Ｂ１〜Ｂ４の高圧側MOSFETであるMos1H、Mos2H、Mos3H、Mos4Hがオン状態になると、トランスTrの１次巻線の正電圧方向に電圧V1が印加されると同時に、２次巻線の正電圧方向に電圧V1が発生し、コンデンサCr01、Cr12、Cr23、Cr34に充電されたエネルギが、以下に示す経路で平滑コンデンサCs1、Cs2、Cs3、Cs4に移行する。
Tr⇒Cr01⇒Lr01⇒Mos1H⇒Cs1
Tr⇒Cr01⇒Lr01⇒Cr12⇒Lr12⇒Mos2H⇒Cs2⇒Cs1
Tr⇒Cr01⇒Lr01⇒Cr12⇒Lr12⇒Cr23⇒Lr23⇒Mos3H⇒Cs3⇒Cs2⇒Cs1
Tr⇒Cr01⇒Lr01⇒Cr12⇒Lr12⇒Cr23⇒Lr23⇒Cr34⇒Lr34⇒Mos4H⇒Cs4⇒Cs3⇒Cs2⇒Cs1
【００５７】
このように昇圧動作では、コンデンサCr01、Cr12、Cr23、Cr34の充放電により、平滑コンデンサCs0、Cs1、Cs2、Cs3から平滑コンデンサCs1、Cs2、Cs3、Cs4にエネルギを移行する。そして、電圧端子VLとVcom0間に入力された電圧V1を、約８倍に昇圧された電圧V2にして電圧端子VHとVcom間に出力する。
【００５８】
次に、電圧V2⇒V1のエネルギ移行動作（降圧動作）について説明する。
電圧端子VH−Vcom間に入力された電圧V2を、約1/8倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力するため、電圧端子VL−Vcom間に負荷が接続され、電圧V2は8×V1よりも高い値となっている。
この場合、回路Ｂ４は、駆動用インバータ回路に用いられ、回路Ｂ０〜Ｂ３は整流回路として用いられる。
降圧動作における、ゲート信号および各ＬＣ直列体LC01、LC12、LC23、LC34に流れる電流I01、I12、I23、I34の図示は省略するが、ゲート信号は昇圧動作時と同様であり、電流I01、I12、I23、I34は昇圧動作時と向きが逆になる。
【００５９】
ゲートパルスにより駆動用インバータ回路Ｂ４のMos4Hと、整流回路Ｂ０〜Ｂ３のMos0AH、Mos0BL、Mos1H、Mos2H、Mos3Hがオン状態になると、平滑コンデンサCs4、Cs3、Cs2、Cs1に蓄えられた一部のエネルギが以下の経路でコンデンサCr34、Cr23、Cr12、Cr01に移行する。
Cs1⇒Cs2⇒Cs3⇒Cs4⇒Mos4H⇒Lr34⇒Cr34⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Lr01⇒Cr01⇒Tr
Cs1⇒Cs2⇒Cs3⇒Mos3H⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Lr01⇒Cr01⇒Tr
Cs1⇒Cs2⇒Mos2H⇒Lr12⇒Cr12⇒Lr01⇒Cr01⇒Tr
Cs1⇒Mos1H⇒Lr01⇒Cr01⇒Tr
このように流れる電流により、トランスTrの１次巻線の正電圧方向に電圧が発生し、以下の経路で平滑コンデンサCs0にエネルギが移行する。
Tr⇒Mos0AH⇒Cs0⇒Mos0BL
【００６０】
次いでゲートパルスにより駆動用インバータ回路Ｂ４のMos4Lと、整流回路Ｂ０〜Ｂ３のMos0AL、Mos0BH、Mos1L、Mos2L、Mos3Lがオン状態になると、コンデンサCr34、Cr23、Cr12、Cr01に蓄えられたエネルギが以下の経路で平滑コンデンサCs3、Cs2、Cs1に移行する。
Cr01⇒Lr01⇒Cr12⇒Lr12⇒Cr23⇒Lr23⇒Cr34⇒Lr34⇒Mos4L⇒Cs3⇒Cs2⇒Cs1⇒Tr
Cr01⇒Lr01⇒Cr12⇒Lr12⇒Cr23⇒Lr23⇒Mos3L⇒Cs2⇒Cs1⇒Tr
Cr01⇒Lr01⇒Cr12⇒Lr12⇒Mos2L⇒Cs1⇒Tr
Cr01⇒Lr01⇒Mos1L⇒Tr
このように流れる電流により、トランスTrの1次巻線の負電圧の方向に電圧が発生し、以下の経路で平滑コンデンサCs0にエネルギが移行する。
Tr⇒Mos0BH⇒Cs0⇒Mos0AL
【００６１】
このように、コンデンサCr01、Cr12、Cr23、Cr34の充放電により、平滑コンデンサCs1、Cs2、Cs3、Cs4から平滑コンデンサCs0、Cs1、Cs2、Cs3にエネルギを移行する。そして、電圧端子VHとVcom間に入力された電圧V2を、約1/8倍に降圧された電圧V1にして電圧端子VLとVcom0間に出力する。
【００６２】
各電圧段のＬＣ直列体LC01、LC12、LC23、LC34に流れる電流I01、I12、I23、I34は、昇圧動作時と降圧動作時とで向きが逆になるが、その比はいずれも、I01：I12：I23：I34＝４：３：２：１になる。この場合、最大電流値は、I01が実効値80Arms、I12が実効値60Arms、I23が実効値40Arms、I34が実効値20Armsである。
上述したように、ＬＣ直列体LC01は、コンデンサ素子、インダクタ素子をそれぞれ４個ずつ並列配置し、ＬＣ直列体LC12は、コンデンサ素子、インダクタ素子をそれぞれ３個ずつ並列配置し、ＬＣ直列体LC23は、コンデンサ素子、インダクタ素子をそれぞれ２個ずつ並列配置し、ＬＣ直列体LC34は、コンデンサ素子、インダクタ素子をそれぞれ１個で構成した。即ち、各電圧段のＬＣ直列体LC01、LC12、LC23、LC34は、流れる電流I01、I12、I23、I34の最大電流値に応じてコンデンサ素子、インダクタ素子の並列配置する必要最小限の個数が決められて、低電圧側、即ち低電圧側電圧端子に近いほどコンデンサ容量が大きくインダクタンスが小さく、しかも共振周期がそれぞれ等しく設定されている。
このため、各ＬＣ直列体LC01、LC12、LC23、LC34を構成するコンデンサやインダクタのサイズを容易に最適化でき、小型で安価な装置構成を実現できる。また、各ＬＣ直列体LC01、LC12、LC23、LC34を同じ仕様のコンデンサ素子、インダクタ素子を用いて構成したため、部品コストをさらに低減できる。
【００６３】
また、この実施の形態においても、上記実施の形態１と同様に、駆動用インバータ回路のゲートパルスを整流回路のゲートパルスよりも長くしても良い。整流回路ではゲート信号がロウ電圧時もMOSFETの寄生ダイオードを介して電流が流れるため、共振周期の1/2の期間ｔでエネルギ移行できる。このとき、整流回路ではゲート信号が共振周期の1/2の期間ｔを過ぎてもハイ電圧であれば電流が逆流するため、ハイ電圧の期間は共振周期の1/2の期間ｔを超えないようにして、MOSFETの寄生ダイオードにより逆流を防止する。
また、各ＬＣ直列体LC01、LC12、LC23、LC34の共振周期が等しいため、各整流回路のゲート信号を各共振周期に応じて変える必要がなく、容易に効果的に共振現象を利用でき高効率のＤＣ／ＤＣ電力変換装置が実現できる。さらに、整流回路にMOSFETを用いたことでダイオードに比して導通損失が低減できるため、さらに変換効率が向上する。
【００６４】
また、降圧動作時では、回路Ｂ０は実質的に整流のために用いられるが、回路Ｂ１〜Ｂ３は、MOSFETのオンオフ動作により移行エネルギ量を制御する駆動用の回路でもある。この場合、上記のように、ゲート信号のハイ電圧の期間を共振周期の1/2の期間ｔを超えないようにして、MOSFETの寄生ダイオードにより逆流を防止する回路であることから、回路Ｂ１〜Ｂ３も整流回路と見なしている。
【００６５】
実施の形態７．
この実施の形態では、上記実施の形態６とは異なる回路構成で、トランスを備えて入出力電圧が絶縁されているＤＣ／ＤＣ電力変換装置について示す。
図１１はこの発明の実施の形態７によるＤＣ／ＤＣ電力変換装置の回路構成の一部で、トランスTrとトランスTrの１次巻線側の回路B0aとを示す。その他の部分、即ちトランスTrの２次巻線側は上記実施の形態６の図８で示したものと同様である。
図１１に示すように、トランスTrの１次側には、第１巻き線と第２巻き線との２個の巻線が巻かれ、第１巻き線の巻き始めの第１端子と、第１巻き線の巻き終わりと第２巻き線の巻き始めが接続された第２端子と、第２巻き線の巻き終わりの第３端子を有している。２次巻き線も含めて、３個の各巻き線のターン数は同じとなっている。また、回路B0aは、平滑コンデンサCs0と２個のMOSFET(Mos0AL、Mos0BL)とで構成される。
【００６６】
トランスTrの１次側の第２端子は電圧端子VLに、第１端子はMos0ALのドレイン端子に、第３端子はMos0BLのドレイン端子に接続されている。Mos0AL、Mos0BLのソース端子は、基準電圧Vcom0に接続されている。電圧端子VL−Vcom0間には、平滑コンデンサCs0が配置されている。Mos0AL、Mos0BLのオンオフは、ゲート信号Gate0AL、Gate0BLにより、フォトカプラ120A、120Bおよびゲート駆動回路110を介して制御される。
動作について以下に説明する。
このＤＣ／ＤＣ電力変換装置を用いて昇圧する際には、回路B0aを駆動用インバータ回路に、回路Ｂ１〜Ｂ４を整流回路に用い、降圧時には回路Ｂ４を駆動用インバータ回路に、回路B0a、Ｂ１〜Ｂ３を整流回路に用いる。
昇圧動作時において、Mos0BLをオンすることにより、トランスTrの２次側の正電圧方向に電圧V1を発生させ、Mos0ALをオンすることにより、２次側の負電圧方向に電圧V1を発生させる。その他の動作は実施の形態６と同様である。降圧動作時において、２次側に負電圧が発生したときTr⇒Cs0⇒Mos0BLの経路でCs0を充電し、２次側に正電圧が発生したときTr⇒Cs0⇒Mos0ALの経路でCs0を充電する。その他の動作は実施の形態６と同様である。
【００６７】
この実施の形態において、各電圧段のＬＣ直列体LC01、LC12、LC23、LC34の構成、および、流れる電流I01、I12、I23、I34の挙動は上記実施の形態６と同様である。即ち、ＬＣ直列体LC01、LC12、LC23、LC34は、電流I01、I12、I23、I34の最大電流値に応じてコンデンサ素子、インダクタ素子の並列配置する必要最小限の個数が決められて、低電圧側ほどコンデンサ容量が大きくインダクタンスが小さく、しかも共振周期がそれぞれ等しく設定されている。
このため、上記実施の形態６と同様の効果が得られ、各ＬＣ直列体LC01、LC12、LC23、LC34を構成するコンデンサやインダクタのサイズを容易に最適化でき、小型で安価な装置構成を実現できる。また、各ＬＣ直列体LC01、LC12、LC23、LC34を同じ仕様のコンデンサ素子、インダクタ素子を用いて構成したため、部品コストをさらに低減できる。
【００６８】
なお、上記実施の形態６、７においても、ＬＣ直列体LC01、LC12、LC23、LC34を上記実施の形態２、３で示したように構成しても良く、それぞれ同様の効果を有する。
また、上記実施の形態４、５と同様に、所定の整流回路のMOSFETをダイオードに置き換えて、昇圧動作あるいは降圧動作のみの装置とすることもできる。
【００６９】
また、上記実施の形態６、７では、トランスTrの１次側に１個の回路Ｂ０（B0a）を配し２次側に複数個の回路Ｂ１〜Ｂ４を配して、各ＬＣ直列回路とトランスTrの２次巻線とを直列に接続したが、１次側と２次側とに配する各回路の個数はこれに限るものではなく、隣接回路間に配設される各ＬＣ直列回路はトランスTrの１次巻線あるいは２次巻線と直列に接続されるものであればよい。
【００７０】
実施の形態８．
次に、この発明の実施の形態８によるＤＣ／ＤＣ電力変換装置を説明する。図１２はこの発明の実施の形態８によるＤＣ／ＤＣ電力変換装置の回路構成を示す。制御回路の構成は、実施の形態１の図２で示したものと同様である。
この実施の形態８では、低電圧側電圧端子VLとVcom間の電圧V1と、高電圧側電圧端子VHhとVHl間の電圧V2との間で、エネルギの移行を双方向に行う機能を有する昇降圧形のＤＣ／ＤＣ電力変換装置について示す。電圧V2は電圧V1の約４倍となっており、ここではV1は50V、V2は約200Vとする。
図１２に示すように、図１にて示した上記実施の形態１における回路Ａ１〜Ａ４とＬＣ直列体LC12の構成が異なる回路A1c〜A4cを用い、電圧端子の接続構成を異なるものとしている。即ち、低電圧側の正極電圧端子VLは平滑コンデンサCs3とCs4の接続点に接続され、接地された低電圧側の負極電圧端子Vcomは平滑コンデンサCs2とCs3の接続点に接続されている。また、高電圧側の正極電圧端子VHhは平滑コンデンサCs4の高電圧側端子に接続され、高電圧側の負極電圧端子VHlは平滑コンデンサCs1の低電圧側端子に接続されている。
【００７１】
回路A1cと回路A2cとの間に接続されるＬＣ直列体LC12は、コンデンサCr12は１個のコンデンサ素子Cr12Aにて構成され、インダクタLr12は１個のインダクタ素子Lr12Aにて構成されている。回路A2cと回路A3cとの間に接続されるＬＣ直列体LC23は、コンデンサCr23は２個のコンデンサ素子Cr23AとCr23Bにて構成され、インダクタLr23は２個のインダクタ素子Lr23AとLr23Bにて構成されている。回路A3cと回路A4cとの間に接続されるＬＣ直列体LC34は、コンデンサCr34は１個のコンデンサ素子Cr34Aにて構成され、インダクタLr34は１個のインダクタ素子Lr34Aにて構成されている。
上記実施の形態１と同様に、各コンデンサ素子Cr12A、Cr23A、Cr23B、Cr34Aは同じ仕様で、例えば許容電流20Arms、容量値2．5μFであり、各インダクタ素子Lr12A、Lr23A、Lr23B、Lr34Aは同じ仕様で、例えば許容電流20Arms、インダクタンス値1．2μHとなっている。
これにより、ＬＣ直列体LC12は、Cr12の容量値2．5μF、Lr12のインダクタンス値1．2μH、トータルの許容電流20Armsとなる。また、ＬＣ直列体LC23は、Cr23の容量値5．0μF(2×2．5μF)、Lr23のインダクタンス値0．6μH(1．2μH/2)、トータルの許容電流40Armsとなり、さらにＬＣ直列体LC34は、Cr34の容量値2．5μF、Lr34のインダクタンス値1．2μH、トータルの許容電流20Armsとなる。そして、各段のＬＣ直列体LC12、LC23、LC34のインダクタンス値と容量値とで決定される共振周期は、各段でそれぞれ等しく約10．9μs、共振周波数は約92kHzとなる。
【００７２】
このように、ＬＣ直列体LC12、LC23、LC34は、低電圧側電圧端子VL、Vcomに近いほど並列配置されるコンデンサ素子、インダクタ素子の個数が多くて、コンデンサ容量が大きくインダクタンスが小さく、しかも共振周期がそれぞれ等しく設定されるものである。
なおこの場合も、ＬＣ直列体LC23は、インダクタンス素子とコンデンサ素子とを直列接続したものを並列接続して構成したものを図示したが、インダクタンス素子を互いに並列接続したインダクタンスと、コンデンサ素子を互いに並列接続したコンデンサとを直列接続して構成しても良い。
【００７３】
次に、電圧V1⇒V2へのエネルギ移行動作（昇圧動作）について説明する。
平滑コンデンサCs1、Cs2、Cs3、Cs4の容量値は、ＬＣ直列体LC12、LC23、LC34のコンデンサCrの容量値と比較して十分大きな値に設定される。電圧端子VL−Vcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VHh−VHl間に出力するため、電圧端子VHh−VHl間に負荷が接続され、電圧V2は4×V1よりも低い値となっている。定常状態では、平滑コンデンサCs3には電圧V1の電圧が充電されており、平滑コンデンサCs1、Cs2、Cs4には平均的に(V2-V1)/3の電圧が充電されている。
回路A3cは、低電圧側の電圧端子VL−Vcom間に入力されるエネルギを、MOSFET（Mos3L、Mos3H）のオンオフ動作により高電圧側の電圧端子VHh−VHl間に送る駆動用インバータ回路に用いられる。また、回路A1c、A2c、A4cは、駆動用インバータ回路A3cで駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として用いられる。
【００７４】
高圧側MOSFETへのゲート信号Gate1H、Gate2H、Gate3H、Gate4Hと、低圧側MOSFETへのゲート信号Gate1L、Gate2L、Gate3L、Gate4Lと、各ＬＣ直列体LC12、LC23、LC34に流れる電流I12、I23、I34とを図１３に示す。なお、電流I12、I23、I34は、各ＬＣ直列体LC12、LC23、LC34にて並列配置されたインダクタンス素子Lrとコンデンサ素子Crとを流れる全電流を示す。電流I12、I23、I34は、図１２中に示した電流方向を正として表示している。また、MOSFETはゲート信号がハイ電圧でオンする。
図１３に示すように、ゲート信号は、ＬＣ直列体LC12、LC23、LC34にて定まる共振周期よりもやや大きな周期Ｔでデューティー約50％のオンオフ信号である。なお、ｔは共振周期の1/2の期間を示し、１ｉ、１ｊはゲート信号のオンパルス（以下、ゲートパルスと称す）で、この場合、共振周期の1/2の期間ｔとほぼ一致する期間で発生される。
【００７５】
低圧側MOSFETへのゲートパルス１ｊにより各回路A1c〜A4cの低圧側MOSFETであるMos1L、Mos2L、Mos3L、Mos4Lがオン状態となると、電圧差があるため、平滑コンデンサCs3に蓄えられた一部のエネルギがコンデンサCr34に、コンデンサCr23、Cr12に充電されたエネルギが平滑コンデンサCs2、Cs1に、以下に示す経路で移行する。
Cs3⇒Mos4L⇒Lr34⇒Cr34⇒Mos3L
Cr23⇒Lr23⇒Mos3L⇒Cs2⇒Mos2L
Cr12⇒Lr12⇒Cr23⇒Lr23⇒Mos3L⇒Cs2⇒Cs1⇒Mos1L
【００７６】
次いで、高圧側MOSFETへのゲートパルス１ｉにより各回路A1c〜A4cの高圧側MOSFETであるMos1H、Mos2H、Mos3H、Mos4Hがオン状態となると、電圧差があるため、コンデンサCr34に充電されたエネルギが平滑コンデンサCs4に、平滑コンデンサCs2、Cs3に蓄えられた一部のエネルギがコンデンサCr12、Cr23に、以下に示す経路で移行する。
Cr34⇒Lr34⇒Mos4H⇒Cs4⇒Mos3H
Cs3⇒Mos3H⇒Lr23⇒Cr23⇒Mos2H
Cs2⇒Cs3⇒Mos3H⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Mos1H
【００７７】
このように、コンデンサCr12、Cr23、Cr34の充放電により、平滑コンデンサCs3から平滑コンデンサCs1、Cs2、Cs4にエネルギを移行する。そして、電圧端子VLとVcom間に入力された電圧V1を、約４倍に昇圧された電圧V2にして電圧端子VHhとVHl間に出力する。
【００７８】
次に、電圧V2⇒V1のエネルギ移行動作（降圧動作）について説明する。
高電圧側の電圧端子VHh−VHl間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力するため、電圧端子VL−Vcom間に負荷が接続され、電圧V2は4×V1よりも高い値となっている。
この場合、回路A4cは、駆動用インバータ回路に用いられ、回路A1c〜A3cは整流回路として用いられる。
降圧動作における、高圧側MOSFETへのゲート信号Gate1H、Gate2H、Gate3H、Gate4Hと、低圧側MOSFETへのゲート信号Gate1L、Gate2L、Gate3L、Gate4Lと、各ＬＣ直列体LC12、LC23、LC34に流れる電流I12、I23、I34とを図１４に示す。
図１４に示すように、降圧動作時のゲート信号も昇圧動作時と同様で、ＬＣ直列体LC12、LC23、LC34にて定まる共振周期よりもやや大きな周期Ｔでデューティー約50％のオンオフ信号である。１ｋ、１ｌはゲートパルスで、共振周期の1/2の期間ｔとほぼ一致する期間で発生される。
【００７９】
高圧側MOSFETへのゲートパルス１ｋにより各回路A1c〜A4cの高圧側MOSFETであるMos1H、Mos2H、Mos3H、Mos4Hがオン状態となると、電圧差があるため、平滑コンデンサCs4に蓄えられた一部のエネルギがコンデンサCr34に、コンデンサCr12、Cr23に充電されたエネルギが平滑コンデンサCs2、Cs3に、以下に示す経路で移行する。
Cs4⇒Mos4H⇒Lr34⇒Cr34⇒Mos3H
Cr23⇒Lr23⇒Mos3H⇒Cs3⇒Mos2H
Cr12⇒Lr12⇒Cr23⇒Lr23⇒Mos3H⇒Cs3⇒Cs2⇒Mos1H
【００８０】
次いで、低圧側MOSFETへのゲートパルス１ｌにより各回路A1c〜A4cの低圧側MOSFETであるMos1L、Mos2L、Mos3L、Mos4Lがオン状態となると、電圧差があるため、コンデンサCr34に充電されたエネルギが平滑コンデンサCs3に、平滑コンデンサCs1、Cs2に蓄えられたエネルギの一部がコンデンサCr12、Cr23に、以下に示す経路で移行する。
Cr34⇒Lr34⇒Mos4L⇒Cs3⇒Mos3L
Cs2⇒Mos3L⇒Lr23⇒Cr23⇒Mos2L
Cs1⇒Cs2⇒Mos3L⇒Lr23⇒Cr23⇒Lr12⇒Cr12⇒Mos1L
【００８１】
このように降圧動作では、コンデンサCr12、Cr23、Cr24の充放電により、平滑コンデンサCs1、Cs2、Cs4から平滑コンデンサCs3にエネルギを移行する。そして、電圧端子VHhとVHl間に入力された電圧V2を、約1/4倍に降圧された電圧V1にして電圧端子VLとVcom間に出力する。
【００８２】
図１３、図１４に示すように、各電圧段のＬＣ直列体LC12、LC23、LC34に流れる電流I12、I23、I34は、昇圧動作時と降圧動作時とで向きが逆になるが、その比はいずれも、I12：I23：I34＝１：２：１になる。この場合、最大電流値は、I12が実効値20Arms、I23が実効値40Arms、I34が実効値20Armsである。
上述したように、ＬＣ直列体LC12は、コンデンサ素子、インダクタ素子をそれぞれ１個ずつ並列配置し、ＬＣ直列体LC23は、コンデンサ素子、インダクタ素子をそれぞれ２個ずつ並列配置し、ＬＣ直列体LC34は、コンデンサ素子、インダクタ素子をそれぞれ１個で構成した。即ち、上記実施の形態１と同様に、各電圧段のＬＣ直列体LC12、LC23、LC34は、流れる電流I12、I23、I34の最大電流値に応じてコンデンサ素子、インダクタ素子の並列配置する必要最小限の個数が決められて、低電圧側電圧端子VL、Vcomに近いほどコンデンサ容量が大きくインダクタンスが小さく、しかも共振周期がそれぞれ等しく設定されている。
【００８３】
このため、上記実施の形態１と同様に、各ＬＣ直列体LC12、LC23、LC34を構成するコンデンサやインダクタのサイズを容易に最適化でき、小型で安価な装置構成を実現できる。また、各ＬＣ直列体LC12、LC23、LC34を同じ仕様のコンデンサ素子、インダクタ素子を用いて構成したため、部品コストをさらに低減できる。
【００８４】
また、上記実施の形態１では、低電圧側電圧端子VL、Vcomを平滑コンデンサCs1の両端子に接続したが、この実施の形態では、他の回路に挟まれた中間に位置する回路A3cの平滑コンデンサCs3の両端子に接続して、電圧V1を平滑コンデンサCs3の端子間に入力する。上記実施の形態１におけるＬＣ直列体LC12、LC23、LC34に流れる電流値をI12r、I23r、I34rとし、この実施の形態におけるＬＣ直列体LC12、LC23、LC34に流れる電流値をI12、I23、I34とすると、
I12r：I23r：I34r＝３：２：１
I12：I23：I34＝１：２：１
I12＝I34＝I34r
となる。
このように、入出力用電圧端子となる低電圧側電圧端子VL、Vcomを他の回路に挟まれた中間に位置する回路A3cの平滑コンデンサCs3の両端子に接続することで、ＬＣ直列回路LC12を流れる電流値I12を上記実施の形態１の場合と比べて1/3に低減することができる。このため、エネルギ移行用のインダクタLr、コンデンサCrの電流定格を低下させ、インダクタLrとコンデンサCrを小形化することができる。
【００８５】
またこの場合も、昇圧動作時では駆動用インバータ回路A3cのゲートパルスを、降圧動作時では駆動用インバータ回路A4cのゲートパルスを整流回路のゲートパルスよりも長くしても良い。また、整流回路ではゲート信号が共振周期の1/2の期間ｔを過ぎてもハイ電圧であれば電流が逆流するため、ハイ電圧の期間は共振周期の1/2の期間ｔを超えないようにして、MOSFETの寄生ダイオードにより逆流を防止する。降圧動作の整流回路A1c〜A3cの内、回路A1c、A2cは、駆動用の回路でもあるが、上記のようにMOSFETの寄生ダイオードにより逆流を防止する回路であることから、整流回路と見なしている。
また、他の各実施の形態と同様に、各ＬＣ直列体LC12、LC23、LC34の共振周期が等しいため、各整流回路のゲート信号を各共振周期に応じて変える必要がなく、容易に効果的に共振現象を利用でき高効率のＤＣ／ＤＣ電力変換装置が実現できる。さらに、整流回路にMOSFETを用いたことでダイオードに比して導通損失が低減できるため、さらに変換効率が向上する。
【００８６】
なお、この実施の形態においても、ＬＣ直列体LC12、LC23、LC34を上記実施の形態２、３で示したように構成しても良く、それぞれ同様の効果を有する。
【００８７】
また、上記実施の形態８では、低電圧側電圧端子VL、Vcomを平滑コンデンサCs3の両端子に接続したが、平滑コンデンサCs2の両端子に接続しても良く、ＬＣ直列回路を流れる電流値を同様に低減でき上記実施の形態８と同様の効果が得られる。さらに、整流回路の段数を増やした場合においても、他の回路に挟まれた中間に位置する回路の平滑コンデンサCsの両端子に低電圧側電圧端子VL、Vcomを接続しても同様の効果が得られる。
【００８８】
実施の形態９．
次に、この発明の実施の形態９によるＤＣ／ＤＣ電力変換装置を図について説明する。  図１５はこの発明の実施の形態９によるＤＣ／ＤＣ電力変換装置の回路構成を示す。
この実施の形態９では、電圧端子VLとVcom間の電圧V1から電圧端子VHhとVHl間の電圧V2へエネルギを移行する昇圧形のＤＣ／ＤＣ電力変換装置について示す。上記実施の形態８と同様に、電圧V2は電圧V1の約４倍となっており、V1は50V、V2は約200Vとする。
図１５に示すように、図１２で示した上記実施の形態８によるＤＣ／ＤＣ電力変換装置における回路A1c〜A4cの替わりに、回路A1d〜A4dを用い、回路A3dは回路A3cと同様の構成、回路A1d、A2d、A4dは、２つのMOSFET（Mos1L、Mos1H）（Mos2L、Mos2H）（Mos4L、Mos4H）をそれぞれダイオード（Di1L、Di1H）（Di2L、Di2H）（Di4L、Di4H）に置き換えている。即ち、駆動用インバータ回路A3dは、低圧側スイッチ、高圧側スイッチとしての２つのMOSFET（Mos3L、Mos3H）を直列接続して平滑コンデンサCs3の両端子間に接続して構成される。また整流回路A1d、A2d、A4dは、それぞれ２つのダイオード（Di1L、Di1H）（Di2L、Di2H）（Di4L、Di4H）を直列接続して各平滑コンデンサCs1、Cs2、Cs4の両端子間に接続して構成される。これに伴い、MOSFETを駆動するためのゲート駆動回路113、フォトカプラ123H、123L、電源Vs3、ゲート信号Gate3H、Gate3Lは、MOSFET（Mos3L、Mos3H）に対するもの以外は削除され、この場合、制御回路13cからゲート信号Gate3H、Gate3Lのみが出力される。その他の構成は、図１２で示した上記実施の形態８と同じである。
【００８９】
次に、動作について説明する。
駆動用インバータ回路A3dは、電圧端子VL−Vcom間に入力されるエネルギを、MOSFET（Mos3L、Mos3H）のオンオフ動作により高電圧側に送り、整流回路A1d、A2d、A4dは、駆動用インバータ回路A3dで駆動された電流を整流し、エネルギを高電圧側へ移行する。
高圧側MOSFETへのゲート信号Gate3Hと、低圧側MOSFETへのゲート信号Gate3Lと、各ＬＣ直列体LC12、LC23、LC34に流れる電流I12、I23、I34とを図１６に示す。図１６に示すように、ゲート信号Gate3Hおよびゲート信号Gate3Lは、上記実施の形態８における高圧側MOSFETへのゲート信号Gate1H、Gate2H、Gate3H、Gate4Hおよび低圧側MOSFETへのゲート信号Gate1L、Gate2L、Gate3L、Gate4Lと同様である。
そして、上記実施の形態８の昇圧動作時には、整流回路内のMOSFETを流れていた電流が、この実施の形態ではダイオードを流れるため、導通損失が発生するものであるが、上記実施の形態８と同様の昇圧動作により、各ＬＣ直列体LC12、LC23、LC34に流れる電流I12、I23、I34も上記実施の形態８の場合とほぼ同様である。
【００９０】
このように、上記実施の形態８と同様に、各電圧段のＬＣ直列体LC12、LC23、LC34は、流れる電流I12、I23、I34の最大電流値に応じてコンデンサ素子、インダクタ素子の並列配置する必要最小限の個数が決められて、低電圧側電圧端子VL、Vcomに近いほどコンデンサ容量が大きくインダクタンスが小さく、しかも共振周期がそれぞれ等しく設定されている。
このため、上記実施の形態８と同様に、各ＬＣ直列体LC12、LC23、LC34を構成するコンデンサやインダクタのサイズを容易に最適化でき、小型で安価な装置構成を実現できる。また、各ＬＣ直列体LC12、LC23、LC34を同じ仕様のコンデンサ素子、インダクタ素子を用いて構成したため、部品コストをさらに低減できる。
【００９１】
また、低電圧側電圧端子VL、Vcomを他の回路に挟まれた中間に位置する回路A3dの平滑コンデンサCs3の両端子に接続することで、ＬＣ直列体LC12を流れる電流値I12を上記実施の形態１の場合と比べて1/3に低減することができる。このため、エネルギ移行用のインダクタLr、コンデンサCrの電流定格を低下させ、インダクタLrとコンデンサCrを小形化することができる。
【００９２】
実施の形態１０．
次に、この発明の実施の形態１０によるＤＣ／ＤＣ電力変換装置を図について説明する。図１７はこの発明の実施の形態１０によるＤＣ／ＤＣ電力変換装置の回路構成を示す。
この実施の形態１０では、電圧端子VHh、VHl間の電圧V2から電圧端子VL、Vcom間の電圧V1へエネルギを移行する降圧形のＤＣ／ＤＣ電力変換装置について示す。上記実施の形態８と同様に、電圧V2は電圧V1の約４倍となっており、V1は50V、V2は約200Vとする。
この実施の形態では図１７に示すように、図１２で示した上記実施の形態８によるＤＣ／ＤＣ電力変換装置における回路A1c〜A4cの替わりに、回路A1e〜A4eを用い、回路A1e、A2e、A4eは回路A1c、A2c、A4cと同様の構成、回路A3eは、２つのMOSFET（Mos3L、Mos3H）をそれぞれダイオード（Di3L、Di3H）に置き換えている。即ち、駆動用インバータ回路A4eと整流回路A1e、A2eとは、低圧側スイッチ、高圧側スイッチとしてのそれぞれ２つのMOSFETを直列接続して平滑コンデンサCs4、Cs1、Cs2の両端子間に接続して構成される。また整流回路A3eは、２つのダイオード（Di3L、Di3H）を直列接続して平滑コンデンサCs3の両端子間に接続して構成される。これに伴い、実施の形態８における回路A3c内のMOSFETを駆動するためのゲート駆動回路113、フォトカプラ123H、123L、電源Vs3、ゲート信号Gate3H、Gate3Lは削除され、この場合、制御回路からゲート信号Gate1H、Gate2H、Gate4H、Gate1L、Gate2L、Gate4Lのみが出力される。その他の構成は、図１２で示した上記実施の形態８と同じである。
【００９３】
そして、上記実施の形態８の降圧動作時には、整流回路A3c内のMOSFETを流れていた電流が、この実施の形態では整流回路A3e内のダイオードを流れるため、導通損失が発生するものであるが、上記実施の形態８と同様の降圧動作により、各ＬＣ直列体LC12、LC23、LC34に流れる電流I12、I23、I34も上記実施の形態８の場合とほぼ同様である。
【００９４】
このように、上記実施の形態８と同様に、各電圧段のＬＣ直列体LC12、LC23、LC34は、流れる電流I12、I23、I34の最大電流値に応じてコンデンサ素子、インダクタ素子の並列配置する必要最小限の個数が決められて、低電圧側電圧端子VL、Vcomに近いほどコンデンサ容量が大きくインダクタンスが小さく、しかも共振周期がそれぞれ等しく設定されている。
このため、上記実施の形態８と同様に、各ＬＣ直列体LC12、LC23、LC34を構成するコンデンサやインダクタのサイズを容易に最適化でき、小型で安価な装置構成を実現できる。また、各ＬＣ直列体LC12、LC23、LC34を同じ仕様のコンデンサ素子、インダクタ素子を用いて構成したため、部品コストをさらに低減できる。
【００９５】
また、低電圧側電圧端子VL、Vcomを他の回路に挟まれた中間に位置する回路A3eの平滑コンデンサCs3の両端子に接続することで、ＬＣ直列体LC12を流れる電流値I12を上記実施の形態１の場合と比べて1/3に低減することができる。このため、エネルギ移行用のインダクタLr、コンデンサCrの電流定格を低下させ、インダクタLrとコンデンサCrを小形化することができる。
【００９６】
なお、上記実施の形態９、１０においても、ＬＣ直列体LC12、LC23、LC34を上記実施の形態２、３で示したように構成しても良く、それぞれ同様の効果を有する。
【００９７】
また、上記各実施の形態では、駆動用インバータ回路、整流回路内のスイッチング素子に、ソース、ドレイン間に寄生ダイオードが形成されているパワーMOSFETを用いたが、ＩＧＢＴ等、制御電極でオンオフ動作が制御できる他の半導体スイッチング素子でも良く、その場合ダイオードが逆並列接続されたものを用い、このダイオードがパワーMOSFETの寄生ダイオードの機能を果たす。これにより、上記各実施の形態と同様の制御により同様の効果が得られる。
また、上記各実施の形態は、整流回路の段数を変化させた、いろいろな電圧比のＤＣ／ＤＣ電力変換装置へも、発明を適用できることは言うまでもない。
【００９８】
実施の形態１１．
上記各実施の形態によるＤＣ／ＤＣ電力変換装置を構成する複数の回路において、回路内のMOSFET、ゲート駆動回路、フォトカプラ等を駆動するために備えられた電源Vsk（Vs0〜Vs4）について、以下に説明する。
図１８は、電源Vskの回路構成を示す図である。各回路、例えば上記実施の形態１の回路Ａ１〜Ａ４の電源Vskは、各回路内の平滑コンデンサCs(k)（Cs1〜Cs4）に発生する電圧を入力電圧Vsi(k)として出力端子Vsh(k)−Com(k)間に出力電圧Vso(k)を生成する。
電圧Vso(k)とVsi(k)の基準電圧をCom(k)としている。平滑コンデンサCs(k)の高電圧側の端子は、ｐ形のMOSFETＭ２のソース端子に接続され、MOSFETＭ２のドレイン端子はダイオードＤ１のカソード端子とチョークコイルＬ１の一方の端子とに接続されている。ダイオードＤ１のアノード端子は基準電圧Com(k)に接続され、チョークコイルＬ１の他方の端子はコンデンサＣ２の一方の端子に接続され、コンデンサＣ２の他方の端子は基準電圧Com(k)に接続されている。コンデンサCs(k)、コンデンサＣ２、MOSFETＭ２、ダイオードＤ１、チョークコイルＬ１で非絶縁降圧形のDC/DCコンバータ１０を構成し、このDC/DCコンバータ１０を介して入力電圧Vsi(k)は出力電圧Vso(k)に変換される。
【００９９】
コンデンサＣ１とコンデンサＣ２とツェナーダイオードＺ１とは並列に接続され、ツェナーダイオードＺ１のアノード端子側は基準電圧Com(k)に接続され、ツェナーダイオードＺ１のカソード端子側はチョークコイルＬ１の端子に接続されている。このＣ１、Ｃ２、Ｚ１の並列体に出力電圧Vso(k)が発生する。電圧Vso(k)は、クロック発生回路ｄ１、誤差増幅回路ｄ２、コンパレータ回路ｄ３に供給され、各回路ｄ１〜ｄ３は動作する。なお、誤差増幅回路ｄ２、コンパレータ回路ｄ３への電圧Vso(k)の供給は、図示を省略する。
クロック発生回路ｄ１の出力は、抵抗Ｒ３とコンデンサＣ３とで構成する鋸波形成部を介して、コンパレータ回路ｄ３の入力の一方に入力される。誤差増幅回路ｄ２の入力の一方には、抵抗Ｒ２とツェナーダイオードＺ２とで構成される目標電圧が入力され、入力の他方には、Vso(k)の測定電圧が抵抗Ｒ３とＲ４で分圧されて入力されている。また、誤差増幅回路ｄ２の出力は、コンパレータ回路ｄ３の入力の他方に入力され、その接続点は抵抗Ｒ５とＲ６の接続点に接続される。抵抗Ｒ５の他方の端子は電圧Vso(k)の出力端子Vsh(k)に接続され、抵抗Ｒ６の他方の端子は基準電圧Com(k)に接続される。
コンパレータ回路ｄ３の出力端子は、ｎ形のMOSFETＭ１のゲート端子に接続され、MOSFETＭ１のソース端子は基準電圧Com(k)に、ドレイン端子は抵抗Ｒ７の一方の端子に接続されている。抵抗Ｒ７の他方の端子は、MOSFETＭ２のゲート端子と抵抗Ｒ８の一方の端子とに接続されている。また、抵抗Ｒ８の他方の端子は、MOSFETＭ２のソース端子に接続されている。
【０１００】
このように構成される電源Vskの動作について説明する。降圧動作の場合、エネルギ源がVH−Vcom間に接続されるので、平滑コンデンサCs(k)には電圧が発生し電源Vskが動作する。
一方、昇圧動作の場合、VL−Vcom間にエネルギ源が接続されて平滑コンデンサCs1に電圧が発生するが、それ以外の平滑コンデンサCs(k)は、動作開始時には電圧が発生していない状態である。しかし、平滑コンデンサCs1の電圧で電源Vs1が動作して、回路Ａ１内のMOSFETがオンオフ動作することにより、回路Ａ２〜Ａ４のMOSFETの寄生ダイオードが動作し、エネルギが平滑コンデンサCs2、Cs3、Cs4に移行する。この寄生ダイオードを用いた動作の電力変換効率は良いものではないが、各平滑コンデンサCs(k)にエネルギが移行するのに１秒も時間を要しない。このように、各平滑コンデンサCs(k)に電圧が発生し各電源Vskが動作する。
【０１０１】
動作の詳細について述べる。平滑コンデンサCs(k)に電圧が形成されると、抵抗Ｒ１を介してコンデンサＣ１、Ｃ２を充電する。電圧はツェナーダイオードＺ１のツェナー電圧となり、ここでは１６Ｖとしている。この電圧の供給により、Ｃ１、Ｃ２、Ｚ１の並列体に出力電圧Vso(k)が発生して、クロック発生回路ｄ１、誤差増幅回路ｄ２、コンパレータ回路ｄ３に供給され、各回路ｄ１〜ｄ３は動作するとともに、電源Vskが動作する。
抵抗Ｒ１は、電力損失を抑えるため比較的大きな抵抗値にしているため、電源Vskの動作前における抵抗Ｒ１を介したエネルギ供給では、各回路内のMOSFETを動作させるのに十分ではない。電源Vskが動作開始すると、非絶縁形のDC/DCコンバータ１０が動作して該DC/DCコンバータ１０を介して電圧Vsi(k)から電圧Vso(k)に変換され、そのエネルギ量は、各回路内のMOSFETを動作させるのに十分である。
【０１０２】
図１９は、コンパレータ回路ｄ３の誤差増幅回路ｄ２側の入力端子の電圧Ｄａと、クロック発生回路ｄ１側の入力端子の電圧Ｄｂと、出力端子の電圧Ｄｃと、MOSFETＭ２のゲート電圧Ｄｄを示す。誤差増幅回路ｄ２は、２つの入力端子間の電圧がゼロになるような電圧Ｄａを出力する。すなわち、出力電圧Vso(k)（１５Ｖ）が、ツェナーダイオードＺ２が定める目標電圧（１５Ｖ）になるように電圧Ｄａを定める。電圧Ｄｂは鋸波状の電圧であり、クロック発生回路ｄ１からの矩形波電圧をＣＲ回路を介することにより形成されている。電圧ＤａとＤｂがコンパレータ回路ｄ３で比較されて矩形波電圧Ｄｃが形成される。例えば、出力電圧Vso(k)を抑える場合には、電圧Ｄａが低くなり、結果として矩形波電圧Ｄｃのハイ電圧期間は短くなる。矩形波電圧ＤｃによりMOSFETＭ１がオンオフし、MOSFETＭ１のソース端子の電圧を基準としてMOSFETＭ２のゲート端子の電圧がロウハイと変化する。MOSFETＭ２はｐ形MOSFETなので、ロウでオン、ハイでオフの動作となる。抵抗Ｒ７とＲ８との分圧により、MOSFETＭ２のゲート・ソース間電圧は最大定格以内になるようになっている。このようにMOSFETＭ２が、オン時間を制御されてオンオフ動作することにより、平滑コンデンサCs(k)からエネルギを移行し出力端子Com(k)、Vsh(k)間の電圧Vso(k)が所定の電圧（１５Ｖ）になるように制御される。
【０１０３】
この実施の形態では、ＤＣ／ＤＣ電力変換装置を構成する各回路を駆動する電源Vskを、各回路内の平滑コンデンサCs(k)から非絶縁形のDC/DCコンバータ１０を介して電力供給するように構成した。このため、入力電圧部と各電源Vsk間の配線やそのためのコネクタ等が不要で、またトランスを用いて各電源間を絶縁する必要もなく、小型で変換効率の良い電源構成となる。これにより、ＤＣ／ＤＣ電力変換装置の高効率化、小型化が図れる。
【０１０４】
なお、上記実施の形態では、入力電圧Vsi(k)が２０Ｖ以上を想定してDC/DCコンバータ１０は降圧形の回路構成を示したが、入力電圧Vsi(k)が低い、例えば１０Ｖ以下の場合は昇圧形のDC/DCコンバータ１０を用いる。
【０１０５】
また上記実施の形態では、ＤＣ／ＤＣ電力変換装置の各回路を駆動する電源Vskの基準電圧をCom(k)とし、各回路内のゲート駆動回路等の制御部を基準電圧Com(k)で構成しているが、各回路内のゲート駆動回路等の制御部を電圧端子Vcomの電圧基準で構成し、電源Vskの基準電圧をVcomとして電圧Vcom基準でMOSFETＭ２を駆動しても良く、配線の引き回しが多少複雑になるが、変換効率の良い電源構成となる。
【図面の簡単な説明】
【０１０６】
【図１】この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の主回路を示す図である。
【図２】この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の制御回路を示す図である。
【図３】この発明の実施の形態１による昇圧動作時のゲート信号および各部の電流波形を示す図である。
【図４】この発明の実施の形態１による降圧動作時のゲート信号および各部の電流波形を示す図である。
【図５】この発明の実施の形態４によるＤＣ／ＤＣ電力変換装置の回路構成を示す図である。
【図６】この発明の実施の形態４による昇圧動作時のゲート信号および各部の電流波形を示す図である。
【図７】この発明の実施の形態５によるＤＣ／ＤＣ電力変換装置の主回路を示す図である。
【図８】この発明の実施の形態６によるＤＣ／ＤＣ電力変換装置の主回路を示す図である。
【図９】この発明の実施の形態６によるＤＣ／ＤＣ電力変換装置の制御回路を示す図である。
【図１０】この発明の実施の形態６による昇圧動作時のゲート信号および各部の電流波形を示す図である。
【図１１】この発明の実施の形態７によるＤＣ／ＤＣ電力変換装置の部分回路図である。
【図１２】この発明の実施の形態８によるＤＣ／ＤＣ電力変換装置の主回路を示す図である。
【図１３】この発明の実施の形態８による昇圧動作時のゲート信号および各部の電流波形を示す図である。
【図１４】この発明の実施の形態８による降圧動作時のゲート信号および各部の電流波形を示す図である。
【図１５】この発明の実施の形態９によるＤＣ／ＤＣ電力変換装置の回路構成を示す図である。
【図１６】この発明の実施の形態９による昇圧動作時のゲート信号および各部の電流波形を示す図である。
【図１７】この発明の実施の形態１０によるＤＣ／ＤＣ電力変換装置の主回路を示す図である。
【図１８】この発明の実施の形態１１による各回路の電源Vskの構成を示す図である。
【図１９】この発明の実施の形態１１による電源Vskの各部の電圧波形を示す図である。
【符号の説明】
【０１０７】
１ａ〜１ｌ  ゲートパルス、１０  DC/DCコンバータ、１３，13a〜13c  制御回路、
Ａ１〜Ａ４  回路（駆動用インバータ回路／整流回路）、
A1a〜A4a  回路（駆動用インバータ回路／整流回路）、
A1b〜A4b  回路（駆動用インバータ回路／整流回路）、
A1c〜A1c  回路（駆動用インバータ回路／整流回路）、
A1d〜A1d  回路（駆動用インバータ回路／整流回路）、
A1e〜A1e  回路（駆動用インバータ回路／整流回路）、
Ｂ０〜Ｂ４  回路（駆動用インバータ回路／整流回路）、
B0a  回路（駆動用インバータ回路／整流回路）、
Cs0〜Cs4  平滑コンデンサ、Di1L〜Di4L，Di1H〜Di4H  ダイオード、
Mos1L〜Mos4L，Mos1H〜Mos4H，Mos0AL，Mos0BL，Mos0AH，Mos0BH  MOSFET、
Cr01，Cr12，Cr23，Cr34  コンデンサ、
Cr01A〜Cr01D，Cr12A〜Cr12C，Cr23A，Cr23B，Cr34A  コンデンサ素子、
Lr01，Lr12，Lr23，Lr34  インダクタ、
Lr01A〜Lr01D，Lr12A〜Lr12C，Lr23A，Lr23B，Lr34A  インダクタ素子、
LC01，LC12，LC23，LC34  ＬＣ直列体、Tr  トランス、
Gate1L〜Gate4L，Gate1H〜Gate4H  ゲート信号、
Gate0AL，Gate0BL，Gate0AH，Gate0BH  ゲート信号、ｔ  共振周期／２、
Vs0〜Vs4，Vsk  電源、VL，Vcom  低電圧側電圧端子、VL，Vcom0  低電圧側電圧端子、
VH，Vcom  高電圧側電圧端子、VHh，VHl  高電圧側電圧端子。
【図１】
2008072856.tif 000003
【図２】
2008072856.tif 000004
【図３】
2008072856.tif 000005
【図４】
2008072856.tif 000006
【図５】
2008072856.tif 000007
【図６】
2008072856.tif 000008
【図７】
2008072856.tif 000009
【図８】
2008072856.tif 000010
【図９】
2008072856.tif 000011
【図１０】
2008072856.tif 000012
【図１１】
2008072856.tif 000013
【図１２】
2008072856.tif 000014
【図１３】
2008072856.tif 000015
【図１４】
2008072856.tif 000016
【図１５】
2008072856.tif 000017
【図１６】
2008072856.tif 000018
【図１７】
2008072856.tif 000019
【図１８】
2008072856.tif 000020
【図１９】
2008072856.tif 000021