(57)【要約】【課題】高速なデータ伝送を実現する。【解決手段】第１入力トランジスタＭ５、第１抵抗Ｒ１、第１受信バイアストランジスタＭ７は、第１入力端子Ｔ３と電源電圧Ｖｄｄが印加される電源端子Ｔ５との間に直列に接続される。第２入力トランジスタＭ６、第２抵抗Ｒ２、第２受信バイアストランジスタＭ８は、第２入力端子Ｔ４と電源端子Ｔ５との間に直列に接続される。差動アンプＡＭＰ１は、第１電圧Ｖｘ１と、第２電圧Ｖｘ２と、を差動増幅する。第２入力トランジスタＭ６のゲートに、第３電圧Ｖｘ３を印加するとともに、第１入力トランジスタＭ５のゲートに、第４電圧Ｖｘ４を印加する。受信バイアス回路１６は、第１、第２受信バイアストランジスタＭ７、Ｍ８のゲートに、電源電圧Ｖｄｄに応じて変化するバイアス電圧Ｖｂｉａｓ３を印加する。【選択図】図３
2008028578.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２入力端子を介して、電流信号として入力される差動信号を、電圧信号に変換する受信装置であって、
前記第１入力端子と安定した電位が印加される固定電圧端子との間に直列に接続された、第１入力トランジスタ、第１抵抗、第１受信バイアストランジスタと、
前記第２入力端子と前記固定電圧端子との間に直列に接続された、第２入力トランジスタ、第２抵抗、第２受信バイアストランジスタと、
前記第１入力トランジスタおよび前記第１抵抗の接続点の第１電圧と、前記第２入力トランジスタおよび前記第２抵抗の接続点の第２電圧と、を差動増幅する差動アンプと、
を備え、
前記第２入力トランジスタの制御端子に、前記第１受信バイアストランジスタと前記第１抵抗の接続点の第３電圧を印加するとともに、前記第１入力トランジスタの制御端子に、前記第２受信バイアストランジスタと前記第２抵抗の接続点の第４電圧を印加し、
前記第１、第２受信バイアストランジスタの制御端子に、前記固定電圧端子の電位に応じて変化するバイアス電圧を印加したことを特徴とする受信装置。
【請求項２】
前記第１、第２受信バイアストランジスタの制御端子に、前記バイアス電圧を印加する受信バイアス回路をさらに備え、
前記受信バイアス回路は、
一端が前記固定電圧端子に接続され、流れる電流に応じた電圧降下を発生するインピーダンス素子と、
前記インピーダンス素子に、所定の電流を流す電流源と、
を含み、
前記インピーダンス素子の他端の電圧を、前記バイアス電圧として出力することを特徴とする請求項１に記載の受信装置。
【請求項３】
前記インピーダンス素子は、
ゲートドレイン間が接続されたＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を含むことを特徴とする請求項２に記載の受信装置。
【請求項４】
前記ＭＯＳＦＥＴは、前記第１、第２受信バイアストランジスタと同型であることを特徴とする請求項３に記載の受信装置。
【請求項５】
ＣＭＯＳプロセスを利用してひとつの半導体基板上に一体集積化されたことを特徴とする請求項１から４のいずれかに記載の受信装置。
【請求項６】
請求項１から４のいずれかに記載の受信装置と、
前記受信装置の前記第１、第２入力端子に接続される差動信号線と、
送信すべき差動信号を、前記差動信号線に電流信号として出力する送信装置と、
を備えることを特徴とする伝送装置。
【請求項７】
請求項６に記載の伝送装置を備え、前記差動信号線を、本機器の可動部分に配置したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信装置およびそれを利用した伝送装置に関する。特に、電流を信号伝送手段とした信号送信技術に関する。
【背景技術】
【０００２】
電子機器は、一般的に中央処理装置や半導体集積回路等の複数の回路によって構成されており、例えば、携帯電話は、通信回路、ディスプレイ、撮影装置によって構成されている。電子機器を構成する回路はそれぞれの回路に応じた処理、例えば通信回路は通信処理を実行し、ディスプレイは所定の情報を表示し、撮影装置は撮影処理を実行する。さらに、これらの回路は別の回路との間で信号の伝送処理も実行する。例えば、撮影装置は、撮影した画像データを通信回路に伝送する。従来は、回路間での信号伝送手段に電源電圧とグランドとの間で値が変動する電圧を使用していた。しかしながら、回路の動作速度の高速化や中央処理装置で処理すべき信号の大容量化によって、回路間の信号の伝送処理を高速化するにあたって、電圧での信号伝送には以下のような課題があった。
【０００３】
一般的に、回路間の差動信号線は容量を有しており、電圧の変化によって当該容量に応じた電荷が充放電される、そのため、電圧で信号を伝送すれば、容量に応じた電荷の充放電のための時間が長くなる。その結果、信号の立ち上がり時間と立ち下り時間が長くなって、信号伝送の高速化が困難になる。これを解決するために、電圧で信号を伝送する代わりに、電流で信号を伝送する信号伝送技術が提案されている（例えば、特許文献１、２参照）。
【０００４】
【特許文献１】特開２００５−６４５８９号公報
【特許文献２】特開２００５−６４５９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
電流で信号を伝送すれば、電圧で信号を伝送する場合のごとく、有意な電位差を生成する必要がないため、充放電すべき電荷量が小さくなり、高速な信号伝送が可能になる。しかしながら、電流による信号伝送をさらに高速化するためには、電流による信号伝送で発生する電圧の変動をさらに小さくする方が好ましい。
【０００６】
一方、携帯電話、特に筐体がディスプレイや撮影装置を含んだ部分と、通信回路を含んだ部分に分離されており、それらの部分が折りたためる構造の携帯電話の場合、差動信号線は可動機構部を挟むような配置にデザインされる。撮影装置の高精度化等によって、伝送すべきデータ量が増加すれば、それに応じて差動信号線の配線本数も増加する傾向にあるが、可動機構部が折りたたみや回転などの動作をする場合、可動機構部での差動信号線の配置の自由度を考慮すれば、配線本数を少なくすべきである。さらに、一般的に差動信号線の配線本数が少なくなれば、可動機構部の複雑な動作に対する信頼性も高まる。差動信号線の配線本数を少なくすれば、ひとつの差動信号線あたりの信号伝送の高速化が望まれる。
【０００７】
本発明者はこうした状況を認識して、本発明をなしたものであり、その目的は差動信号線での電圧信号の変動を小さくし、高速なデータ伝送を可能にした受信装置およびそれを利用した伝送装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明のある態様によれば、第１、第２入力端子を介して、電流信号として入力される差動信号を、電圧信号に変換する受信装置が提供される。この受信装置は、第１入力端子と安定した電位が印加される固定電圧端子との間に直列に接続された、第１入力トランジスタ、第１抵抗、第１受信バイアストランジスタと、第２入力端子と固定電圧端子との間に直列に接続された、第２入力トランジスタ、第２抵抗、第２受信バイアストランジスタと、第１入力トランジスタおよび第１抵抗の接続点の第１電圧と、第２入力トランジスタおよび第２抵抗の接続点の第２電圧と、を差動増幅する差動アンプと、を備える。この受信装置は、第２入力トランジスタの制御端子に、第１受信バイアストランジスタと第１抵抗の接続点の第３電圧を印加するとともに、第１入力トランジスタの制御端子に、第２受信バイアストランジスタと第２抵抗の接続点の第４電圧を印加し、第１、第２受信バイアストランジスタの制御端子に、固定電圧端子の電位に応じて変化するバイアス電圧を印加したことを特徴とする。
【０００９】
この態様によると、第１、第２入力トランジスタのバイアス状態が、第１、第２入力端子に流れる電流によってフィードバックにより調節され、第１、第２入力端子の電圧の変動の変動が抑制され、高速な信号伝送が可能となる。さらに、第１、第２受信バイアストランジスタの制御端子の電圧を、固定電圧端子の電圧に応じて変化させることにより、第１、第２受信バイアストランジスタのバイアス状態を安定させ、それぞれに発生する電圧降下を安定化することができ、高速な伝送が可能となる。
【００１０】
受信装置は、第１、第２受信バイアストランジスタの制御端子に、バイアス電圧を印加する受信バイアス回路をさらに備えてもよい。この受信バイアス回路は、一端が固定電圧端子に接続され、流れる電流に応じた電圧降下を発生するインピーダンス素子と、インピーダンス素子に、所定の電流を流す電流源と、を含んでもよい。受信バイアス回路は、インピーダンス素子の他端の電圧を、バイアス電圧として出力してもよい。
この場合、第１、第２受信バイアストランジスタは、インピーダンス素子に発生する電圧降下でバイアスされることになり、固定電圧端子の電圧が変動しても、バイアス状態を安定化させることができる。
【００１１】
インピーダンス素子は、ゲートドレイン間が接続されたＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を含んでもよい。
【００１２】
ＭＯＳＦＥＴは、第１、第２受信バイアストランジスタと同型であってもよい。この場合、第１、第２受信バイアストランジスタのゲートしきい値電圧Ｖｔがばらついたり、オン抵抗がばらついた場合でも、このばらつきをインピーダンス素子によってキャンセルすることができる。
【００１３】
ある態様の受信装置は、ＣＭＯＳプロセスを利用してひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。送信装置を１つのＬＳＩとして集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００１４】
本発明の別の態様によれば、伝送装置が提供される。この伝送装置は、上述のいずれかの態様の受信装置と、受信装置の第１、第２入力端子に接続される差動信号線と、送信すべき差動信号を、差動信号線に電流信号として出力する送信装置と、を備える。
この態様によると、高速な信号伝送が可能となる。
【００１５】
本発明のさらに別の態様は、電子機器に関する。この電子機器は、上記伝送装置を備え、差動信号線を、本機器の可動部分に配置した。
【００１６】
この態様によると、可動部分に敷設可能な信号線が少ない場合でも、多くのデータを送信することができる。
【発明の効果】
【００１７】
本発明のある態様の受信装置によれば、高速なデータ伝送が可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。また、本明細書において、「部材Ａと部材Ｂが接続される」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１９】
本実施の形態は、携帯電話のカメラと通信回路のようなひとつの電子機器に含まれた複数の回路において、それらの回路間で信号を伝送するための信号伝送技術に関し、特に差動信号を伝送する技術に関する。携帯電話の製造メーカは、本実施の形態を使用して差動信号線の配線本数を少なくしたうえで、携帯電話を構成する基板上の差動信号線の配置をデザインできる。特に、配線本数の低減が要求される箇所としては、電子機器の可動部、たとえば折り畳み型携帯電話のヒンジ部が挙げられる。
【００２０】
本実施の形態にかかる送信装置は、ふたつのスイッチングトランジスタによって、送信すべき差動信号を差動の電流信号に変換し、電流信号を差動信号線に出力する。受信装置は、差動信号線により伝送される差動信号を受信し、差動信号に含まれた電流信号を抵抗回路で電圧信号にそれぞれ変換した後、差動信号である電圧信号から、グランドのような絶対的な電圧を基準にした電圧信号に変換して出力する。
【００２１】
差動信号の高速化を目的として、差動信号に含まれた電圧信号の変動を小さくするために、送信装置は、前述の差動信号に加えて、差動信号線に定常的にバイアス電流を流す。その結果、受信装置に含まれた後述のトランジスタの動作領域を電圧変動の小さい領域に変更できる。受信装置は、差動信号の入力端子と抵抗回路の間にトランジスタのソースとドレインを接続し、当該トランジスタによって、差動信号をクランプするため、差動信号に含まれた電圧信号の変動を小さくできる。以下、本実施の形態に係る送信装置１００および伝送装置１０００の構成について詳細に説明する。
【００２２】
（第１の実施の形態）
図１は、第１の実施の形態に係る送信装置１００の構成を示す回路図である。送信装置１００には、図示しないブロックから出力された伝送すべき差動信号Ｓｉｎ＋、Ｓｉｎ−が、電圧信号として入力されている。この送信装置１００は、差動信号Ｓｉｎ＋、Ｓｉｎ−を、電流信号に変換し、差動信号Ｓｏｕｔ＋、Ｓｏｕｔ−を、第１、第２出力端子Ｔ１、Ｔ２から出力する。
【００２３】
送信装置１００は、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２、第１スイッチングトランジスタＭｓｗ１、第２スイッチングトランジスタＭｓｗ２、第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２、第１バイアス回路１２、第２バイアス回路１４を備える。
【００２４】
第１出力トランジスタＭｏ１、第１スイッチングトランジスタＭｓｗ１は、いずれもＮチャンネルＭＯＳＦＥＴであって、電位が固定された固定電圧端子である接地端子ＧＮＤと、第１出力端子Ｔ１との間に直列に接続される。すなわち、第１スイッチングトランジスタＭｓｗ１のソースは接地され、第１出力トランジスタＭｏ１のドレインは第１出力端子Ｔ１に接続され、第１スイッチングトランジスタＭｓｗ１のドレインと第１出力トランジスタＭｏ１のソースが接続されている。
【００２５】
第２出力トランジスタＭｏ２、第２スイッチングトランジスタＭｓｗ２も、いずれもＮチャンネルＭＯＳＦＥＴであって、接地端子ＧＮＤと第２出力端子Ｔ２との間に直列に接続される。
【００２６】
第１バイアストランジスタＭｂ１は、第１スイッチングトランジスタＭｓｗ１と同型のＮチャンネルＭＯＳＦＥＴであって、第１スイッチングトランジスタＭｓｗ１と並列に設けられる。具体的には、第１バイアストランジスタＭｂ１のソースは接地され、そのドレインは、第１出力トランジスタＭｏ１のソースおよび第１スイッチングトランジスタＭｓｗ１のドレインと接続される。
【００２７】
第２バイアストランジスタＭｂ２は、第２スイッチングトランジスタＭｓｗ２と同型の、すなわち、ＮチャンネルＭＯＳＦＥＴであり、第２スイッチングトランジスタＭｓｗ２と並列に設けられる。
【００２８】
送信すべき差動信号のペアＳｉｎ＋、Ｓｉｎ−は、第１スイッチングトランジスタＭｓｗ１、第２スイッチングトランジスタＭｓｗ２の制御端子、すなわちゲートにそれぞれ入力される。さらに、図１の送信装置１００では、第１トランジスタＭ１、第２トランジスタＭ２の制御端子、すなわちゲートは、所定の第１電圧Ｖｂｉａｓ１にバイアスされる。
【００２９】
第１バイアス回路１２は、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２のゲートを、第１電圧Ｖｂｉａｓ１にバイアスするための回路である。この第１バイアス回路１２は、第１トランジスタＭ１、第２トランジスタＭ２を含む。第１トランジスタＭ１は、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２と同型の、ＮチャンネルＭＯＳＦＥＴであって、そのゲートは、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２のゲートと共通に接続される。
【００３０】
また、第２トランジスタＭ２は、第１スイッチングトランジスタＭｓｗ１、第２スイッチングトランジスタＭｓｗ２と同型のＮチャンネルＭＯＳＦＥＴであって、第１トランジスタＭ１と同一経路上に、ドレインが接地されて設けられる。第２トランジスタＭ２のゲートは、ある固定電圧（たとえば電源電圧）でバイアスされており、第１トランジスタＭ１のゲートは、第１トランジスタＭ１のドレインとも接続される。
【００３１】
第１バイアス回路１２において、第１トランジスタＭ１、第２トランジスタＭ２を含む経路には、所定の第１バイアス電流Ｉｂｉａｓ１が供給される。第１トランジスタＭ１、第１出力トランジスタＭｏ１、第２トランジスタＭ２はカレントミラー形式で接続されており、そのサイズ比を１：Ｍとする。ここでＭは正の実数である。第１トランジスタＭ１に第１バイアス電流Ｉｂｉａｓ１が流れることにより、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２には、最大でＩｂｉａｓ１×Ｍの電流が流れることになる。以下、Ｉｂｉａｓ１×Ｍで与えられる電流を、最大駆動電流Ｉｍａｘともいう。
【００３２】
第２バイアス回路１４は、第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２のゲートを、所定の第２電圧Ｖｂｉａｓ２にバイアスするために設けられる。第２バイアス回路１４は、第３トランジスタＭ３、第４トランジスタＭ４を含む。
【００３３】
第３トランジスタＭ３は、第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２と同型の、ＮチャンネルＭＯＳＦＥＴであって、そのゲートは、第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２のゲートと共通に接続され、そのドレインは接地される。この第３トランジスタＭ３には、所定の第２バイアス電流Ｉｂｉａｓ２が供給されており、第３トランジスタＭ３のゲートは、第２バイアス電流Ｉｂｉａｓの経路上の点であって、第３トランジスタＭ３のドレイン側に位置する点と接続される。第２バイアス回路１４は、第３トランジスタＭ３のゲートの電圧を、所定の第２電圧Ｖｂｉａｓ２として、第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２のゲートに供給する。
【００３４】
第３トランジスタＭ３、第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２はカレントミラー形式で接続されており、そのサイズ比を１：Ｎとする。ここでＮは正の実数である。第３トランジスタＭ３に第２バイアス電流Ｉｂｉａｓ２が流れることにより、第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２には、Ｉｂｉａｓ２×Ｎの電流が流れることになる。以下、Ｉｂｉａｓ２×Ｎで与えられる電流を、最小電流Ｉｍｉｎともいう。
【００３５】
第４トランジスタＭ４は、第１トランジスタＭ１と同型のＮチャンネルＭＯＳＦＥＴであり、第３トランジスタＭ３と同一の経路上に直列に設けられ、そのゲートは、第１電圧Ｖｂｉａｓ１でバイアスされる。すなわち、第４トランジスタＭ４のゲートは、第１トランジスタＭ１、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２と共通に接続されている。第３トランジスタＭ３のドレインは、第４トランジスタＭ４のソースと接続され、第３トランジスタＭ３のゲートは、第４トランジスタＭ４のドレインと接続されている。第４トランジスタＭ４を設けない構成としてもよいが、第４トランジスタＭ４を設けることにより、第３トランジスタＭ３と第４トランジスタＭ４の接続点の電位を、第１スイッチングトランジスタＭｓｗ１と第１出力トランジスタＭｏ１の接続点、第２スイッチングトランジスタＭｓｗ２と第２出力トランジスタＭｏ２の接続点の電位に揃えることができ、第２電圧Ｖｂｉａｓ２を適切に生成することができる。
【００３６】
本実施の形態に係る送信装置１００に使用されるトランジスタは、すべてＮチャンネルＭＯＳＦＥＴで構成される。ＮチャンネルＭＯＳＦＥＴのみで構成することにより、回路設計が容易となる。ただし、一部のトランジスタをＰチャンネルＭＯＳＦＥＴを用いて構成可能なことは、当業者には当然に理解されるところである。
【００３７】
図２は、図１の送信装置１００および受信装置２００を備える伝送装置１０００全体の構成を示す回路図である。送信装置１００と受信装置２００は、差動信号線１５０ｐ、１５０ｎを介して接続されている。図２では、送信装置１００は簡略化して示される。
【００３８】
受信装置２００の第１入力端子Ｔ３、第２入力端子Ｔ４は、送信装置１００の第１出力端子Ｔ１、第２出力端子Ｔ２と、差動信号線１５０ｐ、１５０ｎを介して接続されている。受信装置２００は、第１入力トランジスタＭ５、第２入力トランジスタＭ６、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８、第１抵抗Ｒ１、第２抵抗Ｒ２、差動アンプＡＭＰ１を備える。第１入力トランジスタＭ５、第２入力トランジスタＭ６は、ＮチャンネルＭＯＳＦＥＴであり、それぞれのソースが、第１入力端子Ｔ３、第２入力端子Ｔ４と接続される。第１受信バイアストランジスタＭ７、第１抵抗Ｒ１、第１入力トランジスタＭ５は、所定の固定電圧である電源電圧Ｖｄｄが印加される電源端子Ｔ５から、第１入力端子Ｔ３に至る経路に、直列に接続されている。第１受信バイアストランジスタＭ７はＰチャンネルＭＯＳＦＥＴであって、そのゲートは、固定電圧である接地電圧が印加される。第１受信バイアストランジスタＭ７のゲートには、電源電圧に応じて変化する電圧が印加されていてもよい。
【００３９】
第２受信バイアストランジスタＭ８、第２抵抗Ｒ２、第２入力トランジスタＭ６は、それぞれ、第１受信バイアストランジスタＭ７、第１抵抗Ｒ１、第１入力トランジスタＭ５に対応する素子であり、電源端子Ｔ５と、第２入力端子Ｔ４の間に直列に接続される。
【００４０】
第１入力トランジスタＭ５のゲートは、第２抵抗Ｒ２と第２受信バイアストランジスタＭ８の接続点の電圧でバイアスされ、第２入力トランジスタＭ６のゲートは、第１抵抗Ｒ１と第１受信バイアストランジスタＭ７の接続点の電圧でバイアスされる。このように、たすきがけによりバイアスを与えることにより、差動信号線１５０ｐ、１５０ｎに流れる電流に応じて、第１入力トランジスタＭ５、第２入力トランジスタＭ６のバイアス状態を調節することができ、第１入力端子Ｔ３、第２入力端子Ｔ４の電圧変動を抑制することができる。
【００４１】
差動アンプＡＭＰ１は、第１抵抗Ｒ１と第１入力トランジスタＭ５との接続点の電圧Ｖｘ１、第２抵抗Ｒ２と第２入力トランジスタＭ６との接続点の電圧Ｖｘ２の差電圧を増幅し、受信した差動信号を、シングルエンドの信号ＯＵＴに変換する。
【００４２】
なお、図２の受信装置２００は一例として示したものであって、その回路構成が限定されるものではない。たとえば、もっとも簡易な構成としては、第１抵抗Ｒ１、第２抵抗Ｒ２と差動アンプＡＭＰ１のみで構成してもよい。
【００４３】
以上のように構成された送信装置１００および伝送装置１０００全体の動作を説明する。
【００４４】
第１出力トランジスタＭｏ１には、第１バイアストランジスタＭｂ１に流れる最小電流Ｉｍｉｎと、第１スイッチングトランジスタＭｓｗ１に流れる電流の合計が流れる。同様に、第２出力トランジスタＭｏ２には、第２バイアストランジスタＭｂ２に流れる最小電流Ｉｍｉｎと、第２スイッチングトランジスタＭｓｗ２に流れる電流の合計が流れる。
【００４５】
第１スイッチングトランジスタＭｓｗ１、第２スイッチングトランジスタＭｓｗ２は、差動信号Ｓｉｎ＋、Ｓｉｎ−に応じて、オンオフする。第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２は常時オンであり、差動信号Ｓｉｎ＋、Ｓｉｎ−の状態にかかわらず、それぞれには、Ｉｍｉｎ＝Ｉｂｉａｓ２×Ｎの電流が流れている。したがって、第１スイッチングトランジスタＭｓｗ１がオフの状態では、第１出力トランジスタＭｏ１には、最小電流Ｉｍｉｎ＝ｂｉａｓ２×Ｎの電流が流れる。
【００４６】
差動信号Ｓｉｎ＋がハイレベルとなり、第１スイッチングトランジスタＭｓｗ１がオンすると、第１出力トランジスタＭｏ１にフルに電流が流れる。第１出力トランジスタＭｏ１は、第１トランジスタＭ１とカレントミラー形式で接続されているから、この状態で、最大駆動電流Ｉｍａｘ＝Ｉｂｉａｓ１×Ｍの電流が流れる。
【００４７】
同様に、第２出力トランジスタＭｏ２には、第２スイッチングトランジスタＭｓｗ２がオフの状態で、Ｉｍｉｎ＝Ｉｂｉａｓ２×Ｎの電流が流れ、第２スイッチングトランジスタＭｓｗ２がオンの状態で、Ｉｍａｘ＝Ｉｂｉａｓ１×Ｍの電流が流れる。
【００４８】
一例として、Ｉｂｉａｓ１＝Ｉｂｉａｓ２＝１００μＡ、Ｍ＝１０、Ｎ＝２とすると、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２には、Ｉｍａｘ＝１０００μＡまたはＩｍｉｎ＝２００μＡの電流が流れ、この電流が、第１出力端子Ｔ１、第２出力端子Ｔ２を介して、差動信号Ｓｏｕｔ＋、Ｓｏｕｔ−として出力される。
【００４９】
第１バイアス電流Ｉｂｉａｓ１と、第２バイアス電流Ｉｂｉａｓ２の電流値の比をｘ：ｙとするとき、ｘＭ／ｙＮを、すなわち、最大駆動電流Ｉｍａｘと最小電流Ｉｍｉｎの比を、２倍から１０倍の範囲に設定するのが望ましい。上記の例では、ｘＭ／ｙＮは、５倍に設定される。また、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２に常時流れるバイアス電流Ｉｂｉａｓ２×Ｎは、後述する受信装置２００側の、同一の電流経路上のトランジスタが、飽和領域（定電流領域）にて動作するように設定するのが望ましい。
【００５０】
受信装置２００は、差動信号線１５０ｐに１０００μＡ、差動信号線１５０ｎに２００μＡの電流が流れるとき、第１抵抗Ｒ１での電圧降下が大きく、第２抵抗Ｒ２での電圧降下が小さくなり、第１入力トランジスタＭ５のドレイン電圧は低く、第２入力トランジスタＭ６のドレイン電圧は高くなる。その結果、差動アンプＡＭＰ１からは、ローレベルの信号が出力される。逆に、差動信号線１５０ｐに２００μＡ、差動信号線１５０ｎに１０００μＡの電流が流れるとき、第１抵抗Ｒ１での電圧降下が小さく、第２抵抗Ｒ２での電圧降下が大きくなり、第１入力トランジスタＭ５のドレイン電圧は高く、第２入力トランジスタＭ６のドレイン電圧は低くなる。その結果、差動アンプＡＭＰ１からは、ハイレベルの信号が出力される。このようにして、受信装置２００は、送信装置１００から電流信号として出力された差動信号Ｓｏｕｔ＋、Ｓｏｕｔ−を、電圧変換するとともに差動増幅して出力する。
【００５１】
本実施の形態に係る送信装置１００および受信装置２００によれば、以下の効果を得ることができる。
【００５２】
すなわち、図１の送信装置１００を用いた場合、差動信号Ｓｉｎ＋、Ｓｉｎ−の状態にかかわらず、差動信号線１５０ｐ、１５０ｎにはそれぞれ、最低でもＩｂｉａｓ２×Ｎの電流が流れることになる。その結果、受信装置２００側の第１入力トランジスタＭ５、第２入力トランジスタＭ６にも、常に最小電流Ｉｍｉｎ＝Ｉｂｉａｓ２×Ｎの電流が流れるため、それぞれを、飽和領域（定電流領域）で動作させることができる。飽和領域では、電流が変化しても、ドレインソース間電圧の変動は小さいため、第１入力端子Ｔ３、第２入力端子Ｔ４の電圧の変動が小さくなり、ひいては第１出力端子Ｔ１、第２出力端子Ｔ２の電圧の変動も小さくなる。
【００５３】
一般に、あるノードや配線の電圧を変化させるためには、有限の時間を要する。この変化に要する時間は、電圧の変化の幅が小さいほど短くなる。したがって、本実施の形態に係る送信装置１００および受信装置２００によれば、信号の電圧振幅を小さくすることにより、高速な信号伝送が可能となる。
【００５４】
また、本実施の形態に送信装置１００では、第１スイッチングトランジスタＭｓｗ１および第１バイアストランジスタＭｂ１に流れる電流が、第１出力トランジスタＭｏ１を介して出力される。同様に、第２スイッチングトランジスタＭｓｗ２および第２バイアストランジスタＭｂ２に流れる電流が、第２出力トランジスタＭｏ２を介して出力される。したがって、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２のそれぞれに、最低でも、Ｉｂｉａｓ２×Ｎのバイアス電流が流れていることになる。したがって、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２がリーク状態で動作することがなくなり、電流を２００〜１０００μＡの範囲で変化させるのに要する時間を短くでき、高速伝送が可能となる。このとき、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２に流れる電流が変化するときの、それぞれのソース電圧の変化量も小さくなるため、より高速化に寄与する。したがって、図１の送信装置１００によれば、受信装置２００側の電流経路上にトランジスタが設けられていない場合であっても、高速化を図ることができる。
【００５５】
（第２の実施の形態）
第２の実施の形態では、図２の受信装置２００と比べて、さらに高速な信号伝送が可能な受信装置２００ａが提供される。図３は、第２の実施の形態に係る受信装置２００ａの構成を示す回路図である。
【００５６】
受信装置２００ａは、第１入力端子Ｔ３、第２入力端子Ｔ４を介して、電流信号として入力される差動信号Ｉｉｎ１、Ｉｉｎ２を、電圧信号ＯＵＴに変換する。図３の回路では、電流Ｉｉｎ１、Ｉｉｎ２は、受信装置２００ａから電流が流れ出る向きに流れるが、データ信号としては入力されるため、「入力される差動信号」と表現している。
【００５７】
受信装置２００ａは、第１入力トランジスタＭ５、第２入力トランジスタＭ６、第１抵抗Ｒ１、第２抵抗Ｒ２、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８、差動アンプＡＭＰ１、受信バイアス回路１６を備える。
【００５８】
第１入力トランジスタＭ５、第２入力トランジスタＭ６は、ＮチャンネルＭＯＳＦＥＴ、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８は、ＰチャンネルＭＯＳＦＥＴである。
【００５９】
第１入力トランジスタＭ５、第１抵抗Ｒ１、第１受信バイアストランジスタＭ７は、第１入力端子Ｔ３と安定した電位である電源電圧Ｖｄｄが印加される電源端子Ｔ５との間に直列に接続される。同様に、第２入力トランジスタＭ６、第２抵抗Ｒ２、第２受信バイアストランジスタＭ８は、第２入力端子Ｔ４と電源端子Ｔ５との間に直列に接続される。差動アンプＡＭＰ１は、第１入力トランジスタＭ５および第１抵抗Ｒ１の接続点の第１電圧Ｖｘ１と、第２入力トランジスタＭ６および第２抵抗Ｒ２の接続点の第２電圧Ｖｘ２と、を差動増幅する。
【００６０】
さらに、第１入力トランジスタＭ５のゲートに、第２受信バイアストランジスタＭ８と第２抵抗Ｒ２の接続点の第４電圧Ｖｘ４を印加するとともに、第２入力トランジスタＭ６のゲートに、第１受信バイアストランジスタＭ７と第１抵抗Ｒ１の接続点の第３電圧Ｖｘ３を印加している。これらの回路素子の接続形態は、図２の受信装置２００と同様である。
【００６１】
図２の受信装置２００では、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８のゲートが接地されているのに対し、図３の受信装置２００ａは、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８のゲートには、電源電圧Ｖｄｄに応じて変化するバイアス電圧Ｖｂｉａｓ３が印加される。ここで、「電源電圧Ｖｄｄに応じて変化する」とは、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８のゲートソース間電圧が、一定に保たれるように変化することを意味している。
【００６２】
受信バイアス回路１６は、第９トランジスタＭ９、第１０トランジスタＭ１０、電流源１８を含む。第９トランジスタＭ９、第１０トランジスタＭ１０は、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８と同型の、ＰチャンネルＭＯＳＦＥＴであって、それぞれゲートドレイン間が接続されている。第９トランジスタＭ９、第１０トランジスタＭ１０は、直列に接続されており、その一端は、電源端子Ｔ５と接続される。電流源１８は、第９トランジスタＭ９、第１０トランジスタＭ１０で形成される経路に、定電流を流す。第９トランジスタＭ９、第１０トランジスタＭ１０には、定電流に応じた電圧降下ΔＶが発生する。受信バイアス回路１６から出力されるバイアス電圧Ｖｂｉａｓ３は、Ｖｄｄ−ΔＶで与えられる。
【００６３】
以上のように構成された受信装置２００ａの動作を説明する。基本的な動作は、図２の受信装置２００ａと同様であり、差動信号Ｉｉｎ１、Ｉｉｎ２が変化することにより、第１電圧Ｖｘ１、第２電圧Ｖｘ２が変化し、これを差動増幅する。この際に、第１入力トランジスタＭ５、第２入力トランジスタＭ６のゲート電圧を、電流Ｉｉｎ１、Ｉｉｎ２に応じて変化させることにより、第１入力端子Ｔ３、第２入力端子Ｔ４の電圧変動を抑制し、高速な伝送が可能となる。
【００６４】
図３の受信装置２００ａのさらなる効果は、図２の受信装置２００との比較によって、さらに明確となる。図２や図３の回路では、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８は、抵抗素子として用いられている。ここで、図２の回路では、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８のゲートは接地され、電位が固定されている。したがって、図２の回路の場合、電源端子Ｔ５の電源電圧Ｖｄｄが変動すると、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８のバイアス状態が変化し、抵抗値が変化してしまうという問題があった。
【００６５】
これに対して、図３の受信装置２００ａでは、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８のゲート電圧が、電源電圧Ｖｄｄに応じて変化する。具体的には、ソース電圧がＶｄｄであり、ゲート電圧がＶｄｄ−ΔＶであるから、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８のゲートソース間電圧は、ΔＶと等しくなり、電源電圧Ｖｄｄによらず一定値をとる。その結果、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８のバイアス状態が安定化し、第３電圧Ｖｘ３、第４電圧Ｖｘ４の電圧精度が改善され、伝送速度を高めることができる。
【００６６】
さらに、図３の回路では、インピーダンス素子である第９トランジスタＭ９、第１０トランジスタＭ１０として、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８と同型のトランジスタを用いている。その結果、プロセスばらつきや温度変化によって、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８の特性が変化した場合でも、第９トランジスタＭ９、第１０トランジスタＭ１０の特性も同様に変化するため、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８のバイアス状態の変動を抑制することができ、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８の抵抗値の変動を抑制できる。
【００６７】
さらに、受信バイアス回路１６の電流源１８により生成する電流値を調節することにより、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８のバイアス状態、すなわち抵抗値を調節できるため、電圧Ｖｘ３、Ｖｘ４を調節することが可能となる。
【００６８】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００６９】
たとえば、図２、３の受信装置２００、２００ａでは、入力される差動信号Ｉｉｎ１、Ｉｉｎ２の向きが、差動信号線１５０ｐ、１５０ｎにはき出す（ソース）方向の構成について説明したが、差動信号線１５０ｐ、１５０ｎから電流を吸い込む（シンク）方向の構成としてもよい。この場合、接地電圧（端子）と電源電圧（端子）を入れ替えて天地反転するとともに、ＰチャンネルＭＯＳＦＥＴとＮチャンネルＭＯＳＦＥＴに置換することにより、回路を構成してもよい。この場合、図３の電源端子Ｔ５は接地端子となり、印加される接地電圧は、電源電圧Ｖｄｄのように変動することはないが、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８のゲートしきい値電圧Ｖｔやオン抵抗のばらつきは発生しうる。したがって、変形例においても、このばらつきをキャンセルするという効果を得ることができるという点で本発明は意義がある。
【００７０】
また、図３の受信装置２００ａにおいて、受信バイアス回路１６の第９トランジスタＭ９、第１０トランジスタＭ１０に換えて、ダイオード、あるいは抵抗などのその他のインピーダンス素子を利用してもよい。この場合であっても、インピーダンス素子に発生する電圧降下ΔＶはほぼ一定値となるため、第１受信バイアストランジスタＭ７、第２受信バイアストランジスタＭ８のゲートソース間電圧を安定化することができる。
【００７１】
図３の受信装置２００ａは、図１の送信装置１００と組み合わせて使用することにより、高速なデータ伝送を実現することができるものであるが、送信装置としては、図１の構成以外のものも使用することができる。
【図面の簡単な説明】
【００７２】
【図１】第１の実施の形態に係る送信装置の構成を示す回路図である。
【図２】図１の送信装置および受信装置を備える伝送装置全体の構成を示す回路図である。
【図３】第２の実施の形態に係る受信装置の構成を示す回路図である。
【符号の説明】
【００７３】
Ｍｏ１  第１出力トランジスタ、  Ｍｏ２  第２出力トランジスタ、  Ｍｓｗ１  第１スイッチングトランジスタ、  Ｍｓｗ２  第２スイッチングトランジスタ、  Ｍｂ２  第２バイアストランジスタ、  Ｍ１  第１トランジスタ、  Ｍ２  第２トランジスタ、  Ｍ３  第３トランジスタ、  Ｍ４  第４トランジスタ、  Ｔ１  第１出力端子、  Ｔ２  第２出力端子、  １２  第１バイアス回路、  １４  第２バイアス回路、  Ｖｂｉａｓ１  第１電圧、１００  送信装置、  差動信号線１５０、  ２００  受信装置、  １０００  伝送装置。
【図１】
2008028578.tif 000003
【図２】
2008028578.tif 000004
【図３】
2008028578.tif 000005