(57)【要約】【課題】表示用メモリの記憶情報の一部を当該表示用メモリにおける別の記憶エリアにコピーするための技術を提供する。【解決手段】表示用メモリ（２０６）と、上記表示用メモリへの書き込みデータを保持可能な書込みラッチ回路とを設ける。そして、コピーインストラクションに基づいて、上記表示用メモリにおけるコピー元始点アドレス、コピー元終点アドレス、及びコピー先始点アドレスを指定可能な制御部（２０１）を設ける。さらに上記表示用メモリにおけるコピー元始点アドレス及びコピー元終点アドレスによって特定されるエリアにおけるデータをライン単位で上記書込みラッチ回路に保持させ、それを上記コピー先始点アドレスによって特定されるラインから順に書き込むためのタイミング制御回路（２０３）を設ける。かかるタイミング制御により、表示用メモリの記憶情報の一部を当該表示用メモリにおける別の記憶エリアにコピーすることができる。【選択図】図１
2008164653.tif 000002
【特許請求の範囲】
【請求項１】
表示データを記憶可能な表示用メモリと、
上記表示用メモリへの書き込みデータを保持可能な書込みラッチ回路と、
コピーインストラクションに基づいて、上記表示用メモリにおけるコピー元始点アドレス、コピー元終点アドレス、及びコピー先始点アドレスを指定可能な制御部と、
上記表示用メモリにおけるコピー元始点アドレス及びコピー元終点アドレスによって特定されるエリアにおけるデータをライン単位で上記書込みラッチ回路に保持させ、それを上記コピー先始点アドレスによって特定されるラインから順に書き込むためのタイミング制御回路と、を含むことを特徴とする表示制御用半導体集積回路。
【請求項２】
表示データを記憶可能な表示用メモリと、
上記表示用メモリの記憶データをライン単位で記憶保持可能なラインラッチ回路と、
コピーインストラクションに基づいて、上記表示用メモリにおけるコピー元始点アドレス、コピー元終点アドレス、及びコピー先始点アドレスを指定可能な制御部と、
上記表示用メモリにおけるコピー元始点アドレス及びコピー元終点アドレスによって特定されるエリアにおけるデータをライン単位で上記ラインラッチ回路に保持させ、上記コピー先始点アドレスに基づいて上記ラインラッチ回路の保持データをカラム方向にシフトさせてから、それを上記コピー先始点アドレスによって特定されるラインから順に書込みラッチ回路を介して書き込むためのタイミング制御回路と、を含むことを特徴とする表示制御用半導体集積回路。
【請求項３】
上記表示用メモリは、複数のワード線と、
上記ワード線に交差するように配置された複数のデータ線と、
上記ワード線と上記データ線との交点箇所に設けられたメモリセルと、を含み、
上記ラインラッチ回路は、上記データ線に対応して配置された複数のラッチ回路を含んで成る請求項２記載の表示制御用半導体集積回路。
【請求項４】
上記ラインラッチ回路の保持データをカラム方向にシフトするためのシフトレジスタを含む請求項２記載の表示制御用半導体集積回路。
【請求項５】
表示データを記憶可能な表示用メモリと、
上記表示用メモリの記憶データをライン単位で取り込むと共に、取り込んだデータをカラム方向にシフト可能なシフトレジスタと、
コピーインストラクションに基づいてコピー元始点アドレス、コピー先始点アドレス、及びコピー元カラムアドレスを指定可能な制御部と、
上記コピー元始点アドレス及び上記コピー元カラムアドレスに従って上記表示用メモリ内の対応データを上記シフトレジスタに保持させ、上記コピー先カラムアドレスに基づいて上記シフトレジスタの保持データをカラム方向にシフトさせてから上記表示用メモリに書き込むためのタイミング制御回路と、を含むことを特徴とする表示制御用半導体集積回路。
【請求項６】
上記制御回路は、フィルインストラクションに基づいてフィル始点アドレス及びフィル終点アドレスを指定する機能を含み、
上記タイミング制御回路は、上記フィル始点アドレス及びフィル終点アドレスに従って上記表示用メモリ内の対応領域に所定カラーデータを書き込むための制御を含む請求項１，２又は５記載の表示制御用半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示制御用半導体集積回路に関し、例えば液晶表示パネルを駆動する液晶コントローラドライバに利用して有効な技術に関する。
【背景技術】
【０００２】
近年、携帯電話器やＰＤＡ（パーソナル・デジタル・アシスタンツ）などの携帯用電子機器の表示装置としては、一般に複数の表示画素がマトリックス状に２次元配列されたドットマトリックス型液晶パネルが用いられている。機器内部には、この液晶パネルの表示制御を行う半導体集積回路化された液晶表示制御装置（液晶コントローラ）や該制御装置の制御下で液晶パネルを駆動する液晶ドライバもしくは液晶コントローラと液晶ドライバを内蔵した液晶表示駆動制御装置（液晶コントローラドライバ）が搭載されている。
【０００３】
表示装置の一例として、表示用ＲＡＭの出力データを取り込んでシフトするシフト部を設け、シフトしたデータをラッチ部に転送してＸドライバに出力し、あるいは更にＲＡＭへ再度データを書き込むようにした技術が知られている（例えば特許文献１参照）。
【０００４】
また、セグメント駆動回路にシフトレジスタを設け、スクロール量設定レジスタによりスクロール量を決定することでシフト量を制限して画像のスクロールを行うようにした表示装置が知られている（特許文献２参照）。
【０００５】
さらに、消費電力の増加を抑えて、横スクロール表示を行うことができる表示ドライバが知られている（例えば特許文献３参照）。
【０００６】
【特許文献１】特開平１１−５２９２６号公報
【特許文献２】特開２００１−２６５２９３号公報
【特許文献３】特開２００４−２８７１６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
携帯電話器やＰＤＡにおいて、表示画面に現在表示されている情報の一部を異なるウインドウに表示させたい場合がある。それを実現するには、表示用メモリの記憶情報の一部のみを変更したデータによって表示用メモリの記憶情報を更新すれば良い。しかし、表示用メモリの１画面分の記憶情報を書き換えるには時間がかかってしまう。そこで、液晶表示パネルを駆動する液晶コントローラドライバにおいて、表示用メモリの記憶情報の一部を別の記憶エリアにコピーすることが検討された。尚、そのような技術について上記特許文献１〜３には記載されていない。
【０００８】
本発明の目的は、表示用メモリの記憶情報の一部を当該表示用メモリにおける別の記憶エリアにコピーするための技術を提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものについて簡単に説明すれば下記のとおりである。
【００１１】
すなわち、表示データを記憶可能な表示用メモリと、上記表示用メモリへの書き込みデータを保持可能な書込みラッチ回路とを設ける。そして、コピーインストラクションに基づいて、上記表示用メモリにおけるコピー元始点アドレス、コピー元終点アドレス、及びコピー先始点アドレスを指定可能な制御部を設ける。さらに上記表示用メモリにおけるコピー元始点アドレス及びコピー元終点アドレスによって特定されるエリアにおけるデータをライン単位で上記書込みラッチ回路に保持させ、それを上記コピー先始点アドレスによって特定されるラインから順に書き込むためのタイミング制御回路を設ける。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００１３】
すなわち、表示用メモリの記憶情報の一部を別の記憶エリアにコピーする機能を備えた表示制御用半導体集積回路を提供することができる。
【発明を実施するための最良の形態】
【００１４】
１．代表的な実施の形態
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１５】
〔１〕本発明の代表的な実施の形態に係る表示制御用半導体集積回路は、表示データを記憶可能な表示用メモリ（２０６）と、上記表示用メモリへの書き込みデータを保持可能な書込みラッチ回路（ＷＬＣＨ１，ＷＬＣＨ２，ＷＬＣＨ３）とを設ける。そして、コピーインストラクションに基づいて、上記表示用メモリにおけるコピー元始点アドレス、コピー元終点アドレス、及びコピー先始点アドレスを指定可能な制御部（２０１）を設ける。さらに上記表示用メモリにおけるコピー元始点アドレス及びコピー元終点アドレスによって特定されるエリアにおけるデータをライン単位で上記書込みラッチ回路に保持させ、それを上記コピー先始点アドレスによって特定されるラインから順に書き込むためのタイミング制御回路（２０３）及びアドレス生成回路（２１０）を設ける。
【００１６】
上記の構成によれば、制御部（２０１）によって、コピーインストラクションに基づいて、上記表示用メモリにおけるコピー元始点アドレス、コピー元終点アドレス、及びコピー先始点アドレスの指定が行われると、タイミング制御回路（２０３）及びアドレス生成回路（２１０）は、上記表示用メモリにおけるコピー元始点アドレス及びコピー元終点アドレスによって特定されるエリアにおけるデータをライン単位で上記書込みラッチ回路に保持させ、それを上記コピー先始点アドレスによって特定されるラインから順に書き込むためのタイミング制御を行う。このことが、表示用メモリの記憶情報の一部を当該表示用メモリにおける別の記憶エリアにコピーするための技術の提供を達成する。
【００１７】
〔２〕また、別の観点によれば、上記表示用メモリにおけるコピー元始点アドレス及びコピー元終点アドレスによって特定されるエリアにおけるデータをライン単位で上記ラインラッチ回路に保持させ、上記コピー先始点アドレスに基づいて上記ラインラッチ回路の保持データをカラム方向にシフトさせてから、それを上記コピー先始点アドレスによって特定されるラインから順に書き込むためのタイミング制御回路（２０３）を設ける。
【００１８】
〔３〕上記表示用メモリは、複数のワード線（ＷＬ）と、上記ワード線に交差するように配置された複数のデータ線（ＤＬ１，ＤＬ１＊、ＤＬ２，ＤＬ２＊、ＤＬ３，ＤＬ３＊）と、上記ワード線と上記データ線との交点箇所に設けられたメモリセル（ＭＣ）とを含んで構成することができる。また、このとき、上記ラインラッチ回路は、上記データ線に対応して配置された複数のラッチ回路を含んで構成することができる。
【００１９】
〔４〕上記ラインラッチ回路の保持データをカラム方向にシフトするためのシフトレジスタ（２１３）を設けることができる。
【００２０】
〔５〕さらに、別の観点によれば、上記コピー元始点アドレス及び上記コピー元カラムアドレスに従って上記表示用メモリ内の対応データを上記シフトレジスタに保持させ、上記コピー先カラムアドレスに基づいて上記シフトレジスタの保持データをカラム方向にシフトさせてから上記表示用メモリに書き込むためのタイミング制御回路（２０３）を設ける。
【００２１】
〔６〕このとき、上記制御回路は、フィルインストラクションに基づいてフィル始点アドレス及びフィル終点アドレスを指定する機能を含み、上記タイミング制御回路は、上記フィル始点アドレス及びフィル終点アドレスに従って上記表示用メモリ内の対応領域に所定カラーデータを書き込むための制御を含んで構成することができる。
【００２２】
２．実施の形態の説明
次に、実施の形態について更に詳述する。
【００２３】
図１には、本発明にかかる表示制御用半導体集積回路の一例とされる液晶コントローラドライバが示される。図１に示される液晶コントローラドライバ２００は、図示されないドットマトリックス型の液晶表示パネルを駆動する。液晶コントローラドライバ２００は、ドットマトリックス型の液晶表示パネルにグラフィック表示されるデータを記憶するメモリとして、表示データをビットマップ方式で記憶する表示用メモリ（ＧＲＡＭ）２０６を内蔵し、その書込み回路や読み出し回路および液晶表示パネルの駆動信号を出力するドライバとともに１個の半導体基板上に半導体集積回路として構成される。
【００２４】
液晶コントローラドライバ２００は、外部のマイクロプロセッサもしくはマイクロコンピュータ等からの指令に基づいてチップ内部全体を制御する制御部２０１を備える。また、外部からの発振信号もしくは外部端子に接続された振動子からの発振信号に基づいてチップ内部の基準クロックパルスを生成するパルスジェネレータ２０２、このクロックパルスに基づいてチップ内部の種々の回路の動作タイミングを与えるタイミング信号を発生するタイミング制御回路２０３を備える。
【００２５】
さらに、図示しないバスを介してマイクロコンピュータ等との間で主としてインストラクションや静止表示データなどのデータの送受信を行うシステム・インタフェース２０４、図示しない表示データバスを介して主としてアプリケーションプロセッサなどからの動画データや水平・垂直同期信号ＨＳＹＮＣ，ＶＳＹＮＣを受ける外部表示インタフェース２０５を備える。
【００２６】
さらに、液晶コントローラドライバ２００は、マイクロコンピュータからのＲＧＢの書込みデータのビットの並び替えなどのビット処理を行うビット変換（ＢＧＲ）回路２０７を備える。また、ビット変換回路２０７で変換された表示データまたは外部表示インタフェース２０５を介して入力された表示データを取り込んで保持するライトデータラッチ回路２０８、表示用メモリ２０６から読み出された表示データを保持するリードデータラッチ回路２０９、上記表示用メモリ２０６に対する選択アドレスを生成するアドレス生成回路２１０を備える。ライトデータラッチ回路２１４及びリードデータラッチ回路と、表示用メモリ２０６との間には、コピー機能を実現するためのシフトレジスタ２１３やラインラッチ回路２１４が設けられている。
【００２７】
表示用メモリ２０６は、複数のメモリセルおよびワード線、ビット線（データ線）を含むメモリアレイと、アドレス生成回路２１０から供給されるアドレスをデコードしてメモリアレイ内のワード線やビット線を選択する信号を生成するアドレスデコーダを有する読み出し書込み可能なＲＡＭにより構成されている。また、表示用メモリ２０６は、メモリセルから読み出されたデータを記憶保持する読み出しラッチ回路や書込みデータに応じてメモリアレイ内のビット線に所定の電圧を印加したりするライトドライバなどを有する。特に制限されるものでないが、本例では、メモリアレイは１７２８００バイトの記憶容量を有するように構成され、１７ビットのアドレス信号によってカラム（１８ビット）単位でデータのリード・ライトが可能にされている。
【００２８】
さらに、表示用メモリ２０６から読み出された表示データを順次ラッチするパネル表示用ラッチ回路２１２が設けられている。また、液晶パネルの駆動に必要な複数レベルの電圧を発生する液晶駆動レベル発生回路２１６、該液晶駆動レベル発生回路２１６で生成された電圧に基づいてカラー表示や階調表示に適した波形信号を生成するのに必要な階調電圧を生成する階調電圧生成回路２１７、液晶パネルのγ特性を補正するための階調電圧を設定するγ調整回路２１８を備える。
【００２９】
上記パネル表示用ラッチ回路２１２の後段には、上記階調電圧生成回路２１７から供給される階調電圧の中からパネル表示用ラッチ回路２１２の出力データに応じた電圧を選択して液晶パネルの信号線としてのソース線に印加される電圧（ソース線駆動信号）Ｓ１−Ｓ２４０を出力するソース線駆動回路２１５が設けられている。一方、液晶パネルの選択線としてのゲート線（コモン線とも呼ばれる）に印加される電圧（ゲート線駆動信号）Ｇ１−Ｇ３２０を出力するゲート線駆動回路２１９、液晶パネルのゲート線を１本ずつ順番に選択レベルに駆動するためのスキャンデータを生成するシフトレジスタなどからなるスキャンデータ発生回路２２０等が設けられている。
【００３０】
さらに、内部基準電圧を生成する内部基準電圧生成回路２２１、外部から供給される３．３Ｖや２．５Ｖのような電圧Ｖｃｃを降圧して１．５Ｖのような内部ロジック回路の電源電圧Ｖｄｄを生成する内部ロジック電源レギュレータ２２２が設けられている。ＳＥＬ１，ＳＥＬ２はセレクタで、それぞれタイミング制御回路２０３から出力される切替え信号によって制御され、複数の入力信号のいずれかを選択的に通過させる。
【００３１】
制御部２０１には、液晶コントローラドライバ２００の動作モードなどチップ全体の動作状態を制御するためのコントロールレジスタＣＴＲや、該コントロールレジスタＣＴＲや前記表示用メモリ２０６の参照のためのインデックス情報を記憶するインデックスＩＸＲなどのレジスタが設けられている。外部のマイクロコンピュータ等がインデックスレジスタＩＸＲに書込みを行うことで実行するインストラクションを指定すると、制御部２０１が指定されたインストラクションに対応した制御信号を生成し出力する。
【００３２】
このように構成された制御部２０１による制御によって、液晶コントローラドライバ２００は、マイクロコンピュータ等からの指令およびデータに基づいて図外の液晶パネルに表示を行う際に、表示データを表示用メモリ２０６に順次書き込んで行く描画処理を行う。また、表示用メモリ２０６から周期的に表示データを読み出す読み出し処理を行って液晶パネルのソース線に印加する信号を生成して出力するとともに、ゲート線に順次印加する信号を生成して出力する。
【００３３】
システム・インタフェース２０４は、マイクロコンピュータ等のシステム制御装置との間で表示用メモリ２０６への描画の際などに必要とされるレジスタへの設定データや表示データ等の信号の送受信を行う。本例では、ＩＭ３−１およびＩＭ０／ＩＤ端子の状態に応じて８０系インタフェースとして１８ビット、１６ビット、９ビット、８ビットのパラレル入出力またはシリアル入出力のいずれかが選択可能に構成されている。
【００３４】
図２には、上記制御部２０１の構成例が示される。
【００３５】
入力バッファ２０１１，２０１２，２０１３，２０１５が設けられる。レジスタ選択信号ＲＳ、チップ選択信号ＣＳ＊（＊はローアクティブの信号であることを意味する）、ライトストローブ信号ＷＲ＊は、それぞれ上記入力バッファ２０１１，２０１２，２０１３を介してコントロール回路２０１４に伝達される。レジスタ選択信号ＲＳは、ローレベルでインデックスレジスタを選択し、ハイレベルでコントロールレジスタを選択する。チップ選択信号ＣＳ＊がローレベルにアサートされることでこの液晶コントローラドライバ２００が選択される。ライトストローブ信号ＷＲ＊がローレベルにアサートされることでデータの書込みが指示される。コントロール回路２０１４は、上記レジスタ選択信号ＲＳ、チップ選択信号ＣＳ＊、及びライトストローブ信号ＷＲ＊に基づいて、クロック信号（ＩＷＥＣＣＬＫ、ＤＷＥＣＣＬＫ）や各種制御信号（ＩＷＥＡ、ＩＷＥ０，１、ＤＢ＿Ｌｏａｄ）を形成する。クロック信号ＩＷＥＣＣＬＫは、インデックスレジスタＩＸＲに供給される。このクロック信号ＩＷＥＣＣＬＫは、レジスタ選択信号ＲＳがローレベルの時に有効とされる。１６ビット構成のデータバス１５−０を介して伝達されたデータは、入力バッファ２０１５を介して取り込まれ、ロードレジスタ２０１６、書込み用レジスタ２０１７，２０１８を介してインデックスレジスタＩＸＲ、及びインストラクションデコーダ２０１９に伝達される。インストラクションデコーダ２０１９では、上記インデックスレジスタＩＸＲの出力及び書込み用レジスタ２０１８の出力データＩＤＥＣ〔１５：０〕のデコードが行われる。インデックスライトが実行されることで、インデックスのデータに対応する制御信号ＩＤＸＲ２００，ＩＤＸＲ２０１，ＩＤＸＲ２０２，…の何れかがイネーブル状態にされる。クロック信号ＤＷＥＣＣＬＫは、レジスタ選択信号ＲＳがハイレベルの時に有効とされる。２入力ナンドゲート２０２０，２０２２，２０２４とインバータ２０２１，２０２３，２０２５を含む論理回路により、クロック信号ＤＷＥＣＣＬＫと、制御信号ＩＤＸＲ２００，ＩＤＸＲ２０１，ＩＤＸＲ２０２，…との論理がとられることで、コントロールレジスタＣＴＲのクロック信号が形成される。コントロールレジスタＣＴＲは、複数のレジスタを含み、コントロールレジスタライトが実行されることで、インデックスで指定されたレジスタに、インストラクションデコーダ２０１９の出力データＥＩＤＥＣ〔１５：０〕が書き込まれる。
【００３６】
上記インデックスレジスタＩＸＲは、図３に示されるようにＩＤ〔１０−０〕に対応する１１個のレジスタを含んで成り、それはデータバスＤＢ１０−ＤＢ０に対応する。コントロールレジスタＣＴＲを構成する各種レジスタは、インデックスで指定することができる。レジスタ番号を２進数で”０００＿００００＿００００”（Ｒ０００ｈ）から”１１１＿１１１１＿１１１１”（Ｒ７ＦＦＨ）の範囲で設定できる。
【００３７】
図４には、表示用メモリ２０６の記憶情報の一部を当該表示用メモリ２０６における別の記憶エリアにコピーする機能に関するインストラクション群の一例が示される。
【００３８】
インデックスレジスタＲ２００ｈ〜Ｒ２０６ｈに、表示用メモリ２０６の記憶情報の一部を当該表示用メモリ２０６における別の記憶エリアにコピーする機能に関するインストラクション群が割り当てられている。例えば、インデックスレジスタのレジスタ番号”０１０＿００００＿００００”（Ｒ２００ｈ）を指定し、コントロールレジスタＣＴＲにＣＯＰＹ（ＤＢ０＝１）を設定することにより、コピー機能が有効になる。そして、コピー元始点アドレス（Ｘ１，Ｙ１）、コピー元終点アドレス（Ｘ２，Ｙ２）、コピー先始点アドレス（Ｘ３，Ｙ３）をセットすれば、タイミング制御回路２０３の制御により、表示用メモリ２０６の記憶情報の一部が当該表示用メモリ２０６における別の記憶エリアにコピーされる。
【００３９】
図８には、上記表示用メモリ２０６、シフトレジスタ２１３、及びラインラッチ回路２１４における主要部の構成例が示される。
【００４０】
表示用メモリ２０６は、複数のワード線ＷＬと、上記複数のワード線ＷＬに交差するように配置された複数のデータ線ＤＬ１，ＤＬ１＊、ＤＬ２，ＤＬ２＊、ＤＬ３，ＤＬ３＊と、上記複数のワード線ＷＬと複数のデータ線ＤＬ１，ＤＬ１＊、ＤＬ２，ＤＬ２＊、ＤＬ３，ＤＬ３＊との交差する箇所に配置されたメモリセルＭＣ１，ＭＣ２，ＭＣ３とを含んで成る。データ線ＤＬ１，ＤＬ１＊、ＤＬ２，ＤＬ２＊、ＤＬ３，ＤＬ３＊には、対応するデータ線をプリチャージするためのプリチャージ回路ＰＣＧ１，ＰＣＧ２，ＰＣＧ３や、データ書き込みにおいて対応するデータ線を駆動するためのライトドライバＷＤＲＶ１，ＷＤＲＶ２，ＷＤＲＶ３が結合される。プリチャージ回路ＰＣＧ１，ＰＣＧ２，ＰＣＧ３によるプリチャージタイミングは、プリチャージ信号によって制御される。上記ライトドライバＷＤＲＶ１，ＷＤＲＶ２，ＷＤＲＶ３にはライトイネーブル信号が入力され、このライトイネーブル信号がアサートされることにより、対応するライトドライバＷＤＲＶ１，ＷＤＲＶ２，ＷＤＲＶ３によってデータ書き込みが行われる。データ線ＤＬ１，ＤＬ２，ＤＬ３には、リードイネーブル信号がアサートされることによって導通されるトライステートバッファＴＢ１，ＴＢ３，ＴＢ５が結合され、このトライステートバッファＴＢ１，ＴＢ３，ＴＢ５の出力データは、それぞれ対応するデマルチプレクサＤＭＰ１，ＤＭＰ４，ＤＭＰ７を介してラインラッチ回路２１４に伝達される。また、データ線ＤＬ１＊，ＤＬ２＊，ＤＬ３＊には、トライステートバッファＴＢ２，ＴＢ４，ＴＢ６が結合され、このトライステートバッファＴＢ２，ＴＢ４，ＴＢ６の出力データは、図１に示されるパネル表示用ラッチ回路２１２に伝達される。
【００４１】
ラインラッチ回路２１４は、上記複数のデータ線ＤＬ１，ＤＬ１＊、ＤＬ２，ＤＬ２＊、ＤＬ３，ＤＬ３＊に対応して配置された複数のラッチ回路２１４−１，２１４−２，２１４−３を含む。このラッチ回路２１４−１，２１４−２，２１４−３は、それぞれ入力データをクロック信号ＣＬＫ１に同期してラッチする。
【００４２】
シフトレジスタ２１３は、上記複数のデータ線ＤＬ１，ＤＬ１＊、ＤＬ２，ＤＬ２＊、ＤＬ３，ＤＬ３＊に対応して配置された複数のレジスタ２１３−１，２１３−２，２１３−３を含む。この複数のレジスタ２１３−１，２１３−２，２１３−３にはクロックＣＬＫ２が伝達され、このクロックＣＬＫ２に同期してデータシフトが行われる。また、レジスタ２１３−１，２１３−２，２１３−３によってシフトされるデータを取り込むため、レジスタ２１３−１，２１３−２，２１３−３の前段には、マルチプレクサＭＰＸ３，ＭＰＸ６，ＭＰＸ９が設けられる。マルチプレクサＭＰＸ３は、上記ラインラッチ回路２１４におけるラッチ回路２１４−１の出力と、新たな入力データＤＡＴＡｉとを選択信号Ｓｅｌｅｃｔに応じて選択的にレジスタ２１３−１に供給する。マルチプレクサＭＰＸ６は、上記ラインラッチ回路２１４におけるラッチ回路２１４−２の出力と、前段のレジスタ２１３−１の出力データとを選択信号Ｓｅｌｅｃｔに応じて選択的にレジスタ２１３−２に供給する。マルチプレクサＭＰＸ９は、上記ラインラッチ回路２１４におけるラッチ回路２１４−２の出力と、前段のレジスタ２１３−１の出力データとを選択信号Ｓｅｌｅｃｔに応じて選択的にレジスタ２１３−２に供給する。また、マルチプレクサＭＰＸ２，ＭＰＸ５，ＭＰＸ８が設けられ、このマルチプレクサＭＰＸ２，ＭＰＸ５，ＭＰＸ８によって、上記レジスタ２１３−１〜２１３−３の出力データと、内部バスＩＢＵＳのデータとが選択的に、対応する書込みラッチ回路ＷＬＣＨ１，ＷＬＣＨ２，ＷＬＣＨ３に伝達されるようになっている。この書込みラッチ回路ＷＬＣＨ１，ＷＬＣＨ２，ＷＬＣＨ３は、図１におけるライトデータラッチ２０８に含まれるもので、書込みラッチ用クロック信号ＷＣＬＫがアサートされるタイミングで入力データをラッチする。ラッチされたデータは、対応するライトドライバＷＤＲＶ１，ＷＤＲＶ２，ＷＤＲＶ３に伝達される。それによって、対応するメモリセルへの書き込みが可能とされる。
【００４３】
次に、上記構成におけるコピー機能について詳述する。このコピー機能によれば、表示用メモリ２０６の記憶情報の一部を当該表示用メモリ２０６における別の記憶エリアにコピーすることができる。
【００４４】
図７には、コピー機能による処理の流れが示される。
【００４５】
インデックスレジスタのレジスタ番号”０１０＿００００＿００００”（Ｒ２００ｈ）が指定され、コントロールレジスタＣＴＲにＣＯＰＹ（ＤＢ０＝１）がセットされることにより、コピーインストラクションが設定される（ＳＴ１）。そして図５に示されるように、コピー元ウインドウアドレス指定（Ｘ１，Ｙ１，Ｘ２，Ｙ２）が行われ（ＳＴ２）、コピー先ウインドウアドレス指定（Ｘ３，Ｙ３）が行われ（ＳＴ４）、それに基づいてアドレス生成回路２１０において表示用メモリ２０６のアドレス信号が生成されることにより（ＳＴ４）、コピーシーケンスが実行される（ＳＴ５）。ここで、コピー元ウインドウアドレス指定（Ｘ１，Ｙ１，Ｘ２，Ｙ２）には、表示用メモリ２０６におけるコピー元始点（Ｘ１，Ｙ１）と、コピー元終点（Ｘ２，Ｙ２）とが含まれる。コピー先ウインドウアドレス指定（Ｘ３，Ｙ３）は、コピー先始点（Ｘ３，Ｙ３）を意味する。このインストラクションの指定においては、図６に示されるように、レジスタ選択信号ＲＳがローレベルにされることでインデックスレジスタＩＸＲが選択され、チップ選択信号ＣＳ＊がローレベルにアサートされることでチップ選択が行われ、ライトストローブ信号ＷＲ＊がローレベルにアサートされる。このとき、データバスＤＢ１５−０を介して伝達されたコピー元始点（Ｘ１，Ｙ１）等のコントロールレジスタＣＴＲへの書き込みが行われる。上記コピーシーケンスは次のように実行される。
【００４６】
先ず、表示用メモリ２０６において、プリチャージ回路ＰＣＧ１，ＰＣＧ２，ＰＣＧ３によりデータ線ＤＬ１，ＤＬ１＊、ＤＬ２，ＤＬ２＊、ＤＬ３，ＤＬ３＊がプリチャージされ（ＳＴ５１）、コピー元のワード線ＷＬが選択レベルに駆動される（ＳＴ５２）。そして、対応するメモリセルの記憶データがライン単位でラインラッチ回路２１４に伝達される（ＳＴ５３）。コピー元始点が（Ｘ１，Ｙ１）で、コピー元終点が（Ｘ２，Ｙ２）とされるとき、（Ｘ２−Ｘ１）カラム分のデータが同時に読み出され、それがラインラッチ回路２１４を介してシフトレジスタ２１３に書き込まれ（ＳＴ５４）、コピー先まで（Ｘ３−Ｘ１）分のデータシフトが行われる（ＳＴ５５）。そして、プリチャージ回路ＰＣＧ１，ＰＣＧ２，ＰＣＧ３によりデータ線ＤＬ１，ＤＬ１＊、ＤＬ２，ＤＬ２＊、ＤＬ３，ＤＬ３＊がプリチャージされ（ＳＴ５６）、コピー先に対応するライトドライバＷＤＲＶ１〜ＷＤＲＶ３が活性化され（ＳＴ５７）、コピー先に対応するワード線ＷＬが選択レベルに駆動されて（ＳＴ５８）、コピー先始点（Ｘ３，Ｙ３）によって特定されるウインドウにライン単位でデータの書き込みが行われる（ＳＴ５９）。このようにしてコピー元始点（Ｘ１，Ｙ１）と、コピー元終点（Ｘ２，Ｙ２）とによって特定されるコピー元ウインドウにおける全てのデータがライン単位で、コピー先始点（Ｘ３，Ｙ３）によって特定されるウインドウにコピーされる。
【００４７】
上記の例によれば、以下の作用効果を得ることができる。
【００４８】
（１）表示用メモリ２０６において、コピー元始点（Ｘ１，Ｙ１）と、コピー元終点（Ｘ２，Ｙ２）と、コピー先始点（Ｘ３，Ｙ３）が指定されると、上記コピー元始点（Ｘ１，Ｙ１）と、コピー元終点（Ｘ２，Ｙ２）によって特定されるエリアにおけるデータがライン単位で読み出されてラインラッチ回路２１４に保持される。そしてこのラインラッチ回路２１４に保持されたデータはシフトレジスタ２１３に転送され、上記コピー元始点（Ｘ１，Ｙ１）とコピー先始点（Ｘ３，Ｙ３）とによって決定されるシフト量（Ｘ３−Ｘ１）だけシフトされてから、ラインラッチ回路２１４を介して、コピー先始点アドレス（Ｘ３，Ｙ３）によって特定されるラインから順に書き込まれる。このようなコピーは、表示用メモリ２０６とラインラッチ回路２１４及びシフトレジスタ２１３との間でのデータのやり取りによって可能とされるため、外部から取り込んだデータを、表示用メモリ２０６に書き込む場合に比べて高速に行うことができる。
【００４９】
（２）上記（１）の作用効果により、携帯電話器やＰＤＡにおいて、表示画面に現在表示されている情報の一部を異なるウインドウに高速に表示させることができる。
【００５０】
図９には、上記液晶コントローラドライバにおける主要部の別の構成例が示される。
【００５１】
図９に示される液晶コントローラドライバ２００が、図８に示されるのと大きく相違するのは、シフトレジスタ２１３にラインラッチ回路２１４の機能を持たせることにより、ラインラッチ回路２１４を省略した点にある。シフトレジスタ２１３にデータを選択的に取り込むため、レジスタ２１３−１の近傍には論理ゲート７１，７２が設けられ、レジスタ２１３−２の近傍には論理ゲート７３，７４，７５が配置され、レジスタ２１３−３の近傍には論理ゲート７６，７７，７８が配置される。論理ゲート７１，７２は、セレクト信号Ｓｅｌｅｃｔがハイレベルの期間にデマルチプレクサＤＭＰ１の出力データをレジスタ２１３−１に伝達する。論理ゲート７３，７４，７５は、セレクト信号Ｓｅｌｅｃｔがハイレベルの期間にデマルチプレクサＤＭＰ４の出力データをレジスタ２１３−２に伝達し、セレクト信号Ｓｅｌｅｃｔがローレベルの期間に前段のレジスタ２１３−１の出力データをレジスタ２１３−２に伝達する。論理ゲート７６，７７，７８は、セレクト信号Ｓｅｌｅｃｔがハイレベルの期間にデマルチプレクサＤＭＰ７の出力データをレジスタ２１３−３に伝達し、セレクト信号Ｓｅｌｅｃｔがローレベルの期間に前段のレジスタ２１３−２の出力データをレジスタ２１３−３に伝達する。このように図９に示される構成によれば、シフトレジスタ２１３にラインラッチ回路２１４の機能を持たせ、ラインラッチ回路２１４を省略することによって、液晶コントローラドライバ２００における回路規模の縮小を図ることができる。
【００５２】
図１１には、上記液晶コントローラドライバにおける主要部の別の構成例が示される。
【００５３】
上記の例では、Ｘ方向にデータシフトを行うようにしたが、そのようなデータシフトを行わない場合には、以下の構成を採用することができる。
【００５４】
図１１に示される構成が、図１に示されるのと大きく相違するのは、シフトレジスタ２１３が省略されている点である。シフトレジスタ２１３が省略されたことから、ラッチ回路２１４−１の出力データがマルチプレクサＭＰＸ２に伝達され、ラッチ回路２１４−２の出力データがマルチプレクサＭＰＸ５に伝達され、ラッチ回路２１４−３の出力データがマルチプレクサＭＰＸ８に伝達される。本例におけるコピー機能では、図１０に示されるように、Ｙ方向にのみライン単位でコピーされ、コピー元始点（Ｘ１，Ｙ１）及びコピー元終点によって特定されるコピー元ウインドウと、コピー先始点（Ｘ３，Ｙ３）によって特定されるコピー先ウインドウとの間で、Ｘ方向のずれは無い。
【００５５】
図１２には、上記液晶コントローラドライバにおける主要部の別の構成例が示される。
【００５６】
図１２に示される構成が、図１１に示されるのと大きく相違するのは、ラインラッチ回路２１４を省略した点である。ラインラッチ回路２１４が省略されたことから、デマルチプレクサＤＭＰ１の出力データがマルチプレクサＭＰＸ２を介して書込みラッチ回路ＷＬＣＨ１に伝達され、デマルチプレクサＤＭＰ４の出力データがマルチプレクサＭＰＸ５を介して書込みラッチ回路ＷＬＣＨ２に伝達され、デマルチプレクサＤＭＰ７の出力データがマルチプレクサＭＰＸ８を介して書込みラッチ回路ＷＬＣＨ３に伝達される。コピー時には、読み出しデータが、対応する書込みラッチ回路ＷＬＣＨ１，ＷＬＣＨ２，ＷＬＣＨ３を介して再びデータ線ＤＬ１，ＤＬ１＊、ＤＬ２，ＤＬ２＊、ＤＬ３，ＤＬ３＊に戻される。
【００５７】
図１２に示される構成によれば、ラインラッチ回路２１４が省略されたことから、図１１に示される構成の場合よりもさらに回路規模の縮小を図ることができる。
【００５８】
また、図１１や図１２に示される構成によれば、表示画面における表示情報のスクロールを行うことができる。例えばコピー元始点を（Ｘ１，Ｙ１）とし、コピー元終点を（Ｘ２，Ｙ２）とてスクロールを行う場合、（Ｘ１，Ｙ１）を含むラインのデータを（Ｘ１，Ｙ１＋１）を含むラインにコピーし、（Ｘ１，Ｙ１−１）を含むラインのデータを（Ｘ１，Ｙ１）を含むラインにコピーし、（Ｘ１，Ｙ１−２）を含むラインのデータを（Ｘ１，Ｙ１−１）を含むラインにコピーする。このようにライン単位で順次コピーを繰り返すことにより、表示情報のスクロールが可能となる。
【００５９】
上記液晶コントローラドライバ２００において、表示用メモリ２０６における一部の領域に所定カラーデータを書き込むためのフィル機能を設けることができる。このフィル機能により、表示画面の一部を所定カラーで高速に塗りつぶすことができる。
【００６０】
このフィル機能を実現するため、所定のカラーデータを保持可能なライトデータレジスタ１３１を設け、内部バスＩＢＵＳを介して上記ライトデータレジスタ１３１の保持データを書込みラッチ回路ＷＬＣＨに伝達可能にする。
【００６１】
フィル機能は、例えば図４に示されるように、インデックスレジスタのレジスタ番号”０２０＿００００＿００００”（Ｒ２００ｈ）を指定し、コントロールレジスタＣＴＲにＦＩＬＬ（ＤＢ１＝１）を設定することにより有効になる。そして、フィル始点（Ｘ１，Ｙ１）と、フィル終点（Ｘ２，Ｙ２）をセットすれば、上記フィル始点（Ｘ１，Ｙ１）と、フィル終点（Ｘ２，Ｙ２）によって特定される領域の全てに、ライトデータレジスタ１３１の記憶データがライン単位で書き込まれる。このフィル機能は、表示画面における一部を所定のカラーで高速に塗りつぶしたい場合に有効となる。
【００６２】
例えば上記コピーインストラクションによりコピーが行われた場合において、コピー元のデータが不要な場合には、それを消去するのにこのフィル機能が有効とされる。すなわち、図５や図１０においけるコピー始点（Ｘ１，Ｙ１）及びコピー元終点（Ｘ２，Ｙ２）によって特定される領域を、上記フィル機能によって背景色と同一色で塗りつぶすことができる。
【００６３】
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６４】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である液晶パネル用の駆動信号を生成して出力する液晶コントローラドライバに適用した場合を説明したが、本発明はこれに限定されるものでなく、有機ＥＬ表示パネルなど液晶以外の表示装置を駆動する表示制御用半導体集積回路にも利用することができる。
【図面の簡単な説明】
【００６５】
【図１】本発明にかかる表示制御用半導体集積回路の一例とされる液晶コントローラドライバの構成例ブロック図である。
【図２】上記液晶コントローラドライバにおける主要部の構成例回路図である。
【図３】上記液晶コントローラドライバにおけるインデックスの説明図である。
【図４】上記液晶コントローラドライバにおけるコピー機能インストラクションの説明図である。
【図５】上記液晶コントローラドライバにおけるコピー機能の説明図である。
【図６】上記液晶コントローラドライバにおけるコピー機能に関する主要動作タイミング図である。
【図７】上記液晶コントローラドライバにおけるコピー機能に関する主要動作のフローチャートである。
【図８】上記液晶コントローラドライバにおける主要部の構成例回路図である。
【図９】上記液晶コントローラドライバにおける主要部の別の構成例回路図である。
【図１０】上記液晶コントローラドライバにおけるコピー機能の別の説明図である。
【図１１】上記液晶コントローラドライバにおける主要部の別の構成例回路図である。
【図１２】上記液晶コントローラドライバにおける主要部の別の構成例回路図である。
【図１３】上記液晶コントローラドライバにおけるフィル機能の説明図である。
【図１４】上記液晶コントローラドライバにおけるフィル機能に関する主要動作タイミング図である。
【符号の説明】
【００６６】
２０１  制御部
２０３  タイミング制御回路
２０６  表示用メモリ
２１２  パネル表示用ラッチ回路
２１３  シフトレジスタ
２１４  ラインラッチ回路
ＩＸＲ  インデックスレジスタ
ＣＴＲＬ  コントロールレジスタ
【図１】
2008164653.tif 000003
【図２】
2008164653.tif 000004
【図３】
2008164653.tif 000005
【図４】
2008164653.tif 000006
【図５】
2008164653.tif 000007
【図６】
2008164653.tif 000008
【図７】
2008164653.tif 000009
【図８】
2008164653.tif 000010
【図９】
2008164653.tif 000011
【図１０】
2008164653.tif 000012
【図１１】
2008164653.tif 000013
【図１２】
2008164653.tif 000014
【図１３】
2008164653.tif 000015
【図１４】
2008164653.tif 000016