(57)【要約】【課題】  液晶表示パネルの各画素に形成される保持容量のばらつきを低減し、１枚の液晶表示パネルの表示領域における画質の面内ばらつきを低減する。【解決手段】  複数の画素の集合で設定される表示領域を有し、各画素は、画素電極と、前記画素電極と絶縁層を介して設けられる導体層と、前記絶縁層とにより形成される保持容量コンデンサを有する基板を備える表示装置であって、前記基板の、ある画素において前記画素電極と前記導体層が平面でみて重なる領域の面積をＳ１、該重なる領域に介在する前記絶縁層の厚さをＰＡＳＤ１とし、前記基板の、前記ある画素とは別の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積をＳ２、該重なる領域に介在する前記絶縁層の厚さをＰＡＳＤ２としたときに、Ｓ１＞Ｓ２であれば、ＰＡＳＤ１＞ＰＡＳＤ２になっている表示装置。【選択図】        図１１
2008129550.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素の集合で設定される表示領域を有し、各画素は、画素電極と、前記画素電極と絶縁層を介して設けられる導体層と、前記絶縁層とにより形成される保持容量コンデンサを有する基板を備える表示装置であって、
前記基板の、ある画素において前記画素電極と前記導体層が平面でみて重なる領域の面積をＳ１、該重なる領域に介在する前記絶縁層の厚さをＰＡＳＤ１とし、
前記基板の、前記ある画素とは別の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積をＳ２、該重なる領域に介在する前記絶縁層の厚さをＰＡＳＤ２としたときに、
前記画素電極と前記導体層が平面でみて重なる領域の面積の関係がＳ１＞Ｓ２である場合、
前記絶縁層の厚さの関係がＰＡＳＤ１＞ＰＡＳＤ２になっていることを特徴とする表示装置。
【請求項２】
前記ある画素において前記画素電極と前記導体層が平面でみて重なる領域の面積を前記絶縁層の厚さで除した値Ｓ１／ＰＡＳＤ１と、前記別の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積を前記絶縁層の厚さで除した値Ｓ２／ＰＡＳＤ２の関係が、等しくなるように構成していることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記基板は、複数本の走査信号線と、前記各画素に設けられ、かつ、前記画素電極および前記複数本の走査信号線のいずれかに接続されるＴＦＴ素子とを有し、
前記導体層は、前記画素電極に接続されたＴＦＴ素子が接続されている走査信号線とは異なる走査信号線であることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
前記基板は、複数本の走査信号線と、前記走査信号線と並行する複数本の保持容量線を有し、
前記導体層は、前記保持容量線であることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項５】
前記基板は、一対の基板の間に液晶材料を封入した液晶表示パネルの、前記一対の基板のうちの一方の基板であることを特徴とする請求項１乃至請求項４のいずれか１項に記載の表示装置。
【請求項６】
複数の画素の集合で設定される表示領域を有し、各画素は、画素電極と、前記画素電極と絶縁層を介して設けられる導体層と、前記絶縁層とにより形成される保持容量コンデンサを有する基板を備える表示装置であって、
前記表示領域にある複数の画素のうちの任意の３つの画素は、
第１の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積をＳ１、該重なる領域に介在する前記絶縁層の厚さをＰＡＳＤ１とし、
第２の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積をＳ２、該重なる領域に介在する前記絶縁層の厚さをＰＡＳＤ２とし、
第３の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積をＳ３、該重なる領域に介在する前記絶縁層の厚さをＰＡＳＤ３としたときに、
前記画素電極と前記導体層が平面でみて重なる領域の面積の関係がＳ１＞Ｓ２＞Ｓ３である場合、
前記絶縁層の厚さの関係がＰＡＳＤ１＞ＰＡＳＤ２＞ＰＡＳＤ３になっていることを特徴とする表示装置。
【請求項７】
前記第１の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積を前記絶縁層の厚さで除した値Ｓ１／ＰＡＳＤ１と、前記第２の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積を前記絶縁層の厚さで除した値Ｓ２／ＰＡＳＤ２と、前記第３の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積を前記絶縁層の厚さで除した値Ｓ３／ＰＡＳＤ３の関係が、等しくなるように構成していることを特徴とする請求項６に記載の表示装置。
【請求項８】
前記表示領域は矩形であり、
前記第１の画素は、前記矩形の表示領域の第１の辺の中心の近傍にあり、
前記第２の画素は、前記矩形の表示領域の前記第１の辺と第２の辺が接続する角部の近傍にあり、
前記第３の画素は、前記矩形の表示領域の前記第２の辺と、前記第１の辺に対向する第３の辺が接続する角部の近傍にあることを特徴とする請求項６または請求項７に記載の表示装置。
【請求項９】
前記表示領域は矩形であり、
前記第１の画素は、前記矩形の表示領域の第１の辺と第２の辺が接続する角部の近傍にあり、
前記第２の画素は、前記矩形の表示領域の前記第１の辺と、前記第２の辺に対向する第３の辺が接続する角部の近傍にあり、
前記第３の画素は、前記矩形の表示領域の前記第３の辺と、前記第１の辺に対向する第４の辺が接続する角部の近傍にあることを特徴とする請求項６または請求項７に記載の表示装置。
【請求項１０】
前記表示領域は矩形であり、
前記第１の画素は、前記矩形の表示領域の中心またはその近傍にあり、
前記第２の画素は、前記矩形の表示領域の第１の辺の中心の近傍にあり、
前記第３の画素は、前記矩形の表示領域の前記第１の辺と第２の辺が接続する角部の近傍にあることを特徴とする請求項６または請求項７に記載の表示装置。
【請求項１１】
前記基板は、前記矩形の表示領域の前記第１の辺に沿った方向に延在する複数本の走査信号線と、
前記矩形の表示領域の前記第２の辺に沿った方向に延在し、かつ、絶縁層を介して前記複数本の走査信号線と立体的に交差する複数本の映像信号線を有することを特徴とする請求項８乃至請求項１０のいずれか１項に記載の表示装置。
【請求項１２】
前記基板は、前記矩形の表示領域の前記第２の辺に沿った方向に延在する複数本の走査信号線と、
前記矩形の表示領域の前記第１の辺に沿った方向に延在し、かつ、絶縁層を介して前記複数本の走査信号線と立体的に交差する複数本の映像信号線を有することを特徴とする請求項８乃至請求項１０のいずれか１項に記載の表示装置。
【請求項１３】
前記基板は、一対の基板の間に液晶材料を封入した液晶表示パネルの、前記一対の基板のうちの一方の基板であることを特徴とする請求項６乃至請求項１２のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、ＴＦＴ液晶表示パネルを備える液晶表示装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
従来、画像や映像を表示する表示装置には、ＴＦＴ液晶表示装置がある。前記ＴＦＴ液晶表示装置は、たとえば、テレビやパーソナル・コンピュータ（ＰＣ）のディスプレイなどの大型の表示装置から、携帯電話端末などの小型の電子機器の表示装置（表示モジュール）まで、幅広く採用されている。
【０００３】
前記ＴＦＴ液晶表示装置は、一対の基板の間に液晶材料を封入した液晶表示パネルを有する表示装置である。前記液晶表示パネルの表示領域は、複数の画素の集合で設定されており、各画素には、ＴＦＴ素子および画素電極が配置されている。このとき、各画素に配置されるＴＦＴ素子および画素電極は、前記一対の基板のうちの一方の基板に配置されており、ＴＦＴ基板および画素電極が配置された基板は、一般に、ＴＦＴ基板と呼ばれる。また、前記ＴＦＴ基板において、画素電極は、ＴＦＴ基板のソース電極と電気的に接続されている。
【０００４】
また、前記ＴＦＴ基板は、ＴＦＴ素子および画素電極の他に、複数本の走査信号線や、前記複数本の走査信号線と絶縁層を介して立体的に交差する複数本の映像信号線を有する。このとき、ＴＦＴ素子のゲート電極は複数本の走査信号線のいずれか１本に接続されており、ＴＦＴ素子のドレイン電極は複数本の映像信号線のいずれか１本に接続されている。
【０００５】
また、前記ＴＦＴ液晶表示パネルがアクティブマトリクス型の場合、各画素は、あるフレームの映像信号（階調電圧）が画素電極に加わった後、次のフレームの映像信号が来るまで、その画素電極に加わった電圧（電荷）を保持しておく必要がある。そのため、各画素には、たとえば、画素電極と、その画素電極に接続されたＴＦＴ素子のゲート電極が接続されている走査信号線とは異なる走査信号線、または走査信号線と並行する保持容量線と、それらの間に介在する絶縁層とにより保持容量コンデンサを形成している。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、前記液晶表示装置のうち、たとえば、テレビなどに用いられる液晶表示装置は、近年、大画面化が進んでおり、前記液晶表示パネルのＴＦＴ基板が大型化している。ＴＦＴ基板の製造過程において、ガラス基板上に導体膜を成膜するときには、たとえば、スパッタリング法を用いており、絶縁膜を成膜するときには、たとえば、ＣＶＤ法を用いている。そのため、ＴＦＴ基板（ガラス基板）が大型化し、導体膜や絶縁膜を成膜する領域の面積が大きくなると、その膜厚にばらつきが生じやすくなる。なお、ここでいう膜厚のばらつきは、たとえば、ガラス基板において、１枚のＴＦＴ基板として切り出す領域内の各箇所における膜厚のばらつきである。
【０００７】
また、前記液晶表示パネルのＴＦＴ基板を製造するときには、たとえば、ガラス基板上に走査信号線、映像信号線、ＴＦＴ素子などを形成した後、画素電極を形成するのが一般的である。このとき、画素電極は、たとえば、ＴＦＴ素子のソース電極がある位置にスルーホールが形成された絶縁層の表面全体にＩＴＯなどの透明導体膜を成膜した後、たとえば、透明導体膜の上にエッチングレジストを形成し、透明導体膜をエッチングして形成する。前記エッチングレジストは、たとえば、透明導体膜の上に印刷または塗布したレジストを露光、現像して形成する。
【０００８】
従来のＴＦＴ基板の製造方法において、たとえば、画素電極を形成するための透明導体膜の上に印刷または塗布したレジストを露光するときには、透明な基板の表面にクロム（Ｃｒ）膜などでパターンを描いたマスクを用いて行うのが一般的である。
【０００９】
前記マスクのパターンは、あらかじめ設計されたレイアウト寸法に基づいて形成されている。前記レイアウト寸法は、たとえば、基板上に形成する走査信号線や映像信号線の幅、各画素に形成するＴＦＴ素子や画素電極の寸法などであり、通常は、各走査信号線の幅、各映像信号線の幅、各ＴＦＴ素子の寸法、各画素電極の寸法が、それぞれ同じ寸法になるように設計されている。そのため、たとえば、前記画素電極を形成する工程において、透明導体膜上に印刷したレジストを露光するときに用いるマスクには、各画素の画素電極が同じ寸法になるようなパターンが描かれている。
【００１０】
すなわち、従来のようなマスクを用いた露光でエッチングレジストを形成し、前記画素電極を形成すると、前記ガラス基板の上に形成した絶縁層の膜厚にばらつきが生じているときでも、各画素における画素電極と走査信号線または保持容量線の平面でみて重なる領域の面積はほぼ一定になる。そのため、画素電極と走査信号線または保持容量線の間に介在する絶縁層の膜厚のばらつきにより１枚のＴＦＴ基板の表示領域にある各画素の保持容量にばらつきが生じ、１枚の液晶表示パネルの表示領域の画質に面内ばらつきが生じるという問題があった。
【００１１】
従来のＴＦＴ基板の製造方法では、このような保持容量のばらつきによる画質の面内ばらつきを低減する方法として、たとえば、保持容量が一定値以上になるように、走査信号線または保持容量線と画素電極が平面でみて重なる領域の面積を大きくしている。しかしながら、保持容量を大きくすると、たとえば、走査信号線駆動回路の出力を大きくする必要があり、液晶表示装置の消費電力の増加、液晶表示パネルの生産コストの上昇といった別の問題が生じる。
【００１２】
本発明の目的は、たとえば、液晶表示パネルの各画素に形成される保持容量のばらつきを低減し、１枚の液晶表示パネルの表示領域における画質の面内ばらつきを低減することが可能な技術を提供することにある。
【００１３】
本発明の他の目的は、たとえば、液晶表示パネルの各画素に形成される保持容量のばらつきを低減し、液晶表示装置の消費電力の増加を抑えることが可能な技術を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
【００１６】
（１）複数の画素の集合で設定される表示領域を有し、各画素は、画素電極と、前記画素電極と絶縁層を介して設けられる導体層と、前記絶縁層とにより形成される保持容量コンデンサを有する基板を備える表示装置であって、前記基板の、ある画素において前記画素電極と前記導体層が平面でみて重なる領域の面積をＳ１、該重なる領域に介在する前記絶縁層の厚さをＰＡＳＤ１とし、前記基板の、前記ある画素とは別の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積をＳ２、該重なる領域に介在する前記絶縁層の厚さをＰＡＳＤ２としたときに、前記画素電極と前記導体層が平面でみて重なる領域の面積の関係がＳ１＞Ｓ２である場合、前記絶縁層の厚さの関係がＰＡＳＤ１＞ＰＡＳＤ２になっている表示装置。
【００１７】
（２）前記（１）の表示装置において、前記ある画素において前記画素電極と前記導体層が平面でみて重なる領域の面積を前記絶縁層の厚さで除した値Ｓ１／ＰＡＳＤ１と、前記別の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積を前記絶縁層の厚さで除した値Ｓ２／ＰＡＳＤ２の関係が、等しくなるように構成している表示装置。
【００１８】
（３）前記（１）または（２）の表示装置において、前記基板は、複数本の走査信号線と、前記各画素に設けられ、かつ、前記画素電極および前記複数本の走査信号線のいずれかに接続されるＴＦＴ素子とを有し、前記導体層は、前記画素電極に接続されたＴＦＴ素子が接続されている走査信号線とは異なる走査信号線である表示装置。
【００１９】
（４）前記（１）または（２）の表示装置において、前記基板は、複数本の走査信号線と、前記走査信号線と並行する複数本の保持容量線を有し、前記導体層は、前記保持容量線である表示装置。
【００２０】
（５）前記（１）乃至（４）のいずれかの表示装置において、前記基板は、一対の基板の間に液晶材料を封入した液晶表示パネルの、前記一対の基板のうちの一方の基板である表示装置。
【００２１】
（６）複数の画素の集合で設定される表示領域を有し、各画素は、画素電極と、前記画素電極と絶縁層を介して設けられる導体層と、前記絶縁層とにより形成される保持容量コンデンサを有する基板を備える表示装置であって、前記表示領域にある複数の画素のうちの任意の３つの画素は、第１の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積をＳ１、該重なる領域に介在する前記絶縁層の厚さをＰＡＳＤ１とし、第２の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積をＳ２、該重なる領域に介在する前記絶縁層の厚さをＰＡＳＤ２とし、第３の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積をＳ３、該重なる領域に介在する前記絶縁層の厚さをＰＡＳＤ３としたときに、前記画素電極と前記導体層が平面でみて重なる領域の面積の関係がＳ１＞Ｓ２＞Ｓ３である場合、前記絶縁層の厚さの関係がＰＡＳＤ１＞ＰＡＳＤ２＞ＰＡＳＤ３になっている表示装置。
【００２２】
（７）前記（６）の表示装置において、前記第１の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積を前記絶縁層の厚さで除した値Ｓ１／ＰＡＳＤ１と、前記第２の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積を前記絶縁層の厚さで除した値Ｓ２／ＰＡＳＤ２と、前記第３の画素において前記画素電極と前記導体層が平面でみて重なる領域の面積を前記絶縁層の厚さで除した値Ｓ３／ＰＡＳＤ３の関係が、等しくなるように構成している表示装置。
【００２３】
（８）前記（６）または（７）の表示装置において、前記表示領域は矩形であり、前記第１の画素は、前記矩形の表示領域の第１の辺の中心の近傍にあり、前記第２の画素は、前記矩形の表示領域の前記第１の辺と第２の辺が接続する角部の近傍にあり、前記第３の画素は、前記矩形の表示領域の前記第２の辺と、前記第１の辺に対向する第３の辺が接続する角部の近傍にある表示装置。
【００２４】
（９）前記（６）または（７）の表示装置において、前記表示領域は矩形であり、前記第１の画素は、前記矩形の表示領域の第１の辺と第２の辺が接続する角部の近傍にあり、前記第２の画素は、前記矩形の表示領域の前記第１の辺と、前記第２の辺に対向する第３の辺が接続する角部の近傍にあり、前記第３の画素は、前記矩形の表示領域の前記第３の辺と、前記第１の辺に対向する第４の辺が接続する角部の近傍にある表示装置。
【００２５】
（１０）前記（６）または（７）の表示装置において、前記表示領域は矩形であり、前記第１の画素は、前記矩形の表示領域の中心またはその近傍にあり、前記第２の画素は、前記矩形の表示領域の第１の辺の中心の近傍にあり、前記第３の画素は、前記矩形の表示領域の前記第１の辺と第２の辺が接続する角部の近傍にある表示装置。
【００２６】
（１１）前記（８）乃至（１０）のいずれかの表示装置において、前記基板は、前記矩形の表示領域の前記第１の辺に沿った方向に延在する複数本の走査信号線と、前記矩形の表示領域の前記第２の辺に沿った方向に延在し、かつ、絶縁層を介して前記複数本の走査信号線と立体的に交差する複数本の映像信号線を有する表示装置。
【００２７】
（１２）前記（８）乃至（１０）のいずれかの表示装置において、前記基板は、前記矩形の表示領域の前記第２の辺に沿った方向に延在する複数本の走査信号線と、前記矩形の表示領域の前記第１の辺に沿った方向に延在し、かつ、絶縁層を介して前記複数本の走査信号線と立体的に交差する複数本の映像信号線を有する表示装置。
【００２８】
（１３）前記（６）乃至（１２）のいずれかの表示装置において、前記基板は、一対の基板の間に液晶材料を封入した液晶表示パネルの、前記一対の基板のうちの一方の基板である表示装置。
【発明の効果】
【００２９】
本発明の表示装置は、複数の画素の集合で設定される表示領域の各画素が、画素電極と、前記画素電極と絶縁層を介して設けられる導体層と、前記絶縁層とにより形成される保持容量コンデンサを有する基板を備える。そして、前記基板の表示領域にある２つの画素に着目したときに、前記画素電極と前記導体層が平面でみて重なる領域（以下、重畳領域という）の面積が異なる場合、重畳領域の面積が大きい方が、介在する絶縁層が厚いことを特徴とする。このようにすることで、１枚の基板の表示領域にある各画素の保持容量のばらつきを低減することができる。そのため、１枚の基板（表示パネル）の表示領域における保持容量のばらつきによる画質の面内ばらつきを低減することができる。
【００３０】
また、本発明の表示装置では、たとえば、従来のように各画素の保持容量が一定値以上になるように、画素電極と導体層の重畳領域の面積を大きくする必要はない。そのため、走査信号線駆動回路の出力を大きくする必要がなくなり、液晶表示装置の消費電力の増加を抑えることができる。
【００３１】
またこのとき、一方の画素における画素電極と導体層の重畳領域の面積を絶縁層の厚さで除した値と、他方の画素における画素電極と導体層の重畳領域の面積を絶縁層の厚さで除した値の関係が、等しくなるように構成することが望ましい。
【００３２】
また、本発明の表示装置において、前記基板は、たとえば、複数本の走査信号線と、前記各画素に設けられ、かつ、前記画素電極および前記複数本の走査信号線のいずれかに接続されるＴＦＴ素子とを有する。このとき、保持容量コンデンサの一方の電極になる導体層は、前記画素電極に接続されたＴＦＴ素子が接続されている走査信号線とは異なる走査信号線を利用する。
【００３３】
また、前記基板は、複数本の走査信号線と、前記走査信号線と並行する複数本の保持容量線を有する基板でもよい。このとき、保持容量コンデンサの一方の電極になる導体層は、前記保持容量線を利用する。
【００３４】
また、本発明は、上記の構成を満たしていれば、どのような表示形式の表示パネルの基板にも適用できるが、特に、液晶表示パネルを構成する一対の基板のうちの一方の基板に適用することが望ましい。
【００３５】
また、本発明の表示装置は、上記のような２つの画素に着目した場合だけでなく、１枚の基板の表示領域にある３つの画素に着目した場合にも、前記画素電極と前記導体層の重畳領域の面積が異なる場合に、重畳領域の面積が広い保持容量コンデンサほど、重畳領域に介在する絶縁層が厚くなっている。すなわち、第１の画素における画素電極と導体層の重畳領域の面積をＳ１、該重畳領域に介在する絶縁層の厚さをＰＡＳＤ１とし、第２の画素における画素電極と導体層の重畳領域の面積をＳ２、該重畳領域に介在する絶縁層の厚さをＰＡＳＤ２とし、第３の画素における画素電極と導体層の重畳領域の面積をＳ３、該重畳領域に介在する絶縁層の厚さをＰＡＳＤ３としたときに、重畳領域の面積の関係がＳ１＞Ｓ２＞Ｓ３である場合、前記絶縁層の厚さの関係がＰＡＳＤ１＞ＰＡＳＤ２＞ＰＡＳＤ３になっている。
【００３６】
ところで、本発明の表示装置に用いられる基板は、たとえば、マザーガラスと呼ばれる大型のガラス基板に複数枚分の基板を一括して形成した後、各基板として用いる領域を切り出す、いわゆる多面取りと呼ばれる製造方法で製造されることが多い。この場合、導体層の形成に用いる導体膜や絶縁層の形成に用いる絶縁膜は、一般に、マザーガラスの全面に成膜する。そのため、たとえば、１枚の基板における絶縁層の膜厚のばらつき（膜厚分布）は、マザーガラスの中心との位置関係によって異なる。このとき、本発明の表示装置に用いられる基板は、第１の画素、第２の画素、第３の画素の位置関係が、たとえば、以下に示す位置関係のいずれかの場合に、上記の関係を満たす。
【００３７】
１つめの位置関係は、表示領域が矩形であり、第１の画素が前記矩形の表示領域の第１の辺の中心の近傍にあり、第２の画素が前記矩形の表示領域の前記第１の辺と第２の辺が接続する角部の近傍にあり、第３の画素が前記矩形の表示領域の前記第２の辺と、前記第１の辺に対向する第３の辺が接続する角部の近傍にあるという位置関係である。
【００３８】
２つめの位置関係は、表示領域が矩形であり、第１の画素が前記矩形の表示領域の第１の辺と第２の辺が接続する角部の近傍にあり、第２の画素が前記矩形の表示領域の前記第１の辺と、前記第２の辺に対向する第３の辺が接続する角部の近傍にあり、第３の画素が前記矩形の表示領域の前記第３の辺と、前記第１の辺に対向する第４の辺が接続する角部の近傍にあるという位置関係である。
【００３９】
３つめの位置関係は、表示領域が矩形であり、第１の画素が前記矩形の表示領域の中心またはその近傍にあり、第２の画素が前記矩形の表示領域の第１の辺の中心の近傍にあり、第３の画素が前記矩形の表示領域の前記第１の辺と第２の辺が接続する角部の近傍にあるという位置関係である。
【００４０】
また、前記基板が、たとえば、液晶表示パネルに用いられる一対の基板のうちの一方の基板の場合、その基板には、たとえば、複数本の走査信号線と、絶縁層を介して前記複数本の走査信号線と立体的に交差する映像信号線が設けられている。このとき、矩形の表示領域の辺と走査信号線および映像信号線の関係は、たとえば、第１の辺に沿った方向に走査信号線が延在し、第２の辺に沿った方向に映像信号線が延在するような関係にある。またこのとき、矩形の表示領域の辺と走査信号線および映像信号線の関係は、第２の辺に沿った方向に走査信号線が延在し、第１の辺に沿った方向に映像信号線が延在するような関係でもよい。
【００４１】
なお、本発明の表示装置は、たとえば、表示領域にある２つの画素における画素電極と導体層の重畳領域の面積を比較し、各画素における重畳領域の面積が異なる場合は、重畳領域の面積が小さい方の絶縁層が薄く、大きい方の絶縁層が厚いという関係を満たすことが主要な特徴である。すなわち、本発明の表示装置では、表示領域にある２つの画素における画素電極と導体層の重畳領域に介在する絶縁層の厚さを比較し、各画素における絶縁層の厚さが異なる場合は、必ずしも、絶縁層が薄い方が重畳領域の面積が小さく、絶縁層が厚い方が重畳領域の面積が大きいというわけではない。
【発明を実施するための最良の形態】
【００４２】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【実施例１】
【００４３】
図１乃至図６は、本発明による実施例１の液晶表示パネルの概略構成を示す模式図である。
図１は、実施例１の液晶表示パネルの模式平面図である。図２は、図１に示したＡ−Ａ’線における模式断面図である。図３は、図１に示した表示領域におけるＴＦＴ基板の１画素の構成例を示す模式平面図である。図４は、図３に示したＢ−Ｂ’線における模式断面図である。図５は、図３に示したＣ−Ｃ’線における模式断面図である。図６は、図３に示したＤ−Ｄ’線における模式断面図である。
【００４４】
実施例１の液晶表示パネルは、図１および図２に示すように、一対の基板１，２の間に液晶材料３が封入されている。このとき、一対の基板１，２は、表示領域ＤＡを囲むように環状に設けられたシール材４で接着されており、液晶材料３は、一対の基板１，２およびシール材４で囲まれた空間に封入されている。また、一対の基板１，２の外側には、たとえば、一対の基板１，２を挟むようにして一対の偏光板５Ａ，５Ｂが設けられている。この一対の偏光板５Ａ，５Ｂはそれぞれ、各基板１，２に貼り合わされている。また、図示は省略するが、たとえば、基板１と偏光板５Ａの間、基板２と偏光板５Ｂの間には、１層から数層の位相差板が設けられていることもある。
【００４５】
また、一対の基板１，２のうちの、平面でみた外形寸法が大きい方の基板１は、一般に、ＴＦＴ基板と呼ばれ、たとえば、ガラス基板の表面に、複数本の走査信号線、複数本の走査信号線と絶縁層を介して立体的に交差する複数本の映像信号線、ＴＦＴ素子、画素電極などが設けられている。また、実施例１の液晶表示パネルでは、画素電極と対向する共通電極（対向電極とも呼ばれる）は、平面でみた外形寸法が小さい方の基板２に設けられている。
【００４６】
実施例１の液晶表示パネルにおいて、ＴＦＴ基板１の表示領域ＤＡの１画素の構成は、たとえば、図３乃至図６に示すようになっている。ＴＦＴ基板１における１つの画素領域は、２本の隣接する走査信号線ＧＬｍ，ＧＬｍ＋１と、２本の隣接する映像信号線ＤＬｎ，ＤＬｎ＋１で囲まれた領域である。なお、カラー液晶表示パネルの場合、この１つの画素はサブ画素と呼ばれ、ＲＧＢ方式のカラー液晶表示パネルの場合、走査信号線ＧＬｍの延在方向に沿って並んだ３つのサブ画素で、映像の１画素（１ドット）を構成している。
【００４７】
また、実施例１の液晶表示パネルでは、ガラス基板ＳＵＢの表面に走査信号線ＧＬｍ，ＧＬｍ＋１などの複数本の走査信号線が設けられており、その上に、第１の絶縁層ＰＡＳ１を介して映像信号線ＤＬｎ，ＤＬｎ＋１などの複数本の映像信号線が設けられている。このとき、たとえば、各走査信号線の上には、各画素領域に対して配置されるＴＦＴ素子の半導体層（チャネル層）ＳＣＨが設けられている。また、ＴＦＴ素子の半導体層ＳＣＨの上には、たとえば、ドレイン電極ＳＤ１およびソース電極ＳＤ２が設けられており、ドレイン電極ＳＤ１は、映像信号線ＤＬｎに接続されている。
【００４８】
また、映像信号線ＤＬｎやＴＦＴ素子の上には、第２の絶縁層ＰＡＳ２を介して画素電極ＰＸが設けられている。画素電極ＰＸは、画素毎に設けられており、スルーホールＴＨによってＴＦＴ素子のソース電極ＳＤ２に接続されている。
【００４９】
また、各画素電極ＰＸは、２本の隣接する走査信号線ＧＬｍ，ＧＬｍ＋１のうちの、自身に接続されているＴＦＴ素子のゲート電極が接続されている走査信号線ＧＬｍ＋１ではないほうの走査信号線ＧＬｍと平面でみて重なる領域と、重ならない領域がある。このうち、走査信号線ＧＬｍと平面でみて重なる領域は、走査信号線ＧＬｍと画素電極ＰＸを電極とし、介在する第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２を誘電体とする保持容量コンデンサが形成されている。この保持容量コンデンサの保持容量ＣＳＴは、画素電極ＰＸと走査信号線ＧＬｍの平面でみて重なる領域（重畳領域）の面積Ｓを、第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の総厚ＰＡＳＤで除した値Ｓ／ＰＡＳＤに比例する。
【００５０】
図７乃至図１１は、実施例１の液晶表示パネルにおいて特徴となる構成および作用効果を説明するための模式図である。
図７は、実施例１の液晶表示パネルにおける２つの画素の選択例を示す模式平面図である。図８は、ガラス基板に成膜した薄膜の、図７に示したＥ−Ｅ’線における膜厚分布の一例を示す模式断面図である。図９は、画素電極を形成する工程の、図７に示した２つの画素における絶縁層の膜厚の関係の一例を示す模式断面図である。図１０は、図７に示した２つの画素における画素電極と走査信号線の重畳領域の面積の関係の一例を示す模式平面図である。図１１は、図１０に示したＦ−Ｆ’線およびＧ−Ｇ’線における模式断面図を横に並べて示した図である。
【００５１】
実施例１の液晶表示パネル（ＴＦＴ基板１）において特徴となる構成を説明するにあたり、図７に示すように、ある走査信号線ＧＬｕと映像信号線ＤＬｎの交点の近傍にある画素ＰＡ１と、別の走査信号線ＧＬｍと映像信号線ＤＬｎの交点の近傍にある画素ＰＡ２との２つの画素に着目する。このとき、第１の画素ＰＡ１は、２本の走査信号線ＧＬｕ−１，ＧＬｕと、２本の映像信号線ＤＬｎ，ＤＬｎ＋１で囲まれた領域に画素電極ＰＸがあり、画素電極ＰＸと走査信号線ＧＬｕ−１が立体的に交差して保持容量ＣＳＴ１を形成しているとする。また、第２の画素ＰＡ２は、２本の走査信号線ＧＬｍ−１，ＧＬｍと、２本の映像信号線ＤＬｎ，ＤＬｎ＋１で囲まれた領域に画素電極ＰＸがあり、画素電極ＰＸと走査信号線ＧＬｍ−１が立体的に交差して保持容量ＣＳＴ２を形成しているとする。
【００５２】
このようなＴＦＴ基板１を製造するときには、たとえば、導体膜を成膜してエッチングする工程、絶縁膜を成膜する工程などを繰り返して、走査信号線などを形成していく。このとき、導体膜は、たとえば、スパッタリング法で成膜し、絶縁膜は、たとえば、ＣＶＤ法で成膜する。そのため、ガラス基板ＳＵＢ上に導体膜や絶縁膜などの薄膜を成膜すると、たとえば、図８に示すように、ガラス基板ＳＵＢの一方の端部１ａから他方の端部１ｂにかけて、徐々に膜厚が厚くなるような薄膜６Ａが成膜される。
【００５３】
つまり、画素電極ＰＸを形成する工程において、第２の絶縁層ＰＡＳ２の表面にＩＴＯ膜などの透明導体膜６Ｂを形成すると、たとえば、図９に示すように、第１の画素ＰＡ１の画素電極ＰＸが保持容量ＣＳＴ１を形成する走査信号線ＧＬｕ−１上の第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の総厚ＰＡＳＤ１と、第２の画素ＰＡ２の画素電極ＰＸが保持容量ＣＳＴ２を形成する走査信号線ＧＬｍ−１上の第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の総厚ＰＡＳＤ２が異なり、第１の画素ＰＡ１の絶縁層の総厚ＰＡＳＤ１のほうが厚くなっている。
【００５４】
そのため、たとえば、従来のようなマスクを用いた露光、現像で第１の画素ＰＡ１の画素電極ＰＸと第２の画素ＰＡ２の画素電極ＰＸが同じ寸法になるようなエッチングレジストを形成し、各画素の画素電極ＰＸを形成すると、絶縁層の厚さのばらつきに応じて保持容量にばらつきが生じる。
【００５５】
一方、実施例１のＴＦＴ基板１では、第１の画素ＰＡ１の画素電極ＰＸと対になって保持容量ＣＳＴ１を形成する走査信号線ＧＬｕ−１の上の絶縁層の総厚ＰＡＳＤ１と、第２の画素ＰＡ２の画素電極ＰＸと対になって保持容量ＣＳＴ２を形成する走査信号線ＧＬｍ−１の上の絶縁層の総厚ＰＡＳＤ２が異なり、第１の画素ＰＡ１の絶縁層の総厚ＰＡＳＤ１のほうが厚くなっている場合、図１０および図１１に示すように、第１の画素ＰＡ１の画素電極ＰＸと走査信号線ＧＬｕ−１の重畳領域の面積Ｓ１を、第２の画素ＰＡ２の画素電極ＰＸと走査信号線ＧＬｍ−１の重畳領域の面積Ｓ２よりも大きくする。またこのとき、各画素領域の画素電極と走査信号線の重畳領域の面積Ｓ１，Ｓ２は、第１の画素ＰＡ１の保持容量ＣＳＴ１と第２の画素ＰＡ２の保持容量ＣＳＴ２が等しくなるようにすることが望ましい。
【００５６】
なお、上記の説明では、第１の画素ＰＡ１の絶縁層の総厚ＰＡＳＤ１の方が厚い場合を例に挙げたが、これに限らず、逆の関係であってもよいことはもちろんである。つまり、第１の画素ＰＡ１の絶縁層の総厚ＰＡＳＤ１が第２の画素ＰＡ２の絶縁層の総厚ＰＡＳＤ２よりも薄い（ＰＡＳＤ１＜ＰＡＳＤ２）場合、各画素の画素電極と走査信号線の重畳領域の面積Ｓ１，Ｓ２をＳ１＜Ｓ２にすればよい。
【００５７】
図１２乃至図１４は、実施例１の液晶表示パネルにおける２つの画素の別の選択例を示す模式平面図である。
【００５８】
実施例１の液晶表示パネル（ＴＦＴ基板１）の特徴について、上記の説明では、図７に示したように、ある映像信号線ＤＬｎの延在方向（ｙ方向）に沿って並んでいる画素の中から２つの画素ＰＡ１，ＰＡ２を選択した例を挙げている。しかしながら、実施例１の液晶表示パネルにおける画素電極と走査信号線の重畳領域の面積と介在する絶縁層の厚さの関係は、特定の２つの画素の間だけでなく、ＴＦＴ基板１の表示領域ＤＡにあるすべての画素の中から２つの画素に着目したときに成立することが望ましい。
【００５９】
つまり、たとえば、図１２に示すように、走査信号線ＧＬｍとある映像信号線ＤＬｎが交差する箇所の近傍にある第１の画素ＰＡ１と、走査信号線ＧＬｍと別の映像信号線ＤＬｖが交差する箇所の近傍にある第２の画素ＰＡ２に着目した場合に、各画素の第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の総厚が異なるのであれば、絶縁層の総厚が厚い方の画素電極と走査信号線の重畳領域の面積を大きくする。
【００６０】
また、その他にも、たとえば、図１３に示すように、ある走査信号線ＧＬｍとある映像信号線ＤＬｎが交差する箇所の近傍にある第１の画素ＰＡ１と、別の走査信号線ＧＬｕと別の映像信号線ＤＬｖが交差する箇所の近傍にある第２の画素ＰＡ２に着目した場合に、各画素の第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の総厚が異なるのであれば、絶縁膜の総厚が厚い方の画素電極と走査信号線の重畳領域の面積を大きくする。
【００６１】
またさらに、たとえば、図１４に示すように、ある走査信号線ＧＬｍと映像信号線ＤＬｎが交差する箇所の近傍にある第１の画素ＰＡ１と、走査信号線ＧＬｍ＋１と映像信号線ＤＬｖが交差する箇所の近傍にある第２の画素ＰＡ２に着目した場合に、各画素の第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の総厚が異なるのであれば、絶縁層の総厚が厚い方の画素電極と走査信号線の重畳領域の面積を大きくする。同様に、走査信号線ＧＬｍとある映像信号線ＤＬｎが交差する箇所の近傍にある第１の画素ＰＡ１’と、走査信号線ＧＬｍと別の映像信号線ＤＬｖ＋１が交差する箇所の近傍にある第２の画素ＰＡ２’に着目した場合に、各画素の第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の総厚が異なるのであれば、絶縁層の総厚が厚い方の画素電極と走査信号線の重畳領域の面積を大きくする。
【００６２】
ただし、２つの画素が、たとえば、図１４に示したように、隣接する場合、あるいは非常に近い位置関係にある場合、各画素の第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の総厚の差は非常に小さい。そのため、たとえば、画素電極と走査信号線の重畳領域の面積が同じであっても、保持容量のばらつきは非常に小さい。したがって、実施例１の液晶表示パネルでは、隣接する２つの画素、あるいは非常に近い位置関係にある２つの画素における画素電極と走査信号線の重畳領域の面積が等しくてもよい。すなわち、実施例１の液晶表示パネルは、２つの画素における画素電極と走査信号線の重畳領域の面積が異なる場合には、必ず重畳領域の面積が大きい方の画素の画素電極と走査信号線の重畳領域に介在する絶縁層の総厚が厚いと言えるが、２つの画素における画素電極と走査信号線の重畳領域に介在する絶縁層の総厚が異なる場合には、必ずしも絶縁層の総厚が厚い方が重畳領域の面積が大きいとは言えない。
【００６３】
このように、ＴＦＴ基板１の表示領域ＤＡにある任意の２つの画素に着目し、各画素における画素電極と走査信号線の重畳領域の面積が異なる場合に、重畳領域の面積が大きい方の画素の画素電極と走査信号線の重畳領域に介在する絶縁層の総厚が厚くなっていれば、各画素の保持容量のばらつきが低減される。そのため、１枚の基板の表示領域における各画素の保持容量のばらつきによる画質の面内ばらつきが低減される。
【００６４】
また、実施例１の液晶表示パネルでは、たとえば、各画素の保持容量が一定値以上になるようにすべての画素の画素電極と導体層の重畳領域の面積を大きくする必要はない。そのため、走査信号線駆動回路の出力を大きくする必要がなくなり、液晶表示装置の消費電力の増加を抑えることができる。
【００６５】
図１５は、実施例１の液晶表示パネルに用いるＴＦＴ基板の製造方法の一例を示すフロー図である。
【００６６】
以下、実施例１の液晶表示パネルに用いるＴＦＴ基板の製造方法の一例について説明する。なお、実施例１のＴＦＴ基板の製造方法は、基本的には、従来のＴＦＴ基板の製造方法と同じ手順である。そのため、従来の製造方法と同じ工程については詳細な説明を省略する。
【００６７】
実施例１のＴＦＴ基板１を製造するときには、図１５に示すように、まず、ガラス基板ＳＵＢの表面に走査信号線を形成する（ステップ７０１）。ステップ７０１は、たとえば、スパッタリング法でアルミニウム膜、またはアルミニウム膜を含む複数層の導体膜を成膜した後、エッチングして走査信号線を形成する。
【００６８】
次に、ステップ７０１で形成した走査信号線の平面寸法を測定し、第１の測定情報として保持する（ステップ７０２）。ステップ７０２は、たとえば、ガラス基板ＳＵＢ上に形成された走査信号線の画像を取得し、幅や、ガラス基板ＳＵＢにおける端部の位置を測定する。
【００６９】
次に、たとえば、第１の絶縁層ＰＡＳ１および半導体層ＳＣＨを形成する（ステップ７０３）。ステップ７０３は、たとえば、ＣＶＤ法でＳｉＮ膜を成膜して第１の絶縁層ＰＡＳ１を形成した後、続けて、たとえば、アモルファスシリコン（ａ−Ｓｉ）膜を成膜し、アモルファスシリコン膜をパターニングして半導体層ＳＣＨを形成する。
【００７０】
次に、第１の絶縁層ＰＡＳ１の膜厚を測定し、第２の測定情報として保持する（ステップ７０４）。ステップ７０４は、たとえば、エリプソメータなどの膜厚計測器を用いて計測する。
【００７１】
次に、映像信号線などを形成する（ステップ７０５）。ステップ７０５は、たとえば、スパッタリング法でアルミニウム膜、またはアルミニウム膜を含む複数層の導体膜を成膜した後、エッチングして映像信号線、ＴＦＴ素子のドレイン電極ＳＤ１およびソース電極ＳＤ２を形成する。
【００７２】
次に、第２の絶縁層ＰＡＳ２を形成する（ステップ７０６）。ステップ７０６は、たとえば、ＣＶＤ法で有機絶縁膜を成膜した後、ソース電極ＳＤ２の上にスルーホールＴＨを形成する。
【００７３】
次に、第２の絶縁層ＰＡＳ２の膜厚を測定し、第３の測定情報として保持する（ステップ７０７）。ステップ７０７は、たとえば、エリプソメータなどの膜厚計測器を用いて計測する。
【００７４】
次に、第２の測定情報および第３の測定情報に基づいて、各画素の保持容量を形成する位置の絶縁層の厚さを求め、各画素に形成する画素電極の、走査信号線と平面で見て重なる領域の面積を決定する（ステップ７０８）。
【００７５】
次に、ステップ７０８で決定した各画素電極と走査信号線の平面で見て重なる領域（重畳領域）の面積と第１の測定情報に基づく各画素電極の寸法を、あらかじめ用意された設計寸法に基づく露光寸法と比較し、露光寸法を補正する必要があるか否かを判定する（ステップ７０９）。ステップ７０９において、補正する必要があると判定した場合、画素電極の露光寸法を補正し（ステップ７１０）、その補正した露光寸法に基づいて画素電極を形成する（ステップ７１１）。ステップ７１１は、たとえば、第２の絶縁層ＰＡＳ２の表面にＩＴＯ膜などの透明導体膜を成膜し、透明導体膜の上にレジストを印刷または塗布した後、レジストを露光、現像してエッチングレジストを形成する。そして、エッチングレジストをマスクにして透明導体膜をパターニングして画素電極を形成した後、エッチングレジストを除去する。
【００７６】
また、ステップ７０９において、補正する必要はないと判定した場合、あらかじめ用意された露光寸法に基づいて画素電極を形成する（ステップ７１１）。
【００７７】
なお、図１５に示したような手順でＴＦＴ基板１を製造する場合、ステップ７１１でレジストを露光するときには、たとえば、直描露光機と呼ばれる露光装置を用いることが望ましい。前記直描露光機は、たとえば、ＣＡＤレイアウトデータなどの数値データ（描画用データ）に基づいて、感光性レジストに露光パターンを直接描画する露光装置である。直描露光機で露光パターンを描画する方法としては、たとえば、感光性レジストの露光領域全域を複数の小領域に分割し、前記描画用データに基づいて各小領域を露光する小領域と露光しない小領域にわけ、露光ヘッドを移動させながら前記露光する小領域のみを順次露光していく方法がある。
【００７８】
前記直描露光機は、ガラス基板などの上にクロム（Ｃｒ）膜などでパターンを描いたマスクを使用しない露光装置であり、露光パターンを表現する数値データを書き換えることで、容易にレジストの露光領域（パターン）を変えることができ、ＴＦＴ基板１の製造過程において、画素電極の形成に用いる露光パターンを随時変更できる。そのため、第１の絶縁層ＰＡＳ１や第２の絶縁層ＰＡＳ２の膜厚のばらつきの変化に即座に対応でき、保持容量のばらつきが少ないＴＦＴ基板１を効率よく製造することができる。
【００７９】
また、図１５に示したフロー図では、第１の絶縁層ＰＡＳ１の膜厚と第２の絶縁層ＰＡＳ２の膜厚を、それぞれ別の工程で測定しているが、これに限らず、第２の絶縁層ＰＡＳ２を形成した後、第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の総厚を測定してもよいことはもちろんである。
【００８０】
また、ステップ７０２、ステップ７０４、およびステップ７０７は、すべての画素の保持容量が形成される領域について、走査信号線の平面寸法、第１の絶縁層ＰＡＳ１の膜厚、および第２の絶縁層ＰＡＳ２の膜厚を測定することが望ましい。しかしながら、液晶表示パネルの表示領域ＤＡにある画素の数は膨大であり、すべての画素について計測するには膨大な時間を要する。また、成膜した薄膜（絶縁膜）の膜厚のばらつきは、たとえば、隣り合う画素領域などでは非常に小さく、保持容量のばらつきはほとんど無視できる。そのため、ステップ７０２、ステップ７０４、およびステップ７０７は、たとえば、表示領域ＤＡをいくつかの小領域に分割し、小領域の中心などの代表点で測定した値を小領域にある各画素での測定値と見なすこともできる。
【００８１】
この場合、１つの小領域にある各画素における画素電極と走査信号線の重畳領域の面積はほぼ等しいが、画素電極と走査信号線の重畳領域に介在する絶縁層の総厚にはわずかではあるがばらつきが生じる。そのため、実施例１の液晶表示パネル（ＴＦＴ基板１）は、画素電極と走査信号線の重畳領域の面積が異なる場合は重畳領域の面積が大きい方が介在する絶縁層が厚いと言えるが、その逆、介在する絶縁層が厚い方が重畳領域の面積が大きいとは必ずしも言えない。
【００８２】
図１６は、走査信号線の平面寸法の測定方法を説明するための模式断面図である。
【００８３】
図４，図６，図１１などでは、走査信号線の断面形状が矩形になっているが、導体膜をエッチングして走査信号線ＧＬを形成する場合、実際には、たとえば、図１６に示すように、上底側が細い（狭い）台形状の断面になる。そのため、図１５に示したステップ７０２で各走査信号線ＧＬの平面寸法（幅）を測定するときには、走査信号線の下底側の幅ＧＬＷＢまたは上底側の幅ＧＬＷＴのどちらかに統一して測定する。
【００８４】
図１７は、実施例１のＴＦＴ基板の１画素の別の構成例を説明するための模式平面図である。
【００８５】
実施例１では、ＴＦＴ基板１の１画素の構成例として、たとえば、図３および図６に示すように、画素電極ＰＸが、自身に接続されているＴＦＴ素子のゲート電極が接続されている走査信号線ＧＬｍ＋１ではないほうの走査信号線ＧＬｍと平面でみて重なる領域を有し、その領域において保持容量を形成している例を挙げた。しかしながら、実施例１の液晶表示パネルの場合、そのような構成に限らず、たとえば、図１７に示すように、走査信号線ＧＬｍ，ＧＬｍ＋１の間に、走査信号線と並行する保持容量線ＳＴＬｍを設け、画素電極ＰＸと保持容量線ＳＴＬｍが立体的に交差する領域に保持容量を形成してもよいことはもちろんである。この場合も、画素電極ＰＸと保持容量線ＳＴＬｍが平面でみて重なる領域（重畳領域）に介在する第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の総厚に基づいて重畳領域の面積を決定し、それに合わせて画素電極ＰＸの寸法を変えることで、１枚の液晶表示パネルの表示領域における保持容量のばらつきを低減でき、画質のばらつきを低減できる。
【００８６】
なお、実施例１で挙げた構成は、種々の液晶表示装置に適用可能であるが、特に、テレビやＰＣのディスプレイなどの大型の表示パネルを有する表示装置に適用すると、高い効果が得られる。
【実施例２】
【００８７】
実施例１では、液晶表示パネルの表示領域ＤＡにおける任意の２つの画素における画素電極ＰＸと走査信号線ＧＬが平面でみて重なる領域（重畳領域）の面積と、重畳領域に介在する絶縁層の厚さの関係について説明した。
【００８８】
実施例２は、実施例１で説明した関係を前提とし、液晶表示パネル（ＴＦＴ基板１）の表示領域ＤＡの、ある特定の３つの画素におけるこれらの関係について規定した実施例である。
【００８９】
現在、液晶表示パネルに用いられるＴＦＴ基板１は、たとえば、１枚のマザーガラスから２面（２枚）のＴＦＴ基板１を切り出したり、４面（４枚）のＴＦＴ基板１を切り出したりして製造されている。
【００９０】
図１８は、１枚のマザーガラスから２枚のＴＦＴ基板を切り出す場合の導体膜の膜厚分布を示す模式平面図である。
【００９１】
１枚のマザーガラスから２枚のＴＦＴ基板１を切り出す、いわゆる２面取りの場合、図１８に示すように、マザーガラス８には、２個の、ＴＦＴ基板１として切り出す領域８０１，８０２がある。この２個の領域８０１，８０２にはそれぞれ、たとえば、１画素の構成が図３乃至図６に示したような構成のＴＦＴ基板１が形成される。そして、ＴＦＴ基板１を形成した後、マザーガラス８から２個の領域８０１，８０２を切り出して、液晶表示パネルを形成する。
【００９２】
このような２面取りの場合、たとえば、マザーガラス８の各領域８０１，８０２に走査信号線ＧＬを形成するための導体膜は、マザーガラス８の全面に形成される。このとき、マザーガラス８の全面に形成される導体膜の膜厚分布は、たとえば、図１８に示すように、マザーガラス８の中心Ｐを中心とする同心円で表すことができる。このとき、導体の膜厚は、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて徐々に薄くなっていく。また、映像信号線ＤＬなどの形成に用いる導体膜を形成したときにも、同様の膜厚分布になる。これは、導体膜を形成する際に、たとえば、スパッタリング法で成膜するためである。
【００９３】
また、マザーガラス８上に、たとえば、第１の絶縁層ＰＡＳ１の形成に用いる絶縁膜などを形成したときにも、その絶縁膜の膜厚分布は、導体膜の場合と同様の分布になる。これは、絶縁膜を形成する際に、たとえば、プラズマＣＶＤ法で成膜するためである。
【００９４】
図１９は、１枚のマザーガラスから４枚のＴＦＴ基板を切り出す場合の導体膜の膜厚分布を示す模式平面図である。
【００９５】
１枚のマザーガラスから４枚のＴＦＴ基板１を切り出す、いわゆる４面取りの場合、図１９に示すように、マザーガラス８には、４個の、ＴＦＴ基板１として切り出す領域８１１，８１２，８１３，８１４がある。この４個の領域８１１〜８１４にはそれぞれ、たとえば、１画素の構成が図３乃至図６に示したような構成のＴＦＴ基板１が形成される。そして、ＴＦＴ基板１を形成した後、マザーガラス８から４個の領域８１１〜８１４を切り出して、液晶表示パネルを形成する。
【００９６】
このような４面取りの場合も、たとえば、マザーガラス８の４個の領域８１１〜８１４に、走査信号線ＧＬを形成するための導体膜や、第１の絶縁層ＰＡＳ１を形成するための絶縁膜などは、マザーガラス８の全面に形成（成膜）される。そのため、導体膜や絶縁膜の膜厚分布は、たとえば、図１９に示すように、マザーガラス８の中心Ｐを中心とする同心円で表される。このとき、導体膜や絶縁膜の膜厚は、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて、徐々に薄くなっていく。
【００９７】
図２０は、１枚のマザーガラスから６枚のＴＦＴ基板を切り出す場合の導体膜の膜厚分布を示す模式平面図である。
【００９８】
１枚のマザーガラスから６枚のＴＦＴ基板１を切り出す、いわゆる６面取りの場合、図２０に示すように、マザーガラス８には、６個の、ＴＦＴ基板１として切り出す領域８２１，８２２，８２３，８２４，８２５，８２６がある。この６個の領域８２１〜８２６にはそれぞれ、たとえば、１画素の構成が図３乃至図６に示したような構成のＴＦＴ基板１が形成される。そして、ＴＦＴ基板１を形成した後、マザーガラス８から６個の領域８２１〜８２６を切り出して、液晶表示パネルを形成する。
【００９９】
このような６面取りの場合も、たとえば、マザーガラス８の６個の領域８２１〜８２６に走査信号線ＧＬを形成するための導体膜や、第１の絶縁層ＰＡＳ１を形成するための絶縁膜などは、マザーガラス８の全面に形成（成膜）される。そのため、導体膜や絶縁膜の膜厚分布は、たとえば、図２０に示すように、マザーガラス８の中心Ｐを中心とする同心円で表される。このとき、導体膜または絶縁膜の膜厚は、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて徐々に薄くなっていく。
【０１００】
図２１は、１枚のマザーガラスから１５枚のＴＦＴ基板を切り出す場合の導体膜の膜厚分布を示す模式図である。
【０１０１】
１枚のマザーガラスから１５枚のＴＦＴ基板１を切り出す、いわゆる１５面取りの場合、図２１に示すように、マザーガラス８には、１５個の、ＴＦＴ基板１として切り出す領域８３１，８３２，８３３，８３４，８３５，８３６，８３７，８３８，８３９，８４０，８４１，８４２，８４３，８４４，８４５がある。この１５個の領域８３１〜８４５にはそれぞれ、たとえば、１画素の構成が図３乃至図６に示したような構成のＴＦＴ基板１が形成される。そして、ＴＦＴ基板１を形成した後、マザーガラス８から１５個の領域８３１〜８４５を切り出して、液晶表示パネルを形成する。
【０１０２】
このような１５面取りの場合も、たとえば、マザーガラス８の１５個の領域８３１〜８４５に走査信号線ＧＬを形成するための導体膜や、第１の絶縁層ＰＡＳ１を形成するための絶縁膜などは、マザーガラス８の全面に形成（成膜）される。そのため、導体膜や絶縁膜の膜厚分布は、たとえば、図２１に示すように、マザーガラス８の中心Ｐを中心とする同心円で表される。このとき、導体膜や絶縁膜の膜厚は、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて徐々に薄くなっていく。
【０１０３】
ここで、図１８乃至図２１に示したように、１枚のマザーガラス８から多面取りを行う場合に切り出される各領域、つまり１枚のＴＦＴ基板１が形成される領域における導体膜や絶縁膜の膜厚分布は、以下の４つのパターンに分類されることがわかる。
【０１０４】
１つめのパターンは、導体膜または絶縁膜の膜厚の分布が、図１８に示した領域８０１，８０２、図２１に示した領域８３７，８３９のようになるパターンである。この１つめのパターンの特徴について、図２２を用いて説明する。
【０１０５】
図２２は、１つめのパターンの膜厚分布における特定の３箇所の選択例を説明するための模式平面図である。
【０１０６】
導体膜や絶縁膜の膜厚分布の１つめのパターンを説明するにあたって、図２２に示すように、２面取りの場合におけるマザーガラス８の１つの領域８０１を例に挙げる。図２２において、ＧＬ１，ＧＬＭは、表示領域の最も外側に配置されている走査信号線を示しており、ＤＬ１，ＤＬＮは、表示領域の最も外側に配置されている映像信号線を示している。つまり、この２本の走査信号線ＧＬ１，ＧＬＭと、２本の映像信号線ＤＬ１，ＤＬＮに囲まれた領域が、本発明でいうところの表示領域ＤＡになる。そして、この表示領域ＤＡには、図示していない複数本の走査信号線と、表示領域ＤＡの中央部に配置された映像信号線ＤＬｖおよび図示していない複数本の映像信号線が配置されている。
【０１０７】
１つめのパターンでは、領域８０１の表示領域の最も外側に配置される２本の走査信号線のうち、マザーガラス８の中心Ｐに近いほうの走査信号線ＧＬＭと、映像信号線ＤＬｖが立体的に交差する点Ｃ１の近傍にある１つの画素を第１の画素とする。また、前記走査信号線ＧＬＭと、表示領域の最も外側に配置された２本の映像信号線のうちの１本の映像信号線ＤＬ１が立体的に交差する点Ｃ２の近傍にある１つの画素を第２の画素とする。また、前記映像信号線ＤＬ１と、表示領域の最外側に配置されたもう一方の走査信号線ＧＬ１が立体的に交差する点Ｃ３の近傍にある１つの画素を第３の画素とする。
【０１０８】
このとき、第１の画素、第２の画素、第３の画素の位置関係は、別の言い方をすれば、第１の画素は表示領域の１つの辺（第１の辺）の中心の近傍にあり、第２の画素は表示領域の前記第１の辺と他の辺（第２の辺）が接続する角部の近傍にあり、第３の画素は表示領域の前記第２の辺と、前記第１の辺と対向する辺（第３の辺）が接続する角部の近傍にあると言える。
【０１０９】
この１つめのパターンにおいて、マザーガラス８の表面に、たとえば、第１の絶縁層ＰＡＳ１や第２の絶縁膜ＰＡＳ２を形成すると、その膜厚分布は、マザーガラス８の中心Ｐに近いほど厚く、中心Ｐから遠ざかるにつれて薄くなる。つまり、点Ｃ１の近傍にある第１の画素における第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の膜厚の総厚をＰＡＳＤ１、点Ｃ２の近傍にある第２の画素における第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の膜厚の総厚をＰＡＳＤ２、点Ｃ３の近傍にある第３の画素における第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の膜厚の総厚をＰＡＳＤ３とすれば、各画素がある領域における絶縁層の総厚の関係はＰＡＳＤ１＞ＰＡＳＤ２＞ＰＡＳＤ３になる。
【０１１０】
また、本発明のＴＦＴ基板１は、実施例１で説明したように、画素電極と走査信号線、または画素電極と保持容量線の重畳領域の面積は、画素電極と走査信号線または保持容量線の間に介在する絶縁層が薄い場合は面積が狭く、厚い場合は面積が大きくなるように形成する。そのため、第１の画素における画素電極と走査信号線の重畳領域の面積をＳ１、第２の画素における画素電極と走査信号線の重畳面積をＳ２、第３の画素における画素電極と走査信号線が重なる領域の面積をＳ３とすれば、各画素における画素領域と走査信号線の重畳領域の面積の関係はＳ１＞Ｓ２＞Ｓ３になっていることが望ましい。
【０１１１】
なお、実施例１で説明したように、第１の画素、第２の画素、第３の画素の絶縁層の総厚の関係がＰＡＳＤ１＞ＰＡＳＤ２＞ＰＡＳＤ３であれば、画素領域と走査信号線の重畳領域の面積の関係はＳ１＞Ｓ２＞Ｓ３になるということは必ずしも言えないが、その逆、すなわち、第１の画素、第２の画素、第３の画素における画素領域と走査信号線の重畳領域の面積の関係がＳ１＞Ｓ２＞Ｓ３であれば、絶縁層の総厚の関係はＰＡＳＤ１＞ＰＡＳＤ２＞ＰＡＳＤ３になる。これが、１つめのパターンにおける画素電極と走査信号線または保持容量線の重畳領域の面積と、介在する絶縁層の膜厚の関係である。
【０１１２】
なお、図２２には、１つめのパターンの例として２面取りの場合を挙げているが、図２１に示した１５面取りの場合における領域８３７，８３９も、同様の関係（特徴）を持つことはもちろんである。
【０１１３】
このような関係を持つ液晶表示パネルでは、各画素領域に形成される保持容量のばらつきによる画質のばらつきを低減することが可能となる。
【０１１４】
次に、２つめのパターンを説明する。２つめのパターンは、導体膜または絶縁膜の膜厚分布が、図２０に示した領域８２２，８２５、図２１に示した領域８３２，８３５，８４１，８４４のようになるパターンである。この２つめのパターンの特徴について、図２３を用いて説明する。
【０１１５】
図２３は、２つめのパターンの膜厚分布における特定の３箇所の選択例を説明するための模式平面図である。
【０１１６】
導体膜や絶縁膜の膜厚分布の２つめのパターンを説明するにあたっては、図２３に示すように、６面取りの場合におけるマザーガラス８の１つの領域８２２を例に挙げる。図２３において、ＧＬ１，ＧＬＭは、表示領域の最も外側に配置されている走査信号線を示しており、ＤＬ１，ＤＬＮは、表示領域の最も外側に配置されている映像信号線を示している。つまり、この２本の走査信号線ＧＬ１，ＧＬＭと、２本の映像信号線ＤＬ１，ＤＬＮに囲まれた領域が、本発明でいうところの表示領域ＤＡになる。そして、この表示領域ＤＡには、表示領域の中央部に配置された走査信号線ＧＬｕおよび図示していない複数本の走査信号線、図示していない複数本の映像信号線が配置されている。
【０１１７】
２つめのパターンでは、領域８２２の表示領域の最も外側に配置される２本の映像信号線のうち、マザーガラス８の中心Ｐに近いほうの映像信号線ＤＬＮと、走査信号線ＧＬｕが立体的に交差する点Ｃ１の近傍にある１つの画素を第１の画素とする。また、前記映像信号線ＤＬＮと、表示領域の最も外側に配置された２本の走査信号線のうちの１本の走査信号線ＧＬＭが立体的に交差する点Ｃ２の近傍にある１つの画素を第２の画素とする。また、前記走査信号線ＧＬＭと、表示領域の最も外側に配置されたもう一方の映像信号線ＤＬ１が立体的に交差する点Ｃ３の近傍にある１つの画素を第３の画素とする。
【０１１８】
このとき、第１の画素、第２の画素、第３の画素の位置関係は、別の言い方をすれば、第１の画素は表示領域の１つの辺（第１の辺）の中心の近傍にあり、第２の画素は表示領域の前記第１の辺と他の辺（第２の辺）が接続する角部の近傍にあり、第３の画素は表示領域の前記第２の辺と、前記第１の辺と対向する辺（第３の辺）が接続する角部の近傍にあると言える。
【０１１９】
この２つめのパターンにおいて、マザーガラス８の表面に、たとえば、第１の絶縁層ＰＡＳ１や第２の絶縁層ＰＡＳ２を形成すると、その膜厚分布は、マザーガラス８の中心Ｐに近いほど厚く、中心Ｐから遠ざかるにつれて薄くなる。つまり、点Ｃ１の近傍にある第１の画素における第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の膜厚の総厚をＰＡＳＤ１、点Ｃ２の近傍にある第２の画素における第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の膜厚の総厚をＰＡＳＤ２、点Ｃ３の近傍にある第３の画素における第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の膜厚の総厚をＰＡＳＤ３とすれば、各画素がある領域における絶縁層の総厚の関係はＰＡＳＤ１＞ＰＡＳＤ２＞ＰＡＳＤ３になる。
【０１２０】
また、本発明のＴＦＴ基板１は、実施例１で説明したように、画素電極と走査信号線、または画素電極と保持容量線が平面の重畳領域の面積は、画素電極と走査信号線または保持容量線の間に介在する絶縁層が薄い場合は面積が狭く、厚い場合は面積が大きくなるように形成する。そのため、第１の画素における画素電極と走査信号線の重畳領域の面積をＳ１、第２の画素における画素電極と走査信号線の重畳領域の面積をＳ２、第３の画素における画素電極と走査信号線の重畳領域の面積をＳ３とすれば、各画素における画素領域と走査信号線の重畳領域の面積の関係はＳ１＞Ｓ２＞Ｓ３になっていることが望ましい。
【０１２１】
なお、実施例１で説明したように、第１の画素、第２の画素、第３の画素の絶縁層の総厚の関係がＰＡＳＤ１＞ＰＡＳＤ２＞ＰＡＳＤ３であれば、画素領域と走査信号線の重畳領域の面積の関係はＳ１＞Ｓ２＞Ｓ３になるということは必ずしも言えないが、その逆、すなわち、第１の画素、第２の画素、第３の画素における画素領域と走査信号線の重畳領域の面積の関係がＳ１＞Ｓ２＞Ｓ３であれば、絶縁層の総厚の関係はＰＡＳＤ１＞ＰＡＳＤ２＞ＰＡＳＤ３になる。これが、２つめのパターンにおける画素電極と走査信号線または保持容量線の重畳領域の面積と、介在する絶縁層の膜厚の関係である。
【０１２２】
なお、図２３には、２つめのパターンの例として６面取りの場合を挙げているが、図２１に示した１５面取りの場合における領域８３２，８３５，８４１，８４４も、同様の関係（特徴）を持つことはもちろんである。
【０１２３】
このような関係を持つ液晶表示パネルでは、各画素に形成される保持容量のばらつきによる画質のばらつきを低減することが可能となる。
【０１２４】
次に、３つめのパターンを説明する。３つめのパターンは、導体膜または絶縁膜の膜厚の分布が、図１９に示した領域８１１，８１２，８１３，８１４、図２０に示した領域８２１，８２３，８２４，８２６、図２１に示した領域８３１，８３３，８３４，８３６，８４０，８４２，８４３，８４５のようになるパターンである。この３つめのパターンの特徴について、図２４を用いて説明する。
【０１２５】
図２４は、３つめのパターンの膜厚分布における特定の３箇所の選択例を説明するための模式平面図である。
【０１２６】
導体膜や絶縁膜の膜厚分布の３つめのパターンを説明するにあたっては、図２４に示すように、４面取りの場合におけるマザーガラス８の１つの領域８１１を例に挙げる。図２４において、ＧＬ１，ＧＬＭは、表示領域における最外に配置されている走査信号線を示しており、ＤＬ１，ＤＬＮは、表示領域における最外に配置されている映像信号線を示している。つまり、この２本の走査信号線ＧＬ１，ＧＬＭと、２本の映像信号線ＤＬ１，ＤＬＮに囲まれた領域が、本発明でいうところの表示領域となる。そして、この表示領域には、図示していない複数本の走査信号線、図示していない複数本の映像信号線が配置されている。
【０１２７】
３つめのパターンでは、領域７１１内の表示領域の最外側に配置される２本の走査信号線および２本の映像信号線のうち、マザーガラス８の中心Ｐに近いほうの走査信号線ＧＬＭと映像信号線ＤＬＮが立体的に交差する点Ｃ１の近傍にある１つの画素を第１の画素とする。また、前記走査信号線ＧＬＭと、もう一方の最外側の映像信号線ＤＬ１が立体的に交差する点Ｃ２の近傍にある１つの画素を第２の画素とする。また、前記映像信号線ＤＬ１と、もう一方の最外側の走査信号線ＧＬ１が立体的に交差する点Ｃ３の近傍にある１つの画素を第３の画素とする。
【０１２８】
このとき、第１の画素、第２の画素、第３の画素の位置関係は、別の言い方をすれば、第１の画素は表示領域の２つの辺（第１の辺と第２の辺）が接続する角部の近傍にあり、第２の画素は前記第１の辺と、前記第２の辺に対向する第３の辺が接続する角部の近傍にあり、第３の画素は前記第３の辺と、前記第１の辺に対向する第４の辺が接続する角部の近傍にあると言える。
【０１２９】
この３つめのパターンにおいて、マザーガラス８の表面に、たとえば、第１の絶縁層ＰＡＳ１や第２の絶縁膜ＰＡＳ２を形成すると、その膜厚分布は、マザーガラス８の中心Ｐに近いほど厚く、中心Ｐから遠ざかるにつれて薄くなる。つまり、点Ｃ１の近傍にある第１の画素における第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の膜厚の総厚をＰＡＳＤ１、点Ｃ２の近傍にある第２の画素における第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の膜厚の総厚をＰＡＳＤ２、点Ｃ３の近傍にある第３の画素における第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の膜厚の総厚をＰＡＳＤ３とすれば、各画素がある領域における絶縁層の総厚の関係はＰＡＳＤ１＞ＰＡＳＤ２＞ＰＡＳＤ３になる。
【０１３０】
また、本発明のＴＦＴ基板１は、実施例１で説明したように、画素電極と走査信号線、または画素電極と保持容量線の重畳領域の面積は、画素電極と走査信号線または保持容量線の間に介在する絶縁層が薄い場合は面積が狭く、厚い場合は面積が大きくなるように形成する。そのため、第１の画素における画素電極と走査信号線の重畳領域の面積をＳ１、第２の画素における画素電極と走査信号線の重畳面積をＳ２、第３の画素における画素電極と走査信号線が重なる領域の面積をＳ３とすれば、各画素における画素領域と走査信号線の重畳領域の面積の関係はＳ１＞Ｓ２＞Ｓ３になっていることが望ましい。
【０１３１】
なお、実施例１で説明したように、第１の画素、第２の画素、第３の画素の絶縁層の総厚の関係がＰＡＳＤ１＞ＰＡＳＤ２＞ＰＡＳＤ３であれば、画素領域と走査信号線の重畳領域の面積の関係はＳ１＞Ｓ２＞Ｓ３になるということは必ずしも言えないが、その逆、すなわち、第１の画素、第２の画素、第３の画素における画素領域と走査信号線の重畳領域の面積の関係がＳ１＞Ｓ２＞Ｓ３であれば、絶縁層の総厚の関係はＰＡＳＤ１＞ＰＡＳＤ２＞ＰＡＳＤ３になる。これが、３つめのパターンにおける画素電極と走査信号線または保持容量線の重畳領域の面積と、介在する絶縁層の膜厚の関係である。
【０１３２】
また、図２４には、３つめのパターンの例として４面取りの場合の１つの領域８１１を挙げているが、４面取りの場合、残りの領域８１２〜８１４も、同様の関係（特徴）を持つ。また、４面取りの場合に限らず、図２０に示した６面取りの場合における領域８２１，８２３，８２４，８２６、図２１に示した１５面取りの場合における領域８３１，８３３，８３４，８３６，８４０，８４２，８４３，８４５も、同様の関係（特徴）を持つことはもちろんである。
【０１３３】
このような関係の表示パネルでは、各画素に形成される保持容量のばらつきによる画質のばらつきを低減することが可能となる。
【０１３４】
最後に、４つめのパターンを説明する。４つめのパターンは、導体膜や絶縁膜の膜厚の分布が、図２１に示した領域８３８のようになるパターンである。この４つめのパターンの特徴について、図２５を用いて説明する。
【０１３５】
図２５は、４つめのパターンの膜厚分布および特定の３箇所の選択例を説明するための模式図である。
【０１３６】
導体膜や絶縁膜の膜厚分布の４つめのパターンを説明するにあたっては、図２５に示すように、１５面取りの場合におけるマザーガラス８の１つの領域８３８を例に挙げる。図２５において、ＧＬ１，ＧＬＭは、表示領域の最外に配置されている走査信号線を示しており、ＤＬ１，ＤＬＮは、表示領域の最外に配置されている映像信号線を示している。つまり、この２本の走査信号線ＧＬ１，ＧＬＭと、２本の映像信号線ＤＬ１，ＤＬＮに囲まれた領域が、本発明でいうところの表示領域となる。そして、この表示領域には、表示領域の中央部に配置された走査信号線ＧＬｕ、同じく表示領域の中央部に走査信号線ＧＬｕと立体的に交差するように配置された映像信号線ＤＬｖのほか、図示していない複数本の走査信号線および複数本の映像信号線が配置されている。
【０１３７】
４つめのパターンでは、領域８３８の表示領域の中心、すなわち走査信号線ＧＬｕと映像信号線ＤＬｖが立体的に交差する点Ｃ１の近傍にある１つの画素を第１の画素、前記映像信号線ＤＬｖと、表示領域の一方の最外側に配置される走査信号線ＧＬＭが立体的に交差する点Ｃ２の近傍にある１つの画素を第２の画素とする。また、前記走査信号線ＧＬＭと、表示領域の一方の最外側に配置される映像信号線ＤＬ１が立体的に交差する点Ｃ３の近傍にある１つの画素を第３の画素とする。
【０１３８】
このとき、第１の画素、第２の画素、第３の画素の位置関係は、別の言い方をすれば、第１の画素は表示領域の中心またはその近傍にあり、第２の画素は表示領域の１つの辺（第１の辺）の中心の近傍にあり、第３の画素は前記第１の辺と他の辺（第２の辺）が接続する角部の近傍にあると言える。
【０１３９】
この４つめのパターンにおいて、マザーガラス８の表面に、たとえば、第１の絶縁層ＰＡＳ１や第２の絶縁膜ＰＡＳ２を形成すると、その膜厚分布は、マザーガラス８の中心Ｐに近いほど厚く、中心Ｐから遠ざかるにつれて薄くなる。つまり、点Ｃ１の近傍にある第１の画素における第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の膜厚の総厚をＰＡＳＤ１、点Ｃ２の近傍にある第２の画素における第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の膜厚の総厚をＰＡＳＤ２、点Ｃ３の近傍にある第３の画素における第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２の膜厚の総厚をＰＡＳＤ３とすれば、各画素がある領域における絶縁層の総厚の関係はＰＡＳＤ１＞ＰＡＳＤ２＞ＰＡＳＤ３になる。
【０１４０】
また、本発明のＴＦＴ基板１は、実施例１で説明したように、画素電極と走査信号線、または画素電極と保持容量線の重畳領域の面積は、画素電極と走査信号線または保持容量線の間に介在する絶縁層が薄い場合は面積が狭く、厚い場合は面積が大きくなるように形成する。そのため、第１の画素における画素電極と走査信号線の重畳領域の面積をＳ１、第２の画素における画素電極と走査信号線の重畳面積をＳ２、第３の画素における画素電極と走査信号線が重なる領域の面積をＳ３とすれば、各画素における画素領域と走査信号線の重畳領域の面積の関係はＳ１＞Ｓ２＞Ｓ３になっていることが望ましい。
【０１４１】
なお、実施例１で説明したように、第１の画素、第２の画素、第３の画素の絶縁層の総厚の関係がＰＡＳＤ１＞ＰＡＳＤ２＞ＰＡＳＤ３であれば、画素領域と走査信号線の重畳領域の面積の関係はＳ１＞Ｓ２＞Ｓ３になるということは必ずしも言えないが、その逆、すなわち、第１の画素、第２の画素、第３の画素における画素領域と走査信号線の重畳領域の面積の関係がＳ１＞Ｓ２＞Ｓ３であれば、絶縁層の総厚の関係はＰＡＳＤ１＞ＰＡＳＤ２＞ＰＡＳＤ３になる。これが、４つめのパターンにおける画素電極と走査信号線または保持容量線の重畳領域の面積と、介在する絶縁層の膜厚の関係である。
【０１４２】
また、図２５に示した例では、映像信号線ＤＬｖと走査信号線ＧＬＭが立体的に交差する点Ｃ２の近傍にある１つの画素を第２の画素としたが、これに限らず、たとえば、走査信号線ＧＬｕと映像信号線ＤＬ１が立体的に交差する点Ｃ４の近傍にある１つの画素を第２の画素とした場合も、上記のような関係が成り立つことはもちろんである。
【０１４３】
なお、図２５には、４つめのパターンの例として１５面取りの場合の１つの領域８３８を挙げているが、１５面取りに限らず、たとえば、３面×３面の９面取りの場合の中央の領域などでも、同様の関係（特徴）を持つことはもちろんである。
【０１４４】
このような関係の表示パネルでは、各画素に形成される保持容量のばらつきによる画質のばらつきを低減することが可能となる。
【０１４５】
なお、実施例２で説明したような関係を有する表示パネルは、実施例１で説明した方法と同様の方法で製造することができる。
【０１４６】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【０１４７】
たとえば、前記実施例では、液晶表示装置を例に挙げ、液晶表示パネルのＴＦＴ基板１の構成について説明したが、本発明は、液晶表示装置に限らず、他の表示装置に適用することも可能である。つまり、図３乃至図６に示したようなＴＦＴ基板１と同等の構成であり、かつ同様の動作原理で映像や画像を表示する表示パネルを有する表示装置であれば、本発明を適用することで、画質むらの少ない表示装置を、低コストで製造することができる。そのような表示装置としては、たとえば、有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）を用いた自発光型の表示パネルを有する表示装置がある。
【図面の簡単な説明】
【０１４８】
【図１】実施例１の液晶表示パネルの模式平面図である。
【図２】図１に示したＡ−Ａ’線における模式断面図である。
【図３】図１に示した表示領域におけるＴＦＴ基板の１画素の構成例を示す模式平面図である。
【図４】図３に示したＢ−Ｂ’線における模式断面図である。
【図５】図３に示したＣ−Ｃ’線における模式断面図である。
【図６】図３に示したＤ−Ｄ’線における模式断面図である。
【図７】実施例１の液晶表示パネルにおける２つの画素の選択例を示す模式平面図である。
【図８】ガラス基板に成膜した薄膜の、図７に示したＥ−Ｅ’線における膜厚分布の一例を示す模式断面図である。
【図９】画素電極を形成する工程の、図７に示した２つの画素における絶縁層の膜厚の関係の一例を示す模式断面図である。
【図１０】図７に示した２つの画素における画素電極と走査信号線の重畳領域の面積の関係の一例を示す模式平面図である。
【図１１】図１０に示したＦ−Ｆ’線およびＧ−Ｇ’線における模式断面図を横に並べて示した図である。
【図１２】実施例１の液晶表示パネルにおける２つの画素の別の選択例を示す模式平面図である。
【図１３】実施例１の液晶表示パネルにおける２つの画素の別の選択例を示す模式平面図である。
【図１４】実施例１の液晶表示パネルにおける２つの画素の別の選択例を示す模式平面図である。
【図１５】実施例１の液晶表示パネルに用いるＴＦＴ基板の製造方法の一例を示すフロー図である。
【図１６】走査信号線の平面寸法の測定方法を説明するための模式断面図である。
【図１７】実施例１のＴＦＴ基板の１画素の別の構成例を説明するための模式平面図である。
【図１８】１枚のマザーガラスから２枚のＴＦＴ基板を切り出す場合の導体膜の膜厚分布を示す模式平面図である。
【図１９】１枚のマザーガラスから４枚のＴＦＴ基板を切り出す場合の導体膜の膜厚分布を示す模式平面図である。
【図２０】１枚のマザーガラスから６枚のＴＦＴ基板を切り出す場合の導体膜の膜厚分布を示す模式平面図である。
【図２１】１枚のマザーガラスから１５枚のＴＦＴ基板を切り出す場合の導体膜の膜厚分布を示す模式図である。
【図２２】１つめのパターンの膜厚分布における特定の３箇所の選択例を説明するための模式平面図である。
【図２３】２つめのパターンの膜厚分布における特定の３箇所の選択例を説明するための模式平面図である。
【図２４】３つめのパターンの膜厚分布における特定の３箇所の選択例を説明するための模式平面図である。
【図２５】４つめのパターンの膜厚分布および特定の３箇所の選択例を説明するための模式図である。
【符号の説明】
【０１４９】
１…基板（ＴＦＴ基板）
２…基板（対向基板）
３…液晶材料
４…シール材
５Ａ，５Ｂ…偏光板
６Ａ…薄膜
６Ｂ…透明導体膜
８…マザーガラス
ＳＵＢ…ガラス基板
ＧＬ１，ＧＬｍ−１，ＧＬｍ，ＧＬｍ＋１，ＧＬｕ−１，ＧＬｕ，ＧＬＭ，ＧＬ…走査信号線
ＤＬ１，ＤＬｎ，ＤＬｎ＋１，ＤＬｖ，ＤＬＮ，ＤＬＶ＋１，ＤＬ…映像信号線
ＳＣＨ…半導体層（チャネル層）
ＳＤ１…ドレイン電極
ＳＤ２…ソース電極
ＰＡＳ１…第１の絶縁層
ＰＡＳ２…第２の絶縁層
ＰＸ…画素電極
ＣＳＴ１，ＣＳＴ２…保持容量
ＳＴＬｍ…保持容量線
【図１】
2008129550.tif 000003
【図２】
2008129550.tif 000004
【図３】
2008129550.tif 000005
【図４】
2008129550.tif 000006
【図５】
2008129550.tif 000007
【図６】
2008129550.tif 000008
【図７】
2008129550.tif 000009
【図８】
2008129550.tif 000010
【図９】
2008129550.tif 000011
【図１０】
2008129550.tif 000012
【図１１】
2008129550.tif 000013
【図１２】
2008129550.tif 000014
【図１３】
2008129550.tif 000015
【図１４】
2008129550.tif 000016
【図１５】
2008129550.tif 000017
【図１６】
2008129550.tif 000018
【図１７】
2008129550.tif 000019
【図１８】
2008129550.tif 000020
【図１９】
2008129550.tif 000021
【図２０】
2008129550.tif 000022
【図２１】
2008129550.tif 000023
【図２２】
2008129550.tif 000024
【図２３】
2008129550.tif 000025
【図２４】
2008129550.tif 000026
【図２５】
2008129550.tif 000027