(57)【要約】【課題】ソフトスタート機能を有しても生じるオーバーシュートを抑えることが可能なスイッチングレギレータを提供することを目的とする。【解決手段】スイッチング素子３５のオン、オフにより入力電圧Ｖｉｎを昇圧させる電圧変換回路３１と、起動すると徐々に上昇する電圧Ｖｄｔｃを出力する電圧出力回路３２と、電圧Ｖｄｔｃの上昇に伴ってデューティが徐々に大きくなるパルス信号Ｓ１及び出力電圧Ｖｏｕｔと目標電圧Ｖｔとの差分Ｖｄがゼロに近づくに従ってデューティが徐々に小さくなるパルス信号Ｓ２を生成し、パルス信号Ｓ１とパルス信号Ｓ２とのＡＮＤ演算の結果を制御信号Ｓｃとしてスイッチング素子３５へ出力する制御回路３３と、出力電圧Ｖｏｕｔが目標電圧Ｖｔに達していない場合、電圧Ｖｄｔｃを上昇前の電圧に戻すリセット回路２とを備えてスイッチングレギレータ１を構成する。【選択図】図１
2008072789.tif 000002
【特許請求の範囲】
【請求項１】
入力される制御信号に基づいてオン、オフするスイッチング素子を備え、そのスイッチング素子のオン、オフにより入力電圧を昇圧または降圧させる電圧変換回路と、
当該スイッチングレギレータが起動すると徐々に上昇または下降する電圧を出力する電圧出力回路と、
前記電圧出力回路から出力される電圧の上昇または下降に伴ってデューティが徐々に大きくなる第１のパルス信号を生成すると共に、前記電圧変換回路の出力電圧と目標電圧との差分がゼロに近づくに従ってデューティが徐々に小さくなる第２のパルス信号を生成し、前記第１のパルス信号と前記第２のパルス信号とのＡＮＤ演算の結果を前記スイッチング素子の制御信号として出力する制御回路と、
当該スイッチングレギレータが起動してから前記電圧変換回路の出力電圧が前記目標電圧に達していない場合、前記電圧出力回路から出力される電圧を上昇前または下降前の元の電圧に戻すリセット回路と、
を備えることを特徴とするスイッチングレギレータ。
【請求項２】
請求項１に記載のスイッチングレギレータであって、
前記リセット回路は、前記電圧変換回路の出力電圧が前記所定電圧よりも低い電圧に達したと判断することにより、前記電圧変換回路の出力電圧が前記所定電圧になったと判断する、
ことを特徴とするスイッチングレギレータ。
【請求項３】
請求項１に記載のスイッチングレギレータであって、
前記リセット回路は、当該スイッチングレギレータの起動から予め設定した時間に達したと判断することにより、前記電圧変換回路の出力電圧が前記所定電圧になったと判断する、
ことを特徴とするスイッチングレギレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子のオン、オフにより入力電圧を昇圧または降圧するスイッチングレギレータに関する。
【背景技術】
【０００２】
一般的なスイッチングレギレータにおいて、フィードバックした出力電圧及び目標電圧に基づいてＰＩ制御のゲインや位相を調整し出力電圧を目標電圧に保つものがある。
しかしながら、このような構成のスイッチングレギレータでは、フィードバック系の回路内に存在する信号遅延の為に、起動時に出力電圧が目標電圧を超えてしまう可能性がある。また、起動時に出力電圧が目標電圧を超える部分（オーバーシュート）が大きい場合では、使用部品の耐圧もそのオーバーシュートに合わせて高くする必要があり、体格やコストの面で不利になるという問題がある。
【０００３】
そこで、従来では、フィードバック系のＰＩ制御のゲインと位相を調整することで応答性を良くし、オーバーシュートを抑制する方法を取るものがある。
しかしながら、フィードバック系をアナログ回路で構成する場合では、ＰＩ制御のゲインや位相が起動後でも同じ値になるため、起動後の出力電圧が不安定になってしまい最悪発振してしまう可能性がある。
【０００４】
そこで、従来では、スイッチングレギレータが起動してから出力電圧が目標電圧になるまでスイッチング素子に入力される制御信号のデューティを徐々に大きくしていく機能、いわゆる、ソフトスタート機能をスイッチングレギレータに備えることにより、出力電圧が目標電圧になるまでスイッチング素子の制御信号のデューティを小さく絞りオーバーシュートを抑えるものがある。（例えば、特許文献１参照）
図３は、ソフトスタート機能を有する既存のスイッチングレギレータを示す図である。
【０００５】
図３に示すスイッチングレギレータ３０は、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに昇圧させる電圧変換回路３１と、スイッチングレギレータ３０が起動すると入力される基準電圧ＶＲＥＦにより徐々に上昇する電圧Ｖｄｔｃを出力する電圧出力回路３２と、出力電圧Ｖｏｕｔ及び電圧Ｖｄｔｃに基づいて電圧変換回路３１の動作を制御する制御回路３３とを備えて構成されている。
【０００６】
上記電圧変換回路３１は、コイル３４と、スイッチング素子（図３に示す例ではｎｐｎバイポーラトランジスタ）３５と、ダイオード３６と、コンデンサ３７とを備えて構成されている。すなわち、コイル３４の一方端は入力電圧Ｖｉｎのハイサイドに接続され、コイル３４の他方端はスイッチング素子３５のコレクタ端子及びダイオード３６のアノード端子に接続されている。また、スイッチング素子３５のエミッタ端子はグランドに接続されている。また、コンデンサ３７の一方端はダイオード３６のカソードに接続され、コンデンサ３７の他方端はグランドに接続されている。コンデンサ３７にかかる電圧が出力電圧Ｖｏｕｔになる。
【０００７】
上記電圧出力回路３２は、一方端が基準電圧ＶＲＥＦのハイサイドに接続される抵抗３８と、一方端が抵抗３８の他方端に接続されると共に他方端がグランドに接続されるコンデンサ３９とを備えて構成されている。抵抗３８とコンデンサ３９との間の電圧Ｖｄｔｃは、制御回路３３に入力される。スイッチングレギレータ３０が起動すると、コンデンサ３９の充電が開始され電圧Ｖｄｔｃが徐々に上昇していく。
【０００８】
上記制御回路３３は、スイッチング素子３５のベース端子へ制御信号Ｓｃを出力してスイッチング素子３５をオン、オフさせることにより、コイル３４に蓄積されたエネルギーはダイオード３６を介してコンデンサ３７に放出させている。コンデンサ３７にかかる出力電圧Ｖｏｕｔは、制御信号Ｓｃのデューティにより制御され、制御信号Ｓｃのデューティは、出力電圧Ｖｏｕｔ及び出力電圧Ｖｄｔｃに基づいて制御される。
【０００９】
図４は、制御信号Ｓｃを生成する際の制御回路３３の内部で発生する各信号のタイミングチャートを示す図である。
図４に示すように、制御回路３３の内部では、不図示の三角波生成部により、三角波Ｓｔが生成される。
【００１０】
また、制御回路３３の内部では、不図示の第１のパルス信号生成部により、入力される電圧Ｖｄｔｃと三角波Ｓｔとの比較結果に応じたパルス信号Ｓ１が生成される。図４に示す例では、パルス信号Ｓ１は、電圧Ｖｄｔｃが三角波Ｓｔよりも大きいときハイレベルになり、電圧Ｖｄｔｃが三角波Ｓｔよりも小さいときローレベルになっている。
【００１１】
また、制御回路３３の内部では、不図示の差分演算部により、入力される出力電圧Ｖｏｕｔと目標電圧Ｖｔとの差分Ｖｄが演算される。
また、制御回路３３の内部では、不図示の第２のパルス信号生成部により、差分Ｖｄと三角波Ｓｔとの比較結果に応じたパルス信号Ｓ２が生成される。すなわち、図４に示す例では、パルス信号Ｓ２は、差分Ｖｄが三角波Ｓｔよりも大きいときハイレベルになり、差分Ｖｄが三角波Ｓｔよりも小さいときローレベルになっている。
【００１２】
また、制御回路３３の内部では、不図示のＡＮＤ演算部により、パルス信号Ｓ１とパルス信号Ｓ２とのＡＮＤ演算が行われ、その演算結果が制御信号Ｓｃとして出力される。
これにより、スイッチングレギレータ３０は、図４に示すように、スイッチングレギレータ３０が起動してから出力電圧Ｖｏｕｔが目標電圧Ｖｔになるまでの間、制御信号Ｓｃのデューティを徐々に大きくさせることができオーバーシュートを抑えることができる。
【特許文献１】特開２００４−１８０４６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、スイッチングレギレータ３０では、上述したように、制御回路３３内で出力電圧Ｖｏｕｔに遅れが生じてしまうため、制御回路３３内で演算された差分Ｖｄ（図４に示す実線の差分Ｖｄ）が実際の出力電圧Ｖｏｕｔと目標電圧Ｖｔとの差分Ｖｄ（図４に示す破線の差分Ｖｄ）よりも遅れが生じてしまう。そのため、出力電圧Ｖｏｕｔが目標電圧Ｖｔに達しても制御信号Ｓｃのデューティがゼロにならず、やはりオーバーシュートが生じる可能性があるという問題がある。
【００１４】
そこで、本発明では、ソフトスタート機能を有しても生じるオーバーシュートを抑えることが可能なスイッチングレギレータを提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明のスイッチングレギレータは、入力される制御信号に基づいてオン、オフするスイッチング素子を備え、そのスイッチング素子のオン、オフにより入力電圧を昇圧または降圧させる電圧変換回路と、当該スイッチングレギレータが起動すると徐々に上昇または下降する電圧を出力する電圧出力回路と、前記電圧出力回路から出力される電圧の上昇または下降に伴ってデューティが徐々に大きくなる第１のパルス信号を生成すると共に、前記電圧変換回路の出力電圧と目標電圧との差分がゼロに近づくに従ってデューティが徐々に小さくなる第２のパルス信号を生成し、前記第１のパルス信号と前記第２のパルス信号とのＡＮＤ演算の結果を前記スイッチング素子の制御信号として出力する制御回路と、当該スイッチングレギレータが起動してから前記電圧変換回路の出力電圧が前記目標電圧に達していない場合、前記電圧出力回路から出力される電圧を上昇前または下降前の元の電圧に戻すリセット回路とを備える。
【００１６】
これにより、本発明のスイッチングレギレータは、電圧変換回路の出力電圧が目標電圧に達していないときにソフトスタート機能をリセットしていることになるため、上述のように、ソフトスタート機能を単に有するスイッチングレギレータに比べて、スイッチングレギレータの出力電圧が目標電圧に近づいたときの制御信号のデューティをさらに小さく絞ることができ、ソフトスタート機能を有しても生じるオーバーシュートを抑えることができる。
【００１７】
また、上記リセット回路は、前記電圧変換回路の出力電圧が前記所定電圧よりも低い電圧に達したと判断することにより、前記電圧変換回路の出力電圧が前記所定電圧になったと判断するように構成してもよい。
【００１８】
また、上記リセット回路は、当該スイッチングレギレータの起動から予め設定した時間に達したと判断することにより、前記電圧変換回路の出力電圧が前記所定電圧になったと判断するように構成してもよい。
【発明の効果】
【００１９】
本発明によれば、ソフトスタート機能を有するスイッチングレギレータにおいて、オーバーシュートを抑えることができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の実施形態のスイッチングレギレータを示す図である。なお、図３に示す構成と同じ構成には同じ符号を付している。
【００２１】
図１に示すスイッチングレギレータ１は、電圧変換回路３１と、電圧出力回路３２と、制御回路３３と、リセット回路２とを備えて構成されている。なお、電圧変換回路３１は、昇圧コンバータであるが、降圧コンバータに構成してもよい。また、電圧変換回路３１は、トランスを使った絶縁型プッシュプルコンバータに構成してもよい。
【００２２】
上記リセット回路２は、コンデンサ３９に並列に接続されるスイッチ３と、リセット制御信号Ｓｒをスイッチ３へ出力しスイッチ３のオン、オフを制御するスイッチ制御回路４とを備えて構成されている。
【００２３】
上記スイッチ制御回路４は、スイッチングレギレータ１が起動してから出力電圧Ｖｏｕｔが目標電圧Ｖｔに達していない場合、スイッチ３をある一定期間オンさせるリセット制御信号Ｓｒを出力する。上記「達していない」とは、「下回る（＜）」や「以下（≦）」も含むものとする。
【００２４】
例えば、スイッチ制御回路４は、スイッチングレギレータ１が起動してから出力電圧Ｖｏｕｔが目標電圧Ｖｔ以下である所定電圧Ｖ１になると、スイッチ３をある一定期間オンさせるリセット制御信号Ｓｒを出力する。また、スイッチ制御回路４は、出力電圧Ｖｏｕｔが所定電圧Ｖ１になっていないとき、スイッチ３をオフさせるリセット制御信号Ｓｒを出力するものとする。
【００２５】
なお、上記所定電圧Ｖ１は、コンデンサ３７の容量、抵抗３８及びコンデンサ３９の時定数、三角波Ｓｔの周波数、入力電圧Ｖｉｎ、目標電圧Ｖｔなどを考慮して出力電圧Ｖｏｕｔのオーバーシュートを十分に抑えることが可能な値に設定されているものとする。
【００２６】
また、上記一定期間は、スイッチ３がオンしてコンデンサ３９に蓄積された電荷が十分に放電されるために必要な時間に設定されているものとする。
また、スイッチ制御回路４は、例えば、出力電圧Ｖｏｕｔが所定電圧Ｖ１よりも低い電圧に達したときハイレベルになるコンパレータを備え、そのコンパレータの出力信号とそのコンパレータの出力信号の遅延信号との排他的論理和をリセット制御信号Ｓｒとして出力するように構成してもよい。なお、上記所定電圧Ｖ１よりも低い電圧とは、例えば、その電圧に出力電圧Ｖｏｕｔが達したときに出力電圧Ｖｏｕｔと所定電圧Ｖ１とが等しくなるように設定されているものとする。上記「達した」とは、「超える（＞）」や「以上（≧）」も含むものとする。後述の「達した」も同様である。
【００２７】
また、スイッチ制御回路４は、例えば、タイマなどを使用してスイッチングレギレータ１の起動から予め設定した時間に達したと判断することにより、出力電圧Ｖｏｕｔが所定電圧Ｖ１になったと判断し、そのタイミングで短パルスのリセット制御信号Ｓｒを出力するように構成してもよい。
【００２８】
図２は、本実施形態のスイッチングレギレータ１における制御回路３３の内部で発生する各信号のタイミングチャートを示す図である。なお、スイッチングレギレータ１における制御回路３３に備えられる不図示の三角波生成部、第１のパルス信号生成部、差分演算部、第２のパルス信号生成部、及びＡＮＤ演算部のそれぞれの動作は図４で説明した動作と同じであるため説明を省略する。
【００２９】
図２に示すように、電圧Ｖｄｔｃは、スイッチングレギレータ１が起動すると徐々に上昇し、出力電圧Ｖｏｕｔが所定電圧Ｖ１になると（図２に示す破線Ａのタイミング）上昇前の電圧に戻り、その後再び徐々に上昇していく。そのため、パルス信号Ｓ１のデューティは、スイッチングレギレータ１が起動してから出力電圧Ｖｏｕｔが所定電圧Ｖ１になるまで徐々に大きくなり、出力電圧Ｖｏｕｔが所定電圧Ｖ１になるとゼロになり、その後再び徐々に大きくなっていく。これにより、制御信号Ｓｃのデューティは、スイッチングレギレータ１が起動すると徐々に大きくなっていき、出力電圧Ｖｏｕｔが所定電圧Ｖ１になるとゼロになり、その後再び徐々に大きくなっていく。すなわち、本実施形態のスイッチングレギレータ１は、出力電圧Ｖｏｕｔが所定電圧Ｖ１になったときにソフトスタート機能をリセットしている。上記「徐々に」とは、「連続的に」、「段階的に」、またはこれらの組み合わせの意味を含むものとする。後述の「徐々に」も同様である。
【００３０】
従って、本実施形態のスイッチングレギレータ１は、上述のように、ソフトスタート機能を単に有するスイッチングレギレータ３０に比べて、出力電圧Ｖｏｕｔが目標電圧Ｖｔに近づいたときの制御信号Ｓｃのデューティをさらに小さく絞ることができ、オーバーシュートを抑えることができる。すなわち、本実施形態のスイッチングレギレータ１では、オーバーシュートを生じさせる制御信号Ｓｃのデューティがソフトスタート機能のリセットにより十分に小さく絞られているため、ソフトスタート機能を有しても生じるオーバーシュートを抑えることができる。これにより、本実施形態のスイッチングレギレータ１は、高耐圧の高価な部品を使用せずに構成することができる。
【００３１】
なお、上記実施形態では、スイッチングレギレータ１の起動後に徐々に上昇する電圧Ｖｄｔｃと三角波Ｓｔとの比較結果に基づいてパルス信号Ｓ１を生成する構成であるが、スイッチングレギレータ１の起動後に徐々に下降する電圧Ｖｄｔｃと三角波Ｓｔの反転信号との比較結果に基づいてパルス信号Ｓ１を生成するように構成してもよい。この場合、スイッチングレギレータ１の起動後に電圧Ｖｄｔｃが徐々に下降するように電圧出力回路３２の構成を変更する必要がある。また、出力電圧Ｖｏｕｔが所定電圧Ｖ１になると、電圧Ｖｄｔｃが下降前の元の電圧に戻るようにリセット回路２の構成を変更する必要がある。また、パルス信号Ｓ２を生成する際、差分Ｖｄ及び三角波Ｓｔをそれぞれ反転する必要がある。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態のスイッチングレギレータを示す図である。
【図２】本実施形態のスイッチングレギレータにおける制御回路の内部で発生する各信号のタイミングチャートを示す図である。
【図３】既存のスイッチングレギレータを示す図である。
【図４】既存のスイッチングレギレータにおける制御回路の内部で発生する各信号のタイミングチャートを示す図である。
【符号の説明】
【００３３】
１  スイッチングレギレータ
２  リセット回路
３  スイッチ
４  スイッチ制御回路
３０  スイッチングレギレータ
３１  電圧変換回路
３２  電圧出力回路
３３  制御回路
３４  コイル
３５  スイッチング素子
３６  ダイオード
３７  コンデンサ
３８  抵抗
３９  コンデンサ
Ｓ１  パルス信号（第１のパルス信号）
Ｓ２  パルス信号（第２のパルス信号）
【図１】
2008072789.tif 000003
【図２】
2008072789.tif 000004
【図３】
2008072789.tif 000005
【図４】
2008072789.tif 000006