(57)【要約】【課題】プロセッサからの命令フェッチ動作により、処理時間及び電力を消費している。特に、プロセッサが搭載されるチップと別のチップのメモリ中にプログラムが搭載されている場合、その影響が顕著である。【解決手段】中央演算処理装置１０５の命令を、各動作ごとに拡張可能にする。拡張した命令は、その時点で頻繁に実行される一連の手続きを、手続き処理保持バッファメモリ１１４にまとめ、拡張命令制御ブロックによる制御下にて一度の命令フェッチ動作で、複数の所望の処理を実施可能とする。【選択図】図１
2008129851.tif 000002
【特許請求の範囲】
【請求項１】
演算や判断等の命令を実行する中央演算処理装置と、
前記中央演算処理装置に対する命令の集合であるプログラムを収めているメモリと、
前記中央演算処理装置の命令を動作中に新たに定義するための定義手段と、
前記中央演算処理装置の中で事前に定義されている命令を複数組み合わせ一連の手続きとして記録できる命令群定義メモリとを備え、
前記定義手段にて新たに定義された命令を実行することにより、前記命令群定義メモリに記録されている一連の手続きを実行することを特徴とする演算処理装置。
【請求項２】
請求項１記載の演算処理装置において、
前記一連の手続きを複数種類分だけ前記命令群定義メモリに収めることが可能であることを特徴とする演算処理装置。
【請求項３】
請求項１又は２に記載の演算処理装置において、
前記一連の手続きを前記命令群定義メモリに前記中央演算処理装置自身が書き込むことを特徴とする演算処理装置。
【請求項４】
請求項１又は２に記載の演算処理装置において、
前記一連の手続きは、周辺装置からの割り込み信号を起点として事前に定義されたアドレスから命令最適化装置により前記命令群定義メモリに書き込まれることを特徴とする演算処理装置。
【請求項５】
請求項１〜４のいずれか１項に記載の演算処理装置において、
前記命令群定義メモリの内容を、単一の命令を用いて定義可能であることを特徴とする演算処理装置。
【請求項６】
演算や判断等の命令を実行する中央演算処理装置と、
前記中央演算処理装置に対する命令の集合であるプログラムを収めているメモリと、
前記中央演算処理装置の命令を動作中に新たに定義するための定義手段と、
前記新たに定義された命令の演算処理内容を記録する演算処理内容定義メモリとを備え、
前記定義手段にて新たに定義された命令を実行することにより、前記中央演算処理装置内に存在する演算処理回路を組み合わせて所望の演算処理を実行することを特徴とする演算処理装置。
【請求項７】
請求項６記載の演算処理装置において、
前記演算処理内容を複数種類分だけ前記演算処理内容定義メモリに収めることが可能であることを特徴とする演算処理装置。
【請求項８】
請求項６又は７に記載の演算処理装置において、
前記演算処理内容を前記演算処理内容定義メモリに前記中央演算処理装置自身が書き込むことを特徴とする演算処理装置。
【請求項９】
請求項６又は７に記載の演算処理装置において、
前記演算処理内容は、周辺装置からの割り込み信号を起点として事前に定義されたアドレスから命令最適化装置により前記演算処理内容定義メモリに書き込まれることを特徴とする演算処理装置。
【請求項１０】
請求項６〜９のいずれか１項に記載の演算処理装置において、
前記演算処理内容定義メモリの内容を、単一の命令を用いて定義可能であることを特徴とする演算処理装置。
【請求項１１】
演算や判断等の命令を実行する中央演算処理装置と、
前記中央演算処理装置に対する命令の集合であるプログラムを収めているメモリと、
前記中央演算処理装置の命令を動作中に新たに定義するための定義手段と、
新たに定義された命令の演算処理内容を記録する演算処理内容定義メモリと、
命令を複数組み合わせ一連の手続きとして記録できる命令群定義メモリとを備え、
前記定義手段にて新たに定義された命令を実行することにより、前記命令群定義メモリに記録されている一連の手続きを実行し、また前記命令群定義メモリに記録されているメモリ中に新たに定義された演算処理内容であった場合は前記中央演算処理装置内の演算処理回路を組み合わせて所望の演算処理を実行することを特徴とする演算処理装置。
【請求項１２】
請求項１１記載の演算処理装置において、
前記演算処理内容定義メモリと前記命令群定義メモリとの少なくとも一方の内容を、単一の命令を用いて定義可能であることを特徴とする演算処理装置。
【請求項１３】
請求項１〜１２のいずれか１項に記載の演算処理装置を搭載したシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算処理内容を最適化できる演算処理装置に関し、特にポータブル機器を対象とした組み込み機器として有効な演算処理装置に関するものである。
【背景技術】
【０００２】
ある従来技術によれば、ＤＳＰの演算処理性能を生かしつつ、ＤＳＰで実行する数値演算処理のプログラムを容易に開発できる（特許文献１参照）。
【特許文献１】特開平２−６７６０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
組み込みシステムにおいては、中央演算処理装置はプログラムを実行してシステムの演算、制御等を行っている。中央演算処理装置は、プログラムを実行するために、プログラムを構成する要素たる命令をフラッシュメモリ等のメモリからフェッチ動作を行い読み出す必要がある。
【０００４】
通常、中央演算処理装置とフラッシュメモリ等のメモリは、同一の半導体チップ上に存在しないため外部ＩＯを通じたアクセスとなる。外部ＩＯを通じたアクセスは、同一半導体チップ内部のアクセスと比べ、電圧や静電容量の違いから速度が遅く、なおかつ消費電力が多い。
【０００５】
また、中央演算処理装置は汎用的なものであって、各々の組み込みシステムに最適化されることはまれである。そのため、各々の組み込みシステムにおいては、中央演算処理装置の備える汎用的な命令を複数組み合わせ、所望の処理を実行している。
【課題を解決するための手段】
【０００６】
本発明によれば、中央演算処理装置に命令の内容を定義するメモリを持たせ、新たに命令を定義し、一度の定義された新たな命令を実行することで、既存の命令を複数合わせた一連の処理を実施可能にする。
【０００７】
また、演算内容に関しても定義し、中央演算処理装置に備える演算処理資源を使用して新たに演算処理内容を定義可能にする。
【発明の効果】
【０００８】
本発明によれば、新たに命令を定義し、一度の命令を実行することにより一連の処理を実施可能であるため、命令フェッチの回数が減少し、実行速度を改善し、消費電力を低減できる。
【０００９】
また、中央演算処理装置に備える演算処理資源を使用して、各組み込みシステムに適した命令を定義することにより、既存の命令を組み合わせることなく所望の処理を実行するため、命令フェッチの回数が減少し、実行速度を改善し、消費電力を低減できる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら、本発明の実施形態を詳細に説明する。
【００１１】
《第１の実施形態》
図１は、本発明を適用した中央演算処理装置を含むシステムＬＳＩを適用した画像音声処理システムである。本システムは、システムＬＳＩ１０１とフラッシュメモリ１０２とモニタ１０３とスピーカ１０４とからなり、フラッシュメモリ１０２に予め書き込まれている音声付映像データを再生するビデオ再生装置である。
【００１２】
フラッシュメモリ１０２には、システムＬＳＩ１０１に収められている中央演算処理装置１０５で実行する命令の集合体であるプログラムと、音声付映像データと、本発明に利用する拡張命令制御ブロック１１３の一連の手続きの定義とが含まれている。
【００１３】
スピーカ１０４は、システムＬＳＩ１０１から出力する電気信号を音声に変換する。モニタ１０３は、システムＬＳＩ１０１から出力する電気信号を映像に変換する。
【００１４】
なお、フラッシュメモリ１０２は、システムＬＳＩ１０１の外部に接続されているため、システムＬＳＩ１０１内部と比べアクセスに際してより多くの時間と電力を消費する。
【００１５】
システムＬＳＩ１０１は、本発明を適用した音声処理装置１１と映像処理装置１０と中央演算処理装置１０５とを含む。音声処理装置１１は、中央演算処理装置１０５からの指示に応じて音声データをスピーカ１０４にて再生できる音声信号に変換する。映像処理装置１０は、中央演算処理装置１０５からの指示に応じて映像データをモニタ１０３にて表示できる映像信号に変換する。
【００１６】
中央演算処理装置１０５は、命令読み出しブロック１０６、命令判断ブロック１０７、命令実行ブロック１０８、レジスタ書き込みブロック１０９、レジスタロードストアブロック１１０、バスインタフェースブロック１１１、レジスタブロック１１２、拡張命令制御ブロック１１３、手続き処理保持バッファメモリ１１４からなる。
【００１７】
命令読み出しブロック１０６は、中央演算処理装置１０５が動作するにあたり必要な命令を読み出す役割を担う。また、拡張命令制御ブロック１１３から転送されてきた命令を次の命令判断ブロック１０７へ転送する役割を更に備える。
【００１８】
命令判断ブロック１０７は、命令の種類を判断し、なすべき処理内容を命令実行ブロック１０８へ伝達する役割を担う。また、命令判断ブロック１０７は、予め定義された拡張命令と判断した場合、拡張命令制御ブロック１１３に実行を要請する機能を更に備える。
【００１９】
命令実行ブロック１０８は、命令判断ブロック１０７により指示された処理内容を実行する役割を担う。
【００２０】
レジスタ書き込みブロック１０９は、命令実行ブロック１０８により実行された処理内容をレジスタブロック１１２中のレジスタに書き込む機能を備える。また、レジスタ書き込みブロック１０９は、拡張命令制御ブロック１１３の内部に存在する設定レジスタにも値を書き込み可能である。なお、この設定レジスタに関しては、後ほど別の図を用いて説明する。更に、レジスタ書き込みブロック１０９を通じて手続き処理保持バッファメモリ１１４へも書き込みが可能である。
【００２１】
レジスタロードストアブロック１１０は、中央演算処理装置１０５外部に存在するメモリ空間と中央演算処理装置１０５内部のレジスタとの間でデータを読み出し及び書き込みを実行する機能を備える。
【００２２】
バスインタフェースブロック１１１は、中央演算処理装置１０５外部とのインタフェース機能を備える。
【００２３】
レジスタブロック１１２は、中央演算処理装置１０５にて実行する処理に必要な一時的なデータ保管機能を備える。
【００２４】
拡張命令制御ブロック１１３は、命令判断ブロック１０７より要請された拡張命令を判断し、手続き処理保持バッファメモリ１１４に予め記録されている複数の命令を順番に命令読み出しブロック１０６に転送する機能を備える。
【００２５】
手続き処理保持バッファメモリ１１４は、所望の一連の手続きを保持し拡張命令制御ブロック１１３の求めに応じ順番に出力する機能を備える。また、一連の手続きを１つの組み合わせとし、複数の手続きを各々別個に登録可能である。また、手続き処理保持バッファメモリ１１４は、中央演算処理装置１０５が実行するプログラムによって読み書き可能であり、また中央演算処理装置１０５が事前に備えている、ある命令を実行することによりフラッシュメモリ１０２の事前に定義された領域から一連の手続きを読み出し、手続き処理保持バッファメモリ１１４に書き込むことが可能である。更に、手続き処理保持バッファメモリ１１４は、音声処理装置１１又は映像処理装置１０から中央演算処理装置１０５に割り込みがかかると、拡張命令制御ブロック１１３がかけられた割り込みに応じて適切な内容をフラッシュメモリ１０２の事前に定義された領域から読み出す。
【００２６】
図２は、レジスタブロック１１２の構造を表記した図面である。本実施形態のレジスタブロック１１２は、８個の記録領域を持つ。それぞれの記録領域は、ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈと名前がつけられており、名前を指定することにより特定が可能である。また、それぞれの記録領域は常時読み出し可能である。
【００２７】
図３は、本実施形態にて適用される命令セットのうち本発明の説明に必要な命令を示している。次に、各行の内容をそれぞれ説明する。
【００２８】
第１行に示されている内容は、演算命令に関するものである。図２に記載のレジスタブロック１１２の任意の記録領域の中から１つを選んでＲＥＧ１，ＲＥＧ２，ＲＥＧ３を選択し、加算、減算、乗算を実施可能である。ＲＥＧ１，ＲＥＧ２，ＲＥＧ３は、図２で示された８個の記録領域のいずれでも指定可能であり、ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈのいずれかが命令により適用される。すなわち、ａ＋ｂ＝＞ｃという命令の場合、記録領域ａと記録領域ｂとの加算の結果を記録領域ｃに書き込む。
【００２９】
第２行に示されている内容は、ストア命令に関するものである。図２に記載のレジスタブロック１１２の任意の記録領域の中から１つを選んでＲＥＧ１，ＲＥＧ２を選択し、ＲＥＧ１に指定されている図２で示された８個の記録領域のいずれかの内容を、ＲＥＧ２で指定された図２で示された８個の記録領域のいずれかに保管されているアドレスの示すメモリの領域にデータをストアする。
【００３０】
第３行に示されている内容は、ロード命令に関するものである。図２に記載のレジスタブロック１１２の任意の記録領域の中から１つを選んでＲＥＧ１，ＲＥＧ２を選択し、ＲＥＧ１で指定された図２で示された８個の記録領域のいずれかに保管されているアドレスにあるデータを、ＲＥＧ２に指定されている図２で示された８個の記録領域のいずれかにロードする。
【００３１】
第４行に示されている内容は、０書き込み命令に関するものである。この命令は、ストア命令と振る舞いが似ているが、書き込む値が固定値の０であるところが異なる。すなわち、図２に記載のレジスタブロック１１２の任意の記録領域の中から１つを選んでＲＥＧ１を選択し、ＲＥＧ１で指定された図２で示された８個の記録領域のいずれかに保管されているアドレスに、０を書き込む。
【００３２】
図４は、本実施形態における手続き処理保持バッファメモリ１１４の内容を示している。本実施形態においては手続き処理保持バッファメモリ１１４にて、２つの拡張命令が定義可能である。図４では、拡張命令ＥＸＴ＿１として、まずｂ＊ｃ＝＞ｂを実行し、次にａ＋ｂ＝＞ｂ、最後にｂ−ｄ＝＞ａを実行する一連の手続きが規定されている。また、拡張命令ＥＸＴ＿２として、まずａ＋ａ＝＞ａを実行し、次にａ＋ｂ＝＞ａ、最後にａ＋ｃ＝＞ａを実行する一連の手続きが規定されている。
【００３３】
ＥＸＴ＿１命令を実行すると、手続き処理保持バッファメモリ１１４に規定されている順番に命令が実行され、結果的に（ａ＋（ｂ＊ｃ））−ｄの結果がａに代入されることになる。同様にＥＸＴ＿２命令を実行すると、ａ＋ａ＋ｂ＋ｃの結果がａに代入されることになる。よって、一度の拡張命令の実行により、通常単一の命令ではこなせない複雑な処理が実行されることになる。
【００３４】
なお、この手続き処理保持バッファメモリ１１４の内容自体は、中央演算処理装置１０５によって書き込みが可能である。
【００３５】
図５は、拡張命令制御ブロック１１３の内部構造を示したものである。拡張命令制御ブロック１１３は、割り込み信号制御ブロック２０１と、音声処理拡張命令制御ブロック２０２と、映像処理拡張命令制御ブロック２０３と、拡張命令運営ブロック２０４と、拡張命令デコードブロック２０５とからなる。
【００３６】
音声処理拡張命令制御ブロック２０２及び映像処理拡張命令制御ブロック２０３には、設定レジスタを備えている。この設定レジスタが、図１に係る説明にて後ほど説明するとした設定レジスタである。
【００３７】
音声処理拡張命令制御ブロック２０２では、音声処理装置１１からの割り込みが発生したときに利用したい拡張命令の内容が存在しているアドレスの先頭アドレスが記録される設定レジスタを備えている。本実施形態においては２つの拡張命令をサポートしているため、２つの先頭アドレスを備えている。
【００３８】
映像処理拡張命令制御ブロック２０３においては、音声処理拡張命令制御ブロック２０２と同様に映像処理装置１０からの割り込みが発生した時に利用したい拡張命令の内容が存在しているアドレスの先頭アドレスが記録される設定レジスタを備え、音声処理拡張命令制御ブロック２０２と同様の動作を行う。
【００３９】
拡張命令デコードブロック２０５は、拡張命令であるＥＸＴ＿１又はＥＸＴ＿２が発行された場合に、拡張命令運営ブロック２０４に通知する。
【００４０】
拡張命令運営ブロック２０４は、拡張命令が発行されると、手続き処理保持バッファメモリ１１４から命令を読み出し、命令読み出しブロック１０６に送り込む。
【００４１】
割り込み信号制御ブロック２０１には、割り込み信号が音声処理装置１１と映像処理装置１０からそれぞれ１本ずつ、合計２本接続されており、割り込み信号制御ブロック２０１は、発生した割り込み要因が何であるかを、拡張命令運営ブロック２０４に通知する。
【００４２】
拡張命令運営ブロック２０４は、割り込みを通知されると要因にあわせた、図６を用いて後に説明するＤＥＦＩＮＥ＿ＥＸＴ１命令又はＤＥＦＩＮＥ＿ＥＸＴ２命令を発行し、拡張命令を割り込み要因にあわせた定義に変更する。
【００４３】
図６は、本実施形態の中央演算処理装置１０５の備える拡張命令定義のための命令である。ＤＥＦＩＮＥ＿ＥＸＴ１命令とＤＥＦＩＮＥ＿ＥＸＴ２命令とが存在し、ＴＡＲＧＥＴとして拡張命令制御ブロック１１３の備える音声処理拡張命令制御ブロック２０２又は映像処理拡張命令制御ブロック２０３の備える設定レジスタを指定可能である。
【００４４】
例えば、ＤＥＦＩＮＥ＿ＥＸＴ１を実行すると、ＴＡＲＧＥＴとして指定されているアドレスから順番にＥＸＴ１命令の定義を読み出し、拡張命令ＥＸＴ１を定義する。これにより、単一の命令で拡張命令の定義を実施が可能となっている。なお、ＤＥＦＩＮＥ＿ＥＸＴ２は、拡張命令ＥＸＴ２が対象である以外はＤＥＦＩＮＥ＿ＥＸＴ１と同様である。
【００４５】
上記のように構成される演算処理装置において、電源投入による起動からビデオ再生までを例を挙げて動作を説明する。
【００４６】
まず、中央演算処理装置１０５は、電源投入されると、フラッシュメモリ１０２から起動プログラムを読み出す。起動プログラムの中では、音声処理装置１１と映像処理装置１０や、中央演算処理装置１０５の初期化が行われ、更に手続き処理保持バッファメモリ１１４に図４に示されている命令を定義する。電源投入直後に表示される起動画像に対し画像処理を実施する際に、この拡張命令を利用してより少ない命令で画像処理を実施することが可能である。
【００４７】
起動プログラムが実行完了すると、中央演算処理装置１０５はビデオデータを読み出し、映像処理装置１０及び音声処理装置１１にビデオデータに含まれる映像データ及び音声データをそれぞれ書き込み、ビデオを再生する。ビデオデータは、あるアルゴリズムにより情報圧縮されており、再生には情報解凍処理を必要とする。
【００４８】
ビデオデータは、事前に決定されている規格により定義されているパケット構造を持ち、多数のパケットの集合体として成り立っている。またパケットは、ヘッダと映像データ又は音声データとからなる。ヘッダには、映像データ又は音声データを情報解凍する際に必要となる情報が記述されている。
【００４９】
この際、映像処理装置１０及び音声処理装置１１はそれぞれ一定の処理を完了すると割り込みを中央演算処理装置１０５に通知する。中央演算処理装置１０５は、割り込みがどの装置からの割り込み信号かを判別し、その割り込みを発生した要因に合わせた処理を実行する。
【００５０】
仮に、映像処理装置１０が割り込みを発生した場合、中央演算処理装置１０５は映像処理装置１０に対し次のパケットのヘッダを書き込む必要がある。その際、１つの命令で、フラッシュメモリ１０２から中央演算処理装置１０５に３回ロード処理をする命令と、中央演算処理装置１０５から映像処理装置１０に対し３回ストアする命令とがあると、都合２命令で３ワード分のパケットのヘッダの書き込み処理が完了するため好ましい。そこで、拡張命令制御ブロック１１３に対し、フラッシュメモリ１０２内部の３回ロードする拡張命令と３回ストアする拡張命令との存在するアドレスを拡張命令制御ブロック１１３中の映像処理拡張命令制御ブロック２０３に含まれる設定レジスタに書き込み、映像処理装置１０からの割り込み信号が通知された場合に自動的に拡張命令を切り替えるようにする。
【００５１】
音声処理装置１１からの割り込みに関しても同様に、適した拡張命令を定義することが可能である。
【００５２】
このように構成することにより、少ない命令数で所望の処理を実行できるため、フラッシュメモリ１０２へのアクセス回数が減少し、より少ない電力消費でより高速に処理が実行可能である。また、命令数を減少できるためフラッシュメモリ１０２中のプログラムサイズを減少させることが可能である。
【００５３】
《第２の実施形態》
図７は、本発明を適用した中央演算処理装置を含むシステムＬＳＩを適用した画像音声処理システムである。本システムは、システムＬＳＩ１０１とフラッシュメモリ１０２とモニタ１０３とスピーカ１０４とからなり、フラッシュメモリ１０２に予め書き込まれている音声付映像データを再生するビデオ再生装置である。
【００５４】
第１の実施形態とは、拡張命令制御ブロック１１３及び命令実行ブロック１０８の内部構造と、手続き処理保持バッファメモリ１１４ではなく、演算処理内容定義メモリ１１５を備えるところが異なる。
【００５５】
演算処理内容定義メモリ１１５は、中央演算処理装置１０５が実行するプログラムによって読み書き可能であり、また中央演算処理装置１０５が事前に備えるある命令を実行することによりフラッシュメモリ１０２の事前に定義された領域から一連の手続きを読み出し、演算処理内容定義メモリ１１５に書き込むことが可能である。
【００５６】
図８は、命令実行ブロック１０８の内部構造を示す。命令実行ブロック１０８は、前段コネクションスイッチ３０１、後段コネクションスイッチ３０２、除算器３０３、乗算器３０４、シフタ３０５、ＡＬＵ３０６、接続デコード装置３０７からなる。
【００５７】
前段コネクションスイッチ３０１は、レジスタや、セレクタからの出力された処理対象データを、次の段に存在するＡＬＵ３０６等の実行ユニット群に接続デコード装置３０７からの指示通りに接続する。
【００５８】
後段コネクションスイッチ３０２は、前の段に存在するＡＬＵ３０６等の実行ユニット群の全ての出力からレジスタ書き込みブロック１０９に出力するもの、再度前段コネクションスイッチ３０１へ戻すもの、又はいずれへも出力しないものの選択を行い、接続デコード装置３０７からの指示通りに接続する。
【００５９】
除算器３０３は、除算を行う実行ユニットである。乗算器３０４は、乗算を行う実行ユニットである。シフタ３０５は、シフト演算を行う実行ユニットである。ＡＬＵ３０６は、除算、乗算、シフト演算を除く中央演算処理装置１０５の実行にかかわる機能を担う実行ユニットである。
【００６０】
接続デコード装置３０７は、命令判断ブロック１０７及び拡張命令制御ブロック１１３からの命令発行をデコードし、前段コネクションスイッチ３０１及び後段コネクションスイッチ３０２の接続を決定する。そのため、それぞれの実行ユニットを通る順番を自由に定義可能である。つまり、実行ユニットの組み合わせにて最適な命令を構築可能である。
【００６１】
図９を用いて、本実施形態における拡張命令制御ブロック１１３を説明する。図５で示された第１の実施形態との違いは、手続き処理保持バッファメモリ１１４ではなく、演算処理内容定義メモリ１１５が接続されている点である。また、拡張命令が、一連の手続きを定義するものではなく、命令実行ブロック１０８における接続情報であり、拡張命令実行時に接続情報を命令実行ブロック１０８に供給する。これらの点を除くと、割り込み時の処理等の振る舞いは第１の実施形態と変わらない。
【００６２】
以上のように構成することにより、実行したい処理に応じて命令の最適化が可能になり、より高い処理能力を実現可能である。また、複数の演算処理をまとめて実施可能であるため、より少ない命令で所望の処理が可能である。しかも、フラッシュメモリ１０２へのアクセス回数が減少し、より少ない電力消費でより高速に処理が実行可能である。また、命令数を減少できるためフラッシュメモリ１０２中のプログラムサイズを減少させることが可能である。
【００６３】
《第３の実施形態》
図１０は、本発明を適用した中央演算処理装置を含むシステムＬＳＩを適用した画像音声処理システムである。本システムは、システムＬＳＩ１０１とフラッシュメモリ１０２とモニタ１０３とスピーカ１０４とからなり、フラッシュメモリ１０２に予め書き込まれている音声付映像データを再生するビデオ再生装置である。
【００６４】
本システムの特徴は、第１の実施形態と第２の実施形態とを組み合わせたものである。すなわち、図１０では第１の実施形態である図１の構成に加えて、更に演算処理内容定義メモリ１１５を備える。
【００６５】
本実施形態では、第１の実施形態で用いられている拡張命令と、第２の実施形態で用いられている拡張命令とが定義可能である。
【００６６】
第１の実施形態で用いられている拡張命令をＥＸＴ＿１，ＥＸＴ＿２とし、第２の実施形態で用いられている拡張命令をＥＸＴ＿ａ，ＥＸＴ＿ｂと本実施形態では定義する。すなわち、一連の手続きを呼び出す拡張命令がＥＸＴ＿１，ＥＸＴ＿２であり、命令実行ブロック１０８の実行内容を定義する拡張命令がＥＸＴ＿ａ，ＥＸＴ＿ｂである。
【００６７】
ＥＸＴ＿１及びＥＸＴ＿２の定義内容は手続き処理保持バッファメモリ１１４に収められており、ＥＸＴ＿ａ及びＥＸＴ＿ｂの定義内容は演算処理内容定義メモリ１１５に収められている。ＥＸＴ＿１やＥＸＴ＿２にて定義される一連の手続きにて、ＥＸＴ＿ａ又はＥＸＴ＿ｂの実行を含めることが可能である。
【００６８】
ゆえに、第１及び第２の実施形態で説明されている内容よりも更に少ない命令数で所望の処理を実行できるため、フラッシュメモリ１０２へのアクセス回数がより減少し、少ない電力消費でより高速に処理が実行可能である。
【産業上の利用可能性】
【００６９】
以上説明してきたとおり、本発明は、プロセッサを搭載したシステム又はシステムＬＳＩに適しており、特に携帯型電子機器に最適である。
【図面の簡単な説明】
【００７０】
【図１】本発明の第１の実施形態における画像音声処理システムのブロック図である。
【図２】図１中のレジスタブロックの模式図である。
【図３】図１の画像音声処理システムにおける命令セットを示す図である。
【図４】図１中の手続き処理保持バッファメモリの模式図である。
【図５】図１中の拡張命令制御ブロックの内部構造を示すブロック図である。
【図６】図１の画像音声処理システムにおける拡張命令定義命令を示す図である。
【図７】本発明の第２の実施形態における画像音声処理システムのブロック図である。
【図８】図７中の命令実行ブロックの内部構造を示すブロック図である。
【図９】図７中の拡張命令制御ブロックの内部構造を示すブロック図である。
【図１０】本発明の第３の実施形態における画像音声処理システムのブロック図である。
【符号の説明】
【００７１】
１０  映像処理装置
１１  音声処理装置
１０１  システムＬＳＩ
１０２  フラッシュメモリ
１０３  モニタ
１０４  スピーカ
１０５  中央演算処理装置
１０６  命令読み出しブロック
１０７  命令判断ブロック
１０８  命令実行ブロック
１０９  レジスタ書き込みブロック
１１０  レジスタロードストアブロック
１１１  バスインタフェースブロック
１１２  レジスタブロック
１１３  拡張命令制御ブロック
１１４  手続き処理保持バッファメモリ
１１５  演算処理内容定義メモリ
２０１  割り込み信号制御ブロック
２０２  音声処理拡張命令制御ブロック
２０３  映像処理拡張命令制御ブロック
２０４  拡張命令運営ブロック
２０５  拡張命令デコードブロック
３０１  前段コネクションスイッチ
３０２  後段コネクションスイッチ
３０３  除算器
３０４  乗算器
３０５  シフタ
３０６  ＡＬＵ
３０７  接続デコード装置
【図１】
2008129851.tif 000003
【図２】
2008129851.tif 000004
【図３】
2008129851.tif 000005
【図４】
2008129851.tif 000006
【図５】
2008129851.tif 000007
【図６】
2008129851.tif 000008
【図７】
2008129851.tif 000009
【図８】
2008129851.tif 000010
【図９】
2008129851.tif 000011
【図１０】
2008129851.tif 000012