(57)【要約】【課題】接続端子の配列が互いに異なる複数種類のメモリカードまたはメモリスティックの製造において、製造歩留まりを低下させることなく、半導体チップを樹脂封止することのできる技術を提供する。【解決手段】半導体チップ２が搭載された面と反対側の面の窪みに２列に配置された複数の接続端子４が形成された基板を、半導体チップ２が搭載された面側に設置される上部金型５と、複数の接続端子４が形成された面側に設置され、常に周囲より突き出している第１突起部６ａと上下に可動できる第２突起部６ｂとが備わる下部金型６とにより挟み、窪みに形成された１列目および２列目の複数の接続端子４をそれぞれ第１突起部６ａおよび第２突起部６ｂにより支持した状態で、上部金型５と基板との間に樹脂３を注入して、基板上にある半導体チップ２を封止する。【選択図】図５
2008093916.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体チップが搭載された面と反対側の面の窪みに複数の接続端子が形成された基板を、前記半導体チップが搭載された面側に設置される第１金型と、前記複数の接続端子が形成された面側に設置され、第１突起部と第２突起部とが備わる第２金型とにより挟む工程と、
（ｂ）前記第１金型と前記基板との間に樹脂を注入することにより、前記基板上にある前記半導体チップを封止する工程とを有し、
前記基板が前記第１突起部の直上のみに前記複数の接続端子が形成された窪みを有する場合は、前記第２突起部の上面を周囲と同じ高さまたはそれよりも低くして、周囲より突き出した前記第１突起部により前記複数の接続端子を支持し、前記基板が前記第１および第２突起部の直上に前記複数の接続端子が形成された窪みを有する場合は、周囲より突き出した前記第１および第２突起部により前記複数の接続端子を支持することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、前記（ａ）工程および（ｂ）工程において、前記第１突起部は、常に周囲より突き出していることを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、前記第１突起部は、前記第２金型と一体であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項２記載の半導体装置の製造方法において、前記第１突起部は、前記第２金型にはめ込む端子受け台により構成されることを特徴とする半導体装置の製造方法。
【請求項５】
請求項２記載の半導体装置の製造方法において、前記第１突起部は上下に可動することを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、前記第２突起部は上下に可動することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、前記基板はコア材と、前記コア材の上面に形成された第１ソルダーレジストと、前記コア材の下面に形成された第２ソルダーレジストと、前記第２ソルダーレジストの表面に形成されたシルクとにより構成され、前記第２突起部は、前記第２ソルダーレジストの厚さと前記シルクの厚さとを合わせた高さまで上昇することを特徴とする半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法において、前記（ｂ）工程で前記半導体チップを封止した樹脂が前記複数の接続端子と平面的に重なることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１記載の半導体装置の製造方法において、前記第２突起部の上面のエッジ部分は丸み加工されていることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１記載の半導体装置の製造方法において、前記第１および第２突起部と前記複数の接続端子との間にフィルムが挟まれていることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１記載の半導体装置の製造方法において、前記半導体チップを封止することにより、メモリカードまたはメモリスティックが形成されることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、前記基板上には複数の前記半導体チップが搭載されており、前記半導体チップは、フラッシュメモリ、コントローラおよびＩＣカードを含むことを特徴とする半導体装置の製造方法。
【請求項１３】
（ａ）複数の基板を一体的に有するフレームを用意する工程と、
（ｂ）前記複数の基板のそれぞれに半導体チップを搭載する工程と、
（ｃ）前記複数の基板に搭載されたそれぞれの半導体チップを一括して樹脂封止する工程と、
（ｄ）前記複数の基板を前記フレームから切り出す工程と、
（ｅ）前記（ｄ）工程で切り出された個々の基板の樹脂封止面側にキャップを取り付ける工程とを備え、
前記（ｃ）工程は、
（ｃ１）前記半導体チップが搭載された面と反対側の面の窪みに複数の接続端子が形成された基板を、前記半導体チップが搭載された面側に設置される第１金型と、前記複数の接続端子が形成された面側に設置され、第１突起部と第２突起部とが備わる第２金型とにより挟む工程と、
（ｃ２）前記第１金型と前記基板との間に樹脂を注入することにより、前記基板上にある前記半導体チップを封止する工程とを有し、
前記基板が前記第１突起部の直上のみに前記複数の接続端子が形成された窪みを有する場合は、前記第２突起部の上面を周囲と同じ高さまたはそれよりも低くして、周囲より突き出した前記第１突起部により前記複数の接続端子を支持し、前記基板が前記第１および第２突起部の直上に前記複数の接続端子が形成された窪みを有する場合は、周囲より突き出した前記第１および第２突起部により前記複数の接続端子を支持することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、メモリカードまたはメモリスティックの製造において半導体チップを樹脂封止する工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば基板を上部金型と下部金型とで挟み、基板の凹部に形成されている接続端子を下部金型に設けられた突起部で支持することにより、上部金型のキャビティに樹脂が注入され、注入圧力が加わった場合であっても、基板の変形を防止して樹脂漏れを防止することのできる技術が特開２００３−３１８２１０号公報（特許文献１）に記載されている。
【特許文献１】特開２００３−３１８２１０号公報（段落［００２８］〜［００２９］、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
メモリカードにおける半導体チップの樹脂封止には、一般にトランスファモールド法が用いられている。トランスファモールド法とは、エポキシ樹脂を円筒状に圧縮し固めたタブレットを溶融して金型に注入し、さらに加熱、加圧して、予め金型に装填した基板のチップ搭載面にある半導体チップをエポキシ系樹脂により封止する方法である。
【０００４】
近年、メモリカードに搭載される半導体チップの高速化、高機能化および大容量化に伴って、サイズの大きい半導体チップまたは複数の半導体チップが使用されるようになり、メモリカードに占める半導体チップの割合が増加している。しかし、メモリカードの外形および接続端子（またはピン端子）の位置は、標準規格で統一されているため、自由に変更することができない。このため、基板のチップ搭載面では、基板のチップ搭載面と反対の裏面に配置された接続端子がある位置まで、エポキシ系樹脂による半導体チップの封止がなされている。
【０００５】
ところで、上記接続端子は、メモリカードと外部機器との接続に用いられるが、外部接続機器に装着または着脱する際における損傷を防止するため、周囲よりも４５〜７０μｍ程度窪んでいる凹部に形成されている。しかし、基板の凹部に接続端子を形成しているため、トランスファモールド法により基板のチップ搭載面にある半導体チップを封止すると、樹脂の注入圧力によって金型（下部金型）と接続端子との間に生じた隙間が変形し、基板の一部が下側に撓んでしまうので、金型（上部金型）と基板との間に隙間が生じてしまう。その結果、金型（上部金型）と基板との間に生じた隙間から樹脂が漏れる等の不良が発生する。また、半導体チップの占める割合が大きいため、接続端子と平面的に重なる位置まで基板のチップ搭載面において半導体チップの一部が占有しており、半導体装置の高機能化のために、半導体チップを薄くして複数の半導体チップをチップ搭載面に実装する場合には、樹脂の注入圧力によって基板の一部が下側に撓むことによりチップクラックが発生することもある。
【０００６】
このような樹脂漏れまたはチップクラック等の問題は、例えば前記特開２００３−３１８２１０号公報に開示されたように、基板の凹部に形成された接続端子を下部金型に設けられた突起部で支持する方法を採用することにより回避することができる。しかし、近年では、例えばセキュリティ機能を備えた半導体チップを搭載するなど、メモリカードのさらなる機能の向上に伴い、接続端子の本数が増加している。例えばＭＭＣ（Multi Media Card）メモリカードでは、現在、７本の接続端子が１例に並んだ基板と、１３本の接続端子がほぼ２列に並んだ基板とが用いられている。そこで、接続端子の本数または配列が互いに異なる複数種類のＭＭＣメモリカードに対しても、前述した半導体チップの樹脂封止工程における樹脂漏れまたはチップクラック等の問題を容易に回避することのできる対策が必要とされている。そのため、前記特開２００３−３１８２１０号公報に記載の方法の場合、メモリカードの接続端子の本数または配列に応じた突起部の数または形状が互いに異なる複数種類の金型を製造し、メモリカードの接続端子の本数または配列に応じた金型を、その使用の度ごとに樹脂封止装置に付け替えなくてはならず、スループットの低下が課題として残されている。
【０００７】
前述した半導体チップの樹脂封止工程における樹脂漏れ、チップクラック、そして製造歩留まり等の問題は、メモリカードのみならず、接続端子が複数列から成るメモリスティックの製造においても、同様に生じていると考えられる。
【０００８】
本発明の目的は、接続端子の配列が互いに異なる複数種類のメモリカードまたはメモリスティックの製造において、製造歩留まりを低下させることなく、半導体チップを樹脂封止することのできる技術を提供することにある。
【０００９】
本発明の他の目的は、接続端子の配列が互いに異なる複数種類のメモリカードまたはメモリスティックの製造において、スループットを低下させることなく、半導体チップを樹脂封止することのできる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明による半導体装置の製造方法は、半導体チップが搭載された面と反対側の面の窪みに複数の接続端子が形成された基板を、半導体チップが搭載された面側に設置される上部金型と、複数の接続端子が形成された面側に設置され、常に周囲より突き出している第１突起部と上下に可動できる第２突起部とが備わる下部金型とにより挟む工程と、上部金型と基板との間に樹脂を注入することにより、基板上にある半導体チップを封止する工程とを有し、基板が第１突起部の直上のみに複数の接続端子が形成された窪みを有する場合は、第２突起部の上面を周囲と同じ高さまたはそれよりも低くして、周囲より突き出した第１突起部により複数の接続端子を支持し、基板が第１および第２突起部の直上に複数の接続端子が形成された窪みを有する場合は、周囲より突き出した第１および第２突起部により複数の接続端子を支持するものである。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１４】
メモリカードまたはメモリスティックの製造工程の一つである半導体チップの樹脂封止工程において、接続端子の部分が変形することにより生ずる基板と上部金型との隙間が無くなり樹脂漏れが防止できるので、製造歩留まりを低下させることなく、半導体チップを樹脂封止することができる。また、接続端子の配列の数が互いに異なる複数種類の基板に対して同じ金型を用いることができるので、スループットを低下させることなく、半導体チップを樹脂封止することができる。
【発明を実施するための最良の形態】
【００１５】
本実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１６】
また、本実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１７】
また、本実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１８】
（実施の形態１）
本実施の形態１では、本願発明を１３本または７本の接続端子を備えるＭＭＣメモリカードの製造方法に適用した場合について説明する。
【００１９】
まず、本実施の形態１による１３本の接続端子が備わる基板上に搭載された半導体チップの樹脂封止工程について図１〜図１７を用いて説明する。
【００２０】
図１は、メモリカードＭＣ１を、基板１に搭載された半導体チップ２を樹脂３で封止した面側から見た図である。メモリカードＭＣ１としては、メモリカード自体を小型化したハーフサイズのメモリカードを例示している。
【００２１】
メモリカードＭＣ１の長軸方向の長さは、例えば約２４ｍｍであり、短軸方向の長さは、例えば約１８ｍｍである。また、厚さは、例えば約１．４ｍｍである。半導体チップ２は、基板１の片面に搭載されており、例えばフラッシュメモリ、ＩＣカードおよびコントローラ等である。樹脂３は、基板１上に搭載した半導体チップ２を封止しており、例えばエポキシ系の樹脂により構成されている。樹脂３により形成された封止体（樹脂封止体）の長軸方向の長さは、例えば約１９．８ｍｍ、短軸方向の長さは、例えば約１２．５ｍｍである。また、厚さは、例えば約０．６８ｍｍである。
【００２２】
図２は、メモリカードＭＣ１を、半導体チップ２を樹脂３で封止した面と反対の面側から見た図である。
【００２３】
図２に示すように、半導体チップ２を樹脂３で封止した面と反対の面には、複数本の接続端子４が形成されている。本実施の形態１では、１３本の接続端子４を例示しており、これら１３本の接続端子４は、基板１の長軸方向に沿ってほぼ２列に並んで配置されている。接続端子４は、携帯電話、ＰＤＡなどのモバイル機器を始め、ＰＣやデジタルＡＶ機能などのハードウエアとメモリカードＭＣ１とを接続するために設けられている。
【００２４】
図３は、メモリカードＭＣ１の基板１の長軸方向に沿った断面図を示す。図３（ａ）は１列目の接続端子４が形成された部分の断面図（例えば図２のＡ−Ａ′線に沿って切断した面）、図３（ｂ）は２列目の接続端子４が形成された部分の断面図（例えば図２のＢ−Ｂ′線に沿って切断した面）、図３（ｃ）は接続端子４が形成されていない部分の断面図（例えば図２のＣ−Ｃ′線に沿って切断した面）である。ここでは、メモリカードＭＣ１を外部機器に装着する際に、先に挿入される列の接続端子４を１列目の接続端子４とした。
【００２５】
基板１は、多層配線板からなるコア材１ａと、コア材１ａの上面（半導体チップ２が搭載される面）および下面（半導体チップ２が搭載される面と反対の面）に形成されたソルダーレジスト（第１および第２ソルダーレジスト）１ｂと、コア材１ａの下面に形成されたソルダーレジスト１ｂの表面をさらに覆うシルク１ｃとから構成される。ここで、ソルダーレジスト１ｂは、透明な素材から成るため、基板表面に形成された複数の配線（配線パターン）が透けて見えてしまうが、シルク１ｃを、ソルダーレジスト１ｂの表面を覆うように形成することで、複数の配線を隠すことが可能となる。ソルダーレジスト１ｂの厚さは、例えば約４０μｍ、シルク１ｃの厚さは、例えば約１０μｍである。そして、接続端子４が形成されている一定の領域は、外部機器との装着時または脱着時に生じる接続端子４の傷を防止するため、周囲の基板１の下面（シルク１ｃの表面）と比べて４５〜７０μｍ程度窪んでいる。言い換えると、接続端子４を露出するように形成されたソルダーレジスト１ｂおよびシルク１ｃは、接続端子４の表面よりも、その厚み分だけ下側（実装面側）に突出している。
【００２６】
図４および図５は、基板１上に搭載した半導体チップ２を、トランスファモールド法を使用して樹脂３により封止する様子を示す断面図である。図４は、基板１および金型の基板１の長軸方向に沿った断面図であり、図５は、基板１および金型の基板１の短軸方向に沿った断面図（例えば図２のＤ−Ｄ′線に沿って切断した面）である。また、図４（ａ）、（ｂ）および（ｃ）はそれぞれ前述した図３（ａ）、（ｂ）および（ｃ）に示した基板１の断面図に対応する箇所の断面図であり、見やすくするために上部金型（第１金型）５を記載せず、さらに基板１と下部金型（第２金型）６とを離して記載している。
【００２７】
基板１は、互いに対向する上部金型５および下部金型６によって挟まれている。上部金型５は、金型にカル５ａ、サブランナ５ｂ、ゲート５ｃおよびキャビティ５ｄが形成されている。ここで、キャビティ５ｄは、上部金型５と下部金型６とをクランプすることで規定される。カル５ａは、ブランジャで注入された樹脂３をサブランナ５ｂに分岐させるために金型に設けられた窪みである。サブランナ５ｂは、溶融した樹脂３をカル５ａからキャビティ５ｄに導くための経路を構成している。ゲート５ｃは、溶融した樹脂３をキャビティ５ｄに注入する注入口であり、キャビティ５ｄは、溶融した樹脂３を注入して、半導体チップ２を封止するためのものである。なお、図５では、便宜上基板１に接続端子４が形成されていない部分にサブランナ５ｂおよびゲート５ｃを記載したが、この位置に限定されるものではない。
【００２８】
下部金型６のうち、基板１に設けられた１列目の接続端子４の配置領域の直下部分、すなわち１列目の接続端子４と対向する下部金型６の一部分には、常に周囲より突き出している固定された突起部（以下、「第１突起部」という）６ａが形成されている。第１突起部６ａの大きさは、１列目の接続端子４の配置領域よりも若干大きい程度であり、第１突起部６ａは、基板１を下部金型６に載せたときに、ちょうど１列目の接続端子４の配置領域を内包する状態で、１列目の接続端子４を支持するように配置されている。第１突起部６ａの寸法は、例えば長軸方向に約１６．５〜１６．８ｍｍ、短軸方向に約３．２５〜３．５５ｍｍであり、高さ方向は、周囲より約４０〜５０μｍ高くなっている。ここで、第１突起部６ａの高さ方向の寸法は、例えば約４０〜５０μｍと説明したが、少なくとも接続端子４の表面からシルク１ｃの表面までの高さ以上の厚みがなければ、第１突起部６ａと接続端子４との間の隙間を完全に無くすことはできない。しかし、この第１突起部６ａの厚みが厚すぎると、複数の半導体チップ２を搭載した基板１は第１突起部６ａのみで支えられる状態となるため、樹脂の注入圧力により基板１にクラックが生じる可能性がある。以上のことから、第１突起部６ａの厚さは、第２のソルダーレジスト１ｂとシルク１ｃの総厚（接続端子４の表面からシルク１ｃの表面までの高さ）とほぼ同じ厚さであることが好ましい。これにより、基板1のチップ搭載面側から樹脂の注入圧力が生じても、基板１を第１突起部６ａと下部金型６の面で支持することができる。
【００２９】
また、下部金型６のうち、基板１に設けられた２列目の接続端子４の配置領域の直下部分、すなわち２列目の接続端子４と対向する下部金型６の一部分には、自動または手動により上下に動かすことのできる可動式の突起部（以下、「第２突起部」という）６ｂが形成されている。この第２突起部６ｂは、周囲より約４０〜５０μｍ高くすることができるが、１列目の接続端子４と２列目の接続端子４のそれぞれの表面は同じ高さに位置しているため、第１突起部６ａの高さと第２突起部６ｂの高さが異なると、基板１が傾いた状態で下部金型６に配置されてしまい、樹脂漏れやチップクラックの原因となる。そのため、第２突起部６ｂの高さは、第１突起部６ａと同じ高さに調節することが好ましい。第２突起部６ｂの大きさは、２列目の接続端子４の配置領域よりも若干大きい程度であり、第２突起部６ｂは、基板１を下部金型６に載せたときに、ちょうど２列目の接続端子４の配置領域を内包する状態で、２列目の接続端子４を支持するように配置されている。
【００３０】
下部金型６に第１突起部６ａおよび第２突起部６ｂが設けられているので、上部金型５のキャビティ５ｄに樹脂３が注入され、注入圧力が加わった場合であっても、１列目および２列目の接続端子４の配置領域はそれぞれ第１突起部６ａおよび第２突起部６ｂに支持されて、基板１が変形することはない。従って、樹脂の注入圧力によって基板１の一部（接続端子４の部分）が下側に撓むことはないため、接続端子と平面的に重なる位置に配置された半導体チップの一部に発生するチップクラックの問題を抑制することができる。また、封止における接続端子４の部分が変形することによって生ずる基板１と上部金型５との隙間を無くすことができる。これにより、接続端子４がある位置まで半導体チップの封止がなされる場合、すなわち、半導体チップ２を封止する樹脂３が接続端子４に平面的に重なる場合であっても、樹脂漏れを防止することができる。従って、例えばサイズの大きい半導体チップまたは複数の半導体チップの使用により、樹脂３により封止される領域が拡大されても、製造歩留まりを維持してメモリカードＭＣ１を製造することができる。
【００３１】
図６に、下部金型６に形成された第１突起部６ａおよび第２突起部６ｂの拡大斜視図を示す。
【００３２】
第１突起部６ａおよび第２突起部６ｂは、個々の基板１に設けられた接続端子４ごとに下部金型６に設けられており、基板１に設けられた１列目の接続端子４に対して１個の帯状の第１突起部６ａ、２列目の接続端子４に対して２個の帯状の第２突起部６ｂが配置されている。これにより、個々の接続端子４にかかる圧力を分散することができるとともに、第１突起部６ａおよび第２突起部６ｂの加工寸法の精度を緩和することができる。
【００３３】
また、上記した第２突起部６ｂは、半導体チップ２を樹脂３で封止した面と反対の面に設けられたソルダーレジスト１ｂとシルク１ｃとを合わせた高さ（例えば約４０〜５０μｍ）まで上昇させることができ、第２突起部６ｂの上面を周囲と同じ高さまたはそれよりも低くなる位置まで下降させることができる。第２突起部６ｂを可動式とすることにより、２列目の接続端子４の配置領域を確実に支持することができる効果に加えて、接続端子４の配列の数がメモリカードＭＣ１の接続端子４よりも少ない１列の他のメモリカード（例えば後述するメモリカードＭＣ２）にも、１つの金型を共有して用いることができる。後に詳細を説明するが、例えば第２突起部６ｂを下降させて第２突起部６ｂの上面を周囲と同じ高さまたはそれよりも低くすることにより、２列の接続端子４を設けた基板１および１列の接続端子４を設けた基板１を同じ金型を用いて樹脂封止することが可能となる。さらに、第１突起部６ａおよび第２突起部６ｂの上面のエッジ部分は丸み加工がなされている。これは、接続端子の表面には、外部機器との導通を低抵抗で確保するために、金（Ａｕ）めっき層が形成されているが、第１突起部６ａおよび第２突起部６ｂが接続端子４に接触すると、この金めっき層に接触痕が形成されてしまう。しかしながら、上記したように、第１突起部６ａおよび第２突起部６ｂのエッジ部分に丸み加工を施しておくことにより、接続端子４の損傷またはシルク１ｃの欠け等を防ぐことができる。さらに、下部金型６と基板１との間に耐熱性のラミネートフィルムを挟んでもよい。これにより、第１突起部６ａおよび第２突起部６ｂと接続端子４との接触を完全に避けることができて、より接続端子４の損傷またはシルク１ｃの欠け等を防ぐことができる。
【００３４】
また、上記した第１突起部６ａは、下部金型６と一体になって形成されているが、これに限定されるものではなく、下部金型６にはめ込む端子受け台によって、第１突起部６ａを形成してもよい。また、図７に示すように、自動または手動により上下に動かすことのできる第２突起部６ｂと同様の可動式の第１突起部６ａを形成してもよい。これにより、第１突起部６ａの高さ調節も第２突起部６ｂと同様に可能となるので、基板１の厚さ、基板１に設けられた窪みの高さまたは接続端子４の厚さにばらつきが生じることで変動しても、１列目および２列目の接続端子４の配置領域はそれぞれ第１突起部６ａおよび第２突起部６ｂにより確実に支持することができる。
【００３５】
図８は、上部金型５の平面図である。上部金型５は、金型にカル５ａ、サブランナ５ｂ、ゲート５ｃ、キャビティ５ｄ、ランナ５ｅおよびウエッジ５ｆが形成されている。カル５ａには、サブランナ５ｂおよびランナ５ｅが接続されている。複数のカル５ａ間は、ランナ５ｅで接続されており、カル５ａとキャビティ５ｄとは、ゲート５ｃを介してサブランナ５ｂで接続されている。ウエッジ５ｆは、凸状の突起物から形成されており、上部金型５と下部金型６との位置合わせをできるように構成されている。
【００３６】
図９は、下部金型６の平面図である。下部金型６は、金型に第１突起部６ａ、第２突起部６ｂ、ポット６ｃおよびウエッジ６ｄが形成されている。第１突起部６ａは、上部金型５と下部金型６とにより基板１を挟んだ場合、基板１に設けられた１列目の接続端子４の配置領域の直下にくるように形成されている。また、第２突起部６ｂは、上部金型５と下部金型６とにより基板１を挟んだ場合、基板１に設けられた２列目の接続端子４の配置領域の直下にくるように形成されている。
【００３７】
ポット６ｃは、成型材料の供給口である。このポット６ｃとブランジャで一対をなし、ポット６ｃがシリンダ、ブランジャがピストンの役割をなすものである。下部金型６のウエッジ６ｄは、凸状の突起物から形成されており、上部金型５のウエッジ５ｆと組み合わせることにより、上部金型５と下部金型６との位置合わせをできるように構成されている。
【００３８】
次に、本実施の形態による１３本の接続端子４が備わる基板１上に搭載された半導体チップ２をトランスファモールド法により封止する方法を図１０〜図１７を用いて工程順に説明する。
【００３９】
まず、図１０に示すように、片面に半導体チップ２が搭載された基板１が複数存在するフレーム１Ｆを用意する。そして、下部金型６の第１突起部６ａ上に個々の基板１に形成された１列目の接続端子４の配置領域がくるように、また、下部金型６の第２突起部６ｂ上に個々の基板１に形成された２列目の接続端子４の配置領域がくるように、フレーム１Ｆを下部金型６に設置する。次に、それぞれの基板１に搭載された半導体チップ２上に、キャビティ５ｄが配置されるように上部金型５を設置する。図１１に、図１０のＥ−Ｅ′線における断面図であって、基板１が上部金型５と下部金型６によって挟まれた状態を示す。
【００４０】
次に、ブランジャによりポット６ｃから溶融した樹脂３を上部金型５のカル５ａに送る。カル５ａに送られた樹脂３は、溶融しながらサブランナ５ｂおよびゲート５ｃを伝わり、図１２に示すように、キャビティ５ｄ内に充填される。このようにして、基板１に搭載された半導体チップ２を封止することができる。この際、樹脂３による封止圧力が基板１の接続端子４にかかるが、１列目および２列目の接続端子４の配置領域は、それぞれ第１突起部６ａおよび第２突起部６ｂに支持されているので、変形することはない。従って、変形することによって生ずる基板１と上部金型５との隙間を無くすことができて、樹脂漏れを防止することができる。
【００４１】
図１３に、封止後のフレーム１Ｆを、樹脂３によって封止した側から見た平面図を示す。基板１は、カル５ａからサブランナ５ｂを経て、ゲート５ｃより注入された樹脂３によって封止され、例えば１度に１６個の基板１に対して封止は行われる。このようにトランスファモールド法を使用することにより、メモリカードの生産能力の向上を図ることができる。
【００４２】
次に、フレーム１Ｆにある封止後の個々の基板１を切断し、図１４に示すように個々の基板１に切り分ける。そして、図１５および図１６に示すように、樹脂３による封止面側に接着材を塗布して基板１にキャップ７を接着する。その後、図１７に示すように、キャップ７にラベルを貼り付け、メモリカードＭＣ１が完成する。
【００４３】
次に、本実施の形態１による７本の接続端子が備わる基板上に搭載された半導体チップの樹脂封止工程について図１８〜図２０を用いて説明する。
【００４４】
図１８は、メモリカードＭＣ２を、半導体チップ２を樹脂３で封止した面と反対の面側から見た図である。
【００４５】
図１８に示すように、半導体チップ２を樹脂３で封止した面と反対の面には、７本の接続端子４が、基板１の長軸方向に沿って１列に並んで配置されている。７本の接続端子４が形成されている一定の領域は、外部機器との装着時または脱着時に生じる接続端子４の傷を防止するため、周囲の基板１の下面と比べて４５〜７０μｍ程度窪んでいる。前述したメモリカードＭＣ１と外見上相違する主な点は、接続端子４の本数であり、メモリカードＭＣ２の基板１の寸法および樹脂３の封止サイズ等はメモリカードＭＣ１のものと同じである。また、この７本の接続端子４の配置領域は、メモリカードＭＣ１の１列目の接続端子４の配置領域とほぼ同じ場所である。
【００４６】
図１９は、基板１上に搭載した半導体チップ２を、トランスファモールド法を使用して樹脂３により封止する様子を示す断面図であって、基板１および下部金型６の基板１の長軸方向に沿った断面図である。図１９（ａ）は１列目の接続端子４が形成された部分の断面図（例えば図１８のＦ−Ｆ′線に沿って切断した面）、図１９（ｂ）は接続端子４が形成されていない部分の断面図（例えば図１８のＧ−Ｇ′線に沿って切断した面）である。図２０は、下部金型６に形成された第１突起部６ａおよび第２突起部６ｂの拡大斜視図である。
【００４７】
メモリカードＭＣ２の封止には、前述したメモリカードＭＣ１の封止に用いた金型と同じものを用いる。すなわち、固定された第１突起部６ａおよび可動式の第２突起部６ｂが形成された下部金型６が用いられる。
【００４８】
メモリカードＭＣ２に用いる基板１には、２列目の接続端子４は備わっておらず、７本の接続端子４は１列に配置されていることから、基板１上に搭載した半導体チップ２を封止する際には、下部金型６に設けられた第２突起部６ｂは上昇させずに、第２突起部６ｂの上面を周囲と同じ高さまたはそれよりも低くしておき、下部金型６に設けられた第１突起部６ａにより１列目の接続端子４の配置領域を支持する。上部金型５のキャビティ５ｄに樹脂３が注入され、注入圧力が加わった場合であっても、１列目の接続端子４の配置領域は第１突起部６ａに支持されて変形することはない。従って、封止における接続端子４の部分が変形することによって生ずる基板１と上部金型５との隙間を無くすことができる。
【００４９】
なお、前記実施の形態１では、ハーフサイズのメモリカードについて説明したが、これに限定されるものではなく、フルサイズのメモリカードの基板に搭載された半導体チップを封止する場合にも適用することができる。
【００５０】
このように、本実施の形態１によれば、メモリカードＭＣ１の２列に配置された接続端子４を有する基板１では、その凹部に形成された１列目および２列目の接続端子４をそれぞれ下部金型６に形成された第１突起部６ａおよび第２突起部６ｂで支持し、また、メモリカードＭＣ２の１列に配置された接続端子４を有する基板１では、その凹部に形成された１列目の接続端子４を下部電極６に形成された第１突起部６ａで支持して樹脂封止することにより、メモリカードＭＣ１，ＭＣ２の樹脂封止工程における樹脂漏れを防止することができる。これにより、メモリカードＭＣ１，ＭＣ２の製造歩留まりを向上させることができる。
【００５１】
また、上下に可動する第２突起部６ｂを備えた下部金型６を用いることにより、接続端子４の配列の数が互いに異なるメモリカードＭＣ１とメモリカードＭＣ２とに対して、同じ金型を用いた半導体チップ２の樹脂封止が可能となる。すなわち、メモリカードＭＣ１では、第２突起部６ｂを上昇させることにより、基板１の凹部に形成された２列の接続端子４を下部金型６の第１突起部６ａおよび第２突起部６ｂで支持し、メモリカードＭＣ２では、第２突起部６ｂを下降させることにより、基板１の凹部に形成された１列の接続端子４を下部金型６の第１突起部６ａで支持することができる。これにより、スループットを低下させることなく、メモリカードＭＣ１，ＭＣ２の樹脂封止を行うことができる。
【００５２】
（実施の形態２）
本実施の形態２では、本願発明を２１本または１１本の接続端子を備えるメモリスティックの製造方法に適用した場合について説明する。本実施の形態２によるメモリスティックの製造方法は、前述した実施の形態１のメモリカードＭＣ１，ＭＣ２の製造方法と同様であり、封止の際に、固定された突起部と上下に可動することのできる突起部とを備えた下部金型を使用する。しかし、メモリカードおよびメモリスティックともに、接続端子の本数が増えると、接続端子を配置する列を１列から２列に増やして対処しているが、メモリカードでは隣接する位置に２列が配置されるのに対し、メモリスティックでは一定の間隔をあけて２列が配置される。このため、本実施の形態２で使用する下部金型の突起部の位置が、前述した実施の形態１で使用する下部金型の突起部の位置と異なる。
【００５３】
まず、本実施の形態２による２１本の接続端子が備わる基板上に搭載された半導体チップの樹脂封止工程について図２１〜図２５を用いて説明する。
【００５４】
図２１は、メモリスティックＭＳ１を、半導体チップを樹脂で封止した面と反対の面側から見た図である。
【００５５】
図２１に示すように、半導体チップを樹脂で封止した面と反対の面には、複数本の接続端子２４が形成されている。本実施の形態２では、２１本の接続端子２４を例示しており、これら２１本の接続端子２４は、基板２１の短軸方向に沿って一方の短辺の近傍に１列、他の一方の短辺の近傍に１列に分かれて２列に並んで配置されている。接続端子２４が形成されている一定の領域は、外部機器との装着時または脱着時に生じる接続端子２４の傷を防止するため、周囲の基板２１面と比べて４５〜７０μｍ程度窪んでいる。
【００５６】
図２２は、基板２１上に搭載した半導体チップ２２を、トランスファモールド法を使用して樹脂２３により封止する様子を示す断面図であって、基板２１および下部金型２６の基板２１の長軸方向に沿った断面図（例えば図２１のＨ−Ｈ′線に沿って切断した面）である。基板２１は、前述したメモリカードＭＣ１と同様に、多層配線板からなるコア材２１ａと、コア材２１ａの上面および下面に形成されたソルダーレジスト２１ｂと、コア材２１ａの下面に形成されたソルダーレジスト２１ｂをさらに覆うシルク２１ｃとから構成される。
【００５７】
下部金型２６のうち、基板２１に設けられた１列目の接続端子２４の配置領域の直下部分、すなわち１列目の接続端子２４が対向する下部金型２６の一部分には、常に周囲より突き出している固定された第１突起部２６ａが形成されている。第１突起部２６ａの高さ方向は、周囲より約４０〜５０μｍ高くなっている。また、下部金型２６のうち、基板２１の２列目の接続端子２４の配置領域の直下部分、すなわち２列目の接続端子２４が対向する下部金型２６の一部分には、可動式の第２突起部２６ｂが形成されている。この第２突起部２６ｂは、周囲より約４０〜５０μｍ高くすることができる。ここでは、メモリスティックＭＳ１を外部機器に装着する際に、先に挿入される列の接続端子２４を１列目の接続端子２４としている。
【００５８】
下部金型２６に第１突起部２６ａおよび第２突起部２６ｂが設けられているので、上部金型２５のキャビティ２５ｄに樹脂２３が注入され、注入圧力が加わった場合であっても、１列目および２列目の接続端子２４の配置領域はそれぞれ第１突起部２６ａおよび第２突起部２６ｂに支持されて、変形することはない。従って、封止における接続端子２４の部分が変形することによって生ずる基板２１と上部金型２５との隙間を無くすことができる。
【００５９】
図２３に、下部金型２６に形成された第１突起部２６ａおよび第２突起部２６ｂの拡大斜視図を示す。
【００６０】
第１突起部２６ａおよび第２突起部２６ｂは、個々の基板２１に設けられた接続端子２４ごとに下部金型２６に設けられており、基板２１に設けられた１列目の接続端子２４に対して１個の帯状の第１突起部２６ａ、２列目の接続端子２４に対して１個の帯状の第２突起部２６ｂが配置されている。これにより、個々の接続端子２４にかかる圧力を分散することができるとともに、第１突起部２６ａおよび第２突起部２６ｂの加工寸法の精度を緩和することができる。
【００６１】
また、上記した第２突起部２６ｂは、半導体チップ２２を樹脂２３で封止した面と反対の面に設けられたソルダーレジスト２１ｂとシルク２１ｃとを合わせた高さ（例えば約４０〜５０μｍ）まで上昇させることができ、第２突起部２６ｂの上面を周囲と同じ高さまたはそれよりも低くなる位置まで下降させることができる。第２突起部２６ｂを可動式とすることにより、２列目の接続端子２４の配置領域を確実に支持することができる効果に加えて、後述するように、接続端子２４の配列の数がメモリスティックＭＳ１の接続端子２４よりも少ない１列の他のメモリスティック（例えば後述するメモリスティックＭＳ２）にも、１つの金型を共有して用いることができる。さらに、第２突起部２６ｂの上面のエッジ部分は丸み加工がなされており、これにより、接続端子２４の損傷またはレジンバリの欠け等を防ぐことができる。
【００６２】
また、上記した第１突起部２６ａは、下部金型２６と一体になって形成されているが、これに限定されるものではなく、下部金型２６にはめ込む端子受け台によって、第１突起部２６ａを形成してもよい。また、図２４に示すように、第２突起部２６ｂと同様の可動式の第１突起部２６ａを形成してもよい。これにより、第１突起部２６ａの高さ調節が可能となるので、基板２１の厚さ、基板２１に設けられた窪みの高さまたは接続端子２４の厚さが変動しても、１列目の接続端子２４の配置領域は第１突起部２６ａにより確実に支持することができる。
【００６３】
図２５に、樹脂２３により封止された半導体チップを搭載した基板２１をキャップ２７に接着した状態のメモリスティックＭＳ１を示す。
【００６４】
次に、本実施の形態２による１１本の接続端子が備わる基板上に搭載された半導体チップの樹脂封止工程について図２６〜図２８を用いて説明する。
【００６５】
図２６は、メモリスティックＭＳ２を、半導体チップ２２を樹脂２３で封止した面と反対の面側から見た図である。
【００６６】
図２６に示すように、半導体チップ２２を樹脂２３で封止した面と反対の面には、１１本の接続端子２４が、基板２１の短軸方向に沿って一方の短辺の近傍に１列に並んで配置されている。１１本の接続端子２４が形成されている一定の領域は、外部機器との装着時または脱着時に生じる接続端子４の傷を防止するため、周囲の基板２１の下面と比べて４５〜７０μｍ程度窪んでいる。前述したメモリスティックＭＳ１と外見上相違する主な点は、接続端子２４の本数であり、メモリスティックＭＳ２の基板２１の寸法および樹脂２３の封止サイズ等はメモリスティックＭＳ１のものと同じである。また、この１１本の接続端子２４の配置領域は、メモリスティックＭＳ１の１列目の接続端子２４の配置領域と同じ場所である。
【００６７】
図２７は、基板２１上に搭載した半導体チップを、トランスファモールド法を使用して樹脂により封止する様子を示す断面図であって、基板２１および下部金型２６の基板２１の長軸方向に沿った断面図（例えば図２６のＩ−Ｉ′線に沿って切断した面）である。図２８は、下部金型２６に形成された第１突起部２６ａおよび第２突起部２６ｂの拡大斜視図である。
【００６８】
メモリスティックＭＳ２の封止には、前述したメモリスティックＭＳ１の封止に用いた金型と同じものを用いる。すなわち、固定された第１突起部２６ａおよび可動式の第２突起部２６ｂが形成された下部金型２６が用いられる。
【００６９】
メモリスティックＭＳ２に用いられる基板２１には、２列目の接続端子は備わっておらず、１１本の接続端子２４は１列に配置されていることから、基板２１上に搭載した半導体チップ２２を封止する際には、下部金型２６に設けられた第２突起部２６ｂは上昇させずに、第２突起部２６ｂの上面を周囲と同じ高さまたはそれよりも低くしておき、下部金型２６に設けられた第１突起部２６ａにより１列目の接続端子２４の配置領域を支持する。上部金型２５のキャビティ２５ｄに樹脂２３が注入され、注入圧力が加わった場合であっても、１列目の接続端子２４の配置領域は第１突起部２６ａに支持されて変形することはない。従って、封止における接続端子２４の部分が変形することによって生ずる基板２１と上部金型２５との隙間を無くすことができる。
【００７０】
このように、本実施の形態２によれば、メモリスティックＭＳ１，ＭＳ２の樹脂封止工程においても、前述した実施の形態１のメモリカードＭＣ１，ＭＣ２と同様の効果が得られ、メモリスティックＭＳ１，ＭＳ２の製造歩留まりを向上させることができ、また、スループットを低下させることなく、メモリスティックＭＳ１，ＭＳ２の樹脂封止を行うことができる。
【００７１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７２】
例えば、前記実施の形態では、接続端子が１列または２列に配置されたメモリカードまたはメモリスティックについて説明したが、接続端子の配列の数が３列以上のメモリカードまたはメモリスティックであっても本願発明を同様に適用することができる。
【産業上の利用可能性】
【００７３】
本発明は、半導体装置または電子機器等の製造業において利用可能である。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施の形態１による基板上に搭載された半導体チップを樹脂で封止した面側から見たときのメモリカードの平面図である。
【図２】本発明の実施の形態１による基板上に搭載された半導体チップを樹脂で封止した面と反対の面側から見たときのメモリカードの平面図である。
【図３】本発明の実施の形態１によるメモリカードの基板の長軸方向に沿った断面図である。（ａ）は１列目の接続端子が形成された部分の断面図、（ｂ）は２列目の接続端子が形成された部分の断面図、（ｃ）は接続端子が形成されていない部分の断面図である。
【図４】本発明の実施の形態１による基板上に搭載された半導体チップを樹脂で封止する様子を示す断面図であり、基板の長軸方向に沿った断面図である。（ａ）は１列目の接続端子が形成された部分の断面図、（ｂ）は２列目の接続端子が形成された部分の断面図、（ｃ）は接続端子が形成されていない部分の断面図である。
【図５】本発明の実施の形態１による基板上に搭載された半導体チップを樹脂で封止する様子を示す断面図であり、基板の短軸方向に沿った断面図である。
【図６】本発明の実施の形態１による下部金型に形成された第１突起部および第２突起部の拡大斜視図である。
【図７】本発明の実施の形態１による基板上に搭載された半導体チップを樹脂で封止する様子を示す断面図であり、基板の短軸方向に沿った断面図である。
【図８】本発明の実施の形態１による上部金型の平面図である。
【図９】本発明の実施の形態１による下部金型の平面図である。
【図１０】本発明の実施の形態１によるメモリカードの封止工程中のフレームの斜視図である。
【図１１】図１０に続くメモリカードの封止工程中のメモリカードの断面図である。
【図１２】図１１に続くメモリカードの封止工程中のメモリカードの断面図である。
【図１３】図１２に続くメモリカードの封止工程中の金型の上面図である。
【図１４】図１３に続くメモリカードの封止工程中のメモリカードの斜視図である。
【図１５】図１４に続くメモリカードの封止工程中のメモリカードの斜視図である。
【図１６】図１５に続くメモリカードの封止工程中のメモリカードの斜視図である。
【図１７】図１６に続くメモリカードの封止工程中のメモリカードの斜視図である。
【図１８】本発明の実施の形態１による基板上に搭載された半導体チップを樹脂で封止した面と反対の面側から見たときのメモリカードの平面図である。
【図１９】本発明の実施の形態１による基板上に搭載された半導体チップを樹脂で封止する様子を示す断面図であり、基板の長軸方向に沿った断面図である。（ａ）は１列目の接続端子が形成された部分の断面図、（ｂ）は接続端子が形成されていない部分の断面図である。
【図２０】本発明の実施の形態１による下部金型に形成された第１突起部および第２突起部の拡大斜視図である。
【図２１】本発明の実施の形態２による基板上に搭載された半導体チップを樹脂で封止した面と反対の面側から見たときのメモリスティックの平面図である。
【図２２】本発明の実施の形態２による基板上に搭載された半導体チップを樹脂で封止する様子を示す断面図であり、基板の長軸方向に沿った断面図である。
【図２３】本発明の実施の形態２による下部金型に形成された第１突起部および第２突起部の拡大斜視図である。
【図２４】本発明の実施の形態２による基板上に搭載された半導体チップを樹脂で封止する様子を示す断面図であり、基板の長軸方向に沿った断面図である。
【図２５】本発明の実施の形態２によるメモリスティックの斜視図である。
【図２６】本発明の実施の形態２による基板上に搭載された半導体チップを樹脂で封止した面と反対の面側から見たときのメモリスティックの平面図である。
【図２７】本発明の実施の形態２による基板上に搭載された半導体チップを樹脂で封止する様子を示す断面図であり、基板の長軸方向に沿った断面図である。
【図２８】本発明の実施の形態２による下部金型に形成された第１突起部および第２突起部の拡大斜視図である。
【符号の説明】
【００７５】
１  基板
１Ｆ  フレーム
１ａ  コア材
１ｂ  ソルダーレジスト
１ｃ  シルク
２  半導体チップ
３  樹脂
４  接続端子
５  上部金型
５ａ  カル
５ｂ  サブランナ
５ｃ  ゲート
５ｄ  キャビティ
５ｅ  ランナ
５ｆ  ウエッジ
６  下部金型
６ａ  第１突起部
６ｂ  第２突起部
６ｃ  ポット
６ｄ  ウエッジ
７  キャップ
２１  基板
２１ａ  コア材
２１ｂ  ソルダーレジスト
２１ｃ  シルク
２２  半導体チップ
２３  樹脂
２４  接続端子
２５  上部金型
２５ｄ  キャビティ
２６  下部金型
２６ａ  第１突起部
２６ｂ  第２突起部
２７  キャップ
ＭＣ１，ＭＣ２  メモリカード
ＭＳ１，ＭＳ２  メモリスティック
【図１】
2008093916.tif 000003
【図２】
2008093916.tif 000004
【図３】
2008093916.tif 000005
【図４】
2008093916.tif 000006
【図５】
2008093916.tif 000007
【図６】
2008093916.tif 000008
【図７】
2008093916.tif 000009
【図８】
2008093916.tif 000010
【図９】
2008093916.tif 000011
【図１０】
2008093916.tif 000012
【図１１】
2008093916.tif 000013
【図１２】
2008093916.tif 000014
【図１３】
2008093916.tif 000015
【図１４】
2008093916.tif 000016
【図１５】
2008093916.tif 000017
【図１６】
2008093916.tif 000018
【図１７】
2008093916.tif 000019
【図１８】
2008093916.tif 000020
【図１９】
2008093916.tif 000021
【図２０】
2008093916.tif 000022
【図２１】
2008093916.tif 000023
【図２２】
2008093916.tif 000024
【図２３】
2008093916.tif 000025
【図２４】
2008093916.tif 000026
【図２５】
2008093916.tif 000027
【図２６】
2008093916.tif 000028
【図２７】
2008093916.tif 000029
【図２８】
2008093916.tif 000030