(57)【要約】【課題】ＴＦＴ−ＬＣＤ画素ユニット及びその製造方法を提供する。【解決手段】第一の絶縁層（ゲート絶縁層）及びパッシベーション層を形成する事に加えて、第二の絶縁層でゲート・アイランドが覆われ、ゲート・アイランド上にＴＦＴのチャネル領域、ソース領域、ドレイン領域が露出されるように開口部を形成する。グレートーンマスキングとフォトレジストの剥離工程によりパターニングすることで、三枚のフォトリソグラフィマスクでこのＴＦＴ−ＬＣＤ画素ユニットを形成することができる。【選択図】図３ｆ
2008040502.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に形成され、前記基板に順次積層されたゲート電極と、第１の絶縁層と、活性層と、ソース領域とドレイン領域に形成されチャネル領域の活性層を露出させるオーミック接触層とからなるゲート・アイランドと、前記ゲート・アイランドを覆うと共に、前記ソース領域と、前記ドレイン領域と、前記チャネル領域とを露出させる開口部を前記ゲート・アイランドに形成する第２の絶縁層と、前記第２の絶縁層に形成され、前記ソース領域と前記ドレイン領域との前記オーミック接触層とそれぞれ電気連結するソース電極とドレイン電極とを含む薄膜トランジスタと、
前記薄膜トランジスタを覆うパッシベーション層と、
前記薄膜トランジスタと連結する画素電極とを備え、
前記画素電極は前記第２の絶縁層に形成され、前記薄膜トランジスタのドレイン電極と連結する薄膜トランジスタＬＣＤ画素ユニット。
【請求項２】
前記画素電極と前記ドレイン電極とは一体成形されていると共に、前記ドレイン領域のオーミック接触層と接触することを特徴とする請求項１に記載の薄膜トランジスタＬＣＤ画素ユニット。
【請求項３】
画素電極材料層が前記ソース電極上に形成されていると共に、前記ソース領域のオーミック接触層と接触することを特徴とする請求項２に記載の薄膜トランジスタＬＣＤ画素ユニット。
【請求項４】
一体成形された前記画素電極と前記ドレイン電極は、前記パッシベーションから露出されることを特徴とする請求項２に記載の薄膜トランジスタＬＣＤ画素ユニット。
【請求項５】
前記ソース電極は、画素電極材料層を介して前記第２の絶縁層に形成されていると共に、前記ソース領域のオーミック接触層と接触することを特徴とする請求項１に記載の薄膜トランジスタＬＣＤ画素ユニット。
【請求項６】
前記ドレイン電極は、前記画素電極材料層を介して前記第２の絶縁層に形成されていると共に、前記ドレイン領域のオーミック接触層と接触することを特徴とする請求項５に記載の薄膜トランジスタＬＣＤ画素ユニット。
【請求項７】
前記画素電極は前記パッシベーション層から露出されることを特徴とする請求項５に記載の薄膜トランジスタＬＣＤ画素ユニット。
【請求項８】
基板上にゲート金属層、第１のゲート絶縁層、活性層、オーミック接触層を順次積層して堆積させ、形成された積層をパターニングしてゲート・アイランドに形成する工程と、
前記基板上に第２の絶縁層とソース・ドレイン金属層を順次堆積させてパターニングし、前記第２の絶縁層にソース電極、前記ゲート・アイランドに前記薄膜トランジスタのソース領域、ドレイン領域及びチャネル領域上のオーミック接触層を露出させるための開口部をそれぞれ形成する工程と、
前記基板上に画素電極材料層を堆積させ、前記画素電極材料層と前記開口部に露出されたオーミック接触層に対してパターニングを行うことで、前記チャネル領域上のオーミック接触層を除去し、前記ソース電極はその上に形成された前記画素電極材料層を介して前記ソース領域のオーミック接触層と連結し、前記第２の絶縁層上にドレイン電極と画素電極とを互いに連結するように形成すると共に、前記ドレイン電極と前記ドレイン領域のオーミック接触層とを連結する工程と、
前記基板上に前記薄膜トランジスタを覆うようにパッシベーション層を堆積させる工程とを含む薄膜トランジスタＬＣＤ画素ユニットの製造方法。
【請求項９】
前記画素電極上のパッシベーション層を除去して前記画素電極を露出させる請求項８に記載の製造方法。
【請求項１０】
第１のグレートーンマスクを利用して前記第２の絶縁層とソース・ドレイン金属層に対してパターニングを行う請求項８に記載の製造方法。
【請求項１１】
前記第１のグレートーンマスクでパターニングを行う工程は、
前記ソース・ドレイン金属層に第１のフォトレジスト層を形成するステップと、
第１の完全フォトレジスト領域がソース電極形成領域を含み、第１のフォトレジストなしの領域がソース形成領域、ドレイン形成領域、チャネル形成領域を含み、第１の部分的フォトレジスト領域が画素電極形成領域とドレイン電極形成領域を含むように、前記第１のグレートーンマスクで前記第１のフォトレジスト層に対して露光、現像を行い、第１のグレートーンフォトレジストパターンを形成するステップと、
前記ゲート・アイランド上の第２の絶縁層に前記開口部を形成するように前記ソース・ドレイン金属層と第２の絶縁層を順次エッチングするステップと、
前記第１の部分的フォトレジスト領域のフォトレジストを完全に除去し、前記第１の完全フォトレジスト領域のフォトレジストを所定の厚さまで除去するように、前記第１のグレートーンフォトレジストパターンに対して処理を行うステップと
前記ソース電極を形成するように、前記ソース・ドレイン金属層をエッチングするステップと、
前記ソース電極上に残留しているフォトレジストを除去するステップと
を含む請求項１０に記載の製造方法。
【請求項１２】
第２のグレートーンマスクで前記画素電極層に対してパターニングを行う請求項８に記載の製造方法。
【請求項１３】
前記第２のグレートーンマスクでパターニングを行う工程は、
前記画素電極材料層に第２のフォトレジスト層を形成するステップと、
第２の部分的フォトレジスト領域がソース電極形成領域とソース形成領域を含み、第２のフォトレジストなしの領域がチャネル形成領域を含み、第２の完全フォトレジスト領域が画素電極形成領域、ドレイン電極形成領域とドレイン形成領域を含むように、前記第２のグレートーンマスクで前記第２のフォトレジスト層に対して露光、現像を行い、第２のグレートーンフォトレジストパターンを形成するステップと、
前記画素電極材料層をエッチングするステップと、
を含む請求項１２に記載の製造方法。
【請求項１４】
前記画素電極材料層をエッチングした後、前記第２の部分的フォトレジスト領域のフォトレジストを完全に除去し、前記第２の完全フォトレジスト領域のフォトレジストを所定の厚さまで除去するように、前記第２のグレートーンフォトレジストパターンに対して処理を行い、
その後、前記基板上に前記パッシベーション層を堆積させ、残留している第２のフォトレジストパターンを剥離することによりその上のパッシベーション層も除去することで、前記画素電極を露出させる請求項１３に記載の製造方法。
【請求項１５】
基板上にゲート金属層、第１のゲート絶縁層、活性層、オーミック接触層を順次積層して堆積させ、形成された積層をパターニングしてゲート・アイランドに形成する工程と、
前記基板上に第２の絶縁層と画像電極材料層を順次堆積させてパターニングし、前記ゲート・アイランドに前記薄膜トランジスタのソース領域、ドレイン領域及びチャネル領域上のオーミック接触層を露出させるための開口部を形成し、画素電極を形成する工程と、
前記基板上にソース・ドレイン金属層を堆積させ、前記ソース・ドレイン金属層と前記開口部に露出されたオーミック接触層に対してパターニングを行うことで、前記第２の絶縁層に前記ソース領域のオーミック接触層と接触するソース電極と、前記ドレイン領域のオーミック接触層と接触するドレイン電極とをそれぞれ形成すると共に、前記チャネル領域のオーミック接触層を除去する工程と、
前記基板上にパッシベーション層を堆積させる工程と
を含む薄膜トランジスタＬＣＤ画素ユニットの製造方法。
【請求項１６】
前記画素電極上のパッシベーション層を除去して前記画素電極を露出させる請求項１５に記載の製造方法。
【請求項１７】
前記画素電極層に対してパターニングを行う際に、前記第２の絶縁層のソース電極形成領域とドレイン電極形成領域に前記画素電極材料層を残留させることにより、その上に前記ソース電極とドレイン電極とを形成する請求項１５に記載の製造方法。
【請求項１８】
第１のグレートーンマスクで前記ソース・ドレイン金属層に対してパターニングを行う請求項１５に記載の製造方法。
【請求項１９】
前記第１のグレートーンマスクでパターニングを行う工程は、
前記ソース・ドレイン金属層に第１のフォトレジスト層を形成するステップと、
第１の完全フォトレジスト領域が画素電極形成領域を含み、第１のフォトレジストなしの領域がチャネル形成領域を含み、第１の部分的フォトレジスト領域がソース電極形成領域、ソース形成領域、ドレイン電極形成領域とドレイン形成領域を含むように、前記第１のグレートーンマスクで前記第１のフォトレジスト層に対して露光、現像を行い、第１のグレートーンフォトレジストパターンを形成するステップと、
前記ソース・ドレイン金属層をエッチングするステップと、
を含む請求項１８に記載の製造方法。
【請求項２０】
前記ソース・ドレイン金属層をエッチングした後、前記第１の部分的フォトレジスト領域のフォトレジストを完全に除去し、前記第１の完全フォトレジスト領域のフォトレジストを所定の厚さまで除去するように、前記第１のグレートーンフォトレジストパターンに対して処理を行い、
前記基板上に前記パッシベーション層を堆積させ、残留している第１のグレートーンフォトレジストパターンを剥離することによりその上のパッシベーション層も除去し、
露出されたソース・ドレイン金属層をエッチングすることにより前記画素電極を露出させる請求項１９に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）及びその製造方法に係り、特に、三回のマスキング工程により製造することが可能な薄膜トランジスタ液晶ディスプレイ画像ユニット及びその製造方法に関する。
【背景技術】
【０００２】
通常、液晶ディスプレイは、上基板と、下基板とその間に挟まれた液晶層からなる。上基板上に共通電極とカラーフィルタが形成される。下基板は、アレイ基板とも呼ばれ、その上に互いに平行する複数本のゲートラインと、ゲートラインに直交して互いに平行する複数本のデータラインとが形成され、ゲートラインとデータラインが直交することにより、基板上にマトリクス状に並ぶ複数の画素ユニットが画定される。画素ユニットのいずれにも画素電極とそれと連結する例えば薄膜トランジスタ（ＴＦＴ）のスイッチ素子が形成される。ゲートラインは各ＴＦＴのゲート電極と連結し、データラインは各ＴＦＴのソース電極と連結する。
【０００３】
従来、慣例的なＴＦＴ−ＬＣＤの製造方法において、アレイ基板の製造には、通常５回のマスキング工程が利用され、４回のマスキング工程が利用されることもある。ここで、４回のマスキングを利用する方法は、主にグレートーンマスクで、薄膜トランジスタのチャネル領域のソース・ドレイン金属層の部分と、活性層の部分とに対してエッチングを行う。
【０００４】
この慣例の４回マスキング工程は、まず、従来のゲートプロセスで基板上にゲート層を形成し、その後ゲート絶縁層を堆積させる。続いて、半導体層（活性層）、ドープ層（オーミック接触層）、ソース・ドレイン金属層を堆積させる。フォトレジストを塗布し、グレートーンマスクでそのフォトレジストに対して露光、現像を行い、そして、エッチングして薄膜トランジスタのアイランドを形成し、フォトレジストのアッシング工程を行い、チャネル領域を露出させ、チャネル領域のソース・ドレイン金属をエッチングすると共に、チャネル領域のドープ層と活性層もエッチングする。この工程において、ソース・ドレイン金属層、ドープ層及び活性層に対してエッチングする必要があるため、フォトリソグラフィ工程において、チャネル部分のグレートーン領域のフォトレジストを相当厳しくコントロールする必要が生じる。さらに、エッチングの選択比や均一性も厳しく要求され、プロセスの誤差に対する要求が厳しい。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記従来技術の問題点に鑑みてなされるものであり、その目的は、薄膜トランジスタ液晶ディスプレイの画素ユニット及びその製造方法を提供することである。本発明の画素ユニット及び製造方法により、プロセス誤差に対する制限が緩められ、薄膜トランジスタの設計を簡素化し、３回のマスキング工程だけで画素ユニットを形成できる。
【課題を解決するための手段】
【０００６】
上記目的を実現するため、本発明の一つの実施例は、基板と、前記基板に形成され、前記基板に順次積層されたゲート電極と、第１の絶縁層と、活性層と、ソース領域とドレイン領域に形成されチャネル領域の活性層を露出させるオーミック接触層とからなるゲート・アイランドと、前記ゲート・アイランドを覆うと共に、前記ソース領域と、前記ドレイン領域と、前記チャネル領域とを露出させる開口部を前記ゲート・アイランドに形成する第２の絶縁層と、前記第２の絶縁層に形成され、前記ソース領域と前記ドレイン領域との前記オーミック接触層とそれぞれに電気連結するソース電極とドレイン電極とを含む薄膜トランジスタと、前記薄膜トランジスタを覆うパッシベーション層と、前記薄膜トランジスタと連結する画素電極と備え、前記画素電極は前記第２の絶縁層に形成され、前記薄膜トランジスタのドレイン電極と連結する薄膜トランジスタＬＣＤ画素ユニットを提供する。
【０００７】
さらに、本発明のもう一つの実施例は、基板上にゲート金属層、第１のゲート絶縁層、活性層、オーミック接触層を順次積層して堆積させ、形成された積層をパターニングしてゲート・アイランドに形成する工程と、前記基板上に第２の絶縁層とソース・ドレイン金属層を順次堆積させてパターニングし、前記第２の絶縁層にソース電極、前記ゲート・アイランドに前記薄膜トランジスタのソース領域、ドレイン領域及びチャネル領域上のオーミック接触層を露出させるための開口部をそれぞれ形成する工程と、前記基板上に画素電極材料層を堆積させ、前記画素電極材料層と前記開口部に露出されたオーミック接触層に対してパターニングを行うことで、前記チャネル領域上のオーミック接触層を除去し、前記ソース電極はその上に形成された前記画素電極材料層を介して前記ソース領域のオーミック接触層と連結し、前記第２の絶縁層上にドレイン電極と画素電極とを互いに連結するように形成すると共に、前記ドレイン電極と前記ドレイン領域のオーミック接触層とを連結する工程と、前記基板上に前記薄膜トランジスタを覆うようにパッシベーション層を堆積させる工程とを含む薄膜トランジスタＬＣＤ画素ユニットの製造方法を提供する。
【０００８】
また、本発明のさらにもう一つの実施例は、基板上にゲート金属層、第１のゲート絶縁層、活性層、オーミック接触層を順次積層して堆積させ、形成された積層をパターニングしてゲート・アイランドに形成する工程と、前記基板上に第２の絶縁層と画像電極材料層を順次堆積させてパターニングし、前記ゲート・アイランドに前記薄膜トランジスタのソース領域、ドレイン領域及びチャネル領域上のオーミック接触層を露出させるための開口部を形成し、画素電極を形成する工程と、前記基板上にソース・ドレイン金属層を堆積させ、前記ソース・ドレイン金属層と前記開口部に露出されたオーミック接触層に対してパターニングを行うことで、前記第２の絶縁層に前記ソース領域のオーミック接触層と接触するソース電極と、前記ドレイン領域のオーミック接触層と接触するドレイン電極とをそれぞれ形成すると共に、前記チャネル領域のオーミック接触層を除去する工程と、前記基板上にパッシベーション層を堆積させる工程とを含む薄膜トランジスタＬＣＤ画素ユニットの製造方法を提供する。
【発明の効果】
【０００９】
従来のアレイ基板の製造方法に対して、本発明の製造方法によれば、第１の絶縁層（ゲート絶縁層）とパッシベーション層を形成する事に加えて、ゲート・アイランドを覆うように第２の絶縁層を形成すると共に、ゲート・アイランドにＴＦＴのチャネル領域、ソース領域及びドレイン領域を露出させる開口部を形成し、さらに、グレートーンマスキング及びフォトレジスト剥離工程によりパターニングを行うことにより、３回のマスキングでこのＴＦＴ−ＬＣＤの画素ユニットを形成でき、プロセスの実用性を高めると共に、アレイプロセスのコストと設備の使用時間を低減して、生産効率を向上できる。
【発明を実施するための最良の形態】
【００１０】
添付図面及び具体的な実施例を参照しながら本発明をさらに具体的に説明する。
【実施例１】
【００１１】
図１ａないし図３ｆを参照して本発明の実施例１にかかる薄膜トランジスタ液晶ディスプレイの画素ユニット及びその製造方法を説明する。
【００１２】
まず、図１ｂに示すように、クリーンな基板（例えばガラス基板または石英基板）２０にゲート金属層２１を堆積させ、ゲート金属層２１に第１の絶縁層（ゲート絶縁層）２２を堆積させ、第１の絶縁層に活性層（半導体層）２３を堆積させ、活性層２３にオーミック接触層２４を堆積させてアレイ基板を用意する。
【００１３】
このゲート金属層２１は、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷまたはＣｒの単層膜であってもよく、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷまたはＣｒの任意組み合わせにより形成された積層膜であってもよい。
【００１４】
この第１の絶縁層２２は、ＳｉＮｘ、ＳｉＯｘまたはＳｉＯｘＮｙの単層膜であってもよく、ＳｉＮｘ、ＳｉＯｘまたはＳｉＯｘＮｙの任意組み合わせにより形成された積層膜であってもよい。
【００１５】
この活性層２３は、例えば単結晶シリコンや、アモルファスシリコン（ａ−Ｓｉ）や、多結晶シリコン（ｐ−Ｓｉ）などの半導体層であってもよい。
【００１６】
このオーミック接触層２４は例えばｎ＋ドープされたａ−Ｓｉや、ｐ＋ドープされたａ−Ｓｉのようなドープ半導体層であってもよく、微結晶シリコン層などであってもよい。
【００１７】
上記各層を堆積させる方法は当該分野で周知のテクニックであってもよく、例えば、スパッタリングや、プラズマ化学気相蒸着法（ＰＥＣＶＤ）または常圧化学気相蒸着法などを採用できる。
【００１８】
第１のマスクで上記ゲート金属層、第１の絶縁層、活性層及びオーミック接触層からなる積層に対してパターニングを行い、ゲート電極及びゲートラインを含むゲートパターンを完成させる。ゲート電極とその上の第１の絶縁層、活性層及びオーミック接触層と共に薄膜トランジスタのゲート・アイランドを構成する。図１ａには第１のマスクでパターニングを行った後の平面図が示され、ゲート電極はゲートラインから突出している。
【００１９】
具体的に言えば、最上層のオーミック接触層にフォトレジスト層を塗布した（例えばスピン塗布）後、第１のマスクでこのフォトレジスト層に対して露光を行い、現像した後、図１ｂに示すように、形成すべきゲートパターンに対応するフォトレジストパターン２５が得られる。フォトレジストパターン２５を利用することで前記積層に対してエッチングを行い、ゲート電極に対応するゲート・アイランド及びゲートラインを完成させる（図１ｃを参照）。
【００２０】
続いて、得られた基板に第２の絶縁層２６とソース・ドレイン金属層２７を順次堆積させる。この第２の絶縁層２６は第１の絶縁層と類似して、ＳｉＮｘ、ＳｉＯｘまたはＳｉＯｘＮｙの単層膜であってもよく、ＳｉＮｘ、ＳｉＯｘまたはＳｉＯｘＮｙの任意組み合わせにより形成された積層膜であってもよい。また、ソース・ドレイン金属層２７はＭｏ、ＭｏＷまたはＣｒの単層膜であってもよく、Ｍｏ、ＭｏＷまたはＣｒの任意組み合わせにより形成された積層膜であってもよい。
【００２１】
前記第２の絶縁層２６及びソース・ドレイン金属層２７に対してパターニングを行い、ソース電極及びそれと連結するデータラインを形成する。図２ａはパターニングを行った後の画素ユニットの平面図である。
【００２２】
例えば、グレートーンマスクである第２のマスクでパターニングを行うことができる。具体的には、ソース・ドレイン金属層２７にフォトレジスト層を塗布した後、このグレートーンマスクでフォトレジスト層に対して露光を行い、現像した後第１のグレートーンフォトレジストパターンを形成する。この第１のグレートーンフォトレジストパターンは、図２ｂに示すように、完全フォトレジスト領域２８と部分的フォトレジスト領域２９を含み、その他はフォトレジストなしの領域である。ここで、完全フォトレジスト領域２８におけるフォトレジスト層の厚さは部分的フォトレジスト領域２９のフォトレジスト層の厚さよりも厚い。基板上において、完全フォトレジスト領域２８は、データライン形成領域と画素ユニットのソース電極形成領域を含み、部分的フォトレジスト領域２９は画素ユニットのドレイン電極形成領域と画素電極形成領域を含み、フォトレジストなしの領域は画素ユニットの薄膜トランジスタのソース形成領域、ドレイン形成領域及びチャネル形成領域などを含む。
【００２３】
続いて、第１のグレートーンフォトレジストパターンによりソース・ドレイン金属層２７と第２の絶縁層２６を順次エッチングし、図２ｃに示すように、ソース電極、それと連結するデータライン、ゲート・アイランド上の第２の絶縁層に形成されオーミック接触層を露出させる開口部を形成する。この露出されたオーミック接触層を後の工程においてパターニングすることにより、薄膜トランジスタのソース領域、ドレイン領域とチャネル領域がそれぞれ形成される。第２の絶縁層２６上のドレイン電極形成領域と画素電極形成領域におけるソース・ドレイン金属層は保留される。
【００２４】
第１のグレートーンフォトレジストパターンに対してアッシング処理を行うことにより、部分的フォトレジスト領域２９内のフォトレジストを除去すると共に、完全フォトレジスト領域２８内のフォトレジストも所定の厚さまで減薄され、図２ｄに示すように、ドレイン電極形成領域と画素電極形成領域内のソース・ドレイン金属層が露出される。
【００２５】
残留させたフォトレジストパターンにより、図２ｅに示すように、ドレイン電極形成領域と画素電極形成領域内のソース・ドレイン金属層をエッチングして除去する。その後、フォトレジスト剥離工程により、図２ｆに示すように、完全フォトレジスト領域２８に残留させたフォトレジストを除去する。
【００２６】
続いて、得られた基板に例えば透明導電材料の酸化インジウムスズ（ＩＴＯ）や、酸化インジウム亜鉛（ＩＺＯ）などである画素電極材料層３０を堆積させる。
【００２７】
画素電極材料層３０に対してパターニングを行うことにより薄膜トランジスタと画素電極を具備する画素ユニットの製造を完了させる。図３ａはフォトリソグラフィを行った後の画素ユニットの平面図である。
【００２８】
例えば、グレートーンマスクである第３のマスクでパターニングを行うことができる。具体的には、画素電極材料層３０にフォトレジスト層を塗布した後、グレートーンマスクでフォトレジスト層に対して露光を行い、現像した後第２のグレートーンフォトレジストパターンを形成する。この第２のグレートーンフォトレジストパターンは、図３ｂに示すように、完全フォトレジスト領域３２と部分的フォトレジスト領域３１を含み、その他はフォトレジストなしの領域である。ここで、完全フォトレジスト領域３２におけるフォトレジスト層の厚さは部分的フォトレジスト領域３１のフォトレジスト層の厚さよりも厚い。基板上において、完全フォトレジスト領域３２は、画素ユニットのドレイン形成領域、ドレイン電極形成領域、画素電極形成領域を含み、部分的フォトレジスト領域３１は画素ユニットのソース電極形成領域とソース形成領域を含み、フォトレジストなしの領域は画素ユニットのチャネル形成領域などを含む。
【００２９】
続いて、第２のグレートーンフォトレジストパターンにより画素電極材料層３０をエッチングすることで、ゲート・アイランドの第２の絶縁層の開口部からオーミック接触層を露出させ、さらにこのオーミック接触層をエッチングしてパターニングすることで、ＴＦＴのチャネル領域、ソース領域とドレイン領域を形成する。また、第２の絶縁層に形成されたソース電極はその上の画素電極材料層を介してＴＦＴのソース領域内のオーミック接触層と連結し、図３ｃに示すように、ドレイン形成領域、ドレイン電極形成領域及び画素電極形成領域の画素電極材料層に、一体成形されると共に、ドレイン領域のオーミック接触層と接触するドレイン電極と画素電極を形成する。
【００３０】
第２のグレートーンフォトレジストパターンに対してアッシング処理を行うことにより、部分的フォトレジスト領域３１のフォトレジストを除去すると共に、完全フォトレジスト領域３２内のフォトレジストが所定の厚さまで減薄され、図３ｄに示すように、ソース電極及びそれと連結するデータラインが露出される。
【００３１】
図３ｅに示すように、得られた基板にパッシベーション層３３を堆積させ、そして残留させたフォトレジストパターンにもこのパッシベーション層３３を堆積させる。そして、残留させたフォトレジストパターンを剥離することにより画素電極とドレイン電極を露出させ、図３ｆに示すように完全な画素ユニットを実現する。
【００３２】
本発明の第１の実施例の上記製造方法によれば、２回のグレートーンマスキングを含む３回のマスキング及びフォトレジスト剥離工程を利用することにより、ＴＦＴ−ＬＣＤの画素ユニットを実現できる。
【００３３】
勿論、普通のマスクに上記いずれかのグレートーンマスクを替えても同様なパターニング操作を実現できることは、当業者にとって明らかである。例えば、２枚の普通のマスクに上記第１のグレートーンマスクを替え、２回のフォトリソグラフィ工程によりソース電極、データライン及びゲート・アイランド上の第２の絶縁層の開口部を形成することができる。
【００３４】
一つの変形例では、ソース電極、データラインおよびドレイン電極を同時に形成することもできる。したがって、図２ｂに示された第１のグレートーンフォトレジストパターンにおいて、完全フォトレジスト領域２８にはドレイン電極形成領域も含まれる。図３ｂに示された工程では、画素電極材料層はドレイン電極も覆う。図３ｅに示された工程では、ドレイン電極と画素電極は連結して形成されると共に、ソース電極と類似するように、ドレイン電極がその上の画素電極材料層を介してドレイン領域のオーミック接触層と連結する。
【００３５】
また、パッシベーション層が画素電極の上を覆って除去されなくてもよい。この場合、画素電極材料層に対してパターニングを行う際に、グレートーンマスクを利用する必要がなく、通常のマスクで行えばよい。
【実施例２】
【００３６】
次に、図４ａないし図６ｆを参照しながら本発明の第２の実施例にかかる薄膜トランジスタ液晶ディスプレイの画素ユニット及びその製造方法を説明する。
【００３７】
この実施例２において、実施例１における素子に対応する素子に対しては、類似する符号を付与し、同様な材料または方法で形成できるため、その説明を省略する。
【００３８】
まず、図４ｂに示すように、クリーンな基板１２０にゲート金属層１２１を堆積させ、ゲート金属層１２１に第１の絶縁層（ゲート絶縁層）１２２を堆積させ、第１の絶縁層に活性層（半導体層）１２３を堆積させ、活性層１２３にオーミック接触層１２４を堆積させる。
【００３９】
第１のマスクで上記ゲート金属層、第１の絶縁層、活性層及びオーミック接触層からなる積層に対してパターニングを行い、ゲート電極及びゲートラインを含むゲートパターンを完成させる。ゲート電極とその上の第１の絶縁層、活性層及びオーミック接触層と共にゲート・アイランドを構成する。図４ａには第１のマスクでパターニングを行った後の平面図が示され、ゲート電極はゲートラインから突出している。
【００４０】
具体的に言えば、オーミック接触層にフォトレジスト層を塗布した（例えばスピン塗布）後、第１のマスクでこのフォトレジスト層に対して露光を行い、現像した後、図４ｂに示すように、形成すべきゲートパターンに対応するフォトレジストパターン１２５が得られる。フォトレジストパターン１２５を介して前記積層に対してエッチングを行い、ゲート電極に対応するゲート・アイランド及びゲートラインが完成する（図４ｃを参照）。
【００４１】
続いて、得られた基板に第２の絶縁層１２６と画素電極材料層１３０を順次堆積させる。前記第２の絶縁層１２６及び画素電極材料層１３０に対してパターニングを行う。図５ａはパターニングを行った後の画素ユニットの平面図である。具体的には、画素電極材料層１３０にフォトレジスト層を塗布した後、第２のマスクでフォトレジスト層に対して露光を行い、現像した後、図５ｂに示すように、フォトレジストパターン１２８を形成する。続いて、このフォトレジストパターン１２８により画素電極材料層１３０と第２の絶縁層１２６を順次エッチングし、図５ｃに示すように、ソース電極形成領域とドレイン電極形成領域内の画素電極材料層と画素電極を形成すると共に、ゲート・アイランドの第２の絶縁層に形成されオーミック接触層を露出させる開口部を形成する。この露出されたオーミック接触層を後の工程においてパターニングすることにより、薄膜トランジスタのソース領域、ドレイン領域とチャネル領域がそれぞれ形成される。その後、図５ｄに示すように、フォトレジストパターン１２８を除去する。
【００４２】
次に、得られた基板にソース・ドレイン金属層１２７を堆積させ、このソース・ドレイン金属層１２７に対してパターニングを行うことにより薄膜トランジスタ及び画素の製造を完了させる。図６ａはフォトリソグラフィを行った後の画素ユニットの平面図である。
【００４３】
例えば、グレートーンマスクである第３のマスクでパターニングを行うことができる。具体的には、ソース・ドレイン金属層１２７にフォトレジスト層を塗布した後、グレートーンマスクでこのフォトレジスト層に対して露光を行い、現像した後グレートーンフォトレジストパターンを形成する。このグレートーンフォトレジストパターンは、図６ｂに示すように、完全フォトレジスト領域１３２と部分的フォトレジスト領域１３１を含み、その他はフォトレジストなしの領域である。ここで、完全フォトレジスト領域１３２におけるフォトレジスト層の厚さは部分的フォトレジスト領域１３１のフォトレジスト層の厚さよりも厚い。基板上において、完全フォトレジスト領域１３２は、画素ユニットの画素電極形成領域を含み、部分的フォトレジスト領域１３１はデータライン形成領域と画素ユニットのソース電極形成領域、ソース形成領域、ドレイン電極形成領域、ドレイン形成領域を含み、フォトレジストなしの領域は画素ユニットのチャネル形成領域などを含む。
【００４４】
続いて、このグレートーンフォトレジストパターンによりソース・ドレイン金属層１２７をエッチングすることで、ゲート・アイランドの第２の絶縁層の開口部からオーミック接触層を露出させ、さらにこのオーミック接触層をエッチングすることで、ＴＦＴのチャネル領域、ソース領域とドレイン領域を形成する。また、第２の絶縁層に、図６ｂに示すように、ＴＦＴソース領域のオーミック接触層と接触するソース電極、データライン、ＴＦＴのドレイン領域のオーミック接触層と画素電極とそれぞれ接触するドレイン電極を形成する。
【００４５】
このグレートーンフォトレジストパターンに対してアッシング処理を行うことにより、部分的フォトレジスト領域１３１のフォトレジストを除去すると共に、完全フォトレジスト領域１３２内のフォトレジストも所定の厚さまで減薄され、図６ｃに示すように、ソース電極、データラインとドレイン電極が露出される。
【００４６】
図６ｄに示すように、得られた基板にパッシベーション層１３３を堆積させ、そして残留させたフォトレジストパターンにもこのパッシベーション層１３３を堆積させる。そして、図６ｅに示すように、残留させたフォトレジストパターンを剥離することによりソース・ドレイン金属層により覆われた画素電極形成領域を露出させる。その後、残留させたパッシベーション層１３３をエッチングマスクとして画素電極形成領域のソース・ドレイン金属層をエッチングし、図６ｆに示すように完全な画素ユニットを実現する。
【００４７】
本発明の第２の実施例の上記製造方法によれば、１回のグレートーンマスキングを含む３回のマスキング及びフォトレジスト剥離工程を利用することにより、ＴＦＴ−ＬＣＤの画素ユニットを実現できる。
【００４８】
勿論、普通のマスクに上記グレートーンマスクを替えても同様なパターニング操作を実現できることは、当業者にとって明らかである。例えば、２枚の普通のマスクに第２の実施例のグレートーンマスクを替え、ソース・ドレイン金属層１２７を堆積させた後、１回のフォトリソグラフィ工程によりゲート・アイランド上の活性層の活性領域を露出させると共に、ソース電極、データライン、ドレイン電極を形成し、後はもう１回のフォトリソグラフィ工程により画素電極を形成し、パッシベーション層を堆積させる。この場合、例えば画素電極上のパッシベーション層を除去せず、またはパッシベーション層を堆積させた後、そのもう１回のフォトリソグラフィ工程を行って、画素電極を形成させるように画素形成領域内のパッシベーション層を除去することができる。
【００４９】
また、上記図５ｄに示された工程において、第２の絶縁層上のソース電極形成領域とドレイン電極形成領域内に画素電極材料層を残留させなくてもよい。
【００５０】
本発明によれば、薄膜トランジスタのソース電極とドレイン電極が、ソース領域とドレイン領域のオーミック接触層と直接接触するか、そのオーミック接触層と直接接触した別の導電層（例えば画素電極材料層）を介して、そのオーミック接触層と連結する。
【００５１】
上記実施例は本発明の技術案を説明するものであり、本発明を限定するものではない。最良な実施形態を参照して本発明を詳細に説明したが、当業者は、必要に応じて異なる材料や設備などを用いて本発明を実現できる。即ち、その要旨を逸脱しない範囲内において様々な形態で実施しえるものである。
【図面の簡単な説明】
【００５２】
【図１ａ】実施例１の第１のマスクでパターニングを行った後の平面図である。
【図１ｂ】実施例１の第１のマスクでパターニングを行う途中の図１ａのチャネル部分のＡ−Ａ’断面図である。
【図１ｃ】実施例１の第１のマスクでパターニングを行う途中の図１ａのチャネル部分のＡ−Ａ’断面図である。
【図２ａ】実施例１の第２のマスク（グレートーンマスク）でパターニングを行った後の平面図である。
【図２ｂ】実施例１の第２のマスクでパターニングを行う途中の図２ａのチャネル部分のＢ−Ｂ’断面図である。
【図２ｃ】実施例１の第２のマスクでパターニングを行う途中の図２ａのチャネル部分のＢ−Ｂ’断面図である。
【図２ｄ】実施例１の第２のマスクでパターニングを行う途中の図２ａのチャネル部分のＢ−Ｂ’断面図である。
【図２ｅ】実施例１の第２のマスクでパターニングを行う途中の図２ａのチャネル部分のＢ−Ｂ’断面図である。
【図２ｆ】実施例１の第２のマスクでパターニングを行う途中の図２ａのチャネル部分のＢ−Ｂ’断面図である。
【図３ａ】実施例１の第３のマスク（グレートーンマスク）でパターニングを行った後の平面図である。
【図３ｂ】実施例１の第３のマスクでパターニングを行う途中の図３ａのチャネル部分のＣ−Ｃ’断面図である。
【図３ｃ】実施例１の第３のマスクでパターニングを行う途中の図３ａのチャネル部分のＣ−Ｃ’断面図である。
【図３ｄ】実施例１の第３のマスクでパターニングを行う途中の図３ａのチャネル部分のＣ−Ｃ’断面図である。
【図３ｅ】実施例１の第３のマスクでパターニングを行う途中の図３ａのチャネル部分のＣ−Ｃ’断面図である。
【図３ｆ】実施例１の第３のマスクでパターニングを行う途中の図３ａのチャネル部分のＣ−Ｃ’断面図である。
【図４ａ】実施例２の第１のマスクでパターニングを行った後の平面図である。
【図４ｂ】実施例２の第１のマスクでパターニングを行う途中の図４ａのチャネル部分のＤ−Ｄ’断面図である。
【図４ｃ】実施例２の第１のマスクでパターニングを行う途中の図４ａのチャネル部分のＤ−Ｄ’断面図である。
【図５ａ】実施例２の第２のマスクでパターニングを行った後の平面図である。
【図５ｂ】実施例２の第２のマスクでパターニングを行う途中の図５ａのチャネル部分のＥ−Ｅ’断面図である。
【図５ｃ】実施例２の第２のマスクでパターニングを行う途中の図５ａのチャネル部分のＥ−Ｅ’断面図である。
【図５ｄ】実施例２の第２のマスクでパターニングを行う途中の図５ａのチャネル部分のＥ−Ｅ’断面図である。
【図６ａ】実施例２の第３のマスク（グレートーンマスク）でパターニングを行った後の平面図である。
【図６ｂ】実施例２の第３のマスクでパターニングを行う途中の図６ａのチャネル部分のＦ−Ｆ’断面図である。
【図６ｃ】実施例２の第３のマスクでパターニングを行う途中の図６ａのチャネル部分のＦ−Ｆ’断面図である。
【図６ｄ】実施例２の第３のマスクでパターニングを行う途中の図６ａのチャネル部分のＦ−Ｆ’断面図である。
【図６ｅ】実施例２の第３のマスクでパターニングを行う途中の図６ａのチャネル部分のＦ−Ｆ’断面図である。
【図６ｆ】実施例２の第３のマスクでパターニングを行う途中の図６ａのチャネル部分のＦ−Ｆ’断面図である。
【符号の説明】
【００５３】
２０，１２０  基板
２１，１２１  ゲート金属層
２２，１２２  第１のゲート絶縁層
２３，１２３  活性層
２４，１２４  オーミック接触層
２５，１２５  フォトレジストパターン
２６，１２６  第２の絶縁層
２７，１２７  ソース・ドレイン金属層
２８  グレートーンフォトレジストパターンの完全フォトレジスト領域
２９  グレートーンフォトレジストパターンの部分的フォトレジスト領域
１２８  フォトレジストパターン
３０，１３０  画素電極材料層
３１，１３１  グレートーンフォトレジストパターンの部分的フォトレジスト領域
３２，１３２  グレートーンフォトレジストパターンの完全フォトレジスト領域
３３，１３３  パッシベーション層
【図１ａ】
2008040502.tif 000003
【図１ｂ】
2008040502.tif 000004
【図１ｃ】
2008040502.tif 000005
【図２ａ】
2008040502.tif 000006
【図２ｂ】
2008040502.tif 000007
【図２ｃ】
2008040502.tif 000008
【図２ｄ】
2008040502.tif 000009
【図２ｅ】
2008040502.tif 000010
【図２ｆ】
2008040502.tif 000011
【図３ａ】
2008040502.tif 000012
【図３ｂ】
2008040502.tif 000013
【図３ｃ】
2008040502.tif 000014
【図３ｄ】
2008040502.tif 000015
【図３ｅ】
2008040502.tif 000016
【図３ｆ】
2008040502.tif 000017
【図４ａ】
2008040502.tif 000018
【図４ｂ】
2008040502.tif 000019
【図４ｃ】
2008040502.tif 000020
【図５ａ】
2008040502.tif 000021
【図５ｂ】
2008040502.tif 000022
【図５ｃ】
2008040502.tif 000023
【図５ｄ】
2008040502.tif 000024
【図６ａ】
2008040502.tif 000025
【図６ｂ】
2008040502.tif 000026
【図６ｃ】
2008040502.tif 000027
【図６ｄ】
2008040502.tif 000028
【図６ｅ】
2008040502.tif 000029
【図６ｆ】
2008040502.tif 000030
【手続補正書】
【提出日】平成19年8月21日(2007.8.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
第１のマスクで上記ゲート金属層２１、第１の絶縁層２２、活性層２３及びオーミック接触層２４からなる積層に対してパターニングを行い、ゲート電極４２及びゲートライン４１を含むゲートパターンを完成させる。ゲート電極４２とその上の第１の絶縁層２２、活性層２３及びオーミック接触層２４と共に薄膜トランジスタ４０のゲート・アイランド４３を構成する。図１ａには第１のマスクでパターニングを行った後の平面図が示され、ゲート電極４２はゲートライン４１から突出している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
具体的に言えば、最上層のオーミック接触層２４にフォトレジスト層を塗布した（例えばスピン塗布）後、第１のマスクでこのフォトレジスト層に対して露光を行い、現像した後、図１ｂに示すように、形成すべきゲートパターンに対応するフォトレジストパターン２５が得られる。フォトレジストパターン２５を利用することで前記積層に対してエッチングを行い、ゲート電極４２に対応するゲート・アイランド４３及びゲートライン４１を完成させる（図１ａ及び１ｃを参照）。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
前記第２の絶縁層２６及びソース・ドレイン金属層２７に対してパターニングを行い、ソース電極４４及びそれと連結するデータライン４５を形成する。図２ａはパターニングを行った後の画素ユニットの平面図である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
例えば、グレートーンマスクである第２のマスクでパターニングを行うことができる。具体的には、ソース・ドレイン金属層２７にフォトレジスト層を塗布した後、このグレートーンマスクでフォトレジスト層に対して露光を行い、現像した後第１のグレートーンフォトレジストパターンを形成する。この第１のグレートーンフォトレジストパターンは、図２ｂに示すように、完全フォトレジスト領域２８と部分的フォトレジスト領域２９を含み、ソース・ドレイン金属層２７上のその他の領域はフォトレジストなしの領域である。ここで、完全フォトレジスト領域２８におけるフォトレジスト層の厚さは部分的フォトレジスト領域２９のフォトレジスト層の厚さよりも厚い。基板上において、完全フォトレジスト領域２８は、データライン形成領域と画素ユニットのソース電極形成領域を含み、部分的フォトレジスト領域２９は画素ユニットのドレイン電極形成領域と画素電極形成領域を含み、フォトレジストなしの領域は画素ユニットの薄膜トランジスタ４０のソース形成領域、ドレイン形成領域及びチャネル形成領域などを含む。このソース電極形成領域、ソース形成領域及び画素電極形成領域などの各形成領域は、基板上のソース電極、ソース領域及び画素電極が形成される部分にそれぞれ対応するフォトレジストパターンにおける領域のことを指す。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
続いて、第１のグレートーンフォトレジストパターンによりソース・ドレイン金属層２７と第２の絶縁層２６を順次エッチングし、図２ｃに示すように、ソース電極４４、それと連結するデータライン４５、ゲート・アイランド４３上の第２の絶縁層に形成されオーミック接触層２４を露出させる開口部４９を形成する。この露出されたオーミック接触層２４を後の工程においてパターニングすることにより、薄膜トランジスタ４０のソース領域５１、ドレイン領域５２とチャネル領域５３がそれぞれ形成される。第２の絶縁層２６上のドレイン電極形成領域と画素電極形成領域におけるソース・ドレイン金属層２７は保留される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
第１のグレートーンフォトレジストパターンに対してアッシング処理を行うことにより、部分的フォトレジスト領域２９内のフォトレジストを除去すると共に、完全フォトレジスト領域２８内のフォトレジストも所定の厚さまで減薄され、図２ｄに示すように、ドレイン電極形成領域と画素電極形成領域内のソース・ドレイン金属層２７が露出される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
残留させたフォトレジストパターンにより、図２ｅに示すように、ドレイン電極形成領域と画素電極形成領域内のソース・ドレイン金属層２７をエッチングして除去する。その後、フォトレジスト剥離工程により、図２ｆに示すように、完全フォトレジスト領域２８に残留させたフォトレジストを除去する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
画素電極材料層３０に対してパターニングを行うことにより薄膜トランジスタ４０と画素電極４７を具備する画素ユニットの製造を完了させる。図３ａはフォトリソグラフィを行った後の画素ユニットの平面図である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
例えば、グレートーンマスクである第３のマスクでパターニングを行うことができる。具体的には、画素電極材料層３０にフォトレジスト層を塗布した後、グレートーンマスクでフォトレジスト層に対して露光を行い、現像した後第２のグレートーンフォトレジストパターンを形成する。この第２のグレートーンフォトレジストパターンは、図３ｂに示すように、完全フォトレジスト領域３２と部分的フォトレジスト領域３１を含み、その他はフォトレジストなしの領域である。ここで、完全フォトレジスト領域３２におけるフォトレジスト層の厚さは部分的フォトレジスト領域３１のフォトレジスト層の厚さよりも厚い。基板上において、完全フォトレジスト領域３２は、画素ユニットのドレイン形成領域、ドレイン電極形成領域、画素電極形成領域を含み、部分的フォトレジスト領域３１は画素ユニットのソース電極形成領域とソース形成領域を含み、フォトレジストなしの領域は画素ユニットのチャネル形成領域などを含む。各形成領域に関する定義は上述と同様である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
続いて、第２のグレートーンフォトレジストパターンにより画素電極材料層３０をエッチングすることで、ゲート・アイランド４３の第２の絶縁層２６の開口部４９からオーミック接触層２４を露出させ、さらにこのオーミック接触層２４をエッチングしてパターニングすることで、ＴＦＴ４０のチャネル領域５３、ソース領域５１とドレイン領域５２を形成する。また、第２の絶縁層２６に形成されたソース電極４４はその上の画素電極材料層３０を介してＴＦＴ４０のソース領域５１内のオーミック接触層２４と連結し、図３ｃに示すように、ドレイン形成領域、ドレイン電極形成領域及び画素電極形成領域の画素電極材料層３０に、一体成形されると共に、ドレイン領域５２のオーミック接触層２４と接触するドレイン電極４６と画素電極４７を形成する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
第２のグレートーンフォトレジストパターンに対してアッシング処理を行うことにより、部分的フォトレジスト領域３１のフォトレジストを除去すると共に、完全フォトレジスト領域３２内のフォトレジストが所定の厚さまで減薄され、図３ｄに示すように、ソース電極４４及びそれと連結するデータライン４５が露出される。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
図３ｅに示すように、得られた基板にパッシベーション層３３を堆積させ、そして残留させたフォトレジストパターンにもこのパッシベーション層３３を堆積させる。そして、残留させたフォトレジストパターンを剥離することにより画素電極４７とドレイン電極４６を露出させ、図３ｆに示すように完全な画素ユニットを実現する。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
一つの変形例では、ソース電極、データラインおよびドレイン電極を同時に形成することもできる。したがって、図２ｂに示された第１のグレートーンフォトレジストパターンにおいて、完全フォトレジスト領域２８にはドレイン電極形成領域も含まれる。図３ｂに示された工程では、画素電極材料層３０はドレイン電極４６も覆う。図３ｅに示された工程では、ドレイン電極４６と画素電極４７は連結して形成されると共に、ソース電極４４と類似するように、ドレイン電極４６がその上の画素電極材料層３０を介してドレイン領域５２のオーミック接触層２４と連結する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
第１のマスクで上記ゲート金属層１２１、第１の絶縁層１２２、活性層１２３及びオーミック接触層１２４からなる積層に対してパターニングを行い、ゲート電極１４２及びゲートライン１４１を含むゲートパターンを完成させる。ゲート電極１４２とその上の第１の絶縁層１２２、活性層１２３及びオーミック接触層１２４と共にゲート・アイランド１４３を構成する。図４ａには第１のマスクでパターニングを行った後の平面図が示され、ゲート電極１４２はゲートライン１４１から突出している。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
具体的に言えば、オーミック接触層にフォトレジスト層を塗布した（例えばスピン塗布）後、第１のマスクでこのフォトレジスト層に対して露光を行い、現像した後、図４ｂに示すように、形成すべきゲートパターンに対応するフォトレジストパターン１２５が得られる。フォトレジストパターン１２５を介して前記積層に対してエッチングを行い、ゲート電極１４２に対応するゲート・アイランド１４３及びゲートライン１４１が完成する（図４ａ及び４ｃを参照）。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
続いて、得られた基板に第２の絶縁層１２６と画素電極材料層１３０を順次堆積させる。前記第２の絶縁層１２６及び画素電極材料層１３０に対してパターニングを行う。図５ａはパターニングを行った後の画素ユニットの平面図である。具体的には、画素電極材料層１３０上にフォトレジスト層を塗布した後、第２のマスクでフォトレジスト層に対して露光を行い、現像した後、図５ｂに示すように、フォトレジストパターン１２８を形成する。続いて、このフォトレジストパターン１２８により画素電極材料層１３０と第２の絶縁層１２６を順次エッチングし、図５ｃに示すように、ソース電極形成領域とドレイン電極形成領域内の画素電極材料層１３０と画素電極１４７を形成すると共に、ゲート・アイランド１４３の第２の絶縁層１２６に形成されオーミック接触層１２４を露出させる開口部１４９を形成する。この露出されたオーミック接触層１２４を後の工程においてパターニングすることにより、薄膜トランジスタ１４０のソース領域１５１、ドレイン領域１５２とチャネル領域１５３がそれぞれ形成される。その後、図５ｄに示すように、フォトレジストパターン１２８を除去する。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
例えば、グレートーンマスクである第３のマスクでパターニングを行うことができる。具体的には、ソース・ドレイン金属層１２７にフォトレジスト層を塗布した後、グレートーンマスクでこのフォトレジスト層に対して露光を行い、現像した後グレートーンフォトレジストパターンを形成する。このグレートーンフォトレジストパターンは、図６ｂに示すように、完全フォトレジスト領域１３２と部分的フォトレジスト領域１３１を含み、その他はフォトレジストなしの領域である。ここで、完全フォトレジスト領域１３２におけるフォトレジスト層の厚さは部分的フォトレジスト領域１３１のフォトレジスト層の厚さよりも厚い。基板上において、完全フォトレジスト領域１３２は、画素ユニットの画素電極形成領域を含み、部分的フォトレジスト領域１３１はデータライン形成領域と画素ユニットのソース電極形成領域、ソース形成領域、ドレイン電極形成領域、ドレイン形成領域を含み、フォトレジストなしの領域は画素ユニットのチャネル形成領域などを含む。各形成領域に関する定義は上述と同様である。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
続いて、このグレートーンフォトレジストパターンによりソース・ドレイン金属層１２７をエッチングすることで、ゲート・アイランド１４３の第２の絶縁層１２６の開口部１４９からオーミック接触層１２４を露出させ、さらにこのオーミック接触層１２４をエッチングすることで、ＴＦＴ１４０のチャネル領域１５３、ソース領域１５１とドレイン領域１５２を形成する。また、第２の絶縁層１２６に、図６ｂに示すように、ＴＦＴソース領域１５１のオーミック接触層１２４と接触するソース電極１４４、データライン１４５、ＴＦＴ１４０のドレイン領域１５２のオーミック接触層１２４と画素電極１４７とそれぞれ接触するドレイン電極１４６を形成する。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
このグレートーンフォトレジストパターンに対してアッシング処理を行うことにより、部分的フォトレジスト領域１３１のフォトレジストを除去すると共に、完全フォトレジスト領域１３２内のフォトレジストも所定の厚さまで減薄され、図６ｃに示すように、ソース電極１４４、データライン１４５とドレイン電極１４６が露出される。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
図６ｄに示すように、得られた基板にパッシベーション層１３３を堆積させ、そして残留させたフォトレジストパターンにもこのパッシベーション層１３３を堆積させる。そして、図６ｅに示すように、残留させたフォトレジストパターンを剥離することによりソース・ドレイン金属層１２７により覆われた画素電極形成領域を露出させる。その後、残留させたパッシベーション層１３３をエッチングマスクとして画素電極形成領域のソース・ドレイン金属層１２７をエッチングし、図６ｆに示すように完全な画素ユニットを実現する。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
【図１ａ】実施例１の第１のマスクでパターニングを行った後の平面図である。
【図１ｂ】実施例１の第１のマスクでパターニングを行う途中の図１ａのチャネル部分の１ｂ−１ｂ断面図である。
【図１ｃ】実施例１の第１のマスクでパターニングを行う途中の図１ａのチャネル部分の１ｂ−１ｂ断面図である。
【図２ａ】実施例１の第２のマスク（グレートーンマスク）でパターニングを行った後の平面図である。
【図２ｂ】実施例１の第２のマスクでパターニングを行う途中の図２ａのチャネル部分の２ｂ−２ｂ断面図である。
【図２ｃ】実施例１の第２のマスクでパターニングを行う途中の図２ａのチャネル部分の２ｂ−２ｂ断面図である。
【図２ｄ】実施例１の第２のマスクでパターニングを行う途中の図２ａのチャネル部分の２ｂ−２ｂ断面図である。
【図２ｅ】実施例１の第２のマスクでパターニングを行う途中の図２ａのチャネル部分の２ｂ−２ｂ断面図である。
【図２ｆ】実施例１の第２のマスクでパターニングを行う途中の図２ａのチャネル部分の２ｂ−２ｂ断面図である。
【図３ａ】実施例１の第３のマスク（グレートーンマスク）でパターニングを行った後の平面図である。
【図３ｂ】実施例１の第３のマスクでパターニングを行う途中の図３ａのチャネル部分の３ｂ−３ｂ断面図である。
【図３ｃ】実施例１の第３のマスクでパターニングを行う途中の図３ａのチャネル部分の３ｂ−３ｂ断面図である。
【図３ｄ】実施例１の第３のマスクでパターニングを行う途中の図３ａのチャネル部分の３ｂ−３ｂ断面図である。
【図３ｅ】実施例１の第３のマスクでパターニングを行う途中の図３ａのチャネル部分の３ｂ−３ｂ断面図である。
【図３ｆ】実施例１の第３のマスクでパターニングを行う途中の図３ａのチャネル部分の３ｂ−３ｂ断面図である。
【図４ａ】実施例２の第１のマスクでパターニングを行った後の平面図である。
【図４ｂ】実施例２の第１のマスクでパターニングを行う途中の図４ａのチャネル部分の４ｂ−４ｂ断面図である。
【図４ｃ】実施例２の第１のマスクでパターニングを行う途中の図４ａのチャネル部分の４ｂ−４ｂ断面図である。
【図５ａ】実施例２の第２のマスクでパターニングを行った後の平面図である。
【図５ｂ】実施例２の第２のマスクでパターニングを行う途中の図５ａのチャネル部分の５ｂ−５ｂ断面図である。
【図５ｃ】実施例２の第２のマスクでパターニングを行う途中の図５ａのチャネル部分の５ｂ−５ｂ断面図である。
【図５ｄ】実施例２の第２のマスクでパターニングを行う途中の図５ａのチャネル部分の５ｂ−５ｂ断面図である。
【図６ａ】実施例２の第３のマスク（グレートーンマスク）でパターニングを行った後の平面図である。
【図６ｂ】実施例２の第３のマスクでパターニングを行う途中の図６ａのチャネル部分の６ｂ−６ｂ断面図である。
【図６ｃ】実施例２の第３のマスクでパターニングを行う途中の図６ａのチャネル部分の６ｂ−６ｂ断面図である。
【図６ｄ】実施例２の第３のマスクでパターニングを行う途中の図６ａのチャネル部分の６ｂ−６ｂ断面図である。
【図６ｅ】実施例２の第３のマスクでパターニングを行う途中の図６ａのチャネル部分の６ｂ−６ｂ断面図である。
【図６ｆ】実施例２の第３のマスクでパターニングを行う途中の図６ａのチャネル部分の６ｂ−６ｂ断面図である。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
２０，１２０  基板
２１，１２１  ゲート金属層
２２，１２２  第１のゲート絶縁層
２３，１２３  活性層
２４，１２４  オーミック接触層
２５，１２５  フォトレジストパターン
２６，１２６  第２の絶縁層
２７，１２７  ソース・ドレイン金属層
２８  グレートーンフォトレジストパターンの完全フォトレジスト領域
２９  グレートーンフォトレジストパターンの部分的フォトレジスト領域
１２８  フォトレジストパターン
３０，１３０  画素電極材料層
３１，１３１  グレートーンフォトレジストパターンの部分的フォトレジスト領域
３２，１３２  グレートーンフォトレジストパターンの完全フォトレジスト領域
３３，１３３  パッシベーション層
４０，１４０  トランジスタ
４１，１４１  ゲートライン
４２，１４２  ゲート電極
４３，１４３  ゲート・アイランド
４４，１４４  ソース電極
４５，１４５  データライン
４６，１４６  ドレイン電極
４７，１４７  画素電極
４９，１４９  開口部
５１，１５１  ソース領域
５２，１５２  ドレイン領域
５３，１５３  チャネル領域
【手続補正２３】
【補正対象書類名】図面
【補正対象項目名】図１ａ
【補正方法】変更
【補正の内容】
【図１ａ】
2008040502.tif 000031
【手続補正２４】
【補正対象書類名】図面
【補正対象項目名】図１ｃ
【補正方法】変更
【補正の内容】
【図１ｃ】
2008040502.tif 000032
【手続補正２５】
【補正対象書類名】図面
【補正対象項目名】図２ａ
【補正方法】変更
【補正の内容】
【図２ａ】
2008040502.tif 000033
【手続補正２６】
【補正対象書類名】図面
【補正対象項目名】図２ｂ
【補正方法】変更
【補正の内容】
【図２ｂ】
2008040502.tif 000034
【手続補正２７】
【補正対象書類名】図面
【補正対象項目名】図２ｃ
【補正方法】変更
【補正の内容】
【図２ｃ】
2008040502.tif 000035
【手続補正２８】
【補正対象書類名】図面
【補正対象項目名】図２ｄ
【補正方法】変更
【補正の内容】
【図２ｄ】
2008040502.tif 000036
【手続補正２９】
【補正対象書類名】図面
【補正対象項目名】図２ｅ
【補正方法】変更
【補正の内容】
【図２ｅ】
2008040502.tif 000037
【手続補正３０】
【補正対象書類名】図面
【補正対象項目名】図２ｆ
【補正方法】変更
【補正の内容】
【図２ｆ】
2008040502.tif 000038
【手続補正３１】
【補正対象書類名】図面
【補正対象項目名】図３ａ
【補正方法】変更
【補正の内容】
【図３ａ】
2008040502.tif 000039
【手続補正３２】
【補正対象書類名】図面
【補正対象項目名】図３ｂ
【補正方法】変更
【補正の内容】
【図３ｂ】
2008040502.tif 000040
【手続補正３３】
【補正対象書類名】図面
【補正対象項目名】図３ｃ
【補正方法】変更
【補正の内容】
【図３ｃ】
2008040502.tif 000041
【手続補正３４】
【補正対象書類名】図面
【補正対象項目名】図３ｄ
【補正方法】変更
【補正の内容】
【図３ｄ】
2008040502.tif 000042
【手続補正３５】
【補正対象書類名】図面
【補正対象項目名】図３ｅ
【補正方法】変更
【補正の内容】
【図３ｅ】
2008040502.tif 000043
【手続補正３６】
【補正対象書類名】図面
【補正対象項目名】図３ｆ
【補正方法】変更
【補正の内容】
【図３ｆ】
2008040502.tif 000044
【手続補正３７】
【補正対象書類名】図面
【補正対象項目名】図４ａ
【補正方法】変更
【補正の内容】
【図４ａ】
2008040502.tif 000045
【手続補正３８】
【補正対象書類名】図面
【補正対象項目名】図４ｃ
【補正方法】変更
【補正の内容】
【図４ｃ】
2008040502.tif 000046
【手続補正３９】
【補正対象書類名】図面
【補正対象項目名】図５ａ
【補正方法】変更
【補正の内容】
【図５ａ】
2008040502.tif 000047
【手続補正４０】
【補正対象書類名】図面
【補正対象項目名】図５ｂ
【補正方法】変更
【補正の内容】
【図５ｂ】
2008040502.tif 000048
【手続補正４１】
【補正対象書類名】図面
【補正対象項目名】図５ｃ
【補正方法】変更
【補正の内容】
【図５ｃ】
2008040502.tif 000049
【手続補正４２】
【補正対象書類名】図面
【補正対象項目名】図５ｄ
【補正方法】変更
【補正の内容】
【図５ｄ】
2008040502.tif 000050
【手続補正４３】
【補正対象書類名】図面
【補正対象項目名】図６ａ
【補正方法】変更
【補正の内容】
【図６ａ】
2008040502.tif 000051
【手続補正４４】
【補正対象書類名】図面
【補正対象項目名】図６ｂ
【補正方法】変更
【補正の内容】
【図６ｂ】
2008040502.tif 000052
【手続補正４５】
【補正対象書類名】図面
【補正対象項目名】図６ｃ
【補正方法】変更
【補正の内容】
【図６ｃ】
2008040502.tif 000053
【手続補正４６】
【補正対象書類名】図面
【補正対象項目名】図６ｄ
【補正方法】変更
【補正の内容】
【図６ｄ】
2008040502.tif 000054
【手続補正４７】
【補正対象書類名】図面
【補正対象項目名】図６ｅ
【補正方法】変更
【補正の内容】
【図６ｅ】
2008040502.tif 000055
【手続補正４８】
【補正対象書類名】図面
【補正対象項目名】図６ｆ
【補正方法】変更
【補正の内容】
【図６ｆ】
2008040502.tif 000056