(57)【要約】【課題】表示品質の優れた表示装置を生産性よく製造することができる表示装置の製造方法を提供することを目的とする。【解決手段】本発明に係る表示装置の製造方法は、ＴＦＴ１０８を備える基板１００を有する表示装置に関する方法である。まず、ＴＦＴ１０８を備える基板１００上にスルーホール１１を有する平坦化膜１０を成膜する。次に、スルーホール１１を介してＴＦＴ１０８のドレイン部と接続され、画素電極の少なくとも一部となる透明導電膜１２を成膜する。そして、透明導電膜１２を成膜後、ＴＦＴ１０８を備える基板１００に対してプラズマによる第１の表面処理を行う。さらに、プラズマによる第１の表面処理後、反射膜１３を成膜する。【選択図】図４
2008028018.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタを備える基板を有する表示装置であって、
前記トランジスタを備える前記基板上にスルーホールを有する平坦化膜を形成する工程と、
前記スルーホールを介して前記トランジスタのドレイン部と接続され、画素電極の少なくとも一部となる第１の導電膜を成膜する工程と、
前記第１の導電膜を成膜後、前記トランジスタを備える前記基板に対してプラズマによる第１の表面処理を行う工程と、
前記プラズマによる第１の表面処理後、第２の導電膜を成膜する工程とを備える表示装置の製造方法。
【請求項２】
前記第１の導電膜が透明導電膜であり、前記第２の導電膜を成膜する工程後、前記第１の導電膜及び前記第２の導電膜をパターニングする工程を備える請求項１に記載の表示装置の製造方法。
【請求項３】
前記第１の導電膜が透明導電膜であり、前記透明導電膜のパターニングするためのレジストを剥離した後、前記プラズマによる第１の表面処理を行う工程を備える請求項１に記載の表示装置の製造方法。
【請求項４】
前記透明導電膜をパターニングするためのレジストを剥離した後、前記プラズマによる第１の表面処理前に、加熱処理あるいは脱気処理を行う工程を備える請求項３に記載の表示装置の製造方法。
【請求項５】
前記透明導電膜をパターニングするためのレジストを剥離した後、加熱処理あるいは脱気処理を行う工程を備える請求項２に記載の表示装置の製造方法。
【請求項６】
前記第１の導電膜を成膜する工程では、非結晶材料の透明導電膜を用いる請求項１乃至５のいずれかに記載の表示装置の製造方法。
【請求項７】
トランジスタを備える基板を有する表示装置であって、
前記トランジスタを備える前記基板上にスルーホールを有する平坦化膜を形成する工程と、
前記スルーホールを介して前記トランジスタのドレイン部と接続され、画素電極の少なくとも一部となる第１の導電膜を成膜する工程と、
前記第１の導電膜を成膜後、前記トランジスタを備える前記基板に対してプラズマによる第１の表面処理を行う工程と、
前記プラズマによる第１の表面処理後、画素間に配置される隔壁を形成する工程とを備える表示装置の製造方法。
【請求項８】
前記平坦化膜に有機膜を用いる請求項１乃至７のいずれかに記載の表示装置の製造方法。
【請求項９】
前記プラズマによる第１の表面処理では、プラズマのプロセスガスが酸素を含有する請求項１乃至８のいずれかに記載の表示装置の製造方法。
【請求項１０】
前記プラズマによる第１の表面処理を、プラズマを生成させる電極間を前記基板が通過することにより行う請求項１乃至９のいずれかに記載の表示装置の製造方法。
【請求項１１】
前記プラズマによる第１の表面処理では、対向する電極間でプラズマを発生させて、プラズマを前記基板上へ導出する請求項１乃至９のいずれかに記載の表示装置の製造方法。
【請求項１２】
前記プラズマによる第１の表面処理を大気中あるいは減圧下で行う請求項１乃至１１のいずれかに記載の表示装置の製造方法。
【請求項１３】
前記スルーホールを有する平坦化膜を形成する工程後、前記第１の導電膜を成膜する工程前にプラズマによる第２の表面処理を行う工程を備える請求項１乃至１２のいずれかに記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置の製造方法に関するものである。
【背景技術】
【０００２】
液晶表示パネルの表示方式は透過型、反射型、半透過型に大別できる。透過型はバックライトと呼ばれる光源を点灯し、液晶表示パネルを通過した光で表示を行う表示方式である。このため、暗所での視認性は高いが、明所での視認性は低い。一方、反射型は液晶表示パネルに入射した光を反射させて表示を行う表示方式である。このため、明所での視認性は高いが暗所での視認性が低い。透過型と反射型の機能を合わせ持つ、いわゆる半透過型は、周囲の明るさに合わせて表示モードを切り替えることで、常に視認性の高い表示が得られる。そのため、半透過型液晶表示パネルは、携帯機器や移動体機器用のディスプレイとして広く用いられている。このような半透過型液晶表示パネルは、特許文献１及び２に開示されている。
【０００３】
また、液晶表示装置の低消費電力化のためには、液晶表示パネルの画素部の有効表示面積を大きくすること、すなわち画素の開口率を向上させることが有効である。高開口率の液晶表示パネルを得るために、薄膜トランジスタ（ＴＦＴ）を形成した後に、これらを覆うように平坦化膜を設け、最上層に画素電極を形成する。この平坦化膜には、透明樹脂の有機膜などが用いられる。
【０００４】
平坦化膜を用いた半透過液晶表示デバイスを製造する工程は、ＴＦＴの形成後に層間絶縁膜を成膜し、平坦化膜を形成する。その後、平坦化膜をマスクとして、層間絶縁膜をエッチングする。そして、ＴＦＴのドレイン電極と画素電極の電気的接続を形成するスルーホール（コンタクトホール）を形成する。ここで、層間絶縁膜とは、例えばＳｉＮ（シリコンナイトライド）である。
【０００５】
異物除去の為、透明導電膜の成膜前に水を用いた洗浄を行う。そして、非結晶材料の透明導電膜、例えばアモルファスＩＴＯ（インジウムティンオキサイド）を成膜する。次に、フォトレジストをマスクとして、透明電極のパターニングを行い、フォトレジストを除去する。その後、加熱処理（アニール）により透明電極を結晶化し、画素の透過領域を形成する。
【０００６】
異物除去の為、反射膜の成膜前に水を用いた洗浄を行い、密着力強化用の金属材料、例えばＣｒを成膜する。そして、その上層に反射電極、例えばＡｌを成膜する。次に、フォトレジストをマスクとして、反射電極のパターニングを行い、フォトレジストを除去し、画素の反射領域を形成する。
【特許文献１】特開２００３−１４０１９１号公報
【特許文献２】特開２００３−２０７７７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
平坦化膜を用いた半透過液晶表示デバイスを製造する工程において、透明電極形成後から反射膜成膜前の間に成膜前処理として洗浄を行っている。この洗浄において、表面の有機汚染を除去する手法としてＵＶ処理を行う場合、ＵＶ処理時の基板温度の上昇による平坦化膜の着色が発生する。また、ＵＶ処理により平坦化膜の分解物が再付着し、再有機汚染も発生する。さらに、ＵＶ処理により、平坦化膜である有機膜の膜質が変化する。このことで、反射膜成膜時の脱ガスが増加し、反射電極の膜質が劣化する等の課題があり、適用が非常に困難である。
【０００８】
一方、ＵＶ処理を行わない場合は、結晶化の加熱処理時に付着した有機汚染や保管時に付着した有機汚染を除去しきれない為、反射電極の剥れが発生する等の課題もある。従って、密着力の高いメタルを反射電極の下層に形成する必要がある。しかし、このように反射電極の下層に密着力強化用のメタルを形成すると、成膜・エッチングでの処理能力の減少や、密着力強化用メタルの膜質変動により反射率が変動する等の問題がある。
【０００９】
さらに、反射電極にピンホール等の膜欠損がある場合、Ａｌ−ＩＴＯの現像腐食の問題が生じる。これは、現像液が電解液として作用し、反射電極を構成するＡｌと透明電極を構成するＩＴＯとの間で電池反応が起こることによる。この電池反応によって、ＩＴＯ膜が還元され、膜質の劣化（黒化）が発生する。
【００１０】
本発明は上記の問題点を解決するためになされたものであり、表示品質の優れた表示装置を生産性よく製造することができる表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る表示装置の製造方法は、トランジスタを備える基板を有する表示装置であって、前記トランジスタを備える前記基板上にスルーホールを有する平坦化膜を形成する工程と、前記スルーホールを介して前記トランジスタのドレイン部と接続され、画素電極の少なくとも一部となる第１の導電膜を成膜する工程と、前記第１の導電膜を成膜後、前記トランジスタを備える前記基板に対してプラズマによる第１の表面処理を行う工程と、前記プラズマによる第１の表面処理後、第２の導電膜を成膜する工程とを備える方法である。
【発明の効果】
【００１２】
本発明により、表示品質の優れた表示装置を生産性よく製造することができる表示装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１３】
まず、いくつかの実施の形態を説明する前に、表示装置について図１を用いて説明する。図１は、本発明にかかる表示装置に用いられる基板の構成を示す平面図である。本発明にかかる表示装置は、液晶表示装置や有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）である。
【００１４】
本発明にかかる表示装置は、基板１００を有している。基板１００は、例えば、薄膜トランジスタ（ＴＦＴ）アレイ基板などの配線基板である。基板１００には、表示領域１０１と表示領域１０１を囲むように設けられた額縁領域１０２とが設けられている。この表示領域１０１には、複数のゲート信号線（走査信号配線）１と複数のソース信号線（表示信号配線）２とが形成されている。複数のゲート信号線１は平行に設けられている。同様に、複数のソース信号線２は平行に設けられている。ゲート信号線１と、ソース信号線２とは、互いに交差するように形成されている。ゲート信号線１とソース信号線２とは直交している。そして、隣接するゲート信号線１とソース信号線２とで囲まれた領域が画素１０５となる。従って、基板１００では、画素１０５がマトリクス状に配列される。
【００１５】
さらに、基板１００の額縁領域１０２には、走査信号駆動回路１０３と表示信号駆動回路１０４とが設けられている。ゲート信号線１は、表示領域１０１から額縁領域１０２まで延設されている。そして、ゲート信号線１は、基板１００の端部で、走査信号駆動回路１０３に接続される。ソース信号線２も同様に表示領域１０１から額縁領域１０２まで延設されている。そして、ソース信号線２は、基板１００の端部で、表示信号駆動回路１０４と接続される。走査信号駆動回路１０３の近傍には、外部配線１０６が接続されている。また、表示信号駆動回路１０４の近傍には、外部配線１０７が接続されている。外部配線１０６、１０７は、例えば、ＦＰＣ（Flexible Printed Circuit）などの配線基板である。
【００１６】
外部配線１０６、１０７を介して走査信号駆動回路１０３、及び表示信号駆動回路１０４に外部からの各種信号が供給される。走査信号駆動回路１０３は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート信号線１に供給する。このゲート信号によって、ゲート信号線１が順次選択されていく。表示信号駆動回路１０４は外部からの制御信号や、表示データに基づいて表示信号をソース信号線２に供給する。これにより、表示データに応じた表示電圧を各画素１０５に供給することができる。なお、走査信号駆動回路１０３と表示信号駆動回路１０４は、基板１００上に配置される構成に限られるものではない。例えば、ＴＣＰ（Tape Carrier Package）により駆動回路を接続してもよい。
【００１７】
画素１０５内には、少なくとも１つのＴＦＴ１０８が形成されている。ＴＦＴ１０８はソース信号線２とゲート信号線１の交差点近傍に配置される。例えば、このＴＦＴ１０８が画素電極に表示電圧を供給する。スイッチング素子であるＴＦＴ１０８のゲート電極はゲート信号線１に接続され、ゲート端子から入力される信号によってＴＦＴ１０８のＯＮとＯＦＦを制御している。ＴＦＴ１０８のソース電極はソース信号線２に接続されている。ゲート電極に電圧を印加するとソース信号線２から電流が流れるようになる。これにより、ソース信号線２から、ＴＦＴ１０８のドレイン電極に接続された画素電極に表示電圧が印加される。そして、画素電極と、対向電極との間に、表示電圧に応じた電界が生じる。
【００１８】
さらに、液晶表示装置の場合、基板１００には、対向基板が対向して配置されている。対向基板は、例えばカラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、対向電極、及び配向膜等が形成されている。なお、例えば、ＩＰＳ方式の液晶表示装置の場合、対向電極は、基板１００側に配置される。そして、基板１００と対向基板との間に液晶層が挟持される。すなわち、基板１００と対向基板との間には液晶が注入されている。さらに、基板１００と対向基板との外側の面には、偏光板、及び位相差板等などが設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設される。
【００１９】
画素電極と対向電極との間の電界によって、液晶が駆動される。すなわち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。すなわち、偏光板を通過して直線偏光となった光は液晶層によって、偏光状態が変化する。具体的には、バックライトユニットからの光及び外部から入射した外光は、偏光板によって直線偏光になる。そして、この直線偏光が液晶層を通過することによって、偏光状態が変化する。
【００２０】
従って、偏光状態によって、対向基板側の偏光板を通過する光量が変化する。すなわち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。すなわち、画素毎に表示電圧を変えることによって、所望の画像を表示することができる。
【００２１】
次に、共通の工程であるＴＦＴ１０８の製造工程について、図２の製造フローを用いて説明する。ここでは、ＴＦＴ１０８の一例として、ａ−Ｓｉの逆スタガ型について説明する。なお、ここではチャネルエッチを用いる。また、以下に説明する工程により、図４（ａ）に示す基板１００のＴＦＴ１０８が形成される。
【００２２】
最初に、ゲート信号線１、ゲート電極１ａ、ゲート端子、及び蓄積容量電極３を形成する。スパッタなどでガラスなどの透明基板４上に金属薄膜を形成する。そして、この金属薄膜上に光感光性樹脂であるレジストをスピンコートによって塗布し、塗布したレジストを露光・現像する写真製版工程を行う。その後、エッチングによってパターニングをすることでゲート信号線１、ゲート電極１ａ、ゲート端子、及び蓄積容量電極３を形成する（ステップＳ１）。この工程により金属薄膜のパターンが透明基板４上に形成される。
【００２３】
その次に、プラズマＣＶＤ等の各種ＣＶＤ法でゲート絶縁膜５、半導体薄膜６、オーミックコンタクト膜７を連続して成膜し、写真製版工程、エッチング工程を通して半導体薄膜６及びオーミックコンタクト膜７を同一パターンに形成する（ステップＳ２〜Ｓ４）。ゲート絶縁膜５はＳｉＮｘやＳｉＯｙ等である。半導体薄膜６としては、例えばアモルファスシリコン（ａ−Ｓｉ）、ポリシリコン（ｐ−Ｓｉ）が用いられる。オーミックコンタクト膜７は、ｎ型半導体であり、ａ−Ｓｉあるいはｐ−Ｓｉにリン（Ｐ）等を微量にドーピングしたｎ＋ａ−Ｓｉ膜、ｎ＋ｐ−Ｓｉ膜が用いられる。
【００２４】
その後、スパッタなどでソース信号線２の材料となる金属膜８を成膜し、写真製版工程、エッチング工程を実施する。これにより、ソース信号線２、ソース電極２ａ、ドレイン電極２ｂ、ソース端子を形成する（ステップＳ５）。ソース信号線２、ソース電極２ａ、及びドレイン電極２ｂのパターンをマスクとして、オーミックコンタクト膜７をエッチングで除去する。このプロセスによりＴＦＴ１０８のオーミックコンタクト膜７の中央部が除去され、半導体薄膜６が露出することになる。その後、フォトレジストパターンを除去する。このようにして、ソース信号線２、ソース電極２ａ、ドレイン電極２ｂ、ソース端子のパターンが形成される。
【００２５】
その後、プラズマＣＶＤ等の各種ＣＶＤ法でＳｉＮｘ、ＳｉＯｙ等あるいはそれらの混合物及び積層物からなる絶縁膜で形成した層間絶縁膜９を形成する（ステップＳ６）。層間絶縁膜９がＴＦＴ１０８を保護するための保護膜となる。これらの一連の工程を経ることで図４（ａ）のＴＦＴ１０８部が形成される。
【００２６】
このように基板１００上には、ソース信号線２、ソース電極２ａ、ドレイン電極２ｂ、ソース端子を形成する金属膜８が設けられている。そして、基板１００上には、ゲート信号線１及びソース信号線２がそれぞれ交差するように形成される。ゲート信号線１は、マトリクス状に形成されたＴＦＴ１０８を制御するゲート信号を供給し、ソース信号線２はマトリクス状に形成されたＴＦＴ１０８にデータ信号を供給する。また、ＴＦＴ１０８、ゲート信号線１及びソース信号線２を覆うように層間絶縁膜９が形成されている。
【００２７】
なお、ここではバックチャネルエッチを用いて、製造しているが、エッチストッパ等の別の方法を用いてもよい。また、ｐ−Ｓｉのトップゲート型の構造としてもよい。このような構成にした場合でも、後述する表示装置の製造方法の実施の形態において、同様の方法を用いることができ、同様の効果を得ることができる。
実施の形態１．
【００２８】
本実施の形態にかかる半透過型液晶表示装置の製造方法について、図３及び図４を用いて説明する。図３は本実施の形態に係る製造フローであり、図２の後の工程が示されている。図４は本実施の形態にかかるＴＦＴ１０８を有する基板１００の工程断面図である。
【００２９】
まず、図２に示す工程によって形成されたＴＦＴ１０８を有する基板１００上に、ゲート信号線１、ソース信号線２、ＴＦＴ１０８等の凹凸を減ずる平坦化膜１０を形成する（ステップＳ１１）。また、ドレイン電極２ｂ上の平坦化膜１０の一部が除去され、層間絶縁膜９が露出している。また、後述する工程で反射電極が形成され、反射領域となる箇所には、平坦化膜１０に凹凸が形成されている。したがって、後に形成される反射電極は断面形状に凹凸を有し、反射領域では外光がランダムな方向に反射され、光が拡散する。つまり、反射モードでも表示品位の高い液晶表示装置が得られる。ここで、平坦化膜１０は、例えばアクリル材料が主成分の膜である。また、ポリイミドやエポキシなどの樹脂材料を主成分とする膜でも良く、さらには有機材料ではなくガラス材等の無機材料でも良い。また、本実施の形態では感光性の有機膜を塗布し、露光・現像を行うことによって、平坦化膜１０をパターニングしているが、平坦化膜１０に非感光性材料を用い、フォトレジストとエッチングによってパターニングしても良い。これにより、図４（ａ）に示す構造となる。
【００３０】
次に、平坦化膜１０をマスクとして層間絶縁膜９をエッチングし、画素電極とＴＦＴ１０８のドレイン電極２ｂとを接続するためのスルーホール１１を形成する（ステップＳ１２）。これにより、図４（ｂ）に示す構造となる。そして、第１の導電膜の成膜に先立って、水洗処理による表面洗浄処理を行う（ステップＳ１３）。すなわち、スルーホール１１が形成された平坦化膜１０の表面を純水を用いて洗浄する。
【００３１】
その後、画素電極の一部を形成する第１の導電膜をスパッタ、蒸着、塗布、ＣＶＤ、印刷法、ゾルゲル法等の手法で成膜する。本実施の形態では、透過領域を形成するために第１の導電膜として、透明導電膜１２を用いている。透明導電膜１２に、非結晶材料の透明導電膜１２、例えばアモルファスＩＴＯを用いても良い。また、透明導電材料であれば、他の合金系でも良い。さらには加熱処理を行わない観点で、成膜時より結晶化している結晶化ＩＴＯ等や、３００℃以下の加熱では結晶化しないＩＺＯ等を用いても良い。この透明導電膜１２は、上記の材料の積層、あるいは混合層からなる透明導電層でも良い。そして、写真製版工程、エッチング工程を経て、透明電極を形成する（ステップＳ１４）。透明電極はスルーホール１１を介して、ドレイン電極２ｂと導通がとられている。このように、透明導電膜１２を用いて画素電極の透過領域にあたる透明電極を形成し、ＴＦＴ１０８のドレイン電極２ｂと接続する。
【００３２】
そして、透明電極形成後に加熱処理（アニール）を行うことで透明電極のアモルファスＩＴＯを結晶化ＩＴＯに変化させる（ステップＳ１５）。つまり、ステップＳ１４で用いたレジスト剥離後、透明電極を結晶化させるために、アニールを行っている。また、アニール処理は、レジスト剥離時に平坦化膜１０に浸透した成分を除去する為の脱気処理として用いても良い。もちろんアニール以外の方法を脱気処理として用いても良い。しかし、加熱処理あるいは脱気処理としてアニールを行うことで、基板１００表面に有機汚染が生じる。この有機汚染を除去するために、第２の導電膜の成膜に先立って、基板１００をプラズマガス雰囲気中に曝し、基板１００表面をプラズマ処理により洗浄する（ステップＳ１６）。すなわち、アニール後にプラズマによる第１の表面処理であるプラズマ処理を行う。これにより、基板１００表面全体がプラズマに曝される。ここでは、透明導電膜１２をパターニングするためのレジストを除去した状態でプラズマ処理を行っている。従って、透明導電膜１２上、平坦化膜１０上、その他の部分の汚染物質が除去される。
【００３３】
その後、画素電極の一部を形成する第２の導電膜をスパッタ、蒸着、塗布、ＣＶＤ、印刷法、ゾルゲル法等の手法で成膜する。本実施の形態では、反射領域を形成するために第２の導電膜として反射膜１３を用いている。そして、写真製版工程、エッチング工程を経て、反射電極を形成する（ステップＳ１７）。反射電極は、平坦化膜１０の凹凸の上に形成される。また、反射膜１３は透明導電膜１２の上に直接形成されている。これにより反射膜１３と透明導電膜１２とが接続される。このように、反射膜１３を用いて画素電極の反射領域にあたる反射電極を形成することにより、図４（ｃ）に示す構造になる。ここで、反射膜１３は例えばＡｌ合金である。また、反射膜１３にはＡｇ合金等の反射率の高い金属を用いても良い。さらには、液晶の焼きつきを防止する目的で反射電極の上層に、例えば５ｎｍ（＝５０Å）のアモルファスＩＴＯ等の薄い透明膜を形成しても良い。
【００３４】
なお、基板１００の表面には、配向膜（図示せず）が形成されている。これらの工程を経ることにより、表示品質の優れた表示装置を生産性よく製造することができる。
【００３５】
図５はステップＳ１６のプラズマ処理で用いられるプラズマ処理装置の構成を示す図である。プラズマ処理装置には、２つの対向する平行電極１４と、平行電極１４の下方に基板搬送用コロ１５が設けられている。また、プラズマガス１６のプロセスガス１７として、平行電極１４中にＮ２とＯ２をそれぞれ６．７６×１０２Ｐａ・ｍ３／ｓｅｃ（＝４００ｓｌｍ）、１．６９×１０−１  Ｐａ・ｍ３／ｓｅｃ（＝１００ｓｃｃｍ）で流し、出力２ｋＷでプラズマガス１６を発生させる。さらに、発生させたプラズマガス１６は、平行電極１４の一方向から流出される。そして、基板搬送用コロ１５の上に基板１００を載せて、基板搬送用コロ１５を回転させることで、平行電極１４の下を基板１００が通過する。基板１００の搬送はプラズマガス１６の流出部の下方３ｍｍの位置で行い、基板１００が通過することで基板１００を順次プラズマ雰囲気に曝す。このように、プラズマを発生させる場所と、プラズマ処理を行う場所が異なる。そして、プラズマ処理を行う場所に搬送された基板１００へ平行電極１４間で発生させたプラズマガス１６を導出する間接方法（リモートプラズマ）を用いている。これは、大気中で行っているが、減圧下で行ってもよい。
【００３６】
図６はステップＳ１６のプラズマ処理で用いられるプラズマ処理装置の変形例を示す図である。プラズマ処理装置には、２つの対向する平行電極１４が設けられており、平行電極１４間にプラズマガス１６が発生し、平行電極１４間の空間がプラズマ処理部となる。そして、プラズマ処理部に基板１００を通過させるために基板搬送用コロ１５が設けられている。基板搬送用コロ１５の上に基板１００を載せて、基板搬送用コロ１５を回転させる。これにより、平行電極１４間を基板１００が通過する。このことで、基板１００がプラズマガス１６に曝されて、表面処理が行われる。つまり、図６のプラズマ処理装置では、基板を直接プラズマ内へ輸送する直接方法（ダイレクトプラズマ）を用いている。これは、大気中で行っているが、減圧下で行ってもよい。
【００３７】
プラズマガス１６とは、電離によって生じた荷電粒子を含む気体のことであり、従来ＵＶによって表面処理を行っていた代わりに、本実施の形態ではプラズマ処理を用いて有機汚染を除去している。本実施の形態では、プラズマガス１６のプロセスガス１７にＮ２とＯ２の混合ガスを用いたが、Ｎ２ガスの変わりにＡｒ、Ｈｅ等の不活性ガスを、Ｏ２ガスの代わりにＣと反応するＦ系等のガスや、さらにはＮ２ガスや不活性ガスを単独で用いても良い。
【００３８】
また、本実施の形態では反射膜１３の成膜前の洗浄はプラズマ処理のみを用いているが、図７及び８に示すように、異物除去の観点で水を用いた洗浄を付加しても良い。図７、図８はそれぞれ本実施の形態の変形例１、変形例２の製造フローを示す図である。図７ではステップＳ２５のアニール処理後に、アニール処理による有機物汚染を除去するためにステップＳ２６でプラズマ処理（プラズマによる第１の表面処理）を行っている。さらに、異物除去を行うために、ステップＳ２７で水による洗浄を行っている。また、図８では、ステップＳ３５のアニール処理後に、異物除去のためにステップＳ３６で水洗を行う。その後に、ステップＳ３５のアニール処理による有機物汚染を除去するために、ステップＳ３７でプラズマ処理（プラズマによる第１の表面処理）を行っている。このようにプラズマ処理と水による洗浄はどちらを先に行っても良い。
【００３９】
また、本実施の形態では画素電極とＴＦＴ１０８のドレイン電極２ｂとを接続するためのスルーホール１１の形成を、平坦化膜１０をマスクとしてエッチングしている。なお、スルーホール１１の形成は、図９に示すように、平坦化膜１０の形成に先立って、フォトマスクを用いて層間絶縁膜９をエッチングして行っても良い。図９は本実施の形態の変形例３の製造フローを示す図である。ここでは、まずステップＳ４１で層間絶縁膜９をエッチングしてスルーホール１１を形成してから、ステップＳ４２で平坦化膜１０を成膜している。
【００４０】
また、本実施の形態では透明導電膜１２の成膜前の洗浄は、水を用いた洗浄処理によって、異物除去を行っている。平坦化膜１０と透明電極の密着力向上とスルーホール１１部の有機汚染除去の観点で、図１０に示すように、反射電極形成前に行うプラズマ処理と同様の処理を行っても良い。図１０は本実施の形態の変形例４の製造フローを示す図である。ここではステップＳ５２でスルーホール１１を形成した後に、ステップＳ５３でプラズマ処理（プラズマによる第２の表面処理）により有機汚染の洗浄を行ってから、ステップＳ５４で水洗により異物除去を行っている。また、透明導電膜１２の成膜前の処理に有機アルカリを用いた洗浄を行っても良い。なお、この場合は平坦化膜１０中に湿潤した有機成分を除去し、プラズマガス１６による表面処理（プラズマによる第２の表面処理）を行うことが望ましい。
【００４１】
上記のように、様々な製造フローが可能であり、これらの方法を用いても図３に示す製造フローと同様の効果が得られる。なお、変形例１から４において、図３に示した工程と共通の工程については、説明を省略した。
【００４２】
図１１は従来の表示装置の基板１００の構成の断面図である。プラズマによる第１の表面処理を行わないと、有機汚染が除去しきれない為、反射電極の剥れが発生してしまう。このため、図１１では密着力向上用導電体１８を反射電極の下層に形成している。また、プラズマ処理の代わりにＵＶ処理を用いる方法もあるが、ＵＶ処理時の基板温度の上昇による平坦化膜１０の着色の発生や反射膜１３成膜時の脱ガス増加による反射電極の膜質劣化の発生等の問題点がある。
【００４３】
本実施の形態によれば、反射膜１３の成膜に先立って基板１００をプラズマ雰囲気中に曝し洗浄している。これにより、基板１００上の有機汚染を除去している。よって、密着力の低いＡｌ合金を直接、基板１００上に成膜することが可能となる。すなわち、プラズマによる第１の表面処理によって、ＩＴＯとＡｌ合金との密着性を向上できる。その結果、成膜装置・エッチング装置の稼働率が向上し生産能力を上げることができる。また、プラズマによる第１の表面処理の表面改質により反射電極の密着力が向上し膜剥れ等の欠陥を防止すると共に、反射電極の膜質が向上する。これにより、反射電極形成時の薬液のしみ込みを防止する効果が向上し、現像での透明電極ダメージを防止できる。このため、歩留まりを向上することができる。
実施の形態２．
【００４４】
本実施の形態にかかる自発光タイプの表示装置の製造方法について、図１２及び図１３を用いて説明する。ここでは、自発光タイプの表示装置の一例として、トップエミッションタイプの有機ＥＬ表示装置について説明する。図１２は本実施の形態に係る製造フローである。図１３は本実施の形態にかかるＴＦＴ１０８を有する基板１００の工程断面図である。実施の形態１と共通の工程については、同様の処理がなされるため、説明を省略する。
【００４５】
まず、図２に示す工程によって形成されたＴＦＴ１０８を有する基板１００上に、ゲート信号線１、ソース信号線２、ＴＦＴ１０８等の凹凸を減ずる平坦化膜１０を形成する（ステップＳ６１）。ドレイン電極２ｂ上の平坦化膜１０の一部は除去され、層間絶縁膜９が露出している。また、平坦化膜１０には実施の形態１とは異なり、凹凸は形成されていない。なお、凹凸の有無以外に関しては、本実施の形態の平坦化膜１０は実施の形態１と同様である。次に、平坦化膜１０をマスクとして層間絶縁膜９をエッチングし、画素電極とＴＦＴ１０８のドレイン電極２ｂとを接続するためのスルーホール１１を形成する（ステップＳ６２）。そして、第１の導電膜の成膜に先立って、水洗処理による表面洗浄処理を行う（ステップＳ６３）。すなわち、スルーホール１１が形成された平坦化膜１０の表面を純水を用いて洗浄する。
【００４６】
その後、画素電極の一部を形成する第１の導電膜をスパッタ、蒸着、塗布、ＣＶＤ、印刷法、ゾルゲル法等の手法で成膜する。本実施の形態では、第１の導電膜には反射膜１３を用いる。この反射膜１３は、例えばＡｌ合金である。また、Ａｇ合金等の反射率の高い金属を用いても良い。さらには、仕事関数を向上する目的で画素電極の上層に例えば５ｎｍ（＝５０Å）のＩＴＯ等の薄い透明膜を形成しても良い。そして、写真製版工程、エッチング工程を経て、画素電極を形成する（ステップＳ６４）。画素電極はスルーホール１１を介して、ドレイン電極２ｂと導通がとられている。本実施の形態では、画素電極がアノード電極として作用する。これにより、図１３（ａ）に示す構造となる。
【００４７】
次に、隔壁１９の形成に先立って、基板１００をプラズマガス雰囲気中に曝し、基板１００表面をプラズマ処理により洗浄する（ステップＳ６５）。すなわち、パターニングされた画素電極表面に対して、プラズマによる第１の表面処理を行う。その後、ポリイミド材料を主成分とする有機膜を用いて画素間に隔壁（分離膜）１９を形成する（ステップＳ６６）。ここで、本実施の形態の隔壁１９はポリイミド材料を主成分としている。また、アクリルやエポキシなどの樹脂材料を主成分とする膜でも良く、さらには有機材料ではなくガラス材等の無機材料でも良い。また、本実施の形態では隔壁１９となる感光性の有機膜を塗布し、露光・現像することによって、隔壁１９をパターニングしているが、非感光性材料の有機膜を用い、フォトレジストとエッチングによってパターニングしても良い。これにより、図１３（ｂ）に示す構造となる。
【００４８】
また、隔壁１９は、隣接画素との色分離のためと、アノード電極とカソード電極との短絡を防ぐために用いている。具体的には、後述する有機層の発光層形成時に、隣接画素まで発光層が形成されないように隔壁１９によって、色分離を行っている。また、画素電極エッジでの有機層カバレッジ不良を隔壁によって防ぐことで、短絡を防止している。ここで、本実施の形態では、隔壁１９の形状は順テーパ状である。これは、隔壁１９端部でアノード電極とカソード電極とが短絡しないようにするためである。また、短絡してしまう理由は、アノード電極とカソード電極との間に形成される有機層が薄いためである。
【００４９】
これらの工程を経ることにより、表示品質の優れた表示装置を生産性よく製造することができる。
【００５０】
次に、反射膜１３上に有機層を形成する（ステップＳ６７）。有機層は正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などを構成要素とすることが多い。ただし、これとは異なる層構成を有する場合もある。このそれぞれの層をスプレー塗布、蒸着、インクジェットによる印刷などを用いて順次積層する。
【００５１】
次に、カソード電極として第２の導電膜を成膜する（ステップＳ６８）。第２の導電膜としてはＩＴＯ等を用いる。また、第２の導電膜として、実施の形態１の透明導電膜１２と同様の材料を用いることもできる。そして、第２の導電膜をスパッタや蒸着などによって、基板１００全面に成膜する。
【００５２】
次に、基板１００と封止基板とを貼り合わせて、有機ＥＬ素子を封止する（ステップＳ６９）。有機ＥＬ素子は空気中の水分等により劣化するので、封止基板を用いて封止する。封止基板としては、ガラス基板等が使用され、基板１００と同様のものを用いることができる。また、基板１００と封止基板とは、感光性エポキシ樹脂等の接着材によって貼り合わされる。これにより、基板１００と封止基板との間の空間は、接着材により封止される。以上の工程により、有機ＥＬ表示装置が完成する。
【００５３】
画素のアノード電極とカソード電極との間に電流を供給することによって、アノード電極からは正孔が、カソード電極からは電子がそれぞれ有機層に注入されて再結合する。その際に生ずるエネルギーにより有機層内の有機発光性化合物の分子が励起される。励起された分子は基底状態に失活し、その過程において有機層が発光する。そして、有機層から発光された光は、全方位拡散され、反射膜１３によってカソード電極側に出射する。つまり、カソード電極側が視認側となる。各画素が駆動回路からの信号に従って有機発光層の発光量を制御することによって、表示領域は画像表示を行う。
【００５４】
ここで、画素電極をアノード電極とするか、カソード電極とするかは、光学的な設計により代わる。また、封止基板の代わりに、ＳｉＮ等の積層膜によって形成される封止層を用いることもできる。
【００５５】
また、本実施の形態では画素電極とＴＦＴ１０８のドレイン電極２ｂとを接続するためのスルーホール１１の形成を、平坦化膜１０をマスクとしてエッチングしている。スルーホール１１の形成は、平坦化膜１０の形成に先立って、フォトマスクを用いて層間絶縁膜９をエッチングして行っても良い。これは、実施の形態１の変形例３の製造フロー（図９）と同様である。
【００５６】
また、本実施の形態では画素電極の成膜前の洗浄は水を用いた洗浄処理による異物除去を行っている。平坦化膜１０と画素電極の密着力向上とスルーホール１１部の有機汚染除去の観点で、隔壁１９形成前に行うプラズマ処理と同様の処理を行っても良い。つまり、プラズマによる第２の表面処理を行っても良い。これは、実施の形態１の変形例４の製造フロー（図１０）と同様である。
【００５７】
また、本実施の形態では、隔壁１９形成前の洗浄はプラズマ処理のみを用いているが、異物除去の観点で水を用いた洗浄を付加しても良い。プラズマ処理と水による洗浄はどちらを先に行っても良い。これは、実施の形態１の変形例１（図７）及び変形例２（図８）の製造フローと同様である。
【００５８】
また、隔壁１９形成後に、隔壁１９形成時のスカム等の除去の観点で、画素電極形成後に行うプラズマによる第１の表面処理と同等のプラズマによる第３の表面処理を行っても良い。
【００５９】
なお、プラズマ処理装置及びプラズマガスのプロセスガスは、実施の形態１と同様である。
【００６０】
本実施の形態では、隔壁１９形成に先立って基板１００をプラズマガス雰囲気中に曝し洗浄している。これにより、基板１００上の有機汚染を除去し、隔壁１９材料と画素電極の密着力を向上できる。その結果、隔壁１９のエッジでの隔壁１９浮きを防止し、非点灯画素の発生が防止できる。
実施の形態３．
【００６１】
本実施の形態にかかる表示装置は実施の形態１と同様に半透過型液晶表示装置である。本実施の形態にかかる半透過型液晶表示装置の製造方法について、図１４を用いて説明する。図１４は本実施の形態に係る製造フローである。実施の形態１と共通の工程については、同様の処理がなされるため、説明を省略する。
【００６２】
まず、図２に示す工程によって形成されたＴＦＴ１０８を有する基板１００上に、ゲート信号線１、ソース信号線２、ＴＦＴ１０８等の凹凸を減ずる平坦化膜１０を形成する（ステップＳ７１）。ドレイン電極２ｂ上の平坦化膜１０の一部は除去され、層間絶縁膜９が露出している。なお、本実施の形態の平坦化膜１０は実施の形態１と同様である。次に、平坦化膜１０をマスクとして層間絶縁膜９をエッチングし、画素電極とＴＦＴ１０８のドレイン電極２ｂとを接続するためのスルーホール１１を形成する（ステップＳ７２）。そして、第１の導電膜の成膜に先立って、水洗処理による表面洗浄処理を行う（ステップＳ７３）。すなわち、スルーホール１１が形成された平坦化膜１０の表面を純水を用いて洗浄する。
【００６３】
その後、画素電極の一部を形成する第１の導電膜をスパッタ、蒸着、塗布、ＣＶＤ、印刷法、ゾルゲル法等の手法で成膜する（ステップＳ７４）。本実施の形態では、透過領域を形成するために第１の導電膜として透明導電膜１２を用いている。なお、本実施の形態の透明導電膜１２は実施の形態１と同様である。次に、第２の導電膜の成膜に先立って、基板１００をプラズマガス雰囲気中に曝し、基板１００表面のプラズマ（洗浄）処理を行う（ステップＳ７５）。これは、プラズマによる第１の表面処理である。その後、画素電極を形成する第２の導電膜をスパッタ、蒸着、塗布、ＣＶＤ、印刷法、ゾルゲル法等の手法で成膜する（ステップＳ７６）。本実施の形態では、画素電極の反射領域を形成するために第２の導電膜として反射膜１３を用いている。なお、本実施の形態の反射膜１３は実施の形態１と同様である。
【００６４】
これらの工程を経ることにより、表示品質の優れた表示装置を生産性よく製造することができる。
【００６５】
反射膜１３の成膜後に透明導電膜１２と反射膜１３とを両方除去するレジストパターンを用いて、写真製版工程、エッチング工程を経て、透明導電膜１２と反射膜１３とをパターニングする。次に、反射膜１３のみを除去するレジストパターンを用いて、写真製版工程、エッチング工程を経て、反射膜１３をパターニングする。すなわち、反射膜１３が形成されている領域が反射領域であり、反射膜１３が除去され、透明導電膜１２のみが形成されている領域が透過領域である。これにより、透明電極と反射電極とからなる画素電極を形成する（ステップＳ７７）。このように本実施の形態では、プラズマ処理及び反射膜１３の成膜後に、透明導電膜１２及び反射膜１３のパターニングをして、画素電極を形成している。そして、加熱処理（アニール）を行うことで、透明電極のアモルファスＩＴＯを結晶化ＩＴＯに変化させる（ステップＳ７８）。
【００６６】
また、本実施の形態では画素電極とＴＦＴ１０８のドレイン電極２ｂとを接続するためのスルーホール１１の形成を、平坦化膜１０をマスクとしてエッチングしている。スルーホール１１の形成は、平坦化膜１０の形成に先立って、フォトマスクを用いて層間絶縁膜９をエッチングして行っても良い。これは、実施の形態１の製造フローの変形例３（図９）と同様である。
【００６７】
また、本実施の形態では透明導電膜１２の成膜前の洗浄は、水を用いた洗浄処理によって、異物除去を行っている。平坦化膜１０と透明導電膜１２の密着力向上とスルーホール１１部の有機汚染除去の観点で、反射膜１３の成膜前に行うプラズマ処理と同様の処理を行っても良い。つまり、プラズマによる第２の表面処理を行っても良い。これは、実施の形態１の製造フローの変形例４（図１０）と同様である。また、透明導電膜１２の成膜前の処理に有機アルカリを用いた洗浄を行っても良い。なお、この場合は平坦化膜１０中に湿潤した有機成分を除去し、プラズマガス１６による表面処理（プラズマによる第２の表面処理）を行うことが望ましい。
【００６８】
また、本実施の形態では反射膜１３の成膜前の洗浄はプラズマ処理のみを用いているが、異物除去の観点で水を用いた洗浄を付加しても良い。プラズマ処理と水による洗浄はどちらを先に行っても良い。これは、実施の形態１の製造フローの変形例１（図７）及び変形例２（図８）と同様である。
【００６９】
なお、プラズマ処理方法及びプラズマガス１６のプロセスガス１７は、実施の形態１と同様である。
【００７０】
本実施の形態では、反射膜１３の成膜後、画素電極を形成するために、２回露光を行っている。すなわち、透明導電膜１２と反射膜１３とを両方除去するレジストパターンと、反射膜１３のみを除去するレジストパターンとを用いている。このレジストパターンは、ハーフトーンマスクやグレートーンマスクを用いて１回のフォトレジスト工程にてパターニングを行っても良い。ハーフトーンマスク及びグレートーンマスクは、多階調マスクの一種である。グレートーンマスクは、露光機の解像度以下のスリットを作り、そのスリット部が光の一部を遮り、中間露光を実現する。一方、ハーフトーンマスクは半透過の膜を利用し、中間露光を行う。いずれも、１回の露光で露光部分、中間露光部分、未露光部分の３つの露光レベルを表現し、現像後に２種類の厚さのレジスト（感光剤）を形成できる。このレジストの厚さの違いを利用して少ない回数で基板１００にパターン転写することができるため、生産効率アップを実現する。
【００７１】
本実施の形態では、有機膜である平坦化膜１０の上に透明導電膜１２が成膜されているので、透明導電膜１２中に有機物が取り込まれる場合がある。そこで、本実施の形態では、反射膜１３の成膜に先立って基板１００をプラズマ雰囲気中に曝し洗浄している。これにより、基板１００上の有機汚染を除去することができる。また、プラズマによる第１の表面処理を行うことで、透明導電膜１２を形成するＩＴＯの表面の接触角が低下する。従って、ＩＴＯ表面が改質されることにより、上から成膜される反射膜１３との密着力が強化される効果がある。よって、密着力の低いＡｌ合金を直接、基板１００上に成膜することが可能となる。すなわち、プラズマによる第１の表面処理によって、ＩＴＯとＡｌ合金との密着性を向上できる。その結果、成膜装置・エッチング装置の稼働率が向上し生産能力を上げることができる。また、プラズマによる第１の表面処理の表面改質により反射電極の密着力が向上し膜剥れ等の欠陥を防止すると共に、反射電極の膜質が向上する。これにより、反射電極形成時の薬液のしみ込みを防止する効果が向上し、現像での透明電極ダメージを防止できる。このため、歩留まりを向上することができる。
【図面の簡単な説明】
【００７２】
【図１】本発明におけるＴＦＴアレイ基板の構成を示す平面図である。
【図２】本発明におけるＴＦＴの製造フローを示す図である。
【図３】実施の形態１における製造フローを示す図である。
【図４】実施の形態１における基板の製造工程を示す断面図である。
【図５】実施の形態１におけるプラズマ処理装置の構成を示す図である。
【図６】実施の形態１におけるプラズマ処理装置の変形例である。
【図７】実施の形態１における変形例１の製造フローを示す図である。
【図８】実施の形態１における変形例２の製造フローを示す図である。
【図９】実施の形態１における変形例３の製造フローを示す図である。
【図１０】実施の形態１における変形例４の製造フローを示す図である。
【図１１】従来の基板の構成の断面図である。
【図１２】実施の形態２における製造フローを示す図である。
【図１３】実施の形態２における基板の製造工程を示す断面図である。
【図１４】実施の形態３における製造フローを示す図である。
【符号の説明】
【００７３】
１  ゲート信号線、１ａ  ゲート電極、２  ソース信号線、２ａ  ソース電極、
２ｂ  ドレイン電極、３  蓄積容量電極、４  透明基板、５  ゲート絶縁膜、
６  半導体薄膜、７  オーミックコンタクト膜、８  金属膜、９  層間絶縁膜、
１０  平坦化膜、１１  スルーホール、１２  透明導電膜、１３  反射膜、
１４  平行電極、１５  基板搬送用コロ、１６  プラズマガス、１７  プロセスガス、
１８  密着力向上用導電体、１９  隔壁、
１００  基板、１０１  表示領域、１０２  額縁領域、１０３  走査信号駆動回路、
１０４  表示信号駆動回路、１０５  画素、１０６  外部配線、１０７  外部配線、
１０８  ＴＦＴ
【図１】
2008028018.tif 000003
【図２】
2008028018.tif 000004
【図３】
2008028018.tif 000005
【図４】
2008028018.tif 000006
【図５】
2008028018.tif 000007
【図６】
2008028018.tif 000008
【図７】
2008028018.tif 000009
【図８】
2008028018.tif 000010
【図９】
2008028018.tif 000011
【図１０】
2008028018.tif 000012
【図１１】
2008028018.tif 000013
【図１２】
2008028018.tif 000014
【図１３】
2008028018.tif 000015
【図１４】
2008028018.tif 000016