(57)【要約】【課題】画素サイズの微細化が容易で、かつ高感度及び低雑音の裏面照射型単板カラー固体撮像素子を提供する。【解決手段】画素読み出し回路は、画素読み出し回路を共有する複数の画素からなる読み出しブロックのうち、一部の画素に選択的に配置されている。【選択図】図３
2008172580.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に画素をマトリクス状に配置することにより形成された画素領域部と、
前記画素から電気信号を読み出す読み出し手段と、
前記画素領域部の入射光側に設けられ、複数の前記画素に対応する単位ブロックを繰り返し配置することによって形成されたカラーフィルタアレイとを備え、
前記画素領域部は、
前記半導体基板のうち前記入射面側に設けられた光電変換部と、
前記光電変換部毎に設けられた転送トランジスタと、
前記半導体基板のうち前記入射面と反対の面側に配置された画素読み出し回路とを備え、
前記画素読み出し回路は、
前記画素読み出し回路を共有する複数の前記画素からなる読み出しブロックのうち、一部の画素に選択的に配置された
ことを特徴とする固体撮像素子。
【請求項２】
前記読み出しブロックは、前記単位ブロックと同一の画素群によって形成された
ことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記単位ブロックは、ＲＧＢの原色フィルタによって形成された
ことを特徴とする請求項１記載の固体撮像素子。
【請求項４】
前記単位ブロックは、ＲＧＢの原色フィルタ及び無色透明なフィルタによって形成された
ことを特徴とする請求項１記載の固体撮像素子。
【請求項５】
前記単位ブロックは、ＲＧＢ三原色のうち青色を含む二色の原色フィルタ及び無色透明なフィルタによって形成された
ことを特徴とする請求項１記載の固体撮像素子。
【請求項６】
前記画素読み出し回路は、青色の色フィルタが形成された画素に選択的に配置された
ことを特徴とする請求項１記載の固体撮像素子。
【請求項７】
前記画素読み出し回路は、青色の色フィルタが形成された画素と、緑色の色フィルタが形成された画素とに選択的に配置された
ことを特徴とする請求項１記載の固体撮像素子。
【請求項８】
前記画素読み出し回路は、アナログデジタル変換回路を含む
ことを特徴とする請求項１記載の固体撮像素子。
【請求項９】
前記画素読み出し回路は、アナログデジタル変換回路を形成するアナログ回路部を含み、
前記アナログ回路部は、複数の前記画素からなる前記読み出しブロックのうち、一部の画素に選択的に配置された
ことを特徴とする請求項１記載の固体撮像素子。
【請求項１０】
固体撮像素子と、
入射光を前記固体撮像素子に集光及び結像させる光学レンズ系と、
前記固体撮像素子から出力される電気信号を処理する信号処理部とを備え、
前記固体撮像素子は、
半導体基板と、
前記半導体基板に画素をマトリクス状に配置することにより形成された画素領域部と、
前記画素から電気信号を読み出す読み出し手段と、
前記画素領域部の入射光側に設けられ、複数の前記画素に対応する単位ブロックを繰り返し配置することによって形成されたカラーフィルタアレイとを備え、
前記画素領域部は、
前記半導体基板のうち前記入射面側に設けられた光電変換部と、
前記光電変換部毎に設けられた転送トランジスタと、
前記半導体基板のうち前記入射面と反対の面側に配置された画素読み出し回路とを備え、
前記画素読み出し回路は、
前記画素読み出し回路を共有する複数の前記画素からなる読み出しブロックのうち、一部の画素に選択的に配置された
ことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及び固体撮像装置に関する。
【背景技術】
【０００２】
近年のデジタルカメラ、カメラ搭載型携帯電話等の普及により、固体撮像素子の需要が増加している。特に、一般的な半導体製造工程であるＣＭＯＳプロセスにより製造可能なＣＭＯＳ型固体撮像素子の需要が高まっている。このような固体撮像素子には、近年において、更なる小型化、多画素化の要求が高まっており、画素サイズの微細化が重要な課題となっている。
【０００３】
しかしながら、画素サイズの微細化に伴う半導体基板表面に平行な平面サイズの縮小に対して、半導体基板表面に垂直な深さ方向の縮小は同時にスケーリングされておらず、このことに起因する課題が顕在化しつつある。
【０００４】
すなわち、画素領域の水平方向サイズが縮小されても、フォトダイオードが形成されるシリコン基板表面と、光学的に開口率を拡大するためのマイクロレンズとの距離が縮小されないために、結像レンズからの入射光が斜めに入射する画素領域周辺部において、入射光の一部がメタル配線層により反射されてしまう、いわゆる「ケラレ」という現象が画素領域の周辺部で起こり、感度の不均一性が発生してしまう。
【０００５】
また、CMOS型固体撮像素子の特徴である「システムオンチップ」を実現するために、最新のCMOS工程を用いた回路デザインを周辺回路に搭載しようとすると、CMOS工程の多層配線化によりシリコン基板表面とマイクロレンズとの距離は拡大し、上記の「ケラレ」はさらに発生しやすくなってしまう。
【０００６】
このような状況を打破するためのデバイス構成として、裏面照射型のCMOSセンサの開発が報告されている（例えば、特許文献１及び２参照）。
【特許文献１】特開２００３−３１７８５号公報
【非特許文献１】S. Iwabuchi et al. ,  ISSCC Tech. Digest , pp.302-303, 2006
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、シリコン基板の吸収係数が低く、入射光の侵入長が大きい、長波長光を撮像する場合には、入射光が裏面側のフォトダイオードを通過し、表面側の読み出し回路領域に到達し、そこで発生した電子・正孔対により読み出し回路の動作が変調されてしまうという課題があった。そのため、裏面側に形成するフォトダイオードを十分に大きく設計できず、裏面照射によるフォトダイオード開口率向上の効果は不十分であった。
【０００８】
たとえば、波長４００〜７００ｎｍの可視光を撮像する場合、波長の長い７００ｎｍ光に対する単結晶シリコンの吸収係数は２１９２［ｃｍ−１］と低く、非特許文献１に示された厚さ４μｍのシリコン基板に対する透過率は４０％にもなる。ＩＲカットフィルターにより６５０ｎｍ以上の長波長成分を除去したとしても、６５０ｎｍ光に対する単結晶シリコンの吸収係数は３１６２［ｃｍ−１］と低く、厚さ４μｍのシリコン基板に対する透過率は３０％近い。
【０００９】
したがって、上記の透過光による影響を防止するために、特許文献１に示された構造ではなく、表面側の読み出し回路と、裏面側のフォトダイオードとが、オーバーラップしないように設計されている（非特許文献１）。
【００１０】
すなわち、裏面側フォトダイオード開口率向上効果や、表面側読み出し回路面積拡大効果が、十分に得られてはいない。
【００１１】
本発明は、上記の事情を鑑みてなされたものであって、画素サイズの微細化が容易で、かつ高感度及び低雑音の裏面照射型のカラー固体撮像素子を提供する。
【課題を解決するための手段】
【００１２】
本発明の一態様による固体撮像素子は、
半導体基板と、
前記半導体基板に画素をマトリクス状に配置することにより形成された画素領域部と、
前記画素から電気信号を読み出す読み出し手段と、
前記画素領域部の入射光側に設けられ、複数の前記画素に対応する単位ブロックを繰り返し配置することによって形成されたカラーフィルタアレイとを備え、
前記画素領域部は、
前記半導体基板のうち前記入射面側に設けられた光電変換部と、
前記光電変換部毎に設けられた転送トランジスタと、
前記半導体基板のうち前記入射面と反対の面側に配置された画素読み出し回路とを備え、
前記画素読み出し回路は、
前記画素読み出し回路を共有する複数の前記画素からなる読み出しブロックのうち、一部の画素に選択的に配置された
ことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、裏面照射型のカラー固体撮像素子における微細画素の設計が容易になり、感度も向上し、雑音も低減できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について図面を参照して詳細に説明する。以下の図面の記載において、同一の部分には同一の符号を付し、重複する記載は省略する。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものと異なる。更に、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
【００１５】
図１は、本発明の実施形態に係わる固体撮像素子１０の概略構成を説明するためのブロック図である。
【００１６】
固体撮像素子１０は、光電変換により入射光信号を電気信号に変換する画素が二次元状にアレイ配列された画素領域２０（画素領域部）の周囲に、負荷トランジスタ部３０、ＣＤＳ（相関２重サンプリング）回路部４０、行選択手段５０、列選択手段６０、ＡＧＣ（自動ゲイン制御回路）７０、ＡＤＣ（Ａ／Ｄ変換器）８０、デジタルアンプ９０、ＴＧ（タイミングジェネレータ）回路１００等を配置することにより形成される。なお、少なくともＶ選択手段５０及びＨ選択手段６０は、各画素からの電気信号を読み出す読み出し手段を構成する。
【００１７】
ＡＤＣ８０は、ＣＤＳ回路４０と一体構成され、カラム型のＣＤＳ−ＡＤＣ回路構成とすることも可能である。
【００１８】
あるいは、ＴＧ回路１００，ＡＧＣ７０，ＡＤＣ８０，デジタルアンプ９０等を別チップにしても構わないし、図１には記載されない信号処理回路を搭載してもよい。
【００１９】
図１の画素領域２０には、画素ごとに異なる分光透過率特性を有するオンチップのカラーフィルター（ＣＦ）が形成され、単板カラー固体撮像素子となっている。
【００２０】
ＣＦの配列としては、例えば、図２に示すように、一般的な原色系ＣＦ配列であるＢａｙｅｒ（ベイヤー）配列（図２（ａ））や、ＷＲＧＢ配列（図２（ｂ））、ＷＷＲＢ配列（図２（ｃ））等の２×２画素ブロック構成とすることができる。図２において、Ｇは緑色を透過するＣＦを形成したＧ画素、Ｂは青色を透過するＣＦを形成したＢ画素、Ｒは赤色を透過するＣＦを形成したＲ画素、そして、Ｗは可視光領域の光を全て透過する透明層を形成したＷ画素である。
【００２１】
ＣＦの配列は、図２に示した例以外にも、２×２画素ブロックよりも大きい画素ブロック構成であっても構わないし、原色系ＣＦでなく補色系ＣＦであっても構わない。
【００２２】
このように、ＣＦの配列（カラーフィルタアレイ）は、画素領域２０の入射光側に設けられ、複数の画素に対応するブロックを単位ブロックとし、画素領域２０は、この単位ブロックを繰り返し配置することにより形成される。
【００２３】
以下の説明においては、ＣＦ配列として図２（ａ）のＢａｙｅｒ配列を用いた例について記述する。
【００２４】
図３は、図２（ａ）のＢａｙｅｒ配列ＣＦを形成した２×２画素ブロックＢＫ１０の画素部を説明する概略構成図であり、入射光の入射面と反対の面側である表面側（図３（ａ））と、入射光の入射面側である裏面側（図３（ｂ））における画素内部の構成を示している。図２と比較してわかるように、表面側の読み出し回路１１０（すなわち画素読み出し回路）がＢ画素にのみ形成されていることが特徴である。
【００２５】
図４は、２×２画素ブロックＢＫ１０（読み出しブロック）の画素内部回路の一例を説明するための回路図であり、４画素からなる画素ブロックＢＫ１０には、４個のフォトダイオード（光電変換部）ＰＤ１０〜ＰＤ４０、４個の転送トランジスタＴＧ１０〜ＴＧ４０、そして１個の読み出し回路１１０が含まれている。なお、Ｃ１０〜Ｃ４０は、蓄積容量を示す。
【００２６】
読み出し回路１１０は、転送トランジスタＴＧ１０〜ＴＧ４０により転送された信号電荷をリセットするリセットトランジスタＲＳＴと、信号電荷に応じた信号電圧を信号線ＳＬに発生させる増幅トランジスタＡＭＰと、そして行選択パルスにより選択された行の読み出し回路１１０を活性化するための選択トランジスタＡＤＲとにより構成されている。
【００２７】
読み出し回路１１０内部の増幅トランジスタＡＭＰは、画素領域２０外部に配置された、負荷トランジスタ部３０を形成する負荷トランジスタＬＯＡＤとの組み合わせによりソースフォロア回路を構成しており、選択トランジスタＡＤＲにより選択されていない行においてはソースフォロア回路は電源電圧Ｖｄｄから分離され不活性化される。
【００２８】
従って、選択トランジスタＡＤＲと増幅トランジスタＡＭＰは、図４の配置に限定されるものではなく、両者が直列接続されていれば、両者の位置を入れ替えることも可能である。
【００２９】
また、リセットトランジスタＲＳＴの動作タイミングを工夫し、非選択行における増幅トランジスタＡＭＰのゲート電位をＶｓｓとすることで、ソースフォロア回路を不活性化することも可能であり、その場合には、選択トランジスタＡＤＲを省略することができる。
【００３０】
図５、６は、画素の断面構造図であり、入射光は図の下方、裏面側から入射する裏面照射型になっている。
【００３１】
図５はＢ画素の断面構造図であり、図６はＧ画素（Ｒ画素）の断面構造図である。なお、図５は、４×４画素ブロックのレイアウトを示す図９中のＢ１−Ｂ２−Ｂ３線に沿って切断した場合の縦断面図を示し、図６は、図９中のＡ１−Ａ２−Ａ３線に沿って切断した場合の縦断面図を示す。
【００３２】
図５と図６を比較すればわかるように、基板表面側の読み出し回路１１０は図５のＢ画素にのみ形成されており、図６のＧ画素およびＲ画素においては表面側に読み出し回路１１０は形成されていない。
【００３３】
図５、６に示す断面構造を得るための工程は以下のようなものである。
【００３４】
シリコン基板（半導体基板）内部の不純物構造、ゲート構造、多層配線構造（第１メタル層１２０、第２メタル層１３０及び第３メタル層１４０）は、たとえばSOI基板を用いて、そのSOI層１５０（半導体基板）の表面側に通常のCMOSセンサ製造工程を施すことで形成される。
【００３５】
表面側構造を形成した後、表面側にたとえばガラス基板等の支持基板１６０を接着する。
【００３６】
支持基板１６０接着後に、機械的研磨、CMP、シリコンドライエッチング、シリコンウエットエッチング等、あるいはこれらを適当に組み合わせた工程により、裏面側からSOI基板のバルク基板（図示せず）を除去し、入射光側となる裏面側のSiO2層１７０を露出するようにする。
【００３７】
さらに、必要に応じて、光入射側のシリコン（ＳＯＩ層１５０）裏面側に薄い高濃度P＋領域を形成することも可能であり、フォトダイオードＰＤ１０〜ＰＤ４０が形成する空乏層をシリコン／シリコン酸化膜（SOI層１５０／SiO2層１７０）界面から分離することで低暗電流化することができ、より好ましい。
【００３８】
その後、裏面側の反射防止構造のためにSiN層１８０を形成し、さらに光シールド層１９０を形成する。
【００３９】
ボンディングパッド（不図示）については、表面側の支持基板１６０を貫通するパッド開口を形成しても良いし、裏面側からＳｉＮ層１８０、ＳｉＯ２層１７０、ＳＯＩ層１５０、多層配線層を貫通するパッド開口を形成してもよい。
【００４０】
以上の工程によりモノクロ撮像素子が完成した後、裏面側にＣＦおよびオンチップマイクロレンズを形成する。
【００４１】
図５，６における、ＳＯＩ層１５０の厚さLは、入射光の波長λのシリコン基板への侵入長Pよりも大きくすることが重要である。
【００４２】
これにより、裏面から入射した光が読み出し回路１１０に侵入し、回路動作を不安定にすることが回避される。
【００４３】
この侵入長Pは、好ましくはシリコン基板内での吸収が９９％となる深さP（９９％）で定義されており、より好ましくはシリコン基板内での吸収が９９．９％となる深さＰ（９９．９％）で定義される。
【００４４】
たとえば、λ＝450[nm]程度の青色光では、P（９９％）とＰ（９９．９％）は各々、１〜２μｍ、３〜４μｍである。
【００４５】
単結晶シリコンにおける単色光の吸収係数αは、図７に示すように波長依存性を持ち、波長λが大きくなるほど吸収係数αは低下する。
【００４６】
図７におけるＴ＝３００［Ｋ］（室温）での吸収係数を用いて、波長λが４００〜８５０［ｎｍ］の単色光について、単結晶シリコンの深さと単色光の透過率を計算した結果を図８に示す。
【００４７】
Ｒ画素に形成したＣＦを透過する赤色光の波長の上限として、赤外カットフィルタによりカットされる波長λ＝６５０［ｎｍ］の入射光を考えれば、侵入長P（９９％）とＰ（９９．９％）は各々、１５μｍ、２１μｍにもなる。
【００４８】
Ｇ画素に形成したＣＦを通過する緑色光として、波長λ＝５５０［ｎｍ］の入射光を考えた場合には、同様に、侵入長P（９９％）とＰ（９９．９％）は各々、７μｍ、１０μｍである。
【００４９】
一方、ＳＯＩ層１５０の厚さＬは、フォトダイオードＰＤに蓄積した信号電荷を完全に読み出すためのフォトダイオードのＮ層の厚さと、短波長光の吸収により発生した信号電荷をフォトダイオード内部に輸送・蓄積するための裏面側フォトダイオードのＰ＋層の厚さとにより制限され、通常は数μｍ程度である。
【００５０】
したがって、Ｒ画素やＧ画素に入射した赤色光および緑色光は、数μｍ程度のＳＯＩ層１５０に形成されたフォトダイオードＰＤ１０、ＰＤ３０及びＰＤ４０での吸収が不十分であり、フォトダイオードＰＤ１０、ＰＤ３０及びＰＤ４０を透過した光はＳＯＩ層１５０の表面側に到達する。
【００５１】
このフォトダイオードＰＤを透過した光が、ＳＯＩ層１５０表面側の読み出し回路１１０に侵入すると、読み出し回路１１０内部における光吸収により発生する電子−正孔対により読み出し回路１１０の動作が不安定になってしまう。そのため、上述の非特許文献１においては、裏面側のフォトダイオードと表面側の読み出し回路とが積層されないように配置せざるを得ず、フォトダイオードの開口率を十分に拡大できず、また読み出し回路の面積も制限されていた。
【００５２】
一方、本実施の形態によれば、図２、３、５及び６に示すように、読み出し回路１１０は、Ｂ画素の表面側にのみ形成されており、Ｇ画素およびＲ画素の表面側には形成されていない。したがって、上述した赤色光、緑色光がフォトダイオードＰＤ１０、ＰＤ３０及びＰＤ４０を透過することによる読み出し回路１１０動作の不安定化は回避される。同時に、Ｂ画素では図５に示すように、裏面側のフォトダイオード開口を最大限に設計可能であり、青色感度の向上という効果が得られる。同様に、Ｒ画素やＧ画素においては、読み出し回路１１０が存在しないためにフォトダイオード開口を制限するものは転送トランジスタＴＧ１０、ＴＧ３０及びＴＧ４０のみとなり、従来技術と比較してフォトダイオード開口を拡大することが可能であり、したがって、赤色感度、緑色感度も向上するという効果が得られる。
【００５３】
さらに、Ｂ画素の表面側の大部分を読み出し回路１１０として利用できるので、画素の微細化においての設計が容易となるばかりでなく、読み出し回路１１０の雑音源である増幅トランジスタＡＭＰのサイズを大きくすることが可能となり、増幅トランジスタＡＭＰにおいて発生する１／ｆ雑音を低減し、低雑音化できるという効果もある。
【００５４】
図２に示した２×２画素ブロックのＢａｙｅｒ配列ＣＦを形成した場合における、実際の表面側レイアウトの例として図４の回路構成を有する、４×４画素ブロックのレイアウトを図９〜１２に示す。
【００５５】
図９には、活性領域、ゲートおよびコンタクトの構造を示した。Ｒ画素、Ｇ画素には表面付近にまで形成されているフォトダイオードＰＤ１０、ＰＤ３０及びＰＤ４０と、転送トランジスタＴＧ１０、ＴＧ３０及びＴＧ４０のみが形成され、Ｂ画素には、フォトダイオードＰＤ２０の読み出しＮ領域と転送トランジスタＴＧ２０の他に、読み出し回路１１０（リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、選択トランジスタＡＤＲ）が形成されている。
【００５６】
図１０は、図９のパターン上に第１メタル層１２０パターンを追記している。
【００５７】
図１１は、図１０における第１メタル層１２０パターンを白抜き表示にした上で、図１０のパターン上に第２メタル層１３０パターンを追記している。
【００５８】
図１２は、図１１における第２メタル層１３０パターンを白抜き表示にした上で、図１１のパターン上に第３メタル層１４０パターンを追記している。
【００５９】
図１０〜１２のメタル層パターンについては、第１メタル層１２０を２×２画素ブロック内配線に、第２メタル層１３０をグローバル水平配線に、第３メタル層１４０をグローバル垂直配線に、各々用いるようにしている。
【００６０】
以上述べたように、本実施の形態によれば、画素の微細化においても、画素設計が容易であり、かつ高感度・低雑音の裏面照射型単板カラー固体撮像素子を得ることができる。
【００６１】
なお、本実施の形態の固体撮像素子１０の製造工程を図１３〜図１９に示した。（断面構造として青色画素のものを用いている。）
たとえば、バルクシリコン基板２００、ＢＯＸ層２１０及びＳＯＩ層２２０からなるSOI基板（図１３）を用いて、フォトリソグラフィーとイオン注入と活性化工程とを適当に組み合わせることにより、図１４に示すようにSOI層２２０に所望の不純物構造を形成することができる。
【００６２】
次に通常のCMOS工程によりMOSトランジスタ構造を形成する。（図１５）
実際には、通常のCMOS工程で用いられる自己整合的な不純物領域形成を行うことも可能であり、例えばゲート電極を形成した後に、これをマスクの一部として利用してイオン注入を行うことにより、図１５の構造を得ることができるのは言うまでもない。
【００６３】
さらに、多層配線工程を行うことで、多層配線層２３０を形成することにより、図１６の構造を得る。
【００６４】
引き続き、基板表面側に支持基板２４０として、たとえば単結晶シリコン基板等を接着する。（図１７）
次に、機械的研磨やウエットエッチング、ドライエッチングおよびCMP等を組み合わせた工程により、SOI基板の裏面側のバルクシリコン基板２００を除去し、BOX層２１０を除去する。（図１８）
最後に裏面側から、裏面側P+領域を形成し、SiO2層２５０、SiN層２６０、そして光シールド層２７０を形成する。（図１９）
図１８では、BOX層２１０の除去を行っているが、BOX層２１０を残したままでも構わない。
【００６５】
ところで、本実施の形態においては、読み出し回路１１０をＢ画素の表面側にのみ形成したが、ＳＯＩ層１５０の厚さを、５５０［ｎｍ］の緑色光の９９％侵入長Ｐ（９９％）＝７μｍ以上に厚膜化すれば、読み出し回路１１０をＢ画素とＧ画素に形成することが可能となり、その場合、読み出し回路面積をさらに拡大でき、より低雑音化が可能であり好ましい。
【００６６】
さらに、表面側の読み出し回路１１０をＢ画素とＧ画素に形成することにより、読み出し回路１１０の回路規模を拡大することが可能であり、読み出し回路１１０内に、画素内ＡＤＣ回路（アナログデジタル変換回路）等の画素内回路を形成することも可能であり、その場合には全画素並列ＡＤ変換処理を行うことで、ＣＭＯＳセンサの課題であるローリング読み出しに起因する非同時性を回避し、同時性を満足する撮像が可能となり、好ましい。その場合、図1におけるＡＤＣ回路８０は不要となる。
【００６７】
あるいは、読み出し回路１１０にＡＤＣ回路８０を付加する場合には、図２０に示すように、アナログ回路２８０のみをＢ画素の表面側に形成し、ノイズに強いデジタル回路２９０をＲ画素、Ｇ画素の表面側に形成することも可能であり、同様の効果を得ることができる。たとえば、Ｒ画素、Ｇ画素の表面にはラッチ回路等に必要なキャパシタとそれに付随する配線等のみを形成することが可能である。
【００６８】
また、本実施の形態では図２に示した原色系ＣＦの場合について説明したが、補色系ＣＦを用いた場合においても、ＳＯＩ層１５０の厚さを、５５０［ｎｍ］の緑色光の９９％侵入長Ｐ（９９％）＝７μｍ以上に厚膜化すれば、緑色光と青色光との和成分であるＣｙ（シアン）画素、およびＧ画素にのみ表面側の読み出し回路１１０を形成することで、同様の効果を得ることができる。
【００６９】
（他の実施の形態）
上述の実施の形態においては、ＣＦ配列の単位ブロックと、複数の画素において読み出し回路１１０を共有する読み出しブロックとが同一の画素群により構成された例について説明したが、読み出しブロックはＣＦ配列の単位ブロックと同一であることは必須ではなく、ＣＦ配列の単位ブロックとは独立に、任意に設計可能である。
【００７０】
ここで、他の実施の形態として、例えば、色フィルタの単位ブロックが、２×２の４画素ブロックであり、読み出しブロックが、２×１の２画素ブロックＢＫ１００である場合を述べる。なお、色フィルタについては、上述の場合と同様にＢａｙｅｒ配列とした。
【００７１】
この他の実施の形態における読み出しブロックの回路構成は図２１に示すとおりであり、実施形態の図４と同様に、複数の画素で読み出し回路１１００を共有している。
【００７２】
図２に示した２×２画素ブロックのＢａｙｅｒ配列ＣＦを形成した場合における、実際の表面側レイアウトの例として図２１の回路構成を有する、４×４画素ブロックのレイアウトを図２２〜２５に示す。
【００７３】
この他の実施の形態では、Ｂ画素ではなく、Ｇ画素に読み出し回路１１００を形成している。
【００７４】
図２２には、活性領域、ゲートおよびコンタクトの構造を示した。Ｒ画素には表面付近にまで形成されているフォトダイオードＰＤ２００と、転送トランジスタＴＧ２００のみが形成され、Ｇ画素には、フォトダイオードＰＤ１００の読出しＮ領域と転送トランジスタＴＧ１００の他に、読み出し回路１１００（リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、選択トランジスタＡＤＲ）が形成されている。
【００７５】
図２３は、図２２のパターン上に第１メタル層１２００パターンを追記している。
【００７６】
図２４は、図２３における第１メタル層１２００パターンを白抜き表示にした上で、図２３のパターン上に第２メタル層１３００パターンを追記している。
【００７７】
図２５は、図２４における第２メタル層１３００パターンを白抜き表示にした上で、図２４のパターン上に第３メタル層１４００パターンを追記している。
【００７８】
図２３〜２５のメタル層パターンについては、第１メタル層１２００を２×２画素ブロック内配線に、第２メタル層１３００をグローバル水平配線に、第３メタル層１４００をグローバル垂直配線に、各々用いるようにしている。
【００７９】
この固体撮像素子の製造工程は、上述の実施の形態と同様であるのでその説明は省略する。また、この他の実施の形態においても、上述の実施形態と同様の効果を得ることができることは明らかである。
【００８０】
さらに、ＣＦ配列については、図２に示した２×２画素ブロックに限定されるものではなく、４×２画素ブロックや４×４画素ブロックを単位ブロックとするＣＦ配列を有する単板カラー固体撮像素子においても、適用することが可能であり、同様の効果を得ることができる。
【００８１】
また、本実施の形態の固体撮像素子１０を用いたカメラモジュール、固体撮像装置においては、素子の高感度特性や低雑音特性、そして微細画素サイズという特長により、小型、低価格かつ高性能という特長を得ることができる。
【００８２】
ここで、図２６に、上述の固体撮像素子１０を有する固体撮像装置４００の構成を示す。この固体撮像装置４００は、固体撮像素子１０、入射光を固体撮像素子１０に集光及び結像させる光学レンズ系４１０、入出力部４２０、固体撮像素子１０から出力される電気信号を処理する信号処理部（Digital Signal Processors ）４３０、光学レンズ系制御用の中央演算部（ＣＰＵ ）４４０を１つに組み込んでモジュールを形成する。
【００８３】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００８４】
【図１】本発明の実施形態に係る固体撮像素子のチップ構成を説明するブロック図。
【図２】２×２画素ブロックを単位ブロックとする原色系色フィルター配列の例。
【図３】本発明の実施形態に係る固体撮像素子における、２×２画素ブロックの画素内構成を表面側と裏面側について説明するための平面図。
【図４】本発明の実施形態に係る固体撮像素子における、２×２画素ブロックの画素内回路を説明するための回路図。
【図５】本発明の実施形態に係る固体撮像素子における、Ｂ（青色）画素の断面構造を説明するための断面構造図。
【図６】本発明の実施形態に係る固体撮像素子における、Ｇ（緑色）画素およびＲ（赤色）画素の断面構造を説明するための断面構造図。
【図７】単結晶シリコンにおける単色光の吸収係数。
【図８】単結晶シリコンにおける単色光の吸収を説明するための図。
【図９】本発明の実施形態に係る固体撮像素子の、４×４画素ブロックのレイアウトを説明するためのレイアウト図。
【図１０】本発明の実施形態に係る固体撮像素子の、４×４画素ブロックのレイアウトを説明するためのレイアウト図。
【図１１】本発明の実施形態に係る固体撮像素子の、４×４画素ブロックのレイアウトを説明するためのレイアウト図。
【図１２】本発明の実施形態に係る固体撮像素子の、４×４画素ブロックのレイアウトを説明するためのレイアウト図。
【図１３】本発明の実施形態に係る固体撮像素子の製造工程を説明するためのB画素断面構造図。
【図１４】同固体撮像素子の製造工程を説明するためのB画素断面構造図。
【図１５】同固体撮像素子の製造工程を説明するためのB画素断面構造図。
【図１６】同固体撮像素子の製造工程を説明するためのB画素断面構造図。
【図１７】同固体撮像素子の製造工程を説明するためのB画素断面構造図。
【図１８】同固体撮像素子の製造工程を説明するためのB画素断面構造図。
【図１９】同固体撮像素子の製造工程を説明するためのB画素断面構造図。
【図２０】本発明の実施形態に係る固体撮像素子において、表面側のアナログ回路部とデジタル回路部とを分離配置した場合の、２×２画素ブロックの画素内構成を表面側と裏面側について説明するための平面図。
【図２１】本発明の他の実施形態に係る固体撮像素子における、２×１画素ブロックの画素内回路を説明するための回路図。
【図２２】本発明の他の実施形態に係る固体撮像素子の、４×４画素ブロックのレイアウトを説明するためのレイアウト図。
【図２３】本発明の他の実施形態に係る固体撮像素子の、４×４画素ブロックのレイアウトを説明するためのレイアウト図。
【図２４】本発明の他の実施形態に係る固体撮像素子の、４×４画素ブロックのレイアウトを説明するためのレイアウト図。
【図２５】本発明の他の実施形態に係る固体撮像素子の、４×４画素ブロックのレイアウトを説明するためのレイアウト図。
【図２６】固体撮像装置の構成を示すブロック図。
【符号の説明】
【００８５】
１０・・・固体撮像素子
２０・・・画素領域
３０・・・負荷トランジスタ部
４０・・・ＣＤＳ回路部
５０・・・Ｖ選択手段
６０・・・Ｈ選択手段
７０・・・ＡＧＣ（自動ゲイン制御回路）
８０・・・ＡＤＣ（Ａ／Ｄ変換器）
９０・・・デジタルアンプ
１００・・・ＴＧ（タイミングジェネレータ）回路
【図１】
2008172580.tif 000003
【図２】
2008172580.tif 000004
【図３】
2008172580.tif 000005
【図４】
2008172580.tif 000006
【図５】
2008172580.tif 000007
【図６】
2008172580.tif 000008
【図７】
2008172580.tif 000009
【図８】
2008172580.tif 000010
【図９】
2008172580.tif 000011
【図１０】
2008172580.tif 000012
【図１１】
2008172580.tif 000013
【図１２】
2008172580.tif 000014
【図１３】
2008172580.tif 000015
【図１４】
2008172580.tif 000016
【図１５】
2008172580.tif 000017
【図１６】
2008172580.tif 000018
【図１７】
2008172580.tif 000019
【図１８】
2008172580.tif 000020
【図１９】
2008172580.tif 000021
【図２０】
2008172580.tif 000022
【図２１】
2008172580.tif 000023
【図２２】
2008172580.tif 000024
【図２３】
2008172580.tif 000025
【図２４】
2008172580.tif 000026
【図２５】
2008172580.tif 000027
【図２６】
2008172580.tif 000028