(57)【要約】【課題】複数の入力変換回路の間の出力電流の電流値の偏りを防止しつつ、小型化を可能とするＤＣ−ＤＣコンバータおよびその制御方法を提供する。【解決手段】スイッチング素子１１２およびコイル１１３を有し、スイッチング素子１１２がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する複数の入力変換回路１１１・１１１・・・を並列的に接続した入力変換ユニット１１０を具備するＤＣ−ＤＣコンバータ１００について、複数の入力変換回路１１１・１１１・・・がコイル１１３を流れる電流がゼロのときにオフからオンになるスイッチング動作を行うことにより、スイッチング素子１１２のデューティ比が定まれば入力変換回路１１１の出力電流も定まる構成とした。【選択図】図１
2008072798.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子およびコイルを有し、前記スイッチング素子がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する複数の入力変換回路を並列的に接続した入力変換手段を具備するＤＣ−ＤＣコンバータにおいて、
前記複数の入力変換回路のスイッチング素子は、前記コイルを流れる電流がゼロのときにオフからオンになるスイッチング動作を行うことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記入力変換手段の出力電圧と目標出力電圧との差分を検出信号として出力する出力電圧検出手段と、
前記出力電圧検出手段から出力される検出信号を所定の増幅度で増幅した増幅信号を出力する増幅手段と、
前記増幅手段から出力される増幅信号に応じて前記複数の入力変換回路のスイッチング素子のオン時間を調整するデューティ制御手段と、
前記入力変換手段を構成する複数の入力変換回路のうちスイッチング動作を行う入力変換回路の数である並列数を設定する並列数設定手段と、
を具備し、
前記増幅手段は、前記所定の増幅度を前記並列数設定手段により設定される並列数の逆数に比例するように調整することを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
スイッチング素子およびコイルを有し、前記スイッチング素子がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する複数の入力変換回路を並列的に接続した入力変換手段を具備するＤＣ−ＤＣコンバータの制御方法において、
前記複数の入力変換回路のスイッチング素子は、前記コイルを流れる電流がゼロのときにオフからオンになるスイッチング動作を行うことを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項４】
前記ＤＣ−ＤＣコンバータは、
前記入力変換手段の出力電圧と目標出力電圧との差分を検出信号として出力する出力電圧検出手段と、
前記出力電圧検出手段から出力される検出信号を所定の増幅度で増幅した増幅信号を出力する増幅手段と、
前記増幅手段から出力される増幅信号に応じて前記複数の入力変換回路のスイッチング素子のオン時間を調整するデューティ制御手段と、
前記入力変換手段を構成する複数の入力変換回路のうちスイッチング動作を行う入力変換回路の数である並列数を設定する並列数設定手段と、
を具備し、
前記増幅手段は、前記所定の増幅度を前記並列数設定手段により設定される並列数の逆数に比例するように調整することを特徴とする請求項３に記載のＤＣ−ＤＣコンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された直流電圧を昇圧または降圧して出力するＤＣ−ＤＣコンバータおよびその制御方法に関する。
【背景技術】
【０００２】
従来、入力された直流電圧を昇圧または降圧して出力するＤＣ−ＤＣコンバータの技術は公知となっている。例えば、特許文献１に記載の如くである。
また、それぞれ入力された直流電圧を昇圧または降圧して出力する入力変換回路を複数具備し、これらの入力変換回路を並列的に接続することにより、大電流の取り扱いを可能としたＤＣ−ＤＣコンバータも公知となっている。例えば、特許文献２に記載の如くである。
【０００３】
以下では、図７乃至図９を用いて従来のＤＣ−ＤＣコンバータの一例であるＤＣ−ＤＣコンバータ５００について説明する。
【０００４】
図７に示す如く、ＤＣ−ＤＣコンバータ５００は入力側フィルタ５０２、入力変換ユニット５１０、出力側フィルタ５０３、出力電圧モニタ５２０、誤差アンプ５３０、デューティ制御回路５４０・５４０・・・、ドライバ５５０・５５０・・・、出力電流モニタ５６０・５６０・・・、並列数設定回路５７０等を具備する。
【０００５】
入力変換ユニット５１０は入力変換回路５１１・５１１・・・を並列的に接続したものである。
入力変換回路５１１・５１１・・・はそれぞれ入力された直流電圧を昇圧して出力する回路、すなわち昇圧回路である。
電源４００からＤＣ−ＤＣコンバータ５００に入力された直流電圧は入力側フィルタ５０２を経て入力変換回路５１１・５１１・・・に入力される。ＤＣ−ＤＣコンバータ５００に入力された直流電圧は入力変換回路５１１・５１１・・・により昇圧された後、出力側フィルタ５０３を経てＤＣ−ＤＣコンバータ５００から出力される。本実施例の場合、ＤＣ−ＤＣコンバータ５００から出力された直流電圧は負荷たるモータ６００に入力され、モータ６００の駆動に用いられる。
【０００６】
入力変換回路５１１は主としてスイッチング素子５１２、コイル５１３、ダイオード５１５を具備する。
【０００７】
スイッチング素子５１２は一例としてＮチャネルのＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）からなり、ゲートに信号が入力されることにより、ソースとドレインの間の導通および遮断、すなわちスイッチング動作を行う。
コイル５１３の一端は入力変換回路５１１の入力端子を成し、入力側フィルタ５０２の出力端子に接続される。コイル５１３の他端はスイッチング素子５１２のドレインに接続される。スイッチング素子５１２のソースはグラウンドに接続され、スイッチング素子５１２のゲートはドライバ５５０に接続される。ダイオード５１５のアノードはコイル５１３の他端とスイッチング素子５１２のドレインとの接続部に接続される。ダイオード５１５のカソードは入力変換回路５１１の出力端子を成し、出力側フィルタ５０３の入力端子に接続される。出力側フィルタ５０３は、一例として入力変換ユニット５１０の出力端子に一端を接続し、他端をグラウンドに接続するキャパシタで構成する。
【０００８】
スイッチング素子５１２が所定のデューティ比（オンデューティ）でスイッチング動作を行うことにより、入力変換回路５１１はＤＣ−ＤＣコンバータ５００に入力された直流電圧を昇圧して出力する。
【０００９】
出力電圧モニタ５２０はＤＣ−ＤＣコンバータ５００から出力される直流電圧（出力電圧）を検出し、これに係る情報を出力するものである。
本実施例の場合、ＤＣ−ＤＣコンバータ５００から出力される直流電圧（出力電圧）に係る情報は、出力電圧と目標出力電圧との差分に略比例する電圧を有する検出信号の形で出力される。
【００１０】
誤差アンプ５３０は出力電圧モニタ５２０から出力される検出信号の電圧を所定の増幅度で増幅し、増幅信号として出力するものである。
【００１１】
デューティ制御回路５４０・５４０・・・は誤差アンプ５３０から出力される増幅信号に基づいてそれぞれ入力変換回路５１１・５１１・・・・・・のデューティ比を制御し、ひいてはＤＣ−ＤＣコンバータ５００から出力される直流電圧を所望の値に制御するものである。デューティ制御回路５４０・５４０・・・は所定のデューティ比を有するパルス信号を出力する。
【００１２】
ドライバ５５０・５５０・・・はスイッチング素子等からなり、それぞれデューティ制御回路５４０・５４０・・・に接続される。ドライバ５５０・５５０・・・はそれぞれデューティ制御回路５４０・５４０・・・から出力されたパルス信号に対応するデューティ比でスイッチング動作を行い、所定のデューティ比を有するパルス信号を出力する。ドライバ５５０・５５０・・・はそれぞれ入力変換回路５１１・５１１・・・のゲートに接続され、入力変換回路５１１・５１１・・・はそれぞれドライバ５５０・５５０・・・から出力されたパルス信号に基づいてスイッチング動作を行う。
【００１３】
本実施の場合、デューティ制御回路５４０・５４０・・・は、誤差アンプ５３０から出力される増幅信号に基づき、ＤＣ−ＤＣコンバータ５００から出力される直流電圧が所望の値より大きい場合にはドライバ５５０・５５０・・・に向けて出力するパルス信号のデューティ比を小さくする。
その結果、入力変換回路５１１・５１１・・・のそれぞれのスイッチング素子５１２・５１２・・・のデューティ比（オンデューティ）が小さくなり、ＤＣ−ＤＣコンバータ５００から出力される直流電圧が降下する。
【００１４】
また、デューティ制御回路５４０・５４０・・・は、誤差アンプ５３０から出力される増幅信号に基づき、ＤＣ−ＤＣコンバータ５００から出力される直流電圧が所望の値より小さい場合にはドライバ５５０・５５０・・・に向けて出力するパルス信号のデューティ比を大きくする。
その結果、入力変換回路５１１・５１１・・・のそれぞれのスイッチング素子５１２・５１２・・・のデューティ比（オンデューティ）が大きくなり、ＤＣ−ＤＣコンバータ５００から出力される直流電圧が上昇する。
【００１５】
出力電流モニタ５６０・５６０・・・はそれぞれ入力変換回路５１１・５１１・・・のスイッチング素子５１２のドレイン−ソース間を流れる電流の大きさを検出するものである。
出力電流モニタ５６０・５６０・・・は一例としてそれぞれスイッチング素子５１２のソースとグラウンドとを接続する配線の中途部に接続される。また、出力電流モニタ５６０・５６０・・・はそれぞれ対応するデューティ制御回路５４０・５４０・・・に接続される。
【００１６】
デューティ制御回路５４０・５４０・・・は出力電流モニタ５６０・５６０・・・から対応する入力変換回路５１１・５１１・・・のスイッチング素子５１２のドレイン−ソース間を流れる電流の大きさに係る情報（信号）を取得し、対応するスイッチング素子５１２のドレイン−ソース間を流れる電流が所定の値以上となった場合には対応するドライバ５５０・５５０・・・に向けて出力するパルス信号のデューティ比を小さくする。
このようにして、デューティ制御回路５４０・５４０・・・は入力変換回路５１１・５１１・・・の間の電流の偏りを防止し、ひいては対応する入力変換回路５１１・５１１・・・の過電流による破損を防止する。
【００１７】
並列数設定回路５７０は入力変換ユニット５１０を構成する複数の入力変換回路５１１・５１１・・・のうちスイッチング動作を行う入力変換回路の数である「並列数」を設定するものである。
並列数設定回路５７０はモータ６００に接続され、モータ６００における電力の使用状況に係る情報を取得することが可能である。並列数設定回路５７０は出力電圧モニタ５２０に接続され、ＤＣ−ＤＣコンバータ５００から出力される直流電圧（出力電圧）に係る情報を取得することが可能である。並列数設定回路５７０は誤差アンプ５３０に接続され、誤差アンプ５３０から出力される増幅信号を取得することが可能である。
また、並列数設定回路５７０はドライバ５５０・５５０・・・に接続され、ドライバ５５０・５５０・・・のそれぞれについて、（１）対応するデューティ制御回路５４０からのパルス信号に基づいてドライバ５５０がスイッチング動作をすることが可能な状態、または（２）対応するデューティ制御回路５４０からのパルス信号の有無に関わらずドライバ５５０が停止している状態（スイッチング動作をすることが不可能な状態）、のいずれかの状態に切り替えることが可能である。
【００１８】
並列数設定回路５７０はこれらの取得した情報（信号）に基づき、負荷たるモータ６００へ供給する直流電流の電流値を増加させる場合にはスイッチング動作を行う入力変換回路５１１・５１１・・・の数、すなわち入力変換ユニット５１０の並列数を増やし、負荷たるモータ６００へ供給する直流電流の電流値を減少させる場合には入力変換ユニット５１０の並列数を減らす。
【００１９】
このように、ＤＣ−ＤＣコンバータ５００は、出力される直流電圧の電圧値を所望の値に保持しつつ、スイッチング動作を行う入力変換回路５１１・５１１・・・の数を調整することにより負荷たるモータ６００における電力の使用状況に応じて出力される直流電流の電流値を調整することが可能である。
【００２０】
しかし、従来のＤＣ−ＤＣコンバータ５００は以下の問題点を有する。
すなわち、従来のＤＣ−ＤＣコンバータ５００は入力変換回路５１１・５１１・・・のコイルを流れる電流がゼロでないときにオフからオンとなるスイッチング動作を行う構成であるため、一つのデューティ制御回路５４０が入力変換回路５１１・５１１・・・を同一のデューティ比で制御すると、図８の（ａ）および（ｂ）に示す如く、ＤＣ−ＤＣコンバータ５００の全体としての出力電圧が安定し、入力変換回路５１１・５１１・・・のそれぞれのデューティ比が略同じとなっても、コイル５１３を流れる電流値が入力変換回路５１１・５１１・・・の間で大きく偏る場合があり、これを解消するためには入力変換回路５１１・５１１・・・のそれぞれについてデューティ制御回路５４０・５４０・・・および出力電流モニタ５６０・５６０・・・を設け、出力電流モニタ５６０・５６０・・・の検出結果に基づいてデューティ制御回路５４０・５４０・・・のデューティ比をそれぞれ調整する必要が生じる。
そして、入力変換ユニット５１０を構成する入力変換回路５１１・５１１・・・の数が多いほどデューティ制御回路５４０・５４０・・・および出力電流モニタ５６０・５６０・・・の数も多くなり、ＤＣ−ＤＣコンバータ５００が全体として大型化する。
【００２１】
また、従来のＤＣ−ＤＣコンバータ５００は一つの誤差アンプ５３０から出力される増幅信号が複数のデューティ制御回路５４０・５４０・・・に入力される構成であるため、モータ６００における電力の使用状況に応じて「並列数」が変化すると、図９に示す如くＤＣ−ＤＣコンバータ５００のループゲインが変化し、ＤＣ−ＤＣコンバータ５００の出力電圧の特性（電圧の安定性や応答性）も変化してしまう。
【特許文献１】特開平９−２１５３１９号公報
【特許文献２】特開２００４−１５９９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明は以上の如き状況に鑑み、複数の入力変換回路の間の出力電流の電流値の偏りを防止しつつ、小型化を可能とするＤＣ−ＤＣコンバータおよびその制御方法を提供するものである。
【課題を解決するための手段】
【００２３】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。
【００２４】
即ち、請求項１においては、
スイッチング素子およびコイルを有し、前記スイッチング素子がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する複数の入力変換回路を並列的に接続した入力変換手段を具備するＤＣ−ＤＣコンバータにおいて、
前記複数の入力変換回路のスイッチング素子は、前記コイルを流れる電流がゼロのときにオフからオンになるスイッチング動作を行うものである。
【００２５】
請求項２においては、
前記入力変換手段の出力電圧と目標出力電圧との差分を検出信号として出力する出力電圧検出手段と、
前記出力電圧検出手段から出力される検出信号を所定の増幅度で増幅した増幅信号を出力する増幅手段と、
前記増幅手段から出力される増幅信号に応じて前記複数の入力変換回路のスイッチング素子のオン時間を調整するデューティ制御手段と、
前記入力変換手段を構成する複数の入力変換回路のうちスイッチング動作を行う入力変換回路の数である並列数を設定する並列数設定手段と、
を具備し、
前記増幅手段は、前記所定の増幅度を前記並列数設定手段により設定される並列数の逆数に比例するように調整するものである。
【００２６】
請求項３においては、
スイッチング素子およびコイルを有し、前記スイッチング素子がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する複数の入力変換回路を並列的に接続した入力変換手段を具備するＤＣ−ＤＣコンバータの制御方法において、
前記複数の入力変換回路のスイッチング素子は、前記コイルを流れる電流がゼロのときにオフからオンになるスイッチング動作を行うものである。
【００２７】
請求項４においては、
前記ＤＣ−ＤＣコンバータは、
前記入力変換手段の出力電圧と目標出力電圧との差分を検出信号として出力する出力電圧検出手段と、
前記出力電圧検出手段から出力される検出信号を所定の増幅度で増幅した増幅信号を出力する増幅手段と、
前記増幅手段から出力される増幅信号に応じて前記複数の入力変換回路のスイッチング素子のオン時間を調整するデューティ制御手段と、
前記入力変換手段を構成する複数の入力変換回路のうちスイッチング動作を行う入力変換回路の数である並列数を設定する並列数設定手段と、
を具備し、
前記増幅手段は、前記所定の増幅度を前記並列数設定手段により設定される並列数の逆数に比例するように調整するものである。
【発明の効果】
【００２８】
本発明の効果としては、出力電流の電流値の偏りを防止しつつ小型化が可能である。
【発明を実施するための最良の形態】
【００２９】
以下では、図１乃至図５を用いて本発明に係るＤＣ−ＤＣコンバータの実施の一形態であるＤＣ−ＤＣコンバータ１００について説明する。
【００３０】
ＤＣ−ＤＣコンバータ１００は入力された直流電圧を昇圧して出力するものであり、主として入力側フィルタ１０２、入力変換ユニット１１０、出力側フィルタ１０３、出力電圧モニタ１２０、誤差アンプ回路１３０、デューティ制御回路１４０、ドライバ１５０・１５０・・・、出力電流モニタ１６０、並列数設定回路１７０等を具備する。
【００３１】
なお、本実施例のＤＣ−ＤＣコンバータ１００は入力された直流電圧を昇圧して出力する構成としたが、本発明はこれに限定されない。
すなわち、スイッチング素子およびコイルを有し、入力された直流電圧を昇圧して出力する昇圧回路であって後述する入力変換回路１１１と異なるものを複数具備する構成でも良く、後述する入力変換回路１１１を図６の（ａ）に示す如きスイッチング素子２１２、インダクタ２１３、ダイオード２１５からなる降圧回路２１１に置換し、入力された直流電圧を降圧して出力する構成等としても良く、図６の（ｂ）に示す如くスイッチング素子３１２、インダクタ３１３、ダイオード３１５からなる反転回路３１１に置換し、入力された直流電圧（の正負）を反転して出力する構成等としても良い。
【００３２】
入力変換ユニット１１０は本発明に係る入力変換手段の実施の一形態であり、入力変換回路１１１・１１１・・・を並列的に接続したものである。
入力変換回路１１１・１１１・・・はそれぞれ入力された直流電圧を昇圧して出力する回路、すなわち昇圧回路である。
電源２００からＤＣ−ＤＣコンバータ１００に入力された直流電圧は入力側フィルタ１０２を経て入力変換回路１１１・１１１・・・に入力される。ＤＣ−ＤＣコンバータ１００に入力された直流電圧は入力変換回路１１１・１１１・・・により昇圧された後、出力側フィルタ１０３を経てＤＣ−ＤＣコンバータ１００から出力される。本実施例の場合、ＤＣ−ＤＣコンバータ１００から出力された直流電圧は負荷たるモータ３００に入力され、モータ３００の駆動に用いられる。
入力側フィルタ１０２および出力側フィルタ１０３はそれぞれＤＣ−ＤＣコンバータ１００に入力される直流電圧およびＤＣ−ＤＣコンバータ１００から出力される直流電圧の所定の周波数成分を除去（減衰）するものである。
【００３３】
入力変換回路１１１は主としてスイッチング素子１１２、コイル１１３、ダイオード１１５を具備する。
【００３４】
スイッチング素子１１２は一例としてＮチャネルのＭＯＳＦＥＴからなり、ゲートに信号が入力されることにより、ソースとドレインの間の導通および遮断、すなわちスイッチング動作を行う。
コイル１１３の一端は入力変換回路１１１の入力端子を成し、入力側フィルタ１０２の出力端子に接続される。コイル１１３の他端はスイッチング素子１１２のドレインに接続される。スイッチング素子１１２のソースはグラウンドに接続され、スイッチング素子１１２のゲートは対応するドライバ１５０に接続される。ダイオード１１５のアノードはコイル１１３の他端とスイッチング素子１１２のドレインとの接続部に接続される。ダイオード１１５のカソードは入力変換回路１１１の出力端子を成し、出力側フィルタ１０３の入力端子に接続される。出力側フィルタ１０３は、一例として入力変換ユニット１１０の出力端子に一端を接続し、他端をグラウンドに接続するキャパシタで構成する。
【００３５】
スイッチング素子１１２が所定のデューティ比（オンデューティ）でスイッチング動作を行うことにより、入力変換回路１１１はＤＣ−ＤＣコンバータ１００に入力された直流電圧を昇圧して出力する。
【００３６】
出力電圧モニタ１２０は本発明に係る出力電圧検出手段の実施の一形態であり、ＤＣ−ＤＣコンバータ１００から出力される直流電圧（出力電圧）を検出し、これに係る情報を出力するものである。
本実施例の場合、ＤＣ−ＤＣコンバータ１００から出力される直流電圧（出力電圧）に係る情報は、出力電圧と目標出力電圧との差分に略比例する電圧を有する検出信号の形で出力される。
【００３７】
誤差アンプ回路１３０は本発明に係る増幅手段の実施の一形態であり、出力電圧モニタ１２０から出力される検出信号の電圧を所定の増幅度で増幅し、増幅信号として出力するものである。誤差アンプ回路１３０の詳細は後述する。
【００３８】
デューティ制御回路１４０は本発明に係るデューティ制御手段の実施の一形態であり、誤差アンプ回路１３０から出力される増幅信号に基づいてそれぞれ入力変換回路１１１・１１１・・・・・・のデューティ比を制御し、ひいてはＤＣ−ＤＣコンバータ１００から出力される直流電圧を所望の値に制御するものである。
デューティ制御回路１４０はＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ；パルス幅変調）制御を行うことが可能であり、誤差アンプ回路１３０から出力される増幅信号に応じて、所定の周期（周波数）およびデューティ比を有するパルス信号を出力する。
【００３９】
本実施例のＤＣ−ＤＣコンバータ１００はデューティ制御回路１４０を一つ具備する構成であり、当該一個のデューティ制御回路１４０で複数の入力変換回路１１１・１１１・・・・・・のデューティ比がそれぞれ略同じとなるように制御する。
従って、ＤＣ−ＤＣコンバータ１００は、図７に示す従来のＤＣ−ＤＣコンバータ５００と比較して、複数の入力変換回路と同数のデューティ制御回路を複数具備しない分だけ小型化が可能である。特に、ＤＣ−ＤＣコンバータが具備する入力変換回路の数が多いほど小型化の効果は顕著である。
【００４０】
ドライバ１５０・１５０・・・はＭＯＳＦＥＴ等のスイッチング素子等からなり、いずれもデューティ制御回路１４０に接続される。ドライバ１５０・１５０・・・はデューティ制御回路１４０から出力されたパルス信号に対応するデューティ比でスイッチング動作を行い、所定のデューティ比を有するパルス信号を出力する。ドライバ１５０・１５０・・・はそれぞれ入力変換回路１１１・１１１・・・のゲートに接続され、入力変換回路１１１・１１１・・・はそれぞれドライバ１５０・１５０・・・から出力されたパルス信号に基づいてスイッチング動作を行う。
【００４１】
本実施の場合、デューティ制御回路１４０は、誤差アンプ回路１３０から出力される増幅信号に基づき、ＤＣ−ＤＣコンバータ１００から出力される直流電圧が所望の値より大きい場合にはドライバ１５０・１５０・・・に向けて出力するパルス信号のデューティ比を小さくする。
その結果、入力変換回路１１１・１１１・・・のそれぞれのスイッチング素子１１２・１１２・・・のデューティ比（オンデューティ）が小さくなり、ＤＣ−ＤＣコンバータ１００から出力される直流電圧が降下する。
また、デューティ制御回路１４０は、誤差アンプ回路１３０から出力される増幅信号に基づき、ＤＣ−ＤＣコンバータ１００から出力される直流電圧が所望の値より小さい場合にはドライバ１５０・１５０・・・に向けて出力するパルス信号のデューティ比を大きくする。
その結果、入力変換回路１１１・１１１・・・のそれぞれのスイッチング素子１１２・１１２・・・のデューティ比（オンデューティ）が大きくなり、ＤＣ−ＤＣコンバータ１００から出力される直流電圧が上昇する。
【００４２】
出力電流モニタ１６０はＤＣ−ＤＣコンバータ１００から出力される直流電流の大きさを検出するものである。
出力電流モニタ１６０はＤＣ−ＤＣコンバータ１００の出力端子に接続される。また、出力電流モニタ１６０はデューティ制御回路１４０に接続される。
デューティ制御回路１４０は、出力電流モニタ１６０により検出されたＤＣ−ＤＣコンバータ１００から出力される直流電流の電流値が過大である場合には、デューティ制御回路１４０からドライバ１５０・１５０・・・に向けて出力するパルス信号のデューティ比を下げることにより、ＤＣ−ＤＣコンバータ１００から出力される直流電流の電流値を下げる。
【００４３】
本実施例のＤＣ−ＤＣコンバータ１００は出力電流モニタ１６０を一つ具備し、当該一個の出力電流モニタ１６０でＤＣ−ＤＣコンバータ１００から出力される直流電流の大きさを検出する。
従って、ＤＣ−ＤＣコンバータ１００は、図７に示す従来のＤＣ−ＤＣコンバータ５００と比較して、出力電流モニタを複数具備しない分だけ小型化が可能である。特に、ＤＣ−ＤＣコンバータが具備する入力変換回路の数が多いほど小型化の効果は顕著である。
【００４４】
本実施例のデューティ制御回路１４０がドライバ１５０・１５０・・・に向けて出力するパルス信号の周期Ｔおよびデューティ比の上限値は、入力変換回路１１１・１１１・・・のそれぞれにおけるコイル１１３を流れる電流がゼロのときにスイッチング素子１１２がオフからオンになるという条件を満たすように定められる。
【００４５】
図２および図３に示す如く、コイル１１３を流れる電流の大きさはスイッチング素子１１２がオンになっているときには上昇し、スイッチング素子１１２がオフになっているときには降下する。そして、コイル１１３を流れる電流の傾き（ｄＩ／ｄｔ）は、コイル１１３のインダクタンスＬにより定まる。
すなわち、本実施例の如く入力変換回路１１１がチョッパ型の昇圧回路である場合には、入力変換回路１１１のコイル１１３を流れる電流（コイル電流）の変化量（ピークｔｏピーク）ＩＬＰ―Ｐは、入力変換回路１１１への入力電圧Ｖｉｎ、入力変換回路１１１からの出力電圧Ｖｏｕｔ、コイル１１３のインダクタンスＬ、スイッチング素子１１２のオン時間ｔｏｎ、スイッチング素子１１２のオフ時間ｔｏｆｆを用いて以下の数１で表される。
【００４６】
【数１】
2008072798.tif 000003
【００４７】
以下の数２に示す如く、コイル１１３のコイル電流の最小値、すなわちスイッチング素子１１２がオフからオンになるスイッチング動作を行うときのコイル１１３のコイル電流がゼロとなるためには、入力変換回路１１１への入力電流ＩｉｎがＩＬＰ―Ｐの半分である必要がある。
【００４８】
【数２】
2008072798.tif 000004
【００４９】
数１および数２より、スイッチング素子１１２のオン時間ｔｏｎおよびスイッチング素子１１２のオフ時間ｔｏｆｆはそれぞれ数３および数４で表される。
【００５０】
【数３】
2008072798.tif 000005
【数４】
2008072798.tif 000006
【００５１】
数２、数３および数４より、入力変換回路１１１の破損を防止する観点から一つの入力変換回路１１１への入力電流Ｉｉｎの上限値を定め、電源２００の電力供給能力に基づいて入力変換回路１１１への入力電圧Ｖｉｎを定め、負荷たるモータ３００の定格から入力変換回路１１１からの出力電圧Ｖｏｕｔを定め、さらにコイル１１３のインダクタンスＬが定まると、コイル１１３を流れる電流がゼロのときにスイッチング素子１１２がオフからオンになるという条件を満たすスイッチング素子１１２のスイッチング周期Ｔ（＝ｔｏｎ＋ｔｏｆｆ）の下限値、およびスイッチング周期Ｔが下限値をとるときにおけるスイッチング素子１１２のデューティ比（＝ｔｏｎ／（ｔｏｎ＋ｔｏｆｆ））の上限値が求められる。
【００５２】
入力変換回路１１１に入力される直流電流と入力変換回路１１１から出力される直流電流との間には、入力変換回路１１１の電力効率α（０≦α≦１）を用いて以下の数５が成立する。
【００５３】
【数５】
2008072798.tif 000007
【００５４】
数３、数４および数５より、スイッチング素子１１２のオン時間ｔｏｎおよびスイッチング素子１１２のオフ時間ｔｏｆｆは、入力変換回路１１１からの出力電圧Ｖｏｕｔおよび出力電流Ｉｏｕｔを用いてそれぞれ数６および数７で表される。
【００５５】
【数６】
2008072798.tif 000008
【数７】
2008072798.tif 000009
【００５６】
以上の如く構成した場合、入力変換回路１１１・１１１・・・のそれぞれから出力される直流電流の大きさは、デューティ制御回路１４０から出力されるパルス信号のデューティ比から容易に推定することが可能であり、入力変換回路１１１・１１１・・・のそれぞれについて出力される直流電流を検出する必要が無い。
【００５７】
また、本実施例の各入力変換回路１１１・１１１・・・は略同じ構成であり、かつ同一のデューティ制御回路１４０から出力されるパルス信号に基づいてスイッチング動作を行うことから、入力変換回路１１１・１１１・・・のそれぞれから出力される直流電流の電圧値および電流値はほぼ同じとなり、別途複雑な制御を行うことなく入力変換回路１１１・１１１・・・の間で出力される直流電流の電流値に偏りが生じることを防止することが可能である。
【００５８】
並列数設定回路１７０は本発明に係る並列数設定手段の実施の一形態であり、入力変換ユニット１１０を構成する複数の入力変換回路１１１・１１１・・・のうちスイッチング動作を行う入力変換回路の数である「並列数」を設定するものである。
【００５９】
並列数設定回路１７０はモータ３００に接続され、モータ３００における電力の使用状況に係る情報を取得することが可能である。並列数設定回路１７０は出力電圧モニタ１２０に接続され、ＤＣ−ＤＣコンバータ１００から出力される直流電圧（出力電圧）に係る情報を取得することが可能である。並列数設定回路１７０は誤差アンプ回路１３０に接続され、誤差アンプ回路１３０から出力される増幅信号を取得することが可能である。
また、並列数設定回路１７０はドライバ１５０・１５０・・・に接続され、ドライバ１５０・１５０・・・のそれぞれについて、（１）デューティ制御回路１４０からのパルス信号に基づいてドライバ１５０がスイッチング動作をすることが可能な状態、または（２）対応するデューティ制御回路１４０からのパルス信号の有無に関わらずドライバ１５０が停止している状態（スイッチング動作をすることが不可能な状態）、のいずれかの状態に切り替えることが可能である。
【００６０】
並列数設定回路１７０はこれらの取得した情報（信号）に基づき、負荷たるモータ３００へ供給する直流電流の電流値を増加させる場合にはスイッチング動作を行う入力変換回路１１１・１１１・・・の数、すなわち入力変換ユニット１１０の並列数を増やし、負荷たるモータ３００へ供給する直流電流の電流値を減少させる場合には入力変換ユニット１１０の並列数を減らす。
【００６１】
このように、ＤＣ−ＤＣコンバータ１００は、出力される直流電流の電圧値を所望の値に保持しつつ、スイッチング動作を行う入力変換回路１１１・１１１・・・の数を調整することにより負荷たるモータ３００における電力の使用状況に応じて出力される直流電流の電流値を調整することが可能である。
【００６２】
以下では、図４および図５を用いて誤差アンプ回路１３０の詳細について説明する。
図４に示す如く、誤差アンプ回路１３０は主としてオペアンプ１３１、抵抗１３２、抵抗１３３、抵抗１３４、抵抗１３５、スイッチ１３６・１３７・１３８を具備する。
【００６３】
オペアンプ１３１の出力端子は誤差アンプ回路１３０の出力端子１３０ｂに接続され、オペアンプ１３１の出力端子と反転入力端子との間には抵抗１３２が設けられる。オペアンプ１３１の非反転入力端子には電源１３９が接続され、オペアンプ１３１の非反転入力端子の電位は略一定に保持される。
【００６４】
スイッチ１３６の一端は誤差アンプ回路１３０の入力端子１３０ａに接続され、スイッチ１３６の他端は抵抗１３３の一端に接続される。抵抗１３３の他端はオペアンプ１３１の反転入力端子に接続される。
スイッチ１３７の一端は誤差アンプ回路１３０の入力端子１３０ａに接続され、スイッチ１３７の他端は抵抗１３４の一端に接続される。抵抗１３４の他端はオペアンプ１３１の反転入力端子に接続される。
スイッチ１３８の一端は誤差アンプ回路１３０の入力端子１３０ａに接続され、スイッチ１３８の他端は抵抗１３５の一端に接続される。抵抗１３５の他端はオペアンプ１３１の反転入力端子に接続される。
従って、（ａ）抵抗１３３とスイッチ１３６とを合わせたもの、（ｂ）抵抗１３４とスイッチ１３７とを合わせたもの、および（ｃ）抵抗１３５とスイッチ１３８とを合わせたものは、誤差アンプ回路１３０の入力端子１３０ａとオペアンプ１３１の反転入力端子との間において並列的に設けられている。
【００６５】
また、抵抗１３４は二つの抵抗１３４ａ・１３４ｂを直列的に接続したものであり、抵抗１３５は三つの抵抗１３５ａ・１３５ｂ・１３５ｃを直列的に接続したものであり、かつ、抵抗１３３、抵抗１３４ａ・１３４ｂ、抵抗１３５ａ・１３５ｂ・１３５ｃの抵抗値はいずれも同じ（Ｒａ）である。従って、抵抗１３３・１３４・１３５の抵抗値の比は１：２：３となる。
【００６６】
スイッチ１３６・１３７・１３８はいずれも並列数設定回路１７０に接続され、並列数設定回路１７０からの信号によりそれぞれ独立してオン・オフを行うことが可能である。
並列数設定回路１７０は、入力変換回路１１１・１１１・・・の並列数を「１」に設定するときは、スイッチ１３６をオンにし、スイッチ１３７・１３８をオフにする。
並列数設定回路１７０は、入力変換回路１１１・１１１・・・の並列数を「２」に設定するときは、スイッチ１３７をオンにし、スイッチ１３６・１３８をオフにする。
並列数設定回路１７０は、入力変換回路１１１・１１１・・・の並列数を「３」に設定するときは、スイッチ１３８をオンにし、スイッチ１３６・１３７をオフにする。
【００６７】
抵抗１３２の抵抗値をＲｆとすると、入力変換回路１１１・１１１・・・の並列数を「１」に設定したときは、誤差アンプ回路１３０の増幅度、すなわち誤差アンプ回路１３０の入力端子１３０ａに入力される信号の電圧に対する誤差アンプ回路１３０の出力端子１３０ｂから入力される信号の電圧の比は（Ｒｆ／Ｒａ）となる。また、並列数を「２」に設定したときは、誤差アンプ回路１３０の増幅度は（１／２）×（Ｒｆ／Ｒａ）となり、並列数を「３」に設定したときは、誤差アンプ回路１３０の増幅度は（１／３）×（Ｒｆ／Ｒａ）となる。
すなわち、誤差アンプ回路１３０の増幅度は、並列数設定回路１７０により設定される並列数の逆数に比例するように調整される。
【００６８】
このように構成することにより、図５に示す如く、並列数が変化してもＤＣ−ＤＣコンバータ１００のループゲインは変化しない。
従って、並列数が変化してもＤＣ−ＤＣコンバータ１００の出力電圧の特性（電圧の安定性や応答性）を一定に保持することが可能である。
【００６９】
なお、本実施例の誤差アンプ回路１３０は並列数が最大で「３」まで対応可能な構成としたが、それ以上の並列数に対応する場合には誤差アンプ回路１３０の入力端子１３０ａとオペアンプ１３１の反転入力端子の間にそれぞれ抵抗値が４×Ｒａ、５×Ｒａ、・・・ｎ×Ｒａ（ｎ：整数）となる抵抗とスイッチとを組み合わせたものを並列的に接続し、並列数に比例する抵抗値を有する抵抗が導通するようにスイッチのオン・オフを切り替える構成とすれば良い。
【図面の簡単な説明】
【００７０】
【図１】本発明に係るＤＣ−ＤＣコンバータの実施の一形態を示す図。
【図２】本発明に係るＤＣ−ＤＣコンバータの実施の一形態における負荷が大きいときのコイル電流を示す図。
【図３】本発明に係るＤＣ−ＤＣコンバータの実施の一形態における負荷が小さいときのコイル電流を示す図。
【図４】誤差アンプ回路の構成を示す図。
【図５】本発明に係るＤＣ−ＤＣコンバータの実施の一形態におけるフィードバック制御系を示す図。
【図６】降圧回路および反転回路の実施例を示す図。
【図７】従来のＤＣ−ＤＣコンバータを示す図。
【図８】従来のＤＣ−ＤＣコンバータにおけるコイル電流を示す図。
【図９】従来のＤＣ−ＤＣコンバータにおけるフィードバック制御系を示す図。
【符号の説明】
【００７１】
１００    ＤＣ―ＤＣコンバータ
１１０    入力変換ユニット（入力変換手段）
１１１    入力変換回路
１１２    スイッチング素子
１１３    コイル
１２０    出力電圧モニタ（出力電圧検出手段）
１３０    誤差アンプ回路（増幅手段）
１４０    デューティ制御回路（デューティ制御手段）
１７０    並列数設定回路（並列数設定手段）
【図１】
2008072798.tif 000010
【図２】
2008072798.tif 000011
【図３】
2008072798.tif 000012
【図４】
2008072798.tif 000013
【図５】
2008072798.tif 000014
【図６】
2008072798.tif 000015
【図７】
2008072798.tif 000016
【図８】
2008072798.tif 000017
【図９】
2008072798.tif 000018