(57)【要約】【課題】画素間の表示バラツキを小さく抑えることが可能なアクティブマトリックス方式の表示装置を提供する。【解決手段】アクティブマトリックス方式の表示装置１であって、チャネル領域を構成する半導体薄膜の結晶状態が異なる複数の薄膜トランジスタＴｒ１，Ｔｒ２を用いて画素回路ａが構成されている。薄膜トランジスタＴｒ１，Ｔｒ２のうち、画素電極に直接接続された駆動トランジスタＴｒ１と比較して、これを制御するスイッチングトランジスタＴｒ２におけるチャネル領域の結晶度が低いことを特徴としている。【選択図】図１
2008040192.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリックス方式の表示装置であって、チャネル領域を構成する半導体薄膜の結晶状態が異なる複数の薄膜トランジスタを用いて画素回路が構成されていることを特徴とする表示装置。
【請求項２】
請求項１記載の表示装置において、前記画素回路を構成する複数の薄膜トランジスタのうち、画素電極に直接接続された駆動トランジスタと比較して、当該駆動トランジスタを制御するスイッチングトランジスタにおける前記チャネル領域の結晶度が低い、ことを特徴とする表示装置。
【請求項３】
請求項２記載の表示装置において、前記スイッチングトランジスタにおける前記チャネル領域は非晶質の半導体薄膜で構成されていることを特徴とする表示装置。
【請求項４】
請求項１記載の表示装置においては、前記画素回路に接続された有機電界発光素子が画素毎に設けられたことを特徴とする表示装置。
【請求項５】
チャネル領域の結晶状態が異なる複数の薄膜トランジスタを用いて画素回路が構成されたアクティブマトリックス方式の表示装置の製造方法であって、基板上に前記チャネル領域用の半導体薄膜を成膜する工程と、レーザ光照射によって各画素内における前記半導体薄膜の結晶度を部分的に上昇させる工程とを行うことを特徴とする表示装置の製造方法。
【請求項６】
請求項５記載の表示装置の製造方法において、前記半導体薄膜を成膜する工程では非晶質膜あるいは微結晶膜を成膜することを特徴とする表示装置の製造方法。
【請求項７】
請求項５記載の表示装置の製造方法において、前記レーザ光照射は、前記画素内の一部に対して選択的に行われることを特徴とする表示装置の製造方法。
【請求項８】
請求項５記載の表示装置の製造方法において、前記レーザ光照射の際のレーザ光の照射強度により、前記画素内に形成される複数の薄膜トランジスタにおける各チャネル領域の結晶状態を制御することを特徴とする表示装置の製造方法。
【請求項９】
請求項８記載の表示装置の製造方法において、前記画素内におけるレーザ光の照射領域を部分的にオーバーラップさせることにより、前記レーザ光の照射強度を部分的に強める
ことを特徴とする表示装置の製造方法。
【請求項１０】
請求項８記載の表示装置の製造方法において、前記画素内の一部を覆う状態で前記レーザ光に対する低反射材料層を前記半導体薄膜上に形成した後、当該低反射材料層が設けられた領域を一部に含む領域に対して前記レーザ光照射を行うことにより、当該半導体薄膜に対する前記レーザ光の照射強度を部分的に強めることを特徴とする表示装置の製造方法。
【請求項１１】
請求項８記載の表示装置の製造方法において、
前記画素内の一部を覆う状態で前記レーザ光に対する高反射材料層を前記半導体薄膜上に形成した後、当該高反射材料層が設けられた領域を一部に含む領域に対して前記レーザ光照射を行うことにより、当該半導体薄膜に対する前記レーザ光の照射強度を部分的に弱めることを特徴とする表示装置の製造方法。
【請求項１２】
請求項５記載の表示装置の製造方法において、
前記画素内で部分的に膜厚の異なる不純物拡散防止用のバッファ層を前記半導体薄膜上に形成し、当該バッファ層上に光熱変換層を形成した後、当該光熱変換層状から前記レーザ光照射を行うことにより、前記バッファ層の膜厚に対応させて前記半導体薄膜の結晶状態を制御することを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の薄膜トランジスタを用いて画素回路が構成されたアクティブマトリックス方式の表示装置、およびその製造方法に関する。
【背景技術】
【０００２】
フラットパネルディスプレイの１つとして、有機材料における電界発光（electroluminescence：ＥＬ）利用した有機ＥＬ素子を画素毎に設けた表示装置が注目されている。この表示装置、すなわち有機ＥＬディスプレイは、有機ＥＬ素子自体の発光現象を利用しているために視野角が広く、消費電力が低いなどの優れた特徴を備えている。また高精細度の高速ビデオ信号に対しても高い応答性を示すことから、特に映像分野等において、実用化に向けた開発が進められている。
【０００３】
有機ＥＬディスプレイの駆動方式のうち、各画素の有機ＥＬ素子に駆動用の画素回路を設けたアクティブマトリックス方式は、従来のパッシブマトリックス方式に比べて応答時間や解像度の点で優れている。このため、有機ＥＬ素子の特性を充分に引き出すことが可能な駆動方式と考えられている。
【０００４】
上記画素回路は、薄膜トランジスタ（thin film transistor：ＴＦＴ）を用いて構成されている。特に有機ＥＬ素子は電流駆動素子であるため、これを用いた有機ＥＬディスプレイにおいては、画素回路を構成する薄膜トランジスタの特性バラツキや、劣化による電流のばらつきが、そのまま画質の劣化につながる。そこで、アクティブマトリックス方式の有機ＥＬディスプレイにおいては、画素回路の工夫によって上記薄膜トランジスタの特性ばらつきを補正する構成が提案されている(特許文献１参照)
【０００５】
また、フラットパネルディスプレイの他の例として、アクティブマトリックス方式の液晶表示装置がある。この液晶表示装置においては、耐光性の点から画素部のアクティブ素子(薄膜トランジスタ）を非晶質シリコンまたはた結晶シリコンで形成し、周辺駆動回路のアクティブ素子は単結晶シリコンで形成する構成が提案されている（下記特許文献２参照）。
【０００６】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開昭６４−２０８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、フラットパネルタイプの表示装置の駆動用に用いられる薄膜トランジスタとしては、非晶質シリコン膜をチャネル領域に用いたＴＦＴ（非晶質シリコンＴＦＴ）と、非晶質シリコン膜へのレーザアニールによって結晶化させた多結晶シリコン膜をチャネル領域に用いたＴＦＴ（多結晶シリコンＴＦＴ）とがある。
【０００８】
このうち、非晶質シリコンＴＦＴは、多結晶シリコンＴＦＴと比較して素子間の特性バラツキが少なく、オフ電流が小さく抑えられるという特徴がある。このため、非晶質シリコンＴＦＴを用いて画素回路を構成することにより、画素間の表示バラツキが抑えられると考えられる。しかしながら、非晶質シリコンＴＦＴは、ゲート電極に電圧が印加された状態が続くと閾値電圧がシフトしてしまうことが知られている。そして、有機ＥＬディスプレイの薄膜トランジスタの中には、有機ＥＬ素子を発光させている限り通電した状態を維持することが必要なものもあるため、上記閾値電圧のシフトが起きやすい。これにより、有機ＥＬ素子に流れる電流量が変化してしまい、結果として画素間において有機ＥＬ素子の輝度にバラツキが生じてしまう。
【０００９】
一方、多結晶シリコンＴＦＴは、非晶質シリコンＴＦＴと比較してキャリアの移動度が１０倍から１００倍程度大きく、閾値電圧やオン電流の径時的な劣化も小さいという特徴がある。このため、多結晶シリコンＴＦＴを用いて画素回路を構成することにより、有機ＥＬ素子に流れる電流量の劣化に起因する輝度のバラツキが抑えられる。しかしながら、多結晶シリコンＴＦＴは、一般的にオフ電流が高い。このため、この多結晶シリコンＴＦＴを、駆動トランジスタゲート電圧の書き込み用オンオフ制御ＴＦＴに使用すると、オフ電流のばらつきが結果として画素間において有機ＥＬ素子の輝度にバラツキが生じてしまう。
【００１０】
そこで本発明は、画素間の表示バラツキを小さく抑えることが可能なアクティブマトリックス方式の表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
このような目的を達成するための本発明の表示装置は、画素電極を駆動するための画素回路を画素毎に備えたアクティブマトリックス方式の表示装置に関する。特に本発明においては、チャネル領域を構成する半導体薄膜の結晶状態が異なる複数の薄膜トランジスタを用いて画素回路が構成されていることを特徴としている。
【００１２】
画素回路を構成する複数の薄膜トランジスタを、それぞれの薄膜トランジスタが必要とする特性に合わせたチャネル領域の結晶状態とすることができる。例えば、画素電極に直接接続された駆動トランジスタに対して、画素電極に長時間安定的に大電流を流すことが要求される場合、このような要求を満たすようにチャネル領域の結晶性を高くする。一方、この駆動トランジスタを制御するスイッチングトランジスタに対して、画素間の特性バラツキおよびオフ電流が小さいことが要求される場合、このような要求を満たすようにチャネル領域の結晶性を、より低く、または非晶質とするような構成にできる。
【００１３】
また本発明は上記表示装置の製造方法でもあり、基板上に半導体薄膜を形成した後、レーザ光照射によって、各画素内における当該半導体薄膜の結晶度を部分的に上昇させることを特徴としている。これにより、結晶性の異なるチャネル領域を備えた複数の薄膜トランジスタが同一画素内に形成される。
【発明の効果】
【００１４】
以上説明したような本発明によれば、アクティブマトリックス方式の表示装置において、画素回路を構成する複数の薄膜トランジスタにおけるチャネル領域の結晶性を、要求されるトランジスタ特性や劣化特性に合わせて異なる状態とすることが可能になるため、画素間の輝度バラツキを小さく抑えることが可能になる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の表示装置および製造方法に関する実施の形態を、図面に基づいて詳細に説明する。
【００１６】
＜表示装置の構成＞
図１には、実施形態の表示装置の回路構成図を示す。この図に示す表時装置１は、有機電界発光素子ＥＬを用いたアクティブマトリックス方式の表示装置であり、基板３上には表示領域５と周辺領域７とが設定されている。
【００１７】
表示領域３には、複数の走査線９と複数の信号線１１とが縦横に配線され、それぞれの交差部に対応する各画素には画素回路ａが設けられている。画素回路ａは、例えば有機電界発光素子ＥＬ、２つの容量素子Ｃｓ１，Ｃｓ２、駆動トランジスタＴｒ１、スイッチングトランジスタＴｒ２で構成されている。
【００１８】
このうち、有機電界発光素子ＥＬは、カソード電極が接地電位ＧＮＤに接続されており、この有機電界発光素子ＥＬと並列に容量素子Ｃｓ１が接続されている。また有機電界発光素子ＥＬのアノード電極には、駆動トランジスタＴｒ１が接続されている。駆動トランジスタＴｒ１のソースは、正電位（Ｖｃｃ）の電源線Ｖｃｃに接続されている。また駆動トランジスタＴｒ１のゲートと有機電界発光素子ＥＬのアノード電極に、容量素子Ｃｓ２が接続されている。さらに駆動トランジスタＴｒ１のゲートには、スイッチングトランジスタＴｒ２のソースが接続されている。このスイッチングトランジスタＴｒ２は、ゲートが走査線９に、ドレインが信号線１１にそれぞれ接続されている。
【００１９】
このような構成の画素回路ａにおいて、駆動トランジスタＴｒ１は、有機電界発光素子ＥＬに電流を流すためのトランジスタである。一方、スイッチングトランジスタＴｒ２は、画素回路ａのオン／オフを制御するものであり、駆動トランジスタＴｒ１を駆動するための電圧を容量素子Ｃｓ２に書き込むためのトランジスタである。
【００２０】
図２には、以上のような構成の表示装置１の特徴部を説明するために、１つの画素回路ａを拡大した平面図と、当該平面図における駆動トランジスタＴｒ１部分のＡ−Ａ’断面図、およびスイッチングトランジスタＴｒ２部分のＢ−Ｂ’断面図を示す。尚、平面図においては絶縁膜の図示を省略している。
【００２１】
これらの図に示すように、各画素回路を構成する各トランジスタＴｒ１，Ｔｒ２は、薄膜トランジスタからなり、基板３上に設けられたゲート電極２０上には、ゲート絶縁膜２１を介してシリコンの半導体薄膜からなる高結晶膜２３-1および低結晶膜２３-2がパターン形成されている。これらの高結晶膜２３-1および低結晶膜２３-2は、各トランジスタＴｒ１，Ｔｒ２においてチャネル領域を構成するものである。本発明においては、各トランジスタＴｒ１，Ｔｒ２において、半導体薄膜からなる高結晶膜２３-1および低結晶膜２３-2の結晶状態が異なることがポイントになる。
【００２２】
すなわち、駆動トランジスタＴｒ１のチャネル領域を構成する高結晶膜２３-1は、有機電界発光素子ＥＬに大電流を流すことが可能なように、比較的結晶度が高い多結晶性の半導体薄膜からなる。この高結晶膜２３-1は、有機電界発光素子ＥＬの駆動に要求される電流値を実現可能な程度に十分に高い結晶度を備えていることとする。
【００２３】
これに対して、スイッチングトランジスタＴｒ２における低結晶膜２３-2は、高結晶膜２３-1よりも結晶度が低く非晶質であっても良い半導体薄膜からなる。この低結晶膜２３-2は、容量素子Ｃｓ２に書き込んだ電圧を充分に維持できる許容値以下の範囲で充分低いオフ特性を備えていることとする。
【００２４】
尚、本実施形態においては、説明を簡単にするために画素回路が２つの薄膜トランジスタＴｒ１，Ｔｒ２を備えている構成を説明した。しかしながら、画素回路は、さらに多くの薄膜トランジスタを備えている場合もある。この場合、有機電界発光素子ＥＬに流すための電流量を調整するために設けられた薄膜トランジスタは、チャネル領域が高結晶膜２３-1で構成される。一方、電圧を容量素子に書き込むために設けられた薄膜トランジスタは、チャネル領域が低結晶膜２３-2で構成されることとする。また、この他にも、画素回路を構成するそれぞれの薄膜トランジスタに要求される特性に応じて、それぞれ適する結晶状態（結晶度）でチャネル領域が構成されていることとする。
【００２５】
以上のような半導体薄膜２３-1，２３-2上には、ゲート電極２０上の中央に重ねて絶縁性のエッチングストッパ層２５(断面図のみに図示）が設けられている。さらに高結晶膜２３-1および低結晶膜２３-2上には、エッチングストッパ層２５上において分離された半導体薄膜からなるソース／ドレイン２７が積層されている。このソース／ドレイン２７上には、導電性材料からなるソース／ドレイン電極２９が設けられている。
【００２６】
以上のように構成された画素回路を備えたアクティブマトリックス方式の表示装置１においては、画素回路ａを構成する薄膜トランジスタＴｒ１，Ｔｒ２において、それぞれのチャネル領域を構成する半導体薄膜を、結晶状態の異なる高結晶膜２３-1と低結晶膜２３-2とした。これにより、それぞれの薄膜トランジスタＴｒ１，Ｔｒ２が、それぞれに必要とする特性を備えたものとなった。
【００２７】
すなわち、有機電界発光素子ＥＬの発光を制御する駆動トランジスタＴｒ１は、キャリア移動度が高く閾値電圧のシフトの少ない高結晶膜２３-1を用いてチャネル領域を構成することで、電流値を安定した状態で高く保った表示を行うことが可能になる。一方、画素回路のオン／オフを制御するスイッチングトランジスタＴｒ２では、オフ電流が小さく画素間ばらつきの低い低結晶膜２３-2を用いてチャネル領域を形成することで、画素回路のオン／オフを画素間でばらつきなく、確実に制御することが可能になる。
【００２８】
これにより、アクティブマトリックス方式の表示装置１において、画素間の表示バラツキを小さく抑えた表示を行うことが可能になる。
【００２９】
＜表示装置の製造方法−１＞
次に、上述した表示装置１の製造方法の第１例を、図３の断面工程図に基づいて説明する。図３の断面工程図は、図２におけるＡ−Ａ’断面およびＢ−Ｂ’断面の断面部分に対応している。尚、以降の製造方法においては、画素電極を構成する複数の薄膜トランジスタの作り分けを説明するが、これらの薄膜トランジスタに接続された容量素子の製造は、従来と同様であって、できる限り薄膜トランジスタの製造と同一工程で行われるようにする。
【００３０】
先ず、図３（１）に示すように、基板３上にゲート電極２０を形成する。ここでは、スパッタ法によって成膜したモリブデン膜を、フォトリソグラフィーとエッチングにてパターニングすることにより、モリブデンからなるゲート電極２０を形成する。尚、このゲート電極２０の形成と同一工程で、走査線や容量素子の下部電極を必要に応じて形成する。
【００３１】
次に、ゲート電極２０や他の電極を覆う状態で、基板３上に、例えば窒化シリコン膜と酸化シリコン膜との積層構造からなるゲート絶縁膜２１、および半導体薄膜として非晶質シリコン膜２３をこの順に成膜する。これらの成膜は、ＣＶＤ法によって行われる。
【００３２】
以上の後、ここでの図示は省略したが、非晶質シリコン膜２３への不純物拡散を防止するためのバッファ層として３０ｎｍの膜厚のシリコン酸化膜を成膜し、さらに光熱変換層として例えば、２００ｎｍの膜厚のモリブデン膜あるいは、４００ｎｍの膜厚のダイアモンドライクカーボン（ＤＬＣ）膜を成膜する。尚、次に行うレーザ光照射において使用するレーザ光の波長が、非晶質シリコン膜２３に吸収される領域の波長領域を使用する場合は、バッファ層および光熱変換層は成膜しなくても良い。
【００３３】
次に、図３（２）に示すように、非晶質シリコン膜２３の結晶化アニールとして、レーザ光Ｌｈの照射を行う。この際、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）に対してレーザ光Ｌｈを照射し、スイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）にはレーザ光Ｌｈが照射されないようにする。
【００３４】
ここでは、図４の平面図に示すように、連続発振されるレーザ光Ｌｈ（ＣＷレーザ）を、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）にスキャン照射する。この際、レーザ光Ｌｈのスキャン幅を調節することにより、スイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）にはレーザ光Ｌｈが照射されないようにすることが重要である。このようなレーザ光照射により、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）の非晶質シリコン膜２３を結晶化させて高結晶膜２３-1とする。これに対して、スイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）には非晶質シリコン膜をそのまま残して低結晶膜２３-2とする。尚、レーザ光Ｌｈの照射強度は、駆動トランジスタＴｒ１に要求される特性に応じた高結晶膜２３-1が得られるように設定されることとする。
【００３５】
以上のように形成領域ａ（Ｔｒ２）を外した形成領域ａ（Ｔｒ１）へのレーザ光Ｌｈのスキャニングを容易にするために、画素内のレイアウトは、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）とスイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）とを、図中矢印で示したレーザ光Ｌｈのスキャニング方向に対して垂直方向に充分にずらす。そして、同様にレイアウトされた画素を、レーザ光Ｌｈのスキャニング方向に沿って配列させる。
【００３６】
尚、バッファ層および光熱変換層を設けた場合には、以上のようなレーザ光照射の後に、これらの層をエッチング除去する。
【００３７】
次に、図３（３）に示すように、高結晶膜２３-1および低結晶膜２３-2上のゲート電極２０に重なる位置に、それぞれ窒化シリコンからなるエッチングストッパ層２５をパターン形成する。その後、このエッチングストッパ層２５を覆う状態で、不純物を含有する半導体薄膜からなるソース／ドレイン膜２７ａを形成する。
【００３８】
次いで、図３（４）に示すように、ゲート電極２０を完全に覆う外形形状で、ソース／ドレイン膜２７ａ、高結晶膜２３-1および低結晶膜２３-2をパターニングする。
【００３９】
その後、図３（５）に示すように、ソース／ドレイン膜２７ａを覆う状態で、電極膜２９ａを成膜し、次に電極膜２９ａおよびソース／ドレイン膜２７ａをエッチングストッパ層２５上においてソース側とドレイン側とに分離するパターニングを行う。これにより、ソース／ドレイン膜２７ａを分離したソース／ドレイン２７および、電極膜２９ａを分離したソース電極／ドレイン電極２９を形成する。
【００４０】
以上により、形成領域ａ（Ｔｒ１）には、高結晶膜２３-1をチャネル領域とした駆動トランジスタＴｒ１が形成され、形成領域ａ（Ｔｒ２）には、低結晶膜２３-2をチャネル領域としてスイッチングトランジスタＴｒ２が形成される。
【００４１】
このような第１例の製造方法によれば、１つの画素内の形成領域ａ（Ｔｒ１）に対して選択的にレーザ光照射を行うことで、形成領域ａ（Ｔｒ１）における非晶質リシコン膜２３部分を結晶化させて高結晶膜２３-1とし、形成領域ａ（Ｔｒ２）における非晶質シリコン膜２３部分をそのまま低結晶膜２３-2として残すことができる。この結果、1つの画素内に、チャネル領域の結晶性が異なる複数の薄膜トランジスタＴｒ1，Ｔｒ２を備えた図１，２の表示装置１を得ることが可能になる。
【００４２】
＜表示装置の製造方法−２＞
図５には、上述した表示装置１の製造方法の第２例の特徴部を説明するための平面図を示す。尚、第２例の製造方法と、第１例の方法とが異なるところは、レーザ光照射による非晶質シリコン膜２３の結晶化アニールの工程のみであり、他の工程は同様であるため重複する説明は省略する。
【００４３】
すなわち第２例では、レーザ光照射による非晶質シリコン膜２３の結晶化アニールの工程において、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）とは別に、スイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）にもレーザ光Ｌｈをスキャン照射する。
【００４４】
この際、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）に対して照射されるレーザ光Ｌｈの照射強度よりも、照射強度が弱い連続発振のレーザ光Ｌｈ’（ＣＷレーザ）をスイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）に対してスキャン照射する。これにより、スイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）には、非晶質シリコン膜を形成領域ａ（Ｔｒ１）よりも低い結晶度で結晶させた低結晶膜２３-2とする。
【００４５】
尚、レーザ光Ｌｈの照射強度は、駆動トランジスタＴｒ１に要求される特性に応じた高結晶膜２３-1が得られるように設定され、レーザ光Ｌｈ’の照射強度は、スイッチングトランジスタＴｒ２に要求される特性に応じた低結晶膜２３-2が得られるように設定されることとする。
【００４６】
以上のような形成領域ａ（Ｔｒ２）を外した形成領域ａ（Ｔｒ１）へのレーザ光Ｌｈのスキャニング、および形成領域ａ（Ｔｒ１）を外した形成領域ａ（Ｔｒ２）へのレーザ光Ｌｈ’のスキャニングを容易にするために、図中矢印で示したレーザ光Ｌｈ，Ｌｈ’のスキャニング方向は平行であることとする。また、画素内のレイアウトは、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）とスイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）とを、スキャニング方向に対して垂直方向に充分にずらしたレイアウトにする。そして、同様にレイアウトされた画素を、レーザ光Ｌｈ，Ｌｈ’のスキャニング方向に沿って配列させる。
【００４７】
このような第２例の製造方法によれば、１つの画素内における非晶質シリコン膜２３の形成領域ａ（Ｔｒ１）と形成領域ａ（Ｔｒ２）とを、それぞれ結晶度が異なる高結晶膜２３-1と低結晶膜２３-2とすることが可能になる。この結果、1つの画素内に、チャネル領域の結晶性が異なる複数の薄膜トランジスタＴｒ1，Ｔｒ２を備えた図１，２の表示装置１を得ることが可能になる。
【００４８】
＜表示装置の製造方法−３＞
図６には、上述した表示装置１の製造方法の第３例の特徴部を説明するための平面図を示す。尚、第３例の製造方法と、第１例の方法とが異なるところは、レーザ光照射による非晶質シリコン膜２３の結晶化アニールの工程のみであり、他の工程は同様であるため重複する説明は省略する。
【００４９】
すなわち第３例では、レーザ光照射による非晶質シリコン膜２３の結晶化アニールの工程において、連続発振されるレーザ光Ｌｈのスキャン幅を、１画素よりも大きく設定する。そして、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）では、レーザ光Ｌｈのスキャニングがオーバーラップして２回のスキャニングが行われる一方、スイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）では、レーザ光Ｌｈのスキャニングが１回のみ行われるようにレーザ光照射を行う。
【００５０】
これにより、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）においては、レーザ光の複数回のスキャニングによって非晶質シリコン膜２３の結晶化をより進め、結晶度の高い高結晶膜２３-1を得る。これに対して、スイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）においては、レーザ光Ｌｈのスキャニングが１回のみであり、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）と比較して、結晶度の低い低結晶膜２３-2を得る。
【００５１】
尚、1回のスキャニングによるレーザ光Ｌｈの照射強度は、駆動トランジスタＴｒ１およびスイッチングトランジスタＴｒ１に要求される特性に応じて設定されることとする。また、レーザ光Ｌｈを1回スキャニングさせただけでは、非晶質シリコン膜２３を結晶化させるのに不十分である場合、形成領域ａ（Ｔｒ２）には非晶質シリコン膜２３がそのまま低結晶膜２３-2として残されることになる。
【００５２】
以上のようなレーザ光照射を効率的に行うために、図中矢印で示した各回のレーザ光Ｌｈのスキャニング方向は平行であることとする。また、画素内のレイアウトは、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）とスイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）とを、スキャニング方向に対して垂直方向に充分にずらしたレイアウトにする。そして、同様にレイアウトされた画素を、レーザ光Ｌｈのスキャニング方向に沿って配列させる。
【００５３】
このような第３例の製造方法によれば、１つの画素内における非晶質シリコン膜２３の形成領域ａ（Ｔｒ１）と形成領域ａ（Ｔｒ２）とを、それぞれ結晶状態（結晶度や結晶性−非結晶性）が異なる高結晶膜２３-1と低結晶膜２３-2とすることが可能になる。この結果、1つの画素内に、チャネル領域の結晶性が異なる複数の薄膜トランジスタＴｒ1，Ｔｒ２を備えた図１，２の表示装置１を得ることが可能になる。
【００５４】
＜表示装置の製造方法−４＞
図７には、上述した表示装置１の製造方法の第４例の特徴部を説明するための断面工程図を示す。
【００５５】
第４例の製造方法では、先ず図７（１）に示すように、第１例と同様に、基板３上にゲート電極２０を形成し、ゲート絶縁膜２１を形成し、さらに半導体薄膜として非晶質シリコン膜２３を形成するまでを行う。
【００５６】
その後、非晶質シリコン膜２３上に、次に行うレーザ光照射で用いるレーザ光に対する低反射材料層３０をパターン形成する。この低反射材料層３０は、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）を覆い、かつスイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）を露出させる形状にパターニングされていることとする。
【００５７】
またこの低反射材料層３０は、レーザ光を透過する材料、例えば窒化シリコン膜や酸化シリコン膜によって構成されることとする。そして、低反射材料層３０を含む層構成により、低反射材料層３０側から入射されたレーザ光が、低反射材料層３０で吸収されずに、効率的に非晶質シリコン膜２３（または光熱変換層）に供給され、さらに非晶質シリコン２３の界面で反射されずに非晶質シリコン膜２３（または光熱変換層）で吸収されるような膜厚ｔを備えていることする。
【００５８】
ここで、図８には、低反射材料層として用いる材料膜（ここでは窒化シリコン膜）の膜厚Ｔと、レーザ光の反射率との関係をシミュレーションした結果を示す。このシミュレーションにおける層構成は、ゲート電極２０上において下層から順に、シリコン窒化膜（２０ｎｍ）およびシリコン酸化膜（２９０ｎｍ）を積層したゲート絶縁膜２１、非晶質シリコン膜２３（５０ｎｍ）、低反射材料層３０を構成する窒化シリコン膜（Ｔｎｍ）としている。また、レーザ光は波長λ＝３０８ｎｍとしている。
【００５９】
図８から明らかなように、窒化シリコン膜を介してレーザ光を照射した場合、その膜厚Ｔによって窒化シリコン膜側からのレーザ光の反射率が周期的に変化する。このため、この図８に基づき、窒化シリコン膜の膜厚Ｔ＝０ｎｍの場合よりも、反射率が充分に低く（例えば１／２以下）なる膜厚範囲Ｔａ内に膜厚ｔが設定された窒化シリコン膜を、上記低反射材料層３０として所定形状にパターン形成して用いる。
【００６０】
尚、膜厚範囲Ｔａ内で設定される低反射材料層３０の膜厚ｔは、次の工程のレーザ光照射において、駆動トランジスタＴｒ１のチャネル領域として許容できる程度に、非晶質シリコン膜２３が高い結晶性となる値に設定されることとする。
【００６１】
また、低反射材料層３０を構成する材料膜の膜厚と反射率との関係は、用いる光透過性材料の種類や層構造によって異なる。このため、用いる光透過性材料毎に適切な膜厚範囲を導き、その範囲内に設定された膜厚で低反射材料層３０を構成することとする。
【００６２】
以上の後には、図７（２）に示すように、基板３上の全面から、所定波長λ(例えばここではλ＝３０８ｎｍ）のレーザ光Ｌｈを照射する。この際、図９の平面図にも示すように、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）およびスイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）に対して連続発振のレーザ光Ｌｈ（ＣＷレーザ）を均一にスキャン照射する。尚、図９においては、低反射材料層３０の一部を切り欠いて下層を示している。
【００６３】
これにより、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）では、レーザ光Ｌｈの反射によるロスを低減して、非晶質シリコン膜２３の結晶化を効果的に進め、結晶度の高い高結晶膜２３-1を得る。これに対して、スイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）では、非晶質シリコン膜３０（または光熱変換層）に対して低反射材料層３０を介さずにレーザ光Ｌｈを照射して反射させることで、非晶質シリコン膜３０に照射されるレーザ光Ｌｈを形成領域ａ（Ｔｒ1）よりも減少させて結晶度の低い低結晶膜２３-2を得る。
【００６４】
尚、低反射材料層３０を介さずに反射ロス分を含んで行われるレーザ光Ｌｈの照射では、非晶質シリコン膜２３を結晶化させるのに不十分である場合、形成領域ａ（Ｔｒ２）には非晶質シリコン膜２３がそのまま低結晶膜２３-2として残されることになる。
【００６５】
以上の後には、低反射材料層３０をエッチング除去し、その後は第１例において図３（３）〜図３（５）を用いて説明したと同様の工程を行い表示装置１を完成させる。尚、低反射材料層３０を除去せずにエッチングストッパ層２５の一部を構成する層としてそのまま残しても良い。
【００６６】
このような第４例の製造方法であっても、低反射材料層３０の選択的な形成により、１つの画素内における非晶質シリコン膜２３の形成領域ａ（Ｔｒ１）と形成領域ａ（Ｔｒ２）とを、それぞれ結晶状態（結晶度や結晶性−非結晶性）が異なる高結晶膜２３-1と低結晶膜２３-2とすることが可能になる。この結果、1つの画素内に、チャネル領域の結晶性が異なる複数の薄膜トランジスタＴｒ1，Ｔｒ２を備えた図１，２の表示装置１を得ることが可能になる。
【００６７】
＜表示装置の製造方法−５＞
図１０には、上述した表示装置１の製造方法の第５例の特徴部を説明するための断面図を示す。
【００６８】
第５例の製造方法では、先ず図１０（１）に示すように、第１例と同様に、基板３上にゲート電極２０を形成し、ゲート絶縁膜２１を形成し、さらに半導体薄膜として非晶質シリコン膜２３を形成するまでを行う。
【００６９】
その後、非晶質シリコン膜２３上に、次に行うレーザ光照射で用いるレーザ光に対する高反射材料層３２をパターン形成する。この高反射材料層３２は、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）を露出させ、かつスイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）を覆う形状にパターニングされていることとする。
【００７０】
またこの高反射材料層３２は、レーザ光を反射する材料のうちレーザ光の吸収率が低い材料によって構成されることが好ましい。そして、高反射材料層３２を含む層構成により、高反射材料層３２側から入射されたレーザ光が、高反射材料層３２の表面および高反射率層３２と非晶質シリコン膜２３（または光熱変換層）との界面で効率的に反射されて非晶質シリコン膜２３に入射されることのないような膜厚ｔを備えていることする。
【００７１】
ここで、高反射材料層３２として、例えば窒化シリコン膜や酸化シリコン膜のような絶縁膜を用いており、この絶縁膜がレーザ光に対する透過性も有している場合には、図１１に示すように、高反射材料層３２を構成する絶縁膜の膜厚Ｔによってレーザ光の反射率が周期的に変化する。このため、高反射材料層３２は、絶縁膜の膜厚Ｔ＝０ｎｍの場合よりも、反射率が充分に低くなる膜厚範囲Ｔｂ内に膜厚ｔが設定された窒化シリコン膜を上記高反射材料層３２として所定形状にパターン形成する。
【００７２】
尚、膜厚範囲Ｔｂ内で設定される高反射材料層３２の膜厚ｔは、次のレーザ光照射工程でのレーザ光照射において、スイッチングトランジスタＴｒ２のチャネル領域として許容できる程度に非晶質シリコン膜２３が低い結晶性に保たれる値に設定されることとする。
【００７３】
また、高反射材料層３２を構成する材料膜の膜厚Ｔと反射率との関係は、用いる反射材料の種類やおよび層構造によって異なる。このため、用いる反射材料毎に適切な膜厚範囲を導き、その範囲内に設定された膜厚で高反射材料層３２を構成することとする。
【００７４】
以上の後には、図１０（２）に示すように、基板３上の全面から、所定波長λ(例えばここではλ＝３０８ｎｍ）のレーザ光Ｌｈを照射する。この際、図１２の平面図にも示すように、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）およびスイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）に対してレーザ光Ｌｈ（ＣＷレーザ）を均一にスキャン照射する。尚図１２においては、高反射材料層３２の一部を切り欠いて下層を示している。
【００７５】
これにより、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）では、レーザ光Ｌｈの反射によるロスを抑えて、非晶質シリコン膜２３の結晶化を効果的に進め、結晶度の高い高結晶膜２３-1を得る。これに対して、スイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）では、レーザ光Ｌｈの反射ロスを利用して非晶質シリコン膜３０（または光熱変換層）に照射されるレーザ光Ｌｈを、形成領域ａ（Ｔｒ1）よりも効果的に減少させて結晶度の低い低結晶膜２３-2を得る。
【００７６】
尚、反射ロス分を含んだレーザ光Ｌｈの照射では、非晶質シリコン膜２３を結晶化させるのに不十分である場合、形成領域ａ（Ｔｒ２）には非晶質シリコン膜２３がそのまま低結晶膜２３-2として残されることになる。
【００７７】
以上の後には、高反射材料層３２をエッチング除去し、その後は第１例において図３（３）〜図３（５）を用いて説明したと同様の工程を行い表示装置１を完成させる。尚、高反射材料層３２が絶縁性材料からなる場合には、これを除去せずにエッチングストッパ層２５の一部を構成する層としてそのまま残しても良い。
【００７８】
このような第５例の製造方法であっても、高反射材料層３２の選択的な形成により、１つの画素内における非晶質シリコン膜２３の形成領域ａ（Ｔｒ１）と形成領域ａ（Ｔｒ２）とを、それぞれ結晶状態（結晶度や結晶性−非結晶性）が異なる高結晶膜２３-1と低結晶膜２３-2とすることが可能になる。この結果、1つの画素内に、チャネル領域の結晶性が異なる複数の薄膜トランジスタＴｒ1，Ｔｒ２を備えた図１，２の表示装置１を得ることが可能になる。
【００７９】
＜表示装置の製造方法−６＞
図１３には、上述した表示装置１の製造方法の第６例の特徴部を説明するための断面図を示す。
【００８０】
第６例の製造方法では、先ず図１３（１）に示すように、第１例と同様に、基板３上にゲート電極２０を形成し、ゲート絶縁膜２１を形成し、さらに半導体薄膜として非晶質シリコン膜２３を形成するまでを行う。
【００８１】
その後、非晶質シリコン膜２３上に、不純物拡散防止用のバッファ層パターン３４を形成する。このバッファ層パターン３４は、例えば酸化シリコン膜または窒化シリコン膜をパターニングしてなるもので、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）を露出させ、かつスイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）を覆う形状に形成される。
【００８２】
次に、図１３（２）に示すように、バッファ層パターン３４を覆う状態で、基板３上の全面にバッファ層３６を成膜する。このバッファ層３６は、バッファ層パターン３４と同様の材料膜であって良く、例えば酸化シリコン膜または窒化シリコン膜からなる。これにより、基板３上に、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）上で薄く、スイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）上で厚いバッファ層３４，３６を形成する。
【００８３】
尚、このような膜厚の異なるバッファ層は、基板３上の全面に均一な厚膜でバッファ層を成膜した後、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）におけるバッファ層を部分的にエッチングして薄膜化する手法によって形成しても良い。
【００８４】
次に、図１３（３）に示すように、バッファ層３６を覆う基板３上の全面に、光熱変換層３８として例えば、モリブデン膜を２００ｎｍの膜厚あるいは、ダイアモンドライクカーボン（ＤＬＣ）膜を４００ｎｍの膜厚で成膜する。
【００８５】
その後、図１３（４）に示すように、基板３上の全面から、所定波長λのレーザ光Ｌｈを照射する。この際、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）およびスイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）に対してレーザ光Ｌｈ（ＣＷレーザ）を均一にスキャン照射する。
【００８６】
これにより、駆動トランジスタＴｒ１の形成領域ａ（Ｔｒ１）では、光熱変換層３８で変換された熱が、１層で薄膜のバッファ層３６部分のみを介して非晶質シリコン膜２３に伝えられて結晶化を効果的に進め、結晶度の高い高結晶膜２３-1を得る。これに対して、スイッチングトランジスタＴｒ２の形成領域ａ（Ｔｒ２）では、光熱変換層３８で変換された熱が、２層で厚膜のバッファ層３４，３６部分で吸収される熱伝達のロスを効果的に利用して結晶度の低い低結晶膜２３-2を得る。
【００８７】
尚、熱伝達のロス分を含んだレーザ光Ｌｈの照射では、非晶質シリコン膜２３を結晶化させるのに不十分である場合、形成領域ａ（Ｔｒ２）には非晶質シリコン膜２３がそのまま低結晶膜２３-2として残されることになる。
【００８８】
以上の後には、光熱変換層３８およびバッファ層３４，３６をエッチング除去し、その後は第１例において図３（３）〜図３（５）を用いて説明したと同様の工程を行い表示装置１を完成させる。尚、バッファ層３４，３６は除去せずに、エッチングストッパ層２５を構成する層としてそのまま残しても良い。
【００８９】
このような第６例の製造方法であっても、バッファ層３４，３６の膜厚差により、１つの画素内における非晶質シリコン膜２３の形成領域ａ（Ｔｒ１）と形成領域ａ（Ｔｒ２）とを、それぞれ結晶状態（結晶度や結晶性−非結晶性）が異なる高結晶膜２３-1と低結晶膜２３-2とすることが可能になる。この結果、1つの画素内に、チャネル領域の結晶性が異なる複数の薄膜トランジスタＴｒ1，Ｔｒ２を備えた図１，２の表示装置１を得ることが可能になる。
【００９０】
尚、以上説明した表示装置およびその製造方法の実施形態においては、薄膜トランジスタＴｒ１，Ｔｒ２がボトムゲート型である場合を説明した。しかしながら、薄膜トランジスタＴｒ１，Ｔｒ２はトップゲート型であっても良い。また、その製造方法において、チャネル領域を構成する半導体薄膜上に絶縁性の材料を選択的にパターン形成する第４〜第６例を適用する場合、不要となる絶縁性材料層を必ずしも除去する必要はないが、その際は、後工程のエッチングストッパ層として用いるのではなく、ゲート絶縁膜として利用できる。
【００９１】
またこれまでに説明した、ＣＶＤ法により成膜した非晶質シリコン膜２３は、完全に非晶質でなくても、微結晶シリコン膜の成膜であってもよい。
【図面の簡単な説明】
【００９２】
【図１】実施形態の表示装置の回路構成図である。
【図２】実施例の表示装置における１つの画素部分を拡大した平面図、および平面図のＡ−Ａ’断面図、Ｂ−Ｂ’断面図である。
【図３】実施形態の表示装置の製造方法の第１例を示す断面工程図である。
【図４】実施形態の表示装置の製造方法の第１例の特徴部を示す平面図である。
【図５】実施形態の表示装置の製造方法の第２例の特徴部を示す平面図である。
【図６】実施形態の表示装置の製造方法の第３例の特徴部を示す平面図である。
【図７】実施形態の表示装置の製造方法の第４例の特徴部を説明するための断面工程図である。
【図８】第４例で低反射材料層として用いる材料膜（窒化シリコン膜）の膜厚Ｔと、レーザ光の反射率との関係をシミュレーションした結果を示す図である。
【図９】実施形態の表示装置の製造方法の第４例の特徴部を示す平面図である。
【図１０】実施形態の表示装置の製造方法の第５例の特徴部を説明するための断面工程図である。
【図１１】第５例で高反射材料層として用いる材料膜の膜厚Ｔと、レーザ光の反射率との関係を説明する図である。
【図１２】実施形態の表示装置の製造方法の第５例の特徴部を示す平面図である。
【図１３】実施形態の表示装置の製造方法の第６例の特徴部を説明するための断面工程図である。
【符号の説明】
【００９３】
１…表示装置、２３…非晶質シリコン（チャネル領域を構成する半導体薄膜）、３０…低反射材料層、３２…高反射材料層、３４…バッファ層パターン、３６…バッファ層、３８…光熱変換層、ａ…画素回路、ＥＬ…有機電界発光素子、Ｌｈ，Ｌｈ’…レーザ光、Ｔｒ１…駆動トランジスタ（薄膜トランジスタ）、Ｔｒ２…スキャニングトランジスタ（薄膜トランジスタ）
【図１】
2008040192.tif 000003
【図２】
2008040192.tif 000004
【図３】
2008040192.tif 000005
【図４】
2008040192.tif 000006
【図５】
2008040192.tif 000007
【図６】
2008040192.tif 000008
【図７】
2008040192.tif 000009
【図８】
2008040192.tif 000010
【図９】
2008040192.tif 000011
【図１０】
2008040192.tif 000012
【図１１】
2008040192.tif 000013
【図１２】
2008040192.tif 000014
【図１３】
2008040192.tif 000015