(57)【要約】【課題】例えば、シフトレジスタ回路に含まれるＴＦＴに対する遮光性能を高めつつ、回路部を小型化する。【解決手段】抵抗素子６０２は、金属材料或いは半導体材料を用いて形成されており、半導体層１ａの下層側から半導体層１ａに照射される光を遮光するする遮光膜として兼用される。加えて、抵抗素子６０２によれば、ＴＦＴ６０１ａと同一平面内に抵抗素子を形成する場合に比べて、これらＴＦＴ６０１ａ及び抵抗素子６０２を含むクロックドインバータ５０１ａのサイズを小型化できる。【選択図】図７
2008224722.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板上の表示領域を構成する複数の画素部の夫々に設けられた画素電極と、
前記基板上に形成された半導体層を含む半導体素子と、
前記半導体層に重なるように前記半導体層の下層側に形成されており、前記半導体素子に電気的に接続された抵抗素子として兼用される遮光膜と
を備えたことを特徴とする電気光学装置。
【請求項２】
前記半導体層は、前記基板上において前記表示領域の周辺に延びる周辺領域に形成されており、
前記半導体素子は、前記周辺領域に形成されたトランジスタ素子であり、
前記遮光膜は、前記半導体層の少なくともチャネル領域に重なっていること
を特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記トランジスタ素子及び前記遮光膜は、前記周辺領域に形成されたシフトレジスタ回路部に含まれるクロックドインバータを構成していること
を特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記遮光膜は、金属材料又は半導体材料を用いて形成されていること
を特徴とする請求項１から３の何れか一項に記載の電気光学装置。
【請求項５】
請求項１から４の何れか一項に記載の電気光学装置を具備してなること
を特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及びそのような電気光学装置を具備してなる、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置では、複数の画素部から構成される表示領域に縦横に配列された多数の走査線及びデータ線、並びにこれらの各交点に対応して多数の画素電極が基板上に設けられている。このような電気光学装置は、例えばＴＦＴ（Thin Film Transistor）駆動によるアクティブマトリクス駆動方式を採用しており、各画素部に対応して画素スイッチング用ＴＦＴが設けられる。データ線に供給された画像信号は、各画素部に形成された画素スイッチング用ＴＦＴのスイッチング動作に応じて画素電極に供給され、表示領域に画像が表示される。加えて、ＴＦＴが形成されたＴＦＴアレイ基板上において、表示領域の周辺に延びる周辺領域には、複数の画素部の動作を制御するための各種駆動回路が形成される。このような駆動回路は、例えば、ＴＦＴ等のトランジスタ素子に抵抗素子を電気的に接続してなる回路素子を含んで構成される（例えば、特許文献１。）。また、特許文献２は、トランジスタ素子及び抵抗素子を含む回路素子を含む表示装置、及びその製造方法の一例を提案している。
【０００３】
【特許文献１】特開２００２−３５１４２９号公報
【特許文献２】特開２００６−２２９０８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、この種の電気光学装置では、チャネル領域を含む半導体層に光が照射されることによって、ＴＦＴ等の半導体素子に光リーク電流が発生する。ＴＦＴアレイ基板上に形成されたＴＦＴ等の半導体素子に対する遮光が十分でない場合、光リーク電流に起因する表示不良が生じてしまう問題点がある。このような光リーク電流は、各画素部に形成された画素スイッチング用ＴＦＴだけでなく、周辺領域に設けられた駆動回路等の周辺回路に含まれるインバータ回路を構成するＴＦＴにも生じうる。
【０００５】
また、特許文献２によれば、半導体素子及び抵抗素子の夫々は、基板上の同一平面内に形成されているため、平面的に見てこれら素子を含む回路部のサイズが大型化してしまう問題点がある。
【０００６】
よって、本発明は上記問題点等に鑑みてなされたものであり、表示不良が低減され、且つ基板上の回路部が小型化された電気光学装置、及びそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明に係る電気光学装置は上記課題を解決するために、基板と、該基板上の表示領域を構成する複数の画素部の夫々に設けられた画素電極と、前記基板上に形成された半導体層を含む半導体素子と、前記半導体層に重なるように前記半導体層の下層側に形成されており、前記半導体素子に電気的に接続された抵抗素子として兼用される遮光膜とを備える。
【０００８】
本発明に係る電気光学装置によれば、画素電極は、例えばＩＴＯ等の透明電極であり、基板上に形成された複数のデータ線及び複数の走査線の夫々の交差に対応して各画素部に設けられている。半導体素子は、例えば、基板上に形成されたポリシリコン層等の半導体層を含んでいる。
【０００９】
遮光膜は、半導体層に重なるように当該半導体層の下層側に形成された単層或いは多層の膜構造を有しており、半導体素子に電気的に接続された抵抗素子として兼用される。したがって、遮光膜は、半導体素子の下層側から当該半導体素子に照射される光を遮光し、光リーク電流の発生を低減できる。加えて、遮光膜は、半導体素子に直接、或いは間接的に電気的に接続された抵抗素子として兼用されているため、半導体素子と同一平面内に抵抗素子を形成する場合に比べて、これら半導体素子及び抵抗素子を含む回路部のサイズが小型化される。より具体的には、基板上において、抵抗素子として兼用される遮光膜を半導体素子と異なる層に形成することによって、平面的に見て半導体素子及び抵抗素子の夫々が占める領域の合計の面積を減らすことが可能である。
【００１０】
したがって、本発明に係る電気光学装置によれば、半導体素子に対する遮光性能を高めることができると共に、半導体素子及び抵抗素子を含む回路部のサイズの小型化できるため、表示性能の向上及び電気光学装置の小型化が可能になる。加えて、半導体素子及び抵抗素子を含む回路部のサイズを小型化することによって、基板上の空いたスペースを有効に利用して他の回路部を形成することも可能である。
【００１１】
本発明に係る電気光学装置の一の態様では、前記半導体層は、前記基板上において前記表示領域の周辺に延びる周辺領域に形成されており、前記半導体素子は、前記周辺領域に形成されたトランジスタ素子であり、前記遮光膜は、前記半導体層の少なくともチャネル領域に重なっていてもよい。
【００１２】
この態様によれば、画素部に含まれる画素スイッチング用素子として基板上に形成されたＴＦＴ等のトランジスタ素子だけでなく、周辺領域に形成された回路部を構成する半導体素子を遮光できる。遮光膜は、半導体層のうち少なくとも光リーク電流が生じ易いチャネル領域に重なるように形成されているため、半導体素子の下層側から照射される光によって当該半導体素子に発生する光リーク電流を低減できる。したがって、周辺領域に形成される回路部のサイズを小型化できる共に、周辺領域に形成された回路部に発生する光リーク電流に起因して生じる表示不良を低減することが可能である。
【００１３】
この態様では、前記トランジスタ素子及び前記遮光膜は、前記周辺領域に形成されたシフトレジスタ回路部に含まれるクロックドインバータを構成していてもよい。
【００１４】
この態様によれば、例えば、ＴＦＴ等のトランジスタ素子と、抵抗素子として兼用される遮光膜とによってクロックドインバータが形成される。このようなクロックドインバータは、周辺領域に形成されたデータ線駆動回路或いは走査線駆動回路の一部として形成されており、サンプリング回路に順次転送信号を供給するシフトレジスタ回路部を構成する。
【００１５】
したがって、この態様によれば、シフトレジスタ回路部に生じる光リーク電流を遮光膜によって低減でき、且つシフトレジスタ回路部を小型化することが可能になる。
【００１６】
本発明に係る電気光学装置の他の態様では、前記遮光膜は、金属材料又は半導体材料を用いて形成されていてもよい。
【００１７】
この態様によれば、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属材料を用いて遮光膜を形成することによって、半導体材料を用いて遮光膜を形成する場合に比べて、半導体素子に対する遮光性能を高めることが可能である。他方、半導体材料を遮光膜に用いた場合には、半導体材料に含まれる不純物濃度を調整することによって、抵抗素子として兼用される遮光膜の電気抵抗を調整できる。
【００１８】
本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。
【００１９】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、小型化された回路部によって駆動され、且つ高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。
【００２０】
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照しながら本実施形態に係る電気光学装置及び電子機器を説明する。本実施形態は、本発明に係る電気光学装置を液晶装置に適用したものである。
【００２２】
＜１：電気光学装置＞
図１乃至図７を参照しながら、本実施形態に係る電気光学装置の一例である液晶装置を説明する。
【００２３】
先ず、図１及び図２を参照しながら、液晶装置１の全体構成を説明する。図１は、本実施形態の液晶装置の全体構成を示す平面図である。図２は、図１のＩＩ−ＩＩ´断面図である。
【００２４】
図１及び図２において、本発明の「基板」の一例であるＴＦＴアレイ基板１０の上には対向基板２０が対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明の「表示領域」の典型例である画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００２５】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
【００２６】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域の額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００２７】
画像表示領域１０ａの周辺に位置する周辺領域のうち、シール材５２が配置された領域の外側には、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域の両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００２８】
対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００２９】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用ＴＦＴや各種配線等の上に画素電極１１が、更にその上から配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３が、更にその上から配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３０】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他にサンプリング回路３０１が形成されている。また、これに加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路や、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。また、液晶装置１は、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等の光学系を構成する各要素は、光軸が所定の方向に沿うようにＴＴＦアレイ基板１０及び対向基板２０の夫々に配置される。
【００３１】
次に、図３乃至図５を参照しながら本実施形態に係る液晶装置の電気的な構成を説明する。図３は、液晶装置の電気的な構成を示すブロック図である。図４は、データ線駆動回路の構成を示す回路図である。尚、本実施形態は、本発明をＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶装置に適用したものである。図５は、データ線駆動回路に含まれるシフトレジスタ回路部を構成するクロックドインバータの回路図である。
【００３２】
図３において、液晶装置１は、複数のデータ線及び複数の走査線の夫々が相互に交差する交差に対応してマトリクス状に配列された複数の画素部を含む液晶表示部１００ａ、データ線駆動回路１０１、走査線駆動回路１０４及びサンプリング回路３０１を備えて構成されている。これらの駆動回路等は、例えば石英基板、ガラス基板或いはシリコン基板等からなるＴＦＴアレイ基板１０上の周辺に位置する周辺領域に設けられている。ＴＦＴアレイ基板１０上の中央に位置する画像表示領域１０ａ（図１参照。）には、マトリクス状に配置された複数の画素電極１１と、Ｘ方向に複数配列されており夫々がＹ方向に沿って伸びるデータ線３５と、Ｙ方向に複数配列されており夫々がＸ方向に沿って伸びる走査線３１とが形成され、液晶表示部１ａが構築されている。尚、ここでは図示しないが、各画素電極１１とデータ線３５との間には、走査線３１を介して夫々供給される走査信号に応じて夫々の導通状態及び非導通状態が制御されるＴＦＴや、画素電極１１に印加した電圧を長く維持する蓄積容量のための容量配線が形成されている。
【００３３】
データ線駆動回路１０１は、サンプリング回路３０１を駆動することにより、画像信号線４００から供給される画像信号ＶＩＤ１〜ＶＩＤ６をデータ信号印加の基準クロック信号であるＸ側クロック信号ＣＬＸ（及びその反転クロックＣＬＸ´）に応じてサンプリングして、複数のデータ線３５に対しデータ信号として夫々印加する。即ち、画像信号ＶＩＤ１〜ＶＩＤ６は、外部の画像信号処理回路により６相にシリアル−パラレル展開されており、６本の画像信号線４００を介してサンプリング回路３０１に入力されている。データ線駆動回路１０１内のイネーブル回路によりパルス幅が制限されてなるサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、ｎ）は、６つに夫々分岐するサンプリング回路駆動信号線３０６を介して６個の隣接するサンプリングスイッチ３０２に入力される。従って、これらの６個のサンプリングスイッチ３０２の群毎に同時に、サンプリング回路３０１は駆動される。
【００３４】
走査線駆動回路１０４は、マトリクス状に配置された複数の画素部からなる液晶表示部１ａにおいて、データ信号及び走査信号により走査線３１に垂直な方向（Ｙ方向）に垂直走査を行うべく、走査信号を印加するための基準クロックであるＹ側クロック信号ＣＬＹ（及びその反転クロックＣＬＹ´）に基づいて、複数の走査線３１に対し走査信号を順次印加するように構成されている。
【００３５】
サンプリング回路３０１は、複数のデータ線３５に夫々接続された複数のサンプリングスイッチ３０２を備える。各サンプリングスイッチ３０２には、画像信号ＶＩＤ１〜ＶＩＤ６のいずれかが供給され、データ線駆動回路１０１に含まれる後述のシフトレジスタ回路からの転送信号により各サンプリングスイッチ３０２は順次閉じられる。即ち、画像信号ＶＩＤ１〜ＶＩＤ６をデータ線３５毎に転送信号に応じてサンプリングして、複数のデータ線３５にデータ信号として夫々印加するように構成されている。
【００３６】
サンプリングスイッチ３０２は、例えばＰチャネル型又はＮチャネル型の片チャネル型ＴＦＴ若しくは相補型のＴＦＴから構成されており、画像信号線４００がサンプリングスイッチ３０２のソース電極に接続されており、サンプリング回路駆動信号線３０６がサンプリングスイッチ３０２のゲート電極に接続されている。画像信号線４００を介して画像信号ＶＩＤ１〜ＶＩＤ６が入力されると共にサンプリング回路駆動信号線３０６を介してデータ線駆動回路１０１からサンプリング回路駆動信号Ｓｉが入力されると、画像入力ＶＩＤ１〜ＶＩＤ６をサンプリングして、各データ線３５に印加するように構成されている。
【００３７】
次に、図４を参照して、データ線駆動回路１０１の構成について詳細に説明する。
【００３８】
図４において、データ線駆動回路１０１は、複数段からなるシフトレジスタ回路５００、複数のイネーブル回路５０２及びパルス制御回路５０３を備える。
【００３９】
シフトレジスタ回路５００は、図４において左から右へ向かう方向に対応する転送方向で各段から転送信号Ａｉ（ｉ＝１、２、３、・・・）が順次出力されるように、外部の画像信号処理装置から供給される所定周期のクロック信号ＣＬＸ及びその反転信号ＣＬＸ´の２値レベルが変化する毎に転送信号に帰還をかけて次段に転送する３つのクロックドインバータ５０１ａ、５０１ｂ及び５０１ｃを夫々含んで構成されている。尚、シフトレジスタ回路５００には、転送信号Ａｉの転送をスタートさせるためのシフトレジスタスタート信号ＤＸが図中左側から入力され、クロックドインバータ５０１ａ、５０１ｂ及び５０１ｃの夫々の駆動に必要な電源電圧等もまた外部から供給されるように構成されている。
【００４０】
イネーブル回路５０２は、転送信号Ａ１、Ａ２、Ａ３、・・・とイネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれかとの論理積を演算し、サンプリング回路駆動信号Ｓ１、Ｓ２、Ｓ３、・・・としてサンプリング駆動信号線３０６に夫々出力するように構成されている。より具体的には、イネーブル回路５０２は、図４に示すように、夫々が入力される転送信号Ａ１、Ａ２、Ａ３、・・・をイネーブル信号ＥＮＢ１、ＥＮＢ２、ＥＮＢ３及びＥＮＢ４のいずれかのパルス印加タイミングで切り取り、サンプリング回路駆動信号Ｓ１、Ｓ２、Ｓ３、・・・として出力するＮＡＮＤ回路５０５により構成されている。イネーブル信号ＥＮＢ１〜ＥＮＢ４は、クロック信号ＣＬＸ又は反転信号ＣＬＸ´のおよそ半分のパルス幅しか持たず、１つの転送信号Ａｉの前半と後半の夫々に対応するように出力される。このため、得られるサンプリング回路駆動信号Ｓ１、Ｓ２、Ｓ３、・・・は、転送信号Ａｉに対し倍周されたことになる。更に本実施形態では、イネーブル信号ＥＮＢ１〜ＥＮＢ４相互間には、互いの時間的なオーバーラップを防ぐために予め僅かな時間間隔が設けてある。
【００４１】
本実施形態においては、イネーブル信号ＥＮＢ１〜ＥＮＢ４は、イネーブル回路５０２の前段においてパルス制御回路５０３に入力される。パルス制御回路５０３は、転送信号Ａｉ（ｉ＝１、２、３、・・・）がシフトレジスタ回路５００の各段から受ける遅延及び歪みよりも大きな遅延及び歪みをイネーブル信号ＥＮＢ１〜ＥＮＢ４に与えるように構成されている。具体的には、パルス制御回路５０３は、インバータ３個が直列に接続されてなり、クロックドインバータ５０１ａ、５０１ｂ及び５０１ｃの夫々の２つ分（つまり、転送信号Ａｉの遅延に寄与するインバータ）より個数が多いことから、そこを通過することでイネーブル信号ＥＮＢ１〜ＥＮＢ４の遅延及び歪みが転送信号Ａｉよりも大きくなるように構成されている。このように、パルス制御回路５０３における遅延特性をクロックドインバータ５０１ａ、５０１ｂ及び５０１ｃと同等以上に設定するには、クロックドインバータ５０１ａ、５０１ｂ及び５０１ｃと同数以上のインバータを用いることで足りると考えられ、各インバータの構成をクロックドインバータ５０１ａ、５０１ｂ及び５０１ｃと必ずしも同一構成とする必要はない。但し、単に特性に差を設けるだけでなく、特性差を回路数で制御するには、各インバータを構成するトランジスタ特性を略等しくしておく必要があり、パルス制御回路５０３とシフトレジスタ回路５００とを同一工程にて形成することが好ましい。
【００４２】
次に、図５を参照しながら、データ線駆動回路１０１が有するクロックインバータ５０１ａの具体的な構成の一例を説明する。
【００４３】
図５において、クロックドインバータ５０１ａは、トランジスタ素子部６０１及び抵抗素子６０２から構成されている。
【００４４】
トランジスタ素子部６０１は、ソース及びドレインが相互に電気的に接続された２つのＴＦＴ６０１ａ及び６０１ｂを有している。ＴＦＴ６０１ａのゲートには、入力電圧Ｖｉｎが印加され、ＴＦＴ６０１ａのオンオフが切り換え可能になっている。ＴＦＴ６０１ｂのゲートには、クロック信号ＣＬＸが入力される。ＴＦＴ６０１ｂのソースには、駆動電圧Ｖｓｓが印加されている。駆動電圧Ｖｓｓは、後述する駆動電圧Ｖｄｄより低い電位を有する低電位電源である。
【００４５】
抵抗素子６０２は、ＴＦＴ６０１ａのドレインに電気的に接続されており、抵抗素子６０２及びＴＦＴ６０１ａを接続する電気的な経路におけるノードを介して出力電圧Ｖｏｕｔが出力される。クロックドインバータ５０１ｂは、一端が抵抗素子６０２に電気的に接続されたＴＦＴから構成されており、他端から駆動電圧Ｖｄｄが印加される。
【００４６】
次に、図６及び図７を参照しながら、クロックドインバータ５０１ａが有するＴＦＴ６０１ａ及び抵抗素子６０２の具体的な構成を説明する。図６は、クロックドインバータ５０１ａが有するＴＦＴ６０１ａ及び抵抗素子６０２の具体的な構成を示した平面図であり、図７は、図６のＶＩＩ−ＶＩＩ´断面図である。
【００４７】
図６及び図７において、Ｙ方向に延びる半導体層１ａは、例えば、ポリシリコン層であり、ＴＦＴアレイ基板１０上に形成されたアモルファスシリコン層を結晶化することによって形成されている。チャネル領域１ａ´は、Ｙ方向に延びる半導体層１ａの中程を占める領域である。ゲート電極３ａ１は、チャネル領域１ａ´に重なるように図中Ｘ方向に延びている。半導体層１ａのうちチャネル領域１ａ´の両側を占める領域の夫々が、ソース領域１ｃ及びドレイン領域１ｂである。本発明の「遮光膜」の一例である抵抗素子６０２は、半導体層１ａ全体を覆うように平面的な膜形状を有するように形成されている。
【００４８】
コンタクトホール８１、８２、８３及び８４の夫々は、ＴＦＴアレイ基板１０上に形成された絶縁膜２１１、２１２、２１３の夫々を貫通するように形成されており、抵抗素子６０２、ソース領域１ｃ´及びドレイン領域１ｂ´の夫々に電気的に接続されている。ＴＦＴ６０１ａのドレイン領域１ｂ´及び抵抗素子６０２は、不図示の中継層、及びコンタクトホール８３及び８４を介して電気的に接続されている。
【００４９】
このような抵抗素子６０２は、金属材料或いは半導体材料を用いて形成されており、半導体層１ａの下層側から半導体層１ａに照射される光を遮光するする遮光膜として兼用される。より具体的には、抵抗素子６０２は、例えば、バックライトから出射された光、或いは一端画素部を透過した光が反射されて戻ってくる戻り光等が半導体層１ａの下層側から半導体層１ａに照射されることを低減できる。抵抗素子６０２によれば、ＴＦＴ６０１ａに発生する光リーク電流を低減でき、液晶装置１による高品位の画像表示が可能になる。
【００５０】
加えて、抵抗素子６０２によれば、ＴＦＴ６０１ａと同一平面内に抵抗素子を形成する場合に比べて、これらＴＦＴ６０１ａ及び抵抗素子６０２を含むクロックドインバータ５０１ａのサイズを小型化できる。より具体的には、ＴＦＴアレイ基板１０上において、遮光膜として兼用される抵抗素子６０２をＴＦＴ６０１ａと異なる層に形成することによって、平面的に見てＴＦＴ６０１ａ及び抵抗素子６０２の夫々が占める領域の合計の面積を減らすことが可能である。
【００５１】
したがって、液晶装置１によれば、ＴＦＴ６０１ａに対する遮光性能を高めることができると共に、ＴＦＴ６０１ａ及び抵抗素子６０２を含むクロックドインバータ５０１ａのサイズを小型化でき、表示性能の向上及び液晶装置１の小型化が可能になる。加えて、液晶装置１によれば、ＴＦＴ等の半導体素子及び抵抗素子を含む回路部のサイズを小型化することによって、ＴＦＴアレイ基板１０上の空いたスペースを有効に利用して他の回路部を形成することも可能である。
【００５２】
尚、本実施形態では、シフトレジスタ回路５００に含まれるクロックドインバータを例に挙げたが、本発明に係る電気光学装置では、画像表示領域１０ａ内に形成された半導体素子の下層側に抵抗素子として兼用される遮光膜を形成することも可能である。
【００５３】
また、抵抗素子６０２を構成する材料は、遮光性を有し、且つ抵抗材料をして適切な電気抵抗を有している材料であれば、如何なる材料であってもよい。より具体的には、例えば、抵抗素子６０２は、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属材料を用いて形成されていてもよいし、シリコン等の半導体材料を用いて形成されていてもよい。金属材料を用いて抵抗素子６０２が形成されている場合には、半導体材料を用いて遮光膜を形成する場合に比べて、ＴＦＴ６０１ａに対する遮光性能を高めることが可能である。他方、半導体材料を用いて抵抗素子６０２を形成した場合には、半導体材料に含まれる不純物濃度を調整することによって、抵抗素子６０２の電気抵抗を容易に調整できる利点がある。
【００５４】
次に、液晶装置１が備えるクロックドインバータに含まれる回路部の製造方法を説明する。図８及び図９は、クロックドインバータ５０１ａの製造方法のうち主要な工程を示した工程断面図である。尚、クロックドインバータ５０１ａに含まれるＴＦＴ６０１ａ及び抵抗素子６０２は、液晶装置１を製造する製造プロセスにおいて形成されるが、説明の便宜上、クロックドインバータ５０１ａ及び抵抗素子６０２の除く他の部分を形成するための工程断面図を省略する。
【００５５】
図８（ａ）に示すように、ガラス等の透明材料を用いて形成されたＴＦＴアレイ基板１０上に保護膜２１０を形成し、その上に半導体層６０２ａを形成する。保護膜２１０は、ＳｉＯｘ、ＳｉＮ、ＳｉＯＮ、セラミックス等の絶縁材料がＣＶＤ法、或いはスパッタリング法等の膜形成法を用いて成膜されることによって形成される。半導体層６０２ａは、電気抵抗を調整するために、所定の濃度で不純物がドープされている。このような半導体層６０２ａは、非晶質シリコン材料、多結晶シリコン材料、ガリウム砒素（ＧａＡｓ）、ゲルマニウム（Ｇｅ）等の半導体材料を用いて形成されていてもよい。また、半導体層６０２ａにドープされる不純物としては、例えば、燐（Ｐ）、ボロン（Ｂ）、砒素（Ａｓ）等を用いることが可能である。
【００５６】
本実施形態では、半導体層６０２ａは、例えば、ホスフィン（ＰＨ３）、シラン（ＳｉＨ４）、水素（Ｈ２）を混合し、プラズマＣＶＤ法を用いてＮ型非晶質シリコン膜を５００ｎｍの膜厚となるように成膜することによって形成されている。尚、不純物のドープ方法としては、真性のシリコン膜を形成した後、イオン注入によって当該シリコン膜に不純物をドープすることも可能である。特に、本実施形態では、抵抗素子６０２は遮光膜として兼用されるため、その膜厚は１００ｎｍ以上であることが好ましい。このようにして形成された半導体層６０２ａをフォトリソグラフィ法及びドライエッチング法を用いて所定の平面形状にパターニングし、抵抗素子６０２が形成される（図８（ｂ）参照。）。尚、抵抗素子６０２を金属材料によって形成する場合には、汎用の薄膜形成方法を用いて、保護膜２１０上にアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属材料を堆積させることによって抵抗素子６０２を形成可能である。金蔵材料によって形成された抵抗素子６０２によれば、半導体材料を用いて抵抗素子６０２を形成する場合に比べて膜厚が薄い場合でも、十分な遮光性を得ることが可能である。加えて、モリブデン等の高融点金属材料によって形成された抵抗素子６０２は、後述する半導体層１ａにアニール処理を施す際の温度（例えば、４００℃程度）に曝された場合でも、膜質の劣化を低減できる利点がある。また、抵抗素子６２０は、複数の半導体層或いは金属膜からなる多層構造を有していてもよい。このような抵抗素子６０２によれば、単層構造の場合に比べて遮光性能を高めることが可能である。
【００５７】
次に、図８（ｂ）に示すように、プラズマＣＶＤ法を用いて５００ｎｍの膜厚となるようにシリコン酸化膜（ＳｉＯ２）を抵抗素子６０２上に形成し、その上にＰＥＣＶＤ法を用いてアモルファスシリコン膜からなる半導体層１００１ａを形成する。半導体層１００１ａは、最終的にＴＦＴ６０１ａのチャネル領域１ａ´を含む半導体層１ａになり、その膜厚は、２０乃至１００ｎｍが好ましい。
【００５８】
次に、図８（ｃ）に示すように、半導体層１００１ａにレーザを照射することによって結晶化処理を施し、多結晶ポリシリコン膜からなる半導体層１ａを形成する。半導体層１ａは、エッチング法を用いて素子分離が施されている。ＴＦＴ６０１ａのゲート絶縁膜となる保護膜２１２は、素子分離が施された半導体層１ａ上にＰＥＣＶＤ法を用いて形成される。
【００５９】
次に、図９（ｄ）に示すように、スパッタリング法を用いてＡｌ、Ｔｉ、Ｔａ、Ｍｏ等の金属材料を保護膜２１２上に成膜させた後、フォトリソグラフィ法及びエッチング法を用いてパターニングすることによって、ゲート電極３ａ１を形成する。
【００６０】
次に、図９（ｅ）に示すように、図中上側から不純物となるイオンを半導体層１ａに注入することによってチャネル領域１ａ´、ソース領域１ｃ´及びドレイン領域１ｂ´を形成した後、保護膜２１３を形成する。
【００６１】
その後、エッチングガス及びエッチング溶液の夫々を用いて選択的に保護膜２１１、２１２及び２１３の夫々を部分的に除去することによって複数の開口部を形成し、これら開口部の夫々に上述の金属材料を充填することによってコンタクトホール８１、８２、８３及び８４を形成する。加えて、これらコンタクトホールを覆うように保護膜２１３を形成することによって、図７に示すように、ＴＦＴアレイ基板１０上においてシフトレジスタ回路５００の一部を構成するクロックドインバータ５１０ａを含む回路部が形成される。
【００６２】
＜電子機器＞
次に、図１０を参照しながら、本実施形態に係る電気光学装置を電子機器に応用した例を説明する。図１０は、本実施形態に係る電子機器の一例であるプロジェクタの構成例を示す平面図である。本実施形態に係る電子機器は、上述した液晶装置をライトバルブとして用いたプロジェクタである。
【００６３】
図１０において、プロジェクタ１１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶装置１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。液晶装置１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、例えば上記実施形態における液晶装置と同等であり、夫々において、画像信号処理回路（図示せず）から供給されるＲ、Ｇ、Ｂの原色信号が変調される。これらの液晶装置によって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。これにより各色の画像が合成され、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写される。
【００６４】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及びこれを具備する電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００６５】
【図１】本実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図２は、図１のＩＩ−ＩＩ´断面図である。
【図３】本実施形態に係る液晶装置の電気的な構成を示すブロック図である。
【図４】データ線駆動回路の構成を示す回路図である。
【図５】データ線駆動回路に含まれるシフトレジスタ回路部を構成するクロックドインバータの回路図である。
【図６】クロックドインバータの一部の構成を示した平面図である。
【図７】図６のＶＩＩ−ＶＩＩ´断面図である。
【図８】本実施形態に係る液晶装置が備えるクロックドインバータの製造方法のうち主要な工程を示した工程断面図（その１）である。
【図９】本実施形態に係る液晶装置が備えるクロックドインバータの製造方法のうち主要な工程を示した工程断面図（その２）である。
【図１０】本発明の電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示した平面図である。
【符号の説明】
【００６６】
１・・・液晶装置、１０１・・・データ線駆動回路、１０４・・・走査線駆動回路、３０１・・・サンプリング回路、５０１ａ、５０１ｂ、５０１ｃ・・・クロックドインバータ、６０１ａ・・・ＴＦＴ、６０２・・・抵抗素子
【図１】
2008224722.tif 000003
【図２】
2008224722.tif 000004
【図３】
2008224722.tif 000005
【図４】
2008224722.tif 000006
【図５】
2008224722.tif 000007
【図６】
2008224722.tif 000008
【図７】
2008224722.tif 000009
【図８】
2008224722.tif 000010
【図９】
2008224722.tif 000011
【図１０】
2008224722.tif 000012