(57)【要約】【課題】複数のドライバ間のスキューを調整する時間を短縮すると共に、誤差を少なくして正確にスキューを演算することが可能な半導体試験装置を提供する。【解決手段】半導体試験装置１００は、ドライバＤＲ１，ＤＲ２から試験信号を互いに伝送経路Ｔ１を伝送させて同時に出力させ、ドライバＤＲ１，ＤＲ２から出力した出力タイミングｔ１，ｔ２と、ドライバＤＲ１，ＤＲ２に到達した到達タイミングｔ４，ｔ３を測定する。これらの出力タイミングｔ１，ｔ２、到達タイミングｔ３，ｔ４のデータを用いてドライバＤＲ１，ＤＲ２の信号の立ち上がりの時間差を算出し演算を行ってドライバＤＲ１，ＤＲ２のスキューを演算し、タイミング調整回路ＤＬ１により調整する。【選択図】図５
2008286524.tif 000002
【特許請求の範囲】
【請求項１】
被試験対象を試験するための試験信号を発生させる信号発生手段と、
前記信号発生手段により発生した試験信号を前記被試験対象に出力する複数のドライバと、
前記複数のドライバを接続する伝送経路と、
前記複数のドライバのうち基準となる基準ドライバと、この基準ドライバ以外の他のドライバとの間で互いに前記伝送経路を介して試験信号を同時に出力させるように前記複数のドライバを制御するドライバ制御部と、
前記複数のドライバのそれぞれにおいて試験信号を出力した出力タイミングと、他のドライバから出力された試験信号が到達した到達タイミングとを測定するタイミング測定部と、
前記タイミング測定部により測定されたタイミングに基づいて前記複数のドライバ間のスキューを演算するスキュー演算部と、
前記スキュー演算部により演算されたスキューに基づいて前記複数のドライバから試験信号を出力するタイミングを調整するタイミング調整部とを備えたことを特徴とする半導体試験装置。
【請求項２】
被試験対象を試験するための試験信号を発生させる信号発生手段と、
前記信号発生手段により発生した試験信号を前記被試験対象に出力する第１および第２のドライバと、
前記第１および第２のドライバを接続する伝送経路と、
前記第１および第２のドライバから互いに前記伝送経路を介して試験信号を同時に出力させるように前記第１および第２のドライバを制御するドライバ制御部と、
前記第１のドライバにおいて試験信号を出力した第１の出力タイミングと、前記第２のドライバから出力された試験信号が到達した第１の到達タイミングとを測定する第１のタイミング測定部と、
前記第２のドライバにおいて試験信号を出力した第２の出力タイミングと、前記第１のドライバから出力された試験信号が到達した第２の到達タイミングとを測定する第２のタイミング測定部と、
前記第１および第２のタイミング測定部により測定されたタイミングに基づいて前記第１および第２のドライバ間のスキューを演算するスキュー演算部と、
前記スキュー演算部により演算されたスキューに基づいて前記第１のドライバから試験信号を出力するタイミングを調整するタイミング調整部とを備えたことを特徴とする半導体試験装置。
【請求項３】
請求項２に記載の半導体試験装置において、
前記スキュー演算部は、
前記第１のタイミング測定部により測定された第１の出力タイミングと第１の到達タイミングとの間の第１の時間差を算出する第１の時間差算出手段と、
前記第２のタイミング測定部により測定された第２の出力タイミングと第２の到達タイミングとの間の第２の時間差を算出する第２の時間差算出手段と、
前記第１および第２の時間差算出手段により算出された第１および第２の時間差の差分を２で除算して前記スキューを演算する時間差演算部とを備えたことを特徴とする半導体試験装置。
【請求項４】
請求項３に記載の半導体試験装置において、
前記スキュー演算部は、
前記第１および第２の時間差算出手段により算出された第１および第２の時間差の和を２で除算して、前記試験信号が前記伝送経路を伝送する際に生じる遅延を演算する遅延演算部を更に備えたことを特徴とする半導体試験装置。
【請求項５】
請求項２から４のいずれかに記載の半導体試験装置において、
前記伝送経路は、
前記第１および第２のドライバの接続状態および非接続状態を切り換えるリレーを備えたことを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス等の被試験対象に対して試験を行う半導体試験装置に係り、特に、複数のドライバの間のスキューを調整するキャリブレーション機能を備えた構成に関するものである。
【背景技術】
【０００２】
従来、半導体デバイス等の被試験対象（以下、ＤＵＴと称する。）に対して、試験信号を出力して試験を行う半導体試験装置では、ＤＵＴを試験するための試験信号をパターンジェネレータ等の信号発生部により発生させ、この試験信号をタイミング調整部やドライバ等を介してテストヘッドに接続されたＤＵＴに印加することで、試験信号の内容に応じた試験が行われる。
【０００３】
また半導体試験装置では、このＤＵＴに対して試験を行う際に、装置内の各回路や伝送経路を伝送して複数のドライバの間で生じたスキューを調整するキャリブレーション機能を備えている。このキャリブレーション機能でスキューを調整することにより、各ドライバから試験信号がＤＵＴに出力されるタイミングが一致し、ＤＵＴからの出力信号の判定や試験結果での処理等がタイミング良く正確に行われる。
【０００４】
以下の特許文献１に記載された半導体試験装置では、電圧レベルの変化タイミングが基準となる基準波形で信号を出力する基準ドライバＤＲａと、基準波形を反転した波形で信号を出力するドライバＤＲｂと、ドライバＤＲｂの前段に設けられてドライバＤＲｂから出力される信号の出力タイミングを変更可能に遅延させる遅延素子とを備えている。そして、図８に示すように、キャリブレーションボード５０が基準ドライバＤＲａの出力信号と、ドライバＤＲｂの出力信号とを合成した合成波形を生成する。この合成波形は、ドライバＤＲａ，ＤＲｂの遅延が同じであれば常に一定電圧となるため、コンパレータＣＰ０により合成波形の電圧を検出し、これが一定電圧となるように遅延素子２２０，２２２が遅延量を調整することでスキューを調整している（例えば、特許文献１参照。）。
【０００５】
【特許文献１】特開２００６−１０５６３６号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
また、従来の半導体試験装置では、キャリブレーション機能により複数のドライバの間で生じたスキューを以下のようにして調整していた。図９は、従来の半導体試験装置２００における信号出力部の構成を示す説明図である。従来の半導体試験装置２００では、ＤＵＴに対して試験信号を出力する複数のドライバＤＲ１，ＤＲ２の出力部を伝送経路Ｔ１によって接続する。キャリブレーション機能の実行時にはこの伝送経路Ｔ１上に設けられたリレーＲＬ１，ＲＬ２を用いてドライバＤＲ１の出力部とドライバＤＲ２の出力部とが接続状態となるが、このときリレー（スイッチ）ＲＬ３を開放することによりドライバＤＲ２を非接続状態にする。
【０００７】
そして、キャリブレーション機能が実行されると、例えばドライバＤＲ１に接続された変換器Ａ／Ｄ１（Ａ／Ｄコンバータ）により、ドライバＤＲ１から出力された信号が伝送経路Ｔ１を伝送してドライバＤＲ２の出力部に到達し、反射して戻ってくるまでの時間（ＴＤＲ）を測定する。これにより、伝送経路Ｔ１の電気長（Ｔｐｄ＝ＴＤＲ／２）を時間領域反射法によって算出することができる。
【０００８】
次に、図１０に示すように、リレー（スイッチ）ＲＬ３を閉じてドライバＤＲ２を接続状態とし、ドライバＤＲ１と同様に５０Ω終端とし、実際に半導体試験装置２００内の図示しない信号発生部により発生した試験信号をドライバＤＲ１から出力させる。このときドライバＤＲ１から出力した試験信号は、伝送経路Ｔ１を伝送させてドライバＤＲ２の出力部に接続された変換器Ａ／Ｄ２（Ａ／Ｄコンバータ）に入力させる。同じ信号発生部により発生した試験信号がドライバＤＲ２より出力されるタイミングを基準とし、この基準タイミングとドライバＤＲ１から出力された試験信号がＡ／Ｄ２に到達するタイミングの差分をＴＰＤとして算出する。
【０００９】
ドライバＤＲ１の出力がドライバＤＲ２の出力より早く出力される場合、ドライバＤＲ１とドライバＤＲ２との間のスキューは、ドライバＤＲ１とドライバＤＲ２の間の伝送経路Ｔ１の電気長から、ドライバＤＲ１から出力された試験信号がＡ／Ｄ２に到達するまでの時間（ＴＰＤ）を差し引いた時間差であるので以下の式によって算出される。
Ｓｋｅｗ＝ＴＤＲ／２−ＴＰＤ
このようにして算出したスキューを遅延調整回路ＤＬ１に設定してスキューを調整する。
【００１０】
しかしながら、このような従来技術における半導体試験装置２００のキャリブレーション機能では、Ａ／Ｄ２とドライバＤＲ２の出力端をリレーＲＬ３で切り換えて伝送経路Ｔ１を伝送させて信号を出力する処理を２回行って遅延時間ＴＤＲと信号遅れＴＰＤとを別々に測定しているため、スキューを算出するための測定時間が長くなるという問題があった。
【００１１】
また、信号遅れＴＰＤを算出する際、タイミングを測定するＡ／Ｄ２とドライバＤＲ２との間のスキューを調整する必要があり、この調整作業にかかる時間によっても測定時間が長くなる。
【００１２】
さらに、遅延時間ＴＤＲや信号遅れＴＰＤを算出する処理では、Ａ／Ｄ１やＡ／Ｄ２に入力する信号波形の立ち上がりでスルーレートが大きい、即ち急峻に立ち上がるほど精度が高くなるが、ＴＤＲの算出で伝送経路Ｔ１を往復して伝送する際の減衰やドライバＤＲ２がＨｉ−ｚであるときの出力容量等の影響によって立ち上がりが緩やかになってなまり（応答遅れ）が発生し、測定精度が悪化するという問題があった。
【００１３】
特許文献１に記載された半導体試験装置では、ドライバＤＲ０，ＤＲ１の波形を互いに反転させているが、これらが立ち上がりや立ち下がりのスルーレート等の遷移状態が一致しなければ、遅延が同じであっても合成波形は一定電圧とならないという問題があった。
【００１４】
更に、スキューを調整する複数のドライバからの信号を合成し、これら全てを１つの一定電圧に調整して集めることは現実的に困難であり、キャリブレーション上でこれらの信号を伝送する配線長に誤差が生じていれば、もはやスキューが正確に調整できなくなるという問題がある。
【００１５】
そこで本発明は、複数のドライバ間のスキューを調整する時間を短縮すると共に、誤差を少なくして正確にスキューを演算することが可能な半導体試験装置を提供することを課題とする。
【課題を解決するための手段】
【００１６】
以上のような課題を達成するために、本発明に係る半導体試験装置は、被試験対象を試験するための試験信号を発生させる信号発生手段と、前記信号発生手段により発生した試験信号を前記被試験対象に出力する複数のドライバと、前記複数のドライバを接続する伝送経路と、前記複数のドライバのうち基準となる基準ドライバと、この基準ドライバ以外の他のドライバとの間で互いに前記伝送経路を介して試験信号を同時に出力させるように前記複数のドライバを制御するドライバ制御部と、前記複数のドライバのそれぞれにおいて試験信号を出力した出力タイミングと、他のドライバから出力された試験信号が到達した到達タイミングとを測定するタイミング測定部と、前記タイミング測定部により測定されたタイミングに基づいて前記複数のドライバ間のスキューを演算するスキュー演算部と、前記スキュー演算部により演算されたスキューに基づいて前記複数のドライバから試験信号を出力するタイミングを調整するタイミング調整部とを備えたことを特徴とする。
【００１７】
このような構成により、各ドライバのうち基準のドライバと被校正のドライバとの間で互いに同時に１回試験信号を出力することにより、タイミング測定部がそれらのドライバのそれぞれにおいて出力タイミング、到達タイミングを測定してスキューを演算するので、信号を出力する回数が少なくなり、複数のドライバの間で生じたスキューを調整する時間を短縮することができる。また、各ドライバから出力される試験信号は互いに伝送経路の片道だけ伝送された信号なので、ＴＤＲ測定のように伝送経路を往復する際の減衰等による立ち上がりのなまり（応答遅れ）の影響が少なくなり、測定誤差を少なくして正確にスキューを演算することが可能となる。
【００１８】
また、本発明に係る他の半導体試験装置は、被試験対象を試験するための試験信号を発生させる信号発生手段と、前記信号発生手段により発生した試験信号を前記被試験対象に出力する第１および第２のドライバと、前記第１および第２のドライバを接続する伝送経路と、前記第１および第２のドライバから互いに前記伝送経路を介して試験信号を同時に出力させるように前記第１および第２のドライバを制御するドライバ制御部と、前記第１のドライバにおいて試験信号を出力した第１の出力タイミングと、前記第２のドライバから出力された試験信号が到達した第１の到達タイミングとを測定する第１のタイミング測定部と、前記第２のドライバにおいて試験信号を出力した第２の出力タイミングと、前記第１のドライバから出力された試験信号が到達した第２の到達タイミングとを測定する第２のタイミング測定部と、前記第１および第２のタイミング測定部により測定されたタイミングに基づいて前記第１および第２のドライバ間のスキューを演算するスキュー演算部と、前記スキュー演算部により演算されたスキューに基づいて前記第１のドライバから試験信号を出力するタイミングを調整するタイミング調整部とを備えたことを特徴とする。
【００１９】
上述の半導体試験装置において、前記スキュー演算部は、前記第１のタイミング測定部により測定された第１の出力タイミングと第１の到達タイミングとの間の第１の時間差を算出する第１の時間差算出手段と、前記第２のタイミング測定部により測定された第２の出力タイミングと第２の到達タイミングとの間の第２の時間差を算出する第２の時間差算出手段と、前記第１および第２の時間差算出手段により算出された第１および第２の時間差の差分を２で除算して前記スキューを演算する時間差演算部とを備えても良い。
【００２０】
上述の半導体試験装置において、前記スキュー演算部は、前記第１および第２の時間差算出手段により算出された第１および第２の時間差の和を２で除算して、前記試験信号が前記伝送経路を伝送する際に生じる遅延を演算する遅延演算部を更に備えたこととしても良い。
【００２１】
また、上述の半導体試験装置において、前記第１および第２のドライバの接続状態および非接続状態を切り換えるリレーを備えても良い。
【発明の効果】
【００２２】
本発明に係る半導体試験装置によれば、複数のドライバ間のスキューを調整する時間を短縮すると共に、誤差を少なくして正確にスキューを演算することが可能となるという効果が得られる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の一実施形態について図面を用いて詳細に説明する。
図１は、本発明に係る半導体試験装置の一実施形態である半導体試験装置１００の装置内においてＤＵＴに対してテストヘッド等を介して試験信号を出力するドライバ周辺の出力部分の構成を示した説明図である。
【００２４】
半導体試験装置１００は、ＤＵＴを試験するための試験信号を発生させる信号発生部１１０を備えている。信号発生部１１０は、例えばパターンジェネレータ（ＡＬＰＧ）であり、ここで発生させた試験信号は装置内の各回路や伝送経路を伝送してドライバＤＲ１，ＤＲ２から出力される。
【００２５】
また半導体試験装置１００は、実際の試験時やキャリブレーション機能の実行時に装置内の各回路に制御信号等を出力して制御する制御部１２０を備えている。制御部１２０は、試験時に装置内の各回路を制御すると共に、キャリブレーション機能の実行時にドライバＤＲ１，ＤＲ２や変換器Ａ／Ｄ１，Ａ／Ｄ２に制御信号を出力して制御し、試験信号を伝送経路Ｔ１を伝送させて出力する処理や試験信号を入出力したタイミング等を測定する処理を行う。
【００２６】
また制御部１２０は、ドライバＤＲ１，ＤＲ２が試験信号を入出力したタイミング等のデータを用いて演算を行いドライバＤＲ１，ＤＲ２間のスキューや伝送経路Ｔ１の電気長を演算する。
【００２７】
図２は、制御部１２０の構成を示す説明図である。制御部１２０は、例えばＣＰＵ等でありドライバＤＲ１，ＤＲ２が試験信号を入出力した各タイミングのデータを変換器Ａ／Ｄ１，Ａ／Ｄ２から受け取って信号の入出力の立ち上がりの時間差を算出するエッジ抽出部１２１，１２２を備えている。
【００２８】
また、制御部１２０は、これらのエッジ抽出部１２１，１２２が算出した時間差のデータの差分、和をそれぞれ算出する減算回路１２３、加算回路１２４を備えている。
【００２９】
制御部１２０は、減算回路１２３が算出した時間差のデータの差分を２で除算する処理を行ってドライバＤＲ１，ＤＲ２間のスキューを演算する除算回路１２５と、加算回路１２４が算出した時間差のデータの和を２で除算する処理を行って伝送経路Ｔ１の電気長を演算する除算回路１２６とを備えている。
【００３０】
制御部１２０内では、制御回路（ＣＰＵコア）１２８から上記の各回路に制御信号が出力される。制御部１２０にはＲＡＭ等の記憶装置１２７が接続されており、制御部１２０で演算されたスキューや電気長等のデータは、制御回路１２８からのアクセス命令に基づいて記憶装置１２７に記憶される。
【００３１】
半導体試験装置１００は、信号発生部１１０が発生させた試験信号を受け取ってそれぞれＤＵＴに出力するドライバＤＲ１，ＤＲ２を備えている。ドライバＤＲ１，ＤＲ２は、信号発生部１１０が発生させた試験信号をＤＵＴに出力すると共に、キャリブレーション機能の実行時にスキュー調整用の試験信号を出力する機能を有する。
【００３２】
半導体試験装置１００は、これらのドライバＤＲ１，ＤＲ２のそれぞれに接続され、ドライバＤＲ１，ＤＲ２に対して試験信号やデータ等が入出力した出力タイミングや到達タイミングを測定する変換器Ａ／Ｄ１，Ａ／Ｄ２（いずれもＡ／Ｄコンバータ）を備えている。変換器Ａ／Ｄ１，Ａ／Ｄ２は、それぞれドライバＤＲ１，ＤＲ２に接続されており、図５のタイミングチャートに示すように、ドライバＤＲ１，ＤＲ２から互いに伝送経路Ｔ１を伝送させて試験信号を同時に出力した出力タイミングｔ１，ｔ２を測定する。また、変換器Ａ／Ｄ１，Ａ／Ｄ２は、試験信号が伝送経路Ｔ１を伝送してドライバＤＲ１の出力がドライバＤＲ２に到達した到達タイミングｔ３，ドライバＤＲ２の出力がドライバＤＲ１に到達した到達タイミングｔ４を測定する。
【００３３】
半導体試験装置１００は、ドライバＤＲ１，ＤＲ２を接続して信号を伝送する伝送経路Ｔ１と、伝送経路Ｔ１の経路上に設けられてそれぞれドライバＤＲ１，ＤＲ２の間の接続状態と非接続状態とを切り換えるリレーＲＬ１，ＲＬ２を備えている。リレーＲＬ１，ＲＬ２は、伝送経路Ｔ１の経路上に設けられ、試験時にドライバＤＲ１，ＤＲ２が試験信号をＤＵＴに出力する際には、ドライバＤＲ１，ＤＲ２の間を非接続状態に切り換える。また、キャリブレーション機能の実行時にドライバＤＲ１，ＤＲ２が試験信号を互いに伝送経路Ｔ１を伝送させて同時に出力する際には、ドライバＤＲ１，ＤＲ２の間を接続状態に切り換える。
【００３４】
半導体試験装置１００は、ドライバＤＲ１に対して装置内を伝送した信号が入力される側に接続されたタイミング調整回路ＤＬ１を備えている。タイミング調整回路ＤＬ１は、ドライバＤＲ１に試験信号が入力される側の端子等に接続されており、制御部１２０が演算したスキューに基づいて設定され、ドライバＤＲ１に試験信号が入力するタイミングを調整することによってドライバＤＲ１から試験信号をＤＵＴに出力するタイミングをドライバＤＲ２と一致させてスキューを調整する機能を有する。
【００３５】
続いて、本実施の形態における半導体試験装置１００の動作について、図３に示すフローチャートを用いて詳細に説明する。まず、半導体試験装置１００のテストヘッド等にＤＵＴが接続されていない試験時以外にキャリブレーション機能が実行されると、リレーＲＬ１，ＲＬ２がドライバＤＲ１，ＤＲ２の間を接続状態に切り換える。
【００３６】
ステップＳ３０１：半導体試験装置１００は、ドライバＤＲ１，ＤＲ２から試験信号を互いに伝送経路Ｔ１を伝送させて同時に出力させる処理を行う。半導体試験装置１００は、制御部１２０により制御信号をドライバＤＲ１，ＤＲ２に出力して制御し試験信号を互いに伝送経路Ｔ１を伝送させて、ドライバＤＲ１からＤＲ２に、またドライバＤＲ２からＤＲ１に同時に出力させる。
【００３７】
またこのとき、半導体試験装置１００は、変換器Ａ／Ｄ１，Ａ／Ｄ２によりドライバＤＲ１，ＤＲ２からそれぞれ試験信号を、図５に示すように、互いに伝送経路Ｔ１を伝送させて同時に出力した出力タイミングｔ１，ｔ２を測定する。ここで、ドライバＤＲ１，ＤＲ２では、制御部１２０により制御して同時に試験信号を出力しているが、信号発生部１１０が発生させた試験信号が装置内の各回路や伝送経路を伝送してドライバＤＲ１，ＤＲ２から出力されるまでに遅延時間差が生じており、ドライバＤＲ１，ＤＲ２の間でスキューが生じているため、図５に示すように、出力タイミングｔ１，ｔ２が異なる時刻になっている。
【００３８】
ステップＳ３０２：半導体試験装置１００は、変換器Ａ／Ｄ１，Ａ／Ｄ２により互いに伝送経路Ｔ１を伝送した試験信号がドライバＤＲ１，ＤＲ２に到達した到達タイミングｔ４，ｔ３を測定する処理を行う。半導体試験装置１００は、変換器Ａ／Ｄ１，Ａ／Ｄ２によりステップＳ３０１においてドライバＤＲ１，ＤＲ２からそれぞれ互いに同時に出力した試験信号が、図５に示すように、伝送経路Ｔ１を伝送してドライバＤＲ２，ＤＲ１にそれぞれ到達した到達タイミングｔ３，ｔ４を測定する。
【００３９】
ステップＳ３０３：半導体試験装置１００は、制御部１２０により変換器Ａ／Ｄ１，Ａ／Ｄ２が測定した出力タイミングｔ１，ｔ２と到達タイミングｔ３，ｔ４のデータを用いて信号の立ち上がりの時間差を算出する処理を行う。半導体試験装置１００は、制御部１２０のエッジ抽出部１２１によりステップＳ３０１，Ｓ３０２において測定した出力タイミングｔ１と到達タイミングｔ４のデータを用いて演算を行い、図５に示すように、ドライバＤＲ１から出力した試験信号の立ち上がりと、ドライバＤＲ１に到達した試験信号の立ち上がりとの間の時間差ｔ４−ｔ１を算出する。
【００４０】
また、半導体試験装置１００は、制御部１２０のエッジ抽出部１２２によりステップＳ３０１，Ｓ３０２において測定した出力タイミングｔ２と到達タイミングｔ３のデータを用いて演算を行い、図５に示すように、ドライバＤＲ２から出力した試験信号の立ち上がりと、ドライバＤＲ２に到達した試験信号の立ち上がりとの間の時間差ｔ３−ｔ２を算出する。
【００４１】
ステップＳ３０４：半導体試験装置１００は、制御部１２０によりドライバＤＲ１，ＤＲ２の信号の立ち上がりの時間差のデータを用いてドライバＤＲ１，ＤＲ２間のスキューを演算する処理を行う。半導体試験装置１００は、制御部１２０によりステップＳ３０３において算出したドライバＤＲ１，ＤＲ２の信号の立ち上がりの時間差ｔ４−ｔ１，ｔ３−ｔ２を用いて演算を行い、以下の数式によってスキューを演算する。
即ち、伝送経路Ｔ１を伝送した電気長をＴｐｄとすると、図４（ａ），（ｂ）に示すように、
時間差  Δｔ４１＝ｔ４−ｔ１＝Ｔｐｄ＋Ｓｋｅｗ
時間差  Δｔ３２＝ｔ３−ｔ２＝Ｔｐｄ−Ｓｋｅｗ
このような関係が成立しており、この関係式からスキューを演算すると、
Ｓｋｅｗ＝（Δｔ４１−Δｔ３２）／２
また、Ｔｐｄ＝（Δｔ４１＋Δｔ３２）／２
このような数式により、時間差ｔ４−ｔ１および時間差ｔ３−ｔ２の差分を２で除算してスキューを演算する。また、時間差ｔ４−ｔ１および時間差ｔ３−ｔ２の和を２で除算して伝送経路Ｔ１を伝送した電気長を演算する。これらの演算したスキュー、電気長のデータを記憶装置１２７に記憶する。
【００４２】
ステップＳ３０５：半導体試験装置１００は、制御部１２０によりこの演算したスキューをタイミング調整回路ＤＬ１に設定してスキューを調整する処理を行う。半導体試験装置１００は、制御部１２０の制御回路１２８によりステップＳ３０４において演算したスキューのデータを記憶装置１２７から読み出し、タイミング調整回路ＤＬ１に設定してドライバＤＲ１に試験信号が入力するタイミングを調整し、ドライバＤＲ１から試験信号をＤＵＴに出力するタイミングをドライバＤＲ２と一致させるようスキューを調整する。
【００４３】
以上のように、本実施の形態における半導体試験装置１００では、ドライバＤＲ１，ＤＲ２から試験信号を互いに伝送経路Ｔ１を伝送させて同時に出力させ、この時の出力タイミングｔ１，ｔ２と、ドライバＤＲ１，ＤＲ２に到達した到達タイミングｔ４，ｔ３を測定する。そして、ドライバＤＲ１，ＤＲ２での出力タイミングｔ１，ｔ２と到達タイミングｔ３，ｔ４のデータを用いてドライバＤＲ１，ＤＲ２の信号の立ち上がりの時間差を算出し、更に演算を行ってドライバＤＲ１，ＤＲ２間のスキューを演算する。この演算したスキューをタイミング調整回路ＤＬ１に設定してスキューを調整する処理を行う。
【００４４】
このため、ドライバＤＲ１，ＤＲ２からそれぞれ試験信号を互いに伝送経路Ｔ１を伝送させて１回のみ同時に出力することによって、出力タイミングｔ１，ｔ２と到達タイミングｔ３，ｔ４を測定し、これらのデータを用いてスキューや電気長を演算するので、信号を出力してタイミングを測定等する回数は従来方法では２回であったのが１回ですむため全体時間を短縮することができる。また、試験信号は伝送経路Ｔ１の片道だけ伝送された信号なので、従来方法における伝送経路Ｔ１を往復して伝送する際の減衰等による立ち上がりのなまり（応答遅れ）の発生が少なくなり、誤差を少なくして正確にスキューを演算することが可能となる。なお、出力タイミングｔ１，ｔ２と到達タイミングｔ３，ｔ４のデータを用いて電気長を正確に演算し、伝送経路Ｔ１の特性評価等を行うこともできる。
【００４５】
また、本実施の形態における時間差の算出値Δｔ４１とΔｔ３２はそれぞれ変換器Ａ／Ｄ１，Ａ／Ｄ２で測定される相対的な時間差であって、ｔ１，ｔ２，ｔ３，ｔ４のそれぞれのタイミングの絶対時間を必要としない。従って、変換器Ａ／Ｄ１と変換器Ａ／Ｄ２の間に時間的なずれ（スキュー）があっても本実施の形態の目的とするスキューを測定、算出することができる。即ち、変換器Ａ／Ｄ１と変換器Ａ／Ｄ２の間のスキュー調整を省くことができ、時間を短縮できる。
【００４６】
変換器Ａ／Ｄ１，Ａ／Ｄ２により正確にタイミングを測定できれば、ドライバＤＲ１，ＤＲ２から出力される信号の遷移状態が一致している必要が無く、正確にスキューを演算することができる。
【００４７】
なおここで、ドライバＤＲ２に接続された変換器Ａ／Ｄ２と、ドライバＤＲ２との間のスキューが予め調整されている場合には、ドライバＤＲ１とドライバＤＲ２との間のスキューだけではなく、変換器Ａ／Ｄ１と変換器Ａ／Ｄ２との間のスキューも同時に以下のようにして算出できる。図６は、本実施の形態における図５のタイミングチャートにドライバＤＲ１に接続されている変換器Ａ／Ｄ１の基準となるタイミングｔ１１を追加したものである。このタイミングはドライバＤＲ１の出力タイミングや変換器Ａ／Ｄ２（ドライバＤＲ２）ともスキュー調整されていないので、図６に示すように、他のいずれのタイミングとも一致していない。
【００４８】
図６に示すように、ドライバＤＲ２から伝送経路Ｔ１を伝送して変換器Ａ／Ｄ１に到達した試験信号の到達タイミングｔ４０は、ドライバＤＲ２の出力タイミングに対して伝送経路Ｔ１の電気長分遅れている。従って、変換器Ａ／Ｄ１にとって到達タイミングｔ４０から伝送経路Ｔ１の電気長を差し引いたタイミングでドライバＤＲ２から試験信号が出力されていることになる。このタイミングと上述の変換器Ａ／Ｄ１の基準タイミングｔ１１との差分が変換器Ａ／Ｄ１と変換器Ａ／Ｄ２（ドライバＤＲ２）との間のスキューになる。つまり、変換器Ａ／Ｄ１と変換器Ａ／Ｄ２との間のスキューは以下のように算出される。
Ｓｋｅｗ（Ａ／Ｄ）＝ｔ４０−Ｔｐｄ−ｔ１１
また、この演算において到達タイミングｔ４０と伝送経路Ｔ１の電気長はすでに本実施の形態の図３のフローチャート上のステップＳ３０４で測定、算出されている値ｔ４、ならびにＴｐｄをそのまま使えばよく、さらにタイミングｔ１１はスキュー調整前に任意に定めた変換器Ａ／Ｄ１の基準タイミングであるので、変換器Ａ／Ｄ１と変換器Ａ／Ｄ２との間のスキュー調整のために新たに測定する必要がなく、演算だけで求めることができる。
【００４９】
〔他の実施の形態〕
上述の実施の形態において、図１に示すように、２個のドライバＤＲ１，ＤＲ２が設けられこれらのドライバＤＲ１，ＤＲ２間のスキューを演算して調整したが、図７に示すように、３個以上のドライバＤＲ１，ＤＲ２，・・・を設けた半導体試験装置１５０においても上述と同様にして各ドライバＤＲ１，ＤＲ２，・・・の間のスキューを演算し調整しても良い。
【００５０】
この半導体試験装置１５０では、それぞれのドライバＤＲ１，ＤＲ２，・・・に接続された変換器Ａ／Ｄ１，Ａ／Ｄ２，・・・や各ドライバＤＲ１，ＤＲ２・・・を互いに接続する伝送経路、伝送経路の経路上に設けられ各ドライバＤＲ１，ＤＲ２・・・の間の接続状態と非接続状態とを切り換えるリレーＲＬ１，ＲＬ２，・・・を備えている。また、制御部１２０内のエッジ抽出部は、各変換器Ａ／Ｄ１，Ａ／Ｄ２，・・・に応じて接続されたエッジ抽出部１２１，１２２，・・・によって構成されている。
【００５１】
そして、ドライバＤＲ２を基準となるドライバとして他のドライバＤＲ１，・・・を被校正ドライバとし、ドライバＤＲ２とドライバＤＲ１，・・・との間で互いに伝送経路を介して試験信号を同時に出力させ、上述のようにしてドライバＤＲ２とドライバＤＲ１との間のスキューを演算して調整した処理をドライバＤＲ２とドライバＤＲ１，・・・との間で同様に実行する。他のドライバＤＲ１，・・・から試験信号をＤＵＴに出力するタイミングをドライバＤＲ２と一致させるようスキューを調整する。
【００５２】
上述の実施の形態において、変換器Ａ／Ｄ１，Ａ／Ｄ２により出力タイミングｔ１，ｔ２と到達タイミングｔ３，ｔ４を測定しているが、これに限られず、他の回路や構成を用いて測定しても良い。
【００５３】
上述の実施の形態において、伝送経路Ｔ１が半導体試験装置１００の装置内に設けられているが、これに限られず、外部出力端子を介して外部機器や外部に設けられた伝送経路によってドライバＤＲ１，ＤＲ２が接続されていても良い。この場合には、実際の試験時には外部機器や外部に設けられた伝送経路が外部出力端子から取り外され、キャリブレーション機能の実行時にのみ接続される。
【００５４】
また、上述の実施の形態において、キャリブレーション機能によりＤＵＴに試験信号を出力するドライバＤＲ１，ＤＲ２のスキューを調整したが、スキューを調整することが必要な装置内の他の部分の回路や、例えばロジックアナライザーやＴＤＲ機能を有するオシロスコープ等の他の種類の電子機器等に利用することもできる。
【図面の簡単な説明】
【００５５】
【図１】本実施形態の半導体試験装置の構成を示す説明図である。
【図２】本実施形態の半導体試験装置の制御部の構成を示す説明図である。
【図３】本実施形態の半導体試験装置の動作を示すフローチャートである。
【図４】本実施形態の半導体試験装置のドライバの信号立ち上がりの時間差を示す説明図ある。
【図５】本実施形態の半導体試験装置のドライバの試験信号を入出力するタイミングを示すタイミングチャートである。
【図６】他の実施形態の半導体試験装置のドライバの試験信号を入出力するタイミングを示すタイミングチャートである。
【図７】他の実施形態の半導体試験装置の構成を示す説明図である。
【図８】従来技術の半導体試験装置の構成を示す説明図である。
【図９】従来技術の半導体試験装置のＴＤＲを測定する動作を示す説明図である。
【図１０】従来技術の半導体試験装置のＴｐｄを測定する動作を示す説明図である。
【符号の説明】
【００５６】
１００，１５０，２００    半導体試験装置
ＤＲ１，ＤＲ２    ドライバ
Ａ／Ｄ１，Ａ／Ｄ２    変換器
Ｔ１    伝送経路
ＲＬ１，ＲＬ２，ＲＬ３    リレー
ＤＬ１    タイミング調整回路
１１０    信号発生部
１２０    制御部
【図１】
2008286524.tif 000003
【図２】
2008286524.tif 000004
【図３】
2008286524.tif 000005
【図４】
2008286524.tif 000006
【図５】
2008286524.tif 000007
【図６】
2008286524.tif 000008
【図７】
2008286524.tif 000009
【図８】
2008286524.tif 000010
【図９】
2008286524.tif 000011
【図１０】
2008286524.tif 000012