(57)【要約】【課題】消費電力を削減するように改良された、サイクリック型の構成を含むＡ／Ｄコンバータを提供する。【解決手段】本発明に係るＡ／Ｄコンバータはアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路１４と、上記Ａ／Ｄ変換回路１４の出力をアナログ信号に変換するＤ／Ａ変換回路１５と、上記アナログ信号を増幅する増幅回路１３と、上記増幅回路１３の出力と上記Ｄ／Ａ変換回路１５の出力との差分をとる入力差分回路１６と、入力アナログ信号Vinと上記入力差分回路１６からの出力とのどちらかを選択して上記Ａ／Ｄ変換回路１４および上記増幅回路１３の入力とするスイッチ１１,１２を有するＡ／Ｄコンバータであって、上記増幅回路１３もしくは上記入力差分１６がサンプルホールド機能を実現することを特徴とする。【選択図】図１
2008028820.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をデジタル信号に変換するＡ／Ｄ変換回路と、
前記Ａ／Ｄ変換回路の出力をアナログ信号に変換するＤ／Ａ変換回路と、
前記アナログ信号を増幅する増幅回路と、
前記増幅回路の出力と前記Ｄ／Ａ変換回路の出力との差分をとる入力差分回路と、
入力アナログ信号と前記入力差分回路からの出力とのどちらかを選択して前記Ａ／Ｄ変換回路および前記増幅回路の入力とするスイッチを有するＡ／Ｄコンバータであって、
前記増幅回路もしくは前記入力差分がサンプルホールド機能を実現することを特徴とするＡ／Ｄコンバータ。
【請求項２】
請求項１に記載のＡ／Ｄコンバータの前段に設置されたサンプルホールド回路が必要なＡ／Ｄコンバータであって、
前記前段に設置されたサンプルホールド回路の機能を請求項１に記載のＡ／Ｄコンバータにおける前記増幅回路もしくは前記入力差分回路によって実現することを特徴とするＡ／Ｄコンバータ。
【請求項３】
請求項１または２に記載のＡ／Ｄコンバータであって、
増幅器の出力端子に接続され、増幅動作を行っている容量の一部が次の時間において前記Ｄ／Ａ変換回路の出力に接続され、残りの容量は引き続き増幅器の出力端子に接続されることを特徴とするＡ／Ｄコンバータ。
【請求項４】
請求項３に記載のＡ／Ｄコンバータであって、
前記増幅器の消費電力を調整する制御手段を備えていることを特徴とするＡ／Ｄコンバータ。
【請求項５】
請求項４に記載のＡ／Ｄコンバータであって、
前記増幅器の消費電流を調整することにより前記増幅器の消費電力を調整することを特徴とするＡ／Ｄコンバータ。
【請求項６】
請求項４に記載のＡ／Ｄコンバータであって、
前記増幅器が複数の小増幅器で構成されており、前記小増幅器の使用数を調整することにより前記増幅器の消費電力を調整することを特徴とするＡ／Ｄコンバータ。
【請求項７】
請求項３に記載のＡ／Ｄコンバータであって、
前記増幅器の出力端子に接続されていない容量を、次の時間において前記増幅器の出力をサンプルする容量として使用することを特徴とするＡ／Ｄコンバータ。
【請求項８】
請求項１または２に記載のＡ／Ｄコンバータであって、
中間的な出力の精度は前記Ａ／Ｄ変換回路の判定精度以上であればよいことを特徴とするＡ／Ｄコンバータ。
【請求項９】
請求項１または２に記載のＡ／Ｄコンバータであって、
前記増幅回路の増幅率が可変であることを特徴とするＡ／Ｄコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄコンバータに関し、特に循環型のＡ／Ｄコンバータに関する。
【背景技術】
【０００２】
アナログ回路を含む回路として、アナログ信号をデジタル値に変換して出力するＡ／Ｄコンバータがある。Ａ／Ｄコンバータの中でもアナログ出力を再度入力に戻し、アナログ信号を循環させながらＡ／Ｄ変換を行うサイクリックＡ／Ｄコンバータが知られている（例えば、特許文献１参照）。
【０００３】
図９は従来のサイクリックＡ／Ｄコンバータの構成を示す。入力アナログ信号Vinはスイッチ８１を介して増幅回路８３およびＡ／Ｄ変換回路８４に入力される。Ａ／Ｄ変換回路８４は入力されたアナログ信号をデジタル値に変換し、Ｄ／Ａ変換回路８５に出力する。Ｄ／Ａ変換回路８５はＡ／Ｄ変換回路８４から出力されたデジタル値をアナログ信号に変換する。入力差分回路８６において増幅回路８３で増幅された信号とＤ／Ａ変換回路８５からの出力との差分がとられ、サンプルホールド回路（サンプルホールド回路とはアナログ信号を抜き出して標本化（サンプリング）し一定時間保持する回路である。）８８に入力されると同時にスイッチ８２を介してＡ／Ｄ変換回路８４に再度入力される。また、サンプルホールド回路８８の出力はスイッチ８７を介して増幅回路８３に再度入力される。以上により、再帰的にＡ／Ｄ変換を行うことが可能になる。
【０００４】
図１０は従来のサイクリックＡ／Ｄコンバータの動作例を示す。図１０に示す回路は図９に示したＡ／Ｄコンバータの構成要素のうち入力差分回路８６・増幅回路８３・サンプルホールド回路８８が一体となって構成されており、例えば、容量９１,９２,９３,９４が全て同じ大きさのときには、増幅回路８３の増幅率は２倍になる。図１０（ａ）のサンプルモードでは容量対９１,９２が入力アナログ信号Vinをサンプルする。このとき容量対９３,９４は増幅器９５の出力とは切り離されている。次に図１０（ｂ）のホールドモード１に移行し、容量対の一方９１の一端が増幅器９５の出力と接続され、他方９２の一端がＤ／Ａ変換回路の出力Vdac1に接続される。このとき、容量対９３,９４は増幅器９５の出力と接続され出力されるアナログ信号をサンプルする。次に図１０（ｃ）のホールドモード２に移行し、容量対９１,９２と容量対９３,９４の役割がホールドモード１に対して逆になり、容量対９３,９４にサンプルされた信号に対応するアナログ信号が出力され、容量対９１,９２にサンプルされる。そして、ホールドモード１に再度移行することにより再帰的にアナログ信号を処理していくことが可能になる。
【０００５】
【特許文献１】特開２００５−５２６４２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したサイクリックＡ／Ｄコンバータでは容量対が二組必要であり、どちらか一組は常に出力されたアナログ信号をサンプル動作していなければならない。そのため、増幅器は信号を増幅している容量対の一方と、増幅器の出力信号をサンプルしている容量対の両方、つまり三つの容量にアナログ信号を充電するための電流を流す必要があった。
【０００７】
しかし、信号を増幅している容量対の一方にはアナログ信号が充電されているため、この信号を再利用することにより、サンプル動作する容量対を削除することができる。
【０００８】
本発明はこうした状況に鑑みなされたものであり、その目的は、サイクリック型の構成を含むＡ／Ｄコンバータの回路規模および消費電力削減することにある。
【課題を解決するための手段】
【０００９】
請求項１に係るＡ／Ｄコンバータはアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路と、上記Ａ／Ｄ変換回路の出力をアナログ信号に変換するＤ／Ａ変換回路と、上記アナログ信号を増幅する増幅回路と、上記増幅回路の出力と上記Ｄ／Ａ変換回路の出力との差分をとる入力差分回路と、入力アナログ信号と上記入力差分回路からの出力とのどちらかを選択して上記Ａ／Ｄ変換回路および上記増幅回路の入力とするスイッチを有するＡ／Ｄコンバータであって、上記増幅回路もしくは上記入力差分がサンプルホールド機能を実現することを特徴とする。
【００１０】
請求項２に係るＡ／Ｄコンバータは、請求項１に記載のＡ／Ｄコンバータの前段に設置されたサンプルホールド回路が必要なＡ／Ｄコンバータであって、上記前段に設置されたサンプルホールド回路の機能を請求項１に記載のＡ／Ｄコンバータにおける上記増幅回路もしくは上記入力差分回路によって実現することを特徴とする。
【００１１】
請求項３に係るＡ／Ｄコンバータは、請求項１または２に記載のＡ／Ｄコンバータであって、増幅器の出力端子に接続され、増幅動作を行っている容量の一部が次の時間において上記Ｄ／Ａ変換回路の出力に接続され、残りの容量は引き続き増幅器の出力端子に接続されることを特徴とする。
【００１２】
請求項４に係るＡ／Ｄコンバータは、請求項３に記載のＡ／Ｄコンバータであって、上記増幅器の消費電力を調整する制御手段を備えていることを特徴とする。
【００１３】
請求項５に係るＡ／Ｄコンバータは、請求項４に記載のＡ／Ｄコンバータであって、上記増幅器の消費電流を調整することにより上記増幅器の消費電力を調整することを特徴とする。
【００１４】
請求項６に係るＡ／Ｄコンバータは、請求項４に記載のＡ／Ｄコンバータであって、上記増幅器が複数の小増幅器で構成されており、上記小増幅器の使用数を調整することにより上記増幅器の消費電力を調整することを特徴とする。
【００１５】
請求項７に係るＡ／Ｄコンバータは、請求項３に記載のＡ／Ｄコンバータであって、上記増幅器の出力端子に接続されていない容量を、次の時間において上記増幅器の出力をサンプルする容量として使用することを特徴とする。
【００１６】
請求項８に係るＡ／Ｄコンバータは、請求項１または２に記載のＡ／Ｄコンバータであって、中間的な出力の精度は上記Ａ／Ｄ変換回路の判定精度以上であればよいことを特徴とする。
【００１７】
請求項９に係るＡ／Ｄコンバータは、請求項１または２に記載のＡ／Ｄコンバータであって、上記増幅回路の増幅率が可変であることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、サイクリック型の構成を含むＡ／Ｄコンバータの回路規模および消費電力を削減することができる。
【発明を実施するための最良の形態】
【００１９】
以下、発明を実施するための最良の形態を添付図面を参照して説明する。なお、以下に説明する図面および後述する内容は、本発明の好適な実施形態を説明しようとするものであって、本発明を実施し得る唯一の形態を表すものではない。また、図面における回路図は簡単のためシングルエンド出力で描かれているが、差動出力においても同様の動作をさせることは可能である。
【００２０】
〔実施形態１〕
図１は、実施形態１におけるサイクリックＡ／Ｄコンバータの構成を示す。入力アナログ信号Vinはスイッチ１１を介して増幅回路１３およびＡ／Ｄ変換回路１４に入力される。Ａ／Ｄ変換回路１４は入力されたアナログ信号をデジタル値に変換し、Ｄ／Ａ変換回路１５に出力する。Ｄ／Ａ変換回路１５はＡ／Ｄ変換回路１４から出力されたデジタル値をアナログ信号に変換する。入力差分回路１６において増幅回路１３で増幅された信号とＤ／Ａ変換回路１５で変換された信号との差分がとられ、スイッチ１２を介して増幅回路１３およびＡ／Ｄ変換回路１４に再度入力されることにより再帰的にＡ／Ｄ変換が行うことが可能になる。
【００２１】
図２は実施形態１におけるサイクリックＡ／Ｄコンバータの動作例を示す。図２に示す回路は図１に示したＡ／Ｄコンバータの構成要素のうち増幅回路１３及び入力差分回路１６が一体となって構成されており、例えば、容量２１,２２,２３,２４が全て同じ大きさのときには、増幅回路１３の増幅率は２倍になる。図２（ａ）のサンプルモードでは容量２１,２２,２３,２４が入力アナログ信号Vinをサンプルする。次に図２（ｂ）のホールドモード１に移行し、容量２１,２２の一端が増幅器２５の出力と接続され、容量２３,２４の一端がＤ／Ａ変換回路の出力Vdac1に接続される。このとき、容量２１,２２には出力されたアナログ信号がサンプルされている。次に図２（ｃ）のホールドモード２に移行し、容量２２の一端がＤ／Ａ変換回路の出力Vdac2に接続されることにより、容量２１,２２にサンプルされたアナログ信号が増幅され、Ｄ／Ａ変換回路の出力Vdac2との差分がとられる。また、このとき容量２３,２４の一端はVdac1に接続されたままであるため電荷の移動がなく、容量２３,２４はホールドモード２の増幅動作に寄与しないことから、増幅器２５の負荷は小さくなる。
【００２２】
同様に、増幅器２５の出力に接続されている容量の一部をＤ／Ａ変換回路の出力に順次接続していくことにより、従来の二組の容量対を用いたＡ／Ｄコンバータと同様に再帰的にアナログ信号を処理していくことが可能になる。
【００２３】
また、容量２３,２４は大きさが２倍の容量１つと置き換えることもできる。
【００２４】
実施形態１では、ホールドモード１からホールドモード２への移行の際に、領域２６における電荷の総和が変動しないことから、ホールドモード１での雑音をサンプルすることがなく、雑音性能の向上効果も期待できる。また、雑音性能を同等にすれば容量を小さくすることができ、回路規模および消費電力を削減することが可能になる。
【００２５】
図２に示す接続態様は、図３に示すようにスイッチで実現可能である。図３（ａ）〜図３（ｃ）において実線で示した配線はスイッチによって結線されており、点線で示した配線はスイッチによって切断されていることを示している。なお、実際にはいくつかのスイッチは統合できるが、分かりやすいように別々に記載した。なお、スイッチを選ぶことにより、増幅回路の増幅率を可変にすることができる。
【００２６】
更に、図２（ｃ）のホールドモード２は様々な形態をとることが可能であり、図４に形態例を示す。図２（ｂ）の状態に対して図２（ｃ）の状態は増幅器２５の負荷容量が小さいため、図４（１）のように増幅器３１に流す電流を制御し、充電量に対して必要な量だけ電流を流すことにより消費電力を削減することが可能になる。または、図４（２）のように小増幅器を複数（３２,３３）用意しておき、充電量に対して必要な小増幅器３２のみを動作させることにより消費電力を削減することが可能になる。また、図４（３）に示すように、増幅動作に寄与していない容量２３,２４の全部もしくは一部で増幅器２５の出力をサンプルさせることにより、従来のＡ／Ｄコンバータと同様な動作をさせることも可能である。
【００２７】
〔実施形態２〕
図５は、実施形態２におけるサイクリックＡ／Ｄコンバータの構成を示す。実施形態１におけるＡ／Ｄコンバータの前段に図５のような入力アナログ信号Vinを保持するためのサンプルホールド回路４１が必要となるときがあるが、このサンプルホールド回路４１の機能も増幅回路１３もしくは入力差分回路１６で機能を実現することが可能である。
【００２８】
図６に実施形態２におけるサイクリックＡ／Ｄコンバータの動作例を示す。図６に示す回路は図５に示したＡ／Ｄコンバータの構成要素のうちサンプルホールド回路４１・増幅回路１３・入力差分回路１６が一体となって構成されている。図６（ａ）のサンプルモードでは容量２１,２２,２３,２４が入力アナログ信号Vinをサンプルする。次に図６（ｂ）のホールドモード１に移行し、容量２１,２２,２３,２４のすべてが増幅器２５の出力に接続されることで、図５におけるサンプルホールド回路４１の機能を実現する。次に図６（ｃ）のホールドモード２に移行し、容量２３,２４の一端がＤ／Ａ変換回路の出力Vdac1に接続されることにより、図５の増幅回路１３・入力差分回路１６の機能を実現する。その後の動作は実施形態１と同様である。
【００２９】
〔実施形態３〕
図７（ａ）は従来のパイプラインＡ／Ｄコンバータのステージ４までを示している。パイプラインＡ／ＤコンバータはサイクリックＡ／Ｄコンバータと異なり、増幅したアナログ信号を次のステージに送り、各ステージで順次Ａ／Ｄ変換を行っていく。各ステージの増幅率は容量の比で決めることができ、例えば容量６１,６２の大きさが等しければ、ステージ１の増幅率は２倍となる。また、パイプラインＡ／Ｄコンバータの出力に対する各ステージの寄与度はステージ１から順に半減していくため、使用する容量も半減させていくことが可能である。例えば、容量６３,６４の大きさは容量６１,６２の半分の大きさにすることができる。なお、図７（ａ）中、６５,６６,６７,６８も容量であり、６ｆ,６ｇ,６ｈ,６ｉは増幅器である。
【００３０】
図７（ｂ）は、実施形態１をパイプラインＡ／Ｄコンバータに応用した例を示す。ここで、例えば容量６ｃを容量６１,６２と、容量６ｂを容量６３,６４と、容量６９,６ａを容量６５,６６とそれぞれ同じ大きさにし、増幅率を２倍に設定した場合を考える。まず、サンプルモードでは容量６９,６ａ,６ｂ,６ｃの全てで入力アナログ信号をサンプルする。次のホールドモード１では容量６ｃの一端をＤ／Ａ変換回路の出力Vdac1に接続し、容量６９,６ａ,６ｂを増幅器６ｊの出力に接続する。このとき容量６ｃの大きさは容量６９、６ａ,６ｂの総和に等しいため２倍の増幅率を実現することができる。次のホールドモード２では容量６ｂの一端をＤ／Ａ変換回路の出力Vdac2に接続する。このとき容量６ｃの一端がVdac1に接続されたままであり、電荷の移動がないため容量６ｃはホールドモード２の増幅動作に寄与しない。次のホールドモード３では容量６ａをＤ／Ａ変換回路の出力Vdac3に接続し、増幅器６ｊの出力を次のステージ４の容量６ｄ,６ｅでサンプルする。このとき容量６ｃ,６ｂの一端がVdac1,Vdac2に接続されたままであり、電荷の移動がないため容量６ｃ,６ｂはホールドモード３の増幅動作に寄与しない。図７（ｂ）はこのホールドモード３の状態を示している。なお、図７（ｂ）中、６ｋは増幅器である。
【００３１】
実施形態３においては、従来のパイプラインＡ／Ｄコンバータで必要であったステージ２,３と同様の動作をひとつのステージで行うことができるため、ステージ２,３を削除することができ、回路規模と消費電力を削減することができる。また、ホールドモード１からホールドモード３への移行において、領域６ｌにおける電荷の総和が変動しないことから、ホールドモード１,２での雑音をサンプルすることがないため、雑音性能の向上効果も期待できる。また、雑音性能を同等にすれば容量を小さくすることができ、回路規模および消費電力を削減することが可能になる。
【００３２】
図８はステージ１、ステージ２における動作タイミングを示した図である。図８においてSはサンプルモードを、Ｈ１,Ｈ２,Ｈ３はホールドモード１、ホールドモード２、ホールドモード３をそれぞれ示している。
【００３３】
従来と比べてステージにおけるモードが２倍になっているため、従来と同一速度で入力信号をサンプルするためには、２倍速クロックを用いてステージの動作速度を２倍にする必要がある。そのため、各モードにおけるセトリング時間が短くなり、消費電力の増加につながる。しかし、本発明の動作形態においては領域６ｌにおける電荷の総和がホールドモード１,２,３で変動しない。このことから、ホールドモード１、ホールドモード２において、出力（請求項８にいう、中間的な出力）の精度はそれほど精確でなくてもよく、Ａ／Ｄ変換回路の判定精度以上であればよい。そのため、ホールドモード１とホールドモード２の動作時間を短くすることができる。しかし、ホールドモード３における出力は次ステージの容量でサンプルされるため、従来と同様にセトリング精度が要求される。上記を鑑みると、例えば３倍速クロックを用いて、サンプルモード、ホールドモード３に１クロック分の時間を、ホールドモード１、ホールドモード２に半クロック分の時間を割り当てることにより、セトリング精度が必要なホールドモード３において、２倍速クロックを用いて各モードに等しく時間を割り振るよりも動作時間を延ばすことができるようになる。これは実施形態１,２にも適用することができる。
【産業上の利用可能性】
【００３４】
本発明にかかるサイクリックＡ／Ｄコンバータにおいて、消費電力を低減し、及び回路規模を小さくすることができる。
【図面の簡単な説明】
【００３５】
【図１】実施形態１におけるサイクリックＡ／Ｄコンバータの構成を示す図である。
【図２】実施形態１におけるサイクリックＡ／Ｄコンバータの動作例を示す図である。
【図３】スイッチを含む実施形態１におけるサイクリックＡ／Ｄコンバータの回路図である。
【図４】実施形態１におけるホールドモード２の別形態を示す図である。
【図５】実施形態２におけるサイクリックＡ／Ｄコンバータの構成を示す図である。
【図６】実施形態２におけるサイクリックＡ／Ｄコンバータの動作例を示す図である。
【図７】実施形態３におけるパイプラインＡ／Ｄコンバータの構成を示す図である。
【図８】実施形態３におけるステージの動作タイミングを示す図である。
【図９】従来のサイクリックＡ／Ｄコンバータの構成を示す図である。
【図１０】従来のサイクリックＡ／Ｄコンバータの動作例を示す図である。
【符号の説明】
【００３６】
１１,１２,８１,８２,８７  スイッチ
１２,８２  増幅回路
１４,８４  Ａ／Ｄ変換回路
１５,８５  Ｄ／Ａ変換回路
１６,８６  入力差分回路
４１,８８  サンプルホールド回路
２１〜２４,６１〜６ｅ,９１〜９４  容量
２５,３１〜３３,６ｆ〜６ｋ,９５  増幅器
２６,６ｌ  電荷の移動がない領域
【図１】
2008028820.tif 000003
【図２】
2008028820.tif 000004
【図３】
2008028820.tif 000005
【図４】
2008028820.tif 000006
【図５】
2008028820.tif 000007
【図６】
2008028820.tif 000008
【図７】
2008028820.tif 000009
【図８】
2008028820.tif 000010
【図９】
2008028820.tif 000011
【図１０】
2008028820.tif 000012