(57)【要約】【課題】電源電圧などのばらつきがあっても、パワーゲーティング実行の際、消費電力を抑制するために、その開始タイミングを従来よりも精度よく決定可能な半導体集積回路装置を提供する。【解決手段】パワーゲーティングのための回路が設けられ、動作状態および低リーク状態の間を移行可能な被制御回路と、低リーク状態への変化の際に消費される電力に対応する電荷を蓄積可能な容量部、外部から受信する制御信号が低リーク状態への移行を指示するものであると容量部に電流を供給する電流源、電流源から供給される電流により容量部の電位が基準電位に達したときをパワーゲーティングの開始タイミングとして決定する比較器、および制御信号により比較器を電源と接続する電流遮断用スイッチを含むモニタ回路と、比較器の出力に基づいて前記被制御回路の状態を制御する制御回路とを有する。【選択図】図２
2008072566.tif 000002
【特許請求の範囲】
【請求項１】
パワーゲーティングのための回路が設けられ、動作状態および該動作状態よりも消費電力の小さい低リーク状態の間を移行可能な被制御回路と、
前記パワーゲーティングによる前記低リーク状態への変化の際に消費される電力に対応する電荷を蓄積可能な容量部、外部から受信する制御信号が前記低リーク状態への移行を指示するものであると前記容量部に電流を供給する電流源、該電流源から供給される電流により前記容量部の電位が基準電位に達したときを前記パワーゲーティングの開始タイミングとして決定する比較器、および前記制御信号により前記比較器を電源と接続する電流遮断用スイッチを含むモニタ回路と、
前記比較器の出力に基づいて前記被制御回路の状態を制御する制御回路と、
を有する半導体集積回路装置。
【請求項２】
前記制御信号が前記パワーゲーティングを制御するためのスリープ信号であり、
前記スリープ信号がオフのとき、前記電流遮断用スイッチが前記比較器と電源との接続をオフにする、請求項１に記載の半導体集積回路装置。
【請求項３】
前記被制御回路にクロックゲーティングのための回路が設けられ、
前記制御信号が前記クロックゲーティングを制御するためのクロックイネーブル信号である請求項１に記載の半導体集積回路装置。
【請求項４】
前記クロックイネーブル信号がオンのとき、前記電流遮断用スイッチが前記比較器と電源との接続をオフにする、請求項３に記載の半導体集積回路装置。
【請求項５】
前記被制御回路が前記低リーク状態のとき、前記電流遮断用スイッチが前記比較器と電源との接続をオフにする、請求項１に記載の半導体集積回路装置。
【請求項６】
前記比較器の出力側にフリップフロップがさらに設けられている、請求項１から５のいずれか１項に記載の半導体集積回路装置。
【請求項７】
前記比較器が同期式比較器である請求項６に記載の半導体集積回路装置。
【請求項８】
前記同期式比較器と前記フリップフロップとを同期させるための信号にクロック信号を分周した信号が用いられている、請求項７に記載の半導体集積回路装置。
【請求項９】
前記被制御回路に印加される電源電位と同等の電圧を前記電流源に供給するための電源電圧供給部をさらに有する請求項１から８のいずれか１項に記載の半導体集積回路装置。
【請求項１０】
前記制御信号が前記パワーゲーティングを制御するためのスリープ信号であり、
前記スリープ信号がオンになる期間の分布に基づいて、前記電流源の電流値および前記容量部の容量値が設定された請求項１から９のいずれか１項に記載の半導体集積回路装置。
【請求項１１】
前記被制御回路にクロックゲーティングのための回路が設けられ、
前記クロックゲーティングの期間の分布に基づいて、前記電流源の電流値および前記容量部の容量値が設定された請求項１から９のいずれか１項に記載の半導体集積回路装置。
【請求項１２】
前記モニタ回路を制御するためのモニタ制御回路をさらに有し、
前記モニタ制御回路は、前記電流源の電流値および前記容量部の容量値を制御する、請求項１から１１のいずれか１項に記載の半導体集積回路装置。
【請求項１３】
前記制御信号が前記パワーゲーティングを制御するためのスリープ信号であり、
前記モニタ制御回路は、
一定時間内に前記スリープ信号がオンになった回数と前記被制御回路が前記低リーク状態に移行した回数とをカウントし、それらの回数の比率が所定の値になるように前記電流値および前記容量値を制御する、請求項１２に記載の半導体集積回路装置。
【請求項１４】
前記被制御回路にクロックゲーティングのための回路が設けられ、
前記モニタ制御回路は、
一定時間内に前記クロックゲーティングが行われた回数と前記被制御回路が前記低リーク状態に移行した回数とをカウントし、それらの回数の比率が所定の値になるように前記電流値および前記容量値を制御する、請求項１２に記載の半導体集積回路装置。
【請求項１５】
前記電流源は、前記被制御回路に含まれる論理ゲートの種類に対してそれぞれの数を縮小したレプリカの回路を含むものである請求項１から１４のいずれか１項に記載の半導体集積回路装置。
【請求項１６】
前記容量部は、前記被制御回路に含まれる論理ゲートの種類に対してそれぞれの数を縮小したレプリカの回路を含むものである請求項１から１５のいずれか１項に記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通常の動作状態と該動作状態よりも消費電力が小さくなる低リーク状態とを有し、回路状態の制御によってリーク電力を低減するための半導体集積回路装置に関する。
【背景技術】
【０００２】
ＣＭＯＳ論理ゲートを用いた半導体集積回路においては、デバイスのスケーリングにともなってチップの動作電力に占めるリーク電力の割合が増加する。従来はスイッチング電力が支配的だったため、クロックゲーティングによるスイッチング電力の低減が総電力の低減にも有効であった。ところが、リーク電力が支配的になると、クロックゲーティングだけでは十分な電力低減効果が得られない。
【０００３】
そこで、例えば非特許文献１のように、スイッチ素子を用いてリークパスを遮断してリーク電力を低減するパワーゲーティング技術が提案され、広く用いられてきた。これらのパワーゲーティング技術はリーク電力の低減に非常に有効である。その一方で、パワーゲーティング技術では、回路状態を制御する際に、電力オーバーヘッドという消費電力が発生するという問題がある。したがって、パワーゲーティングによって消費電力を低減するには、パワーゲーティングによる電力低減効果がパワーゲーティングに伴って発生する電力オーバーヘッドを吸収してしまうほど大きいものでなければならない。
【０００４】
そのため、例えば非特許文献２では図２２に示すタイマー回路を用いてパワーゲーティング開始タイミングを遅らせ、一定期間以下のパワーゲーティングを行わないようにしている。
【非特許文献１】IEEE J. Solid-State Circuits, vol. 32, no. 6, pp. 861-869, Jun. 1997.
【非特許文献２】IEEE J. Solid-State Circuits, vol. 39, no. 9, pp. 1497-1503, Sep. 2004.
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、非特許文献２の方式では、リーク源として単なるＰＭＯＳを用いているために、温度、電源電圧、あるいはプロセスが変わった場合のリーク電流の変化が被制御回路と一致しないために精度が低くなるおそれがある。また、タイマー回路内の電位を検出する部分にインバータを用いているために貫通電流が流れ、消費電力が大きくなるおそれがある。さらに、電源電圧に対してインバータの論理しきい値が一意に決まるため、電源電圧が変化した場合の精度が低くなるという問題が発生し得る。
【０００６】
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、電源電圧などのばらつきがあっても、パワーゲーティング実行の際、消費電力を抑制するために、その開始タイミングを従来よりも精度よく決定可能な半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するための本発明の半導体集積回路装置は、
パワーゲーティングのための回路が設けられ、動作状態および該動作状態よりも消費電力の小さい低リーク状態の間を移行可能な被制御回路と、
前記パワーゲーティングによる前記低リーク状態への変化の際に消費される電力に対応する電荷を蓄積可能な容量部、外部から受信する制御信号が前記低リーク状態への移行を指示するものであると前記容量部に電流を供給する電流源、該電流源から供給される電流により前記容量部の電位が基準電位に達したときを前記パワーゲーティングの開始タイミングとして決定する比較器、および前記制御信号により前記比較器を電源と接続する電流遮断用スイッチを含むモニタ回路と、
前記比較器の出力に基づいて前記被制御回路の状態を制御する制御回路と、
を有する構成である。
【０００８】
本発明では、被制御回路にパワーゲーティングを実行させる際、低リーク状態への移行指示の制御信号が入力されると、容量部に電流源から電流供給が開始され、容量部が基準電位に到達するまで待ってから、パワーゲーティング開始の信号が制御回路に通知される。パワーゲーティングの効果により低減される電力がパワーゲーティング実行の際に生じる消費電力を上回るときに、制御回路が被制御回路にパワーゲーティングを実行するように制御を行うことが可能となる。また、比較器が使用されていないとき、電流遮断用スイッチで電源との接続が切られているため、モニタ回路の消費電力が低減される。
【発明の効果】
【０００９】
本発明によれば、電力オーバーヘッドによる消費電力の影響が大きい時間のパワーゲーティングの実行を抑制することで、効率のよいパワーゲーティングを行うことができる。
【発明を実施するための最良の形態】
【００１０】
本発明の半導体集積回路装置は、パワーゲーティングに伴って発生する消費電力およびパワーゲーティングによって低減されるリーク電力を比較し、パワーゲーティングの開始タイミングを決定する回路を設けたことを特徴とする。
【実施例１】
【００１１】
本実施例の半導体集積回路装置の構成を説明する。図１は本実施例の半導体集積回路装置の一構成例を示すブロック図である。
【００１２】
図１に示すように、半導体集積回路装置１は、パワーゲーティング開始のタイミングを決定するタイミングモニタ回路２と、タイミングモニタ回路２の出力に応じてパワーゲーティングを行うパワーゲーティング制御回路３とを有する構成である。また、被制御回路４は本発明の効果により電力を低減する対象である。被制御回路４には、パワーゲーティングのための回路とクロックゲーティングのための回路が設けられている。
【００１３】
次に、半導体集積回路装置全体の動作を説明する。初期状態、すなわち被制御回路４が通常の動作状態にあるとき、外部から入力されるスリープ信号ＳＬＥＥＰが“０”であり、パワーゲーティングイネーブル信号ＰＧＥＮが“０”であり、最終的に被制御回路４に入力されるブロックスリープ信号ＢＬＯＣＫＳＬＥＥＰが“０”となっている。
【００１４】
被制御回路４が動作状態よりも消費電力の小さい低リーク状態に移行するときには、まずＳＬＥＥＰが“１”になる。続いてタイミングモニタ回路２にＳＬＥＥＰの反転信号が入力され、タイミングモニタ回路２によって決定される時間ｔtmだけ遅れてＰＧＥＮが“１”になる。ＳＬＥＥＰが“１”になり、ＰＧＥＮが“１”になった時点でパワーゲーティング制御回路３が出力ＢＬＯＣＫＳＬＥＥＰを“１”にし、被制御回路４は低リーク状態に移行してパワーゲーティングが始まる。
【００１５】
その後、ＳＬＥＥＰが“０”になるとＢＬＯＣＫＳＬＥＥＰも“０”になって被制御回路４は動作状態に移行し、パワーゲーティングが終了する。なお、ＳＬＥＥＰが“１”になった後、時間ｔtmが経過する前に再びＳＬＥＥＰが“０”になった場合にはパワーゲーティングは行われない。
【００１６】
次に、タイミングモニタ回路２について詳細に説明する。図２は本実施例のタイミングモニタ回路の一構成例を示す回路図である。
【００１７】
図２に示すように、タイミングモニタ回路は、電流源２１Ａと、キャパシタ２２Ａと、放電用スイッチのＭＯＳＦＥＴ２３と、比較器２４Ａと、電流遮断用スイッチのＭＯＳＦＥＴ２４０とを有する構成である。
【００１８】
電流源２１Ａは電流値ＩLを流す電流源である。パワーゲーティングを行うことによって低減される被制御回路４のリーク電流をＩLEAKとすると、ＩLをリーク電流ＩLEAKに比例した値に設定する。キャパシタ２２Ａは容量値ＣOを有している。被制御回路４のパワーゲーティング状態への移行および通常動作状態への復帰にともなって消費される電力オーバーヘッドに相当するスイッチング容量をＣOHとすると、容量値ＣOをスイッチング容量ＣOHに比例した値に設定する。
【００１９】
ここで、電力オーバーヘッドには、被制御回路４内における制御線のスイッチング電力、制御トランジスタのスイッチング電力、そしてノードが放電あるいは充電される場合の消費電力などが含まれる。また、ＩLおよびＣOは、ＩL／ＩLEAK＝ＣO／ＣOHとなるように設定する。
【００２０】
比較器２４Ａは、ノード２６の電位と基準電位ＶREFとの比較結果に応じて出力ＰＧＥＮを変化させる。具体的には、ノード２６の電位が基準電位ＶREF以上になると、ＰＧＥＮ＝“１”を出力する。ＭＯＳＦＥＴ２４０はＳＬＥＥＰが“０”のときにはオフ状態となり、比較器２４Ａのリーク電流および貫通電流を遮断する。ＭＯＳＦＥＴ２４０はＳＬＥＥＰが“１”のときにはオン状態となり、比較器２４Ａと電源とを接続する。
【００２１】
図２に示したタイミングモニタ回路の動作を説明する。図３はタイミングモニタ回路の動作を説明するための図である。
【００２２】
ＳＬＥＥＰ＝“０”のとき、ＭＯＳＦＥＴ２３はオン状態にあり、キャパシタ２２Ａは放電して、ノード２６の電位は０になっている。また、ＭＯＳＦＥＴ２４０によって比較器２４Ａはリーク電流が遮断された状態にある。このとき、比較器２４Ａの出力ＰＧＥＮは“０”である。
【００２３】
ＳＬＥＥＰ＝“１”になると、ＭＯＳＦＥＴ２４０がオン状態になり、比較器２４Ａが動作状態になる。また、ＭＯＳＦＥＴ２３はオフ状態になり、キャパシタ２２Ａは電流源２１Ａが流す電流ＩLによって充電される。キャパシタ２２Ａが徐々に充電され、図３に示すように、ノード２６の電位が基準電位ＶREFより大きくなった時点で比較器２４Ａの出力ＰＧＥＮが“１”に変化する。
【００２４】
ここで、ＩL＝ｎ×ＩLEAK、ＣO＝２ｎ×ＣOH、ＶREF＝０．５ＶDDと設定する。ただし、ＶDDは被制御回路４の電源電圧である。また、ｎは比例定数である。このとき、本実施例のタイミングモニタ回路では、ＳＬＥＥＰが“１”になってから、
ｔtm＝ＣO・ＶREF/ＩL＝ＣOH・ＶDD/ＩLEAK    ・・・・・（１）
だけ経過した時、タイミングモニタ回路の出力が“１”に変化する。一方、通常状態の被制御回路４のリーク電流をＩLEAK、低リーク状態のリーク電流をＩLEAK‘とすると、パワーゲーティングにともなう電力オーバーヘッドと、パワーゲーティングで低減されるリーク電力が釣り合う時間ｔpgは、
ｔpg＝ＣOH・ＶDD/（ＩLEAK−ＩLEAK‘）    ・・・・・・（２）
であり、ＩLEAK‘がＩLEAKに比べて十分小さいとして無視すると
ｔpg＝ＣOH・ＶDD/ＩLEAK    ・・・・・・・・（３）
となる。したがって、ＳＬＥＥＰ＝“１”の期間がｔpg以上の場合のみパワーゲーティングを行うことで、電力オーバーヘッドによる電力増加を防ぐことができる。ここで、式（１）および式（３）からｔtm＝ｔpgである。したがって、ＰＧＥＮが“１”になって初めてパワーゲーティングを開始するように制御することで、ｔpgになるまでの期間でパワーゲーティングを行わないようにすることができる。
【００２５】
次に、本実施例の半導体集積回路の構成によってパワーゲーティングを行ったときの平均消費電力のＳＬＥＥＰオン期間依存性を説明する。
【００２６】
図４は平均消費電力のＳＬＥＥＰオン期間依存性を示すグラフである。横軸はＳＬＥＥＰオン開始からの時間を示し、縦軸は平均消費電力の大きさを示す。符号１００の示すデータは本実施例の場合の平均消費電力の変化を示す。符号１０１の示すデータはパワーゲーティングのタイミング制御を行わずにクロックゲーティング開始と同時にパワーゲーティングを行った場合の平均消費電力の変化を示す。また、符号１０２のデータはパワーゲーティングを行わない場合の平均消費電力の変化を示す。
【００２７】
図４に示すグラフを見てわかるように、本実施例の回路構成を用いた場合、ＳＬＥＥＰ＝“１”の期間が短い場合の電力増加が生じず、さらにＳＬＥＥＰ＝“１”の期間が長い場合には十分な電力低減効果が得られる。
【００２８】
本実施例のタイミングモニタ回路は、リーク電流用の電流源とスイッチング時の消費電力に相当する電荷を蓄積可能な容量部とを有している。そして、それらが生成するリーク電流値と容量値に基づいて、パワーゲーティングを行った場合に低減されるリーク電力と、パワーゲーティングによる電力オーバーヘッドの消費電力とを比較し、そのモニタ結果をパワーゲーティング制御回路に送る。パワーゲーティング制御回路は、モニタ結果に応じて、低減される電力よりも電力オーバーヘッドの方が大きい場合には被制御回路のパワーゲーティングの実行を抑制し、低減される電力よりも電力オーバーヘッドが小さい場合には被制御回路にパワーゲーティングを実行させる。
【００２９】
このような回路構成にすることにより、予めパワーゲーティングを抑制する期間を決めておかなくても、低減される電力が電力オーバーヘッドよりも大きい場合にのみパワーゲーティングを被制御回路に行わせて、被制御回路の消費電力を低減できる。
【００３０】
また、タイミングモニタ回路は電流遮断用スイッチを有し、パワーゲーティング実行開始後などのタイミングモニタ回路の非動作時にはスイッチをオフにしてタイミングモニタ回路に流れる電流を遮断することで、タイミングモニタ回路で消費される電力を低減できる。
【００３１】
本実施例の半導体集積回路装置を用いることにより、電力オーバーヘッドの影響が大きい短時間のパワーゲーティングの実行を抑制できるため、効率のよいパワーゲーティングを行うことができる。
【００３２】
なお、本実施例ではＩLおよびＣOを、ＩL／ＩLEAK＝ＣO／ＣOHとなるように設定しているが、これをＩL／ＩLEAK＞ＣO／ＣOHとなるように設定してもよい。この場合、より早いタイミングでパワーゲーティングが開始されるため、クロックゲーティング期間が長いときの電力低減効果が大きくなる。あるいはＩLおよびＣOをＩL／ＩLEAK＜ＣO／ＣOHとなるように設定してもよい。この場合、パワーゲーティングが抑制されるクロックゲーティング期間が長くなるため、クロックゲーティング期間が短いときのパワーゲーティングによる電力オーバーヘッドを抑制できる。
【００３３】
また、本実施例では外部からの制御信号としてＳＬＥＥＰ信号を用いているが、ＳＬＥＥＰ信号の代わりにクロックゲーティングを制御するときのクロックイネーブル信号の反転信号を用いてもよい。クロックイネーブル信号がオンのときは、被制御回路４がクロックゲーティングを実行しているので、ＭＯＳＦＥＴ２４０をオフにして、比較器２４Ａと電源との接続を切るようにしてもよい。あるいは、ＳＬＥＥＰ信号の代わりにＳＬＥＥＰ信号とクロックイネーブル信号の反転信号の論理積をとったものを用いてもよい。その場合、回路が動作状態であっても短期間の非動作期間、すなわちクロックゲーティング期間においてリーク電力を低減できる。
【００３４】
また、本実施例の図２では比較器の電流遮断用ＭＯＳＦＥＴとしてＰ型のＭＯＳＦＥＴ２４０を用いているが、図５に示すようにＮ型のＭＯＳＦＥＴ２４１を用いてもよい。この場合、ＮＭＯＳ２４１のゲート電極にはＳＬＥＥＰ信号が入力される。
【００３５】
また、本実施例の図２では比較器の電流遮断用ＭＯＳＦＥＴにＳＬＥＥＰの反転信号を入力しているが、図６に示すようにＳＬＥＥＰの反転信号とＢＬＯＣＫＳＬＥＥＰの論理和をとった結果の出力信号を入力してもよい。この場合、パワーゲーティング開始後は比較器２４Ａの電流が遮断されるため、モニタ回路の消費電力を低減できる。
【実施例２】
【００３６】
本実施例の半導体集積回路装置の全体の回路構成は、実施例１で説明した図１と同様な構成である。本実施例の半導体集積回路装置は、実施例１と比べてタイミングモニタ回路２の回路構成のみが異なる。以下では、本実施例のタイミングモニタ回路２について詳細に説明する。
【００３７】
図７は本実施例におけるタイミングモニタ回路の一構成例を示す回路図である。
【００３８】
図７に示すように、タイミングモニタ回路は、電流源２１Ａと、キャパシタ２２Ａと、放電用スイッチのＭＯＳＦＥＴ２３と、比較器２４Ａと、電流遮断用スイッチのＭＯＳＦＥＴ２４１と、出力部２５Ａとを有する構成である。ＭＯＳＦＥＴ２４１のゲート電極には外部からモニタリング信号が入力される。ここでは、モニタリング信号にクロック信号を用いている。
【００３９】
電流源２１Ａは電流値ＩLを流す電流源である。パワーゲーティングを行うことによって低減される被制御回路４のリーク電流をＩLEAKとすると、ＩLをリーク電流ＩLEAKに比例した値に設定する。キャパシタ２２Ａは容量値ＣOを有している。被制御回路４のパワーゲーティング状態への移行および通常動作状態への復帰にともなって消費される電力オーバーヘッドに相当するスイッチング容量をＣOHとすると、容量値ＣOをスイッチング容量ＣOHに比例した値に設定する。
【００４０】
電力オーバーヘッドには、被制御回路４内の制御線のスイッチング電力、制御トランジスタのスイッチング電力、そしてノードが放電あるいは充電される場合の消費電力などが含まれる。また、ＩLおよびＣOは、ＩL／ＩLEAK＝ＣO／ＣOHとなるように設定する。
【００４１】
比較器２４Ａは、ノード２６の電位と基準電位ＶREFとの比較結果に応じて出力ＰＧＥＮを変化させる。また、比較器２４Ａの動作はモニタリング信号２５３に応じて変わり、モニタリング信号２５３が“１”のときは比較器として動作する。モニタリング信号２５３が“０”のときには比較器２４Ａの動作は停止する。このとき、ＭＯＳＦＥＴ２４１によって比較器２４Ａのリークパスが遮断される。
【００４２】
出力部２５Ａは、比較器２４Ａの出力に接続されたフリップフロップ（Ｆ／Ｆ）２５２と、フリップフロップ２５２の入力に接続された遅延回路２５１とを有する。モニタリング信号２５３が遅延回路２５１を介してフリップフロップ２５２に入力される。出力部２５Ａは、モニタリング信号２５３にしたがって比較器２４Ａの出力をフリップフロップ２５２に取り込んで外部へとＰＧＥＮを出力する。
【００４３】
ここで、モニタリング信号２５３が“１”になってから比較器２４Ａの出力が確定するまでに必要な時間をｔcompとし、モニタリング信号の周期をＴmcとすると、遅延回路２５１の遅延時間ｔdelayをｔcomp＜ｔdelay＜０．５Ｔmcとなるように設定する。
【００４４】
図７に示したタイミングモニタ回路の動作を説明する。図８はタイミングモニタ回路の動作を説明するための図である。
【００４５】
ＳＬＥＥＰが“０”から“１”になると、ＭＯＳＦＥＴ２３はオンからオフ状態になり、キャパシタ２２Ａは電流源２１Ａが流す電流ＩLによって充電される。キャパシタ２２Ａが徐々に充電される。図８に示すように、ノード２６の電位が基準電位ＶREFより大きくなった後、初めてモニタリング信号２５３が“１”になったとき、比較器２４Ａが動作する。動作開始から所定時間後に比較器２４Ａからの出力ＰＧＥＮが“０”から“１”に変化する。比較器２４ＡからのＰＧＥＮがフリップフロップ２５２を介して出力される。その後、比較器２４Ａへの電源供給を停止しても、フリップフロップ２５２からの出力が保たれる。
【００４６】
本実施例のタイミングモニタ回路の動作は実施例１のものと同様であるが、出力ＰＧＥＮがモニタリング信号の周期Ｔmc毎にしか変化しない点が異なる。
【００４７】
また、パワーゲーティング期間中には、タイミングモニタ回路へのクロック信号の供給や比較器への電源電圧の供給を停止し、タイミングモニタ回路の動作を停止することが可能である。このようにタイミングモニタ回路の動作を制御することにより、タイミングモニタ回路の動作時間が減少するので、タイミングモニタ回路で消費される電力を低減することができる。
【００４８】
本実施例の半導体集積回路装置を用いることにより、実施例１と同様に、電力オーバーヘッドの影響が大きい短時間のパワーゲーティングの実行を抑制できるため、効率のよいパワーゲーティングを行うことができる。
【００４９】
また、本実施例ではモニタリング信号２５３が“０”のときには比較器２４Ａのリークパスを遮断するため、タイミングモニタ回路のリーク電力あるいは貫通電流を小さくすることができる。
【００５０】
なお、本実施例ではモニタリング信号２５３を外部入力しているが、回路内部で使用されているクロック信号を分周したものをモニタリング信号として入力してもよい。この場合、新たにクロック信号を生成する必要がないため、回路および電力のオーバーヘッドを小さくすることができる。
【００５１】
また、本実施例では比較器２４Ａのリークパスを遮断するＭＯＳＦＥＴをＧＮＤ側に挿入しているが、これを電源側に挿入してもよい。
【００５２】
また、本実施例の図７の構成で用いている遅延回路２５１の代わりに、図９に示すようなインバータ２５４を用いてもよい。この場合、遅延回路を用いないので遅延時間の調節をする必要がなく、ｔcomp＜０．５Ｔmcとなっているだけでよい。
【００５３】
また、本実施例ではモニタリング信号２５３としてクロック信号を直接用いているが、図１０に示す出力部２５Ｃのように、クロック信号の代わりに、ＢＬＯＣＫＳＬＥＥＰの反転信号、ＳＬＥＥＰ信号およびクロック信号の論理積をとった結果の出力信号を用いてもよい。この場合、パワーゲーティング中には比較器２４Ａのリークパスが遮断されるため、タイミングモニタ回路の消費電力を低減することができる。
【００５４】
また、比較器として、図１１の比較器２４Ｂに示すようなインバータを用いてもよい。本実施例ではモニタリング信号２５３が“０”のときにはＭＯＳＦＥＴ２４１によってリークパスが遮断されるため、インバータを用いた場合においてもリーク電力および貫通電流を低減できる。
【実施例３】
【００５５】
本実施例の半導体集積回路装置の全体の回路構成は、実施例１で説明した図１と同様な構成である。本実施例の半導体集積回路装置は、実施例１と比べてタイミングモニタ回路２の回路構成のみが異なる。以下では、本実施例のタイミングモニタ回路２について詳細に説明する。
【００５６】
図１２は本実施例におけるタイミングモニタ回路の一構成例を示す回路図である。
【００５７】
図１２に示すように、タイミングモニタ回路は、電流源２１Ａと、キャパシタ２２Ａと、放電用スイッチのＭＯＳＦＥＴ２３と、比較器２４Ｃと、出力部２５Ａとを有する構成である。
【００５８】
比較器２４Ｃにはラッチ型センスアンプが設けられている。比較器２４Ｃは、ノード２６の電位と基準電位ＶREFとの比較結果に応じて出力を変化させる。また、比較器２４Ｃは外部から入力されるモニタリング信号２５３が“１”のときは比較器として動作し、“０”のときには動作を停止する。ここでは、モニタリング信号２５３にクロック信号を用いている。
【００５９】
電流源２１Ａは電流値ＩLを流す電流源である。パワーゲーティングを行うことによって低減される被制御回路４のリーク電流をＩLEAKとすると、ＩLをリーク電流ＩLEAKに比例した値に設定する。キャパシタ２２Ａは容量値ＣOを有している。被制御回路４のパワーゲーティング状態への移行および通常動作状態への復帰にともなって消費される電力オーバーヘッドに相当するスイッチング容量をＣOHとすると、容量値ＣOをスイッチング容量ＣOHに比例した値に設定する。
【００６０】
電力オーバーヘッドには、被制御回路４内の制御線のスイッチング電力、制御トランジスタのスイッチング電力、そしてノードが放電あるいは充電される場合の消費電力などが含まれる。また、ＩLおよびＣOは、ＩL／ＩLEAK＝ＣO／ＣOHとなるように設定する。
【００６１】
出力部２５Ａは、図７と同様な構成であり、モニタリング信号２５３にしたがって比較器２４Ｃの出力をフリップフロップ２５２に取り込んで外部へとＰＧＥＮを出力する。ここで、モニタリング信号２５３が“１”になってから比較器２４Ｃの出力が確定するまでに必要な時間をｔcompとし、モニタリング信号の周期をＴmcとすると、遅延回路２５１の遅延時間ｔdelayをｔcomp＜ｔdelay＜０．５Ｔmcとなるように設定する。
【００６２】
本実施例のタイミングモニタ回路の動作は実施例２と同様であるため、その詳細な説明を省略する。
【００６３】
本実施例のタイミングモニタ回路は同期式比較器を持ち、一定時間おきにしか比較結果を出力しない。このような回路構成にすることにより、タイミングモニタ全体を常時動作させる必要がないので、タイミングモニタで消費される電力を低減することができる。
【００６４】
本実施例の半導体集積回路装置を用いることにより、実施例２と同様に、電力オーバーヘッドの影響が大きい短時間のパワーゲーティングの実行を抑制できるため、効率のよいパワーゲーティングを行うことができる。
【００６５】
また、本実施例では比較器としてラッチ型センスアンプを用いているため、タイミングモニタ回路で消費される電力およびタイミング決定に要する遅延時間を小さくすることができる。
【００６６】
なお、本実施例ではモニタリング信号２５３を外部入力しているが、回路内部で使用されているクロック信号を分周したものをモニタリング信号として入力してもよい。この場合、新たにクロック信号を生成する必要がないため、回路および電力のオーバーヘッドを小さくすることができる。
【００６７】
また、本実施例で比較器２４Ｃとして用いているセンスアンプの代わりに図１３に示す比較器２４Ｄのセンスアンプを用いてもよい。
【実施例４】
【００６８】
本実施例の半導体集積回路装置の全体の回路構成は、実施例１で説明した図１と同様な構成である。本実施例の半導体集積回路装置は、実施例１と比べてタイミングモニタ回路２の回路構成のみが異なる。以下では、本実施例のタイミングモニタ回路２について詳細に説明する。
【００６９】
図１４は本実施例におけるタイミングモニタ回路の一構成例を示す回路図である。
【００７０】
図１４に示すように、タイミングモニタ回路は、リーク源２１Ｂと、キャパシタ２２Ａと、放電用スイッチのＭＯＳＦＥＴ２３と、比較器２４Ａと、電流遮断用スイッチのＭＯＳＦＥＴ２４０とを有する。
【００７１】
リーク源２１Ｂには被制御回路４の回路構成を反映したレプリカを用いる。レプリカの構成は、被制御回路４の回路構成とそれぞれの構成要素におけるリーク電流が被制御回路全体のリーク電流に占める割合によって決定する。例えば、被制御回路に２入力ＮＡＮＤゲート、２入力ＮＯＲゲート、インバータが多く含まれており、それらのリーク電流の合計が被制御回路全体のリーク電流の一定以上の比率、例えば７０％を占めるような場合には図１４に示すように２入力ＮＡＮＤゲート、２入力ＮＯＲゲート、インバータをレプリカとして用いる。
【００７２】
このとき、各ゲートの構成比率は被制御回路４における実際の構成比率に合わせ、各ゲートの入力も低リーク状態にあるときの被制御回路４に準じたものにする。このレプリカには被制御回路４のリーク電流ＩLEAKに比例した電流ＩREPLICAが流れる。
【００７３】
キャパシタ２２Ａは容量値ＣOを有している。被制御回路４のパワーゲーティング状態への移行および通常動作状態への復帰にともなって消費される電力オーバーヘッドに相当するスイッチング容量をＣOHとすると、容量値ＣOをスイッチング容量ＣOHに比例した値に設定する。
【００７４】
電力オーバーヘッドには、被制御回路４内の制御線のスイッチング電力、制御トランジスタのスイッチング電力、そしてノードが放電あるいは充電される場合の消費電力などが含まれる。また、ＩREPRICAおよびＣOを、ＩREPRICA／ＩLEAK＝ＣO／ＣOHとなるように設定する。比較器２４Ａはノード２６の電位と基準電位ＶREFとの比較結果に応じて出力ＰＧＥＮを変化させる。
【００７５】
なお、本実施例のタイミングモニタ回路の動作は、実施例１と同様であるため、その詳細な説明を省略する。
【００７６】
本実施例の半導体集積回路装置を用いることにより、実施例１と同様に、電力オーバーヘッドの影響が大きい短時間のパワーゲーティングの実行を抑制できるため、効率のよいパワーゲーティングを行うことができる。
【００７７】
また、本実施例ではリーク源として被制御回路４のレプリカを用いているため、リーク源が被制御回路の回路構成を反映したものになっている。そのため、温度、電源電圧、およびプロセスの変化に追従してｔtm＝ｔpgを精度よく検出することができる。したがって、温度、プロセス、電源電圧などの条件に応じて被制御回路のリーク電力が変化した場合でも自動的に追従して最適なパワーゲーティングタイミングを決定することができる。
【００７８】
なお、本実施例ではＩREPLICAおよびＣOを、ＩREPLICA／ＩLEAK＝ＣO／ＣOHとなるように設定しているが、これをＩREPLICA／ＩLEAK＞ＣO／ＣOHとなるように設定してもよい。この場合、より早いタイミングでパワーゲーティングが開始されるため、クロックゲーティング期間が長いときの電力低減効果が大きくなる。
【００７９】
あるいはＩREPLICAおよびＣOをＩREPLICA／ＩLEAK＜ＣO／ＣOHとなるように設定してもよい。この場合、パワーゲーティングが抑制されるクロックゲーティング期間が長くなるため、クロックゲーティング期間が短いときのパワーゲーティングによる電力オーバーヘッドを抑制することができる。
【００８０】
また、本実施例ではリーク源であるレプリカに用いた各構成要素の、被制御回路におけるリーク電流の合計が被制御回路全体のリーク電流の７０％以上を占めるとしているが、この比率は任意の比率でよい。なお、この比率が高いほど被制御回路のリーク電流をレプリカで高精度に再現できるため、高精度にパワーゲーティング開始のタイミングを検出することができる。
【００８１】
さらに、本実施例ではリーク源であるレプリカに２入力ＮＡＮＤ、２入力ＮＯＲおよびインバータのみを用いているが、被制御回路における他の論理ゲートのリーク電流の比率が大きい場合にはそれらの論理ゲートもレプリカの構成要素として追加してもよい。このようにすることで被制御回路のリーク電流をレプリカで高精度に再現できるため、高精度にパワーゲーティング開始のタイミングを検出することができる。
【００８２】
また、本実施例ではリーク源であるレプリカに論理ゲートを用いているが、被制御回路に用いられている構成要素の種類が多い、あるいは多数の複合ゲートが用いられているなど、レプリカを単純な論理ゲートで構成できない場合には低リーク状態にあるときの被制御回路の構成要素をオフ状態のＭＯＳＦＥＴの縦積み段数の種類で分類し、それらの構成比率および入力条件を合わせたものをレプリカとして用いてもよい。
【００８３】
例えば、被制御回路において３入力以下のＮＡＮＤゲートおよびＮＯＲゲートの比率が高く、低リーク状態にあるときにそれぞれの入力が“０”および“１”である場合には図１５に示すような構成にする。このような構成を用いた場合、被制御回路４が複雑な回路構成であっても、被制御回路のリーク電流をレプリカで高精度に再現できるため、高精度にパワーゲーティング開始のタイミングを検出することができる。
【実施例５】
【００８４】
本実施例の半導体集積回路装置の全体の回路構成は、実施例１で説明した図１と同様な構成である。本実施例の半導体集積回路装置は、実施例１と比べてタイミングモニタ回路２の回路構成のみが異なる。以下では、本実施例のタイミングモニタ回路２について詳細に説明する。
【００８５】
図１６は本実施例におけるタイミングモニタ回路の一構成例を示す回路図である。
【００８６】
図１６に示すように、タイミングモニタ回路は、電流源２１Ａと、電源電圧供給部２１０と、キャパシタ２２Ａと、放電用スイッチのＭＯＳＦＥＴ２３と、比較器２４Ａと、電流遮断用スイッチのＭＯＳＦＥＴ２４０とを有する構成である。電源電圧供給部２１０はカレントミラー２１１およびオペアンプ２１２を有する。
【００８７】
電流源２１Ａは電流値ＩLを流す電流源である。パワーゲーティングを行うことによって低減される被制御回路４のリーク電流をＩLEAKとすると、ＩLをリーク電流ＩLEAKに比例した値に設定する。
【００８８】
オペアンプ２１２とカレントミラー内のＰＭＯＳで構成されるフィードバックループによって、ノード２１３の電位はＶDDすなわち被制御回路４の電源電圧に等しく保たれる。ここで、ＶＨＩＧＨはＶDDよりも高い電位である。カレントミラー２１１によって、ノード２６にはリーク源２１Ｂを流れるリーク電流と等しい大きさの電流が流れ込む。
【００８９】
キャパシタ２２Ａは容量値ＣOを有している。被制御回路４のパワーゲーティング状態への移行および通常動作状態への復帰にともなって消費される電力オーバーヘッドに相当するスイッチング容量をＣOHとすると、容量値ＣOをスイッチング容量ＣOHに比例した値に設定する。
【００９０】
電力オーバーヘッドには、被制御回路４内の制御線のスイッチング電力、制御トランジスタのスイッチング電力、そしてノードが放電あるいは充電される場合の消費電力などが含まれる。また、ＩLおよびＣOを、ＩL／ＩLEAK＝ＣO／ＣOHとなるように設定する。比較器２４Ａはノード２６の電位と基準電位ＶREFとの比較結果に応じて出力ＰＧＥＮを変化させる。
【００９１】
なお、本実施例のタイミングモニタ回路の動作は、実施例１と同様であるため、その詳細な説明を省略する。
【００９２】
本実施例の半導体集積回路装置を用いることにより、実施例１と同様に、電力オーバーヘッドの影響が大きい短時間のパワーゲーティングの実行を抑制できるため、効率のよいパワーゲーティングを行うことができる。
【００９３】
また、本実施例では、リーク電流用レプリカである電流源２１Ａにかかる電圧が被制御回路４にかかる電源電圧と等しくなるように保たれるため、これらの電圧が常に等しくなり、高精度にパワーゲーティング開始のタイミングを検出することができる。
【００９４】
なお、本実施例ではリーク電流用レプリカとした電流源２１Ａを用いているが、電流源２１Ａの代わりに実施例４で示したような被制御回路４の構成を反映したレプリカを用いてもよい。その場合、温度やプロセスなどの条件によってリーク電流が変化した場合にも自動的に追従して最適なパワーゲーティングタイミングを決定できる。
【実施例６】
【００９５】
本実施例の半導体集積回路装置の全体の回路構成は、実施例１で説明した図１と同様な構成である。本実施例の半導体集積回路装置は、実施例１と比べてタイミングモニタ回路２の回路構成のみが異なる。以下では、本実施例のタイミングモニタ回路２について詳細に説明する。
【００９６】
図１７は本実施例におけるタイミングモニタ回路の一構成例を示す回路図である。
【００９７】
図１７に示すように、タイミングモニタ回路は、電流源２１Ａと、容量部２２Ｂと、放電用スイッチのＭＯＳＦＥＴ２３と、比較器２４Ａと、電流遮断用スイッチのＭＯＳＦＥＴ２４０とを有する構成である。
【００９８】
電流源２１Ａは電流値ＩLを流す電流源である。パワーゲーティングを行うことによって低減される被制御回路４のリーク電流をＩLEAKとすると、ＩLをリーク電流ＩLEAKに比例した値に設定する。容量部２２Ｂには被制御回路４の規模を縮小したレプリカを用い、パワーゲーティング状態への移行および通常動作状態への復帰にともなって変化するノードの配線容量およびゲート容量を接続している。
【００９９】
図１７ではＰＭＯＳとＮＭＯＳのゲートおよび配線容量２２１を接続しているが、それらの種類や比率は被制御回路４においてパワーゲーティング時に充放電が生じる素子および配線の種類や比率に合わせる。なお、電流源２１Ａを流れる電流値ＩLおよび容量部２２Ｂの容量値ＣOを、ＩL／ＩLEAK＝ＣO／ＣOHとなるように設定する。比較器２４Ａはノード２６の電位と基準電位ＶREFとの比較結果に応じて出力ＰＧＥＮを変化させる。
【０１００】
本実施例のタイミングモニタ回路の動作は、実施例１と同様であるため、その詳細な説明を省略する。
【０１０１】
本実施例の半導体集積回路装置を用いることにより、実施例１と同様に、電力オーバーヘッドの影響が大きい短時間のパワーゲーティングの実行を抑制できるため、効率のよいパワーゲーティングを行うことができる。
【０１０２】
また、本実施例では容量部２２Ｂとして被制御回路の規模を縮小したレプリカを用いているため、温度、電源電圧、およびプロセスなどの変化によって電力オーバーヘッドが変化した場合にも自動的に追従して最適なパワーゲーティング開始のタイミングを決定することができる。
【０１０３】
さらに、本実施例では電流源２１Ａをノード２６に直接接続しているが、実施例５で説明したようにカレントミラーを通してノード２６に接続してもよい。この場合、レプリカにかかる電源電圧を被制御回路４にかかる電源電圧と常に等しくすることができるため、タイミング検出の精度を向上させることができる。
【実施例７】
【０１０４】
本実施例の半導体集積回路装置の全体の回路構成およびタイミングモニタ回路のそれぞれは実施例１で説明した図１および図２のそれぞれと同様な構成であり、タイミングモニタ回路内のキャパシタと電流源の設定方法が実施例１と異なる。以下では、図２に基づいてキャパシタと電流源の設定方法について詳細に説明する。
【０１０５】
タイミングモニタ回路において、電流源２１Ａの電流値ＩLおよびキャパシタ２２Ａの容量値ＣOをそれぞれクロックゲーティング期間の分布に応じて設定する。例えば、ｔmin以下の期間のクロックゲーティングの発生頻度が非常に低ければ、ＣO・ＶREF／ＩL＜ｔminとなるようにＩLおよびＣOを設定する。また、ｔmin以上かつｔmax以下の期間のクロックゲーティングの発生頻度が高ければＣO・ＶREF／ＩL＜ｔminまたはＣO・ＶREF／ＩL＞ｔmaxとなるようにＩLおよびＣOを設定する。
【０１０６】
以上の設定にしたがってパワーゲーティングを行ったときの平均消費電力のＳＬＥＥＰオン期間依存性を図１８に示す。図１８では、ＣO・ＶREF／ＩL＜ｔminとしたときの平均消費電力を符号１０３のデータに示し、ＣO・ＶREF／ＩL＞ｔmaxとしたときの平均消費電力を符号１０４のデータに示す。そして、パワーゲーティングを行わないときの平均消費電力を符号１０２のデータに示す。本実施例におけるＩLおよびＣOの設定を用いた場合、ｔminからｔmaxの期間のパワーゲーティングが抑制されるため、ｔminからｔmaxの期間のクロックゲーティングが生じた場合の電力増加が生じない。
【０１０７】
なお、本実施例のタイミングモニタ回路の動作は、実施例１と同様であるため、その詳細な説明を省略する。
【０１０８】
本実施例の半導体集積回路装置を用いることにより、実施例１と同様に、電力オーバーヘッドの影響が大きい短時間のパワーゲーティングの実行を抑制できるため、効率のよいパワーゲーティングを行うことができる。
【０１０９】
また、本実施例ではパワーゲーティングを開始するタイミングをクロックゲーティングの発生頻度の高い期間からずらして設定するため、パワーゲーティングによる電力オーバーヘッドの影響を抑制することができる。
【０１１０】
なお、スリープ信号がオンになる期間の分布の時間的な変化に基づいて、パワーゲーティング開始のタイミングを決めるように、電流値および容量値を設定してもよい。短いオン期間の発生頻度が高いときにはパワーゲーティング開始のタイミングを遅らせるようにする。一方、長いオン期間の発生頻度が高いときには、パワーゲーティング開始のタイミングを早めるようにする。このようにパワーゲーティング開始のタイミングを制御することにより、スリープ信号がオンになる期間の分布が時間的に変化した場合でもパワーゲーティングによる電力オーバーヘッドの影響を抑制できる。
【実施例８】
【０１１１】
本実施例の半導体集積回路装置の構成を説明する。図１９は本実施例の半導体集積回路装置の一構成例を示すブロック図である。
【０１１２】
図１９に示すように、半導体集積回路装置１０は、パワーゲーティング開始のタイミングを決定するタイミングモニタ回路２と、タイミングモニタ回路２を制御するタイミング制御回路５と、タイミングモニタ回路２の出力に応じてパワーゲーティングを行うパワーゲーティング制御回路３とを有する構成である。また、被制御回路４は本発明の効果により電力を低減する対象である。
【０１１３】
まず、制御回路全体の動作を説明する。最初に、ＳＬＥＥＰが“１”になる。タイミングモニタ回路２にはＳＬＥＥＰの反転信号が入力され、タイミングモニタ回路２によって決定される時間ｔtmだけ遅れてパワーゲーティングイネーブル信号ＰＧＥＮがハイレベル、すなわち“１”になる。ここで、タイミングモニタ回路２は内部に可変パラメータを持っており、そのパラメータがタイミングモニタ制御回路５によって制御されることでｔtmは変化する。ＳＬＥＥＰが“１”になり、ＰＧＥＮが“１”になった時点でパワーゲーティング制御回路３が出力ＢＬＯＣＫＳＬＥＥＰを“１”にし、被制御回路４は低リーク状態に移行してパワーゲーティングが始まる。
【０１１４】
その後、ＳＬＥＥＰが“０”になるとＢＬＯＣＫＳＬＥＥＰも“０”になって被制御回路４は動作状態に移行し、パワーゲーティングが終了する。なお、ＳＬＥＥＰが“１”になった後、時間ｔtmが経過する前に再びＳＬＥＥＰが“０”になった場合にはパワーゲーティングは行われない。
【０１１５】
次に、タイミングモニタ回路２について詳細に説明する。図２０は本実施例のタイミングモニタ回路の一構成例を示す回路図である。
【０１１６】
図２０に示すように、タイミングモニタ回路は、電流源２１Ｃと、キャパシタ２２Ｃと、放電用スイッチのＭＯＳＦＥＴ２３と、比較器２４Ａと、電流遮断用スイッチのＭＯＳＦＥＴ２４０とを有する構成である。
【０１１７】
電流源２１Ｃは複数の電流源が並列に接続された構成である。各電流源にはスイッチが設けられ、各スイッチをタイミングモニタ制御信号ＣＴＲＬＩで切り替えることでノード２６に流れ込む電流値ＩLを制御することが可能である。キャパシタ２２Ｃは複数のキャパシタが並列に接続された構成である。各キャパシタにはスイッチが設けられ、各スイッチをタイミングモニタ制御信号ＣＴＲＬＣで切り替えることでノード２６に接続される容量値ＣOを制御することが可能である。
【０１１８】
本実施例では、ＣＴＲＬＩおよびＣＴＲＬＣによって、電流値ＩLおよび容量値ＣOをＩL／ＩLEAK＝ｋＣO／ＣOHとなるように設定する。ここで、ｋは比例定数である。比較器２４Ａはノード２６の電位と基準電位ＶREFとの比較結果に応じて出力ＰＧＥＮを変化させる。
【０１１９】
タイミングモニタ回路２の動作は、実施例１と同様であるが、式（１）および（３）で求められるｔtmとｔpgの関係はＩLおよびＣOの値によって変化し、ＩL／ＩLEAK＝ｋＣO／ＣOHの場合にはｔtm＝ｋｔpgとなる。ここで、ｋは比例定数である。したがって、ｋが小さければパワーゲーティング開始のタイミングは早まり、ｋが大きければ開始タイミングは遅くなる。
【０１２０】
次に、タイミングモニタ制御回路５について詳細に説明する。図２１は本実施例のタイミングモニタ制御回路の一構成例を示す回路図である。
【０１２１】
図２１に示すように、タイミングモニタ制御回路は、電流源２１Ｄと、キャパシタ２２Ｄと、放電用スイッチのＭＯＳＦＥＴ２３Ｂと、比較器２４Ｅと、カウンタ２８Ａおよびカウンタ２８Ｂと、電流遮断用スイッチのＭＯＳＦＥＴ２４０Ｂと、出力部２９とを有する構成である。
【０１２２】
電流源２１Ｄは電流値ＩLREFを流す電流源である。パワーゲーティングを行うことによって低減される被制御回路４のリーク電流をＩLEAKとすると、ＩLREFをリーク電流ＩLEAKに比例した値に設定する。キャパシタ２２Ｄは容量値ＣOREFを有している。被制御回路４のパワーゲーティング状態への移行および通常動作状態への復帰にともなって消費される電力オーバーヘッドに相当するスイッチング容量をＣOHとすると、容量値ＣOREFをスイッチング容量ＣOHに比例した値に設定する。
【０１２３】
電力オーバーヘッドには、被制御回路４内の制御線のスイッチング電力、制御トランジスタのスイッチング電力、そしてノードが放電あるいは充電される場合の消費電力などが含まれる。また、ＩLREFおよびＣOREFは、ＩLREF／ＩLEAK＝ＣOREF／ＣOHとなるように設定する。
【０１２４】
比較器２４Ｅは比較器２４Ａと同様な構成であり、ノード２６Ｂの電位と基準電位ＶREFとの比較結果に応じて出力ＰＧＲＥＦを変化させる。具体的には、ノード２６Ｂの電位が基準電位ＶREF以上になると、ＰＧＲＥＦ＝“１”を出力する。カウンタ２８ＡはＰＧＲＥＦが“１”になる回数をカウントし、カウンタ２８ＢはＳＬＥＥＰが“１”になる回数をカウントする。
【０１２５】
出力部２９は、一定時間毎にカウンタ２８Ａと２８Ｂの出力を比較し、両者の比率が所定の値になるようにタイミングモニタ回路内の電流源２１Ｃの電流値ＩLおよびキャパシタ２２Ｃの容量値ＣOを制御するための制御信号ＣＴＲＬＩおよびＣＴＲＬＣを出力する。その後、各カウンタをリセットする。このようにして、カウンタ２８Ａとカウンタ２８Ｂの出力を比較した結果に基づいてタイミングモニタ制御信号ＣＴＲＬＩおよびＣＴＲＬＣを出力するとともに、各カウンタのカウント数のリセットを行う。
【０１２６】
カウンタ２８Ａ、２８Ｂ、および出力部２９以外のタイミングモニタ制御回路５の動作は、実施例１のタイミングモニタ回路２と比較して、電流源２１Ｄの電流値およびキャパシタ２２Ｄの容量値が異なるだけで、他は同様である。
【０１２７】
次に、タイミングモニタ制御回路５の動作を説明する。
【０１２８】
ＳＬＥＥＰ＝“１”になると、ＭＯＳＦＥＴ２４０Ｂがオン状態になり、比較器２４Ｅが動作状態になる。また、ＭＯＳＦＥＴ２３Ｂがオフ状態になり、キャパシタ２２Ｄは電流源２１Ｄの流す電流ＩLREFによって充電される。ノード２６Ｂの電位が基準電位ＶREF以上になると、比較器２４ＥはＰＧＲＥＦ＝“１”を出力する。カウンタ２８ＡはＰＧＲＥＦ＝“１”を受信すると、１カウントする。一方、カウンタ２８ＢにはＳＬＥＥＰ＝“１”の反転信号が入力され、カウンタ２８Ｂは１カウントする。このようにして、予め設定された一定時間内、カウンタ２８Ａ、２８Ｂのそれぞれはカウントを行う。
【０１２９】
ただし、ＳＬＥＥＰが“０”から“１”に変化した際、カウンタ２８Ｂがカウントしても、ノード２６Ｂの電位が基準電位ＶREFを下回っていると、カウンタ２８Ａは比較器２８ＥからＰＧＲＥＦ＝“１”を受信しないため、カウントしない。その結果、カウンタ２８Ａとカウンタ２８Ｂのそれぞれがカウントする回数が異なることになる。
【０１３０】
一定時間経過すると、出力部２９は、カウンタ２８Ａとカウンタ２８Ｂの出力を比較する。そして、両者の比率が所定の値になるようにタイミングモニタ回路内の電流源２１Ｃの電流値ＩLおよびキャパシタ２２Ｃの容量値ＣOを制御するための制御信号ＣＴＲＬＩおよびＣＴＲＬＣを生成する。例えば、ＰＧＲＥＦが“１”になる比率が高ければ電流値ＩLを小さくする、または容量値ＣOを大きくするように制御信号ＣＴＲＬＩおよびＣＴＲＬＣを生成する。逆に、ＰＧＲＥＦが“１”になる比率が低ければ電流値ＩLを大きくする、または容量値ＣOを小さくするように制御信号ＣＴＲＬＩおよびＣＴＲＬＣを生成する。
【０１３１】
出力部２９は、制御信号ＣＴＲＬＩおよびＣＴＲＬＣをタイミングモニタ回路２に送出した後、各カウンタをリセットし、上述の動作を繰り返す。電流源２１Ｃでは、タイミングモニタ回路５から受信した制御信号ＣＴＲＬＩにしたがって全体の電流値ＩLが設定される。また、容量部２２Ｃでは、タイミングモニタ回路５から受信したＣＴＲＬＣにしたがって全体の容量値ＣOが設定される。
【０１３２】
なお、本実施例の半導体集積回路装置の全体の動作は、実施例１と同様になるため、その詳細な説明を省略する。
【０１３３】
本実施例では、タイミングモニタ回路でパワーゲーティング開始のタイミングの決定に関わるパラメータを制御可能とし、一定時間以内にスリープ信号がオンになる回数と被制御回路に対してパワーゲーティングが行われる回数との比率が一定の値を保つようにタイミングモニタ回路内のパラメータが制御される。このようにパワーゲーティングを制御することにより、クロックゲーティング期間の分布の時間的な変化に自動的に追従して電力低減効果を向上させることができる。
【０１３４】
本実施例の半導体集積回路装置を用いることにより、タイミングモニタ回路およびタイミングモニタ制御回路の動作によって、現在設定されているパワーゲーティング開始タイミングより短い期間のクロックゲーティングの発生頻度が低い場合には開始タイミングを早めることで、クロックゲーティング期間が長い場合の電力低減効果を大きくできる。逆にパワーゲーティング開始タイミングより短い期間のクロックゲーティングの発生頻度が高い場合には開始タイミングを遅らせることで、電力オーバーヘッドの影響を抑制できる。そのため、効率のよいパワーゲーティングを行うことができる。
【０１３５】
なお、本実施例ではタイミングモニタ制御回路内のカウンタの出力を一定時間ごとに比較しているが、どちらかのカウンタ出力が一定回数に達するごとに比較することにしてもよい。
【０１３６】
また、タイミングモニタ回路内の電流源およびキャパシタとして、被制御回路の規模を縮小したレプリカを並列に接続して用いてもよい。さらに、電流源に関しては実施例２のようにカレントミラーを通して接続してもよい。その場合、より高精度にパワーゲーティング開始タイミングを決定することができる。
【０１３７】
また、タイミングモニタ制御回路内の電流源およびキャパシタとして、被制御回路の規模を縮小したレプリカを用いてもよい。さらに、電流源に関しては実施例２のようにカレントミラーを通して接続してもよい。その場合、より高精度にパワーゲーティング開始タイミングを決定することができる。
【０１３８】
また、スリープ信号がオンになった回数をカウントする代わりに、クロックゲーティングが行われた回数をカウンタ２８Ｂにカウントさせるようにしてもよい。そして、一定時間内にクロックゲーティングが行われた回数とパワーゲーティングが行われた回数との比率を算出し、求めた比率が所定の値になるように電流値ＩLおよび容量値ＣOを制御する。この場合、求めた比率はクロックゲーティングおよびパワーゲーティングのいずれの発生頻度が大きいかを示す値となる。上述したのと同様に、現在設定されているパワーゲーティング開始タイミングより短い期間のクロックゲーティングの発生頻度が低い場合には開始タイミングを早めることで、クロックゲーティング期間が長い場合の電力低減効果を大きくできる。逆にパワーゲーティング開始タイミングより短い期間のクロックゲーティングの発生頻度が高い場合には開始タイミングを遅らせることで、電力オーバーヘッドの影響を抑制できる。そのため、効率のよいパワーゲーティングを行うことができる。
【０１３９】
本発明の半導体集積回路装置は、上述した実施例１から実施例８に限らず、これらの実施例から２つ以上組み合わせてもよい。
【図面の簡単な説明】
【０１４０】
【図１】本発明の実施例１における半導体集積回路装置の全体構成を示すブロック図である。
【図２】本発明の実施例１におけるタイミングモニタ回路を示す回路図である。
【図３】本発明の実施例１におけるタイミングモニタ回路の動作を示す図である。
【図４】本発明の実施例１の効果を説明するためのグラフである。
【図５】本発明の実施例１におけるタイミングモニタ回路の別の構成を示す回路図である。
【図６】本発明の実施例１におけるタイミングモニタ回路の別の構成を示す回路図である。
【図７】本発明の実施例２におけるタイミングモニタ回路を示す回路図である。
【図８】本発明の実施例２におけるタイミングモニタ回路の動作を示す図である。
【図９】本発明の実施例２におけるタイミングモニタ回路の別の構成を示す回路図である。
【図１０】本発明の実施例２におけるタイミングモニタ回路の別の構成を示す回路図である。
【図１１】本発明の実施例２におけるタイミングモニタ回路の別の構成を示す回路図である。
【図１２】本発明の実施例３におけるタイミングモニタ回路を示す回路図である。
【図１３】本発明の実施例３におけるタイミングモニタ回路の別の構成を示す回路図である。
【図１４】本発明の実施例４におけるタイミングモニタ回路を示す回路図である。
【図１５】本発明の実施例４におけるタイミングモニタ回路の別の構成を示す回路図である。
【図１６】本発明の実施例５におけるタイミングモニタ回路を示す回路図である。
【図１７】本発明の実施例６におけるタイミングモニタ回路を示す回路図である。
【図１８】本発明の実施例７の効果を示した図である。
【図１９】本発明の実施例８における半導体集積回路装置の全体構成を示すブロック図である。
【図２０】本発明の実施例８におけるタイミングモニタ回路を示す回路図である。
【図２１】本発明の実施例８におけるタイミングモニタ制御回路を示す回路図である。
【図２２】非特許文献２に開示されたタイマー回路を示す回路図である。
【符号の説明】
【０１４１】
１、１０    半導体集積回路装置
２    タイミングモニタ回路
３    パワーゲーティング制御回路
４    被制御回路
２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ    電流源
２１０    電源電圧供給部
２１１    カレントミラー
２１２    オペアンプ
２６、２１３    ノード
２２Ａ、２２Ｃ、２２Ｄ    キャパシタ
２２Ｂ    容量部
２２１    配線容量
２３、２４０、２４１    ＭＯＳＦＥＴ
２４Ａ、２４Ｂ、２４Ｃ、２４Ｄ    比較器
２５Ａ、２５Ｂ、２５Ｃ    出力部
２５１    遅延回路
２５２    フリップフロップ
２５３    モニタリング信号
２８Ａ、２８Ｂ    カウンタ
２９    出力部
【図１】
2008072566.tif 000003
【図２】
2008072566.tif 000004
【図３】
2008072566.tif 000005
【図４】
2008072566.tif 000006
【図５】
2008072566.tif 000007
【図６】
2008072566.tif 000008
【図７】
2008072566.tif 000009
【図８】
2008072566.tif 000010
【図９】
2008072566.tif 000011
【図１０】
2008072566.tif 000012
【図１１】
2008072566.tif 000013
【図１２】
2008072566.tif 000014
【図１３】
2008072566.tif 000015
【図１４】
2008072566.tif 000016
【図１５】
2008072566.tif 000017
【図１６】
2008072566.tif 000018
【図１７】
2008072566.tif 000019
【図１８】
2008072566.tif 000020
【図１９】
2008072566.tif 000021
【図２０】
2008072566.tif 000022
【図２１】
2008072566.tif 000023
【図２２】
2008072566.tif 000024