(57)【要約】【課題】モジュール間配線の自由度を向上させたマクロモジュール、セルライブラリ、およびそれを用いた自動配置配線方法を実現する。【解決手段】本発明のマクロモジュール、セルライブラリ、およびそれを用いた自動配置配線方法は、モジュール外部との信号接続に使用される配線層Ｂ１〜Ｄ１と、配線層Ｂ１〜Ｄ１のそれぞれに形成され、絶縁膜を介して積層された接続用パターン１２ａ〜１２ｅと、接続用パターン１２ａ〜１２ｅを垂直方向に貫通して形成されたスタックトビアコンタクト１３と、配線層Ｂ１〜Ｄ１のいずれかで形成された内部信号線ａが接続用パターン１２ａ〜１２ｅに接続され、配線層Ｂ１〜Ｄ１のいずれかでモジュール外部からの信号線ｂが接続される多層ピン１１を有する。【選択図】図１
2008172143.tif 000002
【特許請求の範囲】
【請求項１】
モジュール外部との信号接続に使用される複数の配線層と、
前記複数の配線層のそれぞれに形成され、絶縁膜を介して積層された接続用パターンと、
前記接続用パターンを垂直方向に貫通して形成されたスタックトビアコンタクトと、
前記複数の配線層のいずれかで形成された内部信号線が前記接続用パターンに接続され、前記複数の配線層のいずれかでモジュール外部からの信号線が接続される多層ピンを有することを特徴とするマクロモジュール。
【請求項２】
請求項１に記載のマクロモジュールと、前記マクロモジュールの設計制約データを有することを特徴とするセルライブラリ。
【請求項３】
モジュール外部との信号接続に１つの配線層が使用される単層ピンを有する複数のマクロモジュールからなる第１のセルライブラリと、
前記第１のセルライブラリに属する前記マクロモジュールと同等の機能かつ設計制約データを備えたマクロモジュールからなる第２のセルライブラリを有することを特徴とするセルライブラリ。
【請求項４】
前記第２のセルライブラリに属するマクロモジュールは、機能、モジュールサイズ、ピン位置が前記第１のセルライブラリに属する対応するマクロモジュールと同じであることを特徴とする請求項３に記載のセルライブラリ。
【請求項５】
請求項３に記載の第１および第２のセルライブラリを用いた自動配置配線方法であって、
論理設計に基づいて、前記第１のセルライブラリを用いて物理的なレイアウトが生成される第１の工程と、
前記第１の工程で得られた前記レイアウトに基づいて、配線遅延を考慮した信号のタイミングが解析される第２の工程と、
前記第２の工程で得られた解析結果に基づいて、前記第１の工程で使用された少なくとも１つのマクロモジュールを前記第２のセルライブラリに属する対応するマクロモジュールに置換する第３の工程と、
前記第３の工程でモジュールが置換されたレイアウトデータと前記第２のセルライブラリからの設計制約データとに基づいて、モジュール間の信号配線が再形成される第４の工程を有することを特徴とする自動配置配線方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線を用いた階層的レイアウトにおけるマクロモジュール、セルライブラリ、およびそれを用いた自動配置配線方法に関する。
【背景技術】
【０００２】
多層配線を用いた階層的レイアウトにおける従来のマクロモジュール、セルライブラリ、およびそれを用いた自動配置配線方法では、論理設計後のレイアウト設計において、概略配線、タイミング解析、モジュール再配置、モジュール間信号の再配線、および必要に応じてネットリストの回路修正等が行われる（例えば、「特許文献１」を参照。）。概略配線では、論理設計に基づいたモジュールの配置、それらモジュール間の仮配線が行われ、タイミング解析では、概略配線に基づいたタイミングシミュレーションが行われる。そして、その解析結果に基づいて、仕様を満たすように、モジュール再配置、モジュール間信号の再配線、およびネットリストの回路修正等が繰り返される。仕様を満たすネットリストが完成すると、レイアウト上の設計ルールに基づいて、各配線の配線層が割り当てられ、物理的な配線レイアウトが生成される。
【０００３】
しかしながら、従来のマクロモジュール、セルライブラリ、およびそれを用いた自動配置配線方法では、使用されるセルライブラリのマクロモジュールが特定の配線層に限定された外部接続用のピンしか持っていないために、ピンが集中する領域では、回り込み配線が増加しタイミング悪化や配線混雑度の上昇が生じるという問題があった。このような回り込み配線の増加は、モジュール間の配線処理時間を増加させるばかりでなく、場合によっては、配線混雑度が極端に上昇し与えられた配線スペースでは配線処理が収束しないという問題を引き起こす可能性があった。
【特許文献１】特開２００４−１５７６２７号公報（図５）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、モジュール間配線の自由度を向上させたマクロモジュール、セルライブラリ、およびそれを用いた自動配置配線方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、モジュール外部との信号接続に使用される複数の配線層と、前記複数の配線層のそれぞれに形成され、絶縁膜を介して積層された接続用パターンと、前記接続用パターンを垂直方向に貫通して形成されたスタックトビアコンタクトと、前記複数の配線層のいずれかで形成された内部信号線が前記接続用パターンに接続され、前記複数の配線層のいずれかでモジュール外部からの信号線が接続される多層ピンを有することを特徴とするマクロモジュールが提供される。
【０００６】
また、本発明の別の一態様によれば、モジュール外部との信号接続に１つの配線層が使用される単層ピンを有する複数のマクロモジュールからなる第１のセルライブラリと、前記第１のセルライブラリに属する前記マクロモジュールと同等の機能かつ設計制約データを備えたマクロモジュールからなる第２のセルライブラリを有することを特徴とするセルライブラリが提供される。
【０００７】
さらに、本発明の別の一態様によれば、上述の第１および第２のセルライブラリを用いた自動配置配線方法であって、論理設計で生成されたネットリストに基づいて、前記第１のセルライブラリを用いて概略のレイアウトが生成される第１の工程と、前記第１の工程で得られた前記レイアウトに基づいて、配線遅延を考慮した信号のタイミングが解析される第２の工程と、前記第２の工程で得られた解析結果に基づいて、前記第１の工程で使用された少なくとも１つのマクロモジュールを前記第２のセルライブラリに属する対応するマクロモジュールに置換する第３の工程と、前記第３の工程でモジュールが置換されたネットリストと前記第２のセルライブラリからの設計制約データとに基づいて、モジュール間の信号配線が再形成される第４の工程を有することを特徴とする自動配置配線方法が提供される。
【発明の効果】
【０００８】
本発明によれば、複数の配線層で外部からの信号線を接続できるので、配線混雑度を緩和することができ、タイミングや配線可能性を向上させることができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しながら、本発明の実施例を説明する。
【実施例１】
【００１０】
図１は、本発明の実施例１に係わるマクロモジュールの構造を示す断面図である。ここでは、主に、モジュール境界に配置された外部接続用の多層ピン１１（接続用端子）にかかわる部分を示した。
【００１１】
本発明の実施例１に係わるマクロモジュールにおける多層ピン１１は、外部との接続に使用される５つの配線層Ｂ１〜Ｄ１（以下、「Ｌａｙｅｒ Ｂ１〜Ｄ１」ともいう。）、モジュールＡのモジュール境界に配線層Ｂ１〜Ｄ１ごとに形成された接続用パターン１２ａ〜１２ｅ、および接続用パターン１２ａ〜１２ｅを貫通して接続するスタックトビアコンタクト１３を備えている。
【００１２】
ここで言うモジュール境界は、モジュール内部の素子および配線などのレイアウト領域を包括した仮想的な境界であり、自動配置配線などにおいて、他のモジュールと領域が交錯しないよう配置するために使用される。
【００１３】
多層ピン１１の最下層の接続用パターン１２ｅには、モジュールＡの内部信号ａが接続され、３層目の接続用パターン１２ｃには、モジュールＢからの信号ｂが接続されている。
【００１４】
配線層Ａ１およびＡ２はトランジスタなどの素子およびそれらを接続する配線層としてモジュールＡ内部で使用され、配線層Ｂ１〜Ｄ１はモジュール間配線の配線層として使用され、配線層Ｄ２〜Ｆ２はモジュールをまたぐようなグローバル配線、およびチップ全体の電源配線などの配線層として使用される。
【００１５】
接続用パターン１２ａ〜１２ｅは、図１に示したように、スタックトビアコンタクト１３で垂直方向に接続され、外部からの信号ｂが配線層Ｂ１〜Ｄ１のいずれで形成されていても多層ピン１１に直接接続できるようになっている。
【００１６】
図２は、本発明の実施例１に係わるマクロモジュールにおけるモジュール間配線の一例を示すレイアウト図である。ここでは、信号ａ１〜ａ５がそれぞれ接続された５つの多層ピン１１ａ〜１１ｅを有するモジュールＡと多層ピン１１ａ〜１１ｅに接続する信号ｂ１〜ｂ５を有するモジュールＢのモジュール間配線の様子を示した。また、図２に示した一点鎖線Ａ-Ａは、図３に示した断面の位置を表している。
【００１７】
信号ａ１〜ａ５の配線は配線層Ｂ１で形成され、信号ａ１は多層ピン１１ａの接続用パターン１２ｅに接続され、信号ａ２は多層ピン１１ｂの接続用パターン１２ｅに接続され、信号ａ３は多層ピン１１ｃの接続用パターン１２ｅに接続され、信号ａ４は多層ピン１１ｄの接続用パターン１２ｅに接続され、信号ａ５は多層ピン１１ｅの接続用パターン１２ｅに接続されている。
【００１８】
信号ｂ１の配線は配線層Ｃ２で形成され、ビアコンタクト２１ｃを介して配線層Ｄ１の配線に接続されて多層ピン１１ｄの接続用パターン１２ａに接続されている。
【００１９】
信号ｂ２の配線は配線層Ｂ２で形成され、ビアコンタクト２１ａを介して配線層Ｃ１の配線に接続されて多層ピン１１ｅの接続用パターン１２ｃに接続されている。
【００２０】
信号ｂ３の配線は配線層Ｂ１で形成され、ビアコンタクト２１ｈ（図２には図示されていない。）を介して配線層Ｂ２の配線に接続され、さらに、ビアコンタクト２１ｅを介して配線層Ｂ１の配線に接続されて多層ピン１１ｂの接続用パターン１２ｅに接続されている。
【００２１】
信号ｂ４の配線は配線層Ｂ１で形成され、ビアコンタクト２１ｆを介して配線層Ｂ２の配線に接続され、さらに、ビアコンタクト２１ｇを介して配線層Ｃ１の配線に接続されて多層ピン１１ａの接続用パターン１２ｃに接続されている。
【００２２】
信号ｂ５の配線は配線層Ｂ１で形成され、ビアコンタクト２１ｂを介して配線層Ｂ２の配線に接続され、さらに、ビアコンタクト２１ｄを介して配線層Ｃ１の配線に接続されて多層ピン１１ｃの接続用パターン１２ｃに接続されている。
【００２３】
図３は、本発明の実施例１に係わるマクロモジュールにおけるモジュール間配線の一例を示す断面図である。ここでは、図３の一点鎖線Ａ-Ａにおける断面を示した。
【００２４】
図３に示したように、信号ｂ３はビアコンタクト２１ｈによって配線層Ｂ２の配線に接続され、信号ｂ４は信号ｂ３の配線を避けるためにビアコンタクト２１ｇによって配線層Ｃ１の配線に接続され、そのまま多層ピン１１ａの接続用配線１２ｃに接続されている。
【００２５】
このように、ピンが多層で構成されているので、信号ｂ４を配線層Ｂ１の配線に再度つなぎ替えてからピンに接続する必要がない。
【００２６】
上記実施例１によれば、配線層Ｂ１〜Ｄ１で外部からの信号ｂを接続できるので、多層ピン１１が集中している場合でもモジュール間配線における回り込み配線を削減でき、配線混雑度を緩和することができ、タイミングや配線可能性を向上させることができる。
【００２７】
上述の実施例１では、モジュール間配線は、配線層Ｂ１〜Ｄ１の５層で行うとしたが、本発明はこれに限られるものではなく、モジュール間配線に使用される配線層の全部、または一部を多層ピン１１に使用することができる。
【００２８】
また、上述の実施例１では、モジュール内の内部信号は、配線層Ａ１およびＡ２を使用するとしたが、本発明はこれに限られるものではなく、例えば、モジュール間配線の配線層Ｂ１〜Ｄ１の全部、または一部を内部信号用として使用するようにしても良い。
【００２９】
さらに、上述の実施例１では、一例として、モジュールＡの内部信号ａは接続用パターン１２ｅに接続されるとしたが、本発明はこれに限られるものではなく、接続用パターン１２ａ〜１２ｅのいずれに接続しても良い。
【００３０】
さらに、上述の実施例１では、多層ピン１１はモジュール境界に配置されるとしたが、本発明はこれに限られるものではなく、外部からの信号ｂが多層ピン１１に接続可能なように配線層Ｂ１〜Ｄ１の領域が確保されていれば、必ずしもモジュール境界に配置されている必要はない。
【実施例２】
【００３１】
本実施例では、実施例１で述べたマクロモジュールを機能セル（以下、「マクロセル」ともいう。）として登録したセルライブラリ、およびそれを用いた自動配置配線方法について説明する。
【００３２】
図４は、本発明の実施例２に係わるセルライブラリの構成を示すイメージ図である。  
本発明の実施例２に係わるセルライブラリは、単層ピンセルライブラリ４１、および多層ピンセルライブラリ４２を備えている。
【００３３】
単層ピンセルライブラリ４１は、外部との接続用ピンとして１層の配線層しか用意されていないマクロセル（以下、「単層ピンセル」という。）からなり、通常の自動配置配線で使用される。
【００３４】
多層ピンセルライブラリ４２は、外部との接続用ピンとして実施例１で述べた多層ピン１１を備えたマクロセル（以下、「多層ピンセル」という。）からなり、これらのマクロセルは、接続用ピンが多層であることを除いて、機能、モジュールサイズ、および接続用ピンの位置などは単層ピンセルライブラリ４１の対応する単層ピンセルと同じに設定してある。
【００３５】
また、多層ピンセルライブラリ４２には、多層ピン１１に対応した接続用配線層などの設計制約データが追加してある。
【００３６】
次に、上述した構成を持つセルライブラリを用いた自動配置配線方法について説明する。  
図５は、本発明の実施例２に係わるセルライブラリを用いた自動配置配線方法を示すフロー図である。ここでは、主に、論理設計後のレイアウト設計におけるモジュール間配線にかかわる部分を示した。
【００３７】
本発明の実施例２に係わる自動配置配線方法は、Ｐ＆Ｒステップ（ＳＴ５１）、タイミング解析ステップ（ＳＴ５２）、セル置換ステップ（ＳＴ５３）、再配線ステップ（ＳＴ５４）、およびリピータ挿入/ＥＣＯステップ（ＳＴ５５）を備えている。
【００３８】
ＳＴ５１では、論理設計で生成されたネットリストに基づいて、単層ピンセルライブラリ４１を用いてマクロセルの配置と、それらマクロセル間の概略配線が実行される。
【００３９】
ＳＴ５２では、ＳＴ５１で得られた概略のレイアウトに基づいて、タイミングシミュレータを用いてマクロセル間の配線遅延を考慮した動作が検証される。
【００４０】
ＳＴ５３では、ＳＴ５２で得られたシミュレーション結果に基づいて、タイミングの厳しいネット（マクロセル間の配線）を含む単層ピンセルが多層ピンセルライブラリ４２の対応する多層ピンセルに置き換えられる。
【００４１】
ＳＴ５４では、ＳＴ５３で多層ピンセルに置き換えられたネットリストに基づいて、マクロセル間の配線が再度実行される。この時、多層ピンセルの配線には対応する設計制約データが使用され、配線混雑度が緩和される。
【００４２】
ＳＴ５５では、ＳＴ５４までで生成されたネットリストに対して、リピータ挿入とＥＣＯが実行される。ここでの新規マクロセルの追加には、多層ピンセルライブラリ４２が用いられる。
【００４３】
上記実施例２によれば、マクロセル間の信号線を複数の配線層でマクロセルに接続することができるので、自動配置配線における配線混雑度を緩和することができ、タイミングや配線可能性を向上させることができる。
【００４４】
上述の実施例２では、多層ピンセルライブラリ４２に属するマクロセルＡ１は、ピンが多層構造になっていることを除いて、機能、モジュールサイズ、およびピン位置などは単層ピンセルライブラリ４１に属する対応するマクロセルＡ０と同じであるとしたが、本発明はこれに限られるものではなく、機能および入出力ピンの種類と数が同等であれば、原理的には適用可能である。また、単層ピンセルライブラリ４１に属するすべてに対応するマクロセルを多層ピンセルライブラリ４２に用意する必要はなく、例えば、タイミングが厳しいマクロセルや入出力ピン数の多いマクロセルだけを多層ピンセルライブラリ４２に用意しておいても良い。
【００４５】
さらに、上述の実施例２では、マクロモジュールを機能セルとして、単層ピンセルライブラリ４１および多層ピンセルライブラリ４２に登録するとしたが、本発明はこれに限られるものではなく、例えば、いわゆるスタンダードセルを単層ボートセルライブラリに追加登録し、これに対応する多層ピンセルを多層ピンセルライブラリ４２に追加するようにしても良い。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施例１に係わるマクロモジュールの構造を示す断面図。
【図２】本発明の実施例１に係わるマクロモジュールにおけるモジュール間配線の一例を示すレイアウト図。
【図３】本発明の実施例１に係わるマクロモジュールにおけるモジュール間配線の一例を示す断面図。
【図４】本発明の実施例２に係わるセルライブラリの構成を示すイメージ図。
【図５】本発明の実施例２に係わるセルライブラリを用いた自動配置配線方法を示すフロー図。
【符号の説明】
【００４７】
１１、１１ａ〜１１ｅ  多層ピン
１２ａ〜１２ｅ  接続用パターン
１３  スタックトビアコンタクト
ａ、ａ１〜ａ５  内部信号
ｂ、ｂ１〜ｂ５  外部信号
２１ａ〜２１ｈ  ビアコンタクト
４１  単層ピンセルライブラリ
４２  多層ピンセルライブラリ
【図１】
2008172143.tif 000003
【図２】
2008172143.tif 000004
【図３】
2008172143.tif 000005
【図４】
2008172143.tif 000006
【図５】
2008172143.tif 000007