(57)【要約】【課題】電源装置を構成する回路素子の電流定格を大きくすることを要せずに、過電流に対して回路素子を保護できる一方、ラッシュ電流が一時的に流れた場合には電源供給機能を維持できること。【解決手段】本発明による電源装置３０は、電源３２と負荷５との間に設けられるスイッチ素子３と、電源から負荷へ基準値以上の電流が流れた場合に、前記スイッチ素子をオフさせる過電流保護手段９と、前記過電流保護手段により前記スイッチ素子がオフされた後に、前記スイッチ素子をオンさせるリセット手段１０と、前記リセット手段により前記スイッチ素子がオンされた後、一定時間だけ、前記リセット手段の動作を禁止するリセット禁止手段１２とを備えることを特徴とする。【選択図】図１
2008172901.tif 000002
【特許請求の範囲】
【請求項１】
電源と負荷との間に設けられるスイッチ素子と、
電源から負荷へ基準値以上の電流が流れた場合に、前記スイッチ素子をオフさせる過電流保護手段と、
前記過電流保護手段により前記スイッチ素子がオフされた後に、前記スイッチ素子をオンさせるリセット手段と、
前記リセット手段により前記スイッチ素子がオンされた後、一定時間だけ、前記リセット手段の動作を禁止するリセット禁止手段とを備えることを特徴とする、電源装置。
【請求項２】
前記基準値は、電源から負荷へラッシュ電流が流れた場合に前記過電流保護手段が作動するような値に設定される、請求項１に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流が流れた場合には回路素子を適切に保護することができ、ラッシュ電流が一時的に流れた場合には電源供給機能を維持することができる電源装置に関する。
【背景技術】
【０００２】
従来から、負荷の過電流異常を検知して前記負荷の電源を遮断した後、一定時間後に前記電源を復旧し、前記電源の遮断／復旧の回数が一定数を超えたとき前記電源の前記負荷への供給を強制終了するようにした過電流保護回路であって、前記電源の遮断／復旧を制御する制御回路に冗長性を持たせることを特徴とする過電流保護回路が知られている（例えば、特許文献１参照）。
【特許文献１】特開２０００−１５２４８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、電源装置においては、電源起動時や負荷の動作時等に、ラッシュ電流（突入電流）が電源から負荷へ一時的に流れる場合がある。このラッシュ電流は、短絡時等の過電流発生時とは異なり、一時的にものであるので、電源から負荷への電源供給を遮断する必要がない（即ち、過電流保護回路が機能すべきでない）。
【０００４】
これに対して、過電流保護回路が過電流として検出する電流値を高めに設定して、ラッシュ電流が過電流保護回路により過電流として検出されないようにすることも可能である。しかしながら、かかる構成では、流れ得る電流値（過電流保護回路により過電流として検出されない電流値の最大値）が大きくなるため、その分だけ、電源装置を構成する回路素子の電流定格を大きくしなければならないという問題が生ずる。
【０００５】
そこで、本発明は、電源装置を構成する回路素子の電流定格を大きくすることを要せずに、過電流に対して回路素子を保護することができる一方、ラッシュ電流が一時的に流れた場合には電源供給機能を維持することができる電源装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、第１の発明に係る電源装置は、電源と負荷との間に設けられるスイッチ素子と、
電源から負荷へ基準値以上の電流が流れた場合に、前記スイッチ素子をオフさせる過電流保護手段と、
前記過電流保護手段により前記スイッチ素子がオフされた後に、前記スイッチ素子をオンさせるリセット手段と、
前記リセット手段により前記スイッチ素子がオンされた後、一定時間だけ、前記リセット手段の動作を禁止するリセット禁止手段とを備えることを特徴とする。
【０００７】
第２の発明は、第１の発明に係る電源装置において、
前記基準値は、電源から負荷へラッシュ電流が流れた場合に前記過電流保護手段が作動するような値に設定されることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、電源装置を構成する回路素子の電流定格を大きくすることを要せずに、過電流に対して回路素子を保護することができる一方、ラッシュ電流が一時的に流れた場合には電源供給機能を維持することができる電源装置が得られる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００１０】
図１は、本発明による電源装置の一実施例の要部構成を示す図である。電源装置３０は、電源３２を備える。電源３２は、鉛バッテリ、リチウムイオンバッテリ、燃料電池等を含む如何なるタイプの電源であってよいし、オルタネータ(発電機)であってもよい
電源３２には、パワーライン１を介して、電流検出抵抗２、ＭＯＳ−ＦＥＴ(metal  oxide  semiconductor  field-effect  transistor)スイッチ３、コネクタ４及び負荷５が接続されている。尚、電源３２と負荷５との間には、ＤＣ−ＤＣコンバータ等のような、他の構成要素が介在してもよい。
【００１１】
ＭＯＳ−ＦＥＴスイッチ３は、あくまでスイッチ素子の一例であり、ＰＮＰ型トランジスタ、ＮＰＮ型トランジスタ、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）等のような、他のスイッチ素子が用いられてもよい。
【００１２】
ＭＯＳ−ＦＥＴスイッチ３のＯＮ／ＯＦＦ動作は、スイッチ制御回路１３により制御される。即ち、スイッチ制御回路１３は、ＭＯＳ−ＦＥＴスイッチ３のゲートに印加される電圧を制御して、ＭＯＳ−ＦＥＴスイッチ３のＯＮ／ＯＦＦ動作を制御する。ＭＯＳ−ＦＥＴスイッチ３がオンされると、電源３２と負荷５とが導通状態となり、負荷５が電源３２からの電源電圧に基づいて動作可能な状態となる。一方、ＭＯＳ−ＦＥＴスイッチ３がオフされると、電源３２と負荷５とが非導通状態となり、負荷５が動作不能な状態となる。
【００１３】
コネクタ４は、パワーライン１と負荷５を接続するためのコネクタである。
【００１４】
負荷５は、ＥＣＵ（Electronic  Control  Unit）、センサ、モータ等を含んでよい。また、負荷５は、電源３２からの電源電圧によりモータ等を駆動するドライブ回路を含むＥＤＵ（Electronic  Driver  Unit）を含んでもよい。
【００１５】
電流検出抵抗２には、パワーライン１に流れる電流を測定するために、電流検出ＡＭＰ６が接続される。電流検出ＡＭＰ６は、電流検出抵抗２の両端電圧の差異（電流検出抵抗２での電位差）に応じた出力電圧を、後述のラッシュ電流対策機能付き過電流保護回路７の過電流検出部８に出力する。
【００１６】
ラッシュ電流対策機能付き過電流保護回路７は、図１に示すように、その主要な構成要素として、過電流検出部８、保護回路９、リセット回路１０、モノステーブルマルチバイブレーター１２（以下、「モノステーブルマルチ１２」と略する）、及び、ディレイ回路１１を備える。
【００１７】
過電流検出部８は、電流検出ＡＭＰ６からの出力電圧に基づいて、パワーライン１を流れ得る過電流を検出する。過電流は、例えば負荷５の故障や短絡時に生じる。具体的には、過電流検出部８は、電流検出ＡＭＰ６からの出力電圧が所定基準電圧値を超えた場合に、過電流が検出されたとして、過電流検出信号（この例では、ハイレベルの信号）を発生する。所定基準電圧値は、パワーライン１を流れる電流の許容最大値に相当し、ＭＯＳ−ＦＥＴスイッチ３等の各構成素子（部品）の電流定格に依存して適切に決定されるが、過電流の発生を確実に検出すべく許容最大値よりも低めの値に設定されてよい。本実施例では、所定基準電圧値は、ＭＯＳ−ＦＥＴスイッチ３等の各構成素子（部品）の電流定格が過大とならないような値に設定される。このため、本実施例では、過電流発生時に加えて、ラッシュ電流発生時にも過電流検出信号が生成されうることになる。即ち、本実施例では、所定基準電圧値は、過電流発生状態に加えて、ラッシュ電流の発生状態を検出できるような値に設定されることになる。尚、ラッシュ電流は、典型的には、電源接続時（イグニッションスイッチオン時）に負荷５の有する容量成分に起因して発生する。また、負荷５が短時間に大電流を消費する短期大電流負荷（例えばパワーステアリング装置のアシストモータや、スタータ、アクティブスタビライザー用のモータ）を含む場合には、ラッシュ電流は、当該短期大電流負荷の動作時等に発生しうる。
【００１８】
このようにして過電流検出部８において生成される過電流検出信号は、保護回路９に入力されると共に、ディレイ回路１１を介してモノステーブルマルチ１２に入力される。
【００１９】
モノステーブルマルチ１２には、ディレイ回路１１を介することで、過電流検出信号が一定の遅延時間だけ遅れて入力される。モノステーブルマルチ１２は、遅延された過電流検出信号が入力されたときに、ハイレベルの信号（パルス）を一定時間ΔＴ１だけリセット回路１０に出力する。即ち、モノステーブルマルチ１２は、遅延された過電流検出信号の入力をトリガとして、パルス幅ΔＴ１のパルス信号をリセット回路１０に出力する。一定時間ΔＴ１は、ディレイ回路１１での遅延時間よりも長い値に設定される。この設定方法の技術的意義については後述する。
【００２０】
リセット回路１０は、遅延された過電流検出信号が入力されたときに、そのときのモノステーブルマルチ１２の出力がローである場合に、リセット信号（この例では、ハイレベルの信号）を発生する。リセット信号は、保護回路９に入力される。
【００２１】
保護回路９は、過電流検出部８からの過電流検出信号が入力されたときに、スイッチ制御回路１３に対して、ＭＯＳ−ＦＥＴスイッチ３をオフさせるための信号を出力する。この信号を受けて、スイッチ制御回路１３は、ＭＯＳ−ＦＥＴスイッチ３をオフさせる。
【００２２】
また、保護回路９は、リセット回路１０からリセット信号が入力されたときに、スイッチ制御回路１３に対して、ＭＯＳ−ＦＥＴスイッチ３をオンさせるための信号を出力する。この信号を受けて、スイッチ制御回路１３は、ＭＯＳ−ＦＥＴスイッチ３をオフさせる。
【００２３】
スイッチ制御回路１３には、保護回路９からの信号に加えて、図１に示すように、イグニッションスイッチがオンにされたとき（即ち、エンジン等の車両動力源が始動されたとき）に生成されるイグニッション信号（ＩＧ信号）が入力される。スイッチ制御回路１３は、イグニッション信号が入力されたときに、ＭＯＳ−ＦＥＴスイッチ３をオンさせて電源装置３０を起動する。その後、上述の如く保護回路９からの各種信号が入力された場合には、スイッチ制御回路１３は、当該入力された信号に応じて、ＭＯＳ−ＦＥＴスイッチ３のＯＮ／ＯＦＦ動作を制御する。また、スイッチ制御回路１３は、イグニッションスイッチがオフされた場合には、ＭＯＳ−ＦＥＴスイッチ３をオフさせて電源装置３０を停止させる。
【００２４】
次に、以上説明した電源装置３０においてラッシュ電流が発生した場合の動作について、図２を参照して説明する。
【００２５】
図２は、ラッシュ電流が発生した時の動作を示す時系列のタイミングチャートであり、上から順に、（Ａ）はパワーライン１を流れる電流の波形図を示し、（Ｂ）は過電流検出部８の出力状態（過電流検出信号の発生状態）を示し、（Ｃ）は保護回路９の出力状態を示し、（Ｄ）はディレイ回路１１の出力状態を示し、（Ｅ）はモノステーブルマルチ１２の出力状態を示し、（Ｆ）はリセット回路１０の出力状態（リセット信号の発生状態）を示す。
【００２６】
ここでは、図２（Ａ）に示すように、時刻Ｔ０にて、ラッシュ電流が発生した場合を想定する。この場合、図３（Ａ）に示すように、時刻Ｔ０にて、電流値が急峻に立ち上がり、それに伴い、図３（Ｂ）に示すように、時刻Ｔ１にて、過電流検出部８において過電流検出信号（ハイレベルの信号）が生成される。それに伴い、図２（Ｃ）に示すように、この過電流検出信号を受けて、保護回路９が機能してハイレベルの信号が生成される。その結果、時刻Ｔ１にて、スイッチ制御回路１３を介してＭＯＳ−ＦＥＴスイッチ３が一旦オフにされる。その後、図２（Ｄ）に示すように、時刻Ｔ１から遅延時間分だけ遅れた時刻Ｔ２にて、ディレイ回路１１において過電流検出信号が生成される。これに伴い、図２（Ｅ）に示すように、モノステーブルマルチ１２から時刻Ｔ２から僅かな時間差をおいて所定時間幅ΔＴ１のパルスが出力される。一方、ディレイ回路１１からの過電流検出信号の入力時刻Ｔ２でのモノステーブルマルチ１２の状態がロー状態であることから、リセット回路１０では、図２（Ｆ）に示すように、時刻Ｔ２にて、リセット信号（ハイレベルの信号）が生成される。その結果、時刻Ｔ２にて、スイッチ制御回路１３を介してＭＯＳ−ＦＥＴスイッチ３がオンにされる。即ち、電源装置３０が停止状態から動作状態に復帰する。
【００２７】
このようにして本実施例では、ラッシュ電流は、後述の負荷５の短絡時等に生ずる過電流とは異なり、電源接続時等に一時的にしか発生しないことに着目して、ラッシュ電流の発生時には、一旦オフにされたＭＯＳ−ＦＥＴスイッチ３をオンに復帰させることで、ラッシュ電流の発生時に電源装置３０が停止状態に維持されないようにすることができる。即ち、本実施例では、過電流検出信号の発生要件として用いられる所定過電流検出信号を、ＭＯＳ−ＦＥＴスイッチ３等の各構成素子（部品）の電流定格が過大とならないような値に設定することで、その背反として、ラッシュ電流発生時にも、過電流検出信号が発生してしまい、電源装置３０が停止状態に切り替えられてしまうが、その後直ぐに電源装置３０を復帰させることができる。
【００２８】
次に、電源装置３０において過電流が発生した場合の動作について、図３を参照して説明する。
【００２９】
図３は、過電流が発生するようなフェール時の動作を示す時系列のタイミングチャートであり、上から順に、（Ａ）はパワーライン１を流れる電流の波形図を示し、（Ｂ）は過電流検出部８の出力状態（過電流検出信号の発生状態）を示し、（Ｃ）は保護回路９の出力状態を示し、（Ｄ）はディレイ回路１１の出力状態を示し、（Ｅ）はモノステーブルマルチ１２の出力状態を示し、（Ｆ）はリセット回路１０の出力状態（リセット信号の発生状態）を示す。
【００３０】
ここでは、図３（Ａ）に示すように、時刻Ｔ０にて、負荷５の短絡のようなフェール事象が発生した場合を想定する。この場合、上述の一時的に発生するラッシュ電流の場合と同様、図３（Ａ）に示すように、時刻Ｔ０にて、電流値が急峻に立ち上がる。それに伴い、図３（Ｂ）に示すように、時刻Ｔ１にて、過電流検出部８において過電流検出信号（ハイレベルの信号）が生成される。それに伴い、図３（Ｃ）に示すように、この過電流検出信号を受けて、保護回路９が機能してハイレベルの信号が生成される。その結果、時刻Ｔ１にて、スイッチ制御回路１３を介してＭＯＳ−ＦＥＴスイッチ３が一旦オフにされる。その後、図３（Ｄ）に示すように、時刻Ｔ１から遅延時間分だけ遅れた時刻Ｔ２にて、ディレイ回路１１において過電流検出信号が生成される。これに伴い、図３（Ｅ）に示すように、モノステーブルマルチ１２から時刻Ｔ２から僅かな時間差をおいて所定時間幅ΔＴ１のパルスが出力される。一方、ディレイ回路１１からの過電流検出信号の入力時刻Ｔ２でのモノステーブルマルチ１２の状態がロー状態であることから、リセット回路１０では、図３（Ｆ）に示すように、時刻Ｔ２にて、リセット信号（ハイレベルの信号）が生成される。その結果、時刻Ｔ２にて、スイッチ制御回路１３を介してＭＯＳ−ＦＥＴスイッチ３がオンにされる。即ち、電源装置３０が停止状態から動作状態に復帰する。ここまでの動作は、図２を参照して上述したラッシュ電流発生時の場合と同様である。
【００３１】
短絡のようなフェール事象が発生した場合では、上述の一時的に発生するラッシュ電流の場合とは異なり、時刻Ｔ２にてＭＯＳ−ＦＥＴスイッチ３がオンにされると、再び過電流が発生する（図３（Ａ）の右側の急峻な電流の立ち上がり参照）。従って、図３（Ｂ）に示すように、再度、時刻Ｔ３にて、過電流検出部８において過電流検出信号が生成される。その結果、時刻Ｔ３にて、スイッチ制御回路１３を介してＭＯＳ−ＦＥＴスイッチ３が再びオフにされる。この２回目の過電流検出信号は、同様に、ディレイ回路１１を介して、モノステーブルマルチ１２及びリセット回路１０に入力される。しかしながら、モノステーブルマルチ１２の発生するパルスの時間幅ΔＴ１は、時刻Ｔ２から時刻Ｔ４までの時間（即ち、ディレイ回路１１での遅延時間）よりも長い値に設定されるので、この２回目の過電流検出信号が遅延してリセット回路１０に入力される時刻Ｔ４では、図３（Ｅ）に示すように、モノステーブルマルチ１２の状態がハイ状態を維持している。従って、この場合、図３（Ｆ）に示すように、時刻Ｔ４では、リセット回路１０においてリセット信号が生成されない。この結果、ＭＯＳ−ＦＥＴスイッチ３のオフ状態が維持されることになる。即ち、短絡のようなフェール事象が発生した場合では、電源装置３０が停止状態から動作状態に復帰することなく、停止状態が維持される。
【００３２】
このようにして本実施例では、負荷５の短絡のようなフェール事象が発生した場合には、ＭＯＳ−ＦＥＴスイッチ３をオフからオンに復帰させたときに再度過電流が発生することに着目して、かかるフェール事象が生じた場合に保護回路９の保護機能を確実に発揮させることができる。即ち、ＭＯＳ−ＦＥＴスイッチ３をオフからオンに復帰させたときに過大な電流が検出された場合にはリセット回路１０の機能を禁止することで、過電流に対する保護機能を確実に発揮させることができる。
【００３３】
以上説明した本実施例による電源装置３０によれば、とりわけ、以下のような効果が奏される。
【００３４】
上述の如く、電源装置３０を構成する回路素子（例えばＭＯＳ−ＦＥＴスイッチ３）の電流定格を大きくすることを要せずに、負荷５の短絡時等に発生する過電流に対して回路素子を確実に保護することができる一方、一時的なラッシュ電流に対しては保護機能をマスクして電源供給機能を維持することができる。
【００３５】
尚、本実施例においては、添付の特許請求の範囲における「過電流保護手段」が、主に保護回路９により実現され、同特許請求の範囲における「リセット手段」が、主にリセット回路１０により実現され、同特許請求の範囲における「リセット禁止手段」が、主にモノステーブルマルチ１２により実現されている。
【００３６】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【００３７】
例えば、上述の実施例では、リセット信号は、保護回路９に入力されているが、スイッチ制御回路１３に入力してもよい。即ち、保護回路９の機能の一部をスイッチ制御回路１３に組み込んでもよい。また、同様の観点から、図１に示した回路構成は、あくまで一例であり、ある回路の一部の機能が他の回路により実現されてもよい。また、図１に示した回路構成は、あくまで一例であり、ある回路の一部の機能がソフトウェアにより実現されてもよい。例えば、ラッシュ電流対策機能付き過電流保護回路７の一部又は全部をマイコン等で構成し、ファームウェアにより同機能を実現することとしてもよい。
【図面の簡単な説明】
【００３８】
【図１】本発明による電源装置の一実施例の要部構成を示す図である。
【図２】ラッシュ電流が発生した時の動作を示す時系列のタイミングチャートである。
【図３】過電流が発生するようなフェール時の動作を示す時系列のタイミングチャートである。
【符号の説明】
【００３９】
１    パワーライン
２    電流検出抵抗
３    ＭＯＳ−ＦＥＴスイッチ
４    コネクタ
５    負荷
６    電流検出ＡＭＰ
７    ラッシュ電流対策機能付き過電流保護回路
８    過電流検出部
９    保護回路
１０    リセット回路
１１    ディレイ回路
１２    モノステーブルマルチ
１３    スイッチ制御回路
３０    電源装置
３２    電源
【図１】
2008172901.tif 000003
【図２】
2008172901.tif 000004
【図３】
2008172901.tif 000005