(57)【要約】【課題】応答性に優れた動的なオフセット除去を可能とする電流センサを提供することを目的とする。【解決手段】ホール素子に極性を切り換えて電源を供給し、ホール素子から出力されるセンサ信号を抽出するセンサ信号抽出手段と、センサ信号を切り換えられる電源の極性に対応して、サンプルホールドするサンプルホールド手段と、サンプルホールド手段により得られる正の極性に対応したサンプルホールド信号と負の極性に対応したサンプルホールド信号とを加算してオフセットを抽出するオフセット抽出手段と、センサ信号抽出手段から抽出したセンサ信号とセンサ信号を反転させた信号からオフセット抽出手段において抽出されたオフセットを減じた双方の信号を合成して連続的な波形をなす出力信号を生成する出力信号生成手段とを有する。【選択図】図１
2008164298.tif 000002
【特許請求の範囲】
【請求項１】
ホール素子を用いた電流センサであって、
ホール素子に極性を切り換えて電源を供給し、前記ホール素子から出力されるセンサ信号を抽出するセンサ信号抽出手段と、
前記センサ信号を前記切り換えられる電源の極性に対応して、サンプルホールドするサンプルホールド手段と、
該サンプルホールド手段により得られる正の極性に対応したサンプルホールド信号と負の極性に対応したサンプルホールド信号とを加算してオフセットを抽出するオフセット抽出手段と、
前記センサ信号抽出手段から抽出した前記センサ信号と該センサ信号を反転させた信号から前記オフセット抽出手段において抽出されたオフセットを減じた双方の信号を合成して連続的な波形をなす出力信号を生成する出力信号生成手段と、
を備えたことを特徴とする電流センサ。
【請求項２】
前記出力信号生成手段が、２つのスイッチを有するスイッチ回路網を備え、該スイッチ回路網の２つのスイッチを前記電源の切換周期に応じて、交互に閉状態とすることにより、前記双方の信号を合成して連続的な波形をなす出力信号を生成することを特徴とする請求項１に記載の電流センサ。
【請求項３】
前記出力信号生成手段が、前記双方の信号をそれぞれ半波整流するダイオードを備え、該ダイオードにより半波整流された信号を合成して連続的な波形をなす出力信号を生成することを特徴とする請求項１に記載の電流センサ。
【請求項４】
ホール素子を用いた電流センサであって、
ホール素子に極性を切り換えて電源を供給し、前記ホール素子から出力されるセンサ信号を抽出するセンサ信号抽出手段と、
切り換えられる電源の極性に対応して、前記センサ信号をサンプルホールドし、正の極性に対応した第１のサンプルホールド信号と負の極性に対応した第２のサンプルホールド信号とを生成するサンプルホールド回路と、
前記第１のサンプルホールド信号と第２のサンプルホールド信号とを加算し、オフセットを抽出するオフセット抽出手段と、
前記第１のサンプルホールド信号から前記オフセットを減じた第１の信号と前記第２のサンプルホールド信号を反転した信号から前記オフセットを減じた第２の信号とを合成して連続的な波形をなす出力信号を生成する出力信号生成手段と、
を備えたことを特徴とする電流センサ。
【請求項５】
前記出力信号生成手段が、２つのスイッチを有するスイッチ回路網を備え、該スイッチ回路網の２つのスイッチを前記電源の切換周期に応じて、交互に閉状態とすることにより、前記第１の信号と第２の信号とを合成して連続的な波形をなす出力信号を生成することを特徴とする請求項５に記載の電流センサ。
【請求項６】
ホール素子を用いた電流センサのオフセット除去方法であって、
ホール素子に極性を切り換えて電源を供給し、前記ホール素子から出力されるセンサ信号を抽出する第１のステップと、
該抽出したセンサ信号からオフセットを抽出する第２のステップと、
前記抽出したセンサ信号と該センサ信号を反転させた信号から前記オフセットを減じた双方の信号を合成して連続的な波形をなす出力信号を生成する第３のステップと、
を有することを特徴とする電流センサのオフセット除去方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホール素子を用いた電流センサおよび電流センサのオフセット除去方法に関する。
【背景技術】
【０００２】
磁気−電気変換機能を持つホール素子は、電気的絶縁を必要とする電流センサとして利用され、測定回路に比べて高電圧になる線路や各種電気機器のライン電流を検出するために、ギャップを有するコアを介してライン電流で発生する磁界の強さを電圧に変換して電流検出信号として取り出すものである。しかし、このホール素子には、部品較差、固体差等に伴う固有のオフセットが存在し、このオフセットは、さらに感度のバラツキや温度変化等の環境的な要因によって変化する特性を有している。
【０００３】
そのため、こうしたオフセットを除去する方法として、ホール素子の出力を予め測定し、オフセットレベルが規定値に合うように予めトリミングを行い調整する方法がある。しかしながら、この方法は、応答速度が速いという利点を有するものの、径時変化にともなう特性の劣化や環境温度の変化等の要因によって、一度調整したオフセット値がずれてしまうという問題がある。
【０００４】
そのため、上記の問題に対応するために、動的にホール素子のオフセットを除去する方法として、ホール素子に印加する駆動電圧の極性を切り替えて、出力された信号の差分値を得ることにより、ホール素子のオフセットを除去する方法が知られている（例えば、特許文献１参照。）。
【特許文献１】特開２００５−３００３０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された方法では、電源の極性を切り替えるための時間や出力信号が安定するまでの時間、演算に必要な時間等が制約となり、電源の極性を切り替える周波数を上げることに限界があったために、応答性が悪いという問題があった。
【０００６】
そこで、本発明は、上述の課題に鑑みてなされたものであり、応答性に優れた動的なオフセット除去を可能とする電流センサおよび電流センサのオフセット除去方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記の課題を解決するために以下の事項を提案している。
（１）本発明は、ホール素子を用いた電流センサであって、ホール素子に極性を切り換えて電源を供給し、前記ホール素子から出力されるセンサ信号を抽出するセンサ信号抽出手段と、前記センサ信号を前記切り換えられる電源の極性に対応して、サンプルホールドするサンプルホールド手段と、該サンプルホールド手段により得られる正の極性に対応したサンプルホールド信号と負の極性に対応したサンプルホールド信号とを加算してオフセットを抽出するオフセット抽出手段と、前記センサ信号抽出手段から抽出した前記センサ信号と該センサ信号を反転させた信号から前記オフセット抽出手段において抽出されたオフセットを減じた双方の信号を合成して連続的な波形をなす出力信号を生成する出力信号生成手段と、を備えたことを特徴とする電流センサを提案している。
【０００８】
この発明によれば、サンプルホールド手段により得られる正の極性に対応したサンプルホールド信号と負の極性に対応したサンプルホールド信号とを加算してオフセットを抽出するとともに、センサ信号と、このセンサ信号を反転させた信号からオフセットを減じた双方の信号を合成して連続的な波形をなす出力信号を生成する。したがって、センサ信号から抽出されたオフセットによりセンサ信号およびこのセンサ信号を反転させた信号のオフセットを除去するとともに、これらオフセットを除去した信号を組み立てなおして合成することにより、サンプルホールド回路を利用した場合の応答遅れを緩和することができる。
【０００９】
（２）本発明は、（１）の電流センサについて、前記出力信号生成手段が、２つのスイッチを有するスイッチ回路網（例えば、図１のスイッチ回路網１１に相当）を備え、該スイッチ回路網の２つのスイッチを前記電源の切換周期に応じて、交互に閉状態とすることにより、前記双方の信号を合成して連続的な波形をなす出力信号を生成することを特徴とする電流センサを提案している。
【００１０】
この発明によれば、スイッチ回路網の２つのスイッチを電源の切換周期に応じて、交互に閉状態とすることにより、双方の信号を合成する。すなわち、電源の切換周期に応じて、双方の信号を部分的につなぎ合わせることにより、出力信号を生成する。したがって、スイッチを用いた簡易な構成でオフセットを除去しつつ、サンプルホールド回路を利用した場合の応答遅れの影響を緩和した出力信号を得ることができる。
【００１１】
（３）本発明は、（１）の電流センサについて、前記出力信号生成手段が、前記双方の信号をそれぞれ半波整流するダイオード（例えば、図２のダイオードアレー２０に相当）を備え、該ダイオードにより半波整流された信号を合成して連続的な波形をなす出力信号を生成することを特徴とする電流センサを提案している。
【００１２】
この発明によれば、双方の信号をダイオードにより半波整流し、この半波整流した信号を加算して出力信号を生成する。したがって、複雑な制御を行うことなく、ダイオードを用いた簡易な構成でオフセットを除去しつつ、サンプルホールド回路を利用した場合の応答遅れの影響を緩和した出力信号を得ることができる。
【００１３】
（４）本発明は、ホール素子を用いた電流センサであって、ホール素子に極性を切り換えて電源を供給し、前記ホール素子から出力されるセンサ信号を抽出するセンサ信号抽出手段と、切り換えられる電源の極性に対応して、前記センサ信号をサンプルホールドし、正の極性に対応した第１のサンプルホールド信号と負の極性に対応した第２のサンプルホールド信号とを生成するサンプルホールド回路と、前記第１のサンプルホールド信号と第２のサンプルホールド信号とを加算し、オフセットを抽出するオフセット抽出手段と、前記第１のサンプルホールド信号から前記オフセットを減じた第１の信号と前記第２のサンプルホールド信号を反転した信号から前記オフセットを減じた第２の信号とを合成して連続的な波形をなす出力信号を生成する出力信号生成手段と、を備えたことを特徴とする電流センサを提案している。
【００１４】
この発明によれば、正の極性に対応した第１のサンプルホールド信号と負の極性に対応した第２のサンプルホールド信号とを加算し、オフセットを抽出するとともに、第１のサンプルホールド信号からオフセットを減じた第１の信号と第２のサンプルホールド信号を反転した信号からオフセットを減じた第２の信号とを合成して連続的な波形をなす出力信号を生成する。したがって、第１の信号と第２の信号からオフセットを除去するとともに、これらオフセットを除去した信号を組み立てなおして合成することにより、サンプルホールド回路を利用した場合の応答遅れを緩和することができる。
【００１５】
（５）本発明は、（４）の電流センサについて、前記出力信号生成手段が、２つのスイッチを有するスイッチ回路網（例えば、図４のスイッチ回路網１１に相当）を備え、該スイッチ回路網の２つのスイッチを前記電源の切換周期に応じて、交互に閉状態とすることにより、前記第１の信号と第２の信号とを合成して連続的な波形をなす出力信号を生成することを特徴とする電流センサを提案している。
【００１６】
この発明によれば、スイッチ回路網の２つのスイッチを電源の切換周期に応じて、交互に閉状態とすることにより、双方の信号を合成する。すなわち、電源の切換周期に応じて、双方の信号を部分的につなぎ合わせることにより、出力信号を生成する。したがって、スイッチを用いた簡易な構成でオフセットを除去しつつ、サンプルホールド回路を利用した場合の応答遅れの影響を緩和した出力信号を得ることができる。
【００１７】
（６）本発明は、ホール素子を用いた電流センサのオフセット除去方法であって、ホール素子に極性を切り換えて電源を供給し、前記ホール素子から出力されるセンサ信号を抽出する第１のステップ（例えば、図６のステップＳ１０１に相当）と、該抽出したセンサ信号からオフセットを抽出する第２のステップ（例えば、図６のステップＳ１０２に相当）と、前記抽出したセンサ信号と該センサ信号を反転させた信号から前記オフセットを減じた双方の信号を合成して連続的な波形をなす出力信号を生成する第３のステップ（例えば、図６のステップＳ１０３、Ｓ１０４に相当）と、を有することを特徴とする電流センサのオフセット除去方法を提案している。
【００１８】
この発明によれば、ホール素子に極性を切り換えて電源を供給し、ホール素子から出力されるセンサ信号を抽出し、抽出したセンサ信号からオフセットを抽出する。そして、抽出したセンサ信号とこのセンサ信号を反転させた信号からオフセットを減じた双方の信号を合成して連続的な波形をなす出力信号を生成する。したがって、（１）と同様の作用が期待できる。
【発明の効果】
【００１９】
本発明によれば、ホール素子のオフセット除去に関して、サンプルホールド回路を利用した場合の応答遅れの影響を緩和しつつ、動的なオフセット除去を簡易な構成で実現できるという効果がある。また、従来の方式のように、順方向のセンサ出力と逆方向のセンサ出力とが揃わなくても、順方向のセンサ出力とオフセットあるいは逆方向のセンサ出力とオフセットにより出力信号を得ることができるため、従来の半分の周期で出力信号を得ることができ、これにより、応答特性を改善することができるという効果がある。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態について、図面を用いて、詳細に説明する。
なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００２１】
＜第１の実施形態＞
図１は、本実施形態に係る電流センサの回路構成を示している。
図１に示すように、スイッチ回路網２は、４つのスイッチＳａ、Ｓｂ、Ｓｃ、Ｓｄからなっている。スイッチＳａは、一端が定電流源１に、他端がホール素子３の電流端子３ａに接続され、スイッチＳｂは、一端がグランドに、他端がホール素子３の電流端子３ａに接続され、スイッチＳｃは、一端が定電流源１に、他端がホール素子３の電流端子３ｂに接続され、スイッチＳｄは、一端がグランドに、他端がホール素子３の電流端子３ｂに接続されている。
【００２２】
ホール素子３は、例えば、十字形をなし、相対向する電流端子３ａ、３ｂと相対向するホール端子３ｃ、３ｄの４つの端子が設けられ、ホール端子３ｃは、差動増幅器４の正端子に、ホール端子３ｄは、差動増幅器４の負端子に接続されている。また、差動増幅器４の出力端子は、サンプルホールド回路５、６に接続されている。
【００２３】
サンプルホールド回路５の出力端子およびサンプルホールド回路６の出力端子は、加算器７に接続され、加算器７の出力は、除算器を介して、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）８に接続されている。また、ＬＰＦ８の出力端子は、減算器９のマイナス端子および減算器１０のプラス端子に接続されている。
【００２４】
また、減算器９のプラス端子および減算器１０のマイナス端子には、差動増幅器４の出力端子が接続され、減算器９の出力端子は、スイッチ回路網１１内のスイッチＳｅに、減算器１０の出力端子は、スイッチ回路網１１内のスイッチＳｆに接続されている。スイッチＳｅおよびスイッチＳｆの他端ともに、ＬＰＦ１２に接続され、ＬＰＦ１２の出力は、電流センサのセンサ信号出力端子に接続されている。
【００２５】
ここで、定電流源１は、一定の電流を供給する電源であり、スイッチ回路網２は、図示しない制御部により、定電流源１から供給される電流の極性を切り替えてホール素子３に供給する。ホール素子３は、磁気を電気信号に変換する素子であり、差動増幅器４は、入力される信号の差分を増幅して出力する増幅器である。また、サンプルホールド回路５、６は、入力信号を所定のサンプリング周波数でサンプリングし、サンプリングした値を一時的に保持する回路であり、スイッチ回路網１１は、入力される２つ信号を電源の極性切り換え周期に応じて、通過および遮断することにより、入力される２つ信号を合成して出力信号を生成する。また、ＬＰＦ８は、サンプルホールド回路５、６から抽出したオフセットを平滑化して安定させる機能を有し、ＬＰＦ１２は、スイッチ回路網１１で合成された信号から、電源の極性切り換えに伴う高周波ノイズを除去して滑らかな出力信号を生成する。なお、差動増幅器４のゲインについては、適切なゲインに設定されているものとする。
【００２６】
次に、図１、図５および図６を用いて、本実施形態に係る電流センサの動作について説明する。
まず、ホール素子３にリファレンス信号として、図５（１）に示す信号を入力する。スイッチ回路網２は、図示しない制御部のコントロールにより、所定の周期で、定電流源１からの電流の極性を切り替えてホール素子３の電流端子３ａ、３ｂに電流を供給する。ホール素子３は、供給される電流の極性に応じた出力信号（ＨＥ＋、ＨＥ−）をホール端子３ｃ、３ｄから差動増幅器４に出力する。
【００２７】
差動増幅器４は、ホール素子３からの出力信号（ＨＥ＋、ＨＥ−）に応じて、図５（２）に示すような信号（ＨＥＳｉｇ）を出力する（図６のステップＳ１０１）。ここで、図５（２）において、実線で示された信号波形は、供給された電流が正極性のときのものであり、一点鎖線で示された信号波形は、供給された電流が負極性のときのものである。
【００２８】
次に、差動増幅器４から出力された信号は、ホール素子３に供給される電流の極性に応じて、サンプルホールド回路５または６に入力される。すなわち、図５（２）に示す実線部分の信号は、サンプルホールド回路５に、図５（２）に示す一点鎖線の部分の信号は、サンプルホールド回路６に入力される。
【００２９】
サンプルホールド回路５および６では、入力した信号を所定のサンプリング周期でサンプリングし、その値をホールドする。そして、サンプルホールド回路５および６から出力された信号（ＨＥＳｉｇ＋、ｎＨＥＳｉｇ）は、加算器７に入力され、２倍の値を有するオフセット（２ＨＥｏｆ）が抽出される。この２倍の値を有するオフセット（２ＨＥｏｆ）は、除算器により１／２の値のオフセット（ＨＥｏｆ）とされ、ＬＰＦ８に入力される。そして、ＬＰＦ８の出力からは、図５（３）に示すようなオフセットが抽出され（図６のステップＳ１０２）、このオフセットは、減算器９のマイナス端子および減算器１０のプラス端子に供給される。
【００３０】
一方、差動増幅器４から出力された信号（ＨＥＳｉｇ）は、減算器９のプラス端子および減算器１０のマイナス端子に供給される。そして、減算器９の出力端子からは、図５（４）に示すように、差動増幅器４から出力された信号に対して、ＬＰＦ８から出力されるオフセットを減じた信号が出力され、減算器１０の出力端子からは、図５（５）に示すように、差動増幅器４から出力された信号（ＨＥＳｉｇ）を反転した信号に対して、ＬＰＦ８から出力されるオフセットを減じた信号が出力される。
【００３１】
減算器９の出力信号は、スイッチ回路網１１のスイッチＳｅに供給され、減算器１０の出力信号は、スイッチ回路網１１のスイッチＳｆに供給される。ここで、スイッチＳｅは、定電流源１を正の極性あるいは負の極性に切り換えるスイッチ回路網２の切り換え周期のうち、例えば、正の極性に切り換えられているタイミングで閉状態となり、スイッチＳｆは、負の極性に切り換えられているタイミングで閉状態となる。これにより、電源の切換周期に応じて、図５（４）および図５（５）に示す信号を部分的につなぎ合わせた合成信号が得られる。得られた合成信号は、ＬＰＦ１２を介して、図５（６）に示す信号として出力される。
【００３２】
したがって、本実施形態によれば、センサ信号から抽出されたオフセットによりセンサ信号およびこのセンサ信号を反転させた信号のオフセットを除去するとともに、これらオフセットを除去した信号を組み立てなおして合成することにより、サンプルホールド回路を利用した場合の応答遅れを緩和することができる。
【００３３】
＜第１の実施形態の変形例＞
図２は、第１の実施形態の変形例に係る電流センサの回路構成を示している。
第１の実施形態との相違点は、第１の実施形態に係るスイッチ回路網１１をダイオードＤ１、ダイオードＤ２からなるダイオードアレーに置き換えた点にある。なお、差動増幅器４のゲインについては、適切なゲインに設定されているものとする。
【００３４】
本変形例によれば、ダイオードＤ１およびダイオードＤ２を設けることにより、ダイオードＤ１のカソード側からは、減算器９の出力の半波波形が得られ、ダイオードＤ２のカソード側からは、減算器１０の出力の半波波形が得られる。そして、ダイオードＤ１とダイオードＤ２のカソード側をともに接続することにより、減算器９の出力の半波波形と減算器１０の出力の半波波形とを合成した信号を得ることができる。したがって、複雑な制御を行うことなく、簡易な構成でオフセットを除去した信号を組み立てなおして合成することができる。なお、上記ダイオードは、単一の素子としては、閾値Ｖｆを有するため、例えば、オペアンプによって構成する理想ダイオードを用いた方がよい。
【００３５】
＜第２の実施形態＞
図３は、本実施形態に係る電流センサの回路構成を示している。
なお、第１の実施形態と同一の符号を付す構成要素については、同一の機能を有するものであるため、詳細な説明は省略する。また、差動増幅器４のゲインについては、適切なゲインに設定されているものとする。
【００３６】
図３に示すように、本実施形態に係る電流センサの回路構成は、第１の実施形態に係る電流センサの回路構成における減算器９および減算器１０に代わって、マイナス端子にＬＰＦ８からのオフセットを入力し、プラス端子に差動増幅器４からの出力信号を入力する減算器１３と、入力した信号波形を反転させる反転器１４とを設けた構成となっている。
【００３７】
本実施形態の電流センサでは、減算器１３により、差動増幅器４からの出力信号に含まれるオフセットを除去し、スイッチ回路網１１にこのオフセットを除去した信号と、反転器１４によりオフセットを除去した信号を反転した信号を入力し、第１の実施形態と同様の手法により合成された出力信号を生成する。
【００３８】
したがって、本実施形態によれば、センサ信号から抽出されたオフセットによりセンサ信号のオフセットを除去するとともに、オフセットが除去されたセンサ信号とオフセットが除去されたセンサ信号を反転した信号から信号を組み立てなおして合成することにより、サンプルホールド回路を利用した場合の応答遅れを緩和することができる。
【００３９】
＜第３の実施形態＞
図４は、本実施形態に係る電流センサの回路構成を示している。
なお、第１の実施形態および第２の実施形態と同一の符号を付す構成要素については、同一の機能を有するものであるため、詳細な説明は省略する。また、差動増幅器４のゲインについては、適切なゲインに設定されているものとする。
【００４０】
図４に示すように、スイッチ回路網２のスイッチＳａは、一端が定電流源１に、他端がホール素子３の電流端子３ａに接続され、スイッチＳｂは、一端がグランドに、他端がホール素子３の電流端子３ａに接続され、スイッチＳｃは、一端が定電流源１に、他端がホール素子３の電流端子３ｂに接続され、スイッチＳｄは、一端がグランドに、他端がホール素子３の電流端子３ｂに接続されている。
【００４１】
ホール素子３のホール端子３ｃは、差動増幅器４の正端子に、ホール端子３ｄは、差動増幅器４の負端子に接続されている。また、差動増幅器４の出力端子は、サンプルホールド回路５、６に接続されている。
【００４２】
サンプルホールド回路５の出力端子およびサンプルホールド回路６の出力端子は、加算器７に接続され、加算器７の出力は、除算器を介して、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）８に接続されている。また、ＬＰＦ８の出力端子は、減算器９のマイナス端子および減算器１０のプラス端子に接続されている。
【００４３】
また、サンプルホールド回路５の出力端子は、減算器９のプラス端子に接続され、サンプルホールド回路６の出力端子は、減算器１０のマイナス端子に接続されている。減算器９の出力端子は、スイッチ回路網１１内のスイッチＳｅに、減算器１０の出力端子は、スイッチ回路網１１内のスイッチＳｆに接続されている。スイッチＳｅおよびスイッチＳｆの他端ともに、ＬＰＦ１２に接続され、ＬＰＦ１２の出力は、電流センサの出力端子に接続されている。
【００４４】
サンプルホールド回路５の出力信号（ＨＥＳｉｇ＋）は、図５（７）に示す信号であり、サンプルホールド回路６の出力信号（ｎＨＥＳｉｇ）は、図５（８）に示す信号である。これらの信号を加算器７で加算することによってオフセット（２ＨＥｏｆ）が抽出される。この抽出したオフセットは、除算器、ＬＰＦ８を介して、減算器９のマイナス端子および減算器１０のプラス端子に供給される。
【００４５】
サンプルホールド回路５からの出力信号（ＨＥＳｉｇ＋）およびＬＰＦ８からのオフセットが入力された減算器９からは、図５（９）に示すような信号が出力され、サンプルホールド回路６からの出力信号（ｎＨＥＳｉｇ）およびＬＰＦ８からのオフセットが入力された減算器１０からは、図５（１０）に示すような信号が出力され、これらの信号がそれぞれ、スイッチ回路網１１のスイッチＳｅ、スイッチＳｆに入力される。
【００４６】
ここで、スイッチＳｅは、定電流源１を正の極性あるいは負の極性に切り換えるスイッチ回路網２の切り換え周期のうち、例えば、正の極性に切り換えられているタイミングで閉状態となり、スイッチＳｆは、例えば、負の極性に切り換えられているタイミングで閉状態となる。これにより、電源の切換周期に応じて、図５（９）および図５（１０）に示す信号を部分的につなぎ合わせた合成信号が得られる。得られた合成信号は、ＬＰＦ１２を介して、図５（６）に示す信号として出力される。
【００４７】
したがって、本実施形態によれば、センサ信号から抽出されたオフセットによりサンプルホールド回路の２つの出力信号のオフセットを除去するとともに、これらオフセットを除去した信号を組み立てなおして合成することにより、サンプルホールド回路を利用した場合の応答遅れを緩和することができる。
【００４８】
以上、この発明の実施形態につき、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。例えば、上述の実施形態においては、ホール素子に供給する電源の極性を切り換えることにより、オフセットの除去（チョッパスタビライゼーション）とオフセットの検出を行う手法について説明したが、シリコンのホール素子の場合には、素子の製造工程において生じる歪みやパッケージに対する応力等の影響によりピエゾ抵抗効果が生じ、これにより生じるオフセットの方が大きいという特徴がある。そのため、シリコンのホール素子の場合には、ホール素子に印加する電源と信号出力端子の関係を９０度回転させて、得られた出力信号によりオフセットの除去（チョッパスタビライゼーション）やオフセットの検出を行うことが望ましい。
【図面の簡単な説明】
【００４９】
【図１】本発明の第１の実施形態に係る電流センサの回路構成を示す図である。
【図２】本発明の第１の実施形態の変形例に係る電流センサの回路構成を示す図である。
【図３】本発明の第２の実施形態に係る電流センサの回路構成を示す図である。
【図４】本発明の第３の実施形態に係る電流センサの回路構成を示す図である。
【図５】回路各部の波形を示す図である。
【図６】本発明の第１の実施形態に係る電流センサの動作を示す図である。
【符号の説明】
【００５０】
１・・・定電流源、２、１１・・・スイッチ回路網、３・・・ホール素子、４・・・差動増幅器、５、６・・・サンプルホールド回路、７・・・加算器、８、１２・・・ＬＰＦ（ローパスフィルタ）、９、１０、１３、１５、１６・・・減算器、１４・・・反転器、２０・・・ダイオードアレー
【図１】
2008164298.tif 000003
【図２】
2008164298.tif 000004
【図３】
2008164298.tif 000005
【図４】
2008164298.tif 000006
【図５】
2008164298.tif 000007
【図６】
2008164298.tif 000008