(57)【要約】【課題】共通電極への共通電位の供給を十分に確保するとともに、画素の開口率を向上して明るい表示を得ることができるＦＦＳ方式の液晶表示装置を提供する。【解決手段】画素電極２１は第１層透明電極で形成され、絶縁膜２２を間に挟んでその上層に、第２層透明電極からなる共通電極２３Ａが形成される。そして、上層の共通電極２３Ａに複数のスリットＳが設けられる。共通電極２３Ａは表示領域７０の全ての画素に跨っている。共通電極２３Ａの端部は、表示領域７０の外に配置され、共通電位Ｖｃｏｍを供給する外周共通電位ライン５０に接続されている。従来例のような共通電極補助ライン１５、パッド電極１９は設けられていない。【選択図】図１
2008032899.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上の表示領域に配置された複数の画素と、
前記表示領域の外周に配置され、共通電位が供給された外周共通電位ラインと、を備え、
各画素は、画素電極と、この画素電極上に絶縁膜を介して配置され、複数のスリットを有し、複数の画素に跨って配置された共通電極とを備え、
前記共通電極の端部が前記外周共通電位ラインに接続されたことを特徴とする液晶表示装置。
【請求項２】
基板と、
前記基板上の表示領域に配置された複数の画素と、
前記表示領域の外周に配置され、共通電位が供給された外周共通電位ラインと、を備え、
各画素は、複数の画素に跨って配置された共通電極と、この共通電極上に絶縁膜を介して配置され、複数のスリットを有する画素電極とを備え、
前記共通電極の端部が前記外周共通電位ラインに接続されたことを特徴とする液晶表示装置。
【請求項３】
前記外周共通電位ラインは前記スリットの長手方向に垂直に配置されていることを特徴とする請求項１、２に記載の液晶表示装置。
【請求項４】
前記外周共通電位ラインは表示領域を囲んでおり、前記表示領域と前記外周共通電位ラインとの間のスペースに、前記画素に表示信号を供給する表示信号ラインの制御回路、又は前記画素にゲート信号を供給するゲートラインの制御回路を配置したことを特徴とする請求項１、２に記載の液晶表示装置。
【請求項５】
前記外周共通電位ラインは前記画素に表示信号を供給する表示信号ラインと同じ層であることを特徴とする請求項１、２に記載の液晶表示装置。
【請求項６】
前記画素電極に画素選択用の薄膜トランジスタが接続されていることを特徴とする請求項１、２に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、画素電極と共通電極との間に生じる横方向電界によって液晶分子の配向方向が制御される液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置の広視野角化を図る手段の一つとして、同一基板上の電極間に横方向の電界を発生させ、この電界により液晶分子を基板に平行な面内で回転させることで光スイッチング機能を持たせる方式が開発されている。この技術の例としては、インプレイン・スイッチング（In-plane Switching，以降、「ＩＰＳ」と略称する）方式や、ＩＰＳ方式を改良したフリンジフィールド・スイッチング（Fringe-Field Switching，以降、「ＦＦＳ」と略称する）方式が知られている。
【０００３】
ＦＦＳ方式の液晶表示装置の製造工程について図面を参照して説明する。図１８乃至図２０は、ＦＦＳ方式の液晶表示装置の一画素の製造工程を示す図であり、各図の（ａ）図は表示領域の一部の平面図であり、（ｂ）図は（ａ）図のＡ−Ａ線に沿った断面図である。実際の液晶表示装置の表示領域においては、多数の画素がマトリクスに配置されているが、これらの図では３画素のみを示している。
【０００４】
図１８に示すように、ガラス基板等からなるＴＦＴ基板１０上に、シリコン酸化膜（SiO2膜）もしくはシリコン窒化膜（SiNx膜）からなるバッファ層１１、アモルファスシリコン層がＣＶＤにより連続成膜される。このアモルファスシリコン層はエキシマレーザー・アニールにより結晶化されてポリシリコン層となる。このポリシリコン層がＵ字状にパターニングされて薄膜トランジスタ１（以下、ＴＦＴ１という）の能動層１２が形成される。
【０００５】
その後、能動層１２を覆ってゲート絶縁膜１３が成膜される。能動層１２と重畳したゲート絶縁膜１３上にはクロム、モリブデン等からなるゲートライン１４が形成される。ゲートライン１４は能動層１２と２箇所で交差し、行方向に延びている。ゲートライン１４にはＴＦＴ１のオンオフを制御するゲート信号が印加される。一方、ゲートライン１４と平行に、ゲートライン１４と同一材料からなり共通電位Ｖｃｏｍを供給するための共通電極補助ライン１５が形成される。
【０００６】
次に、ＴＦＴ１及び共通電極補助ライン１５を覆う層間絶縁膜１６が形成される。そして、層間絶縁膜１６に能動層１２のソース領域１２ｓ、ドレイン領域１２ｄをそれぞれ露出するコンタクトホールＣＨ１、ＣＨ２が形成される。また、層間絶縁膜１６には共通電極補助ライン１５を露出するコンタクトホールＣＨ３が形成される。
【０００７】
そして、コンタクトホールＣＨ１を通してソース領域１２ｓと接続されたソース電極１７、コンタクトホールＣＨ２を通してドレイン領域１２ｄと接続された表示信号ライン１８が形成され、共通電極補助ライン１５と接続されたパッド電極１９が形成されている。
ソース電極１７、表示信号ライン１８、パッド電極１９は、アルミニウムもしくはアルミニウム合金を含む金属等からなる。次に、全面に平坦化膜２０が形成される。平坦化膜２０には、ソース電極１７、パッド電極１９をそれぞれ露出するコンタクトホールＣＨ４、ＣＨ５が形成される。
【０００８】
そして、図１９に示すように、コンタクトホールＣＨ４を通してソース電極１７に接続され、平坦化膜２０上に延びる画素電極２１が形成される。画素電極２１は、ＩＴＯ等の第１層透明電極からなり、表示信号ライン１８からの表示信号ＶｓｉｇがＴＦＴ１を通して印加される。
【０００９】
その後、図２０に示すように、画素電極２１を覆う絶縁膜２２が形成される。また、絶縁膜２２をエッチングしてパッド電極１９を露出するコンタクトホールＣＨ６が形成される。そして、画素電極２１上に絶縁膜２２を介して、複数のスリットＳを有した共通電極２３が形成される。共通電極２３は、ＩＴＯ等の第２層透明電極からなり、コンタクトホールＣＨ６を通してパッド電極１９と接続される。
【００１０】
また、ＴＦＴ基板１０と対向して、ガラス基板等からなる対向基板３０が配置されている。対向基板３０には、偏光板３１が貼り付けられる。また、ＴＦＴ基板１０の裏面にも偏光板３２が貼り付けられる。偏光板３１，３２は、各偏光板の偏光軸が互いに直交する関係を以って配置されている。そして、ＴＦＴ基板１０と対向基板３０との間には、液晶４０が封入される。
【００１１】
上記液晶表示装置では、画素電極２１に表示電圧が印加されない状態（無電圧状態）では、液晶４０の液晶分子の長軸の平均的な配向方向（以降、単に「配向方向」と略称する）が偏光板３２の偏光軸と平行な傾きとなる。このとき、液晶４０を透過する直線偏光は、その偏光軸が偏光板３１の偏光軸と直交するため、偏光板３１から出射されない。即ち表示状態は黒表示となる。
【００１２】
一方、画素電極２１に表示電圧が印加されると、画素電極２１からスリットＳを通して共通電極２３へ向かう横方向電界が生じる。この電界は平面的に見ると、スリットＳの長手方向に垂直な電界であり、液晶分子の配向方向はその電界の電気力線に沿うようにして回転する。このとき、液晶４０に入射した直線偏光は複屈折により楕円偏光となるが、偏光板３１を透過する直線偏光成分を有することになり、この場合の表示状態は白表示となる。なお、ＦＦＳ方式の液晶表示装置については特許文献１、２に記載されている。
【特許文献１】特開２００１−１８３６８５号公報
【特許文献２】特開２００２−２９６６１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
一般に、電気抵抗の影響により共通電極２３への共通電位Ｖｃｏｍの供給が不十分であると液晶４０に印加される電圧が減少してコントラストの低下等の表示品位の劣化が生じる。共通電極２３はＩＴＯ等の透明電極で形成され、通常の金属よりシート抵抗が高いため、表示不良が生じやすく、特に液晶パネルのサイズが大きくなるとこの問題は顕著になる。そこで、従来の液晶表示装置においては、共通電極２３への共通電位Ｖｃｏｍの供給を十分に行うために、表示領域内に共通電位Ｖｃｏｍの供給する共通電極補助ライン１５を配設し、画素毎に共通電極２３と共通電極補助ライン１５とを接続していた。
【００１４】
しかしながら、表示領域内に共通電極補助ライン１５を設けると、その配線部分が遮光領域となって画素の開口率が低下するという問題があった。そこで、本発明は、共通電極への共通電位の供給を十分に確保するとともに、画素の開口率を向上して明るい表示を得ることができる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の液晶表示装置は、基板と、前記基板上の表示領域に配置された複数の画素と、前記表示領域の外周に配置され、共通電位が供給された外周共通電位ラインと、を備え、各画素は、画素電極と、この画素電極上に絶縁膜を介して配置され、複数のスリットを有し、複数の画素に跨って配置された共通電極とを備え、前記共通電極の端部が前記外周共通電位ラインに接続されたことを特徴とする。
【発明の効果】
【００１６】
本発明の液晶表示装置によれば、表示領域の外周に配置された外周共通電位ラインから表示電極に共通電位が供給されるので、表示領域内の共通電極補助ラインを削除して画素の開口率を向上させることができる。また、共通電極を複数の画素に跨って配置して外周共通電位ラインと接続したので、共通電極への共通電位の供給を低抵抗で十分に行うことができる。
【発明を実施するための最良の形態】
【００１７】
第１の実施の形態
本発明の第１の実施の形態について図面を参照しながら説明する。図１は液晶表示装置の表示領域の一部の平面図であり、図２は図１のＸ１−Ｘ１線に沿った断面図である。実際の液晶表示装置の表示領域７０においては、多数の画素がマトリクスに配置されているが、これらの図では３画素のみを示している。
【００１８】
画素電極２１は第１層透明電極で形成され、絶縁膜２２を間に挟んでその上層に、第２層透明電極からなる共通電極２３Ａが形成される。そして、上層の共通電極２３Ａに複数のスリットＳが設けられる。以上の点は従来例（図２０を参照）と同じであるが、本実施の形態においては、共通電極２３Ａは表示領域７０の全ての画素に跨っている。共通電極２３Ａの端部は、表示領域７０の外周に配置され、共通電位Ｖｃｏｍを供給する外周共通電位ライン５０に接続されている。
【００１９】
その接続断面構造は、図２に示すように、外周共通電位ライン５０は表示信号ライン１８等と同じ層で形成されており、アルミニウムもしくはアルミニウム合金を含む金属等からなる。外周共通電位ライン５０は層間絶縁膜１６上に形成され、その上層の平坦化膜２０及び絶縁膜２２に形成されたコンタクトホールＣＨ７を通して、上層の共通電極２３Ａが外周共通電位ライン５０に接続されている。外周共通電位ライン５０は、ＴＦＴ基板１０上の不図示の端子に接続され、その端子を介して、ＴＦＴ基板１０の外部のＩＣ等から共通電位Ｖｃｏｍが供給される。
【００２０】
また、本実施の形態の液晶表示装置によれば、従来例のような共通電極補助ライン１５、パッド電極１９は設けられていない。そのため、画素の開口率が向上する。また、共通電極２３Ａは表示領域７０の全ての画素に跨るように一体化されており、その端部を外周共通電位ライン５０に接続したので、共通電極２３Ａに共通電位Ｖｃｏｍを低抵抗で十分に供給することができる。
【００２１】
外周共通電位ライン５０は、図３のレイアウト例では矩形の表示領域７０の１辺に沿って、表示領域７０の外周に配置されている。共通電極２３Ａにさらに低抵抗で共通電位Ｖｃｏｍを供給するためには、図４のレイアウト例のように、外周共通電位ライン５０を対向する２辺に沿って配置し、それぞれの辺の外周共通電位ライン５０と共通電極２３Ａの端部とを接続することが好ましい。この場合、図５のレイアウト例のように、外周共通電位ライン５０を隣接する２辺に沿って配置してもよい。
【００２２】
共通電極２３Ａにさらに低抵抗で共通電位Ｖｃｏｍを供給するためには、図６のレイアウト例のように、３辺に沿って配置し、あるいは、図７のように４辺に沿って配置し、それぞれの辺の外周共通電位ライン５０と共通電極２３Ａの端部とを接続することが好ましい。
【００２３】
しかしながら、図７のように表示領域７０を外周共通電位ライン５０で取り囲むレイアウトでは、ゲートライン１４と表示信号ライン１８を外周共通電位ライン５０の外に取り出す必要がある。これは、ゲートライン１４と表示信号ライン１８をそれぞれ信号源に接続するためである。
【００２４】
すると、外周共通電位ライン５０と表示信号ライン１８とが同じ層である場合には、図中の破線で囲んだ部分のように、外周共通電位ライン５０と表示信号ライン１８の交差部において短絡を防止するために、どちらかのラインの層を部分的に変更してブリッジを形成する必要がある。例えば、交差部では表示信号ライン１８をゲートライン１４と同じ層に変更することになる。ゲートライン１４については、外周共通電位ライン５０と異なる層であるから、外周共通電位ライン５０と交差させている。
【００２５】
そのようなブリッジや交差を避けるためには、図８のように、信号源となる回路を外周共通電位ライン５０で囲まれたスペースに配置すればよい。すなわち、表示信号ライン１８に表示信号を供給する表示信号ライン制御回路６１、ゲートライン１４にゲート信号を供給するゲートライン制御回路６２を表示領域７０と外周共通電位ライン５０との間のスペースに配置する。
【００２６】
第２の実施の形態
本発明の第２の実施の形態について図面を参照しながら説明する。図９は液晶表示装置の表示領域の一部の平面図であり、図１０は図９のＸ２−Ｘ２線に沿った断面図である。また、図１１は図９のＹ１―Ｙ１線に沿った断面図である。実際の液晶表示装置の表示領域においては、多数の画素がマトリクスに配置されているが、これらの図では３画素のみを示している。
【００２７】
本実施の形態は、第１の実施の形態の画素電極２１と共通電極２３Ａの上下の配置関係を逆転させたものであり、共通電極２３Ｂが第１層透明電極で形成され、絶縁膜２２を間に挟んでその上層に、画素電極２１Ｂが第２層透明電極で形成される。そして、上層の画素電極２１Ｂに複数のスリットＳが設けられる。
【００２８】
このような画素の構成においても、画素電極２１Ｂと共通電極２３Ｂの間に横方向電界を生じさせて液晶分子の配向方向を制御することで広視野角の液晶表示を得ることができる。
【００２９】
画素電極２１Ｂは画素毎に分断され、各画素のＴＦＴ１のソース電極１７に接続されている。共通電極２３Ｂは第１の実施の形態と同様に、表示領域７０の全ての画素に跨っている。共通電極２３Ａの端部は、表示領域７０の外周に配置され、共通電位Ｖｃｏｍを供給する外周共通電位ライン５０に接続されている。
【００３０】
その接続断面構造は、図１０に示すように、外周共通電位ライン５０は表示信号ライン１８等と同じ層で形成されており、アルミニウムもしくはアルミニウム合金を含む金属等からなる。外周共通電位ライン５０は層間絶縁膜１６上に形成され、その上層の平坦化膜２０に形成されたコンタクトホールＣＨ８を通して、共通電極２３Ｂが外周共通電位ライン５０に接続されている。外周共通電位ライン５０は、ＴＦＴ基板１０上の不図示の端子に接続され、その端子を介して、ＴＦＴ基板１０の外部のＩＣ等から共通電位Ｖｃｏｍが供給される。
【００３１】
その他の構成については、第１の実施の形態と全く同じである。すなわち、外周共通電位ライン５０、共通電極２３Ｂのレイアウトは図３〜図８のレイアウトを適用することができ、同様の効果を得ることができる。
【００３２】
第３の実施の形態      
本発明の第３の実施の形態について図面を参照しながら説明する。第１、第２の実施の形態においては、画素内のＴＦＴ１は能動層がポリシリコンで形成されたポリシリコンＴＦＴであるが、本実施の形態ではその代わりに、能動層がアモルファスシリコンで形成されたアモルファスシリコンＴＦＴ（以下、ａＳｉ−ＴＦＴという）が用いられている。
【００３３】
図１２はこの液晶表示装置の表示領域の一部の平面図であり、図１３は図１２のＸ３−Ｘ３線に沿った断面図である。また、図１４は図１２のＹ２―Ｙ２線に沿った断面図である。実際の液晶表示装置の表示領域においては、多数の画素がマトリクスに配置されているが、これらの図では３画素のみを示している。
【００３４】
ＴＦＴ基板１００上にａＳｉ−ＴＦＴ１ａのゲートライン１１４が形成される。ゲートライン１１４はクロム、モリブデン等で形成される。ゲートライン１１４を除く領域にストライプ状に複数の画素に跨って延びた共通電極１２３Ｂが形成される。共通電極１２３ＢはＩＴＯ等の第１層透明電極で形成される。そして、ゲートライン１１４、共通電極１２３Ｂを覆って、ゲート絶縁膜１０１が形成される。ゲート絶縁膜１０１上に、ゲートライン１１４を覆ってアモルファスシリコン層１０２が形成される。そして、アモルファスシリコン層１０２に接触して表示信号ライン１１８（ドレイン電極）とソース電極１０３が形成される。
【００３５】
全面に層間絶縁膜１０４が形成され、ソース電極１０３上の層間絶縁膜１０４が部分的にエッチングされ、コンタクトホールＣＨ１２が形成される。このコンタクトホールＣＨ１２を通してソース電極１０３に接続された画素電極１２１Ｂが形成される。画素電極１２１Ｂは、ＩＴＯ等の第２層透明電極からなり、複数のスリットＳを有している。そして、画素電極１２１Ｂはゲート絶縁膜１０１及び層間絶縁膜１０４を間に挟んで共通電極１２３Ｂ上に形成される。
【００３６】
このようなａＳｉ−ＴＦＴ１ａを用いた画素の構成においても、画素電極１２１Ｂと共通電極１２３Ｂの間に横方向電界を生じさせて液晶分子の配向方向を制御することで広視野角の液晶表示を得ることができる。
【００３７】
また、共通電極１２３Ｂの端部は表示領域７０の外周に配置され、共通電位Ｖｃｏｍを供給する外周共通電位ライン１５０に接続されている。その接続断面構造は、図１３に示すように、外周共通電位ライン１５０は表示信号ライン１１８等と同じ層で形成されており、アルミニウムもしくはアルミニウム合金を含む金属等からなる。外周共通電位ライン１５０はゲート絶縁膜１０１上に形成されている。そして、共通電極１２３Ｂ上のゲート絶縁膜１０１及び層間絶縁膜１０４に形成されたコンタクトホールＣＨ１３、外周共通電位ライン１５０上の層間絶縁膜１０４に形成されたコンタクトホールＣＨ１４を介して、第２層透明電極からなる接続用配線１１９によって、共通電極１２３Ｂと外周共通電位ライン１５０が接続されている。
【００３８】
外周共通電位ライン１５０は、ＴＦＴ基板１００上の不図示の端子に接続され、その端子を介して、ＴＦＴ基板１００の外部のＩＣ等から共通電位Ｖｃｏｍが供給される。
【００３９】
なお、ＴＦＴ基板１００と対向して対向基板が設けられ、ＴＦＴ基板１００と対向基板との間に液晶が封入されるなどの点については、第１、２の実施の形態と同様であるので詳細な説明は省略する。
【００４０】
本実施の形態の液晶表示装置によれば、第１、第２の実施の形態と同様に、共通電極補助ライン１５、パッド電極１９は設けられていない。そのため、画素の開口率が向上する。また、共通電極１２３Ｂは表示領域７０の全ての画素に跨るように一体化されており、その端部を外周共通電位ライン１５０に接続したので、共通電極１２３Ｂに共通電位Ｖｃｏｍを低抵抗で十分に供給することができる。また、外周共通電位ライン１５０、共通電極１２３Ｂのレイアウトについても同様に図３〜図８のレイアウトを適用することができ、同様の効果を得ることができる。
【００４１】
第４の実施の形態      
本発明の第４の実施の形態について図面を参照しながら説明する。図１５はこの液晶表示装置の表示領域の一部の平面図であり、図１６は図１５のＸ４−Ｘ４線に沿った断面図である。また、図１６は図１２のＹ３―Ｙ３線に沿った断面図である。実際の液晶表示装置の表示領域においては、多数の画素がマトリクスに配置されているが、これらの図では３画素のみを示している。
【００４２】
本実施の形態は、第３の実施の形態の画素電極１２１Ｂと共通電極１２３Ｂの上下の配置関係を逆転させたものであり、画素電極１２１Ａが第１層透明電極で形成され、ゲート絶縁膜１０１、層間絶縁膜１０４を間に挟んでその上層に、共通電極１２３Ａが第２層透明電極で形成される。そして、上層の共通電極１２３Ａに複数のスリットＳが設けられる。
【００４３】
共通電極１２３Ａの端部は表示領域７０の外周に配置され、共通電位Ｖｃｏｍを供給する外周共通電位ライン１５０に接続されている。その接続断面構造は、図１６に示すように、外周共通電位ライン１５０は表示信号ライン１１８等と同じ層で形成されており、アルミニウムもしくはアルミニウム合金を含む金属等からなる。外周共通電位ライン１５０はゲート絶縁膜１０１上に形成されている。そして、外周共通電位ライン１５０上の層間絶縁膜１０４に形成されたコンタクトホールＣＨ１５を介して、共通電極１２３Ａと外周共通電位ライン１５０が接続されている。その他の点については、第３の実施の形態と同様である。
【００４４】
なお、第１乃至第４の実施の形態において、共通電極２３Ａ、１２３ＡのスリットＳは１つの画素内に形成されているが、スリットＳは複数の画素に跨って、繋がっていてもよい。また画素電極２１Ｂ、１２１Ｂは、スリットＳの一方の端部が開口された櫛歯形状であってもよい。
【図面の簡単な説明】
【００４５】
【図１】第１の実施の形態による液晶表示装置の表示領域の一部の平面図である。
【図２】図１のＸ１−Ｘ１線に沿った断面図である。
【図３】第１の実施の形態による液晶表示装置の第１のレイアウト図である。
【図４】第１の実施の形態による液晶表示装置の第２のレイアウト図である。
【図５】第１の実施の形態による液晶表示装置の第３のレイアウト図である。
【図６】第１の実施の形態による液晶表示装置の第４のレイアウト図である。
【図７】第１の実施の形態による液晶表示装置の第５のレイアウト図である。
【図８】第１の実施の形態による液晶表示装置の第６のレイアウト図である。
【図９】第２の実施の形態による液晶表示装置の表示領域の一部の平面図である。
【図１０】図９のＸ２−Ｘ２線に沿った断面図である。
【図１１】図９のＹ１−Ｙ１線に沿った断面図である。
【図１２】第３の実施の形態による液晶表示装置の表示領域の一部の平面図である。
【図１３】図１２のＸ３−Ｘ３線に沿った断面図である。
【図１４】図１２のＹ２−Ｙ２線に沿った断面図である。
【図１５】第４の実施の形態による液晶表示装置の表示領域の一部の平面図である。
【図１６】図１５のＸ４−Ｘ４線に沿った断面図である。
【図１７】図１５のＹ３−Ｙ３線に沿った断面図である。
【図１８】従来例の液晶表示装置の構造及び製造方法を説明する図である。
【図１９】従来例の液晶表示装置の構造及び製造方法を説明する図である。
【図２０】従来例の液晶表示装置の構造及び製造方法を説明する図である。
【符号の説明】
【００４６】
１  ＴＦＴ                            １ａ  ａＳｉ−ＴＦＴ
１０，１００  ＴＦＴ基板              １１  バッファ層
１２  能動層                          １２ｄ  ドレイン領域
１２ｓ  ソース領域                    １３，１０１  ゲート絶縁膜
１４，１１４  ゲートライン            １５  共通電極補助ライン
１６，１０４  層間絶縁膜              １７，１０３  ソース電極
１８，１１８  表示信号ライン          １９  パッド電極
２０  平坦化膜        ２１，２１Ｂ，１２１Ａ，１２１Ｂ  画素電極
２２  絶縁膜          ２３，２３Ａ，２３Ｂ，１２３Ａ，１２３Ｂ  共通電極
３０  対向基板                        ３１，３２  偏光板
４０  液晶                            ５０  外周共通電位ライン
６１  表示信号ライン制御回路          ６２  ゲートライン制御回路
７０  表示領域                        １０２  アモルファスシリコン層
１１９  接続用配線                    １５０  外周共通電位ライン
ＣＨ１〜ＣＨ１５  コンタクトホール    Ｓ  スリット
【図１】
2008032899.tif 000003
【図２】
2008032899.tif 000004
【図３】
2008032899.tif 000005
【図４】
2008032899.tif 000006
【図５】
2008032899.tif 000007
【図６】
2008032899.tif 000008
【図７】
2008032899.tif 000009
【図８】
2008032899.tif 000010
【図９】
2008032899.tif 000011
【図１０】
2008032899.tif 000012
【図１１】
2008032899.tif 000013
【図１２】
2008032899.tif 000014
【図１３】
2008032899.tif 000015
【図１４】
2008032899.tif 000016
【図１５】
2008032899.tif 000017
【図１６】
2008032899.tif 000018
【図１７】
2008032899.tif 000019
【図１８】
2008032899.tif 000020
【図１９】
2008032899.tif 000021
【図２０】
2008032899.tif 000022