(57)【要約】【課題】４００℃以上の高温でのリフロー処理を行わなくても、リフロー処理による埋め込み特性が改善された状態で、凹部内にＣｕを主成分とする導電層を形成する半導体装置の製造方法を提供する。【解決手段】まず、基板１１上に設けられた層間絶縁膜１５に配線溝１６を形成する工程を行う。次に、配線溝１６の内壁を覆う状態で、ＣｕＭｎ合金からなる合金層２１を形成する工程を行う。次いで、リフロー処理により合金層２１を流動させて配線溝１６を合金層２１で埋め込むとともに、合金層２１中のＭｎを層間絶縁膜１２、１５の構成成分と反応させて、合金層２１と層間絶縁膜１２、１５との界面に、Ｃｕの拡散バリア性を有するＭｎ化合物からなる自己形成バリア膜２２を形成する工程を行うことを特徴とする半導体装置の製造方法である。【選択図】図１
2008071850.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた絶縁膜に凹部を形成する第１工程と、
前記凹部の内壁を覆う状態で、銅と銅以外の金属とからなる合金層を形成する第２工程と、
リフロー処理により前記合金層を流動させて前記凹部を前記合金層で埋め込むとともに、前記合金層中の前記金属を前記絶縁膜の構成成分と反応させて、当該合金層と前記絶縁膜との界面に、銅の拡散バリア性を有する金属化合物からなるバリア膜を形成する第３工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第２工程と前記第３工程との間に、
前記合金層で覆われた前記凹部の内壁を覆う状態で、銅を主成分とする導電層を形成する工程を行い、
前記第３工程では、リフロー処理により前記凹部を前記合金層と前記導電層とで埋め込むとともに、前記バリア膜を形成する
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記第３工程では、リフロー処理により前記凹部を前記合金層で埋め込んだ後に、熱処理を行い、前記バリア膜を形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、さらに詳しくは、配線またはヴィアと層間絶縁膜との間に自己形成バリア膜が設けられたダマシン構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の銅（Ｃｕ）配線形成プロセスにおいては、一般的に、層間絶縁膜に設けられた配線溝を埋め込むことで、配線パターンを形成するダマシン法が行われている。ダマシン法によるＣｕ配線の形成の際には、層間絶縁膜へのＣｕの拡散を防止するため、通常Ｃｕを埋め込む前に、配線溝の内壁を覆う状態で、タンタル(Ｔａ)、もしくはタンタル窒化膜(ＴａＮ)等のバリア膜を１０ｎｍ程度の膜厚で成膜する。その後、電解めっき法により、バリア膜が設けられた配線溝内にＣｕ層を埋め込む。
【０００３】
なお、上述したような電解めっき法によりＣｕ層を埋め込む方法以外にも、スパッタリフロー法によるＣｕ層の埋め込みも提案されている（例えば、特許文献１、非特許文献１参照）。この方法について、図９を用いて説明する。まず、図９（ａ）に示すように、シリコンウェハからなる基板１１上に、酸化シリコン（ＳｉＯ2）からなる層間絶縁膜１２を形成した後、この層間絶縁膜１２に基板１１に達する状態の接続孔１３を形成し、接続孔１３内に例えばタングステン（Ｗ）からなるヴィア１４を埋め込み形成する。
【０００４】
次に、ヴィア１４上を含む層間絶縁膜１２上に、ＳｉＯ2からなる層間絶縁膜１５を形成する。次いで、層間絶縁膜１５に、層間絶縁膜１２およびヴィア１４に達する状態の配線溝１６を形成した後、配線溝１６の内壁を覆う状態で、Ｔａ等の金属またはＴａＮ等の金属化合物からなるバリア膜１７を形成する。
【０００５】
次いで、図９（ｂ）に示すように、スパッタリング法により、バリア膜１７で覆われた配線溝１６の内壁を覆う状態で、純Ｃｕからなる導電層１８を形成する。この導電層１８は、後工程で行うリフロー処理により、配線溝１６を埋め込める程度の膜厚で形成される。
【０００６】
次に、図９（ｃ）に示すように、リフロー処理により導電層１８を流動させて配線溝１６を導電層１８で埋め込む。その後、ここでの図示は省略したが、化学的機械的研磨(Chemical Mechanical Polishing（ＣＭＰ））法により、配線パターンとして不要な部分の導電層１８およびバリア膜１７を除去し、露出された層間絶縁膜１５の表面側を削り込むことで、上記配線溝１６に配線を形成する。
【０００７】
【特許文献１】特開２０００−３５３７０５号公報
【非特許文献１】日本機械学会論文集（Ｂ編）１９９８年，第６４巻，第６２７号，ｐ．２９７−３０３
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上述したような製造方法では、金属または金属化合物からなるバリア膜１７とＣｕからなる導電層１８との濡れ性がよく、密着性が高いため、リフロー処理により特にバリア膜１７側の導電層１８が流動し難い。このため、導電層１８のバリア膜１７側は流動性が低く、表面側はバリア膜１７側よりも流動性が高くなり、箇所により流動性が異なることから、配線溝１６への埋め込み特性が悪くなる。これにより、配線溝１６内の導電層１８中にボイドＶが発生してしまい、配線信頼性が悪くなる、という問題がある。
【０００９】
また、上記導電層１８を流動させるには、４００℃以上でのリフロー処理が必要となるが、４００℃以上の高温をかけると、基板１１に設けられた半導体素子に熱ダメージを与えてしまう。また、配線層を積層する毎にリフロー処理により熱応力が加わるため、配線内に応力集中部ができ、断線やボイドの発生による導電不良を引き起こす。これによっても配線信頼性が低下する。さらに、４００℃以上の高温処理雰囲気下における層間絶縁膜１２、１５からの脱ガスにより、バリア膜１７が変質し、配線との密着性が悪くなることで、配線のエレクトロマイグレーション（ＥＭ）耐性を劣化させる、という問題もある。
【００１０】
以上のことから、本発明は、４００℃以上の高温でのリフロー処理を行わなくても、リフロー処理による埋め込み特性が改善された状態で、凹部内にＣｕを主成分とする導電層を形成する半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の半導体装置の製造方法は、次のような工程を順次行うことを特徴としている。まず、第１工程では、基板上に設けられた絶縁膜に凹部を形成する工程を行う。次に、第２工程では、凹部の内壁を覆う状態で、銅と銅以外の金属とからなる合金層を形成する工程を行う。次いで、第３工程では、リフロー処理により合金層を流動させて凹部を合金層で埋め込むとともに、合金層中の金属を絶縁膜の構成成分と反応させて、合金層と絶縁膜との界面に、銅の拡散バリア性を有する金属化合物からなるバリア膜を形成する工程を行う。
【００１２】
このような半導体装置の製造方法によれば、絶縁膜に設けられた凹部の内壁を覆う状態で、上記合金層を形成した後、リフロー処理によりこの合金層を流動させて凹部を合金層で埋め込むことから、一般に金属層との密着性が低い絶縁膜上を合金層が流動する状態となる。これにより、４００℃以上の高温でリフロー処理を行わなくても、合金層の凹部への埋め込みが改善される。このため、高温処理による半導体素子へのダメージや熱履歴に起因する断線やボイドの発生による導電不良が防止される。また、リフロー処理とともに、合金層中の金属を絶縁膜の構成成分と反応させてバリア膜が形成されるため、高温処理によるバリア膜の劣化が防止される。さらに、合金層中の金属を絶縁膜との界面側に偏析させることで、凹部内にＣｕを主成分とする導電層を形成することが可能となる。
【発明の効果】
【００１３】
以上説明したように、本発明の半導体装置の製造方法によれば、４００℃以上の高温でリフロー処理を行わなくても、リフロー処理により凹部内にＣｕを主成分とする導電層を埋め込み特性よく形成することが可能となる。したがって、凹部が配線溝、導電層が配線である場合には、配線信頼性を向上させることができ、半導体装置の高品質化、高性能化が図れる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１５】
（第１実施形態）
本実施形態例は、本発明にかかる半導体装置の製造方法の実施形態の一例であり、シングルダマシン配線構造の形成に係わる。以下、図１〜図２の製造工程断面図を用いて本発明の第１実施形態を説明する。なお、背景技術と同様の構成には、同一の番号を付して説明することとする。
【００１６】
まず、図１（ａ）に示すように、トランジスタ等の素子が形成されたシリコンウェハからなる基板１１上に、例えばＳｉＯ2からなる層間絶縁膜１２を形成した後、基板１１に達する状態の接続孔１３を形成し、接続孔１３内に例えばＷからなるヴィア１４を埋め込み形成する。
【００１７】
次に、例えばプラズマ励起化学的気相成長（Plasma Enhanced Chemical Vapor Deposition（ＰＥＣＶＤ））法により、成膜ガスにシラン（ＳｉＨ4）を用いて、ヴィア１４上を含む層間絶縁膜１２上に、例えばＳｉＯ2からなる層間絶縁膜１５を形成する。
【００１８】
次いで、層間絶縁膜１５上に、配線溝パターンを有するレジストパターン（図示省略）を形成し、このレジストパターンをマスクに用いたエッチングにより層間絶縁膜１５に、配線溝１６（凹部）を形成する。この配線溝１６の開口幅は、７５ｎｍであることとする。
【００１９】
続いて、図１（ｂ）に示すように、例えばＣｕＭｎからなる合金ターゲットを用いて、例えばスパッタリング法等の物理的気相成長（Physical Vapor Deposition（ＰＶＤ））法により、配線溝１６の内壁を覆う状態で、層間絶縁膜１５上に、ＣｕＭｎからなる合金層２１を形成する。ここで、合金層２１中のＭｎは、後工程で熱処理を行うことにより、層間絶縁膜１２、１５の構成成分と反応して自己形成バリア膜を形成する。
【００２０】
このため、合金層２１中のＭｎ濃度は、後工程で行う熱処理により、合金層２１と層間絶縁膜１２、１５の界面に連続的な自己形成バリア膜を形成可能なＭｎ濃度以上で、かつ配線溝１６内に形成する配線中にＭｎが残存した場合の配線抵抗が、許容範囲内となるＭｎ濃度の範囲で規定される。具体的には、合金層２１中のＭｎ濃度は１atomic％以上１０atomic％以下であり、好ましくは２atomic％以上６atomic％以下であることとする。さらに、Ｃｕ中にＭｎが含まれることで、純Ｃｕ層よりも融点が低くなるため、後工程で行うリフロー処理での流動性が高くなる。
【００２１】
また、合金層２１の膜厚は、後述するリフロー処理により配線溝１６を埋め込める程度の膜厚であり、上述したように配線溝１６の開口幅が７５ｎｍである場合には、配線溝パターンのない平滑部で１００ｎｍ以上であることが好ましい。ここでは、合金層２１を例えば２００ｎｍの膜厚で形成する。
【００２２】
次に、図１（ｃ）に示すように、水素等の還元ガスまたは還元ガスと不活性ガスの混合ガス雰囲気下で、リフロー処理により合金層２１（前記図１（ｂ）参照）を流動させて、上記配線溝１６を上記合金層２１で埋め込む。このリフロー処理は２５０℃以上４００℃未満、好ましくは、２５０℃以上３００℃以下の温度範囲で、３０秒間〜３０分間の処理時間で行う。ここでは、例えば３００℃で５分間のリフロー処理を行うこととする。この際、合金層２１は合金層２１との密着性が低い層間絶縁膜１５上を流動することから、背景技術で図９（ｂ）を用いて説明した、導電層１８が金属または金属化合物からなるバリア膜１７上を流動する場合と比較して、合金層２１の配線溝１６内への埋め込み特性が改善される。また、合金層２１がＣｕ以外にＭｎを含むことによっても、純Ｃｕよりも流動性が高くなるため、埋め込み特性が改善される。
【００２３】
また、このリフロー処理により、合金層２１中のＭｎが層間絶縁膜１２、１５の構成成分と反応し、合金層２１と層間絶縁膜１２、１５との界面に、Ｃｕの拡散防止性を有する自己形成バリア膜２２が形成される。ここでは、層間絶縁膜１２、１５がＳｉＯ2で構成されているため、自己形成バリア膜２２は、シリコン含有Ｍｎ酸化物（ＭｎＳｉxＯy）またはＭｎ酸化物（ＭｎxＯy）等のＭｎ化合物で構成され、２ｎｍ〜３ｎｍの膜厚で形成される。なお、層間絶縁膜１２、１５の構成成分には、層間絶縁膜１２、１５の表面に吸着する大気中からの酸素または水分等も含まれることとする。さらに、この熱処理により、合金層２１の表面側にもＭｎが偏析することで、ＭｎＯ層Ｍが形成される。また、上記反応により、合金層２１中のＭｎは層間絶縁膜１２、１５との界面側と表面側に偏析されるため、熱処理後の合金層２１はＣｕ層２１’となる。ただし、このＣｕ層２１’には、微量のＭｎが含まれていてもよい。
【００２４】
なお、ここでは、リフロー処理と同一工程で自己形成バリア膜２２が形成されることとしたが、リフロー処理により、連続的な自己形成バリア膜２２が確実に形成されない場合には、リフロー処理により配線溝１６を合金層２１で埋め込んだ後に、再度熱処理を行うことで、確実に自己形成バリア膜２２を形成することが好ましい。
【００２５】
続いて、図２（ｄ）に示すように、例えばＣＭＰ法により、２段階の研磨を行い、１段階目では、ＭｎＯ層Ｍ（前記図１（ｃ）参照）とともに配線パターンとして不要な部分のＣｕ層２１’（前記図１（ｃ）参照）を除去する。続いて、２段階目の研磨では、自己形成バリア膜２２を除去し、露出された層間絶縁膜１５を１００ｎｍ削り込む。これにより、配線溝１６にＣｕからなる配線２１''が形成される。
【００２６】
次いで、クエン酸水溶液やシュウ酸水溶液等を用いた有機酸洗浄を行うことで、配線２１''上の酸化膜と上記ＣＭＰ工程で配線２１''表面に残存するベンゾトリアゾール誘導体等のＣｕの防食剤を除去する。その後、トリメチルシラン（３ＭＳ）等のシリコン含有材料とアンモニア（ＮＨ3）等を成膜ガスとして用いたＣＶＤ法により、配線２１''上および層間絶縁膜１５上に、例えば炭窒化シリコン（ＳｉＣＮ）からなるキャップ膜２３を５０ｎｍの膜厚で成膜する。
【００２７】
このような半導体装置の製造方法によれば、図１（ｂ）〜（ｃ）を用いて説明したように、配線溝１６の内壁を覆う状態で合金層２１を形成した後、リフロー処理により合金層２１を流動させて配線溝１６を合金層２１で埋め込むことから、層間絶縁膜１５上を合金層２１が流動する状態となる。これにより、４００℃以上の高温でリフロー処理を行わなくても、合金層２１の配線溝１６の埋め込みが改善される。このため、高温処理による半導体素子へのダメージや熱履歴に起因する断線やボイドの発生により導電不良が防止される。また、リフロー処理による埋め込みとともに、合金層２１中のＭｎを層間絶縁膜１２、１５の構成成分と反応させて自己形成バリア膜２２を形成するため、高温処理によるバリア膜の劣化が防止される。さらに、このリフロー処理により、合金層２１中のＭｎは層間絶縁膜１２、１５の界面側と、合金層２１の表面側に偏析されるため、熱処理後の合金層２１はＣｕ層２１’となる。したがって、配線溝１６内に埋め込み特性よくＣｕ層２１’を形成することができるため、配線信頼性を向上させることができ、半導体装置の高品質化、高性能化が図れる。
【００２８】
また、本実施形態の半導体装置の製造方法によれば、層間絶縁膜１２，１５からの脱ガス成分（主に酸化ガス成分）は、自己形成バリア膜２２の形成のために消費されるため、脱ガスによる悪影響を抑制することができる。
【００２９】
なお、ここでは、合金層２１を成膜した後に１回のリフロー処理を行うことで、配線溝１６を埋め込むこととしたが、１回の成膜とリフロー処理で配線溝１６が埋め込まれなかった場合には、成膜とリフロー処理を繰り返して行っても良い。ただし、２回目以降に成膜される分は、自己形成バリア膜２２の形成には寄与しないため、純Ｃｕ層等のＣｕを主成分とする導電層を成膜することが好ましい。
【００３０】
また、ここでは、層間絶縁膜１２、１５がＳｉＯ2で形成される例について説明したが、本発明はこれに限定されず、例えば、ＳｉＯ2よりも比誘電率の低い低誘電率膜で形成されていてもよく、有機系絶縁膜と無機系絶縁膜とを備えたハイブリッド構造であってもよい。特に、熱処理による脱ガス成分が多くなる多孔質性の絶縁膜を用いた場合に、本発明は好適に用いられる。
【００３１】
（変形例１）
次に、上記第１実施形態の変形例１について、図３の製造工程断面図を用いて説明する。なお、層間絶縁膜１５に配線溝１６を形成する工程までは、第１実施形態と同様に行うこととする。
【００３２】
まず、図３（ａ）に示すように、配線溝１６の内壁を覆う状態で、層間絶縁膜１５上に、合金層２１ａを形成する。この場合の合金層２１ａは、後工程でリフロー処理を行っても配線溝１６を埋め込まない程度の膜厚で形成され、配線溝パターンのない平滑部で１０ｎｍ以上５０ｎｍ以下で形成されることとする。ここでは、上記合金層２１ａを３０ｎｍの膜厚で形成する。また、合金層２１ａ中のＭｎ濃度は、第１実施形態で図１（ｂ）を用いて説明した合金層２１と同様に、１atomic％以上１０atomic％以下であり、好ましくは２atomic％以上６atomic％以下であることとする。
【００３３】
次に、図３（ｂ）に示すように、合金層２１ａで覆われた配線溝１６の内壁を覆う状態で、例えば純Ｃｕからなる導電層２１ｂを成膜する。この導電層２１ｂの膜厚は、後工程で行うリフロー処理により、合金層２１ａと導電層２１ｂとで配線溝１６が埋め込まれる程度の膜厚であることとする。例えば配線溝１６が７５ｎｍの開口幅で形成される場合には、この導電層２１ｂは、配線溝パターンのない平滑部で７０ｎｍ以上の膜厚で形成されることが好ましく、ここでは、２００ｎｍで形成されることとする。
【００３４】
なお、ここでは、導電層２１ｂが純Ｃｕで構成される例について説明するが、上記導電層２１ｂとしては、Ｃｕを主成分として含んでいればよく、例えば比抵抗の上昇が少ないＣｕＡｇ合金を用いてもよい。
【００３５】
次いで、図３（ｃ）に示すように、水素等の還元ガスまたは還元ガスと不活性ガスの混合ガス雰囲気下で、例えば３００℃で５分間のリフロー処理を行うことにより、合金層２１ａおよび導電層２１ｂを流動させて、上記配線溝１６を上記合金層２１ａと導電層２１ｂで埋め込む。また、このリフロー処理により、合金層２１ａ（前記図１（ｂ）参照）中のＭｎが層間絶縁膜１２、１５の構成成分と反応し、合金層２１ａと層間絶縁膜１２、１５との界面に、Ｍｎ化合物からなる自己形成バリア膜２２が形成される。さらに、この熱処理により、導電層２１ｂの表面側にもＭｎが偏析することで、ＭｎＯ層Ｍが形成される。また、上記反応により、合金層２１ａ中のＭｎは層間絶縁膜１２、１５との界面側と導電層２１ｂの表面側に偏析されるため、熱処理後の配線溝１６内はＣｕ層２１’で埋め込まれた状態となる。ここで、本実施形態においては、合金層２１ａ上に純Ｃｕからなる導電層２１ｂを成膜した状態でリフロー処理を行うことから、配線溝１６内のＣｕ層２１’へのＭｎの残存量を少なくすることが可能となる。
【００３６】
この後の工程は、第１実施形態において、図２（ｄ）〜（ｅ）を用いて説明した工程と同様に行うこととする。すなわち、ＣＭＰ法により、２段階の研磨を行い、ＭｎＯ層Ｍとともに配線パターンとして不要な部分のＣｕ層２１’と、自己形成バリア膜２２および露出された層間絶縁膜１５を削り込むことで、配線溝１６にＣｕからなる配線２１''を形成する。続いて、有機酸洗浄を行うことで、配線２１''上の酸化膜とＣｕの防食剤を除去した後、配線２１''上および層間絶縁膜１５上に、例えばＳｉＣＮからなるキャップ膜２３を形成する。
【００３７】
このような半導体装置の製造方法であっても、層間絶縁膜１５に設けられた配線溝１６の内壁を覆う状態で、ＣｕＭｎからなる合金層２１ａと純Ｃｕからなる導電層２１ｂとを順次積層した後に、リフロー処理を行うことから、第１実施形態と同様の効果を奏することができる。
【００３８】
また、本実施形態の半導体装置の製造方法によれば、合金層２１ａ上にＣｕを主成分とする導電層２１ｂを形成することで、配線溝１６内のＣｕ層２１’へのＭｎの残存量を確実に抑制することができる。これにより、配線抵抗の増大を抑制することができる。
【００３９】
（第３実施形態）
次に、本発明の半導体装置の製造方法に係る第３の実施の形態を、図４〜図６の製造工程断面図を用いて説明する。ここでは、第１実施形態で説明したキャップ膜の上層に、デュアルダマシン配線構造を形成する例について、説明する。
【００４０】
まず、図４（ａ）に示すように、キャップ膜２３上に、例えばＰＥ−ＣＶＤ法により、例えばＳｉＯ2からなる層間絶縁膜２４を３５０ｎｍの膜厚で形成する。続いて、層間絶縁膜２４上に、接続孔パターンを有するレジストパターン（図示省略）を形成し、このレジストパターンをマスクに用いたエッチングにより、キャップ膜２３に達する状態の接続孔２５ａを形成する。
【００４１】
次に、図４（ｂ）に示すように、接続孔２５ａを埋め込む状態で、層間絶縁膜２４上にレジストＲを塗布する。続いて、レジストＲ上にＳＯＧ（Spin On Glass)膜を形成し、ＳＯＧ膜上に配線溝パターンを有するレジストパターン（図示省略）を形成した後、このレジストパターンをマスクに用いたエッチングにより、ＳＯＧ膜を加工して、ハードマスク２６を形成する。
【００４２】
次いで、図４（ｃ）に示すように、ハードマスク２６をマスクに用いたエッチングにより、上記レジストＲ（前記図４（ｂ）参照）を加工し、配線溝パターンを有するレジストパターンＲ’を形成する。また、接続孔２５ａの底部側を覆うレジストＲは残存させる。
【００４３】
続いて、図５（ｄ）に示すように、上記ハードマスク２６（前記図４（ｃ）参照）とレジストパターンＲ’とをマスクに用いたエッチングにより、層間絶縁膜２４の上層側に接続孔２５ａと連通する状態の配線溝２５ｂを形成する。これにより、配線溝２５ｂとその底部に連通する接続孔２５ａとからなるデュアルダマシン開口部２５（凹部）が形成される。この際、エッチング時間を制御することで、上記配線溝２５ｂの深さを制御する。ここで、接続孔２５ａの開口幅は７５ｎｍ、深さは１１０ｎｍ、配線溝２５ｂの開口幅は７５〜１００ｎｍ、深さは１５０ｎｍであることとする。また、接続孔２５ａの内部にレジストＲを残存させることで、接続孔２５ａの側壁がエッチングされることを防止し、側壁が垂直に維持される。
【００４４】
その後、図５（ｅ）に示すように、アッシングおよび薬液洗浄により、上記レジストパターンＲ’（前記図５（ｄ）参照）およびレジストＲ（前記図５（ｄ）参照）を除去した後、接続孔２５ａの底部のキャップ膜２３を露出する。
【００４５】
次に、図５（ｆ）に示すように、接続孔２５ａ底部のキャップ膜２３を除去し、配線２１''の表面を露出する。
【００４６】
次いで、図６（ｇ）に示すように、例えばスパッタリング法により、デュアルダマシン開口部２５の内壁を覆う状態で、層間絶縁膜２４上に、ＣｕＭｎ合金からなる合金層２７を形成する。ここで、第１実施形態と同様に、この合金層２７のＭｎ濃度は、１atomic％以上１０atomic％以下であり、好ましくは２atomic％以上６atomic％以下である。また、合金層２７の膜厚は、配線溝パターンのない平滑部で１００ｎｍ以上である。
【００４７】
続いて、図６（ｈ）に示すように、例えば３００℃で５分間のリフロー処理により、合金層２７（前記図６（ｇ）参照）を流動させてデュアルダマシン開口部２５を埋め込むとともに、合金層２７中のＭｎを層間絶縁膜２４の構成成分と反応させて、合金層２７と層間絶縁膜２４の間にＣｕの拡散防止性を有するＭｎ化合物からなる自己形成バリア膜２８を形成する。ここで、第１実施形態と同様に、層間絶縁膜２４はＳｉＯ2で構成されているため、自己形成バリア膜２８は、シリコン含有Ｍｎ酸化物（ＭｎＳｉxＯy)またはＭｎ酸化物（ＭｎxＯy)で構成され、２ｎｍ〜３ｎｍの膜厚で形成される。また、このリフロー処理により、合金層２７の表面にもＭｎ酸化物（ＭｎＯ)層Ｍが形成される。なお、Ｍｎが偏析されることで、合金層２７はＣｕ層２７’となる。
【００４８】
その後、図６（ｉ）に示すように、例えばＣＭＰ法により、２段階の研磨を行い、１段階目では、ＭｎＯ層Ｍ（前記図６（ｈ）参照）とともに配線パターンとして不要な部分のＣｕ層２７’（前記図６（ｈ）参照）を除去する。続いて、２段階目の研磨では、自己形成バリア膜２８を除去し、露出された層間絶縁膜２４を１００ｎｍ削り込む。これにより、接続孔２５ａに配線２１''と連通する状態のヴィア２７ａ''が形成されるとともに、配線溝２５ｂに配線２７ｂ''が形成される。
【００４９】
次いで、有機酸洗浄を行うことで、配線２７ｂ''上の酸化膜と上記ＣＭＰ工程で配線２７ｂ''表面に残存するＣｕの防食剤を除去する。その後、配線２７ｂ''上および層間絶縁膜２４上に、例えばＳｉＣＮからなるキャップ膜２９を５０ｎｍの膜厚で成膜する。
【００５０】
このような半導体装置の製造方法であっても、図６（ｇ）〜（ｈ）を用いて説明したように、層間絶縁膜２４に設けられたデュアルダマシン開口部２５の内壁を覆う状態で、ＣｕＭｎからなる合金層２７を形成した後に、リフロー処理を行うことから、第１実施形態と同様の効果を奏することができる。
【００５１】
（第３実施形態）
本実施形態においては、第２実施形態において図４（ａ）を用いて説明した層間絶縁膜２４を有機絶縁層と無機絶縁層とからなるハイブリッド構造とする例について説明する。なお、第２実施形態と同様の構成には、同一の番号を付して説明する。
【００５２】
まず、図７（ａ）に示すように、キャップ膜２３上に、例えばＳｉＯＣ膜からなる無機絶縁層２４ａ’と、例えばＰＡＥ膜からなる有機絶縁層２４ｂ’とＳｉＯ2膜からなるハードマスク層２４ｃ’とを順次積層してなる層間絶縁膜２４’を形成する。
【００５３】
次に、本構造の層間絶縁膜２４’に、キャップ膜２３に達する状態の接続孔２５ａと配線溝２５ｂとからなるデュアルダマシン開口部２５を形成する。ここで、無機絶縁層２４ａ’には接続孔２５ａを形成し、ハードマスク層２４ｃ’および有機絶縁層２４ｂ’には配線溝２５ｂを形成する。
【００５４】
上記デュアルダマシン開口部２５の形成方法としては、最初に接続孔２５ａを開口し、その後に配線溝２５ｂを開口する方法を用いることができる。また、上記層間絶縁膜２４’上に形成した積層ハードマスク（図示省略）に配線溝パターンを形成した後、上記層間絶縁膜２４’に接続孔２５ａを途中まで開口し、その後、上記積層ハードマスクを用いて配線溝２５ｂと接続孔２５ａとを完全に開口する製造方法を用いてもよい。この詳細な形成方法は、例えば特開２００４−６３８５９号公報に開示されている。
【００５５】
以上のようにして、層間絶縁膜２４’に接続孔２５ａと配線溝２５ｂとを形成した後、接続孔２５ａの底部のキャップ膜２３を除去し、配線２１''を露出させる。
【００５６】
この後の工程は、第２実施形態で図６（ｇ）〜（ｉ）を用いて説明した工程と同様に行う。すなわち、図７（ｂ）に示すようにスパッタリング法により、デュアルダマシン開口部２５の内壁を覆う状態で、ハードマスク層２４ｃ’上に、ＣｕＭｎからなる合金層２７を形成する。
【００５７】
続いて、図７（ｃ）に示すように、例えば３００℃で５分間のリフロー処理により、合金層２７（前記図７（ｂ）参照）を流動させてデュアルダマシン開口部２５を埋め込むとともに、合金層２７中のＭｎを層間絶縁膜２４’の構成成分と反応させて、合金層２７と層間絶縁膜２４’の間にＣｕの拡散防止性を有するＭｎ化合物からなる自己形成バリア膜２８を形成する。ここで、層間絶縁膜２４’はＳｉＯＣ膜、ＰＡＥ膜、ＳｉＯ2膜が順次積層して構成されており、キャップ膜２３はＳｉＣＮで構成されるため、自己形成バリア膜２８は、シリコン含有Ｍｎ酸化物（ＭｎＳｉxＯy)、Ｍｎ酸化物（ＭｎxＯy)、Ｍｎ炭化物（ＭｎxＣy)のいずれかを含む状態で構成され、２ｎｍ〜３ｎｍの膜厚で形成される。また、このリフロー処理により、合金層２７の表面側にもＭｎが偏析されてＭｎＯ層Ｍが形成される。なお、Ｍｎが偏析されることで、合金層２７はＣｕ層２７’となる。
【００５８】
その後、図８に示すように、例えばＣＭＰ法により、２段階の研磨を行い、１段階目では、ＭｎＯ層Ｍ（前記図７（ｃ）参照）とともに配線パターンとして不要な部分のＣｕ層２７’（前記図７（ｃ）参照）を除去する。続いて、２段階目の研磨では、自己形成バリア膜２８を除去し、露出された層間絶縁膜２４’を１００ｎｍ削り込む。これにより、接続孔２５ａに配線２１''と連通する状態のヴィア２７ａ''が形成されるとともに、配線溝２５ｂに配線２７ｂ''が形成される。
【００５９】
次いで、有機酸洗浄を行うことで、配線２７ｂ''上の酸化膜とＣｕの防食剤を除去する。その後、配線２７ｂ''上および層間絶縁膜２４’上に、例えばＳｉＣＮからなるキャップ膜２９を５０ｎｍの膜厚で成膜する。
【００６０】
このような半導体装置の製造方法であっても、図７（ｂ）〜（ｃ）を用いて説明したように、層間絶縁膜２４’に設けられたデュアルダマシン開口部２５の内壁を覆う状態で、ＣｕＭｎからなる合金層２７を形成した後に、リフロー処理を行うことから、第１実施形態と同様の効果を奏することができる。また、本実施形態の半導体装置の製造方法においては、耐熱性の低い有機絶縁層２４ｂ’を用いていることから、本発明を好適に用いることができる。
【００６１】
なお、上述した第２実施形態および第３実施形態に、第１実施形態の変形例１を適用することも可能である。
【００６２】
また、上述した第１実施形態〜第３実施形態においては、ＣｕＭｎで合金層２１、２７を構成する例について説明したが、合金層２１、２７を構成するＣｕ以外の金属としては、上述したＭｎの他に、例えばアルミニウム（Ａｌ）、亜鉛（Ｚｎ）、クロム（Ｃｒ）、バナジウム（Ｖ）、チタン（Ｔｉ）、タンタル（Ｔａ）を例示することができる。例えば、合金層２１、２７をＣｕＡｌとする場合には、第１、第２実施形態では、自己形成バリア膜２２、２８として、例えばシリコン含有Ａｌ酸化物（ＡｌＳｉxＯy)またはＡｌ酸化物（ＡｌxＯy)が形成され、第３実施形態においては、上記化合物にＡｌ炭化物（ＡｌxＣy)を含めた少なくとも１種が形成される。また、合金層２１、２７をＣｕＺｎとする場合には、第１、第２実施形態では、自己形成バリア膜２２、２８として、例えばシリコン含有Ａｌ酸化物（ＡｌＳｉxＯy)またはＡｌ酸化物（ＡｌxＯy)が形成され、第３実施形態においては、上記化合物にＡｌ炭化物（ＡｌxＣy)を含めた少なくとも１種が形成される。
【図面の簡単な説明】
【００６３】
【図１】本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その１）である。
【図２】本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その２）である。
【図３】本発明の半導体装置の製造方法に係る第１実施形態の変形例１を説明するための製造工程断面図である。
【図４】本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その１）である。
【図５】本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その２）である。
【図６】本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その３）である。
【図７】本発明の半導体装置の製造方法に係る第３実施形態を説明するための製造工程断面図（その１）である。
【図８】本発明の半導体装置の製造方法に係る第３実施形態を説明するための製造工程断面図（その２）である。
【図９】従来の半導体装置の製造方法および課題を説明するための製造工程断面図である。
【符号の説明】
【００６４】
１１…基板、１２，１５，２４，２４’…層間絶縁膜、１６，２５ｂ…配線溝、２１，２１ａ，２７…合金層、２１ｂ…導電層、２２，２８…自己形成バリア膜、２５…デュアルダマシン開口部、２５ａ…接続孔、２１''，２７ｂ''…配線、２７ａ’…ヴィア
【図１】
2008071850.tif 000003
【図２】
2008071850.tif 000004
【図３】
2008071850.tif 000005
【図４】
2008071850.tif 000006
【図５】
2008071850.tif 000007
【図６】
2008071850.tif 000008
【図７】
2008071850.tif 000009
【図８】
2008071850.tif 000010
【図９】
2008071850.tif 000011