(57)【要約】【課題】半導体集積回路装置の熱による誤作動を確実に防止するとともに温度低下後の復旧を容易に行う。【解決手段】パターン描画装置の制御部では、各半導体集積回路装置６１においてＦＰＧＡ６１１のデバイス温度が継続的に測定されており、デバイス温度が停止温度よりも高くなった際に、ＣＰＵ６１３からＦＰＧＡ６１１に対して回路設定開始信号が送信されることにより、ＦＰＧＡ６１１から論理回路が消去されて待機状態とされ、その後、デバイス温度が復旧温度よりも低くなった際に、ＣＰＵ６１３によりＦＰＧＡ６１１に論理回路が再設定されることによりＦＰＧＡ６１１が復旧される。パターン描画装置１では、このような制御方法により半導体集積回路装置６１が制御されることにより、ＦＰＧＡ６１１からの熱による半導体集積回路装置６１の誤作動を確実に防止することができ、また、ＦＰＧＡ６１１の温度低下後の復旧を容易に行うことができる。【選択図】図６
2008311928.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路装置の制御方法であって、
ａ）論理回路が変更可能なプログラマブル論理回路デバイスに、予め定められた論理回路を設定する工程と、
ｂ）前記プログラマブル論理回路デバイスのデバイス温度を測定する工程と、
ｃ）前記ｂ）工程と並行して、前記デバイス温度が所定の停止温度よりも高くなった際に、前記プログラマブル論理回路デバイスに回路設定開始信号を送信することにより、前記プログラマブル論理回路デバイスから前記論理回路を消去して待機状態とする工程と、
ｄ）前記ｂ）工程と並行するとともに前記ｃ）工程よりも後に、前記デバイス温度が前記停止温度よりも低い復旧温度よりも低くなった際に、前記プログラマブル論理回路デバイスに前記論理回路を再設定する工程と、
を備えることを特徴とする半導体集積回路装置の制御方法。
【請求項２】
請求項１に記載の半導体集積回路装置の制御方法であって、
前記プログラマブル論理回路デバイスが、フィールド・プログラマブル・ゲートアレイであることを特徴とする半導体集積回路装置の制御方法。
【請求項３】
請求項１または２に記載の半導体集積回路装置の制御方法であって、
前記ｂ）工程における前記デバイス温度の測定が、前記プログラマブル論理回路デバイスに搭載されている温度測定部により行われることを特徴とする半導体集積回路装置の制御方法。
【請求項４】
請求項１ないし３のいずれかに記載の半導体集積回路装置の制御方法であって、
前記ｃ）工程における前記回路設定開始信号の送信、および、前記ｄ）工程における前記論理回路の再設定が、中央処理装置により行われることを特徴とする半導体集積回路装置の制御方法。
【請求項５】
半導体集積回路装置であって、
論理回路が変更可能なプログラマブル論理回路デバイスと、
論理回路情報を記憶する記憶部と、
前記記憶部から取得した論理回路情報に基づいて前記プログラマブル論理回路デバイスに論理回路を設定するプログラミングデバイスと、
前記プログラマブル論理回路デバイスのデバイス温度を継続的に測定する温度測定部と、
を備え、
前記プログラミングデバイスにより、前記デバイス温度が所定の停止温度よりも高くなった際に、予め定められた論理回路が設定されている前記プログラマブル論理回路デバイスに回路設定開始信号が送信されることにより、前記プログラマブル論理回路デバイスから前記論理回路が消去されて待機状態とされ、前記待機状態において前記デバイス温度が前記停止温度よりも低い復旧温度よりも低くなった際に、前記プログラマブル論理回路デバイスに前記論理回路が再設定されることを特徴とする半導体集積回路装置。
【請求項６】
請求項５に記載の半導体集積回路装置であって、
前記プログラマブル論理回路デバイスが、フィールド・プログラマブル・ゲートアレイであることを特徴とする半導体集積回路装置。
【請求項７】
請求項５または６に記載の半導体集積回路装置であって、
前記温度測定部が、前記プログラマブル論理回路デバイスに搭載されていることを特徴とする半導体集積回路装置。
【請求項８】
請求項５ないし７のいずれかに記載の半導体集積回路装置であって、
前記プログラミングデバイスが、中央処理装置であることを特徴とする半導体集積回路装置。
【請求項９】
請求項５ないし８のいずれかに記載の半導体集積回路装置であって、
前記プログラマブル論理回路デバイスを冷却する冷却部をさらに備えることを特徴とする半導体集積回路装置。
【請求項１０】
基板上の感光材料に光を利用してパターンを描画するパターン描画装置であって、
主面上に感光材料の層が形成された基板を保持する基板保持部と、
前記基板上の前記感光材料に光を照射する光照射部と、
前記基板保持部を前記基板の前記主面に平行な移動方向に移動する保持部移動機構と、
前記光照射部を制御する請求項５ないし９のいずれかに記載の半導体集積回路装置と、
を備えることを特徴とするパターン描画装置。
【請求項１１】
請求項１０に記載のパターン描画装置であって、
前記デバイス温度が前記停止温度よりも高くなった際に、前記半導体集積回路装置の前記プログラミングデバイスにより前記プログラマブル論理回路デバイスに前記回路設定開始信号が送信されるよりも前に、前記光照射部による光の照射が停止されることを特徴とするパターン描画装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置およびその制御方法に関し、また、当該半導体集積回路装置を備えるパターン描画装置に関する。
【背景技術】
【０００２】
従来より、液晶表示装置用のガラス基板やプラズマ表示装置用のガラス基板、あるいは、半導体基板やプリント基板等（以下、「基板」という。）に形成された感光材料に光を照射することによりパターンの描画を行うパターン描画装置が利用されている。
【０００３】
例えば、特許文献１では、光照射部において所定の方向に配列された複数の矩形状の開口を有するマスクを介して水銀灯からの光を基板上の感光材料に照射するとともに、基板を開口の配列方向に垂直な方向へと移動することにより、ストライプ上のパターンを感光材料上に描画するパターン描画装置が開示されている。
【０００４】
このようなパターン描画装置における光照射部等の制御は通常、半導体集積回路装置を利用して行われており、パターン描画装置の開発段階では、様々な仕様変更に対応して半導体集積回路装置による制御の変更が必要とされる。
【０００５】
そこで近年では、半導体集積回路装置として、論理回路情報を読み込むことにより論理回路を容易に変更することができるプルグラマブル論理回路デバイス（ＰＬＤ（Programmable Logic Device））を有するものが利用されている。特許文献２はパターン描画装置に関するものではないが、プログラマブル論理回路デバイスの１つであるＦＰＧＡ（Field Programmable Gate Array：フィールド・プログラマブル・ゲートアレイ）を含む半導体集積回路装置が開示されている。特許文献２では、ＦＰＧＡの動作中にＦＰＧＡの消費電力に基づいて論理回路を変更し、消費電力に応じた論理回路をＦＰＧＡに設定することにより、半導体集積回路装置の消費電力を低減する技術が開示されている。
【特許文献１】特開２００５−２２１５９６号公報
【特許文献２】特開２００４−２２７２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、近年の半導体集積回路装置の高速化に伴ってＦＰＧＡ等から発生する熱量が増大しており、仮に、半導体集積回路装置に設けられたヒートシンクファン等の冷却装置が故障したとすると、ＦＰＧＡの温度が動作許容範囲外まで上昇してしまい、誤作動（いわゆる、熱暴走）が生じたりＦＰＧＡが損傷してしまう恐れがある。
【０００７】
このような熱暴走を防止する方法として、半導体集積回路装置に設けられた温度センサ等によりＦＰＧＡの温度を測定しておき、ＦＰＧＡの温度が所定の停止温度よりも高くなった場合に、外部電源からの半導体集積回路装置への電力供給を停止する方法が考えられる。しかしながら、この方法では、半導体集積回路装置全体が停止してしまい、半導体集積回路装置と外部との通信を行うことができないため、停止原因や復旧の可否（例えば、ＦＰＧＡの温度が復旧可能温度まで低下したか否か）等に関する情報を使用者が得ることができず、半導体集積回路装置の復旧を容易に行うことができない。
【０００８】
本発明は、上記課題に鑑みなされたものであり、半導体集積回路装置の熱による誤作動を確実に防止するとともに温度低下後の復旧を容易に行うことを目的としている。
【課題を解決するための手段】
【０００９】
請求項１に記載の発明は、半導体集積回路装置の制御方法であって、ａ）論理回路が変更可能なプログラマブル論理回路デバイスに、予め定められた論理回路を設定する工程と、ｂ）前記プログラマブル論理回路デバイスのデバイス温度を測定する工程と、ｃ）前記ｂ）工程と並行して、前記デバイス温度が所定の停止温度よりも高くなった際に、前記プログラマブル論理回路デバイスに回路設定開始信号を送信することにより、前記プログラマブル論理回路デバイスから前記論理回路を消去して待機状態とする工程と、ｄ）前記ｂ）工程と並行するとともに前記ｃ）工程よりも後に、前記デバイス温度が前記停止温度よりも低い復旧温度よりも低くなった際に、前記プログラマブル論理回路デバイスに前記論理回路を再設定する工程とを備える。
【００１０】
請求項２に記載の発明は、請求項１に記載の半導体集積回路装置の制御方法であって、前記プログラマブル論理回路デバイスが、フィールド・プログラマブル・ゲートアレイである。
【００１１】
請求項３に記載の発明は、請求項１または２に記載の半導体集積回路装置の制御方法であって、前記ｂ）工程における前記デバイス温度の測定が、前記プログラマブル論理回路デバイスに搭載されている温度測定部により行われる。
【００１２】
請求項４に記載の発明は、請求項１ないし３のいずれかに記載の半導体集積回路装置の制御方法であって、前記ｃ）工程における前記回路設定開始信号の送信、および、前記ｄ）工程における前記論理回路の再設定が、中央処理装置により行われる。
【００１３】
請求項５に記載の発明は、半導体集積回路装置であって、論理回路が変更可能なプログラマブル論理回路デバイスと、論理回路情報を記憶する記憶部と、前記記憶部から取得した論理回路情報に基づいて前記プログラマブル論理回路デバイスに論理回路を設定するプログラミングデバイスと、前記プログラマブル論理回路デバイスのデバイス温度を継続的に測定する温度測定部とを備え、前記プログラミングデバイスにより、前記デバイス温度が所定の停止温度よりも高くなった際に、予め定められた論理回路が設定されている前記プログラマブル論理回路デバイスに回路設定開始信号が送信されることにより、前記プログラマブル論理回路デバイスから前記論理回路が消去されて待機状態とされ、前記待機状態において前記デバイス温度が前記停止温度よりも低い復旧温度よりも低くなった際に、前記プログラマブル論理回路デバイスに前記論理回路が再設定される。
【００１４】
請求項６に記載の発明は、請求項５に記載の半導体集積回路装置であって、前記プログラマブル論理回路デバイスが、フィールド・プログラマブル・ゲートアレイである。
【００１５】
請求項７に記載の発明は、請求項５または６に記載の半導体集積回路装置であって、前記温度測定部が、前記プログラマブル論理回路デバイスに搭載されている。
【００１６】
請求項８に記載の発明は、請求項５ないし７のいずれかに記載の半導体集積回路装置であって、前記プログラミングデバイスが、中央処理装置である。
【００１７】
請求項９に記載の発明は、請求項５ないし８のいずれかに記載の半導体集積回路装置であって、前記プログラマブル論理回路デバイスを冷却する冷却部をさらに備える。
【００１８】
請求項１０に記載の発明は、基板上の感光材料に光を利用してパターンを描画するパターン描画装置であって、主面上に感光材料の層が形成された基板を保持する基板保持部と、前記基板上の前記感光材料に光を照射する光照射部と、前記基板保持部を前記基板の前記主面に平行な移動方向に移動する保持部移動機構と、前記光照射部を制御する請求項５ないし９のいずれかに記載の半導体集積回路装置とを備える。
【００１９】
請求項１１に記載の発明は、請求項１０に記載のパターン描画装置であって、前記デバイス温度が前記停止温度よりも高くなった際に、前記半導体集積回路装置の前記プログラミングデバイスにより前記プログラマブル論理回路デバイスに前記回路設定開始信号が送信されるよりも前に、前記光照射部による光の照射が停止される。
【発明の効果】
【００２０】
本発明では、半導体集積回路装置の熱による誤作動を確実に防止するとともに温度低下後の復旧を容易に行うことができる。また、請求項１０および１１の発明では、パターン描画装置の光照射部の誤作動を確実に防止することができる。
【発明を実施するための最良の形態】
【００２１】
図１は、本発明の一の実施の形態に係るパターン描画装置１の構成を示す側面図であり、図２は、パターン描画装置１の平面図である。パターン描画装置１は、液晶表示装置用のガラス基板９（以下、単に「基板９」という。）上の感光材料に光を利用してパターンを描画する装置である。本実施の形態では、パターン描画装置１により、ＴＦＴ（Thin Film Transistor）の回路パターンが基板９に描画される。
【００２２】
図１および図２に示すように、パターン描画装置１は、（＋Ｚ）側の主面９１（以下、「上面９１」という。）上に感光材料の層が形成された基板９を保持する基板保持部３、基台１１上に設けられて基板保持部３をＸ方向およびＹ方向に移動する保持部移動機構２、基板保持部３および保持部移動機構２を跨ぐように基台１１に固定されるフレーム１２、並びに、フレーム１２に取り付けられて基板９上の感光材料に変調された光を照射する光照射部４を備える。また、パターン描画装置１は、光照射部４を制御する制御部を備える。
【００２３】
図１および図２に示すように、基板保持部３は、基板９が載置されるステージ３１、ステージ３１を回転可能に支持する支持プレート３３、および、支持プレート３３上において、基板９の上面９１に垂直な回転軸３２１を中心としてステージ３１を回転するステージ回転機構３２を備える。
【００２４】
保持部移動機構２は、基板保持部３を図１および図２中のＸ方向（以下、「副走査方向」という。）に移動する副走査機構２３、副走査機構２３を介して支持プレート３３を支持するベースプレート２４、並びに、基板保持部３をベースプレート２４と共にＸ方向に垂直なＹ方向（以下、「主走査方向」という。）に移動する主走査機構２５を備える。パターン描画装置１では、保持部移動機構２により、基板９の上面９１に平行な主走査方向および副走査方向に基板保持部３が移動される。
【００２５】
副走査機構２３は、支持プレート３３の下側（すなわち、（−Ｚ）側）において、ステージ３１の主面に平行、かつ、主走査方向に垂直な副走査方向に伸びるリニアモータ２３１、並びに、リニアモータ２３１の（＋Ｙ）側および（−Ｙ）側において副走査方向に伸びる一対のリニアガイド２３２を備える。主走査機構２５は、ベースプレート２４の下側において、ステージ３１の主面に平行な主走査方向に伸びるリニアモータ２５１、並びに、リニアモータ２５１の（＋Ｘ）側および（−Ｘ）側において主走査方向に伸びる一対のエアスライダ２５２を備える。
【００２６】
図２に示すように、光照射部４は、副走査方向に沿って等ピッチにて配列されてフレーム１２に取り付けられる複数（本実施の形態では、８つ）の光学ヘッド４１を備える。また、光照射部４は、図１に示すように、各光学ヘッド４１に接続される光源光学系４２、並びに、紫外光を出射するＵＶ光源４３および光源駆動部４４を備える。ＵＶ光源４３は固体レーザであり、光源駆動部４４が駆動されることにより、ＵＶ光源４３から波長３５５ｎｍの紫外光が出射され、光源光学系４２を介して光学ヘッド４１へと導かれる。
【００２７】
各光学ヘッド４１は、ＵＶ光源４３からの光を下方に向けて出射する出射部４５、出射部４５からの光を反射して空間光変調器４６へと導く光学系４５１、光学系４５１を介して照射された出射部４５からの光を変調しつつ反射する空間光変調器４６、および、空間光変調器４６からの変調された光を基板９の上面９１に設けられた感光材料上へと導く光学系４７を備える。
【００２８】
図３は、空間光変調器４６を拡大して示す図である。図３に示すように、空間光変調器４６は、出射部４５を介して照射されたＵＶ光源４３からの光を基板９の上面９１へと導く回折格子型の光変調素子４６１を備える。光変調素子４６１は半導体装置製造技術を利用して製造され、格子の深さを変更することができる回折格子となっている。光変調素子４６１には複数の可撓リボン４６１ａおよび固定リボン４６１ｂが交互に平行に配列形成され、複数の可撓リボン４６１ａは背後の基準面に対して個別に昇降移動可能とされ、複数の固定リボン４６１ｂは基準面に対して固定される。回折格子型の光変調素子としては、例えば、ＧＬＶ（Grating Light Valve：グレーチング・ライト・バルブ）（シリコン・ライト・マシーンズ（サニーベール、カリフォルニア）の登録商標）が知られている。
【００２９】
図４．Ａおよび図４．Ｂは、可撓リボン４６１ａおよび固定リボン４６１ｂに対して垂直な面における光変調素子４６１の断面を示す図である。図４．Ａに示すように可撓リボン４６１ａおよび固定リボン４６１ｂが基準面４６１ｃに対して同じ高さに位置する（すなわち、可撓リボン４６１ａが撓まない）場合には、光変調素子４６１の表面は面一となり、入射光Ｌ１の反射光が０次光Ｌ２として導出される。一方、図４．Ｂに示すように可撓リボン４６１ａが固定リボン４６１ｂよりも基準面４６１ｃ側に撓む場合には、可撓リボン４６１ａが回折格子の溝の底面となり、１次回折光Ｌ３（さらには、高次回折光）が光変調素子４６１から導出され、０次光Ｌ２は消滅する。このように、光変調素子４６１は回折格子を利用した光変調を行う。
【００３０】
図１に示す光照射部４では、ＵＶ光源４３からの光が光源光学系４２により線状光（光束断面が線状の光）とされ、出射部４５を介して空間光変調器４６のライン状に配列された複数の可撓リボン４６１ａおよび固定リボン４６１ｂ上に照射される。光変調素子４６１では、隣接する各１本の可撓リボン４６１ａおよび固定リボン４６１ｂを１つのリボン対とすると、３つ以上のリボン対が描画されるパターンの１つの画素に対応する。光変調素子４６１では、各空間光変調器４６に接続される光変調器制御部４８からの信号に基づいてパターンの各画素に対応するリボン対の可撓リボン４６１ａがそれぞれ制御され、各画素に対応するリボン対が０次光（正反射光）を出射する状態と、非０次回折光（主として１次回折光（（＋１）次回折光および（−１）次回折光））を出射する状態との間で遷移可能とされる。光変調素子４６１から出射される０次光は光学系４７へと導かれ、１次回折光は光学系４７とは異なる方向へと導かれる。なお、迷光となることを防止するために１次回折光は図示を省略する遮光部により遮光される。
【００３１】
光変調素子４６１からの０次光は、光学系４７を介して基板９の上面９１へと導かれ、これにより、基板９の上面９１上においてＸ方向（すなわち、主走査方向に垂直な副走査方向）に並ぶ複数の照射位置のそれぞれに変調された光が照射される。すなわち、光変調素子４６１の各画素に対応するリボン対は０次光を出射する状態がＯＮ状態であり、１次回折光を出射する状態がＯＦＦ状態とされる。
【００３２】
光変調素子４６１では、図４．Ａに示すように、可撓リボン４６１ａと固定リボン４６１ｂとの基準面４６１ｃからの高さを等しくすることにより、０次光が信号光として得られるが、可撓リボン４６１ａの高さを固定リボン４６１ｂの高さよりも僅かに低くすることにより信号光の光量を低下させることができ、この性質を利用して光変調素子４６１からの光量の調整を行うことができる。
【００３３】
図５は、光照射部４を制御する制御部６の構成を示す図である。制御部６は、８つの光学ヘッド４１に設けられる８つの半導体集積回路装置６１を備え、各光学ヘッド４１では、半導体集積回路装置６１が空間光変調器４６に接続されて空間光変調器４６を制御する。図５中の破線にて描く矩形は、各光学ヘッド４１を示している。また、制御部６は、光源駆動部４４を制御する光源制御部６２を有する。
【００３４】
図６は、半導体集積回路装置６１の構造を示す図である。図６に示すように、半導体集積回路装置６１は、論理回路が変更可能なプログラマブル論理回路デバイス（ＰＬＤ（Programmable Logic Device））であるＦＰＧＡ（Field Programmable Gate Array：フィールド・プログラマブル・ゲートアレイ）６１１、それぞれが異なる論理回路の構成を示す複数の論理回路情報を記憶する記憶部６１２、記憶部６１２から取得した論理回路情報に基づいてＦＰＧＡ６１１に論理回路を設定するプログラミングデバイスであるＣＰＵ（Central Processing Unit：中央処理装置）６１３、ＦＰＧＡ６１１の温度（以下、「デバイス温度」という。）を継続的に測定する温度測定部６１４、ＦＰＧＡ６１１を冷却する冷却部６１５、および、これらの構成が配置された回路基板６１６を備える。温度測定部６１４からの出力は、温度ＩＣ６１４１を介してＣＰＵ６１３へと送信される。
【００３５】
ＦＰＧＡ６１１には、正常な動作が保証される動作可能温度範囲が予め設定されており、半導体集積回路装置６１では、ＦＰＧＡ６１１の動作可能温度範囲に基づいて決定されたＦＰＧＡ６１１の動作を停止させるべき上限温度（以下、「停止温度」という。）が予め記憶部６１２に記憶されている。また、停止温度を超えて動作が停止されたＦＰＧＡ６１１の温度が低下した後、再び作動させることができる温度（上記停止温度よりも低い温度であり、以下、「復旧温度」という。）も予め記憶部６１２に記憶されている。本実施の形態では、停止温度が７０℃とされ、復旧温度が４０℃とされる。
【００３６】
本実施の形態に係るパターン描画装置１では、ＦＰＧＡ６１１として、温度測定部６１４が搭載されているタイプのものが利用される。また、記憶部６１２として不揮発性メモリであるフラッシュメモリが利用され、冷却部６１５としてヒートシンクが利用される。なお、半導体集積回路装置６１では、温度測定部６１４によるデバイス温度の測定は連続的に行われてもよく、所定の時間間隔にて断続的に行われてもよい。
【００３７】
図７は、ＦＰＧＡ６１１の一部を示す図であり、ＦＰＧＡ６１１は、複数の論理回路ブロック６１１１、複数の論理回路ブロック６１１１間に設けられる格子状の配線６１１２、および、配線６１１２による複数の論理回路ブロック６１１１の接続状態を変更する複数のスイッチ素子６１１３を備える。
【００３８】
図６に示す半導体集積回路装置６１では、ＣＰＵ６１３により、記憶部６１２から取得された論理回路情報に基づいて図７に示すＦＰＧＡ６１１のスイッチ素子６１１３が切り替えられることにより、ＦＰＧＡ６１１の複数の論理回路ブロック６１１１のうち必要とされる論理回路ブロック６１１１が配線６１１２を介して接続されて所望の論理回路が設定される。半導体集積回路装置６１では、また、描画データの変更やバージョンアップ、あるいは、論理回路のデバッグ等が行われる際に、図６に示すＣＰＵ６１３により記憶部６１２から取得された他の論理回路情報に基づいて図７に示すＦＰＧＡ６１１のスイッチ素子６１１３が切り替えられて論理回路が変更される。
【００３９】
図８は、図６に示すＦＰＧＡ６１１に対する論理回路の設定（コンフィギュレーション）時にＦＰＧＡ６１１とＣＰＵ６１３との間において送受信される信号を示す図である。ＦＰＧＡ６１１に論理回路が設定される際には、図８に示すように、ＣＰＵ６１３からＦＰＧＡ６１１に対して回路設定開始信号８１が送信される。これにより、ＦＰＧＡ６１１の全てのスイッチ素子６１１３（図７参照）がデフォルト状態とされて全ての論理回路ブロック６１１１（図７参照）が互いに非接続とされ、ＦＰＧＡ６１１は、論理回路が設定されていない待機状態とされる。このとき、ＦＰＧＡ６１１に既に何らかの論理回路が設定されていた場合には、当該論理回路は消去されることとなる。
【００４０】
ＦＰＧＡ６１１が待機状態とされると、ＦＰＧＡ６１１からＣＰＵ６１３に対して設定開始許可信号８２が送信される。続いて、ＣＰＵ６１３からＦＰＧＡ６１１に対して設定用クロック信号８３および論理回路情報を示す回路データ８４が送信され、当該論理回路情報に基づいてスイッチ素子６１１３が切り替えられて論理回路ブロック６１１１が配線６１１２（図７参照）を介して接続されることにより、ＦＰＧＡ６１１に論理回路が設定される。そして、論理回路の設定が終了すると、ＦＰＧＡ６１１からＣＰＵ６１３に対して回路設定完了信号８５が送信される。
【００４１】
次に、パターン描画装置１によるパターンの描画について説明する。図９．Ａおよび図９．Ｂは、パターン描画装置１によるパターンの描画の流れを示す図である。パターンが描画される際には、まず、外部電源からパターン描画装置１に対する電力の供給が開始される。続いて、図５に示す制御部６の８つの半導体集積回路装置６１のそれぞれにおいて、パターン描画用の論理回路として予め定められた論理回路を示す論理回路情報が図６に示すＣＰＵ６１３により記憶部６１２から取得され、当該論理回路情報に基づいてＦＰＧＡ６１１に論理回路が設定される（ステップＳ１１）。
【００４２】
次に、各半導体集積回路装置６１において、温度測定部６１４によるＦＰＧＡ６１１のデバイス温度の測定が開始される（ステップＳ１２）。そして、デバイス温度の測定が継続的に行われている状態で、図１に示す描画開始位置から基板９の（＋Ｙ）方向への移動が開始されるとともに光照射部４から基板９に対する光の照射が開始される（ステップＳ１３）。光照射部４の各光学ヘッド４１では、空間光変調器４６の光変調素子４６１（図３参照）が、描画されるべきパターンのデータに基づいて制御部６の半導体集積回路装置６１（図６参照）により制御される（すなわち、各画素に対応するリボン対のＯＮ／ＯＦＦが切り替えられる）ことにより、基板９の上面９１上の感光材料に上記パターンが描画される。
【００４３】
パターン描画装置１では、基板９に対するパターンの描画、および、半導体集積回路装置６１におけるデバイス温度の測定と並行して、各半導体集積回路装置６１において、図６に示すＦＰＧＡ６１１のデバイス温度と記憶部６１２に予め記憶されている停止温度（７０℃）との比較がＣＰＵ６１３により継続的に行われる（ステップＳ１４）。
【００４４】
そして、通常は、デバイス温度が停止温度よりも低い状態が維持され、基板９が描画停止位置まで移動すると（ステップＳ１５）、基板９に対する光の照射、および、基板９の移動が停止されるとともにデバイス温度の測定も停止されてパターンの描画が終了する（ステップＳ１６，Ｓ１７）。パターン描画装置１において、複数の基板９に対する連続的なパターンの描画が行われる場合には、１枚の基板９に対するパターンの描画終了時にステップＳ１７に示すデバイス温度の測定停止は行われず、全ての基板９に対するパターンの描画が終了するまで、ステップＳ１３〜Ｓ１６が繰り返された後にステップＳ１７が実行される。
【００４５】
一方、パターンの描画中にいずれかの半導体集積回路装置６１の冷却部６１５に何らかの異常が生じて冷却効率が低下すると、当該半導体集積回路装置６１のＦＰＧＡ６１１のデバイス温度が所定の動作温度よりも上昇し、ステップＳ１４において、ＣＰＵ６１３によりデバイス温度が停止温度よりも高くなったと判断される。そして、制御部６の光源制御部６２（図５参照）から図１に示す光源駆動部４４に対して照射停止信号が送信され、これにより、ＵＶ光源４３からの光の出射が停止される。パターン描画装置１では、一の半導体集積回路装置６１においてデバイス温度が停止温度よりも高くなったことが検出されると、光照射部４の全ての光学ヘッド４１においてＵＶ光源４３からの光の出射が停止され、光照射部４による基板９に対する光の照射が停止される（ステップＳ１４１）。また、光の照射停止と並行して基板９の移動も停止される（ステップＳ１４２）。
【００４６】
続いて、デバイス温度が停止温度よりも高くなった半導体集積回路装置６１において、図１０に示すように、ＣＰＵ６１３によりＦＰＧＡ６１１に対して回路設定開始信号８１が送信され、これにより、ＦＰＧＡ６１１の全てのスイッチ素子６１１３（図７参照）がデフォルト状態とされた後、ＦＰＧＡ６１１からＣＰＵ６１３に設定開始許可信号８２が送信される。その結果、ステップＳ１１においてＦＰＧＡ６１１に設定された論理回路がＦＰＧＡ６１１から消去されてＦＰＧＡ６１１が待機状態とされることにより、ＦＰＧＡ６１１の発熱量が減少する（ステップＳ１４３）。
【００４７】
半導体集積回路装置６１では、ＦＰＧＡ６１１が待機状態とされた後も温度測定部６１４によりＦＰＧＡ６１１のデバイス温度が継続的に測定されており、デバイス温度と記憶部６１２に予め記憶されている復旧温度（４０℃）との比較が、ＣＰＵ６１３によりデバイス温度の測定と並行して継続的に行われる（ステップＳ１４４）。そして、待機状態とされたＦＰＧＡ６１１の温度が低下して復旧温度よりも低くなると、ステップＳ１１と同様に、ＣＰＵ６１３により記憶部６１２から取得された論理回路情報に基づいてＦＰＧＡ６１１に論理回路が再設定されてＦＰＧＡ６１１が復旧される（ステップＳ１４５）。
【００４８】
ＦＰＧＡ６１１が復旧されると、ステップＳ１３に戻って基板９の移動および光の照射が再び開始され、各半導体集積回路装置６１におけるデバイス温度の測定、および、デバイス温度と停止温度との比較と並行して行われるパターンの描画が再開され、基板９が描画停止位置まで移動すると、基板９に対する光の照射、基板９の移動、および、デバイス温度の測定が停止されてパターンの描画が終了する（ステップＳ１３〜Ｓ１７）。なお、パターン描画装置１では、ＦＰＧＡ６１１の復旧後、描画途上の基板９に対する描画を行うことなく、新たな基板９に対するパターンの描画が行われてもよい。
【００４９】
以上に説明したように、パターン描画装置１の制御部６では、各半導体集積回路装置６１においてＦＰＧＡ６１１のデバイス温度が継続的に測定されており、デバイス温度が停止温度よりも高くなった際に、ＣＰＵ６１３からＦＰＧＡ６１１に対して回路設定開始信号が送信されることにより、ＦＰＧＡ６１１から論理回路が消去されてＦＰＧＡ６１１が待機状態とされ、その後、デバイス温度が復旧温度よりも低くなった際に、ＣＰＵ６１３によりＦＰＧＡ６１１に論理回路が再設定されることによりＦＰＧＡ６１１が復旧される。
【００５０】
パターン描画装置１では、このような制御方法により半導体集積回路装置６１が制御されることにより、ＦＰＧＡ６１１からの熱による半導体集積回路装置６１の誤作動（いわゆる、熱暴走）を、ＦＰＧＡ６１１が有している機能を利用して容易かつ確実に防止することができる。また、ＦＰＧＡ６１１の動作停止時においてもＣＰＵ６１３を動作可能な状態としてＦＰＧＡ６１１の温度測定を継続することにより、ＦＰＧＡ６１１の温度が復旧温度まで低下したか否かの情報を容易に取得し、ＦＰＧＡ６１１の温度低下後の復旧を容易かつ迅速に行うことができる。
【００５１】
また、パターン描画装置１では、半導体集積回路装置６１においてＦＰＧＡ６１１のデバイス温度が停止温度よりも高くなった際に、ＣＰＵ６１３によりＦＰＧＡ６１１に対して回路設定開始信号が送信されるよりも前に、光照射部４による光の照射が停止される。これにより、半導体集積回路装置６１による制御がされていない状態の光照射部４からの光の照射が防止され、光照射部４の誤作動を防止することができる。
【００５２】
半導体集積回路装置６１では、ＦＰＧＡ６１１のデバイス温度の測定が、ＦＰＧＡ６１１に搭載されている温度測定部６１４により行われることにより、ＦＰＧＡ６１１と個別の温度測定部を設ける必要がないため、半導体集積回路装置６１の構造が簡素化される。また、プログラミングデバイスとしてＣＰＵが利用されることにより、ＦＰＧＡ６１１に対する論理回路の設定等を迅速に行うことができ、プログラマブル論理回路デバイスとしてＦＰＧＡが利用されることにより、半導体集積回路装置６１において様々な機能を実現する論理回路を容易に設定することができる。さらには、半導体集積回路装置６１にＦＰＧＡ６１１を冷却する冷却部６１５が設けられることにより、デバイス温度が停止温度よりも高くなった後の半導体集積回路装置６１の復旧が迅速に行われる。
【００５３】
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変更が可能である。
【００５４】
パターン描画装置１によるパターンの描画では、ステップＳ１１における論理回路の設定とステップＳ１２におけるデバイス温度の測定開始とは並行して行われてもよく、また、ステップＳ１２がステップＳ１１よりも先に行われてもよい。
【００５５】
半導体集積回路装置６１では、ＦＰＧＡ６１１とは独立した温度測定部６１４が回路基板６１６上に設けられてもよい。また、ＦＰＧＡ６１１に代えて、ＣＰＬＤ（Complex Programmable Logic Device）等の他のプログラマブル論理回路デバイスが利用されてもよく、ＣＰＵ６１３に代えて、ＣＰＬＤ等の他のプログラミングデバイスが利用されてもよい。さらには、冷却部６１５として、ヒートシンク以外の他の様々な装置が利用されてもよい。
【００５６】
上記実施の形態では、光変調素子４６１からの０次光が描画における信号光とされるが、１次回折光が信号光とされてもよい。また、撓んでいない状態の可撓リボン４６１ａと固定リボン４６１ｂとの相対的位置関係が上記実施の形態とは異なり、可撓リボン４６１ａが撓んだ状態で０次光が出射される光変調素子４６１が用いられてもよい。可撓リボン４６１ａおよび固定リボン４６１ｂは帯状の反射面として捉えることができるのであるならば、厳密な意味でのリボン形状である必要はない。例えば、ブロック形状の上面が固定リボンの反射面としての役割を果たしてもよい。
【００５７】
光照射部４では、空間光変調器４６の光変調素子４６１は回折格子型には限定されず、多チャンネルの液晶シャッタ等が光変調素子として利用されてもよい。また、光変調素子は光を反射するものにも限定されず、例えば、レーザアレイが光変調素子としての役割を果たしてもよい。さらには、２次元の空間光変調器が採用されてもよい。パターン描画装置では、光照射部４から基板９上の一の照射位置にのみ光が照射されてもよい。
【００５８】
上記実施の形態に係るパターン描画装置は、液晶表示装置用のカラーフィルタ基板に対するパターンの描画に利用されてもよく、また、プラズマ表示装置や有機ＥＬ（Electro Luminescence）表示装置等の平面表示装置用のガラス基板、半導体基板やプリント配線基板、あるいは、フォトマスク用のガラス基板等に対するパターンの描画に利用することもできる。
【図面の簡単な説明】
【００５９】
【図１】第１の実施の形態に係るパターン描画装置の側面図である。
【図２】パターン描画装置の平面図である。
【図３】空間光変調器を拡大して示す図である。
【図４．Ａ】光変調素子の断面を示す図である。
【図４．Ｂ】光変調素子の断面を示す図である。
【図５】制御部の構成を示す図である。
【図６】半導体集積回路装置の構造を示す図である。
【図７】ＦＰＧＡの一部を示す図である。
【図８】ＦＰＧＡに対する論理回路の設定時に送受信される信号を示す図である。
【図９．Ａ】パターン描画装置によるパターンの描画の流れを示す図である。
【図９．Ｂ】パターン描画装置によるパターンの描画の流れを示す図である。
【図１０】デバイス温度が停止温度よりも高くなった際に送受信される信号を示す図である。
【符号の説明】
【００６０】
１    パターン描画装置
２    保持部移動機構
３    基板保持部
４    光照射部
９    基板
６１    半導体集積回路装置
８１    回路設定開始信号
９１    上面
６１１    ＦＰＧＡ
６１２    記憶部
６１３    ＣＰＵ
６１４    温度測定部
６１５    冷却部
Ｓ１１〜Ｓ１７，Ｓ１４１〜Ｓ１４５    ステップ
【図１】
2008311928.tif 000003
【図２】
2008311928.tif 000004
【図３】
2008311928.tif 000005
【図４．Ａ】
2008311928.tif 000006
【図４．Ｂ】
2008311928.tif 000007
【図５】
2008311928.tif 000008
【図６】
2008311928.tif 000009
【図７】
2008311928.tif 000010
【図８】
2008311928.tif 000011
【図９．Ａ】
2008311928.tif 000012
【図９．Ｂ】
2008311928.tif 000013
【図１０】
2008311928.tif 000014