(57)【要約】【課題】ビア数を減らしても、エレクトロマイグレーション耐性を維持、または向上することのできる配線設計方法を提供する。    【解決手段】異なる層に位置する第１の配線と第２の配線を複数のビアで接続する配線設計方法において、配線幅方向のビアの数であるビア列数を変えたときの配線の寿命の変化率と、配線長方向のビアの数であるビア行数を変えたときの前記配線の寿命の変化率を求める。処理対象となるビアアレイのビア列数を、前記ビア列数に対する前記寿命の変化率と、前記ビア行数に対する前記寿命の変化率とに基づいて決定されるビア行列数増減比Ｎに従って低減する。そして、前記ビアアレイのビア行数を、少なくとも１行増加する。【選択図】図４
2008172070.tif 000002
【特許請求の範囲】
【請求項１】
異なる層に位置する第１の配線と第２の配線を複数のビアで接続する配線設計方法であって、
任意の配線において、配線幅方向のビアの数であるビア列数を変えたときの当該配線の寿命の変化率と、配線長方向のビアの数であるビア行数を変えたときの当該配線の寿命の変化率とを求めるステップと、
処理対象となるビアアレイのビア列数を、前記ビア列数に対する前記寿命の変化率、および前記ビア行数に対する前記寿命の変化率に基づいて決定されるビア行列数増減比Ｎに従って低減するステップと、
前記ビアアレイのビア行数を、少なくとも１行増加するステップと、
を含む配線設計方法。
【請求項２】
前記ビア行列数増減比Ｎは、
Ｎ＝（ビア行数に対する配線寿命の変化率）／（ビア列数に対する配線寿命の変化率）
であり、Ｎは小数点以下を切り捨てた整数であることを特徴とする請求項１に記載の配線設計方法。
【請求項３】
前記ビア列数に対する配線寿命の変化率をＳcolumn、前記ビア行数に対する配線寿命の変化率をＳlineとすると、
配線寿命∝ｅｘｐ（Ｓcolumn×ビア列数）
配線寿命∝ｅｘｐ（Ｓline×ビア行数）
で表わされることを特徴とする請求項１に記載の配線設計方法。
【請求項４】
前記ビア列数の低減と、ビア行数の増加の結果、配線寿命がビア行列数増減処理前と同程度である場合に、トータルのビア数が、前記ビア行列数増減処理前のトータルのビア数を超えない範囲で、ビア行数またはビア列数を１だけ増やすステップ
をさらに含むことを特徴とする請求項１に記載の配線設計方法。
【請求項５】
ビア行数を１行増加させる毎に、ビア列数をＮ列減少させる
ことを特徴とする請求項１に記載の配線設計方法。
【請求項６】
前記処理対象となるビアアレイのビア列数が、前記ビア行列数増減比Ｎ以下の場合は、前記ビア列数の値を１にする
ことを特徴とする請求項１に記載の配線設計方法。
【請求項７】
前記ビア列数とビア行数の増減を繰り返し実施し、最終的にビア列数を１列にする
ことを特徴とする請求項１に記載の配線設計方法。
削除
【請求項８】
第１の配線と、前記第１の配線と異なる層に位置し、前記第１の配線に対して斜め方向または直交する方向に延びる第２の配線を複数のビアで接続する配線設計方法であって、
前記複数のビアを、ビアからみて電子流下流側の配線に沿って一列に配列することを特徴とする配線設計方法。
【請求項９】
半導体基板上に位置する第１の配線と、
前記第１の配線と異なる層に位置し、前記第１の配線と平行以外の角度を成して延びる第２の配線と、
前記第１および第２の配線を接続するビア配列と、
を備え、前記ビア配列は、前記第１と第２の配線のうち、ビアからみて電子流下流側に位置する配線と平行一列に配置される
ことを特徴とする半導体装置。
【請求項１０】
前記第１および第２の配線において双方向に電子が流れる場合は、前記一列に配置される複数のビアの一部が前記第１または第２の配線のいずれか一方と平行に配置され、前記ビアの残りは、前記第１または第２の配線の他方と平行に配置されることを特徴とする請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くは半導体装置の設計に関し、特に、ビア接続を含む多層配線構造の半導体装置の配線設計に関するものである。
【背景技術】
【０００２】
多層配線構造の半導体装置において、微細配線に高い電流密度で電流が流れると、電子の移動によって、配線を構成する原子（Ｃｕ原子、Ａｌ原子など）の配列が乱れ、金属原子自体が拡散、移動する。この現象をエレクトロマイグレーション（ＥＭ）と呼ぶ。ＥＭによって、配線内にボイドが生じ、電流密度や温度がさらに上昇する。その結果、ボイドの形成が加速され、ついには配線の断線に至ることもある。
【０００３】
そのため、従来は、配線の電流増加に比例して、ビアの数を増加させる必要があると考えられてきた。すなわち、大電流を流すような太い配線や膜厚な配線の接続では、ＥＭを改善するために、多数のビアを形成してビア一つあたりの電流量を抑える設計が行われてきた。
【０００４】
たとえば図１（ａ）および図１（ｂ）に示すように、互いに平行または直交する線幅の狭い配線Ｍ１ＬとＭ３Ｌを接続する場合は、単一の接続ビア（ＶＩＡ）を用いるところ、図１（ｃ）のような幅広または膜厚の平行配線を接続するために、配線幅方向（Ｗ）にも、配線長方向（Ｌ）にもビアの数を増やしている。Ｍ１ＬとＭ３Ｌが直行する場合は、図１（ｄ）に示すように、さらに増やすことがある。
【０００５】
また、半導体装置の微細化に伴って配線を流れる電流密度が増大しており、同じ電流、同じ配線幅であっても、許容できるビア個数が増加する傾向にある。  ビア個数の増加に伴い、敷き詰められたビアの径は大きくなりやすく、隣接する配線マージンが減少し、層間が剥がれやすくなる、などの問題が生じる。
【０００６】
層間絶縁膜の剥がれやＬＳＩの破壊を防止する目的で、コンタクトの敷設間隔を、製造プロセスで決まるコンタクト敷設間隔よりも広くして、単位面積あたりのコンタクトの数を減らす方法が提案されている（たとえば、特許文献１参照）。この方法では、配線の幅方向と長さ方向の双方で、コンタクトの数を減らしている。
【０００７】
しかし、近年の半導体装置では、許容電流値も増大しており、特許文献１のように、単純に単位面積あたりのコンタクトの数を減らす方法ではＥＭ耐性を保障できない。また、特許文献１では、電流の流れる方向についての考慮が何らなされていない。
【０００８】
なお、ビアアレイによる層間接続において、電流が集中する最端列に並ぶビア、たとえば図１（ｃ）、図１（ｄ）の左端や右端に並ぶ５つのビアでＥＭが起こりやすいことに着目して、ビアを配線に沿って一列に配置する構成が提案されている（たとえば特許文献２参照）。しかし、この方法は、ビアの配列を配線と平行一列にしただけであって、上下配線の接続に用いるビアの数は低減されていない。流れる電流量に対応するだけのビア数を確保するためである。その結果、ビアが占める面積に変わりはなく、隣接する配線マージンの減少、絶縁膜の剥がれ、電子線露光の場合のスループットの低下、等の問題が残る。
【特許文献１】特開２００４−１５８８４６号公報
【特許文献２】特開平３−４２８５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は上述した問題を解決するためになされたものであり、ビア数を減らしつつ、エレクトロマイグレーション（ＥＭ）耐性を維持することができる、さらには、ビア数を減らしてもＥＭ耐性を向上することのできるデバイス配線の設計手法と、それにより製造された半導体装置を提供するものである。  
【課題を解決するための手段】
【００１０】
上記課題を解決するために、配線幅方向のビアの数であるビア列数を変えたときの配線の寿命の変化率と、配線長方向のビアの数であるビア行数を変えたときの前記配線の寿命の変化率に基づき、ビア行数を増加させ、一方でビア列数を少なくすることによりビア総数を削減し、ＥＭを向上させる。
【００１１】
特に、ビアから見て電子流下流側に位置する配線端において、ビア列数を減少させ、ビア行数を増加させるようにビアを配列する。
【００１２】
具体的には、第１の側面では、異なる層に位置する第１の配線と第２の配線を複数のビアで接続する配線設計方法を提供する。この方法は、
（ａ）配線幅方向のビアの数であるビア列数を変えたときの配線の寿命の変化率と、配線長方向のビアの数であるビア行数を変えたときの前記配線の寿命の変化率を求めるステップと、
（ｂ）処理対象となるビアアレイのビア列数を、前記ビア列数に対する前記寿命の変化率と、前記ビア行数に対する前記寿命の変化率とに基づいて決定されるビア行列数増減比Ｎに従って低減するステップと、
（ｃ）前記ビアアレイのビア行数を、少なくとも１行増加するステップと、
を含む。
【００１３】
好ましい例では、前記ビア行列数増減比Ｎは、
Ｎ＝（ビア行数に対する寿命の変化率）／（ビア列数に対する寿命の変化率）
であり、Ｎは小数点以下を切り捨てた整数である。
【００１４】
第１の例では、ビア行数を１行増加させ、ビア列数をＮ列減少させる。ただし、元のビア列数がＮ列以下であればビア列数は１列となる。
【００１５】
第２の例では、第１の例を複数回繰り返し、配線幅によらず最終的にビア列数を１列に配列する。
【００１６】
第２の側面では、第１の配線と、前記第１の配線と異なる層に位置し、前記第１の配線と平行以外の角度、すなわち斜め方向や直交方向に延びる第２の配線を複数のビアで接続する配線設計方法を提供する。この方法は、前記複数のビアを、ビアから見て電子流下流側の配線に沿って一列に配列することを特徴とする。
【発明の効果】
【００１７】
上述した配線設計方法と、これにより製造される半導体装置によれば、ＥＭ耐性を良好に維持しつつ、ビア数を低減することができる。
【００１８】
その結果、ボイドの発生に起因する断線や、ビア近接による設計マージンの減少や絶縁膜の剥離を防止することができ、装置の信頼性を向上することができる。
【発明を実施するための最良の形態】
【００１９】
以下に、本発明の良好な実施形態について、添付図面を参照して説明する。
【００２０】
図２は、本発明の配線設計方法の原理を説明するためのグラフである。図２（ａ）は、多層配線において、ビアアレイを構成するビアの列数を変化させたときの寿命の変化を示し、図２（ｂ）は、多層配線においてビアの行数を変化させたときの寿命の変化を示す。ここで、ビア列数とは、配線幅方向に配置されるビアの数であり、ビア行数とは、配線長方向でのビアの数である。
【００２１】
図２（ａ）において、配線寿命ｔは、ｅｘｐ（傾き×ビア列数）に比例し、ｔ∝ｅｘｐ（Ｓcolumn×ＮＣ）の関係が成立する。ＮＣはビア列数であり、Ｓcolumnは変化率または変化の傾きである。このグラフでは、Ｓcolumnは０．１４である。
【００２２】
図２（ｂ）において、配線寿命ｔは、ｅｘｐ（傾き×ビア行数）に比例し、ｔ∝ｅｘｐ（Ｓline×ＮＬ）の関係が成立する。ＮＬはビア行数であり、Ｓlineは変化率または変化の傾きである。このグラフでは、Ｓlineは１．４である。
【００２３】
図２（ａ）および図２（ｂ）のグラフから、ビア列数を大きく減らしても、寿命すなわちＥＭ耐性はそれほど減少しないが、ビアの行数を１行増やすことで、寿命が大きく伸びることがわかる。すなわち、ビア行列数増減比Ｎを、
Ｎ＝（ビア行数に対する寿命変化の傾き）／（ビア列数に対する寿命変化の傾き）
＝（Ｓline）／（Ｓcolumn）  （Ｎは小数点以下切り捨てた整数）    （１）
とすると、ビアの列数（ＮＣ）を、Ｎ＝（Ｓline）／（Ｓcolumn）＝１０列減らしたとしても、ビアの行数（ＮＬ）を１行増やせば、同等のＥＭ耐性が得られることになる。
【００２４】
この原理を利用すると、ビアの列数を大幅に減らし、ビアの行数をわずかに増やすことで、トータルのビア数を減らしつつ、ＥＭ耐性を維持または向上することが可能になる。算出されたＮの値やビアの行列数によっては、この操作でビア総数が増加する場合があるが、複数回この操作を行なうことで、総数は減少する。この原理を用いて、以下で具体的な実施形態を説明する。
【００２５】
図３は、従来の配線設計方法によるビア配列と、本発明の第１実施形態および第２実施形態の配線設計方法によるビア配列を、種々の線幅において比較した表である。表では、ビア行列数増減比Ｎを、図２の例に従って、Ｎ＝１．４／０．１４＝１０としている。線幅については、ビアが１つ配置できる最小線幅を１として（単位線幅）、３、１０、２０、３０、４０の場合を記載している。また、各々の線幅において、従来方法による配線の寿命を１とした場合の、実施形態の寿命の改善度を示している。
【００２６】
第１実施形態では、図２の原理に基づいて、異なる層の配線を接続するビア配列のうちのビアの列数を、ビア行列数増減比Ｎに基づいて低減するとともに、行数を１行以上増加させる。
【００２７】
低減方法の一例として、処理対象のビア列数が１５列である場合、この列数から、ビア行列数増減比Ｎだけ減らした数を、ビア列として設定する。処理対象のビア列数がＮ以下のときは、ビア列を１列に設定する。
【００２８】
第２実施形態では、第１実施形態の方法を繰り返すことによって、最終的には、線幅とは無関係に、ビア列数を１にする。ただし、繰り返しの回数だけ、ビア行数を１行ずつ増やす。換言すると、ビア行数を１行増やすごとに、ビア列数をＮ列減少させ、これを、ビア列が１列に設定されるまで繰り返す。
【００２９】
図４は、図３のビア配列に基づく配線設計の模式図である。図４（ａ）において、線幅が３の場合（Ｗ＝３）、従来の手法では、２列２行のビア配列をとっていた。第１実施形態の方法では、処理対象となるビア列数が２であり、ビア行列数増減比Ｎ＝１０よりも小さいので、ビア列数を１列にし、ビア行数を１行増やして３行とする。この結果、１列３行のビア配列となる。
【００３０】
ビアのトータルの個数を１つ減らしたにもかかわらず、このビア配列により、寿命は約３．５倍も改善されていることがわかる。
【００３１】
同様のことが、図４（ｂ）の線幅が１０の場合と、線幅が２０の場合にも当てはまる。図４（ｂ）では、従来の手法で５列２行の１０個のビアで接続していたのが、第１実施形態の手法により、配線長方向に３個のビアを１列に配置するだけで、２．３２倍の寿命が得られ、図４（ｃ）では、１０列２行の２０個のビアを、１列３行のビア配列とすることで、１．１５倍の寿命を達成できる。すなわち、大幅なビア数の低減にもかかわらず、従来手法と同等以上のＥＭ耐性が得られることがわかる。
【００３２】
図４（ｄ）では、従来の方法で１５列２行のビア配列としていたところ、ビア列数をＮ＝１０だけ減少させて５列に設定し、ビア行数は、１行増やして３行とする。この結果、５列３行のビア配置となる。図４の模式図には図示していないが、図３の表で線幅を４０にした場合も、同様である。従来手法で２０列２行であったビア配列を、１０列３行に低減することができる。いずれの場合も、従来方法と比較して、ビアのトータル数をそれぞれ１／２と３／４に低減しつつ、従来方法と同等の寿命を維持することができる。
【００３３】
このように、第１実施形態では、処理対象となるビア列数を、配線幅方向と配線長方向の寿命の変化率から求まるビア行列数増減比Ｎ＝Ｓline／Ｓcolumnに基づいて低減するとともに、ビア行数を１行増加する。ＥＭ耐性を同等に維持したまま、上下配線を接続するビア数を大幅に削減することができる。また、ビアアレイにおけるビア同士の接近を防止できるので、層間絶縁膜の剥離、電子線露光の際のスループットの低下、ビア径の太り現象による設計マージンの減少等の問題を解決することができる。
【００３４】
図３において、線幅が３０のとき（図４（ｄ）に対応）や４０のとき、すなわち、当初の処理対象であるビア列数が、ビア行列数増減比Ｎよりも大きい場合は、２実施形態として、第１実施形態の方法を繰り返すことができる。第１実施形態の処理を複数回繰り返すことで、最終的にビア列数を１列に低減することが可能である。
【００３５】
たとえば、図４（ｄ）では、１回目のビア行列数増減処理で、５列３行のビア配列が得られたが、この状態から、２回目のビア行列数増減処理を行うことによって、ビア列数を１列にし、ビア行数をもう１行増やして、１列４行のビア配列とする。上述したように、ビア列数の低減にともなうＥＭ耐性のわずかな劣化は、ビア行数を１行増やすことによって十二分に補償されるので、１列４行のビア配列で、従来手法の１５列２行のビア配列の２倍以上のＥＭ耐性を達成することができる。同様に、図３で当初のビア列数が２０のときも、２回目のビア行列数増減処理を行うことによって、最終的に１列４行のビア配列にできる。
なお、第１実施形態の処理を１回または複数回行った結果、トータルのビア数は減ったが、配線の寿命はビア行列数増減処理前と同程度である場合、すなわち、寿命の変化率が１．０程度の場合に、さらに寿命を改善したいときは、ビア行列数増減処理の後に、ビアアレイのトータルのビア数が、処理前のトータルのビア数を超えない範囲で、単純にビア行またはビア列を１行または１列増やす処理を追加してもよい。これにより、トータルのビア数は、処理前のビア数以下に維持したままで、配線設計だけでＥＭ耐性を向上することができる。
【００３６】
図５は、第１実施形態や第２実施形態のビア配列を採用することによって得られる効果を示す図である。多層配線において上下配線の接続にビアアレイを用いた場合、第１実施形態や第２実施形態では、配線幅方向と配線長方向の寿命の変化率の差に着目して、ビア列数を大きく低減する一方で、ビア行数をわずかに増加させている。この構成は、特に２層以上離れた上下配線を接続するときに有利である。
【００３７】
図５（ａ）に示すように、たとえば第１層目のＭ１Ｌと、第４層目のＭ４Ｌを従来の５列２行のビアアレイで接続する場合は、Ｍ２層とＭ３層においても同じサイズのビアアレイに占有されてしまうので、この部分を利用することができない。
【００３８】
これに対し、第１実施形態や第２実施形態の手法では、図５（ｂ）に示すように、ビア列数をN列だけ減らす、あるいは１列に低減することによって、中間の層を有効利用することができる。つまり、Ｍ２層とＭ３層において、ビア列の両側に別の配線、たとえば受動素子に接続される配線等を形成することが可能になる。
【００３９】
図６および図７は、本発明の第３実施形態の配線設計方法を示す図である。図６は、上下配線の配線膜厚、配線幅が同じ場合の設計例、図７は、配線膜厚、配線幅が異なる場合の設計例である。
【００４０】
第３実施形態では、ビアからみて電子流下流側に位置する配線と平行に、ビアを一列に配列する。この方向でエレクトロマイグレーションが生じやすいからである。デバイスの動作によっては、配線に流れる電子流の方向が双方向である場合もあるが、この場合は、上下配線の双方に平行になるようにビアを配列する。
【００４１】
まず、配線膜厚、配線幅が同じ２本の平行な上下配線をビア接続する場合を考える。図中、矢印は電子流の方向である。従来は、図６（ａ）に示すように、５列２行のビア配列を採用していたところ、実施例では、配線寿命の変化率に基づいて決まるビア行列数増減比Ｎを用いて、ビア列を１列にして、ビア行数を１行増やし、ビアからみて電子流下流側の配線と平行にビアを配置する。図６（ｂ）の平行配線では、電子流の方向がいずれを向く場合でも、配線長と平行一列にビアが配置される。
【００４２】
斜め配線の場合は、図６（ｃ）に示すように、電子流の方向によって、ビアの配置が変わってくる。図６（ｃ）の左図では、電子は上層配線から下層配線に向かって流れるので、ビアからみて電子流下流側の配線、すなわち、水平方向に延びる下層配線に沿って、一列にビアが配置される。図６（ｃ）の右図では、下層配線から上層配線に電子が流れるので、ビアからみて電子流下流側となる上層の斜め配線と平行一列に、ビアが配置される。
【００４３】
図６（ｄ）に示すように、直交配線も場合も、ビアからみて電子流下流側に位置する配線と平行にビアを配列する。図６（ｄ）の左図では、電子は上層配線から下層配線に向かって流れるので、紙面の水平方向に延びる下層配線に沿って、一列にビアが配置され、右図では、電子は下層配線から上層配線に向かって流れるので、紙面の縦方向に延びる上層配線に沿って、一列にビアが配置される。
【００４４】
なお、動作に応じて電子が双方向に流れる部分の配線では、図６（ｅ）の斜め配線や、図６（ｆ）の直交配線のように、上下配線の両方と平行になるように、ビアを１列に配置する。このような配置構成により、ビア数を低減しつつ、ＥＭ耐性を良好に維持することができる。
【００４５】
図７は、配線幅および／または配線膜厚が異なる上下の配線を接続する場合のビア配列を示す。ビアからみて電子流下流側の配線にビアを平行一列に配置する構成は、異なる線幅（または膜厚）の上下配線を接続するときに、特に有効である。従来の設計方法では、図７（ａ）に示すように、線幅の狭い配線の端部を太らせ、線幅の広い方の配線の端部に合わせて、端部全体をビアアレイに用いていた。
【００４６】
これに対し、第１実施形態や第２実施形態では、ビア行数を１行増加するごとに、ビア列数を大幅に低減するので、各配線のビア接続領域の形状を単純化することができる。
【００４７】
図７（ｂ）の平行配線の場合、電子流の方向に関係なく、ビアは配線長方向に沿って平行１列に配置されるので、線幅が狭い方の配線のビア接続端を、線幅が広い方の配線に合わせて太らせる必要がない。
【００４８】
図７（ｃ）のように、線幅の狭い斜め配線と、幅広の水平配線とを接続する場合、左図のように、電子流の方向が斜め配線から水平配線に向かうときは、ビアからみて電子流下流側の水平配線と平行にビアを一列に配置する。右図のように、電子流の方向が水平配線から斜め配線に向かうときは、ビアからみて電子流下流側の斜め配線と平行にビアを一列に配置する。
【００４９】
図７（ｄ）のように、線幅の狭い直交配線と、幅広の水平配線とを接続する場合、左図のように、電子流の方向が直交配線から水平配線に向かうときは、ビアからみて電子流下流側の水平配線と平行にビアを一列に配置する。右図のように、電子流の方向が水平配線から直交配線に向かうときは、ビアからみて電子流下流側の直交配線と平行にビアを一列に配置する。
【００５０】
動作に応じて電子が双方向に流れる部分の配線では、図７（ｅ）の斜め配線や、図７（ｆ）の直交配線のように、上下配線の双方と平行になるように、かつビア列の少なくとも一部が、線幅の狭い方の配線の延長線上に位置するように、ビアが配置される。このような配置構成により、ビア数を低減しつつ、ＥＭ耐性を良好に維持することができる。
以上説明したように、いずれの実施形態においても、配線幅方向のビアの数であるビア列数を変えたときの配線の寿命の変化率と、配線長方向のビアの数であるビア行数を変えたときの前記配線の寿命の変化率に基づき、ビア行数を増加させ、一方でビア列数を少なくすることによりビア総数を削減し、ＥＭを向上させる。
【００５１】
最後に、以上の説明に対し、以下の付記を開示する。
（付記１）異なる層に位置する第１の配線と第２の配線を複数のビアで接続する配線設計方法であって、
任意の配線において、配線幅方向のビアの数であるビア列数を変えたときの当該配線の寿命の変化率と、配線長方向のビアの数であるビア行数を変えたときの当該配線の寿命の変化率とを求めるステップと、
処理対象となるビアアレイのビア列数を、前記ビア列数に対する前記寿命の変化率、および前記ビア行数に対する前記寿命の変化率に基づいて決定されるビア行列数増減比Ｎに従って低減するステップと、
前記ビアアレイのビア行数を、少なくとも１行増加するステップと、
を含む配線設計方法。
（付記２）前記ビア行列数増減比Ｎは、
Ｎ＝（ビア行数に対する配線寿命の変化率）／（ビア列数に対する配線寿命の変化率）
であり、Ｎは小数点以下を切り捨てた整数であることを特徴とする付記１に記載の配線設計方法。
（付記３）前記ビア列数に対する配線寿命の変化率をＳcolumn、前記ビア行数に対する配線寿命の変化率をＳlineとすると、
配線寿命∝ｅｘｐ（Ｓcolumn×ビア列数）
配線寿命∝ｅｘｐ（Ｓline×ビア行数）
で表わされることを特徴とする付記１に記載の配線設計方法。
（付記４）前記ビア列数の低減と、ビア行数の増加の結果、配線寿命がビア行列数増減処理前と同程度である場合に、トータルのビア数が、前記ビア行列数増減処理前のトータルのビア数を超えない範囲で、ビア行数またはビア列数を１だけ増やすステップ
をさらに含むことを特徴とする付記１に記載の配線設計方法。
（付記５）ビア行数を１行増加させる毎に、ビア列数をＮ列減少させる
ことを特徴とする付記１に記載の配線設計方法。
（付記６）前記処理対象となるビアアレイのビア列数が、前記ビア行列数増減比Ｎ以下の場合は、前記ビア列数の値を１にすることを特徴とする付記１に記載の配線設計方法。
（付記７）前記ビア列数とビア行数の増減を繰り返し実施し、最終的にビア列数を１列にすることを特徴とする付記１に記載の配線設計方法。
（付記８）前記第１および第２の配線の配線幅が太いほど、ビアの許容電流を大きく設定することを特徴とする付記１から７のいずれかに記載の配線設計方法。
（付記９）第１の配線と、前記第１の配線と異なる層に位置し、前記第１の配線に対して斜め方向または直交する方向に延びる第２の配線を複数のビアで接続する配線設計方法であって、
前記複数のビアを、ビアからみて電子流下流側の配線に沿って一列に配列することを特徴とする配線設計方法。
（付記１０）前記第１の配線と第２の配線において、電子が双方向に流れる場合は、前記第１配線および第２配線の双方に沿って前記複数のビアを１列に配置する
ことを特徴とする付記９に記載の配線設計方法。
（付記１１）  半導体基板上に位置する第１の配線と、
前記第１の配線と異なる層に位置し、前記第１の配線と平行以外の角度を成して延びる第２の配線と、
前記第１および第２の配線を接続するビア配列と、
を備え、前記ビア配列は、前記第１と第２の配線のうち、ビアからみて電子流下流側に位置する配線と平行一列に配置される
ことを特徴とする半導体装置。
（付記１２）  前記第２の配線は、前記第１の配線に対して斜めに延びる斜め配線、または前記第１の配線と垂直な方向に延びる直交配線であることを特徴とする付記１１に記載の半導体装置。
（付記１３）  前記第１および第２の配線において双方向に電子が流れる場合は、前記一列に配置される複数のビアの一部が前記第１または第２の配線のいずれか一方と平行に配置され、前記ビアの残りは、前記第１または第２の配線の他方と平行に配置されることを特徴とする付記１１に記載の半導体装置。
【図面の簡単な説明】
【００５２】
【図１】多層配線における一般的なビア配列とその断面構成の図である。
【図２】本発明の原理を説明するための図である。
【図３】実施形態のビア配列を従来手法のビア配列と比較して示す表である。
【図４】図３のビア配列による配線設計の模式図である。
【図５】第１実施形態および第２実施形態の配線構造の効果を説明するための図である。
【図６】第３実施形態のビア配列を示す図であり、配線幅、配線膜厚の同じ上下配線を接続する場合の図である。
【図７】第３実施形態のビア配列を示す図であり、配線幅、配線膜厚の異なる上下配線を接続する場合の図である。
【符号の説明】
【００５３】
Ｍ１Ｌ  第１層配線（下層配線）
Ｍ２Ｌ  第２層配線（上層配線）
Ｍ３Ｌ  第３層配線（上層配線）
Ｍ４Ｌ  第４層配線（上層配線）
ＶＩＡ  ビア
【図１】
2008172070.tif 000003
【図２】
2008172070.tif 000004
【図３】
2008172070.tif 000005
【図４】
2008172070.tif 000006
【図５】
2008172070.tif 000007
【図６】
2008172070.tif 000008
【図７】
2008172070.tif 000009