(57)【要約】【課題】ゲート電極への電界集中を十分緩和でき、安定動作をさせることが可能な、フィールドプレート電極を有する半導体装置を提供すること。【解決手段】上面に動作層を有する半導体基板と、この半導体基板の前記動作層の上に設けられたソース電極、ドレイン電極、及びこれらのソース電極とドレイン電極の間に設けられたゲート電極と、このゲート電極と前記ドレイン電極の間に堆積された絶縁膜上に設けられるフィールドプレート電極を備え、前記ゲート電極は少なくともその一部を前記動作層中に設けられたゲートリセス内に設けられ、前記フィールドプレート電極は、前記ゲート電極から所定距離離れて少なくともその一部を前記動作層に設けられたフィールドプレートリセス内に設けられた半導体装置。【選択図】図１
2008071998.tif 000002
【特許請求の範囲】
【請求項１】
上面に動作層を有する半導体基板と、
この半導体基板の前記動作層の上に設けられたソース電極、ドレイン電極、及びこれらのソース電極とドレイン電極の間に設けられたゲート電極と、このゲート電極と前記ドレイン電極の間に堆積された絶縁膜上に設けられるフィールドプレート電極を備え、
前記ゲート電極は少なくともその一部を前記動作層中に設けられたゲートリセス内に設けられ、前記フィールドプレート電極は、前記ゲート電極から所定距離離れて少なくともその一部を前記動作層に設けられたフィールドプレートリセス内に設けられたことを特徴とする半導体装置。
【請求項２】
前記フィールドプレートリセスの深さは、前記ゲートリセスの深さと略同じことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記フィールドプレートリセスの深さは、前記ゲートリセスの深さより浅いことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記ゲート電極は、前記ゲートリセスを覆うように形成されてなることを特徴する請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記フィールドプレート電極は、前記フィールドプレートリセスを覆うように形成されてなることを特徴する請求項１乃至３のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係わり、特にフィールドプレート電極を有する半導体装置の改良に関する。
【背景技術】
【０００２】
ゲート電極の電界集中を緩和するためにフィールドプレート電極を用いる半導体装置が最近実用化されている（例えば特許文献１参照）。
【０００３】
そのような従来の半導体装置一例の構造を図４に示す。同図において、半導体基板４１の上に動作層４２が形成され、その上にオーム性接触のソース電極４３とドレイン電極４４が設けられる。ソース電極４３とドレイン電極４４の間の半導体層にリセス４５が設けられ、リセス４５内にショットキ接合のゲート電極４６と、絶縁物で構成された表面保護膜４７上にフィールドプレート電極４８がそれぞれ形成されている。
【０００４】
リセス４５内にゲート電極４６を形成するのは、動作層４２の表面に形成される表面準位からゲート電極４６のショットキ接合面を遠ざけ半導体装置を安定に動作させるためである。フィールドプレート電極４８は、ゲート電極４６に電界が集中することを緩和するためであり、半導体装置の高出力化を図る上で重要な役割を果たしている。
【０００５】
電界集中緩和の効果を高めるには、ゲート電極４６と動作層４２とのショットキ接合面の近くにフィールドプレート電極４８を配置すること、及びこの電極をチャネル方向に長くすることが望ましい。
【０００６】
しかしながら、図４に示すような従来の半導体装置では、ゲート電極４６がリセス４５内に形成され、フィールドプレート電極４８は動作層４２の表面に形成され、ゲート電極４６とは空間距離的に大きく離れているので、ゲート電極４６への電界集中に対して十分な緩和がなされない。更に、フィールドプレート電極４８をチャネル方向（Ｃ方向）に長くすると、ゲート・ドレイン間の帰還容量が増大するため半導体装置の安定動作が難しくなり、発振を引き起こしてしまうおそれがあった。
【０００７】
上述のように、図４に示すような従来のフィールドプレート電極を有する半導体装置は、この電極とゲート電極とが空間距離的に大きく離れているので、ゲート電極における電界集中の緩和に対して十分な効果が得られず安定動作が損なわれる、という問題点があった。
【特許文献１】特開２０００−３１５８０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記のような従来の問題点にかんがみてなされたもので、ゲート電極への電界集中を十分緩和でき、安定動作をさせることが可能な、フィールドプレート電極を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の請求項１によれば、上面に動作層を有する半導体基板と、この半導体基板の前記動作層の上に設けられたソース電極、ドレイン電極、及びこれらのソース電極とドレイン電極の間に設けられたゲート電極と、このゲート電極と前記ドレイン電極の間に堆積された絶縁膜上に設けられるフィールドプレート電極を備え、前記ゲート電極は少なくともその一部を前記動作層中に設けられたゲートリセス内に設けられ、前記フィールドプレート電極は、前記ゲート電極から所定距離離れて少なくともその一部を前記動作層に設けられたフィールドプレートリセス内に設けられたことを特徴とする半導体装置を提供する。
【発明の効果】
【００１０】
本発明によれば、ゲート電極への電界集中を十分緩和でき、しかも発振を生ずることなく安定動作を可能とする、フィールドプレート電極を有する半導体装置が得られる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態について図面を用いて説明する。
【００１２】
＜実施形態１＞
図１に本発明一実施形態の全体構成例を示す。図１に示す半導体装置は、半導体基板１１の上に動作層１２が形成される。この動作層１２の上には、オーム性接触のソース電極１３とドレイン電極１４が所定距離離して設けられており、両電極の間にゲートリセス１５ｇと、フィールドプレートリセス１５ｆが設けられる。ゲートリセス１５ｇはその少なくとも一部が動作層１２中に設けられており、フィールドプレートリセス１５ｆの少なくともその一部が動作層１２中に設けられている。フィールドプレートリセス１５ｆは、動作層１２中に絶縁物を堆積して設けられる表面保護膜１７の上に設けられる。
【００１３】
ゲートリセス１５ｇ内には、ショットキ接合のゲート電極１６が形成される。フィールドプレート電極１８は、フィールドプレートリセス１５ｆ上の絶縁物により構成された表面保護膜１７の上に形成されている。フィールドプレート電極１８はゲート電極１６と接続されており同電位である。表面保護膜１７としては、例えば膜厚１００ｎｍのＳｉＯ２が用いられる。ゲート電極１６としては例えばＷＳｉ／Ａｕが用いられフィールドプレート電極１８としては例えばＴｉ／Ａｕが用いられる。
【００１４】
ゲートリセス１５ｇの深さ（底のレベル）とフィールドプレートリセス１５ｆの深さ（表面保護膜１７の下面）が同じ（レベルｄｐ）になるように形成すると、ゲート電極１６の下端とフィールドプレート電極の下端が最も近い距離となり、ゲート電極の電界集中を緩和するフィールドプレート電極の効果が最も有効となる。また、このようにゲートリセス１５ｇとフィールドプレートリセス１５ｆの深さを同じ程度にする場合、このような半導体装置の製造は最も容易である。
【００１５】
＜実施形態２＞
ところで、本発明の上記実施形態では、ゲートリセス１５ｇの深さとフィールドプレートリセス１５ｆの深さを同じ程度にした。フィールドプレートリセス１５ｆの深さをゲートリセス１５ｇの深さより深くすると、チャネルＣＨにおける寄生抵抗が増大するおそれがあるので、フィールドプレートリセス１５ｆの深さはゲートリセス１５ｇの深さと同じかそれより浅くすることが望ましい。
【００１６】
図２に、フィールドプレートリセスの深さをゲートリセスの深さより浅くした、本発明の実施形態２の半導体装置の構造を示す。図２に示す半導体装置は、半導体基板２１の上に動作層２２が形成され、この動作層２２の上には、オーム性接触のソース電極２３とドレイン電極２４が所定距離離して設けられており、両電極の間に、深さｄｐｇのゲートリセス２５ｇと、深さｄｐｆのフィールドプレートリセス２５ｆが設けられる。深さｄｐｇと深さｄｐｆは、ｄｐｇ＞ｄｐｆの関係にある。
【００１７】
ゲートリセス２５ｇ内には、ショットキ接合のゲート電極２６が形成される。フィールドプレート電極２８は、フィールドプレートリセス２５ｆ上の絶縁物により構成された表面保護膜２７の上に形成されている。
【００１８】
この実施形態においては、フィールドプレートリセス１５ｆの深さｄｐｆがゲートリセス１５ｇの深さより浅くなっているので、ゲート電極２６への電界集中の緩和の効果は若干落ちるが、ドレイン電極２４の抵抗を小さくすることができる効果が得られる。
【００１９】
＜実施形態３＞
本発明のこの実施形態では、ゲート電極及びフィールドプレート電極の露出する上部が各リセスを覆うように大きく形成される。
【００２０】
すなわち、図３に示す半導体装置は、半導体基板３１の上に動作層３２が形成される。この動作層３２の上には、オーム性接触のソース電極３３とドレイン電極３４が所定距離離して設けられており、両電極の間にゲートリセス３５ｇと、フィールドプレートリセス３５ｆが設けられる。
【００２１】
ゲートリセス３５ｇ内には、ショットキ接合のゲート電極３６が形成される。フィールドプレート電極３８は、フィールドプレートリセス３５ｆ上の絶縁物により構成された表面保護膜３７の上に形成されている。ゲート電極３６の上部３６ａはゲートリセス３５ｇを覆うように、その下の部分より大きく形成されており、またフィールドプレート電極３８の上部３８ａもフィールドリセス３５ｆを覆うように、その下の部分より大きく形成されている。
【００２２】
ゲートリセス３５ｇの深さとフィールドプレートリセス３５ｆの深さは同程度とされる。
【００２３】
本発明のこの実施形態では、ゲート電極３６及びフィールドプレート電極３８の両方の上部が各リセスを覆うように大きく形成していた。しかし、ゲート電極３６あるいはフィールドプレート電極の一方のみを、リセスを覆うように大きく形成してもよい。
【００２４】
このようにリセスを覆うように、電極の上部を大きくすると、ゲート電極やフィールドプレート電極の抵抗を小さくすることができ、また製造が容易となる利点がある。
【００２５】
本発明は上記実施形態に限定されるものではなく、本発明の技術思想の範囲内で種々変形して実施可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態１による半導体装置の構造を示す図。
【図２】本発明の実施形態２による半導体装置の構造を示す図。
【図３】本発明一実施形態３による半導体装置の構造を示す図。
【図４】従来の半導体装置一例の構造を示す図。
【符号の説明】
【００２７】
１１，２１，４１・・・半導体基板、
１２，２２，４２・・・動作層、
１３，２３，４３・・・ソース電極、
１４，２４，４４・・・ドレイン電極、
１５ｇ・・・ゲートリセス、
１５ｆ・・・フィールドプレートリセス、
１６，２６，４６・・・ゲート電極、
１７，２７，４７・・・表面保護膜、
１８，２８，４８・・・フィールドプレート電極、
４５・・・リセス。
【図１】
2008071998.tif 000003
【図２】
2008071998.tif 000004
【図３】
2008071998.tif 000005
【図４】
2008071998.tif 000006