(57)【要約】【課題】  パワーオフ後に適切な待ち時間でリレーオフ動作を実行することにより、正確な測定が可能な半導体試験装置を提供する。【解決手段】  被測定デバイス５の端子６に対しリレー４を介して試験信号ＶＩを印加し、被測定デバイス５の電源をオフにしてから所定の待ち時間経過後にリレー４をオフにする半導体試験装置において、被測定デバイス５の電源オフ後に６端子６の電位ＶＯを設定値ＶＴと比較し、端子電位ＶＯが設定値ＶＴ以下になったときにリレー４のオフ動作を開始する比較手段１０を備えたことを特徴とする。【選択図】  図１
2008164535.tif 000002
【特許請求の範囲】
【請求項１】
被測定デバイスの端子に対しリレーを介して試験信号を印加し、前記被測定デバイスの電源をオフにしてから所定の時間経過後に前記リレーをオフにする半導体試験装置において、
記被測定デバイスの電源オフ後に前記端子の電位を設定値と比較し、前記電位が前記設定値以下になったときに前記リレーのオフ動作を開始する比較手段
を備えたことを特徴とする半導体試験装置。
【請求項２】
前記端子の電位を第２のリレーを介して検出するセンスアンプと、
該センスアンプの出力と前記試験信号とが平衡するように前記リレーを介して前記端子に信号を印加するフォースアンプと
を備え、
前記比較手段が前記センスアンプの出力を前記設定値と比較する
ことを特徴とする請求項１記載の半導体試験装置。
【請求項３】
前記設定値はプログラマブルに可変である
ことを特徴とする請求項１又は請求項２記載の半導体試験装置。
【請求項４】
前記センスアンプの出力をディジタル信号に変換するＡ／Ｄ変換回路と、
該Ａ／Ｄ変換回路から出力される信号を前記設定値と比較し、比較結果に基づいて前記リレーを制御するＣＰＵと
を備えたことを特徴とする請求項１乃至請求項３記載の半導体試験装置。
【請求項５】
前記センスアンプの出力を前記設定値と比較する比較回路と、
該比較回路から出力される信号に基づいて前記リレーを制御するリレー制御回路と
を備えたことを特徴とする請求項１乃至請求項３記載の半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体試験装置のＤＣパラメータ測定などにおいて、パワーオフ時に用いられるリレー制御技術に関する。
【背景技術】
【０００２】
半導体試験装置では、テストプログラムによるＴＥＳＴ命令があると、所定のシーケンスに基づいてリレーのオンオフ、被測定デバイスの電源オンオフ、テストパターンの走行が行われる。
【０００３】
図３は従来の半導体試験装置の例で、ＤＣパラメータ試験を行うものを示す構成回路図である。Ｄ／Ａ変換器１は、試験信号データＤＩが入力され、試験信号電圧ＶＩに変換する。リレー２はその一端がＤ／Ａ変換器１の出力端子に接続され、試験信号電圧をオンオフする。抵抗Ｒ１はその一端がリレー２の他端に接続される。フォースアンプ３は演算増幅器などからなり、その反転入力端子に抵抗Ｒ１の他端が接続され、その非反転入力端子がコモンに接続される。リレー４はその一端にフォースアンプ３の出力端子が接続されるとともにその他端が被測定デバイス（以下ＤＵＴと呼ぶ）５の端子に接続され、フォースアンプ３の出力をオンオフしてＤＵＴ５の端子６に印加する。キャパシタＣ１は、被測定デバイス５までのライン容量及びデバイス５の容量の影響をまとめて表した、ＤＵＴ５の端子６とコモンの間に接続する結合容量である。第２のリレー７はその一端にＤＵＴ５の端子６が接続され、端子６の電位ＶＯをオンオフする。電圧測定アンプ８はユニティゲインフィードバックを有する演算増幅器からなるセンスアンプ又はバッファアンプで、その非反転入力端子にリレー７の他端が接続される。抵抗Ｒ２はその一端に電圧測定アンプ７の出力端子が接続され、その他端がフォースアンプ３の反転入力端子に接続される。上記の構成において、抵抗Ｒ１、フォースアンプ３、リレー４、リレー７、電圧制御アンプ８及び抵抗Ｒ２は、リレー２，４，７がオンのとき試験信号電圧ＶＩを所定のゲインで増幅して端子６に印加する反転増幅回路を構成する。この反転増幅回路のゲインは抵抗Ｒ１とＲ２の比で決まる。
【０００４】
図３の装置の動作を以下に説明する。テストプログラムによるＴＥＳＴ命令があると、リレー２，４，７がオン（以下リレーオンと呼ぶ）とされた後、ＤＵＴ６の電源がオン（以下パワーオンと呼ぶ）にされ、その後テストパターン走行が開始される。テストパターンを構成する試験信号データＤＩはＤ／Ａ変換器１で試験信号電圧ＶＩに変換される。リレー２，４，７がオンのとき、Ｄ／Ａ変換器１からリレー２を介して入力された試験信号電圧ＶＩは、フォースアンプ３でゲインＲ２／Ｒ１で増幅され、リレー４を介してＤＵＴ５の端子６に印加される。テストパターン走行後、ＤＵＴ６の電源がオフ（以下パワーオフと呼ぶ）にされた後、所定の待ち時間（放電時間）後にリレー２，４，７がオフ（以下リレーオフと呼ぶ）にされる。通常、リレーオフシーケンスはパワーオフシーケンスの一部として実施される。
【０００５】
なお、図３では省略されているが、実際にはフォースアンプ３とリレー４の間に抵抗を接続して電流電圧変換回路を構成し、その両端の電圧をＡＤ変換器を介して観測することにより、端子６に流れる電流（以下端子電流と呼ぶ）を測定している。この構成により、所定の試験電圧を端子６に印加することにより電圧印加を行い、このときの端子電流を測定することにより電圧印加電流測定を行うことができる。また、端子６に所定の端子電流を流すことにより電流印加を行い、このときの端子電圧を測定することにより電流印加電圧測定を行うことができる。
【０００６】
半導体試験装置のリレー動作に関連する先行技術文献としては次のようなものがある。
【０００７】
【特許文献１】特開平９−１２７１９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したような従来の構成の半導体試験装置では、被測定デバイス５に対して電圧印加、電流印加、電圧印加電流測定、及び電流印加電圧測定実行後のパワーオフ動作において、被測定回路や被測定デバイスまでのライン、及びデバイスの容量に関わらず、リレーオフシーケンスは固定された放電時間で実行される。
【０００９】
図４は図３の半導体試験装置のパワーオフ後の端子電位ＶＯの放電時間のばらつきを示すタイムチャートである。図４に示すように、被測定デバイス５までのライン及びデバイス５の容量（Ｃ１）のばらつきにより、端子６の電位の減衰時間はばらついている。従来の構成では放電時間（ｔ０〜ｔ１）が固定なので、点線のカーブが示すように、デバイス５の端子６の電位ＶＯが適切に放電されないうちに、リレーオフシーケンスを実行してしまう可能性がある。このため、大電流測定後の微少電流測定で測定ライン等に残留電圧が残り、正確に測定できないことがある。
【００１０】
本発明はこのような課題を解決しようとするもので、パワーオフ後に適切な待ち時間でリレーオフ動作を実行することにより、正確な測定が可能な半導体試験装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
このような課題を達成するために、本発明のうち請求項１記載の発明に係る半導体試験装置は、
被測定デバイスの端子に対しリレーを介して試験信号を印加し、前記被測定デバイスの電源をオフにしてから所定の時間経過後に前記リレーをオフにする半導体試験装置において、
記被測定デバイスの電源オフ後に前記端子の電位を設定値と比較し、前記電位が前記設定値以下になったときに前記リレーのオフ動作を開始する比較手段
を備えたことを特徴とする。
【００１２】
請求項２記載の発明は、
請求項１記載の半導体試験装置において、
前記端子の電位を第２のリレーを介して検出するセンスアンプと、
該センスアンプの出力と前記試験信号とが平衡するように前記リレーを介して前記端子に信号を印加するフォースアンプと
を備え、
前記比較手段が前記センスアンプの出力を前記設定値と比較する
ことを特徴とする。
【００１３】
請求項３記載の発明は、
請求項１又は請求項２記載の半導体試験装置において、
前記設定値はプログラマブルに可変である
ことを特徴とする。
【００１４】
請求項４記載の発明は、
請求項１乃至請求項３記載の半導体試験装置において、
前記センスアンプの出力をディジタル信号に変換するＡ／Ｄ変換回路と、
該Ａ／Ｄ変換回路から出力される信号を前記設定値と比較し、比較結果に基づいて前記リレーを制御するＣＰＵと
を備えたことを特徴とする。
【００１５】
請求項５記載の発明は、
請求項１乃至請求項３記載の半導体試験装置において、
前記センスアンプの出力を前記設定値と比較する比較回路と、
該比較回路から出力される信号に基づいて前記リレーを制御するリレー制御回路と
を備えたことを特徴とする。
【発明の効果】
【００１６】
以上説明したことから明らかなように、本発明によれば、被測定デバイスの端子に対しリレーを介して試験信号を印加し、前記被測定デバイスの電源をオフにしてから所定の時間経過後に前記リレーをオフにする半導体試験装置において、比較手段が、記被測定デバイスの電源オフ後に前記端子の電位を設定値と比較し、前記電位が前記設定値以下になったときに前記リレーのオフ動作を開始するので、パワーオフ後に適切な待ち時間でリレーオフ動作を実行することができ、正確な測定が可能な半導体試験装置を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下本発明の実施の形態について図面を用いて詳細に説明する。
【００１８】
図１は本発明の実施の形態に係る半導体試験装置の一実施例を示す構成回路図である。図３と同じ部分は同一の記号を付して重複する説明を省略する。Ａ／Ｄ変換器７はその入力端子に電圧測定アンプ８の出力端子が接続され、電圧測定アンプ８の出力電圧を対応したディジタル信号に変換する。ＣＰＵ１０は比較手段を構成し、その入力端子にＡ／Ｄ変換器７の出力端子が接続され、Ａ／Ｄ変換器７の出力信号に対し、プログラムに従って比較・判定を行い、リレー４のリレーオフ動作を制御する。
【００１９】
図１の半導体試験装置の動作を以下に説明する。被測定デバイス５に対して電圧印加、電流印加、電圧印加電流測定及び電流印加電圧測定後に被測定デバイス５の電源がオフされると、被測定デバイス５の端子電圧ＶＯは電圧測定アンプ６を介してＡＤ変換器９でディジタル信号に変換され、ＣＰＵ１０に送られる。ＣＰＵ１０において、端子電圧ＶＯは所定の設定電圧ＶＴと比較され、ＶＯ≦ＶＴとなったときリレーオフシーケンスが実行され、リレー４，７がオフにされる。
【００２０】
上記のような構成の半導体試験装置によれば、比較手段が測定デバイスの端子の電位を設定値と比較し、端子電位が設定値以下に下降したときにリレーのオフ動作を開始するので、パワーオフ後に十分放電してからリレーオフ動作を実行することができる。したがって、例えば大電流測定後の微少電流測定でも測定ライン等に大きな残留電圧が残ることもなく、正確な測定が可能となる。また、待ち時間が実際の放電時間より長過ぎることもなく、適切な試験時間とすることができる。
【００２１】
また、端子電位の設定値、すなわち端子の放電完了時の電位をプログラマブルに可変としたので、リレーオフ動作の開始タイミングを任意に選択できる。また、残留電圧が明確になるという利点もある。
【００２２】
なお、試験信号を印加する被測定デバイスの端子は１つに限らず、任意の複数の端子について順番に又は並行して印加・測定することができる。
【００２３】
また、リレーは機械的リレーに限らず、電子的リレーその他の方式のリレーを用いることができる。
【００２４】
図２は図１の半導体試験装置の変形例を示す構成回路図である。図１と同じ部分は同一の記号を付して重複する説明を省略する。比較器１１はその入力端子に電圧測定アンプ８の出力端子が接続され、その設定入力端子に設定電圧ＶＴが与えられて、電圧測定アンプ８の出力電圧を設定電圧ＶＴと比較する。リレー制御回路１２はその入力端子に比較器１１の出力端子が接続され、その出力端子がリレー４、７の励磁回路の入力端子に接続されて、比較器１１の出力に対応したリレー駆動信号を出力する。
【００２５】
図２の半導体試験装置の動作を以下に説明する。被測定デバイス５に対して電圧印加、電流印加、電圧印加電流測定及び電流印加電圧測定後に被測定デバイス５の電源がオフされると、被測定デバイス５の端子電圧ＶＯは電圧測定アンプ６を介して比較器１１に送られる。比較器１１において、端子電圧ＶＯは所定の設定電圧ＶＴと比較され、ＶＯ＜ＶＴとなったとき比較器１１の出力が反転して、リレー４，７をオフにする。
【００２６】
上記のような構成の半導体試験装置によれば、図１の場合の特徴を備えるとともに、比較器１１及びリレー制御回路１２を専用回路で実現しているので、比較処理時間を短縮することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態に係る半導体試験装置の一実施例を示す構成回路図である。
【図２】図１の半導体試験装置の変形例を示す構成回路図である。
【図３】従来の半導体試験装置の例を示す構成回路図である。
【図４】図３の装置のパワーオフ後の放電時間のばらつきを示すタイムチャートである。
【符号の説明】
【００２８】
３  フォースアンプ
４  リレー
５  被測定デバイス
６  端子
７  第２のリレー
８  センスアンプ
９  Ａ／Ｄ変換回路と、
１０，１１  比較手段
１２  リレー制御回路
ＶＩ  試験信号
ＶＴ  設定値
ＶＯ  端子電位
【図１】
2008164535.tif 000003
【図２】
2008164535.tif 000004
【図３】
2008164535.tif 000005
【図４】
2008164535.tif 000006