(57)【要約】【課題】出力電流検出用抵抗を使用することなく、負荷の状態に応じてＶＦＭ制御からＰＷＭ制御に切り換える際の負荷電流を正確に設定できるスイッチングレギュレータ及びそのスイッチングレギュレータを有する半導体装置を得る。【解決手段】ＶＦＭパルス発生回路４で生成されるパルス信号ＣＫＯのパルス幅が、ＶＦＭパルス発生回路４内にある定電流源１１から供給される電流値、コンデンサＣ１１の容量及び基準電圧Ｖｓ２で設定され、インダクタＬ１の励起エネルギーがゼロになったことを検出するための信号である信号ＣＭＰｏｕｔに応じてパルス信号ＣＫＯが生成されるようにし、１スイッチサイクルで供給するエネルギー量が、ＶＦＭパルス発生回路４で決定されるパルス信号ＣＫＯのパルス幅で決まることになり、１スイッチサイクルで供給するエネルギーが不足していることを検出すると、ＶＦＭ制御からＰＷＭ制御へ切り換えるようにした。【選択図】図１
2008072835.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
該スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチングトランジスタと該インダクタとの接続部の電圧と該インダクタの励起エネルギーがゼロになったことを示す所定の電圧との電圧比較を行い、該比較結果を示す２値の信号を生成して出力する電圧比較回路部と、
前記出力端子から出力される出力電圧と所定の基準電圧との電圧差を検出して出力する出力電圧検出回路部と、
前記電圧比較回路部の出力信号に応じて、ＶＦＭ制御時に前記スイッチングトランジスタをオン／オフ制御するために使用される所定のパルス幅のパルス信号を生成して出力するパルス発生回路部と、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように、前記スイッチングトランジスタに対して、ＶＦＭ制御又はＰＷＭ制御のいずれかを行う制御回路部と、
を備え、
前記制御回路部は、ＶＦＭ制御時に、前記パルス発生回路部からパルス信号が出力されている間に、前記出力電圧検出回路部の出力信号から前記出力端子の電圧が変化していないと判定すると、ＶＦＭ制御からＰＷＭ制御に切り換えることを特徴とするスイッチングレギュレータ。
【請求項２】
前記制御回路部は、前記パルス発生回路部からのパルス信号の１サイクルの間に、前記出力電圧検出回路部の出力信号から前記出力端子の電圧が変化していないと判定すると、ＶＦＭ制御からＰＷＭ制御に切り換えることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
前記制御回路部は、前記電圧比較回路部の出力信号の信号レベルが変化したときに、前記出力端子の電圧変化の検出を行うことを特徴とする請求項１又は２記載のスイッチングレギュレータ。
【請求項４】
前記パルス発生回路部は、前記電圧比較回路部の出力信号に応じて前記パルス信号を生成し、前記出力電圧検出回路部の出力信号に応じて該生成したパルス信号を出力することを特徴とする請求項１、２又は３記載のスイッチングレギュレータ。
【請求項５】
前記パルス発生回路部は、前記電圧比較回路部の出力信号から前記スイッチングトランジスタと前記インダクタとの接続部の電圧が前記所定の電圧になったことを検出すると前記パルス信号を生成し、前記出力電圧検出回路部の出力信号から前記出力端子の電圧が所定値以下であることを検出すると、生成したパルス信号を出力することを特徴とする請求項４記載のスイッチングレギュレータ。
【請求項６】
前記パルス発生回路部は、生成するパルス信号のパルス幅が設定可能であり、前記制御回路部は、該パルス幅の設定に応じて、ＶＦＭ制御からＰＷＭ制御に切り換える際の前記出力端子からの出力電流値が設定可能であることを特徴とする請求項４又は５記載のスイッチングレギュレータ。
【請求項７】
入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力するスイッチングレギュレータを有する半導体装置において、
前記スイッチングレギュレータは、
入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
該スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチングトランジスタと該インダクタとの接続部の電圧と該インダクタの励起エネルギーがゼロになったことを示す所定の電圧との電圧比較を行い、該比較結果を示す２値の信号を生成して出力する電圧比較回路部と、
前記出力端子から出力される出力電圧と所定の基準電圧との電圧差を検出して出力する出力電圧検出回路部と、
前記電圧比較回路部の出力信号に応じて、ＶＦＭ制御時に前記スイッチングトランジスタをオン／オフ制御するために使用される所定のパルス幅のパルス信号を生成して出力するパルス発生回路部と、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように、前記スイッチングトランジスタに対して、ＶＦＭ制御又はＰＷＭ制御のいずれかを行う制御回路部と、
を備え、
前記制御回路部は、ＶＦＭ制御時に、前記パルス発生回路部からパルス信号が出力されている間に、前記出力電圧検出回路部の出力信号から前記出力端子の電圧が変化していないと判定すると、ＶＦＭ制御からＰＷＭ制御に切り換えることを特徴とする半導体装置。
【請求項８】
前記制御回路部は、前記パルス発生回路部からのパルス信号の１サイクルの間に、前記出力電圧検出回路部の出力信号から前記出力端子の電圧が変化していないと判定すると、ＶＦＭ制御からＰＷＭ制御に切り換えることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記制御回路部は、前記電圧比較回路部の出力信号の信号レベルが変化したときに、前記出力端子の電圧変化の検出を行うことを特徴とする請求項７又は８記載の半導体装置。
【請求項１０】
前記パルス発生回路部は、前記電圧比較回路部の出力信号に応じて前記パルス信号を生成し、前記出力電圧検出回路部の出力信号に応じて該生成したパルス信号を出力することを特徴とする請求項７、８又は９記載の半導体装置。
【請求項１１】
前記パルス発生回路部は、前記電圧比較回路部の出力信号から前記スイッチングトランジスタと前記インダクタとの接続部の電圧が前記所定の電圧になったことを検出すると前記パルス信号を生成し、前記出力電圧検出回路部の出力信号から前記出力端子の電圧が所定値以下であることを検出すると、生成したパルス信号を出力することを特徴とする請求項１０記載の半導体装置。
【請求項１２】
前記パルス発生回路部は、生成するパルス信号のパルス幅が設定可能であり、前記制御回路部は、該パルス幅の設定に応じて、ＶＦＭ制御からＰＷＭ制御に切り換える際の前記出力端子からの出力電流値が設定可能であることを特徴とする請求項１０又は１１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータ及びそのスイッチングレギュレータを有する半導体装置に関し、特に、ＰＷＭ制御とＶＦＭ制御とを、負荷の状態に応じて切り換えるようにしたスイッチングレギュレータ及びそのスイッチングレギュレータを有する半導体装置に関する。
【背景技術】
【０００２】
近年、環境問題に対する配慮から、電子機器の省電力化が求められている。特に電池駆動による電子機器においてその傾向が顕著である。一般に、省電力化を図るには、電子機器で消費する電力を削減することと、電源回路自体の効率を向上させ無駄な電力消費を抑えることが重要である。
小型の電子機器に使用される高効率の電源回路としては、インダクタを用いた非絶縁型のスイッチングレギュレータが広く用いられている。スイッチングレギュレータの制御方法には、大きく２つの方法が知られている。
１つは、一定周波数のクロックパルスのデューティサイクルを変化させて出力電圧を一定に制御するＰＷＭ（pulse width modulation）制御であり、もう１つは、出力電圧誤差に応じてパルス幅が一定のクロック出力を制御して出力電圧を一定に制御するＶＦＭ（variable frequency modulation）制御である。
【０００３】
ＰＷＭ制御は、軽負荷でも一定周期でスイチングトランジスタのオン／オフ制御を行うため、負荷へ出力する電流が小さい軽負荷での効率は悪化する。これに対して、ＶＦＭ制御は、接続された負荷に応じてスイッチングトランジスタをスイッチングさせる信号の周波数を変動させるため、機器に対してノイズやリップルの影響が大きいが、軽負荷に対してはＰＷＭ制御よりも効率がよい。
このようなことから、従来は、負荷条件に応じて、ＰＷＭ制御とＶＦＭ制御を切り換えて制御することにより、軽負荷から重負荷まで電源効率を高めるようにしていた。
【０００４】
前記負荷条件を検出する方法としては、入力電圧をなす電源電圧から出力端子の間に出力電流検出用抵抗を挿入して、該出力端子からの出力電流を検出する方法が一般的である。しかし、このような方法では、出力電流が大きくなるほど出力電流検出用抵抗による電力損失が増加するため、電池を電源とした小型電子機器には適さなかった。このため、出力電流検出用抵抗を使用しない方法として、誤差増幅回路の電圧レベルを用いて間接的に負荷の状態を検出する方法があった（例えば、特許文献１参照。）。
【特許文献１】特許第３６４７８１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、誤差増幅回路は、出力電圧に重畳されているリップル成分の影響を除去するための積分回路を付属しており、該積分回路は通常位相補償回路として誤差増幅回路に付加されている。該積分回路は、通常ＰＷＭ制御時の動作周波数に合わせて最適化されているため、ＶＦＭ制御時のように、ＰＷＭ制御時よりも動作周波数が低くなる（又はＰＷＭ制御用のパルス信号からパルスを間引きする）と、積分回路出力は差動誤差出力でもあるため、スイッチング動作直後は有効に機能するが、ＰＷＭ制御用のパルス信号からパルスを間引きする等してスイッチング動作が停止した状態においては、誤差増幅回路の出力電圧は、０Ｖ又は電源電圧レベルになり、負荷電流を検出する信号としては有効に機能しなくなる。このため、ＶＦＭ制御時は、誤差増幅回路の出力電圧が、負荷電流に対して一定の電圧を維持することができなくなり、誤差増幅回路の出力電圧と負荷電流との関係が一定しなくなる。このため、出力電流検出用抵抗を用いて負荷電流を測定する方法よりも、制御方法が切り換わるときの負荷電流を正確に設定することができないという問題があった。
【０００６】
本発明は、このような問題を解決するためになされたものであり、出力電流検出用抵抗を使用することなく、負荷の状態に応じてＶＦＭ制御からＰＷＭ制御に切り換える際の負荷電流を正確に設定することができるスイッチングレギュレータ及びそのスイッチングレギュレータを有する半導体装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
該スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチングトランジスタと該インダクタとの接続部の電圧と該インダクタの励起エネルギーがゼロになったことを示す所定の電圧との電圧比較を行い、該比較結果を示す２値の信号を生成して出力する電圧比較回路部と、
前記出力端子から出力される出力電圧と所定の基準電圧との電圧差を検出して出力する出力電圧検出回路部と、
前記電圧比較回路部の出力信号に応じて、ＶＦＭ制御時に前記スイッチングトランジスタをオン／オフ制御するために使用される所定のパルス幅のパルス信号を生成して出力するパルス発生回路部と、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように、前記スイッチングトランジスタに対して、ＶＦＭ制御又はＰＷＭ制御のいずれかを行う制御回路部と、
を備え、
前記制御回路部は、ＶＦＭ制御時に、前記パルス発生回路部からパルス信号が出力されている間に、前記出力電圧検出回路部の出力信号から前記出力端子の電圧が変化していないと判定すると、ＶＦＭ制御からＰＷＭ制御に切り換えるものである。
【０００８】
具体的には、前記制御回路部は、前記パルス発生回路部からのパルス信号の１サイクルの間に、前記出力電圧検出回路部の出力信号から前記出力端子の電圧が変化していないと判定すると、ＶＦＭ制御からＰＷＭ制御に切り換えるようにした。
【０００９】
また、前記制御回路部は、前記電圧比較回路部の出力信号の信号レベルが変化したときに、前記出力端子の電圧変化の検出を行うようにした。
【００１０】
また、前記パルス発生回路部は、前記電圧比較回路部の出力信号に応じて前記パルス信号を生成し、前記出力電圧検出回路部の出力信号に応じて該生成したパルス信号を出力するようにした。
【００１１】
具体的には、前記パルス発生回路部は、前記電圧比較回路部の出力信号から前記スイッチングトランジスタと前記インダクタとの接続部の電圧が前記所定の電圧になったことを検出すると前記パルス信号を生成し、前記出力電圧検出回路部の出力信号から前記出力端子の電圧が所定値以下であることを検出すると、生成したパルス信号を出力するようにした。
【００１２】
また、前記パルス発生回路部は、生成するパルス信号のパルス幅が設定可能であり、前記制御回路部は、該パルス幅の設定に応じて、ＶＦＭ制御からＰＷＭ制御に切り換える際の前記出力端子からの出力電流値が設定可能であるようにしてもよい。
【００１３】
また、この発明に係る半導体装置は、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力するスイッチングレギュレータを有する半導体装置において、
前記スイッチングレギュレータは、
入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
該スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチングトランジスタと該インダクタとの接続部の電圧と該インダクタの励起エネルギーがゼロになったことを示す所定の電圧との電圧比較を行い、該比較結果を示す２値の信号を生成して出力する電圧比較回路部と、
前記出力端子から出力される出力電圧と所定の基準電圧との電圧差を検出して出力する出力電圧検出回路部と、
前記電圧比較回路部の出力信号に応じて、ＶＦＭ制御時に前記スイッチングトランジスタをオン／オフ制御するために使用される所定のパルス幅のパルス信号を生成して出力するパルス発生回路部と、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように、前記スイッチングトランジスタに対して、ＶＦＭ制御又はＰＷＭ制御のいずれかを行う制御回路部と、
を備え、
前記制御回路部は、ＶＦＭ制御時に、前記パルス発生回路部からパルス信号が出力されている間に、前記出力電圧検出回路部の出力信号から前記出力端子の電圧が変化していないと判定すると、ＶＦＭ制御からＰＷＭ制御に切り換えるものである。
【００１４】
具体的には、前記制御回路部は、前記パルス発生回路部からのパルス信号の１サイクルの間に、前記出力電圧検出回路部の出力信号から前記出力端子の電圧が変化していないと判定すると、ＶＦＭ制御からＰＷＭ制御に切り換えるようにした。
【００１５】
また、前記制御回路部は、前記電圧比較回路部の出力信号の信号レベルが変化したときに、前記出力端子の電圧変化の検出を行うようにした。
【００１６】
また、前記パルス発生回路部は、前記電圧比較回路部の出力信号に応じて前記パルス信号を生成し、前記出力電圧検出回路部の出力信号に応じて該生成したパルス信号を出力するようにした。
【００１７】
具体的には、前記パルス発生回路部は、前記電圧比較回路部の出力信号から前記スイッチングトランジスタと前記インダクタとの接続部の電圧が前記所定の電圧になったことを検出すると前記パルス信号を生成し、前記出力電圧検出回路部の出力信号から前記出力端子の電圧が所定値以下であることを検出すると、生成したパルス信号を出力するようにした。
【００１８】
また、前記パルス発生回路部は、生成するパルス信号のパルス幅が設定可能であり、前記制御回路部は、該パルス幅の設定に応じて、ＶＦＭ制御からＰＷＭ制御に切り換える際の前記出力端子からの出力電流値が設定可能であるようにしてもよい。
【発明の効果】
【００１９】
本発明のスイッチングレギュレータ及びそのスイッチングレギュレータを有する半導体装置によれば、ＶＦＭ制御時に、前記パルス発生回路部からパルス信号が出力されている間に、前記出力電圧検出回路部の出力信号から前記出力端子の電圧が変化していないと判定すると、ＶＦＭ制御からＰＷＭ制御に切り換えるようにした。このことから、出力電流検出用抵抗を使用することなく、負荷の状態に応じてＶＦＭ制御からＰＷＭ制御に切り換える際の負荷電流を正確に設定することができる。
【００２０】
また、パルス発生回路部は、前記電圧比較回路部の出力信号と前記出力電圧検出回路部の出力信号によってパルスの生成出力を制御するようにしたことから、１スイッチサイクルでインダクタの励起エネルギーをすべて出力端子から出力することができる。
また、パルス発生回路部で生成されるパルス信号のパルス幅を任意に設定可能にしたことから、出力電流検出用抵抗を用いることなくＶＦＭ制御からＰＷＭ制御に切り換える際の負荷電流値を任意に設定することができる。
【発明を実施するための最良の形態】
【００２１】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
図１において、スイッチングレギュレータ１は、入力電圧として入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０に出力する、インダクタを使用した非絶縁型のスイッチングレギュレータである。
スイッチングレギュレータ１は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２とを備えている。
【００２２】
更に、スイッチングレギュレータ１は、ＶＦＭ／ＰＷＭ制御回路２、コンパレータ３、ＶＦＭパルス発生回路４、誤差増幅回路５、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成する出力電圧検出用の抵抗Ｒ１，Ｒ２、所定の基準電圧Ｖｓ１を生成して出力する第１基準電圧発生回路６、コンデンサＣ１及びインダクタＬ１を備えている。なお、ＶＦＭ／ＰＷＭ制御回路２は制御回路部を、コンパレータ３は電圧比較回路部を、ＶＦＭパルス発生回路４はパルス発生回路部を、誤差増幅回路５、第１基準電圧発生回路６及び抵抗Ｒ１，Ｒ２は出力電圧検出回路部をそれぞれなす。また、スイッチングレギュレータ１において、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１、同期整流用トランジスタＭ２、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。また、スイッチングレギュレータ１が所定の機能を有する半導体装置に内蔵されるようにしてもよい。
【００２３】
入力端子ＩＮと接地電圧ＧＮＤとの間には、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２が直列に接続され、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部をＬｘとする。接続部Ｌｘと出力端子ＯＵＴとの間にはインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧ＧＮＤとの間にはコンデンサＣ１が接続されている。コンパレータ３において、非反転入力端は接続部Ｌｘに接続され、反転入力端は接地電圧ＧＮＤに接続されている。コンパレータ３は、接続部Ｌｘの電圧と接地電圧ＧＮＤとの電圧比較を行い、該電圧比較結果を示す２値の信号ＣＭＰｏｕｔを生成してＶＦＭ／ＰＷＭ制御回路２及びＶＦＭパルス発生回路４にそれぞれ出力する。
【００２４】
また、出力端子ＯＵＴと接地電圧ＧＮＤとの間には、抵抗Ｒ１及びＲ２が直列に接続され、抵抗Ｒ１と抵抗Ｒ２との接続部は、誤差増幅回路５の反転入力端に接続されている。また、誤差増幅回路５の非反転入力端には基準電圧Ｖｓ１が入力されており、誤差増幅回路５は、分圧電圧Ｖｆｂと基準電圧Ｖｓ１との電圧比較を行い、該比較結果を示す２値の信号ＥＲＲｏｕｔを生成してＶＦＭ／ＰＷＭ制御回路２及びＶＦＭパルス発生回路４にそれぞれ出力する。ＶＦＭパルス発生回路４は、ＶＦＭ制御時にスイッチングトランジスタＭ１のオン時間を制御するためのパルス信号ＣＫＯを生成してＶＦＭ／ＰＷＭ制御回路２に出力する。スイッチングトランジスタＭ１と同期整流用トランジスタＭ２の各ゲートはＶＦＭ／ＰＷＭ制御回路２にそれぞれ接続され、スイッチングトランジスタＭ１のゲートには制御信号ＰＨＳＩＤＥが、同期整流用トランジスタＭ２のゲートには制御信号ＮＬＳＩＤＥがそれぞれ入力されている。更に、制御信号ＰＨＳＩＤＥ及びＮＬＳＩＤＥは、ＶＦＭパルス発生回路４にそれぞれ入力されている。
【００２５】
図２は、図１のＶＦＭパルス発生回路４の回路例を示した図である。
図２において、ＶＦＭパルス発生回路４は、ＰＭＯＳトランジスタＭ１１、ＮＭＯＳトランジスタＭ１２、コンデンサＣ１１、定電流源１１、インバータ１２、ＮＯＲ回路１３〜１６、Ｄフリップフロップ１７、ＯＲ回路１８、コンパレータ１９及び所定の基準電圧Ｖｓ２を生成して出力する第２基準電圧発生回路２０で構成されている。
入力電圧Ｖｉｎと接地電圧ＧＮＤとの間には、定電流源１１、ＰＭＯＳトランジスタＭ１１及びＮＭＯＳトランジスタＭ１２が直列に接続され、ＮＭＯＳトランジスタＭ１２に並列にコンデンサＣ１１が接続されている。ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２との接続部は、コンパレータ１９の非反転入力端に接続され、コンパレータ１９の反転入力端には基準電圧Ｖｓ２が入力されている。
【００２６】
ＮＯＲ回路１５及び１６はリセット・セット・フリップフロップ（以下、ＲＳフリップフロップと呼ぶ）を形成し、コンパレータ１９の出力端は、ＮＯＲ回路１６の一方の入力端に接続され、ＮＯＲ回路１６の他方の入力端はＮＯＲ回路１５の出力端に接続されている。ＮＯＲ回路１６の出力端はＮＯＲ回路１５の一方の入力端に接続され、ＮＯＲ回路１５の他方の入力端はＤフリップフロップ１７の出力端Ｑに接続されている。一方、ＯＲ回路１８の一方の入力端はＤフリップフロップ１７の出力端Ｑに接続され、ＯＲ回路１８の他方の入力端には制御信号ＮＬＳＩＤＥが入力され、ＯＲ回路１８の出力端はＤフリップフロップ１７の入力端Ｄに接続されている。Ｄフリップフロップ１７のクロック入力端ＣＫには信号ＣＭＰｏｕｔが入力され、Ｄフリップフロップ１７のリセット入力端ＲＢには制御信号ＰＨＳＩＤＥが入力されている。
【００２７】
また、ＮＯＲ回路１３及び１４はＲＳフリップフロップを形成し、ＮＯＲ回路１４の出力端はＮＯＲ回路１３の一方の入力端に接続され、ＮＯＲ回路１３の他方の入力端はＮＯＲ回路１５の出力端に接続されている。また、ＮＯＲ回路１４の一方の入力端には信号ＥＲＲｏｕｔが入力され、ＮＯＲ回路１４の他方の入力端はＮＯＲ回路１３の出力端に接続されている。ＮＯＲ回路１３の出力端は、インバータ１２を介してＰＭＯＳトランジスタＭ１１及びＮＭＯＳトランジスタＭ１２の各ゲートにそれぞれ接続され、インバータ１２の出力端からパルス信号ＣＫＯが出力される。
【００２８】
このような構成において、ＶＦＭ／ＰＷＭ制御回路２は、例えば、負荷１０に流れる負荷電流が小さい軽負荷時にはＶＦＭ制御を選択し、該負荷電流が大きい重負荷時にはＰＷＭ制御を選択するというように、ＶＦＭ制御又はＰＷＭ制御のいずれか一方を選択する。ＶＦＭ／ＰＷＭ制御回路２は、選択した制御方法にしたがってスイッチングトランジスタＭ１のゲートに制御信号ＰＨＳＩＤＥを、同期整流用トランジスタＭ２のゲートに制御信号ＮＬＳＩＤＥをそれぞれ出力する。また、ＶＦＭ／ＰＷＭ制御回路２は、インダクタＬ１の励起エネルギーがゼロになったことを検出するためのコンパレータ３から出力された信号ＣＭＰｏｕｔが入力されている。
【００２９】
ＶＦＭ／ＰＷＭ制御回路２は、信号ＣＭＰｏｕｔからインダクタＬ１の励起エネルギーがゼロになったことを検出すると、同期整流用トランジスタＭ２をオフさせるために制御信号ＮＬＳＩＤＥをローレベルにする。これは、コンデンサＣ１の電荷がインダクタＬ１及び同期整流用トランジスタＭ２を介して接地電圧ＧＮＤに放電されることによる逆電流を防止するためである。また、ＶＦＭ／ＰＷＭ制御回路２には、分圧電圧Ｖｆｂと基準電圧Ｖｓ１を電圧比較した結果を示す信号ＥＲＲｏｕｔが入力されており、該信号ＥＲＲｏｕｔを基にして出力電圧Ｖｏｕｔが所定の電圧になるようにスイッチングトランジスタＭ１に対する制御信号ＰＨＳＩＤＥを生成して出力する。更に、ＶＦＭ／ＰＷＭ制御回路２は、ＶＦＭ制御時には、パルス信号ＣＫＯを制御信号ＰＨＳＩＤＥとして出力する。
【００３０】
ＶＦＭパルス発生回路４は、誤差増幅回路５の出力信号ＥＲＲｏｕｔがハイ（Ｈｉｇｈ）レベルのときに、定電流源１１から供給される電流値、コンデンサＣ１１の容量及び基準電圧Ｖｓ２で決まるパルス幅のハイレベルのパルス信号ＣＫＯを生成して出力する。また、ＶＦＭパルス発生回路４は、パルス信号ＣＫＯをロー（Ｌｏｗ）レベルに立ち下げると、次にコンパレータ３からの出力信号ＣＭＰｏｕｔがハイレベルに立ち上がるまではハイレベルのパルス信号ＣＫＯを生成しないようにしている。これは、ＶＦＭ制御時は、１スイッチサイクルの励起エネルギーがゼロになるのを検出するまではハイレベルのパルス信号ＣＫＯを発生しないように制御するためである。
【００３１】
ＶＦＭ制御を選択したときのスイッチングレギュレータ１は、軽負荷時の動作を行うことから不連続モードの動作を行う。
図３は、ＶＦＭ制御時における各信号波形例を示したタイミングチャートである。図３を参照しながら、図１のスイッチングレギュレータ１の動作について説明する。なお、図３では、パルス信号ＣＫＯの信号レベルを反転させた信号を制御信号ＰＨＳＩＤＥに使用する場合を例にして示している。
負荷電流が少なくなるとインダクタＬ１に流れる電流も少なくなるため、インダクタＬ１に蓄えられるエネルギーも少なくなる。このことから、スイッチングトランジスタＭ１がオフしてから、次にスイッチングトランジスタＭ１がオンする前にインダクタＬ１のエネルギーがすべて放出されてしまう。このため、出力端子ＯＵＴに接続されているコンデンサＣ１の電荷がインダクタＬ１と同期整流用トランジスタＭ２を介して接地電圧ＧＮＤに放電されることにより逆電流が発生し、極端に効率が低下する。
【００３２】
このような状態になると、接続部Ｌｘは正電圧になるため、コンパレータ３から出力される信号ＣＭＰｏｕｔはハイレベルに立ち上がる。ＶＦＭ／ＰＷＭ制御回路２は、信号ＣＭＰｏｕｔがハイレベルに立ち上がったのを受けて、同期整流用トランジスタＭ２への制御信号ＮＬＳＩＤＥをローレベルにし、同期整流用トランジスタＭ２をオフさせて遮断状態にし、前記逆電流による効率の低下を防止することができる。接続部Ｌｘが正電圧になってから、次にスイッチングトランジスタＭ１がオンするまでの期間がアイドル期間であり、不連続モード時における制御サイクルの１フレームの動作は、スイッチングトランジスタＭ１のオン期間＋同期整流トランジスタＭ２のオン期間＋アイドル期間となる。
【００３３】
前記のように、ＶＦＭ／ＰＷＭ制御回路２がＶＦＭ制御を選択しているときは、ＶＦＭパルス発生回路４は、コンパレータ３からの信号ＣＭＰｏｕｔがハイレベルになって不連続モードが検出されるとパルス信号ＣＫＯを生成して出力するため、不連続モードの動作のみになる。ＶＦＭ／ＰＷＭ制御回路２は、不連続モードの動作状態において、１スイッチサイクルの励起エネルギーがゼロになっても、誤差増幅回路５から出力される信号ＥＲＲｏｕｔが変動しないとき、すなわち、パルス信号ＣＫＯが、ハイレベルに立ち上がってから、次にハイレベルに立ち上がるまでの間に信号ＥＲＲｏｕｔがハイレベルのまま変化しないときは、ＶＦＭ制御からＰＷＭ制御に切り換える。
【００３４】
前記アイドル期間は、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２が共にオフして遮断状態になる期間であることから、インダクタＬ１に蓄積された励起エネルギーはゼロになっている。図３から分かるように、インダクタＬ１の励起エネルギーがゼロになると、不連続モード検出信号である信号ＣＭＰｏｕｔがローレベルからハイレベルに立ち上がるため、ＶＦＭ／ＰＷＭ制御回路２は、信号ＣＭＰｏｕｔがハイレベルに立ち上がったときに、出力誤差を示す誤差増幅回路５からの信号ＥＲＲｏｕｔがローレベルであると、１スイッチサイクルで供給したエネルギーで出力電圧Ｖｏｕｔを維持することができていると判断することができる。
【００３５】
ＶＦＭ／ＰＷＭ制御回路２は、図３のＡ区間及びＢ区間で示しているように、１スイッチサイクルで供給したエネルギーで出力電圧Ｖｏｕｔを維持することができていると判断すると、ＶＦＭ制御を維持し、信号ＥＲＲｏｕｔが再度ハイレベルになった時点で、ＶＦＭパルス発生回路４からパルス信号ＣＫＯが出力され、エネルギーの供給が行われる。逆に、ＶＦＭ／ＰＷＭ制御回路２は、信号ＣＭＰｏｕｔがハイレベルに立ち上がったときに、信号ＥＲＲｏｕｔがハイレベルである場合は、１スイッチサイクルで供給したエネルギーでは出力電圧Ｖｏｕｔを維持することができないと判断することができる。このようなことから、ＶＦＭ／ＰＷＭ制御回路２は、出力電圧Ｖｏｕｔを維持することができないと判断すると、ＶＦＭ制御からＰＷＭ制御に切り換える。
【００３６】
また、ＶＦＭパルス発生回路４は、前記したように、パルス信号ＣＫＯのパルス幅が、定電流源１１から供給される電流値、コンデンサＣ１１の容量及び基準電圧Ｖｓ２で設定され、不連続モード検出信号である信号ＣＭＰｏｕｔ信号に応じてパルス信号ＣＫＯを生成する。このため、１スイッチサイクルで供給するエネルギー量は、ＶＦＭパルス発生回路４で決定されるパルス信号ＣＫＯのパルス幅で決まることになる。ＶＦＭ／ＰＷＭ制御回路２は、１スイッチサイクルで供給するエネルギーが不足していることを検出すると、ＶＦＭ制御からＰＷＭ制御へ制御を切り換えることから、該制御の切り換わり時の負荷電流は、パルス信号ＣＫＯのパルス幅を変えることによって、任意の電流値に設定することができる。
【００３７】
このように、本第１の実施の形態におけるスイッチングレギュレータは、ＶＦＭパルス発生回路４で生成されるパルス信号ＣＫＯのパルス幅が、定電流源１１から供給される電流値、コンデンサＣ１１の容量及び基準電圧Ｖｓ２で設定され、インダクタＬ１の励起エネルギーがゼロになったことを検出するための信号である信号ＣＭＰｏｕｔに応じてパルス信号ＣＫＯが生成されるようにし、１スイッチサイクルで供給するエネルギー量が、ＶＦＭパルス発生回路４で決定されるパルス信号ＣＫＯのパルス幅で決まることになり、１スイッチサイクルで供給するエネルギーが不足していることを検出すると、ＶＦＭ制御からＰＷＭ制御へ制御を切り換えるようにした。このことから、該制御の切り換わり時の負荷電流を、パルス信号ＣＫＯのパルス幅を変えることによって任意の電流値に設定することができ、出力電流検出用抵抗を使用することなく、負荷の状態に応じてＶＦＭ制御からＰＷＭ制御に切り換える際の負荷電流を正確に設定することができる。
【００３８】
なお、前記説明では、同期整流方式の降圧型スイッチングレギュレータを例にして説明したが、これは一例であり、本願発明はこれに限定するものではなく、非同期方式のスイッチングレギュレータ及び昇圧型スイッチングレギュレータにも適用することができる。また、前記説明では、パルス信号ＣＫＯが、ハイレベルに立ち上がってから、次にハイレベルに立ち上がるまでの１スイッチサイクルの間に信号ＥＲＲｏｕｔがハイレベルのまま変化しないときは、ＶＦＭ制御からＰＷＭ制御に切り換えるようにしたが、複数のスイッチサイクルの間に信号ＥＲＲｏｕｔがハイレベルのまま変化しないときは、ＶＦＭ制御からＰＷＭ制御に切り換えるようにしてもよい。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
【図２】図１のＶＦＭパルス発生回路４の回路例を示した図である。
【図３】図１の各部の波形例を示したタイミングチャートである。
【符号の説明】
【００４０】
１  スイッチングレギュレータ
２  ＶＦＭ／ＰＷＭ制御回路
３，１９  コンパレータ
４  ＶＦＭパルス発生回路
５  誤差増幅回路
６  第１基準電圧発生回路
１１  定電流源
１２  インバータ
１３〜１６  ＮＯＲ回路
１７  Ｄフリップフロップ
１８  ＯＲ回路
２０  第２基準電圧発生回路
Ｍ１  スイッチングトランジスタ
Ｍ２  同期整流用トランジスタ
Ｍ１１  ＰＭＯＳトランジスタ
Ｍ１２  ＮＭＯＳトランジスタ
Ｌ１  インダクタ
Ｃ１，Ｃ１１  コンデンサ
Ｒ１，Ｒ２  抵抗
【図１】
2008072835.tif 000003
【図２】
2008072835.tif 000004
【図３】
2008072835.tif 000005