(57)【要約】【課題】位相ノイズを制御する電圧制御発振器及びその利用方法を提供する。【解決手段】電源電圧に対応する発振周波数を持つ第１出力信号を生成する電圧制御発振部と、それぞれの第１出力信号の伝達コンダクタンス成分をｎ（ｎは自然数）次微分した値を増幅する増幅部と、を備え、電圧制御発振部の出力端及び増幅部の出力端は連結されており、それぞれの出力端に、それぞれの第１出力信号が増幅された第２出力信号が出力される電圧制御発振器。これにより、矩形波と類似した形態の波形を持つ出力信号を出力することによって、電圧制御発振器の出力信号の位相ノイズを効率的に減少させることができる。【選択図】図２
2008172791.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧に対応する発振周波数を持つ第１出力信号を生成する電圧制御発振部と、
前記それぞれの第１出力信号の伝達コンダクタンス成分をｎ（ｎは自然数）次微分した値を増幅する増幅部と、を備え、
前記電圧制御発振部の出力端及び前記増幅部の出力端は連結されており、前記それぞれの出力端に、前記それぞれの第１出力信号が増幅された第２出力信号が出力されることを特徴とする電圧制御発振器。
【請求項２】
前記増幅部は、
前記それぞれの第１出力信号の伝達コンダクタンス成分を２次微分した値を増幅することを特徴とする請求項１に記載の電圧制御発振器。
【請求項３】
前記増幅部は、
バイアス電圧が印加され、かつ前記バイアス電圧を調節して前記それぞれの第１出力信号の伝達コンダクタンス成分をｎ（ｎは自然数）次微分した値を増幅することを特徴とする請求項１に記載の電圧制御発振器。
【請求項４】
前記バイアス電圧は、
前記第１出力信号が一定の傾きで出合う部分の電圧であることを特徴とする請求項３に記載の電圧制御発振器。
【請求項５】
前記増幅部は、
第１抵抗及び第１キャパシタがゲートに連結され、前記電源電圧が第１端に連結され、かつ第２キャパシタ及び前記電圧制御発振器の第１出力端が第２端に連結される第１トランジスタと、
第２抵抗及び前記第２キャパシタの他端がゲートに連結され、前記電源電圧が第１端に連結され、前記第１キャパシタの他端及び前記電圧制御発振器の第２出力端が第２端に連結される第２トランジスタと、を備え、
前記第１抵抗の他端、前記第２抵抗の他端及びバイアス電圧が連結されることを特徴とする請求項１に記載の電圧制御発振器。
【請求項６】
前記第１トランジスタ及び第２トランジスタは、
ＰＭＯＳトランジスタであることを特徴とする請求項５に記載の電圧制御発振器。
【請求項７】
前記電圧制御発振部は、
前記電源電圧に第１端が連結される第１差動増幅器と、
接地電圧に第１端が連結される第２差動増幅器と、
前記第１差動増幅器の第２端及び第２差動増幅器の第２端に連結されるＬＣ共振器と、を備え、
前記ＬＣ共振器の両端は前記増幅部と連結されることを特徴とする請求項１に記載の電圧制御発振器。
【請求項８】
前記ＬＣ共振器は、
２つの直列連結されたバラクターダイオードとインダクターとが並列に連結される第１共振回路を備えることを特徴とする請求項７に記載の電圧制御発振器。
【請求項９】
前記ＬＣ共振器は、
少なくとも一つのインダクター及び少なくとも一つのキャパシタが並列連結され、かつ前記第１共振回路の第１端に連結される第２共振回路と、
少なくとも一つのインダクター及び少なくとも一つのキャパシタが並列連結され、かつ前記第１共振回路の第２端に連結される第３共振回路と、をさらに備えることを特徴とする請求項８に記載の電圧制御発振器。
【請求項１０】
前記第１差動増幅器及び第２差動増幅器は、
２つのトランジスタがクロスカップルされたラッチ回路であることを特徴とする請求項７に記載の電圧制御発振器。
【請求項１１】
前記伝達コンダクタンスは、
前記第１差動増幅器及び第２差動増幅器のトランジスタのうち、ターンオンされているトランジスタの伝達コンダクタンス成分の和であることを特徴とする請求項７に記載の電圧制御発振器。
【請求項１２】
電源電圧に対応する発振周波数を持つ第１出力信号を生成するステップと、
前記それぞれの第１出力信号の伝達コンダクタンス成分をｎ（ｎは自然数）次微分した値を増幅するステップと、
前記それぞれの第１出力信号が増幅された第２出力信号を出力するステップと、を含むことを特徴とする電圧制御発振器の位相ノイズ改善方法。
【請求項１３】
前記増幅するステップは、
前記それぞれの第１出力信号の伝達コンダクタンス成分を２次微分した値を増幅するステップであることを特徴とする請求項１２に記載の電圧制御発振器の位相ノイズ改善方法。
【請求項１４】
前記増幅するステップは、
バイアス電圧を印加するステップと、
前記バイアス電圧を調節して、前記それぞれの第１出力信号の伝達コンダクタンス成分をｎ（ｎは自然数）次微分した値を増幅するステップと、を含むことを特徴とする請求項１２に記載の電圧制御発振器の位相ノイズ改善方法。
【請求項１５】
前記バイアス電圧は、
前記第１出力信号が一定の傾きを持って出合う部分の電圧であることを特徴とする請求項１４に記載の電圧制御発振器の位相ノイズ改善方法。
【請求項１６】
前記伝達コンダクタンスは、
前記第１出力信号を生成するステップに関与する前記電圧制御発振器のトランジスタのうち、ターンオンされているトランジスタの伝達コンダクタンス成分の和であることを特徴とする請求項１２に記載の電圧制御発振器の位相ノイズ改善方法。
【請求項１７】
電源電圧に対応する発振周波数を持つ第１出力信号を生成するステップと、
微分値を得るために前記第１出力信号の伝達コンダクタンス成分を２次微分するステップと、
前記微分値を増幅するステップと、
前記第１出力信号に応答して前記増幅された微分値を含む第２出力信号を出力するステップと、を含むことを特徴とする位相ノイズ改善方法。
【請求項１８】
前記第２出力信号は、
前記第１出力信号より傾きが大きいことを特徴とする請求項１７に記載の位相ノイズ改善方法。
【請求項１９】
前記第２出力信号は、
矩形波と類似した波形であることを特徴とする請求項１８に記載の位相ノイズ改善方法。
【請求項２０】
前記微分値を増幅するステップは、
バイアス電圧を調節して前記微分値を増幅するステップであることを特徴とする請求項１９に記載の位相ノイズ改善方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相ノイズ制御に係り、特に、位相ノイズを制御する電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）及び電圧制御発振器の位相ノイズを制御する方法に関する。
【背景技術】
【０００２】
ＶＣＯは、印加された電源電圧で所望の発振周波数を出力可能にする装置であり、移動通信端末機で主に使われる。ＶＣＯは、移動通信機器でＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）モジュールに使われて、チャンネルを割り当て、かつ周波数を無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）または中間周波数（ＩＦ：Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）に変換する局部発振器の役割を果たす。
【０００３】
現在、高周波数用ＶＣＯに主に使われているのは、ＬＣ共振器を内蔵したＣＭＯＳタイプである。最近、携帯用移動通信市場の需要が増加し、さらに多くの機能を一つに集積させた低電力システムＩＣ開発が要求され、ＣＭＯＳ回路は低コストと集積容易性及び高い製造工程の信頼性により一般的に広く使われている。しかし、ＣＭＯＳ回路は、このような高い生産性及び集積性にもかかわらず、劣るノイズ特性、低い降伏電圧（ｂｒｅａｋｄｏｗｎ  ｖｏｌｔａｇｅ）及び低い利得（ｇａｉｎ）のために回路設計に困難が伴う。したがって、ＣＭＯＳ回路の長所を生かしつつＶＣＯの性能を極大化するために、位相ノイズを改善するための研究が活発に進められている。
ＶＣＯに関する具体的な例は、特許文献１に開示されている。
【０００４】
図１は、従来のＬＣ共振器を利用したＶＣＯ  １００の回路図である。
図１を参照すれば、ＶＣＯ  １００は、差動増幅器１１０，１７０及びＬＣ共振器１５０を備える。差動増幅器１１０は、２つのＰＭＯＳトランジスタＰ１１０，Ｐ１１５がクロスカップルされたラッチ回路である。すなわち、ＰＭＯＳトランジスタＰ１１０は、ゲートがＰＭＯＳトランジスタＰ１１５の第１端に連結され、第１端がＰＭＯＳトランジスタＰ１１５のゲートに連結され、第２端が電源電圧ＶＤＤに連結される。同様に、ＰＭＯＳトランジスタＰ１１５は、ゲートがＰＭＯＳトランジスタＰ１１０の第１端に連結され、第１端がＰＭＯＳトランジスタＰ１１０のゲートに連結され、第２端が電源電圧ＶＤＤに連結される。差動増幅器１７０も２つのＮＭＯＳトランジスタＮ１７０，Ｎ１７５がクロスカップルされたラッチ回路であり、ＰＭＯＳトランジスタＰ１１０，Ｐ１１５の代わりにＮＭＯＳトランジスタＮ１７０，Ｎ１７５が連結され、かつ電源電圧ＶＤＤの代わりに接地電圧ＶＳＳに連結される点を除外すれば、差動増幅器１１０と同一である。
【０００５】
差動増幅器１１０，１７０の間にＬＣ共振器１５０が連結される。ＬＣ共振器１５０は、インダクタンス成分またはキャパシタンス成分の可変で周波数を決定する。
差動増幅器１１０，１７０とＬＣ共振器１５０とが連結される部分がＶＣＯ  １００の出力端Ｖｏ＋，Ｖｏ−になる。
前述したように、最近、携帯用移動通信市場の需要が増加し、さらに多くの機能を一つに集積させた低電力システムＩＣ開発が要求されつつあり、従来のＶＣＯ  １００に比べて位相ノイズがはるかに改善されねばならないという必要性が高まっている。
【特許文献１】米国特許出願公開第２００４／００８５１４４号明細書（２００４年０５月０６日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、矩形波と類似した形態の出力信号を出力することによって、位相ノイズを制御するＶＣＯを提供するところにある。
本発明が解決しようとする他の技術的課題は、前記ＶＣＯを使用して位相ノイズを制御する方法を提供するところにある。
【課題を解決するための手段】
【０００７】
前記技術的課題を達成するための本発明の実施形態によるＶＣＯは、電圧制御発振部及び増幅部を備えることを特徴とする。前記電圧制御発振部は、電源電圧に対応する発振周波数を持つ第１出力信号を生成する。前記増幅器は、前記それぞれの第１出力信号の伝達コンダクタンス成分をｎ（ｎは自然数）次微分した値を増幅する。前記電圧制御発振部の出力端及び前記増幅部の出力端は連結されており、前記それぞれの出力端に、前記それぞれの第１出力信号が増幅された第２出力信号が出力される。
【０００８】
前記増幅部は、前記それぞれの第１出力信号の伝達コンダクタンス成分を２次微分した値を増幅することが望ましい。
前記増幅部は、バイアス電圧が印加され、前記バイアス電圧を調節して前記それぞれの第１出力信号の伝達コンダクタンス成分をｎ（ｎは自然数）次微分した値を増幅することが望ましい。
前記バイアス電圧は、前記第１出力信号が一定の傾きで出合う部分の電圧であることが望ましい。
前記増幅部は、第１抵抗及び第１キャパシタにゲートが連結され、前記電源電圧に第１端が連結され、かつ第２キャパシタ及び前記ＶＣＯの第１出力端に第２端が連結される第１トランジスタと、第２抵抗及び前記第２キャパシタの他端にゲートが連結され、前記電源電圧に第１端が連結され、かつ前記第１キャパシタの他端及び前記ＶＣＯの第２出力端に第２端が連結される第２トランジスタと、を備え、前記第１抵抗の他端、前記第２抵抗の他端及びバイアス電圧が連結されることが望ましい。
【０００９】
前記電圧制御発振部は、前記電源電圧に第１端が連結される第１差動増幅器と、接地電圧に第１端が連結される第２差動増幅器と、前記第１差動増幅器の第２端及び第２差動増幅器の第２端に連結されるＬＣ共振器と、を備え、前記ＬＣ共振器の両端は前記増幅部と連結されることが望ましい。
前記ＬＣ共振器は、２つの直列連結されたバラクターダイオードとインダクターとが並列に連結される第１共振回路を備えることが望ましい。
また、前記ＬＣ共振器は、少なくとも一つのインダクター及び少なくとも一つのキャパシタが並列連結され、かつ前記第１共振回路の第１端に連結される第２共振回路と、少なくとも一つのインダクター及び少なくとも一つのキャパシタが並列連結され、かつ前記第１共振回路の第２端に連結される第３共振回路と、をさらに備えることが望ましい。
前記伝達コンダクタンスは、前記第１差動増幅器及び第２差動増幅器のトランジスタのうち、ターンオンされているトランジスタの伝達コンダクタンス成分の和であることが望ましい。
【００１０】
前記技術的課題を達成するための本発明の他の実施形態によるＶＣＯの位相ノイズ改善方法は、電源電圧に対応する発振周波数を持つ第１出力信号を生成するステップと、前記それぞれの第１出力信号の伝達コンダクタンス成分をｎ（ｎは自然数）次微分した値を増幅するステップと、前記それぞれの第１出力信号が増幅された第２出力信号を出力するステップと、を含むことを特徴とする。
前記増幅するステップは、バイアス電圧を印加するステップと、前記バイアス電圧を調節して、前記それぞれの第１出力信号の伝達コンダクタンス成分をｎ（ｎは自然数）次微分した値を増幅するステップと、を含むことが望ましい。
【発明の効果】
【００１１】
本発明による位相ノイズを制御するＶＣＯ及びその利用方法は、矩形波と類似した形態の波形を持つ出力信号を出力することによって、ＶＣＯの出力信号の位相ノイズを効率的に減少させることができる。すなわち、従来に比べてＶＣＯの出力信号の傾きが非常に大きいために、前記出力信号の位相ノイズが改善される。
【発明を実施するための最良の形態】
【００１２】
本発明、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。
【００１３】
図２は、本発明の実施形態によるＶＣＯ  ２００の回路図である。
図２を参照すれば、ＶＣＯ  ２００は、電圧制御発振部２１０及び増幅部２５０を備える。電圧制御発振部２１０は、第１差動増幅器２２０、ＬＣ共振器２３０及び第２差動増幅器２４０を備える。第１差動増幅器２２０は、２つのトランジスタＰ２２０，Ｐ２２５がクロスカップルされたラッチ回路である。すなわち、トランジスタＰ２２０は、ゲートがトランジスタＰ２２５の第１端に連結され、第１端がトランジスタＰ２２５のゲートに連結され、かつ第２端が電源電圧ＶＤＤに連結される。同様に、トランジスタＰ２２５は、ゲートがトランジスタＰ２２０の第１端に連結され、第１端がトランジスタＰ２２０のゲートに連結され、かつ第２端が電源電圧ＶＤＤに連結される。前記トランジスタＰ２２０，Ｐ２２５はＰＭＯＳトランジスタであることが望ましい。
【００１４】
第２差動増幅器２４０も、２つのトランジスタＮ２４０，Ｎ２４５がクロスカップルされたラッチ回路であり、第１差動増幅器２２０とその構成は同一である。ただし、第２差動増幅器２４０は、第１差動増幅器２２０とは異なり、電源電圧ＶＤＤの代わりに接地電圧ＶＳＳが連結され、トランジスタＮ２４０，Ｎ２４５はＮＭＯＳトランジスタであることが望ましい。
第１差動増幅器２２０と第２差動増幅器２４０との間にＬＣ共振器２３０が連結される。ＬＣ共振器２３０がインダクタンス成分またはキャパシタンス成分の可変で周波数を決定するということは公知である。ＬＣ共振器２３０の具体的構成については、図３Ａ及び図３Ｂで詳細に説明する。
【００１５】
増幅部２５０は複数の抵抗、複数のキャパシタ及び複数のトランジスタを備えることができる。前記トランジスタのうち、第１トランジスタＰ２５０は、第１抵抗Ｒ１及び第１キャパシタＣ１がゲートに連結され、電源電圧ＶＤＤが第１端に連結され、かつ第２キャパシタＣ２が第２端に連結される。また、第２トランジスタＰ２５５は、第２抵抗Ｒ２及び第２キャパシタＣ２の他端がゲートに連結され、電源電圧ＶＤＤが第１端に連結され、かつ第１キャパシタＣ１の他端が第２端に連結される。第１トランジスタＰ２５０及び第２トランジスタＰ２２５はＰＭＯＳトランジスタであることが望ましい。第１抵抗Ｒ１の他端、第２抵抗Ｒ２の他端及びバイアス電圧は一つのノードに連結されている。
【００１６】
電圧制御発振部２１０と増幅部２５０とは、ＶＣＯ  ２００の出力端Ｖｏ＋，Ｖｏ−と連結されている。すなわち、ＬＣ共振器２３０の一端と第１キャパシタＣ１と第２トランジスタＰ２５５の第２端とが一つのノードに連結されており、前記ノードがＶＣＯ  ２００の第１出力端Ｖｏ＋である。また、ＬＣ共振器２３０の他端と第２キャパシタＣ２と第１トランジスタＰ２５０の第２端とが他の一つのノードに連結されており、前記ノードがＶＣＯ  ２００の第２出力端Ｖｏ−である。ＶＣＯ  ２００の動作については、図４で詳細に説明する。
【００１７】
図３Ａは、図２のＬＣ共振器２３０の一実施形態を示す回路図である。
図３Ａを参照すれば、従来の一般的なＬＣ共振器の回路図であり、ＬＣ共振器２３０は、インダクターＬと、２つのバラクターダイオードＤ１０，Ｄ２０とを備える。バラクターダイオードＤ１０，Ｄ２０は、印加される電圧によってキャパシタンスが変わる素子である。バラクターダイオードＤ１０，Ｄ２０に印加される電圧が変われば内部の等価キャパシタンスが変わるので、ＬＣ共振器２３０の共振周波数が変わって、電圧制御発振部２１０の出力信号の発信周波数が変わるようになる。すなわち、印加される電圧を制御することによって、電圧制御発振部２１０の出力信号の発信周波数を変化させることができる。
【００１８】
図３Ｂは、図２のＬＣ共振器２３０の他の一実施形態を示す回路図である。
図３Ｂを参照すれば、ＬＣ共振器２３０は、高調波チューニングされたＬＣ共振器を示す。ＬＣ共振器２３０は、第１共振回路、第２共振回路及び第３共振回路を備える。前記第１共振回路は図３Ａのように構成される。前記第２共振回路は、少なくとも一つのインダクターＬ１０及び少なくとも一つのキャパシタＣ１０が並列連結され、前記第１共振回路の第１端と連結される。前記第３共振回路は、少なくとも一つのインダクターＬ２０及び少なくとも一つのキャパシタＣ２０が並列連結され、前記第１共振回路の第２端と連結される。
【００１９】
図４は、本発明の実施形態によるＶＣＯの位相ノイズ制御方法のフローチャートである。
図２及び図４を参照してＶＣＯ  ２００の位相ノイズを制御する方法について説明する。電源電圧ＶＤＤを印加すれば、電圧制御発振部２１０は、電源電圧ＶＤＤに対応する発振周波数を持つ第１出力信号を生成する（Ｓ４１０ステップ）。増幅部２５０は、バイアス電圧Ｖｂｉａｓ、トランジスタＰ２５０，Ｐ２５５、抵抗Ｒ１，Ｒ２及びキャパシタＣ１，Ｃ２の値を調節して、前記それぞれの第１出力信号の伝達コンダクタンス成分を２次微分した値を増幅する（Ｓ４２０ステップ）。バイアス電圧Ｖｂｉａｓは、前記第１出力信号が一定の傾きで出合う部分の電圧であることが望ましい。すなわち、ＬＣ共振器２３０の両端で測定されるそれぞれの第１出力信号は逆の位相を持つので、バイアス電圧Ｖｂｉａｓは、正の傾きを持つ第１出力信号と負の傾きを持つ他の一つの第１出力信号とが出合う付近の電圧になる。一般的なＶＣＯの場合、それぞれの出力電圧が一定の傾きで出合う部分の近くで位相ノイズが最も大きい。したがって、本発明のＶＣＯ  ２００は、前記位相ノイズの最も大きい部分の出力電圧の傾きを非常に大きくして、ほぼ矩形波に近い出力波形を出力することによって前記位相ノイズを除去するために、バイアス電圧Ｖｂｉａｓを前記のように設定する。
【００２０】
前記伝達コンダクタンス成分は、第１差動増幅器２２０及び第２差動増幅器２４０のトランジスタＰ２２０，Ｐ２２５，Ｎ２４０，Ｎ２４５のうち、ターンオンされているトランジスタの伝達コンダクタンス成分を合せた値である。例えば、第１差動増幅器２２０でＰＭＯＳトランジスタＰ２２０がターンオンされており、第２差動増幅器２４０でＮＭＯＳトランジスタＮ２４５がターンオンされていると仮定する。この場合、伝達コンダクタンス成分は、ＰＭＯＳトランジスタＰ２２０の伝達コンダクタンス成分及びＮＭＯＳトランジスタＮ２４５の伝達コンダクタンス成分を合わせた値になる。増幅部２５０は、前記伝達コンダクタンス成分をｎ（ｎは自然数）次微分した値を増幅する。ここで、ｎは２であることが望ましい。
【００２１】
数式（１）は、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）がサチュレーション領域で動作する場合、動作バイアス近くでの冪級数（ｐｏｗｅｒ  ｓｅｒｉｅｓ）を表す。
ｉｄ（ｖｇｓ）＝ｇｍ１＊ｖｇｓ＋ｇｍ２＊ｖｇｓ２＋ｇｍ３＊ｖｇｓ３＋・・・      （１）
【００２２】
数式（１）で、ｉｄは、前記トランジスタのドレインとソースとの間に流れる電流であり、ｖｇｓは、ゲートとソースとの間の電圧である。ｇｍ１が前述したトランジスタの伝達コンダクタンスであり、ｇｍ２とｇｍ３とはそれぞれ入力に対する２次及び３次非線形係数を表す。本発明で前記伝達コンダクタンスｇｍ１を２次微分した値はｇｍ３であり、増幅部２５０はｇｍ３を増幅する。
すなわち、増幅部２５０が前記伝達コンダクタンス成分を２次微分した値ｇｍ３を増幅することによって、ＶＣＯ  ２００は、前記それぞれの第１出力信号の奇数次高調波を増加させて、矩形波と類似した波形の第２出力信号を出力端Ｖｏ＋，Ｖｏ−を介して出力する（Ｓ４３０ステップ）。矩形波と類似した信号とは、それぞれの出力端Ｖｏ＋，Ｖｏ−を介して出力されるそれぞれの出力信号の傾きが非常に大きいということを意味する。したがって、前述したように位相ノイズをさらに効果的に除去できる。
【００２３】
図５は、図２の増幅部２５０によって伝達コンダクタンス成分を２次微分した値ｇｍ３が増幅される態様を示すグラフである。
図２及び図５を参照すれば、本発明の増幅部２５０が動作しない場合がＡ曲線であり、増幅部２５０が動作する場合がＢ曲線である。すなわち、増幅部２５０でバイアス電圧Ｖｂｉａｓを調節して、前記それぞれの第１出力信号の伝達コンダクタンス成分を２次微分した値ｇｍ３を正の領域及び負の領域のいずれでも増幅させている。その結果、図６ＢのようなＶＣＯ  ２００の第２出力信号が現われるようになる。
【００２４】
図６Ａは、従来技術によるＶＣＯの出力信号の波形を示すグラフであり、図６Ｂは、図２のＶＣＯ  ２００の出力信号の波形を示すグラフである。
図６Ａ及び図６Ｂを参照すれば、ＶＣＯの出力端Ｖｏ＋，Ｖｏ−を介して出力される従来の出力信号は、サイン波と類似した形態の波形であるということが分かる。しかし、本発明の実施形態によるＶＣＯ  ２００の出力端Ｖｏ＋，Ｖｏ−を介して出力される第２出力信号は、矩形波と類似した形態の波形である。すなわち、本発明による場合、従来に比べてＶＣＯの出力信号の傾きが非常に大きいために、ＶＣＯの出力信号の位相ノイズを効率的に減少させることができる。
【００２５】
図７は、従来技術及び本発明における位相ノイズの程度を比較したグラフである。
図７を参照すれば、図１のＶＣＯ  １００のうち、ＬＣ共振器１５０が図３Ａのように構成された場合がＡであり、図１のＶＣＯ  １００のうち、ＬＣ共振器１５０が図３Ｂのように構成された場合がＢである。そしてＣが、本発明の実施形態による図２のＶＣＯ  ２００の場合の位相ノイズを示すグラフである。前記グラフを比較すれば、従来のＶＣＯ  １００のうち、ＬＣ共振器１５０を図３Ｂのように構成した場合であるＢは、Ａに比べて位相ノイズが若干改善されたことが分かる。しかし、本発明の実施形態によるＣグラフは、従来技術であるＡ及びＢに比べてはるかに位相ノイズが改善されたことが分かる。
【００２６】
以上のように図面と明細書で最適の実施形態が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により定められねばならない。
【産業上の利用可能性】
【００２７】
本発明は移動通信関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００２８】
【図１】従来のＬＣ共振器を利用したＶＣＯの回路図である。
【図２】本発明の実施形態によるＶＣＯの回路図である。
【図３Ａ】図２のＬＣ共振器の一実施形態を示す回路図である。
【図３Ｂ】図２のＬＣ共振器の他の一実施形態を示す回路図である。
【図４】本発明の実施形態によるＶＣＯの位相ノイズ制御方法のフローチャートである。
【図５】図２の増幅部によって伝達コンダクタンス成分を２次微分した値が増幅される態様を示すグラフである。
【図６Ａ】従来技術によるＶＣＯの出力信号の波形を示すグラフである。
【図６Ｂ】図２のＶＣＯの出力信号の波形を示すグラフである。
【図７】従来技術及び本発明において位相ノイズの程度を比較したグラフである。
【符号の説明】
【００２９】
２００  ＶＣＯ
２１０  電圧制御発振部
２２０  第１差動増幅器
２３０  ＬＣ共振器
２４０  第２差動増幅器
２５０  増幅部
Ｎ２４０、Ｎ２４５、Ｐ２２０、Ｐ２２５、Ｐ２５０、Ｐ２５５  トランジスタ
【図１】
2008172791.tif 000003
【図２】
2008172791.tif 000004
【図３Ａ】
2008172791.tif 000005
【図３Ｂ】
2008172791.tif 000006
【図４】
2008172791.tif 000007
【図５】
2008172791.tif 000008
【図６Ａ】
2008172791.tif 000009
【図６Ｂ】
2008172791.tif 000010
【図７】
2008172791.tif 000011