(57)【要約】【課題】出力コンデンサからの過大な放電電流の防止が可能であり、且つ、負電圧側出力の電圧を急速にゼロに近づけることができるようにする。【解決手段】コンデンサＣｏｕｔは、負の電圧Ｖｏｕｔを出力する電源回路の出力端子と該電源回路のグランドとの間に接続されている。抵抗Ｒ３とＰチャネルＭＯＳトランジスタＭ１とを直列接続した直列回路は、その一端が当該出力端子に接続されており、且つ、そのもう一端には正の電圧Ｖｒｅｇが印加されている。電源回路の動作を停止させる動作停止信号に従ってトランジスタＭ１をオンとすることで、コンデンサＣｏｕｔを放電させる。【選択図】図１
2008172907.tif 000002
【特許請求の範囲】
【請求項１】
出力端子から負の電圧を出力する電源回路の前記出力端子と前記電源回路のグランドとの間に接続されているコンデンサの放電を行う放電回路であって、
抵抗とスイッチとを直列接続した直列回路を有しており、
前記直列回路は、その一端が前記出力端子に接続されており、且つ、そのもう一端には正の電圧が印加されており、
前記スイッチは、前記電源回路の動作を停止させる動作停止信号に従って閉止される、ことを特徴とする放電回路。
【請求項２】
前記スイッチをトランジスタで構成したことを特徴とする請求項１に記載の放電回路。
【請求項３】
前記出力端子の電圧の極性の変化を検出する検出部を更に有しており、
前記動作停止信号に従って閉止されている前記スイッチは、前記出力端子の電圧の極性が負から正へと変化したことを前記検出部が検出したときには、開放される、
ことを特徴とする請求項１に記載の放電回路。
【請求項４】
出力端子から負の電圧を出力する電源回路であって、
前記出力端子と前記電源回路のグランドとの間にコンデンサが接続されており、
請求項１から３のうちのいずれか一項に記載の放電回路を備えている、
ことを特徴とする電源回路。
【請求項５】
請求項３に記載の放電回路を構成するために使用される半導体装置であって、
前記スイッチをトランジスタで構成した前記直列回路と前記検出部とが単一の半導体基板上に形成されており、
前記出力端子と接続される接続端子を有しており、
前記直列回路の一端と前記出力端子との接続は、前記接続端子に前記出力端子が接続されることにより形成され、
前記検出部は、前記接続端子に印加される前記出力端子の電圧の極性の変化を検出する、
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路の技術に関し、特に、動作停止時に電源回路の出力電圧を急速にゼロにするための技術に関する。
【背景技術】
【０００２】
出力電圧の平滑化のため、電源回路の出力端子間には一般的にコンデンサが設けられている。図２はこのような電源回路の一例を示している。
図２に示した直流電源回路はＤＣ−ＤＣコンバータであり、同図におけるコンデンサＣｏｕｔが上述した出力電圧平滑用の出力コンデンサである。なお、このＤＣ−ＤＣコンバータは負の電圧を出力するものであり、同図に示されているＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔは負の電圧である。
【０００３】
図２において、オペアンプ（演算増幅器）ＯＰ１、ドライバ回路１０、及びＰチャネルＭＯＳトランジスタＭ１１は、単一の集積回路として半導体基板上に形成されている。
図２のＤＣ−ＤＣコンバータへの入力電圧である正の電圧Ｖｃｃは、Ｍ１１のソース端子に印加されている。なお、この入力電圧Ｖｃｃは、ドライバ回路１０にも駆動電力源として印加されている。
【０００４】
Ｍ１１のドレイン端子はダイオードＤ１１のカソードに接続されている。ダイオードＤ１１のカソードと回路のグランド（基準電位）との間にはコイルＬ１１が挿入されている。出力電圧ＶｏｕｔはダイオードＤ１１のアノードから取り出される。コンデンサＣｏｕｔは、このＤＣ−ＤＣコンバータの出力端子であるダイオードＤ１１のアノードと、グランドとの間に挿入されている。
【０００５】
電圧Ｖｒｅｇは他の電源回路から印加される一定の正の電圧である。抵抗Ｒ１１と抵抗Ｒ１２との直列接続は、この電圧Ｖｒｅｇと前述した出力電圧Ｖｏｕｔとの電圧差を分圧して電圧ＶＲを生成している。この電圧ＶＲはオペアンプＯＰ１の反転入力端子に印加されている。
【０００６】
オペアンプＯＰ１の非反転入力端子には一定の基準電圧Ｖｒｅｆが印加されている。オペアンプＯＰ１は、前述した電圧ＶＲと基準電圧Ｖｒｅｆとの差分を検出する。オペアンプＯＰ１の出力端子からはこの差分結果を示す誤差信号（エラーシグナル）が出力されて、ドライバ回路１０に入力されている。
【０００７】
ドライバ回路１０は、トランジスタＭ１１のゲート端子へ印加する電圧をオペアンプＯＰ１からの出力信号に応じて変化させることでトランジスタＭ１１のオン／オフの状態を制御（例えばオン状態の時間とオフ状態の時間との比率を制御）し、電圧ＶＲが基準電圧Ｖｒｅｆに等しくなるようにする。この帰還制御により、入力電圧Ｖｃｃから生成する出力電圧Ｖｏｕｔを一定値に安定させる。また、この制御は電圧ＶＲを基準電圧Ｖｒｅｆと等しくするものであるので、抵抗Ｒ１１と抵抗Ｒ１２との抵抗値の比（すなわち、電圧Ｖｒｅｇと出力電圧Ｖｏｕｔとの電圧差の分圧比）を変化させることにより、出力電圧Ｖｏｕｔの値を調整することができる。
【０００８】
なお、オペアンプＯＰ１の反転入力端子と出力端子との間に挿入されているコンデンサＣ１１と抵抗Ｒ１３との直列接続は、帰還制御の発振を防止するための遅れ要素である。
このＤＣ−ＤＣコンバータの動作を停止させるとコンデンサＣｏｕｔの放電が始まる。この放電は、ＤＣ−ＤＣコンバータが電力を供給している負荷側のインピーダンス、前述
した電圧調整用の抵抗Ｒ１１及びＲ１２の抵抗値、並びにコンデンサＣｏｕｔの容量値から定まる時定数での放電によるものである。
【０００９】
この他、電源回路の動作停止時に平滑用の出力コンデンサを放電させる技術に関し、例えば特許文献１や特許文献２に開示されているものがある。
特許文献１には、放電用抵抗とバイポーラトランジスタとからなる直列回路を電源の出力端子間に設けると共に、出力コンデンサとは別に該電源の出力電圧で充電されるコンデンサを設けておき、該コンデンサの充電電圧と該電源の出力電圧と加算した信号を、該電源の動作停止信号に従って該トランジスタにオン信号として与えるようにして、該トランジスタをオン状態とするための専用の補助電源を無くすという技術が開示されている。
【００１０】
また、特許文献２には、放電用抵抗とリレー回路とからなる直列回路を電源の出力端子間に設けると共に、電源回路への外部商用電源からの入力が遮断された場合に該リレー回路を閉止（導通）させる切替制御を行うトランジスタ回路を設けるようにして、放電用抵抗を小さくして流れる電流値を大きくしても、電源回路の通常動作時における放電用抵抗に起因する損失を少なくするという技術が開示されている。
【特許文献１】特開２００１−２０２１４１号公報
【特許文献２】特開２００２−３４５２４８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
正電圧と負電圧とを出力する電源回路に対する仕様として、動作停止時には負電圧側出力の電圧が正電圧側出力よりも早くゼロに近づくことが要求される場合がある。この仕様は、例えば、正電圧側出力の電圧が負電圧側出力よりも早くゼロに近づくことで、負電圧側に残存する電圧が負荷に対し逆極性の電圧の印加として作用することを防止するために要求される。
【００１２】
前述したように、電源回路の出力端子間には一般的にコンデンサが設けられている。従って、動作停止時に電源回路の出力電圧を早くゼロにするには、この出力コンデンサを高速に放電する必要がある。しかし、図２に示した電源回路のような時定数による出力コンデンサの放電では、負荷が軽い（すなわち負荷側のインピーダンスが高い）と長い放電時間を要することとなる。
【００１３】
図２に示した回路では、出力コンデンサＣｏｕｔの容量値や電圧調整用の抵抗Ｒ１１及びＲ１２の抵抗値を小さくすれば、出力コンデンサの放電時間を短くすることができる。しかし、コンデンサＣｏｕｔの容量値を小さくすると電源回路の通常動作時における出力電圧Ｖｏｕｔの値の安定性の低下を招き、また、抵抗Ｒ１１及びＲ１２の抵抗値を小さくすると、抵抗Ｒ１１及びＲ１２を流れる電流の増加により、電源回路の効率の低下を招くこととなる。
【００１４】
また、前掲した特許文献１や特許文献２に開示されている技術では、放電スピードをある程度以上に上げられないという問題がある。これは、出力電圧の最終値をゼロとする方式（時定数を有する放電回路を出力コンデンサと回路のグランド電位であるゼロ電圧（０Ｖ）の間に接続する方式）で出力コンデンサの放電を行うことに起因する。すなわち、出力電圧および放電電流はＶｏ×ｅｘｐ（−ｔ／Ｔｏ）およびＩｏ×ｅｘｐ（−ｔ／Ｔｏ）という形になり（Ｖｏは放電開始時の出力電圧、Ｉｏは放電電流の初期値、Ｔｏは出力コンデンサの容量値および放電経路に接続されている放電用抵抗の抵抗値から定まる時定数、ｔは放電を開始してからの時間）、放電電圧が最終値であるゼロ電圧に近づくにつれ放電スピードも小さくなってしまうことによる。放電用抵抗の抵抗値を小さくすれば、出力コンデンサの放電時間を短くすることができる。しかし、この抵抗値を過度に小さくして
しまうと、放電開始時における出力コンデンサからの放電電流が過大となり、電源回路の安全性が問題となる。
【００１５】
本発明は上述した問題に鑑みてなされたものであり、その解決しようとする課題は、出力コンデンサからの過大な放電電流の防止が可能であり、且つ、負電圧側出力の電圧を急速にゼロに近づけることができるようにすることである。
【課題を解決するための手段】
【００１６】
本発明の態様のひとつである放電回路は、出力端子から負の電圧を出力する電源回路の前記出力端子と前記電源回路のグランドとの間に接続されているコンデンサの放電を行う放電回路であって、抵抗とスイッチとを直列接続した直列回路を有しており、該直列回路は、その一端が該出力端子に接続されており、且つ、そのもう一端には正の電圧が印加されており、該スイッチは、該電源回路の動作を停止させる動作停止信号に従って閉止される、ことを特徴とするものであり、この特徴によって前述した課題を解決する。
【００１７】
この構成によれば、電源回路の動作停止時に出力端子の電圧がゼロに近づいても、コンデンサの放電電流としてある程度の大きさを確保することができるので、出力端子の電圧をゼロにするまでの時間が短縮される。しかも、コンデンサの放電経路に抵抗が挿入されているので、この抵抗値を適切な大きさとすることで、コンデンサからの過大な放電電流を防止することができる。
【００１８】
なお、上述した本発明に係る放電回路において、該スイッチをトランジスタで構成してもよい。
また、前述した本発明に係る放電回路において、該出力端子の電圧の極性の変化を検出する検出部を更に有しており、該動作停止信号に従って閉止されている該スイッチは、該出力端子の電圧の極性が負から正へと変化したことを該検出部が検出したときには、開放されるように構成してもよい。
【００１９】
このように構成することにより、出力端子の電圧をゼロ近傍の値に留めることができる。
なお、出力端子から負の電圧を出力する電源回路であって、該出力端子と該電源回路のグランドとの間にコンデンサが接続されており、前述した本発明に係る放電回路を備えていることを特徴とする電源回路も本発明に係るものである。
【００２０】
また、前述した本発明に係る放電回路を構成するために使用される半導体装置であって、前記スイッチをトランジスタで構成した前記直列回路と前記検出部とが単一の半導体基板上に形成されており、前記出力端子と接続される接続端子を有しており、前記直列回路の一端と前記出力端子との接続は、前記接続端子に前記出力端子が接続されることにより形成され、前記検出部は、前記接続端子に印加される前記出力端子の電圧の極性の変化を検出する、ことを特徴とする半導体装置も本発明に係るものである。
【発明の効果】
【００２１】
本発明によれば、以上のようにすることにより、出力コンデンサからの過大な放電電流の防止が可能になり、且つ、負電圧側出力の電圧を急速にゼロに近づけることができるようになるという効果を奏する。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明を実施する放電回路を含む電源回路の構成を示している。この直流電源回路は、図２に示したものと同様のＤＣ−ＤＣコンバータに、出力コンデンサＣｏｕｔの
放電回路を追加した構成となっている。
【００２３】
図１において、図２に示したＤＣ−ＤＣコンバータにおけるものと同一の構成には同一の符号を付している。また、図１の回路における電圧変換動作（安定化された負の電圧である出力電圧Ｖｏｕｔを入力電圧Ｖｃｃから生成する動作）も、図２に示したＤＣ−ＤＣコンバータにおけるものと同一であるので、その説明は省略する。
【００２４】
図１において、コンパレータＣＰ１及びオペアンプＯＰ１、ドライバ回路１０、ＰチャネルＭＯＳトランジスタＭ１及びＭ１１、並びに抵抗Ｒ１、Ｒ２、及びＲ３は、集積回路として単一の半導体基板上に形成されている。なお、このような半導体装置を使用する代わりに、各々独立した部品を用いて図１の回路を構成することも勿論可能である。
【００２５】
コンパレータＣＰ１の非反転入力端子には正の電圧である基準電圧Ｖｒｅｆ２が印加されている。一方、コンパレータＣＰ１の反転入力端子には、前述した正の電圧である電圧Ｖｒｅｇ（例えば３．０ボルト）と出力電圧Ｖｏｕｔ（例えば−８．５ボルト）との電位差を、抵抗Ｒ１とＲ２との直列接続で分圧して生成された電圧が印加されている。ここで、抵抗Ｒ１及びＲ２の抵抗値は、例えばＲ１／（Ｒ１＋Ｒ２）＝Ｖｒｅｆ２／Ｖｒｅｇが成立するように設定しておく。このようにしておくことにより、出力電圧Ｖｏｕｔがゼロとなり極性が負から正へと変化するときに、コンパレータＣＰ１の出力信号（コントロール信号）の電位がハイレベルからローレベルへと変化する。つまり、この抵抗Ｒ１及びＲ２とコンパレータＣＰ１とで、出力電圧Ｖｏｕｔの極性が負から正へと変化したことを検出する検出部が構成されている。
【００２６】
トランジスタＭ１のソース端子には正の電圧Ｖｒｅｇが印加されており、ドレイン端子には抵抗Ｒ３の一方の端子が接続されている。この抵抗Ｒ３のもう一方の端子は、接続端子ＳＷより半導体装置の外部へと導き出され、コンデンサＣｏｕｔとダイオードＤ１１のアノードとの接続点（すなわち、ＤＣ−ＤＣコンバータの出力端子）に接続されている。なお、接続端子ＳＷには抵抗Ｒ１の一端も接続されており、出力電圧Ｖｏｕｔが接続端子ＳＷを介して抵抗Ｒ１及びＲ３の一端にそれぞれ印加される。
【００２７】
トランジスタＭ１のゲート端子には、不図示の制御回路からの制御信号が印加される。この制御回路はトランジスタＭ１のオン／オフの状態をこの制御信号で制御し、ＤＣ−ＤＣコンバータの動作を停止させる動作停止信号を受け取ってから、コンパレータＣＰ１より出力されるコントロール信号がローレベルへと変化するまで（出力電圧Ｖｏｕｔがゼロとなり極性が負から正へと変化するまで）の期間のみ、トランジスタＭ１をオンとする（トランジスタＭ１で構成されているスイッチを閉止（導通）させる）。従って、トランジスタＭ１のオン抵抗と抵抗Ｒ３との抵抗値の和が、負荷側のインピーダンスや電圧調整用抵抗Ｒ１１及びＲ１２の抵抗値よりも十分に小さい場合には、ＤＣ−ＤＣコンバータの動作を停止させたときに行われるコンデンサＣｏｕｔの放電はトランジスタＭ１と抵抗Ｒ３との直列回路を介して行われるものが支配的となる。
【００２８】
このとき、コンデンサＣｏｕｔが放電を開始してから時刻ｔの経過後にトランジスタＭ１と抵抗Ｒ３との直列接続を流れる放電電流Ｉ（ｔ）および出力電圧Ｖｏｕｔ（ｔ）は下記の式で表される。
【００２９】
Ｉ（ｔ）＝Ｉｏ×exp（−ｔ／Ｔｏ）  …  ［１］
Ｖｏｕｔ（ｔ）＝Ｖｒｅｇ−（ＲＭ１＋Ｒ１）×Ｉ（ｔ）  …  ［２］
ここで、ＲＭ１はトランジスタＭ１のオン抵抗、ＴｏはコンデンサＣｏｕｔの容量値（これも便宜的にＣｏｕｔと記す）とトランジスタＭ１のオン抵抗ＲＭ１及び抵抗Ｒ３の抵抗値（これも便宜的にＲ３と記す）とから定まる時定数（＝Ｃｏｕｔ×（ＲＭ１＋Ｒ１）
）である。また、Ｉｏは、コンデンサＣｏｕｔが放電を開始した直後にトランジスタＭ１及び抵抗Ｒ３を流れる放電電流の初期値であり、下記の式
Ｉｏ＝｛（Ｍ１のソース電圧）−Ｖｏｕｔ（ｔ＝０）｝／｛ＲＭ１＋Ｒ３｝  …  ［３］
で表される。
【００３０】
また、［１］式を［２］式に代入してｔについて解くと次の［４］式が得られる。
ｔ＝Ｔｏ×ｌｎ（（ＲＭ１＋Ｒ１）×Ｉｏ／（Ｖｒｅｇ−Ｖｏｕｔ））  …  ［４］
本発明を実施する図１の回路では、トランジスタＭ１のソース電圧を、ゼロ（すなわち、回路のグランドの電位）ではなく、正の電圧である電圧Ｖｒｅｇとした点に特徴を有している。
【００３１】
仮に、図１の回路において、トランジスタＭ１のソース電圧をゼロとしていた場合には、出力電圧Ｖｏｕｔがゼロとなる時刻ｔは、Ｖｒｅｇ＝０とした［２］式より［１］式の値がゼロとなるときである。しかし、［１］式で示されているＩ（ｔ）は時間の経過と共に徐々に減少し、ｔ＝∞のときにその値がゼロとなるものである。つまり、この場合にはコンデンサＣｏｕｔの放電はなかなか終了せず、従って出力電圧Ｖｏｕｔがゼロとなるまでに極めて長い時間を要することとなる。言い換えれば、［４］式において、Ｖｒｅｇ＝０のときにＶｏｕｔ→０とすると、ｔ→∞となる。
【００３２】
一方、図１の回路では、トランジスタＭ１のソース電圧を電圧Ｖｒｅｇ（＞０）としているので、［２］式より出力電圧Ｖｏｕｔがゼロとなるときの放電電流Ｉ（ｔ）は次式の
Ｉ（ｔ）＝Ｖｒｅｇ／｛ＲＭ１＋Ｒ３｝………［５］
となる。また、［４］式において、Ｖｏｕｔ→０としてもｔは有限の値に収束し、このときの時刻ｔがｔ＝∞よりも十分に早い時刻であることは明らかである。
【００３３】
なお、図１の回路において、トランジスタＭ１をオンとしたことにより出力電圧Ｖｏｕｔがゼロとなり極性が負から正へと変化すると、コンパレータＣＰ１より出力されるコントロール信号がハイレベルからローレベルへと変化する。すると、前述した制御回路はトランジスタＭ１のゲート電圧を変化させてトランジスタＭ１をオフとし（トランジスタＭ１で構成されているスイッチを開放（切断）する）、出力電圧Ｖｏｕｔの更なる上昇を抑制する。この結果、出力電圧Ｖｏｕｔがゼロ近傍の値に留まる。なお、出力電圧Ｖｏｕｔが正の電圧となると、ダイオードＤ１１にグランド電位（０Ｖ）に向かう順方向電流が流れるようになるので、以降のコンデンサＣｏｕｔの放電は、ダイオードＤ１１及びコイルＬ１１を介してグランド電位に流れる電流により行われるものが支配的になる。
【００３４】
以上のように、図１の回路では、負である出力電圧Ｖｏｕｔが出力される出力端子と回路のグランドとの間にコンデンサＣｏｕｔが接続されているＤＣ−ＤＣコンバータの該出力端子に抵抗Ｒ３とトランジスタＭ１との直列接続の一端を接続すると共に、そのもう一端に正の電圧Ｖｒｅｇを印加しておき、ＤＣ−ＤＣコンバータの動作を停止する信号に応じてトランジスタＭ１をオンとする。
【００３５】
このようにすることで、出力電圧Ｖｏｕｔがゼロに近づいてもある程度の大きさの放電電流を確保することができるので、出力電圧Ｖｏｕｔをゼロにするまでの時間が短縮される。また、コンデンサＣｏｕｔの放電電流の大部分が抵抗Ｒ３とトランジスタＭ１との直列接続に流れるので、負荷が軽い（負荷抵抗が大きい）場合でも短時間で出力電圧Ｖｏｕｔをゼロにすることができる。また、電圧調整用の抵抗Ｒ１及び抵抗Ｒ２の抵抗値を小さくすることなく出力電圧Ｖｏｕｔがゼロになるまでの時間を短縮できるので、電源回路の効率を低下させずに済む。更には、コンデンサＣｏｕｔの容量値を小さくすることなく出力電圧Ｖｏｕｔがゼロになるまでの時間を短縮できるので、電源回路の通常動作時におけ
る出力電圧Ｖｏｕｔの値の安定性を低下させずに済む。また、抵抗Ｒ３の抵抗値を増減することでコンデンサＣｏｕｔの放電電流を増減させることができるので、抵抗Ｒ３の抵抗値を調整して放電電流を制限することにより、放電電流が過大になることに起因する電源回路の安全性の問題が解消される。
【００３６】
以上、本発明の実施形態を説明したが、本発明は、上述した各実施形態に限定されることなく、本発明の要旨を逸脱しない範囲内で種々の改良・変更が可能である。
例えば、図１の回路では、放電経路の開閉を行うスイッチとしてＭＯＳトランジスタＭ１１を使用していたが、この代わりに、特許文献１のように、バイポーラトランジスタを使用することも可能である。また、この代わりに、特許文献２のように、リレー回路を使用することも可能である。
【図面の簡単な説明】
【００３７】
【図１】本発明を実施する放電回路を含む電源回路の構成を示す図である。
【図２】従来の電源回路の構成例を示す図である。
【符号の説明】
【００３８】
Ｃｏｕｔ、Ｃ１１      コンデンサ
Ｄ１１      ダイオード
Ｌ１１      コイル
Ｍ１、Ｍ１１      ＰチャネルＭＯＳトランジスタ
ＣＰ１      コンパレータ
ＯＰ１      オペアンプ
Ｒ１、Ｒ２、Ｒ３、Ｒ１１、Ｒ１２、Ｒ１３      抵抗
１０      ドライバ回路
【図１】
2008172907.tif 000003
【図２】
2008172907.tif 000004