(57)【要約】【課題】簡易、且つ、効率的にシリアル通信を行うことができるシリアル通信制御システムを提供する。【解決手段】シリアル通信制御システム１００において、第２マイコン２に、受信可能状態を示すＲＥＡＤＹ信号及び受信不可能状態を示すＢＵＳＹ信号のうち何れかを第１マイコン１に送信するＲ／Ｂ２０を備え、第１マイコン１に、ＲＥＡＤＹ信号又はＢＵＳＹ信号を受信するＲ／Ｂ１０と、Ｒ／Ｂ１０によりＲＥＡＤＹ信号が受信された場合に、第２マイコン２にシリアルデータを送信するＳＯＵＴ１１と、を備え、第２マイコン２に、シリアルデータを受信するＳＩＮ２１と、ＳＩＮ２１によるシリアルデータの受信完了後、Ｒ／Ｂ２０により、ＢＵＳＹ信号が第１マイコン１に送信された後、第１マイコン１にシリアルデータを送信するＳＯＵＴ２２と、を備え、第１マイコン１に、シリアルデータを受信するＳＩＮ１２と、を備えた。【選択図】図１
2008129837.tif 000002
【特許請求の範囲】
【請求項１】
第１マイクロコンピュータと、前記第１マイクロコンピュータとシリアル回線により接続される第２マイクロコンピュータと、を備えるシリアル通信制御システムにおいて、
前記第２マイクロコンピュータは、
データの受信が可能な状態を示すＲＥＡＤＹ信号及びデータの受信が不可能な状態を示すＢＵＳＹ信号のうち何れかを前記第１マイクロコンピュータに送信するＲ／Ｂ信号送信手段を備え、
前記第１マイクロコンピュータは、
Ｒ／Ｂ信号送信手段により送信されたＲＥＡＤＹ信号又はＢＵＳＹ信号を受信するＲ／Ｂ信号受信手段と、
前記Ｒ／Ｂ信号受信手段によりＲＥＡＤＹ信号が受信された場合に、前記第２マイクロコンピュータに第１シリアルデータを送信する第１送信手段と、を備え、
前記第２マイクロコンピュータは、
前記第１送信手段により送信された第１シリアルデータを受信する第１受信手段と、
前記第１受信手段による前記第１シリアルデータの受信完了後、前記Ｒ／Ｂ信号送信手段により、ＢＵＳＹ信号が前記第１マイクロコンピュータに送信された後、前記第１マイクロコンピュータに第２シリアルデータを送信する第２送信手段と、を備え、
前記第１マイクロコンピュータは、
前記第２送信手段により送信された第２シリアルデータを受信する第２受信手段と、
前記第２マイクロコンピュータへリセット信号を送信するリセット信号送信手段と、
を備え、
前記第２マイクロコンピュータは、前記リセット信号送信手段により送信されたリセット信号を受信するリセット信号受信手段を備え、
前記Ｒ／Ｂ信号送信手段は、
前記リセット信号受信手段によるリセット信号の受信後、当該第２マイクロコンピュータがデータの受信が可能な状態となった場合に、前記第１マイクロコンピュータに、ＲＥＡＤＹ信号を送信し、
前記第１マイクロコンピュータは、
前記第１送信手段による第１シリアルデータの送信を完了してから予め設定された第１時間以内に、前記Ｒ／Ｂ信号受信手段によりＢＵＳＹ信号を受信したか否かに基づいて、通信エラー発生を検出する第１エラー検出手段と、
前記Ｒ／Ｂ信号受信手段によりＢＵＳＹ信号を受信してから予め設定された第２時間以内に、前記第２受信手段により前記第２マイクロコンピュータから第２シリアルデータを受信したか否かに基づいて、通信エラー発生を検出する第２エラー検出手段と、
を備え、
前記第２マイクロコンピュータは、
前記第１マイクロコンピュータから送信されるシリアルデータの転送レート及び／又は前記第１マイクロコンピュータから送信されるシリアルデータに付加されているパリティに基づいて、通信エラーを検出する通信エラー検出手段と、
前記Ｒ／Ｂ信号送信手段は、前記通信エラー検出手段により、通信エラーが検出された場合に、予め設定された第３時間の間、ＢＵＳＹ信号を前記第１マイクロコンピュータに送信し、
前記第１マイクロコンピュータは、
前記Ｒ／Ｂ信号受信手段により、前記Ｒ／Ｂ信号送信手段により送信されたＢＵＳＹ信号の長さが前記第３時間であった場合に、通信エラーと判断する判断手段を備えることを特徴とするシリアル通信制御システム。
【請求項２】
第１マイクロコンピュータと、前記第１マイクロコンピュータとシリアル回線により接続される第２マイクロコンピュータと、を備えるシリアル通信制御システムにおいて、
前記第２マイクロコンピュータは、
データの受信が可能な状態を示すＲＥＡＤＹ信号及びデータの受信が不可能な状態を示すＢＵＳＹ信号のうち何れかを前記第１マイクロコンピュータに送信するＲ／Ｂ信号送信手段を備え、
前記第１マイクロコンピュータは、
Ｒ／Ｂ信号送信手段により送信されたＲＥＡＤＹ信号又はＢＵＳＹ信号を受信するＲ／Ｂ信号受信手段と、
前記Ｒ／Ｂ信号受信手段によりＲＥＡＤＹ信号が受信された場合に、前記第２マイクロコンピュータに第１シリアルデータを送信する第１送信手段と、を備え、
前記第２マイクロコンピュータは、
前記第１送信手段により送信された第１シリアルデータを受信する第１受信手段と、
前記第１受信手段による前記第１シリアルデータの受信完了後、前記Ｒ／Ｂ信号送信手段により、ＢＵＳＹ信号が前記第１マイクロコンピュータに送信された後、前記第１マイクロコンピュータに第２シリアルデータを送信する第２送信手段と、を備え、
前記第１マイクロコンピュータは、
前記第２送信手段により送信された第２シリアルデータを受信する第２受信手段と、
を備えることを特徴とするシリアル通信制御システム。
【請求項３】
前記第１マイクロコンピュータは、前記第２マイクロコンピュータへリセット信号を送信するリセット信号送信手段を備え、
前記第２マイクロコンピュータは、前記リセット信号送信手段により送信されたリセット信号を受信するリセット信号受信手段を備え、
前記Ｒ／Ｂ信号送信手段は、
前記リセット信号受信手段によるリセット信号の受信後、当該第２マイクロコンピュータがデータの受信が可能な状態となった場合に、前記第１マイクロコンピュータに、ＲＥＡＤＹ信号を送信することを特徴とする請求項２に記載のシリアル通信制御システム。
【請求項４】
前記第１マイクロコンピュータは、
前記第１送信手段による第１シリアルデータの送信を完了してから予め設定された第１時間以内に、前記Ｒ／Ｂ信号受信手段によりＢＵＳＹ信号を受信したか否かに基づいて、通信エラー発生を検出する第１エラー検出手段を備えることを特徴とする請求項２又は３に記載のシリアル通信制御システム。
【請求項５】
前記第１マイクロコンピュータは、
前記Ｒ／Ｂ信号受信手段によりＢＵＳＹ信号を受信してから予め設定された第２時間以内に、前記第２受信手段により前記第２マイクロコンピュータから第２シリアルデータを受信したか否かに基づいて、通信エラー発生を検出する第２エラー検出手段を備えることを特徴とする請求項２〜４の何れか一項に記載のシリアル通信制御システム。
【請求項６】
前記第２マイクロコンピュータは、
前記第１マイクロコンピュータから送信されるシリアルデータの転送レート及び／又は前記第１マイクロコンピュータから送信されるシリアルデータに付加されているパリティに基づいて、通信エラーを検出する通信エラー検出手段と、
前記Ｒ／Ｂ信号送信手段は、前記通信エラー検出手段により、通信エラーが検出された場合に、予め設定された第３時間の間、ＢＵＳＹ信号を前記第１マイクロコンピュータに送信し、
前記第１マイクロコンピュータは、
前記Ｒ／Ｂ信号受信手段により受信されたＢＵＳＹ信号の長さが前記第３時間であった場合に、通信エラーと判断する判断手段を備えることを特徴とする請求項２〜５の何れか一項に記載のシリアル通信制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアル通信制御システムに関する。
【背景技術】
【０００２】
従来、ディスク再生装置に内蔵された２つのマイコン間の通信を、クロック信号を用いて制御するディスク再生装置が知られている（例えば、特許文献１）。また、クロック信号を用いてＣＰＵ（Central  Processing  Unit）へのデータの入出力を行うシリアル通信を制御するとともに、割り込み信号を発生させて早い処理を必要とするデータの割り込みを可能にするシリアル制御装置も知られている（例えば、特許文献２）。
また、マイコンへのデータの送受信を行うシリアル通信において、ＵＡＲＴ（調歩同期式シリアル）を用いるとともに、マイコンから送信されたデータが相手方へ受信されたか否かを相手方から送信される受信完了信号を受信したか否かにより判断するシリアル制御装置も知られている（例えば、特許文献３）。
【特許文献１】特開２００３−１８７５２６号公報
【特許文献２】特開平７−３１９８４１号公報
【特許文献３】特開２００４−１３９３１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１又は２のように、シリアル通信においてクロック信号を用いてシリアル制御を行うこととすると、制御が複雑となる上に、コスト高となってしまう。
また、特許文献３のように、相手方から送信される受信完了信号により、送信データが相手方により受信されたか否かを判断することとすると、相手方から受信完了信号を受信できなかった場合には、再度データ送信を行う対処しかできず、相手方が受信可能な状態であるか否かを判断することができず、非効率的である。
【０００４】
本発明の課題は、簡易、且つ、効率的にシリアル通信を行うことができるシリアル通信制御システムを提供することである。
【課題を解決するための手段】
【０００５】
請求項１に記載の発明は、第１マイクロコンピュータと、前記第１マイクロコンピュータとシリアル回線により接続される第２マイクロコンピュータと、を備えるシリアル通信制御システムにおいて、
前記第２マイクロコンピュータは、
データの受信が可能な状態を示すＲＥＡＤＹ信号及びデータの受信が不可能な状態を示すＢＵＳＹ信号のうち何れかを前記第１マイクロコンピュータに送信するＲ／Ｂ信号送信手段を備え、
前記第１マイクロコンピュータは、
Ｒ／Ｂ信号送信手段により送信されたＲＥＡＤＹ信号又はＢＵＳＹ信号を受信するＲ／Ｂ信号受信手段と、
前記Ｒ／Ｂ信号受信手段によりＲＥＡＤＹ信号が受信された場合に、前記第２マイクロコンピュータに第１シリアルデータを送信する第１送信手段と、を備え、
前記第２マイクロコンピュータは、
前記第１送信手段により送信された第１シリアルデータを受信する第１受信手段と、
前記第１受信手段による前記第１シリアルデータの受信完了後、前記Ｒ／Ｂ信号送信手段により、ＢＵＳＹ信号が前記第１マイクロコンピュータに送信された後、前記第１マイクロコンピュータに第２シリアルデータを送信する第２送信手段と、を備え、
前記第１マイクロコンピュータは、
前記第２送信手段により送信された第２シリアルデータを受信する第２受信手段と、
前記第２マイクロコンピュータへリセット信号を送信するリセット信号送信手段と、
を備え、
前記第２マイクロコンピュータは、前記リセット信号送信手段により送信されたリセット信号を受信するリセット信号受信手段を備え、
前記Ｒ／Ｂ信号送信手段は、
前記リセット信号受信手段によるリセット信号の受信後、当該第２マイクロコンピュータがデータの受信が可能な状態となった場合に、前記第１マイクロコンピュータに、ＲＥＡＤＹ信号を送信し、
前記第１マイクロコンピュータは、
前記第１送信手段による第１シリアルデータの送信を完了してから予め設定された第１時間以内に、前記Ｒ／Ｂ信号受信手段によりＢＵＳＹ信号を受信したか否かに基づいて、通信エラー発生を検出する第１エラー検出手段と、
前記Ｒ／Ｂ信号受信手段によりＢＵＳＹ信号を受信してから予め設定された第２時間以内に、前記第２受信手段により前記第２マイクロコンピュータから第２シリアルデータを受信したか否かに基づいて、通信エラー発生を検出する第２エラー検出手段と、
を備え、
前記第２マイクロコンピュータは、
前記第１マイクロコンピュータから送信されるシリアルデータの転送レート及び／又は前記第１マイクロコンピュータから送信されるシリアルデータに付加されているパリティに基づいて、通信エラーを検出する通信エラー検出手段と、
前記Ｒ／Ｂ信号送信手段は、前記通信エラー検出手段により、通信エラーが検出された場合に、予め設定された第３時間の間、ＢＵＳＹ信号を前記第１マイクロコンピュータに送信し、
前記第１マイクロコンピュータは、
前記Ｒ／Ｂ信号受信手段により、前記Ｒ／Ｂ信号送信手段により送信されたＢＵＳＹ信号の長さが前記第３時間であった場合に、通信エラーと判断する判断手段を備えることを特徴としている。
【０００６】
請求項２に記載の発明は、第１マイクロコンピュータと、前記第１マイクロコンピュータとシリアル回線により接続される第２マイクロコンピュータと、を備えるシリアル通信制御システムにおいて、
前記第２マイクロコンピュータは、
データの受信が可能な状態を示すＲＥＡＤＹ信号及びデータの受信が不可能な状態を示すＢＵＳＹ信号のうち何れかを前記第１マイクロコンピュータに送信するＲ／Ｂ信号送信手段を備え、
前記第１マイクロコンピュータは、
Ｒ／Ｂ信号送信手段により送信されたＲＥＡＤＹ信号又はＢＵＳＹ信号を受信するＲ／Ｂ信号受信手段と、
前記Ｒ／Ｂ信号受信手段によりＲＥＡＤＹ信号が受信された場合に、前記第２マイクロコンピュータに第１シリアルデータを送信する第１送信手段と、を備え、
前記第２マイクロコンピュータは、
前記第１送信手段により送信された第１シリアルデータを受信する第１受信手段と、
前記第１受信手段による前記第１シリアルデータの受信完了後、前記Ｒ／Ｂ信号送信手段により、ＢＵＳＹ信号が前記第１マイクロコンピュータに送信された後、前記第１マイクロコンピュータに第２シリアルデータを送信する第２送信手段と、を備え、
前記第１マイクロコンピュータは、
前記第２送信手段により送信された第２シリアルデータを受信する第２受信手段と、
を備えることを特徴としている。
【０００７】
請求項３に記載の発明は、請求項２に記載のシリアル通信制御システムにおいて、
前記第１マイクロコンピュータは、前記第２マイクロコンピュータへリセット信号を送信するリセット信号送信手段を備え、
前記第２マイクロコンピュータは、前記リセット信号送信手段により送信されたリセット信号を受信するリセット信号受信手段を備え、
前記Ｒ／Ｂ信号送信手段は、
前記リセット信号受信手段によるリセット信号の受信後、当該第２マイクロコンピュータがデータの受信が可能な状態となった場合に、前記第１マイクロコンピュータに、ＲＥＡＤＹ信号を送信することを特徴としている。
【０００８】
請求項４に記載の発明は、請求項２又は３に記載のシリアル通信制御システムにおいて、
前記第１マイクロコンピュータは、
前記第１送信手段による第１シリアルデータの送信を完了してから予め設定された第１時間以内に、前記Ｒ／Ｂ信号受信手段によりＢＵＳＹ信号を受信したか否かに基づいて、通信エラー発生を検出する第１エラー検出手段を備えることを特徴としている。
【０００９】
請求項５に記載の発明は、請求項２〜４の何れか一項に記載のシリアル通信制御システムにおいて、
前記第１マイクロコンピュータは、
前記Ｒ／Ｂ信号受信手段によりＢＵＳＹ信号を受信してから予め設定された第２時間以内に、前記第２受信手段により前記第２マイクロコンピュータから第２シリアルデータを受信したか否かに基づいて、通信エラー発生を検出する第２エラー検出手段を備えることを特徴としている。
【００１０】
請求項６に記載の発明は、請求項２〜５の何れか一項に記載のシリアル通信制御システムにおいて、
前記第２マイクロコンピュータは、
前記第１マイクロコンピュータから送信されるシリアルデータの転送レート及び／又は前記第１マイクロコンピュータから送信されるシリアルデータに付加されているパリティに基づいて、通信エラーを検出する通信エラー検出手段と、
前記Ｒ／Ｂ信号送信手段は、前記通信エラー検出手段により、通信エラーが検出された場合に、予め設定された第３時間の間、ＢＵＳＹ信号を前記第１マイクロコンピュータに送信し、
前記第１マイクロコンピュータは、
前記Ｒ／Ｂ信号受信手段により受信されたＢＵＳＹ信号の長さが前記第３時間であった場合に、通信エラーと判断する判断手段を備えることを特徴としている。
【発明の効果】
【００１１】
請求項１に記載の発明によれば、第２マイクロコンピュータにおいて、Ｒ／Ｂ信号送信手段により、データの受信が可能な状態を示すＲＥＡＤＹ信号及びデータの受信が不可能な状態を示すＢＵＳＹ信号のうち何れかが第１マイクロコンピュータに送信され、第１マイクロコンピュータにおいて、Ｒ／Ｂ信号受信手段により、Ｒ／Ｂ信号送信手段によって送信されたＲＥＡＤＹ信号又はＢＵＳＹ信号が受信され、第１送信手段により、Ｒ／Ｂ信号受信手段によってＲＥＡＤＹ信号が受信された場合に、第２マイクロコンピュータに第１シリアルデータが送信され、第２マイクロコンピュータにおいて、第１受信手段により、第１送信手段によって送信された第１シリアルデータが受信され、第２送信手段により、第１受信手段による第１シリアルデータの受信完了後、Ｒ／Ｂ信号送信手段によって、ＢＵＳＹ信号が第１マイクロコンピュータに送信された後、第１マイクロコンピュータに第２シリアルデータが送信され、第１マイクロコンピュータにおいて、第２受信手段により、第２送信手段によって送信された第２シリアルデータが受信されるので、クロック信号を用いずとも、Ｒ／Ｂ信号受信手段によりＲＥＡＤＹ信号が受信されたか否かにより、第２マイクロコンピュータが受信可能か否かを判断することができ、簡易、且つ、効率的にシリアル通信を行うことができる。
【００１２】
また、第１マイクロコンピュータにおいて、リセット信号送信手段により、第２マイクロコンピュータへリセット信号が送信され、第２マイクロコンピュータにおいて、リセット信号受信手段により、リセット信号送信手段によって送信されたリセット信号が受信され、Ｒ／Ｂ信号送信手段により、リセット信号受信手段によるリセット信号の受信後、当該第２マイクロコンピュータがデータの受信が可能な状態となった場合に、第１マイクロコンピュータに、ＲＥＡＤＹ信号が送信されるので、第１マイクロコンピュータから第２マイクロコンピュータをリセットするリセット信号を送信することにより第１マイクロコンピュータと第２マイクロコンピュータとの同期を取ることができ、通信開始のタイミングを容易に制御することができる。
【００１３】
また、第１マイクロコンピュータにおいて、第１エラー検出手段により、第１送信手段による第１シリアルデータの送信を完了してから予め設定された第１時間以内に、Ｒ／Ｂ信号受信手段によってＢＵＳＹ信号を受信したか否かに基づいて、通信エラー発生が検出されるので、第１マイクロコンピュータから第２マイクロコンピュータへシリアルデータ（第１シリアルデータ）を送信した後、第２マイクロコンピュータにより第１マイクロコンピュータから送信されたシリアルデータを受信するまでの間に発生した通信エラーを、より容易に検出することができる。
【００１４】
また、第１マイクロコンピュータにおいて、第２エラー検出手段により、Ｒ／Ｂ信号受信手段によってＢＵＳＹ信号を受信してから予め設定された第２時間以内に、第２受信手段によって第２マイクロコンピュータから第２シリアルデータを受信したか否かに基づいて、通信エラー発生が検出されるので、第２マイクロコンピュータにおいて第１マイクロコンピュータから送信されたシリアルデータ（第１シリアルデータ）が受信された後、第２マイクロコンピュータから第１マイクロコンピュータへシリアルデータ（第２シリアルデータ）が送信されるまでの間に発生した通信エラーを、より容易に検出することができる。
【００１５】
また、第２マイクロコンピュータにおいて、通信エラー検出手段により、第１マイクロコンピュータから送信されるシリアルデータの転送レート及び／又は第１マイクロコンピュータから送信されるシリアルデータに付加されているパリティに基づいて、通信エラーが検出され、Ｒ／Ｂ信号送信手段により、通信エラー検出手段によって、通信エラーが検出された場合に、予め設定された第３時間の間、ＢＵＳＹ信号が第１マイクロコンピュータに送信され、第１マイクロコンピュータにおいて、判断手段により、Ｒ／Ｂ信号受信手段によって受信されたＢＵＳＹ信号の長さが第３時間であった場合に、通信エラーと判断されるので、フレーミングエラーやパリティエラーをより容易に検出することができる。
【００１６】
請求項２に記載の発明によれば、第２マイクロコンピュータにおいて、Ｒ／Ｂ信号送信手段により、データの受信が可能な状態を示すＲＥＡＤＹ信号及びデータの受信が不可能な状態を示すＢＵＳＹ信号のうち何れかが第１マイクロコンピュータに送信され、第１マイクロコンピュータにおいて、Ｒ／Ｂ信号受信手段により、Ｒ／Ｂ信号送信手段によって送信されたＲＥＡＤＹ信号又はＢＵＳＹ信号が受信され、第１送信手段により、Ｒ／Ｂ信号受信手段によってＲＥＡＤＹ信号が受信された場合に、第２マイクロコンピュータに第１シリアルデータが送信され、第２マイクロコンピュータにおいて、第１受信手段により、第１送信手段によって送信された第１シリアルデータが受信され、第２送信手段により、第１受信手段による第１シリアルデータの受信完了後、Ｒ／Ｂ信号送信手段によって、ＢＵＳＹ信号が第１マイクロコンピュータに送信された後、第１マイクロコンピュータに第２シリアルデータが送信され、第１マイクロコンピュータにおいて、第２受信手段により、第２送信手段によって送信された第２シリアルデータが受信されるので、クロック信号を用いずとも、Ｒ／Ｂ信号受信手段によりＲＥＡＤＹ信号が受信されたか否かにより、第２マイクロコンピュータが受信可能か否かを判断することができ、簡易、且つ、効率的にシリアル通信を行うことができる。
【００１７】
請求項３に記載の発明によれば、請求項２に記載の発明と同様の効果が得られることは勿論のこと、特に、第１マイクロコンピュータにおいて、リセット信号送信手段により、第２マイクロコンピュータへリセット信号が送信され、第２マイクロコンピュータにおいて、リセット信号受信手段により、リセット信号送信手段によって送信されたリセット信号が受信され、Ｒ／Ｂ信号送信手段により、リセット信号受信手段によるリセット信号の受信後、当該第２マイクロコンピュータがデータの受信が可能な状態となった場合に、第１マイクロコンピュータに、ＲＥＡＤＹ信号が送信されるので、第１マイクロコンピュータから第２マイクロコンピュータをリセットするリセット信号を送信することにより第１マイクロコンピュータと第２マイクロコンピュータとの同期を取ることができ、通信開始のタイミングを容易に制御することができる。
【００１８】
請求項４に記載の発明によれば、請求項２又は３に記載の発明と同様の効果が得られることは勿論のこと、特に、第１マイクロコンピュータにおいて、第１エラー検出手段により、第１送信手段による第１シリアルデータの送信を完了してから予め設定された第１時間以内に、Ｒ／Ｂ信号受信手段によってＢＵＳＹ信号を受信したか否かに基づいて、通信エラー発生が検出されるので、第１マイクロコンピュータから第２マイクロコンピュータへシリアルデータ（第１シリアルデータ）を送信した後、第２マイクロコンピュータにより第１マイクロコンピュータから送信されたシリアルデータを受信するまでの間に発生した通信エラーを、より容易に検出することができる。
【００１９】
請求項５に記載の発明によれば、請求項２〜４の何れか一項に記載の発明と同様の効果が得られることは勿論のこと、特に、第１マイクロコンピュータにおいて、第２エラー検出手段により、Ｒ／Ｂ信号受信手段によってＢＵＳＹ信号を受信してから予め設定された第２時間以内に、第２受信手段によって第２マイクロコンピュータから第２シリアルデータを受信したか否かに基づいて、通信エラー発生が検出されるので、第２マイクロコンピュータにおいて第１マイクロコンピュータから送信されたシリアルデータ（第１シリアルデータ）が受信された後、第２マイクロコンピュータから第１マイクロコンピュータへシリアルデータ（第２シリアルデータ）が送信されるまでの間に発生した通信エラーを、より容易に検出することができる。
【００２０】
請求項６に記載の発明によれば、請求項２〜５の何れか一項に記載の発明と同様の効果が得られることは勿論のこと、特に、第２マイクロコンピュータにおいて、通信エラー検出手段により、第１マイクロコンピュータから送信されるシリアルデータの転送レート及び／又は第１マイクロコンピュータから送信されるシリアルデータに付加されているパリティに基づいて、通信エラーが検出され、Ｒ／Ｂ信号送信手段により、通信エラー検出手段によって、通信エラーが検出された場合に、予め設定された第３時間の間、ＢＵＳＹ信号が第１マイクロコンピュータに送信され、第１マイクロコンピュータにおいて、判断手段により、Ｒ／Ｂ信号受信手段によって受信されたＢＵＳＹ信号の長さが第３時間であった場合に、通信エラーと判断されるので、フレーミングエラーやパリティエラーをより容易に検出することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図を参照して、本発明に係るシリアル通信制御システムを実施するための最良の形態を詳細に説明する。
【００２２】
まず、本発明に係るシリアル通信制御システム１００の構成について図１を参照しながら説明する。本実施形態に係るシリアル通信制御システム１００は、例えば、図１に示すように、第１マイクロコンピュータ１（以下、第１マイコン１とする。）と、当該第１マイコン１とシリアル回線３により接続される第２マイクロコンピュータ２（以下、第２マイコン２とする。）と、を備えて構成されている。
【００２３】
より具体的には、第１マイコン１と第２マイコン２とを接続するシリアル回線３は、例えば、ＵＡＲＴ（Universal  Asynchronous  Receiver  Transmitter：調歩同期式シリアル）等を備えて構成されている。具体的には、シリアル回線３は、例えば、図１に示すように、第２マイコン２から第１マイコン１へＲＥＡＤＹ信号及びＢＵＳＹ信号を送信するための信号線、第１マイコン１から第２マイコン２へシリアルデータ（第１シリアルデータ）を送信するための信号線、第２マイコン２から第１マイコン１へシリアルデータ（第２シリアルデータ）を送信するための信号線、第１マイコン１から第２マイコン２へリセット信号を送信するための信号線等を備えて構成されている。
ここで、ＲＥＡＤＹ信号とは、第２マイコン２がデータを受信可能な状態であることを示す信号である。また、ＢＵＳＹ信号とは、第２マイコン２がデータを受信不可能な状態であることを示す信号である。
【００２４】
また、第１マイコン１は、例えば、図１，図２に示すように、第２マイコン２から送信されるＲＥＡＤＹ信号又はＢＵＳＹ信号を受信するためのＲ／Ｂ入力端子１０（Ｒ／Ｂ信号受信手段）、第２マイコン２にシリアルデータを送信するためのＳＯＵＴ出力端子１１（第１送信手段）、第２マイコン２から送信されるシリアルデータを受信するためのＳＩＮ入力端子１２（第２受信手段）、第２マイコン２にリセット信号を送信するためのＲＥＳＥＴ  ＯＵＴ出力端子１３（リセット信号送信手段）等を備えている。
【００２５】
また、第２マイコン２は、例えば、図１，図３に示すように、第１マイコン１にＲＥＡＤＹ信号及びＢＵＳＹ信号の何れかを送信するためのＲ／Ｂ出力端子２０（Ｒ／Ｂ信号送信手段）、第１マイコン１から送信されるシリアルデータを受信するためのＳＩＮ入力端子２１（第１受信手段）、第１マイコン１にシリアルデータを送信するためのＳＯＵＴ出力端子２２（第２送信手段）、第１マイコン１から送信されるリセット信号を受信するためのＲＥＳＥＴ  ＩＮ入力端子２３（リセット信号受信手段）等を備えている。
【００２６】
第１マイコン１は、例えば、図２に示すように、Ｒ／Ｂ入力端子１０（以下、Ｒ／Ｂ１０とする。），ＳＯＵＴ１１出力端子１１（以下、ＳＯＵＴ１１とする。），ＳＩＮ入力端子１２（以下、ＳＩＮ１２とする。），ＲＥＳＥＴ  ＯＵＴ出力端子１３（以下、ＲＥＳＥＴ  ＯＵＴ１３とする。）の他に、ＣＰＵ（Central  Processing  Unit）１４，ＲＡＭ（Random  Access  Memory）１５，記憶部１６等を備えて構成されている。
【００２７】
ＣＰＵ１４は、例えば、記憶部１６に格納された処理プログラム等を読み出して、ＲＡＭ１５に展開して実行することにより、第１マイコン１全体の制御を行う。
【００２８】
ＲＡＭ１５は、ＣＰＵ１４により実行された処理プログラム等を、ＲＡＭ１５内のプログラム格納領域に展開するとともに、入力データや上記処理プログラムが実行される際に生じる処理結果等をデータ格納領域に格納する。
【００２９】
記憶部１６は、例えば、プログラムやデータ等が予め記憶されている記録媒体（図示せず）を有しており、この記録媒体は、例えば、半導体メモリ等で構成されている。また、記憶部１６は、ＣＰＵ１４が第１マイコン１全体を制御する機能を実現させるための各種データ，各種処理プログラム，これらプログラムの実行により処理されたデータ等を記憶する。より具体的には、記憶部１６は、例えば、図２に示すように、リセットプログラム１６Ａ，送信プログラム１６Ｂ，第１エラー検出プログラム１６Ｃ，第２エラー検出プログラム１６Ｄ，第３エラー検出プログラム１６Ｅ等を格納している。
【００３０】
リセットプログラム１６Ａは、例えば、ＣＰＵ１４に、ＲＥＳＥＴ  ＯＵＴ１３からシリアル回線３を介して第２マイコン２にリセット信号を送信する機能を実現させるプログラムである。より具体的には、リセットプログラム１６Ａは、例えば、ＣＰＵ１４に、ＲＥＳＥＴ  ＯＵＴ１３の出力をＨｉｇｈとすることで、リセット信号を第２マイコン２に送信する機能を実現させるプログラムである。ＣＰＵ１４は、かかるリセットプログラム１６Ａを実行することにより、リセット信号送信手段として機能する。
【００３１】
送信プログラム１６Ｂは、例えば、ＣＰＵ１４に、Ｒ／Ｂ１０により、第２マイコン２から送信されたＲＥＡＤＹ信号が受信された場合に、ＳＯＵＴ１１からシリアル回線３を介して第２マイコン２にシリアルデータを送信する機能を実現させるプログラムである。ＣＰＵ１４は、かかる送信プログラム１６Ｂを実行することにより第１送信手段として機能する。
【００３２】
第１エラー検出プログラム１６Ｃは、例えば、ＣＰＵ１４に、送信プログラム１６Ｂを実行することによりシリアルデータを第２マイコン２に送信してから第１時間（例えば、５０ｍｓｅｃ）以内に、Ｒ／Ｂ１０により第２マイコン２から送信されるＢＵＳＹ信号が受信されたか否かに基づいて、通信エラーを検出する機能を実現させるプログラムである。
より具体的には、第１エラー検出プログラム１６Ｃは、例えば、ＣＰＵ１４に、シリアルデータを第２マイコン２に送信してから第１時間以内にＲ／Ｂ１０によりＢＵＳＹ信号が受信された場合には、通信エラーは発生していないと判断し、シリアルデータを第２マイコン２に送信してから第１時間以内にＲ／Ｂ１０によりＢＵＳＹ信号が受信されなかった場合には、通信エラーが発生したと判断する機能を実現させるプログラムである。
ＣＰＵ１４は、かかる第１エラー検出プログラム１６Ｃを実行することにより、第１エラー検出手段として機能する。
【００３３】
第２エラー検出プログラム１６Ｄは、例えば、ＣＰＵ１４に、第１エラー検出プログラム１６Ｃを実行することにより、シリアルデータを第２マイコン２に送信してから第１時間以内にＲ／Ｂ１０によりＢＵＳＹ信号が受信されて通信エラーが発生していないと判断した場合に、Ｒ／Ｂ１０によりＢＵＳＹ信号が受信されてから第２時間（例えば、１００ｍｓｅｃ）以内に、ＳＩＮ１２により、第２マイコン２から送信されたシリアルデータが受信されたか否かに基づいて、通信エラーを検出する機能を実現させるプログラムである。
より具体的には、第２エラー検出プログラム１６Ｄは、例えば、ＣＰＵ１４に、シリアルデータを第２マイコン２に送信し、Ｒ／Ｂ１０によりＢＵＳＹ信号が受信されてから第２時間以内に、ＳＩＮ１２により、第２マイコン２から送信されたシリアルデータが受信された場合には、通信エラーは発生していないと判断し、シリアルデータを第２マイコン２に送信し、Ｒ／Ｂ１０によりＢＵＳＹ信号が受信されてから第２時間以内に、ＳＩＮ１２により、第２マイコン２から送信されたシリアルデータが受信されなかった場合には、通信エラーが発生したと判断する機能を実現させるプログラムである。
なお、第２マイコン２において、ＣＰＵ２４（後述）がエラー検出プログラム２６Ｃ（後述）を実行することにより通信エラーが検出され、第３時間（例えば、２００ｍｓｅｃ）の間、Ｒ／Ｂ２０がＨｉｇｈとされた場合も、第１マイコン１において、シリアルデータを第２マイコン２に送信し、Ｒ／Ｂ１０によりＢＵＳＹ信号が受信されてから第２時間以内に、ＳＩＮ１２により、第２マイコン２から送信されたシリアルデータが受信されなかった場合に相当し、ＣＰＵ１４が第２エラー検出プログラム１６Ｄを実行することにより、通信エラーが発生したと判断される。
ＣＰＵ１４は、かかる第２エラー検出プログラム１６Ｄを実行することにより、第２エラー検出手段及び判断手段として機能する。
【００３４】
第３エラー検出プログラム１６Ｅは、例えば、ＣＰＵ１４に、第２マイコン２からシリアルデータを受信した際に、当該シリアルデータの転送レート及び当該シリアルデータに付加されているパリティに基づいて、通信エラーを検出する機能を実現させるプログラムである。
より具体的には、第３エラー検出プログラム１６Ｅは、例えば、ＣＰＵ１４に、第２マイコン２から送信されたシリアルデータの転送レート及び当該シリアルデータに付加されているパリティが、転送レート及びパリティと一致するか否かを判断し、一致しない場合には、通信エラーが発生したと判断する機能を実現させるプログラムである。
【００３５】
第２マイコン２は、例えば、図３に示すように、Ｒ／Ｂ出力端子２０（以下、Ｒ／Ｂ２０とする。），ＳＩＮ入力端子２１（以下、ＳＩＮ２１とする。），ＳＯＵＴ出力端子２２（以下、ＳＯＵＴ２２とする。），ＲＥＳＥＴ  ＩＮ入力端子２３（以下、ＲＥＳＥＴ  ＩＮ２３とする。）の他に、ＣＰＵ２４，ＲＡＭ２５，記憶部２６等を備えて構成されている。
【００３６】
ＣＰＵ２４は、例えば、記憶部２６に格納された処理プログラム等を読み出して、ＲＡＭ２５に展開して実行することにより、第２マイコン２全体の制御を行う。
【００３７】
ＲＡＭ２５は、ＣＰＵ２４により実行された処理プログラム等を、ＲＡＭ２５内のプログラム格納領域に展開するとともに、入力データや上記処理プログラムが実行される際に生じる処理結果等をデータ格納領域に格納する。
【００３８】
記憶部２６は、例えば、プログラムやデータ等が予め記憶されている記録媒体（図示せず）を有しており、この記録媒体は、例えば、半導体メモリ等で構成されている。また、記憶部２６は、ＣＰＵ２４が第２マイコン２全体を制御する機能を実現させるための各種データ，各種処理プログラム，これらプログラムの実行により処理されたデータ等を記憶する。より具体的には、記憶部２６は、例えば、図３に示すように、Ｒ／Ｂ制御プログラム２６Ａ，送信プログラム２６Ｂ，エラー検出プログラム２６Ｃ等を格納している。
【００３９】
Ｒ／Ｂ制御プログラム２６Ａは、例えば、ＣＰＵ２４に、ＲＥＳＥＴ  ＩＮ２３により、第１マイコン１から送信されたリセット信号が受信された後、当該第２マイコン２がデータの受信が可能な状態となった場合に、Ｒ／Ｂ２０からシリアル回線３を介して第１マイコン１にＲＥＡＤＹ信号を送信する機能を実現させるプログラムである。
また、Ｒ／Ｂ制御プログラム２６Ａは、例えば、ＣＰＵ２４に、ＳＩＮ２１により第１マイコン１から送信されたシリアルデータが受信された場合に、Ｒ／Ｂ２０からシリアル回線３を介して第１マイコン１にＢＵＳＹ信号を送信する機能を実現させるプログラムである。
さらに、Ｒ／Ｂ制御プログラム２６Ａは、例えば、ＣＰＵ２４に、後述するエラー検出プログラム２６Ｃを実行することにより通信エラーが検出された場合に、第３時間（例えば、２００ｍｓｅｃ）の間、Ｒ／Ｂ２０からシリアル回線３を介して第１マイコン１にＢＵＳＹ信号を送信する機能を実現させるプログラムである。
より具体的には、Ｒ／Ｂ制御プログラム２６Ａは、例えば、ＣＰＵ２４に、Ｒ／Ｂ２０の出力をＬｏｗとすることで、第１マイコン１にＲＥＡＤＹ信号を送信し、Ｒ／Ｂ２０の出力をＨｉｇｈとすることで、第１マイコン１にＢＵＳＹ信号を送信する機能を実現させるプログラムである。
ＣＰＵ２４は、かかるＲ／Ｂ制御プログラム２６Ａを実行することにより、Ｒ／Ｂ信号送信手段として機能する。
【００４０】
送信プログラム２６Ｂは、例えば、ＣＰＵ２４に、第１マイコン１からシリアルデータを受信し、Ｒ／Ｂ制御プログラム２６Ａを実行することによりＲ／Ｂ２０をＨｉｇｈの状態にした場合に、ＳＯＵＴ２２からシリアル回線３を介して第１マイコン１にシリアルデータを送信する機能を実現させるプログラムである。ＣＰＵ２４は、かかる送信プログラム２６Ｂを実行することにより、第２送信手段として機能する。
【００４１】
エラー検出プログラム２６Ｃは、例えば、ＣＰＵ２４に、第１マイコン１からシリアルデータを受信した際に、当該シリアルデータの転送レート及び当該シリアルデータに付加されているパリティに基づいて、通信エラーを検出する機能を実現させるプログラムである。
より具体的には、エラー検出プログラム２６Ｃは、例えば、ＣＰＵ２４に、第１マイコン１から送信されたシリアルデータの転送レート及び当該シリアルデータに付加されているパリティが、転送レート及びパリティと一致するか否かを判断し、一致しない場合には、通信エラーが発生したと判断する機能を実現させるプログラムである。
ＣＰＵ２４は、かかるエラー検出プログラム２６Ｃを実行することにより通信エラー検出手段として機能する。
【００４２】
次に、上述のような構成のシリアル通信制御システム１００における送受信動作について図４に示すフローチャートを参照しながら説明する。
まず、第１マイコン１において、ＣＰＵ１４がリセットプログラム１６Ａを実行することにより、ＲＥＳＥＴ  ＯＵＴ１３の出力をＨｉｇｈとすることで、リセット信号を第２マイコン２に送信する（ステップＳ１）。
【００４３】
次に、第２マイコン２において、ＲＥＳＥＴ  ＩＮ２３により、第１マイコン１から送信されたリセット信号が受信される（ステップＳ２）。
その後、当該第２マイコン２がデータを受信可能な状態になった場合に、ＣＰＵ２４がＲ／Ｂ制御プログラム２６Ａを実行することにより、Ｒ／Ｂ２０の出力をＬｏｗとすることで、第１マイコン１にＲＥＡＤＹ信号を送信する（ステップＳ３）。
【００４４】
次に、第１マイコン１において、Ｒ／Ｂ１０により、第２マイコン２から送信されたＲＥＡＤＹ信号が受信されると（ステップＳ４）、ＣＰＵ１４は、送信プログラム１６Ｂを実行することにより、ＳＯＵＴ１１からシリアル回線３を介して第２マイコン２にシリアルデータを送信する（ステップＳ５）。
【００４５】
次に、第２マイコン２において、ＳＩＮ２１により、第１マイコン１から送信されたシリアルデータが受信されると（ステップＳ６）、ＣＰＵ２４は、Ｒ／Ｂ制御プログラム２６Ａを実行することにより、Ｒ／Ｂ２０の出力をＨｉｇｈとすることで、第１マイコン１にＢＵＳＹ信号を送信する（ステップＳ７）。
【００４６】
次に、第１マイコン１において、Ｒ／Ｂ１０により、第２マイコン２から送信されたＢＵＳＹ信号が受信される（ステップＳ８）。
【００４７】
次に、第２マイコン２において、ＣＰＵ２４が送信プログラム２６Ｂを実行することにより、ＳＯＵＴ２２からシリアル回線３を介して第１マイコン１にシリアルデータを送信し（ステップＳ９）、ステップＳ３に戻る。
【００４８】
次に、第１マイコン１において、ＳＩＮ１２により、第２マイコン２から送信されたシリアルデータが受信されると（ステップＳ１０）、ステップＳ４に戻る。
【００４９】
次に、本実施形態に係るシリアル通信制御システム１００の送受信動作における信号レベルの経時変化について、図５に示すタイミングチャートを参照しながら説明する。
図５において、最上段は、ＲＥＳＥＴ  ＯＵＴ１３及びＲＥＳＥＴ  ＩＮ２３の信号レベルの経時変化を示す。２段目は、Ｒ／Ｂ１０及びＲ／Ｂ２０の信号レベルの経時変化を示す。３段目は、第１マイコン１のＳＯＵＴ１１の信号レベルの経時変化を示す。最下段は、第１マイコン１のＳＩＮ１２の信号レベルを示す。
【００５０】
まず、図５の時刻Ｔ１において、第１マイコン１のＲＥＳＥＴ  ＯＵＴ１３がＨｉｇｈとされ、第１マイコン１から第２マイコン２へとリセット信号が送信される。
次に、第２マイコン２がデータを受信可能な状態となると、時刻Ｔ２において、第２マイコン２のＲ／Ｂ２０がＬｏｗとされ、第２マイコン２から第１マイコン１へＲＥＡＤＹ信号が送信される。
次に、第１マイコン１から第２マイコン２へシリアルデータが送信される。
次に、時刻Ｔ３において、第１マイコン１から第２マイコン２へのシリアルデータの送信が完了した後、時刻Ｔ４において、第２マイコン２のＲ／Ｂ２０がＨｉｇｈとされ、第２マイコン２から第１マイコン１へＢＵＳＹ信号が送信される。
次に、第２マイコン２から送信されたシリアルデータが第１マイコン１により受信される。
次に、時刻Ｔ５において、第２マイコン２から送信されたシリアルデータの第１マイコン１による受信が完了する。
以後、時刻Ｔ２〜時刻Ｔ５までの経時変化と同様の経時変化の繰り返しである。
【００５１】
次に、本実施形態に係る第１マイコン１におけるシリアルデータ送信後の通信エラー検出動作の一例を図６に示すフローチャートを参照しながら説明する。
まず、ＣＰＵ１４がリセットプログラム１６Ａを実行することにより、リセット信号を第２マイコン２に送信する（ステップＳ１０１）。
次に、第２マイコン２から送信されるＲＥＡＤＹ信号を受信すると（ステップＳ１０２）、ＣＰＵ１４は、送信プログラム１６Ｂを実行することにより、シリアルデータを第２マイコン２へ送信する（ステップＳ１０３）。
【００５２】
次に、ＣＰＵ１４は、第１エラー検出プログラム１６Ｃを実行することにより、第２マイコン２へのシリアルデータの送信を完了してから５０ｍｓｅｃ（第１時間）以内に、第２マイコン２からＢＵＳＹ信号を受信したか否か、即ち、図５における時刻Ｔ３と時刻Ｔ４との間の時間ｔ３が５０ｍｓｅｃ以下か否かを判断する（ステップＳ１０４）。
【００５３】
ステップＳ１０４において、ＣＰＵ１４が、ｔ３が５０ｍｓｅｃより大きいと判断した場合には（ステップＳ１０４；Ｎｏ）、ステップＳ１０６に進む。
ステップＳ１０４において、ＣＰＵ１４が、ｔ３が５０ｍｓｅｃ以下であると判断した場合、即ち、第２マイコン２へのシリアルデータの送信を完了してから５０ｍｓｅｃ以内に、第２マイコン２からＢＵＳＹ信号を受信した場合には（ステップＳ１０４；Ｙｅｓ）、ＣＰＵ１４は、第２エラー検出プログラム１６Ｄを実行することにより、第２マイコン２からＢＵＳＹ信号を受信してから１００ｍｓｅｃ（第２時間）以内に、第２マイコン２から送信されるシリアルデータの受信を完了したか否か、即ち、図５における時刻Ｔ４と時刻Ｔ５との間の時間ｔ４が１００ｍｓｅｃ以内か否かを判断する（ステップＳ１０５）。
【００５４】
ステップＳ１０５において、ＣＰＵ１４が、ｔ４が１００ｍｓｅｃより大きいと判断した場合には（ステップＳ１０５；Ｎｏ）、上述の処理において送受信したシリアルデータと同じシリアルデータを再度送受信するため、ステップＳ１０２に戻る（ステップＳ１０６）。
ステップＳ１０５において、ＣＰＵ１４が、ｔ４が１００ｍｓｅｃ以内であると判断した場合、即ち、第２マイコン２からＢＵＳＹ信号を受信してから１００ｍｓｅｃ以内に、第２マイコン２から送信されるシリアルデータの受信を完了した場合には（ステップＳ１０５；Ｙｅｓ）、新たなシリアルデータを送受信するため、ステップＳ１０２に戻る（ステップＳ１０７）。
【００５５】
次に、本実施形態に係る第２マイコン２におけるシリアルデータを受信した際の通信エラー検出動作の一例について、図７に示すフローチャートを参照しながら説明する。
まず、第１マイコン１から送信されるリセット信号を受信する（ステップＳ２０１）。
次に、当該第２マイコン２がデータを受信可能な状態となった場合に、ＣＰＵ２４は、Ｒ／Ｂ制御プログラム２６Ａを実行することにより、第１マイコン１へＲＥＡＤＹ信号を送信する（ステップＳ２０２）。
次に、第２マイコン２が第１マイコン１から送信されるシリアルデータを受信する（ステップＳ２０３）。
【００５６】
次に、ＣＰＵ２４は、エラー検出プログラム２６Ｃを実行することにより、ステップＳ２０３において受信したシリアルデータの転送レート及び当該シリアルデータに付加されたパリティに基づいて、通信エラーが発生したか否かを判断する（ステップＳ２０４）。
【００５７】
ステップＳ２０４において、ＣＰＵ２４は、通信エラーが発生したと判断した場合には（ステップＳ２０４；Ｙｅｓ）、Ｒ／Ｂ制御プログラム２６Ａを実行することにより、２００ｍｓｅｃ（第３時間）の間、Ｒ／Ｂ２０をＨｉｇｈとする（ステップＳ２０５）。
【００５８】
次に、ＣＰＵ２４は、上述の処理において受信したシリアルデータと同じシリアルデータを再度受信するため、ステップＳ２０２に戻る（ステップＳ２０６）。
【００５９】
ステップＳ２０４において、ＣＰＵ２４は、通信エラーが発生しなかったと判断した場合には（ステップＳ２０４；Ｎｏ）、Ｒ／Ｂ制御プログラム２６Ａを実行することにより第１マイコン１にＢＵＳＹ信号を送信し（ステップＳ２０７）、送信プログラム２６Ｂを実行することにより第１マイコン１にシリアルデータを送信する（ステップＳ２０８）。
【００６０】
次に、ＣＰＵ２４は、新たなシリアルデータを送受信するため、ステップＳ２０２に戻る（ステップＳ２０９）。
【００６１】
次に、本実施形態に係る第１マイコン１におけるシリアルデータを受信した際の通信エラー検出動作の一例について、図８に示すフローチャートを参照しながら説明する。
まず、ＣＰＵ１４がリセットプログラム１６Ａを実行することにより、リセット信号を第２マイコン２に送信する（ステップＳ３０１）。
次に、第２マイコン２から送信されるＲＥＡＤＹ信号を受信すると（ステップＳ３０２）、ＣＰＵ１４は、送信プログラム１６Ｂを実行することにより、シリアルデータを第２マイコン２へ送信する（ステップＳ３０３）。
次に、第２マイコン２から送信されるＢＵＳＹ信号を受信した後（ステップＳ３０４）、第２マイコン２から送信されるシリアルデータを受信する（ステップＳ３０５）。
【００６２】
次に、ＣＰＵ１４は、第３エラー検出プログラム１６Ｅを実行することにより、ステップＳ３０５において受信したシリアルデータの転送レート及び当該シリアルデータに付加されたパリティに基づいて、通信エラーが発生したか否かを判断する（ステップＳ３０６）。
【００６３】
ステップＳ３０６において、ＣＰＵ１４は、通信エラーが発生したと判断した場合には（ステップＳ３０６；Ｙｅｓ）、上述の処理において受信したシリアルデータと同じシリアルデータを再度送受信するため、ステップＳ３０２に戻る（ステップＳ３０７）。
ステップＳ３０６において、ＣＰＵ１４は、通信エラーが発生しなかったと判断した場合には（ステップＳ３０６；Ｎｏ）、新たなシリアルデータを送受信するため、ステップＳ３０２に戻る（ステップＳ３０８）。
【００６４】
以上に説明した本発明の実施形態に係るシリアル通信制御システム１００によれば、第２マイコン２において、Ｒ／Ｂ２０により、データの受信が可能な状態を示すＲＥＡＤＹ信号及びデータの受信が不可能な状態を示すＢＵＳＹ信号のうち何れかが第１マイコン１に送信され、第１マイコン１において、Ｒ／Ｂ１０により、Ｒ／Ｂ２０によって送信されたＲＥＡＤＹ信号又はＢＵＳＹ信号が受信され、ＳＯＵＴ１１により、Ｒ／Ｂ１０によってＲＥＡＤＹ信号が受信された場合に、第２マイコン２にシリアルデータが送信され、第２マイコン２において、ＳＩＮ２１により、ＳＯＵＴ１１によって送信されたシリアルデータが受信され、ＳＯＵＴ２２により、ＳＩＮ２１によるシリアルデータの受信完了後、Ｒ／Ｂ２０によって、ＢＵＳＹ信号が第１マイコン１に送信された後、第１マイコン１にシリアルデータが送信され、第１マイコン１において、ＳＩＮ１２により、ＳＯＵＴ２２によって送信されたシリアルデータが受信されるので、クロック信号を用いずとも、Ｒ／Ｂ１０によりＲＥＡＤＹ信号が受信されたか否かにより、第２マイコン２が受信可能か否かを判断することができ、簡易、且つ、効率的にシリアル通信を行うことができる。
【００６５】
また、第１マイコン１において、ＲＥＳＥＴ  ＯＵＴ１３により、第２マイコン２へリセット信号が送信され、第２マイコン２において、ＲＥＳＥＴ  ＩＮ２３により、ＲＥＳＥＴ  ＯＵＴ１３によって送信されたリセット信号が受信され、Ｒ／Ｂ２０により、ＲＥＳＥＴ  ＩＮ２３によるリセット信号の受信後、当該第２マイコン２がデータの受信が可能な状態となった場合に、第１マイコン１に、ＲＥＡＤＹ信号が送信されるので、第１マイコン１から第２マイコン２をリセットするリセット信号を送信することにより第１マイコン１と第２マイコン２との同期を取ることができ、通信開始のタイミングを容易に制御することができる。
【００６６】
また、第１マイコン１において、ＣＰＵ１４が第１エラー検出プログラム１６Ｃを実行することにより、ＳＯＵＴ１１によるシリアルデータの送信を完了してから第１時間以内に、Ｒ／Ｂ１０によってＢＵＳＹ信号を受信したか否かに基づいて、通信エラー発生が検出されるので、第１マイコン１から第２マイコン２へシリアルデータを送信した後、第２マイコン２により第１マイコン１から送信されたシリアルデータを受信するまでの間に発生した通信エラーを、より容易に検出することができる。
【００６７】
また、第１マイコン１において、ＣＰＵ１４が第２エラー検出プログラム１６Ｄを実行することにより、Ｒ／Ｂ１０によってＢＵＳＹ信号を受信してから予め設定された第２時間以内に、ＳＩＮ１２によって第２マイコン２からシリアルデータを受信したか否かに基づいて、通信エラー発生が検出されるので、第２マイコン２において第１マイコン１から送信されたシリアルデータが受信された後、第２マイコン２から第１マイコン１へシリアルデータが送信されるまでの間に発生した通信エラーを、より容易に検出することができる。
【００６８】
また、第２マイコン２において、ＣＰＵ２４がエラー検出プログラム２６Ｃを実行することにより、第１マイコン１から送信されるシリアルデータの転送レート及び／又は第１マイコン１から送信されるシリアルデータに付加されているパリティに基づいて、通信エラーが検出され、Ｒ／Ｂ２０により、ＣＰＵ２４がエラー検出プログラム２６Ｃを実行することによって、通信エラーが検出された場合に、予め設定された第３時間の間、ＢＵＳＹ信号が第１マイコン１に送信され、第１マイコン１において、ＣＰＵ１４が第２エラー検出プログラム１６Ｄを実行することにより、Ｒ／Ｂ１０によって受信されたＢＵＳＹ信号の長さが第３時間であった場合に、通信エラーと判断されるので、フレーミングエラーやパリティエラーをより容易に検出することができる。
【００６９】
なお、本実施形態では、第１時間として５０ｍｓｅｃを、第２時間として１００ｍｓｅｃを、第３時間として２００ｍｓｅｃを例示したが、第１時間，第２時間，第３時間は、シリアルデータの転送レート及びデータ量により適宜変更されてもよい。
また、第１マイコン１から第２マイコン２へリセット信号が送信されなくてもよい。
また、第１マイコン１及び第２マイコン２は、シリアル接続可能な電気機器であればなんであってもよく、例えば、第1マイコン1をデジタルテレビ等のテレビジョン装置、第２マイコン２を当該テレビジョン装置に接続されるＤＶＤレコーダプレーヤ等の記録再生装置により構成してもよい。
【図面の簡単な説明】
【００７０】
【図１】本発明に係るシリアル通信制御システムの概略構成を示す図である。
【図２】本発明に係る第１マイコンの構成の一例を示すブロック図である。
【図３】本発明に係る第２マイコンの構成の一例を示すブロック図である。
【図４】本発明に係るシリアル通信制御システムにおけるデータの送受信動作の一例を説明するフローチャートである。
【図５】本発明に係るシリアル通信制御システムの送受信動作における信号レベルの経時変化の一例を説明するタイミングチャートである。
【図６】本発明に係る第１マイコンにおけるシリアルデータ送信後の通信エラー検出動作の一例を説明するフローチャートである。
【図７】本発明に係る第２マイコンにおけるシリアルデータ受信後の通信エラー検出動作の一例を説明するフローチャートである。
【図８】本発明に係る第１マイコンにおけるシリアルデータ受信後の通信エラー検出動作の一例を説明するフローチャートである。
【符号の説明】
【００７１】
１  第１マイコン（第１マイクロコンピュータ）
１０  Ｒ／Ｂ入力端子（Ｒ／Ｂ信号受信手段）
１１  ＳＯＵＴ出力端子（第１送信手段）
１２  ＳＩＮ入力端子（第２受信手段）
１３  ＲＥＳＥＴ  ＯＵＴ出力端子（リセット信号送信手段）
１４  ＣＰＵ（第１送信手段，リセット信号送信手段，第１エラー検出手段，第２エラー検出手段，判断手段）
１６Ａ  リセットプログラム（リセット信号送信手段）
１６Ｂ  送信プログラム（第１送信手段）
１６Ｃ  第１エラー検出プログラム（第１エラー検出手段）
１６Ｄ  第２エラー検出プログラム（第２エラー検出手段，判断手段）
２  第２マイコン（第２マイクロコンピュータ）
２０  Ｒ／Ｂ出力端子（Ｒ／Ｂ信号送信手段）
２１  ＳＩＮ入力端子（第１受信手段）
２２  ＳＯＵＴ出力端子（第２送信手段）
２３  ＲＥＳＥＴ  ＩＮ入力端子（リセット信号受信手段）
２４  ＣＰＵ（Ｒ／Ｂ信号送信手段，第２送信手段，通信エラー検出手段）
２６Ａ  Ｒ／Ｂ制御プログラム（Ｒ／Ｂ信号送信手段）
２６Ｂ  送信プログラム（第２送信手段）
２６Ｃ  エラー検出プログラム（通信エラー検出手段）
３  シリアル回線
１００  シリアル通信制御システム
【図１】
2008129837.tif 000003
【図２】
2008129837.tif 000004
【図３】
2008129837.tif 000005
【図４】
2008129837.tif 000006
【図５】
2008129837.tif 000007
【図６】
2008129837.tif 000008
【図７】
2008129837.tif 000009
【図８】
2008129837.tif 000010