(57)【要約】【課題】信頼性試験における不良の発生及び製造歩留まりの低下を防止することが可能な検査部を備えた表示装置を提供することを目的とする。【解決手段】  表示装置において、アクティブエリアの検査を行うための検査部は、第１導電パターン６１Ｓと、この第１導電パターン６１Ｓから離間した第２導電パターン６１Ｄと、第１導電パターン６１Ｓ及び第２導電パターン６１Ｄの少なくとも対峙する部分を個別に覆うカバーパターンＣＰ１及びＣＰ２と、を備えたことを特徴とする。【選択図】      図３
2008015368.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ画素電極を備えた複数の画素、及び、各画素に駆動信号を供給するための複数の信号供給配線を有するアクティブエリアと、
前記アクティブエリア外に配置され、前記アクティブエリアの検査を行うための検査部と、を備え、
前記検査部は、
第１導電パターンと、
この第１導電パターンから離間した第２導電パターンと、
前記第１導電パターン及び前記第２導電パターンの少なくとも対峙する部分を個別に覆うカバーパターンと、
を備えたことを特徴とする表示装置。
【請求項２】
前記カバーパターンは、前記画素電極と同一材料によって形成されたことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記カバーパターンは、インジウム・ティン・オキサイドによって形成されたことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記検査部は、さらに、
前記アクティブエリアの検査を行う際に検査信号が供給される検査用配線と、
前記検査用配線に接続されるとともに前記信号供給配線に選択的に検査信号を出力する薄膜トランジスタからなるスイッチング素子と、を備え、
前記第１導電パターンは、前記スイッチング素子のソース電極であり、
前記第２導電パターンは、前記スイッチング素子のドレイン電極であることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記検査部は、さらに、
前記アクティブエリアの検査を行う際に検査信号が供給される第１検査用配線及び第２検査用配線と、
前記検査用配線に接続されるとともに前記信号供給配線に選択的に検査信号を出力する薄膜トランジスタからなるスイッチング素子と、を備え、
前記第１導電パターンは、前記スイッチング素子のゲート電極に電気的に接続された第１検査用配線であり、
前記第２導電パターンは、前記スイッチング素子のソース電極またはドレイン電極に電気的に接続された第２検査用配線であることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記アクティブエリアは、アレイ基板と対向基板との間に液晶層を保持した液晶表示パネルに備えられたことを特徴とする請求項１に記載の表示装置。
【請求項７】
前記検査用配線は、前記対向基板の端部より外方に延在した前記アレイ基板の延在部上に配置されたことを特徴とする請求項６に記載の表示装置。
【請求項８】
さらに、前記検査用配線が配置された領域に対応して配置された駆動ＩＣチップを備えたことを特徴とする請求項７に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、表示装置に係り、特に、品質に関わる検査を行うための検査部を備えた表示装置に関する。
【背景技術】
【０００２】
液晶表示装置などの表示装置は、マトリクス状の画素によって構成されたアクティブエリアを備えている。このアクティブエリアは、画素の行方向に沿って延在する複数の走査線、画素の列方向に沿って延在する複数の信号線、これら走査線と信号線との交差部付近に配置されたスイッチング素子、スイッチング素子に接続された画素電極などを備えている。
【０００３】
アクティブエリアの各走査線や各信号線に接続された配線群は、アクティブエリアの周囲に配置されている。このような配線群でのショートや断線、さらにはアクティブエリアでのショートや断線などの表示パネル上での配線不良を検査する検査配線を同一の表示パネル上に備えた表示装置が提案されている（例えば、特許文献１参照。）。
【特許文献１】特開２００１−０３３８１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この発明は、上述した問題点に鑑みなされたものであって、その目的は、信頼性試験における不良の発生及び製造歩留まりの低下を防止することが可能な検査部を備えた表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
この発明の態様による表示装置は、
それぞれ画素電極を備えた複数の画素、及び、各画素に駆動信号を供給するための複数の信号供給配線を有するアクティブエリアと、
前記アクティブエリア外に配置され、前記アクティブエリアの検査を行うための検査部と、を備え、
前記検査部は、
第１導電パターンと、
この第１導電パターンから離間した第２導電パターンと、
前記第１導電パターン及び前記第２導電パターンの少なくとも対峙する部分を個別に覆うカバーパターンと、
を備えたことを特徴とする。
【０００６】
この表示装置によれば、離間した第１導電パターン及び第２導電パターンの少なくとも対峙する部分を個別に覆うカバーパターンを配置したことにより、検査部におけるこれらの導電パターンの損傷、及び、この損傷に伴った第１導電パターンと第２導電パターンとのショートの発生を防止することができる。このため、信頼性試験における不良の発生及び製造歩留まりの低下を防止することが可能となる。
【発明の効果】
【０００７】
この発明によれば、信頼性試験における不良の発生及び製造歩留まりの低下を防止することが可能な検査部を備えた表示装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、この発明の一実施の形態に係る表示装置について図面を参照して説明する。
【０００９】
図１及び図２に示すように、表示装置の一例としての液晶表示装置は、略矩形平板状の液晶表示パネル１を備えている。この液晶表示パネル１は、一対の基板すなわちアレイ基板３及び対向基板４と、これら一対の基板の間に光変調層として保持された液晶層５と、によって構成されている。この液晶表示パネル１は、画像を表示する略矩形状のアクティブエリア６を備えている。このアクティブエリア６は、マトリクス状に配置された複数の画素ＰＸや、各画素ＰＸに駆動信号を供給する複数の信号供給配線などを有している。
【００１０】
アレイ基板３は、光透過性を有するガラスなどの絶縁基板を用いて構成され、アクティブエリア６に配置された信号供給配線として、例えば、画素ＰＸの行方向に沿って延在する複数の走査線Ｙ（１、２、３、…、ｍ）や、画素ＰＸの列方向に沿って延在する複数の信号線Ｘ（１、２、３、…、ｎ）などを備えている。これら走査線Ｙ及び信号線Ｘは、絶縁層を介して互いに異なる層に配置されている。また、アレイ基板３は、アクティブエリア６において、これらの走査線Ｙと信号線Ｘとの交差部付近において画素ＰＸ毎に配置されたスイッチング素子７、このスイッチング素子７に接続された画素電極８などを備えている。
【００１１】
スイッチング素子７は、薄膜トランジスタ（ＴＦＴ）などによって構成されている。スイッチング素子７のゲート電極７Ｇは、対応する走査線Ｙに電気的に接続されている（あるいは走査線と一体に形成されている）。スイッチング素子７のソース電極７Ｓは、半導体層のソース領域にコンタクトしているとともに、対応する信号線Ｘに電気的に接続されている（あるいは信号線と一体に形成されている）。スイッチング素子７のドレイン電極７Ｄは、半導体層のドレイン領域にコンタクトしている。
【００１２】
画素電極８は、ドレイン電極７Ｄに電気的に接続されている。この画素電極８は、バックライト光を選択的に透過して画像を表示する透過型の液晶表示装置においては、インジウム・ティン・オキサイド（ＩＴＯ）などの光透過性を有する金属材料によって形成される。また、画素電極８は、対向基板４側から入射する外光を選択的に反射して画像を表示する反射型の液晶表示装置においては、アルミニウム（Ａｌ）などの光反射性を有する金属材料によって形成される。このような構成のアレイ基板３における少なくともアクティブエリア６の表面は、配向膜によって覆われている。
【００１３】
対向基板４は、光透過性を有するガラスなどの絶縁基板を用いて構成され、アクティブエリア６において、全画素ＰＸに共通の対向電極９などを備えている。この対向電極９は、ＩＴＯなどの光透過性を有する金属材料によって形成されている。このような構成の対向基板４における少なくともアクティブエリア６の表面は、配向膜によって覆われている。
【００１４】
これらのアレイ基板３及び対向基板４は、全画素ＰＸの画素電極８と対向電極９とを対向させた状態で配設され、これらの間にギャップを形成する。液晶層５は、アレイ基板３と対向基板４とのギャップに封止された液晶組成物によって形成されている。
【００１５】
カラー表示タイプの液晶表示装置では、液晶表示パネル１は、複数種類の画素、例えば赤（Ｒ）を表示する赤色画素、緑（Ｇ）を表示する緑色画素、青（Ｂ）を表示する青色画素を有している。すなわち、赤色画素は、赤色の主波長の光を透過する赤色カラーフィルタを備えている。緑色画素は、緑色の主波長の光を透過する緑色カラーフィルタを備えている。青色画素は、青色の主波長の光を透過する青色カラーフィルタを備えている。これらのカラーフィルタは、アレイ基板３または対向基板４の主面に配置される。
【００１６】
液晶表示パネル１は、アクティブエリア６の外側に位置する外周部１０に、接続配線群２０、第１接続部３１及び第２接続部３２を備えている。第１接続部３１は、信号供給配線に駆動信号を供給する信号供給源として機能する駆動ＩＣチップ１１と接続可能である。第２接続部３２は、信号供給源として機能するフレキシブル・プリンテッド・サーキット（ＦＰＣ）と接続可能である。図１に示した例では、これら第１接続部３１及び第２接続部３２は、対向基板４の端部４Ａより外方に延在したアレイ基板３の延在部１０Ａ上に配置されている。駆動ＩＣチップ１１と第１接続部３１とは、例えば異方性導電膜を介して電気的及び機械的に接続される。
【００１７】
液晶表示パネル１の第１接続部３１に実装される駆動ＩＣチップ１１は、アクティブエリア６の各信号線Ｘに駆動信号（映像信号）を供給する信号線駆動部１１Ｘの少なくとも一部、及び、アクティブエリア６の各走査線Ｙに駆動信号（走査信号）を供給する走査線駆動部１１Ｙの少なくとも一部を有している。
【００１８】
接続配線群２０は、各信号供給配線とそれぞれ接続された複数の接続配線を備えている。すなわち、接続配線群２０は、信号供給配線の本数と同数あるいはそれ以上の数の接続配線Ｗを備えており、各走査線Ｙのそれぞれと接続された接続配線ＷＹ、及び、各信号線Ｘのそれぞれと接続された接続配線ＷＸを備えている。
【００１９】
このような構成により、走査線駆動部１１Ｙは、接続配線ＷＹを介して各走査線Ｙ（１、２、３、…）と電気的に接続されている。つまり、走査線駆動部１１Ｙから出力された駆動信号は、第１接続部３１及び各接続配線ＷＹを介して対応する各走査線Ｙ（１、２、３、…）に供給される。各行の各画素ＰＸに含まれるスイッチング素子７は、対応する走査線Ｙから供給された走査信号に基づいてオン・オフ制御される。
【００２０】
また、信号線駆動部１１Ｘは、接続配線ＷＸを介して各信号線Ｘ（１、２、３、…）と電気的に接続されている。つまり、信号線駆動部１１Ｘから出力された駆動信号は、第１接続部３１及び各接続配線ＷＸを介して対応する各信号線Ｘ（１、２、３、…）に供給される。各列の各画素ＰＸに含まれるスイッチング素子７は、オンしたタイミングで対応する信号線Ｘから供給された映像信号を画素電極８に入力する。
【００２１】
アレイ基板３は、図２に示すように、接続配線群２０の配線不良、及び、アクティブエリア６における配線不良や画素ＰＸの表示品位など、アクティブエリア６での品質に関わる検査を行うための検査部４０を備えている。この検査部４０は、信号線駆動部１１Ｘに対応して設けられた信号線検査部４１、走査線駆動部１１Ｙに対応して設けられた走査線検査部４２、及び、各検査部４１、４２に検査用の信号を入力するためのパッド部４４を有している。
【００２２】
信号線検査部４１は、アクティブエリア６を検査する際に検査用の駆動信号が供給されるとともに接続配線群２０の接続配線ＷＸを介して各信号線Ｘに接続された信号線検査用駆動配線５１を備えている。また、信号線検査部４１は、接続配線ＷＸのそれぞれと信号線検査用駆動配線５１との間にスイッチング素子６１を備えている。さらに、信号線検査部４１は、アクティブエリア６を検査する際にスイッチング素子６１のオン・オフを制御する検査用の制御信号が供給される検査用制御配線５５を備えている。
【００２３】
スイッチング素子６１は、薄膜トランジスタによって構成されている。各スイッチング素子６１のゲート電極６１Ｇは、検査用制御配線５５に電気的に接続されている。また、各スイッチング素子６１のソース電極６１Ｓは、信号線検査用駆動配線５１に電気的に接続されている。さらに、各スイッチング素子６１のドレイン電極６１Ｄは、対応する接続配線ＷＸを介して信号線Ｘに電気的に接続されている。つまり、ゲート電極６１Ｇに接続された検査用制御配線５５、ソース電極６１Ｓに接続された信号線検査用駆動配線５１、及び、ドレイン電極６１Ｄに接続された接続配線ＷＸは、信号線検査部４１において、アクティブエリア６を検査する際に検査信号が供給される検査用配線として機能する。このような構成のスイッチング素子６１は、対応する信号線Ｘに対して選択的に検査信号を出力する。
【００２４】
走査線検査部４２は、アクティブエリア６を検査する際に検査用の駆動信号が供給されるとともに接続配線群２０の接続配線ＷＹを介して各走査線Ｙに接続された走査線検査用駆動配線５２を備えている。また、走査線検査部４２は、接続配線ＷＹのそれぞれと走査線検査用駆動配線５２との間にスイッチング素子６２を備えている。さらに、走査線検査部４２は、アクティブエリア６を検査する際にスイッチング素子６２のオン・オフを制御する検査用の制御信号が供給される検査用制御配線５５を備えている。この検査用制御配線５５は、信号線検査部４１と共通である。
【００２５】
スイッチング素子６２は、薄膜トランジスタによって構成されている。各スイッチング素子６２のゲート電極６２Ｇは、検査用制御配線５５に電気的に接続されている。また、各スイッチング素子６２のソース電極６２Ｓは、走査線検査用駆動配線５２に電気的に接続されている。さらに、各スイッチング素子６２のドレイン電極６２Ｄは、対応する接続配線ＷＹを介して走査線Ｙに電気的に接続されている。つまり、ゲート電極６２Ｇに接続された検査用制御配線５５、ソース電極６２Ｓに接続された走査線検査用駆動配線５２、及び、ドレイン電極６２Ｄに接続された接続配線ＷＹは、走査線検査部４２において、アクティブエリア６を検査する際に検査用の信号が供給される検査用配線として機能する。このような構成のスイッチング素子６２は、対応する走査線Ｙに対して選択的に検査信号を出力する。
【００２６】
パッド部４４は、信号線検査用駆動配線５１の一端部に検査用の駆動信号の入力を可能とする入力パッド７１、走査線検査用駆動配線５２の一端部に検査用の駆動信号の入力を可能とする入力パッド７２、及び、検査用制御配線５５の一端部に検査用の制御信号の入力を可能とする入力パッド７５を備えている。
【００２７】
入力パッド７１から入力される駆動信号は、検査段階において、各画素ＰＸの画素電極８に書き込まれる検査信号である。入力パッド７２から入力される駆動信号は、検査段階において、各画素ＰＸのスイッチング素子７のオン・オフを制御するための検査信号である。入力パッド７５から入力される制御信号は、検査段階において、信号線検査部４１のスイッチング素子６１、及び、走査線検査部４２のスイッチング素子６２のオン・オフを制御するための検査信号である。
【００２８】
接続配線群２０の接続配線ＷＸ及びＷＹは、それぞれの中途部に駆動ＩＣチップ１１との接続を可能とする接続パッドＰＤを備えている。
【００２９】
上述したような構成の液晶表示装置によれば、接続配線群における配線間でのショートや各配線の断線といった配線不良、さらには、アクティブエリア６における配線不良といったパネル上での配線不良を確実に検出することが可能となる。
【００３０】
また、信号線検査部４１、及び、走査線検査部４２は、駆動ＩＣチップ１１が配置される領域に対応して、アレイ基板３の延在部１０Ａ上に配置されている。当然のことながら、信号線検査用駆動配線５１、走査線検査用駆動配線５２、及び、検査用制御配線５５は、駆動ＩＣチップ１１が配置される領域に対応して延在部１０Ａ上に配置されている。これらの検査用配線５１、５２、５５は、駆動ＩＣチップ１１の長手方向に沿って伸びている。つまり、これらの検査用配線５１、５２、５５は、駆動ＩＣチップ１１を実装した際に駆動ＩＣチップ１１に重なる。要するに、外形寸法を拡大することなく、アレイ基板上に検査用配線を配置することが可能となる。
【００３１】
さらに、駆動ＩＣチップ１１を接続可能な接続パッドＰＤは、アクティブエリア６と検査部４０との間に配置されている。このため、アクティブエリア６での品質に関わる検査を行うための検査信号が検査部４０を介して供給される配線経路と、アクティブエリア６に画像を表示するための駆動信号（映像信号及び走査信号）が駆動ＩＣチップ１１から供給される配線経路とが一致する。したがって、検査部４０を介した検査により良品と判定された液晶表示パネル１に、正常と判定された駆動ＩＣチップ１１を実装することにより、信頼性の高い液晶表示装置を提供することが可能となる。
【００３２】
ところで、上述したような構成の液晶表示パネル１においては、駆動ＩＣチップ１１やフレキシブル・プリンテッド・サーキット（ＦＰＣ）との接続を可能とするために、アレイ基板３は、対向基板４の端部４Ａより外方に延在した延在部１０Ａを備えている。このような形状の液晶表示パネル１を形成するにあたり、対向基板４側のガラス基板を割断したときにその破材が延在部１０Ａに接触し、延在部１０Ａに配置された検査部４０を損傷させるおそれがある。また、検査工程において、検査用冶具の接触や、駆動ＩＣチップをリペアする際の端子の接触などによっても、同様に検査部４０を損傷させるおそれがある。
【００３３】
このような検査部４０の損傷は、例えば検査用配線の断線、隣接する検査用配線間のショート、スイッチング素子の破損などを生じさせ、製造歩留まりの低下を招く。
【００３４】
そこで、この実施の形態においては、検査部４０において、互いに離間した第１導電パターン及び第２導電パターンの少なくとも対峙する部分を個別に覆うカバーパターンを備えている。
【００３５】
すなわち、図２を参照して説明した通り、検査部４０には、検査用配線５１、５２、５５、ＷＸ及びＷＹや、スイッチング素子６１及び６２などが配置されている。これらのスイッチング素子６１及び６２は、基本的に同一構造であるため、ここでは、特にスイッチング素子６１及びこれに接続された各種検査用配線のレイアウトに基づき、本実施形態の特徴について具体的に説明する。
【００３６】
図３及び図４に示すように、スイッチング素子６１のゲート電極６１Ｇ及びこのゲート電極６１Ｇに一体の検査用制御配線５５は、例えばチタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）の積層体によって形成され、アレイ基板３を構成する絶縁基板８１上に配置されている。これらのゲート電極６１Ｇ及び検査用制御配線５５は、第１絶縁層８２によって覆われている。
【００３７】
スイッチング素子６１を構成する半導体層６１ＳＣは、例えばアモルファスシリコンによって形成され、第１絶縁層８２上に配置されている。また、スイッチング素子６１のソース電極６１Ｓ及びドレイン電極６１Ｄは、例えばアルミニウム（Ａｌ）によって形成され、第１絶縁層８２上に配置され、それぞれの一部が半導体層６１ＳＣに接触している。
【００３８】
なお、信号線検査用駆動配線５１は、ソース電極６１Ｓと一体であり、第１絶縁層８２上に配置されている。また、接続配線ＷＸは、ドレイン電極６１Ｄと一体であり、同様に第１絶縁層８２上に配置されている。これらのソース電極６１Ｓ及びドレイン電極６１Ｄ、信号線検査用駆動配線５１、及び、接続配線ＷＸは、第２絶縁層８３によって覆われている。第１絶縁層８２及び第２絶縁層８３は、窒化シリコン膜や酸化シリコン膜などの無機系材料によって形成されている。
【００３９】
ここで、図３の破線で囲んだＰ１の領域に着目すると、ソース電極６１Ｓは検査部４０における第１導電パターンに相当し、ドレイン電極６１Ｄは検査部４０における第２導電パターンに相当する。これらのソース電極６１Ｓ及びドレイン電極６１Ｄは、所定の間隔をおいて略平行に延在している。
【００４０】
このように向かい合ったソース電極６１Ｓ及びドレイン電極６１Ｄは、それぞれ個別のカバーパターンによって覆われている。すなわち、ソース電極６１Ｓは、島状のカバーパターンＣＰ１によって覆われている。また、ドレイン電極６１Ｄも、島状のカバーパターンＣＰ２によって覆われている。
【００４１】
このように、互いに絶縁されるべき導電パターンがそれぞれ個別のカバーパターンによって覆われているため、これらの導電パターンの損傷を防止することができる。このため、このような損傷に伴った導電パターン同士すなわちソース電極６１Ｓとドレイン電極６１Ｄとの間のショートの発生を防止することができ、スイッチング素子６１の機能も維持できるため、製造歩留まりの低下を抑制することが可能となる。
【００４２】
また、カバーパターンＣＰ１及びＣＰ２を金属によって形成した場合、これらが導通可能な状態であったとしても、ソース電極６１Ｓ及びドレイン電極６１Ｄと、カバーパターンＣＰ１及びＣＰ２との間に第２絶縁層８３が配置されているため、ソース電極６１Ｓとドレイン電極６１Ｄとが直接ショートすることはない。
【００４３】
次に、図３の破線で囲んだＰ２の領域に着目すると、ゲート電極６１Ｇに電気的に接続された検査用制御配線５５は検査部４０における第１導電パターンに相当し、ソース電極６１Ｓに電気的に接続された信号線検査用駆動配線５１及びドレイン電極６１Ｄに電気的に接続された接続配線ＷＸは検査部４０における第２導電パターンに相当する。これらの検査用制御配線５５、信号線検査用駆動配線５１及び接続配線ＷＸは、所定の間隔をおいて略平行に延在している。
【００４４】
このように向かい合った検査用制御配線５５、信号線検査用駆動配線５１及び接続配線ＷＸは、それぞれ個別のカバーパターンによって覆われている。すなわち、検査用制御配線５５は、島状のカバーパターンＣＰ３によって覆われている。また、信号線検査用駆動配線５１及び接続配線ＷＸも、それぞれ島状のカバーパターンＣＰ４及びＣＰ５によって覆われている。
【００４５】
このように、互いに絶縁されるべき導電パターンがそれぞれ個別のカバーパターンによって覆われているため、これらの導電パターンの損傷を防止することができる。このため、このような損傷に伴った導電パターン同士のショートの発生や、各導電パターンの断線の発生を防止することができ、製造歩留まりの低下を抑制することが可能となる。
【００４６】
上述したそれぞれの例において、カバーパターンは、薄膜であっても十分な硬度が得られるように金属材料によって形成されることが望ましい。特に、カバーパターンは、画素電極８と同一材料によって形成されることが望ましい。これにより、カバーパターンと画素電極とは同一工程で形成可能となり、カバーパターンを形成するための別途の工程が不要であるため、製造コストの増大が抑制される。また、カバーパターンは、ソース電極やドレイン電極を形成する金属材料より高い硬度の金属材料としてＩＴＯによって形成されることが望ましい。
【００４７】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【００４８】
例えば、この発明の表示装置は、上述した液晶表示装置に限定されるものではなく、自己発光素子を表示素子とする有機エレクトロルミネッセンス表示装置など他の表示装置であっても良い。
【図面の簡単な説明】
【００４９】
【図１】図１は、この発明の一実施の形態に係る液晶表示装置の液晶表示パネルの構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルにおける検査部の構成を概略的に示す図である。
【図３】図３は、図２に示した検査部のレイアウト例を示す図である。
【図４】図４は、図３に示した検査部において、スイッチング素子をＡ−Ａ線で切断したときの断面構造を示す図である。
【符号の説明】
【００５０】
ＰＸ…画素  Ｙ…走査線  Ｘ…信号線  ＷＹ…接続配線  ＷＸ…接続配線  １…液晶表示パネル  ３…アレイ基板  ４…対向基板  ５…液晶層  ６…アクティブエリア  ７…スイッチング素子  ８…画素電極  ９…対向電極  １１…駆動ＩＣチップ  １１Ｘ…信号線駆動部  １１Ｙ…走査線駆動部  ２０…接続配線群  ４０…検査部  ４１…信号線検査部  ４２…走査線検査部  ４４…パッド部  ５１…信号線検査用駆動配線  ５２…走査線検査用駆動配線  ５５…検査用制御配線  ６１…スイッチング素子  ６２…スイッチング素子  ８１…絶縁基板  ８２…第１絶縁層  ８３…第２絶縁層  ＣＰ（１〜５）…カバーパターン
【図１】
2008015368.tif 000003
【図２】
2008015368.tif 000004
【図３】
2008015368.tif 000005
【図４】
2008015368.tif 000006