(57)【要約】【課題】両面に同一または互いに異なる正像の画像を表示するとともに、装置の体積を減らすことができる両面表示装置を提供する。【解決手段】互いに対向する第１面及び第２面を有し、該第１面側に画像を表示する複数の第１画素と、前記第２面側に画像を表示する複数の第２画素とを含む表示板と、前記第１画素及び前記第２画素にゲート信号を供給するゲート駆動部と、入力画像信号を受信する第１及び第２受信部を含み、前記入力画像信号に基づいて第１及び第２出力画像信号を生成する信号制御部と、前記第１出力画像信号をアナログ変換して第１データ電圧を生成し、前記第２出力画像信号をアナログ変換して第２データ電圧を生成し、前記第１画素及び前記第２画素に各々前記第１及び第２データ電圧を供給するデータ駆動部とを有する。【選択図】      図６
2008015528.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１面及び第２面を有し、該第１面側に画像を表示する複数の第１画素と、前記第２面側に画像を表示する複数の第２画素とを含む表示板と、
前記第１画素及び前記第２画素にゲート信号を供給するゲート駆動部と、
入力画像信号を受信する第１及び第２受信部を含み、前記入力画像信号に基づいて第１及び第２出力画像信号を生成する信号制御部と、
前記第１出力画像信号をアナログ変換して第１データ電圧を生成し、前記第２出力画像信号をアナログ変換して第２データ電圧を生成し、前記第１画素及び前記第２画素に各々前記第１及び第２データ電圧を供給するデータ駆動部とを有することを特徴とする両面表示装置。
【請求項２】
前記第１画素及び前記第２画素は、交互に配列されることを特徴とする請求項１に記載の両面表示装置。
【請求項３】
前記表示板は、前記第１画素及び前記第２画素に接続されるデータ線を含み、
前記データ駆動部は、前記データ線に前記第１データ電圧及び第２データ電圧を交互に印加することを特徴とする請求項２に記載の両面表示装置。
【請求項４】
前記第１画素は透過型画素電極を含み、前記第２画素は反射型画素電極を含むことを特徴とする請求項３に記載の両面表示装置。
【請求項５】
前記表示板に光を照射する照明部をさらに有し、
前記透過型画素電極は、前記照明部からの光を前記表示板の第１面側に通過させ、
前記反射型画素電極は、前記照明部からの光を前記第２面側に反射することを特徴とする請求項４に記載の両面表示装置。
【請求項６】
前記信号制御部は、前記第１及び前記第２受信部のうちの一つ以上から受信した入力画像信号に基づいて前記第１出力画像信号及び前記第２出力画像信号を生成し、前記第１出力画像信号と前記第２出力画像信号を交互に前記データ駆動部に出力する信号配列部をさらに含むことを特徴とする請求項１乃至請求項５のいずれか一項に記載の両面表示装置。
【請求項７】
前記第１受信部は、前記入力画像信号を記憶する第１記憶部を含むことを特徴とする請求項６に記載の両面表示装置。
【請求項８】
前記第１受信部は、外部からの制御信号によって制御されることを特徴とする請求項７に記載の両面表示装置。
【請求項９】
前記入力画像信号は、前記第１面側に画像を表示する第１入力画像信号と前記第２面側に画像を表示する第２入力画像信号を含み、
前記第１受信部は、前記第１入力画像信号を受信して前記第１記憶部に記憶し、
前記第２受信部は、前記第２入力画像信号を受信して出力し、
前記信号配列部は、前記第１入力画像信号から前記第１出力画像信号を生成し、前記第２入力画像信号から前記第２出力画像信号を生成することを特徴とする請求項７に記載の両面表示装置。
【請求項１０】
前記信号配列部は、前記第１記憶部から前記第１入力画像信号を受けて記憶する第２記憶部と、
前記第２受信部から前記第２入力画像信号を受けて記憶する第３記憶部と、
前記第２記憶部と前記第３記憶部から前記第１入力画像信号と前記第２入力画像信号を交互に受けて記憶する第４記憶部とを含むことを特徴とする請求項９に記載の両面表示装置。
【請求項１１】
前記第１画素の画像は、前記第２画素の画像と互いに異なることを特徴とする請求項１０に記載の両面表示装置。
【請求項１２】
前記表示板の第１面側に表示する画像と、第２面側に表示する画像とが互いに同一であることを特徴とする請求項７に記載の両面表示装置。
【請求項１３】
前記信号制御部は、前記第１及び第２受信部のうちのいずれか一方から受信した入力画像信号に基づいて前記第１出力画像信号と前記第２出力画像信号を生成することを特徴とする請求項１２に記載の両面表示装置。
【請求項１４】
前記信号制御部は、前記第１受信部及び第２受信部のうちのいずれか一方を選択して、前記入力画像信号を伝達する第１スイッチング部をさらに含むことを特徴とする請求項１３に記載の両面表示装置。
【請求項１５】
前記第１スイッチング部は、前記第１受信部と前記入力画像信号の入力端との接続を制御する第１スイッチと、
前記第２受信部と前記入力画像信号の入力端との接続を制御し、前記第１スイッチと反対に動作する第２スイッチとをを含むことを特徴とする請求項１４に記載の両面表示装置。
【請求項１６】
前記第１スイッチング部は、前記入力画像信号の入力端に接続されており、前記第１受信部と前記第２受信部のうちのいずれか一方を択一的に接続する第３スイッチを含むことを特徴とする請求項１４に記載の両面表示装置。
【請求項１７】
前記信号配列部は、前記入力画像信号を遅延させる遅延部を含むことを特徴とする請求項１４に記載の両面表示装置。
【請求項１８】
前記信号配列部は、前記第１受信部に接続される第２記憶部と、
前記第２受信部に接続される第３記憶部と、
出力端とをさらに含むことを特徴とする請求項１７に記載の両面表示装置。
【請求項１９】
前記遅延部は、前記第２及び第３記憶部のうちのいずれか一方から前記入力画像信号を受信することを特徴とする請求項１８に記載の両面表示装置。
【請求項２０】
前記信号配列部は、前記第２記憶部、前記第３記憶部、前記遅延部、及び前記出力端の間の接続を制御する第２スイッチング部を含むことを特徴とする請求項１９に記載の両面表示装置。
【請求項２１】
前記第２スイッチング部は、前記第２記憶部又は前記第３記憶部と前記出力端との間の接続を制御する第１スイッチング素子と、
前記第２記憶部又は前記第３記憶部と前記遅延部との間の接続を制御する第２スイッチング素子と、
前記遅延部と前記出力端との間の接続を制御する第３スイッチング素子とを含むことを特徴とする請求項２０に記載の両面表示装置。
【請求項２２】
前記第１スイッチング素子及び前記第２スイッチング素子の導通時期と、前記第３スイッチング素子の導通時期とが互いに異なることを特徴とする請求項２１に記載の両面表示装置。
【請求項２３】
前記遅延部は、前記第１及び第２受信部のうちのいずれか一方から前記入力画像信号を受信し、前記第２及び第３記憶部のうちのいずれか一方に前記入力画像信号を出力することを特徴とする請求項１８に記載の両面表示装置。
【請求項２４】
前記信号配列部は、前記第１出力画像信号と前記第２出力画像信号を反対順序に出力することを特徴とする請求項１６に記載の両面表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に両面表示装置に関する。
【背景技術】
【０００２】
一般に、液晶表示装置は、画素電極及び共通電極を備える二つの表示板とその間に挟持された誘電率異方性を有する液晶層とを含む。液晶表示装置は、液晶層に電場を印加し、この電場の強さを調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。
【０００３】
液晶表示装置は、自ら発光できない受光型表示装置であり、別に備えられたバックライトユニットのランプから出る光を液晶層を通過させたり、自然光など外部から入る光を液晶層を一旦通過させた後、再び反射して液晶層を通過させる。
前者を透過型（ｔｒａｎｓｍｉｓｓｉｖｅ）液晶表示装置といい、後者を反射型（ｒｅｆｌｅｃｔｉｖｅ）液晶表示装置という。後者の場合は、主に中小型表示装置に使用される。また、環境に応じてバックライトユニットを用いることもできるし、外部光を用いることもできる半透過型または反射−透過型液晶表示装置が開発され、主に中小型表示装置に適用されている。
半透過型液晶表示装置の場合、各画素に電気的に互いに接続された透明電極と反射電極とを設け、バックライトユニットから出る光は、透明電極を通過させて表示に使用し、バックライトユニットの反対側から入る外部光は、反射電極で反射させて使用している。これによって画像は、常に液晶表示板組立体の片面にのみ表示される。
【０００４】
したがって、この場合、液晶表示板組立体の表示面の対面の方面からは、逆像の画像で示される。一方、携帯電話等で画像を両側の面に表示しようとする場合、二つの液晶表示板組立体を重ね、二つの液晶表示板組立体の外側面のみを表示に使用する。このため、両側に画像を表示することができるものの厚さが厚くなるという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は上記従来の表示装置における問題点に鑑みてなされたものであって、本発明の目的は、両面に同一または互いに異なる正像の画像を表示するとともに、装置の体積を減らすことができる両面表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明による表示装置は、互いに対向する第１面及び第２面を有し、該第１面側に画像を表示する複数の第１画素と、前記第２面側に画像を表示する複数の第２画素とを含む表示板と、前記第１画素及び前記第２画素にゲート信号を供給するゲート駆動部と、入力画像信号を受信する第１及び第２受信部を含み、前記入力画像信号に基づいて第１及び第２出力画像信号を生成する信号制御部と、前記第１出力画像信号をアナログ変換して第１データ電圧を生成し、前記第２出力画像信号をアナログ変換して第２データ電圧を生成し、前記第１画素及び前記第２画素に各々前記第１及び第２データ電圧を供給するデータ駆動部とを有することを特徴とする。
【０００７】
前記第１画素及び前記第２画素は、交互に配列されることが好ましい。
前記表示板は、前記第１画素及び前記第２画素に接続されるデータ線を含み、前記データ駆動部は、前記データ線に前記第１データ電圧及び第２データ電圧を交互に印加することが好ましい。
前記第１画素は透過型画素電極を含み、前記第２画素は反射型画素電極を含むことが好ましい。
前記表示板に光を照射する照明部をさらに有し、前記透過型画素電極は、前記照明部からの光を前記表示板の第１面側に通過させ、前記反射型画素電極は、前記照明部からの光を前記第２面側に反射することが好ましい。
前記信号制御部は、前記第１及び前記第２受信部のうちの一つ以上から受信した入力画像信号に基づいて前記第１出力画像信号及び前記第２出力画像信号を生成し、前記第１出力画像信号と前記第２出力画像信号を交互に前記データ駆動部に出力する信号配列部をさらに含むことが好ましい。
【０００８】
前記第１受信部は、前記入力画像信号を記憶する第１記憶部を含むことが好ましい。
前記第１受信部は、外部からの制御信号によって制御されることが好ましい。
前記入力画像信号は、前記第１面側に画像を表示する第１入力画像信号と前記第２面側に画像を表示する第２入力画像信号を含み、前記第１受信部は、前記第１入力画像信号を受信して前記第１記憶部に記憶し、前記第２受信部は、前記第２入力画像信号を受信して出力し、前記信号配列部は、前記第１入力画像信号から前記第１出力画像信号を生成し、前記第２入力画像信号から前記第２出力画像信号を生成することが好ましい。
前記信号配列部は、前記第１記憶部から前記第１入力画像信号を受けて記憶する第２記憶部と、前記第２受信部から前記第２入力画像信号を受けて記憶する第３記憶部と、前記第２記憶部と前記第３記憶部から前記第１入力画像信号と前記第２入力画像信号を交互に受けて記憶する第４記憶部とを含むことが好ましい。
【０００９】
前記第１画素の画像は、前記第２画素の画像と互いに異なることが好ましい。
前記表示板の第１面側に表示する画像と、第２面側に表示する画像とが互いに同一であることが好ましい。
前記信号制御部は、前記第１及び第２受信部のうちのいずれか一方から受信した入力画像信号に基づいて前記第１出力画像信号と前記第２出力画像信号を生成することが好ましい。
前記信号制御部は、前記第１受信部及び第２受信部のうちのいずれか一方を選択して、前記入力画像信号を伝達する第１スイッチング部をさらに含むことが好ましい。
前記第１スイッチング部は、前記第１受信部と前記入力画像信号の入力端との接続を制御する第１スイッチと、前記第２受信部と前記入力画像信号の入力端との接続を制御し、前記第１スイッチと反対に動作する第２スイッチとをを含むことが好ましい。
前記第１スイッチング部は、前記入力画像信号の入力端に接続されており、前記第１受信部と前記第２受信部のうちのいずれか一方を択一的に接続する第３スイッチを含むことが好ましい。
【００１０】
前記信号配列部は、前記入力画像信号を遅延させる遅延部を含むことが好ましい。
前記信号配列部は、前記第１受信部に接続される第２記憶部と、前記第２受信部に接続される第３記憶部と、出力端とをさらに含むことが好ましい。
前記遅延部は、前記第２及び第３記憶部のうちのいずれか一方から前記入力画像信号を受信することが好ましい。
前記信号配列部は、前記第２記憶部、前記第３記憶部、前記遅延部、及び前記出力端の間の接続を制御する第２スイッチング部を含むことが好ましい。
前記第２スイッチング部は、前記第２記憶部又は前記第３記憶部と前記出力端との間の接続を制御する第１スイッチング素子と、前記第２記憶部又は前記第３記憶部と前記遅延部との間の接続を制御する第２スイッチング素子と、前記遅延部と前記出力端との間の接続を制御する第３スイッチング素子とを含むことが好ましい。
前記第１スイッチング素子及び前記第２スイッチング素子の導通時期と、前記第３スイッチング素子の導通時期とが互いに異なることが好ましい。
前記遅延部は、前記第１及び第２受信部のうちのいずれか一方から前記入力画像信号を受信し、前記第２及び第３記憶部のうちのいずれか一方に前記入力画像信号を出力することが好ましい。
前記信号配列部は、前記第１出力画像信号と前記第２出力画像信号を反対順序に出力することが好ましい。
【発明の効果】
【００１１】
本発明に係る両面表示装置によれば、液晶表示装置に２つの互いに異なるインターフェースを使用して透過型画素と反射型画素を独立的に駆動することによってメモリを減少させることができ、表示板の両面に互いに異なる正像の画像を実現することができる。また、両面に同一の画像を表示する場合には、一つのインターフェースのみを選択的に動作させることによって消費電力を節減することができるという効果がある。
【発明を実施するための最良の形態】
【００１２】
次に、本発明に係る両面表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。
【００１３】
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の参照符号を付けている。層、膜、領域、板などの部分が、他の部分の「上に」あるとするとき、これは他の部分の「すぐ上に」ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の「すぐ上に」あるとするとき、これは中間に他の部分がない場合を意味する。
【００１４】
図１は、本発明の一実施形態に係る液晶表示装置のブロック図であり、図２は、本発明の一実施形態に係る液晶表示装置における一つの画素の等価回路図である。
図１に示すように、本発明の一実施形態に係る液晶表示装置は、液晶表示板組立体（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｐａｎｅｌ  ａｓｓｅｍｂｌｙ）３００、ゲート駆動部４００、データ駆動部５００、階調電圧生成部（ｇｒａｙ  ｖｏｌｔａｇｅ  ｇｅｎｅｒａｔｏｒ）８００、照明部（ｌｉｇｈｔｉｎｇ  ｕｎｉｔ）９００、さらに信号制御部（ｓｉｇｎａｌ  ｃｏｎｔｒｏｌｌｅｒ）６００を含む。
【００１５】
液晶表示板組立体３００は、等価回路的には複数の信号線（Ｇ１〜Ｇ２ｎ、Ｄ１〜Ｄｍ）とこれに接続されておりほぼ行列状に配列された複数対の第１及び第２画素（ｐｉｘｅｌ）（ＰＸａ、ＰＸｂ）を含む。反面、図２に示されるような構造によれば、液晶表示板組立体３００は互いに対向する下部及び上部表示板１００、２００とその間に挟持された液晶層３とを含む。
信号線（Ｇ１〜Ｇ２ｎ、Ｄ１〜Ｄｍ）は、ゲート信号（走査信号とも言う）を伝達する複数対の第１及び第２ゲート線（Ｇ１〜Ｇ２ｎ）とデータ電圧を伝達する複数のデータ線（Ｄ１〜Ｄｍ）を含む。ゲート線（Ｇ１〜Ｇ２ｎ）はほぼ行方向に延在して互いにほぼ平行であり、データ線（Ｄ１〜Ｄｍ）はほぼ列方向に延在して互いにほぼ平行である。
【００１６】
第１画素（ＰＸａ）と第２画素（ＰＸｂ）は、液晶表示板組立体３００の互いに反対側の面に画像を表示する。例えば第１画素（ＰＸａ）が液晶表示板組立体３００の後面に画像を表示する場合、第２画素（ＰＸｂ）は前面に画像を表示するか、その逆の場合もあり得る。
１対を成す第１及び第２画素（ＰＸａ、ＰＸｂ）は、対応するゲート線（ＧＬａ、ＧＬｂ）に別に接続されており、一つのデータ線（ＤＬ）に同時に接続されている。各画素（ＰＸａ、ＰＸｂ）は、信号線（ＧＬａ、ＧＬｂ、ＤＬ）に接続されたスイッチング素子（Ｑａ、Ｑｂ）とこれに接続された液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）及びストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）を含む。
【００１７】
スイッチング素子（Ｑａ、Ｑｂ）は、下部表示板１００に備えている薄膜トランジスタ（ＴＦＴ）などの三端子素子であって、その制御端子は、ゲート線（ＧＬａ、ＧＬｂ）に接続されており、入力端子は、データ線（ＤＬ）に接続されており、出力端子は、液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）及びストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）に接続されている。
液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）は、下部表示板１００の第１及び第２画素電極１９１ａ、１９１ｂと上部表示板２００の共通電極２７０を二つの端子とし、二つの電極（１９１ａ、１９１ｂ、２７０）の間の液晶層３は誘電体として機能する。
【００１８】
画素電極１９１ａ、１９１ｂは、スイッチング素子（Ｑａ、Ｑｂ）に接続され、共通電極２７０は、上部表示板２００の全面に形成されていて共通電圧（Ｖｃｏｍ）の印加を受ける。図２と異なり、共通電極２７０が下部表示板１００に備えられる場合もあり、それぞれの場合には、二つの電極（１９１ａ、１９１ｂ、２７０）のうちの少なくとも一つが線形または棒形で形成されてもよい。
第１画素電極１９１ａは、透明な透過型電極であり、第２画素電極１９１ｂは、反射型電極であってもよい。
液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）の補助的な役割を果たすストレージキャパシタ（Ｃｓｔａ、Ｃｓｔｂ）は、下部表示板１００に備えられる別個の信号線（図示せず）と画素電極１９１ａ、１９１ｂが絶縁体を介在して重なってなり、この別個の信号線には共通電圧（Ｖｃｏｍ）などの定められた電圧が印加される。
【００１９】
一方、色表示を実現するためには各画素（ＰＸａ、ＰＸｂ）が基本色（ｐｒｉｍａｒｙ  ｃｏｌｏｒ）のうちの一つを固有に表示したり（空間分割）、各画素（ＰＸ）が時間によって交互に基本色を表示する（時間分割）ことにより、これら基本色の空間的、時間的作用で所望の色相が認識されるようにする。基本色の例としては赤色、緑色、青色の三原色がある。図２は、空間分割の一例であり、１対の画素（ＰＸａ、ＰＸｂ）が１対の画素電極（１９１ａ、１９１ｂ）に対応する上部表示板２００の領域に基本色のうちの一つを示すカラーフィルタ２３０を備えている。図２と異なり、カラーフィルタ２３０は、下部表示板１００の画素電極（１９１ａ、１９１ｂ）の上または下に形成されてもよい。
液晶表示板組立体３００の外側面には光を偏光させる少なくとも一つの偏光子（図示せず）が付着されている。
【００２０】
次に、本発明の一実施形態に係る液晶表示板組立体３００の詳細構造について図３〜図５を参照して詳細に説明する。図３は、本発明の一実施形態に係る液晶表示板組立体の部分配置図であり、図４は、図３の液晶表示板組立体のＩＶ−ＩＶ線に沿って切断した断面図であり、図５は、図３の液晶表示板組立体のＶ−Ｖ線に沿って切断した断面図である。
本実施形態による液晶表示板組立体３００は、互いに対向する薄膜トランジスタ表示板（下部表示板）１００と共通電極表示板（上部表示板）２００、さらに、二つの表示板（１００、２００）の間に挟持された液晶層３を含む。
【００２１】
まず、薄膜トランジスタ表示板１００について説明する。
透明なガラスまたはプラスチックなどからなる絶縁基板１１０上に複数対の第１及び第２ゲート線１２１ａ、１２１ｂ及び複数の維持電極線１３１が形成されている。
第１及び第２ゲート線１２１ａ、１２１ｂは、主に横方向に延在して交互に配置されている。第１ゲート線１２１ａは、下側に突出した複数の第１ゲート電極１２４ａ及び他の層または外部駆動回路との接続のための広い端部１２９ａを含み、第２ゲート線１２４ｂは、第１ゲート線１２１ａの下側に位置し、上側に突出した複数の第２ゲート電極１２４ｂ及び他の層または外部駆動回路との接続のための広い端部１２９ｂを含む。
【００２２】
ゲート信号を生成するゲート駆動回路（図示せず）は、絶縁基板１１０上に付着されるフレキシブル印刷回路フィルム（図示せず）上に装着されるか、絶縁基板１１０上に直接装着されるか、絶縁基板１１０に集積される。ゲート駆動回路が絶縁基板１１０上に集積されている場合、ゲート線（１２１ａ、１２１ｂ）が延在してこれと直接接続してもよい。
【００２３】
維持電極線１３１は、所定の電圧の印加を受けてゲート線（１２１ａ、１２１ｂ）とほぼ平行に延びる。各維持電極線１３１は、第１ゲート線１２１ａと第２ゲート線１２１ｂの間に位置し、下側に位置した第２ゲート線１２１ｂに近い。維持電極線１３１は、上方に突出した突出部１３７、１３８を含む。しかし、維持電極線１３１の形状及び配置は多様に変更することができる。
ゲート線（１２１ａ、１２１ｂ）及び維持電極線１３１は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタニウム（Ｔｉ）などからなってもよい。
【００２４】
しかし、これらは物理的性質が異なる二つの導電膜（図示せず）を含む多重膜構造を有してもよい。このうちの一つの導電膜は、信号遅延や電圧降下を減らすことができるように比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）が低い金属、例えば、アルミニウム系金属、銀系金属、銅系金属などからなる。これと異なり、もう一つの導電膜は他の物質、特にＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）との物理的、化学的、電気的接触特性に優れた物質、例えばモリブデン系金属、クロム、タンタル、チタニウムなどからなる。このような組み合わせの好適な例として、クロム下部膜とアルミニウム（合金）上部膜及びアルミニウム（合金）下部膜とモリブデン（合金）上部膜がある。しかし、ゲート線（１２１ａ、１２１ｂ）及び維持電極線１３１は、その他にも多様な金属または導電体で形成される。
【００２５】
ゲート線（１２１ａ、１２１ｂ）及び維持電極線１３１の側面は、絶縁基板１１０面に対して傾斜しており、その傾斜角は約３０゜乃至約８０゜であることが好ましい。
ゲート線（１２１ａ、１２１ｂ）及び維持電極線１３１上には窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などからなるゲート絶縁膜１４０が形成されている。
【００２６】
ゲート絶縁膜１４０上には、水素化非晶質シリコン（非晶質シリコンはａ−Ｓｉと略称する）または多結晶シリコンなどからなる複数の第１及び第２島状半導体１５４ａ、１５４ｂが形成されている。第１及び第２島状半導体１５４ａ、１５４ｂは、各々のゲート電極（１２４ａ、１２４ｂ）上に位置する。
第１島状半導体１５４ａ上には、複数対の第１島状オーミックコンタクト部材（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）１６３ａ、１６５ａが形成されており、第２島状半導体１５４ｂ上には複数対の第２島状オーミック接触部材１６３ｂ、１６５ｂが形成されている。オーミックコンタクト部材（１６３ａ、１６３ｂ、１６５ａ、１６５ｂ）は、リンなどのｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質からなるか、シリサイドで形成される。
【００２７】
第１及び第２島状半導体１５４ａ、１５４ｂと第１及び第２島状オーミックコンタクト部材１６３ａ、１６３ｂ、１６５ａ、１６５ｂの側面も同様に、絶縁基板１１０面に対して傾斜しており、その傾斜角は３０゜〜８０゜程度である。
第１及び第２島状オーミックコンタクト部材１６３ａ、１６３ｂ、１６５ａ、１６５ｂ及びゲート絶縁膜１４０上には複数のデータ線１７１と複数の第１及び第２ドレイン電極１７５ａ、１７５ｂが形成されている。
【００２８】
データ線１７１は、データ信号を伝達し、主に縦方向に延在してゲート線（１２１ａ、１２１ｂ）及び維持電極線１３１と交差する。各データ線１７１は、ゲート電極（１２４ａ、１２４ｂ）に向かって延在した複数の第１及び第２ソース電極１７３ａ、１７３ｂと、他の層または外部駆動回路との接続のために面積が広い端部１７９を含む。データ信号を生成するデータ駆動回路（図示せず）は、絶縁基板１１０上に付着されるフレキシブル印刷回路フィルム（図示せず）上に装着されるか、絶縁基板１１０上に直接装着されるか、絶縁基板１１０に集積される。データ駆動回路が絶縁基板１１０上に集積されている場合、データ線１７１が延びてこれと直接接続することもできる。
【００２９】
第１及び第２ドレイン電極１７５ａ、１７５ｂは、データ線１７１と分離されており、各々第１及び第２ゲート電極１２４ａ、１２４ｂを中心として第１及び第２ソース電極１７３ａ、１７３ｂと対向する。各ドレイン電極（１７５ａ、１７５ｂ）は、広い拡張部１７７ａ、１７７ｂを有する一端部と棒状の他端部を含む。広い拡張部１７７ａ、１７７ｂは、維持電極線１３１と重なり、棒状の端部はソース電極（１７３ａ、１７３ｂ）と対向する。
【００３０】
一つのゲート電極（１２４ａ、１２４ｂ）、一つのソース電極（１７３ａ、１７３ｂ）及び一つのドレイン電極（１７５ａ、１７５ｂ）は、島状半導体（１５４ａ、１５４ｂ）と共に一つの薄膜トランジスタをなし、薄膜トランジスタのチャンネルは、ソース電極（１７３ａ、１７３ｂ）とドレイン電極（１７５ａ、１７５ｂ）の間の島状半導体（１５４ａ、１５４ｂ）に形成される。
【００３１】
データ線１７１及びドレイン電極（１７５ａ、１７５ｂ）は、モリブデン、クロム、タンタル及びチタニウムなど耐火性金属（ｒｅｆｒａｃｔｏｒｙ  ｍｅｔａｌ）またはこれらの合金からなることが好ましく、耐火性金属膜（図示せず）と低抵抗導電膜（図示せず）を含む多重膜構造を有してもよい。多重膜構造の例としては、クロムまたはモリブデン（合金）下部膜とアルミニウム（合金）上部膜の二重膜、モリブデン（合金）下部膜とアルミニウム（合金）中間膜とモリブデン（合金）上部膜の三重膜がある。しかし、データ線１７１及びドレイン電極（１７５ａ、１７５ｂ）は、その他にも多様な金属または導電体で形成される。
【００３２】
データ線１７１及びドレイン電極（１７５ａ、１７５ｂ）は、耐火性金属下部膜（図示せず）と低抵抗上部膜（図示せず）を含む二重膜構造や上記のような様々な物質で形成される単一膜構造を有してもよい。二重膜構造の例としては、クロムまたはモリブデン（合金）下部膜とアルミニウム（合金）上部膜がある。しかし、データ線１７１及びドレイン電極（１７５ａ、１７５ｂ）は、その他にも多様な金属または導電体で形成される。
データ線１７１及びドレイン電極（１７５ａ、１７５ｂ）はさらに、その側面が絶縁基板１１０面に対して３０゜〜８０゜程度の傾斜角で傾斜していることが好ましい。
【００３３】
島状オーミックコンタクト部材（１６３ａ、１６３ｂ、１６５ａ、１６５ｂ）は、その下の島状半導体（１５４ａ、１５４ｂ）とその上のデータ線１７１及びドレイン電極（１７５ａ、１７５ｂ）の間にのみ存在し、これらの間の接触抵抗を低くする。島状半導体（１５４ａ、１５４ｂ）にはソース電極（１７３ａ、１７３ｂ）とドレイン電極（１７５ａ、１７５ｂ）の間をはじめとしてデータ線１７１及びドレイン電極（１７５ａ、１７５ｂ）によって覆われずに露出している部分がある。
【００３４】
データ線１７１、ドレイン電極（１７５ａ、１７５ｂ）及び露出している島状半導体（１５４ａ、１５４ｂ）部分上には保護膜１８０が形成されている。
保護膜１８０は、窒化ケイ素や酸化ケイ素などの無機絶縁物からなる下部保護膜１８０ｐと有機絶縁物からなる上部保護膜１８０ｑとを含む。上部保護膜１８０ｑは４．０以下の誘電率を有することが好ましく、感光性を有してもよく、その表面には凹凸が形成されている。しかし、保護膜１８０は、無機絶縁物または有機絶縁物などからなる単一膜構造を有することもできる。
保護膜１８０にはデータ線１７１の端部１７９と第１及び第２ドレイン電極（１７５ａ、１７５ｂ）を各々露出させる複数のコンタクトホール１８２、１８５ａ、１８５ｂが形成されており、保護膜１８０とゲート絶縁膜１４０にはゲート線（１２１ａ、１２１ｂ）の端部１２９ａ、１２９ｂを露出させる複数のコンタクトホール１８１ａ、１８１ｂが形成されている。
【００３５】
保護膜１８０上には複数対の第１及び第２画素電極１９１ａ、１９１ｂ及び複数の接触補助部材８１ａ、８１ｂ、８２が形成されている。
第１画素電極１９１ａと第２画素電極１９１ｂは、保護膜１８０の凹凸に沿って屈曲しており、互いに分離されている。第２画素電極１９１ｂは、透明電極１９２及びその上の反射電極１９４を含む。透明電極１９２は省略してもよい。
【００３６】
第１画素電極１９１ａと透明電極１９２は、ＩＴＯまたはＩＺＯなどの透明な導電物質からなり、反射電極１９４は、アルミニウム、銀、クロムまたはその合金などの反射性金属からなる。しかし、反射電極１９４は、アルミニウム、銀またはその合金などの低抵抗反射性上部膜（図示せず）とモリブデン系金属、クロム、タンタル及びチタニウムなどのＩＴＯまたはＩＺＯと接触特性が良い下部膜（図示せず）の二重膜構造を有することができる。
【００３７】
第１画素電極１９１ａは、コンタクトホール１８５ａを介して第１ドレイン電極１７５ａと物理的・電気的に接続されており、第１ドレイン電極１７５ａからデータ電圧の印加を受ける。第２画素電極１９１ｂは、コンタクトホール１８５ｂを介して第２ドレイン電極１７５ｂと物理的・電気的に接続されており、第２ドレイン電極１７５ｂからデータ電圧の印加を受ける。
データ電圧が印加された第１及び第２画素電極１９１ａ、１９１ｂは、共通電圧の印加を受ける共通電極表示板（上部表示板）２００の共通電極２７０と共に電場を生成することで、二つの電極（１９１ａ、１９１ｂ、２７０）の間の液晶層３の液晶分子の方向をそれぞれ決定する。このように決定された液晶分子の方向によって液晶層３を通過する光の偏光が変わる。第１及び第２画素電極１９１ａ、１９１ｂと共通電極２７０は液晶キャパシタを構成し、薄膜トランジスタがターンオフされた後でも印加された電圧を維持する。
【００３８】
薄膜トランジスタ表示板（下部表示板）１００、共通電極表示板（上部表示板）２００及び液晶層３などを含む半透過型液晶表示板組立体３００は、第１画素電極１９１ａ及び第２画素電極１９１ｂによって各々定義される透過領域及び反射領域に区画できる。
【００３９】
透過領域では液晶表示板組立体３００の前面、つまり、共通電極表示板（上部表示板）２００側から入射された光が液晶層３を通過して後面、つまり、薄膜トランジスタ表示板（下部表示板）１００側から出ることで表示を行う。反射領域では前面から入った光が液晶層３に入り、第２画素電極１９１ｂで反射されて液晶層３を再び通過して前面から出ることで表示を行う。このとき、第２画素電極１９１ｂの屈曲は光の反射効率を向上させる。
【００４０】
第１及び第２画素電極１９１ａ、１９１ｂ、並びにこれに接続された第１及び第２ドレイン電極１７５ａ、１７５ｂの拡張部１７７ａ、１７７ｂは、突出部１３７をはじめとする維持電極線１３１と重なって液晶キャパシタの電圧維持能力を強化するストレージキャパシタを構成する。このとき、維持電極線１３１の一部は、第１ドレイン電極１７５ａの拡張部１７７ａと重なり、他の一部は第２ドレイン電極１７５ｂ拡張部１７７ｂと重なっている。このように第１画素電極１９１ａまたは第２画素電極１９１ｂを有する２つの画素（ＰＸａ、ＰＸｂ）のストレージキャパシタを一つの維持電極線１３１を介して形成することによって透過率を確保できる。
【００４１】
接触補助部材８１ａ、８１ｂ、８２は、各々コンタクトホール１８１ａ、１８１ｂ、１８２を介してゲート線（１２１ａ、１２１ｂ）の端部１２９ａ、１２９ｂ及びデータ線１７１の端部１７９に接続される。接触補助部材８１ａ、８１ｂ、８２は、ゲート線（１２１ａ、１２１ｂ）の端部１２９ａ、１２９ｂ及びデータ線１７１の端部１７９と外部装置との接着性を補完し、これらを保護する。
【００４２】
次に、共通電極表示板（上部表示板）２００について説明する。
透明なガラスまたはプラスチックなどからなる絶縁基板２１０上（図４では下に、以下同様）に遮光部材２２０が形成されている。遮光部材２２０は、ブラックマトリクスともいい、第１画素電極１９１ａ及び第２画素電極１９１ｂと対向する複数の開口領域を定義する一方、第１画素電極１９１ａ及び第２画素電極１９１ｂの間の光漏れを防止する。
【００４３】
さらに、絶縁基板２１０上には、複数のカラーフィルタ２３０が形成されており、遮光部材２２０で囲まれた開口領域内にほとんど全部入るように配置されている。カラーフィルタ２３０は、第１画素電極１９１ａ及び第２画素電極１９１ｂに沿って縦方向に長く延びて帯（ｓｔｒｉｐｅ）を形成してもよい。各カラーフィルタ２３０は、赤色、緑色及び青色の三原色など基本色のうちの一つを表示することができる。
【００４４】
カラーフィルタ２３０及び遮光部材２２０上には蓋膜（ｏｖｅｒｃｏａｔ）２５０が形成されている。蓋膜２５０は（有機）絶縁物からなってもよく、カラーフィルタ２３０を保護してカラーフィルタ２３０が露出するのを防止し、平坦面を提供する。蓋膜２５０は省略可能である。
蓋膜２５０上には共通電極２７０が形成されている。共通電極２７０は、ＩＴＯやＩＺＯなど透明な導電導電体からなることが好ましい。
【００４５】
表示板（１００、２００）の内側面上には、液晶層３を配向するための配向膜（図示せず）が塗布されており、表示板（１００、２００）の内側または外側面には一つ以上の偏光子（図示せず）が備えられている。
液晶層３は垂直配向または水平配向であってもよい。
【００４６】
液晶表示板組立体３００は、薄膜トランジスタ表示板（下部表示板）１００と共通電極表示板（上部表示板）２００を支えて両者に間隙を形成する複数の弾性間隔材（ｓｐａｃｅｒ）（図示せず）をさらに含む。
また、液晶表示板組立体３００は、薄膜トランジスタ表示板（下部表示板）１００と共通電極表示板（上部表示板）２００を結合する封止材（ｓｅａｌａｎｔ）（図示せず）をさらに含む。封止材は共通電極表示板（上部表示板）２００の周縁に位置する。
【００４７】
再び図１を参照すれば、階調電圧生成部８００は、画素（ＰＸａ、ＰＸｂ）の透過率に係わる２組の階調電圧グループ（または基準階調電圧グループ）を生成する。２組のうちの一つは共通電圧（Ｖｃｏｍ）に対して正の値を有し、もう一つは負の値を有する。
ゲート駆動部４００は、第１及び第２ゲート駆動回路４００Ｌ、４００Ｒを含み、それぞれのゲート駆動回路４００Ｌ、４００Ｒは、液晶表示板組立体３００のゲート線（Ｇ１〜Ｇ２ｎ）に接続されてゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）の組み合わせからなるゲート信号をゲート線（Ｇ１〜Ｇ２ｎ）に印加する。
【００４８】
第１ゲート駆動回路４００Ｌは、液晶表示板組立体３００の左側周縁の近傍に位置し、第１ゲート線（Ｇ２ｊ−１）（ｊ＝１、２、…、ｎ）（図２のＧＬａ）にゲート信号を印加し、第２ゲート駆動回路４００Ｒは、液晶表示板組立体３００の右側周縁の近傍に位置し、第２ゲート線（Ｇ２ｊ）（図２のＧＬｂ）にゲート信号を印加する。第１ゲート駆動回路４００Ｌ及び第２ゲート駆動回路４００Ｒは、液晶表示板組立体３００の最も上側に位置したゲート線からゲートオン電圧（Ｖｏｎ）を印加し始め、互いに交互にゲートオン電圧（Ｖｏｎ）を出力する。
【００４９】
データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ１〜Ｄｍ）に接続されており、階調電圧生成部８００からの階調電圧を選択し、これをデータ電圧としてデータ線（Ｄ１〜Ｄｍ）に印加する。
【００５０】
照明部９００は、図４に示すように、液晶表示板組立体３００の薄膜トランジスタ表示板（下部表示板）１００より共通電極表示板（上部表示板）２００の方に近く位置し、共通電極表示板（上部表示板）２００側から薄膜トランジスタ表示板（下部表示板）１００の方に光を照射する。照明部９００は、光を生成する光源９１０と光源で生成された光を液晶表示板組立体３００側に誘導及び拡散する導光板９２０、光学シート９３０などを含むことができる。導光板９２０は、共通電極表示板（上部表示板）２００と類似する外形を有してもよく、光学シート９３０は、導光板９２０と共通電極表示板（上部表示板）２００の間に位置してもよい。光源９１０としては蛍光ランプや発光ダイオード（ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ、ＬＥＤ）などを用いることができ、導光板９２０の側面に配置される。
【００５１】
信号制御部６００は、外部から液晶表示板組立体３００の前面及び後面の画像に対する入力画像信号（Ｒ、Ｇ、Ｂ）を受信し、これらを処理してデジタル出力画像信号（ＤＡＴ）を生成し、ゲート駆動部４００及びデータ駆動部５００などを制御する。このような信号制御部６００については後に詳細に説明する。
【００５２】
このような駆動装置（４００、５００、６００、８００）の各々は、少なくとも一つの集積回路チップの形態に液晶表示板組立体３００上に直接装着されるか、フレキシブル印刷回路フィルム（図示せず）上に装着されてＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）の形態に液晶表示板組立体３００に付着されるか、別途の印刷回路基板（図示せず）上に装着される。これと異なり、これらの駆動装置（４００、５００、６００、８００）が信号線（Ｇ１〜Ｇ２ｎ、Ｄ１〜Ｄｍ）及び薄膜トランジスタスイッチング素子（Ｑａ、Ｑｂ）などと共に液晶表示板組立体３００に集積することもできる。また、駆動装置（４００、５００、６００、８００）は単一チップで集積することもでき、この場合、これらのうちの少なくとも一つまたはこれらをなす少なくとも一つの回路素子は単一チップの外側に位置してもよい。
【００５３】
次に、このような液晶表示装置の動作について詳細に説明する。
信号制御部６００は、外部のグラフィック制御部（図示せず）から入力画像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号を受信する。入力画像信号（Ｒ、Ｇ、Ｂ）は、各画素（ＰＸａ、ＰＸｂ）の輝度情報を含み、輝度は決められた数、例えば、１０２４（＝２１０）、２５６（＝２８）または６４（＝２６）個の階調（ｇｒａｙ）を有している。入力制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）と水平同期信号（Ｈｓｙｎｃ）、メインクロック（ＭＣＬＫ）、データイネーブル信号（ＤＥ）などがある。
【００５４】
信号制御部６００は、入力画像信号（Ｒ、Ｇ、Ｂ）と入力制御信号に基づいて入力画像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００の動作条件に合うように適切に処理してデジタル出力画像信号（ＤＡＴ）を生成し、ゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に送信し、データ制御信号（ＣＯＮＴ２）とデジタル出力画像信号（ＤＡＴ）をデータ駆動部５００に送信する。
【００５５】
ゲート制御信号（ＣＯＮＴ１）は、走査開始を指示する走査開始信号（ＳＴＶ）とゲートオン電圧（Ｖｏｎ）の出力周期を制御する少なくとも一つのクロック信号を含む。さらに、ゲート制御信号（ＣＯＮＴ１）は、ゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号（ＯＥ）をさらに含んでもよい。
【００５６】
データ制御信号（ＣＯＮＴ２）は、一つの行の画素（ＰＸａ、ＰＸｂ）に対するデジタル出力画像信号（ＤＡＴ）の伝送開始を知らせる水平同期開始信号（ＳＴＨ）とデータ線（Ｄ１〜Ｄｍ）にアナログデータ電圧の印加を指示するロード信号（ＬＯＡＤ）、及びデータクロック信号（ＨＣＬＫ）を含む。データ制御信号（ＣＯＮＴ２）は、共通電圧（Ｖｃｏｍ）に対するアナログデータ電圧の電圧極性（以下、共通電圧に対するデータ電圧の極性を減らし「データ電圧の極性」という）を反転させる反転信号（ＲＶＳ）をさらに含んでもよい。
【００５７】
信号制御部６００からのデータ制御信号（ＣＯＮＴ２）によって、データ駆動部５００は一つの行の画素（ＰＸａ、ＰＸｂ）に対するデジタル出力画像信号（ＤＡＴ）を受信し、各デジタル出力画像信号（ＤＡＴ）に対応する階調電圧を選択することによってデジタル出力画像信号（ＤＡＴ）をアナログデータ電圧に変換した後、それを該当データ線（Ｄ１〜Ｄｍ）に印加する。
【００５８】
ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）によってゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ１〜Ｇ２ｎ）に印加してそのゲート線（Ｇ１〜Ｇ２ｎ）に接続されたスイッチング素子（Ｑａ、Ｑｂ）をターンオンさせる。以下、データ線（Ｄ１〜Ｄｍ）に印加されたデータ電圧がターンオンされたスイッチング素子（Ｑａ、Ｑｂ）を介して該当画素（ＰＸａ、ＰＸｂ）に印加される。
このとき、第１ゲート駆動回路４００Ｌと第２ゲート駆動回路４００Ｒは、交互にゲートオン電圧（Ｖｏｎ）を印加し、これによって第１画素（ＰＸａ）と第２画素（ＰＸｂ）が交互にデータ電圧の印加を受ける。
【００５９】
画素（ＰＸａ、ＰＸｂ）に印加されたデータ電圧と共通電圧（Ｖｃｏｍ）との差は、液晶キャパシタ（Ｃｌｃａ、Ｃｌｃｂ）の充電電圧、つまり、画素電圧として示される。液晶分子は、画素電圧の大きさによってその配列が異なり、そのため液晶層３を通過する光の偏光が変化する。このような偏光の変化は、表示板組立体３００に付着された偏光子によって光の透過率変化として表れ、これによって画素（ＰＸａ、ＰＸｂ）は、デジタル出力画像信号（ＤＡＴ）の階調が示す輝度を表示する。
【００６０】
上述のように、第１画素（ＰＸａ）は液晶表示板組立体３００の後面で画像を表示し、第２画素（ＰＸｂ）は液晶表示板組立体３００の前面で画像を表示する。
２水平周期（１水平周期は、水平同期信号Ｈｓｙｎｃ及びデータイネーブル信号ＤＥの一周期と同一である）を単位としてこのような過程を繰り返すことにより、全てのゲート線（Ｇ１〜Ｇ２ｎ）に対して順次にゲートオン電圧（Ｖｏｎ）を印加し、全ての画素（ＰＸａ、ＰＸｂ）にデータ電圧を印加して１フレーム（ｆｒａｍｅ）の前面用画像と、１フレームの後面用画像を表示する。
【００６１】
従って、２種類の異なる種類の画素（ＰＸａ、ＰＸｂ）が互いに異なる正像の画像を液晶表示板組立体３００の前面及び後面に表示することができる。前面と後面の画像はその大きさが同じでないようにすることも可能であり、これは設計によって多様に変更可能である。
【００６２】
１フレームが終了すれば次のフレームが開始され、各画素（ＰＸａ、ＰＸｂ）に印加されるデータ電圧の極性が直前フレームでの極性と逆になるように、データ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（フレーム反転）。このとき、１フレーム内でも反転信号（ＲＶＳ）の特性によって一つのデータ線を介して流れるデータ電圧の極性が変わったり（例：行反転、ドット反転）、一つの画素行に印加されるデータ電圧の極性も互いに異なることができる（例：列反転、ドット反転）。
【００６３】
以下、図６〜図８を参照して本発明の実施形態による信号制御部６００について詳細に説明する。
図６は、本発明の一実施形態に係る信号制御部のブロック図である。
図６を参照すれば、本発明の一実施形態に係る信号制御部６００は、第１受信部６１０、第２受信部６２０、信号配列部（ｓｉｇｎａｌ  ｏｒｄｅｒｉｎｇ  ｕｎｉｔ）６３０及び時間制御部（ｔｉｍｉｎｇ  ｃｏｎｔｒｏｌ  ｕｎｉｔ）６５０を含み、入力画像信号（Ｒ、Ｇ、Ｂ）に基づいてデジタル出力画像信号（ＤＡＴ）を生成する。
【００６４】
第１受信部６１０及び第２受信部６２０は、外部システムと液晶表示装置の間のインターフェースであって、第１及び第２受信部６１０、６２０は、第１及び第２入力画像信号（Ｄｉｎ１、Ｄｉｎ２）と第１及び第２入力制御信号（ＣＴ１、ＣＴ２）を受信する。このとき、第１入力画像信号（Ｄｉｎ１）は、液晶表示板組立体３００の前面及び後面のいずれかの面に表示する画像信号であり、第２入力画像信号（Ｄｉｎ２）は他のもう一つの面に表示する画像信号である。前面に表示する入力画像信号（Ｒ、Ｇ、Ｂ）の場合には、第２画素（ＰＸｂ）、つまり、図３〜図５の第２画素電極１９１ｂに関わるものであり、後面に表示する入力画像信号（Ｒ、Ｇ、Ｂ）の場合には、第１画素（ＰＸａ）、つまり、図３〜図５の第１画素電極１９１ａに関わるものである。
【００６５】
第１受信部６１０は、例えば、ＣＰＵインターフェースであって、受信段６１１及びフレームメモリ６１５を含む。受信段６１１は、第１入力画像信号（Ｄｉｎ１）を受信し、第１入力制御信号（ＣＴ１）によって受信した第１入力画像信号（Ｄｉｎ１）を処理してフレームメモリ６１５に出力する。受信段６１１は、第１入力制御信号（ＣＴ１）によって第１入力画像信号（Ｄｉｎ１）を処理する複数のレジスタ（図示せず）を含んでもよく、このような受信段６１１はユーザーの意思によって作られた第１入力制御信号（ＣＴ１）によって制御できる。フレームメモリ６１５は、処理された第１入力画像信号（Ｄｉｎ１）を記憶する。
【００６６】
第２受信部６２０は、例えば、ＲＧＢインターフェースであって、別途のフレームメモリを含まず、第２入力画像信号（Ｄｉｎ２）と第２入力制御信号（ＣＴ２）を受信する。
第２入力制御信号（ＣＴ２）は、第２入力画像信号（Ｄｉｎ２）の時間情報を示す信号、例えば、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、データイネーブル信号（ＤＥ）などである。
第１受信部６１０と第２受信部６２０の入力画像信号（Ｄｉｎ１、Ｄｉｎ２）の受信は交互に行われてもよいが、例えば、第１受信部６１０が先に第１入力画像信号（Ｄｉｎ１）を受信してフレームメモリ６１５に記憶した後、第２受信部６２０の第２入力画像信号（Ｄｉｎ２）の受信が開始されてもよい。
【００６７】
これと異なり、第１受信部６１０と第２受信部６２０の入力画像信号（Ｄｉｎ１、Ｄｉｎ２）の受信が同時に行われることも可能である。この場合には、第２受信部６２０が受信している第２入力画像信号（Ｄｉｎ２）と対をなす第１入力画像信号（Ｄｉｎ１）は、予め第１受信部６１０に入りフレームメモリ６１５に記憶されていてもよく、現在第１受信部６１０に入力されている第１入力画像信号（Ｄｉｎ１）は、次のフレームの第２入力画像信号（Ｄｉｎ２）と対をなすものであってもよい。
【００６８】
信号配列部６３０は、第１、第２、及び第３行メモリ（ｌｉｎｅ  ｍｅｍｏｒｙ）６３１、６３３、６３５を含み、各受信部（６１０、６２０）の入力画像信号（Ｄｉｎ１、Ｄｉｎ２）が液晶表示板組立体３００の前面に表示する信号であるか、後面に表示する信号であるかを判断し、判断結果によって順次に配列してデジタル出力画像信号（ＤＡＴ）を生成し、これを出力端（ＯＵＴ）に出力する。
【００６９】
第１行メモリ６３１は、第１受信部６１０のフレームメモリ６１５に接続されており、フレームメモリ６１５から一つの画素行に対する第１入力画像信号（Ｄｉｎ１）を受信して記憶する。第２行メモリ６３３は、第２受信部６２０に接続されており、第２受信部６２０から第２入力画像信号（Ｄｉｎ２）を受信して一つの画素行を単位に記憶する。
第３行メモリ６３５は、第１及び第２行メモリ６３１、６３３と出力端（ＯＵＴ）の間に接続されている。第３行メモリ６３５は、第１行メモリ６３１及び第２行メモリ６３３に記憶されている第１及び第２入力画像信号（Ｄｉｎ１、Ｄｉｎ２）を交互に読み出し、その入力画像信号（Ｄｉｎ１、Ｄｉｎ２）を読み出し順に交互に出力する。第３行メモリ６３５が出力する画像信号がデジタル出力画像信号（ＤＡＴ）になる。
【００７０】
第３行メモリ６３５が画像信号（Ｒ、Ｇ、Ｂ）を抽出するために、二つの行メモリ（６３１、６３３）のうち、どちらに先にアクセス（ａｃｃｅｓｓ）するかは、第１入力画像信号（Ｄｉｎ１）と第２入力画像信号（Ｄｉｎ２）のうち、どちらが前面表示容用で、どちらが後面表示用であるかによって変わる。例えば、後面表示に使用される第１画素（ＰＸａ）の画素行が先にデータ電圧の印加を受け、前面の表示に使用される第２画素（ＰＸｂ）の画素行が後にデータ電圧の印加を受ける場合、第３行メモリ６３５は、第１及び第２行メモリ６３１、６３３のうちの前面表示用画像信号が記憶されている方に先にアクセスする。
【００７１】
一方、第１行メモリ６３１と第２行メモリ６３３は、交互に読み出される必要があるので、読み出し速度（ｒｅａｄｉｎｇ  ｆｒｅｑｕｅｎｃｙ）が書き込み速度（ｗｒｉｔｉｎｇ  ｆｒｅｑｕｅｎｃｙ）の２倍であってもよい。
第１受信部６１０と第２受信部６２０とが同時に入力画像信号（Ｄｉｎ１、Ｄｉｎ２）を受信する場合、デジタル出力画像信号（ＤＡＴ）のフレーム周波数は、入力画像信号（Ｄｉｎ１、Ｄｉｎ２）のフレーム周波数の２倍である。つまり、一つの画素行に対する第１または第２入力画像信号（Ｄｉｎ１、Ｄｉｎ２）が入力されるたびに一つの第１画素行と一つの第２画素行にデータ電圧が印加される。
一方、時間制御部６５０は、フレームメモリ６１５及び行メモリ（６３１、６３３、６３５）を同期させるためのものである。時間制御部６５０は、第２受信部６２０から時間制御信号である第２制御信号（ＣＴ２）を受信して各メモリ（６１５、６３１、６３３、６３５）の入出力を制御するための制御信号を生成する。
【００７２】
より詳細には、時間制御部６５０は、第２受信部６２０が第２行メモリ６３３に一つの画素行の第２入力画像信号（Ｄｉｎ２）を出力するとき、第１受信部６１０のフレームメモリ６１５が同時に同期し、第１行メモリ６３１に一つの画素行の第１入力画像信号（Ｄｉｎ１）を出力するようにする制御信号をフレームメモリ６１５に提供する。さらに、時間制御部６５０は、第１行メモリ６３１及び第２行メモリ６３３の出力順序を定める制御信号を第１及び第２行メモリ６３１、６３３に提供する。また、時間制御部６５０は、第３行メモリ６３５を制御する制御信号を第３行メモリ６３５に提供する。
【００７３】
このように、二つの互いに異なる方式のインターフェースを用いる場合、一つのフレームメモリ６１５のみで液晶表示板組立体３００の両面に画像を表示することができる。
一方、場合によっては、液晶表示板組立体３００の両面に同一の画像を表示することも可能であり、図７及び図８にその例を示す。ここで、同一の画像を表示するとは、液晶表示板組立体３００の前面から見た画像と、後面から見た画像が互いに同じであることを意味する。
【００７４】
図７は、本発明の他の実施形態による信号制御部のブロック図である。
外部のシステムが画像の特性によって他のインターフェース方式で入力画像信号を伝送することができる。例えば、表示する画像が停止画像である場合、ＣＰＵインターフェース方式で画像信号を伝送し、これに対し、動画である場合には、ＲＧＢインターフェース方式で画像信号を伝送できる。図７に示した信号制御部６００は、このような場合に適用することができる。
【００７５】
図７を参照すれば、本発明の他の実施形態による信号制御部６００は、選択部（ｓｅｌｅｃｔｉｏｎ  ｕｎｉｔ）６４０、第１受信部６１０、第２受信部６２０、信号配列部６６０及び時間制御部６５０を含み、二つの入力端、つまり、第１及び第２入力端（ＩＮ１、ＩＮ２）を有している。
第１及び第２受信部６１０、６２０と時間制御部６５０は、図６の信号制御部６００のものと同一である。
【００７６】
選択部６４０は、第１入力端（ＩＮ１）と第１受信部６１０との間に接続されている第１スイッチ（ＳＷ１）及び第２入力端（ＩＮ２）と第２受信部６２０の間に接続されている第２スイッチ（ＳＷ２）を含む。
第１及び第２スイッチ（ＳＷ１、ＳＷ２）は、入力画像信号（Ｒ、Ｇ、Ｂ）のインターフェース方式によって選択的に動作して入力画像信号（Ｒ、Ｇ、Ｂ）を該当の受信部（６１０、６２０）に伝達する。第１及び第２スイッチ（ＳＷ１、ＳＷ２）の動作は、例えば、入力画像信号（Ｒ、Ｇ、Ｂ）と共に入力される制御信号（ＣＴ３、ＣＴ４）を介して外部から制御することができる。
このようにすれば、二つの受信部（６１０、６２０）のうちの一つだけ動作し、残りは動作しないので消費電力を節減することができる。
【００７７】
信号配列部６６０は、第１、第２、及び第３行メモリ６６１、６６３、６６５と、これらに接続されている複数のスイッチ（Ｓ１〜Ｓ５）を含む。
第１行メモリ６６１は、第１受信部６１０のフレームメモリ６１５に接続されており、第２行メモリ６６３は、第２受信部６２０に接続されており、第３行メモリ６６５は、出力端（ＯＵＴ）に接続されている。
【００７８】
スイッチ（Ｓ１）は、第１行メモリ６６１と出力端（ＯＵＴ）の間に接続されており、スイッチ（Ｓ２）は、第２行メモリ６６３と出力端（ＯＵＴ）の間に接続されており、スイッチ（Ｓ３）は、第１行メモリ６６１と第３行メモリ６６５の間に接続されており、スイッチ（Ｓ４）は、第２行メモリ６６３と第３行メモリ６６５の間に接続されており、スイッチ（Ｓ５）は、第３行メモリ６６５と出力端（ＯＵＴ）の間に接続されている。
第１受信部６１０が動作する場合には、スイッチ（Ｓ１、Ｓ３、Ｓ５）がターンオンし、第２受信部６２０が動作する場合には、スイッチ（Ｓ２、Ｓ４、Ｓ５）がターンオンするが、スイッチ（Ｓ１〜Ｓ４）とスイッチ（Ｓ５）は交互に動作する。
【００７９】
次に、第１受信部６１０が動作する場合の例について説明する。
まず、スイッチ（Ｓ１、Ｓ３）が同時にターンオンすれば、記憶されている第１行メモリ６６１の入力画像信号（Ｒ、Ｇ、Ｂ）がスイッチ（Ｓ１）を介して出力端（ＯＵＴ）に出力されると同時に、スイッチ（Ｓ３）を介して第３行メモリ６６５に伝達されて記憶される。
第１行メモリ６６１の出力が終了すれば、スイッチ（Ｓ１、Ｓ３）がターンオフして第１行メモリ６６１の出力が遮断されてスイッチ（Ｓ５）がターンオン状態になり、第３行メモリ６６５に記憶されている入力画像信号（Ｒ、Ｇ、Ｂ）が出力端（ＯＵＴ）に出力される。
【００８０】
第２受信部６２０が動作する場合にもこれと同様の方式でスイッチ（Ｓ２、Ｓ４、Ｓ５）が動作する。
このように二つの互いに異なる方式のインターフェースを有する液晶表示装置において、両面で同一の画像を表示する場合には、一方のインターフェースを停止することによって消費電力を節減するとともに、同一の画像を液晶表示板組立体３００の両面に表示するためのデジタル出力画像信号（ＤＡＴ）を生成することができる。
【００８１】
一方、図７の信号制御部６００が液晶表示板組立体３００の両面に互いに異なる画像を表示する場合には、スイッチング部６４０の第１及び第２スイッチ（ＳＷ１、ＳＷ２）を同時にターンオンさせて第１及び第２受信部６１０、６２０を同時に動作するようにし、スイッチ（Ｓ３、Ｓ４、Ｓ５）をターンオンさせてスイッチ（Ｓ１、Ｓ２）をターンオフ状態にすればよい。このようにして、図７の信号配列部６６０が図６の信号制御部６００と同様の方式で動作することができる。
【００８２】
次に、図８を参照してさらに他の実施形態による信号制御部６００について説明する。
図８は、本発明のさらに他の実施形態による信号制御部のブロック図である。
図８に示した信号制御部６００は、外部システムのインターフェース方式がある一つの方式で固定されている場合に適用することができる。
【００８３】
図８を参照すれば、本実施形態による信号制御部６００は、選択部６４０、第１受信部６１０、第２受信部６２０、信号配列部６７０及び時間制御部６５０を含み、一つの入力端（ＩＮ）を有している。
第１及び第２受信部６１０、６２０と時間制御部６５０は、図６の信号制御部６００のものと同一である。
【００８４】
選択部６４０は、第１受信部６１０及び第２受信部６２０のうちの一つを入力端（ＩＮ）に接続する一つの第３スイッチ（ＳＷ３）を含む。
選択部６４０の第３スイッチ（ＳＷ３）は、入力画像信号（Ｒ、Ｇ、Ｂ）のインターフェース方式によって入力端（ＩＮ）と第１受信部６１０を接続したり、入力端（ＩＮ）と第２受信部６２０を接続したりして、入力画像信号（Ｒ、Ｇ、Ｂ）を該当の受信部（６１０、６２０）に伝達する。第３スイッチ（ＳＷ３）の動作は、例えば、入力画像信号（Ｒ、Ｇ、Ｂ）と共に入力される制御信号（ＣＴ）を通じて外部で制御することができる。
【００８５】
信号配列部６７０は、第１及び第２行メモリ６７１、６７５及び遅延バッファ６７３を含む。
第１行メモリ６７１は、第１受信部６１０と出力端（ＯＵＴ）との間に接続されており、第２行メモリ６７５は、第２受信部６２０と出力端（ＯＵＴ）の間に接続されている。
遅延バッファ６７３は、第１及び第２受信部６１０、６２０と第１及び第２行メモリ６７１、６７５に接続されており、入力された信号を所定時間遅延させて送出する。
図８に示した信号制御部６００においても、第１及び第２受信部６１０、６２０のうちのいずれか一つだけ動作するので消費電力を節減することができる。
【００８６】
例えば、第１受信部６１０のみ動作すると仮定する場合、第１受信部６１０から出力される画像信号は、第１行メモリ６７１に記憶されると同時に遅延バッファ６７３に記憶される。第１行メモリ６７１に記憶された画像信号は直ちに出力され、遅延バッファ６７３に記憶された画像信号は、所定の時間遅れて第２行メモリ６７５に記憶された後、第１行メモリ６７１の出力が終了すれば出力される。遅延バッファ６７３で遅延する時間は、第１行メモリ６７１が画像信号を出力する間の時間になる。
【００８７】
一方、一つの液晶表示板組立体３００の前面と後面の全てに正像の画像を表示しようとする場合は、一側面を基準とするとき、反対側面に表示される画像は左右または上下が逆さまになる逆像である。したがって、例えば入力画像信号（Ｒ、Ｇ、Ｂ）が液晶表示板組立体３００の前面の画像を基準に順序に配列されている場合、後面に正像の画像を表示するためには後面に表示する画像信号の順序を変えて出力する必要がある。
【００８８】
図６に示した信号制御部６００の場合には、前面表示用入力画像信号と後面表示用入力画像信号を別々に受信しているので、外部装置で後面表示用入力画像信号を信号制御部６００に送るとき、そのまま出力してもいいように順序を合わせて送ることができる。
しかし、図７と図８の場合には、信号制御部６００が一つの画像信号を受けて２回出力しているので、後面表示用に出力するときにその順序を変える必要がある。そのため、行メモリ（６６１、６６３、６６５、６７１、６７５）のいずれか１ケ所で反対順序に書き込んだり、読み出すことができるようにする。例えば図８の場合、第１行メモリ６７１にはそのまま書き込み、第２行メモリ６７５には反対順序に書き込むようにする。
【００８９】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００９０】
【図１】本発明の一実施形態に係る液晶表示装置のブロック図である。
【図２】本発明の一実施形態に係る液晶表示装置の一つの画素の等価回路図である。
【図３】本発明の一実施形態に係る液晶表示板組立体の配置図である。
【図４】図３の液晶表示板組立体のＩＶ−ＩＶ線に沿って切断した断面図である。
【図５】図３の液晶表示板組立体のＶ−Ｖ線に沿って切断した断面図である。
【図６】本発明の一実施形態に係る信号制御部のブロック図である。
【図７】本発明の他の実施形態に係る信号制御部のブロック図である。
【図８】本発明のさらに他の実施形態に係る信号制御部のブロック図である。
【符号の説明】
【００９１】
３          液晶層
１００、２００    （下部及び上部）表示板
１１０、２１０    絶縁基板
１２１ａ、１２１ｂ  （第１及び第２）ゲート線
１２４ａ、１２４ｂ    （第１及び第２）ゲート電極
１３１      維持電極線
１４０      ゲート絶縁膜
１５４ａ、１５４ｂ    （第１及び第２）島状半導体
１６３ａ、１６５ａ  第１島状オーミックコンタクト部材
１６３ｂ、１６５ｂ  第２島状オーミックコンタクト部材
１７１      データ線
１７３ａ、１７３ｂ    （第１及び第２）ソース電極
１７５ａ、１７５ｂ    （第１及び第２）ドレイン電極
１８０      保護膜
１８１ａ、１８１ｂ、１８２、１８５ａ、１８５ｂ    コンタクトホール
１９１ａ、１９１ｂ    （第１及び第２）画素電極
２２０      遮光部材
２３０      カラーフィルタ
２５０      蓋膜
２７０      共通電極
３００      液晶表示板組立体
４００      ゲート駆動部
４００Ｌ、４００Ｒ    （第１及び第２）ゲート駆動回路
５００      データ駆動部
６００      信号制御部
６１０、６２０    （第１及び第２）受信部
６１５      フレームメモリ
６３０、６６０、６７０    信号配列部
６３１、６６１、６７１    第１行メモリ
６３３、６６３、６７５    第２行メモリ
６３５、６６５    第３行メモリ
６４０      選択部
６５０      時間制御部
６７３      遅延バッファ
８００      階調電圧生成部
９００      照明部
９１０      光源
９２０      導光板
９３０      光学シート
【図１】
2008015528.tif 000003
【図２】
2008015528.tif 000004
【図３】
2008015528.tif 000005
【図４】
2008015528.tif 000006
【図５】
2008015528.tif 000007
【図６】
2008015528.tif 000008
【図７】
2008015528.tif 000009
【図８】
2008015528.tif 000010