(57)【要約】【課題】ＳＩＭＤ型演算手段等の処理部を備え画像処理装置のコストの低減化を実現する。【解決手段】本画像処理装置は、入力画像データを記憶する記憶手段１１０と、入力画像データについて、当該入力画像データとは異なるフォーマットの出力画像データを生成して出力する処理手段１５０と、処理手段で入力画像データとは異なるフォーマットの出力画像データを生成するために必要とする入力画像データを記憶手段から選択して読み出して処理手段へ与える画像データ読出し制御手段１４０とを備える。【選択図】図１
2008071302.tif 000002
【特許請求の範囲】
【請求項１】
入力画像データを記憶する記憶手段と、
前記入力画像データについて、当該入力画像データとは異なるフォーマットの出力画像データを生成して出力する処理手段と、
前記処理手段で前記出力画像データを生成するために必要とする入力画像データを前記記憶手段から選択して読み出して前記処理手段へ与える画像データ読出し制御手段と、
を有することを特徴とする画像処理装置。
【請求項２】
請求項１に記載の画像処理装置において、
前記処理手段で前記入力画像データとは異なるフォーマットの出力画像データを生成するために必要とする入力画像データを選択するための情報を記憶したルックアップテーブル（ＬＵＴ）を有し、
前記画像データ読出し制御手段は、前記ＬＵＴを参照して、前記記憶手段から前記入力画像データを選択して読み出すことを特徴とする画像処理装置。
【請求項３】
請求項１に記載の画像処理装置において、
前記記憶手段は、前記入力画像データの少なくとも１フレーム分の記憶容量を持つ第１の記憶手段と、それぞれが前記入力画像データの少なくとも１ライン分の記憶容量を持つ複数の第２の記憶手段を有し、
前記画像データ読出し制御手段は、前記処理手段で前記出力画像データを生成するために必要とする入力画像データを、順次、前記第１の記憶手段から少なくとも１ライン分ずつ選択して読み出して前記第２の記憶手段のいずれかに書き込み、前記書き込み動作とは別個に、前記第２の記憶手段から１ラインあるいは複数ラインの入力画像データを読み出して前記処理手段へ与えることを特徴とする画像処理装置。
【請求項４】
請求項３に記載の画像処理装置において、
前記第１の記憶手段は、それぞれが前記入力画像データの少なくとも１フレーム分の記憶容量を持つ２つの記憶手段で構成され、該２つの記憶手段で前記入力画像データの少なくとも１フレーム分ごとに交互に書込み読出しを行うことを特徴とする画像処理装置。
【請求項５】
請求項３又は４に記載の画像処理装置において、
前記処理手段で前記入力画像データとは異なるフォーマットの出力画像データを生成するために必要とする入力画像データを選択するための情報、前記入力画像データの前記第２の記憶手段への書込みルール、及び、前記第２の記憶手段からの読出しルールを記憶したＬＵＴを有し、
前記画像データ読出し制御手段は、前記ＬＵＴを参照して、前記入力画像データを前記第１の記憶手段から少なくとも１ライン分ずつ選択して読み出して前記第２の記憶手段に書き込み、前記第２の記憶手段から読み出すことを特徴とする画像処理装置。
【請求項６】
請求項１に記載の画像処理装置において、
前記処理手段は、前記入力画像データとは異なるフォーマットの出力画像データを、前記入力画像データを水平・垂直方向に所定ビットおきに選択して複数に分割された複数のサブフレームごとに生成して出力するものであり、
前記画像データ読出し制御手段は、前記処理手段で前記出力画像データを生成するために必要とする入力画像データを、順次、前記記憶手段から各サブフレームずつ選択して読み出して前記処理手段へ与えることを特徴とする画像処理装置。
【請求項７】
請求項６に記載の画像処理装置において、
前記処理手段で前記入力画像データとは異なるフォーマットの出力画像データを各サブフレームごとに生成するために必要とする入力画像データを選択するための情報を記憶した、各サブフレーム対応の複数のＬＵＴを有し、
前記画像データ読出し制御手段は、前記各サブフレーム対応の複数のＬＵＴを順次参照して、前記記憶手段から前記入力画像データを各サブフレームずつ選択して読み出すことを特徴とする画像処理装置。
【請求項８】
請求項３又は４に記載の画像処理装置において、
前記処理手段は、前記入力画像データとは異なるフォーマットの出力画像データを、前記入力画像データを水平・垂直に所定ビットおきに選択して複数に分割された複数のサブフレームごとに生成して出力するものであり、
前記画像データ読出し制御手段は、前記処理手段で前記出力画像データを生成するために必要とする入力画像データを、各サブフレームごとに順次、前記第１の記憶手段から少なくとも１ライン分ずつ選択して読み出して前記第２の記憶手段のいずれかに書き込み、前記第２の記憶手段から読み出すことを特徴とする画像処理装置。
【請求項９】
請求項８に記載の画像処理装置において、
前記処理手段で前記入力画像データとは異なるフォーマットの出力画像データを各サブフレームごとに生成するために必要とする入力画像データを選択するための情報、前記入力画像データの前記第２の記憶手段への書込みルール、及び、前記第２の記憶手段からの読出しルールを記憶した、各サブフレーム対応の複数のＬＵＴを有し、
前記画像データ読出し制御手段は、前記各サブフレーム対応の複数のＬＵＴを順次参照して、各サブフレームごとに、前記入力画像データを前記第１の記憶手段から少なくとも１ライン分ずつ選択して読み出して前記第２の記憶手段に書き込み、前記第２の記憶手段から読み出すことを特徴とする画像処理装置。
【請求項１０】
請求項２又は５に記載の画像処理装置において、
前記ＬＵＴは、互いに異なる複数の入力画像データのフォーマットと、互いに異なる複数の出力画像データのフォーマットの組合せに対応する数分有し、
前記画像データ読出し制御手段は、入力画像データと出力画像データの該当するフォーマットの組合せに対応するＬＵＴを選択することを特徴とする画像処理装置。
【請求項１１】
請求項７又は９に記載の画像処理装置において、
前記サブフレーム対応の複数のＬＵＴは、互いに異なる複数の入力画像データのフォーマットと、互いに異なる複数の出力画像データのフォーマットの組合せに対応する数分有し、
前記画像データ読出し制御手段は、入力画像データと出力画像データの該当するフォーマットの組合せに対応する複数のＬＵＴを選択することを特徴とする画像処理装置。
【請求項１２】
請求項１乃至１１のいずれか１項に記載の画像処理装置において、
前記処理手段は、複数のデータを１つの命令で演算して出力するＳＩＭＤ（Ｓingle  Ｉnstruction  Ｍultiple  Ｄata）型演算手段であることを特徴とする画像処理装置。
【請求項１３】
請求項１乃至１２のいずれか１項に記載の画像処理装置において、
前記フォーマットは解像度であることを特徴とする画像処理装置。
【請求項１４】
請求項１乃至１３のいずれか１項に記載の画像処理装置を使用して出力画像データを表示することを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＩＭＤ型演算手段等を使用し、解像度変換等、入力画像データに対し、それとは異なるフォーマットの出力画像データを作成する画像処理装置、及び、これを用いた画像表示装置に関する。
【背景技術】
【０００２】
１つの命令で複数のデータを同時に処理するＳＩＭＤ（Ｓingle  Ｉnstruction  Ｍultiple  Ｄata）型演算手段は同じ処理を並列に処理することから、特に膨大な画素情報からなる画像の処理に使用する場合は、処理対象の画素を指定することで、同じ処理を高速に実行し、高速に処理結果を得ることができる。
【０００３】
従来、ＳＩＭＤ型演算手段の前後でフォーマットが異なる場合、ＳＩＭＤ型演算手段による処理後、フレームバッファとフォーマット変換専用のハードウェアおよびこのフォーマット変換用のハードウェアの出力側にバッファを設けて対応していた。例えば、特許文献１では、ＳＩＭＤ型演算手段前に処理前の画像データを蓄える入力バッファメモリを設け、ＳＩＭＤ型演算手段後に処理後の画像データを蓄える出力バッファメモリと該出力バッファメモリ内の画像データを所定のビデオ出力形式に変換して出力するビデオ出力回路を備えている。
【０００４】
一方、１フレームの画像を複数のサブフレームに分割し、光偏向素子を使用して各サブフレームの画像を異なった位置に偏向し、この偏向位置に対応して各サブフレームを時分割で表示することで、高精細画像を表示する所謂ピクセルシフト表示方式についても、ＳＩＭＤ型演算手段を使用して画像処理を行うことで、高速な画像処理が実現できる。この場合、入力は１フレームの画像として入力し、出力はサブフレーム毎の時分割となり、ＳＩＭＤ型演算手段の前後でフォーマットが異なる。従来技術によれば、例えば、特許文献２のように、ＳＩＭＤ型演算手段から出力された画像データを一度フレームバッファに記憶し、各サブフレームに分割した後、表示に対応したタイミングで各サブフレームを出力する回路構成が必要となる。
【０００５】
【特許文献１】特開２００２−７３５７５号公報
【特許文献２】特開２００３−２１６１３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の主たる目的は、ＳＩＭＤ型演算手段等の処理部を備える画像処理装置において、入力画像データとは異なるフォーマットで出力画像データを生成して出力するにあたり、処理部の出力側の回路、部品等を削減してコストの低減を実現することにある。
【０００７】
また、本発明の目的は、ＳＩＭＤ型演算手段等の処理部を備える画像処理装置において、出力画像データのフォーマットに対応する入力画像データを迅速に、容易に選択できるようにして処理の高速化を実現することにある。
【０００８】
また、本発明の目的は、ＳＩＭＤ型演算手段等の処理部を備える画像処理装置において、入力画像データとは異なるフォーマットで出力画像データを生成するとともに、１フレームを複数のサブフレームに分割して時分割でピクセルシフト表示する方式に適用する場合に、サブフレームに分割するための回路や記憶手段を使用しないで低コスト化を実現することにある。
【０００９】
さらに、本発明の目的は、このような画像処理装置を使用した画像表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の画像処理装置は、入力画像データを記憶する記憶手段と、入力画像データについて、当該入力画像データとは異なるフォーマットの出力画像データを生成して出力する処理手段と、処理手段で前記出力画像データを生成するために必要とする入力画像データを記憶手段から選択して読み出して処理手段へ与える画像データ読出し制御手段とを備えることを特徴とする。これにより、ＳＩＭＤ型演算手段等の出力画像を入力画像データとは異なるフォーマットにするための回路、部品を削減してコストを低減できる。
【００１１】
また、本発明の画像処理装置は、処理手段で前記入力画像データとは異なるフォーマットの出力画像データを生成するために必要とする入力画像データを選択するための情報を記憶したルックアップテーブル（ＬＵＴ）を備え、画像データ読出し制御手段は、ＬＵＴを参照して、記憶手段から入力画像データを選択して読み出すことを特徴とする。ＬＵＴを使用することで、迅速、容易に必要な入力画像データを選択でき、処理の高速化が可能になる。
【００１２】
また、本発明の画像処理装置は、記憶手段は、入力画像データの少なくとも１フレーム分の記憶容量を持つ第１の記憶手段と、それぞれが入力画像データの少なくとも１ライン分の記憶容量を持つ複数の第２の記憶手段を有し、画像データ読出し制御手段は、処理手段で出力画像データを生成するために必要とする入力画像データを、順次、第１の記憶手段から少なくとも１ライン分ずつ選択して読み出して前記第２の記憶手段のいずれかに書き込み、書き込み動作とは別個に記第２の記憶手段から１ラインあるいは複数ラインの入力画像データを読み出して前記処理手段へ与えることを特徴とする。これにより、さらなる処理の高速化が可能になる。また、ＬＵＴを使用すれば、入力画像データを１ライン分ずつ迅速、容易に選択することができる。
【００１３】
また、本発明の画像処理装置は、処理手段は、入力画像データとは異なるフォーマットの出力画像データを、入力画像データを水平・垂直方向に所定ビットおきに選択して複数に分割された複数のサブフレームごとに生成して出力するとし、画像データ読出し制御手段は、処理手段で出力画像データを生成するために必要とする入力画像データを、順次、記憶手段から各サブフレームずつ選択して読み出して前記処理手段へ与えることを特徴とする。これにより、入力画像データと異なるフォーマットの出力画像データの生成とピクセルシフト表示のためのサブフレームの分割が一度に実現でき、フォーマット変換処理後にサブフレームに分割する場合に必要な回路等を削減することができる。また、各サブフレーム対応にＬＵＴを用意すれば、フォーマット変換とサブフレーム分割を迅速、容易に行うことができる。
【００１４】
また、本発明の画像処理装置は、ＬＵＴは、互いに異なる複数の入力画像データのフォーマットと、互いに異なる複数の出力画像データのフォーマットの組合せに対応する数分有し、画像データ読出し制御手段は、入力画像データと出力画像データの該当するフォーマットの組合せに対応するＬＵＴを選択することを特徴とする。これにより、複数の入力フォーマット、出力フォーマットに対応してＳＩＭＤ型演算手段等の処理手段で必要な入力画像データを高速に選択することができる。
【発明の効果】
【００１５】
本発明によれば、ＳＩＭＤ型演算手段等の画像処理手段を備える画像処理装置において、入力画像データとは異なるフォーマットの出力画像データや複数のサブフレームを生成するために必要な入力画像データを選択して画像処理手段の入力とすることで、フォーマット変換やサブフレーム分割などに必要な回路、部品を削減することができ、画像処理装置の低コスト化を実現することができる。また、入力画像データの選択にＬＵＴを使用することで、迅速、容易に必要な入力画像データの選択が可能になる。
【００１６】
そして、画像表示装置にこのような画像処理装置を使用すれば、全体の低コスト化を実現することができる。
【発明を実施するための最良の形態】
【００１７】
以下に本発明の実施の形態について図面により詳述する。なお、以下の実施の形態では、本画像処理装置は入力された画像データを解像度変換して、入力画像データとは異なる解像度（使用する表示手段の解像度）の出力画像データを生成するとするが、本発明はこれに限定されるものではなく、一般に入力画像データとは異なるフォーマットの出力画像データを生成することが可能である。
【００１８】
［実施例１］
図１は本発明に係る画像処理装置の第１の実施形態の構成例を示すブロック図である。本画像処理装置は、入力画像データを記憶する記憶部１１０、入力画像データの解像度を検出する解像度検出部１２０、記憶部１１０に対する入力画像データの書込み動作を制御する画像データ書込み制御部１３０、記憶部１１０の入力画像データの一部又は全部を選択して読みだす読出し動作を制御する画像データ読出し制御部１４０、及び、記憶部１１０から選択して読み出された画像データを入力として、入力画像データとは異なる解像度の出力画像データを生成する処理部１５０で構成される。記憶部１１０としてはＳＤＡＲＭ，ＳＲＡＭ、デュアルポートＲＡＭ、ＦＩＦＯ等の記憶素子を使用することができる。また、処理部１５０としては、複数のデータを一つの命令で並列に演算して出力するＳＭＩＤ型演算手段が最適であり、演算結果の出力画像データは表示手段（図示せず）に直接送出される。
【００１９】
入力情報は制御情報と画像データから構成される。制御情報は、一般に画素クロック、垂直・水平同期信号、有効なデータ期間を示すデータイネーブル信号などからなる。解像度検出部１２０は、制御情報を入力し、入力画像データの解像度を検出して解像度情報を出力する。図２に解像度検出部１２０の構成例のブロック図を示す。カウンタ（１）１２１は画素クロック、データイネーブル信号、水平同期信号を入力し、水平同期信号期間の有効な画素クロック数を計数することで、１走査線内の画素数を示す計数結果１を出力する。カウンタ（２）１２２は水平同期信号、データイネーブル信号、垂直同期信号を入力し、垂直同期信号期間の有効な水平同期信号の数を計数することで、１フレームの有効走査線数を示す計数結果２を出力する。一般にコンピュータ等の出力画像には、有効でない部分として水平・垂直同期信号の期間、及びポーチと呼ばれる期間が水平・垂直同期信号の前後に設けられている。データイネーブル信号を使用することにより、有効な部分のみを計数することができる。データイネーブル信号が使用できない場合は、別途有効期間を示す信号を作成するか、またはデータイネーブル信号を常に有効とすればよい。ルックアップデータ（ＬＵＴ）１２３は、１フレームの走査線数と１走査線内の画素数対応にその解像度情報を記憶しており、計数結果（１）及び計数結果（２）を入力アドレスとして、対応する解像度情報を出力する。解像度情報は、ＶＧＡ，ＳＶＧＡ，ＸＧＡ，ＵＸＧＡ，ＱＸＧＡなどをコードで示したものである。
【００２０】
なお、計数結果（１）及び計数結果（２）に対応する解像度情報が存在しない場合には、それに最も近いものを選択する。また、制御信号にデータイネーブル信号が付加されない場合には、カウンタ（１）１２１、カウンタ（２）１２２の計数値は無効な期間を含んでいるが、標準的な無効部分の期間は予め分かっているので、計数結果（１）及び計数結果（２）を補正することにより、対応することができる。
【００２１】
図１に戻り、画像データ書込み制御部１３０は、制御情報と解像度情報に基づき、入力画像データを記憶部１１０に書き込むための制御情報（書込み制御情報）を発生して記憶部１１０に出力する。書込み制御情報は、書込む場所を示すアドレス、書込む画像データに同期したクロック、その他の必要な制御信号などで構成される。記憶部１１０は、この書込み制御情報に従って入力画像データを順次書き込んでいく。
【００２２】
画像データ書込み制御部１３０の構成、及び、該画像データ書込み制御部１３０による入力画像データの記憶部１１０への書込み動作は、本発明の特徴とするところではないので、これ以上の詳しい説明は省略する。
【００２３】
本発明の特徴は画像データ読出し制御部１４０にある。まず、画像データ読出し制御部１４０の構成及び動作を説明する前に、解像度変換について簡単に説明する。なお、実施例では、解像度変換は線形補間法によるとする。
【００２４】
図３は線形補間法による解像度変換の説明図である。ここで、Ａ，Ｂ，Ｃ，Ｄは入力画素、Ｘは出力画素である。出力画素Ｘは、該出力画素を囲む４つの入力画素の一つＡからｘ，ｙの位置にあるとする。線形補間法では、出力画素Ｘに対する入力画素Ａ，Ｂ，Ｃ，Ｄの画素値の影響を、各入力画素からの距離を用いて補間することで、出力画素の画素値を求める。入力画素のピッチを１とした場合、図３の位置関係では、式（１）により出力画素Ｘの画素値が求まる。出力画素ピッチは、入力画像の解像度と出力画像の解像度から一義的に求まる。
【００２５】
出力画素Ｘ＝（１−ｘ）・（１−ｙ）・Ａ＋ｘ・（１−ｙ）・Ｂ
＋（１−ｘ）・ｙ・Ｃ＋ｘ・ｙ・Ｄ                      …（１）
以下に、画像データ読出し制御部１４０の構成及び動作について詳述する。画像データ読出し制御部１４０は、解像度検出部１２０から入力画像データの解像度情報を入力し、処理部（ＳＩＭＤ型演算手段）１５０が入力画像データを解像度変換して、使用する表示手段の解像度に対応した出力画像データを順次生成して表示手段に送出できるように、記憶部１１０に対して必要な入力画像データを選択して読出すための読出し制御情報を出力すると共に、処理部１５０に対して解像度変換処理のための必要な演算制御情報を出力する。ここで、読出し制御情報には入力画像データの読出し場所を示すアドレス（具体的には走査線Ｎo．，走査線内画素Ｎo．）が含まれ、演算制御情報にはｘ，ｙ距離情報が含まれる。
【００２６】
図４に画像データ読出し制御部１４０の構成例のブロック図を示す。図４において、１４１はルックアップテーブル（ＬＵＴ）群であり、入力画像と出力画像の一般に使用される解像度の組み合わせの数分の複数のＬＵＴ１〜ｎからなる。ＬＵＴ１〜ｎは、それぞれ当該入力画像の解像度と出力画像の解像度の組み合わせに対応する読出し制御情報と演算制御情報を記憶している。例えば、ＬＵＴ１が、入力画像の解像度がＸＧＡ（１０２４×７６８）、出力画像の解像度がＵＸＧＡ（１６００×１２００）に対応するとして場合、該ＬＵＴ１はＸＧＡ／ＵＸＧＡ変換のための読出し制御情報と演算制御情報を記憶する。後述するように、実施例では、各ＬＵＴはそれぞれ２つのＬＵＴ（サブＬＵＴ）で構成される。また、実際には、ＬＵＴ群１４１はハードディスク、メモリ等の半導体記憶素子、その他、適当な記憶装置上や記憶素子上に用意される。
【００２７】
ＬＵＴ選択部１４２は、解像度検出部１２０から与えられる入力画像データの解像度情報と使用する表示手段の解像度情報（出力画像データの解像度情報）とにより、ＬＵＴ群１４１から処理対象のＬＵＴ（１組のサブＬＵＴ）を選択する。使用する表示手段の解像度情報は、例えば、ユーザが入力して、予めメモリに記憶するか、ＬＵＴ選択部１４２自体が保持するかしておく。該ＬＵＴ選択部１４２は、ＬＵＴ読出し制御部１４３に対して選択したＬＵＴを通知する。
【００２８】
ＬＵＴ読出し制御部１４３は、選択されたＬＵＴ（１組のサブＬＵＴ）をアクセスして、順次、読出し制御情報と演算制御情報を読出し、読出し制御情報（入力画像データの走査線Ｎo．，画素Ｎo．等）は記憶部１１０に送り、演算制御情報（ｘ，ｙ距離等）は処理部１５０に送る。記憶部１１０は、読出し制御情報をもとに入力画像データを順次選択的に読み出して処理部１５０に送出する。処理部（ＳＩＭＤ型演算手段）１５０は、演算制御情報をもとに、入力画像データを解像度変換して使用表示手段の解像度に対応する出力画像データを得、表示手段に送出する。
【００２９】
以下に具体例について説明する。具体例は、入力画像データの解像度をＵＸＧＡ（１６００×１２００）、出力画像データの解像度（使用表示手段の解像度）をＱＸＧＡ（２０４８×１５３６）とする。
【００３０】
図５にＵＸＧＡ／ＱＸＧＡ変換のためのＬＵＴの構成例を示す。ＬＵＴはＬＵＴ−ＡとＬＵＴ−Ｂの２つ１組のサブＬＵＴの組からなる。ＬＵＴ−Ａは、出力画像の１走査線内の各画素Ｎo.（Ｍ）毎に、入力画像の使用画素Ｎo.（ｍi，ｍj）及びｘ方向距離（ｘ）を記憶している。ＬＵＴ−Ｂは、出力画像の各走査線Ｎo.（Ｌ）毎に、入力画像の使用走査線Ｎo.（ｌi，ｌj）及びｙ方向距離（ｙ）を記憶している。ここでは、入力画像の画素ピッチは１００００（16）とし、ｘおよびｙの最大値は１１１１（15）としている。図６に入出力画像の画素、走査線の関係を示す。
【００３１】
図７はＬＵＴ読出し制御部１４３の処理フロー例である。以下に、図５、図６、図７に基づいてＬＵＴ読出し制御部１４３の動作を詳述する。
【００３２】
ＬＵＴ読出し制御部１４３は、まず、出力画像データの演算対象の走査線Ｎo.（Ｌ）をＬ＝１、すなわちＬ１として、出力画像データの１番目の走査線Ｌ１について、ＬＵＴ−Ｂより、当該走査線Ｌ１の画像Ｍ１，Ｍ２，…，Ｍ２０４８を演算するために必要なｙ方向距離（ｙ＝１１１０）、及び、入力画像データの使用する走査線ｌ0（ｌi＝０），ｌ1（ｌi＝１）を取得して、ｙ方向距離（ｙ＝１１１０）は出力画像データの演算対象の走査線Ｎo.（Ｌ１）と共に、処理部１５０へ送り、入力画像データの使用する走査線ｌ0，ｌ1のうち、まず、ｌ0を記憶部１１０へ送る（Ｓ１〜Ｓ５）。
【００３３】
次に、ＬＵＴ読出し制御部１４３は、出力画素Ｎo.（Ｍ）を１からインクリメントして、ＬＵＴ−Ａより、順次、出力走査線Ｌ１の画素Ｍ１，Ｍ２，…，Ｍ２０４８を演算するために必要なｘ方向距離ｘ＝１１１０，１０１０，…，０、及び、入力画像データの使用する画素対｛ｍ０，ｍ１｝（ｍi＝０，ｍj＝１），｛ｍ１，ｍ２｝（ｍi＝１，ｍj＝２），…，｛ｍ１５９８，ｍ１５９９｝（ｍi＝１５９８，ｍj＝１５９９）を取得して、ｘ方向距離は当該出力画素Ｎo.（Ｍ１，Ｍ２，…，Ｍ２０４８）と共に処理部１５０へ送り、入力画像データの画素対｛ｍ０，ｍ１｝，｛ｍ１，ｍ２｝，…，｛ｍ１５９８，ｍ１５９９｝は記憶部１１０へ送る（Ｓ６，Ｓ７〜Ｓ１２のループ）。
【００３４】
記憶部１１０は、記憶されている入力画像データについて、ＬＵＴ読出し制御部１４３で指示された走査線ｌ0の画素対｛ｍ０，ｍ１｝，｛ｍ１，ｍ２｝，…，｛ｍ１５９８，ｍ１５９９｝を順次選択し、その画素値を読み出して処理部１５０へ送る。
【００３５】
処理部１５０は、出力画像データの演算対象の走査線及びその各画素対応に、ＬＵＴ読出し制御部１４３から送られた当該走査線の出力画素を演算するために必要なｙ方向距離（ｙ）とｘ方向距離（ｘ）、及び、記憶部１１０から送られた入力画像データを格納するレジスタ、メモリ等を具備している。現時点では、処理部１５０は、出力画像データの１ライン目（Ｌ１）について、その各画素Ｍ１，Ｍ２，…，Ｍ２０４８を演算するために必要なｙ方向距離ｙ＝１１１０，ｘ方向距離ｘ＝１１１０，１０１０，…，０、及び、入力画像データの０ライン目（ｌ0）の各画素対｛ｍ０，ｍ１｝，｛ｍ１，ｍ２｝，…，｛ｍ１５９８，ｍ１５９９｝の画素値を得る。この時点では、処理部１５０は解像度変換の演算を開始できない。
【００３６】
ＬＵＴ読出し制御部１４３は、出力画素Ｎo.（Ｍ）が最大値（ここでは２０４８）に達すると、次に、入力画像データの使用する走査線ｌ0，ｌ1のｌ1を記憶部１１０へ送る（Ｓ１３，Ｓ１４）。そして、ＬＵＴ読出し制御部１４３は、再び出力画素Ｎo.（Ｍ）を１からインクリメントして、ＬＵＴ−Ａより、順次、出力画素Ｍ１，Ｍ２，…，Ｍ２０４８に対応する使用画素対｛ｍ０，ｍ１｝，｛ｍ１，ｍ２｝，…，｛ｍ１５９８，ｍ１５９９｝を取得して記憶部１１０へ送る（Ｓ６，Ｓ７〜Ｓ１２のループ）。なお、ｘ方向距離は走査線ｌ0，ｌ1で同じであり、すでにｌ0の際に取得し、出力画素Ｎo.と共に処理部1５０へ送付済みであるため、このｌ1の際には、ｘ方向距離の取得、その処理部１５０への送付は行わない（Ｓ８でｘの取得を省略、及び、Ｓ９をスキップ）。
【００３７】
記憶部１１０は、記憶されている入力画像データについて、ＬＵＴ読出し制御部１４３で指示された走査線ｌ1の画素対｛ｍ０，ｍ１｝，｛ｍ１，ｍ２｝，…，｛ｍ１５９８，ｍ１５９９｝を順次選択し、その画素値を読出して処理部１５０へ送る。
【００３８】
処理部１５０は、出力画像データの１ライン目（Ｌ１）について、その画素Ｍ１，Ｍ２，…，Ｍ２０４８を演算するために必要なｙ方向距離ｙ＝１１１０、ｘ方向距離ｘ＝１１１０，１０１０，…，０、及び、入力画像データの０ライン目（ｌ0）の各画素対｛ｍ０，ｍ１｝，｛ｍ１，ｍ２｝，…，｛ｍ１５９８，ｍ１５９９｝の画素値を保持しており、記憶部１１０から入力画像データの１ライン目（ｌ1）の各画素対｛ｍ０，ｍ１｝，｛ｍ１，ｍ２｝，…，｛ｍ１５９８，ｍ１５９９｝の画素値が送られてくると、解像度変換の演算を開始し、順次、出力画素Ｍ１，Ｍ２，…の画素値を計算して表示手段に送る。
【００３９】
一方、読出し制御部１４３は、Ｌ＝２として（Ｓ１６）、再びステップＳ２以降を実行する。これにより、処理部１５０には、出力画像データの２ライン目（Ｌ２）について、その各画素Ｍ１，Ｍ２，…，Ｍ２０４８を演算するために必要なｙ方向距離ｙ＝１０１０、ｘ方向距離ｘ＝１１１０，１０１０，…，０があらたに保持される。一方、記憶部１１０では、記憶されている入力画像データについて、走査線ｌ1，ｌ2の画素対｛ｍ０，ｍ１｝，｛ｍ１，ｍ２｝，…，｛ｍ１５９８，ｍ１５９９｝をｌ1，ｌ2の順に順次選択し、その画素値を読み出して処理部１５０へ送る。処理部１５０は、出力画像データの２ライン目（Ｌ２）について、入力画像データの使用する画素対のデータが揃った段階で、順次、画素Ｍ１，Ｍ２，…の画素値を計算して表示手段に送る。
【００４０】
以下、ＬＵＴ読出し制御部１４３は、Ｌ＝１５３６になるまで、ステップＳ２以降の処理を繰り返し、Ｌ＞最大値（１５３６）を判定して一連の処理を終了とする（Ｓ１５）。これにより、記憶部１１０、処理部１５０の動作も順次終了となる。
【００４１】
なお、図７の処理フローでは、分かりやすいように、出力画像データの各走査線ごと、さらに、入力画像データの使用する走査線ｌi，ｌjごと、ＬＵＴ−Ａを繰り返し参照するとしたが、一連の処理の間、記憶部１１０が入力画像データの各画素対を保持し、処理部１５０がｘ方向距離を保持しておけば、ＬＵＴ−Ａは最初の１回だけの参照とすることが可能である。この場合、ＬＵＴ読出し制御部１４３は、ＬＵＴ−Ｂを参照する都度、入力画像データの使用する走査線ｌi，ｌjを記憶部１１０へ送るだけでよい。
【００４２】
［実施例２］
図８は本発明に係る画像処理装置の第２の実施形態の構成例を示すブロック図である。本実施例では、入力画像データを１フレームごと交互に記憶する２バンクまたは２つの独立した記憶素子からなる記憶部２１０−ａ，２１０−ｂ、及び、ＳＩＭＤ型演算手段である処理部（図示せず）に必要な画像データを複数ライン単位に選択して送るための複数（実施例では５つ）のラインバッファ２３５−ａ〜２３５−ｅを備える。なお、図８では解像度検出部を省略したが、当然、本実施例でも解像度検出部を備えることは云うまでもない。また、図４のように、一般にＬＵＴは複数存在するが、図８では処理対象の一つのＬＵＴ２５０のみを示す。
【００４３】
記憶部２１０−ａ，２１０−ｂは交互に入力画像データの書込みまたは読出しを行う。書込み動作は、入力画像データの１フレームがそのまま書き込まれるが、読出し動作では必要なデータが選択して読み出される。先の実施例１と同様に、記憶部２１０−ａ，２１０−ｂとしてはＳＤＲＡＭ，ＳＲＡＭ、デュアルポートＲＡＭ，ＦＩＦＯ等の記憶素子を使用することができる。デュアルポートＲＡＭ，ＦＩＦＯ等は、書込みと読出しを非同期に行うことができ、画像の書込み読出し制御は容易であるが、部品コストが高価である。ＳＲＡＭは高速化が可能であるが、コスト面ではデュアルポートＲＡＭと同様に高価である。ＳＤＲＡＭは書込み読出しの一方しか行うことができないため、書込み読出しの制御および複数個（本実施例では少なくとも２個）を使用して交互に書込み読出しを行う等の制御が必要であるが、コスト面では他の素子に対して優位であり、本実施例では特に有効である。
【００４４】
フレームメモリ制御部２２０は、記憶部２１０−ａ，２１０−ｂへの入力画像データの書込み動作と処理部（ＳＩＭＤ型演算手段）で必要な画像データの読出し動作の制御を行う。図８では、記憶部２１０−ａに対して入力画像データが書き込まれ（画像データＷ）、記憶部２１０−ｂから画像データの読出し（画像データＲ）が行われている様子を示している。なお、入力画像データの読み出すべき走査線、画素等は後述のラインバッファ書込み制御部２３０を通して指示される。
【００４５】
ラインバッファ２３５−ａ〜２３５−ｅは、それぞれ記憶部２１０−ａあるいは２１０−ｂから読み出された入力画像データ１走査線分の画像データを記憶する。該ラインバッファ２３５−ａ〜２３５−ｅは、入力画像データ１フレームを交互に記憶する記憶部２１０−ａ，２１０−ｂの指定された走査線の選択された画像データを書込み読出しできればよく、構成、アーキテクチャに制限を加えるものではない。記憶部２１０−ａ，２１０−ｂと同様に、ＳＤＲＡＭ，ＳＲＡＭ、デュアルポートＲＡＭ，ＦＩＦＯ等の記憶素子を使用することができる。
【００４６】
ラインバッファ書込み制御部２３０は、フレームメモリ制御部２２０に対する入力画像データの読出し指示とラインバッファ２３５−ａ〜２３５−ｅへの入力画像データの書込みを制御する。ラインバッフア読出し制御部２４０は、ラインバッファ２３５−ａ〜２３５−ｅからの入力画像データの読出しを制御する。このラインバッファ書込み制御部２３０、ラインバッファ読出し制御部２４０、及び後述のＬＵＴ読出し制御部２６０などが、図１の画像データ読出し制御部１４０に該当する。
【００４７】
ＬＵＴ２５０は、先の実施例１の場合と同様に、二つのサブＬＵＴ−Ａ，ＬＵＴ−Ｂで構成され、入出力画像の解像度変換のための読出し制御情報（使用走査線、使用画素等）と演算制御情報（ｘ，ｙ方向距離等）を記憶するが、本実施例では、さらにラインバッフア２３５−ａ〜２３５−ｅへの書込みルール、ラインバッファ２３５−ａ〜２３５−ｅからの読出しルールを記憶している。ＬＵＴ２５０の具体例については後述する。
【００４８】
ＬＵＴ読出し制御部２６０は、ＬＵＴ２５０をアクセスして、順次、読出し制御情報、演算制御情報、ラインバッファ書込みルール及びラインバッファ読出しルールを読出し、読出し制御情報とラインバッファ書込みルールはラインバッファ書込み制御部２３０へ、ラインバッファ読出しルールはラインバッファ読出し制御部２４０へ渡し、演算制御情報は処理部（ＳＩＭＤ型演算手段）に送る。ラインバッファ書込み制御部２３０は、ＬＵＴ読出し制御部２６０から渡された読出し制御情報をフレームメモリ制御部２２０に送り、これを基にフレームメモリ制御部２２０が記憶部２１０−ａあるいは２１０−ｂから読み出した所定走査線の所定画像データを、ＬＵＴ読出し制御部２６０から渡されたラインバッフア書込みルールに従ってラインバッファ２３５−ａ〜２３５−ｅの指定されたラインバッファに書き込んでいく。一方、ラインバッファ読出し制御部２４０では、ＬＵＴ読出し制御部２６０から渡されたラインバッファ読出しルールに従ってラインバッファ２３５−ａ〜２３５−ｅの指定されたラインバッファから画像データを読み出して処理部に送る。ラインバッファ書込み制御部２３０とラインバッファ読出し制御部２４０とは、それぞれ個別に並行して動作することが可能である。
【００４９】
図９にＬＵＴ２５０の具体例を示す。これは、先の図５と同様に、ＵＸＧＡ（１６００×１２００）を入力、ＱＸＧＡ（２０４８×１５３６）を出力とした場合の構成例である。ここでも、ＬＵＴ２５０はＬＵＴ−ＡとＬＵＴ−Ｂから構成されるとする。ＬＵＴ−Ａは図５と同じであるが、ＬＵＴ−Ｂは、ラインバッファへの書込み方（書込みルール）と読出し方（読出しルール）の欄が追加されている点が図５と異なる。ここで、ラインバッファへの書込み方は、矢印を用いて入力画像データの使用する走査線と書き込むべきラインバッファの関係を示す。例えば、「０→ａ，０→ｂ」は、入力画像データのライン０（ｌ0）から読み出された画像データはラインバッファ２３５−ａに書込み、ライン１（ｌ1）から読み出された画像データはラインバッファ２３５−ｂに書き込むべきことを示している。基本的にあるラインバッファに書き込まれたデータは再利用が可能であるため、新たに更新する必要のある走査線Ｎo．のみラインバッファへ新規書込みを行うようにする。ラインバッファからの読出し方は基本的に２ライン分同時に読出すようにする。
【００５０】
ＬＵＴ読出し制御部２６０の動作は、先のＬＵＴ読出し制御部１４３（図４）の動作と基本的に同様である。したがって、図７に示したフローチャートは、一部のステップの内容を次のように変更することで、基本的にそのまま適用することできる。
ａ．ステップＳ３では、ｙ方向距離（ｙ）、使用する走査線（ｌi，ｌj）の他にラインバッファへの書込み方、ラインバッファからの読出し方も取得する。
ｂ．ステップＳ５では、使用する走査線（ｌi）、ラインバッファへの書込み方をラインバッファ書込み制御部２３０に出力し、ラインバッファからの読出し方をラインバッファ読出し制御部２４０に出力する。
ｃ．ステップＳ１０では、使用画素（ｍi，ｍj）をラインバッファ書込み制御部２３０に出力する。
ｄ．ステップＳ１４では、使用する走査線（ｌi）をラインバッファ書込み制御部２３０に出力する。
【００５１】
なお、ラインバッファ書込み制御部２３０では、ＬＵＴ読出し制御部２６０から受け取った使用走査線（ｌi，ｌj）や使用画素（ｍi，ｍj）をそのままフレームメモリ制御部２２０に送ることはせずに、ラインバッファへの書込み方を参照して、新たに必要な走査線の場合のみ送ることになる。
【００５２】
画像データ処理後の表示は、通常走査線ごとに行われることから、ラインバッファ２３５−ａ〜２３５−eは、それぞれ入力画像データ１走査線分の必要データを記憶することが好ましい。読出しはＳＩＭＤ型演算手段が一度に読み込むことが可能な容量ごとに行うことで、データの読み込み速度、素子容量ともに効率よく行うことが好ましい。
【００５３】
本実施例では、ラインバッファ２３５−ａ〜２３５−ｅに、順次、画像処理（ここでは解像度変換）に必要な入力画像データを走査線ごとに読み出しておくことで、ＳＩＭＤ型演算手段がラインバッファへの書込み時間を待つことなく必要な画像データを読み込むことができる。ラインバッファ読出し制御部２４０は、複数のラインバッファからラインバッファ書込み制御部２３０によるラインバッファへの書込み動作とは独立に、ＳＩＭＤ型演算手段が一度にロードできる容量の入力画像データを読み出すことができる。
【００５４】
［実施例３］
本実施の形態は、先の実施例１の入力画像データを解像度変換して、入力画像データとは異なる解像度（使用する表示手段の解像度）の出力画像データを生成するための構成をピクセルシフト表示用に拡張したものである。
【００５５】
ピクセルシフト表示とは、１フレームの画像を複数のサブフレームに分割し、光偏向素子により、順次、サブフレーム毎に表示位置をずらして時分割に表示することで、表示手段に用いられる光変調素子の解像度よりも見かけ上高い解像度の画像を表示できるようにしたものである。以下では、１フレームの画像を４つのサブフレームに分割すると仮定するが、一般に分割数は任意である。
【００５６】
図１０に１フレームの画像を４つのサブフレームに分割した場合のフレームとサブフレームの画素関係の一例を示す。図１０において、（ａ）は１フレームの画素、（ｂ）〜（ｅ）はサブフレームの画素であり、１フレームとサブフレームで同じ位置の画素には同じ添え字（番号）が付加されている。例えば、サブフレーム１→２→３→４→１→２・・・と、順次、サブフレーム１の画像は表示位置を変化させずに表示し、サブフレーム２の画像は水平方向に１画素ずらして表示し、サブフレーム３の画像は水平・垂直方向に１画素ずらして表示し、サブフレーム４の画像は垂直方向に１画素ずらして表示することで、１フレームの画像を１／４画素数をもつ光変調素子で表示を行うことができる。
【００５７】
なお、光偏向素子については、例えば特開２００３−３０２９５２号公報、特開２００５−１８９５４６号公報などに詳述されているので、ここでは詳しい説明は省略する。
【００５８】
図１１に本実施例の主要部の構成例を示す。本実施例の全体的構成は図１と同じであるので省略する。図１１は、先の図４に示した画像データ読出し制御部の構成例の一部に相当するもので、３００は図４のルックアップテーブル群１４１中の一つのＬＵＴに対応し、３１０は図４のＬＵＴ読出し制御部１４３に対応する。
【００５９】
ＬＵＴ３００は、図１０の４つのサブフレーム１，２，３，４にそれぞれ対応してサブフレーム１ＬＵＴ３００−１，サブフレーム２ＬＵＴ３００−２，サブフレーム３ＬＵＴ３００−３，サブフレーム４ＬＵＴ３００−４の４つで構成される。それぞれのサブフレーム用ＬＵＴ３００−１〜３００−４には、当該サブフレームのための必要な読出し制御情報（使用走査線、使用画素等）と演算制御情報（ｘ，ｙ方向距離等）があらかじめ記憶される。ピクセルシフトは光変調素子の画素数が変化しないため、各サブフレームの表示順序及び各サブフレーム内の各画素の表示順序は入力画像の解像度に関わらず一定である。また、図１０に示すように、例えばサブフレーム１，２は１フレームの画素に対して、１走査線毎に使用され、この使用する走査線内ではサブフレーム１用の画素とサブフレーム２用の画素が交互に並んでいる。これらの規則性により、それぞれのサブフレームで必要な読出し制御情報や演算制御情報は容易に得られる。ＬＵＴ３００の各サブフレーム用ＬＵＴ３００−１〜３００−４の具体例については後述する。
【００６０】
なお、図１１では、一つのＬＵＴ３００のみを示したが、同様の構成のＬＵＴが入力画像と出力画像の一般に使用される解像度の組み合せの数分存在することは、図４と同様である。図１１のＬＵＴ３００は、選択された処理対象のＬＵＴの意味である。
【００６１】
ＬＵＴ読出し制御部３１０は、ＬＵＴ３００の各サブフレーム用ＬＵＴ３００−１，３００−２，３００−３，３００−４を順次アクセスして、入力画像データを各サブフレームごとに解像度変換処理して出力画像サブフレームを表示するために必要な読出し制御情報と演算制御情報を順次読出し、読出し制御情報は図１の記憶部１１０に送り、演算制御情報は図１の処理部（ＳＩＭＤ型演算手段）１５０に送る。このＬＵＴ読出し制御部３１０の動作は、サブフレームの処理ごとに各サブフレーム用ＬＵＴ３００−１〜３００−４を順次切替えてアクセスする以外、図４のＬＵＴ読出し制御部１４３と基本的に同じである。
【００６２】
記憶部１１０は、ＬＵＴ読出し制御部３１０から送られた読出し制御情報（使用走査線、使用画素等）をもとに、記憶されている入力画像データについて、順次、サブフレーム１，２，３，４に対応する画像データを選択し、その画素値を読み出して処理部１５０へ送る。処理部１５０は、入力画像データのサブフレーム１，２，３，４について、順次、演算制御情報（ｘ，ｙ方向距離等）を基に解像度変換処理して出力画像データのサブフレーム１，２，３，４を生成し、表示手段に送る。表示手段は、光変調素子、光偏向素子により、順次、出力画像サブフレーム１，２，３，４をピクセルシフトして時分割に表示する。記憶部１１０や処理部１５０の動作は、入力画像データ１フレームについて、サブフレームの数分繰り返される以外、先の実施例１の場合と基本的に同じである。
【００６３】
図１２−Ａ〜図１２−Ｄに、ＬＵＴ３００を構成するサブフレーム１ＬＵＴ３００−１、サブフレーム２ＬＵＴ３００−２，サブフレーム３ＬＵＴ３００−３、サブフレーム４ＬＵＴ３００−４の具体例を示す。これは、先の図５と同様に、ＵＸＧＡ（1600×1200）を入力画像、ＱＸＧＡ（２０４８×１５３６）を出力画像とし、１フレームとサブフレームが図１０の関係にあるとした場合の構成例である。図５と同様に、図１２−Ａ〜図１２−Ｄの各サブフレーム用ＬＵＴ３００−１〜３００−４は、それぞれＬＵＴ−ＡとＬＵＴ−Ｂで構成される。ＱＸＧＡ（２０４８×１５３６）の場合、１フレームを４つのサブフレームに分割すると、１サブフレームは１０２４×７６８となる。図１２−Ａ〜図１２−Ｄそれぞれにおいて、ＬＵＴ−Ａの画素Ｎo.（Ｍ）は、出力画像１サブフレームにおける１走査線内の画素Ｎo.を意味し、ＬＵＴ−Ｂの走査線Ｎo.（Ｎ）は、出力画像１サブフレームの走査線Ｎo.を意味している。ＬＵＴ−Ａのｘ方向距離（ｘ）、使用画素（ｍi，ｍj）やＬＵＴ−Ｂのｙ方向距離（ｙ）、使用する走査線（ｌi，ｌj）の意味は、図５の場合と同様である。異なるのはその内容のみである。
【００６４】
ピクセルシフトによりサブフレーム１，２，３，４を順次時分割で表示する場合、ＬＵＴ読出し制御部３１０は、まず、サブフレーム１ＬＵＴ３００−１のＬＵＴ−Ａ，ＬＵＴ−Ｂ（図１２−Ａ）をアクセスして、順次、サブフレーム１に対応する読出し制御情報（使用走査線、使用画素等）と演算制御情報（ｘ，ｙ方向距離等）を読出し、読出し制御情報は図１の記憶部１１０に送り、演算制御情報は図１の処理部（ＳＩＭＤ型演算手段）１５０に送る。以下、ＬＵＴ読出し制御部３１０は、サブフレーム２ＬＵＴ３００−２のＬＵＴ−Ａ，ＬＵＴ−Ｂ（図１２−Ｂ）、サブフレーム３ＬＵＴ３００−３のＬＵＴ−Ａ，ＬＵＴ−Ｂ（図１２−Ｃ）、サブフレーム４ＬＵＴ３００−４のＬＵＴ−Ａ，ＬＵＴ−Ｂ（図１２−Ｄ）と、アクセスを繰り返す。このＬＵＴ読出し制御部３１０の動作は、図４のＬＵＴ読出し制御部１４３と基本的に同じであり、図７に示したフローチャートをそのまま適用することができる。ただし、ステップＳ１１，Ｓ１５の最大値は、それぞれ「1024」,「768」となる。また、ステップＳ１５と終了の間に、繰り返し数＞４（サブフレームの数）の判定ステップを設け、ＮＯの場合、ステップＳ１に戻るようにする。
【００６５】
記憶部１１０、処理部（ＳＩＭＤ型演算手段）１５０の動作は、先に述べた通りであり、ここでは、説明を省略する。
【００６６】
本実施例によれば、ピクセルシフト表示のためのサブフレーム分割とサブフレーム対応に解像度変換処理を行うのに必要とする入力画素値やｘ，ｙ距離等の取得を同時に実現することができる。
【００６７】
また、本実施例は、図８のＬＵＴ２５０として、図１１、図１２に示す複数の各サブフレーム用ＬＵＴを使用し、それぞれのＬＵＴ−Ｂに図９に示したようなラインバッファへの書込み方、ラインバッファからの読出し方の欄を追加すれば、実施例２のラインバッファを使用した構成のものに適用することができる。
【００６８】
［実施例４］
図１３に本発明による画像処理装置が使用される画像表示装置の構成例を示す。図１３では、光変調素子として反射光を変調する反射型液晶（ＬＣＯＳ）をＲＧＢ用３枚使用した投射型表示装置を示したが、本発明はこれに限定されるものではない。例えば、光変調素子として透過型の液晶素子を用いても良い。さらに、RGB用３枚の光変調素子を用いているが、フィールドシーケンシャル方式のように１つの光変調素子で赤青緑の３色を順次に表示することでカラー画像を表示する画像表示装置であっても良いことは言うまでもない。
【００６９】
図１３において、超高圧水銀灯などの光源１００１から発した無偏光光ビームは放物面リフレクタ１００２で略平行光となり光インテグレータ１００３に入る。光インテグレータ１００３は光変調素子１０１２、１０１４、１０１６上の光量を均一化するためのもので、一般に一対のフライアイレンズ１００３−１、１００３−２により構成されている。光インテグレータ１００３を出た光ビームは偏光変換素子１００４に入り、無偏光光ビームが所定偏光方向の光ビームに変換される。偏光変換素子１００４を出た光ビームはコンデンサレンズ１００５を通り、反射ミラー１００６で反射された後、青反射ダイクロイックミラー１００７、緑反射ダイクロイックミラー１００８で青、緑、赤の各色成分に分離される。青反射ダイクロイックミラー１００７で分離された青色成分はリレーレンズ１００９を通り、反射ミラー１０１０で反射され、青色用偏光ビームスプリッタ１０１１で反射されて青の光変調素子１０１２に入射される。同様に、緑反射ダイクロイックミラー１００８で分離された緑色成分は緑色用偏光ビームスプリッタ１０１３で反射されて緑の光変調素子１０１４に入射され、緑反射ダイクロイックミラー１００８を透過した赤色成分は赤色用偏光ビームスプリッタ１０１５で反射されて赤の光変調素子１０１６に入射される。
【００７０】
光変調素子１０１２,１０１４,１０１６は、電気信号により入射された光の偏光方向を回転することで光変調するものである。図１３では、光変調素子１０１２,１０１４,１０１６に反射型液晶（ＬＣＯＳ）を使用するとしている。光変調素子１０１２,１０１４,１０１６でそれぞれ光変調され反射された青、緑、赤の光ビームは各色用偏光ビームスプリッタ１０１１,１０１３,１０１５を透過し、ダイクロイックプリズム１０１７で合成されて、投射レンズ１０１８によりスクリーン１０１９上に投影される。
【００７１】
一方、ピクセルシフト形式の表示装置では、ダイクロイックプリズム１０１７と投射レンズ１０１８の間に光偏向素子（ピクセスシフト素子）１０２０が配置される。ダイクロイックプリズム１０１７を出た光ビームは光偏向素子１０２０で各サブフレームに応じて偏向された後、投射レンズ１０１８を介してスクリーン１０１９上の所定位置に投射される。
【００７２】
画像処理回路１０３０は、実際には３つの画像処理回路（画像処理装置）からなり、赤、青、緑の各入力画像データについて、それぞれ解像度変換処理を行って出力画像データを作成し、各色のＬＣＯＳ制御回路へ出力する。赤のＬＣＯＳ制御回路１０４０は、赤の光変調素子（ＬＣＯＳ）１０１６の光変調のための制御信号、ＬＣＯＳを構成する各画素による階調信号等を生成して、赤の光変調素子（ＬＣＯＳ）１０１６の光変調を制御する。図１３では省略したが、青、緑のＬＣＯＳ制御回路についても同様である。こうしても各光変調素子１０１２、１０１４、１０１６でそれぞれ光変調された青、緑、赤の光ビームが各色用偏光ビームスプリッタ１０１１、１０１３、１０１５、ダイクロイックプリズム１０１７、投射レンズ１０１８を介してスクリーン１０１９に投影される。
【００７３】
ここで、ピクセルシフトの場合についてさらに説明すると、画像処理回路１０３０は、赤、青、緑の各入力画像データについて、それぞれ１フレーム単位に、複数（例えば４つ）のサブフレームに分割した出力画像データをピクセルシフトの表示順序に従い時分割に作成して、順次、各色のＬＣＯＳ制御回路へ出力する。各色のＬＣＯＳ制御回路は、各サブフレームの出力画像データをもとに、それぞれ光変調素子１０１２、１０１４、１０１６の光変調を制御する。こうして、光変調素子１０１２、１０１４、１０１６でそれぞれ各サブフレーム順に光変調された青、緑、赤の光ビームが各色偏光ビームスプリッタ１０１１、１０１３、１０１５、ダイクロイックプリズム１０１７を通過し、光偏向素子１０２０で各サブフレームに応じて偏向された後、順次投射レンズ１０１８を介してスクリーン１０１９上の所定位置に投射されることにより、１フレームの画像がピクセルシフトの表示順序に従い、各サブフレーム単位に時分割で表示される。
【００７４】
図１４に光偏向素子１０２０の構成例を示す。図１４において、１０２１は液晶で、ここでは、強誘電性液晶を使用するとする。１０２２は配向膜、１０２３はガラス基板、１０２４は電極を示す。
【００７５】
電極１０２４に電圧を印加することで、基板１０２３に挟持された液晶１０２１の分子の状態が遷移して、基板１０２３に対して垂直方向の入射光が、液晶分子の状態に応じて偏向する。図１４では、紙面水平方向の光軸を偏向し、入射光は液晶１０２１の状態により、第１、第２の出射光にシフトされることを示している。出射光は入射光に平行である。
【００７６】
ここで、液晶１０２１に強誘電性液晶を使用すると、応答速度が速い効果がある。また、図１４に示した光偏向素子では、入射光は基板１０２３に対して垂直に配向した液晶１０２１の状態で偏向するため、偏向量の制御性が良好で，必要な位置に変更させることが可能である。もちろん、液晶を使用することで可動部品がないため、静粛性を実現することができる。
【００７７】
図１５は液晶の配向状態を示している。この配向状態に応じて、図１４に示す２方向のシフトを実現する。１つの光偏向素子で水平又は垂直方向のシフトが実現し、４つのサブフレームを水平方向（横方向）、垂直方向（縦方向）にシフトする場合には、シフト方向が互いに直交する２つの光偏向素子を使用する。
【００７８】
本実施例によれば、画像処理回路１０３０により、解像度変換を行い、光変調素子１０１２、１０１４、１０１６に入力する各サブフレームをピクセルシフトの表示順序に従って時分割に生成することで、サブフレーム用の記憶素子を使用しない構成で画像表示装置を実現できる。また、時分割表示を行う各サブフレームの画像を、該画像に対応した位置に偏向するための光偏向素子１０２０は、垂直配向させた強誘電性液晶を使用した光偏向素子を、互いに光を偏向する向きを直交させたものを使用することで、偏向量と、電気信号による制御性が良好で、動作音が発生しない偏向を実現することができ、良好な表示画像を得ることができる。
【図面の簡単な説明】
【００７９】
【図１】本発明による画像処理装置の第１の実施形態の全体構成図である。
【図２】図１の解像度検出部の構成例を示す図である。
【図３】線形補間法による解像度変換の説明図である。
【図４】図１の画像データ読出し制御部の構成例を示す図である。
【図５】第１の実施形態に用いられるＬＵＴの具体例を示す図である。
【図６】解像度変換の入出力画像の画素、走査線の関係を示す図である。
【図７】図４のＬＵＴ読出し制御部の処理フロー例を示す図である。
【図８】本発明による画像処理装置の第２の実施形態の全体構成図である。
【図９】第２の実施形態に用いられるＬＵＴの具体例を示す図である。
【図１０】ピクセルシフトのフレームとサブフレームの画素関係の一例を示す図である。
【図１１】ピクセルシフトに拡張した本発明による画像処理装置の第３の実施形態の主要部の構成図である。
【図１２−Ａ】第３の実施形態に用いられたサブフレーム１用のＬＵＴの具体例を示す図である。
【図１２−Ｂ】同じくサブフレーム２用のＬＵＴの具体例を示す図である。
【図１２−Ｃ】同じくサブフレーム３用のＬＵＴの具体例を示す図である。
【図１２−Ｄ】同じくサブフレーム４用のＬＵＴの具体例を示す図である。
【図１３】本発明の第４の実施形態としての画像表示装置の構成例を示す図である。
【図１４】図１３の画像表示装置に用いられる光偏向素子の構成例を示す図である。
【図１５】図１４の光偏向素子の液晶の配向状態を示す図である。
【符号の説明】
【００８０】
１１０  記憶部
１２０  解像度検出部
１３０  画像データ書込み制御部
１４０  画像データ読出し制御部
１５０  処理部
１４１  ＬＵＴ群
１４２  ＬＵＴ選択部
１４３  ＬＵＴ読出し制御部
２１０-ａ，ｂ  記憶部
２２０  フレームメモリ制御部
２３０  ラインバッファ書込み制御部
２３５-ａ〜ｅ  ラインバッファ
２４０  ラインバッファ読出し制御部
２５０  ＬＵＴ
２６０  ＬＵＴ読出し制御部
３００−１〜４  サブフレーム用ＬＵＴ
３１０  ＬＵＴ読出し制御部
１００１  光源
１０１２,１０１４,１０１６  光変調素子（ＬＣＯＳ）
１０１７  ダイクロイックプリズム
１０１８  投射レンズ
１０１９  スクリーン
１０２０  光偏向素子
１０３０  画像処理回路
１０４０  ＬＣＯＳ制御回路
【図１】
2008071302.tif 000003
【図２】
2008071302.tif 000004
【図３】
2008071302.tif 000005
【図４】
2008071302.tif 000006
【図５】
2008071302.tif 000007
【図６】
2008071302.tif 000008
【図７】
2008071302.tif 000009
【図８】
2008071302.tif 000010
【図９】
2008071302.tif 000011
【図１０】
2008071302.tif 000012
【図１１】
2008071302.tif 000013
【図１２−Ａ】
2008071302.tif 000014
【図１２−Ｂ】
2008071302.tif 000015
【図１２−Ｃ】
2008071302.tif 000016
【図１２−Ｄ】
2008071302.tif 000017
【図１３】
2008071302.tif 000018
【図１４】
2008071302.tif 000019
【図１５】
2008071302.tif 000020