(57)【要約】【課題】半導体層内部に発生する電界を低減し、耐圧を向上できる窒化物半導体装置を提供する。【解決手段】チャネル層を形成する第１の窒化物半導体層３、及びそれより禁制帯幅が広く窒化物半導体層３に対し障壁層となる層を含む第２の窒化物半導体層４を含む半導体層と、この半導体層３，４上に互いに間隔を隔てて形成されたソース電極５及びドレイン電極６と、半導体層３，４上のソース電極５とドレイン電極６との間の領域に形成されたゲート電極７とを備え、少なくともゲート電極７とドレイン電極６との間に存在する半導体層３，４にはフッ素を含む少なくとも１つのフッ素導入領域９が備えられている。【選択図】        図１
2008172055.tif 000002
【特許請求の範囲】
【請求項１】
少なくともチャネル層を形成する第１の窒化物半導体層、及び前記第１の窒化物半導体層よりも禁制帯幅が広く前記第１の窒化物半導体層に対して障壁層となる層を少なくとも１層含んでなる第２の窒化物半導体層を含む半導体層と、
前記半導体層上に互いに間隔を隔てて形成されたソース電極及びドレイン電極と、
前記半導体層上の、前記ソース電極及びドレイン電極の間の領域に形成されたゲート電極とを備え、
少なくとも前記ゲート電極と前記ドレイン電極との間に存在する前記半導体層にはフッ素を含んでなる少なくとも１つのフッ素導入領域が備えられている、窒化物半導体装置。
【請求項２】
少なくともチャネル層を形成する第１の窒化物半導体層、及び前記第１の窒化物半導体層よりも禁制帯幅が広く前記第１の窒化物半導体層に対して障壁層となる層を少なくとも１層含んでなる第２の窒化物半導体層とを含む半導体層と、
前記半導体層上に互いに間隔を隔てて形成されたソース電極及びドレイン電極と、
前記半導体層上の、前記ソース電極及びドレイン電極の間の領域上に形成された絶縁膜と、
前記絶縁膜上に形成されたゲート電極とを備え、
少なくとも前記ゲート電極と前記ドレイン電極との間に存在する前記半導体層にはフッ素を含んでなる少なくとも１つのフッ素導入領域が備えられている、窒化物半導体装置。
【請求項３】
前記ゲート電極下の前記半導体層にはフッ素を含んでなる少なくとも１つのフッ素導入領域が備えられている、請求項１又は請求項２に記載の窒化物半導体装置。
【請求項４】
前記フッ素導入領域は異なる２つ以上のフッ素濃度による複数の領域よりなる、請求項１〜請求項３のいずれかに記載の窒化物半導体装置。
【請求項５】
前記フッ素導入領域のうちフッ素の濃度が最も高い領域は前記ゲート電極の下にある、請求項４に記載の窒化物半導体装置。
【請求項６】
前記フッ素導入領域のフッ素の濃度はドレイン電極側からゲート電極側へ向かって高くなっている、請求項４又は請求項５に記載の窒化物半導体装置。
【請求項７】
前記ソース電極とドレイン電極とのいずれか１つは前記チャネル層とオーム性接触している、請求項１〜請求項６のいずれかに記載の窒化物半導体装置。
【請求項８】
少なくともチャネル層を形成する第１の窒化物半導体層、及び前記第１の窒化物半導体層よりも禁制帯幅が広く前記第１の窒化物半導体層に対して障壁層となる層を少なくとも１層含んでなる第２の窒化物半導体層を含む半導体層と、
前記半導体層上に互いに間隔を隔てて形成されたアノード電極及びカソード電極とを備え、
少なくとも前記アノード電極と前記カソード電極との間に存在する前記半導体層にはフッ素を含んでなる少なくとも１つのフッ素導入領域が備えられている窒化物半導体装置。
【請求項９】
前記アノード電極下の前記半導体層にはフッ素を含んでなる少なくとも１つのフッ素導入領域が備えられている、請求項８に記載の窒化物半導体装置。
【請求項１０】
前記フッ素導入領域は異なる２つ以上のフッ素濃度による複数の領域よりなる、請求項８又は請求項９に記載の窒化物半導体装置。
【請求項１１】
前記フッ素導入領域のうちフッ素の濃度が最も高い領域は前記アノード電極の下にある、請求項１０に記載の窒化物半導体装置。
【請求項１２】
前記フッ素導入領域のフッ素の濃度はカソード電極側からアノード電極側へ向かって高くなっている、請求項１０又は請求項１１に記載の窒化物半導体装置。
【請求項１３】
前記アノード電極の一部は前記第２の窒化物半導体層に対してショットキー接合を形成している、請求項８〜請求項１２のいずれかに記載の窒化物半導体装置。
【請求項１４】
前記アノード電極は電気的に接続された第１のアノード電極及び第２のアノード電極により構成されている、請求項８〜請求項１３のいずれかに記載の窒化物半導体装置。
【請求項１５】
前記第１のアノード電極及び第２のアノード電極は前記第２の窒化物半導体層に対してショットキー接合を形成し、
前記第１のアノード電極と前記第２の窒化物半導体層におけるショットキー障壁の高さは前記第２のアノード電極と前記第２の窒化物半導体層におけるショットキー障壁の高さよりも高い、請求項１４に記載の窒化物半導体装置。
【請求項１６】
前記第１のアノード電極は前記第２の窒化物半導体層に対してショットキー接合を形成し、
前記第２のアノード電極は前記チャネル層とオーム性接触している、請求項１４に記載の窒化物半導体装置。
【請求項１７】
前記フッ素導入領域のうちフッ素の濃度が最も高い領域は前記第１のアノード電極の下にある、請求項１４〜請求項１６のいずれかに記載の窒化物半導体装置。
【請求項１８】
前記フッ素導入領域のフッ素の濃度はカソード電極側から前記第１のアノード電極側へ向かって高くなっている、請求項１４〜請求項１７のいずれかに記載の窒化物半導体装置。
【請求項１９】
少なくともチャネル層を形成する第１の窒化物半導体層、及び前記第１の窒化物半導体層よりも禁制帯幅が広く前記第１の窒化物半導体層に対して障壁層となる層を少なくとも１層含んでなる第２の窒化物半導体層を含む半導体層と、
前記半導体層上に互いに間隔を隔てて形成されたアノード電極及びカソード電極と、
前記半導体層上の、前記アノード電極とカソード電極との間の領域に形成された絶縁膜と、
前記絶縁膜上に形成されたゲート電極とを備え、
前記アノード電極と前記ゲート電極とは電気的に接続され、
少なくとも前記ゲート電極と前記カソード電極との間に存在する前記半導体層にはフッ素を含んでなる少なくとも１つのフッ素導入領域が備えられている、窒化物半導体装置。
【請求項２０】
前記ゲート電極下の前記半導体層にはフッ素を含んでなる少なくとも１つのフッ素導入領域が備えられている、請求項１９に記載の窒化物半導体装置。
【請求項２１】
前記フッ素導入領域は異なる２つ以上のフッ素濃度による複数の領域よりなる、請求項１９又は請求項２０に記載の窒化物半導体装置。
【請求項２２】
前記フッ素導入領域のうちフッ素の濃度が最も高い領域は前記ゲート電極の下にある、請求項２１に記載の窒化物半導体装置。
【請求項２３】
前記フッ素導入領域のフッ素の濃度は前記カソード電極側から前記ゲート電極側へ向かって高くなっている、請求項２１又は請求項２２に記載の窒化物半導体装置。
【請求項２４】
前記アノード電極の一部は前記第２の窒化物半導体層に対してショットキー接合を形成している、請求項１９〜請求項２３のいずれかに記載の窒化物半導体装置。
【請求項２５】
前記アノード電極は、前記チャネル層とオーム性接触している、請求項１９〜請求項２４のいずれかに記載の窒化物半導体装置。
【請求項２６】
前記アノード電極と前記ゲート電極とは同じ電極材料によって構成されている、請求項１９〜請求項２５のいずれかに記載の窒化物半導体装置。
【請求項２７】
前記カソード電極は前記チャネル層とオーム性接触している、請求項８〜請求項２６のいずれかに記載の窒化物半導体装置。
【請求項２８】
前記第１の窒化物半導体層はＩｎｘＧａ１−ｘＮ（ただし、０≦ｘ≦１）であり、前記第２の窒化物半導体層はＡｌｙＧａ１−ｙＮ（ただし、０≦ｙ≦１）である、請求項１〜請求項２７のいずれかに記載の窒化物半導体装置。
【請求項２９】
前記第１の窒化物半導体層はＡｌｘＧａ１−ｘＮ（ただし、０≦ｘ＜１）であり、前記第２の窒化物半導体層はＡｌｙＧａ１−ｙＮ（ただし、０＜ｘ＜ｙ≦１）である、請求項１〜請求項２７のいずれかに記載の窒化物半導体装置。
【請求項３０】
請求項１〜請求項２９のいずれかに記載の窒化物半導体装置を用いた電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は窒化物半導体装置及びそれを用いた電力変換装置に関し、特に、高耐圧動作が要求される大電力用途に好適な窒化物半導体装置及びそれを用いた電力変換装置に関する。
【背景技術】
【０００２】
窒化物半導体材料を用いた半導体素子は、材料が本質的に持つ特性から、高耐圧で大電流動作が可能な電力用素子として有望視されている。なかでもＡｌＧａＮ／ＧａＮヘテロ接合を用いた電界効果トランジスタ(以下、ＨＦＥＴ(Heterojunction  Field  Effect  Transistor)と称す。)及びダイオードは、ヘテロ接合界面に形成される２次元電子ガスを用いることによって低いオン抵抗を実現できることから、損失の低い素子として注目されている。
【０００３】
図２１は従来の窒化物半導体を用いた窒化物半導体装置の一例（以下、「従来例」と呼ぶ。）である、ＨＦＥＴの主要部分の構成を示した断面図である。図２１を参照して、従来例の窒化物半導体装置であるＨＦＥＴ１８０は、基板１０１と、基板１０１上に形成されたＧａＮからなるチャネル層１０３と、チャネル層１０３上に形成されたＡｌＧａＮからなる障壁層１０４と、障壁層１０４上に互いに間隔を隔てて形成されたソース電極１０５及びドレイン電極１０６と、障壁層１０４上の、ソース電極１０５及びドレイン電極１０６の間に形成されたゲート電極１０７と、障壁層１０４上の、ソース電極１０５、ドレイン電極１０６、及びゲート電極１０７が形成された領域以外の領域に形成された絶縁膜１０８とを含む。
【０００４】
この構成を有するＨＦＥＴ１８０においては、ＧａＮとＡｌＧａＮとのヘテロ接合界面のＧａＮ側には、正の分極電荷による電界の影響により２次元電子ガスが発生する。この２次元電子ガスによってチャネル層が形成される。
【０００５】
このＨＦＥＴ１８０では、バイアス電圧として、ソース電極１０５に対してドレイン電極１０６に正の電圧が印加される。ＨＦＥＴ１８０に電流が流れないいわゆるオフ動作時の状態では、ゲート電極１０７−ドレイン電極１０６間においてチャネル層の一部又は全部が空乏化している。このとき、障壁層１０４及びチャネル層１０３の内部における電界は、ヘテロ接合界面における正の分極電荷による電界の影響により、ゲート電極１０７のドレイン電極１０６側端において最も高くなることが、例えば非特許文献１に示されている（非特許文献１のＦｉｇ．２）。
【非特許文献１】シュリーパッド・カーマルカー他、「フィールドプレートを用いたＡｌＧａＮ／ＧａＮ高電子移動度トランジスタにおけるブレークダウン電圧の向上」、ＩＥＥＥ電子デバイス論文誌、第４８巻第８号、ｐｐ．１５１５−１５２１、２００１年（Shreepad  Karmalkar  et  al.，「Enhancement  of  breakdown  voltage  in  AlGaN/GaN  high  electron  mobility  transistors  using  a  field  plate」，  IEEE  Transaction  on  Electron  Devices，  vol.48，  No.8，pp.1515-1521，2001.）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般に半導体装置の耐圧は、半導体装置内部の空乏層を広げ、印加される電圧に対して半導体装置内部に発生する電界が低くなるようにすることによって向上させることができる。そのため、耐圧を必要とする電極間の距離を大きくし、空乏層が十分広がるような構造とすることによって、半導体装置内部に発生する電界を低くするという手法がとられることが多い。
【０００７】
しかし、空乏層内部に存在する電荷は半導体装置内部の電界を高めるとともに空乏層を広げるのを妨げる作用をする。そのため、電極間の距離をある程度以上離すと、空乏層が電極間における領域全体に広がる前に、半導体装置内部で最も電界の高い部分においてブレークダウンが発生する。
【０００８】
従来例に係る窒化物半導体装置（図２１に示すＨＦＥＴ１８０等）では、上記非特許文献１に示されるように、ゲート電極１０７のドレイン電極１０６側端において最も電界が高くなる。このため、電極間距離をある程度以上大きくしても、この部分でブレークダウンが発生する。したがって、電極間距離を大きくすることによる耐圧の向上には限界がある。
【０００９】
本発明は、上記のような従来の窒化物半導体装置における問題に鑑みてなされたものであり、その目的は、半導体層内部に発生する電界を低減し、耐圧を向上することのできる窒化物半導体装置を提供することである。
【００１０】
本発明の他の目的は、当該窒化物半導体装置を用いることにより、低損失で高効率動作が可能な電力変換装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明の目的を達成するために、本発明の第１の局面に係る窒化物半導体装置は、少なくともチャネル層を形成する第１の窒化物半導体層、及び第１の窒化物半導体層よりも禁制帯幅が広く第１の窒化物半導体層に対して障壁層となる層を少なくとも１層含んでなる第２の窒化物半導体層を含む半導体層と、半導体層上に互いに間隔を隔てて形成されたソース電極及びドレイン電極と、半導体層上のソース電極とドレイン電極との間の領域に形成されたゲート電極とを備え、少なくともゲート電極とドレイン電極との間に存在する半導体層にはフッ素を含んでなる少なくとも１つのフッ素導入領域が備えられている。
【００１２】
本発明の第２の局面に係る窒化物半導体装置は、少なくともチャネル層を形成する第１の窒化物半導体層、及び第１の窒化物半導体層よりも禁制帯幅が広く第１の窒化物半導体層に対して障壁層となる層を少なくとも１層含んでなる第２の窒化物半導体層を含む半導体層と、半導体層上に互いに間隔を隔てて形成されたソース電極及びドレイン電極と、半導体層上のソース電極及びゲート電極の間の領域に形成された絶縁膜と、絶縁膜上に形成されたゲート電極とを備え、少なくともゲート電極とドレイン電極との間に存在する半導体層にはフッ素を含んでなる少なくとも１つのフッ素導入領域が備えられている。
【００１３】
好ましくは、ゲート電極下の半導体層にはフッ素を含んでなる少なくとも１つのフッ素導入領域が備えられている。
【００１４】
好ましくは、フッ素導入領域は異なる２つ以上のフッ素濃度による複数の領域よりなる。
【００１５】
好ましくは、フッ素導入領域のうちフッ素の濃度が最も高い領域はゲート電極の下にある。
【００１６】
好ましくは、フッ素導入領域のフッ素の濃度はドレイン電極側からゲート電極側へ向かって高くなっている。
【００１７】
好ましくは、ソース電極及びドレイン電極のいずれか１つはチャネル層とオーム性接触している。
【００１８】
本発明の第３の局面に係る窒化物半導体装置は、少なくともチャネル層を形成する第１の窒化物半導体層、及び第１の窒化物半導体層よりも禁制帯幅が広く第１の窒化物半導体層に対して障壁層となる層を少なくとも１層含んでなる第２の窒化物半導体層を含む半導体層と、半導体層上に互いに間隔を隔てて形成されたアノード電極及びカソード電極とを備え、少なくともアノード電極とカソード電極との間に存在する半導体層にはフッ素を含んでなる少なくとも１つのフッ素導入領域が備えられている。
【００１９】
好ましくは、アノード電極下の半導体層にはフッ素を含んでなる少なくとも１つのフッ素導入領域が備えられている。
【００２０】
好ましくは、フッ素導入領域は異なる２つ以上のフッ素濃度による複数の領域よりなる。
【００２１】
好ましくは、フッ素導入領域のうちフッ素の濃度が最も高い領域はアノード電極の下にある。
【００２２】
好ましくは、フッ素導入領域のフッ素の濃度はカソード電極側からアノード電極側へ向かって高くなっている。
【００２３】
好ましくは、アノード電極の一部は第２の窒化物半導体層に対してショットキー接合を形成している。
【００２４】
好ましくは、アノード電極は電気的に接続された第１のアノード電極及び第２のアノード電極により構成されている。
【００２５】
好ましくは、第１のアノード電極及び第２のアノード電極は第２の窒化物半導体層に対してショットキー接合を形成し、第１のアノード電極と第２の窒化物半導体層におけるショットキー障壁の高さは第２のアノード電極と第２の窒化物半導体層におけるショットキー障壁の高さよりも高い。
【００２６】
好ましくは、第１のアノード電極は第２の窒化物半導体層に対してショットキー接合を形成し、第２のアノード電極はチャネル層とオーム性接触している。
【００２７】
好ましくは、フッ素導入領域のうちフッ素の濃度が最も高い領域は第１のアノード電極の下にある。
【００２８】
好ましくは、フッ素導入領域のフッ素の濃度はカソード電極側から第１のアノード電極側へ向かって高くなっている。
【００２９】
本発明の第４の局面に係る窒化物半導体装置は、少なくともチャネル層を形成する第１の窒化物半導体層、及び第１の窒化物半導体層よりも禁制帯幅が広く第１の窒化物半導体層に対して障壁層となる層を少なくとも１層含んでなる第２の窒化物半導体層を含む半導体層と、半導体層上に互いに間隔を隔てて形成されたアノード電極及びカソード電極と、半導体層上のアノード電極及びカソード電極の間の領域に形成された絶縁膜と、絶縁膜上に形成されたゲート電極とを備え、アノード電極とゲート電極は電気的に接続され、少なくともゲート電極とカソード電極との間に存在する半導体層にはフッ素を含んでなる少なくとも１つのフッ素導入領域が備えられている。
【００３０】
好ましくは、ゲート電極下の半導体層にはフッ素を含んでなる少なくとも１つのフッ素導入領域が備えられている。
【００３１】
好ましくは、フッ素導入領域は異なる２つ以上のフッ素濃度による複数の領域よりなる。
【００３２】
好ましくは、フッ素導入領域のうちフッ素の濃度が最も高い領域はゲート電極の下にある。
【００３３】
好ましくは、フッ素導入領域のフッ素の濃度はカソード電極側からゲート電極側へ向かって高くなっている。
【００３４】
好ましくは、アノード電極の一部は第２の窒化物半導体層に対してショットキー接合を形成している。
【００３５】
好ましくは、アノード電極は、チャネル層とオーム性接触している。
【００３６】
好ましくは、アノード電極とゲート電極は同じ電極材料によって構成されている。
【００３７】
好ましくは、カソード電極はチャネル層とオーム性接触している。
【００３８】
好ましくは、第１の窒化物半導体層はＩｎｘＧａ１−ｘＮ（ただし、０≦ｘ≦１）であり、第２の窒化物半導体層はＡｌｙＧａ１−ｙＮ（ただし、０≦ｙ≦１）である。
【００３９】
好ましくは、第１の窒化物半導体層はＡｌｘＧａ１−ｘＮ（ただし、０≦ｘ＜１）であり、第２の窒化物半導体層はＡｌｙＧａ１−ｙＮ（ただし、０＜ｘ＜ｙ≦１）である。
【００４０】
本発明の第５の局面に係る電力変換装置は、上記窒化物半導体装置を備える。
【発明の効果】
【００４１】
本発明に係る窒化物半導体装置によれば、フッ素導入領域を備えることによって半導体層内部で発生している正の分極電荷による電界を低減することができるため、耐圧が高い、又はオン抵抗が小さく損失の小さい窒化物半導体装置を得ることができる。
【００４２】
また本発明に係る電力変換装置によれば、半導体装置として上記窒化物半導体装置を備えるため、低損失で高効率動作が可能な電力変換装置を提供することができる。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一部分には同一符号を付す。それらの名称及び機能も同一である。したがって、それらについての詳細な説明は繰返さない。
【００４４】
［第１の実施の形態］
図１は本発明の第１の実施の形態に係る窒化物半導体装置である電界効果トランジスタ８０の構成を示す断面図である。図１を参照して、この電界効果トランジスタ８０は、シリコン（Ｓｉ）からなる基板１と、基板１の主表面上に形成されたＡｌＮからなるバッファ層２と、バッファ層２上に形成された、アンドープＧａＮからなる第１の窒化物半導体層３と、第１の窒化物半導体層３上に形成され、第１の窒化物半導体層３よりも禁制帯幅の広いアンドープＡｌＧａＮ層からなる第２の窒化物半導体層４とを含む。第１の窒化物半導体層３と第２の窒化物半導体層４のヘテロ接合界面には正の分極電荷による電界の影響によって２次元電子ガスが発生し、第１の窒化物半導体層３側にチャネル層が形成される（図示せず）。
【００４５】
電界効果トランジスタ８０はさらに、第２の窒化物半導体層４上に、第２の窒化物半導体層４を介したトンネル電流機構によって、第１の窒化物半導体層３内に形成されたチャネル層とオーム性接触するようにＴｉ／Ａｌにより形成されたソース電極５及びドレイン電極６と、ソース電極５及びドレイン電極６の間の第２の窒化物半導体層４上に互いに間隔を隔てて形成されたＮｉ／Ａｕからなるゲート電極７と、第２の窒化物半導体層４の表面の、ソース電極５、ドレイン電極６及びゲート電極７が形成された部分以外の領域に形成されたＳｉＮ／ＳｉＯ２からなる絶縁膜８とを含む。ゲート電極７のドレイン電極６側端部直下からドレイン電極６側へかけての第２の窒化物半導体層４と、第１の窒化物半導体層３の上部とにはフッ素が導入され、フッ素導入領域９が形成されている。ゲート電極７は第２の窒化物半導体層４とショットキー接合を形成している。
【００４６】
図１に示すように、本実施の形態に係る電界効果トランジスタ８０では、ゲート電極７とドレイン電極６との間に存在する第１及び第２の窒化物半導体層３及び４の一部にはフッ素を含むフッ素導入領域９が形成されている。フッ素は電気陰性度が大きく、負の電荷として作用する。そのため、フッ素導入領域９内では、第１の窒化物半導体層３と第２の窒化物半導体層４のヘテロ接合界面における正の分極電荷による電界が低減される。その結果、電界効果トランジスタ８０にオフ動作時のバイアス電圧が印加されたとき、従来例で最も高かったゲート電極のドレイン電極側端における電界を低減できるとともに、ゲート電極７−ドレイン電極６間における空乏層をより広げることができるようになり、すなわち空乏層内における電界を低減することができ、電界効果トランジスタ８０の耐圧を向上することが可能となる。
【００４７】
また、本実施の形態に係る電界効果トランジスタ８０では、上述のように空乏層内における電界が低減されるため、従来例と比較してフッ素導入領域以外のヘテロ接合界面における電界を高くしても同じ耐圧を得ることが可能となる。そのため、フッ素導入領域以外の領域で従来例よりもヘテロ接合界面の電界の高い、すなわち２次元電子ガス濃度の高い電界効果トランジスタを作製しても、従来例と同じ耐圧の電界効果トランジスタ８０を実現することができる。その結果、電界効果トランジスタ８０が線形領域で動作する時のオン動作時における抵抗、すなわちオン抵抗を低くすることが可能となり、電界効果トランジスタ８０の損失を低減することが可能となる。
【００４８】
なお、フッ素導入領域９は第１の窒化物半導体層３と第２の窒化物半導体層４のヘテロ接合界面を含む領域であればどこに備えられてもヘテロ接合界面において発生している正の分極電荷による電界を低減できる。しかし、本実施の形態のように、最も電界の高くなるゲート電極７のドレイン電極６側端にフッ素導入領域９を備えると、より効果的に電界効果トランジスタ８０の耐圧を向上できる。このことは、以下の種々の実施の形態およびその変形例においても同様である。
【００４９】
以上のように、本実施の形態による電界効果トランジスタ８０によれば、ゲート電極７とドレイン電極６との間に存在する第１及び第２の窒化物半導体層３及び４の一部にフッ素導入領域９を備えることによって、ヘテロ接合界面で発生している正の分極電荷による電界を低減できる。したがって、従来技術による電界効果トランジスタよりも空乏層内における電界を低減することができ、耐圧の高い電界効果トランジスタを提供できる効果がある。また、フッ素導入領域以外の領域で従来技術よりも２次元電子ガス濃度の高い電界効果トランジスタを作製しても、従来技術による電界効果トランジスタと同じ耐圧を有する電界効果トランジスタを実現することができるため、オン抵抗を低くすることができ、損失の小さい電界効果トランジスタを提供できる効果がある。
【００５０】
＜第１の変形例＞
図２は、図１に示す第１の実施の形態の電界効果トランジスタ８０の変形例に係る電界効果トランジスタ８２の断面図である。図２を参照して、この電界効果トランジスタ８２は、第１の実施の形態に係る電界効果トランジスタ８０の第２の窒化物半導体層４に代えて、第２の窒化物半導体層４の、ソース電極５とドレイン電極６との間の一部を除去した形状の第２の窒化物半導体層１２を含む。電界効果トランジスタ８０はさらに、第１の実施の形態のゲート電極７に代えて、第２の窒化物半導体層１２の開口した部分において第１の窒化物半導体層３と、その周囲において第２の窒化物半導体層１２と、それぞれショットキー接合を形成するように第１の窒化物半導体層３及び第２の窒化物半導体層１２上に形成されたゲート電極２０を含む。
【００５１】
電界効果トランジスタ８２はさらに、ゲート電極２０のドレイン電極６側直下の第２の窒化物半導体層１２内部及び第１の窒化物半導体層３の上部に形成されたフッ素導入領域９と、フッ素導入領域９に、ドレイン電極６側から接して形成され、フッ素導入領域９よりも低い濃度でフッ素が導入されたフッ素導入領域１９とを含む。このようにフッ素導入領域を複数設けることによって、第１の窒化物半導体層３及び第２の窒化物半導体層１２のヘテロ接合界面における正の分極電荷による電界をより低減することができ、電界効果トランジスタ８２の耐圧をより高くできる。
【００５２】
ここで、フッ素導入領域の濃度はフッ素導入領域９の方がフッ素導入領域１９よりも高くなっている。こうすることで、より電界の高いゲート電極２０近傍での電界をより低減するとともに、ゲート電極２０より遠い領域では正の分極電荷による電界を低減する効果を低くし、２次元電子ガスが存在しやすい状態となり、オン抵抗の低減を実現している。
【００５３】
＜第２の変形例＞
図３は、図１に示す窒化物半導体装置の第２の変形例に係る電界効果トランジスタ８４の断面図である。図３を参照して、この変形例に係る電界効果トランジスタ８４は、第１の実施の形態に係る電界効果トランジスタ８０の構成に加え、フッ素導入領域９にドレイン電極６側から接して形成された、第１の変形例に係るフッ素導入領域１９と同様のフッ素導入領域１９と、フッ素導入領域９にソース電極５側から接するようにゲート電極７の直下に形成され、フッ素導入領域９よりも高い濃度でフッ素が導入されたフッ素導入領域２９とをさらに含む。
【００５４】
ここで、フッ素導入領域９，１９及び２９のフッ素濃度は、領域１９が最も低く、ゲート電極７側へ行くに従って高くなり、ゲート電極７下の領域２９が最も高くなっている。こうすることで、図２に示した第１の変形例に係る電界効果トランジスタ８２と同様、電界効果トランジスタ８４の耐圧の向上とオン抵抗の低減が可能となる。またこのとき、ゲート電極７下のフッ素導入領域２９のフッ素濃度を、ゲート電極７の電圧が０Ｖ以上においてフッ素導入領域２９におけるチャネル層が空乏化する程度に調整すると、ゲート電極７に電圧を印加していないときにソース電極５−ドレイン電極６間に電流が流れない、いわゆるノーマリオフ動作を実現できる。
【００５５】
［第２の実施の形態］
図４は本発明の第２の実施の形態に係る窒化物半導体装置である電界効果トランジスタ８６の構成を示す断面図である。図４を参照して、本実施の形態に係る電界効果トランジスタ８６は、図１に示す絶縁膜８に代えて、ゲート電極７に対応する位置に開口部を有さない絶縁膜２２を含む。そして、図１に示すゲート電極７に代えて、ソース電極５及びドレイン電極６の間の、ゲート電極７と同じ位置で、絶縁膜２２の表面に形成されたゲート電極２４を含む。
【００５６】
ゲート電極２４のドレイン電極６側の端部の絶縁膜２２を隔てた直下の第２の窒化物半導体層４及び第１の窒化物半導体層３内には、第１の実施の形態と同様、フッ素導入領域９が形成されている。
【００５７】
電界効果トランジスタ８６においては、ゲート電極２４が第２の窒化物半導体層４上に形成された絶縁膜２２の上に形成されており、ＭＩＳ（Metal-Insulator-Semiconductor）型の電界効果トランジスタを形成している。これにより、ゲート電極２４に流れるリーク電流が抑制され、電界効果トランジスタ８６耐圧の向上が図られる。
【００５８】
ゲート電極２４とドレイン電極６との間に存在する第１及び第２の窒化物半導体層３及び４の一部にはフッ素導入領域９が設けられている。これにより、図１に示す第１の実施の形態と同様、電界効果トランジスタ８６の耐圧の向上及びオン抵抗の低減が可能となる。
【００５９】
＜第１の変形例＞
図５は、図４に示す電界効果トランジスタ８６の変形例に係る電界効果トランジスタ８８の断面図である。図５を参照して、この変形例に係る電界効果トランジスタ８８は、図４に示す第２の窒化物半導体層４に代えて、図４に示すゲート電極２４の領域に相当する領域の下の一部分が除去された第２の窒化物半導体層１７を含む。除去された部分には、第１の窒化物半導体層３の表面まで達する開口部が形成されている。開口部にドレイン電極６側から接する部分には、フッ素導入領域９が設けられ、フッ素導入領域９のドレイン電極６側にはフッ素導入領域１９が設けられている。
【００６０】
電界効果トランジスタ８８はさらに、図４の絶縁膜２２に代えて、ソース電極５及びドレイン電極６が形成された部分を除き、開口部を含めて第２の窒化物半導体層４及び第１の窒化物半導体層３の表面に形成された絶縁膜２６と、図４に示すゲート電極２４に代えて、第２の窒化物半導体層１７の開口部及びその周辺部分の絶縁膜２６の上に形成されたゲート電極２８とを含む。
【００６１】
ここで、フッ素導入領域の濃度はフッ素導入領域９の方がフッ素導入領域１９よりも高くなっている。こうすることで、より電界の高いゲート電極２８近傍での電界をより低減するとともに、ゲート電極２８より遠い領域では正の分極電荷による電界を低減する効果を低くし、２次元電子ガスが存在しやすい状態となり、オン抵抗の低減を実現している。その結果、図２に示す本第１の実施の形態と同様、電界効果トランジスタ８８の耐圧の向上及びオン抵抗の低減が可能となる。
【００６２】
＜第２の変形例＞
図６は、図４に示す窒化物半導体装置の他の変形例である電界効果トランジスタ９０の断面図である。この変形例に係る電界効果トランジスタ９０は、図４に示す電界効果トランジスタ８６の構成に加え、ゲート電極２４下からドレイン電極６の間の第１及び第２の窒化物半導体層３及び４内に３つのフッ素導入領域９，１９，２９が存在する。フッ素の濃度は、フッ素導入領域１９が最も低く、ゲート電極２４に近くなるに従って高くなり、ゲート電極２４下のフッ素導入領域２９において最も高くなっている。
【００６３】
この構成により、図３に示す本発明の第１の実施の形態に係る電界効果トランジスタ８４と同様、電界効果トランジスタ９０の耐圧の向上及びオン抵抗の低減が可能となる。またこのとき、ゲート電極２４下のフッ素導入領域２９のフッ素濃度を、ゲート電極２４の電圧が０Ｖ以上においてフッ素導入領域２９におけるチャネル層が空乏化する程度に調整すると、ゲート電極２４に電圧を印加していないときにソース電極５−ドレイン電極６間に電流が流れない、いわゆるノーマリオフ動作を実現できる。
【００６４】
［第３の実施の形態］
図７は本発明の第３の実施の形態に係る窒化物半導体装置であるダイオード１２０の構成を示す断面図である。図７を参照して、ダイオード１２０は、基板１と、基板１上に形成されたバッファ層２と、バッファ層２上に形成された第１の窒化物半導体層３と、第１の窒化物半導体層３上に形成された第２の窒化物半導体層４と、第２の窒化物半導体層４上に形成された、Ｔｉ／Ａｌにより構成されたアノード電極１５とを含む。
【００６５】
第１の窒化物半導体層３と第２の窒化物半導体層４のヘテロ接合界面には正の分極電荷による電界の影響によって２次元電子ガスが発生し、第１の窒化物半導体層３側にチャネル層が形成される（図示せず）。アノード電極１５は第２の窒化物半導体層４とショットキー接合を形成している。
【００６６】
ダイオード１２０はさらに、第２の窒化物半導体層４上にアノード電極１５と間隔をおいて形成され、第２の窒化物半導体層４を介したトンネル電流機構によって第１の窒化物半導体層３内に形成されたチャネル層とオーム性接触しているＴｉ／Ａｌにより構成されたカソード電極１６と、第２の窒化物半導体層４上の、アノード電極１５及びカソード電極１６が形成された領域以外の領域に形成された絶縁膜３０とを含む。
【００６７】
アノード電極１５下の領域の第２の窒化物半導体層４及び第１の窒化物半導体層３のうち、カソード電極１６に近い側の一部、及び、アノード電極１５とカソード電極１６の間に存在する部分にはフッ素を含んでなるフッ素導入領域２９及び９が形成されている。フッ素導入領域２９及び９では、チャネル層内の２次元電子ガスの濃度がフッ素の導入されていない領域に比べて低下する。そのため、フッ素導入領域２９及び９の上に形成されている部分のアノード電極１５のショットキー障壁高さは、フッ素導入領域２９及び９以外の上に形成されている部分のアノード電極１５のショットキー障壁高さよりも高くなる。その結果、一種類のアノード電極１５内において、異なる電流−電圧特性を示す複数のショットキー接合が形成される。
【００６８】
この構成において、アノード電極１５に順方向バイアス電圧を印加すると、ショットキー障壁高さの低い、フッ素導入領域２９及び９以外の上に形成されている部分のアノード電極１５が先に機能して電流が流れる。そのため、ダイオード１２０ではより低いオン電圧が実現される。一方、アノード電極１５に逆方向バイアス電圧を印加した場合には、フッ素導入領域２９及び９からカソード電極１６側に向かって、第１及び第２の窒化物半導体層３及び４内に空乏層が広がり、電流が遮断される。このようにして、この第３の実施の形態に係るダイオード１２０では整流特性が得られる。
【００６９】
本実施の形態に係るダイオード１２０では、アノード電極１５下からカソード電極１６の間にかけて、フッ素導入領域２９及び９が形成されている。これらのフッ素導入領域２９及び９によって、第１の窒化物半導体層３と第２の窒化物半導体層４とのヘテロ接合界面で発生している正の分極電荷による電界が低減される。そのため、空乏層内における電界を低減することができ、逆方向バイアス電圧が印加された際に空乏層をより広げることができるようになり、ダイオード１２０の耐圧を向上することが可能となる。
【００７０】
また、ダイオード１２０に逆方向バイアスが印加されると、アノード電極１５のカソード電極１６側端において最も電界が高くなる。本実施の形態では、最も電界の高くなるこの部分にフッ素導入領域９を備えており、より効果的に耐圧を向上できる。
【００７１】
また、本実施の形態に係るダイオード１２０では、上述のように空乏層内における電界が低減されるため、フッ素導入領域を備えない窒化物半導体装置であるダイオード（以下「比較例」と称す。）と比較してフッ素導入領域以外のヘテロ接合界面における電界を高くしても同じ耐圧を得ることが可能となる。そのため、フッ素導入領域以外の領域で比較例よりもヘテロ接合界面の電界の高い、すなわち２次元電子ガス濃度の高いダイオードを作製しても、比較例と同じ耐圧のダイオード１２０を実現することができる。その結果、ダイオードのオン抵抗を低くすることが可能となり、ダイオードの損失を低減することが可能となる。
【００７２】
以上のように、本実施の形態によるダイオード１２０によれば、逆方向バイアス電圧印加時にはダイオード１２０は、ショットキー障壁高さの高いダイオードとして機能するとともに、アノード電極１５下からカソード電極１６の間にかけて存在する第１及び第２の窒化物半導体層３及び４の一部にフッ素導入領域９及び２９を備えることによって、ヘテロ接合界面で発生している正の分極電荷による電界を低減できる。このため、空乏層内における電界を低減することができ、第１の窒化物半導体層３及び第２の窒化物半導体層４内で空乏層をより広げることができ、耐圧の高いダイオードを提供できる効果がある。また、フッ素導入領域９及び２９以外の領域で従来技術よりも２次元電子ガス濃度の高いダイオードを作製しても、従来技術によるダイオードと同じ耐圧のダイオードを実現することができるため、ダイオードのオン抵抗を低くすることができ、損失の小さいダイオードを提供できる効果がある。さらに、順方向バイアス電圧印加時には、ダイオード１２０はショットキー障壁高さの低いダイオードとして機能することにより、オン電圧を小さくすることができ、損失の小さいダイオードを提供できる効果がある。
【００７３】
［第４の実施の形態］
図８は本発明の第４の実施の形態に係る窒化物半導体装置であるダイオード１２２の構成を示す断面図である。図８を参照して、ダイオード１２２は、基板１と、基板１上に形成されたバッファ層２と、バッファ層２上に形成された第１の窒化物半導体層３と、第１の窒化物半導体層３上に形成された第２の窒化物半導体層４とを含む。
【００７４】
ダイオード１２２はさらに、第２の窒化物半導体層４上に互いに間隔を設けて形成された複合アノード電極２００及びカソード電極１６と、第２の窒化物半導体層４上の、カソード電極１６及び複合アノード電極２００が形成された領域以外の領域上に形成された絶縁膜３２とを含む。
【００７５】
複合アノード電極２００は、第２の窒化物半導体層４上にＮｉ／Ａｕで形成された第１のアノード電極２５と、第１のアノード電極２５の、カソード電極１６とは反対側の側面に接するように第２の窒化物半導体層４上に形成された、Ｔｉ／Ａｌからなる第２のアノード電極３５とを含む。本実施の形態では、第１のアノード電極２５は、第２のアノード電極３５の上部を半分程度覆うように形成されている。この構成により、第１のアノード電極２５と第２のアノード電極３５とは電気的に接続されており、共同して複合アノード電極２００を形成している。
【００７６】
第１のアノード電極２５及び第２のアノード電極３５は第２の窒化物半導体層４とショットキー接合を形成している。そして、第１のアノード電極２５のショットーキー障壁の高さの方が、第２のアノード電極３５のそれよりも高い。カソード電極１６は第２の窒化物半導体層４を介したトンネル電流機構によって第１の窒化物半導体層３内に形成されたチャネル層とオーム性接触している。第１のアノード電極２５下からカソード電極１６の間の第１及び第２の窒化物半導体層３及び４の一部にはフッ素導入領域９及び１９が形成されている。第１の実施の形態の変形例である図２に示したものと同様、フッ素導入領域９のフッ素濃度の方が、フッ素導入領域１９におけるフッ素濃度よりも高くなっている。
【００７７】
この構成において複合アノード電極２００に順方向バイアス電圧を印加すると、ショットキー障壁高さの低い第２のアノード電極３５が先に機能して電流が流れる。その結果、ダイオード１２２のオン電圧を低くできる。一方、逆方向バイアス電圧を印加した場合には、フッ素導入領域９及び１９からカソード電極１６側に向かって第１及び第２の窒化物半導体層３及び４内において空乏層が広がる。その結果、複合アノード電極２００とカソード電極１６との間の電流が遮断される。このように、本第４の実施の形態に係るダイオード１２２によれば、整流特性が得られる。
【００７８】
本実施の形態では、第１のアノード電極２５下からカソード電極１６の間にかけてフッ素導入領域９及び１９が形成されている。この構成により、第１の窒化物半導体層３と第２の窒化物半導体層４とのヘテロ接合界面で発生している正の分極電荷による電界を低減できる。そのため、空乏層内における電界を低減することができ、逆方向バイアス電圧が印加された際に空乏層をより広げることができるようになり、ダイオード１２２の耐圧を向上することが可能となる。このとき、フッ素導入領域をフッ素導入領域９及び１９のように複数設けることによってヘテロ接合界面における正の分極電荷による電界をより低減し、耐圧をより高くすることが可能になる。また、フッ素導入領域９のフッ素濃度をフッ素導入領域１９におけるよりも高くすることにより、より電界の高い第１のアノード電極２５近傍での電界をより低減するとともに、第１のアノード電極２５より遠い領域では正の分極電荷による電界を低減する効果を低くし２次元電子ガスが存在しやすい状態とすることによって、オン抵抗の低減を実現している。
【００７９】
また、本実施の形態に係るダイオード１２２では、上述のように空乏層内における電界が低減されるため、図７に示す第３の実施の形態であるダイオードと同様、フッ素導入領域を備えない窒化物半導体装置であるダイオードと比較してフッ素導入領域以外のヘテロ接合界面における電界を高くしても同じ耐圧を得ることが可能となる。これにより、ダイオードのオン抵抗を低くすることが可能となり、ダイオードの損失を低減することが可能となる。
【００８０】
以上のように、本実施の形態による窒化物半導体装置によれば、ショットキー障壁高さの異なる２種類のアノード電極からなる複合アノード電極を用いることによって、逆方向バイアス印加時にはショットキー障壁高さの高いダイオードとして機能するとともに、アノード電極下からカソード電極の間にかけて存在するフッ素導入領域９及びフッ素導入領域１９によって、ヘテロ接合界面で発生している正の分極電荷による電界を低減できる。このため、空乏層内における電界を低減することができ、第１の窒化物半導体層３及び第２の窒化物半導体層４内で空乏層をより広げることができ、耐圧の高いダイオードを提供できる効果がある。また、フッ素導入領域９及び１９以外の領域で従来技術よりも２次元電子ガス濃度の高いダイオードを作製しても、従来技術によるダイオードと同じ耐圧のダイオードを実現することができるため、オン抵抗を低くすることができ、損失の小さいダイオードを提供できる効果がある。さらに、順方向バイアス印加時には、ダイオード１２２はショットキー障壁高さの低いダイオードとして機能することにより、オン電圧を小さくすることができ、損失の小さいダイオードを提供できる効果がある。
【００８１】
＜第１の変形例＞
この第４の実施の形態では、図８に示すように第１のアノード電極２５が第２のアノード電極３５の上に覆い被さるように形成される構造によって電気的に接続されている。しかし本発明はこのような実施の形態には限定されない。変形例として、図９に示すような複合アノード電極２０２を用いてダイオード１２４を構成することもできる。図９を参照して、複合アノード電極２０２は、第２の窒化物半導体層４上に形成された第１のアノード電極３６と、第１のアノード電極３６の、カソード電極１６と反対側の側面に接するように第２の窒化物半導体層４上に形成され、かつ第１のアノード電極３６の上半分程度を覆うように形成された第２のアノード電極３８とを含む。
【００８２】
第１のアノード電極３６と第２のアノード電極３８とがこのようにして互いに電気的に接続されることにより、複合アノード電極２０２が構成される。
【００８３】
なお、変形例としてはこのようなものに限定されない。例えば、第１及び第２のアノード電極が直接は接触せずに、その上に形成される配線電極等を介して電気的に接続される構造等を採用することもできる。
【００８４】
＜第２の変形例＞
図１０は、図８に示す窒化物半導体装置の他の変形例に係るダイオード１２６の断面図である。図１０を参照して、この変形例に係るダイオード１２６は、図８に示される構成に加え、第１のアノード電極２５の下部の、カソード電極１６とは反対側からフッ素導入領域９に接触する部分の第１の窒化物半導体層３及び第２の窒化物半導体層４に、フッ素導入領域２９が形成されている。フッ素導入領域２９のフッ素の濃度は、フッ素導入領域９よりも高く選ばれる。こうすることで、図８に示した第２の実施の形態に係るダイオード１２２と同様、ダイオード１２６の耐圧の向上とオン抵抗の低減とが可能となる。
【００８５】
＜第３及び第４の変形例＞
図１１及び図１２は、それぞれ図８及び図１０に示すダイオード１２２及び１２６の変形例であるダイオード１２８及び１３０の断面図である。これらの変形例に係るダイオード１２８及び１３０はいずれも、図８及び図１０に示す複合アノード電極２００に代えて、複合アノード電極２０４を含む点に特徴がある。
【００８６】
複合アノード電極２０４は、第２の窒化物半導体層４上に、第２の窒化物半導体層４とショットキー接合を形成するように形成された第１のアノード電極２５と、カソード電極１６と反対側の第１のアノード電極２５の側面に接するように、かつ第２の窒化物半導体層４を介したトンネル電流機構によって第１の窒化物半導体層３内に形成されたチャネル層とオーム性接触するように第２の窒化物半導体層４上に形成された第２のアノード電極４０とを含む。
【００８７】
複合アノード電極２０４の電圧が０Ｖである場合、図１１では第１のアノード電極２５のショットキー障壁の影響によって、また図１２では第１のアノード電極２５下のショットキー障壁及びその下のフッ素導入領域２９の影響によって、それぞれ第１のアノード電極２５下のチャネル層が空乏化される。その結果、チャネル層の電流経路がピンチオフされて電流が遮断される。
【００８８】
複合アノード電極２０４に順方向バイアス電圧を印加すると、図１１と図１２とのいずれの場合にも、第１のアノード電極２５下に２次元電子ガスが発生し、チャネル層が形成される。その結果、ダイオードに電流が流れるようになる。このため、図１１及び図１２に示すダイオード１２８及び１３０は、図８及び図１０に示すダイオード１２２及び１２６よりも順方向バイアス印加時の立ち上がり電圧を０Ｖに近づけることができる。その結果、これらのダイオードではオン電圧をより低くすることが可能となっており、より損失の小さいダイオードを提供できる。
【００８９】
［第５の実施の形態］
図１３は本発明の第５の実施の形態に係る窒化物半導体装置であるダイオード１３２の構成を示す断面図である。図１３を参照して、本実施の形態に係るダイオード１３２は、図８に示すダイオード１２２と類似した構成を持つが、図８における複合アノード電極２００に代えて、図８に示す第２のアノード電極３５と同じ構造のアノード電極３７と、アノード電極３７にカソード電極１６側の側面から接し、アノード電極３７の上部に覆い被さるように形成されたゲート電極４４とを持ち、それに伴って、図８に示す絶縁膜３２に代えて、異なる形状を持つ絶縁膜４２を持つ点に特徴がある。
【００９０】
図１３を参照して、絶縁膜４２は、第２の窒化物半導体層４上の、アノード電極３７及びカソード電極１６が形成された領域以外の領域を覆うように形成されている。ゲート電極４４は、この絶縁膜４２上に、アノード電極３７のカソード電極１６側に接触するように、かつアノード電極３７の上半分程度を覆うような形状に形成されている。この構造によって、ゲート電極４４はアノード電極３７と電気的に接続されている。
【００９１】
アノード電極３７は第２の窒化物半導体層４とショットキー接合を形成している。一方、カソード電極１６は第２の窒化物半導体層４を介したトンネル電流機構によって第１の窒化物半導体層３内に形成されたチャネル層とオーム性接触している。アノード電極３７下からカソード電極１６の間の第１及び第２の窒化物半導体層３及び４の一部には、フッ素導入領域９及び１９が形成されている。図２に示したものと同様、フッ素濃度はフッ素導入領域９の方がフッ素導入領域１９よりも高くなっている。
【００９２】
このような構成を持つダイオード１３２に順方向バイアス電圧を印加すると、アノード電極３７と第２の窒化物半導体層４とのショットキー接合及びチャネル層を介してカソード電極１６へ電流が流れる。一方、ダイオード１３２に逆方向バイアス電圧を印加した場合には、フッ素導入領域９及び１９からカソード電極１６側に向かって第１及び第２の窒化物半導体層３及び４内に空乏層が広がり、電流が遮断される。このようにして、本実施の形態に係る窒化物半導体装置であるダイオード１３２では整流特性が得られる。
【００９３】
ダイオード１３２に逆方向バイアス電圧が印加されると、ゲート電極４４のドレイン電極１６側の端近くにおいて、第１及び第２の窒化物半導体層３及び４内での電界が最も強くなる。しかし、本実施の形態では、ゲート電極４４下からカソード電極１６の間にかけてフッ素導入領域９及び１９が形成されていることによって、第１の窒化物半導体層３と第２の窒化物半導体層４とのヘテロ接合界面で発生している正の分極電荷による電界を低減できる。そのため、空乏層内における電界を低減することができ、逆方向バイアス電圧が印加された際に第１の窒化物半導体層３及び第２の窒化物半導体層４内に空乏層をより広げることができるようになり、耐圧を向上することが可能となる。
【００９４】
さらに、本実施の形態では、図１３に示すように、ゲート電極４４と第２の窒化物半導体層４との間に絶縁膜４２が存在する。そのため、ゲート電極４４と第２の窒化物半導体層４との間に絶縁膜が存在しない場合と比較して、逆方向リーク電流を大幅に低減することができ、その結果、耐圧をさらに向上できる。
【００９５】
以上のように、本実施の形態に係るダイオード１３２によれば、第４の実施の形態と同じ効果が得られる他、絶縁膜を介して第２の窒化物半導体層４上に形成されたゲート電極４４によってチャネル層の制御を行なうことにより、逆方向バイアス印加時に流れる逆方向リーク電流を低減できる。その結果、第４の実施の形態に係るダイオードよりもさらに耐圧の高い窒化物半導体装置を提供できる効果がある。
【００９６】
＜変形例＞
なお、上記実施の形態では、ゲート電極４４がアノード電極３７の上半分に覆い被さるように形成されている。しかしゲート電極とアノード電極との形成方法はこれには限定されず、他にも様々な方法があり得る。例えば、アノード電極３７がゲート電極４４の上に覆い被さるように形成される構造、又はゲート電極４４とアノード電極３７とが直接には接触せずに、その上に形成される配線電極等を介して電気的に接続される構造等を用いてもよい。
【００９７】
図１４は、この実施の形態の一変形例に係るダイオード１３４の構造を示す断面図である。図１４を参照して、このダイオード１３４は、図１３に示す構造において、アノード電極３７及びゲート電極４４に代えて、ともに同じ電極材料で作製されたアノード電極４８及びゲート電極４９を含む。アノード電極４８は図１３に示すアノード電極３７と同じ構造を持っている。一方、ゲート電極４９は、アノード電極４８と一体化しているが、絶縁膜４６の上に形成されている。この構造によっても、第５の実施の形態のダイオード１３２と同様の効果が得られる。また、同じ電極材料で作製することにより、ダイオードを作製するプロセスを簡略化できる効果がある。
【００９８】
図１５は、第５の実施の形態に係る窒化物半導体装置の他の変形例であるダイオード１３６の構造を示す断面図である。図１５を参照して、この変形例に係るダイオード１３６では、図１３に示す第２の窒化物半導体層４に代えて、第２の窒化物半導体層４のゲート領域の下の一部分に第１の窒化物半導体層３の表面に達するように形成された開口部を有する第２の窒化物半導体層６３を含む。ダイオード１３６はさらに、図１３に示す絶縁膜４２に代えて、アノード電極３７及びカソード電極１６が形成された部分を除き、開口部を含めて第２の窒化物半導体層６３及び第１の窒化物半導体層３の表面に形成された絶縁膜６２を含む。
【００９９】
カソード電極１６側から開口部に臨む領域には、フッ素導入領域９及びフッ素導入領域１９が形成されている。
【０１００】
ダイオード１３６はまた、図１３に示すゲート電極４４に代えて、第２の窒化物半導体層４の開口部上及びその周辺部分の絶縁膜６２とアノード電極３７の一部上とに形成されたゲート電極６４を含む。
【０１０１】
この構成を有するダイオード１３６によっても、図１３に示す第５の実施の形態に係るダイオード１３２と同じ理由により、同様の効果が得られる。
【０１０２】
図１６は、図１３に示す実施の形態のさらに他の変形例に係るダイオード１３８の構造を示す断面図である。図１６を参照して、この変形例に係るダイオード１３８は、図１３に示す構造において、ゲート電極４４の下方の第２の窒化物半導体層４及び第１の窒化物半導体層３内に、フッ素導入領域２９が形成されている。すなわち、ゲート電極４４からカソード電極１６に向かって、フッ素導入領域２９、９、及び１９がこの順に形成されている。ここで、フッ素導入領域の濃度は領域１９が最も低く、ゲート電極４４側へ行くに従って高くなり、ゲート電極４４下の領域２９が最も高くなっている。このような構成を有するダイオード１３８においても、図１３に示す第５の実施の形態に係るダイオード１３２と同じ理由により、同様の効果が得られる。
【０１０３】
図１７は、図１６に示すダイオード１３８の変形例に係るダイオード１４０の構造を示す断面図である。図１７を参照して、この変形例に係るダイオード１４０は、図１６に示すアノード電極３７に代えて、アノード電極３７と異なり、第２の窒化物半導体層４を介したトンネル電流機構によって第１の窒化物半導体層３内に形成されたチャネル層とオーム性接触するように第２の窒化物半導体層４上に形成された、図１２に示す第２のアノード電極４０と同じ構成のアノード電極４１を含む。
【０１０４】
この構成を有するダイオード１４０によっても図１６に示すダイオード１３８と同じ効果が得られる。さらに、第４の実施の形態の図１２に示すダイオード１３０と同様、ダイオード１４０に順方向のバイアスが印加された動作時のダイオード１４０の立ち上がり電圧を０Ｖに近づけることができる。その結果、オン電圧を低くすることが可能となっている。
【０１０５】
［第６の実施の形態］
図１８は、本発明の第６の実施の形態に係る電力変換装置である力率改善回路１６０の主要部の構成を示す回路図である。図１８を参照して、この力率改善回路１６０は、交流電源５１と、交流電源５１の一方端子にカソードが接続された第１のダイオード５２と、第１のダイオード５２のカソードにアノードが接続された第２のダイオード５３と、交流電源５１の他方端子にカソードが接続された第３のダイオード５４と、第３のダイオード５４のカソードにアノードが接続された第４のダイオード５５とを含む。
【０１０６】
力率改善回路１６０はさらに、第２のダイオード５３及び第４のダイオード５５のカソードに一端が接続されたインダクタ５７と、インダクタ５７の他端にアノードが接続された第５のダイオード５６と、第５のダイオード５６のカソードに接続された一端と、第１のダイオード５２及び第３のダイオード５４のアノードに接続された他端とを有する負荷抵抗６０と、第５のダイオード５６のアノード並びに第１のダイオード５２及び第３のダイオード５４のアノードとの間に接続された電界効果トランジスタ５８と、負荷抵抗６０に対し並列に接続されたキャパシタ５９とを含む。
【０１０７】
力率改善回路１６０において、第１〜第５のダイオード５２〜５６には、本発明の第５の実施の形態の変形例に係る、図１７に示したダイオード１４０と同じ構造のダイオードを、電界効果トランジスタ５８には、第２の実施の形態に係る、図６に示した電界効果トランジスタ９０を、それぞれ用いている。
【０１０８】
電力変換装置である力率改善回路１６０に用いられる電界効果トランジスタ及びダイオードに上記のような本発明のいずれかの実施の形態に係る窒化物半導体装置である電界効果トランジスタ及びダイオードを用いると、回路内部での損失が低減できる。そのため、力率改善回路１６０の効率が改善され、低損失で高効率動作が可能な力率改善回路を提供できる。
【０１０９】
上記実施の形態では、本発明のいずれかの実施の形態に係る窒化物半導体装置であるダイオード及び電界効果トランジスタを力率改善回路に適用した例を示したが、インバータやコンバータ等、他の電力変換装置に本願発明に係る窒化物半導体装置を適用してもよい。
【０１１０】
また、上記実施の形態では、電力変換装置に用いられる電界効果トランジスタ及びダイオードの全てに本発明を適用した例を示したが、電力変換装置に用いられるダイオード及び電界効果トランジスタの一部のみに本発明を適用してもよい。
【０１１１】
＜その他の変形例＞
以上、本発明をその実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１１２】
例えば、上記実施の形態では、バッファ層としてＧａＮを用いたが、ＡｌＮやＡｌＧａＮ、ＡｌＮ／ＧａＮ等の他のバッファ層を用いても同様に実施できる。
【０１１３】
また、上記実施の形態では、第１の窒化物半導体層として１層のアンドープＧａＮを用いているが、ｎ−ＧａＮやｐ−ＧａＮ等のドーピングされた半導体層であってもよく、また、ＡｌＧａＮやＩｎＧａＮ、又はＧａＮ／ＡｌＧａＮ、ＩｎＧａＮ／ＧａＮ等ＧａＮ以外の１層又は多層のアンドープ又はドーピングされた層からなる他の半導体層を用いても同様に実施できる。また、第２の窒化物半導体層として１層のアンドープＡｌＧａＮを用いているが、ドーピングされたＡｌＧａＮやＡｌ組成やドーピング濃度の異なる複数のＡｌＧａＮ層を含んでなる多層ＡｌＧａＮ層、ＧａＮ／ＡｌＧａＮやＩｎＧａＮ／ＡｌＧａＮ等ＡｌＧａＮ層以外の半導体層を含んでなる多層半導体層等、１層又は多層のアンドープ又はドーピングされた層からなる他の半導体層を用いても同様に実施できる。ただし、２次元電子ガスを効果的に発生させるには、第１の窒化物半導体層がＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）であり、前記第２の窒化物半導体層がＡｌｙＧａ１−ｙＮ（０≦ｙ≦１）である構成や、第１の窒化物半導体層がＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）であり、前記第２の窒化物半導体層はＡｌｙＧａ１−ｙＮ（０＜ｘ＜ｙ≦１）である構成とすることが好ましい。
【０１１４】
また、上記実施の形態では、ゲート電極又はアノード電極の下からドレイン電極又はカソード電極の間の領域に、１〜３個フッ素導入領域を設けている。しかし本発明はそのような実施の形態には限定されない。例えば、この領域に４つ以上のフッ素導入領域を設けるようにしてもよい。また、電界効果トランジスタの場合、フッ素導入領域はソース電極とゲート電極との間に設けてもよい。
【０１１５】
上記実施の形態では、電極はＴｉ／Ａｌ又はＮｉ／Ａｕを用いて形成している。しかし本発明はそのような実施の形態に限定される訳ではない。例えば、Ｔｉ／Ａｕ、Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｗ、ＷＮｘ、又はＷＳｉｘ等の他の電極材料を用いて電極を形成しても、上記実施の形態と同様に、本発明を実施できるのはもちろんである。
【０１１６】
上記実施の形態では、ドレイン電極又はカソード電極と第２の窒化物半導体層とはオーム性接触を形成している。しかし本発明はそのような実施の形態に限定される訳ではない。例えば、カソード電極はショットキー接合を形成する構成であってもよい。しかし、窒化物半導体装置である電界効果トランジスタ及びダイオード等におけるオン抵抗を低減し、損失を低減するためには、ドレイン電極又はカソード電極と第２の窒化物半導体層とはオーム性接続を形成する構成であることが望ましい。
【０１１７】
上記実施の形態では、電極とチャネル層とのオーム性接触を得る構成として、第２の窒化物半導体層４を介したトンネル電流機構によって電極がオーム性接触する構成を用いている。しかし本発明はそのような実施の形態に限定される訳ではない。例えば図６に示す本発明の第２の実施の形態に係る電界効果トランジスタ９０の変形例として、図１９に示すような構成を採用することもできる。
【０１１８】
図１９を参照して、この変形例に係る電界効果トランジスタ１７０は、図６に示す電界効果トランジスタ９０の構造におけるソース電極５及びドレイン電極６にそれぞれ代えて、第２の窒化物半導体層４の表面上に形成されたソース電極７０及びドレイン電極７１を含む。ソース電極７０及びドレイン電極７１の下部の第２の窒化物半導体層４及び第１の窒化物半導体層３には、イオン注入等によって高濃度にドーピングされたコンタクト層６６及び６８がそれぞれ形成されている。
【０１１９】
この構成により、ソース電極７０及びドレイン電極７１と、第１の窒化物半導体層３及び第２の窒化物半導体層４との間でのオーム性接触を形成できる。
【０１２０】
図２０は、図６に示す電界効果トランジスタ９０のさらに他の変形例に係る電界効果トランジスタ１７２の構造を示す断面図である。図２０を参照して、この電界効果トランジスタ１７２は、基板１上に順番に積層したバッファ層２、第１の窒化物半導体層７２、第２の窒化物半導体層７３、及び絶縁膜７４を含む。絶縁膜７４上にはゲート電極７が形成されている。
【０１２１】
第１の窒化物半導体層７２、第２の窒化物半導体層７３及び絶縁膜７４の、ゲート電極７が形成されている領域の両側の領域は除去されており、その上に、第１の窒化物半導体層７２及び第２の窒化物半導体層７３の側方からこれらに対するオーム性接触を形成するようにソース電極７５及びドレイン電極７６を作製する。
【０１２２】
この図２０に示す変形例に係る電界効果トランジスタ１７２によっても、上記した実施の形態と同様の効果を得ることができる。
【０１２３】
さらに、第２の窒化物半導体層及び第１の窒化物半導体層の一部を除去した部分に高濃度にドーピングされたＧａＮやＩｎＧａＮ等を再成長等によってコンタクト層として形成し、その上に電極を形成することでオーム性接触を形成する方法、第２の窒化物半導体層の一部を除去した上に電極を形成し、第２の窒化物半導体層を介したトンネル電流機構によってオーム性接触を形成する方法、第２の窒化物半導体層及び第１の窒化物半導体層は除去せず第２の窒化物半導体層上に電極を形成し熱処理による合金化によってオーム性接触を形成する方法等、他のオーム性接触形成方法を用いた構成を用いてもよい。
【０１２４】
上記実施の形態では、絶縁膜としてＳｉＮ／ＳｉＯ２を用いている。しかし本発明はそのような実施の形態には限定されない。ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＨｆＯ２、ＴｉＯ２、ＴａＯｘ、ＭｇＯ、Ｇａ２Ｏ３、又はＳｉＮ／ＳｉＯ２／ＳｉＮ重ね膜等の他の絶縁膜を用いても同様に本発明を実施できるのはもちろんである。
【０１２５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１２６】
【図１】本発明の第１の実施の形態に係る窒化物半導体装置である電界効果トランジスタ８０の構造を示す断面図である。
【図２】第１の実施の形態の変形例に係る窒化物半導体装置である電界効果トランジスタ８２の構造を示す断面図である。
【図３】第１の実施の形態の他の変形例に係る窒化物半導体装置である電界効果トランジスタ８４の構造を示す断面図である。
【図４】本発明の第２の実施の形態に係る窒化物半導体装置である電界効果トランジスタ８６の構造を示す断面図である。
【図５】第２の実施の形態の変形例に係る窒化物半導体装置である電界効果トランジスタ８８の構造を示す断面図である。
【図６】第２の実施の形態の他の変形例に係る窒化物半導体装置である電界効果トランジスタ９０の構造を示す断面図である。
【図７】本発明の第３の実施の形態に係る窒化物半導体装置であるダイオード１２０の構造を示す断面図である。
【図８】本発明の第４の実施の形態に係る窒化物半導体装置であるダイオード１２２の構造を示す断面図である。
【図９】第４の実施の形態の変形例に係る窒化物半導体装置であるダイオード１２４の構造を示す断面図である。
【図１０】第４の実施の形態のさらに別の変形例に係る窒化物半導体装置であるダイオード１２６示す図である。
【図１１】第４の実施の形態の変形例に係る窒化物半導体装置であるダイオード１２８の構造を示す断面図である。
【図１２】第４の実施の形態の別の変形例に係る窒化物半導体装置であるダイオード１３０の構造を示す断面図である。
【図１３】本発明の第５の実施の形態に係る窒化物半導体装置であるダイオード１３２の構造を示す断面図である。
【図１４】第５の実施の形態の変形例に係るダイオード１３４の構造を示す断面図である。
【図１５】第５の実施の形態の別の変形例に係るダイオード１３６の構造を示す断面図である。
【図１６】第５の実施の形態のさらに別の変形例に係るダイオード１３８の構造を示す断面図である。
【図１７】第５の実施の形態のさらに他の変形例に係るダイオード１４０の構造を示す断面図である。
【図１８】本発明の第６の実施の形態に係る電力変換装置１６０の主要部の構成を示す回路図である。
【図１９】図６に示す本発明の第２の実施の形態の変形例に係る電界効果トランジスタ１７０の構造を示す断面図である。
【図２０】図６に示す本発明の第２の実施の形態の変形例に係る電界効果トランジスタ１７２の構造を示す断面図である。
【図２１】従来技術に係る電界効果トランジスタ１８０の構造を示す断面図である。
【符号の説明】
【０１２７】
１，１０１  基板
２  バッファ層
３，７２  第１の窒化物半導体層
４，１２，１７，６３，７３  第２の窒化物半導体層
５，７０，７５，１０５  ソース電極
６，７１，７６，１０６  ドレイン電極
７，２０，２４，２８，４４，４９，６４，１０７  ゲート電極
８，２２，２６，３０，３２，４２，４６，６２，７４  絶縁膜
９，１９，２９  フッ素導入領域
１５，２５，３５，３６，３７，３８，４０，４１，４８  アノード電極
１６  カソード電極
５１  交流電源
５２〜５６，１２０，１２２，１２４，１２６，１２８，１３０，１３２，１３４，１３６，１３８，１４０  ダイオード
５７  インダクタ
５９  キャパシタ
６０  負荷抵抗
６６，６８  コンタクト層
５８，８０，８２，８４，８６，８８，９０，１７０，１７２，１８０  電界効果トランジスタ
１６０  力率改善回路
２００，２０２，２０４  複合アノード電極
【図１】
2008172055.tif 000003
【図２】
2008172055.tif 000004
【図３】
2008172055.tif 000005
【図４】
2008172055.tif 000006
【図５】
2008172055.tif 000007
【図６】
2008172055.tif 000008
【図７】
2008172055.tif 000009
【図８】
2008172055.tif 000010
【図９】
2008172055.tif 000011
【図１０】
2008172055.tif 000012
【図１１】
2008172055.tif 000013
【図１２】
2008172055.tif 000014
【図１３】
2008172055.tif 000015
【図１４】
2008172055.tif 000016
【図１５】
2008172055.tif 000017
【図１６】
2008172055.tif 000018
【図１７】
2008172055.tif 000019
【図１８】
2008172055.tif 000020
【図１９】
2008172055.tif 000021
【図２０】
2008172055.tif 000022
【図２１】
2008172055.tif 000023