(57)【要約】      （修正有）【課題】不揮発性メモリ内のアプリケーション領域を最大限に確保し且つ不揮発性メモリに格納したローダープログラムを安全・確実に書き換えできるマイクロコンピュータを提供する。【解決手段】ＲＡＭ１０２に格納した書き換え用ブートプログラムでマイクロコンピュータ１０１を起動し、書き換え前の元ブートプログラムを保存バッファ１０４に退避した後、ブートプログラムを書き換える。不揮発性メモリ書き込み済データとＲＡＭの書換えデータを比較し、データが不一致（書き込み失敗）の場合は、保存バッファ１０４に退避した元ブートプログラムで書き戻す。【選択図】図１
2008197933.tif 000002
【特許請求の範囲】
【請求項１】
一括消去可能なセクタ単位に分割された不揮発性メモリに格納されたブートプログラムをＣＰＵにて実行して所定の処理を行うマイクロコンピュータであって、前記ブートプログラムの書き換えに供するために、
外部から書き換え用ブートプログラムを受信する通信回路と、
前記ブートプログラムの書き換え時に前記ブートプログラムおよび前記書き換え用ブートプログラムが格納されるＲＡＭと、
前記書き換え用ブートプログラムを受信したときに前記ブートプログラムが一時退避される保存バッファと、
前記不揮発性メモリと前記保存バッファと前記ＲＡＭとの間でデータの転送を行う転送回路と、
前記不揮発性メモリに格納された書き換え用ブートプログラムと前記ＲＡＭに格納された書き換え用ブートプログラムを比較して一致検出信号を出力する比較器と、
を有し、前記ブートプログラムの書き換えの際に、前記書き換え用ブートプログラムを一旦前記ＲＡＭに格納してから不揮発性メモリに書き込み、前記前記比較器の出力する一致検出信号が不一致を示す場合には、前記保存バッファに退避されたブートプログラムを再度前記不揮発性メモリに書き込むことを特徴とするマイクロコンピュータ。
【請求項２】
前記比較器が比較する前記不揮発性メモリに格納された書き換え用ブートプログラムの任意アドレス範囲を設定でき、かつ、前記転送回路が前記書き換え用ブートプログラムを転送する前記不揮発性メモリの任意アドレス範囲を設定できるレジスタを有することを特徴とする請求項１記載のマイクロコンピュータ。
【請求項３】
前記比較器に、前記ＲＡＭに格納された外部から受信した前記書き換え用ブートプログラムと前記保存バッファに格納された前記ブートプログラムとを比較する機能を付加し、不一致だった場合には前記不揮発性メモリの書き換え処理を中断することを特徴とする請求項１または請求項２のいずれかに記載のマイクロコンピュータ。
【請求項４】
前記比較器による前記一致検出信号を外部に通知する一致検出通知手段を有し、不一致である場合には、外部から再度前記書き換え用ブートプログラムを受信することを特徴とする請求項３記載のマイクロコンピュータ。
【請求項５】
一括消去可能なセクタ単位に分割された不揮発性メモリに格納されたブートプログラムをＣＰＵにて実行して所定の処理を行うマイクロコンピュータの前記ブートプログラムの書き換えを行うに際し、
前記ブートプログラムを保存バッファおよびＲＡＭに転送して格納する工程と、
前記ＲＡＭに格納されたブートプログラムを起動する工程と、
外部から書き換え用ブートプログラムを受信して前記ＲＡＭに格納する工程と、
前記不揮発性メモリに格納された前記ブートプログラムを消去して前記書き換え用ブートプログラムを前記不揮発性メモリに書き込む工程と、
前記ＲＡＭに格納された書き換え用ブートプログラムと前記不揮発性メモリに格納された書き換え用ブートプログラムとを比較する工程と
を有し、前記比較の結果が一致している場合は前記ブートプログラムの書き換え処理を終了し、一致しない場合には前記保存バッファに格納した前記ブートプログラムを再度前記不揮発性メモリに書き込むことを特徴とするブートプログラムの書き換え方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一括消去可能なセクタ単位に分割されている書き換え可能な不揮発性メモリを混載するマイクロコンピュータおよびブートプログラムの書き換え方法に関する。
【背景技術】
【０００２】
特許文献１である特開平２―２８９９９７号には一括消去型ＥＥＰＲＯＭ（エレクトリカリ・イレーザブル・アンド・プログラマブル・リード・オンリ・メモリ）について記載されており、この一括消去型ＥＥＰＲＯＭは、本発明に用いる不揮発性メモリと同意義に把握することができる。本発明に用いる不揮発性メモリは、電気的な消去・書き込みによって情報を書き換え可能であって、ＥＰＲＯＭ（エレクトリカリ・プログラマブル・リード・オンリ・メモリ）と同様に、そのメモリセルを１個のトランジスタで構成することができ、メモリセルの全てを一括して、またはメモリセルのブロックを一括して電気的に消去する機能を持つ。したがって、不揮発性メモリは、システムに実装された状態でそれの記憶情報を書き換えることができると共に、その一括消去機能により書き換え時間の短縮を図ることができる。
【０００３】
ところで、１チップマイクロコンピュータにおいては、プログラムメモリとして書き換え可能な不揮発性メモリを内蔵しているものがあり、内蔵された不揮発性メモリの記憶情報を書き換えることにより、プログラムのバージョンアップが可能とされる。１チップマイクロコンピュータに内蔵された不揮発性メモリの書き換えには、ユーザシステムから取外した１チップマイクロコンピュータを汎用ＲＯＭライターにセットし、その状態で不揮発性メモリの書き換えを行う第１の方式と、１チップマイクロコンピュータがユーザシステムに搭載された状態で不揮発性メモリの書き換えを行う第２の方式とがある。第２の方式をオンボード書き換えと称し、不揮発性メモリ書き換えプログラム（以下ブートプログラムと呼ぶ）をマイクロコンピュータに内蔵されるＣＰＵで実行することで外部から書き換えデータを受け取り、自身の不揮発性メモリの書き換えを行うことが可能である。このオンボード書き換えにおいては、ブートプログラムを予めマイクロコンピュータの内部に保持しておく必要があるが、その方法にはブートプログラムを専用のＲＯＭに格納する方法と、不揮発性メモリに格納する方法がある。前者の方法では、マイクロコンピュータが起動する前に、ＲＯＭから起動させるか書き換え可能な不揮発性メモリから起動させるかを選択する為の情報を端子から入力する必要がある。また、ブートプログラム自身を書き換えることは不可能であるため、ブートプログラムの更新が必要となった場合にはマイクロコンピュータ自身を取外して交換する必要がある。
【０００４】
一方、ブートプログラムを書き換え可能な不揮発性メモリに格納しておく方法では、専用のＲＯＭが不要であり、ブートプログラム自身の書き換えも可能となる利点がある。ところが、不揮発性メモリのブートプログラムが記憶されているセクタを消去または書き込み中に、書き込み失敗が発生して書き込みが完全に行われないこともある。このようなときに、システムをリセットして再起動を行っても、ブートプログラムが正常に書き換えられていないため、再起動が不能となってしまう。従って、ブートプログラムの記憶されているセクタの消去・書き換えを安全に行うことができないという問題があった。
【０００５】
この問題の対処方法として、図９の従来の書き換え可能な不揮発性メモリを内蔵したマイクロコンピュータにおける不揮発性メモリの構造を説明する図に示すように、ブートプログラムを書き換えるとき、旧ブートプログラムをバックアップ領域８０１にコピーして待避させ、ブートプログラムの書き換え中は、バックアップ領域８０１に退避したブートプログラムを起動可能状態にしておき、ブートプログラム書き込み終了の確認後に新たに書き込んだブートプログラムを起動可能状態にする方法を採っている（例えば、特許文献２参照）。
【特許文献１】特開平２―２８９９９７号公報
【特許文献２】特開２００１―３３１３７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述した従来技術においては、ブートプログラムの退避用に書き換え可能な不揮発性メモリ内部にバックアップ領域が必要である。また、ブートプログラムの退避は一括消去可能なセクタ単位で行うため、ブートプログラムを格納したセクタの空き領域にアプリケーションプログラムを配置できない。従って、不揮発性メモリにアプリケーションプログラムを格納する領域を十分に確保できない問題がある。
【０００７】
さらに、前述した従来技術においては、ブートプログラムの退避を行うことで書き込み失敗が発生した場合には旧ブートプログラムを使用して再起動可能であるが、新たに書き込んだブートプログラムそのものに対する正否判定は行っていないため、ブートプログラム自身の不具合に起因する誤動作は防止できない問題がある。
【０００８】
本発明は、ブートプログラムの書き換えが安全に書き換え可能とし、また、不揮発性メモリのアプリケーションプログラムを格納する領域を十分に確保することができる不揮発性メモリを混載したマイクロコンピュータを提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記目的を達成するため、本発明の請求項１記載のマイクロコンピュータは、一括消去可能なセクタ単位に分割された不揮発性メモリに格納されたブートプログラムをＣＰＵにて実行して所定の処理を行うマイクロコンピュータであって、前記ブートプログラムの書き換えに供するために、外部から書き換え用ブートプログラムを受信する通信回路と、前記ブートプログラムの書き換え時に前記ブートプログラムおよび前記書き換え用ブートプログラムが格納されるＲＡＭと、前記書き換え用ブートプログラムを受信したときに前記ブートプログラムが一時退避される保存バッファと、前記不揮発性メモリと前記保存バッファと前記ＲＡＭとの間でデータの転送を行う転送回路と、前記不揮発性メモリに格納された書き換え用ブートプログラムと前記ＲＡＭに格納された書き換え用ブートプログラムを比較して一致検出信号を出力する比較器と、を有し、前記ブートプログラムの書き換えの際に、前記書き換え用ブートプログラムを一旦前記ＲＡＭに格納してから不揮発性メモリに書き込み、前記前記比較器の出力する一致検出信号が不一致を示す場合には、前記保存バッファに退避されたブートプログラムを再度前記不揮発性メモリに書き込むことを特徴とする。
【００１０】
請求項２記載のマイクロコンピュータは、請求項１記載のマイクロコンピュータにおいて、前記比較器が比較する前記不揮発性メモリに格納された書き換え用ブートプログラムの任意アドレス範囲を設定でき、かつ、前記転送回路が前記書き換え用ブートプログラムを転送する前記不揮発性メモリの任意アドレス範囲を設定できるレジスタを有することを特徴とする。
【００１１】
請求項３記載のマイクロコンピュータは、請求項１または請求項２のいずれかに記載のマイクロコンピュータにおいて、前記比較器に、前記ＲＡＭに格納された外部から受信した前記書き換え用ブートプログラムと前記保存バッファに格納された前記ブートプログラムとを比較する機能を付加し、不一致だった場合には前記不揮発性メモリの書き換え処理を中断することを特徴とする。
【００１２】
請求項４記載のマイクロコンピュータは、請求項３記載のマイクロコンピュータにおいて、前記比較器による前記一致検出信号を外部に通知する一致検出通知手段を有し、不一致である場合には、外部から再度前記書き換え用ブートプログラムを受信することを特徴とする。
【００１３】
請求項５記載のブートプログラムの書き換え方法は、一括消去可能なセクタ単位に分割された不揮発性メモリに格納されたブートプログラムをＣＰＵにて実行して所定の処理を行うマイクロコンピュータの前記ブートプログラムの書き換えを行うに際し、前記ブートプログラムを保存バッファおよびＲＡＭに転送して格納する工程と、前記ＲＡＭに格納されたブートプログラムを起動する工程と、外部から書き換え用ブートプログラムを受信して前記ＲＡＭに格納する工程と、前記不揮発性メモリに格納された前記ブートプログラムを消去して前記書き換え用ブートプログラムを前記不揮発性メモリに書き込む工程と、前記ＲＡＭに格納された書き換え用ブートプログラムと前記不揮発性メモリに格納された書き換え用ブートプログラムとを比較する工程とを有し、前記比較の結果が一致している場合は前記ブートプログラムの書き換え処理を終了し、一致しない場合には前記保存バッファに格納した前記ブートプログラムを再度前記不揮発性メモリに書き込むことを特徴とする。
【００１４】
以上により、ブートプログラムの書き換えが書き換え可能とし、また、不揮発性メモリのアプリケーションプログラムを格納する領域を十分に確保することができる。
【発明の効果】
【００１５】
本発明によれば、ＲＡＭに格納した書き換え用ブートプログラムでマイクロコンピュータを起動し、書き換え前の元ブートプログラムを保存バッファに退避しておくことができるため、ブートプログラムの書き換えの際に書き込み失敗が発生しても退避したブートプログラムに復旧することができ、ブートプログラムの書き換えを安全に行うことができる。また、書き換え用ブートプログラムと書き換え前の元ブートプログラムをあらかじめ比較することにより、不具合が含まれているブートプログラムを書き込んだ場合においても同様にブートプログラムの復帰を行うことができ、安全にブートプログラムの書き換えを安全に行うことができる。さらに、アドレス範囲設定レジスタを設けることにより、不揮発性メモリへのブートプログラムの書き換えを行う開始アドレスと終了アドレスを設定することができ、書き込んだセクタの残りの領域にアプリケーションプログラムを格納することが可能となり、不揮発性メモリのアプリケーションプログラムを格納する領域を十分に確保することができる。
【発明を実施するための最良の形態】
【００１６】
以下本発明を実施するための最良の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係るマイクロコンピュータを示すブロック図である。
【００１７】
図１におけるマイクロコンピュータ１０１は、一括消去可能なセクタ単位に分割された不揮発性メモリ１０３と、外部書き換え装置１１１から書き換えデータを受け取ってＲＡＭ１０２に格納する通信回路１０５と、外部書き換え装置１１１から受け取った書き換えデータを格納するためのＲＡＭ１０２と、ブートプログラムを実行するＣＰＵ１０９と、ブートプログラムを退避する為の保存バッファ１０４と、不揮発性メモリ１０３と保存バッファ１０４とＲＡＭ１０２との間でデータを転送する転送回路１０７と、不揮発性メモリ１０３の任意セクタと保存バッファ１０４に格納されているデータを比較する比較器１０６を備える。
【００１８】
図２は本発明の実施の形態１に係る不揮発性メモリの構成を説明する図であり、前記不揮発性メモリ１０３の領域の構造を説明した図である。
図２において、不揮発性メモリ２０１は一括消去可能なセクタに分割されており、不揮発性メモリ２０１にアプリケーションプログラム２０２とブートプログラム２０３がそれぞれ独立したセクタに格納されている。
【００１９】
図３は本発明の実施の形態１に係る不揮発性メモリのオンボード書き換え処理のフローチャートであり、図１，図２，図３を参照して不揮発性メモリのオンボード書き換えを実行する手順を説明する。
【００２０】
まず、不揮発性メモリのオンボード書き換え処理が起動すると、不揮発性メモリ１０３に格納されているブートプログラムは転送回路１０７によってＲＡＭ１０２および保存バッファ１０４に同時に転送される（ステップＳ１０１）。このとき、転送回路１０７により行われるデータ転送の範囲はセクタ単位で行われる。ブートプログラムの転送が完了すると、ＣＰＵ１０９はＲＡＭ１０２に複写されたブートプログラムを用いてブート処理を実行する（ステップＳ１０２）。
【００２１】
次に、外部書き換え装置１１１から書き換えデータを受信し、ＣＰＵ１０９が受信した書き換えデータをＲＡＭ１０２に格納し（ステップＳ１０３）、不揮発性メモリ１０３の該当セクタを消去する（ステップＳ１０４）。
【００２２】
次に、ステップＳ１０５において、ＣＰＵ１０９がＲＡＭ１０２に格納されている書き換えデータを不揮発性メモリ１０３の該当セクタに書き込む。
ステップＳ１０６において、該当セクタがブートプログラムの格納されているセクタであるかどうかを確認し、ブートプログラムの格納されているセクタでなければ、ステップＳ１１２に分岐し、該当セクタがブートプログラムの格納されているセクタであれば、ステップＳ１０７に分岐する。
【００２３】
ステップＳ１０７において、比較器１０６により不揮発性メモリの該当セクタに書き込んだ書き換えデータとＲＡＭ１０２に格納されている書き換えデータを比較して、書き換えデータが不揮発性メモリへの書き込みに失敗していないかことを確認し、一致検出信号１１０を出力する。このとき、比較器１０６によるデータ比較の範囲はセクタ単位で行われる（ステップＳ１０８）。ステップＳ１０８において、比較器１０６から出力される一致検出信号１１０が一致であれば、すなわち、不揮発性メモリ１０３に新たに書き込んだブートプログラムが、ＲＡＭ１０２に格納されているブートプログラムと一致した場合は、ブートプログラムの書き換えが正しく行われたものとし、次のステップＳ１１２に移行する。
【００２４】
ステップＳ１０８において、比較器１０６から出力される一致検出信号１１０が不一致であれば、書き換えデータが不揮発性メモリへの書き込みに失敗していると認定され、転送回路１０７は保存バッファ１０４に格納されたオンボード書き換え前のブートプログラムをＲＡＭ１０２に転送する。このとき転送は、ＲＡＭ１０２に格納されていた外部書き換え装置１１１から受信したブートプログラムを上書きするかたちで行われる（ステップＳ１０９）。
【００２５】
次に、ステップＳ１１０において、不揮発性メモリ１０３の該当セクタを消去し、転送回路１０７がＲＡＭ１０２に格納されている書き換えデータを不揮発性メモリ１０３の該当セクタに書き込み、不揮発性メモリのオンボード書き換え処理を終了する。すなわち、保存バッファ１０４に退避されていた、オンボード書き換え前の現ブートプログラムが書き込まれる（ステップＳ１１１）。
【００２６】
ステップＳ１１２において、全セクタの書き換えが完了したかどうかの判定を行い、全セクタの書き換えが完了していれば、不揮発性メモリのオンボード書き換え処理を終了する。全セクタの書き換えが完了していなければ、ステップＳ１０２に分岐し、次のセクタに対して同様の処理を繰り返す（ステップＳ１１０）。
【００２７】
この方法により、不揮発性メモリ１０３のブートプログラムが格納されたセクタの書き換えを行う際に、ＲＡＭ１０２に格納されている書き換えに用いたブートプログラムと実際に書き込んだブートプログラムを比較することでブートプログラムの書き換えが正しく行われたかの判定を行うことが可能となり、書き換えが失敗した場合においても保存バッファに格納されたオンボード書き換え前の現ブートプログラムを不揮発性メモリに書き込んで書き換え前の状態に復帰することにより、再起動可能状態とすることが可能となる。
【００２８】
（実施の形態２）
図４は、本発明の実施の形態２に係るマイクロコンピュータを示すブロック図である。
図４においては、図１に示した実施の形態１の構成に対して、アドレス範囲設定レジスタ４０１が追加されている。
【００２９】
本実施の形態におけるアドレス範囲設定レジスタ４０１は、比較器１０６および転送回路１０７において行われるデータ転送およびデータ比較に対して、不揮発性メモリ１０３のデータ書き換えにおける開始アドレスと終了アドレスを任意に設定することができる。このような比較器１０６および転送回路１０７のアドレス範囲が任意に設定できる点を除いては、実施の形態１と同様に不揮発性メモリ１０３のオンボード書き換えを行う。
【００３０】
図５は本発明の実施の形態２に係る不揮発性メモリの構成を説明する図であり、実施の形態２に係る、不揮発性メモリ１０３の領域の構造を説明した図である。
図５において、不揮発性メモリ２０１には、ブートプログラム２０３と同一のセクタ内の別領域にアプリケーションプログラム２０２が格納されている。
【００３１】
本発明の実施の形態２によれば、アドレス範囲設定レジスタ４０１により、不揮発性メモリ１０３の任意のアドレス範囲に対して、データ転送およびデータ比較を行うことができる。すなわち、アドレス範囲設定レジスタ２０１の開始アドレスおよび終了アドレスに、不揮発性メモリ内のブートプログラム２０３の先頭アドレスと終了アドレスを設定すれば、セクタ内のブートプログラム２０３のアドレス範囲のみデータ転送およびデータ比較を行うことが可能となり、セクタ内の空いた領域はデータ転送および、データ比較の範囲外となるため、セクタ内の空き領域にアプリケーションプログラムを格納することが可能となる。
【００３２】
このように、実施の形態１で説明した不揮発性メモリのブートプログラム書き換えの際に、データ転送およびデータ比較を行う開始アドレスと終了アドレスを任意に設定することにより、再起動可能状態とすることを可能としながら、セクタ内の空き領域にアプリケーションプログラムを格納することができ、不揮発性メモリのアプリケーションプログラムを格納する領域を十分に確保することができる。
【００３３】
（実施の形態３）
本実施の形態は、ブートプログラム自身の書換えではなく、ブートプログラムを含むセクタに格納されたアプリケーションプログラムの書き換えを目的として、ブートプログラムが書き換えられることなくアプリケーションプログラムを書き換えるための構成であり、比較器１０６でデータ比較する対照をＲＡＭ１０２と保存バッファ１０４の間でも行えるようにしている。
【００３４】
図６は本発明の実施の形態３に係る不揮発性メモリのオンボード書き換え処理のフローチャートであり、図３におけるステップＳ１０３までの処理に対して、外部書き換え装置１１１から書き換えデータを受信し、ＲＡＭ１０２に格納した後、保存バッファ１０４に退避したブートプログラムと、外部書き換え装置１１１から受信した書き換えデータを比較する処理を追加している。
【００３５】
図６のステップＳ２０１において、ブートプログラムの格納されているセクタへの書き込みデータであれば、ステップＳ２０２に移行し、ＲＡＭ１０２に格納されている書き換えデータと保存バッファ１０４に退避されているブートプログラムを比較する。このとき、アドレス範囲設定レジスタ４０１の開始アドレスおよび終了アドレスに、ブートプログラムの先頭アドレスと終了アドレスを設定し、ブートプログラムのアドレス範囲のみデータ比較を行う。ステップＳ２０３において、比較器１０６から出力される一致検出信号１１０が一致であれば、すなわち、これから書き込もうとしているブートプログラムが、保存バッファ１０４に退避したブートプログラムと一致した場合は、外部書き換え装置から受信したブートプログラムは正しいデータであるとし、次のステップに移行する。
【００３６】
ステップＳ２０３において、比較器１０６から出力される一致検出信号１１０が不一致であれば、不揮発性メモリのオンボード書き換え処理を終了する。
このように、外部書き換え装置１１１から書き換えデータ（ブートプログラムを含むデータ）を受信した後、保存バッファ１０４に退避したブートプログラムと比較する点を除いては、実施の形態１または実施の形態２と同様に不揮発性メモリのオンボード書き換えを行う。
【００３７】
本発明の実施の形態３によれば、外部書き換え装置１１１から書き換えデータ（ブートプログラムを含むデータ）を受信した後、保存バッファ１０４に退避したブートプログラムと比較することで、書換えデータに含まれるブートプログラムを確認することができるため、不揮発性メモリ１０３のブートプログラムを消去および書き換えする前にブートプログラムの正否判定を行うことが可能となり、ブートプログラムを含むセクタに格納されたアプリケーションプログラムの書き換えを行う場合であっても、不揮発性メモリの書き換え失敗を防止することができる。
【００３８】
（実施の形態４）
図７は、本発明の実施の形態４に係るマイクロコンピュータのブロック図である。
図７においては、図４に示した実施の形態１または実施の形態２の構成に対して、比較器１０６から出力される一致検出信号１１０を外部書き換え装置１１１に通知するための一致検出通知手段３０１が追加されている。このように、外部書き換え装置１１１に一致検出信号を通知できる点を除いては、実施の形態１または実施の形態２と同様の構成を有し、不揮発性メモリのオンボード書き換えを行う。
【００３９】
図８は本発明の実施の形態４に係る不揮発性メモリのオンボード書き換え処理のフローチャートであり、ステップＳ２０３において、比較器１０６から出力される一致検出信号１１０を外部書き換え装置１１１に通知し、ステップＳ１０３からやり直すこと以外は、実施の形態１または実施の形態２と同様である。
【００４０】
本発明の実施の形態３によれば、外部書き換え装置１１１から受信した書き換えデータ（ブートプログラム）が正しくない場合に、外部書き換え装置に対して再度ブートプログラムの転送を要求することができ、ブートプログラムの書き換えが安全に行うことができる。
【００４１】
以上の説明における不揮発性メモリの例として、ＥＥＰＲＯＭ，ＥＰＲＯＭまたはフラッシュメモリ等が挙げられる。
【産業上の利用可能性】
【００４２】
本発明は、ブートプログラムの書き換えが安全に書き換え可能とし、また、不揮発性メモリのアプリケーションプログラムを格納する領域を十分に確保することができ、一括消去可能なセクタ単位に分割されている書き換え可能な不揮発性メモリを混載するマイクロコンピュータ等に有用である。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態１に係るマイクロコンピュータのブロック図
【図２】本発明の実施の形態１に係る不揮発性メモリの構成を説明する図
【図３】本発明の実施の形態１に係る不揮発性メモリのオンボード書き換え処理のフローチャート
【図４】本発明の実施の形態２に係るマイクロコンピュータのブロック図
【図５】本発明の実施の形態２に係る不揮発性メモリの構成を説明する図
【図６】本発明の実施の形態３に係る不揮発性メモリのオンボード書き換え処理のフローチャート
【図７】本発明の実施の形態４に係るマイクロコンピュータのブロック図
【図８】本発明の実施の形態４に係る不揮発性メモリのオンボード書き換え処理のフローチャート
【図９】従来の書き換え可能な不揮発性メモリを内蔵したマイクロコンピュータにおける不揮発性メモリの構造を説明する図
【符号の説明】
【００４４】
１０１    マイクロコンピュータ
１０２    ＲＡＭ
１０３    不揮発性メモリ
１０４    保存バッファ
１０５    通信回路
１０６    比較器
１０７    転送回路
１０９    ＣＰＵ
１１０    一致検出信号
１１１    外部書き換え装置
２０１    不揮発性メモリ
２０２    アプリケーションプログラム
２０３    ブートプログラム
３０１    一致検出通知手段
４０１    アドレス範囲設定レジスタ
８０１    バックアップ領域
【図１】
2008197933.tif 000003
【図２】
2008197933.tif 000004
【図３】
2008197933.tif 000005
【図４】
2008197933.tif 000006
【図５】
2008197933.tif 000007
【図６】
2008197933.tif 000008
【図７】
2008197933.tif 000009
【図８】
2008197933.tif 000010
【図９】
2008197933.tif 000011