(57)【要約】【課題】接触抵抗の低減されたポリシリコンプラグを有する半導体装置及びその製造方法を提供する。【解決手段】半導体基板上の絶縁層に形成されたホール中に、ポリシリコンプラグが埋めこまれた構造を有する半導体装置の製造方法において、半導体基板上の絶縁層にホールを形成する工程と、前記ホールを埋めるようにポリシリコンを形成させるポリシリコン形成工程と、前記ポリシリコンを、水素雰囲気下で加熱する水素ベーク工程と、を具備する。【選択図】図４Ａ
2008016589.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の絶縁層にホールを形成する工程と、
前記ホールを埋めるようにポリシリコンを形成させるポリシリコン形成工程と、
前記ポリシリコンを、水素雰囲気下で加熱する水素ベーク工程と、
を具備する
半導体装置の製造方法。
【請求項２】
請求項１に記載された半導体装置の製造方法であって、
前記ポリシリコン形成工程は、
前記ホールの開口部の高さと前記ポリシリコンが埋め込まれた高さとが一致するように前記ポリシリコンの形状を加工する工程、
を有する
半導体装置の製造方法。
【請求項３】
請求項１に記載された半導体装置の製造方法であって、
前記ポリシリコン形成工程は、
前記ホールの開口部の高さよりも前記ポリシリコンが埋め込まれた高さの方が低くなるように、前記ポリシリコンの形状を加工する工程、
を有する
【請求項４】
請求項１に記載された半導体装置の製造方法であって、
前記ポリシリコン形成工程は、
前記ポリシリコンが前記ホール周囲から突出した凸状となるように加工を行う工程、
を有する
半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれかに記載された半導体装置の製造方法であって、
更に、
前記ポリシリコン上に、シリコンの選択エピタキシャル成長を行う選択エピタキシャル成長工程
を具備し、
前記水素ベーク工程は、前記選択エピタキシャル成長工程の後に実施される
半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれかに記載された半導体装置の製造方法であって、
前記ポリシリコンは、ＤＲＡＭのビット線と拡散層とを接続するプラグ、又は、キャパシタと拡散層とを接続するプラグとして形成される
半導体装置の製造方法。
【請求項７】
請求項１乃至６のいずれかに記載された半導体装置の製造方法であって、
前記水素ベーク工程は、基板温度が８００℃以上９００℃以下、１０秒以上６０秒以下の条件で実施される
半導体装置の製造方法。
【請求項８】
半導体基板と、
前記半導体基板上に形成された絶縁層と、
前記絶縁層に形成されたホールと、
前記ホール中に埋め込まれたポリシリコンと、
を具備し、
前記ポリシリコンの上面は曲面である
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、ポリシリコンプラグを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の半導体装置では、製品の小型化、高機能化の要求に対応して、素子の微細化が進められている。
【０００３】
半導体装置においては、絶縁層中に形成されたホールにポリシリコンをプラグとして埋めこむことで、層間の電気的な接続を図ることがある。ポリシリコンは、例えばＣＶＤ法等により堆積される。素子の微細化を進めるにあたっては、このようなポリシリコンプラグの抵抗値の抑制、及び抵抗値のばらつき低減が要求される。
【０００４】
ホール中にポリシリコンを堆積させた場合、ポリシリコンの上面にはホールの形状に沿って微細な凹部が形成される事がある。これは、ポリシリコン堆積時のカバレッジに起因するものである。さらに、その凹部は、ポリシリコンをエッチバックする際に広がり、段差が増大してしまう事がある。つまり、プラグの上面に微細なトレンチが形成されることになる。
【０００５】
プラグ上に、更に別のプラグなどのコンタクト構造を重ねる場合、その界面に微細なトレンチが形成されていると、接触抵抗が増大してしまう事がある。また、このトレンチの形状は、製造プロセス上の点で制御できるものではなく、プラグの上部界面における接触抵抗値のばらつきの要因となる。よって、ホール中に形成されたプラグについて、界面での接触抵抗を低減させることが望まれている。
【０００６】
上記と関連して、特許文献１は、低抵抗なプラグを備える半導体装置の製造方法を目的とした技術を開示している。特許文献１には、ポリシリコンプラグ上に、コンタクトメタルを介してバリアメタルを形成するステップと、基板温度を５００℃以上としてそのバリアメタルを窒化性ガス雰囲気下で熱処理するステップと、を有する半導体装置の製造方法が記載されている。
【０００７】
また、特許文献２は、特許文献１と同様に、低抵抗値を有するコンタクトプラグの製造方法、を開示している。即ち、特許文献２には、基板上にシリコン結晶核を形成する工程と、第１アモルファスシリコンを堆積させる工程と、第２アモルファスシリコンを堆積させる工程と、その結晶核を固相成長させてその第１アモルファスシリコンと第２アモルファスシリコンを結晶化させる工程と、を備える半導体装置の製造方法、が記載されている。
【特許文献１】特開２００５−２７７３２７号  公報
【特許文献２】特開２００５−３３２９６０号  公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、接触抵抗の低減されたポリシリコンプラグを有する半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、接触抵抗値のばらつきが抑制されたポリシリコンプラグを有する半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
その課題を解決するための手段が、下記のように表現される。その表現中に現れる技術的事項には、括弧（）つきで、番号、記号等が添記されている。その番号、記号等は、本発明の実施の複数の形態又は複数の実施例のうちの少なくとも１つの実施の形態又は複数の実施例を構成する技術的事項、特に、その実施の形態又は実施例に対応する図面に表現されている技術的事項に付せられている参照番号、参照記号等に一致している。このような参照番号、参照記号は、請求項記載の技術的事項と実施の形態又は実施例の技術的事項との対応・橋渡しを明確にしている。このような対応・橋渡しは、請求項記載の技術的事項が実施の形態又は実施例の技術的事項に限定されて解釈されることを意味しない。
【００１０】
本発明にかかる半導体装置の製造方法は、半導体基板（３）上の絶縁層（２）にホール（１）を形成する工程（ステップＳ１）と、ホール（１）を埋めるようにポリシリコン（４）を形成させるポリシリコン形成工程（ステップＳ２〜３）と、ポリシリコン（４）を、水素雰囲気下で加熱する水素ベーク工程（ステップＳ５）と、を具備する。
【００１１】
上記の半導体装置の製造方法は、一の観点から、ポリシリコン形成工程（Ｓ２〜３）が、ホール（１）の開口部の高さとポリシリコン（４）が埋め込まれた高さとが一致するようにポリシリコン（４）の形状を加工する工程（ステップＳ３−１）、を有することが好ましい。
【００１２】
上記の半導体装置の製造方法は、他の一の観点から、ポリシリコン形成工程（Ｓ２〜３）が、ホール（１）の開口部の高さよりもポリシリコン（４）が埋め込まれた高さの方が低くなるように、ポリシリコン（４）の形状を加工する工程（ステップＳ３−２）、を有することが好ましい。
【００１３】
上記の半導体装置の製造方法は、他の一の観点から、ポリシリコン形成工程（Ｓ２〜３）が、ポリシリコン（４）がホール（１）周囲から突出した凸状となるように加工を行う工程（Ｓ３−３）、を有することが好ましい。
【００１４】
上記の半導体装置の製造方法は、更に、ポリシリコン（４）上に、シリコンの選択エピタキシャル成長を行う選択エピタキシャル成長工程（ステップＳ３−４）、を具備することが好ましい。その水素ベーク工程（Ｓ５）は、選択エピタキシャル成長工程（Ｓ３−４）の後に実施される。
【００１５】
上記の半導体装置の製造方法において、ポリシリコン（４）は、ＤＲＡＭのビット線（２７）と拡散層とを接続するプラグ、又は、キャパシタと拡散層とを接続するプラグとして形成されることが好ましい。
【００１６】
上記の半導体装置の製造方法において、水素ベーク工程（Ｓ５）は、基板温度が８００℃以上９００℃以下、１０秒以上６０秒以下の条件で実施されることが好ましい。
【００１７】
本発明にかかる半導体装置（１００）は、半導体基板（３）と、半導体基板（３）上に形成された絶縁層（２）と、絶縁層（２）に形成されたホール（１）と、ホール（１）中に埋め込まれたポリシリコン（４）と、を具備する。ポリシリコン（４）の上面は曲面である。
【発明の効果】
【００１８】
本発明によれば、接触抵抗の低減されたポリシリコンプラグを有する半導体装置及びその製造方法が提供される。
本発明によれば、更に、接触抵抗値のばらつきが抑制されたポリシリコンプラグを有する半導体装置及びその製造方法が提供される。
【発明を実施するための最良の形態】
【００１９】
（第１の実施形態）
図面を参照して、本発明の第１の実施形態について説明する。図２２は、本実施の形態に係る半導体装置１０の製造方法を示すフローチャートである。ステップＳ１〜１０までの処理により、図９に示されるようなプラグが形成される。各ステップの詳細について、以下に説明する。
【００２０】
ステップＳ１；コンタクトホールの形成
図１Ｂに示されるように、半導体基板３上に、ゲート絶縁膜３１、ゲート電極用のポリシリコン（ゲートポリシリコン）６１、ゲート電極用のタングステン（以下、ゲートタングステン）６２、層間膜２１を積層し、リソグラフィ及びエッチングによりゲート電極６を形成する。サイドウォール絶縁膜２２を成膜した後、拡散層領域（図示せず）を形成し、更に層間膜２３で被覆する。そして、拡散層領域に達するコンタクトホール１を形成する。コンタクトホール１の形成までが実施された後の断面図が図１Ｂである。
【００２１】
尚、半導体基板３としては、シリコン基板が用いられる。また、層間膜２１とサイドウォール絶縁膜２２としてはシリコン窒化膜が用いられる。層間膜２３としては、シリコン酸化膜２が用いられる。
【００２２】
図１Ａは、図１Ｂの中央部のコンタクトホール１部分のみを模式的に描いた断面図である。説明を簡単にする為に、ゲート電極（ゲートポリシリコン６１及びゲートタングステン６２）は、図示されていない。以降は、主にコンタクトホール１部分の断面構造を参照しつつ、説明を行う。
【００２３】
ステップＳ２；ポリシリコンの堆積
図２を参照する。コンタクトホール１を埋めるようにポリシリコン４を堆積させる。ポリシリコン４の堆積は、例えばＣＶＤ法により行われる。ポリシリコン４は、コンタクトホール１以外のシリコン酸化膜２上にも堆積する。また、コンタクトホール１部分では、平坦部とのカバレッジの差から、ポリシリコン４表面に凹部が形成される。
【００２４】
ステップＳ３−１；エッチバック
図３Ａ、Ｂを参照する。コンタクトホール１以外の部分に堆積したポリシリコン４を除去する為に、ポリシリコンをエッチバックする。このエッチバックとしては、異方性のドライエッチングやＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を用いる事ができる。エッチバックにより、ポリシリコン４は、コンタクトホール１の上部開口面と略同じ高さまで埋め込まれた状態となる。尚、このエッチバックによって、ステップＳ２で生じた凹部は更に広がり、段差が広がったシーム５となる。
【００２５】
ステップＳ４；不純物注入
続いて、イオン注入法によりポリシリコン４に不純物を注入する。注入される不純物としては、ホウ素やリンを用いる事ができる。尚、ステップＳ２の処理において、予め不純物を注入した状態でポリシリコン４を堆積させる場合には、このイオン注入は必要ない。
【００２６】
ステップＳ５；水素ベーク
続いて、ポリシリコン４を水素雰囲気下において加熱（水素ベーク）する。このようにポリシリコン４を水素ベークすることで、ポリシリコン４の上部が流動状態となり、ポリシリコン４表面形状は滑らかな曲面となる（図４Ａ、Ｂ）。これにより、シーム５が消失する。
【００２７】
この水素ベークは、基板温度が８００℃以上９００度以下で、１０秒以上６０秒以下の条件で実施される事が好ましい。８００℃より低い温度であるか、処理時間が１０秒より短い場合には、ポリシリコン４表面が完全に滑らかとならない事がある。また、９００℃より高いか、処理時間が６０秒よりも長い場合には、ポリシリコン４が変質してプラグとしての機能を十分に果たせなくなる場合がある。
【００２８】
ステップＳ６、７；シリコン酸化膜７の堆積、上側ホールの形成
続いて、シリコン酸化膜２及びポリシリコン４上に、シリコン酸化膜７を堆積させる（図５）。更に、シリコン酸化膜７に、リソグラフィ及びエッチングによりタングステンプラグ形成用のコンタクトホール８を形成する（図６）。コンタクトホール８は、コンタクトホール１の真上に対応する位置に形成される。
【００２９】
ステップＳ８；Ｔｉ、ＴｉＮ、の積層膜を形成
コンタクトホール８に追従するように、スパッタリング等によってＴｉ及びＴｉＮの積層膜９をこの順で形成する（図７）。このとき、Ｔｉ及びＴｉＮの積層膜９は、シーム５が除去されて平滑となったポリシリコンプラグ４の上面に積層される。Ｔｉ及びＴｉＮの積層膜９は、ＣＶＤ法やスパッタリング法により形成することができる。
【００３０】
ステップＳ９、１０；チタンシリサイド層、タングステンプラグの形成
Ｔｉ及びＴｉＮの積層膜９上に、チタンシリサイド層１０を形成する（図８）。更に、コンタクトホール８を埋めるようにタングステンプラグ１１を形成し、エッチバックする（図９）。
【００３１】
以上のステップＳ１〜１０の工程によって、ポリシリコンプラグ４とタングステンプラグ１１が積層したコンタクト構造が得られる。尚、タングステンプラグ１１は、この後に、所定の工法によってキャパシタ電極や、ビット線などに接続される。
【００３２】
以上説明したように、本実施の形態によれば、ポリシリコンプラグ４の上面に生じたシーム５を、ステップＳ５の水素ベーク処理によって除去し、ポリシリコンプラグ４の上面を平滑な面とする事ができる。
【００３３】
ポリシリコンプラグ４の上面にシーム５が存在する状態でＴｉ及びＴｉＮの積層膜９やチタンシリサイド１０を積層した場合には、ＣＶＤやスパッタのカバレッジが悪化し、積層膜９が十分に堆積されない部分が生じる事がある。即ち、積層膜９の膜厚が不均一になるので、接触部分の抵抗値がばらつく事がある。
【００３４】
これに対して、本実施の形態では、Ｔｉ及びＴｉＮの積層膜９やチタンシリサイド層１０が平滑な面上に積層されるので、積層膜９の膜厚を均一とする事ができる。即ち、接触部分における抵抗値のばらつきを抑制させる事ができる。
【００３５】
（第２の実施形態）
続いて、本発明の第２の実施形態について説明する。図２３は、本実施の形態に係る半導体装置の製造方法のフローチャートである。本実施の形態は、第１の実施形態と比較して、水素ベーク工程（Ｓ５）を実施するときのポリシリコン４の形状が工夫されている。また、ステップＳ５以降の工程は、第１の実施形態と同様であるので、説明を省略する。
【００３６】
ステップＳ１〜２；
まず、第１の実施形態と同様に、コンタクトホール１が形成され（Ｓ１）、ポリシリコン４が堆積される（Ｓ２）。
【００３７】
ステップＳ３−１；エッチバック
さらに、ポリシリコン４をエッチバックして、コンタクトホール１の上部開口面と略同じ高さまでポリシリコン４が埋め込まれた状態にする。本ステップまでは、第１の実施形態と同様である（図３Ａ、Ｂ）。
【００３８】
ステップＳ３−２、３−３；
続いて、コンタクトホール１とその周囲のシリコン酸化膜２の上に、シリコン酸化膜２４を堆積させる（Ｓ３−２）。そしてコンタクトホール１の上側のシリコン酸化膜２４を開口する（Ｓ３−３、図１０Ａ、Ｂ参照）。このようにして、コンタクトホール１部分が凹部となった形状が形成される。尚、図１０Ａでは、シリコン酸化膜２４をシリコン酸化膜２と区別せず、シリコン酸化膜２として描いている。また、図１０Ｂに示される断面構造では、三つのコンタクトホール１のうち、中央のコンタクトホール１に埋めこまれたポリシリコンプラグ４に対してのみ、本発明の工夫を実施する場合について示している。即ち、中央のコンタクトホール１上にのみ開口を設け、他の２つのコンタクトホールはシリコン酸化膜２（２４）で被覆された状態となっている。
【００３９】
本実施の形態では、三つのコンタクトホール１のうち、２つのコンタクトホール上をシリコン酸化膜２で被覆する為にステップＳ３−２の処理を行っているが、シリコン酸化膜２で被覆すべきコンタクトホールが他に無い場合には、ステップＳ３−１において、ポリシリコン４のエッチバック量を増やすことで凹部を形成してもよい。
【００４０】
ステップＳ４、５；
コンタクトホール１の部分が凹部となった状態で、第１の実施形態と同様に不純物の注入（Ｓ４）及び水素ベーク（Ｓ５）が実施される（図１１Ａ、図１１Ｂ）。そして、第１の実施形態と同様に、ステップＳ６以降の工程が実施される。
【００４１】
本実施の形態によれば、第１の実施形態における作用効果に加えて以下の効果を奏する。水素ベーク処理の際に、ポリシリコン４がコンタクトホール１の開口面よりも低い位置に埋め込まれている事により、隣接するコンタクトホール１に埋めこまれたポリシリコンプラグとショートすることを防ぐ事ができる。第１の実施形態のように、ポリシリコン４がコンタクトホール１を完全に埋めた状態で水素ベークを行った場合、隣接するコンタクトホールとの距離が近ければ、ポリシリコン４の形状が変化して隣接するコンタクトホール１中のポリシリコンと接触してしまい、ショートとなる可能性がある。これに対して、本実施の形態のように凹状とした状態で水素ベークを行えば、ポリシリコン４がコンタクトホール１からはみ出さないので、ショートの可能性を抑制することができる。
【００４２】
（第３の実施形態）
本発明の第３の実施形態について説明する。図２４は、本実施の形態に係る半導体装置の製造方法のフローチャートである。本実施の形態では、第１、第２の実施形態と比較して、水素ベークを行う際のポリシリコン４の形状が工夫されている。また、本実施の形態では、第１、第２の実施形態のようにポリシリコン４の上にタングステンプラグを積層するのではなく、別のポリシリコン層を形成させる場合について説明を行う。
【００４３】
ステップＳ１、２；
第１の実施形態と同様に、コンタクトホール１が形成され（Ｓ１）、ポリシリコン４が堆積される（Ｓ２）。
【００４４】
ステップＳ３−１；
更に、第１の実施形態と同様に、エッチバックによりコンタクトホール１以外に堆積したポリシリコン４が除去される。
【００４５】
ステップＳ３−４；酸化シリコンのエッチバック
続いて、コンタクトホール１周囲のシリコン酸化膜２をエッチバックにより除去する（図１２Ａ、Ｂ）。シリコン酸化膜２をエッチバックすることにより、ポリシリコン４は、コンタクトホール１から上方に突き出した凸状となる。
【００４６】
ステップＳ４、５；
第１の実施形態と同様に、不純物の注入（Ｓ４）及び水素ベーク（Ｓ５）を実施する。本実施の形態では、ポリシリコン４が凸状に突き出しているので、水素ベーク（Ｓ５）後のポリシリコン４の上面は、第１、第２の実施形態と比較してより曲率の高い形状となる（図１３Ａ、Ｂ）。
【００４７】
ステップＳ６；シリコン酸化膜の堆積
続いて、ポリシリコン及びシリコン酸化膜２上に、層間膜としてシリコン酸化膜２５を堆積させる（図１４）。
【００４８】
ステップＳ７、１１；ホールの形成及びポリシリコンの堆積
更に、シリコン酸化膜２５を開口させて、ポリシリコン４の上面に接続する為のホールを形成する（Ｓ７）。このホールにポリシリコン１８を堆積させる（Ｓ１１、図１５）。
【００４９】
以上のステップＳ１〜Ｓ１１の動作により、ポリシリコン４上に別のポリシリコン１８が積層した構造を有するポリシリコンプラグが形成される。本実施の形態では、水素ベーク（Ｓ５）の処理を行う際にポリシリコン４が凸状に突き出しているので、ポリシリコン４の上面を平滑でより曲率の高い形状にする事ができる。ポリシリコン４とポリシリコン１８との界面の曲率が高ければ接触面積が増大するので、接触抵抗を低減させる事が可能である。
【００５０】
また、水素ベーク後のポリシリコン４上面の曲率は、水素ベーク前にシリコン酸化膜２からポリシリコン４が突き出した高さによって調整可能である。即ち、ステップＳ７の処理において、シリコン酸化膜２のエッチバック量を調整して、ポリシリコン４の凸形状の高さを調整する事で、水素ベーク後のポリシリコン４上面の曲率を所望のものとすることができる。
【００５１】
尚、本実施の形態では、ポリシリコン４上に、更にポリシリコン１８が積層したポリシリコンプラグが作製されるが、第１、第２の実施形態と同様にポリシリコン４上にタングステンプラグを積層してもよい。また、第１、第２の実施形態において、本実施の形態のようにポリシリコン４上に別のポリシリコン１８層を積層してもよい。
【００５２】
（第４の実施形態）
本発明の第４の実施形態について説明する。図２５は、本実施の形態にかかる半導体装置の製造方法のフローチャートである。本実施の形態では、第２の実施形態と同様にポリシリコン４を加工してコンタクトホール部分が凹状となるようにする。また、第１〜第３の実施形態に対して、シリコンの選択エピタキシャル成長を行う点で工夫されている。以下に各工程の詳細について説明する。
【００５３】
ステップＳ１、２；
第１の実施形態と同様に、コンタクトホール１が形成され（Ｓ１）、ポリシリコン４が堆積される（Ｓ２）。
【００５４】
ステップＳ３−１〜３−３；ポリシリコンを凹状に加工
続いて、第２の実施形態と同様に、コンタクトホール１部分の中腹までポリシリコン４が埋め込まれた凹形状を形成させる（図１０Ａ、Ｂ）。
【００５５】
ステップＳ３−５；選択エピタキシャル成長
続いて、ポリシリコン４の上面に、シリコンを選択エピタキシャル成長させる（図１６Ａ、Ｂ）。尚、図１６Ａ、Ｂに描かれている例では、この選択エピタキシャル成長によって、選択エピタキシャルシリコン１２が、コンタクトホール１の上部開口面までを埋めるように形成されている。
【００５６】
ステップＳ４、５；不純物注入及び水素ベーク
続いて、不純物の注入（Ｓ４）及び水素ベーク（Ｓ５）が実施される。水素ベークによって、ポリシリコン４の上部は流動して曲面となる。このとき、Ｓ３−５の選択エピタキシャル成長によって堆積された選択エピタキシャルシリコン１２の部分は、水素ベーク時により流動し易くなっている。即ち、第２の実施形態と比較すると、水素ベーク（Ｓ５）時において流動状態となるシリコンの量が多くなっている。水素ベーク時において流動状態となるシリコン量が増えている事で、ポリシリコン４上面をより確実に滑らかにする事ができる。
【００５７】
（第５の実施形態）
本発明の第４の実施形態について説明する。図２６は、本実施の形態にかかる半導体装置の製造方法のフローチャートである。本実施の形態は、第４の実施形態と同様に、シリコンの選択エピタキシャル成長を行う工程が実行される。但し、シリコンの選択エピタキシャル成長を行う際のポリシリコンの形状が異なっている。以下に各工程の詳細について説明する。
【００５８】
ステップＳ１、２；
まず、コンタクトホール１が形成され（Ｓ１）、ポリシリコン４が堆積される（Ｓ２）。
【００５９】
ステップＳ３−１；エッチバック
さらに、ポリシリコン４をエッチバックして、コンタクトホール１の上部開口面と略同じ高さまでポリシリコン４が埋め込まれた状態にする（図３Ａ、Ｂ）。
【００６０】
ステップＳ３−３；シリコン酸化膜のエッチバック
続いて、ポリシリコン４の埋め込まれたコンタクトホール１周囲のシリコン酸化膜２をエッチバックする。これにより、ポリシリコン４は周囲のシリコン酸化膜２から上方に突き出した形状となる（図１８Ａ、Ｂ）。
【００６１】
ステップＳ３−４；選択エピタキシャル成長
第４の実施形態と同様に、ポリシリコン４の上面に選択エピタキシャル成長により選択エピタキシャルシリコン１３を成長させる（図１９）。
【００６２】
ステップＳ４、５；不純物の注入及び水素ベーク
第４の実施形態と同様に、不純物の注入（Ｓ４）及び水素ベーク（Ｓ５）を行う。この水素ベークにより、コンタクトホール１上部では、ポリシリコンがホールから横方向（基板平面に平行な方向）にせり出した形状となる（図２０Ａ、Ｂ）。
【００６３】
以降の工程は、第１の実施形態と同様であるので、説明を省略する。
【００６４】
本実施の形態によれば、第４の実施形態と同様に、水素ベーク時に流動化するシリコン量を増やす事ができるので、ポリシリコンの上面をより確実に滑らかにする事ができるとともに、コンタクトホール１上でポリシリコン４が横方向にせり出した形状となるので、ポリシリコン４上面の表面積を更に広くする事ができる。これにより、ポリシリコン４の上面に接続されるコンタクト構造との間の接触抵抗を更に低減させる事ができる。
【００６５】
以上のように、本発明にかかる１〜５の実施形態について説明した。これらの実施形態は、矛盾の無い範囲内で組み合わせて使用することもできる。
【００６６】
また、本発明の工夫を用いたポリシリコンプラグは、例えば６Ｆ２のようなコンタクトピッチの狭いレイアウトを有するＤＲＡＭにおける層間接続用のプラグとして用いることが好適である。図２１は、このようなレイアウトの例を示す平面図である。このレイアウトに関して以下に説明する。
【００６７】
図２１に示されるレイアウトの各構成は、半導体基板３上に形成されている。尚、説明の便宜上、実際には層間絶縁膜等に遮られて見えない構成も透視させて示している。
【００６８】
半導体基板３上には、複数のトランスファーゲート１０２が平行に形成されている。各トランスファーゲート１０２の両脇には、ＬＤＤサイドウォール１０３が設けられている。
【００６９】
トランスファーゲート１０２を横切るように、複数のフィールド（活性領域）１０１が形成されている。フィールド１０１は素子が形成される領域であり、素子分離膜によってフィールド外と電気的に区切られている。
【００７０】
また、複数のトランスファーゲート１０２を横切り、且つ、隣接するトランスファーゲート１０２の間でフィールド１０１と交差するように、ビット線１０４が設けられている。
【００７１】
各フィールド１０１中において、トランスファーゲート１０２の両脇に位置する部分には、拡散層（図示せず）が設けられている。トランスファーゲート１０２の両脇の拡散層のうちの一方は、コンタクトホール１に埋め込まれたプラグを介してビット線１０４に接続される。このビット線１０４と拡散層との接続が、ポリシリコンプラグ４を含むプラグを介して行われる。また、他方の拡散層は、別のプラグを介してキャパシタ（図示せず）に接続される。このキャパシタとの接続を行う為のプラグに、本発明の工夫を適用してもよい。このようなレイアウトは、コンタクトピッチが狭く、プラグの接触抵抗低減が特に要求されるので、本発明で成された工夫を用いることが特に有利である。
【図面の簡単な説明】
【００７２】
【図１Ａ】第１の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１Ｂ】第１の実施形態において、半導体装置の製造過程における断面を示す図である。
【図２】第１の実施形態において、半導体装置の製造過程における断面を示す図である。
【図３Ａ】第１の実施形態において、半導体装置の製造過程における断面を示す図である。
【図３Ｂ】第１の実施形態において、半導体装置の製造過程における断面を示す図である。
【図４Ａ】第１の実施形態において、半導体装置の製造過程における断面を示す図である。
【図４Ｂ】第１の実施形態において、半導体装置の製造過程における断面を示す図である。
【図５】第１の実施形態において、半導体装置の製造過程における断面を示す図である。
【図６】第１の実施形態において、半導体装置の製造過程における断面を示す図である。
【図７】第１の実施形態において、半導体装置の製造過程における断面を示す図である。
【図８】第１の実施形態において、半導体装置の製造過程における断面を示す図である。
【図９】第１の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１０Ａ】第２の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１０Ｂ】第２の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１１Ａ】第２の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１１Ｂ】第２の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１２Ａ】第３の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１２Ｂ】第３の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１３Ａ】第３の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１３Ｂ】第３の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１４】第３の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１５】第３の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１６Ａ】第４の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１６Ｂ】第４の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１７Ａ】第４の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１７Ｂ】第４の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１８Ａ】第５の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１８Ｂ】第５の実施形態において、半導体装置の製造過程における断面を示す図である。
【図１９】第５の実施形態において、半導体装置の製造過程における断面を示す図である。
【図２０Ａ】第５の実施形態において、半導体装置の製造過程における断面を示す図である。
【図２０Ｂ】第５の実施形態において、半導体装置の製造過程における断面を示す図である。
【図２１】半導体装置のパターンレイアウトを示す平面図である。
【図２２】第１の実施形態に係る半導体装置の製造方法のフローチャートである。
【図２３】第２の実施形態に係る半導体装置の製造方法のフローチャートである。
【図２４】第３の実施形態に係る半導体装置の製造方法のフローチャートである。
【図２５】第４の実施形態に係る半導体装置の製造方法のフローチャートである。
【図２６】第５の実施形態に係る半導体装置の製造方法のフローチャートである。
【符号の説明】
【００７３】
１    ホール
２    シリコン酸化膜
２１  シリコン酸化膜
２２  シリコン酸化膜（サイドウォール絶縁膜）
２３  シリコン酸化膜
２４  シリコン酸化膜
３    シリコン基板
４    ポリシリコンプラグ
５    シーム
６    ゲート電極
６１  ゲートポリシリコン
６２  ゲートタングステン
７    シリコン酸化膜
８    ホール
９    Ｔｉ、ＴｉＮ積層膜
１０  チタンシリサイド層
１１  タングステンプラグ
１２  選択エピタキシャルシリコン
１３  選択エピタキシャルシリコン
１８  ポリシリコン
２５  シリコン酸化膜
２７  ビット線
３１  ゲート絶縁膜
【図１Ａ】
2008016589.tif 000003
【図１Ｂ】
2008016589.tif 000004
【図２】
2008016589.tif 000005
【図３Ａ】
2008016589.tif 000006
【図３Ｂ】
2008016589.tif 000007
【図４Ａ】
2008016589.tif 000008
【図４Ｂ】
2008016589.tif 000009
【図５】
2008016589.tif 000010
【図６】
2008016589.tif 000011
【図７】
2008016589.tif 000012
【図８】
2008016589.tif 000013
【図９】
2008016589.tif 000014
【図１０Ａ】
2008016589.tif 000015
【図１０Ｂ】
2008016589.tif 000016
【図１１Ａ】
2008016589.tif 000017
【図１１Ｂ】
2008016589.tif 000018
【図１２Ａ】
2008016589.tif 000019
【図１２Ｂ】
2008016589.tif 000020
【図１３Ａ】
2008016589.tif 000021
【図１３Ｂ】
2008016589.tif 000022
【図１４】
2008016589.tif 000023
【図１５】
2008016589.tif 000024
【図１６Ａ】
2008016589.tif 000025
【図１６Ｂ】
2008016589.tif 000026
【図１７Ａ】
2008016589.tif 000027
【図１７Ｂ】
2008016589.tif 000028
【図１８Ａ】
2008016589.tif 000029
【図１８Ｂ】
2008016589.tif 000030
【図１９】
2008016589.tif 000031
【図２０Ａ】
2008016589.tif 000032
【図２０Ｂ】
2008016589.tif 000033
【図２１】
2008016589.tif 000034
【図２２】
2008016589.tif 000035
【図２３】
2008016589.tif 000036
【図２４】
2008016589.tif 000037
【図２５】
2008016589.tif 000038
【図２６】
2008016589.tif 000039