(57)【要約】【課題】不純物注入領域間、または不純物注入領域と以降の工程で形成される配線層や遮光膜などの加工層とのアライメント精度の許容値をより低減する。【解決手段】ターゲットとしたい不純物注入領域２の不純物注入阻止用フォトレジストパターンを形成する際に、アライメントマーク形成用フォトレジストパターンをも同時に形成する。このフォトレジスト膜を不純物注入前または不純物注入後に硬化させ、その上を覆うように別のフォトレジスト膜を塗布して成膜する。このフォトレジスト膜のアライメントマーク形成領域を露光、現像して、その下のフォトレジストパターンを露出させる。半導体基板１上の露出したフォトレジストパターンをマスクとして、半導体基板１に対してアライメントマーク５となる溝を加工形成する。このアライメントマーク５となる溝の位置を基準として、別の不純物注入領域７を精度よく形成する。【選択図】図２
2008016625.tif 000002
【特許請求の範囲】
【請求項１】
不純物注入領域をアライメントターゲット層として、次工程以降の不純物注入工程および加工層形成工程の少なくともいずれかの工程でパターニングを行う際に用いられるアライメントマークを形成するアライメントマーク形成方法であって、
半導体基板上に第１レジスト膜を成膜して、不純物注入領域となる領域上を開口した不純物注入阻止用レジストパターンを形成すると共に、アライメントマークとなる領域上を開口したアライメントマーク形成用レジストパターンを形成する第１レジスト膜形成工程と、
該不純物阻止用レジストパターンおよび該アライメントマーク形成用レジストパターンが形成された第１レジスト膜を、該第１レジスト膜をマスクとした不純物注入工程前または該不純物注入工程後に硬化させる第１レジスト膜硬化工程と、
硬化させた第１レジスト膜を該半導体基板上に保持したまま、その上に第２レジスト膜を成膜し、該第２レジスト膜をパターニングして、該硬化させた第１レジスト膜のアライメントマーク形成用レジストパターン部分のみを露出させる第２レジスト膜形成工程と、
該露出したアライメントマーク形成用レジストパターンをマスクとして、該半導体基板に対してアライメントマークとなる一または複数の溝を形成するアライメントマーク形成工程とを有するアライメントマーク形成方法。
【請求項２】
不純物注入領域をアライメントターゲット層として、次工程以降の不純物注入工程および加工層形成工程の少なくともいずれかの工程でパターニングを行う際に用いられるアライメントマークを形成するアライメントマーク形成方法であって、
半導体基板上に第１レジスト膜を成膜して、不純物注入領域となる領域上を開口した不純物注入阻止用レジストパターンを形成すると共に、アライメントマークとなる領域上を開口したアライメントマーク形成用レジストパターンを形成する第１レジスト膜形成工程と、
該不純物阻止用レジストパターンおよび該アライメントマーク形成用レジストパターンをマスクとして該不純物注入領域に不純物注入を行う不純物注入工程と、
該不純物注入工程後の該第１レジスト膜上に第２レジスト膜を成膜し、該第２レジスト膜をパターンニングして、該第１レジスト膜のアライメントマーク形成用レジストパターン部分を露出させる第２レジスト膜形成工程と、
該露出したアライメントマーク形成用レジストパターンをマスクとして、該半導体基板に対してアライメントマークとなる一または複数の溝を形成するアライメントマーク形成工程とを有するアライメントマーク形成方法。
【請求項３】
前記第１レジスト膜形成工程は、前記第１レジスト膜を、前記不純物の突き抜けを阻止するために必要な厚さに形成する請求項１または２に記載のアライメントマーク形成方法。
【請求項４】
前記第１レジスト膜および前記第２レジスト膜はそれぞれ可溶な溶媒を用いている請求項１に記載のアライメントマーク形成方法。
【請求項５】
前記第１レジスト膜および前記第２レジスト膜の各材料はそれぞれ互いに溶け込まない各溶媒をそれぞれ用いている請求項２に記載のアライメントマーク形成方法。
【請求項６】
前記第１レジスト膜硬化工程は、前記硬化させた第１レジスト膜が前記第２レジスト膜の材料に溶解せず、かつ、前記アライメントマーク形成工程で前記半導体基板への溝加工をする際に形状不良となるようなレジストパターンの変形を伴わない条件下で前記第１レジスト膜を硬化させる請求項１に記載のアライメントマーク形成方法。
【請求項７】
前記第１レジスト膜硬化工程は、前記第１レジスト膜が形成された半導体基板をベークしながら大気圧下で紫外光を照射することにより該第１レジスト膜を硬化させる請求項１に記載のアライメントマーク形成方法。
【請求項８】
前記第１レジスト膜硬化工程は、ベーク温度を摂氏７０度以上摂氏２００度以下として前記第１レジスト膜を硬化させる請求項７に記載のアライメントマーク形成方法。
【請求項９】
前記第１レジスト膜硬化工程は、ベーク温度を摂氏１２０度以上摂氏１６０度以下として前記第１レジスト膜を硬化させる請求項７に記載のアライメントマーク形成方法。
【請求項１０】
前記第１レジスト膜硬化工程は、前記紫外光の波長を１５０ｎｍ以上４００ｎｍ以下とし、該紫外光の照射強度を５０ｍＷ／ｃｍ２以上２０００ｍＷ／ｃｍ２以下として前記第１レジスト膜を硬化させる請求項７に記載のアライメントマーク形成方法。
【請求項１１】
前記第１レジスト膜硬化工程は、前記紫外光の波長を２２０ｎｍ以上３２０ｎｍ以下とし、該紫外光の照射強度を３５０ｍＷ／ｃｍ２以上１０００ｍＷ／ｃｍ２以下として前記第１レジスト膜を硬化させる請求項７に記載のアライメントマーク形成方法。
【請求項１２】
前記第１レジスト膜硬化工程は、前記第１レジスト膜が形成された半導体基板をベークしながら真空下で紫外光を照射させることにより該第１レジスト膜を硬化させる請求項１に記載のアライメントマーク形成方法。
【請求項１３】
前記第１レジスト膜硬化工程は、前記第１レジスト膜を硬化させる際の真空度を、０.０１３３３２２４Ｐａ以上１３３３２.２４Ｐａ以下とする請求項１２に記載のアライメントマーク形成方法。
【請求項１４】
前記第１レジスト膜硬化工程は、前記第１レジスト膜を硬化させる際の真空度を、０.１３３３２２４１Ｐａ以上６.６７Ｐａ以下とする請求項１２に記載のアライメントマーク形成方法。
【請求項１５】
前記第２レジスト膜形成工程は、前記アライメントマーク形成領域に露光および現像を行ってパターニングして、前記第１レジスト膜のアライメントマーク形成用レジストパターン部分を露出させる請求項１または２に記載のアライメントマーク形成方法。
【請求項１６】
前記第２レジスト膜形成工程は、前記第２レジスト膜を、前記露光および現像によって前記アライメントマーク形成用レジストパターン上を開口可能とする光源に対応したレジスト材料を用いて形成する請求項１５に記載のアライメントマーク形成方法。
【請求項１７】
前記第２レジスト膜形成工程は、前記第２レジスト膜を、前記レジストパターンおよび前記半導体基板上の他の形成パターンによる段差に起因した塗布むらが発生しない程度の膜厚に成膜する請求項１または２に記載のアライメントマーク形成方法。
【請求項１８】
前記アライメントマーク形成工程は、前記半導体基板に対してアライメントマークとなる一または複数の溝を形成する際に、その後の工程で成膜されて加工される加工層にもアライメントマークの一または複数の溝が伝播して現れるように、該溝の深さ、幅および間隔のうちの少なくとも該溝の深さを設定している請求項１に記載のアライメントマーク形成方法。
【請求項１９】
前記アライメントマーク形成工程は、前記半導体基板に対して形成されるアライメントマークとなる溝の深さを、５ｎｍ以上１５０ｎｍ以下とする請求項１または１８に記載のアライメントマーク形成方法。
【請求項２０】
前記アライメントマーク形成工程は、前記半導体基板に対して形成されるアライメントマークとなる溝の深さを、４０ｎｍ以上８０ｎｍ以下とする請求項１または１８に記載のアライメントマーク形成方法。
【請求項２１】
前記アライメントマーク形成工程後に行われる工程で成膜されて加工される加工層に前記アライメントマークの溝形状が伝播して現れない場合には、該溝上に対応する加工層部分を除去して該溝を露出させる請求項１または１８に記載のアライメントマーク形成方法。
【請求項２２】
請求項１〜２１のいずれかに記載のアライメントマーク形成方法により形成されたアライメントマークを用いて、前記アライメントマーク形成工程後に形成される不純物注入領域および加工膜のうちの少なくともいずれかのアライメントを行うアライメント方法。
【請求項２３】
請求項１〜２１のいずれかに記載のアライメントマーク形成方法により形成されたアライメントマークを用いて、前記不純物注入阻止用レジストパターンをマスクとして不純物がイオン注入された不純物注入領域とは別の不純物注入領域および加工膜のうちの少なくともいずれかを形成する工程を有する半導体装置の製造方法。
【請求項２４】
請求項１〜２１のいずれかに記載のアライメントマーク形成方法により形成されたアライメントマークを用いてアライメントして、前記第１レジスト膜の不純物注入阻止用レジストパターンをマスクとして不純物注入された第１不純物注入領域とは別の第２不純物領域を形成する第２不純物領域形成工程と、
該アライメントマークを用いてアライメントして第３不純物領域形成を形成する第３不純物領域形成工程とを有し、
該第１〜第３不純物注入領域の形成の順番は、電荷転送領域、チャネルストップ領域および読出ゲート領域の任意の順番である固体撮像装置の製造方法。
【請求項２５】
前記アライメントマークを用いてアライメントして、前記第１不純物注入領域、前記第２不純物注入領域および前記第３不純物注入領域上に絶縁膜を介して加工膜として電荷転送電極を形成する電荷転送電極形成工程と、
該電荷転送電極をマスクの一部として用いると共に、該アライメントマークを用いてアライメントしてフォトダイオード領域を形成する第４不純物領域形成工程とをさらに有する請求項２４に記載の固体撮像装置の製造方法。
【請求項２６】
前記第４不純物領域形成工程の後に、アライメントマークを用いてアライメントして、前記電荷転送電極上を絶縁膜を介して覆い、かつ前記フォトダイオード領域上を受光可能なように開口した遮光膜を形成する遮光膜形成工程をさらに有する請求項２５に記載の固体撮像装置の製造方法。
【請求項２７】
請求項１〜２１のいずれかに記載のアライメントマーク形成方法により形成されたアライメントマークを用いてアライメントして、前記第１レジスト膜の不純物注入阻止用レジストパターンをマスクとして不純物注入された第１不純物注入領域とは別の第２不純物注入領域を形成する第２不純物領域形成工程と、
該アライメントマークを用いてアライメントして第３不純物注入領域を形成する第３不純物領域形成工程と、
該アライメントマークを用いてアライメントして第４不純物領域を形成する第４不純物領域形成工程とを有し、
該第１〜第４不純物注入領域の形成の順番は、電荷転送領域、チャネルストップ領域、読出ゲート領域およびフォトダイオード領域の任意の順番である固体撮像装置の製造方法。
【請求項２８】
前記アライメントマークを用いてアライメントして、前記第１不純物注入領域、前記第２不純物注入領域および前記第３不純物注入領域上に絶縁膜を介して加工膜として電荷転送電極を形成する電荷転送電極形成工程と、
前記電荷転送電極形成工程の後に、該アライメントマークを用いてアライメントして、該電荷転送電極上を絶縁膜を介して覆い、かつ前記フォトダイオード領域上を受光可能なように開口した遮光膜を形成する遮光膜形成工程とをさらに有する請求項２７に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば半導体装置などの製造工程において、不純物注入領域間のアライメント精度の許容値や、不純物注入領域の後工程で形成される配線層や遮光膜などの加工層とその不純物注入領域とのアライメント精度の許容値をより低減するために、不純物注入領域をアライメントターゲット層として使用可能としたアライメントマーク形成方法およびアライメント方法、これを用いた半導体装置の製造方法、これを用いた固体撮像素子の製造方法に関する。
【背景技術】
【０００２】
従来、この種の半導体装置や固体撮像素子の製造において、不純物注入領域を形成するためにフォトレジスト膜を露光して所定のフォトレジストパターンを形成するリソグラフィ工程時には、アライメントマークとして、通常、アライメントマークを形成することを主目的として製造プロセスの第１層目で加工されたアライメントマーク、素子分離のために形成されたＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）やＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）などの酸化膜を用いたアライメントマーク、またはポリシリコンゲート加工時に同時に形成されるアライメントマークなどが用いられる。このアライメントマークが形成された層をターゲット層としてアライメントが実施され、フォトレジストパターンが解像される。
【０００３】
さらに、半導体装置や固体撮像素子の中には、高集積化や、素子分離に使用されたシリコン酸化膜とシリコン基板との界面の不整合から発生する各リーク電流などを改善するために、不純物注入領域により素子分離が行われるデバイスが、例えば特許文献１および特許文献２に開示されている。
【０００４】
特許文献１に開示されている従来の固体撮像素子では、画素の境界部に素子分離用の複数層のウエル領域が設けられている。
【０００５】
特許文献２に開示されている従来の固体撮像素子では、隣接する垂直転送チャンネル同士の間に素子分離領域が形成されている。
【０００６】
このように、不純物注入領域により素子分離が行われるデバイスにおいて、更なる高集積化やデバイスの高機能化を図るためには、不純物注入領域間のアライメント精度がより一層重要になってきている。
【特許文献１】特開２００４−５６０１７号公報
【特許文献２】特開２００３−２５８２３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述したような不純物注入領域により素子分離が行われるデバイスを製造する際に、従来のアライメントマーク形成方法により形成されたアライメントマークを用いた場合には、不純物注入領域間のアライメント精度を向上させることができないという問題が生じる。以下に、この問題について、図４を用いて説明する。
【０００８】
図５は、従来のアライメントマーク形成方法によるアライメントマークの問題を説明するための従来の半導体装置の各製造工程を示す縦断面図である。
【０００９】
図５（ａ）に示すように、半導体基板２１上には、従来のアライメントマーク形成方法により、アライメントマーク２２が形成されている。まず、図５（ｂ）に示すように、半導体基板２１への不純物注入領域２３の形成時には、アライメントマーク２２が形成された半導体基板２１上にフォトレジスト膜を成膜し、アライメントマーク２２を用いて不純物注入領域２３となる形成部分上に開口部２４ａが位置するように所定の不純物注入阻止用フォトレジストパターン２４を形成する。この不純物注入阻止用フォトレジストパターン２４をマスクとして開口部２４ａに対応した半導体基板２１に不純物イオンをイオン注入して不純物注入領域２３を形成する。
【００１０】
次に、図５（ｃ）に示すように、半導体基板２１への不純物注入領域２５の形成時には、アライメントマーク２２が形成された半導体基板２１上にフォトレジスト膜を成膜し、アライメントマーク２２を用いて不純物注入領域２５となる形成部分上に開口部２６ａが位置するように所定の不純物注入阻止用フォトレジストパターン２６を形成する。この不純物注入阻止用フォトレジストパターン２６をマスクとして開口部２６ａに対応した半導体基板２１に不純物イオンをイオン注入して不純物注入領域２５を形成する。
【００１１】
ここで、アライメントマーク２２と不純物注入領域２３、２５との位置関係について説明する。
【００１２】
図５（ｂ）において、２３１はアライメントマーク２２と不純物注入領域２３との距離を示し、２３２は不純物注入領域２３のずれ許容範囲を示している。また、図５（ｃ）において、２５１はアライメントマーク２２と不純物注入領域２５との距離を示し、２５２は不純物注入領域２５のずれ許容範囲を示している。
【００１３】
この場合、不純物注入阻止用フォトレジストパターン２４および不純物注入阻止用フォトレジストパターン２６を解像させるリソグラフィ工程において、アライメントマーク２２に対するアライメント精度を極限まで良くすることができるものとする。
【００１４】
不純物注入領域２５から不純物注入領域２３を見たときには、アライメントマーク２２を介してアライメント精度を保証することができるのみである。よって、不純物注入領域２３と不純物注入領域２５との間で、アライメントの齟齬量が最悪となる場合には、図５（ｃ）の距離Ｐに示すように、不純物注入領域２３と不純物注入領域２５との間のアライメントずれ値は、不純物注入領域２３のずれ許容範囲２３２と不純物注入領域２５のずれ許容範囲２５２を加算した数値となる。
【００１５】
最悪の場合を想定すると、不純物注入領域２３と不純物注入領域２５との間のアライメントずれ値は、アライメント精度をずれ許容範囲２３２＝ずれ許容範囲２５２として、アライメント精度（ずれ許容範囲２３２）の２倍のアライメントずれを許容して半導体装置や固体撮像素子のデバイス特性を保証する必要がある。
【００１６】
したがって、露光装置のアライメント機構を極限まで制御し、または、半導体基板２１上に形成されるアライメントマーク２２の加工形状を制御して露光機のアライメントマーク検出の誤認知量を極限まで抑制しても、従来のアライメントマーク形成方法により形成されたアライメントマーク２２を用いてアライメントを行う限り、装置性能の２倍以上のアライメント精度を許容することを前提として、各半導体装置や固体撮像素子を設計する必要があった。
【００１７】
この結果、製品のチップサイズが大きくなって、半導体基板に搭載可能なチップ数が抑制され、製造コストが高くなるという問題が生じる。
【００１８】
これを解決するために、不純物注入領域に対して直接アライメントを実施する方法も用いられている。この場合、不純物注入阻止用フォトレジストパターンを解像させるリソグラフィ工程において、アライメントマーク形成領域にアライメントマーク形成用フォトレジストパターンを形成して、不純物注入を行う。これにより、不純物が注入された領域と不純物注入が阻止された領域とによってアライメントマークが構成される。
【００１９】
しかしながら、半導体層に不純物を注入しただけでは、不純物が注入された領域と不純物注入が阻止された領域との間で、特別な段差を加工形成することはできない。よって、アライメント用光源からの入射光に対して段差部からの散乱光を検出信号波形として利用してアライメントマーク位置を検出するアライメント手法や、アライメントマーク部の上面からの画像を用いて段差のエッジ部において観察される明暗を検出信号波形として利用してアライメントマーク位置を検出するアライメント手法では、段差がほとんど存在しないために検出信号波形が現れないため、これらのアライメント手法を実際の製造プロセスに用いることはできない。また、不純物注入された領域と不純物注入が阻止された領域との間で、基板表面に明暗や色彩のコントラストもほとんど生じないことが多いため、不純物注入された領域と不純物注入が阻止された領域とによって構成されるアライメントマークを用いて、明暗のコントラスト差や色彩のコントラスト差を検出信号波形として利用してアライメントマーク位置を検出するアライメント手法でも、検出信号波形が弱すぎてアライメントエラーが生じるため、このアライメント手法も実際の製造プロセスに用いることはできない。
【００２０】
また、不純物注入を行った後、不純物注入阻止用フォトレジストパターンをマスクとして、半導体基板上へアライメントマークとなる溝を加工する方法も考えられる。
【００２１】
しかしながら、この場合には、アライメントマークとなる溝を加工することはできるものの、溝を加工したくない活性領域の半導体基板領域にも溝が加工されてしまうことになり、必要とされる半導体装置や固体撮像素子の特性が得られない。
【００２２】
このため、上述したように、他の基板加工層を用いて形成されたアライメントマークによって、各不純物注入領域間や、この不純物注入領域とそれ以降の工程で形成される配線層や遮光膜などの加工層とのアライメントを行うことになり、露光装置性能の限界よりも緩い数値範囲でアライメント精度を管理・保証せざるを得ないという問題があった。
【００２３】
このような各不純物注入領域間や、この不純物注入領域以降の工程で形成される加工層とこの不純物注入領域とのアライメントに関する問題は、従来のパターンサイズが大きい半導体装置や固体撮像素子では目立たないものであったが、パターンサイズの微細化が進んだ結果、問題が大きく顕在化してきている。
【００２４】
本発明は、上記従来の問題を解決するもので、不純物注入領域をターゲット層として用いることにより、パターンサイズの微細化が進んだ半導体装置や固体撮像素子においても、以降の不純物注入領域形成工程や、それ以降の配線層および遮光膜などの加工工程などにおけるリソグラフィ時にアライメント精度が向上できて、必要とされるデバイス特性を得ることができるアライメントマーク形成方法およびアライメント方法、これを用いた半導体装置の製造方法、これを用いた固体撮像素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２５】
本発明のアライメントマーク形成方法は、不純物注入領域をアライメントターゲット層として、次工程以降の不純物注入工程および加工層形成工程の少なくともいずれかの工程でパターニングを行う際に用いられるアライメントマークを形成するアライメントマーク形成方法であって、半導体基板上に第１レジスト膜を成膜して、不純物注入領域となる領域上を開口した不純物注入阻止用レジストパターンを形成すると共に、アライメントマークとなる領域上を開口したアライメントマーク形成用レジストパターンを形成する第１レジスト膜形成工程と、該不純物阻止用レジストパターンおよび該アライメントマーク形成用レジストパターンが形成された第１レジスト膜を、該第１レジスト膜をマスクとした不純物注入工程前または該不純物注入工程後に硬化させる第１レジスト膜硬化工程と、硬化させた第１レジスト膜を該半導体基板上に保持したまま、その上に第２レジスト膜を成膜し、該第２レジスト膜をパターニングして、該硬化させた第１レジスト膜のアライメントマーク形成用レジストパターン部分のみを露出させる第２レジスト膜形成工程と、該露出したアライメントマーク形成用レジストパターンをマスクとして、該半導体基板に対してアライメントマークとなる一または複数の溝を形成するアライメントマーク形成工程とを有するものであり、そのことにより上記目的が達成される。
【００２６】
本発明のアライメントマーク形成方法は、不純物注入領域をアライメントターゲット層として、次工程以降の不純物注入工程および加工層形成工程の少なくともいずれかの工程でパターニングを行う際に用いられるアライメントマークを形成するアライメントマーク形成方法であって、半導体基板上に第１レジスト膜を成膜して、不純物注入領域となる領域上を開口した不純物注入阻止用レジストパターンを形成すると共に、アライメントマークとなる領域上を開口したアライメントマーク形成用レジストパターンを形成する第１レジスト膜形成工程と、該不純物阻止用レジストパターンおよび該アライメントマーク形成用レジストパターンをマスクとして該不純物注入領域に不純物注入を行う不純物注入工程と、該不純物注入工程後の該第１レジスト膜上に第２レジスト膜を成膜し、該第２レジスト膜をパターンニングして、該第１レジスト膜のアライメントマーク形成用レジストパターン部分を露出させる第２レジスト膜形成工程と、該露出したアライメントマーク形成用レジストパターンをマスクとして、該半導体基板に対してアライメントマークとなる一または複数の溝を形成するアライメントマーク形成工程とを有するものであり、そのことにより上記目的が達成される。
【００２７】
また、好ましくは、本発明のアライメントマーク形成方法における第１レジスト膜形成工程は、前記第１レジスト膜を、前記不純物の突き抜けを阻止するために必要な厚さに形成する。
【００２８】
さらに、好ましくは、本発明のアライメントマーク形成方法における第１レジスト膜および前記第２レジスト膜はそれぞれ可溶な溶媒を用いている。
【００２９】
さらに、好ましくは、本発明のアライメントマーク形成方法における第１レジスト膜および前記第２レジスト膜の各材料はそれぞれ互いに溶け込まない各溶媒をそれぞれ用いている。
【００３０】
さらに、好ましくは、本発明のアライメントマーク形成方法における第１レジスト膜硬化工程は、前記硬化させた第１レジスト膜が前記第２レジスト膜の材料に溶解せず、かつ、前記アライメントマーク形成工程で前記半導体基板への溝加工をする際に形状不良となるようなレジストパターンの変形を伴わない条件下で前記第１レジスト膜を硬化させる。
【００３１】
さらに、好ましくは、本発明のアライメントマーク形成方法における第１レジスト膜硬化工程は、前記第１レジスト膜が形成された半導体基板をベークしながら大気圧下で紫外光を照射することにより該第１レジスト膜を硬化させる。
【００３２】
さらに、好ましくは、本発明のアライメントマーク形成方法における第１レジスト膜硬化工程は、ベーク温度を摂氏７０度以上摂氏２００度以下として前記第１レジスト膜を硬化させる。
【００３３】
さらに、好ましくは、本発明のアライメントマーク形成方法における第１レジスト膜硬化工程は、ベーク温度を摂氏１２０度以上摂氏１６０度以下として前記第１レジスト膜を硬化させる。
【００３４】
さらに、好ましくは、本発明のアライメントマーク形成方法における第１レジスト膜硬化工程は、前記紫外光の波長を１５０ｎｍ以上４００ｎｍ以下とし、該紫外光の照射強度を５０ｍＷ／ｃｍ２以上２０００ｍＷ／ｃｍ２以下として前記第１レジスト膜を硬化させる。
【００３５】
さらに、好ましくは、本発明のアライメントマーク形成方法における第１レジスト膜硬化工程は、前記紫外光の波長を２２０ｎｍ以上３２０ｎｍ以下とし、該紫外光の照射強度を３５０ｍＷ／ｃｍ２以上１０００ｍＷ／ｃｍ２以下として前記第１レジスト膜を硬化させる。
【００３６】
さらに、好ましくは、本発明のアライメントマーク形成方法における第１レジスト膜硬化工程は、前記第１レジスト膜が形成された半導体基板をベークしながら真空下で紫外光を照射させることにより該第１レジスト膜を硬化させる。
【００３７】
さらに、好ましくは、本発明のアライメントマーク形成方法における第１レジスト膜硬化工程は、前記第１レジスト膜を硬化させる際の真空度を、０.０１３３３２２４Ｐａ以上１３３３２.２４Ｐａ以下とする。
【００３８】
さらに、好ましくは、本発明のアライメントマーク形成方法における第１レジスト膜硬化工程は、前記第１レジスト膜を硬化させる際の真空度を、０.１３３３２２４１Ｐａ以上６.６７Ｐａ以下とする。
【００３９】
さらに、好ましくは、本発明のアライメントマーク形成方法における第２レジスト膜形成工程は、前記アライメントマーク形成領域に露光および現像を行ってパターニングして、前記第１レジスト膜のアライメントマーク形成用レジストパターン部分を露出させる。
【００４０】
さらに、好ましくは、本発明のアライメントマーク形成方法における第２レジスト膜形成工程は、前記第２レジスト膜を、前記露光および現像によって前記アライメントマーク形成用レジストパターン上を開口可能とする光源に対応したレジスト材料を用いて形成する。
【００４１】
さらに、好ましくは、本発明のアライメントマーク形成方法における第２レジスト膜形成工程は、前記第２レジスト膜を、前記レジストパターンおよび前記半導体基板上の他の形成パターンによる段差に起因した塗布むらが発生しない程度の膜厚に成膜する。
【００４２】
さらに、好ましくは、本発明のアライメントマーク形成方法におけるアライメントマーク形成工程は、前記半導体基板に対してアライメントマークとなる一または複数の溝を形成する際に、その後の工程で成膜されて加工される加工層にもアライメントマークの一または複数の溝が伝播して現れるように、該溝の深さ、幅および間隔のうちの少なくとも該溝の深さを設定している。
【００４３】
さらに、好ましくは、本発明のアライメントマーク形成方法におけるアライメントマーク形成工程は、前記半導体基板に対して形成されるアライメントマークとなる溝の深さを、５ｎｍ以上１５０ｎｍ以下とする。
【００４４】
さらに、好ましくは、本発明のアライメントマーク形成方法におけるアライメントマーク形成工程は、前記半導体基板に対して形成されるアライメントマークとなる溝の深さを、４０ｎｍ以上８０ｎｍ以下とする。
【００４５】
さらに、好ましくは、本発明のアライメントマーク形成方法において、前記アライメントマーク形成工程後に行われる工程で成膜されて加工される加工層に前記アライメントマークの溝形状が伝播して現れない場合には、該溝上に対応する加工層部分を除去して該溝を露出させる。
【００４６】
本発明のアライメント方法は、本発明の上記アライメントマーク形成方法により形成されたアライメントマークを用いて、前記アライメントマーク形成工程後に形成される不純物注入領域および加工膜のうちの少なくともいずれかのアライメントを行うものであり、そのことにより上記目的が達成される。
【００４７】
本発明の半導体装置の製造方法は、本発明の上記アライメントマーク形成方法により形成されたアライメントマークを用いて、前記不純物注入阻止用レジストパターンをマスクとして不純物がイオン注入された不純物注入領域とは別の不純物注入領域および加工膜のうちの少なくともいずれかを形成する工程を有するものであり、そのことにより上記目的が達成される。
【００４８】
本発明の固体撮像素子の製造方法は、本発明の上記アライメントマーク形成方法により形成されたアライメントマークを用いてアライメントして、前記第１レジスト膜の不純物注入阻止用レジストパターンをマスクとして不純物注入された第１不純物注入領域とは別の第２不純物領域を形成する第２不純物領域形成工程と、該アライメントマークを用いてアライメントして第３不純物領域形成を形成する第３不純物領域形成工程とを有し、該第１〜第３不純物注入領域の形成の順番は、電荷転送領域、チャネルストップ領域および読出ゲート領域の任意の順番であり、そのことにより上記目的が達成される。
【００４９】
また、好ましくは、本発明の固体撮像素子の製造方法において、前記アライメントマークを用いてアライメントして、前記第１不純物注入領域、前記第２不純物注入領域および前記第３不純物注入領域上に絶縁膜を介して加工膜として電荷転送電極を形成する電荷転送電極形成工程と、該電荷転送電極をマスクの一部として用いると共に、該アライメントマークを用いてアライメントしてフォトダイオード領域を形成する第４不純物領域形成工程とをさらに有する。
【００５０】
さらに、好ましくは、本発明の固体撮像素子の製造方法において、前記第４不純物領域形成工程の後に、アライメントマークを用いてアライメントして、前記電荷転送電極上を絶縁膜を介して覆い、かつ前記フォトダイオード領域上を受光可能なように開口した遮光膜を形成する遮光膜形成工程をさらに有する。
【００５１】
本発明の固体撮像素子の製造方法は、本発明の上記アライメントマーク形成方法により形成されたアライメントマークを用いてアライメントして、前記第１レジスト膜の不純物注入阻止用レジストパターンをマスクとして不純物注入された第１不純物注入領域とは別の第２不純物注入領域を形成する第２不純物領域形成工程と、該アライメントマークを用いてアライメントして第３不純物注入領域を形成する第３不純物領域形成工程と、該アライメントマークを用いてアライメントして第４不純物領域を形成する第４不純物領域形成工程とを有し、該第１〜第４不純物注入領域の形成の順番は、電荷転送領域、チャネルストップ領域、読出ゲート領域およびフォトダイオード領域の任意の順番であり、そのことにより上記目的が達成される。
【００５２】
また、好ましくは、本発明の固体撮像素子の製造方法において、前記アライメントマークを用いてアライメントして、前記第１不純物注入領域、前記第２不純物注入領域および前記第３不純物注入領域上に絶縁膜を介して加工膜として電荷転送電極を形成する電荷転送電極形成工程と、前記電荷転送電極形成工程の後に、該アライメントマークを用いてアライメントして、該電荷転送電極上を絶縁膜を介して覆い、かつ前記フォトダイオード領域上を受光可能なように開口した遮光膜を形成する遮光膜形成工程とをさらに有する。
【００５３】
上記構成により、以下に、本発明の作用について説明する。
【００５４】
従来の半導体装置や固体撮像素子において、各不純物注入領域間で素子分離を実施することは一般的な技術として用いられているが、各不純物注入領域間のアライメント精度はデバイス特性を決める上で最重要な関係ではないため、半導体装置や固体撮像素子などの製造プロセスの各リソグラフィ工程間で、最もアライメント精度が求められる工程として扱われなくても、特に問題は生じていなかった。
【００５５】
ところが、半導体装置や固体撮像素子などの微細化が進み、パターンサイズや画素サイズが縮小化されて、各工程間のアライメントずれによるデバイス特性の余裕度が減少し、不純物注入領域間や不純物注入領域とそれ以降の工程で形成される配線層や遮光膜などの加工層とのアライメントばらつきに起因する各デバイス特性の劣化が顕在化してきている。
【００５６】
そこで、本発明にあっては、不純物注入領域をアライメントターゲットとして使用可能とすることにより、微細化が進んだ各不純物注入領域間、または不純物注入領域とそれ以降の工程で形成される配線層などの加工層とのアライメント精度の許容値をより低減させることが可能となる。これを実現するためには、不純物注入領域の形成に用いられる第１レジスト膜に、不純物注入阻止用レジストパターンに加えて、アライメントマーク形成用レジストパターンを形成し、これを用いて半導体基板にアライメントマークを加工する。
【００５７】
まず、第１工程として、第１レジスト膜形成工程において、第１レジスト膜を成膜して、ターゲットとしたい不純物注入領域を形成するための不純物注入阻止用レジストパターンを形成し、これと同時に、アライメントマーク形成用レジストパターンする。
【００５８】
次に、第２工程として、第１レジスト膜硬化工程において、このレジストパターンが形成された第１レジスト膜を、不純物注入阻止用レジストパターンをマスクとした不純物注入実施前または不純物注入実施後に硬化させる。なお、第１レジスト膜および第２レジスト膜の各材料がそれぞれ互いに溶け込まない各溶媒をそれぞれ用いる場合には、第１レジスト膜硬化工程はない場合もあり得る。
【００５９】
その後、第３工程として、第２レジスト膜形成工程において、第２工程で硬化されたレジストパターン上を覆うように、別の第２レジスト膜を成膜する。さらに、第２レジスト膜に対して、アライメントマークを形成したい領域のみに露光および現像を行って、半導体基板上に硬化させた第１レジスト膜のアライメントマーク形成用レジストパターンを露出させる。
【００６０】
続いて、第４工程として、アライメントマーク形成工程において、半導体基板上に露出されたアライメントマーク形成用レジストパターンをマスクとして、半導体基板に対してアライメントマークとなる一または複数の溝を加工形成する。
【００６１】
このように、不純物注入領域を形成するために使用される第１レジスト膜を用いて、アライメントマークを形成したい領域にのみ半導体基板へアライメントマークを加工形成することができるため、不純物注入領域をアライメントターゲット層として利用可能となる。また、アライメントマークを形成したい領域以外の領域は、別の第２レジスト膜で覆われて半導体基板への加工が行われないため、従来のように半導体装置や固体撮像素子などのデバイス特性を損ねることなく、アライメントターゲットとして使用したい不純物注入領域形成層に対して精度良くアライメントを行うことが可能となる。
【００６２】
さらに、アライメントマーク形成工程後に行われる工程で成膜されて加工される加工層に対しても、リソグラフィー工程においてアライメントマークを露光機で正確に認知することができるように、アライメントマークである溝が現れていることが好ましい。このため、アライメントマーク形成工程では、半導体基板に対して形成されるアライメントマークとなる溝の深さを、５ｎｍ以上１５０ｎｍ以下とし、その溝を直接アライメントマークとして使用する場合と、以降の工程で加工層間が積層される場合とを考慮して、深さを設定することが好ましい。
【００６３】
第１レジスト膜硬化工程において、第１レジスト膜を硬化させる方法としては、ＵＶキュア装置などを用いて大気圧下で波長４００ｎｍ以下の所定範囲で調整された紫外光を照射し、かつ、半導体基板を摂氏７０度以上の所定範囲で調整されたベーク温度で処理する方法などを用いることが可能となる。第１レジスト膜硬化工程で形成される第１レジスト膜の材質によっては、例えば１００Ｔｏｒｒ以下の所定範囲で調整された真空下において、紫外光を照射し、半導体基板をベークすることによって第１レジスト膜を硬化させることが可能となる。
【００６４】
第２レジスト膜形成工程において、成膜された別の第２レジスト膜材料に第１レジスト膜が溶解されず、かつ、アライメントマーク形成工程において、半導体基板へのアライメントマーク加工に影響を生じさせないためにレジストパターンの変形が抑制されるように調整された条件により、レジスト膜を硬化させることが好ましい。
【００６５】
第２レジスト膜形成工程において使用される別の第２レジスト膜は、アライメントマーク形成領域を露光・現像することにより露出させることが可能な光源のフォトレジスト材料を用いることが可能となる。
【発明の効果】
【００６６】
以上により、本発明によれば、半導体装置や固体撮像素子の製造プロセスにおいて、不純物注入領域をアライメントターゲットとして用いて、各不純物注入領域間、または不純物注入領域と後工程で形成される配線層や遮光膜などの加工層とのアライメント精度を、製造プロセス内で最もアライメント精度が求められる工程と同値の高精度なアライメント許容値により管理することができて、パターンサイズの微細化が進んだ半導体装置や固体撮像素子に対しても容易かつ正確に対応することができる。
【００６７】
また、半導体基板に形成された溝をアライメントマークとして用いることができるため、アライメント用光源からの入射光に対して段差部からの散乱光を検出信号波形として利用してアライメントマーク位置を検出するアライメント手法や、アライメントマーク部の上面からの画像を用いて段差のエッジ部において観察される明暗を検出信号波形として利用してアライメントマーク位置を検出するアライメント手法、明暗のコントラスト差や色彩のコントラスト差を検出信号波形として利用してアライメントマーク位置を検出するアライメント手法など、従来から用いられている各種のアライメント手法によりアライメントを行うことができる。
【００６８】
さらに、別の第２レジスト膜はアライメントマーク形成領域のみが開口されて、他の部分は覆われていることから、加工したくない活性領域の半導体基板領域には溝が加工されないため、必要とされる半導体装置や固体撮像素子の特性を得ることができる。
【発明を実施するための最良の形態】
【００６９】
以下に、本発明のアライメントマーク形成方法およびこれを用いたアライメント方法の実施形態を、半導体装置の製造方法、さらに固体撮像装置の製造方法に適用した場合について、図面を参照しながら詳細に説明する。
【００７０】
図１Ａおよび図１Ｂは、本発明の実施形態に係るアライメントマーク形成方法について説明するための半導体装置の各製造工程を示す縦断面図である。
【００７１】
まず、第１フォトレジストパターン形成工程である第１工程において、図１Ａ（ａ）に示すように、半導体基板１上に第１レジスト膜としてのフォトレジスト膜３を成膜して、活性領域１１に、後述する不純物注入領域２となる領域２ａ上を開口した不純物注入阻止用フォトレジストパターン３ａを形成する。このとき、不純物注入領域形成層をアライメントターゲットとして使用するため、同一層にアライメントマーク加工のためのパターンをレイアウトしておき、アライメントマーク形成領域１２に、アライメントマーク形成用フォトレジストパターン３ｂを形成する。
【００７２】
このフォトレジスト膜３は、不純物注入を阻止したい部分では、不純物の突き抜けを阻止するために必要な膜厚が保持されている。
【００７３】
フォトレジストパターン３ａおよび３ｂを解像させるためには、公知の技術であるｉ線（波長３６５ｎｍ）、ＫｒＦエキシマレーザ（波長２４８ｎｍ）、ＡｒＦエキシマレーザ（波長１９３ｎｍ）などの露光光源から必要な解像性能を考慮して選択された光源を有する縮小投影露光機を用いて、光源および各材料に適合した既知の条件によってフォトレジスト材料の塗布工程および現像工程を行い、必要に応じて反射防止膜の塗布工程も行うことができる。さらに、露光機のアライメント機構についても、従来から使用されているアライメント機構を使用することができる。なお、以降の工程でも、これと同様にフォトレジストパターンを解像させる技術としては、特別に記述しない限り、従来から使用されているリソグラフィ技術を使用して、必要なフォトレジストパターンを解像させるものとする。
【００７４】
次に、イオン注入工程（不純物注入領域形成工程）において、図１Ａ（ｂ）に示すように、半導体基板１に不純物注入領域２を形成するために、不純物注入阻止用フォトレジストパターン３ａをマスクとして、半導体基板１の領域２ａにその開口部（パターン）を通して不純物イオンをイオン注入する。使用される不純物イオン種としては、ボロン(ホウ素；Ｂ）イオン、リン（Ｐ）イオン、砒素（Ａｓ）イオンなどが代表的であり、各デバイス特性を決めるために、各不純物注入領域形成工程において考慮されたイオン種、注入量、注入エネルギーおよび注入角度によって、半導体基板１の所定領域２ａに不純物イオンがイオン注入される。これによって、半導体基板１の所定位置に不純物注入領域２が形成される。このとき同時に、アライメントマーク形成用フォトレジストパターン３ｂをマスクとして、半導体基板１の所定領域にその開口部（パターン）を通して不純物イオンがイオン注入される。
【００７５】
さらに、第１フォトレジスト膜硬化工程である第３工程において、図１Ａ（ｃ）に示すように、半導体基板１をベークしながら、半導体基板表面全面へ紫外光を照射して、活性領域１１に不純物注入阻止用フォトレジストパターン３ａが設けられ、アライメントマーク形成領域１２にアライメントマーク形成用フォトレジストパターン３ｂが設けられたフォトレジストパターンの良好な形状を保持したままフォトレジスト膜３を硬化させる。
【００７６】
このとき、硬化されたフォトレジスト膜３は、図１Ｂ（ｄ）で後述する第４工程で塗布する他のフォトレジスト膜４の材料に溶解せず、かつ、第５工程で後述する半導体基板１へ溝５を加工する際に形状不良となるようなフォトレジストパターン３ａ、３ｂの変形を伴わない条件により形成される。例えば、ベーク温度は摂氏７０度以上２００度以下が好ましく、より好ましくは摂氏１２０度以上１６０度以下で処理される。また、紫外光の波長としては１５０ｎｍ以上４００ｎｍ以下が好ましく、より好ましくは２２０ｎｍ以上３２０ｎｍ以下で処理される。さらに、紫外光照射強度としては５０ｍＷ／ｃｍ２以上２０００ｍＷ／ｃｍ２以下が好ましく、より好ましくは３５０ｍＷ／ｃｍ２以上１０００ｍＷ／ｃｍ２以下で処理される。
【００７７】
なお、フォトレジストパターン３ａおよび３ｂが不純物注入時に崩れてしまう場合には、不純物注入工程（第２工程）前に第３工程を行ってフォトレジストパターン３ａおよび３ｂを含むフォトレジスト膜３を硬化させ、その後で不純物をイオン注入してもよい。
【００７８】
さらに、フォトレジスト膜３の材料によっては、真空下でフォトレジストパターン３ａおよび３ｂが形成された半導体基板１をベークしながら紫外光を照射して硬化させることも有効である。このときの真空圧としては０．１ｍＴｏｒｒ以上１００Ｔｏｒｒ以下が好ましく、より好ましくは１ｍＴｏｒｒ以上５０ｍＴｏｒｒ以下で処理される。なお、圧力の単位の１Ｔｏｒｒは１３３.３２２４Ｐａ（パスカル）で換算される。
【００７９】
さらに、アライメントマーク形成用フォトレジストパターンのみを露出させる第２レジスト膜形成工程の第４工程において、図１Ｂ（ｄ）に示すように、半導体基板１をベークして紫外光照射することによって硬化させたフォトレジスト膜３上を覆うように、第２レジスト膜としての他のフォトレジスト膜４を塗布する。このフォトレジスト膜４は、硬化させたフォトレジストパターン３ａおよび３ｂや、半導体基板１上の他の形成パターンによる段差を起因とする塗布むらが発生しない程度の膜厚に塗布して成膜される。さらに、このフォトレジスト膜４は、露光および現像によりアライメントマーク形成領域１２の硬化されたアライメントマーク形成用フォトレジストパターン３ｂを露出させることが可能な光源（上記ｉ線、ＫｒＦエキシマレーザー、ＡｒＦエキシマレーザーなどの露光光源）のフォトレジスト材料（ネガ型またはポジ型）を用いて形成される。
【００８０】
さらに、図１Ｂ（ｅ）に示すように、フォトレジスト膜４が感光可能な光源によってアライメントマーク形成領域１２に露光および現像を行って、半導体基板１のアライメントマーク形成領域１２上方を開口部で開口させたアライメントマーク形成領域用フォトレジストパターン４ｂを形成し、アライメントマーク形成領域１２上のアライメントマーク形成用フォトレジストパターン３ｂのみを露出させる。
【００８１】
さらに、アライメントマーク形成工程である第５工程において、図１Ｂ（ｆ）に示すように、アライメントマーク形成領域用フォトレジストパターン４ｂの開口部を通して露出されたアライメントマーク形成用フォトレジストパターン３ｂをマスクとして、半導体基板１のアライメントマーク形成領域１２に対してエッチングを行って、アライメントマーク５となる一または複数の溝を形成する。このとき、活性領域１１は、フォトレジスト膜４によって覆われているため、エッチング加工されない。
【００８２】
このときのエッチングは既知のエッチング技術により行われ、エッチング条件は、半導体基板１とフォトレジスト３とで適正なエッチング選択比を有するように設定される。半導体基板１に加工されるアライメントマーク５の溝の深さ、幅および間隔は、直接アライメントマークとして使用する場合と、その後で行われる第６工程以降の工程で成膜されて加工される加工層にも溝が現れるようにして、その溝をアライメントマークとして使用する場合とを考慮して設定される。例えば、アライメントマーク５の溝の深さは５ｎｍ以上１５０ｎｍ以下であり、より好ましくは４０ｎｍ以上８０ｎｍ以下に形成される。この溝の深さが１５０ｎｍを超えると、その溝の段差でフォトレジスト塗布ムラが生じやすくなる。
【００８３】
その後、図１Ｂ（ｇ）に示すように、フォトレジスト膜３およびフォトレジスト膜４ともに、Ｏ２プラズマや硫酸などによって半導体基板１から除去し、以降の工程で不純物注入領域、配線層や遮光膜などの加工層を形成する。
【００８４】
次に、本実施形態により形成されたアライメントマーク５を用いてアライメントを行った場合のアライメント精度について説明する。
【００８５】
図２（ａ）および図２（ｂ）は、図１Ｂ（ｆ）のアライメントマーク形成工程で形成されたアライメントマーク５を用いて別の不純物注入領域７のアライメントを行う場合について説明するための半導体装置の各製造工程を示す縦断面図である。
【００８６】
図２（ａ）に示すように、半導体基板１上にフォトレジスト膜６を成膜して、後述する別の不純物注入領域７となる領域上を開口した不純物注入阻止用フォトレジストパターン６ａを形成する。このとき、アライメントマーク形成用フォトレジストパターン３ｂを用いて形成されたアライメントマーク５を用いてアライメントを行う。
【００８７】
本実施形態では、図２（ｂ）に示すように、不純物注入領域２の形成時のリソグラフィ工程において、アライメントマーク５に対するアライメント精度を考慮すればよい。図２（ｂ）において、７１はアライメントマーク５と不純物注入領域７との距離を示し、７２は不純物注入領域７のずれ許容範囲を示している。
【００８８】
ここで、アライメントマーク５は、アライメントターゲットとなる不純物注入領域２の形成時のリソグラフィ工程で同時作成されたアライメントマーク用フォトレジストパターン３ｂを元に形成されている。よって、各工程間で最もアライメント精度を求められる工程と同値の高精度なアライメント許容値により製造プロセスを管理することができる。
【００８９】
図３（ａ）および図３（ｂ）は、図１Ｂ（ｆ）のアライメントマーク形成工程で形成されたアライメントマークを用いて不純物注入領域とそれ以降の工程で形成される配線層のアライメントを行う場合について説明するための半導体装置の各製造工程を示す縦断面図である。
【００９０】
図３（ａ）に示すように、半導体基板１上に配線膜８を成膜し、その上にフォトレジスト膜９を成膜して、後述する配線層８ａの形成部分を上から覆うように配線層形成用フォトレジストパターン９ａを形成する。このとき、アライメントマーク形成用フォトレジストパターン３ｂを用いて形成されたアライメントマーク５を用いてアライメントを行う。
【００９１】
次に、図３（ｂ）に示すように、不純物注入領域２の形成工程以降の工程で形成される配線層８ａのリソグラフィ工程において、アライメントマーク５に対するアライメント精度を考慮すればよく、このアライメントマーク５は、アライメントターゲットとなる不純物注入領域２の形成時のリソグラフィ工程で同時作成されたアライメントマーク用フォトレジストパターン３ｂを元に形成されているため、各工程間で最もアライメント精度を求められる工程と同値の高精度なアライメント許容値により製造プロセスを管理することができる。
【００９２】
さらに、配線膜８の表面側にも、アライメントマーク５の一または複数の溝による段差が上層側に伝播して形成されるため、必要に応じて、アライメントマーク５をさらにそれ以降の工程にも使用することができる。このため、配線膜８において段差がなくならないように、必要な段差やアライメントマーク幅、間隔などを考慮して、レイアウトおよび加工を行うことが好ましい。また、加工上の制限によって、配線膜８においてアライメントマーク５の溝による段差が上層側で消失する場合には、配線層８ａを加工する際に、アライメントマーク５上の配線膜８を除去してアライメントマーク５の溝を露出させて行うこともできる。
【００９３】
以上の本実施形態のアライメントマーク形成方法およびこれを用いたアライメント方法を固体撮像装置の製造方法に適用した場合について、図４を用いて詳細に説明する。
【００９４】
図４（ａ）〜図４（ｄ）は、本実施形態の固体撮像装置５０の各製造工程を説明するための基板部の縦断面図である。
【００９５】
まず、図４（ａ）に示すように、Ｎ型シリコン基板３１に、Ｐ型半導体ウエル領域３２を形成する。さらに、Ｐ型半導体ウエル領域３２の表面上に、例えばＳｉＯ２膜３９などの絶縁膜を形成する。
【００９６】
次に、Ｐ型半導体ウエル領域３２内の各所定領域にＮ型不純物およびＰ型不純物を選択的にイオン注入することによって、読出ゲート領域としてのＰ型半導体領域３５と、チャネルストップ領域３８、これらの間の電荷転送領域のＰ型半導体活性領域３６およびこの上層のＮ型半導体活性領域３７をそれぞれ形成する。なお、第１〜第３不純物注入領域の形成順番は、電荷転送領域、チャネルストップ領域および読出ゲート領域の任意の順番である。
【００９７】
例えば、電荷転送領域としての第１不純物注入領域であるＰ型半導体活性領域３６およびＮ型半導体活性領域３７を形成した後に、第２不純物注入領域であるチャネルストップ領域３８を形成し、さらに第３不純物注入領域である読出ゲート領域としてのＰ型半導体領域３５を形成する場合について説明する。
【００９８】
まず、第１フォトレジスト膜を成膜して、第１不純物注入領域となる領域上を開口した不純物注入阻止用レジストパターンを形成すると共に、アライメントマークとなる領域上を開口したアライメントマーク形成用レジストパターンを形成する。次に、この不純物阻止用レジストパターンおよびアライメントマーク形成用レジストパターンが形成された第１レジスト膜を、この第１レジスト膜をマスクとした不純物注入工程前に硬化させる。さらに、不純物阻止用レジストパターンおよびアライメントマーク形成用レジストパターンをマスクとして第１不純物注入領域およびアライメントマーク形成領域に不純物注入を行う。その後、第１レジスト膜上に第２レジスト膜を成膜し、この第２レジスト膜をパターニングして、第１レジスト膜のアライメントマーク形成用レジストパターン部分のみを開口する。このようにして、露出させたアライメントマーク形成用レジストパターンをマスクとして、アライメントマークとなる一または複数の溝をアライメントマーク形成領域に形成する。
【００９９】
このアライメントマーク形成方法により形成されたアライメントマークである一または複数の溝を用いてアライメントして、第１レジスト膜の不純物注入阻止用レジストパターンをマスクとして不純物注入された第１不純物注入領域（電荷転送領域；Ｐ型半導体活性領域３６およびＮ型半導体活性領域３７）とは別の第２不純物注入領域（チャネルストップ領域３８）を形成する。
【０１００】
さらに、このアライメントマークである一または複数の溝を用いてアライメントして、第１不純物注入領域および第２不純物注入領域とは別の第３不純物注入領域（Ｐ型半導体領域３５）を形成する。
【０１０１】
その後、図４（ｂ）に示すように、ＳｉＯ２膜３９上の全面に、例えばＳｉ３Ｎ４膜などの絶縁膜を積層した後、受光部となるＰＤ部（フォトダイオード部；光電変換部）の高濃度Ｐ型不純物拡散領域３４上に対応するＳｉ３Ｎ４膜を選択的にエッチングして除去する。この除去されずに残ったＳｉ３Ｎ４膜によってゲート部のＳｉ３Ｎ４膜４０が構成されている。
【０１０２】
このゲート部に設けられたＳｉ３Ｎ４膜４０上に電荷転送電極４１を形成し、その上に電荷転送電極４１を覆うように層間絶縁膜４２を形成する。
【０１０３】
この場合にも、本発明のアライメントマーク形成方法により形成されたアライメントマークである一または複数の溝を用いてアライメントして、加工膜として電荷転送電極４１を形成する。
【０１０４】
さらに、図４（ｃ）に示すように、電荷転送電極４１をマスクの一部として用いると共に、本発明のアライメントマーク形成方法により形成されたアライメントマークである一または複数の溝を用いてアライメントして、Ｎ型不純物として例えばリンをイオン注入することによって、ＰＤ部のＮ型不純物拡散領域３３を所定深さに形成する。このＮ型不純物拡散領域３３上にその表面層として、例えばボロンをイオン注入することによってＰＤ部の高濃度Ｐ型不純物拡散領域３４を形成する。このＮ型不純物拡散領域３３とＰ型半導体ウエル領域３２とのＰＮ接合、およびＮ型不純物拡散領域３３と高濃度Ｐ型不純物拡散領域３４とのＰＤ部のＰＮ接合によるフォトダイオード部（ＰＤ部）によって受光部の光電変換部が構成される。
【０１０５】
さらに、図４（ｄ）に示すように、本発明のアライメントマーク形成方法により形成されたアライメントマークである一または複数の溝を用いてアライメントして、電荷転送電極４１上を覆う層間絶縁膜４２上に、高濃度Ｐ型不純物拡散領域３４上を受光可能なように開口したタングステン（Ｗ）膜やチタン（Ｔｉ）膜などからなる遮光膜４３を形成する。
【０１０６】
この遮光膜４３が形成された基板部全面に、平坦化膜としての層間絶縁膜４４およびＰＳＧ（リンシリケートガラス）などからなるＢＰＳＧ膜４５をこの順に形成して、図示しないマイクロレンズを形成して本実施形態のＣＣＤ型撮像固体装置５０を作製することができる。
【０１０７】
要するに、本実施形態のＣＣＤ型撮像固体装置５０の製造方法は、本発明の上記アライメントマーク形成方法により形成されたアライメントマーク５を用いてアライメントして、アライメントターゲット層となるフォトレジスト膜３の不純物注入阻止用レジストパターン３ａをマスクとして不純物注入された不純物注入領域２としての電荷転送領域（第１不純物領域；Ｐ型半導体活性領域３６およびＮ型半導体活性領域３７）とは別の第２不純物領域としてのチャネルストップ領域３８を形成する第２不純物領域形成工程と、アライメントマーク５を用いてアライメントして読出ゲート領域（Ｐ型半導体領域３５）を形成する第３不純物領域形成工程と、アライメントマーク５を用いてアライメントして、第１不純物注入領域、第２不純物注入領域および第３不純物注入領域上に絶縁膜を介して加工膜として電荷転送電極４１を形成する電荷転送電極形成工程と、この電荷転送電極４１をマスクの一部として用いると共に、アライメントマーク５を用いてアライメントして受光領域としてのフォトダイオード領域（ＰＤ部；Ｎ型不純物拡散領域３３および高濃度Ｐ型不純物拡散領域３４）を形成する第４不純物領域形成工程と、アライメントマーク５を用いてアライメントして、電荷転送電極４１上を絶縁膜を介して覆い、かつフォトダイオード領域（ＰＤ部）上を受光可能なように開口した遮光膜４３を形成する遮光膜形成工程とを有している。
【０１０８】
以上のように、本実施形態によれば、ターゲットとしたい不純物注入領域２の不純物注入阻止用フォトレジストパターン３ａを形成する際に、アライメントマーク形成用フォトレジストパターン３ｂをも同時に形成する。このフォトレジスト膜３を不純物注入前または不純物注入後に硬化させ、その上を覆うように別のフォトレジスト膜４を塗布して成膜する。このフォトレジスト膜４のアライメントマーク形成領域を露光、現像して、フォトレジストパターン３ｂを露出させる。半導体基板１上の露出したフォトレジストパターン３ｂをマスクとして、半導体基板１に対してアライメントマーク５となる溝を加工形成する。このアライメントマーク５となる溝の位置を基準として、図２の別の不純物注入領域７を精度よく形成することができる。よって、半導体装置や固体撮像素子の製造プロセスにおいて、不純物注入領域２と別の不純物注入領域７との間、また、不純物注入領域２と以降の工程で形成される配線層８や遮光膜などの各種加工層とのアライメント精度の許容値をより低減することができるアライメントマーク形成方法を得ることができる。
【０１０９】
なお、上記実施形態では、フォトレジスト膜３が形成された半導体基板１をベークしながら大気圧下で紫外光を照射することによりフォトレジスト膜３を硬化させており、その条件として、ベーク温度を摂氏７０度以上摂氏２００度以下とし、紫外光の波長を１５０ｎｍ以上４００ｎｍ以下とし、該紫外光の照射強度を５０ｍＷ／ｃｍ２以上２０００ｍＷ／ｃｍ２以下としてフォトレジスト膜３を硬化させている。この場合の紫外光波長や照射強度の条件は真空時でも同様である。
【０１１０】
また、上記実施形態では、フォトレジスト膜３，４はそれぞれ可溶な溶媒を用いているが、これに限らず、フォトレジスト膜３，４の各材料はそれぞれ互いに溶け込まない溶媒の組合せを用いてもよい。この場合に、互いに溶解せず、かつ、アライメントマーク５を加工する際に形状不良となるようなレジストパターンの変形を伴わなければ、フォトレジスト膜３を硬化処理するレジスト膜硬化工程を用いなくてもよい。
【０１１１】
この場合のアライメントマーク形成方法は、半導体基板１上にフォトレジスト膜３を成膜して、不純物注入領域２となる領域上を開口した不純物注入阻止用レジストパターン３ａを形成すると共に、アライメントマーク５となる領域上を開口したアライメントマーク形成用レジストパターン３ｂを形成する第１レジスト膜形成工程と、不純物阻止用レジストパターン３ａおよびアライメントマーク形成用レジストパターン３ｂをマスクとして不純物注入領域２となる領域に不純物イオンを注入する不純物注入工程と、この不純物注入工程後のフォトレジスト膜３上にフォトレジスト膜４を成膜し、フォトレジスト膜４をパターンニングして、フォトレジスト膜３のアライメントマーク形成用レジストパターン３ｂ上を開口して露出させる第２レジスト膜形成工程と、この露出したアライメントマーク形成用レジストパターン３ｂをマスクとして、半導体基板１に対してアライメントマーク５となる一または複数の溝を形成するアライメントマーク形成工程とを有している。
【０１１２】
さらに、上記実施形態では、そのＣＣＤ型撮像固体装置５０の製造方法として、本発明の上記アライメントマーク形成方法により形成されたアライメントマーク５を用いてアライメントして、アライメントターゲット層となるフォトレジスト膜３の不純物注入阻止用レジストパターン３ａをマスクとして不純物注入された不純物注入領域２としての電荷転送領域（第１不純物領域；Ｐ型半導体活性領域３６およびＮ型半導体活性領域３７）とは別の第２不純物領域としてのチャネルストップ領域３８を形成する第２不純物領域形成工程と、アライメントマーク５を用いてアライメントして読出ゲート領域（Ｐ型半導体領域３５）を形成する第３不純物領域形成工程と、アライメントマーク５を用いてアライメントして、第１不純物注入領域、第２不純物注入領域および第３不純物注入領域上に絶縁膜を介して加工膜として電荷転送電極４１を形成する電荷転送電極形成工程と、この電荷転送電極４１をマスクの一部として用いると共に、アライメントマーク５を用いてアライメントして受光領域としてのフォトダイオード領域（ＰＤ部；Ｎ型不純物拡散領域３３および高濃度Ｐ型不純物拡散領域３４）を形成する第４不純物領域形成工程と、アライメントマーク５を用いてアライメントして、電荷転送電極４１上を絶縁膜を介して覆い、かつフォトダイオード領域（ＰＤ部）上を受光可能なように開口した遮光膜４３を形成する遮光膜形成工程とを有するように構成したが、これに限らず、次のように構成することもできる。即ち、第４不純物領域形成工程を実行する際に電荷転送電極４１をマスクとはせず、電荷転送電極４１の形成前（電荷転送電極形成工程前）に、第１〜３不純物領域形成工程に続いて、フォトダイオード領域（ＰＤ部；Ｎ型不純物拡散領域３３および高濃度Ｐ型不純物拡散領域３４）を形成する第４不純物領域形成工程を行ってもよい。要するに、第１〜第４不純物注入領域形成の順番は、電荷転送領域、チャネルストップ領域、読出ゲート領域およびフォトダイオード領域の任意の順番でよい。この後に、そのアライメントマークを用いてアライメントして、第１不純物注入領域、第２不純物注入領域および第３不純物注入領域上に絶縁膜を介して加工膜として電荷転送電極４１を形成する電荷転送電極形成工程と、電荷転送電極形成工程の後に、このアライメントマークを用いてアライメントして、電荷転送電極４１上を絶縁膜を介して覆い、かつフォトダイオード領域（ＰＤ部；Ｎ型不純物拡散領域３３および高濃度Ｐ型不純物拡散領域３４）上を受光可能なように開口した遮光膜４３を形成する遮光膜形成工程とをさらに有する。この遮光膜４３は電荷転送電極４１へアライメントしてもよい。
【０１１３】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１１４】
本発明は、例えば半導体装置などの製造工程において、不純物注入領域間のアライメント精度の許容値や、不純物注入領域の後工程で形成される配線層や遮光膜などの加工層とその不純物注入領域とのアライメント精度の許容値をより低減するために、不純物注入領域をアライメントターゲット層として使用可能としたアライメントマーク形成方法およびアライメント方法、これを用いた半導体装置の製造方法、これを用いた固体撮像素子の製造方法の分野において、半導体装置や固体撮像素子の製造プロセスにおいて、不純物注入領域をアライメントターゲットとして用いて、各不純物注入領域間、または、不純物注入領域と後工程で形成される配線層や遮光膜などの加工層とのアライメント精度を、製造プロセス内で最もアライメント精度が求められる工程と同値の高精度なアライメント許容値により管理することができて、パターンサイズの微細化が進んだ半導体装置や固体撮像素子に対しても容易かつ正確に対応することができる。
【０１１５】
また、半導体基板に形成された溝をアライメントマークとして用いることができるため、アライメント用光源からの入射光に対して段差部からの散乱光を検出信号波形として利用してアライメントマーク位置を検出するアライメント手法や、アライメントマーク部の上面からの画像を用いて段差のエッジ部において観察される明暗を検出信号波形として利用してアライメントマーク位置を検出するアライメント手法、明暗のコントラスト差や色彩のコントラスト差を検出信号波形として利用してアライメントマーク位置を検出するアライメント手法など、従来から用いられている各種のアライメント手法によりアライメントを行うことができる。
【０１１６】
さらに、別の第２フォトレジスト膜はアライメントマーク形成領域のみが開口されて、他の部分は覆われていることから、加工したくない活性領域の半導体基板領域には溝が加工されないため、必要とされる半導体装置や固体撮像素子の特性を得ることができる。
【図面の簡単な説明】
【０１１７】
【図１Ａ】（ａ）〜（ｃ）は、本発明の実施形態に係るアライメントマーク形成方法について説明するための半導体装置の各製造工程（その１）を示す縦断面図である。
【図１Ｂ】（ｄ）〜（ｇ）は、本発明の実施形態に係るアライメントマーク形成方法について説明するための半導体装置の各製造工程（その２）を示す縦断面図である。
【図２】（ａ）および（ｂ）は、本発明の実施形態により形成されたアライメントマークを用いて不純物注入領域間のアライメントを行う場合のアライメント精度について説明するための断面図である。
【図３】（ａ）および（ｂ）は、本発明の実施形態により形成されたアライメントマークを用いて不純物注入領域と以降の工程で形成される配線層とのアライメントを行う場合のアライメント精度について説明するための断面図である。
【図４】（ａ）〜（ｄ）は、本実施形態の固体撮像装置の各製造工程を説明するための基板部の縦断面図である。
【図５】従来のアライメントマーク形成方法について説明するための半導体装置の各製造工程を示す縦断面図である。
【符号の説明】
【０１１８】
１  半導体基板
２  アライメントターゲット層となる不純物注入領域
２ａ  不純物注入予定領域
３  フォトレジスト膜
３ａ  不純物注入阻止用フォトレジストパターン
３ｂ  アライメントマーク形成用フォトレジストパターン
４  フォトレジスト膜
４ｂ  アライメントマーク形成領域用フォトレジストパターン
５  アライメントマーク（基板加工部）
６  フォトレジスト膜
６ａ  不純物注入阻止用フォトレジストパターン
７  別の不純物注入領域
７１  不純物注入領域７とアライメントマーク５との距離
７２  不純物注入領域７のアライメントずれ許容範囲
８  配線膜
８ａ  配線層
９  フォトレジスト膜
９ａ  配線層加工用フォトレジストパターン
１１  活性領域
１２  アライメントマーク形成領域
２ａ  不純物注入予定領域
２１  半導体基板
２２  アライメントマーク
２３  不純物注入領域
２３１  アライメントマーク２２と不純物注入領域２３との距離
２３２  不純物注入領域２３のずれ許容範囲
２４  不純物注入阻止用フォトレジストパターン
２４ａ  不純物注入阻止用フォトレジストパターン２４の開口部
２５  不純物注入領域
２５１  アライメントマーク２２と不純物注入領域２５との距離
２５２  不純物注入領域２５のずれ許容範囲
２６  不純物注入阻止用フォトレジストパターン
２６ａ  不純物注入阻止用フォトレジストパターン２６の開口部
３１ Ｎ型シリコン基板
３２  Ｐ型半導体ウエル領域
３３  Ｎ型不純物拡散領域
３４  高濃度Ｐ型不純物拡散領域
３５  Ｐ型半導体領域
３６  Ｐ型半導体活性領域
３７  Ｎ型半導体活性領域
３８  Ｐ型不純物拡散領域
３９  ＳｉＯ２膜
４０  Ｓｉ３Ｎ４膜
４１  電荷転送電極
４２  層間絶縁膜
４３  遮光膜
４４  層間絶縁膜
４５  ＢＰＳＧ膜
５０  ＣＣＤ型撮像固体装置
【図１Ａ】
2008016625.tif 000003
【図１Ｂ】
2008016625.tif 000004
【図２】
2008016625.tif 000005
【図３】
2008016625.tif 000006
【図４】
2008016625.tif 000007
【図５】
2008016625.tif 000008