(57)【要約】【課題】基板の表面をトレンチ構造にしてエミッタ領域及びエミッタ電極を設け、デバイスサイズを小型化、高集積化することができる半導体装置及び該半導体装置の製造方法を提供する。【解決手段】シリコン基板１０は、Ｎ型不純物としてのアンチモンが含有され、コレクタ領域ＲＣを形成している。シリコン基板１０の表面には、複数の凹部１０ａ、１０ａ、…を形成している。各凹部１０ａの略階段状の表面には、エミッタ領域ＲＥを形成してあり、エミッタ領域ＲＥの下側及び各凹部１０ａを除くシリコン基板１０の表面には、ベース領域ＲＢを形成してある。エミッタ領域ＲＥにはＮ型不純物としてのリンが、ベース領域ＲＢにはＰ型不純物としてのボロンが含有されている。【選択図】図１
2008028129.tif 000002
【特許請求の範囲】
【請求項１】
基板にトランジスタを備える半導体装置において、
基板の表面に複数形成され、基板の表面からの深さに応じて対向する側面の離隔寸法が小さくなる略階段状の凹部と、
該凹部の表面に形成されたエミッタ領域と、
前記凹部を除く基板の表面及び前記エミッタ領域の下側に形成されたベース領域と
を備えることを特徴とする半導体装置。
【請求項２】
前記ベース領域の下側に形成されたコレクタ領域を備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記凹部の内側に設けられ、前記エミッタ領域に接続されたエミッタ電極を備えることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記凹部の開口部周りは、オーバハング形状をなすことを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項５】
基板にトランジスタを備える半導体装置の製造方法において、
基板の表面にベース領域を形成する工程と、
ベース領域が形成された基板に基板の表面からの深さに応じて対向する側面の離隔寸法が小さくなる略階段状の複数の凹部を形成する工程と、
前記凹部の表面にベース領域をさらに形成する工程と、
ベース領域が形成された凹部の表面にエミッタ領域を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記凹部を形成する工程は、等方性エッチングによって前記凹部の開口部周りをオーバハング形状に形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び該半導体装置の製造方法に関し、より具体的には、表面に複数の凹部を形成した基板にトレンチ構造のトランジスタが形成された半導体装置及び該半導体装置の製造方法に関する。
【背景技術】
【０００２】
バイポーラトランジスタ（以下、トランジスタ）は、平板状のシリコン基板の表面から適宜のＮ型不純物及びＰ型不純物を拡散させることによって、エミッタ領域、ベース領域及びコレクタ領域がシリコン基板に形成されている（特許文献１参照）。
【０００３】
しかしながら、従来のトランジスタは、コレクタ領域としてのシリコン基板の表面上に略二次元的にエミッタ領域、ベース領域などが形成されるため、ベース領域及びエミッタ領域夫々のコンタクトホール、コンタクトホールにオーバーラップして配置されるベース電極及びエミッタ電極、並びにベース電極とエミッタ電極との間隔などをシリコン基板の表面（略二次元的）に設ける必要があり、コレクタ電流特性、コレクタ・エミッタ間飽和電圧特性などのトランジスタ特性を決定する不純物領域（ベース領域に対して不純物濃度が高いエミッタ領域）の表面積は基板の平面寸法により規定され、デバイスサイズは必然的に大きくなる。
【特許文献１】特開平５−２７５６８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
そこで、本発明者は、表面に複数の凹部が形成されたシリコン基板に、コレクタ領域、ベース領域、及びエミッタ領域を有するトレンチ構造のトランジスタを形成する技術についての研究を行なっている。
【０００５】
図６はトレンチ構造のトランジスタの一例を示す断面図である。図に示すように、トレンチ構造のトランジスタを形成することにより、シリコン基板１０に設けた各凹部１０ａの底面及び側面にエミッタ領域ＲＥが形成され、ベース領域ＲＢの一部がエミッタ領域ＲＥ及びコレクタ領域ＲＣの間に３次元的に挟持された構造となることから、従来の平面構造（２次元的）のトランジスタと比較して、ベース領域ＲＢに対して不純物濃度が高いエミッタ領域ＲＥの実効的な表面積（例えば、境界面積、周辺長など）が大きくなり、キャリアである正孔及び電子の量を増大させることができ、トランジスタ性能（例えば、コレクタ電流特性、コレクタ・エミッタ間飽和電圧特性など）の向上を実現できる。
【０００６】
しかし、エミッタ領域ＲＥを拡大するために、トレンチ溝の深さ、すなわち、凹部１０ａの深さ方向の寸法を大きくする場合、等方性エッチングにより凹部１０ａを形成するときには、サイドエッチングが促進され、凹部１０ａの開口寸法ｗ（例えば、対向するエミッタ領域ＲＥの離隔寸法）も大きくなる。特に、等方性エッチングを多用した場合、開口寸法ｗが一層大きくなり、相互に隣接する凹部１０ａが重ならないように適切な離隔距離を確保するためには、凹部１０ａの深さを、ある程度制限する必要がある。このため、凹部１０ａの開口寸法ｗを大きくすることなく、すなわち、デバイスサイズを大きくすることなくエミッタ領域ＲＥをさらに拡大して、トランジスタ特性を向上させることが望まれていた。
【０００７】
本発明は斯かる事情に鑑みてなされたものであり、基板の表面に基板の表面からの深さに応じて対向する側面の離隔寸法が小さくなる略階段状の凹部を複数形成し、該凹部の表面にエミッタ領域を形成し、前記凹部を除く基板の表面及び前記エミッタ領域の下側にベース領域を形成することにより、基板の厚み方向にエミッタ領域を拡大して、デバイスのサイズを大きくすることなく、トランジスタ特性を向上させることができる半導体装置及び該半導体装置の製造方法を提供することを目的とする。
【０００８】
また、本発明の目的は、ベース領域の下側に形成されたコレクタ領域を備えることにより、トレンチ構造のトランジスタが形成された半導体装置を提供することにある。
【０００９】
また、本発明の目的は、凹部の内側に設けられ、エミッタ領域に接続されたエミッタ電極を備えることにより、基板の表面をトレンチ構造にしてエミッタ電極を設け、トランジスタ特性を向上させることができる半導体装置を提供することにある。
【００１０】
また、本発明の目的は、凹部の開口部周りをオーバハング形状とすることにより、ベース電極とエミッタ電極とを分離した状態で形成して、製造工程（製造コスト）を削減することができる半導体装置及び半導体装置の製造方法の提供することにある。
【課題を解決するための手段】
【００１１】
第１発明に係る半導体装置は、基板にトランジスタを備える半導体装置において、基板の表面に複数形成され、基板の表面からの深さに応じて対向する側面の離隔寸法が小さくなる略階段状の凹部と、該凹部の表面に形成されたエミッタ領域と、前記凹部を除く基板の表面及び前記エミッタ領域の下側に形成されたベース領域とを備えることを特徴とする。
【００１２】
第２発明に係る半導体装置は、第１発明において、前記ベース領域の下側に形成されたコレクタ領域を備えることを特徴とする。
【００１３】
第３発明に係る半導体装置は、第１発明又は第２発明において、前記凹部の内側に設けられ、前記エミッタ領域に接続されたエミッタ電極を備えることを特徴とする。
【００１４】
第４発明に係る半導体装置は、第１発明乃至第３発明のいずれかにおいて、前記凹部の開口部周りは、オーバハング形状をなすことを特徴とする。
【００１５】
第５発明に係る半導体装置の製造方法は、基板にトランジスタを備える半導体装置の製造方法において、基板の表面にベース領域を形成する工程と、ベース領域が形成された基板に基板の表面からの深さに応じて対向する側面の離隔寸法が小さくなる略階段状の複数の凹部を形成する工程と、前記凹部の表面にベース領域をさらに形成する工程と、ベース領域が形成された凹部の表面にエミッタ領域を形成する工程とを含むことを特徴とする。
【００１６】
第６発明に係る半導体装置の製造方法は、第５発明において、前記凹部を形成する工程は、等方性エッチングによって前記凹部の開口部周りをオーバハング形状に形成することを特徴とする。
【００１７】
第１発明及び第５発明にあっては、基板の表面にベース領域を形成し、ベース領域が形成された基板の表面に基板の表面からの深さに応じて対向する側面の離隔寸法が小さくなる略階段状の凹部を複数形成する。該凹部の表面にベース領域をさらに形成し、ベース領域が形成された凹部の表面にエミッタ領域を形成する。基板の表面を多段のトレンチ構造とし、エミッタ領域を基板の厚み方向に沿って略階段状の凹部を形成することにより、等方性エッチングにより凹部を形成した場合であっても、凹部の開口寸法を大きくすることなく凹部の深さを深くして、エミッタ領域（例えば、エミッタ領域の表面積、周辺長など）を拡大する。これにより、ベース領域に対して不純物濃度の高いエミッタ領域の実効的な表面積が大きくなり、キャリアである正孔及び電子の量を増大させることができ、コレクタ電流特性、コレクタ・エミッタ間飽和電圧特性などのトランジスタ特性を向上させる。
【００１８】
第２発明にあっては、ベース領域の下側に形成されたコレクタ領域を備える。
【００１９】
第３発明にあっては、エミッタ領域に接続するエミッタ電極を凹部の内側に形成する。また、凹部を除く基板の表面に形成されたベース領域に接続するベース電極を形成する。すなわち、前記凹部の底面にエミッタ電極を形成することにより、エミッタ電極と前記凹部を除く基板の表面に形成されたベース電極とを、基板の厚み方向に沿って分離する。これにより、基板の表面方向に沿ったエミッタ電極とベース電極との離隔寸法を設ける必要がなく、かつエミッタ電極をシリコン酸化膜上にオーバーラップさせる寸法も不要になる。
【００２０】
第４発明及び第６発明にあっては、等方性エッチングによって基板に設けられた各凹部の開口部周りをオーバハング形状にする。これにより、アルミニウムのような電極部材を基板表面にスパッタした場合であっても、エミッタ電極及びベース電極が基板の厚み方向に沿って分離された状態で形成される。したがって、従来必要であったベース電極とエミッタ電極とを分離するための製造工程（例えばエッチング工程）が不要となり、製造コストが削減される。
【発明の効果】
【００２１】
本発明にあっては、基板の表面に基板の表面からの深さに応じて対向する側面の離隔寸法が小さくなる略階段状の凹部を複数形成し、該凹部の表面にエミッタ領域を形成し、前記凹部を除く基板の表面及び前記エミッタ領域の下側にベース領域を形成することにより、等方性エッチングにより凹部を形成した場合であっても、凹部の開口寸法を大きくすることなく凹部の深さを深くし、エミッタ領域を拡大して、デバイスのサイズを大きくすることなく、トランジスタ特性を向上させることができる。
【００２２】
また、本発明にあっては、凹部の開口部周りをオーバハング形状とすることにより、ベース電極とエミッタ電極とを分離した状態で形成して、電極分離のための製造工程（製造コスト）を削減することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明をその実施の形態を示す図面に基づいて説明する。図１は本発明に係る半導体装置の構造を示す断面図である。図において、１０はシリコン基板である。シリコン基板１０は、ＮＰＮ型のトランジスタの場合、Ｎ型不純物として、例えば、アンチモンＳｂが予め含有されており、コレクタ領域ＲＣを形成している。なお、アンチモンに代えてヒ素Ａｓなどであってもよい。シリコン基板１０には、表面からの深さが、例えば、３μｍ程度の複数の凹部１０ａ、１０ａ、…を形成してある。
【００２４】
各凹部１０ａは、シリコン基板１０の表面からの深さに応じて対向する側面の離隔寸法が小さくなる略階段状（図では、２段であるが３段以上であってもよい）をなしている。各凹部１０ａの略階段状の表面には、エミッタ領域ＲＥを形成してあり、エミッタ領域ＲＥの下側及び各凹部１０ａを除くシリコン基板１０の表面には、ベース領域ＲＢを形成してある。エミッタ領域ＲＥにはＮ型不純物としてのリンが、ベース領域ＲＢにはＰ型不純物としてのボロンが含有されている。
【００２５】
このエミッタ領域ＲＥ及びベース領域ＲＢを除くシリコン基板１０の領域がコレクタ領域ＲＣとなり、コレクタ領域ＲＣ及びコレクタ領域ＲＣの上側に形成されたベース領域ＲＢがシリコン基板１０を平面視した場合に、略全面に形成してあるとともに、エミッタ領域ＲＥは、各凹部１０ａの表面に孤立した状態で形成してある。
【００２６】
各凹部１０ａの断面形状が多段の略階段状をなすため（多段のトレンチ構造）、等方性エッチングを用いて凹部１０ａを形成する場合であっても、凹部１０ａの開口寸法ｗ（例えば、対向するエミッタ領域ＲＥの離隔寸法）を大きくすることなく、凹部１０ａの深さ寸法を大きくすることができるため、シリコン基板１０の厚み方向に沿ってエミッタ領域ＲＥを拡大することができる。
【００２７】
これにより、トレンチ構造のトランジスタをシリコン基板１０に複数形成する場合、凹部の開口寸法ｗを大きくすることなく、ベース領域ＲＢに対して不純物濃度が高いエミッタ領域ＲＥの実効的な領域（例えば、表面積、周辺長など）をさらに大きくすることができ、キャリアである正孔及び電子の量を増大させてトランジスタ性能（例えば、コレクタ電流特性、コレクタ・エミッタ間飽和電圧特性など）の向上を実現できる。
【００２８】
例えば、凹部１０ａの径（開口寸法）を３０μｍ程度とし、凹部１０ａの深さを３μｍ程度として１段のトレンチ構造にした場合、エミッタ領域ＲＥは、従来の平面構造に比べて約４０％拡大することができるのに対して、凹部１０ａの径（開口寸法）を３０μｍのままとし、さらに径が１０μｍの２段目の凹部を形成して２段のトレンチ構造にした場合には、エミッタ領域ＲＥは、約５４％拡大することができ、同一サイズのチップにおいて、凹部の開口寸法を大きくすることなくエミッタ領域ＲＥをさらに大きくすることができる。
【００２９】
シリコン基板１０に複数の凹部１０ａ、１０ａ、…を形成することによって、ベース領域ＲＢ及びエミッタ領域ＲＥの上面位置に高低差が生じる。したがって、シリコン基板１０の全面に電極としての導電体を設ける場合、シリコン基板１０の厚み方向に沿った高低差の存在により、ベース領域ＲＢに接続された電極（ベース電極）１２Ｂとエミッタ領域ＲＥに接続された電極（エミッタ電極）１２Ｅとの分離が行なわれる。なお、本実施の形態では、コレクタ領域ＲＣと接続する電極（コレクタ電極）１２Ｃをシリコン基板１０の裏面側に設けている。
【００３０】
各凹部１０ａの最上段の側面には、シリコン酸化膜１１を形成してあり、等方性エッチングによって各凹部１０ａの側面のサイドエッチングを促し、各凹部１０ａの最上段の側面上部のシリコン酸化膜１１にオーバハングを持たせ、各凹部１０ａの開口部周りをオーバハング形状にしてある。これにより、アルミニウムのような電極部材をシリコン基板１０表面にスパッタした場合であっても、エミッタ電極１２Ｅ及びベース電極１２Ｂがシリコン基板１０の厚み方向に沿って分離された状態で形成される。したがって、電極部材を分離するための製造工程（例えばエッチング工程）が不要となり、製造コストが削減される。なお、図１に示す凹部１０ａの開口部周りのオーバハング形状は、一例を模式的に表したものであり、これに限定されるものではない。
【００３１】
図２は本発明の多段のトレンチ構造の一例を示す断面図である。シリコン基板１０の表面に形成された凹部１０ａは多段（図では２段）の略階段状をなし、凹部１０ａの略階段状の表面には、エミッタ領域ＲＥが形成されている。これにより、エミッタ領域ＲＥは、シリコン基板１０に形成された多段のトレンチ構造に沿ってシリコン基板１０の厚み方向に拡大して形成される。
【００３２】
シリコン基板１０の表面に形成された各凹部１０ａの側面が、等方性エッチングによりサイドエッチされ、その結果、各凹部１０ａの最上段の側面のエミッタ領域ＲＥの表面に形成されたシリコン酸化膜１１に対して、凹部１０ａの開口部周りのシリコン酸化膜１１がオーバハング形状に形成されており、凹部１０ａの最上段の側面同士の離隔寸法は、側面中央部よりも側面上部（すなわち、凹部１０ａの開口部周り）で小さくなるように形成してあり、凹部１０ａの開口部周りは、オーバハング部１０ｂを有している。なお、凹部１０ａの開口部周りの形状は、一例であって、これに限定されるものではなく、エッチング処理のパラメータを適宜設定することにより、所要の形状とすることが可能である。
【００３３】
凹部１０ａの最上段の側面を除く他の表面は、エミッタ領域ＲＥのコンタクト領域としてシリコン酸化膜１１は除去されており、凹部１０ａの内部にエミッタ領域ＲＥと接続されたエミッタ電極１２Ｅが形成されている。また、シリコン基板１０の表面にはベース領域ＲＢと接続されたベース電極１２Ｂが形成され、エミッタ電極１２Ｅとベース電極１２Ｂとは、シリコン基板１０の厚み方向に沿って分離されるため、従来の平面構造のバイポーラトランジスタの場合の如く、シリコン基板２０の表面方向に沿ったエミッタ電極２２Ｅとベース電極２２Ｂとの離隔寸法を設ける必要がなく、かつ、エミッタ電極２２Ｅをシリコン酸化膜２１上にオーバーラップさせるための寸法も不要になる。これにより、同じサイズのデバイスであれば、トランジスタの集積度を上げることができ、同じ集積度であれば、デバイスのサイズを小型化することができる。
【００３４】
また、多段のトレンチ構造としたことにより、１段のトレンチ構造と比較して、凹部１０ａの開口寸法ｗを大きくすることなく凹部１０ａの深さ寸法ｈを大きくすることができ、シリコン基板１０の平面上の制約を受けることなく、エミッタ領域ＲＥを従来よりも拡大することができ、コレクタ電流特性、コレクタ・エミッタ間飽和電圧特性などのトランジスタ特性を向上させることができる。
【００３５】
次に、本発明に係る半導体装置の製造方法について説明する。図３乃至図５は本発明に係る半導体装置の製造方法を示す説明図である。なお、バイポーラトランジスタとしては、ＮＰＮ型トランジスタ及びＰＮＰ型トランジスタがあるが、いずれのトランジスタであってもよく、また、シリコン基板１０上のトランジスタの個数についても限定されるものではない。
【００３６】
ＮＰＮ型トランジスタの場合、まず、Ｎ型不純物（例えばアンチモンＳｂ）が予め含有されたシリコン基板１０を適宜の温度で熱酸化させることによって、シリコン基板１０上にシリコン酸化膜１１を形成する（図３（ａ））。
【００３７】
次に、第１ベース領域ＲＢ１とすべき位置のシリコン酸化膜１１をエッチングによって除去し、除去したシリコン基板１０をＰ型不純物（例えばボロン）が含有された拡散雰囲気中に放置して、エッチングされた領域のシリコン基板１０の表面からＰ型不純物を基板内部へ拡散させ、第１ベース領域ＲＢ１をシリコン基板１０の表面に形成する（図３（ｂ））。また、拡散処理を行う場合、第１ベース領域ＲＢ１の表面には、シリコン酸化膜１１が再形成される。なお、正確には、シリコン基板１０の表面上の位置によって、シリコン酸化膜１１の厚みが若干異なるが、本発明の主旨ではないことからシリコン酸化膜１１の厚みは等しいものとして説明する。
【００３８】
次に、第１ベース領域ＲＢ１の表面に形成されたシリコン酸化膜１１をホトリソグラフィにより除去する（図３（ｃ））。
【００３９】
次に、除去されずに残ったシリコン酸化膜１１をマスクとして、エミッタ領域ＲＥを形成するための１段目の凹部１０ｃを複数形成する（図３（ｄ））。
【００４０】
次に、最終的な凹部１０ａ（図では２段）を形成するために、形成した凹部１０ｃの表面周辺のシリコン酸化膜１１をホトリソグラフィにより除去する（図３（ｅ））。
【００４１】
次に、除去されずに残ったシリコン酸化膜１１をマスクとして、多段（図では２段）のトレンチ構造のトランジスタを構成すべく、シリコン基板１０の表面に複数の凹部１０ａ、１０ａ、…を形成する（図４（ｆ））。具体的には、シリコン酸化膜１１をエッチングマスクとして、Ｃｌ2 の塩素系又はＳＦ6 のフッ素系ガスを用いたドライエッチングプロセスにより、シリコン基板１０をエッチングすることによって、シリコン基板１０の表面に複数の凹部１０ａ、１０ａ、…を形成する。また、等方性エッチングを用いて、各凹部１０ａの側面のサイドエッチングを促すことにより、各凹部１０ａの最上段の側面上部のシリコン酸化膜１１にオーバハングを持たせる。これにより、各凹部１０ａの開口部周りをオーバハング形状にする。これにより、断面形状が多段の略階段状の凹部１０ａが形成される。なお、図では、２段のトレンチ構造であるが、３段以上のトレンチ構造を形成するためには、図３（ｅ）〜図４（ｆ）の処理を繰り返す。この場合、等方性のエッチングは、最終的な凹部１０ａを形成する場合に用いることができる。
【００４２】
次に、各凹部１０ａが形成されたシリコン基板１０をＰ型不純物が含有された拡散雰囲気中に再度放置して、エッチングされた領域のシリコン基板１０の表面からＰ型不純物を基板内部へ拡散させ、第２ベース領域ＲＢ２を各凹部１０ａの略階段状の表面に形成する（図４（ｇ））。また、拡散処理を行う場合、第２ベース領域ＲＢ２の表面には、シリコン酸化膜１１が再形成される。
【００４３】
次に、酸化膜（ＳｉＯ2 ）ライトエッチングにより、エミッタ領域ＲＥを形成するために、各凹部１０ａの表面の第２ベース領域ＲＢ２を被覆しているシリコン酸化膜１１を除去する（図４（ｈ））。なお、ライトエッチングを行う場合には、薬液によるウエットエッチングと、プラズマによるドライエッチングとを組み合わせることもできる。
【００４４】
次に、シリコン基板１０をＮ型不純物が含有された拡散雰囲気中に放置して、エッチングされた領域のシリコン基板１０の表面からＮ型不純物を基板内部へ拡散させ、エミッタ領域ＲＥを各凹部１０ａの表面に形成する（図４（ｉ））。また、拡散処理を行う場合、エミッタ領域ＲＥの表面には、シリコン酸化膜１１が再形成される。これにより、Ｎ型不純物、Ｐ型不純物及びＮ型不純物が積層されたＮＰＮ型トランジスタが形成されることになる。
【００４５】
次に、エミッタ領域ＲＥ及び第１ベース領域ＲＢ１に電極を接続すべく、シリコン酸化膜１１のうちのエミッタ領域ＲＥの表面の一部及び第１ベース領域ＲＢ１の表面の一部の上層に被覆されたシリコン酸化膜１１を除去する（図４（ｊ））。各凹部１０ａでは、最上段の側面を除いて他の表面に被覆されたシリコン酸化膜１１を除去する。これにより、エミッタ領域ＲＥ及びベース領域ＲＢのコンタクトホールを形成する。ここで、エミッタ領域ＲＥ及びベース領域ＲＢのコンタクトホール形成のためのシリコン酸化膜１１の除去には、例えば、異方性エッチング（ＲＩＥ）を用いて行われる。
【００４６】
次に、電極材としてのアルミニウムをスパッタし、ベース電極１２Ｂ、エミッタ電極１２Ｅを形成し、その後、シリコン基板１０の裏面に、例えば、金Ａｕを蒸着してコレクタ電極１２Ｃを形成する（図５（ｋ））。シリコン基板１０に複数の凹部１０ａ、１０ａ、…が形成されていることから、アルミニウムをスパッタすることによって、第１ベース領域ＲＢ１の上方にはベース電極１２Ｂが、各凹部１０ａの底面のエミッタ領域ＲＥの上方にはエミッタ電極１２Ｅが、それぞれが他の電極と分離された状態で形成される。なお、ベース電極１２Ｂ及びエミッタ電極１２Ｅの分離幅を大きくすべく、スパッタしたアルミニウムをエッチングしてもよいが、各凹部１０ａの開口部周りをオーバハング形状とすることにより、このエッチング工程を省略して製造工程（製造コスト）を削減することができる。なお、凹部１０ａの開口部周りのオーバハング形状は、一例を模式的に表したものであり、これに限定されるものではない。
【００４７】
以上説明したように、本発明にあっては、シリコン基板１０の表面にシリコン基板１０の表面からの深さに応じて対向する側面の離隔寸法が小さくなる略階段状の凹部１０ａを複数形成して多段のトレンチ構造を構成し、各凹部１０ａの略階段状の表面にエミッタ領域ＲＥを形成することにより、トレンチ構造のトランジスタを形成する場合に、凹部１０ａの開口寸法を大きくすることなく、シリコン基板１０の厚み方向にエミッタ領域ＲＥを拡大し、デバイスのサイズを大きくすることなく、トランジスタ特性を向上させることができる。
【００４８】
上述の実施の形態では、２段のトレンチ構造について説明したが、トレンチ構造は、これに限定されるものではなく、３段以上の多段のトレンチ構造とすることもできる。
【００４９】
上述の実施の形態では、Ｎ型不純物がシリコン基板に予め含有され、このシリコン基板にＰ型不純物及びＮ型不純物をこの順序で拡散することによってＮＰＮ型トランジスタを形成する形態について説明したが、不純物の極性を逆にして、Ｐ型不純物がシリコン基板に予め含有され、このシリコン基板にＮ型不純物及びＰ型不純物をこの順序で拡散してＰＮＰ型トランジスタとしてもよい。
【００５０】
上述の実施の形態では、電極材としてアルミニウムを用いる場合について説明したが、電極材は、これに限定されるものではない。例えば、アルミニウムにＳｉ、Ｃｕ、Ｇｅ、Ｔｉなどを少量程度添加した合金を用いることもでき、また、アルミニウムに代えてＣｕを用いることもできる。
【００５１】
上述の実施の形態では、凹部１０ａの深さを約３μｍとしたが、凹部１０ａの深さ寸法は、これに限定されるものではなく、デバイスの大きさ、集積度等に応じて適宜設定することが可能である。また、凹部１０ａ側面のオーバハング形状も凹部１０ａの寸法に合わせて適宜変更することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明に係る半導体装置の構造を示す断面図である。
【図２】本発明の多段のトレンチ構造の一例を示す断面図である。
【図３】本発明に係る半導体装置の製造方法を示す説明図である。
【図４】本発明に係る半導体装置の製造方法を示す説明図である。
【図５】本発明に係る半導体装置の製造方法を示す説明図である。
【図６】従来のトランジスタの構造を示す断面図である。
【符号の説明】
【００５３】
１０  シリコン基板
１０ａ  凹部
１０ｂ  オーバハング部
１０ｃ  １段目の凹部
１１  シリコン酸化膜
１２Ｅ  エミッタ電極
１２Ｂ  ベース電極
１２Ｃ  コレクタ電極
ＲＥ  エミッタ領域
ＲＢ  ベース領域
ＲＢ１  第１ベース領域
ＲＢ２  第２ベース領域
ＲＣ  コレクタ領域
【図１】
2008028129.tif 000003
【図２】
2008028129.tif 000004
【図３】
2008028129.tif 000005
【図４】
2008028129.tif 000006
【図５】
2008028129.tif 000007
【図６】
2008028129.tif 000008