(57)【要約】【課題】隣接するランド間における半田ブリッジを好適に抑制することができるとともに、チップ電子部品の実装密度を上げることができるチップ電子部品及びチップ電子部品の実装構造を提供することにある。【解決手段】端子電極２０をチップ素体１０の端部側面にのみ配設することによって、半田付け箇所を縮小することにより、隣接するランド間における半田ブリッジを好適に抑制し、チップ電子部品１００の実装密度を上げることを可能にした。【選択図】図１
2008311345.tif 000002
【特許請求の範囲】
【請求項１】
回路基板に実装されるチップ電子部品において、
チップ素体と、
端子電極と、
を備え、
前記端子電極は、前記チップ素体の端部側面にのみ配設されていることを特徴とするチップ電子部品。
【請求項２】
前記チップ電子部品の外形状は、平面視において斜辺を有する略平行四辺形又は台形の形状であり、
前記端子電極は、前記斜辺を有する両端部側面にのみ配設されていることを特徴とする請求項１に記載のチップ電子部品。
【請求項３】
回路基板に実装されるチップ電子部品において、
チップ素体と、
端子電極と、
を備え、
前記チップ電子部品の外形状は、平面視において斜辺を有する略平行四辺形の形状であり、
前記端子電極は、前記斜辺を有する両端部側面にのみ配設されていることを特徴とするチップ電子部品。
【請求項４】
請求項３に記載のチップ電子部品の実装構造であって、
前記回路基板は、半田を付着するためのランドを備え、
前記ランドは、前記チップ電子部品を前記回路基板に実装する際、前記斜辺を有する両端部の一部と接する所定位置に配置されていることを特徴とするチップ電子部品の実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ電子部品及びチップ電子部品の実装構造に関する。
【背景技術】
【０００２】
従来、電子機器の小型化に伴い、かかる電子機器に用いられる電子部品も小型化している。具体的には、例えば、図４に示すように、電子部品３００の端部に端子電極３１０を備え、また、当該電子部品３００を実装する回路基板４００には、端子電極３１０周部にランド４１０が設けられており、リード線を用いることなく、直接回路基板４００に半田付けを行う表面実装タイプと呼ばれる非常に小さいチップ電子部品が用いられている。
【０００３】
また、かかるチップ電子部品には、図５に示すように、例えば、素体５１０の平断面の形状を略平行四辺形とすることにより、素体５１０と外部電極５２０との接触面積が増大し、素体５１０と外部電極５２０との密着性を向上させ、外部電極５２０を剥がれ難くする積層電子部品５００が知られている（特許文献１参照）。
【特許文献１】特開平９−２６６１３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来技術の場合、例えば、図６に示すように、チップ電子部品３００の実装において、実装される部品間のピッチを詰めると半田ブリッジが生じる危険性があり、チップ電子部品３００の実装密度を向上させることが困難であった。一方、チップ電子部品３００の実装密度を上げるため、チップ電子部品３００の小型化を図ろうとした場合、かかるチップ電子部品がコンデンサであれば、コンデンサの容量はコンデンサの体積によって決まるため、設計上、小型化には限界があった。
また、特許文献１に記載の積層電子部品５００は、当該積層電子部品５００の内部構造において素体５１０の平断面の形状を略平行四辺形とすることにより、素体５１０と外部電極５２０との密着性を向上させることができるが、当該積層電子部品５００の外部形状は、依然として、従来どおりの角型であり、上記従来技術同様、積層電子部品５００の実装において、実装される部品間のピッチを詰めると半田ブリッジが生じる危険性があり、実装密度を向上させることが困難であった。
【０００５】
本発明の課題は、隣接するランド間における半田ブリッジを好適に抑制することができるとともに、チップ電子部品の実装密度を上げることができるチップ電子部品及びチップ電子部品の実装構造を提供することにある。
【課題を解決するための手段】
【０００６】
以上の課題を解決するため、請求項１に記載の発明は、
回路基板に実装されるチップ電子部品において、
チップ素体と、
端子電極と、
を備え、
前記端子電極は、前記チップ素体の端部側面にのみ配設されていることを特徴とする。
【０００７】
請求項２に記載の発明は、
請求項１に記載のチップ電子部品において、
前記チップ電子部品の外形状は、平面視において斜辺を有する略平行四辺形又は台形の形状であり、
前記端子電極は、前記斜辺を有する両端部側面にのみ配設されていることを特徴とする。
【０００８】
請求項３に記載の発明は、
回路基板に実装されるチップ電子部品において、
チップ素体と、
端子電極と、
を備え、
前記チップ電子部品の外形状は、平面視において斜辺を有する略平行四辺形の形状であり、
前記端子電極は、前記斜辺を有する両端部側面にのみ配設されていることを特徴とする。
【０００９】
請求項４に記載の発明は、
請求項３に記載のチップ電子部品の実装構造であって、
前記回路基板は、半田を付着するためのランドを備え、
前記ランドは、前記チップ電子部品を前記回路基板に実装する際、前記斜辺を有する両端部の一部と接する所定位置に配置されていることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、端子電極をチップ素体の端部側面にのみ配設することによって、半田付け箇所を縮小することができることとなり、隣接するランド間における半田ブリッジを好適に抑制することができるとともに、チップ電子部品の実装密度を上げることができる。
【発明を実施するための最良の形態】
【００１１】
以下に、本発明に係るチップ電子部品及びチップ電子部品の実装構造について、図面を用いて具体的な態様を説明する。
なお、本実施の形態では、チップ電子部品として、チップ抵抗を例に説明する。
【００１２】
図１（ａ）は、チップ抵抗１００を示す斜視図であり、図１（ｂ）は、図１（ａ）におけるチップ抵抗１００を平面視した図である。チップ抵抗１００は、平面視において略平行四辺形の形状をなしており、チップ抵抗１００を回路基板２００に実装する際、チップ抵抗１００の斜辺を有する両端部側面に備えられた端子電極２０の一部とランド２１０とが接するように実装される。
【００１３】
チップ抵抗１００は、例えば、図２（ａ）に示すように、チップ素体１０と、端子電極２０とを備えている。また、図２（ｂ）に示すように、チップ抵抗１００の外形状は、平面視において斜辺を有する略平行四辺形の形状に形成されている。
【００１４】
チップ素体１０は、絶縁基板（図示省略）上に抵抗体（図示省略）が焼結されて形成されている。
【００１５】
端子電極２０は、例えば、図２（ｂ）に示すように、チップ抵抗１００の斜辺を有する両端部側面にのみ配設されている。
【００１６】
ランド２１０は、図３に示すように、チップ抵抗１００を回路基板２００に実装する際、チップ抵抗１００の斜辺を有する両端部の一部と接する所定位置に配置される。ランド２１０が配置される当該所定位置は、具体的には、例えば、チップ抵抗１００の安定した実装を行うべく、チップ抵抗１００の平面視における略平行四辺形の中心に対して点対称となる位置に配置されることが望ましい。
これにより、本発明に係るランド２１０の配列ピッチＬは、従来のランドの配列ピッチと同一でありながらも、チップ抵抗１００の実装密度を上げることが可能となる。
【００１７】
このように、本発明に係るチップ抵抗１００の実装構造は、チップ抵抗１００において端子電極２０をチップ素体１０の端部側面にのみ配設することによって、半田付け箇所を縮小することができることとなり、隣接するランド間における半田ブリッジを好適に抑制することができるとともに、チップ抵抗１００の実装密度を上げることができる。
また、チップ抵抗１００の外形状は、平面視において斜辺を有する略平行四辺形の形状であり、端子電極２０は、斜辺を有する両端部側面にのみ配設されることにより、当該チップ抵抗１００を平行に並べて実装する場合、当該チップ抵抗１００の鋭角を有する隅部が半田流れを塞き止める役目を果たすこととなり、隣接するランド間における半田ブリッジをより好適に抑制することができるとともに、チップ抵抗１００の実装密度を上げることができる。
さらに、回路基板２００上に備えられるランド２１０は、チップ抵抗１００を当該回路基板２００に実装する際、斜辺を有する両端部の一部と接する所定位置に配置されることによって、当該チップ抵抗１００を平行に並べて実装する場合、従来のランド間のピッチを保ちながら、当該チップ電子部品間の距離を近づけることができることとなり、チップ抵抗１００の実装密度を好適に上げることができる。
【００１８】
なお、本発明は、以上の実施の形態に限定されるものではなく、チップ電子部品は、チップコンデンサ、チップコイル等、表面実装型（チップ型）の小型の電子部品であれば良い。
また、チップ電子部品の外形状は、斜辺を有する平行四辺形に限らず、矩形、又は台形の形状であっても良い。
また、ランドの外形状は、四角形に限らず、丸形、三角形の形状等であっても良い。
また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
【図面の簡単な説明】
【００１９】
【図１】本発明に係るチップ電子部品を示す図であり、（ａ）は、チップ電子部品の斜視図、（ｂ）は、チップ電子部品を平面視した図である。
【図２】本発明に係るチップ電子部品を示す図であり、（ａ）は、チップ電子部品の斜視図、（ｂ）は、チップ電子部品を平面視した図、及び正面図である。
【図３】本発明に係るランドの配置を示す平面図である。
【図４】従来例のチップ電子部品の実装構造を示す図である。
【図５】従来例のチップ電子部品の一例を示す図である。
【図６】従来例のチップ電子部品の実装構造を示す図である。
【符号の説明】
【００２０】
１００  チップ抵抗（チップ電子部品）
１０    チップ素体
２０    端子電極
２００  回路基板
２１０  ランド
【図１】
2008311345.tif 000003
【図２】
2008311345.tif 000004
【図３】
2008311345.tif 000005
【図４】
2008311345.tif 000006
【図５】
2008311345.tif 000007
【図６】
2008311345.tif 000008