(57)【要約】【課題】高性能の窒化ガリウム系トランジスタを製造するための、誘電体膜付の半導体エピタキシャル結晶基板を提供すること。【解決手段】下地基板１上にエピタキシャル法によって、バッファ層２、チャネル層３、及び電子供給層４から成る窒化ガリウム半導体結晶層を形成した後、エピタキシャル成長炉内で連続してＡｌＮを電子供給層４上に誘電体膜の前駆体として積層し、しかる後、積層した前駆体に対して酸化処理を施すことによって誘電体膜５を形成する。【選択図】図１
2008072029.tif 000002
【特許請求の範囲】
【請求項１】
エピタキシャル法にて成長した窒化ガリウム半導体結晶層表面にパッシベーション膜あるいはゲート絶縁膜となる誘電体膜が付与されている、トランジスタ製造用の窒化ガリウム系の半導体エピタキシャル結晶基板の製造方法であって、
エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続してＡｌＮを積層し、
積層されたＡｌＮを酸化処理することによって前記誘電体膜を形成するようにした
ことを特徴とする半導体エピタキシャル結晶基板の製造方法。
【請求項２】
エピタキシャル法にて成長した窒化ガリウム半導体結晶層表面にパッシベーション膜あるいはゲート絶縁膜となる誘電体膜が付与されている、電界効果トランジスタ製造用の窒化ガリウム系の半導体エピタキシャル結晶基板の製造方法であって、
エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続してＳｉ3 Ｎ4 を積層し、
積層されたＳｉ3 Ｎ4 を酸化処理することによって前記誘電体膜を形成するようにした
ことを特徴とする半導体エピタキシャル結晶基板の製造方法。
【請求項３】
前記酸化処理が、酸素プラズマ処理である請求項１または２に記載の半導体エピタキシャル結晶基板の製造方法。
【請求項４】
エピタキシャル成長法が有機金属気層成長法である請求項１、２または３に記載の半導体エピタキシャル結晶基板の製造方法。
【請求項５】
エピタキシャル法にて成長した窒化ガリウム半導体結晶層表面にパッシベーション膜あるいはゲート絶縁膜となる誘電体膜が付与されている、トランジスタ製造用の窒化ガリウム系の半導体エピタキシャル結晶基板であって、
該誘電体膜は、エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続して積層したＡｌＮを、酸化処理することによって形成した
ことを特徴とする半導体エピタキシャル結晶基板。
【請求項６】
エピタキシャル法にて成長した窒化ガリウム半導体結晶層表面にパッシベーション膜あるいはゲート絶縁膜となる誘電体膜が付与されている、電界効果トランジスタ製造用の窒化ガリウム系の半導体エピタキシャル結晶基板であって、
該誘電体は、エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続して積層したＳｉ3 Ｎ4 を酸化処理することによって形成した
ことを特徴とする半導体エピタキシャル結晶基板。
【請求項７】
前記酸化処理が、酸素プラズマ処理である請求項５または６に記載の半導体エピタキシャル結晶基板。
【請求項８】
エピタキシャル成長法が有機金属気層成長法である請求項５、６または７に記載の半導体エピタキシャル結晶基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体エピタキシャル結晶基板の製造方法に関する。
【背景技術】
【０００２】
従来、窒化ガリウム系トランジスタを製造する場合、そのための機能部材である半導体エピタキシャル結晶基板をリソグラフィープロセスにより加工して所要のトランジスタを作製しており、この際、目的に応じて半導体エピタキシャル結晶基板にゲート絶縁膜、パッシベーション膜などの部材を付与したデバイス形態が採用されている。
【０００３】
ゲート絶縁膜は、ゲート電極の漏れ電流を防ぐ目的でゲート金属と半導体結晶との間に設けられる保護膜である。一方、パッシベーション膜は、半導体表面の電気的性状が変化しないようにその表面を安定化する目的で半導体結晶表面に設けられる保護膜である。このような保護膜を設ける場合、製造工程の簡略化、製造コスト低減の目的から、パッシベーション膜とゲート絶縁膜とを同一の材料で構成することも多い。
【０００４】
これまでに検討されたゲート絶縁膜材料、パッシベーション材料としては、非特許文献１、２に開示されているように、誘電体材料であるＡｌ2 Ｏ3 とＳｉＯ2 とを用いることが公知である。
【非特許文献１】P. D, Yeら、Applied Physics letters 86, 063501(2005)
【非特許文献２】P. Kordosら、Applied Physics letters 87, 143501(2005)
【発明の開示】
【発明が解決しようとする課題】
【０００５】
非特許文献１、２に開示されているこれらの誘電体材料は、ともに価電子帯のポテンシャル位置が窒化ガリウム系材料の価電子帯のポテンシャルよりも大きく、窒化ガリウム系材料のゲート絶縁膜として高い効果が期待できるものではあるが、これらの誘電体膜を付与された電界効果トランジスタを製造した場合、価電子帯のポテンシャルの差から予測されるほどのゲートリーク低減効果が得られていないのが実情である。
【０００６】
また、これらの誘電体膜が付与された構造の電界効果トランジスタにおいては、ゲート信号とドレイン電流の出力の位相差（ゲートラグ）、あるいはドレイン電圧とドレイン電流の位相差（ドレインラグ）が生じ、トランジスタの出力の低下（電流コラプス）や電流変調の異常などを起こすことがあり、半導体エピタキシャル結晶基板にゲート絶縁膜、パッシベーション膜などの部材を付与したデバイス形態は、未だ実用化されるには至っていなかった。
【０００７】
本発明の目的は、従来技術における上述の問題点を解決することができる、誘電体膜を付与した形態の半導体エピタキシャル結晶基板の製造方法及び半導体エピタキシャル結晶基板を提供することにある。
【０００８】
本発明の他の目的は、低いゲートリーク電流と無視しうるほど小さなゲートラグ、ドレインラグ、電流コラプス特性を有する窒化ガリウム系半導体エピタキシャル結晶基板の製造方法及び半導体エピタキシャル結晶基板を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明による半導体エピタキシャル結晶基板の製造方法は、下地基板上に形成される半導体結晶層の成長に連続して、例えば、Ａｌ2 Ｏ3 あるいはＳｉＯ2 の前駆体となるＡｌＮあるいはＳｉ3 Ｎ4 を、ＭＯＣＶＤ法または熱ＣＶＤ法で積層し、その後、ＡｌＮあるいはＳｉ3 Ｎ4 の一部あるいは全部を酸化して、Ａｌ2 Ｏ3 もしくはＡｌ2 Ｏ3 ：Ｎ（Ｎを含んだＡｌ2 Ｏ3 ）、ＳｉＯ2 もしくはＳｉＯ2 ：Ｎ（Ｎを含んだＳｉＯ2 ）とすることにより、誘電体膜を半導体結晶層上に付与するようにしたものである。
【００１０】
請求項１の発明によれば、エピタキシャル法にて成長した窒化ガリウム半導体結晶層表面にパッシベーション膜あるいはゲート絶縁膜となる誘電体膜が付与されている、トランジスタ製造用の窒化ガリウム系の半導体エピタキシャル結晶基板の製造方法であって、エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続してＡｌＮを積層し、積層されたＡｌＮを酸化処理することによって前記誘電体膜を形成するようにしたことを特徴とする半導体エピタキシャル結晶基板の製造方法が提案される。
【００１１】
請求項２の発明によれば、エピタキシャル法にて成長した窒化ガリウム半導体結晶層表面にパッシベーション膜あるいはゲート絶縁膜となる誘電体膜が付与されている、電界効果トランジスタ製造用の窒化ガリウム系の半導体エピタキシャル結晶基板の製造方法であって、エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続してＳｉ3 Ｎ4 を積層し、積層されたＳｉ3 Ｎ4 を酸化処理することによって前記誘電体膜を形成するようにしたことを特徴とする半導体エピタキシャル結晶基板の製造方法が提案される。
【００１２】
請求項３の発明によれば、請求項１または２に記載の発明において、前記酸化処理が、酸素プラズマ処理である半導体エピタキシャル結晶基板の製造方法が提案される。
【００１３】
請求項４の発明によれば、請求項１、２または３に記載の発明において、エピタキシャル成長法が有機金属気層成長法である半導体エピタキシャル結晶基板の製造方法が提案される。
【００１４】
請求項５の発明によれば、エピタキシャル法にて成長した窒化ガリウム半導体結晶層表面にパッシベーション膜あるいはゲート絶縁膜となる誘電体膜が付与されている、トランジスタ製造用の窒化ガリウム系の半導体エピタキシャル結晶基板であって、該誘電体膜は、エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続して積層したＡｌＮを、酸化処理することによって形成したことを特徴とする半導体エピタキシャル結晶基板が提案される。
【００１５】
請求項６の発明によれば、エピタキシャル法にて成長した窒化ガリウム半導体結晶層表面にパッシベーション膜あるいはゲート絶縁膜となる誘電体膜が付与されている、電界効果トランジスタ製造用の窒化ガリウム系の半導体エピタキシャル結晶基板であって、該誘電体は、エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続して積層したＳｉ3 Ｎ4 を酸化処理することによって形成したことを特徴とする半導体エピタキシャル結晶基板が提案される。
【００１６】
請求項７の発明によれば、請求項５または６に記載の発明において、前記酸化処理が、酸素プラズマ処理である半導体エピタキシャル結晶基板が提案される。
【００１７】
請求項８の発明によれば、請求項５、６または７に記載の発明において、エピタキシャル成長法が有機金属気層成長法である半導体エピタキシャル結晶基板が提案される。
【発明の効果】
【００１８】
本発明によれば、良好なゲートリーク特性と無視しうるほど小さなドレインラグ、ゲートラグ、電流コラプスを有する電界効果トランジスタの製造を可能にする半導体エピタキシャル結晶基板を提供することができ、その工業的意義はきわめて大きい。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
【００２０】
図１は、本発明による半導体エピタキシャル結晶基板の一実施形態を示す模式的断面図である。半導体エピタキシャル結晶基板１０は、トランジスタ製造用の窒化ガリウム系の半導体エピタキシャル結晶基板であって、下地基板１上にはエピタキシャル法によって成長した窒化ガリウム半導体結晶層が形成されている。本実施の形態では、窒化ガリウム半導体結晶層は、ＡｌＮから成るバッファ層２、ＧａＮから成るチャネル層３、及びＡｌＧａＮから成る電子供給層４がこの順序で積層形成されて成っている。
【００２１】
そして、窒化ガリウム半導体結晶層の表面、すなわち、この場合には電子供給層４の表面４ａ上には、誘電体膜５が形成されている。誘電体膜５は、窒化ガリウム半導体結晶層に対する保護層として設けられたもので、誘電体膜５は、半導体エピタキシャル結晶基板１０を用いて製造されるトランジスタにおいて、パッシベーション膜あるいはゲート絶縁膜となるものである。
【００２２】
誘電体膜５は、エピタキシャル成長炉内で下地基板１上にバッファ層２、チャネル層３及び電子供給層４を順次成長させた後、該エピタキシャル成長炉内でそれに続けてＡｌＮを電子供給層４上に誘電体膜の前駆体として積層し、しかる後、積層した前駆体に対して酸化処理を施すことによって形成したものである。
【００２３】
このように、窒化ガリウム半導体結晶層の成長を行い、これに続けてその成長を行ったエピタキシャル成長炉内でＡｌＮを積層し、積層されたＡｌＮが酸化することによって得られたＡｌ2 Ｏ3 又はＡｌ2 Ｏ3 ：Ｎ（Ｎを含んだＡｌ2 Ｏ3 ）を利用した誘電体膜５は、それがパッシベーション膜又はゲート絶縁膜として働く場合、トランジスタの電気的特性を低下させることなしに、良好なゲートリーク特性を達成することができる。すなわち、良好なゲートリーク特性と無視しうるほど小さなドレインラグ、ゲートラグ、電流コラプスを有する半導体エピタキシャル結晶基板が得られる。
【００２４】
なお、上記実施の形態で説明したＡｌＮを用いた誘電体膜５の形成方法に代えて、電子供給層４の表面４ａ上にＳｉ3 Ｎ4 をＡｌＮの積層と同様の積層方法により前駆体として積層し、この積層されたＳｉ3 Ｎ4 による前駆体に酸化処理を施し、これにより生じたＳｉＯ2 又はＳｉＯ2 ：Ｎ（Ｎを含んだＳｉＯ2 ）を利用して誘電体膜５とすることもできる。この場合にもＡｌＮを用いた前駆体の場合と全く同様の効果を得ることができる。
【００２５】
ここで、いずれの場合も、酸化処理は、酸素プラズマ処理とすることが好ましい。しかし、本発明はこの酸化処理に限定されるものではなく、どのような手段で酸化処理してもよい。
【００２６】
次に、図２を参照しながら、本発明の製造方法の一実施形態につき説明する。
【００２７】
図２は、本発明による半導体エピタキシャル結晶基板の製造に用いる有機金属気層成長装置の一例を概略的に示す図である。なお、図２に示した有機金属気層成長装置の構成それ自体は公知であるから、ここでは、その各構成要素についての一般的な説明は省略する。図２において、１００、１０１、１０６はマスフローコントローラ（ＭＦＣ）、１０２は恒温層、１０３は原料容器、１０４、１１８は高圧ガスボンベ、１０５、１１９は減圧弁、１０７は反応炉、１０８は抵抗加熱機、１１０は基板フォルダである。原料容器１０３には３族原料が入れられており、高圧ガスボンベ１０４にはアンモニアが充填されており、高圧ガスボンベ１１８にはキャリアガスが充填されている。
【００２８】
マスフローコントローラ（ＭＦＣ）１０１により流量制御された高圧ガスボンベ１１８からのキャリアガスは、恒温層１０２で所望の温度に制御された原料容器１０３に導入され、原料容器１０３内にいれられている３族原料中でバブリングされる。このバブリングにより原料容器１０３の空隙は恒温層１０２の温度で定まる蒸気圧の３族原料で満たされ、この蒸気圧とキャリアガス流量に応じた量の３族原料ガスが反応炉１０７内に導入される。このようにして制御される３族原料の流量は通常１０Ｅ−３〜１０Ｅ−５ｍｏｌ／ｍｉｎ．の範囲である。
【００２９】
一方、５族原料であるアンモニアは高圧ガスボンベ１０４に充填されており、減圧弁１０５で減圧され、ついでＭＦＣ１０６で流量制御されて、反応炉１０７内に導入される。アンモニアガスの導入量は、通常、３族原料ガスの１倍〜１００００倍が一般的である。高圧ガスボンベ１１８に充填されているキャリアガスは、減圧弁１１９で減圧され、ついでＭＦＣ１０１で流量制御されて、反応炉１０７に導入される。キャリアガスの流量は１０ＳＬＭ〜２００ＳＬＭの範囲が一般的である。ドーパンとなるシランは、５族原料と同様の手法で反応炉１０７内に導入される。
【００３０】
予め用意された下地基板１を反応炉１０７内に設けられているグラファイト製の基板ホルダ１１０によって保持する。基板ホルダ１１０は回転機構を有しており、その背面には抵抗加熱機１０８が近接配置されており、基板ホルダ１１０を通して下地基板１を背面より加熱できる構成となっている。この加熱は、下地基板１の表面温度がＧａＮ系半導体結晶の場合、９００℃〜１３００℃程度に制御するのが一般的である。
【００３１】
反応炉１０７中に原料ガス蒸気を導入すると、導入された原料ガス蒸気は、下地基板１表面近傍で熱分解され、下地基板１上に結晶として成長する。残渣ガスおよび未分解ガスは排気口１１２から排出される。このようにして、反応炉１０７内に所要の原料ガスを導入することにより、シリコンがドーピングされた、又はされないＧａＮ系結晶を下地基板１上に成長することができる。
【００３２】
結晶成長に用いる３族原料としては、トリメチルガリウム（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）などのアルキルガリウムやトリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）などのアルキルアルミニウムやトリメチルインジウム（ＴＭＩ）を所望の組成となるよう単独または混合して用いる。これらの原料はＭＯＣＶＤ用のものが市販されているのでこれらを使用できる。
【００３３】
またドーパントおよびＳｉ3 Ｎ4 となるシリコンの原料としてはジシランやモノシランを用いる。ジシランやモノシランは結晶成長に必要な高純度のものが市販されているのでこれを使用できる。キャリアガスとしては水素ガスや窒素ガスが単独あるいは混合して用いられる。水素ガスや窒素ガス結晶成長に必要な高純度のものが市販されているのでこれを使用できる。
【００３４】
下地基板１としては、ＧａＡｓ、ＧａＮ、サファイヤ、ＳｉＣ、Ｓｉなどの単結晶基板が使用できる。下地基板１は絶縁性のものが好ましいが、導電性のものも使用できなくはない。下地基板１は結晶成長に必要な欠陥が少ないものが市販されているのでこれらを使用できる。
【００３５】
次に、図１に示したＧａＮ系−ＭＩＳＨＦＥＴ用エピタキシャル結晶基板の製造方法の具体的な製造方法につき説明する。
【００３６】
先ず、洗浄した半絶縁性ＳｉＣの下地基板１を基板ホルダ１１０にセットし、下地基板１上へＡｌＮを積層し、バッファ層２を所定の厚みに成長する。その後、下地基板１の温度を所定の温度に変更し、３族原料ガスを切り替えてＳＩ形ＧａＮチャネル層３を所定の厚さに成長する。次いでシリコンドーパントガスを供給し、又は供給しないことにより、Ｓｉドープした、又はＳｉドープされない電子供給層４を所定の厚さに成長する。
【００３７】
ＡｌＮバッファ層２の厚みは５００Å〜５０００Åが一般的であるが、生産性と効果のバランスから２００Å〜４００００Åが好ましく、２００Å〜３０００Åがより好ましい。なお、ＡｌＮバッファ層２の代わりに同様の厚みを有するＡｌＧａＮによる緩衝層を用いることもできる。この場合は所望の組成になるように原料ガスを変更し、それ以外はバッファ層２の場合と同様の手法で成長できる。なお、バッファ層２の絶縁性を上げる目的でＦｅ、Ｍｎ、Ｃなどをドーピングしても良い。
【００３８】
チャネル層３の厚みは、電子供給層４との界面付近の２ＤＥＧチャネルが形成される部位に良好な結晶性を与えられる範囲において決定すればよい。結晶性の判定はＸＲＤのロッキングカーブ測定でおこなうことができる。測定対象とする結晶面としてはたとえば（０００１）面が使用できる。この面を測定した場合、良好な特性が得られる目安としてはピークの半値幅が３００秒以下である。
【００３９】
チャネル層３の厚みは、成長条件に著しく依存するが、一般に３０００Å以上である。上限は特に無いが工業的生産性の観点から５０００Å以上５００００Å以下が一般的であり、好ましくは７０００Å〜４００００Å、もっとも好ましくは８０００Å〜３００００Åの範囲である。
【００４０】
電子供給層４の厚みおよびそのＡｌ組成は、チャネル層３との格子ミスマッチにより結晶が劣化することが無い範囲において所望のチャネルキャリア濃度、相互コンダクタンス、ピンチオフ電圧となるように決定する。この際、Ａｌ組成を大きくするとチャネル層３との格子ミスマッチが大きくなるため、厚みは薄くする。このような厚みの範囲は一般に５０Åから５００Åの範囲であり、より好ましくは７０Å〜４５０Å、もっとも好ましくは９０Å〜４００Åの範囲である。Ａｌ組成の範囲は一般的には０．１から０．４の範囲であり、より好ましくは０．１５〜０．３５、もっとも好ましくは０．１８〜０．３０の範囲である。
【００４１】
このようにして、ＧａＮ系結晶の最上層である電子供給層４が成長終了した後、これにより得られた成長基板を大気暴露することなく、そのまま反応炉１０７内において、電子供給層４上に、誘電体膜５の前駆体となるＡｌＮ、およびＳｉＯ2 を、同一の反応炉内で連続して積層する。この前駆体の積層工程では、ＭＯＣＶＤ法もしくは熱ＣＶＤ法が用いられる。両者の違いは金属原料として有機金属材料を用いるか無機金属材料を用いるかの違いである。先に説明したように、誘電体膜５の前駆体となるＡｌＮ、およびＳｉＯ2 を、同一の反応炉内で連続して積層するのに代えて、Ｓｉ3 Ｎ4 を前駆体として、同一の反応炉内で連続して積層するようにしてもよい。
【００４２】
前駆体の積層工程では、先ず、所望の誘電体膜に適した温度に下地基板１の表面温度を調整する。ついで、前駆体の成長に必要な材料を反応炉内に導入し、誘電体膜もしくは誘電体薄膜を構成する前駆体のための前述の金属を、半導体エピタキシャル結晶上、すなわち電子供給層４上に積層する。前駆体の積層が終了したならば、下地基板１の温度を室温まで降下した後、反応炉内より下地基板１を取り出す。
【００４３】
ついで、前駆体が積層されている下地基板１を酸素プラズマあるいは熱酸化炉に移し、所望の温度にて前駆体（ＡｌＮもしくはＳｉ3 Ｎ4 ）に対し酸化処理を施す。この際、ＡｌＮおよびＳｉ3 Ｎ4 の全部を酸化せずＡｌＮ／Ａｌ2 Ｏ3 あるいはＡｌＮ／Ａｌ2 Ｏ3 ：Ｎ（Ｎを含んだＡｌ2 Ｏ3 ）やＳｉ3 Ｎ4 ／ＳｉＯ2 あるいはＳｉ3 Ｎ4 ／ＳｉＯ2 ：Ｎ（Ｎを含んだＳｉＯ2 ）の２層構造とすることも可能である。このようにして得られたＡｌ2 Ｏ3 、Ａｌ2 Ｏ3 ：Ｎ（Ｎを含んだＡｌ2 Ｏ3 ）、ＳｉＯ2 、ＳｉＯ2 ：Ｎ（Ｎを含んだＳｉＯ2 ）を利用して、誘電体膜５が付与された窒化ガリウム系半導体エピタキシャル結晶基板が得られる。
【００４４】
熱酸化は市販の熱酸化炉を用いることが出来る。酸素源としては酸素を用いることが出来る。下地基板１の温度は、前駆体がＡｌＮまたはＳｉ3 Ｎ4 のいずれであっても、通常１００℃から１０００℃の範囲であり、より好ましくは３００℃から９００℃の範囲であり、もっとも好ましくは５００℃から８００℃の範囲である。
【００４５】
酸素プラズマによる酸化、窒素プラズマによる窒化は、プラズマガスとして酸素、窒素、アンモニアなどを供給しながら、ＩＣＰやＥＣＲなどのプラズマ源を用いて、酸素プラズマを発生させ、前駆体表面をこれらプラズマにより処理することにより実施する。この場合の下地基板１の温度は、前駆体がＡｌＮまたはＳｉ3 Ｎ4 のいずれであっても、室温から７００℃の範囲が一般的であり、より好ましくは１００℃から６００℃の範囲であり、もっとも好ましくは１５０℃から５００℃の範囲である。
【００４６】
前駆体としてＡｌＮを積層する場合、ＭＯＣＶＤ法ではＡｌ原料はＧａＮ結晶成長における３族原料を用い同じ手法で供給される。窒素原料はＧａＮ結晶成長における５族原料を用い同じ手法で供給される。基板成長温度は一般に８００℃から１３００℃の範囲であり、好ましくは８５０℃から１２００℃、もっとも好ましくは９００℃から１１００℃の範囲である。
【００４７】
前駆体としてＳｉ3 Ｎ4 を積層する場合、ＭＯＣＶＤ法では原料はトリスジメチルアミノシランやトリスジエチルアミノシランなどの有機金属材料を用いる。有機金属原料は３族原料供給と同じ手法で供給される。熱ＣＶＤ法で形成する場合は、Ｓｉ原料としてはジシラン、モノシランなどを用いる。
【００４８】
窒素原料はＧａＮ結晶成長における５族原料を用い同じ手法で供給される。基板成長温度は一般に３００℃から１３００℃の範囲であり、好ましくは４００℃から１１００℃、もっとも好ましくは５００℃から９００℃の範囲である。
【００４９】
Ａｌ2 Ｏ3 を利用した誘電体膜５層の厚みは、所望の相互コンダクタンス、ピンチオフ電圧となる範囲でゲートリーク電流を抑制できる範囲で決定する。このような範囲は１ｎｍから３０ｎｍが一般的である。
【００５０】
以上、本発明の一実施形態につき、Ａｌ2 Ｏ3 による誘電体膜５の付加されたＧａＮ−ＭＩＳＦＥＴ用の半導体エピタキシャル結晶基板の例を挙げて説明したが、本発明の要点は半導体エピタキシャル結晶層上に、誘電体膜が、上述した工程、すなわち、連続した前駆体の積層及び此れに続く酸化処理により形成されることにより、良好な界面を形成できることにあるのであり、ＭＯＣＶＤ法で成長可能な半導体結晶系はすべて適用可能である。
【００５１】
このような結晶系としてシリコンゲルマン系（ＳｉＧｅ系）、ガリウムナイトライド系（ＧａＮ系）、インジウムリン系（ＩｎＰ系）、シリコンカーバイド系（ＳｉＣ系）がある。
【００５２】
また、ここではＭＩＳＦＥＴの例を説明しているが、半導体結晶層の構造を変えることにより、その他のＦＥＴ構造であるＭＯＤＦＥＴ、ＭＥＳＦＥＴ用エピタキシャル結晶基板や、各種のダイオード用エピタキシャル結晶基板などが作製可能である。
【実施例】
【００５３】
以下に、本発明の一実施例を示して本発明をさらに詳細に説明するが、以下に説明される実施例はあくまで例示であって、本発明はこれにより制限されるものではない。
【００５４】
図２に示す装置を用い、先ず、図１に示した層構造の半導体エピタキシャル基板を作成した。下地基板１として半絶縁性ＳｉＣ基板を用いた。半絶縁性ＳｉＣ基板を１０００℃に加熱し、キャリアガスとして水素を６０ＳＬＭ、アンモニアを４０ＳＬＭ、恒温槽温度３０℃に設定した容器からＴＭＡを４０ｓｃｃｍ流し、ＡｌＮバッファ層２を１０００Å成長した。ついで基板温度を１１５０℃に変更し、ＴＭＡ流量を０ｓｃｃｍにしたのち、恒温槽温度３０℃に設定した容器からＴＭＧを４０ｓｃｃｍ流しＧａＮチャネル層３を２００００Å積層した。ついで恒温槽温度３０℃に設定した容器からＴＭＡを４０ｓｃｃｍ流し、ＡｌＧａＮ電子供給層４を３００Å成長した。
【００５５】
ついで連続して、ＴＭＧ流量を０ｓｃｃｍにし、誘電体膜５の前駆体であるＡｌＮ層を２０Å成長した。基板温度を室温付近まで冷やした後、得られたエピタキシャル基板を反応炉より取り出した。基板を高周波プラズマ発生機能を備えた真空室にセットした後、高周波出力１００Ｗ、酸素流量２００ｓｃｃｍの条件で３０分間ＡｌＮ層の酸化を行った。これにより、誘電体膜５を形成した。
【００５６】
基板を取り出した後、Ｘ線光電子分光法により、酸素プラズマ処理により酸化Ａｌ２ｐのピークが出現し、窒化Ａｌ２ｐピークが減少していることを確認した。これにより、前駆体であるＡｌＮ層にＡｌ2 Ｏ3 あるいはＡｌ2 Ｏ3 ：Ｎ（Ｎを含んだＡｌ2 Ｏ3 ）の誘電体が形成されており、所望の誘電体膜５が形成されていることを確認した。このようにして図１に示す層構造を有する誘電体膜付きエピタキシャル基板を得た。
【００５７】
しかる後、このようにして得られた誘電体膜付きエピタキシャル基板を用いて図３に示す構成のＧａＮ−ＭＩＳＨＦＥＴを次のようにして作製した。先ず、得られた誘電体膜付きエピタキシャル基板にホトリソグラフィー法でレジストパターンを形成した後、Ｎ+ イオンのイオン打ち込みにより、３０００Åの深さまで素子分離９を形成した。ついで、同じくホトリソグラフィー法で、ソース電極およびドレイン電極形状にレジスト開口を形成し、Ａｒ、ＣＨ2 ＣＬ、Ｃｌ2 の混合ガスを用いたＩＣＰプラズマエッチングによりこの開口部分の誘電体膜５を除去し、ＡｌＧａＮ層４を露出させた。
【００５８】
ついでＴｉ／Ａｌ／Ｎｉ／Ａｕ金属膜を全面に２００Å／１５００Å／２５０Å／５００Åの厚みに蒸着法で積層しリフトオフ法で電極形状にこの金属膜を加工した。ついで窒素雰囲気内８００℃で３０秒ＲＴＡ処理を施し、ソース電極８とドレイン電極６を形成した。ついで、同じくホトリソグラフィー法にてゲート電極形状の開口を形成し、Ｎｉ／Ａｕ金属膜を前面に２００Å／１０００Åの厚みに蒸着法で形成し、リフトオフ法により電極形状に金属膜を加工しゲート電極７を形成した。
【００５９】
ついで窒素雰囲気にて５００℃で３０分間アニールした。このようにしてゲート絶縁膜とパッシベーション膜を兼ねる層としてＡｌ2 Ｏ3 もしくはＡｌＮ誘電体膜を有するゲート長２μｍ、ゲート幅３０μｍのＧａＮ−ＭＩＳＨＦＥＴを作製した。
【００６０】
作製したＧａＮ−ＭＩＳＨＦＥＴのゲートリーク特性を評価するため、ソース電極を接地し、ゲート電極に＋１Ｖから−２０Ｖまでの電圧を印加し、ゲート電極に流れる電流値を測定した。
【００６１】
図４はこのように測定したゲート電圧―ゲート電流特性である。負のゲート電圧印加時のゲート電流は１Ｅ−２ｍＡ／ｍｍ以下の低い漏れ電流値を示し、作製したＧａＮ−ＭＩＳＨＦＥＴが優れたゲートリーク特性を有することが分かった。作製したＧａＮ−ＭＩＳＨＦＥＴのゲートラグ特性を評価した。ソース電極とゲート電極を接地し、ドレイン電圧を+8Vから+1Vに急峻に変化させた際の、+1V印加開始時間からの電流の回復時間を測定した。
【００６２】
図４はこのように測定したドレイン電圧−ドレイン電流―時間特性である。作製したＧａＮ−ＭＩＳＨＦＥＴはドレイン電圧を電流の回復時間が早く、また電流値の変化も小さかった。このことから作製したＧａＮ−ＭＩＳＨＦＥＴが優れたドレインラグ特性を有していることが分かった。
【図面の簡単な説明】
【００６３】
【図１】本発明による半導体エピタキシャル結晶基板の一実施形態を示す模式的断面図。
【図２】本発明による半導体エピタキシャル結晶基板の製造に用いる有機金属気層成長装置の一例を概略的に示す図。
【図３】本発明の一実施例を説明するために用いたＧａＮ−ＭＩＳＨＦＥＴの模式的断面図。
【図４】本発明の一実施例によるＧａＮ−ＭＩＳＨＦＥＴのゲートリーク特性の評価のために測定したドレイン電圧−ドレイン電流―時間特性を示すグラフ。
【符号の説明】
【００６４】
１  下地基板
２  バッファ層
３  チャネル層
４  電子供給層
５  誘電体膜
６  ドレイン電極
７  ゲート電極
８  ソース電極
９  素子分離
１０  半導体エピタキシャル結晶基板
１００、１０１、１０６  マスフローコントローラー（ＭＦＣ）
１０２  恒温層
１０３  原料容器
１０４、１１８  高圧ガスボンベ
１０５、１１９  減圧弁
１０７  反応炉
１０８  抵抗加熱機
１１０  基板フォルダー
１１２  排気口
【図１】
2008072029.tif 000003
【図２】
2008072029.tif 000004
【図３】
2008072029.tif 000005
【図４】
2008072029.tif 000006