(57)【要約】【課題】データ伝送を高速化する。【解決手段】送信装置１００は、送信すべき差動信号Ｓｏｕｔ＋、Ｓｏｕｔ−を、第１、第２出力端子Ｔ１、Ｔ２を介して、電流信号として送信する。第１スイッチングトランジスタＭｓｗ１および第１出力トランジスタＭｏ１は、電位が固定された接地端子と第１出力端子Ｔ１との間に直列に接続される。第２スイッチングトランジスタＭｓｗ２および第２出力トランジスタＭｏ２は、接地端子と第２出力端子Ｔ２との間に直列に接続される。第１、第２バイアストランジスタＭｂ１、Ｍｂ２は、第１、第２スイッチングトランジスタＭｓｗ１、Ｍｓｗ２と並列に設けられ、所定のバイアス電流を生成する。送信すべき差動信号Ｓｉｎ＋、Ｓｉｎ−のペアを、第１、第２スイッチングトランジスタＭｓｗ１、Ｍｓｗ２のゲートに入力し、第１、第２出力トランジスタＭｏ１、Ｍｏ２のゲートを、所定の第１電圧Ｖｂｉａｓ１にバイアスする。【選択図】図１
2008028577.tif 000002
【特許請求の範囲】
【請求項１】
送信すべき差動信号を、第１、第２出力端子を介して、電流信号として送信する送信装置であって、
電位が固定された固定電圧端子と前記第１出力端子との間に直列に接続された第１スイッチングトランジスタおよび第１出力トランジスタと、
前記固定電圧端子と前記第２出力端子との間に直列に接続された第２スイッチングトランジスタおよび第２出力トランジスタと、
前記第１、第２スイッチングトランジスタとそれぞれ並列に設けられ、所定のバイアス電流を生成する第１、第２バイアストランジスタと、
を備え、
前記送信すべき差動信号のペアを、それぞれ前記第１、第２スイッチングトランジスタの制御端子に入力するとともに、
前記第１、第２出力トランジスタの制御端子を、所定の第１電圧にバイアスしたことを特徴とする送信装置。
【請求項２】
前記第１、第２出力トランジスタの制御端子を、前記所定の第１電圧にバイアスするための第１バイアス回路をさらに備え、
前記第１バイアス回路は、
前記第１、第２出力トランジスタと制御端子が共通に接続された第１トランジスタと、
前記第１トランジスタの経路上に、一端が前記固定電圧端子に接続された第２トランジスタと、
を含み、前記第１、第２トランジスタを含む経路に、所定の第１バイアス電流を供給することを特徴とする請求項１に記載の送信装置。
【請求項３】
前記第１、第２バイアストランジスタの制御端子を、所定の第２電圧にバイアスするための第２バイアス回路をさらに備え、
前記第２バイアス回路は、
前記第１、第２バイアストランジスタと制御端子が共通に接続された第３トランジスタを含み、
前記第３トランジスタを含む経路に、所定の第２バイアス電流を供給し、前記第３トランジスタの制御端子を、前記第２バイアス電流の経路上の一点に接続することを特徴とする請求項１または２に記載の送信装置。
【請求項４】
前記第２バイアス回路は、
前記第３トランジスタと同一の経路上に直列に設けられ、その制御端子が、前記所定の第１電圧でバイアスされた第４トランジスタをさらに含むことを特徴とする請求項３に記載の送信装置。
【請求項５】
前記第１、第２バイアストランジスタの制御端子を、所定の第２電圧にバイアスするための第２バイアス回路をさらに備え、
前記第２バイアス回路は、
前記第１、第２バイアストランジスタと制御端子が共通に接続された第３トランジスタを含み、
前記第３トランジスタを含む経路に、所定の第２バイアス電流を供給し、前記第３トランジスタの制御端子を、前記第２バイアス電流の経路上の一点に接続し、
前記第１トランジスタと、前記第１、第２出力トランジスタのサイズ比を１：Ｍ（Ｍは正の実数）、
前記第３トランジスタと、前記第１、第２バイアストランジスタのサイズ比を１：Ｎ（Ｎは正の実数）、
前記第１、第２バイアス電流の電流値の比をｘ：ｙとするとき、
ｘＭ／ｙＮを、２倍から１０倍の範囲に設定したことを特徴とする請求項２に記載の送信装置。
【請求項６】
前記固定電圧端子は、接地端子であり、全てのトランジスタをＮチャンネルＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）で構成したことを特徴とする請求項１または２に記載の送信装置。
【請求項７】
ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１から３のいずれかに記載の送信装置。
【請求項８】
請求項１から３のいずれかに記載の送信装置と、
前記送信装置の前記第１、第２出力端子に接続される差動信号線と、
前記差動信号線に流れる電流を電圧に変換し、増幅する受信装置と、
を備えることを特徴とする伝送装置。
【請求項９】
請求項８に記載の伝送装置を備え、前記差動信号線を、本機器の可動部分に配置したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信装置およびそれを利用した伝送装置に関する。特に、電流を信号伝送手段とした信号送信技術に関する。
【背景技術】
【０００２】
電子機器は、一般的に中央処理装置や半導体集積回路等の複数の回路によって構成されており、例えば、携帯電話は、通信回路、ディスプレイ、撮影装置によって構成されている。電子機器を構成する回路はそれぞれの回路に応じた処理、例えば通信回路は通信処理を実行し、ディスプレイは所定の情報を表示し、撮影装置は撮影処理を実行する。さらに、これらの回路は別の回路との間で信号の伝送処理も実行する。例えば、撮影装置は、撮影した画像データを通信回路に伝送する。従来は、回路間での信号伝送手段に電源電圧とグランドとの間で値が変動する電圧を使用していた。しかしながら、回路の動作速度の高速化や中央処理装置で処理すべき信号の大容量化によって、回路間の信号の伝送処理を高速化するにあたって、電圧での信号伝送には以下のような課題があった。
【０００３】
一般的に、回路間の差動信号線は容量を有しており、電圧の変化によって当該容量に応じた電荷が充放電される、そのため、電圧で信号を伝送すれば、容量に応じた電荷の充放電のための時間が長くなる。その結果、信号の立ち上がり時間と立ち下り時間が長くなって、信号伝送の高速化が困難になる。これを解決するために、電圧で信号を伝送する代わりに、電流で信号を伝送する信号伝送技術が提案されている（例えば、特許文献１、２参照）。
【０００４】
【特許文献１】特開２００５−６４５８９号公報
【特許文献２】特開２００５−６４５９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
電流で信号を伝送すれば、電圧で信号を伝送する場合のごとく、有意な電位差を生成する必要がないため、充放電すべき電荷量が小さくなり、高速な信号伝送が可能になる。しかしながら、電流による信号伝送をさらに高速化するためには、電流による信号伝送で発生する電圧の変動をさらに小さくする方が好ましい。
【０００６】
一方、携帯電話、特に筐体がディスプレイや撮影装置を含んだ部分と、通信回路を含んだ部分に分離されており、それらの部分が折りたためる構造の携帯電話の場合、差動信号線は可動機構部を挟むような配置にデザインされる。撮影装置の高精度化等によって、伝送すべきデータ量が増加すれば、それに応じて差動信号線の配線本数も増加する傾向にあるが、可動機構部が折りたたみや回転などの動作をする場合、可動機構部での差動信号線の配置の自由度を考慮すれば、配線本数を少なくすべきである。さらに、一般的に差動信号線の配線本数が少なくなれば、可動機構部の複雑な動作に対する信頼性も高まる。差動信号線の配線本数を少なくすれば、ひとつの差動信号線あたりの信号伝送の高速化が望まれる。
【０００７】
本発明者はこうした状況を認識して、本発明をなしたものであり、その目的は差動信号線での電圧信号の変動を小さくし、高速なデータ伝送を可能にした送信装置およびそれを利用した伝送装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明のある態様によれば、送信すべき差動信号を、第１、第２出力端子を介して、電流信号として送信する送信装置が提供される。この送信装置は、電位が固定された固定電圧端子と第１出力端子との間に直列に接続された第１スイッチングトランジスタおよび第１出力トランジスタと、固定電圧端子と第２出力端子との間に直列に接続された第２スイッチングトランジスタおよび第２出力トランジスタと、第１、第２スイッチングトランジスタとそれぞれ並列に設けられ、所定のバイアス電流を生成する第１、第２バイアストランジスタと、を備える。送信すべき差動信号のペアを、それぞれ第１、第２スイッチングトランジスタの制御端子に入力するとともに、第１、第２出力トランジスタの制御端子を、所定の第１電圧にバイアスする。
【０００９】
この態様によると、第１、第２出力トランジスタには、差動信号の状態にかかわらず、少なくとも所定のバイアス電流が流れるため、これらのトランジスタがリーク状態で動作することがなくなり、その結果、スイッチング速度を上げることができ、伝送速度を改善することができる。さらに、第１、第２出力トランジスタは、所定のバイアス電流でバイアスされているため、第１、第２出力トランジスタと第１、第２スイッチングトランジスタとの接続点の電圧振幅を小さくすることができ、結果として、スイッチング速度を上げることが可能となる。
【００１０】
ある態様において、伝送装置は、第１、第２出力トランジスタの制御端子を、所定の第１電圧にバイアスするための第１バイアス回路をさらに備えてもよい。第１バイアス回路は、第１、第２出力トランジスタと制御端子が共通に接続された第１トランジスタと、第１トランジスタの経路上に、一端が固定電圧端子に接続された第２トランジスタと、を含み、第１、第２トランジスタを含む経路に、所定の第１バイアス電流を供給してもよい。
この態様によれば、第１出力トランジスタと第１バイアストランジスタのペア、第２出力トランジスタと、第２バイアストランジスタのペア、第１トランジスタと第２トランジスタのペアが、同様に構成されることになる。
【００１１】
ある態様において、伝送装置は、第１、第２バイアストランジスタの制御端子を、所定の第２電圧にバイアスするための第２バイアス回路をさらに備えてもよい。第２バイアス回路は、第１、第２バイアストランジスタと制御端子が共通に接続された第３トランジスタを含み、第３トランジスタを含む経路に、所定の第２バイアス電流を供給してもよい。
この場合、第３トランジスタに所定の第２バイアス電流が流れることにより、安定した第２電圧を生成することができる。
【００１２】
第２バイアス回路は、第３トランジスタと同一の経路上に直列に設けられ、その制御端子が所定の第１電圧でバイアスされた第４トランジスタをさらに含んでもよい。
この場合、第３トランジスタと第４トランジスタの接続点の電位を、第１スイッチングトランジスタと第１出力トランジスタの接続点、第２スイッチングトランジスタと第２出力トランジスタの接続点の電位に揃えることができ、第２電圧を適切に生成することができる。
【００１３】
第１トランジスタと、第１、第２出力トランジスタのサイズ比を１：Ｍ（Ｍは正の実数）、第３トランジスタと、第１、第２バイアストランジスタのサイズ比を１：Ｎ（Ｎは正の実数）、第１、第２バイアス電流の電流値の比をｘ：ｙとするとき、ｘＭ／ｙＮを、２倍から１０倍の範囲に設定してもよい。
【００１４】
固定電圧端子は、接地端子であり、全てのトランジスタをＮチャンネルＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）で構成してもよい。
【００１５】
送信装置は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。送信装置を１つのＬＳＩとして集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００１６】
本発明の別の態様によれば、伝送装置が提供される。この伝送装置は、上述のいずれかの態様の送信装置と、この送信装置の第１、第２出力端子に接続される差動信号線と、誘う信号線に流れる電流を電圧に変換し、増幅する受信装置と、を備える。
この態様によれば、高速な信号伝送が可能となる。
【００１７】
本発明のさらに別の態様によれば、電子機器が提供される。この電子機器は、上述の伝送装置を備え、差動信号線を、本機器の可動部分に配置することを特徴とする。
【００１８】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１９】
本発明のある態様の送信装置によれば、高速なデータ伝送が可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。また、本明細書において、「部材Ａと部材Ｂが接続される」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２１】
本実施の形態は、携帯電話のカメラと通信回路のようなひとつの電子機器に含まれた複数の回路において、それらの回路間で信号を伝送するための信号伝送技術に関し、特に差動信号を伝送する技術に関する。携帯電話の製造メーカは、本実施の形態を使用して差動信号線の配線本数を少なくしたうえで、携帯電話を構成する基板上の差動信号線の配置をデザインできる。特に、配線本数の低減が要求される箇所としては、電子機器の可動部、たとえば折り畳み型携帯電話のヒンジ部が挙げられる。
【００２２】
本実施の形態にかかる送信装置は、ふたつのスイッチングトランジスタによって、送信すべき差動信号を差動の電流信号に変換し、電流信号を差動信号線に出力する。受信装置は、差動信号線により伝送される差動信号を受信し、差動信号に含まれた電流信号を抵抗回路で電圧信号にそれぞれ変換した後、差動信号である電圧信号から、グランドのような絶対的な電圧を基準にした電圧信号に変換して出力する。
【００２３】
差動信号の高速化を目的として、差動信号に含まれた電圧信号の変動を小さくするために、送信装置は、前述の差動信号に加えて、差動信号線に定常的にバイアス電流を流す。その結果、受信装置に含まれた後述のトランジスタの動作領域を電圧変動の小さい領域に変更できる。受信装置は、差動信号の入力端子と抵抗回路の間にトランジスタのソースとドレインを接続し、当該トランジスタによって、差動信号をクランプするため、差動信号に含まれた電圧信号の変動を小さくできる。以下、本実施の形態に係る送信装置１００および伝送装置１０００の構成について詳細に説明する。
【００２４】
図１は、実施の形態に係る送信装置１００の構成を示す回路図である。送信装置１００には、図示しないブロックから出力された伝送すべき差動信号Ｓｉｎ＋、Ｓｉｎ−が、電圧信号として入力されている。この送信装置１００は、差動信号Ｓｉｎ＋、Ｓｉｎ−を、電流信号に変換し、差動信号Ｓｏｕｔ＋、Ｓｏｕｔ−を、第１、第２出力端子Ｔ１、Ｔ２から出力する。
【００２５】
送信装置１００は、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２、第１スイッチングトランジスタＭｓｗ１、第２スイッチングトランジスタＭｓｗ２、第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２、第１バイアス回路１２、第２バイアス回路１４を備える。
【００２６】
第１出力トランジスタＭｏ１、第１スイッチングトランジスタＭｓｗ１は、いずれもＮチャンネルＭＯＳＦＥＴであって、電位が固定された固定電圧端子である接地端子ＧＮＤと、第１出力端子Ｔ１との間に直列に接続される。すなわち、第１スイッチングトランジスタＭｓｗ１のソースは接地され、第１出力トランジスタＭｏ１のドレインは第１出力端子Ｔ１に接続され、第１スイッチングトランジスタＭｓｗ１のドレインと第１出力トランジスタＭｏ１のソースが接続されている。
【００２７】
第２出力トランジスタＭｏ２、第２スイッチングトランジスタＭｓｗ２も、いずれもＮチャンネルＭＯＳＦＥＴであって、接地端子ＧＮＤと第２出力端子Ｔ２との間に直列に接続される。
【００２８】
第１バイアストランジスタＭｂ１は、第１スイッチングトランジスタＭｓｗ１と同型のＮチャンネルＭＯＳＦＥＴであって、第１スイッチングトランジスタＭｓｗ１と並列に設けられる。具体的には、第１バイアストランジスタＭｂ１のソースは接地され、そのドレインは、第１出力トランジスタＭｏ１のソースおよび第１スイッチングトランジスタＭｓｗ１のドレインと接続される。
【００２９】
第２バイアストランジスタＭｂ２は、第２スイッチングトランジスタＭｓｗ２と同型の、すなわち、ＮチャンネルＭＯＳＦＥＴであり、第２スイッチングトランジスタＭｓｗ２と並列に設けられる。
【００３０】
送信すべき差動信号のペアＳｉｎ＋、Ｓｉｎ−は、第１スイッチングトランジスタＭｓｗ１、第２スイッチングトランジスタＭｓｗ２の制御端子、すなわちゲートにそれぞれ入力される。さらに、図１の送信装置１００では、第１トランジスタＭ１、第２トランジスタＭ２の制御端子、すなわちゲートは、所定の第１電圧Ｖｂｉａｓ１にバイアスされる。
【００３１】
第１バイアス回路１２は、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２のゲートを、第１電圧Ｖｂｉａｓ１にバイアスするための回路である。この第１バイアス回路１２は、第１トランジスタＭ１、第２トランジスタＭ２を含む。第１トランジスタＭ１は、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２と同型の、ＮチャンネルＭＯＳＦＥＴであって、そのゲートは、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２のゲートと共通に接続される。
【００３２】
また、第２トランジスタＭ２は、第１スイッチングトランジスタＭｓｗ１、第２スイッチングトランジスタＭｓｗ２と同型のＮチャンネルＭＯＳＦＥＴであって、第１トランジスタＭ１と同一経路上に、ドレインが接地されて設けられる。第２トランジスタＭ２のゲートは、ある固定電圧（たとえば電源電圧）でバイアスされており、第１トランジスタＭ１のゲートは、第１トランジスタＭ１のドレインとも接続される。
【００３３】
第１バイアス回路１２において、第１トランジスタＭ１、第２トランジスタＭ２を含む経路には、所定の第１バイアス電流Ｉｂｉａｓ１が供給される。第１トランジスタＭ１、第１出力トランジスタＭｏ１、第２トランジスタＭ２はカレントミラー形式で接続されており、そのサイズ比を１：Ｍとする。ここでＭは正の実数である。第１トランジスタＭ１に第１バイアス電流Ｉｂｉａｓ１が流れることにより、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２には、最大でＩｂｉａｓ１×Ｍの電流が流れることになる。以下、Ｉｂｉａｓ１×Ｍで与えられる電流を、最大駆動電流Ｉｍａｘともいう。
【００３４】
第２バイアス回路１４は、第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２のゲートを、所定の第２電圧Ｖｂｉａｓ２にバイアスするために設けられる。第２バイアス回路１４は、第３トランジスタＭ３、第４トランジスタＭ４を含む。
【００３５】
第３トランジスタＭ３は、第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２と同型の、ＮチャンネルＭＯＳＦＥＴであって、そのゲートは、第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２のゲートと共通に接続され、そのドレインは接地される。この第３トランジスタＭ３には、所定の第２バイアス電流Ｉｂｉａｓ２が供給されており、第３トランジスタＭ３のゲートは、第２バイアス電流Ｉｂｉａｓの経路上の点であって、第３トランジスタＭ３のドレイン側に位置する点と接続される。第２バイアス回路１４は、第３トランジスタＭ３のゲートに現れる電圧を、所定の第２電圧Ｖｂｉａｓ２として、第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２のゲートに供給する。
【００３６】
第３トランジスタＭ３、第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２はカレントミラー形式で接続されており、そのサイズ比を１：Ｎとする。ここでＮは正の実数である。第３トランジスタＭ３に第２バイアス電流Ｉｂｉａｓ２が流れることにより、第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２には、Ｉｂｉａｓ２×Ｎの電流が流れることになる。以下、Ｉｂｉａｓ２×Ｎで与えられる電流を、最小電流Ｉｍｉｎともいう。
【００３７】
第４トランジスタＭ４は、第１トランジスタＭ１と同型のＮチャンネルＭＯＳＦＥＴであり、第３トランジスタＭ３と同一の経路上に直列に設けられ、そのゲートは、第１電圧Ｖｂｉａｓ１でバイアスされる。すなわち、第４トランジスタＭ４のゲートは、第１トランジスタＭ１、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２と共通に接続されている。第３トランジスタＭ３のドレインは、第４トランジスタＭ４のソースと接続され、第３トランジスタＭ３のゲートは、第４トランジスタＭ４のドレインと接続されている。第４トランジスタＭ４を設けない構成としてもよいが、第４トランジスタＭ４を設けることにより、第３トランジスタＭ３と第４トランジスタＭ４の接続点の電位を、第１スイッチングトランジスタＭｓｗ１と第１出力トランジスタＭｏ１の接続点、第２スイッチングトランジスタＭｓｗ２と第２出力トランジスタＭｏ２の接続点の電位に揃えることができ、第２電圧Ｖｂｉａｓ２を適切に生成することができる。
【００３８】
本実施の形態に係る送信装置１００に使用されるトランジスタは、すべてＮチャンネルＭＯＳＦＥＴで構成される。ＮチャンネルＭＯＳＦＥＴのみで構成することにより、回路設計が容易となる。ただし、一部のトランジスタをＰチャンネルＭＯＳＦＥＴを用いて構成可能なことは、当業者には当然に理解されるところである。
【００３９】
図２は、図１の送信装置１００および受信装置２００を備える伝送装置１０００全体の構成を示す回路図である。送信装置１００と受信装置２００は、差動信号線１５０ｐ、１５０ｎを介して接続されている。図２では、送信装置１００は簡略化して示される。
【００４０】
受信装置２００の第１入力端子Ｔ３、第２入力端子Ｔ４は、送信装置１００の第１出力端子Ｔ１、第２出力端子Ｔ２と、差動信号線１５０ｐ、１５０ｎを介して接続されている。受信装置２００は、第５トランジスタＭ５〜第８トランジスタＭ８、第１抵抗Ｒ１、第２抵抗Ｒ２、差動アンプＡＭＰ１を備える。第５トランジスタＭ５、第６トランジスタＭ６は、ＮチャンネルＭＯＳＦＥＴであり、それぞれのソースが、第１入力端子Ｔ３、第２入力端子Ｔ４と接続される。第７トランジスタＭ７、第１抵抗Ｒ１、第５トランジスタＭ５は、所定の固定電圧である電源電圧Ｖｄｄが印加される電源端子Ｔ５から、第１入力端子Ｔ３に至る経路に、直列に接続されている。第７トランジスタＭ７はＰチャンネルＭＯＳＦＥＴであって、そのゲートは、固定電圧である接地電圧が印加される。第７トランジスタＭ７のゲートには、電源電圧に応じて変化する電圧が印加されていてもよい。
【００４１】
第８トランジスタＭ８、第２抵抗Ｒ２、第６トランジスタＭ６は、それぞれ、第７トランジスタＭ７、第１抵抗Ｒ１、第５トランジスタＭ５に対応する素子であり、電源端子Ｔ５と、第２入力端子Ｔ４の間に直列に接続される。
【００４２】
第５トランジスタＭ５のゲートは、第２抵抗Ｒ２と第８トランジスタＭ８の接続点の電圧でバイアスされ、第６トランジスタＭ６のゲートは、第１抵抗Ｒ１と第７トランジスタＭ７の接続点の電圧でバイアスされる。このように、たすきがけによりバイアスを与えることにより、差動信号線１５０ｐ、１５０ｎに流れる電流に応じて、第５トランジスタＭ５、第６トランジスタＭ６のバイアス状態を調節することができ、第１入力端子Ｔ３、第２入力端子Ｔ４の電圧変動を抑制することができる。
【００４３】
差動アンプＡＭＰ１は、第１抵抗Ｒ１と第５トランジスタＭ５との接続点の電圧Ｖｘ１、第２抵抗Ｒ２と第６トランジスタＭ６との接続点の電圧Ｖｘ２の差電圧を増幅し、受信した差動信号を、シングルエンドの信号ＯＵＴに変換する。
【００４４】
なお、図２の受信装置２００は一例として示したものであって、その回路構成が限定されるものではない。たとえば、もっとも簡易な構成としては、第１抵抗Ｒ１、第２抵抗Ｒ２と差動アンプＡＭＰ１のみで構成してもよい。
【００４５】
以上のように構成された送信装置１００および伝送装置１０００全体の動作を説明する。
【００４６】
第１出力トランジスタＭｏ１には、第１バイアストランジスタＭｂ１に流れる最小電流Ｉｍｉｎと、第１スイッチングトランジスタＭｓｗ１に流れる電流の合計が流れる。同様に、第２出力トランジスタＭｏ２には、第２バイアストランジスタＭｂ２に流れる最小電流Ｉｍｉｎと、第２スイッチングトランジスタＭｓｗ２に流れる電流の合計が流れる。
【００４７】
第１スイッチングトランジスタＭｓｗ１、第２スイッチングトランジスタＭｓｗ２は、差動信号Ｓｉｎ＋、Ｓｉｎ−に応じて、オンオフする。第１バイアストランジスタＭｂ１、第２バイアストランジスタＭｂ２は常時オンであり、差動信号Ｓｉｎ＋、Ｓｉｎ−の状態にかかわらず、それぞれには、Ｉｍｉｎ＝Ｉｂｉａｓ２×Ｎの電流が流れている。したがって、第１スイッチングトランジスタＭｓｗ１がオフの状態では、第１出力トランジスタＭｏ１には、最小電流Ｉｍｉｎ＝ｂｉａｓ２×Ｎの電流が流れる。
【００４８】
差動信号Ｓｉｎ＋がハイレベルとなり、第１スイッチングトランジスタＭｓｗ１がオンすると、第１出力トランジスタＭｏ１にフルに電流が流れる。第１出力トランジスタＭｏ１は、第１トランジスタＭ１とカレントミラー形式で接続されているから、この状態で、最大駆動電流Ｉｍａｘ＝Ｉｂｉａｓ１×Ｍの電流が流れる。
【００４９】
同様に、第２出力トランジスタＭｏ２には、第２スイッチングトランジスタＭｓｗ２がオフの状態で、Ｉｍｉｎ＝Ｉｂｉａｓ２×Ｎの電流が流れ、第２スイッチングトランジスタＭｓｗ２がオンの状態で、Ｉｍａｘ＝Ｉｂｉａｓ１×Ｍの電流が流れる。
【００５０】
一例として、Ｉｂｉａｓ１＝Ｉｂｉａｓ２＝１００μＡ、Ｍ＝１０、Ｎ＝２とすると、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２には、Ｉｍａｘ＝１０００μＡまたはＩｍｉｎ＝２００μＡの電流が流れ、この電流が、第１出力端子Ｔ１、第２出力端子Ｔ２を介して、差動信号Ｓｏｕｔ＋、Ｓｏｕｔ−として出力される。
【００５１】
第１バイアス電流Ｉｂｉａｓ１と、第２バイアス電流Ｉｂｉａｓ２の電流値の比をｘ：ｙとするとき、ｘＭ／ｙＮを、すなわち、最大駆動電流Ｉｍａｘと最小電流Ｉｍｉｎの比を、２倍から１０倍の範囲に設定するのが望ましい。上記の例では、ｘＭ／ｙＮは、５倍に設定される。また、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２に常時流れるバイアス電流Ｉｂｉａｓ２×Ｎは、後述する受信装置２００側の、同一の電流経路上のトランジスタが、飽和領域（定電流領域）にて動作するように設定するのが望ましい。
【００５２】
受信装置２００は、差動信号線１５０ｐに１０００μＡ、差動信号線１５０ｎに２００μＡの電流が流れるとき、第１抵抗Ｒ１での電圧降下が大きく、第２抵抗Ｒ２での電圧降下が小さくなり、第５トランジスタＭ５のドレイン電圧は低く、第６トランジスタＭ６のドレイン電圧は高くなる。その結果、差動アンプＡＭＰ１からは、ローレベルの信号が出力される。逆に、差動信号線１５０ｐに２００μＡ、差動信号線１５０ｎに１０００μＡの電流が流れるとき、第１抵抗Ｒ１での電圧降下が小さく、第２抵抗Ｒ２での電圧降下が大きくなり、第５トランジスタＭ５のドレイン電圧は高く、第６トランジスタＭ６のドレイン電圧は低くなる。その結果、差動アンプＡＭＰ１からは、ハイレベルの信号が出力される。このようにして、受信装置２００は、送信装置１００から電流信号として出力された差動信号Ｓｏｕｔ＋、Ｓｏｕｔ−を、電圧変換するとともに差動増幅して出力する。
【００５３】
本実施の形態に係る送信装置１００および受信装置２００によれば、以下の効果を得ることができる。
【００５４】
すなわち、図１の送信装置１００を用いた場合、差動信号Ｓｉｎ＋、Ｓｉｎ−の状態にかかわらず、差動信号線１５０ｐ、１５０ｎにはそれぞれ、最低でもＩｂｉａｓ２×Ｎの電流が流れることになる。その結果、受信装置２００側の第５トランジスタＭ５、第６トランジスタＭ６にも、常に最小電流Ｉｍｉｎ＝Ｉｂｉａｓ２×Ｎの電流が流れるため、それぞれを、飽和領域（定電流領域）で動作させることができる。飽和領域では、電流が変化しても、ドレインソース間電圧の変動は小さいため、第１入力端子Ｔ３、第２入力端子Ｔ４の電圧の変動が小さくなり、ひいては第１出力端子Ｔ１、第２出力端子Ｔ２の電圧の変動も小さくなる。
【００５５】
一般に、あるノードや配線の電圧を変化させるためには、有限の時間を要する。この変化に要する時間は、電圧の変化の幅が小さいほど短くなる。したがって、本実施の形態に係る送信装置１００および受信装置２００によれば、信号の電圧振幅を小さくすることにより、高速な信号伝送が可能となる。
【００５６】
また、本実施の形態に送信装置１００では、第１スイッチングトランジスタＭｓｗ１および第１バイアストランジスタＭｂ１に流れる電流が、第１出力トランジスタＭｏ１を介して出力される。同様に、第２スイッチングトランジスタＭｓｗ２および第２バイアストランジスタＭｂ２に流れる電流が、第２出力トランジスタＭｏ２を介して出力される。したがって、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２のそれぞれに、最低でも、Ｉｂｉａｓ２×Ｎのバイアス電流が流れていることになる。したがって、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２がリーク状態で動作することがなくなり、電流を２００〜１０００μＡの範囲で変化させるのに要する時間を短くでき、高速伝送が可能となる。このとき、第１出力トランジスタＭｏ１、第２出力トランジスタＭｏ２に流れる電流が変化するときの、それぞれのソース電圧の変化量も小さくなるため、より高速化に寄与する。したがって、図１の送信装置１００によれば、受信装置２００側の電流経路上にトランジスタが設けられていない場合であっても、高速化を図ることができる。
【００５７】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５８】
たとえば、図１の送信装置１００では、差動信号として電流を、差動信号線１５０ｐ、１５０ｎから引き込む（シンク）場合について説明したが、差動信号線１５０ｐ、１５０ｎに電流をはき出す（ソース）構成としてもよい。この場合、接地電圧と電源電圧を入れ替えて天地反転するとともに、ＮチャンネルＭＯＳＦＥＴをＰチャンネルＭＯＳＦＥＴに置換することにより、回路を構成してもよい。
【図面の簡単な説明】
【００５９】
【図１】実施の形態に係る送信装置の構成を示す回路図である。
【図２】図１の送信装置および受信装置を備える伝送装置全体の構成を示す回路図である。
【符号の説明】
【００６０】
Ｍｏ１  第１出力トランジスタ、  Ｍｏ２  第２出力トランジスタ、  Ｍｓｗ１  第１スイッチングトランジスタ、  Ｍｓｗ２  第２スイッチングトランジスタ、  Ｍｂ２  第２バイアストランジスタ、  Ｍ１  第１トランジスタ、  Ｍ２  第２トランジスタ、  Ｍ３  第３トランジスタ、  Ｍ４  第４トランジスタ、  Ｔ１  第１出力端子、  Ｔ２  第２出力端子、  １２  第１バイアス回路、  １４  第２バイアス回路、  Ｖｂｉａｓ１  第１電圧、  Ｖｂｉａｓ２  第２電圧、  １００  送信装置、  ２００  受信装置、  １０００  伝送装置。
【図１】
2008028577.tif 000003
【図２】
2008028577.tif 000004