(57)【要約】【課題】生産性及び針部の位置精度に優れたプローブカードを提供する。【解決手段】プローブカード３０は、被試験半導体ウェハ１００に造り込まれたＩＣデバイスの入出力端子１０１に電気的に接触する接触部４３Ａと、接触部４３Ａが先端に設けられ、弾性変形可能な針部４１と、針部４１が固定される第１の基板４０と、を備えており、針部４１は、第１の基板４０と一体的に形成されている。【選択図】図３Ｂ
2008286657.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハ上に形成された被試験電子部品のテストに際して、前記被試験電子部品と電子部品試験装置との間の電気的な接続を確立するためのプローブカードであって、
前記被試験電子部品の入出力端子に電気的に接触する接触部と、
前記接触部が先端に設けられ、弾性変形可能な針部と、
前記針部が固定された第１の基板と、を備えており、
前記針部は、前記第１の基板と一体的に形成されていることを特徴とするプローブカード。
【請求項２】
前記第１の基板はシリコンウェハから構成されていることを特徴とする請求項１記載のプローブカード。
【請求項３】
前記接触部は、導電性材料から構成されており、前記針部の主面から前記被試験電子部品側に向かって突出していることを特徴とする請求項１又は２記載のプローブカード。
【請求項４】
前記第１の基板に貫通孔が形成されており、
前記接触部から前記貫通孔の近傍に至る導電部が、前記第１の基板上に設けられていることを特徴とする請求項３記載のプローブカード。
【請求項５】
一方の主面に第１のパッドが配列され、他方の主面に前記第１のパッドと電気的に接続された第２のパッドが配列された第２の基板をさらに備えており、
前記第１の基板は、前記一方の主面側から前記第２の基板に固定され、
前記導電部と前記第１のパッドが、前記貫通孔を通過しているボンディングワイヤを介して接続されていることを特徴とする請求項４記載のプローブカード。
【請求項６】
前記第１の基板の主面に対して実質的に平行な方向に沿って伸縮可能に前記第１の基板を前記第２の基板に固定する固定手段をさらに備えていることを特徴とする請求項５記載のプローブカード。
【請求項７】
半導体ウェハ上に形成された被試験電子部品をテストする電子部品試験装置であって、
請求項１〜６の何れかに記載のプローブカードが接続されたテストヘッドと、
前記テストヘッドを介して、前記被試験電子部品の試験を実施するテスタと、を備えていることを特徴とする電子部品試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェハ上に形成された半導体集積回路素子等の各種電子部品（以下、代表的にＩＣデバイスとも称する。）の電気的特性を試験するための電子部品試験装置において、試験装置本体とＩＣデバイスとの間の電気的に接続を確立するためのプローブカード、および、それを備えた電子部品試験装置に関する。
【背景技術】
【０００２】
半導体集積回路素子は、シリコンウェハ等に多数造り込まれた後、ダイシング、ワイヤボンディングおよびパッケージング等の諸工程を経て電子部品として完成する。こうしたＩＣデバイスにあっては出荷前に動作テストが実施されるが、この動作テストは、完成品の状態でもウェハ状態でも行われる。
【０００３】
ウェハ状態のＩＣデバイスのテストに際して、当該ＩＣデバイスとの電気的な接続を確立するためのプローブ針として、プローブ基板に取り付けられるベース部と、後端側がベース部に設けられ、先端側がベース部から突出しているビーム部と、ビーム部の表面に形成され、ＩＣデバイスの入出力端子と電気的に接触する導電部と、を有するもの（以下単に「シリコンフィンガコンタクタ」とも称する。）が従来から知られている（例えば特許文献１乃至３参照）。このコンタクタは、リソグラフィ処理やエッチング処理等の半導体製造技術をシリコン基板に施すことで形成されているため、ＩＣデバイスの入出力端子の狭ピッチ化に対応することが可能となっている。
【０００４】
こうしたシリコンフィンガコンタクタを用いてプローブカードを製作する場合には、プローブ基板の所定位置に紫外線硬化型接着剤を塗布し、その塗布位置にベース部を押し付けた状態で紫外線を照射することで、コンタクタを基板上に固定している。プローブ基板上に多数のシリコンフィンガコンタクタを実装し、しかも夫々のコンタクタを高精度に実装しなければならないため、実装工程に多くの時間を必要とするという問題があった。
【０００５】
【特許文献１】特開２０００−２４９７２２号公報
【特許文献２】特開２００１−１５９６４２号公報
【特許文献３】国際公開第０３／０７１２８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、生産性に優れており、しかも針部の位置精度に優れたプローブカード、および、それを備えた電子部品試験装置を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明によれば、半導体ウェハ上に形成された被試験電子部品のテストに際して、前記被試験電子部品と電子部品試験装置との間の電気的な接続を確立するためのプローブカードであって、前記被試験電子部品の入出力端子に電気的に接触する接触部と、前記接触部が先端に設けられ、弾性変形可能な針部と、前記針部が固定された第１の基板と、を備えており、前記針部は、前記第１の基板と一体的に形成されていることを特徴とするプローブカードが提供される（請求項１参照）。
【０００８】
上記発明においては特に限定されないが、前記第１の基板はシリコンウェハから構成されていることが好ましい（請求項２参照）。
【０００９】
上記発明においては特に限定されないが、前記接触部は、導電性材料から構成されており、前記針部の主面から前記被試験電子部品側に向かって突出していることが好ましい（請求項３参照）。
【００１０】
上記発明においては特に限定されないが、  前記第１の基板に貫通孔が形成されており、前記接触部から前記貫通孔の近傍に至る導電部が、前記第１の基板上に設けられていることが好ましい（請求項４参照）。
【００１１】
上記発明においては特に限定されないが、一方の主面に第１のパッドが配列され、他方の主面に前記第１のパッドと電気的に接続された第２のパッドが配列された第２の基板をさらに備えており、前記第１の基板は、前記一方の主面側から前記第２の基板に固定され、前記導電部と前記第１のパッドが、前記貫通孔を通過しているボンディングワイヤを介して接続されていることが好ましい（請求項５参照）。
【００１２】
上記発明においては特に限定されないが、前記第１の基板の主面に対して実質的に平行な方向に沿って伸縮可能に前記第１の基板を前記第２の基板に固定する固定手段をさらに備えていることが好ましい（請求項６参照）。
【００１３】
また、上記目的を達成するために、本発明によれば、半導体ウェハ上に形成された被試験電子部品をテストする電子部品試験装置であって、上記プローブカードが接続されたテストヘッドと、前記テストヘッドを介して、前記被試験電子部品の試験を実施するテスタと、を備えていることを特徴とする電子部品試験装置が提供される（請求項７参照）。
【発明の効果】
【００１４】
本発明では、針部を第１の基板と一体的に形成するので、針部を第１の基板に実装する時間が削減され、生産性が大幅に向上する。また、本発明では、針部を第１の基板と一体的に形成するので、針部の位置精度が優れている。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態を図面に基づいて説明する。
【００１６】
図１は本実施形態における電子部品試験装置を示す概略図、図２は本実施形態におけるテストヘッドとプローブカードの接続関係を示す概念図である。
【００１７】
本実施形態における電子部品試験装置１は、図１に示すように、テストヘッド１０、テスタ７０（試験装置本体）及びプローバ８０から構成されている。テスタ７０は、ケーブル束７１を介してテストヘッド１０に電気的に接続されており、被試験半導体ウェハ１００上に造り込まれたＩＣデバイスに対してＤＣ信号やデジタル信号を入出力することが可能となっている。テストヘッド１０は、マニピュレータ９０及び駆動モータ９１によりプローバ８０上に配置されている。
【００１８】
図１及び図２に示すように、テストヘッド１０内には、多数のピンエレクトロニクス１１が設けられており、これらピンエレクトロニクス１１は、数百の内部ケーブルを有するケーブル束７１を介してテスタ７０に接続されている。また、各ピンエレクトロニクス１１は、マザーボード２１と接続するためのコネクタ１２にそれぞれ電気的に接続されており、インタフェース部２０のマザーボード２１上のコンタクト端子２１ａと電気的に接続することが可能となっている。
【００１９】
テストヘッド１０とプローバ８０は、インタフェース部２０を介して接続されており、このインタフェース部２０は、マザーボード２１、ウェハパフォーマンスボード２２及びフロッグリング２３から構成されている。マザーボード２１には、テストヘッド１０側のコネクタ１２と電気的に接続するためのコンタクト端子２１ａが設けられていると共に、このコンタクト端子２１ａとウェハパフォーマンスボード２２を電気的に接続するために配線パターン２１ｂが形成されている。ウェハパフォーマンスボード２２は、ポゴピン等を介してマザーボード２１に電気的に接続されており、マザーボード２１上の配線パターン２１ｂのピッチをフロッグリング２３側のピッチに変換して、当該配線パターン２１ｂをフロッグリング２３内に設けられたフレキシブル基板２３ｂに電気的に接続するように、配線パターン２２ａが形成されている。
【００２０】
フロッグリング２３はウェハパフォーマンスボード２２上に設けられており、テストヘッド１０とプローバ８０の若干の位置合わせを許容するために、内部の伝送路がフレキシブル基板２３ｂで構成されている。フロッグリング２３の下面には、このフレキシブル基板２３ｂが電気的に接続されたポゴピン２３ａが多数実装されている。
【００２１】
フロッグリング２３には、後述するプローブカード３０が装着されており、ポゴピン２３ａによりプローブカード３０とフロッグリング２３とが電気的に接続されるようになっている。
【００２２】
プローバ８０は、チャック８１上に被試験半導体ウェハ１００を吸着保持して、テストヘッド１０に電気的に接続されたプローブカード３０に対向する位置に半導体ウェハ１００を自動的に供給することが可能となっている。
【００２３】
以上のような構成の電子部品試験装置１では、チャック８１上に保持されている被試験半導体ウェハ１００にプローブカード３０を押し付けて、半導体ウェハ１００に造り込まれたＩＣデバイスの入出力端子１０１にプローブカード３０の接触部４３Ａを電気的に接触させた状態で、テスタ７０からＩＣデバイスにＤＣ信号及びデジタル信号を印加すると共に、ＩＣデバイスから出力信号を受信する。ＩＣデバイスからの出力信号（応答信号）は、テスタ７０において期待値と比較されることでＩＣデバイスの電気的な特性が評価されるようになっている。
【００２４】
図３Ａは本実施形態に係るプローブカードを示す平面図、図３Ｂは図３ＡのIIIB-IIIB線に沿った断面図、図４Ａは本実施形態における第１の基板の部分拡大平面図、図４Ｂは本実施形態における第１の基板を示す断面図、図５は図４Ａ及び図４Ｂの針部を示す拡大斜視図である。
【００２５】
プローブカード３０は、図３Ａ及び図３Ｂに示すように、第１の基板４０及び第２の基板５０と、これらを固定しているクランプ６０と、から構成されている。
【００２６】
本実施形態における第１の基板４０は、図４Ａ、図４Ｂ及び図５に示すように、プローブカード３０が被試験半導体ウェハ１００に押し付けられた際に弾性変形する針部４１と、試験に際して被試験ＩＣデバイスの入出力端子に電気的に接触する接触部４３Ａと、を備えている。また、第１の基板４０の外周部には、クランプ６０により第２の基板５０に固定されるために、段差部４６が全周に亘って形成されている。
【００２７】
図４Ａ及び図４Ｂに示すように、第１の基板４０には表面から裏面に貫通している内孔４２が設けられている。そして、多数の柱状の針部４１が、内孔４２の中心部に向かってそれぞれ突出するように内孔４２の上側開口周縁に設けられている。これら針部４１は、被試験半導体ウェハ１００に造り込まれたＩＣデバイスの入出力端子１０１に対応するようなピッチで配置されている。
【００２８】
第１の基板４０は、例えばシリコン等の半導体材料から構成されている。針部４１は、リソグラフィ処理やエッチング処理等により内孔４２と共に第１の基板４０に加工されることで、第１の基板４０と一体的に形成されている。第１の基板４０を、被試験半導体ウェハ１００と同じシリコンで構成することにより、熱ストレス印加時に生じる被試験半導体ウェハ１００との熱膨張差を少なくすることができる。
【００２９】
第１の基板４０において各針部４１の後方に貫通孔４４が設けられている。貫通孔４４は、第１の基板４０が第２の基板５０に固定された際に、第２の基板５０上の第１のパッド５１が貫通孔４４を介して露出する位置に設けられている。これら貫通孔４４は、第１の基板４０に針部４１及び内孔４２を形成する際に一緒に加工される。
【００３０】
各針部４１の上面先端には、接触部４３Ａが設けられている。本実施形態における接触部４３Ａは、図５に示すように、針部４１の上面から上方に向かって突出している突出部５３１と、当該突出部５３１の上面に形成されたメッキ層５３２と、から構成されている。
【００３１】
突出部５３１は、例えば、ニッケル、アルミニウム、銅などの導電性材料から構成されている。この突出部５３１は２００〜３００μｍの高さを有しており、接触部４３Ａを被試験ＩＣデバイスの入出力端子に接触させてさらに押し込んだ（オーバードライブした）状態でも、ボンディングワイヤ５６の最上点と被試験半導体ウェハ１００との間に所定のクリアランスが確保されるようになっている。この突出部４３１を形成する手法としては、例えばＬＩＧＡ（Lithograph Galvanformungund Abformung）法やメッキ処理等を挙げることができる。
【００３２】
メッキ層４３２は、ＩＣデバイスの入出力端子上に形成された酸化被膜を擦り取る（スクラビング）ために突出部４３１を構成する材料よりも硬い金属材料から構成されており、具体的にはタングステン、パラジウム、ロジウム、白金、ルテリウム、ニッケル等を挙げることができる。このメッキ層４３２を形成する手法としては、例えば、メッキ処理、真空蒸着、カソードスパッタリング、気相ディポジッション等を挙げることができる。
【００３３】
図４Ａ、図４Ｂ及び図５に示すように、配線パターン４５が、第１の基板４０上において各針部４１の先端から貫通孔４４の近傍まで伸びるように設けられており、各接触部４３Ａは、この配線パターン４５とボンディングワイヤ５６を介して、第２の基板５０上の第１のパッド５１に電気的に接続されている。この配線パターン４５を構成する材料としては例えば金を挙げることができる。また、配線パターン４５を形成する手法としては、例えば、メッキ処理、真空蒸着、カソードスパッタリング、気相ディポジッション等を挙げることができる。
【００３４】
なお、本発明において接触部の構成は、特に上記のものに限定されない。図６は本発明の他の実施形態における針部を示す断面図である。
【００３５】
本発明の他の実施形態における接触部４３Ｂは、図６に示すように、折れ曲がった階段部４３３と、当該階段部４３３の先端に鋭角状に形成された先端部４３４と、から構成されている。
【００３６】
階段部４３３は、例えばニッケル、アルミニウム、銅などから構成されている。一方、先端部４３４は、上述のメッキ層４３２と同様に、例えば、タングステン、パラジウム、ロジウム、白金、ルテニウム、イリジウム、ニッケル等の金属材料から構成されている。この接触部４３Ｂは、例えばリソグラフィ処理とメッキ処理を繰り返し行うことで形成される。
【００３７】
図３Ａ及び図３Ｂに戻り、第２の基板５０は、例えばガラスエポキシ樹脂などから構成されている。この第２の基板５０の上面には第１のパッド５１が多数設けられている。これら第１のパッド５１は、第１の基板４１の貫通孔４５に対応するように配置されている。図３Ｂに示すように、第２の基板５０の内部には、第１のパッド５１から下面に向かって伸びているスルーホール５２が設けられており、このスルーホール５２は、第２の基板５０の下面に形成された配線パターン５３に接続されている。配線パターン５３は、第２の基板５０において外周方向に広がるように設けられており、その端部に第２のパッド５４が接続されている。第２のパッド５４は、例えば上述のフロッグリング２３の接続ピン２３ａが接続される外部接続用のパッドであり、第１のパッド５１と比較して配列ピッチが拡大（ファンアウト）している。
【００３８】
第１の基板４０の配線パターン４５と、第２の基板５０の第１のパッド５１とは、第１の基板４０に形成された貫通孔４４を通過しているボンディングワイヤ５６により接続されている。このボンディングワイヤ５６は若干弛ませた状態で取り付けられているため、第１の基板４０と第２の基板５０にそれぞれに熱膨張が生じても、ボンディングワイヤ５６によりその差を許容することができるようになっている。
【００３９】
クランプ６０は、図３Ｂに示すように、互いに締結可能なネジ部６１及びナット部６２と、ネジ部６１の一端に固定されている当接部６３と、を備えている。当接部６３は、第１の基板４０の段差部４６に当接しており、ネジ部６１が第２の基板５０に形成された貫通孔５５を介して第２の基板５０の裏面に貫通し、当該ネジ部６１の他方の端部にナット６３が螺合することで、第１の基板４０と第２の基板５０が固定されている。なお、当接部６１は、ＸＹ方向において段差部４６と一切係合しておらず、ＸＹ方向に第１の基板４０を拘束していない。そのため、第１の基板４０が熱膨張又は熱収縮しても、その変動量を許容することが可能となっている。
【００４０】
本実施形態では、針部４１が第１の基板４０と一体的に形成されているので針部４１の位置精度が優れている。また、針部４１を第１の基板４０に実装する時間が削減されるので生産性が大幅に向上する。
【００４１】
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【図面の簡単な説明】
【００４２】
【図１】図１は、本発明の実施形態における電子部品試験装置を示す概略図である。
【図２】図２は、本発明の実施形態におけるテストヘッドとプローブカードの接続関係を示す概念図である。
【図３Ａ】図３Ａは、本発明の実施形態に係るプローブカードを示す平面図である。
【図３Ｂ】図３Ｂは、図３ＡのIIIB-IIIB線に沿った断面図である。
【図４Ａ】図４Ａは、本発明の実施形態における第１の基板の部分拡大平面図である。
【図４Ｂ】図４Ｂは、本発明の実施形態における第１の基板を示す断面図である。
【図５】図５は、図４Ａ及び図４Ｂに示す針部を示す拡大斜視図である。
【図６】図６は、本発明の他の実施形態における針部を示す断面図である。
【符号の説明】
【００４３】
１…試験装置
１０…テストヘッド
２０…インタフェース部
３０…プローブカード
４０…第１の基板
４１…針部
４２…内孔
４３Ａ，４３Ｂ…接触部
４３１…突出部
４３２…メッキ層
４３３…階段部
４３４…先端部
４４…貫通孔
４５…配線パターン
４６…段差部
５０…第２の基板
５１…第１のパッド
５２…スルーホール
５３…配線パターン
５４…第２のパッド
５５…貫通孔
５６…ボンディングワイヤ
６０…クランプ
６１…ネジ部
６２…ナット部
６３…当接部
７０…テスタ
８０…プローバ
１００…被試験半導体ウェハ
【図１】
2008286657.tif 000003
【図２】
2008286657.tif 000004
【図３Ａ】
2008286657.tif 000005
【図３Ｂ】
2008286657.tif 000006
【図４Ａ】
2008286657.tif 000007
【図４Ｂ】
2008286657.tif 000008
【図５】
2008286657.tif 000009
【図６】
2008286657.tif 000010