(57)【要約】【課題】両面または多層の配線基板に半導体チップをフリップチップ方式を用いて実装される半導体装置において、半導体チップと配線基板との接合状態を安定させ、高い接続信頼性を有する半導体装置、およびそれに用いる両面または多層の配線基板を提供する。【解決手段】半導体装置１は、略矩形状の一主面の対向する二辺に複数の電極パッド５５ａ〜５５ｈが形成されたＩＣチップ５０と、前記電極パッドと対応するＩＣ接続端子３５ａ〜３５ｈが形成された多層配線基板１０とを有している。複数のＩＣ接続端子３５ａ〜３５ｈと対応する電極パッド５５ａ〜５５ｈとは、それぞれ半田バンプ５６ａ〜５６ｈにより接合されている。電極パッド５５ａ〜５５ｈと対応するＩＣ接続端子３５ａ〜３５ｈの直下には、接合部支持ビア３６ａ〜３６ｈが、各接合部支持ビアの中心点Ｃ５ａ〜Ｃ５ｈを結んで形成される多角形Ｔ１の略中心にＩＣチップ５０の重心Ｇがあるように配設されている。【選択図】図１
2008243884.tif 000002
【特許請求の範囲】
【請求項１】
略矩形状の一主面の少なくとも対向する二辺に沿って複数の電極パッドが形成された半導体チップと、該半導体チップが一主面に実装される配線基板とを有する半導体装置であって、
前記配線基板は、少なくとも一層の絶縁基板層と、該絶縁基板層の両主面にそれぞれ形成された配線パターンからなる配線層とを備え、前記配線基板の前記一主面の前記配線層に前記電極パッドと対応する複数の接続端子が形成され、
前記絶縁基板層を貫通して形成されるビア孔および該ビア孔に埋設される金属ビア材により構成されるビアを用いて前記絶縁基板層の前記両主面側に形成された各前記配線層の対応する一部どうしが接続され、
複数の前記接続端子と対応する前記電極パッドとがそれぞれ突起状電極を介して接合され、
前記ビアは前記接続端子の対応する前記電極パッドとの接合位置の直下に配置される接合部支持ビアを少なくとも三つ以上含み、該接合部支持ビアが、前記接合部支持ビアの略中心を結んで形成される多角形の内側に前記半導体チップの重心があるように配設されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記接合部支持ビアが、前記接合部支持ビアの略中心を結んで形成される多角形の中心と前記半導体チップの重心とが概ね合致するように配設されていることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置であって、
前記配線基板が、前記絶縁基板層と前記配線層が交互に積層された多層の配線基板であり、前記接合部支持ビアが、複数の前記絶縁基板層の鉛直方向に複数積み重ねられたスタック構造を有していることを特徴とする半導体装置。
【請求項４】
略矩形状の一主面の少なくとも対向する二辺に沿って複数の電極パッドが形成された半導体チップと、該半導体チップが前記電極パッドに対応する突起状電極を介して一主面に実装される配線基板とを有する半導体装置用の配線基板であって、
少なくとも一層の絶縁基板層と、該絶縁基板層の両主面にそれぞれ形成された配線パターンからなる配線層とを備え、前記配線基板の前記一主面の前記配線層に前記電極パッドと対応する複数の接続端子が形成され、
前記絶縁基板層を貫通して形成されるビア孔および該ビア孔に埋設される金属ビア材により構成されるビアを用いて前記絶縁基板層の前記両主面側に形成された各前記配線層の対応する一部どうしが接続され、
前記ビアは前記接続端子の対応する前記電極パッドとの接合位置の直下に配置される接合部支持ビアを少なくとも三つ以上含み、該接合部支持ビアが、前記接合部支持ビアの略中心を結んで形成される多角形の内側に前記半導体チップの重心があるように配設されていることを特徴とする配線基板。
【請求項５】
請求項４に記載の配線基板であって、
前記接合部支持ビアが、前記接合部支持ビアの略中心を結んで形成される多角形の中心と前記半導体チップの重心とが概ね合致するように配設されていることを特徴とする配線基板。
【請求項６】
請求項４または５に記載の配線基板であって、
前記配線基板が多層の配線基板であり、前記接合部支持ビアが、複数の前記絶縁基板層の鉛直方向に複数積み重ねられたスタック構造を有していることを特徴とする配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップが配線基板に実装された半導体装置およびそれに用いる配線基板に関し、特に、フリップチップ実装技術を用いて製造される半導体装置およびその接続信頼性を確保するのに有効な両面または多層の配線基板に関するものである。
【背景技術】
【０００２】
近年ますます進展する電子機器の小型化および高機能化にともない、電子機器に搭載される半導体チップが配線基板にベアチップ実装された半導体装置の小型化および高密度化の要求が高まっている。このような小型化および高密度化の要求に応え得るベアチップ実装方式としてフリップチップ実装方式が従来より用いられている（例えば特許文献１を参照）。
【０００３】
特許文献１に記載の半導体装置は、一主面に形成された複数の電極パッド（外部電極）に突起状電極としての金バンプが設けられた半導体チップ（ＩＣ）と、絶縁基板層の一主面上に形成され前記電極パッドと対応する接続端子（パターン）を有する配線基板（フィルム基板）とを有している。そして、配線基板の複数の接続端子上に、対応する半導体チップの突起状電極を位置合わせし、半導体チップの他方の主面側から加熱されたボンディングヘッドにより所定時間の加熱および加圧して接続端子と突起状電極とを接合せしめる。このように、半導体チップの電極パッドと配線基板の接続端子とを突起状電極を介して接合するフリップチップ実装方式（フェイスダウンボンディング）によれば、半導体装置の小型化および薄型化、また、電気的な高速化を図ることが可能になる。
【０００４】
また、フリップチップ実装方式により製造される半導体装置の集積度をさらに向上させる配線基板として、ビア（Ｖｉａ）を用いて層間配線を形成した多層配線基板が、例えば特許文献２に紹介されている。特許文献２に示された多層配線基板（多層プリント配線基板）は、有機絶縁性基材からなる絶縁基板層と所定のパターンの導体回路からなる配線層とが交互に積層された片面配線基板を、接着剤層を介して複数積層することにより形成されている。また、各片面配線基板に貫通させて形成されたビア孔に電解銅メッキにより銅ビア材（金属ビア材）を充填することにより形成されたビア（バイアホール）が配設されている。ビアは、配線基板において絶縁基板層内に形成された層間配線として絶縁基板層の両主面側の各配線層の対応する一部どうしを接続している。このように、ビアを用いて複数層の配線基板を層間接続して形成される多層基板によれば、半導体装置の高集積化およびそれに伴う平面サイズの小型化を可能としている。なお、多層配線基板においては、上記のように接着剤層を用いて複数の片面配線基板を貼り合わせて積層させるものの他に、ガラスエポキシ樹脂などの半硬化状態の絶縁基板（プリプレグ）層を積層させて焼成することにより多層配線板を形成する方法も広く用いられている。
【０００５】
【特許文献１】特開２００６−２３７１６４号公報
【特許文献２】特開平１１−５４９３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のようなフリップチップ実装方式による接合において半導体チップの複数の電極パッドと対応する配線基板の接続端子との接続信頼性を確保するためには、接合金属である突起状電極による接合部に熱と圧力を均一に印加する必要がある。フリップチップ実装方式は比較的高い接合温度が必要であり、配線基板に対して高いストレスが加わるので絶縁基板層が変形し易く、複数の接合部に不均一な力が加わると接合状態に偏りが生じて不安定な接続状態となる。特に、ビアを用いた層間配線を有する多層配線基板を用いた場合に、接続端子の直下のビアの有無によって絶縁基板層が接合時に不均一な変形を起こし、接合部がオープンする虞があるなど接続信頼性低下を招く可能性があるという課題があった。
【０００７】
上記課題を鑑みて、本発明は、両面または多層の配線基板に半導体チップをフリップチップ方式を用いて実装される半導体装置において、半導体チップと配線基板との接合状態を安定させ、高い接続信頼性を有する半導体装置、およびそれに用いる両面または多層の配線基板を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の半導体装置は、略矩形状の一主面の少なくとも対向する二辺に沿って複数の電極パッドが形成された半導体チップと、該半導体チップが一主面に実装される配線基板とを有する半導体装置であって、配線基板は、少なくとも一層の絶縁基板層と、該絶縁基板層の両主面にそれぞれ形成された配線パターンからなる配線層とを備え、配線基板の一主面の配線層に電極パッドと対応する複数の接続端子が形成され、絶縁基板層を貫通して形成されるビア孔および該ビア孔に埋設される金属ビア材により構成されるビアを用いて絶縁基板層の両主面側に形成された各配線層の対応する一部どうしが接続され、複数の接続端子と対応する電極パッドとがそれぞれ突起状電極を介して接合され、ビアは接続端子の対応する電極パッドとの接合位置の直下に配置される接合部支持ビアを少なくとも三つ以上含み、該接合部支持ビアが、接合部支持ビアの略中心を結んで形成される多角形の内側に半導体チップの重心があるように配設されていることを特徴とする。
【０００９】
この構成によれば、平面視において半導体チップの重心を囲むように配置された接合部支持ビアにより、配線基板上において半導体チップがバランスよく支持される。これにより、配線基板に半導体チップをフリップチップボンディングにより接合する際に、半導体チップの主面と配線基板の主面との平行度が保持された状態で接合されるので、複数の電極パッドと対応する接合端子との突起状電極による均一な接合が可能となる。これにより、半導体チップと配線基板との接続信頼性が良好な半導体装置を提供することができる。
【００１０】
本発明の半導体装置では、接合部支持ビアが、接合部支持ビアの略中心を結んで形成される多角形の中心と半導体チップの重心とが概ね合致するように配設されていることが望ましい。
【００１１】
この構成によれば、配線基板上において半導体チップがさらにバランスよく均一に支持されるので、接続信頼性がより良好な半導体装置を提供することができる。
【００１２】
本発明の半導体装置では、配線基板が、絶縁基板層と配線層が交互に積層された多層の配線基板であり、接合部支持ビアが、複数の絶縁基板層の鉛直方向に複数積み重ねられたスタック構造を有していることを特徴とする。
【００１３】
この構成によれば、フェイスダウンボンディングする際に半導体チップを均一に且つより強固に支持することが可能となり、接合時の熱や圧力による絶縁基板層の変形を軽減することができる。これにより、半導体装置の接続信頼性をより高くすることができるという顕著な効果を奏する。
【００１４】
本発明の配線基板は、略矩形状の一主面の少なくとも対向する二辺に沿って複数の電極パッドが形成された半導体チップと、該半導体チップが電極パッドに対応する突起状電極を介して一主面に実装される配線基板とを有する半導体装置用の配線基板であって、少なくとも一層の絶縁基板層と、該絶縁基板層の両主面にそれぞれ形成された配線パターンからなる配線層とを備え、配線基板の一主面の配線層に電極パッドと対応する複数の接続端子が形成され、絶縁基板層を貫通して形成されるビア孔および該ビア孔に埋設される金属ビア材により構成されるビアを用いて絶縁基板層の両主面側に形成された各配線層の対応する一部どうしが接続され、ビアは接続端子の対応する電極パッドとの接合位置の直下に配置される接合部支持ビアを少なくとも三つ以上含み、該接合部支持ビアが、接合部支持ビアの略中心を結んで形成される多角形の内側に半導体チップの重心があるように配設されていることを特徴とする。
【００１５】
この構成によれば、平面視において半導体チップの重心を囲むように配置された接合部支持ビアにより、半導体チップを接合するときに、配線基板上において半導体チップがバランスよく支持することができる。これにより、半導体チップの複数の電極パッドと対応する接合端子との突起状電極による均一な接合が可能となり、半導体チップとの接続信頼性が良好な半導体装置用の配線基板を提供することができる。
【００１６】
本発明の配線基板は、接合部支持ビアが、接合部支持ビアの略中心を結んで形成される多角形の中心と半導体チップの重心とが概ね合致するように配設されていることを特徴とする。
【００１７】
この構成によれば、半導体チップを接合する際の配線基板上において、半導体チップがさらにバランスよく均一に支持され、接続信頼性がより良好な半導体装置を提供するのに供する。
【００１８】
本発明の配線基板は、多層の配線基板であり、接合部支持ビアが、複数の絶縁基板層の鉛直方向に複数積み重ねられたスタック構造を有していることを特徴とする。
【００１９】
この構成によれば、フリップチップボンディングする際に半導体チップを均一に且つより強固に支持することが可能となり、接合時の熱や圧力による絶縁基板層の変形を軽減することができるので、接続信頼性がより高い半導体装置の提供に供する。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を具体化した実施形態について図面に従って説明する。
図１（ａ）は、半導体装置の概略構成を説明する模式平面図、同図（ｂ）は、図１（ａ）のＡ−Ａ線断面図である。図２（ａ）は、本発明の半導体装置に係る半導体チップとしてのＩＣチップの模式平面図であり、同図（ｂ）は図２（ａ）のＢ−Ｂ線断面図である。図３（ａ）は、本発明の半導体装置に係る多層配線基板の模式平面図であり、同図（ｂ）は図３（ａ）のＣ−Ｃ線断面図である。
【００２１】
＜半導体装置＞
図１において、半導体装置１は、第１の片面配線基板１１、第２の片面配線基板１２、第３の片面配線基板１３がこの順に積層されて形成された多層配線基板１０上に、半導体チップとしてのＩＣチップ５０がフリップチップ実装法により接合されて構成されている。
【００２２】
図１（ｂ）に示すように、多層配線基板１０の第１の片面配線基板１１には、絶縁性基材からなる絶縁基板層１１ａの一主面に配線層としての複数のビア接続端子１５ａ〜１５ｄが形成されている。
また、第１の片面配線基板１１の上に積層された第２の片面配線基板１２には、絶縁基板層１２ａ上面の上記ビア接続端子１５ａ〜１５ｄと対応する位置にビア接続端子２５ａ〜２５ｄが形成されている。ビア接続端子１５ａ〜１５ｄと対応するビア接続端子２５ａ〜２５ｄとは、絶縁基板層１２ａに貫設された層間配線である接合部支持ビア２６ａ〜２６ｄによりそれぞれ接続されている。
さらに、第２の片面配線基板１２上に積層された第３の片面配線基板１３には、絶縁基板層１３ａ上面の上記ビア接続端子２５ａ〜２５ｄと対応する位置にＩＣ接続端子３５ａ〜３５ｄが形成されている。ビア接続端子２５ａ〜２５ｄと対応するＩＣ接続端子３５ａ〜３５ｄとは、絶縁基板層１３ａに貫設された層間配線である接合部支持ビア３６ａ〜３６ｄによりそれぞれ接続されている。
【００２３】
なお、図１（ａ）に示すように、第３の片面配線基板１３のＩＣ接続端子３５ａ〜３５ｄと対向する位置にはＩＣ接続端子３５ｅ〜３５ｈが形成されている。そして、詳細は後述するが、第１の片面配線基板１１および第２の片面配線基板１２それぞれのＩＣ接続端子３５ｅ〜３５ｈの直下となる位置には、上記したＩＣ接続端子３５ａ〜３５ｄの直下と同様な構成にて図示しないビア接続端子および接合部支持ビアがそれぞれ設けられている。
【００２４】
ＩＣチップ５０の一主面上には保護膜としてのパッシベーション膜５９が積層されている。また、上記ＩＣ接続端子３５ａ〜３５ｈに対応する位置のパッシベーション膜５９が除去されて形成された開口部分には電極パッド５５ａ〜５５ｈが配設されている。さらに、各電極パッド５５ａ〜５５ｈ上には突起状電極としての半田バンプ５６ａ〜５６ｈがそれぞれ形成されている。
【００２５】
図１（ｂ）に示すように、半導体装置１は、ＩＣチップ５０の半田バンプ５６ａ〜５６ｄと対応する多層配線基板１０のＩＣ接続端子３５ａ〜３５ｄとが位置合わせされ、半田バンプ５６ａ〜５６ｄを溶融させた後固化されることにより接続されている。同様に、半田バンプ５６ｅ〜５６ｈと対応するＩＣ接続端子３５ｅ〜３５ｈが半田バンプ５６ｅ〜５６ｈによりそれぞれ接続されている。多層配線基板１０とＩＣチップ５０との間に形成された隙間には絶縁性樹脂材料からなるアンダーフィル９０が充填されて固化されている。
【００２６】
図１（ａ）において、接合部支持ビア３６ａ〜３６ｈそれぞれの平面視における中心を中心点Ｃ５ａ〜Ｃ５ｈとし、これらの中心点Ｃ５ａ〜Ｃ５ｈを結んで形成される多角形を多角形Ｔ１として図示している。また、半導体装置１におけるＩＣチップ５０の重心を重心Ｇとして図示している。接合部支持ビア３６ａ〜３６ｈそれぞれの中心点Ｃ５ａ〜Ｃ５ｈを結んで形成される多角形Ｔ１は、本実施形態ではＩＣチップ５０の重心Ｇを内側に含んだ四角形状を有し、なお且つ、多角形Ｔ１の中心はＩＣチップ５０の重心と概ね合致されている。
【００２７】
＜半導体チップ＞
図２に示すＩＣチップ５０は、シリコンなどからなる半導体基板上に形成されたトランジスタ等の複数の半導体素子と、シリコン酸化膜などからなる層間絶縁膜およびアルミニウムなどがパターニングされてなる配線層が繰り返し積層された半導体回路基板５１を有している。複数の半導体素子は、配線層に形成された回路配線および層間絶縁膜に形成された層間配線により接続されて半導体集積回路を形成している。
【００２８】
半導体回路基板５１上には、アルミ合金などからなる複数の電極パッド５５ａ〜５５ｈが、それぞれ半導体回路基板５１に形成された半導体回路の一部に接続されて設けられている。本実施形態では、平面視で矩形状の半導体回路基板５１の長手方向の一辺の近傍に電極パッド５５ａ〜５５ｄが等間隔にて形成され、これと対向する辺の近傍に電極パッド５５ｅ〜５５ｈが形成されている。なお、図２において、ＩＣチップ５０の重心を重心Ｇとして図示するとともに、多層配線基板１０上にＩＣチップ５０が接合されたときのＩＣ接続端子３５ａ〜３５ｈそれぞれの中心点Ｃ５ａ〜Ｃ５ｈを結んで形成される多角形Ｔ１を仮想線にて図示している。本実施形態においては、ＩＣの重心ＧとＩＣ接続端子３５ａ〜３５ｈそれぞれの中心点を結んで形成される仮想の多角形Ｔ１の中心とが概ね合致するようになっている。
【００２９】
電極パッド５５ａ〜５５ｈを含む半導体回路基板５１上には、例えば酸化シリコンおよび窒化シリコンをこの順に積層して形成された保護膜としてのパッシベーション膜５９が、電極パッド５５ａ〜５５ｈそれぞれの一部または大部分を露出させて形成されている。そして、各電極パッド５５ａ〜５５ｈ上には、半田ペーストをスクリーン印刷してから溶融させた後固化させて形成された突起状電極としての略球状の半田バンプ５６ａ〜５６ｈが形成されている。
【００３０】
なお、半田バンプ５６ａ〜５６ｈは、比較的間便な製造方法にて安価に形成することができる突起状電極である。これに限らず、メッキ方式あるいはスタック方式により形成される半田以外の例えば金などの金属バンプを用いてもよく、また、金属ワイヤに形成した金属ボールを電極パッド上に転写して形成する所謂スタッドバンプなどを用いてもよい。
【００３１】
＜配線基板＞
次に、多層配線基板１０について詳細に説明する。
図３（ｂ）に示すように、多層配線基板１０は、第１の片面配線基板１１、第２の片面配線基板１２、第３の片面配線基板１３がこの順に積層され、本実施形態では三層構造にて形成されている。
【００３２】
第１の片面配線基板１１には、絶縁性基材からなる絶縁基板層１１ａの一主面に配線層としての複数のビア接続端子１５ａ〜１５ｄが形成されている。また、第１の片面配線基板１１の上に積層された第２の片面配線基板１２には、絶縁基板層１２ａ上面の上記ビア接続端子１５ａ〜１５ｄと対応する位置にビア接続端子２５ａ〜２５ｄが形成されている。さらに、第２の片面配線基板１２上に積層された第３の片面配線基板１３には、絶縁基板層１３ａ上面の上記ビア接続端子２５ａ〜２５ｄと対応する位置にＩＣ接続端子３５ａ〜３５ｄが形成されている。
【００３３】
第１の片面配線基板１１、第２の片面配線基板１２、第３の片面配線基板１３それぞれの絶縁基板層１１ａ〜１３ａには、本実施形態では半硬化状態（未焼成）のガラスエポキシ樹脂などからなる絶縁樹脂シートが用いられている。第１の片面配線基板１１、第２の片面配線基板１２、第３の片面配線基板１３をこの順に位置合わせして積層させ、加圧しながら所定の温度にて焼成することにより、接着剤層を特に用いることなく多層配線基板１０が形成される。
【００３４】
多層配線基板１０において、第１の片面配線基板１１のビア接続端子１５ａ〜１５ｄと、対応する第２の片面配線基板１２のビア接続端子２５ａ〜２５ｄとは、絶縁基板層１２ａに貫設された接合部支持ビア２６ａ〜２６ｄによりそれぞれ接続される。また、第２の片面配線基板１２のビア接続端子２５ａ〜２５ｄと対応する第３の片面配線基板１３のＩＣ接続端子３５ａ〜３５ｄとは、絶縁基板層１３ａに貫設された層間配線である接合部支持ビア３６ａ〜３６ｄによりそれぞれ接続されている。
【００３５】
なお、図３（ａ）に示すように、ＩＣ接続端子３５ａ〜３５ｄと対向する位置に設けられたＩＣ接続端子３５ｅ〜３５ｈの直下についても、上記のＩＣ接続端子３５ａ〜３５ｄの直下と同様の構成にて接合部支持ビア３６ｅ〜３６ｈが配置されている。そして、接合部支持ビア３６ｅ〜３６ｈの下方には、上記の接合部支持ビア３６ａ〜３６ｄの下方と同様の構成にて図示しないビア接続端子および接合部支持ビアがそれぞれ設けられている。
【００３６】
多層配線基板１０において、ＩＣ接続端子３５ａ〜３５ｈそれぞれの直下に配置されている接合部支持ビア３６ａ〜３６ｈ各々の中心点Ｃ５ａ〜Ｃ５ｈを結んで形成される仮想の多角形Ｔ１は本実施形態では四角形を形成している。また、この仮想の多角形Ｔ１は、図３（ａ）において仮想線にて図示している多層配線基板１０上におけるＩＣチップ搭載位置５０Ｐにおいて、ＩＣチップ５０の重心Ｇを内側におさめて形成されている。なお、本実施形態の複数の接合部支持ビア３６ａ〜３６ｈおよびこれらの直下に備えられている接合部支持ビア２６ａ〜２６ｈは、前記仮想の多角形Ｔ１の中心がＩＣチップの重心Ｇと概ね合致するように配設されている。
【００３７】
以上、説明した上記実施形態の多層配線基板１０の接合部支持ビア３６ａ〜３６ｈは、各々の中心点Ｃ５ａ〜Ｃ５ｈを結んで形成される仮想の多角形の中心と、搭載されるＩＣチップの重心Ｇとが概ね合致するように配設した。これに限らず、接合部支持ビアは少なくとも三つ形成し、接合部支持ビアの略中心を結んで形成される多角形が、搭載するＩＣチップの重心を内側におさめるように配設する構成としてもよい。
【００３８】
例えば、図４は、上記実施形態の半導体装置１と同一のＩＣ接続端子３５ａ〜３５ｈ配列にて、最小限必要な三つの接合部支持ビアを配設した多層配線基板２０を説明する模式平面図である。また、図５は、略矩形状の一主面の四辺に電極パッドが配列されたＩＣチップを搭載する多層配線基板３０を説明する模式平面図である。なお、図４および図５の説明において、上記実施形態と同様な構成については同一符号を付して説明を省略する。
【００３９】
図４の多層配線基板２０は、上記実施形態の多層配線基板１０と同じ三層構造を有し、一主面である絶縁基板層１３ａ上の対向する二辺側に、ＩＣ接続端子３５ａ〜３５ｈが形成されている。絶縁基板層１３ａ内のＩＣ接続端子３５ｃ，３５ｅ，３５ｇの直下には、接合部支持ビア３６ｃ，３６ｅ，３６ｇがそれぞれ設けられている。接合部支持ビア３６ｃ，３６ｅ，３６ｇの中心点Ｃ５ｃ，Ｃ５ｅ，Ｃ５ｇを結んで形成される仮想の多角形Ｔ２は三角形状を呈し、図示する仮想のＩＣチップ搭載位置５０Ｐに搭載されるＩＣチップの重心Ｇを内側におさめて形成されている。
【００４０】
また、図５において、多層配線基板３０の主面上には、図示する仮想の搭載位置６０Ｐに搭載されるＩＣチップに形成された複数の電極パッドと対応するＩＣ接続端子が重心Ｇを内側におさめて形成されている。多層配線基板３０の図中長手方向の対向する二辺には、ＩＣ接続端子８５ａ〜８５ｅおよびＩＣ接続端子８５ｆ〜８５ｊが形成され、これと直交する対向する二辺側には、ＩＣ接続端子７５ａ〜７５ｄおよびＩＣ接続端子７５ｅ〜７５ｈがそれぞれ形成されている。ＩＣ接続端子７５ｃ，７５ｅ，８５ｄ，８５ｈそれぞれの直下の絶縁基板層内には、接合部支持ビア７６ｃ，７６ｅ，８６ｄ，８６ｈが設けられている。各接合部支持ビア７６ｃ，７６ｅ，８６ｄ，８６ｈの中心点Ｃ７５ｃ，Ｃ７５ｅ，Ｃ８５ｄ，Ｃ８５ｈを結んで形成される仮想の多角形Ｔ３は四角形状を呈し、搭載されるＩＣチップの重心Ｇを内側におさめて形成されている。
【００４１】
以上説明した図４に示す多層配線基板２０および図５に示す多層配線基板３０のように、接合部支持ビアは全ての接合部の直下に設ける必要はない。接合部支持ビアの中心を結んで形成される多角形が、搭載されるＩＣチップの重心を内側におさめて形成されるように接合部支持ビアを配設すればよい。
【００４２】
以下、上記実施形態の効果を記載する。
【００４３】
（１）上記実施形態の半導体装置１では、多層配線基板１０内の層間配線を形成する接合部支持ビア３６ａ〜３６ｈを、ＩＣチップ５０の各電極パッド５５ａ〜５５ｈ上にそれぞれ設けられた半田バンプ５６ａ〜５６ｈと接合されるＩＣ接続端子３５ａ〜３５ｈの直下に配設した。このとき、各接合部支持ビア３６ａ〜３６ｈの略中心を結んで形成される多角形Ｔ１の内側にＩＣチップ５０の重心Ｇがあるように接合部支持ビア３６ａ〜３６ｈを配設した。さらに、上記実施形態では、多角形Ｔ１の中心とＩＣチップ５０の重心Ｇが概ね合致するように接合部支持ビア３６ａ〜３６ｈを配設する構成とした。
【００４４】
この構成によれば、ＩＣチップ５０の重心Ｇを中心として配設された接合部支持ビア３６ａ〜３６ｈにより、多層配線基板１０上においてＩＣチップ５０を略均等に支持しながらフリップチップボンディング接合を行なうことができる。これにより、複数の半田バンプ５６ａ〜５６ｈには均等な熱と圧力が印加され、ＩＣチップ５０の主面と多層配線基板１０の主面との平行度を保持しながら接合されるので、複数の半田バンプ５６ａ〜５６ｈと対応するＩＣ接続端子３５ａ〜３５ｈとの略均一な接合が可能となる。したがって、ＩＣチップ５０と多層配線基板１０との接続信頼性が良好な半導体装置１を提供することができる。
【００４５】
（２）上記実施形態では、多層配線基板１０において、第３の片面配線基板１３内に形成された接合部支持ビア３６ａ〜３６ｈの直下に、さらに第２の片面配線基板１２の接合部支持ビア２６ａ〜２６ｈを配設した。
【００４６】
この構成によれば、スタック構造の接合部支持ビア２６ａ〜２６ｈ，３６ａ〜３６ｈにより、ＩＣチップ５０を接合する際の熱と圧力による絶縁基板層１１ａ〜１３ａの変形をより抑制して均一な接続を図ることが可能になる。したがって、ＩＣチップ５０の接続信頼性に優れた半導体装置１を提供することができる。
【００４７】
（３）上記実施形態では、多層配線基板１０において、絶縁基板層１２ａ，１３ａ内の層間配線を形成するビアの全てを、ＩＣチップ５０の全ての半田バンプ５６ａ〜５６ｈに対応する位置に設けられた接合部支持ビア２６ａ〜２６ｈ，３６ａ〜３６ｈとして配設した。
【００４８】
この構成によれば、ＩＣチップ５０を最も安定したバランスにて支持しながら接合することができるので、特に高い接続信頼性を有する半導体装置１を提供できるという顕著な効果を奏する。また、ＩＣチップ５０の直下により多数の金属ビアが形成されることにより、半導体装置１動作時のＩＣチップ５０の放熱効果も期待でき、半導体装置１の動作の安定化を図ることが可能になる。
【００４９】
本発明は、上記実施形態に限定されるものではなく、以下の変形例を実施することもできる。
【００５０】
（変形例）
上記実施形態では、ＩＣチップ５０の電極パッド５５ａ〜５５ｈ上にそれぞれと対応する半田バンプ５６ａ〜５６ｈを形成し、多層配線基板１０のＩＣ接続端子３５ａ〜３５ｈと接合する構成を説明した。これに限らず、突起状電極を多層配線基板側に設ける構成としてもよい。図６は、突起状電極を備えた多層配線基板を説明する図であり、図６（ａ）は模式平面図、同図（ｂ）は、図６（ａ）のＤ−Ｄ線断面図である。なお、本変形例において、上記実施形態と同一の構成については同一符号を付して説明を省略する。
【００５１】
図６（ａ）および（ｂ）において、多層配線基板４０は、上記実施形態の多層配線基板１０と同様の構成にて、第１の片面配線基板１１、第２の片面配線基板１２、第３の片面配線基板１３がこの順に積層されて形成されている。そして、第３の片面配線基板１３上に配設されたＩＣ接続端子３５ａ〜３５ｈ上の略中央には、突起状電極としてのスタッドバンプ４５ａ〜４５ｈがそれぞれ形成されている。
【００５２】
ＩＣ接続端子３５ａ〜３５ｈそれぞれの直下に配置されている接合部支持ビア３６ａ〜３６ｈ各々の中心点Ｃ５ａ〜Ｃ５ｈを結んで形成される仮想の多角形Ｔ１は四角形を形成している。この仮想の多角形Ｔ１の中心は、ＩＣチップ５０を搭載したときのＩＣチップ搭載位置５０Ｐにおいて、ＩＣチップ５０の重心Ｇと概ね合致している。
【００５３】
スタッドバンプ４５ａ〜４５ｈは、金ワイヤの先端を放電溶解させて金ボールを形成し、これを各ＩＣ接続端子３５ａ〜３５ｈに超音波および所定の熱を印加せて接合させた後、ワイヤを切断して形成する。多層配線基板４０にＩＣチップを接合する際には、スタッドバンプ４５ａ〜４５ｈと対応するＩＣチップの電極パッドとを位置合わせしてから、圧着用ツールなどにより超音波および所定の熱と圧力を印加することにより、アルミなどからなる電極パッドとスタッドバンプ４５ａ〜４５ｈとの界面部分を金属間接合させる。
【００５４】
なお、多層配線基板４０に設ける突起状電極はスタッドバンプ４５ａ〜４５ｈに限らない。ＩＣチップの電極パッドとの接合が可能で且つＩＣチップと所定の隙間を形成できればよく、半田バンプやその他の導電性材料を用いて形成することも可能である。
【００５５】
この構成によれば、ＩＣチップ側に突起状電極を設ける必要がなくなり、半導体装置を製造する際のＩＣチップの選択肢が広くなる。また、半導体装置の製造において、突起状電極を用いたベアチップ実装を良品のＩＣチップのみに施すことができるので、製造効率を向上させることが可能になる。
【００５６】
以上、発明者によってなされた本発明の実施の形態について具体的に説明したが、本発明は上記した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００５７】
例えば、上記実施形態では、第２の片面配線基板１２および第３の片面配線基板１３の層内にそれぞれ貫設された接合部支持ビア２６ａ〜２６ｈおよび接合部支持ビア３６ａ〜３６ｈを積層させて形成し、対応するＩＣ接続端子３５ａ〜３５ｈを支持する構成を説明した。これに限らず、接合部支持ビアは、上記実施形態と同様の配置にてＩＣ接続端子直下の少なくとも一層の絶縁基板層（片面配線基板）内に設けることにより、ＩＣチップ５０のフリップチップ実装において接合均一性を向上させる効果を奏する。
【００５８】
また、上記実施形態では突起状電極としての半田バンプ５６ａ〜５６ｈを用いて、あるいは上記変形例では突起状電極としてのスタッドバンプ４５ａ〜４５ｈを用いて、突起状電極自身を接合材としてＩＣチップ５０と多層配線基板１０とを接続する例を説明した。これに限らず、突起状電極と電極パッドまたはＩＣ接続端子とを、ＡＣＦ（Anisotropic Conductive Film）やＡＣＰ（Anisotropic Conductive Paste）などの異方性導電材料を介して接続する方法を用いてもよい。あるいは、ＮＣＰ（Non Conductive Paste）を用いたフリップチップ実装方式を採用することもできる。
【００５９】
また、上記実施形態では、第１の片面配線基板１１、第２の片面配線基板１２、第３の片面配線基板１３を積層させた三層からなる多層配線基板１０としたが、四層以上の片面配線基板を積層させた多層配線基板としてもよいことは言うまでもない。また、多層配線基板に限らず、単層の絶縁基板層を有する両面配線基板であっても、各主面に形成された配線層を絶縁基板層内で層間接続するビアの配置を上記実施形態と同様にすることにより、本発明の効果を得ることができる。
【図面の簡単な説明】
【００６０】
【図１】（ａ）は、本発明の半導体装置の一実施形態を説明する模式平面図、（ｂ）は、同図（ａ）のＡ−Ａ線断面図。
【図２】（ａ）は、本発明の半導体装置に係る半導体チップの模式平面図、（ｂ）は、同図（ａ）のＢ−Ｂ線断面図。
【図３】（ａ）は、本発明の半導体装置に係る多層配線基板の模式平面図、（ｂ）は、同図（ａ）のＣ−Ｃ線断面図。
【図４】本発明に係る配線基板の最小限必要な構成を説明する模式平面図。
【図５】本発明に係る配線基板の構成の一例を説明する模式平面図。
【図６】（ａ）は、本発明の多層配線基板の変形例を説明する模式平面図、（ｂ）は、同図（ａ）のＤ−Ｄ線断面図。
【符号の説明】
【００６１】
１…半導体装置、１０，２０，３０…多層配線基板、１１ａ，１２ａ，１３ａ…絶縁基板層、１５ａ〜１５ｄ，２５ａ〜２５ｄ…配線層としてのビア接続端子、３５ａ〜３５ｈ，７５ａ〜７５ｈ，８５ａ〜８５ｊ…ＩＣ接続端子、２６ａ〜２６ｈ，３６ａ〜３６ｈ，７６ｃ，７６ｅ，８６ｄ，８６ｈ…接合部支持ビア、４５ａ〜４５ｈ…突起状電極としてのスタッドバンプ、５０…半導体チップとしてのＩＣチップ、５６ａ〜５６ｈ…突起状電極としての半田バンプ、Ｃ５ａ〜Ｃ５ｈ，Ｃ７５ｃ，Ｃ７５ｅ，Ｃ８５ｄ，Ｃ８５ｈ…接合部支持ビアの中心点、Ｇ…半導体チップの重心、Ｔ１，Ｔ２，Ｔ３…接合部支持ビアを結んで形成される多角形。
【図１】
2008243884.tif 000003
【図２】
2008243884.tif 000004
【図３】
2008243884.tif 000005
【図４】
2008243884.tif 000006
【図５】
2008243884.tif 000007
【図６】
2008243884.tif 000008