(57)【要約】【課題】ダミー電極が設けられた周辺回路領域にシール接着剤が侵入してスペーサ粒子がダミー電極を押し潰してもショート欠陥の発生を抑制することが可能な液晶表示装置を提供する。【解決手段】画素電極５００を含む表示画素Ｐｘが配列された画素領域５０１、この外側に設けられた周辺回路領域５０４及びこの外側に設けられてスペーサ粒子５１１入りのシール接着剤５０６を塗布するシール領域を有する第１の基板１１と、対向電極１３を有す第２の基板１２とを、周辺回路領域側にシール接着剤が侵入した状態で接合して両基板間に液晶ＬＣを封入してなる液晶表示装置において、周辺回路領域及びシール領域の表面上に画素電極と同一の形状のダミー電極５１９を形成すると共に、周辺回路領域に形成された駆動回路部に接続される配線に対応する位置におけるダミー電極を、異なる電位を有する２つの配線５３０ａ、５３０ｂ間に跨がらないように分割する。【選択図】図２
2008064900.tif 000002
【特許請求の範囲】
【請求項１】
画素電極と該画素電極に接続されたスイッチング回路とを含む表示画素がマトリクス状に配列された画素領域、前記画素領域の外側に設けられて前記スイッチング回路に電気信号を供給する駆動回路部が配置された周辺回路領域、及び前記周辺回路領域の外側に設けられてスペーサ粒子入りのシール接着剤を塗布するシール領域を有する第１の基板と、
前記各画素電極に対向される対向電極が形成された光透過性の第２の基板とを、
前記各画素電極と前記対向電極とが対向配置されて且つ前記周辺回路領域に前記シール接着剤が侵入した状態で接合して前記第１及び第２の基板間に液晶を封入してなる液晶表示装置において、
前記周辺回路領域及び前記シール領域の表面上に前記画素電極と同一の形状のダミー電極を形成すると共に、前記周辺回路領域に形成された前記駆動回路部に接続される配線に対応する位置における前記ダミー電極を、異なる電位を有する２つの配線間に跨がらないように分割するように構成したことを特徴とする液体表示装置。
【請求項２】
前記配線は、前記ダミー電極の直下の配線層を用いて形成されると共に、前記駆動回路部の光感度を有する領域を覆うように形成されていることを特徴とする請求項１記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、投射型液晶ディスプレイ等に好適な反射型のアクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
近年、コンピューター、通信、放送、情報記録メディア等の技術進展と並行して、これらの映像情報を大画面・高精細に表示するディスプレイへの要望が高まっている。これを実現するものとして投射型液晶ディスプレイがすでに実用となっている。投射型液晶ディスプレイには大別すると透過型方式と反射型方式がある（例えば特許文献１〜３）。
【０００３】
前者は透過性絶縁基板上に薄膜トランジスタと光透過性電極からなる画素をマトリクス状に配列した液晶パネルを用い、この液晶パネルを透過する光を画素毎の液晶で変調して表示する方式である。透過型方式は光を投射するための光学系の構成が比較的簡単に構成できる、というメリットはあるが、液晶パネルを小型化し、画素密度を高くするとトランジスタや配線部分が画素面積に占める割合が大きくなり、開口率が低下する問題がある。また、画素の開口構造が投影画像に明確に表示されるため、特に自然画像を表示した場合に映像境界での滑らかさに欠ける、という欠点がある。
【０００４】
これに対し、後者の反射型方式は各画素が反射型の画素電極で構成され、トランジスタおよび配線は全てこの反射型の画素電極の下層に配置できるため、開口率を低下させることなく高い画素密度を実現できる。また、各画素に形成する画素電極間の間隙を０．３〜０．６μｍと非常に小さく構成できるため、画素の開口構造が目立たず、滑らかな画像を表示することができる。以上より、高精細表示が要求される投射型液晶ディスプレイへの応用については小型・高精細化が可能な反射型方式が適していると言える。
【０００５】
図１０〜図１２に基づいて液晶ディスプレイ等に用いられる従来の反射型の液晶表示装置の基本構成例について説明する。図１０は液晶表示装置の駆動回路基板に形成される駆動回路の概要を示す図である。
図１０に示すように、この液晶表示装置では、第１の基板となる駆動回路基板上に、その一側に水平走査駆動回路２が形成され、他側には垂直走査駆動回路４が形成される。そして、上記水平走査駆動回路２からは複数の信号電極Ｄ１、…Ｄｍ（ｍ：正数）が延び、垂直走査駆動回路４からは複数の選択信号電極Ｇ１、…Ｇｎ（ｎ：正数）が延び、これらの両信号電極の各交差部に表示画素Ｐｘが配置される。従って、この表示画素Ｐｘは縦横にマトリクス状に配列されることになる。尚、図示例では代表として４つの表示画素Ｐｘが示されているが、実際には多数の表示画素が設けられる。そして、上記表示画素Ｐｘに対応して反射型の画素電極５００も縦横にマトリクス状に配列される。
【０００６】
上記水平走査駆動回路２は、シフトレジスタ回路およびこのシフトレジスタ回路の出力でオン・オフ制御されるサンプリングスイッチ群（図示せず）で構成され、水平同期信号Ｈｓｔ，クロック信号Ｈｃｋおよび表示信号Ｖｉｄｅｏを入力することにより、表示信号を信号電極Ｄ１、…Ｄｍに順次サンプリングして供給する。
上記垂直走査駆動回路４は、シフトレジスタ回路（図示せず）で構成され、垂直同期信号Ｖｓｔ、クロック信号Ｖｃｋを入力することにより選択信号電極Ｇ１、…Ｇｎに対して映像の水平期間毎に順次選択信号を供給する。尚、以下、信号電極Ｄ１、…Ｄｍを代表して”Ｄ”と表し、選択信号電極Ｇ１、…Ｇｎを代表して”Ｇ”と表す場合もある。
【０００７】
上記表示画素Ｐｘは、例えばＭＯＳトランジスタよりなるトランジスタスイッチＴｒ、信号蓄積用の保持容量Ｃｓおよび画素電極５００で構成される。ここでトランジスタスイッチＴｒと保持容量Ｃｓとでスイッチング回路Ｓｗが形成される。上記トランジスタスイッチＴｒの一方の主端子、例えばドレインには前記信号電極Ｄが接続され、他方の主端子、例えばソースには画素電極５００が接続され、更に制御端子（ゲート）には選択信号電極Ｇが接続されている。
【０００８】
上記画素電極５００の対向部には液晶ＬＣを介して各画素共通になされた対向電極１３を形成した透明基板となる第２の基板１２（図１２参照）が配置される。前記垂直走査駆動回路４からは表示画素Ｐｘを構成するトランジスタスイッチＴｒの制御端子に選択信号が供給され、１水平期間毎に１行分のトランジスタスイッチＴｒが一括して順次オン状態となり、選択された各表示画素Ｐｘでは信号電極Ｄの表示信号が保持容量Ｃｓに書き込まれる。この電圧は次の垂直走査期間に新たな表示信号が書き込まれるまでの非選択期間中、保持容量Ｃｓに保持され、各表示画素Ｐｘに対応した液晶ＬＣを表示信号に対応した電圧で駆動する。
【０００９】
反射型の液晶表示装置においては、第１の基板である駆動回路基板に透明性は必要なく、シリコン基板に代表される一般的な半導体基板を用いることができる。また、シリコン基板でトランジスタ等の半導体素子が形成できるため、オフリークや電流電圧特性に優れたトランジスタ特性を実現でき、更には表示画素Ｐｘのみでなく水平走査駆動回路２、垂直走査駆動回路４といった駆動回路を同一基板上に容易に構成することができる。
【００１０】
図１１及び図１２は一般的な反射型の液晶表示装置の表示画素の代表的な構造例を示す平面図及びその断面図である。図示するように、シリコン基板よりなる第１の基板１１の表面に形成されたウエル１００上にトランジスタ領域１５および蓄積容量領域１６が配置される。そして、このトランジスタ領域１５にスイッチングトランジスタＴｒが形成され、蓄積容量領域１６に保持容量Ｃｓが形成される。各表示画素Ｐｘ間及び各表示画素ＰｘのトランジスタスイッチＴｒ及び保持容量Ｃｓはフィールド酸化膜１１２で相互に分離されている。トランジスタスイッチＴｒのゲート１０２及び保持容量Ｃｓの蓄積容量電極１０５はポリシリコン配線層で形成され、シリコン基板間に対しＳｉＯ２ を絶縁層とした所謂ＭＩＳ構造となっている。
【００１１】
列信号電極１０１（図１０中のＤに対応）は、前記ポリシリコン配線層の上層に絶縁層を介して形成した第１の金属層で配線され、コンタクトホールを介してトランジスタスイッチＴｒのドレイン拡散領域１４０と電気的に接続される。トランジスタスイッチＴｒの他方の端子であるソース拡散領域１０３には、前記第１の金属層に形成した中継電極１０４がコンタクトホールを介して接続され、更にこの中継電極１０４は前記蓄積容量電極１０５にコンタクトホールを介して接続される。蓄積容量領域１６のシリコン基板側は高濃度拡散層１１０が形成され、前記第１の金属層に形成した配線１１１（Ｃｏｍ）で共通に配線されている。
【００１２】
ここで、前記第１の金属層の中継電極１０４はトランジスタスイッチＴｒのソース拡散領域１０３を完全に覆うように形成されている。このように、中継電極１０４がトランジスタスイッチＴｒのソース拡散領域１０３を覆い、漏れ光に対して遮光する構造とすることにより、ソース−ウェルで形成される半導体構造中での光キャリア発生を防止し、強い光照射下でも安定した信号保持特性および表示特性を得ることができる。
【００１３】
さらに、ここでは極めて強い光照射（入射光）に対しても十分な耐光性が確保できるように、前記第１の金属層の上層であって、上記反射型の画素電極５００が形成される最上層の下層に位置する金属層で遮光パターン１０６が形成されている。この遮光パターン１０６には開口１０７により分離された中継パターン１００２が形成され、最上層の画素電極５００と前記トランジスタスイッチＴｒのソース配線となる中継電極１０４とがコンタクトホール、上記中継パターン１００２及びコンタクトホールを介して接続される。これにより、トランジスタスイッチＴｒのソース拡散領域１０３と画素電極５００が接続されている。
【００１４】
上記画素電極５００の下層の絶縁層１２０は、画素電極５００を形成する前工程において、その表面が光学レベルで平坦となるように研磨される。このような平坦性を実現する表面研磨手段としては、例えば部材層を化学機械的に研磨するＣＭＰ法（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ）を適用できる。
【００１５】
さらに、互いに隣接する画素電極５００の間隙部には機械的な段差を埋めるための平坦化層１３０が形成されている。これにより段差部による液晶配向の乱れや、光学的な散乱の発生を抑制し、表示コントラストの低下を防止することができる。このような画素電極間の間隙の埋め込みプロセスとして例えば、画素電極５００を形成した後、その表面にＳｉＯ２等の絶縁層を一様に堆積し、その後、 これを画素電極の表面が露出するまでエッチングするエッチバック法を用いることができる。なお、遮光パターン１０６の表裏面、あるいは画素電極５００の裏面等に、必要に応じて金属層での光の多重反射を抑えるための光吸収層を形成することもできる。
【００１６】
また各画素電極５００の上面側全体に液晶材料の初期分子配列を所定の方向に配向するための配向膜１５２ｂが形成されている。また光透過性の第２の基板１２に形成された対向電極１３（図１０中のＣＥに対応）の下面側全体に同じ配向層１５２ａが形成されている。そして、上記第１の基板１１と光透過性の第２の基板１２との間に、上記両配向層１５２ｂ、１５２ａを対向させて液晶１５１（図１０中のＬＣに対応）が封入され、画素電極５００の信号電圧に応じて入射光の状態を変調する。
反射型の液晶表示装置に好適な液晶表示モードの例としては、電界効果複屈折モードがある。図１３及び図１４は負の誘電率異方性をもつ液晶を用い、初期配向を基板に略垂直としたノーマリーブラック型液晶の例を表している。
【００１７】
図１３に示したように、電圧が印加されない条件下では、液晶分子Ｍの配向方向は基板Ｅ１、Ｅ２に対してほぼ垂直で、かつ僅かに一定方向に傾いた方向となっている。初期配向で僅かに一定の傾きを付与する理由は，電圧印加時に液晶分子が一定の方向に揃って傾くように制御するためであり、具体的な配向膜形成手段としてはＳｉＯ２ の斜め蒸着等の手段を用いることができる。この場合、偏光ビームスプリッタＰＢＳから入射する直線偏光ＰＩに対し、複屈折作用は発現しないため、画素電極で反射された出力光Ｐ３の偏光方向は入射光Ｐ１の偏光方向と同じ直線偏光となる。したがって、出力光Ｐ３は偏光ビームスプリッタＰＢＳを再び通る際に光源側に反射され（ＰＯ）、投射画面上は黒が表示される。
【００１８】
一方、図１４は液晶に電圧Ｖが印加された状態を表しており、液晶分子Ｍは基板に対し一定の方向に揃って傾いた状態となる。液晶分子Ｍの長軸・短軸の屈折率差に基づく複屈折性により、光の直交する偏光成分に対する位相差に変化が生じ、出力光Ｐ３の偏光状態は印加電圧に応じた分子の傾き，液晶ギャップに対応するトータル光路長、入射光Ｐ１の波長をパラメータとしたリタデーション値に応じて楕円偏光から円偏光、さらには入射光Ｐ１と直交する偏光方向の直線偏光、というように変化する。入射光Ｐ１と直交する偏光成分については、偏光ビームスプリッタＰＢＳに再び入射した後にこの偏光ビームスプリッタＰＢＳを透過し、投射レンズ側に出射され（ＰＯ）、画素電極毎の印加電圧に対応してグレー〜白で表示される。
【００１９】
上記した液晶表示モードは、電圧を印加しない状態で黒を表示するノーマリーブラックモードであり、黒表示時に液晶の複屈折作用を受けないため、黒表示での波長依存性がなく、黒表示に対応した信号電圧レベルも小さくて済むため、高コントラストの表示特性が得られる、という利点がある。
また、同じ電界効果複屈折モードを用いた表示モードの例として、誘電異方性が正の液晶材料を２つの基板に各々略並行、かつ互いの基板上での向きをねじれた状態で初期配向し、電圧印加時に液晶分子を電界方向に配列させることでノーマリーホワイト表示させる反射型ＴＮモードを用いることもできる。
【００２０】
ところで、実際の液晶表示装置にあっては、その全体の平面図は図１５に示すようになっている（特許文献３参照）。すなわち、図１５は液晶表示装置を示す平面図、図１６は図１５に示す装置の拡大断面図である。図１５及び図１６に示すように、アクティブマトリクス基板である第１の基板１１は、画素電極５００とスイッチング回路を含む表示画素Ｐｘをマトリクス配列した画素領域５０１、シフトレジスタ回路等の半導体回路を含み、表示画素Ｐｘに駆動信号（電気信号）を供給する水平走査駆動回路２や垂直走査駆動回路４等の駆動回路部を配置した周辺回路領域５０４、及びこの周辺回路領域５０４の外周のシール領域５０５で構成される。上記第１の基板１１は、例えば単結晶シリコン基板に一般的な半導体回路プロセスを適用することで作製する。
【００２１】
一方、第２の基板１２は対向基板であり、透明なガラス基板上に光透過性を有するＩＴＯ（イリジウム錫酸化物）などの透明な対向電極１３を積層した構成となっている。第１の基板１１及び第２の基板１２の各々の表面には液晶に所定の配向を付与する配向膜が形成される。第１の基板１１のシール領域５０５上に塗布したスペーサ粒子５１１の入ったシール接着剤５０６によって第２の基板１２との間で所定の空隙を保つように接着し、注入口５０７より二つの基板１１、１２間に液晶ＬＣを注入する。注入口５０７は液晶注入後、封止材によって封止する。５０８は信号供給用の端子を構成する電極パッド群であり、アクティブマトリクス基板の動作に必要な駆動信号を外部電気回路より供給して表示動作する。
【００２２】
上記液晶表示装置を製造するに際して、画素電極５００の表面を研磨する際に、周辺回路領域５０４及びシール領域５０５における表面高さに差が生じ、液晶部ギャップの均一性が悪化する場合があるので、これを防ぐ目的で、周辺回路領域５０４及びシール領域５０５の表面に、画素電極５００と同様に化学機械研磨されるダミー電極５０９、５１０を配置しており、これにより、均一性の高い表示特性を実現できる。また、液晶ギャップの制御には、表示品位の低下を考慮し、画素領域５０１にはシール接着剤を配置しておらず、シール領域５０５に塗布したスペーサ粒子５１１入りのシール接着剤５０６で液晶ギャップを確保する。
【００２３】
反射型の液晶表示装置では、画素電極５００で反射した光を表示に利用するため、画素電極には光学ミラーに匹敵する高度な表面性が求められる。特許文献３では、画素電極５００の表面を化学機械研磨（ＣＭＰ法：Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ）で研磨することで高反射率特性と均一な表面特性を実現している。一方、大面積に配置される画素電極の表面をＣＭＰ法で均一に研磨することは技術的に困難を伴うことから、画素電極の下地に当たる絶縁層にＣＭＰを適用し、予め平坦化した下地層の上部に画素電極を形成する方法を用いることもできる。
【００２４】
画素電極の下地層にＣＭＰ法による平坦化プロセスを適用した場合には、画素電極の各電極間に電極厚相当の段差が生じるため、この部分に液晶の配向乱れが生じることで、明るさ、表示コントラストの低下や表示均一性の悪化が起きる場合がある。この問題は、画素電極間を平坦化するプロセスを適用することで解決することができる。
【００２５】
図１７及び図１８に画素間平坦化プロセスの概要を示す。図１７において、第１の基板１１上に画素電極５００を形成する前工程で、表面絶縁層１２０をＣＭＰ法で研磨、平坦化する。次にコンタクトホール５１４を形成した後、金属電極層を積層し、エッチングによるパターニングを行って画素電極５００を形成する。さらに、画素電極５００の表面にＳｉＯ２ 等の絶縁層５１５を一様に堆積後、これを画素電極５００の表面が露出するまでエッチングするエッチバック法を適用する。これにより、図１８に図示するように画素電極間を平坦化部膜１３０で埋め込んだ構造を実現できる。
【００２６】
図１７及び図１８に示した画素間平坦化プロセスの適用にあたり、画素領域５０１と周辺回路領域５０４、シール領域５０５で表面の電極構造に隔たりがある場合には、エッチバック工程で平坦化層のエッチングレートに差が生じる結果、均一な平坦化が困難になる場合がある。したがって、特許文献３に開示されているように、周辺回路領域５０４およびシール領域５０５の上部には画素電極５００と同一金属層をパターニングしたダミー電極５０９、５１０を形成し、画素領域５０１、周辺回路領域５０４およびシール領域５０５に亘って極力均一な構造を保つことが望ましい。
【００２７】
【特許文献１】特開２００３−３４４８２４号公報
【特許文献２】特開平０１−１７０９３５号公報
【特許文献３】特開２０００−１９４００８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
ところで、上述したような従来の反射型の液晶表示装置において、周辺回路領域５０４およびシール領域５０５の各表面に画素電極５００と同じ形状のダミー電極５０９、５１０を形成した構造は、均一な表示特性を実現する上で有効である。
【００２９】
しかしながら、この構造と液晶ギャップをシール接着剤５０６に混合したスペーサ粒子５１１の粒子径で制御する構造とを併用した場合には、スペーサ粒子５１１による第１の基板１１への圧力がシール領域５０５に集中する傾向となり、しかも、一部のスペーサ粒子５１１の入ったシール接着剤５０６が周辺回路領域５０４側へも侵入することになる。この場合、上述したように、周辺回路領域５０４の上部表面にダミー電極５０９を配した構造では、図１９に示す拡大図のようにスペーサ粒子５１１がダミー電極５０９を押し潰し、下地回路の配線５３０ａ、５３０ｂ間などでショート欠陥が発生する場合があり、この結果、液晶表示装置の製造歩留まりを著しく低下させる、という問題があった。
【００３０】
このショート欠陥を回避する方法として、アクティブマトリクス基板である第１の基板１１のシール領域５０５の寸法、或いは幅を予め大きく設計し、シール接着剤５０６が周辺回路領域５０４側へ侵入しないようにしてオーバーラップしない構造とすることも考えられる。しかし、このようにシール領域５０５の寸法を大きくすると、アクティブマトリクス基板である第１の基板１１そのものが大型化（大面積化）し、ウエハ単位面積当たりから採れる基板の枚数が少なくなり、液晶表示装置の高コスト化につながる、という課題があった。
【００３１】
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、ダミー電極が設けられた周辺回路領域にスペーサ粒子入りのシール接着剤が侵入してスペーサ粒子がダミー電極を押し潰しても、周辺回路領域におけるショート欠陥の発生を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【００３２】
請求項１に係る発明は、画素電極と該画素電極に接続されたスイッチング回路とを含む表示画素がマトリクス状に配列された画素領域、前記画素領域の外側に設けられて前記スイッチング回路に電気信号を供給する駆動回路部が配置された周辺回路領域、及び前記周辺回路領域の外側に設けられてスペーサ粒子入りのシール接着剤を塗布するシール領域を有する第１の基板と、前記各画素電極に対向される対向電極が形成された光透過性の第２の基板とを、前記各画素電極と前記対向電極とが対向配置されて且つ前記周辺回路領域に前記シール接着剤が侵入した状態で接合して前記第１及び第２の基板間に液晶を封入してなる液晶表示装置において、前記周辺回路領域及び前記シール領域の表面上に前記画素電極と同一の形状のダミー電極を形成すると共に、前記周辺回路領域に形成された前記駆動回路部に接続される配線に対応する位置における前記ダミー電極を、異なる電位を有する２つの配線間に跨がらないように分割するように構成したことを特徴とする液体表示装置である。
【００３３】
このように、周辺回路領域に形成された駆動回路部に接続される配線の上方に位置するダミー電極を、電気的に異なる意味を持った、すなわち異なる電位を有する２つの配線間に跨がらないように分割するように構成したので、ダミー電極が設けられた周辺回路領域にスペーサ粒子入りのシール接着剤が侵入してスペーサ粒子がダミー電極を押し潰しても、周辺回路領域におけるショート欠陥の発生を抑制することができる。従って、寸法が非常に小さくて、均一で高品質な表示特性を有する液晶表示装置を歩留まり高く生産することができる。
【００３４】
この場合、例えば請求項２に記載したように、前記配線は、前記ダミー電極の直下の配線層を用いて形成されると共に、前記駆動回路部の光感度を有する領域を覆うように形成されている。
【発明の効果】
【００３５】
本発明に係る液晶表示装置によれば、周辺回路領域に形成された駆動回路部に接続される配線の上方に位置するダミー電極を、電気的に異なる意味を持った２つの配線間に跨がらないように分割するように構成したので、ダミー電極が設けられた周辺回路領域にスペーサ粒子入りのシール接着剤が侵入してスペーサ粒子がダミー電極を押し潰しても、周辺回路領域におけるショート欠陥の発生を抑制することができる。従って、寸法が非常に小さくて、均一で高品質な表示特性を有する液晶表示装置を歩留まり高く生産することができる。
【発明を実施するための最良の形態】
【００３６】
以下に、本発明に係る液晶表示装置の一実施例を添付図面に基づいて詳述する。
図１は本発明に係る液晶表示装置の第１実施例を示す平面図、図２は図１に示す液晶表示装置の周辺部を示す拡大断面模式図、図３は周辺回路領域におけるダミー電極が押し潰された時の状況を説明するための説明図である。尚、従来の液晶表示装置と同一構成部分については同一参照符号を付す。
【００３７】
図１及び図２に示すように、この液晶表示装置ＬＣＤは、アクティブマトリクス基板として例えば単結晶シリコン基板等よりなる第１の基板１１を有している。この第１の基板１１の中央部側には画素領域５０１が設けられ、その外周側にはダミー画素領域５１７が設けられ、その外周側には周辺回路領域５０４が設けられ、更にその外周側にはシール領域５０５が設けられている。また、この第１の基板１１の一側には、外部との間で各種の信号を中継する電極パッド群５０８が配列されている。
【００３８】
上記画素領域５０１には、反射型の矩形状の画素電極５００とスイッチングトランジスタおよび信号蓄積容量等よりなるスイッチング回路を含んで構成された表示画素Ｐｘがマトリクス状に配列されている。また、画素領域５０１の周辺の周辺回路領域５０４には、各表示画素Ｐｘに駆動信号を供給する水平走査駆動回路２及び垂直走査駆動回路４がそれぞれ配置されている。画素領域５０１と周辺回路領域５０４との間には、上述したように、ダミー画素領域５１７が配置されている。このダミー画素領域５１７には、画素領域５０１と同等の下地半導体構造（半導体積層構造）を形成している。これにより、平坦化工程で画素領域５０１と周辺回路領域５０４との間の下地配線密度の差を吸収し、周辺回路領域５０４に近接する画素領域５０１の平坦化均一性を向上させている。
【００３９】
ここで図１０〜図１２を参照して説明した構造は、本実施例でも全く同様に構成されており、その説明は省略する。そして、図２にも示すように、上記周辺回路領域５０４には、駆動回路部として水平走査駆動回路２や垂直走査駆動回路４が設けられる他、これらの回路に接続される各種の配線が設けられる。ここでは電気的に異なる意味を持った、すなわち異なる電位を持った２つの配線を、代表として配線５３０ａ、５３０ｂとして表している。この配線５３０ａ、５３０ｂは、例えば上記駆動回路２、４に対する電源線、グランド線などの基準電位を供給する下地配線が該当することになる。これらの配線５３０ａ、５３０ｂは、周辺回路領域５０４の周方向に沿って適宜配列されている。
【００４０】
また、上記配線５３０ａ、５３０ｂは、この下層に位置する駆動回路２、４の構成要素である半導体素子の感光領域を覆って誤動作を防止するようにもなっている。
そして、ダミー画素領域５１７と、周辺回路領域５０４のダミー画素領域５１７側の一部（内周側）の領域について、共通のトリミング電極５１８を形成している。このトリミング電極５１８は幅広になされており、画素領域５０１の外周側に沿って形成されている。トリミング電極５１８の機能は、画素領域５０１の周辺部において液晶を枠状に黒表示状態に制御することであり、トリミング電極５１８と対向する第２の基板１２の対向電極１３との電圧差が液晶の黒表示電圧に相当する電圧となるような電位設定とすることで、画素領域５０１の周辺を黒にトリミングすることができる。
【００４１】
このトリミング電極５１８は、この下層に位置する駆動回路部におけるトランジスタ構造などの感光領域を光から遮蔽する機能も有しており、光照射時の誤動作や特性変動を防止するようになっている。このトリミング電極５１８は画素電極５００のようにはパターン分割されていないで、所定の電位を供給する必要があるが、シール接着剤５０６はこのトリミング電極５１８よりパネルの外周側に配置されるため、このトリミング電極５１８の部分においてシール接着剤５０６中のスペーサ粒子５１１による駆動回路部のショート欠陥が発生することはない。
【００４２】
そして、上記周辺回路領域５０４のトリミング電極５１８が形成されている領域以外の他の領域の表面及びシール領域５０５の表面には、画素領域５０１に形成されている画素電極５００と同じ材料、同一寸法及び同一形状のダミー電極５１９がそれぞれ形成されている。従って、画素領域５０１に形成された画素電極５００と同一水平レベル上には、トリミング電極５１８とダミー電極５１９とが存在する状態となっている。
【００４３】
そして、上記ダミー電極５１９の内で、上記周辺回路領域５０４に設けた配線の上方においては、配線５３０ａ、５３０ｂ間を跨がないようにダミー電極は２つの微小なダミー電極５１９ａ、５１９ｂとに分割されている。換言すれば、上述のように電気的に異なる意味を持った２つの配線、例えば配線５３０ａ、５３０ｂ間の間隙５３２上にダミー電極が位置するような場合には、このようなダミー電極は例えば２つの微小なダミー電極５１９ａ、５１９ｂとに分割されて配置され、ダミー電極が２つの配線５３０ａ、５３０ｂ間を跨がないように設定している。このような状態は、周辺回路領域５０４の全ての領域において実現されている。
【００４４】
ここで各部の寸法の一例について説明すると、画素電極５００、トリミング電極５１８、ダミー電極５１９（５１９ａ、５１９ｂ）の厚さはそれぞれ０．５〜０．７μｍ程度、層間絶縁層の厚さ、例えば配線層間の厚さは０．５〜０．７μｍ程度、シール接着剤５０６中のスペーサ粒子５１１の平均直径は３．２μｍ程度である。
【００４５】
さて、このような構成において、液晶ＬＣを封止するために、第１の基板１１のシール領域５０５に、スペーサ粒子５１１の混入されたシール接着剤５０６を塗布し、この第１の基板１１に、対向電極１３の形成された光透過性の第２の基板１２を重ね合わせて貼り合わせ、上記液晶ＬＣを密封する。ここで、装置寸法の小型化の要請により上記シール領域５０５の幅寸法は可能な限り狭く設定しているので、上記塗布したシール接着剤５０６はこの内側領域の周辺回路領域５０４の途中まで侵入することは避けられない。
【００４６】
そして、シール接着剤５０６による接合に際しては、この部分に外部から一定の圧着力が付与されることになり、この時、硬質材料よりなるスペーサ粒子５１１が下層に位置するダミー電極５１９を押し潰す場合が生ずる。特に、周辺回路領域５０４において最上層のメタル配線層はスペーサ粒子５１１側より直接的に圧力を受けてショートする確率が高くなる。この場合、従来装置である図１９に示すように、押し潰されたダミー電極５１１が、電気的に異なる意味を有する２本の配線５３０ａ、５３０ｂ間を跨ぐように位置している時には、両配線５３０ａ、５３０ｂが上記押し潰されたダミー電極５１１を介してショート状態になっていた。
【００４７】
これに対して、本発明の場合には、図３にも示すように、電気的に異なる意味を有する２本の配線５３０ａ、５３０ｂ間の間隙５３２上では、ダミー電極５１９が跨がないように２つの微小なダミー電極５１９ａ、５１９ｂに分割されているので、各分割されたダミー電極５１９ａ、５１９ｂがそれぞれ押し潰されて、下層の配線５３０ａ、５３０ｂと導通状態になっても、両配線５３０ａ、５３０ｂがショートすることはない。このようにして、ショート欠陥が発生することを未然に防止することができる。この周辺回路領域５０４には電気的に異なる意味を有する配線は多数存在し、上記したような２つのダミー電極５１９ａ、５１９ｂに分割する構成は、電気的に異なる意味を有する配線間では全てにおいて採用することが望ましい。
【００４８】
このように、周辺回路領域５０４に形成された駆動回路部５０２、５０３に接続される配線の上方に位置するダミー電極５１９を、電気的に異なる意味を持った２つの配線５３０ａ、５３０ｂ間に跨がらないように分割するように構成したので、ダミー電極５１９が設けられた周辺回路領域５０４にスペーサ粒子入りのシール接着剤が侵入してスペーサ粒子がダミー電極を押し潰しても、周辺回路領域５０４におけるショート欠陥の発生を抑制することができる。従って、寸法が非常に小さくて、均一で高品質な表示特性を有する液晶表示装置を歩留まり高く生産することができる。
【００４９】
尚、ここでは電気的に異なる意味を有する配線５１９ａ、５１９ｂとして電源線とグランド線とを例にとって説明したが、これに限定されず、各信号電極Ｄ、各選択信号Ｇ等を跨がないようにダミー電極を分割するようにしてもよいのは勿論であり、この点は後述する他の実施例でも同様である。
【００５０】
＜第２実施例＞
次に本発明の液晶表示装置の第２実施例について説明する。図４は本発明に係る液晶表示装置の第２実施例の一例を示す平面図、図５は図１に示す液晶表示装置の周辺部を示す拡大断面模式図、図６はトリミング電極を示す平面図である。尚、図１乃至図３に示す構成部分と同一構成部分については同一参照符号を付して、その説明を省略する。
【００５１】
前記第１実施例では、トリミング電極５１８は、画素電極５００やダミー電極５１９よりも幅広の大きな電極層として形成したが、これに限定されず、このトリミング電極５１８を、上記画素電極５００やダミー電極５１９と同じ寸法形状であって、且つ規則性を持つ矩形パターン５２３で形成し、図６（Ａ）及び図６（Ｂ）に示すように各矩形パターン５２３間を微細な配線５２６でブリッジ接続するようにしてもよい。
【００５２】
このように、各矩形パターン５２３間を微細な配線５２６でブリッジ接続することにより電気的に相互接続してトリミング電極５１８を形成しているので、このトリミング電極５１８と対向電極１３との電圧差が液晶ＬＣの黒表示電圧に相当する電圧となるような電位を共通に印加することで、第１実施例と同様に画素領域５０１の周辺を均一な黒状態にトリミングできる。またシール接着剤５０６はこのトリミング電極５１８よりパネルの外周側に形成されるため、このトリミング電極５１８の部分においてシール接着剤５０６中のスペーサ粒子５１１による駆動回路部のショート欠陥が発生することはない。
【００５３】
先の第１実施例では、画素領域５０１の周辺のダミー画素領域５１７と周辺回路領域５０４の一部にパターン分割構造を持たない幅広のトリミング電極５１８を形成していたが、この第２実施例では、トリミング電極５１８を画素電極５００と同等の規則性を持ち、且つ電気的に接続された複数の矩形パターン５２３で形成し、共通電位を供給できる構成となっている。その結果、液晶表示装置のアクティブマトリクス基板となる第１の基板１１の全ての表面にわたって、画素電極５００、トリミング電極５１８、ダミー電極５１９は、それぞれ均等な規則性で形成されることになり、平坦化工程において更なる均一性が実現でき、しかも、第１実施例と同様な作用効果を発揮することができることから、例えばスペーサ粒子５１１による周辺回路領域５１４におけるショート欠陥も低減できるため、表示均一性の高い、高品位な液晶表示装置を高歩留まりで実現できる。
【００５４】
＜第３実施例＞
次に、本発明の液晶表示装置の第３実施例について説明する。図７は本発明に係る液晶表示装置の第３実施例の駆動回路部のシフトレジスタ回路の一部を示すブロック構成図、図８は図７に示すシフトレジスタ回路の一部を示す平面図、図９はシフトレジスタ回路の断面模式図である。
【００５５】
本発明に係る液晶表示装置においては、周辺回路領域５０４に配置する駆動回路部の基本機能として、画素領域５０１のマトリクス状に配列された各画素Ｐｘに信号電極Ｄを介して表示信号を供給すること及び選択電極Ｇを介して選択走査信号を供給することが必要であり、通常、このような回路機能を実現する回路としてシフトレジスタ回路を用いるのが一般的である。
【００５６】
図７に本発明の液晶表示装置で用いられるダイナミック型の上記シフトレジスタ回路の回路構成例を示す。図中、ＭＰはＰ型ＭＯＳトランジスタ、ＭＮはＮ型ＭＯＳトランジスタを表し、ＣＭＯＳ構造のスイッチ回路（ＭＰ１，ＭＮ１）、（ＭＰ３，ＭＮ３）、（ＭＰ５，ＭＮ５）…およびＣＭＯＳインバータ回路（ＭＰ２，ＭＮ２）、（ＭＰ４，ＭＮ４）、（ＭＰ６，ＭＮ６）…が基本単位毎に交互にカスケード接続され、スイッチ回路のオン、オフは制御信号Φ１ｎ、Φ１ｐ及びΦ２ｎ、Φ２ｐでそれぞれ制御される。このようなダイナミック型のシフトレジスタ回路では、スイッチ回路のオフ期間に出力端子側（図のＮｏｄｅ１、２、３）が一定期間フローティング状態となり、その状態を信号電荷として保持することにより順次転送動作を行う。従って、これらの端子側（Ｎｏｄｅ１、２、３）に接続した半導体素子に光が照射されると、信号電荷のリークが発生し、フローティング期間での電圧保持が不十分となり、駆動回路が誤動作する原因となる。
【００５７】
本発明の第１及び第２実施例に示したように、画素電極５００と同様にパターニングによって開口部（隙間）を有するダミー電極５１９及びトリミング電極５１８（第２実施例の場合）を周辺回路領域５０４の上層に形成する構成では、シフトレジスタのようなダイナミック回路部分において、感光領域を上記開口部から漏れる光に対して遮光し、誤動作を起こさないようにする工夫が必要である。
【００５８】
ここで、先の実施例の駆動回路部を構成するダイナミック型のシフトレジスタについて、そのレイアウト例を図８に示した。また、その断面模式図を図９に示した。なお、両図における図中の参照符号は、図７の回路構成図と対応している。本実施例では、ダイナミック型のシフトレジスタの電荷保持部に相当する半導体領域の上部は配線用の金属層の配線パターンＬ１、Ｌ２で覆われた構造とする。この配線パターンＬ１、Ｌ２は、例えば、各トランジスタに電源、グランド電位をそれぞれ給電する基準電源配線、例えば配線５３０ａ、５３０ｂと兼用することが可能である。図９の断面構造模式図から明らかなように、この構造では、周辺回路領域５０４に形成したダミー電極５１９の開口部（隙間）５４１から漏れ込んだ光をその下層に位置する電源、グランド電位の配線パターンＬ１、Ｌ２で遮光し、ダイナミック型のシフトレジスタの電荷保持部に相当する半導体領域に直接光が到達しない。従って、回路誤動作のない、安定した表示動作を実現できる。
【００５９】
さらに、電源、グランド電位の配線パターンＬ１、Ｌ２の上部に形成する周辺回路領域５０４の表面のダミー電極５１９に関しては、配線パターンＬ１、Ｌ２が隣接されて、且つ並行してレイアウト（配列）される部分については、微細な２つのダミー電極５１９ａ、５１９ｂで示すような２つのパターンに分割して配置している。本構成によれば、周辺回路領域５０４上にシール接着剤５０６を形成する場合、シール接着剤のスペーサ粒子がダミー電極５１９を押し潰しても、それによって配線パターンＬ１、Ｌ２間がダミー電極５１９を介してブリッジすることがなく、従って、配線パターンＬ１、Ｌ２間がショートすることがなく、回路動作不良の発生を防止するとができる。
【００６０】
以上、本発明の液晶表示装置によれば、周辺回路領域５０４およびシール領域５０５に画素電極５００と同一層によるダミー電極５１９を付与することで、平坦化工程の均一性を向上することができ、表示ムラの小さい均一で高品位な表示特性を得ることができる。また、シール接着剤が周辺回路領域５０４上にかかっても表示動作欠陥が発生し難い構造のため、シール接着剤の少なくとも一部を周辺回路領域５０４上に形成できることになり、パネル面積を有効利用できる。以上の特徴から、高品位で低コストの液晶表示装置の実現が可能となる。
尚、ここでは反射型の液晶表示装置を例にとって説明したが、これに限定されず、本発明は透過型の液晶表示装置にも適用できるのは勿論である。
【図面の簡単な説明】
【００６１】
【図１】本発明に係る液晶表示装置の第１実施例を示す平面図である。
【図２】図１に示す液晶表示装置の周辺部を示す拡大断面模式図である。
【図３】周辺回路領域におけるダミー電極が押し潰された時の状況を説明するための説明図である。
【図４】本発明に係る液晶表示装置の第２実施例の一例を示す平面図である。
【図５】図１に示す液晶表示装置の周辺部を示す拡大断面模式図である。
【図６】トリミング電極を示す平面図である。
【図７】本発明に係る液晶表示装置の第３実施例の駆動回路部のシフトレジスタ回路の一部を示すブロック構成図である。
【図８】図７に示すシフトレジスタ回路の一部を示す平面図である。
【図９】シフトレジスタ回路の断面模式図である。
【図１０】液晶表示装置の駆動回路基板に形成される駆動回路の概要を示す図である。
【図１１】一般的な反射型の液晶表示装置の表示画素の代表的な構造例を示す平面図である。
【図１２】一般的な反射型の液晶表示装置の表示画素の代表的な構造例を示す断面図である。
【図１３】初期配向を基板に略垂直としたノーマリーブラック型液晶の例を表す図である。
【図１４】初期配向を基板に略垂直としたノーマリーブラック型液晶の動作例を表す図である。
【図１５】従来の液晶表示装置を示す平面図である。
【図１６】図１５に示す装置の拡大断面図である。
【図１７】画素間平坦化プロセスの概要を示す図である。
【図１８】画素間平坦化プロセスの概要を示す図である。
【図１９】押し潰されたダミー電極が電気的に異なる意味を有する２本の配線間をショートしている状態を示す断面模式図である。
【符号の説明】
【００６２】
２…水平走査駆動回路、４…垂直走査駆動回路、１１…第１の基板、１２…第２の基板、１３…対向電極、５００…画素電極、５０１…画素領域、５０４…周辺回路領域、５０５…シール領域、５０６…シール接着剤、５１１…スペーサ粒子、５１７…ダミー画素領域、５１９…ダミー電極、５１９ａ，５１９ｂ…分割されたダミー電極、５３０ａ，５３０ｂ…配線、ＬＣ…液晶、ＬＣＤ…液晶表示装置、Ｐｘ…表示画素。
【図１】
2008064900.tif 000003
【図２】
2008064900.tif 000004
【図３】
2008064900.tif 000005
【図４】
2008064900.tif 000006
【図５】
2008064900.tif 000007
【図６】
2008064900.tif 000008
【図７】
2008064900.tif 000009
【図８】
2008064900.tif 000010
【図９】
2008064900.tif 000011
【図１０】
2008064900.tif 000012
【図１１】
2008064900.tif 000013
【図１２】
2008064900.tif 000014
【図１３】
2008064900.tif 000015
【図１４】
2008064900.tif 000016
【図１５】
2008064900.tif 000017
【図１６】
2008064900.tif 000018
【図１７】
2008064900.tif 000019
【図１８】
2008064900.tif 000020
【図１９】
2008064900.tif 000021