(57)【要約】      （修正有）【課題】配線層の電気的特性を保ち、被検査電子部品の検査情報を正確に収集できる電子部品検査用配線基板とその製造方法を提供する。【解決手段】複数のセラミックｓ１〜ｓ３層からなり、表面２に形成された複数のパッド６、上記セラミック層間に形成された配線層７、９、および上記パッド６と配線層７，９と裏面３との間を接続する複数のビア導体ｖを有する第１積層体Ｃ１と、上記と同じ材料組成で且つ複数のセラミック層ｓ４〜ｓ６からなり、表面４と裏面５との間を貫通する複数のビア導体Ｖを有し、第１積層体Ｃ１の裏面３側に積層された第２積層体Ｃ２と、を備え、第１積層体Ｃ１と第２積層体Ｃ２との間には、第１積層体Ｃ１の裏面３に露出するビア導体ｖと第２積層体Ｃ２の表面４に露出するビア導体Ｖとを接続するランド１０のみが配置され、該ランドの直径は、該ランド１０に接続されるビア導体ｖ，Ｖの直径の２〜５倍である、電子部品検査用配線基板１。【選択図】図１
2008224659.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層からなり、表面に形成された複数のパッド、前記セラミック層間に形成された配線層、および上記パッドと配線層と裏面との間を接続する複数のビア導体を有する第１積層体と、
上記セラミック層と同じ材料組成で且つ複数のセラミック層からなり、表面と裏面との間を貫通する複数のビア導体を有し、上記第１積層体の裏面側に積層された第２積層体と、を備え、
上記第１積層体と第２積層体との間には、かかる第１積層体の裏面に露出するビア導体と第２積層体の表面に露出するビア導体とを接続するランドのみが配置され、かかるランドの直径は、該ランドに接続されるビア導体の直径の２〜５倍である、
ことを特徴とする電子部品検査用配線基板。
【請求項２】
複数のセラミック層からなり、表面に形成された複数のパッド、前記セラミック層間に形成された配線層、および上記パッドと配線層と裏面との間を接続する複数のビア導体を有する第１積層体と、
上記セラミック層と同じ材料組成で且つ複数のセラミック層からなり、表面と裏面との間を貫通する複数のビア導体を有し、上記第１積層体の裏面側に積層された第２積層体と、を備え、
上記第１積層体と第２積層体との間には、かかる第１積層体の裏面に露出するビア導体と第２積層体の表面に露出するビア導体とを接続するランドのみが配置され、かかるランドの直径は、上記第１積層体または第２積層体に含まれるランドの直径よりも大である、
ことを特徴とする電子部品検査用配線基板。
【請求項３】
複数のセラミック層からなり、表面に形成された複数のパッド、前記セラミック層間に形成された配線層、および上記パッドと配線層と裏面との間を接続する複数のビア導体を有する第１積層体と、
上記セラミック層と同じ材料組成で且つ複数のセラミック層からなり、表面と裏面との間を貫通する複数のビア導体を有し、上記第１積層体の裏面側に積層された第２積層体と、を備え、
上記第１積層体と第２積層体との間には、かかる第１積層体の裏面に露出するビア導体と第２積層体の表面に露出するビア導体とを接続するランドのみが配置され、該ランドと上記ビア導体との上記表面・裏面に沿った接続位置のズレ量は、第１・第２積層体の周辺側の方が中央側の方に比べ大である、
ことを特徴とする電子部品検査用配線基板。
【請求項４】
前記第１積層体における導体の単位体積当たりの密度は、前記第２積層体における導体の単位体積当たりの密度よりも、高くなっている、
請求項１乃至３の何れか一項に記載の電子部品検査用配線基板。
【請求項５】
上下２組で且つ同じ材料組成のセラミックからなる複数ずつのグリーンシートに対し、上側の組の各グリーンシートには相対的に大きな割掛け率に従って、複数のビアホールを形成すると共に、下側の組の各グリーンシートには相対的に小さな割掛け率に従って、複数のビアホールを形成する工程と、
上記ビアホールごとに金属粉末を含む導電性ペーストを充填してビア導体を形成する工程と、
上記上側の組における複数のグリーンシートの表面に上記同様の導電性ペーストからなる配線層を形成する工程と、
上記上側の組における最下層のグリーンシートの裏面と、下側の組における最上層のグリーンシートの表面との間において、前者の裏面と後者の表面とに露出するビア導体同士を、上記上側の組または下側の組に含まれるランドの直径よりも直径が大きいランドと接続するように、上下２組の各グリーンシートを積層して、グリーンシート積層体を形成する工程と、を含む、
ことを特徴とする電子部品検査用配線基板の製造方法。
【請求項６】
上下２組で且つ同じ材料組成のセラミックからなる複数ずつのグリーンシートに対し、上側の組の各グリーンシートには相対的に大きな割掛け率に従って、複数のビアホールを形成すると共に、下側の組の各グリーンシートには相対的に小さな割掛け率に従って、複数のビアホールを形成する工程と、
上記ビアホールごとに金属粉末を含む導電性ペーストを充填してビア導体を形成する工程と、
上記上側の組における複数のグリーンシートの表面に上記同様の導電性ペーストからなる配線層を形成する工程と、
上記上側の組における最下層のグリーンシートの裏面と、下側の組における最上層のグリーンシートの表面との間において、前者の裏面と後者の表面とに露出するビア導体同士を、かかるビア導体と上記ランドとの上記表面・裏面に沿った接続位置のズレ量が、第１・第２積層体の周辺側の方が中央側の方に比べて大きくして接続されるように、上下２組の各グリーンシートを積層して、グリーンシート積層体を形成する工程と、を含む、
ことを特徴とする電子部品検査用配線基板の製造方法。
【請求項７】
前記グリーンシート積層体を形成する工程は、前記上側の組における最下層のグリーンシートの裏面と、下側の組における最上層のグリーンシートの表面との間において、前者の裏面と後者の表面とに露出するビア導体同士を、これらの直径よりも直径が２倍以上大きなランドを介して接続するように、上下２組の各グリーンシートを積層するものである、
請求項５または６に記載の電子部品検査用配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の導通性や動作の可否を検査するための電子部品検査用配線基板およびその製造方法に関する。
【背景技術】
【０００２】
ＩＣチップやＬＳＩなどの被検査電子部品の導通性や動作の可否を検査するため、かかる電子部品を搭載する表面を有し且つ有機絶縁層の間に形成した複数の薄膜配線層と、かかる薄膜配線層の下層にビア導体を貫通させたセラミックからなるベース基板と、からなるプローブカードが提案されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００６−２７５７１４号公報（第１〜６頁、図１〜５）
【０００４】
ところで、被検査電子部品を搭載する表面を有し且つかかる電子部品の検査情報を収集する比較的高密度の配線層を複数のセラミック層間に有する第１積層体と、かかる第１積層体の下方に積層され且つ複数のセラミック層をビア導体が貫通する第２積層体とを形成する場合、両者の配線層などの導体の密度が異なっている。このため、第１・第２積層体間の焼成収縮には、それなりの差を生じる場合があった。その結果、第１積層体と第２積層体とに同じ割掛け率を適用し、これらを積層して同時に焼成した場合、得られるセラミック基板の表層に位置するパッド、もしくは表層に露出するビア導体が、所望の位置からズレているため、被検査電子部品の検査情報が正確に収集できなくなる、という問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、背景技術において説明した問題点を解決し、複数のセラミック層間に第２積層体よりも比較的高密度の配線層を有する第１積層体と、かかる第１積層体の裏面側に積層され且つ複数のセラミック層をビア導体が貫通する第２積層体とからなり、第１・第２積層体間の導通が確実に取れ、且つ上記配線層の電気的特性を保ち、被検査電子部品の検査情報を正確に収集できる電子部品検査用配線基板およびその製造方法を提供する、ことを課題とする。
【課題を解決するための手段および発明の効果】
【０００６】
本発明は、前記課題を解決するため、複数のセラミック層間に第２積層体よりも比較的高密度の配線層を有する第１積層体と、かかる第１積層体の下方に積層され且つ複数のセラミック層をビア導体が貫通する第２積層体との間に、両積層体のビア導体同士を接続する比較的大径のランドのみを設け、配線層は第１積層体のセラミック層間に設ける、ことに着想して成されたものである。
即ち、本発明による第１の電子部品検査用配線基板（請求項１）は、複数のセラミック層からなり、表面に形成された複数のパッド、前記セラミック層間に形成された配線層、および上記パッドと配線層と裏面との間を接続する複数のビア導体を有する第１積層体と、上記セラミック層と同じ材料組成で且つ複数のセラミック層からなり、表面と裏面との間を貫通する複数のビア導体を有し、上記第１積層体の裏面側に積層された第２積層体と、を備え、上記第１積層体と第２積層体との間には、かかる第１積層体の裏面に露出するビア導体と第２積層体の表面に露出するビア導体とを接続するランドのみが配置され、かかるランドの直径は、該ランドに接続されるビア導体の直径の２〜５倍である、ことを特徴とする。
また、本発明による第２の電子部品検査用配線基（請求項２）は、複数のセラミック層からなり、表面に形成された複数のパッド、前記セラミック層間に形成された配線層、および上記パッドと配線層と裏面との間を接続する複数のビア導体を有する第１積層体と、上記セラミック層と同じ材料組成で且つ複数のセラミック層からなり、表面と裏面との間を貫通する複数のビア導体を有し、上記第１積層体の裏面側に積層された第２積層体と、を備え、上記第１積層体と第２積層体との間には、かかる第１積層体の裏面に露出するビア導体と第２積層体の表面に露出するビア導体とを接続するランドのみが配置され、かかるランドの直径は、上記第１積層体または第２積層体に含まれるランドの直径よりも大である、ことを特徴とする。
【０００７】
これらによれば、第１積層体と第２積層体との配線層などの導体の密度が相違し、両者の焼成収縮率が相違することに対応して、第１積層体と第２積層体との割掛け率を互いに異ならしめた場合であっても、第１積層体の裏面に露出するビア導体と、第２積層体の表面に露出するビア導体とを、前記ランドを介して確実に接続した状態で、両積層体が積層されている。しかも、第１積層体と第２積層体との間には、前記ランドのみが位置し、配線層は、第１積層体を形成する複数のセラミック層間に配置されているので、前記ランドによって配線層の大きさや形状について、制限を受けなくなる。このため、かかる配線層を所要の幅としたり、該配線層を所要の面積にできるため、配線層自体の電気的特性を容易に維持できる。従って、第１積層体の表面上に搭載したＩＣチップやＬＳＩなどの被検査電子部品に通電したり、かかる電子部品の検査情報を正確に収集することが可能となる。
【０００８】
尚、前記ランドの直径が前記ビア導体の直径の２倍未満になると、かかるランドとビア導体との導通が取りにくくなるおそれがあり、一方、ランドの直径がビア導体の直径の５倍を越えると、当該ランドの面積が過大となり、所望数のビア導体を配置することが困難となる。このため、ランドの直径を前記範囲とした。
併せて、第２の電子部品検査用配線基板によれば、前記ランドに直に接続されないビア導体の直径を、当該ランドに接続されるビア導体の直径と同等とすることで、製造方法の容易化にも貢献することが可能となる。
また、前記第１・第２積層体を形成するセラミック層の素材は、同じ材料組成のアルミナなどからなる高温焼成セラミック、あるいは、同じ材料組成のガラス−セラミックなどからなる低温焼成セラミックである。
更に、前記配線層は、信号、電源、接地用の配線層の何れかである。
加えて、前記配線層やビア導体は、高温焼成セラミックの場合には、ＷまたはＭｏで形成され、低温焼成セラミックの場合には、ＡｇまたはＣｕで形成される。
【０００９】
更に、本発明による第３の電子部品検査用配線基板（請求項３）は、複数のセラミック層からなり、表面に形成された複数のパッド、前記セラミック層間に形成された配線層、および上記パッドと配線層と裏面との間を接続する複数のビア導体を有する第１積層体と、上記セラミック層と同じ材料組成で且つ複数のセラミック層からなり、表面と裏面との間を貫通する複数のビア導体を有し、上記第１積層体の裏面側に積層された第２積層体と、を備え、上記第１積層体と第２積層体との間には、かかる第１積層体の裏面に露出するビア導体と第２積層体の表面に露出するビア導体とを接続するランドのみが配置され、該ランドと上記ビア導体との上記表面・裏面に沿った接続位置のズレ量は、第１・第２積層体の周辺側の方が中央側の方に比べ大である、ことを特徴とする。
これによれば、電子部品検査用配線基板の平面方向に沿ったサイズの大型化に対しても、容易に対応できると共に、当該配線基板の製造時において、前記ランドやビア導体の配設に係る誤差を容易に吸収することも可能となる。
【００１０】
加えて、本発明には、前記第１積層体における導体の単位体積当たりの密度は、前記第２積層体における導体の単位体積当たりの密度よりも、高くなっている、電子部品検査用配線基板（請求項４）も含まれる。
これによれば、第１積層体には、その表面のパッド、前記セラミック層間の配線層、およびこれらを接続するビア導体を形成し、第２積層体には、その裏面側パッドおよび前記セラミック層を貫通するビア導体を形成することで、前者のみに配線層を確実に配線した電子部品検査用配線基板となる。
【００１１】
一方、本発明による第１の電子部品検査用配線基板の製造方法（請求項５）は、上下２組で且つ同じ材料組成のセラミックからなる複数ずつのグリーンシートに対し、上側の組の各グリーンシートには相対的に大きな割掛け率に従って、複数のビアホールを形成すると共に、下側の組の各グリーンシートには相対的に小さな割掛け率に従って、複数のビアホールを形成する工程と、かかるビアホールごとに金属粉末を含む導電性ペーストを充填してビア導体を形成する工程と、上記上側の組における複数のグリーンシートの表面に上記同様の導電性ペーストからなる配線層を形成する工程と、上記上側の組における最下層のグリーンシートの裏面と、下側の組における最上層のグリーンシートの表面との間において、前者の裏面と後者の表面とに露出するビア導体同士を、上記上側の組または下側の組に含まれるランドの直径よりも直径が大きいランドと接続するように、上下２組の各グリーンシートを積層して、グリーンシート積層体を形成する工程と、を含む、ことを特徴とする。
【００１２】
これによれば、上側の組のグリーンシートには大きな割掛け率に従ってビアホールを形成し、下側の組のグリーンシートには小さな割掛け率に従ってビアホールを形成している。これら上下の組を積層したグリーンシート積層体を形成した際に、上側の組のビア導体と下側の組のビア導体とは、比較的大径の前記ランドを介して確実に接続される。このため、かかるグリーンシート積層体を焼成しても、焼成収縮が比較的大きい第１積層体側のビア導体と、焼成収縮が比較的小さい第２積層体側のビア導体とは、上記ランドに接続した状態で確実に焼成される。その結果、従来のように、第１積層体および第２積層体となる各グリーンシートに同じ割掛け率を適用していた場合に比べ、第１積層体および第２積層体側の何れかのビア導体とランドとが外れるおそれが皆無となる。更に、第１積層体側のビア導体は、その表面に追って形成されるパッドの直下に位置させられる。
しかも、第１積層体と第２積層体との間には、前記ランドのみが配置されるので、第１積層体のセラミック層間に、所要の幅や面積を有し、且つ所望の電気的特性を発揮する配線層を確実に配置できる。従って、第１積層体の表面上に搭載した被検査電子部品に通電したり、かかる電子部品の検査情報を正確に収集できる電子部品検査用配線基板を確実に提供することが可能となる。
【００１３】
尚、前記割掛け率とは、同じ２点間について、焼成前のグリーンシートにおける長さを、焼成後のセラミック層における長さで、除した（割り算：焼成前の長さ／焼成後の長さ）値を指す。通常、割掛け率は、約１．１〜１．２程度である。また、前記大小の割掛け率の差は、約０．００１〜０．００３の範囲である。かかる範囲とすることで、焼成後の表層に形成されたパッド、もしくは内部のビア導体の位置や寸法を、設定値に近付けることが可能となる。
【００１４】
また、本発明による第２の電子部品検査用配線基板の製造方法（請求項６）は、上下２組で且つ同じ材料組成のセラミックからなる複数ずつのグリーンシートに対し、上側の組の各グリーンシートには相対的に大きな割掛け率に従って、複数のビアホールを形成すると共に、下側の組の各グリーンシートには相対的に小さな割掛け率に従って、複数のビアホールを形成する工程と、かかるビアホールごとに金属粉末を含む導電性ペーストを充填してビア導体を形成する工程と、上記上側の組における複数のグリーンシートの表面に上記同様の導電性ペーストからなる配線層を形成する工程と、上記上側の組における最下層のグリーンシートの裏面と、下側の組における最上層のグリーンシートの表面との間において、前者の裏面と後者の表面とに露出するビア導体同士を、かかるビア導体と上記ランドとの上記表面・裏面に沿った接続位置のズレ量が、第１・第２積層体の周辺側の方が中央側の方に比べて大きくして接続されるように、上下２組の各グリーンシートを積層して、グリーンシート積層体を形成する工程と、を含む、ことを特徴とする。
これによっても、前記同様の電子部品検査用配線基板を一層容易に製造できると共に、平面方向に沿ったサイズが大型化しても、これを容易に製造できる。
【００１５】
更に、本発明には、前記グリーンシート積層体を形成する工程は、前記上側の組における最下層のグリーンシートの裏面と、下側の組における最上層のグリーンシートの表面との間において、前者の裏面と後者の表面とに露出するビア導体同士を、これらの直径よりも直径が２倍以上大きなランドを介して接続するように、上下２組の各グリーンシートを積層するものである、電子部品検査用配線基板の製造方法（請求項７）も含まれる。
これによれば、前記電子部品検査用配線基板を一層確実に製造できる。
【００１６】
付言すれば、前記割掛け率の異なる複数のグリーンシートを積層したグリーンシート積層体を焼成する工程と、かかる焼成により得られた複数のセラミック層からなる第１積層体の表面に露出する焼成済みで複数のビア導体の上方に、それぞれパッドを形成する工程と、を有する、電子部品検査用配線基板の製造方法も本発明に含まれ得る。
これによる場合、上記パッドに被検査電子部品の電極を接触させたり、あるいは、該パッドに取り付けたプローブに上記電子部品の電極を接触させた際に、第１・第２積層体側の各ビア導体、およびこれらに確実に接続した前記ランドを介して、上記電子部品の検査情報を正確に収集できる電子部品検査用配線基板を、確実に製造することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下において、本発明を実施するための最良の形態について説明する。
図１は、本発明における一形態の電子部品検査用配線基板（以下、単に検査用配線基板と称する）１を示す垂直断面図である。
かかる検査用配線基板１は、平面視が矩形（正方形または長方形）を呈し、図１に示すように、複数のセラミック層ｓ１〜ｓ３からなり、表面２および裏面３を有する第１積層体Ｃ１と、その裏面３側に積層され、且つ上記と同じ材料組成からなる複数のセラミック層ｓ４〜ｓ６からなり、表面４および裏面５を有する第２積層体Ｃ２と、を備えている。上記セラミック層ｓ１〜ｓ６は、同じ材料組成のアルミナなどからなる。
図１に示すように、第１積層体Ｃ１は、上記セラミック層ｓ１〜ｓ３間に形成された配線層７およびベタ状の配線層９と、表面２に形成された複数のパッド６と、表面２・裏面３間を配線層７，９，およびランド８を介して導通する複数のビア導体ｖと、かかるビア導体ｖ，ｖ間に配置されたランド８とを有している。
一方、第２積層体Ｃ２は、上記セラミック層ｓ４〜ｓ６と、これらの厚み方向に沿って貫通する複数の長いビア導体Ｖとを有している。
尚、第２積層体Ｃ２のセラミック層ｓ４〜ｓ６の間にも、上下のビア導体Ｖ，Ｖを接続するランド（図示せず）を配置しても良い。
【００１８】
第１積層体Ｃ１において、複数のパッド６は、最上層のセラミック層ｓ１の表面２の中央付近に形成されている。かかる複数のパッド６は、被検査電子部品を搭載する搭載エリアａ内に密集して配設され、被検査電子部品の電極と個別に接触して、かかる電子部品の性能を検査するために用いられる。
また、配線層７，９およびランド８は、ＷまたはＭｏからなり、配線層７は所定のパターンを、配線層９はベタ状を、ランド８は円形をそれぞれ呈する。配線層７およびランド８は、セラミック層ｓ１〜ｓ３を貫通するビア導体ｖを介して、互いに導通し且つ上記パッド６とも導通されている。
図２の水平部分断面図に示すように、中層のセラミック層ｓ３の表面には、例えば、接地層または電源層となるベタ状の配線層９と、平面視が円環形を呈する複数の隙間ｃごとの内側に形成された平面視が円形のランド８とが、同一平面において、比較的高い密度により形成されている。かかるランド８および隙間ｃは、配線層９内に平面視で格子状に配設されている。
最下層セラミック層ｓ３を貫通するビア導体ｖは、第１積層体Ｃの裏面３側に露出している。上記各ビア導体ｖも、ＷまたはＭｏからなる。
【００１９】
更に、第１積層体Ｃ１における最下層のセラミック層ｓ３の裏面３と、第２積層体Ｃ２における最上層のセラミック層ｓ４の表面４との間には、図３の水平部分断面図で示すように、平面視が円形で比較的大径のランド１０が、格子状に複数個配置される。かかるランド１０は、図１に示すように、第１・第２積層体Ｃ１，Ｃ２間において、単独で配置されている。尚、かかるランド１０は、ＷまたはＭｏからなり、その直径は、前記ランド８および直に接続されるビア導体ｖや上方のビア導体ｖよりも大径である。
図１に示すように、前記第１積層体Ｃ１の裏面３側に露出するビア導体ｖは、上記ランド１０ごとの上面に接続されている。また、複数のランド１０は、第２積層体Ｃ２のセラミック層ｓ４〜ｓ６を貫通する複数の長いビア導体Ｖを介して、第２積層体Ｃ２の裏面５に形成された複数の裏面側パッド１１と個別に導通されている。尚、上記ランド１０は、ビア導体Ｖよりも大径である。
【００２０】
図１に示すように、複数のランド１０と第２積層体Ｃ２の各ビア導体Ｖとの前記表・裏面３，４に沿った接続位置のズレ量は、第１・第２積層体Ｃ１，Ｃ２の周辺側の方が中央側の方に比べて、大きくなっている。
更に、前記第１積層体Ｃ１と第２積層体Ｃ２とでは、前者のパッド６、配線層７，９、ランド８、およびビア導体ｖからなる導体の単位体積当たりの密度が、後者のビア導体Ｖ、および裏面側パッド１１からなる導体の単位体積当たりの密度よりも、高くなっている。
尚、長いビア導体Ｖと裏面側パッド１１も、ＷまたはＭｏからなる。また、裏面側パッド１１は、パッド６、配線層７、ランド８，１０、およびビア導体ｖ，Ｖを介して送信された被検査電子部品の検査情報を、外部の電子機器に出力するものである。
図４の部分拡大断面図で示すように、第１・第２積層体Ｃ１，Ｃ２間に配置されたランド１０の直径ｄ１は、第１積層体Ｃ１側の前記ビア導体ｖの直径ｄ２、および第２積層体Ｃ２を貫通する長いビア導体Ｖの直径ｄ２に対し、それらの２〜５倍とされている。
【００２１】
以上のような検査用配線基板１によれば、第１積層体Ｃ１の裏面３側に露出するビア導体ｖと第２積層体Ｃ２の表面４に露出する長いビア導体Ｖとが、比較的大径の前記ランド１０を介して確実に接続されている。このため、表面２側のパット６と裏面５側の裏面側パッド１１とを、ランド１０を介して確実に導通可能となる。しかも、第１積層体Ｃ１のセラミック層ｓ２，ｓ３間には、ベタ状の配線層９と、円環状の隙間ｃを介した比較的小径のランド８とを高密度で配置できる。即ち、配線層９および小径のランド８は、大径のランド１０による影響を受けないため、配線層７を含めて、電気的特性を高く保つことが可能となる。
従って、検査用配線基板１によれば、第１積層体Ｃ１の表面２に形成したパッド６上に搭載し、あるいは該パッド６に取り付けた図示ないプローブに接触したＩＣチップなどの被検査電子部品に通電することで、かかる電子部品の検査情報を正確に収集することが可能となる。
尚、前記検査用配線基板１において、ベタ状の配線層９とランド８とを、第１積層体Ｃ１のセラミック層ｓ１，ｓ２間に形成し、所定パターンの配線層７を、セラミック層ｓ２，ｓ３間に形成した形態としても良い。
【００２２】
前記のような検査用配線基板１は、次のようにして製造した。
同種のアルミナ粉末、有機バインダ、溶剤などを同量ずつ配合して、同じ材料組成のセラミックスラリーを作り、これをドクターブレード法によって、図５に示すように、６枚のグリーンシートｇ１〜ｇ６を製作した。
図５において、上側のグリーンシートｇ１〜ｇ３は、各々厚みが約１８０〜３００μｍで、且つ追って前記第１積層体Ｃ１のセラミック層ｓ１〜ｓ３となり、下側のグリーンシートｇ４〜ｇ６は、各々厚みが約１８０〜５１６μｍで、且つ追って前記第２積層体Ｃ２のセラミック層ｓ４〜ｓ６となる。
上側のグリーンシートｇ１〜ｇ３（組）に対し、それぞれ割掛け率を１．２として、図５に示すように、複数のビアホールｈを、打ち抜き加工で所定の位置に形成した。また、下側のグリーンシートｇ４〜ｇ６（組）に対し、それぞれ割掛け率を１．１９８として、上記と同様に、複数のビアホールｈを所定の位置に形成した（ビアホール形成工程）。
【００２３】
次に、グリーンシートｇ１〜ｇ６ごとの各ビアホールｈ内に、Ｗ粉末を含む導電性ペーストをメタルマスクおよびスキージ（何れも図示せず）を用いて充填した。その結果、図６に示すように、グリーンシートｇ１〜ｇ６ごとの各ビアホールｈ内に、未焼成のビア導体ｖが形成された（ビア導体形成工程）。
次いで、グリーンシートｇ２〜ｇ４の表面、およびグリーンシートｇ６の裏面５に、上記同様の導電性ペーストをスクリーン印刷によって、図６に示すように、それぞれ所定パターンを有する未焼成の配線層７，９、ランド８，１０、および裏面側パッド１１を形成した（配線層形成工程）。尚、グリーンシートｇ５，ｇ６の表面で且つビア導体Ｖごとの真上に、図示しないランドを形成しても良い。
このうち、グリーンシートｇ３の表面には、そのほぼ全面をベタ状に覆う配線層９が形成されると共に、平面視で格子状に形成された円環形状を呈する複数の隙間ｃごとの内側に、小径のランド８を上記配線層９と同一平面において形成した。かかるランド８は、グリーンシートｇ３を貫通するビア導体ｖと接続された。
【００２４】
一方、大径のランド１０の直径（ｄ１）は、図６で上方および下方に位置する各ビア導体ｖの直径（ｄ２）の２〜５倍となるように設定した。かかるランド１０は、グリーンシートｇ４を貫通するビア導体ｖと接続された。
尚、上記ランド１０は、追って第１積層体Ｃ１の裏面３となるグリーンシートｇ３の裏面３側に形成しても良い。この場合、前記割掛け率の差を、例えば、０．００３に大きくする。更に、配線層７は、グリーンシートｇ２の裏面側に形成しても良い。
更に、図６で上側のグリーンシートｇ１〜ｇ３（組）と下側のグリーンシートｇ４〜ｇ６（組）とを、前者で最下層のグリーンシートｇ３の裏面３に露出する複数のビア導体ｖが、後者で最上層のグリーンシートｇ４の表面４に位置する複数のランド１０の上面に接触するように、グリーンシートｇ１〜ｇ６を厚み方向に沿って加圧しつつ積層した。
【００２５】
その結果、図７に示すように、グリーンシートｇ１〜ｇ３からなる第１積層体Ｃ１とグリーンシートｇ４〜ｇ６からなる第２積層体Ｃ２とが積層され、且つ両者のビア導体ｖがランド１０に接続されたグリーンシート積層体ＧＳが形成された（積層工程）。かかるグリーンシート積層体ＧＳを、所定の温度帯に加熱して焼成した（焼成工程）。
その結果、図８に示すように、表面２および裏面５を有し且つ一体となったセラミック層ｓ１〜ｓ６からなる第１・第２積層体Ｃ１，Ｃ２、焼成された配線層７，９、ビア導体ｖ，Ｖ、ランド８，１０、および、裏面側パッド１１を備えたセラミック積層体ＳＳが得られた。
前記焼成工程において、グリーンシート積層体ＧＳで上層側の組のグリーンシートｇ１〜ｇ３は、比較的高い密度の配線層７，９、およびランド８を有するため、前記割掛け率：１．２に従って、平面方向および厚み方向に沿って比較的大きく焼成収縮した。
【００２６】
一方、下層側の組のグリーンシートｇ４〜ｇ６は、ランド１０および裏面側パッド１１を除くと、複数の長いビア導体Ｖを比較的低密度で有するため、前記割掛け率：１．１９８に従って、平面方向および厚み方向に沿って比較的小さな焼成収縮に留まった。
かかる第１積層体Ｃ１と第２積層体Ｃ２との焼成収縮には差があるため、それぞれに応じて異なる前記割掛け率を適用しても、グリーンシートｇ４の表面４に形成された各ランド１０の直径（ｄ１）を、グリーンシートｇ３の裏面３に露出する各ビア導体ｖの直径（ｄ２）の２〜５倍に設定していたため、両者の接続を確実に保つことができた。
その結果、図８に示すように、セラミック積層体ＳＳでは、パッド６、配線層７、およびランド８が、セラミックｓ１〜ｓ３を貫通する各ビア導体ｖを介して、導通可能とされ、ランド１０および裏面側パッド１１が、セラミックｓ４〜ｓ６を貫通する長い各ビア導体Ｖを介して、導通可能とされていた。しかも、複数のランド１０と第２積層体Ｃ２の各ビア導体Ｖとの前記表・裏面３，４に沿った接続位置のズレ量は、第１・第２積層体Ｃ１，Ｃ２の周辺側の方が中央側の方に比べて、大きくなっていた。
【００２７】
次に、セラミック積層体ＳＳ（セラミック層ｓ１）の表面２を平坦面に研磨した後、かかる研磨後の表面２の中央部に露出する複数のビア導体ｖごとの上に、被検査電子部品と接触するパッド（６）を次のようにして形成した。
図９の左側に示すように、セラミック層ｓ１の表面２上に、Ｔｉ薄膜層１２とＣｕ薄膜層１３とを順次スパッタリングによって形成した。次いで、図９の右側に示すように、上記Ｃｕ薄膜層１３の上に感光性樹脂からなるレジスト層１４を形成した後、かかるレジスト層１４に対しフォトリソグラフィー技術を施すことによって、ビア導体ｖごとの上方に円柱形の貫通孔１５を形成した。
次に、図１０の左側に示すように、各貫通孔１５の底面に露出するＣｕ薄膜層１３の上に、電解メッキによってＣｕメッキ層１６を形成した。かかる状態で、図１０の右側に示すように、上記レジスト層１４を現像液によって溶解・除去した後、更に、上記Ｃｕメッキ層１６に覆われていない部分のＴｉ薄膜層１２とＣｕ薄膜層１３とを、エッチング液に接触させることで除去した。
【００２８】
その結果、表面２に露出するビア導体ｖごとの上方に、Ｔｉ薄膜層１２、Ｃｕ薄膜層１３、およびＣｕメッキ層１６の３層が円柱形にして形成された。
更に、図１１の左側に示すように、上記３層からなる円柱体の全表面（周面および頂面）に対し、電解メッキによってＮｉメッキ層１７を被覆した。
そして、図１１の右側に示すように、かかるＮｉメッキ層１７の全表面に対し、電解メッキによってＡｕメッキ層ｍを被覆した。これにより、複数のパッド６を位置精度良く表面２に形成できた。
その結果、被検査電子部品の電極と接触するための複数のパッド６が表面２の搭載エリアａに形成され、かかるパット６および裏面側パッド１１を、前記配線層７、ランド８，１０、およびビア導体ｖ，Ｖを介して、確実に導通可能とされた前記図１に示す検査用配線基板１を得ることができた。
【００２９】
以上のような検査用配線基板１の製造方法によれば、前記上側の組のグリーンシートｇ１〜ｇ３には大きな割掛け率に従った位置にビアホールｈを形成し、前記下側の組のグリーンシートｇ４〜ｇ６には小さな割掛け率に従った位置にビアホールｈを形成し、且つ各ランド１０の直径ｄ１を、グリーンシートｇ３の裏面３に露出する各ビア導体ｖの直径ｄ２の２〜５倍にしている。このため、２つのビア導体ｖ，Ｖおよびパッド６の位置精度が向上すると共に、かかる２つのビア導体ｖ，Ｖは、焼成された前記ランド１０を介して確実に接続される。しかも、第１積層体Ｃ１と第２積層体Ｃ２との間には、大径のランド１０のみが配置されるので、第１積層体Ｃ１のセラミックｓ２，ｓ３層間に、所要の面積を有し且つ接地用となる配線層９を確実に配置できた。従って、第１積層体Ｃ１の表面２上に形成したパッド６上に搭載した被検査電子部品に通電したり、かかる電子部品の検査情報を、ランド１０やビア導体ｖ，Ｖなどを介して、裏面側パッド１１から正確に収集できる検査用配線基板１を確実に提供することができた。
【００３０】
図１２は、異なる形態の検査用配線基板１ａを示す垂直断面図である。
かかる検査用配線基板１ａは、図１２に示すように、前記検査用配線基板１と同様な第１積層体Ｃ１および第２積層体Ｃ２を一体に積層したものである。
検査用配線基板１ａが前記検査用配線基板１と相違する点は、第１積層体Ｃ１のセラミック層ｇ２，ｇ３間において、上下のビア導体ｖを接続する複数のランド８の周りに、信号用とした細い線状の配線層９ａが配置されていることである。
尚、第１・第２積層体Ｃ１，Ｃ２間には、第１積層体Ｃ１側のビア導体ｖと第２積層体Ｃ２側の長いビア導体Ｖとを接続する大径のランド１０のみが配置され、かかるランド１０の直径ｄ１は、その上下に接続される各ビア導体ｖ，Ｖの直径ｄ２の２〜５倍である。
更に、図１２に示すように、複数のランド１０と第２積層体Ｃ２の各ビア導体Ｖとの前記表・裏面３，４に沿った接続位置のズレ量は、第１・第２積層体Ｃ１，Ｃ２の周辺側の方が中央側の方に比べて、大きくなっている。
【００３１】
検査用配線基板１ａは、前記検査用配線基板１と同様にして製造できるが、前記第１積層体Ｃ１内には、前記ベタ状の配線層９に替えて、信号用の配線層９ａとなる導電性ペーストを形成する。この結果、グリーンシートｇ１〜ｇ３から形成される第１積層体Ｃ１とグリーンシートｇ４〜ｇ６から形成される第２積層体Ｃ２との焼成時における焼成収縮の差は、前記検査用配線基板１を製造する場合よりも僅かに小さくなる。このため、前記上側の組のグリーンシートｇ１〜ｇ３の割掛け率に対し、下側の組のグリーンシートｇ４〜ｇ６の割掛け率を、前記検査用配線基板１と同じか、僅かに大きくして前記ビアホールｈが形成される。
以上のような検査用配線基板１ａによっても、前記検査用配線基板１と同様な作用が得られ、且つ前記同様な効果を奏することが可能である。
尚、前記第１積層体Ｃ１において、ランド８と配線層９ａとをセラミック層ｓ１，ｓ２間に形成し、配線層７をセラミック層ｓ２，ｓ３間に形成しても良い。
【００３２】
本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記第１積層体と第２積層体とを形成するためのセラミック層およびグリーンシートは、互いに同じ材料組成ないし成分組成のセラミック材料であれば良く、窒化アルミニウムやムライトなどの高温焼成セラミックや、ガラス−セラミック（例えば、アルミナ）などの低高温焼成セラミックとしても良い。
また、前記第１積層体の裏面と第２積層体の表面との間に単独で形成される大径で複数のランドは、平面視で千鳥状に配設した形態としても良い。
更に、前記ランドは、平面視でほぼ正方形や正多角形を呈する形態としても良く、これらの場合には、平面視で最短の距離が前記直径とされる。
【図面の簡単な説明】
【００３３】
【図１】本発明の一形態の電子部品検査用配線基板を示す垂直断面図。
【図２】上記検査用配線基板における小径のランド付近を示す水平部分断面図。
【図３】上記検査用配線基板における大径のランド付近を示す水平部分断面図。
【図４】上記大径のランド付近を示す部分拡大断面図。
【図５】上記検査用配線基板の一製造工程を示す概略図。
【図６】図５に続く製造工程を示す概略図。
【図７】図６に続く製造工程で得られたグリーンシート積層体を示す概略図。
【図８】図７に続く製造工程で得られたセラミック積層体を示す概略図。
【図９】図８に続く製造工程を示す概略図。
【図１０】図９に続く製造工程を示す概略図。
【図１１】図１０に続く製造工程を示す概略図。
【図１２】異なる形態の電子部品検査用配線基板を示す垂直断面図。
【符号の説明】
【００３４】
１，１ａ………電子部品検査用配線基板
２，４…………表面
３，５…………裏面
６………………パッド
７，９，９ａ…配線層
８，１０………ランド
Ｃ１……………第１積層体
Ｃ２……………第２積層体
ｓ１〜ｓ６……セラミック層
ｖ，Ｖ…………ビア導体
ｄ１，ｄ２……直径
ｇ１〜ｇ６……グリーンシート
ｈ………………ビアホール
ＧＳ……………グリーンシート積層体
【図１】
2008224659.tif 000003
【図２】
2008224659.tif 000004
【図３】
2008224659.tif 000005
【図４】
2008224659.tif 000006
【図５】
2008224659.tif 000007
【図６】
2008224659.tif 000008
【図７】
2008224659.tif 000009
【図８】
2008224659.tif 000010
【図９】
2008224659.tif 000011
【図１０】
2008224659.tif 000012
【図１１】
2008224659.tif 000013
【図１２】
2008224659.tif 000014