(57)【要約】【課題】電気光学装置において、ブロック順次駆動方式を用いるときにブロックの境界付近の表示ムラの発生を抑制することである。【解決手段】電気光学装置の信号線駆動回路は、ラインメモリからブロック毎に対応する映像信号データを抜き出して記憶しデータＶＤ４２として供給するブロック分メモリ、ブロックを順次選択する順次シフト信号を出力するシフトレジスタ、選択スイッチ群４０を備える。選択スイッチ群４０において、データＶＤ４２は２５本の信号線に供給され、順次シフト信号ＳＲ４４は１００組の信号線に供給され、選択スイッチ群４０の出力は、Ｂ１からＢ１００のブロックごとにまとまって、表示領域１４の信号線Ｄ１からＤ２４００に供給される。ここで、２５番目の選択スイッチ７０が用いられ、隣接するブロックにおいて隣接する選択スイッチの出力が１本の信号線Ｄ２５に接続される。【選択図】図３
2008224809.tif 000002
【特許請求の範囲】
【請求項１】
走査線駆動回路と、ブロック単位で画素にデータを送る信号線駆動回路とを備える電気光学装置であって、
前記信号線駆動回路は、
前記ブロックごとに設けられ、前記画素に接続される信号線に前記データを送る選択スイッチを複数有する選択スイッチ群を含み、
隣接する前記ブロックにおいて隣接する前記選択スイッチの出力が１本の信号線に接続されることを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置において、
前記選択スイッチ群は、前記信号線を複数の前記ブロックに分割することに対応し、各ブロックごとに設けられる選択スイッチ群であって、前記各ブロックに所属する各信号線のそれぞれについて前記データを供給または遮断する前記選択スイッチを複数有することを特徴とする電気光学装置。
【請求項３】
請求項２に記載の電気光学装置において、
前記信号線駆動回路は、
前記選択スイッチ群を群毎にそれぞれ順次駆動するシフトレジスタ回路と、
１水平走査期間に対応する前記データを前記ブロックの分割数に応じたブロック毎データとして前記選択スイッチ群に供給するメモリ部と、
を有することを特徴とする電気光学装置。
【請求項４】
請求項３に記載の電気光学装置において、
１つの前記選択スイッチ群を構成する前記選択スイッチの数が、前記信号線の総数を前記ブロックの総数で除した値よりも１つ多いことを特徴とする電気光学装置。
【請求項５】
請求項４に記載の電気光学装置において、
前記信号線駆動回路は、
前記１水平走査期間に対応する前記信号線データを前記信号線のそれぞれに割り当てて分割した信号線毎データを記憶するラインメモリを有し、
前記ブロック毎データは、前記ラインメモリから、当該ブロックを構成する前記信号線のそれぞれに対応する前記信号線毎データと、前記当該ブロックに隣接する前記信号線に対応する前記信号線毎データとを含んで構成されることを特徴とする電気光学装置。
【請求項６】
請求項５に記載の電気光学装置において、
前記ブロックの総数をｎとし、前記信号線の総数をｎ×ｍとして、
前記ラインメモリは、前記１水平走査期間に対応する前記データをｎ×ｍに分割して、それぞれを前記信号線毎データとして記憶し、
前記ブロック毎データは、前記ラインメモリから、前記当該ブロックを構成する前記信号線のそれぞれに対応するｍ個の前記信号線毎データと、前記当該ブロックに隣接する前記ブロックの先頭信号線に対応する前記信号線毎データとの合計ｍ＋１個の前記信号線毎データで構成され、
前記選択スイッチ群のそれぞれは、ｍ＋１個の前記選択スイッチで構成され、前記選択スイッチのそれぞれに、ｍ＋１個の前記信号線毎データの中で対応する前記信号線毎データが供給されることを特徴とする電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置に係り、特に、ブロック単位で画素にデータを送る電気光学装置に関する。
【背景技術】
【０００２】
アクティブマトリクス型の表示装置では、複数の走査信号線と複数のデータ信号線とを用いてマトリクス状に配置された各表示領域に所望の表示を行う。そして、複数の走査信号線について順次選択を行い、また、映像信号を複数のデータ信号線へ順次供給するために、シフトレジスタ回路技術が用いられる。
【０００３】
シフトレジスタは、走査信号線やデータ信号線の数に応じた段数のフリップフロップ等のシフトレジスタ回路要素を有するが、フリップフロップ等のシフトレジスタ回路要素の動作周波数には限界があり、例えば、現状では数ＭＨｚ程度である。このため、特に信号線の多いデータ信号線の場合には、データ信号線を複数のブロックに分割し、各ブロックに分けて駆動するブロック順次駆動方式が採用される。
【０００４】
例えば、特許文献１には、信号線が多い場合にブロック順次駆動方式が採用されることが述べられており、ブロック順次駆動方式で信号線を駆動する場合、信号線にビデオ信号を供給するタイミングと、走査線に走査パルスを供給するタイミングとのずれによって、各ブロック内における初段の信号線及び最終段の信号線周辺に表示ムラが生じることを指摘している。ここでは、ゲート容量による画素ＴＦＴの立上り時間ｔ２、水平ライン周期クロックＣＫＶの立下りから画素ＴＦＴのゲート端子へ走査パルスが伝達される遅延時間ｔ１、分割ブロック内の最終画素のビデオ信号を信号線の容量に充電するのに要する時間Ｔｓ等を考慮して、信号線駆動回路へのビデオ信号のタイミングを調整することが開示されている。
【０００５】
【特許文献１】特開２０００−１９４３０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のように、特許文献１によれば、ブロック順次駆動方式において、信号線にビデオ信号を供給するタイミングと、走査線に走査パルスを供給するタイミングとを調整することで、各ブロック内における初段の信号線及び最終段の信号線周辺に生じる表示ムラを抑制することができる。
【０００７】
しかし、これらのタイミングを調整しても、ブロック順次駆動方式においては、ブロックの境界付近において表示ムラが生じることがある。この原因の１つは次のように考えられる。すなわち、ブロック順次駆動において、１つのブロックの各信号線にデータが供給されるとき、その１つ前にデータが供給されたブロックの各信号線は、データ供給が止まっているため、フローティング状態となっている。このフローティング状態になっている信号線と、いまデータが供給されている信号線との間は、液晶容量及び配線容量等で容量結合が行われている。したがって、フローティング状態の信号線は、いまデータが供給されている信号線の電位状態の影響を受け、電位状態が変化し、これにより表示状態が変化する。その影響は、いまデータが供給されている信号線に隣接するフローティングの信号線が最も大きく受ける。これにより、ブロックの境界付近で表示ムラが生じるものと考えることができる。
【０００８】
本発明の目的は、ブロック順次駆動方式を用いるときにブロックの境界付近の表示ムラの発生を抑制することを可能とする電気光学装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明に係る電気光学装置は、走査線駆動回路と、ブロック単位で画素にデータを送る信号線駆動回路とを備える電気光学装置であって、前記信号線駆動回路は、前記ブロックごとに設けられ、前記画素に接続される信号線に前記データを送る前記選択スイッチを複数有する選択スイッチ群を含み、隣接する前記ブロックにおいて隣接する前記選択スイッチの出力が１本の信号線に接続されることを特徴とする。
【００１０】
従来技術のブロック順次駆動方式においては、隣接するブロックにおいて、一方のブロックに属する信号線にデータが送られるが、他方のブロックに属する信号線はデータが送られずフローティングである。上記構成によれば、電気光学装置は、隣接するブロックにおいて隣接する選択スイッチの出力が１本の信号線に接続される。すなわち、ブロックの境界付近において従来技術によればフローティングとなる一方のブロックの信号線に、そのブロックのための選択スイッチの出力であってここでは開放端となる出力と、そのブロックの隣接ブロックのための選択スイッチの出力であってここではデータが送られてくる出力とが接続される。すなわち、いまデータが供給されている信号線には１ブロック前の期間から既にデータが供給されていることになり、当該ブロック期間に入った時点での信号の電位変化が発生しない。これにより、隣接するブロックの境界において、従来技術であればフローティングとなる信号線にデータが送信され、フローティング状態になっている信号線と、いまデータが供給されている信号線との間の容量結合による影響が緩和される。したがって、ブロック順次駆動方式を用いるときにブロックの境界付近の表示ムラの発生を抑制することができる。
【００１１】
また、前記選択スイッチ群は、前記信号線を複数の前記ブロックに分割することに対応し、各ブロックごとに設けられる選択スイッチ群であって、前記各ブロックに所属する各信号線のそれぞれについて前記データを供給または遮断する前記選択スイッチを複数有することが好ましい。したがって、選択スイッチ群自体の構成は、従来技術をそのまま用いることができる。
【００１２】
また、本発明に係る電気光学装置において、前記信号線駆動回路は、前記選択スイッチ群を群毎にそれぞれ順次駆動するシフトレジスタ回路と、１水平走査期間に対応する前記データを前記ブロックの分割数に応じたブロック毎データとして前記選択スイッチ群に供給するメモリ部と、を有することが好ましい。したがって、シフトレジスタ回路とメモリ部の構成について、従来技術をそのまま用いることができる。
【００１３】
また、本発明に係る電気光学装置において、１つの前記選択スイッチ群を構成する前記選択スイッチの数が、前記信号線の総数を前記ブロックの総数で除した値よりも１つ多いことが好ましい。これを２以上多いものとすることもできるが、容量結合の影響は、距離が離れるにしたがって少なくなるので、従来技術柄の最小限度の構成変更で効果的に表示ムラを抑制できる。
【００１４】
また、本発明に係る電気光学装置において、前記信号線駆動回路は、前記１水平走査期間に対応する前記信号線データを前記信号線のそれぞれに割り当てて分割した信号線毎データを記憶するラインメモリを有し、前記ブロック毎データは、前記ラインメモリから、当該ブロックを構成する前記信号線のそれぞれに対応する前記信号線毎データと、前記当該ブロックに隣接する前記信号線に対応する前記信号線毎データとを含んで構成されることが好ましい。従来技術では、ブロック毎データは、ブロックを構成する信号線のそれぞれに対応する信号線毎データのみを有する。上記構成のブロック毎データは、当該ブロックに隣接する信号線に対応する信号線毎データを含むので、隣接するブロックの境界において、従来技術であればフローティングとなる信号線にこの信号線毎データを供給することができる。
【００１５】
また、本発明に係る電気光学装置において、前記ブロックの総数をｎとし、前記信号線の総数をｎ×ｍとして、前記ラインメモリは、前記１水平走査期間に対応する前記データをｎ×ｍに分割して、それぞれを前記信号線毎データとして記憶し、前記ブロック毎データは、前記ラインメモリから、前記当該ブロックを構成する前記信号線のそれぞれに対応するｍ個の前記信号線毎データと、前記当該ブロックに隣接する前記ブロックの先頭信号線に対応する前記信号線毎データとの合計ｍ＋１個の前記信号線毎データで構成され、前記選択スイッチ群のそれぞれは、ｍ＋１個の前記選択スイッチで構成され、前記選択スイッチのそれぞれに、ｍ＋１個の前記信号線毎データの中で対応する前記信号線毎データが供給されることが好ましい。この構成により、隣接するブロックの境界において、従来技術であればフローティングとなる信号線にこの信号線毎データを供給することができる。これによって、いまデータが供給されている信号線には１ブロック前の期間から既にデータが供給されていることになり、当該ブロック期間に入った時点での信号の電位変化が発生しない。したがって、フローティング状態になっている信号線と、いまデータが供給されている信号線との間の容量結合による影響が緩和され、ブロック順次駆動方式を用いるときにブロックの境界付近の表示ムラの発生を抑制することができる。
【発明を実施するための最良の形態】
【００１６】
以下に図面を用いて本発明に係る実施の形態につき詳細に説明する。以下では、電気光学装置の例として、液晶表示装置を説明するが、液晶表示装置以外の電気光学装置であってもよい。例えば、エレクトロルミネセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いる装置であってもよい。
【００１７】
また、以下では、液晶表示装置として、ガラス基板上に低温ポリシリコン技術を用いて走査線駆動回路、信号線駆動回路を形成するＳＯＧ（Ｓｙｓｔｅｍ  Ｏｎ  Ｇｌａｓｓ）技術を用いて搭載したものとして説明し、あるいは、高速性等の要求のために、別チップのＩＣをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）技術を用いて搭載したものを用いることができるとして説明するが、これら以外の方法で、絶縁基板上にこれらの回路を搭載するものであればよい。例えば、高温ポリシリコン技術を用いて絶縁基板上にこれらの回路を形成するものであってもよい。ポリシリコン技術に代えてアモルファスシリコン技術を用いてこれらの回路を形成するものであってもよい。これらの回路の全部でなく一部をポリシリコン技術あるいはアモルファスシリコン技術等で絶縁基板上に形成するものであってもよい。また、これらの回路の全部または一部を別チップに形成し、これを液晶表示装置の絶縁基板上に搭載するものであってもよい。
【００１８】
また、以下では、表示ムラを抑制する構成の説明を信号線駆動回路について説明するが、同様の技術を走査線駆動回路に適用するものとしてもよい。
【００１９】
また、以下では、液晶表示装置として、いわゆるフルカラーＷＶＧＡと呼ばれているものについて説明する。フルカラーＷＶＧＡは、信号線の数が３×８００＝２４００本、走査線の数が４８０本である。そして、ブロック順次駆動方式として、この２４００本の信号線を１００ブロックに分割して駆動するものを説明する。これらの数字は、あくまで説明のための一例であって、液晶表示装置の仕様等に応じ、適宜変更が可能である。
【００２０】
図１は  アクティブマトリクス型のフルカラー表示用の液晶表示装置１０の模式的平面図である。液晶表示装置１０は、ガラス基板１２の上にＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等の半導体素子が低温ポリシリコン技術で形成されたものを用い、カラーフィルタ等が形成されたもう１枚のガラス基板との間に液晶分子が挟持されて構成される。
【００２１】
図１において、液晶表示装置１０には、表示領域１４の周囲に、走査線駆動回路１６と、信号線駆動回路３０とが配置される。走査線駆動回路１６と、信号線駆動回路３０とは、ＳＯＧ技術として上記の低温ポリシリコン技術で形成されたものを用いることができるほか、高速性等の要求のために、別チップのＩＣをＣＯＧ技術を用いて搭載したものを用いることができる。そして、制御部２０から映像信号２２と、制御信号２４が供給される。制御部２０は、液晶表示装置１０の構成要素の１つとしてもよく、あるいは別の外部装置として構成することもできる。
【００２２】
アクティブマトリクス型の液晶表示装置１０は、図１の紙面上の左右方向である水平方向に延びる複数の走査線と、紙面上の上下方向である垂直方向に延びる複数の信号線とによってマトリクス状に区画された各領域を画素領域として、走査線の本数と信号線の本数との積に応じた複数の画素領域等によって表示領域１４が構成される。ここでは、液晶表示装置１０を、いわゆるフルカラーＷＶＧＡタイプとして、信号線の数を、ＲＧＢの３色分を含め、３×８００＝２４００本、走査線の数を４８０とする。
【００２３】
そして、表示領域１４を構成する各画素領域に順次映像信号を供給して所望の表示を行わせるために、複数の走査線を垂直方向に順次選択し、複数の信号線について水平方向に順次映像信号を供給することが行われる。この垂直方向の順次走査のために、走査線駆動回路１６が用いられ、水平方向の順次走査に信号線駆動回路３０が用いられる。
【００２４】
走査線駆動回路１６は、適当な入力信号を入力し、クロック信号の変化に同期させて、入力信号と同様な信号を、時間を順次ずらして出力する機能を有するシフトレジスタを内蔵する回路で、例えば、４８０段のシフトレジスタの場合、入力信号と同様な信号を、クロック信号の変化ごとに、順次４８０個出力する。この順次シフトして出力される信号を、表示領域１４の走査線選択信号２６として用いることで、クロック信号の変化に同期して、４８０本の走査線を順次選択することができる。
【００２５】
信号線駆動回路３０もシフトレジスタを含むが、ここでは信号線の数が２４００本と多いため、２４００段のシフトレジスタを用いると、走査に時間がかかる。そこで、２４００本の信号線をｎ＝１００個のブロックに分割し、段数をｍ＝２４００／１００＝２４としたシフトレジスタを用いる。信号線駆動回路３０は、制御部２０から供給される２４００本の信号線に相当する１水平走査期間の映像信号２２を受け取り、これを１００分割し、ブロックごとにまとめたブロック単位のデータ２８として信号線に供給する機能を有する。すなわち、信号線駆動回路３０は、制御部２０からの制御信号２４の制御の下で、ｍ＝２４段のシフトレジスタの作動と、ｎ＝１００群の選択スイッチ群の作動に合わせて、ブロック単位のデータ２８として、ｎ×ｍ＝２４００本の信号線にそれぞれ映像信号を供給する機能を有する。
【００２６】
図２は、信号線駆動回路３０の構成を示す図である。信号線駆動回路３０は、ドライバ部３２と、シフトレジスタ３８と、選択スイッチ群４０を含んで構成される。なお、ドライバ部３２を信号線駆動回路３０の構成要素とせずに、別チップのドライバＩＣとして構成するものとしてもよい。例えば、シフトレジスタ３８と選択スイッチ群４０とをＳＯＧ技術によってガラス基板上に形成し、ドライバ部３２を別チップとしてＣＯＧ技術によってガラス基板上に実装するものとできる。
【００２７】
ドライバ部３２は、図１で説明した制御部２０から供給される映像信号２２のデータを１水平走査期間単位で記憶するラインメモリ３４と、ラインメモリ３４に記憶される映像信号データの一部であって、後述するブロック単位で抜き出したブロック分メモリ３６を含んで構成される。
【００２８】
上記の例で、１水平走査期間の映像信号データは、ｎ×ｍ＝２４００本の信号線に分けて供給されるので、各信号線に対応する映像信号データを信号線毎データと呼ぶことにすると、ラインメモリ３４は、ｎ×ｍ＝２４００個の信号線毎データを並べて記憶するメモリということになる。ブロック分メモリ３６は、普通に計算すると、ｍ＝１００がブロック数であるので、（ｎ×ｍ＝２４００）／ｍ＝ｎ＝２４個の信号線毎データを各ブロック用に記憶すればよいのであるが、後述するように、隣接するブロックにおける表示ムラを抑制するため、最後の１００番目のブロックを除いて、各ブロック用にｍ＋１＝２５個の信号線毎データを記憶する。なお、後述するように、最後の１００番目のブロックについては２４個の信号線毎データが記憶される。
【００２９】
ラインメモリ３４の２４００個の信号線毎データから、任意のブロック用の信号線毎データを抜き出して記憶するには、制御部２０からの制御信号の指令による。例えば、１００ブロックを区別するため、Ｂ１からＢ１００まで番号を付すものとして、制御部２０が信号線駆動回路３０に、ブロック番号を指定することで、指定されたブロック番号に対応し、Ｂ１００をのぞいてｍ＋１＝２５個の信号線毎データがラインメモリ３４から抜き出されてブロック分メモリ３６に転送される。なお、ラインメモリ３４の２４００個の信号線毎データから、信号線毎データをどのようにしてブロック分メモリ３６に抜き出すかについては、後に図４を用いて説明する。
【００３０】
転送されたデータは、一旦ブロック分メモリ３６に記憶された後、Ｂ１００を除いて２５個のデータＶＤ４２、Ｂ１００については２４個のデータＶＤ４２として、選択スイッチ群４０に供給される。したがって、制御部２０がブロック番号をＢ１からＢ１００まで順次指定することで、選択スイッチ群４０には、ブロック１つごとにまとまったデータＶＤ４２が順次供給される。
【００３１】
シフトレジスタ３８は、上記のように、適当な入力信号を入力し、クロック信号の変化に同期させて、入力信号と同様な信号を、時間を順次ずらして出力する機能を有し、ここでは１００段で構成されている。したがって、入力信号と同様な信号を、クロック信号の変化ごとに、順次１００個出力する。図２では、１００個の順次シフト信号ＳＲ４４として示されている。この順次シフト信号ＳＲ４４を、１００個のブロックであるＢ１からＢ１００の各ブロックの選択信号とすることで、クロック信号の変化に同期して、１００個のブロックを、Ｂ１からＢ１００まで順次選択することができる。
【００３２】
かかるシフトレジスタ３８としては、例えば複数のデータフリップフロップ等を直列に接続し、これをクロック信号で駆動し、データを前段から後段に順次転送する方式が知られている。また、抵抗負荷型のインバータ回路を用いる方式、抵抗負荷に代えてＭＩＳトランジスタを用いた方式等も知られている。ＭＩＳトランジスタは、絶縁膜をゲート膜として用いる電界効果型トランジスタで、絶縁膜としては酸化膜、窒化膜、酸化膜と窒化膜との複合絶縁膜等を用いることができる。ＭＩＳトランジスタは、スイッチング素子として用いることができ、またそのドレイン端子とゲート端子を接続して２端子素子とすることで、ダイオード特性の抵抗素子として用いることもできる。
【００３３】
選択スイッチ群４０は、１００個のブロックに対応して設けられる１００群の選択スイッチ群であり、各選択スイッチ群４０は、それぞれ複数の選択スイッチ５０から構成される。各群を構成する選択スイッチ５０の数は、対応するブロックのブロック分メモリ３６の信号線毎データの数と同じである。すなわち、Ｂ１００に対応する選択スイッチ群４０は２４個の選択スイッチ５０で構成され、その他のブロックに対応する選択スイッチ群４０は、それぞれ２５個の選択スイッチ５０で構成される。したがって、１００個の選択スイッチ群４０を構成する選択スイッチの総数は、２４９９個である。
【００３４】
選択スイッチ群４０は、ブロック分メモリ３６から供給されるデータＶＤ４２を、ブロック単位のデータ２８として供給し、シフトレジスタ３８からの順次シフト信号ＳＲ４４によって、これをＢ１からＢ１００の各ブロックに順次シフトさせて、表示領域の２４００本の信号線にそれぞれ対応する映像信号データである信号線別データを供給する機能を有する。図２では、選択スイッチ群４０の出力に、数字の１から２４００を付し、表示領域の２４００本の信号線に対応することを示している。
【００３５】
図３は、選択スイッチ群４０の様子をさらに詳細に説明するため、選択スイッチ群４０の構成と、表示領域１４の構成とを一部拡大して示す図である。図３において、データＶＤ４２は、ＶＤ１からＶＤ２５として２５本の信号線に供給されるものとして示され、順次シフト信号ＳＲ４４は、ＳＲ１からＳＲ１００として、１００組の信号線に供給されるものとして示され、選択スイッチ群４０の出力は、Ｂ１からＢ１００のブロック５４ごとにまとまって、表示領域１４の信号線Ｄ１からＤ２４００に供給されるものとして示されている。
【００３６】
順次シフト信号ＳＲ４４は、図２で説明したシフトレジスタ３８の各段の出力に対応し、上記のように１００組の信号線に供給される。各信号線にはそれぞれ選択スイッチ５０が接続される。１組の信号線には同じ順次シフト信号が供給されるので、１組の信号線を構成する各信号線に接続される選択スイッチ５０は、同時にオン・オフすることになる。
【００３７】
選択スイッチ５０は、ｐチャネルトランジスタとｎチャネルトランジスタとを組み合わせたトランスミッションゲート型のスイッチで、ｐチャネルトランジスタとｎチャネルトランジスタとを同時にオン・オフさせるために、シフト信号を反転させるインバータが各選択スイッチ５０に設けられる。各選択スイッチ５０は、一方端が、データＶＤ４２が供給される信号線のいずれかに接続され、他方端が、表示領域の信号線Ｄ１からＤ２４００のいずれかに接続される。例えば、図３において破線丸印で囲まれた選択スイッチ５０は、ＳＲ１によってオン・オフし、一方端がＶＤ３、他方端がＤ３に接続される。したがって、ＳＲ１によって選択スイッチ５０がオンされると、信号線Ｄ３にＶＤ３のデータが供給されることになる。
【００３８】
表示領域１４には、Ｄ１からＤ２４００の合計２４００本の信号線５２と、Ｇ１からＧ４８０の合計４８０本の走査線５３とが直交して配置され、信号線と走査線の各交差に対応して、スイッチング素子５６と画素電極５８とが配置される。スイッチング素子５６、画素電極５８の総数は、４８０×２４００である。
【００３９】
図３では、繰り返し部分が省略してある。最初のブロックＢ１についてみると、このブロックＢ１は、表示領域１４において、Ｄ１からＤ２４の信号線を１つのブロックとしたものである。このブロックＢ１の動作は、次のように行われる。すなわち、図１における制御部２０からの制御信号２４によってブロックＢ１が指定されると、図２において説明したように、ラインメモリ３４からブロックＢ１に対応する信号線毎データが抜き出されてブロック分メモリ３６に転送され、データＶＤ４２として図３における２５本の信号線にそれぞれＶＤ１からＶＤ２５として供給される。２５本の信号線は、２５個の選択スイッチ５０の一方端に接続されている。
【００４０】
ここで、２５個の選択スイッチ５０は、２４個までがその他方端がそれぞれ表示領域１４の信号線Ｄ１からＤ２４に接続されている。図３において２５番目の選択スイッチ７０は、一方端が接続線７２を経由してＶＤ２５に接続され、他方端が接続線７４を経由して表示領域１４の信号線Ｄ２５に接続されている。
【００４１】
図１で説明した制御部２０の制御信号２４によって、図におけるシフトレジスタ３８に指令が出され、シフトレジスタ３８よりブロックＢ１の選択のための順次シフト信号ＳＲ１が出力されると、図３において、選択スイッチ７０を含む２５個の選択スイッチ５０が一斉にオンする。これによって、ＶＤ１のデータはＤ１に、ＶＤ２のデータはＤ２に、以下同様に、ＶＤ２４のデータはＤ２４に供給される。そして、ＶＤ２５のデータは、選択スイッチ７０のオンによって、次のブロックＢ２の先頭の信号線であるＤ２５に供給される。
【００４２】
このように、ブロックＢ１用の順次シフト信号ＳＲ１によって、ブロックＢ１に属する２４個の信号線であるＤ１からＤ２４のそれぞれに対応する信号線別データが供給されるとともに、ブロックＢ１に隣接するブロックＢ２の先頭の信号線であるＤ２５にも対応する信号線別データが供給される。
【００４３】
そして、次に、ブロックＢ２に対応する順次シフト信号ＳＲ２が出力されることになるが、その前に、ラインメモリ３４からブロックＢ２に対応する信号線毎データが抜き出されてブロック分メモリ３６に転送され、データＶＤ４２として図３における２５本の信号線にそれぞれＶＤ１からＶＤ２５として供給される。なお、ブロックＢ２に対応する選択スイッチ群４０も、ブロックＢ１の場合と同じ構成である。すなわち、２５個の選択スイッチ５０は、２４個までがその他方端がそれぞれ表示領域１４の信号線Ｄ２５からＤ４８に接続され、２５番目の選択スイッチは、表示領域１４の信号線Ｄ４９に接続される。図３では、繰り返しを省略しているため、Ｄ２７までが図示されている。
【００４４】
したがって、ブロックＢ１用のＳＲ１の信号状態がオフとなり、次の順次シフト信号ＳＲ２が出力されると、ブロックＢ１で説明したように、ブロックＢ２用のＶＤ１のデータはＤ２５に、ＶＤ２のデータはＤ２６に、以下同様に、図３には示されていないが、ＶＤ２４のデータはＤ４８に供給される。そして、ＶＤ２５のデータは、さらに次のブロックＢ３の先頭の信号線であるＤ４９に供給される。
【００４５】
このように、ブロックＢ２の先頭信号線であるＤ２５には、ＳＲ２のオンによって、Ｄ２５に対応するＶＤ１のデータが供給される。上記のように、ＳＲ１がオンしているときにも、Ｄ２５に対応するＶＤ２５のデータが供給されるので、結局ブロックＢ２の先頭信号線であるＤ２５には、ＳＲ１がオンのときと、ＳＲ２がオンのときに、それぞれ対応する信号線別データが供給されることになる。なお、後述するように、Ｄ２５に供給されるこれらのデータは、ラインメモリの同一アドレスから取得した同一のデータである。
【００４６】
すなわち、図３に示されるように、１本の信号線Ｄ２５に、通常通り接続される選択スイッチ５０の出力のほかに、選択スイッチ７０の出力が接続されているので、ＳＲ１とＳＲ２の２つの順次シフト信号のオンの期間にわたって、Ｄ２５に信号線別データが供給されることになる。これに対し、ブロックＢ１のＤ１からＤ２４、ブロックＢ２のＤ２６からＤ４８には、１つの順次シフト信号のオンに対応する期間のみにおいて信号線別データが供給される。
【００４７】
図３には図示が省略されているが、同様に、ブロックＢ３の先頭信号線であるＤ４９、ブロックＢ４の先頭信号線であるＤ７３等も、２つの選択スイッチの出力が接続される。一般的にブロック番号をｉとして、ブロックＢｉの先頭信号線であるＤ｛２４（ｉ−１）＋１｝には、２つの選択スイッチの出力が接続される。このようにし１００番目のブロックＢ１００の先頭信号線であるＤ２３７７にも２つの選択スイッチの出力が接続される。つまり、１００個のブロックの９９個の境界に対応して、図３における２５番目の選択スイッチ７０が設けられることになり、これによって、１００個の選択スイッチ群を構成する選択スイッチ５０の総数は、２４００＋９９＝２４９９個となる。
【００４８】
換言すれば、隣接するブロックにおいて隣接する選択スイッチの出力が１本の信号線に接続されることで、隣接するブロックにおけるこの１本の信号線に、２つのブロックにデータが転送される期間にわたって、信号線別データが供給されることになる。２つのブロックにデータが転送される期間にわたって、この１本の信号線に供給されるデータは、ラインメモリの同一アドレスから取得されたデータであり、同一のデータである。
【００４９】
図４は、このような構成において、ラインメモリからブロック分メモリに映像信号データが抜き出される様子、特に２５番目の選択スイッチ７０に供給される信号線別データの様子を説明する図である。ここでは、ラインメモリ３４と、ブロック分メモリ３６にそれぞれ記憶される映像信号データが、順次番号で示されている。ラインメモリ３４には、１水平走査期間における映像信号を信号線の総数である２４００で分割し、それぞれを区別するため、番号１から番号２４００で示されている。番号１から番号２４００は、それぞれ信号線毎データに対応する。番号１が信号線Ｄ１に供給されるべき信号線別データであり、番号２が信号線Ｄ２に供給されるべき信号線別データである。以下同様に、番号２５が信号線Ｄ２５に供給されるべき信号線別データであり、番号２３７７が信号線Ｄ２３７７に供給されるべき信号線別データであり、番号２４００が信号線Ｄ２４００に供給されるべき信号線別データである。
【００５０】
ブロック分メモリ３６には、ブロック番号、あるいは各順次シフト信号に対応し、最後のＳＲ１００の場合を除いて、ラインメモリ３４から２５個のデータが抜き出される。なお、最後のＢ１００あるいはＳＲ１００の場合には２４個のデータが抜き出される。図４では、ブロックＢ１、順次シフト信号ＳＲ１に対応するブロック分メモリ３６と、ブロックＢ２、順次シフト信号ＳＲ２に対応するブロック分メモリ３６と、ブロックＢ１００、順次シフト信号ＳＲ１００に対応するブロック分メモリ３６の内容が示されている。
【００５１】
すなわち、ブロックＢ１、順次シフト信号ＳＲ１に対応するブロック分メモリ３６には、番号１から番号２５までの２５個の信号線毎データが記憶され、ブロックＢ２、順次シフト信号ＳＲ２に対応するブロック分メモリ３６には、番号２５から番号４９までの２５個の信号線毎データが記憶され、ブロックＢ１００、順次シフト信号ＳＲ１００に対応するブロック分メモリ３６には、番号２３７７から番号２４００までの２４個の信号線毎データが記憶される。
【００５２】
このように、各ブロックに対応してブロック分メモリ３６に記憶される信号線別データの２５番目の内容と、その次のブロックに対応してブロック分メモリ３６に記憶される信号線別データの１番目の内容とは、同じになるように、ラインメモリ３４の同一アドレスから信号線別データが抜き出される。図３で説明したように、ブロック分メモリ３６に記憶される信号線別データのそれぞれは、信号線ＶＤ１からＶＤ２５に供給され、順次シフト信号に応じた選択スイッチ５０のオンによって各信号線に供給される。隣接するブロックにおいて隣接する選択スイッチの出力が１本の信号線に接続されているので、ブロックＢ２からブロック１００の先頭信号線には、２つの順次シフト信号のオン期間にわたって、対応する信号線別信号が供給されることになる。これらの先頭信号線に２つの順次シフト信号のオン期間にわたって供給されるデータは、上記のようにラインメモリ３４の同一アドレスから取得され、したがって、同一のデータである。
【００５３】
上記構成の液晶表示装置１０、特に選択スイッチ群４０の表示ムラ抑制作用を、図５から図７を用いて説明する。なお、以下では、図１から図４の符号を用いて説明する。図５は、ブロック順次駆動方式において隣接するブロックの境界付近で表示ムラが生じる様子を説明する図である。図６と図７は比較図であって、図６は、従来技術の選択スイッチの構成を用いたとき表示ムラが発生する様子を比較のため示す図で、図７は、図１から図４で説明した選択スイッチ群４０の構成によって表示ムラが抑制される様子を示す図である。以下では、ブロックＢ１とブロックＢ２の境界付近を取り上げて説明するが、他の隣接するブロックにおける境界付近も同様である。
【００５４】
図５は、信号線Ｄ２４、Ｄ２５、Ｄ２６の付近の表示領域１４の様子を示す図で、ここでは各選択スイッチの表示を省略し、各選択スイッチがオンしたときに供給される信号線別データをＶＤ２３からＶＤ２７で示してある。ＶＤ２３とは、図４で説明したラインメモリ３４において２３番目の信号線Ｄ２３に対応する信号線別データであり、ＶＤ２４は、２４番目の信号線Ｄ２４に対応する信号線別データであり、以下同様である。
【００５５】
図３で説明したように、表示領域１４には、Ｄ２４等の複数の信号線と、複数の走査線２６とが直交して配置され、信号線と走査線の各交差に対応して、スイッチング素子５６と画素電極５８とが配置される。そして、各信号線と画素電極との間には、液晶容量、配線間容量等に起因する容量６０，６２が存在する。したがって、ある信号線の電位が変化すると、この容量６０，６２を介して、他の信号線の電位が変化することが生じる。特に、外部から電位が供給されていない信号線は、フローティング状態にあるので、他の信号線の電位変化の影響を受けやすい。
【００５６】
例えば、いま、順次シフト信号ＳＲ２が出力されているとすると、ブロックＢ２に属するＤ２５からＤ４８までの信号線には、それぞれ対応する信号線別データに対応する電位が供給されているので、他の信号線からの影響を受けにくい。一方、ＳＲ２が出力されているときには既にＳＲ１の出力は完了しており、ブロックＢ１に属する信号線Ｄ１からＤ２４には信号線別データに相当する電位等の外部からの電位供給が行われておらず、フローティングの状態となっている。したがって、ブロックＢ１に属する信号線Ｄ１からＤ２４は、ブロックＢ２に属する信号線Ｄ２５からＤ４８の電位の影響を受けやすいことになる。ブロックＢ１に属する信号線Ｄ１からＤ２４には、ＳＲ１によって供給された電位によって容量が充電されて画像表示に必要な電位を保持しているのであるが、この信号線Ｄ２５からＤ４８の電位の影響があると、その画像表示のための電位が変動し、表示状態が変化する。このようにして、ブロックＢ２に信号線別データが書き込まれるとき、隣接するブロックＢ１に既に書き込まれた信号線別データが変動し、表示ムラが生じることがある。
【００５７】
この容量結合による影響は、電位が変動する信号線から離れるに従い弱くなる。したがって、最も表示ムラが生じやすいのは、隣接するブロックにおいて、隣接する信号線の間である。図５の例では、Ｄ２５の影響を最も受けるのはＤ２４であり、Ｄ２４とＤ２５の間で表示ムラが生じやすい。Ｄ２５から離れるに従い、その影響を受けるのが小さくなるので、Ｄ２４よりもＤ２３が受ける影響は少なく、Ｄ２２が受ける影響はさらに少ない。例えば、仮にＤ２４がＤ２５より受ける影響を、表示品質である透過度等で１０％とすると、Ｄ２４からＤ２３が受ける影響は、その１０％と見積もることができ、Ｄ２５の影響はＤ２３において１％程度に過ぎなくなる。したがって、まずは、隣接するブロックにおいて、最も隣接する信号線の間で、容量結合の表示ムラを考えればよい。もっとも、隣接するブロックにおいて、複数の隣接する信号線の間で、容量結合の表示ムラを検討することで、よりよい表示品質の電気光学装置を得ることができる。
【００５８】
このような容量結合による表示ムラを抑制するには、信号線別データが供給されるブロックの信号線であって、既に信号線別データが供給された隣接するブロックに最も隣接する信号線について、予め対応する信号線別データを供給することが好ましい。上記の例では、ブロックＢ２のＤ２５に、信号線別データがブロックＢ２に属する各信号線に供給されるに先立って、対応する信号線別データを供給する。好ましくは、隣接するブロックＢ１の隣接する信号線であるＤ２４に対応する信号線別データが供給されるのと同じタイミングで、Ｄ２５に、対応する信号線別データを供給する。もちろん、ブロックＢ２に所属する各信号線に対応する信号線別データが供給されるときにも、Ｄ２５には対応する信号線別データが供給されるので、Ｄ２５には、ブロックＢ１に信号線別データが供給される期間と、ブロックＢ２に信号線別データが供給される期間とにわたって、対応する信号線別データが供給されることになる。
【００５９】
図６、図７はその様子を示す図である。これらの図は、ブロックＢ１に対応する順次シフト信号ＳＲ１と、ブロックＢ１に隣接するブロックＢ２に対応する順次シフト信号ＳＲ２のタイミングと、信号線Ｄ２４，Ｄ２５の電位変化との関係を示す図で、横軸は時間、縦軸は適当な尺度の電圧である。
【００６０】
図６は従来技術の構成、すなわち、図３で説明した選択スイッチ７０がない場合であり、ＳＲ１が出力されることで、Ｄ２４は、対応する信号線別データの電位を受けて充電され、次にＳＲ２が出力されることで、Ｄ２５は、対応する信号線別データの電位を受けて充電される様子が示されている。そして、充電によってＤ２５の電位が立ち上がって変化すると、その影響を受けて、既にＳＲ１の出力が終了してフローティング状態となっているＤ２４の電位が変化し、持ち上がる様子が示されている。このようにＤ２４の電位状態が本来の電位状態から変化すると、ブロックの境界付近で表示ムラとして、ユーザに認識されることが生じる。
【００６１】
図７は、図１から図４で説明した選択スイッチ群４０の構成、すなわち、選択スイッチ７０を設けて、Ｄ２５に、隣接する選択スイッチの２つの出力が接続される構成とする場合である。縦軸、横軸、信号の内容は、図６と同じである。ここでは、ＳＲ１が出力されると、Ｄ２４が対応する信号線別データの電位を受けて充電されると共に、Ｄ２５も対応する信号線別データの電位を受けて充電される。次にＳＲ２が出力されると、Ｄ２５には同じく対応する信号線別データが供給されるので、Ｄ２５の電位はほぼ変化しない。Ｄ２６は、ＳＲ２の出力タイミングにあわせて、対応する信号線別データの電位を受けて充電が行われる。
【００６２】
ここで、ＳＲ２が出力されるとき、Ｄ２４はフローティング状態となり、Ｄ２４の電位変化の影響を受けやすくなるのであるが、図７に示されるように、Ｄ２５の電位状態は、ＳＲ２の出力期間の全域にわたってほぼ同じである。したがって、Ｄ２４は、Ｄ２５の電位変化の影響をほとんど受けることがない。ここで、図６ではＤ２４がＤ２５の電位変化を受けているのに対し、図７においてＤ２５がＤ２６の電位変化の際に影響を受けないのは、Ｄ２５がＳＲ２のオン期間中も外部からの電位供給を受けているためである。このように、図１から図４の構成の液晶表示装置１０において、ブロックの境界付近における容量結合による表示ムラを抑制することができる。
【００６３】
このように、ブロック順次駆動方式を行う場合に、隣接するブロックにおいて、隣接する選択スイッチの出力が１本の信号線に接続されるように構成することで、ブロックの境界付近における表示ムラを抑制することができる。上記では、隣接する選択スイッチの出力が接続される信号線を、走査方向の最も先頭の信号線として説明したが、さらに表示品質の向上を図るために、これを複数の信号線に適用するものとしてもよい。
【００６４】
また、上記では、ブロック順次駆動の方向、すなわち順次シフト信号がブロックを順次に選択する方向を、紙面において左側から右側として説明したが、もちろん、紙面において右側から左側に順次選択するものとしてもよい。この場合には、ラインメモリ、ブロック分メモリ、シフトレジスタ、選択スイッチ群の構成を、上記の説明に対し、左右逆にすることで同様の作用を行わせることができる。
【００６５】
若干の要素をさらに付加することで、選択スイッチ群の構成をそのままにして、シフトレジスタを双方向シフトレジスタとして、シフト方向切換信号によってブロックを順次に選択する方向を任意に切り換えるものとできる。すなわち、選択スイッチ群の基本構成をそのままとするときは、シフトレジスタの走査方向が逆転することに伴い、ブロックの先頭信号線と最後信号線の関係が逆となり、また図３における選択スイッチ７０の順次シフト信号の順序も逆になる。したがって、この逆転関係を適正にする適当な切換回路を設けることで、双方向シフトレジスタを用いて、表示領域における表示を水平方向で逆転させることができる。
【００６６】
図８は、双方向シフトレジスタを用いて表示を水平方向で逆転させても、ブロックの境界付近において容量結合による表示ムラを抑制できる構成の例を示す図である。ここでは、図３におけるＤ２３からＤ２６の付近に相当する部分を抜き出して示してある。図３と同様の要素には同一の符号を付し、詳細な説明を省略する。ここでは、シフト方向切換え信号ＣＳＨを用いて、選択スイッチ７０に入力される順次シフト信号をＳＲ１とＳＲ２との間で切り換える入力切換素子８０と、選択スイッチ７０の出力をＤ２５とＤ２４との間で切り換える出力切換素子８２が用いられている。
【００６７】
例えば、ブロックの順次選択の方向を図８に示す白抜実線矢印の方向として、これを順方向としてこれを選択するときにシフト方向切換信号ＣＳＨを「Ｈ」とし、ブロックの順次選択の方向を白抜破線矢印の方向として、これを逆方向として、この方向を選択するときにシフト方向切換信号ＣＳＨを「Ｌ」とする。
【００６８】
順方向選択のときは、図３等で説明した内容であるので、ＣＳＨを「Ｈ」とし、これによって、入力切換素子８０においてＳＲ１を選択スイッチ７０の入力端子に供給するものとし、出力切換素子８２において選択スイッチ７０の出力端子をＤ２５に接続するものとすればよい。
【００６９】
逆方向選択のときは、図８において紙面の左側から右側にブロックの順次選択が行われるので、順次シフト信号も左側から右側の方向に順次出力され、また、各ブロックの先頭信号線と最後信号線が逆になる。図８の例では、Ｂ２の最後出力線がＤ２５で、Ｂ１の最初信号線はＤ２４になる。したがって、ＣＳＨを「Ｈ」とし、これによって、入力切換素子８０においてＳＲ２を選択スイッチ７０の入力端子に供給するものとし、出力切換素子８２において選択スイッチ７０の出力端子をＤ２４に接続するものとすればよい。このようにすることで、図３、図７で説明した関係を逆方向選択の場合に実現することができる。
【００７０】
別の方法としては、選択スイッチ群の中に上記のようなシフト方向に応じた切換スイッチを設けずに、図４のブロック分メモリのブロック毎データをそのまま逆順に、データＶＤとして選択スイッチ群に供給するものとしてもよい。この場合、最初のブロックであるＢ１００に供給されるデータは２４個で、その後のＢ９９からＢ１までのブロックには２５個のデータが供給されることになる。
【図面の簡単な説明】
【００７１】
【図１】本発明に係る実施の形態における液晶表示装置の模式的平面図である。
【図２】本発明に係る実施の形態において、信号線駆動回路の構成を示す図である。
【図３】本発明に係る実施の形態において、選択スイッチ群の構成と、表示領域の構成とを一部拡大して示す図である。
【図４】本発明に係る実施の形態において、ラインメモリからブロック分メモリに映像信号データが抜き出される様子を説明する図である。
【図５】本発明に係る実施の形態において、ブロック順次駆動方式において隣接するブロックの境界付近で表示ムラが生じる様子を説明する図である。
【図６】従来技術の選択スイッチの構成を用いたとき表示ムラが発生する様子を比較のため示す図である。
【図７】本発明に係る実施の形態において、選択スイッチの構成によって表示ムラが抑制される様子を示す図である。
【図８】本発明に係る実施の形態において、双方向シフトレジスタを用いる場合の構成例を説明する図である。
【符号の説明】
【００７２】
１０  液晶表示装置、１２  ガラス基板、１４  表示領域、１６  走査線駆動回路、２０  制御部、２２  映像信号、２４  制御信号、２６  走査線選択信号、２８  ブロック単位のデータ、３０  信号線駆動回路、３２  ドライバ部、３４  ラインメモリ、３６  ブロック分メモリ、３８  シフトレジスタ、４０  選択スイッチ群、４２  データＶＤ、４４  順次シフト信号ＳＲ、５０，７０  選択スイッチ、５２  信号線、５３  走査線、５４  ブロック、５６  スイッチング素子、５８  画素電極、６０，６２  容量、７２，７４  接続線、８０  入力切換素子、８２  出力切換素子。
【図１】
2008224809.tif 000003
【図２】
2008224809.tif 000004
【図３】
2008224809.tif 000005
【図４】
2008224809.tif 000006
【図５】
2008224809.tif 000007
【図６】
2008224809.tif 000008
【図７】
2008224809.tif 000009
【図８】
2008224809.tif 000010