(57)【要約】      （修正有）【課題】ビア穴を形成する方法によらずに層間で配線パターンを電気的に接続するとともに、配線パターンを高密度に形成することができ、電気的特性および信頼性に優れた配線基板およびその製造方法ならびに半導体装置を提供する。【解決手段】基板３１の表面に、配線パターン４０と突部３２とが、突部３２の頂部３２ｂ上に配線パターン４０が延出して形成され、配線パターン４０が形成された面が絶縁層６０により被覆され、突部３２の頂部３２ｂに形成された配線パターン４０の接続部４０ｃの表面が、絶縁層６０の表面と均一高さもしくは絶縁層６０の表面よりも低位に露出して形成されている配線基板に半導体素子７０が実装された半導体装置であって、接続部４０ｃが、半導体素子７０の接続電極に位置合わせして形成された接続用のパッドとして形成され、半導体素子７０がフリップチップ接続により接続部４０ｃと電気的に接続して実装されている。【選択図】図８
2008028361.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面に、配線パターンと突部とが、該突部の頂部上に前記配線パターンが延出して形成され、
前記基板の前記配線パターンが形成された面が絶縁層により被覆され、
該絶縁層の表面に、前記突部の頂部に延出する前記配線パターンの接続部の表面が、該絶縁層の表面と均一高さもしくは絶縁層の表面よりも低位置に露出して形成されていることを特徴とする配線基板。
【請求項２】
下層の配線パターンと上層の配線パターンとが電気的に接続されるとともに、絶縁層を介して積層して形成された配線基板において、
前記下層の配線パターンの下地層となる絶縁層の表面に、前記下層の配線パターンと突部とが、該突部の頂部上に前記下層の配線パターンが延出して形成され、
前記下層の配線パターンが形成された面が前記絶縁層により被覆されるとともに、該絶縁層の表面に、前記突部の頂部に延出する前記下層の配線パターンの接続部の表面が、該絶縁層の表面と均一高さもしくは絶縁層の表面よりも低位置に露出して形成され、
該露出して形成された前記接続部に前記上層の配線パターンが電気的に接続されて形成されていることを特徴とする配線基板。
【請求項３】
前記下層の配線パターンと上層の配線パターンとは、前記突部の頂部において、単数の配線パターンと複数の配線パターンとを接続する構成、あるいは複数の配線パターン同士を接続する構成に設けられていることを特徴とする請求項２記載の配線基板。
【請求項４】
前記突部は、頂部が平坦面に形成されていることを特徴とする請求項１〜３のいずれか一項記載の配線基板。
【請求項５】
前記突部は、側面が傾斜面に形成され、前記配線パターンは該傾斜面上を通過して前記接続部に接続されていることを特徴とする請求項１〜４のいずれか一項記載の配線基板。
【請求項６】
前記絶縁層の表面と前記接続部の表面との段差高が、５μｍ以下であることを特徴とする請求項１〜５のいずれか一項記載の配線基板。
【請求項７】
基板の表面に突部を形成する工程と、
該突部が形成された基板の表面に、前記突部の頂部上まで配線を延出させて配線パターンを形成する工程と、
前記配線パターンが形成された前記基板の表面を絶縁層により被覆する工程と、
前記絶縁層の表面に、前記突部の頂部にまで延出して形成された前記配線パターンの接続部の表面を、該絶縁層の表面と均一高さもしくは絶縁層の表面よりも低位置に露出させる工程と
を備えていることを特徴とする配線基板の製造方法。
【請求項８】
下層の配線パターンと上層の配線パターンとが電気的に接続され、絶縁層を介して前記下層と上層の配線パターンとが積層して形成された配線基板の製造方法において、
前記下層の配線パターンの下地層となる絶縁層の表面に突部を形成する工程と、
該突部が形成された絶縁層の表面に、前記突部の頂部上まで配線を延出して前記下層の配線パターンを形成する工程と、
該下層の配線パターンが形成された前記絶縁層の表面を次層の絶縁層により被覆する工程と、
該次層の絶縁層の表面に、前記突部の頂部にまで延出して形成された前記下層の配線パターンの接続部の表面を、該絶縁層の表面と均一高さもしくは絶縁層の表面よりも低位置に露出させる工程と、
前記接続部に電気的に接続して前記上層の配線パターンを形成する工程と
を備えていることを特徴とする配線基板の製造方法。
【請求項９】
基板の表面に、配線パターンと突部とが、該突部の頂部上に前記配線パターンが延出して形成され、前記基板の前記配線パターンが形成された面が絶縁層により被覆され、該絶縁層の表面に、前記突部の頂部に形成された前記配線パターンの接続部の表面が、該絶縁層の表面と均一高さもしくは絶縁層の表面よりも低位置に露出して形成されている配線基板に半導体素子または半導体装置が実装された半導体装置であって、
前記接続部が、前記半導体素子または前記半導体装置の接続電極に位置合わせして形成された接続用のパッドとして形成され、
前記半導体素子または半導体装置が接続端子により前記接続部と電気的に接続して実装されていることを特徴とする半導体装置。
【請求項１０】
基板の表面に、配線パターンと突部とが、該突部の頂部上に前記配線パターンが延出して形成され、前記基板の前記配線パターンが形成された面が絶縁層により被覆され、該絶縁層の表面に、前記突部の頂部に形成された前記配線パターンの接続部の表面が、該絶縁層の表面と均一高さもしくは絶縁層の表面よりも低位置に露出して形成されている配線基板に半導体素子または半導体装置が実装された半導体装置であって、
前記接続部が、前記半導体素子とワイヤボンディング接続によって接続されるボンディングパッドとして形成され、
前記半導体素子または半導体装置の接続電極と前記接続部とがボンディングワイヤにより接続されて実装されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板およびその製造方法ならびに半導体装置に関し、より詳細には配線層間の電気的な接続構造を特徴とする配線基板およびその製造方法ならびにこの配線基板を用いた半導体装置に関する。
【背景技術】
【０００２】
絶縁層を介して配線層を積層して形成する多層配線基板においては、配線層間で配線パターンを電気的に接続する方法として、絶縁層にビア穴を形成し、ビア穴にめっきを施して配線パターンの導通部（ビア）を形成することによって接続する方法がなされている。  図９は、多層配線基板の製造方法の例として、ビルドアップ法によって形成する工程を示す。図９(a)は、下地層１０の表面に配線パターン１２を形成した後、基板の全面を覆うように絶縁層１４を形成した状態である。絶縁層１４は、たとえば、エポキシ樹脂フィルムをラミネートして形成される。次に、層間で配線パターンを電気的に接続する部位に合わせて絶縁層１４にビア穴１４ａを形成し、次いで、基板に無電解銅めっきを施して絶縁層１４の表面にめっきシード層１６を形成する（図９(b)）。
【０００３】
次に、絶縁層１４の表面に、配線パターンとなる部位が露出するようにレジストパターン１８を形成する（図９(c)）。次に、めっきシード層１６をめっき給電層とする電解銅めっきを施し、めっきシード層１６の露出面に銅めっき２０を盛り上げて形成する（図９(d)）。図９(e)は、レジストパターン１８を除去した後、絶縁層１４の表面に露出しているめっきシード層１６の部分を除去し、配線パターン２２を独立パターンとした状態を示す。
ビア穴１４ａに充填された銅めっき２０は下層の配線パターン１２と上層の配線パターン２２とを電気的に接続するビア２０ａとなり、下層の配線パターン１２と上層の配線パターン２２とがビア２０ａを介して電気的に接続された状態になる。
【特許文献１】特開平１−２３３０７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図９に示す配線基板の製造方法は、絶縁樹脂を積層し、ビア穴を形成した後、セミアディティブ法によって配線パターンを形成する方法を示す。配線パターンの製造方法には、この他にアディティブ法やサブトラクト法といった方法もある。
これらの製造工程において、絶縁層１４にビア穴１４ａを形成する際には、レーザ加工によってビア穴１４ａを形成するが、このレーザ加工によるビア穴１４ａの加工方法は、加工プロセスの負担が大きいという問題がある。レーザ加工機の加工が高価であること、近年の配線基板は配線パターンの配置密度が高くなっているため、絶縁層に形成するビア穴の数がきわめて多いからである。
【０００５】
また、絶縁層にビア穴を形成し、ビアにより層間で配線パターンを電気的に接続する方法の場合は、配線パターンを高密度に配置することが阻害されるという問題がある。ビアを介して配線パターンを接続する場合は、ビアと配線パターンとの接続部分ではビア穴の開口径よりも大径の接続用のパッドを形成する必要があるためで、結果として配線密度を高くすることが制約される。
【０００６】
図１０(a)は、絶縁層１４にビア穴１４ａを形成して下層の配線パターン１２と上層の配線パターンとをビア２１により接続した部位の断面構成を示す。図１０(b)は、ビア穴１４ａと上層の配線パターン２２に形成するパッド２２ａとの平面配置、図１０(c)は、下層の配線パターン１２のビア穴１４ａでのパッド１２ａの平面配置を示す。パッド２２ａをビア穴１４ａよりも大径に形成するのは、加工上のばらつきを考慮して、ビア穴部分での接続信頼性を確保するためである。
【０００７】
このように配線パターンの接続部分に接続用のパッドを形成すると、図１１に示すように、配線パターンの引き回し線２２ｂについては細幅に形成したとしても、引き回し線２２ｂの配置間隔はパッド２２ａの配置によって制約される。図１１(a)は、パッド２２ａを一列に整列させた場合、図１１(b)はパッド２２ａを千鳥配置とした例である。また、パッド２２ａが集中して配置されていない部位では、パッド２２ａと干渉しないように引き回し線２２ｂを迂回させて形成するから配線パターンの長さが長くなる。また、配線の中途に接続用のパッドのように幅広部分があると、配線の電気的特性が劣化するという問題もある。
【０００８】
なお、最近の半導体装置ではフリップチップ接続によって半導体素子を搭載した製品が多用されるようになってきた。これらの製品では、配線基板に半導体素子をフリップチップ接続した後、半導体素子と配線基板との間にアンダーフィル樹脂を充填する操作がなされるが、半導体素子は多ピン化するにしたがって、半導体素子と配線基板との離間間隔が狭くなるから、半導体素子と配線基板との間にアンダーフィル樹脂を充填する操作が困難になっている。
【０００９】
従来の配線基板の半導体素子搭載面は、基板の表面に配線パターンを形成した後、ソルダーレジスト等の保護膜によって基板の表面を被覆し、配線基板に搭載される半導体素子の端子（バンプ）の平面配置に合わせて配線パターンのパッド部を露出させて形成している。このため、配線基板の半導体素子搭載面に形成されたパッド部は、ソルダーレジスト等の保護膜の表面よりも一段、低く形成され、配線基板の半導体素子搭載面には凹凸が形成されている。このため、配線基板に半導体素子をフリップチップ接続した後、アンダーフィルする際のアンダーフィル樹脂の流動性が妨げられ、的確なアンダーフィルがなされない原因となっている。
【００１０】
本発明はこれらの課題を解決すべくなされたものであり、層間で配線パターンを電気的に接続する際にビア穴を形成する方法によらずに配線パターンを接続することによって、配線パターンを高密度に形成することを可能とし、また、フリップチップ接続によって搭載された半導体素子のアンダーフィルを的確に行うことができる配線基板およびその製造方法ならびにこの配線基板を用いた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明は次の構成を備える。
すなわち、基板の表面に、配線パターンと突部とが、該突部の頂部上に前記配線パターンが延出して形成され、前記基板の前記配線パターンが形成された面が絶縁層により被覆され、該絶縁層の表面に、前記突部の頂部に延出する前記配線パターンの接続部の表面が、該絶縁層の表面と均一高さもしくは絶縁層の表面よりも低位置に露出して形成されていることを特徴とする。
【００１２】
また、下層の配線パターンと上層の配線パターンとが電気的に接続されるとともに、絶縁層を介して積層して形成された配線基板において、前記下層の配線パターンの下地層となる絶縁層の表面に、前記下層の配線パターンと突部とが、該突部の頂部上に前記下層の配線パターンが延出して形成され、前記下層の配線パターンが形成された面が前記絶縁層により被覆されるとともに、該絶縁層の表面に、前記突部の頂部に延出する前記下層の配線パターンの接続部の表面が、該絶縁層の表面と均一高さもしくは絶縁層の表面よりも低位置に露出して形成され、該露出して形成された前記接続部に前記上層の配線パターンが電気的に接続されて形成されていることを特徴とする。
【００１３】
また、前記下層の配線パターンと上層の配線パターンとは、前記突部の頂部において、単数の配線パターンと複数の配線パターンとを接続する構成、あるいは複数の配線パターン同士を接続する構成に設けられていることにより、層間での配線パターンの接続形態の自由度を向上させることができ、配線パターンの設計を容易にすることができる。
また、前記突部は、頂部が平坦面に形成されていることにより、下層の配線パターンと上層の配線パターンとを容易に接続することができる。
また、前記突部は、側面が傾斜面に形成され、前記配線パターンは該傾斜面上を通過して前記接続部に接続されていることにより、配線パターンと接続部との電気的接続性を確実に確保することができる。
また、前記絶縁層の表面と前記接続部の表面との段差高は、５μｍ以下であることが好ましい。
【００１４】
また、配線基板の製造方法として、基板の表面に突部を形成する工程と、該突部が形成された基板の表面に、前記突部の頂部上まで配線を延出させて配線パターンを形成する工程と、前記配線パターンが形成された前記基板の表面を絶縁層により被覆する工程と、前記絶縁層の表面に、前記突部の頂部にまで延出して形成された前記配線パターンの接続部の表面を、該絶縁層の表面と均一高さもしくは絶縁層の表面よりも低位置に露出させる工程とを備えていることを特徴とする。
また、下層の配線パターンと上層の配線パターンとが電気的に接続され、絶縁層を介して前記下層と上層の配線パターンとが積層して形成された配線基板の製造方法において、前記下層の配線パターンの下地層となる絶縁層の表面に突部を形成する工程と、該突部が形成された絶縁層の表面に、前記突部の頂部上まで配線を延出して前記下層の配線パターンを形成する工程と、該下層の配線パターンが形成された前記絶縁層の表面を次層の絶縁層により被覆する工程と、該次層の絶縁層の表面に、前記突部の頂部にまで延出して形成された前記下層の配線パターンの接続部の表面を、該絶縁層の表面と均一高さもしくは絶縁層の表面よりも低位置に露出させる工程と、前記接続部に電気的に接続して前記上層の配線パターンを形成する工程とを備えていることを特徴とする。
【００１５】
また、基板の表面に、配線パターンと突部とが、該突部の頂部上に前記配線パターンが延出して形成され、前記基板の前記配線パターンが形成された面が絶縁層により被覆され、該絶縁層の表面に、前記突部の頂部に形成された前記配線パターンの接続部の表面が、該絶縁層の表面と均一高さもしくは絶縁層の表面よりも低位置に露出して形成されている配線基板に半導体素子または半導体装置が実装された半導体装置であって、前記接続部が、前記半導体素子または前記半導体装置の接続電極に位置合わせして形成された接続用のパッドとして形成され、前記半導体素子または半導体装置が接続端子により前記接続部と電気的に接続して実装されていることを特徴とする。
また、前記接続部が、前記半導体素子とワイヤボンディング接続によって接続されるボンディングパッドとして形成され、前記半導体素子または半導体装置の接続電極と前記接続部とがボンディングワイヤにより接続されて実装されていることを特徴とする。
【発明の効果】
【００１６】
本発明に係る配線基板およびその製造方法によれば、基板あるいは絶縁層に突部を形成して層間で配線パターンを電気的に接続する構成としたことによって、配線基板の製造工程を簡素化でき、配線基板の製造を容易にすることができる。また、突部に形成した接続部で配線パターンを層間で電気的に接続することによって、ビア穴を利用して配線パターンを接続する方法と比較して高密度に配線パターンを形成することが可能になる。また、絶縁層の表面と突部の頂部に設けられた接続部の表面とを均一高さもしくは絶縁層の表面よりも接続部の表面を低位置に設けることにより、配線基板に半導体素子をフリップチップ接続してアンダーフィルする際に、アンダーフィル樹脂の充填性を向上させることができる。また、本発明に係る半導体装置は、はんだバンプ等の接続端子あるいはワイヤボンディングによって半導体素子あるいは半導体装置を配線基板に確実に実装でき、半導体装置の製造を容易にし、信頼性の高い半導体装置として提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の好適な実施の形態について添付図面とともに詳細に説明する。
（配線基板の製造方法）
図１〜３は本発明に係る配線基板の製造方法の製造工程例として、コア基板３０に配線パターンを形成する工程を示す、図は各工程での基板の断面図を示す。
図１(a)は、配線パターンを形成するコア基板３０を示す。コア基板３０としては、たとえばガラスエポキシ等からなる樹脂基板が使用できる。通常、コア基板３０は複数の配線層を備え、これらを電気的に導通するためめっきスルーホールが形成される。図ではこれらの構成を省略している。
図１(b)は、コア基板３０の表面に突部３２を形成した状態を示す。この突部３２は層間で配線パターンを電気的に接続する平面配置位置に合わせ、コア基板３０の表面に形成する配線パターンの厚さよりも高くなるように形成する。
【００１８】
図２に、コア基板３０の表面に突部３２を形成した状態の平面図（図１(b)は、図２のＡ−Ａ線断面図）を示す。本実施形態では、突部３２は平面形状が長方形に、側面３２ａが傾斜面に、頂部３２ｂが平坦面に形成される。配線パターンは側面３２ａと頂部３２ｂ上まで配線を延出させるようにして形成するから、突部３２の幅は配線パターンのパターン幅よりも僅かに広く形成する。
【００１９】
本実施形態の配線基板の製造工程では、コア基板３０の表面に突部３２を形成する工程が特徴的である。実際の製造工程では、大判に形成されたコア基板３０（ワーク）の表面に突部３２を形成する（本実施形態では断面台形状）。
突部３２を形成する方法としては、ペースト状の樹脂を使用してスクリーン印刷等の印刷方法によって形成する方法、剥離シート上に所定配置に形成した樹脂をコア基板３０に転写して形成する方法、インクジェットによりコア基板３０上に樹脂を吹き付けて形成する方法、樹脂をディスペンスして形成する方法等が利用できる。印刷方法や転写方法による場合は、大判のワークに効率的に突部３２を形成することができて有効である。
【００２０】
また、インプリント方法によりコア基板３０の表面に突部３２を盛り上げるようにして形成することもできる。ここで使用するインプリント型は、突部３２を形成する部位を凹部に形成したもので、コア基板３０の表面をドライフィルム等の樹脂フィルムにより被覆し、インプリント型をコア基板３０の表面に押圧することによって、コア基板３０の表面を塑性変形させて突部３２を形成することができる。
また、コア基板３０の表面をドライフィルム等の樹脂フィルムにより被覆した後、サンドブラスト法により突部３２を残すように加工する方法によることもできる。
また、コア基板３０の表面を感光性樹脂フィルムにより被覆し、所定パターンに露光し、現像して突部３２を残すようにすることもできる。
【００２１】
なお、これらのコア基板３０に突部３２を形成する方法は、単層構造の配線基板に限らず、多層に配線パターンを形成する多層配線基板を形成する際に、下地となる絶縁層の上に突部を形成する場合にもまったく同様に適用することができる。
配線パターンの厚さは１５μｍ程度であり、コア基板３０の表面に形成する突部３２は２０〜３０μｍ程度の高さに形成すれば良いから、印刷法、転写法、インプリント方法、サンドブラスト法、フォトプロセス等によって簡単に形成することができる。
【００２２】
図１(c)は、コア基板３０の表面に突部３２を形成した後、ワークの表面にめっきシード層３４を形成した状態を示す。めっきシード層はワークの表面に無電解銅めっきを施す方法や、スパッタリング法等によって形成する。めっきシード層は電解めっきの際の給電層として使用するもので、めっき給電に必要な厚さに形成すればよい。
【００２３】
図１(d)は、次に、コア基板３０の表面に形成する配線パターンのパターン形状にしたがってワークの表面にレジストパターン３６を形成した状態を示す。レジストパターン３６はワークの表面にレジストフィルムを被着し、露光および現像によりめっきシード層３４上で、配線パターンとなる部位が露出するようにパターン形成する。
図２(b)に、コア基板３０の表面にレジストパターン３６を形成した状態の平面図を示す。ワークの表面のうち、配線パターンが形成される部位がめっきシード層３４が底面に露出する露出穴３６ａに形成される。露出穴３６ａは、コア基板３０の表面から突部３２の側面３２ａおよび頂部３２ｂにかけて連通（連続）するように形成される。
【００２４】
図１(e)は、めっきシード層３４をめっき給電層とする電解銅めっきをワークに施し、露出穴３６ａ内のめっきシード層３４の表面に銅めっき３８を形成した状態を示す。
電解銅めっきを施した後、レジストパターン３６を除去し（図１(f)）、次いで、めっきシード層３４のワークの表面に露出している部位を除去する（図１（ｇ））。めっきシード層３４は銅めっき３８にくらべてはるかに薄いから、レジスト等によって銅めっき３８が被着されている部位を被覆したりすることなく、銅のエッチング液を使用してめっきシード層３４の露出部分を選択的に除去することができる。めっきシード層３４の露出部分を除去することにより、コア基板３０上に配線パターン４０が独立したパターンとして残る。
【００２５】
図２(c)は、コア基板３０上に配線パターン４０が形成された状態の平面図を示す。配線パターン４０は、コア基板３０の表面に被着されている部位４０ａと、突部３２の側面に被着されている導通部４０ｂと、突部３２の頂部３２ｂに被着された接続部４０ｃとからなる。すなわち、配線パターン４０はコア基板３０の表面に被着された引き回し部分から突部３２の頂部３２ｂの上まで配線を延出して形成され、配線パターン４０の接続部４０ｃはコア基板３０の表面から一段高い位置に支持される。
【００２６】
図３は、配線パターン４０が形成されたコア基板３０の表面を絶縁層６０により被覆し、絶縁層６０の表面に第２層目の配線パターンを形成するまでの工程を示す。
図３(a)は、コア基板３０の表面に形成された配線パターン４０を、突部３２の頂部３２ｂに被着された接続部４０ｃまで埋没させるように絶縁層６０を形成した状態を示す。絶縁層６０は、ワークの表面に絶縁フィルムをラミネートする方法、ワークの表面に絶縁材をコーティングする方法によって形成することができる。
【００２７】
図３(b)は、突部３２の頂部３２ｂに被着する配線パターン４０の接続部４０ｃの表面を絶縁層６０から露出させた状態を示す。突部３２の頂部３２ｂに被着する接続部４０ｃを絶縁層６０から露出させる方法としては、ワークにドライエッチングを施す方法、ワークの表面を研磨する方法、砥粒を吹き付けて所要部位を除去するサンドブラストによる方法等が利用できる。また、レーザ加工によって突部３２の頂部３２ｂを被覆する絶縁樹脂を除去して、配線パターン４０の接続部４０ｃを露出させることもできる。また、絶縁層６０を形成する絶縁樹脂が感光性の樹脂材からなる場合には、露光および現像操作により、突部３２の頂部３２ｂを被覆している絶縁樹脂を除去して接続部４０ｃの表面を露出させることができる。
【００２８】
次に、絶縁層６０の表面に、第２層目の配線パターンと第３層目の配線パターンとを電気的に接続する平面配置位置に合わせて突部４２を形成し、ワークの表面の全面にめっきシード層４４を形成する（図３(c)）。突部４２は前述したコア基板３０の上に突部３２を形成する方法と同様にして形成できる。
次いで、絶縁層６０の表面に形成する配線パターンの配置にしたがってレジストパターン４６を形成する（図３(d)）。図３(e)は、めっきシード層４４をめっき給電層として電解銅めっきを施し、めっきシード層４４の露出面上に銅めっき４８を盛り上げて形成した状態である。
図３(f)は、レジストパターン４６を除去し、めっきシード層４４の露出部分をエッチングして、第２層目の配線パターン５０を形成した状態を示す。
【００２９】
第１層目の配線パターン４０と第２層目の配線パターン５０とは、突部３２に形成された配線パターン４０の接続部４０ｃが配線パターン５０に接することから電気的に接続され、絶縁層６０を介して第１層目の配線パターン４０と第２の配線パターン５０とが積層して形成される。
図４は、第２層目の配線パターン５０を形成した後、ワークの表面に絶縁層６２を被着形成した後、絶縁層６２の表面に第３層目の配線パターン５２を形成した状態を示す。突部４２の頂部に被着する配線パターン５０の接続部５０ｃの表面を絶縁層６２の表面に露出させ、第３層目の配線パターン５２が接続部５０ｃを介して、配線パターン５０と電気的に接続されている。
【００３０】
図４に示す配線基板では、コア基板３０の表面と絶縁層６０の表面に突部３２、４２を形成し、突部３２、４２の頂部３２ｂ、４２ｂまで配線を延出させる形態に配線パターン４０、５０を形成したことにより、接続部４０ｃと接続部５０ｃとによって隣接層の配線パターン４０、５０、５２が電気的に接続されている。
突部３２、４２をコア基板３０、絶縁層６０の表面から一段高く形成し、突部３２、４２を形成した位置で上層の配線パターン５０、５２と接続する構成は、突部３２、４２に形成した接続部４０ｃ、５０ｃと導通部４０ｂ、５０ｂが、層間で配線パターンを電気的に接続するビアとして機能することを示す。
【００３１】
図５(b)は、図５(a)の配線基板の構成において、突部３２における第１層目の配線パターン４０と第２層目の配線パターン５１との平面配置を示す。第１層目の配線パターン４０と第２層目の配線パターン５１とは、突部３２の頂部３２ｂ上で配線パターンが重複する配置とすることにより電気的に接続される。配線パターン５１は突部３２の頂部３２ｂ上で露出する接続部４０ｃに位置合わせするようにパターン形成すればよい。
本実施形態の製造方法では、下層の配線パターンと上層の配線パターンのパターン幅を利用して、互いに重複、交差するように配置することによって電気的に接続することができる。
【００３２】
図６は、突部３２を介して下層の配線パターン４０と上層の配線パターン５１とを接続する接続形態のいくつかの例を示す。図６(a)は、突部３２の頂部から斜め方向に配線パターン５１を引き出すように形成した例である。図６(b)は、突部３２の頂部を横断するように下層の配線パターン４０を形成し、突部３２の頂部から直角方向に上層の配線パターン５１を配置した例である。図６(c)は、一つの突部３２に下層の配線パターン４０を３本接続し、これらの配線パターン４０を１本の配線パターン５１に接続した例である。図６(d)は、下層の２本の配線パターン４０を突部３２で３本の上層の配線パターン５１に接続した例である。図６(e)は、突部３２を平面形状が円形に形成したもの、図６(f)は突部３２を平面形状が楕円形に形成したものである。
【００３３】
図６に示すように、突部３２は矩形状に限らず円形、楕円形等の適宜平面形状に、また、適宜大きさに形成することができる。
また、突部３２では導通部４０ｂを形成する部位を傾斜面に形成したが、突部３２の側面は必ずしも傾斜面でなければならないものではない。配線パターン４０の他端側と接続部４０ｃとが電気的に接続される形態であれば突部３２の側面の形状も限定されるものではない。
突部３２の頂部３２ｂを平坦面としているのは、突部３２の頂部３２ｂで配線パターンと接続する面積を確保するためである。突部３２の頂部で複数本の配線パターンを接続するとった場合には、突部３２の頂部の形態および大きさを適宜設計する。
【００３４】
図６に示すように、突部３２において配線パターンを接続する部位においては、従来のビア穴を使用して接続する形態の場合のように、ビア接続用のパッドを形成する必要がなく、したがって高密度に配線パターンを形成することができる。また、配線の中途にビア接続用のパッドのような幅広部分を形成する必要がないから、配線の電気的特性を改善することができる。また、ビアパッドと干渉しないように配線パターンを迂回させて配置するといった必要がなく、配線長を短縮することができ、基板の小型化も可能となり、電気的特性の優れた配線基板として提供することが可能となる。
【００３５】
なお、上記製造工程においては、セミアディティブ法によって配線パターン４０、５０を形成する例を示したが、セミアディティブ法以外の方法によって製造することも可能である。図７は、サブトラクト法によって配線基板を製造する工程例を示す。
まず、コア基板３０の表面に突部３２を形成する（図７(a)、(b)）。次いで、ワークの表面にめっきシード層３４を形成し、めっきシード層３４をめっき給電層とする電解銅めっきを施し、めっきシード層３４の表面に銅めっき３５を被着形成する（図７(c)）。次に、配線パターン４０となる部位を被覆するようにレジストパターン３７を形成し（図７(d)）、レジストパターン３７をマスクとして銅めっき３５とめっきシード層３４をエッチングすることにより、コア基板３０上に配線パターン４０を形成する。配線パターン４０の端部が突部３２の頂部上に延出して形成され、上層の配線パターンと電気的に接続される接続部４０ｃとなる（図７(e)）。
【００３６】
単層の配線パターンを備える配線基板の場合は、図７(e)に示す状態からワークの表面を樹脂フィルムにより被覆し、あるいは樹脂コーティングすることによりワークの表面を絶縁層６０によって被覆した後、ドライエッチング法、研磨法、サンドブラスト法によって絶縁層６０の表面に突部３２の頂部上に被着された接続部４０ｃの表面を露出させた状態を示す（図７(f)）。図のように、本実施形態の配線基板は、基板の表面を被覆する絶縁層６０の表面と接続部４０ｃの表面とを均一面に形成することが特徴である。配線基板に配線パターンを多層に形成した場合も、配線基板の表面層の接続部４０ｃについては絶縁層６０の表面と均一面に形成できる。
【００３７】
本発明に係る配線基板は、コア基板３０あるいは絶縁層６０の表面に突部３２、４２を形成して層間で配線パターンを電気的に接続して形成される。これらの突部３２、４２は印刷法、転写法等によって一括して形成できるから、従来のようにレーザ加工によって一つ一つビア穴を形成する方法とくらべて製造工程が簡易であり、量産性にすぐれるという利点がある。
また、本発明方法によれば、ビア穴にめっきを施す工程が不要となり、突部３２の上に配線パターンを形成する場合も、従来の配線パターンを形成する工程がそのまま利用できるという利点がある。
【００３８】
（半導体装置）
配線基板は図７(f)に示すように、配線パターン４０を単層として形成することもできるし、図４に示すように絶縁層６０、６２を介して配線パターン４０、５０、５２を積層した構成とすることもできる。これらの配線基板に、半導体素子あるいは所要の回路部品を搭載して半導体装置が提供される。
図８は、本発明に係る配線基板を使用した半導体装置の一例で、単層の配線パターン４０を形成した配線基板に半導体素子を搭載した半導体装置の例を示す。図８(a)は、配線基板に半導体素子７０をフリップチップ接続によって搭載した例、図８(b)は、半導体素子７１をワイヤボンディング接続によって搭載した例を示す。
【００３９】
本実施形態の半導体装置に用いている配線基板は、基板３１の表面に配線パターン４０を形成するとともに、基板３１の表面に形成した突部３２の頂部３２ｂ上まで配線パターン４０を延出させて接続部４０ｃとし、基板３１の配線パターン４０を形成した面を絶縁層６０により被覆し、絶縁層６０の表面と均一面に接続部４０ｃの表面が露出するように形成されている。
【００４０】
図８(a)では、配線基板の絶縁層６０の表面に露出する接続部４０ｃが半導体素子７０の接続電極（接続バンプ）と平面配置位置を一致させて形成され、図８(b)では、配線基板の絶縁層６０の表面に露出する接続部４０ｃが半導体素子７１とワイヤボンディング接続によって接続されるボンディングパッドとして形成されている。図８(b)に示す配線基板では、半導体素子７１を搭載する領域を確保して、その周囲に接続部４０ｃが配置される。
【００４１】
本実施形態の半導体装置においては、半導体素子７０、７１を搭載する配線基板の半導体素子７０、７１の搭載面が平坦面に形成されるから、半導体素子７０、７１を確実に搭載することができるという利点がある。
半導体素子をフリップチップ接続によって実装する際に、接続部４０ｃが平坦なパッドとして形成され半導体素子の実装面が平坦面に形成されていることは、ピン数がとくに多い半導体素子を搭載するような場合に、半導体素子の接続電極をパッドに正確に接合することができ、半導体素子の実装信頼性を高めることができるという利点がある。
【００４２】
また、半導体素子をフリップチップ接続した後、アンダーフィルする場合に、配線基板の実装面が平坦面になっていると、アンダーフィル樹脂の流れ性が良好になり、ボイドを生じさせないようにしてアンダーフィル樹脂を充填することができ、アンダーフィル樹脂の充填性を向上させることができる。多ピンの半導体素子はバンプ径が小さくなるから、フリップチップ接続した際の半導体素子と配線基板との離間間隔がより狭くなる。配線基板のパッドが形成された実装面を平坦面に形成してアンダーフィル樹脂の充填性（流れ性）を向上させる方法は、多ピンの半導体素子を搭載するような場合にとくに有効となる。
【００４３】
なお、配線基板の半導体素子の実装面におけるアンダーフィル樹脂の流動性を考慮すると、配線基板の実装面でパッドとなる接続部４０ｃの表面が絶縁層６０の表面よりも突出していることは好ましくなく、接続部４０ｃの表面は絶縁層６０の表面よりも低位となっているのがよい。この場合も、アンダーフィル樹脂の流動性（充填性）を考慮すると、接続部４０ｃの表面と絶縁層６０の表面との段差は５μｍ程度以下であることが望ましい。
【００４４】
また、配線基板に形成する突部３２を柔軟性のある素材によって形成すると、半導体素子７０、７１と基板３１との熱膨張係数差によって生じる熱応力を突部３２によって緩和することができ、熱応力によって半導体素子が損傷されないようにすることもできる。
【００４５】
なお、上記実施形態では、配線基板に半導体素子を搭載した例を示したが、半導体素子のかわりにあらかじめパッケージングされた半導体装置、たとえばＣＳＰ（チップサイズパッケージ）、ＢＧＳ（Ball Grid Array)、ＭＣＭ（マルチチップモジュール）を上記配線基板に搭載することも可能である。この場合は、半導体素子が搭載された半導体装置と配線基板の接続部４０ｃとを、はんだボール等の接続端子を介して接合して実装することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明に係る配線基板の製造工程における基板の断面図である。
【図２】コア基板に形成される突部と配線パターンの平面図である。
【図３】本発明に係る配線基板の製造工程における基板の断面図である。
【図４】配線パターンを複数層に積層して形成した配線基板の断面図である。
【図５】突部における配線パターンの断面図と平面図である。
【図６】突部における配線パターンの平面接続形態を示す説明図である。
【図７】配線基板の他の製造工程における基板の断面図である。
【図８】本発明に係る半導体装置の構成例を示す断面図である。
【図９】従来の配線基板の製造方法を示す説明図である。
【図１０】従来の配線基板におけるビアの接続部分の構成を示す説明図である。
【図１１】配線パターンのパッドと配線との配置例を示す説明図である。
【符号の説明】
【００４７】
３０  コア基板
３１  基板
３２、４２  突部
３２ｂ、４２ｂ  頂部
３４、４４  めっきシード層
３５、３８、４８  銅めっき
３６、３７、４６  レジストパターン
４０、５０、５１、５２  配線パターン
４０ｂ、５０ｂ  導通部
４０ｃ、５０ｃ  接続部
６０、６２  絶縁層
７０、７１  半導体素子
【図４】
2008028361.tif 000003
【図５】
2008028361.tif 000004
【図１１】
2008028361.tif 000005
【図１】
2008028361.tif 000006
【図２】
2008028361.tif 000007
【図３】
2008028361.tif 000008
【図６】
2008028361.tif 000009
【図７】
2008028361.tif 000010
【図８】
2008028361.tif 000011
【図９】
2008028361.tif 000012
【図１０】
2008028361.tif 000013