(57)【要約】【課題】専用の信号処理回路やバッファメモリを用いることなく、低解像度の表示データを高解像度の画面に拡大して出力することの出来る表示装置および表示駆動回路を提供する。【解決手段】例えばソースドライバで表示データのラッチ信号を順次出力するシフトレジスタにおいて、ラッチ信号が出力される複数の出力線Ｌ１…と、複数の出力線Ｌ１…にそれぞれ対応して設けられ各々の出力線にラッチ信号を出力する複数のフリップフロップＦＦ１，ＦＦ１Ａと、特定のフリップフロップＦＦ１Ａ，ＦＦ１Ａのデータ入力端子Ｄを、前段のフリップフロップのデータ出力端子Ｑ又は前々段のフリップフロップのデータ出力端子Ｑの何れかに切り換える切換スイッチＳＷ１，ＳＷ１を備える。【選択図】図３
2008197520.tif 000002
【特許請求の範囲】
【請求項１】
液晶パネルと、該液晶パネルのソース線を駆動するソースドライバと、前記液晶パネルのゲート線を駆動するゲートドライバと、前記ソースドライバと前記ゲートドライバに所定のタイミング信号および表示データを出力するタイミングコントローラとを備えた表示装置であって、
前記ソースドライバには、
前記表示データを順次入力して複数のラッチ回路にラッチしていくラインバッファと、
前記複数のラッチ回路にラッチ信号を順次出力する水平シフトレジスタと、
が設けられ、
前記ゲートドライバには、
前記複数の走査線を順次駆動するためのタイミング信号を出力する垂直シフトレジスタが設けられ、
前記水平シフトレジスタは、
前記ラッチ信号が出力される複数の出力線と、
該複数の出力線にそれぞれ対応して設けられこれらの出力線にラッチ信号を出力する複数のフリップフロップと、
該複数のフリップフロップのうち何れかのフリップフロップのデータ入力端子を、前段のフリップフロップのデータ出力端子又はデータ入力端子の何れかに接続する切換スイッチとを備え、
当該切換スイッチとそれに対応するフリップフロップとが、当該水平シフトレジスタの前記複数のフリップフロップの中で所定の間隔を開けて複数組設けられ、
前記垂直シフトレジスタは、
前記タイミング信号が出力される複数の出力線と、
該複数の出力線にそれぞれ対応して設けられこれらの出力線にタイミング信号を出力する複数のフリップフロップと、
該複数のフリップフロップのうち何れかのフリップフロップのデータ入力端子を、前段のフリップフロップのデータ出力端子又はデータ入力端子の何れかに接続する切換スイッチとを備え、
当該切換スイッチとそれに対応するフリップフロップとが、当該垂直シフトレジスタの前記複数のフリップフロップの中で所定の間隔を開けて複数組設けられていることを特徴とする表示装置。
【請求項２】
複数の信号線を駆動するＸドライバと、複数の走査線を駆動するＹドライバとを備え、前記走査線と前記信号線との駆動により表示動作が行われる表示装置であって、
前記Ｘドライバには、
表示データを順次入力して複数のラッチ回路にラッチしていくラインバッファと、
動作クロックに従って前記複数のラッチ回路にラッチ信号を順次出力していく水平シフトレジスタと、
が設けられ、
前記水平シフトレジスタは、
前記ラッチ信号が出力される複数の出力線と、
前記複数の出力線にそれぞれ対応して設けられ各々の出力線にラッチ信号を出力する複数のフリップフロップとを有し、
前記複数の出力線のうち何れか隣接する２本の出力線から同一の動作クロックでラッチ信号を出力させ、且つ、該２本の出力線に続く後段の出力線から次の動作クロックでラッチ信号を出力させることが可能に構成されていることを特徴とする表示装置。
【請求項３】
前記複数のフリップフロップのうち何れかのフリップフロップのデータ入力端子を、前段のフリップフロップのデータ出力端子又は前々段のフリップフロップのデータ出力端子の何れかに切り換える切換スイッチを備え、
該切換スイッチの切り換えにより、前記隣接する２本の出力線から同一の動作クロックでラッチ信号を出力させ且つ該２本の出力線に続く後段の出力線から次の動作クロックでラッチ信号を出力させることが可能にされていることを特徴とする請求項２記載の表示装置。
【請求項４】
前記複数のフリップフロップのうち何れか連続する２つのフリップフロップに対応して２つの前記切換スイッチが設けられ、
前記２つの切換スイッチが互いに逆の接続状態となるように交互に切り換えられるように構成されていることを特徴とする請求項３記載の表示装置。
【請求項５】
前記複数の信号線の駆動電圧の極性をフレーム毎及び／又は一つの水平ライン毎に反転させるために生成される極性制御信号に基づいて、前記２つの切換スイッチの交互の切り換えが行われることを特徴とする請求項４記載の表示装置。
【請求項６】
複数の信号線を駆動するＸドライバと、複数の走査線を駆動するＹドライバとを備え、前記走査線と前記信号線の駆動により表示動作が行われる表示装置であって、
前記Yドライバには、
前記複数の走査線を順次駆動するタイミング信号を出力する垂直シフトレジスタが設けられ、
前記垂直シフトレジスタは、
前記複数の走査線にタイミング信号を出力する複数の出力線と、
前記複数の出力線にそれぞれ対応して設けられ各々の出力線に前記タイミング信号を出力する複数のフリップフロップとを有し、
前記複数の出力線のうち何れか隣接する２本の出力線から同一の動作クロックでタイミング信号を出力させ、且つ、該２本の出力線に続く後段の出力線から次の動作クロックでタイミング信号を出力させることが可能に構成されていることを特徴とする表示装置。
【請求項７】
前記複数のフリップフロップのうち何れかのフリップフロップのデータ入力端子を、前段のフリップフロップのデータ出力端子又は前々段のフリップフロップのデータ出力端子の何れかに切り換える切換スイッチを備え、
該切換スイッチの切り換えにより、前記隣接する２本の出力線から同一の動作クロックでタイミング信号を出力させ、且つ、該２本の出力線に続く後段の出力線から次の動作クロックでタイミング信号を出力させることが可能にされていることを特徴とする請求項６記載の表示装置。
【請求項８】
前記複数のフリップフロップのうち何れか連続する２つのフリップフロップに対応して２つの前記切換スイッチが設けられ、
前記２つの切換スイッチが互いに逆の接続状態となるように交互に切り換えられるように構成されていることを特徴とする請求項７記載の表示装置。
【請求項９】
前記２つの切換スイッチはフレーム毎に出力される信号に基づいて交互に切り換えられることを特徴とする請求項８記載の表示装置。
【請求項１０】
前記切換スイッチとそれに対応するフリップフロップとが、前記複数のフリップフロップの中で所定の間隔を開けて複数組設けられていることを特徴とする請求項３〜５，７〜９の何れか１項に記載の表示装置。
【請求項１１】
前記ＸドライバはＴＦＴ液晶パネルのソース線を駆動するソースドライバであり、
前記ＹドライバはＴＦＴ液晶パネルのゲート線を駆動するゲートドライバであることを特徴とする請求項２〜１０の何れか１項に記載の表示装置。
【請求項１２】
表示パネルの複数の信号線、或いは、表示パネルの複数の走査線を駆動する表示駆動回路であって、
前記複数の信号線に対応する表示データをラッチするラッチタイミング、或いは、前記複数の走査線の駆動タイミングを生成するシフトレジスタを備え、
前記シフトレジスタは、
タイミング信号を出力する複数の出力線と、
前記複数の出力線にそれぞれ対応して設けられ各々の出力線にタイミング信号を出力する複数のフリップフロップと、
前記複数のフリップフロップのうち何れかのフリップフロップのデータ入力端子を、前段のフリップフロップのデータ出力端子又はデータ入力端子の何れかに接続する切換スイッチと、
を備えていることを特徴とする表示駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、走査線と信号線の駆動により表示動作を行う表示装置、並びに、これら走査線や信号線を駆動する表示駆動回路に関する。
【背景技術】
【０００２】
例えば、解像度が１０２４×７６８ピクセルの表示データを画面解像度が１４４０×９００ピクセルの液晶パネルに入力し、解像度変換により映像を拡大して画面全域に映像出力を行う場合がある。
【０００３】
従来、このような解像度変換は、次のように行われるのが通常であった。すなわち、一旦、低解像度の表示データをバッファメモリに展開した後、この表示データを再スケーリング処理により高い解像度の表示データに変換し、その後、この表示データを液晶パネルのタイミングコントローラに送信して表示出力させる（特許文献１，２）。
【０００４】
また、本発明に関連する従来技術として、特許文献３には、走査線を２本ずつ駆動する重複走査モードと、１本ずつ駆動する通常走査モードとを備えた表示装置について開示されている。
【特許文献１】特開２００６−２０１８０５号公報
【特許文献２】特開２００４−１１００４６号公報
【特許文献３】特開２００４−２７９７３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、低解像度の表示データを高解像度の液晶パネルに拡大して表示出力するためには、表示データの再スケーリング処理を行う専用の信号処理回路やバッファメモリが必要であり、その分、コストの向上を招いていた。
【０００６】
また、解像度の高い表示データに対しては高速な転送動作が必要となるため、上記のように低解像度の表示データを高解像度の表示データに変換して液晶パネルに供給していたのでは、低解像度の映像であるにも拘らず高解像度に対応する高速な転送レートで表示データを転送する必要が生じ、その分、表示データの送受信回路の消費電力が増すという課題があった。
【０００７】
この発明の目的は、専用の信号処理回路やバッファメモリを用いることなく、低解像度の表示データを高解像度の画面に拡大して出力することの出来る表示装置および表示駆動回路を提供することにある。
【０００８】
この発明の他の目的は、低解像度の表示データを低解像度用の遅い転送レートで転送して高解像度の画面に拡大して出力することの出来る表示装置および表示駆動回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、上記目的を達成するため、複数の信号線を駆動するＸドライバと、複数の走査線を駆動するＹドライバとを備え、前記走査線と前記信号線との駆動により表示動作が行われる表示装置であって、前記Ｘドライバには、表示データを順次入力して複数のラッチ回路にラッチしていくラインバッファと、動作クロックに従って前記複数のラッチ回路にラッチ信号を順次出力していく水平シフトレジスタとが設けられ、前記水平シフトレジスタは、前記ラッチ信号が出力される複数の出力線と、前記複数の出力線にそれぞれ対応して設けられ各々の出力線にラッチ信号を出力する複数のフリップフロップとを有し、前記複数の出力線のうち何れか隣接する２本の出力線から同一の動作クロックでラッチ信号を出力させ、且つ、該２本の出力線に続く後段の出力線から次の動作クロックでラッチ信号を出力させることが可能な構成とした。
【００１０】
具体的には、前記複数のフリップフロップのうち何れかのフリップフロップのデータ入力端子を、前段のフリップフロップのデータ出力端子又は前々段のフリップフロップのデータ出力端子の何れかに切り換える切換スイッチを備え、該切換スイッチの切り換えにより、前記隣接する２本の出力線から同一の動作クロックでラッチ信号を出力させ且つ該２本の出力線に続く後段の出力線から次の動作クロックでラッチ信号を出力させる構成にすると良い。
【００１１】
このような手段によれば、シフトレジスタの隣接する２本の出力線からラッチ信号が同時に出力され、さらに、１本分のタイミングが詰められて、次の動作クロックで後段の出力線からラッチ信号が出力されていく。これにより、ラインバッファでは、連続する２ピクセル分のラッチ回路に、同一の表示データがラッチされることとなり、１ピクセルが２ピクセルに伸張されたような作用を及ぼす。従って、このようなピクセルを一水平ライン中に所定の割合で含ませることで、画面全体を所定の割合で水平方向に伸張することが出来る。
【００１２】
望ましくは、前記複数のフリップフロップのうち何れか連続する２つのフリップフロップに対応して２つの前記切換スイッチが設けられ、前記２つの切換スイッチが互いに逆の接続状態となるように交互に切り換えられるように構成すると良い。
【００１３】
このような構成によれば、２つの切換スイッチの交互切り換えにより、１ピクセルが２ピクセルに伸張される箇所を左右に分散させることが出来る。一般に、一水平ライン中の同一箇所で常に１ピクセルが２ピクセルに伸張されたのでは、伸張された箇所と伸張されていない箇所との差が目立ってしまうが、伸張される箇所が適宜なタイミングで分散することで、画面全体に見て映像が平均的に伸張されたように見せることが出来る。
【００１４】
具体的には、前記複数の信号線の駆動電圧の極性をフレーム毎又は／及び一つの水平ライン毎に反転させるための極性制御信号に基づいて、前記２つの切換スイッチの交互の切り換えが行われるようにすると良い。
【００１５】
このような構成によれば、特別な信号を生成することなく、適宜なタイミングで上記伸張される箇所を左右に分散させることが出来る。
【００１６】
また、本発明は、上記目的を達成するため、複数の信号線を駆動するＸドライバと、複数の走査線を駆動するＹドライバとを備え、前記走査線と前記信号線の駆動により表示動作が行われる表示装置であって、前記Yドライバには、前記複数の走査線を順次駆動するタイミング信号を出力する垂直シフトレジスタが設けられ、前記垂直シフトレジスタは、前記複数の走査線にタイミング信号を出力する複数の出力線と、前記複数の出力線にそれぞれ対応して設けられ各々の出力線に前記タイミング信号を出力する複数のフリップフロップとを有し、前記複数の出力線のうち何れか隣接する２本の出力線から同一の動作クロックでタイミング信号を出力させ、且つ、該２本の出力線に続く後段の出力線から次の動作クロックでタイミング信号を出力させることが可能な構成とした。
【００１７】
このような構成によれば、垂直方向についても、同様に１ピクセルを２ピクセルに伸張されたような作用を及ぼすことができ、このような箇所を垂直ライン中に所定の割合で含ませておくことで、画面全体を垂直方向に伸張させることが出来る。
【００１８】
また、このＹドライバについても、上記Ｘドライバと同様の構成を付加することで、同様の作用を得ることが出来る。
【発明の効果】
【００１９】
以上説明したように、本発明に従うと、走査線や信号線を駆動するＸドライバやＹドライバの中で画像を伸張する処理を行うので、再スケーリング処理を行う専用の信号処理回路やバッファメモリを設ける必要がなく、コストの低減を図れるという効果がある。
【００２０】
また、ＸドライバやＹドライバで伸張処理が行われるため、低解像度の映像を伸張して高解像度の表示パネルに拡大表示させる場合でも、転送する表示データは低解像度の表示データのままで良く、転送速度もその分低くすることが出来る。従って、表示データの送受信回路の消費電力も少なくすることが出来る。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２２】
図１は、本発明の実施の形態の表示装置の全体を示す構成図である。
【００２３】
この実施形態の表示装置１は、マトリクス状にＴＦＴ（薄膜トランジスタ）液晶セルが形成されてなる液晶パネル１０と、液晶パネルのソース線（信号線）を駆動する複数のソースドライバ（Ｘドライバ）２０と、液晶パネルのゲート線（走査線）を駆動する複数のゲートドライバ（Ｙドライバ）３０と、これらソースドライバ２０やゲートドライバ３０に各種のタイミング信号を供給したり、外部から表示データを受信してソースドライバ２０に供給したりするタイミングコントローラ４０と、各回路の動作電圧や液晶セルの駆動用電圧を生成する電源回路５０等を備えている。
【００２４】
液晶パネルは、画面解像度に応じたソース線とゲート線とを有するが、例えば、１４４０×９００ピクセルの画面解像度のものであれば、１ピクセルに赤（Ｒ）と緑（Ｇ）と青（Ｂ）の３個のセルを有することから、１４４０×３本のソース線と、９００本のゲート線を有することとなる。
【００２５】
ソースドライバ２０は、１個で液晶パネル１０の複数（例えば４３２本）のソース線を駆動するものであり、これらが複数個（例えば１０個）設けられることで、液晶パネル１０の全部のソース線が駆動可能になっている。
【００２６】
ゲートドライバ３０も同様に、１個で液晶パネル１０の複数（例えば３００本）のゲート線を駆動するものであり、これらが複数個（例えば３個）設けられることで、液晶パネル１０の全部のゲート線が駆動可能になっている。
【００２７】
そして、複数のソースドライバ２０により、一水平期間毎に水平ライン１本分の駆動電圧が全ソース線に出力されるとともに、複数のゲートドライバ３０により一水平期間毎に１本のゲート線が順次駆動されていくことで、これらソース線とゲート線が交わる１水平ライン分の液晶セルが順次駆動され、表示動作がなされるようになっている。
【００２８】
図２には、ソースドライバ２０のブロック図を示す。同図中、ＤＲ，ＤＧ，ＤＢは１ピクセル分（三色分）の表示データ、ＣＬＫは表示データの転送クロック、ＳＴＨは一水平期間の開始を示す水平スタートパルス、ＴＰはソース線の駆動タイミングを示すデータロードパルス、ＰＯＬは駆動電圧の正負の極性を切り換える極性制御信号であり一水平ライン毎および一フレーム毎にハイレベルとローレベルとが反転されるようになっている。また、ＥＸＰＡＮＤは画像伸張のオン・オフを示す伸張制御信号であり例えばタイミングコントローラから供給される。
【００２９】
ソースドライバ２０は、同一水平ラインの所定ピクセル分の表示データをラッチする複数のラッチ回路を有するラインバッファ２２と、ラインバッファ２２の各ラッチ回路にラッチタイミングを示すラッチ信号を出力するシフトレジスタ２１と、データ系の信号レベル（例えば３．３Ｖ）を駆動系の信号レベル（例えば１２〜１７Ｖ）に上昇させるレベルシフト回路２３と、デジタルの表示データをアナログの駆動信号に変換するＤ／Ａコンバータ２４と、アナログの駆動信号を受けてそれに応じた所定の階調電圧（２極性分）を出力する出力バッファ２５と、液晶セルの焼き付き防止等のために出力バッファ２５から出力される２極性の階調電圧のうち何れか一方の極性の電圧を交互に出力させる出力マルチプレクサ２６等から構成される。
【００３０】
ラインバッファ２２には、１ピクセルの３色分の表示データ（ＤＲ，ＤＧ，ＤＢ）とデータ転送クロックＣＬＫとが同時に入力されて、複数のラッチ回路のうち１ピクセル分のラッチ回路（赤緑青の３個のラッチ回路）にこれら表示データをラッチするようになっている。そして、このようなデータラッチが所定ピクセル分（例えば１４４ピクセル分）繰り返されることで、複数のラッチ回路に同一水平ラインの所定ピクセル分の表示データがラッチされるようになっている。
【００３１】
シフトレジスタ２１は、ラインバッファ２２中の複数のラッチ回路のうち、何れのラッチ回路に表示データをラッチさせるかを制御するラッチ信号を順次出力していくものである。上記のラインバッファ２２の構成では、１ピクセルの３色分の表示データが同時に入力される構成であるため、シフトレジスタ２１からは、１ピクセルの表示データの入力タイミング毎に１個のラッチ信号が出力され、このラッチ信号が１ピクセル分の３個のラッチ回路に分配される構成となっている。さらに、このラッチ信号を出力する出力線が、通常では、１ピクセルの表示データの入力タイミング毎に１つずつずれていく構成となっている。
【００３２】
図３には、シフトレジスタ２１の一部分の回路構成図を示す。
【００３３】
シフトレジスタ２１は、ラインバッファ２２の複数のラッチ回路にラッチ信号を出力する複数の出力線Ｌ１…と、これら複数の出力線Ｌ１…にそれぞれ対応して複数個設けられ一列に接続されてシフトレジスタを構成する複数のフリップフロップＦＦ１…，ＦＦ１Ａ…と、特定のフリップフロップＦＦ１Ａ，ＦＦ１Ａのデータ入力端子Ｄの接続を切り換える切換スイッチＳＷ１，ＳＷ１と、切換スイッチＳＷ１，ＳＷ１のオン・オフ制御や連続する２個１組の切換スイッチＳＷ１，ＳＷ１を互い違いの接続状態で交互に切り換えるための論理ブロック２１１と、２個の切換スイッチＳＷ１，ＳＷ１を交互切換するために極性制御信号ＰＯＬをラッチするフリップフロップＦＦ２等を備えている。
【００３４】
なお、上記の出力線Ｌ１…とフリップフロップＦＦ１…，ＦＦ１Ａ…とは、ラインバッファ２２が対応するピクセル数分（例えば１４４個）設けられ、上記切換スイッチＳＷ１，ＳＷ１は２個１組で所定間隔ごと（例えば３個や４個のフリップフロップＦＦ１，ＦＦ１Ａごと）に１組ずつ設けられる。また、論理ブロック２１１からの信号線は各組の切換スイッチＳＷ１，ＳＷ１に同様に接続されるように構成されている。
【００３５】
フリップフロップＦＦ１…，ＦＦ１Ａは、例えばＤフリップフロップである。そして、切換スイッチＳＷ１が対応付けられていないフリップフロップＦＦ１…については、データ入力端子Ｄが前段のフリップフロップＦＦ１（又はＦＦ１Ａ）のデータ出力端子Ｑに接続され、クロック端子Ｃには同一の転送クロックＣＬＫが入力されるように接続される。
【００３６】
切換スイッチＳＷ１が対応付けられているフリップフロップＦＦ１Ａ…については、そのデータ入力端子Ｄが切換スイッチＳＷ１を介して前段のフリップフロップＦＦ１（又はＦＦ１Ａ）のデータ出力端子Ｑか、前々段のフリップフロップＦＦ１のデータ出力端子Ｑに接続される。クロック端子Ｃには同一の転送クロックＣＬＫが入力されるように接続される。
【００３７】
切換スイッチＳＷ１は、制御端子Ｓの信号に基づき、端子Ｙの接続を端子Ａ又は端子Ｂに切り換えるもので、例えば、制御端子Ｓの入力が論理‘１’のときに端子Ｙが端子Ａに接続され、制御端子Ｓの入力が論理‘０’のときに端子Ｙが端子Ｂに接続されるように構成されている。
【００３８】
論理ブロック２１１は、２個１組の切換スイッチＳＷ１，ＳＷ１の各制御端子Ｓ，Ｓにそれぞれ制御信号を出力する２個のアンド回路ＡＮ１，ＡＮ２と、一方のアンド回路ＡＮ２の入力端子に接続されたインバータＩＮＶ１とから構成され、アンド回路ＡＮ１，ＡＮ２の各々一方の入力端子には伸張制御信号ＥＸＰＡＮＤが入力され、各々他方の入力端子にはフリップフロップＦＦ２にラッチされた極性制御信号ＰＯＬが入力されるようになっている。また、この極性制御信号ＰＯＬは、一方のアンド回路ＡＮ２のみインバータＩＮＶ１を介して反転入力されるようになっている。
【００３９】
フリップフロップＦＦ２は、データロードパルスＴＰをクロック入力として１水平期間毎に極性制御信号ＰＯＬをラッチして、論理ブロック２１１に出力するように構成される。
【００４０】
このような構成により、伸張制御信号ＥＸＰＡＮＤがローレベルであれぱ、論理ブロック２１１から２つの切換スイッチＳＷ１，ＳＷ１に論理‘０’の信号が出力され、それにより、全てのフリップフロップＦＦ１Ａ，ＦＦ１Ａ…のデータ入力端子Ｄが前段のフリップフロップＦＦ１，ＦＦ１Ａのデータ出力端子Ｑに接続されることとなり、通常のシフトレジスタが構成されるようになっている。
【００４１】
一方、伸張制御信号ＥＸＰＡＮＤがハイレベルであれば、論理ブロック２１１から切換スイッチＳＷ１，ＳＷ１に論理‘０’と‘１’の信号が出力されることとなり、それにより、２個のフリップフロップＦＦ１Ａ，ＦＦ１Ａのうち一方のフリップフロップＦＦ１Ａのデータ入力端子Ｄが前々段のフリップフロップＦＦ１のデータ出力端子Ｑに接続され、もう一方のフリップフロップＦＦ１Ａのデータ入力端子Ｄが前段のフリップフロップＦＦ１又はＦＦ１Ａのデータ出力端子Ｑに接続されることとなる。
【００４２】
それにより、複数のフリップフロップＦＦ１…，ＦＦ１Ａ…で構成されるシフトレジスタのうち、前々段からデータ入力されるフリップフロップＦＦ１Ａについては、前段のフリップフロップＦＦ１（又はＦＦ１Ａ）の出力と同一の転送クロックＣＬＫによりラッチ信号が出力されるように動作する。さらに、後続のフリップフロップＦＦ１…については、転送クロックＣＬＫ１個分のタイミングが早まって、次の転送クロックＣＬＫにより、順次、ラッチ信号が出力されるように動作する。
【００４３】
また、論理ブロック２１１に入力される極性制御信号ＰＯＬにより、２個１組のフリップフロップＦＦ１Ａ，ＦＦ１Ａのうち、前々段からデータ入力されるフリップフロップＦＦ１Ａが、表示データの一水平ライン毎並びに一フレーム毎に交互に切り替わるようになっている。
【００４４】
図４には、上記シフトレジスタ２１の動作によりラインバッファ２２にラッチされる表示データの格納状態を説明する図を示す。なお、ラインバッファ２２では１つのラッチ信号により３色分の表示データが３個のラッチ回路に同時にラッチされるが、図４では、簡略化のため赤色の表示データＤＲについてのみ表わしている。
【００４５】
上述したように、伸張制御信号ＥＸＰＡＮＤがハイレベルであれば、２本の出力線から同一タイミングでラッチ信号が出力される。例えば、ｈ番目の水平ラインの処理において図３の左側の切換スイッチＳＷ１に論理‘１’の制御信号が入力されたとすれば、図４（ａ）に示すように、Ｍ番目と（Ｍ＋１）番目のラッチ信号が同一の転送クロックＣＬＫにより同一タイミングで出力され、続く転送クロックＣＬＫに従って（Ｍ＋２）番目以降のラッチ信号が順次出力されることとなる。
【００４６】
これにより、Ｍ番目と（Ｍ＋１）番目のラッチ回路Ｔ０，Ｔ１の両方に、Ｘ座標でｘ番  目ピクセルの赤色データＤＲ［ｘ］が共にラッチされることとなる。また、（Ｍ＋２）番目以降のラッチ回路Ｔ２，Ｔ３，Ｔ４には順次（ｘ＋１）番目ピクセルから続く赤色データＤＲ［ｘ＋１］〜ＤＲ［ｘ＋３］がラッチされることとなる。
【００４７】
また、続く（ｈ＋１）番目の水平ラインの処理においては、図３の右側の切換スイッチＳＷ１に論理‘１’の制御信号が入力されることとなり、図４（ｂ）に示すように、（Ｍ＋１）番目と（Ｍ＋２）番目のラッチ信号が同一の転送クロックＣＬＫにより同一タイミングで出力され、それ以前とそれ以降のラッチ信号は転送クロックＣＬＫごとに順次１個ずつ出力されることとなる。
【００４８】
これにより、（Ｍ＋１）番目と（Ｍ＋２）番目のラッチ回路Ｔ１，Ｔ２の両方に（ｘ＋１）番目ピクセルの赤色データＤＲ［ｘ＋１］がラッチされ、それ以前と以降のラッチ回路Ｔ０，Ｔ２〜Ｔ４には、それぞれ前後に連続する赤色データが１個ずつラッチされることとなる。
【００４９】
このように、同一の表示データをラッチするラッチ回路の組が、一水平ライン毎にラッチ回路Ｔ０，Ｔ１の組と、ラッチ回路Ｔ１，Ｔ２の組とで交互に切り換えられながら一フレーム分の表示データについて処理される。また、一フレーム分の表示データについて処理されたら、図４（ｃ）に示すように、さらにフレーム毎にこれら同一の表示データをラッチするラッチ回路の組が交互に切り換えられるように処理される。
【００５０】
そして、このような動作により、例えば、４ピクセル分の表示データが５ピクセル分の表示データに伸張された状態でラインバッファ２２にラッチされることとなり、この表示データがレベルシフト回路２３、Ｄ／Ａコンバータ２４、出力バッファ２５、出力マルチフレクサ２６と送られて、液晶パネル１０のソース線を駆動することで、入力された表示データが水平方向に伸張された状態で液晶パネル１０に表示出力されることとなる。
【００５１】
なお、上記の切換スイッチＳＷ１，ＳＷ１を設ける割合を増やすことで表示映像の水平方向の伸張の割合が増加し、切換スイッチＳＷ１，ＳＷ１を設ける割合を減らすことで表示映像の水平方向の伸張の割合が減少するが、例えば、フリップフロップＦＦ１の３個分や４個分に１組ずつ切換スイッチＳＷ１，ＳＷ１を設けることで、水平方向１０２４ピクセルの表示データを入力して水平方向１４４０ピクセルの画面一杯に拡大して表示出力することが出来る。
【００５２】
また、連続する２個のフリップフロップＦＦ１Ａ，ＦＦ１Ａに対応させて２個の切換スイッチＳＷ１，ＳＷ１を設け、切換スイッチＳＷ１，ＳＷ１の接続状態が互い違いになるように１水平ライン毎や１フレーム毎に切り換えることで、１ピクセルが２ピクセルに伸張される箇所が固定せず、１水平ライン毎や１フレーム毎に左右に分散されるので、映像を滑らかに伸張して表示出力することが出来る。
【００５３】
図５には、ゲートドライバ３０のブロック図を示す。同図中、ＣＰＶはゲート線の駆動タイミングを１本ずつシフトさせるための垂直シフトクロック、ＳＴＶは一垂直期間の開始を示す垂直スタートパルス、ＯＥはゲート線の駆動を許可するイネーブル信号である。
【００５４】
ゲートドライバ３０は、複数のゲート線のうち何れか一本を駆動するためのタイミング信号（ゲートイネーブルパルス）を順次出力するシフトレジスタ３１と、信号レベルを制御系のレベル（例えば３．３Ｖ）から駆動系のレベル（例えばＬｏｗ−６Ｖ、Ｈｉｇｈ−２３Ｖ）に上昇させるレベルシフト回路３２と、ゲート線に駆動電圧を出力する出力マルチプレクサ３３等から構成される。
【００５５】
図６には、シフトレジスタ３１の一部分の回路構成図を示す。
【００５６】
シフトレジスタ３１は、ゲートドライバ３０が駆動する複数のゲート線にそれぞれ対応付けられた複数の出力線Ｌ３…と、これら複数の出力線Ｌ３…にそれぞれ対応して複数個設けられ一列に接続されてシフトレジスタを構成する複数のフリップフロップＦＦ３…，ＦＦ３Ａ…と、特定のフリップフロップＦＦ３Ａ，ＦＦ３Ａのデータ入力端子Ｄの接続を切り換える切換スイッチＳＷ３，ＳＷ３と、切換スイッチＳＷ３，ＳＷ３のオン・オフ制御や２個の切換スイッチＳＷ３，ＳＷ３を互い違いの状態で交互に切り換えるための論理ブロック３１１とを備えている。
【００５７】
フリップフロップＦＦ３，ＦＦ３Ａと切換スイッチＳＷ３，ＳＷ３の構成は、図３のフリップフロップＦＦ１，ＦＦ１Ａと切換スイッチＳＷ１，ＳＷ１のものと同様であり、説明は省略する。
【００５８】
論理ブロック３１１は、図３の論理ブロック２１１と比較して、２個の切換スイッチＳＷ３，ＳＷ３を交互に切り換えるための構成のみが異なり、その他は同様である。この論理ブロック３１１では、２個の切換スイッチＳＷ３，ＳＷ３を交互に切り換えるために一垂直期間ごとに出力を反転させるフリップフロップＦＦ４を備え、このフリップフロップＦＦ４の出力が一方のアンド回路ＡＮ３にそのまま、他方のアンド回路ＡＮ４に反転されて入力されるようになっている。
【００５９】
フリップフロップＦＦ４は、フレーム毎に入力される垂直スタートパルスをクロック入力とし、データ入力端子Ｄと反転データ出力端子−Ｑを結合させることで、データ出力端子Ｑからフレーム毎に反転する信号を出力するようになっている。
【００６０】
このような構成により、伸張制御信号がローレベルのときには、各フリップフロップＦＦ３，ＦＦ３Ａにより通常のシフトレジスタが構成され、垂直シフトクロックＣＰＶが入力されるごとに複数の出力線Ｌ３…から１本ずつ順にタイミング信号を出力するように動作する。
【００６１】
一方、伸張制御信号がハイレベルのときには、特定のフリップフロップＦＦ３Ａ，ＦＦ３Ａのうち何れか、例えば、左側のフリップフロップＦＦ３Ａの入力端子の接続が切り替わって、Ｎ番目と（Ｎ＋１）番目の出力線Ｌ３，Ｌ３から同一タイミングでタイミング信号が出力され、それ以降の出力線Ｌ３…からは垂直シフトクロックＣＰＶごとに順に１本ずつタイミング信号が出力される。
【００６２】
或いは、特定のフリップフロップＦＦ３Ａ，ＦＦ３Ａのうち右側のフリップフロップＦＦ３Ａの入力端子の接続が切り替わって、（Ｎ＋１）番目と（Ｎ＋２）番目の出力線Ｌ３，Ｌ３から同一タイミングでタイミング信号が出力され、それ以前とそれ以降の出力線Ｌ３…からは垂直シフトクロックＣＰＶごとに順に１本ずつタイミング信号が出力される。そして、このような切り替わりが１フレーム毎に行われる。
【００６３】
上記のような構成により、例えば、連続する２本のゲート線を駆動するタイミング信号がシフトレジスタ３１から同時に出力され、このタイミング信号がレベルシフト回路３２と出力マルチプレクサ３３に送られて、液晶パネル１０の連続する２本のゲート線を同時に駆動することとなる。従って、液晶パネル１０の連続する２本の水平ライン分の液晶セルが一水平ラインの表示データに基づいて駆動されることとなり、１ライン分の表示データが２ライン分の表示データに伸張された状態で表示出力されることとなる。また、図６の部分だけを見れば、４ライン分の表示データが５ライン分の表示データに伸張された状態で表示出力されることとなる。
【００６４】
このような作用により、シフトレジスタ３１中で上記の切換スイッチＳＷ３，ＳＷ３を設ける割合を増やすことで表示映像の垂直方向の伸張の割合が増加し、切換スイッチＳＷ３，ＳＷ３を設ける割合を減らすことで表示映像の垂直方向の伸張の割合が減少することになるが、例えば、フリップフロップＦＦ３の３個分や４個分に１組ずつ切換スイッチＳＷ３，ＳＷ３を設けることで、垂直方向７６８ピクセルの表示データを垂直方向９００ピクセルの液晶パネルに拡大して表示出力することが可能となる。
【００６５】
また、連続する２個のフリップフロップＦＦ３Ａ，ＦＦ３Ａに対応させて２個の切換スイッチＳＷ３，ＳＷ３を設け、切換スイッチＳＷ３，ＳＷ３の接続状態が互い違いになるように１フレーム毎に切り換えることで、１ライン分の表示データが２ライン分に伸張される箇所が固定せず、１フレーム毎に分散されるので、映像を滑らかに伸張して表示出力することが出来る。
【００６６】
以上のように、上記構成の表示装置１によれば、そのソースドライバ２０とゲートドライバ３０による伸張処理により、専用の再スケーリング処理回路やフレームバッファが無くても、低解像度の表示データを高解像度の液晶パネルに拡大表示することが可能となる。また、その場合でも、外部からタイミングコントローラ４０に送られる表示データやソースドライバ２０に転送される表示データは低解像度の表示データのままなので、表示データの転送速度は低解像度用の遅い速度で対応することが出来る。従って、タイミングコントローラ４０の動作速度を低解像度用の速度にして消費電力の低減を図ることも出来る。
【００６７】
なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、図３のシフトレジスタ２１では、２つの連続するフリップフロップＦＦ１Ａ，ＦＦ１Ａに対応させて２個１組の切換スイッチＳＷ１，ＳＷ１を設け、これらを交互に切り換える構成を採用しているが、切換スイッチＳＷ１を２個１組でなく１個ずつ設けるようにしても良い。そして、この場合、２個１組の切換スイッチＳＷ１，ＳＷ１の交互切換を実現する論理ブロック２１１を省いて、伸張制御信号ＥＸＰＡＮＤだけで１個の切換スイッチＳＷ１を制御するように構成すると良い。このような構成によれば、１ピクセルが２ピクセルに伸張される箇所が固定されてしまうものの、回路構成を単純化することが出来る。このような変形例は、図６のゲートドライバ３０のシフトレジスタ３１に対しても同様に適用することが出来る。
【００６８】
また、図３のシフトレジスタでは、２個１組の切換スイッチＳＷ１，ＳＷ１を交互に切り換えるタイミングを、極性制御信号ＰＯＬに基づき１水平ライン毎並びに１フレーム毎としているが、専用のタイミング信号を生成して、例えば１フレーム毎や数水平ライン毎など任意のタイミングでこの交互切換を行うようにしても良い。
【００６９】
また、上記の切換スイッチＳＷ１，ＳＷ１，制御ブロック２１１、伸張制御信号ＥＸＰＡＮＤを複数系統並列に設け、各系統ごとに切換スイッチＳＷ１，ＳＷ１を設ける割合を異ならせることで、第１系統の回路を動作させれば３：４の表示伸張を可能とし、第２系統の回路を動作させれば１：２の表示伸張を可能とするなど、伸張率を複数の中から選択できるように構成することも出来る。この変形例についても、図６のゲートドライバ３０のシフトレジスタ３１に対して同様に適用することが出来る。
【００７０】
図７と図８には、固定的に伸張動作のみ可能なソースドライバとゲートドライバのシフトレジスタの回路構成図を示す。
【００７１】
また、図７と図８に示すように、切換スイッチＳＷ１，ＳＷ３等を設けず、特定のフリップフロップＦＦ１，ＦＦ３のデータ入力端子Ｄを予め前々段のフリップフロップＦＦ１，ＦＦ３のデータ出力端子に接続させた結線構造のシフトレジスタを採用しても良い。この場合、低解像度の表示データを一定の比率で伸張して高解像度の液晶パネルに拡大表示させる動作しか行えず、高解像度の表示データを伸張せずに表示出力することは出来なくなるが、常に一定の伸張処理が必要な表示パネルに採用すれば回路構成は一番単純化されたものとなる。
【００７２】
図９には、シフトレジスタにおける切換スイッチのその他の結線構造を説明する構成図を示す。
【００７３】
また、図９に示すように、切換スイッチの結線構造も図３に示すものに限られず、他の結線構造にしても同様の作用を得ることが出来る。例えば、図３の例では、切換スイッチＳＷ１により、所定のフリップフロップＦＦ１Ａのデータ入力端子Ｄを、前々段のフリップフロップＦＦ１のデータ出力端子Ｑか、或いは、前段のフリップフロップＦＦ１のデータ出力端子Ｑに切り換える結線構造としているが、図９に示すようなスイッチＳＷ５，ＳＷ６，ＳＷ７により、同様の作用を得ることも出来る。
【００７４】
ここで、スイッチＳＷ５は、所定のフリップフロップＦＦ１Ａに対応付けられた出力線Ｌ１と前段のフリップフロップＦＦ１のデータ出力端子Ｑとの接続をオン・オフするもの、スイッチＳＷ６は、所定のフリップフロップＦＦ１Ａに対応付けられた出力線Ｌ１と、当該フリップフロップＦＦ１Ａのデータ出力端子Ｑとの接続をオン・オフするもの、スイッチＳＷ７は、所定のフリップフロップＦＦ１Ａのデータ入力端子Ｄを前段のフリップフロップＦＦ１のデータ出力端子Ｑ又はローレベル出力に切り換えるものである。
【００７５】
そして、スイッチＳＷ５をオフ、スイッチＳＷ６をオン、スイッチＳＷ７をデータ出力端子Ｑ側に切り換えることで、通常のシフトレジスタの接続となり、各スイッチＳＷ５〜ＳＷ７をその逆の接続とすることで、（Ｍ＋１）番目と（Ｍ＋２）番目の出力線Ｌ１，Ｌ１から同時にラッチ信号を出力させ、次の転送クロックＣＬＫで後続の（Ｍ＋３）番目の出力線Ｌ１からラッチ信号を出力させるようにすることが出来る。
【００７６】
その他、上記の実施形態では、表示パネルとしてＴＦＴ液晶パネルを例示しているが、走査線と信号線とを同様に駆動して表示動作させる種々の表示パネルに対して同様の作用を得ることが出来る。その他、実施の形態で示した細部等については発明の趣旨を逸脱しない範囲で適宜変更可能である。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施の形態の表示装置の全体構成を表わした構成図である。
【図２】図１のソースドライバの構成を示すブロック図である。
【図３】ソースドライバに設けられるシフトレジスタの一部分の構成を示す回路構成図である。
【図４】図３のシフトレジスタによりラインバッファにラッチされる表示データの格納状態を示した説明図である。
【図５】図１のゲートドライバの構成を示すブロック図である。
【図６】ゲートドライバに設けられるシフトレジスタの一部分の構成を示す回路構成図である。
【図７】固定的に伸張動作のみが可能なソースドライバの変形例を示す回路構成図である。
【図８】固定的に伸張動作のみが可能なゲートドライバの変形例を示す回路構成図である。
【図９】シフトレジスタにおける切換スイッチのその他の結線構造を説明する構成図である。
【符号の説明】
【００７８】
１      表示装置
１０    液晶パネル
２０    ソースドライバ
３０    ゲートドライバ
４０    タイミングコントローラ
５０    電源回路
２１    ソースドライバのシフトレジスタ
２２    ラインバッファ
ＰＯＬ  極性制御信号
ＣＬＫ  転送クロック（シフトレジスタ２１の動作クロック）
ＦＦ１，ＦＦ１Ａ  フリップフロップ
ＳＷ１  切換スイッチ
２１１  論理ブロック
３１    ゲートドライバのシフトレジスタ
ＦＦ３，ＦＦ３Ａ  フリップフロップ
ＳＷ３  切換スイッチ
３１１  論理ブロック
【図１】
2008197520.tif 000003
【図２】
2008197520.tif 000004
【図３】
2008197520.tif 000005
【図４】
2008197520.tif 000006
【図５】
2008197520.tif 000007
【図６】
2008197520.tif 000008
【図７】
2008197520.tif 000009
【図８】
2008197520.tif 000010
【図９】
2008197520.tif 000011