(57)【要約】【課題】レーザ光照射による処理で高品質なシリサイド膜を形成し、絶縁基板に形成された電気的特性のばらつきの小さい電界効果型トランジスタの微細化と高性能化を実現する。【解決手段】絶縁基板上に形成された一対の不純物領域及びチャネル形成領域を有する島状の半導体膜において、一対の不純物領域上に第１の金属膜を形成し、ゲート絶縁膜を介してチャネル形成領域上に位置するゲート電極上に反射膜として機能する第２の金属膜を形成する。第１の金属膜にレーザ光を照射して、第２の金属膜が形成された領域においてレーザ光を反射させ、且つ、一対の不純物領域において選択的に島状の半導体膜と第１の金属膜とを反応させる。【選択図】図１
2008311633.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に島状の半導体膜を形成し、
前記島状の半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記ゲート電極をマスクとして前記島状の半導体膜に不純物元素を導入して、一対の不純物領域と、前記一対の不純物領域の間にチャネル形成領域を形成し、
前記一対の不純物領域と接する領域、及び、前記ゲート電極上であって前記ゲート電極と重なる領域に第１の金属膜を形成し、
前記第１の金属膜上であって前記ゲート電極と重なる領域に反射膜として機能する第２の金属膜を形成し、
前記第１の金属膜にレーザ光を照射して、前記一対の不純物領域において選択的に前記島状の半導体膜と前記第１の金属膜とを反応させることを特徴とする半導体装置の作製方法。
【請求項２】
絶縁基板上に島状の半導体膜を形成し、
前記島状の半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記ゲート電極をマスクとして前記島状の半導体膜に不純物元素を導入して、一対の不純物領域と、前記一対の不純物領域の間にチャネル形成領域を形成し、
前記ゲート電極上であって前記ゲート電極と重なる領域に熱伝導膜として機能する第１の金属膜を形成し、
前記一対の不純物領域と接する領域、及び、前記第１の金属膜上であって前記ゲート電極と重なる領域に第２の金属膜を形成し、
前記第２の金属膜にレーザ光を照射して、前記一対の不純物領域において選択的に前記島状の半導体膜と前記第２の金属膜とを反応させることを特徴とする半導体装置の作製方法。
【請求項３】
絶縁基板上に島状の半導体膜を形成し、
前記島状の半導体膜上に、ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、ゲート電極を形成し、
前記ゲート電極をマスクとして前記島状の半導体膜に不純物元素を導入して、一対の不純物領域と、前記一対の不純物領域の間にチャネル形成領域を形成し、
前記ゲート電極上に層間絶縁膜を形成し、
前記層間絶縁膜及び前記ゲート絶縁膜をエッチングして、前記一対の不純物領域の少なくとも一部をそれぞれ露出するコンタクトホールを形成し、
前記一対の不純物領域を覆うように、前記層間絶縁膜上に第１の金属膜を形成し、
前記第１の金属膜上に、反射膜として機能する第２の金属膜を形成し、
前記一対の不純物領域上に位置する前記第２の金属膜を除去し、
前記第１の金属膜にレーザ光を照射して、前記一対の不純物領域において選択的に前記島状の半導体膜と前記第１の金属膜とを反応させることを特徴とする半導体装置の作製方法。
【請求項４】
絶縁基板上に島状の半導体膜を形成し、
前記島状の半導体膜上に、ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、ゲート電極を形成し、
前記ゲート電極をマスクとして前記島状の半導体膜に不純物元素を導入して、一対の不純物領域と、前記一対の不純物領域の間にチャネル形成領域を形成し、
前記ゲート電極上に層間絶縁膜を形成し、
前記層間絶縁膜及び前記ゲート絶縁膜をエッチングして、前記一対の不純物領域の少なくとも一部をそれぞれ露出するコンタクトホールを形成し、
前記層間絶縁膜上に熱伝導膜として機能する第１の金属膜を形成し、
前記一対の不純物領域上に位置する前記第１の金属膜を除去し、
前記一対の不純物領域を覆うように、前記第１の金属膜上に第２の金属膜を形成し、
前記第２の金属膜にレーザ光を照射して、前記一対の不純物領域において選択的に前記島状の半導体膜と前記第２の金属膜とを反応させることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４において、
前記レーザ光はエキシマレーザであることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５において、
前記チャネル形成領域の膜厚は、前記一対の不純物領域の膜厚よりも薄いことを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６において、
前記チャネル形成領域の膜厚は、１０ｎｍ乃至３０ｎｍであることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７の作製方法で作製した半導体装置を用いることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の作製方法に関する。また、当該半導体装置を有する電子機器に関する。
【背景技術】
【０００２】
ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）の高集積に伴い、ＬＳＩを構成する個々の素子（例えばトランジスタ）の微細化が必須となる。しかしながら、トランジスタを微細化するため素子寸法を小さくしていくと、短チャネル効果と呼ばれる問題が顕著となる。短チャネル効果が起きると、しきい値電圧が低下する、又はリーク電流が増大するなど、素子の信頼性が低下してしまう。
【０００３】
短チャネル効果を抑制する対策の一つとして、活性層となる半導体膜やゲート絶縁膜の薄膜化が検討されている。半導体膜やゲート絶縁膜が薄膜化すると、金属配線と半導体膜とのコンタクト抵抗の低抵抗化や半導体膜の不純物領域の低抵抗化が要求される。そのため、半導体膜にシリサイド膜を形成することで、コンタクト抵抗や、不純物領域（ソース領域及びドレイン領域）を低抵抗化する技術が半導体分野で採用されている。半導体膜の抵抗を低くすると、半導体装置のオン電流が向上し、特性の高い半導体装置を作製できる。
【０００４】
半導体膜のシリサイド化としては一般的に、半導体膜上に金属膜を成膜し、熱処理を施し、両者を反応させることで半導体膜と金属膜との界面にシリサイド膜を形成する方法が用いられる。しかし、熱的なプロセスの場合、基板の耐熱性によって基板選択性の自由度が低くなるといった問題がある。また、低温（例えば、４５０〜７５０℃）の熱処理では高品質のシリサイド膜の形成が困難である。そこで、半導体膜と金属膜が接触した状態でレーザ光を照射し、短時間にかつ高温に反応させることで、基板に熱的損傷を与えることなく、より高品質のシリサイド膜を形成する手法が試みられている（例えば特許文献１）。
【特許文献１】特開２０００−２７７７５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、微細構造、つまり半導体膜及びゲート絶縁膜が薄膜化された構造に上記のレーザ光の照射を用いたシリサイド膜の形成を導入したところ、ゲート電極と重なる領域の半導体膜が消失しやすいという問題が発生した。図６にガラス基板上に形成した薄膜の半導体膜へレーザ光を照射した薄膜トランジスタ（以下、ＴＦＴ）のＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）写真を示す。なお、図６（Ｂ）は、図６（Ａ）の部分拡大写真である。図６において、点線で囲んだ円で示すように、図６で観察したＴＦＴは、ゲート電極と重なる領域のゲート絶縁膜及び半導体膜が消失している。
【０００６】
ここで、図６におけるＴＦＴの作製工程を以下に示す。まず、ガラス基板６０１上に下地絶縁膜６０２となる膜厚１００ｎｍの酸化窒化珪素膜を形成し、下地絶縁膜上に膜厚２５ｎｍの島状の半導体膜６０３を形成した。そして、島状の半導体膜６０３上に膜厚５ｎｍのゲート絶縁膜と、ゲート絶縁膜上を介して島状半導体膜上に、膜厚３０ｎｍの窒化タンタルと膜厚１３０ｎｍのタングステンの積層構造からなるゲート電極６０５と、を順に形成した。その後、ゲート電極を覆うように酸化窒化珪素膜を成膜し、当該酸化窒化珪素膜をエッチングして、ゲート電極の側面にサイドウォール絶縁層６０６を形成した。
【０００７】
次いで、ゲート電極６０５及びサイドウォール絶縁層６０６をマスクとして、自己整合的に不純物（ここではリン）を導入し、島状の半導体膜６０３に一対の不純物領域を形成した後、基板全面にエキシマレーザを照射した。図６は、エキシマレーザを照射後に、ＴＦＴの断面を観察したＴＥＭ写真である。
【０００８】
上述したように、図６に示したＴＦＴは、ゲート電極と重なる領域のゲート絶縁膜及び半導体膜が消失している。本発明者らは、図６の現象の原因を以下のように考察した。すなわち、レーザ光照射の際には、ソース領域及びドレイン領域の半導体膜のみでなく、ゲート電極も加熱される。微細構造のトランジスタにおいては、半導体膜が薄膜化されて熱容量が小さくなっている。また、ゲート絶縁膜も薄膜化されているため、ゲート電極下の半導体膜もゲート電極からの熱伝導により加熱される。半導体膜が薄膜化され熱容量が小さくなった状態で、ゲート電極である金属にレーザ光が吸収され発熱し、間接的に半導体膜を加熱したため、半導体膜の沸点を超えたものと推測される。
【０００９】
本発明は、このような問題に鑑み、レーザ光照射による処理で高品質なシリサイド膜を形成し、絶縁基板に形成された電気的特性のばらつきの小さい電界効果型トランジスタの微細化と高性能化を実現することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は以下に示す手段により、レーザ光照射による半導体膜の消失を防止する。
【００１１】
本発明の半導体装置の作製方法の一は、結晶性半導体膜において、シリサイド膜を形成する部分、つまり、半導体膜と金属膜が接している部分に選択的にレーザ光が照射されるように、半導体膜と金属膜が接している部分以外、特にゲート電極がある直上にレーザ光が反射するような膜を形成する。
【００１２】
また、本発明の半導体装置の作製方法の一は、結晶性半導体膜において、シリサイド膜を形成する部分に、選択的にレーザ光が照射されるように、半導体膜と金属膜が接している部分以外、特にゲート電極がある直上にレーザ光の熱エネルギーを横方向（膜の面方向）に伝導させるような熱伝導膜を形成する。
【００１３】
また、本発明の半導体装置の作製方法において、チャネル形成領域の半導体膜は薄膜化されているため、短チャネル効果を抑制する。一方、一対の不純物領域（ソース領域及びドレイン領域）、つまり、金属膜との界面にシリサイド膜を形成する領域の半導体膜の熱容量を大きくするために、チャネル形成領域の半導体膜と比較して厚い膜とする。なお、島状の半導体膜が段差を有する場合は、一対の不純物領域またはチャネル形成領域の膜厚とは、各々の領域を構成する半導体膜の膜厚のうち、最も厚い膜厚で定義するものとする。
【００１４】
以上により、レーザ光の照射によるシリサイド化方法によって、ゲートと重なる領域の半導体膜を消失させることなく、一対の不純物領域（ソース領域及びドレイン領域）の半導体膜と金属膜との界面にシリサイド膜を形成することが可能となる。
【００１５】
なお、本明細書においてシリサイドとは、シリコンと金属の化合物のみでなく、半導体と金属の化合物全般を指す。
【発明の効果】
【００１６】
本発明により、ゲート電極下の半導体膜の消失を発生させることなく、レーザ光の照射によってシリサイド膜を形成することが可能となる。
【００１７】
また、シリサイド化にレーザ光を用いることで、パルス幅やレーザパワーのパラメータ設定によって、より制御性の高いプロセスとすることができるため、所望のシリサイド膜を形成することが可能となる。またレーザ光を用いることで、熱的プロセスと比較して、基板に熱的損傷を与えることなく、より高品質のシリサイド膜を形成することが可能となる。
【００１８】
従って、本発明を適用することで、電界効果型トランジスタの微細化と高性能化を実現すること可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。
【００２０】
（実施の形態１）
本発明は、絶縁表面を有する基板上にシリサイド膜を有する半導体素子を形成するプロセスに関するものである。図１に、本発明による半導体装置の作製方法を説明するフロー図の一例を示す。
【００２１】
まず、絶縁基板上に島状の結晶性半導体膜を形成する（Ｓｔ１）。次に、島状の結晶性半導体膜上にゲート絶縁膜を形成し（Ｓｔ２）、ゲート絶縁膜上にゲート電極を形成する（Ｓｔ３）。ゲート電極をマスクとして不純物を導入し、ソース領域及びドレイン領域を形成した後、ゲート電極上に層間絶縁膜を形成し（Ｓｔ４）、層間絶縁膜に島状の結晶性半導体膜のうちソース領域とドレイン領域の少なくとも一部をそれぞれ露出するようなコンタクトホールを形成する（Ｓｔ５）。次に、露出したソース領域及びドレイン領域と、層間絶縁膜と、を覆うように第１の金属膜、及び、反射膜として機能する第２の金属膜を形成する（Ｓｔ６）。次に、ソース領域及びドレイン領域の直上に位置する第２の金属膜をエッチングする（Ｓｔ７）。次に、第１の金属膜にレーザ光を照射してソース領域及びドレイン領域上に選択的にシリサイド膜を形成する（Ｓｔ８）。ここで、反射膜として機能する第２の金属膜が形成された領域においては、レーザ光が反射されるため、第２の金属膜の下に位置する結晶性半導体膜へのレーザ光照射による熱ダメージを低減することができる。なお、図１に示したステップは、必ずしもそれぞれ独立の工程とする必要はなく、複数のステップを連続的に行っても構わない。
【００２２】
以下、本実施の形態において、トップゲート型のＴＦＴにおいてレーザ光を照射する方法を用いてシリサイド膜を形成する具体例を、図２及び図３を用いて具体的に説明する。
【００２３】
まず、絶縁基板１０１の片面に、下地膜として機能する絶縁膜１０２を形成する（図２（Ａ））。下地膜として機能する絶縁膜１０２は、酸化珪素膜、窒化珪素膜、窒素酸化珪素膜、酸化窒化珪素膜等を適宜用いて単層もしくは積層にて、厚さ５０ｎｍ乃至１５０ｎｍに形成する。本実施の形態では、絶縁表面を有する基板として、例えば、厚さ０．７ｍｍのガラス基板を用いる。また、下地膜として機能する絶縁膜１０２として、厚さ１５０ｎｍの窒化酸化珪素膜を形成する。絶縁膜１０２の成膜方法は、プラズマＣＶＤ法や低圧ＣＶＤ法に代表されるＣＶＤ法、スパッタ法などの方法を用いることができる。
【００２４】
なお、本明細書中において、酸化窒化珪素とは酸素の組成比が窒素の組成比よりも大きい物質のことを指し、窒素を含む酸化珪素ということもできる。また、本明細書中において、窒化酸化珪素とは窒素の組成比が酸素の組成比よりも大きい物質のことを指し、酸素を含む窒化珪素ということもできる。
【００２５】
次に、絶縁膜１０２上に、半導体膜１０３として、非晶質半導体膜を成膜する。半導体膜１０３の成膜方法は、絶縁膜１０２と同様に、ＣＶＤ法またはスパッタ法などの方法を用いればよい。本実施の形態では、膜厚６６ｎｍの非晶質珪素膜をプラズマＣＶＤ法にて形成する。
【００２６】
なお、不純物の拡散を防ぐためのブロッキング膜として機能する絶縁膜１０２は、必要に応じて設ければ良い。絶縁基板１０１が不純物、特に移動し易い可動イオンを含むガラス基板である場合は、ガラスからの不純物が半導体膜に拡散することを防止するものであるが、絶縁基板１０１として石英基板を用いた場合は、ブロッキング膜として機能する絶縁膜１０２を設ける必要はない。
【００２７】
また、絶縁膜１０２上に半導体膜１０３を形成する際に、絶縁膜１０２と半導体膜１０３との界面が大気に曝されないようにすると、界面の汚染を防ぐことが可能となり、作製されるＴＦＴの特性のバラツキを低減させることができる。
【００２８】
次に、半導体膜１０３である非晶質珪素膜を結晶化する。ここでは、連続発振のレーザ光を光学系にて被照射面において線状になるよう成形し、走査することで半導体膜１０３を結晶化する。以上の工程により結晶性半導体膜を形成することができる。なお、レーザ光を照射する前に、半導体膜のレーザ光に対する耐性を高めるために、熱処理により半導体膜中の水素を低減させる処理を施してもよい。また、結晶化処理は、レーザ結晶化法に限られず、ＲＴＡやファーネスアニール炉等を利用した熱結晶化法、ニッケル等の触媒を用いた熱結晶化法等の方法を用いることができる。
【００２９】
次に、フォトリソグラフィー工程により半導体膜１０３を選択的にエッチングして、島状の結晶性半導体膜１０４を成形する。その後、さらに、図２（Ｂ）に示すように、フォトリソグラフィー工程により半導体膜の一部分のみ（図２（Ｂ）においては、領域１０４Ｂ）をエッチングし薄膜化することにより、ＴＦＴのソース領域もしくはドレイン領域となる領域１０４Ａ及び領域１０４Ｃと、チャネル形成領域となる領域１０４Ｂを形成する。ここで、チャネル形成領域となる領域１０４Ｂの膜厚は、１０ｎｍ乃至３０ｎｍ程度とするのが望ましい。島状の結晶性半導体膜１０４において、チャネル形成領域の膜厚を薄膜化することで短チャネル効果を抑制することができる。また、ソース領域及びドレイン領域の膜厚をチャネル形成領域の膜厚よりも厚くすることで熱容量を大きくすることができる。
【００３０】
なお、必要があれば、半導体膜１０３を選択的にエッチングする前に、ＴＦＴのしきい値電圧を制御するために、微量な一導電型を付与する不純物元素（例えば、ボロンまたはリン）のドーピング行っても良い。
【００３１】
また、島状の結晶性半導体膜１０４は、種々の結晶化法を用いる薄膜プロセスに換えて、絶縁表面に単結晶半導体層を設けたＳＯＩ基板を用いてもよい。この場合、絶縁表面に設けられた単結晶半導体層を用いて、島状の結晶性半導体膜１０４を形成することができる。
【００３２】
次いで島状の結晶性半導体膜１０４の表面をフッ酸含有エッチャントで洗浄した後、島状の結晶性半導体膜１０４上にゲート絶縁膜１０５を形成する。ゲート絶縁膜１０５は珪素を主成分とする絶縁膜で形成される。表面洗浄工程とゲート絶縁膜の形成工程は、大気にふれさせずに連続的に行うことが望ましい。
【００３３】
ゲート絶縁膜１０５の表面を洗浄した後、ゲート絶縁膜１０５上に導電層を形成する。導電層は、ＣＶＤ法やスパッタリング法により、導電材料を用いて形成する。導電材料としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、又はニオブ（Ｎｂ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いることができる。また、リン等の一導電型を付与する不純物元素が添加された多結晶シリコン等の半導体材料を用いることもできる。なお、ゲート絶縁膜１０５上に形成する導電層は単層構造、積層構造のどちらでもよい。導電層の膜厚（導電層が積層構造の場合は合計の膜厚）は、膜厚５０ｎｍ乃至１０００ｎｍ、好ましくは１００ｎｍ乃至８００ｎｍ、より好ましくは２００ｎｍ乃至５００ｎｍの範囲で形成する。
【００３４】
次に、導電膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターンを形成する。このレジストパターンをマスクとして導電膜をエッチングして、ゲート絶縁膜１０５上にゲート電極１０６を形成する（図２（Ｃ））。
【００３５】
次いで、ゲート電極１０６をマスクとし、ゲート絶縁膜１０５を介して島状の結晶性半導体膜１０４にｎ型不純物イオン（Ｐ、Ａｓ等のイオン、ここではＰイオン）を導入して、ソース領域及びドレイン領域を形成する。
【００３６】
次いでゲート絶縁膜１０５及びゲート電極１０６を含む全面上に層間絶縁膜１０７を形成し、水素化を行う（図２（Ｄ））。次いで層間絶縁膜１０７の上にレジストパターンを形成し、このレジストパターンをマスクとして層間絶縁膜１０７及びゲート絶縁膜１０５をエッチングすることにより、ソース領域及びドレイン領域の少なくとも一部をそれぞれ露出するようなコンタクトホール１０８を形成する（図３（Ａ））。
【００３７】
その後、島状の結晶性半導体膜１０４の露出した表面をフッ酸で洗浄する。次に、スパッタ法にて島状の結晶性半導体膜１０４の露出した部分を覆うように全面に第１の金属膜１０９を成膜する。その後、第１の金属膜１０９上に反射膜として機能する第２の金属膜１１０を成膜する。第１の金属膜１０９、及び第２の金属膜１１０はそれぞれ５ｎｍ乃至３０ｎｍの膜厚で成膜する。ここで、第１の金属膜１０９は、後の工程においてレーザ光を照射することで、結晶性半導体膜１０４との界面にシリサイド膜を形成するような材料を用いて成膜する。第１の金属膜１０９の材料としては、例えば、ＮｉやＣｏ、Ｔｉ、Ｐｔ等を用いることができる。一方、反射膜として機能する第２の金属膜１１０としては、後の工程において照射するレーザ光の波長に対する反射率が、第１の金属膜よりも高い材料を用いることができる。例えば、レーザとしてエキシマレーザを用いる場合、第２の金属膜１１０の材料として、例えば、アルミニウム、アルミニウム合金、銀、または銀合金等を用いることができる。また、第２の金属膜１１０に代えて、酸化珪素膜や窒化珪素膜等を複数層に形成し、薄膜干渉効果により反射膜としてもよい。
【００３８】
次に、公知のフォトリソグラフィー技術により、島状の結晶性半導体膜１０４のうちソース領域及びドレイン領域の直上に位置する、第２の金属膜１１０をエッチングする（図３（Ｃ））。
【００３９】
次いで、第２の金属膜１１０の上面から第１の金属膜１０９にレーザ光を照射する（図３（Ｄ））。レーザ光を照射する際は、レーザ発振器から射出されたレーザ光を、光学系によって、線状ビームに成形した後、線状の短軸方向に走査する。なお、レーザ発振器としては、ＸｅＣｌ、ＫｒＣｌ、ＫｒＦ、ＡｒＦ、ＸｅＦ等の各種エキシマレーザ発振器を好ましく用いることができる。
【００４０】
なお、線状ビームとは、被照射面におけるビームスポットの形状が線状であるレーザ光のことである。ここでいう「線状」とは、厳密な意味で「線」を意味しているのではなく、アスペクト比が大きい矩形（例えば、アスペクト比が１０以上（好ましくは１００以上））を意味する。なお、線状とするのは、被照射体に対して十分なエネルギー密度を確保するためであり、十分なエネルギー密度が確保できれば矩形状や楕円状であってもよい。
【００４１】
第１の金属膜１０９にレーザ光を照射すると、第２の金属膜１１０が反射膜として機能して、レーザ光を反射する。したがって、第２の金属膜１１０の下に位置するゲート電極１０６及び当該ゲート電極１０６と重なる領域の結晶性半導体膜（チャネル形成領域を含む）への熱ダメージを防止することができる。一方、第２の金属膜１１０がエッチングによって除去されたソース領域及びドレイン領域においては、結晶性半導体膜１０４と第１の金属膜１０９との界面において、シリサイド化反応が起こる。これにより、結晶性半導体膜１０４のソース領域及びドレイン領域に、シリサイド膜１１１が形成される。以上により、チャネル形成領域の半導体膜を消失させることなく、ソース領域及びドレイン領域にシリサイド膜１１１を形成することができる。
【００４２】
上述したシリサイド膜形成工程によって、結晶性半導体膜１０４のソース領域及びドレイン領域を十分に低抵抗化できる。したがってその後、導入したｎ型不純物の活性化をしなくてもよい。ただし、結晶性半導体膜１０４に添加された不純物元素を活性化するため、熱処理を行ってもよいことはいうまでもないことである。熱処理は、レーザビームの照射、又はＲＴＡ若しくはファーネスアニール炉を用いて行うことができる。具体的には、４００℃乃至７００℃、好ましくは５００℃乃至６５０℃の温度範囲で行うとよい。また、熱処理は窒素雰囲気下で行うことが好ましい。例えば、５５０℃４時間の加熱を行うことにより、活性化を行うことができる。レーザビームの照射により活性化する場合は、例えばエキシマレーザを用いることができる。
【００４３】
シリサイド膜１１１を形成後、未反応の第１の金属膜１０９、及び第２の金属膜１１０をエッチングによって除去する。次いで層間絶縁膜上及びコンタクトホール中に導電膜（例えばＡｌ合金配線）を形成し、この導電膜をパターニングすることにより、ソース電極、ドレイン電極を形成する。以上の工程によりＴＦＴ（ｎチャネル型ＴＦＴ）が形成される。
【００４４】
なお実施形態に示したＴＦＴ構造に限定されず、他の構造を有するＴＦＴに適用することも可能である。例えばチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造としてもよい。この構造はソース領域とチャネル形成領域の間、及びドレイン領域とチャネル形成領域の間それぞれに低濃度に不純物元素を添加した領域（以下ＬＤＤ領域と記載）を設けたものである。またゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造としてもよい。
【００４５】
また本実施形態ではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。また本実施形態ではトップゲート型ＴＦＴを例として説明したが、例えば逆スタガ型ＴＦＴに適用することが可能である。
【００４６】
本発明の半導体装置の作製方法は、シリサイド化にレーザ光を用いることで、パルス幅やレーザパワーのパラメータ設定によって、より制御性の高いプロセスとなり、所望のシリサイド膜を形成することが可能となる。またレーザ光を用いることで、熱的プロセスと比較して、基板に熱的損傷を与えることなく、より高品質のシリサイド膜を形成することが可能となる。
【００４７】
また、薄膜化された半導体膜に金属膜を接触させレーザ光を照射する場合、半導体膜が消失する危険性が生じる。しかしながら、本発明の半導体装置の作製方法は、ＴＦＴのチャネルとなる領域の半導体膜は薄膜とし、短チャネル効果を抑制している。一方で、ソース領域及びドレイン領域、つまり、シリサイド膜を形成する部分の半導体膜を、熱容量を大きくするために、チャネル部分の半導体膜と比較して厚い膜としているため、レーザ光を照射した際の半導体膜の消失を防止することができる。
【００４８】
また、本発明の半導体装置の作製方法を用いることにより、ゲート電極及びゲート電極と重なる領域の半導体膜に与える熱ダメージを低減して、ソース領域及びドレイン領域にシリサイド膜を形成することが可能となる。本発明は、微細化されたＴＦＴ、つまりゲート絶縁膜または、チャネル形成領域の半導体膜が薄膜化されたＴＦＴにおいて特に有効である。
【００４９】
（実施の形態２）
本実施の形態では、上記実施の形態１とは異なる本発明の半導体装置の作製方法の一例を示す。図４に、本発明による半導体装置の作製方法を説明するフロー図の一例を示す。なお、上記実施の形態１と重複する工程は、簡略化及び一部省略して説明する。
【００５０】
まず、図１に示した実施の形態１の作製工程と同様に、ゲート電極上に形成された層間絶縁膜に、島状の結晶性半導体膜のソース領域とドレイン領域の少なくとも一部をそれぞれ露出するようなコンタクトホールを形成する（Ｓｔ１０）。次に、露出したソース領域及びドレイン領域と、層間絶縁膜と、を覆うように、熱伝導膜として機能する第１の金属膜を形成する（Ｓｔ１１）。次に、ソース領域及びドレイン領域の直上に位置する第１の金属膜をエッチングする（Ｓｔ１２）。次に、第１の金属膜と、ソース領域及びドレイン領域と、を覆う第２の金属膜を形成する（Ｓｔ１３）。次に、第２の金属膜にレーザ光を照射してソース領域及びドレイン領域上に選択的にシリサイド膜を形成する（Ｓｔ１４）。第１金属膜は、第２の金属膜よりも高い熱伝導率を有する材料を用いるものとする。第１の金属膜として第２の金属膜よりも高い熱伝導率を有する材料を用いることで、第１の金属膜が形成された領域においては、第２の金属膜を介して第１の金属膜に照射されたレーザ光のエネルギーが第１の金属膜の面方向に伝導するため、第１の金属膜下に位置する結晶性半導体膜へのレーザ光照射による熱ダメージを低減することができる。なお、図４に示したステップは、必ずしもそれぞれ独立の工程とする必要はなく、複数のステップを連続的に行っても構わない。また、本明細書において熱伝導膜とは、シリサイド膜を形成するための金属膜と比較して熱伝導率が高い材料で形成された金属膜を示す。
【００５１】
以下、本実施の形態において、トップゲート型のＴＦＴにおいてレーザ光を照射する方法を用いてシリサイド膜を形成する例を、図５を用いて具体的に説明する。なお、ゲート電極を覆う層間絶縁膜にコンタクトホールを形成するまでの工程は、上記実施の形態１で図２を用いて説明した工程と同様の作製方法を用いることができるため、本実施の形態では説明を省略する。
【００５２】
絶縁基板１０１上に、絶縁膜１０２、島状の結晶性半導体膜１０４、ゲート絶縁膜１０５、ゲート電極１０６及び層間絶縁膜１０７を形成した後、層間絶縁膜１０７にコンタクトホール１０８を形成する。コンタクトホール１０８は、層間絶縁膜１０７の上にレジストパターンを形成し、このレジストパターンをマスクとして層間絶縁膜１０７及びゲート絶縁膜１０５をエッチングすることにより形成される。また、コンタクトホール１０８は、ソース領域及びドレイン領域の少なくとも一部をそれぞれ露出するように形成されている。島状の結晶性半導体膜１０４の露出した表面をフッ酸で洗浄した後、島状の結晶性半導体膜１０４の露出した部分を覆うように全面に第１の金属膜４０９を５ｎｍ乃至３０ｎｍの膜厚で成膜する（図５（Ａ））。第１の金属膜４０９は、例えばスパッタ法を用いて形成することができる。
【００５３】
次いで、フォトリソグラフィー技術により、島状の結晶性半導体膜１０４のうちソース領域及びドレイン領域の直上に位置する、第１の金属膜４０９をエッチングする（図５（Ｂ））。その後、露出したソース領域及びドレイン領域を覆うように絶縁基板１０１の全面に第２の金属膜４１０を５ｎｍ乃至３０ｎｍの膜厚で成膜する（図５（Ｃ））。
【００５４】
ここで、第１の金属膜４０９は、後の工程で照射されるレーザ光の熱伝導膜として機能するような材料を用いて成膜する。第１の金属膜４０９としては、第２の金属膜４１０と比較して熱伝導率の高い材料を用いることができる。例えば、第１の金属膜４０９として、銅、鉄、アルミニウム、またはこれらいずれかを含む化合物、ステンレス等を好ましく用いることができる。一方、第２の金属膜４１０は、後の工程でレーザ光の照射することで、結晶性半導体膜１０４との界面にシリサイド膜を形成するような材料を用いて成膜する。第２の金属膜４１０の材料としては、例えば、ＮｉやＣｏ、Ｔｉ、Ｐｔ等を用いることができる。
【００５５】
次いで、第２の金属膜４１０の上面からレーザ光を照射する（図５（Ｄ））。レーザ光を照射する際は、レーザ発振器から射出されたレーザ光を、光学系によって、線状ビームに成形した後、線状の短軸方向に走査する。なお、レーザ発振器としては、ＸｅＣｌ、ＫｒＣｌ、ＫｒＦ、ＡｒＦ、ＸｅＦ等の各種エキシマレーザ発振器を好ましく用いることができる。
【００５６】
ここで、第１の金属膜４０９は、第２の金属膜４１０よりも高い熱伝導率を有する材料で形成されているため、第２の金属膜４１０を介して第１の金属膜４０９へ照射されたレーザ光のエネルギーは、第１の金属膜４０９の面方向へと伝達されやすく、第１の金属膜４０９の下に位置するゲート電極１０６及び当該ゲート電極１０６と重なる領域の結晶性半導体膜（特にチャネル形成領域）への熱ダメージを防止することができる。一方、第１の金属膜４０９と重ならない領域に位置する、ソース領域及びドレイン領域においては、結晶性半導体膜と第２の金属膜４１０との界面においてシリサイド化反応が起こる。これにより、結晶性半導体膜のソース領域及びドレイン領域にシリサイド膜４１１が形成される。以上により、チャネル形成領域の半導体膜を消失させることなく、ソース領域及びドレイン領域と第２の金属膜４１０との界面に、シリサイド膜４１１を形成することができる。
【００５７】
上述したシリサイド膜形成工程によって、結晶性半導体膜１０４のソース領域及びドレイン領域を十分に低抵抗化できる。したがってその後、導入したｎ型不純物の活性化をしなくてもよい。もちろんｎ型不純物を活性化するために加熱処理、強光の照射、またはレーザ光の照射を行ってもよいことはいうまでもない。
【００５８】
シリサイド膜４１１を形成後、未反応の第１の金属膜４０９と、第２の金属膜４１０をエッチングによって除去する。次いで層間絶縁膜上及びコンタクトホール中に導電膜（例えばアルミニウム合金配線）を形成し、この導電膜をパターニングすることにより、ソース電極、ドレイン電極を形成する。以上の工程によりＴＦＴ（ｎチャネル型ＴＦＴ）が形成される。
【００５９】
なお、本発明の実施の形態はこれに限られない。例えば、層間絶縁膜にコンタクトホール形成後、ソース領域及びドレイン領域を覆うように、全面にシリサイド膜を形成するための第１の金属膜を形成し、その後、第１の金属膜上に熱伝導膜として機能する第２の金属膜を形成して、ソース領域及びドレイン領域上の第２の金属膜をエッチングによって除去しても良い。この場合、第２の金属膜の上面からレーザ光を照射すると、第２の金属膜の形成された領域においては、レーザ光のエネルギーは第２の金属膜の面方向に伝導する。一方、第２の金属膜が形成されていないソース領域及びドレイン領域においては、第１の金属膜との界面にシリサイド膜が形成される。つまり、ここで述べた作製方法は、実施の形態１と同様の方法で、第２の金属膜を熱伝導膜とする方法である。
【００６０】
また、本発明は、本実施形態に示したＴＦＴ構造に限定されず、他の構造を有するＴＦＴに適用することも可能である。
【００６１】
本発明の半導体装置の作製方法は、シリサイド化にレーザ光を用いることで、パルス幅やレーザパワーのパラメータ設定によって、より制御性の高いプロセスとなり、所望のシリサイド膜を形成することが可能となる。またレーザ光を用いることで、熱的プロセスと比較して、基板に熱的損傷を与えることなく、より高品質のシリサイド膜を形成することが可能となる。
【００６２】
また、薄膜化された半導体膜に金属膜を接触させレーザ光を照射する場合、半導体膜が消失する危険性が生じる。しかしながら、本発明の半導体装置の作製方法は、ＴＦＴのチャネルとなる領域の半導体膜は薄膜とし、短チャネル効果を抑制している。一方で、ソース領域及びドレイン領域、つまり、シリサイド膜を形成する部分の半導体膜を、熱容量を大きくするために、チャネル部分の半導体膜と比較して厚い膜としているため、レーザ光を照射した際の半導体膜の消失を防止することができる。
【００６３】
また、本発明の半導体装置の作製方法を用いることにより、ゲート電極及びゲート電極と重なる領域の半導体膜に与える熱ダメージを低減させ、ソース領域及びドレイン領域にシリサイド膜を形成することが可能となる。本発明は、微細化されたＴＦＴ、つまりゲート絶縁膜または、チャネル形成領域の半導体膜が薄膜化されたＴＦＴにおいて特に有効である。
【００６４】
（実施の形態３）
本発明に係る半導体装置は、ＣＰＵ（中央演算回路：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等の集積回路に適用することができる。本実施の形態では、上記実施の形態１または２に示した半導体装置を適用したＣＰＵの例に関して、図面を用いて以下に説明する。
【００６５】
図７に示すＣＰＵ３６６０は、基板３６００上に演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ）３６０１、演算回路用制御回路部（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）３６０２、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）３６０３、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）３６０４、タイミング制御部（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）３６０５、レジスタ（Ｒｅｇｉｓｔｅｒ）３６０６、レジスタ制御部（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）３６０７、バスインターフェース（Ｂｕｓ  Ｉ／Ｆ）３６０８、書き換え可能なＲＯＭ３６０９、ＲＯＭインターフェース（ＲＯＭ  Ｉ／Ｆ）３６２０を主に有している。また、ＲＯＭ３６０９及びＲＯＭインターフェース３６２０は、別チップに設けても良い。これらＣＰＵ３６６０を構成する様々な回路は、上記実施の形態１又は２に示される薄膜トランジスタ、当該薄膜トランジスタを組み合わせたＣＭＯＳ回路、ｎＭＯＳ回路、ｐＭＯＳ回路等を用いて構成することが可能である。
【００６６】
図７に示すＣＰＵ３６６０は、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。したがって、本発明を適用するＣＰＵの構成は、図７に示すものに限定されるものではない。
【００６７】
バスインターフェース３６０８を介してＣＰＵ３６６０に入力された命令は、命令解析部３６０３に入力され、デコードされた後、演算回路用制御回路部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５に入力される。
【００６８】
演算回路用制御回路部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５は、デコードされた命令に基づき、各種制御を行う。具体的に演算回路用制御回路部３６０２は、演算回路３６０１の駆動を制御するための信号を生成する。また、割り込み制御部３６０４は、ＣＰＵ３６６０のプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部３６０７は、レジスタ３６０６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ３６０６の読み出しや書き込みを行う。
【００６９】
またタイミング制御部３６０５は、演算回路３６０１、演算回路用制御回路部３６０２、命令解析部３６０３、割り込み制御部３６０４、レジスタ制御部３６０７の駆動のタイミングを制御する信号を生成する。例えばタイミング制御部３６０５は、基準クロック信号ＣＬＫ１（３６２１）を元に、内部クロック信号ＣＬＫ２（３６２２）を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
【００７０】
ここで、ＣＰＵ３６６０に適用することができるＣＭＯＳ回路の一例を示す（図８参照）。ここで示すＣＭＯＳ回路は、基板８００上に絶縁層８０２、８０４を介して、トランジスタ８１０及びトランジスタ８２０が形成されている。また、トランジスタ８１０及びトランジスタ８２０を覆うように、絶縁層８３０が形成され、トランジスタ８１０又はトランジスタ８２０と電気的に接続される導電層８４０が絶縁層８３０上に形成されている。また、トランジスタ８１０とトランジスタ８２０とは、導電層８４０により電気的に接続されている。また、トランジスタ８１０及びトランジスタ８２０には、上記実施の形態に示した方法によって、シリサイド膜８５０が形成されている。
【００７１】
基板８００は、絶縁表面を有する基板を用いればよい。例えばガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁層が形成された金属基板などを用いることができる。
【００７２】
絶縁層８０２、８０４は、ＣＶＤ法やスパッタリング法やＡＬＤ法を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の材料を用いて形成する。絶縁層８０２、８０４は、基板８００からトランジスタ８１０又はトランジスタ８２０への、アルカリ金属等が拡散して汚染されることを防ぐブロッキング層として機能する。また、基板８００の表面に凹凸がある場合、平坦化する層としても機能することができる。なお、絶縁層８０２、８０４は、基板８００からの不純物拡散や基板８００表面の凹凸が問題とならなければ、形成しなくともよい。また、ここでは下地絶縁層を２層構造としているが、単層構造でも、３層以上の積層構造としてもよい。
【００７３】
トランジスタ８１０及びトランジスタ８２０は、上記実施の形態１または２で示したトランジスタを適用すればよい。なお、トランジスタ８１０及びトランジスタ８２０は、相異なる導電型を有するものとする。例えば、トランジスタ８１０をｎチャネル型トランジスタとし、トランジスタ８２０をｐチャネル型トランジスタで形成すればよい。
【００７４】
絶縁層８３０は、ＣＶＤ法やスパッタリング法、ＡＬＤ法、塗布法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素若しくは窒素を含む無機絶縁材料や、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む絶縁材料、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機絶縁材料またはシロキサン樹脂等のシロキサン材料を用いて形成する。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、絶縁層８３０は、ＣＶＤ法やスパッタリング法、ＡＬＤ法を用いて絶縁層を形成した後、当該絶縁層に酸素雰囲気下又は窒素雰囲気下で高密度プラズマ処理を行うことにより形成してもよい。ここでは絶縁層８３０は単層構造の例を示すが、２層以上の積層構造としてもよい。また、無機絶縁層や、有機絶縁層を組み合わせて形成してもよい。
【００７５】
導電層８４０は、ＣＶＤ法やスパッタリング法を用いて、炭素（Ｃ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて、単層構造又は積層構造で形成する。アルミニウムを含む合金材料としては、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料があげられる。導電層８４０は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン層と窒化チタン層とバリア層の積層構造を採用することができる。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層８４０を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができるため好ましい。
【００７６】
導電層８４０は、ソース電極又はドレイン電極として機能する。導電層８４０は、絶縁層８３０に形成された開口を介してトランジスタ８１０及びトランジスタ８２０と電気的に接続される。具体的には、導電層８４０は、トランジスタ８１０のソース領域又はドレイン領域と、トランジスタ８２０のソース領域又はドレイン領域と電気的に接続される。また、トランジスタ８１０のソース領域又はドレイン領域は、トランジスタ８２０のソース領域又はドレイン領域と、導電層８４０を間に介して電気的に接続される。以上により、ＣＭＯＳ回路を形成することができる。
【００７７】
また、図９には、画素部と、ＣＰＵ、その他の回路が同一基板に形成された表示装置、いわゆるシステムオンパネルを示す。基板３７００上に画素部３７０１、当該画素部３７０１が有する画素を選択する走査線駆動回路３７０２と、選択された画素にビデオ信号を供給する信号線駆動回路３７０３とが設けられている。走査線駆動回路３７０２、及び信号線駆動回路３７０３から引き回される配線によりＣＰＵ３７０４、その他の回路（例えばコントロール回路３７０５）が接続されている。なおコントロール回路にはインターフェースが含まれている。そして、基板の端部にＦＰＣ端子との接続部を設け、外部信号とのやりとりを行う。
【００７８】
その他の回路としては、コントロール回路３７０５の他、例えば、映像信号処理回路、電源回路、階調電源回路、ビデオＲＡＭ、メモリ（ＤＲＡＭ、ＳＲＡＭ、ＰＲＯＭ）等を設けることができる。またこれら回路は、ＩＣチップにより形成し、基板上に実装してもよい。さらに必ずしも走査線駆動回路３７０２、及び信号線駆動回路３７０３を同一基板に形成する必要はなく、例えば走査線駆動回路３７０２のみを画素部と同一基板に形成し、信号線駆動回路３７０３をＩＣチップにより形成し、実装してもよい。
【００７９】
なお、本実施の形態では、本発明に係る半導体装置をＣＰＵに適用する例を説明したが、本発明は特にこの適用例に限定されるものではない。例えば、本発明に係る半導体装置は、有機発光素子、無機発光素子、又は液晶表示素子等を備えた表示装置の、画素部又は駆動回路部等に適用することができる。また、その他にも本発明を適用して、デジタルカメラ、カーオーディオなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（携帯電話機、携帯型ゲーム機等）、家庭用ゲーム機などの記録媒体を備えた画像再生装置、などを作製することも可能である。
【００８０】
本発明を適用した半導体装置は、作製過程において半導体膜やゲート電極へのダメージが低減されている。さらに、本発明を適用することで、トランジスタ等の半導体装置の特性ばらつきを抑制することができる。よって、歩留まり良く、信頼性の高い半導体装置を提供することが可能になる。
【００８１】
本発明を適用した半導体装置は、シリサイド膜を有する構成であり、コンタクト抵抗（導電層及び半導体層の接触抵抗）を低減できるため、信号遅延等を防止できる。よって、高速での回路駆動が可能となる。
【００８２】
（実施の形態４）
本実施の形態では、上記実施の形態で示した半導体装置の使用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して、図面を用いて以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によって、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップとも呼ばれる。
【００８３】
本実施の形態で示す半導体装置の上面構造の一例について、図１０（Ａ）を参照して説明する。図１０に示す半導体装置２１８０は、メモリ部やロジック部を構成する複数の薄膜トランジスタ等の素子が設けられた薄膜集積回路２１３１と、アンテナとして機能する導電層２１３２を含んでいる。アンテナとして機能する導電層２１３２は、薄膜集積回路２１３１に電気的に接続されている。薄膜集積回路２１３１には、上記実施の形態１または２で示した本発明に係る薄膜トランジスタを適用することができる。
【００８４】
また、図１０（Ｂ）、（Ｃ）に図１０（Ａ）中の線分ａ１−ｂ１の断面の模式図を示す。アンテナとして機能する導電層２１３２は、メモリ部及びロジック部を構成する素子の上方に設ければよく、例えば、上記実施の形態で示した薄膜トランジスタで構成された薄膜集積回路２１３１上方に、絶縁層２１３０を介してアンテナとして機能する導電層２１３２を設けることができる（図１０（Ｂ）参照）。他にも、アンテナとして機能する導電層２１３２を基板２１３３に別に設けた後、当該基板２１３３及び薄膜集積回路２１３１を、導電層２１３２が間に位置するように貼り合わせて設けることができる（図１０（Ｃ）参照）。図１０（Ｃ）では、絶縁層２１３０上に設けられた導電層２１３６とアンテナとして機能する導電層２１３２とが、接着性を有する樹脂２１３５中に含まれる導電性粒子２１３４を介して電気的に接続されている例を示す。
【００８５】
なお、本実施の形態では、アンテナとして機能する導電層２１３２をコイル状に設け、電磁誘導方式または電磁結合方式を適用する例を示すが、本発明の半導体装置はこれに限られずマイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナとして機能する導電層２１３２の形状を適宜決めればよい。
【００８６】
例えば、半導体装置２１８０における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０ＭＨｚ帯乃至９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよい。例えば、アンテナとして機能する導電層を線状（例えば、ダイポールアンテナ（図１１（Ａ）参照））、平坦な形状（例えば、パッチアンテナ（図１１（Ｂ）参照）またはリボン型の形状（図１１（Ｃ）、（Ｄ）参照））等に形成することができる。また、アンテナとして機能する導電層２１３２の形状は直線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
【００８７】
アンテナとして機能する導電層２１３２は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【００８８】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電層２１３２を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電層の形成の際は、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下の微粒子）を用いる場合、１５０℃乃至３００℃の温度範囲で焼成することにより硬化させて導電層を形成することができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
【００８９】
本発明を適用した半導体装置は、作製過程でのゲート電極及び半導体膜へのダメージを抑えることができ、歩留まり良く信頼性の高い半導体装置を提供することが可能になる。また、本実施の形態のように、非接触でデータの入出力が可能で、且つ小型な半導体装置に適用することもできる。
【００９０】
次に、本実施の形態に係る半導体装置の動作例について説明する。
【００９１】
半導体装置２１８０は、非接触でデータを交信する機能を有し、高周波回路８１、電源回路８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路８６、他の回路の制御を行う制御回路８７、記憶回路８８およびアンテナ８９を有している（図１２（Ａ）参照）。高周波回路８１はアンテナ８９より信号を受信して、データ変調回路８６より受信した信号をアンテナ８９から出力する回路である。電源回路８２は受信信号から電源電位を生成する回路である。リセット回路８３はリセット信号を生成する回路である。クロック発生回路８４はアンテナ８９から入力された受信信号を基に各種クロック信号を生成する回路である。データ復調回路８５は受信信号を復調して制御回路８７に出力する回路である。データ変調回路８６は制御回路８７から受信した信号を変調する回路である。また、制御回路８７としては、例えばコード抽出回路９１、コード判定回路９２、ＣＲＣ判定回路９３および出力ユニット回路９４が設けられている。なお、コード抽出回路９１は制御回路８７に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３は判定されたコードに基づいて送信エラー等の有無を検出する回路である。図１２（Ａ）では、制御回路８７の他に、アナログ回路である高周波回路８１、電源回路８２を含んでいる。
【００９２】
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９により無線信号が受信される。無線信号は高周波回路８１を介して電源回路８２に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置２１８０が有する各回路に供給される。また、高周波回路８１を介してデータ復調回路８５に送られた信号は復調される（以下、復調信号という）。さらに、高周波回路８１を介してリセット回路８３およびクロック発生回路８４を通った信号及び復調信号は制御回路８７に送られる。制御回路８７に送られた信号は、コード抽出回路９１、コード判定回路９２およびＣＲＣ判定回路９３等によって解析される。そして、解析された信号にしたがって、記憶回路８８内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４を通って符号化される。さらに、符号化された半導体装置２１８０の情報はデータ変調回路８６を通って、アンテナ８９により無線信号に載せて送信される。なお、半導体装置２１８０を構成する複数の回路においては、低電源電位（以下、ＶＳＳという）は共通であり、ＶＳＳはＧＮＤとすることができる。
【００９３】
このように、通信手段（例えばリーダ／ライタ、又はリーダ或いはライタいずれかの機能を有する手段）から半導体装置２１８０に信号を送り、当該半導体装置２１８０から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
【００９４】
また、半導体装置２１８０は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【００９５】
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、通信手段３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図１２（Ｂ）参照）。なお、通信手段３２００は、例えばリーダ／ライタのように信号を読み取る機能及び信号を送信する機能を備えるもの、又は信号を読み取る機能或いは信号を送信するいずれかの機能のみを備えるものである。品物３２２０が含む半導体装置３２３０に通信手段３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に通信手段３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図１２（Ｃ）参照）。半導体装置３２３０、半導体装置３２５０としては、上述した半導体装置２１８０を適用することができる。このように、システムに本発明に係る半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、本発明に係る半導体装置は信頼性が高く、商品の検品等を確実に行うことも可能となる。
【００９６】
なお、上述した以外にも本発明に係る半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１３を用いて説明する。
【００９７】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１３（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図１３（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１３（Ｃ）参照）。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１３（Ｄ）参照）。書籍類とは、書物、本等を指す（図１３（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１３（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図１３（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図１３（Ｈ））。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。
【００９８】
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置２１８０を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置２１８０を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置２１８０を設けることにより、偽造や盗難を防止することができる。また、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置２１８０の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。
【００９９】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
【０１００】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【図面の簡単な説明】
【０１０１】
【図１】本発明に係る半導体装置の作製方法のフロー例を示す図。
【図２】本発明に係る半導体装置の作製方法の例を示す図。
【図３】本発明に係る半導体装置の作製方法の例を示す図。
【図４】本発明に係る半導体装置の作製方法のフロー例を示す図。
【図５】本発明に係る半導体装置の作製方法の例を示す図。
【図６】従来の作製方法によって作製したＴＦＴの断面ＴＥＭ写真。
【図７】本発明に係る半導体装置の一例を示すブロック図。
【図８】本発明に係る半導体装置の一例を示す断面図。
【図９】本発明に係る半導体装置の一例を示す斜視図。
【図１０】本発明に係る半導体装置の一例を示す上面図及び断面図。
【図１１】本発明に係る半導体装置に適用できるアンテナを説明する図。
【図１２】本発明に係る半導体装置の一例を示すブロック図及び使用形態の例を示す図。
【図１３】本発明に係る半導体装置の適用例を示す図。
【符号の説明】
【０１０２】
１０１    絶縁基板
１０２    絶縁膜
１０３    半導体膜
１０４    結晶性半導体膜
１０４Ａ    領域
１０４Ｂ    領域
１０４Ｃ    領域
１０５    ゲート絶縁膜
１０６    ゲート電極
１０７    層間絶縁膜
１０８    コンタクトホール
１０９    金属膜
１１０    金属膜
１１１    シリサイド膜
２０３    半導体膜
２０８    金属膜
４０９    金属膜
４１０    金属膜
４１１    シリサイド膜
【図１】
2008311633.tif 000003
【図２】
2008311633.tif 000004
【図３】
2008311633.tif 000005
【図４】
2008311633.tif 000006
【図５】
2008311633.tif 000007
【図７】
2008311633.tif 000008
【図８】
2008311633.tif 000009
【図９】
2008311633.tif 000010
【図１０】
2008311633.tif 000011
【図１１】
2008311633.tif 000012
【図１２】
2008311633.tif 000013
【図１３】
2008311633.tif 000014
【図６】
2008311633.tif 000015