(57)【要約】【課題】  低コスト且つ低消費電力で、対向電極の振動に起因する音の発生を防止できる対向電極電圧生成回路、ソースドライバ、電気光学装置及び電子機器を提供する。【解決手段】  電気光学装置の画素電極と電気光学物質を挟んで対向する対向電極に印加される対向電極電圧を生成するための対向電極電圧生成回路は、第１のレベルから変化した第２のレベルの対向電極電圧が前記対向電極に印加される１水平走査期間内に、該対向電極電圧のレベルを１又は複数回変化させる手段を含む。【選択図】      図１０
2008040195.tif 000002
【特許請求の範囲】
【請求項１】
電気光学装置の画素電極と電気光学物質を挟んで対向する対向電極に印加される対向電極電圧を生成するための対向電極電圧生成回路であって、
第１のレベルから変化した第２のレベルの対向電極電圧が前記対向電極に印加される１水平走査期間内に、該対向電極電圧のレベルを１又は複数回変化させる手段を含むことを特徴とする対向電極電圧生成回路。
【請求項２】
請求項１において、
１水平走査期間の開始タイミングを基準に、前記対向電極電圧のレベルを変化させるタイミングを指定するための変化タイミング指定レジスタを含み、
前記変化タイミング指定レジスタによって指定されたタイミングで、該対向電極電圧のレベルを変化させることを特徴とする対向電極電圧生成回路。
【請求項３】
請求項１又は２において、
前記第１のレベルの電圧を発生させる第１の対向電極電圧発生回路と、
前記第２のレベルの電圧を発生させる第２の対向電極電圧発生回路とを含み、
前記第１又は第２の対向電極電圧発生回路により発生させた電圧を切り替えて前記対向電極電圧として生成し、
該対向電極電圧のレベルを１又は複数回変化させることを特徴とする対向電極電圧生成回路。
【請求項４】
請求項１乃至３のいずれかにおいて、
１水平走査期間の開始直後又は終了直前に、前記対向電極電圧のレベルを１又は複数回変化させることを特徴とする対向電極電圧生成回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記対向電極電圧のレベルを１又は複数回変化させる手段が、
１水平走査期間内に、１又は複数のパルスを有する対向電極電圧を発生させることを特徴とする対向電極電圧生成回路。
【請求項６】
画素電極と、該画素電極に電圧を書き込むためのソース線と、該画素電極と電気光学物質を挟んで対向する対向電極とを含む電気光学装置のソース線を駆動するためのソースドライバであって、
階調データに対応した電圧を用いて前記ソース線を駆動するソース線駆動回路を含み、
前記ソース線駆動回路が、
前記ソース線の電圧レベルを変化させることで、前記ソース線又は前記画素電極と容量結合される前記対向電極の電圧レベルを、１水平走査期間内に１又は複数回変化させることを特徴とするソースドライバ。
【請求項７】
請求項６において、
１水平走査期間の開始タイミングを基準に、前記ソース線の電圧レベルを変化させるタイミングを指定するためのソース線変化タイミング指定レジスタを含み、
前記ソース線変化タイミング指定レジスタによって指定されたタイミングで、該ソース線の電圧レベルを変化させることを特徴とするソースドライバ。
【請求項８】
請求項６又は７において、
前記ソース線駆動回路が、
１水平走査期間内に、１又は複数のパルスを前記ソース線に供給した後に前記階調データに対応した電圧を用いて該ソース線を駆動することを特徴とするソースドライバ。
【請求項９】
請求項６又は７において、
前記ソース線駆動回路が、
１水平走査期間内に、前記階調データに対応した電圧を用いて該ソース線を駆動した後に、前記画素電極を非選択状態にして１又は複数のパルスを前記ソース線に供給することを特徴とするソースドライバ。
【請求項１０】
画素電極と、該画素電極に電圧を書き込むためのソース線と、該画素電極と電気光学物質を挟んで対向する対向電極とを含む電気光学装置のソース線を駆動するためのソースドライバであって、
階調データに対応した電圧を用いて前記ソース線を駆動するソース線駆動回路と、
請求項１乃至５のいずれか記載の対向電極電圧生成回路とを含むことを特徴とするソースドライバ。
【請求項１１】
画素電極と、該画素電極に電圧を書き込むための第１〜第Ｐ（Ｐは２以上の整数）のソース線と、該画素電極と電気光学物質を挟んで対向する対向電極とを含むアモルファスシリコン液晶パネルの第１〜第Ｐのソース線を駆動するためのソースドライバであって、
第１〜第Ｐのソース線に対応する階調データを多重化する多重化回路と、
各階調電圧が、前記多重化回路によって多重化された各階調データに対応した第１〜第Ｐの階調電圧を生成するデータ電圧生成回路と、
前記第１〜第Ｐの階調電圧をインピーダンス変換するインピーダンス変換回路と、
前記多重化回路の時分割タイミングに合わせて前記インピーダンス変換回路の出力を分離した各電圧を前記第１〜第Ｐのソース線の各ソース線に供給する分離回路とを含み、
前記対向電極に印加される対向電極電圧を反転させる周波数ｆ０が可聴周波数帯域にある場合に、ｆ０×Ｐが前記可聴周波数帯域外であることを特徴とするソースドライバ。
【請求項１２】
複数のソース線と、
複数のゲート線と、
各画素電極が各ソース線及び各ゲート線により特定される複数の画素電極と、
前記複数の画素電極と電気光学物質を挟んで対向する対向電極と、
階調データに基づいて前記複数のソース線を駆動するソースドライバと、
前記複数のゲート線を走査するゲートドライバと、
前記対向電極に印加する対向電極電圧を生成する請求項１乃至５のいずれか記載の対向電極電圧生成回路とを含むことを特徴とする電気光学装置。
【請求項１３】
複数のソース線と、
複数のゲート線と、
各画素電極が各ソース線及び各ゲート線により特定される複数の画素電極と、
前記複数の画素電極と電気光学物質を挟んで対向する対向電極と、
階調データに基づいて前記複数のソース線を駆動する請求項６乃至１１のいずれか記載のソースドライバと、
前記複数のゲート線を走査するゲートドライバと、
前記対向電極に印加する対向電極電圧を生成する対向電極電圧生成回路とを含むことを特徴とする電気光学装置。
【請求項１４】
請求項１乃至５のいずれか記載の対向電極電圧生成回路と、
画素電極と画素電極と電気光学物質を挟んで対向する対向電極に、前記対向電極電圧生成回路によって生成された対向電極電圧が印加される電気光学装置とを含むことを特徴とする電子機器。
【請求項１５】
請求項６乃至１１のいずれか記載のソースドライバと、
画素電極と、前記画素電極に電圧を書き込むためのソース線と、前記画素電極と電気光学物質を挟んで対向する対向電極とを有し、前記ソースドライバによってソース線が駆動される電気光学装置とを含むことを特徴とする電子機器。
【請求項１６】
請求項１２又は１３記載の電気光学装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、対向電極電圧生成回路、ソースドライバ、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
従来より、電子機器に用いられる液晶パネル（広義には表示パネル、更に広義には電気光学装置）として、単純マトリクス方式の液晶パネルと、薄膜トランジスタ（Thin Film Transistor：以下ＴＦＴと略す。）等のスイッチング素子を用いたアクティブマトリクス方式の液晶パネルとが知られている。
【０００３】
単純マトリクス方式は、アクティブマトリクス方式に比べて低消費電力化が容易である反面、多色化や動画表示が困難である。一方、アクティブマトリクス方式は、多色化や動画表示に適している反面、低消費電力化が難しい。
【０００４】
近年、携帯電話機等の携帯型電子機器では、高品質な画像の提供のために、多色化、動画表示への要望を強まっている。このため、これまで用いられてきた単純マトリクス方式の液晶パネルに代えて、アクティブマトリクス方式の液晶パネルが用いられるようになってきている。
【０００５】
そして携帯型電子機器に用いられるアクティブマトリクス方式の液晶パネルでは、液晶の交流駆動や電源の低電圧化の要望から、画素電極と該画素電極に対向する対向電極（共通電極、コモン電極）との間に封入された液晶素子の印加電圧を例えば走査期間ごとに反転させている。
【０００６】
このような液晶パネルとして、アモルファスシリコン液晶パネルやポリシリコン液晶パネルが採用されている。アモルファスシリコン液晶パネルは、例えばガラス基板上にアモルファスシリコン薄膜を成長させる等により製造コストが抑えられる反面、キャリアの移動度が小さく、且つリーク電流が大きいため、液晶パネル上にトランジスタ等を形成して利用しにくい。一方、ポリシリコン液晶パネルは、新規な製造装置が必要となり製造コストが高くなる反面、キャリアの移動度が大きく、液晶パネル上にトランジスタを作り込める点で実装面積の削減に寄与できる。
【０００７】
ところで、近年、液晶パネルを駆動すると耳障りな音が発生するという問題が指摘されている。その原因は完全に解明されていないが、対向電極の反転駆動により、液晶パネル（より具体的には対向基板）の一面に形成される対向電極が振動しているためと考えられている。従って、パネル上にトランジスタ等の素子の形成が容易なポリシリコン液晶パネルにおいては、例えば１走査ライン毎に対向電極を設け、１走査ライン毎に各対向電極電圧を反転させることができるので、上述のような音の発生を抑えることができる。その一方、アモルファスシリコン液晶パネルにおいては、上述のようにパネル上にトランジスタ等を形成できないため、１走査ライン毎に対向電極を設けることができない。そのため、アモルファスシリコン液晶パネルを駆動する駆動回路が、対向電極電圧を反転させる制御を行う必要がある。
【０００８】
このような音の発生を防止するため、例えば特許文献１には、液晶パネルに制振材を貼付することにより振動を抑える技術が開示されている。また、例えば特許文献２には、スペクトラム拡散されて周波数帯域の広い対向電極電圧を対向電極に印加することで、発生する音のレベルを低減する技術が開示されている。
【特許文献１】特開平８−１０５７０号公報
【特許文献２】特開２００６−２３６４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に開示された技術では、液晶パネルに制振材を貼付する必要があるため、液晶パネルの製造コスト高や小型軽量化の点で問題がある。また、特許文献２に開示された技術では、スペクトラム拡散を行う回路が必要となり、回路規模を増大させ、液晶パネルを駆動する駆動回路のコスト高及び消費電力の増大を招くという問題がある。
【００１０】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、低コスト且つ低消費電力で、対向電極の振動に起因する音の発生を防止できる対向電極電圧生成回路、ソースドライバ、電気光学装置及び電子機器を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために本発明は、
電気光学装置の画素電極と電気光学物質を挟んで対向する対向電極に印加される対向電極電圧を生成するための対向電極電圧生成回路であって、
第１のレベルから変化した第２のレベルの対向電極電圧が前記対向電極に印加される１水平走査期間内に、該対向電極電圧のレベルを１又は複数回変化させる手段を含む対向電極電圧生成回路に関係する。
【００１２】
本発明によれば、本来は１水平走査期間内に変化させることのない対向電極電圧のレベルを、強制的に１又は複数回変化させることで、対向電極の電荷の充放電に伴う対向電極の振動周波数を可聴周波数帯から容易に移動させることができ、電気光学装置等の構成を変更することなく、耳障りな音の発生を抑えることができるようになる。
【００１３】
また本発明に係る対向電極電圧生成回路では、
１水平走査期間の開始タイミングを基準に、前記対向電極電圧のレベルを変化させるタイミングを指定するための変化タイミング指定レジスタを含み、
前記変化タイミング指定レジスタによって指定されたタイミングで、該対向電極電圧のレベルを変化させることができる。
【００１４】
本発明によれば、タイミングを容易にシフトさせることができ、画質への影響と耳障りな音の発生の防止とを両立させることが容易となる。
【００１５】
また本発明に係る対向電極電圧生成回路では、
前記第１のレベルの電圧を発生させる第１の対向電極電圧発生回路と、
前記第２のレベルの電圧を発生させる第２の対向電極電圧発生回路とを含み、
前記第１又は第２の対向電極電圧発生回路により発生させた電圧を切り替えて前記対向電極電圧として生成し、
該対向電極電圧のレベルを１又は複数回変化させることができる。
【００１６】
また本発明に係る対向電極電圧生成回路では、
１水平走査期間の開始直後又は終了直前に、前記対向電極電圧のレベルを１又は複数回変化させることができる。
【００１７】
本発明によれば、対向電極電圧のレベルを変化させるタイミングが特定されるため、対向電極電圧のレベルを変化させる構成が簡素化される。
【００１８】
また本発明に係る対向電極電圧生成回路では、
前記対向電極電圧のレベルを１又は複数回変化させる手段が、
１水平走査期間内に、１又は複数のパルスを有する対向電極電圧を発生させることができる。
【００１９】
本発明によれば、簡素な構成で、対向電極電圧のレベルを変化させることができるようになる。
【００２０】
また本発明は、
画素電極と、該画素電極に電圧を書き込むためのソース線と、該画素電極と電気光学物質を挟んで対向する対向電極とを含む電気光学装置のソース線を駆動するためのソースドライバであって、
階調データに対応した電圧を用いて前記ソース線を駆動するソース線駆動回路を含み、
前記ソース線駆動回路が、
前記ソース線の電圧レベルを変化させることで、前記ソース線又は前記画素電極と容量結合される前記対向電極の電圧レベルを、１水平走査期間内に１又は複数回変化させるソースドライバに関係する。
【００２１】
本発明においては、対向電極が、ソース線又は画素電極と容量結合されるため、ソース線の電圧レベルの変化又は画素電極の電圧レベルの変化に対向電極の電圧レベルの変化を追従させることができる。その結果、対向電極の電圧レベルを、１水平走査期間内に１又は複数回変化させる手段をソースドライバの構成に付加するだけ、対向電極の電圧レベルが１水平走査期間内に変動し、対向電極電圧の周波数を可聴周波数帯域外に移動させるのと同様の効果を得ることができる。
【００２２】
また本発明に係るソースドライバでは、
１水平走査期間の開始タイミングを基準に、前記ソース線の電圧レベルを変化させるタイミングを指定するためのソース線変化タイミング指定レジスタを含み、
前記ソース線変化タイミング指定レジスタによって指定されたタイミングで、該ソース線の電圧レベルを変化させることができる。
【００２３】
本発明によれば、タイミングを容易にシフトさせることができ、画質への影響と耳障りな音の発生の防止とを両立させることが容易となる。
【００２４】
また本発明に係るソースドライバでは、
前記ソース線駆動回路が、
１水平走査期間内に、１又は複数のパルスを前記ソース線に供給した後に前記階調データに対応した電圧を用いて該ソース線を駆動することができる。
【００２５】
また本発明に係るソースドライバでは、
前記ソース線駆動回路が、
１水平走査期間内に、前記階調データに対応した電圧を用いて該ソース線を駆動した後に、前記画素電極を非選択状態にして１又は複数のパルスを前記ソース線に供給することができる。
【００２６】
上記のいずれかの発明によれば、ソース線のレベルを強制的に変化させるタイミングが特定されるため、ソース線のレベルを変化させる構成が簡素化される。
【００２７】
また本発明は、
画素電極と、該画素電極に電圧を書き込むためのソース線と、該画素電極と電気光学物質を挟んで対向する対向電極とを含む電気光学装置のソース線を駆動するためのソースドライバであって、
階調データに対応した電圧を用いて前記ソース線を駆動するソース線駆動回路と、
上記のいずれか記載の対向電極電圧生成回路とを含むソースドライバに関係する。
【００２８】
本発明によれば、耳障りな音の発生を、低コスト且つ低消費電力で抑えることができるソースドライバを提供できる。
【００２９】
また本発明は、
画素電極と、該画素電極に電圧を書き込むための第１〜第Ｐ（Ｐは２以上の整数）のソース線と、該画素電極と電気光学物質を挟んで対向する対向電極とを含むアモルファスシリコン液晶パネルの第１〜第Ｐのソース線を駆動するためのソースドライバであって、
第１〜第Ｐのソース線に対応する階調データを多重化する多重化回路と、
各階調電圧が、前記多重化回路によって多重化された各階調データに対応した第１〜第Ｐの階調電圧を生成するデータ電圧生成回路と、
前記第１〜第Ｐの階調電圧をインピーダンス変換するインピーダンス変換回路と、
前記多重化回路の時分割タイミングに合わせて前記インピーダンス変換回路の出力を分離した各電圧を前記第１〜第Ｐのソース線の各ソース線に供給する分離回路とを含み、
前記対向電極に印加される対向電極電圧を反転させる周波数ｆ０が可聴周波数帯域にある場合に、ｆ０×Ｐが前記可聴周波数帯域外であるソースドライバに関係する。
【００３０】
本発明においては、ソース線又は画素電極と対向電極とが容量結合されているため、ソース線又は画素電極の電圧変動に起因して対向電極もまた電圧変動する。その結果、対向電極電圧にパルス状の変化を生じさせ、対向電極電圧の反転周波数を高くすることができる。従って、対向電極電圧の反転周波数を可聴周波数帯の外に移動させることができる。更に、電圧レベルを強制的に変化させる手段を不要にできる上に、マルチ駆動の採用によりソースドライバの回路規模を大幅に縮小できるという効果も得ることができる。
【００３１】
また本発明は、
複数のソース線と、
複数のゲート線と、
各画素電極が各ソース線及び各ゲート線により特定される複数の画素電極と、
前記複数の画素電極と電気光学物質を挟んで対向する対向電極と、
階調データに基づいて前記複数のソース線を駆動するソースドライバと、
前記複数のゲート線を走査するゲートドライバと、
前記対向電極に印加する対向電極電圧を生成する上記いずれか記載の対向電極電圧生成回路とを含む電気光学装置に関係する。
【００３２】
また本発明は、
複数のソース線と、
複数のゲート線と、
各画素電極が各ソース線及び各ゲート線により特定される複数の画素電極と、
前記複数の画素電極と電気光学物質を挟んで対向する対向電極と、
階調データに基づいて前記複数のソース線を駆動する上記のいずれか記載のソースドライバと、
前記複数のゲート線を走査するゲートドライバと、
前記対向電極に印加する対向電極電圧を生成する対向電極電圧生成回路とを含む電気光学装置に関係する。
【００３３】
上記のいずれかの発明によれば、低コスト且つ低消費電力で、対向電極の振動に起因する音の発生を防止できる電気光学装置を提供できる。
【００３４】
また本発明は、
上記のいずれか記載の対向電極電圧生成回路と、
画素電極と画素電極と電気光学物質を挟んで対向する対向電極に、前記対向電極電圧生成回路によって生成された対向電極電圧が印加される電気光学装置とを含む電子機器に関係する。
【００３５】
また本発明は、
上記のいずれか記載のソースドライバと、
画素電極と、前記画素電極に電圧を書き込むためのソース線と、前記画素電極と電気光学物質を挟んで対向する対向電極とを有し、前記ソースドライバによってソース線が駆動される電気光学装置とを含む電子機器に関係する。
【００３６】
また本発明は、
上記記載の電気光学装置を含む電子機器に関係する。
【００３７】
上記のいずれかの発明によれば、低コスト且つ低消費電力で、対向電極の振動に起因する音の発生を防止できる電気光学装置を含む電子機器を提供できる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００３９】
１．  第１の実施形態
１．１  液晶装置
図１に、第１の実施形態の液晶装置のブロック図の例を示す。
【００４０】
液晶装置１０（液晶表示装置。広義には表示装置）は、表示パネル１２（狭義には液晶パネル、ＬＣＤ（Liquid Crystal Display）パネル）、ソースドライバ２０（広義にはデータ線駆動回路）、ゲートドライバ３０（広義には走査線駆動回路）、表示コントローラ４０、電源回路５０を含む。なお、液晶装置１０にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【００４１】
ここで表示パネル１２（広義には電気光学装置）は、複数のゲート線（広義には走査線）と、複数のソース線（広義にはデータ線）と、ゲート線及びソース線により特定される画素電極を含む。この場合、ソース線に薄膜トランジスタＴＦＴ（Thin Film Transistor、広義にはスイッチング素子）を接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の液晶装置を構成できる。
【００４２】
より具体的には、表示パネル１２は、アクティブマトリクス基板（例えばガラス基板）上にアモルファスシリコン薄膜が形成されたアモルファスシリコン液晶パネルである。アクティブマトリクス基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びるゲート線Ｇ１〜ＧＭ（Ｍは２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるソース線Ｓ１〜ＳＮ（Ｎは２以上の自然数）とが配置されている。また、ゲート線ＧＫ（１≦Ｋ≦Ｍ、Ｋは自然数）とソース線ＳＬ（１≦Ｌ≦Ｎ、Ｌは自然数）との交差点に対応する位置に、薄膜トランジスタＴＦＴＫＬ（広義にはスイッチング素子）が設けられている。
【００４３】
ＴＦＴＫＬのゲート電極はゲート線ＧＫに接続され、ＴＦＴＫＬのソース電極はソース線ＳＬに接続され、ＴＦＴＫＬのドレイン電極は画素電極ＰＥＫＬに接続されている。この画素電極ＰＥＫＬと、画素電極ＰＥＫＬと液晶（広義には電気光学物質）を挟んで対向する対向電極ＣＥ（共通電極、コモン電極）との間には、液晶容量ＣＬＫＬ（液晶素子）及び補助容量ＣＳＫＬが形成されている。そして、ＴＦＴＫＬ、画素電極ＰＥＫＬ等が形成されるアクティブマトリクス基板と対向電極ＣＥが形成される対向基板との間に液晶が封入されるように形成され、画素電極ＰＥＫＬと対向電極ＣＥとの間の印加電圧に応じて画素の透過率が変化するようになっている。
【００４４】
なお、対向電極ＣＥに与えられる対向電極電圧ＶＣＯＭの電圧レベル（高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬ）は、電源回路５０に含まれる対向電極電圧生成回路より生成される。例えば、対向電極ＣＥは、対向基板上に一面に形成される。
【００４５】
ソースドライバ２０は、階調データに基づいて表示パネル１２のソース線Ｓ１〜ＳＮを駆動する。一方、ゲートドライバ３０は、表示パネル１２のゲート線Ｇ１〜ＧＭを走査（順次駆動）する。
【００４６】
表示コントローラ４０は、図示しない中央演算処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、ソースドライバ２０、ゲートドライバ３０及び電源回路５０を制御する。より具体的には、表示コントローラ４０は、ソースドライバ２０及びゲートドライバ３０に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路５０に対しては、対向電極ＣＥに印加する対向電極電圧ＶＣＯＭの電圧レベルの極性反転タイミングの制御を行う。
【００４７】
電源回路５０は、外部から供給される基準電圧に基づいて、表示パネル１２の駆動に必要な各種の電圧レベル（階調電圧）や、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルを生成する。
【００４８】
このような構成の液晶装置１０は、表示コントローラ４０の制御の下、外部から供給される階調データに基づいて、ソースドライバ２０、ゲートドライバ３０及び電源回路５０が協調して表示パネル１２を駆動する。
【００４９】
なお、図１では、液晶装置１０が表示コントローラ４０を含む構成になっているが、表示コントローラ４０を液晶装置１０の外部に設けてもよい。或いは、表示コントローラ４０と共にホストを液晶装置１０に含めるようにしてもよい。また、ソースドライバ２０、ゲートドライバ３０、表示コントローラ４０、電源回路５０の一部又は全部を表示パネル１２上に形成してもよい。
【００５０】
また図１において、ソースドライバ２０、ゲートドライバ３０及び電源回路５０を集積化して、半導体装置（集積回路、ＩＣ）として表示ドライバ６０を構成してもよい。
【００５１】
図２に、第１の実施形態における液晶装置の他の構成例のブロック図を示す。
【００５２】
図２では、表示パネル１２上（パネル基板上）に、ソースドライバ２０、ゲートドライバ３０及び電源回路５０を含む表示ドライバ６０が形成されている。このように表示パネル１２は、複数のゲート線と、複数のソース線と、複数のゲート線の各ゲート線及び複数のソース線の各ソース線とに接続された複数の画素（画素電極）と、複数のソース線を駆動するソースドライバと、複数のゲート線を走査するゲートドライバとを含むように構成することができる。表示パネル１２の画素形成領域４４に、複数の画素が形成されている。各画素は、ソースにソース線が接続されゲートにゲート線が接続されたＴＦＴと、該ＴＦＴのドレインに接続された画素電極とを含むことができる。
【００５３】
なお図２では、表示パネル１２上においてゲートドライバ３０及び電源回路５０のうち少なくとも１つが省略された構成であってもよい。
【００５４】
また図１又は図２において、表示ドライバ６０が、表示コントローラ４０を内蔵してもよい。或いは図１又は図２において、表示ドライバ６０が、ソースドライバ２０及びゲートドライバ３０のいずれか一方と、電源回路５０とを集積化した半導体装置であってもよい。
【００５５】
１．２  ゲートドライバ
図３に、図１又は図２のゲートドライバ３０の構成例を示す。
【００５６】
ゲートドライバ３０は、シフトレジスタ３２、レベルシフタ３４、出力バッファ３６を含む。
【００５７】
シフトレジスタ３２は、各ゲート線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ３２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯをフリップフロップに保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。ここで入力されるイネーブル入出力信号ＥＩＯは、表示コントローラ４０から供給される垂直同期信号である。
【００５８】
レベルシフタ３４は、シフトレジスタ３２からの電圧レベルを、表示パネル１２の液晶素子とＴＦＴのトランジスタ能力とに応じた電圧レベルにシフトする。この電圧レベルとしては、高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。
【００５９】
出力バッファ３６は、レベルシフタ３４によってシフトされた走査電圧をバッファリングしてゲート線に出力し、ゲート線を駆動する。
【００６０】
１．３  ソースドライバ
図４に、図１又は図２のソースドライバ２０の構成例のブロック図を示す。
【００６１】
ソースドライバ２０は、シフトレジスタ２２、ラインラッチ２４、２６、ＤＡＣ２８（Digital-to-Analog Converter）（広義にはデータ電圧生成回路）、ソース線駆動回路２９を含む。
【００６２】
シフトレジスタ２２は、各ソース線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ２２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。
【００６３】
ラインラッチ２４には、表示コントローラ４０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で階調データ（ＤＩＯ）が入力される。ラインラッチ２４は、この階調データ（ＤＩＯ）を、シフトレジスタ２２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。
【００６４】
ラインラッチ２６は、表示コントローラ４０から供給される水平同期信号ＬＰに同期して、ラインラッチ２４でラッチされた１水平走査単位の階調データをラッチする。
【００６５】
基準電圧発生回路２７は、６４（＝２６）種類の基準電圧を生成する。基準電圧発生回路２７によって生成された６４種類の基準電圧は、ＤＡＣ２８に供給される。
【００６６】
ＤＡＣ（データ電圧生成回路）２８は、各ソース線に供給すべきアナログのデータ電圧を生成する。具体的にはＤＡＣ２８は、ラインラッチ２６からのデジタルの階調データに基づいて、基準電圧発生回路２７からの基準電圧のいずれかを選択し、デジタルの階調データに対応するアナログのデータ電圧を出力する。
【００６７】
ソース線駆動回路２９は、ＤＡＣ２８からのデータ電圧をバッファリングしてソース線に出力し、ソース線を駆動する。具体的には、ソース線駆動回路２９は、各ソース線毎に設けられたボルテージフォロワ接続の演算増幅器ＯＰＣ（広義にはインピーダンス変換回路）を含み、これらの各演算増幅器ＯＰＣが、ＤＡＣ２８からのデータ電圧をインピーダンス変換して、各ソース線に出力する。
【００６８】
なお、図４では、デジタルの階調データをデジタル・アナログ変換して、ソース線駆動回路２９を介してソース線に出力する構成を採用しているが、アナログの映像信号をサンプル・ホールドして、ソース線駆動回路２９を介してソース線に出力する構成を採用することもできる。
【００６９】
図５に、図４の基準電圧発生回路２７、ＤＡＣ２８及びソース線駆動回路２９の構成例を示す。図５において、階調データが６ビットのデータＤ０〜Ｄ５であり、各ビットのデータの反転データをＸＤ０〜ＸＤ５と示している。また図５において、図４と同一部分には同一符号を付し、適宜説明を省略する。
【００７０】
基準電圧発生回路２７は、両端の電圧ＶＤＤＨ、ＶＳＳＨを抵抗分割して６４種類の基準電圧を生成する。各基準電圧は、６ビットの階調データにより表される各階調値に対応している。各基準電圧は、ソース線Ｓ１〜ＳＮの各ソース線に共通に供給される。
【００７１】
ＤＡＣ２８は、ソース線毎に設けられたデコーダを含み、各デコーダは、階調データに対応した基準電圧を演算増幅器ＯＰＣに出力する。
【００７２】
１．４  電源回路
図６に、図１又は図２の電源回路５０の構成例を示す。
【００７３】
電源回路５０は、正方向２倍昇圧回路５２、走査電圧生成回路５４、対向電極電圧生成回路５６を含む。この電源回路５０には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。
【００７４】
正方向２倍昇圧回路５２には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。そして正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳを基準に、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを生成する。即ち正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳとシステム電源電圧ＶＤＤとの間の電圧差を２倍に昇圧する。このような正方向２倍昇圧回路５２は、公知のチャージポンプ回路により構成できる。電源電圧ＶＯＵＴは、ソースドライバ２０、走査電圧生成回路５４や対向電極電圧生成回路５６に供給される。なお正方向２倍昇圧回路５２は、２倍以上の昇圧倍率で昇圧後にレギュレータで電圧レベルを調整して、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを出力することが望ましい。
【００７５】
走査電圧生成回路５４には、システム接地電源電圧ＶＳＳ及び電源電圧ＶＯＵＴが供給される。そして走査電圧生成回路５４は、走査電圧を生成する。走査電圧は、ゲートドライバ３０によって駆動されるゲート線に印加される電圧である。この走査電圧の高電位側電圧はＶＤＤＨＧであり、低電位側電圧はＶＥＥである。
【００７６】
対向電極電圧生成回路５６は、対向電極電圧ＶＣＯＭを生成する。対向電極電圧生成回路５６は、極性反転信号ＰＯＬに基づいて、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬを、対向電極電圧ＶＣＯＭとして出力する。極性反転信号ＰＯＬは、極性反転タイミングに合わせて表示コントローラ４０によって生成される。高電位側電圧ＶＣＯＭＨの電圧レベルを第１のレベル、低電位側電圧ＶＣＯＭＬの電圧レベルを第２のレベルとすると、対向電極電圧生成回路５６は、第１のレベルから変化した第２のレベルの対向電極電圧ＶＣＯＭが対向電極ＣＥに印加される１水平走査期間内に、該対向電極電圧のレベルを１又は複数回変化させることができる。
【００７７】
図７に、図１又は図２の表示パネル１２の駆動波形の一例を示す。
【００７８】
ソース線には、階調データの階調値に応じた階調電圧ＤＬＶが印加される。図７では、システム接地電源電圧ＶＳＳ（＝０Ｖ）を基準に、５Ｖの振幅の階調電圧ＤＬＶが印加されている。
【００７９】
ゲート線には、非選択時において非選択電圧として低電位側電圧ＶＥＥ（＝−１０Ｖ）、選択時において選択電圧として高電位側電圧ＶＤＤＨＧ（＝１５Ｖ）の走査電圧ＧＬＶが印加される。
【００８０】
対向電極ＣＥには、高電位側電圧ＶＣＯＭＨ（＝３Ｖ）、低電位側電圧ＶＣＯＭＬ（＝−２Ｖ）の対向電極電圧ＶＣＯＭが印加される。そして所与の電圧を基準とした対向電極電圧ＶＣＯＭの電圧レベルの極性が、極性反転タイミングに合わせて反転している。図７では、いわゆる走査ライン反転駆動時の対向電極電圧ＶＣＯＭの波形を示している。この極性反転タイミングに合わせて、ソース線の階調電圧ＤＬＶもまた、所与の電圧を基準に、その極性が反転している。
【００８１】
ところで液晶素子は、直流電圧を長時間印加すると劣化するという性質がある。このため、液晶素子に印加する電圧の極性を所定期間毎に反転させる駆動方式が必要になる。このような駆動方式としては、フレーム反転駆動、走査（ゲート）ライン反転駆動、データ（ソース）ライン反転駆動、ドット反転駆動等がある。
【００８２】
このうち、フレーム反転駆動は、消費電力は低いが、画質がそれほど良くないという不利点がある。また、データライン反転駆動、ドット反転駆動は、画質は良いが、表示パネルの駆動に高い電圧が必要になるという不利点がある。
【００８３】
第１の実施形態では、走査ライン反転駆動を採用している。この走査ライン反転駆動では、液晶素子に印加される電圧が走査期間毎（走査線毎）に極性反転される。例えば、第１の走査期間（走査線）では正極性の電圧が液晶素子に印加され、第２の走査期間では負極性の電圧が印加され、第３の走査期間では正極性の電圧が印加される。一方、次のフレームにおいては、今度は、第１の走査期間では負極性の電圧が液晶素子に印加され、第２の走査期間では正極性の電圧が印加され、第３の走査期間では負極性の電圧が印加されるようになる。
【００８４】
そして、この走査ライン反転駆動では、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルが走査期間毎に極性反転される。
【００８５】
より具体的には図８に示すように、正極の期間Ｔ１（第１の期間）では対向電極電圧ＶＣＯＭの電圧レベルは低電位側電圧ＶＣＯＭＬになり、負極の期間Ｔ２（第２の期間）では高電位側電圧ＶＣＯＭＨになる。そして、このタイミングに合わせてソース線に印加される階調電圧も、その極性が反転する。なお、低電位側電圧ＶＣＯＭＬは、所与の電圧レベルを基準として高電位側電圧ＶＣＯＭＨの極性を反転した電圧レベルである。
【００８６】
ここで、正極の期間Ｔ１は、ソース線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも高くなる期間である。この期間Ｔ１では液晶素子に正極性の電圧が印加されることになる。一方、負極の期間Ｔ２は、ソース線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも低くなる期間である。この期間Ｔ２では液晶素子に負極性の電圧が印加されることになる。
【００８７】
このように対向電極電圧ＶＣＯＭを極性反転することで、表示パネルの駆動に必要な電圧を低くすることができる。これにより、駆動回路の耐圧を低くでき、駆動回路の製造プロセスの簡素化、低コスト化を図ることができる。
【００８８】
１．５  対向電極電圧生成回路
近年、表示パネル１２の画面サイズの拡大が進み、携帯電話機に搭載される表示パネル１２に、いわゆるＱＶＧＡ（Quarter Video Graphics Array）サイズのものが多く採用されている。ところが、このＱＶＧＡサイズの表示パネル１２を駆動する場合に、表示パネル１２自体から耳障りな音が発生するという問題が表面化した。そこで、その原因を解析するうちに、対向基板の一面に形成される対向電極ＣＥが反転駆動される表示パネルに上述の音が発生する傾向があることが判明した。
【００８９】
これは、対向電極ＣＥに印加される対向電極電圧ＶＣＯＭの反転周期で対向電極ＣＥの電荷の充放電が行われるため、該反転周期で対向電極ＣＥが振動していることが原因と考えられる。例えば、フレーム周波数を６０Ｈｚ（ヘルツ）、ＱＶＧＡサイズの走査ライン数を３２０、対向電極電圧ＶＣＯＭの反転周期が高電位側電圧ＶＣＯＭＨを印加される期間と低電位側電圧ＶＣＯＭＬが印加される期間とで決まることを考慮すると、対向電極電圧ＶＣＯＭの周波数ｆは、次式で求められる。
【００９０】
ｆ＝６０［Ｈｚ］×３２０［ライン］／２＝９６００［Ｈｚ］    ・・・（１）
人間の可聴周波数帯が、例えば３０Ｈｚ〜１８ｋＨｚと言われる。そのため、対向電極ＣＥが振動する周波数ｆは、人間の可聴周波数帯に存在することになり、耳障りな音として認識されるものと考えられる。
【００９１】
そこで、第１の実施形態では、簡素な構成で、対向電極電圧ＶＣＯＭの周波数のみを変えることで、表示パネル１２の構造やゲートドライバ３０の構成を変更することなく、画質への影響を与えることなく、耳障りな音の発生を抑えるようにしている。そのため、高電位側電圧ＶＣＯＭＨの電圧レベルを第１のレベル、低電位側電圧ＶＣＯＭＬの電圧レベルを第２のレベルとすると、対向電極電圧生成回路５６は、第１のレベルから変化した第２のレベルの対向電極電圧ＶＣＯＭが対向電極ＣＥに印加される１水平走査期間内に、該対向電極電圧のレベルを１又は複数回変化させるようにしている。
【００９２】
図９に、図６の対向電極電圧生成回路５６の構成例を示す。
【００９３】
対向電極電圧生成回路５６は、表示パネル（電気光学装置）１２の画素電極と液晶素子（電気光学物質）を挟んで対向する対向電極ＣＥに印加される対向電極電圧ＶＣＯＭを生成する。この対向電極電圧生成回路５６は、ボルテージフォロワ接続された演算増幅器である第１及び第２の演算増幅器ＯＰ１、ＯＰ２と、切替回路ＳＥＬとを含む。第１の対向電極電圧発生回路としての第１の演算増幅器ＯＰ１は、対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨを出力する。第２の対向電極電圧発生回路としての第２の演算増幅器ＯＰ２は、対向電極電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬを出力する。切替回路ＳＥＬは、液晶素子（電気光学物質）に印加される電圧の極性を反転させる極性反転タイミングに応じて、高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの１つを対向電極電圧ＶＣＯＭとして出力する。なお第１及び第２の演算増幅器ＯＰ１、ＯＰ２を、レギュレータとして動作させてもよい。
【００９４】
更に対向電極電圧生成回路５６は、対向電極電圧ＶＣＯＭのレベルを１又は複数回変化させる手段として排他的論理和回路ＮＡ１を含むことができる。排他的論理和回路ＮＡ１には、極性反転タイミングを規定する極性反転信号ＰＯＬとパルス発生信号ＭＳＫとが入力されている。極性反転信号ＰＯＬは、１水平走査期間毎に変化する。そのため、排他的論理和回路ＮＡ１の出力は、１水平走査期間内に１又は複数のパルスを有する。なお、図９では、対向電極電圧ＶＣＯＭのレベルを１又は複数回変化させる手段として排他的論理和回路を採用しているが、これに限定されるものではない。対向電極電圧ＶＣＯＭのレベルを１又は複数回変化させる手段として排他的否定論理和回路等の他の論理回路や、その他の回路（トランジスタ素子）を採用してもよい。
【００９５】
切替回路ＳＥＬは、Ｐ型（第１導電型）の金属酸化膜半導体（Metal Oxide Semiconductor：ＭＯＳ）トランジスタ（以下、単にトランジスタ）ＰＴｒと、Ｎ型（第２導電型）のトランジスタＮＴｒとを含むことができる。トランジスタＰＴｒのソースは、第１の演算増幅器ＯＰ１の出力に接続される。トランジスタＰＴｒのドレインは、対向電極ＣＥに電気的に接続される。トランジスタＰＴｒのゲートには、排他的論理和回路ＮＡ１の出力が供給される。トランジスタＮＴｒのソースは、第２の演算増幅器ＯＰ２の出力に接続される。トランジスタＮＴｒのドレインは、対向電極ＣＥに電気的に接続される。トランジスタＮＴｒのゲートには、排他的論理和回路ＮＡ１の出力が供給される。
【００９６】
このような対向電極電圧生成回路５６は、ＶＣＯＭＨ生成回路（対向電極高電位側電圧生成回路）６２と、ＶＣＯＭＬ生成回路（対向電極低電位側電圧生成回路）６４とを含むことができる。ＶＣＯＭＨ生成回路６２は、例えばシステム接地電源電圧ＶＳＳと電源電圧ＶＯＵＴとに基づいて、公知のチャージポンプ動作により電圧ＶＣＯＭＨ０を生成することができるようになっている。電圧ＶＣＯＭＨ０は、第１の演算増幅器ＯＰ１の入力に供給される。ＶＣＯＭＬ生成回路６４は、例えばシステム接地電源電圧ＶＳＳと電源電圧ＶＯＵＴとに基づいて、公知のチャージポンプ動作により電圧ＶＣＯＭＬ０を生成することができるようになっている。電圧ＶＣＯＭＬ０は、第２の演算増幅器ＯＰ２の入力に供給される。
【００９７】
以上のように、１水平走査期間毎に変化する極性反転信号ＰＯＬの論理レベルを、パルス発生信号ＭＳＫにより１又は複数回変化させるようにしたので、１水平走査期間内に対向電極電圧のレベルを１水平走査期間内に強制的に１又は複数回変化させることができる。
【００９８】
図１０（Ａ）〜図１０（Ｃ）に、対向電極電圧ＶＣＯＭの説明図を示す。
【００９９】
図１０（Ａ）は、一般的な対向電極電圧ＶＣＯＭの波形例である。図１０（Ｂ）、図１０（Ｃ）は、第１の実施形態における対向電極電圧ＶＣＯＭの波形例である。
【０１００】
図１０（Ｂ）では、１水平走査期間の開始直後に１又は複数回変化させるようにしたので、対向電極電圧ＶＣＯＭの反転周期が短くなり、対向電極電圧ＶＣＯＭの周波数ｆを可聴周波数帯より高い周波数帯に移動させることができるようになる。１水平走査期間の開始直後に図１０（Ｂ）に示すように対向電極電圧ＶＣＯＭのレベルを１又は複数回変化させることで、画素電極に書き込まれる電圧と対向電極電圧との差で定まる液晶の印加電圧を従来と同様に変化させずに済むので、画質を劣化させずに、簡素な構成で耳障りな音の発生を抑えることができるようになる。
【０１０１】
また図１０（Ｃ）では、１水平走査期間の終了直前に１又は複数回変化させるようにしたので、対向電極電圧ＶＣＯＭの反転周期が短くなり、対向電極電圧ＶＣＯＭの周波数ｆを可聴周波数帯より高い周波数帯に移動させることができるようになる。対向電極電圧ＶＣＯＭのレベルが変化する期間では、ＴＦＴに印加されるゲート線が非選択電圧を供給している必要がある。こうすることで、画素電極に書き込まれる電圧と対向電極電圧との差で定まる液晶の印加電圧を従来と同様に変化させずに済むので、画質を劣化させずに、簡素な構成で耳障りな音の発生を抑えることができるようになる。
【０１０２】
１．６  具体的な制御例
次に、パルス発生信号ＭＳＫの具体的な生成例を示す。第１の実施形態では、ソースドライバ２０の図示しない制御回路が、パルス発生信号ＭＳＫを生成する。パルス発生信号ＭＳＫは、２つのパルスを有するものとし、各パルスの発生タイミングが制御レジスタにより指定されるようになっている。
【０１０３】
図１１に、ソースドライバ２０の図示しない制御回路の構成の要部を示す。
【０１０４】
図１１において、制御回路は、制御レジスタ部１００、タイミング生成部１３０を含む。制御レジスタ部１００は、複数の制御レジスタを含み、各制御レジスタの設定値はホスト又は表示コントローラ４０によって設定される。なお図１又は図２において水平同期信号ＬＰ、垂直同期信号ＹＤは、表示コントローラ４０から供給されるものとして説明したが、図１１では、表示ドライバ６０が水平同期信号ＬＰ、垂直同期信号ＹＤを生成するものとする。
【０１０５】
タイミング生成部１３０は、極性反転信号ＰＯＬにより規定される液晶素子の印加電圧の極性に応じて、制御レジスタ部１００の各レジスタに設定された設定値に対応した基準クロックＯＳＣのクロック数に基づいてパルス発生信号ＭＳＫ、水平同期信号ＬＰ、垂直同期信号ＹＤを出力する。なお基準クロックＯＳＣは、ソースドライバ２０又は表示ドライバ６０内の図示しない発振回路において生成される。
【０１０６】
図１２に、図１１の制御レジスタ部１００の構成の概要を示す。
【０１０７】
制御レジスタ部１００は、垂直走査期間設定レジスタ１１０、水平走査期間設定レジスタ１１２、第１のパルス用第１のエッジタイミング設定レジスタ１１４、第１のパルス用第２のエッジタイミング設定レジスタ１１６、第２のパルス用第１のエッジタイミング設定レジスタ１１８、第２のパルス用第２のエッジタイミング設定レジスタ１２０を含む。
【０１０８】
タイミング生成部１３０は、垂直走査期間設定レジスタ１１０の設定値に対応した基準クロックＯＳＣのクロック数を周期とした垂直同期信号ＹＤを生成する。タイミング生成部１３０は、水平走査期間設定レジスタ１１２の設定値に対応した基準クロックＯＳＣのクロック数を周期とした水平同期信号ＬＰを生成する。
【０１０９】
第１のパルス用第１のエッジタイミング設定レジスタ１１４には、パルス発生信号ＭＳＫにより発生する２つのパルスのうちの１つである第１のパルスの立ち上がりエッジ（又は立ち下がりエッジ）を指定するための設定値が設定される。この設定値は、水平走査期間（広義には走査期間）の開始タイミングを基準に、第１のパルスの立ち上がりエッジ（立ち下がりエッジ）タイミングに対応した基準クロックＯＳＣのクロック数ＭＳＫ１ｏｎが設定される。第１のパルス用第２のエッジタイミング設定レジスタ１１６には、第１のパルスの立ち下がりエッジ（又は立ち上がりエッジ）を指定するための設定値が設定される。この設定値は、水平走査期間（広義には走査期間）の開始タイミングを基準に、第１のパルスの立ち下がりエッジ（立ち上がりエッジ）タイミングに対応した基準クロックＯＳＣのクロック数ＭＳＫ１ｏｆｆが設定される。タイミング生成部１３０は、クロック数ＭＳＫ１ｏｎ、ＭＳＫ１ｏｆｆに基づいて第１のパルス発生信号ＭＳＫ１を生成する。
【０１１０】
第２のパルス用第１のエッジタイミング設定レジスタ１１８には、パルス発生信号ＭＳＫにより発生する２つのパルスのうちの１つである第２のパルスの立ち上がりエッジ（又は立ち下がりエッジ）を指定するための設定値が設定される。この設定値は、水平走査期間（広義には走査期間）の開始タイミングを基準に、第２のパルスの立ち上がりエッジ（立ち下がりエッジ）タイミングに対応した基準クロックＯＳＣのクロック数ＭＳＫ２ｏｎが設定される。第２のパルス用第２のエッジタイミング設定レジスタ１２０には、第２のパルスの立ち下がりエッジ（又は立ち上がりエッジ）を指定するための設定値が設定される。この設定値は、水平走査期間（広義には走査期間）の開始タイミングを基準に、第２のパルスの立ち下がりエッジ（立ち上がりエッジ）タイミングに対応した基準クロックＯＳＣのクロック数ＭＳＫ２ｏｆｆが設定される。タイミング生成部１３０は、クロック数ＭＳＫ２ｏｎ、ＭＳＫ２ｏｆｆに基づいて第２のパルス発生信号ＭＳＫ２を生成する。
【０１１１】
タイミング生成部１３０は、例えば第１のパルス発生信号ＭＳＫ１と第２のパルス発生信号ＭＳＫ２との論理和結果を生成し、パルス発生信号ＭＳＫとして出力する。
【０１１２】
このように、第１のパルス用第１のエッジタイミング設定レジスタ１１４、第１のパルス用第２のエッジタイミング設定レジスタ１１６、第２のパルス用第１のエッジタイミング設定レジスタ１１８、第２のパルス用第２のエッジタイミング設定レジスタ１２０を変化タイミング指定レジスタということができる。そして、該変化タイミング指定レジスタによって指定されたタイミングで、対向電極電圧ＶＣＯＭのレベルを変化させることができる。
【０１１３】
図１３に、第１のパルス発生信号ＭＳＫ１の説明図を示す。
【０１１４】
タイミング生成部１３０は、例えば水平同期信号ＬＰにより規定される水平走査期間の開始タイミングＨＳＴＭを基準に、基準クロックＯＳＣのクロック数ＭＳＫ１ｏｎが経過したときにＨレベルとなり、基準クロックＯＳＣのクロック数ＭＳＫ１ｏｆｆが経過したときにＬレベルとなる第１のパルス発生信号ＭＳＫ１を生成する。
【０１１５】
またタイミング生成部１３０は、例えば水平同期信号ＬＰにより規定される水平走査期間の開始タイミングＨＳＴＭを基準に、基準クロックＯＳＣのクロック数ＭＳＫ２ｏｎが経過したときにＨレベルとなり、基準クロックＯＳＣのクロック数ＭＳＫ２ｏｆｆが経過したときにＬレベルとなる第２のパルス発生信号ＭＳＫ２を生成する。
【０１１６】
このような第１及び第２のパルス発生信号ＭＳＫ１、ＭＳＫ２に基づいて、パルス発生信号ＭＳＫが生成される。
【０１１７】
なお、ソース線の駆動開始タイミングやゲート線への走査電圧の出力開始タイミングも、制御レジスタの設定値により同様に制御することができる。
【０１１８】
図１４に、タイミング生成部１３０において第１のパルス発生信号ＭＳＫ１を生成する回路の一例を示す。
【０１１９】
タイミング生成部１３０は、カウンタ１３２、コンパレータ１３４、１３６、セットリセットフリップフロップ１３８を含む。
【０１２０】
カウンタ１３２は、極性反転信号ＰＯＬの変化点を基準に、基準クロックＯＳＣに同期してカウントアップを行う。コンパレータ１３４は、カウンタ１３２のカウント値と、クロック数ＭＳＫ１ｏｎとを比較し、一致したときパルスを出力する。コンパレータ１３６は、カウンタ１３２のカウント値と、クロック数ＭＳＫ１ｏｆｆとを比較し、一致したときパルスを出力する。セットリセットフリップフロップ１３８は、コンパレータ１３４からのパルスによりセットされ、コンパレータ１３６からのパルスによりリセットされる第１のパルス発生信号ＭＳＫ１を生成する。
【０１２１】
なお、図１４では第１のパルス発生信号ＭＳＫ１について説明したが、第２のパルス発生信号ＭＳＫ２も同様に生成できる。
【０１２２】
ところで、対向電極電圧ＶＣＯＭが１水平走査期間内にレベルを変化させる場合、上述のように正確なパルス状で変化させる必要はない。表示パネル１２に種類によっては、図１５に示すように、所与の閾値レベルを上回ったり下回ったりするようにレベルが変化する対向電極電圧であっても良い場合もある。
【０１２３】
図１５に、第１の実施形態における対向電極電圧ＶＣＯＭの他の波形例を示す。
【０１２４】
レベルを変化させる期間に、例えば第１のパルス発生信号ＭＳＫ１を用いて、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬに達しないように対向電極電圧ＶＣＯＭを生成し、該対向電極電圧ＶＣＯＭを対向電極ＣＥに供給する。このような対向電極電圧ＶＣＯＭであっても、表示パネル１２によっては耳障りな音の発生を抑えることもできる場合がある。
【０１２５】
２．  第２の実施形態
第１の実施形態では、１水平走査期間内に対向電極電圧ＶＣＯＭのレベルを変化させることで、対向電極電圧ＶＣＯＭの周波数を可聴周波数帯域外に移動させていたが、本発明は、これに限定されるものではない。第２の実施形態では、対向電極電圧ＶＣＯＭは通常の反転駆動を行いつつ、対向電極電圧ＶＣＯＭが一定レベルのときに、ソース線に供給する電圧を変化させる。こうすることで、対向電極ＣＥが、ソース線又は画素電極と容量結合されるため、ソース線の電圧レベルの変化又は画素電極の電圧レベルの変化に対向電極ＣＥの電圧レベルの変化を追従させることができる。その結果、対向電極ＣＥの電圧レベルが１水平走査期間内に変動し、対向電極電圧ＶＣＯＭの周波数を可聴周波数帯域外に移動させるのと同様の効果を得ることができる。
【０１２６】
第２の実施形態が第１の実施形態と異なる第１の点は、対向電極電圧生成回路５６において排他的論理和回路が省略され、パルス発生信号ＭＳＫにより１水平走査期間内に対向電極電圧ＶＣＯＭのレベルが変化しない点である。また、第２の実施形態が第１の実施形態と異なる第２の点は、ソースドライバ２０のソース線駆動回路２９の構成において、ソース線にパルス信号が印加される点である。
【０１２７】
図１６に、第２の実施形態におけるソース線駆動回路の１出力当たりの構成例の回路図を示す。
【０１２８】
第２の実施形態におけるソース線駆動回路は、ソース線毎に設けられたボルテージフォロワ接続の演算増幅器ＯＰＣと並列に、１水平走査期間内に該ソース線の電圧レベルを１又は複数回変化させる手段としての出力バッファＢＵＦを含む。即ち、演算増幅器ＯＰＣの出力と出力バッファＢＵＦの出力とが電気的に接続され、演算増幅器ＯＰＣの出力及び出力バッファＢＵＦの出力の接続ノードが、ソース線Ｓ１に電気的に接続される。このとき、演算増幅器ＯＰＣ又は出力バッファＢＵＦのいずれか一方のみが、ソース線Ｓ１を駆動する。
【０１２９】
出力バッファＢＵＦの入力には、パルス発生信号ＭＳＫが入力される。出力バッファＢＵＦは、出力バッファ制御信号ｐｌｃｎｔにより動作制御される。出力バッファＢＵＦは、出力バッファ制御信号ｐｌｃｎｔが例えばＬレベルのとき出力をハイインピーダンス状態に設定し、出力バッファ制御信号ｐｌｃｎｔが例えばＨレベルのときパルス発生信号ＭＳＫの反転信号を出力する。
【０１３０】
演算増幅器ＯＰＣの非反転入力端子には、ＤＡＣ２８からの階調データにデータ電圧ＤＶ１が供給される。演算増幅器ＯＰＣは、演算増幅器制御信号ｏｐｃｎｔにより動作制御される。演算増幅器ＯＰＣは、演算増幅器制御信号ｏｐｃｎｔが例えばＬレベルのときその動作電流を停止又は制限してその出力をハイインピーダンス状態に設定し、演算増幅器制御信号ｏｐｃｎｔが例えばＨレベルのときその動作電流を流してデータ電圧ＤＶ１を用いてインピーダンス変換を行う。
【０１３１】
図１６では、出力バッファＢＵＦがソース線Ｓ１のみを駆動する構成となっているが、出力バッファＢＵＦがソース線Ｓ１〜ＳＮのうち複数のソース線に共通に設けられ、出力バッファＢＵＦの出力が複数のソース線を駆動する複数の演算増幅器の出力と電気的に接続されていてもよい。また出力バッファＢＵＦが、ソース線Ｓ１〜ＳＮに共通に設けられ、出力バッファＢＵＦの出力がソース線Ｓ１〜ＳＮを駆動する複数の演算増幅器の出力と電気的に接続されていてもよい。
【０１３２】
図１７に、第２の実施形態における制御レジスタ部の構成の概要を示す。
【０１３３】
図１７において、図１２と同一部分には同一符号を付し、適宜説明を省略する。第２の実施形態では、図１１の制御レジスタ部１００に代えて図１７の制御レジスタ部２００が設けられる。
【０１３４】
制御レジスタ部２００は、図１２に示す制御レジスタに加えて、演算増幅器オンタイミング設定レジスタ１２２、演算増幅器オフタイミング設定レジスタ１２４を含む。演算増幅器オンタイミング設定レジスタ１２２、演算増幅器オフタイミング設定レジスタ１２４を、ソース線変化タイミング指定レジスタということができる。
【０１３５】
演算増幅器オンタイミング設定レジスタ１２２には、水平走査期間（広義には走査期間）の開始タイミングを基準に、演算増幅器ＯＰＣの動作をオンさせるタイミングに対応した基準クロックＯＳＣのクロック数ＯＰｏｎが設定される。演算増幅器オフタイミング設定レジスタ１２４には、水平走査期間（広義には走査期間）の開始タイミングを基準に、演算増幅器ＯＰＣの動作をオフさせるタイミングに対応した基準クロックＯＳＣのクロック数ＯＰｏｆｆが設定される。
【０１３６】
タイミング生成部１３０は、クロック数ＯＰｏｎ、ＯＰｏｆｆに基づいて演算増幅器制御信号ｏｐｃｎｔを生成する。クロック数ＯＰｏｎ、ＯＰｏｆｆは、図１３に示すように演算増幅器制御信号ｏｐｃｎｔのオンタイミングとオフタイミングとを規定し、図１４に示す構成により演算増幅器制御信号ｏｐｃｎｔが生成される。
【０１３７】
図１８（Ａ）、図１８（Ｂ）に、第２の実施形態における演算増幅器制御信号ｏｐｃｎｔと出力バッファ制御信号ｐｌｃｎｔのタイミング図の一例を示す。
【０１３８】
図１８（Ａ）では、１水平走査期間が開始されると、まず、演算増幅器制御信号ｏｐｃｎｔにより演算増幅器ＯＰＣの出力がハイインピーダンス状態に設定された状態で出力バッファ制御信号ｐｌｃｎｔにより出力バッファＢＵＦがオンに設定される。その後、当該１水平走査期間内で、出力バッファ制御信号ｐｌｃｎｔにより出力バッファＢＵＦの出力をハイインピーダンス状態に設定し、且つ演算増幅器制御信号ｏｐｃｎｔにより演算増幅器ＯＰＣがオンに設定される。
【０１３９】
図１８（Ｂ）では、１水平走査期間が開始されると、まず、出力バッファ制御信号ｐｌｃｎｔにより出力バッファＢＵＦの出力がハイインピーダンス状態に設定された状態で演算増幅器制御信号ｏｐｃｎｔにより演算増幅器ＯＰＣがオンに設定される。その後、当該１水平走査期間内で、演算増幅器制御信号ｏｐｃｎｔにより演算増幅器ＯＰＣの出力をハイインピーダンス状態に設定し、且つ出力バッファ制御信号ｐｌｃｎｔにより出力バッファＢＵＦがオンに設定される。
【０１４０】
図１８（Ａ）、図１８（Ｂ）において、出力バッファＢＵＦがオンに設定されている期間では、パルス発生信号ＭＳＫによりソース線にパルスが出力される。また、演算増幅器ＯＰＣがオンに設定されている期間では、階調データに対応したデータ電圧を用いてソース線が駆動される。
【０１４１】
図１９（Ａ）、図１９（Ｂ）に、第２の実施形態におけるソース線Ｓ１及び対向電極ＣＥの電圧レベルを模式的に示す。
【０１４２】
図１９（Ａ）は、図１８（Ａ）に示すように演算増幅器制御信号ｏｐｃｎｔ及び出力バッファ制御信号ｐｌｃｎｔが生成される場合のソース線及び対向電極の電圧レベルを模式的に示す。図１９（Ｂ）は、図１８（Ｂ）に示すように演算増幅器制御信号ｏｐｃｎｔ及び出力バッファ制御信号ｐｌｃｎｔが生成される場合のソース線及び対向電極の電圧レベルを模式的に示す。
【０１４３】
図１９（Ａ）では、出力バッファＢＵＦがオンに設定され、且つ演算増幅器ＯＰＣがオフに設定されている期間で、パルス発生信号ＭＳＫに対応したパルス信号がソース線に供給される。これにより、ソース線と容量結合された対向電極ＣＥの電圧レベルがソース線の電圧変動に応じて変化する。その結果、第１の実施形態と同様に、仮想的に対向電極電圧ＶＣＯＭの反転周波数を高くし、該反転周波数を可聴周波数帯の外に移動させることができるようになる。その後、出力バッファＢＵＦがオフに設定され、且つ演算増幅器ＯＰＣがオンに設定されている期間では、演算増幅器ＯＰＣによりソース線Ｓ１に階調データに対応した電圧が供給される。
【０１４４】
図１９（Ｂ）では、出力バッファＢＵＦがオフに設定され、且つ演算増幅器ＯＰＣがオンに設定されている期間で、演算増幅器ＯＰＣによりソース線Ｓ１に階調データに対応した電圧が供給される。その後、出力バッファＢＵＦがオフに設定され、且つ演算増幅器ＯＰＣがオンに設定されている期間では、パルス発生信号ＭＳＫに対応したパルス信号がソース線に供給される。これにより、ソース線又は画素電極と容量結合された対向電極ＣＥの電圧レベルがソース線又は画素電極の電圧変動に応じて変化する。その結果、第１の実施形態と同様に、仮想的に対向電極電圧ＶＣＯＭの反転周波数を高くし、該反転周波数を可聴周波数帯の外に移動させることができるようになる。なお、図１９（Ｂ）の場合、出力バッファＢＵＦがオンに設定される期間では、すべてのゲート線に非選択電圧が供給されている必要がある。
【０１４５】
また対向電極ＣＥの容量とソース線又は画素電極の容量とを考慮すると、図１９（Ａ）、図１９（Ｂ）において、パルス信号が供給されるソース線の本数はできるだけ多いことが望ましい。但し、消費電力の増大を抑えるために、ソース線の本数は適宜削減されることが望ましい。
【０１４６】
３．  第３の実施形態
第１の実施形態では対向電極電圧ＶＣＯＭのレベルを強制的に変化させ、第２の実施形態ではソース線又は画素電極の電圧のレベルを強制的に変化させていたが、本発明はこれらに限定されるものではない。第３の実施形態では、いわゆるマルチ駆動によってソース線の電圧が変化することを利用して、ソース線又は画素電極と容量結合される対向電極ＣＥの電圧レベルを変化させる。
【０１４７】
第３の実施形態が第１の実施形態と異なる点は、対向電極電圧生成回路５６において排他的論理和回路が省略され、パルス発生信号ＭＳＫにより１水平走査期間内に対向電極電圧ＶＣＯＭのレベルが変化しない点である。また、第３の実施形態が第１の実施形態と異なる第２の点は、ソースドライバ２０が、いわゆるマルチ駆動を行うための構成を有する点である。なお、第３の実施形態では、従来のアモルファスシリコン液晶パネルである表示パネル１２を駆動するため、デマルチプレクサがソースドライバ２０側に設けられている。
【０１４８】
図２０に、第３の実施形態におけるソースドライバ３００の構成例のブロック図を示す。図２０において、図４と同一部分には同一符号を付し、適宜説明を省略する。
【０１４９】
ソースドライバ３００は、Ｐ（Ｐは２以上の整数）本のソース線をマルチ駆動する構成を有している。このようなソースドライバ３００は、第１の実施形態におけるソースドライバ２０の構成に加え、更に多重化回路３１０と、分離回路３２０とを含む。多重化回路３１０は、ラインラッチ２６において各ソース線に対応してラッチされたＰ本のソース線分の階調データを時分割多重する。分離回路３２０は、多重化回路３１０により時分割多重された各ソース線のデータ電圧を分離する。
【０１５０】
そして、ソースドライバ３００には、第１の実施形態におけるＤＡＣ２８に代えてＤＡＣ３３０が設けられる。またソースドライバ３００には、第１の実施形態におけるソース線駆動回路２９に代えてソース線駆動回路３４０が設けられる。
【０１５１】
ＤＡＣ３３０は、６４種類の基準電圧の中から、多重化回路３１０によって時分割多重された各階調データに対応した基準電圧を選択するため、ＤＡＣ２８に対して約Ｐ分の１の規模を有する。即ち、時分割多重されたＰ本のソース出力が、ＤＡＣ３３０の１つのデコーダを共有する。
【０１５２】
ソース線駆動回路３４０は、ＤＡＣ３３０からの出力毎にボルテージフォロワ接続された演算増幅器ＯＰＣを有するため、ソース線駆動回路２９に対して約Ｐ分の１の規模を有する。即ち、時分割多重されたＰ本のソース出力が、ソース線駆動回路３４０の１つの演算増幅器ＯＰＣを共有する。そして、分離回路３２０が、各デマルチプレクサが、ソース線駆動回路３４０の演算増幅器ＯＰＣに対応して設けられた複数のデマルチプレクサＤＭＰＸを有し、ソース線駆動回路３４０の各演算増幅器ＯＰＣの出力が、分離回路３２０の各デマルチプレクサＤＭＰＸに供給される。
【０１５３】
以下では、Ｐが３の場合に説明する。
【０１５４】
図２１に、図２０の多重化回路３１０の説明図を示す。
【０１５５】
多重化回路３１０によって多重化される第１〜第３のソース線用の階調データを、ＧＤ１、ＧＤ２、ＧＤ３とする。ソースドライバ３００の図示しない制御回路は、時分割タイミング信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３を生成することができる。時分割タイミング信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３は、それぞれ１水平走査期間内に例えば１度ずつアクティブとなる信号である。多重化回路３１０では、時分割タイミング信号ＳＥＬ１がアクティブとなったときは第１のソース線用の階調データＧＤ１が選択出力され、時分割タイミング信号ＳＥＬ２がアクティブとなったときは第２のソース線用の階調データＧＤ２が選択出力され、時分割タイミング信号ＳＥＬ３がアクティブとなったときは第３のソース線用の階調データＧＤ３が選択出力される。その結果、多重化回路３１０は、第１〜第３のソース線用の階調データＧＤ１〜ＧＤ３が時分割多重化された多重化データを生成し、該多重化データをＤＡＣ３３０に供給することができる。
【０１５６】
ＤＡＣ３３０の各デコーダは、多重化データに多重化された第１〜第３のソース線用の階調データＧＤ１〜ＧＤ３の各階調データに対応する階調電圧を、６４種類の基準電圧の中から選択する。その結果、ＤＡＣ３３０の各デコーダは、多重化データに対し、第１〜第３の階調電圧が多重化された階調電圧を出力する。即ち、ＤＡＣ３３０は、各階調電圧が、前記多重化回路によって多重化された各階調データに対応した第１〜第３の階調電圧を生成する。
【０１５７】
このようなＤＡＣ３３０の各デコーダの出力は、ソース線駆動回路３４０の各演算増幅器によって、第１〜第３の階調電圧がインピーダンス変換される。ソース線駆動回路３４０の各演算増幅器ＯＰＣの出力は、分離回路３２０に供給される。
【０１５８】
図２２に、図２０の分離回路３２０の説明図を示す。
【０１５９】
分離回路３２０は、時分割タイミング信号ＳＥＬ１〜ＳＥＬ３を用いて、第１〜第３の階調電圧が多重化された階調電圧を分離して、各階調電圧を第１〜第３のソース線に出力する。図２２では、第１〜第３のソース線を、それぞれソース線Ｓ１〜Ｓ３としている。
【０１６０】
より具体的には、分離回路３２０のデマルチプレクサＤＭＰＸは、時分割タイミング信号ＳＥＬ１がアクティブのときは多重化された階調電圧（第１の階調電圧ＧＤＶ１）を第１のソース線であるソース線Ｓ１に出力し、時分割タイミング信号ＳＥＬ２がアクティブのときは多重化された階調電圧（第２の階調電圧ＧＤＶ２）を第２のソース線であるソース線Ｓ２に出力し、時分割タイミング信号ＳＥＬ３がアクティブのときは多重化された階調電圧（第３の階調電圧ＧＤＶ３）を第３のソース線であるソース線Ｓ３に出力する。
【０１６１】
以上のような構成で、ソースドライバ３００は、画素電極と、該画素電極と電気光学物質を挟んで対向する対向電極とを含むアモルファスシリコン液晶パネルの第１〜第Ｐのソース線を駆動することができる。即ち、ソースドライバ３００は、第１〜第Ｐのソース線に対応する階調データを多重化する多重化回路と、各階調電圧が、多重化回路によって多重化された各階調データに対応した第１〜第Ｐの階調電圧を生成するデータ電圧生成回路と、第１〜第Ｐの階調電圧をインピーダンス変換するインピーダンス変換回路と、多重化回路の時分割タイミングに合わせてインピーダンス変換回路の出力を分離した各電圧を前記第１〜第Ｐのソース線の各ソース線に供給する分離回路とを含むことができる。
【０１６２】
図２３に、第３の実施形態における対向電極ＣＥと時分割タイミング信号ＳＥＬ１〜ＳＥＬ３の説明図を示す。
【０１６３】
図２３において、図２２に示すようなタイミングでソース線Ｓ１〜Ｓ３が、１水平走査期間内に順番に階調電圧を供給される。ソース線に階調電圧が供給される期間では、ゲート線に選択電圧が供給されており、ソース線Ｓ１〜Ｓ３を介して画素電極に階調電圧が書き込まれる。このとき、画素電極と対向電極ＣＥとが容量結合されているため、画素電極の電圧変動に起因して対向電極ＣＥもまた電圧変動する。その結果、第１の実施形態と同様に、対向電極電圧ＶＣＯＭにパルス状の変化を生じさせ、対向電極電圧ＶＣＯＭの反転周波数を高くすることができる。従って、対向電極電圧ＶＣＯＭの反転周波数を可聴周波数帯の外に移動させることができる。即ち、対向電極ＣＥに印加される対向電極電圧ＶＣＯＭを反転させる周波数ｆ０が可聴周波数帯域にある場合に、上述のようにマルチ駆動することで反転周波数がｆ０×Ｐとなり、可聴周波数帯域外に移動させることが可能となる。
【０１６４】
第３の実施形態によれば、第１又は第２の実施形態と異なり、パルス発生信号ＭＳＫを用いた付加回路を不要にできる上に、ＤＡＣ３３０のデコーダ及びソース線駆動回路３４０の演算増幅器の数を削減でき、回路規模を縮小できるという効果も得ることができる。
【０１６５】
更に第１〜第３の実施形態によれば、表示パネル１２を従来のアモルファスシリコン液晶パネルを採用することができ、低コスト化を図ることができる。
【０１６６】
４．  電子機器
図２４に、第１〜第３の実施形態のいずれかのソースドライバが適用される電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。
【０１６７】
携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、ＹＵＶフォーマットで表示コントローラ５４０に供給する。表示コントローラ５４０は、図１又は図２の表示コントローラ４０の機能を有する。
【０１６８】
携帯電話機９００は、表示パネル５１２を含む。表示パネル５１２は、ソースドライバ５２０及びゲートドライバ５３０によって駆動される。表示パネル５１２は、複数のゲート線、複数のソース線、複数の画素を含む。表示パネル５１２は、図１又は図２の表示パネル１２の機能を有する。
【０１６９】
表示コントローラ５４０は、ソースドライバ５２０及びゲートドライバ５３０に接続され、ソースドライバ５２０に対してＲＧＢフォーマットの階調データを供給する。
【０１７０】
電源回路５４２は、ソースドライバ５２０及びゲートドライバ５３０に接続され、各ドライバに対して、駆動用の電源電圧を供給する。電源回路５４２は、図１又は図２の電源回路５０の機能を有する。表示ドライバ５４４としてソースドライバ５２０、ゲートドライバ５３０及び電源回路５４２を含み、該表示ドライバ５４４が表示パネル５１２を駆動できる。
【０１７１】
ホスト９４０は、表示コントローラ５４０に接続される。ホスト９４０は、表示コントローラ５４０を制御する。またホスト９４０は、アンテナ９６０を介して受信された階調データを、変復調部９５０で復調した後、表示コントローラ５４０に供給できる。表示コントローラ５４０は、この階調データに基づき、ソースドライバ５２０及びゲートドライバ５３０により表示パネル５１２に表示させる。ソースドライバ５２０は、第１〜第３の実施形態のいずれかのソースドライバの機能を有する。ゲートドライバ５３０は、図１又は図２のゲートドライバ３０の機能を有する。
【０１７２】
ホスト９４０は、カメラモジュール９１０で生成された階調データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。
【０１７３】
ホスト９４０は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、表示パネル５１２の表示処理を行う。
【０１７４】
以上のような構成により、携帯電話機９００の表示パネル５１２の耳障りな音の発生を、低コスト且つ低消費電力で抑えることができる。
【０１７５】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１７６】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【０１７７】
【図１】第１の実施形態の液晶装置の構成例のブロック図。
【図２】第１の実施形態の液晶装置の他の構成例のブロック図。
【図３】図１又は図２のゲートドライバの構成例のブロック図。
【図４】第１の実施形態におけるソースドライバの構成例のブロック図。
【図５】図４の基準電圧発生回路、ＤＡＣ及びソース線駆動回路の構成例を示す図。
【図６】図１又は図２の電源回路の構成例のブロック図。
【図７】図１又は図２の表示パネルの駆動波形の一例を示す図。
【図８】対向電極電圧の反転駆動の説明図。
【図９】図６の対向電極電圧生成回路の構成例のブロック図。
【図１０】図１０（Ａ）〜図１０（Ｃ）は第１の実施形態における対向電極電圧ＶＣＯＭの説明図。
【図１１】第１の実施形態におけるソースドライバの制御回路の構成の要部を示す図。
【図１２】図１１の制御レジスタ部の構成の概要を示す図。
【図１３】第１のパルス発生信号の説明図。
【図１４】タイミング生成部において第１のパルス発生信号を生成する回路の一例を示す図。
【図１５】第１の実施形態における対向電極電圧の他の波形例を示す図。
【図１６】第２の実施形態におけるソース線駆動回路の１出力当たりの構成例の回路図。
【図１７】第２の実施形態における制御レジスタ部の構成の概要を示す図。
【図１８】図１８（Ａ）、図１８（Ｂ）は第２の実施形態における演算増幅器制御信号と出力バッファ制御信号のタイミング図。
【図１９】図１９（Ａ）、図１９（Ｂ）は第２の実施形態におけるソース線及び対向電極の電圧レベルを模式的に示す図。
【図２０】第３の実施形態におけるソースドライバの構成例のブロック図。
【図２１】図２０の多重化回路の説明図。
【図２２】図２０の分離回路の説明図。
【図２３】第３の実施形態における対向電極と時分割タイミング信号の説明図。
【図２４】第１〜第３の実施形態のいずれかのソースドライバが適用される電子機器の構成例のブロック図。
【符号の説明】
【０１７８】
１０  液晶装置、  １２  表示パネル、  ２０、３００  ソースドライバ、
２２、３２  シフトレジスタ、  ２４、２６  ラインラッチ、
２７  基準電圧発生回路、  ２８、３３０  ＤＡＣ、
２９、３４０  ソース線駆動回路、  ３０  ゲートドライバ、  ３４  レベルシフタ、
３６  出力バッファ、  ４０  表示コントローラ、  ５０  電源回路、
５２  正方向２倍昇圧回路、  ５４  走査電圧生成回路、
５６  対向電極電圧生成回路、  ６０  表示ドライバ、  ６２  ＶＣＯＭＨ生成回路、
６４  ＶＣＯＭＬ生成回路、  ３１０  多重化回路、  ３２０  分離回路、
ＢＵＦ  出力バッファ、  ＣＥ  対向電極、  ＭＳＫ  マスク発生信号、
ＮＡ１  排他的論理和回路、  ＯＰＣ  演算増幅器、  ＳＥＬ  切替回路、
ＶＣＯＭ  対向電極電圧
【図１】
2008040195.tif 000003
【図２】
2008040195.tif 000004
【図３】
2008040195.tif 000005
【図４】
2008040195.tif 000006
【図５】
2008040195.tif 000007
【図６】
2008040195.tif 000008
【図７】
2008040195.tif 000009
【図８】
2008040195.tif 000010
【図９】
2008040195.tif 000011
【図１０】
2008040195.tif 000012
【図１１】
2008040195.tif 000013
【図１２】
2008040195.tif 000014
【図１３】
2008040195.tif 000015
【図１４】
2008040195.tif 000016
【図１５】
2008040195.tif 000017
【図１６】
2008040195.tif 000018
【図１７】
2008040195.tif 000019
【図１８】
2008040195.tif 000020
【図１９】
2008040195.tif 000021
【図２０】
2008040195.tif 000022
【図２１】
2008040195.tif 000023
【図２２】
2008040195.tif 000024
【図２３】
2008040195.tif 000025
【図２４】
2008040195.tif 000026