(57)【要約】【課題】表示品位を下げることなく、また製造コストの大幅な上昇を招くことなく、大きな表示面積を確保したアクティブマトリクス駆動の表示装置と、これの構成部品となるアクティブマトリクス回路基板とを提供する。【解決手段】画素電極３５と、画素駆動回路と、画素電極回路に接続する配線６０とを備えた、表示装置用のアクティブマトリクス回路基板である。表示装置の表示領域と対応する領域に配線６０を回避させる回避部と、回避部を回避した迂回配線部６０ａを有する配線６０とを備え、回避部の周囲に位置する周囲画素電極３５ａが、他の画素電極３５より大きく形成されてなるとともに、周囲画素電極３５ａが、回避部側に延出した形状に形成され、迂回配線部６０ａは、周囲画素電極３５ａの直下に配設されている。【選択図】図８
2008129243.tif 000002
【特許請求の範囲】
【請求項１】
画素電極と、該画素電極を駆動させるための画素駆動回路と、前記画素電極回路に接続する配線とを備えた、表示装置用のアクティブマトリクス回路基板であって、
表示装置の表示領域と対応する領域に前記配線を回避させる回避部と、前記回避部を回避した迂回配線部を有する配線とを備え、
前記回避部の周囲に位置する周囲画素電極が、他の画素電極より大きく形成されてなるとともに、前記周囲画素電極が、前記回避部側に延出した形状に形成され、
前記迂回配線部は、前記周囲画素電極の直下に配設されていることを特徴とするアクティブマトリクス回路基板。
【請求項２】
前記回避部が孔であることを特徴とする請求項１記載のアクティブマトリクス回路基板。
【請求項３】
前記周囲画素電極が複数設けられ、該周囲画素電極にはそれぞれに画素駆動回路が一つ対応して設けられていることを特徴とする請求項１又は２に記載のアクティブマトリクス回路基板。
【請求項４】
前記周囲画素電極が複数設けられ、該周囲画素電極にはそれぞれに画素駆動回路が複数対応して設けられていることを特徴とする請求項１又は２に記載のアクティブマトリクス回路基板。
【請求項５】
前記周囲画素電極が一つのみ設けられ、該周囲画素電極には画素駆動回路が複数対応して設けられていることを特徴とする請求項１又は２に記載のアクティブマトリクス回路基板。
【請求項６】
前記回避部は、その全部が、前記表示装置の表示領域と対応する領域に形成されていることを特徴とする請求項１〜５のいずれか一項に記載のアクティブマトリクス回路基板。
【請求項７】
前記回避部は、その一部のみが、前記表示装置の表示領域と対応する領域に形成されていることを特徴とする請求項１〜５のいずれか一項に記載のアクティブマトリクス回路基板。
【請求項８】
画素電極が内面側に設けられた第１の基板と、対向電極が内面側に設けられた第２の基板と、これら第１の基板と第２の基板との間に挟持された電気光学物質と、を備えた表示装置であって、
前記第１の基板が、請求項１〜７のいずれか一項に記載のアクティブマトリクス回路基板であることを特徴とする表示装置。
【請求項９】
前記電気光学物質が、電気泳動粒子と該電気泳動粒子を分散させる液相分散媒とからなる電気泳動分散液であることを特徴とする請求項８記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動電極と配線パターンとを備えてなるアクティブマトリクス回路基板と、このアクティブマトリクス回路基板を備えた表示装置に関する。
【背景技術】
【０００２】
近年、電気光学装置からなる各種の表示パネル（ディスプレイ）の普及に伴い、時計や種々の計器などの表示部についても、前記の表示パネルを用いることが検討されている。
このように時計や種々の計器などの表示部として用いられる表示パネル（表示装置）としては、例えば時計において時刻を示したり、計器において目盛り（数値）を示したりするための指針を取り付けるため、貫通孔を形成する必要があるものがある。貫通孔を形成した表示パネルとしては、パッシブマトリクス駆動であるＳＴＮ液晶を前提とした液晶表示パネルが提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００１−７５１１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、時計等に用いられる表示パネル（表示装置）にあっても、単なる時刻を示す数字等を表示するだけでなく、「日付」や「曜日」等の暦情報、さらには時計等の機器に付属する各種の機能（タイマー機能やストップウォッチ機能、電波受信機能など）に関しても表示を行うため、パッシブマトリクス駆動でなくアクティブマトリクス駆動で表示を行いたいとの要望がある。
【０００４】
しかしながら、アクティブマトリクス駆動を行うためには、データ線やスキャン線等の配線を縦横に配設する必要がある。前記したように表示パネルの構成部品となるアクティブマトリクス回路基板にドリル等で貫通孔を形成すると、その開孔位置にあるデータ線やスキャン線が損なわれてしまう。例えばこのアクティブマトリクス回路基板を用いた表示パネルが矩形画面である場合、貫通孔を含んだ十字状の部位、すなわち設計上前記貫通孔を通過する配線に接続する画素電極による表示部位において、表示がなされなくなってしまう。そのため、貫通孔を有するマトリクス表示体では、設計上前記貫通孔を通過する配線について、該貫通孔を回避すべく、該貫通孔にかかる配線部分を迂回させる必要がある。
【０００５】
なお、前記の特許文献１には、アナログ指示計器と併用するために、表示部内に貫通孔を有する液晶表示パネルにおいて、その貫通孔の周辺に配線されるＸ電極およびＹ電極に貫通孔の軸線を中心とする所定曲率の円弧状電極部をそれぞれ形成したことにより、貫通孔の周辺スペースを有効に利用して高密度な配線が可能であるとともに、貫通孔の周辺に特異な表示を行うことができるようにした液晶表示パネルが提供される、と記載されている。しかしながら、この特許文献１には、ＴＦＴパネルによるアクティブマトリクス駆動については何等考慮されておらず、したがって前記した、アクティブマトリクス駆動で表示を行いたいとの要望には応えることができない。
【０００６】
前記したように、アクティブマトリクス方式の高精細な表示装置では、データ線（信号線）やスキャン線（走査線）等の配線を、貫通孔を回避させるべくこれを迂回させる必要があるが、貫通孔を迂回させて配線を配設するためには、該配線の形成位置に画素電極を駆動させるための画素駆動回路を配設することができなくなってしまう。特に、高解像度のものになると、迂回させる配線の数が非常に多くなってしまい、その分、画素駆動回路を形成するための領域も、より限定されてしまう。その結果、貫通孔の周辺では表示を行うことができず、したがって全体の表示面積が小さくなってしまう。
【０００７】
このような不都合を回避するため、精細度を低くすることで画素駆動回路の配置に余裕を持たせ、これら画素駆動回路間にスペースを確保することにより、このスペースに配線を通すことが考えられる。
また、配線を形成するための層数を増やし、互いに緩衝しないよう異なる層に配線を形成することで、貫通孔の近傍にも画素駆動回路を形成するための領域を確保し、これによって表示用の画素電極を貫通孔の近傍にまで設けることも考えられる。
【０００８】
しかしながら、精細度を低くすることは表示品位を下げることになり、たとえ貫通孔周辺部にまで表示領域が拡がって大きな表示面積が確保されても、製品としては十分な高級感が得られなくなってしまう。
また、配線を形成するための層数を増やすと、その分工程数が増えてしまい、製造コストが大幅に上昇してしまう。
【０００９】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、表示品位を下げることなく、また製造コストの大幅な上昇を招くことなく、大きな表示面積を確保したアクティブマトリクス駆動の表示装置と、これの構成部品となるアクティブマトリクス回路基板とを提供することにある。
【課題を解決するための手段】
【００１０】
前記目的を達成するため本発明のアクティブマトリクス回路基板は、画素電極と、該画素電極を駆動させるための画素駆動回路と、前記画素電極回路に接続する配線とを備えた、表示装置用のアクティブマトリクス回路基板であって、
表示装置の表示領域と対応する領域に前記配線を回避させる回避部と、前記回避部を回避した迂回配線部を有する配線とを備え、
前記回避部の周囲に位置する周囲画素電極が、他の画素電極より大きく形成されてなるとともに、前記周囲画素電極が、前記回避部側に延出した形状に形成され、
前記迂回配線部は、前記周囲画素電極の直下に配設されていることを特徴としている。
なお、回避部として具体的には、孔が挙げられる。
【００１１】
このアクティブマトリクス回路基板によれば、前記回避部を回避した迂回配線部を有する配線を備えているので、この配線に接続する画素電極による表示がなされなくなってしまうといった不都合を回避することができる。また、回避部の周囲に位置する周囲画素電極を、他の画素電極より大きく形成するとともに、該周囲画素電極を、前記回避部側に延出した形状に形成しているので、このように周囲画素電極を回避部側に延出した分、回避部近傍での表示領域を拡げることができる。さらに、前記迂回配線部を、周囲画素電極の直下に配設しているので、この迂回配線部によって画素駆動回路が配設できなくなるという不都合も回避できる。したがって、特に高解像度（高精細）のもので、迂回させる配線の数が非常に多くなるものにも、支障なく容易に対応可能となる。
【００１２】
また、前記アクティブマトリクス回路基板においては、前記周囲画素電極が複数設けられ、該周囲画素電極にはそれぞれに画素駆動回路が一つ対応して設けられていてもよい。
周囲画素電極を複数設けているので、これら周囲画素電極による回避部近傍での表示を、高精細に行うことができる。
【００１３】
また、前記アクティブマトリクス回路基板においては、前記周囲画素電極が複数設けられ、該周囲画素電極にはそれぞれに画素駆動回路が複数対応して設けられていてもよい。
周囲画素電極を複数設けているので、これら周囲画素電極による回避部近傍での表示を、高精細に行うことができる。
また、複数の画素駆動回路によって一つの周囲画素電極を駆動させることができるので、複数の画素駆動回路に同一の動作をなさせ、これら複数の画素駆動回路によって協働駆動させることにより、例えば他の画素電極よりも大きく形成された周囲画素電極に対し、他の画素電極と同等の電界を発生させることが可能になる。
【００１４】
また、前記アクティブマトリクス回路基板においては、前記周囲画素電極が一つのみ設けられ、該周囲画素電極には画素駆動回路が複数対応して設けられていてもよい。
複数の画素駆動回路によって一つの周囲画素電極を駆動させることができるので、複数の画素駆動回路に同一の動作をなさせ、これら複数の画素駆動回路によって協働駆動させることにより、例えば他の画素電極よりも大きく形成された周囲画素電極に対し、他の画素電極と同等の電界を発生させることが可能になる。
【００１５】
また、前記アクティブマトリクス回路基板においては、前記回避部は、その全部が、前記表示装置の表示領域と対応する領域に形成されていてもよい。
このようにすれば、表示領域に占める回避部の面積が大きくなることから、回避部近傍での表示領域を拡げたことによる効果が高くなる。
【００１６】
また、前記アクティブマトリクス回路基板においては、前記回避部は、その一部のみが、前記表示装置の表示領域と対応する領域に形成されていてもよい。
このようにすれば、表示領域が比較的狭い表示装置にも対応可能となる。したがって、特に表示領域を狭くし、消費電力を抑えることで電池の寿命を長くするようにした表示装置への適用が容易になる。
【００１７】
本発明の表示装置は、画素電極が内面側に設けられた第１の基板と、対向電極が内面側に設けられた第２の基板と、これら第１の基板と第２の基板との間に挟持された電気光学物質と、を備えた表示装置であって、前記第１の基板が、前記のアクティブマトリクス回路基板であることを特徴としている。
この表示装置によれば、前記したように一部の画素電極による表示がなされなくなってしまうといった不都合を回避して、回避部近傍での表示領域を拡げることができ、また、迂回配線によって画素駆動回路が配設できなくなるという不都合をも回避した、アクティブマトリクス回路基板からなる第１基板を備えているので、表示品位を下げることなく、また配線の層数を増やさないため製造コストの大幅な上昇を招くこともなく、大きな表示面積が確保されたものとなる。
【００１８】
また、前記表示装置においては、前記電気光学物質が、電気泳動粒子と該電気泳動粒子を分散させる液相分散媒とからなる電気泳動分散液であるのが好ましい。
このようにすれば、表示装置を構成する電気泳動素子が表示の保持性（メモリ性）を有していることから、例えば表示を固定している際には、電気泳動粒子に与える電界を無くしても、表示がそれ以前に与えられた電界による状態に保持される。したがって、消費電力の低減化が可能になる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明を詳しく説明する。
図１は、本発明の表示装置の一実施形態である表示パネル５を備えた腕時計１の正面図であり、図２は、この腕時計１の側断面図である。
腕時計１は、図１に示すように時計ケース２と、この時計ケース２に連結された一対のバンド３とを備えて構成されたものである。時計ケース２は、ステンレス等の金属材又はプラスチック樹脂等の樹脂材で形成されたもので、図２に示すようにその内部の収容部２Ａには、ムーブメント４と表示パネル５とが収容されている。
【００２０】
この時計ケース２の収容部２Ａの一端側（時計正面側）には、樹脂製又は金属製の圧入リング６を介して、ガラス製又は樹脂製の透明カバー７が圧入固定されている。また、収容部２Ａの他端側（時計裏側）には、パッキン８を介して裏蓋９が螺合されている。このような構成もとに時計ケース２は、その内部の密封性が裏蓋９及び透明カバー７によって確保されている。
【００２１】
また、時計ケース２には、図１に示すように、操作子としての竜頭１０と操作ボタン１１とが設けられている。竜頭１０は、ムーブメント４の巻真（図示せず）に連結され、この巻真と一体となって多段階（例えば２段階）で押し引き自在、かつ、回転自在に設けられたものである。
ムーブメント４は、秒針２１、分針２２及び時針２３からなるアナログ指針が連結された運針機構（図示せず）を備えたもので、この運針機構が前記アナログ指針２１〜２３を回転駆動することにより、設定された時刻を表示する時刻表示部として機能するようになっている。
【００２２】
表示パネル５は、図２に示すように、前記ムーブメント４の時計正面側に配設されたもので、腕時計１の表示部を形成するものである。この表示パネル５は、本実施形態ではアクティブマトリクス駆動の電気泳動表示パネルからなっており、例えば円形状や正八角形状、十六角形状の表示面を有したものである。なお、この表示パネル５には、その中央に貫通孔５Ａが形成されており、この貫通孔５Ａから、前記ムーブメント４の運針機構（図示せず）の秒車２４、２番車２５及び筒車２６の各軸が突出し、この軸の先端に秒針２１、分針２２及び時針２３が取り付けられている。
【００２３】
図３に示すようにこの表示パネル５は、第１基板３０と、第２基板３１と、これら基板３０、３１間に設けられた電気泳動層３２とを備えて構成されたものである。
第１基板３０は、後述するように本発明におけるアクティブマトリクス回路基板の一実施形態となるもので、図４に示すようにガラス基板３３の内面側に多数の画素駆動回路３４を配設し、さらにこれら画素駆動回路３４上に画素電極３５を配設したものである。
第２基板３１は、表示パネル５において表示面側となるもので、図３に示したようにガラスやプラスチック等からなる透明基板３６の内面に、ＩＴＯ等からなる透明の共通電極（対向電極）３７が形成されたものである。
【００２４】
電気泳動層３２は、図５（ａ）、（ｂ）に示すように多数のマイクロカプセル２４から構成されたもので、これらマイクロカプセル２４には、それぞれ電気泳動分散液２５が封入されている。この電気泳動分散液２５は、本発明における電気光学物質であって、正に帯電した黒色の電気泳動粒子（以下、黒色粒子と記す）２６と、負に帯電した白色の電気泳動粒子（以下、白色粒子と記す）２７とを、それぞれ多数個ずつ液相分散媒（図示せず）中に分散させてなるものである。
【００２５】
ここで、このように画素電極３５と共通電極３７とこれら電極間に挟持されてなる電気泳動層３２（マイクロカプセル２４）とからなる電気泳動素子２８の動作について説明すると、図５（ａ）に示すように共通電極３７の電位が画素電極３５の電位より相対的に高い場合には、負に帯電した白色粒子２７が共通電極３７側に移動（泳動）し、正に帯電した黒色粒子２６は画素電極３５側に移動（泳動）する。その結果、この状態で表示面側となる共通電極３７側を見ると、この電気泳動素子２８に対応する画素部では白色が認識される。
【００２６】
また、図５（ｂ）に示すように画素電極３５の電位が共通電極３７の電位より相対的に高い場合には、正に帯電した黒色粒子２６が共通電極３７側に移動（泳動）し、負に帯電した白色粒子２７は画素電極３５側に移動（泳動）する。その結果、この状態で共通電極３７側を見ると、この電気泳動素子２８に対応する画素部では黒色が認識される。したがって、各画素部毎に白あるいは黒が表示されることにより、これら画素部が基本的にマトリクス状に配置された表示パネル５では、白または黒からなるパターン表示が可能になっているのである。
【００２７】
なお、電気泳動分散液２５としては、前記の２粒子系のものに限定されることなく、１粒子系のものも使用可能であり、その場合に、液相分散媒として着色したものを使用することもできる。また、２粒子系、１粒子系のいずれにおいても、粒子の色については、白と黒以外の種々の色を採用することができる。
【００２８】
ここで、前記貫通孔５Ａの周辺部以外の表示領域においては、図６に示すように画素部４０はマトリクス状に整列配置されている。これら各画素部４０は、前記電気泳動素子２８を有し、さらにその画素電極３５に接続する前記画素駆動回路３４を備えて構成されたものである。すなわち、これら各画素部４０は、図７の回路図に示すように、スイッチング素子としてのトランジスタ４１と、４つのトランジスタ４２、４３、４４、４５を組み合わせて構成されるラッチ回路４６と、前記電気泳動素子２８と、を備えてなるものである。また、特に前記画素駆動回路３４は、本実施形態ではトランジスタ４１とラッチ回路４６とによって構成されている。
【００２９】
前記トランジスタ４１は、例えば電界効果型のｎチャネルトランジスタであり、そのゲートが走査線（スキャン線）４７に接続され、一方のソースドレイン（入力端）がデータ線（信号線）４８に接続され、他方のソースドレイン（出力端）がラッチ回路４６の入力端に接続されたものである。
【００３０】
ラッチ回路（フリップフロップ回路）４６は、例えば２つの電界効果型のｎチャネルトランジスタ４２、４４と、２つの電界効果型のｐチャネルトランジスタ４３、４５とを組み合わせて構成されたものである。具体的には、トランジスタ４２、４３はその一方のソースドレインどうしが接続したもので、トランジスタ４２の他方のソースドレインは低電圧電源線４９に接続し、トランジスタ４３の他方のソースドレインは高電圧電源線５０に接続している。同様に、トランジスタ４４、４５はその一方のソースドレインどうしが接続したもので、トランジスタ４４の他方のソースドレインは低電圧電源線４９に接続し、トランジスタ４５の他方のソースドレインは高電圧電源線５０に接続している。
【００３１】
トランジスタ４２、４３の各ゲートは、トランジスタ４４、４５のソースドレインどうしの接続点Ｎ１に接続している。この接続点Ｎ１は、ラッチ回路４６の入力端として機能するようになっている。この入力端Ｎ１は、前記トランジスタ４１の他方のソースドレイン（出力端）と接続されている。また、トランジスタ４４、４５の各ゲートは、トランジスタ４２、４３のソースドレインどうしの接続点Ｎ２に接続している。この接続点Ｎ２は、ラッチ回路４６の出力端として機能するようになっている。このラッチ回路４６の出力端Ｎ２は、前記した画素電極３５、すなわち電気泳動素子２８の一方の側の電極に接続されている。このような構成のもとにラッチ回路４６は、入力端Ｎ１に与えられた電位が高電位のときに出力端Ｎ２には低電位ＶＳＳが現れ、入力端Ｎ１に与えられた電位が低電位のときに出力端Ｎ２には高電位ＶＥＰが現れるようになっている。
【００３２】
なお、前記画素駆動回路３４に接続する配線、すなわちトランジスタ４１に接続する走査線（スキャン線）４７およびデータ線（信号線）４８や、ラッチ回路４６に接続する低電圧電源線４９および高電圧電源線５０などは、前記したように前記貫通孔５Ａの周辺部以外の表示領域においては、図６に示したように縦横に直線的に配設されている。
一方、前記貫通孔５Ａの周辺部においては、図８に示すように、前記走査線４７やデータ線４８等の配線（以下、これら各配線を総称して配線６０と記す）のうち、特に設計上前記貫通孔５Ａを通過する位置に配される配線６０、つまり貫通孔５Ａが無ければこの貫通孔５Ａを形成した部位を通るように配置された配線６０には、前記貫通孔５Ａを避けてその周囲を迂回する迂回配線部６０ａが設けられている。
【００３３】
ここで、前記貫通孔５Ａの周囲には、該貫通孔５Ａの周囲をシールしたシール部５１が形成されており、このシール部５１も、配線６０を通すことができない部位となっている。したがって、本実施形態においては、前記貫通孔５Ａだけでなくシール部５１も、本発明における回避部となっている。すなわち、前記配線６０のうち、設計上前記貫通孔５Ａを通過する位置に配される配線６０だけでなく、設計上シール部５１を通過する位置に配される配線６０にも、該シール部５１を避けてその周囲を迂回する迂回配線部６０ａが設けられているのである。
【００３４】
さらに、図８に示すように、前記迂回配線部６０ａを形成した配線６０の近傍に位置する配線６０にも、前記迂回配線部６０ａを回避する必要上、やはり迂回配線部６０ａを形成する必要があるものがある。そのような配線６０についても、本実施形態では同様に迂回配線部６０ａを形成している。すなわち、本実施形態においては、前記の貫通孔５Ａ及びシール部５１に加えて、これらの近傍に位置する迂回配線６０ａも、本発明における回避部５２となっているのである。
【００３５】
また、前記貫通孔５Ａの周囲に位置する画素部（図示せず）では、それぞれの画素電極３５、すなわち本発明における周囲画素電極３５ａが、他の画素電極３５より大きく形成されている。そして、本実施形態では、これら周囲画素電極３５ａは該周囲画素電極３５ａを含む画素電極３５の整列方向に沿って、前記貫通孔５Ａに対して横方向（あるいは縦方向）に延出した状態に形成されている。すなわち、周囲画素電極３５ａは、貫通孔５Ａ側に延出した状態で形成されているのである。
【００３６】
そして、これら周囲画素電極３５ａの、前記貫通孔５Ａ側に延出した部位の直下には、前記配線６０の迂回配線部６０ａが配設されている。周囲画素電極３５ａに接続する画素駆動回路３４は、図４に示したように貫通孔５Ａから最も遠い位置に配設されており、したがって迂回配線部６０ａは、画素駆動回路３４と互いに干渉し合うことなく、これの側方に形成配置されているのである。
なお、本実施形態では、複数の周囲画素電極３５ａに対し、それぞれに画素駆動回路３４が一つずつ対応して設けられており、したがってこれら複数の周囲画素電極３５ａは、それぞれ独立して制御されるようになっている。
【００３７】
また、図４および図９に示すように本実施形態では、周囲画素電極３５ａが他の画素電極３５に対して４倍の面積に形成されており、その延出した部位の直下には、４つの迂回配線部６０ａが配設されている。そして、これら周囲画素電極３５ａに接続する画素駆動回路部３４では、図示しないものの、そのスイッチング素子となる前記トランジスタ４１のゲート幅Ｗ２が、他の画素電極３５に接続する画素駆動回路部３４のトランジスタ４１のゲート幅Ｗ１に比べて大きくなっている。具体的には、ゲート幅Ｗ２とゲート幅Ｗ１との比を、画素電極３５の面積比である４：１としてもよく、またはそれ以上、あるいは以下としてもよい。また、ラッチ回路４６の動作を安定させるために、前記トランジスタ４２、４３、４４、４５のゲート幅の比についても、画素電極３５の面積比である４：１としてもよく、またはそれ以上、あるいは以下としてもよい。
【００３８】
なお、画素駆動回路３４としては、前記ラッチ回路４６に代えて容量素子を用いてもよい。その場合、周囲画素電極３５ａに接続する画素駆動回路部３４と、他の画素電極３５に接続する画素駆動回路部３４とでは、この容量素子についても、その容量の大きさを前記画素電極３５の面積比に対応させて変えておくのが好ましい。
このように画素電極３５の面積比に対応させて、前記ゲート幅Ｗ２や容量素子の大きさを変えておくことにより、画素電極３５より面積が大きい周囲画素電極３５ａに対しても、画素電極３５に与えた電位と同等の電位を与えることが可能になる。したがって、この周囲画素電極３５ａを備えた電気泳動素子２８にあっても、他の画素電極３５を備えた電気泳動素子２８と同等の表示をなすことが可能になる。
【００３９】
このような構成の腕時計１における表示パネル５にあっては、その第１基板３０における配線６０のうち、設計上回避部５２（貫通孔５Ａやシール部５１を含む）を通過する位置に配される配線６０に迂回配線部６０ａを設けているので、これら配線６０に接続する画素電極３５による表示がなされなくなってしまうといった不都合を回避することができる。また、貫通孔５Ａの周囲に位置する周囲画素電極３５ａを、他の画素電極３５より大きく形成するとともに、該周囲画素電極３５ａを、前記貫通孔５Ａ側に延出した状態に形成しているので、このように周囲画素電極３５ａを貫通孔５Ａ側に延出した分、貫通孔５Ａ近傍での表示領域を拡げることができる。さらに、前記迂回配線部６０ａを、周囲画素電極３５ａの、貫通孔５Ａ側に延出した部位の直下に配設しているので、この迂回配線部６０によって画素駆動回路３４が配設できなくなるという不都合も回避できる。したがって、特に高解像度（高精細）のもので、迂回させる配線の数が非常に多くなるものにも、支障なく容易に対応することができる。よって、この表示パネル５によれば、表示品位を下げることなく、また配線の層数を増やさないため製造コストの大幅な上昇を招くこともなく、大きな表示面積を確保することができる。
【００４０】
また、周囲画素電極３５ａを複数設け、これら複数の周囲画素電極３５ａに対してそれぞれに画素駆動回路３４を一つずつ設けているので、これら複数の周囲画素電極３５ａをそれぞれ独立して制御することができ、したがってこれら周囲画素電極３５ａによる貫通孔５Ａ近傍での表示を、高精細に行うことができる。
また、前記表示パネル５にあっては、これを構成する電気光学素子として、表示の保持性（メモリ性）を有する電気泳動素子を採用していることから、例えば文字盤のように表示を固定している場合には、電気泳動粒子に与える電界を無くしても、表示がそれ以前に与えられた電界による状態を保持する。したがって、消費電力の低減化を可能にすることができる。
【００４１】
なお、前記実施形態では、複数の周囲画素電極３５ａに対してそれぞれに画素駆動回路３４を一つずつ設けているが、本発明はこれに限定されることなく、複数の周囲画素電極３５ａに対し、それぞれに画素駆動回路３４を複数ずつ設けるようにしてもよい。例えば、図８中において隣り合う二つの周囲画素電極３５ａ、３５ａを、図８中二点鎖線で示すように一つの周囲画素電極３５ｂとしてもよい。その場合に、この周囲画素電極３５ｂに対し、二つの画素駆動回路３４が接続されることになる。
【００４２】
このようにすれば、複数の画素駆動回路３４によって一つの周囲画素電極３５ｂを駆動させることができるので、複数の画素駆動回路３４に同一の動作をなさせ、これら複数の画素駆動回路３４によって協働駆動させることにより、例えば他の画素電極３５よりも大きく形成された周囲画素電極３５ｂに対し、他の画素電極３５と同等の電界を発生させることが可能になる。よってこの周囲画素電極３５ａを備えた電気泳動素子２８にあっても、他の画素電極３５を備えた電気泳動素子２８と同等の表示を行うことができるようになる。
また、この例にあっても、周囲画素電極３５ａを複数設けているので、これら周囲画素電極３５ａによる貫通孔５Ａ近傍での表示を、高精細に行うことができる。
【００４３】
さらに、本発明においては、図１０に示すように周囲画素電極３５ｃを一つのみ設け、この周囲画素電極３５ｃに、貫通孔５Ａの周囲に位置し、かつ該貫通孔５Ａに対して最も内側に位置する画素駆動回路３４を全部対応させて接続してもよい。このようにすれば、周囲画素電極３５ｃは、接続する画素駆動回路３４の直上から、貫通孔５Ａに向けて延出した環状のものとなる。なお、図１０において配線６０は、見やすくするためにその一部しか（隠れ線で）記載してしていない。
【００４４】
このようにすれば、前記の例と同様に、複数の画素駆動回路３４によって一つの周囲画素電極３５ｃを駆動させることができるので、複数の画素駆動回路３４に同一の動作をなさせ、これら複数の画素駆動回路３４によって協働駆動させることにより、例えば周囲画素電極３５ｃに対して他の画素電極３５と同等の電界を発生させ、この周囲画素電極３５ｃを備えた電気泳動素子２８に、他の画素電極３５を備えた電気泳動素子２８と同等の表示をなさせることが可能になる。
【００４５】
また、前記実施形態では、図１に示したように表示パネル５の表示領域が円形状であるものとして説明したが、本発明はこれに限定されることなく、例えば図１１に示すように八角形状のものであってもよい。このように特に八角形状にした場合などでは、例えば走査線４７とデータ線４８とを直交させることなく、そのうちの一方を斜めに（例えば４５°に）配置することもある。そのような場合にも、これら配線（走査線４７、データ線４８）６０のうち、特に設計上回避部を通過する位置に配される配線６０については、回避部を避けてその周囲を迂回する迂回配線部６０ａが形成される。
【００４６】
そして、図１１中には示していないものの、このような迂回配線部６０ａの直上には、図８に示したように複数の周囲画素電極３５ａ（３５ｂ）が形成され、あるいは図１０に示したように一つの周囲画素電極３５ｃが形成されている。すなわち、貫通孔５Ａの周囲に位置し、かつ該貫通孔５Ａに対して最も内側に位置する画素駆動回路３４に接続する周囲画素電極として、図８に示したように貫通孔５Ａ側に延出させて複数の周囲画素電極３５ａ（３５ｂ）を形成し、あるいは図１０に示したように一つの周囲画素電極３５ｃを形成しているのである。
【００４７】
このような構成によれば、表示パネル５の表示領域の形状が円形以外の角形状、例えば八角形状であり、貫通孔５Ａ等の回避部を設計上通過する配線６０が前記したように斜めに交差するような場合でも、円形の場合と同様にして、貫通孔５Ａ等の回避部近傍における表示領域を拡げることができる。
また、このように八角形状だけでなく、図１２（ａ）に示すように表示パネル５が矩形状であっても、また、特殊な形状の例として図１２（ｂ）に示すようにハート形状であっても、同様にして、貫通孔５Ａ等の回避部近傍における表示領域を拡げることができる。なお、図１２（ａ）、（ｂ）において符号６１はゲートドライバ、符号６２はソースドライバである。
【００４８】
また、前記実施形態では、貫通孔５Ａを含む回避部の全部が、表示パネル５の表示領域内に形成されているものとして説明したが、本発明はこれに限定されることなく、回避部の一部のみが、表示パネル５の表示領域内に形成されていてもよい。具体的には、図１３（ａ）に示すようにパネル形状が正八角形であり、その中心に貫通孔５Ａが形成されている場合に、貫通孔５Ａの半分が、配線６０を配設してなる表示領域側に位置し、残りの半分が非表示領域側に位置するように、表示領域を形成してもよい。また、図１３（ｂ）に示すように、貫通孔５Ａの１／４が、配線６０を配設してなる表示領域側に位置し、残りが非表示領域側に位置するように、表示領域を形成してもよい。なお、図１３（ａ）、（ｂ）において、符号６３はゲートドライバ、符号６４はデータドライバである。
【００４９】
このような構成によれば、表示領域が比較的狭い表示パネル５にも、本発明のアクティブマトリクス回路基板を対応させることが可能となる。したがって、特に表示領域を狭くし、消費電力を抑えることで電池の寿命を長くするようにした表示パネルへの適用が容易になる。
【００５０】
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。例えば、前記実施形態では電気光学物質として電気泳動分散液を用い、電気泳動素子を構成することで表示をなさせるようにしたが、他に例えば、電気光学物質として液晶材料を用いることにより、液晶表示素子を構成するようにしてもよく、また、有機ＥＬ材料を用いることにより、有機ＥＬ素子を構成するようにしてもよい。
【００５１】
また、前記実施形態では、本発明の表示装置を腕時計に適用した例を示したが、置時計や壁掛時計、柱時計、懐中時計などにも適用できるのはもちろんである。
また、時計以外にも、指針を有するような各種の計器などにも適用することができ、さらには、貫通孔以外の回避部を有した種々の表示装置にも適用可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の表示装置に係る腕時計の正面図である。
【図２】腕時計の側断面図である。
【図３】表示パネルの側断面図である。
【図４】アクティブマトリクス回路基板の一実施形態の要部側断面図である。
【図５】（ａ）、（ｂ）は電気泳動素子の動作説明図である。
【図６】貫通孔の周辺部以外の表示領域を示す図である。
【図７】画素部の等価回路図である。
【図８】貫通孔の周辺部の要部を模式的に示した平面図である。
【図９】周囲画素電極の拡大平面図である。
【図１０】貫通孔の周辺部を模式的に示した平面図である。
【図１１】貫通孔の周辺部を模式的に示した平面図である。
【図１２】（ａ）、（ｂ）は表示パネルの表示領域の形状例を示す平面図である。
【図１３】（ａ）、（ｂ）は表示領域と貫通孔との関係を示す平面図である。
【符号の説明】
【００５３】
１…腕時計、５…表示パネル（表示装置）、５Ａ…貫通孔、２５…電気泳動分散液、２８…電気泳動素子、３０…第１基板（アクティブマトリクス回路基板）、３１…第２基板、３２…電気泳動層、３４…画素駆動回路、３５…画素電極、３５ａ、３５ｂ、３５ｃ…周囲画素電極、３７…共通電極（対向電極）、４１…トランジスタ、４６…ラッチ回路、４７…走査線、４８…データ線、５１…シール部、５２…回避部、６０…配線、６０ａ…迂回配線部
【図１】
2008129243.tif 000003
【図２】
2008129243.tif 000004
【図３】
2008129243.tif 000005
【図４】
2008129243.tif 000006
【図５】
2008129243.tif 000007
【図６】
2008129243.tif 000008
【図７】
2008129243.tif 000009
【図８】
2008129243.tif 000010
【図９】
2008129243.tif 000011
【図１０】
2008129243.tif 000012
【図１１】
2008129243.tif 000013
【図１２】
2008129243.tif 000014
【図１３】
2008129243.tif 000015