(57)【要約】【課題】レーザー光を用いて、半導体基板の各部分を選択的に異なる温度で熱処理できる半導体装置の製造方法を提供する。【解決手段】この半導体装置の製造方法は、（ａ）半導体基板１の特定部分Ａ３に対応する部分に所定の透過率を有するレーザ透過部３ａを有し、半導体基板１の他の部分Ｂ３に対応する部分にレーザ反射部３ｂを有するマスク部材３を、半導体基板１上に配置する工程と、（ｂ）マスク部材３を介して半導体基板１にレーザー光７を照射して、半導体基板１の特定部分Ａ３だけをマスク部材３のレーザ透過部３ａを透過したレーザー光７により熱処理する工程とを備える。【選択図】図２
2008147334.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の各部分を選択的に異なる温度で熱処理する半導体装置の製造方法であって、
（ａ）半導体基板の特定部分に対応する部分に所定の透過率を有するレーザ透過部を有し、前記半導体基板の他の部分に対応する部分にレーザ反射部を有するマスク部材を、前記半導体基板上に配置する工程と、
（ｂ）前記マスク部材を介して前記半導体基板にレーザー光を照射して、前記半導体基板の前記特定部分だけを前記マスク部材の前記レーザ透過部を透過した前記レーザー光により熱処理する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記レーザ反射部は、前記マスク部材上に金属性の反射膜を成膜して構成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記レーザ反射部は、全反射の条件を満たす様に屈折率の異なる２種類の部材を重ね合わせて構成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記レーザ透過部は、前記マスク部材に開口部を設けて構成されることを特徴とする請求項１〜請求項３の何れかに記載の半導体装置の製造方法。
【請求項５】
前記レーザ透過部は、屈折率の異なる複数の部材を重ね合わせて構成されることを特徴とする請求項１〜請求項３の何れかに記載の半導体装置の製造方法。
【請求項６】
前記レーザ透過部は、基部となる透過性部材上に金属蒸着法またはスパッタ法による金属性透過膜を成膜して構成されることを特徴とする請求項１〜請求項３の何れかに記載の半導体装置の製造方法。
【請求項７】
半導体基板の各部分を選択的に異なる温度で熱処理する半導体装置の製造方法であって、
（ａ）半導体基板の第１の特定部分に対応する部分に第１の透過率を有する第１のレーザ透過部を有し、前記半導体基板の第２の特定部分に対応する部分に前記第１の透過率と異なる第２の透過率を有する第２のレーザ透過部を有するマスク部材を、前記半導体基板上に配置する工程と、
（ｂ）前記マスク部材を通じて前記半導体基板にレーザー光を照射して、前記半導体基板の前記第１の特定部分を、前記マスク部材の前記第１のレーザ透過部を透過した前記レーザー光により熱処理すると共に、前記半導体基板の前記第２の特定部分を、前記マスク部材の前記第２のレーザ透過部を透過した前記レーザー光により熱処理する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項８】
前記第１または第２のレーザ透過部は、前記マスク部材に開口部を設けて構成されることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１および／または第２のレーザ透過部は、屈折率の異なる複数の部材を重ね合わせて構成されることを特徴とする請求項７または請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１および／またはレーザ透過部は、基部となる透過性部材上に金属蒸着法またはスパッタ法による金属性透過膜を成膜して構成されることを特徴とする請求項７または請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザー光を用いて半導体基板の各部分を選択的に異なる温度で熱処理する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造には多数の熱工程が必要である。熱処理の目的として、半導体に添加される不純物の活性化とデポ膜のアニールの２通りに分けられる。従来、電気炉を用いた熱処理が一般的であったが、近年はランプ加熱による熱処理が主流となっている。いずれも半導体基板上の全デバイスに同一の熱処理を行っている。近年、研究レベルではレーザー光を用いた熱処理技術が行われつつあり、msecでの熱処理により不純物注入直後の不純物分布を維持したままで、不純物の活性化が可能になっている（非特許文献１）。
【０００３】
【非特許文献１】A. Shima, et. al : Dopant Profile Engineering of CMOS Devices Formed By non-melt Laser Spike Annealing, VLSI Technology Symp. P.144
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、半導体基板上の全デバイスに同一温度の熱処理が行われる結果、各不純物および構造に最適な熱処理をするのは不可能であった。例えばCMOSトランジスタを製造する場合、nFETのSD（ソースドレイン）に用いられるAsよりも、pFETのSDに用いられるBは、熱拡散係数が大きいため、pFETの短チャネル特性を満足させる様にpFETを熱処理すると、nFETの熱処理が不足し、性能を十分引き出すことができていなかった。また、ゲートのポリシリコンは、Si基板よりも融点が低く、Si基板熱処理の上限温度を決定するため、最適化における上限温度を狭めてしまっていた。
【０００５】
そこで、この発明は上記のような問題点を解消するためになされたもので、レーザー光を用いて、半導体基板の各部分を選択的に異なる温度（適切な温度）で熱処理できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決する為に、請求項１に記載の発明は、半導体基板の特定部分に対応する部分に所定の透過率を有するレーザ透過部を有し、前記半導体基板の他の部分に対応する部分にレーザ反射部を有するマスク部材を、前記半導体基板上に配置し、前記マスク部材を介して前記半導体基板にレーザー光を照射して、前記半導体基板の前記特定部分だけを前記マスク部材の前記レーザ透過部を透過した前記レーザー光により熱処理するものである。
【０００７】
また請求項７に記載の発明は、半導体基板の第１の特定部分に対応する部分に第１の透過率を有する第１のレーザ透過部を有し、前記半導体基板の第２の特定部分に対応する部分に前記第１の透過率と異なる第２の透過率を有する第２のレーザ透過部を有するマスク部材を、前記半導体基板上に配置し、前記マスク部材を通じて前記半導体基板にレーザー光を照射して、前記半導体基板の前記第１の特定部分を、前記マスク部材の前記第１のレーザ透過部を透過した前記レーザー光により熱処理すると共に、前記半導体基板の前記第２の特定部分を、前記マスク部材の前記第２のレーザ透過部を透過した前記レーザー光により熱処理するものである。
【発明の効果】
【０００８】
請求項１に記載の発明によれば、半導体基板の各部分を選択的に異なる温度（適切な温度）で熱処理できる。
【０００９】
また請求項７に記載の発明によれば、請求項１の効果に加えて、第１および第２の特定部分を１回のレーザ照射で同時にそれぞれ適切な温度（異なる温度）で熱処理できる。
【発明を実施するための最良の形態】
【００１０】
本発明は、レーザー光が単一波長で単一方向照射されることを利用し、その各部分に応じて異なる透過率を有するマスク部材を半導体基板上に配置し、そのマスク部材を介して半導体基板にレーザー光を照射することで、半導体基板の各部分をそれぞれ異なる温度で熱処理する半導体装置の製造方法である。
【００１１】
実施の形態１．
この実施の形態では、本発明の基本形態を説明する。以下、半導体基板の各部分として、半導体基板に形成される各デバイス（ここでは２つのデバイス）に含まれる不純物注入領域に着目し、それら各不純物注入領域をそれぞれ異なる温度で熱処理する場合で説明する。
【００１２】
まず図１の様に、半導体基板１における各デバイスＡ，Ｂが形成される形成領域Ａ２，Ｂ２にそれぞれ、不純物注入領域Ａ３，Ｂ３を形成する。そしてその半導体基板１上の所定位置にマスク部材３を配置する。
【００１３】
このマスク部材３は、半導体基板１における熱処理をしたい部分（ここでは不純物注入領域Ａ３：特定部分）に対応する部分に所定の透過率（即ち不純物注入領域Ａ３の熱処理に適した光強度の透過光が得られる透過率）を有するレーザ透過部３ａを有し、半導体基板１における熱処理をしたくない部分（ここでは不純物注入領域Ｂ３：他の部分）に対応する部分にはレーザ反射部３ｂを有する様に形成されている。
【００１４】
そして図２の様に、マスク部材３を介して半導体基板１の一面全体に、レーザー光７を照射する。これにより、不純物注入領域Ｂ３は、マスク部材３のレーザ反射部３ｂにより保護されて熱処理されず、不純物注入領域Ａ３だけが、レーザ透過部３ａを透過したレーザー光７により適切な温度で熱処理される。
【００１５】
そしてその熱処理後、上記の手順に準拠した手順で、不純物注入領域Ｂ３だけを適切な温度で熱処理する。この様にして、レーザー光７を用いて半導体基板１の各不純物注入領域Ａ，Ｂをそれぞれ異なる温度（適切な温度）で熱処理される。
【００１６】
ここで、マスク部材３について詳説する。
【００１７】
マスク部材３は、例えば板状に形成されている。そしてマスク部材３のレーザ反射部３ｂは、マスク部材３上に吸収係数の小さな物質からなる反射膜を成膜して構成されるか（構造１）、または全反射の条件（後述の式１）を満たす様に屈折率の異なる２種類の透過性部材を重ね合わせて２層構造として構成される（構造２）。
【００１８】
上記の構造１の場合、上記の吸収係数の小さな物質として例えば金属が用いられる。特に真空蒸着して形成した金属薄膜は、反射率の高い反射膜であり、効果的にLSIプロセスに適合する。上記の金属としては、特に限定は無いが、Al,Cu,Au,Ag,Co,Ni,W,Pt,Fe,TiのうちLSI製造プロセスと親和性の高いものを選ぶことが望ましい。この様にすれば、金属性の反射膜を用いて簡単な構成でレーザ反射部３ｂを構成できる。
【００１９】
また全反射は、屈折率の大きい物質から屈折率の小さい物質に光が進む時に、その境界面で光が１００％反射する現象である。このため、上記の構造２の様に構成されたレーザ反射部３ｂでも、レーザー光７による熱処理を完全に遮断できる。尚、全反射の条件は、入射光の入射角度が下記の式１で表される臨界角θcよりも大きくなることである。ここで、n1は入射元の物質の屈折率、n2(n1>n2)は入射先の物質の屈折率である。
【００２０】
θc＝arcsin(n2/n1)・・・式１
【００２１】
この様にすれば、全反射の条件（上記の式１）を利用して簡単な構成でレーザ反射部３ｂを構成できる。
【００２２】
またマスク部材３のレーザ透過部３ａは、完全に透過させる場合（即ち透過率１００％の場合）と、任意の透過率（即ち０％より大きく１００％未満の透過率）で透過させる場合とで、その構成が異なる。即ち完全に透過させる場合は、レーザ透過部３ａは、マスク部材３に開口部を設けることで構成される。この様にすれば、開口部を設けるだけの簡単な構成で透過率１００％のレーザ透過部３ａを構成できる。他方、任意の透過率で透過させる場合は、マスク部材３は、光屈折を利用する場合と、金属蒸着法またはスパッタ法による金属性透過膜を用いる場合とで、その構成が異なる。
【００２３】
即ち光屈折を利用する場合は、レーザ透過部３ａは、屈折率の異なる複数の透過性部材を重ね合わせて複層構造（例えば２層構造）として構成される。光屈折とは、物質Ｐ（屈折率Ｎｐ）から物質Ｑ（屈折率Ｎｑ）に光が進む時に、その境界面で光が１００％反射されずに一部の光が境界面を越えて進行方向を変えて透過する現象であり、その際の透過率は、各物質Ｐ，Ｑの屈折率Ｎｐ，Ｎｑに関係しており、適当な屈折率の物質を複数重ね合わせることで任意の透過率の物質を得ることができる。この特性を利用して、この場合（即ち光屈折を利用する場合）では、任意の透過率を有するレーザ透過部３ａを構成している。この様にすれば、屈折率の組合せを利用して簡単な構成で任意の透過率のレーザ透過部３ａを構成できる。
【００２４】
他方、金属蒸着法またはスパッタ法による金属性透過膜を用いる場合は、レーザ透過部３ａは、基部となる透過性部材（例えばＳｉＯ2基板）上にCr、インコーネル、アルミ等の金属からなる金属性透過膜を金属蒸着法またはスパッタ法で成膜して構成される。この構成では、その金属性透過膜の材質または厚さ等を調整することで、任意の透過率を有するレーザ透過部３ａを構成している。この様にすれば、金属蒸着法またはスパッタ法による金属性透過膜を用いて簡単な構成で任意の透過率のレーザ透過部３ａを構成できる。
【００２５】
以上に説明した半導体装置の製造方法によれば、半導体基板１における熱処理をしたい部分（特定部分）に対応する部分に所定の透過率を有するレーザ透過部３ａを有し、半導体基板１における熱処理をしたくない部分（他の部分）に対応する部分にレーザ反射部３ｂを有するマスク部材３を、半導体基板１上に配置し、そのマスク部材３を介して半導体基板１にレーザー光７を照射して、半導体基板１における熱処理をしたくない部分はレーザ反射部３ｂにより保護して熱処理せず、半導体基板１における熱処理をしたい部分だけをマスク部材３のレーザ透過部３ａを透過したレーザー光７により熱処理するので、半導体基板１の各部分を選択的に異なる温度（適切な温度）で熱処理できる。これにより、不純物の種類に応じた熱処理の最適化が可能となり、デバイス性能の向上が望める。
【００２６】
また、半導体基板１の表面の加工工程の追加もなく、レーザーアニール工程にマスク部材３を一枚追加するだけで、上記の効果を実現できる。
【００２７】
尚、この実施の形態では、半導体基板１の各部分として、半導体基板１に形成される各デバイスＡ，Ｂに含まれる不純物注入領域Ａ３，Ｂ３を扱ったが、各不純物注入領域Ａ３，Ｂ３の代わりに各デバイスＡ，Ｂのパーツ（例えばゲート電極）を扱ってもよい。そうすれば、不純物の種類に応じた熱処理の最適化だけでばく、デバイスのパーツ別等に応じた熱処理の最適化も可能となり、更なるデバイス性能の向上が望める。
【００２８】
実施の形態２．
上記の実施の形態１は、各不純物注入領域Ａ３，Ｂ３をそれぞれ「異なる工程で」異なる温度で熱処理するものであった。それに対しこの実施の形態は、各不純物注入領域Ａ３，Ｂ３をそれぞれ「同時に」異なる温度で熱処理する様にしたものである。以下、この実施の形態について詳説する。
【００２９】
この実施の形態のマスク部材３は、図３の様に、デバイスＡに対応する部分（第１の特定部分）に第１の透過率（即ち不純物注入領域Ａ３の熱処理に適した光強度の透過光が得られる透過率）を有する第１のレーザ透過部３ａ−１を有し、デバイスＢに対応する部分（第２の特定部分）に前記第１の透過率と異なる第２の透過率（即ち透過光が不純物注入領域Ｂ３の熱処理に適した光強度となる透過率）を有する第２のレーザ透過部３ａ−２を有する様に形成される。
【００３０】
そして図３の様に、このマスク部材３を介して半導体基板１の一面全体にレーザー光７を照射する。これにより、デバイスＡ（従って不純物注入領域Ａ３）は、マスク部材３の第１のレーザ透過部３ａ−１を透過したレーザー光７により適切な温度で熱処理され、デバイスＢ（従って不純物注入領域Ｂ３）は、マスク部材３の第２のレーザ透過部３ａ−２を透過したレーザー光７により適切な温度で熱処理される。この様にして、レーザー光７を用いて半導体基板１の各不純物注入領域Ａ３，Ｂ３を同時にそれぞれ適切な温度（異なる温度）で熱処理される。
【００３１】
以上に説明した半導体装置の製造方法によれば、上記の実施の形態１の効果に加えて、各不純物注入領域Ａ３，Ｂ３を１回のレーザ照射で同時にそれぞれ適切な温度（異なる温度）で熱処理できる。
【００３２】
尚、この実施の形態では、異なる温度で同時に熱処理する部分として２つの部分（第１および第２の特定部分）を扱ったが、一般的にＮつ（Ｎ：３以上の整数）の部分（第１，第２，…，第Ｎの特定部分）を扱っても構わない。
【００３３】
尚、この実施の形態では、半導体基板１の各部分として、半導体基板１に形成される各デバイスＡ，Ｂに含まれる不純物注入領域Ａ３，Ｂ３を扱ったが、各不純物注入領域Ａ３，Ｂ３の代わりに各デバイスＡ，Ｂのパーツ（例えばゲート電極）を扱ってもよい。
【００３４】
実施の形態３．
この実施の形態に係る半導体装置の製造方法は、上記の実施の形態１に係る半導体装置の製造方法をCMOSプロセスのSD（ソースドレイン）の熱処理工程に適用して、pFETのSD領域とnFETのSD領域をそれぞれ異なる温度で熱処理する様にしたものである。以下では、例えばnFETとpFETの２つのデバイスを搭載したCMOSトランジスタを例に挙げて説明する。
【００３５】
まず図４の様に、通常のCMOSプロセスに従って、CMOSトランジスタを熱処理する前の段階まで作製する。即ち例えば、半導体基板（例えばＳｉ基板）１に素子分離膜４を形成し、且つ半導体基板１おけるnFETが形成される形成領域Ｂ２に、p-ウエルＢ５、n+SD領域（不純物注入領域）Ｂ３、ゲート絶縁膜Ｂ６およびゲート電極Ｂ７を形成すると共に、半導体基板１におけるpFETが形成される形成領域Ａ２に、n-ウエルＡ５、p+SD領域（不純物注入領域）Ａ３、ゲート絶縁膜Ａ６およびゲート電極Ａ７を形成する。
【００３６】
そして図４の様に、まず、半導体基板１上の所定位置に、nFETの形成領域Ｂ２を選択的に熱処理するためのマスク部材３ｎを配置する。このマスク部材３ｎは、nFETの形成領域Ｂ２（特定部分）に対応する部分に所定の透過率（即ちnFET（特にSD領域Ｂ３）の熱処理に適した光強度の透過光が得られる透過率）を有するレーザ透過部３ａを有し、pFETの形成領域Ａ２に対応する部分（他の部分）にレーザ反射部３ｂを有する様に形成されている。
【００３７】
そして図５の様に、そのマスク部材３ｎを介して半導体基板１の一面全体にレーザー光７を照射する。これにより、pFETは、マスク部材３ｎのレーザ反射部３ｂにより保護されて熱処理されず、nFETだけが、マスク部材３ｎのレーザ透過部３ａを透過したレーザー光７により適切な温度で熱処理される。
【００３８】
そして図６の様に、次に、半導体基板１上の所定位置に、マスク部材３ｎの代わりに、pFETの形成領域Ａ２を選択的に熱処理するためのマスク部材３ｐを配置する。このマスク部材３ｐは、pFETの形成領域Ａ２に対応する部分（特定部分）に所定の透過率（即ちpFET（特にSD領域Ａ３）の熱処理に適した光強度の透過光が得られる透過率）を有するレーザ透過部３ａを有し、nFETの形成領域Ｂ２に対応する部分（他の部分）にレーザ反射部３ｂを有する様に形成されている。
【００３９】
そして図６の様に、そのマスク部材３ｐを介して半導体基板１の一面全体にレーザー光７を照射する。これにより、nFETは、マスク部材３ｐのレーザ反射部３ｂにより保護されて熱処理されず、pFETだけが、マスク部材３ｐのレーザ透過部３ａを透過したレーザー光７により適切な温度で熱処理される。この様にして、レーザー光７を用いて、半導体基板１におけるpFET（特にSD領域Ａ３）およびnFET（特にSD領域Ｂ３）がそれぞれ適切な温度（異なる温度）で熱処理される。
【００４０】
以上に説明した半導体装置の製造方法によれば、CMOSトランジスタにおけるnFET（特にSD領域Ｂ３）およびpFET（特にSD領域Ａ３）をそれぞれ適切な温度（異なる温度）で熱処理でき、CMOSトランジスタの性能を向上させることができる。この点、従来法では、nFETおよびpFETを対して同じ温度の熱処理しかできなかった。一般に、nFETに不純物としてよく用いられるAsは、熱拡散が小さく高温ほど活性化し易いという特徴を持ち、他方、pFETに不純物として用いられるBは、拡散量がかなり大きいという特徴を持つので、従来法では、半導体基板１全体に行われる熱処理の温度の上限がpFETで制限され、nFETに適切な温度で熱処理を行うのが難しかった。
【００４１】
実施の形態４．
上記の実施の形態３は、pFETとnFETをそれぞれ「異なる工程」で異なる温度で熱処理するものであった。それに対しこの実施の形態は、上記の実施の形態２の半導体装置の製造方法を用いることで、pFETとnFETをそれぞれ「同時」に異なる温度で熱処理する様にしたものである。以下、この実施の形態について詳説する。
【００４２】
まず図７の様に、通常のCMOSプロセスに従って、CMOSトランジスタを熱処理する前の段階まで作製する。即ち例えば、半導体基板（例えばＳｉ基板）１に素子分離膜４を形成し、且つ半導体基板１おけるnFETが形成される形成領域Ｂ２に、p-ウエルＢ５、n+SD領域（不純物注入領域）Ｂ３、ゲート絶縁膜Ｂ６およびゲート電極Ｂ７を形成すると共に、半導体基板１におけるpFETが形成される形成領域Ａ２に、n-ウエルＡ５、p+SD領域（不純物注入領域）Ａ３、ゲート絶縁膜Ａ６およびゲート電極Ａ７を形成する。
【００４３】
そして図７の様に、半導体基板１上の所定位置にマスク部材３を配置する。このマスク部材３は、pFETの形成領域Ａ２（第１の特定部分）に対応する部分に第１の透過率（即ちpFET（特にSD領域Ａ３）の熱処理に適した光強度の透過光が得られる透過率）を有する第１のレーザ透過部３ａ−１を有し、nFETの形成領域Ｂ２（第２の特定部分）に対応する部分に第２の透過率（即ちnFET（特にSD領域Ｂ３）の熱処理に適した光強度の透過光が得られる透過率）を有する第２のレーザ透過部３ａ−２を有する様に形成されている。
【００４４】
そして図８の様に、そのマスク部材３を介して半導体基板１の一面全体にレーザー光７を照射する。これにより、pFETは、マスク部材３の第１のレーザ透過部３ａ−１を透過したレーザー光７により適切な温度で熱処理され、nFETは、マスク部材３の第２のレーザ透過部３ａ−２を透過したレーザー光７により適切な温度で熱処理される。この様にして、レーザー光７を用いて、半導体基板１のnFETおよびpFETが同時にそれぞれ適切な温度（異なる温度）で熱処理される。
【００４５】
以上に説明した半導体装置の製造方法によれば、上記の実施の形態３の効果に加えて、CMOSトランジスタにおけるnFETおよびpFETを１回のレーザ照射で同時に選択的に適切な温度で熱処理できる。
【００４６】
実施の形態５．
上記の実施の形態３は、pFETのSD領域Ａ３とnFETのSD領域Ｂ３に対してはそれぞれ異なる温度で熱処理し、pFET（nFET）のSD領域Ａ３（Ｂ３）とゲート電極Ａ７（Ｂ７）に対してはそれぞれ同じ温度で熱処理するものであった。それに対しこの実施の形態は、上記の実施の形態１，２の半導体装置の製造方法を組み合わせることで、pFETのSD領域Ａ３、pFETのゲート電極Ａ７、nFETのSD領域Ｂ３およびnFETのゲート電極Ｂ７をそれぞれ異なる温度で熱処理する様にしたものである。以下、この実施の形態について詳説する。
【００４７】
まず図９の様に、通常のCMOSプロセスに従って、CMOSトランジスタを熱処理する前の段階まで作製する。即ち例えば、半導体基板（例えばＳｉ基板）１に素子分離膜４を形成し、且つ半導体基板１おけるnFETが形成される形成領域に、p-ウエルＢ５、n+SD領域（不純物注入領域）Ｂ３、ゲート絶縁膜Ｂ６およびゲート電極Ｂ７を形成すると共に、半導体基板１におけるpFETが形成される形成領域に、n-ウエルＡ５、p+SD領域（不純物注入領域）Ａ３、ゲート絶縁膜Ａ６およびゲート電極Ａ７を形成する。
【００４８】
そして図９の様に、半導体基板１上の所定位置に、各FETのSD領域Ａ３，Ｂ３を選択的に異なる温度で熱処理するためのマスク部材３ｓを配置する。
【００４９】
このマスク部材３ｎは、pFETのSD領域Ａ３に対応する部分（第１の特定部分）に第１の透過率（即ちSD領域Ａ３の熱処理に適した光強度の透過光が得られる透過率）Ｔｂを有する第１のレーザ透過部３ａ−１を有し、nFETのSD領域Ｂ３に対応する部分（第２の特定部分）に第２の透過率（SD領域Ｂ３の熱処理に適した光強度の透過光が得られる透過率）Ｔａを有する第２のレーザ透過部３ａ−２を有し、各FETのゲート電極Ａ７，Ｂ７に対応する部分（他の部分）にレーザ反射部３ｂを有する様に形成されている。
【００５０】
そして図１０の様に、そのマスク部材３ｓを介して半導体基板１の一面全体にレーザー光７を照射する。これにより、各FETのゲート電極Ａ７，Ｂ７はマスク部材３ｓのレーザ反射部３ｂにより保護して熱処理せず、第１のレーザ透過部３ａ−１を透過したレーザー光７によりpFETのSD領域Ａ３を選択的に適切な温度で熱処理して活性化させると共に、レーザ透過部３ａー２を透過したレーザー光７によりnFETのSD領域Ｂ３を選択的に適切な温度で熱処理して活性化させる。
【００５１】
そして図１１の様に、次に、半導体基板１上の所定位置に、マスク部材３ｓの代わりに、各FETのゲート電極Ａ７，Ｂ７を選択的に異なる温度で熱処理するためのマスク部材３ｇを配置する。このマスク部材３ｇは、ゲート電極Ａ７（第３の特定部分）に対応する部分に第３の透過率（即ちゲート電極Ａ７の熱処理に適した光強度の透過光が得られる透過率）を有する第１のレーザ透過部３ａ−１を有し、ゲート電極Ｂ７（第４の特定部分）に対応する部分に第４の透過率（即ちゲート電極Ｂ７の熱処理に適した光強度の透過光が得られる透過率）を有する第２のレーザ透過部３ａ−２を有し、各FETのSD領域Ａ３，Ｂ３（他の部分）に対応する部分にレーザ反射部３ｂを有する様に形成されている。
【００５２】
そして図１１の様に、そのマスク部材３ｇを介して半導体基板１の一面全体にレーザー光７を照射する。これにより、各SD領域Ａ３，Ｂ３は、マスク部材３ｇのレーザ反射部３ｂにより保護されて熱処理されず、pFETのゲート電極Ａ７は、マスク部材３ｇの第１のレーザ透過部３ａ−１を透過したレーザー光７により選択的に適切な温度で熱処理され、nFETのゲート電極Ｂ７は、マスク部材３ｇの第２のレーザ透過部３ａ−２を透過したレーザー光７により選択的に適切な温度で熱処理される。この様にして、レーザー光７を用いて、半導体基板１におけるpFETのSD領域Ａ３、nFETのSD領域Ｂ３、pFETのゲート電極Ａ７およびpFETのゲート電極Ｂ７がそれぞれ異なる温度（適切な温度）で熱処理される。
【００５３】
一般にポリシリコン中での不純物の拡散速度はシリコン中での不純物の拡散速度よりも速くなるため、ゲート電極Ａ７，Ｂ７をポリシリコンで形成した場合、ゲート電極Ａ７（Ｂ７）を適切に熱処理するための温度と、SD領域Ａ３（Ｂ３）を適切に熱処理するための温度とは同じではない。しかしながら、この実施の形態に係る半導体装置の製造方法によれば、各SD領域Ａ３，３をそれぞれ適切な温度（異なる温度）で熱処理するだけでなく、ゲート電極Ａ７（Ｂ７）とSD領域Ａ３（Ｂ３）もそれぞれ適切な温度（異なる温度）で熱処理できるので、半導体装置のデバイス性能をより一層向上できる。
【００５４】
実施の形態６．
上記の実施の形態５は、pFETのSD領域Ａ３とnFETのSD領域Ｂ３に対してはそれぞれ「同時」に異なる温度で熱処理し、pFET（nFET）のSD領域Ａ３（Ｂ３）とゲート電極Ａ７（Ｂ７）に対してはそれぞれ「異なる工程」で異なる温度で熱処理するものであった。それに対しこの実施の形態は、上記の実施の形態２の半導体装置の製造方法を適用することで、pFETのSD領域Ａ３、pFETのゲート電極Ａ７、nFETのSD領域Ｂ３およびnFETのゲート電極Ｂ７をそれぞれ「同時」に異なる温度で熱処理する様にしたものである。以下、この実施の形態について詳説する。
【００５５】
まず図１２の様に、通常のCMOSプロセスに従って、CMOSトランジスタを熱処理する前の段階まで作製する。即ち例えば、半導体基板（例えばＳｉ基板）１に素子分離膜４を形成し、且つ半導体基板１おけるnFETが形成される形成領域に、p-ウエルＢ５、n+SD領域（不純物注入領域）Ｂ３、ゲート絶縁膜Ｂ６およびゲート電極Ｂ７を形成すると共に、半導体基板１におけるpFETが形成される形成領域に、n-ウエルＡ５、p+SD領域（不純物注入領域）Ａ３、ゲート絶縁膜Ａ６およびゲート電極Ａ７を形成する。
【００５６】
そして図１２の様に、半導体基板１上の所定位置にマスク部材３を配置する。このマスク部材３は、pFETのSD領域Ａ３（第１の特定部分）に対応する部分に第１の透過率（即ちSD領域Ａ３の熱処理に適した光強度の透過光が得られる透過率）を有する第１のレーザ透過部３ａ−１を有し、nFETのSD領域Ｂ３（第２の特定部分）に対応する部分に第２の透過率（即ちSD領域Ｂ３の熱処理に適した光強度の透過光が得られる透過率）を有する第２のレーザ透過部３ａ−２を有し、pFETのゲート電極Ａ７（第３の特定部分）に対応する部分に第３の透過率（即ちゲート電極Ａ７の熱処理に適した光強度の透過光が得られる透過率）を有する第３のレーザ透過部３ａ−３を有し、nFETのゲート電極Ａ７（第４の特定部分）に対応する部分に第４の透過率（即ちゲート電極Ａ７の熱処理に適した光強度の透過光が得られる透過率）を有する第４のレーザ透過部３ａ−４を有する様に形成されている。
【００５７】
そして図１２の様に、そのマスク部材３を介して半導体基板１の一面全体にレーザー光７を照射する。これにより、pFETのSD領域Ａ３は、マスク部材３の第１のレーザ透過部３ａ−１を透過したレーザー光７により適切な温度で熱処理され、nFETのSD領域Ｂ３は、マスク部材３の第２のレーザ透過部３ａ−２を透過したレーザー光７により適切な温度で熱処理され、pFETのゲート電極Ａ７は、マスク部材３の第３のレーザ透過部３ａ−３を透過したレーザー光７により適切な温度で熱処理され、nFETのゲート電極Ｂ７は、マスク部材３の第４のレーザ透過部３ａ−４を透過したレーザー光７により適切な温度で熱処理される。この様にして、レーザー光７を用いて、半導体基板１のpFETのSD領域Ａ３、pFETのゲート電極Ａ７、nFETのSD領域Ｂ３およびnFETのゲート電極Ｂ７がそれぞれ同時に異なる温度（適切な温度）で熱処理される。
【００５８】
以上に説明した半導体装置の製造方法によれば、上記の実施の形態５の効果に加えて、CMOSトランジスタにおけるpFETのSD領域Ａ３、pFETのゲート電極Ａ７、nFETのSD領域Ｂ３およびnFETのゲート電極Ｂ７をそれぞれ１回のレーザ照射で同時に異なる温度で熱処理できる。
【００５９】
実施の形態７．
この実施の形態に係る半導体装置の製造方法は、上記の実施の形態１の半導体装置の製造方法をCMOSプロセスのSD（ソースドレイン）の熱処理工程に適用して、各FETのゲート電極は熱処理せずに、各FETのSD領域だけを所定の温度で熱処理する様にしたものである。以下、例えばnFETとpFETの２つのデバイスを搭載したCMOSトランジスタを例に挙げて説明する。
【００６０】
まず図１４の様に、通常のCMOSプロセスに従って、CMOSトランジスタを熱処理する前の段階まで作製する。即ち例えば、半導体基板（例えばＳｉ基板）１に素子分離膜４を形成し、且つ半導体基板１おけるnFETが形成される形成領域Ｂ２に、p-ウエルＢ５、n+SD領域（不純物注入領域）Ｂ３、ゲート絶縁膜Ｂ６およびゲート電極Ｂ７を形成すると共に、半導体基板１におけるpFETが形成される形成領域Ａ２に、n-ウエルＡ５、p+SD領域（不純物注入領域）Ａ３、ゲート絶縁膜Ａ６およびゲート電極Ａ７を形成する。
【００６１】
そして図１４の様に、半導体基板１上の所定位置に、各FETのSD領域Ａ３，Ｂ３を選択的に同じ温度で熱処理するためのマスク部材３を配置する。このマスク部材３は、各FETのSD領域Ａ３，Ｂ３（特定部分）に対応する部分に所定の透過率を有するレーザ透過部３ａを有し、各FETのゲート電極Ａ７，Ｂ７（他の部分）に対応する部分にレーザ反射部３ｂを有する様に形成されている。
【００６２】
そして図１５の様に、そのマスク部材３を介して半導体基板１の一面全体にレーザー光７を照射する。これにより、各FETのゲート電極Ａ７，Ｂ７は、マスク部材３のレーザ反射部３ｂにより保護されて熱処理されず、各FETのSD領域Ａ３，Ｂ３だけが、マスク部材３のレーザ透過部３ａを透過したレーザー光７により選択的に所定の温度で熱処理される。この様にして、レーザー光７を用いて、各FETのゲート電極Ａ７，Ｂ７は（従ってゲート絶縁膜Ａ６，Ｂ６も）熱処理されず、各FETのSD領域Ａ３，Ｂ３だけが所定の温度で熱処理される。
【００６３】
この実施の形態に係る半導体装置の製造方法は、例えばCMOSトランジスタにおける各FETのゲート電極Ａ７，Ｂ７は（従ってゲート絶縁膜Ａ６，Ｂ６も）熱処理せず、各FETのSD領域Ａ３，Ｂ３だけを同じ所定の温度で熱処理する場合に適している。
【００６４】
実施の形態８．
この実施の形態に係る半導体装置の製造方法は、上記の実施の形態１，２の半導体装置の製造方法を組み合わせることで、CMOSトランジスタにおけるpFETのSD領域およびnFETのSD領域をそれぞれ異なる温度で熱処理し、且つpFETとnFETの一方（例えばpFET）のゲート電極を熱処理せず、他方（例えばnFET）のゲート電極だけを熱処理する様にしたものである。以下では、例えばnFETとpFETの２つのデバイスを搭載したCMOSトランジスタを例に挙げて説明する。
【００６５】
まず図１６の様に、通常のCMOSプロセスに従って、CMOSトランジスタを熱処理する前の段階まで作製する。即ち例えば、半導体基板（例えばＳｉ基板）１に素子分離膜４を形成し、且つ半導体基板１おけるnFETが形成される形成領域Ｂ２に、p-ウエルＢ５、n+SD領域（不純物注入領域）Ｂ３、ゲート絶縁膜Ｂ６およびゲート電極Ｂ７を形成すると共に、半導体基板１におけるpFETが形成される形成領域Ａ２に、n-ウエルＡ５、p+SD領域（不純物注入領域）Ａ３、ゲート絶縁膜Ａ６およびゲート電極Ａ７を形成する。
【００６６】
そして図１６の様に、半導体基板１上の所定位置に、各FETのSD領域Ａ３，Ｂ３、nFETのゲート電極をそれぞれ選択的に異なる温度で熱処理するためのマスク部材３を配置する。このマスク部材３は、pFETのSD領域Ａ３（第１の特定部分）に対応する部分に第１の透過率（即ちSD領域Ａ３の熱処理に適した光強度の透過光が得られる透過率）を有する第１のレーザ透過部３ａ−１を有し、nFETのSD領域Ｂ３（第２の特定部分）に対応する部分に第２の透過率（即ちSD領域Ｂ３の熱処理に適した光強度の透過光が得られる透過率）を有する第２のレーザ透過部３ａ−２を有し、nFETのゲート電極Ｂ７（第３の特定部分）に対応する部分に第３の透過率（即ちゲート電極Ｂ７の熱処理に適した光強度の透過光が得られる透過率）を有する第３のレーザ透過部３ａ−３を有し、pFETのゲート電極Ａ７（他の部分）に対応する部分にレーザ反射部３ｂを有する様に形成されている。
【００６７】
そして図１７の様に、そのマスク部材３を介して半導体基板１の一面全体にレーザー光７を照射する。これにより、pFETのゲート電極Ａ７は、マスク部材３のレーザ反射部３ｂにより保護されて熱処理されず、pFETのSD領域Ａ３は、マスク部材３の第１のレーザ透過部３ａ−１を通過したレーザー光７により適切な温度で熱処理され、nFETのSD領域Ｂ３は、マスク部材３の第２のレーザ透過部３ａ−２を通過したレーザー光７により適切な温度で熱処理され、nFETのゲート電極Ｂ７は、マスク部材３の第３のレーザ透過部３ａ−３を通過したレーザー光７により適切な温度で熱処理される。
【００６８】
この様にして、pFETのゲート電極Ａ７は（従ってゲート絶縁膜Ａ６も）熱処理されず、pFETのSD領域Ａ３、nFETのSD領域Ｂ３およびnFETのゲート電極Ｂ７がそれぞれ同時に異なる温度（適切な温度）で熱処理される。
【００６９】
この実施の形態に係る半導体装置の製造方法は、例えばCMOSトランジスタにおけるpFETのSD領域Ａ３およびnFETのSD領域Ｂ３をそれぞれ異なる温度で熱処理し、且つpFETとnFETの一方（例えばpFET）のゲート電極Ａ７を熱処理せず、他方（例えばnFET）のゲート電極Ｂ７だけを熱処理する場合に適している。
【００７０】
またこの実施の形態に係る半導体装置の製造方法によれば、pFETのSD領域Ａ３、nFETのSD領域Ｂ３および例えばnFETのゲート電極Ｂ７を１回のレーザ照射で同時にそれぞれ適切な温度（異なる温度）で熱処理できる。
【産業上の利用可能性】
【００７１】
この発明は、例えば半導体集積回路製品が対象となる。
【図面の簡単な説明】
【００７２】
【図１】実施の形態１に係る半導体装置の製造方法における、半導体基板１上にマスク部材３を配置した状態を示した図である。
【図２】実施の形態１に係る半導体装置の製造方法における、マスク部材３を介して半導体基板１の一面全体にレーザー光７を照射している状態を示した図である。
【図３】実施の形態２に係る半導体装置の製造方法における、マスク部材３を介して半導体基板１の一面全体にレーザー光７を照射している状態を示した図である。
【図４】実施の形態３に係る半導体装置の製造方法における、半導体基板１上にマスク部材３ｎを配置した状態を示した図である。
【図５】実施の形態３に係る半導体装置の製造方法における、マスク部材３ｎを介して半導体基板１の一面全体にレーザー光７を照射している状態を示した図である。
【図６】実施の形態３に係る半導体装置の製造方法における、マスク部材３ｐを介して半導体基板１の一面全体にレーザー光７を照射している状態を示した図である。
【図７】実施の形態４に係る半導体装置の製造方法における、半導体基板１上にマスク部材３を配置した状態を示した図である。
【図８】実施の形態４に係る半導体装置の製造方法における、マスク部材３を介して半導体基板１の一面全体にレーザー光７を照射している状態を示した図である。
【図９】実施の形態５に係る半導体装置の製造方法における、半導体基板１上にマスク部材３ｓを配置した状態を示した図である。
【図１０】実施の形態５に係る半導体装置の製造方法における、マスク部材３ｓを介して半導体基板１の一面全体にレーザー光７を照射している状態を示した図である。
【図１１】実施の形態５に係る半導体装置の製造方法における、マスク部材３ｇを介して半導体基板１の一面全体にレーザー光７を照射している状態を示した図である。
【図１２】実施の形態６に係る半導体装置の製造方法における、半導体基板１上にマスク部材３を配置した状態を示した図である。
【図１３】実施の形態６に係る半導体装置の製造方法における、マスク部材３を介して半導体基板１の一面全体にレーザー光７を照射している状態を示した図である。
【図１４】実施の形態７に係る半導体装置の製造方法における、半導体基板１上にマスク部材３を配置した状態を示した図である。
【図１５】実施の形態７に係る半導体装置の製造方法における、マスク部材３を介して半導体基板１の一面全体にレーザー光７を照射している状態を示した図である。
【図１６】実施の形態８に係る半導体装置の製造方法における、半導体基板１上にマスク部材３を配置した状態を示した図である。
【図１７】実施の形態８に係る半導体装置の製造方法における、マスク部材３を介して半導体基板１の一面全体にレーザー光７を照射している状態を示した図である。
【符号の説明】
【００７３】
１  半導体基板、３，３ｎ，３ｐ，３ｓ，３ｇ  マスク部材、３ａ  レーザ透過部、３ａ−１  第１のレーザ透過部、３ａ−２  第２のレーザ透過部、３ａ−３  第３のレーザ透過部、３ａ−４  第４のレーザ透過部、３ｂ  レーザ反射部、７  レーザー光、Ｂ３，Ａ３  SD領域、Ａ７，Ｂ７  ゲート電極、Ａ，Ｂ  デバイス、Ａ２，Ｂ２  形成領域、Ａ３，Ｂ３  不純物注入領域。
【図１】
2008147334.tif 000003
【図２】
2008147334.tif 000004
【図３】
2008147334.tif 000005
【図４】
2008147334.tif 000006
【図５】
2008147334.tif 000007
【図６】
2008147334.tif 000008
【図７】
2008147334.tif 000009
【図８】
2008147334.tif 000010
【図９】
2008147334.tif 000011
【図１０】
2008147334.tif 000012
【図１１】
2008147334.tif 000013
【図１２】
2008147334.tif 000014
【図１３】
2008147334.tif 000015
【図１４】
2008147334.tif 000016
【図１５】
2008147334.tif 000017
【図１６】
2008147334.tif 000018
【図１７】
2008147334.tif 000019