(57)【要約】【課題】製造工程の煩雑化や構造の複雑化やコスト増加を回避しながら、耐久に対する信頼性を向上できる半導体装置を提供する。【解決手段】ｐ型とｎ型の何れか一方側に形成された半導体基板１３（１２）と、半導体基板１３の表面側領域に形成された前記ｐ型とｎ型のうちの他方側の配線パターン１７と、配線パターン１７を覆って半導体基板１３の表面上に積層形成されている絶縁層と２０、配線パターン１７の端部位置の上側の絶縁層部分に貫通形成されたコンタクトホール２１と、絶縁層２０上に、一端側をコンタクトホール２１を介して配線パターン１７の端部に接続させて形成されている導体パターン１８，１９とを有し、導体パターン１８．１９の下方側の半導体基板１３の表面側領域には、配線パターン１７と電気的に接続したダミーパターン２５を導体パターン１８，１９に対向して設ける。【選択図】図１
2008218464.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型とｎ型の何れか一方側に形成された半導体基板と、
該半導体基板の表面側領域に形成された前記ｐ型とｎ型のうちの他方側の配線パターンと、
該配線パターンを覆って前記半導体基板の表面上に積層形成されている絶縁層と、
前記配線パターンの端部位置の上側の前記絶縁層部分に貫通形成されたコンタクトホールと、
前記絶縁層上に、一端側を前記コンタクトホールを介して前記配線パターンの端部に接続させて形成されている導体パターンと、
を有する半導体装置であって、
前記導体パターンの下方側の前記半導体基板の表面側領域には、前記配線パターンと電気的に接続したダミーパターンが前記導体パターンに対向して設けられていることを特徴とする半導体装置。
【請求項２】
導体パターンは、配線パターンと電極パッドを有して構成されていることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に導体パターンが形成されている構成を備えた半導体装置に関するものである。
【背景技術】
【０００２】
図２（ａ）には半導体装置の一つである加速度センサの主要構成部分が模式的な平面図により示され、図２（ｂ）には図２（ａ）のＡ−Ａ部分の模式的な断面図が示されている。この加速度センサ１は、基台２と、重り部３と、固定部４と、梁５と、加速度検出部６と、外部接続手段７とを有して構成されている。すなわち、基台２はガラス等の絶縁体により形成されている。重り部３は、基台２の上方側に浮いた状態で配設されており、半導体基板であるＳＯＩ（Silicon-On-Insulator）基板（つまり、支持層（Ｓｉ層）１０と絶縁層（ＳｉＯ2層）１１と活性層（Ｓｉ層）１２がその順で積層一体化されて成る基板）１３により形成されている。固定部４は、重り部３の周囲を間隔を介して囲む枠状であり、重り部３と同じＳＯＩ基板１３により形成され基台２に陽極接合手法により固設されている。
【０００３】
梁５は重り部３を固定部４に支持固定させるものであり、重り部３および固定部４と同じＳＯＩ基板１３で重り部３よりも薄く形成され図２（ｂ）に示すＺ軸方向に撓み変形可能となっている。このため、この加速度センサ１では、Ｚ軸方向の加速度が発生すると、その加速度に起因した力により梁５が撓み変形して重り部３がＺ軸方向に変位する。その梁５の撓み変形量および重り部３のＺ軸方向の変位量は、Ｚ軸方向の加速度の大きさが大きくなるにつれて大きくなるというように、Ｚ軸方向の加速度の大きさに応じたものである。
【０００４】
加速度検出部６は、梁５の撓み変形量を検出してＺ軸方向の加速度の大きさを検出するための次に示すような構成を備えている。つまり、加速度検出部６は、梁５に形成された４つのピエゾ抵抗部１５（１５ａ〜１５ｄ）を有して構成されている。それら各ピエゾ抵抗部１５ａ〜１５ｄは、それぞれ、梁５を構成している例えばｎ型半導体から成る活性層１２の表面側に不純物をドープして形成されたｐ型半導体から成るものであり、応力変化によって電気抵抗値が変化するという電気的性質を有する。これら４つのピエゾ抵抗部１５（１５ａ〜１５ｄ）はブリッジ回路を形成しており、そのブリッジ回路では、重り部３および梁５が図２（ｂ）に示すような基準状態にあるときに４つのピエゾ抵抗部１５（１５ａ〜１５ｄ）の電気抵抗値が平衡状態となるように構成されている。
【０００５】
前記ブリッジ回路において、ピエゾ抵抗部１５ａ，１５ｄの接続部Ｖddは電圧源接続部であり、ピエゾ抵抗部１５ａ，１５ｂの接続部Ｖo1およびピエゾ抵抗部１５ｃ，１５ｄの接続部Ｖo2は出力部であり、ピエゾ抵抗部１５ｂ，１５ｃの接続部Ｖgndは接地部である。後述する外部接続手段７を介して、外部の電圧供給源から接続部Ｖddに予め定められた定電圧が印加され、接続部Ｖgndがグランドに接地されている状態で、重り部３および梁５が図２（ｂ）に示すような基準状態にあって４つのピエゾ抵抗部１５（１５ａ〜１５ｄ）の電気抵抗値が平衡状態であるときには、接続部Ｖo1と、接続部Ｖo2との間に電位差は無い又は非常に小さい。これに対して、Ｚ軸方向の加速度発生によって、梁５が撓み変形して重り部３が変位したときには、各ピエゾ抵抗部１５ａ〜１５ｄの電気抵抗値が、それぞれ、形成位置および形成の向きに応じて変化する。これにより、ブリッジ回路の４つのピエゾ抵抗部１５（１５ａ〜１５ｄ）の電気抵抗値の平衡状態が崩れて接続部Ｖo1，Ｖo2間に電位差が生じる。当該接続部Ｖo1，Ｖo2間の電位差を検出し当該検出電圧に基づいてＺ軸方向の加速度の大きさを検出することができる。
【０００６】
外部接続手段７は、加速度検出部６のブリッジ回路の各接続部Ｖdd，Ｖo1，Ｖo2，Ｖgndをそれぞれ外部に接続させるものであり、この例では、図３の模式的な拡大断面図に示されるような配線パターン１７と、導体パターンである配線パターン１８および電極パッド１９とを有して構成されている。つまり、配線パターン１７は、例えばｎ型半導体から成る活性層１２の表面側領域に形成されたｐ型半導体（ｐ++）から成るものであり、当該配線パターン１７の一端側は前記ブリッジ回路の接続部Ｖdd（Ｖo1，Ｖo2，Ｖgnd）を介してピエゾ抵抗部１５に連接されている。この例では、配線パターン１７は、ピエゾ抵抗部１５を構成しているｐ型半導体よりも高い正孔含有率を持つｐ型半導体により構成されていてピエゾ抵抗部１５よりも電気抵抗値が小さく電流が導通し易くなっている。また、ｐ型半導体から成る配線パターン１７と、ｎ型半導体から成る活性層１２とのＰＮ接合部分には空乏層ができることから、その空乏層によって、配線パターン１７は、活性層１２と絶縁されている。
【０００７】
活性層１２の表面上には全面に絶縁膜２０が形成されている。この絶縁膜２０には、コンタクトホール２１が、配線パターン１７におけるピエゾ抵抗部１５との接続端部の反対側の端部位置に貫通形成されている。
【０００８】
配線パターン１８は、絶縁層２０の表面上に、一端側をコンタクトホール２１を介して配線パターン１７の端部に接続させて形成されている。この例では、４本の配線パターン１８が形成されており、各配線パターン１８における配線パターン１７との接続端部の反対側の端部は、それぞれ、個別に対応する電極パッド１９（Ｖdd，Ｖo1，Ｖgnd，Ｖo2）に連接されている。
【０００９】
電極パッド１９（Ｖdd，Ｖo1，Ｖgnd，Ｖo2）は、それぞれ、固定部４の形成領域における絶縁膜２０の表面上に形成されており、各電極パッド１９（Ｖdd，Ｖo1，Ｖgnd，Ｖo2）は、それぞれ、個別に対応する配線パターン１８および配線パターン１７を介して対応するブリッジ回路の接続部Ｖdd，Ｖo1，Ｖgnd，Ｖo2に電気的に接続されている。電極パッド１９（Ｖdd，Ｖo1，Ｖgnd，Ｖo2）は、この例では、配線パターン１８と同じ導体材料により構成されており、当該電極パッド１９の厚みは、配線パターン１８の厚みよりも厚くなっている。各電極パッド１９（Ｖdd，Ｖo1，Ｖgnd，Ｖo2）には、それぞれ、例えば図４に示されるようなボンディングワイヤ３３が接続されて外部と接続することができる。
【００１０】
【特許文献１】特開２００４−１５８７５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、この加速度センサ１では、加速度検出部６のピエゾ抵抗部１５を安定的に動作させるために、活性層１２には予め定められた電圧（例えば５Ｖ）が印加される。これに対して、配線パターン１８には、加速度検出部６のブリッジ回路の動作に基づいた電流が通電し当該配線パターン１８の電位は活性層１２の電位と異なっている。このため、配線パターン１８と活性層１２との間に介在される絶縁層２０には電界が発生する。この電界発生に起因して、イオン拡散現象であるイオンマイグレーションが起こって配線パターン１８と活性層１２が電気的にショートしてしまう問題が発生する。また、配線パターン１８を構成するイオンが周囲の雰囲気中の水分と反応して金属の水酸化物ができて配線パターン１８がぼろぼろに劣化する現象である腐蝕が上記電界発生に起因して発生し易くなる。
【００１２】
配線パターン１８の腐蝕は、配線パターン１８と水分との接触を抑制することで防止できるので、例えば、配線パターン１８の表面を覆う保護膜２２を形成して配線パターン１８を周囲の雰囲気に晒さない手段を講じたり、図４の模式的な断面図に示されるようなパッケージ２３の内部の乾燥した雰囲気中に加速度センサ１を気密封止する等の手段が講じられる。なお、図４に示されるパッケージ２３は、例えばＡｌ2Ｏ3等から成るベース３０と、例えばＡｌ2Ｏ3等から成る蓋３１と、例えば低融点ガラス等から成る周壁部３２とを有して構成されている。このパッケージ２３の周壁部３２には、パッケージ外部からパッケージ内部に向けてリードフレーム３４が挿通され、そのリードフレーム３４の導線のパッケージ内側の端部には、ボンディングワイヤ３３の一端側が接続される。そのボンディングワイヤ３３の他端側は加速度センサ１の前記電極パッド１９に接続される。つまり、パッケージ２３の内部空間内に収容配置されている加速度センサ１は、ボンディングワイヤ３３とリードフレーム３４を介してパッケージ２３の外部と電気的に接続することができる。
【００１３】
前述したような手段によって配線パターン１８の腐蝕を抑制することができるが、保護膜２２を形成するための工程が増加して製造工程が煩雑化するという問題や、加速度センサ１を収容するためのパッケージ２３の材料費や、加速度センサ１をパッケージ２３に収容するための製造費が掛かるという問題が発生する。また、イオンマイグレーションに起因した配線パターン１８と活性層１２とのショート問題は解決できない。
【００１４】
さらに、加速度センサ１の構成では、次に示すような問題も懸念されている。つまり、電極パッド１９にボンディングワイヤ３３を接続する工程において、ボンディングワイヤ３３の端部を電極パッド１９に押し付けるので、その電極パッド１９への押圧力によって、電極パッド１９の下方側に位置する絶縁膜２０が損傷してしまうことがあった。絶縁膜２０が損傷すると、電極パッド１９と、活性層１２との電気的なショート問題が発生する。
【００１５】
本発明は上記課題を解決するために成されたものであり、その第１の目的は、製造工程の煩雑化や、コスト増加を防止しながらイオンマイグレーションに起因した導体パターンとその下方側の半導体基板との電気的なショート問題を回避すると共に、導体パターンの腐蝕を防止できる半導体装置を提供することであり、第２の目的は、電極パッド下の絶縁膜破壊に起因した電極パッドと半導体基板とのショート問題を防止できる半導体装置を提供することである。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、この発明は次に示す構成をもって前記課題を解決するための手段としている。すなわち、本発明は、
ｐ型とｎ型の何れか一方側に形成された半導体基板と、
該半導体基板の表面側領域に形成された前記ｐ型とｎ型のうちの他方側の配線パターンと、
該配線パターンを覆って前記半導体基板の表面上に積層形成されている絶縁層と、
前記配線パターンの端部位置の上側の前記絶縁層部分に貫通形成されたコンタクトホールと、
前記絶縁層上に、一端側を前記コンタクトホールを介して前記配線パターンの端部に接続させて形成されている導体パターンと、
を有する半導体装置であって、
前記導体パターンの下方側の前記半導体基板の表面側領域には、前記配線パターンと電気的に接続したダミーパターンが前記導体パターンに対向して設けられていることを特徴としている。
【発明の効果】
【００１７】
この発明によれば、導体パターンの下方側の半導体基板の表面側領域にはダミーパターンが導体パターンに対向して設けられ、そのダミーパターンは、導体パターンに接続されている配線パターンに電気的に接続されたものであるので、当該ダミーパターンの電位は導体パターンとほぼ同電位となる。このため、導体パターンの下方側に位置する絶縁膜部分に電界が発生することを防止することができる。これにより、電界発生に起因したイオンマイグレーションの発生を防止でき、イオンマイグレーションに起因した導体パターンとその下方側の半導体基板との電気的なショート問題を回避できる。また、前記電界発生に起因した導体パターンのイオンと水分との反応に因る導体パターンの腐蝕を抑制できる。このために、導体パターン上に腐蝕防止用の保護膜を設けることや、半導体装置をパッケージ内部の乾燥した雰囲気中に気密封止する等の導体パターン腐蝕抑制手段を講じなくても済むこととなり、半導体装置の製造工程の簡略化や構造の複雑化やコスト増加を回避できる。
【００１８】
また、導体パターンは、配線パターンおよび電極パッドを有して構成され、ダミーパターンは配線パターンの下方側だけでなく電極パッドの下方側にも形成されている構成を備えることによって、前述したような電界発生に起因した導体パターンのショート問題および導体パターンの腐蝕問題を抑制する効果を得ることはもちろんのこと、次に示すような効果をも得ることができる。例えば、電極パッドにボンディングワイヤーを接続する工程で、電極パッドへの押圧力に因り電極パッドの下方側の絶縁膜が損傷する虞がある。そのように絶縁膜が損傷しても、その損傷した絶縁膜部分の下方側にはダミーパターンが伸長形成されていることによって、電極パッドと半導体基板とがショートする事態を回避できる。
【発明を実施するための最良の形態】
【００１９】
以下に、この発明に係る実施形態例を図面に基づいて説明する。なお、以下に述べる実施形態例の説明において、前述した従来例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【００２０】
図１（ａ）には、半導体装置である加速度センサ１において、この実施形態例における特徴的な構成部分が抜き出され簡略化して示されている。図１（ｂ）には図１（ａ）のａ−ａ部分の模式的な断面図が示されている。この実施形態例の加速度センサ１では、導体パターンである配線パターン１８および電極パッド１９の下方側に位置するＳＯＩ基板１３の活性層１２の表面側領域には、ダミーパターン２５が形成されている。そのダミーパターン２５は、配線パターン１７，１８の接続部分から配線パターン１８に対向させながら電極パッド１９の形成領域の下方側の領域まで伸長形成されたものであり、この実施形態例では、配線パターン１７と同じｐ型半導体により構成されている。このダミーパターン２５は、配線パターン１７，１８の接続部分に連接されているものであり、当該ダミーパターン２５の電位は、配線パターン１８および電極パッド１９の電位とほぼ同電位である。また、ｐ型半導体から成るダミーパターン２５と、ｎ型半導体から成る活性層１２とのＰＮ接合部分には、配線パターン１７と活性層１２とのＰＮ接合部分と同様に空乏層ができることから、その空乏層によってダミーパターン２５は、活性層１２と絶縁されている。さらに、ダミーパターン２５は、上記のように配線パターン１７と同じｐ型半導体により構成されているために、加速度センサ１の製造工程において、ＳＯＩ基板１３の活性層１２に配線パターン１７を形成するのと同時に形成することができて、製造工程の煩雑化が回避できるものである。
【００２１】
この実施形態例では、上記のように、配線パターン１８の下方側の活性層１２の表面側領域にはダミーパターン２５が設けられ、そのダミーパターン２５の電位は、配線パターン１８とほぼ同電位であることから、配線パターン１８の下方側の絶縁膜２０の部位に電界が発生することを防止できる。このため、イオンマイグレーションの発生を抑制できて配線パターン１８のショート問題を回避できるし、配線パターン１８の腐蝕をも回避できる。このことから、この実施形態例では、配線パターン１８を保護するために従来では設けられていた保護膜２２が省略されている。
【００２２】
この実施形態例における加速度センサ１の上記以外の構成は、図２に示した加速度センサ１の構成と同様である。
【００２３】
なお、この発明はこの実施形態例の形態に限定されるものではなく、様々な実施の形態を採り得る。例えば、この実施形態例では、ダミーパターン２５は、配線パターン１８の形成領域の下方側の領域から、さらに、電極パッド１９の形成領域の下方側の領域まで延長形成されており、配線パターン１８および電極パッド１９の全領域に対向させて形成されていたが、例えば、電極パッド１９が厚く形成されている等の理由によってワイヤーボンディングに起因した絶縁膜２０の損傷が防止できて電極パッド１９と活性層１２とのショート問題の発生が回避されると想定される場合には、ダミーパターン２５は、電極パッド１９の下方側まで延長形成しなくともよい。さらに、この実施形態例では、ダミーパターン２５は、配線パターン１８の全長に渡り対向させて形成されていたが、ダミーパターン２５は、配線パターン１７との接続端部から電極パッド１９との接続端部に至るまでの配線パターン１８の途中位置までの部分領域に対向させて形成してもよい。
【００２４】
さらに、この実施形態例では、半導体基板は多層構造のＳＯＩ基板１３であったが、半導体基板は単層のものであってもよい。さらに、この実施形態例では、活性層１２はｎ型半導体により構成され、配線パターン１７およびダミーパターン２５はｐ型半導体により構成されていたが、例えば、活性層１２はｐ型半導体により構成され、配線パターン（導体パターン）１７およびダミーパターン２５はｎ型半導体により構成されていてもよい。このように、本発明が適用される半導体装置の半導体基板はｎ型とｐ型のうちの一方側に形成され、導体パターンおよびダミーパターンは、半導体基板とは異なるｐ型又はｎ型に形成されていればよい。
【００２５】
さらに、この実施形態例では、ダミーパターン２５が対向して設けられる導体パターンは配線パターン１８と電極パッド１９を有して構成されていたが、例えば、半導体基板の表面側領域の配線パターン１７が絶縁層２０のコンタクトホール２１を介して電極パッド１９に直接的に接続されている場合には、配線パターン１８が省略されているので、ダミーパターン２５は電極パッド１９のみに対向させて形成される。さらに、この実施形態例では、導体パターンである配線パターン１８および電極パッド１９に対向させてダミーパターン２５が形成されていたが、例えば、半導体基板の表面上の絶縁膜上に、例えばインダクタンスやコンデンサ等の回路素子として機能できる形状の導体パターンが形成され、当該導体パターンの一端側が絶縁膜のコンタクトホールを介して半導体基板の表面側領域の配線パターンに接続されている構成を備えている場合には、その回路素子として機能する導体パターンに対向させてダミーパターン２５を形成してもよい。このように、ダミーパターンが対向して設けられる導体パターンは配線パターンや電極パッドに限定されるものではない。さらに、この実施形態例では、配線パターン１８は、配線パターン１７との接続端部以外の部分が配線パターン１７に重なり合っていなかったが、例えば、配線パターン１７，１８の引き回し経路によっては、配線パター１７，１８が立体交差状に一部が絶縁層を介して重なり合って形成されていてもよい。
【００２６】
さらに、この実施形態例では、加速度センサ１を例にして説明したが、この発明は、半導体基板の表面側領域に形成されている配線パターンと、配線パターンを覆って半導体基板の表面上に積層形成されている絶縁層と、配線パターンの端部位置の上側の絶縁層部分に貫通形成されたコンタクトホールと、絶縁層上に、一端側をコンタクトホールを介して配線パターンの端部に接続させて形成されている導体パターンとを有する半導体装置であれば、適用することができるものであり、本発明は加速度センサに限定して適用されるものでは無い。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る実施形態例の半導体装置において特徴的な構成部分を抜き出して示した模式的な断面図である。
【図２】半導体装置の一つである加速度センサの一従来例を説明するための図である。
【図３】図２の加速度センサにおける外部接続手段の構成例を説明するための模式的な断面図である。
【図４】図２の加速度センサを気密封止するパッケージ構造の一例を説明するための断面図である。
【符号の説明】
【００２８】
１  加速度センサ
１３  ＳＯＩ基板
１２  活性層
１７，１８  配線パターン
１９  電極パッド
２５  ダミーパターン
【図１】
2008218464.tif 000003
【図２】
2008218464.tif 000004
【図３】
2008218464.tif 000005
【図４】
2008218464.tif 000006