(57)【要約】【課題】ディスク毎やディスク上の領域で品質や特性が異なる場合やディスクのフォーマットが異なる場合でも、最適な適応等化が行えるディスク信号解析装置を実現すること。【解決手段】ディスク信号に対するＰＲＭＬ信号処理のための適応等化処理機能を有するディスク信号解析装置であって、前記適応等化処理におけるタップ係数制御の学習機能を設けたことを特徴とするもの。【選択図】図１
2008034025.tif 000002
【特許請求の範囲】
【請求項１】
ディスク信号に対するＰＲＭＬ信号処理のための適応等化処理機能を有するディスク信号解析装置であって、
前記適応等化処理におけるタップ係数制御の学習機能を設けたことを特徴とするディスク信号解析装置。
【請求項２】
入力ＲＦ信号に所望の信号変換を施すアナログ入力回路と、
アナログ入力回路から出力されるアナログＲＦ信号を量子化するＡ／Ｄ変換器と、
Ａ／Ｄ変換器で量子化されたＲＦ信号を目標とするＰＲ応答波形に近似させる等化回路と、
等化回路で出力された等化信号からビタビアルゴリズムにより２値信号を復号するビタビ復号回路と、
前記ビタビ復号回路で出力される２値信号から目標レベル信号を生成出力する目標波形生成回路と、
前記等化信号と前記目標レベル信号との等化誤差が最小になるように前記等化回路のタップ係数を最適化するタップ係数制御回路と、
最適化されたタップ係数データを保持するタップ係数メモリと、
前記タップ係数制御回路の制御モードを指定する制御モードメモリとを備え、
前記タップ係数制御回路は、外部から入力される等化制御信号と制御モードメモリの状態に基づき、タップ係数メモリにアクセスすることを特徴とするディスク信号に対するＰＲＭＬ信号処理のための適応等化処理機能を有するディスク信号解析装置。
【請求項３】
前記タップ係数制御回路は、外部から入力される等化制御信号がディスエーブルの時は前記等化回路へのタップ係数更新を停止し、イネーブルの時にタップ係数の更新を再開することを特徴とする請求項２記載のディスク信号解析装置。
【請求項４】
前記制御モードメモリは、学習モード、再生モード、再生学習モード、ＯＦＦモードの少なくともいずれかの制御モードを有し、
前記タップ係数制御回路は、制御モードが学習モードの時は等化制御信号のエッジ信号に基づき最適なタップ係数を前記タップ係数メモリに保存し、再生モードの時は等化制御信号のエッジ信号に基づきタップ係数メモリに保存された最適タップ係数を読み出し等化回路に設定し、学習再生モードの時は等化制御信号のエッジ信号に基づきタップ係数メモリに保存された最適なタップ係数を読み出すとともに次のエッジ信号で新たな最適タップ係数をタップ係数メモリに保存し、ＯＦＦモードの時はタップ係数メモリにアクセスしないことを特徴とする請求項２または請求項３記載のディスク信号解析装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディスク信号解析装置に関し、詳しくは、ＤＶＤや次世代記録メディアなどのＰＲＭＬ(Partial  Response  Maximum  Ｌikelihood)信号処理機能が搭載された高密度光ディスク信号をはじめとする少なくとも2値以上で記録されたディスク信号の解析評価に用いるディスク信号解析装置に関するものである。
【背景技術】
【０００２】
ＰＲＭＬ信号処理は高密度化を図る再生信号処理方法の一つであって、符合間干渉を意図的に与える方法によって波形を整えるＰＲ方式と、データ間に相関をもたせて記録したデータの列から最も確からしいデータ列を検出するＭＬ方式を採用したデータチャンネル技術である。
【０００３】
磁気ディスクや光ディスクにおいて、ＭＲヘッドまたは光ピックアップで検知した信号だけではデータかノイズかの判断が困難である。そこで、この判断を的確に行うために、ＰＲＭＬ信号処理を使う。すなわち、記録された符号は、常に前に書き込まれた符号の影響を受ける。そこで、ＰＲＭＬ信号処理ではこの符号間干渉を利用し、データを再生する時に再生歪を修正する波形等化方式（ＰＲ方式）と、再生したデータの間に相互関係がある時に最も的確な符号を検出する方式（ＭＬ方式）とを組み合わせて用いる。磁気ディスク装置だけでなく、光ディスク装置や映像記録用のVTR等でも注目されている。
【特許文献１】特開２００３−２０３４２９号公報
【０００４】
図６は、従来のディスク信号解析装置におけるＰＲＭＬ信号処理回路１００の一例を示すブロック図であり、高密度光ディスクドライブのＰＲＭＬ信号処理回路と同様な構成を有している。なお、この回路後段には、再生信号を解析する回路や機能ブロックが接続されるが図示しない。
【０００５】
ＰＲＭＬ信号処理回路１００において、アナログ入力回路１は入力されるＲＦ信号の増幅やインピーダンス変換を行うものであり、信号を増幅するアンプ、ゲインを平均化するＡＧＣ（ＡｕｔｏＧａｉｎＣｏｎｔｒｏｌ）、ＲＦ信号の不要オフセットを取り除くオフセットキャンセル回路などが設けられる。
【０００６】
アナログ入力回路１の出力信号はＡ／Ｄ変換器２に入力され、ディジタル信号に変換される。
Ａ／Ｄ変換器２の出力信号は等化回路３に入力され、Ａ／Ｄ変換器２から変換出力される量子化ＲＦ信号の特性がＰＲＭＬ信号処理回路１００の前段に設けられる図示しない光ピックアップ光学特性の伝達関数に合致する目標ＰＲ特性に近似するように等化処理される。
メモリ４は等化回路３から出力される等化信号の等化誤差を算出するための参照レベルデータを保持する。
【０００７】
ビタビ復号回路５はメモリ４に保持されている参照レベルデータに基づき、ビタビアルゴリズムを使って等化信号から２値信号を復号する。
目標信号生成回路６はビタビ復号回路５で復号された２値信号から理想的な目標レベルを生成送出するものであり、ＦＩＲフィルタなどで構成される。
【０００８】
タップ係数制御回路７は等化誤差が最小になるように等化回路３のフィルタタップ係数を最適化するものであり、Ａ／Ｄ変換器２から出力される量子化ＲＦ信号と目標信号生成回路６から出力される目標レベル信号および前記等化回路３から出力される等化信号が入力される。
【０００９】
図７は、図６における等化回路３の内部構成例を示すブロック図であり、ディジタルトランスバーサルフィルタ３００として構成されている。具体的には、ディジタルトランスバーサルフィルタ３００は、入力信号ｘｋをフィルタのタップ数分逐次遅延する遅延回路Ｄ０〜ＤＮ−１３０１と、入力信号ｘｋ〜ｘｋ−Ｎ−１とフィルタタップ係数Ｃ０〜ＣＮ−１を乗じる乗算回路３０２と、乗算回路３０２の総和を等化信号ｙｋとして出力する加算回路とで構成されている。
【００１０】
図８は等化回路３とタップ係数制御回路７で構成される適応等化フィルタおよびタップ係数制御に用いるＬＭＳアルゴリズムに基づく演算部を含む機能ブロック図である。図８において、ｘｋは入力信号、Ｃｋは適応等化フィルタのタップ係数、ｙｋは等化信号、ｄｋは等化信号の理想となるトレーニング信号、ｅｋは等化信号ｙｋとトレーニング信号の誤差信号である。ＬＭＳ（ＬｅａｓｔＭｅａｎＳｑｕａｒｅ）演算部は、誤差信号ｅｋが最小となるように、次式のアルゴリズムを使ってフィルタのタップ係数を最適化する。
Ｃｎ＋１＝Ｃｎ＋μ＊ｘｎ＊ｅｎ        （１）
μはステップサイズで、タップ係数の１回の補正量を制御するパラメータである。
【００１１】
図９は図６のＰＲＭＬ信号処理回路１００の動作を表すフローチャートである。
（Ａ）光ピックアップなどで検出されたＲＦ信号は、ＰＲＭＬ信号処理回路１００に入力され、アナログ入力回路１によって所望の信号変換が行われる。
（Ｂ）アナログ入力回路１から出力されたアナログ出力信号は、Ａ／Ｄ変換器２でディジタル信号に量子化される。このＡ／Ｄ変換器２のサンプリングクロックは、図示しない後段のＰＬＬ回路で再生され与えられる。
（Ｃ）等化回路３は、量子化ＲＦ信号を畳み込み演算によって等化する。このとき、等化回路３のタップ数Ｎ、タップ係数Ｃ０〜ＣＮ−１は、光ピックアップの光学伝達関数に合致する目標ＰＲ応答波形に近似できるような初期値が与えられる。
（Ｄ）ビタビ復号回路５は、等化回路３から出力される等化信号と参照レベルメモリ４に格納された理想レベルから等化誤差を算出し、既知のビタビアルゴリズムを用いて２値信号に復号する。例えば、ＰＲ（１２２１）を理想応答波形とする場合、参照レベルメモリ４には、７値の理想レベルが格納されている。
（Ｅ）目標波形生成回路６は、ビタビ復号回路５で復号された２値信号から、目標となるレベル信号を出力する。例えば、ＰＲ（１２２１）を理想応答波形とする場合、概ね１：２：２：１の比のタップ係数をもったＦＩＲフィルタを通過させ、目標レベル信号を生成する。
（Ｆ）タップ係数生成回路は、Ａ／Ｄ変換器２から出力される量子化ＲＦ信号と等化回路３から出力される等化信号および目標波形生成回路から出力される目標レベル信号に基づき、（１）式のＬＭＳアルゴリズムを用いてタップ係数を最適値に補正する。なおＡ／Ｄ変換器２の後段に接続される各回路は、Ａ／Ｄサンプリングに同期したクロックのタイミングで動作するが、タップ係数制御回路７に入力される等化信号および量子化ＲＦ信号は、データタイミングが一致するための遅延回路（フリップフロップ）が適宜配置されている。
（Ｇ）一連のサンプリング処理が終了するまでステップ（Ａ）〜（Ｆ）の処理がサンプリングクロックのタイミングで逐次行われ、等化回路３のタップ係数は等化誤差が最小になる最適値に収束するように制御される。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、このような従来の構成によれば、波形の歪みや光学特性などでディスク毎またはディスクの領域で品質や特性が異なる場合、タップ係数の初期値からの収束時間に差異が発生したり、入力信号によっては発散したり、最適な解析が行えないおそれがある。
また、ディスク上のヘッダ領域やデータ領域のサイズが異なるなど、ディスクのフォーマットに差異がある場合には、適切なタップ係数を用いて適応等化を試みないと最適な収束値が得られず、正しい品質評価が行えないことになる。
【００１３】
本発明は、ディスク毎やディスク上の領域で品質や特性が異なる場合やディスクのフォーマットが異なる場合でも、最適な適応等化が行えるディスク信号解析装置を実現することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決する請求項１に記載の発明は、ディスク信号に対するＰＲＭＬ信号処理のための適応等化処理機能を有するディスク信号解析装置であって、前記適応等化処理におけるタップ係数制御の学習機能を設けたことを特徴とする。
【００１５】
請求項２に記載の発明は、入力ＲＦ信号に所望の信号変換を施すアナログ入力回路と、アナログ入力回路から出力されるアナログＲＦ信号を量子化するＡ／Ｄ変換器と、Ａ／Ｄ変換器で量子化されたＲＦ信号を目標とするＰＲ応答波形に近似させる等化回路と、等化回路で出力された等化信号からビタビアルゴリズムにより２値信号を復号するビタビ復号回路と、前記ビタビ復号回路で出力される２値信号から目標レベル信号を生成出力する目標波形生成回路と、前記等化信号と前記目標レベル信号との等化誤差が最小になるように前記等化回路のタップ係数を最適化するタップ係数制御回路と、最適化されたタップ係数データを保持するタップ係数メモリと、前記タップ係数制御回路の制御モードを指定する制御モードメモリとを備え、前記タップ係数制御回路は、外部から入力される等化制御信号と制御モードメモリの状態に基づき、タップ係数メモリにアクセスすることを特徴とするディスク信号に対するＰＲＭＬ信号処理のための適応等化処理機能を有するディスク信号解析装置である。
【００１６】
請求項３に記載の発明は、前記タップ係数制御回路は、外部から入力される等化制御信号がディスエーブルの時は前記等化回路へのタップ係数更新を停止し、イネーブルの時にタップ係数の更新を再開することを特徴とする請求項２記載のディスク信号解析装置である。
【００１７】
請求項４に記載の発明は、前記制御モードメモリは、学習モード、再生モード、再生学習モード、ＯＦＦモードの少なくともいずれかの制御モードを有し、前記タップ係数制御回路は、制御モードが学習モードの時は等化制御信号のエッジ信号に基づき最適なタップ係数を前記タップ係数メモリに保存し、再生モードの時は等化制御信号のエッジ信号に基づきタップ係数メモリに保存された最適タップ係数を読み出し等化回路に設定し、学習再生モードの時は等化制御信号のエッジ信号に基づきタップ係数メモリに保存された最適なタップ係数を読み出すとともに次のエッジ信号で新たな最適タップ係数をタップ係数メモリに保存し、ＯＦＦモードの時はタップ係数メモリにアクセスしないことを特徴とする請求項２または請求項３記載のディスク信号解析装置である。
【発明の効果】
【００１８】
本発明のディスク信号解析装置によれば、制御モード、タップ係数メモリおよび外部からの等化制御信号に基づき、最適なタップ係数を学習し、再生時に利用できる構成としたため、ディスクごと、またはディスク上の領域で品質の異なる信号を評価する場合でも、信頼性の高い品質評価が可能になる。
また、等化制御信号のレベル、エッジに基づいて、等化停止、等化学習、再生信号評価が行える機能を有しているため、ディスクフォーマットに依存しない解析、回路評価が可能になる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して、本発明の実施形態について説明する。
図１は本発明のディスク信号解析装置におけるＰＲＭＬ信号処理回路５００の実施例を示すブロック図であり、アナログ入力回路１からタップ係数制御回路７までにより構成される図６の従来例と共通する部分には同一符号を付けている。図１と図６の異なる部分は、タップ係数制御回路７と制御モードメモリ８とタップ係数メモリ９相互間の接続関係である。
【００２０】
なお、等化回路３は、従来例と同様に図７のようなトランスバーサルフィルタ３００で構成される。適応等化を実現する等化回路３およびタップ係数制御回路７は、従来例と同様に図８のようなＬＭＳアルゴリズムを使った機能ブロックで実現される。また、本発明に係るディスク信号解析装置の全ての回路は、Ａ／Ｄ変換器２のサンプリングに同期したクロック信号のタイミングで動作するため、データタイミング同期のための遅延回路を適宜用いるが、それらについての図示および説明は省略する。
【００２１】
図１において、タップ係数制御回路７には、図６と同様にＡ／Ｄ変換器２から出力される量子化ＲＦ信号と目標信号生成回路６から出力される目標レベル信号および前記等化回路３から出力される等化信号が入力されるのに加え、等化処理を行うか否かを決定する等化制御信号と制御モードメモリ８に格納されているタップ係数の制御方法を決定するデータとタップ係数メモリ９に格納されている複数のタップ係数初期値データが入力される。タップ係数制御回路７は、これらの入力データに基づき前記等化回路３のフィルタタップ係数を最適値に制御するための最適フィルタタップ係数データを演算出力する。
【００２２】
タップ係数制御回路７におけるタップ係数の制御モードには、タップ係数メモリ９に格納されているデータを使わない従来同様のＯＦＦモードと、適応等化学習を行って等化区間の最適タップ係数をタップ係数メモリ９に格納する学習モードと、学習済みの等化区間最適タップ係数をタップ係数メモリ９から読み出して等化回路３に設定する再生モードと、学習と再生を両方行う再生学習モードの４つがある。
【００２３】
等化制御信号は、ハイレベルの時に等化処理および一連のＰＲＭＬ信号処理を停止し、ローレベルの時に処理を再開する。タップ係数制御回路７はハイレベル時にタップ係数の更新は行わない。一般にディスクのアドレス部分の読み出し、ＰＬＬ引き込みのためのＶＦＯ区間の読み出し、ディスクのトラックをジャンプするようなケースでマスク信号として使用される。
【００２４】
図２〜図４はこれら各制御モードにおけるディスク信号解析装置の動作を表すタイミングチャートであり、等化制御信号と制御モードメモリ８とタップ係数メモリ９の状態も示している。図５は本発明に係るディスク信号解析装置の各制御モードにおける動作を表すフローチャートであり、（イ）は制御モードがＯＦＦの場合、（ロ）は制御モードが学習モードの場合、（ハ）は制御モードが再生学習モードの場合である。なお、等化の学習再生動作はディスクの同一領域を高品質で再生できるような回路設計のため解析するものである。また、学習時と再生時のディスク評価領域の開始位置は外部からのトリガ信号で同期する形となるが、説明を省略する。
【００２５】
１）ＯＦＦモード（タイミングチャート図２、フローチャート図５（イ））
（ａ）等化回路３に対し、タップ係数の初期値としてＣ［０］を設定する。
（ｂ）制御モードメモリ８に「ＯＦＦモード」が格納される。
（ｃ〜ｇ）タップ係数制御回路７は、制御信号の立下りエッジを検出することによりタップ係数Ｃ［０］を初期値として従来のＡ／Ｄ変換と適応等化処理を行い、制御信号がローレベルの間、等化回路３のタップ係数を逐次更新する。
【００２６】
（ｇ，ｃ）続いてタップ係数制御回路７は、制御信号の立ち上がりを検出すると、制御信号の立ち下がりを再度検出するまでその時点の最適タップ係数Ｃ［１］を保持する。この間、タップ係数の更新は行われない。制御信号の立下りを検出すると、タップ係数Ｃ［１］を初期値として、上記ステップｃ〜ｇと同様の流れで適応等化処理を繰り返す。タップ係数メモリ９に対して更新・読み出しは行われない。
【００２７】
２）学習モード（タイミングチャート図３、フローチャート図５（ロ））
（ａ’）等化回路３に対し、タップ係数の初期値としてＣ［０］を設定する。
（ｂ’）制御モードメモリ８に「学習モード」が格納される。
（ｃ’〜ｇ’）タップ係数制御回路７は、制御信号の立下りエッジを検出することによりタップ係数Ｃ［０］を初期値として従来のＡ／Ｄ変換と適応等化処理を行い、制御信号がローレベルの間、等化回路３のタップ係数を逐次更新し等化学習を行う。
【００２８】
（ｇ’〜ｈ’，ｃ’）続いてタップ係数制御回路７は、制御信号の立ち上がりを検出すると、最終的な最適タップ係数Ｃ［１］をタップ係数メモリ９に格納する。制御信号の立ち下がりを再度検出するまで、その時点の最適タップ係数Ｃ［１］を保持する。この間、タップ係数の更新は行われない。制御信号の立下りを検出すると、タップ係数Ｃ［１］を初期値として、上記ステップｃ’〜ｇ’と同様の流れで等化学習処理を繰り返し、タップ係数メモリ９に最適タップ係数Ｃ［２］、Ｃ［３］、Ｃ［４］を逐次格納していく。
【００２９】
３）再生学習モード（タイミングチャート図４、フローチャート図５（ハ））
（ａ’’）等化回路３に対し、タップ係数の初期値としてＣ［０］を設定する。
（ｂ’’）制御モードメモリ８に「再生学習モード」が格納される。
（ｃ’’〜ｈ’’）タップ係数制御回路７は、制御信号の立下りエッジを検出することによりタップ係数メモリ９からタップ係数Ｃ［１］を読み出し初期値として従来のＡ／Ｄ変換と適応等化処理を行い、制御信号がローレベルの間、タップ係数を逐次更新し等化処理を行う。
【００３０】
（ｈ’’〜ｉ’’，ｃ’’）続いてタップ係数制御回路７は、制御信号の立ち上がりを検出することにより最終的な最適タップ係数Ｃ’［１］をタップ係数メモリ９に格納する。制御信号の立ち下がりを再度検出するまで、その時点の最適タップ係数Ｃ’［１］を保持する。この間、タップ係数の更新は行われない。制御信号の立下りを検出すると、タップ係数制御回路７はタップ係数メモリ９から該当領域に最適なタップ係数Ｃ［２］を読み出し、初期値として上記ステップｃ’’〜ｈ’’と同様の流れで等化学習処理を繰り返し、タップ係数メモリ９に最適タップ係数Ｃ’［２］、Ｃ’［３］、Ｃ’［４］を逐次格納していく。
【００３１】
前記実施例では、制御モードメモリを持つ構成としたが、この状態を外部からの信号で与えてもよい。
【００３２】
前記実施例では、学習時と再生時がディスクの同一領域を評価することを前提とした学習機能であるが、ヘッダ部分のアドレス情報を元に、タップ係数メモリから該当する最適タップ係数を検索する形にしてもよい。
【００３３】
また、適応等化技術は光ディスク以外の通信分野でも使われているため、通信路の品質評価においても利用することは可能である。
【００３４】
以上説明したように、ディスク信号解析装置におけるＰＲＭＬ信号処理の適応等化機能として、タップ係数制御モードに、ＯＦＦモードと学習モードと再生モードおよび再生学習モードを搭載したことで、ディスクの品質特性に応じた最適タップ係数をあらかじめ学習し、再生評価時にそのタップ係数を利用することができる。
【００３５】
これにより、前述のような、ディスクごと、またはディスク上の領域で品質の異なる信号を評価する場合でも、信頼性の高い品質評価が可能になる。
【００３６】
さらに、等化制御信号のレベル、エッジに基づいて、等化停止、等化学習、再生信号評価が行える機能を有しているため、ディスクフォーマットに依存しない解析、回路評価が可能になる。
【図面の簡単な説明】
【００３７】
【図１】本発明のディスク信号解析装置におけるＰＲＭＬ信号処理回路の実施例を示すブロック図である。
【図２】ディスク信号解析装置の動作を表すタイミングチャートである。
【図３】ディスク信号解析装置の動作を表すタイミングチャートである。
【図４】ディスク信号解析装置の動作を表すタイミングチャートである。
【図５】本発明に係るディスク信号解析装置の各制御モードにおける動作を表すフローチャートである。
【図６】従来のディスク信号解析装置におけるＰＲＭＬ信号処理回路の一例を示すブロック図である。
【図７】図６における等化回路３の内部構成例を示すブロック図である。
【図８】適応等化フィルタおよびタップ係数制御に用いるＬＭＳアルゴリズムに基づく演算部を含む機能ブロック図である。
【図９】図６のＰＲＭＬ信号処理回路１００の動作を表すフローチャートである。
【符号の説明】
【００３８】
１  アナログ入力回路
２  Ａ／Ｄ変換器
３  等化回路
４  メモリ
５  ビタビ復号回路
６  目標信号生成回路
７  タップ係数制御回路
８  制御モードメモリ
９  タップ係数メモリ
５００  ＰＲＭＬ信号処理回路
【図１】
2008034025.tif 000003
【図２】
2008034025.tif 000004
【図３】
2008034025.tif 000005
【図４】
2008034025.tif 000006
【図５】
2008034025.tif 000007
【図６】
2008034025.tif 000008
【図７】
2008034025.tif 000009
【図８】
2008034025.tif 000010
【図９】
2008034025.tif 000011