(57)【要約】      （修正有）【課題】ＮＡＮＤ型フラッシュメモリを用いて書き込み禁止とすることで不正改造に対して十分なセキュリティを持たせることが可能な遊技機用メモリ装置を提供する。【解決手段】メモリ装置６００は、コントローラ６０１及びＮＡＮＤ型フラッシュメモリ６０２を備えており、コントローラ６０１は、マイコン３００から受信したコマンドデータ及びアドレスデータに基づいてＮＡＮＤ型フラッシュメモリに書込み指令信号並びにコマンドデータ及びアドレスデータを送信してデータの読出し動作を行なわせた後ＮＡＮＤ型フラッシュメモリに読出し指令信号を送信して読み出されたデータをバッファメモリ部に記憶する。そして、マイコン３００から受信した読出し指令信号に基づいてバッファメモリに記憶されたデータを送信する。【選択図】図４
2008284130.tif 000002
【特許請求の範囲】
【請求項１】
遊技機を制御するための情報を記憶するＮＡＮＤ型フラッシュメモリと、遊技機を制御する本体制御回路からの読出し指令信号に基づいてＮＡＮＤ型フラッシュメモリから情報を読み出すコントローラとを備えた遊技機用メモリ装置であって、前記コントローラは、前記ＮＡＮＤ型フラッシュメモリから情報を読み出す際に前記本体制御回路から書込み指令信号を受信することなく情報を読み出して前記本体制御回路に送信することを特徴とする遊技機用メモリ装置。
【請求項２】
遊技機を制御するための情報を記憶するＮＡＮＤ型フラッシュメモリと、遊技機を制御する本体制御回路からの読出し指令信号に基づいてＮＡＮＤ型フラッシュメモリから情報を読み出すコントローラとを備えた遊技機用メモリ装置であって、
前記コントローラは、
本体制御回路からの読出し指令信号を受信するとともにＮＡＮＤ型フラッシュメモリから読み出されたデータを本体制御回路に送信する本体側インターフェース部と、
本体制御回路から受信した読出し指令信号及び本体制御回路に送信するデータを記憶するバッファメモリ部と、
ＮＡＮＤ型フラッシュメモリに書込み指令信号及び読出し指令信号を送信するとともにＮＡＮＤ型フラッシュメモリとの間でデータを送受信するメモリ側インターフェース部と、
本体制御回路から受信したコマンドデータ及びアドレスデータを含む読出し指令信号に基づいてＮＡＮＤ型フラッシュメモリに書込み指令信号並びに当該コマンドデータ及びアドレスデータを送信してデータの読出し動作を行なわせた後ＮＡＮＤ型フラッシュメモリに読出し指令信号を送信して読み出されたデータをバッファメモリ部に記憶するとともに本体制御回路から受信したバッファメモリ部に対する読出し指令信号に基づいて読み出されたデータを本体制御回路に送信する制御部と
を備えていることを特徴とする遊技機用メモリ装置。
【請求項３】
前記本体側インターフェース部の書込み指令信号入力端子には、所定電圧が常時印加されていることを特徴とする請求項２に記載の遊技機用メモリ装置。
【請求項４】
前記ＮＡＮＤ型フラッシュメモリ及び前記コントローラは、ワンパッケージ化されていることを特徴とする請求項１から３のいずれかに記載の遊技機用メモリ装置。
【請求項５】
請求項１から４のいずれかに記載の遊技機用メモリ装置を備えている遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パチンコ遊技機、コイン遊技機又はスロットマシン等の遊技機に使用される遊技機用メモリ装置に関する。
【背景技術】
【０００２】
上述した遊技機では、遊技者の興趣を高めるために様々な改良工夫が行われてきており、そうした改良工夫では種々の動作をコンピュータを用いて制御することでより複雑な動作を可能にしている。また、近年映像技術を導入して映像を用いた演出効果によりさらに遊技者の興趣を高める工夫が行われている。
【０００３】
映像を用いた演出効果を行う場合には大量の画像データを予め記憶しておく必要があるため、大容量の記憶装置が必要となる。大容量の記憶装置としては、ＨＤやＤＶＤといった記憶媒体があるが、遊技機では装置のコンパクト化や不正改造対策の観点からセキュリティの高い不揮発性メモリが用いられている。
【０００４】
また、遊技機の電子化に伴い不正改造を防止する目的のため、様々な対策が提案されている。例えば、特許文献１では、遊技機制御手段に割り当てられたユニークな識別情報を書き換え不能かつ不揮発的に記憶するセキュリティメモリに記憶するようにした点が記載されている。また、特許文献２では、遊技動作を実現する制御プログラムを記憶するメモリ部の未使用領域にアクセスすると検査用ＲＯＭの出力が変化するようにした異常検出部を備えた遊技機が記載されている。また、特許文献３では、乱数発生回路を用いて不正アクセスを防止した遊技機用制御チップが記載されている。
【０００５】
一方、不揮発性メモリとしては、マスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、ＦＲＡＭといったものが挙げられるが、近年フラッシュメモリの大容量化が進み、量産化によりコストも安価となったため、幅広い用途に用いられるようになっている。また、フラッシュメモリをコントローラとワンパッケージングしたものも提案されている（特許文献４及び５参照）。
【特許文献１】特開２００１−８７５２２号公報
【特許文献２】特開２００２−２５３８２３号公報
【特許文献３】特開２００３−２９９８６２号公報
【特許文献４】特開２００６−３０９３６１号公報
【特許文献５】特許第３７４７２１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
遊技機用に使用される記憶装置としては大容量でコストの安価なフラッシュメモリを用いることが好ましいが、フラッシュメモリは不揮発性であるものの書き換えが行えることから物理的に書込み不可能な状態にしておく必要がある。
【０００７】
フラッシュメモリには、ＮＯＲ型及びＮＡＮＤ型の２つのタイプがある。図７に示すように、ＮＯＲ型フラッシュメモリ400をマイコン300に接続する場合には、ＣＥ（ＣＨＩＰ  ＥＮＡＢＬＥ）端子、ＷＥ（ＷＲＩＴＥ  ＥＮＡＢＬＥ）端子、ＯＥ（ＯＵＴＰＵＴ  ＥＮＡＢＬＥ）端子、ＡＤＤＲ（ＡＤＤＲＥＳＳ）端子及びＤＡＴＡ端子についてそれぞれ対応する端子に接続する。
【０００８】
そして、ＮＯＲ型フラッシュメモリ400からデータを読み出す場合には、図８に示すように、ＯＥ端子に読出し指令信号を入力しＡＤＤＲ端子に読み出すアドレスデータを送信して読み出されたデータをＤＡＴＡ端子から受信する。
【０００９】
データを書き込む場合にはＷＥ端子に書込み指令信号を入力しＡＤＤＲ端子に書き込むアドレスデータを送信して書き込むデータをＤＡＴＡ端子に送信するが、図７に示すように、ＮＯＲ型フラッシュメモリ400のＷＥ端子に電源電圧Ｖｃｃを常時印加してプルアップ状態にしておけば、ＮＯＲ型フラッシュメモリ400に対して書き込みを禁止することができる。
【００１０】
一方、図９に示すように、ＮＡＮＤ型フラッシュメモリ500をマイコン300に接続する場合には、ＣＥ端子及びＷＥ端子についてはそれぞれ対応する端子に接続し、マイコン300のＯＥ端子をＮＡＮＤ型フラッシュメモリ500のＲＥ（ＲＥＡＤ  ＥＮＡＢＬＥ）端子に接続し、マイコン300のＡＤＤＲ端子のうち２つの端子をＮＡＮＤ型フラッシュメモリ500のＣＬＥ（ＣＯＭＭＡＮＤ  ＬＡＴＣＨ  ＥＮＡＢＬＥ）端子及びＡＬＥ（ＡＤＤＲＥＳＳ  ＬＡＴＣＨ  ＥＮＡＢＬＥ）端子に接続し、マイコン300のＤＡＴＡ端子をＮＡＮＤ型フラッシュメモリ500のＩ／Ｏ（ＩＮＰＵＴ／ＯＵＴＰＵＴ）端子に接続する。
【００１１】
そして、ＮＡＮＤ型フラッシュメモリ500からデータを読み出す場合には、図１０に示すように、ＷＥ端子に書込み指令信号を入力してＤＡＴＡ端子からＩ／Ｏ端子にコマンドデータ及びアドレスデータを送信しＡＬＥ端子にラッチ信号を入力することでコマンドデータ及びアドレスデータがＮＡＮＤ型フラッシュメモリ500内に記憶され、メモリ内で読出し動作が行なわれる。次に、ＯＥ端子からＲＥ端子に読出し信号が入力されてＩ／Ｏ端子からＤＡＴＡ端子に読み出されたデータが出力される。
【００１２】
本発明は、読出し処理の際にも書込み指令信号を入力する必要があるＮＡＮＤ型フラッシュメモリを、書き込み禁止とすることで不正改造に対して十分なセキュリティを持たせることが可能な遊技機用メモリ装置を提供することを目的とするものである。
【００１３】
上述したように、遊技機用として用いる場合にはＮＯＲ型フラッシュメモリのほうが不正改造対策をとることが容易であるが、ＮＯＲ型フラッシュメモリは大容量化するに従いＡＤＤＲ端子を増加させる必要があり、製造コストもＮＡＮＤ型に比べて高いといったデメリットがある。その点、ＮＡＮＤ型フラッシュメモリは大容量化しても端子数が増加せず製造コストも安価に抑えることができることから、今後遊技機の開発を進めるにあたり、増加することが予想される大量の画像データを記憶するメモリとしてはＮＡＮＤ型フラッシュメモリを使用することが要請されている。
【課題を解決するための手段】
【００１４】
本発明に係る遊技機用メモリ装置は、遊技機を制御するための情報を記憶するＮＡＮＤ型フラッシュメモリと、遊技機を制御する本体制御回路からの読出し指令信号に基づいてＮＡＮＤ型フラッシュメモリから情報を読み出すコントローラとを備えた遊技機用メモリ装置であって、前記コントローラは、前記ＮＡＮＤ型フラッシュメモリから情報を読み出す際に前記本体制御回路から書込み指令信号を受信することなく情報を読み出して前記本体制御回路に送信することを特徴とする。
【００１５】
本発明に係る別の遊技機用メモリ装置は、遊技機を制御するための情報を記憶するＮＡＮＤ型フラッシュメモリと、遊技機を制御する本体制御回路からの読出し指令信号に基づいてＮＡＮＤ型フラッシュメモリから情報を読み出すコントローラとを備えた遊技機用メモリ装置であって、前記コントローラは、本体制御回路からの読出し指令信号を受信するとともにＮＡＮＤ型フラッシュメモリから読み出されたデータを本体制御回路に送信する本体側インターフェース部と、本体制御回路から受信した読出し指令信号及び本体制御回路に送信するデータを記憶するバッファメモリ部と、ＮＡＮＤ型フラッシュメモリに書込み指令信号及び読出し指令信号を送信するとともにＮＡＮＤ型フラッシュメモリとの間でデータを送受信するメモリ側インターフェース部と、本体制御回路から受信したコマンドデータ及びアドレスデータを含む読出し指令信号に基づいてＮＡＮＤ型フラッシュメモリに書込み指令信号並びに当該コマンドデータ及びアドレスデータを送信してデータの読出し動作を行なわせた後ＮＡＮＤ型フラッシュメモリに読出し指令信号を送信して読み出されたデータをバッファメモリ部に記憶するとともに本体制御回路から受信したバッファメモリ部に対する読出し指令信号に基づいて読み出されたデータを本体制御回路に送信する制御部とを備えていることを特徴とする。さらに、前記本体側インターフェース部の書込み指令信号入力端子には、所定電圧が常時印加されていることを特徴とする。さらに、前記ＮＡＮＤ型フラッシュメモリ及び前記コントローラは、ワンパッケージ化されていることを特徴とする。
【００１６】
本発明に係る遊技機は、上記の遊技機用メモリ装置を備えている。
【発明の効果】
【００１７】
本発明に係る遊技機用メモリ装置は、上記のような構成を有することで、従来のＮＡＮＤ型フラッシュメモリのように本体制御回路から書込み指令信号を入力することなくコントローラを介してＮＡＮＤ型フラッシュメモリからデータを読み出すことができるので、メモリに不正にアクセスして情報を書き換えることが難しくなる。そのため、安価で大容量化することが容易なＮＡＮＤ型メモリを遊技機用のメモリ装置として使用することが可能となる。
【００１８】
そして、コントローラを介して読出し処理を行うため、任意のコマンドデータを設定してそのコマンドデータに対応してコントローラで書込み指令信号をＮＡＮＤ型フラッシュメモリに入力するように設定することもでき、例えば遊技機毎にコマンドデータを設定するといった不正改造防止対策を講じることも可能になる。
【００１９】
また、従来のＮＡＮＤ型フラッシュメモリと同様にコマンドデータ及びアドレスデータを本体側インターフェース部に入力することができ、メモリが大容量化してもアドレス端子を増加させる必要がなくコンパクトにパッケージングすることができる。
【００２０】
また、本体側インターフェース部に書込み指令信号入力端子を設ける場合には、当該入力端子に、例えばプルアップ又はプルダウン状態として常時所定電圧を印加しておくことで確実に書込み禁止とすることができる。
【００２１】
また、ＮＡＮＤ型フラッシュメモリ及びコントローラをワンパッケージ化することで、よりコンパクトな遊技機用メモリ装置とすることができる。ここで、ワンパッケージ化とは、単一又は複数の回路システムを外観上及び構成として１つにまとめることを意味し、例えば、シリコンウェハから切り出された１つ又は複数の半導体素子をセラミックや樹脂等の材料を用いて全体を封止し、半導体素子に接続する端子により基板等に実装可能としたものが挙げられる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明に係る実施形態について詳しく説明する。なお、以下に説明する実施形態は、本発明を実施するにあたって好ましい具体例であるから、技術的に種々の限定がなされているが、本発明は、以下の説明において特に本発明を限定する旨明記されていない限り、これらの形態に限定されるものではない。
【００２３】
図１は、遊技機の一例としてパチンコ遊技機全体の正面図を示している。前面にはガラス扉１が設けられており、ガラス扉枠１ａには、後述する遊技盤が視認できるようにガラス板１ｂが嵌め込まれている。ガラス扉１の下方には、遊技球供給部２が配設されており、入賞により供給された遊技球が遊技球供給部２からあふれた場合には、遊技球は、さらに下方に配設された受け皿３に移されるようになっている。遊技球供給部２から供給された遊技球は操作ハンドル４を回転操作することで、図示されていない発射装置により発射され、発射通路を通って遊技盤の上方に導かれる。受け皿３の上方近傍にはスピーカー５が取り付けられており、遊技の進行に応じて音声や音楽等の効果音が流され、様々な情報を報知して遊技を盛り立てる。
【００２４】
図２は、遊技盤10を示している。遊技盤10のほぼ中央には液晶表示パネルを備えた画像表示装置20が配置され、周辺には外レール30及び内レール31が配置されている。
【００２５】
外レール30及び内レール31は、略円弧状の案内板で構成されて所定間隔を空けて設置されており、発射装置により発射された遊技球は外レール30及び内レール31によって上方に誘導されて遊技領域に入っていく。遊技領域に入った遊技球は、途中に釘等の案内部材に誘導されながら転がっていく。遊技領域には、図柄始動口40、開閉作動口41、普通入賞口42及び大入賞口43が配置されており、こうした入賞口を遊技球が通過すると、様々な特典が得られるように設定される。図柄始動口40、開閉作動口41及び普通入賞口42は常時開放されて遊技球を受け入れ可能とされているが、大入賞口43はその入口部分を図示されていないシャッタにより常時閉鎖されており、抽選結果で大当たりがあった場合にシャッタが全開されるようになっている。図柄始動口40の入口部分には、左右に開閉する一対の可動部材44が設けられ、可動部材44が閉じた状態の時には入口部分の開口が小さくなって遊技球が入りにくくなり、可動部材44が開いた状態では入口部分が全開するとともに可動部材44が羽根を広げたようになって図柄始動口40に遊技球がより容易に入るようになる。
【００２６】
図柄始動口40に遊技球が入賞すると、画像表示装置20の液晶表示パネルに表示される図柄の変動が開始される。液晶表示パネルの表示領域は、全体として３×３のマトリクス表示となっており、表示領域に停止表示された図柄の組合せにより様々な特典を獲得することができる。例えば、図柄が停止した後その組合せが大当たりの場合は、大入賞口44が開放され、入賞が極めて容易な状態となる。停止表示される図柄の組合せは、遊技機の主制御装置において実行される内部抽選の抽選結果によって予め決められ、その組合せに基づいて様々な演出表示が行われて遊技者の興趣を盛り上げるようになっている。
【００２７】
また、画像表示装置20で回転表示中に図柄始動口40に遊技球が入った場合には、画像表示装置20の上部に配置された４つの保留ランプ21が入った遊技球の数だけ点灯するようになっており、４回までを上限として図柄のスクロール表示動作開始を繰り返すことができる。一方、開閉動作口41を遊技球が通過すると、図柄始動口40の入口部分に配置された可動部材44が左右に開いた状態となる。そして、可動部材44が開いていることを報知するために開閉ランプ22の丸印が点灯状態となる。このように、表示装置を駆使して遊技者に様々な情報を伝達することで、興趣を高めることができる。
【００２８】
図３は、上述した遊技機が有する回路構成の一例を示すブロック図である。回路構成は、大きく分けて遊技の進行を制御する主制御装置100、画像表示装置20及び画像表示を制御する画像表示制御装置200からなる。図示されていないが、スピーカー５を用いて効果音の出力制御を行う音声制御装置が別に設けられている。主制御装置100は、制御部101、スイッチ回路102、ソレノイド回路103、ランプ回路104及び入出力ポート105を備えている。制御部101は、ＣＰＵ110、ＲＡＭ111及びＲＯＭ112を備え、入賞管理、払出管理及び演出管理等遊技機全般にわたる制御を行っている。スイッチ回路102は、入賞口を遊技球が通過したことを検出するゲートセンサ51及び始動口センサ52、入賞に関連するカウントセンサ53及びＶカウントセンサ54からの検出信号を制御部101へ送信する。ソレノイド回路103は、図柄始動口40の入口部分に配置された可動部材44を駆動する開閉ソレノイド55に対して、制御部101からの制御信号に応答して駆動信号を送信する。ランプ回路104は、保留ランプ21、開閉ランプ22や装飾用ランプ等の表示ランプ56に対して、制御部101からの制御信号に応答して表示信号を送信する。入出力ポート105は、他の制御装置の入出力ポートに対して、制御部101からの制御信号を送信したり、他の制御装置からの信号を受信し、制御部101に送信する。図示するように、入出力ポート105は、画像表示制御装置200へは送信のみ行われ、画像表示制御装置200からの信号は受信されないようになっている。
【００２９】
画像表示制御装置200は、ＣＰＵ201、プログラムＲＯＭ202、ＲＡＭ203、入力ポート204、画像処理回路205、画像ＲＯＭ206、ＲＡＭ207、画面分割回路208及び出力ポート209を備えている。入力ポート204は、入出力ポート105からの信号を受信し、ＣＰＵ201へ送信する。ＣＰＵ201は、プログラムＲＯＭ202に記憶された画像制御プログラム、モータ制御プログラム等を読み出し、ＲＡＭ203に必要に応じてデータ等を一時記憶させて演算処理を行う。画像ＲＯＭ206には画像表示装置20に表示される複数種類の図柄に関する画像データや人物像や背景などの画像データが記憶されており、ＲＡＭ207には、画像表示装置20に表示される画像表示データが随時記憶される。ＲＡＭ207の画像表示データは、画面分割回路208により表示領域に対応した画像表示データに分割され出力ポート208を介して画像表示装置20に送信される。画像処理回路205は、ＣＰＵ201からの制御信号に基づいて画像ＲＯＭ206からの画像データの読み出し、ＲＡＭ207への読み書き、画像分割回路208での画像処理、出力ポート209への出力といった処理を円滑に進めるためのタイミング調整を行い、画像表示データを画像表示装置20に送信して適当なタイミングで各表示領域に表示するようにコントロールする。
【００３０】
図３に示す制御装置は、例えば、始動口センサ52が遊技球の通過を検出すると、その検出信号はスイッチ回路102を介して制御部101の送信され、制御部101は図柄変動処理を開始する。まず、乱数処理の結果に基づいて内部抽選が行われ、当り又ははずれが決定される。そして、乱数処理結果から画像表示装置20の表示領域に停止表示される図柄が決定される。はずれの場合には、リーチ状態（有効ライン上に当り図柄のうち２つが揃った状態）となる演出表示を行うか、確変図柄とするかといった決定がなされ、制御部101において、入賞に関する事項が決定される。入賞に関する事項が決定されると、それに対応した画像表示処理を行うための表示制御コマンドデータが入出力ポート105を介して画像表示制御装置200に送信される。また、当りと決定された場合には、大入賞口43の開放処理がなされる。
【００３１】
図４は、主制御装置100のＲＯＭ112に本発明に係るメモリ装置を用いた場合の構成図である。主制御装置100の制御処理を行う本体制御回路であるマイコン300にメモリ装置600が接続されており、メモリ装置600は、コントローラ601及びＮＡＮＤ型フラッシュメモリ602をワンパッケージングして構成されている。ここで、ＮＡＮＤ型フラッシュメモリ602としては、従来公知のものが用いられる。
【００３２】
マイコン300は、ＣＥ端子、ＷＥ端子、ＯＥ端子、ＡＤＤＲ端子及びＤＡＴＡ端子を備えており、ＮＡＮＤ型フラッシュメモリ602は、ＣＥ端子、ＷＥ端子、ＲＥ端子、ＣＬＥ端子、ＡＬＥ端子及びＩ／Ｏ端子を備えている。
【００３３】
コントローラ601は、マイコン側に、ＨＣＥ（ＨＯＳＴ  ＣＨＩＰ  ＥＮＡＢＬＥ）端子、ＨＷＥ（ＨＯＳＴ  ＷＲＩＴＥ  ＥＮＡＢＬＥ）端子、ＨＯＥ（ＨＯＳＴ  ＯＵＴＰＵＴ  ＥＮＡＢＬＥ）端子、ＡＤＤＲ端子及びＤＡＴＡ端子を備えており、ＨＣＥ端子はマイコン300のＣＥ端子に、ＨＯＥ端子はマイコン300のＯＥ端子に、ＡＤＤＲ端子及びＤＡＴＡ端子はそれぞれマイコン300のＡＤＤＲ端子及びＤＡＴＡ端子に接続されている。そして、ＨＷＥ端子は、電源電圧Ｖｃｃが常時印加されてプルアップされた状態に設定されている。また、メモリ側に、ＦＣＥ（ＦＬＡＳＨ  ＣＨＩＰ  ＥＮＡＢＬＥ）端子、ＦＷＥ（ＦＬＡＳＨ  ＷＲＩＴＥ  ＥＮＡＢＬＥ）端子、ＦＲＥ（ＦＬＡＳＨ  ＲＥＡＤ  ＥＮＡＢＬＥ）端子、ＣＬＥ端子、ＡＬＥ端子及びＩ／Ｏ端子を備えており、ＦＣＥ端子はＮＡＮＤ型フラッシュメモリ602のＣＥ端子に、ＦＷＥ端子はＮＡＮＤ型フラッシュメモリ602のＷＥ端子に、ＦＲＥ端子はＮＡＮＤ型フラッシュメモリ602のＲＥ端子に、ＣＬＥ端子はＮＡＮＤ型フラッシュメモリ602のＣＬＥ端子に、ＡＬＥ端子はＮＡＮＤ型フラッシュメモリ602のＡＬＥ端子に、Ｉ／Ｏ端子はＮＡＮＤ型フラッシュメモリ602のＩ／Ｏ端子に接続されている。
【００３４】
図５は、コントローラ601に関するブロック構成図である。コントローラ601は、マイコン300との間でデータを送受信する本体側インターフェース部603、ＮＡＮＤ型フラッシュメモリ602との間でデータを送受信するメモリ側インターフェース部604、マイコン300から受信したデータ及びマイコン300に送信するためのデータを一時的に記憶するバッファメモリ部605、コントローラ601のデータ制御処理及びＮＡＮＤ型フラッシュメモリ602の不良ブロック管理を行う制御部であるＣＰＵ606、ＲＯＭ607及びＲＡＭ608、ＮＡＮＤ型フラッシュメモリ602から読み出されたデータのエラー検出及び検出されたエラーの訂正を行う誤り訂正回路609を備えている。
【００３５】
図６は、メモリ装置600からデータを読み出す場合のタイミングチャートである。マイコン300のＣＥ端子からの出力信号がＬＯＷになり、ＯＥ端子から所定のタイミングで信号が出力され、そのタイミングに同期してＡＤＤＲ端子からコマンドデータ及びアドレスデータに相当する信号列ＣＭＤ０、ＡＤＤＲ０〜４、ＣＭＤ１が出力される。コントローラ601は、これらの信号列を受信するとそれに対応してダミーデータに相当する信号列ＤＵＭＭＹをＤＡＴＡ端子から出力する。マイコン300は、ＤＡＴＡ端子に受信されたダミーデータは、読み出されたデータではないので、使用しない。
【００３６】
コントローラ601は、ＡＤＤＲ端子を介して受信したコマンドデータ及びアドレスデータを用いて、図１０に示すように、従来のＮＡＮＤ型フラッシュメモリと同様に、ＣＬＥ端子及びＦＣＥ端子から信号を出力してＦＷＥ端子から所定のタイミングで信号を出力する。そして、ＡＬＥ端子をＨＩＧＨにして、ＦＷＥ端子から出力される信号のタイミングに同期してマイコン300から受信したコマンドデータ及びアドレスデータをＩ／Ｏ端子から送信する。
【００３７】
この場合、ＣＰＵ606は、予めＮＡＮＤ型フラッシュメモリ602内の不良ブロック領域に関する情報に基づいて不良ブロックに代替するブロック領域にデータを書き込むように処理しており、そのためのアドレス管理テーブルを作成している。したがって、マイコン300からアドレスデータを受信すると、アドレス管理テーブルに基づいて受信したアドレスデータに対応するブロック領域のアドレスデータをＩ／Ｏ端子から送信する。
【００３８】
ＮＡＮＤ型フラッシュメモリ602は、Ｉ／Ｏ端子にコマンドデータ及びアドレスデータを受信すると、従来と同様にこれらのデータに基づいて対応するアドレス領域のデータを読出し処理を行う。読み出されたデータは、図１０に示すように、コントローラ601からＦＲＥ端子に所定のタイミングで信号が出力されてそのタイミングに同期してＩ／Ｏ端子からコントローラ601に送信されるようになる。
【００３９】
コントローラ601は、Ｉ／Ｏ端子に読み出されたデータを受信すると、データをバッファメモリ部605に保存するとともに誤り訂正回路609によりデータエラーのチェックを行い、エラーが検出された場合にはエラー訂正処理を行う。
【００４０】
データエラーがチェックされたデータはバッファメモリ部605に保存され、図６に示すように、マイコン300のＯＥ端子から所定のタイミングで信号が出力されてＡＤＤＲ端子からバッファメモリ部605内のデータの読込指令信号ＲＥＡＤが送信されると、それに対応してＤＡＴＡ端子からバッファメモリ部605に保存されたデータＤＡＴＡＮ〜Ｎ＋１が送信される。
【００４１】
こうしてアドレスデータＡＤＤＲ０〜４に対応するＮＡＮＤ型フラッシュメモリ602に記憶されたデータＤＡＴＡＮ〜Ｎ＋１の読出し処理が行われ、この読出し処理を繰り返すことで記憶されたデータを順次読み出していくことができる。
【００４２】
以上説明したように、メモリ装置600は、従来のＮＡＮＤ型フラッシュメモリのように書込み指令信号を入力することなくデータの読出し処理を行うことができ、従来のＮＯＲ型フラッシュメモリと同様にＨＷＥ端子をプルアップ状態にしておけば書込み禁止にすることができるため、不正改造を防止する効果を持たせることが可能となる。また、コマンドデータ及びアドレスデータを一連の信号列で送信できるためメモリの容量が増加するに従いそれに比例してＡＤＤＲ端子のピン数を増加させなくてもよい。
【００４３】
なお、以上説明した例では、本発明に係るメモリ装置を主制御装置１００側のメモリ装置として用いた場合について説明したが、画像表示制御装置２００側のメモリ装置として用いることもできる。また、上記した実施形態において記載した端子名は、一般に使用される別の端子名を用いてもよく、記載した端子名に限定されることはない。
【図面の簡単な説明】
【００４４】
【図１】本発明に係る実施形態を用いた遊技機全体の正面図である。
【図２】図１の遊技機の遊技盤の正面図である。
【図３】遊技機に関する回路構成を示すブロック図である。
【図４】本発明に係る実施形態に関する構成図である。
【図５】コントローラに関するブロック構成図である。
【図６】読出し処理に関するタイミングチャートである。
【図７】従来のＮＯＲ型フラッシュメモリに関する構成図である。
【図８】従来のＮＯＲ型フラッシュメモリの読出し処理に関するタイミングチャートである。
【図９】従来のＮＡＮＤ型フラッシュメモリに関する構成図である。
【図１０】従来のＮＡＮＤ型フラッシュメモリの読出し処理に関するタイミングチャートである。
【符号の説明】
【００４５】
100   主制御装置
200   画像表示制御装置
300   マイコン
600   メモリ装置
601   コントローラ
602   ＮＡＮＤ型フラッシュメモリ
【図１】
2008284130.tif 000003
【図２】
2008284130.tif 000004
【図３】
2008284130.tif 000005
【図４】
2008284130.tif 000006
【図５】
2008284130.tif 000007
【図６】
2008284130.tif 000008
【図７】
2008284130.tif 000009
【図８】
2008284130.tif 000010
【図９】
2008284130.tif 000011
【図１０】
2008284130.tif 000012