(57)【要約】      （修正有）【課題】ＢＧＡパッケージのデバイスを、別の基板に実装した後に、実装の強度試験を実施した場合に、前述の半導体チップの端部とＢＧＡ基板の半田ボールの中心部とが、基板垂直方向においてずらす構造を提供する。【解決手段】半導体装置は、半導体チップ１端部が、ＢＧＡ基板９と接合するランド７部の中心（＝ハンダボール８の中心）と重ならない。より好ましくは、半導体チップ１の中心とそのチップがマウントされるＢＧＡ基板９の中心とが重ならず、かつチップに対して垂直方向において、半導体チップ１端部がＢＧＡ基板９のボール中心位置と重ならない。【選択図】図１
2008218882.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップがマウントされる組立基板と、
前記組立基板を実装するためのボールと、
前記組立基板上に前記ボールと前記組立基板とが接続されるランド部と
を備え
前記半導体チップの中心と前記組立基板の中心とをずらすことにより両者の中心を一致させて実装した場合に生じる前記半導体チップの端部と前記ランド部との重なりを防止して両者が重ならないようにしたことを特徴とする半導体装置。
【請求項２】
前記半導体チップはボンディングにより前記基板と結合されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体チップはフリップチップ接続により前記基板と結合されることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記ボールは前記基板に等間隔でマトリックス状に配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記半導体装置はさらに前記半導体チップとは異なる第２の半導体チップを備え、
前記第２の半導体チップのチップエッジも前記ランド部と重ならないこと
を特徴とする請求項１に記載の半導体装置。
【請求項６】
前記半導体装置はさらに前記チップと前記第２のチップとの間にスペーサを備えることを特徴とする請求項５に記載の半導体装置。
【請求項７】
半導体チップと、
前記半導体チップがマウントされる組立基板と、
前記組立基板を実装するためのボールと、
前記組立基板上に前記ボールと前記組立基板とが接続されるランド部と
を備え
前記半導体チップの中心と前記組立基板の中心とをずらすことにより前記半導体チップの少なくとも一辺の端部が前記ランド部と重ならないようにしたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に半導体チップが実装されたＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）基板の半導体装置に関する。
【背景技術】
【０００２】
近年、基幹系の通信機器やハイエンドコンピュータなどに利用される半導体デバイスでは、高速化・高性能化への要求が高まっている。その要求に応えるには、半導体チップ、さらにそのチップを実装した半導体デバイスの縮小化が必要となる。その解決策の一つとしてＢＧＡパッケージがあげられる。
【０００３】
ＢＧＡパッケージと回路基板との接合構造に注目した技術は、例えば以下の特許公報に記載されている。
【０００４】
その公報では、周辺部の金属ボールの引張強度を、周辺以外の金属ボールの引張強度よりも強くなるようにすることで、接合寿命を伸ばすことができる半導体装置およびその接合構造が開示されている。
【０００５】
また、非特許文献１では、電源の安定化を実現するために、チップ中心をＢＧＡ基板中心から偏心させて実装した半導体デバイス構造が開示されている。
【０００６】
【特許文献１】特開２００１−１４４２１４号公報
【非特許文献１】Ｒ．Ｍａｔｈｅｗほか  “１Ｇｂ／ｓ  Ｅｔｈｅｒ  Ｐｈｙｓｉｃａｌ  Ｌａｙｅｒ  Ｄｅｖｉｃｅ  Ｐａｃｋａｇｅ  Ｄｅｖｅｌｏｐｍｅｎｔ，”  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ２００６  ＩＥＥＥ  ＥＣＴＣ，  ｐ３５−４０，Ｍａｙ  ３１  ２００６．
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のＢＧＡパッケージにおいて、半導体チップをＢＧＡ基板にマウントする工程において、半導体チップ端部とＢＧＡ基板のボールとの位置関係、特に基板に対して垂直方向の位置関係に関しては考慮されていなかった。そのため、図９、１０に示すように、半導体チップ１の端部と半田ボール８の中心（より正確にはＢＧＡ基板９と半田ボール８とが接触するランド部７）とが、基板垂直方向において重なっているデバイスがあった。
【０００８】
前述したように、半導体チップ端とＢＧＡ基板のボールとの垂直方向の位置関係を考慮されずに組立てられたデバイスを、別の基板に実装（これを２次実装と呼ぶ）した後に、実装の強度試験を実施した場合に、半導体チップ１の端部とＢＧＡ基板９の半田ボール８の中心部（より正確には、ＢＧＡ基板とボールとが接触するランド部７）とが、基板垂直方向において重なる部分において、ボールが剥がれる不具合が多発するという問題が存在する。
【課題を解決するための手段】
【０００９】
本発明の半導体装置は、半導体チップ端部が、ＢＧＡ基板と接合するランド部の中心（＝半田ボールの中心）と重ならない。
【００１０】
より好ましくは、半導体チップの中心とそのチップがマウントされるＢＧＡ基板の中心とが重ならず、少なくとも半導体チップ端部の１辺がＢＧＡ基板のランド部(＝ＢＧＡ基板と半田ボールとが接続される部分)と重ならない。
【００１１】
このように、半導体チップ端部の少なくとも１辺が組立基板のボール中心位置（より好ましくは半田ボールが組立基板に接触するランド部）と重ならないので、組立後にランド部に応力が集中しない。
【発明の効果】
【００１２】
以上説明したように、本発明によれば、組立中あるいは組立後にボールとＢＧＡ基板との接触部が剥がれる不良を低減できる。その不良のメカニズムは、以下が考えられる。半導体チップの端部は、半導体チップとパッケージ樹脂の界面である。その界面に発生する応力、特に熱による応力の歪みが、前述の界面に集中する。さらに、その集中した応力が、界面より下層のＢＧＡ基板や半田ボール、２次実装基板の応力の差異を加速する。そして、最終的にランド部と半田ボールとが剥がれてしまう。したがって、前述した界面をランド部の延長上からずらすことによって、前述した不良の発生を、飛躍的に削減できる。
【００１３】
くわえて、半導体装置のチップサイズに対する制限が小さくできる。具体的には、２次実装する基板の配線パターンに対して、実装する半導体装置の半田ボール位置は固定されてしまう。しかし、その半田ボール上の半導体チップは、仮に前述のボール位置に、半導体チップのエッジが一致してしまっても、前述したように、半導体チップの中心を、実装基板の中心からずらすように、そのチップを実装基板にマウントしてやれば良い。（偏心マウントと称す）
【００１４】
さらに、チップサイズの自由度という観点から、半田ボール位置を固定したままでの、単純なチップシュリンクやチップのマイナーチェンジにも、偏心マウントで容易に対処できる。
【００１５】
そして、メモリなどのセル占有率が高い製品に関しては、集積度の増加・減少（単純なカットダウンやダブルアップ、さらに単純プロセスシュリンクによるチップサイズ縮小など）に伴う、チップ端部と半田ボール中心（ランド部）との近接にも、偏心マウントが効果を発揮する。その理由は、メモリではセル占有率が高いので、メモリ容量の変更やセルサイズの変更は、チップサイズの増減に直接つながってしまう。つまり、当初は問題とならなかった、チップ端部とランド部との関係が、集積度の変更に伴い崩れてしまう可能性が大きい。そういう場合でも、大幅な設計変更をすることなく、偏心マウントによってチップ端部とランド部との関係を任意に設定できるからである。
【００１６】
また、２次実装される基板側の観点では、実装面積を小さくできる。具体的には、マトリックス上に、最小ピッチで配置される半田ボールを、余すことなく使用し、２次実装面積を小さくすることができる。すなわち、半田ボールの信頼性を満足するために、例えば、半導体チップの直下、とりわけチップエッジ直下やチップコーナー直下といった部分のボールを省く、あるいは同位置の半田ボールをダミーボールとして機能させない、といったボール配置に対する考慮及び制限が不要となる。
【発明を実施するための最良の形態】
【００１７】
本発明の前記ならびにその他の目的、特徴、及び効果をより明確にすべく、以下図面を用いて本発明の実施の形態につき詳述する。
【００１８】
図1乃至図３は、本発明の第１の実施の形態の半導体記憶装置を示す図面である。図１は、本発明の第１の実施例における半導体装置の断面図であり、図２は同半導体装置の上方からの平面透視図である。そして図３は、その半導体装置を、別の基板に実装（２次実装と呼ぶ）した場合の断面図である。
【００１９】
図１において、その表面・裏面に配線(回路)パターン４，５が形成されるＢＧＡ基板９の片方の面に、半導体チップ１を接着剤１６でマウントする（これを１次実装と呼ぶ）。その半導体チップ１上のボンディングパッド２と、前述のＢＧＡ基板９の上方面の配線パターン４とを、ボンディングワイヤー３で電気的に結合する。配線パターン４は、スルーホール５を通じて、回路基板９の下方面の配線パターン６に結合され、さらにランド７を経由して、半田ボール８に結合される。ＢＧＡ基板９のチップをマウントしない面のランド７の間は、絶縁テープ１５で覆われている。また、半導体チップ１は、ＢＧＡ基板９上において、モールド樹脂１０で覆われている。
【００２０】
ここで、図２に平面透視図を示す。ここでは、半導体チップを下方から見上げている。下方からは、本来見えないはずの半導体チップ１の位置を透視している。この図から分かるように、半導体チップ１の中心座標Ｃ１と、回路基板８の中心座標Ｃ２とは一致しないように、回路基板９上に半導体チップ１は実装されている。そうすることで、半導体チップ１の端部は、半田ボール８の中心（半田ボールとＢＧＡ基板との接合部であるランド部７）と重ならない。ここでは、半田ボール径を実線で示し、ランド径を点線で示した。絶縁テープ１５は、ランド径以外のＢＧＡ基板の裏面を覆っている。
【００２１】
そして、図３にも示すように、前述の半導体装置を別の基板に２次実装する場合、従来のように、半導体チップ１の端部とＢＧＡ基板９の半田ボール８の中心部とが、基板垂直方向において重なることを回避したため、組立中あるいは組立後にボールとＢＧＡ基板との接触部に集中する応力を緩和でき、半田ボールが８が、ランド部７から剥がれる不具合を、画期的に削減できる。
【００２２】
ここで、図４を用いて、簡単に半導体チップ１とＢＧＡ基板９との位置合わせに関して簡単に説明する。所定の行・列（本図では３行・５列）のＢＧＡ基板の４辺に対して、半導体チップの４辺の位置合わせを実施する（図面では角度θ１、２で表される）。簡単のために、以後１５チップのうち、抜き出した１チップを用いて説明を進める。
【００２３】
４辺（＝角度）の位置合わせをした後、ＢＧＡ基板のコーナー座標（ｘ１、ｙ１）に対して、半導体チップ１のコーナー座標（ｘ２、ｙ２）を、マウント装置に設定しさえすれば、任意のＢＧＡ基板位置に半導体チップを配置することが可能である。すなわち、ＢＧＡ基板の中心と、半導体チップの中心とを一致しないようにすることが実現できる。
【００２４】
また、図示した半田ボール間隔（ｐｉｔｃｈＡ）は、通常で１．０ｍｍ、ＦＰＢＧＡ（ファインピッチＢＧＡ）で０．５ｍｍである。これに対して、前述したマウント装置の配置精度すなわち誤差（ｐｉｔｃｈＢ）は、±数十〜数百μｍ程度であるため、半田ボール間隔に半導体チップ端部を配置することは容易である。以上から、半導体チップの中心と、ＢＧＡ基板中心とをずらして、半導体チップ端部を、ＢＧＡ基板のボールの間に位置するようにすることは容易に実現できる。
【００２５】
前述の実施例では、ボンディングによる組立てを例として説明したが、変形例を図５に示す。本実施例では、半導体チップ１をフリップチップとして、そのチップ上のパッド２を金属バンプ１２を介して、ＢＧＡ基板９に圧着している。この場合も、前述の実施例と同様に、半導体チップの端部と半田ボールの中心部とが一致しないようにすれば良い。
【００２６】
図６乃至図７は、本発明の第２の実施の形態の半導体記憶装置を示す図面である。
【００２７】
図６では、第１の実施例に対して、さらに半導体チップ１３が積層して搭載され、ＭＣＰ（マルチチップパッケージ）構造となっている。この場合においても、積層される２つの半導体チップそれぞれの端部が、その垂直方向において、ＢＧＡ基板のボール位置と重ならないように配置されている。このことは、チップ上方から平面透視をイメージした図７を参照し、以下に説明する。
【００２８】
この実施例では、下段の半導体チップ１の中心と上段の半導体チップ１３の中心とは一致しているが、上段のチップサイズまたは、チップの縦横比によっては、一致させてはいけない場合があることは言うまでもない。
【００２９】
さらに、図８は、第２の実施例の変形例である。下段のチップサイズに対して、上段のチップサイズが大きい、あるいは、対抗する２辺が長い場合、すなわち、下段チップから上段チップがはみ出てしまう場合を例示した。
【００３０】
こういう場合、下段の半導体チップがボンディング可能なように、チップに対して垂直方向のボンダーのクリアランスさえ満足すれば良い、すなわちボンディング時にボンダーのアームが描く軌道を確保してやれば良いので、図８に示すような、上下チップを離間するスペーサー１４を用いる。
【００３１】
ＢＧＡ基板に第１の半導体チップ１をマウントし、その上にスペーサー１４を配置し、さらにスペーサー１４の上に、第２の半導体チップ１２を実装する。
【００３２】
この場合においても上、下段の半導体チップのそれぞれ４つの端部が、そのチップ垂直方向において、ＢＧＡボール中心と一致しないことで、その効果はより一層顕著となる。
【００３３】
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。たとえば、第１、２の実施形態を併用することも可能である。つまり、下段をフリップチップ接続し、その上段に第２のチップをボンディングで実装することも可能である。
【００３４】
また、積層は２段に限らず、更に半導体チップを複数段積層させても構わないし、もちろんスタックではなく、平面で複数のチップを配置する場合にも適用可能であることは言うまでもない。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の実施の形態の半導体装置の断面を示す図面である。
【図２】本発明の第１の実施の形態の半導体装置の平面を示す図面である。
【図３】本発明の第１の実施の形態の半導体装置を実装した図面である。
【図４】一般的な半導体装置の実装の概略を示した図面である。
【図５】本発明の第１の実施の形態の半導体装置の変形例を示す図面である。
【図６】本発明の第２の実施の形態の半導体装置の断面を示す図面である。
【図７】本発明の第２の実施の形態の半導体装置の平面を示す図面である。
【図８】本発明の第２の実施の形態の半導体装置を変形例を示す図面である。
【図９】従来の実施の形態の半導体装置の断面を示す図面である。
【図１０】従来の実施の形態の半導体装置の平面を示す図面である。
【符号の説明】
【００３６】
１、１３  半導体チップ
２        パッド
３        ボンディングワイヤ
４、６    ＢＧＡ基板配線パターン
５        スルーホール
７        ランド
８        半田ボール
９        ＢＧＡ基板
１０      モールド樹脂
１１      実装基板
１２      金属バンプ
１４      スペーサー
１５      絶縁テープ
１６      接着剤
Ｃ１，３  チップ中心位置
Ｃ２      ＢＧＡ基板中心位置
【図１】
2008218882.tif 000003
【図２】
2008218882.tif 000004
【図３】
2008218882.tif 000005
【図４】
2008218882.tif 000006
【図５】
2008218882.tif 000007
【図６】
2008218882.tif 000008
【図７】
2008218882.tif 000009
【図８】
2008218882.tif 000010
【図９】
2008218882.tif 000011
【図１０】
2008218882.tif 000012