(57)【要約】【課題】表示駆動装置と表示パネルとの間の接続配線の配線抵抗が異なることによる影響を抑制して、表示品位の向上を図ることができる表示駆動装置及びそれを備える表示装置を提供すること。【解決手段】表示パネル１０の信号ライン端子とソースドライバの各バッファアンプとの間の接続配線の配線抵抗の抵抗値の大きさに応じて各バッファアンプの駆動能力をレジスタ部によって設定して、バッファアンプによって生成された階調信号電圧を信号ライン端子へ供給する。これにより、表示パネルと各バッファアンプとの間の接続配線の配線抵抗が異なることによる影響を抑制する。【選択図】図４
2008077006.tif 000002
【特許請求の範囲】
【請求項１】
行方向に配列された複数の走査ライン及び列方向に配列された複数の信号ラインの各交点近傍にマトリクス状に配列された複数の表示画素を有する表示パネルの前記複数の表示画素に、表示データに基づく階調信号電圧を印加して駆動する表示駆動装置において、
前記表示駆動装置は、前記表示データに応じた階調信号を増幅して前記階調信号電圧を生成して出力する複数の増幅手段と、
前記複数の増幅手段の各々の駆動能力を設定する駆動能力設定手段と、
を備え、
前記駆動能力設定手段は、前記各増幅手段の駆動能力を、前記各増幅手段の出力端子と前記表示パネルの前記各信号ラインの端子部との間を接続する接続配線の配線抵抗の抵抗値の大きさに応じて設定することを特徴とする表示駆動装置。
【請求項２】
前記駆動能力設定手段は、前記配線抵抗の抵抗値の増加に応じて、前記各増幅手段の駆動能力を高く設定することを特徴とする請求項１に記載の表示駆動装置。
【請求項３】
前記駆動能力設定手段は、前記複数の増幅手段における何れかの第１の増幅手段に接続される前記接続配線の前記配線抵抗の抵抗値が、他の第２の増幅手段に接続される前記接続配線の前記配線抵抗の抵抗値よりも大きいとき、前記第１の増幅手段の駆動能力を前記第２の増幅手段の駆動能力より高く設定することを特徴とする請求項２に記載の表示駆動装置。
【請求項４】
前記駆動能力設定手段は、前記増幅手段に供給するバイアス電流の大きさを制御することによって前記増幅手段の駆動能力の値を設定することを特徴とする請求項１に記載の表示駆動装置。
【請求項５】
行方向に配列された複数の走査ライン及び列方向に配列された複数の信号ラインの各交点近傍にマトリクス状に配列された複数の表示画素を有する表示パネルを表示データに基づいて駆動して画像表示を行う表示装置において、
前記表示パネルの前記走査ラインの延在方向に直交する一辺側に配置され、前記複数の走査ラインに走査信号を順次出力して前記表示画素を順次選択状態に設定する走査側駆動手段と、
前記表示パネルの前記一辺側に配置され、前記表示データに応じた階調信号を増幅して階調信号電圧を生成し、前記選択状態に設定された表示画素に供給する複数の増幅手段と、前記複数の増幅手段の各々の駆動能力を、前記各増幅手段の出力端子と前記信号ラインの端子との間を接続する接続配線の配線抵抗の抵抗値の大きさに応じて設定する駆動能力設定手段と、を有する信号側駆動手段と、
を具備することを特徴とする表示装置。
【請求項６】
前記信号側駆動手段における前記駆動能力設定手段は、前記接続配線の前記配線抵抗の抵抗値の増加に応じて、前記各増幅手段の駆動能力を高く設定することを特徴とする請求項５に記載の表示装置。
【請求項７】
前記駆動能力設定手段は、前記複数の増幅手段における何れかの第１の増幅手段と前記信号ラインの端子との間を接続する前記接続配線の配線抵抗の抵抗値が、他の第２の増幅手段と前記信号ラインの端子との間を接続する前記接続配線の配線抵抗の抵抗値よりも大きいとき、前記第１の増幅手段の駆動能力を前記第２の増幅手段の駆動能力より高く設定することを特徴とする請求項６に記載の表示装置。
【請求項８】
前記駆動能力設定手段は、前記増幅手段に供給するバイアス電流の大きさを制御することによって前記増幅手段の駆動能力の値を設定することを特徴とする請求項５に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルを駆動する表示駆動装置、及びそれを備えて表示パネルを駆動して画像表示を行う表示装置に関する。
【背景技術】
【０００２】
液晶表示装置に用いられるドットマトリクス方式の表示パネルとして、単純マトリクス方式の表示パネルとアクティブマトリクス方式の表示パネルとが知られている。このうち、アクティブマトリクス方式の表示パネルにおいては、表示パネル上に複数の走査ラインと複数の信号ラインとをそれぞれ直交するように配置し、これら走査ラインと信号ラインとの交点近傍に薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと記す）を介して画素電極を配置し、これら画素電極にそれぞれ対向して配置される対向電極との間に液晶を充填することで表示画素を構成し、この表示画素に電圧を印加することにより、液晶の配向状態を変化させて表示を行うようにしている。
【０００３】
ここで、このような表示パネルを駆動するための表示駆動装置を表示パネル上にＣＯＧ（Chip On Glass）実装する手法の１つとして、例えば特許文献１においては、ゲートラインを駆動するゲートドライバやソースラインを駆動するソースドライバ等の半導体素子を表示パネルの一辺側に実装する手法が提案されている。特許文献１の手法では、表示パネルの左右方向における形状を対称とすることができると共に、表示パネルの左右方向における配線領域を削減することができる。ここで、特許文献１は、表示パネルの下辺の非表示領域にゲートドライバやソースドライバ等の半導体素子を実装するものであり、表示パネルのアクティブ基板（画素電極が形成される側の基板）の下辺の一部を突出させ、この突出させた部分にソースドライバとゲートドライバとを実装しているが、表示パネルの側辺にゲートドライバやソースドライバ等の半導体素子を実装することもできる。この場合には、特許文献１とは異なり、表示パネルのアクティブ基板（画素電極が形成される側の基板）の側辺の一部を突出させ、この突出させた部分にゲートドライバとソースドライバとを実装すれば良い。
【特許文献１】特開２００６−７１８１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ゲートドライバとソースドライバとを表示パネルの一辺側に実装する構成の場合、ドライバの出力端子と表示パネルの入力端子との間の接続配線の配線長が配線の位置によって異なる。配線長が長くなって配線抵抗が大きくなると、表示画素に印加される階調信号電圧のレベルが降下するが、上述したように配線長が配線の位置によって異なると、階調信号電圧のレベルの降下量も異なり、例えば画像表示時に帯状の輝度差が生じて表示品位が低下するおそれがある。
【０００５】
本発明は、上記の事情に鑑みてなされたもので、表示駆動装置と表示パネルとの間の接続配線の配線抵抗が異なることによる影響を抑制して、表示品位の向上を図ることができる表示駆動装置及びそれを備える表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために、本発明の請求項１に記載の発明は、行方向に配列された複数の走査ライン及び列方向に配列された複数の信号ラインの各交点近傍にマトリクス状に配列された複数の表示画素を有する表示パネルの前記複数の表示画素に、表示データに基づく階調信号電圧を印加して駆動する表示駆動装置において、前記表示駆動装置は、前記表示データに応じた階調信号を増幅して前記階調信号電圧を生成して出力する複数の増幅手段と、前記複数の増幅手段の各々の駆動能力を設定する駆動能力設定手段と、を備え、前記駆動能力設定手段は、前記各増幅手段の駆動能力を、前記各増幅手段の出力端子と前記表示パネルの前記各信号ラインの端子部との間を接続する接続配線の配線抵抗の抵抗値の大きさに応じて設定することを特徴とする。
【０００７】
請求項２に記載の発明は、請求項１に記載の表示駆動装置において、前記駆動能力設定手段は、前記配線抵抗の抵抗値の増加に応じて、前記各増幅手段の駆動能力を高く設定することを特徴とする。
【０００８】
請求項３に記載の発明は、請求項２に記載の表示駆動装置において、前記駆動能力設定手段は、前記複数の増幅手段における何れかの第１の増幅手段に接続される前記接続配線の前記配線抵抗の抵抗値が、他の第２の増幅手段に接続される前記接続配線の前記配線抵抗の抵抗値よりも大きいとき、前記第１の増幅手段の駆動能力を前記第２の増幅手段の駆動能力より高く設定することを特徴とする。
【０００９】
請求項４に記載の発明は、請求項１に記載の表示駆動装置において、前記駆動能力設定手段は、前記増幅手段に供給するバイアス電流の大きさを制御することによって前記増幅手段の駆動能力の値を設定することを特徴とする。
【００１０】
請求項５に記載の発明は、行方向に配列された複数の走査ライン及び列方向に配列された複数の信号ラインの各交点近傍にマトリクス状に配列された複数の表示画素を有する表示パネルを表示データに基づいて駆動して画像表示を行う表示装置において、前記表示パネルの前記走査ラインの延在方向に直交する一辺側に配置され、前記複数の走査ラインに走査信号を順次出力して前記表示画素を順次選択状態に設定する走査側駆動手段と、前記表示パネルの前記一辺側に配置され、前記表示データに応じた階調信号を増幅して階調信号電圧を生成し、前記選択状態に設定された表示画素に供給する複数の増幅手段と、前記複数の増幅手段の各々の駆動能力を、前記各増幅手段の出力端子と前記信号ラインの端子との間を接続する接続配線の配線抵抗の抵抗値の大きさに応じて設定する駆動能力設定手段と、を有する信号側駆動手段と、を具備することを特徴とする。
【００１１】
請求項６に記載の発明は、請求項５に記載の表示装置において、前記信号側駆動手段における前記駆動能力設定手段は、前記接続配線の前記配線抵抗の抵抗値の増加に応じて、前記各増幅手段の駆動能力を高く設定することを特徴とする。
【００１２】
請求項７に記載の発明は、請求項６に記載の表示装置において、前記駆動能力設定手段は、前記複数の増幅手段における何れかの第１の増幅手段と前記信号ラインの端子との間を接続する前記接続配線の配線抵抗の抵抗値が、他の第２の増幅手段と前記信号ラインの端子との間を接続する前記接続配線の配線抵抗の抵抗値よりも大きいとき、前記第１の増幅手段の駆動能力を前記第２の増幅手段の駆動能力より高く設定することを特徴とする。
【００１３】
請求項８に記載の発明は、請求項５に記載の表示装置において、前記駆動能力設定手段は、前記増幅手段に供給するバイアス電流の大きさを制御することによって前記増幅手段の駆動能力の値を設定することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、階調信号電圧を生成して出力する増幅手段を有する表示駆動装置と表示パネルとの間を接続する接続配線の配線抵抗の抵抗値に応じて、各増幅手段の駆動能力を設定する。これにより、配線抵抗を考慮した適切な階調信号電圧を各表示画素に印加できる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施形態を説明する。  
［第１の実施形態］
図１は、本発明の一実施形態に係る表示駆動装置を適用した表示装置の構成を示す図である。図１に示す表示装置は、表示パネル１０と、ソース/ゲートドライバ２０とから構成されている。
【００１６】
表示パネル１０は、行方向に配設された複数の走査ラインと、列方向に配設された複数の信号ラインとを備え、走査ラインと信号ラインとの各交点近傍に図２に示す表示画素が設けられて構成されている。
【００１７】
図２は、表示パネル１０に設けられる１つの表示画素の等価回路を示す図である。図２に示す走査ラインＧには薄膜トランジスタ（ＴＦＴ）１１のゲート電極が接続され、信号ラインＳにはＴＦＴ１１のソース電極が接続されている。更に、ＴＦＴ１１のドレイン電極には液晶容量の画素電極１２と蓄積容量の一方の電極とが接続されている。そして、液晶容量の対向電極１３と蓄積容量の他方の電極とは共通信号ラインＣに接続されている。更に、画素電極１２と対向電極１３との間には液晶が充填され、液晶層を構成している。このような構成の表示画素において、画素電極１２と対向電極１３との間に階調信号電圧が印加されると、この階調信号電圧の値に応じて画素電極１２と対向電極１３との間に充填された液晶の配向状態が変化して液晶層中における光の透過率が変化する。これにより、図２に示す表示画素の背面に配置された図示しない光源からの光の透過状態が変化して画像表示が行われる。
【００１８】
ソース/ゲートドライバ２０は、ＴＦＴ１１の信号ラインＳを駆動するためのソースドライバ（信号側駆動手段）と走査ラインＧを駆動するためのゲートドライバ（走査側駆動手段）等が内蔵された表示駆動装置であり、表示パネル１０が形成されるガラス基板の一側辺側にＣＯＧ実装されている。このソース/ゲートドライバ２０は、図１に示すように、図面上下方向中央部にゲートドライバが形成され、このゲートドライバから表示パネル１０の一側辺に形成された走査ライン端子に配線が引き回されている。ここで、図１では、走査ライン端子がＧ１〜Ｇ１２０とＧ１２１〜Ｇ２４０までの２４０個形成されているものを例としている。このような構成のゲートドライバは、図示しないコントローラからの垂直制御信号を受けて、１行分のＴＦＴ１１をオンするための走査信号を走査ラインＧ１〜Ｇ２４０に順次供給して、図１に示すＸ１行目からＸ２４０行目までの表示画素のＴＦＴ１１をこの順番で順次選択状態（オン状態）とする。
【００１９】
また、図１に示すように、ゲートドライバの上下方向両隣にはそれぞれソースドライバが形成され、それぞれのソースドライバから表示パネル１０の上下辺に形成された信号ライン端子に配線が引き回されている。
【００２０】
ここで、図１の例では、ソース/ゲートドライバ２０に形成された下側のソースドライバはＳ１〜Ｓ２４０までの２４０個の出力端子を有し、上側のソースドライバはＳ２４１〜Ｓ４８０までの２４０個の出力端子を有している。そして、下側のソースドライバの２４０個の出力端子のうち、Ｓ１〜Ｓ２１６までは表示パネル１０の下辺右側に設けられている信号ライン端子Ｙ４９〜Ｙ４７９に接続配線３１を介して接続され、出力端子Ｓ２１７〜２４０までは、出力端子Ｓ１〜Ｓ２１６の接続配線３１と交差しないように接続配線３２を迂回させて、表示パネル１０の下辺左側に設けられている信号ライン端子Ｙ４７〜Ｙ１に接続配線３２を介して接続されている。
【００２１】
また、上側のソースドライバの２４０個の出力端子のうち、Ｓ２６５〜Ｓ４８０までは表示パネル１０の上辺右側に設けられている信号ライン端子Ｙ４８０〜Ｙ５０に接続配線３１を介して接続され、出力端子Ｓ２４１〜２６４までは、出力端子Ｓ２６５〜Ｓ４８０の接続配線３１と交差しないように接続配線３２を迂回させて、表示パネル１０の上辺左側に設けられている信号ライン端子Ｙ２〜Ｙ４８に接続配線３２を介して接続されている。ここで、信号ライン端子Ｙ１〜Ｙ４８０は、表示パネル１０の下辺の信号ライン端子と上辺の信号ライン端子とで図面左側から交互に配列されている。
【００２２】
このような構成のソースドライバは、図示しないコントローラから出力される水平制御信号（クロック信号、スタート信号、ラッチ動作制御信号等）に基づいて、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色の表示データを１行単位で取り込み、この取り込んだ表示データに対応する階調信号電圧を選択して対応する信号ラインに供給する。ここで、図１の構成においては、Ｙ１列目〜Ｙ４８０列目に向けて階調信号電圧の出力が行われるようにする。このため、まず下側のソースドライバの出力端子Ｓ２４０から信号ライン端子Ｙ１に階調信号電圧を出力し、次に上側のソースドライバの出力端子Ｓ２４１から信号ライン端子Ｙ２に階調信号電圧を出力する。以後も同様にして下側の信号ライン端子、上側の信号ライン端子の順で図面左側から順次階調信号電圧を出力していく。
【００２３】
ここで、図１の構成では、各信号ライン端子とソースドライバの各出力端子とを接続する接続配線３１，３２の配線長が信号ライン端子の位置によって異なる。配線長が異なると各接続配線の配線抵抗の抵抗値も異なり、これによって配線抵抗によるソースドライバから出力される階調信号電圧のレベル降下量も信号ライン端子位置によって異なることになる。このレベル降下量の差は、特に信号ライン端子Ｙ１〜Ｙ４７及び信号ライン端子Ｙ２〜Ｙ４８に対応する表示領域と、信号ライン端子Ｙ４９〜Ｙ４７９と信号ライン端子Ｙ５０〜Ｙ４８０に対応する表示領域との間で顕著となり、これら表示領域の間での階調信号電圧のレベル降下量の差が帯状の輝度差となって現われるおそれがある。
【００２４】
そこで、本実施形態では、接続配線の配線抵抗による階調信号電圧のレベル降下を考慮してソースドライバから出力する階調信号電圧の大きさを設定することにより表示品位の向上を図る。
【００２５】
図３は、本実施形態におけるソースドライバの要部の詳細な構成図である。ここで、図３は、信号ライン端子Ｙ４９〜Ｙ１に階調信号電圧を出力する下側のソースドライバについて示しているが、上側のソースドライバも下側のソースドライバと同様の構成を有している。
【００２６】
図３に示すソースドライバは、シフトレジスタ部２１と、データレジスタ部２２と、データラッチ部２３と、デジタルアナログコンバータ（ＤＡＣ）部２４と、バッファアンプ部２５、バイアス部２６とから構成されている。ここで、図３のソースドライバは１表示画素分の表示データのビット数が８bitの例を示している。このようなソースドライバでは２５６階調の表示を行うことが可能である。なお、表示データのビット数は本実施形態の本質に関わるものではなく、適宜変更可能である。
【００２７】
シフトレジスタ部２１は、図示しないコントローラからのスタート信号ＳＴＨをクロック信号ＭＣＬＫによって順次シフトさせ、タイミング信号としてデータレジスタ部２２に出力する。
【００２８】
データレジスタ部２２は、シフトレジスタ部２１からのタイミング信号を受けて１行分の表示データ（例えば、図３の例では８bit×２４０の表示データ）の取り込みを行う。
【００２９】
データラッチ部２３は、コントローラからのラッチ動作制御信号ＳＴＢを受ける毎にデータレジスタ部２２に保持された表示データを一斉に取り込み、取り込んだ表示データを、ＤＡＣ部２４を構成するそれぞれのＤＡＣ（ＤＡＣ１、ＤＡＣ２、…ＤＡＣ２４０）に８bitずつ出力する。
【００３０】
階調信号選択手段としてのＤＡＣ部２４は、図示しない階調信号生成部において生成される、表示データが取り得る全ての階調レベルに対応する複数の階調信号Ｖ０〜Ｖ２５５の中から、データラッチ部２３から入力された表示データの階調レベルに対応する階調信号を選択してバッファアンプ部２５の対応するバッファアンプに出力する。
【００３１】
バッファアンプ部２５は、ＤＡＣ部２４を構成する個々のＤＡＣの出力にそれぞれ接続されたバッファアンプ（例えばボルテージフォロワ回路によって構成される）であり、ＤＡＣ部２４から入力される階調信号を、その駆動能力に従って増幅して階調信号電圧を生成し、対応する表示画素の信号ラインに出力する。バイアス部２６は、バッファアンプ部２５を構成する個々のバッファアンプに、その駆動能力を決定するためのバイアス電流を供給する。
【００３２】
ここで、本実施形態においては、バッファアンプ部２５を構成する個々のバッファアンプの駆動能力を、ソースドライバの出力端子と表示パネルの各信号ライン端子との間の接続配線の配線抵抗の抵抗値に応じて設定できるように構成されている。
【００３３】
図４は、バッファアンプ部２５の詳細について示す図である。図４に示すようにバッファアンプ部２５には、出力端子Ｓ１〜Ｓ２４０に対応して増幅手段としてのバッファアンプＡＭＰ１〜バッファアンプＡＭＰ２４０が設けられている。そして、これらバッファアンプＡＭＰ１〜ＡＭＰ２４０にはバイアス部２６からのバイアス電流が供給される。ここで、本実施形態においては各バッファアンプにハイレベルのバイアス電流ｈｉｇｈとローレベルのバイアス電流ｌｏｗの２段階のバイアス電流の何れかが供給されるようになっており、この切り替えはバイアス部２６と各バッファアンプとの間に設けられたスイッチＳＷ１〜ＳＷ２４０によって行われる。これらスイッチＳＷ１〜ＳＷ２４０は、バッファアンプ部２５の外部に設けられた駆動能力設定手段としてのレジスタ部１〜２４０の設定に従って出力される駆動能力切り替え信号ＳＰ１〜ＳＰ２４０を受けて状態が切り替わるスイッチである。つまり、駆動能力切り替え信号がハイレベルである場合には、対応するバッファアンプにハイレベルのバイアス電流ｈｉｇｈが供給され、ローレベルである場合には、対応するバッファアンプにローレベルのバイアス電流ｌｏｗが供給される。
【００３４】
以上のような構成において、図１の例では、ソースドライバの出力端子Ｓ１〜Ｓ２１６と表示パネル１０の信号ライン端子Ｙ４９〜Ｙ４７９との間の接続配線３２の配線長に対し、出力端子Ｓ２１７〜Ｓ２４０と信号ライン端子Ｙ４７〜Ｙ１との間の接続配線３１の配線長のほうが長く、配線抵抗の抵抗値が大きいため、この分、階調信号電圧のレベル降下量が大きい。したがって、信号ライン毎の階調信号電圧のレベル降下量を等しくもしくは同等とするためには、図４に示すようにしてレジスタ部１〜レジスタ部２１６をローレベルに設定することによってバイアス電流を低くしてバッファアンプＡＭＰ１〜ＡＭＰ２１６の駆動能力を低くし、レジスタ部２１７〜レジスタ部２４０をハイレベルに設定することによってバイアス電流を高くしてバッファアンプＡＭＰ２１７〜ＡＭＰ２４０の駆動能力を高くすれば良い。
【００３５】
以上説明したように、本実施形態によれば、ソースドライバの出力端に設けられるバッファアンプの駆動能力を信号ライン毎に可変としたことにより、ソースドライバの出力端子と表示パネルの信号ライン端子との間の接続配線の配線長が端子位置によって異なり、配線抵抗の抵抗値が端子位置によって異なるような構成の表示装置であっても、画像表示時に帯状の輝度差が生じることがなく、表示品位を向上させることができる。
【００３６】
以上実施形態に基づいて本発明を説明したが、本発明は上記した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。例えば、上述した図１の構成では、ソースドライバとゲートドライバとが一体的に構成されているが、ソースドライバとゲートドライバとは別体で構成されていても良い。
【００３７】
また、上記においては、ソースドライバに表示データがデジタル信号で供給され、ＤＡＣ部２４において選択された階調信号を増幅して出力するバッファアンプ部２５の各バッファアンプの駆動能力を制御する構成としたが、例えば、表示データがアナログ信号で供給され、ラッチされたアナログ信号を出力する複数のバッファアンプ回路を有し、当該バッファアンプ回路の駆動能力を適宜制御するようにしてもよい。
【００３８】
また、上述した実施形態においては、各バッファアンプの駆動能力をハイレベルとローレベルの２段階に設定できるようにしているが、更に多段階に設定できるようにしても良い。上述した実施形態においては同様の手法で配線がなされている信号ライン端子Ｙ１〜Ｙ４７と信号ライン端子Ｙ２〜Ｙ４８の間の配線抵抗の抵抗値の差や、信号ライン端子Ｙ４９〜Ｙ４７９と信号ライン端子Ｙ５０〜Ｙ４８０の間の配線抵抗の抵抗値の差を無視しているが、実際には抵抗値に差が生じている。これに対し、バッファアンプの駆動能力を３段階以上の多段階に設定可能とすることにより、この配線抵抗の抵抗値の差による階調信号電圧のレベル降下量の差もなくすことが可能である。
【００３９】
また、上述した実施形態においては、スイッチＳＷ１〜ＳＷ２４０の状態をレジスタ部１〜２４０のレジスタ設定に従って切り替えるようにしているが、このようなレジスタ設定に従った切り替えを行わず、バッファアンプ部２５を、バッファアンプＡＭＰ１〜ＡＭＰ２１６にはバイアス部２６からのローレベルのバイアス電流ｌｏｗが固定的に供給され、バッファアンプＡＭＰ２１７〜ＡＭＰ２４０にはバイアス部２６からのハイレベルのバイアス電流ｈｉｇｈが固定的に供給されるように構成しておいても良い。
【００４０】
さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態に係る表示駆動装置を適用した表示装置の構成を示す図である。
【図２】表示パネルに設けられる１つの表示画素の等価回路を示す図である。
【図３】本発明の一実施形態におけるソースドライバの要部の詳細な構成図である。
【図４】バッファアンプ部の詳細について示す図である。
【符号の説明】
【００４２】
１０…表示パネル、１１…薄膜トランジスタ（ＴＦＴ）、２０…ソース/ゲートドライバ、２１…シフトレジスタ部、２２…データレジスタ部、２３…データラッチ部、２４…デジタルアナログコンバータ（ＤＡＣ）部、２５…バッファアンプ部、２６…バイアス部
【図１】
2008077006.tif 000003
【図２】
2008077006.tif 000004
【図３】
2008077006.tif 000005
【図４】
2008077006.tif 000006