(57)【要約】【課題】インナーリードの表面が擦れて傷ができるのを防ぐことができる半導体装置を得る。【解決手段】ダイパッド１３の周りに複数のインナーリード１４が設けられている。ダイパッド１３と複数のインナーリード１４との間の領域に、接地されたＧＮＤリード１６が設けられている。半導体チップ１７と複数のインナーリード１４は、複数のワイヤー２１によりそれぞれ接続されている。半導体チップ１７とＧＮＤリード１６はＧＮＤワイヤー２２により接続されている。ＧＮＤワイヤー２２は複数のワイヤー２１の間に配置されている。隣接するインナーリード１４の先端の間隔が０．２ｍｍ以下である。【選択図】図４
2008218776.tif 000002
【特許請求の範囲】
【請求項１】
ダイパッドと、
前記ダイパッドの周りに設けられた複数のインナーリードと、
前記ダイパッドと前記複数のインナーリードとの間の領域に設けられ、接地されたＧＮＤリードと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップ上の複数のパッドと前記複数のインナーリードをそれぞれ接続する複数のワイヤーと、
前記複数のワイヤーの間に配置され、前記半導体チップ上のパッドと前記ＧＮＤリードを接続するＧＮＤワイヤーとを有し、
隣接するインナーリードの先端の間隔が０．２ｍｍ以下であることを特徴とする半導体装置。
【請求項２】
ダイパッドと、
前記ダイパッドの周りに設けられた複数のインナーリード及びＴ字型インナーリードと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップ上の複数のパッドと前記複数のインナーリードをそれぞれ接続する複数の第１ワイヤーと、
前記半導体チップ上のパッドと前記Ｔ字型インナーリードを接続する第２ワイヤーとを有し、
前記Ｔ字型インナーリードは、
前記ダイパッドと前記複数のインナーリードとの間の領域に設けられ前記複数のインナーリードの配列方向に延在する第１リード部と、
前記複数のインナーリードの間に設けられ前記第１リード部に接続された第２リード部とを有し、
前記第２ワイヤーは、前記Ｔ字型インナーリードの前記第１リード部にステッチボンドされていることを特徴とする半導体装置。
【請求項３】
前記Ｔ字型インナーリードは、ワイヤボンディングの際にリード押えで押える部分の幅が、前記リード押えで押える部分の幅が一番細いインナーリードに比べて１．５倍以上であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記ダイパッドの周りに設けられた複数のインナーリードと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップ上の複数のパッドと前記複数のインナーリードをそれぞれ接続する複数のワイヤーとを有し、
前記複数のインナーリードは、互いに隣接する２本の差動信号用インナーリードを含み、
前記２本の差動信号用インナーリードの間隔は、前記複数のインナーリードの最小間隔よりも広いことを特徴とする半導体装置。
【請求項５】
前記複数のインナーリードは、前記差動信号用インナーリードに隣接する固定電位用インナーリードを含み、
前記差動信号用インナーリードと前記固定電位用インナーリードの間隔は、前記複数のインナーリードの最小間隔よりも広いことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記複数のインナーリードは、前記差動信号用インナーリードに隣接する固定電位用インナーリードを含み、
前記２本の差動信号用インナーリードの間隔は、前記差動信号用インナーリードと前記固定電位用インナーリードの間隔よりも広いことを特徴とする請求項４に記載の半導体装置。
【請求項７】
前記ダイパッドの周りに設けられた複数のインナーリードと、
前記ダイパッド上に搭載された半導体チップと、
前記半導体チップ上の複数のパッドと前記複数のインナーリードをそれぞれ接続する複数のワイヤーとを有し、
前記複数のパッドは、互いに隣接する２個の差動信号用パッドを含み、
前記２個の差動信号用パッドの間隔は、前記複数のパッドの最小間隔よりも広いことを特徴とする半導体装置。
【請求項８】
前記複数のパッドは、前記差動信号用パッドに隣接する固定電位用パッドを含み、
前記差動信号用パッドと前記固定電位用パッドの間隔は、前記複数のパッドの最小間隔よりも広いことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記複数のパッドは、前記差動信号用パッドに隣接する固定電位用パッドを含み、
前記２本の差動信号用パッドの間隔は、前記差動信号用パッドと前記固定電位用パッドの間隔よりも広いことを特徴とする請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ上の複数のパッドと複数のインナーリードをそれぞれワイヤーで接続した樹脂モールドタイプの半導体装置に関するものである。
【背景技術】
【０００２】
ダイパッドと複数のインナーリードとの間に、接地されたＧＮＤリードが設けられた半導体装置が用いられている。このＧＮＤリードと半導体チップを接続するＧＮＤワイヤーは、半導体チップと複数のインナーリードをそれぞれ接続する複数のワイヤーの間に配置される。このため、ＧＮＤワイヤーの周囲では、隣接するインナーリードの先端の間隔が０．４〜０．５ｍｍ程度まで広くなっていた。
【０００３】
【特許文献１】特開平１−２０２８５３号公報
【特許文献２】特開平７−１４９７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このようなリードフレームを重ねて収納すると、隣接するインナーリードの先端の間隔が広いインナーリードにおいて、表面が擦れて深い傷ができる場合があった。この擦れたインナーリードにワイヤーをステッチボンドするとステッチ剥がれがおきるという問題があった。また、リードフレーム同士の間に層間紙を入れれば上記の問題は回避できるが、コストアップとなるだけでなく、ケースに入るリードフレームの数が少なくなるという問題があった。
【０００５】
また、従来、Ｌ字型インナーリードが用いられる場合があった。このＬ字型インナーリードは、ダイパッドと複数のインナーリードとの間の領域に設けられ複数のインナーリードの配列方向に延在する部分を有する。この部分にステッチボンドしたワイヤーを引っ張って切断しようとすると、Ｌ字型インナーリードが浮き上がってしまうという問題があった。
【０００６】
また、半導体チップ上のパッドの近傍には大きな寄生容量が付く。伝送線路の途中に大きな寄生容量が付くと、その部分で特性インピーダンスが低下する。これにより特性インピーダンスの不整合が大きくなると、信号の反射による損失が大きくなり、信号の伝達特性が劣化する。これに対し、特許文献１，２には、インナーリードの間隔を調整することで、特性インピーダンスの不整合を小さくする技術が開示されている。しかし、特性インピーダンスの低下を防ぐために各インナーリードの間隔を大きくすると、半導体装置の大型化を招くという問題があった。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、その第１の目的は、インナーリードの表面が擦れて傷ができるのを防ぐことができる半導体装置を得るものである。
【０００８】
本発明の第２の目的は、ステッチボンドしたワイヤーを切断する際にインナーリードが浮き上がるのを防ぐことができる半導体装置を得るものである。
【０００９】
本発明の第３の目的は、大型化を抑制しつつ、特性インピーダンスの不整合を小さくして信号の伝達特性が劣化するのを防ぐことができる半導体装置を得るものである。
【課題を解決するための手段】
【００１０】
本発明の一実施例に係る半導体装置は、ダイパッドと、ダイパッドの周りに設けられた複数のインナーリードと、ダイパッドと複数のインナーリードとの間の領域に設けられ、接地されたＧＮＤリードと、ダイパッド上に搭載された半導体チップと、半導体チップと複数のインナーリードをそれぞれ接続する複数のワイヤーと、複数のワイヤーの間に配置され、半導体チップとＧＮＤリードを接続するＧＮＤワイヤーとを有する。そして、隣接するインナーリードの先端の間隔が０．２ｍｍ以下である。
【発明の効果】
【００１１】
この実施例によれば、インナーリードの表面が擦れて傷ができるのを防ぐことができる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す平面図であり、図２はその側面図である。半導体チップ（後述）をモールド樹脂で封止したパッケージ本体１１から複数のアウターリード１２が出ている。
【００１３】
図３は、本発明の実施の形態１に係る半導体装置のパッケージ本体の内部を示す平面図であり、図４は図３の要部を拡大した平面図である。ダイパッド１３の周りに複数のインナーリード１４及びＴ字型インナーリード１５が設けられている。複数のインナーリード１４及びＴ字型インナーリード１５は、それぞれ対応するアウターリード１２に接続されている。複数のインナーリード１４は、互いに隣接する２本の差動信号用インナーリード１４ａと、差動信号用インナーリード１４ａに隣接する固定電位用インナーリード１４ｂとを含む。ダイパッド１３と複数のインナーリード１４との間に、接地されたＧＮＤリード１６が設けられている。
【００１４】
半導体チップ１７上には複数のパッド１８が設けられている。複数のパッド１８は、互いに隣接する２個の差動信号用パッド１８ａと、差動信号用パッド１８ａに隣接する固定電位用パッド１８ｂとを含む。半導体チップ１７上のパッド１８と複数のインナーリード１４は、複数のワイヤー２１（第１ワイヤー）によりそれぞれ接続されている。半導体チップ１７上のパッド１８とＧＮＤリード１６はＧＮＤワイヤー２２により接続されている。ＧＮＤワイヤー２２は複数のワイヤー２１の間に配置されている。半導体チップ１７上のパッド１８とＴ字型インナーリード１５はワイヤー２３（第２ワイヤー）により接続されている。
【００１５】
本実施の形態では、ＧＮＤワイヤー２２の周囲において、インナーリード１４の幅を太くして、隣接するインナーリード１４の先端の間隔が０．２ｍｍ以下になるようにしている。これにより、リードフレームを重ねて収納した場合でも、インナーリードの表面が擦れて傷ができるのを防ぐことができる。
【００１６】
また、Ｔ字型インナーリード１５は、第１，第２リード部１５ａ，１５ｂを有する。第１リード部１５ａは、ダイパッド１３と複数のインナーリード１４との間の領域に設けられ、複数のインナーリード１４の配列方向に延在する。第２リード部１５ｂは、複数のインナーリード１４の間に設けられ第１リード部１５ａに接続されている。Ｔ字型インナーリード１５には複数のワイヤー２１が接続されるが、第２リード部１５ｂの１箇所だけでアウターリード１２と連結されている。
【００１７】
ワイヤー２３は、Ｔ字型インナーリード１５の第１リード部１５ａにステッチボンドされている。例えば、第１リード部１５ａの右半分にステッチボンドしたワイヤー２３を引っ張って切断する際に、第１リード部１５ａの右半分も上方に引っ張られる。この際に、第１リード部１５ａの左半分が下の台に接触して支えとなり、Ｔ字型インナーリード１５が浮き上がるのを防ぐことができる。
【００１８】
図５は、本発明の実施の形態１に係る半導体装置の製造過程でワイヤボンディングする様子を示す平面図であり、図６は図５の要部を拡大した平面図である。図示のように、インナーリード１４の先端から１ｍｍの所をリード押え２４で押えながらワイヤボンディングする。
【００１９】
Ｔ字型インナーリード１５は他のインナーリード１４に比べて長く、ダイパッド１３と複数のインナーリード１４との間の領域まで延在する部分にワイヤー２３がステッチボンドされる。即ち、ボンディング部分がリード押え２４で押える部分から遠い。そこで、Ｔ字型インナーリード１５について、ワイヤボンディングの際にリード押え２４で押える部分の幅Ｗ１を、ワイヤボンディングの際にリード押え２４で押える部分の幅が一番細いインナーリード１４の幅Ｗ２に比べて１．５倍以上にする。これにより、Ｔ字型インナーリード１５が浮き上がるの防ぐことができる。
【００２０】
図７は、本発明の実施の形態１に係る半導体装置とホスト側機器が接続された状態を示す図である。
【００２１】
本実施の形態１に係る半導体装置３１は、高速差動信号用のドライバ回路３２及びレシーバ回路３３と、ＮＯＲ回路ＧＴ１，ＧＴ２と、抵抗Ｒ１，Ｒ２と、コモンモード電圧発生回路３４と、高速差動信号用の出力ピンＴｘＰ，ＴｘＮと、高速差動信号用の入力ピンＲｘＰ，ＲｘＮと、ＧＮＤ電位ピンＶｓｓＴｘ，ＶｓｓＲｘと、電源電位ピンＶｄｄＴｘ，ＶｄｄＲｘとを備える。
【００２２】
ドライバ回路３２は、ＰチャネルＭＯＳトランジスタＭ１，Ｍ２と、抵抗Ｒ３，Ｒ４と、電流源ＩＳ１とを含む。レシーバ回路３３は、ＰチャネルＭＯＳトランジスタＭ３，Ｍ４と、ＮチャネルＭＯＳトランジスタＭ５，Ｍ６と、電流源ＩＳ２とを含む。
【００２３】
コモンモード電圧発生回路３４は、入力ピンＲｘＰ，ＲｘＮを介して入力される差動信号をレシーバ回路３３が正常に受信するために必要な電位を抵抗Ｒ１，Ｒ２の接続点に与える。
【００２４】
また、信号ＩＤＬＥは半導体装置３１の出力制御信号である。即ち、信号ＩＤＬＥがハイレベルの場合にはＰチャネルＭＯＳトランジスタＭ１，Ｍ２がオン状態となり、出力ピンＴｘＰ，ＴｘＮから差動信号が出力されなくなる。
【００２５】
一方、ホスト側機器３５は、高速差動信号用のドライバ回路３６及びレシーバ回路３７と、ＮＯＲ回路ＧＴ３，ＧＴ４と、抵抗Ｒ５，Ｒ６と、コモンモード電圧発生回路３８と、高速差動信号用の出力ピンＴｘＰ，ＴｘＮと、高速差動信号用の入力ピンＲｘＰ，ＲｘＮとを備える。ドライバ回路３６は、ＰチャネルＭＯＳトランジスタＭ７，Ｍ８と、抵抗Ｒ７，Ｒ８と、電流源ＩＳ３とを含む。レシーバ回路３７は、ＰチャネルＭＯＳトランジスタＭ９，Ｍ１０と、ＮチャネルＭＯＳトランジスタＭ１１，Ｍ１２と、電流源ＩＳ４とを含む。
【００２６】
半導体装置３１のドライバ回路３２から送信された差動信号は、半導体装置３１の出力ピンＴｘＰ，ＴｘＮとホスト側機器３５の入力ピンＲｘＰ，ＲｘＮを介して、ホスト側機器３５のレシーバ回路３７に受信される。また、ホスト側機器３５のドライバ回路３６から送信された差動信号は、ホスト側機器３５の出力ピンＴｘＰ，ＴｘＮと半導体装置３１の入力ピンＲｘＰ，ＲｘＮを介して、半導体装置３１のレシーバ回路３３に受信される。
【００２７】
ここで、図８に示すように、半導体装置３１には、半導体チップ１７を静電気放電(ESD:Electro-Static Discharge)から保護するためのＥＳＤ保護素子３９ａ〜３９ｄが組み込まれている。
【００２８】
ＥＳＤ保護素子３９ａは、ソースとゲートが電源に接続され、ドレインがドライバ回路３２と出力ピンＴｘＰの接続点に接続されたＰチャネルＭＯＳトランジスタと、ソースとゲートが接地され、ドレインがドライバ回路３２と出力ピンＴｘＰの接続点に接続されたＮチャネルＭＯＳトランジスタとから構成される。それぞれのＭＯＳトランジスタは、実質的にクランプダイオードとして機能する。これにより、出力ピンＴｘＰにサージ電流が入力された際に、そのサージ電流を電源又は接地に逃がすことができる。他のＥＳＤ保護素子３９ｂ〜３９ｄも同様の構成及び機能を有する。
【００２９】
ＥＳＤ保護素子３９ａ〜３９ｄの構成は、これに限る物ではないが、一般的に、通常の信号入力時には逆接合となる半導体素子を用いるため、逆接合部分での容量が発生する。
【００３０】
半導体チップ１７の各パッド１８の近傍には大きな寄生容量が付く。様々な箇所に寄生容量が付くが、ＥＳＤ保護素子３９ａ〜３９ｄの半導体領域と半導体基板との間の寄生容量や、パッド１８と他の配線導体又は半導体基板との間の寄生容量が大部分を占める。
【００３１】
伝送線路の途中に大きな寄生容量が付くと、その部分で特性インピーダンスが低下する。これにより特性インピーダンスの不整合が大きくなると、信号の反射による損失が大きくなり、信号の伝達特性が劣化する。
【００３２】
しかし、パッド１８やＥＳＤ保護素子３９ａ〜３９ｄなどの寄生容量を、無視できる程度に小さくすることは困難である。例えば、ＥＳＤ保護素子３９ａ〜３９ｄとして必要な容量を確保するためには、素子の大型化は避けられず、これに伴って寄生容量も大きくなる。また、ワイヤボンディング又はバンプ形成に必要なパッド１８の面積を確保すると、導体面積の増大に伴って寄生容量も大きくなる。
【００３３】
そこで、パッド１８近傍の特性インピーダンスの低下を防ぐためには、パッド１８近傍の他の伝送線路における実効的な寄生容量を低減すればよい。本実施の形態において、パッド１８からドライバ回路の終端抵抗までの寄生容量は１〜２ｐＦである。
【００３４】
伝送線路は高周波領域において分布定数回路として振る舞う。このため、パッド１８及びＩＯセルに寄生する寄生容量の影響を打ち消すためには、なるべくその近傍における寄生容量を低減することが有効である。例えば、１Ｇｂｐｓを超えるデータ転送速度の伝送線路においては、パッド１８から遠くても２ｃｍ以内、好ましくは１ｃｍ以内の領域で対策を行うことが有効である。
【００３５】
半導体チップ１７と半導体装置の外部とを仲介するパッケージ部分は、パッド１８近傍であるだけでなく、そのスケールが大きいために寸法制御による特性インピーダンスの調整量を確保しやすい。そこで、パッケージ部分における実効的な寄生容量の低減に着目する。
【００３６】
例えば、出力ピンＴｘＰに記載するパッケージ部分での寄生容量は、差動信号が出力される出力ピンＴｘＮとの間の寄生容量Ｃ１２と、隣接するＧＮＤ電位ピンＶｓｓＴｘとの間の寄生容量Ｃ０が支配的となる。特性インピーダンスの低下を防ぐためには、これら全ての寄生容量を低減することが好ましい。しかし、そのために各ピン間の距離を大きくすることは、半導体装置の大型化を招くので好ましくない。
【００３７】
線路の特性インピーダンスは、２つの導体の表面に対向して現れた電荷をつなぐ電気力線が線路に沿って移動する場合の線路内の電界と磁界の比である。即ち、線路の特性インピーダンスは、線路に挟まれた空間を進む電磁波を構成する電界と磁界の比である。従って、線路の特性インピーダンスＺ０は、損失を無視するとＺ０＝（Ｌ／Ｃ）０．５で求められる。ただし、Ｃは線路の容量で、Ｌは線路のインダクタンスである。
【００３８】
信号ピンＴｘＰと信号ピンＴｘＮとの間に発生する電界は、信号ピンＴｘＰとＧＮＤ電位ピンＶｓｓＴｘとの間に発生する電界の理想的には２倍となる。従って、信号ピンＴｘＰに対して、信号ピンＴｘＮとの間隔を広げた場合は、ＧＮＤ電位ピンＶｓｓＴｘとの間隔を同じだけ広げた場合に比べて、電界強度の減少量が２倍となる。
【００３９】
また、信号ピンＴｘＰに対して、相殺する磁場を発生させる信号ピンＴｘＮを遠ざけると信号ピンＴｘＰが発生する磁場の強度は大幅に増す。従って、信号ピンＴｘＰに対して、信号ピンＴｘＮとの間隔を広げた場合は、ＧＮＤ電位ピンＶｓｓＴｘとの間隔を同じだけ広げた場合に比べて、インダクタンスの増加量が大きい。
【００４０】
よって、差動信号の信号ピン同士の間隔を広げた場合は、固定電位の信号ピンとの間隔を同じだけ広げた場合に比べて、特性インピーダンスに対する実質的な寄与が大きい。従って、限られた寸法の中でピン間の距離を割り当てて実質的な容量の減少及びインダクタンスの増加を目指す場合、差動信号の信号ピン同士の間隔を大きくするのが有効である。
【００４１】
本実施の形態では、２本の差動信号用インナーリード１４ａの間隔を複数のインナーリード１４の最小間隔よりも広くしている。これにより、特性インピーダンスの不整合を小さくして信号の伝達特性が劣化するのを防ぐことができる。そして、全てのインナーリードの間隔を広くしているわけではないので、半導体装置の大型化を抑制することができる。
【００４２】
また、可能であれば、差動信号用インナーリード１４ａと固定電位用インナーリード１４ｂとの間隔も、複数のインナーリード１４の最小間隔よりも広くするのが好ましい。ただし、パッケージの外形に対する制約が厳しい場合は、２本の差動信号用インナーリード１４ａの間隔を、差動信号用インナーリード１４ａと固定電位用インナーリード１４ｂとの間隔よりも広くするのが好ましい。
【００４３】
実施の形態２．
図９は、本発明の実施の形態２に係る半導体装置の要部を拡大した平面図である。実施の形態１では２本の差動信号用インナーリード１４ａの間隔を広げたのに対し、本実施の形態では、２個の差動信号用パッド１８ａの間隔を、複数のパッド１８の最小間隔よりも広くしている。
【００４４】
これにより、ボールボンディング位置を離すことができ、ボールボンディング位置から伸びるワイヤーの間隔を広げることができるるため、特性インピーダンスの不整合を小さくして信号の伝達特性が劣化するのを防ぐことができる。そして、全てのパッドの間隔を広くしているわけではないので、半導体装置の大型化を抑制することができる。ここで、伝送線路は分布定数回路として振る舞うため、信号周波数の上昇に応じてなるべくパッド１８近傍で対策を施すのが好ましい。これに対し、本実施の形態は、実施の形態１よりも更にパッド１８近傍で対策を施すことができるため有効である。
【００４５】
また、可能であれば、差動信号用パッド１８ａと固定電位用パッド１８ｂとの間隔も、複数のパッド１８の最小間隔よりも広くするのが好ましい。ただし、半導体チップ１７に対する外形に対する制約が厳しい場合は、２個の差動信号用パッド１８ａの間隔を、差動信号用パッド１８ａと固定電位用のパッド１８ｂとの間隔よりも広くするのが好ましい。
【００４６】
実施の形態３．
図１０は、本発明の実施の形態３に係る半導体装置のパッケージ本体の内部を示す平面図であり、図１１は図１０の要部を拡大した平面図である。本実施の形態３では２本の差動信号用インナーリード１４ａの間隔ＷＡを、差動信号用インナーリード１４ａがアウターリードと連続する部分の間隔ＷＢよりも広くしている。例えば、間隔ＷＡを２５０μｍ、間隔ＷＢを２２０μｍとする。これにより、特性インピーダンスの不整合を小さくして信号の伝達特性が劣化するのを防ぐことができる。そして、全てのインナーリードの間隔を広くしているわけではないので、半導体装置の大型化を抑制することができる。
【００４７】
また、差動信号用インナーリード１４ａの全長に渡って、寄生容量の大きなところが形成されるのを避けるのが好ましい。例えば、差動信号用インナーリード１４ａにおいて、その全長の半分以上の部分で、２本の差動信号用インナーリード１４ａの間隔を、差動信号用インナーリード１４ａがアウターリードと連続する部分の間隔ＷＢよりも広く、かつ、２本の差動信号用インナーリード１４ａ間の最小距離が、前述の間隔ＷＢ以上であることが好ましい。
【００４８】
このように差動信号用インナーリード１４ａの全体に渡ってリード間隔を十分に確保しようとすると、リード抜け防止のための突起部を２本の差動信号用インナーリード１４ａの間の領域に形成するのが困難になる場合がある。この場合には、インナーリードが途中で大きく折れ曲がる形状を採用することにより、リードが封止樹脂から抜ける問題を防ぐことができる。
【００４９】
また、リード抜け防止の突起を差動信号リードの間の領域とは反対の面に設けてもよい。このようにしても差動信号リード間の最小距離を確保しつつ、リード抜けを防止することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態１に係る半導体装置を示す平面図である。
【図２】本発明の実施の形態１に係る半導体装置の側面図である。
【図３】本発明の実施の形態１に係る半導体装置のパッケージ本体の内部を示す平面図である。
【図４】図３の要部を拡大した平面図である。
【図５】本発明の実施の形態１に係る半導体装置の製造過程でワイヤボンディングする様子を示す平面図である。
【図６】図５の要部を拡大した平面図である。
【図７】本発明の実施の形態１に係る半導体装置とホスト側機器が接続された状態を示す図である。
【図８】本発明の実施の形態１に係る半導体装置にＥＳＤ保護素子を組み込んだ状態を示す図である。
【図９】本発明の実施の形態２に係る半導体装置の要部を拡大した平面図である。
【図１０】本発明の実施の形態３に係る半導体装置のパッケージ本体の内部を示す平面図である。
【図１１】図１０の要部を拡大した平面図である。
【符号の説明】
【００５１】
１３  ダイパッド
１４  インナーリード
１４ａ  差動信号用のインナーリード
１４ｂ  固定電位用インナーリード
１５  Ｔ字型インナーリード
１５ａ  第１リード部
１５ｂ  第２リード部
１６  ＧＮＤリード
１７  半導体チップ
１８  パッド
１８ａ  差動信号用のパッド
１８ｂ  固定電位用パッド
２１  ワイヤー（第１ワイヤー）
２２  ＧＮＤワイヤー
２３  ワイヤー（第２ワイヤー）
２４  リード押え
【図１】
2008218776.tif 000003
【図２】
2008218776.tif 000004
【図３】
2008218776.tif 000005
【図４】
2008218776.tif 000006
【図５】
2008218776.tif 000007
【図６】
2008218776.tif 000008
【図７】
2008218776.tif 000009
【図８】
2008218776.tif 000010
【図９】
2008218776.tif 000011
【図１０】
2008218776.tif 000012
【図１１】
2008218776.tif 000013