(57)【要約】【課題】アニール工程で化合物半導体素子の寿命が短くなるといった問題を改善する化合物半導体素子の製造方法を提供する。【解決手段】化合物半導体素子の製造方法において、Ｇａ（ガリウム）またはＩｎ（インジウム）を含む化合物半導体ウエハ１またはＧａまたはＩｎを含む化合物半導体層１５にＰｔ（白金）またはＴｉ（チタン）を含む電極１７，１９を形成した後、熱処理温度を３５０℃〜４３０℃の範囲内とする熱処理を施す工程を含む手順とする。【選択図】図７
2008034619.tif 000002
【特許請求の範囲】
【請求項１】
ウエハ上にＧａ（ガリウム）またはＩｎ（インジウム）を含む化合物半導体層を形成する化合物半導体層形成工程と、
該化合物半導体層形成工程後に、前記化合物半導体層上にＰｔ（白金）またはＴｉ（チタン）を含む電極を形成する電極形成工程と、
該電極形成工程後に、前記化合物半導体層及び前記電極が形成された前記ウエハに熱処理を施す熱処理工程と、
を有し、
該熱処理工程における熱処理温度を３５０℃〜４３０℃の範囲内とすることを特徴とする化合物半導体素子の製造方法。
【請求項２】
Ｇａ（ガリウム）またはＩｎ（インジウム）を含む化合物半導体ウエハ上にＰｔ（白金）またはＴｉ（チタン）を含む電極を形成する電極形成工程と、
該電極形成工程後に、前記化合物半導体ウエハに熱処理を施す熱処理工程と、
を有し、
該熱処理工程における熱処理温度を３５０℃〜４３０℃の範囲内とすることを特徴とする化合物半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体素子の製造方法に係り、特にＧａ（ガリウム）やインジウム（Ｉｎ）を含む半導体レーザ素子等の化合物半導体素子の製造方法に関する。
【背景技術】
【０００２】
化合物半導体素子の一形態として半導体レーザ素子がある。
半導体レーザ素子は、ＤＶＤ（Digital Versatile Disc）等の光記録媒体の記録及び再生を行うための光ピックアップ等に用いられている。
また、半導体レーザ素子は、ｐ側電極及びｎ側電極を備えており、このｐ側電極とｎ側電極との間に外部から電流を印加することにより活性層からレーザ光を出射するものであるが、レーザ光を出射しているときの半導体レーザ素子の素子温度は自己発熱により高温になる。
そのため、半導体レーザ素子を実装する際、通常、ｐ側電極及びｎ側電極のいずれか一方を放熱性が良好であり導電性に優れたろう材を用いてサブマウントやヒートシンクに接続する。
【０００３】
半導体レーザ素子をろう材を用いて接続する際、接続による加熱のため、ろう材，電極，及び素子本体間で構成元素の相互拡散が起こる場合がある。
この相互拡散は、ろう材と電極との密着性や電極と素子本体との密着性を悪化させたり素子の導通抵抗を増加させる原因となる。
【０００４】
そこで、上述した相互拡散を防止する手段の一例が特許文献１及び特許文献２に記載されている。
【０００５】
特許文献１の記載によれば、Ｐｔ（白金）またはＴｉ（チタン）を含む電極の厚さを４μｍ以上とすることにより相互拡散を低減できるとしている。
【０００６】
また、特許文献２の記載によれば、ｐ側電極をＴｉ層，Ｐｔ層，Ｔｉ層，Ｐｔ層，及びＡｕ（金）層が順次積層されてなる５層構造とすることにより、相互拡散を防止できるとしている。
【特許文献１】特開２００４−３１１６７８号公報
【特許文献２】特開２０００−１８３４０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１及び特許文献２に記載されているようなＰｔやＴｉを含む電極を有する半導体レーザ素子等の化合物半導体素子を製造する製造過程において、この電極と素子本体とのオーミック特性を得るための熱処理（アニールという場合がある）を行うが、熱処理の温度（アニール温度という場合がある）によっては素子本体の構成元素であるＧａ（ガリウム）やＩｎ（インジウム）が電極内部に拡散する場合がある。
ＧａやＩｎ等が電極内部へ拡散すると、ろう材と電極との密着性や電極と素子本体との密着性を悪化させたり原因となる他、ＧａやＩｎ等が拡散した領域は高抵抗領域になるため作製された素子の導通抵抗を増加させる原因となる。
導通抵抗の大きい素子は通電時の発熱量も大きくなるため、素子の寿命を短くさせてしまう。
【０００８】
そこで、本発明が解決しようとする課題は、アニール工程で素子の寿命が短くなるといった問題を改善する化合物半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本願各発明は次の手段を有する。
１）ウエハ（１）上にＧａ（ガリウム）またはＩｎ（インジウム）を含む化合物半導体層（１５）を形成する化合物半導体層形成工程と、該化合物半導体層形成工程後に、前記化合物半導体層上にＰｔ（白金）またはＴｉ（チタン）を含む電極（１７）を形成する電極形成工程と、該電極形成工程後に、前記化合物半導体層及び前記電極が形成された前記ウエハに熱処理を施す熱処理工程と、を有し、該熱処理工程における熱処理温度を３５０℃〜４３０℃の範囲内とすることを特徴とする化合物半導体素子（５０）の製造方法である。
２）Ｇａ（ガリウム）またはＩｎ（インジウム）を含む化合物半導体ウエハ（１）上にＰｔ（白金）またはＴｉ（チタン）を含む電極（１９）を形成する電極形成工程と、該電極形成工程後に、前記化合物半導体ウエハに熱処理を施す熱処理工程と、を有し、該熱処理工程における熱処理温度を３５０℃〜４３０℃の範囲内とすることを特徴とする化合物半導体素子（５０）の製造方法である。
【発明の効果】
【００１０】
本発明によれば、特に、Ｇａ（ガリウム）またはＩｎ（インジウム）を含む化合物半導体ウエハまたは化合物半導体層にＰｔ（白金）またはＴｉ（チタン）を含む電極を形成した後、熱処理温度を３５０℃〜４３０℃の範囲内とする熱処理を施すことによって、素子の寿命が短くなることを防止できるという効果を奏する。
【発明を実施するための最良の形態】
【００１１】
本発明の実施の形態を、好ましい実施例である第１実施例〜第４実施例により図１〜図９を用いて説明する。
【００１２】
＜第１実施例＞
まず、化合物半導体素子の一形態である半導体レーザ素子５０の製造方法を第１工程〜第５工程として図１〜図５を用いて説明する。
図１〜図５は、本発明の化合物半導体素子の製造方法の第１実施例における第１工程〜第５工程をそれぞれ説明するための模式的断面図である。
なお、以下に説明するように、ｎ型ＧａＡｓウエハ１に第１工程〜第５工程を施した後、このｎ型ＧａＡｓウエハ１を分断することにより複数の半導体レーザ素子５０を得るが、図１〜図５では、説明をわかりやすくするために、工程の始めから単体の半導体レーザ素子５０の構造を示すこととする。
【００１３】
（第１工程）［図１参照］
第１の結晶成長として、ｎ型ＧａＡｓ（ガリウム砒素）ウエハ１上に、厚さが１．５μｍでありＳｉ（シリコン）ドープ量が１Ｅ１８ｃｍ−３であるｎ型Ａｌ０．５Ｇａ０．５Ａｓ（アルミニウムガリウム砒素）クラッド層３、厚さが０．０７μｍでありノンドープのＡｌ０．１３Ｇａ０．８７Ａｓ活性層４、厚さが０．３μｍでありＺｎ（亜鉛）ドープ量が１Ｅ１８ｃｍ−３である第１のｐ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層５、厚さが０．０３μｍでありＺｎドープ量が１Ｅ１８ｃｍ−３であるｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチングストップ層６、厚さが０．７μｍでありＺｎドープ量が１Ｅ１８ｃｍ−３である第２のｐ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層７、及び厚さが０．３μｍでありＺｎドープ量が５Ｅ１９ｃｍ−３であるｐ型ＧａＡｓキャップ層８を、ＭＯＣＶＤ（Metalorganic Chemical Vapor Deposition）法により順次積層する。
なお、ｎ型を第１導電型、ｐ型を第２導電型と称する場合がある。
【００１４】
（第２工程）［図２参照］
ｐ型ＧａＡｓキャップ層８及びｐ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層７を、フォトリソ法を用いて選択的にエッチングして、ｐ型ＧａＡｓキャップ層８及びｐ型Ａｌ０．５Ｇａ０．５Ａｓクラッド層７からなるリッジ１０を、所定の間隔を有する略平行なストライプ状に複数形成する。
なお、図２には、複数形成されたリッジ１０のうちの一つを示している。
【００１５】
（第３工程）［図３参照］
第２の結晶成長として、第２工程のエッチングにより露出したｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチングストップ層６上に、リッジ１０の段差を埋めるように、厚さが約０．６μｍでありＳｉドープ量が１Ｅ１８ｃｍ−３であるｎ型Ａｌ０．５Ｇａ０．５Ａｓ電流狭窄層１２、及び厚さが約０．４μｍでありＳｉドープ量が１Ｅ１８ｃｍ−３であるｎ型ＧａＡｓ電流狭窄層１３を、ＭＯＣＶＤ法により順次成膜して積層する。
【００１６】
（第４工程）［図４参照］
第３の結晶成長として、リッジ１０及びｎ型ＧａＡｓ電流狭窄層１３上に、厚さが３μｍでありＺｎドープ量が１Ｅ１９ｃｍ−３であるｐ型ＧａＡｓコンタクト層１５をＭＯＣＶＤ法により成膜する。
【００１７】
（第５工程）［図５参照］
ｐ型ＧａＡｓコンタクト層１５の表面に、第１のｐ側電極層１７ａであり厚さが１５０ｎｍであるＡｕＢｅ（金ベリリウム）層，第２のｐ側電極層１７ｂであり厚さが２００ｎｍであるＰｔ（白金）層，及び第３のｐ側電極層１７ｃであり厚さが１μｍであるＡｕ（金）層を真空蒸着法により順次成膜する。
成膜された第１〜第３のｐ側電極層１７ａ〜１７ｃはｐ側電極１７となる。
【００１８】
また、ｎ型ＧａＡｓウエハ１の積層方向とは反対側の面に、第１のｎ側電極層１９ａであり厚さが１５０ｎｍであるＡｕＧｅ（金ゲルマニウム）層，第２のｎ側電極層１９ｂであり厚さが１００ｎｍであるＮｉ（ニッケル）層，第３のｎ側電極層１９ｃであり厚さが２００ｎｍであるＰｔ（白金）層，及び第４のｎ側電極層１９ｄであり厚さが１μｍであるＡｕ（金）層を真空蒸着法により順次成膜する。
成膜された第１〜第４のｎ側電極層１９ａ〜１９ｄはｎ側電極１９となる。
【００１９】
次に、ｐ側電極１７及びｎ側電極１９が形成された上述のｎ型ＧａＡｓウエハ１に熱処理（アニールという場合もある）を施す。
【００２０】
その後、上述の第１工程〜第５工程を経たｎ型ＧａＡｓウエハ１を所定位置で分断することにより、複数の半導体レーザ素子５０を得る。
【００２１】
ここで、上述した第５工程におけるアニール温度とｐ側電極１７の組成との関係について図６を用いて説明する。
図６はアニール温度とｐ側電極１７の組成との関係を説明するための図であり、（ａ）はアニール温度を４００℃、（ｂ）は４３０℃、（ｃ）は４４０℃、（ｄ）は４６０℃としてそれぞれアニールを行ったときの測定結果である。
また、図６における縦軸はアニール後のｐ側電極１７で検出された元素の組成比率（atom％）を示し、横軸はｐ側電極１７の表面からのその深さ方向の測定位置を示している。
ｐ側電極１７の表面からの深さ方向の各測定位置における元素の組成比率（atom％）は、ＥＳＣＡ（Electron Spectroscopy for Chemical Analysis）により測定した。
【００２２】
図６（ａ），（ｂ）に示すように、アニール温度が４００℃及び４３０℃の場合には、ｐ側電極１７においてその構成元素以外の元素は確認されなかった。
しかしながら、図６（ｃ），（ｄ）に示すように、アニール温度が４４０℃及び４６０℃の場合には、ｐ側電極１７において、ｐ側電極１７の構成元素以外の元素であるＧａ（ガリウム）及びＡｓ（砒素）が、特に、第２のｐ側電極層１７ｂであるＰｔ層で確認された。
これは、高いアニール温度（４４０℃，４６０℃）でアニールしたことにより、ｐ側電極１７に隣接する化合物半導体層であるｐ型コンタクト層１５の構成元素であるＧａ及びＡｓがｐ側電極１７の内部に拡散したものと考えられる。
【００２３】
次に、アニール温度を４００℃としてアニールを行って作製した半導体レーザ素子、及び、アニール温度を４６０℃としてアニールを行って作製した半導体レーザ素子に信頼性試験の１つである通電試験を行い、その結果を図７に示す。
図７は第１実施例で作製した半導体レーザ素子の通電試験結果を示す図である。
ここで、通電試験は、発光出力を２００ｍＷとしオン時間及びオフ時間がそれぞれ１００ｎｓであるパルス通電で環境温度７０℃にて１０００時間行った。
【００２４】
その結果、図７に示すように、アニール温度が４００℃の場合には１０００時間を経過しても駆動電流に大きな変化は見られなかったものの、アニール温度が４６０℃の場合には約１２５時間後にレーザ発振しなくなった。
これは、高いアニール温度（４６０℃）でアニールを行ったため、ｐ型コンタクト層１５の構成元素であるＧａ及びＡｓがｐ側電極１７の内部に拡散し、この拡散された領域の通電抵抗が増大したことにより通電中の素子温度が高くなって素子が破壊されたものと考えられる。
【００２５】
そこで、上述したアニール温度の他に、上述したアニール温度とは異なるアニール温度でもアニールを行って、各アニール温度でアニールを行ったときのｐ側電極１７及びｎ側電極１９の組成をそれぞれＥＳＣＡで調べると共に、ｐ側電極１７及びｎ側電極１９と素子本体とのオーミック特性をそれぞれ調べ、また、各アニール温度で作製した素子それぞれに上述の通電試験を行い、その結果を表１にまとめた。
【００２６】
【表１】
2008034619.tif 000003
【００２７】
表１中、項目の“拡散”において、ｐ側電極１７及びｎ側電極１９における構成元素以外の元素が確認されなかったものを“○”で示し、確認されたものを“×”で示している。
また、項目の“オーミック特性”において、ｐ側電極１７及びｎ側電極１９と素子本体との接続でオーミック特性が得られたものを“○”で示し、得られなかったものを“×”で示している。
また、項目の“通電試験”において、１０００時間を経過しても駆動電流に大きな変化が見られなかった半導体レーザ素子を“○”で示し、１０００時間を経過する途中でレーザ発振しなくなった半導体レーザ素子を“×”で示している。
【００２８】
表１に示す結果から、アニールの際にＧａＡｓ系の化合物半導体素子（ウエハ）本体からＧａやＡｓ等の構成元素が上述のｐ側電極１７及びｎ側電極１９に拡散することを抑制するためには、アニール温度を４３０℃以下に設定すればよいことを確認した。
また、表１に示す結果から、上述のｐ側電極１７及びｎ側電極１９とＧａＡｓ系の化合物半導体素子（ウエハ）本体との接続においてオーミック特性を得るためには、アニール温度を３５０℃以上に設定すればよいことを確認した。
また、表１に示す結果から、信頼性試験の１つである通電試験を行った際にレーザ発振しなくなるといった不具合を発生させないためには、アニール温度を４３０℃以下に設定すればよいことを確認した。
上述した結果から、上述のｐ側電極１７及びｎ側電極１９が形成されたＧａＡｓ系の化合物半導体ウエハをアニールする際のアニール温度を３５０℃〜４３０℃の範囲内に設定することが必要である。
【００２９】
＜第２実施例＞
次に、第２実施例について説明する。
第２実施例は、第１実施例に対して、ｐ側電極１７における第１のｐ側電極層１７ａをＴｉ（チタン）層（第１実施例ではＡｕＢｅ層）とし、ｎ側電極１９を、ｎ型ＧａＡｓウエハ１の積層方向とは反対側の面に第１のｎ側電極層１９ａであり厚さが１５０ｎｍであるＡｕＧｅＮｉ（金ゲルマニウムニッケル）層，第２のｎ側電極層１９ｂであり厚さが２００ｎｍであるＰｔ層，及び第３のｎ側電極層１９ｃであり厚さが１μｍであるＡｕ層が真空蒸着法により順次成膜されてなる積層構造とする点で異なり、それ以外の構成は第１実施例と同じである。
【００３０】
そして、第１実施例で詳述したアニール温度の検討と同様の検討を行い、その検討結果を表２及び図８に示す。
【００３１】
【表２】
2008034619.tif 000004
【００３２】
まず、表２に示す検討結果について説明する。
表２中、項目の“拡散”，“オーミック特性”，及び“通電試験”における○×判定は表１で詳述した○×判定と同じである。
表２に示す結果から、アニールの際にＧａＡｓ系の化合物半導体素子（ウエハ）本体からＧａやＡｓ等の構成元素が上述のｐ側電極１７及びｎ側電極１９に拡散することを抑制するためには、アニール温度を４３０℃以下に設定すればよいことを確認した。
また、表２に示す結果から、上述のｐ側電極１７及びｎ側電極１９とＧａＡｓ系の化合物半導体素子（ウエハ）本体との接続においてオーミック特性を得るためには、アニール温度を３５０℃以上に設定すればよいことを確認した。
また、表２に示す結果から、信頼性試験の１つである通電試験を行った際にレーザ発振しなくなるといった不具合を発生させないためには、アニール温度を４３０℃以下に設定すればよいことを確認した。
上述した結果から、上述のｐ側電極１７及びｎ側電極１９が形成されたＧａＡｓ系の化合物半導体ウエハをアニールする際のアニール温度を３５０℃〜４３０℃の範囲内に設定することが必要である。
【００３３】
ここで、代表例として、表２中のアニール温度が４３０℃の場合と４６０℃の場合のアニール後のｐ側電極１７のそれぞれの組成をＥＳＣＡで測定した測定結果を図８に示す。
図８は第２実施例におけるアニール温度とｐ側電極１７の組成との関係を説明するための図であり、（ａ）はアニール温度を４３０℃、（ｂ）は４６０℃としてアニールを行ったときの測定結果である。
【００３４】
図８（ａ）に示すように、アニール温度が４３０℃の場合には、ｐ側電極１７においてその構成元素以外の元素は確認されなかったが、図６（ｂ）に示すように、アニール温度が４６０℃の場合には、ｐ側電極１７においてその構成元素以外の元素である特にＧａが、第１のｐ側電極層１７ａであるＴｉ層で確認された。
これはｐ側電極１７に隣接する化合物半導体層であるｐ型ＧａＡｓコンタクト層１５の構成元素であるＧａがアニールによりｐ側電極１７の内部に拡散したものと考えられる。
【００３５】
＜第３実施例＞
次に、第３実施例について説明する。
第３実施例は、第２実施例に対して、ｐ側電極１７における第３のｐ側電極層１７ｃをＴｉ層（第２実施例ではＡｕ層）とし、さらに第４のｐ側電極層１７ｄとして厚さが２００ｎｍであるＰｔ層、及び、第５のｐ側電極層１７ｅとして厚さが１μｍであるＡｕ層が真空蒸着法により順次成膜されてなる積層構造とする点で異なり、それ以外の構成は第２実施例と同じである。
【００３６】
そして、前述の第１実施例及び第２実施例で行ったアニール温度の検討と同様の検討を行い、その検討結果を表３に示す。
【００３７】
【表３】
2008034619.tif 000005
【００３８】
表３中、項目の“拡散”，“オーミック特性”，及び“通電試験”における○×判定は表１（表２）で詳述した○×判定と同じである。
表３に示す結果から、アニールの際にＧａＡｓ系の化合物半導体素子（ウエハ）本体からＧａやＡｓ等の構成元素が上述のｐ側電極１７及びｎ側電極１９に拡散することを抑制するためには、アニール温度を４３０℃以下に設定すればよいことを確認した。
また、表３に示す結果から、上述のｐ側電極１７及びｎ側電極１９とＧａＡｓ系の化合物半導体素子（ウエハ）本体との接続においてオーミック特性を得るためには、アニール温度を３５０℃以上に設定すればよいことを確認した。
また、表３に示す結果から、信頼性試験の１つである通電試験を行った際にレーザ発振しなくなるといった不具合を発生させないためには、アニール温度を４３０℃以下に設定すればよいことを確認した。
上述した結果から、上述のｐ側電極１７及びｎ側電極１９が形成されたＧａＡｓ系の化合物半導体ウエハをアニールする際のアニール温度を３５０℃〜４３０℃の範囲内に設定することが必要である。
【００３９】
＜第４実施例＞
次に、第４実施例について説明する。
第１実施例〜第３実施例ではＧａＡｓ系の化合物半導体素子を例に挙げて説明したが、第４実施例ではＧａＩｎＰ（ガリウムインジウムリン）系の化合物半導体素子を例に挙げて表４及び図９を用いて説明する。
即ち、第４実施例は、第１実施例〜第３実施例に対して、ｐ側電極層１７に隣接する下地層（第１実施例〜第３実施例におけるｐ型ＧａＡｓコンタクト層１５に相当する）をｐ型ＧａＩｎＰ層とし、ｎ側電極層１９に隣接する下地ウエハ（第１実施例〜第３実施例におけるｎ型ＧａＡｓウエハ１に相当する）をｎ型ＧａＩｎＰウエハとする点で異なる。
【００４０】
そして、前述の第１実施例〜第３実施例で行ったアニール温度の検討と同様の検討を行い、その検討結果を表４に示す。
【００４１】
【表４】
2008034619.tif 000006
【００４２】
表４中、項目の“拡散”，“オーミック特性”，及び“通電試験”における○×判定は表１（表２，表３）で詳述した○×判定と同じである。
表４に示す結果から、アニールの際にＧａＩｎＰ系の化合物半導体素子（ウエハ）本体からＧａやＩｎ等の構成元素が上述のｐ側電極１７及びｎ側電極１９に拡散することを抑制するためには、アニール温度を４３０℃以下に設定すればよいことを確認した。
また、表４に示す結果から、上述のｐ側電極１７及びｎ側電極１９とＧａＩｎＰ系の化合物半導体素子（ウエハ）本体との接続においてオーミック特性を得るためには、アニール温度を３５０℃以上に設定すればよいことを確認した。
また、表４に示す結果から、信頼性試験の１つである通電試験を行った際にレーザ発振しなくなるといった不具合を発生させないためには、アニール温度を４３０℃以下に設定すればよいことを確認した。
上述した結果から、上述のｐ側電極１７及びｎ側電極１９が形成されたＧａＩｎＰ系の化合物半導体ウエハをアニールする際のアニール温度を３５０℃〜４３０℃の範囲内に設定することが必要である。
【００４３】
ここで、代表例として、表４中の（２）におけるアニール温度が４３０℃の場合と４６０℃の場合のアニール後のｐ側電極１７のそれぞれの組成をＥＳＣＡで測定した測定結果を図９に示す。
図９は第４実施例におけるアニール温度とｐ側電極１７の組成との関係を説明するための図であり、（ａ）はアニール温度を４３０℃、（ｂ）は４６０℃としてそれぞれアニールを行ったときの測定結果を示す。
【００４４】
図９（ａ）に示すように、アニール温度が４３０℃の場合には、ｐ側電極１７においてその構成元素以外の元素は確認されなかったが、図９（ｂ）に示すように、アニール温度が４６０℃の場合には、ｐ側電極１７において、ｐ側電極１７の構成元素以外の元素である特にＩｎが、第１のｐ側電極層１７ａであるＴｉ層で確認された。
これはｐ側電極１７に隣接する化合物半導体層であるＧａＩｎＰ層の構成元素であるＩｎがアニールによりｐ側電極１７の内部に拡散したものと考えられる。
【００４５】
以上、第１実施例〜第４実施例で詳述したように、ＧａＡｓ系やＧａＩｎＰ系の化合物半導体素子の製造方法において、電極形成後の化合物半導体ウエハにアニールを行う際にアニール温度を３５０℃〜４３０℃の範囲内に設定することにより、アニールによって化合物半導体ウエハの構成元素が電極内に拡散することを防止できるので、素子の寿命が短くなることを防止できる。
【００４６】
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
【００４７】
例えば、第３実施例では、ｐ側電極１７における第１のｐ側電極層１７ａをＴｉ層としたがこれに限定されるものではなく、この第１のｐ側電極層１７ａをＴｉ層の代わりにＡｕＢｅ層としてもよい。
【００４８】
また、第１実施例〜第４実施例では、化合物半導体素子の一形態として半導体レーザ素子を例に挙げて説明したが、これに限定されるものではなく、本発明はＧａやＩｎを含む化合物半導体素子全般に用いることができる。
【図面の簡単な説明】
【００４９】
【図１】本発明の化合物半導体素子の製造方法の第１実施例における第１工程を説明するための模式的断面図である。
【図２】本発明の化合物半導体素子の製造方法の第１実施例における第２工程を説明するための模式的断面図である。
【図３】本発明の化合物半導体素子の製造方法の第１実施例における第３工程を説明するための模式的断面図である。
【図４】本発明の化合物半導体素子の製造方法の第１実施例における第４工程を説明するための模式的断面図である。
【図５】本発明の化合物半導体素子の製造方法の第１実施例における第５工程を説明するための模式的断面図である。
【図６】第２実施例におけるアニール温度とｐ側電極の組成との関係を説明するための図である。
【図７】第１実施例で作製した半導体レーザ素子の通電試験結果を示す図である。
【図８】第２実施例におけるアニール温度とｐ側電極の組成との関係を説明するための図である。
【図９】第４実施例におけるアニール温度とｐ側電極の組成との関係を説明するための図である。
【符号の説明】
【００５０】
１  ｎ型ウエハ、  ３  ｎ型クラッド層、  ４  活性層、  ５，７  ｐ型クラッド層、  ６  ｐ型エッチングストップ層、  ８  ｐ型キャップ層、  １０  リッジ、  １２，１３  電流狭窄層、  １５  ｐ型コンタクト層、  １７  ｐ側電極、  １７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ  ｐ側電極層、  １９  ｎ側電極、  １９ａ，１９ｂ，１９ｃ，１９ｄ  ｎ側電極層、  ５０  半導体レーザ素子
【図１】
2008034619.tif 000007
【図２】
2008034619.tif 000008
【図３】
2008034619.tif 000009
【図４】
2008034619.tif 000010
【図５】
2008034619.tif 000011
【図６】
2008034619.tif 000012
【図７】
2008034619.tif 000013
【図８】
2008034619.tif 000014
【図９】
2008034619.tif 000015