(57)【要約】【課題】局所的温度差によって変化するセル遅延および配線遅延の計算精度を高めてタイミング検証を高精度に行えるようにする。【解決手段】半導体回路の消費電力Ｐをインスタンス毎に計算する消費電力計算工程Ｓ１と、消費電力からインスタンス毎の温度Ｔを計算する駆動セル温度計算工程Ｓ２と、インスタンス毎の温度をインスタンスが駆動する配線の温度として、この温度と、半導体回路の配線抵抗と配線容量を記載した第１の寄生素子情報Ｋ１とから、インスタンスが駆動する配線に対して温度変化分の配線抵抗を計算し第２の寄生素子情報Ｋ２を出力する配線抵抗温度修正工程Ｓ３と、第２の寄生素子情報Ｋ２と遅延ライブラリＬから、局所的温度差によって変化する配線抵抗を反映したセル遅延時間および配線遅延時間を計算する遅延計算工程Ｓ４と、遅延時間に基づきタイミング検証するタイミング検証工程Ｓ５とを含む。【選択図】図１
2008176450.tif 000002
【特許請求の範囲】
【請求項１】
計算機および記憶装置を使用して論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証するタイミング検証方法であって、
前記セルの固有名をインスタンスとして、前記半導体回路の消費電力を前記インスタンス毎に計算する消費電力計算工程と、
前記消費電力から前記インスタンス毎の温度を計算する駆動セル温度計算工程と、
前記インスタンス毎の温度を前記インスタンスが駆動する配線の温度とし、前記インスタンス毎の温度と、前記半導体回路の配線抵抗と配線容量を記載した第１の寄生素子情報から、前記インスタンスが駆動する配線に対して、温度変化分の配線抵抗を計算し、第２の寄生素子情報を出力する配線抵抗温度修正工程と、
前記第２の寄生素子情報と遅延ライブラリを入力して、前記インスタンスの遅延時間を計算する遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含む半導体集積回路のタイミング検証方法。
【請求項２】
前記駆動セル温度計算工程において、前記インスタンス毎の温度については、前記インスタンスの消費電力と前記インスタンスの遷移時間から熱量を計算し、前記熱量と前記半導体回路の熱容量の商より温度変化分を計算し、前記半導体回路の温度と前記温度変化分の和から算出する請求項１に記載の半導体集積回路のタイミング検証方法。
【請求項３】
前記配線抵抗温度修正工程において、材質によって決まる温度に対する抵抗変化値を示す温度係数と、前記インスタンス毎の温度の積から抵抗変動値を算出し、前記第１の寄生素子情報に記載の配線抵抗に前記抵抗変動値を加算した配線抵抗を算出する請求項１に記載の半導体集積回路のタイミング検証方法。
【請求項４】
計算機および記憶装置を使用して論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証するタイミング検証方法であって、
前記セルの固有名をインスタンスとして、前記半導体回路の消費電力を前記インスタンス毎に計算する消費電力計算工程と、
前記消費電力と、前記インスタンスが駆動する配線の座標が記載された配線ネット座標情報から、前記配線の温度を計算する配線ネット温度計算工程と、
前記配線の温度と、前記半導体回路の配線抵抗と配線容量を記載した第１の寄生素子情報から、前記インスタンスが駆動する配線に対して、温度変化分の配線抵抗を計算し、第２の寄生素子情報を出力する配線抵抗温度修正工程と、
前記第２の寄生素子情報と遅延ライブラリを入力して、前記インスタンスの遅延時間を計算する遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含む半導体集積回路のタイミング検証方法。
【請求項５】
論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証するタイミング検証方法であって、
前記セルの固有名をインスタンスとして、電源電圧値と、前記インスタンスの遷移時間と、前記半導体回路の配線抵抗と配線容量を記載した第１の寄生素子情報から、前記インスタンスが駆動する配線で自己発熱によって変化した配線の温度を算出する配線自己発熱温度計算工程と、
前記配線の温度と、前記第１の寄生素子情報から、前記インスタンスが駆動する配線に対して、温度変化分の配線抵抗を計算し、第２の寄生素子情報を出力する配線抵抗温度修正工程と、
前記第２の寄生素子情報と遅延ライブラリを入力して、前記インスタンスの遅延時間を計算する遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含む半導体集積回路のタイミング検証方法。
【請求項６】
前記配線ネット温度計算工程において、前記配線の温度は、前記インスタンス毎の消費電力と前記半導体回路の熱容量とインスタンス毎の遷移時間から、インスタンス毎の温度を計算し、インスタンス配置座標の温度テーブルを作成し、前記配線を囲む矩形領域の温度の平均値とする請求項４または請求項５に記載の半導体集積回路のタイミング検証方法。
【請求項７】
前記配線自己発熱温度計算工程において、前記配線の温度は、前記配線容量と前記電圧の積に対して前記遷移時間で割った値を前記配線に流れる電流とし、前記電流の２乗と前記配線抵抗と前記遷移時間と定数の積から熱量を計算し、前記熱量を配線の材質から決まる熱容量で割って温度変化を算出し、前記半導体回路の周辺温度と前記温度変化の和から計算する請求項５に記載の半導体集積回路のタイミング検証方法。
【請求項８】
計算機および記憶装置を使用して論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証するタイミング検証方法であって、
前記セルの固有名をインスタンスとして、前記半導体回路の消費電力を前記インスタンス毎に計算する消費電力計算工程と、
前記消費電力と、前記インスタンスが駆動する配線の座標が記載された配線ネット座標情報から、前記配線の温度の統計情報を記載した統計的配線ネット温度を出力する配線ネット温度計算工程と、
前記統計的配線ネット温度と、前記半導体回路の配線抵抗と配線容量を記載した第１の寄生素子情報から、温度変化分の配線抵抗を統計情報として計算し、統計的寄生素子情報を出力する統計的配線抵抗温度修正工程と、
前記統計的寄生素子情報と遅延ライブラリを入力して、統計情報をもつ遅延時間を計算する統計的遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含む半導体集積回路のタイミング検証方法。
【請求項９】
前記配線ネット温度計算工程において、前記統計的配線ネット温度は、前記インスタンス毎の消費電力と前記半導体回路の熱容量とインスタンス毎の遷移時間から、インスタンス毎の温度を計算し、インスタンス配置座標の温度テーブルを作成し、前記配線を囲む矩形領域の温度の平均値および標準偏差とする請求項８に記載の半導体集積回路のタイミング検証方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の論理セルを有する半導体集積回路におけるタイミング検証方法に関する。
【背景技術】
【０００２】
半導体集積回路のタイミング検証方法において、温度に対応した遅延時間計算を行う場合がある。この場合、特定の電源電圧および温度における論理セルの遅延特性に対応させてあらかじめ遅延ライブラリを作成しておき、その遅延ライブラリを用いて温度に対応した遅延時間計算を行う。しかし、このような方法では、論理セルが一律に同じ温度であるとする条件下で計算されており、発熱による局所的な温度変化に対応できない。
【０００３】
局所的温度を考慮した従来の遅延時間計算方法は、所定の温度を設定し、論理セルの消費電力を計算した結果から局所発熱量に基づく温度分布を計算し、温度分布に対して遅延時間の可変パラメータ（マージン）を設定するものである（例えば特許文献１参照）。
【特許文献１】特開２００１−１６８２００号公報（第１２頁、第５図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１のような遅延時間計算方法では、論理セルが駆動している配線抵抗の局所的な温度変化に対応できず、セル遅延および配線遅延の計算精度が低いものとなっている。
【０００５】
本発明は、このような事情に鑑みて創作したものであり、局所的温度差によって変化するセル遅延および配線遅延の計算精度を高め、高精度なタイミング検証を実現できるようにすることを目的としている。
【課題を解決するための手段】
【０００６】
本発明による半導体集積回路のタイミング検証方法は、
計算機および記憶装置を使用して論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証する方法であって、
前記セルの固有名をインスタンスとして、前記半導体回路の消費電力を前記インスタンス毎に計算する消費電力計算工程と、
前記消費電力から前記インスタンス毎の温度を計算する駆動セル温度計算工程と、
前記インスタンス毎の温度を前記インスタンスが駆動する配線の温度とし、前記インスタンス毎の温度と、前記半導体回路の配線抵抗と配線容量を記載した第１の寄生素子情報から、前記インスタンスが駆動する配線に対して、温度変化分の配線抵抗を計算し、第２の寄生素子情報を出力する配線抵抗温度修正工程と、
前記第２の寄生素子情報と遅延ライブラリを入力して、前記インスタンスの遅延時間を計算する遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含むものである。
【０００７】
ここで、セルとは、インバータやバッファ等の論理単位であり、インスタンスとは、同じ論理をもったセルであっても各々のセルを別個のものとして認識するための名前である。
【０００８】
このタイミング検証方法によれば、各インスタンスによって発生する局所的温度差を考慮して、駆動する配線抵抗を修正するので、局所的温度差によって変化するセル遅延時間および配線遅延時間の計算精度が高いものとなり、タイミング検証を高精度に実行することが可能となる。
【０００９】
上記のタイミング検証方法の前記駆動セル温度計算工程において、前記インスタンス毎の温度については、前記インスタンスの消費電力と前記インスタンスの遷移時間から熱量を計算し、前記熱量と前記半導体回路の熱容量の商より温度変化分を計算し、前記半導体回路の温度と前記温度変化分の和から算出するという態様がある。
【００１０】
また上記のタイミング検証方法の前記配線抵抗温度修正工程において、材質によって決まる温度に対する抵抗変化値を示す温度係数と、前記インスタンス毎の温度の積から抵抗変動値を算出し、前記第１の寄生素子情報に記載の配線抵抗に前記抵抗変動値を加算した配線抵抗を算出するという態様がある。
【００１１】
本発明による半導体集積回路のタイミング検証方法は、
計算機および記憶装置を使用して論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証する方法であって、
前記セルの固有名をインスタンスとして、前記半導体回路の消費電力を前記インスタンス毎に計算する消費電力計算工程と、
前記消費電力と、前記インスタンスが駆動する配線の座標が記載された配線ネット座標情報から、前記配線の温度を計算する配線ネット温度計算工程と、
前記配線の温度と、前記半導体回路の配線抵抗と配線容量を記載した第１の寄生素子情報から、前記インスタンスが駆動する配線に対して、温度変化分の配線抵抗を計算し、第２の寄生素子情報を出力する配線抵抗温度修正工程と、
前記第２の寄生素子情報と遅延ライブラリを入力して、前記インスタンスの遅延時間を計算する遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含むものである。
【００１２】
このタイミング検証方法によれば、配線ネット座標情報を利用して配線周辺に存在する各インスタンスによって発生する局所的温度差を考慮して、駆動する配線抵抗を修正するので、局所的温度差によって変化するセル遅延時間および配線遅延時間の計算精度が高いものとなり、タイミング検証を高精度に実行することが可能となる。
【００１３】
本発明による半導体集積回路のタイミング検証方法は、
計算機および記憶装置を使用して論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証する方法であって、
前記セルの固有名をインスタンスとして、電源電圧値と、前記インスタンスの遷移時間と、前記半導体回路の配線抵抗と配線容量を記載した第１の寄生素子情報から、前記インスタンスが駆動する配線で自己発熱によって変化した配線の温度を算出する配線自己発熱温度計算工程と、
前記配線の温度と、前記第１の寄生素子情報から、前記インスタンスが駆動する配線に対して、温度変化分の配線抵抗を計算し、第２の寄生素子情報を出力する配線抵抗温度修正工程と、
前記第２の寄生素子情報と遅延ライブラリを入力して、前記インスタンスの遅延時間を計算する遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含むものである。
【００１４】
このタイミング検証方法によれば、配線自身で発熱したことによる温度変化に対応して配線抵抗を変更できるため、局所的温度差によって変化するセル遅延時間および配線遅延時間の計算精度が高いものとなり、タイミング検証を高精度に実行することが可能となる。
【００１５】
上記のタイミング検証方法の前記配線ネット温度計算工程において、前記配線の温度は、前記インスタンス毎の消費電力と前記半導体回路の熱容量とインスタンス毎の遷移時間から、インスタンス毎の温度を計算し、インスタンス配置座標の温度テーブルを作成し、前記配線を囲む矩形領域の温度の平均値とするという態様がある。ここで矩形とは、長方形および正方形を含む。
【００１６】
また上記のタイミング検証方法の前記配線自己発熱温度計算工程において、前記配線の温度は、前記配線容量と前記電圧の積に対して前記遷移時間で割った値を前記配線に流れる電流とし、前記電流の２乗と前記配線抵抗と前記遷移時間と定数の積から熱量を計算し、前記熱量を配線の材質から決まる熱容量で割って温度変化を算出し、前記半導体回路の周辺温度と前記温度変化の和から計算するという態様がある。
【００１７】
本発明による半導体集積回路のタイミング検証方法は、
計算機および記憶装置を使用して論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証する方法であって、
前記セルの固有名をインスタンスとして、前記半導体回路の消費電力を前記インスタンス毎に計算する消費電力計算工程と、
前記消費電力と、前記インスタンスが駆動する配線の座標が記載された配線ネット座標情報から、前記配線の温度の統計情報を記載した統計的配線ネット温度を出力する配線ネット温度計算工程と、
前記統計的配線ネット温度と、前記半導体回路の配線抵抗と配線容量を記載した第１の寄生素子情報から、温度変化分の配線抵抗を統計情報として計算し、統計的寄生素子情報を出力する統計的配線抵抗温度修正工程と、
前記統計的寄生素子情報と遅延ライブラリを入力して、統計情報をもつ遅延時間を計算する統計的遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含むものである。
【００１８】
このタイミング検証方法によれば、インスタンス周辺の局所的な温度変化に対応して配線抵抗を統計的に変更できるため、局所的温度差によって変化するセル遅延時間および配線遅延時間の統計的な計算精度が高いものとなり、タイミング検証を高精度に実行することが可能となる。
【００１９】
また上記のタイミング検証方法の前記配線ネット温度計算工程において、前記統計的配線ネット温度は、前記インスタンス毎の消費電力と前記半導体回路の熱容量とインスタンス毎の遷移時間から、インスタンス毎の温度を計算し、インスタンス配置座標の温度テーブルを作成し、前記配線を囲む矩形領域の温度の平均値および標準偏差とするという態様がある。
【発明の効果】
【００２０】
本発明によれば、局所的な温度を配線抵抗に反映させて遅延計算するため、遅延時間の計算精度が高いものとなり、タイミング検証を高精度に実行することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明にかかわる半導体集積回路のタイミング検証方法の実施の形態を図面を用いて詳細に説明する。
【００２２】
（実施の形態１）
図１は、本発明の実施の形態１における半導体回路のタイミング検証方法を示すフローチャートである。計算機および記憶装置を用いて実現する。以降の説明では、セルとは、インバータやバッファ等の論理単位を指し、インスタンスとは、同じ論理をもったセルであっても各々のセルを別個のものとして認識するための名前をいう。
【００２３】
Ｐはインスタンス毎の消費電力が記載された消費電力、ｔはインスタンス毎の入力波形の遷移時間、Ｔはインスタンス毎の温度が記載されたインスタンス温度、Ｋ１は基準となる温度で計算された、配線ネット毎に配線抵抗と配線容量が記載された第１の寄生素子情報、Ｋ２は第１の寄生素子情報Ｋ１からインスタンス毎の局所的な温度差により変化する配線抵抗Ｒｉを修正した第２の寄生素子情報、Ｌは論理セルの遅延時間情報を記載した遅延ライブラリである。消費電力Ｐ、遷移時間ｔ、インスタンス温度Ｔ、第１の寄生素子情報Ｋ１、第２の寄生素子情報Ｋ２は記憶装置に記憶されており、必要に応じて記憶している情報の入出力を計算機によって行う。
【００２４】
図２は、１チップの消費電力分布から変換した温度分布である。
【００２５】
ΦＰは１チップの消費電力分布、Ｐ１からＰ４は消費電力を異にする領域、ΦＴは消費電力分布ΦＰから温度に変換した温度分布である。領域Ｐ１，Ｐ２，Ｐ３，Ｐ４の消費電力はそれぞれ、２５℃、３０℃、３５℃、４０℃に変換されている。
【００２６】
図３は、遅延時間の定義を示した図である。
【００２７】
Ｂ１，Ｂ２はともにバッファセルであり、バッファセルＢ１はバッファセルＢ２を駆動している。ＨはバッファセルＢ１，Ｂ２をつなぐ配線である。
【００２８】
ｗ１はバッファセルＢ１の入力ピンに入力される入力波形、ｗ２はバッファセルＢ１の出力ピンから出力される出力波形、ｗ３はバッファセルＢ２の入力ピンに入力される入力波形である。ＶＤＤは電源電圧、ＶＳＳはグラウンド電圧、Ｖthは遅延時間を測定するときの基準電圧である。
【００２９】
入力波形ｗ１が基準電圧Ｖthに達した時刻から出力波形ｗ２が基準電圧Ｖthに達した時刻までに所要した時間をセル遅延時間τＣとする。また、出力波形ｗ２が電圧Ｖthに達した時刻から入力波形ｗ３が電圧Ｖthに達した時刻までに所要した時間を配線遅延時間τＨとする。入力波形や出力波形が電源電圧ＶＤＤからグラウンド電圧ＶＳＳまたはグラウンド電圧ＶＳＳから電源電圧ＶＤＤに変化する時間を遷移時間ｔとする。
【００３０】
図４は、温度分布ΦＴにバッファセルＢ１，Ｂ２の配置情報を重ねている。バッファセルＢ１は３０℃の領域に属しており、バッファセルＢ２は４０℃の領域に属している。
【００３１】
図５（ａ）は第１の寄生素子情報Ｋ１として、配線Ｈの場合の配線抵抗と配線容量が記載されている。図５（ｂ）は、配線Ｈの配線抵抗と配線容量の構成を示している。ここでは、一般的なフォーマットであるＤＳＰＦ（Detail Standard Parasitic Format）を用いている。Ｒ１からＲ３は配線抵抗であり、Ｃ１からＣ３は配線容量である。配線抵抗Ｒ１〜Ｒ３の抵抗値は０．１Ω、配線容量Ｃ１〜Ｃ３の容量値は０．２ｐＦである。
【００３２】
次に、以上のように構成された本実施の形態の半導体集積回路のタイミング検証方法の動作を説明する。
【００３３】
消費電力計算工程Ｓ１では、インスタンスのそれぞれで消費電力を計算し、消費電力Ｐを出力する。
【００３４】
駆動セル温度計算工程Ｓ２では、消費電力Ｐと遷移時間ｔからインスタンス温度Ｔを計算する。
【００３５】
各インスタンスにおける温度Ｔは、式１から式３を用いて算出する。熱容量は半導体回路から決まる数値を使用する。
【００３６】
インスタンス温度Ｔ ＝ 周辺温度 ＋ 温度変化    ……………（式１）
温度変化 ＝ 熱量 ／ 熱容量                    ……………（式２）
熱量 ＝ ０．２４ × 消費電力Ｐ × 遷移時間ｔ  ……………（式３）
配線抵抗温度修正工程Ｓ３では、インスタンス温度Ｔと第１の寄生素子情報Ｋ１から、変化した温度分の配線抵抗の変動を修正して、第２の寄生素子情報Ｋ２を出力する。
【００３７】
配線の温度は、駆動しているインスタンスの温度として、式４を用いて配線抵抗Ｒｉを計算する。Ｒ０は周辺温度での配線抵抗値である。ΔＲは温度変化に対する抵抗の変
化を示した係数であり、材質によって決まる。
【００３８】
配線抵抗Ｒｉ ＝ Ｒ０ ＋ ΔＲ × 温度変化  ……………（式４）
配線Ｈの場合を用いて配線抵抗Ｒｉの修正方法について説明する。配線Ｈを駆動しているのは、バッファセルＢ１でインスタンス温度Ｔ３０℃とし、周辺温度を２５℃とすると、温度変化は式５のようになる。
【００３９】
温度変化 ＝ ３０℃ − ２５℃ ＝ ５℃  ……………（式５）
係数ΔＲを０．０１とすると、配線抵抗Ｒ１〜Ｒ３は、それぞれ、式４に代入して０
．１５Ωとなる。
【００４０】
遅延計算工程Ｓ４では、第２の寄生素子情報Ｋ２と遅延ライブラリＬを用いて、各インスタンスのセル遅延時間および配線遅延時間を計算する。
【００４１】
タイミング検証工程Ｓ５では、各インスタンスのセル遅延時間と配線遅延時間を用いてタイミング検証を行う。
【００４２】
以上説明したように、本実施の形態によれば、各インスタンスによって発生する局所的温度差を考慮して、駆動する配線抵抗Ｒｉを修正するので、局所的温度差によって変化するセル遅延時間および配線遅延時間の計算精度が高いものとなり、タイミング検証を高精度に実行することができる。
【００４３】
（実施の形態２）
図６は、本発明の実施の形態２における半導体回路のタイミング検証方法を示すフローチャートである。計算機および記憶装置を用いて実現する。実施の形態１と同じ内容のものは、符号を同一にしている。
【００４４】
Ｎは配線の座標情報が記載された配線ネット座標情報である。配線のノード毎にチップ内でのＸ座標とＹ座標が記載されている。Ｔｎは配線毎の温度を記載した配線ネット温度である。配線ネット座標情報Ｎと配線ネット温度Ｔｎは、記憶装置に記憶されている。
【００４５】
図７は、温度分布ΦＴにおいてバッファセルＢ１，Ｂ２と配線Ｈの位置関係を示した図である。
【００４６】
図８は、セルを構成する最小単位（１グリッドと呼ぶ）で温度分布ΦＴを分割した図である。Ｍは温度分布ΦＴを１グリッドで分割したマトリックスである。Ａは配線Ｈを囲む領域、Ｘ４〜Ｘ８はＸ座標、Ｙ４〜Ｙ８はＹ座標である。領域Ａは、座標（Ｘ４，Ｙ４），（Ｘ４，Ｙ８），（Ｘ６，Ｙ８），（Ｘ６，Ｙ６），（Ｘ８，Ｙ６），（Ｘ８，Ｙ４）で囲まれている。
【００４７】
次に、以上のように構成された本実施の形態の半導体集積回路のタイミング検証方法の動作を説明する。実施の形態１と同じ工程は説明を省略する。
【００４８】
配線ネット温度計算工程Ｓ２ａは、消費電力Ｐと遷移時間ｔと配線ネット座標情報Ｎを入力して、各インスタンスの温度を計算し、配線が存在する領域を確認し、その領域における温度の平均値を計算して配線ネット温度Ｔｎを出力する。
【００４９】
各インスタンスの温度は、実施の形態１と同様に式１、式２、式３を用いて算出する。
そして、マトリックスＭの要素毎に温度を算出する。
【００５０】
次に、配線が存在する領域を計算する。
【００５１】
配線Ｈを例とすると、下に示すノードａからノードｄの座標から、座標をプラス１、マイナス１して作成される領域Ａを算出する。
【００５２】
ノードａの座標（Ｘ５，Ｙ７）
ノードｂの座標（Ｘ５，Ｙ６）
ノードｃの座標（Ｘ５，Ｙ５）
ノードｄの座標（Ｘ７，Ｙ５）
領域Ａの温度分布における平均値を配線Ｈの温度とする。
【００５３】
配線抵抗温度修正工程Ｓ３では、配線ネット温度Ｔｎと第１の寄生素子情報Ｋ１と式４を用いて第２の寄生素子情報Ｋ２を出力する。
【００５４】
以上説明したように、本実施の形態によれば、配線ネット座標情報Ｎを利用して配線周辺に存在する各インスタンスによって発生する局所的温度差を考慮して、配線抵抗を修正するので、局所的温度差によって変化するセル遅延時間および配線遅延時間の計算精度が高いものとなり、タイミング検証を高精度に実行することができる。
【００５５】
（実施の形態３）
図９は、本発明の実施の形態３における半導体回路のタイミング検証方法を示すフローチャートである。計算機および記憶装置を用いて実現する。実施の形態１，２と同じ内容のものは、符号を同一にしている。
【００５６】
Ｖは配線の自己発熱量を計算するために使用する電源電圧である。電源電圧Ｖは、記憶装置に記憶されている。
【００５７】
次に、以上のように構成された本実施の形態の半導体集積回路のタイミング検証方法の動作を説明する。実施の形態１，２と同じ工程は説明を省略する。
【００５８】
配線自己発熱温度計算工程Ｓ２ｂは、電源電圧Ｖと遷移時間ｔと第１の寄生素子情報Ｋ１を入力して、配線自身の自己発熱量から変化した温度を算出し、配線ネット温度Ｔｎを出力する。
【００５９】
配線ネット温度Ｔｎは、式６を用いて算出する。配線の消費電力は、式７、式８を用いて計算する。
【００６０】
配線ネット温度Ｔｎ ＝ 周辺温度 ＋ 温度変化  ……………（式６）
配線の消費電力 ＝ （電流）2  × 配線抵抗  ……………（式７）
電流 ＝ 配線容量 × （ｄＶ ／ ｄｔ）
＝ 配線容量 × （電源電圧Ｖ ／ 遷移時間ｔ）  ……………（式８）
そして、発熱量は、式３に遷移時間ｔと配線の消費電力を代入して算出する。算出した発熱量を式２に代入して、温度変化を算出する。熱容量は配線によって決まる数値を用いる。
【００６１】
以上説明したように、本実施の形態によれば、配線自身で発熱したことによる温度変化に対応して配線抵抗を変更できるため、局所的温度差によって変化するセル遅延時間および配線遅延時間の計算精度が高いものとなり、タイミング検証を高精度に実行することができる。
【００６２】
（実施の形態４）
図１０は、本発明の実施の形態４における半導体回路のタイミング検証方法を示すフローチャートである。計算機および記憶装置を用いて実現する。実施の形態１，２と同じ内容のものは、符号を同一にしている。
【００６３】
Ｔｓは配線ネットが存在する領域の温度の統計情報を用いて表現した統計的配線ネット温度である。統計情報としては、平均値と標準偏差とする。Ｋ３は統計的配線ネット温度Ｔｓに記載の統計情報から計算された寄生情報の統計情報を記載した統計的寄生素子情報である。統計的配線ネット温度Ｔｓおよび統計的寄生素子情報Ｋ３は、記憶装置に記憶されている。
【００６４】
次に、以上のように構成された本実施の形態の半導体集積回路のタイミング検証方法の動作を説明する。実施の形態１，２と同じ工程は説明を省略する。
【００６５】
配線ネット温度統計値計算工程Ｓ１２は、消費電力Ｐと配線ネット座標情報Ｎと遷移時間ｔから、統計的配線ネット温度Ｔｓを出力する。
【００６６】
配線ネット温度Ｔｎの計算は、配線ネット温度計算工程Ｓ２ａと同一の方法を使用する。統計的情報は、配線が存在している領域の温度の平均値と標準偏差を計算して、統計的配線ネット温度Ｔｓに記載する。配線Ｈの場合で説明すると、領域Ａ内の温度の平均値と標準偏差を計算する。
【００６７】
統計的配線抵抗温度修正工程Ｓ１３は、統計的配線ネット温度Ｔｓと第１の寄生素子情報Ｋ１を入力して統計的寄生素子情報Ｋ３を出力する。
【００６８】
配線抵抗温度修正工程Ｓ１３で算出する平均温度を用いて配線抵抗を計算するのに加えて、統計的配線ネット温度Ｔｓに記載の標準偏差を用いて、標準偏差の３倍の変動を考慮して、配線抵抗の標準偏差を計算する。そして、配線抵抗の標準偏差を統計的寄生素子情報に記載する。
【００６９】
統計的遅延計算工程Ｓ１４は、統計的寄生素子情報Ｋ３と遅延ライブラリＬを入力して、セル遅延時間と配線遅延時間の統計情報を計算する。
【００７０】
統計的タイミング検証工程Ｓ１５は、セル遅延時間と配線遅延時間の統計情報を用いてタイミング検証を実施する。
【００７１】
以上説明したように、本実施の形態によれば、インスタンス周辺の局所的な温度変化に対応して配線抵抗を統計的に変更できるため、局所的温度差によって変化するセル遅延時間および配線遅延時間の計算精度が高いものとなり、タイミング検証を高精度に実行することができる。
【産業上の利用可能性】
【００７２】
本発明の半導体集積回路のタイミング検証方法は、局所的な温度差を配線抵抗の変動に変換した遅延時間を用いているため、高精度なタイミング検証に有用である。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施の形態１における半導体回路のタイミング検証方法を示すフローチャート
【図２】本発明の実施の形態１において、１チップの消費電力分布から変換した温度分布の図
【図３】本発明の実施の形態１における遅延時間の定義を示した図
【図４】本発明の実施の形態１における温度分布にバッファセルの配置情報を重ねた温度分布図
【図５】第１の寄生素子情報、第２の寄生素子情報に記載の内容を示している。
【図６】本発明の実施の形態２における半導体回路のタイミング検証方法を示すフローチャート
【図７】本発明の実施の形態２の温度分布においてバッファセルと配線の位置関係を示した図
【図８】本発明の実施の形態２において、セルを構成する最小単位（１グリッド）で温度分布を分割した図
【図９】本発明の実施の形態３における半導体回路のタイミング検証方法を示すフローチャート
【図１０】本発明の実施の形態４における半導体回路のタイミング検証方法を示すフローチャート
【符号の説明】
【００７４】
Ｓ１  消費電力計算工程
Ｓ２  駆動セル温度計算工程
Ｓ２ａ  配線ネット温度計算工程
Ｓ２ｂ  配線自己発熱温度計算工程
Ｓ３  配線抵抗温度修正工程
Ｓ４  遅延計算工程
Ｓ５  タイミング検証工程
Ｓ１２  配線ネット温度統計値計算工程
Ｓ１３  統計的配線抵抗温度修正工程
Ｓ１４  統計的遅延計算工程
Ｓ１５  統計的タイミング検証工程
Ｋ１  第１の寄生素子情報
Ｋ２  第２の寄生素子情報
Ｋ３  統計的寄生素子情報
Ｌ  遅延ライブラリ
Ｎ  配線ネット座標情報
Ｐ  消費電力
ｔ  遷移時間
Ｔ  インスタンス温度
Ｔｎ  配線ネット温度
Ｔｓ  統計的配線ネット温度
Ｖ  電源電圧
【図１】
2008176450.tif 000003
【図２】
2008176450.tif 000004
【図３】
2008176450.tif 000005
【図４】
2008176450.tif 000006
【図５】
2008176450.tif 000007
【図６】
2008176450.tif 000008
【図７】
2008176450.tif 000009
【図８】
2008176450.tif 000010
【図９】
2008176450.tif 000011
【図１０】
2008176450.tif 000012