(57)【要約】【課題】  ２つの画素からの画素信号を差分した差分信号を撮像信号として出力させる固体撮像装置において、解像度の低下を抑えることを可能にする。【解決手段】  第１の画素21と該第１の画素と隣接する第２の画素22とを単位画素23として、垂直方向に配列された単位画素列と隣り合って配列された単位画素列とが、互いに１／２単位画素ピッチずらして配置して画素部24を構成し、差分信号出力手段32を介して、第１の画素から出力された信号と第２の画素から出力された信号の差分信号を、その重心位置が画素部において千鳥配置となるように出力させ、差分信号出力手段から出力された撮像信号に基づき単位画素間の位置に係る撮像信号を補間演算するように構成する。【選択図】        図３
2008099066.tif 000002
【特許請求の範囲】
【請求項１】
第１の画素と該第１の画素と隣接する第２の画素とを被写体に係る撮像信号を生成する単位画素として、第１の方向に配列された前記単位画素と前記第１の方向とは異なる第２の方向に隣り合う前記第１の方向に配列された前記単位画素とが前記第１の方向にズレを持つように、２次元に複数配列された画素部、１画素以上の前記第１の画素及び第２の画素をそれぞれ読み出し単位群として外部より入力される設定信号に基づき前記読み出し単位群単位で読み出し動作を行う読み出し駆動部、及び前記第１の画素から出力される信号と前記第２の画素から出力される信号との差分信号を生成し前記単位画素に係る撮像信号として出力する差分信号出力手段を有する固体撮像素子と、
前記差分信号出力手段から出力された撮像信号に基づき前記単位画素間の位置の撮像信号を補間演算する補間演算部とを有する固体撮像装置。
【請求項２】
前記第１及び第２の画素は、光電変換素子、該光電変換素子にて生成された信号を蓄積する蓄積部、及び前記光電変換素子にて生成された信号を前記蓄積部に転送する転送部を有し、前記読み出し駆動部は全ての第１及び第２の画素を同時にリセットし、所定の時間後に全ての前記第１の画素の前記転送部を駆動して前記所定時間中に前記光電変換素子にて生成された信号を前記蓄積部に転送し、その後、前記第１の画素と前記第２の画素の各蓄積部に蓄積されている信号を前記差分信号出力手段に出力させるように構成されていることを特徴とする請求項１に係る固体撮像装置。
【請求項３】
前記第１及び第２の画素は、光電変換素子、該光電変換素子にて生成された信号を蓄積する蓄積部、及び前記光電変換素子にて生成された信号を前記蓄積部に転送する転送部を有し、前記読み出し駆動部は全ての前記第１の画素を同時にリセットし所定の時間後に全ての前記第２の画素を同時にリセットし、その後、前記第１及び第２の画素の各転送部を駆動して前記光電変換素子にて生成された信号を各蓄積部に転送し、前記第１の画素と前記第２の画素の各蓄積部に蓄積されている信号を前記差分信号出力手段に出力させることを特徴とする請求項１に係る固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、一括シャッター（グローバルシャッターとも称される）機能を有し、２つの画素の差分した画素信号を撮像信号として出力する方式においても、解像度の低下を抑制できるようにした固体撮像装置に関する。
【背景技術】
【０００２】
従来、固体撮像素子として増幅読み出し機能を有する画素を用いたＭＯＳ型固体撮像素子が知られている。図９は、ＭＯＳ型固体撮像素子の画素構成を示す図である。図９において、100 は単一画素を示し、101 は光電変換素子であるフォトダイオード、102 はフォトダイオード101 で発生した信号電荷を電荷蓄積部（ＦＤ）103 に転送するための転送トランジスタ、104 はフォトダイオード101 及び電荷蓄積部103 をリセットするためのリセットトランジスタ、105 は電荷蓄積部103 の電圧レベルを増幅し読み出すための増幅トランジスタ、106 は画素を選択し、垂直信号線114 に増幅トランジスタ105 の出力を伝えるための選択トランジスタをそれぞれ示している。ここで、フォトダイオード101 以外は遮光されている。
【０００３】
また、110 は電源電圧ＶＤＤを印加するための画素電源であり、増幅トランジスタ105 のドレイン側及びリセットトランジスタ104 のドレイン側に電気的に接続されている。111 は１行分の画素をリセットするための行リセット信号φＲＳｉが印加されるリセット線であり、１行分の画素のリセットトランジスタ104 のゲートに接続されている。112 は１行分の画素の信号電荷をそれぞれの画素の電荷蓄積部103 に転送するための行転送信号φＴＸｉが印加される転送線であり、１行分の画素の転送トランジスタ102 のゲートにそれぞれ電気的に接続されている。113 は１行分の画素を選択するための行選択信号φＳＥＬｉが印加される選択線であり、１行分の画素の選択トランジスタ106 のゲートにそれぞれ電気的に接続されている。このように４個のトランジスタを用いた画素構成により、光電変換機能、リセット機能、増幅読み出し機能、一時メモリ機能及び選択機能を実現している。
【０００４】
そして、このような構成の画素をｍ行×ｎ列に配列して画素アレイを構成しており、図示しない垂直及び水平走査回路を用いて、１行毎の画素信号を１行目からｍ行目まで順次選択して読み出し、全画素信号を読み出すという通常のＸＹアドレス読み出し手法が用いられている。
【０００５】
しかしながら、このような通常のＸＹアドレス読み出し方式においては、信号を電荷蓄積部103 に転送し蓄積する時刻が画素アレイの行毎に異なるため、より具体的には、最初に読み出す第１行と最後に読み出す第ｍ行とでは最大で１フレーム分時刻が異なるために、高速移動物体を撮影したときに画像が歪むという問題が生じる。
【０００６】
このような通常のＸＹアドレス読み出し方式における上記問題点を解決する手法として、グローバルシャッター読み出し方式がある。次に、グローバルシャッター読み出し方式の動作を図10に示すタイミングチャートを参照しながら説明する。まず、図示していない垂直走査回路から全行の行リセット信号φＲＳ１〜φＲＳｍ及び行転送信号φＴＸ１〜φＴＸｍが同時に出力されることで、全行分の画素のフォトダイオード101 がリセットされる。その後、一定の信号蓄積期間（露光期間）後において、垂直走査回路から全行の行転送信号φＴＸ１〜φＴＸｍが同時に出力されることで、全行分の画素のフォトダイオード101 に露光期間内に蓄積された信号電荷が、電荷蓄積部103 に全行同時に転送される。このような動作でグローバルシャッター動作が行われる。
【０００７】
次いで、電荷蓄積部103 に蓄積された信号電荷の１行ずつの読み出しを開始する。まず、行選択信号φＳＥＬ１が出力されることで、第１行目の画素が選択され、画素の信号レベルが読み出される。更に行リセット信号φＲＳ１が出力されることで、第１行目の画素の電荷蓄積部103 がリセットされ、画素のリセットレベルが読み出される。第１行目の画素の信号レベル及びリセットレベルの読み出しが終了すると、第２の行目の画素が選択され、信号レベル及びリセットレベルが読み出される。この信号読み出し走査を第ｍ行まで行うことで、１フレームの信号読み出しが行われる。
【０００８】
また、従来、特開２００６−１０８８８９号公報には、図９に示した画素構成の単一画素を２ｍ行×ｎ列に配列して構成した画素アレイを用いた固体撮像素子において、図11に示すように、画素アレイは、フォトダイオードの信号が全画素同時にリセットされ、所定の露光期間終了後に、フォトダイオードで発生した信号を電荷蓄積部へ転送する信号用画素群200-1 ，200-2 ，・・・と、フォトダイオードで発生した信号を電荷蓄積部へ転送しない補正用画素群300-1 ，300-2 ，・・・とが１行おきに配列され、信号用画素群200-1 ，200-2 ，・・・と補正用画素群300-1 ，300-2 ，・・・のそれぞれの信号出力の差分をとり、画像信号として出力させるようにしたものが提案されている。
【０００９】
図12に、このように構成された固体撮像素子の動作を説明するためのタイミングチャートを示す。図12において、１Ｍ行目〜ｍＭ行目とは、信号用画素群200-1 ，200-2 ，・・・の１行目〜ｍ行目を示し、１Ｓ行目〜ｍＳ行目とは、補正用画素群300-1 ，300-2 ，・・・の１行目〜ｍ行目を示している。
【００１０】
そして、このように構成された固体撮像装置によれば、信号電荷を電荷蓄積部へ一括転送した後、信号を行毎に順次読み出すようにした場合、読み出しが後になる行の画素の電荷蓄積部における信号保持時間が長くなり、リーク電流や漏れ光によるシェーディングが発生しやすくなるが、上記差分信号を求める手法により、このシェーディングの発生を防止することができるとされている。
【特許文献１】２００６−１０８８８９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、図９及び図10に示した従来の一括シャッター方式のＭＯＳ型固体撮像素子（従来技術１）においては、全画素のフォトダイオードの一括リセットと、一定期間（露光期間）内に蓄積された信号電荷の電荷蓄積部（ＦＤ部）への一括転送とを行い、その電荷蓄積部より順次信号を読み出すようにしているが、電荷蓄積部においてはリークや斜め光などの漏れ光による余分電荷Δｑが発生するので、電荷蓄積部から読み出される撮像信号は、図13に示すように、フォトダイオードから転送された信号ｑ-sigに余分電荷Δｑを加算したもの（ｑ-sig＋Δｑ）となる。そして、電荷蓄積部からの読み出しが後になる行の画素の信号の電荷蓄積部における信号保持時間が長くなるので、電荷蓄積部で発生する余分電荷Δｑも大となり、読み出し信号が劣化する。場合によっては、電荷蓄積部が飽和してしまい、読み出し信号出力に信号成分がなくなってしまうという問題点がある。
【００１２】
一方、図11に示した従来技術２においては、信号電荷を転送する信号用画素からの信号と、信号電荷を転送しない補正用画素からの信号との差分を画像信号として出力するようにしているので、電荷蓄積部において発生するリークや漏れ光による余分電荷Δｑをキャンセルすることができるので、一般的には信号の劣化は生じない。
【００１３】
しかしながら、信号電荷を転送する信号用画素からの信号と、信号電荷を転送しない補正用画素からの信号との差分を画素信号として出力する方式においては、図14の（Ａ），（Ｂ）に示すように、差分した画素信号の重心は、信号用画素と補正用画素の中間に位置し、そのため、垂直方向の解像度は１／２になってしまう。図14の（Ａ），（Ｂ）において、401 は信号用画素、402 は補正用画素、403 は差分した画素信号の重心位置を示している。なお、図14の（Ａ）においては、分かりやすくするために、補正用画素402 を信号用画素401 より小さく示している。
【００１４】
本発明は、従来の固体撮像装置における上記課題を解消するためになされたもので、２つの画素の差分した画素信号を撮像信号として出力させる方式においても、解像度の低下を抑えることを可能にした固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、請求項１に係る発明は、第１の画素と該第１の画素と隣接する第２の画素とを被写体に係る撮像信号を生成する単位画素として、第１の方向に配列された前記単位画素と前記第１の方向とは異なる第２の方向に隣り合う前記第１の方向に配列された前記単位画素とが前記第１の方向にズレを持つように、２次元に複数配列された画素部、１画素以上の前記第１の画素及び第２の画素をそれぞれ読み出し単位群として外部より入力される設定信号に基づき前記読み出し単位群単位で読み出し動作を行う読み出し駆動部、及び前記第１の画素から出力される信号と前記第２の画素から出力される信号との差分信号を生成し前記単位画素に係る撮像信号として出力する差分信号出力手段を有する固体撮像素子と、前記差分信号出力手段から出力された撮像信号に基づき前記単位画素間の位置の撮像信号を補間演算する補間演算部とを備えて、固体撮像装置を構成する。
【００１６】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記第１及び第２の画素は、光電変換素子、該光電変換素子にて生成された信号を蓄積する蓄積部、及び前記光電変換素子にて生成された信号を前記蓄積部に転送する転送部を有し、前記読み出し駆動部は全ての第１及び第２の画素を同時にリセットし、所定の時間後に全ての前記第１の画素の前記転送部を駆動して前記所定時間中に前記光電変換素子にて生成された信号を前記蓄積部に転送し、その後、前記第１の画素と前記第２の画素の各蓄積部に蓄積されている信号を前記差分信号出力手段に出力させるように構成されていることを特徴とするものである。
【００１７】
請求項３に係る発明は、請求項１に係る固体撮像装置において、前記第１及び第２の画素は、光電変換素子、該光電変換素子にて生成された信号を蓄積する蓄積部、及び光電変換素子にて生成された信号を前記蓄積部に転送する転送部を有し、前記読み出し駆動部は全ての前記第１の画素を同時にリセットし所定の時間後に全ての前記第２の画素を同時にリセットし、その後、前記第１及び第２の画素の各転送部を駆動して前記光電変換素子にて生成された信号を各蓄積部に転送し、前記第１の画素と前記第２の画素の各蓄積部に蓄積されている信号を前記差分信号出力手段に出力させることを特徴とするものである。
【発明の効果】
【００１８】
本発明によれば、第１の画素１と該第１の画素と隣接する第２の画素２とを単位画素３として、例えば図１の（Ａ）に示すように、垂直方向に配列された単位画素列と隣り合って配列された単位画素列とが、１／２単位画素ピッチ（１画素ピッチ）ずらして配置して画素部４を構成し、第１の画素１から出力される信号と第２の画素２から出力される信号との差分信号を撮像信号として出力させた場合、差分後の画素信号の重心５の位置は、図１の（Ｂ）に示すように、千鳥配置となる。この千鳥配置の撮像信号を補間処理することで、垂直方向の解像度が１／２に低下するのを抑えることができる。対比するため、図１の（Ｃ），（Ｄ）に従来の画素配列と、差分後の重心の位置を示す。
【００１９】
本発明による差分後の画素信号の重心位置の間隔と従来例の差分後の画素信号の重心位置の間隔は、図１の（Ｂ），（Ｄ）に示すように、水平方向の間隔Ｘ1 ，Ｘ2 は同じであるが、垂直方向は本発明の手法による間隔Ｙ2 が従来の垂直方向の間隔Ｙ1 の１／２となる。したがって、本発明の手法による垂直方向の情報量が多く、補間処理を行う場合にも、垂直方向の補間処理が簡単で、解像度低下を抑えることに有効であり、また水平方向に原画素信号と補間演算による画素信号とが交互に並ぶため画質の劣化が抑えられる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００２１】
まず、本発明の実施例１に係る固体撮像装置を用いた電子カメラの概略構成を、図２のブロック図に基づいて説明する。図２において、11は撮像光学系、12は固体撮像素子、13はＡ／Ｄ変換器、14は補間処理回路を含む信号処理回路、15はメモリ、16は記録装置、17は光学系制御回路、18は固体撮像素子12の駆動回路、19は各部を制御する制御装置である。
【００２２】
次に、本発明の実施例１に係る固体撮像装置における固体撮像素子の構成を、図３に示すブロック構成図に基づいて説明する。図３において、21は第１の画素、22は第２の画素で、第１の画素と隣接する第２の画素とで単位画素23を構成しており、垂直方向に配列されている隣り合う単位画素列は、１／２単位画素ピッチ（ここでは画素ピッチに等しい）だけ垂直方向において交互にずらして配列し、図示例では、単位画素をｍ行×ｎ列に配列して画素部24を構成している。
【００２３】
各単位画素23は、上記のように第１の画素21と第２の画素22とから構成されているが、第１及び第２の画素21，22は、図４に示すように同一構成のもので、光電変換素子であるフォトダイオード101-1 ，101-2 と、フォトダイオード101-1 ，101-2 で発生した信号電荷を電荷蓄積部103-1 ，103-2 へ転送するための転送トランジスタ102-1 ，102-2 と、フォトダイオード101-1 ，101-2 及び電荷蓄積部103-1 ，103-2 をリセットするためのリセットトランジスタ104-1 ，104-2 と、電荷蓄積部103-1 ，103-2 の電圧レベルを増幅して読み出すための増幅トランジスタ105-1 ，105-2 と、各画素を選択してそれぞれ第１及び第２の垂直信号線25，26に増幅トランジスタ105-1 ，105-2 の出力を伝えるための選択トランジスタ106-1 ，106-2 とで構成されている。そして、第１及び第２の画素の各フォトダイオード101-1 ，101-2 以外は遮光されている。
【００２４】
そして、増幅トランジスタ105-1 ，105-2 のドレイン側とリセットトランジスタ104-1 ，104-2 のドレイン側には画素電源ＶＤＤが接続されており、各リセットトランジスタ104-1 ，104-2 のゲートＲＳＴ−１，ＲＳＴ−２には、それぞれ１行分の各画素をリセットするためのリセット信号が印加されるようになっており、また各転送トランジスタ102-1 ，102-2 の各ゲートＴＸ１−１，ＴＸ２−１には、それぞれ１行分の各画素のフォトダイオード101-1 ，101-2 の信号電荷をそれぞれ電荷蓄積部103-1 ，103-2 へ転送するための転送信号が印加されるようになっており、また各選択トランジスタ106-1 ，106-2 のゲートＳＥＬ１−１，ＳＥＬ２−１には、１行分の各画素を選択するための選択信号が印加されるようになっている。
【００２５】
再び図３に戻って、27は画素部24を走査する垂直走査回路で、該垂直走査回路27からは、交互に１画素ピッチずらして配列された行方向の単位画素の各第１の画素21には、第１のリセット信号φＲＳ１−１〜φＲＳ１−ｍ，第１の転送信号φＴＸ１−１〜φＴＸ１−ｍ，及び第１の選択信号φＳＥＬ１−１〜φＳＥＬ１−ｍが出力され、同じく交互に１画素ピッチずらして配列された行方向の単位画素の各第２の画素22には、第２のリセット信号φＲＳ２−１〜φＲＳ２−ｍ，第２の転送信号φＴＸ２−１〜φＴＸ２−ｍ，及び第２の選択信号φＳＥＬ２−１〜φＳＥＬ２−ｍが出力されるようになっている。
【００２６】
また、図３において、28-1は、１行分の単位画素の第１の画素21のフォトダイオード101-1 からの画素信号のＦＰＮキャンセル等の処理を行う第１の行並列処理回路、29-1は、第１の行並列処理回路28-1の処理結果を記憶する第１のラインメモリ、30-1は、第１のラインメモリ29-1に記憶された１行分の第１の画素21のフォトダイオード101-1 の画素信号を選択スイッチを介して順次選択しながら走査し、第１のアンプ31-1を通して出力する第１の水平走査回路である。また、28-2は、１行分の単位画素の第２の画素22のフォトダイオード101-2 からの画素信号のＦＰＮキャンセル等の処理を行う第２の行並列処理回路、29-2は、第２の行並列処理回路28-2の処理結果を記憶する第２のラインメモリ、30-2は、第２のラインメモリ29-2に記憶された１行分の第２の画素22のフォトダイオード101-2 の画素信号を選択スイッチを介して順次選択しながら走査し、第２のアンプ31-2を通して出力する第２の水平走査回路である。32は、第１のアンプ31-1から出力される第１の画素21のフォトダイオード101-1 からの画素信号と第２のアンプ31-2から出力される第２の画素22のフォトダイオード101-2 からの画素信号の差分信号を出力させるための差分信号出力手段である。
【００２７】
次に、このように構成されている実施例１に係る固体撮像素子の動作を、図５に示すタイミングチャートを用いて説明する。まず垂直走査回路27から各単位画素23の第１の画素21及び第２の画素22の全ての行へ第１及び第２のリセット信号φＲＳ１−１〜φＲＳ１−ｍ及びφＲＳ２−１〜φＲＳ２−ｍ，並びに第１及び第２の転送信号φＴＸ１−１〜φＴＸ１−ｍ及びφＴＸ２−１〜φＴＸ２−ｍが同時に出力されることで、全行分の第１の画素21及び第２の画素22のフォトダイオード101-1 ，101-2 がリセットされる。その後、一定の信号蓄積期間（露光期間）後において、垂直走査回路27から、第１の画素21の全行へ第１の転送信号φＴＸ１−１〜φＴＸ１−ｍが同時に出力されることで、第１の画素21の全行分の画素のフォトダイオード101-1 に露光期間内において蓄積された信号電荷が、電荷蓄積部103-1 に全行同時に転送される。
【００２８】
次いで、単位画素の第１の画素21及び第２の画素22の各電荷蓄積部103-1 ，103-2 に蓄積されている電荷の、それぞれ１行ずつの読み出しを開始する。まず、第１の画素21へ第１の選択信号φＳＥＬ１−１を出力することにより、第１行目の第１の画素21が選択されて、電荷蓄積部への斜め光の入射などによる余分電荷Δｑを加えた画素信号が読み出され、続いて第１行目の第２の画素22へ第２の選択信号φＳＥＬ２−１を出力することで、第１行目の第２の画素22が選択され、ここでは、フォトダイオードからの画素信号が転送されていないので電荷蓄積部で発生した余分電荷Δｑのみが読み出される。そして、それぞれ第１及び第２の行並列処理回路28-1，28-2で処理して、その処理結果を第１及び第２のラインメモリ29-1，29-2に記憶する。次いで、第１及び第２のラインメモリ29-1，29-2に記憶されている１行目の第１の画素21及び第２の画素22の画素信号が、第１及び第２の水平走査回路30-1，30-2により同時に読み出され、差分信号出力手段32に入力され、差分処理により第１及び第２の画素21，22のフォトダイオードの差分信号が１行目の単位画素23の画素信号として出力される。以下同様にして２行目以降第ｍ行までの単位画素の画素信号を順次読み出すことにより、１フレームの信号読み出しが完了する。
【００２９】
この読み出し手法によれば、第１の画素21と第２の画素22の画素信号の差分が出力されるので、電荷蓄積部で発生する余分電荷Δｑがキャンセルされた信号が出力され、出力信号の劣化が防止される。そして、この際出力される差分信号の重心は、図１の（Ｂ）に示すように千鳥状の配置となるので、先に述べたとおり、垂直方向の情報が多く、後段の信号処理回路４で行われる補間処理も容易であり、また補間処理後は水平方向に原画素信号と補間演算による画素信号とが交互に並ぶため画質の劣化が抑えられる。
【００３０】
次に、実施例２に係る固体撮像装置について説明する。実施例２に係る固体撮像素子の全体構成並びに単位画素の構成は、実施例１と同様であり、駆動回路18による画素部24の駆動手法が異なるのみである。よって、固体撮像素子の図示説明は省略し、実施例２に係る固体撮像素子の駆動手法を図６に示すタイミングチャートに基づいて説明する。まず、画素部の全行の単位画素の第１の画素21に対して、第１のリセット信号φＲＳ１−１〜φＲＳ１−ｍ並びに第１の転送信号φＴＸ１−１〜φＴＸ１−ｍを入力し、全単位画素の第１の画素21のフォトダイオード及び電荷蓄積部を一括リセットする。次いで、所定時間（露光時間）経過後、全行の単位画素の第２の画素22に対して第２のリセット信号φＲＳ２−１〜φＲＳ２−ｍ並びに第２の転送信号φＴＸ２−１〜φＴＸ２−ｍを入力し、全行の単位画素の第２の画素22のフォトダイオード及び電荷蓄積部を一括リセットする。
【００３１】
次いで、１行目の単位画素の第１及び第２の画素21，22に対して第１及び第２の選択信号φＳＥＬ１−１，φＳＥＬ２−１を入力し、続いて第１及び第２の転送信号φＴＸ１−１及びφＴＸ２−１を順次入力して、１行目の単位画素の第１及び第２の画素21，22の画素信号を選択し読み出す。そして、両信号が同様にして差分処理されて、その差分信号が１行目の単位画素の画素信号として出力される。以下同様にして、２行目以降の単位画素の画素信号が順次出力される。
【００３２】
この際、各単位画素の第１の画素21のフォトダイオードの一括リセット時刻から第１の画素21への第１の転送信号φＴＸ１−１が入力されるまでの期間が、第１の画素21のフォトダイオードの信号蓄積期間Ｔ１となり、第２の画素22のフォトダイオードの一括リセット時刻から第２の画素22への第２の転送信号φＴＸ２−１が入力されるまでの期間が、第２の画素22のフォトダイオードの信号蓄積期間Ｔ２となる。そして、２度目の第１及び第２の画素21，22への第１及び第２の転送信号φＴＸ１−１，φＴＸ２−１が入力される時間差Δｔは、期間（Ｔ１−Ｔ２）に比べて非常に短いので、第１の画素21と第２の画素22のフォトダイオードの差分信号は、第１の画素21のフォトダイオードの信号蓄積期間Ｔ１と第２の画素22のフォトダイオードの信号蓄積期間Ｔ２との差、つまり第１の画素21のフォトダイオードの一括リセット時刻と第２の画素22のフォトダイオードの一括リセット時刻との間の所定期間（露光期間）における蓄積による信号だけとなる。
【００３３】
これにより、全画素の露光時間を揃えることができ、一括露光信号が得られ、暗電流やＫＴＣノイズの影響による撮像信号出力のＳ／Ｎを劣化させることのない撮像信号が得られる。また、この実施例においても、差分後の信号の重心は、同様に千鳥状配置となり、垂直方向の情報量が多く、補間処理も容易であり、水平方向に原画素信号と補間演算による画素信号とが交互に並ぶため画質の劣化が抑えられる。
【００３４】
上記各実施例では、画素部を構成する単位画素の第１及び第２の画素として、４つのトランジスタからなる４Ｔr 構成のものを示したが、図７に示すように、フォトダイオード101 の電荷をリセットする排出トランジスタ107 を更に設けた構成の画素を用いてもよい。その場合は、排出トランジスタ107 を全画素同時にオンにした後にオフとすることで、露光が開始される。他の動作は４Ｔr 構成のものと同様である。
【００３５】
また、上記各実施例では、単位画素を同じ構成の第１及び第２の２つの画素で構成したものを示したが、単位画素は、図８に示すように、２つの画素で構成する代わりに、従来の４Ｔr 構成の画素においてフォトダイオードを２つ設け、それに対応して２つの転送トランジスタを設けた構成のもので単位画素を構成することができる。すなわち、第１のフォトダイオード101-1 と第２のフォトダイオード101-2 と、第１及び第２のフォトダイオード101-1 ，101-2 が発生した信号電荷を電荷蓄積部103 にそれぞれ転送する第１及び第２の転送トランジスタ102-1 ，102-2 と、電荷蓄積部103 と第１及び第２のフォトダイオード101-1 ，101-2 をリセットするためのリセットトランジスタ104 と、電荷蓄積部103 の電圧レベルを増幅し読み出すための増幅トランジスタ105 と、画素を選択し垂直信号線114 に増幅トランジスタ105 の出力を伝えるための選択トランジスタ106 とで構成される。そして、ここで第１及び第２のフォトダイオード101-1 ，101-2 は、同一半導体基板上に同じ大きさで光学的に同じとみなされる結像位置に配置されており、この第１及び第２のフォトダイオード101-1 ，101-2 以外は遮光されている。
【００３６】
なお、図８において、110 は画素電源であり、増幅トランジスタ105 のドレイン側とリセットトランジスタ104 のドレイン側に電気的にそれぞれ接続されている。111 は、１行分の画素をリセットするためのリセット線であり、１行分の画素のリセットトランジスタ104 のゲートに電気的に接続されている。112-1 ，112-2 は、１行分の画素の第１のフォトダイオード101-1 及び第２のフォトダイオード101-2 の信号電荷をそれぞれの画素の電荷蓄積部103 に転送するための第１及び第２の転送線であり、１行分の画素の第１及び第２の転送トランジスタ102-1 ，102-2 のゲートにそれぞれ電気的に接続されている。113 は、１行分の画素を選択するための選択線であり、１行分の選択トランジスタ106 のゲートに電気的に接続されている。
【図面の簡単な説明】
【００３７】
【図１】本発明の概要を説明するための説明図である。
【図２】本発明の固体撮像装置の実施例１を用いた電子カメラの構成を示す概略ブロック図である。
【図３】実施例１に係る固体撮像装置における固体撮像素子の構成を示すブロック構成図である。
【図４】図３に示した実施例１に係る固体撮像素子における単位画素の構成を示す回路構成図である。
【図５】図３に示した実施例１に係る固体撮像素子の動作を説明するためのタイミングチャートである。
【図６】本発明の実施例２における固体撮像素子の動作を説明するためのタイミングチャートである。
【図７】本発明に係る固体撮像装置における単位画素を構成する画素の変形例を示す回路構成図である。
【図８】本発明に係る固体撮像装置における単位画素の他の変形例を示す回路構成図である。
【図９】従来のＭＯＳ型撮像素子の画素構成を示す回路構成図である。
【図１０】従来のＭＯＳ型撮像素子のグローバルシャッター読み出し方式の動作を説明するためのタイミングチャートである。
【図１１】従来の他のＭＯＳ型撮像素子の画素部の構成を示す図である。
【図１２】図11に示した従来例の画素部の信号読み出し動作を説明するためのタイミングチャートである。
【図１３】図10に示した従来例のグローバルシャッター読み出し方式における問題点を説明するため説明図である。
【図１４】図11に示した従来例における問題点を説明するため説明図である。
【符号の説明】
【００３８】
１  第１の画素
２  第２の画素
３  単位画素
４  画素部
５  差分信号の重心位置
11  撮像光学系
12  固体撮像素子
13  Ａ／Ｄ変換器
14  信号処理回路
15  メモリ
16  記録装置
17  光学系制御回路
18  固体撮像素子の駆動回路
19  制御装置
21  第１の画素
22  第２の画素
23  単位画素
24  画素部
25  第１の垂直信号線
26  第２の垂直信号線
27  垂直走査回路
28-1  第１の行並列処理回路
28-2  第２の行並列処理回路
29-1  第１のラインメモリ
29-2  第２のラインメモリ
30-1  第１の水平走査回路
30-2  第２の水平走査回路
31-1  第１のアンプ
31-2  第２のアンプ
32  差分信号出力手段
101 ，101-1 ，101-2   フォトダイオード
102 ，102-1 ，102-2   転送トランジスタ
103 ，103-1 ，103-2   電荷蓄積部
104 ，104-1 ，104-2   リセットトランジスタ
105 ，105-1 ，105-2   増幅トランジスタ
106 ，106-1 ，106-2   選択トランジスタ
110   画素電源
111   リセット線
112   転送線
112-1   第１の転送線
112-2   第２の転送線
113   選択線
114   垂直信号線
【図１】
2008099066.tif 000003
【図２】
2008099066.tif 000004
【図３】
2008099066.tif 000005
【図４】
2008099066.tif 000006
【図５】
2008099066.tif 000007
【図６】
2008099066.tif 000008
【図７】
2008099066.tif 000009
【図８】
2008099066.tif 000010
【図９】
2008099066.tif 000011
【図１０】
2008099066.tif 000012
【図１１】
2008099066.tif 000013
【図１２】
2008099066.tif 000014
【図１３】
2008099066.tif 000015
【図１４】
2008099066.tif 000016