(57)【要約】【課題】送受信回路において、構成するトランジスタ数を削減し、電力変換効率の低下を防ぐことが可能な回路構成を提供することを課題とする。【解決手段】Ｎ個（Ｎは自然数）の容量素子を含むＮ段倍圧整流回路を有し、Ｎ段倍圧整流回路には、変調機能を有する回路が接続されており、Ｎ個の検波容量素子のいずれか一において、一方の電極は送受信回路の入力端子に接続され、他方の電極が接続されたノードには、復調機能を有する回路が接続された構成とする。送受信回路を構成するトランジスタ数を低減できるため、送受信回路の小型化を図ることができ、電力変換効率の低下を防ぐことができるため、効率良く電源電位を生成することができる。【選択図】図１
2008181495.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ個（Ｎは自然数）の容量素子を含むＮ段倍圧整流回路を有し、
前記Ｎ段倍圧整流回路には、変調機能を有する回路が接続されており、
前記Ｎ個の容量素子のいずれか一において、
前記容量素子の一方の電極は送受信回路の入力端子に接続されており、
前記容量素子の他方の電極が接続されたノードには、復調機能を有する回路が接続されていることを特徴とする送受信回路。
【請求項２】
請求項１において前記変調機能を有する回路、及び前記復調機能を有する回路は、複数のダイオードを有することを特徴とする送受信回路。
【請求項３】
請求項２において、前記複数のダイオードは、ダイオード接続されたトランジスタで構成されていることを特徴とする送受信回路。
【請求項４】
請求項３において、前記トランジスタはＮチャネル型トランジスタまたはＰチャネル型トランジスタで構成されていることを特徴とする送受信回路。
【請求項５】
請求項１乃至４のいずれか一において、前記復調機能を有する回路の出力端子には、容量素子及び抵抗素子が接続されていることを特徴とする送受信回路。
【請求項６】
請求項５において、前記容量素子の大きさは１以上１０ｐＦ以下であり、且つ抵抗素子は１０以上１００ｋΩ以下であることを特徴とする送受信回路。
【請求項７】
請求項１乃至６のいずれか一において、前記復調機能を有する回路の出力端子と前記Ｎ段倍圧整流回路の出力端子の間に、ダイオードが接続されていることを特徴とする送受信回路。
【請求項８】
請求項１乃至７のいずれか一において、前記Ｎ段倍圧整流回路の出力端子には、容量素子が接続されていることを特徴とする送受信回路。
【請求項９】
外部から供給される電波を受信するアンテナと、
前記アンテナに接続され、前記アンテナで受信した無線信号が入力されることで直流電圧の出力、変調、および復調をおこなう送受信回路と、
前記直流電圧より電源電圧を生成する電源回路と、
前記復調された信号が入力されるメモリ回路及び制御回路と、を有し、
前記送受信回路は、Ｎ個（Ｎは自然数）の容量素子を含むＮ段倍圧整流回路を有し、
前記Ｎ段倍圧整流回路には、変調機能を有する回路が接続されており、
前記Ｎ個の容量素子のいずれか一において、
前記容量素子の一方の電極は前記送受信回路の入力端子に接続されており、
前記容量素子の他方の電極が接続されたノードには、復調機能を有する回路が接続されていることを特徴とする半導体装置。
【請求項１０】
請求項９において前記変調機能を有する回路、及び前記復調機能を有する回路は、複数のダイオードを有することを特徴とする半導体装置。
【請求項１１】
請求項１０において、前記複数のダイオードは、ダイオード接続されたトランジスタで構成されていることを特徴とする半導体装置。
【請求項１２】
請求項１１において、前記トランジスタはＮチャネル型トランジスタまたはＰチャネル型トランジスタで構成されていることを特徴とする半導体装置。
【請求項１３】
請求項９乃至１２のいずれか一において、前記復調機能を有する回路の出力端子には、容量素子及び抵抗素子が接続されていることを特徴とする半導体装置。
【請求項１４】
請求項１３において、前記容量素子の大きさは１以上１０ｐＦ以下であり、且つ抵抗素子は１０以上１００ｋΩ以下であることを特徴とする半導体装置。
【請求項１５】
請求項９乃至１４のいずれか一において、前記復調機能を有する回路の出力端子と前記Ｎ段倍圧整流回路の出力端子の間に、ダイオードが接続されていることを特徴とする半導体装置。
【請求項１６】
請求項９乃至１５のいずれか一において、前記Ｎ段倍圧整流回路の出力端子には、容量素子が接続されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データの送受信を行う送受信回路に関する。また本発明はデータの送受信を行う送受信回路を具備する半導体装置に関する。
【背景技術】
【０００２】
近年、無線通信を利用した個体識別技術（以下、無線通信システムと記す）が注目を集めている。特に、無線通信によりデータの交信を行うデータキャリアとして、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術を利用したＲＦタグ（以下、本明細書においてはカード型、チップ型等の形状を問わず総称して半導体装置と記す）による個体識別技術が注目を集めている。半導体装置は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）タグ、ＩＣチップ、ＲＦＩＤタグ、ＲＦタグ、無線タグ、電子タグ、無線チップとも呼ばれる。半導体装置を用いた個体識別技術は、個々の対象物の生産、管理等に役立てられ始めており、個人認証への応用も進められている。
【０００３】
ここでいう無線通信システムとは、リーダ／ライタ等の電力供給源兼送受信器と、半導体装置等の送受信器との間を無線でデータの送受信をする通信システムである。
【０００４】
無線通信システムでは、リーダ／ライタと半導体装置とが物理的に接続されている必要がない。つまり、リーダ／ライタが指定する領域に半導体装置が存在しさえすれば、リーダ／ライタは半導体装置と通信し、半導体装置とデータの送受信をおこなうことができる。
【０００５】
半導体装置は、アクティブ型とパッシブ型の２つに大別することができる。アクティブ型の半導体装置は、一次電池を内蔵しており、電池より電源電位を得て、動作する。一方パッシブ型の半導体装置は、電池を内蔵していない。リーダ／ライタからの無線信号を用いて、半導体装置内で電源電位を生成し、その電源電位で動作する。
【０００６】
無線通信システムにおいて、リーダ／ライタと複数の半導体装置が同時に送受信をおこなう場合、リーダ／ライタとそれぞれの半導体装置との間の距離（以下、通信距離と記す）は全く同じではない。また、半導体装置が貼り付けられた商品をカートンに詰めてフォークリフトでリーダ／ライタの前を通過するなど、通信距離は時々刻々と変化する場合もあり得る。
【０００７】
リーダ／ライタが送信する無線信号は、リーダ／ライタから半導体装置までの距離の二乗に比例して減衰する。無線信号における振幅は、半導体装置が受け取る電力に対応して変動する。そのため、通信距離によってリーダ／ライタから半導体装置へ供給される電力は変動する。
【０００８】
そのため、パッシブ型の半導体装置を用いた無線通信システムにおいて、特にリーダ／ライタと半導体装置が離れ、通信距離が長い場合には、半導体装置には、微弱な電力しか供給されない。
【０００９】
パッシブ型の半導体装置は、通常動作させるために、ある程度の電力が必要となるため、微弱な電力しか受信できない場合、半導体装置は、動作するために必要な電源電位を生成することができず、動作できない。
【００１０】
通信距離は、半導体装置の送受信回路の性能と関係がある。通信距離は、送受信回路の受信電力を電源電位または、直流電力に変換する際の効率（以下、電力変換効率と記す）を改善することで、通信距離を伸ばす事ができる。前述の送受信回路とは、受信した無線信号の電力（以下、受信電力と記す）を電源電位に変換する整流機能、無線信号からデータを取り出す復調機能、及び送受信回路の入力インピーダンスを変化させる事で半導体装置の入力インピーダンスを変化させてデータを送信する変調機能、を有する回路である。
【００１１】
アクティブ型の半導体装置は、一次電池を内蔵している。一次電池に電荷が存在している間、半導体装置は通信距離に関係なく動作することができるが、電荷が無くなると動作できなくなる。
【００１２】
アクティブ型の半導体装置とパッシブ型の半導体装置の応用として、二次電池を内蔵した半導体装置も開発が進んでいる。二次電池を内蔵した半導体装置の場合の送受信回路の電力変換効率は、二次電池を充電する際の時間や、充電可能な電力の大きさに影響する。そのため二次電池を内蔵した半導体装置の場合の送受信回路は、電力変換効率を改善することで、充電時間の短縮化やより微弱な電力を充電可能にすることができる。
【００１３】
そこで、従来の半導体装置の送受信回路を図６に示す（特許文献１参照）。図６に示す半導体装置の送受信回路６２６は、２段構成の倍圧整流回路６０２、２段構成の倍圧整流回路６０３を並列に接続した回路構成となっている。倍圧整流回路６０２は、入力端子６００、入力端子６０１、及び出力端子６１３を有し、トランジスタが４つと、容量素子が４つと、により構成される。倍圧整流回路６０２は、送受信回路６２６において、整流機能を有し、出力端子６１３に入力端子より入力された交流の信号を整流した直流の電位を出力する。また図６は、倍圧整流回路６０２にトランジスタ６０４、トランジスタ６０５を追加し、端子６０７より制御することで、変調機能を付加している。
【００１４】
一方図６において、倍圧整流回路６０３は、入力端子６００、入力端子６０１、及び出力端子６２３を有し、トランジスタ４つと容量素子４つより構成される。図６では倍圧整流回路６０３には、復調機能を付加するためにトランジスタ６０６が接続されている。図６に示す復調回路が付加された倍圧整流回路６０３において、トランジスタ６０６はバイアス端子６２４が必要となる。バイアス端子６２４には、電源電位の出力端子６１３の電圧値に応じた任意のバイアス電圧が供給され、倍圧整流回路６０２の負荷である後段の回路の消費電流に比例した電流負荷を実現する。
【００１５】
図６において送受信回路６２６は、変調機能を付加した倍圧整流回路６０２及び復調機能を付加した倍圧整流回路６０３により、受信電力を電源電位に変換する整流機能、データを取り出す復調機能、及びデータを送信する変調機能を実現する。
【特許文献１】特開２００２−１５２０８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
図６に示す半導体装置の送受信回路の構成は、倍圧整流回路が２つ並列接続された構成になっていた。そのため、素子数が増え、送受信回路の面積が大きくなってしまっていた。また、送受信回路の各トランジスタには、しきい値電圧Ｖｔｈが存在する。倍圧整流回路の出力電圧Ｖｏｕｔを求める理論式は、入力電圧をＶｉｎとし、その回路を構成するトランジスタのしきい値電圧をＶｔｈとすると、式（１）で表される。
【００１７】
Ｖｏｕｔ＝２Ｎ（Ｖｉｎ−Ｖｔｈ）                  （１）
【００１８】
式（１）でＮは倍圧整流回路の段数を表すので、図６に示す送受信回路に示すように倍圧整流回路が２段構成の場合は、Ｎ＝２となる。そのため、図６に示す送受信回路６２６では、受信電力から電源電位を生成する倍圧整流回路６０２で（４×Ｖｔｈ）分の損失が生じてしまっていた。同様に、図６に示す送受信回路６２６では、復調機能を有する倍圧整流回路６０３で、信号を復調するために（４×Ｖｔｈ）分の損失が生じてしまっていた。倍圧整流回路６０２及び倍圧整流回路６０３は、並列接続の関係にあるため、図６に示す送受信回路６２６の構成では、送受信回路全体の損失は、（８×Ｖｔｈ）分の損失となり、電力変換効率の低下を招いてしまっていた。そのため電力変換効率の低下は、パッシブ型の半導体装置において、通信距離を縮めてしまっていた。
【００１９】
本発明は、上記の実情を鑑みてなされたものであり、半導体装置における送受信回路において、構成するトランジスタ数を削減し、電力変換効率の低下を防ぐことが可能な回路構成を提供することを課題とする。
【課題を解決するための手段】
【００２０】
本発明は、前述した課題を解決するために、以下の構成を有する送受信回路を提供する。
【００２１】
本発明の送受信回路は、Ｎ個（Ｎは自然数）の検波容量素子を含むＮ段倍圧整流回路を有し、Ｎ段倍圧整流回路には、変調機能を有する回路が接続されており、Ｎ個の検波容量素子のいずれか一において、検波容量素子の一方の電極は送受信回路の入力端子に接続されており、検波容量素子の他方の電極が接続されたノードには、復調機能を有する回路が接続されていることを特徴とする。
【００２２】
また別の本発明の半導体装置は、外部から供給される電波を受信するアンテナと、アンテナに接続され、アンテナで受信した無線信号が入力されることで直流電圧の出力、変調、および復調をおこなう送受信回路と、直流電圧より電源電圧を生成する電源回路と、復調された信号が入力されるメモリ回路と、を有し、送受信回路は、Ｎ個（Ｎは自然数）の検波容量素子を含むＮ段倍圧整流回路を有し、Ｎ段倍圧整流回路には、変調機能を有する回路が接続されており、Ｎ個の検波容量素子のいずれか一において、検波容量素子の一方の電極は送受信回路の入力端子に接続されており、検波容量素子の他方の電極が接続されたノードには、復調機能を有する回路が接続されていることを特徴とする。
【００２３】
本発明における変調機能を有する回路、及び復調機能を有する回路は、複数のダイオードを有する構成でもよい。
【００２４】
本発明における複数のダイオードは、ダイオード接続されたトランジスタで構成されている構成でもよい。
【００２５】
本発明におけるトランジスタはＮチャネル型トランジスタまたはＰチャネル型トランジスタであればよい。
【００２６】
本発明における復調機能を有する回路の出力端子には、容量素子及び抵抗素子が接続されている構成でもよい。
【００２７】
本発明における容量素子の大きさは１以上１０ｐＦ以下であり、且つ抵抗素子は１０以上１００ｋΩ以下である構成でもよい。
【００２８】
本発明における復調機能を有する回路の出力端子とＮ段倍圧整流回路の出力端子の間に、ダイオードが接続されている構成でもよい。
【００２９】
本発明におけるＮ段倍圧整流回路の出力端子には、容量素子が接続されている構成でもよい。
【００３０】
なお、本書類（明細書、特許請求の範囲又は図面など）において、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むものとする。
【発明の効果】
【００３１】
本発明の送受信回路は、送受信回路としての機能を損なう事なく、構成するトランジスタ数を低減できるため、送受信回路を小型化することができる。また本発明の送受信回路は、電力変換効率の低下を防ぐことができるため、効率良く電源電位を生成することができる。また本発明の送受信回路は、送受信回路を構成する素子数を削減する分の小型化を図ることができ、コストの低減をすることができる。
【００３２】
また本発明の送受信回路を具備する半導体装置は、半導体装置の送受信回路の機能を損なう事なく、送受信回路を構成するトランジスタ数を低減できるため、半導体装置を小型化することができる。また本発明の半導体装置は、電力変換効率の低下を防ぐことができるため、効率良く電源電位を生成することができ、半導体装置の通信距離を伸ばす事ができる。また本発明の半導体装置は、半導体装置を構成する素子数を削減する分の小型化を図ることができ、コストの低減をすることができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の形態及び実施例において図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００３４】
（実施の形態１）
本実施の形態では、本発明の送受信回路の一構成例に関して図面を用いて説明する。
【００３５】
本実施の形態で示す送受信回路は、変調機能、復調機能を付加したＮ段構成の倍圧整流回路（Ｎは自然数）である。本実施の形態において、Ｎ＝１すなわち１段構成の倍圧制御回路を具備する送受信回路の具体的な回路を図１に示す。
【００３６】
図１に示す送受信回路１２０は、アンテナまたは外部装置と接続するための入力端子１００（第１の入力端子ともいう）と入力端子１０１（第２の入力端子ともいう）を有する。図１において、トランジスタを構成する基板がシリコンウェハーのような導電体の場合、入力端子１０１は基板と接続され、同電位となるものとする。
【００３７】
本実施の形態においては、図１に示す通り、トランジスタは、Ｎチャネル型トランジスタを用いた場合について説明する。
【００３８】
なおトランジスタは、ＭＯＳ型トランジスタを本明細書に記載されたトランジスタとして用いることができる。
【００３９】
図１において、整流機能を有する回路について説明する。１段構成の倍圧整流回路は、入力端子１００に接続された検波するための容量素子１０２、ダイオード接続されたトランジスタ（以下、ダイオードと記す）１０３、ダイオード１０４、受信した交流信号を平滑化する容量素子１０５（平滑容量素子）によって構成されている。容量素子１０５は、一方の端子は、入力端子１０１に接続されており、他方の端子は、電源電位の出力端子１１３に接続されている。容量素子１０５は、大きい容量素子を設けることで、受信した交流信号を平滑化し、後段の回路に安定した電源電位を供給することができる。
【００４０】
なおダイオードは、ダイオード接続（ゲート端子とドレイン端子が接続）したトランジスタを本明細書に記載されたダイオードとして用いることができる。
【００４１】
なお本明細書における検波容量素子とは、整流機能を有する回路の前段に接続された直列に接続された容量のことをいう。したがって、図１においては、入力端子１００に接続された容量素子１０２が対応する。
【００４２】
倍圧整流回路によって、受信電力より電源電位に変換することができる。送受信回路１２０の倍圧整流回路の段数を増やす事で、高い出力電圧を得る事ができる。一方で、トランジスタのしきい値電圧Ｖｔｈによる電力変換効率の低下が生じてしまう。そのため送受信回路１２０の倍圧整流回路の段数は、出力端子に接続する後段の回路の動作電圧や消費電力に応じて、適正な倍圧整流回路の段数を選択することが望ましい。
【００４３】
次に図１での、復調機能を有する回路について説明する。１段構成の倍圧整流回路に復調機能を付加するため、ダイオード１１５の一方の端子は、容量素子１０２に接続されている。ダイオード１１５の他方の端子は、復調信号の出力端子１１６に接続される。復調信号の出力端子１１６と入力端子１０１と同電位のノード間に、容量素子１１７及び抵抗素子１１８が接続される。復調信号の出力端子１１６は、復調したデータを後段の回路へ出力する端子である。
【００４４】
なお、本明細書においてノードとは、回路を構成する素子の電気的な接続を可能とする配線の任意の点のことをいう。したがって、”Ａが接続されたノード”とは、Ａと電気的に接続され、且つＡと同電位と見なせる配線の任意の点のことをいう。
【００４５】
また図１において、抵抗素子１１８の代わりにトランジスタを接続しても良い。トランジスタの場合、ゲート端子には、電源電位の出力端子１１３の電圧値に応じた任意のバイアス電圧を供給することで、倍圧整流回路の負荷である後段の回路の消費電流に比例した電流負荷を実現することができる。
【００４６】
本発明の送受信回路の回路構成とすることで、受信した無線信号のデータを復調信号の出力端子１１６で取り出す事ができ、復調機能が実現できる。
【００４７】
復調信号の出力端子１１６は、後段の制御回路及びメモリ回路と接続している。本実施の形態において、復調信号の出力端子１１６と後段の回路間にローパスフィルタを挿入することで、搬送波等による高周波雑音を取り除く事ができ、雑音の少ない信号を後段の回路に供給することができる。ローパスフィルタは、扱う搬送波の周波数によって、最適な特性を選択すればよい。
【００４８】
また本実施の形態において、電源電位の出力端子１１３と復調信号の出力端子１１６の間にダイオード１１４を接続してもよい。ダイオード１１４は、復調信号の出力端子１１６の電位が、電源電位の出力端子１１３の電位より大きくならないようにする。ダイオード１１４を設けることにより、復調したデータを正しく制御回路及びメモリ回路に供給することができるため、誤動作を低減した送受信回路とすることができる。
【００４９】
次に、変調機能を有する回路について説明する。１段構成の倍圧整流回路に、変調機能を付加するために、倍圧整流回路のダイオード１０４と容量素子１０５の間にダイオード１０６の一方の端子が接続され、他方の端子にトランジスタ１０８のドレイン端子が接続される。またトランジスタ１０８のゲート端子が、符号化信号の入力端子１０７に接続され、トランジスタ１０８のソース端子が入力端子１０１と同電位のノードに接続される。符号化信号の入力端子１０７は、後段の制御回路と接続されている。
【００５０】
符号化信号の入力端子１０７は、制御回路より入力端子１０１と同じ電位に固定されているため、トランジスタ１０８は、非導通状態となっている。そのため、送受信回路１２０の入力インピーダンスは、ある一定の値を示す。
【００５１】
しかし、符号化信号の入力端子１０７に、制御回路より符号化信号が入力されると、トランジスタ１０８のゲート端子は、符号化信号に応じてトランジスタ１０８の状態を変化させる。
【００５２】
符号化信号によってトランジスタ１０８が導通の状態になった時、トランジスタ１０８を流れる変調負荷電流が発生する。そのため、送受信回路１２０の入力インピーダンスは、トランジスタ１０８が、非導通状態だった時の入力インピーダンスとは異なる値となる。
【００５３】
すなわち、トランジスタ１０８の状態によって、送受信回路１２０の入力インピーダンスが変化する。さらには、半導体装置の入力インピーダンスが変化するので、リーダ／ライタからの搬送波を半導体装置が反射する強度が変化する。この強度は、符号化信号によって変わるので、ＡＳＫ変調が実現され、リーダ／ライタにデータを送信することができる。
【００５４】
図１において、トランジスタ１０８が導通状態になると、ダイオード１０６とトランジスタ１０８で電力が消費される。送受信回路は、ダイオード１０６とトランジスタ１０８の素子の大きさを、電源電位の出力端子１１３と接続している後段の回路の消費電力と電源電位の変動の許容範囲に応じて決めるものである。そして送受信回路は、変動を抑えた電源電位を生成することができる。そのため後段の回路での誤動作を防ぐことができる。
【００５５】
以上の説明では、１段構成の倍圧整流回路を用いてきたが、本発明は、倍圧整流回路の段数に制限がないため、状況に応じて自由に段数を変えることが可能である。すなわち本発明は、Ｎ段構成（Ｎは自然数）の倍圧整流回路でも同様の機能を持つ回路を構成することができる。具体的に図６に示した従来の送受信回路の構成と比較するため、以下Ｎ＝２である２段構成の倍圧整流回路を用いた場合の回路構成について図２５を用いて説明し、本発明の利点について詳述していく。
【００５６】
図２５で示す送受信回路は、変調機能、復調機能を付加した２段構成の倍圧整流回路である。以下、図２５の説明において、図１と同様の機能を有する構成については同様の符号を付して説明を行う。また、図１に示した送受信回路と異なる構成に関してのみ異なる符号を用いて説明をしていく。
【００５７】
図２５に示す送受信回路２５１０は、アンテナまたは外部装置と接続するための入力端子１００（第１の入力端子ともいう）と入力端子１０１（第２の入力端子ともいう）を有する。図２５において、トランジスタを構成する基板がシリコンウェハーのような導電体の場合、入力端子１０１は基板と接続され、同電位となるものとする。
【００５８】
本実施の形態においては、図２５に示す通り、トランジスタは、Ｎチャネル型トランジスタを用いた場合について説明する。
【００５９】
図２５において、整流機能を有する回路について説明する。２段構成の倍圧整流回路のうち、１段目は、入力端子１００に接続された検波するための容量素子１０２、ダイオード接続されたトランジスタ（以下、ダイオードと記す）１０３、ダイオード１０４、受信した交流信号を平滑化する容量素子１０５（平滑容量素子）によって構成されている。容量素子１０５は、一方の端子は、入力端子１０１に接続されており、他方の端子は、ダイオード１０４に接続されている。２段構成の倍圧整流回路のうち、２段目は、入力端子１００に接続された検波するための容量素子１１０（検波容量素子）、ダイオード１０９、ダイオード１１１、容量素子１１２で構成されている。容量素子１１２（第１の容量素子）は、他の容量素子に比べて容量の大きい容量素子を設けることで、受信した交流信号を平滑化し、後段の回路に安定した電源電位を供給することができる。容量素子１１２の一方の端子は、入力端子１０１に接続されており、他方の端子は、ダイオード１１１と電源電位の出力端子１１３の間に接続されている。
【００６０】
次に、復調機能を有する回路について説明する。２段構成の倍圧整流回路に復調機能を付加するため、ダイオード１１５の一方の端子が検波容量素子１１０に接続される。ダイオード１１５の他方の端子は、復調信号の出力端子１１６に接続される。復調信号の出力端子１１６と入力端子１０１と同電位のノード間に容量素子１１７（第２の容量素子）と抵抗素子１１８とが接続される。復調信号の出力端子１１６は、復調したデータを後段の回路へ出力する端子である。
【００６１】
例えば、図５に示すようなＡＳＫ方式によって変調された無線信号の場合、搬送波５０１の振幅の変化がデータとなる。データには、基準電位５０３に対し上下にある包絡線５０２のうち片方の包絡線５０２と基準電位５０３によって形成される信号が対応する。
【００６２】
そのため、倍圧整流回路によって、無線信号を整流し、基準電位５０３に対し正または負の振幅の搬送波のみにする。そして、正または負の振幅のみになった搬送波５０１に対し、容量素子１１７により平滑化することで、包絡線５０２と基準電位５０３によって形成されたデータを得る事ができる。
【００６３】
図２５において、容量素子１１７が大きいと、図５のデータ”０”の期間において、データ”１”の期間に容量素子１１７に充電された電荷が放電しきれずに、容量素子１１７の平滑化によって出力端子１１６の電位が、搬送波の振幅に追随出来なくなる。そのため、データ”１”の期間が長くなり、包絡線５０２と基準電位５０３によって形成されたデータを再現出来なくなる。そのため、容量素子１１７に充電された電荷がなくなるように、容量素子１１７の大きさを１以上１０ｐＦ以下と小さくするか、または容量素子１１７に充電された電荷を放電しやすくなるように抵抗素子１１８の大きさを１０以上１００ｋΩ以下とすることで、容量素子１１７の電荷を放電できるようになり、データ”０”の期間を再現することができる。
【００６４】
容量素子１１７の大きさと抵抗素子１１８の大きさは、電位の変化時間と関係がある。容量素子１１７の大きさをＣ、抵抗素子１１８の大きさをＲとし、時定数をτとすると、式（２）で表される関係がある。式（２）での、時定数τは、データ”１”の期間のデータの振幅を１とし、データ”０”の期間の振幅を０とし、１から０への変化が６３％変化した時の時間経過を示す。
【００６５】
τ＝ＲＣ                  （２）
【００６６】
図２５において、式（２）における時定数τは１００ｎｓ以下にすることで容量素子における電荷の放電及び搬送波５０１の振幅の追随を行うことができる。具体的には、時定数τを１００ｎｓとすることを考えた場合、容量素子１１７の大きさを２ｐＦとし、抵抗素子１１８の大きさを５０ｋΩとすることで実現できる。
【００６７】
また図２５において、抵抗素子１１８の代わりにトランジスタを接続しても良い。トランジスタの場合、ゲート端子には、電源電位の出力端子１１３の電圧値に応じた任意のバイアス電圧を供給することで、倍圧整流回路の負荷である後段の回路の消費電流に比例した電流負荷を実現することができる。
【００６８】
図２５に示す本発明の送受信回路の回路構成とすることで、受信した無線信号のデータを復調信号の出力端子１１６で取り出す事ができ、復調機能が実現できる。本発明の図２５の回路構成であれば、上述の図５で示した基準電位５０３に対し、包絡線５０２で形成されたデータを取り出す事ができる。
【００６９】
復調信号の出力端子１１６は、後段の制御回路及びメモリ回路と接続している。図２５に示す本実施の形態において、復調信号の出力端子１１６と後段の回路間にローパスフィルタを挿入することで、搬送波５０１等による高周波雑音を取り除く事ができ、雑音の少ない信号を後段の回路に供給することができる。ローパスフィルタは、扱う搬送波の周波数によって、最適な特性を選択すればよい。
【００７０】
また図２５に示す送受信回路の構成において、電源電位の出力端子１１３と復調信号の出力端子１１６の間にダイオード１１４を接続してもよい。ダイオード１１４は、復調信号の出力端子１１６の電位が、電源電位の出力端子１１３の電位より大きくならないようにする。これにより、復調したデータを正しく制御回路及びメモリ回路に供給することができるため、誤動作を低減した送受信回路とすることができる。
【００７１】
次に、変調機能を有する回路について説明する。２段構成の倍圧整流回路に、変調機能を付加するために、倍圧整流回路のダイオード１０４とダイオード１０９の間にダイオード１０６の一方の端子が接続され、他方の端子にトランジスタ１０８のドレイン端子が接続される。またトランジスタ１０８のゲート端子が、符号化信号の入力端子１０７に接続され、トランジスタ１０８のソース端子が入力端子１０１に接続される。符号化信号の入力端子１０７は、後段の制御回路と接続されている。
【００７２】
符号化信号の入力端子１０７は、制御回路より入力端子１０１と同じ電位に固定されているため、トランジスタ１０８は、非導通状態となっている。そのため、送受信回路２５１０の入力インピーダンスは、ある一定の値を示す。
【００７３】
しかし、符号化信号の入力端子１０７に、制御回路より符号化信号が入力されると、トランジスタ１０８のゲート端子は、符号化信号に応じてトランジスタ１０８の状態を変化させる。
【００７４】
符号化信号によってトランジスタ１０８が導通の状態になった時、トランジスタ１０８を流れる変調負荷電流が発生する。そのため、送受信回路２５１０の入力インピーダンスは、トランジスタ１０８が、非導通状態だった時の入力インピーダンスとは異なる値となる。
【００７５】
すなわち、トランジスタ１０８の状態によって、送受信回路２５１０の入力インピーダンスが変化する。さらには、半導体装置の入力インピーダンスが変化するので、リーダ／ライタからの搬送波を半導体装置が反射する強度が変化する。この強度は、符号化信号によって変わるので、ＡＳＫ変調が実現され、リーダ／ライタにデータを送信することができる。
【００７６】
以上本発明の送受信回路は、従来の送受信回路より少ない素子数で、同じ機能を備える送受信回路を構成することができる。以上の説明では、２段構成の倍圧整流回路を用いてきたが、本発明は、倍圧整流回路の段数に制限がないため、状況に応じて自由に段数を変えることが可能である。
【００７７】
次に、本発明の通信距離の向上に関して説明する。
【００７８】
一般に、整流素子（ここでは、ダイオード）は、入力電圧に対し、しきい値電圧分低い電圧までしか出力出来ないため、整流素子のしきい値電圧Ｖｔｈは、損失の要因となる。
【００７９】
図６に示した従来の回路構成と本発明の回路構成を比べた際、変調機能を有する箇所には、違いがないので、それ以外の部分に限定して説明を行う。
【００８０】
図６に示した従来の回路構成では、上述したように、送受信回路全体では、ダイオードが８個分のしきい値電圧Ｖｔｈ、すなわち（８×Ｖｔｈ）分が損失となる。
【００８１】
一方、図２５に示す本発明の回路構成では、整流機能と復調機能を実現するためにダイオードを５個使用しているので、ダイオードが５個分のしきい値電圧Ｖｔｈ、すなわち、（５×Ｖｔｈ）分が損失となる。
【００８２】
そのため、従来の回路構成に比べ損失が少ないため、本発明の回路構成は電力変換効率を向上できる。
【００８３】
続いて、電力変換効率と通信距離の関係について図７、図８を用いて説明する。
【００８４】
図７は、半導体装置のアンテナが受信する電力と通信距離の関係を示したグラフである。受信できる電力が通信距離の二乗に比例して減衰することが分かる。
【００８５】
図８は、無線通信システム内で、リーダ／ライタから出力された無線信号（電力）がどのように半導体装置に受け渡されて、半導体装置内で使われているのを模式的に示した図である。
【００８６】
リーダ／ライタ８００は、制御回路８０１とアンテナ８０２を有する。
【００８７】
半導体装置８０３は、アンテナ８０４、送受信回路８０５及びその他の回路８０６を有する。アンテナ８０４は、無線信号８０７を受信する。ここで、アンテナ８０４の受信電力をＰｉｎとする。送受信回路８０５の電力変換効率をαとする。回路８０６の最低動作電力をＰｃｈｉｐとする。
【００８８】
図８に示すような無線通信システムにおいて、リーダ／ライタ８００が設置され、離れた所に半導体装置８０３がある場合を考える。ここで、リーダ／ライタ８００は、データを搬送波に載せて無線信号８０７としてアンテナ８０２より出力する。半導体装置８０３は、アンテナ８０４で無線信号８０７を受信する。ここでアンテナ８０４が受信する無線信号８０７は、リーダ／ライタ８００と半導体装置８０３間の距離である通信距離との間に、図７に示すような関係があるため、半導体装置８０３の受信電力Ｐｉｎは、通信距離によって決まる。一方、送受信回路８０５は、受信電力Ｐｉｎを用いて、回路８０６に直流電力を供給する。回路８０６は、その直流電力を用いて動作する。ここで、直流電力が、回路８０６の最低動作電力Ｐｃｈｉｐ以上供給されないと回路８０６は動作しない。回路８０６に供給する電力は、受信電力Ｐｉｎと電力変換効率αの積によって決まる。そのため、半導体装置８０３の動作は、通信距離と電力変換効率αに依存する。通信距離が伸びると、Ｐｉｎは減少するが、電力変換効率αを向上させ、回路８０６の最低動作電力Ｐｃｈｉｐ以上の電力を回路８０６に供給することができれば、通信距離が伸びても、回路８０６は動作することができるので、半導体装置８０３の通信距離を伸ばす事ができる。
【００８９】
そのため、本発明の送受信回路は、電力変換効率αを向上させることで、通信距離を伸ばす事ができる。
【００９０】
なお、本実施の形態では、無線信号を受信した際の送受信回路の動作について説明したが、本発明は有線により信号が入力される送受信回路においても適用可能である。すなわち、有線による信号をもとに復調、変調等をおこなうための送受信回路としても機能しうるものであり、同様の効果を奏する。
【００９１】
本発明は、送受信回路を構成するトランジスタ数を低減できるため、送受信回路自体を小型化することができる。また本発明の送受信回路は、電力変換効率の低下を防ぐことができるため、効率良く電源電位を生成することができ、外部通信機器との通信距離を伸ばす事ができる。また本発明の送受信回路は、送受信回路を構成する素子数を削減する分の小型化を図れるため、コストの低減をすることができる。
（実施の形態２）
【００９２】
本実施の形態のおいては上記実施の形態１で述べた送受信回路とは異なる構成の送受信回路について説明を行う。
【００９３】
上記実施の形態１での図１を用いた説明では、Ｎチャネル型トランジスタを用いた場合の回路構成について説明してきたが、本発明は、Ｐチャネル型トランジスタでも同様の機能を持つ回路を構成することができる。本実施の形態では、Ｐチャネル型トランジスタを用いた場合の回路構成を図２に示す。
【００９４】
図２においては、図１で説明したＮチャネル型トランジスタで構成した送受信回路１２０を、Ｐチャネル型トランジスタで構成した送受信回路２２０とする点が異なる。ここでは図１に示した送受信回路で異なる箇所のみ説明を行うことにする。
【００９５】
本実施の形態で示す構成が上記実施の形態１で説明した図１の構成と異なる点については、まず図２に示す通り、ダイオードのゲート端子の接続する箇所がＮチャネル型トランジスタを用いたダイオードとは異なる側の他方の端子になる。本発明は、ゲート端子の接続を変える事で、Ｐチャネル型トランジスタを用いても、Ｎチャネル型トランジスタで構成したダイオードと同じ動作をするダイオードを構成することができる。
【００９６】
本実施の形態で示す構成が上記実施の形態１で説明した図１の構成と異なる点については、符号化信号の入力端子１０７に入力される信号である。上記実施の形態１で説明した図１のＮチャネル型トランジスタ１０８の場合は、Ｎチャネル型トランジスタ１０８のゲート端子である符号化信号の入力端子１０７に、入力端子１０１の電位より高い電位が入力された時に、導通状態となり変調負荷電流を流す。一方本実施の形態の図２に示すＰチャネル型トランジスタ２０８は、Ｐチャネル型トランジスタ２０８のゲート端子である符号化信号の入力端子１０７に、ダイオード２０６とＰチャネル型トランジスタ２０８の間の電位より低い電位が入力された時に、導通状態となり変調負荷電流を流す。
【００９７】
そのため、Ｐチャネル型トランジスタで本発明の回路を構成した場合、制御回路より符号化信号の入力端子１０７に入力する信号は、Ｎチャネル型トランジスタで構成した場合に入力する信号を反転した信号を入力する必要がある。
【００９８】
また上記実施の形態１で説明した図２５を用いた説明では、Ｎチャネル型トランジスタを用いた場合の送受信回路２５１０の回路構成について説明してきたが、本発明送受信回路は、Ｐチャネル型トランジスタでも同様の機能を持つ回路を構成することができる。本実施の形態では、Ｐチャネル型トランジスタを用いた場合の送受信回路２６２０の回路構成を図２６に示す。
【００９９】
まず図２６に示す通り、ダイオードのゲート端子の接続する箇所がＮチャネル型トランジスタを用いたダイオードとは異なる側の他方の端子になる。本発明は、ゲート端子の接続を変える事で、Ｐチャネル型トランジスタを用いても、Ｎチャネル型トランジスタで構成したダイオードと同じ動作をするダイオードを構成することができる。
【０１００】
本実施の形態で示す構成が上記実施の形態１で説明した図２５の構成と異なる点については、符号化信号の入力端子１０７に入力される信号である。上記実施の形態１で説明した図２５のＮチャネル型トランジスタ１０８の場合は、Ｎチャネル型トランジスタ１０８のゲート端子である符号化信号の入力端子１０７に、入力端子１０１の電位より高い電位が入力された時に、導通状態となり変調負荷電流を流す。一方本実施の形態の図２６に示すＰチャネル型トランジスタ２０８は、Ｐチャネル型トランジスタ２０８のゲート端子である符号化信号の入力端子１０７に、ダイオード２０６とＰチャネル型トランジスタ２０８の間の電位より低い電位が入力された時に、導通状態となり変調負荷電流を流す。
【０１０１】
そのため、Ｐチャネル型トランジスタで本発明の回路を構成した場合、制御回路より符号化信号の入力端子１０７に入力する信号は、Ｎチャネル型トランジスタで構成した場合に入力する信号を反転した信号を入力する必要がある。
【０１０２】
以上、二つの点が、Ｎチャネル型トランジスタとＰチャネル型トランジスタを用いた場合で異なる。この二つの点に対応することで、Ｐチャネル型トランジスタを用いても、本発明の送受信回路を実現することができる。
【０１０３】
なお、本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて行うことができる。すなわち本実施の形態の送受信回路は、送受信回路としての機能を損なう事なく、構成するトランジスタ数を低減できるため、送受信回路を小型化することができる。また本発明の送受信回路は、電力変換効率の低下を防ぐことができるため、効率良く電源電位を生成することができる。また本発明の送受信回路は、送受信回路を構成する素子数を削減する分の小型化を図ることができ、コストの低減をすることができる。
（実施の形態３）
【０１０４】
本実施の形態のおいては上記実施の形態１及び実施の形態２で述べた送受信回路とは異なる構成の送受信回路について説明を図３、図４を用いて行う。
【０１０５】
図３は、上記実施の形態１で説明した図２５より復調機能を実現するための素子のみを抜き出した回路図である。図３の回路図は、ダイオード１１５、容量素子１１７及び負荷４００を有する。ここで、ダイオード１１５及び容量素子１１７は上記実施の形態１での説明と同様の動作をする。また実施の形態２と同様に、Ｎチャネル型トランジスタを用いたダイオード１１５は、Ｐチャネル型トランジスタを用いたダイオード２１５と置き換える事も可能である。負荷４００は、上記実施の形態では、抵抗素子１１８を用いていたが、ある一定の直流電流を流すものであれば良いため、代わりにトランジスタを用いても良い。
【０１０６】
トランジスタの場合、ゲート端子には、電源電位の出力端子１１３の電圧値に応じた任意のバイアス電圧を供給することで、負荷４００と同様の機能とすることができる。
【０１０７】
さらに、上記実施の形態１で説明した図２５の回路構成では、図３の端子４０１は、ノード”ｄ”に接続しているが、ノード”ｂ”及びノード”ｃ”に接続を変更することも可能である。
【０１０８】
図４は、上記実施の形態１で説明した図２５より変調機能を実現するための素子のみを抜き出した回路図である。図４の回路図は、負荷４０２、Ｎチャネル型トランジスタ１０８及び符号化信号の入力端子１０７を有する。ここで、Ｎチャネル型トランジスタ１０８は上記実施の形態１での説明と同様の動作をする。また実施の形態２と同様に、Ｎチャネル型トランジスタ１０８は、Ｐチャネル型トランジスタ２０８と置き換える事も可能である。負荷４０２は、上記実施の形態では、Ｎチャネル型トランジスタを用いたダイオード１０６、またはＰチャネル型トランジスタを用いたダイオード２０６を用いていたが、送受信回路のインピーダンスを変化させるために直流電流、または交流電流を流すものであれば良いため、代わりに抵抗素子や容量素子を用いても良い。負荷４０２に抵抗素子を用いた場合、直流電流及び交流電流を流すことができる。負荷４０２に容量素子を用いた場合は、交流電流を流す事が可能である。そのため、負荷４０２を実現することができる。
【０１０９】
さらに、上記実施の形態１で示した図２５の回路構成では、図４の端子４０３は、ノード”ｃ”に接続しているが、負荷４０２がダイオードもしくは抵抗の場合、ノード”ａ”、ノード”ｂ”、ノード”ｄ”、及びノード”ｅ”に接続を変更することができる。一方、負荷４０２が容量素子の場合、ノード”ａ”、ノード”ｂ”、及びノード”ｄ”に接続を変更することができる。
【０１１０】
なお、本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて行うことができる。すなわち本実施の形態の送受信回路は、送受信回路としての機能を損なう事なく、構成するトランジスタ数を低減できるため、送受信回路を小型化することができる。また本発明の送受信回路は、電力変換効率の低下を防ぐことができるため、効率良く電源電位を生成することができる。また本発明の送受信回路は、送受信回路を構成する素子数を削減する分の小型化を図ることができ、コストの低減をすることができる。
【実施例１】
【０１１１】
本実施例では、本発明の送受信回路を具備する半導体装置の構成及び動作について説明する。
【０１１２】
本発明の送受信回路を具備する半導体装置内の構成について、図１０を用いて説明する。図１０は本発明の送受信回路を用いた半導体装置内のブロック図である。本発明の半導体装置９００は、アンテナ９０２及び半導体集積回路９０１を有する。そして、半導体集積回路９０１は、送受信回路９０３、電源回路９０４、制御回路９０５、メモリ回路９０６を有する。
【０１１３】
次に、本発明の送受信回路を具備する半導体装置の動作について、図１０及び図１２を用いて説明する。図１２に示すように、制御用端末９２２にリーダ／ライタ９２０を介して接続されたアンテナユニット９２１から搬送波を変調した信号（無線信号）が送信される。ここで、無線信号にはリーダ／ライタ９２０から半導体装置９００への命令が含まれている。
【０１１４】
図１０において、半導体装置９００が有するアンテナ９０２は当該無線信号を受信する。そして、受信された当該無線信号はアンテナ９０２に接続された送受信回路９０３を介して各回路ブロックに送られる。送受信回路９０３には電源回路９０４、制御回路９０５、及びメモリ回路９０６が接続されている。
【０１１５】
送受信回路９０３の整流機能より、第一の高電源電位（ＶＤＤ１）、電源回路９０４より第二の高電源電位（ＶＤＤ２）が生成される。本実施例においては、生成された２つの高電源電位のうち、ＶＤＤ２が各回路ブロックに供給されるものとする。なお、本実施例において、低電源電位（ＶＳＳ）は共通である。ここで、電源回路９０４は、定電圧回路で構成される。
【０１１６】
送受信回路９０３の整流機能と電源回路９０４の動作について簡単に説明する。例えば、送受信回路９０３の整流機能として、一つの整流回路で構成し、電源回路９０４として、定電圧回路で構成した場合を考える。ここで、整流機能をはたす整流回路として、本発明の送受信回路が用いることができる。アンテナ９０２を介して送受信回路９０３に送られた当該無線信号は、整流回路に入力され、整流される。そして、整流回路の容量素子により平滑化され、第一の高電源電位（ＶＤＤ１）が生成される。生成されたＶＤＤ１は、定電圧回路を通ることで、入力電圧以下の安定した電圧（第二の高電源電位、ＶＤＤ２）になる。定電圧回路の出力電圧であるＶＤＤ２が電源として各回路ブロックに供給される。なお、生成されたＶＤＤ１を電源として各回路ブロックに供給してもよい。さらに、ＶＤＤ１及びＶＤＤ２の両方を各回路ブロックに供給してもよい。各回路ブロックの動作条件及び用途によりＶＤＤ１またはＶＤＤ２の供給を使い分けることが望ましい。
【０１１７】
ここで、定電圧回路は直流電圧を一定に保つ機能を有しており、電圧や電流または両方により直流電圧を一定に保つことができる回路であればどのような回路でもよい。
【０１１８】
送受信回路９０３の復調機能より復調信号９０９が生成される。生成された復調信号９０９が各回路ブロックに供給される。本実施例では上記実施の形態で述べた送受信回路を用いることで復調機能を実現できる。
【０１１９】
送受信回路９０３と制御回路９０５は接続されており、送受信回路９０３で生成された復調信号９０９が制御回路９０５に供給される。
【０１２０】
制御回路９０５は、リセット回路を有する。リセット回路ではリセット信号が生成される。リセット信号は、半導体装置９００の初期化を行う信号である。
【０１２１】
また、制御回路９０５は、クロック生成回路を有する。クロック生成回路では送受信回路９０３を介して送られてきた復調信号９０９を元に、基本クロック信号を生成している。クロック生成回路にて生成された基本クロック信号は、制御回路内の回路で用いられる。
【０１２２】
さらに、制御回路９０５は、送受信回路９０３を介して送られてきた復調信号９０９から、前記リーダ／ライタ９２０から半導体装置９００へ送られた命令を抽出し、どのような命令が送られてきたのかを判別する。また制御回路９０５は、メモリ回路９０６を制御する役割も有している。
【０１２３】
こうして、リーダ／ライタ９２０からどのような命令が送られてきたのかを判別し、判別された命令により、メモリ回路９０６を動作させる。そして、メモリ回路９０６に記憶または書き込まれたＩＤ番号等の固有データを含んだ信号を出力する。または、メモリ回路９０６にリーダ／ライタ９２０から送られてきた情報を記憶する。
【０１２４】
ここでメモリ回路９０６は、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリを用いることができる。
【０１２５】
さらに、制御回路９０５はメモリ回路９０６に記憶または書き込まれたＩＤ番号等の固有データを含んだ信号を、ＩＳＯ等の規格に則った符号化方式で符号化した信号に変える役割も有する。そして、符号化信号９１０にしたがって、送受信回路９０３により、アンテナ９０２に送られてきている信号に変調をかける。
【０１２６】
変調をかけられた信号は、リーダ／ライタ９２０に接続されたアンテナユニット９２１で受信される。そして、受信された信号はリーダ／ライタ９２０で解析され、半導体装置９００のＩＤ番号等の固有データを認識することができる。
【０１２７】
このように半導体装置９００とリーダ／ライタ９２０との通信は、搬送波を変調することで行われる。搬送波は、１２５ｋＨｚ、１３．５６ＭＨｚ、９５０ＭＨｚなど規格により様々である。また変調の方式も規格により振幅変調、周波数変調、位相変調など様々な方式があるが、規格に即した変調方式であればどの変調方式を用いても良い。
【０１２８】
信号の伝送方式は、搬送波の波長によって電磁結合方式、電磁誘導方式、マイクロ波方式など様々な種類に分類することが出来る。
【０１２９】
本実施例では、アンテナ９０２を有する半導体装置９００の構成について説明しているが、本発明の半導体装置は必ずしもアンテナを有していなくとも良い。
【０１３０】
また、本発明において、接続されているとは電気的に接続されていることと同義である。したがって、回路間に別の素子などが配置されていてもよい。
【０１３１】
なお、本実施例は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。すなわち本実施例の半導体装置は、半導体装置の送受信回路の機能を損なう事なく、送受信回路を構成するトランジスタ数を低減できるため、半導体装置を小型化することができる。また本発明の半導体装置は、電力変換効率の低下を防ぐことができるため、効率良く電源電位を生成することができ、半導体装置の通信距離を伸ばす事ができる。また本発明の半導体装置は、半導体装置を構成する素子数を削減する分の小型化を図ることができ、コストの低減をすることができる。
【実施例２】
【０１３２】
本実施例では、バッテリーを搭載した場合の本発明の半導体装置の構成及び動作について説明する。
【０１３３】
始めに、本発明の送受信回路を具備する半導体装置にバッテリーを搭載した場合の構成について、図１１を用いて説明する。本発明の半導体装置９００は、アンテナ９０２及び半導体集積回路９０１を有する。そして、半導体集積回路９０１は、送受信回路９０３、電源回路９０４、第一の制御回路９０５、メモリ回路９０６、第二の制御回路９０８を有する。また、半導体装置９００はバッテリー９０７を有する。
【０１３４】
次に、本発明の半導体装置にバッテリーを搭載した場合の動作について、図１１及び図１２を用いて説明する。ここで、バッテリーとは、二次電池など充電可能な電源装置の事を示す。なお、図１１において、上記実施例１で説明した図１０と同じ機能を有する構成には同じ符号を付し、その説明は省略する。
【０１３５】
本発明の半導体装置９００に搭載されているバッテリー９０７の機能と動作について説明する。
【０１３６】
バッテリー９０７は電源回路９０４及び第二の制御回路９０８と電気的に接続されている。
【０１３７】
また、バッテリー９０７は、送受信回路からのＶＤＤ１、または電源回路９０４からのＶＤＤ２によって充電が行われる。バッテリーは、ＶＤＤ１またはＶＤＤ２によって、供給された電荷が蓄えられる。
【０１３８】
第二の制御回路９０８は、バッテリー９０７の動作を制御し、第三の高電位電源（ＶＤＤ３）を生成する。本実施例において、第二の制御回路９０８は、本発明の半導体装置９００を構成する回路ブロックのうち、少なくとも一つの回路ブロックと接続されていればよい。
【０１３９】
第二の制御回路９０８は、各回路ブロックに供給されるＶＤＤ２が各回路ブロックを動作させるのに十分な場合は、動作しない。第二の制御回路９０８は、各回路ブロックに供給されるＶＤＤ２が各回路ブロックを動作させるのには十分でない場合に動作し、バッテリー９０７を制御することで、ＶＤＤ３を各回路ブロックに供給する機能を有する。そして第二の制御回路９０８によって制御されるバッテリー９０７からの電力により、リーダ／ライタ９２０に接続されたアンテナユニット９２１とバッテリー９０７を搭載した半導体装置９００の間の送受信が可能となる。
【０１４０】
ここで、各回路ブロックに供給されるＶＤＤ２が各回路ブロックを動作させるのには十分でない場合の一例として、リーダ／ライタ９２０に電気的に接続されたアンテナユニット９２１とバッテリー９０７を搭載した半導体装置９００との距離が離れている場合が挙げられる。距離が離れると信号の送受信は困難になるが、バッテリーを搭載することで、送受信が行われている間にバッテリーを充電し、送受信が困難な際にはバッテリーから電源を供給することで、距離が離れた場合でも送受信が可能となる。
【０１４１】
なお、各回路ブロックに供給されるＶＤＤ２が各回路ブロックを動作させるのには十分でない場合は、上記の例に限定されない。
【０１４２】
バッテリー９０７を搭載した半導体装置９００を用いた無線通信システムでは、バッテリー９０７を搭載した半導体装置９００と公知の構成のリーダ／ライタ９２０に接続されたアンテナユニット９２１、及びリーダ／ライタ９２０を制御する制御用端末９２２を用いることができる。バッテリー９０７を搭載した半導体装置９００とリーダ／ライタ９２０に接続されたアンテナユニット９２１との通信方式は、単方向通信または双方向通信であって、空間分割多重化方式、偏波面分割多重化方式、周波数分割多重化方式、時分割多重化方式、符号分割多重化方式、直交周波数分割多重化方式のいずれも用いることができる。
【０１４３】
また、無線信号は搬送波を変調した信号である。搬送波の変調は、アナログ変調またはデジタル変調であって、振幅変調、位相変調、周波数変調、及びスペクトラム拡散のいずれであってもよい。
【０１４４】
さらに、搬送波の周波数は、サブミリ波である３００ＧＨｚ〜３ＴＨｚ、ミリ波である３０ＧＨｚ〜３００ＧＨｚ、マイクロ波である３ＧＨｚ〜３０ＧＨｚ、極超短波である３００ＭＨｚ〜３ＧＨｚ、超短波である３０ＭＨｚ〜３００ＭＨｚ、短波である３ＭＨｚ〜３０ＭＨｚ、中波である３００ｋＨｚ〜３ＭＨｚ、長波である３０ｋＨｚ〜３００ｋＨｚ、及び超長波である３ｋＨｚ〜３０ｋＨｚのいずれの周波数も用いることができる。
【０１４５】
アンテナ９０２及びアンテナユニット９２１は、ダイポールアンテナ、パッチアンテナ、ループアンテナ、八木アンテナのいずれのアンテナも用いることができる。また、アンテナ９０２及びアンテナユニット９２１において無線信号を送受信する方式は、電磁結合方式、電磁誘導方式、及び電波方式のいずれであってもよい。
【０１４６】
また、本発明において、接続されているとは電気的に接続されていることと同義である。したがって、間に別の素子などが配置されていてもよい。
【０１４７】
なお、本実施例は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。すなわち本実施例の半導体装置は、半導体装置の送受信回路の機能を損なう事なく、送受信回路を構成するトランジスタ数を低減できるため、半導体装置を小型化することができる。また本発明の半導体装置は、電力変換効率の低下を防ぐことができるため、効率良く電源電位を生成することができ、半導体装置の通信距離を伸ばす事ができる。また本発明の半導体装置は、半導体装置を構成する素子数を削減する分の小型化を図ることができ、コストの低減をすることができる。
【実施例３】
【０１４８】
本実施例では、上記実施例２で示した半導体装置の作製方法の一例に関して、図面を参照して説明する。本実施例においては、半導体装置におけるアンテナ、バッテリー、半導体集積回路を同一基板上に薄膜トランジスタを用いて設ける構成について説明する。なお、基板上に一度にアンテナ、バッテリー、半導体集積回路回路を形成することで、小型化を図ることができるため好適である。また、バッテリーとしては薄膜の二次電池を用いた例について説明する。
【０１４９】
まず、基板１３０１の一表面に絶縁膜１３０２を介して剥離層１３０３を形成し、続けて下地膜として機能する絶縁膜１３０４と半導体膜１３０５（例えば、非晶質珪素を含む膜）を積層して形成する（図１３（Ａ）参照）。なお、絶縁膜１３０２、剥離層１３０３、絶縁膜１３０４、及び半導体膜１３０５は、連続して形成することができる。
【０１５０】
基板１３０１は、ガラス基板、石英基板、金属基板（例えばステンレス基板など）、セラミック基板、Ｓｉ基板等の半導体基板などから選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもできる。なお、本工程では、剥離層１３０３は、絶縁膜１３０２を介して基板１３０１の全面に設けているが、必要に応じて、基板１３０１の全面に剥離層を設けた後に、フォトリソグラフィ法により選択的に設けてもよい。
【０１５１】
絶縁膜１３０２、絶縁膜１３０４は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、絶縁膜１３０２、１３０４を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。絶縁膜１３０２は、基板１３０１から剥離層１３０３又はその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能し、絶縁膜１３０４は基板１３０１、剥離層１３０３からその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜１３０２、１３０４を形成することによって、基板１３０１からＮａなどのアルカリ金属やアルカリ土類金属が、剥離層１３０３から剥離層に含まれる不純物元素がこの上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板１３０１として石英を用いるような場合には絶縁膜１３０２、１３０４を省略してもよい。
【０１５２】
剥離層１３０３は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料からなる膜は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気化またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。例えば、金属膜としてスパッタ法やＣＶＤ法等によりタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。また、この場合、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ２）、Ｘが２．５の場合（Ｗ２Ｏ５）、Ｘが２．７５の場合（Ｗ４Ｏ１１）、Ｘが３の場合（ＷＯ３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。他にも、例えば、金属膜（例えば、タングステン）を形成した後に、当該金属膜上にスパッタ法で酸化珪素（ＳｉＯ２）等の絶縁膜を設けると共に、金属膜上に金属酸化物（例えば、タングステン上にタングステン酸化物）を形成してもよい。また、プラズマ処理として、例えば上述した高密度プラズマ処理を行ってもよい。また、金属酸化膜の他にも、金属窒化物や金属酸化窒化物を用いてもよい。この場合、金属膜に窒素雰囲気下または窒素と酸素雰囲気下でプラズマ処理や加熱処理を行えばよい。
【０１５３】
非晶質半導体膜１３０５は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。
【０１５４】
次に、非晶質半導体膜１３０５にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜１３０５の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜１３０５ａ〜１３０５ｆを形成し、当該半導体膜１３０５ａ〜１３０５ｆを覆うようにゲート絶縁膜１３０６を形成する（図１３（Ｂ）参照）。
【０１５５】
ゲート絶縁膜１３０６は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、ゲート絶縁膜１３０６を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよい。
【０１５６】
結晶質半導体膜１３０５ａ〜１３０５ｆの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜１３０５ａ〜１３０５ｆを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
【０１５７】
結晶化に用いるレーザー発振器としては、連続発振型のレーザービーム（ＣＷレーザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【０１５８】
また、ゲート絶縁膜１３０６は、半導体膜１３０５ａ〜１３０５ｆに対し前述の高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【０１５９】
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【０１６０】
ゲート絶縁膜は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
【０１６１】
また、半導体膜に対し、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレーザービームを照射しながら一方向に走査して結晶化させて得られた半導体膜１３０５ａ〜１３０５ｆは、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。
【０１６２】
次に、ゲート絶縁膜１３０６上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１６３】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、半導体膜１３０５ａ〜１３０５ｆの上方にゲート電極１３０７を形成する。ここでは、ゲート電極１３０７として、第１の導電膜１３０７ａと第２の導電膜１３０７ｂの積層構造で設けた例を示している。
【０１６４】
次に、ゲート電極１３０７をマスクとして半導体膜１３０５ａ〜１３０５ｆに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加し、その後、フォトリソグラフィ法によりレジストからなるマスクを選択的に形成して、ｐ型を付与する不純物元素を高濃度に添加する。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように半導体膜１３０５ａ〜１３０５ｆに選択的に導入し、ｎ型を示す不純物領域１３０８を形成する。また、ｐ型を付与する不純物元素としてボロン（Ｂ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように選択的に半導体膜１３０５ｃ、１３０５ｅに導入し、ｐ型を示す不純物領域１３０９を形成する（図１３（Ｃ）参照）。
【０１６５】
続いて、ゲート絶縁膜１３０６とゲート電極１３０７を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極１３０７の側面に接する絶縁膜１３１０（サイドウォールともよばれる）を形成する。絶縁膜１３１０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
【０１６６】
続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１３０７及び絶縁膜１３１０をマスクとして用いて、半導体膜１３０５ａ、１３０５ｂ、１３０５ｄ、１３０５ｆにｎ型を付与する不純物元素を高濃度に添加して、ｎ型を示す不純物領域１３１１を形成する。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように半導体膜１３０５ａ、１３０５ｂ、１３０５ｄ、１３０５ｆに選択的に導入し、不純物領域１３０８より高濃度のｎ型を示す不純物領域１３１１を形成する。
【０１６７】
以上の工程により、ｎチャネル型薄膜トランジスタ１３００ａ、１３００ｂ、１３００ｄ、１３００ｆとｐチャネル型薄膜トランジスタ１３００ｃ、１３００ｅが形成される（図１３（Ｄ）参照）。
【０１６８】
ｎチャネル型薄膜トランジスタ１３００ａは、ゲート電極１３０７と重なる半導体膜１３０５ａの領域にチャネル形成領域が形成され、ゲート電極１３０７及び絶縁膜１３１０と重ならない領域にソース領域又はドレイン領域を形成する不純物領域１３１１が形成され、絶縁膜１３１０と重なる領域であってチャネル形成領域と不純物領域１３１１の間に低濃度不純物領域（ＬＤＤ領域）が形成されている。また、ｎチャネル型薄膜トランジスタ１３００ｂ、１３００ｄ、１３００ｆも同様にチャネル形成領域、低濃度不純物領域及び不純物領域１３１１が形成されている。
【０１６９】
ｐチャネル型薄膜トランジスタ１３００ｃは、ゲート電極１３０７と重なる半導体膜１３０５ｃの領域にチャネル形成領域が形成され、ゲート電極１３０７と重ならない領域にソース領域又はドレイン領域を形成する不純物領域１３０９が形成されている。また、ｐチャネル型薄膜トランジスタ１３００ｅも同様にチャネル形成領域及び不純物領域１３０９が形成されている。なお、ここでは、ｐチャネル型薄膜トランジスタ１３００ｃ、１３００ｅには、ＬＤＤ領域を設けていないが、ｐチャネル型薄膜トランジスタにＬＤＤ領域を設けてもよいし、ｎチャネル型薄膜トランジスタにＬＤＤ領域を設けない構成としてもよい。
【０１７０】
次に、半導体膜１３０５ａ〜１３０５ｆ、ゲート電極１３０７等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタ１３００ａ〜１３００ｆのソース領域又はドレイン領域を形成する不純物領域１３０９、１３１１と電気的に接続する導電膜１３１３を形成する（図１４（Ａ）参照）。絶縁膜は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、当該絶縁膜を２層で設け、１層目の絶縁膜１３１２ａとして窒化酸化珪素膜で形成し、２層目の絶縁膜１３１２ｂとして酸化窒化珪素膜で形成する。また、導電膜１３１３は、薄膜トランジスタ１３００ａ〜１３００ｆのソース電極又はドレイン電極を形成しうる。
【０１７１】
なお、絶縁膜１３１２ａ、１３１２ｂを形成する前、または絶縁膜１３１２ａ、１３１２ｂのうちの１つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。
【０１７２】
導電膜１３１３は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜１３１３は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１３１３を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
【０１７３】
次に、導電膜１３１３を覆うように、絶縁膜１３１４を形成し、当該絶縁膜１３１４上に、薄膜トランジスタ１３００ａ、１３００ｆのソース電極又はドレイン電極を形成する導電膜１３１３とそれぞれ電気的に接続する導電膜１３１５ａ、１３１５ｂを形成する。また、薄膜トランジスタ１３００ｂ、１３００ｅのソース電極又はドレイン電極を形成する導電膜１３１３とそれぞれ電気的に接続する導電膜１３１６を形成する。なお、導電膜１３１５ａ、１３１５ｂと導電膜１３１６は同一の材料で同時に形成してもよい。導電膜１３１５ａ、１３１５ｂと導電膜１３１６は、上述した導電膜１３１３で示したいずれかの材料を用いて形成することができる。
【０１７４】
続いて、導電膜１３１６にアンテナとして機能する導電膜１３１７が電気的に接続されるように形成する（図１４（Ｂ）参照）。
【０１７５】
絶縁膜１３１４は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１７６】
導電膜１３１７は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１７７】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜１３１７を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）及びチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤及び被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーのはんだは、低コストであるといった利点を有している。
【０１７８】
また、導電膜１３１５ａ、１３１５ｂは、後の工程において本発明の半導体装置に含まれる二次電池と電気的に接続される配線として機能しうる。また、アンテナとして機能する導電膜１３１７を形成する際に、導電膜１３１５ａ、１３１５ｂに電気的に接続するように別途導電膜を形成し、当該導電膜を二次電池に接続する配線として利用してもよい。
【０１７９】
次に、導電膜１３１７を覆うように絶縁膜１３１８を形成した後、薄膜トランジスタ１３００ａ〜１３００ｆ、導電膜１３１７等を含む層（以下、「素子形成層１３１９」と記す）を基板１３０１から剥離する。ここでは、レーザー光（例えばＵＶ光）を照射することによって、薄膜トランジスタ１３００ａ〜１３００ｆを避けた領域に開口部を形成後（図１４（Ｃ）参照）、物理的な力を用いて基板１３０１から素子形成層１３１９を剥離することができる。また、基板１３０１から素子形成層１３１９を剥離する前に、形成した開口部にエッチング剤を導入して、剥離層１３０３を選択的に除去してもよい。エッチング剤は、フッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を使用する。そうすると、素子形成層１３１９は、基板１３０１から剥離された状態となる。なお、剥離層１３０３は、全て除去せず一部分を残存させてもよい。こうすることによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。また、剥離層１３０３の除去を行った後にも、基板１３０１上に素子形成層１３１９を保持しておくことが可能となる。また、素子形成層１３１９が剥離された基板１３０１を再利用することによって、コストの削減をすることができる。
【０１８０】
絶縁膜１３１８は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
【０１８１】
本実施例では、レーザー光の照射により素子形成層１３１９に開口部を形成した後に、当該素子形成層１３１９の一方の面（絶縁膜１３１８の露出した面）に第１のシート材１３２０を貼り合わせた後、基板１３０１から素子形成層１３１９を剥離する（図１５（Ａ）参照）。
【０１８２】
次に、素子形成層１３１９の他方の面（剥離により露出した面）に、第２のシート材１３２１を貼り合わせた後、加熱処理と加圧処理の一方又は両方を行って第２のシート材１３２１を貼り合わせる（図１５（Ｂ）参照）。第１のシート材１３２０、第２のシート材１３２１として、ホットメルトフィルム等を用いることができる。
【０１８３】
また、第１のシート材１３２０、第２のシート材１３２１として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ）、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基及び４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
【０１８４】
なお、電源回路の保持容量は、薄膜の二次電池を導電膜１３１５ａ、１３１５ｂに接続して形成されるが、二次電池との接続は、基板１３０１から素子形成層１３１９を剥離する前（図１４（Ｂ）又は図１４（Ｃ）の段階）に行ってもよいし、基板１３０１から素子形成層１３１９を剥離した後（図１５（Ａ）の段階）に行ってもよいし、素子形成層１３１９を第１のシート材及び第２のシート材で封止した後（図１５（Ｂ）の段階）に行ってもよい。以下に、素子形成層１３１９と二次電池を接続して形成する一例を図１６、図１７を用いて説明する。
【０１８５】
図１４（Ｂ）において、アンテナとして機能する導電膜１３１７と同時に導電膜１３１５ａ、１３１５ｂにそれぞれ電気的に接続する導電膜１３３１ａ、１３３１ｂを形成する。続けて、導電膜１３１７、導電膜１３３１ａ、１３３１ｂを覆うように絶縁膜１３１８を形成した後、導電膜１３３１ａ、１３３１ｂの表面が露出するように開口部１３３２ａ、１３３２ｂを形成する。その後、レーザー光の照射により素子形成層１３１９に開口部を形成した後に、当該素子形成層１３１９の一方の面（絶縁膜１３１８の露出した面）に第１のシート材１３２０を貼り合わせた後、基板１３０１から素子形成層１３１９を剥離する（図１６（Ａ）参照）。
【０１８６】
次に、素子形成層１３１９の他方の面（剥離により露出した面）に、第２のシート材１３２１を貼り合わせた後、素子形成層１３１９を第１のシート材１３２０から剥離する。従って、ここでは第１のシート材１３２０として粘着力が弱いものを用いる。続けて、開口部１３３２ａ、１３３２ｂを介して導電膜１３３１ａ、１３３１ｂとそれぞれ電気的に接続する導電膜１３３４ａ、１３３４ｂを選択的に形成する（図１６（Ｂ）参照）。
【０１８７】
導電膜１３３４ａ、導電膜１３３４ｂは、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１８８】
なお、ここでは、基板１３０１から素子形成層１３１９を剥離した後に導電膜１３３４ａ、１３３４ｂを形成する例を示しているが、導電膜１３３４ａ、１３３４ｂを形成した後に基板１３０１から素子形成層１３１９の剥離を行ってもよい。
【０１８９】
次に、基板上に複数の素子を形成している場合には、素子形成層１３１９を素子ごとに分断する（図１７（Ａ）参照）。分断は、レーザー照射装置、ダイシング装置、スクライブ装置等を用いることができる。ここでは、レーザー光を照射することによって１枚の基板に形成された複数の素子を各々分断する。
【０１９０】
次に、分断された素子を二次電池と電気的に接続する（図１７（Ｂ）参照）。本実施例においては、電源回路の保持容量としては薄膜の二次電池が用いられ、集電体薄膜、負極活物質層、固体電解質層、正極活物質層、集電体薄膜の薄膜層が順次積層される。
【０１９１】
導電膜１３３６ａ、導電膜１３３６ｂは、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。導電性材料としては、負極活物質と密着性がよく、抵抗が小さいことが求められ、特にアルミニウム、銅、ニッケル、バナジウムなどが好適である。
【０１９２】
薄膜の二次電池の構成について次いで詳述すると、導電膜１３３６ａ上に負極活物質層１３８１を成膜する。一般には酸化バナジウム（Ｖ２Ｏ５）などが用いられる。次に負極活物質層１３８１上に固体電解質層１３８２を成膜する。一般にはリン酸リチウム（Ｌｉ３ＰＯ４）などが用いられる。次に固体電解質層１３８２上に正極活物質層１３８３を成膜する。一般にはマンガン酸リチウム（ＬｉＭｎ２Ｏ４）などが用いられる。コバルト酸リチウム（ＬｉＣｏＯ２）やニッケル酸リチウム（ＬｉＮｉＯ２）を用いても良い。次に正極活物質層１３８３上に電極となる集電体薄膜１３８４を成膜する。集電体薄膜１３８４は正極活物質層１３８３と密着性がよく、抵抗が小さいことが求められ、アルミニウム、銅、ニッケル、バナジウムなどを用いることができる。
【０１９３】
上述の負極活物質層１３８１、固体電解質層１３８２、正極活物質層１３８３、集電体薄膜１３８４の各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良い。それぞれの層の厚さは０．１μｍ〜３μｍが望ましい。
【０１９４】
次に樹脂を塗布し、層間膜１３８５を形成する。そしてその層間膜をエッチングしコンタクトホールを形成する。層間膜は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜上に配線層１３８６を形成し、導電膜１３３４ｂと接続することにより、二次電池の電気接続を確保する。
【０１９５】
ここでは、素子形成層１３１９に設けられた導電膜１３３４ａ、１３３４ｂと予め薄膜の二次電池１３８９の接続端子となる導電膜１３３６ａ、１３３６ｂとをそれぞれ接続する。ここで、導電膜１３３４ａと導電膜１３３６ａとの接続、又は導電膜１３３４ｂと導電膜１３３６ｂとの接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ））等の接着性を有する材料を介して圧着させることにより電気的に接続する場合を示している。ここでは、接着性を有する樹脂１３３７に含まれる導電性粒子１３３８を用いて接続する例を示している。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも可能である。
【０１９６】
なお、トランジスタの構成は、様々な形態をとることができる。本実施例で示した特定の構成に限定されない。例えば、ゲート電極が２個以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続されるような構成となるため、複数のトランジスタが直列に接続されたような構成となる。マルチゲート構造にすることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることなどができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大きくし、空乏層ができやすくなってＳ値をよくすることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続されたような構成となる。
【０１９７】
また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル（もしくはその一部）にソース電極やドレイン電極が重なっていない構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ領域を設けることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。
【０１９８】
なお、本実施例の半導体装置の作製方法は、本明細書に記載した他の実施例の半導体装置に適用することができる。すなわち本実施例の半導体装置は、半導体装置の送受信回路の機能を損なう事なく、送受信回路を構成するトランジスタ数を低減できるため、半導体装置を小型化することができる。また本発明の半導体装置は、電力変換効率の低下を防ぐことができるため、効率良く電源電位を生成することができ、半導体装置の通信距離を伸ばす事ができる。また本発明の半導体装置は、半導体装置を構成する素子数を削減する分の小型化を図ることができ、コストの低減をすることができる。
【実施例４】
【０１９９】
本実施例では、上記実施例２で示した半導体装置の作製方法の一例に関して、図面を参照して説明する。本実施例においては、半導体装置におけるアンテナ、バッテリー、半導体集積回路を同一基板上に設ける構成について説明する。なお、基板上に一度にアンテナ、バッテリー、半導体集積回路を単結晶基板にチャネル形成領域が形成されたトランジスタを用いて形成する。単結晶基板に形成されたトランジスタとすることで、トランジスタ特性のばらつきが少ないトランジスタで半導体装置を構成することができるため好適である。また、バッテリーとしては薄膜の二次電池を用いた例について説明する。
【０２００】
まず、半導体基板２３００に素子を分離した領域２３０４、２３０６（以下、領域２３０４、２３０６とも記す）を形成する（図１８（Ａ）参照）。半導体基板２３００に設けられた領域２３０４、２３０６は、それぞれ絶縁膜２３０２（フィールド酸化膜ともいう）によって分離されている。また、ここでは、半導体基板２３００としてｎ型の導電型を有する単結晶Ｓｉ基板を用い、半導体基板２３００の領域２３０６にｐウェル２３０７を設けた例を示している。
【０２０１】
また、半導体基板２３００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０２０２】
素子分離領域２３０４、２３０６は、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法等を適宜用いることができる。
【０２０３】
また、半導体基板２３００の領域２３０６に形成されたｐウェルは、半導体基板２３００にｐ型の導電型を有する不純物元素を選択的に導入することによって形成することができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０２０４】
なお、本実施例では、半導体基板２３００としてｎ型の導電型を有する半導体基板を用いているため、領域２３０４には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入することにより領域２３０４にｎウェルを形成してもよい。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域２３０４にｎ型を示す不純物元素を導入してｎウェルを形成し、領域２３０６には不純物元素の導入を行わない構成としてもよい。
【０２０５】
次に、領域２３０４、２３０６を覆うように絶縁膜２３３２、２３３４をそれぞれ形成する（図１８（Ｂ）参照）。
【０２０６】
絶縁膜２３３２、２３３４は、例えば、熱処理を行い半導体基板２３００に設けられた領域２３０４、２３０６の表面を酸化させることにより酸化珪素膜で絶縁膜２３３２、２３３４を形成することができる。また、熱酸化法により酸化珪素膜を形成した後に、窒化処理を行うことによって酸化珪素膜の表面を窒化させることにより、酸化珪素膜と酸素と窒素を有する膜（酸窒化珪素膜）との積層構造で形成してもよい。
【０２０７】
他にも、上述したように、プラズマ処理を用いて絶縁膜２３３２、２３３４を形成してもよい。例えば、半導体基板２３００に設けられた領域２３０４、２３０６の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜２３３２、２３３４として酸化珪素（ＳｉＯｘ）膜又は窒化珪素（ＳｉＮｘ）膜で形成することができる。また、高密度プラズマ処理により領域２３０４、２３０６の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域２３０４、２３０６の表面に接して酸化珪素膜が形成され、当該酸化珪素膜上に酸窒化珪素膜が形成され、絶縁膜２３３２、２３３４は酸化珪素膜と酸窒化珪素膜とが積層された膜となる。また、熱酸化法により領域２３０４、２３０６の表面に酸化珪素膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
【０２０８】
また、半導体基板２３００の領域２３０４、２３０６に形成された絶縁膜２３３２、２３３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０２０９】
次に、領域２３０４、２３０６の上方に形成された絶縁膜２３３２、２３３４を覆うように導電膜を形成する（図１８（Ｃ）参照）。ここでは、導電膜として、導電膜２３３６と導電膜２３３８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【０２１０】
導電膜２３３６、２３３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。
【０２１１】
ここでは、導電膜２３３６として窒化タンタルを用いて形成し、その上に導電膜２３３８としてタングステンを用いて積層構造で設ける。また、他にも、導電膜２３３６として、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜２３３８として、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
【０２１２】
次に、積層して設けられた導電膜２３３６、２３３８を選択的にエッチングして除去することによって、領域２３０４、２３０６の上方の一部に導電膜２３３６、２３３８を残存させ、それぞれゲート電極２３４０、２３４２を形成する（図１９（Ａ）参照）。
【０２１３】
次に、領域２３０４を覆うようにレジストマスク２３４８を選択的に形成し、当該レジストマスク２３４８、ゲート電極２３４２をマスクとして領域２３０６に不純物元素を導入することによって不純物領域を形成する（図１９（Ｂ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用いる。
【０２１４】
図１９（Ｂ）においては、不純物元素を導入することによって、領域２３０６にソース領域又はドレイン領域を形成する不純物領域２３５２とチャネル形成領域２３５０が形成される。
【０２１５】
次に、領域２３０６を覆うようにレジストマスク２３６６を選択的に形成し、当該レジストマスク２３６６、ゲート電極２３４０をマスクとして領域２３０４に不純物元素を導入することによって不純物領域を形成する（図１９（Ｃ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、図１９（Ｃ）で領域２３０６に導入した不純物元素と異なる導電型を有する不純物元素（例えば、ボロン（Ｂ））を導入する。その結果、領域２３０４にソース領域又はドレイン領域を形成する不純物領域２３７０とチャネル形成領域２３６８を形成される。
【０２１６】
次に、絶縁膜２３３２、２３３４、ゲート電極２３４０、２３４２を覆うように第２の絶縁膜２３７２を形成し、当該第２の絶縁膜２３７２上に領域２３０４、２３０６にそれぞれ形成された不純物領域２３５２、２３７０と電気的に接続する配線２３７４を形成する（図２０（Ａ）参照）。
【０２１７】
第２の絶縁膜２３７２は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２１８】
配線２３７４は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。配線２３７４は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、配線２３７４を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
【０２１９】
なお本発明の半導体装置を構成するトランジスタの構造は図示した構造に限定されるものではないことを付記する。例えば、逆スタガ構造、フィンＦＥＴ構造等の構造のトランジスタの構造を取り得る。フィンＦＥＴ構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
【０２２０】
また本実施例の半導体装置においては、半導体集積回路に電力を供給できるバッテリーを具備する。バッテリーとしては、電気二重層コンデンサー等のコンデンサーや薄膜の二次電池を用いることが好ましい。そこで本実施例においては、本実施例において作製したトランジスタと、薄膜の二次電池との接続について説明する。
【０２２１】
本実施例において二次電池は、トランジスタに接続された配線２３７４上に積層して形成される。二次電池は、集電体薄膜、負極活物質層、固体電解質層、正極活物質層、集電体薄膜の薄膜層が順次積層される（図２０（Ｂ））。そのため、二次電池の集電体薄膜と兼用される配線２３７４の材料は、負極活物質と密着性がよく、抵抗が小さいことが求められ、特にアルミニウム、銅、ニッケル、バナジウムなどが好適である。
【０２２２】
薄膜二次電池の構成について次いで詳述すると、配線２３７４上に負極活物質層２３９１を成膜する。一般には酸化バナジウム（Ｖ２Ｏ５）などが用いられる。次に負極活物質層２３９１上に固体電解質層２３９２を成膜する。一般にはリン酸リチウム（Ｌｉ３ＰＯ４）などが用いられる。次に固体電解質層２３９２上に正極活物質層２３９３を成膜する。一般にはマンガン酸リチウム（ＬｉＭｎ２Ｏ４）などが用いられる。コバルト酸リチウム（ＬｉＣｏＯ２）やニッケル酸リチウム（ＬｉＮｉＯ２）を用いても良い。次に正極活物質層２３９３上に電極となる集電体薄膜２３９４を成膜する。集電体薄膜２３９４は正極活物質層２３９３と密着性がよく、抵抗が小さいことが求められ、アルミニウム、銅、ニッケル、バナジウムなどを用いることができる。
【０２２３】
上述の負極活物質層２３９１、固体電解質層２３９２、正極活物質層２３９３、集電体薄膜２３９４の各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良い。また、それぞれの層の厚さは０．１μｍ〜３μｍが望ましい。
【０２２４】
次に樹脂を塗布し、層間膜２３９６を形成する。そして層間膜２３９６をエッチングしコンタクトホールを形成する。層間膜は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜２３９６上に配線層２３９５を形成し、配線２３９７と接続することにより、二次電池の電気接続を確保する。
【０２２５】
以上のような構成にすることにより、本発明の半導体装置においては、単結晶基板上にトランジスタを形成し、その上に薄膜二次電池を有する構成を取り得る。故に本発明の半導体装置においては、極薄化、小型化を達成した柔軟性を達成することができる。
【０２２６】
なお、本実施例の半導体装置の作製方法は、本明細書に記載した他の実施例の半導体装置に適用することができる。すなわち本実施例の半導体装置は、半導体装置の送受信回路の機能を損なう事なく、送受信回路を構成するトランジスタ数を低減できるため、半導体装置を小型化することができる。また本発明の半導体装置は、電力変換効率の低下を防ぐことができるため、効率良く電源電位を生成することができ、半導体装置の通信距離を伸ばす事ができる。また本発明の半導体装置は、半導体装置を構成する素子数を削減する分の小型化を図ることができ、コストの低減をすることができる。
【実施例５】
【０２２７】
本実施例では、上記実施例２と異なる半導体装置の作製方法の一例に関して、図面を参照して説明する。
【０２２８】
まず、基板２６００上に絶縁膜を形成する。ここでは、ｎ型の導電型を有する単結晶Ｓｉを基板２６００として用い、当該基板２６００上に絶縁膜２６０２と絶縁膜２６０４を形成する（図２１（Ａ）参照）。例えば、基板２６００に熱処理を行うことにより絶縁膜２６０２として酸化珪素（ＳｉＯｘ）を形成し、当該絶縁膜２６０２上にＣＶＤ法を用いて窒化珪素（ＳｉＮｘ）を成膜する。
【０２２９】
また、基板２６００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０２３０】
また、絶縁膜２６０４は、絶縁膜２６０２を形成した後に高密度プラズマ処理により当該絶縁膜２６０２を窒化することにより設けてもよい。なお、基板２６００上に設ける絶縁膜は単層又は３層以上の積層構造で設けてもよい。
【０２３１】
次に、絶縁膜２６０４上に選択的にレジストマスク２６０６のパターンを形成し、当該レジストマスク２６０６をマスクとして選択的にエッチングを行うことによって、基板２６００に選択的に凹部２６０８を形成する（図２１（Ｂ）参照）。基板２６００、絶縁膜２６０２、２６０４のエッチングとしては、プラズマを利用したドライエッチングにより行うことができる。
【０２３２】
次に、レジストマスク２６０６のパターンを除去した後、基板２６００に形成された凹部２６０８を充填するように絶縁膜２６１０を形成する（図２１（Ｃ）参照）。
【０２３３】
絶縁膜２６１０は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。ここでは、絶縁膜２６１０として、常圧ＣＶＤ法または減圧ＣＶＤ法によりＴＥＯＳ（テトラエチルオルソシリケート）ガスを用いて酸化珪素膜を形成する。
【０２３４】
次に、研削処理、研磨処理又はＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行うことによって、基板２６００の表面を露出させる。ここでは、基板２６００の表面を露出させることにより、基板２６００の凹部２６０８に形成された絶縁膜２６１１間に領域２６１２、２６１３が設けられる。なお、絶縁膜２６１１は、基板２６００の表面に形成された絶縁膜２６１０が研削処理、研磨処理又はＣＭＰ処理により除去されることにより得られたものである。続いて、ｐ型の導電型を有する不純物元素を選択的に導入することによって、基板２６００の領域２６１３にｐウェル２６１５を形成する（図２２（Ａ）参照）。
【０２３５】
ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を領域２６１３に導入する。
【０２３６】
なお、本実施例では、基板２６００としてｎ型の導電型を有する半導体基板を用いているため、領域２６１２には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入することにより領域２６１２にｎウェルを形成してもよい。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。
【０２３７】
一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域２６１２にｎ型を示す不純物元素を導入してｎウェルを形成し、領域２６１３には不純物元素の導入を行わない構成としてもよい。
【０２３８】
次に、基板２６００の領域２６１２、２６１３の表面上に絶縁膜２６３２、２６３４をそれぞれ形成する（図２２（Ｂ）参照）。
【０２３９】
絶縁膜２６３２、２６３４は、例えば、熱処理を行い基板２６００に設けられた領域２６１２、２６１３の表面を酸化させることにより酸化珪素膜で絶縁膜２６３２、２６３４を形成することができる。また、熱酸化法により酸化珪素膜を形成した後に、窒化処理を行うことによって酸化珪素膜の表面を窒化させることにより、酸化珪素膜と酸素と窒素を有する膜（酸窒化珪素膜）との積層構造で形成してもよい。
【０２４０】
他にも、上述したように、プラズマ処理を用いて絶縁膜２６３２、２６３４を形成してもよい。例えば、基板２６００に設けられた領域２６１２、２６１３の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜２６３２、２６３４として酸化珪素（ＳｉＯｘ）膜又は窒化珪素（ＳｉＮｘ）膜で形成することができる。また、高密度プラズマ処理により領域２６１２、２６１３の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域２６１２、２６１３の表面に接して酸化珪素膜が形成され、当該酸化珪素膜上に酸窒化珪素膜が形成され、絶縁膜２６３２、２６３４は酸化珪素膜と酸窒化珪素膜とが積層された膜となる。また、熱酸化法により領域２６１２、２６１３の表面に酸化珪素膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
【０２４１】
なお、基板２６００の領域２６１２、２６１３に形成された絶縁膜２６３２、２６３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０２４２】
次に、基板２６００に設けられた領域２６１２、２６１３の上方に形成された絶縁膜２６３２、２６３４を覆うように導電膜を形成する（図２２（Ｃ）参照）。ここでは、導電膜として、導電膜２６３６と導電膜２６３８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【０２４３】
導電膜２６３６、２６３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。
【０２４４】
ここでは、導電膜２６３６として窒化タンタルを用いて形成し、その上に導電膜２６３８としてタングステンを用いて積層構造で設ける。また、他にも、導電膜２６３６として、窒化タンタル、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜２６３８として、タングステン、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
【０２４５】
次に、積層して設けられた導電膜２６３６、２６３８を選択的にエッチングして除去することによって、基板２６００の領域２６１２、２６１３の上方の一部に導電膜２６３６、２６３８を残存させ、それぞれゲート電極として機能する導電膜２６４０、２６４２を形成する（図２３（Ａ）参照）。また、ここでは、基板２６００において、導電膜２６４０、２６４２と重ならない領域２６１２、２６１３の表面が露出するようにする。
【０２４６】
具体的には、基板２６００の領域２６１２において、導電膜２６４０の下方に形成された絶縁膜２６３２のうち当該導電膜２６４０と重ならない部分を選択的に除去し、導電膜２６４０と絶縁膜２６３２の端部が概略一致するように形成する。また、基板２６００の領域２６１３において、導電膜２６４２の下方に形成された絶縁膜２６３４のうち当該導電膜２６４２と重ならない部分を選択的に除去し、導電膜２６４２と絶縁膜２６３４の端部が概略一致するように形成する。
【０２４７】
この場合、導電膜２６４０、２６４２の形成と同時に重ならない部分の絶縁膜等を除去してもよいし、導電膜２６４０、２６４２を形成後残存したレジストマスク又は当該導電膜２６４０、２６４２をマスクとして重ならない部分の絶縁膜等を除去してもよい。
【０２４８】
次に、基板２６００の領域２６１２、２６１３に不純物元素を選択的に導入し、不純物領域２６４８、不純物領域２６５０を形成する（図２３（Ｂ）参照）。ここでは、領域２６１３に導電膜２６４２をマスクとしてｎ型を付与する低濃度の不純物元素を選択的に導入し、領域２６１２に導電膜２６４０をマスクとしてｐ型を付与する低濃度の不純物元素を選択的に導入する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０２４９】
次に、導電膜２６４０、２６４２の側面に接するサイドウォール２６５４を形成する。具体的には、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。そして、当該絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電膜２６４０、２６４２の側面に接するように形成することができる。なお、サイドウォール２６５４は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。また、ここでは、サイドウォール２６５４は、導電膜２６４０、２６４２の下方に形成された絶縁膜や浮遊ゲート電極の側面にも接するように形成されている。
【０２５０】
続いて、当該サイドウォール２６５４、導電膜２６４０、２６４２をマスクとして基板２６００の領域２６１２、２６１３に不純物元素を導入することによって、ソース領域又はドレイン領域として機能する不純物領域を形成する（図２３（Ｃ）参照）。ここでは、基板２６００の領域２６１３にサイドウォール２６５４と導電膜２６４２をマスクとして高濃度のｎ型を付与する不純物元素を導入し、領域２６１２にサイドウォール２６５４と導電膜２６４０をマスクとして高濃度のｐ型を付与する不純物元素を導入する。
【０２５１】
その結果、基板２６００の領域２６１２には、ソース領域又はドレイン領域を形成する不純物領域２６５８と、ＬＤＤ領域を形成する低濃度不純物領域２６６０と、チャネル形成領域２６５６が形成される。また、基板２６００の領域２６１３には、ソース領域又はドレイン領域を形成する不純物領域２６６４と、ＬＤＤ領域を形成する低濃度不純物領域２６６６と、チャネル形成領域２６６２が形成される。
【０２５２】
なお、本実施例では、導電膜２６４０、２６４２と重ならない基板２６００の領域２６１２、２６１３を露出させた状態で不純物元素の導入を行っている。従って、基板２６００の領域２６１２、２６１３にそれぞれ形成されるチャネル形成領域２６５６、２６６２は導電膜２６４０、２６４２と自己整合的に形成することができる。
【０２５３】
次に、基板２６００の領域２６１２、２６１３上に設けられた絶縁膜や導電膜等を覆うように第２の絶縁膜２６７７を形成し、当該絶縁膜２６７７に開口部２６７８を形成する（図２４（Ａ）参照）。
【０２５４】
第２の絶縁膜２６７７は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２５５】
次に、ＣＶＤ法を用いて開口部２６７８に導電膜２６８０を形成し、当該導電膜２６８０と電気的に接続するように絶縁膜２６７７上に導電膜２６８２ａ〜２６８２ｄを選択的に形成する（図２４（Ｂ）参照）。
【０２５６】
導電膜２６８０、２６８２ａ〜２６８２ｄは、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜２６８０、２６８２ａ〜２６８２ｄは、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜２６８０を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。ここでは、導電膜２６８０はＣＶＤ法によりタングステン（Ｗ）を選択成長することにより形成することができる。
【０２５７】
以上の工程により、基板２６００の領域２６１２に形成されたｐ型のトランジスタと、領域２６１３に形成されたｎ型のトランジスタとを得ることができる。
【０２５８】
なお、本発明の半導体装置を構成するトランジスタの構造は図示した構造に限定されるものではないことを付記する。例えば、逆スタガ構造、フィンＦＥＴ構造等の構造のトランジスタの構造を取り得る。フィンＦＥＴ構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
【０２５９】
また本実施例における半導体装置においては、半導体集積回路に電力を供給できるバッテリーを具備することを特徴とする。バッテリーとしては、電気二重層コンデンサーや薄膜の二次電池を用いることが好ましい。そこで本実施例においては、本実施例において作製したトランジスタと、薄膜の二次電池との接続について説明する。
【０２６０】
本実施例において二次電池は、トランジスタに接続された導電膜２６８２ｄ上に積層して形成される。二次電池は、集電体薄膜、負極活物質層、固体電解質層、正極活物質層、集電体薄膜の薄膜層が順次積層される（図２４（Ｂ））。そのため、二次電池の集電体薄膜と兼用される導電膜２６８２ｄの材料は、負極活物質と密着性がよく、抵抗が小さいことが求められ、特にアルミニウム、銅、ニッケル、バナジウムなどが好適である。
【０２６１】
薄膜二次電池の構成について次いで詳述すると、導電膜２６８２ｄ上に負極活物質層２６９１を成膜する。一般には酸化バナジウム（Ｖ２Ｏ５）などが用いられる。次に負極活物質層２６９１上に固体電解質層２６９２を成膜する。一般にはリン酸リチウム（Ｌｉ３ＰＯ４）などが用いられる。次に固体電解質層２６９２上に正極活物質層２６９３を成膜する。一般にはマンガン酸リチウム（ＬｉＭｎ２Ｏ４）などが用いられる。コバルト酸リチウム（ＬｉＣｏＯ２）やニッケル酸リチウム（ＬｉＮｉＯ２）を用いても良い。次に正極活物質層２６９３上に電極となる集電体薄膜２６９４を成膜する。集電体薄膜２６９４は正極活物質層２６９３と密着性がよく、抵抗が小さいことが求められ、アルミニウム、銅、ニッケル、バナジウムなどを用いることができる。
【０２６２】
上述の負極活物質層２６９１、固体電解質層２６９２、正極活物質層２６９３、集電体薄膜２６９４の各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良い。また、それぞれの層の厚さは０．１μｍ〜３μｍが望ましい。
【０２６３】
次に樹脂を塗布し、層間膜２６９６を形成する。そして層間膜２３９６をエッチングしコンタクトホールを形成する。層間膜２６９６は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜２６９６上に配線層２６９５を形成し、配線２６９７と接続することにより、薄膜二次電池の電気接続を確保する。
【０２６４】
以上のような構成にすることにより、本発明の半導体装置においては、単結晶基板上にトランジスタを形成し、その上に薄膜二次電池を有する構成を取り得る。故に本発明の半導体装置においては、極薄化、小型化を達成した柔軟性を達成することができる。
【０２６５】
なお、本実施例の半導体装置の作製方法は、本明細書に記載した他の実施例の半導体装置に適用することができる。すなわち本実施例の半導体装置は、半導体装置の送受信回路の機能を損なう事なく、送受信回路を構成するトランジスタ数を低減できるため、半導体装置を小型化することができる。また本発明の半導体装置は、電力変換効率の低下を防ぐことができるため、効率良く電源電位を生成することができ、半導体装置の通信距離を伸ばす事ができる。また本発明の半導体装置は、半導体装置を構成する素子数を削減する分の小型化を図ることができ、コストの低減をすることができる。
【実施例６】
【０２６６】
本実施例では、上記実施例で示した本発明の送受信回路を具備する半導体装置の利用形態の一例である半導体装置の用途について説明する。半導体装置は、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボトル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札等の物品に設けることができ、いわゆるＩＤラベル、ＩＤタグ、ＩＤカードとして使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。以下に、図９を参照して、本発明の応用例、及びそれらを付した商品の一例について説明する。
【０２６７】
図９（Ａ）は、本発明に係る半導体装置の完成品の状態の一例である。ラベル台紙３００１（セパレート紙）上に、半導体装置３００２を内蔵した複数のＩＤラベル３００３が形成されている。ＩＤラベル３００３は、ボックス３００４内に収納されている。また、ＩＤラベル３００３上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が記されている。一方、内蔵されている半導体装置には、その商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、半導体装置内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。なお、半導体装置に表示部を設けこれらの情報を表示できる構成としてもよい。
【０２６８】
図９（Ｂ）は、半導体装置３０１２を内蔵したラベル状の半導体装置３０１１を示している。半導体装置３０１１を商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、半導体装置を備えることにより、所謂トレーサビリティに優れた商品を流通させることができる。
【０２６９】
図９（Ｃ）は、半導体装置３０２２を内包したＩＤカード３０２１の完成品の状態の一例である。上記ＩＤカード３０２１としては、キャッシュカード、クレジットカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカード類が含まれる。また、ＩＤカード３０２１の表面に表示部を設け様々な情報を表示させる構成としてもよい。
【０２７０】
図９（Ｄ）は、無記名債券３０３１の完成品の状態を示している。無記名債券３０３１には、半導体装置３０３２が埋め込まれており、その周囲は樹脂によって成形され、半導体装置を保護している。ここで、該樹脂中にはフィラーが充填された構成となっている。無記名債券３０３１は、本発明に係る半導体装置と同じ要領で作成することができる。なお、上記無記名債券類には、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置３０３２を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。
【０２７１】
図９（Ｅ）は半導体装置３０４２を内包したＩＤラベル３０４１を貼付した書籍３０４３を示している。本発明の半導体装置３０４２は、表面に貼ったり、埋め込んだりして、物品に固定される。図９（Ｅ）に示すように、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置３０４２は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。
【０２７２】
また、ここでは図示しないが、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に半導体装置を埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
【０２７３】
なお、上述した商品以外にも、あらゆる商品に、本発明の送受信回路を具備する半導体装置を利用することができる。そのため本実施例に示した半導体装置は、半導体装置の送受信回路の機能を損なう事なく、送受信回路を構成するトランジスタ数を低減できるため、半導体装置を小型化することができる。また本発明の半導体装置は、電力変換効率の低下を防ぐことができるため、効率良く電源電位を生成することができ、半導体装置の通信距離を伸ばす事ができる。また本発明の半導体装置は、半導体装置を構成する素子数を削減する分の小型化を図ることができ、コストの低減をすることができる。
【図面の簡単な説明】
【０２７４】
【図１】本発明の送受信回路をＮチャネル型トランジスタを用いて構成した場合を示した回路図である。
【図２】本発明の送受信回路をＰチャネル型トランジスタを用いて構成した場合を示した回路図である。
【図３】本発明の送受信回路の復調機能を実現する回路構成を示した回路図である。
【図４】本発明の送受信回路の変調機能を実現する回路構成を示した回路図である。
【図５】ＡＳＫ変調の波形を示した図である。
【図６】従来の送受信回路の構成を示した回路図である。
【図７】あるアンテナにおける通信距離と受信電力の関係を示したグラフである。
【図８】無線通信システム内での電力受け渡され方を模式的に示した図である。
【図９】本発明の半導体装置の使用形態の一例を示す図である。
【図１０】本発明の半導体装置の構成を示すブロック図である。
【図１１】本発明の半導体装置の構成を示すブロック図である。
【図１２】本発明の半導体装置の動作を示す図である。
【図１３】本発明の半導体装置の作製方法の一例を示す図。
【図１４】本発明の半導体装置の作製方法の一例を示す図。
【図１５】本発明の半導体装置の作製方法の一例を示す図。
【図１６】本発明の半導体装置の作製方法の一例を示す図。
【図１７】本発明の半導体装置の作製方法の一例を示す図。
【図１８】本発明の半導体装置の作製方法の一例を示す図。
【図１９】本発明の半導体装置の作製方法の一例を示す図。
【図２０】本発明の半導体装置の作製方法の一例を示す図。
【図２１】本発明の半導体装置の作製方法の一例を示す図。
【図２２】本発明の半導体装置の作製方法の一例を示す図。
【図２３】本発明の半導体装置の作製方法の一例を示す図。
【図２４】本発明の半導体装置の作製方法の一例を示す図。
【図２５】本発明の送受信回路をＮチャネル型トランジスタを用いて構成した場合を示した回路図である。
【図２６】本発明の送受信回路をＰチャネル型トランジスタを用いて構成した場合を示した回路図である。
【符号の説明】
【０２７５】
１００    入力端子
１０１    入力端子
１０２    容量素子
１０３    ダイオード
１０４    ダイオード
１０５    容量素子
１０６    ダイオード
１０７    入力端子
１０８    トランジスタ
１０９    ダイオード
１１０    検波容量素子
１１１    ダイオード
１１２    容量素子
１１３    出力端子
１１４    ダイオード
１１５    ダイオード
１１６    出力端子
１１７    容量素子
１１８    抵抗素子
１２０    送受信回路
２０３    ダイオード
２０４    ダイオード
２０６    ダイオード
２０８    トランジスタ
２０９    ダイオード
２１１    ダイオード
２１４    ダイオード
２１５    ダイオード
２２０    送受信回路
４００    負荷
４０１    端子
４０２    負荷
４０３    端子
５０１    搬送波
５０２    包絡線
５０３    基準電位
６００    入力端子
６０１    入力端子
６０２    倍圧整流回路
６０３    倍圧整流回路
６０４    トランジスタ
６０５    トランジスタ
６０６    トランジスタ
６０７    端子
６１３    出力端子
６２３    出力端子
６２４    バイアス端子
６２６    送受信回路
８００    リーダ／ライタ
８０１    制御回路
８０２    アンテナ
８０３    半導体装置
８０４    アンテナ
８０５    送受信回路
８０６    回路
８０７    無線信号
９００    半導体装置
９０１    半導体集積回路
９０２    アンテナ
９０３    送受信回路
９０４    電源回路
９０５    制御回路
９０６    メモリ回路
９０７    バッテリー
９０８    制御回路
９０９    復調信号
９１０    符号化信号
９２０    リーダ／ライタ
９２１    アンテナユニット
９２２    制御用端末
１３０１    基板
１３０２    絶縁膜
１３０３    剥離層
１３０４    絶縁膜
１３０５    半導体膜
１３０６    ゲート絶縁膜
１３０７    ゲート電極
１３０８    不純物領域
１３０９    不純物領域
１３１０    絶縁膜
１３１１    不純物領域
１３１３    導電膜
１３１４    絶縁膜
１３１６    導電膜
１３１７    導電膜
１３１８    絶縁膜
１３１９    素子形成層
１３２０    第１のシート材
１３２１    第２のシート材
１３３７    樹脂
１３３８    導電性粒子
１３８１    負極活物質層
１３８２    固体電解質層
１３８３    正極活物質層
１３８４    集電体薄膜
１３８５    層間膜
１３８６    配線層
１３８９    二次電池
２３００    半導体基板
２３０２    絶縁膜
２３０４    領域
２３０６    領域
２３０７    ｐウェル
２３３２    絶縁膜
２３３４    絶縁膜
２３３６    導電膜
２３３８    導電膜
２３４０    ゲート電極
２３４２    ゲート電極
２３４８    レジストマスク
２３５０    チャネル形成領域
２３５２    不純物領域
２３６６    レジストマスク
２３６８    チャネル形成領域
２３７０    不純物領域
２３７２    絶縁膜
２３７４    配線
２３９１    負極活物質層
２３９２    固体電解質層
２３９３    正極活物質層
２３９４    集電体薄膜
２３９５    配線層
２３９６    層間膜
２３９７    配線
２５１０    送受信回路
２６００    基板
２６０２    絶縁膜
２６０４    絶縁膜
２６０６    レジストマスク
２６０８    凹部
２６１０    絶縁膜
２６１１    絶縁膜
２６１２    領域
２６１３    領域
２６１４    領域
２６１５    ｐウェル
２６２０    送受信回路
２６３２    絶縁膜
２６３４    絶縁膜
２６３６    導電膜
２６３８    導電膜
２６４０    導電膜
２６４２    導電膜
２６４８    不純物領域
２６５０    不純物領域
２６５４    サイドウォール
２６５６    チャネル形成領域
２６５８    不純物領域
２６６０    低濃度不純物領域
２６６２    チャネル形成領域
２６６４    不純物領域
２６６６    低濃度不純物領域
２６７７    絶縁膜
２６７８    開口部
２６８０    導電膜
２６９１    負極活物質層
２６９２    固体電解質層
２６９３    正極活物質層
２６９４    集電体薄膜
２６９５    配線層
２６９６    層間膜
２６９７    配線
３００１    ラベル台紙
３００２    半導体装置
３００３    ＩＤラベル
３００４    ボックス
３０１１    半導体装置
３０１２    半導体装置
３０２１    ＩＤカード
３０２２    半導体装置
３０３１    無記名債券
３０３２    半導体装置
３０４１    ＩＤラベル
３０４２    半導体装置
３０４３    書籍
１３００ａ    薄膜トランジスタ
１３００ｂ    薄膜トランジスタ
１３００ｃ    薄膜トランジスタ
１３００ｄ    薄膜トランジスタ
１３００ｅ    薄膜トランジスタ
１３００ｆ    薄膜トランジスタ
１３０５ａ    半導体膜
１３０５ｂ    半導体膜
１３０５ｃ    半導体膜
１３０５ｄ    半導体膜
１３０５ｅ    半導体膜
１３０５ｆ    半導体膜
１３０７ａ    導電膜
１３０７ｂ    導電膜
１３１２ａ    絶縁膜
１３１２ｂ    絶縁膜
１３１５ａ    導電膜
１３１５ｂ    導電膜
１３３１ａ    導電膜
１３３１ｂ    導電膜
１３３２ａ    開口部
１３３２ｂ    開口部
１３３４ａ    導電膜
１３３４ｂ    導電膜
１３３６ａ    導電膜
１３３６ｂ    導電膜
２６８２ａ    導電膜
２６８２ｂ    導電膜
２６８２ｃ    導電膜
２６８２ｄ    導電膜
【図１】
2008181495.tif 000003
【図２】
2008181495.tif 000004
【図３】
2008181495.tif 000005
【図４】
2008181495.tif 000006
【図５】
2008181495.tif 000007
【図６】
2008181495.tif 000008
【図７】
2008181495.tif 000009
【図８】
2008181495.tif 000010
【図９】
2008181495.tif 000011
【図１０】
2008181495.tif 000012
【図１１】
2008181495.tif 000013
【図１２】
2008181495.tif 000014
【図１３】
2008181495.tif 000015
【図１４】
2008181495.tif 000016
【図１５】
2008181495.tif 000017
【図１６】
2008181495.tif 000018
【図１７】
2008181495.tif 000019
【図１８】
2008181495.tif 000020
【図１９】
2008181495.tif 000021
【図２０】
2008181495.tif 000022
【図２１】
2008181495.tif 000023
【図２２】
2008181495.tif 000024
【図２３】
2008181495.tif 000025
【図２４】
2008181495.tif 000026
【図２５】
2008181495.tif 000027
【図２６】
2008181495.tif 000028