(57)【要約】【課題】紫外線の３つの波長領域を分離して、その強度を検出することが可能なフォトダイオードを提供する。【解決手段】フォトダイオードが、絶縁層上に形成された厚さの異なる複数のシリコン半導体層を備え、それぞれの厚さのシリコン半導体層は、Ｐ型およびＮ型のいずれか一方の型の不純物を低濃度に拡散させて形成された低濃度拡散層を有し、それぞれの低濃度拡散層を挟んで、Ｐ型の不純物を高濃度に拡散させて形成されたＰ型高濃度拡散層と、Ｎ型の不純物を高濃度に拡散させて形成されたＮ型高濃度拡散層とを対向配置する。【選択図】        図２
2008147606.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層上に形成された厚さの異なる複数のシリコン半導体層を備え、
前記それぞれの厚さのシリコン半導体層は、Ｐ型およびＮ型のいずれか一方の型の不純物を低濃度に拡散させて形成された低濃度拡散層を有し、
それぞれの前記低濃度拡散層を挟んで、Ｐ型の不純物を高濃度に拡散させて形成されたＰ型高濃度拡散層と、Ｎ型の不純物を高濃度に拡散させて形成されたＮ型高濃度拡散層とが対向配置されていることを特徴とするフォトダイオード。
【請求項２】
請求項１において、
前記低濃度拡散層を挟んで対向配置された前記Ｐ型高濃度拡散層と、前記Ｎ型高濃度拡散層とが同じ厚さのシリコン半導体層に形成されていることを特徴とするフォトダイオード。
【請求項３】
請求項１または請求項２において、
前記厚さの異なるシリコン半導体層は、それぞれ３ｎｍ以上、３６ｎｍ以下の範囲の厚さを有することを特徴とするフォトダイオード。
【請求項４】
請求項１において、
前記低濃度拡散層を、３０ｎｍ未満となるシリコン半導体層に形成する場合に、該低濃度拡散層を挟んで対向配置された前記Ｐ型高濃度拡散層およびＮ型高濃度拡散層を、３０ｎｍ以上、３６ｎｍ以下の厚さとすることを特徴とするフォトダイオード。
【請求項５】
絶縁層上に形成された第１のシリコン半導体層と、
前記絶縁層上に形成された前記第１のシリコン半導体層より薄い厚さを有する第２のシリコン半導体層と、
前記第１のシリコン半導体層に形成された、Ｐ型およびＮ型のいずれか一方と同じ型の不純物を低濃度に拡散させた第１の低濃度拡散層と、該第１の低濃度拡散層を挟んで、Ｐ型の不純物を高濃度に拡散させた第１のＰ型高濃度拡散層と、Ｎ型の不純物を高濃度に拡散させた第１のＮ型高濃度拡散層とを対向配置させた第１の感光素子と、
Ｐ型およびＮ型のいずれか一方と同じ型の不純物を低濃度に拡散させた第２の低濃度拡散層と、該第２の低濃度拡散層を挟んで、Ｐ型の不純物を高濃度に拡散させた第２のＰ型高濃度拡散層と、Ｎ型の不純物を高濃度に拡散させた第２のＮ型高濃度拡散層とを対向配置させた第２の感光素子とを備え、
前記第２のシリコン半導体層に、前記第２の低濃度拡散層を形成したことを特徴とするフォトダイオード。
【請求項６】
請求項５において、
前記第２のＰ型高濃度拡散層および第２のＮ型高濃度拡散層が、前記第２のシリコン半導体層に形成されていることを特徴とするフォトダイオード。
【請求項７】
請求項５において、
前記第２のＰ型高濃度拡散層および第２のＮ型高濃度拡散層が、前記第１のシリコン半導体層に形成されていることを特徴とするフォトダイオード。
【請求項８】
請求項５ないし請求項７のいずれか一項において、
前記第１および第２のシリコン半導体層は、それぞれ３ｎｍ以上、３６ｎｍ以下の範囲の厚さを有することを特徴とするフォトダイオード。
【請求項９】
請求項５ないし請求項７のいずれか一項において、
前記第１のシリコン半導体層は、３０ｎｍ以上、３６ｎｍ以下の範囲の厚さを有し、前記第２のシリコン半導体層は、３ｎｍ以上、３０ｎｍ未満の範囲の厚さを有することを特徴とするフォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光、特に紫外線を受けて電流を発生させるフォトダイオードに関する。
【背景技術】
【０００２】
従来のフォトダイオードは、シリコン基板上に埋込み酸化膜を挟んで１５０ｎｍ程度の厚さのシリコン半導体層を形成したＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板のＮ型不純物を低濃度に拡散させたシリコン半導体層に、Ｎ型不純物を高濃度に拡散させ「Ｅ」字状の櫛型に形成したＮ＋拡散層と、Ｐ型不純物を高濃度に拡散させ「π」字状の櫛型に形成したＰ＋拡散層との櫛歯部を噛合わせて横型に対向配置し、Ｎ＋拡散層およびＰ＋拡散層に電気的に接続する金属配線に所定の電圧を印加して紫外線の強度を検出している（例えば、特許文献１参照。）。
【特許文献１】特開平７−１６２０２４号公報（第４頁段落００２５−第５頁段落００３５、第２図、第３図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
今日、オゾン層の破壊による紫外線の照射量の増加に伴い、太陽光に含まれる紫外線の人体や環境に与える影響が懸念されるようになってきている。
一般に、紫外線は波長４００ｎｍ以下の紫外線領域の視認できない光のことをいうが、長波紫外線（ＵＶ−Ａ波：波長約３２０〜４００ｎｍ）と、中波紫外線（ＵＶ−Ｂ波：波長約２８０〜３２０ｎｍ）と、短波紫外線（ＵＶ−Ｃ波：波長約２８０ｎｍ以下）とに分類され、これらの波長領域によって人体や環境に与える影響が異なり、ＵＶ−Ａ波は皮膚を黒化させ、真皮に達して老化の原因になり、ＵＶ−Ｂ波は皮膚を炎症させ、皮膚ガンを誘発する虞があり、ＵＶ−Ｃ波は強い殺菌作用があるがオゾン層で吸収されるとされている。
【０００４】
このため、これら３つの波長領域の紫外線を分離して、その強度を検出するセンサの開発に対する期待が高まっている。
しかしながら、上述した従来の技術においては、波長４００ｎｍ以下の紫外線領域の紫外線の総量は検出できるものの、３つの波長領域を分離して検出することはできないという問題がある。
【０００５】
本発明は、上記の問題点を解決するためになされたもので、紫外線の３つの波長領域を分離して、その強度を検出することが可能なフォトダイオードを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記課題を解決するために、フォトダイオードが、絶縁層上に形成された厚さの異なる複数のシリコン半導体層を備え、前記それぞれの厚さのシリコン半導体層は、Ｐ型およびＮ型のいずれか一方の型の不純物を低濃度に拡散させて形成された低濃度拡散層を有し、それぞれの前記低濃度拡散層を挟んで、Ｐ型の不純物を高濃度に拡散させて形成されたＰ型高濃度拡散層と、Ｎ型の不純物を高濃度に拡散させて形成されたＮ型高濃度拡散層とが対向配置されていることを特徴とする。
【発明の効果】
【０００７】
これにより、本発明は、厚さの異なるシリコン半導体層に形成されたそれぞれの感光素子の出力から演算により３つの波長領域の紫外線を分離してその強度を求めることができ、３つの波長領域の紫外線を分離し、かつその強度を検出することが可能なフォトダイオードを容易に得ることができるという効果が得られる。
【発明を実施するための最良の形態】
【０００８】
以下に、図面を参照して本発明によるフォトダイオードの実施例について説明する。
【実施例１】
【０００９】
図１は実施例１のフォトダイオードの上面を示す説明図、図２は実施例１のフォトダイオードの断面を示す説明図、図３ないし図６は実施例１のフォトＩＣの製造方法を示す説明図である。
なお、図２は図１のＡ−Ａ断面線に沿った断面図である。
図１、図２において、１はフォトダイオードであり、図示しないシリコン（Ｓｉ）からなるシリコン基板上に、酸化シリコン（ＳｉＯ２）からなる絶縁層としての埋込み酸化膜３を挟んで薄い単結晶シリコンからなるシリコン半導体層４を形成したＳＯＩ構造の半導体ウェハの厚さの異なる第１および第２のシリコン半導体層４ａ、４ｂに形成された第１および第２の感光素子１１および２１により構成される。
【００１０】
本実施例の第１および第２のシリコン半導体層４ａ、４ｂの厚さは、波長４００ｎｍ以下の紫外線領域の３つの波長領域の紫外線を分離して、その強度を検出するために、３６ｎｍ以下の厚さの範囲で、それぞれ段階的に異なる厚さに設定される。
つまり、シリコン中における光吸収率Ｉ／Ｉｏは、光吸収係数αを用いた次式に示すベールの法則により表される。
【００１１】
Ｉ／Ｉｏ＝ｅｘｐ（−αＺ）    ・・・・・・・・・・・・・（１）
ここに、Ｚは光の進入深さ、Ｉは深さＺにおける光強度、Ｉｏは入射光強度を示す。
光吸収係数αは、図７に示すように波長依存性があり、式（１）を用いてシリコン半導体層４の厚さ（Ｚ）毎に光吸収率Ｉ／Ｉｏを求めると、図８に示すようなグラフが得られる。
【００１２】
図８に示すように、光吸収率Ｉ／Ｉｏが０．１以下、つまり１０％以下になると、光吸収率Ｉ／Ｉｏは急激に低下し、その波長は、厚さが薄くなるに従って短波長の方向、つまり紫外線領域の方向に移行することが判る。
この性質を利用するために、シリコン半導体層４の厚さに対する光吸収率Ｉ／Ｉｏが１０％となる波長を求めると、図９に示すように、波長４００ｎｍ以下の紫外線領域で選択的に感度を有するようにするためには、シリコン半導体層４の厚さを５０ｎｍ以下の厚さとすればよいことが判る。
【００１３】
上記の計算結果に基づいて、厚さを５０ｎｍ以下の範囲で様々に厚さを変化させたシリコン半導体層４に、後述する第１の感光素子１１と同様の構成を有する感光素子を単独で形成し、これらの光の波長に対する感度を実験により計測した。
図２０はシリコン半導体層４の厚さを４０．０４ｎｍとしたときの感光素子の感度を示すグラフである。図２０に示すように、厚さを約４０ｎｍとした感光素子においては、紫外線の波長領域（波長４００ｎｍ以下の波長領域）より長い可視光の波長領域（紫色）にサブピーク（図２０に示す丸印）が存在することが判る。
【００１４】
これは、上記の計算においては、光がシリコン半導体層４をそのまま通過すると仮定して計算したが、実際の感光素子においては、シリコン半導体層４と埋込み酸化膜３との界面で光が反射し、光の通過する経路の長さが長くなって紫外線の波長領域より長い波長の可視光と反応し、これがサブピークとなって現出するためと考えられる。
このような、サブピークは、更に薄いシリコン半導体層４においても現出し、その現出する波長（サブピーク波長という。）を実験により求めた結果を図２１に示す。
【００１５】
図２１に示すように、サブピーク波長はシリコン半導体層４の厚さが薄くなるに従って短くなり、シリコン半導体層４の厚さをＴｓｉ（単位：ｎｍ）とし、サブピーク波長をＬｓ（単位：ｎｍ）としたときに、
Ｌｓ＝２．４５７Ｔｓｉ＋３１２．５    ・・・・・・・・・（２）
で表される実験式で近似され、シリコン半導体層４と埋込み酸化膜３との界面での反射の影響を避けて、波長４００ｎｍより長い波長の可視光と反応させないためには、第１および第２のシリコン半導体層４ａ、４ｂの厚さを３６ｎｍ以下の厚さの範囲で異なる厚さとすればよいことが判る。
【００１６】
このため、紫外線領域のみを選択的に検出するためのシリコン半導体層４の厚さは、３６ｎｍ以下に設定することが望ましく、その下限は３ｎｍに設定することが望ましい。
シリコン半導体層４の厚さを３ｎｍ以上とするのは、これより薄くすると半導体ウェハにシリコン半導体層４を形成する場合における厚さのバラツキを吸収することが困難になるからである。
【００１７】
本実施例の第１のシリコン半導体層４ａは、第２のシリコン半導体層４ｂより厚い厚さに形成され、その厚さは第１のシリコン半導体層４ａが３５ｎｍ、第２のシリコン半導体層４ｂが１０ｎｍである。
このようにして、厚さが設定された第１のシリコン半導体層４ａ上には、図３ないし図６に示すように、フォトダイオード１の第１の感光素子１１を形成するための第１のダイオード形成領域６ａ、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）としてのｎＭＯＳ素子３１やｐＭＯＳ素子４１を形成するためのトランジスタ形成領域８ａ、８ｂが設定され、第２のシリコン半導体層４ｂ上には、フォトダイオード１の第２の感光素子２１を形成するための第２のダイオード形成領域６ｂが設定されている。
【００１８】
また、第１および第２のダイオード形成領域６ａ、６ｂ、トランジスタ形成領域８ａ、８ｂのそれぞれの周囲を矩形の枠状に囲う領域には素子分離層９を形成するための素子分離領域１０が設定されている。
素子分離層９は、素子分離領域１０の厚さの厚い第１のシリコン半導体層４ａに、酸化シリコン等の絶縁材料で埋込み酸化膜３に達して形成されており、第１および第２のシリコン半導体層４ａ、４ｂの第１および第２のダイオード形成領域６ａ、６ｂ、並びに第１のシリコン半導体層４ａのトランジスタ形成領域８ａ、８ｂの隣合うそれぞれの間を電気的に絶縁分離する機能を有している。
【００１９】
なお、本説明においては、図１、図２等に示すように、素子分離層９は区別のために網掛けを付して示す。
本実施例の第１の感光素子１１は、厚さの厚い第１のシリコン半導体層４ａに設定された第１のダイオード形成領域６ａに形成される。
１２はＰ型高濃度拡散層としての第１のＰ＋拡散層であり、第１のダイオード形成領域６ａの第１のシリコン半導体層４ａにボロン（Ｂ）等のＰ型不純物を比較的高濃度に拡散させて形成された拡散層であって、図１に示すように、素子分離層９の内側の一の辺９ａに接する峰部１２ａと、峰部１２ａから一の辺９ａに対向する素子分離層９の内側の他の辺９ｂに向けて延在する複数の櫛歯部１２ｂとで形成された櫛型に形成される。
【００２０】
本実施例の第１のＰ＋拡散層１２は、峰部１２ａから２本の櫛歯部１２ｂを延在させて「π」字状に形成されている。
１４はＮ型高濃度拡散層としての第１のＮ＋拡散層であり、第１のダイオード形成領域６ａの第１のシリコン半導体層４ａに、Ｐ型高濃度拡散層と逆の型、つまりリン（Ｐ）や砒素（Ａｓ）等のＮ型不純物を比較的高濃度に拡散させて形成された拡散層であって、図１に示すように、素子分離層９の内側の他の辺９ｂに接する峰部１４ａと、峰部１４ａから対向する一の辺９ａに向けて延在する複数の櫛歯部１４ｂとで形成された櫛型に形成される。
【００２１】
本実施例の第１のＮ＋拡散層１４は、峰部１４ａの両端部と中央部から３本の櫛歯部１４ｂを延在させて「Ｅ」字状に形成されている。
１５は低濃度拡散層としての第１のＰ−拡散層であり、互いに離間して櫛歯部１２ｂ、１４ｂを噛合わせて対向配置された第１のＰ＋拡散層１２と第１のＮ＋拡散層１４とにそれぞれ接する第１のシリコン半導体層４ａに、Ｐ型不純物を比較的低濃度に拡散させて形成された拡散層であって、ここに形成される空乏層に吸収された紫外線により電子−正孔対が発生する部位である。
【００２２】
上記の構成により、本実施例のフォトダイオード１の第１の感光素子１１は、図１に示すように、その第１のＰ＋拡散層１２と第１のＮ＋拡散層１４とを、それぞれの櫛歯部１２ｂ、１４ｂを噛合わせて第１のＰ−拡散層１５を挟んで対向配置し、それぞれの第１のＰ−拡散層１５との境界１６を除く周縁の部位を、素子分離層９に接するようにして形成されている。
【００２３】
本実施例の第２の感光素子２１は、厚さの薄い第２のシリコン半導体層４ｂに設定された第２のダイオード形成領域６ｂに第１の感光素子１１と同様に形成され、図１、図２に示すように、素子分離層９の内側の一の辺９ｃに接する峰部２２ａから一の辺９ｃに対向する素子分離層９の内側の他の辺９ｄに向けて延在する複数の櫛歯部２２ｂとで「π」字状の櫛型に形成されたＰ型不純物を比較的高濃度に拡散させたＰ型高濃度拡散層としての第２のＰ＋拡散層２２と、素子分離層９の内側の他の辺９ｄに接する峰部２４ａから対向する一の辺９ｃに向けて延在する複数の櫛歯部２４ｂとで「Ｅ」字状の櫛型に形成されたＮ型不純物を比較的高濃度に拡散させたＮ型高濃度拡散層としての第２のＮ＋拡散層２４とを、互いの櫛歯部２２ｂ、２４ｂを噛合わせて対向配置し、この第２のＰ＋拡散層２２と第２のＮ＋拡散層２４と間に境界２６により接して介在するＰ型不純物を比較的低濃度に拡散させた低濃度拡散層としての第２のＰ−拡散層２５を備えている。
【００２４】
本実施例の第１および第２の感光素子１１、２１は、図６（Ｐ１３）に示すように、第１のシリコン半導体層４ａに形成されるｎＭＯＳ素子３１およびｐＭＯＳ素子４１とともに形成される。
本実施例のｎＭＯＳ素子３１は、厚さの厚い第１のシリコン半導体層４ａに設定されたトランジスタ形成領域８ａに形成される。
【００２５】
図６（Ｐ１３）において、３２はゲート酸化膜であり、酸化シリコン等の絶縁材料からなる比較的膜厚の薄い絶縁膜である。
３３はゲート電極であり、ソース層３５（後述）と同じ型の不純物（本実施例ではＮ型）を比較的高濃度に拡散させたポリシリコン等からなる電極であって、トランジスタ形成領域８ａのゲート長方向の中央部にゲート酸化膜３２を挟んでトランジスタ形成領域８ａの第１のシリコン半導体層４ａに対向して形成され、その側面には窒化シリコン（Ｓｉ３Ｎ４）等の絶縁材料からなるサイドウォール３４が形成されている。
【００２６】
トランジスタ形成領域８ａのゲート電極３３の両側の第１のシリコン半導体層４ａには、Ｎ型不純物を比較的高濃度に拡散させたソース層３５およびドレイン層３６が形成され、それぞれのゲート電極３３側にはソース層３５およびドレイン層３６のそれぞれのエクステンション部３７がソース層３５と同じ型の不純物をソース層３５より低濃度（中濃度という。）に拡散させて形成されている。
【００２７】
ゲート酸化膜３２下のソース層３５およびドレイン層３６のそれぞれのエクステンション部３７の間の第１のシリコン半導体層４ａには、ソース層３５とは逆の型の不純物であるＰ型不純物を比較的低濃度に拡散させたｎＭＯＳ素子３１のチャネルが形成されるチャネル領域３８が形成されている。
本実施例のｐＭＯＳ素子４１は、厚さの厚い第１のシリコン半導体層４ａに設定されたトランジスタ形成領域８ｂにｎＭＯＳ素子３１の不純物の型を逆にして同様に形成され、ソース層４５およびドレイン層４６と、ソース層４５とドレイン層４６のそれぞれのエクステンション部４７の間のチャネル領域４８にゲート酸化膜４２を挟んで対向する側面にサイドウォール３４が形成されたゲート電極４３とを有している。
【００２８】
本実施例の第１および第２の感光素子１１、２１の第１および第２のＰ＋拡散層１２、２２と、ｐＭＯＳ素子４１のソース層４５およびドレイン層４６とは、それぞれＰ型の同じ不純物を同じ濃度に拡散させて形成される。
また、第１および第２の感光素子１１、２１の第１および第２のＮ＋拡散層１４、２４と、ｎＭＯＳ素子３１のソース層３５およびドレイン層３６とは、それぞれＮ型の同じ不純物を同じ濃度に拡散させて形成される。
【００２９】
更に、第１および第２の感光素子１１、２１の第１および第２のＰ−拡散層１５、２５と、ｎＭＯＳ素子３１のチャネル領域３８とは、それぞれＰ型の同じ不純物を同じ濃度に拡散させて形成される。
なお、上記のゲート長方向は、第１のシリコン半導体層４ａの上面と平行にソース層３５または４５からドレイン層３６または４６へ向かう方向、またはその逆の方向をいう。
【００３０】
図３ないし図５において、５１はマスク部材としてのレジストマスクであり、フォトリソグラフィによりシリコン半導体層４上に塗布されたポジ型またはネガ型のレジストを露光および現像処理して形成されたマスクパターンであって、本実施例のエッチングやイオン注入におけるマスクとして機能する。
以下に、図３ないし図６にＰで示す工程に従って、本実施例のフォトＩＣの製造方法について説明する。
【００３１】
本実施例の半導体ウェハのシリコン半導体層４は、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法により埋込み酸化膜３上に薄いシリコン層を残して形成されたＳＯＩ構造の半導体ウェハ、または埋込み酸化膜３上に薄いシリコン層を貼り付けて形成されたＳＯＩ構造の半導体ウェハの薄いシリコン層に熱酸化法により犠牲酸化膜を形成し、これをウェットエッチングにより除去して第１のシリコン半導体層４ａの厚さと同じ３５ｎｍに形成される。
【００３２】
Ｐ１（図３）、埋込み酸化膜３上に所定の厚さ（本実施例では３５ｎｍ）のシリコン半導体層４を形成した半導体ウェハのシリコン半導体層４上に熱酸化法により薄い膜厚のパッド酸化膜を形成し、そのパッド酸化膜上にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により窒化シリコンからなるシリコン窒化膜を形成し、フォトリソグラフィによりシリコン窒化膜上に第１のダイオード形成領域６ａ、６ｂおよびトランジスタ形成領域８ａ、８ｂを覆う、つまり素子分離領域１０を露出させたレジストマスク（不図示）を形成し、これをマスクとして、異方性エッチングによりシリコン窒化膜を除去してパッド酸化膜を露出させる。
【００３３】
前記のレジストマスクを除去し、露出したシリコン窒化膜をマスクとしてＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）法により、素子分離領域１０のシリコン半導体層４を酸化して埋込み酸化膜３に達する素子分離層９を形成し、ウェットエッチングによりシリコン窒化膜およびパッド酸化膜を除去し、シリコン半導体層４のそれぞれの素子分離領域１０に素子分離層９を形成する。
【００３４】
そして、シリコン半導体層４上に、ＣＶＤ法により窒化シリコンからなるシリコン窒化膜５３を形成し、フォトリソグラフィによりシリコン窒化膜５３上に第２のダイオード形成領域６ｂを露出させたレジストマスク５１を形成し、これをマスクとして、異方性エッチングによりシリコン窒化膜５３を除去して第２のダイオード形成領域６ｂのシリコン半導体層４を露出させる。
【００３５】
Ｐ２（図３）、工程Ｐ１で形成したレジストマスク５１を除去し、熱酸化法により第２のダイオード形成領域６ｂのシリコン半導体層４に犠牲酸化膜５４を形成する。
Ｐ３（図３）、ウェットエッチングにより犠牲酸化膜５４を除去し、熱燐酸に浸漬してシリコン窒化膜５３を除去し、第２のダイオード形成領域６ｂのシリコン半導体層４の厚さを１０ｎｍの厚さとした第２のシリコン半導体層４ｂを形成する。
【００３６】
これにより、シリコン窒化膜５３に覆われていた第２のダイオード形成領域６ｂ以外の領域のシリコン半導体層４が、第１のシリコン半導体層４ａとして形成される。
Ｐ４（図３）、フォトリソグラフィにより第１のシリコン半導体層４ａの第１のダイオード形成領域６ａおよびトランジスタ形成領域８ａ、並びに第２のシリコン半導体層４ｂの第２のダイオード形成領域６ｂを露出させたレジストマスク５１を形成し、これをマスクとして、露出している第１および第２のシリコン半導体層４ａ、４ｂにＰ型不純物イオンを注入し、第１のシリコン半導体層４ａにＰ型不純物を比較的低濃度に拡散させた第１の感光素子１１の第１のＰ−拡散層１５およびｎＭＯＳ素子３１のチャネル領域３８を形成すると共に、第２のシリコン半導体層４ｂにＰ型不純物を比較的低濃度に拡散させた第２の感光素子２１の第２のＰ−拡散層２５を形成する。
【００３７】
Ｐ５（図４）、工程Ｐ４で形成したレジストマスク５１を除去し、再度フォトリソグラフィにより第１のシリコン半導体層４ａのトランジスタ形成領域８ｂを露出させたレジストマスク５１を形成し、これをマスクとして露出している第１のシリコン半導体層４ａにＮ型不純物イオンを注入し、トランジスタ形成領域８ｂの第１のシリコン半導体層４ａにＮ型不純物を比較的低濃度に拡散させたｐＭＯＳ素子４１のチャネル領域４８を形成する。
【００３８】
Ｐ６（図４）、熱酸化法により第１および第２のシリコン半導体層４ａ、４ｂの上面を酸化してシリコン酸化膜５５を形成し、そのシリコン酸化膜５５上にＣＶＤ法によりポリシリコンを堆積して比較的厚膜のポリシリコン層５６を形成する。
Ｐ７（図４）、フォトリソグラフィによりポリシリコン層５６上に、トランジスタ形成領域８ａ、８ｂのゲート長方向の中央部のゲート電極３３、４３の形成領域を覆うレジストマスク（不図示）を形成し、これをマスクとしてドライエッチング等によりポリシリコン層５６およびシリコン酸化膜５５をエッチングし、ゲート酸化膜３２、４２を介して第１のシリコン半導体層４ａのチャネル領域３８、４８に対向するゲート電極３３、４３を形成し、前記のレジストマスクを除去する。
【００３９】
Ｐ８（図４）、フォトリソグラフィにより第１および第２のダイオード形成領域６ａ、６ｂの第１および第２のＮ＋拡散層１４、２４の形成領域（図１に示す「Ｅ」字状の部位）およびトランジスタ形成領域８ａを露出させたレジストマスク５１を形成し、これをマスクとして露出している第１および第２のシリコン半導体層４ａ、４ｂおよびゲート電極３３のポリシリコンにＮ型不純物イオンを注入し、ゲート電極３３の両側の第１のシリコン半導体層４ａにＮ型不純物を中濃度に拡散させたｎＭＯＳ素子３１のエクステンション部３７を形成すると共に、ゲート電極３３および第１および第２のＮ＋拡散層１４、２４の形成領域の第１および第２のシリコン半導体層４ａ、４ｂに中濃度のＮ型不純物を拡散させる。
【００４０】
Ｐ９（図５）、工程Ｐ８で形成したレジストマスク５１を除去し、フォトリソグラフィにより第１および第２のダイオード形成領域６ａ、６ｂの第１および第２のＰ＋拡散層１２、２２の形成領域（図１に示す「π」字状の部位）およびトランジスタ形成領域８ｂを露出させたレジストマスク５１を形成し、これをマスクとして露出している第１および第２のシリコン半導体層４ａ、４ｂおよびゲート電極４３のポリシリコンにＰ型不純物イオンを注入し、ゲート電極４３の両側の第１のシリコン半導体層４ａにＰ型不純物を中濃度に拡散させたｐＭＯＳ素子４１のエクステンション部４７を形成すると共に、ゲート電極４３および第１および第２のＰ＋拡散層１２、２２の形成領域の第１および第２のシリコン半導体層４ａ、４ｂに中濃度のＰ型不純物を拡散させる。
【００４１】
Ｐ１０（図５）、工程Ｐ９で形成したレジストマスク５１を除去し、ゲート電極３３、４３および第１および第２のシリコン半導体層４ａ、４ｂ上の全面にＣＶＤ法により窒化シリコンを堆積してシリコン窒化膜を形成し、異方性エッチングによりシリコン窒化膜をエッチングして、ゲート電極３３、４３の上面および第１および第２のシリコン半導体層４ａ、４ｂの上面を露出させ、ゲート電極３３、４３の側面にサイドウォール３４を形成する。
【００４２】
Ｐ１１（図５）、フォトリソグラフィにより上記工程Ｐ８と同様のレジストマスク５１を形成し、これをマスクとして露出している第１および第２のシリコン半導体層４ａ、４ｂおよびゲート電極３３のポリシリコンにＮ型不純物イオンを注入し、サイドウォール３４の両側の第１のシリコン半導体層４ａにＮ型不純物を比較的高濃度に拡散させたｎＭＯＳ素子３１のソース層３５、ドレイン層３６、並びに第１および第２のシリコン半導体層４ａ、４ｂにそれぞれ第１および第２の感光素子１１、２１の第１および第２のＮ＋拡散層１４、２４を形成すると共に、ゲート電極３３に比較的高濃度のＮ型不純物を拡散させる。
【００４３】
Ｐ１２（図５）、工程Ｐ１１で形成したレジストマスク５１を除去し、フォトリソグラフィにより上記工程Ｐ９と同様のレジストマスク５１を形成し、これをマスクとして露出している第１および第２のシリコン半導体層４ａ、４ｂおよびゲート電極４３のポリシリコンにＰ型不純物イオンを注入し、サイドウォール３４の両側の第１のシリコン半導体層４ａにＰ型不純物を比較的高濃度に拡散させたｐＭＯＳ素子４１のソース層４５、ドレイン層４６、並びに第１および第２のシリコン半導体層４ａ、４ｂにそれぞれ第１および第２の感光素子１１、２１の第１および第２のＰ＋拡散層１２、２２を形成すると共に、ゲート電極４３に比較的高濃度のＰ型不純物を拡散させる。
【００４４】
Ｐ１３（図６）、工程Ｐ１２で形成したレジストマスク５１を除去し、各拡散層を活性化させるための熱処理を施して、本実施例の第１および第２の感光素子１１、２１、並びにｎＭＯＳ素子３１、ｐＭＯＳ素子４１が形成される。
その後に、素子分離層９上等の第１および第２のシリコン半導体層４ａ、４ｂ上の全面に、ＣＶＤ法により酸化シリコン等の絶縁材料を比較的厚く堆積し、その上面を平坦化処理して層間絶縁膜を形成し、フォトリソグラフィにより層間絶縁膜上に、第２のＰ＋拡散層２２および第２のＮ＋拡散層２４上のコンタクトホールの形成領域の層間絶縁膜を露出させた開口部を有するレジストマスク（不図示）を形成し、これをマスクとして酸化シリコンを選択的にエッチングする異方性エッチングにより層間絶縁膜を貫通して第２のＰ＋拡散層２２および第２のＮ＋拡散層２４に達するコンタクトホールを形成し、前記のレジストマスクの除去後に、ＣＶＤ法またはスパッタ法によりコンタクトホール内に導電材料を埋め込んでコンタクトプラグを形成し、その上面を平坦化処理して層間絶縁膜の上面を露出させる。
【００４５】
次いで、前記と同様にして、第１のＰ＋拡散層１２および第１のＮ＋拡散層１４、ソース層３５、４５およびドレイン層３６、４６上のコンタクトホールに導電材料を埋込んでコンタクトプラグを形成し、その上面を平坦化処理して層間絶縁膜の上面を露出させる。
更に、前記と同様にして、ゲート電極３３、４３に達するコンタクトホールに導電材料を埋込んでコンタクトプラグを形成し、平坦化処理を施して本実施例のフォトＩＣ５８を形成する。
【００４６】
このようにして形成された第１および第２の感光素子１１、２１は、その第１および第２のＰ−拡散層１５、２５がフォトＩＣ５８を構成するｎＭＯＳ素子３１のチャネル領域３８と同じＰ型不純物を同じ濃度に拡散させているので、ｎＭＯＳ素子３１のチャネル領域３８を形成する工程Ｐ４において、同じレジストマスク５１を用いて同時に形成することが可能になり、フォトＩＣ５８の製造工程の簡略化を図ることができる。
【００４７】
また、第１および第２の感光素子１１、２１の第１および第２のＮ＋拡散層１４、２４が、フォトＩＣ５８を構成するｎＭＯＳ素子３１のソース層３５、ドレイン層３６と同じＮ型不純物を同じ濃度に拡散させているので、ｎＭＯＳ素子３１のソース層３５、ドレイン層３６を形成する工程Ｐ１１において、同じレジストマスク５１を用いて同時に形成することが可能になり、フォトＩＣ５８の製造工程の簡略化を図ることができる。
【００４８】
更に、第１および第２の感光素子１１、２１の第１および第２のＰ＋拡散層１２、２２が、フォトＩＣ５８を構成するｐＭＯＳ素子４１のソース層４５、ドレイン層４６と同じＰ型不純物を同じ濃度に拡散させているので、ｐＭＯＳ素子４１のソース層４５、ドレイン層４６を形成する工程Ｐ１２において、同じレジストマスク５１を用いて同時に形成することが可能になり、フォトＩＣ５８の製造工程の簡略化を図ることができる。
【００４９】
上記の第１および第２のＰ−拡散層１５、２５の厚さがそれぞれ異なる第１および第２の感光素子１１、２１からなるフォトダイオード１に紫外線領域の全ての波長の紫外線を均一に照射した場合の波長に対する光吸収率Ｉ／Ｉｏの計算結果を図１０に示す。
計算に用いた第１の感光素子１１の第１のＰ−拡散層１５の厚さは３５ｎｍ、第２の感光素子２１の第２のＰ−拡散層２５の厚さは１０ｎｍである。
【００５０】
図１０に示すように、本実施例の第１の感光素子１１（第１のＰ−拡散層１５の厚さ：３５ｎｍ）と、第２の感光素子２１（第２のＰ−拡散層２５の厚さ：１０ｎｍ）との光吸収率特性は異なっており、この特性を利用して、これらの出力の差またはその絶対値またはそれらの比例倍、およびそれらの組合せ等により演算を行うことによって、ＵＶ−Ａ波、ＵＶ−Ｂ波、ＵＶ−Ｃ波（以下Ａ波、Ｂ波、Ｃ波という。）を分離してそれぞれの強度を検出することが可能になる。
【００５１】
すなわち、第１および第２の感光素子１１、２１には、同じ全ての波長の紫外線が均一に照射されているが、そのシリコン半導体層４の厚さが異なるが故にそれぞれの光吸収率特性が異なっている訳であるから、図１１（ａ）に示すように、第２の感光素子２１の出力を約１．１倍（図１１（ａ）に示す破線）し、これを第１の感光素子１１の出力から減じると、Ｃ波が相殺されてその差はＡ波とＢ波とをそれぞれ約５％含む出力になる。
【００５２】
この差を約２０倍してＡ波とＢ波とを合せた波長領域の入射光強度を求め、これを第１の感光素子１１を約５倍して求めた紫外線領域の入射光強度から減ずると、Ｃ波の入射光強度が得られる。
また、図１１（ｂ）に示すように、第２の感光素子２１の出力を約１．４倍（図１１（ｂ）に示す破線）し、これを第１の感光素子１１の出力から減じると、その差の絶対値はＡ波が相殺されてＢ波とＣ波とをそれぞれ約５％含む出力になる。
【００５３】
この差の絶対値を約２０倍してＢ波とＣ波とを合せた波長領域の入射光強度を求め、これから前記で求めたＣ波の入射光強度を減ずると、その差はＢ波の入射光強度になる。
そして、第１の感光素子１１を約５倍して求めた紫外線領域の入射光強度から前記で求めたＢ波およびＣ波の入射光強度を減ずると、その差はＡ波の入射光強度になる。
上記の演算と同様にして、短い波長幅で各波長幅のそれぞれの入射光強度を求めた結果を図１２に示す。
【００５４】
図１２から判るように、本実施例のフォトダイオード１の２種類の厚さを有する第１および第２の感光素子１１、２１からのそれぞれの出力を演算すれば、ＵＶ−Ａ波、ＵＶ−Ｂ波、ＵＶ−Ｃ波を分離した状態で、それぞれの強度を検出することが可能であることが判る。
この場合に、フォトダイオード１の第１および第２の感光素子１１、２１からの出力は、光発生電流を抵抗等を用いて電圧に変換し、これをＡ／Ｄコンバータ等でデジタル値に変換して取出し、これらを外部回路に設けた演算回路で演算することによりそれぞれの波長領域の強度を検出するとよい。
【００５５】
以上説明したように、本実施例では、絶縁層上に形成された厚さの異なる第１および第２のシリコン半導体層に、それぞれＰ−拡散層を挟んで対向配置されたＰ＋拡散層とＮ＋拡散層を備えた第１および第２の感光素子を形成したことによって、第１および第２の感光素子から出力される２種類の出力から演算により３つの波長領域の紫外線を分離してその強度を求めることができ、３つの波長領域の紫外線を分離し、かつその強度を検出することが可能なフォトダイオードを容易に得ることができる。
【実施例２】
【００５６】
図１３は実施例２のフォトダイオードの断面を示す説明図、図１４ないし図１７は実施例２のフォトＩＣの製造方法を示す説明図である。
なお、図１３は実施例１の図２と同様の断面で示した断面図であり、その上面は実施例１の図１と同様である。また上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
【００５７】
本実施例の厚さの薄い第２のシリコン半導体層４ｂは、図１４ないし図１７に示すように、第２のＰ−拡散層２５の第２のＰ−形成領域６１（図１に示す第２のダイオード形成領域６ｂの「π」字状の第２のＰ＋拡散層２２と、「Ｅ」字状の第２のＮ＋拡散層２４とに挟まれた領域をいう。）にのみ形成されている。
このため、図１３に示すように、本実施例の第２のＰ＋拡散層２２と第２のＮ＋拡散層２４とは、第１のシリコン半導体層４ａと同じ厚さに形成されている。
【００５８】
この場合に、第２のシリコン半導体層４ｂは３ｎｍ以上、３０ｎｍ未満の厚さに設定され、第１のシリコン半導体層４ａは３０ｎｍ以上、３６ｎｍ以下に設定される。
シリコン半導体層４の厚さを、３ｎｍ以上、３６ｎｍ以下とするのは、上記実施例１と同様の理由による。
第２のシリコン半導体層４ｂの厚さを３０ｎｍ未満に設定した場合に、第２のＰ＋拡散層２２と第２のＮ＋拡散層２４の厚さを３０ｎｍ以上とするのは、第２のＰ＋拡散層２２および第２のＮ＋拡散層２４の厚さをそれぞれ３０ｎｍ未満にすると、図１８に示すＰ＋拡散層の場合においても、図１９に示すＮ＋拡散層の場合においても、シート抵抗が極度に上昇し、第２の感光素子２１からの出力が低下するからである。
【００５９】
なお、図１８、図１９における横軸は、それぞれＰ＋拡散層、Ｎ＋拡散層のゲート長方向の幅、つまり図１３に示す断面方向のそれぞれの幅である。
以下に、図１４ないし図１７にＰＡで示す工程に従って、本実施例のフォトＩＣの製造方法について説明する。
本実施例の半導体ウェハのシリコン半導体層４は、上記実施例１と同様にして第１のシリコン半導体層４ａの厚さと同じ３５ｎｍに形成される。
【００６０】
ＰＡ１（図１４）、実施例１の工程Ｐ１と同様にして、シリコン半導体層４のそれぞれの素子分離領域１０に素子分離層９を形成し、シリコン半導体層４上に、ＣＶＤ法により窒化シリコンからなるシリコン窒化膜５３を形成し、フォトリソグラフィによりシリコン窒化膜５３上に第２のダイオード形成領域６ｂの第２のＰ−形成領域６１を露出させたレジストマスク５１を形成し、これをマスクとして、異方性エッチングによりシリコン窒化膜５３を除去して第２のＰ−形成領域６１のシリコン半導体層４を露出させる。
【００６１】
ＰＡ２（図１４）、工程Ｐ１で形成したレジストマスク５１を除去し、熱酸化法により第２のＰ−形成領域６１のシリコン半導体層４に犠牲酸化膜５４を形成する。
ＰＡ３（図１４）、ウェットエッチングにより犠牲酸化膜５４を除去し、熱燐酸に浸漬してシリコン窒化膜５３を除去し、第２のＰ−形成領域６１のシリコン半導体層４の厚さを１０ｎｍの厚さとした第２のシリコン半導体層４ｂを形成する。
【００６２】
これにより、シリコン窒化膜５３に覆われていた第２のＰ−形成領域６１以外の領域のシリコン半導体層４が、第１のシリコン半導体層４ａとして形成される。
ＰＡ４（図１４）、フォトリソグラフィにより第１のシリコン半導体層４ａの第１のダイオード形成領域６ａおよびトランジスタ形成領域８ａ、並びに第２のシリコン半導体層４ｂを含む第２のダイオード形成領域６ｂを露出させたレジストマスク５１を形成し、これをマスクとして、実施例１の工程Ｐ４と同様にして、第１の感光素子１１の第１のＰ−拡散層１５およびｎＭＯＳ素子３１のチャネル領域３８を形成すると共に、第２のシリコン半導体層４ｂを含む第２のダイオード形成領域６ｂにＰ型不純物を比較的低濃度に拡散させた第２の感光素子２１の第２のＰ−拡散層２５を形成する。
【００６３】
ＰＡ５（図１５）、工程Ｐ４で形成したレジストマスク５１を除去し、実施例１の工程Ｐ５と同様にして、ｐＭＯＳ素子４１のチャネル領域４８を形成する。
ＰＡ６（図１５）、実施例１の工程Ｐ６と同様にして、シリコン酸化膜５５を形成し、その上にポリシリコン層５６を形成する。
ＰＡ７（図１５）、実施例１の工程Ｐ７と同様にして、ゲート酸化膜３２、４２を介して第１のシリコン半導体層４ａのチャネル領域３８、４８に対向するゲート電極３３、４３を形成する。
【００６４】
ＰＡ８（図１５）、フォトリソグラフィにより第１および第２のダイオード形成領域６ａ、６ｂの第１および第２のＮ＋拡散層１４、２４の形成領域（図１に示す「Ｅ」字状の部位）およびトランジスタ形成領域８ａを露出させたレジストマスク５１を形成し、これをマスクとして露出している第１のシリコン半導体層４ａおよびゲート電極３３のポリシリコンにＮ型不純物イオンを注入し、ゲート電極３３の両側の第１のシリコン半導体層４ａにＮ型不純物を中濃度に拡散させたｎＭＯＳ素子３１のエクステンション部３７を形成すると共に、ゲート電極３３および第１および第２のＮ＋拡散層１４、２４の形成領域の第１のシリコン半導体層４ａに中濃度のＮ型不純物を拡散させる。
【００６５】
ＰＡ９（図１６）、工程ＰＡ８で形成したレジストマスク５１を除去し、フォトリソグラフィにより第１および第２のダイオード形成領域６ａ、６ｂの第１および第２のＰ＋拡散層１２、２２の形成領域（図１に示す「π」字状の部位）およびトランジスタ形成領域８ｂを露出させたレジストマスク５１を形成し、これをマスクとして露出している第１のシリコン半導体層４ａおよびゲート電極４３のポリシリコンにＰ型不純物イオンを注入し、ゲート電極４３の両側の第１のシリコン半導体層４ａにＰ型不純物を中濃度に拡散させたｐＭＯＳ素子４１のエクステンション部４７を形成すると共に、ゲート電極４３および第１および第２のＰ＋拡散層１２、２２の形成領域の第１のシリコン半導体層４ａに中濃度のＰ型不純物を拡散させる。
【００６６】
ＰＡ１０（図１６）、実施例１の工程Ｐ１０と同様にして、ゲート電極３３、４３の側面にサイドウォール３４を形成する。
ＰＡ１１（図１６）、フォトリソグラフィにより上記工程ＰＡ８と同様のレジストマスク５１を形成し、これをマスクとして露出している第１のシリコン半導体層４ａおよびゲート電極３３のポリシリコンにＮ型不純物イオンを注入し、サイドウォール３４の両側の第１のシリコン半導体層４ａにＮ型不純物を比較的高濃度に拡散させたｎＭＯＳ素子３１のソース層３５、ドレイン層３６、並びに第１のシリコン半導体層４ａに第１および第２の感光素子１１、２１の第１および第２のＮ＋拡散層１４、２４を形成すると共に、ゲート電極３３に比較的高濃度のＮ型不純物を拡散させる。
【００６７】
ＰＡ１２（図１６）、工程ＰＡ１１で形成したレジストマスク５１を除去し、フォトリソグラフィにより上記工程ＰＡ９と同様のレジストマスク５１を形成し、これをマスクとして露出している第１のシリコン半導体層４ａおよびゲート電極４３のポリシリコンにＰ型不純物イオンを注入し、サイドウォール３４の両側の第１のシリコン半導体層４ａにＰ型不純物を比較的高濃度に拡散させたｐＭＯＳ素子４１のソース層４５、ドレイン層４６、並びに第１のシリコン半導体層４ａに第１および第２の感光素子１１、２１の第１および第２のＰ＋拡散層１２、２２を形成すると共に、ゲート電極４３に比較的高濃度のＰ型不純物を拡散させる。
【００６８】
ＰＡ１３（図１７）、工程ＰＡ１２で形成したレジストマスク５１を除去し、各拡散層を活性化させるための熱処理を施して、本実施例の第１および第２の感光素子１１、２１、並びにｎＭＯＳ素子３１、ｐＭＯＳ素子４１が形成される。
その後に、上記実施例１と同様にして層間絶縁膜を形成し、フォトリソグラフィにより層間絶縁膜上に、第１および第２のＰ＋拡散層１２、２２、第１および第２のＮ＋拡散層１４、２４、ソース層３５、４５およびドレイン層３６、４６上のコンタクトホールの形成領域の層間絶縁膜を露出させた開口部を有するレジストマスク（不図示）を形成し、上記実施例１と同様にして各拡散層に達するコンタクトプラグを形成し、その上面を平坦化処理して層間絶縁膜の上面を露出させる。
【００６９】
次いで、前記と同様にして、ゲート電極３３、４３に達するコンタクトホールに導電材料を埋込んでコンタクトプラグを形成し、平坦化処理を施して本実施例のフォトＩＣ５８を形成する。
このようにして形成された第１および第２の感光素子１１、２１は、上記実施例１と同様に、それぞれの拡散層がｎＭＯＳ素子３１およびｐＭＯＳ素子４１の各拡散層と同じ型の同じ不純物を同じ濃度に拡散させているので、それぞれの形成工程において、同じレジストマスク５１を用いて同時に形成することが可能になり、フォトＩＣ５８の製造工程の簡略化を図ることができる。
【００７０】
上記のように、本実施例の第２の感光素子２１の第２のＰ−拡散層２５が、３０ｎｍ未満の厚さであったとしても、第２のＰ＋拡散層２２および第２のＮ＋拡散層２５は、３０ｎｍ以上の厚さを有する第１のシリコン半導体層４ａに形成されているので、シート抵抗が過大になることはなく、第２の感光素子２１からの出力が低下することもない。
また、第２のＰ＋拡散層２２および第２のＮ＋拡散層２５をｎＭＯＳ素子３１およびｐＭＯＳ素子４１を形成する第１のシリコン半導体層４ａに形成するので、コンタクトホールの深さを他のソース層等の拡散層に形成するコンタクトホールの深さと同じにすることができ、コンタクトプラグを形成するときの工程を簡素化して、フォトＩＣ５８の製造工程の簡略化を更に図ることができる。
【００７１】
なお、本実施例では、第２のＰ−拡散層２５の厚さを３０ｎｍ未満とする場合を例に説明したが、第２のＰ−拡散層２５の厚さを３０ｎｍ以上とする場合であっても、第２のＰ＋拡散層２２および第２のＮ＋拡散層２５を第１のシリコン半導体層４ａに形成すれば、前記と同様のコンタクトプラグ形成時の工程簡素化の効果が得られる。
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、第２のＰ−拡散層を形成する第２のシリコン半導体層の厚さを３０ｎｍ未満にした場合に、第２のＰ＋拡散層および第２のＮ＋拡散層を３０ｎｍ以上の厚さにするようにしたことによって、第２の感光素子の高濃度拡散層のシート抵抗が過大になることを防止して、第２の感光素子からの出力の低下を防止することができる。
【００７２】
また、第２のＰ＋拡散層および第２のＮ＋拡散層を第１のシリコン半導体層に形成するようにしたことによって、第２のＰ＋拡散層および第２のＮ＋拡散層の上面をＭＯＳＦＥＴのソース層、ドレイン層の上面と同じ高さにすることができ、コンタクトプラグ形成時の工程を簡素化してフォトＩＣの製造工程の簡略化を図ることができる。
なお、上記各実施例においては、フォトダイオードの感光素子の低濃度拡散層は、２種類の厚さの異なるシリコン半導体層にそれぞれ形成するとして説明したが、３種類以上の異なる厚さを有するシリコン半導体層にそれぞれ形成するようにしてもよい。
【００７３】
また、上記各実施例においては、低濃度拡散層は、Ｐ型不純物を拡散させて形成するとして説明したが、Ｎ型の不純物を比較的低濃度に拡散させて形成しても、上記と同様の効果を得ることができる。
更に、上記各実施例においては、Ｐ＋拡散層は「π」字状、Ｎ＋拡散層は「Ｅ」字状であるとして説明したが、それぞれの形状を逆にしてもよく、櫛歯部の数を更に多くしてもよい。
【００７４】
更に、上記各実施例においては、Ｐ＋拡散層およびＮ＋拡散層には、櫛歯部を複数設け、これらを噛合わせて配置するとして説明したが、櫛歯部を設けずに、峰部のみを低濃度拡散層を挟んで対向配置するようにしてもよい。
更に、上記各実施例においては、シリコン半導体層はＳＯＩ基板の絶縁層としての埋込み酸化膜上に形成されたシリコン半導体層であるとして説明したが、絶縁層としてのサファイア基板上に形成されたＳＯＳ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｓａｐｐｈｉｒｅ）基板のシリコン半導体層であっても、絶縁層としてのクオーツ基板上に形成されたＳＯＱ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｑｕａｒｔｚ）基板のシリコン半導体層等であってもよい。
【図面の簡単な説明】
【００７５】
【図１】実施例１のフォトダイオードの上面を示す説明図
【図２】実施例１のフォトダイオードの断面を示す説明図
【図３】実施例１のフォトＩＣの製造方法を示す説明図
【図４】実施例１のフォトＩＣの製造方法を示す説明図
【図５】実施例１のフォトＩＣの製造方法を示す説明図
【図６】実施例１のフォトＩＣの製造方法を示す説明図
【図７】シリコン（１００）の光吸収係数の波長依存性を示すグラフ
【図８】シリコン半導体層の厚さによる光吸収率を示すグラフ
【図９】光吸収率が１０％となる波長を示すグラフ
【図１０】実施例１のフォトダイオードの各感光素子の光吸収率を示すグラフ
【図１１】実施例１のフォトダイオードの各波長領域の紫外線の検出方法を示す説明図
【図１２】実施例１のフォトダイオードの出力特性を示すグラフ
【図１３】実施例２のフォトダイオードの断面を示す説明図
【図１４】実施例２のフォトＩＣの製造方法を示す説明図
【図１５】実施例２のフォトＩＣの製造方法を示す説明図
【図１６】実施例２のフォトＩＣの製造方法を示す説明図
【図１７】実施例２のフォトＩＣの製造方法を示す説明図
【図１８】実施例２のＰ＋拡散層のシート抵抗を示すグラフ
【図１９】実施例２のＮ＋拡散層のシート抵抗を示すグラフ
【図２０】シリコン半導体層の厚さを４０．０４ｎｍとしたときの感光素子の感度を示すグラフ
【図２１】シリコン半導体層の厚さによるサブピーク波長を示すグラフ
【符号の説明】
【００７６】
１    フォトダイオード
３    埋込み酸化膜
４    シリコン半導体層
４ａ  第１のシリコン半導体層
４ｂ  第２のシリコン半導体層
６ａ  第１のダイオード形成領域
６ｂ  第２のダイオード形成領域
８ａ、８ｂ  トランジスタ形成領域
９    素子分離層
９ａ、９ｃ  一の辺
９ｂ、９ｄ  他の辺
１０  素子分離領域
１１、第１の感光素子
１２  第１のＰ＋拡散層
１２ａ、１４ａ、２２ａ、２４ａ  峰部
１２ｂ、１４ｂ、２２ｂ、２４ｂ  櫛歯部
１４  第１のＮ＋拡散層
１５  第１のＰ−拡散層
１６、２６  境界
２１  第２の感光素子
２２  第２のＰ＋拡散層
２４  第２のＮ＋拡散層
２５  第２のＰ−拡散層
３１  ｎＭＯＳ素子
３２、４２  ゲート酸化膜
３３、４３  ゲート電極
３４  サイドウォール
３５、４５  ソース層
３６、４６  ドレイン層
３７、４７  エクステンション部
３８、４８  チャネル領域
４１  ｐＭＯＳ素子
５１  レジストマスク
５３  シリコン窒化膜
５４  犠牲酸化膜
５５  シリコン酸化膜
５６  ポリシリコン層
５８  フォトＩＣ
６１  第２のＰ−形成領域
【図１】
2008147606.tif 000003
【図２】
2008147606.tif 000004
【図３】
2008147606.tif 000005
【図４】
2008147606.tif 000006
【図５】
2008147606.tif 000007
【図６】
2008147606.tif 000008
【図７】
2008147606.tif 000009
【図８】
2008147606.tif 000010
【図９】
2008147606.tif 000011
【図１０】
2008147606.tif 000012
【図１１】
2008147606.tif 000013
【図１２】
2008147606.tif 000014
【図１３】
2008147606.tif 000015
【図１４】
2008147606.tif 000016
【図１５】
2008147606.tif 000017
【図１６】
2008147606.tif 000018
【図１７】
2008147606.tif 000019
【図１８】
2008147606.tif 000020
【図１９】
2008147606.tif 000021
【図２０】
2008147606.tif 000022
【図２１】
2008147606.tif 000023