(57)【要約】【課題】フィルタ回路において急峻な通過特性と耐電力性とを両立を図る。【解決手段】本発明の一態様としてのフィルタ回路は、信号を入力する入力端子と、中心周波数を含む阻止帯域を有し、前記入力端子から入力された信号に含まれる前記阻止帯域内の信号を反射させ前記阻止帯域外の信号を通過させる帯域阻止フィルタと、前記阻止帯域を包含する通過帯域を有し、前記帯域阻止フィルタを通過した信号に含まれる前記通過帯域内の信号を通過させる帯域通過フィルタと、前記帯域阻止フィルタで反射した信号と、前記帯域通過フィルタを通過した信号とを合成して合成信号を得る合成回路と、前記合成信号を出力する出力端子と、を備える。【選択図】図１
2008147959.tif 000002
【特許請求の範囲】
【請求項１】
信号を入力する入力端子と、
前記信号の中心周波数を阻止帯域内に有し、前記信号に含まれる前記阻止帯域内の信号を反射させ前記阻止帯域外の信号を通過させる帯域阻止フィルタと、
前記阻止帯域を包含する通過帯域を有し、前記帯域阻止フィルタを通過した信号のうち前記通過帯域内の信号を通過させる帯域通過フィルタと、
前記帯域阻止フィルタで反射した信号と、前記帯域通過フィルタを通過した信号とを合成して合成信号を得る合成回路と、
前記合成信号を出力する出力端子と、
を備えたフィルタ回路。
【請求項２】
前記入力端子から入力された信号を前記帯域阻止フィルタに伝達し、前記帯域阻止フィルタで反射した信号を前記合成回路に伝達する第１のサーキュレータをさらに備えたことを特徴とする請求項１に記載のフィルタ回路。
【請求項３】
前記帯域通過フィルタと前記合成回路との間に配置され、前記帯域阻止フィルタと同一の阻止帯域を有する第２の帯域阻止フィルタをさらに備え、
前記合成回路は第２のサーキュレータとして構成され、前記第１のサーキュレータから伝達された信号を前記第２の帯域阻止フィルタに戻し、前記第２の帯域阻止フィルタで反射した信号と、前記帯域通過フィルタから前記第２の帯域阻止フィルタを経由してきた信号とを前記出力端子に伝達する、
ことを特徴とする請求項２に記載のフィルタ回路。
【請求項４】
前記帯域阻止フィルタを通過し前記帯域通過フィルタで反射した信号を吸収するアイソレータをさらに備えたことを特徴とする請求項３に記載のフィルタ回路。
【請求項５】
前記帯域通過フィルタ内の伝送線路は超電導体で構成されたことを特徴とする請求項１ないし４のいずれか一項に記載のフィルタ回路。
【請求項６】
信号を入力する入力端子と、
前記信号の中心周波数を含む阻止帯域を有し、前記信号に含まれる前記阻止帯域内の信号を反射させ前記阻止帯域外の信号を通過させる帯域阻止フィルタと、
複数の共振器を用いて前記帯域阻止フィルタを通過した信号から所望帯域の信号を通過させる共振器群回路と、
前記共振器群回路を通過した信号と、前記帯域阻止フィルタで反射した信号とを合成して合成信号を得る合成回路と、
前記合成信号を出力する出力端子と、
を備えたフィルタ回路。
【請求項７】
前記入力端子から入力された信号を前記帯域阻止フィルタに伝達し、前記帯域阻止フィルタで反射した信号を前記合成回路に伝達する第１のサーキュレータをさらに備えたことを特徴とする請求項６に記載のフィルタ回路。
【請求項８】
前記共振器群回路と前記合成回路との間に配置された、前記帯域阻止フィルタと同一の阻止帯域を有する第２の帯域阻止フィルタをさらに備え、
前記合成回路は第２のサーキュレータとして構成され、前記第１のサーキュレータから伝達されてきた信号を前記第２の帯域阻止フィルタに戻し、前記第２の帯域阻止フィルタで反射した信号と、前記共振器群回路から前記第２の帯域阻止フィルタを経由してきた信号とを前記出力端子に送る、
ことを特徴とする請求項７に記載のフィルタ回路。
【請求項９】
前記帯域阻止フィルタを通過し前記共振器群回路で反射した信号を吸収するアイソレータをさらに備えたことを特徴とする請求項８に記載のフィルタ回路。
【請求項１０】
前記共振器群回路内の伝送線路は超電導体で構成されたことを特徴とする請求項６ないし９のいずれか一項に記載のフィルタ回路。
【請求項１１】
信号を入力する入力端子と、
前記入力端子から入力された信号を端子Ａで受け取り受け取った信号を分割して端子Ｂおよび端子Ｃから送出し、また、前記端子Ｂおよび端子Ｃに与えられた信号を合成して端子Ｄから送出する、第１の４端子素子と、
前記入力端子から入力された信号の中心周波数を阻止帯域内に有し、前記端子Ｂから送出された信号に含まれる前記阻止帯域内の信号を前記端子Ｂに反射させ阻止帯域外の信号を通過させる第１帯域阻止フィルタと、
前記第１帯域阻止フィルタの阻止帯域と同一の阻止帯域を有し、前記端子Ｃから送出された信号に含まれる前記阻止帯域内の信号を前記端子Ｃに反射させ前記阻止帯域外の信号を通過させる第２帯域阻止フィルタと、
第１の複数の共振器を用いて前記第１帯域阻止フィルタを通過した信号から所望帯域の信号を通過させる第１共振器群回路と、
前記第１の複数の共振器の各々と同じ共振周波数を有する第２の複数の共振器を用いて前記第２帯域阻止フィルタを通過した信号から前記所望帯域の信号を通過させる第２共振器群回路と、
前記端子Ｄから送出された信号を端子Ｅにおいて受け取り受け取った信号を分割して端子Ｆおよび端子Ｇから送出し、また、前記端子Ｆおよび端子Ｇに与えられた信号を合成して端子Ｈから送出する、第２の４端子素子と、
前記第１帯域阻止フィルタと同一の阻止帯域を有し、前記第１共振器群回路を通過した信号を前記端子Ｆへ通過させ、前記端子Ｆから送出された信号を前記端子Ｆに反射させる第３帯域阻止フィルタと、
前記第１帯域阻止フィルタと同一の阻止帯域を有し、前記第２共振器群回路を通過した信号を前記端子Ｇへ通過させ、前記端子Ｇから送出された信号を前記端子Ｇに反射させる第４帯域阻止フィルタと、
前記端子Ｈから送出された信号を出力する出力端子と、
を備えたフィルタ回路。
【請求項１２】
前記第１および第２共振器群回路内の伝送線路は超電導体で構成されたことを特徴とする請求項１１に記載のフィルタ回路。
【請求項１３】
前記第１および第２の４端子素子は、マジックＴまたはラットレース回路であることを特徴とする請求項１１または１２に記載のフィルタ回路。
【請求項１４】
送信データに送信処理を施して送信信号を得る信号処理回路と、
前記送信信号を増幅する電力増幅器と、
増幅された送信信号をフィルタ処理する請求項１ないし１３のいずれか一項に記載のフィルタ回路と、
前記フィルタ回路から得られる信号を空間に電波として放射するアンテナと、
を備えた無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路および無線通信装置に関し、たとえば無線を用いる通信機の送信部に用いる電力増幅器の後段に接続される帯域制限用フィルタ回路に関する。
【背景技術】
【０００２】
従来、フィルタ回路は図２６に示されるように共振器１１０７（１）〜１１０７（ｎ）を縦列接続させることによって構成される。各共振器の等価回路はインダクタとキャパシタから成り、損失の効果を考慮する場合には抵抗も追加される。抵抗が無い場合の共振器の共振周波数は下記で与えられる。
f0=(L×C)-1/2
【０００３】
ただし、Ｌ、Ｃはそれぞれ共振器のインダクタンスとキャパシタンスである。フィルタ回路では共振器を縦列接続させ、それぞれの共振器の結合量を表す共振器間結合係数（図２６のm12,m23,…,mn-1,n）と入出力部で共振器を励振する量を表す外部Ｑ(図２６のQe)の値を適当に決めることによってフィルタ回路としての通過周波数範囲や阻止域減衰量を決定することができる。１１０１は入力端子、１１０６は出力端子である。共振器が縦列接続されたフィルタ回路では各共振器に電流が伝播してゆくため、共振器には全ての周波数成分の電流が流れてしまう。そのため超電導体のような単位面積当たりに超伝導状態で流せる電流値に限界を持つ材料を用いて共振器を構成する場合には、フィルタ回路に大きな電力を通過させるためには各共振器の耐電力性が重要なパラメータとなり、円盤形状や幅広線路を用いるなどして共振器に電流が集中して流れないように対策することで耐電力性を向上させるための方法が検討されている。しかし、超電導共振器では外部Ｑ値が非常に高いことから電流集中が大きく、共振器形状の工夫だけでは大きな耐電力性を得ることができない問題点がある。
【０００４】
一方、図２７に示すようにフィルタ回路において各共振器に電力を分散させてフィルタ特性を実現する方法として共振器を並列接続させてフィルタ回路を構成する方法がある（特開2001-345601公報、特開2004-96399公報）。こうした共振器の並列構成によって、入力した電力が各共振器１１０８（１）〜１１０８（ｎ）に電力分配されることによって全体としての耐電力特性を上げるものである。共振器を並列構成するためには各共振器を異なる周波数（図２７のf1,f2,…fn）を持つように構成し、隣り合う共振周波数を持つ共振器が逆相となるように合成することでフィルタ特性を実現するものである。図中「-m2」の「-」は逆相結合を示す。これを利用したフィルタ構成で、超電導フィルタと常電導フィルタとを組み合わせる方法がある。（特許第3,380,165号、特開11-186812号公報）。特許第3,380,165号では超電導フィルタと常電導フィルタを並列化しているが、入力に大きな電力が来るとそのまま各フィルタに電力が分割されて入力し、各フィルタにおいて反射させられる電力と通過する電力とに分離されるだけであり、この形では超電導フィルタにも大きな耐電力性が必要となってしまう問題点がある。
【特許文献１】特開2001-345601公報
【特許文献２】特開2004-96399公報
【特許文献３】特許第3,380,165号
【特許文献４】特開11-186812号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
以上に述べたように、従来では急峻な通過特性をもつ超伝導体を用いたフィルタ回路では超伝導体の臨界電流密度の特性のために耐電力性を大きくすることが困難であった。
【０００６】
そこで、本発明では、上記のような従来技術の欠点を除去し、急峻な通過特性と耐電力性とを両立可能なフィルタ回路および無線通信装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明の一態様としてのフィルタ回路は、
信号を入力する入力端子と、
前記信号の中心周波数を阻止帯域内に有し、前記信号に含まれる前記阻止帯域内の信号を反射させ前記阻止帯域外の信号を通過させる帯域阻止フィルタと、
前記阻止帯域を包含する通過帯域を有し、前記帯域阻止フィルタを通過した信号のうち前記通過帯域内の信号を通過させる帯域通過フィルタと、
前記帯域阻止フィルタで反射した信号と、前記帯域通過フィルタを通過した信号とを合成して合成信号を得る合成回路と、
前記合成信号を出力する出力端子と、
を備える。
【０００８】
本発明の一態様としてのフィルタ回路は、
信号を入力する入力端子と、
前記信号の中心周波数を含む阻止帯域を有し、前記信号に含まれる前記阻止帯域内の信号を反射させ前記阻止帯域外の信号を通過させる帯域阻止フィルタと、
複数の共振器を用いて前記帯域阻止フィルタを通過した信号から所望帯域の信号を通過させる共振器群回路と、
前記共振器群回路を通過した信号と、前記帯域阻止フィルタで反射した信号とを合成して合成信号を得る合成回路と、
前記合成信号を出力する出力端子と、
を備える。
【０００９】
本発明の一態様としてのフィルタ回路は、
信号を入力する入力端子と、
前記入力端子から入力された信号を端子Ａで受け取り受け取った信号を分割して端子Ｂおよび端子Ｃから送出し、また、前記端子Ｂおよび端子Ｃに与えられた信号を合成して端子Ｄから送出する、第１の４端子素子と、
前記入力端子から入力された信号の中心周波数を阻止帯域内に有し、前記端子Ｂから送出された信号に含まれる前記阻止帯域内の信号を前記端子Ｂに反射させ阻止帯域外の信号を通過させる第１帯域阻止フィルタと、
前記第１帯域阻止フィルタの阻止帯域と同一の阻止帯域を有し、前記端子Ｃから送出された信号に含まれる前記阻止帯域内の信号を前記端子Ｃに反射させ前記阻止帯域外の信号を通過させる第２帯域阻止フィルタと、
第１の複数の共振器を用いて前記第１帯域阻止フィルタを通過した信号から所望帯域の信号を通過させる第１共振器群回路と、
前記第１の複数の共振器の各々と同じ共振周波数を有する第２の複数の共振器を用いて前記第２帯域阻止フィルタを通過した信号から前記所望帯域の信号を通過させる第２共振器群回路と、
前記端子Ｄから送出された信号を端子Ｅにおいて受け取り受け取った信号を分割して端子Ｆおよび端子Ｇから送出し、また、前記端子Ｆおよび端子Ｇに与えられた信号を合成して端子Ｈから送出する、第２の４端子素子と、
前記第１帯域阻止フィルタと同一の阻止帯域を有し、前記第１共振器群回路を通過した信号を前記端子Ｆへ通過させ、前記端子Ｆから送出された信号を前記端子Ｆに反射させる第３帯域阻止フィルタと、
前記第１帯域阻止フィルタと同一の阻止帯域を有し、前記第２共振器群回路を通過した信号を前記端子Ｇへ通過させ、前記端子Ｇから送出された信号を前記端子Ｇに反射させる第４帯域阻止フィルタと、
前記端子Ｈから送出された信号を出力する出力端子と、
を備える。
【００１０】
本発明の無線通信装置は、
送信データに送信処理を施して送信信号を得る信号処理回路と、
前記送信信号を増幅する電力増幅器と、
増幅された送信信号をフィルタ処理する上記に記載のいずれかのフィルタ回路と、
前記フィルタ回路から得られる信号を空間に電波として放射するアンテナと、
を備える。
【発明の効果】
【００１１】
本発明により、フィルタ回路において急峻な通過特性と耐電力性とを両立できる。
【発明を実施するための最良の形態】
【００１２】
図１は本発明に係るフィルタ回路の第１の実施例を示すブロック図である。
【００１３】
このフィルタ回路においては、入力端子１０１と出力端子１０６との間に、サーキュレータ１０２と、帯域阻止フィルタ（BSF：Band Stop Filter）１０３ａと、アイソレータ１０４と、帯域通過フィルタ（BPF：Band Pass Filter）１０５と、帯域阻止フィルタ１０３ｂと、合成回路１１０とが縦列接続されている。サーキュレータ１０２は端子Ｔ１、Ｔ２、Ｔ３を有する。端子Ｔ１は入力端子１０１に接続され、端子Ｔ２は帯域阻止フィルタ１０３ａの入力に接続されている。合成回路１１０の入力には、サーキュレータ１０２の端子Ｔ３と、帯域阻止フィルタ１０３ｂの出力とが接続されている。合成回路１１０の出力は出力端子１０６に接続されている。
【００１４】
サーキュレータ１０２は、入力端子１０１から端子Ｔ１に入力される信号を端子Ｔ２から出力して、帯域阻止フィルタ（BSF：Band Stop Filter）１０３ａに伝達する。またサーキュレータ１０２は、帯域阻止フィルタ１０３ａで反射させられた信号を端子Ｔ２において受け取り、端子Ｔ３から出力して合成回路１１０に伝達する。またサーキュレータ１０２は端子Ｔ３で受け取る信号を、端子Ｔ１から出力して入力端子１０１に伝達する。
【００１５】
帯域阻止フィルタ（BSF：Band Stop Filter）１０３ａは、耐電力量Wbsf （W）を有し、阻止帯域として、反射特性の３ｄＢ帯域幅を決める２点の周波数fbsf1、fbsf2（fbsf1＜fbsf2）をもつ。帯域阻止フィルタ１０３ａの阻止帯域は、本フィルタ回路の中心周波数を含んでいる。また帯域阻止フィルタ１０３ａの阻止帯域は、入力端子１０１に入力される信号の中心周波数を含んでいる。帯域阻止フィルタ１０３ａは、阻止帯域内の信号を反射させ、阻止帯域外の帯域の信号を通過させる。
【００１６】
アイソレータ１０４は、帯域阻止フィルタ１０３ａを通過した信号をそのまま帯域通過フィルタ（BPF：Band Pass Filter）１０５に伝達する。またアイソレータ１０４は、帯域通過フィルタ１０５で反射させられた信号（通過帯域外の信号）を減衰させて（吸収して）帯域阻止フィルタ１０３ａに戻ることを阻止する。
【００１７】
帯域通過フィルタ（BPF：Band Pass Filter）１０５は、耐電力量Wbpf （W）を有し、通過帯域として、通過特性の３ｄＢ帯域幅を決める２点の周波数fbpf1、fbpf2（fbpf1＜fbpf2）をもつ。帯域通過フィルタ１０５は、通過帯域内の信号を通過させ、通過帯域外の信号を反射させる。
【００１８】
ここで帯域阻止フィルタ１０３ａの耐電力量Wbsfと、帯域通過フィルタ１０５の耐電力量Wbpfとの間には、Wbsf＞Wbpfの関係がある。つまり帯域阻止フィルタ１０３ａの耐電力量Wbsfは、帯域通過フィルタ１０５の耐電力量Wbpfよりも大きい。
【００１９】
また、帯域阻止フィルタ１０３ａの反射特性の３ｄＢ帯域幅を決める２点の周波数fbsf1、fbsf2（fbsf1＜fbsf2）と、帯域通過フィルタ１０５の通過特性の３ｄＢ帯域幅を決める２点の周波数fbpf1、fbpf2（fbpf1＜fbpf2）との間には、fbpf1＜fbsf1＜fbsf2＜fbpf2の関係がある。つまり、帯域通過フィルタの通過帯域は、帯域阻止フィルタの阻止帯域を包含する関係にある。
【００２０】
帯域阻止フィルタ１０３ｂは、上記帯域阻止フィルタ１０３ａと同一の阻止帯域を有する。帯域阻止フィルタ１０３ｂは、実際の無線装置を考えた場合に、アンテナの状況に応じてアンテナから放射されない電力が戻ってきた場合に帯域通過フィルタ１０５への電力流入を避けるためのものである。つまり、帯域阻止フィルタ１０３ｂは、アンテナから反射により戻ってきた信号に含まれる、帯域阻止フィルタ１０３ｂの阻止帯域の大電力信号を反射させることで、該大電力信号が帯域通過フィルタ１０５に入力されて帯域通過フィルタ１０５が破壊されるのを阻止する。
【００２１】
合成回路１１０は、帯域阻止フィルタ１０３ａで反射しサーキュレータ１０２の端子Ｔ３を介して入力される信号（帯域阻止フィルタ１０３ａの阻止帯域の信号）と、帯域通過フィルタ１０５から出力され帯域阻止フィルタ１０３ｂを経由した信号（帯域通過フィルタ１０５の通過帯域の信号）とを合成して合成信号を取得し、取得した合成信号を出力端子１０６から出力する。つまり、入力端子１０１から入力され帯域阻止フィルタ１０３ａと帯域通過フィルタ１０５と帯域阻止フィルタ１０３ｂとを通過した信号と、帯域阻止フィルタ１０３ａで反射させられサーキュレータ１０２で取り出された信号とが合成回路１１０で合成されて、出力端子１０６から出力される。
【００２２】
以上の構成により、帯域阻止フィルタ１０３ａよりも耐電力量の小さな帯域通過フィルタ１０５を用いても耐電力性を損なうことなく急峻なスカート特性をもつフィルタ回路を構成できる。これはたとえば単位面積当たりに超伝導状態で流せる電流値に限界値を持つ超電導体により帯域通過フィルタを構成する場合に有効である。従来技術のフィルタ構成では臨界電流値を越えてしまうために大きな電力を通過（フィルタ）させられない問題点があったが、本実施例では、帯域阻止フィルタ１０３ａの阻止帯域内に大きな電力密度を持つ信号のうち、阻止帯域の信号を帯域阻止フィルタで反射させ、阻止帯域外の信号電力の小さな信号のみを超伝導フィルタ（帯域通過フィルタ）に通し、超電導フィルタを通過した信号と、上記阻止帯域の信号とを合成する。このようにして大きな耐電力性と急峻なスカート特性を持つフィルタ回路を実現することができる。
【００２３】
図１の合成回路１１０としてサーキュレータ１１５を用いた場合の例を図２に示す。サーキュレータ１０２からサーキュレータ１１５に入力される信号を帯域阻止フィルタ１０３ｂ側に伝達させ、帯域阻止フィルタ１０３ｂにおいて反射させる。反射させられた信号は、帯域通過フィルタ１０５の出力信号とあわせて出力端子１０６から出力される。アンテナからの反射電力はサーキュレータ１１５によってサーキュレータ１０２の端子Ｔ３に伝達され、サーキュレータ１０２の端子Ｔ１から入力端子１０１に伝達される。したがってアンテナからの反射電力が、耐電力の低い帯域通過フィルタ１０５を通ることにより帯域通過フィルタ１０５が破壊されることない。
【００２４】
図３は本発明に係るフィルタ回路の第２の実施例を示すブロック図である。
【００２５】
図３のフィルタ回路では、図２の帯域通過フィルタ１０５の代わりに、共振器群回路１１２が配置されている。
【００２６】
共振器群回路１１２は、アイソレータ１０４を通過した信号を分割する電力分配部（電力分割部）２１０と、電力分配部２１０に並列に接続され電力分配部２１０によって分割された各信号が与えられるブロック１１１（１）、１１１（２）・・・と、各ブロックを通過した信号を合成する電力合成部２１１と、を有する。各ブロック１１１（Ｎ）（Ｎ＝１、２、・・・）は、超電導体（ＳＣ）により構成された耐電力量Wreso （W）以下の共振器１０７（Ｎ）と、共振器１０７（Ｎ）に縦列接続された遅延回路（位相調整手段）１０８（Ｎ）とを有する。各共振器１０７（Ｎ）の共振周波数freso-i（iは１以上N以下）は互いに異なる。各遅延回路１０８（Ｎ）は、電力合成部２１１における電力合成時に、隣り合う共振周波数をもつ信号同士が１８０＋３６０×ｋ±３０度（ｋは０以上の整数）の範囲の位相差（逆相）条件を満たすようにすることで、隣り合う共振周波数をもつ信号同士の和合成を得る。和合成について図５および図６を用いて簡単に説明する。図５（Ａ）のように共振器並列接続型において、共振周波数ｆ１、ｆ２をもつ２つの共振器を通過した信号を合成する際、これらの信号を１８０度の遅延差をもたせて合成すると、図５（Ｂ）のように、得られる信号３０１ａは、２つの信号（共振波形）３０２ａ、３０２ｂの和合成となる。外部回路結合係数Jqeを調整することで帯域通過フィルタを構成できる。一方、図６（Ａ）のように、共振周波数ｆ１、ｆ２をもつ２つの共振器を通過した信号を遅延差０度で合成すると、図６（Ｂ）のように、得られる信号３０１ｂは、２つの信号（共振波形）３０２ａ、３０２ｂの差合成となる。したがって、図３のフィルタ回路では、和合成が得られるように、隣接するブロック間を通過する信号に、１８０度の遅延差を持たせるようにしている。ここで遅延回路１０８（Ｎ）の数値（0deg,180deg）は一例であり他の値を用いることもできる。また共振器１０７（Ｎ）と遅延回路１０８（Ｎ）の順番はブロックごとに入れ替えても同様の特性を得ることができる。
【００２７】
帯域阻止フィルタ１０３ａの耐電力量Wbsfと、各共振器１０７（Ｎ）の耐電力量Wresoとの間にはWbsf＞Wresoの関係がある。また、帯域阻止フィルタ１０３ａの反射特性の３ｄＢ帯域幅を決める２点の周波数fbsf1、fbsf2（fbsf1＜fbsf2）と、各共振器の共振周波数freso-i（iは１以上N以下）との間には、freso-i＜fbsf1もしくはfbsf2＜freso-iの関係がある。すなわち、各共振器は、帯域阻止フィルタ１０３ａの阻止帯域外に共振周波数を有し、共振器群回路１１２は、このような各共振器と、電力分配部２１０と、電力合成部２１１とを用いることにより、帯域阻止フィルタ１０３ａの阻止帯域外の信号から所望帯域の信号を抽出する。
【００２８】
以上の構成により、図２の帯域通過フィルタ１０５に用いる共振器の数よりも少ない数の共振器数で急峻なフィルタ特性と耐電力性とをあわせもつフィルタ回路を構成できる。すなわち図２の帯域通過フィルタ１０５はたとえば図２６または図２７に示したように共振器の縦列接続または並列接続により構成できるが、図３では帯域域阻止フィルタ１０３ａの阻止帯域内に共振周波数をもつ共振器を用いる必要はないため、その分、共振器の数を少なくできる。
【００２９】
図４は、図３のフィルタ回路において共振器群回路１１２の構成を変更したものである。ブロック１１１（Ｎ）において、３つの結合回路１１（Ｎ）〜１３（Ｎ）にはさまれた２つの共振器１０７（Ｎ）と、遅延回路１０８（Ｎ）が縦列接続されている。結合回路１２（Ｎ）は、共振器間結合係数Mj（jは１〜Ｎ）により２つの共振器１０７（Ｎ）と結合され、各共振器１０７（Ｎ）は、フィルタ回路の中心周波数f0と同じ共振周波数を持つ。M1<M2<…<MNの関係がある。結合回路１１（Ｎ）は電力分配部２１０と１つの共振器１０７（Ｎ）とを外部回路結合係数（外部Ｑ）Jqej(jは１〜Ｎ)で結合し、結合回路１３（Ｎ）はもう１つの共振器１０７（Ｎ）と遅延回路１０８（Ｎ）とを、外部回路結合係数Jqej(jは１〜Ｎ)で結合する。Jqe1>Jqe2>…>JqeN（外部Ｑで記述した場合；Ｑｅ１＜Ｑｅ２＜…＜ＱｅＮ）の関係がある。遅延回路１０８（Ｎ）は、２つの共振器１０７（Ｎ）間結合により縮退のとけた信号が、隣接するブロック間（Ｍが隣合うブロック間）で１８０＋３６０×ｋ±３０度（ｋは０以上の整数）の範囲の位相差（逆相）条件を満たすようにすることで、隣接するブロック間で、信号の和合成を得られるようにする。共振器群の中のブロックの順番を入れ替えても同様にフィルタを構成できる。また、２つの共振器群の中のブロックの順番も同じでなくても同様にフィルタを構成できる。
【００３０】
このフィルタ回路では、帯域阻止フィルタ１０３ａの耐電力量Wbsf＞各共振器の耐電力量Wresoの関係がある。また、帯域阻止フィルタ１０３ａの反射特性の３ｄＢ帯域幅を決める２点の周波数の差fbsf2-fbsf1＜共振器間結合係数Mj×中心周波数ｆ０の関係がある。なお帯域阻止フィルタ１０３ａ、１０３ｂに含まれる共振器数は偶数個である（後述する図２０参照）。
【００３１】
図７は本発明に係るフィルタ回路の第３の実施例を示すものである。
【００３２】
図３のフィルタ回路において、サーキュレータの代わりに４開口素子（４端子素子）を用いる場合のフィルタ回路の実施例が示されている。次式で定義されるＳパラメータをもつ４開口素子の各端子を端子１〜端子４として定義する。
【数１】
2008147959.tif 000003
【００３３】
４開口素子の例としては、図８に示す導波管を用いたマジックTなどがある。マジックＴに付した各番号と、図７の４開口素子２０２、２０７の各端子との対応関係は図９に示したとおりとなっている。また、伝送線路（マイクロストリップ線路）を用いた４開口素子の例としては図１０に示すようなラットレース回路がある。一般的に4開口素子はサーキュレータに比べて低損失な特性を持っており、フィルタ回路を通過する損失を減らすためには4開口素子を用いる方法が有効である。図７の例では、４開口素子２０２の端子３は端子Ａ、端子１は端子Ｂ、端子２は端子Ｃ、端子４は端子Ｄに相当し、４開口素子２０７の端子４は端子Ｅ、端子１は端子Ｆ、端子２は端子Ｇ、端子３は端子Ｈに相当する。
【００３４】
４開口素子２０２の端子３に入力端子２０１が接続され、４開口素子２０２の端子４と４開口素子２０７の端子４とが接続され、４開口素子２０７の端子３は出力端子２０９に接続される。４開口素子２０２の端子１と４開口素子２０７の端子１との間には、遅延回路２０３Ａと帯域阻止フィルタ２０４Ａと共振器群回路１１２Ａと遅延回路２０３Ｂと帯域阻止フィルタ２０４Ｂとが縦列接続される。４開口素子２０２の端子２と４開口素子２０７の端子２との間には、帯域阻止フィルタ２０４Ｃと遅延回路２０３Ｃと共振器群回路１１２Ｂと帯域阻止フィルタ２０４Ｄと遅延回路２０３Ｄとが縦列接続される。共振器群回路１１２Ａ、１１２Ｂの構成は同一であり、各々において、異なる周波数の単一共振器をもつブロックが並列接続されている。４つの帯域阻止フィルタ２０４Ａ〜２０４Ｄはそれぞれ同一の阻止帯域を有している。
【００３５】
遅延回路２０３Ａは、４開口素子２０２の端子１から帯域阻止フィルタ２０４Ａまでの電気長と、４開口素子２０２の端子２から帯域阻止フィルタ２０４Ｃまでの電気長との差（位相差）を９０度とする。遅延回路２０３Ａは、端子１から送出され帯域阻止フィルタ２０４Ａで反射して４開口素子２０２の端子１に戻される信号を該端子１から送出された信号に対して逆相にし、また、帯域阻止フィルタ２０４Ａを通過し共振器群回路１１２Ａで反射して該端子１に戻される信号を、該端子１から送出された信号に対して逆相にする。
【００３６】
遅延回路２０３Ｄは、４開口素子２０７の端子１から帯域阻止フィルタ２０４Ｂまでの電気長と、４開口素子２０７の端子２から帯域阻止フィルタ２０４Ｄまでの電気長との差（位相差）を９０度とする。遅延回路２０３Ｄは、該端子２から送出され帯域阻止フィルタ２０４Ｄで反射して４開口素子２０７の端子２に戻される信号を該端子２から送出された信号に対して逆相にし、また該端子２から送出され帯域阻止フィルタ２０４Ｄを通過し共振器群回路１１２Ｂで反射して該端子２に戻される信号を、該端子２から送出された信号に対して逆相にする。
【００３７】
遅延回路２０３Ｃは、４開口素子２０２の端子１および端子２から共振器群回路１１２Ａ、１１２Ｂまでの電気長の差（位相差）を０度とする。遅延回路２０３Ｃは、該端子２から送出され帯域阻止フィルタ２０４Ｃを通過し共振器群回路１１２Ｂで反射して４開口素子２０２の端子２に戻される信号を、該端子２から送出された信号に対して逆相にする。
【００３８】
遅延回路２０３Ｂは、４開口素子２０７の端子１および端子２から共振器群回路１１２Ａ、１１２Ｂまでの電気長の差（位相差）を０度とする。遅延回路２０３Ｂは、遅延回路２０３Ｃの配置による位相遅延を補完するために配置され、遅延回路２０３Ｃと同一の位相遅延量を有する。
【００３９】
図７のフィルタ回路の具体例を図１１に示す。共振器群回路１１２Ａ、１１２Ｂ内の２つの共振器４０２（１）、４０２（２）と、遅延回路（伝送線路）４０３は超電導により形成されている。共振器４０２（１）、４０２（２）の共振周波数fL1,fU1(fL1<fU1)は帯域阻止フィルタ（４０１、４０４）の阻止帯域を挟んでそれぞれ両側に位置する（すなわちfL1,fU1は隣接しない）。図中に示される波形は、入力端子２０１への入力信号としてフラットな信号を入力した場合に矢印によって示される代表的な箇所での通過スペクトルを示す。以下本フィルタ回路の動作について説明する。
【００４０】
入力端子２０１から入力された信号は４開口素子２０２で電力が２分配されて端子１及び端子２から逆相出力される。端子１から出力された信号は、共振器４０１Ａと結合回路４０４Ａから成る１段の帯域阻止フィルタ２０４Ａにおいて中心周波数fc1近傍の信号（阻止帯域の信号）が反射させられる。同様に、端子２から出力された信号は、共振器４０１Ｃと結合回路４０４Ｃから成る１段の帯域阻止フィルタ２０４Ｃにおいて中心周波数fc1近傍の信号（阻止帯域の信号）が反射させられる。帯域阻止フィルタ２０４Ａ、２０４Ｃで反射させられた信号は遅延回路２０３Ａにより同位相の関係とされて４開口素子２０２Ａの端子１および端子２に戻り、これらの信号が電力合成されて端子４から出力される。
【００４１】
４開口素子２０２Ａの端子４から出力された信号は４開口素子２０７の端子４へ入力され、入力された信号は２分配されて端子１及び端子２から同相の関係で出力される。端子１から出力された信号は１つの共振器４０１Ｂと結合回路４０４Ｂから成る１段の帯域阻止フィルタ２０４Ｂで中心周波数fc1近傍の信号（阻止帯域の信号）が反射させられる。同様に、端子２から出力された信号も１つの共振器４０１Ｄと結合回路４０４Ｄから成る１段の帯域阻止フィルタ２０４Ｄで中心周波数fc1近傍の信号（阻止帯域の信号）が反射させられる。帯域阻止フィルタ２０４Ｂ、２０４Ｄで反射させられた信号は、遅延回路２０３Ｄによって逆位相の関係とされて、４開口素子２０７の端子１および端子２に戻る。４開口素子２０７は、端子１および端子２に入力された阻止帯域の信号を合成して端子３から出力する。
【００４２】
一方、帯域阻止フィルタ２０４Ａを通過した周波数帯の信号（阻止帯域外の信号）は共振器群回路１１２Ａに入力され、共振器群回路１１２Ａにおいて各共振器４０２（１）、４０２（２）による共振波形の信号が抽出され、抽出された各共振波形の信号を合成した合成波信号（所望帯域の信号）が通過する。帯域阻止フィルタ２０４Ｃを通過した周波数帯の信号（阻止帯域外の信号）は遅延回路４０３Ｃを経由して共振器群回路１１２Ｂに入力され、共振器群回路１１２Ｂおいて各共振器４０２（１）、４０２（２）による共振波形の信号が抽出され、抽出された各共振波形の信号を合成した合成波信号（所望帯域の信号）が通過する。共振器群回路１１２Ａ、を通過した信号は遅延回路４０３Ｂを経由し、共振器群回路１１２Ｂを通過した信号と同相で４開口素子Ｂ２０７の端子１及び端子２に入力される。４開口素子２０７は、端子１および端子２に入力された所望帯域の信号を合成して端子３から出力する。
【００４３】
共振器群回路１１２Ａ、１１２Ｂを通過しない信号（反射した信号）は、遅延回路２０３Ａおよび４０３Ｃにより逆位相の関係で４開口素子２０２の端子１および端子２に戻り、電力合成されて端子３から、入力端子２０１に戻される。
【００４４】
以上のように、フィルタ回路の中心周波数付近fc1の大きな電力は超電導の共振器群回路１１２Ａ、１１２Ｂを通過しないことから、超電導体を用いた急峻なフィルタ特性と高い耐電力性とを持つフィルタ特性の両立を行うことができる。
【００４５】
一例として、図１１のフィルタ回路への入力信号として図１２（Ａ）のスペクトルをもつ信号を入力した場合の周波数応答を図１２（Ｂ）に示しておく。
【００４６】
図１３は４開口素子２０７の端子３および４端子の接続先を逆にした場合の例を示す。すなわち端子３が４開口素子２０２の端子４に接続され、端子４が出力端子２０９に接続されている。これにより遅延回路４０３Ｃの遅延量を図１１の２７０度から９０度に減らすことができ（１８０度の遅延位相回路を省略でき）、回路構成を縮小できる。すなわち、４開口素子２０７の端子１および端子２への入力信号を同相にするため、図１１の遅延回路４０３Ｃの遅延量を１８０度減らすことができる。図１３では４開口素子２０７の端子３および４端子の接続先を逆にする例を示したが、４開口素子２０２の端子３および端子４の接続先を逆にしてもよく、あるいは４開口素子２０２、２０７の両方の端子３および端子４の接続先を逆にしてもよい。
【００４７】
図１４は、４開口素子２０２と４開口素子２０７とを接続する線路に１８０度の遅延回路２１２を入れた例を示す。これにより、図１１の共振器群回路１１２Ａ、１１２Ｂに含まれていた遅延回路４０３Ｂ、４０３Ｃの遅延量をそれぞれ２７０度から９０度に減少できるため、フィルタ回路全体の線路長を短くして、回路規模を縮小できる。
【００４８】
図１５は、共振器群回路１１２Ａ、１１２Ｂ内に、超電導体により形成した共振器４０２（１）〜４０２（４）を４つ並列に配置した場合の例を示す。共振器４０２（１）、４０２（２）の共振周波数fL2,fL1（fL2<fL1）は、帯域阻止フィルタ２０４Ａの阻止帯域外の帯域のうち低域側に含まれる。各共振器４０２（１）、４０２（２）を通過した信号は、和合成を得るため遅延回路４０３Ａによって１８０度の位相差をもたせられる。共振器４０２（３）、４０２（４）の共振周波数fU1,fU2（fU1<fU2）は、帯域阻止フィルタ２０４Ａの阻止帯域外の帯域のうち高域側に含まれる。各共振器４０２（３）、４０２（４）を通過した信号は、和合成を得るため遅延回路４０３Ｂによって１８０度の位相差をもたせられる。図１６にこのフィルタ回路の周波数応答を示す。図１１のフィルタ回路の周波数応答を示す図１２（Ｂ）と比較して分かるように、多くの共振器を用いることで、より急峻な出力信号３０１を得ることができる。
【００４９】
図１７は、図１５のフィルタ回路において、帯域阻止フィルタを２つの共振器を用いて構成した例を示す。たとえば帯域阻止フィルタ２０４Ａは、２つの共振器４０１Ａと、２つの結合回路４０４Ａと、遅延回路２０３Ａ’とにより構成される。他の帯域阻止フィルタ２０４Ｂ〜２０４Ｃも同様である。
【００５０】
図１８は本発明に係るフィルタ回路の第４の実施例を示すものである。
【００５１】
このフィルタ回路は、図７のフィルタ回路の共振器群回路１１２Ａ、１１２Ｂを、図４の共振器群回路１１２に置換したものである。ただし、共振器群回路１１２Ｂでは遅延回路４０３Ａ、４０３Ｂの位置が、電力合成部２１１の直前ではなく、電力分配部２１０の直後に置かれている。なお、帯域阻止フィルタ２０４Ａ〜２０４Ｄにおける共振器の数は偶数個である。図１８のフィルタ回路の周波数応答を図１９に示す。縮退が解けた各共振波形３０２の重ね合わせを利用してフィルタ特性３０１を実現している。また、共振器間結合係数Mjが大きくなるほど縮退のとけた周波数差（各共振波形３０２のピーク幅）は大きくなる。ここでM1=(fU1-fL1)/f0,M2=(fU2-fL2)/f0の関係がある。帯域阻止フィルタを２つの共振器を用いて構成し、共振器群回路１１２Ａ、１１２Ｂにおける、超電導共振器の縦列接続を含むブロック数が１つの場合のフィルタ回路の例を図２０に示しておく。このように超電導共振器の縦列接続を含むブロックの数は１つのみでもよい。
【００５２】
図２１は、図７のフィルタ回路において、遅延回路２０３Ｂと帯域阻止フィルタ２０４Ｂとの位置関係を逆にし、また遅延回路２０３Ｄと帯域阻止フィルタ２０４Ｄとの位置関係を逆にした例を示す。このように遅延回路と帯域阻止フィルタとの位置関係が逆であっても図７の構成と同様の効果を得ることが可能である。
【００５３】
図２２は、図７のフィルタ回路において、４開口素子２０２の端子４と、４開口素子２０７の端子４との間に、低域通過フィルタ（Low Pass Filter）２１３を挿入した例を示す。この低域通過フィルタ２１３により、帯域阻止フィルタ２０４Ａ、２０４Ｂで反射させられた、阻止帯域外の高調波信号の通過を阻止して、フィルタ特性の改善を図ることができる。低域通過フィルタの代わりに、特定周波数を減衰させるための帯域阻止フィルタ、または低周波側のリークを無くすための高域通過フィルタなども挿入してもよい。
【００５４】
図２３は、図１１のフィルタ回路の動作を確認するためシミュレーションを行った回路の例を示す。計算に用いたパラメータはfC1=5.26 GHz、fL1=5.2551 GHz、fU1=5.2649 GHz、Jbsfの結合係数は0.036、Jqeの外部Ｑは1600として計算した。計算結果を図２４に示す。結合回路はキャパシタンスのπ型回路を用い、共振器４０２としては１８０度の伝送線路を、帯域阻止フィルタ２０４の共振器には９０度の伝送線路をそれぞれ用いている。
【００５５】
図２５は、これまでに述べてきたフィルタ回路を無線通信装置に組み込んだ例を示す。無線通信装置の送信部が概略的に示されている。送信すべきデータ５００は信号処理回路５０１に入力され、ディジタル−アナログ変換、符号化及び変調などの処理が施されることにより、ベースバンドあるいは中間周波数 (Intermediate Frequency；ＩＦ)帯の送信信号が生成される。信号処理回路５０１により生成された送信信号は周波数変換器（ミキサ）５０２に入力され、ローカル信号発生器５０３からのローカル信号と乗算されることによって、無線周波数 (Radio Frequency；ＲＦ)帯の信号に周波数変換、すなわちアップコンバートされる。ミキサ５０２から出力されるＲＦ信号は電力増幅器５０４によって増幅された後、本実施形態に係わる帯域制限フィルタ（送信フィルタ）回路５０５に入力され、このフィルタ回路５０５で帯域制限を受けて不要な周波数成分が除去された後、アンテナ５０６から電波として空間に放射される。
【図面の簡単な説明】
【００５６】
【図１】本発明のフィルタ回路の第１の実施例を示す回路図である。
【図２】図１のフィルタ回路の変形例を示す回路図である。
【図３】本発明のフィルタ回路の第２の実施例を示す回路図である。
【図４】図３のフィルタ回路の一部変更例を示す回路図である。
【図５】和合成を説明する図である。
【図６】差合成を説明する図である。
【図７】本発明のフィルタ回路の第３の実施例を示す回路図である。
【図８】導波管を用いた４開口素子のイメージ図である。
【図９】４開口素子の端子番号を示す図である。
【図１０】マイクロストリップ線路を用いた４開口素子のイメージ図である。
【図１１】図７のフィルタ回路を具体化した回路図である。
【図１２】入力信号の周波数スペクトルと図１１のフィルタ回路の周波数応答を示す図である。
【図１３】後段の４開口素子の端子３および端子４の接続先を逆にした例を示す図である。
【図１４】２つの４開口素子間に遅延回路を挿入した例を示す図である。
【図１５】４つの共振器の並列接続により共振器群回路を構成した例を示す図である。
【図１６】図１５のフィルタ回路の周波数応答を示す図である。
【図１７】２つの共振器を用いて帯域制限フィルタを構成した例を示す図である。
【図１８】本発明のフィルタ回路の第４の実施例を示す回路図である。
【図１９】図１８の周波数応答を示す図である。
【図２０】２つの共振器を用いて帯域制限フィルタを構成した例を示す図である。
【図２１】遅延回路と帯域制限フィルタとの位置関係を逆にした例を示す図である。
【図２２】２つの４開口素子間に低域通過フィルタを追加した例を示す図である。
【図２３】シミュレーションを行ったフィルタ回路の例を示す図である。
【図２４】図２３のフィルタ回路の周波数応答特性を示す図である。
【図２５】無線通信装置の例を示す構成図である。
【図２６】従来の縦列接続型のフィルタ回路を示す回路図である。
【図２７】従来の並列接続型のフィルタ回路を示す回路図である。
【符号の説明】
【００５７】
１０１…入力端子
１０２…サーキュレータ
１０３a、１０３ｂ…帯域阻止フィルタ
１０４…アイソレータ
１０５…帯域通過フィルタ
１０６…出力端子
１０７（１）〜１０７（N）…共振器
１０８（１）〜１０８（N）…遅延回路（位相調整手段、伝送線路）
１１０…合成回路
１１１（１）〜１１１（N）…ブロック
１１２、１１２A、１１２B…共振器群回路
２０５（１）〜２０５（N）…共振器
２０６（１）〜２０６（N）…遅延回路（位相調整手段、伝送線路）
２０１…入力端子
２０２…４開口素子
２０３…遅延回路（位相調整手段、伝送線路）
２０４A〜２０４D…帯域阻止フィルタ
２０７…４開口素子
２０９…出力端子
２１０…電力分配部（電力分割部）
２１１…電力合成部
２１２…遅延回路
２１３…低域通過フィルタ
４０１A〜４０１D…帯域阻止フィルタ用共振器
４０２…超電導共振器
４０３B〜４０３C…遅延回路（位相調整手段、超電導伝送線路）
４０４A〜４０４D…帯域阻止フィルタ用結合回路
４０５（１）、４０５（２）…超電導共振器用結合回路
５００…データ
５０１…信号処理回路
５０２…周波数変換器
５０３…ローカル信号発生器
５０４…電力増幅器
５０５…帯域制限フィルタ
５０６…アンテナ
【図１】
2008147959.tif 000004
【図２】
2008147959.tif 000005
【図３】
2008147959.tif 000006
【図４】
2008147959.tif 000007
【図５】
2008147959.tif 000008
【図６】
2008147959.tif 000009
【図７】
2008147959.tif 000010
【図８】
2008147959.tif 000011
【図９】
2008147959.tif 000012
【図１０】
2008147959.tif 000013
【図１１】
2008147959.tif 000014
【図１２】
2008147959.tif 000015
【図１３】
2008147959.tif 000016
【図１４】
2008147959.tif 000017
【図１５】
2008147959.tif 000018
【図１６】
2008147959.tif 000019
【図１７】
2008147959.tif 000020
【図１８】
2008147959.tif 000021
【図１９】
2008147959.tif 000022
【図２０】
2008147959.tif 000023
【図２１】
2008147959.tif 000024
【図２２】
2008147959.tif 000025
【図２３】
2008147959.tif 000026
【図２４】
2008147959.tif 000027
【図２５】
2008147959.tif 000028
【図２６】
2008147959.tif 000029
【図２７】
2008147959.tif 000030