(57)【要約】【課題】高解像度化を図る場合においても、入射光量に対応した適切な撮像画像信号を得ることができる撮像装置を提供することを目的とするものである。【解決手段】電子ビームを受けることにより入射光の光量に対応したピークレベルを有する画素パルスを含む撮像画像信号を生成する光電変換手段に向けて、電子ビームを放出する電子放出素子各々を所定の駆動周期毎に点順次にて駆動するにあたり、電子放出素子の各々を上記駆動周期よりも所定期間だけ長い期間に亘り駆動する。更に、かかる画素駆動によって得られた中和電流の波形において、各駆動周期内の所定の参照タイミングにおける波高値に基づき、画素駆動の時間的重複を原因として生じる画素間クロストークの度合いを判断し、その結果に基づいて参照タイミング近傍の中和電流の波形を整形する。【選択図】図２
2008147083.tif 000002
【特許請求の範囲】
【請求項１】
各画素に対応した複数の電子放出素子と、前記電子放出素子各々を駆動して電子ビームを放出させる駆動手段と、入射光の光量に応じて正電荷を発生させて蓄積させる光電変換膜と、前記光電変換膜の対応する部分に蓄積された前記正電荷を前記電子放出素子各々の電子ビームにより中和した際に発生する中和電流に基づいて画像信号を生成する出力手段と、を備えた撮像装置であって、
前記駆動手段は、前記電子放出素子各々を相互に所定期間の時間的重複をもって点順次にて駆動し、
前記出力手段は、前記画素各々が駆動される画素駆動期間内の所定の参照タイミングにおける前記中和電流の波形の波高値に基づいて、前記参照タイミング近傍における前記中和電流の波形を整形する波形整形手段を有することを特徴とする撮像装置。
【請求項２】
前記波形整形手段は、前記画素各々に対応する前記参照タイミングの近傍に波形整形期間を夫々設け、前記波形整形期間各々での波形応答特性を前記参照タイミング毎の前記波高値に応じて逐次設定し、当該波形応答特性に基づいて前記中和電流の波形を整形することを特徴とする請求項１記載の撮像装置。
【請求項３】
前記波形整形手段は、前記中和電流の波形に対応した信号を入力信号とし、当該入力信号に対応した応答波形を前記画像信号として出力するフィルタであり、
前記フィルタは、前記波形整形期間毎の前記入力信号における波形を時間的に拡張させたものを前記応答波形として得る波形応答特性を有し、
互いに隣接する前記画素各々の内の一方の画素に対応した前記応答波形の後尾部と、他方の画素に対応した前記応答波形の先頭部とを、前記拡張に伴って生じた重畳期間に亘り重ねて両者を加算することにより前記画像信号を生成することを特徴とする請求項２記載の撮像装置。
【請求項４】
前記参照タイミング毎の前記波高値に応じて最大で、互いに隣接する前記画素各々を駆動する画素駆動期間同士の時間的重複部まで前記応答波形が拡がることを特徴とする請求項３記載の撮像装置。
【請求項５】
前記波形整形手段は、ＦＩＲ（Finite  Impulse  Response）型フィルタと、前記参照するタイミング毎の前記波高値に応じて、前記ＦＩＲ型フィルタのタップ係数を設定する係数設定手段とを含むことを特徴とする請求項1記載の撮像装置。
【請求項６】
前記参照するタイミングは、互いに隣接する前記画素各々を駆動する画素駆動期間同士の時間的重複部分を除く期間内で設定されることを特徴とする請求項1記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各画素に対応した電子放出素子の複数がマトリクス状に配列されている撮像素子を搭載した撮像装置に関する。
【背景技術】
【０００２】
近年、冷陰極の電界放出素子（ＦＥＤ；Field Emission Device）を撮像素子として用いるようにした撮像装置が提案されている。かかる電界放出素子としては、スピント型素子もしくは表面伝導型素子（ＳＣＥ；Surface Conduction electron Emitter），または金属−絶縁体−金属（ＭＩＭ）構造もしくは金属−絶縁体−半導体（ＭＩＳ）構造を持つ素子などが公知であり、これらの中でも、錐体状の冷陰極を有するスピント型素子が広く知られている（例えば、特許文献１参照）。
【０００３】
図１は、かかるスピント型素子を用いた撮像デバイスの構造を概略的に示す断面図である。
【０００４】
図１に示されるように、かかる撮像デバイスは、陰極基板（ガラス基板）１０１、透光性基板１０３およびスペーサ１０４Ａ、１０４Ｂからなる真空容器１０２を備える。この真空容器１０２内にはマトリクス状に配列された複数の電界放出素子１１１及び光電変換ターゲット１２０が形成されている。光電変換ターゲット１２０は、導体膜１２１および光電変換膜１２２で構成され、透光性基板１０３の裏面上に形成されている。電界放出素子１１１は、陰極導体１１３、この陰極導体１１３上に形成されている錐体状のエミッタ（冷陰極）１１４、及びゲート電極１１２を有している。エミッタ１１４の各先端は、ゲート電極１１２に形成されている開口部から露出し、光電変換ターゲット１２０に対面している。また、光電変換膜１２２と電界放出素子１１１各々との間には、メッシュ電極（シールド−グリッド電極）１１０が配設されている。
【０００５】
ここで、ゲート電極１１２に高電圧を印加すると、エミッタ１１４の先端から電子ビームが放出され、メッシュ電極１１０の貫通孔を通過して光電変換膜１２２に到達する。尚、光電変換膜１２２は増感剤を添加した膜であり、強電界の印加を受けている。この光電変換膜１２２に入射した光によって電子正孔対が膜内に発生し、正孔が増倍するなだれ現象が起きる。その正孔が、電界放出素子１１１から到達した電子と再結合すると、再結合によって消滅した電子を補うように電流が流れるため、この電流値によって光電変換膜１２２への入射光量を検出することができる。そこで、各画素に対応した電界放出素子１１１各々を点順次で駆動し、各電界放出素子１１１の駆動時に得られた電流値を個別に検出することにより、各画素毎の受光量を個別に表す撮像画像信号を生成するのである。
【０００６】
ところが、このような撮像デバイスにおいて高解像度化を図ると、その分だけ画素数が増加する為、１画素当たりの駆動時間、つまり各電界放出素子１１１を駆動する際の１サンプリング時間が非常に短くなる。この際、電界放出素子１１１では、その素子の面積内において蓄積された正孔を中和するに足る電子放出量を確保できない場合がある。よって、特に、高輝度な光が入射した故に多量の正孔が光電変換膜１２２内に生成された場合、これを完全に中和することができず、一部の正孔が残留したままとなる結果入射光量に対応した撮像画像信号を得ることができなくなるばかりか、残留した正孔に起因する高輝度部分の残像が発生して、著しく撮像画質を損ねることとなる。
【特許文献１】特開２００５−２２８５５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、かかる問題を解決すべく為されたものであり、高解像度化を図る場合においても、入射光量に対応した適切な撮像画像信号を得ることができる撮像装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
請求項１記載による撮像装置は、各画素に対応した複数の電子放出素子と、前記電子放出素子各々を駆動して電子ビームを放出させる駆動手段と、入射光の光量に応じて正電荷を発生させて蓄積させる光電変換膜と、前記光電変換膜の対応する部分に蓄積された前記正電荷を前記電子放出素子各々の電子ビームにより中和した際に発生する中和電流に基づいて画像信号を生成する出力手段と、を備えた撮像装置であって、前記駆動手段は、前記電子放出素子各々を相互に所定期間の時間的重複をもって点順次にて駆動し、前記出力手段は、前記画素各々が駆動される画素駆動期間内の所定の参照タイミングにおける前記中和電流の波形の波高値に基づいて、前記参照タイミング近傍における前記中和電流の波形を整形する。
【発明を実施するための最良の形態】
【０００９】
本発明においては、電子ビームを受けることにより入射光の光量に対応した撮像画像信号を生成する光電変換手段に向けて、電子ビームを放出する電子放出素子各々を所定の駆動周期毎に点順次にて駆動するにあたり、電子放出素子の各々を上記駆動周期よりも所定期間だけ長い期間に亘り駆動する。つまり、電子放出素子各々を所定の駆動周期毎に点順次にて駆動すべく、従来は、この駆動周期と同一期間に亘り各電子放出素子を駆動させていたところを、敢えて上記駆動周期よりも所定期間だけ長い期間に亘り駆動するようにしたのである。かかる駆動により、光電変換膜内に蓄積された正孔を全て中和するに足る期間に亘り各電子放出素子を駆動させることが可能となるので、高解像度化を図るべく撮像素子の画素数（電子放出素子の数）を増やしても高輝度部分での残像を生じさせることのない良好な撮像画像信号が得られるようになる。更に、かかる画素駆動によって得られた中和電流の波形において、上記駆動周期内の所定の参照タイミングにおける波高値に基づき、画素駆動の時間的重複を原因として生じる画素間クロストークの度合いを判断し、その結果に基づいて参照タイミング近傍の中和電流の波形を整形することによって、撮像信号の画素間クロストークを補正し良好な撮像信号を得る。
【実施例】
【００１０】
図２は、本発明による撮像装置の概略構成を示す図である。
【００１１】
図２に示されるように、かかる撮像装置は、撮像素子１、Ｘ軸アドレスドライバ２、Ｙ軸アドレスドライバ３及び撮像画像信号生成回路５及び波形整形回路６から構成される。
【００１２】
撮像素子１は、Ｎ個の駆動ラインＸ1〜ＸN、及びこれら駆動ラインＸに交叉して配列されたＭ個の駆動ラインＹ1〜ＹMを備えており、駆動ラインＸ及びＹの各交叉部に画素に対応した電子放出素子４５が形成される構造となっている。つまり、撮像素子１には（Ｎ×Ｍ）個の電子放出素子４５(1,1)〜４５(N,M)が図２に示されるようにマトリクス状に配列されているのである。
【００１３】
図３は、撮像素子１の構造を概略的に表す断面図である。
【００１４】
図３に示されるように、撮像素子１は、シリコン等からなる素子基板２０、電界放出層２１、メッシュ電極２２、及び非晶質セレンを主体としたアバランシェ増倍材料からなる光電変換膜２３、ＩＴＯ(インジウム・スズ酸化物)等の透明導電材料からなる前面電極２４、ガラス等の透明材料からなる前面基板２５を備える。
【００１５】
電界放出層２１は、光電変換膜２３の裏面と離間して対向する電子放出面を有し、メッシュ電極２２と光電変換膜２３とに向けて電子ビームを放出する複数の電子放出素子４５を有する。これら電子放出素子４５各々は、素子基板２０の主面に沿って配列しており電子放出面を形成している。
【００１６】
電子放出素子４５の各々は、下部電極板４２、非晶質シリコンなどからなる電子供給層４１、酸化シリコンなどからなる絶縁膜４３、上部電極層（金属薄膜電極）４４及び炭素膜４６からなる。下部電極板４２は、アルミニウム（Ａｌ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）又はクロム（Ｃｒ）等からなり、スパッタリング法等によって素子基板２０の表面上の各画素位置に対応した位置に夫々個別に設けられている。この下部電極板４２は電子供給層４１内に含まれており、かかる電子供給層４１の表面上に、絶縁膜４３、上部電極層（金属薄膜電極）４４及び炭素膜４６が夫々積層形成されている。絶縁膜４３は、電子放出領域を除いて５０ｎｍ以上の比較的厚い膜厚を有している。上部電極層（金属薄膜電極）４４には、電源５６が発生した約２２Ｖの電位Ｖtが印加されている。尚、図３に示されるように、各電子放出素子４５の領域において、上部電極層４４及び絶縁膜４３各々は、電子放出領域の中心に近づくに従って漸次減少する膜厚を有し、電子放出領域の中心部において上部電極層４４及び絶縁膜４３各々の膜厚がゼロになる領域が形成されている。この結果として、電子放出領域は、中心付近が窪んだ表面形状を有している。また、電子放出面全体には、上部電極層４４および電子放出領域全体を被覆するように数十ｎｍ以上の膜厚の炭素膜４６がスパッタリング法などにより形成されている。炭素膜４６は電極層としての機能と電子放出領域の保護膜としての機能とを併せ持つものである。
【００１７】
このような構造により、上部電極層４４及び下部電極板４２間に電圧を与えたとき、電子放出領域の中心に近づくに従って強い電界が形成される。この際、下部電極板４２より電子供給層４１へ注入された電子は、電子放出領域の中心付近で絶縁膜４３に供給され、強電界により加速されることによって、上部電極層４４および炭素膜４６をトンネルして放出される。
【００１８】
素子基板２０内には、上述した如き各電子放出素子４５を個別に駆動する為の画素駆動回路３１の各々が、各下部電極板４２に対応した位置に夫々形成されている。
【００１９】
図４は、かかる画素駆動回路３１の構成の一例を示す図である。
【００２０】
図４に示されるように、画素駆動回路３１は、トランジスタ５８Ａとトランジスタ５８Ｂとを含んでいる。トランジスタ５８Ａのゲート電極は上述した如き駆動ラインＸに接続されており、そのソース電極は接地電位に設定されている。更に、かかるトランジスタ５８Ａのドレイン電極はトランジスタ５８Ｂのソース電極と互いに接続されている。トランジスタ５８Ｂのゲート電極は上述した如き駆動ラインＹに接続されており、そのドレイン電極は電子放出素子４５の下部電極板４２に接続されている。この際、トランジスタ５８Ａは、かかる駆動ラインＸを介してＸ軸アドレスドライバ２から正極性のアドレスパルスＡＰＸ（後述する）が供給された場合に限りオン状態となる。一方、トランジスタ５８Ｂは、駆動ラインＹを介してＹ軸アドレスドライバ３から正極性のアドレスパルスＡＰＹ（後述する）が供給された場合に限りオン状態となる。すなわち、アドレスパルスＡＰＹがトランジスタ５８Ｂに供給されており、且つアドレスパルスＡＰＸがトランジスタ５８Ａに供給されている場合に限り、トランジスタ５８Ａ及び５８Ｂが共にオン状態となって電子放出素子４５の下部電極板４２の電位が０ボルトに設定される。よって、この際、上部電極層４４及び下部電極板４２間に駆動電圧Ｖtの電界が掛かることになり、電子放出素子４５は電子ビームを光電変換膜２３に向けて放出する。
【００２１】
電子放出素子４５から放出された電子は、図３に示す如きメッシュ電極２２の貫通孔を通過して光電変換膜２３に到達する。メッシュ電極２２には、電源５５が発生した約５００Ｖの電位Ｖｍが印加されており、前面電極２４には、抵抗５２を介して約６００〜２５００Ｖの高電位が印加されている。電子放出素子４５からの電子供給が無い状況では、光電変換膜２３の表面電位は前面電極２４の電位とほぼ等しくなる。電子放出素子４５の点順次駆動走査が開始されると、光電変換膜２３の表面に到達する電子により光電変換膜２３表面の電位は低下し、メッシュ電極２２の電位を下回るに到る。この結果、電子がメッシュ電極２２に吸引されるようになり、光電変換膜２３の表面電位が所定の電位まで低下した後は、この電位を維持するに必要な量を超える余剰分の電子はメッシュ電極２２により除去されることとなる。このようにして、光電変換膜２３の膜両面に高い電位差が発生し、光電変換膜２３中に強い電界が形成される。
【００２２】
光電変換膜２３は、入射した光量に応じた分だけ電子正孔対を発生させる。かかる正孔は光電変換膜２３中の強い電界によるアバランシェ増倍作用によって増倍され、光電変換膜２３の表面に致り、蓄積される。この結果、光電変換膜２３の、光が入射した領域に対応する表面領域の電位が上昇し、当該領域が走査される時、電子放出素子４５から放出された電子が光電変換膜２３の表面まで到達するようになる。このようにして、蓄積されている正孔と電子放出素子から到来した電子との結合が行われ、前面電極２４に中和電流が流れることになる。蓄積された正孔が全て中和された後の余剰電子はメッシュ電極２２により除去される。
【００２３】
撮像画像信号生成回路５は、その一方の電極端が前面電極２４に接続されているキャパシタ５１、及び前面電極２４を介して所定の正極性の電位を光電変換膜２３に印加する抵抗５２を含む。よって、光電変換膜２３にて上記の如き正孔と電子との結合が生じて中和され、この中和に伴う中和電流が撮像画像信号ＩSとして発生し、外部に接続された抵抗５２を介して電圧信号として取り出される。キャパシタ５１は高圧の遮断用である。
【００２４】
波形整形回路６は、かかる撮像画像信号ＩSに対してクロストーク分を除去すべき波形整形処理（後述する後述ご術する）を施して得られた信号を撮像画像信号ＶＳとして出力する。
【００２５】
Ｙ軸アドレスドライバ３は、垂直同期信号ＳＹＮＣに同期させて、図５に示す如き１水平走査期間ＴＨのパルス幅を有する正極性のアドレスパルスＡＰＹを発生し、これを図５に示す如く撮像素子１の駆動ラインＹ1〜ＹM各々に順次、択一的に印加して行く。この際、１水平走査期間ＴＨとは、１フレーム表示期間を駆動ラインＹの総数Ｍで除算した除算結果に対応した期間である。尚、１フレーム表示期間内にブランキング期間が設けられている場合には、１水平走査期間ＴＨは、この１フレーム表示期間からブランキング期間を減算して得られた期間を駆動ラインＹの総数Ｍで除算した乗算結果に対応した期間となる。
【００２６】
Ｘ軸アドレスドライバ２は、各駆動ラインＹにアドレスパルスＡＰＹが印加される度に、このアドレスパルスＡＰＹの印加期間内、つまり１水平走査期間ＴＨ内において、図６に示す如き正極性のアドレスパルスＡＰＸを、所定の駆動周期ＴSP毎に順次、点順次にて撮像素子１の駆動ラインＸ1〜ＸN各々に印加して行く。
【００２７】
この際、駆動周期ＴSPとは、１水平走査期間内において、駆動ラインにある全ての電子放出素子４５の各々を点順次にて駆動すべく設けられた期間を、駆動ラインにある電子放出素子４５の総数（Ｎ個）で除算することにより求められる各画素毎の走査周期である。一方、アドレスパルスＡＰＸ各々のパルス幅は、図６に示す如く、上記駆動周期ＴSPに上記所定期間ＴＱを加算した期間ＴＤである。
【００２８】
よって、互いに隣接する駆動ラインＸ各々に印加されるアドレスパルスＡＰＸ同士は、図６に示す如く所定期間ＴＱだけその印加期間が重なることになる。
【００２９】
これらＹ軸アドレスドライバ３及びＸ軸アドレスドライバ２のアドレッシング動作によれば、撮像素子１に形成されている（Ｎ×Ｍ）個の電子放出素子４５(1,1)〜４５(N,M)の内で、上記アドレスパルスＡＰＸ及びＡＰＹが同時に印加された電子放出素子４５が駆動状態となる。つまり、上記駆動周期ＴSP毎に点順次にて電子放出素子４５(1,1)〜４５(N,M)各々に対して、図７に示す如き駆動電圧Ｖtの印加が開始されるのである。これにより、駆動電圧Ｖtが印加された電子放出素子４５は、この駆動電圧Ｖtの印加期間中に亘り光電変換膜２３に向けて電子の放出を行う。
【００３０】
以下に、図６に示す如き駆動を実施した場合の作用効果について、図８〜図１０を参照しつつ説明する。
【００３１】
図８に示すように、光電変換膜２３には、入射した光量に応じた電荷（正孔）Q＋が蓄積されている。当該領域に対応する電子放出素子４５が駆動されると、電流ＩEの電子ビームが放出される。当該電子放出素子４５からの電子によって当該領域に導入される電荷量Ｑ−は、電流ＩEを駆動開始から時間積分した値となる。Ｑ−とＱ＋の絶対値が等しくなった時点で蓄積されていた正孔電荷と電子による電荷の中和が完了する。この中和以降の余剰分の電子はメッシュ電極２２に吸収され、中和時点以降の放出電子ＩEはメッシュ電極２２に流入する。その結果、前面電極２４に流れる電流（Is）は上記の中和完了時点以降はゼロになる。
【００３２】
ここで、入射光量が過多であった場合には、Ｑ＋の値が大となる為、当該領域に対応する電子放出素子４５の駆動周期ＴSP内では、上述の中和が完了しなくなる。このような状況が生ずると、図９に示すように、ΔＱで表した量の正孔が光電変換膜２３に残留し次のフレームに持ち越されることになり、これが残像現象を引き起こす。
【００３３】
そこで、図１０に示す如く、駆動周期ＴSPに引き続き所定期間ＴＱに亘り電子放出素子４５を駆動するようにしたのである。かかる駆動によれば、上記期間ＴＱ中にΔQの正孔が中和され、次のフレームに持ち越されることが回避されて、残像現象が防止される。尚、重要な事は、上述した如き所定期間ＴＱを設けることが直ちに解像度の低下をもたらすわけではない事である。従って、かかる所定期間ＴＱを設けたことにより、中低輝度領域での解像度は何ら犠牲にすることなく、高輝度領域における残像現象を効果的に防止することが可能となるのである。
【００３４】
具体的に有意な効果が得られる所定期間ＴＱは、駆動周期ＴSPの１/２以上である。かかる所定期間ＴＱが長い程前述の残像現象防止の効果は大きいが、高輝度領域の横方向解像度の低下が顕在化してくるので、実用上は駆動周期ＴSPの４倍以下の期間長が望ましい。
【００３５】
ところで、図６に示される駆動を実施すると、各電子放出素子４５を駆動周期ＴSPよりも長い期間ＴDに亘り駆動させているので、互いに左右に隣接する電子放出素子４５各々が所定期間ＴＱの間だけ同時に駆動されてしまう。
【００３６】
例えば、互いに左右に隣接して配置されている電子放出素子４５(1,1)及び４５(1,2)各々には、図１１に示す如きタイミングにて順次、電子放出を実施させるべき駆動電圧Ｖtが印加される。これにより、駆動周期ＴSP経過後の所定期間ＴＱ内では、電子放出素子４５(1,1)及び４５(1,2)の双方から光電変換膜２３に向けて電子ビームの放出が為される。この際、高輝度な光が光電変換膜２３に入射されている場合には、光電変換膜２３内には多量の正孔が蓄積されているので、駆動周期ＴSPの期間内だけでは全ての正孔を中和することができない。ところが、図１１に示すように、駆動周期ＴSPの経過後、引き続き次の電子放出素子４５(1,2)に対する駆動が開始されるので、所定期間ＴＱ内において光電変換膜２３では、電子放出素子４５(1,1)及び４５(1,2)の双方からの電子放出の影響を受けた電位変動が生じてしまう。よって、この際、撮像画像信号生成回路５からは、隣接画素間においてクロストークが生じた撮像画像信号ＩSが出力されることになる。
【００３７】
そこで、図２に示される撮像装置では、波形整形回路６によって、撮像画像信号ＩSに生じているクロストーク分を除去すべき波形整形処理を実施するようにしている。
【００３８】
図１２は、かかる波形整形回路６の内部構成を示す図である。
【００３９】
図１２において、ペデスタルクランプ回路６１は、撮像画像信号ＩSにおける輝度信号成分のペデスタルレベルを所定の一定レベルにクランプさせた画像信号をＡ／Ｄ変換器６２に供給する。Ａ／Ｄ変換器６２は、駆動周期ＴSPを複数個に分割した所定のサンプリングタイミング毎に上記撮像画像信号ＩSをサンプリングして、各サンプリング時点毎に撮像画像信号ＩSの信号レベルを表すディジタルの撮像画像サンプル信号ＩＤに変換し、これを非線形フィルタ６３に供給する。
【００４０】
非線形フィルタ６３は、かかる撮像画像信号ＩＤに対して、高域周波数（例えば１／(４・Tsp））よりも高い周波数の信号成分を強調する、いわゆるハイパスフィルタ処理を施すことによりディジタルの撮像画像信号ＶＳを生成する。一方、低い周波数成分はゲイン一定とする。かかるフィルタリング処理を実施するにあたり、非線形フィルタ６３は、駆動周期ＴSP毎に、その駆動周期ＴSPの先頭から所定期間経過後のタイミング（以下、参照タイミングと称する）にて撮像画像信号ＩＤの信号レベル（以下、参照信号レベルと称する）を検出する。そして、その信号レベルが高いほど、参照タイミング近傍の信号の高域成分の強調度を高めるように、フィルタの特性を変化させる。尚、上記参照タイミングとは、各駆動周期ＴSP内において、撮像画像信号ＩＤの信号レベルがピークレベルに到達することが予測される時点である。
【００４１】
すなわち、非線形フィルタ６３は、撮像画像信号ＩＤにおける所定周波数よりも低い周波数成分に対してはこれを維持し、高い周波数成分に対してはこれを参照信号レベルに応じて強調したものを撮像画像信号ＶＳとして出力するのである。ここでいう近傍の範囲は、上記参照タイミングを包含する画素駆動期間とおよそオーバーラップするよう設定されている。
【００４２】
図１３は、非線形フィルタ６３の構成の一例を示す図である。
【００４３】
図１３に示される一例では、非線形フィルタ６３は、デマルチプレクサ６３０、ＦＩＲ（Finite Impulse Response)フィルタ６３１ａ及び６３１ｂ、輝度レベル検出回路６３２ａ及び６３２ｂ、係数設定回路６３３ａ及び６３３ｂ、加算器６３４から構成される。
【００４４】
デマルチプレクサ６３０は、論理レベル０のフィルタ選択信号ＳＦが供給されている間は上記撮像画像信号ＩＤを撮像画像信号ＩＤａとして、ＦＩＲフィルタ６３１ａ及び輝度レベル検出回路６３２ａ各々に供給する。一方、論理レベル１のフィルタ選択信号ＳＦが供給されている間においては、デマルチプレクサ６３０は、上記撮像画像信号ＩＤを撮像画像信号ＩＤｂとして、ＦＩＲフィルタ６３１ｂ及び輝度レベル検出回路６３２ｂ各々に供給する。尚、フィルタ選択信号ＳＦは、図１４に示すように、駆動周期ＴSP毎に論理レベル１の状態及び論理レベル０の状態が交互に切り替わる信号である。
【００４５】
ＦＩＲフィルタ６３１ａ及び６３２ｂは互いに同一構成を有し、夫々、直列に接続されたｎ個（ｎ：２以上の整数）の単位遅延素子Ｄ１〜Ｄn、係数乗算器Ｋ１〜Ｋn、及び加算器ＡＤから構成される。単位遅延素子Ｄ１〜Ｄnの各々は、供給された撮像画像信号を取り込みこれを上記Ａ／Ｄ変換器６２におけるサンプリング周期と同一の時間ｔだけ遅延させてから次段の単位遅延素子Ｄに供給する。例えば、単位遅延素子Ｄ１は、撮像画像信号ＩＤａ（ＩＤｂ）を取り込みこれを上記時間ｔだけ遅延させたものを第１時点での撮像画像信号として次段の単位遅延素子Ｄ２及び係数乗算器Ｋ２に夫々供給する。単位遅延素子Ｄ２は、かかる第１時点での撮像画像信号を取り込みこれを上記時間ｔだけ遅延させたものを第２時点での撮像画像信号として次段の単位遅延素子Ｄ３及び係数乗算器Ｋ３に夫々供給する。また、単位遅延素子Ｄｎは、前段の単位遅延素子Ｄｎ-1から供給された第（ｎ−１）時点での撮像画像信号を取り込みこれを上記時間ｔだけ遅延させたものを第ｎ時点での撮像画像信号として係数乗算器Ｋｎに供給する。尚、撮像画像信号ＩＤａ（ＩＤｂ）が単位遅延素子Ｄ１に供給されてから、単位遅延素子Ｄｎから出力されるまでの時間は、駆動周期ＴSPよりも大であり且つ２ＴSPよりも小である。係数乗算器Ｋ（Ｋ１〜Ｋｎ）は、単位遅延素子Ｄ（Ｄ１〜Ｄｎ）から供給された撮像画像信号に、係数設定回路６３３ａ（６３３ｂ）から供給されたタップ係数Ｃ（Ｃ１〜Ｃｎ）を乗算して得られた係数乗算値を加算器ＡＤに供給する。加算器ＡＤは、係数乗算器Ｋ１〜Ｋｎ各々から供給され係数乗算値の総和を求めその値を示す信号を撮像画像信号ＰＲａ（ＰＲｂ）として加算器６３４に供給する。
【００４６】
かかる構成により、ＦＩＲフィルタ６３１ａ（６３１ｂ）は、撮像画像信号ＩＤａ（ＩＤｂ）における、駆動周期ＴSPよりも大であり且つ２ＴSPよりも小なる期間（以下、波形整形期間と称する）内の信号波形毎に以下の如き高域強調フィルタリング処理を施す。すなわち、撮像画像信号ＩＤａ（ＩＤｂ）中の高周波数成分に対して、その信号レベルを上記参照信号レベルに応じて強調したものを撮像画像信号ＰＲａ（ＰＲｂ）として生成するのである。
【００４７】
加算器６３４は、ＦＩＲフィルタ６３１ａの加算器ＡＤから出力された撮像画像信号ＰＲａと、ＦＩＲフィルタ６３１ｂの加算器ＡＤから出力された撮像画像信号ＰＲｂとを加算した値を撮像画像信号ＶＳとして出力する。
【００４８】
輝度レベル検出回路６３２a（６３２ｂ）は、図６に示す駆動周期ＴSP毎に、撮像画像信号ＩＤａ（ＩＤｂ）における上記参照タイミングでの信号レベルを参照信号レベルとして検出し、そのレベルを各画素毎の輝度レベルに対応する輝度レベル信号ＹＬａ（ＹＬｂ）として係数設定回路６３３ａ（６３３ｂ）に供給する。すなわち輝度レベル検出回路６３２a（６３２ｂ）は、撮像画像信号ＩＤａ（ＩＤｂ）の波形において駆動周期ＴSPに対応する画素の輝度値を判定するのに最も適する値として、上述した如き参照タイミングにおけるサンプリング値を輝度レベル信号ＹＬａ（ＹＬｂ）として生成するのである。
【００４９】
係数設定回路６３３ａ（６３３ｂ）は、輝度レベル信号ＹＬにて表される各画素毎の輝度レベルに応じたインパルス応答特性に基づくフィルタリング処理を実施させるべきタップ係数Ｃ１〜Ｃｎを生成し夫々を、ＦＩＲフィルタ６３１ａ（６３２ｂ）内の該当する係数乗算器Ｋ（Ｋ１〜Ｋｎ）に供給する。
【００５０】
以下に、かかる構成からなる非線形フィルタ６３の動作について、図１４に示す如き、第１行・第１列〜第１行・第４列の４つの画素各々に対応した画素パルス系列（ＤＰ１〜ＤＰ４）からなる撮影画像信号ＩＤが供給された場合を一例にとって説明する。
【００５１】
尚、画素パルスとは、撮影画像信号ＩＤ中における１画素に対応した信号波形部分を示すものである。
【００５２】
この際、第１行・第１列画素に対応した画素パルスＤＰ１のピークレベル、つまり第１行・第１列画素における輝度レベルは比較的低輝度な輝度レベルＹＰ１である。又、第１行・第２列画素に対応した画素パルスＤＰ２のピークレベル、つまり第１行・第２列画素における輝度レベルは上記ＹＰ１よりも高輝度な輝度レベルＹＰ２である。又、第１行の第３列及び第４列各々の画素に対応した画素パルスＤＰ３及びＤＰ４各々のピークレベル、つまり第１行・第３列画素及び第１行・第４列画素各々における輝度レベルは上記ＹＰ２よりも更に高輝度な輝度レベルＹＰ３である。
【００５３】
ここで、光電変換膜２３に入射されている光が比較的低輝度な場合には、光電変換膜２３内に蓄積される正孔の量が少量となるので、駆動周期ＴSPの期間内において全ての正孔を中和することが可能となる。よって、図１４に示す如く、撮像画像信号ＩＤ中において比較的低輝度な輝度レベルＹＰ１を表す画素パルスＤＰ１のパルス幅は、駆動周期ＴSPの範囲内に収まる。
【００５４】
一方、光電変換膜２３に入射されている光が比較的高輝度な場合には、光電変換膜２３内に蓄積される正孔の量が多くなるので、駆動周期ＴSPの期間内において全ての正孔を中和することができなくなる。よって、撮像画像信号ＩＤ中において、比較的高輝度な輝度レベルＹＰ２を表す画素パルスＤＰ２、並びに輝度レベルＹＰ３を表す画素パルスＤＰ３及びＤＰ４各々のパルス幅が駆動周期ＴSPよりも大となる。すなわち、画素パルスＤＰ２〜ＤＰ４各々は、そのリアエッジ部の期間、つまりピークレベルから０レベルに推移するまでに費やされる時間が長くなり、駆動周期ＴSP内で０レベルまで低下しきれなくなる。
【００５５】
この間、デマルチプレクサ６３０は、図１４に示す如く、フィルタ選択信号ＳＦに応じて、撮像画像信号ＩＤ中から画素パルスＤＰ１及びＤＰ３各々を含む駆動周期ＴSP内の信号を撮像画像信号ＩＤａとして取り出して、ＦＩＲフィルタ６３１ａ及び輝度レベル検出回路６３２ａに供給する。又、デマルチプレクサ６３０は、フィルタ選択信号ＳＦに応じて、撮像画像信号ＩＤ中から画素パルスＤＰ２びＤＰ４各々を含む駆動周期ＴSP内の信号を撮像画像信号ＩＤｂとして取り出して、ＦＩＲフィルタ６３１ｂ及び輝度レベル検出回路６３２ｂに供給する。
【００５６】
すると、輝度レベル検出回路６３２ａは、各駆動周期ＴSP毎に、図１４に示す参照タイミングＴＳＳ（一点鎖線にて示す）にて撮像画像信号ＩＤａの信号レベル（白丸にて示す）を検出し、これを輝度レベル信号ＹＬａとして係数設定回路６３３ａに供給する。一方、輝度レベル検出回路６３２ｂは、各駆動周期ＴSP毎に、図１４に示す参照タイミングＴＳＳ（一点鎖線にて示す）にて撮像画像信号ＩＤｂの信号レベルを検出し、これを輝度レベル信号ＹＬｂとして係数設定回路６３３ｂに供給する。この際、係数設定回路６３３ａ（６３３ｂ）は、輝度レベル信号ＹＬａ（ＹＬｂ）に応じて、ＦＩＲフィルタ６３１ａ（６３１ｂ）を以下の如きフィルタ特性を有するものに設定する。
【００５７】
先ず、画素パルスＤＰ１にて示される輝度レベルは比較的低輝度な輝度レベルＹＰ１である。この際、係数設定回路６３３ａは、画素パルスＤＰ１の波形をそのまま出力させるべきフィルタリング処理を実行させるタップ係数Ｃ１〜ＣｎをＦＩＲフィルタ６３１ａに供給する。すると、ＦＩＲフィルタ６３１ａは、図１４に示す如き、撮像画像信号ＩＤａ中における上記画素パルスＤＰ１を含む波形整形期間ＷＪ内の信号に対してかかるフィルタリング処理を施すことにより、この画素パルスＤＰ１と同一形態のパルス波形を有する整形画素パルスＲＰ１を生成する。
【００５８】
又、図１４において、画素パルスＤＰ２にて示される輝度レベルは比較的高輝度な輝度レベルＹＰ２である。この際、係数設定回路６３３ｂは、かかる輝度レベルに応じた分だけ高域成分に対する強調を高めるフィルタリング処理を実施させるべきタップ係数Ｃ１〜ＣｎをＦＩＲフィルタ６３１ｂに供給する。これにより、ＦＩＲフィルタ６３１ｂは、図１４に示す如き撮像画像信号ＩＤｂ中における上記画素パルスＤＰ２を含む波形整形期間ＷＪ内の信号波形に対して以下の如きフィルタリング処理を施す。つまり、ＦＩＲフィルタ６３１ｂは、輝度レベルＹＰ２に応じた分だけ、画素パルスＤＰ２のフロントエッジ部及びリアエッジ部各々での時間経過に伴うレベル変化率を高くすると共に、そのリアエッジ部における後端を負極性側にアンダーシュートさせるべきフィルタリング処理を施すのである。かかるフィルタリング処理により、ＦＩＲフィルタ６３１ｂは、駆動周期ＴSP内において、その信号レベルがレベル０の状態から比較的急峻に正極性のピークレベルに至り、その後、比較的急峻にレベル０に到る波形を有する整形画素パルスＲＰ２を生成する。尚、整形画素パルスＲＰ２のリアエッジ部には、その信号レベルがレベル０に到達した後も更に低下して負極性のピークレベル（−ＶＵ１）に到り、その後上昇してレベル０に到るアンダーシュート部（斜線にて示す）が形成される。すなわち、画素パルスＤＰ２は、駆動周期ＴSP内においてその信号レベルが０からピークレベルに至り再びレベル０に到る波形区間と、斜線にて示す如きアンダーシュート部からなる波形区間とからなる整形画素パルスＲＰ２に変換されるのである。つまり、整形画素パルスＲＰ２は、画素パルスＤＰ２に対して、その波形が上記アンダーシュートの分だけ時間的に拡張されたものとなる。この際、輝度レベル信号ＹＬｂにて示される輝度レベルが高いほど、アンダーシュート部での負極性のピークレベルが低くなる。
【００５９】
又、図１４において、画素パルスＤＰ３にて示される輝度レベルは上記輝度レベルＹＰ２よりも高輝度な輝度レベルＹＰ３である。この際、係数設定回路６３３ａは、かかる輝度レベルに応じた分だけ高域成分に対する強調を高めるフィルタリング処理を実施させるべきタップ係数Ｃ１〜ＣｎをＦＩＲフィルタ６３１ａに供給する。これにより、ＦＩＲフィルタ６３１ａは、図１４に示す如き撮像画像信号ＩＤａ中における上記画素パルスＤＰ３を含む波形整形期間ＷＪ内の信号波形に対して以下の如きフィルタリング処理を施す。つまり、ＦＩＲフィルタ６３１ａは、輝度レベルＹＰ３に応じた分だけ、画素パルスＤＰ３のフロントエッジ部及びリアエッジ部各々での時間経過に伴うレベル変化率を高くすると共に、そのリアエッジ部における後端を負極性側にアンダーシュートさせるべきフィルタリング処理を施すのである。かかるフィルタリング処理により、ＦＩＲフィルタ６３１ａは、駆動周期ＴSP内において、その信号レベルがレベル０の状態から比較的急峻に正極性のピークレベルに至り、その後、比較的急峻にレベル０に到る波形を有する整形画素パルスＲＰ３を生成する。尚、整形画素パルスＲＰ３のリアエッジ部には、その信号レベルがレベル０に到達した後も更に低下して負極性のピークレベル（−ＶＵ２）に到り、その後上昇してレベル０に到るアンダーシュート部（斜線にて示す）が形成される。すなわち、画素パルスＤＰ３は、駆動周期ＴSP内においてその信号レベルが０からピークレベルに至り再びレベル０に到る波形区間と、斜線にて示す如きアンダーシュート部からなる波形区間とからなる整形画素パルスＲＰ３に変換されるのである。つまり、整形画素パルスＲＰ３は、画素パルスＤＰ３に対して、その波形が上記アンダーシュートの分だけ時間的に拡張されたものとなる。この際、輝度レベル信号ＹＬａにて示される輝度レベルが高いほど、アンダーシュート部での負極性のピークレベルが低くなる。
【００６０】
そして、加算器６３４にて、上記整形画素パルスＲＰ１及びＲＰ３を含む撮像画像信号ＲＰａと、整形画素パルスＲＰ２及びＲＰ４を含む撮像画像信号ＲＰｂとが加算される。この加算により、互いに隣接する画素各々に対応した整形画素パルス同士の連結部、例えば整形画素パルスＲＰ２及びＲＰ３各々の連結部では、整形画素パルスＲＰ２におけるリアエッジ部のアンダーシュート部と、整形画素パルスＲＰ３のフロントエッジ部とが加算されることになる。この際、整形画素パルスＲＰ２における上記アンダーシュート部での信号レベルの極性は、整形画素パルスＲＰ３のフロントエッジ部での信号レベルの極性とは異なる負極性である。よって、加算器６３４によって両者の加算が行われると、その連結部において重畳されたクロストーク分の抑制された撮像画像信号ＶＳが出力される。すなわち、撮像画像信号ＩＤは、各画素毎の画素パルスＤＰを逐次重ね合わせた波形で構成されるが、非線形フィルタ６３を通すことで、各画素毎の輝度レベルを表す画素パルスＤＰ各々の波形が等価的に駆動周期ＴSP内に収まることになり、隣接画素間でのクロストークが除去された波形を有する撮像画像信号ＶＳとなるのである。
【００６１】
以上の如く、非線形フィルタ６３は、撮像画像信号ＩＤに対して各画素毎の画素パルスＤＰにて示される輝度レベル（ＹＬ）に応じた高域強調処理を施すことにより、この画素パルスＤＰの極性とは異なる極性のアンダーシュートを各画素パルスＤＰのリアエッジ部に生じさせるようにしている。これにより、例え、各画素に対応した画素パルスのリアエッジ部と、この画素に隣接する画素に対応した画素パルスのフロントエッジ部とが重畳する、いわゆるクロストークが生じてしまっても、これがキャンセルされる。すなわち、非線形フィルタ６３によるフィルタリング処理により、各画素パルスのパルス幅を強制的に駆動周期内に収めるべき波形整形が為されるのである。
【００６２】
よって、かかる波形整形によれば、図６に示す如く各電子放出素子４５を駆動周期ＴSPに引き続き所定期間ＴＱに亘り駆動するようにしても、各画素毎の画素パルスは、この画素パルスによって表される輝度レベルに拘わらず、常に駆動周期ＴSP内に収まるようになる。これにより、隣接画素間のクロストークを排除した良好な撮像画像信号ＶＳを得ることが可能となる。
【００６３】
従って、本発明によれば、高解像度化を図るべく撮像素子の画素数（電子放出素子の数）を増やしても、入射光量に対応した良好な撮像画像信号が得られるようになる。
【図面の簡単な説明】
【００６４】
【図１】従来の撮像装置の構造を概略的に示す断面図である。
【図２】本発明による撮像装置の構成を概略的に示す図である。
【図３】撮像素子１の構成の一部を概略的に示す断面図である。
【図４】画素駆動回路１の回路構成を示す図である。
【図５】Ｙ軸アドレスドライバ３が撮像素子１の駆動ラインＹ1〜ＹM各々に順次印加するアドレスパルスＡＰＹの印加タイミングを示す図である。
【図６】Ｘ軸アドレスドライバ２が撮像素子１の駆動ラインＸ1〜ＸM各々に順次印加するアドレスパルスＡＰＸの印加タイミングを示す図である。
【図７】電子放出素子４５に対する駆動電圧Ｖtの印加形態を示す図である。
【図８】図６に示す如き駆動を実施した場合における作用効果を説明する為の図である。
【図９】図６に示す如き駆動を実施した場合における作用効果を説明する為の図である。
【図１０】図６に示す如き駆動を実施した場合における作用効果を説明する為の図である。
【図１１】隣接する画素間において発生するクロストーク状態の一例を示す図である。
【図１２】波形整形回路６の構成の一例を示す図である。
【図１３】図１２に示される非線形フィルタ６３の構成例を示す図である。
【図１４】非線形フィルタ６３の動作を説明する為の図である。
【符号の説明】
【００６５】
１          撮像素子
２          Ｘ軸アドレスドライバ
３          Ｙ軸アドレスドライバ
５          撮像画像信号生成回路
６          波形整形回路
４５        電子放出素子
６３        非線形フィルタ  
631a、631b   ＦＩＲフィルタ
632a、632b  輝度レベル検出回路
633a、633b  係数設定回路
【図１】
2008147083.tif 000003
【図２】
2008147083.tif 000004
【図３】
2008147083.tif 000005
【図４】
2008147083.tif 000006
【図５】
2008147083.tif 000007
【図６】
2008147083.tif 000008
【図７】
2008147083.tif 000009
【図８】
2008147083.tif 000010
【図９】
2008147083.tif 000011
【図１０】
2008147083.tif 000012
【図１１】
2008147083.tif 000013
【図１２】
2008147083.tif 000014
【図１３】
2008147083.tif 000015
【図１４】
2008147083.tif 000016