(57)【要約】【課題】信号入出力のタイミングを調整する処理を効率化する。【解決手段】試験装置は、被試験デバイスへ信号を出力する複数の信号出力部と、被試験デバイスの端子から出力される信号を入力する複数の信号入力部と、複数の信号出力部の出力タイミングを調整する場合に複数の信号出力部および基準とする一の信号入力部に接続され、各信号出力部から順次選択された信号出力部が出力する出力信号を基準とする信号入力部へ伝播させる第１接続部とを備え、各信号出力部の出力信号を、基準とする信号入力部が同一タイミングで受信するように各信号出力部の出力タイミングを調整し、複数の信号入力部の入力タイミングを調整する場合において、各信号入力部を、調整済の信号出力部の何れかに順次接続する第２接続部を備え、調整済の各信号出力部が出力する出力信号を、接続先の各信号入力部が同一タイミングで受信するように各信号入力部の入力タイミングを調整する。【選択図】図５
2008122251.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
それぞれが前記被試験デバイスの端子へ信号を出力する複数の信号出力部と、
それぞれが前記被試験デバイスの端子から出力される信号を入力する複数の信号入力部と、
前記複数の信号出力部の出力タイミングを調整する場合において前記複数の信号出力部および基準とする一の前記信号入力部に接続され、前記複数の信号出力部のそれぞれから順次選択された前記信号出力部が出力する出力信号を基準とする前記信号入力部へ伝播させる第１接続部と、
選択された前記信号出力部が同一のタイミング指定に応じて出力する出力信号を、前記基準とする信号入力部が同一タイミングで受信するように前記複数の信号出力部のそれぞれの出力タイミングを調整する第１調整部と、
前記複数の信号入力部の入力タイミングを調整する場合において、前記複数の信号入力部のそれぞれを、調整済の前記信号出力部のいずれかに順次接続する第２接続部と、
調整済の前記信号出力部のそれぞれが同一のタイミング指定に応じて出力する出力信号を、接続先の前記信号入力部のそれぞれが同一タイミングで受信するように接続先の前記信号入力部のそれぞれの入力タイミングを調整する第２調整部と
を備える試験装置。
【請求項２】
前記第１接続部は、
前記複数の信号出力部を分割した複数の信号出力グループのそれぞれに対応して設けられ、選択された前記信号出力部からの出力信号を前記信号出力グループの第１端子から出力し、選択されない前記信号出力部からの出力信号を前記第１端子から出力させない複数の第１切替部と、
前記複数の信号出力グループのうち選択された前記信号出力部が属する前記信号出力グループからの出力信号を前記第１端子から入力して基準とする前記信号入力部へと出力し、他の前記信号出力グループからの出力信号を基準とする前記信号入力部へと出力させない第２切替部と、
前記複数の信号出力部の出力タイミングを調整する場合において前記第２切替部を基準とする前記信号入力部に接続し、前記複数の信号出力部の出力タイミングを調整しない場合において前記第２切替部と基準とする前記信号入力部との間を切断する第１スイッチと
を有する請求項１に記載の試験装置。
【請求項３】
前記第２接続部は、
前記複数の信号出力グループのそれぞれに対応して設けられ、当該信号出力グループ内の一の前記信号出力部と当該信号出力グループの第２端子との間を接続または切断する複数の第２スイッチと、
前記複数の信号入力部を分割した複数の信号入力グループのそれぞれに対応して設けられ、選択された前記信号入力部を当該信号入力グループの第３端子に接続し、他の前記信号入力部と前記第３端子との間を切断する複数の第３スイッチと、
前記複数の第２端子のそれぞれと、対応する前記信号入力グループの前記第３端子の間を接続する伝送路と
を有する請求項２に記載の試験装置。
【請求項４】
前記第１調整部は、前記複数の信号出力グループのそれぞれについて、前記第２端子と接続可能な一の前記信号出力部からの出力信号を前記第１接続部により基準とする前記信号入力部へ伝播させて当該一の信号出力部の出力タイミングを調整した後に、前記第２端子と接続できない他の前記信号出力部からの出力信号を前記第１接続部により前記一の信号入力部へ伝播させて当該他の信号出力部の出力タイミングを調整し、
前記第２調整部は、前記第１調整部による前記他の信号出力部の出力タイミングの調整と並行して、複数の前記第２スイッチを接続状態とし、前記複数の信号入力グループのそれぞれについて基準とする前記信号入力部以外の前記信号入力部を前記第３端子に順次接続させて当該信号入力部の入力タイミングを調整する
請求項３に記載の試験装置。
【請求項５】
前記複数の信号入力部のそれぞれは、前記被試験デバイスの端子から出力される信号を入力すると共に、当該端子へ信号を出力する信号入出力部であり、
前記複数の信号入力グループのペア毎に設けられ、前記信号入力グループの前記第３端子に接続される伝送路と、当該信号入力グループとペアとなる前記信号入力グループの前記第３端子に接続される伝送路とを接続する複数のグループ間スイッチと、
第１の前記信号入力グループ内の第１の前記信号入出力部を選択して前記第１の信号入力グループの前記第３端子に接続させ、前記第１の信号入力グループとペアとなる第２の前記信号入力グループ内の第２の前記信号入出力部を順次選択して前記第２の信号入力グループの前記第３端子に順次接続させて、前記第１の信号入出力部が調整済の前記信号出力部と同一のタイミング指定に応じて出力する出力信号を前記第２の信号入出力部が同一タイミングで受信するように前記第１の信号入出力部の出力タイミングを調整する第３調整部と
を更に備える請求項４に記載の試験装置。
【請求項６】
前記複数の信号出力部から前記第１端子および前記第３端子を介して接続先の前記信号入出力部に至る伝送路と、前記第１の信号入出力部から前記第２の信号入出力部へと至る伝送路とは長さが実質的に等しい請求項５に記載の試験装置。
【請求項７】
被試験デバイスを試験する試験装置であって、
それぞれが前記被試験デバイスの端子へ信号を出力する複数の信号出力部と、
それぞれが前記被試験デバイスの端子から出力される信号を入力する複数の信号入力部と、
前記複数の信号入力部の入力タイミングを調整する場合において前記複数の信号入力部および基準とする一の前記信号出力部に接続され、基準とする前記信号出力部が出力する出力信号を前記複数の信号入力部のそれぞれから順次選択された前記信号入力部へ伝播させる第１接続部と、
基準とする前記信号出力部が同一のタイミング指定に応じて出力する出力信号を、選択された前記信号入力部が同一タイミングで受信するように前記複数の信号入力部のそれぞれの入力タイミングを調整する第１調整部と、
前記複数の信号出力部の出力タイミングを調整する場合において、前記複数の信号出力部のそれぞれを、調整済の前記信号入力部のいずれかに順次接続する第２接続部と、
前記信号出力部のそれぞれが同一のタイミング指定に応じて出力する出力信号を、接続先となる調整済の前記信号入力部のそれぞれが同一タイミングで受信するように前記信号出力部のそれぞれの入力タイミングを調整する第２調整部と
を備える試験装置。
【請求項８】
被試験デバイスを試験する試験装置を調整するために用いる調整用ボードであって、
前記試験装置は、
前記被試験デバイスを搭載するパフォーマンスボードまたは前記調整用ボードが載置されるテストヘッドと、
前記テストヘッド内に格納され、それぞれが前記パフォーマンスボードを介して前記被試験デバイスの端子へ信号を出力する複数の信号出力部と、
前記テストヘッド内に格納され、それぞれが前記被試験デバイスの端子から出力される信号を前記パフォーマンスボードを介して入力する複数の信号入力部と、
前記パフォーマンスボードに代えて前記テストヘッド上に載置される当該調整用ボードを制御して前記複数の信号出力部および前記複数の信号入力部の間の接続を切り替え、接続された前記信号出力部から前記信号入力部へと信号を伝播させた結果に基づいて出力タイミングまたは入力タイミングを調整する調整装置と
を備えるものであり、
当該調整用ボードは、
前記複数の信号出力部の出力タイミングを調整する場合において前記複数の信号出力部および基準とする一の前記信号入力部に接続され、前記複数の信号出力部のそれぞれから順次選択された前記信号出力部が出力する出力信号を基準とする前記信号入力部へ伝播させる第１接続部と、
前記複数の信号入力部の入力タイミングを調整する場合において、前記複数の信号入力部のそれぞれを、調整済の前記信号出力部のいずれかに順次接続する第２接続部と
を有する調整用ボード。
【請求項９】
被試験デバイスを試験する試験装置を調整する調整方法であって、
前記試験装置は、
それぞれが前記被試験デバイスの端子へ信号を出力する複数の信号出力部と、
それぞれが前記被試験デバイスの端子から出力される信号を入力する複数の信号入力部と、
前記複数の信号出力部の出力タイミングを調整する場合において前記複数の信号出力部および基準とする一の前記信号入力部に接続され、前記複数の信号出力部のそれぞれから順次選択された前記信号出力部が出力する出力信号を基準とする前記信号入力部へ伝播させる第１接続部と、
前記複数の信号入力部の入力タイミングを調整する場合において、前記複数の信号入力部のそれぞれを、調整済の前記信号出力部のいずれかに順次接続する第２接続部と
を備えるものであり、
前記第１接続部により前記複数の信号出力部のそれぞれから順次選択した前記信号出力部が同一のタイミング指定に応じて出力する出力信号を、前記基準とする信号入力部が同一タイミングで受信するように前記複数の信号出力部のそれぞれの出力タイミングを調整することと、
調整済の前記信号出力部のそれぞれが同一のタイミング指定に応じて出力する出力信号を、接続先の前記信号入力部のそれぞれが同一タイミングで受信するように接続先の前記信号入力部のそれぞれの入力タイミングを調整することと
を備える調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置、調整用ボードおよび調整方法に関する。特に、本発明は、被試験デバイスに対する入出力信号のタイミングを調整する試験装置、調整用ボードおよび調整方法に関する。
【背景技術】
【０００２】
試験装置は、被試験デバイスの試験を制御する複数の試験モジュールと、これらの試験モジュールに結線されたマザーボードと、このマザーボードに載置されるソケットボードを有する。そして、ソケットボードは、被試験デバイスを搭載するためのソケットを有し、この被試験デバイスとマザーボードとの間を電気的に接続する。このような構成によって、試験モジュールは、被試験デバイスに対し信号を出力し、被試験デバイスから信号を入力して試験工程を進行させる。
【０００３】
また、試験モジュールは、被試験デバイスに対する入力信号を遅延素子によって遅延させる。これにより、被試験デバイスに供給する信号に遅延が生じた場合であっても、予め定められた規格の範囲内で正常動作するか否かを試験する。ここで、被試験デバイスに対する入力信号を遅延させる場合には、被試験デバイスの複数の入力端子のそれぞれについて同様に信号を遅延させ、これらの入力端子に対して同一のタイミングで信号を入力しなければならない。同様に、試験装置は、被試験デバイスから信号が出力されるタイミングを試験する場合には、被試験デバイスから試験モジュールに出力信号を取り込むタイミングを出力端子毎に同一としなければならない。
【０００４】
しかしながら、遅延素子の特性または配線遅延などは端子毎に異なっている。このため、遅延素子に対して設定する遅延量を各端子について同一としたのでは、同時に入力すべき複数の入力信号のタイミングが相違する恐れがある。このため、従来、被試験デバイスの試験工程に先立って、キャリブレーションと呼ばれる調整工程を設け、複数の端子に対して同時に信号が入力されるように調整している。
【０００５】
キャリブレーションにおいて、試験デバイスは、マザーボードにキャリブレーションボードを載置する。キャリブレーションボードは、例えば、マザーボードのある出力端子から出力された出力信号を、マザーボードの複数の入力端子にそれぞれ入力する。そして、試験装置は、これら複数の入力端子のそれぞれにおいて出力信号が取り込まれるタイミングが同一となるように、入力端子に設けられた遅延素子に対して設定する遅延量を調整する（例えば、特許文献１を参照。）。
【特許文献１】国際公開第２００２／１０１４０４号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００６】
キャリブレーションにおいて、一度に多数の端子について遅延量を調整すると、信号波形の振幅が小さくなることから、従来、複数のキャリブレーションボードが用いられている。即ち、試験装置は、入出力端子を分類したグループ毎に、あるキャリブレーションボードを用いてグループ内の遅延量を同一に調整する。また、他のキャリブレーションボードを用いてグループ間の遅延量を同一に調整する。この結果、全ての入出力端子の遅延量が同一に調整される。
【０００７】
しかしながら、一部の端子ずつ分割してキャリブレーションを行った場合であっても、信号波形の振幅は小さくなってしまい、これが信号遅延量の誤差をもたらすおそれがある。また、キャリブレーションボードが複数必要となると、一度のキャリブレーション処理のために複数のキャリブレーションボードを順次載置する作業が必要となって手間がかかる。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の第１の形態においては、被試験デバイスを試験する試験装置であって、それぞれが被試験デバイスの端子へ信号を出力する複数の信号出力部と、それぞれが被試験デバイスの端子から出力される信号を入力する複数の信号入力部と、複数の信号出力部の出力タイミングを調整する場合において複数の信号出力部および基準とする一の信号入力部に接続され、複数の信号出力部のそれぞれから順次選択された信号出力部が出力する出力信号を基準とする信号入力部へ伝播させる第１接続部と、選択された信号出力部が同一のタイミング指定に応じて出力する出力信号を、基準とする信号入力部が同一タイミングで受信するように複数の信号出力部のそれぞれの出力タイミングを調整する第１調整部と、複数の信号入力部の入力タイミングを調整する場合において、複数の信号入力部のそれぞれを、調整済の信号出力部のいずれかに順次接続する第２接続部と、調整済の信号出力部のそれぞれが同一のタイミング指定に応じて出力する出力信号を、接続先の信号入力部のそれぞれが同一タイミングで受信するように接続先の信号入力部のそれぞれの入力タイミングを調整する第２調整部とを備える試験装置を提供する。
【０００９】
また、第１接続部は、複数の信号出力部を分割した複数の信号出力グループのそれぞれに対応して設けられ、選択された信号出力部からの出力信号を信号出力グループの第１端子から出力し、選択されない信号出力部からの出力信号を第１端子から出力させない複数の第１切替部と、複数の信号出力グループのうち選択された信号出力部が属する信号出力グループからの出力信号を第１端子から入力して基準とする信号入力部へと出力し、他の信号出力グループからの出力信号を基準とする信号入力部へと出力させない第２切替部と、複数の信号出力部の出力タイミングを調整する場合において第２切替部を基準とする信号入力部に接続し、複数の信号出力部の出力タイミングを調整しない場合において第２切替部と基準とする信号入力部との間を切断する第１スイッチとを有してもよい。
【００１０】
また、第２接続部は、複数の信号出力グループのそれぞれに対応して設けられ、当該信号出力グループ内の一の信号出力部と当該信号出力グループの第２端子との間を接続または切断する複数の第２スイッチと、複数の信号入力部を分割した複数の信号入力グループのそれぞれに対応して設けられ、選択された信号入力部を当該信号入力グループの第３端子に接続し、他の信号入力部と第３端子との間を切断する複数の第３スイッチと、複数の第２端子のそれぞれと、対応する信号入力グループの第３端子の間を接続する伝送路とを有してもよい。
また、第１調整部は、複数の信号出力グループのそれぞれについて、第２端子と接続可能な一の信号出力部からの出力信号を第１接続部により基準とする信号入力部へ伝播させて当該一の信号出力部の出力タイミングを調整した後に、第２端子と接続できない他の信号出力部からの出力信号を第１接続部により一の信号入力部へ伝播させて当該他の信号出力部の出力タイミングを調整し、第２調整部は、第１調整部による他の信号出力部の出力タイミングの調整と並行して、複数の第２スイッチを接続状態とし、複数の信号入力グループのそれぞれについて基準とする信号入力部以外の信号入力部を第３端子に順次接続させて当該信号入力部の入力タイミングを調整してもよい。
【００１１】
また、複数の信号入力部のそれぞれは、被試験デバイスの端子から出力される信号を入力すると共に、当該端子へ信号を出力する信号入出力部であり、複数の信号入力グループのペア毎に設けられ、信号入力グループの第３端子に接続される伝送路と、当該信号入力グループとペアとなる信号入力グループの第３端子に接続される伝送路とを接続する複数のグループ間スイッチと、第１の信号入力グループ内の第１の信号入出力部を選択して第１の信号入力グループの第３端子に接続させ、第１の信号入力グループとペアとなる第２の信号入力グループ内の第２の信号入出力部を順次選択して第２の信号入力グループの第３端子に順次接続させて、第１の信号入出力部が調整済の信号出力部と同一のタイミング指定に応じて出力する出力信号を第２の信号入出力部が同一タイミングで受信するように第１の信号入出力部の出力タイミングを調整する第３調整部とを更に備えてもよい。
また、複数の信号出力部から第１端子および第３端子を介して接続先の信号入出力部に至る伝送路と、第１の信号入出力部から第２の信号入出力部へと至る伝送路とは長さが実質的に等しくてもよい。
【００１２】
本発明の第２の形態においては、被試験デバイスを試験する試験装置であって、それぞれが被試験デバイスの端子へ信号を出力する複数の信号出力部と、それぞれが被試験デバイスの端子から出力される信号を入力する複数の信号入力部と、複数の信号入力部の入力タイミングを調整する場合において複数の信号入力部および基準とする一の信号出力部に接続され、基準とする信号出力部が出力する出力信号を複数の信号入力部のそれぞれから順次選択された信号入力部へ伝播させる第１接続部と、基準とする信号出力部が同一のタイミング指定に応じて出力する出力信号を、選択された信号入力部が同一タイミングで受信するように複数の信号入力部のそれぞれの入力タイミングを調整する第１調整部と、複数の信号出力部の出力タイミングを調整する場合において、複数の信号出力部のそれぞれを、調整済の信号入力部のいずれかに順次接続する第２接続部と、信号出力部のそれぞれが同一のタイミング指定に応じて出力する出力信号を、接続先となる調整済の信号入力部のそれぞれが同一タイミングで受信するように信号出力部のそれぞれの入力タイミングを調整する第２調整部とを備える試験装置を提供する。
【００１３】
本発明の第３の形態においては、被試験デバイスを試験する試験装置を調整するために用いる調整用ボードであって、試験装置は、被試験デバイスを搭載するパフォーマンスボードまたは調整用ボードが載置されるテストヘッドと、テストヘッド内に格納され、それぞれがパフォーマンスボードを介して被試験デバイスの端子へ信号を出力する複数の信号出力部と、テストヘッド内に格納され、それぞれが被試験デバイスの端子から出力される信号をパフォーマンスボードを介して入力する複数の信号入力部と、パフォーマンスボードに代えてテストヘッド上に載置される当該調整用ボードを制御して複数の信号出力部および複数の信号入力部の間の接続を切り替え、接続された信号出力部から信号入力部へと信号を伝播させた結果に基づいて出力タイミングまたは入力タイミングを調整する調整装置とを備えるものであり、当該調整用ボードは、複数の信号出力部の出力タイミングを調整する場合において複数の信号出力部および基準とする一の信号入力部に接続され、複数の信号出力部のそれぞれから順次選択された信号出力部が出力する出力信号を基準とする信号入力部へ伝播させる第１接続部と、複数の信号入力部の入力タイミングを調整する場合において、複数の信号入力部のそれぞれを、調整済の信号出力部のいずれかに順次接続する第２接続部とを有する調整用ボードを提供する。
【００１４】
本発明の第４の形態においては、被試験デバイスを試験する試験装置を調整する調整方法であって、試験装置は、それぞれが被試験デバイスの端子へ信号を出力する複数の信号出力部と、それぞれが被試験デバイスの端子から出力される信号を入力する複数の信号入力部と、複数の信号出力部の出力タイミングを調整する場合において複数の信号出力部および基準とする一の信号入力部に接続され、複数の信号出力部のそれぞれから順次選択された信号出力部が出力する出力信号を基準とする信号入力部へ伝播させる第１接続部と、複数の信号入力部の入力タイミングを調整する場合において、複数の信号入力部のそれぞれを、調整済の信号出力部のいずれかに順次接続する第２接続部とを備えるものであり、第１接続部により複数の信号出力部のそれぞれから順次選択した信号出力部が同一のタイミング指定に応じて出力する出力信号を、基準とする信号入力部が同一タイミングで受信するように複数の信号出力部のそれぞれの出力タイミングを調整することと、調整済の信号出力部のそれぞれが同一のタイミング指定に応じて出力する出力信号を、接続先の信号入力部のそれぞれが同一タイミングで受信するように接続先の信号入力部のそれぞれの入力タイミングを調整することとを備える調整方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【００１５】
以下、発明を実施するための最良の形態（以下、実施形態と称す。）を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【実施例１】
【００１６】
図１は、試験装置１０の全体構成を示す。試験装置１０は、制御装置１１０と、デバイスインターフェイス部１２０と、試験モジュール１３０とを備え、被試験デバイス１００の試験を行う。試験装置１０は、図示のように複数の被試験デバイス１００を並行して試験してもよいし、単一の被試験デバイス１００のみを試験してもよい。制御装置１１０は、試験モジュール１３０に指示して複数の被試験デバイス１００の試験を制御する。デバイスインターフェイス部１２０は、複数の被試験デバイス１００のそれぞれを複数の試験モジュール１３０のそれぞれに接続する。
【００１７】
試験モジュール１３０は、複数のピンリソースを有する。試験モジュール１３０は、ピンリソース毎に、接続先の被試験デバイス１００に対して試験信号を供給し、試験信号に応じて当該被試験デバイス１００が出力する出力信号に基づいて被試験デバイス１００の良否を判定する。ピンリソースには、試験信号を供給する機能や、出力信号を取り込むための機能の他、試験信号のタイミング・マージンを試験するための遅延素子が設けられている。試験モジュール１３０は、それぞれのピンリソースに設けられた遅延素子を制御して、供給する試験信号を遅延させ、または、出力信号を取り込むタイミングを調節する。
【００１８】
ここで、タイミング・マージンの試験を適切に行うためには、試験モジュール１３０は、同一の被試験デバイス１００に設けられた複数の端子に対して供給する試験信号の遅延量を同一としなければならない。一方で、各遅延素子に同一の遅延量を設定したのでは、遅延素子の特性の相違によって、遅延量が同一とならない場合がある。本実施形態に係る試験装置１０は、被試験デバイス１００の試験に先立って、キャリブレーションと呼ばれる調整工程を処理し、同一のタイミング指定に応じて複数の端子に対し同一のタイミングで信号が入力されるように調整することを目的とする。
【００１９】
図２は、制御装置１１０の機能構成を示す。制御装置１１０は、第１調整部１５０と、第２調整部１６０と、第３調整部１７０とを有し、デバイスインターフェイス部１２０に指示して各端子ごとの信号入出力のタイミングを調整する。具体的には、第１調整部１５０は、ピンリソースに含まれる遅延素子の遅延量を調整することにより、被試験デバイス１００のドライバ端子に対し信号を出力するタイミングを調整する。第２調整部１６０は、調整済みのドライバ端子を利用して、被試験デバイス１００のＩ／Ｏ端子に対し信号を出力するタイミング、および、被試験デバイス１００のＩ／Ｏ端子から信号を取り込むタイミングを調整する。また、第３調整部１７０は、これら調整済みの端子を利用して、その他の端子の信号入出力のタイミングを調整する。それぞれの調整処理の詳細は後述する。
【００２０】
図３は、デバイスインターフェイス部１２０の構成概要を示す。デバイスインターフェイス部１２０は、テストヘッド２００と、マザーボード２２０とを有する。テストヘッド２００には、複数の試験モジュール１３０が内蔵される。テストヘッド２００は、複数の被試験デバイス１００のそれぞれとの間で信号を授受する複数の端子を有し、複数の試験モジュール１３０と複数の被試験デバイス１００とを接続する。マザーボード２２０は、テストヘッド２００の上に載置され、複数の試験モジュール１３０に設けられた端子をソケットボード２１０またはキャリブレーションボード２１５に接続する。テストヘッド２００上には、マザーボード２２０を介在して、ソケットボード２１０またはキャリブレーションボード２１５が搭載可能である。
【００２１】
ソケットボード２１０は、本発明に係るパフォーマンスボードの一例であり、複数のソケット２４０を有し、それら複数のソケット２４０のそれぞれには複数の被試験デバイス１００のそれぞれが装着される。テストヘッド２００にソケットボード２１０が搭載されている場合において、被試験デバイス１００の各端子は試験モジュール１３０に接続される。また、キャリブレーションボード２１５は、本発明に係る調整用ボードの一例であり、マザーボード２２０に設けられた複数の端子の一部を他の端子に接続する配線を有する。この配線によって、試験モジュール１３０の出力信号はそのまま試験モジュール１３０に入力される。
【００２２】
図４は、試験モジュール１３０の機能構成を示す。試験モジュール１３０は、タイミング発生器３００と、パターン発生器３１０と、複数のピンリソース３２０とを有する。タイミング発生器３００は、被試験デバイス１００に試験パターンを供給するタイミングを示すテストセット信号をパターン発生器３１０から受け取る。タイミング発生器３００は、そのテストセット信号に基づいて、被試験デバイス１００に試験パターンを供給するタイミングを示すタイミング信号を生成し、複数のピンリソース３２０のそれぞれに供給する。パターン発生器３１０は、被試験デバイス１００を試験するための試験パターンを示すパターン信号を生成し、ピンリソース３２０に供給する。また、ピンリソース３２０は、試験装置１０全体の動作を同期させる基準クロックの供給を制御装置１１０から受ける。また、ピンリソース３２０は、試験動作のタイミングを定めるレート信号の供給を制御装置１１０から受ける。
【００２３】
ピンリソース３２０は、出力制御部３３０と、信号出力部３４０と、入力制御部３５０と、信号入力部３６０と、位相比較部３７０とを有する。出力制御部３３０は、パターン発生器３１０から供給を受けたパターン信号を、タイミング発生器３００から供給を受けたタイミング信号によって指定されるタイミングで被試験デバイス１００に供給するべく、信号出力部３４０を制御する。具体的には、出力制御部３３０は、ＳＲラッチである信号出力部３４０のセットまたはリセットする。また、出力制御部３３０は、制御装置１１０の指示に応じ、タイミング信号を変更して試験信号を遅延させる。信号出力部３４０は、出力制御部３３０の制御を受けて被試験デバイス１００の端子へ試験信号を出力する。
【００２４】
入力制御部３５０は、信号入力部３６０によって取り込まれた出力信号を期待値信号と比較し、被試験デバイス１００の良否を判定する。また、入力制御部３５０は、制御装置１１０の指示に応じ、信号入力部３６０に出力信号を取り込ませるタイミングを制御する。信号入力部３６０は、入力制御部３５０から受けた信号に応じ、被試験デバイス１００の端子から出力される信号を入力する。位相比較部３７０は、キャリブレーションボード２１５がマザーボード２２０に搭載されている場合において、出力信号と基準クロックとの位相差を検出して制御装置１１０に出力する。これを受けて、制御装置１１０は、この位相差の端子毎の相違を補正するべく、出力制御部３３０および／または入力制御部３５０に所定の遅延量を設定する。
【００２５】
なお、図４においては、ピンリソース３２０毎に信号出力部３４０および信号入力部３６０が設けられているが、端子の種類によってはこれらのうちの一方のみが設けられていてもよい。即ちたとえば、被試験デバイス１００のドライバ端子に接続するピンリソース３２０においては、ドライバ端子に対し信号を出力することはあってもドライバ端子から信号を取り込むことはない。このため、そのようなピンリソース３２０は信号入力部３６０を有していなくてもよい。
【００２６】
図５は、キャリブレーションボード２１５の回路構成の一例を示す。図左側に、被試験デバイス１００のドライバ端子に対応する端子を示す。これらそれぞれの端子をＰＩＮ１からＰＩＮ８とする。それぞれの端子は、対応するピンリソース３２０に設けられた信号出力部３４０から信号の入力を受ける。また、これらの信号出力部３４０は、複数の信号出力グループに分割される。これらの信号出力グループを信号出力グループ５００−１〜４とする。信号出力グループ５００−１にはＰＩＮ１およびＰＩＮ２が、信号出力グループ５００−２にはＰＩＮ３およびＰＩＮ４が、信号出力グループ５００−３にはＰＩＮ５およびＰＩＮ６が、信号出力グループ５００−４にはＰＩＮ７およびＰＩＮ８がそれぞれ所属する。
【００２７】
また、図右側に、被試験デバイス１００のＩ／Ｏ端子に対応する端子を示す。これらそれぞれの端子をＰＩＮＩ１からＰＩＮＩ８とする。それぞれの端子は、対応するピンリソース３２０に設けられた信号出力部３４０から出力される信号を入力する。また、これらそれぞれの端子から出力される信号は、対応するピンリソース３２０に設けられた信号入力部３６０によって取り込まれる。このように、信号出力部３４０および信号入力部３６０の組は、本発明に係る信号入出力部の一例として動作する。また、これらの信号出力部３４０および信号入力部３６０についての複数の組は、複数の信号入力グループに分割される。これらの信号入力グループを信号入力グループ５０５−１〜４とする。信号入力グループ５０５−１にはＰＩＮＩ１およびＰＩＮＩ２が、信号入力グループ５０５−２にはＰＩＮＩ３およびＰＩＮＩ４が、信号入力グループ５０５−３にはＰＩＮＩ５およびＰＩＮＩ６が、信号入力グループ５０５−４にはＰＩＮＩ７およびＰＩＮＩ８がそれぞれ所属する。
【００２８】
キャリブレーションボード２１５は、第１接続部５１０と、第２接続部５２０と、グループ間スイッチ５５０とを有する。第１接続部５１０は、複数の信号出力部３４０（ＰＩＮ１からＰＩＮ８までに対応）の出力タイミングを調整する場合に用いられる。第１接続部５１０は、これら複数の信号出力部３４０および基準とする一の信号入力部３６０（たとえば、ＰＩＮＩ１の信号入力部３６０）に接続される。そして、第１接続部５１０は、これら複数の信号出力部３４０のそれぞれから順次選択された信号出力部３４０が出力する出力信号を、この基準とする信号入力部３６０へ伝播させる。上述の第１調整部１５０は、選択されたその信号出力部３４０が同一のタイミング指定に応じて出力する出力信号を、この基準とする信号入力部３６０が同一タイミングで受信するように、複数の信号出力部３４０のそれぞれの出力タイミングを調整する。これにより、たとえば、ＰＩＮＩ１を基準として、ＰＩＮ１、ＰＩＮ３、ＰＩＮ５およびＰＩＮ７のそれぞれについて信号出力部３４０の出力タイミングが同一に調整される。また、ＰＩＮＩ１を基準として、ＰＩＮ２、ＰＩＮ４、ＰＩＮ６およびＰＩＮ８のそれぞれについて信号出力部３４０の出力タイミングが同一に調整される。
【００２９】
具体的構成として、第１接続部５１０は、信号出力グループ５００−１〜４のそれぞれに対応して設けられた複数の第１切替部を有する。第１切替部は、スイッチＤ１およびスイッチＤ２−２によって実現される。ここで、スイッチとは、精度を高めるためにリレースイッチであることが望ましい。信号出力グループ５００−４に対応する第１切替部について例示する。信号出力グループ５００−４に対応する第１切替部は、選択された信号出力部３４０からの出力信号を信号出力グループ５００−４の第１端子（第１端子は図中に丸付きの１として示す）から出力する。また、第１切替部は、選択されていない信号出力部３４０からの出力信号を第１端子から出力させない。即ち、スイッチＤ１およびスイッチＤ２−２を制御することによって、ＰＩＮ７およびＰＩＮ８の何れかの信号出力部３４０が選択されて第１端子に接続される。
【００３０】
また、第１接続部５１０は、第２切替部５３０を有する。第２切替部５３０は、信号出力グループ５００−１〜４のうち選択された信号出力部３４０が属する信号出力グループからの出力信号を第１端子から入力して基準とする信号入力部（たとえばＰＩＮＩ１の信号入力部３６０）へと出力する。そして、第２切替部５３０は、他の信号出力グループ５００からの出力信号を基準とする信号入力部へと出力させない。また、第１接続部５１０は、第１スイッチの一例であるスイッチＣ１を有する。スイッチＣ１は、複数の信号出力部３４０（ＰＩＮ１からＰＩＮ８に対応）の出力タイミングを調整する場合において第２接続部５２０を基準とする信号入力部３６０（たとえばＰＩＮＩ１に対応）に接続する。そして、スイッチＣ１は、複数の信号出力部３４０の出力タイミングを調整しない場合において第２接続部５２０と基準とする信号入力部３６０との間を切断する。
【００３１】
第２接続部５２０は複数の信号入力部３６０（たとえばＰＩＮＩ７およびＰＩＮＩ８に相当）の入力タイミングを調整する場合に用いられる。そして、第２接続部５２０は、これら複数の信号入力部３６０のそれぞれを、調整済みの信号出力部３４０のいずれかに順次接続する。上述の第２調整部１６０は、調整済の信号出力部３４０（たとえばＰＩＮ７の信号出力部３４０）が同一のタイミング指定に応じて出力する出力信号を、接続先の信号入力部３６０のそれぞれ（たとえばＰＩＮＩ７およびＰＩＮＩ８の信号入力部３６０）が同一タイミングで受信するように、接続先の信号入力部３６０のそれぞれの入力タイミングを調整する。これにより、たとえばＰＩＮ７を基準として、ＰＩＮＩ７およびＰＩＮＩ８の信号入力部３６０の入力タイミングが同一に調整される。
【００３２】
第２接続部５２０が、信号出力グループ５００−１〜３および信号入力グループ５０５−１〜３に対して行う処理も上述の信号出力グループ５００−４および信号入力グループ５０５−４に対して行う処理と略同一である。即ちこれにより、ＰＩＮ１を基準としてＰＩＮＩ１およびＰＩＮＩ２の信号入力部３６０の入力タイミングが同一に調整される。また、ＰＩＮ３を基準としてＰＩＮＩ３およびＰＩＮＩ４の信号入力部３６０の入力タイミングが同一に調整される。また、ＰＩＮ５を基準としてＰＩＮＩ５およびＰＩＮＩ６の入力タイミングが同一に調整される。
【００３３】
具体的構成として、第２接続部５２０は、信号出力グループ５００−１〜４のそれぞれに対応して設けられた複数の第２スイッチと、信号入力グループ５０５−１〜４のそれぞれに対応して設けられた複数の第３スイッチと、信号入力グループ５０５−１〜４のそれぞれに対応して設けられた伝送路５４０とを有する。第２スイッチは、図中のスイッチＤ２−１により実現される。スイッチＤ２−１は、対応する信号出力グループ５００内の一の信号出力部３４０とその信号出力グループ５００の第２端子との間を接続または切断する。第３スイッチは、スイッチＣ１およびスイッチＣ２により実現される。第３スイッチは、選択された信号出力部３４０を対応する信号出力グループ５００の第３端子に接続し、他の信号出力部３４０と第３端子との間を切断する。また、伝送路５４０は、複数の第２端子のそれぞれを、対応する信号入力グループ５０５の第３端子に接続する。なお、第２端子および第３端子は図中に丸印で示した。
【００３４】
グループ間スイッチ５５０は、複数の信号入力グループ５０５のペア毎に設けられる。たとえば、グループ間スイッチ５５０は、信号入力グループ５０５−１および信号入力グループ５０５−２のペアについて１つ設けられ、信号入力グループ５０５−３および信号入力グループ５０５−４のペアについてもう１つ設けられる。そして、グループ間スイッチ５５０は、対応する一方の信号入力グループ５０５の第３端子に接続する伝送路と、その信号入力グループ５０５とペアになる他方の信号入力グループ５０５の第３端子に接続される伝送路とを接続する。グループ間スイッチ５５０は、たとえばスイッチＭ１およびスイッチＭ２によって構成される。スイッチＭ２が短絡されると、信号入力グループ５０５−１および信号入力グループ５０５−２の第３端子が相互に接続され、信号入力グループ５０５−３および信号入力グループ５０５−４の第３端子が相互に接続される。
【００３５】
また、図中には伝送路の実質的な長さを示す丸印と、三角印と、四角印とを示す。ドライバ端子側の信号出力部３４０から第１端子までの長さと、第３端子からＩ／Ｏ端子側の信号出力部３４０および信号入力部３６０までの長さとは等しく、この長さを丸印によって表す。また、第２端子からスイッチＭ２までの長さと、スイッチＭ２から第３端子までの長さとは等しく、この長さを三角印によって表す。また、各第１端子から第２切替部５３０までの長さは相互に等しく、この長さを四角印によって表す。さらに、ドライバ端子側の信号出力部３４０からＩ／Ｏ端子側の信号出力部３４０および信号入力部３６０に至る経路上には、何れも、３つのスイッチが配置される。このようにすることで、キャリブレーションボード２１５内の各配線の信号遅延量を等しくできるので、配線の信号遅延量に応じた補正処理が不要となってキャリブレーション処理の効率を向上できる。
なお、図５を参照して、キャリブレーションボード２１５の回路構成を説明したが、ここで説明した回路は、キャリブレーションボード２１５に代えてソケット２４０に設けられてもよい。このような構成によれば、回路の小型化が必要となるものの、実際の被試験メモリ１００のテスト状況により近い状況でキャリブレーションを行うことができる。
【００３６】
図６は、キャリブレーション処理の各ステップにおける制御信号の状態を示す。本実施形態に係るキャリブレーション処理は、ステップＡからステップＥまでの合計５ステップを含む。それぞれのステップにおいて各スイッチは、Ｏｎ（接続状態）またはＯｆｆ（切断状態）となる。同一記号を付した複数のスイッチのそれぞれには同一の制御信号が送信され、それぞれ同一の状態を採る。たとえばスイッチＤ１は、キャリブレーションボード２１５に４つ含まれるが、その全てがＯｎとなるか、その全てがＯｆｆとなるかの何れかの状態をとり、一部のスイッチＤ１のみがＯｎとなる場合はない。また、Ｄ２−１およびＤ２−２は、共に、スイッチＤ２として取り扱われ、それぞれ同一の状態を採る。
【００３７】
ステップＡにおいて、第１調整部１５０は、スイッチＭ１、Ｍ２、Ｄ１、Ｄ２、Ｃ１およびＣ２を、それぞれＯｎ、Ｏｆｆ、Ｏｎ、Ｏｆｆ、Ｏｎ、および、Ｏｆｆに設定する。すると、キャリブレーションボード２１５の第１接続部５１０は、ドライバ側の複数の信号出力部３４０（ＰＩＮ１、ＰＩＮ３、ＰＩＮ５およびＰＩＮ７）の何れかをＩ／Ｏ側の基準となる信号入力部３６０に接続する。この状態を図７に示す。
図７は、ステップＡにおける信号伝送路を示す。スイッチＤ１がＯｎなので、ＰＩＮ１の信号出力部３４０が第２切替部５３０に接続され、ＰＩＮ３の信号出力部３４０が第２切替部５３０に接続され、ＰＩＮ５の信号出力部３４０が第２切替部５３０に接続され、ＰＩＮ７の信号出力部３４０が第２切替部５３０に接続される。また、スイッチＣ１がＯｎなので、第２切替部５３０がＰＩＮＩ１の信号出力部３４０または信号入力部３６０に接続される。これにより、信号出力グループ５００−１〜４のそれぞれについて、第２端子と接続可能な一の信号出力部３４０からの信号出力を第１接続部５１０により基準とする信号入力部３６０へ伝播させることができる。
【００３８】
この状態において、第１調整部１５０は、第２切替部５３０を切り替える制御信号を送信することにより、それぞれの信号出力部３４０を順次選択する。そして、第１調整部１５０は、選択した各信号出力部３４０が同一のタイミング指定に応じて出力する出力信号を、この基準とする信号入力部３６０が同一タイミングで受信するように、複数の信号出力部３４０のそれぞれの出力タイミングを調整する。同一タイミングで受信されたかどうかは、図４に示す入力制御部３５０や位相比較部３７０の制御により実現される。出力タイミングの調整処理は、図４に示す出力制御部３３０の制御により実現される。
以上より、ＰＩＮ１、ＰＩＮ３、ＰＩＮ５およびＰＩＮ７において信号出力部３４０による出力タイミングは同一に調整される。
なお、このステップＡにおいてスイッチＭ１はＯｆｆに設定されていても構わない。
【００３９】
図６に戻る。その後のステッブＢにおいて、第２調整部１６０は、スイッチＭ１、Ｍ２、Ｄ１、Ｄ２、Ｃ１およびＣ２を、それぞれＯｎ、Ｏｆｆ、Ｏｆｆ、Ｏｎ、Ｏｎ、および、Ｏｆｆに設定する。すると、キャリブレーションボード２１５の第１接続部５１０は、ドライバ側の複数の信号出力部３４０（ＰＩＮ２、ＰＩＮ４、ＰＩＮ６およびＰＩＮ８）の何れかをＩ／Ｏ側の基準となる信号入力部３６０に接続する。この状態を図８に示す。
図８は、ステップＢにおける信号伝送路を示す。スイッチＤ２−２がＯｎなので、ＰＩＮ２の信号出力部３４０が第２切替部５３０に接続され、ＰＩＮ４の信号出力部３４０が第２切替部５３０に接続され、ＰＩＮ６の信号出力部３４０が第２切替部５３０に接続され、ＰＩＮ８の信号出力部３４０が第２切替部５３０に接続される。また、スイッチＣ１がＯｎなので、第２切替部５３０がＰＩＮＩ１の信号出力部３４０または信号入力部３６０に接続される。これにより、信号出力グループ５００−１〜４のそれぞれについて、第２端子と接続できない他の信号出力部３４０からの信号出力を第１接続部５１０により基準とする信号入力部３６０へ伝播させることができる。
【００４０】
また、当該他の信号出力部３４０の出力タイミングの調整と並行して、第２調整部１６０は、スイッチＣ１を接続状態とし、かつ、スイッチＤ２−１をＯｎでスイッチＭ１をＯｎとする。この結果、ＰＩＮ１の信号出力部３４０がＰＩＮＩ２の信号入力部３６０または信号出力部３４０に接続される。同様に、ＰＩＮ３の信号出力部３４０がＰＩＮＩ４の信号入力部３６０または信号出力部３４０に接続され、ＰＩＮ５の信号出力部３４０がＰＩＮＩ６の信号入力部３６０または信号出力部３４０に接続され、ＰＩＮ７の信号出力部３４０がＰＩＮＩ８の信号入力部３６０または信号出力部３４０に接続される。これにより、信号出力グループ５００−１〜４のそれぞれについて基準とする信号入力部３６０以外の信号入力部３６０を第３端子に順次接続させてその信号入力部３６０の入力タイミングを調整することができる。
なお、このステップＢにおいてスイッチＭ１はＯｆｆに設定されていても構わない。
【００４１】
図６に戻る。その後のステップＣにおいて、第２調整部１６０は、スイッチＭ１、Ｍ２、Ｄ１、Ｄ２、Ｃ１およびＣ２を、それぞれＯｎ、Ｏｆｆ、Ｏｆｆ、Ｏｎ、Ｏｆｆ、および、Ｏｎに設定する。すると、キャリブレーションボード２１５の第２接続部５２０は、未調整の信号入力部３６０を（たとえばＰＩＮＩ１の信号入力部３６０を）、調整済みの信号出力部３４０の何れか（たとえばＰＩＮ１の信号出力部３４０）に接続する。この状態を図９に示す。
【００４２】
図９は、ステップＣにおける信号伝送路を示す。スイッチＣ１がＯｆｆでスイッチＣ２がＯｎなので、ＰＩＮ１の信号出力部３４０は、ＰＩＮＩ１の信号入力部３６０に接続される。同様に、ＰＩＮ３の信号出力部３４０は、ＰＩＮＩ３の信号入力部３６０に接続され、ＰＩＮ５の信号出力部３４０はＰＩＮＩ５の信号入力部３６０に接続され、ＰＩＮ７の信号出力部３４０は、ＰＩＮＩ７の信号入力部３６０に接続される。これにより、Ｉ／Ｏ端子側の信号入力部３６０における入力タイミングを信号入力グループ５０５内で同一とすることができる。
【００４３】
図６に戻る。その後のステップＤにおいて、第３調整部１７０は、スイッチＭ１、Ｍ２、Ｄ１、Ｄ２、Ｃ１およびＣ２を、それぞれＯｆｆ、Ｏｎ、Ｏｆｆ、Ｏｎ、Ｏｆｆ、および、Ｏｎに設定する。すると、グループ間スイッチ５５０は、対応する一方の信号入力グループ５０５の第３端子に接続する伝送路と、その信号入力グループ５０５とペアになる他方の信号入力グループ５０５の第３端子に接続される伝送路とを接続する。また、スイッチＣ２がＯｎなので、それぞれの信号入力グループ５０５からは奇数番号のＰＩＮの信号入力部３６０または信号出力部３４０が選択され、ペアの他方の信号出力部３４０または信号入力部３６０に接続される。この状態を図１０に示す。
【００４４】
図１０は、ステップＤにおける信号伝送路を示す。第３調整部１７０は、第１の信号入力グループである信号入力グループ５０５−１内の第１の信号入出力部であるＰＩＮＩ１の信号出力部３４０または信号入力部３６０を選択して、その信号入力グループ５０５−１の第３端子に接続させる。この接続は、スイッチＣ２をＯｎとすることによって実現される。また、第３調整部１７０は、信号入力グループ５０５−１とペアとなる第２の信号入力グループである信号入力グループ５０５−２内の第２の信号入出力部であるＰＩＮＩ３の信号出力部３４０または信号入力部３６０を選択して、その信号入力グループ５０５−２の第３端子に接続する。スイッチＭ２がＯｎであるから、この結果、ＰＩＮＩ１の信号出力部３４０または信号入力部３６０がＰＩＮＩ３の信号出力部３４０または信号入力部３６０に接続される。同様に、ＰＩＮＩ５の信号出力部３４０または信号入力部３６０が、ＰＩＮＩ７の信号出力部３４０または信号入力部３６０に接続される。これにより異なる信号入力グループ５０５間で、奇数番号のＰＩＮの信号出力部３４０および信号入力部３６０が同一の入出力タイミングに調整される。
なお、このステップＤにおいてスイッチＤ１はＯｎに設定されていても構わない、また、スイッチＤ２はＯｆｆに設定されていても構わない。
【００４５】
図６に戻る。その後のステップＥにおいて、第３調整部１７０は、スイッチＭ１、Ｍ２、Ｄ１、Ｄ２、Ｃ１およびＣ２を、それぞれＯｆｆ、Ｏｎ、Ｏｆｆ、Ｏｎ、Ｏｎ、および、Ｏｆｆに設定する。すると、ステップＤと同様、グループ間スイッチ５５０は、対応する一方の信号入力グループ５０５の第３端子に接続する伝送路と、その信号入力グループ５０５とペアになる他方の信号入力グループ５０５の第３端子に接続される伝送路とを接続する。但し、ステップＤとは異なり、スイッチＣ１がＯｎなので、それぞれの信号入力グループ５０５からは偶数番号のＰＩＮの信号入力部３６０または信号出力部３４０が選択され、ペアの他方の信号出力部３４０または信号入力部３６０に接続される。この状態を図１１に示す。
【００４６】
図１１は、ステップＥにおける信号伝送路を示す。第３調整部１７０は、第１の信号入力グループである信号入力グループ５０５−１内の第１の信号入出力部であるＰＩＮＩ２の信号出力部３４０または信号入力部３６０を選択して、その信号入力グループ５０５−１の第３端子に接続させる。この接続は、スイッチＣ１をＯｎとすることによって実現される。また、第３調整部１７０は、信号入力グループ５０５−１とペアとなる第２の信号入力グループである信号入力グループ５０５−２内の第２の信号入出力部であるＰＩＮＩ４の信号出力部３４０または信号入力部３６０を選択して、その信号入力グループ５０５−２の第３端子に接続する。スイッチＭ２がＯｎであるから、この結果、ＰＩＮＩ２の信号出力部３４０または信号入力部３６０がＰＩＮＩ４の信号出力部３４０または信号入力部３６０に接続される。同様に、ＰＩＮＩ６の信号出力部３４０または信号入力部３６０が、ＰＩＮＩ８の信号出力部３４０または信号入力部３６０に接続される。これにより異なる信号入力グループ５０５間で、偶数番号のＰＩＮの信号出力部３４０および信号入力部３６０が同一の入出力タイミングに調整される。
なお、このステップＥにおいてスイッチＤ１はＯｎに設定されていても構わない、また、スイッチＤ２はＯｆｆに設定されていても構わない。
【００４７】
以上のステップＤおよびステップＥにおいて、選択された第１の信号入出力部（たとえばＩ／Ｏ端子側のＰＩＮＩ１など）から、その接続先の第２の信号入出力部（たとえばＩ／Ｏ端子側のＰＩＮＩ３など）へと至る伝送路の長さは、丸記号２つ分と三角記号２つ分の合計として表される。一方で、ドライバ端子側の信号出力部３４０から第１端子および第３端子を介して接続先のＩ／Ｏ端子側の信号入力部３６０に至る伝送路の長さも、丸記号２つ分と三角記号２つ分の合計として表される。このように、これらの伝送路の長さが互いに等しいので、結果としてドライバ端子側の信号出力部３４０とＩ／Ｏ端子側の信号出力部３４０との間でも出力タイミングが同一に調整される。
【００４８】
以上、図１から図１１を参照して説明したように、本実施形態に係る試験装置１０によれば、試験の開始前に予めキャリブレーションボード２１５をマザーボード２２０に載置してキャリブレーション処理を行うことで、信号の入出力タイミングを適切に調整できる。これにより、タイミング・マージン試験などの精度を向上させることができる。さらには、キャリブレーション処理は、これまで複数のキャリブレーションボード２１５を交互に載置していた場合が多かったのに対し、単一のキャリブレーションボード２１５により実現を可能とし、作業の手間を軽減することができる。
【００４９】
図１２は、本実施形態の変形例におけるキャリブレーションボード２１５の回路構成を示す。この変形例は、ドライバ端子側の信号出力部３４０ではなく、先にＩ／Ｏ端子側の信号入力部３６０の入力タイミングを調整することを目的とする。なお、この変形例において、キャリブレーションボード２１５以外の構成は図１から図１１を参照して説明した実施形態における構成と略同一であるから、以降相違点を除き説明を省略する。キャリブレーションボード２１５は、第１接続部１２００および第２接続部１２１０を有する。第１接続部１２００は、Ｉ／Ｏ端子側の複数の信号入力部３６０（たとえばＰＩＮＩ１、ＰＩＮＩ３、ＰＩＮＩ５、および、ＰＩＮＩ７）の入力タイミングを調整する場合において、これら複数の信号入力部３６０および基準とする信号出力部３４０（たとえばＰＩＮ１）に接続される。そして、第１接続部１２００は、基準とするこの信号出力部３４０が出力する出力信号を、これら複数の信号入力部３６０のそれぞれから順次選択された信号入力部３６０へ伝播させる。
【００５０】
この第１接続部１２００は、スイッチＣ１、スイッチＤ１−１およびスイッチＤ２−１によって実現される。奇数番号のＰＩＮの信号入力部３６０を調整する場合には、スイッチＣ１がＯｎとなりスイッチＤ１−１がＯｎとなってスイッチＤ２−１がＯｆｆとなる。これにより、ドライバ端子側の信号出力部３４０から出力される信号は、スイッチＣ１、スイッチＤ１−１を順次経由してＩ／Ｏ端子側の信号入力部３６０に伝播される。また、偶数番号のＰＩＮの信号入力部３６０を調整する場合には、スイッチＤ１−１がＯｆｆとなってスイッチＤ２−１がＯｎとなる。これにより、ドライバ端子側の信号出力部３４０から出力される信号は、スイッチＣ１、スイッチＤ１−２を順次経由してＩ／Ｏ端子側の信号入力部３６０に伝播される。
【００５１】
第２接続部１２１０は、ドライバ端子側の複数の信号出力部３４０の出力タイミングを調整する場合において、これら複数の信号出力部３４０のそれぞれを、Ｉ／Ｏ端子側にある調整済みの信号入力部３６０のいずれかに順次接続する。第２接続部１２１０は、スイッチＣ１およびスイッチＣ２により実現される。たとえばドライバ側のＰＩＮ７の信号出力部３４０およびＰＩＮ８の信号出力部３４０の出力タイミングを同一に調整する場合において、第２接続部１２１０は、スイッチＣ１およびＣ２をＯｎおよびＯｆｆとする状態と、スイッチＣ１およびＣ２をＯｆｆおよびＯｎとする状態とを順次設定して、そのそれぞれについて信号出力部３４０の出力タイミングを同一に調整する。
【００５２】
図１３は、本実施形態の変形例における各ステップの制御信号の状態を示す。ステップＡにおいて、第１調整部１５０は、スイッチＭ１、Ｍ２、Ｄ１、Ｄ２、Ｃ１およびＣ２を、それぞれＯｎ、Ｏｆｆ、Ｏｎ、Ｏｆｆ、Ｏｎ、および、Ｏｆｆに設定する。すると、第２接続部１２１０は、ドライバ側の基準となる信号出力部３４０を、Ｉ／Ｏ側の複数の信号入力部３６０（ＰＩＮＩ１、ＰＩＮＩ３、ＰＩＮＩ５およびＰＩＮＩ７）の何れかに接続する。第１調整部１５０は、スイッチ（ＳＷ）を切り替えることによって、これらそれぞれの信号入力部３６０を順次選択する。そして、第１調整部１５０は、基準とする信号出力部３４０が同一のタイミング指定に応じて出力する出力信号を、選択された信号入力部３６０が同一のタイミングで受信するように、これら信号入力部３６０のそれぞれの入力タイミングを調整する。
【００５３】
その後のステッブＢにおいて、第２調整部１６０は、スイッチＭ１、Ｍ２、Ｄ１、Ｄ２、Ｃ１およびＣ２を、それぞれＯｎ、Ｏｆｆ、Ｏｆｆ、Ｏｎ、Ｏｎ、および、Ｏｆｆに設定する。すると、第２接続部１２１０は、ドライバ端子側の基準となる信号入力部３６０を、Ｉ／Ｏ端子側の複数の信号出力部３４０（ＰＩＮ２、ＰＩＮ４、ＰＩＮ６およびＰＩＮ８）の何れかに接続する。第１調整部１５０は、スイッチ（ＳＷ）を切り替えることによって、これらそれぞれの信号入力部３６０を順次選択する。そして、第１調整部１５０は、基準とする信号出力部３４０が同一のタイミング指定に応じて出力する出力信号を、選択された信号入力部３６０が同一のタイミングで受信するように、これら信号入力部３６０のそれぞれの入力タイミングを調整する。
【００５４】
これと並行して、第２調整部１６０は、ドライバ端子側の信号出力部３４０のそれぞれが同一のタイミング指定に応じて出力する出力信号を、接続先となる調整済みの信号入力部３６０（たとえばＰＩＮＩ１、ＰＩＮＩ３、ＰＩＮＩ５およびＰＩＮＩ７）のそれぞれが同一タイミングで受信するように、ドライバ側の信号出力部３４０のそれぞれの入力タイミングを調整する。ステップＢでは、スイッチＣ１がＯｎでスイッチＣ２がＯｆｆなので、ドライバ側の偶数番号のＰＩＮについて入力タイミングが同一に設定される。さらには、ステップＣにおいて、スイッチＣ１がＯｆｆでスイッチＣ２がＯｎとなるので、ドライバ側の奇数番号のＰＩＮについて入力タイミングが同一に設定される。
【００５５】
その後のステップＤにおいて、第３調整部１７０は、スイッチＭ１、Ｍ２、Ｄ１、Ｄ２、Ｃ１およびＣ２を、それぞれＯｆｆ、Ｏｎ、Ｏｆｆ、Ｏｎ、Ｏｆｆ、および、Ｏｎに設定する。すると、スイッチＭ２は、対応する一方の信号入力グループ５０５の第３端子に接続する伝送路と、その信号入力グループ５０５とペアになる他方の信号入力グループ５０５の第３端子に接続される伝送路とを接続する。また、スイッチＤ２−２がＯｎなので、それぞれの信号入力グループ５０５からは奇数番号のＰＩＮの信号入力部３６０または信号出力部３４０が選択され、ペアの他方の信号出力部３４０または信号入力部３６０に接続される。さらにはその後のステップＥにおいて、スイッチＤ１−２がＯｎなので、それぞれの信号入力グループ５０５からは偶数番号のＰＩＮの信号入力部３６０または信号出力部３４０が選択され、ペアの他方の信号出力部３４０または信号入力部３６０に接続される。これにより、Ｉ／Ｏ端子側の信号出力部３４０も入力タイミングが同一に調整される。
【００５６】
以上、本変形例によっても、１つのキャリブレーションボード２１５を用いた合計５ステップの工程によって、それぞれの信号出力部３４０および信号入力部３６０の信号入出力のタイミングを略同一に調整することができる。
以上、実施形態およびその変形例を参照して説明した試験装置１０によれば、１つのキャリブレーションボードを用いて入力端子および出力端子を１対１で接続した状態で、各端子の信号遅延量を同一とするためのキャリブレーションを行うことができる。これにより、キャリブレーションボードを載置しなおす手間を削減し、なおかつ、キャリブレーションの精度を高めることができる。
【００５７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００５８】
【図１】図１は、試験装置１０の全体構成を示す。
【図２】図２は、制御装置１１０の機能構成を示す。
【図３】図３は、デバイスインターフェイス部１２０の構成概要を示す。
【図４】図４は、試験モジュール１３０の機能構成を示す。
【図５】図５は、キャリブレーションボード２１５の回路構成の一例を示す。
【図６】図６は、キャリブレーション処理の各ステップにおける制御信号の状態を示す。
【図７】図７は、ステップＡにおける信号伝送路を示す。
【図８】図８は、ステップＢにおける信号伝送路を示す。
【図９】図９は、ステップＣにおける信号伝送路を示す。
【図１０】図１０は、ステップＤにおける信号伝送路を示す。
【図１１】図１１は、ステップＥにおける信号伝送路を示す。
【図１２】図１２は、本実施形態の変形例におけるキャリブレーションボード２１５の回路構成を示す。
【図１３】図１３は、本実施形態の変形例における各ステップの制御信号の状態を示す。
【符号の説明】
【００５９】
１０  試験装置
１００  被試験デバイス
１１０  制御装置
１２０  デバイスインターフェイス部
１３０  試験モジュール
１５０  第１調整部
１６０  第２調整部
１７０  第３調整部
２００  テストヘッド
２１０  ソケットボード
２１５  キャリブレーションボード
２２０  マザーボード
２４０  ソケット
３００  タイミング発生器
３１０  パターン発生器
３２０  ピンリソース
３３０  出力制御部
３４０  信号出力部
３５０  入力制御部
３６０  信号入力部
３７０  位相比較部
５００  信号出力グループ
５０５  信号入力グループ
５１０  第１接続部
５２０  第２接続部
５３０  第２切替部
５４０  伝送路
５５０  グループ間スイッチ
１２００  第１接続部
１２１０  第２接続部
【図１】
2008122251.tif 000003
【図２】
2008122251.tif 000004
【図３】
2008122251.tif 000005
【図４】
2008122251.tif 000006
【図５】
2008122251.tif 000007
【図６】
2008122251.tif 000008
【図７】
2008122251.tif 000009
【図８】
2008122251.tif 000010
【図９】
2008122251.tif 000011
【図１０】
2008122251.tif 000012
【図１１】
2008122251.tif 000013
【図１２】
2008122251.tif 000014
【図１３】
2008122251.tif 000015