(57)【要約】【課題】出力電圧制御の追従性が悪い２ステージ型コンバータにおいても、入力電圧の急増や出力電流の急減に起因する昇圧電圧の跳ね上がりに対して、素子の耐圧性を上昇させて対応せずに、素子の破損を抑制することができるＤＣ／ＤＣコンバータを提供する。【解決手段】昇圧回路制御ＩＣ３２は、ＤＣ／ＤＣコンバータ１１の出力電圧に対応する電圧を入力して基準電圧と比較するエラーアンプ３３を備え、エラーアンプ３３の出力に基づいてＭＯＳＦＥＴ１７をオン、オフ制御する。昇圧回路１３の出力電圧Ｖｓが過電圧に達すると、コンパレータ３４から過電圧検出信号が出力される。比較電圧変更手段３５は、過電圧検出信号に基づいてエラーアンプ３３へのＤＣ／ＤＣコンバータ１１の出力電圧に対応する電圧の入力部に、基準電圧以上の電圧を入力させる。【選択図】図１
2008099395.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧を昇圧又は降圧するための変圧部を備えたＤＣ／ＤＣコンバータであって、
前記変圧部に備えられ、オン、オフ制御されることにより直流電圧を昇圧又は降圧するためのスイッチング素子と、
前記ＤＣ／ＤＣコンバータの出力電圧に対応する電圧を入力して基準電圧と比較するエラーアンプを備えるとともに、該エラーアンプの出力に基づいて前記スイッチング素子をオン、オフ制御する制御手段と、
前記変圧部の出力電圧又はＤＣ／ＤＣコンバータの出力電圧が過電圧に達したことを検出する過電圧検出手段と、
前記過電圧検出手段が過電圧を検出した際に出力する過電圧検出信号に基づいて、前記エラーアンプへの前記ＤＣ／ＤＣコンバータの出力電圧に対応する電圧の入力部へ、前記基準電圧以上の電圧を入力させる比較電圧変更手段と
を備えたＤＣ／ＤＣコンバータ。
【請求項２】
前記変圧部の出力部に絶縁コンバータが設けられている請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記過電圧検出手段は、前記変圧部の前記出力電圧が過電圧に達したことを入力側で検出する請求項２に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに係り、詳しくは入力側に直流電圧を昇圧又は降圧するための変圧部を備えたＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
電源の電圧を所定の電圧まで昇圧又は降圧して出力するＤＣ／ＤＣコンバータにおいては、入力電圧の変動に対して出力電圧の制御が安定するように電圧制御装置（出力電圧制御用ＩＣ）が備えたエラーアンプ（誤差増幅器）のゲインが設定される。
【０００３】
ＤＣ／ＤＣコンバータとして、入力側（前段）に昇圧部（昇圧回路）を備えた第１のコンバータを備え、出力側（後段）に第２のコンバータを備えた所謂２ステージ型のコンバータがある（例えば特許文献１参照。）。このような２ステージ型のコンバータの場合、出力平滑用のＬＣフィルタとは別に、昇圧回路用のＬ（コイル）とＣ（コンデンサ）とが存在する。そして、昇圧回路における損失やリプル電流を考え、Ｌ及びＣを大きくすると、回路の共振周波数が小さく（低く）なるため、出力電圧制御用ＩＣのエラーアンプのゲインを落とさなければならなくなり、制御の応答性が悪くなる。制御の応答性が悪くなると、即ち出力電圧の制御追従性が悪くなり、入力電圧の急増、出力電流の急減に対して、昇圧電圧の制御で抑えきれずに昇圧回路の電圧が大きく跳ね上がってしまうので、素子の耐圧をその分大きくしなければならなくなる。
【０００４】
特許文献１には、コンバータの出力が過電流や過電圧となったり、昇圧回路の異常を検出したりしたときに、昇圧回路の制御を先に停止させた後、ハーフブリッジ部の制御を停止させる保護回路が提案されている。
【０００５】
また、従来、通常タイプ、即ち２ステージ型コンバータでないＤＣ／ＤＣコンバータにおいて、所定の出力電圧や出力電流を確保しつつ、スイッチング手段の破壊や劣化を防ぐことが可能なＤＣ／ＤＣコンバータが提案されている（例えば特許文献２参照。）。特許文献２には、図３に示すように、電源５１の電圧を検出する電源電圧検出回路５２と、電源電圧検出回路５２にて検出された電源電圧に応じてスイッチング手段５３のオン、オフの周波数を変える周波数切換手段５４とを設けたＤＣ／ＤＣコンバータが開示されている。スイッチング手段５３のオン、オフを制御する駆動回路５５は、スイッチング手段５３のオン期間、オフ期間の最大デューティを設定する最大デューティ設定回路５６及び比較回路５７の出力によりスイッチング手段５３を駆動する。比較回路５７は、出力電圧ＶＯＵＴを検出する出力電圧検出回路５８の出力電圧と、電流検出用抵抗５９の電圧とを比較し、前者の電圧が後者の電圧よりも低くなるとハイレベルの信号を出力する。比較回路５７には電源電圧検出回路５２からの出力も入力され、この信号によって出力電圧検出回路５８からのレベルを可変するようにしている。出力電圧検出回路５８の出力電圧は、前記出力電圧ＶＯＵＴが低い時に高くなり、出力電圧ＶＯＵＴが高くなると低くなるようになっている。駆動回路５５は、最大デューティ設定回路５６からの信号入力によりスイッチング手段５３をオンさせ、その後、最大デューティ時間が経過するか、あるいは、比較回路５７からハイレベルの信号が入力することにより、スイッチング手段５３をオフにする。
【特許文献１】特開２００５−２８７１９５号公報
【特許文献２】特開平７−１２３７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示された保護回路は、コンバータの出力が過電流や過電圧となった際に、昇圧回路の制御を先に停止させた後、ハーフブリッジ部の制御を停止させることにより、昇圧回路とハーフブリッジ部との間に存在するコンデンサに荷電が溜まったまま昇圧回路が直流入力を昇圧し続けて、スイッチング素子等が破損するのを防止している。即ち、コンバータの出力が過電流や過電圧となった際に、コンバータを停止せずに昇圧電圧の上昇を抑制してコンバータの運転を継続させることに関しては何ら記載がない。
【０００７】
また、特許文献２のＤＣ／ＤＣコンバータは、所定の出力電圧や出力電流を確保しつつ、スイッチング手段の破壊や劣化を防ぐことを目的としている。具体的には、電池を交換した際、あるいは出力電圧ＶＯＵＴが０ＶからＤＣ／ＤＣコンバータを起動した際に、定常時の出力電流を供給するために流す突入電流よりもはるかに大きな突入電流が、出力電圧ＶＯＵＴが所定電圧に安定するまで、スイッチング手段５３、電流検出用抵抗５９等に流れ続け、電気部品を破壊するのを防止することである。そして、最大デューティの切り換えは、ＤＣ／ＤＣコンバータの動作開始時の電源電圧に基づいて行っている。
【０００８】
即ち、２ステージ型コンバータで問題になる出力電圧の制御追従性が悪いことに起因して、定常運転状態において入力電圧の急増や出力電流の急減等に対して昇圧電圧の制御で抑えきれずに昇圧回路の電圧が高くなることに関する対策に関しては何ら示唆する記載はない。
【０００９】
本発明は、前記従来の問題に鑑みてなされたものであって、その目的は、出力電圧制御の追従性が悪い２ステージ型コンバータにおいても、入力電圧の急増や出力電流の急減に起因する昇圧電圧の跳ね上がりに対して、素子の耐圧性を上昇させて対応せずに、素子の破損を抑制することができるＤＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１０】
前記の目的を達成するため請求項１に記載の発明は、直流電圧を昇圧又は降圧するための変圧部を備えたＤＣ／ＤＣコンバータである。そして、前記変圧部に備えられ、オン、オフ制御されることにより直流電圧を昇圧又は降圧するためのスイッチング素子と、前記ＤＣ／ＤＣコンバータの出力電圧に対応する電圧を入力して基準電圧と比較するエラーアンプを備えるとともに、該エラーアンプの出力に基づいて前記スイッチング素子をオン、オフ制御する制御手段とを備える。また、前記変圧部の出力電圧又はＤＣ／ＤＣコンバータの出力電圧が過電圧に達したことを検出する過電圧検出手段と、前記過電圧検出手段が過電圧を検出した際に出力する過電圧検出信号に基づいて前記エラーアンプへの前記ＤＣ／ＤＣコンバータの出力電圧に対応する電圧の入力部に、前記基準電圧以上の電圧を入力させる比較電圧変更手段とを備える。
【００１１】
この発明では、制御手段によりオン、オフ制御されるスイッチング素子のオン、オフ動作により、変圧部で直流電圧が昇圧又は降圧される。制御手段は、ＤＣ／ＤＣコンバータの出力電圧に対応する電圧を入力して基準電圧と比較するエラーアンプの出力に基づいてスイッチング素子をオン、オフ制御する。エラーアンプには、前記出力電圧が直接あるいは分圧抵抗で分圧されて入力される。変圧部の出力電圧が過電圧に達すると、過電圧検出手段によってそれが検出される。そして、過電圧検出手段から過電圧検出信号が出力される。エラーアンプには、通常はＤＣ／ＤＣコンバータの出力電圧に対応する電圧が入力されて基準電圧と比較される。一方、過電圧検出手段から過電圧検出信号が出力されると、比較電圧変更手段の作用によってエラーアンプには基準電圧と比較する入力電圧として基準電圧以上の電圧が入力される。その結果、制御手段は出力電圧が小さくなるように、スイッチング素子をオン、オフ制御する。その結果、従来と異なり、昇圧電圧が変圧部を構成するコンデンサ等の素子の耐圧をオーバーするまで跳ね上がることが防止され、出力を停止せずに運転を継続することが可能になる。即ち、出力電圧制御の追従性が悪い２ステージ型コンバータにおいても、入力電圧の急増や出力電流の急減に起因する昇圧電圧の跳ね上がりに対して、素子の耐圧性を上昇させて対応しなくても、素子の破損を抑制することができる。
【００１２】
請求項２に記載の発明は、請求項１に記載の発明において、前記変圧部の出力部に絶縁コンバータが設けられている。この発明では、ＤＣ／ＤＣコンバータは、入力側と出力側とが絶縁された所謂２ステージ型のＤＣ／ＤＣコンバータである。２ステージ型コンバータでは、変圧部における損失やリプル電流等を考慮してエラーアンプのゲインが抑えられている。しかし、この発明では、通常は従来と同様にエラーアンプが動作するが、変圧部の出力電圧が過電圧に達すると、エラーアンプで基準電圧と比較される入力電圧が基準電圧以上の電圧に変更されるため、請求項１に記載の発明の場合と同様の作用、効果が得られる。
【００１３】
請求項３に記載の発明は、請求項２に記載の発明において、前記過電圧検出手段は、前記変圧部の前記出力電圧が過電圧に達したことを入力側で検出する。変圧部が過電圧状態になったことの検出は、入力側でも出力側でも可能である。しかし、出力側では出力部のコイル及びコンデンサから構成される出力フィルタにより過電圧波形がなまるため、出力側で検出する場合は、入力側で検出する場合に比較して応答が遅くなり易い。この発明では、入力側で過電圧を検出するため、変圧部が過電圧状態になったことを出力側で検出する場合に比較して、早く検出することができる。
【発明の効果】
【００１４】
本発明によれば、出力電圧制御の追従性が悪い２ステージ型コンバータにおいても、入力電圧の急増や出力電流の急減に起因する昇圧電圧の跳ね上がりに対して、素子の耐圧性を上昇させて対応せずに、素子の破損を抑制することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を具体化した一実施形態を図１及び図２にしたがって説明する。
図１に示すように、ＤＣ／ＤＣコンバータ１１は、直流電源としてのバッテリ１２から供給される直流電圧を所定の電圧まで昇圧するための変圧部としての昇圧回路１３を備えている。昇圧回路１３の出力部には昇圧回路１３で昇圧された直流を交流に変換するハーフブリッジ部１４を備えている。昇圧回路１３は、一端がバッテリ１２のプラス端子に接続されたコイル１５と、コイル１５の他端にアノードが接続されたダイオード１６と、オン、オフ制御されることにより直流電圧を昇圧するためのスイッチング素子としてのＭＯＳＦＥＴ１７とを備えている。ＭＯＳＦＥＴ１７は、コイル１５及びダイオード１６の接続点にドレインが接続されるとともにソースがバッテリ１２のマイナス端子に接続されている。また、昇圧回路１３は、ダイオード１６のカソードとＭＯＳＦＥＴ１７の間にコンデンサ１８，１９が直列に接続されている。即ち、昇圧回路１３は、コンデンサ１８，１９を備えた昇圧チョッパ回路で構成されている。
【００１６】
ハーフブリッジ部１４は、コンデンサ１８，１９と、互いに直列に接続された２個のＭＯＳＦＥＴ２０，２１とから構成されている。即ち、昇圧回路１３及びハーフブリッジ部１４は、コンデンサ１８，１９を共用している。コンデンサ１８の一方の端子はダイオード１６のカソード及びＭＯＳＦＥＴ２０のドレインに接続され、他方の端子はコンデンサ１９の一方の端子に接続されている。また、コンデンサ１９の他方の端子はＭＯＳＦＥＴ２１のソースに接続されている。なお、昇圧回路１３とバッテリ１２との間にはコンデンサＣ１が接続されている。
【００１７】
ハーフブリッジ部１４はトランス２２に接続され、トランス２２の一次巻線２３は、プラス端子がコンデンサ１８及びコンデンサ１９の接続点に接続され、マイナス端子がＭＯＳＦＥＴ２０のソース及びＭＯＳＦＥＴ２１のドレインに接続されている。
【００１８】
ハーフブリッジ部１４から出力される交流を直流に変換する整流部２４は、２個のＭＯＳＦＥＴ２６，２７と、コイル２８と、コンデンサ２９とを備えている。トランス２２の二次巻線２５のプラス端子はＭＯＳＦＥＴ２６のドレインに接続され、トランス２２の二次巻線２５のマイナス端子はＭＯＳＦＥＴ２７のドレインに接続されている。また、コイル２８の一方の端子はトランス２２の二次巻線２５のセンタータップに接続され、コイル２８の他方の端子はコンデンサ２９の一方の端子及びプラス側の出力端子２４ａに接続されている。また、コンデンサ２９の他方の端子はＭＯＳＦＥＴ２６のソース、ＭＯＳＦＥＴ２７のソース及びマイナス側の出力端子に接続されている。
【００１９】
ハーフブリッジ部１４、トランス２２、整流部２４は絶縁コンバータ３０を構成する。
昇圧回路１３を制御する制御装置３１は、ＭＯＳＦＥＴ１７をオン、オフ制御する制御手段としての昇圧回路制御ＩＣ３２と、ハーフブリッジ部１４のＭＯＳＦＥＴ２０，２１を交互にオン、オフするように制御する図示しないハーフブリッジ制御ＩＣとを備えている。また、制御装置３１は、ＭＯＳＦＥＴ２６及びＭＯＳＦＥＴ２７をそれぞれＭＯＳＦＥＴ２０及びＭＯＳＦＥＴ２１と同期して交互にオン、オフ制御するように構成されている。ＭＯＳＦＥＴ２６及びＭＯＳＦＥＴ２７は、トランス２２の２次側コイルに発生する交流を整流する。また、コイル２８及びコンデンサ２９は、ＭＯＳＦＥＴ２６，２７で整流された交流成分を平滑して直流出力する。
【００２０】
昇圧回路制御ＩＣ３２は、ＭＯＳＦＥＴ１７をオン、オフ制御する際の最大オンデューティを設定する図示しない最大オンデューティ設定回路と、絶縁コンバータ３０の出力電圧Ｖｏに対応する電圧を入力して基準電圧と比較するエラーアンプ（誤差増幅器）３３とを備えている。図２に示すように、エラーアンプ３３は、反転入力端子に基準電圧Ｖｒｅが入力され、非反転入力端子に出力電圧Ｖｏに対応する電圧が入力されるようになっている。そして、昇圧回路制御ＩＣ３２は、エラーアンプ３３の出力に基づいて、最大オンデューティ設定回路で設定された最大オンデューティ以下で、ＭＯＳＦＥＴ１７をオン、オフ制御するための制御信号を出力するようになっている。昇圧回路制御ＩＣ３２から出力された制御信号は、図示しない駆動回路及びフォトカップラを介してＭＯＳＦＥＴ１７のゲートに入力されるようになっている。
【００２１】
ＤＣ／ＤＣコンバータ１１は、昇圧回路１３の出力電圧Ｖｓが過電圧に達したことを検出する過電圧検出手段としてのコンパレータ３４を備えている。この実施形態では、コンパレータ３４は、昇圧回路１３の出力部に設けられ、昇圧回路１３の出力電圧Ｖｓが過電圧に達したことを入力側で検出する。コンパレータ３４の反転入力端子には昇圧回路１３の出力電圧Ｖｓが入力され、コンパレータ３４の非反転入力端子には基準電圧Ｖｒが入力される。基準電圧Ｖｒは、過電圧に相当する電圧に設定されており、昇圧回路１３の出力電圧Ｖｓが基準電圧Ｖｒより低いと、コンパレータ３４の出力はＨレベルとなり、昇圧回路１３の出力電圧Ｖｓが基準電圧Ｖｒより高いとコンパレータ３４の出力はＬレベルとなる。このＬレベルの出力は、コンパレータ３４が過電圧を検出した際に出力する過電圧検出信号となる。
【００２２】
エラーアンプ３３の比較電圧の入力端子と、絶縁コンバータ３０の出力部との間には、エラーアンプ３３において基準電圧Ｖｒｅと比較される比較電圧を、ＤＣ／ＤＣコンバータ１１の出力電圧に対応する電圧から、基準電圧Ｖｒｅ以上の電圧に変更する比較電圧変更手段３５が設けられている。比較電圧変更手段３５は、コンパレータ３４が過電圧を検出した際に出力する過電圧検出信号に基づいて、エラーアンプ３３へのＤＣ／ＤＣコンバータ１１の出力電圧（この実施形態では絶縁コンバータ３０の出力電圧）に対応する電圧の入力部へ、基準電圧Ｖｒｅ以上の電圧を出力する状態となる。即ち、エラーアンプ３３は、コンパレータ３４から過電圧検出信号が出力されていない状態では、ＤＣ／ＤＣコンバータ１１の出力電圧に対応する電圧を基準電圧Ｖｒｅと比較し、過電圧検出信号が出力されている状態では、基準電圧Ｖｒｅ以上の電圧と基準電圧Ｖｒｅとを比較する。
【００２３】
詳述すると、図２に示すように、エラーアンプ３３の非反転入力端子には絶縁コンバータ３０の出力電圧Ｖｏが抵抗Ｒ１，Ｒ２で分圧されて入力されるようになっている。即ち、エラーアンプ３３の非反転入力端子がエラーアンプ３３へのＤＣ／ＤＣコンバータ１１の出力電圧に対応する電圧の入力部になっている。抵抗Ｒ１，Ｒ２の接続点と、直流電源Ｖｃｃとの間に、抵抗Ｒ３とトランジスタＴｒの直列回路が接続されている。トランジスタＴｒにはＰＮＰトランジスタが使用されており、トランジスタＴｒはエミッタが抵抗Ｒ３を介して直流電源Ｖｃｃに接続されている。トランジスタＴｒはコレクタが抵抗Ｒ１，Ｒ２の接続点に接続されている。また、トランジスタＴｒのベースはコンパレータ３４の出力端子に接続されている。したがって、トランジスタＴｒは、ベースにＬレベルの信号が入力されている間オン状態になり、Ｈレベルの信号が入力されている間オフ状態になる。なお、制御装置３１は入力側と絶縁されているため、コンパレータ３４の出力信号は、図示しないフォトカップラを介してトランジスタＴｒに入力されるようになっている。
【００２４】
直流電源Ｖｃｃ、抵抗Ｒ３及びトランジスタＴｒにより比較電圧変更手段３５が構成されている。過電圧検出信号が出力されていない状態、即ちトランジスタＴｒがオフの状態では、エラーアンプ３３への出力電圧が、例えば、２．５Ｖ程度になり、一方、過電圧検出信号が出力されている状態では、前記出力電圧が、例えば、４〜５Ｖ程度になるように、抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値及び直流電源Ｖｃｃの電圧値が設定されている。
【００２５】
なお、エラーアンプ３３の反転入力端子と出力端子との間には、抵抗Ｒ４が接続されるとともに、コンデンサＣ２及び抵抗Ｒ５の直列回路が抵抗Ｒ３と並列に接続されている。
次に前記のように構成されたＤＣ／ＤＣコンバータ１１の作用を説明する。
【００２６】
昇圧回路制御ＩＣ３２から出力される制御信号に基づいてＭＯＳＦＥＴ１７が所定のオンデューティでオン、オフ制御される。ＭＯＳＦＥＴ１７がオンすることによりコイル１５にエネルギーが蓄えられ、ＭＯＳＦＥＴ１７がオフすることによりコンデンサ１８，１９が充電される。
【００２７】
制御装置３１から出力される制御信号に基づいてＭＯＳＦＥＴ２０，２１が交互にオン、オフされ、コンデンサ１８，１９が放電されてトランス２２の一次巻線２３に交流が発生する。また、制御装置３１から出力される制御信号に基づいてＭＯＳＦＥＴ２６，２７がそれぞれＭＯＳＦＥＴ２０，２１と同期して交互にオン、オフされてトランス２２の二次巻線２５に発生する交流を整流する。そして、ＭＯＳＦＥＴ２６，２７で整流された交流成分がコイル２８及びコンデンサ２９で平滑化され、出力端子２４ａから直流が出力される。
【００２８】
コンパレータ３４から過電圧検出信号が出力されていない状態、即ち通常状態では、絶縁コンバータ３０の出力電圧Ｖｏが抵抗Ｒ１，Ｒ２で分圧された電圧、即ち出力電圧Ｖｏに対応する電圧がエラーアンプ３３に入力される。エラーアンプ３３は、比較電圧を基準電圧Ｖｒｅと比較しながら、その誤差を増幅して出力し、昇圧回路制御ＩＣ３２は、エラーアンプ３３の出力信号に基づいて前記誤差が小さくなるようにＭＯＳＦＥＴ１７をオン、オフ制御する。昇圧回路制御ＩＣ３２は絶縁コンバータ３０の出力端子２４ａに接続された図示しない負荷で要求される電圧（例えば、１４Ｖ）に対応する所定の電圧が昇圧回路１３から出力されるようにＭＯＳＦＥＴ１７をオン、オフ制御する。ＭＯＳＦＥＴ１７は最大オンデューティ設定回路で設定された最大オンデューティの範囲内でオン、オフする。
【００２９】
しかし、２ステージ型コンバータが備えているエラーアンプ３３は高周波のゲインを落としており、制御追従性が悪い。そのため、昇圧回路１３の入力電圧の急増、あるいは出力端子２４ａからの出力電流の急減等の際、出力端子２４ａの出力電圧ＶｏをフィードバックしてＭＯＳＦＥＴ１７のオンデューティを制御する構成では、出力電圧Ｖｓの跳ね上がりを抑制するのが難しい。
【００３０】
この実施形態では、コンパレータ３４（過電圧検出手段）は常に昇圧回路１３の出力電圧Ｖｓが過電圧に達したか否かを判断しており、昇圧回路１３の出力電圧Ｖｓが過電圧に達すると、コンパレータ３４から過電圧検出信号としてＬレベルの信号が比較電圧変更手段３５に出力される。比較電圧変更手段３５は、コンパレータ３４からの出力信号がＨレベルの状態ではトランジスタＴｒがオフに保持され、エラーアンプ３３の非反転入力端子には出力電圧Ｖｏが抵抗Ｒ１，Ｒ２で分圧された電圧が入力される。しかし、コンパレータ３４からＬレベルの信号が出力されてトランジスタＴｒがオン状態になると、直流電源Ｖｃｃから抵抗Ｒ３及びトランジスタＴｒを介して抵抗Ｒ１，Ｒ２の接続点に電流が流れ、エラーアンプ３３に対して基準電圧Ｖｒｅ以上の比較電圧が入力される状態になる。
【００３１】
そのため、エラーアンプ３３に入力される比較電圧は、絶縁コンバータ３０の出力電圧Ｖｏの大小に拘わらず、基準電圧Ｖｒｅ以上の値となる。そして、昇圧回路制御ＩＣ３２からは、ＭＯＳＦＥＴ１７をオフ制御する指令信号が出力される。その結果、従来と異なり、昇圧電圧が昇圧回路１３を構成するコンデンサ１８，１９、ＭＯＳＦＥＴ２０，２１等の素子の耐圧をオーバーするまで跳ね上がることが防止され、出力を停止せずに運転を継続することが可能になる。
【００３２】
エラーアンプ３３の非反転入力端子に基準電圧Ｖｒｅ以上の電圧が入力されている状態でＭＯＳＦＥＴ１７がオフ制御され、ＤＣ／ＤＣコンバータ１１の運転が継続されて、負荷の状態あるいは入力電圧の状態が安定し、昇圧回路１３の出力電圧Ｖｓが過電圧の状態から低下すると、コンパレータ３４の出力信号がＨレベルとなる。すると、比較電圧変更手段３５のトランジスタＴｒがオフ状態になり、エラーアンプ３３の非反転入力端子に入力される電圧は、絶縁コンバータ３０の出力電圧Ｖｏが抵抗Ｒ１，Ｒ２で分圧された電圧に戻される。そして、ＤＣ／ＤＣコンバータ１１は、通常の状態でＭＯＳＦＥＴ１７がオン、オフ制御される状態になる。
【００３３】
この実施形態によれば、以下に示す効果を得ることができる。
（１）ＤＣ／ＤＣコンバータ１１は、入力側に直流電圧を昇圧するための昇圧回路１３と、絶縁コンバータ３０とを備えている。昇圧回路１３に備えられ、オン、オフ制御されることにより直流電圧を昇圧するためのＭＯＳＦＥＴ１７を制御する昇圧回路制御ＩＣ３２は、絶縁コンバータ３０の出力電圧Ｖｏに対応する電圧を入力して基準電圧Ｖｒｅと比較するエラーアンプ３３を備えるとともに、エラーアンプ３３の出力に基づいてＭＯＳＦＥＴ１７をオン、オフ制御する。比較電圧変更手段３５は、昇圧回路１３の出力電圧Ｖｓが過電圧に達したことを検出するコンパレータ３４が過電圧を検出した際に出力する過電圧検出信号に基づいて、エラーアンプ３３へのＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏに対応する電圧の入力部へ、基準電圧Ｖｒｅ以上の電圧を入力させる。したがって、エラーアンプ３３に入力される比較電圧は、出力電圧Ｖｏの大小に拘わらず基準電圧Ｖｒｅ以上の値になり、従来と異なり、昇圧電圧が昇圧回路１３を構成するコンデンサ１８，１９、ＭＯＳＦＥＴ２０，２１等の素子の耐圧をオーバーするまで跳ね上がることが防止され、出力を停止せずに運転を継続することが可能になる。
【００３４】
（２）ＤＣ／ＤＣコンバータ１１は、ハーフブリッジ部１４が設けられた入力側と、整流部２４が設けられた出力側とが絶縁された状態で設けられている。即ち、ＤＣ／ＤＣコンバータ１１は、所謂２ステージ型のＤＣ／ＤＣコンバータ１１であるが、前記の作用により、入力電圧の急増や出力電流の急減に起因する昇圧電圧の跳ね上がりに対して、素子の耐圧性を上昇させて対応しなくても、素子の破損を抑制することができる。
【００３５】
（３）コンパレータ３４（過電圧検出手段）は、昇圧回路１３の出力部で昇圧回路１３の出力電圧Ｖｓが過電圧に達したことを検出する。昇圧回路１３が過電圧状態になったことの検出は、昇圧回路１３の出力電圧でも絶縁コンバータ３０の出力電圧、即ちＤＣ／ＤＣコンバータ１１の出力電圧でも可能である。しかし、絶縁コンバータ３０の出力部は、コイル２８とコンデンサ２９から構成される出力フィルタにより過電圧波形がなまるため、絶縁コンバータ３０の出力電圧で検出する場合は、昇圧回路１３の出力電圧で検出する場合に比較して応答が遅くなり易い。この実施形態では、昇圧回路１３の出力電圧で過電圧を検出するため、昇圧回路１３が過電圧状態になったことを絶縁コンバータ３０の出力電圧で検出する場合に比較して、早く検出することができる。
【００３６】
（４）昇圧回路１３はコイル１５、ダイオード１６及びコンデンサ１８，１９で構成された昇圧チョッパ回路であり、絶縁コンバータ３０はハーフブリッジ部１４を備えており、コンデンサ１８，１９を昇圧回路１３及びハーフブリッジ部１４で共用している。したがって、変換手段としてフルブリッジ部を設ける場合に比較して部品点数を少なくできる。
【００３７】
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○  変圧部は、直流電圧を所定の電圧に昇圧又は降圧できればよく、例えば、変圧部として昇圧回路１３に代えて、降圧回路あるいは昇降圧回路を備えていてもよい。
【００３８】
○  ハーフブリッジ部１４に代えて、フルブリッジ型の変換回路やプッシュプル型の変換回路を備えていてもよい。
○  整流部２４は、交流を直流に変換する機能を備えていればよく、交互にオン、オフ制御されるＭＯＳＦＥＴ２６，２７（スイッチング素子）を備えた構成に限らず、トランス２２の二次巻線２５からの交流を直流に変換可能な構成であればよい。例えば、ダイオードを組み合わせた整流回路でもよい。
【００３９】
○  オン、オフ制御されるスイッチング素子としてはＭＯＳＦＥＴに限らず、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）等その他のスイッチング素子を使用してもよい。
【００４０】
○  比較電圧変更手段３５を構成するトランジスタＴｒとして、ＰＮＰトランジスタに代えてＮＰＮトランジスタを使用してもよい。その場合、コンパレータ３４から過電圧検出信号が出力されている状態でトランジスタＴｒをオン状態にするため、基準電圧Ｖｒ及び出力電圧Ｖｓがコンパレータ３４へ入力される状態を図２の状態と逆にするか、コンパレータ３４の出力信号を反転させてトランジスタＴｒに入力する構成とする。即ち、コンパレータ３４の非反転入力端子に出力電圧Ｖｓを入力し、コンパレータ３４の反転入力端子に基準電圧Ｖｒを入力する構成にするか、コンパレータ３４とトランジスタＴｒのベースとの間にインバータ（ＮＯＴ回路）を設ける。
【００４１】
○  比較電圧変更手段３５は、抵抗Ｒ３が直流電源ＶｃｃとトランジスタＴｒとの間に接続される構成に代えて、トランジスタＴｒが直流電源Ｖｃｃと抵抗Ｒ３との間に接続される構成としてもよい。
【００４２】
○  比較電圧変更手段３５の抵抗Ｒ３を省略してもよい。
○  比較電圧変更手段３５のトランジスタＴｒとしてＰＮＰトランジスタを使用する構成において、コンパレータ３４への入力を逆（反転入力端子に基準電圧Ｖｒを入力、非反転入力端子に出力電圧Ｖｓを入力）にするとともに、コンパレータ３４の出力を反転させてトランジスタＴｒに入力するようにしてもよい。
【００４３】
○  変圧部（昇圧回路１３）の出力電圧Ｖｓが過電圧に達したことを検出する過電圧検出手段としてのコンパレータ３４を絶縁コンバータ３０の出力部に設け、出力電圧Ｖｏをコンパレータ３４において基準電圧Ｖｒｅと比較するようにしてもよい。
【００４４】
○  ＤＣ／ＤＣコンバータ１１は、所謂２ステージ型のＤＣ／ＤＣコンバータに限らず、入力側と出力側とが絶縁されていない通常のＤＣ／ＤＣコンバータに適用してもよい。
○  ＤＣ／ＤＣコンバータ１１の電源はバッテリ１２に限らず、交流を直流に変換した直流、即ちＡＣ／ＤＣインバータの出力であってもよい。
【００４５】
○  本実施形態では、制御信号等の絶縁にフォトカップラを用いたが、パルストランスを用いても良い。
以下の技術的思想（発明）は前記実施形態から把握できる。
【００４６】
・  請求項２又は請求項３に記載の発明において、前記変圧部はコンデンサを備えた昇圧チョッパ回路で構成され、前記絶縁コンバータ３０はハーブリッジ型の変換回路を有し、前記コンデンサが変圧部とハーブリッジ型の変換回路で共用されている。
【図面の簡単な説明】
【００４７】
【図１】一実施形態のＤＣ／ＤＣコンバータの回路図。
【図２】比較電圧変更手段の回路図。
【図３】従来技術の回路図。
【符号の説明】
【００４８】
Ｖｏ，Ｖｓ…出力電圧、Ｖｒ，Ｖｒｅ…基準電圧、１１…ＤＣ／ＤＣコンバータ、１３…変圧部としての昇圧回路、１７…スイッチング素子としてのＭＯＳＦＥＴ、３０…絶縁コンバータ、３２…制御手段としての昇圧回路制御ＩＣ、３３…エラーアンプ、３４…過電圧検出手段としてのコンパレータ、３５…比較電圧変更手段。
【図１】
2008099395.tif 000003
【図２】
2008099395.tif 000004
【図３】
2008099395.tif 000005