(57)【要約】【課題】ＡｌあるいはＡｌ合金など腐食しやすい金属を補助容量配線に用いた電気光学素子の製造方法において、後続画素エッチング工程における補助容量配線の腐食断線を防止する。【解決手段】電気光学素子では、対向配置された一対の基板間に電気光学材料が挟持されており、一方の基板上に形成されたゲート配線と、ゲート配線と同一層で形成され、互いに分離された第１の金属薄膜で形成された複数の補助容量配線と、複数の補助容量配線と互いに分離されている集合引出し配線とを備える。【選択図】図１
2008077105.tif 000002
【特許請求の範囲】
【請求項１】
対向配置された一対の基板間に電気光学材料が挟持されており、一方の基板上に形成されたゲート配線と、前記ゲート配線と同一層で形成され、互いに分離された第１の金属薄膜で形成された複数の補助容量配線と、
前記複数の補助容量配線と互いに分離されている集合引出し配線と、
前記複数の補助容量配線を覆って前記基板上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成された薄膜トランジスタと、
前記薄膜トランジスタと電気的に接続されて、透明導電膜からなる画素電極と、
前記ゲート配線と交差し、少なくとも前記ゲート絶縁層を介して前記基板上に形成されたソース配線と、
前記ゲート絶縁層に設けられたコンタクトホールを介して前記複数の補助容量配線と前記集合引出し配線とを電気的に接続する導電性パターンとを備えた電気光学素子であって、前記第１の金属薄膜は、Ａｌ、Ａｌ合金あるいは少なくともそれらのうちのいずれかを用いた多層金属、もしくはＭｏで形成されていることを特徴とする電気光学素子。
【請求項２】
前記Ａｌ合金は、ＡｌＮｄまたはＡｌＺｒであることを特徴とする請求項１に記載の電気光学素子。
【請求項３】
前記ゲート絶縁層は、ＳｉＮｘ膜、ＳｉＯ2膜、ＳｉＯｘＮｙ膜、もしくはこれらのいずれかからなる積層膜であることを特徴とする請求項１または請求項２のいずれかに記載の電気光学素子。
【請求項４】
前記集合引出し配線は、反ゲート端子側に形成されていることを特徴とする請求項１ないし請求項３のいずれかに記載の電気光学素子。
【請求項５】
前記導電性パターンは前記ソース配線と同一層で形成されており、前記集合引出し配線は前記複数の補助容量配線と同一層で形成されていることを特徴とする請求項１ないし請求項４のいずれかに記載の電気光学素子。
【請求項６】
前記複数の補助容量配線と前記集合引出し配線パターン間に突起状に対峙したパターンを有する構造であることを特徴とする請求項５に記載の電気光学素子。
【請求項７】
前記ゲート絶縁層に設けられた前記コンタクトホールの形成前に、ウェットエッチングがなされていることを特徴とする請求項１ないし請求項６のいずれかに記載の電気光学素子。
【請求項８】
基板上にＡｌ、Ａｌ合金あるいは少なくともそれらのうちのいずれかを用いた多層金属、もしくはＭｏからなる金属膜を成膜し、
前記金属膜をパターニングすることにより、前記基板上にゲート配線を配置すると共に、複数の補助容量配線および集合引出し配線を互いに分離するように配置し、
前記ゲート配線、前記複数の補助容量配線および前記集合引出し配線を覆うように前記基板上にゲート絶縁層を形成し、
前記ゲート絶縁層上に透明導電層を形成し、前記透明導電層のウェットエッチングを実施後、前記ゲート絶縁層にコンタクトホールを設け、
前記ゲート配線と交差するよう、少なくとも前記ゲート絶縁層を介して前記基板上にソース配線を配置し、同時に前記コンタクトホールによって前記複数の補助容量配線と前記集合引出し配線とを互いに電気的に接続する導電性パターンを配置することを特徴とする電気光学素子の製造方法。
【請求項９】
前記複数の補助容量配線の一終端部に突起状のパターンを設け、かつ前記集合引出し配線において前記複数の補助容量配線に設けた突起状パターンと対峙した箇所に突起状パターンを配置することを特徴とする請求項８記載の電気光学素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ（ＴＦＴ）をスイッチング素子に用いたアクティブマトリクス型液晶表示装置（ＴＦＴ−ＬＣＤ）の製造方法に関する。さらに詳しくは、補助容量配線群あるいは集合引出し配線に腐食性の高い金属材料を適用した場合において、後続透明導電層エッチング工程での補助容量配線群の腐食を防止するためのものである。
【背景技術】
【０００２】
液晶を用いた電気光学素子はディスプレイへの応用が盛んになされている。液晶を用いた電気光学素子は一般に、上下に電極を備えた２枚の基板の間に液晶を挟持した構成のものに、さらに上下に偏光板を設置した構成を取り、透過型のものでは背面にバックライトが設置される。上下の電極基板の表面はいわゆる配向処理がなされ、液晶分子の平均的な向きであるダイレクターが所望の初期状態に制御される。液晶には複屈折性があり、バックライトより偏光板を通して入射された光は複屈折により楕円偏光に変化し、反対側の偏光板に入射される。この状態で、上下の電極間に電圧を印加するとダイレクターの配列状態が変化することで、液晶層の複屈折率が変化し、反対側の偏光板に入射される楕円偏光状態が変化し、したがって電気光学素子を透過する光強度およびスペクトルが変化する。この電気光学効果は、用いる液晶相の種類、初期配向状態、偏光板の偏光軸の向き、液晶層の厚さ、あるいは光が透過する途中に設置されるカラーフィルターや各種干渉フィルムによって異なるが、公知の文献などによって詳細に報告されている。一般にはネマチック液晶層を用いてＴＮ、ＳＴＮと呼ばれる構成のものが用いられる。
【０００３】
液晶を用いたディスプレイ用電気光学素子には、単純マトリックス型のものと、ＴＦＴをスイッチング素子として用いるＴＦＴ−ＬＣＤがある。携帯性、表示品位の点でＣＲＴや単純マトリクス型液晶表示装置より優れた特徴を持つＴＦＴ−ＬＣＤがノート型パソコンなどに広く実用化されている。ＴＦＴ−ＬＣＤでは、一般にＴＦＴをアレイ状に形成したＴＦＴアレイ基板と共通電極が形成されたカラーフィルター付きの対向基板との間に液晶を挟持した構成の上下に偏光板が設置され、さらに背後にバックライトを設置した構成を取る。このような構成によって良好なカラー表示が得られる特徴を持つ。
【０００４】
ＴＦＴ−ＬＣＤでは液晶に電圧を印加するため、ゲートラインの選択時間内にＴＦＴをオン状態とし、ソース配線から画素電極に電荷を流入し、画素電位をソース配線と同電位とする。その後ゲートが非選択状態になると、ＴＦＴはオフ状態になり画素の電荷は保持されるが実際にはＴＦＴや液晶内のリーク電流により、画素の電荷量は減少し、結果的には画素の電位が減少する。これらの画素電位の変動を防ぐため、通常は補助容量を設けて単位電荷量の変化に対する画素電位の変化量が小さくなるようにする。補助容量は、大別すると、前段ゲートと画素電極で形成する場合（付加容量型）と、専用の配線と画素電極で形成する場合（補助容量配線型）がある。付加容量型では補助容量配線型のような専用配線が不要なので開口率が大きく取れる反面、ゲート配線が補助容量配線を兼ねるため電流負荷が大きくなる。このため大型パネルでは、配線抵抗および補助容量の総和が大きくなることから、ゲート配線負荷低減のため、補助容量配線を用いる場合が一般的である。補助容量配線を使用したＴＦＴアレイ基板の概念図を第１０図に示す。ここに１はゲート配線、８はソース配線、３は補助容量配線、１０ａおよび１０ｂは補助容量配線に電圧を印加するための集合引出し配線である。一方配線抵抗を低減するために、低抵抗配線材料を適用する試みがなされている。逆スタガー型ＴＦＴのゲート配線および補助容量配線にＡｌ、あるいはＡｌＳｉＣｕ、ＡｌＣｕなどのＡｌ合金を適用する場合、配線パターン上に絶縁膜を成膜した際、ヒロックを生じたり、後続工程で、画素パターンエッチング時に使用する強酸によって腐食されるなどの問題が発生する。これらの問題を回避するため従来技術では、Ａｌあるいは上記Ａｌ合金配線をＣｒあるいはＭｏなどの高融点金属パターンで覆いヒロックを防止したり、ＡｌあるいはＡｌ合金を陽極酸化してヒロックおよび強酸による腐食を防止する試みがなされている。この場合には写真製版工程数や陽極酸化工程が増えるため生産性が低下する。一方でヒロックを防止するためにＡｌＺｒやＡｌＴａなどのＡｌ合金を用いる試みがなされているが、これらの場合には比抵抗が増加してしまい、Ｃｒなどの高融点金属と同程度の抵抗になってしまう。また最近になって特許番号第２７３３００６号公報に示されるようにＡｌＮｄでは上記ＡｌＺｒのように比抵抗の増加を伴わずにヒロックを防止できる配線材料が開発されている。以下に図８および図９に示される、ゲート配線および補助容量配線にＡｌＮｄを用いた従来の方法で作成したＴＦＴアレイ基板の製造方法を示す。
【０００５】
ガラス基板上にＡｌＮｄをスパッタで２００ｎｍ成膜した後、燐酸・酢酸・硝酸の混合液でウェットエッチングし、ゲート配線１、補助容量電極２、補助容量配線３を形成する。このとき補助容量配線はゲート反端子側の集合引出し配線３ａに接続されている。ついでゲート絶縁膜４としてＳｉＮを４００ｎｍ、半導体層ａ−Ｓｉ１５０ｎｍ、Ｐドープしたａ−Ｓｉ不純物層３０ｎｍをプラズマＣＶＤで連続成膜した後、前記不純物層および半導体層をパターニングしてゲート配線上に半導体パターン５を形成する。その後、画素電極膜１００ｎｍを成膜し、塩酸・硝酸などの混酸でパターニングし、画素電極６を形成する。ついでゲート端子側補助容量配線端のゲート絶縁膜にコンタクトホール７ａを形成する。その後ソース配線８、ドレイン電極９用にＣｒ４００ｎｍを連続成膜した後、パターニングする。その後、チャネル部の前記不純物層をドライエッチで除去する。最後にＳｉＮ４００ｎｍを保護膜１１として成膜し、端子部のＳｉＮを除去する。
【０００６】
ゲート絶縁膜４に膜欠損がある場合には、画素電極エッチング時、強酸により、腐食断線する。最近、成膜装置の改良などにより、ゴミが減り、結果的にゲート絶縁膜の大きな膜欠損はほとんど発生しない状態にあるが、一方で微少なゲート絶縁膜欠損やゲート配線段差をゲート絶縁膜で被覆する場合、ゲート段差部でのゲート絶縁膜のカバレージが悪い箇所であると、それらが原因となって、配線が腐食する場合がある。このように低抵抗でヒロックの発生がないような配線材料が開発されており、それを共通補助容量配線に用いる場合に、上記に示したような腐食による配線断線が問題になってきている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
とくに共通補助容量配線の断線に関しては、補助容量配線信号が配線両端から入力されているため、電気的に断線が検出されずにパネル点灯時に該当ゲートラインの画素が輝線欠陥になるため、極力断線を少なくする必要がある。補助容量配線および集合引出し配線パターンについては特開平３−７２３２１号公報に、補助容量配線の信号遅延を改善するため、図１０に示すように、補助容量配線はパネル両端に設けられた集合引出し配線から給電される例が開示されているが、補助容量配線にＡｌなどの腐食しやすい金属を用いた際に問題となる透明導電層ウェットエッチング時の補助容量配線腐食に関しては言及されていない。また、特開平７−３６０６１号公報には、透明導電層のパターニングを含めた補助容量配線および集合引出し配線のパターン例が開示されているが、補助容量配線にＡｌなどの腐食しやすい金属を用いた際に問題となる透明導電膜ウェットエッチング時の補助容量配線腐食に関しては言及されていない。
【０００８】
本発明は、上記に示したように、補助容量配線にＡｌなどの腐食しやすい金属を用いた際、透明導電層ウェットエッチング時に発生する補助容量配線の腐食断線を防止することは目的とするものである。
【課題を解決するための手段】
【０００９】
請求項１の電気光学素子では、対向配置された一対の基板間に電気光学材料が挟持されており、一方の基板上に形成されたゲート配線と、ゲート配線と同一層で形成され、互いに分離された第１の金属薄膜で形成された複数の補助容量配線と、複数の補助容量配線と互いに分離されている集合引出し配線と、複数の補助容量配線を覆って基板上に形成されたゲート絶縁層と、ゲート絶縁層上に形成された薄膜トランジスタと、薄膜トランジスタと電気的に接続されて、透明導電膜からなる画素電極と、ゲート配線と交差し、少なくともゲート絶縁層を介して基板上に形成されたソース配線と、ゲート絶縁層に設けられたコンタクトホールを介して複数の補助容量配線と集合引出し配線とを電気的に接続する導電性パターンとを備えた電気光学素子であって、第１の金属薄膜は、Ａｌ、Ａｌ合金あるいは少なくともそれらのうちのいずれかを用いた多層金属、もしくはＭｏで形成される。
【００１０】
請求項２の電気光学素子では、Ａｌ合金は、ＡｌＮｄまたはＡｌＺｒである。
【００１１】
請求項３の電気光学素子では、ゲート絶縁層は、ＳｉＮｘ膜、ＳｉＯ2膜、ＳｉＯｘＮｙ膜、もしくはこれらのいずれかからなる積層膜である。
【００１２】
請求項４の電気光学素子では、集合引出し配線は、反ゲート端子側に形成される。
【００１３】
請求項５の電気光学素子では、導電性パターンはソース配線と同一層で形成されており、集合引出し配線は複数の補助容量配線と同一層で形成される。
【００１４】
請求項６の電気光学素子では、複数の補助容量配線と集合引出し配線パターン間に突起状に対峙したパターンを有する構造である。
【００１５】
請求項７の電気光学素子では、ゲート絶縁層に設けられた前記コンタクトホールの形成前に、ウェットエッチングがなされる。
【００１６】
請求項８の電気光学素子の製造方法では、基板上にＡｌ、Ａｌ合金あるいは少なくともそれらのうちのいずれかを用いた多層金属、もしくはＭｏからなる金属膜を成膜し、金属膜をパターニングすることにより、基板上にゲート配線を配置すると共に、複数の補助容量配線および集合引出し配線を互いに分離するように配置し、ゲート配線、複数の補助容量配線および集合引出し配線を覆うように基板上にゲート絶縁層を形成し、ゲート絶縁層上に透明導電層を形成し、透明導電層のウェットエッチングを実施後、ゲート絶縁層にコンタクトホールを設け、ゲート配線と交差するよう、少なくともゲート絶縁層を介して基板上にソース配線を配置し、同時にコンタクトホールによって複数の補助容量配線と集合引出し配線とを互いに電気的に接続する導電性パターンを配置する。
【００１７】
請求項９の電気光学素子の製造方法では、複数の補助容量配線の一終端部に突起状のパターンを設け、かつ集合引出し配線において複数の補助容量配線に設けた突起状パターンと対峙した箇所に突起状パターンを配置する。
【発明の効果】
【００１８】
以上詳述に説明したように請求項１から９に記載した発明によれば、Ａｌなど腐食されやすい材料を補助容量配線群に適用し、補助容量配線群上に成膜された絶縁膜にカバレージ不良などの膜欠陥が存在していても、画素電極エッチング時に配線を腐食断線することなく、ＴＦＴアレイ基板を製造することが可能になる。Ａｌ配線などの表面には自然酸化膜が形成されているが、画素電極エッチング時にエッチング液と一定以上の電位差が発生すると自然酸化膜が溶解し、ひいては金属自体が腐食する。補助容量配線群を互いに分離して形成した場合には、配線金属の量が小さいため、配線の電位がエッチング液にひきずられ結果的にエッチング液と配線金属との電位差が小さく腐食に至らないと考えられる。一方補助容量配線群を集合引出し配線に接続した状態では、画素電極のエッチングした場合、配線全体の量が分離してある場合の数百倍〜千倍程度になるため、エッチング液と配線金属の間に電位差が生じ、自然酸化および配線が腐食すると推定される。
【発明を実施するための最良の形態】
【００１９】
参考例１
参考例１の集合引出し配線、補助容量配線群および画素領域の平面図を図１に、図１中Ａ−Ａにおける断面図を図２に示す。まず、絶縁性基板として０．７ｍｍ厚の硝子基板を洗浄して表面を清浄化する。絶縁性基板には電気光学素子を透過型で構成する場合には、硝子基板などの透明な絶縁性基板を用いる。また、電気光学素子を反射型で構成する場合には、硝子基板程度の絶縁性を有する絶縁性基板を用いることができる。また、絶縁性基板の厚さは任意で良いが、電気光学素子の厚みを薄くするために、０．７ｍｍ厚または１．１ｍｍ厚程度のものが好ましい。絶縁性基板が薄すぎた場合には各種の成膜やプロセスの熱履歴によって基板の歪みが生じるためにパターニング精度が悪くなるなどの不具合を生じるので、絶縁性基板の厚さは使用するプロセスを考慮して選択する必要がある。また、絶縁性基板が硝子などの脆性破壊材料からなる場合、基板の端面は面取りを実施しておくことが、端面からのチッピングによる異物の混入を防止する上で好ましい。また、絶縁性基板の一部に切り欠きを設けて基板の向きが特定できるようにすることが、各プロセスでの基板処理の方向が特定できることでプロセス管理がし易くなることより好ましい。
【００２０】
次に、スパッタなどの方法で第１の金属薄膜を成膜する。第１の金属薄膜としては、たとえばＭｏあるいはＡｌＺｒ、ＡｌＮｄなどのＡｌ合金で１００ｎｍから３００ｎｍ程度の膜厚の薄膜を用いることができる。たとえばＡｌＮｄの場合Ｎｄの濃度は配線抵抗を低くし、かつヒロック発生を防止するため１〜３重量％程度が望ましい。また、第１の金属薄膜として、Ｃｒ／ＡｌあるいはＣｒ／ＡｌＳｉＣｕなどの異種金属薄膜を積層した金属薄膜や膜厚方向に組成の異なる金属薄膜を用いることもできる。
【００２１】
次に、第１の写真製版・パターン工程で第１の金属薄膜をゲート電極および配線１、補助容量電極２および補助容量配線群３をパターニングする。このとき各補助容量配線群は互いに分離された状態で形成する。写真製版工程はＴＦＴアレイ基板を洗浄後、感光性レジストを塗布・乾燥した後に、所定のパターンが形成されたマスクパターンを通して露光し、現像することで写真製版的にＴＦＴアレイ基板上にマスクパターンを転写したレジストを形成し、感光性レジストを加熱硬化させた後にエッチングを行ない、感光性レジストを剥離することで行なわれる。第１の金属膜のエッチングは、たとえばＭｏ、ＡｌＮｄ、ＡｌＺｒの場合であれば、燐酸、酢酸、硝酸の水溶液によるウェットエッチで行なう、またＭｏの場合はＣＦ4と酸素ガスを用いたドライエッチで、ＡｌＮｄ、ＡｌＺｒの場合は塩素ガスと酸素ガスを用いたドライエッチも適用可能である。
【００２２】
次に、プラズマＣＶＤにより第１の絶縁膜４、半導体能動膜、オーミックコンタクト膜を連続で成膜する。ゲート絶縁膜となる第１の絶縁膜４としてはＳｉＮｘ膜、ＳｉＯｘ膜、ＳｉＯｘＮｙ膜やこれらの積層膜が用いられる。第１の絶縁膜の膜厚は３００ｎｍから６００ｎｍ程度とする。膜厚が薄い場合にはゲート配線とソース配線の交差部で短絡を生じ易く、第１の金属薄膜の厚み程度以上とすることが好ましい。膜厚が厚い場合にはＴＦＴのＯＮ電流が小さくなり、表示特性が悪化することからなるべく薄くすることが好ましい。半導体能動膜はアモルファスシリコン（ａ−Ｓｉ）膜、ポリシリコン（ｐ−Ｓｉ）膜が用いられる。半導体能動膜の膜厚は１００ｎｍから３００ｎｍ程度とする。膜厚が薄い場合には後述するオーミックコンタクト膜のドライエッチ時の深さの制御性と必要とするＴＦＴのＯＮ電流より膜厚を選択する。半導体能動膜としてａ−Ｓｉ膜を用いる場合にはゲート絶縁膜のａＳｉ膜との界面はＳｉＮｘ膜またはＳｉＯｘＮｙ膜とすることがＴＦＴのＶｔｈの制御性および信頼性上好ましい。半導体能動膜としてｐ−Ｓｉ膜を用いる場合にはゲート絶縁膜のｐ−Ｓｉ膜との界面はＳｉＯｘ膜またはＳｉＯｘＮｙ膜とすることがＴＦＴのＶｔｈの制御性および信頼性上好ましい。また、半導体能動膜としてａ−Ｓｉ膜を用いる場合にはゲート絶縁膜との界面付近を成膜レートの小さい条件で成膜し、上層部を成膜レートの大きい条件で成膜することが短い成膜時間で移動度の大きいＴＦＴ特性が得られることと、ＴＦＴのオフ時のリーク電流を小さくできることより好ましい。オーミックコンタクト膜としては、ａ−Ｓｉやｐ−Ｓｉに燐を微量にドーピングしたｎ+ａ−Ｓｉ膜、ｎ+ｐ−Ｓｉ膜が用いられる。オーミックコンタクト膜の膜厚は２０ｎｍから７０ｎｍ程度とすることができる。これらのＳｉＮｘ膜、ＳｉＯｘ膜、ＳｉＯｘＮｙ膜、ａ−Ｓｉ膜、ｐ−Ｓｉ膜、ｎ+ａ−Ｓｉ膜、ｎ+ｐ−Ｓｉ膜は公知のガスを用いて成膜することが可能である。
【００２３】
次に、第２の写真製版・エッチング工程で半導体能動膜およびオーミックコンタクト膜をパターニングしＴＦＴ部の半導体パターン５を形成する。半導体能動膜およびオーミックコンタクト膜のエッチングは、たとえばＳＦ6と酸素ガスでドライエッチングにより行なう。次に、スパッタなどの方法で導電性薄膜を成膜する。導電性薄膜としては、電気光学素子を透過型で構成する場合には透明導電膜であるＩＴＯ、ＳｎＯ2などを用いることができ、とくに化学的安定性よりＩＴＯが好ましい。導電性薄膜の膜厚は５０ｎｍから２００ｎｍ程度とする。次に第３の写真製版・エッチング工程で透明導電膜をパターニングし、画素電極６を形成する。透明導電膜のエッチングは塩酸と硝酸の混酸などを通常用いるが、塩化第２鉄水溶液などを用いることも可能である。次に第４の写真製版・エッチング工程でゲート絶縁膜４をエッチングして、補助容量配線群のゲート端子側集合引出し配線接続部７ａ、反ゲート端子側集合引出し配線接続部７ｂ、ゲート配線端子接続部、ソース配線端子接続部にコンタクトホールを形成する。コンタクトホール形成にはＣＦ4と酸素の混合ガスあるいはＳＦ6と酸素の混合ガスを用いたドライエッチングで形成される。次にＣｒを４００ｎｍ成膜し、第５の写真製版・エッチング工程でソース配線８、ドレイン電極９、ゲート端子側集合引出し配線１０ａおよび反ゲート端子側集合引出し配線１０ｂをパターニングする。エッチングには過塩素酸と第二硝酸セリウムアンモンの混酸を用いる。これらをパターニングした後にＴＦＴチャネル部にあるｎ+ａ−Ｓｉ膜あるいはｎ+ｐ−Ｓｉ膜を除去する。ついでパッシベーション膜１１を成膜し、第６の写真製版・エッチング工程で、ゲート端子、ソース端子の駆動ＩＣ接続部をＣＦ4と酸素ガスを用いたドライエッチで露出させる。以上の工程において従来技術のように、補助容量配線群が集合配線に接続されている場合、画素電極エッチング時、ゲート絶縁膜に局所的に欠損があるとそこから上記エッチング液が補助容量配線群を腐食し、補助容量配線群の断線を発生させる。請求項第１項に示したように補助容量配線群と集合配線を互いに分離して形成しておけば、ゲート絶縁膜に微小欠損があっても腐食を防止できる。
【００２４】
またとくに補助容量配線群はＡｌ、Ａｌ合金あるいは少なくともそれらを用いた多層金属で形成されている場合には、画素電極のエッチング時にとくに腐食され易いため、本製造方法はとくに有効である。
【００２５】
実施の形態２
実施の形態２の集合引出し配線、補助容量配線群および画素領域の平面図を図３に、図３中Ｂ−Ｂにおける断面図を図４に示す。以下に請求項第１項の実施の形態の製造方法について詳細に述べる。なお、各成膜、写真製版、エッチングで参考例１と重複するものは省略して記す。スパッタなどの方法で第１の金属薄膜を成膜する。第１の金属薄膜としては、たとえばＭｏあるいはＡｌＺｒ、ＡｌＮｄなどのＡｌ合金で１００ｎｍから３００ｎｍ程度の膜厚の薄膜を用いることができる。たとえばＡｌＮｄの場合Ｎｄの濃度は配線抵抗を低くし、かつヒロック発生を防止するため１〜３重量％程度が望ましい。また、第１の金属薄膜として、Ｃｒ／ＡｌあるいはＣｒ／ＡｌＳｉＣｕなどの異種金属薄膜を積層した金属薄膜や膜厚方向に組成の異なる金属薄膜を用いることもできる。第１の写真製版・エッチング工程で第１の金属薄膜をゲート電極および配線１、補助容量電極２および補助容量配線群３、およびゲート配線反端子側集合引出し配線１０ｂをパターニングする。このとき各補助容量配線群３およびゲート反端子側集合引出し配線１０ｂはそれぞれ互いに分離されている。このときの成膜・写真製版・エッチングプロセスは参考例１と同様である。次に、プラズマＣＶＤにより第１の絶縁膜４、半導体能動膜、オーミックコンタクト膜を連続で成膜し、第２の写真製版・エッチング工程で半導体能動膜およびオーミックコンタクト膜を表示画素にパターニングしＴＦＴ部の半導体パターン５を形成する。
【００２６】
次に、スパッタなどの方法で導電性薄膜を成膜し、第３の写真製版・エッチング工程で透明導電膜をパターニングし、画素電極６を形成する。このときの成膜・写真製版・エッチングプロセスは参考例１と同様である。次に第４の写真製版・エッチング工程でゲート絶縁膜４をエッチングして、補助容量配線群のゲート端子側集合引出し配線接続部７ａ、補助容量配線群の反ゲート端子側端部７ｂ、反ゲート端子側集合引出し配線上７ｃ、ゲート配線端子接続部、ソース配線端子接続部上にコンタクトホールを形成する。このときの写真製版・エッチングプロセスは参考例１と同様である。次にＣｒを４００ｎｍ成膜し、第５の写真製版・エッチング工程でソース配線８、ドレイン電極９、ゲート端子側集合引出し配線１０ａおよび、ゲート反端子側の集合引出し配線１０ｂと補助容量配線群３を接続するパターン１０ｃをパターニングする。このときの成膜・写真製版・エッチングプロセスは参考例１と同様である。ついでパッシベーション膜１１を成膜し、第６の写真製版・エッチング工程で、ゲート端子、ソース端子の駆動ＩＣ接続部を露出させる。このときの成膜・写真製版・エッチングプロセスは参考例１と同様である。以上の工程において従来技術のように、補助容量配線群が集合配線に接続されている場合、画素電極エッチング時、ゲート絶縁膜に局所的に欠損があるとそこから上記エッチング液が補助容量配線群を腐食し、補助容量配線群の断線を発生させる。補助容量配線群と集合配線を互いに分離して形成しておけば、ゲート絶縁膜に微小欠損があっても腐食を防止できる。また実施の形態２において補助容量配線群形成時に反ゲート端子側に集合引出し配線を同時に形成するため、上記電気光学素子製造時に発生する静電気に対して、集合引出し配線１０ｂが静電シールドの役目をするため、製造工程中の静電破壊による素子破壊を防止することができる。
【００２７】
実施の形態３
実施の形態３の集合引出し配線、補助容量配線および画素領域の平面図を図５に示す。本実施の形態３の製造方法を以下に詳細に述べる。
【００２８】
ガラス基板上にスパッタなどの方法で第１の金属薄膜を成膜する。第１の金属薄膜としては、たとえばＭｏあるいはＡｌＺｒ、ＡｌＮｄなどのＡｌ合金で１００ｎｍから５００ｎｍ程度の膜厚の薄膜を用いることができる。たとえばＡｌＮｄの場合Ｎｄの濃度は配線抵抗を低くし、かつヒロック発生を防止するため１〜３重量％程度が望ましい。また、第１の金属薄膜として、Ｃｒ／ＡｌあるいはＣｒ／ＡｌＳｉＣｕなどの異種金属薄膜を積層した金属薄膜や膜厚方向に組成の異なる金属薄膜を用いることもできる。
【００２９】
次に、第１の写真製版・エッチング工程で第１の金属薄膜をゲート電極および配線１、補助容量電極２および補助容量配線群３、反ゲート端子側集合引出し配線１０ｂおよび、補助容量配線群３と反ゲート端子側集合引出し配線１０ｂの対峙した部分に突起状パターン１４をパターニングする。このとき各補助容量配線群および反ゲート端子側集合引出し配線１０ｂはそれぞれ互いに分離されており、突起状パターン１４は写真製版でパターン分離可能な寸法でなるべく互いに近接するように配置する。量産上、その間隔は３μｍ〜４μｍが望ましい。次に、プラズマＣＶＤにより第１の絶縁膜４、半導体能動膜、オーミックコンタクト膜を連続で成膜し、第２の写真製版・エッチング工程で半導体能動膜およびオーミックコンタクト膜を表示画素にパターニングしＴＦＴ部の半導体パターン５を形成する。このときの成膜・写真製版・エッチングプロセスは参考例１と同様である。次に、スパッタなどの方法で導電性薄膜を成膜し、第３の写真製版・エッチング工程で透明導電膜をパターニングし、画素電極６を形成する。このときの成膜・写真製版・エッチングプロセスは参考例１と同様である。次に第４の写真製版・エッチング工程でゲート絶縁膜４をエッチングして、補助容量配線群のゲート端子側集合引出し配線接続部７ａ、補助容量配線群反ゲート端子側端部７ｂ、反ゲート端子側集合引出し配線上７ｃ、ゲート配線端子接続部ソース配線端子接続部上にコンタクトホールを形成する。このときの写真製版・エッチングプロセスは参考例１と同様である。次にＣｒを４００ｎｍ成膜し、第５の写真製版・エッチング工程でソース配線８、ドレイン電極９、ゲート端子側集合引出し配線１０ａおよび、反ゲート端子側の集合引出し配線１０ｂと補助容量配線群３を接続するパターン１０ｃをパターニングする。このときの成膜・写真製版・エッチングプロセスは参考例１と同様である。ついでパッシベーション膜１１を成膜し、第６の写真製版・エッチング工程で、ゲート端子、ソース端子の駆動ＩＣ接続部を露出させる。このときの成膜・写真製版・エッチングプロセスは参考例１と同様である。
【００３０】
以上の工程において従来技術のように、補助容量配線群が集合配線に接続されている場合、画素電極エッチング時、ゲート絶縁膜に局所的に欠損があるとそこから上記エッチング液が補助容量配線群を腐食し、補助容量配線群の断線を発生させる。補助容量配線群と集合配線を互いに分離して形成しておけば、ゲート絶縁膜に微小欠損があっても腐食を防止できる。また実施の形態２において補助容量配線群形成時にゲート反端子側に集合引出し配線を同時に形成するため、上記電気光学素子製造時に発生する静電気に対して、集合引出し配線１０ｂが静電シールドの役目をするため、製造工程中の静電破壊による素子破壊を防止することができる。
【００３１】
とくに実施の形態３では、外部からゲート反端子側集合引出し配線に静電気が入った場合でも、突起パターン１４間で放電することにより、静電気のエネルギーを消費できるため、反ゲート端子側集合引出し配線１０ｂおよび補助容量配線群３にダメージが入ることを防止できる。
【００３２】
参考例４
参考例４の集合引出し配線、補助容量配線群および画素領域の平面図を図６に、図６中Ｃ−Ｃにおける断面図を図７に示す。ガラス基板上にスパッタなどの方法で第１の金属薄膜を成膜する。第１の金属薄膜としては、たとえばＭｏあるいはＡｌＺｒ、ＡｌＮｄなどのＡｌ合金で１００ｎｍから５００ｎｍ程度の膜厚の薄膜を用いることができる。たとえばＡｌＮｄの場合Ｎｄの濃度は配線抵抗を低くしかつヒロック発生を防止するため１〜３重量％程度が望ましい。また、第１の金属薄膜として、Ｃｒ／ＡｌあるいはＣｒ／ＡｌＳｉＣｕなどの異種金属薄膜を積層した金属薄膜や膜厚方向に組成の異なる金属薄膜を用いることもできる。次に、第１の写真製版・エッチング工程で第１の金属薄膜をゲート電極および配線１、補助容量電極２および補助容量配線群３をパターニングする。このときの成膜・写真製版・エッチングプロセスは参考例１と同様である。次に、プラズマＣＶＤにより第１の絶縁膜４、半導体能動膜、オーミックコンタクト膜を連続で成膜し、第２の写真製版・エッチング工程で半導体能動膜およびオーミックコンタクト膜を表示画素にパターニングしＴＦＴ部の半導体パターン５を形成する。このときの成膜・写真製版・エッチングプロセスは参考例１と同様である。
【００３３】
次に、スパッタなどの方法で導電性薄膜を成膜し、第３の写真製版・エッチング工程で透明導電膜をパターニングし、画素電極６を形成する。このときの成膜・写真製版・エッチングプロセスは参考例１と同様である。次に第４の写真製版・エッチング工程でゲート絶縁膜４をエッチングして、ゲート配線接続部、ソース配線端子接続部上にコンタクトホールを形成する。このときの写真製版・エッチングプロセスは参考例１と同様である。次にＣｒを４００ｎｍ成膜し、第５の写真製版・エッチング工程でソース配線８、ドレイン電極９をパターニングする。このときの成膜・写真製版・エッチングプロセスは参考例１と同様である。ついでパッシベーション膜１１を成膜し、第６の写真製版・エッチング工程で、ゲート端子側補助容量配線群１２ａ、反ゲート端子側補助容量配線群１２ｂにコンタクトホールを形成し、ゲート端子、ソース端子の駆動ＩＣ接続部を露出させる。このときの成膜・写真製版・エッチングプロセスは参考例１と同様である。その後前記ＴＦＴアレイ基板および対向基板に転写したのち、ＴＦＴ基板上に対向基板電位を供給するためのトランスファー材を打点しトランスファー電極を形成すると同時に補助容量配線群上に形成したコンタクトホール１２ａおよび１２ｂを覆うようにトランスファー材を形成し、ゲート端子側集合引出し配線１３ａおよび反ゲート端子側集合引出し配線１３ｂを形成する。トランスファー材は通常銀粒子をエポキシ系接着剤に混合したものである。その後対向基板にシール材を形成し、ＴＦＴ基板と対向基板を重ね合わせ、シール材を熱硬化することにより両基板を接着する。これにより画素電極エッチング時の補助容量配線群腐食が防止できると同時に、ＴＦＴアレイが完成した時点で補助容量配線群が互いに分離されているため、従来の電気的欠陥検査では検出できなかった補助容量配線群が互いに分離されているため、従来の電気的欠陥検査では検出できなかった補助容量配線群とゲート線のショートおよび補助容量配線群とソース線のショートの位置検出が可能となり、ひいては前記欠陥部をレーザーを用いて切断しショートを修復することも可能となる。
【図面の簡単な説明】
【００３４】
【図１】本発明の参考例１の補助容量配線と集合引出し配線の接続部平面図である。
【図２】本発明の参考例１の図１におけるＡ−Ａ線断面図である。
【図３】本発明の実施の形態２の補助容量配線と集合引出し配線の接続部平面図である。
【図４】本発明の実施の形態２の図３におけるＢ−Ｂ線断面図である。
【図５】本発明の実施の形態３の補助容量配線と集合引出し配線の接続部平面図である。
【図６】本発明の参考例４の補助容量配線と集合引出し配線の接続部平面図である。
【図７】本発明の参考例４の図６におけるＣ−Ｃ線断面図である。
【図８】従来技術での補助容量配線と集合引出し配線の接続部平面図である。
【図９】従来技術での図８におけるＤ−Ｄ線断面図である。
【図１０】補助容量配線を備えたＴＦＴ基板の概念図である。
【符号の説明】
【００３５】
１    ゲート配線
２    補助容量電極
３    補助容量配線群
３ａ、１０ａ、１０ｂ、
１３ａ、１３ｂ  集合引出し配線
４    ゲート絶縁膜
５    半導体パターン
６    画素電極
７ａ、７ｂ、７ｃ、
１２ａ、１２ｂ  コンタクトホール
８    ソース配線
９    ドレイン電極
１１    保護絶縁膜
１０ｃ、１４    パターン
１５    対向基板導電膜
１６    対向基板
【図１】
2008077105.tif 000003
【図２】
2008077105.tif 000004
【図３】
2008077105.tif 000005
【図４】
2008077105.tif 000006
【図５】
2008077105.tif 000007
【図６】
2008077105.tif 000008
【図７】
2008077105.tif 000009
【図８】
2008077105.tif 000010
【図９】
2008077105.tif 000011
【図１０】
2008077105.tif 000012