(57)【要約】【課題】信号配線の電圧が増幅される電子装置の消費電力と面積を低減する。【解決手段】信号線Ｆと、ソースが電源に接続されドレインが信号線Ｆに接続された信号線ドライブトランジスタＱＰｏと、信号線Ｆの遷移状態を検知して信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰを制御する制御回路Ａを有し、制御回路Ａは、信号線Ｆの電位が遷移する際、信号線Ｆの電位が遷移する電圧方向に信号線Ｆへの電流を増幅するように信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰを制御し、かつ、信号線Ｆの電位が遷移後、信号線Ｆの遷移後の電圧値を保持するように信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰを制御する。【選択図】図１
2008147747.tif 000002
【特許請求の範囲】
【請求項１】
信号線と、
ソースが電源に接続されドレインが前記信号線に接続された信号線ドライブトランジスタと、
前記信号線の遷移状態を検知して前記信号線ドライブトランジスタのゲート電圧を制御するもので、前記信号線の電位が遷移する際、前記信号線の電位が遷移する電圧方向に前記信号線への電流を増幅するように前記信号線ドライブトランジスタのゲート電圧を制御し、かつ、前記信号線の電位が遷移した後、前記信号線の遷移後の電圧値を保持するように前記信号線ドライブトランジスタのゲート電圧を制御する制御回路とを備えた電子装置。
【請求項２】
さらに、前記信号線ドライブトランジスタとは極性が逆の信号線ドライブトランジスタを有し、前記逆極性の信号線ドライブトランジスタのソースは、前記電源とは逆極性の電源に接続され、前記逆極性の信号線ドライブトランジスタのドレインは前記信号線に接続され、前記逆極性の信号線ドライブトランジスタのゲートは前記制御回路で制御されるように構成されている請求項１または請求項２に記載の電子装置。
【請求項３】
前記制御回路は、前記信号線の電位が遷移した後、前記信号線の遷移後の電圧値を保持するように前記信号線ドライブトランジスタのゲート電圧を任意の電圧値に保つ電圧保持回路を有している請求項１または請求項２に記載の電子装置。
【請求項４】
前記電圧保持回路はダイオードを有し、前記ダイオードのカソードは前記信号線ドライブトランジスタのゲートに接続されている請求項３に記載の電子装置。
【請求項５】
前記電圧保持回路の前記ダイオードは電圧保持用ＭＯＳトランジスタで構成され、前記電圧保持用ＭＯＳトランジスタのゲートとドレインが接続されている請求項４に記載の電子装置。
【請求項６】
前記電圧保持回路の前記電圧保持用ＭＯＳトランジスタは、前記信号線ドライブトランジスタよりゲート酸化膜厚が厚く構成されている請求項５に記載の電子装置。
【請求項７】
前記電圧保持回路の前記電圧保持用ＭＯＳトランジスタは、前記信号線ドライブトランジスタより閾値が高くされている請求項５に記載の電子装置。
【請求項８】
前記電圧保持回路の前記電圧保持用ＭＯＳトランジスタは、前記信号線ドライブトランジスタよりゲート長が長くされている請求項５に記載の電子装置。
【請求項９】
前記電圧保持回路の前記電圧保持用ＭＯＳトランジスタは、前記信号線ドライブトランジスタよりゲート幅が短くされている請求項５に記載の電子装置。
【請求項１０】
前記電圧保持回路の前記電圧保持用ＭＯＳトランジスタのソースは、前記信号線ドライブトランジスタのソースが接続された電源に接続されている請求項５に記載の電子装置。
【請求項１１】
前記電圧保持回路の前記電圧保持用ＭＯＳトランジスタの基板電圧は制御可能である請求項５に記載の電子装置。
【請求項１２】
前記電圧保持回路はさらに第２の電圧保持用ＭＯＳトランジスタを有し、前記電圧保持用ＭＯＳトランジスタのソースが前記第２の電圧保持用ＭＯＳトランジスタのゲート、ドレインに接続されている請求項５に記載の電子装置。
【請求項１３】
前記電圧保持回路は、さらにＤＣカット用ＭＯＳトランジスタを有し、前記ＤＣカット用ＭＯＳトランジスタのドレインが前記電圧保持用ＭＯＳトランジスタのゲートと接続され、前記ＤＣカット用ＭＯＳトランジスタのソースが前記電圧保持用ＭＯＳトランジスタのドレインに接続されている請求項５に記載の電子装置。
【請求項１４】
前記制御回路は、前記信号線を入力とする遅延回路を有し、前記電圧保持回路の前記ＤＣカット用ＭＯＳトランジスタのゲートは前記遅延回路の反転出力に接続されている請求項１３に記載の電子装置。
【請求項１５】
前記電圧保持回路の前記ダイオードのカソードは、前記信号線で制御される直流カット用スイッチ回路の片方に接続され、前記直流カット用スイッチ回路のもう片方は、前記信号線ドライブトランジスタのソースに接続された電源とは逆極性の電源に接続されている請求項４に記載の電子装置。
【請求項１６】
前記直流カット用スイッチ回路は、極性の異なる２つのＭＯＳトランジスタの直列接続で構成され、前記電圧保持用ＭＯＳトランジスタのドレインには、前記電圧保持用ＭＯＳトランジスタと同極性のＭＯＳトランジスタが接続され、前記極性の異なる２つのＭＯＳトランジスタのゲートは前記信号線に接続されている請求項１５に記載の電子装置。
【請求項１７】
前記制御回路は、前記信号線で制御される遷移増幅用スイッチ回路を有し、前記信号線ドライブトランジスタのゲートは前記遷移増幅用スイッチ回路の片方に接続され、前記遷移増幅用スイッチ回路のもう片方は、前記信号線ドライブトランジスタのソースに接続された電源と同極性の電源に接続されている請求項１または請求項２に記載の電子装置。
【請求項１８】
前記制御回路の前記遷移増幅用スイッチ回路は、前記信号線ドライブトランジスタと極性が同じスイッチ回路用ＭＯＳトランジスタで構成され、前記スイッチ回路用ＭＯＳトランジスタのゲートは前記信号線に接続され、前記スイッチ回路用ＭＯＳトランジスタのドレインが前記信号線ドライブトランジスタのゲートに接続されている請求項１７に記載の電子装置。
【請求項１９】
前記制御回路は、前記信号線の電位が遷移する際、前記信号線の電位が遷移する電圧方向に前記信号線への電流を増幅するように信号線ドライブトランジスタのゲート電圧を制御する電流増幅回路を有している請求項１または請求項２に記載の電子装置。
【請求項２０】
前記電流増幅回路は、第１および第２の電流増幅用ＭＯＳトランジスタを有し、前記第１の電流増幅用ＭＯＳトランジスタのドレインが前記信号線ドライブトランジスタのゲートに接続され、前記第１の電流増幅用ＭＯＳトランジスタのソースが前記第２の電流増幅用ＭＯＳトランジスタのドレインに接続され、前記第２の電流増幅用ＭＯＳトランジスタのソースが、前記信号線ドライブトランジスタのソースに接続された電源とは逆極性の電源に接続されている請求項１９に記載の電子装置。
【請求項２１】
前記制御回路は、前記信号線を入力とする遅延回路を有し、前記電流増幅回路の前記第２の電流増幅用ＭＯＳトランジスタのゲートは前記信号線に接続され、前記電流増幅回路の前記第１の電流増幅用ＭＯＳトランジスタゲートは前記遅延回路の反転出力に接続されている請求項２０に記載の電子装置。
【請求項２２】
前記制御回路は、前記信号線を入力とする遅延回路を有し、前記電流増幅回路の前記第１の電流増幅用ＭＯＳトランジスタのゲートは前記信号線に接続され、前記電流増幅回路の前記第２の電流増幅用ＭＯＳトランジスタゲートは前記遅延回路の反転出力に接続されている請求項２０に記載の電子装置。
【請求項２３】
前記遅延回路の遅延は、前記信号線の波形の傾きに応じて可変である請求項２１または請求項２２に記載の電子装置。
【請求項２４】
前記電流増幅回路の出力電圧は、前記信号線における電圧波形の周期に応じて可変である請求項１９に記載の電子装置。
【請求項２５】
前記電流増幅回路は、さらに前記信号線をデータ入力とするフリップフロップを有し、前記信号線の即値と前値に応じて前記電流増幅回路の出力電圧を可変にする請求項１９に記載の電子装置。
【請求項２６】
前記フリップフロップのクロックは、前記信号線と同期し併走している請求項２５に記載の電子装置。
【請求項２７】
前記信号線ドライブトランジスタの各々のゲート電圧は、前記信号線における電圧波形の周期に応じて、前記電流増幅回路により選択制御されるように構成されている請求項１９に記載の電子装置。
【請求項２８】
前記遅延回路は差動回路であり、差動入力信号の一方は前記信号線であり、もう一方は前記信号線に接続された抵抗素子の終端である請求項２１または請求項２２に記載の電子装置。
【請求項２９】
前記抵抗素子は、ＭＯＳで構成されたインバータと抵抗素子が並列接続されている請求項２８に記載の電子装置。
【請求項３０】
前記遅延回路は差動回路であり、差動入力信号の一方は前記信号線であり、もう一方は前記制御回路で制御される逆極性の信号線ドライブトランジスタのゲートである請求項２１または請求項２２に記載の電子装置。
【請求項３１】
前記電流増幅回路は、さらにバイパス用ＭＯＳトランジスタを有し、前記信号線がゲートに接続される前記第１または第２の電流増幅用ＭＯＳトランジスタと並列に接続され、前記差動回路の正転出力は前記バイパス用ＭＯＳトランジスタのゲートに接続されている請求項２８から請求項３０までのいずれかに記載の電子装置。
【請求項３２】
前記信号線ドライブトランジスタと前記制御回路は、前記信号線の送信回路と受信回路の間に配置されている請求項１または請求項２に記載の電子装置。
【請求項３３】
前記信号線ドライブトランジスタと前記制御回路は、前記信号線の送信回路と受信回路の信号線長をＬとして、送信回路から１／４Ｌ〜１／２Ｌ以内に配置されている請求項１または請求項２に記載の電子装置。
【請求項３４】
前記信号線ドライブトランジスタと前記制御回路は、前記信号線の送信回路と別の前記信号線ドライブトランジスタと前記制御回路の信号線長をＬとして、送信回路から１／４Ｌ〜１／２Ｌ以内に配置されている請求項１または請求項２に記載の電子装置。
【請求項３５】
前記信号線ドライブトランジスタと前記制御回路は、別の前記信号線ドライブトランジスタと前記制御回路間の信号線長をＬとして、別の前記信号線ドライブトランジスタと前記制御回路から１／４Ｌ〜１／２Ｌ以内に配置されている請求項１または請求項２に記載の電子装置。
【請求項３６】
前記信号線ドライブトランジスタのソースに接続されている電源は、電源スイッチに接続されている請求項１または請求項２に記載の電子装置。
【請求項３７】
前記電源スイッチは、前記信号線の周波数が低い場合、オフする請求項３５に記載の電子装置。
【請求項３８】
前記信号線ドライブトランジスタのソースに接続されている電源は、前記信号線の送信回路と受信回路の電源と別電源に接続されている請求項１または請求項２に記載の電子装置。
【請求項３９】
前記信号線ドライブトランジスタのソースに接続されている電源は、送信回路または受信回路のうち高い電源電圧と同電位である請求項１または請求項２に記載の電子装置。
【請求項４０】
前記信号線は、リコンフィギュラブルロジックの要素プロセッサ間である請求項１または請求項２に記載の電子装置。
【請求項４１】
前記信号線は、ＦＰＧＡロジックの要素プロセッサ間である請求項１または請求項２に記載の電子装置。
【請求項４２】
前記信号線は、マルチプロセッサの各プロセッサコアのコア間である請求項１または請求項２に記載の電子装置。
【請求項４３】
前記信号線は、複数のメモリの入出力ポートが共通に接続されたバスである請求項１または請求項２に記載の電子装置。
【請求項４４】
前記信号線は、双方向バスである請求項１または請求項２に記載の電子装置。
【請求項４５】
前記信号線は、チップ間である請求項１または請求項２に記載の電子装置。
【請求項４６】
請求項１または請求項２に記載の電子装置を有する半導体集積回路を備えた通信装置。
【請求項４７】
請求項１または請求項２に記載の電子装置を有する半導体集積回路を備えた情報再生装置。
【請求項４８】
請求項１または請求項２に記載の電子装置を有する半導体集積回路を備えた画像表示装置。
【請求項４９】
請求項１または請求項２に記載の電子装置を有する半導体集積回路を備えた撮像装置。
【請求項５０】
請求項１または請求項２に記載の電子装置を有する半導体集積回路を備えた電子制御装置。
【請求項５１】
請求項４９に記載の電子制御装置を備えた移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関し、特に、半導体集積回路内外の信号配線の電圧遷移を増幅する電子装置において、動作の高速化を図るとともに、面積および消費電力を削減する技術に関する。
【背景技術】
【０００２】
半導体集積回路を製造するプロセスの微細化に伴い、半導体集積回路を構成するチップ内の配線口径は非常に細くなり、配線抵抗は増加の一途をたどっている。また、チップ間の配線に関しても、近年、実装技術の進化により、ボードレベルのチップ実装の高密度化が図られ、チップ間を接続する配線抵抗は増加している。
【０００３】
配線抵抗の増加によるチップ内の動作速度の低下の影響を防ぐため、チップ内の各機能ブロック間の信号インターフェイス（Ｉ／Ｆ）のような比較的長距離（＞１ｍｍ）配線を要するＩ／Ｆに関しては、リピータ（中継バッファ）をＩ／Ｆ間に挿入して、長距離配線の抵抗を分割し、高速化を実現している。
【０００４】
しかし、リピータの挿入は、送信方向、受信方向が一方向に定まったＩ／Ｆでしか有効でなく、双方向バスのＩ／Ｆ（送信方向、受信方向が一方向に定まっていない）では、リピータは単純なバッファでなく、トライステートバッファの構造が必要になり、信号の各伝搬方向にトライステートバッファを用意しなければならない。さらに、信号の伝搬方向を制御する制御信号線が必要となり、面積、電力で不利である。その課題を解決したのが、ブースタ回路、リジェネレータ回路と呼ばれる電子装置である（非特許文献１、特許文献１参照）。
【特許文献１】特開平８−１８６４８２号公報
【非特許文献１】Ankireddy Nalamalpu, et al.: Boosters for Driving Long On chip Interconnects-Design Issues, Interconnect Synthesis, and Comparison With RepeatersIEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, VOL. 21, NO. 1, JANUARY 2002
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、非特許文献１、特許文献１で示されているような信号線の電圧遷移を増幅する電子装置は、信号線に電流を増幅する最大駆動ドライバ部が２段の直列トランジスタで構成されている。そのため、リピータ（バッファ）と同じ電圧遷移時間を実現するためには、各段当たりのトランジスタ能力は２倍必要となる。その結果、トランジスタのゲート幅は２倍となり、ゲート容量は２倍を有するため、リピータと比較して２倍の電力を要するという問題がある。また、非特許文献１に示されるようにシュミットトリガ回路を使用すると、信号線の入力ノイズに弱い。そのため、信号線に電圧保持回路（正帰還バッファ）を付加する必要がある。これでは、電圧保持回路自身の面積増加のみならず、信号線の電位が遷移する電圧方向への増幅率を低減させてしまう問題もある。
【０００６】
本発明は、このような事情に鑑みて創作したものであり、信号配線の電圧遷移を増幅する機能をもつ電子装置について、リピータと同等な信号配線の電圧遷移時間を維持し、従来の電子装置に比べて、面積削減および消費電力を低減することを目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は以下のような手段を講じる。
【０００８】
（１）信号線と、ソースが電源に接続されドレインが前記信号線に接続された信号線ドライブトランジスタと、前記信号線の遷移状態を検知して前記信号線ドライブトランジスタのゲート電圧を制御するもので、前記信号線の電位が遷移する際、前記信号線の電位が遷移する電圧方向に前記信号線への電流を増幅するように前記信号線ドライブトランジスタのゲート電圧を制御し、かつ、前記信号線の電位が遷移した後、前記信号線の遷移後の電圧値を保持するように前記信号線ドライブトランジスタのゲート電圧を制御する制御回路とを備えたものである。これにより、信号線を駆動するトランジスタについては、直列段数が１段のみのものでも構成でき、かつ、信号線に特別に電圧保持回路を付加しなくても信号線の電位を保持することができ、面積削減と電力削減が可能となる。
【０００９】
（２）好ましくは、さらに、前記信号線ドライブトランジスタとは極性が逆の信号線ドライブトランジスタを有し、前記逆極性の信号線ドライブトランジスタのソースは、前記電源とは逆極性の電源に接続され、前記逆極性の信号線ドライブトランジスタのドレインは前記信号線に接続され、前記逆極性の信号線ドライブトランジスタのゲートは前記制御回路で制御されるように構成されているという態様がある。これにより、信号線の逆遷移においても、信号線を駆動するトランジスタを直列段数１段のみで構成し、信号線に特別に電圧保持回路を付加しなくても信号線の電位を保持しつつ、面積削減と電力削減が可能となる。
【００１０】
（３）好ましくは、前記制御回路は、前記信号線の電位が遷移した後、前記信号線の遷移後の電圧値を保持するように前記信号線ドライブトランジスタのゲート電圧を任意の電圧値に保つ電圧保持回路を有しているという態様がある。これにより、電子装置のプロセス製造ばらつき、電源電圧変動、温度変動にかかわらず、信号線は、より高精度に耐ノイズ性を高く維持できる。
【００１１】
（４）好ましくは、前記電圧保持回路はダイオードを有し、前記ダイオードのカソードは前記信号線ドライブトランジスタのゲートに接続されているという態様がある。これにより、信号線ドライブトランジスタのゲート電圧は、信号線ドライブトランジスタのソース・ドレイン間電流が非飽和電流特性を示すのに必要なゲートの電圧値を生成可能となり、信号線の遷移後の電圧値を保持することが可能となる。
【００１２】
（５）好ましくは、前記電圧保持回路の前記ダイオードは電圧保持用ＭＯＳトランジスタで構成され、前記電圧保持用ＭＯＳトランジスタのゲートとドレインが接続されているという態様がある。これにより、ＣＭＯＳプロセスでわざわざウェルを分離してダイオードを形成する必要がなく、面積削減のみならず、容易な設計が可能となる。
【００１３】
（６）好ましくは、前記電圧保持回路の前記電圧保持用ＭＯＳトランジスタは、前記信号線ドライブトランジスタよりゲート酸化膜厚が厚く構成されているという態様がある。これにより、電圧保持用ＭＯＳトランジスタの閾値は信号線ドライブトランジスタの閾値より高くなり、信号線ドライブトランジスタのソース・ドレイン間電流が非飽和電流特性を示すのに必要なゲートの電圧値を生成しやすくなり、かつ電圧保持用ＭＯＳトランジスタのゲートのリーク電流を削減できる。
【００１４】
（７）好ましくは、前記電圧保持回路の前記電圧保持用ＭＯＳトランジスタは、前記信号線ドライブトランジスタより閾値が高いという態様がある。これにより、電圧保持用ＭＯＳトランジスタの閾値は信号線ドライブトランジスタの閾値より高くなり、信号線ドライブトランジスタのソース・ドレイン間電流が非飽和電流特性を示すのに必要なゲートの電圧値を生成しやすくなり、かつ電圧保持用ＭＯＳトランジスタのソース・ドレイン間（サブスレッシュホルド）のリーク電流を削減できる。
【００１５】
（８）好ましくは、前記電圧保持回路の前記電圧保持用ＭＯＳトランジスタは、前記信号線ドライブトランジスタよりゲート長が長いという態様がある。これにより、電圧保持用ＭＯＳトランジスタの閾値は信号線ドライブトランジスタの閾値より高くなり、信号線ドライブトランジスタのソース・ドレイン間電流が非飽和電流特性を示すのに必要なゲートの電圧値を生成しやすくなり、かつ電圧保持用ＭＯＳトランジスタのソース・ドレイン間のリーク電流を削減できる。
【００１６】
（９）好ましくは、前記電圧保持回路の前記電圧保持用ＭＯＳトランジスタは、前記信号線ドライブトランジスタよりゲート幅が短いという態様がある。これにより、電圧保持用ＭＯＳトランジスタの閾値は信号線ドライブトランジスタの閾値より高くなり、信号線ドライブトランジスタのソース・ドレイン間電流が非飽和電流特性を示すのに必要なゲートの電圧値を生成しやすくなり、かつ電圧保持用ＭＯＳトランジスタのゲートおよびソース・ドレイン間のリーク電流を削減できる。
【００１７】
（１０）好ましくは、前記電圧保持回路の前記電圧保持用ＭＯＳトランジスタのソースは、前記信号線ドライブトランジスタのソースが接続された電源に接続されているという態様がある。これにより、電子装置の電源電圧変動により生じる信号線ドライブトランジスタの電流変動分をモニタすることが可能となり、その電流量に応じたゲート電圧を信号線ドライブトランジスタに印加することができるので、信号線は、より高精度に耐ノイズ性を高く維持できる。さらに、信号線ドライブトランジスタとミラー対称構造が実現できるので、製造プロセスばらつきに対して、より強く信号線ドライブトランジスタのゲート電圧を任意の電圧値に保つことが可能となる。さらに、信号線ドライブトランジスタとの間でカレントミラー回路の構成が実現可能となるので、電圧保持用ＭＯＳトランジスタのソース・ドレイン間に流れる電流量に対して、ある任意の電流比率になるように信号線ドライブトランジスタのゲート電圧値を制御可能となり、信号線ドライブトランジスタのゲート電圧を制御しやすくなる。
【００１８】
（１１）好ましくは、前記電圧保持回路の前記電圧保持用ＭＯＳトランジスタの基板電圧は制御可能であるという態様がある。これにより、電子装置のプロセス変動によって生じる信号線ドライブトランジスタの電流変動分を、電圧保持用ＭＯＳトランジスタの基板電圧を制御することにより補うことが可能となり、その電流量に応じたゲート電圧を信号線ドライブトランジスタに印加することができるので、信号線は、より高精度に耐ノイズ性を高く維持できる。
【００１９】
（１２）好ましくは、前記電圧保持回路はさらに第２の電圧保持用ＭＯＳトランジスタを有し、前記電圧保持用ＭＯＳトランジスタのソースが前記第２の電圧保持用ＭＯＳトランジスタのゲート、ドレインに接続されているという態様がある。これにより、電圧保持用ＭＯＳトランジスタのソースの電圧値は、第２の電圧保持用ＭＯＳトランジスタのソースの電圧値よりさらに第２の電圧保持用ＭＯＳトランジスタの閾値分だけ異なった電圧値となるので、信号線ドライブトランジスタの非飽和領域特性を示すのに必要な信号線ドライブトランジスタのゲート電圧値になるように制御しやすくなる。
【００２０】
（１３）好ましくは、前記電圧保持回路は、さらにＤＣカット用ＭＯＳトランジスタを有し、前記ＤＣカット用ＭＯＳトランジスタのドレインが前記電圧保持用ＭＯＳトランジスタのゲートと接続され、前記ＤＣカット用ＭＯＳトランジスタのソースが前記電圧保持用ＭＯＳトランジスタのドレインに接続されているという態様がある。これにより、信号線ドライブトランジスタと電圧保持用ＭＯＳトランジスタで構成されたカレントミラー回路は、電圧保持用ＭＯＳトランジスタのゲートとドレイン間の接続を制御することが可能となり、ＤＣ電流をカットオフし、電力削減をすることが可能となる。
【００２１】
（１４）好ましくは、前記制御回路は、前記信号線を入力とする遅延回路を有し、前記電圧保持回路の前記ＤＣカット用ＭＯＳトランジスタのゲートは前記遅延回路の反転出力に接続されているという態様がある。これにより、信号線の電位が遷移を始めたある一定時間後のみ信号線ドライブトランジスタと電圧保持用ＭＯＳトランジスタとで構成されたカレントミラー回路として動作するので、それまでの間、無駄な電力を削減することが可能となる。
【００２２】
（１５）好ましくは、前記電圧保持回路の前記ダイオードのカソードは、前記信号線で制御される直流カット用スイッチ回路の片方に接続され、前記直流カット用スイッチ回路のもう片方は、前記信号線ドライブトランジスタのソースに接続された電源とは逆極性の電源に接続されているという態様がある。これにより、信号線の遷移状態に応じて、電圧保持用ＭＯＳトランジスタのドレイン電圧値を可変にすることが可能となり、電圧保持回路は、信号線ドライブトランジスタのゲート電圧を制御しやすくなる。
【００２３】
（１６）好ましくは、前記直流カット用スイッチ回路は、極性の異なる２つのＭＯＳトランジスタの直列接続で構成され、前記電圧保持用ＭＯＳトランジスタのドレインには、前記電圧保持用ＭＯＳトランジスタと同極性のＭＯＳトランジスタが接続され、前記極性の異なる２つのＭＯＳトランジスタのゲートは前記信号線に接続されているという態様がある。これにより、信号線の電位が遷移する際のみ、電圧保持用ＭＯＳトランジスタのドレインは極性の異なる電源に接続されるので、ＤＣ電流をカットオフし、電力削減をすることが可能となる。
【００２４】
（１７）好ましくは、前記制御回路は、前記信号線で制御される遷移増幅用スイッチ回路を有し、前記信号線ドライブトランジスタのゲートは前記遷移増幅用スイッチ回路の片方に接続され、前記遷移増幅用スイッチ回路のもう片方は、前記信号線ドライブトランジスタのソースに接続された電源と同極性の電源に接続されているという態様がある。これにより、信号線の遷移状態に応じて、信号線ドライブトランジスタのゲート電圧を電源電圧値にするか否かを制御することが可能となる。
【００２５】
（１８）好ましくは、前記制御回路の前記遷移増幅用スイッチ回路は、前記信号線ドライブトランジスタと極性が同じスイッチ回路用ＭＯＳトランジスタで構成され、前記スイッチ回路用ＭＯＳトランジスタのゲートは前記信号線に接続され、前記スイッチ回路用ＭＯＳトランジスタのドレインが前記信号線ドライブトランジスタのゲートに接続されているという態様がある。これにより、信号線の電位が信号線ドライブトランジスタに接続された電源電圧と逆極性の場合、信号線ドライブトランジスタのゲート電圧は電源電圧と同じになり、信号線ドライブトランジスタはカットオフされ、信号線の電圧遷移を妨げる無駄な電流を信号線に流さないので、低消費電力化が可能となる。
【００２６】
（１９）好ましくは、前記制御回路は、前記信号線の電位が遷移する際、前記信号線の電位が遷移する電圧方向に前記信号線への電流を増幅するように信号線ドライブトランジスタのゲート電圧を制御する電流増幅回路を有しているという態様がある。これにより、信号線の電位が遷移する電圧方向へ信号線ドライブトランジスタから電流が流れ込む（出す）ので、信号線は急峻に電圧遷移することが可能となる。
【００２７】
（２０）好ましくは、前記電流増幅回路は、第１および第２の電流増幅用ＭＯＳトランジスタを有し、前記第１の電流増幅用ＭＯＳトランジスタのドレインが前記信号線ドライブトランジスタのゲートに接続され、前記第１の電流増幅用ＭＯＳトランジスタのソースが前記第２の電流増幅用ＭＯＳトランジスタのドレインに接続され、前記第２の電流増幅用ＭＯＳトランジスタのソースが、前記信号線ドライブトランジスタのソースに接続された電源とは逆極性の電源に接続されているという態様がある。これにより、信号線ドライブトランジスタのゲート電圧は、信号線ドライブトランジスタのソース電圧と逆の電位に制御可能となり、信号線は急峻に電圧遷移することが可能となる。
【００２８】
（２１）好ましくは、前記制御回路は、前記信号線を入力とする遅延回路を有し、前記電流増幅回路の前記第２の電流増幅用ＭＯＳトランジスタのゲートは前記信号線に接続され、前記電流増幅回路の前記第１の電流増幅用ＭＯＳトランジスタゲートは前記遅延回路の反転出力に接続されているという態様がある。これにより、信号線の電位が遷移するある一定の時間のみ信号線ドライブトランジスタのゲート電圧は、信号線ドライブトランジスタのソース電圧と逆の電位に制御可能となり、信号線は急峻に電圧遷移することが可能であることに加え、さらに信号線ドライブトランジスタのゲートのリーク電流を削減することが可能となる。
【００２９】
（２２）好ましくは、前記制御回路は、前記信号線を入力とする遅延回路を有し、前記電流増幅回路の前記第１の電流増幅用ＭＯＳトランジスタのゲートは前記信号線に接続され、前記電流増幅回路の前記第２の電流増幅用ＭＯＳトランジスタゲートは前記遅延回路の反転出力に接続されているという態様がある。これにより、信号線の電位が遷移するある一定の時間のみ信号線ドライブトランジスタのゲート電圧は、信号線ドライブトランジスタのソース電圧と逆の電位に制御可能となり、信号線は急峻に電圧遷移することが可能であることに加え、さらに信号線ドライブトランジスタのゲートのリーク電流を削減することが可能となる。
【００３０】
（２３）好ましくは、前記遅延回路の遅延は、前記信号線の波形の傾きに応じて可変であるという態様がある。これにより、信号線の波形の傾き（単位：電圧／時間；スリューレートとも呼ばれている）に応じて、信号線の電位が遷移する時間を高精度に検知でき、その時間に応じて、より確実に信号線ドライブトランジスタのゲート電圧は、信号線ドライブトランジスタのソース電圧と逆の電位に制御可能となり、信号線は急峻に電圧遷移することが可能であることに加え、さらに前記信号線ドライブトランジスタのゲートのリーク電流を削減することが可能となる。
【００３１】
（２４）好ましくは、前記電流増幅回路の出力電圧は、前記信号線における電圧波形の周期に応じて可変であるという態様がある。これにより、信号遷移の周期に応じて、信号線ドライブトランジスタの電流能力を調整することが可能となり、無駄な電力を削減することが可能となる。
【００３２】
（２５）好ましくは、前記電流増幅回路は、さらに前記信号線をデータ入力とするフリップフロップを有し、前記信号線の即値と前値に応じて前記電流増幅回路の出力電圧を可変にするという態様がある。これにより、信号線の遷移状態に応じて、信号線ドライブトランジスタの電流能力を調整することが可能となり、無駄な電力を削減することが可能となるだけでなく、信号線の振幅が変調されるので、さらに安定した信号伝達が可能となる。
【００３３】
（２６）好ましくは、前記フリップフロップのクロックは、前記信号線と同期し併走しているという態様がある。これにより、信号線と同期したクロックにより、前記フリップフロップのデータ値を格納することが可能となり、セットアップエラーやホールドエラーなどが起きにくく、より確実に信号線の即値と前値を利用することが可能となり、安定した信号伝達が可能となる。
【００３４】
（２７）好ましくは、前記信号線ドライブトランジスタの各々のゲート電圧は、前記信号線における電圧波形の周期に応じて、前記電流増幅回路により選択制御されるように構成されているという態様がある。これにより、信号線ドライブトランジスタの電流能力をより高精度に調整することが可能となり、無駄な電力を削減することが可能となる。
【００３５】
（２８）好ましくは、前記遅延回路は差動回路であり、差動入力信号の一方は前記信号線であり、もう一方は前記信号線に接続された抵抗素子の終端であるという態様がある。これにより、信号線の微小な電圧遷移を検出して、その結果を電流増幅回路に伝達できるので、信号線の高速な電圧遷移が可能となる。
【００３６】
（２９）好ましくは、前記抵抗素子は、ＭＯＳで構成されたインバータと抵抗素子が並列接続されているという態様がある。これにより、信号線の微小電圧遷移をさらに増幅して、差動回路に伝達することが可能となり、より高速に信号線の電圧遷移が可能となる。
【００３７】
（３０）好ましくは、前記遅延回路は差動回路であり、差動入力信号の一方は前記信号線であり、もう一方は前記制御回路で制御される逆極性の信号線ドライブトランジスタのゲートであるという態様がある。これにより、差動回路の一方の入力信号の電圧値は、信号線の電位が遷移する電圧値と数１００ｍＶしか差異がないので、差動回路は、より高速に信号線の電圧遷移を検知でき、電流増幅回路にその情報を伝達可能となり、より高速に信号線の電圧遷移が可能となる。
【００３８】
（３１）好ましくは、前記電流増幅回路は、さらにバイパス用ＭＯＳトランジスタを有し、前記信号線がゲートに接続される前記第１または第２の電流増幅用ＭＯＳトランジスタと並列に接続され、前記差動回路の正転出力は前記バイパス用ＭＯＳトランジスタのゲートに接続されているという態様がある。これにより、差動回路は、より高速に信号線の電圧遷移を検知でき、電流増幅回路にその情報を伝達可能となり、バイパス用ＭＯＳトランジスタが高速に飽和電流特性を示すので、より高速に信号線の電圧遷移が可能となる。
【００３９】
（３２）好ましくは、前記信号線ドライブトランジスタと前記制御回路は、前記信号線の送信回路と受信回路の間に配置されているという態様がある。これにより、送信回路から伝搬した信号はより高速に電圧遷移が可能となり、送信回路に高速に信号伝達が可能となる。
【００４０】
（３３）好ましくは、前記信号線ドライブトランジスタと前記制御回路は、前記信号線の送信回路と受信回路の信号線長をＬとして、送信回路から１／４Ｌ〜１／２Ｌ以内に配置されているという態様がある。これにより、より効率的に送信回路に高速に信号伝達が可能となる。
【００４１】
（３４）好ましくは、前記信号線ドライブトランジスタと前記制御回路は、前記信号線の送信回路と別の前記信号線ドライブトランジスタと前記制御回路の信号線長をＬとして、送信回路から１／４Ｌ〜１／２Ｌ以内に配置されているという態様がある。これにより、より効率的に送信回路に高速に信号伝達が可能となる。
【００４２】
（３５）好ましくは、前記信号線ドライブトランジスタと前記制御回路は、別の前記信号線ドライブトランジスタと前記制御回路間の信号線長をＬとして、別の前記信号線ドライブトランジスタと前記制御回路から１／４Ｌ〜１／２Ｌ以内に配置されているという態様がある。これにより、より効率的に送信回路に高速に信号伝達が可能となる。
【００４３】
（３６）好ましくは、前記信号線ドライブトランジスタのソースに接続されている電源は、電源スイッチに接続されているという態様がある。これにより、信号伝達をしないときには、電子装置に流れるリーク電流をカットオフすることが可能となる。
【００４４】
（３７）好ましくは、前記電源スイッチは、前記信号線の周波数が低い場合、オフするという態様がある。これにより、信号伝達時間に高速性を要しない場合は、伝送回路のみで伝達可能となり、電子装置に流れる無駄なリーク電流をカットオフすることが可能となる。
【００４５】
（３８）好ましくは、前記信号線ドライブトランジスタのソースに接続されている電源は、前記信号線の送信回路と受信回路の電源と別電源に接続されているという態様がある。これにより、送信回路または受信回路の電源が遮断されても、信号線の電圧は維持することが可能となり、電子装置全体の電力を削減可能となる。
【００４６】
（３９）好ましくは、前記信号線ドライブトランジスタのソースに接続されている電源は、送信回路または受信回路のうち高い電源電圧と同電位であるという態様がある。これにより、送信回路、受信回路の電源電圧値が異なる場合でも、確実に信号情報を伝達することが可能となる。
【００４７】
（４０）好ましくは、前記信号線は、リコンフィギュラブルロジックの要素プロセッサ間であるという態様がある。これにより、各要素プロセッサが送受信可能な構成になっていても、より高速に信号線情報を伝達することが可能となる。
【００４８】
（４１）好ましくは、前記信号線は、ＦＰＧＡロジックの要素プロセッサ間であるという態様がある。これにより、各要素プロセッサが送受信可能な構成になっていても、より高速に信号線情報を伝達することが可能となる。
【００４９】
（４２）好ましくは、前記信号線は、マルチプロセッサの各プロセッサのコア間であるという態様がある。これにより、各コアが送受信可能な構成になっていても、より高速に信号線情報を伝達することが可能となる。
【００５０】
（４３）好ましくは、前記信号線は、複数のメモリの入出力ポートが共通に接続されたバスであるという態様がある。これにより、各メモリが送受信可能な構成になっていても、より高速に信号線情報を伝達することが可能となる。
【００５１】
（４４）好ましくは、前記信号線は、双方向バスであるという態様がある。これにより、バスが送受信可能な構成になっていても、より高速に信号線情報を伝達することが可能となる。
【００５２】
（４５）好ましくは、前記信号線は、チップ間であるという態様がある。これにより、チップ間が送受信可能な構成になっていても、より高速に信号線情報を伝達することが可能となる。
【発明の効果】
【００５３】
以上のように本発明によると、信号配線の電圧遷移を増幅する機能をもつ電子装置について、信号配線の電圧遷移を高速化できるとともに、面積および消費電力を低減することができる。
【発明を実施するための最良の形態】
【００５４】
以下、本発明にかかわる電子装置の実施の形態を図面を用いて詳細に説明する。
【００５５】
（実施の形態１）
図１は本発明の実施の形態１における電子装置１の構成を示す回路図である。この電子装置１は、信号線Ｆと、ＰＭＯＳ型の信号線ドライブトランジスタＱＰｏと、これとは極性の異なるＮＭＯＳ型の信号線ドライブトランジスタＱＮｏと、信号線Ｆの遷移状態を検知して信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰおよび信号線ドライブトランジスタＱＮｏのゲート電圧ＶＮを制御する制御回路Ａとを有している。ＰＭＯＳ型の信号線ドライブトランジスタＱＰｏは、そのソースが高電位側電源ＶＤに接続され、ドレインが信号線Ｆに接続されている。ＮＭＯＳ型の信号線ドライブトランジスタＱＮｏは、そのソースが高電位側電源ＶＤとは逆極性の低電位側電源ＶＳ（図１では接地電位０［Ｖ］）に接続され、ドレインは信号線Ｆに接続されている。制御回路Ａは、信号線Ｆの電位が遷移する際、信号線Ｆの電位が遷移する電圧方向に信号線Ｆへの電流を増幅するように信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰを制御し、かつ、信号線Ｆの電位が遷移した後、信号線Ｆの遷移後の電圧値を保持するように信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰを任意の電圧値に保つ第１の電圧保持回路Ｂ１を有している。また、制御回路Ａは、信号線Ｆの電位が遷移する際、信号線Ｆの電位が遷移する電圧方向に信号線Ｆへの電流を増幅するように信号線ドライブトランジスタＱＮｏのゲート電圧ＶＮを制御し、かつ、信号線Ｆの電位が遷移した後、信号線Ｆの遷移後の電圧値を保持するように信号線ドライブトランジスタＱＮｏのゲート電圧ＶＮを任意の電圧値に保つ第２の電圧保持回路Ｂ２を有している。
【００５６】
第１の電圧保持回路Ｂ１は、Ｐチャンネル型の電圧保持用ＭＯＳトランジスタＱＰｍを有し、信号線ドライブトランジスタＱＰｏのゲートは電圧保持用ＭＯＳトランジスタＱＰｍのゲートに接続されている。電圧保持用ＭＯＳトランジスタＱＰｍのソースは信号線ドライブトランジスタＱＰｏのソースが接続された高電位側電源ＶＤに接続されている。電圧保持用ＭＯＳトランジスタＱＰｍのゲートとドレインは共通に接続され、ダイオード構造とされている。電圧保持用ＭＯＳトランジスタＱＰｍのドレインは、信号線Ｆで制御される直流カット用スイッチ回路ｂ１の片方に接続され、直流カット用スイッチ回路ｂ１のもう片方は、高電位側電源ＶＤとは逆極性の低電位側電源ＶＳに接続されている。直流カット用スイッチ回路ｂ１は、極性の異なる２つのＭＯＳトランジスタＱＰ１，ＱＮ１の直列接続で構成され、電圧保持用ＭＯＳトランジスタＱＰｍのドレインには、電圧保持用ＭＯＳトランジスタＱＰｍと同極性のＰＭＯＳトランジスタＱＰ１が接続され、ＰＭＯＳトランジスタＱＰ１およびＮＭＯＳトランジスタＱＮ１のゲートは信号線Ｆに接続されている。
【００５７】
また、制御回路Ａにおいて、信号線Ｆで制御される第１の遷移増幅用スイッチ回路Ｃ１の片方に信号線ドライブトランジスタＱＰｏのゲートが接続され、第１の遷移増幅用スイッチ回路Ｃ１のもう片方は高電位側電源ＶＤと同極性の電源に接続されている。第１の遷移増幅用スイッチ回路Ｃ１は、信号線ドライブトランジスタＱＰｏと極性が同じＰＭＯＳトランジスタＱＰ２で構成され、ＰＭＯＳトランジスタＱＰ２のゲートが信号線Ｆに接続され、ＰＭＯＳトランジスタＱＰ２のドレインが信号線ドライブトランジスタＱＰｏのゲートに接続されている。
【００５８】
また、制御回路Ａは、信号線Ｆの電位が遷移する際、信号線Ｆの電位が遷移する電圧方向に信号線Ｆへの電流を増幅するように信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰを制御する第１の電流増幅回路Ｄ１を有している。第１の電流増幅回路Ｄ１は、第１および第２の電流増幅用ＭＯＳトランジスタＱＮ２，ＱＮ３を有し、第１の電流増幅用ＭＯＳトランジスタＱＮ２のドレインが信号線ドライブトランジスタＱＰｏのゲートに接続され、第１の電流増幅用ＭＯＳトランジスタＱＮ２のソースが第２の電流増幅用ＭＯＳトランジスタＱＮ３のドレインに接続され、第２の電流増幅用ＭＯＳトランジスタＱＮ３のソースが高電位側電源ＶＤとは逆極性の低電位側電源ＶＳに接続されている。第２の電流増幅用ＭＯＳトランジスタＱＮ３のゲートは信号線Ｆに接続され、第１の電流増幅用ＭＯＳトランジスタＱＮ２のゲートは、信号線Ｆを入力とする遅延回路Ｅの反転出力Ｅｏに接続されている。
【００５９】
制御回路Ａにおいて、逆極性の信号線ドライブトランジスタＱＮｏのゲート電圧ＶＮを制御する回路部分は、上述した第１の電圧保持回路Ｂ１、第１の電流増幅回路Ｄ１および第１の遷移増幅用スイッチ回路Ｃ１とほぼ同構成の、第２の電圧保持回路Ｂ２、第２の電流増幅回路Ｄ２および第２の遷移増幅用スイッチ回路Ｃ２によって構成されている。ただし、各回路で使用するＭＯＳトランジスタの極性および電源電圧極性が逆となっている。ｂ２は第２の電圧保持回路Ｂ２における直流カット用スイッチ回路である。
【００６０】
図２は、電子装置１の各ノードのタイミングチャートである。図２を用いて、電子装置１の動作を説明する。図２の横軸は時間であり、縦軸には、信号線Ｆの電圧と、遅延回路Ｅの反転出力Ｅｏと、信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰと、逆極性の信号線ドライブトランジスタＱＮｏのゲート電圧ＶＮを示す。
【００６１】
（ステップ１）
最初、信号線Ｆが０［Ｖ］になっているとき、遅延回路Ｅの反転出力Ｅｏおよび信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰはほぼ高電位側電源ＶＤの電源電圧ＶＤＤを示す。また、第２の電圧保持回路Ｂ２の電圧保持用ＭＯＳトランジスタＱＮｍのドレインとゲートのみが接続されており、他のどのＭＯＳトランジスタからも電流が供給されていないので、電圧保持用ＭＯＳトランジスタＱＮｍはダイオード特性となる。電圧保持用ＭＯＳトランジスタＱＮｍのゲート・ドレインはダイオードのアノードに相当する。したがって、信号線ドライブトランジスタＱＮｏのゲート電圧ＶＮは、電圧保持用ＭＯＳトランジスタＱＮｍの閾値近傍の電圧値Ｖｎを示す。このため、信号線ドライブトランジスタＱＮｏが非飽和電流特性になっているので、信号線ドライブトランジスタＱＮｏのドレインからソースが接続されている接地電位へ弱い電流が流れ出す状態になっており、信号線Ｆは０［Ｖ］に保持されている。信号線Ｆが０［Ｖ］に保持されているので、第１の遷移増幅用スイッチ回路Ｃ１におけるＰＭＯＳトランジスタＱＰ２はＯＮ状態にあり、信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰは電源電圧ＶＤＤに保持されている。直流カット用スイッチ回路ｂ１はＯＦＦ状態にある。第１の電流増幅回路Ｄ１において、第１の電流増幅用ＭＯＳトランジスタＱＮ２はＯＮ状態であるが、第２の電流増幅用ＭＯＳトランジスタＱＮ３はＯＦＦ状態となっている。
【００６２】
（ステップ２）
その後、信号線Ｆが０［Ｖ］から電源電圧ＶＤＤに遷移し始めると、第１の電流増幅回路Ｄ１の第２の電流増幅用ＭＯＳトランジスタＱＮ３がＯＦＦ状態からＯＮ状態に遷移し、信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰは、電源電圧ＶＤＤから０［Ｖ］へ遷移する。このとき、第１の遷移増幅用スイッチ回路Ｃ１におけるＰＭＯＳトランジスタＱＰ２がＯＮ状態からＯＦＦ状態に遷移し、また、その論理反転で、第２の遷移増幅用スイッチ回路Ｃ２のＮＭＯＳトランジスタがＯＦＦ状態からＯＮ状態に遷移し、信号線ドライブトランジスタＱＮｏのゲート電圧ＶＮは０［Ｖ］へ遷移する。つまり、信号線ドライブトランジスタＱＰｏのＯＮ動作および信号線ドライブトランジスタＱＮｏのＯＦＦ動作が強化される。この遷移動作により、信号線Ｆでは信号線ドライブトランジスタＱＰｏから電流が流れ込み、信号線Ｆの電圧は増幅される。
【００６３】
（ステップ３）
次に、信号線Ｆがほぼ電源電圧ＶＤＤに遷移すると、遅延回路Ｅの反転出力Ｅｏが電源電圧ＶＤＤから０［Ｖ］に遷移し、第１の電流増幅用ＭＯＳトランジスタＱＮ２がＯＦＦされるので、第１の電流増幅回路Ｄ１はカットオフされる。第１の電圧保持回路Ｂ１の電圧保持用ＭＯＳトランジスタＱＰｍのドレインとゲートのみが接続されており、他のどのＭＯＳトランジスタからも電流が供給されていないので、電圧保持用ＭＯＳトランジスタＱＰｍはダイオード特性となる。電圧保持用ＭＯＳトランジスタＱＰｍのゲート・ドレインは、ダイオードのカソードに相当する。したがって、信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰは、電源電圧ＶＤＤから電圧保持用ＭＯＳトランジスタＱＰｍの閾値電圧分下がった電圧値Ｖｐで保持される。このため、信号線ドライブトランジスタＱＰｏが非飽和電流特性になっているので、信号線ドライブトランジスタＱＰｏのソースからドレインを経由して信号線Ｆへ弱い電流が流れ出す状態になっており、信号線Ｆは電源電圧ＶＤＤに保持されている。
【００６４】
（ステップ４）
次に、信号線Ｆが電源電圧ＶＤＤから０［Ｖ］に遷移し始めると、第２の電流増幅回路Ｄ２がＯＦＦ状態からＯＮ状態に遷移し、信号線ドライブトランジスタＱＮｏのゲート電圧ＶＮは、０［Ｖ］から電源電圧ＶＤＤへ遷移する。また、第１の遷移増幅用スイッチ回路Ｃ１のＰＭＯＳトランジスタＱＰ２がＯＦＦ状態からＯＮ状態に遷移し、信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰは電源電圧ＶＤＤへ遷移する。つまり、信号線ドライブトランジスタＱＮｏのＯＮ動作および信号線ドライブトランジスタＱＰｏのＯＦＦ動作が強化される。この遷移動作により、信号線Ｆでは信号線ドライブトランジスタＱＮｏから電流が流れ出し、信号線Ｆの電圧は増幅される。
【００６５】
（ステップ１）信号線Ｆがほぼ０［Ｖ］に遷移すると、各ノードは最初の状態に戻る。
【００６６】
以上で説明した電子装置１の特長を、以下にまとめて列記する。
【００６７】
本実施の形態の電子装置１においては、信号線Ｆを駆動する信号線ドライブトランジスタＱｏ（ＱＰｏまたはＱＮｏ）は、直列段数を１段のみで構成でき、かつ、信号線Ｆに特別に電圧保持回路を付加せずに、信号線Ｆの電位を保持することが可能となり、面積削減と電力削減が可能となる。なぜなら、一般的に電子装置１を設計する際、信号線Ｆへ電流を流し込む信号線ドライブトランジスタＱｏのゲート幅を一番大きくするからである。具体的には、信号線ドライブトランジスタＱｏは、電子装置１の他のＭＯＳトランジスタのゲート幅より２倍から３倍大きいので、仮に信号線ドライブトランジスタＱｏを直列２段構成とすると、ゲート幅はさらに２倍となり、電子装置１のトランジスタサイズの３０％以上を占めてしまう。
【００６８】
例えば、信号線ドライブトランジスタＱｏのゲート幅サイズを４、他の素子のゲート幅サイズを１とすると、４／（９＋４）＝３０％となる。しかし、本実施の形態では、２／１３＝１５％で良いので、面積削減となる。この削減効果は、特許文献１の図６、非特許文献１のＦｉｇ．２などの回路と比較しても同等の効果がある。
【００６９】
また、一般的には、信号線Ｆに直接接続する正帰還バッファを構成する各ＭＯＳトランジスタのゲート幅サイズは、信号線ドライブトランジスタＱｏの約１／４であり、全体でおおよそ、信号線ドライブトランジスタＱｏのゲート幅サイズ相当となる。この正帰還バッファの面積削減も可能となる。
【００７０】
電力削減効果に関しては、電力＝１／２×（ゲート容量）×（信号線の周波数）×（電源電圧）×（信号線の振幅電圧）であるので、先に述べた面積削減効果で示したように、本実施の形態の電子装置１のゲートサイズは大幅に削減されており、その効果は自明であると考える。
【００７１】
なお、信号線ドライブトランジスタＱＰｏだけでも信号線Ｆの電圧増幅は可能であるが、信号線ドライブトランジスタＱＮｏを付加することにより、信号線Ｆの逆遷移においても、信号線Ｆの電圧を増幅することが可能となる。
【００７２】
また、上述した第１の電圧保持回路Ｂ１の構成より、電子装置１のプロセス製造ばらつき、電源電圧変動、温度変動にかかわらず、信号線Ｆは、より高精度に耐ノイズ性を高く維持できる。
【００７３】
さらに、第１の電圧保持回路Ｂ１のダイオード部に関して電圧保持用ＭＯＳトランジスタＱＰｍを用いることにより、信号線ドライブトランジスタＱＰｏと電圧保持用ＭＯＳトランジスタＱＰｍとでミラー対称構造が実現できているので、製造プロセスばらつき、電源電圧変動、温度変動に対して、より強く信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰを任意の電圧値に保つことが可能となる。
【００７４】
さらに、第１の電圧保持回路Ｂ１の電圧保持用ＭＯＳトランジスタＱＰｍのゲートとドレインは共通に接続されている。これにより、信号線ドライブトランジスタＱＰｏとの間でカレントミラー回路の構成が実現可能となるので、電圧保持用ＭＯＳトランジスタＱＰｍのソース・ドレイン間に流れる電流量に対して、ある任意の電流比率になるように信号線ドライブトランジスタＱＰｏのゲート電圧値は制御可能となり、信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰを制御しやすくなる。
【００７５】
さらに、第１の電圧保持回路Ｂ１の電圧保持用ＭＯＳトランジスタＱＰｍのドレインは、信号線Ｆで制御される直流カット用スイッチ回路ｂ１の片方に接続され、直流カット用スイッチ回路ｂ１のもう片方は、高電位側電源ＶＤとは逆極性の低電位側電源ＶＳに接続されている。これにより、信号線Ｆの遷移状態に応じて、電圧保持用ＭＯＳトランジスタＱＰｍのドレイン電圧値を可変にすることが可能となり、第１の電圧保持回路Ｂ１は、信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰを制御しやすくなる。
【００７６】
さらに、直流カット用スイッチ回路ｂ１は、極性の異なる２つのＭＯＳトランジスタＱＰ１，ＱＮ１の直列接続で構成され、電圧保持用ＭＯＳトランジスタＱＰｍのドレインには、電圧保持用ＭＯＳトランジスタＱＰｍと同極性のＰＭＯＳトランジスタＱＰ１が接続され、ＰＭＯＳトランジスタＱＰ１およびＮＭＯＳトランジスタＱＮ１のゲートは信号線Ｆに接続されている。これにより、信号線Ｆの電位が遷移する際のみ、電圧保持用ＭＯＳトランジスタＱＰｍのドレインは極性の異なる電源に接続されるので、ＤＣ電流をカットオフし、電力削減をすることが可能となる。
【００７７】
さらに、信号線ドライブトランジスタＱＰｏのゲートは、信号線Ｆで制御される第１の遷移増幅用スイッチ回路Ｃ１の片方に接続され、第１の遷移増幅用スイッチ回路Ｃ１のもう片方は、高電位側電源ＶＤと同極性の電源に接続されている。これにより、信号線Ｆの遷移状態に応じて、信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰを電源電圧値にするか否かを制御することが可能となる。
【００７８】
さらに、第１の遷移増幅用スイッチ回路Ｃ１は、信号線ドライブトランジスタＱＰｏと極性が同じＰＭＯＳトランジスタＱＰ２で構成され、ＰＭＯＳトランジスタＱＰ２のゲートは信号線Ｆに接続され、ＰＭＯＳトランジスタＱＰ２のドレインが信号線ドライブトランジスタＱＰｏのゲートに接続されている。これにより、信号線Ｆの電位が信号線ドライブトランジスタＱＰｏに接続された電源電圧電源電圧ＶＤＤと逆の場合、信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰは電源電圧と同じになり、信号線ドライブトランジスタＱＰｏはカットオフされ、信号線Ｆの電圧遷移を妨げる無駄な電流を信号線Ｆに流さないので、低消費電力化が可能となる。
【００７９】
さらに、制御回路Ａは、信号線Ｆの電位が遷移する際、信号線Ｆの電位が遷移する電圧方向に信号線Ｆへの電流を増幅するように信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰを制御する第１の電流増幅回路Ｄ１を有している。これにより、信号線Ｆの電位が遷移する電圧方向へ信号線ドライブトランジスタＱＰｏから電流が流れ込む（出す）ので、信号線Ｆは急峻に電圧遷移することが可能となる。
【００８０】
さらに、第１の電流増幅回路Ｄ１は、第１および第２の電流増幅用ＭＯＳトランジスタＱＮ２，ＱＮ３を有し、第１の電流増幅用ＭＯＳトランジスタＱＮ２のドレインが信号線ドライブトランジスタＱＰｏのゲートに接続され、第１の電流増幅用ＭＯＳトランジスタＱＮ２のソースが第２の電流増幅用ＭＯＳトランジスタＱＮ３のドレインに接続され、第２の電流増幅用ＭＯＳトランジスタＱＮ３のソースが高電位側電源ＶＤとは逆極性の低電位側電源ＶＳに接続されている。これにより、信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰは、信号線ドライブトランジスタＱＰｏのソース電圧と逆の電位に制御可能となり、信号線Ｆは急峻に電圧遷移することが可能となる。
【００８１】
さらに、第２の電流増幅用ＭＯＳトランジスタＱＮ３のゲートは信号線Ｆに接続され、第１の電流増幅用ＭＯＳトランジスタＱＮ２のゲートは、信号線Ｆを入力とする遅延回路Ｅの反転出力Ｅｏに接続されている。これにより、信号線Ｆの電位が遷移するある一定の時間のみ信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰは、信号線ドライブトランジスタＱＰｏのソース電圧と逆の電位に制御可能となり、信号線Ｆは急峻に電圧遷移することが可能であることに加え、さらに信号線ドライブトランジスタＱＰｏのゲートリーク電流を削減することが可能となる。
【００８２】
なお、図３に示すように、第１の電流増幅回路Ｄ１の第１の電流増幅用ＭＯＳトランジスタＱＮ２のゲートが信号線Ｆに接続され、第２の電流増幅用ＭＯＳトランジスタＱＮ３のゲートが、信号線Ｆを入力とする遅延回路Ｅの反転出力Ｅｏに接続されていてもよい。これにより、信号線Ｆが０Ｖから電源電圧ＶＤＤへ遷移するある一定の時間のみ信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰは、信号線ドライブトランジスタＱＰｏのソース電圧と逆の電位に第１の電流増幅用ＭＯＳトランジスタＱＮ２のみを介して伝達可能となり、信号線Ｆは急峻に電圧遷移することが可能であることに加え、さらに信号線ドライブトランジスタＱＰｏのゲートのリーク電流を削減することが可能となる。
【００８３】
なお、第１の電圧保持回路Ｂ１の電圧保持用ＭＯＳトランジスタＱＰｍは、信号線ドライブトランジスタＱＰｏよりゲート酸化膜厚が厚いことが望ましい。これにより、電圧保持用ＭＯＳトランジスタＱＰｍの閾値は信号線ドライブトランジスタＱＰｏの閾値より高くなり、信号線ドライブトランジスタＱＰｏのソース・ドレイン間電流が非飽和電流特性を示すのに必要なゲートの電圧値を生成しやすくなり、かつ電圧保持用ＭＯＳトランジスタＱＰｍのゲートのリーク電流を削減できる。
【００８４】
なお、第１の電圧保持回路Ｂ１の電圧保持用ＭＯＳトランジスタＱＰｍの閾値は信号線ドライブトランジスタＱＰｏより高いことが望ましい。これにより、電圧保持用ＭＯＳトランジスタＱＰｍの閾値は信号線ドライブトランジスタＱＰｏの閾値より高くなり、信号線ドライブトランジスタＱＰｏのソース・ドレイン間電流が非飽和電流特性を示すのに必要なゲートの電圧値を生成しやすくなり、かつ電圧保持用ＭＯＳトランジスタＱＰｍのソース・ドレイン間（サブスレッシュホルド）のリーク電流を削減できる。
【００８５】
なお、第１の電圧保持回路Ｂ１の電圧保持用ＭＯＳトランジスタＱＰｍのゲート長は信号線ドライブトランジスタＱＰｏより長いことが望ましい。これにより、電圧保持用ＭＯＳトランジスタＱＰｍの閾値は信号線ドライブトランジスタＱＰｏの閾値より高くなり、信号線ドライブトランジスタＱＰｏのソース・ドレイン間電流が非飽和電流特性を示すのに必要なゲートの電圧値を生成しやすくなり、かつ電圧保持用ＭＯＳトランジスタＱＰｍのソース・ドレイン間のリーク電流を削減できる。
【００８６】
なお、第１の電圧保持回路Ｂ１の電圧保持用ＭＯＳトランジスタＱＰｍのゲート幅は信号線ドライブトランジスタＱＰｏより短いことが望ましい。これにより、電圧保持用ＭＯＳトランジスタＱＰｍの閾値は信号線ドライブトランジスタＱＰｏの閾値より高くなり、信号線ドライブトランジスタＱＰｏのソース・ドレイン間電流が非飽和電流特性を示すのに必要なゲートの電圧値を生成しやすくなり、かつ電圧保持用ＭＯＳトランジスタＱＰｍのゲートおよびソース・ドレイン間のリーク電流を削減できる。
【００８７】
第１の電圧保持回路Ｂ１の電圧保持用ＭＯＳトランジスタＱＰｍのソースは信号線ドライブトランジスタＱＰｏのソースが接続された高電位側電源ＶＤに接続されている。これにより、電子装置１の電源電圧変動により生じる信号線ドライブトランジスタＱＰｏの電流変動分をモニタすることが可能となり、その電流量に応じたゲート電圧ＶＰを信号線ドライブトランジスタＱＰｏのゲートに印加することができるので、信号線Ｆは、より高精度に耐ノイズ性を高く維持できる。
【００８８】
なお、第１の電圧保持回路Ｂ１の電圧保持用ＭＯＳトランジスタＱＰｍの基板電圧は制御可能であってもよい。これにより、電子装置１のプロセス変動によって生じる信号線ドライブトランジスタＱＰｏの電流変動分を、電圧保持用ＭＯＳトランジスタＱＰｍの基板電圧を制御することにより補うことが可能となり、その電流量に応じたゲート電圧ＶＰを信号線ドライブトランジスタＱＰｏのゲートに印加することができるので、信号線Ｆは、より高精度に耐ノイズ性を高く維持できる。
【００８９】
なお、第１の電圧保持回路Ｂ１の電圧保持用ＭＯＳトランジスタＱＰｍのソースの電圧は制御可能であってもよい。これにより、電子装置１のプロセス変動によって生じる信号線ドライブトランジスタＱＰｏの電流変動分を、電圧保持用ＭＯＳトランジスタＱＰｍのソース電圧を制御することにより補うことが可能となり、その電流量に応じたゲート電圧ＶＰを信号線ドライブトランジスタＱＰｏのゲートに印加することができるので、信号線Ｆは、より高精度に耐ノイズ性を高く維持できる。
【００９０】
なお、第１の電圧保持回路Ｂ１はさらに第２の電圧保持用ＭＯＳトランジスタ（図示せず）を有し、電圧保持用ＭＯＳトランジスタＱＰｍのソースが第２の電圧保持用ＭＯＳトランジスタのゲート、ドレインに接続されていてもよい。これにより、電圧保持用ＭＯＳトランジスタＱＰｍのソースの電圧値は、第２の電圧保持用ＭＯＳトランジスタのソースの電圧値よりさらに第２の電圧保持用ＭＯＳトランジスタの閾値分だけ異なった電圧値となるので、信号線ドライブトランジスタＱＰｏの非飽和領域特性を示すのに必要な信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰの値になるように制御しやすくなる。
【００９１】
なお、第１の電圧保持回路Ｂ１の電圧保持用ＭＯＳトランジスタＱＰｍの代わりにダイオードを用いてもよい。トランジスタを用いず、例えば、ウェルと拡散部により構成可能となる。トランジスタとは別の特性を示すので、トランジスタのゲート幅の製造ばらつきに左右されずに、信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰを制御できる。
【００９２】
なお、第１の電圧保持回路Ｂ１の電圧保持用ＭＯＳトランジスタＱＰｍについては、ＰＭＯＳトランジスタの代わりにＮＭＯＳトランジスタで構成してもよい。その場合は、ＮＭＯＳトランジスタのゲートとドレインが高電位側電源ＶＤに接続され、ＮＭＯＳトランジスタのソースが信号線ドライブトランジスタＱＰｏのゲートに接続される。これにより、電子装置１をレイアウト設計する際、ＮＭＯＳトランジスタでの構成が主体となり、ＮＭＯＳトランジスタは、ＰＭＯＳトランジスタに比べて移動度が高いため、ＮＭＯＳトランジスタでＰＭＯＳトランジスタと同じ電流能力を実現するならば、トランジスタ幅が削減可能となり、面積と電力が削減可能となる。
【００９３】
なお、第１の電圧保持回路Ｂ１は、図４に示したように、さらにＰＭＯＳのＤＣカット用ＭＯＳトランジスタＱＰ３を有し、ＤＣカット用ＭＯＳトランジスタＱＰ３のドレインが電圧保持用ＭＯＳトランジスタＱＰｍのゲートと接続され、ＤＣカット用ＭＯＳトランジスタＱＰ３のソースが電圧保持用ＭＯＳトランジスタＱＰｍのドレインに接続されており、ＤＣカット用ＭＯＳトランジスタＱＰ３のゲートは、信号線Ｆを入力とする遅延回路Ｅの反転出力Ｅｏに接続されている形態でもよい。これにより、信号線ドライブトランジスタＱＰｏと電圧保持用ＭＯＳトランジスタＱＰｍで構成されたカレントミラー回路は、電圧保持用ＭＯＳトランジスタＱＰｍのゲートとドレイン間の接続を制御することが可能となり、ＤＣ電流をカットオフし、電力削減をすることが可能となる。さらに、信号線Ｆの電位が遷移を始めたある一定時間後のみ信号線ドライブトランジスタＱＰｏと電圧保持用ＭＯＳトランジスタＱＰｍで構成されたカレントミラー回路として動作するので、それまでの間、無駄な電力を削減することが可能となる。さらに、この効果により、第１の電流増幅回路Ｄ１の出力電圧（ＶＰ）の遷移を高速にすることが可能となる。
【００９４】
なお、第１の電圧保持回路Ｂ１のＮＭＯＳトランジスタＱＮ１と第１の電流増幅回路Ｄ１の第２の電流増幅用ＭＯＳトランジスタＱＮ３を別々に図１では記載しているが、兼用させても同様な効果を発揮できることはいうまでもない。
【００９５】
なお、第１の電圧保持回路Ｂ１のＰＭＯＳトランジスタＱＰ１がない構成でも、貫通電流は少し犠牲になるが、本電子装置１の効果を発揮できる。ＰＭＯＳトランジスタＱＰ１がない場合は、面積削減効果がある。
【００９６】
（実施の形態２）
図５は、遅延回路Ｅの別の形態を示す。信号線Ｆは波形検出回路２に接続されており、波形検出回路２の出力は、遅延回路ＥのトライステートインバータのＥｎ［３：１］，Ｅｐ［３：１］を制御する。信号線Ｆの波形の傾きに応じて波形検出回路２の出力信号の値が異なる構成をとっている。信号線Ｆの波形が緩やかなほど、遅延回路Ｅの遅延値は大きくなるように制御されている。つまり、遅延回路Ｅの遅延は、信号線Ｆの波形の傾きに応じて可変である。これにより、信号線Ｆの波形の傾き（スリューレート。単位：電圧／時間）に応じて、信号線Ｆの電位が遷移する時間を高精度に検知でき、その時間に応じて、より確実に信号線ドライブトランジスタＱｏのゲート電圧ＶＰ，ＶＮは、信号線ドライブトランジスタＱｏのソース電圧と逆の電位に制御可能となり、信号線Ｆは急峻に電圧遷移することが可能であることに加え、さらに、無駄に信号線ドライブトランジスタＱｏのゲート電圧ＶＰ，ＶＮを信号線ドライブトランジスタＱｏのソース電圧と逆の電位に制御しないので、信号線ドライブトランジスタＱｏのゲートのリーク電流を削減することが可能となる。
【００９７】
（実施の形態３）
図６は、第１の電流増幅回路Ｄ１の別の形態を示す。信号線Ｆは周波数検出回路３に接続されており、周波数検出回路３の出力は、第１の電流増幅回路Ｄ１の出力電圧ＶＰ（信号線ドライブトランジスタＱＰｏのゲート電圧）の制御電圧が異なる（図６中では、０［Ｖ］，０．２［Ｖ］，０．４［Ｖ］に設定されている。）ようにＥｎ［３：１］を制御する。信号線Ｆにおける電圧波形の周期が遅ければ遅いほど、高電圧側（０．４［Ｖ］）に第１の電流増幅回路Ｄ１の出力電圧ＶＰを制御する。
【００９８】
つまり、第１の電流増幅回路Ｄ１の出力電圧ＶＰは、信号線Ｆにおける電圧波形の周期に応じて可変である。これにより、信号遷移の周期に応じて信号線ドライブトランジスタＱＰｏの電流能力を調整することが可能となり、無駄な電力を削減することが可能となる。なお、周波数検出回路３は、電子装置１の外にあってもよいし、あらかじめ周波数が電子装置１を使用するチップのアプリケーションで決まっている場合は、ソフトウェアでＥｎ［３：１］を制御してもよい。
【００９９】
（実施の形態４）
図７は、第１の電流増幅回路Ｄ１の別の制御方法の形態を示す。信号線Ｆをデータ入力（Ｄ）とするフリップフロップ４を有している。フリップフロップ４のクロックＣＫは、信号線Ｆと同期し併走しているクロック線７をとる。ロジック回路５は、信号線Ｆの即値と前値（フリップフロップの出力Ｑ）に応じて、テーブル６に示したような制御信号Ｅｎ［２：１］を出力する。この制御信号Ｅｎ［２：１］によって第１の電流増幅回路Ｄ１の出力電圧を制御し、可変にする。
【０１００】
これにより、信号線Ｆの遷移状態に応じて、信号線ドライブトランジスタＱｏの電流能力を調整することが可能となり、無駄な電力を削減することが可能となるだけでなく、信号線Ｆの振幅が変調されるので、さらに安定した信号伝達が可能となる。
【０１０１】
なお、フリップフロップ４のクロックＣＫは、信号線Ｆと同期し併走しているクロック線７をとることが望ましい。これにより、信号線Ｆと配線パターンなどの物理形状がほぼ同じで、同期したクロック線７をフリップフロップ４のクロックＣＫに使用する場合は、信号線Ｆと配線パターンなどの物理形状が異なる併走しないクロックをフリップフロップ４に使用したときと比べ、セットアップエラーやホールドエラーなどデータエラー転送が起きにくくなり、フリップフロップ４のデータ値を格納することがより確実となる。つまり、より確実に信号線Ｆの即値と前値を利用することが可能となり、安定した信号伝達が可能となる。
【０１０２】
（実施の形態５）
図８は、信号線ドライブトランジスタＱＰｏが複数並列にあり、そのゲート電圧ＶＰの別の制御方法の形態を示す。
【０１０３】
信号線ドライブトランジスタＱＰｏそれぞれのゲート電圧ＶＰ１，ＶＰ２，ＶＰ３は、信号線Ｆにおける電圧波形の周期に応じて、周波数検出回路３からの出力Ｅｎ［３：１］により、第１の電流増幅回路Ｄ１に接続された選択スイッチ８を介して選択制御される。信号線Ｆの周波数が低い場合は、信号線ドライブトランジスタＱＰｏの電流能力が小さくなるように制御される。これにより、信号線ドライブトランジスタＱＰｏの電流能力をより高精度に調整することが可能となり、信号線ドライブトランジスタＱＰｏのゲート容量で消費する無駄な電力を削減することが可能となる。
【０１０４】
なお、各信号線ドライブトランジスタＱＰｏのゲートサイズは、同じであってもよいし、異なっていてもよい。
【０１０５】
信号線ドライブトランジスタＱＰｏのゲートサイズが異なっている場合は、制御信号Ｅｎ［３：１］により、より高分解能に電流能力を可変に信号線ドライブトランジスタＱＰｏは制御される。
【０１０６】
なお、実施の形態３に示した第１の電流増幅回路Ｄ１を使用してもよい。これにより、さらに高分解能電流能力を可変に信号線ドライブトランジスタＱＰｏは制御されることとなる。
【０１０７】
なお、各信号線ドライブトランジスタＱＰｏの基板電圧値を各々、周波数検知情報に従って可変にしてもよい。そうすることにより、さらに高分解能電流能力を可変に信号線ドライブトランジスタＱＰｏは制御されることとなる。さらに、信号線ドライブトランジスタＱＰｏのゲート電圧ＶＰを保持する第１の電圧保持回路Ｂ１の電圧がばらつき、第１の電圧保持回路Ｂ１で補正できない場合でも、信号線ドライブトランジスタＱＰｏの基板電圧も制御することにより、信号線Ｆのデータ保持可能となる。
【０１０８】
なお、周波数検出回路３は、電子装置１の外にあってもよいし、あらかじめ周波数が電子装置１を使用するチップのアプリケーションで決まっている場合は、ソフトウェアでＥｎ［３：１］を制御してもよい。
【０１０９】
（実施の形態６）
図９は、遅延回路Ｅの別の形態を示す。遅延回路Ｅは、インバータチェーン回路９ａと、終端抵抗回路９ｂと、信号線Ｆと終端抵抗回路９ｂの出力を入力とする差動回路９ｃで構成されており、差動回路９ｃの正転出力が遅延回路Ｅの反転出力Ｅｏ′となる。第１の電流増幅回路Ｄ１は、実施の形態１で示した回路に加え、Ｎチャンネル型のバイパス用ＭＯＳトランジスタＱＮ４が第１の電流増幅用ＭＯＳトランジスタＱＮ２と並列に接続され、バイパス用ＭＯＳトランジスタＱＮ４のゲートは遅延回路Ｅの反転出力Ｅｏ′に接続されている。
【０１１０】
終端抵抗回路９ｂは、抵抗素子ＲとインバータＩｎの並列接続によって構成されている。差動回路９ｃは、図１０の（ａ），（ｂ）に示したような差動ペアＭＯＳトランジスタで構成された回路で構成されている。図１０の（ａ），（ｂ）のノード名ＯＵＴが差動回路９ｃの正転出力であり、ノード名／ＯＵＴが差動回路９ｃの反転出力である。差動回路９ｃは、信号線Ｆの微小な電圧差を高速に電圧増幅する。そのような機能をもつ差動回路であれば、図１０で示した回路構成以外でも特に支障はない。
【０１１１】
なお、遅延回路Ｅの反転出力Ｅｏは、インバータチェーン回路９ａの出力の代わりに、差動回路９ｃの反転出力を用いてもよい。これにより、わざわざインバータチェーン回路９ａを搭載する必要がないので、面積削減効果があるし、信号線Ｆが高速伝送の際、第１の電流増幅回路Ｄ１が追従可能となり、電子装置１の安定動作ができる効果がある。
【０１１２】
信号線Ｆは、終端抵抗回路９ｂにより数１０倍の反転電圧増幅がなされ、終端抵抗回路９ｂの出力に伝達される。したがって、差動回路９ｃの出力信号Ｅｏ′は、信号線Ｆのわずかな電圧振幅により、電源電圧ＶＤＤに遷移する。よって、バイパス用ＭＯＳトランジスタＱＮ４が大電流を流すので、第１の電流増幅回路Ｄ１の出力電圧ＶＰは、瞬時に０Ｖに遷移することが可能となる。実施の形態１で示した第１の電流増幅回路Ｄ１では、第１の電流増幅回路Ｄ１の出力電圧ＶＰは、信号線Ｆの電圧遷移によって、第１の電流増幅用ＭＯＳトランジスタＱＮ２の電流能力が決まるので、徐々にしか０Ｖに遷移しないところを改善した実施の形態である。
【０１１３】
これにより、信号線Ｆの微小な電圧遷移を検出して、その結果を第１の電流増幅回路Ｄ１に伝達し、信号線ドライブトランジスタＱｏを電流増幅できるので、信号線Ｆの高速な電圧遷移が可能となる。
【０１１４】
なお、終端抵抗回路９ｂ中、抵抗素子Ｒだけで構成してもよい。この場合は、差動回路９ｃの高速性は犠牲になるが、インバータＩｎによる電力削減と面積削減が可能となる。
【０１１５】
なお、差動回路９ｃのマイナス入力端子に終端抵抗回路９ｂの出力の代わりに、逆極性の信号線ドライブトランジスタＱＮｏのゲート電圧ＶＮを入力してもよい。これにより、差動回路９ｃの一方の入力信号の電圧値は、信号線Ｆの電位が遷移する電圧値と数１００ｍＶしか差異がないので、差動回路９ｃは、より高速に信号線Ｆの電圧遷移を検知でき、第１の電流増幅回路Ｄ１にその情報を伝達可能となり、より高速に信号線Ｆの電圧遷移が可能となる。
【０１１６】
（実施の形態７）
図１１は、電子装置１の半導体集積回路で構成されたチップ内での配置の形態を示す。チップ内には、パッドＰＡＤからのデータ入出力をインターフェースするメモリ制御ブロック１０、メモリ制御ブロック１０からデータをやりとりするプロセッサ１１のブロックがあり、各ブロックは、送受信回路１２を介してデータをやりとりする。その送受信回路１２の間に電子装置１が配置される。
【０１１７】
送信回路から受信回路までの配線距離をＬとするならば、電子装置１は、送信回路から約１／３Ｌに配置すると最も高速にデータ信号を伝送可能である。
【０１１８】
これは、配線距離Ｌを１０分割し、その分割した各抵抗をＲ、配線容量をＣとすると、送信から各ノード（１０分割ポイントの任意のポイントをＮとする）の信号電圧がＶＤＤ＿Ｈのとき、その遷移時間ｔは、
ｔ＝（ΣＩ×Ｒ×Ｃ）×ｌｎ（ＶＤＤ／ＶＤＤ＿Ｈ）  ……………（１）
（Σは、Ｉ＝１からＮ）
例えば、送信から受信まで信号電圧が０．５ＶＤＤの遷移時間ｔは、
ｔ＝（１０ＲＣ＋９ＲＣ＋８ＲＣ＋７ＲＣ＋６ＲＣ＋５ＲＣ＋４ＲＣ＋３ＲＣ＋２ＲＣ
＋１ＲＣ）×ｌｎ（ＶＤＤ／０．５ＶＤＤ）  ……………（２）
＝５５ＲＣ×ｌｎ２
＝３８ＲＣ
となる。ｌｎは対数である。
【０１１９】
電子装置１は、信号線Ｆの電圧を増幅する回路である。したがって、電源電圧値の半分の値に達する時点の電圧増幅率が減衰し飽和する直前の信号遷移を示す信号線Ｆのある箇所に電子装置１を挿入することが一番効率的である。これらは、スパイス（ＳＰＩＣＥ）シミュレーションによっても算出できるし、上記の（１）式を利用し、各ノードでの電圧増幅率を求めるため、時間微分することによっても算出できる。この結果として、信号配線を１０分割した各ノードで最適なポイントは、送信回路から３番目である。各々の電子装置１の間に、さらに別の電子装置１を挿入する箇所も同様な関係である。
【０１２０】
これにより、送信回路から伝搬した信号はより高速に電圧遷移が可能となり、送信回路に高速に信号伝達が可能となる。
【０１２１】
なお、電子装置１は、物理配置の都合によって、信号線Ｆの送信回路と受信回路の信号線長をＬとして、送信回路から１／４Ｌ〜１／２Ｌ以内に配置されても１／３Ｌで配置した場合と比較すると、若干信号遷移時間は劣化するが、他の箇所に挿入する場合と比べると、それほど信号遷移の時間は影響を受けない。電子装置１間に、さらに電子装置１を挿入する場合も同様である。
【０１２２】
なお、電子装置１の高電位側電源ＶＤ、低電位側電源ＶＳは、電源スイッチに接続されていてもよい。これにより、信号伝達をしないときには、電子装置１に流れるリーク電流をカットオフすることが可能となる。
【０１２３】
また、電源スイッチは、信号線Ｆの周波数が低い場合、オフしてもよい。これにより、信号伝達時間に高速性を要しない場合は、伝送回路のみで伝達可能となり、電子装置１に流れる無駄なリーク電流をカットオフすることが可能となる。
【０１２４】
なお、送信回路と受信回路の電源と別電源に電子装置１の高電位側電源ＶＤ、低電位側電源ＶＳは接続されてもよい。これにより、送信回路または受信回路の電源が遮断されても、信号線Ｆの電圧は維持することが可能となり、チップ全体の電力を削減可能となる。
【０１２５】
なお、電子装置１の高電位側電源ＶＤ、低電位側電源ＶＳは、送信回路または受信回路のうち高い電源電圧と同電位であることが望ましい。これにより、送信回路、受信回路の電源電圧値が異なる場合でも、確実に信号情報を伝達することが可能となる。さらに、送信回路の電圧が低く、受信回路の電源電圧が高い場合、さらに面積削減の効果を発揮する。それは、わざわざ、受信回路部に信号電圧をレベルシフトする回路を必要としないからである。
【０１２６】
なお、電子装置１は、リコンフィギュラブルロジックの要素プロセッサ（ＰＥ）間の配線に配置されてもよい。これにより、各要素プロセッサが送受信可能な構成になっていても、より高速に信号線情報を伝達することが可能となる。
【０１２７】
なお、電子装置１は、ＦＰＧＡロジックの要素プロセッサ間の配線に配置されてもよい。これにより、各要素プロセッサが送受信可能な構成になっていても、より高速に信号線情報を伝達することが可能となる。
【０１２８】
なお、電子装置１は、マルチプロセッサの各プロセッサのコア間の配線に配置されてもよい。これにより、各コアが送受信可能な構成になっていても、より高速に信号線情報を伝達することが可能となる。
【０１２９】
なお、電子装置１は、複数のメモリの入出力ポートが共通に接続されたバスに配置されてもよい。これにより、各メモリが送受信可能な構成になっていても、より高速に信号線情報を伝達することが可能となる。
【０１３０】
なお、電子装置１は、双方向バスに配置されてもよい。これにより、バスが送受信可能な構成になっていても、より高速に信号線情報を伝達することが可能となる。
【０１３１】
なお、電子装置１は、チップ間に配置されてもよい。図１２にその態様を示す。チップ１３の間に電子装置１が配置されている。これにより、チップ間が送受信可能な構成になっていても、より高速に信号線情報を伝達することが可能となる。
【０１３２】
（実施の応用形態）
図１３は、本発明の実施の形態における電子装置１を備えた通信装置の概観を示す。携帯電話２０は、ベースバンドＬＳＩ２１およびアプリケーションＬＳＩ２２を備えている。ベースバンドＬＳＩ２１およびアプリケーションＬＳＩ２２は、実施の形態における電子装置１を有する半導体集積回路である。電子装置１は、従来よりも少ない消費電力で動作可能であるため、ベースバンドＬＳＩ２１およびアプリケーションＬＳＩ２２ならびにこれらを備えた携帯電話２０についてもまた低電力動作が可能となる。さらに、携帯電話２０が備えている半導体集積回路であってベースバンドＬＳＩ２１およびアプリケーションＬＳＩ２２以外のものについても、当該半導体集積回路が備える論理回路を電子装置１とすることによって、上記と同様の効果を得ることができる。
【０１３３】
なお、電子装置１を備えた通信装置は、携帯電話に限定されるべきではなく、これ以外にも、例えば、通信システムにおける送信機・受信機やデータ伝送を行うモデム装置などを含むものである。すなわち、本発明によって、有線・無線や光通信・電気通信の別を問わず、また、デジタル方式・アナログ方式の別を問わず、あらゆる通信装置について消費電力低減の効果を得ることができる。
【０１３４】
図１４は、電子装置１を備えた情報再生装置の概観を示す。光ディスク装置３０は、光ディスクから読み取った信号を処理するメディア信号処理ＬＳＩ３１と、その信号の誤り訂正や光ピックアップのサーボ制御を行う誤り訂正・サーボ処理ＬＳＩ３２とを備えている。そして、メディア信号処理ＬＳＩ３１および誤り訂正・サーボ処理ＬＳＩ３２は、電子装置１を有する半導体集積回路である。電子装置１は、従来よりも少ない消費電力で動作可能であるため、メディア信号処理ＬＳＩ３１および誤り訂正・サーボ処理ＬＳＩ３２ならびにこれらを備えた光ディスク装置３０もまた低電力動作が可能となる。さらに、光ディスク装置３０が備えている半導体集積回路であってメディア信号処理ＬＳＩ３１および誤り訂正・サーボ処理ＬＳＩ３２以外のものについても、当該半導体集積回路が備える論理回路を電子装置１とすることによって、上記と同様の効果を得ることができる。
【０１３５】
なお、電子装置１を備えた情報再生装置は、光ディスク装置に限定されるべきではなく、これ以外にも、例えば、磁気ディスクを内蔵した画像録画再生装置や半導体メモリを媒体とした情報記録再生装置などを含むものである。すなわち、本発明によって、情報が記録されたメディアの別を問わず、あらゆる情報再生装置（情報記録機能を含んでいてもよい）について消費電力低減の効果を得ることができる。
【０１３６】
図１５は、電子装置１を備えた画像表示装置の概観を示す。テレビジョン受像機４０は、画像信号や音声信号を処理する画像・音声処理ＬＳＩ４１と、表示画面やスピーカなどのデバイスを制御するディスプレイ・音源制御ＬＳＩ４２とを備えている。そして、画像・音声処理ＬＳＩ４１およびディスプレイ・音源制御ＬＳＩ４２は、電子装置１を有する半導体集積回路である。電子装置１は、従来よりも少ない消費電力で動作可能であるため、画像・音声処理ＬＳＩ４１およびディスプレイ・音源制御ＬＳＩ４２ならびにこれらを備えたテレビジョン受像機４０もまた低電力動作が可能となる。さらに、テレビジョン受像機４０が備えている半導体集積回路であって画像・音声処理ＬＳＩ４１およびディスプレイ・音源制御ＬＳＩ４２以外のものについても、当該半導体集積回路が備える論理回路を電子装置１とすることによって、上記と同様の効果を得ることができる。
【０１３７】
なお、電子装置１を備えた画像表示装置は、テレビジョン受像機に限定されるべきではなく、これ以外にも、例えば、電気通信回線を通じて配信されるストリーミングデータを表示する装置をも含むものである。すなわち、本発明によって、情報の伝送方法の別を問わず、あらゆる画像表示装置について消費電力低減の効果を得ることができる。
【０１３８】
図１６は、電子装置１を備えた撮像装置の概観を示す。デジタルカメラ５０は、電子装置１を有する半導体集積回路である信号処理ＬＳＩ５１を備えている。電子装置１は、従来よりも少ない消費電力で動作可能であるため、信号処理ＬＳＩ５１およびこれを備えたデジタルカメラ５０もまた低電力動作が可能となる。さらに、デジタルカメラ５０が備えている半導体集積回路であって信号処理ＬＳＩ５１以外のものについても、当該半導体集積回路が備える論理回路を電子装置１とすることによって、上記と同様の効果を得ることができる。
【０１３９】
なお、電子装置１を備えた撮像装置は、デジタルカメラに限定されるべきではない。これ以外にも、例えば、各種センサ機器や電子計算機など、およそ半導体集積回路を備えた装置全般を含むものである。そして、本発明によって、電子装置１全般について消費電力低減の効果を得ることができる。
【０１４０】
図１７は、本発明の電子装置１を備えた電子制御装置およびその電子制御装置を備えた移動体の概観を示す。自動車６０は、電子制御装置６１を備えている。電子制御装置６１は、電子装置１を有する半導体集積回路であって、自動車６０のエンジンやトランスミッションなどを制御するエンジン・トランスミッション制御ＬＳＩ６２を備えている。また、自動車６０は、ナビゲーション装置６３を備えている。ナビゲーション装置６３もまた電子制御装置６１と同様に、電子装置１を有する半導体集積回路であるナビゲーション用ＬＳＩ６４を備えている。
【０１４１】
電子装置１は、従来よりも少ない消費電力で動作可能であるため、エンジン・トランスミッション制御ＬＳＩ６２およびこれを備えた電子制御装置６０もまた低電力動作が可能となる。同様に、ナビゲーションＬＳＩ６２およびこれを備えたナビゲーション装置６３もまた低電力動作が可能となる。さらに、電子制御装置６１が備えている半導体集積回路であってエンジン・トランスミッション制御ＬＳＩ６２以外のものについても、当該半導体集積回路が備える論理回路を電子装置１とすることによって、上記と同様の効果を得ることができる。ナビゲーション装置６３についても同様のことがいえる。そして、電子制御装置６１の低消費電力化によって、自動車６０における消費電力も低減することができる。
【０１４２】
なお、電子装置１を備えた電子制御装置は、上記のエンジンやトランスミッションを制御するものに限定されるべきではなく、これ以外にも、例えば、モータ制御回路など、およそ半導体集積回路を備え、動力源を制御する装置全般を含むものである。そして、本発明によって、そのような電子制御装置について消費電力低減の効果を得ることができる。
【０１４３】
また、電子装置１を備えた移動体は、自動車に限定されるべきではなく、これ以外にも、例えば、列車や飛行機など、およそ動力源であるエンジンやモータなどを制御する電子制御装置を備えたもの全般を含むものである。そして、本発明によって、そのような移動体について消費電力低減の効果を得ることができる。
【産業上の利用可能性】
【０１４４】
本発明の電子装置は、特に信号配線が増幅される場合の消費電力が少なく、小面積で済むため、ＩＣカードや、モバイル用途向けのバッテリ駆動の製品、例えば、ノートＰＣ、携帯電話、携帯音楽プレーヤなどに有用である。
【図面の簡単な説明】
【０１４５】
【図１】本発明の実施の形態１における電子装置の構成を示す回路図
【図２】本発明の実施の形態１における電子装置の動作を示すタイミングチャート
【図３】本発明の実施の形態１における電子装置の電流増幅回路の構成を示す回路図
【図４】本発明の実施の形態１における電子装置の電圧保持回路の構成を示す回路図
【図５】本発明の実施の形態２における電子装置の遅延回路の構成を示す回路図
【図６】本発明の実施の形態３における電子装置の電流増幅回路の構成を示す回路図
【図７】本発明の実施の形態４における電子装置の電流増幅回路の構成を示す回路図
【図８】本発明の実施の形態５における電子装置の信号線ドライブトランジスタの詳細図
【図９】本発明の実施の形態６における電子装置の遅延回路と電流増幅回路の構成を示す回路図
【図１０】本発明の実施の形態６における電子装置の遅延回路内の差動回路の構成を示す回路図
【図１１】本発明の実施の形態７における電子装置を備えたチップの概略図
【図１２】本発明の実施の形態７における電子装置を備えたチップ間の概略図
【図１３】本発明の実施の形態の応用における電子装置を備えた通信装置の概観図
【図１４】本発明の実施の形態の応用における電子装置を備えた情報再生装置の概観図
【図１５】本発明の実施の形態の応用における電子装置を備えた画像表示装置の概観図
【図１６】本発明の実施の形態の応用における電子装置を備えた撮像装置の概観図
【図１７】本発明の実施の形態の応用における電子装置を備えた電子制御装置が搭載された移動体の概観図
【符号の説明】
【０１４６】
１  電子装置
２  波形検出回路
３  周波数検出回路
Ａ  制御回路
Ｂ１，Ｂ２  電圧保持回路
ｂ１，ｂ２  直流カット用スイッチ回路
Ｃ１，Ｃ２  遷移増幅用スイッチ回路
Ｄ１，Ｄ２  電流増幅回路
Ｅ  遅延回路
Ｆ  信号線
ＱＰｏ  信号線ドライブトランジスタ
ＱＮｏ  逆極性の信号線ドライブトランジスタ
ＱＰｍ，ＱＮｍ  電圧保持用ＭＯＳトランジスタ
ＱＮ２，ＱＮ３  電流増幅用ＭＯＳトランジスタ
ＱＰ３  ＤＣカット用ＭＯＳトランジスタ
【図１】
2008147747.tif 000003
【図２】
2008147747.tif 000004
【図３】
2008147747.tif 000005
【図４】
2008147747.tif 000006
【図５】
2008147747.tif 000007
【図６】
2008147747.tif 000008
【図７】
2008147747.tif 000009
【図８】
2008147747.tif 000010
【図９】
2008147747.tif 000011
【図１０】
2008147747.tif 000012
【図１１】
2008147747.tif 000013
【図１２】
2008147747.tif 000014
【図１３】
2008147747.tif 000015
【図１４】
2008147747.tif 000016
【図１５】
2008147747.tif 000017
【図１６】
2008147747.tif 000018
【図１７】
2008147747.tif 000019