(57)【要約】【課題】回路部品の特性が与えられた場合に、直ちに、その回路部品を含む回路のシミュレーションの模擬パラメータを得る。【解決手段】シミュレーション指令部が、信号特性を生成するシミュレーション部に対して、信号特性の生成を指令する。そして、特性値抽出部が、第一の模擬パラメータによって生成された信号特性を第二の模擬パラメータによって生成される信号特性と識別する特性値を前記信号特性から抽出する。さらに、模擬パラメータ決定部が、模擬パラメータに複数の設定値を設定して得られた特性値と設定値とによって、特性値から模擬パラメータへの第１の写像関係を決定する。【選択図】図１
2008250981.tif 000002
【特許請求の範囲】
【請求項１】
模擬パラメータによってトランジスタの動作を模擬し、前記トランジスタの信号特性を生成するシミュレーション部と、
前記模擬パラメータに第一の値を設定することによって生成された第１信号特性と、前記模擬パラメータに第一の値とは異なる第二の値を設定することによって生成される第２信号特性とを識別する特性値を、前記信号特性から抽出する特性値抽出部と、
前記模擬パラメータに複数の設定値を設定することによってそれぞれ得られた前記特性値と前記設定値との組み合わせによって、前記特性値から前記模擬パラメータへの第１の写像関係を決定する模擬パラメータ決定部と、を備える設計支援装置。
【請求項２】
模擬パラメータによってトランジスタの動作を模擬し、前記トランジスタの信号特性を生成するシミュレーション部に対して、前記信号特性の生成を指令するシミュレーション指令ステップと、
前記模擬パラメータに第一の値を設定することによって生成された第１信号特性と、前記模擬パラメータに第一の値とは異なる第二の値を設定することによって生成される第２信号特性とを識別する特性値を、前記信号特性から抽出する特性値抽出ステップと、
前記模擬パラメータに複数の設定値を設定することによってそれぞれ得られた前記特性値と前記設定値との組み合わせによって、前記特性値から前記模擬パラメータへの第１の写像関係を決定する模擬パラメータ決定ステップと、をコンピュータに実行させる設計支援プログラム。
【請求項３】
模擬パラメータによってトランジスタの動作を模擬し、前記トランジスタの信号特性を生成するシミュレーション部に対して、前記信号特性の生成を指令するシミュレーション指令ステップと、
前記模擬パラメータに第一の値を設定することによって生成された第１信号特性と、前記模擬パラメータに第一の値とは異なる第二の値を設定することによって生成される第２信号特性とを識別する特性値を、前記信号特性から抽出する特性値抽出ステップと、
前記模擬パラメータに複数の設定値を設定することによってそれぞれ得られた前記特性値と前記設定値との組み合わせによって、前記特性値から前記模擬パラメータへの第１の写像関係を決定する模擬パラメータ決定ステップと、をコンピュータが実行する半導体装置の設計支援方法。
【請求項４】
前記模擬パラメータ決定ステップは、前記特性値と前記設定値との組み合わせによって、前記模擬パラメータから前記特性値への第２の写像関係を決定するモデル生成ステップと、
前記第２の写像関係を基に、前記特性値から前記模擬パラメータへの前記第１の写像関係を決定する逆写像決定ステップと、を有する請求項３に記載の半導体装置の設計支援方法。
【請求項５】
前記信号特性は、前記トランジスタのドレイン電流値とドレイン電圧値との組み合わせ、または前記ドレイン電流値とゲート電圧値との組み合わせによって記述される請求項３または４に記載の半導体装置の設計支援方法。
【請求項６】
前記特性値は、所定の前記ドレイン電圧値における複数の前記ドレイン電流値、所定の前記ゲート電圧値における複数の前記ドレイン電流値、所定の前記ドレイン電流値における複数の前記ドレイン電圧値、所定の前記ドレイン電流値における複数の前記ゲート電圧値、所定の前記ドレイン電圧値における複数の前記ドレイン電流値に対する所定の演算結果、所定の前記ゲート電圧値における複数の前記ドレイン電流値に対する所定の演算結果、所定の前記ドレイン電流値における複数の前記ドレイン電圧値に対する所定の演算結果
、所定の前記ドレイン電流値における複数の前記ゲート電圧値に対する所定の演算結果、回路部品が構成される半導体基板の基板バイアスの前記信号特性への影響の程度を示すパラメータ、トランジスタの線形領域条件下の少なくとも１つの前記ゲート電圧値に対する前記ドレイン電流値と前記線形領域条件下の閾値との組み合わせ、トランジスタの飽和領域条件下の２つの前記ゲート電圧値に対する前記ドレイン電流値の組み合わせ、トランジスタの飽和領域条件下の２つの前記ドレイン電圧値に対する前記ドレイン電流値の組み合わせ、基板バイアスが所定値に設定されたときの前記ドレイン電流値、トランジスタの線形領域条件下の少なくとも１つの前記ゲート電圧値に対する前記ドレイン電流値と前記線形領域条件下の閾値と前記トランジスタの飽和領域条件下の２つの前記ゲート電圧値に対する前記ドレイン電流値との組み合わせ、トランジスタの線形領域条件下の少なくとも１つの前記ゲート電圧値に対する前記ドレイン電流値と前記線形領域条件下の閾値とトランジスタの飽和領域条件下の２つの前記ゲート電圧値に対する前記ドレイン電流値とトランジスタの飽和領域条件下の２つの前記ドレイン電圧値に対する前記ドレイン電流値との組み合わせ、トランジスタの線形領域条件下での前記ゲート電圧の変化量に対する前記ドレイン電流の変化量の比である相互コンダクタンス、トランジスタの飽和領域条件下での前記ゲート電圧の変化量に対する前記ドレイン電流の変化量の比である相互コンダクタンス、トランジスタの前記閾値、前記ドレイン電圧の変化率に対する前記閾値の変化量の比である前記閾値の前記ドレイン電圧依存性、および、基板バイアスが変化したときとの前記信号特性への影響の程度を示すボディ効果の少なくとも１つを含む、請求項５に記載の半導体装置の設計支援方法。
【請求項７】
前記トランジスタが形成される領域のレイアウト情報と、前記トランジスタの前記特性値との関係を示す複数組の情報によって、前記レイアウト情報から前記特性値への第３の写像関係を求めるステップと、
前記第１の写像関係の入力値である特性値として、前記レイアウト情報に前記第３の写像関係を適用した値を代入することによって、前記レイアウト情報から前記模擬パラメータへの写像である第４の写像関係を求めるステップとをさらに有する請求項３から６のいずれかに記載の半導体装置の設計支援方法。
【請求項８】
模擬パラメータによってトランジスタの動作を模擬し、前記トランジスタの信号特性を生成するシミュレーション部に対して、前記信号特性の生成を指令するシミュレーション指令ステップと、
前記模擬パラメータに第一の値を設定することによって生成された第１信号特性を前記模擬パラメータに第一の値とは異なる第二の値を設定することによって生成される第２信号特性と識別する特性値を前記信号特性から抽出する特性値抽出ステップと、
前記模擬パラメータに複数の設定値を設定することによってそれぞれ得られた前記特性値と前記設定値との組み合わせによって、前記特性値から前記模擬パラメータへの第１の写像関係を決定する模擬パラメータ決定ステップと、
前記トランジスタが形成される領域のレイアウト情報と前記特性値との関係を規定する第３の写像関係に基づいて、前記特性値を得るステップと、
前記特性値から前記第１の写像関係にしたがって前記模擬パラメータを取得するステップと、
前記模擬パラメータにしたがって、前記トランジスタを含む回路の動作を模擬する回路シミュレーションを実行し、前記回路の動作特性値を得るステップと、
前記動作特性値が所定の条件を満足したときに前記レイアウト情報に基づいて、半導体回路を製造する工程と、
を含むことを特徴とする半導体回路の製造方法。
【請求項９】
前記特性値として複数の値を設定し、特性値の組み合わせを設定する特性値設定部と、
前記第１の写像関係に前記特性値の組み合わせを入力することによって前記特性値の組
み合わせに応じた前記模擬パラメータの組み合わせを得る模擬パラメータ取得部と、
前記シミュレーション指令部に対して、前記模擬パラメータの組み合わせによって前記信号特性の生成を指令し、前記特性値抽出部および前記模擬パラメータ決定部の処理を実行する制御部と、をさらに備える請求項１に記載の設計支援装置。
【請求項１０】
コンピュータに、
前記特性値として複数の値を設定し、特性値の組み合わせを設定する特性値設定ステップと、
前記前記第１の写像関係に前記特性値の組み合わせを入力することによって前記特性値の組み合わせに応じた模擬パラメータの組み合わせを得る模擬パラメータ取得ステップと、
前記シミュレーション指令部に対して、前記模擬パラメータの組み合わせによって前記信号特性の生成を指令させるともに、前記特性値抽出ステップおよび模擬パラメータ決定ステップの処理を実行する制御ステップと、をさらに実行させる請求項２に記載の設計支援プログラム。
【請求項１１】
コンピュータが、
前記特性値として複数の値を設定し、特性値の組み合わせを設定する特性値設定ステップと、
前記前記第１の写像関係に前記特性値の組み合わせを入力することによって前記特性値の組み合わせに応じた模擬パラメータの組み合わせを得る模擬パラメータ取得ステップと、
前記シミュレーション指令部に対して、前記模擬パラメータの組み合わせによって前記信号特性の生成を指令させるともに、前記特性値抽出ステップおよび前記模擬パラメータ決定ステップの処理を実行する制御ステップと、をさらに実行する請求項３に記載の半導体装置の設計支援方法。
【請求項１２】
コンピュータが、
前記特性値として複数の値を設定し、複数特性値の組み合わせを設定する特性値設定ステップと、
前記前記第１の写像関係に前記特性値の組み合わせを入力することによって前記特性値の組み合わせに応じた模擬パラメータの組み合わせを得る模擬パラメータ取得ステップと、
前記シミュレーション指令部に対して、前記模擬パラメータの組み合わせによって前記信号特性の生成を指令させるともに、前記特性値抽出ステップおよび模擬パラメータ決定ステップの処理を実行する制御ステップと、をさらに実行する請求項８に記載の半導体回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路の設計技術、製造技術に関する。
【背景技術】
【０００２】
近年、ＬＳＩの微細化が進むにつれて、回路素子のレイアウトパターンの相異、レイアウトパターンの位置関係の相異、あるいは製造工程でのわずかなプロセス変更が回路特性に大きく影響するようになっている。また、これらの影響をトランジスタ特性の予測に取り込む方法も提案されている。
【０００３】
しかし、そのような予測されたトランジスタ特性を使って回路シミュレーションを行うためには、トランジスタ特性の違いを回路シミュレーションの中で使われるパラメータに置き換える必要があった。しかし、それらの具体的な変換手法は提案されていなかった。
【０００４】
このため、従来は、例えば、回路素子のレイアウトパターンと経験的に得られた基板上に形成されるパターンとの関係、および、そのような基板上のパターンとトランジスタ特性の実測値との関係を求めていた。そして、シミュレーション結果が、トランジスタ特性の実測値に一致するように、回路素子のレイアウトパターンの補正値を求めていた。そして、補正されたレイアウトパターンにしたがって、回路シミュレーションのパラメータを求めていた（例えば、下記特許文献２参照）。
【特許文献１】特開２００４−０８６５４６号公報
【特許文献２】特開２００６−３２９８２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、回路部品の特性が与えられた場合に、直ちに、その回路部品を含む回路のシミュレーションの模擬パラメータを得ることができる技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は前記課題を解決するために、以下の手段を採用した。すなわち、本発明では、シミュレーション指令部が、模擬パラメータによってトランジスタの動作を模擬し、前記トランジスタの信号特性を生成するシミュレーション部に対して、前記信号特性の生成を指令する。
【０００７】
そして、特性値抽出部が、模擬パラメータに第一の値を設定することによって生成された第１信号特性と、上記模擬パラメータに第一の値とは異なる第二の値を設定することによって生成される第２信号特性とを識別する特性値を、前記信号特性から抽出する。
【０００８】
さらに、模擬パラメータ決定部が、上記模擬パラメータに複数の設定値を設定することによってそれぞれ得られた前記特性値と前記設定値との組み合わせによって、前記特性値から模擬パラメータへの第１の写像関係を決定する。
【０００９】
このような構成により、本発明は、回路を構成する回路部品について上記信号特性または特性値が与えられたときに、第１の写像関係を適用して模擬パラメータを求めることができる。したがって、模擬パラメータによって回路部品の動作を模擬するシミュレーション部に対して、求めた模擬パラメータにて、対応する回路部品を組み合わせた回路全体の信号特性の生成を指令できる。
【発明の効果】
【００１０】
本発明によれば、回路部品の特性が与えられた場合に、直ちに、その回路部品を含む回路のシミュレーションの模擬パラメータを得ることができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明を実施するための最良の形態（以下、実施形態という）に係る回路の設計技術、およびその設計技術による設計データにしたがって電子回路デバイスを製造する技術について説明する。
【００１２】
《発明の骨子》
図１に、本設計支援装置の機能ブロック図を示す。この設計支援装置は、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）を設計するためのＣＡＤ（Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）システムの一機能として実現される。ここで想定するＣＡＤシステムは、一般的なコンピュータの上に実現される。コンピュータは、例えば、ＣＰＵ、メモリ、外部記憶装置（例えば、ハードディスク、取り外し可能な可搬記録媒体の駆動装置等）、外部記憶装置とのインターフェース、通信インターフェース、表示装置、入出力装置（例えば、キーボード、マウス等のポインティングデバイス等）を有する。
【００１３】
本設計支援装置は、このようなコンピュータで実行されるコンピュータプログラムによって実現される。このコンピュータプログラムは、通信インターフェースあるいは取り外し可能な可搬記録媒体の駆動装置を通じて、ハードディスク上にインストールされる。ＣＰＵは、インストールされたコンピュータプログラムをメモリにロードし、実行する。これによって、設計支援装置の機能が実現される。また、コンピュータが、この設計支援装置の機能を提供することによって、本発明の設計支援方法が実行される。
【００１４】
図１のように、本設計支援装置は、ユーザの操作を受け付ける入力部・ユーザインターフェース１０と、入力部・ユーザインターフェース１０の指示にしたがって処理を開始し、シミュレーション部１２にシミュレーションパラメータを設定してシミュレーションの実行を指令するシミュレーション指令部１１と、シミュレーション部１２で生成されたトランジスタ特性情報から、トランジスタ特性値を抽出する特性値抽出部１３と、特性値抽出部で抽出された特性値およびシミュレーションパラメータにしたがって、シミュレーションパラメータおよびトランジスタ特性値をモデル化する模擬パラメータ決定部１４を有する。
【００１５】
入力部・ユーザインターフェース１０は、入力装置および表示装置を制御し、ユーザインターフェースを構成する。入力部・ユーザインターフェース１０は、ユーザからの入力を受け付け、処理を起動し、処理結果を表示装置に表示する。
【００１６】
シミュレーション部１２は、ＳＰＩＣＥ等のシミュレーションプログラムである。シミュレーション部１２は、多様な回路部品を組み合わせた回路の動作をシミュレートする。回路の動作には、回路に含まれる回路部品の電流電圧特性、遅延時間、消費電力が含まれる。また、回路の動作には、回路全体の電流電圧特性、遅延時間、消費電力が含まれる。本実施形態では、回路部品としてトランジスタを想定する。シミュレーション部１２は、回路部品の特性を指定する多数のシミュレーションパラメータを受け付け、シミュレーションを実行する。
【００１７】
ここで、シミュレーションパラメータとは、その値の指定によって回路部品の動作を決定するパラメータである。シミュレーション部１２は、パラメータで指定される回路部品の特性を再現し、そのような回路部品の組み合わせからなる回路全体の動作をシミュレー
トする。これによって、設計者は、回路部品の電流電圧特性が既知である場合に、そのような回路部品を複数組み合わせた回路全体の動作を確認できる。
【００１８】
シミュレーション指令部１１は、個々の回路部品、例えば、トランジスタについて、複数組のシミュレーションパラメータを設定する。複数組のシミュレーションパラメータは、例えば、最小値と最大値を指定された範囲で、所定の数値間隔で設定される。そして、シミュレーション指令部１１は、シミュレーション部１２に対して、そのようなシミュレーションパラメータの組によるシミュレーションの実行を指令する。
【００１９】
その結果、シミュレーションパラメータに対するトランジスタ特性情報が生成される。ここで、トランジスタ特性情報とは、例えば、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄ、およびドレイン電流Ｉｄによって（Ｖｇ，Ｖｄ，Ｉｄ）の組で表される電流電圧特性である。
【００２０】
特性値抽出部１３は、それらのトランジスタ特性情報から、特徴的な値を選択して、トランジスタ特性値とする。トランジスタ特性値とは、例えば、ゲート電圧Ｖｇを所定値に固定したときのドレイン電圧Ｖｄ１に対するドレイン電流値Ｉｄ１、ドレイン電圧Ｖｄ２に対するドレイン電流値Ｉｄ２等である。また、ドレイン電圧を所定値に固定したときのドレイン電流のゲート電圧の微小変化量に対する微小増加量（傾きを示す接線）が最大となるゲート電圧Ｖｇ１における接線と、ドレイン電圧Ｖｇ軸との交点として得られる閾値Ｖｔｈである。
【００２１】
模擬パラメータ決定部１４は、シミュレーション部１２へ入力されたシミュレーションパラメータの組とシミュレーションの結果得られたトランジスタ特性値との関係をモデル化する。モデル化とは、例えば、一方から他方への写像関係を作成することをいう。写像関係は、１以上の変数に対して一意に値を決定できる関係をいい、例えば、これら変数の多項式を例示できる。
【００２２】
本実施形態では、模擬パラメータ決定部１４は、モデル生成部１４１と逆写像決定部１４２を有する。モデル生成部１４１は、シミュレーションパラメータからトランジスタ特性値への写像を決定する。この写像は、例えば、重回帰分析の手順にしたがって、シミュレーションパラメータを変数とする多項式でトランジスタ特性値を表す。また、逆写像決定部１４２は、モデル生成部１４１で生成された写像を逆変換する逆写像を求める。これによって、逆写像決定部１４２は、トランジスタ特性値を変数とする多項式でシミュレーションパラメータを表す。
【００２３】
その結果、本実施形態では、一旦トランジスタ特性情報を（Ｖｇ，Ｖｄ，Ｉｄ）の組で付与されると、これらの値から、トランジスタ特性値を生成し、直ちに、シミュレーションパラメータを得ることができる。その結果、ユーザは、本設計支援装置にトランジスタ特性情報が（Ｖｇ，Ｖｄ，Ｉｄ）の組で付与することで、それらのトランジスタ特性を有するトランジスタを複数含む回路について、回路全体のシミュレーションを実行し、回路全体の動作特性を確認することができる。
【００２４】
なお、模擬パラメータ決定部１４は、必ずしも、まず、トランジスタ特性値をモデル化し、その後、逆写像を求めることによって、シミュレーションパラメータをモデル化するという処理に限定されるわけではない。すなわち、シミュレーション結果から、直ちにシミュレーションパラメータをトランジスタ特性値でモデル化してもよい。この手順は別途変形例に示される。
【００２５】
《第１実施形態》
以下、図２から図５の図面に基づいて、本発明の第１実施形態に係る回路の設計方法、
その設計方法による回路設計を支援する設計支援装置を説明する。
【００２６】
本設計支援装置は、回路を構成する回路部品の特性を与えられ、そのような回路部品をシミュレートするシミュレーションプログラムのパラメータ（シミュレーションパラメータ）を求める機能を提供する。
【００２７】
＜シミュレーションパラメータの例＞
シミュレーションパラメータは、典型的には、ロングチャネルの閾値（Vth0）、飽和速度（VSAT）、移動度（U0）、Lg（ゲート長）、W（ゲート幅）、閾値のドレイン電圧依存
性、ボディ効果、ゲート下もぐり込み拡散長等である。
【００２８】
なお、シミュレーションパラメータは、ロングチャネルの閾値（Vth0）、飽和速度（VSAT）、移動度（U0）、Lg（ゲート長）、W（ゲート幅）、閾値のドレイン電圧依存性、ボ
ディ効果、ゲート下もぐり込み拡散長等のパラメータのリファレンス値からの差分、あるいは比を使ってその変化量を表したものであってもよい。すなわち、標準のトランジスタにおけるそれぞれの標準のパラメータの値からのずれ量を定義しても構わない。上述のように、これらのパラメータは、シミュレーションプログラムごとに定められている。
【００２９】
このうち、Lg（ゲート長）、W（ゲート幅）等は、ネットリスト中のゲート長、ゲート
幅に対応する物理量である。ただし、シミュレーションパラメータは、設計データに対応するパラメータでも、設計データをそのまま用いることが妥当でない場合がある。
【００３０】
設計データを基に、成膜、フォトリソグラフィ、エッチング等を実施した場合に、基板上のパターン形状および寸法は、設計データの形状および寸法とは必ずしも一致しない。したがって、正確な回路シミュレーションの結果を得るためにには、シミュレーションパラメータは、基板上に形成される物理形状を反映した値を設定する必要がある。特に、Lg（ゲート長）は周辺レイアウトの影響を受けやすく、且つトランジスタ特性（例えば、ショートチャンネル効果による閾値の変化）にも大きな影響を与えることが知られている。そこで、もしLgのレイアウト依存がモデル式、あるいはテーブル等によって表現できる場合は、シミュレーション部１２において、複数のLg毎にシミュレーションを実行し、Lg毎にシミュレーションパラメータの組とシミュレーションの結果得られたトランジスタ特性値との関係をモデル化することでさらに精度を向上させることができる。当然ではあるが、レイアウト依存するトランジスタ特性を本実施例に従ってシミュレーションパラメータに変換する場合、Lgのレイアウト依存のモデル式、あるいはテーブルを参照することで、最適な（特定のLg）モデルを選択する必要がある。Lg毎のモデル式を持つ代わりにLgをシミュレーションパラメータの一つに加えたモデルを準備しても同様の効果が得られる。当然ではあるが、抽出されたシミュレーションパラメータを使って回路特性をシミュレーションする際には、ネットリスト上の各トランジスタのLgは、上記変換過程において用いたLgのレイアウト依存のモデル、あるいはテーブルと同じでることが必要である。
【００３１】
また、シミュレーションパラメータの中には、ロングチャネルの閾値（Vth0）のように、設計データ、あるいは、設計値であるトランジスタ特性に対応しないパラメータもある。ロングチャネルの閾値（Vth0）とは、チャネル長が十分に長い場合の閾値をいい、現実に設計される回路のゲート長でのトランジスタ特性としては設定できないパラメータである。
【００３２】
また、飽和速度（VSAT）は、本来は、電子の移動速度が移動度を比例係数として電界に比例するという法則が成立しない程度を示すパラメータである。このようなパラメータに対して、どのような値を設定すべきかを示す指針は存在しなかった。
【００３３】
従来は、実測されたトランジスタ特性、例えば、ドレイン電流、閾値電圧が、シミュレーション値と一致するように、シミュレーションパラメータのLg（ゲート長）、W（ゲー
ト幅）を補正していた（例えば、特開２００６−３２９８４２号公報）。また、さらに、応力変動による特性変化を補正する提案もあった（特開２００４−８６５４６号公報）。
【００３４】
特開２００６−３２９８４２号公報のように、Lg（ゲート長）、W（ゲート幅）を調整
すれば、閾値電圧、あるいは、ドレイン電圧を電源電圧としたときの最大ドレイン電流値を合わせ込むことはできる。しかし、ドレイン電圧を電源電圧未満の中間電圧としたときのドレイン電圧ドレイン電流特性を忠実に再現することは困難である。また、特開２００４−８６５４６号公報では、具体的にどうように応力変化がシミュレーションパラメータに変換されるかが開示されていない。
【００３５】
本実施形態では、以下に説明するように、トランジスタ特性値と上述のシミュレーションパラメータとの関係をモデル化する。
【００３６】
図２は、回路特性シミュレーションに基づいて、トランジスタ特性値をシミュレーションパラメータでモデル化する第１工程（図２に「シミュレーション」で示される）とシミュレーションパラメータをトランジスタ特性値でモデル化する第２工程（図２で「逆変換」で示される）を示す図である。本実施形態では、シミュレーションパラメータをトランジスタ特性値でモデル化する第２工程は、第１工程で得られたモデル式を逆に解く、あるいは逆変換してモデル化する。
【００３７】
このように、回路特性シミュレーションの実行時に設定可能なシミュレーションパラメータは、極めて多数存在する。本設計支援装置は、ユーザからの設定にしたがって、多数のシミュレーションパラメータ中から、設定値を変更すべきパラメータ（図２に、変調パラメータで示す）と、固定値を設定するパラメータ（固定パラメータという）に分ける。なお、以下では、変調パラメータを単にシミュレーションパラメータという。
【００３８】
そして、本設計支援装置は、複数のシミュレーションパラメータの多数組に対して、回路特性シミュレーションプログラムを実行する。これによって、それぞれのシミュレーションパラメータの組に対して、トランジスタ特性情報を得る。トランジスタ特性情報は、例えば、ゲート電圧を固定したときのソースとドレインとの間の電流電圧特性として得られる。また、ドレイン電圧を固定したときのゲート電圧ドレイン電流特性として得られる。これらのトランジスタ特性は、例えば、ゲート電圧、ドレイン電圧、ドレイン電流の組（Ｖｇｉ，Ｖｄｉ，Ｉｄｉ、ｉは整数）として得られる。
【００３９】
そして、本設計支援装置は、得られたトランジスタ特性情報から、そのトランジスタ特性情報を特徴付ける値（以下、トランジスタ特性値と呼ぶ）を抽出する。これは、例えば、ゲート電圧Ｖｇおよびドレイン電圧Ｖｄが所定値のときのドレイン電流である。また、例えば、線形領域での、ドレイン電圧を所定値にしたときのゲート電圧の変化量に対するドレイン電流の変化量の比として得られる相互コンダクタンスである。
【００４０】
本設計支援装置は、そのようなトランジスタ特性値を複数個抽出する。そして、本設計支援装置は、シミュレーションパラメータの組と、得られたトランジスタ特性値の組との関係を記録する。そして、シミュレーションパラメータの複数の組に対して、それぞれトランジスタ特性値の組が得られたときに、シミュレーションパラメータからトランジスタ特性値への写像関係を求める。この写像関係は、例えば、シミュレーションパラメータの多項式によってトランジスタ特性値を表せばよい。このような多項式は、例えば、重回帰分析を実行することで求めることができる。  重回帰分析は、複数の変動量を独立変数として、その独立変数の項の係数を決定することによって、求める特性値に多項式の値（目
的変数ともいう）をフィットさせる解析方法である。多項式の項は、一般に１次以上であり、複数の変数の積が含まれてもよい。通常は、所定の独立変数の定義域にて、目的の特性値と多項式の値とが、最もエラーが少なくなるように、係数が決定される。なお、１つの目的変数を、１つの独立変数で予測する式を求める場合は、単回帰分析といい、最小二乗法で求めることができる。周知のように、最小二乗法は、目的変数と、実測値との誤差の二乗和を最小にするように式の係数を決定する。重回帰分析は、これを複数の変数に拡張したものである。
【００４１】
例えば、多項式がＹ＝Ｆ（ｘ１，ｘ２，．．．，ｘｎ）、ここで、Ｆ（ｘ１，ｘ２，．．．，ｘｎ）がｘ１，ｘ２，．．．，ｘｎの多項式である場合を例に説明する。例えば、Ｆ（ｘ１，ｘ２，．．．，ｘｎ）＝ａ０＋ａ１・ｘ１＋，．．．，＋ａｍ・ｘ１・．．．・Ｘｎである。
【００４２】
この場合、独立変数ｘ１，ｘ２，．．．，ｘｎ、目的変数Ｙの実測値の組（Ｙｉ，ｘ１ｉ、ｘ２ｉ，．．．，ｘｎｉ，ｉは整数）に対して、
ＥＲＲＯＲ＝（Ｙｉ−Ｆ（ｘ１，ｘ１ｉ、ｘ２ｉ，．．．，ｘｎｉ））2によって誤差が
定義され、誤差が最小になるように、係数ａ０，．．．，ａｍが決定される。
【００４３】
この誤差は、一般的には、それぞれの係数ａ０，．．．，ａｍに偏微分され、最小値が判定される。誤差は、係数ａ０，．．．，ａｍの２次の式であるので、偏微分されて１次の式となる。したがって、誤差最小を求めることは、連立方程式を解くことに帰着される。コンピュータ上での連立１次方程式の解法は、周知であるので、その説明を省略する。
【００４４】
このような重回帰分析を処理するプログラムの実行によって、シミュレーションパラメータとトランジスタ特性値の関係が得られることになる。
【００４５】
一旦、トランジスタ特性値が、シミュレーションパラメータの多項式で表されると、本設計支援装置は、シミュレーションパラメータをトランジスタ特性値の多項式に逆変換する。これは、シミュレーションパラメータの多項式で表された複数のトランジスタ特性値の組からなる連立方程式を解く処理である。その結果、本設計支援装置では、トランジスタ特性値が得られれば、直ちに、シミュレーションパラメータを得ることができる。したがって、直ちに、回路特性のシミュレーションが実行可能となる。
【００４６】
＜トランジスタ特性値＞
図３に、トランジスタ特性値の例を示す。この例では、ゲート電圧Ｖｇを固定したドレイン電圧Ｖｄとドレイン電流Ｉｄとの関係と、ドレイン電圧Ｖｄを固定したゲート電圧Ｖｇとドレイン電流Ｉｄとの関係がトランジスタ特性情報として示されている。
【００４７】
図３では、１つのトランジスタの電流電圧特性が連続した曲線で示されている。しかし、実際にシミュレーションで得られるのは、（ゲート電圧Ｖｇ，ドレイン電圧Ｖｄ，ドレイン電流Ｉｄ）の離散値の組である。トランジスタ特性値は、１つのトランジスタの電流電圧特性を特徴付ける値であり、電流電圧特性の特定の点での値そのもの、傾き、切片、接線等によって規定される。以下、本設計支援装置が使用する特性値を例示する。
【００４８】
（１）ゲート電圧Ｖｇを固定したときの、特定のドレイン電圧Ｖｄにおけるドレイン電流値Ｉｄが例示できる。例えば、Ｖｇ＝Ｖｄｄに固定したときの（Ｖｄ０，Ｉｄｓｔ）（Ｖｄ２、Ｉｄｓ）、Ｖｇ＝中間値（図３ではｍｅｄｉｕｍ）に固定したときの（Ｖｄ１，Ｉｄｓｒ１）、（Ｖｄ２，Ｉｄｓｒ２）がトランジスタ特性値として使用される。
【００４９】
（２）ドレイン電圧を固定したときの、線形領域での相互コンダクタンスが例示される
。例えば、Ｖｄ＝Ｖｄｄに固定したときの飽和領域でのΔＩｄ＝Ｉｄｓ−Ｉｄｓｒ２に対するΔＶｇ＝Ｖｇ２−Ｖｇ１の比が、飽和領域の相互コンダクタンスとして算出される。この比の算出ΔＩｄ／ΔＶｇが本発明の所定の演算に相当する。
【００５０】
（３）トランジスタの閾値が例示できる。例えば、トランジスタ特性値は、線形領域条件下の少なくとも1つのゲート電圧(Vgs)印加条件時(ただし ソース・ドレイン電圧Vds＝
一定、基板バイアスVbs＝0)のドレイン電流と本線形領域条件下の閾値を例示できる。閾
値は、図３に示すように、ドレイン電圧を固定したときのゲート電圧ドレイン電流特性曲線でのゲート電圧の微小変化量に対するドレイン電流の微小増加量（傾きを示す接線）が最大となるＶｇ１における接線と、横軸（Ｖｇ軸）との交点Ｖｔｈとして算出できる。また、例えば、Ｖｄ＝ｌｏｗのときの、点（Ｖｇ１、Ｉｄｓｒ４）における接線のＶｇ軸との交点が、閾値Ｖｔｈとして算出されている。この閾値の算出が本発明の所定の演算に相当する。
【００５１】
（４）飽和領域条件下の同一のドレイン電圧で少なくとも２種のゲート電圧印加条件時（ただし  Ｖｂｓ＝０）のドレイン電流を例示できる。すなわち、同一のゲート電圧ドレイン電流特性曲線上の（Ｖｇ１，Ｉｄｓ２）、（Ｖｇ２，Ｉｄｓ）として定義できる。この場合に、ドレイン電圧を電源電圧Ｖｄｄとし、ゲート電圧が電源電圧Ｖｄｄであり、他の少なくとも１つはゲート電圧が電源電圧Ｖｄｄと閾値の和の１／２かそれ以下としてもよい。
【００５２】
（５）飽和領域条件下の同一のゲート電圧で少なくとも２種のドレイン電圧印加条件時(ただし Vbs＝0)のドレイン電流であってもよい。その場合に、ゲート電圧が、電源電圧Vddと閾値の和の1/2かそれ以下に設定してもよい。
【００５３】
（６）以上のうち、（３）から（５）の電圧の条件において、ボディ電圧Ｖｄｓ（基板バイアスともいう）に所定値を設定したときのドレイン電流を用いてもよい。
【００５４】
（７）以上のうち、（３）（４）の特性値の組み合わせを用いてもよい。すなわち、線形領域条件下の少なくとも1つのゲート電圧(Vgs)印加条件時(ただし ソース・ドレイン電圧Ｖｄｓ＝一定、基板バイアスＶｂｓ＝0)のドレイン電流と本線形領域条件下の閾値と飽和領域条件下の同一のドレイン電圧で少なくとも２種のゲート電圧印加条件時（ただし  Ｖｂｓ＝０）のドレイン電流との組み合わせを特性値としてもよい。
【００５５】
また、（３）（４）（５）の組み合わせを用いてもよい。すなわち、線形領域条件下の少なくとも1つのゲート電圧(Vgs)印加条件時(ただし ソース・ドレイン電圧Ｖｄｓ＝一定、基板バイアスＶｂｓ＝0)のドレイン電流と本線形領域条件下の閾値と飽和領域条件下の同一のドレイン電圧で少なくとも２種のゲート電圧印加条件時（ただし  Ｖｂｓ＝０）のドレイン電流と飽和領域条件下の同一のゲート電圧で少なくとも２種のドレイン電圧印加条件時(ただし Vbs＝0)のドレイン電流との組み合わせを特性値としてもよい。
【００５６】
また、（３）（４）（５）（６）の組み合わせを用いてもよい。すなわち、以上の組み合わせに、さらに、基板バイアスＶｂｓ＝0の場合と、基板バイアスが０でない場合のそ
れぞれの値を組み合わせてもよい。
【００５７】
（８）以上の他、特性値として、線形領域の相互コンダクタンス（Gmlin）、閾値のド
レイン電圧依存（Δth）、およびボディ効果を用いてもよい。このうち、閾値のドレイン電圧依存（Δth）は、例えば、Ｖd＝Ｖｄｄに固定したときのゲート電圧Ｖg1のときのド
レイン電流Ｉｄｓr２と、ゲート電圧Ｖｇ２のときのドレイン電流Ｉｄｓの差、及び、Ｖ
ｇ＝中間値（図３ではｍｅｄｉｕｍ）に固定したときのドレイン電圧Ｖｄ１のときのドレ
イン電流Ｉｄｓｒ１と、ドレイン電圧Ｖｄ２のときのドレイン電流Ｉｄｓｒ２の差の比、Δｔｈ＝（Ｉｄｓｒ２−Ｉｄｓｒ１）／（Ｉｄｓ−Ｉｄｓｒ２）として定義できる。この比の算出Δｔｈの算出が本発明の所定の演算に相当する。
【００５８】
また、ボディ効果は、ボディ電圧Ｖｂｓを変更したときの閾値の変化率＝（Ｖｔｈ１−Ｖｔｈ２）／（Ｖｂｓ１−Ｖｂｓ２）として定義できる。この場合、Ｖｄは、所定値とする。なお、ボディ効果として、閾値に代えて、相互コンダクタンスの変化を用いてもよい。このボディ効果の算出が本発明の所定の演算に相当する。なお、本発明の所定の演算は、以上述べた、相互コンダクタンス、Δｔｈ、ボディ効果等に限定されるものではない。
【００５９】
これらの特性値は、本設計支援装置で実行されるコンピュータプログラムが算出する。
【００６０】
＜処理フロー＞
図４は、回路シミュレーションに基づいて、トランジスタ特性情報とシミュレーションパラメータとをモデル化する処理のフローチャートである。
【００６１】
始めに、ＳＰ１ではトランジスタ特性情報から抽出すべき特性値の種類を選択する。ここでは、上記特性値として、例示した（１）〜（８）を含む多数の特性値のうち、本設計支援装置の特性値計算プログラムで算出可能な特性値で、ユーザ所望の特性値が選択される。トランジスタの特性値の数は、変更可能なシミュレーションパラメータの数となるべく同じ程度が好ましい。また、予想される物理変動量に対するトランジスタ特性値の変化の仕方がなるべく独立に変化する特性値を選ぶことが好ましい。
【００６２】
例えば、チャネル不純物濃度とゲート長の変化に対して、Ｖｇ＝中間値（図３ではｍｅｄｉｕｍ）、ドレイン電圧＝中間値（図３ではｍｅｄｉｕｍ）に固定したときのドレイン電流Ｉｄｓｒ１は、比較的独立に変化する。一方、線形領域の相互コンダクタンスは電子の移動度と相関が高い。
【００６３】
次にＳＰ２では、回路シミュレーションの中で用いられるシミュレーションパラメータ（すなわち、変調パラメータ）を選択する。これらのパラメータは、シミュレーションプログラムごとに定められている。
【００６４】
ここでは、多数のパラメータのうち、トランジスタ特性情報と関連づけてモデル化すべきシミュレーションパラメータ（すなわち、値を変更すべき変調パラメータ）を選択する。これによって、トランジスタ特性情報（したがってトランジスタ特性値）の変更にともなって変化するシミュレーションパラメータが決定されることになる。
【００６５】
次にＳＰ３では、これらのシミュレーションパラメータに設定する値の組み合わせを選択する。本設計支援装置は、選択したシミュレーションパラメータのそれぞれ変化しうる最大変動量領域（最小値と最大値で指定される）、およびシミュレーションする際の刻みを決め、それらを基にシミュレーションパラメータの組み合わせを選択する。このとき、すべてのシミュレーションパラメータの総当りの組み合わせを設定してもよいし、実験計画法に基づいて直交表による必要最低限の最適な組み合わせを設定してもよい。直交表とは，任意の2因子（ここでは、シミュレーションパラメータの種類）について、そのシミ
ュレーションパラメータの設定値（水準）のすべての組合せが同数回ずつ現れるという性質をもつ実験のための割り付け表をいう。無秩序に設定値を決定した場合、少なくともシミュレーションパラメータの設定値の組み合わせ数の積の回数だけ実験数が必要になる。したがって、シミュレーションパラメータ数が多くなると実験回数は膨大な数になってしまう。しかし、実験計画法で周知の直交法によって、依存関係の少ないパラメータを選択することで、組み合わせ数を低減できる。  次に、設計支援装置は、上記組み合わせ毎に
、シミュレーション部１２により、回路シミュレーションを実行する（ＳＰ４）。例えば、ＳＰＩＣＥシミュレーションが実行される。シミュレーション部１２によるシミュレーションの結果、ユーザ指定のシミュレーションパラメータに対してゲート電圧Ｖｇ、ドレイン電圧Ｖｄ、およびドレイン電流Ｉｄの組（Ｖｇｉ，Ｖｄｉ，Ｉｄｉ，ｉは整数）が得られる。
【００６６】
次に、設計支援装置は、シミュレーション部１２によって得られたトランジスタ特性情報から、ＳＰ１で選択したトランジスタ特性値を抽出する（ＳＰ５）。図５Ａおよび図５Ｂに、トランジスタ特性値を求める処理の例を示す。
【００６７】
図５Ａは、ゲート電圧を所定値に固定したときのドレイン電圧Ｖｄ１に対するドレイン電流を求める処理を示すフローチャートである。この処理では、設計支援装置は、シミュレーション結果から、まず、ゲート電圧が所定値Ｖｇ１である組を探索する。より具体的には、設計支援装置は、（Ｖｇｉ，Ｖｄｉ，Ｉｄｉ、ｉは整数）の組から、ゲート電圧Ｖｇと所定値Ｖｇ１とのずれが許容値ΔＶｇ以下である組（Ｖｇ１，Ｖｄｉ，Ｉｄｉ，ｉ＝１，．．，Ｎ）を求める（ＳＰ５１）。
【００６８】
次に、設計支援装置は、ＳＰ５１で求めた組（Ｖｇ１，Ｖｄｉ，Ｉｄｉ，ｉ＝１，．．，Ｎ）から、ドレイン電圧Ｖｄが所定値Ｖｄ１のものを探索する（ＳＰ５２）。より具体的には、設計支援装置は、上記組から、ドレイン電圧Ｖｄと所定値Ｖｄ１とのずれが許容値ΔＶｄ以下である組（Ｖｇ１，Ｖｄ１，Ｉｄ１）を求める。複数個探索された場合には、ドレイン電圧ＶｄがＶｄ１に最も近いものを選択する。
【００６９】
そして、得られた（Ｖｇ１，Ｖｄ１，Ｉｄ１）から、ドレイン電流値Ｉｄ１を決定する（ＳＰ５３）。
【００７０】
図５Ｂは、閾値Ｖｔｈの抽出工程を示す図である。ここでは、本設計支援装置は、まず、ドレイン電圧Ｖｄが所定値Ｖｄ１である組（Ｖｇ１，Ｖｄ１，Ｉｄｉ，ｉ＝１，．．，Ｍ）を探索する（ＳＰ５５）。
【００７１】
次に、本設計支援装置は、ゲート電圧Ｖｇが所定値Ｖｇ１である組（Ｖｇ１，Ｖｄ１，Ｉｄ１）を探索する（ＳＰ５６）。そして、ドレイン電流Ｉｄを決定する（ＳＰ５７）。さらに、本設計支援装置は、同一のドレイン電圧Ｖｄ１にて、Ｖｇ１を微小量変化させたゲート電圧Ｖｇ２の組（Ｖｇ２，Ｖｄ１，Ｉｄ２）を求める。これによって、本設計支援装置は、接線の傾きａ＝（Ｉｄ２−Ｉｄ１）／（Ｖｇ２−Ｖｇ１）を求める。この操作を様々なＶｇに対して実行し、その接線の傾きの最大値でのＶｇ０、及びＩｄ０を探索する。そして、本設計支援装置は、点（Ｖｇ０，Ｉｄ０）にて、接線の方程式Ｉｄ−Ｉｄ０＝ａ・（Ｖｇ−Ｖｇ０）を設定する（ＳＰ５８）。そして、本設計支援装置は、Ｉｄ＝０を設定することによって、接線がＶｇ軸と交差すると点のＶｇの値から、Ｖｔｈを求める（ＳＰ５９）。
【００７２】
以上のような手順にしたがって、本設計支援装置は、シミュレーションパラメータの組み合わせに対する複数のトランジスタ特性値のテーブルを作成する（ＳＰ６）。
【００７３】
次にＳＰ７では、このテーブルを基に重回帰分析を行い、複数のトランジスタ特性値を複数のシミュレーションパラメータを変数とする多項式（本発明の第２の写像関係に相当）でモデル化する。例えばトランジスタ特性値であるVthはVth0、 VSAT 、U0、Lgという
４つのシミュレーションパラメータを使って次の数１のように表すことができる。ここでは、本設計支援装置は、重回帰分析の手順を実行し、数１の値が、シミュレーションで求めた特性値のテーブルの値と最もフィットする係数ａ、ａｉ（ｉは整数）を決定する。
（数１）
Vth＝a+a0*Vth0 +a1*VSAT+a2*U0 +a3*Lg +a4*Vth0*Vth0
+a5*VSAT*VSAT +a6*U0*U0 +a7*Lg*Lg
+a8*Vth0*VSAT +a9*Vth0*U0 +a10*Vth0* Lg
+a11*VSAT*U0 +a12*VSAT*Lg
+a13*U0*Lg
また、Idsも同様にVth0、 VSAT 、U0、Lgを使って次の数２のように表すことができる
。
（数２）
Ids＝b+b0*Vth0+b1*VSAT +b2*U0 +b3*Lg +b4*Vth0*Vth0
+b5*VSAT*VSAT +b6*U0*U0 +b7*Lg*Lg
+b8*Vth0*VSAT +b9*Vth0*U0 +b10*Vth0*Lg
+b11*VSAT*U0 +b12*VSAT*Lg
+b13*U0*Lg
Idsr1, Idsr2, Idstについても同様である。また、トランジスタ特性として、他の特性値、例えば、相互コンダクタンス、閾値のドレイン電圧依存Δｔｈ、ボディ効果等が指定された場合も同様に求めることができる。
【００７４】
次のＳＰ８のステップでは、シミュレーションパラメータであるVth0、 VSAT 、U0、Lgを、トランジスタ特性値であるIds, Idsr1, Idsr2, Idst, Vthを変数とする多項式として記述する。すなわち、ＳＰ７で得られたシミュレーションパラメータの多項式をトランジスタ特性値の多項式に変換する。このとき、シミュレーションパラメータの数とトランジスタ特性値の数が同じならば、連立方程式を解くことでシミュレーションパラメータの多項式をトランジスタ特性値の多項式（本発明の第１の写像関係に相当）に変換することができる。
【００７５】
また、例えば、ＳＰ６で作成したテーブルを再び使って重回帰分析を行い、それぞれのシミュレーションパラメータを複数のトランジスタ特性値の多項式でモデル化してもよい。また、ＳＰ６で作成されたテーブルにおけるIds, Idsr1, Idsr2, Idst, Vth等の組み合わせに偏りがある場合は、ＳＰ７でモデル化した多項式を使って新たに、シミュレーションパラメータの組み合わせによるトランジスタ特性値を算出してもよい。そして、それらの結果を加えて、重回帰分析を行い、シミュレーションパラメータを複数のトランジスタ特性値でモデル化してもよい。例えばシミュレーションパラメータ；Vth0は、Ids, Idsr1, Idsr2, Idst, Vthという５つのトランジスタ特性値を使って次の数３のように表すことができる。
（数３）
Vth0＝d+d0*Ids+d1*Idsr1+d2*Idsr2+d3*Idst+d4*Vth
+d5*Ids*Ids+d6*Idsr1*Idsr1+d7*Idsr2+d8*Idsr2+d9*Idst*Idst
+d10*Ids*Idsr1+d11*Ids*Idsr2+d12*Ids*Idst+d13*Ids*Vth
+d14Idsr1*Idsr2+d15Idsr1*Idst+d16*Idsr1*Vth
+d17Idsr2*Idst+d18*Idsr2*Vth
+d19*Idst*Vth
また、UoはVth0同様にIds, Idsr1, Idsr2, Idst, Vthを使って次の数４のように表すことができる。
（数４）
U0＝e+d0*Ids+e1*Idsr1+e2*Idsr2+e3*Idst+d4*Vth
+e5*Ids*Ids+e6*Idsr1*Idsr1+e7*Idsr2+e8*Idsr2+e9*Idst*Idst
+e10*Ids*Idsr1+e11*Ids*Idsr2+e12*Ids*Idst+e13*Ids*Vth
+e14Idsr1*Idsr2+e15Idsr1*Idst+e16*Idsr1*Vth
+e17Idsr2*Idst+e18*Idsr2*Vth
+e19*Idst*Vth
シミュレーションパラメータとして他のパラメータ、例えば、ゲート幅Ｗ、ゲート長Ｌ、ゲート下もぐり込み拡散長、ボディ効果等が選択された場合も、重回帰分析の手順は同様である。以上のステップにより、シミュレーションパラメータをトランジスタ特性値でモデル化することが可能になる。
【００７６】
＜変形例１＞
上記ＳＰ７の処理では、複数のトランジスタ特性値を複数のシミュレーションパラメータの多項式でモデル化した。このような多項式に代えて、シミュレーションパラメータとトランジスタ特性値との関係をニューロ学習分析による重み付けしたシグモイド関数で表すことも可能である。ニューロ学習は、ニューロンと呼ばれる素子を複数組み合わせて、入力信号から出力信号への写像関係を形成する。この場合の写像関係は、それぞれの入力信号を重み付け加算した非線形関数によって出力信号を形成する。この場合の非線形関数としてシグモイド関数が使用される。
【００７７】
ニューロ学習分析は、例えば、トランジスタ特性値の組をニューラルネットワークの入力に接続する。そして、シミュレーションパラメータの値の組を、教師信号とする。教師信号とは、ニューラルネットワークの出力信号として望ましい信号である。そして、ニューラルネットワークの出力信号と、教師信号との二乗誤差が最小となるように重み付け加算の重みが決定される。この重みを決定する手順がニューロ学習と呼ばれる。ニューロ学習は、通常、出力側の入力側にさかのぼる方向に重み係数が決定される。ニューロ学習法およびそのネットワークを実現する回路の例は、例えば、特許３１１０４３４に提案されている。
【００７８】
この例では、入力信号がトランジスタ特性値の組のときのニューラルネットワークが、第１の写像関係に相当する。また、入力信号がシミュレーションパラメータの組のときのニューラルネットワークが、第２の写像関係に相当する。
【００７９】
＜変形例２＞
上記実施形態では、図４に示すように、まず、ＳＰ７の処理で、トランジスタ特性値をシミュレーションパラメータでモデル化し、その後、ＳＰ８（図４）の逆変換によって、シミュレーションパラメータをトランジスタ特性値でモデル化した。しかし、このような処理に代えて、ＳＰ６のシミュレーション結果を用いて、直ちに、シミュレーションパラメータをトランジスタ特性値でモデル化してもよい。このときに得られる写像関係が、本発明の第１の写像関係に相当する。その手順は、ＳＰ７（図４）と同様である。
【００８０】
《第２実施形態》
図６および図７を参照して、本発明の第２実施形態を説明する。上記第１実施形態では、トランジスタ特性情報等の回路部品の特性が与えられたときに、シミュレーションパラメータを求める写像関係を求める設計支援装置を説明した。本実施形態では、さらに、回路部品のレイアウト情報、あるいは、ネットリストが与えられたときに、回路部品のレイアウト情報、あるいは、ネットリストからその特性をモデル化する処理を追加する。そして、回路部品の特性が例えば、レイアウト情報、あるいは、ネットリストに含まれる変数を多項式で記述できたならば、その多項式と、第１実施形態で示した写像を適用することによって、レイアウト情報、あるいは、ネットリストから、直ちにシミュレーションパラメータを求める設計支援装置を説明する。さらに、本実施形態では、そのようなシミュレーションパラメータによってシミュレーションを実行し、最終的には、電子部品を含む回路を設計し、電子デバイスを製造する手順を説明する。
【００８１】
図６は、本設計支援装置を用いた電子デバイス製造方法の概要工程を説明する図である
。本設計支援装置は、トランジスタのレイアウトパターン情報１と、ネットリスト２から、トランジスタ特性情報を抽出する（Ｓ１）。ここで、トランジスタのレイアウトパターン情報１は、例えば、活性層、ゲート層、コンタクト層等の個々の素子を定義するパターン形状の情報を有する。また、ネットリスト２は、主として、素子と素子とを接続する回路接続情報を有する。さらに、ネットリスト２は、配線抵抗、容量情報、設計特性情報を有する。レイアウトパターン情報１とネットリスト２とが本発明のレイアウト情報に相当する。
【００８２】
このうち、設計特性情報は、例えば、標準ゲート酸化膜厚、設計ゲート長、設計ゲート幅、標準しきい値電圧（Ｖｔｈ）、標準移動度等（以下、単に標準値という）を含む。ここで、標準ゲート酸化膜厚、設計ゲート長、設計ゲート幅等は、設計段階の目標値（設計値）というべき値である。半導体製造プロセスでは、設計値通りのパターンを半導体基板に形成することは困難であり、実際の半導体プロセスで形成される値とは一致しない場合があるからである。一方、設計値にしたがって回路を製作したときに、半導体基板に実際に形成される寸法値という意味で、実ゲート長、実ゲート幅等の用語を使用する。
【００８３】
そして、正確なシミュレーション結果を得るためには、単に設計特性情報をそのまま反映してシミュレーションするのではなく、現実の製造プロセスの影響を考慮する必要がある。
【００８４】
そこで、図６のトランジスタ特性情報抽出工程（Ｓ１）では、レイアウトパターン情報１と、ネットリスト２とを、実際に製造されるトランジスタのトランジスタ特性値に変換する。
【００８５】
この場合、本実施形態では、事前にレイアウトパターン情報１およびネットリスト２に含まれるパラメータと、製造結果に基づくトランジスタ特性値との間の関係をモデル化して求めておく。この関係が、本発明の第３の写像関係に相当する。このモデル化は、設計工程および製造工程とは別に、オフラインで実行される（ＳＱ）。
【００８６】
モデル化の処理は、重回帰分析によればよい。すなわち、設計特性情報の組、例えば、（標準酸化膜厚、設計ゲートピッチ、設計ゲート長、設計ゲート幅、標準閾値、標準移動度等）の組を複数組作成し、その設計特性情報にしたがって製作したトランジスタの特性情報（Ｉｄｓ、Ｖｔｈ等）を実験的に測定しておく。そして、設計特性情報の組（標準酸化膜厚、設計ゲートピッチ、設計ゲート長、設計ゲート幅、標準閾値、標準移動度等トランジスタの特性情報）を構成するそれぞれの要素を変数とする多項式でトランジスタ特性値（Ｉｄｓ、Ｖｔｈ等）をモデル化する。
【００８７】
また、第１実施形態で説明した手順によって、トランジスタ特性値の多項式でシミュレーションパラメータをモデル化しておく（ＳＰ）。このモデル化された関係は、本発明の第１の写像関係に相当する。そして、ＳＱにて得られた設計特性情報（標準酸化膜厚、設計ゲートピッチ、設計ゲート長、設計ゲート幅、標準閾値、標準移動度等）の多項式、またはその多項式に設計特性情報を代入して得た計算値をＳＰで得られたトランジスタ特性値の多項式に代入する。
【００８８】
より具体的には、Ｓ１で得られたトランジスタ特性値をＳ２の多項式に代入する（Ｓ２）。これにより、設計特性情報から、シミュレーションパラメータ４が得られる。この設計特性情報から、シミュレーションパラメータ４が得られる関係が、本発明の第４の写像関係に相当する。
【００８９】
そして、本設計支援装置は、シミュレーションパラメータ４を用いて回路特性シミュレ
ーションを実行する（Ｓ３）。回路特性シミュレーションによって、トランジスタ等の回路部品を複数結合した回路の特性を得ることができる。ここで、回路の特性とは、例えば、回路の消費電力、遅延時間等である。
【００９０】
そして、本設計支援装置は、回路特性シミュレーションの結果、回路特性が目標の基準値を達成したか否かを判定する（Ｓ４）。そして、目標の基準値が達成できなかった場合、設計支援装置は、ユーザに、レイアウトパターン情報１またはネットリスト２の変更を促す。ユーザは、その変更を促すメッセージにしたがって、レイアウトパターン情報１またはネットリスト２を変更する（Ｓ５）。
【００９１】
例えば、遅延時間が目標値より大きい場合には、高速駆動のため、いずれかのトランジスタの設計ゲート幅を拡張する。または、設計ゲート長を短縮してもよい。一方、消費電力が所定の目標より大きい場合には、設計ゲート幅を縮小する。そして、ユーザからの指示に応答して、設計支援装置は、Ｓ１からＳ４の処理を繰り返す。
【００９２】
一方、Ｓ４の判定で、目標の基準値が達成できた場合、さらに、ユーザの操作に応答して設計支援装置は、レイアウト設計支援をさらに進める。その結果、レチクル製造のためのそれぞれの層のレイアウトデータが作成される。そして、レチクルが製作され、半導体製造プロセスが実行され、電子デバイスが製造される（Ｓ６）。ここで、半導体製造プロセスには、成膜、酸化、フォトリソグラフィ、現像、エッチング、不純物注入、熱処理等が含まれる。このような製造工程によって、目標とする回路特性を有する半導体回路を製造できる。
【００９３】
このようにトランジスタ特性値がレイアウトパターン情報１およびネットリスト２等に含まれるパラメータによってモデル化されているならば、そのモデル式で表されたトランジスタ特性値を第１実施形態に記載したシミュレーションパラメータを抽出する多項式（以下、このような多項式を抽出式ともいう）に代入することで、レイアウトパターン情報１およびネットリスト２をシミュレーションパラメータに変換することができる。そして、レイアウトに依存するトランジスタが複数含まれた回路の遅延時間等の回路特性を精度よく予測することが可能になる。
【００９４】
すなわち、図７に示すようなレイアウトデータやパターン配置（レイアウトパターン情報１の具体例）に対して、トランジスタ特性値は、以下のように表される。
【００９５】
例えば、トランジスタの閾値電圧Ｖｔｈ、およびドレイン電流Ｉｄｓが、トランジスタのゲートピッチｐ、ゲート長Ｌｇ、ソース・ドレイン幅ＳＢ（すなわち、ソース領域の幅、またはドレイン領域の幅）、ソース・ドレインのＳＴＩ（Shallow Trench Isolation）オフセットＳＢＯＦ（すなわち、ソース領域の素子分離膜の領域からのオフセット距離、またはドレイン領域の素子分離膜の領域からのオフセット距離）等の多項式でモデル化されて、以下の数５、および数６で記述される。なお、ゲートピッチｐ、ゲート長Ｌｇ等がネットリスト２の情報の具体例である。
【００９６】
【数５】
2008250981.tif 000003
【００９７】
【数６】
2008250981.tif 000004
すなわち、図６で説明した手順にしたがい、図７で示されるレイアウトパターン情報１、およびネットリスト２から製作されたトランジスタの特性を実測すればよい。そして、ネットリスト２のパラメータ（例えば、ゲートピッチｐ、ゲート長Ｌｇ、ソース・ドレイン幅ＳＢ、ソース・ドレインのＳＴＩオフセットＳＢＯＦ等）についての多数の組について、トランジスタの閾値電圧Ｖｔｈ、およびドレイン電流Ｉｄｓ等を実測すればよい。そして、閾値電圧Ｖｔｈ、およびドレイン電流Ｉｄｓ等と、ネットリスト２のパラメータの組との関係を重回帰分析して、数５、数６のような多項式の係数を決定すればよい。
【００９８】
したがって、数５および数６のように、トランジスタ特性値がレイアウトパターン情報１またはネットリスト２に含まれるパラメータの多項式でモデル化されたとき、それらの式をそのまま数３、数４等のトランジスタ特性値の多項式に代入すればよい。これによって、レイアウトパターン情報１またはネットリスト２に含まれるパラメータから、シミュレーションパラメータへの写像を求めることができる。
【００９９】
本実施形態よれば、レイアウトパターン情報１またはネットリスト２が決定されると、直ちに、シミュレーションパラメータを求めることができる。したがって、レイアウトパターン情報１またはネットリスト２で定義される回路部品を複数有する回路の動作を確認できる。そして、回路の動作が所定の基準を満足した場合に、さらに設計を進め、レチクルの製作、半導体製造プロセスによる電子デバイスの製造を実行できる。
【０１００】
《第３実施形態》
プロセス依存によるトランジスタ特性値がプロセスパラメータによってモデル化されているならば、そのモデル式で表されトランジスタ特性値を第１実施形態に記載したシミュレーションパラメータの抽出式に代入することで、プロセス依存のトランジスタ特性をシミュレーションパラメータに変換することができる。この場合のプロセスパラメータの組をトランジスタ特性値に変換する写像関係が、本発明の第５の写像関係に相当する。また、プロセスパラメータの組をシミュレーションパラメータに変換する写像関係が本発明の第６の写像関係に相当する。これによって、例えば、わずかなプロセス変更による遅延時間等の回路特性を精度よく予測することが可能になる。以下に、第５の写像関係に相当する多項式の例を示す。
（数７）
Vth＝f+f0*DOSE(a)+f1* ENERGY(a) +f2*DOSE(b)+f3*ENERGY(b)
+f4*DOSE(a)* ENERGY(a) +f5*DOSE(a)*DOSE(b)+f6*DOSE(a)*ENERGY(b)
+f7*ENERGY(a)*DOSE(b)+f8*ENERGY(a)*ENERGY(b)+f9*DOSE(b)*ENERGY(b)
（数８）
Ids＝g+g0*DOSE(a)+g1* ENERGY(a) +g2*DOSE(b)+g3*ENERGY(b)
+g4*DOSE(a)* ENERGY(a) +g5*DOSE(a)*DOSE(b)+g6*DOSE(a)*ENERGY(b)
+g7*ENERGY(a)*DOSE(b)+g8*ENERGY(a)*ENERGY(b)+g9*DOSE(b)*ENERGY(b)
ここで、DOSE(a)はチャネル不純物注入量、ENERGY(a)はチャネル不純物注入エネルギー、DOSE(b)はハロー（ポケット）不純物注入量、ENERGY(b)はハロー（ポケット）不純物注入エネルギーである。ここで、ポケットとは、ゲートおよびサイドウォールをマスクとして注入されるチャンネルの一部を構成する不純物領域である。
【０１０１】
なお、数７および数８の例では、レイアウトパターン情報１、ネットリスト２に依存するトランジスタ特性値は、固定されている。すなわち、ここでは、レイアウトパターン情報１、ネットリスト２は、固定した状態で、プロセス変更がなされた場合の解析が実行される。
【０１０２】
《第４実施形態》
上記第１実施形態では、シミュレーション結果から、直ちにシミュレーションパラメータをトランジスタ特性値でモデル化する設計支援装置の例を示した。また、第２実施形態では、回路部品のレイアウト情報、あるいは、ネットリストからシミュレーションパラメータを求める設計支援装置を説明した。さらに、第３実施形態では、プロセス依存のトランジスタ特性をシミュレーションパラメータに変換する設計支援装置を説明した。
【０１０３】
本実施形態では、そのようなシミュレーションパラメータをさらに高精度で求める設計支援装置を説明する。他の構成および作用は、第１実施形態から第３実施形態と同様である。そこで、第１実施形態から第３実施形態の構成要素と同一の構成要素については、同一の符号を付してその説明を省略する。また、必要に応じて、図１から図７の図面を参照する。
【０１０４】
＜概要＞
上記第１実施形態から第３実施形態に示した設計支援装置でモデル化されたトランジスタ特性を使って回路シミュレーションを行うためには、トランジスタ特性の違いを回路シミュレーションの中で使われるシミュレーションパラメータに置き換える必要があった。その場合に、回路シミュレーションに基づいて、シミュレーションパラメータをトランジスタ特性値でモデル化するシミュレーションパラメータの抽出法を示した。しかし、この手法は以下の理由で精度が十分でない場合が生じ得る。
【０１０５】
図８に、回路シミュレーションから得られるトランジスタ特性値の偏りを示す。図８は、実験計画法に基づいた複数のシミュレーションパラメータの組み合わせによるシミュレーションで得られたトランジスタ特性値と、そのときのシミュレーションパラメータとの関係を示している。まず、シミュレーション実行時に選択するシミュレーションパラメータについては、実験計画法に基づいているためデータに偏りがない（右側のグリッドＧ１が、シミュレーション実行時に選択するシミュレーションパラメータの値の組を概念的に表す）。
【０１０６】
しかし、シミュレーション結果によって得られるトランジスタ特性の組み合わせには偏りが生じ得る。なぜなら、シミュレーションパラメータと、トランジスタ特性値とは、必ずしも線形な関数関係にはないからである。図８の左側部分で、曲面がシミュレーションで得られるデータ（トランジスタ特性の分布）の概念を示す。今、図８の左側部分で、濃
いメッシュの領域（符号Ａ２）ではデータ点数が多く、薄いメッシュ領域（符号Ａ１）ではデータ点数が少なく、その周囲にはデータが存在しないと仮定する。そうすると、複数のシミュレーションパラメータの組み合わせによるシミュレーションで得られたトランジスタ特性値を、そのときのシミュレーションパラメータを使って重回帰分析することによってシミュレーションパラメータをトランジスタ特性値でモデル化（多項式近似）する場合、例えば、×で示した位置近傍の領域にはデータが存在しないため、その領域でのトランジスタ特性値を使って抽出したシミュレーションパラメータは精度が非常に悪い。
【０１０７】
また、そのようなデータ数が十分でない領域でパラメータを使って回路シミュレーションを行っても狙ったトランジスタ特性値にならないことが多い。また、△で示した領域Ａ１ではデータ数が少ないため、回帰誤差が大きい。なぜなら、重回帰分析では、一般的にはモデル化されるデータに最も良くフィットするように多項式が決定され、したがって、モデル化されるデータそのものの数が少ないと、精度のよい分析結果、すなわち、精度のよい多項式によるモデルを得ることができないからである。
【０１０８】
しかも、最終的に適用しようとしたトランジスタ特性値（抽出されたシミュレーションパラメータ）が×の領域、あるいは△の領域のうち、いずれの領域の影響を主として受けているのかの判断がつかないという問題がある。
【０１０９】
そこで、本実施形態では、トランジスタ特性のレイアウトデータやパターン配置、製造プロセスの違いによる変化を回路シミュレーションの中で使われるパラメータに精度よく変換する技術を提供する。
【０１１０】
＜処理手順＞
図９は、本実施形態に係る設計支援装置の処理を示すフローチャートである。この処理で、ＳＰ１−ＳＰ７の処理は、第１実施形態から第３実施形態の場合で説明した図４と同様である。すなわち、ＳＰ６の処理で作成したテーブルを基に重回帰分析を行い、複数のシミュレーションパラメータを複数のトランジスタ特性値の多項式でモデル化する（ＳＰ８Ａ）。モデル化については、図４のＳＰ７およびＳＰ８のように、一旦、トランジスタ特性値をシミュレーションパラメータの多項式としてモデル化し、逆変換してもよい。また、第１実施形態の変形例２のように、逆変換なしにシミュレーションパラメータをトランジスタ特性値の多項式でモデル化してもよい。
【０１１１】
次に、本設計支援装置は、現実のトランジスタ特性の変動範囲を予め予想し、特性値の最大値から最小値の範囲、及びその水準の数を決定し、それに基づき複数のトランジスタ特性値の組み合わせを決める（ＳＰ９）。この場合、基本的には、トランジスタ特性値は、最大値から最小値の範囲で均等に割り当てればよい。均等に割り当てるとは、例えば、等間隔または等間隔に近い間隔で、最大値から最小値の範囲を分割する点を求めることをいう。ＳＰ９の処理を実行する設計支援装置のＣＰＵが、特性値設定部に相当する。
【０１１２】
ここでは、さらに、決定したトランジスタ特性値の組み合わせの大小関係に矛盾がないように条件を拘束する処理としてもよい。例えば、トランジスタ特性の線形領域の閾値（Vthl）は飽和領域の閾値（Vths）よりも常に大きい。そのため、飽和領域の閾値（Vths）に対する線形領域の閾値（Vthl）の差分（ｄVthl）を定義し、飽和領域の閾値（Vths）と差分（ｄVthl、非負値）との組み合わせを用いて線形領域の閾値（Vthl）を算出することで矛盾のない組み合わせが決定できる。また、トランジスタ特性の線形領域の相互コンダクタンス（Gmlin）は飽和領域の相互コンダクタンス（Gmsat）に比べて常に小さい値である。そのため、線形領域の相互コンダクタンス（Gmlin）に対する飽和領域の相互コンダ
クタンス（Gmsat）の比（αGmlin、１以上）を定義し、線形領域の相互コンダクタンス（Gmlin）と比（αGmlin）との組み合わせを用いて飽和領域の相互コンダクタンス（Gmsat
）を算出することで矛盾のない組み合わせが決定できる。また、トランジスタ特性値の組み合わせの大小関係に矛盾がなければ、トランジスタ特性における、所定の電圧における複数の電流値、あるいは所定の電流における複数の電圧値であってもかまわない。
【０１１３】
したがって、特性値の組を（Ｖｔｈｌ，Ｖｔｈｓ，Ｇｍｌｉｎ，Ｇｍｓａｔ）としたときに、
Ｖｔｈｌ＝Ｖｔｈｓ＋ｄＶｔｈｌ、ただし、ｄＶｔｈｌ≧０；
Ｇｍｓａｔ=αGmlin*Ｇｍｌｉｎ、たたし、αGmlin≧１；
のように、記述できる。すなわち、特性値の組を（Ｖｔｈｓ＋ｄＶｔｈｌ，Ｖｔｈｓ，Ｇｍｌｉｎ，αGmlin*Ｇｍｌｉｎ）のように算出すればよい。そして、ｄＶｔｈｌ≧０の範囲で、値を選択すればよい。また、αGmlin≧０の範囲で、値を選択すればよい
【０１１４】
次に、ＳＰ８Ａで作成したモデルに基づきシミュレーションパラメータを予測する（ＳＰ１０）。具体的には、ＳＰ８で得られたトランジスタ特性値の多項式に、ＳＰ９で得られたトランジスタ特性値の組み合わせを代入して、シミュレーションパラメータの値（トランジスタ特性値の組み合わせに対応するシミュレーションパラメータの組み合わせ）を得る（ＳＰ１０）。ＳＰ１０の処理を実行する設計支援装置のＣＰＵが模擬パラメータ取得部に相当する。
【０１１５】
この時予測されたシミュレーションパラメータの組み合わせは、概念的には例えば、図８の右側の領域Ａ３に示すように初めに設定したシミュレーションパラメータの組み合わせ（グリッドＧ１）に比べると歪んだ形状になっている。
【０１１６】
さらに、本設計支援装置は、ＳＰ１０で予測したシミュレーションパラメータの組み合わせに基づいてＳＰ４の処理を再度実行する。ＳＰ１０からＳＰ４へのループを実行する設計支援装置のＣＰＵが制御部に相当する。すなわち、上記ＳＰ１０で得られたシミュレーションパラメータの組み合わせ毎に回路シミュレーションを実行する。これによって、トランジスタ特性に偏りを低減させたトランジスタ特性値を含むテーブルが作成できる。このループを１回以上繰り返すことで、ＳＰ８で作成するモデルの精度を高くすることができる。
【０１１７】
図１０に、トランジスタ特性値を均等に設定してシミュレーションパラメータを求め、そのシミュレーションパラメータによってＳＰＩＣＥシミュレーションを行った場合のＶｔｈｌとＶｔｈｓの関係を示す。すなわち、図１０は、図９において、ＳＰ９からＳＰ４へ戻す制御を１回実行して、トランジスタパラメータであるＶｔｈｌとＶｔｈｓを求めた結果である。この場合には、均等に設定されたトランジスタ特性値によって、シミュレーションパラメータは、図８の領域Ａ３のように歪んだ値の集合となっている。
【０１１８】
また、図１１に、第１実施形態の設計支援装置にてＶｔｈｌとＶｔｈｓを求めた結果例を示す。この場合には、シミュレーションパラメータを均等に設定して、ＶｔｈｌとＶｔｈｓが求められている。
【０１１９】
図１０では図１１と比較して、ＶｔｈｌとＶｔｈｓとの関係が、より幅の広い領域に拡っている。すなわち、図１１の場合には、データ（ＶｔｈｌとＶｔｈｓの組）が、線状の狭い領域に相関を示す値が局在（右上がりの線上に分布）している。これに対して、図１０の場合には、データが幅の広い帯状領域に展開している。
【０１２０】
一般に、ＶｔｈｌとＶｔｈｓとは相関関係があるが、例えば、チャンネル領域の不純物を変化させて場合には、ＶｔｈｌとＶｔｈｓとの相関関係が崩れる場合がある。第１実施形態の手順では、そのような場合を含む多様なシミュレーションパラメータの設定には必
ずしも十分でない場合があり得る。一方、第４実施形態の手順を採ることで、そのような相関関係にない、多様なシミュレーションパラメータの設定が可能になることを示している。
【０１２１】
＜効果＞
以上述べたように、本実施形態の設計支援装置によれば、第１実施形態から第３実施形態と同様に、シミュレーションパラメータの組み合わせに対して、シミュレーション結果から、トランジスタ特性値を得る（図９のＳＰ１−ＳＰ５）。この場合、実験計画法で知られているように、シミュレーションパラメータとして、均等な間隔で値の組を選択すればよい。そして、トランジスタ特性値を変数とする多項式でシミュレーションパラメータをモデル化する。このとき、図９のＳＰ４のシミュレーションでは、トランジスタ特性値としては、偏りのある結果しか得られないことが多い。したがって、データの少ない領域では、重回帰分析によっては、シミュレーションパラメータをトランジスタ特性値で精度よくモデル化できない場合が生じ得る。
【０１２２】
しかし、本実施形態では、さらに、トランジスタ特性値の組み合わせを均等に選択し、トランジスタ特性値の多項式に代入することで、シミュレーションパラメータを予測する。この予測の結果は、シミュレーションパラメータの空間では、均一なものではないことが多い（図８の領域Ａ３参照）。しかし、この予測されたシミュレーションパラメータによってシミュレーションを再度実行することで、均等なシミュレーションパラメータでシミュレーションを実行した場合と比較して、偏りの少ないトランジスタ特性値を得ることができる。
【０１２３】
さらに、図９のＳＰ９−ＳＰ４に至る処理を複数回繰り返すことで、偏りをより少なくしたトランジスタ特性値を得ることができる。その結果、図９のＳＰ９−ＳＰ４に至るループのない設計支援装置の処理と比較して、シミュレーションパラメータをトランジスタ特性値でより高い精度でモデル化できる。
【０１２４】
本実施形態の設計支援装置により、トランジスタ特性のレイアウトデータやパターン配置、製造プロセスの違いによる変化を回路シミュレーションの中で使われるパラメータに精度よく変換することが可能になり、レイアウト依存するトランジスタが複数含まれた回路の遅延時間等の回路特性を精度よく予測することが可能になる。また、わずかなプロセス変更による遅延時間等の回路特性を精度よく予測することが可能になる。
【０１２５】
《第５実施形態》
上記第４実施形態では、一旦トランジスタの特性値でモデル化されたシミュレーションパラメータに対して、均等に分布するトランジスタの特性値を代入して、シミュレーションパラメータを求め直し、再度回路シミュレーションを繰り返す設計支援装置の例を示した。すなわち、図９に示したように、トランジスタ特性値によるシミュレーションパラメータのモデル化と（ＳＰ８Ａ）、トランジスタ特性値の組み合わせの選択（ＳＰ９）と、シミュレーションパラメータの予測（ＳＰ１０）と、シミュレーションの実行（ＳＰ４）とをループする設計支援装置を説明した。
【０１２６】
本実施形態では、第４実施形態の処理において、上記ループを繰り返すともに、トランジスタ特性値を所定の値に絞り込んでいく設計支援装置の処理を説明する。他の構成および作用は第４実施形態と同様である。そこで、同一の構成要素については、第４実施形態の構成要素と同一の符号を付してその説明を省略する。
図１２は、本実施形態に係る設計支援装置の処理を示すフローチャートである。この処理フローで、ＳＰ９Ａ以外の工程は、図９と同様である。ＳＰ９Ａにおいては、本設計支援装置は、トランジスタ特性値として、中心値と、中心値から所定の偏差の範囲とを付与
され、トランジスタ特性値の組み合わせを設定する。例えば、線形領域の閾値Ｖｔｈｌについて、Ｖｔｈｌ0−ΔＶｔｈｌ、Ｖｔｈｌ0−ΔＶｔｈｌ／２、Ｖｔｈｌ0、Ｖｔｈｌ0＋ΔＶｔｈｌ／２、Ｖｔｈｌ0＋ΔＶｔｈｌという５個の値の組を設定する。ここで、ΔＶ
ｔｈｌは、線形領域の閾値Ｖｔｈｌについて、中心値からの規定する偏差である。
【０１２７】
また、飽和領域の閾値Ｖｔｈｓについて、Ｖｔｈｓ0−ΔＶｔｈｓ、Ｖｔｈｓ0−ΔＶｔｈｓ／２、Ｖｔｈｓ0、Ｖｔｈｓ0＋ΔＶｔｈｓ／２、Ｖｔｈｓ0＋ΔＶｔｈｓという５個
の値の組を設定する。ここで、ΔＶｔｈｓは、飽和領域の閾値Ｖｔｈｓについて、中心値からの規定する偏差である。
【０１２８】
また、線形領域の相互コンダクタンスＧｍｌｉｎについて、Ｇｍｌｉｎ0/Δｇｍｌ、Ｇｍｌｉｎ0/Δｇｍｌ／２、Ｇｍｌｉｎ0、Ｇｍｌｉｎ0＊Δｇｍｌ／２、Ｇｍｌｉｎ0＊Δ
ｇｍｌという５個の値の組を設定する。ここで、Δｇｍｌは、線形領域の相互コンダクタンスＧｍｌｉｎについて、中心値からの規定する偏差である。
【０１２９】
また、飽和領域の相互コンダクタンスＧｍｓａｔについて、Ｇｍｓａｔ0/Δｇｍｓ、Ｇｍｓａｔ0/Δｇｍｓ／２、Ｇｍｓａｔ0、Ｇｍｓａｔ0*Δｇｍｓ／２、Ｇｍｓａｔ0*Δｇ
ｍｓという５個の値の組を設定する。Δｇｍｓは、飽和領域の相互コンダクタンスＧｍｓａｔについて、中心値からの規定する偏差である。そして、これらの値を組み合わせて、トランジスタ特性値の変数の組（Ｖｔｈｌ、Ｖｔｈｓ、Ｇｍｌｉｎ、Ｇｍｓａｔ）に代入すべき値の組を作成する。このとき、Ｖｔｈｌ≧Ｖｔｈｓ、Ｇｍｓａｔ≧Ｇｍｌｉｎ等の条件が成立することについても、第４実施形態の場合と同様である。なお、このような値の数は、５組に限定されるわけではない。
【０１３０】
そして、それらの値の組をシミュレーションパラメータのモデル式に代入することで、複数のシミュレーションパラメータの予測値を得る（ＳＰ１０）。そして、そのシミュレーションパラメータの予測値によって、ＳＰＩＣＥシミュレーションを実行する（ＳＰ４）。以降の手順は、第４実施形態と同様である。このような処理を繰り返すことによって、シミュレーションパラメータのモデルを記述する多項式は、徐々に、中心値と、中心値から所定の偏差の範囲とを付与されたトランジスタ特性値の組に合致したものとなる。
【０１３１】
したがって、例えば、半導体製造プロセスが変更されたような場合、その半導体製造プロセスから得られるトランジスタ特性値の中心値として、現在の設計データにて、その半導体製造プロセスから得られる平均値、最頻値、あるいは、中央値等を設定すればよい。また、中心値から所定の偏差として、その工程で得られるばらつきを設定すればよい。そのようにすることで、特定の製造プロセスでの典型的なトランジスタ特性値に対応するシミュレーションパラメータの中心値を精度よく得ることができる。半導体製造プロセス、あるいは、そのプロセスに対応したシミュレーションパラメータの中心値は、頻繁に変更するものではないので、特定の半導体製造プロセス、あるいは、設計データにターゲットを絞ったシミュレーションが可能となる。
【０１３２】
なお、上記のＳＰ９Ａの説明では、中心値から所定の偏差Δは、固定とした。しかし、そのような手順に代えて、ループのごとにその偏差Δを徐々に小さく設定するようにしても構わない。例えば、第１回目のループでは、Δは、特定の半導体製造プロセスの製造ばらつきよりも大きな値（例えば、２倍、１０倍、あるいは１００倍の値）としておき、ループのごとに小さく（１／２、１／１０、あるいは１／１００倍に変更）すればよい。
【０１３３】
このように、初回は偏差Δを大きくし、ループを辿るごとに偏差Δを小さくすることで、正確に、シミュレーションパラメータの中心値と、トランジスタ特性値の中止値との関係を得ることができる。すなわち、初期の段階では、比較的広いパラメータの範囲でモデ
ル化が実行され、徐々にトランジスタ特性値の範囲を絞ることで、特異なモデルに収束してしまう可能性を低減できる。
【０１３４】
《コンピュータ読み取り可能な記録媒体》
コンピュータその他の機械、装置（以下、コンピュータ等）に上記いずれかの機能を実現させるプログラムをコンピュータ等が読み取り可能な記録媒体に記録することができる。そして、コンピュータ等に、この記録媒体のプログラムを読み込ませて実行させることにより、その機能を提供させることができる。
【０１３５】
ここで、コンピュータ等が読み取り可能な記録媒体とは、データやプログラム等の情報を電気的、磁気的、光学的、機械的、または化学的作用によって蓄積し、コンピュータ等から読み取ることができる記録媒体をいう。このような記録媒体のうちコンピュータ等から取り外し可能なものとしては、例えばフレキシブルディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ／Ｗ、ＤＶＤ、ＤＡＴ、８ｍｍテープ、メモリカード等がある。
【０１３６】
また、コンピュータ等に固定された記録媒体としてハードディスクやＲＯＭ（リードオンリーメモリ）等がある。
【０１３７】
《その他》
本実施形態は、以下の態様（付記と呼ぶ）を開示する。付記の各構成は、いずれも他の付記の構成と組み合わせてもよい。
（付記１）
模擬パラメータによってトランジスタの動作を模擬し、前記トランジスタの信号特性を生成するシミュレーション部と、
前記模擬パラメータに第一の値を設定することによって生成された第１信号特性と、前記模擬パラメータに第一の値とは異なる第二の値を設定することによって生成される第２信号特性とを識別する特性値を、前記信号特性から抽出する特性値抽出部と、
前記模擬パラメータに複数の設定値を設定することによってそれぞれ得られた前記特性値と前記設定値との組み合わせによって、前記特性値から前記模擬パラメータへの第１の写像関係を決定する模擬パラメータ決定部と、を備える設計支援装置。
（付記２）
模擬パラメータによってトランジスタの動作を模擬し、前記トランジスタの信号特性を生成するシミュレーション部に対して、前記信号特性の生成を指令するシミュレーション指令ステップと、
前記模擬パラメータに第一の値を設定することによって生成された第１信号特性と、前記模擬パラメータに第一の値とは異なる第二の値を設定することによって生成される第２信号特性とを識別する特性値を、前記信号特性から抽出する特性値抽出ステップと、
前記模擬パラメータに複数の設定値を設定することによってそれぞれ得られた前記特性値と前記設定値との組み合わせによって、前記特性値から前記模擬パラメータへの第１の写像関係を決定する模擬パラメータ決定ステップと、をコンピュータに実行させる設計支援プログラム。
（付記３）
模擬パラメータによってトランジスタの動作を模擬し、前記トランジスタの信号特性を生成するシミュレーション部に対して、前記信号特性の生成を指令するシミュレーション指令ステップと、
前記模擬パラメータに第一の値を設定することによって生成された第１信号特性と、前記模擬パラメータに第一の値とは異なる第二の値を設定することによって生成される第２信号特性とを識別する特性値を、前記信号特性から抽出する特性値抽出ステップと、
前記模擬パラメータに複数の設定値を設定することによってそれぞれ得られた前記特性値と前記設定値との組み合わせによって、前記特性値から前記模擬パラメータへの第１の
写像関係を決定する模擬パラメータ決定ステップと、をコンピュータが実行する半導体装置の設計方法。
（付記４）
前記模擬パラメータ決定ステップは、前記特性値と前記設定値との組み合わせによって、前記模擬パラメータから前記特性値への第２の写像関係を決定するモデル生成ステップと、
前記第２の写像関係を基に、前記特性値から前記模擬パラメータへの前記第１の写像関係を決定する逆写像決定ステップと、を有する付記３に記載の半導体装置の設計支援方法。
（付記５）
前記信号特性は、前記トランジスタのドレイン電流値とドレイン電圧値との組み合わせ、または前記ドレイン電流値とゲート電圧値との組み合わせによって記述される付記３または４に記載の半導体装置の設計支援方法。
（付記６）
前記特性値は、所定の前記ドレイン電圧値における複数の前記ドレイン電流値、所定の前記ゲート電圧値における複数の前記ドレイン電流値、所定の前記ドレイン電流値における複数の前記ドレイン電圧値、所定の前記ドレイン電流値における複数の前記ゲート電圧値、所定の前記ドレイン電圧値における複数の前記ドレイン電流値に対する所定の演算結果、所定の前記ゲート電圧値における複数の前記ドレイン電流値に対する所定の演算結果、所定の前記ドレイン電流値における複数の前記ドレイン電圧値に対する所定の演算結果、所定の前記ドレイン電流値における複数の前記ゲート電圧値に対する所定の演算結果、回路部品が構成される半導体基板の基板バイアスの前記信号特性への影響の程度を示すパラメータ、トランジスタの線形領域条件下の少なくとも１つの前記ゲート電圧値に対する前記ドレイン電流値と前記線形領域条件下の閾値との組み合わせ、トランジスタの飽和領域条件下の２つの前記ゲート電圧値に対する前記ドレイン電流値の組み合わせ、トランジスタの飽和領域条件下の２つの前記ドレイン電圧値に対する前記ドレイン電流値の組み合わせ、基板バイアスが所定値に設定されたときの前記ドレイン電流値、トランジスタの線形領域条件下の少なくとも１つの前記ゲート電圧値に対する前記ドレイン電流値と前記線形領域条件下の閾値と前記トランジスタの飽和領域条件下の２つの前記ゲート電圧値に対する前記ドレイン電流値との組み合わせ、トランジスタの線形領域条件下の少なくとも１つの前記ゲート電圧値に対する前記ドレイン電流値と前記線形領域条件下の閾値とトランジスタの飽和領域条件下の２つの前記ゲート電圧値に対する前記ドレイン電流値とトランジスタの飽和領域条件下の２つの前記ドレイン電圧値に対する前記ドレイン電流値との組み合わせ、トランジスタの線形領域条件下での前記ゲート電圧の変化量に対する前記ドレイン電流の変化量の比である相互コンダクタンス、トランジスタの飽和領域条件下での前記ゲート電圧の変化量に対する前記ドレイン電流の変化量の比である相互コンダクタンス、トランジスタの前記閾値、前記ドレイン電圧の変化率に対する前記閾値の変化量の比である前記閾値の前記ドレイン電圧依存性、および、基板バイアスが変化したときとの前記信号特性への影響の程度を示すボディ効果の少なくとも１つを含む、付記５に記載の半導体装置の設計支援方法。
（付記７）
前記ドレイン電流値の組み合わせは、前記ゲート電圧値が電源電圧と、前記電源電圧および閾値の和の２分の１以下の値とのいずれかに設定されたときの前記ドレイン電流値又は前記ドレイン電圧値が前記電源電圧に設定されたときの前記ドレイン電流値を含む、付記６に記載の半導体装置の設計支援方法。
（付記８）
前記模擬パラメータは、少なくともゲート幅、ゲート長、電子の移動度、基板バイアスの影響の程度を示すパラメータ、ドレイン電圧が変化したときの閾値の変化量の比である閾値のドレイン電圧依存性、およびゲート下方への不純物の拡散の程度を示すもぐり込み拡散長の少なくとも１つを含む、付記５から９のいずれかに記載の半導体装置の設計支援
方法。
（付記９）
前記トランジスタが形成される領域のレイアウト情報と、前記トランジスタの前記特性値との関係を示す複数組の情報によって、前記レイアウト情報から前記特性値への第３の写像関係を求めるステップと、
前記第１の写像関係の入力値である特性値として、前記レイアウト情報に前記第３の写像関係を適用した値を代入することによって、前記レイアウト情報から前記模擬パラメータへの写像である第４の写像関係を求めるステップとをさらに有する付記３から８のいずれかに記載の半導体装置の設計支援方法。
（付記１０）
前記トランジスタが製造される製造プロセスで使用されるプロセス情報と、前記トランジスタの前記特性値との関係を示す複数組の情報によって、前記プロセス情報から前記特性値への第５の写像関係を求めるステップと、
前記第１の写像関係の入力値である特性値として、前記プロセス情報に前記第５の写像関係を適用した値を代入することによって、前記プロセス情報から前記模擬パラメータへの写像である第６の写像関係を求めるステップとをさらに有する付記３から９のいずれかに記載の半導体装置の設計支援方法。
（付記１１）
前記模擬パラメータ決定ステップは、前記特性値の組を発生させるステップと、
前記組に対して前記第２の写像を適用することによって前記組に対応する前記模擬パラメータをそれぞれ生成するステップと、をさらに有する付記４から１０のいずれかに記載の半導体装置の設計支援方法。
（付記１２）
模擬パラメータによってトランジスタの動作を模擬し、前記トランジスタの信号特性を生成するシミュレーション部に対して、前記信号特性の生成を指令するシミュレーション指令ステップと、
前記模擬パラメータに第一の値を設定することによって生成された第１信号特性を前記模擬パラメータに第一の値とは異なる第二の値を設定することによって生成される第２信号特性と識別する特性値を前記信号特性から抽出する特性値抽出ステップと、
前記模擬パラメータに複数の設定値を設定することによってそれぞれ得られた前記特性値と前記設定値との組み合わせによって、前記特性値から前記模擬パラメータへの第１の写像関係を決定する模擬パラメータ決定ステップと、
前記トランジスタが形成される領域のレイアウト情報と前記特性値との関係を規定する第３の写像関係に基づいて、前記特性値を得るステップと、
前記特性値から前記第１の写像関係にしたがって前記模擬パラメータを取得するステップと、
前記模擬パラメータにしたがって、前記トランジスタを含む回路の動作を模擬する回路シミュレーションを実行し、前記回路の動作特性値を得るステップと、
前記動作特性値が所定の条件を満足したときに前記レイアウト情報に基づいて、半導体回路を製造する工程と、
を含むことを特徴とする半導体回路の製造方法。
（付記１３）
前記特性値として複数の値を設定し、特性値の組み合わせを設定する特性値設定部と、
前記第１の写像関係に前記特性値の組み合わせを入力することによって前記特性値の組み合わせに応じた前記模擬パラメータの組み合わせを得る模擬パラメータ取得部と、
前記シミュレーション指令部に対して、前記模擬パラメータの組み合わせによって前記信号特性の生成を指令し、前記特性値抽出部および前記模擬パラメータ決定部の処理を実行する制御部と、をさらに備える付記１に記載の設計支援装置。
（付記１４）
コンピュータに、
前記特性値として複数の値を設定し、特性値の組み合わせを設定する特性値設定ステップと、
前記前記第１の写像関係に前記特性値の組み合わせを入力することによって前記特性値の組み合わせに応じた模擬パラメータの組み合わせを得る模擬パラメータ取得ステップと、
前記シミュレーション指令部に対して、前記模擬パラメータの組み合わせによって前記信号特性の生成を指令させるともに、前記特性値抽出ステップおよび模擬パラメータ決定ステップの処理を実行する制御ステップと、をさらに実行させる付記２に記載の設計支援プログラム。
（付記１５）
前記特性値設定ステップでは、回路部品の信号特性として取り得る値の範囲において均等に配置された値によって特性値の組み合わせが設定される付記１４に記載の設計支援プログラム。
（付記１６）
前記制御ステップは、前記特性値設定ステップ、前記シミュレーション指令ステップ、前記特性値抽出ステップおよび模擬パラメータ決定ステップを繰り返して実行し、
前記特性値設定ステップでは、特性値の中心値と、その中心値からの所定の偏差によって規定される値の範囲で前記特性値が設定され、繰り返して実行されるごとに前記偏差を小さくして特性値が設定される付記１４に記載の設計支援プログラム。
（付記１７）
前記特性値設定ステップでは、前記特性値設定部は、前記トランジスタの信号特性に矛盾する複数の特性値間の関係を排除して前記特性値が設定される付記１４から１６のいずれかに記載の設計支援プログラム。
（付記１８）
コンピュータが、
前記特性値として複数の値を設定し、特性値の組み合わせを設定する特性値設定ステップと、
前記前記第１の写像関係に前記特性値の組み合わせを入力することによって前記特性値の組み合わせに応じた模擬パラメータの組み合わせを得る模擬パラメータ取得ステップと、
前記シミュレーション指令部に対して、前記模擬パラメータの組み合わせによって前記信号特性の生成を指令させるともに、前記特性値抽出ステップおよび前記模擬パラメータ決定ステップの処理を実行する制御ステップと、をさらに実行する付記３から１１のいずれかに記載の半導体装置の設計支援方法。
（付記１９）
前記特性値設定ステップでは、回路部品の信号特性として取り得る値の範囲において均等に配置された値によって前記特性値の組み合わせが設定されること、付記１８に記載の半導体装置の設計支援方法。
（付記２０）
前記特性値設定ステップでは、特性値の中心値と、その中心値からの偏差によって規定される値の範囲で前記特性値が設定される付記１８に記載の半導体装置の設計支援方法。（付記２１）
前記制御ステップは、前記特性値設定ステップ、前記シミュレーション指令ステップ、前記特性値抽出ステップおよび前記模擬パラメータ決定ステップを繰り返して実行し、
前記特性値設定ステップは、繰り返して実行されるごとに前記偏差を小さくして前記特性値が設定される付記２０に記載の半導体装置の設計支援方法。
（付記２２）
前記特性値設定ステップでは、前記特性値設定部は、前記トランジスタの前記信号特性に矛盾する複数の特性値間の関係を排除して前記特性値が設定される付記１８から２１のいずれかに記載の半導体装置の設計支援方法。
（付記２３）
コンピュータが、
前記特性値として複数の値を設定し、複数特性値の組み合わせを設定する特性値設定ステップと、
前記前記第１の写像関係に前記特性値の組み合わせを入力することによって前記特性値の組み合わせに応じた模擬パラメータの組み合わせを得る模擬パラメータ取得ステップと、
前記シミュレーション指令部に対して、前記模擬パラメータの組み合わせによって前記信号特性の生成を指令させるともに、前記特性値抽出ステップおよび模擬パラメータ決定ステップの処理を実行する制御ステップと、をさらに実行する付記１２に記載の半導体回路の製造方法。
【図面の簡単な説明】
【０１３８】
【図１】設計支援装置の機能ブロック図である。
【図２】回路特性シミュレーションに基づいて、トランジスタ特性値をシミュレーションパラメータでモデル化する第１工程とシミュレーションパラメータをトランジスタ特性値でモデル化する第２工程示す図である。
【図３】トランジスタ特性値の例を示す図である。
【図４】回路シミュレーションに基づいて、トランジスタ特性とシミュレーションパラメータとをモデル化する処理のフローチャートである。
【図５Ａ】ゲート電圧を所定値に固定したときのドレイン電圧Ｖｄ１に対するドレイン電流を求める処理を示すフローチャートである。
【図５Ｂ】閾値Ｖｔｈの抽出工程を示す図である。
【図６】電子デバイス製造方法の概要工程を説明する図である。
【図７】レイアウトデータを用いて、レイアウトパターン情報１およびネットリスト２の例を説明する図である。
【図８】回路シミュレーションから得られるトランジスタ特性値の偏りを示す図である。
【図９】第４実施形態に係る設計支援装置の処理を示すフローチャートである。
【図１０】トランジスタ特性値を均等に設定してシミュレーションパラメータを求め、そのシミュレーションパラメータによってＳＰＩＣＥシミュレーションを行った場合のＶｔｈｌとＶｔｈｓの関係を示す図である。
【図１１】第１実施形態の設計支援装置にてＶｔｈｌとＶｔｈｓを求めた結果例を示す図である。
【図１２】第５実施形態に係る設計支援装置の処理を示すフローチャートである。
【符号の説明】
【０１３９】
１  レイアウトパターン情報
２  ネットリスト
４  シミュレーションパラメータ
１０  入力部・ユーザインターフェース
１１  シミュレーション指令部
１２  シミュレーション部
１３  特性値抽出部
１４  模擬パラメータ生成部
１４１  モデル生成部
１４２  逆写像決定部
【図１】
2008250981.tif 000005
【図２】
2008250981.tif 000006
【図３】
2008250981.tif 000007
【図４】
2008250981.tif 000008
【図５Ａ】
2008250981.tif 000009
【図５Ｂ】
2008250981.tif 000010
【図６】
2008250981.tif 000011
【図７】
2008250981.tif 000012
【図８】
2008250981.tif 000013
【図９】
2008250981.tif 000014
【図１０】
2008250981.tif 000015
【図１１】
2008250981.tif 000016
【図１２】
2008250981.tif 000017