(57)【要約】【課題】ＴＦＴ−ＬＣＤアレイ基板構造及びその製造方法を提供する。【解決手段】ＴＦＴ−ＬＣＤアレイ基板は基板と、該基板に形成され、相互に交差し、薄膜トランジスタと画素電極を有し、該薄膜トランジスタと該画素電極とは電気的に接続されたサブ画素領域を形成する少なくとも一本のゲートラインと少なくとも一本のデータラインと、第一の電極とゲートラインとは接続し、第二の電極と画素電極とは接続している補償寄生コンデンサ構造と、を備える。【選択図】図４Ａ
2008122969.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板に形成され、相互に交差してサブ画素領域を形成する少なくとも１本のゲートラインと少なくとも１本のデータラインと、
第１の電極はゲートラインに接続し、第２の電極は画素電極に接続する補償寄生コンデンサ構造と、
を備え、
前記サブ画素領域は薄膜トランジスタと画素電極とを有し、該薄膜トランジスタは該画素電極に電気的に接続されることを特徴とするＴＦＴ−ＬＣＤアレイ基板。
【請求項２】
前記薄膜トランジスタは、
該基板上に形成され、且つ、該ゲートラインと一体に形成されたゲート電極と、
該ゲート電極上に形成されたゲート絶縁層と、
該ゲート絶縁層上に形成された活性層と、
該活性層上に形成され、且つ、相互に離間しているソース電極及びドレイン電極と、
該ソース電極及びドレイン電極上に形成されたパッシべーション層と、を備え、
該ドレイン電極と該データラインは電気的に接続し、前記ソース電極はパッシべーション層に形成された第１のビアホールを介して該画素電極と電気的に接続することを特徴とする請求項１に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項３】
前記補償寄生コンデンサ構造は、
前記ゲートラインと電気的に接続し、第１の電極とする補償ゲート電極と、
前記補償ゲート電極上に順次に形成された誘電層とするゲート絶縁層及び補償活性層と
補償活性層上に形成され、第２の電極とする補償ソース電極と、を備え、
該パッシべーション層は該補償ソース電極上に形成され、且つ該補償ソース電極は該パッシべーション層に形成された第２のビアホールを介して該画素電極と電気的に接続することを特徴とする請求項２に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項４】
該ゲート電極とソース電極との間の重なる領域と、該補償ゲート電極と補償ソース電極との間の重なる領域とは相互に平行し、且つ平行方向における幅が同じであることを特徴とする請求項３に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項５】
前記薄膜トランジスタと補償寄生コンデンサ構造はゲートラインに垂直、又は平行に配置されることを特徴とする請求項４に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項６】
前記補償活性層と薄膜トランジスタの活性層とは一体構造となり、前記補償ソース電極と薄膜トランジスタのソース電極とは一体構造となり、前記ソース電極と画素電極とを接続する第２のビアホールと、前記トランジスタのソース電極と画素電極とを接続する第１のビアホールとは同じであることを特徴とする請求項４に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項７】
前記補償活性層と薄膜トランジスタの活性層とは相互に離間し、前記補償ソース電極と薄膜トランジスタのソース電極とは相互に離間し、前記補償ソース電極と画素電極とを接続する第２のビアホールは、前記薄膜トランジスタのソース電極と画素電極とを接続する第１のビアホールとは異なるビアホールであることを特徴とする請求項４に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項８】
前記薄膜トランジスタはゲートラインに形成され、且つ前記ゲートラインの一部をゲート電極とすることを特徴とする請求項７に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項９】
前記補償ゲート電極と、ゲート電極と、ゲートラインとは同じ層によって形成されることを特徴とする請求項３に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項１０】
前記データラインと、薄膜トランジスタのソース電極及びドレイン電極と、補償ソース電極とは同じ層によって形成されることを特徴とする請求項３に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項１１】
前記補償活性層と、薄膜トランジスタの活性層とは同じ層によって形成されることを特徴とする請求項３に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項１２】
前記サブ画素領域は、前記画素電極の側辺に形成された遮光板を有することを特徴とする請求項１に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項１３】
前記サブ画素領域は更に前記画素電極の下方に形成された公共電極部分を有することを特徴とする請求項１に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項１４】
前記画素電極の材料はインジウム・スズ酸化物、インジウム・亜鉛酸化物、またはアルミニウム・亜鉛酸化物等であることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤアレイ基板。
【請求項１５】
基板上にゲート金属薄膜を積層してパターニングし、その上に薄膜トランジスタのゲート電極となる部分及び補償ゲート電極が形成された少なくとも１本のゲートラインを形成する工程と、
ゲート絶縁層薄膜と活性層薄膜を連続に積層し、活性層薄膜をパターニングして、該ゲート電極と補償ゲート電極にそれぞれ活性層と補償活性層を形成する工程と、
ソース・ドレイン金属薄膜を積層してパターニングし、ドレイン電極とソース電極はゲート電極に対して相互に離間し、ドレイン電極とデータラインとは接続し、補償ソース電極は補償ゲート絶縁層薄膜及び補償活性層を介して補償ゲート電極上方に形成するように、データラインと、ドレイン電極と、ソース電極と、補償ソース電極とを形成する工程と、
パッシべーション層薄膜を積層してパターニングし、該ソース電極と補償ソース電極の上方に少なくとも１つのビアホールを形成する工程と、
画素電極薄膜を積層してパターニングし、該少なくとも１つのビアホールを介して該ソース電極及び補償ソース電極と接続する画素電極を形成する工程と、
を有するＴＦＴ−ＬＣＤアレイ基板の製造方法。
【請求項１６】
該ゲート電極とソース電極との間の重なる領域と、該補償ゲート電極と補償ソース電極との間の重なる領域と相互に平行し、且つ平行方向において幅が同じであることを特徴とする請求項１５に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
【請求項１７】
該ゲート電極及び補償ゲート電極を画素電極に接続するビアホールは同じであることを特徴とする請求項１５に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
【請求項１８】
前記ゲートラインを形成すると共に、画素電極側辺の遮光板を形成することを特徴とする請求項１５に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
【請求項１９】
前記ゲートラインを形成すると共に、該画素電極下方に位置する公共電極を形成することを特徴とする請求項１５に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
【請求項２０】
該画素電極が該ゲートラインの上方に部分的に形成されたことを特徴とする請求項１５に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ液晶ディスプレイ（ＴＦＴ―ＬＣＤ）アレイ基板およびその製造方法、特に、自発補償寄生コンデンサ構造を有するＴＦＴ―ＬＣＤアレイ基板およびその製造方法に関する。
【背景技術】
【０００２】
ＴＦＴ―ＬＣＤにおいて基板にマトリクス状に配列された画素点の輝度の変化によって、画面のディスプレイを実現する。１つのＴＦＴ―ＬＣＤは複数の画素を有し、各画素はＲＧＢと３つのサブ画素に構成され、例えば２５６種類のグレー・スケール変化をディスプレイできる。望みの画面をディスプレイするには、各サブ画素上のグレー・スケールに対する制御が必要である。各サブ画素は薄膜トランジスタ（ＴＦＴ）によって制御される。ＴＦＴ―ＬＣＤはアレイ基板と、カラー膜基板と、アレイ基板とカラー膜基板との間に挟まれた液晶層と、を備える。
【０００３】
ＴＦＴ―ＬＣＤのアレイ基板に、複数の相互に平行しているゲートラインと、複数の相互に平行しているデータラインと、が相互に交差してサブ画素領域を形成する。図１はＴＦＴ―ＬＣＤの単独のサブ画素構造の回路図面である。該図面の水平方向において、Ｎはｎ本目のゲートラインを指し、Ｎ＋１はｎ＋１本目のゲートラインを指す。又は、垂直方向において、Ｍはｍ本目のデータラインを指し、Ｍ＋１はｍ＋１本目のデータライン（ｍ、ｎは１より大きい整数である）を指している。Ｔはスイッチ素子とするＴＦＴを指し、且つ該ＴＦＴのゲート電極とｎ＋１本目のゲートラインとは接続し、ドレイン電極とｍ本目のデータラインとは接続し、ソース電極と画素電極とは接続している。該回路の概略図面において寄生コンデンサＣｇｓと、液晶のコンデンサーＣｌｓと、記憶コンデンサＣｓｔも含まれている。
【０００４】
あるサブ画素のゲート電極（Ｇａｔｅ）にオン電圧Ｖｏｎを印加してＴＦＴを導通させる場合、該ＴＦＴのドレイン電極とソース電極が導通され、設定信号がデータラインから該サブ画素の画素電極に与えられる。カラー膜基板に設置された公共電極の電圧が不変の場合、該サブ画素の画素電極に印加された電圧は対応するサブ画素上のグレースケールを定める。しかし、ゲート電極とソース電極とはある程度積み重なるため、寄生コンデンサＣｇｓが生じる。ゲート電極上にオフ電圧Ｖｏｆｆを印加してＴＦＴトランジスタを止める場合、Ｃｇｓによってサブ画素上電圧の急変が引き起こされることがある。このような電圧の変化は△Ｖｐと称され、その計算式は以下の通りである。即ち、
△Ｖｐ＝〔Ｃｇｓ／（Ｃｌｓ＋Ｃｇｓ＋Ｃｓｔ）〕△Ｖｇ
ただし、Ｃｇｓは寄生コンデンサであり、Ｃｌｓは液晶層の電気コンデンサであり、Ｃｓｔは記憶コンデンサであり、△ＶｇはゲートラインＶｏｎとＶｏｆｆとの電圧差である。処理条件が不安定であるとゲート電極に対するソース電極の移動が起こる場合、隣接又は近傍のサブ画素のゲート電極とソース電極の重なる面積が不一致になり、△Ｖｐ’が形成されることがある。
△Ｖｐ’＝△Ｖｐ１−△Ｖｐ２
ただし、△Ｖｐ１、△Ｖｐ２は隣接又は近傍のサブ画素の△Ｖｐ値である。△Ｖｐ’は０ではない場合、隣接又は近傍のサブ画素のグレースケールが不均一になり、例えば、ムラ等のような多くの画面品質不良が生ずる。
【０００５】
従来のＴＦＴ―ＬＣＤサブ画素構造において、ゲート電極の電圧がＶｏｎからＶｏｆｆに変わる時、ゲート電極とソース電極との間の寄生コンデンサＣｇｓの大きさはサブ画素のグレースケールに影響を与えることがある。処理が安定して行う場合、ゲート電極とソース電極との重なる面積がほぼ同じであり、Ｃｇｓの大きさもほぼ同じであり、サブ画素間のグレースケールがほぼ一定であり、画面のグレースケールが不均一であることが現れない。しかし、処理条件が不安定となると、ゲート電極に対するソース電極の移動が起こる場合、ゲート電極とソース電極の重なる面積が変化してＣｇｓの大きさにバラツキが生じ、隣接又は近傍のサブ画素間のグレースケールが不一致になる。この時、ある領域の輝度が高くなり（白くなる）、ある領域の輝度が不足になる（黒くなる）。このように、ムラ等のような画面グレースケールが不均一となることがある。
【０００６】
図２は従来のＴＦＴ―ＬＣＤのアレイ基板上の薄膜積層構造の概略図である。該概略図は例えばＴＦＴトランジスタ部分から取った横断面である。図２に示すように、例えばガラス基板（図示しない）上の薄膜積層は下から上へ、順次にゲート電極金属層１ａ、ゲート絶縁層薄膜２ａ、活性層薄膜３ａ、ソース・ドレイン金属層薄膜４ａ、パッシべーション層薄膜５ａ、画素電極薄膜６ａであり、これらは該アレー基板を作る過程において順次にガラス基板に形成される。
【０００７】
図３Ａは従来のＴＦＴ―ＬＣＤアレイ基板のサブ画素構造の上面図である。図４Ａは図３ＡにおけるＴＦＴスイッチ部分の拡大図である。図４Ｂは図４ＡのＡ−Ａ線断面図である。
【０００８】
図３Ａ、４Ａ、４Ｂから分かるように、ガラス基板（図示しない）に、複数のゲートライン２１は水平方向に延び、複数のデータライン４は垂直方向に延び、該複数のゲートライン２１と該データライン４とは相互に交差して複数のサブ画素構造を形成する。該サブ画素構造は基本的に、基板に形成されたゲートライン２１とゲート電極１と、ゲート電極１に形成されゲート絶縁層２と、ゲート絶縁層２に形成された活性層３と、活性層３に形成されたデータライン４と、ドレイン電極７とソース電極８と、データライン４とドレイン電極７とソース電極８等を被覆しているパッシべーション層５と、パッシべーション層５に形成された画素電極６と、を備えし、パッシべーション層５は、ソース電極８の上方に対応してパッシべーション層にビアホール１１が形成され、画素電極６はビアホール１１を介してソース電極８と接続し、また、画素電極６とゲート重なる領域１２とは記憶コンデンサＣｓｔを構成した。
【０００９】
図３Ｂに示されている構造は、図３Ａに示されている構造に基づいて、漏光を防止しコントラストを向上させるように、画素電極の両側に位置し、更に画素電極と部分的に重なるゲート金属層遮光板１３を加えた。図３Ｃに示されている構造は、図３Ｂに基づいて更に記憶コンデンサを増加させるため、画素電極の下方を通過するゲート金属層公共電極１４を加えた。図４Ａに示すように、図３Ａ〜３Ｃに示されている３種類のサブ画素構造において、スイッチ素子となるＴＦＴの構造は類似している。
【００１０】
図４Ａに示すように、ＴＦＴトランジスタにおいて、ゲート電極１とソース電極８との重なる領域１０９は矩形を呈する。あるアレイ基板においてゲート電極１とソース電極８との重なる領域９の長さａが６μｍ、幅ｂが３０μｍとすると、処理条件が安定している時、ゲート電極とソース電極との重なる領域９の面積はＡ＝６×３０＝１８０μｍ２である。しかし、生産過程において通常回避しかねるように処理条件が不安定の場合、２つの情況に分かれる。１つはソース電極８がゲート電極１に対して、図面の垂直方向に移動する。もう１つは、ソース電極８がゲート電極１に対して、図面の水平方向に移動する。前者の場合、前記移動は重なる面積を影響しないが、後者の場合、前記移動により重なる面積に変化が起される。以下は主に後者の場合、即ち、ソース電極８がゲート電極１に対して、図面の水平方向に移動する情況について論述する。仮にソース電極８がゲート電極１に対し水平方向に１μｍ移動すると、ゲート電極とソース電極の重なる領域９の長さａが７μｍとなり、幅ｂが変わらない。この時、ゲート電極とソース電極の重なる領域９の面積はＡｓｈｉｆｔ＝７×３０＝２１０μｍ２になった。同時に、誘電率と２つの電極間の距離が一定とする場合、寄生コンデンサの容量Ｃｇｓの変化率は（２１０−１８０）／１８０＝１６．７％である。以下の式、即ち、
【００１１】
【数１】
2008122969.tif 000003
【００１２】
によって、他のパラメーターが一定とする場合、寄生コンデンサの容量Ｃｇｓの変化による隣接又は近傍のサブ画素△Ｖｐの差の変化率が１６．７％より大きい。△Ｖｐの変化により、さらに隣接又は近傍のサブ画素の電圧にバラツキが生じ、ムラが発生する。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は上記従来技術の問題点に鑑みてなされたものであり、その目的は、自発補償寄生コンデンサ構造を有するＴＦＴ―ＬＣＤアレイ基板およびその製造方法を提供することである。処理条件が不安定な時、寄生コンデンサＣｇｓ１の重なる面積が変化する時、補償寄生コンデンサＣｇｓ２の変化によって自発補償機能を果たし、各サブ画素の総計寄生コンデンサＣｇｓが一定に保持することにより、サブ画素間の△Ｖｐ偏差が一致させ、画面の明滅（Ｆｌｉｃｋｅｒ）と画面グレースケールの不均一（Ｍｕｒａ）による画面品質に対する影響を減少する。
【課題を解決するための手段】
【００１４】
本発明の１つの方面において、ＴＦＴ―ＬＣＤアレイ基板が提供され、該ＴＦＴ―ＬＣＤアレイ基板は、基板と、該基板に形成され、相互に交差してサブ画素領域を形成する少なくとも１本のゲートラインと少なくとも１本のデータラインと、第１の電極はゲートラインに接続し、第２の電極は画素電極に接続する補償寄生コンデンサ構造と、を備え、前記サブ画素領域は薄膜トランジスタと画素電極とを有し、該薄膜トランジスタは該画素電極に電気的に接続されることを特徴とする。
【００１５】
また、該薄膜トランジスタはボトムゲート電極型の薄膜トランジスタであり、そのソース電極はパッシべーション層に形成された第１のビアホールを介して該画素電極に電気的に接続されるのが望ましい。
【００１６】
また、補償寄生コンデンサ構造は、ゲートラインに電気的に接続される第１の電極とする補償ゲート電極と、補償ゲート電極に順次に形成された誘電層とするゲート絶縁層及び補償活性層と、補償活性層に形成された第２の電極とする補償ソース電極と、を備え、その中、パッシべーション層は該補償ソース電極に形成され、且つ該補償ソース電極は該パッシべーション層に形成された第２のビアホールを介して該画素電極に電気的に接続することが望ましい。
【００１７】
また、該ゲート電極とソース電極との間の重なる領域と、該補償ゲート電極と補償ソース電極との間の重なる領域とは相互に平行し、且つ平行方向において幅が同じであることが望ましい。
【００１８】
また、補償活性層と薄膜トランジスタの活性層とは一体構造になり、補償ソース電極と薄膜トランジスタのソース電極とは一体構造になり、補償ソース電極と画素電極とを接続するビアホールと、薄膜トランジスタのソース電極と画素電極とを接続するビアホールとは同じであるのが望ましい。或いは、補償活性層と薄膜トランジスタの活性層とは相互に離れて、補償ソース電極と薄膜トランジスタのソース電極とは相互に離れる。補償ソース電極と画素電極とを接続するビアホールと、薄膜トランジスタのソース電極と画素電極とを接続するビアホールとは異なるビアホールである。
【００１９】
本発明の他の方面において、ＴＦＴ―ＬＣＤアレイ基板の製造方法が提供され、該ＴＦＴ―ＬＣＤアレイ基板の製造方法は、基板にゲート金属薄膜を積層してパターニングし、その上に薄膜トランジスタのゲート電極となる部分及び補償ゲート電極が形成された少なくとも１本のゲートラインを形成する工程と、ゲート絶縁層薄膜と活性層薄膜を連続に積層し、活性層薄膜をパターニングして該ゲート電極と補償ゲート電極にそれぞれ活性層と補償活性層を形成する工程と、ソース・ドレイン金属薄膜を積層してパターニングし、データラインと、ソース電極と、補償ゲート絶縁層薄膜及び補償活性層を介して該補償ゲート電極の上方に形成された補償ソース電極と、ゲート電極に対してソース電極から離れ該活性層に形成され、且つデータラインに接続されたドレイン電極と、を形成する工程と、パッシべーション層薄膜を積層してパターニングし、該ソース電極と補償ソース電極の上方にビアホールを少なくとも１つ形成する工程と、画素電極薄膜を積層してパターニングし、該少なくとも１つのビアホールを介して該ソース電極及び補償ソース電極と接続する画素電極を形成する工程と、を含む。
【００２０】
また、該ゲート電極とソース電極との重なる領域と、該補償ゲート電極と補償ソース電極との重なる領域は相互に平行し、且つ平行方向において幅が同じであることが望ましい。
【発明の効果】
【００２１】
従来技術に対して、本発明にかかる補償寄生コンデンサＣｇｓ２が含まれる自発補償コンデンサー構造を提供することによって、処理条件が不安定で移動が生ずる時、通常の寄生コンデンサＣｇｓ１と補償寄生コンデンサＣｇｓ２とは相互に補償でき、サブ画素構造の総計寄生コンデンサＣｇｓが一定に保持し、これにより、寄生コンデンサＣｇｓのバラツキによってサブ画素間で生じた影響を除去でき、製品画面品質を改善し、歩留まりを向上することができる。
【発明を実施するための最良の形態】
【００２２】
添付図面を参照しながら本発明の例示的な実施例を説明する。しかし、本発明は異なる形態により実現でき、ここで説明する実施例に限られると解釈してはならない。本文において、素子又は層が、他の素子又は層に位置する、又は他の素子又は層に連結すると言及する場合、該素子又は層は他の素子又は層に直接位置し、又は他の素子又は層に直接に連結しても良く、中間の素子又は層が介在しても良い。以下の各実施例において、同じ標識は同じ、又は類似の素子を指す。
【００２３】
（実施例１）
図５Ａは本発明の実施例１にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図である。図５Ａに示すように、該サブ画素構造は、通常の寄生コンデンサＣｇｓ１が形成可能なゲート電極とソース電極の重なる領域１０９のほか、補正電気コンデンサＣｇｓ２を生じさせる補償ソース電極と補償ゲート電極の重なる領域１１０も備え、即ち、補償寄生コンデンサ構造である。本実施例１の図面において、寄生コンデンサＣｇｓ１と補償電気コンデンサＣｇｓ２はそれぞれ水平方向のＴＦＴに接近している位置に形成された。寄生コンデンサＣｇｓ１と補償寄生コンデンサＣｇｓ２とは並列に接続され、寄生コンデンサＣｇｓ１と補償寄生コンデンサＣｇｓ２との和は、画素電極とゲートライン間に位置する総計寄生コンデンサＣｇｓになる。
【００２４】
図５Ｂは図５ＡにおけるＴＦＴスイッチ部分の拡大図である。図５Ｃは図５ＢにおけるＢ−Ｂ線断面図である。図５Ａ〜５Ｂに示すように、実施例１のＴＦＴ−ＬＣＤアレイ基板は複数の平行に水平方向に延びているゲートライン１２１と、複数の平行に垂直方向に延びているデータライン１０４をと、を備え、隣接しているゲートライン１２１とデータライン１０４とはサブ画素のアレイを形成した。各サブ画素は、例えばガラス基板に形成されたゲートライン１２１から突出したゲート電極１０１と、ゲート絶縁層１０２と、活性層１０３と、データライン１０４と、ドレイン電極１０７と、ソース電極１０８と、パッシべーション層１０５と、ビアホール１１１と、画素電極１０６と、を備え、ゲート電極１０１と、ゲート絶縁層１０２と、活性層１０３と、データライン１０４と、ドレイン電極１０７と、ソース電極１０８と、によってＴＦＴ構造を構成した。図５Ｃで重なる領域１０９９が相応する左丸印で示すように、ゲート電極１０１とソース電極１０８とは重なって重なる領域１０９を形成し、ゲート電極１０１とソース電極１０８はそれぞれ２つの極板として、その間のゲート絶縁層１０２と活性層１０３を誘電層として、該重なる領域１０９に寄生コンデンサＣｇｓ１を形成した。これらの部分の構造及び相互の接続関係は従来技術によるサブ画素構造と似ているため、その詳細を省略する。
【００２５】
図５Ｃで重なる領域１１０に対応する右丸印でに示すように、本発明実施例１にかかるサブ画素は、更に補償ゲート電極１１５と、補償ゲート電極１１５に形成された補償活性層１１６と、補償活性層１１６に形成された補償ソース電極１１７と、を備え、補償ゲート電極１１５と補償ソース電極１１７は相互に重なって重なる領域１１０を形成し、それぞれ２つの極板として、その間のゲート絶縁層１０２と補償活性層１１６を誘電層とし、補償寄生コンデンサＣｇｓ２を形成した。
【００２６】
また、本実施例１にかかるゲート電極１０１と補償ゲート電極１１５はゲートラインの延びる方向に互いに所定の距離で離れ、図５Ｂに示すように、重なる領域１０９と重なる領域１１０とは相互平行し、且つ該平行方向（図５Ｂにおいて該平行方向は縦方向である）における幅が同じである。活性層１０３と補償活性層１１６は一体構造になり、ソース電極１０８と補償ソース電極１１７は一体構造になる。ソース電極１０８と補償ソース電極１１７は一体構造になったからこそ、本実施例１におけるビアホール１１１は１つだけで、ビアホール１１１を介してソース電極１０８と補償ソース電極を共に画素電極１０６に接続させることが出来る。
【００２７】
図５Ｂを参照しながら本実施例１の自発補償原理を説明する。本実施例１において、ソース電極１０８とゲート電極１０１との重なる領域１０９による通常の寄生コンデンサＣｇｓ１のほか、１つの補償寄生コンデンサも増加され、補償ゲート電極１１５と補償ソース電極１１７とは重なる領域１１０において２つの極板として、その間に挟まれたゲート絶縁層１０２と補償活性層１１６を誘電層として補償寄生コンデンサＣｇｓ２を形成し、これによって、本実施例１による自発補償寄生コンデンサ構造を得た。該補償寄生コンデンサＣｇｓ２を有する場合、仮にゲート電極１０１とソース電極１０８との重なる領域１０９の長さａが変わらず、依然として６μｍであり、幅ｂが３０μｍであるが、補償ゲート電極１１５と補償ソース電極１１７の重なる領域１１０の長さａ′が３μｍ、幅ｂが変わらず３０μｍである。処理が安定する場合、ゲート電極１０１とソース電極１０８との重なる領域１０９の面積はＡ＝６×３０＝１８０μｍ２であり、補償ゲート電極１１５と補償ソース電極１１７との重なる領域１１０の面積はＢ＝３×３０＝９０μｍ２であり、総計重なる領域面積は＝１８０＋９０＝２７０μｍ２であり、Ｃｇｓの安定性と画面のディスプレイ品質に対しては問題がない。処理が不安定の場合、同様に図５Ａに示すように、ソース電極１０８はゲート電極１０１に対して垂直方向における移動は重なる領域の面積に影響を与えないため、以下は両者の水平方向における相対的な移動について詳細に説明する。仮にソース電極１０８はゲート電極１０１に対して水平方向において左へ１μｍ移動した。重なる領域１０９と１１０とは互いに平行し、且つ平行方向において幅が同じであるため、ソース電極１０８はゲート電極１０１に対して水平方向において左へ１μｍ移動したら、補償ソース電極１１７もは補償ゲート電極１１５に対して水平方向において左へ１μｍ移動する。この時、ゲート電極１０１とソース電極１０８との重なる領域１０９の長さａが７μｍになり、幅ｂが変わらず、ゲート電極１０１とソース電極１０８との重なる領域１０９の面積がＡ′＝７×３０＝２１０μｍ２になる。一方、補償ゲート電極１１５と補償ソース電極１１７との重なる領域１１０の長さａ′が２μｍになり、幅ｂが変わらず、補償ゲート電極１１５と補償ソース電極１１７との重なる領域１１０の面積がＢ′＝２×３０＝６０μｍ２になる。この時、重なる領域１０９と１１０との総計重なる領域面積は＝２１０＋６０＝２７０μｍ２であり、処理が安定する場合の総計面積２７０μｍ２と一致するため、生じた総計寄生コンデンサの容量Ｃｇｓが変わらず、処理が不安定による寄生コンデンサの容量の変化を効果的に避けられる。類似的に、ソース電極１０８がゲート電極に対して右に移動する場合、重なる領域１０９の減少面積は重なる領域１１０の増加面積と等しいため、重なる領域１０９と重なる領域１１０との総計面積が依然として変わらず、これによって総計寄生コンデンサの容量が変わらない。以下の公式、即ち、
【００２８】
【数２】
2008122969.tif 000004
【００２９】
によって、他のパラメーターが不変の場合、寄生コンデンサの容量Ｃｇｓが一定と保持するため、隣接又は近傍のサブ画素間の△Ｖｐが一致に保持し、サブ画素間のグレースケールが均一、且つ一致であるのも保証できる。これによって画面の品質を効果的に改善し、画面ディスプレイの不均一によるムラが現れる可能性を低下させ、また歩留まりを向上させることが出来る。
【００３０】
（実施例２）
図６Ａは本発明の実施例２にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図であり、図６Ｂは図６ＡにおけるＴＦＴスイッチ部分の拡大図である。
【００３１】
図６Ａと図６Ｂの示すように、本実施例２のサブ画素構造は具体的には実施例１に示されたものとほぼ同じであるが、実施例１との区別は以下のようである。即ち、補償寄生コンデンサを実現する重なる構造が異なる。実施例１と実施例２において、いずれの補償寄生コンデンサＣｇｓ２も補償ソース電極１１７を補償ゲート電極１１５の上方に重ねることによって得られたが、実施例１の補償寄生コンデンサにおいて、重なる領域１１０における補償ゲート電極１１５の幅がより大きいため、重なる領域１１０の幅が補償ソース電極１１７の幅によって定められる。本実施例２の補償寄生コンデンサにおいて、重なる領域１１０における補償ソース電極１１７の幅がより大きいため、重なる領域１１０の幅が補償ゲート電極１１５の幅によって定められる。更に、実施例２において、重なる領域における補償ゲート電極１１５の幅がソース電極１０８の幅と等しいため、重なる領域１０９と１１０の水平方向における幅が同じにさせて、処理条件の不安定さによりソース電極がゲート電極に対して水平方向に移動する場合、寄生コンデンサＣｇｓ１の減少、又は増加容量が補償寄生コンデンサＣｇｓ２の増加、又は減少容量と等しい、これによって総計寄生コンデンサ容量Ｃｇｓが一定に保持する。
【００３２】
（実施例３）
図７Ａは本発明の実施例３にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図であり、図７Ｂは図７ＡにおけるＴＦＴスイッチ部分の拡大図であり、図７Ｃは図７ＢにおけるＣ−Ｃ線の断面図である。
【００３３】
図７Ａ〜図７Ｃに示すように、本発明の実施例３におけるＴＦＴと補償寄生コンデンサＣｇｓ２はそれぞれ隣接のデータラインに近い画素電極の両側に設置された。該実施例３におけるＴＦＴと実施例１におけるＴＦＴは同じであり、そのＴＦＴの寄生コンデンサ構成も前記実施例１に類似する。実施例１との区別は以下の通りである。即ち、本実施例３におけるゲート電極１０１と補償ゲート電極１１５のゲートラインの延びる方向において離れる距離は比較的に遠い。それによってゲート絶縁層１０２の上方に形成された活性層１０３と補償活性層１１６は分離している両部分になる。自発補償の機能を実現するため、ソース電極１０８及び補償ソース電極１１７が同時に画素電極１０６と接続しなければならない。従って、ソース電極１０８及び補償ソース電極１１７の上方のパッシべーション層１０５において、ソース電極１０８及び補償ソース電極１１７をそれぞれ画素電極１０６に接続するために、パッシべーション層ビアホールの形成が必要となる（本実施例３においては２つ）。ゲート電極１０１及びソース電極１０８によって形成された重なる領域１０９と、補償ゲート電極１１５及び補償ソース電極１１７によって形成された重なる領域１１０とは互いに平行し、且つ該平行方向における幅が同じである。実施例３の自発補償機能の原理は具体的な実施例１と同じであるため、詳細な説明は省略する。
【００３４】
（実施例４）
図８Ａは本発明の実施例４にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図であり、図８Ｂは図８ＡにおけるＴＦＴスイッチ部分の拡大図である。
【００３５】
図８Ａ〜図８Ｃに示すように、本発明の実施例４にかかるサブ画素構造は具体的な実施例３に示されたものとほぼ同じであり、その実施例３との区別は重なる領域１１０の構造にある。実施例３の補償寄生コンデンサＣｇｓ２は補償ソース電極１１７が補償ゲート電極１１５の上方に重なることによって得られ、且つ重なる領域１１０の幅は補償ソース電極１１７の幅によって定められる。しかし、実施例４における重なる領域１１０の幅は補償ゲート電極１１５の幅によって定められ、更に補償ゲート電極１１５の幅はソース電極１０８の幅と同じである。その具体的な自発補償機能の原理は実施例３と同じであり、詳細な説明は省略する。
【００３６】
（実施例５）
図９Ａは本発明の実施例５にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図であり、図９Ｂは図９ＡにおけるＴＦＴスイッチ部分の拡大図であり、図９Ｃは図９ＢにおけるＣ−Ｃ線の断面図である。
【００３７】
図９Ａ〜図９Ｃに示すように、本発明の実施例５のＴＦＴと補償寄生コンデンサＣｇｓ２の構造は実施例１に類似する。実施例１との区別は以下のところにある。即ち、本実施例５においてＴＦＴ及び補償寄生コンデンサＣｇｓ２はゲートライン１２１と垂直の方向に位置し、且つＴＦＴ部分はゲートライン１２１に形成され、即ちゲートライン１２１そのものの一部をＴＦＴのゲート電極とする。活性層１０３とゲートラインと１２１は垂直に交差してゲートラインに形成され、ゲートライン１２１と活性層１０３との重なる領域の両端にそれぞれソース電極１０８とドレイン電極１０７を形成し、ソース電極１０８と、ゲート電極としてのゲートライン１２１の一部と重なって重なる領域１０９を形成した。実施例１と同様、補償ソース電極１１７及び補償活性層１１６はそれぞれソース電極１０８及び活性層１０３と一体形成された。ゲートライン１２１に分岐が形成され、該分岐に補償ゲート電極１１５が形成された。補償ゲート電極１１５はゲートラインの方向に平行して延び、補償ソース電極１１７と重なる領域１１０を形成した。重なる領域１０９と重なる領域１１０とは相互平行し、且つ該平行方向（図９Ｂにおいて該平行方向は水平方向である）における幅が同じである。
【００３８】
実施例５の具体的な自発補償機能の原理は実施例１に類似している。実施例５の場合、処理条件が不安定な時、図においてソース電極１０８の水平方向における移動は重なる領域１０９と１１０の面積に影響を与えないため、以下は垂直方向における移動について詳細に説明する。ソース電極１０８がゲート電極に対して垂直方向に移動する場合、重なる領域１０９と１１０の幅が変わらず、重なる領域１０９の増加又は減少する長さは重なる領域１１０の減少又は増加する長さと等しいため、重なる領域１０９と１１０の総計面積が一定に保持し、即ち総計寄生コンデンサ容量Ｃｇｓが一定に保持する。
【００３９】
（実施例６）
図１０Ａは本発明の実施例６にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図であり、図１０Ｂは図１０ＡにおけるＴＦＴスイッチ部分の拡大図である。
【００４０】
図１０Ａ〜図１０Ｂに示すように、本発明の実施例６にかかるサブ画素構造は実施例５に示されたものとほぼ同じであり、その実施例５との区別は重なる領域１１０の構造にある。実施例５の補償寄生コンデンサＣｇｓ２は補償ソース電極１１７が補償ゲート電極１１５の上方に重なることによって得られ、且つ重なる領域１１０の幅は補償ソース電極１１７の幅によって定められる。しかし、本実施例６における重なる領域１１０の幅は補償ゲート電極１１５の幅によって定められる。その具体的な自発補償機能の原理は実施例５と同じであり、詳細な説明は省略する。
【００４１】
（実施例７）
図１１Ａは本発明の実施例７にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図であり、図１１Ｂは図１１ＡにおけるＴＦＴスイッチ部分の拡大図であり、図１１Ｃは図１１ＢにおけるＣ−Ｃ線の断面図である。
【００４２】
図１１Ａ〜図１１Ｃに示すように、本実施例７におけるＴＦＴは実施例５と同じであり、ゲートライン１２１と垂直する方向にゲートラインに形成され、更にゲートライン１２１の一部をＴＦＴのゲート電極とする。また、本実施例７において補償寄生コンデンサＣｇｓ２はゲートライン１２１におけるＴＦＴから比較的に遠いところに形成され、即ち補償ゲート電極１１５の位置と、ゲートライン１２１におけるＴＦＴのゲート電極とする部分の位置とは比較的に離れている。従って、ゲート絶縁層１０２の上方に形成された活性層１０３と補償活性層１１６とは分離している両部分になる。同様に、活性層上方に形成されたソース電極１０８と補償ソース電極１１７とも分離している両部分になる。このように、自発補償の機能を実現するために、ソース電極１０８及び補償ソース電極１１７が同時に画素電極１０６と接続しなければならない。従って、ソース電極１０８及び補償ソース電極１１７上方のパッシべーション層１０５において、ソース電極１０８及び補償ソース電極１１７をそれぞれ画素電極１０６に接続するように、パッシべーション層ビアホールを形成する必要がある（例えば本実施例において２つである）。ゲートライン１２１及びソース電極１０８によって形成された重なる領域１０９と、補償ゲート電極１１５及び補償ソース電極１１７によって形成された重なる領域１１０とは互いに平行し、且つ該平行方向における幅が同じである。また、本実施例７における自発補償機能を実現するために、また、ソース電極１０８と補償ソース電極１１７との幅を同じにさせなければならない。その具体的な自発補償機能の原理は実施例５と同様である。
【００４３】
（実施例８）
図１２Ａは本発明の実施例８にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図であり、図１２Ｂは図１２ＡにおけるＴＦＴスイッチ部分の拡大図である。
【００４４】
図１２Ａ〜図１２Ｂに示すように、本発明の実施例８にかかるサブ画素構造は実施例７に示されたものとほぼ同じであり、その実施例７との区別は形成された寄生コンデンサの重なる構造にある。実施例７の補償寄生コンデンサＣｇｓ２は補償ソース電極１１７が補償ゲート電極１１５の上方に重なることによって得られ、且つ重なる領域１１０の幅は補償ソース電極１１７の幅によって定められる。しかし、本実施例８における重なる領域１１０の幅は補償ゲート電極１１５の幅によって定められる。その具体的な自発補償機能の原理は実施例５と同じである。
【００４５】
図３Ｂと図３Ｃに類似するＴＦＴ−ＬＣＤアレイ基板は、必要に応じて実施例１〜８のサブ画素構造に、ゲート金属層遮光板及び?又はゲート金属層公共電極等の付加的な構造を加えてもよい。
【００４６】
前記実施例１〜８におけるサブ画素設計は本発明の例示的な構造であり、併せて８つの類型がある。これら自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤの単独サブ画素構造の回路図は図１３に示す。図１３において、Ｎはｎ本目のゲートラインを指し、Ｎ＋１はｎ＋１本目のゲートラインを指し、図におけるＭはｍ本目のデータラインを指し、Ｍはｍ＋１本目のデータラインを指している。Ｔはスイッチ素子とするＴＦＴを指し、且つ該ＴＦＴのゲート電極とｎ＋１本目のゲートラインとは接続し、ドレイン電極とｍ本目のデータラインとは接続し、ソース電極と画素電極とは接続している。該回路の概略図１３において寄生コンデンサＣｇｓ１と、補償寄生コンデンサＣｇｓ２液晶と、コンデンサＣｌｓと、記憶コンデンサＣｓｔも含まれている。寄生コンデンサＣｇｓ１と補償寄生コンデンサＣｇｓ２とは並列接続し、それらの和は総計寄生コンデンサＣｇｓになる。更に、前記説明書において、ＴＦＴのソース電極と画素電極とは接続すると説明したが、当業者は以下のことを理解すべきである。即ち、ＴＦＴにおいてソース電極とドレイン電極とは交代でき、つまり、ソース電極とデータラインとが接続し、ドレイン電極と画素電極とが接続してもよい。ソース電極とドレイン電極とを統一的にソース・ドレイン電極と称してもよい。
【００４７】
つまり、不安定の処理にＣｇｓの変化を防止するため、自己補償寄生コンデンサＣｇｓを加える設計は、他の形状とパターンのサブ画素構造を有してもよい。それらも本発明の範囲に合致する。
【００４８】
前記構造を有するＴＦＴ−ＬＣＤは以下の方法によって製造できる。以下の説明において、実施例１にかかるＴＦＴ−ＬＣＤのサブ画素構造の製造を例として説明するが、実施例２〜８の製造方法は類似であり、それらの間の区別はただゲート電極と補償ゲート電極、活性層と補償活性層、ソース電極と補償ソース電極の間の位置関係の変化にある。
【００４９】
本発明実施例にかかるＴＦＴ−ＬＣＤのアレイ基板における薄膜積層構造の概略図は図２の図示と同じであるため、省略する。
【００５０】
まず、例えば磁気制御スパッタリング法を利用して、例えばガラス基板１２０に厚さが１０００A〜７０００Aであるゲート金属薄膜１ａを作る。ゲート金属薄膜１ａの材料は通常Ｍｏ、Ａｌ、ＡｌとＮｉの合金、ＭｏとＷの合金、Ｃｒ、又はＣｕ等の金属を使用し、前記材料からなる薄膜の組み合わせを使用してもよい。図１４に示すように、ゲート電極マスクを利用して露光、エッチングすることにより、ガラス基板の所定の領域で該ゲート金属薄膜１ａをパターンニングしてゲートライン１２１とゲート電極１０１及び補償ゲート電極１１５を形成する。図５Ｃに示すように、ゲート電極１０１と補償ゲート電極１１５とは同じ厚さ及びエッチング後の勾配を有してもよい。
【００５１】
そして、例えば化学気相蒸着法（ＣＶＤ）を利用して基板に１０００A〜６０００Aのゲート絶縁層薄膜２ａと、１０００A〜６０００Aの活性層薄膜３ａを連続に堆積する。ゲート絶縁層薄膜２ａの材料は通常窒化シリコンであり、酸化シリコンと窒酸化シリコンを使用してもよい。活性層薄膜３ａの材料は例えばアモルファスシリコンや多結晶シリコン等である。図１５に示すように、活性層のマスクで露光と現像を行った後、活性層薄膜３ａに対してエッチングしてパターンニングし、活性層１０３と補償活性層１１６を形成する。その中の活性層１０３とゲート電極１０１とが重なり、補償活性層１１６と補償ゲート電極１１５とが重なる。ゲート絶縁層薄膜２ａはゲート絶縁層１０２を形成する。同様に、図５Ｃに示すように、活性層１０３と補償活性層１１６とは一体形成され、更に同じ厚さ及びエッチング後の勾配を有してもよい。ゲート金属層と活性層の間のゲート絶縁層はエッチングを阻止する役割もある。
【００５２】
図１６に示すように、続いて、ゲート金属に類似する作り方を採用して、基板にゲート金属に類似する厚さが１０００A〜７０００Aであるソース・ドレイン金属層薄膜４ａを堆積する。ソース・ドレイン電極のマスクによってソース・ドレイン金属層薄膜４ａに対して、基板上所定の領域においてパターンニングしてデータライン１０４と、ドレイン電極１０７と、ソース電極１０８と、補償ソース電極１１７と、を形成する。ゲート電極１０１とソース電極１０８の間に重なる領域１０９が形成され、更にその間に挟まれているゲート絶縁層１０２と活性層１０３によって寄生コンデンサＣｇｓ１が生じる。補償ゲート電極１１５と補償ソース電極１１７の間に重なる領域１１０が形成され、更にその間に挟まれているゲート絶縁層１０２と補償活性層１１６によって寄生コンデンサＣｇｓ２が生じる。ソース電極と補償ソース電極とは一体形成された。ドレイン電極１０７と、ソース電極１０８と、補償ソース電極１１７とは同じ厚さ及びエッチング後の勾配を有してもよい。
【００５３】
その後、ゲート絶縁層薄膜２ａ及び活性層薄膜３ａの作り方と類似する方法によって、基板全体に厚さが１０００A〜６０００Aであるパッシべーション層薄膜５ａを堆積する。その材料は通常窒化シリコンである。パッシべーション層のマスクにより、露光とエッチングを利用し、それをパターンニングしてソース電極部分のパッシべーション層にビアホール１１１を形成した（或いは、更に補償ソース電極に形成されたパッシべーション層におけるビアホールであり、例えば、図７Ａに示す実施例２の状況）。
【００５４】
最後に、アレイ基板の全体に厚さが１００A〜１０００Aである画素電極薄膜６ａを堆積し、その材料は通常透明の導電材料酸化インジウムスズ（ＩＴＯ）や、酸化インジウム亜鉛（ＩＺＯ）、または酸化アルミニウム亜鉛（ＡＺＯ）等である。透明電極のマスクにより、露光とエッチングを利用し、それをパターンニングして画素電極１０６を形成し、画素電極１０６はパッシべーション層におけるビアホール１１１によってソース電極１０８及び／または補償ソース電極１１７と接続する。該画素電極の材料は反射型ＬＣＤに用いる金属層等であってもよい。
【００５５】
以上の実施例は例示的な形成方法であり、他の実現方法であってもよい。異なる材料、又は異なる材料の組み合わせを選択することによって、異なるホトリソグラフィー処理を完成し、例えば３ｍａｓｋ又は４ｍａｓｋ処理である。ＴＦＴの位置、方向、補償ゲート電極と補償ソース電極の重なる方式について、ＴＦＴトランジスタ構造に対して各種の修正と変化が可能であることは明らかである。これらの修正と変化は本発明の範囲に含まれている。
【００５６】
前記の説明においてボトムゲート電極ＴＦＴを例として説明したが、当業者は、ＴＦＴ−ＬＣＤアレイ基板のサブ画素がトップゲート電極をＴＦＴを含む場合、本発明の具体的な実施例は依然として適用であることが理解できる。例えば、トップゲート電極ＴＦＴ―ＬＣＤアレイ基板において、ゲート電極は依然としてソース電極と重なるして寄生コンデンサを生じさせることができる。該寄生コンデンサを補償するために、補償寄生コンデンサがサブ画素構造に含まれてもよい。該補償寄生コンデンサは同様にゲートラインと接続する補償ゲート電極及び画素電極と接続する補償ソース電極を有する。補償ソース電極に形成されたパッシべーション層におけるビアホールによって、補償ソース電極を画素電極と接続させ、該ビアホールと、ソース電極と画素電極を電気的に接続させるビアホールとは同じものでもよく、異なるものでもよい。トップゲートトランジスタの作り方は従来技術において知られているため、省略する。補償寄生コンデンサ構造を形成するために、基板に、ソース電極を形成するとともに補償ソース電極を形成し、活性層を形成するとともに補償活性層を形成し、及び補償ゲート電極を形成するとともに補償ゲート電極を形成してもよい。
【００５７】
上記実施例は本発明の技術案を説明するものであり、限定するものではない。最良な実施形態を参照して本発明を詳細に説明したが、当業者にとって、必要に応じて異なる材料や設備などをもって本発明を実現できる。即ち、その要旨を逸脱しない範囲内において種種の形態で実施しえるものである。
【００５８】
本願は２００６年１１月１０日に中国国家知識産権局に提出した２００６１０１４５１１１．７号特許出願の優先権を主張し、前記出願の全ての内容をここで引用した。
【図面の簡単な説明】
【００５９】
【図１】従来技術におけるＴＦＴ−ＬＣＤの単独サブ画素構造の回路図である。
【図２】従来技術におけるＴＦＴ−ＬＣＤの各層構造の概略図である。
【図３Ａ】従来技術におけるＴＦＴ−ＬＣＤアレイ基板サブ画素構造の上面図である。
【図３Ｂ】従来技術における遮光板を有するＴＦＴ−ＬＣＤアレイ基板サブ画素構造の上面図である。
【図３Ｃ】従来技術における公共電極線を有するＴＦＴ−ＬＣＤアレイ基板サブ画素構造の上面図である。
【図４Ａ】図３ＡにおけるＴＦＴスイッチ部分の拡大図である。
【図４Ｂ】図４ＡにおけるＡ−Ａ線の断面図である。
【図５Ａ】本発明第１の実施例にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図である。
【図５Ｂ】図５ＡにおけるＴＦＴスイッチ部分の拡大図である。
【図５Ｃ】図５ＢにおけるＢ−Ｂ線の断面図である。
【図６Ａ】本発明の実施例２にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図である。
【図６Ｂ】図６ＡにおけるＴＦＴスイッチ部分の拡大図である。
【図７Ａ】本発明の実施例３にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図である。
【図７Ｂ】図７ＡにおけるＴＦＴスイッチ部分の拡大図である。
【図７Ｃ】図７ＢにおけるＣ−Ｃ線の断面図である。
【図８Ａ】本発明の実施例４にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図である。
【図８Ｂ】図８ＡにおけるＴＦＴスイッチ部分の拡大図である。
【図９Ａ】本発明の実施例５にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図である。
【図９Ｂ】図９ＡにおけるＴＦＴスイッチ部分の拡大図である。
【図９Ｃ】図９ＢにおけるＤ−Ｄ線の断面図である。
【図１０Ａ】本発明の実施例６にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図である。
【図１０Ｂ】図１０ＡにおけるＴＦＴスイッチ部分の拡大図である。
【図１１Ａ】本発明の実施例７にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図である。
【図１１Ｂ】図１１ＡにおけるＴＦＴスイッチ部分の拡大図である。
【図１１Ｃ】図１１ＢにおけるＥ−Ｅ線の断面図である。
【図１２Ａ】本発明の実施例８にかかる自発補償寄生コンデンサ構造を有するＴＦＴ−ＬＣＤアレイ基板のサブ画素構造の概略図である。
【図１２Ｂ】図１２ＡにおけるＴＦＴスイッチ部分の拡大図である。
【図１３】本発明の自発補償構造の双寄生コンデンサのＴＦＴ−ＬＣＤ単独サブ画素回路図である。
【図１４】本発明のゲート金属層処理が完成した後ＴＦＴの上面図である。
【図１５】本発明の活性層処理が完成した後ＴＦＴの上面図である。
【図１６】本発明のソース・ドレイン金属処理が完成した後ＴＦＴの上面図である。
【符号の説明】
【００６０】
１ａ：ゲート金属層薄膜
２ａ：ゲート絶縁層薄膜
３ａ：活性層薄膜
４ａ：ソース・ドレイン金属層薄膜
５ａ：パッシべーション層薄膜
６ａ：画素電極層薄膜
１、１０１：ゲート電極
２、１０２：ゲート絶縁層
３、１０３：活性層
４、１０４：データライン
５、１０５：パッシべーション層
６、１０６：画素電極
７、１０７：ドレイン電極
８、１０８：ソース電極
９、１０９：ゲート電極とソース電極との重なる領域
１１０：補正ソース電極と補償ゲート電極との重なる領域
１１、１１１：ビアホール
１２：画素電極とゲート電極との重なる領域
１３：ゲート金属層遮光板
１４：ゲート金属層公共電極
１１５：補償ゲート電極
１１６：補償活性層
１１７：補償ソース電極
１２０：ガラス基板  
【図１】
2008122969.tif 000005
【図２】
2008122969.tif 000006
【図３Ａ】
2008122969.tif 000007
【図３Ｂ】
2008122969.tif 000008
【図３Ｃ】
2008122969.tif 000009
【図４Ａ】
2008122969.tif 000010
【図４Ｂ】
2008122969.tif 000011
【図５Ａ】
2008122969.tif 000012
【図５Ｂ】
2008122969.tif 000013
【図５Ｃ】
2008122969.tif 000014
【図６Ａ】
2008122969.tif 000015
【図６Ｂ】
2008122969.tif 000016
【図７Ａ】
2008122969.tif 000017
【図７Ｂ】
2008122969.tif 000018
【図７Ｃ】
2008122969.tif 000019
【図８Ａ】
2008122969.tif 000020
【図８Ｂ】
2008122969.tif 000021
【図９Ａ】
2008122969.tif 000022
【図９Ｂ】
2008122969.tif 000023
【図９Ｃ】
2008122969.tif 000024
【図１０Ａ】
2008122969.tif 000025
【図１０Ｂ】
2008122969.tif 000026
【図１１Ａ】
2008122969.tif 000027
【図１１Ｂ】
2008122969.tif 000028
【図１１Ｃ】
2008122969.tif 000029
【図１２Ａ】
2008122969.tif 000030
【図１２Ｂ】
2008122969.tif 000031
【図１３】
2008122969.tif 000032
【図１４】
2008122969.tif 000033
【図１５】
2008122969.tif 000034
【図１６】
2008122969.tif 000035
【手続補正書】
【提出日】平成19年12月5日(2007.12.5)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図５Ｃ
【補正方法】変更
【補正の内容】
【図５Ｃ】
2008122969.tif 000036