(57)【要約】【課題】簡便な回路構成でスイッチング損失及びサージノイズの低減する。【解決手段】ＤＣ−ＤＣコンバータ１０は、結合インダクタ１６と、第１スイッチング素子３０と、第２スイッチング素子４０とを有する。第１スナバダイオード３４及び第１スナバキャパシタ３６との第１スナバ直列回路を第１スイッチング素子３０に並列接続し、接続点Ｐ１から二次インダクタ１６ｂまでの間に第１回生ダイオード３８を設ける。二次インダクタ１６ｂの他端を出力端子Ｔｏ１に接続する。第２スナバダイオード４４及び第２スナバキャパシタ４６との第２スナバ直列回路を第２スイッチング素子４０に並列接続し、接続点Ｐ２から三次インダクタ１６ｃまでの間に第２回生ダイオード４８を設ける。三次インダクタ１６ｃの他端を端子Ｔｏ２に接続する。【選択図】図１
2008099423.tif 000002
【特許請求の範囲】
【請求項１】
一次インダクタ、二次インダクタ及び三次インダクタからなる結合インダクタと、
２つの入力電源端子の間で、前記一次インダクタと直列接続された第１スイッチング素子と、
前記一次インダクタと前記第１スイッチング素子との接続点から出力電源端子の一端までの間に設けられた第２スイッチング素子と、
を備えたＤＣ−ＤＣコンバータであって、
第１スナバダイオード及び第１スナバキャパシタからなる第１スナバ直列回路を前記第１スイッチング素子に並列接続し、
前記第１スナバダイオードと前記第１スナバキャパシタとの接続点から前記二次インダクタの一端までの間に第１回生ダイオードを設け、
前記二次インダクタの他端を前記出力電源端子の一端に接続し、
第２スナバダイオード及び第２スナバキャパシタからなる第２スナバ直列回路を前記第２スイッチング素子に並列接続し、
前記第２スナバダイオードと前記第２スナバキャパシタとの接続点から前記三次インダクタまでの間に第２回生ダイオードを設け、
前記三次インダクタの他端を前記出力電源端子の他端に接続したことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
請求項１記載のＤＣ−ＤＣコンバータにおいて、
前記一次インダクタと前記第１スイッチング素子との接続点から前記第２スイッチング素子までの間に、補助インダクタを備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項１又は２記載のＤＣ−ＤＣコンバータにおいて、
前記第１スナバダイオードと前記第１スナバキャパシタとの接続点から前記二次インダクタの一端までの間に第１共振インダクタを設け、
前記第２スナバダイオードと前記第２スナバキャパシタとの接続点から前記三次インダクタまでの間に第２共振インダクタを備えることを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非絶縁で昇降圧型のＤＣ−ＤＣコンバータに関し、特に、スイッチング損失を低減することのできるＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータでは、パワートランジスタ、ＩＧＢＴ、ＦＥＴ等のスイッチング素子をＰＷＭ動作させて電圧の変換を行う形式のものがあり、幅広い分野で使用されている。ＤＣ−ＤＣコンバータは電子機器の省電力化、小型化及び高性能化に伴い、一層の低損失、高効率及び低ノイズ化が望まれており、特に、ＰＷＭ動作に伴うスイッチング損失やスイッチングサージの低減が望まれている。
【０００３】
このようなスイッチング損失、スイッチングサージを低減させる技術のひとつにソフトスイッチング技術があり、例えばインダクタ、スイッチング素子、ダイオードを備えた一般的な昇降圧型ＤＣ−ＤＣコンバータにスイッチング損失を低減するための補助回路を付加したものが、特許文献１に提案されている。
【０００４】
特許文献１における補助回路部は、図２２に示すように、トランジスタ９００ａ、９００ｂの各コレクタ・エミッタ間に接続されるキャパシタ９０１ａ、９０１ｂを備え、更に接続点９０２と出力端子及び基準端子との間に、第１及び第２補助電流経路が構成される。インダクタ９０３及びトランス９０４の一方巻線９０４ａまでは、第１及び第２補助電流経路に共通である。
【０００５】
第１補助電流経路では一方巻線９０４ａからトランジスタ９０５ａを介して出力端子に至る経路が形成され、第２補助電流経路では、一方巻線９０４ａからトランジスタ９０５ｂを介して基準端子に至る経路が形成される。コンデンサ９０２ａ、９０２ｂ及び第１、第２補助電流経路によりトランジスタ９００ａ、９００ｂのスイッチング動作時の端子電圧が僅少となり、スイッチング損失を低減できる。
【０００６】
【特許文献１】特開２００５−１０２４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記の技術は、スイッチング損失を低減するために有効であるが、補助回路の追加により部品点数が増加する。特に、スイッチング素子の数量が増加することからＰＷＭ駆動用の制御回路の部品点数も付随して増加する。
【０００８】
従来回路における代表的なスイッチング損失について図２３を参照しながら説明する。
【０００９】
ここで、ソフトスイッチングは、ＺＶＳ(Zero Voltage Switching)又はＺＣＳ(Zero Current Switching)を実現するためのスイッチング方式であり、パワー半導体デバイスのスイッチング損失やそれに与えるストレスが低い。これに対してパワー半導体デバイスの持つスイッチング機能により電圧・電流を直接ターンオン・オフするスイッチング方式はハードスイッチングと称されている。以下の記述においてはＺＶＳ／ＺＣＳの双方もしくはその一方が実現されている方式をソフトスイッチング、それ以外をハードスイッチングという。
【００１０】
図２３にパワー半導体デバイスとしてのＩＧＢＴ(Insulated Gate Bipolar Transistor)のスイッチング時の電圧／電流波形を示し、実線９２０は電圧、破線９２２は電流である。ＩＧＢＴは、パワーＭＯＳ−ＦＥＴの高速スイッチング、電圧駆動特性と、バイポーラ・トランジスタの低飽和ＯＮ電圧特性をワンチップに構成したパワーデバイスである。しかし、このトランジスタ構造はターンオン動作時にＭＯＳ−ＦＥＴ構造より遅れてオンする。さらに、ＭＯＳ−ＦＥＴ構造のターンオフにより、蓄積された少数キャリアである正孔が流出する経路が遮断されるため、ターンオフが遅れ、テール電流９２４が生じる。このような特性からも分かるようにＩＧＢＴパワーデバイスのスイッチング特性では、スイッチ固有のターンオン時間、ターンオフ時間が存在するため、スイッチング時間において若干の電圧／電流の過度交差（ハッチング部参照）を生じスイッチング損失を発生している。
【００１１】
このスイッチング損失はスイッチング時に熱として生じ、高周波化の妨げとなり、放熱フィンを含む冷却装置が大きくなり高周波化に伴い無視できない問題となってくる。これに加えて、電源−パワー半導体デバイス−負荷を結ぶ経路中には浮遊インダクタやキャパシタ受動回路素子やパワー半導体デバイスの寄生パラメータが存在するため、電圧、電流の遮断を行うスイッチング時にはこれらの寄生回路成分により図２３で示すようなサージ電圧９２６並びにサージ電流９２８が発生しパワー半導体デバイスに電圧・電流のピークストレスが発生する。
【００１２】
また、出力容量の大きい大電力の制御を高効率に行うには単純な電圧・電流のターンオン・ターンオフいわゆるハードスイッチングでは不十分な場合がほとんどである。特に、サージ電流ｄｉ／ｄｔが高い場合にはＥＭＩノイズレベルが高く、雑音端子間電圧が広い周波数帯にわたって発生するため、場合によってノイズフィル夕を設けるなどの対策が必要となり、コストの増大のみならず大型化する。また、スイッチングによるｄｖ／ｄｔ及びｄｉ／ｄｔストレスの増大とスイッチング損失の増加により、負荷状態によってはパワー半導体デバイス固有のＳＯＡ(Safety Operation Area：安全動作領域)を超えることも予想されるため、装置の信頼性が必ずしも高くない。また、ｄｖ／ｄｔによる対地漏れ電流の発生やこれによる雑音端子間電圧の増大や、ｄｉ／ｄｔによるローパスフィルタリアクトルやトランス、ＡＣモータの巻線の絶縁破壊を引き起こす懸念がある。このため高周波スイッチング時には、電圧・電流サージがＳＯＡを超えることのないようにスナバ回路を設ける必要がある。しかしながら、スナバ回路により、スイッチング損失とサージによるｄｖ／ｄｔやｄｉ／ｄｔストレスは低減されるが、スナバ回路自身による損失が発生してしまうなどの問題が新たに発生してくる。こうして、スイッチング損失及び電圧・電流ストレスによる影響と、その対策として設けられるスナバ回路とノイズフィル夕の設計によるコスト増や損失発生が高周波スイッチング化によるメリットを打ち消す場合がある。このような背景からハードスイッチングからソフトスイッチング技術による電力変換装置の開発が行われている。
【００１３】
本発明は上記の課題を考慮してなされたものであり、非絶縁型のＤＣ−ＤＣコンバータにおいて、簡便な回路構成でスイッチング損失及びサージノイズの低減を奏するソフトスイッチングを実現することができるＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係るＤＣ−ＤＣコンバータは、一次インダクタ、二次インダクタ及び三次インダクタからなる結合インダクタと、２つの入力電源端子の間で、前記一次インダクタと直列接続された第１スイッチング素子と、前記一次インダクタと前記第１スイッチング素子との接続点から出力電源端子の一端までの間に設けられた第２スイッチング素子とを備えたＤＣ−ＤＣコンバータであって、第１スナバダイオード及び第１スナバキャパシタからなる第１スナバ直列回路を前記第１スイッチング素子に並列接続し、前記第１スナバダイオードと前記第１スナバキャパシタとの接続点から前記二次インダクタの一端までの間に第１回生ダイオードを設け、前記二次インダクタの他端を前記出力電源端子の一端に接続し、第２スナバダイオード及び第２スナバキャパシタからなる第２スナバ直列回路を前記第２スイッチング素子に並列接続し、前記第２スナバダイオードと前記第２スナバキャパシタとの接続点から前記三次インダクタまでの間に第２回生ダイオードを設け、前記三次インダクタの他端を前記出力電源端子の他端に接続したことを特徴とする。
【００１５】
このような構成によれば、スイッチング素子のターンオフ時に、並列接続されたスナバキャパシタによりスイッチング素子間のサージノイズを低減することができる。また、前記スイッチング素子のターンオン時に前記スナバキャパシタと前記結合インダクタの漏れインダクタンス成分との共振現象により、前記スナバキャパシタは放電を開始し、前記スナバキャパシタが蓄えたエネルギーを出力側に供給することができる。
【００１６】
この場合、前記一次インダクタと前記第１スイッチング素子との接続点から前記第２スイッチング素子までの間に、補助インダクタを備えていてもよい。これにより、スイッチング素子間のターンオン時の電流立ち上がりが抑制され、電流サージを低減することができる。
【００１７】
前記第１スナバダイオードと前記第１スナバキャパシタとの接続点から前記二次インダクタの一端までの間に第１共振インダクタを設け、前記第２スナバダイオードと前記第２スナバキャパシタとの接続点から前記三次インダクタまでの間に第２共振インダクタを備えていてもよい。
【００１８】
このような共振インダクタを設けることにより、スイッチング素子のターンオン時に前記スナバキャパシタと共振インダクタとによってより確実な共振現象が発生し、前記スナバキャパシタのエネルギーを出力側に一層確実に回生することができる。
【００１９】
また、スイッチング素子のターンオン時の電流の立ち上がりがさらに抑制され、キャパシタが完全に放電した後、共振インダクタに蓄積している残留エネルギーを出力側に放出し、効率が一層向上する。二次インダクタ及び三次インダクタの漏れインダクタンス成分が少ない場合にこれらの第１共振インダクタ及び第２共振インダクタを入れると特に有効である。
【発明の効果】
【００２０】
本発明に係るＤＣ−ＤＣコンバータによれば、スイッチング素子のターンオフ時に、並列接続されたスナバキャパシタによりスイッチング素子間のサージノイズを低減することができる。また、前記スイッチング素子のターンオン時に前記スナバキャパシタと前記結合インダクタの漏れインダクタンス成分との共振現象により、前記スナバキャパシタは放電を開始し、前記スナバキャパシタが蓄えたエネルギーを出力側に供給することができる。さらに、このようなスイッチング損失及びサージノイズを低減を簡便な回路構成で実現することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係るＤＣ−ＤＣコンバータについて実施の形態を挙げ、添付の図１〜図２１を参照しながら説明する。
【００２２】
図１に示すように、本実施の形態に係るＤＣ−ＤＣコンバータ１０は、非絶縁の昇降圧型であって、直流のソース電源１１の電圧を昇圧又は降圧して負荷Ｒに供給するものである。ＤＣ−ＤＣコンバータ１０は双方向型チョッパであり、負荷Ｒの側に電源を接続し、ソース電源１１の側に負荷を接続して用いることもできる。
【００２３】
ＤＣ−ＤＣコンバータ１０は、入力側にプラス及びマイナス接続用のＴｉ１（入力電源端子の一端）及びＴｉ２（入力電源端子の他端）を有し、出力側にプラス及びマイナス接続用のＴｏ１（出力電源端子の一端）及びＴｏ２（出力電源端子の他端）を有している。
【００２４】
ＤＣ−ＤＣコンバータ１０は、入力側及び出力側で電圧を安定化させる入力キャパシタ１２及び出力キャパシタ１４と、３巻線式の結合インダクタ１６と、第１スイッチング機能部１８と、第２スイッチング機能部２０と、補助インダクタ２２とを有する。入力キャパシタ１２及び出力キャパシタ１４としては、例えば電解キャパシタが用いられる。
【００２５】
第１スイッチング機能部１８及び第２スイッチング機能部２０は、説明の便宜上複数の素子をまとめて表している。第１スイッチング機能部１８は主に昇圧の作用を奏し、第２スイッチング機能部２０は主に降圧の作用を奏する。
【００２６】
また、ＤＣ−ＤＣコンバータ１０は、回路上に具体的な素子としては存在しないが、回路の特性によって発生する漏れインダクタである第１共振インダクタ２４及び第２共振インダクタ２６を有する。
【００２７】
結合インダクタ１６は、一次インダクタ１６ａと二次側の二次インダクタ１６ｂ及び三次インダクタ１６ｃとを有する。一次インダクタ１６ａの一方はプラス側の入力端子Ｔｉ１に接続され、他端は接続点Ｐ０２を介して補助インダクタ２２に接続されている。
【００２８】
二次インダクタ１６ｂの一方はプラス側の出力端子Ｔｏ１と同じライン上の接続点Ｐ０１に接続され、他端は第１スイッチング機能部１８に接続されている。この二次インダクタ１６ｂと第１スイッチング機能部１８との間に、第１共振インダクタ２４が存在するものとする。一次インダクタ１６ａと二次インダクタ１６ｂとの巻数比は、Ｒ1＝ｎ２／ｎ１である。
【００２９】
三次インダクタ１６ｃの一方はグランドラインＧに接続され、他端は第２スイッチング機能部２０に接続されている。この三次インダクタ１６ｃと第２スイッチング機能部２０との間に、第２共振インダクタ２６が存在するものとする。一次インダクタ１６ａと三次インダクタ１６ｃとの巻数比は、Ｒ2＝ｎ３／ｎ１である。Ｒ1＝Ｒ2（つまりｎ２＝ｎ３）と設定してもよい。
【００３０】
第１スイッチング機能部１８は、第１スイッチング素子３０と、該第１スイッチング素子３０と並列に設けられた第１逆導通ダイオード（又は寄生ダイオード）３２と、直列に接続された第１スナバダイオード３４及び第１スナバキャパシタ３６と、第１回生ダイオード３８とを有する。第１スナバキャパシタ３６と第１スナバダイオード３４はスナバ直列回路を形成している。
【００３１】
第１スイッチング素子３０（及び第２スイッチング素子４０）は、半導体素子であって、例えば、パワートランジスタ、ＩＧＢＴ、ＦＥＴ等のスイッチング素子が挙げられ、図示しないコントローラによってベース端子が駆動されＰＷＭ動作を行う。
【００３２】
第１スイッチング素子３０は、コレクタが接続点Ｐ０２及び第１逆導通ダイオード３２のカソードに接続され、エミッタがグランドラインＧ及び第１逆導通ダイオード３２のアノードに接続されている。
【００３３】
第１スナバダイオード３４のアノードは、第１スイッチング素子３０のコレクタに接続され、カソードは第１スナバキャパシタ３６の一端に接続されている。第１スナバキャパシタ３６の他端は第１スイッチング素子３０のエミッタ（つまりグランドラインＧ）に接続されている。
【００３４】
第１回生ダイオード３８のアノードは、第１スナバダイオード３４と第１スナバキャパシタ３６との間に接続されている。この接続箇所を接続点Ｐ１とする。第１回生ダイオード３８のカソードは第１共振インダクタ２４を介して二次インダクタ１６ｂに接続されている。
【００３５】
第２スイッチング機能部２０は、第２スイッチング素子４０と、該第２スイッチング素子４０と並列に設けられた第２逆導通ダイオード（又は寄生ダイオード）４２と、直列に接続された第２スナバダイオード４４及び第２スナバキャパシタ４６と、第２回生ダイオード４８とを有する。第２スナバキャパシタ４６と第２スナバダイオード４４はスナバ直列回路を形成している。
【００３６】
第２スイッチング素子４０は、エミッタが補助インダクタ２２及び第２逆導通ダイオード４２のアノードに接続され、コレクタが接続点Ｐ０１及び第２逆導通ダイオード４２のカソードに接続されている。
【００３７】
第２スナバダイオード４４のカソードは、第２スイッチング素子４０のエミッタに接続され、アノードは第２スナバキャパシタの一端に接続されている。第２スナバキャパシタの他端は第２スイッチング素子４０のコレクタ（つまり接続点Ｐ０１）に接続されている。
【００３８】
第２回生ダイオード４８のカソードは、第２スナバダイオード４４と第２スナバキャパシタ４６との間に接続されている。この接続箇所を接続点Ｐ２とする。第２回生ダイオード４８のアノードは第２共振インダクタ２６を介して三次インダクタ１６ｃに接続されている。
【００３９】
ＤＣ−ＤＣコンバータ１０における各箇所における電流、電圧を次のように名称とその方向を規定する。
【００４０】
一次インダクタ１６ａから接続点Ｐ０２に向かう方向の電流をｉ1、接続点Ｐ０２から補助インダクタ２２へ向かう方向の電流をｉ2とする。
【００４１】
接続点Ｐ０２から第１スイッチング素子３０へ向かう方向の電流をｉs1、第１スナバキャパシタ３６からグランドラインＧの方向に向かって流れる電流をｉcs1、第１回生ダイオード３８から第１共振インダクタ２４に向かって流れる電流をｉls1とする。
【００４２】
接続点Ｐ０１から第２スイッチング素子４０へ向かう方向の電流をｉs2、接続点Ｐ０１の方向から第２スナバキャパシタ４６に流れ込む電流をｉcs2、第２共振インダクタ２６から第２回生ダイオード４８に向かって流れる電流をｉls2とする。
【００４３】
第１逆導通ダイオード３２及び第２逆導通ダイオード４２の順方向電流をｉds1、ｉds2とする。第１スナバダイオード３４及び第２スナバダイオード４４の順方向電流をｉda1、ｉda2とする。
【００４４】
また、ソース電源１１の電圧をＶｉ、負荷Ｒに供給される電圧をＶｏとする。さらに、第１スイッチング素子３０の両端に生じる電圧（エミッタを基準としたコレクタの電圧）をＶｓ１、第１スナバキャパシタ３６の両端に生じる電圧（グランドラインＧを基準とした接続点Ｐ１の電圧）をＶｃｓ１とする。
【００４５】
さらにまた、第２スイッチング素子４０の両端に生じる電圧（エミッタを基準としたコレクタの電圧）をＶｓ２、第２スナバキャパシタ４６の両端に生じる電圧（接続点Ｐ２を基準とした接続点Ｐ０１の電圧）をＶｃｓ２とする。
【００４６】
次に、このように構成されるＤＣ−ＤＣコンバータ１０を用いた昇圧及び降圧の作用について説明する。先ず、昇圧作用について説明する。
【００４７】
ＤＣ−ＤＣコンバータ１０の昇圧作用は、図２に示すようにモード０〜モード７の８つのモードに区分することができる。モード０〜モード７はこの順に繰り返し行われる。昇圧作用時には、第１スイッチング素子３０のみがＰＷＭ動作に基づいてオン・オフ動作を行い直流昇圧チョッパを行う。このとき、第２スイッチング素子４０はオフ状態に維持される。なお、図３〜図１０及び図１２〜図１９においては、電流の流れを矢印Ｉ、Ｉ１及びＩ２で表す。また、電流の流れていない箇所、又は各モードの説明上特に重要でない箇所については破線で示す。  図３に示すように、モード０では、ソース電源１１と結合インダクタ１６の蓄積エネルギーは出力側に供給され、昇圧動作が行われる。つまり、ソース電源１１から供給される電力は入力キャパシタ１２で平滑化され、一次インダクタ１６ａ、補助インダクタ２２、第２逆導通ダイオード４２を通り、出力キャパシタ１４で平滑化されて負荷Ｒに供給される。モード０では、第１スナバキャパシタ３６に電荷が充電されているものとする。
【００４８】
図４に示すように、モード１では第１スイッチング素子３０がオンになる。これにより、主に矢印Ｉ１及びＩ２で示す２系統の電流が発生する。矢印Ｉ１で示す第１の系統では、第１スナバキャパシタ３６、第１回生ダイオード３８、第１共振インダクタ２４、二次インダクタ１６ｂを通り接続点Ｐ０１を介して接続点Ｐ０１に電流が供給される。この第１の系統では、第１スナバキャパシタ３６と第１共振インダクタ２４とにより共振が発生し、パッシブ共振スナバを構成し、第１スナバキャパシタ３６が放電を開始する。つまり、第１共振インダクタ２４に蓄えられたエネルギーを利用して共振を発生させ、第１スナバキャパシタ３６の電荷を放出させ、パルス電流回生作用が得られる。
【００４９】
矢印Ｉ２で示すように、第２系統では、電流が出力キャパシタ１４、接続点Ｐ０１、第２スナバキャパシタ４６、第２スナバダイオード４４及び補助インダクタ２２を通ることになり、第２スナバキャパシタ４６に対する充電がなされる。
【００５０】
また、モード１では、第１スイッチング素子３０のターンオン時に、補助インダクタ２２により第１スイッチング素子３０を流れる電流の立ち上がりが抑制され、第１スイッチング素子３０はＺＣＳターンオンとなる（図２参照）。
【００５１】
第１共振インダクタ２４と第１スナバキャパシタ３６との部分共振でパルス電流回生は、次のようにして発生する。まず、二次インダクタ１６ｂに電圧Ｒ1Ｖｓを発生させ、スナバキャパシタ電圧Ｖｃｓ１を生じさせる。モード１のエネルギー回生スナバ回路における回路状態方程式は（１）式のようになる。
【００５２】
【数１】
2008099423.tif 000003
【００５３】
ここで、Ｌｓは第１共振インダクタ２４のインダクタンス、Ｃｓは第１スナバキャパシタ３６の容量である。
【００５４】
また、第１スイッチング素子３０のターンオン時点で、第１スナバキャパシタ３６の電圧及び回生電流の初期値をそれぞれＶｃｓ１＝Ｖｃｏ、ｉls1＝０とすると、スナバキャパシタの電圧Ｖｃｓ１と回生電流ｉls1は、それぞれ（２）式のようになる。
【００５５】
【数２】
2008099423.tif 000004
【００５６】
ただし、ω＝１／√（Ｌｓ・Ｃｓ）は角周波数である。スナバキャパシタのエネルギーが完全に放電するためには、ωｔ＝πの時点で、スナバキャパシタの電圧をゼロ以下とする条件Ｖｃｓ１≦０が必要となる。
【００５７】
【数３】
2008099423.tif 000005
【００５８】
ここで、Ｖα（＝Ｖｃｏ−Ｖｏ）はスナバキャパシタ電圧Ｖｃｓ１の跳ね上がり電圧であり、負荷電流に依存する。Ｖαは最低でも０であり、この条件下で巻数比を決定することになる。従って、結合インダクタ１６の昇圧比の１／２の巻数比にすれば、第１スナバキャパシタ３６のエネルギーは完全放電するようになる。ターンオン時に第１スイッチング素子３０を流れる電流は、第２逆導通ダイオード４２からの転流電流ｉ2とスナバ回生電流ｉls1が結合インダクタ１６の変圧作用で流れる電流との合成となる。従って、第１スイッチング素子３０のターンオン時における電流上昇率のｄｉ／ｄｔの最大値は（４）式のとおりとなる。
【００５９】
【数４】
2008099423.tif 000006
【００６０】
ここで、Ｌ2は補助インダクタ２２のインダクタンスである。
【００６１】
図５に示すように、モード２では、モード１と比較して第２系統の電流が異なり、また電流ｉ2はゼロとなる。つまり、矢印Ｉ２で示すように、第２系統の電流は三次インダクタ１６ｃ、第２共振インダクタ２６、第２回生ダイオード４８、第２スナバキャパシタ４６及び接続点Ｐ０１に流れる。この第２系統の電流は、三次インダクタ１６ｃの残留電圧が、負荷電圧Ｖｏよりも大きいときに第２共振インダクタ２６のエネルギーを放出することにより発生するものである。このとき、第２スナバキャパシタ４６は僅かに放電する。この後、第１スナバキャパシタ３６エネルギーが完全放電した後モード３に移行する。
【００６２】
図６に示すように、モード３では、第１スナバキャパシタ３６が蓄えた電荷を完全放電した後に第１スナバダイオード３４が導通し、第１共振インダクタ２４に蓄えられた残留エネルギーをパルス回生電流ｉls1として放出を継続する。つまり、矢印Ｉ１で示すように、第１系統の電流は第１スナバダイオード３４、第１回生ダイオード３８、第１共振インダクタ２４及び二次インダクタ１６ｂを流れて接続点Ｐ０１に至ることになる。このように、第１スナバキャパシタ３６の放電が終了した後にも、第１共振インダクタ２４のエネルギーを利用して回生動作を継続することができる。
【００６３】
また、第２スナバキャパシタ４６は所定の電圧となって安定し、第２系統の電流は、三次インダクタ１６ｃ、第２共振インダクタ２６、第２回生ダイオード４８、第２スナバキャパシタ４６、第２逆導通ダイオード４２及び接続点Ｐ０１に流れることになる。この後、パルス回生電流ｉls1がゼロになるとモード４に移行する。
【００６４】
図７に示すように、モード４では、矢印Ｉで示すように、第１共振インダクタ２４及び第２共振インダクタ２６ともエネルギーを放出し終え、ソース電源１１から供給される電力は入力キャパシタ１２で平滑化され、一次インダクタ１６ａ、第１スイッチング素子３０を通ってグランドラインＧに流れ込む。このとき、一次インダクタ１６ａにエネルギーが蓄積される。
【００６５】
図８に示すように、モード５では、第１スイッチング素子３０をオフにする。これにより、ソース電源１１から供給される電流は、一次インダクタ１６ａ、第１スナバダイオード３４及び第１スナバキャパシタ３６に流れることになり、該第１スナバキャパシタ３６が充電される。このとき、第１スイッチング素子３０の両端電圧Ｖｃｓ１は０であることから（図２参照）、第１スイッチング素子３０はＺＶＳでターンオフする。第１スイッチング素子３０をオフするタイミングは、ＰＷＭのデューティファクタにより設定される。
【００６６】
第１スナバキャパシタ３６が充電されることによりＶｓ１は（５）式に示す電圧上昇率で上昇する。
【００６７】
【数５】
2008099423.tif 000007
【００６８】
このモード５は、Ｖs１≦Ｖｏである間継続される。このとき充電された第１スナバキャパシタ３６は、前記の通りモード１の共振作用に供されることになる。
【００６９】
モード５では二次インダクタ１６ｂに回生電流が流れない条件は、Ｖｃｓ１≦Ｒ1（Ｖｏ−Ｖｉ）＋Ｖｏ、すなわちＶｏ＋Ｖα≦Ｒ1（Ｖｏ−Ｖｉ）＋Ｖｏより（６）式で表される。
【００７０】
【数６】
2008099423.tif 000008
【００７１】
図９に示すように、モード６では、Ｖｓ１＞Ｖｏとなって第２逆導通ダイオード４２が導通し、矢印Ｉ１で示すように、第１系統の電流として一次インダクタ１６ａ、補助インダクタ２２、第２逆導通ダイオード４２及び接続点Ｐ０１へと流れる。
【００７２】
また、第１スナバキャパシタ３６が十分に充電されると、該第１スナバキャパシタ３６及び第１スナバダイオード３４に電流は流れなくなり、第２スナバキャパシタ４６に充電された電荷が放出され、放電し始める。つまり、矢印Ｉ２で示すように、第２系統の電流として三次インダクタ１６ｃ、第２共振インダクタ２６、第２回生ダイオード４８、第２スナバキャパシタ４６及び接続点Ｐ０１へ流れる。
【００７３】
図１０に示すように、モード７では、第２スナバキャパシタ４６は蓄えた電荷の放電を終了し、第２共振インダクタ２６に蓄えられた残留エネルギーの放出を継続する。つまり、矢印Ｉ２で示すように、第２系統の電流は三次インダクタ１６ｃ、第２共振インダクタ２６、第２回生ダイオード４８、第２スナバダイオード４４、第２逆導通ダイオード４２及び接続点Ｐ０１へ流れる。この後、前記のモード０に戻り、一連のサイクルを継続することになる。
【００７４】
このように、ＤＣ−ＤＣコンバータ１０の直流昇圧動作時には、３巻線構成の結合インダクタ１６の一次インダクタ１６ａと第１スイッチング素子３０の高周波スイッチングによって昇圧を行い、第２逆導通ダイオード４２を通過し、ソース電源１１から電力を接続点Ｐ０１に供給する。第１スイッチング素子３０と並列に設けた第１スナバダイオード３４と第１スナバキャパシタ３６で構成したスナバ直列回路のエネルギーを第１スイッチング素子３０がターンオンした時点で、第１回生ダイオード３８と結合インダクタ１６の二次側にまとめた第１共振インダクタ２４と第１スナバキャパシタ３６で共振させ、スナバエネルギーを出力側に回生させることができる。
【００７５】
また、このパルス電流回生動作により、第１スナバキャパシタ３６の電圧をゼロまで放電させることで、第１スイッチング素子３０のターンオフはＺＶＳ転流となる。第１スイッチング素子３０のターンオン動作時は、補助インダクタ２２によりスイッチを流れる電流の立ち上がりが抑制されることとなり、ＺＣＳターンオンとなる。このように、第１スイッチング素子３０ではソフトスイッチング動作が実現される。
【００７６】
次に、ＤＣ−ＤＣコンバータ１０を用いた降圧作用について説明する。降圧動作においても、図１１に示すように、順にモード０〜モード７の８つのモードに区分することができる。降圧作用時には、第２スイッチング素子４０のみがＰＷＭ動作に基づいてオン・オフ動作を行い、第１スイッチング素子３０はオフ状態に維持される。
【００７７】
図１２に示すように、モード０では、一次インダクタ１６ａの作用により電流は第１逆導通ダイオード３２から一次インダクタ１６ａを通り入力キャパシタ１２に流れ込んでいる。
【００７８】
図１３に示すように、モード１では第２スイッチング素子４０がオンになる。これにより、主に矢印Ｉ１及びＩ２で示す２系統の電流が発生する。矢印Ｉ１で示す第１の系統では三次インダクタ１６ｃ、第２共振インダクタ２６、第２回生ダイオード４８、第２スナバキャパシタ４６を通り接続点Ｐ０１を介して接続点Ｐ０１に電流が供給される。この第１の系統では、第２スナバキャパシタ４６と第２共振インダクタ２６とにより共振が発生し、パッシブ共振スナバを構成し、第２スナバキャパシタ４６が放電を開始する。つまり、第２共振インダクタ２６に蓄えられたエネルギーを利用して共振を発生させ、第２スナバキャパシタ４６の電荷を放出させ、パルス電流回生作用が得られる。
【００７９】
この第１系統の電流は、三次インダクタ１６ｃの電圧をＲ2Ｖｉとしたとき、Ｒ2Ｖｉ＞Ｖｏ−Ｖｃｓ２である間に流れ続ける。
【００８０】
矢印Ｉ２で示すように、第２系統では、電流が出力キャパシタ１４、接続点Ｐ０１、第２スイッチング素子４０、補助インダクタ２２、第１スナバダイオード３４及び第１スナバキャパシタ３６を通ることになり、第１スナバキャパシタ３６に対する充電がなされる。
【００８１】
また、モード１では、第２スイッチング素子４０のターンオン時に、補助インダクタ２２により、第２スイッチング素子４０を流れる電流の立ち上がりが抑制され、第２スイッチング素子４０はＺＣＳターンオンとなる（図１１参照）。また、昇圧動作のモード１で説明したのと同様に、各電圧及び電流が規定される。
【００８２】
なお、ソース電源１１の電圧Ｖｉが一次インダクタ１６ａの電圧よりも高いときには、ソース電源１１、一次インダクタ１６ａ、接続点Ｐ０２、第１スナバダイオード３４及び第１スナバキャパシタ３６に流れ込む電流も発生する。この電流により第１スナバキャパシタ３６が充電される。
【００８３】
図１４に示すように、モード２では、モード１と比較して第２系統の電流が異なり、また電流ｉ2はゼロとなる。つまり、矢印Ｉ２で示すように、第２系統の電流は第１スナバキャパシタ３６、第１回生ダイオード３８、第１共振インダクタ２４、二次インダクタ１６ｂ及び接続点Ｐ０１に流れる。この第２系統の電流は、二次インダクタ１６ｂの残留電圧が、負荷電圧Ｖｏよりも大きいときに第１共振インダクタ２４のエネルギーを放出することにより発生するものである。このとき、第１スナバキャパシタ３６は僅かに放電する。この後、モード３に移行する。
【００８４】
図１５に示すように、モード３では、第２スナバキャパシタ４６が蓄えた電荷を完全放電した後に第２スナバダイオード４４が導通し、第２共振インダクタ２６に蓄えられた残留エネルギーをパルス回生電流ｉls2として放出を継続する。つまり、矢印Ｉ１で示すように、第１系統の電流は三次インダクタ１６ｃ、第２共振インダクタ２６、第２回生ダイオード４８、第２スナバダイオード４４及び第２逆導通ダイオード４２を流れて接続点Ｐ０１に至ることになる。このように、第２スナバキャパシタ４６の放電が終了した後にも、第２共振インダクタ２６のエネルギーを利用して回生動作を継続することができる。
【００８５】
この後、パルス回生電流ｉls2がゼロになるとモード４に移行する。
【００８６】
図１６に示すように、モード４では、矢印Ｉで示すように、第１共振インダクタ２４及び第２共振インダクタ２６ともエネルギーを放出し終え、電流は第２スイッチング素子４０、補助インダクタ２２、一次インダクタ１６ａ及び入力キャパシタ１２を通ってグランドラインＧに流れ込む。このとき、一次インダクタ１６ａにエネルギーが蓄積される。
【００８７】
図１７に示すように、モード５では、第２スイッチング素子４０をオフにする。これにより、出力キャパシタ１４の電力は第２スナバキャパシタ４６、第２スナバダイオード４４、補助インダクタ２２及び一次インダクタ１６ａに流れることになり、第２スナバキャパシタ４６が充電される。このとき、第２スイッチング素子４０の両端電圧Ｖｃｓ１は０であることから（図１１参照）、第２スイッチング素子４０はＺＶＳでターンオフする。第２スイッチング素子４０をオフするタイミングは、ＰＷＭのデューティファクタにより設定される。
【００８８】
第２スナバキャパシタ４６が充電されることによりＶｓ２は次第に上昇し、Ｖｓ２≦Ｖｏである間継続される。このとき充電された第２スナバキャパシタ４６は、前記の通りモード１の共振作用に供されることになる。
【００８９】
図１８に示すように、モード６では、第２スナバキャパシタ４６が十分に充電されると、該第２スナバキャパシタ４６及び第２スナバダイオード４４に電流は流れなくなり、第１スナバキャパシタ３６に充電された電荷が放出され、放電し始める。つまり、前記モード３における第２系統の電流と同様に、矢印Ｉで示すように、電流は第１スナバキャパシタ３６、第１回生ダイオード３８、第１共振インダクタ２４、二次インダクタ１６ｂ及び接続点Ｐ０１へ流れる。
【００９０】
図１９に示すように、モード７では、第１スナバキャパシタ３６は蓄えた電荷の放電を終了し、第１共振インダクタ２４に蓄えられた残留エネルギーの放出を継続する。つまり、矢印Ｉで示すように、電流は第１逆導通ダイオード３２、第１スナバダイオード３４、第１回生ダイオード３８、第１共振インダクタ２４、二次インダクタ１６ｂ及び接続点Ｐ０１へ流れる。この後、前記のモード０に戻り、一連のサイクルを継続することになる。
【００９１】
このように、ＤＣ−ＤＣコンバータ１０の直流降圧動作時には、第２スイッチング素子４０の高周波スイッチングによって降圧を行い、ソース電源１１から電力を接続点Ｐ０１に供給する。ＤＣ−ＤＣコンバータ１０では第２スイッチング素子４０と並列に設けた第２スナバダイオード４４と第２スナバキャパシタ４６で構成したスナバ直列回路のエネルギーを第２スイッチング素子４０がターンオンした時点で、第２回生ダイオード４８と結合インダクタ１６の二次側にまとめた第２共振インダクタ２６と第２スナバキャパシタ４６で共振させ、スナバエネルギーを出力側に回生させることができる。
【００９２】
また、このパルス電流回生動作により、スナバキャパシタの電圧をゼロまで放電させることで、第２スイッチング素子４０のターンオフはＺＶＳ転流となる。第２スイッチング素子４０のターンオン動作時は、補助インダクタ２２によりスイッチを流れる電流の立ち上がりが抑制されることとなり、ＺＣＳターンオンとなる。このように、第２スイッチング素子４０はソフトスイッチング動作が実現される。
【００９３】
次に、ＤＣ−ＤＣコンバータ１０で用いられているソフトスイッチングの特性について図２０を参照しながら説明する。図２０は、ＩＧＢＴのＺＶＳ／ＺＣＳスイッチング波形例であり、実線１００は電圧、破線１０２は電流である。
【００９４】
図２０に示すように、一般にターンオフ時は、ＩＧＢＴ固有の上昇電圧時間とテール電流発生期間から、僅かに電流と電圧の過渡交差が生じ、スイッチング損失が発生している。しかし、図２３で示した様な直流電圧等を直接遮断するようなスイッチング方式に比べ、過渡交差を生じるスイッチング損失は大きく低減されていることが分かる。これはターンオフ時のスイッチ端子間電圧の上昇にＬＣ主共振もしくはＬＣ補助共振を利用し、パワー半導体デバイスに並列に組み込んだロスレスキャパシタを充電させ、電圧が緩やかに上昇するためである。また、サージ電圧の抑制も同時に実現し、こうして、ゼロ電圧スイッチング動作を行っている。ターンオン時は、第１スイッチング素子３０、第２スイッチング素子４０に並列に接続された第１逆導通ダイオード３２、第２逆導通ダイオード４２に電流が流れている間にＩＧＢＴのゲートにオン信号を送ることにより、電流が自然転流した時にスイッチに電流が流れ始めゼロ電圧スイッチング・ゼロ電流スイッチング動作を行っている。
【００９５】
図２０と図２３との比較から明らかなように、電流と電圧の過渡交差はＩＧＢＴのオン電圧との僅かな交差を除いては生じてなく、従来方式のスイッチングよりスイッチング損失を低減でき、同時にサージ電圧・サージ電流も抑制されている。
【００９６】
このように、ＺＶＳ／ＺＣＳの双方又は一方を用いてスイッチング動作を行うことにより、スイッチング過渡時のスイッチング損失やストレスが低減され、且つＥＭＩノイズ・ＲＦＩノイズが抑制される。
【００９７】
図２１にパワー半導体デバイスの電圧／電流のスイッチング軌跡を、従来のハードスイッチング方式による場合を破線１１０で示し、ソフトスイッチング方式による場合を実線１１２で示す。
【００９８】
ハードスイッチング方式の場合ではスイッチング時の電流と電圧の過渡交差によるスイッチング損失が大きい上に、ｄｖ／ｄｔストレス、ｄｉ／ｄｔストレスが共に大きくなりパワー半導体デバイス固有のＳＯＡの限界近くで動作しており、電圧サージ、電流サージが発生している。そのため一般的にハードスイッチング方式においてはスナバ回路を負荷してパワー半導体デバイスのスイッチング軌跡を電圧・電流の両軸の近くになるようにしている。
【００９９】
これに対して、ソフトスイッチング方式ではスナバレスでスイッチング軌跡が縦の電流軸及び横の電圧軸の近くを通っているためスイッチング損失の大きな低減がなされていることが分かる。以上のことからソフトスイッチング方式を適用した場合、スイッチング過渡時のスイッチング損失やサージ電圧、サージ電流を低減でき、且つＥＭＩ／ＲＦＩノイズを抑制することができる。
【０１００】
上述したように、本実施の形態に係るＤＣ−ＤＣコンバータ１０は、パッシブ共振スナバにより効率のよい電圧変換が可能である。また、スイッチング素子は第１スイッチング素子３０及び第２スイッチング素子４０の２つで足り、しかもソフトスイッチングのための周辺素子も少ない。第１スイッチング素子３０及び第２スイッチング素子４０の制御方法は従前のハードスイッチングＰＷＭと変わらずに簡便に行うことができる。
【０１０１】
ＤＣ−ＤＣコンバータ１０のスナバ回路ではサージ電圧、サージ電流を抑制することができるとともに、回生動作を行うことからスナバ回路自身による損失はほとんど発生しない。
【０１０２】
なお、ＤＣ−ＤＣコンバータ１０では、第１スイッチング素子３０及び第２スイッチング素子４０は高負荷時及び軽負荷時の双方の場合にソフトスイッチング動作ができることはもちろんである。
【０１０３】
本発明に係るＤＣ−ＤＣコンバータは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【図面の簡単な説明】
【０１０４】
【図１】本実施の形態に係るＤＣ−ＤＣコンバータの回路図である。
【図２】昇圧時のタイムチャートである。
【図３】昇圧時のモード０で電流の流れを示す回路図である。
【図４】昇圧時のモード１で電流の流れを示す回路図である。
【図５】昇圧時のモード２で電流の流れを示す回路図である。
【図６】昇圧時のモード３で電流の流れを示す回路図である。
【図７】昇圧時のモード４で電流の流れを示す回路図である。
【図８】昇圧時のモード５で電流の流れを示す回路図である。
【図９】昇圧時のモード６で電流の流れを示す回路図である。
【図１０】昇圧時のモード７で電流の流れを示す回路図である。
【図１１】降圧時のタイムチャートである。
【図１２】降圧時のモード０で電流の流れを示す回路図である。
【図１３】降圧時のモード１で電流の流れを示す回路図である。
【図１４】降圧時のモード２で電流の流れを示す回路図である。
【図１５】降圧時のモード３で電流の流れを示す回路図である。
【図１６】降圧時のモード４で電流の流れを示す回路図である。
【図１７】降圧時のモード５で電流の流れを示す回路図である。
【図１８】降圧時のモード６で電流の流れを示す回路図である。
【図１９】降圧時のモード７で電流の流れを示す回路図である。
【図２０】ＩＧＢＴのＺＶＳ／ＺＣＳスイッチング波形例である。
【図２１】パワー半導体デバイスの電圧／電流のスイッチング軌跡である。
【図２２】従来技術に係るＤＣ−ＤＣコンバータの回路図である。
【図２３】従来技術に係るスイッチング波形例である。
【符号の説明】
【０１０５】
１０…ＤＣ−ＤＣコンバータ            １１…ソース電源
１６…結合インダクタ                  １６ａ…一次インダクタ
１６ｂ…二次インダクタ                １６ｃ…三次インダクタ
１８…第１スイッチング機能部          ２０…第２スイッチング機能部
２２…補助インダクタ                  ２４…第１共振インダクタ
２６…第２共振インダクタ              ３０…第１スイッチング素子
３２…第１逆導通ダイオード            ３４…第１スナバダイオード
３６…第１スナバキャパシタ            ３８…第１回生ダイオード
４０…第２スイッチング素子            ４２…第２逆導通ダイオード
４４…第２スナバダイオード            ４６…第２スナバキャパシタ
４８…第２回生ダイオード
Ｔｉ１…入力電源端子の一端            Ｔｉ２…入力電源端子の他端
Ｔｏ１…出力電源端子の一端            Ｔｏ２…出力電源端子の他端
【図１】
2008099423.tif 000009
【図２】
2008099423.tif 000010
【図３】
2008099423.tif 000011
【図４】
2008099423.tif 000012
【図５】
2008099423.tif 000013
【図６】
2008099423.tif 000014
【図７】
2008099423.tif 000015
【図８】
2008099423.tif 000016
【図９】
2008099423.tif 000017
【図１０】
2008099423.tif 000018
【図１１】
2008099423.tif 000019
【図１２】
2008099423.tif 000020
【図１３】
2008099423.tif 000021
【図１４】
2008099423.tif 000022
【図１５】
2008099423.tif 000023
【図１６】
2008099423.tif 000024
【図１７】
2008099423.tif 000025
【図１８】
2008099423.tif 000026
【図１９】
2008099423.tif 000027
【図２０】
2008099423.tif 000028
【図２１】
2008099423.tif 000029
【図２２】
2008099423.tif 000030
【図２３】
2008099423.tif 000031