(57)【要約】【課題】実装面積ならびにコストを増大させず、かつ帯域の低下もなしに制御装置への過出力を防止することができる差動増幅回路を備えた焦点位置検出装置、及びそれを備えた信号処理システムを提供すること。【解決手段】光電変換素子アレイ１０１からの出力Ｖａ＿ｏｕｔを、基準電圧出力部１０２からの所定電圧を基準として増幅する差動増幅回路１０３に出力制限電圧ＶＭＡＸの入力端子を設けておき、この入力端子に出力制限電圧源１０４から出力制限電圧ＶＭＡＸを供給する。このような構成により、差動増幅回路１０３における差動増幅結果が出力制限電圧ＶＭＡＸを超えた場合に、その出力がＶＭＡＸに制限される。【選択図】図１
2008122257.tif 000002
【特許請求の範囲】
【請求項１】
被写体からの光束を光電変換する光電変換素子アレイと、
前記光電変換素子アレイからの出力信号の最小値以上かつ最大値以下である任意の電圧を生成する基準電圧出力部と、
前記基準電圧出力部からの信号を基準として、前記光電変換素子アレイからの出力を増幅する差動増幅回路と、
を具備し、
前記差動増幅回路は、該差動増幅回路の出力端子に接続される素子の最大入力定格以下の任意の電圧に、前記差動増幅回路の出力を制限するための出力制限電圧の入力端子を有することを特徴とする焦点位置検出装置。
【請求項２】
前記差動増幅回路は、
演算増幅回路と、
前記光電変換素子アレイの出力端子と前記演算増幅回路の反転入力端子との間に接続される第１のキャパシタと、
前記演算増幅回路の反転入力端子と出力端子との間に接続された第２のキャパシタと、
前記第２のキャパシタと並列に接続された切り替え部と、
を有することを特徴とする請求項１に記載の焦点位置検出装置。
【請求項３】
前記演算増幅回路は、
ｐチャネル型の第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタとソース端子が共通に接続され、前記第１のＭＯＳトランジスタと共に前記演算増幅回路の入力差動対を形成するｐチャネル型の第２のＭＯＳトランジスタと、
前記第１及び第２のＭＯＳトランジスタのソース端子と前記演算増幅回路の動作電源を供給する電源との間に接続され、前記第１及び第２のＭＯＳトランジスタに定電流を供給する第１の定電流源と、
ドレイン端子とゲート端子とが前記第１のＭＯＳトランジスタのドレイン端子に接続され、ソース端子がグラウンド端子に接続されたｎチャネル型の第３のＭＯＳトランジスタと、
前記第３のＭＯＳトランジスタとゲート端子が共通に接続され、ドレイン端子が前記第２のＭＯＳトランジスタのドレイン端子に接続され、ソース端子が前記グラウンド端子に接続されたｎチャネル型の第４のＭＯＳトランジスタと、
ゲート端子が前記第４のＭＯＳトランジスのドレイン端子に接続され、ソース端子が前記グラウンド端子に接続され、ドレイン端子が前記演算増幅回路の出力端子となるｎチャネル型の第５のＭＯＳトランジスタと、
一端が前記第５のＭＯＳトランジスタのゲート端子に接続され、もう一端が前記第５のトランジスタのドレイン端子に接続されたキャパシタと、
前記第５のＭＯＳトランジスタのドレイン端子と前記出力制限電圧を供給する電源との間に接続され、前記第５のＭＯＳトランジスタに定電流を供給する第２の電流源と、
を有することを特徴とする請求項２に記載の焦点位置検出装置。
【請求項４】
前記光電変換素子アレイの平均出力と前記焦点位置検出装置の内部状態を示すアナログ出力の何れかを選択的に前記演算増幅回路の非反転入力端子に入力する選択部を更に具備することを特徴とする請求項２に記載の焦点位置検出装置。
【請求項５】
請求項１に記載の焦点位置検出装置と、
前記焦点位置検出装置からのアナログ出力をデジタル信号に変換するＡ/Ｄ変換部と、
前記Ａ/Ｄ変換部において変換されたデジタル信号を信号処理する信号処理部と、
を有し、
前記信号処理部は、前記Ａ/Ｄ変換部において変換されたデジタル信号が前記出力制限電圧に対応したレベルのデジタル信号である場合には、該デジタル信号を無効とすることを特徴とする信号処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、焦点位置検出装置及びそれを用いた信号処理システムに関する。
【背景技術】
【０００２】
従来、一眼レフレックスカメラで多く用いられている位相差検出方式の焦点位置検出装置は、特に低コントラストの被写体像の検出が困難である。そのため、光電変換素子アレイで得られる出力信号と該光電変換素子アレイの暗時出力を基準として第１の増幅モードで増幅した結果が規定のコントラストよりも小さい場合に、暗時出力以外の基準電圧として、該光電変換素子アレイからの出力信号に準ずる信号を用いた第２の増幅モードで増幅する手法が、例えば特許文献１に記載されている。特に、特許文献１においては、光電変換素子アレイ（センサ）で得られる出力信号の平均値に準ずる信号を基準とした差動増幅と、光電変換素子アレイの遮光画素部分で得られる出力信号を基準とした差動増幅とが被写体に応じて切り替え可能になされている。これらを併用することにより、撮影画面内の複数位置の焦点状態を検出可能な焦点位置検出装置において、撮影画面内に低コントラスト被写体と高コントラスト被写体とが混在するような場合であっても、被写体に適した差動増幅を行うことができる。
【０００３】
ここで、第２の増幅モードにおける差動増幅は、特に被写体が高輝度かつ低コントラストの場合に有効であるが、例えば被写体が全体的に低コントラストで一部のみが高コントラストであるような場合等では、第２の増幅モードにおける差動増幅が選択される可能性があり、且つそのときに得られる平均値も大きくなって差動増幅出力も大きくなる。一般の焦点位置検出装置においては、焦点位置検出装置の末端に設けられた差動増幅回路の出力は、後段の制御装置における焦点位置演算等のデジタル処理のためにデジタル信号に変換されて取り込まれるものであるが、差動増幅出力が大きくなりすぎると、制御装置内のＡ/Ｄ変換部においてＡ/Ｄ変換可能なレンジをオーバーしてしまうだけでなく、最悪の場合、制御装置を破壊してしまうおそれもある。
【０００４】
ここで、このような制御装置の破壊を防止するために、図８に示すように、焦点位置検出装置１００の出力と制御装置２００の入力との間に保護ダイオードＤｏを設置する手法が知られている。図８のような回路では、焦点位置検出装置１００の出力（差動増幅回路の出力）が制御装置２００の最大入力定格電圧ＶＭＡＸとなった場合には保護ダイオードＤｏに電流が流れ、制御装置２００への過出力の入力が防止される。
【特許文献１】特開平１１−８４２２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、保護ダイオードＤｏを挿入して制御装置への過出力の入力を防止する手法では、焦点位置検出装置１００と制御装置２００との間にダイオードを実装する必要があるために、実装面積が増大しやすい。また、保護ダイオードＤｏの寄生容量により差動増幅回路の帯域が低下してしまうおそれもある。
【０００６】
本発明は、上記の事情に鑑みてなされたもので、実装面積を増大させず、かつ帯域の低下もなしに制御装置への過出力を防止することができる差動増幅回路を備えた焦点位置検出装置、及びそれを備えた信号処理システムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、本発明の第１の態様による焦点位置検出回路は、被写体からの光束を光電変換する光電変換素子アレイと、前記光電変換素子アレイからの出力信号の最小値以上かつ最大値以下である任意の電圧を生成する基準電圧出力部と、前記基準電圧出力部からの信号を基準として、前記光電変換素子アレイからの出力を増幅する差動増幅回路とを具備し、前記差動増幅回路は、該差動増幅回路の出力端子に接続される素子の最大入力定格以下の任意の電圧に、前記差動増幅回路の出力を制限するための出力制限電圧の入力端子を有することを特徴とする。
【０００８】
また、上記の目的を達成するために、本発明の第２の態様による信号処理システムは、第１の態様に記載の焦点位置検出装置と、前記焦点位置検出装置からのアナログ出力をデジタル信号に変換するＡ/Ｄ変換部と、前記Ａ/Ｄ変換部において変換されたデジタル信号を信号処理する信号処理部とを有し、前記信号処理部は、前記Ａ/Ｄ変換部において変換されたデジタル信号が前記出力制限電圧に対応したレベルのデジタル信号である場合には、該デジタル信号を無効とすることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、実装面積を増大させず、かつ帯域の低下もなしに制御装置への過出力を防止することができる差動増幅回路を備えた焦点位置検出装置、及びそれを備えた信号処理システムを提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の実施形態を説明する。  
［第１の実施形態］
図１は、本発明の第１の実施形態に係る焦点位置検出装置の概念的な構成について示すブロック図である。図１に示す焦点位置検出装置は、光電変換素子アレイ１０１と、基準電圧出力部１０２と、差動増幅回路１０３と、動作電源電圧源１０４と、出力制限電圧源１０５とから主に構成されている。
【００１１】
光電変換素子アレイ１０１は、光電変換素子（例えばフォトダイオード）から構成される画素がアレイ状に配列されて構成され、図示しない被写体からの光束を受光して、受光した光束に応じた電気信号Ｖａ＿ｏｕｔを１画素分ずつ、差動増幅回路１０３の反転入力端子に出力する。なお、図１においては、説明を簡単にするために、光電変換素子アレイ１０１を１つのみ図示しているが、実際の位相差検出方式の焦点位置検出装置では対をなす２つの光電変換素子アレイによって撮影画面内の１点の焦点状態を検出することが可能である。また、光電変換素子アレイ１０１は、２対以上の複数対設けることもできる。
【００１２】
基準電圧出力部１０２は、基準電圧の一例として、光電変換素子アレイ１０１から出力される電気信号Ｖａ＿ｏｕｔの平均値に応じた電気信号Ｖａ＿ｍｅａｎを差動増幅回路１０３の非反転入力端子に出力する。ここで、基準電圧出力部１０２の構成は、特に限定されるものではない。例えば、基準電圧出力部１０２は積分回路と除算回路とで構成することができる。このような構成では、平均値Ｖａ＿ｍｅａｎは、光電変換素子アレイ１０１からの出力を積分し、その積分結果を積分時間で割ることによって求めることができる。また、基準電圧出力部１０２として、光電変換素子アレイ１０１の近傍に、光電変換素子アレイ１０１に入射する平均的な光を検出するモニタ用の光電変換素子を設けるようにしても良い。
【００１３】
また、基準電圧出力部１０２のもう一つの例として、光電変換素子アレイ１０１から出力される電気信号の最大値Ｖａ＿ｍａｘと最小値Ｖａ＿ｍｉｎの差電圧に０以上１以下の任意係数を掛けた結果をＶａ＿ｍｅａｎとして差動増幅回路１０３の非反転入力端子に出力する方法もある。
【００１４】
具体的には、
Ｖａ＿ｍｅａｎ＝ｋ×（Ｖａ＿ｍａｘ−Ｖａ＿ｍｉｎ）  （０≦ｋ≦１）
（式１）
の関係式を満たす基準電圧出力演算の係数を適切に選択することにより、所望の基準電圧を生成する（図２参照）。勿論、上記（式１）の演算方法は一例であって、撮影する被写体の特性に応じ、Ｖａ＿ｍｉｎ＜Ｖａ＿ｍｅａｎ＜Ｖａ＿ｍａｘ の関係を満たす任意のＶａ＿ｍｅａｎの演算方法を選択することができる。
【００１５】
なお、以後は、Ｖａ＿ｍｅａｎをＶａ＿ｏｕｔの平均値に応じた電気信号である場合を例にして説明を続ける。
【００１６】
差動増幅回路１０３は、光電変換素子アレイ１０１からの出力信号Ｖａ＿ｏｕｔと基準電圧出力部１０２からの平均出力信号Ｖａ＿ｍｅａｎとの差分を所定の増幅率Ａｇで増幅し、その出力Ｖｃａｌを、焦点検出演算を行う制御装置に出力する。
【００１７】
動作電源電圧源１０４は、動作電源電圧ＶＤＤを差動増幅回路１０３の電源入力端子に供給する。出力制限電圧源１０５は、出力制限電圧ＶＭＡＸを差動増幅回路１０３の出力制限電圧入力端子に供給する。
【００１８】
次に、図３を参照して、図１に示す焦点位置検出装置の動作の概念について説明する。図３は、差動増幅回路１０３の差動増幅結果と実際の差動増幅回路１０３の出力との関係を示した図である。
【００１９】
図３に示すように、第１の実施形態における差動増幅回路１０３は、差動増幅結果Ａｇ×（Ｖａ＿ｏｕｔ−Ｖａ＿ｍｅａｎ）が出力制限電圧ＶＭＡＸを超えた場合に、出力ＶｃａｌをＶＭＡＸに制限するように動作する。出力制限電圧ＶＭＡＸは、出力制限電圧源１０５から供給される電圧であって任意に設定できるものであるが、例えば差動増幅回路１０３の出力端子に接続される素子の最大入力定格電圧値に設定しておく。このように出力制限電圧ＶＭＡＸを設定することにより、差動増幅結果Ａｇ×（Ｖａ＿ｏｕｔ−Ｖａ＿ｍｅａｎ）が差動増幅回路１０３の後段の素子の最大入力定格電圧値を超えた場合でも、差動増幅回路１０３の出力がＶＭＡＸに制限され、素子への過出力の入力を防止して素子の破壊を防止することが可能である。
【００２０】
なお、図３に示すように、出力制限電圧ＶＭＡＸを動作電源電圧ＶＤＤとした場合には、差動増幅回路１０３は動作電源電圧ＶＤＤを上限とした差動増幅を行う。これは、従来の差動増幅回路と同様の動作である。
【００２１】
以下、図１の焦点位置検出装置についてより具体的に説明する。図４は、図１に示す焦点位置検出装置のより具体的な構成を示す図である。なお、図４において、図１と同様の構成については図１と同様の参照符号を付すことで説明を省略する。
【００２２】
図１においては、差動増幅回路１０３の非反転端子に入力される信号を基準電圧出力部１０２からの平均出力信号Ｖａ＿ｍｅａｎのみとしているが、図４においては、差動増幅回路１０３の非反転入力端子に入力される信号を、平均出力信号Ｖａ＿ｍｅａｎとアナログ信号出力部１０６からのアナログ出力信号Ｖａｎａとの間で切り替え可能としている。このために、基準電圧出力部１０２と差動増幅回路１０３の非反転入力端子との間、アナログ信号出力部１０６と差動増幅回路１０３の非反転入力端子との間にそれぞれスイッチＳＷ２、ＳＷ３が設けられている。
【００２３】
アナログ信号出力部１０６は、アナログ出力信号Ｖａｎａを生成して差動増幅回路１０３の非反転入力端子に出力する。ここで、アナログ出力信号Ｖａｎａは、特に限定されるものではないが、例えば焦点位置検出装置の内部状態を示すためのアナログ信号を用いることができる。この焦点位置検出装置の内部状態を示すためのアナログ信号としては、例えば光電変換素子アレイの出力における温度ドリフトなどを検出するための温度センサの出力信号や内部基準電圧のテスト用の信号等が挙げられる。
【００２４】
また、図４に示すように、差動増幅回路１０３は、演算増幅回路１０３ａと、キャパシタＣｓと、キャパシタＣｆと、スイッチＳＷ１とから構成されたスイッチドキャパシタ型の反転増幅回路である。即ち、図４において、キャパシタＣｓは、一端が演算増幅回路１０３ａの反転入力端子に接続され、他端が光電変換素子アレイ１０１の出力端子に接続されている。また、キャパシタＣｆは、一端が演算増幅回路１０３ａの反転入力端子に接続され、他端が演算増幅回路１０３ａの出力端子に接続されている。また、スイッチＳＷ１は、演算増幅回路１０３ａの反転入力端子と出力端子との間に、キャパシタＣｆと並列に接続されている。
【００２５】
以上のような構成の差動増幅回路１０３は、スイッチＳＷ１、ＳＷ２、ＳＷ３の接続状態の組み合わせにより、以下に示す２通りのモードで動作する。
【００２６】
（１）  第１の動作モード  
第１の動作モードは、スイッチＳＷ１及びＳＷ３が切断状態、スイッチＳＷ２が接続状態の場合（図４の状態）の動作モードである。この場合には、演算増幅回路１０３ａは、光電変換素子アレイ１０１からの出力信号Ｖａ＿ｏｕｔと基準電圧出力部１０２からの平均出力信号Ｖａ＿ｍｅａｎとの差動増幅を行う差動増幅回路として動作し、その出力Ｖｃａｌは以下の（式２）で表される。  
Vcal＝（Cs/Cf）×（Va_out[k]−Va_mean）              （式２）
ただし、（式２）において、ＣｓはキャパシタＣｓの静電容量、ＣｆはキャパシタＣｆの静電容量、Ｖａ＿ｏｕｔ［ｋ］は光電変換素子アレイ１０１におけるｋ番目の画素からの出力を意味している。ここで、光電変換素子アレイ１０１の平均出力Ｖａ＿ｍｅａｎに対し、ｋ番目の画素出力Ｖａ＿ｏｕｔ［ｋ］が非常に大きく、ＶＭＡＸ＜Ｖｃａｌの関係式が成立する場合には、出力制限電圧ＶＭＡＸによる出力制限機能が働き、演算増幅回路１０３ａの出力が、
Vcal＝VMAX                                          （式３）
に制限される。
【００２７】
（２）  第２の動作モード  
第２の動作モードは、スイッチＳＷ１及びＳＷ３が接続状態、スイッチＳＷ２が切断状態の場合の動作モードである。この場合には、演算増幅回路１０３ａは、ボルテージフォロワ構成のバッファ回路として動作し、その出力Ｖｃａｌは以下の（式４）で表される。  
Vcal＝Vana                                          （式４）
ただし、この場合も、ＶＭＡＸ＜Ｖａｎａの関係式が成立する場合には、出力制限電圧ＶＭＡＸによる出力制限機能が働き、演算増幅回路１０３ａの出力が、（式３）に示すようにしてＶＭＡＸに制限される。
【００２８】
以下、本実施形態の要部としての演算増幅回路１０３ａの出力制限機能について説明する。図５は、演算増幅回路１０３ａの回路構成を示す図である。図５に示すように、演算増幅回路１０３ａは、ＭＯＳトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５と、定電流源Ｉ１及びＩ２と、キャパシタＣ１とから構成されている。
【００２９】
図５において、ｐｃｈ型のＭＯＳトランジスタＱ１のゲート端子は演算増幅回路１０３ａの反転入力端子を形成し、ＭＯＳトランジスタＱ２のゲート端子は演算増幅回路１０３ａの非反転入力端子を形成している。
【００３０】
そして、ＭＯＳトランジスタＱ１、Ｑ２はソース端子が共通に定電流源Ｉ１に接続されている。定電流源Ｉ１は動作電源電圧源１０４からの動作電源電圧ＶＤＤを受けてＭＯＳトランジスタＱ１、Ｑ２に定電流Ｉ１を供給する。更に、ＭＯＳトランジスタＱ１のドレイン端子は、ｎｃｈ型のＭＯＳトランジスタＱ３のドレイン端子に接続され、ＭＯＳトランジスタＱ２のドレイン端子はｎｃｈ型のＭＯＳトランジスタＱ４のドレイン端子に接続されている。また、ＭＯＳトランジスタＱ３のゲート端子はＭＯＳトランジスタＱ４のゲート端子と共通にＭＯＳトランジスタＱ１のドレイン端子に接続され、ＭＯＳトランジスタＱ３のソース端子はＭＯＳトランジスタＱ４のソース端子と共通にグラウンド端子に接続されている。
【００３１】
また、ＭＯＳトランジスタＱ４のドレイン端子は、キャパシタＣ１の一端とｎｃｈ型のＭＯＳトランジスタＱ５のゲート端子とに接続されている。そして、ＭＯＳトランジスタＱ５のソース端子はグラウンド端子に接続され、ドレイン端子はキャパシタＣ１の他端に接続されると共に演算増幅回路１０３ａの出力端子Ｖ＿ｏに接続されている。更に、ＭＯＳトランジスタＱ５のドレイン端子には、定電流源Ｉ２が接続されている。定電流源Ｉ２は出力制限電圧源１０５からの出力制限電圧ＶＭＡＸを受けて定電流Ｉ２を供給する。
【００３２】
例えば、差動増幅回路１０３を第１の動作モードで動作させ、演算増幅回路１０３ａの反転入力端子と非反転入力端子とに、光電変換素子アレイ１０１におけるｋ番目の画素の出力Ｖａ＿ｏｕｔ［ｋ］と光電変換素子アレイ１０１の平均出力Ｖａ＿ｍｅａｎとがそれぞれ入力された場合、演算増幅回路１０３ａは、出力端子Ｖ＿ｏから（式２）で示した電圧信号を出力しようとする。このとき、（式２）の結果がＶＭＡＸを超えていると、図５に示すように、定電流源Ｉ２が電圧ＶＭＡＸで動作する出力制限電圧源１０５に接続されているために、出力端子Ｖ＿ｏからの出力Ｖｃａｌは最大でＶＭＡＸに制限される。以上を要約すると、（式２）及び（式３）が成立することが分かる。第２の動作モードの場合も同様の考え方で（式４）及び（式３）が成立することが分かる。
【００３３】
以上説明したように、第１の実施形態によれば、差動増幅回路１０３における差動増幅結果が出力制限電圧ＶＭＡＸを超えた場合には、差動増幅回路１０３の出力が出力制限電圧ＶＭＡＸに制限されるので、焦点位置検出装置の差動増幅回路の後段に接続される素子が過出力によって破壊されるのを防止することができる。
【００３４】
また、図４に示すようなスイッチドキャパシタ型の増幅回路では、スイッチＳＷ１のオンオフ時において過出力が発生する可能性があるが、このような過出力が発生しても差動増幅回路の出力をやはり出力制限電圧以下に抑えることが可能である。
【００３５】
更に、本実施形態における出力電圧の制限機能は、演算増幅回路１０３ａ内の定電流源Ｉ２に供給する定電流源Ｉ２に供給する出力制限電圧源１０５への接続に必要な端子を設けるだけの簡易な構成で実現でき、演算増幅回路１０３ａの帯域を制限せず、かつ回路規模及びコストの増大を抑えることが可能である。
【００３６】
ここで、図１においては、差動増幅回路１０３に動作電源電圧ＶＤＤを供給する動作電源電圧源１０４と出力制限電圧ＶＭＡＸを供給する出力制限電圧源１０５とを焦点位置検出装置の一部であるとして説明したが、これらは焦点位置検出装置と別に設けるようにしても良い。
【００３７】
［第２の実施形態］
次に、本発明の第２の実施形態について説明する。図６は、第１の実施形態で説明した焦点位置検出装置１００と、焦点位置検出装置１００からの出力を信号処理する制御装置２００とからなる信号処理システムの構成を示す図である。図６の構成において、焦点位置検出装置１００については第１の実施形態で説明したので説明を省略する。
【００３８】
図６に示すように、制御装置２００は、Ａ/Ｄ変換部２０１と、信号処理部２０２とから構成されている。Ａ/Ｄ変換部２０１は、後段の信号処理部２０２における信号処理のために、焦点位置検出装置１００からアナログ信号として出力される信号Ｖｃａｌをデジタル信号に変換して信号処理部２０２に出力する。信号処理部２０２は、Ａ/Ｄ変換部２０１によりデジタル変換された値を基に、焦点位置演算を行う。この焦点位置演算は、従来周知の手法を用いれば良く、例えば対をなす光電変換素子アレイからの出力をＡ/Ｄ変換部２０１によりデジタル化して取り込み、光電変換素子アレイに入射した被写体の像のズレ量を、例えば相関演算により求め、このズレ量を補正するようにレンズの駆動量を決定する手法がある。
【００３９】
ここで、第１の実施形態で説明したように、差動増幅回路１０３には、出力の制限機能があり、出力制限電圧ＶＭＡＸを超える電圧は全てＶＭＡＸに制限されてＡ/Ｄ変換部２０１に出力される。この状態で信号処理部２０２において焦点位置演算を行ってしまうと正しい演算を行うことができないので、第２の実施形態においては、図７に示すように、Ａ/Ｄ変換部２０１からの出力がＶＭＡＸに相当するデジタル値であった場合に、信号処理部２０２は、その出力を無効データとみなして焦点位置演算を行う。
【００４０】
以上説明したように、第２の実施形態によれば、差動増幅回路１０３からの出力が出力制限電圧ＶＭＡＸであった場合には、その出力を無効として焦点位置演算を行うことにより、正しい焦点位置演算を行うことが可能である。
【００４１】
以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００４２】
さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１の実施形態に係る焦点位置検出装置の概念的な構成について示すブロック図である。
【図２】基準電圧出力で出力される電圧について説明するための図である。
【図３】差動増幅回路の差動増幅結果と実際の差動増幅回路の出力との関係を示した図である。
【図４】図１に示す焦点位置検出装置のより具体的な構成を示す図である。
【図５】演算増幅回路の回路構成を示す図である。
【図６】本発明の第２の実施形態に係る信号処理システムの構成を示す図である。
【図７】出力制限電圧を超える出力の無効処理について説明するための図である。
【図８】従来例について示した図である。
【符号の説明】
【００４４】
１００…焦点位置検出装置、１０１…光電変換素子アレイ、１０２…基準電圧出力部、１０３…差動増幅回路、１０４…動作電源電圧源、１０５…出力制限電圧源、１０６…アナログ信号出力部、ＳＷ１，ＳＷ２，ＳＷ３…スイッチ、Ｃｓ，Ｃｆ，Ｃ１…キャパシタ、Ｉ１，Ｉ２…定電流源、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５…ＭＯＳトランジスタ、２００…制御装置、２０１…Ａ/Ｄ変換部、２０２…信号処理部
【図１】
2008122257.tif 000003
【図２】
2008122257.tif 000004
【図３】
2008122257.tif 000005
【図４】
2008122257.tif 000006
【図５】
2008122257.tif 000007
【図６】
2008122257.tif 000008
【図７】
2008122257.tif 000009
【図８】
2008122257.tif 000010