(57)【要約】【課題】半導体装置及びその製造方法に関し、回路配線基板上の電極構造、構成、それらを作製するための製造プロセスに簡単な改変を加えることで、鉛フリーはんだを用いた場合に発生し易いパッケージ外周部に於ける回路オープン不良を抑止して、信頼性が高い半導体装置の実装構造を実現しようとするものである。【解決手段】半導体パッケージ１４の電極１６と回路配線基板１１の電極１３との間に鉛フリーはんだバンプ１７を介して両者を接続する半導体装置に於いて、回路配線基板１１の電極１３は表面外周に突起縁１３Ｈが形成されてなることを特徴とする。【選択図】        図１
2008218483.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子或いは半導体パッケージに於ける電極と回路配線基板に於ける配線或いは電極との間に鉛フリーはんだバンプを介在して両者を接続してなる半導体装置に於いて、
回路配線基板の電極は表面外周に突起縁が形成された構造であること
特徴とする半導体装置。
【請求項２】
突起縁をもつ電極がＣｕを材料として形成され、且つ、前記突起縁の内側に於けるＣｕ電極表面上にはＣｕＳｎ合金層が在ること
を特徴とする請求項１項記載の半導体装置。
【請求項３】
はんだバンプはＳｎを主成分としＢｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕから選択され
た少なくとも一種以上の金属からなる添加成分を含んでなること
を特徴とする請求項１記載の半導体装置。
【請求項４】
請求項１記載の半導体装置を製造するに工程に於いて、
回路配線基板のＣｕ電極に於ける突起縁の内側に位置する電極表面上にＳｎ層又はＣｕＳｎ合金層を形成し、熱処理を行うことに依って厚膜のＣｕＳｎ合金層とする工程      が含まれてなることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置を製造する工程に於いて、
回路配線基板のＣｕ電極に於ける突起縁の内側に位置する電極表面上にＣｕＳｎ合金層を形成する際のＳｎ或いはＣｕＳｎの供給手段が電気めっき、或いは、はんだペーストを用いた印刷であること
を特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、即ち、半導体素子、或いは、エリアアレイ型と呼ばれるＢＧＡ  （Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）などのパッケージ型半導体装置をプリント回路配線基板に実装して成る半導体装置及びその製造方法の改良に関する。
【背景技術】
【０００２】
携帯電子機器などの小型化、高密度化、高性能化に伴い、半導体装置の小型化及び高密度実装化が要求され、その要求に応える為、ＢＧＡやＣＳＰといったエリアアレイ型と呼ばれるプラスチックパッケージ型半導体装置の需要が大幅に増加してきている。  
【０００３】
そのようなプラスチックパッケージ型半導体装置に於いては、はんだバンプを介して半導体装置をプリント基板等の回路配線基板に接続して実装した構造になっているが、従来の構造では、パッケージの下面に一定のピッチではんだバンプを形成し、そして、回路配線基板側の所望の電極と位置合わせした後リフローはんだ接合している。
【０００４】
図５は従来の実装構造を説明する為の半導体装置を表す要部切断側面図であり、（Ａ）は回路配線基板と半導体パッケージとの接合前の状態、（Ｂ）はリフロー接合後に冷却した状態、（Ｃ）は回路配線基板側の電極を拡大した状態、（Ｄ）及び（Ｅ）は接合した場合のバンプに加わる応力が集中する状態をそれぞれ示している。
【０００５】
図に於いて、１１は回路配線基板、１２は絶縁膜、１３は電極、１４は半導体パッケージ（或いは半導体チップ）、１５絶縁膜、１６は電極、１７はＳｎ−Ｐｂ或いはＳｎ−Ａｇ−Ｃｕ（例えばＳｎ＝３．０、Ａｇ＝０．５、Ｃｕ：ＳＡＣ）などからなるはんだバンプをそれぞれ示している。
【０００６】
（Ｃ）に見られるように、回路配線基板１１に於ける電極１３は、単層ではなく、Ｃｕ膜１３ＡとＣｕＳｎ膜１３Ｂからなっていて、Ｃｕ膜１３Ａの厚さは１０μｍ、ＣｕＳｎ膜１３Ｂの厚さは２〜３μｍにしてある。
【０００７】
（Ｄ）及び（Ｅ）に見られるように、回路配線基板１１と半導体パッケージ１４とをリフロー接合した場合、両者の熱膨張率が相違することから、はんだバンプには歪みが発生し、しかも、その歪みは冷却後も残ってしまうので、何れかの箇所に応力が集中することになり、（Ｄ）に示したＳｎ−Ｐｂからなるはんだバンプの場合では、矢印で示してあるように、応力がはんだバンプ１７に集中し、また、（Ｅ）に示したＳｎ−Ａｇ−Ｃｕ、即ち、ＳＡＣからなるはんだバンプ１７の場合では、矢印で示してあるように、応力はＳＡＣからなるはんだバンプ１７及び電極１３のＣｕＳｎ膜１３Ｂとの接合界面に応力が集中する。
【０００８】
従来、図５について説明したような実装構造を作製する場合、電極１３が形成されている回路配線基板１１の反りの有無や回路配線基板１１の熱膨張特性の如何に拘わらず、そのまま半導体パッケージ１４を接合実装している。
【０００９】
また、その際、はんだバンプ材料としては、延びが大きく、はんだ接続部の疲労寿命特性に優れているＳｎ−Ｐｂ共晶はんだをベースとしたものを用いることが多い。
【００１０】
前記したように、はんだバンプ１７を介して回路配線基板１１に電気接続する半導体パッケージ１４は、リードを介して回路配線基板１１に接合するものと比較し、リードの配線長が短くなる為、高速動作特性に優れ、また、はんだバンプ１７はパッケージ１４下側全面にわたり多数形成することが可能であるから、多ピン構造とするのに好適である。
【００１１】
このバンプ接続構造では、はんだバンプ径が小さいほどバンプピッチは微細となり、現在では、バンプ径が６００〜７５０μｍφに対してピッチを１〜１．５ｍｍ程度にしたサイズのものが主流になっている。
【００１２】
また、近年、鉛が環境に与える影響について配慮することが必要となり、その使用が規制されていることから、鉛を含まない、いわゆる、鉛フリーはんだとして、Ｓｎを主成分としたはんだ材料、例えば、Ｓｎ−Ａｇ−Ｃｕ等から成るはんだ材料の使用が進められている。
【００１３】
この種類のはんだ材料の融点は、従来のＳｎ−Ｐｂ共晶はんだの融点である１８３℃と比較して４０℃程度高い２１７℃であり、パッケージを回路配線基板に実装接合する場合には、以下に挙げるような問題がある。                        
【００１４】
（１）  従来のＳｎ−Ｐｂ共晶はんだに比較して、融点と室温の温度差が約２００℃となり、４０℃以上も高いので、回路配線基板とパッケージの熱膨張差に起因する変形を生じ易くなり、特にパッケージ外周部に於いて変形の影響が大きく、３０ｍｍ□を超えるような大型パッケージにおいてはオープン不良を生じることがある。
【００１５】
（２）  材料が持つ機械的性質、例えば、弾性率（ヤング率）や引張強さ等もこれまでのＳｎ−Ｐｂ共晶はんだと比較して大きくなる。また、疲労寿命特性に影響する伸び特性は低下して、はんだ接合部界面にかかる応力は大きくなる。その結果、同様にパッケージ外周部において回路オープン不良を生じる。
【００１６】
（３）  接合の際はんだと電極の接合界面に生成される反応相、即ち、ＣｕＳｎ合金相は融点の高温化に伴い薄膜化傾向にあり、落下衝撃といった動的歪みに対して脆くなることが考えられる。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明では、回路配線基板上の電極構造、構成、それらを作製するための製造プロセスに簡単な改変を加えることで、鉛フリーはんだを用いた場合に発生し易いパッケージ外周部に於ける回路オープン不良を抑止して、信頼性が高い半導体装置の実装構造を実現しようとするものである。
【課題を解決するための手段】
【００１８】
本発明に依る半導体装置及びその製造方法に於いては、半導体素子或いは半導体パッケージに於ける電極と回路配線基板に於ける配線或いは電極との間に鉛フリーはんだバンプを介在して両者を接続してなる半導体装置に於いて、回路配線基板の電極は表面外周に突起縁が形成されてなることを特徴とする。
【発明の効果】
【００１９】
前記手段を採ることに依り、鉛フリーはんだを用いた場合に発生し易いパッケージ外周部或いは半導体チップ外周部に於ける回路オープン不良を抑止することができ、従って、信頼性が高い半導体装置の実装構造を実現することが可能であり、そして、その構造を実現するには、回路配線基板に於ける電極の外周に突起縁を形成するのみで良いから、実施する場合に特別な手段を必要としない。
【発明を実施するための最良の形態】
【００２０】
本発明に依る半導体装置の改良点は、半導体素子或いは半導体パッケージに於ける電極と回路配線基板に於ける配線或いは電極との間に鉛フリーはんだバンプを介在して両者を接続してなる実装構造に於いて、半導体素子或いは半導体パッケージに於けるはんだバンプはＳｎを主成分としＢｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕから選択された少なくとも一種以上の金属の添加成分を含んではんだバンプ及びはんだボールが形成され、そして、回路配線基板には突起縁をもつ電極が形成すると共に該突起縁に囲まれた電極表面に合金膜を形成するか、それに代えて、前記各材料から選択された金属を金属成分とするはんだペーストを回路配線基板の突起縁をもつ電極上に印刷してから加熱融合してはんだバンプとし、半導体素子或いは半導体パッケージなどの半導体装置と回路配線基板とを接合して実装する。
【００２１】
そのようにすることで、半導体素子或いは半導体パッケージなどと回路配線基板との熱膨張差に起因して生じるはんだバンプに加わる応力を緩和し、また、落下衝撃等によって生じる動的歪みを緩和するようにしている。
【００２２】
図１は本発明を説明する為の半導体装置を表す要部切断側面図であり、（Ａ）は回路配線基板と半導体パッケージとの接合前の状態、（Ｂ）はリフロー接合後に冷却した状態、（Ｃ）及び（Ｄ）は拡大して表した回路配線基板側の電極をそれぞれ示し、図５に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
【００２３】
図示の半導体装置を作製する場合の流れは、先ず、回路配線基板１１上に在るＣｕ又はＣｕＳｎからなる厚さ２０μｍの電極１３の外周に高さ１０μｍの突起縁１３Ｈを形成する。次いで、突起縁１３Ｈの内側に表出されている電極１３の表面に、電解めっき法或いははんだペーストに依る印刷法に依って、Ｓｎ−２或いはＣｕＳｎ−３合金膜１３Ｂを形成する。次いで、１５０〜３００℃程度の温度で所望の膜厚となるように時間を設定して無酸素雰囲気の電気炉内で熱処理を行ってＣｕＳｎ合金膜１３Ｂを形成する。次いで、従来と同様、半導体パッケージ１４の相対するはんだバンプ１７と回路配線基板１１の電極１３とを位置合わせしたのちリフロー接合して半導体装置を作製する。
【００２４】
本発明に依る半導体装置と従来技術に依る半導体装置との大きな相違点は、回路配線基板１１上の電極１３に於ける外周に形成したＣｕ或いはＣｕＳｎからなる突起縁１３Ｈに在り、その突起縁１３Ｈの形成に依って、Ｃｕからなる電極１３とＣｕＳｎ（或いはＳｎ−Ａｇ−Ｃｕ）からなるはんだバンプ１７との接合界面に加わる応力を緩和するとともに接合界面に生じるクラックが進行するのを抑制できることにある。
【実施例１】
【００２５】
図２は本発明に於ける実施例１の工程を説明するための工程要所に於ける半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、図１に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
【００２６】
工程（Ａ）
予めＣｕ電極１３が形成された状態の回路配線基板１１を覆うレジスト膜２０を形成する。
【００２７】
工程（Ｂ）
レジスト膜２０のパターニングを行って、Ｃｕ電極１３の外周のみを表出させる幅１００μｍの開口２０Ａを形成する。
【００２８】
工程（Ｃ）
電解めっき法を用いることに依り、回路配線基板１１上のＣｕ電極１３に於ける外周に幅１００μｍ、厚さ１０〜２０μｍのＣｕ突起縁１３Ｈを形成する。
【００２９】
工程（Ｄ）
レジスト膜２０を剥離してから、改めて突起縁１３Ｈで囲まれたＣｕ電極１３を除く回路配線基板１１の表面を覆うレジスト膜２１を形成する。
【００３０】
工程（Ｅ）
電解めっき法を用いることに依り、突起縁１３Ｈの内側に表出されているＣｕ電極１３上に厚さが５〜７μｍ軽度のＳｎめっき膜を形成する。
【００３１】
工程（Ｆ）
窒素雰囲の電気炉内にて２２０℃、１５〜２０時間の熱処理を施して、ＣｕＳｎ合金膜１３Ｂを生成させる。
【００３２】
この後、ＲＭＡ（Ｍｉｌｄｌｙ  Ａｃｔｉｖａｔｅｄ  Ｒｏｓｉｎ  ｂａｓｅ）タイプのフラックスを塗布し、半導体パッケージ１４のはんだバンプ１７と回路配線基板１１に於ける所望の電極１３と位置合わせした後、窒素雰囲気のコンベア炉内で融点（約２１７℃）以上、最高で２５０℃、２分の条件でリフロー接合して半導体装置を作製する。
【００３３】
上記半導体装置と従来の技術で作製した半導体装置について、以下の信頼性試験を行ったところ、本発明に依る半導体装置は、何れの信頼性試験に於いても、例えば抵抗上昇などの信頼性低下は起きなかった。
【００３４】
○試験条件
（１）−５５℃（３０分）⇔１２５℃（３０分）の温度サイクル試験を５００サイクル
（２）高さ１０ｃｍからの自由落下衝撃２００サイクル
【００３５】
○信頼性試験結果
本発明  （１）  ０箇／２０箇  （２）  ０箇／２０箇
従来例  （１）  ７箇／２０箇  （２）  １５箇／２０箇
【実施例２】
【００３６】
図３は本発明に於ける実施例２の工程を説明するための工程要所に於ける半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、図１及び図２に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。また、実施例１で説明した工程（Ａ）から工程（Ｄ）までは、実施例２でも全く同じであるから説明は省略し、その次の工程から説明する。
【００３７】
工程（Ａ）
突起縁１３Ｈ内側に表出されているＣｕ電極１３の表面にＣｕＳｎ合金粉末を混合したはんだペースト（金属量：３０ｗｔ％）膜１３Ｐを印刷法によるスキージングで形成した。尚、この際、はんだペースト膜１３Ｐを形成すべきＣｕ電極１３以外の部分はレジスト膜２１で覆われている。
【００３８】
工程（Ｂ）
リフロー加熱を行って、はんだペーストを一体化してＣｕＳｎ合金膜１３Ｂを作製し、その後、レジスト膜を除去する。尚、はんだペースト膜をリフロー加熱してＣｕＳｎ合金膜１３Ｂを形成した場合、はんだペーストであった状態と比較して体積は縮小される。
【００３９】
窒素雰囲気の電気炉内にて２２０℃で１５〜２０時間の熱処理を施し、そして、ＲＭタイプのフラックスを塗布した後、半導体パッケージに於けるはんだバンプと所望の位置と位置合わせした後、窒素雰囲気のコンベア炉に於いて、最高で２５０℃、融点（約２１７℃）以上の温度で２分の条件でリフロー接合して半導体装置を作製した。
【００４０】
上記半導体装置と従来法で作製した半導体装置について、以下の信頼性試験を行った結果、本発明に依る半導体装置では、いずれの信頼性試験においても抵抗上昇等の信頼性低下はみられなかった。
【００４１】
○試験条件
（１）−５５℃（３０分）⇔１２５℃（３０分）の温度サイクル試験を５００サイクル
（２）高さ１０ｃｍからの自由落下衝撃２００サイクル
【００４２】
○信頼性試験結果
本発明  （１）  ０箇／２０箇  （２）  ０箇／２０箇
従来例  （１）  ３箇／２０箇  （２）  １０箇／２０箇
【００４３】
前記したように、本発明に依る半導体装置及び従来の技術に依る半導体装置に対し、熱サイクル試験を行った際の疲労寿命信頼性、或いは、落下衝撃時の動的歪みが加わったときには、落下衝撃信頼性に違いが見られる。
【００４４】
図４はバンプと電極との接合界面に集中する応力について説明する為の半導体装置を表す要部切断側面図であり、（Ａ）は電極に突起縁が設けられ且つ突起縁にＣｕＳｎ合金からなる被覆層１３Ｃを形成した例、（Ｂ）は電極に突起縁が設けられ且つ突起縁にＣｕＳｎ合金被覆層を形成しない例、（Ｃ）は電極に突起縁を設けない例（従来例）をそれぞれ示している。尚、図中で円で囲んだ部分Ｓは応力が集中する箇所を示している。尚、図１乃至図３に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
【００４５】
回路配線基板１１のＣｕ電極１３の界面近傍では、Ｃｕ、ＣｕＳｎ合金、Ｓｎ−Ａｇ−Ｃｕはんだ、の３種類の金属が存在し、機械的性質である弾性率に於いては、Ｃｕ＞ＣｕＳｎ＞Ｓｎ−Ａｇ−Ｃｕの大小関係が見られ、弾性率の値で比較すれば、ＣｕとＣｕＳｎでは２倍、ＣｕＳｎとＳｎ−Ａｇ−Ｃｕでは２倍、ＣｕとＳｎ−Ａｇ−Ｃｕでは約４倍異なる値を示す。
【００４６】
これら３種類の部分に対して応力や落下衝撃等が負荷された場合には、膜厚が大きく異なる部位、従って、部分Ｓに対して応力が集中するから、ＣｕＳｎ膜の膜厚が薄く、Ｃｕ電極にＣｕの突起縁がない図４（Ｃ）の従来例に於いては、最大１８０ＭＰａもの応力が生ずる。
【００４７】
これに対して、図４（Ａ）の構造、即ち、Ｃｕ突起縁１３Ｈを形成し、その周囲をＣｕ−Ｓｎ合金からなる被覆層１３Ｃで覆った構造では、部分Ｓに於ける最大応力は１２８ＭＰａであり、また、図４（Ｂ）の構造、即ち、Ｃｕ突起縁１３Ｈの形成のみによって応力値が減少し、最大１０２ＭＰａにまで減少することがコンピューターシミュレーションによって確認され、実際の接合体における信頼性試験においても抵抗上昇等の接続信頼度低下は見られないことを確認した。
【図面の簡単な説明】
【００４８】
【図１】本発明を説明する為の半導体装置を表す要部切断側面図である。
【図２】本発明の一実施例を作製する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図３】本発明の一実施例を作製する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図４】バンプと電極との接合界面に集中する応力について説明する為の半導体装置を表す要部切断側面図である。
【図５】従来の実装構造を説明する為の半導体装置を表す要部切断側面図である。
【符号の説明】
【００４９】
１１  回路配線基板
１２  絶縁膜
１３  電極
１３Ａ  Ｃｕ膜
１３Ｂ  ＣｕＳｎ合金膜
１３Ｃ  ＣｕＳｎ合金被覆層
１３Ｈ  突起縁
１３Ｐ  はんだペースト
１４  半導体パッケージ（或いは半導体チップ）
１５  絶縁膜
１６  電極
１７  バンプ
２０  レジスト膜
２１  レジスト膜
【図１】
2008218483.tif 000003
【図２】
2008218483.tif 000004
【図３】
2008218483.tif 000005
【図４】
2008218483.tif 000006
【図５】
2008218483.tif 000007