(57)【要約】【課題】例えば、ＴＦＴ等の半導体素子と導電膜との接続抵抗を低減する。【解決手段】図１２（ｆ）に示すように、第１低抵抗層を７５０乃至８５０°の温度下で３０秒乃至１２０秒間熱処理することによって、第２低抵抗層１１１を形成する。第２低抵抗層１１１は、第１低抵抗層１１１ａの格子構造が熱エネルギーによって転位してなるＣ５４等の転位層であり、第１低抵抗層１１１ａより電気抵抗が低い。続いて、第２低抵抗層１１１の表面、コンタクトホール６８１の内壁面及び第２層間絶縁膜４２の表面に上述した三層膜８２を形成する。これにより、アルミニウム層８２ａを含む三層膜８２は、第２低抵抗層１１１を介して高濃度ソース領域１ｄに電気的に接続される。したがって、第２低抵抗層１１１を形成することなく、直接高濃度ソース領域１ｄに三層膜８２を接続する場合に比べて、三層膜８２及び高濃度ソース領域１ｄの接続抵抗を低減できる。【選択図】図１２
2008147227.tif 000002
【特許請求の範囲】
【請求項１】
基板上において複数のデータ線と複数の走査線との交差に対応してマトリクス状に形成された複数の画素の各々に設けられた画素電極に電気的に接続される半導体素子の一部として前記基板上に形成された半導体層上に絶縁膜を形成する工程と、
前記半導体層の表面の一部が露出するように、前記絶縁膜を貫通する穴部を形成する工程と、
前記半導体層の表面のうち前記穴部に露出する領域に金属膜を形成する工程と、
前記半導体層及び前記金属膜を熱処理することによって、前記半導体層の表面の一部に第１低抵抗層を形成する工程と、
前記金属膜を除去する工程と、
前記第１低抵抗層を熱処理することによって前記第１低抵抗層より電気抵抗が低い第２低抵抗層を形成する工程と、
前記第２低抵抗層の表面、前記穴部の内壁面及び前記絶縁膜の表面に導電膜を形成する工程と
を備えたことを特徴とする電気光学装置の製造方法。
【請求項２】
前記半導体素子は、ｎチャネル型のトランジスタ素子であること
を特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記トランジスタ素子は、前記画素電極に対応して前記基板上の前記画素に形成された画素スイッチング用トランジスタであること
を特徴とする請求項２に記載の電気光学装置の製造方法。
【請求項４】
前記トランジスタ素子は、前記基板上の表示領域の周辺に延びる周辺領域に形成された周辺回路部の一部を構成していること
を特徴とする請求項２に記載の電気光学装置の製造方法。
【請求項５】
前記金属膜は、チタン（Ｔｉ）を含んでおり、
前記第１低抵抗層は、前記半導体層及び前記チタンの合金層であり、
前記第２低抵抗層は、前記合金層に形成された転位層であること
を特徴とする請求項１から４の何れか一項に記載の電気光学装置の製造方法。
【請求項６】
前記半導体層は、ポリシリコンであること
を特徴とする請求項１から５の何れか一項に記載の電気光学装置の製造方法。
【請求項７】
前記半導体層は、単結晶シリコンであること
を特徴とする請求項１から５の何れか一項に記載の電気光学装置の製造方法。
【請求項８】
基板と、
前記基板上において互いに交差する複数のデータ線及び複数の走査線と、
前記複数のデータ線と前記複数の走査線との交差に対応してマトリクス状に形成された複数の画素の各々に設けられた画素電極と、
前記画素電極に電気的に接続される半導体素子の一部として前記基板上に形成された半導体層と、
前記半導体層上に形成された絶縁膜と、
前記半導体層の表面の一部が露出するように前記絶縁膜を貫通する穴部と、
前記半導体層の表面のうち前記穴部に露出する領域に形成された金属膜を前記半導体層と共に熱処理した後、前記金属膜が除去された前記半導体層を熱処理することによって前記半導体層の表面の一部に形成された低抵抗層と、
前記低抵抗層の表面の一部、前記絶縁膜の表面、及び前記穴部の内壁面に形成された導電膜と
を備えたことを特徴とする電気光学装置。
【請求項９】
前記半導体素子は、フレームを分割する複数のサブフレーム毎にデジタル信号として供給された画像信号を前記画素電極に供給すること
を特徴とする請求項８に記載の電気光学装置。
【請求項１０】
請求項８又は９に記載の電気光学装置を具備してなること
を特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、本発明は、例えば液晶装置等の電気光学装置の製造方法、並びに該電気光学装置の製造方法によって製造された液晶装置等の電気光学装置、並びに、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置は、基板上に、画素電極と、該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用ＴＦＴ（Thin Film Transistor）を備え、プロジェクタ等の投写型表示装置のライトバルブに用いられる場合がある。このような液晶装置は、コンタクトホールを介して画素電極に電気的に接続された画素スイッチング用ＴＦＴの動作に応じて画素電極に画像信号が供給されるアクティブマトリクス駆動方式が採用される場合が多い。
【０００３】
他方、半導体集積回路等の回路部を備えた半導体装置では、トランジスタ及び配線部の接触抵抗を低減するために、トランジスタを構成する半導体層に熱処理によってチタニウムシリサイド層を形成した後、当該チタニウムシリサイド層をより低抵抗の結晶構造に相転移させることによって、この低抵抗層及び配線部のコンタクト抵抗を低減する技術が開示されている（例えば、特許文献１及び２参照。）。
【０００４】
【特許文献１】特開平６−１２０１６７号公報
【特許文献２】特開平６−１９６６９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、液晶装置等の電気光学装置が備えるＴＦＴをＡｌ等の金属膜を含む導電膜に電気的に接続する場合、例えば、ＴＦＴが有するポリシリコン層からなる半導体層と金属膜とのコンタクト抵抗が当該ＴＦＴのオン抵抗より高くなってしまう問題点がある。より具体的には、例えば、Ｎチャネル型のＴＦＴでは、オン抵抗が１０ｋΩ程度であるのに対し、コンタクト抵抗（接続抵抗）が９３ｋΩ程度となり、ＴＦＴの動作速度が低下してしまう。したがって、各画素部への画像信号の書き込み不足によるフリッカの発生、或いは表示ムラ等の表示不良が発生してしまう問題点がある。
【０００６】
加えて、ＴＦＴに含まれる半導体層における電子等の電荷の移動度を高めるためにＴＦＴの構成材料及び製造プロセスを改良したとしても、コンタクト抵抗がオン抵抗より高いため、ＴＦＴの実質的な高速駆動が困難となる技術的問題点がある。特に、後述するデジタル駆動方式を電気光学装置に採用する際には、画素スイッチング用ＴＦＴ等の半導体素子の動作速度の高速化に対する要請も高くなるため、コンタクト抵抗を低減する技術は、高品位の画像を表示するためには重要になる。
【０００７】
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、ＴＦＴ等の半導体素子及び導電膜とのコンタクト抵抗を低減可能な電気光学装置の製造方法、及び電気光学装置、並びに、そのような電気光学装置を備えた、液晶プロジェクタ等の電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明に係る電気光学装置の製造方法は上記課題を解決するために、基板上において複数のデータ線と複数の走査線との交差に対応してマトリクス状に形成された複数の画素の各々に設けられた画素電極に電気的に接続される半導体素子の一部として前記基板上に形成された半導体層上に絶縁膜を形成する工程と、前記半導体層の表面の一部が露出するように、前記絶縁膜を貫通する穴部を形成する工程と、前記半導体層の表面のうち前記穴部に露出する領域に金属膜を形成する工程と、前記半導体層及び前記金属膜を熱処理することによって、前記半導体層の表面の一部に第１低抵抗層を形成する工程と、前記金属膜を除去する工程と、前記第１低抵抗層を熱処理することによって前記第１低抵抗層より電気抵抗が低い第２低抵抗層を形成する工程と、前記第２低抵抗層の表面、前記穴部の内壁面及び前記絶縁膜の表面に導電膜を形成する工程とを備える。
【０００９】
本発明に係る電気光学装置の製造方法によれば、画素電極は、例えば、ＩＴＯ（Indium Tin Oxide）等の透明導電膜であり、基板上において互いに交差するように形成される複数のデータ線及び複数の走査線の交差に対応してマトリクス状に配置される。画素電極は、後述する導電膜を形成した後、当該導電膜の上層側に形成される。
【００１０】
半導体素子は、画素電極に電気的に接続されており、画像信号を当該画素電極に供給する。ここで、「電気的に接続されている」とは、他の回路或いは素子を介すことなく半導体素子が配線或いはコンタクトホール等の導電部を介して画素電極に直接電気的に接続されている場合のみをいうに限らず、配線或いは各種素子、若しくは回路を介して半導体素子及び画素電極が間接的に互いに電気的に接続されていることも含む広い意味をいう。したがって、本発明の第１の発明に係る電気光学装置では、半導体素子は、電気光学装置、或いは当該電気光学装置の外部に設けられた画像信号供給源から画像信号を画素電極に供給するための電気的な供給経路に設けられていればよい。
【００１１】
半導体層は、例えば、半導体素子の一例であるトランジスタ素子等のチャネル領域を含んでおり、当該トランジスタ素子の一部として基板上に形成されている。絶縁膜は、半導体層及び当該半導体層の上層を電気的に絶縁するために、半導体層上に形成される。穴部は、汎用の絶縁膜除去方法を用いて絶縁膜を貫通するように形成され、半導体層の表面の一部が穴部から露出する。
【００１２】
金属膜は、例えば、チタン（Ｔｉ）の単層、或いは、チタンにチタンナイトライド（ＴｉＮ）等の保護膜が積層された多層構造を有しており、スパッタリング法、或いはＣＶＤ(Chemical Vapor Deposition)法等の汎用の膜形成法を用いて、半導体層の表面のうち穴部に露出する領域に形成される。したがって、半導体層の表面のうち穴部から露出する領域において、金属膜は半導体層の表面と接している。
【００１３】
このように半導体層に接する金属膜が半導体層と共に熱処理されることによって、金属膜が半導体層に拡散、或いは固溶することによって半導体層の表面の一部に第１低抵抗層が形成される。第１低抵抗層は、半導体層の表面の一部を中心として当該表面の面内方向及び半導体層の厚み方向に広がっている。
【００１４】
金属膜は、例えば、水酸化アンモニウム、及び過酸化水素水の水溶液を用いてウエットエッチング法等の汎用のエッチング法を用いて除去される。金属膜が除去されることによって第１低抵抗層が、穴部に露出する。
【００１５】
第１低抵抗層が熱処理されることによって、前記第１低抵抗層より電気抵抗が低い第２低抵抗層が形成される。続いて、第２低抵抗層の表面、穴部の内壁面及び絶縁膜の表面に導電膜を形成する。これにより、導電膜は、第２低抵抗層を介して半導体層に電気的に接続される。第２低抵抗層によれば、第２低抵抗層を形成することなく、直接半導体層に導電膜を接続する場合に比べて、導電膜及び半導体層の接続抵抗を低減できる。尚、導電膜は、例えば第２低抵抗層、穴部の内壁面及び絶縁膜の表面に渡って連続的に形成されるため、絶縁膜上に形成される各種回路部或いは配線部と、半導体層とが電気的に接続可能になる。
【００１６】
したがって、本発明に係る電気光学装置の製造方法によれば、半導体層、即ち半導体素子と、導電膜との接続抵抗を低減できるため、例えば半導体素子の素子性能が接続抵抗によって損なわれることが低減される。より具体的には、例えば、半導体素子の動作速度を高めるように当該半導体素子の素子構造及び構成材料を変更した場合に、これら変更に伴って向上するべき素子性能が接続抵抗の増大によって低下することを抑制できる。
【００１７】
本発明に係る電気光学装置の製造方法の一の態様では、前記半導体素子は、Ｎチャネル型のトランジスタ素子であってもよい。
【００１８】
この態様によれば、Ｐチャネル型に比べて、相対的に高いＮチャネル型のトランジスタ素子と導電膜との接続抵抗を低減できる。この態様によれば、例えば、トランジスタ素子のオン抵抗より導電膜及びトランジスタ素子の接続抵抗を低くすることができ、トランジスタ素子の高速動作が可能になる。
【００１９】
この態様では、前記トランジスタ素子は、前記画素電極に対応して前記基板上の前記画素に形成された画素スイッチング用トランジスタであってもよい。
【００２０】
この態様によれば、画像信号を高速で画素電極に供給可能になり、高品位の画像を表示することが可能になる。
【００２１】
本発明に係る電気光学装置の製造方法の他の態様では、前記トランジスタ素子は、前記基板上の表示領域の周辺に延びる周辺領域に形成された周辺回路部の一部を構成していてもよい。
【００２２】
この態様によれば、例えば表示領域の周辺に配置され、データ線に画像信号を供給するデータ線駆動回路、或いは、走査線に走査信号を供給する走査線駆動回路に含まれるトランジスタ素子の高速動作が可能になる。
【００２３】
本発明に係る電気光学装置の製造方法の他の態様では、前記金属膜は、チタン（Ｔｉ）を含んでおり、前記第１低抵抗層は、前記半導体層及び前記チタンの合金層であり、前記第２低抵抗層は、前記合金層に形成された転位層であってもよい。
【００２４】
この態様によれば、例えば、シリコンを含む半導体層にチタンが拡散、或いは固溶してなるシリサイド層等の合金層を熱処理することによって、当該シリサイド層より低抵抗のＣ５４等の転位層を形成できる。このような転位層を介して導電膜及び半導体層を電気的に接続することによって、合金層を介して導電膜及び半導体層を電気的に接続する場合に比べて、接続抵抗をより低くすることが可能である。
【００２５】
本発明に係る電気光学装置の製造方法の他の態様では、前記半導体層は、ポリシリコンであってもよい。
【００２６】
この態様によれば、ポリシリコンとして、所謂高温ポリシリコン（High Temperature Poly-Silicon）、或いは低温ポリシリコン（Low Temperature Poly-Silicon）等のトランジスタ素子に汎用される半導体材料を用いた場合であっても、導電膜及びポリシリコンの接続抵抗を低減でき、画素電極への画像信号の書き込み不足によって生じるフリッカ及び画素の表示ムラ等の表示不良を低減することが可能である。
【００２７】
本発明に係る電気光学装置の製造方法の他の態様では、前記半導体層は、単結晶シリコンであってもよい。
【００２８】
この態様によれば、ポリシリコンに比べてトランジスタ素子の動作速度を高めることが可能な単結晶シリコンの特性を生かしたトランジスタ素子を形成可能である。
【００２９】
本発明に係る電気光学装置は上記課題を解決するために、基板と、前記基板上において互いに交差する複数のデータ線及び複数の走査線と、前記複数のデータ線と前記複数の走査線との交差に対応してマトリクス状に形成された複数の画素の各々に設けられた画素電極と、前記画素電極に電気的に接続される半導体素子の一部として前記基板上に形成された半導体層と、前記半導体層上に形成された絶縁膜と、前記半導体層の表面の一部が露出するように前記絶縁膜を貫通する穴部と、前記半導体層の表面のうち前記穴部に露出する領域に形成された金属膜を前記半導体層と共に熱処理した後、前記金属膜が除去された前記半導体層を熱処理することによって前記半導体層の表面の一部に形成された低抵抗層と、前記低抵抗層の表面の一部、前記絶縁膜の表面、及び前記穴部の内壁面に形成された導電膜とを備える。
【００３０】
本発明に係る電気光学装置によれば、上述した電気光学装置の製造方法と同様に、半導体素子及び導電膜の接続抵抗を低減でき、高品位の画像表示が可能である。尚、本発明に係る「低抵抗層」は、半導体層のうち最終的に導電膜に接する部分を意味し、例えば上述した電気光学装置の製造方法の「第２低抵抗層」に相当する。
【００３１】
本発明に係る電気光学装置に一の態様では、記半導体素子は、フレームを分割する複数のサブフレーム毎にデジタル信号として供給された画像信号を前記画素電極に供給してもよい。
【００３２】
この態様によれば、後に発明を実施するための最良の形態において説明するように、アナログ駆動方式に比べて高品位の画像表示が可能になるデジタル駆動方式によって当該電気光学装置の駆動が可能になる。
【００３３】
本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。
【００３４】
本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【００３５】
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
【発明を実施するための最良の形態】
【００３６】
以下、図面を参照しながら、本発明に係る電気光学装置の製造方法、及び電気光学装置、並びに電子機器の各実施形態を説明する。尚、本実施形態では、後に詳細に説明するように、単結晶シリコンを用いて形成された画素スイッチング用ＴＦＴ（Thin Film Transistor）等の半導体素子を備えた電気光学装置をデジタル駆動方式によって駆動する場合を例に挙げるが、本発明に係る電気光学装置は、ポリシリコンを用いて形成された半導体素子を有していてもよい。または、本発明に係る電気光学装置がアナログ駆動方式によって駆動される場合であっても、半導体素子及び導電膜の接続抵抗を低減することによって高品位で画像を表示可能である電気光学装置を提供できることは言うまでもない。
【００３７】
＜１：電気光学装置＞
＜１−１：電気光学装置の全体構成＞
先ず、図１及び図２を参照しながら本実施形態に係る電気光学装置の全体構成を説明する。図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図２は、図１のＩＩ−ＩＩ´断面図である。本実施形態では、電気光学装置の一例として、駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例に挙げる。
【００３８】
図１及び図２において、液晶装置１では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素部が設けられる、本発明の「表示領域」の典型例である画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３９】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００４０】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。尚、画像表示領域１０ａの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、この額縁遮光膜５３より以遠が周辺領域として規定されている。
【００４１】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００４２】
対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００４３】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング素子としてのＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。液晶を含む液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、一対の配向膜間で、所定の配向状態をとる。
【００４４】
ＴＦＴアレイ基板１０は、例えば石英基板、或いはガラス基板等の透明基板を下地基板として、当該下地基板に形成された単結晶シリコン基板を含むＳＯＱ（Silicon On Quartz）基板を用いて形成されている。より具体的には、後述するように、ＴＦＴアレイ基板１０は、ＳＯＱ基板に含まれる単結晶シリコン基板に各種回路及び素子が形成されてなる。対向基板２０もＴＦＴアレイ基板１０と同様に透明基板を用いて形成されている。
【００４５】
ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。例えば、画素電極９ａはＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなり、配向膜は、ポリイミド膜などの有機膜である。配向膜は、斜方蒸着法を用いて形成された無機配向膜であってもよい。
【００４６】
対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。配向膜２２は、配向膜１６と同様の材料及び膜形成方法によって形成されている。
【００４７】
対向基板２０には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、ＴＦＴアレイ基板１０に設けられたＴＦＴ等の半導体素子を遮光できる。
【００４８】
画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。液晶層５０は、画素電極９ａから電界が印加されていない状態で配向膜により所定の配向状態をとる。
【００４９】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００５０】
＜１−２：電気光学装置の電気的構成＞
次に、図３を参照しながら、本実施形態に係る電気光学装置の電気的構成を説明する。図３は、液晶装置１の電気的構成を、当該液晶装置１に各種信号を供給する信号供給部の電気的構成と共に示したブロック図である。
【００５１】
図３において、液晶装置１は、複数の画素部１０ｐを含む表示パネル部１００ｐ、走査線駆動回路１０４、及びデータ線駆動回路１０１を備えている。データ線駆動回路１０１は、シフトレジスタ１０１ａ、第１ラッチ回路１０１ｂ及び第２ラッチ回路１０１ｃを有している。液晶装置１は、画像信号源２０１、デジタル信号処理ＩＣ２０２、フレームメモリ２０３及びフレーム分割回路２０４からなる信号供給回路に電気的に接続されている。
【００５２】
表示パネル部１００ｐは、データ線駆動回路１０１に電気的に接続された複数のデータ線６ａ、及び走査線駆動回路１０４に電気的に接続された複数の走査線１１ａを有している。データ線６ａ及び走査線１１ａは、表示パネル部１００の画像表示領域１０ａにおいて図中縦横に沿って相互に交差している。複数の画素部１０ｐの夫々は、走査線１１ａ及びデータ線６ａの交差に対応してマトリクス状に画像表示領域１０ａに配置されている。
【００５３】
画素部１０ｐに含まれる液晶は、データ線６ａを介してデータ線駆動回路１０１から供給された画像信号に応じて駆動される。後述するように、液晶装置１は、デジタル駆動方式を採用しているため、各画素における光の透過率、即ち輝度は、１フレームを分割する複数のサブフィールド毎に供給される画像信号に含まれる階調データによって規定される。
【００５４】
画像信号源２０１は、デジタル信号処理ＩＣ２０２に水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、ドットクロックＤＯＴＣＬＫ、アナログ信号である画像信号ＤＩＶ−ａを供給する。
【００５５】
デジタル信号処理ＩＣ２０２は、タイミング制御回路（不図示）を含む制御部を含んでおり、最小単位のクロックであり各画素を走査するためのドットクロックＤＯＴＣＬＫに基づいて、Ｙクロック信号ＣＬＹ、反転Ｙクロック信号ＣＬＹｉｎｖ、Ｘクロック信号ＣＬＸ、反転Ｘクロック信号ＣＬＸｉｎｖ、ＹスタートパルスＤＹ及びＸスタートパルスＤＸ、並びに複数系列のイネーブル信号ＥＮＢ１及びＥＮＢ２、並びにデジタル信号に変換された画像信号ＤＩＶ−ｄを生成する。デジタル信号処理ＩＣ２０２は、水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、及びドットクロックＤＯＴＣＬＫをフレーム分割回路２０４に供給すると共に、画像信号ＤＩＶ−ｄをフレームメモリ２０３に供給する。フレーム分割回路２０４は、フレームメモリ２０３から画像信号ＤＩＶ−ｄを読み出すと共に、各フレームを分割する複数のサブフレームに対応する画像信号ＤＩＶ−ｄ´を不図示の画像信号線を介してデータ線駆動回路１０１に供給する。
【００５６】
加えて、フレーム分割回路２０４は、シフトレジスタ１０１ａにＸクロック信号ＣＬＸ、反転Ｘクロック信号ＣＬＸｉｎｖ、及びＸスタートパルスＤＸを供給すると共に、Ｙクロック信号ＣＬＹ、反転Ｙクロック信号ＣＬＹｉｎｖ、ＹスタートパルスＤＹ、並びにイネーブル信号ＥＮＢ１及びＥＮＢ２を一対の走査線駆動回路１０４に供給する。
【００５７】
第１ラッチ回路１０１ｂ及び第２ラッチ回路１０１ｃは、シフトレジスタ１０１ａから供給された転送信号Ｐに応じて、サンプリング信号を生成し、当該サンプリング信号に応じて画像信号ＤＩＶ−ｄ´をサンプリングし、データ線６ａ毎に画像信号Ｓｉ（ｉ＝１，２，・・・，ｎ）供給する。
【００５８】
走査線駆動回路１０４は、ドットクロックＤＯＴＣＬＫ及び垂直同期信号ＶＳＹＮＣに応じたタイミングで、走査信号ＳｃＬ１〜ＳｃＬｎを走査線１１ａに送り出す。走査信号ＳｃＬ１〜ＳｃＬｎによって、ある１本の走査線１１ａに電気的に接続された画素部１０ｐに画像信号Ｓｉ（ｉ＝１，２，・・・，ｎ）が供給可能となる。
【００５９】
＜１−３：画素部の電気的な接続構成＞
次に、図４を参照しながら、液晶装置１の画素部の電気的な接続構成を詳細に説明する。図４は、液晶装置１の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。
【００６０】
図４において、液晶装置１の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素部１０ｐの夫々には、画素電極９ａ及びＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置１の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００６１】
ＴＦＴ３０のゲートに走査線１１ａが電気的に接続されており、液晶装置１は、所定のタイミングで、走査線１１ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、・・・、Ｓｎが所定のタイミングで書き込まれる。
【００６２】
画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向基板２０に形成された対向電極２１との間で一定期間、即ちサブフィールドに対応する期間だけ保持される。なお、各画素部１０ｐにおける透過率、即ち輝度は、画像信号Ｓｎが供給されたサブフィールド数によって規定される。ノーマリーホワイトモードであれば、各フレームにおいて画素に供給された画像信号の時間幅、即ちサブフィールド数に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、ノーマリーホワイトとは逆に透過率が増加され、全体として液晶装置１から画像信号に応じたコントラストをもつ光が出射される。ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に保持容量７０が付加されている。したがって、画素部１０ｐは、ＴＦＴ３０及び保持容量７０からなるＤＲＡＭを有していることになり、画素電極９ａにおける電位保持特性が向上し、コントラストやフリッカといった表示特性の向上が可能となる。
【００６３】
加えて、ＴＦＴ３０及び保持容量７０からなるＤＲＡＭ(Dynamic Random Access Memory)によれば、ＳＲＡＭ(Static Random Access Memory)に比べてサイズを小さくできるため、ＳＲＡＭを設ける場合に比べて画素の開口率を大きくできる。尚、液晶装置１は、保持容量７０及びＴＦＴ３０の代わりに、単結晶シリコンを用いて形成された半導体層を有するＴＦＴを複数備えたＳＲＡＭが設けられていてもよい。ＳＲＡＭは、ＤＲＡＭに比べて動作速度が高いため、デジタル駆動方式の利点をより一層生かすことが可能である。
【００６４】
＜１−４：電気光学装置の駆動方法＞
次に、図５及び図６を参照しながら、液晶装置１の駆動方法を説明する。図５は、１フレーム期間において画素部に印加される駆動電圧の理想波形（図５（ａ））、アナログ駆動方式において画素部に印加される駆動電圧の波形（図５（ｂ）、及び液晶装置１が採用するデジタル駆動方式において画素部に印加される駆動電圧の波形（図５（ｃ）を比較した概念図である。
【００６５】
先ず、図５を参照しながら、画素部に印加される駆動電圧の波形について検討する。図５において、対向電極電位Ｖｃｏｍが固定電位である場合、図５（ａ）に示すように、画像信号に応じて任意の画素部に印加された画素電極電位Ｖｓｉｇは、理想的には１フレーム期間で一定である。画素部に含まれる液晶には、画素電極電位Ｖｓｉｇ及び対向電極電位Ｖｃｏｍの差である駆動電圧Ｖｉが印加され、１フレーム期間に渡って駆動電圧Ｖｉに応じた透過率、即ち輝度が当該画素部において維持される。
【００６６】
一方、図５（ｂ）に示すように、アナログ駆動方式によれば、画素スイッチング用ＴＦＴにおいて発生する光リーク電流の影響等により、１フレーム期間において液晶に印加される駆動電圧が低下してしまい、当該画素部に供給された画像信号に応じた透過率、即ち輝度が実現されないことが困難となる。より具体的には、１フレーム期間において、時間経過に伴い駆動電圧ＶｉよりΔＶｉだけ低下してしまい、駆動電圧Ｖｉに応じた透過率で画像が表示されないことになる。
【００６７】
そこで、図５（ｃ）に示すように、本実施形態に係る液晶装置１によれば、１フレークを分割する複数のサブフレーム毎にＨｉｇｈおよびＬｏｗの一方の電位を有するデジタル信号である画像信号に応じて、理想波形に近い波形を有する駆動電圧Ｖｉを各画素部の液晶に印加できる。したがって、画像信号に応じた駆動電圧で液晶を駆動でき、画素スイッチング用ＴＦＴ等の半導体素子における光リーク電流の影響を低減し、画像信号に含まれる階調データに応じて高品位で画像を表示できる。尚、図５（ｃ）では、サブフィールド毎に供給された画像信号Ｓｎの電位Ｖｓｉｇは全てＨｉｇｈの電位を有しているため、例えば、ノーマリーブラック方式では、画素の透過率、即ち輝度は最大となる。
【００６８】
次に、図６を参照しながら、デジタル信号である画像信号Ｓｎが画素部供給されるタイミングを説明する。図６は、１６階調（４ビット）で画素部の階調が制御される場合において、走査信号に応じて画像信号が画素部に供給されるタイミングを示したタイミングチャートである。ここでは、走査線の本数が２７本である場合を例に挙げ、１つのフレームを分割する複数のサブフレームのうち１から７サブフレーム（ＳＦ）までの範囲において画像信号が画素部に供給されるタイミング（図中黒丸で示したタイミング）を示している。
【００６９】
図６に示すように、１ＳＦ期間において、２７本の走査線に順位走査信号が供給され、当該走査信号が供給された画素部に画像信号が供給される。そして、同じ手順で７ＳＦまで順次走査信号が供給され、画素部に画像信号が供給される。これにより、図５（ｃ）に示したように、サブフレーム毎に画素部に画像信号が供給され、アナログ駆動方式に比べて高品位の画像が表示可能になる。
【００７０】
＜１−５：電気光学装置の具体的構成＞
次に、図７乃至図９を参照しながら、上述の動作が実現される液晶装置１の具体的な構成を説明する。
【００７１】
図７乃至図９において、上述の回路要素及び画素電極９ａは、ＴＦＴアレイ基板１０上に形成されている。ＴＦＴアレイ基板１０は、例えば、ガラス基板上、或いは石英基板上に単結晶シリコン基板を形成してなるＳＯＱ基板を用いて形成されており、例えばガラス基板や石英基板からなる対向基板２０と対向配置されている。回路要素は画素電極９ａを駆動するために設けられ、ここでは、ＴＦＴアレイ基板１０の直上から画素電極９ａの直下までの範囲内に積層された、ＴＦＴ３０から第４層間絶縁膜４４までを指している（図９参照）。画素電極９ａ（図８中、太い点線９ａ´で輪郭が示されている）は縦横に区画配列された画素の各々に配置され、その境界にデータ線６ａ及び走査線１１ａが格子状に配列するように形成されている（図７及び図８参照）。
【００７２】
各回路要素を構成するパターニングされた導電膜は、ゲート電極３ａを含む第１層、保持容量７０の固定電位側容量電極を含む第２層、データ線６ａ等を含む第３層、容量配線４００等を含む第４層からなる。第１層からＴＦＴアレイ基板１０までには、ＴＦＴ３０が形成される前段階で単結晶シリコン基板が形成されており、当該単結晶シリコン基板を所定の形状にパターニングすることによってＴＦＴ３０の半導体層１ａが形成されている。
第１層−第２層間には第１層間絶縁膜４１、第２層−第３層間には第２層間絶縁膜４２、第３層−第４層間には第３層間絶縁膜４３、第４層と画素電極９ａとの間には第４層間絶縁膜４４が夫々設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第１層から第２層が下層部分として図７に示され、第３層、第４層及び画素電極９ａが上層部分として図８に示されている。
【００７３】
＜第１層の構成−ＴＦＴ等−＞
第１層は、ＴＦＴ３０及び中継電極７１９で構成されている。ＴＦＴ３０は、例えばＬＤＤ（Lightly Doped Drain）構造とされ、ゲート電極３ａ、半導体層１ａ、ゲート電極３ａと半導体層１ａを絶縁するゲート絶縁膜を含んだ絶縁膜２を備えている。ゲート電極３ａは、例えば導電性ポリシリコンで形成される。半導体層１ａは、チャネル領域１ａ´、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅからなり、ＴＦＴアレイ基板１０上に当初形成されていた単結晶シリコン基板を加工することによって形成されている。したがって、ＴＦＴ３０によれば、ポリシリコン等の半導体層を用いてＴＦＴ３０を形成する場合に比べて、デジタル駆動方式に対応しうる高速駆動が可能になる。加えて、本実施形態では、後に図１０を参照しながら詳細に説明するように、コンタクトホール８１に形成された導電膜及び高濃度ソース領域１ｄのコンタクト抵抗（接続抵抗）が低減されているため、単結晶シリコンを用いて半導体層１ａを形成することによって高められたＴＦＴ３０の動作速度が低下することを抑制でき、アナログ駆動方式に比べて駆動周波数が高いデジタル駆動方式を用いて高品位の画像表示が可能である。
【００７４】
ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極３ａをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。また、中継電極７１９は、例えばゲート電極３ａと同一膜として形成される。加えて、データ線駆動回路部１０１等の周辺回路部に含まれるＴＦＴ等の半導体素子も、単結晶シリコン基板を加工して形成されていてもよい。
【００７５】
ＴＦＴ３０のゲート電極３ａは、コンタクトホール１２ｃｖを介して走査線１１ａに電気的に接続されている。尚、第１層と同層、或いは異なる層には走査線１１ａが形成されている。走査線１１ａは、図７のＸ方向に沿って延びる本線部と、データ線６ａ或いは容量配線４００が延在する図７のＹ方向に延びる突出部とからなる形状にパターニングされている。このような走査線１１ａは、例えば導電性ポリシリコン、単結晶シリコン、或いはＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。
【００７６】
＜第２層の構成−保持容量等−＞
第２層は、保持容量７０で構成されている。保持容量７０は、容量電極３００と下部電極７１とが誘電体層を介して対向配置された構成となっている。容量電極３００は、容量配線４００に電気的に接続されている。下部電極７１は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａの夫々に電気的に接続されている。
【００７７】
下部電極７１と高濃度ドレイン領域１ｅとは、第１層間絶縁膜４１に開孔されたコンタクトホール８３を介して接続されている。また、下部電極７１と画素電極９ａとは、コンタクトホール８８１、８８２、８０４、及び中継電極７１９、第２中継電極６ａ２、第３中継電極４０２により各層を中継し、コンタクトホール８９において電気的に接続されている。
【００７８】
このような容量電極３００、及び下部電極７１には、例えば導電性のポリシリコンが用いられ、誘電体層には酸化シリコンが用いられる。第１層間絶縁膜４１は、例えば、ＮＳＧ（ノンシリケートガラス）によって形成されている。その他、第１層間絶縁膜４１には、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。
【００７９】
尚、この場合の保持容量７０は、図７に示すように、画素電極９ａの形成領域にほぼ対応する画素領域に至らないように（遮光領域内に収まるように）形成されているので、画素の開口率が比較的大きく維持されている。
【００８０】
＜第３層の構成−データ線等−＞
第３層は、データ線６ａで構成されている。データ線６ａは、下から順にアルミニウム、窒化チタン、窒化シリコンの三層膜として形成されている。窒化シリコン層は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。また、第４層には、データ線６ａと同一膜として、容量配線用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図８に示すように互いに分断されるように形成されている。
【００８１】
データ線６ａは、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通するコンタクトホール８１を介して、ＴＦＴ３０の高濃度ソース領域１ｄと電気的に接続されている。
【００８２】
容量配線用中継層６ａ１は、第２層間絶縁膜４２に開孔されたコンタクトホール８０１を介して容量電極３００と電気的に接続され、容量電極３００と容量配線４００との間を中継している。容量配線用中継層６ａ２は、前述したように、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通するコンタクトホール８８２を介して中継電極７１９に電気的に接続されている。このような層間絶縁膜４２は、例えばＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することができる。
【００８３】
＜第４層の構成−容量配線等−＞
第４層は、容量配線４００及び第３中継電極４０２により構成されている。容量配線４００は、表示パネルの画像表示領域の周囲にまで延設され、定電位源と電気的に接続されることで、固定電位とされている。図８に示すように、容量配線４００は、図中Ｘ方向及びＹ方向の夫々に沿って延在する格子状に形成され、Ｘ方向に延在する部分には、第３中継電極４０２の形成領域を確保するために切り欠きが設けられている。また、容量配線４００は、その下層のデータ線６ａ、走査線１１ａ、ＴＦＴ３０等を覆うように、これら回路要素の構造よりも幅広に形成されている。これにより、各回路要素は遮光され、入射光を反射させて投射画像における画素の輪郭がぼやける等の悪影響が防止されている。
【００８４】
更に、容量配線４００のＸ方向延在部分とＹ方向延在部分とが丁度交差する角部は、略三角形の庇部がわずかに突き出すような形状となっている。この庇部により、ＴＦＴ３０の半導体層１ａに対する光の遮蔽を効果的に行うことができる。即ち、半導体層１ａに対して斜め上方から進入する光を、庇部が反射又は吸収することにより、ＴＦＴ３０における光リーク電流の発生を抑制し、フリッカ等のない、より高品質な画像を表示することが可能となる。
【００８５】
容量配線４００は、第３層間絶縁膜４３に開孔されたコンタクトホール８０３を介して、容量配線用中継層６ａ１と電気的に接続されている。また、第４層には、容量配線４００と同一膜として、第３中継電極４０２が形成されている。第３中継電極４０２は、前述のように、コンタクトホール８０４及びコンタクトホール８９を介して、第２中継電極６ａ２及び画素電極９ａ間を中継している。尚、これら容量配線４００及び第３中継電極４０２は、例えばアルミニウム、窒化チタンを積層した二層構造となっている。
【００８６】
第４層の上には、全面に第４層間絶縁膜４４が形成されている。第４層間絶縁膜４４には、画素電極９ａ及び第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。
【００８７】
＜１−６：接続部の詳細な構成＞
次に、図１０を参照しながら、ＴＦＴ３０及びコンタクトホール８１の接続構成を詳細に説明する。図１０は、液晶装置１の一部を拡大して示した拡大断面図である。
【００８８】
図１０において、本発明の「穴部」の一例であるコンタクトホール８１には、下から順に本発明の「導電膜」の一例であるアルミニウム層８２ａ、窒化チタン層８２ｂ、窒化シリコン８２ｃの三層膜８２が形成されており、三層膜８２のうち第２層間絶縁膜４２上に延びる部分がデータ線６ａとして用いられる。
【００８９】
高濃度ソース領域１ｄのうち、コンタクトホール８１の底面、即ちコンタクトホール８１に高濃度ソース領域１ｄが露出する領域には、高濃度ソース領域１ｄより低抵抗な低抵抗層１１１が形成されている。低抵抗層１１１は、三層膜８２を形成するに先んじて高濃度ソース領域１ｄに形成されている。このような低抵抗層１１１によれば、高濃度ソース領域１ｄ及びアルミニウム層８２ａを直接接続する場合に比べて、アルミニウム層８２ａ及び高濃度ソース領域１ｄの接続抵抗を、例えば１００ｋΩから数Ω乃至数十Ωまで下げることが可能である。特に、本実施形態では、高濃度ソース領域１ｄがＮチャネル型の導電型であるため、Ｐチャネル型の導電型の半導体層に低抵抗層を形成する場合に比べて、接続抵抗を格段に下げることが可能である。
【００９０】
以上、説明したように、本実施形態に係る液晶装置１によれば、ＴＦＴアレイ基板１０の一部として当初形成されていた単結晶シリコン基板を用いて、ＴＦＴアレイ基板１０上に設けられるべきＴＦＴ３０等の半導体素子を形成することによって、デジタル駆動方式に対応しうるＴＦＴ３０等の半導体素子を形成可能である。このような半導体素子は、低抵抗層１１１を介して三層膜８２等の導電膜に接続されているため、導電膜及び半導体素子の接続抵抗を下げることが可能であり、アナログ駆動方式に比べて、駆動周波数が高いデジタル駆動方式を採用した場合でも、高品位の画像を表示可能である。
【００９１】
＜２：電気光学装置の製造方法＞
次に、図１１及び図１２を参照しながら、上述した電気光学装置を製造可能な電気光学装置の製造方法を説明する。図１１及び図１２は、本実施形態に係る電気光学装置の製造方法の主要な工程を順に示した要部工程断面図である。
【００９２】
図１１（ａ）に示すように、高濃度ソース領域１ｄ上に、本発明の「絶縁膜」の一例を構成するゲート絶縁膜２、第１層間絶縁膜４１及び第２層間絶縁膜４２を形成した後、図１１（ｂ）に示すように、ゲート絶縁膜２、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通するようにコンタクトホール８１を形成する。コンタクトホール８１の底面は高濃度ソース領域１ｄの表面の一部であり、当該一部がコンタクトホール８１に露出する。
【００９３】
次に、図１１（ｃ）に示すように、単一のチタン（Ｔｉ）膜からなる単層構造、或いはチタン膜及びチタンナイトライド（ＴｉＮ）膜からなる多層構造を有する金属膜１８２をスパッタリング法或いはＣＶＤ法等を用いてコンタクトホール８１に形成する。ここで、金属膜１８２は、コンタクトホール８１に露出する高濃度ソース領域１ｄの表面に接している。
【００９４】
次に、図１２（ｄ）に示すように、金属膜１８２を高濃度ソース領域１ｄと共に、例えば７００乃至７４０°の温度下で、３０秒乃至１２０秒間熱処理することによって、金属膜１８２に含まれるチタンを高濃度ソース領域１ｄに拡散或いは固溶させ、第１低抵抗層１１１ａを形成する。
【００９５】
次に、図１２（ｅ）に示すように、金属膜１８２を、例えば、水酸化アンモニウム、及び過酸化水素水の水溶液を用いてウエットエッチング法等の汎用のエッチング法を用いて除去する。金属膜１８２が除去されることによって第１低抵抗層１１１ａが、コンタクトホール８１に露出する。
【００９６】
次に、図１２（ｆ）に示すように、第１低抵抗層を７５０乃至８５０°の温度下で３０秒乃至１２０秒間熱処理することによって、第２低抵抗層１１１を形成する。第２低抵抗層１１１は、第１低抵抗層１１１ａの格子構造が熱エネルギーによって転位してなるＣ５４等の転位層であり、第１低抵抗層１１１ａより電気抵抗が低い。続いて、第２低抵抗層１１１の表面、コンタクトホール６８１の内壁面及び第２層間絶縁膜４２の表面に上述した三層膜８２を形成する。これにより、アルミニウム層８２ａを含む三層膜８２は、第２低抵抗層１１１を介して高濃度ソース領域１ｄに電気的に接続され、図１０に示した接続構造が形成される。
【００９７】
したがって、本実施形態に係る電気光学装置の製造方法によれば、第２低抵抗層１１１を形成することなく、直接高濃度ソース領域１ｄに三層膜８２を接続する場合に比べて、三層膜８２及び高濃度ソース領域１ｄの接続抵抗を低減できる。尚、三層膜８２は、アルミニウム層、シリコン層及び銅層からなる三層構造を有していてもよい。このような三層膜でも、高濃度ソース領域１ｄとオーミック接続が可能であり、第２低抵抗層１１１を形成しない場合に比べて、接続抵抗を下げることが可能である。より具体的には、単結晶シリコンを用いて半導体層１ａを形成することによって、ＴＦＴ３０のオン抵抗が１ｋΩ程度になった場合でも、三層膜８２及び高濃度ソース領域１ｄ間の接続抵抗を１ｋΩ以下に低減できる。
【００９８】
よって、本実施形態に係る電気光学装置の製造方法によって製造された液晶装置１によれば、単結晶シリコンを用いてＴＦＴ３０を形成することによって得られるＴＦＴ３０の動作速度の向上効果を低下させることなく、デジタル駆動方式による高品位の画像表示が可能になる。
【００９９】
＜電子機器＞
次に、以上詳細に説明した電気光学装置を電子機器に適用する場合について説明する。
【０１００】
ここでは、上述した電気光学装置たる液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１３は、プロジェクタの構成例を示す平面図である。図１３に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶装置１００Ｒ、１００Ｂおよび１００Ｇに入射される。液晶装置１００Ｒ、１００Ｂおよび１００Ｇの構成は上述した液晶装置と同等であり、それぞれにおいて画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号が変調される。これらの液晶装置によって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。これにより各色の画像が合成され、投射レンズ１１１４を介して、スクリーン１１２０等に高品位のカラー画像が投写される。
【０１０１】
以上では、本発明に係る電気光学装置の一具体例として液晶装置を挙げて説明したが、本発明に係る電気光学装置は、その他にも例えば電子ペーパなどの電気泳動装置や、電子放出素子を用いた表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等として実現することができる。また、本発明に係る電気光学装置は、先に説明した複板式のプロジェクタの他にも、単板式のプロジェクタ、テレビジョン受像機や、ビューファインダ型或いはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等の各種の電子機器に適用可能である。また、本発明に係る電気光学装置は、デジタルカメラの電子ビューファインダにも応用可能である。
【０１０２】
尚、本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置の製造方法、及び電気光学装置、並びにそのような電気光学装置を具備してなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１０３】
【図１】本実施形態に係る電気光学装置を各構成要素と共に対向基板の側から見た平面図である。
【図２】図１のＩＩ−ＩＩ´断面図である。
【図３】本実施形態に係る電気光学装置の電気的な構成を、当該電気光学装置に各種信号を供給する信号供給部の電気的な構成と共に示したブロック図である。
【図４】本実施形態に係る電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。
【図５】１フレーム期間において画素部に印加される駆動電圧の波形を示した概念図である。
【図６】走査信号に応じて画像信号が画素部に供給されるタイミングを示したタイミングチャートの一例である。
【図７】本実施形態に係る電気光学装置の具体的な構成を表す部分平面図（その１）である。
【図８】本実施形態に係る電気光学装置の具体的な構成を表す部分平面図（その２）である。
【図９】図７及び図８のＩＸ−ＩＸ´線断面図である。
【図１０】本実施形態に係る電気光学装置の一部を拡大して示した拡大断面図である。
【図１１】本実施形態に係る電気光学装置の製造方法の主要な工程を順に示した要部工程断面図（その１）である。
【図１２】本実施形態に係る電気光学装置の製造方法の主要な工程を順に示した要部工程断面図（その２）である。
【図１３】本発明に係る電子機器の一実施形態である液晶プロジェクタの構成を表す断面図である。
【符号の説明】
【０１０４】
１・・・液晶装置、１０・・ＴＦＴアレイ基板、２０・・・対向基板、３０・・・ＴＦＴ、８１・・・コンタクトホール、８２・・・三層膜、１８２・・・金属膜
【図１】
2008147227.tif 000003
【図２】
2008147227.tif 000004
【図３】
2008147227.tif 000005
【図４】
2008147227.tif 000006
【図５】
2008147227.tif 000007
【図６】
2008147227.tif 000008
【図７】
2008147227.tif 000009
【図８】
2008147227.tif 000010
【図９】
2008147227.tif 000011
【図１０】
2008147227.tif 000012
【図１１】
2008147227.tif 000013
【図１２】
2008147227.tif 000014
【図１３】
2008147227.tif 000015