(57)【要約】【課題】低背化が可能なこと、または、アンダーフィル材を簡単に形成することができること。【解決手段】本発明は、半導体ウエハ１０上に柱状電極４０を形成する工程と、半導体ウエハ１０上に第２半導体チップ２０をフリップチップボンディングする工程と、半導体ウエハ１０上に、柱状電極４０及び第２半導体チップ２０を覆うように封止する封止部３０を形成する工程と、柱状電極４０の上面及び第２半導体チップ２０の上面が露出するように封止部３０及び第２半導体チップ２０を研削または研磨する工程と、封止部３０および半導体ウエハ１０を切断し第２半導体チップ２０がフリップチップボンディングされ、柱状電極４０が設けられた第１半導体チップ１１を形成する工程と、を有することを特徴とする半導体装置の製造方法である。【選択図】図３
2008218926.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハ上に柱状電極を形成する工程と、
前記半導体ウエハ上に第２半導体チップをフリップチップボンディングする工程と、
前記半導体ウエハ上に、前記柱状電極及び前記第２半導体チップを覆うように封止する封止部を形成する工程と、
前記柱状電極の上面及び前記第２半導体チップの上面が露出するように前記封止部及び第２半導体チップを研削または研磨する工程と、
前記樹脂部および前記半導体ウエハを切断し前記第２半導体チップがフリップチップボンディングされ、前記柱状電極が設けられた第１半導体チップを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体ウエハの下面を研削または研磨する工程を具備することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記柱状電極は前記第１半導体チップ及び前記第２半導体チップと電気的に接続されていることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記柱状電極を形成する工程は、電解メッキ法を用い前記柱状電極を形成する工程であることを特徴とする請求項１から３のいずれか一項記載の半導体装置の製造方法。
【請求項５】
前記柱状電極を形成する工程は、前記半導体ウエハ上にメッキ法を用い下部電極及びバリア電極を形成する工程を有し、
前記封止部を研削または研磨する工程は、前記封止部と同時にバリア電極の上部を研削または研磨する工程を含むことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記バリア電極上に半田端子を形成する工程を有することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記第２半導体チップをフリップチップボンディングする工程は前記柱状電極を形成する工程の後に行われることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項８】
前記柱状電極を形成する工程は、前記半導体ウエハ上にフリップチップボンディングされるべき前記第２半導体チップより低く前記柱状電極を形成する工程であることを特徴とする請求項１から７のいずれか一項記載の半導体装置の製造方法。
【請求項９】
前記封止部を形成する工程は、前記半導体ウエハの上面と前記第２半導体チップの下面との間を覆うように第１樹脂部を形成する工程と、前記第１樹脂部上に第２樹脂部を形成する工程と、を有することを特徴とする請求項１から８のいずれか一項記載の半導体装置の製造方法。
【請求項１０】
前記第１樹脂部を形成する工程は、半導体ウエハ上に、第１樹脂部となるべき液状の樹脂を塗布する工程を含むことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記第１半導体チップを実装部に実装する工程を有することを特徴とする請求項１から１０のいずれか一項記載の半導体装置の製造方法。
【請求項１２】
第１半導体チップと、
該第１半導体チップにフリップチップボンディングされた第２半導体チップと、
前記第１半導体チップ上に設けられ前記第１半導体チップと電気的に接続された柱状電極と、
前記第１半導体チップの上面と前記第２半導体チップの下面との間を覆うように設けられ、前記第１半導体チップ上全体に設けられた第１樹脂部と、前記第１樹脂部上に設けられ、前記柱状電極の上面及び前記第２半導体チップの上面が露出するように前記柱状電極及び前記第２半導体チップを封止する第２樹脂部と、からなる封止部と、
を具備することを特徴とする半導体装置。
【請求項１３】
前記第１半導体チップの下面及び側面は前記封止部から露出していることを特徴とする請求項１２記載の半導体装置。
【請求項１４】
前記第１半導体チップを実装する実装部を具備することを特徴とする請求項１２または１３記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に第１半導体チップに第２半導体チップがフリップチップボンディングされた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
実装密度の縮小のため半導体チップを複数積層した半導体装置が開発されている。実装密度の縮小のためには半導体チップを半導体チップ上にフリップチップボンディング（以下ＦＣＢ）するＣｏＣ（Ｃｈｉｐ  ｏｎ  Ｃｈｉｐ）技術が用いられる。ＦＣＢ用のバンプとしてはＡｕ（金）、Ｃｕ（銅）、半田等が用いられる。
【０００３】
図１は従来例１に係る半導体装置の断面図である。中継基板５０上にダイアタッチ材８８を介し第１半導体チップ１１がフェースアップ実装されている。第１半導体チップ１１上には配線１２が設けられ、配線１２のパッド１２ａにバンプ１４を介し第２半導体チップ２０がフリップチップボンディングされている。第２半導体チップ２０の下面（回路が設けられている面）と第１半導体チップ１１の上面（回路の設けられている面）との間にはアンダーフィル材として第１樹脂部８６が形成されている。第１半導体チップ１１及び第２半導体チップ２０は第２樹脂部８０により封止されている。中継基板５０の上面には再配線パターンやフリップチップ用のパッド等の配線５２が設けられ、中継基板５０の下面にはランド電極等の配線５４が設けられている。配線５２と配線５４とは接続部５６を用い電気的に接続されている。配線５４には半田ボール５８が形成されている。第１半導体チップ１１と中継基板５０の配線５２とはボンディングワイヤ８２を用い電気的に接続されている。
【０００４】
図２は従来例２に係る半導体装置の断面図である。中継基板５０上に第１半導体チップ１１がＦＣＢされている。第１半導体チップ１１上にダイアタッチ材８８を介し第２半導体チップ２０がフェースアップ実装されている。第２半導体チップ２０の上面と中継基板５０の配線５２とはボンディングワイヤ８２を用い電気的に接続されている。その他の構成は従来例１と同じであり説明を省略する。
【０００５】
特許文献１の図１０から図１２には、半導体ウエハ上に半導体チップ及び半田ボールインターポーザをＦＣＢし、樹脂をコーティング後、樹脂を研磨する技術（従来例３）が開示されている。
【特許文献１】特開２０００−１５６４６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来例１及び従来例２においては、第１半導体チップ１１及び第２半導体チップ２０を積層することにより、実装密度を削減している。しかしながら、第１半導体チップ１１または第２半導体チップ２０をＦＣＢしている。ＦＣＢする半導体チップは１００μｍ未満の厚さに薄くすることが難しいという課題がある。これは、ＦＣＢする場合、薄い半導体チップをウエハやチップトレイからハンドリングすること難しいためである。また、Ａｕ（金）−Ａｕ圧着法によりＦＣＢする場合、ハンドリングの困難性に加え、半導体チップを圧着したときに、薄い半導体チップでは、アンダーフィル材が半導体チップの上面に回り込み、半導体チップをハンドリングするボンディングツールにアンダーフィル材が付着してしまうためである。このように、半導体チップをＦＣＢする従来例１及び従来例２においては、半導体チップを薄くすることが難しく低背化が難しい。
【０００７】
特許文献１（従来例３）の図１２においては、コーティングを研磨しているが、半導体チップ１３０の厚さは変わらないため、半導体装置の低背化は難しい。
【０００８】
また、半導体チップをフリップチップボンディングする際は、異物等による短絡防止のためアンダーフィル材を設けるが、半導体チップ毎にアンダーフィル材を設けるため製造コストが増大してしまう。
【０００９】
本発明は、上記課題に鑑みなされたものであり、低背化が可能なこと、または、アンダーフィル材を簡単に形成することができることを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、半導体ウエハ上に柱状電極を形成する工程と、前記半導体ウエハ上に第２半導体チップをフリップチップボンディングする工程と、前記半導体ウエハ上に、前記柱状電極及び前記第２半導体チップを覆うように封止する封止部を形成する工程と、前記柱状電極の上面及び前記第２半導体チップの上面が露出するように前記封止部及び第２半導体チップを研削または研磨する工程と、前記樹脂部および前記半導体ウエハを切断し前記第２半導体チップがフリップチップボンディングされ、前記柱状電極が設けられた第１半導体チップを形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、封止部とともに第２半導体チップを研削または研磨するため半導体装置の低背化が可能となる。また、半導体装置は第１半導体チップと第２半導体チップとからなるため熱膨張係数の際に起因した応力を抑制することができる。
【００１１】
上記構成において、前記半導体ウエハの下面を研削または研磨する工程を具備する構成とすることができる。この構成によれば、半導体装置を一層低背化することができる。
【００１２】
上記構成において、前記柱状電極は前記第１半導体チップ及び前記第２半導体チップと電気的に接続されている構成とすることができる。この構成によれば、封止部の上面から前記第１半導体チップ及び前記第２半導体チップに電気的に接続できるため半導体装置の実装密度を向上させることができる。
【００１３】
上記構成において、前記柱状電極を形成する工程は、電解メッキ法を用い前記柱状電極を形成する工程である構成とすることができる。この構成によれば、簡単に柱状電極を形成することができる。
【００１４】
上記構成において、前記柱状電極を形成する工程は、前記半導体ウエハ上にメッキ法を用い下部電極及びバリア電極を形成する工程を有し、前記封止部を研削または研磨する工程は、前記封止部と同時にバリア電極の上部を研削または研磨する工程を含む構成とすることができる。この構成によれば、バリア電極の厚さを適切な厚さとすることができる。
【００１５】
上記構成において、前記バリア電極上に半田端子を形成する工程を有する構成とすることができる。
【００１６】
上記構成において、前記第２半導体チップをフリップチップボンディングする工程は前記柱状電極を形成する工程の後に行われる構成とすることができる。この構成によれば、電解メッキするためのシード金属を除去することができる。
【００１７】
上記構成において、前記柱状電極を形成する工程は、前記半導体ウエハ上にフリップチップボンディングされるべき前記第２半導体チップより低く前記柱状電極を形成する工程である構成とすることができる。本発明によれば、フリップチップボンディング時に半導体チップが接触することを抑制することができる。また、柱状電極を形成する工数を削減することができる。
【００１８】
上記構成において、前記封止部を形成する工程は、前記半導体ウエハの上面と前記第２半導体チップの下面との間を覆うように第１樹脂部を形成する工程と、前記第１樹脂部上に第２樹脂部を形成する工程と、を有する構成とすることができる。この構成によれば、第２樹脂部は第１半導体チップ及び第２半導体チップの信頼性にほとんど影響しないため、第２樹脂部の材料を柔軟に選択することができる。
【００１９】
上記構成において、前記第１樹脂部を形成する工程は、半導体ウエハ上に第１樹脂部となるべき液状の樹脂を塗布する工程を含む構成とすることができる。この構成によれば、半導体ウエハ上の各第２半導体チップ下に樹脂を充填する必要がない。よって、製造コストを削減することができる。
【００２０】
上記構成において、前記第１半導体チップを実装部に実装する工程を有する構成とすることができる。この構成によれば、複数の半導体チップを実装した中継基板を有する半導体装置において、低背化が可能となる。
【００２１】
本発明は、第１半導体チップと、該第１半導体チップにフリップチップボンディングされた第２半導体チップと、前記第１半導体チップ上に設けられ前記第１半導体チップと電気的に接続された柱状電極と、前記第１半導体チップの上面と前記第２半導体チップの下面との間を覆うように設けられ、前記第１半導体チップ上全体に設けられた第１樹脂部と、前記第１樹脂部上に設けられ、前記柱状電極の上面及び前記第２半導体チップの上面が露出するように前記柱状電極及び前記第２半導体チップを封止する封止部と、を具備することを特徴とする半導体装置である。本発明によれば、信頼性に最も影響する第１半導体チップの上面と第２半導体チップの下面との間は第１樹脂層が設けられている。よって、第２樹脂層の種類を柔軟に選択することができる。
【００２２】
上記構成において、前記第１半導体チップの下面及び側面は前記封止部から露出している構成とすることができる。
【００２３】
上記構成において、前記第１半導体チップを実装する実装部を具備する構成とすることができる。この構成によれば、複数の半導体チップを実装した中継基板を有する半導体装置において、低背化が可能となる。
【発明の効果】
【００２４】
本発明によれば、封止部とともに第２半導体チップを研削または研磨するため半導体装置の低背化が可能となる。また、半導体装置は第１半導体チップと第２半導体チップとからなるため熱膨張係数の際に起因した応力を抑制することができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を用い本発明に係る実施例について説明する。
【実施例１】
【００２６】
図３（ａ）から図４（ｃ）を用い、実施例１に係る半導体装置の製造方法について説明する。図３（ａ）を参照に、上面に回路が形成されたシリコン半導体ウエハ１０上に銅等からなる配線１２を形成する。配線１２は後に説明する第２半導体チップをフリップチップボンディング（ＦＣＢ）するパッド１２ａや半導体ウエハ１０の回路の入出力端子を再配線する再配線層を有している。配線１２上に銅からなる柱状電極４０を形成する。
【００２７】
図３（ｂ）を参照に、半導体ウエハ１０上のパッド１２ａにバンプ１４を介し第２半導体チップ２０を回路が形成された面を下面にＦＣＢする。第２半導体チップ２０の上面は柱状電極４０の上面より高くなるように形成されている。半導体ウエハ１０の上面と第２半導体チップ２０の下面との間にアンダーフィル材として熱硬化エポキシ樹脂からなる第１樹脂部３２を形成する。半導体ウエハ１０と第２半導体チップ２０との間隔ｔ３は例えば３０μｍ程度である。
【００２８】
図３（ｃ）を参照に、半導体ウエハ１０上に、第２半導体チップ２０及び柱状電極４０を覆うように熱硬化エポキシ樹脂からなる第２樹脂部３４を形成し、第２半導体チップ２０及び柱状電極４０を封止する。第１樹脂部３２及び第２樹脂部３４は封止部３０を構成する。図３（ｄ）を参照に、第２半導体チップ２０の上面及び柱状電極４０の上面が露出するように封止部３０及び第２半導体チップ２０を研削する。図３（ｃ）における第２半導体チップ２０の厚さｔ２は例えば７５０μｍであるが、図３（ｄ）では第２半導体チップ２０の厚さｔ４を例えば５０μｍ程度とすることができる。柱状電極４０の高さｔ５は８０μｍ程度である。
【００２９】
図４（ａ）を参照に、柱状電極４０上に半田端子４８を形成する。図４（ｂ）を参照に、半導体ウエハ１０の背面を膜厚ｔ６が例えば５０μｍから７５μｍとなるように研削する。図４（ｃ）を参照に、ダイシング法を用い、封止部３０及び半導体ウエハ１０を切断する。これにより、第２半導体チップ２０がＦＣＢされ、柱状電極４０が設けられた第１半導体チップ１１が形成される。以上により実施例１に係る半導体装置１００が完成する。
【００３０】
図５を参照に、このようにして製造された実施例１に係る半導体装置１００は、第１半導体チップ１１と、第１半導体チップ１１にＦＣＢされた第２半導体チップ２０とを有している。柱状電極４０は、第１半導体チップ１１上に設けられ第１半導体チップ１１と電気的に接続されている。封止部３０は、第１半導体チップ１１上に柱状電極４０の上面及び第２半導体チップ２０の上面が露出するように柱状電極４０及び前記第２半導体チップ２０を封止している。また、第１半導体チップ１１の下面及び側面は封止部３０から露出している。
【００３１】
実施例１によれば、図３（ｄ）において、封止部３０とともに第２半導体チップ２０を研削している。これにより、第２半導体チップ２０の厚さを例えば３０μｍから１００μｍ程度とすることができる。よって、従来例１、従来例２及び従来例３に比べ、半導体装置１００の低背化が可能となる。また、柱状電極４０が封止部３０から露出している。これにより、柱状電極４０の上面から第１半導体チップ１１及び第２半導体チップ２０と電気的に接続することができる。よって、半導体装置１００の低背化が一層可能となる。さらに、半導体装置１００は、同じ材料（例えばシリコン）からなる第１半導体チップ１１及び第２半導体チップ２０からなるため熱膨張係数の際に起因した応力を抑制することができる。さらに、従来例１及び従来例２のように中継基板５０を用いていないため製造コストを削減することができる。
【００３２】
また、図４（ｂ）のように、半導体ウエハ１０の下面を研削することにより、半導体装置１００の低背化が一層可能となる。さらに、図３（ａ）のように、電解メッキ法を用い柱状電極４０を形成することにより、例えば特許文献１の図１０から図１２のように、ハンダボールインターポーザを用いるのに比べ、簡単に柱状電極４０を形成することができる。なお、柱状電極４０はメッキ法以外で形成されてもよい。
【００３３】
図６（ａ）から図６（ｅ）は、半導体ウエハ１０上に柱状電極４０を形成する方法を示した断面模式図である。半導体ウエハ１０上面に設けられた電極７２と柱状電極４０とをそれぞれ１つ示した模式図である。図６（ａ）を参照に、半導体ウエハ１０の保護膜７０の開口部に電極７２が形成されている。電極７２は半導体ウエハ１０の上面に形成された回路（不図示）に電気的に接続されている。図６（ｂ）を参照に、保護膜７０上の半導体ウエハ１０全面にシード金属７４を形成する。シード金属７４上に配線１２を形成する。配線１２には再配線層やパッド１２ａ（図示せず）のパターンが設けられている。
【００３４】
図６（ｃ）を参照に、配線１２上に開口部７６を有するフォトレジスト７８を形成する。シード金属７４を介し電流を流すことにより、開口部７６に銅からなる柱状電極４０を電解メッキする。図６（ｄ）を参照に、フォトレジスト７８を除去する。図６（ｅ）を参照に、配線１２をマスクにシード金属７４をエッチングする。これにより、シード金属７４は配線１２と同じパターンとなる。なお、図３（ａ）から図４（ｃ）においては、シード金属７４や保護膜７０は図示していない。
【００３５】
柱状電極４０のように厚い電極を形成するためには、成膜速度の速い電解メッキを行うことが好ましい。電解メッキを行うためには図６（ａ）から図６（ｄ）において説明したように、シード金属７４を介し電流を流し柱状電極４０を形成する。よって、仮に第２半導体チップ２０のＦＣＢを柱状電極４０の形成の前に行うと、第２半導体チップ２０下のシード金属７４のエッチングができない。このように、第２半導体チップ２０のＦＣＢは柱状電極４０の形成の後に行われることが好ましい。
【００３６】
ＦＣＢはボンディングツールを用い第２半導体チップ２０を真空吸着して行う。第２半導体チップ２０をＦＣＢすべき領域の周辺に高い柱状電極４０が存在すると、第２半導体チップ２０を吸着したボンディングツールを降下させる際に、柱状電極４０に第２半導体チップ２０やボンディングツールが接触する可能性がある。図３（ａ）のように、柱状電極４０を形成する際は、図３（ｂ）のように、半導体ウエハ１０上にＦＣＢされるべき第２半導体チップ２０より低く柱状電極４０を形成することが好ましい。これにより、柱状電極４０に第２半導体チップ２０やボンディングツールが接触することを抑制することができる。また、図３（ｄ）において、封止部３０及び第２半導体チップ２０を研削する際に、最後に柱状電極４０の上面が露出すればよい。よって、柱状電極４０は第２半導体チップ２０より低く形成されていればよい。これにより、柱状電極４０を形成する工数を削減することができる。
【実施例２】
【００３７】
実施例２はアンダーフィル材が封止部を兼ねる例である。図７（ａ）から図７（ｃ）は実施例２に係る半導体装置の製造工程を示す断面図である。図７（ａ）を参照に、実施例１の図３（ｂ）のように、柱状電極４０を設けた半導体ウエハ１０上に第２半導体チップ２０をＦＣＢする。図７（ｂ）を参照に、アンダーフィル材を用いず、半導体ウエハ１０の上面と第２半導体チップ２０の下面との間に樹脂が充填されるように低粘度のエポキシ樹脂を半導体ウエハ１０上にスピンコートする。さらに、例えば１７５℃で熱処理し封止部３１を形成する。図７（ｃ）を参照に、実施例１の図３（ｄ）から図４（ｃ）と同じ工程を行うことにより、実施例２に係る半導体装置が完成する。
【００３８】
実施例２によれば、エポキシ樹脂を半導体ウエハ１０にスピンコートするため、実施例１の図３（ｂ）のように、半導体ウエハ１０上の各第２半導体チップ２０下に樹脂を個別に充填する必要がない。よって、製造コストを削減することができる。低粘度の樹脂は、フィラーを含有しない液状樹脂であることが好ましい。これにより、スピンコートにより、容易に半導体ウエハ１０と第２半導体チップ２０との間に樹脂を充填することができる。
【実施例３】
【００３９】
実施例３は封止部を２層の樹脂部で形成した例である。図８（ａ）から図８（ｃ）は実施例３に係る半導体装置の製造工程を示す断面図である。図８（ａ）を参照に、実施例１の図３（ｂ）のように、柱状電極４０を設けた半導体ウエハ１０上に第２半導体チップ２０をＦＣＢする。図８（ｂ）を参照に、半導体ウエハ１０の上面と第２半導体チップ２０の下面を覆うように低粘度のエポキシ樹脂を半導体ウエハ１０上にスピンコートし第１樹脂部３２ａを形成する。図８（ｃ）を参照に、第１樹脂部３２ａ上に第２半導体チップ２０及び柱状電極４０を覆うように第２樹脂部３４ａを形成する。第１樹脂部３２ａ及び第２樹脂部３４ａより封止部３０ａが形成される。実施例１の図３（ｄ）から図４（ｃ）と同じ工程を行うことにより、図９に示す実施例３に係る半導体装置が完成する。
【００４０】
実施例３によれば、第１樹脂部３２ａが第１半導体チップ１１の上面と第２半導体チップ２０の下面との間に設けられ、第１半導体チップ１１上全体に設けられている。第２樹脂部３４ａが第１樹脂部３２ａ上に設けられ、柱状電極４０の上面及び第２半導体チップ２０の上面が露出するように設けられている。これにより、第１半導体チップ１１及び第２半導体チップ２０の回路が形成された面は第１樹脂部３２ａで形成される。よって、半導体装置の信頼性を決める樹脂はほとんど第１樹脂部３２ａである。このように、第１樹脂部３２ａはアンダーフィル材としても機能する。一方、第２樹脂部３４ａはほとんど信頼性に影響しない。これにより、実施例２のように封止部３０を同じ樹脂で形成するのに比べ、実施例３では、第２樹脂部３４ａの材料を柔軟に選択することができる。例えば、第２樹脂部３４ａとして、安価な樹脂を用いることにより製造コストを削減することができる。また、第２樹脂部３４ａとして、フィラー入りの硬度の大きい樹脂を用いることにより、硬度の高い封止部３０ａを形成することができる。
【００４１】
図８（ｂ）のように、第１樹脂部３２ａを、液状の樹脂を塗布し、液状の樹脂を熱硬化させることにより形成することができる。例えばフィラーの含有しないような液状の樹脂を半導体ウエハ１０上に塗布することにより、半導体ウエハ１０上の各第２半導体チップ２０下に樹脂を個別に充填する必要がない。よって、製造コストを削減することができる。
【実施例４】
【００４２】
実施例４は柱状電極４０が下部電極とバリア電極から構成される例である。図１０（ａ）から図１０（ｄ）は実施例４に係る半導体装置の製造工程を示す断面図である。図１０（ａ）を参照に、実施例１の図３（ａ）と比較し、柱状電極４０ａを銅からなる下部電極４２とニッケルを含むバリア電極４４とで形成する。図１０（ｂ）を参照に、図３（ｂ）と同様に、第２半導体チップ２０を半導体ウエハ１０にＦＣＢする。図１０（ｃ）を参照に、図３（ｃ）と同様に、第２樹脂部３４を形成する。図１０（ｄ）を参照に、封止部３０及び第２半導体チップ２０を研削する際に、バリア電極４４の上部を研削し、薄いバリア電極４４を形成する。実施例１の図３（ｄ）から図４（ｃ）と同じ工程を行うことにより、図１１に示す実施例４に係る半導体装置が完成する。
【００４３】
実施例４によれば、図１０（ａ）のように、柱状電極４０ａは半導体ウエハ１０上にメッキ法を用い下部電極４２及びバリア電極４４ａを形成する。図１０（ｄ）のように、バリア電極４４の上部は、封止部３０と同時に研削する。これにより、バリア電極４４の厚さを適切な厚さとすることができる。バリア電極４４は、バリア電極４４上に形成された半田端子４８のＳｎ（錫）が下部電極４２に拡散し、腐食金属が形成されることを抑制するためのバリアである。下部電極４２が銅、バリア電極４４がニッケル以外にも、半田端子の成分が下部電極４２に拡散し腐食金属が発生する場合には、バリア電極４４を形成することが好ましい。下部電極４２は抵抗率の小さな材料が好ましく、バリア電極４４はバリア性の高いことが好ましい。バリア電極４４の厚さはバリア性を発揮できる範囲で適宜選択することができる。
【００４４】
バリア電極４４として、図１０（ｄ）の後、ニッケル上にパラジウム（Ｐｄ）及び金を無電解メッキすることもできる。さらに、実施例１の図３（ｄ）の後に、銅上にバリア電極として、ニッケル、パラジウム及び金を無電解メッキすることもできる。バリア電極は実施例１から実施例３に係る半導体装置に設けてもよい。
【実施例５】
【００４５】
実施例５は実施例１に係る半導体装置１００を積層した例である。図１２を参照に、従来例１及び従来例２と同じ中継基板５０上にダイアタッチ材６０を介し半導体装置１００（半田端子の代わりに金とニッケルの積層からなるバッド４９が設けられている）が搭載されている。さらに接着剤６２を介し半導体装置１００が搭載されている。半導体装置１００のパッド４９から中継基板５０にボンディングワイヤ６４及び６６が接続されている。半導体装置１００が封止部６８により封止されている。半導体装置１００が２つ実装されている例を説明したが１つでもよいし３つ以上でも良い。実施例５のように、実施例１から実施例４に係る半導体装置を積層することもできる。また、半導体装置１００が実装部として中継基板５０に実装されている（つまり第１半導体チップが実装部に実装されている）例を説明したが、実装部は、半導体装置１００が実装されるものであればよい。
【００４６】
実施例１から実施例４においては、第２半導体チップ２０は第１半導体チップ１１上に１つＦＣＢされていたが、第１半導体チップ１１上に複数の第２半導体チップ２０がＦＣＢされていてもよい。第１樹脂部３２及び第２樹脂部３４としてエポキシ樹脂を例に説明したがポリイミド樹脂やシリコン樹脂を用いることもできる。
【００４７】
実施例１から実施例４においては、封止部３０及び第２半導体チップ２０または半導体ウエハ１０を研削する例を説明したが、研削の代わりに研磨してもよい。
【００４８】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００４９】
【図１】図１は従来例１に係る半導体装置の断面図である。
【図２】図２は従来例２に係る半導体装置の断面図である。
【図３】図３（ａ）から図３（ｄ）は実施例１に係る半導体装置の製造方法を示す図（その１）である。
【図４】図４（ａ）から図４（ｃ）は実施例１に係る半導体装置の製造方法を示す図（その２）である。
【図５】図５は実施例１に係る半導体装置の断面図である。
【図６】図６（ａ）から図６（ｅ）は実施例１に係る半導体装置の製造方法を示す模式図である。
【図７】図７（ａ）から図７（ｃ）は実施例２に係る半導体装置の製造方法を示す図である。
【図８】図８（ａ）から図８（ｃ）は実施例３に係る半導体装置の製造方法を示す図である。
【図９】図９は実施例３に係る半導体装置の断面図である。
【図１０】図１０（ａ）から図１０（ｄ）は実施例４に係る半導体装置の製造方法を示す図である。
【図１１】図１１は実施例４に係る半導体装置の断面図である。
【図１２】図１２は実施例５に係る半導体装置の断面図である。
【符号の説明】
【００５０】
１０            半導体ウエハ
１１            第１半導体チップ
１２            配線
１４            バンプ
２０            第２半導体チップ
３０、３０ａ    封止部
３２、３２ａ    第１樹脂部
３４、３４ａ    第２樹脂部
４０、４０ａ    柱状電極
４２            下部電極
４４            バリア電極
４８            半田端子
５０            中継基板
【図１】
2008218926.tif 000003
【図２】
2008218926.tif 000004
【図３】
2008218926.tif 000005
【図４】
2008218926.tif 000006
【図５】
2008218926.tif 000007
【図６】
2008218926.tif 000008
【図７】
2008218926.tif 000009
【図８】
2008218926.tif 000010
【図９】
2008218926.tif 000011
【図１０】
2008218926.tif 000012
【図１１】
2008218926.tif 000013
【図１２】
2008218926.tif 000014