(57)【要約】【課題】トレンチ構造のトランジスタの形状及び電極構造に関して自由に設計を行なうことができる半導体装置及び半導体装置の製造方法を提供する。【解決手段】シリコン基板１０の表面には複数の凹部１０ａ，１０ａ，…が設けられ、各凹部１０ａには、表面からエミッタ領域ＲＥとベース領域ＲＢとがこの順序で配置されている。その他の領域がコレクタ領域ＲＣとなってトランジスタを構成する。基板全面に電極としての導電体を設ける場合、凹部１０ａによる段差のため、ベース領域ＲＢ上のベース電極１２Ｂとエミッタ領域ＲＥ上のエミッタ電極１２Ｅとは分離された状態で形成される。そして、エミッタ電極１２Ｅ及びベース電極１２Ｂを被覆する層間絶縁膜１３を形成し、層間絶縁膜１３を介してエミッタ電極１２Ｅ及びベース電極１２Ｂとそれぞれコンタクトを取るためのボンディングパッド１４Ｅ及び１４Ｂをデバイスの上層に形成する。【選択図】図２
2008034454.tif 000002
【特許請求の範囲】
【請求項１】
表面に複数の凹部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記エミッタ領域の一部が各凹部の底面に形成されてなる半導体装置であって、
各凹部の底面に形成されたエミッタ領域に接続された複数の第１電極と、
前記凹部を除く基板の表面に形成されたベース領域に接続された第２電極と、
各第１電極の表面の一部及び前記第２電極の表面の一部を除いて各第１電極及び前記第２電極を被覆する絶縁体と、
各第１電極の表面の一部及び前記第２電極の表面の一部を被覆するとともに、前記絶縁体により各第１電極と第２電極とが絶縁された状態で、各第１電極に接続された第１導電体と前記第２電極に接続された第２導電体と
を備えることを特徴とする半導体装置。
【請求項２】
表面に複数の凹部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記ベース領域の一部が各凹部の底面に形成されてなる半導体装置であって、
各凹部の底面に形成されたベース領域に接続された複数の第１電極と、
前記凹部を除く基板の表面に形成されたエミッタ領域に接続された第２電極と、
各第１電極の表面の一部及び前記第２電極の表面の一部を除いて各第１電極及び前記第２電極を被覆する絶縁体と、
各第１電極の表面の一部及び前記第２電極の表面の一部を被覆するとともに、前記絶縁体により各第１電極と第２電極とが絶縁された状態で、各第１電極に接続された第１導電体と前記第２電極に接続された第２導電体と
を備えることを特徴とする半導体装置。
【請求項３】
前記凹部の側面はオーバハング形状をなすこと
を特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
表面に複数の凸部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記ベース領域の一部が各凸部の天面に形成されてなる半導体装置であって、
各凸部の天面に形成されたベース領域に接続された複数の第１電極と、
前記凸部を除く基板の表面に形成されたエミッタ領域に接続された第２電極と、
各第１電極の表面の一部及び前記第２電極の表面の一部を除いて各第１電極及び前記第２電極を被覆する絶縁体と、
各第１電極の表面の一部及び前記第２電極の表面の一部を被覆するとともに、前記絶縁体により各第１電極と第２電極とが絶縁された状態で、各第１電極に接続された第１導電体と前記第２電極に接続された第２導電体と
を備えることを特徴とする半導体装置。
【請求項５】
表面に複数の凸部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記エミッタ領域の一部が各凸部の天面に形成されてなる半導体装置であって、
各凸部の天面に形成されたエミッタ領域に接続された複数の第１電極と、
前記凸部を除く基板の表面に形成されたベース領域に接続された第２電極と、
各第１電極の表面の一部及び前記第２電極の表面の一部を除いて各第１電極及び前記第２電極を被覆する絶縁体と、
各第１電極の表面の一部及び前記第２電極の表面の一部を被覆するとともに、前記絶縁体により各第１電極と第２電極とが絶縁された状態で、各第１電極に接続された第１導電体と前記第２電極に接続された第２導電体と
を備えることを特徴とする半導体装置。
【請求項６】
前記凸部の側面はオーバハング形状をなすこと
を特徴とする請求項４又は請求項５に記載の半導体装置。
【請求項７】
表面に複数の凹部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記エミッタ領域の一部が各凹部の底面に形成されてなる半導体装置の製造方法であって、
各凹部の底面に形成されたエミッタ領域と前記凹部を除く基板の表面に形成されたベース領域とを被覆し、それぞれの電極が分断された状態で、エミッタ領域に接続する複数の第１電極とベース領域に接続する第２電極とを形成する電極形成工程と、
形成された各第１電極と第２電極とを被覆する絶縁体を形成する絶縁体形成工程と、
形成された絶縁体のうちの各凹部の底面に対応する位置の各第１電極の一部を被覆する絶縁体と前記凹部を除く位置の第２電極の一部を被覆する絶縁体とを除去して、各第１電極の一部と第２電極の一部とを露出させる絶縁体除去工程と、
絶縁体除去により露出した各第１電極の一部と第２電極の一部とを被覆する導電体を形成する導電体形成工程と、
形成された導電体を各第１電極に接続された導電体と第２電極に接続された導電体とに分断する導電体分断工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項８】
表面に複数の凹部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記ベース領域の一部が各凹部の底面に形成されてなる半導体装置の製造方法であって、
各凹部の底面に形成されたベース領域と前記凹部を除く基板の表面に形成されたエミッタ領域とを被覆し、それぞれの電極が分断された状態で、ベース領域に接続する複数の第１電極とエミッタ領域に接続する第２電極とを形成する電極形成工程と、
形成された各第１電極と第２電極とを被覆する絶縁体を形成する絶縁体形成工程と、
形成された絶縁体のうちの各凹部の底面に対応する位置の各第１電極の一部を被覆する絶縁体と前記凹部を除く位置の第２電極の一部を被覆する絶縁体とを除去して、各第１電極の一部と第２電極の一部とを露出させる絶縁体除去工程と、
絶縁体除去により露出した各第１電極の一部と第２電極の一部とを被覆する導電体を形成する導電体形成工程と、
形成された導電体を各第１電極に接続された導電体と第２電極に接続された導電体とに分断する導電体分断工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項９】
等方性エッチングによって前記凹部の側面をオーバハング形状にさせる工程をさらに含み、
前記電極形成工程では、前記凹部の側面がオーバハング形状のために、各凹部の側面にて各第１電極及び第２電極が分断された状態で形成されること
を特徴とする請求項７又は請求項８に記載の半導体装置の製造方法。
【請求項１０】
表面に複数の凸部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記ベース領域の一部が各凸部の天面に形成されてなる半導体装置の製造方法であって、
各凸部の天面に形成されたベース領域と前記凸部を除く基板の表面に形成されたエミッタ領域とを被覆し、それぞれの電極が分断された状態で、ベース領域に接続する複数の第１電極とエミッタ領域に接続する第２電極とを形成する電極形成工程と、
形成された各第１電極と第２電極とを被覆する絶縁体を形成する絶縁体形成工程と、
形成された絶縁体のうちの各凸部の天面に対応する位置の各第１電極の一部を被覆する絶縁体と前記凸部を除く位置の第２電極の一部を被覆する絶縁体とを除去して、各第１電極の一部と第２電極の一部とを露出させる絶縁体除去工程と、
絶縁体除去により露出した各第１電極の一部と第２電極の一部とを被覆する導電体を形成する導電体形成工程と、
形成された導電体を各第１電極に接続された導電体と第２電極に接続された導電体とに分断する導電体分断工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
表面に複数の凸部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記エミッタ領域の一部が各凸部の天面に形成されてなる半導体装置の製造方法であって、
各凸部の天面に形成されたエミッタ領域と前記凸部を除く基板の表面に形成されたベース領域とを被覆し、それぞれの電極が分断された状態で、エミッタ領域に接続する複数の第１電極とベース領域に接続する第２電極とを形成する電極形成工程と、
形成された各第１電極と第２電極とを被覆する絶縁体を形成する絶縁体形成工程と、
形成された絶縁体のうちの各凸部の天面に対応する位置の各第１電極の一部を被覆する絶縁体と前記凸部を除く位置の第２電極の一部を被覆する絶縁体とを除去して、各第１電極の一部と第２電極の一部とを露出させる絶縁体除去工程と、
絶縁体除去により露出した各第１電極の一部と第２電極の一部とを被覆する導電体を形成する導電体形成工程と、
形成された導電体を各第１電極に接続された導電体と第２電極に接続された導電体とに分断する導電体分断工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項１２】
等方性エッチングによって前記凸部の側面をオーバハング形状にさせる工程をさらに含み、
前記電極形成工程では、前記凸部の側面がオーバハング形状のために、各凸部の側面にて各第１電極及び第２電極が分断された状態で形成されること
を特徴とする請求項１０又は請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関し、より具体的には、表面に複数の凹部が形成された基板にトレンチ構造のトランジスタが形成された半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
バイポーラトランジスタ（以下、トランジスタ）は、平板状の基板の表面から適宜のＮ型不純物及びＰ型不純物を拡散させることによって、エミッタ領域、ベース領域及びコレクタ領域が基板内部に形成されている（例えば、特許文献１参照。）。
【０００３】
しかしながら、従来のトランジスタは、あくまで、基板の表面（略２次元的）にエミッタ領域、ベース領域及びコレクタ領域が形成されることから、その性能を決定する不純物領域の表面積は基板の平面寸法によって規定される。
【特許文献１】特開平５−２７５６８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
そこで、本発明者は、表面に複数の凹部（又は凸部）が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトレンチ構造のトランジスタを形成する技術についての研究を行なっている。トレンチ構造とすることにより、不純物領域の実効的な表面積を従来のトランジスタより大きくすることができることから、キャリアである正孔及び電子の量を増大させ、電気的性能を向上させることが可能である。
【０００５】
しかしながら、トランジスタを構成する電極（例えばエミッタ電極）が島状に孤立された凹部（又は凸部）に形成されることから、凹部（又は凸部）の面積を小さくした場合には、エミッタ電極に外部リード線を接続することが困難となるため、エミッタ領域を大きくする必要がある。これでは、トレンチ構造を採用することによりデバイスを小型化した効果が希薄化される。このように、トレンチ構造のトランジスタを設計するには、その形状及び電極構造に関しての制約が存在していた。
【０００６】
本発明は斯かる事情に鑑みてなされたものであり、基板に設けた複数の凹部にトランジスタを構成する電極（エミッタ電極、ベース電極、コレクタ電極のうちのいずれかの電極）を形成し、さらにボンディングパッドとしての導電体を上層に形成し、トランジスタを構成する電極（エミッタ電極、ベース電極、コレクタ電極）をこの導電体に接続することにより、電極を微小なパターンとした場合であっても、この導電体に外部の接続リード線を接続することができ、トレンチ構造のトランジスタの形状及び電極構造に関して自由に設計を行なうことができる半導体装置及び半導体装置の製造方法の提供を目的とする。
【０００７】
また本発明は、基板に設けた凹部の側面をオーバハング形状とすることにより、トランジスタを構成する電極のうちのベース電極とエミッタ領域とが分断された状態で形成することができ、製造工程（製造コスト）を削減することができる半導体装置及び半導体装置の製造方法の提供を目的とする。
【０００８】
さらに本発明は、基板に設けた複数の凸部にトランジスタを構成する電極（エミッタ電極、ベース電極、コレクタ電極のうちのいずれかの電極）を形成し、さらにボンディングパッドとしての導電体を上層に形成し、トランジスタを構成する電極（エミッタ電極、ベース電極、コレクタ電極）をこの導電体に接続することにより、電極を微小なパターンとした場合であっても、この導電体に外部の接続リード線を接続することができ、トレンチ構造のトランジスタの形状及び電極構造に関して自由に設計を行なうことができる半導体装置及び半導体装置の製造方法の提供を目的とする。
【０００９】
さらにまた本発明は、基板に設けた凸部の側面をオーバハング形状とすることにより、トランジスタを構成する電極のうちのベース電極とエミッタ領域とが分断された状態で形成することができ、製造工程（製造コスト）を削減することができる半導体装置及び半導体装置の製造方法の提供を目的とする。
【課題を解決するための手段】
【００１０】
第１発明に係る半導体装置は、表面に複数の凹部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記エミッタ領域の一部が各凹部の底面に形成されてなる半導体装置であって、各凹部の底面に形成されたエミッタ領域に接続された複数の第１電極と、前記凹部を除く基板の表面に形成されたベース領域に接続された第２電極と、各第１電極の表面の一部及び前記第２電極の表面の一部を除いて各第１電極及び前記第２電極を被覆する絶縁体と、各第１電極の表面の一部及び前記第２電極の表面の一部を被覆するとともに、前記絶縁体により各第１電極と第２電極とが絶縁された状態で、各第１電極に接続された第１導電体と前記第２電極に接続された第２導電体とを備えることを特徴とする。
【００１１】
第２発明に係る半導体装置は、表面に複数の凹部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記ベース領域の一部が各凹部の底面に形成されてなる半導体装置であって、各凹部の底面に形成されたベース領域に接続された複数の第１電極と、前記凹部を除く基板の表面に形成されたエミッタ領域に接続された第２電極と、各第１電極の表面の一部及び前記第２電極の表面の一部を除いて各第１電極及び前記第２電極を被覆する絶縁体と、各第１電極の表面の一部及び前記第２電極の表面の一部を被覆するとともに、前記絶縁体により各第１電極と第２電極とが絶縁された状態で、各第１電極に接続された第１導電体と前記第２電極に接続された第２導電体とを備えることを特徴とする。
【００１２】
第３発明に係る半導体装置は、第１発明又は第２発明において、前記凹部の側面はオーバハング形状をなすことを特徴とする。
【００１３】
第４発明に係る半導体装置は、表面に複数の凸部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記ベース領域の一部が各凸部の天面に形成されてなる半導体装置であって、各凸部の天面に形成されたベース領域に接続された複数の第１電極と、前記凸部を除く基板の表面に形成されたエミッタ領域に接続された第２電極と、各第１電極の表面の一部及び前記第２電極の表面の一部を除いて各第１電極及び前記第２電極を被覆する絶縁体と、各第１電極の表面の一部及び前記第２電極の表面の一部を被覆するとともに、前記絶縁体により各第１電極と第２電極とが絶縁された状態で、各第１電極に接続された第１導電体と前記第２電極に接続された第２導電体とを備えることを特徴とする。
【００１４】
第５発明に係る半導体装置は、表面に複数の凸部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記エミッタ領域の一部が各凸部の天面に形成されてなる半導体装置であって、各凸部の天面に形成されたエミッタ領域に接続された複数の第１電極と、前記凸部を除く基板の表面に形成されたベース領域に接続された第２電極と、各第１電極の表面の一部及び前記第２電極の表面の一部を除いて各第１電極及び前記第２電極を被覆する絶縁体と、各第１電極の表面の一部及び前記第２電極の表面の一部を被覆するとともに、前記絶縁体により各第１電極と第２電極とが絶縁された状態で、各第１電極に接続された第１導電体と前記第２電極に接続された第２導電体とを備えることを特徴とする。
【００１５】
第６発明に係る半導体装置は、第４発明又は第５発明において、前記凸部の側面はオーバハング形状をなすことを特徴とする。
【００１６】
第７発明に係る半導体装置の製造方法は、表面に複数の凹部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記エミッタ領域の一部が各凹部の底面に形成されてなる半導体装置の製造方法であって、各凹部の底面に形成されたエミッタ領域と前記凹部を除く基板の表面に形成されたベース領域とを被覆し、それぞれの電極が分断された状態で、エミッタ領域に接続する複数の第１電極とベース領域に接続する第２電極とを形成する電極形成工程と、形成された各第１電極と第２電極とを被覆する絶縁体を形成する絶縁体形成工程と、形成された絶縁体のうちの各凹部の底面に対応する位置の各第１電極の一部を被覆する絶縁体と前記凹部を除く位置の第２電極の一部を被覆する絶縁体とを除去して、各第１電極の一部と第２電極の一部とを露出させる絶縁体除去工程と、絶縁体除去により露出した各第１電極の一部と第２電極の一部とを被覆する導電体を形成する導電体形成工程と、形成された導電体を各第１電極に接続された導電体と第２電極に接続された導電体とに分断する導電体分断工程とを含むことを特徴とする。
【００１７】
第８発明に係る半導体装置の製造方法は、表面に複数の凹部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記ベース領域の一部が各凹部の底面に形成されてなる半導体装置の製造方法であって、各凹部の底面に形成されたベース領域と前記凹部を除く基板の表面に形成されたエミッタ領域とを被覆し、それぞれの電極が分断された状態で、ベース領域に接続する複数の第１電極とエミッタ領域に接続する第２電極とを形成する電極形成工程と、形成された各第１電極と第２電極とを被覆する絶縁体を形成する絶縁体形成工程と、形成された絶縁体のうちの各凹部の底面に対応する位置の各第１電極の一部を被覆する絶縁体と前記凹部を除く位置の第２電極の一部を被覆する絶縁体とを除去して、各第１電極の一部と第２電極の一部とを露出させる絶縁体除去工程と、絶縁体除去により露出した各第１電極の一部と第２電極の一部とを被覆する導電体を形成する導電体形成工程と、形成された導電体を各第１電極に接続された導電体と第２電極に接続された導電体とに分断する導電体分断工程とを含むことを特徴とする。
【００１８】
第９発明に係る半導体装置の製造方法は、第７発明又は第８発明において、等方性エッチングによって前記凹部の側面をオーバハング形状にさせる工程をさらに含み、前記電極形成工程では、前記凹部の側面がオーバハング形状のために、各凹部の側面にて各第１電極及び第２電極が分断された状態で形成されることを特徴とする。
【００１９】
第１０発明に係る半導体装置の製造方法は、表面に複数の凸部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記ベース領域の一部が各凸部の天面に形成されてなる半導体装置の製造方法であって、各凸部の天面に形成されたベース領域と前記凸部を除く基板の表面に形成されたエミッタ領域とを被覆し、それぞれの電極が分断された状態で、ベース領域に接続する複数の第１電極とエミッタ領域に接続する第２電極とを形成する電極形成工程と、形成された各第１電極と第２電極とを被覆する絶縁体を形成する絶縁体形成工程と、形成された絶縁体のうちの各凸部の天面に対応する位置の各第１電極の一部を被覆する絶縁体と前記凸部を除く位置の第２電極の一部を被覆する絶縁体とを除去して、各第１電極の一部と第２電極の一部とを露出させる絶縁体除去工程と、絶縁体除去により露出した各第１電極の一部と第２電極の一部とを被覆する導電体を形成する導電体形成工程と、形成された導電体を各第１電極に接続された導電体と第２電極に接続された導電体とに分断する導電体分断工程とを含むことを特徴とする。
【００２０】
第１１発明に係る半導体装置の製造方法は、表面に複数の凸部が形成された基板に、エミッタ領域、ベース領域及びコレクタ領域からなるトランジスタが形成され、前記エミッタ領域の一部が各凸部の天面に形成されてなる半導体装置の製造方法であって、各凸部の天面に形成されたエミッタ領域と前記凸部を除く基板の表面に形成されたベース領域とを被覆し、それぞれの電極が分断された状態で、エミッタ領域に接続する複数の第１電極とベース領域に接続する第２電極とを形成する電極形成工程と、形成された各第１電極と第２電極とを被覆する絶縁体を形成する絶縁体形成工程と、形成された絶縁体のうちの各凸部の天面に対応する位置の各第１電極の一部を被覆する絶縁体と前記凸部を除く位置の第２電極の一部を被覆する絶縁体とを除去して、各第１電極の一部と第２電極の一部とを露出させる絶縁体除去工程と、絶縁体除去により露出した各第１電極の一部と第２電極の一部とを被覆する導電体を形成する導電体形成工程と、形成された導電体を各第１電極に接続された導電体と第２電極に接続された導電体とに分断する導電体分断工程とを含むことを特徴とする。
【００２１】
第１２発明に係る半導体装置の製造方法は、第１０発明又は第１１発明において、等方性エッチングによって前記凸部の側面をオーバハング形状にさせる工程をさらに含み、前記電極形成工程では、前記凸部の側面がオーバハング形状のために、各凸部の側面にて各第１電極及び第２電極が分断された状態で形成されることを特徴とする。
【００２２】
第１発明及び第７発明にあっては、基板に設けられた複数の凹部の底面にトランジスタのエミッタ領域の一部を形成する。各凹部の底面に形成されたエミッタ領域には複数の第１電極（エミッタ電極）を接続し、凹部を除く基板の表面に形成されたベース領域には第２電極（ベース電極）を接続する。そして、各第１電極の表面の一部及び第２電極の表面の一部を除いて各第１電極及び第２電極を絶縁体で被覆する。また、絶縁体で被覆されていない各第１電極の表面の一部及び第２電極の表面の一部を被覆するとともに、絶縁体により各第１電極と第２電極とが絶縁された状態で、各第１電極に第１導電体を接続し、第２電極に第２導電体を接続する。これにより、各第１電極及び第２電極は、上層に設けた第１導電体及び第２導電体に電気的に接続されることから、第１電極（エミッタ領域に関連する）を微小なパターンとした場合であっても、上層に設ける第１導電体の面積を大きくすることによって、外部の接続リード線を第１導電体にワイヤーボンディングを行なうことによって、各第１電極と間接的に接続することができる。
【００２３】
第２発明及び第８発明にあっては、基板に設けられた複数の凹部の底面にトランジスタのベース領域の一部を形成する。各凹部の底面に形成されたベース領域には複数の第１電極（ベース電極）を接続し、凹部を除く基板の表面に形成されたエミッタ領域には第２電極（エミッタ電極）を接続する。そして、各第１電極の表面の一部及び第２電極の表面の一部を除いて各第１電極及び第２電極を絶縁体で被覆する。また、絶縁体で被覆されていない各第１電極の表面の一部及び第２電極の表面の一部を被覆するとともに、絶縁体により各第１電極と第２電極とが絶縁された状態で、各第１電極に第１導電体を接続し、第２電極に第２導電体を接続する。これにより、各第１電極及び第２電極は、上層に設けた第１導電体及び第２導電体に電気的に接続されることから、第１電極（ベース領域に関連する）を微小なパターンとした場合であっても、上層に設けた第１導電体の面積を大きくすることによって、外部の接続リード線を第１導電体にワイヤーボンディングを行なうことによって、各第１電極と間接的に接続することができる。
【００２４】
第３発明及び第９発明にあっては、例えば、等方性エッチングによって基板に設けられた各凹部の側面をオーバハング形状にさせる。これにより、その形状がオーバハング形状のために、アルミニウムのような電極部材を全面にスパッタした場合であっても、各第１電極及び第２電極が分断された状態で形成される。したがって、電極部材を分断するための製造工程（例えばエッチング工程）が不要となり、製造コストが削減される。
【００２５】
第４発明及び第１０発明にあっては、基板に設けられた複数の凸部の天面にトランジスタのベース領域の一部を形成する。各凸部の天面に形成されたベース領域には複数の第１電極（ベース電極）を接続し、凸部を除く基板の表面に形成されたエミッタ領域には第２電極（エミッタ電極）を接続する。そして、各第１電極の表面の一部及び第２電極の表面の一部を除いて各第１電極及び第２電極を絶縁体で被覆する。また、絶縁体で被覆されていない各第１電極の表面の一部及び第２電極の表面の一部を被覆するとともに、絶縁体により各第１電極と第２電極とが絶縁された状態で、各第１電極に第１導電体を接続し、第２電極に第２導電体を接続する。これにより、各第１電極及び第２電極は、上層に設けた第１導電体及び第２導電体に電気的に接続されることから、第１電極（ベース領域に関連する）を微小なパターンとした場合であっても、上層に設けた第１導電体の面積を大きくすることによって、外部の接続リード線を第１導電体にワイヤーボンディングを行なうことによって、各第１電極と間接的に接続することができる。
【００２６】
第５発明及び第１１発明にあっては、基板に設けられた複数の凸部の天面にトランジスタのエミッタ領域の一部を形成する。各凸部の天面に形成されたエミッタ領域には複数の第１電極（エミッタ電極）を接続し、基板の表面に形成されたベース領域には第２電極（ベース電極）を接続する。そして、各第１電極の表面の一部及び第２電極の表面の一部を除いて各第１電極及び第２電極を絶縁体で被覆する。また、絶縁体で被覆されていない各第１電極の表面の一部及び第２電極の表面の一部を被覆するとともに、絶縁体により各第１電極と第２電極とが絶縁された状態で、各第１電極に第１導電体を接続し、第２電極に第２導電体を接続する。これにより、各第１電極及び第２電極は、上層に設けた第１導電体及び第２導電体に電気的に接続されることから、第１電極（エミッタ領域に関連する）を微小なパターンとした場合であっても、上層に設けた第１導電体の面積を大きくすることによって、外部の接続リード線を第１導電体にワイヤーボンディングを行なうことによって、各第１電極と間接的に接続することができる。
【００２７】
第６発明及び第１２発明にあっては、例えば、等方性エッチングによって基板に設けられた各凸部の側面をオーバハング形状にさせる。これにより、その形状がオーバハング形状のために、アルミニウムのような電極部材を全面にスパッタした場合であっても、各第１電極及び第２電極が分断された状態で形成される。したがって、電極部材を分断するための製造工程（例えばエッチング工程）が不要となり、製造コストが削減される。
【発明の効果】
【００２８】
本発明によれば、基板に設けた複数の凹部にトランジスタを形成し、さらにボンディングパッドとしての導電体を上層に形成し、トランジスタを構成する外部電極引き出し接続リード線のうち、エミッタリード線又はベースリード線をこの導電体に接続することとしたので、トランジスタを構成するエミッタ用電極及びベース用電極のそれぞれが分離された微小なパターンの場合であっても、この導電体に外部の接続リード線を接続することができ、トレンチ構造のトランジスタの形状及び電極構造に関して自由に設計を行なうことができる。
【００２９】
本発明によれば、基板に設けた凹部の側面をオーバハング形状とすることとしたので、トランジスタを構成する電極のうちのベース電極とエミッタ電極とが分断された状態で形成することができ、製造工程（製造コスト）を削減することができる。
【００３０】
本発明によれば、基板に設けた複数の凸部にトランジスタを形成し、さらにボンディングパッドとしての導電体を上層に形成し、トランジスタを構成する外部電極引き出し接続リード線のうち、エミッタリード線又はベースリード線をこの導電体に接続することとしたので、トランジスタを構成するエミッタ用電極及びベース用電極のそれぞれが分離された微小なパターンの場合であっても、この導電体に外部の接続リード線を接続することができ、トレンチ構造のトランジスタの形状及び電極構造に関して自由に設計を行なうことができる。
【００３１】
本発明によれば、基板に設けた凸部の側面をオーバハング形状とすることとしたので、トランジスタを構成する電極のうちのベース電極とエミッタ電極とが分断された状態で形成することができ、製造工程（製造コスト）を削減することができる等、優れた効果を奏する。
【発明を実施するための最良の形態】
【００３２】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
【００３３】
（実施の形態１）
図１は本発明の実施の形態１に係る半導体装置の一例を示す平面図、図２は図１のII−II線における構造断面図、図３は本発明の実施の形態１に係る半導体装置の要部分解斜視図である。なお、図１及び図３は分かり易くするため構成要素の一部を省略して示す。
本発明の実施の形態１に係る半導体装置は、シリコン基板１０にトレンチ構造のトランジスタを複数個形成したものである。ＮＰＮ型トランジスタの場合、シリコン基板１０にはＮ型不純物としてのアンチモンが予め含有されている。また、シリコン基板１０には、表面からの深さが３μｍの複数の凹部１０ａ，１０ａ，…が形成されている。各凹部１０ａには、表面からエミッタ領域ＲＥとベース領域ＲＢとがこの順序で配置されている。エミッタ領域ＲＥにはＮ型不純物としてのアンチモンが、ベース領域ＲＢにはＰ型不純物としてのボロンが含有されている。
【００３４】
このエミッタ領域ＲＥ及びベース領域ＲＢを除く領域がコレクタ領域ＲＣとなり、トランジスタ（ここではＮＰＮ型トランジスタ）を構成する。本例では、エミッタ領域ＲＥ及びコレクタ領域ＲＣが平面視で略全域に形成され、ベース領域ＲＢは、複数の凹部１０ａ，１０ａ，…に孤立された状態で形成される。
【００３５】
シリコン基板１０に設けた凹部１０ａ，１０ａ，…の底面及び側面にエミッタ領域ＲＥの一部が形成され、ベース領域ＲＢがエミッタ領域ＲＥ及びコレクタ領域ＲＣに３次元的に挟持された構造となることから、従来の平面構造（２次元的）のトランジスタと比較してエミッタ領域ＲＥの実効的な表面積が大きくなり、キャリアである正孔及び電子の量を増大させることができ、トランジスタ性能の向上を実現できる。
【００３６】
シリコン基板１０に凹部１０ａ，１０ａ，…を設けることによって、ベース領域ＲＢ及びエミッタ領域ＲＥのトップの位置に高低差が生じる。したがって、基板全面に電極としての導電体を設ける場合、その生じている段差の存在により、ベース領域ＲＢに接続された電極（ベース電極）１２Ｂとエミッタ領域ＲＥに接続された電極（エミッタ電極）１２Ｅとの分断が行なわれる。なお、本例では、コレクタ領域ＲＣと接続する電極（コレクタ電極）１５をシリコン基板１０の裏面側に設けることとし、また、シリコン基板１０上に、熱酸化によってシリコン酸化膜１１が形成されている形態を示した。
【００３７】
ところで、シリコン基板１０に意図的に凹部１０ａ，１０ａ，…を形成したことから、一方の電極（本例ではエミッタ電極１２Ｅ）が他方の電極（本例ではベース電極１２Ｂ）より低い位置に形成されるので、エミッタ電極１２Ｅとコンタクトを取るためには、エミッタ電極１２Ｅ（つまりは凹部１０ａ，１０ａ，…の個々のサイズ）を大きくする必要がある。これでは、トレンチ構造を採用することによりデバイスを小型化した効果が希薄化される。
【００３８】
そこで、エミッタ電極１２Ｅ及びベース電極１２Ｂを被覆する層間絶縁膜１３を形成し、層間絶縁膜１３を介してエミッタ電極１２Ｅ及びベース電極１２Ｂとそれぞれコンタクトを取るためのボンディングパッド１４Ｅ及びボンディングパッド１４Ｂをデバイスの上層に形成し、ボンディングパッド１４Ｅをエミッタ電極１２Ｅに、ボンディングパッド１４Ｂをベース電極１２Ｂにそれぞれ接続する。層間絶縁膜１３にはコンタクトホール１３ａ，１３ｂが形成されている。なお、層間絶縁膜１３によってエミッタ電極１２Ｅとベース電極１２Ｂとが短絡することはない。
【００３９】
層間絶縁膜１３としては、エッチバック処理を行なえるＰＩＱ膜を用いることによりその後処理を省略することができる（詳細は後述する）。また、緻密な膜であるナイトライドを層間絶縁膜１３として用いることによりパッシベーション膜としても機能させることができる。
【００４０】
次に、以上のように構成された半導体装置の製造方法について説明する。図４乃至図６は本発明の実施の形態１に係る半導体装置の製造方法を示す説明図である。なお、トランジスタとしては、ＮＰＮ型トランジスタ及びＰＮＰ型トランジスタがあるが、いずれのトランジスタであってもよく、また、トランジスタの個数について限定されるものではない。
【００４１】
まず、Ｎ型不純物（例えばアンチモン）が予め含有されたシリコン基板１０を適宜の温度で熱酸化させることによって、シリコン基板１０上にシリコン酸化膜１１を形成する（図４（ａ））。次に、第１ベース領域とすべき位置のシリコン酸化膜１１をエッチングによって除去し、除去したシリコン基板１０をＰ型不純物（例えばボロン）が含有された拡散雰囲気中に放置して、エッチングされた領域のシリコン基板１０の表面からＰ型不純物を基板内部へ拡散させ、第１ベース領域ＲＢ１をシリコン基板１０の表面に形成する。ベース領域ＲＢ１の形成を酸化雰囲気中で行うことにより、ベース領域ＲＢ１の上層にもシリコン酸化膜１１が形成される（図４（ｂ））。また正確には、位置によって、シリコン酸化膜１１の厚みが若干異なるが、本発明の主旨ではないことから厚みが等しい状態を示した。
【００４２】
そして、トレンチ構造のトランジスタを構成すべく、シリコン基板１０の表面に凹部１０ａ，１０ａ，…を形成する（図４（ｃ））。具体的には、シリコン酸化膜１１をエッチングマスクとしてＣｌ2 の塩素系ガス又はＳＦ6 のフッ素系ガスを用いたドライエッチングにより、シリコン基板１０をエッチングすることによって、シリコン基板１０の表面に凹部１０ａ，１０ａ，…を形成する。なお、等方性エッチングを行なうことにより、凹部１０ａ，１０ａ，…のサイドウォールをオーバハング形状とすることができる。
【００４３】
次に、シリコン基板１０をＰ型不純物が含有された拡散雰囲気中に再度放置して、エッチングされた領域のシリコン基板１０の表面からＰ型不純物を基板内部へ拡散させ、第２ベース領域ＲＢ２を凹部１０ａ，１０ａ，…の底面及び側面に形成する（図４（ｄ））。
【００４４】
さらに、平坦領域のシリコン酸化膜１１と、凹部１０ａのシリコン酸化膜１１の膜厚差を利用して、凹部１０ａに成長したシリコン酸化膜１１をエッチング除去した後、シリコン基板１０をＮ型不純物が含有された拡散雰囲気中に放置して、エッチングされた領域のシリコン基板１０の表面からＮ型不純物を基板内部へ拡散させ、エミッタ領域ＲＥを凹部１０ａ，１０ａ，…の底面及び側面に形成する（図４（ｅ））。なお、Ｐ型不純物の拡散（図４（ｄ））の後に、Ｎ型不純物の拡散させることから、凹部１０ａ，１０ａ，…には、その表面からＮ型不純物及びＰ型不純物がこの順序で配置される。シリコン基板１０には、予めＮ型不純物が含有されているので、Ｎ型不純物、Ｐ型不純物及びＮ型不純物が積層されたＮＰＮ型トランジスタが形成されることになる。
【００４５】
また、Ｎ型不純物の拡散の際に、適宜の温度でシリコン基板１０を熱酸化させることによって、シリコン基板１０の凹部１０ａ，１０ａ，…にはシリコン酸化膜１１が形成される。これにより、エミッタ領域ＲＥ及びベース領域（第１ベース領域ＲＢ１，第２ベース領域ＲＢ２）を絶縁体としてのシリコン酸化膜１１で被覆する。
【００４６】
次に、エミッタ領域ＲＥ及び第１ベース領域ＲＢ１に電極を接続すべく、シリコン酸化膜１１のうちのエミッタ領域ＲＥの表面の一部及び第１ベース領域ＲＢ１の表面の一部の上層に被覆されたシリコン酸化膜１１を除去する（図５（ｆ））。ここで、シリコン酸化膜１１の除去には、異方性エッチングを用いる。
【００４７】
そして、電極材としてのアルミニウムをスパッタし、ベース電極１２Ｂ及びエミッタ電極１２Ｅを形成する（図５（ｇ））。シリコン基板１０に凹部１０ａ，１０ａ，…が形成されていることから、アルミニウムをスパッタすることによって、第１ベース領域ＲＢ１の上方にはベース電極１２Ｂが、エミッタ領域ＲＥの上方にはエミッタ電極１２Ｅが、それぞれ他の電極と分断された状態で形成される。もちろん、ベース電極１２Ｂ及びエミッタ電極１２Ｅの分離幅を大きくすべく、スパッタしたアルミニウムをエッチングしてもよいが、凹部１０ａ，１０ａ，…の側面のオーバハング形状により、ベース電極１２Ｂとエミッタ電極１２Ｅとの分離が自動的になされ、このエッチング工程を省略して製造工程（製造コスト）を削減することができる。
【００４８】
そして、ベース電極１２Ｂ及びエミッタ電極１２Ｅを被覆するＰＩＱ膜、ナイトライドなどの層間絶縁膜１３を形成する（図５（ｈ））。また、凹部形成領域は、切削によって他の領域と比較して低くなっていることから、その後の製造歩留の低下を防止すべく、エッチバックなどの平坦化処理を適宜行なって、積層したレイヤにより生じた段差を緩和する。
【００４９】
次に、ベース電極１２Ｂ及びエミッタ電極１２Ｅの上方に形成された層間絶縁膜１３をエッチングにより除去し、ベース電極１２Ｂの上方にコンタクトホール１３ｂを、エミッタ電極１２Ｅの上方にコンタクトホール１３ａをそれぞれ形成する（図５（ｉ））。なお、ベース電極１２Ｂ上の層間絶縁膜１３の厚みと、エミッタ電極１２Ｅ上の層間絶縁膜１３の厚みとが異なることから、必要に応じて別の工程とする。つまり、先ず、レジストを全面に塗布形成した後に、コンタクトホール１３ｂ形成用のフォトマスクを用いてフォトリソグラフィにより、コンタクトホール１３ｂ上のレジストを除去し、第１のエッチング処理によってコンタクトホール１３ｂを形成する。次に、再度、レジストを全面に塗布形成した後に、コンタクトホール１３ａ形成用のフォトマスクを用いてフォトリソグラフィにより、コンタクトホール１３ａ上のレジストを除去し、第２のエッチング処理（第１のエッチング処理の処理時間より長い）によってコンタクトホール１３ａを形成する。
【００５０】
そして、アルミニウムを表面にスパッタし、ベース電極１２Ｂ及びエミッタ電極１２Ｅを被覆する導電体１４を形成し（図６（ｊ））、ベース電極１２Ｂ及びエミッタ電極１２Ｅとの分断を行なうべく、フォトリソグラフィ処理及びエッチング処理を行なって、ベース電極１２Ｂに接続されたボンディングパッド１４Ｂと、エミッタ電極１２Ｅに接続されたボンディングパッド１４Ｅとに導電体１４を分断する（図６（ｋ））。その後、裏面に金などをスパッタし、コレクタ領域ＲＣを被覆する導電体（コレクタ電極）１５を形成する（図６（ｌ））。
【００５１】
以上のようにして、凹部１０ａ，１０ａ，…に形成されたエミッタ電極１２Ｅ，１２Ｅ，…の各面積と比較して極めて大きなボンディングパッド１４Ｅを形成することができる。なお、ベース電極１２Ｂ，１２Ｂ，…は、図３の分解斜視図に示したように、電気的に接続されており、基板のコーナの位置にてボンディングパッド１４Ｂに接続される。したがって、このようなマルチ・エミッタ・コンタクト構造において、エミッタ電極１２Ｅ，１２Ｅ，…を微小なパターンとして構成した場合であっても、ボンディングパッド１４Ｂ及びボンディングパッド１４Ｅをデバイスの上層に形成し、ボンディングパッド１４Ｂ及びボンディングパッド１４Ｅに外部の接続リード線を接続することができる。つまり、トレンチ構造のトランジスタの形状及び電極構造に存在した規制がなくなり、設計を自由に行なうことができる。
【００５２】
（実施の形態２）
実施の形態１では、シリコン基板１０に設けた凹部１０ａ，１０ａ，…の底面及び側面にエミッタ領域ＲＥの一部が形成された半導体装置について説明したが、シリコン基板に設けた凹部の底面及び側面にベース領域の一部が形成された構成であっても、本発明の主旨を適用することができ、このようにしたものが実施の形態２である。
図７は本発明の実施の形態２に係る半導体装置の一例を示す平面図、図８は図７のVIII−VIII線における構造断面図、図９は本発明の実施の形態２に係る半導体装置の要部分解斜視図である。なお、図７及び図９は分かり易くするため構成要素の一部を省略して示す。
【００５３】
本発明の実施の形態２に係る半導体装置は、シリコン基板２０の表面にトレンチ構造のトランジスタを複数個形成したものであり、シリコン基板２０に形成された複数の凹部２０ａ，２０ａ，…の底面及び側面に、ベース領域ＲＢが形成されている。また、凹部２０ａ，２０ａ，…を除くシリコン基板２０の表面の領域には、エミッタ領域ＲＥが形成されている。さらに、エミッタ領域ＲＥ及びベース領域ＲＢを除く領域がコレクタ領域ＲＣとなり、トランジスタ（ここではＮＰＮ型トランジスタ）を構成する。エミッタ領域ＲＥ及びコレクタ領域ＲＣにはＮ型不純物としてのアンチモンが、ベース領域ＲＢにはＰ型不純物としてのボロンが含有されている。
【００５４】
ところで、シリコン基板２０に意図的に凹部２０ａ，２０ａ，…を形成したことから、実施の形態１と同様に、一方の電極（本例ではベース電極２２Ｂ）が他方の電極（本例ではエミッタ電極２２Ｅ）より低い位置に形成されるので、ベース電極２２Ｂとコンタクトを取るためには、ベース電極が分散してなる凹部２０ａ，２０ａ，…の個々のサイズを大きくする必要がある。これでは、トレンチ構造を採用することによりデバイスを小型化した効果が希薄化される。なお、本例では、コレクタ領域ＲＣと接続する電極（コレクタ電極）２５をシリコン基板２０の裏面側に設けることとし、また、シリコン基板２０上に、熱酸化によってシリコン酸化膜２１が形成されている形態を示した。
【００５５】
そこで、ベース電極２２Ｂ及びエミッタ電極２２Ｅを被覆する層間絶縁膜２３を形成し、層間絶縁膜２３を介してベース電極２２Ｂ及びエミッタ電極２２Ｅとそれぞれコンタクトを取るためのボンディングパッド２４Ｂ及びボンディングパッド２４Ｅをデバイスの上層に形成し、ボンディングパッド２４Ｂをベース電極２２Ｂに、ボンディングパッド２４Ｅをエミッタ電極２２Ｅにそれぞれ接続する。層間絶縁膜２３にはコンタクトホール２３ａ，２３ｂが形成されている。
【００５６】
次に、以上のように構成された半導体装置の製造方法について説明する。図１０は本発明の実施の形態２に係る半導体装置の製造方法を示す説明図である。なお、ベース電極２２Ｂ及びエミッタ電極２２Ｅを形成するまでの工程は、実施の形態１と比較して、ベース領域ＲＢ及びエミッタ領域ＲＥ、並びにベース電極２２Ｂ及びエミッタ電極２２Ｅの位置が異なるが、そのプロセスは略同様であることから、その説明を省略する。
【００５７】
電極材としてのアルミニウムをスパッタし、エミッタ電極２２Ｅ及びベース電極２２Ｂを形成する（図１０（ａ））。シリコン基板２０に凹部２０ａ，２０ａ，…が形成されていることから、アルミニウムをスパッタすることによって、エミッタ領域ＲＥの上方にはエミッタ電極２２Ｅが、ベース領域ＲＢの上方にはベース電極２２Ｂが、それぞれ他の電極と分断された状態で形成される。なお、凹部２０ａ，２０ａ，…の側面をオーバハング形状としておくことにより、スパッタ処理と同時にエミッタ電極２２Ｅ及びベース電極２２Ｂが分断された状態で形成される。
【００５８】
そして、エミッタ電極２２Ｅ及びベース電極２２Ｂを被覆する層間絶縁膜２３を形成する（図１０（ｂ））。また、凹部形成領域は、切削によって他の領域と比較して低くなっていることから、その後の製造歩留の低下を防止すべく、エッチバックなどの平坦化処理を適宜行なって、積層したレイヤにより生じた段差を緩和する。
【００５９】
次に、エミッタ電極２２Ｅ及びベース電極２２Ｂの上方に形成された層間絶縁膜２３をエッチングにより除去し、エミッタ電極２２Ｅの上方にコンタクトホール２３ｂを、ベース電極２２Ｂの上方にコンタクトホール２３ａをそれぞれ形成する（図１０（ｃ））。
【００６０】
そして、アルミニウムを表面にスパッタし、エミッタ電極２２Ｅ及びベース電極２２Ｂを被覆する導電体２４を形成し（図１０（ｄ））、エミッタ電極２２Ｅ及びベース電極２２Ｂとの分断を行なうべく、フォトリソグラフィ処理及びエッチング処理を行なって、エミッタ電極２２Ｅに接続されたボンディングパッド２４Ｅと、ベース電極２２Ｂに接続されたボンディングパッド２４Ｂとに導電体２４を分断する。その後、裏面に金などをスパッタし、コレクタ領域ＲＣを被覆する導電体（コレクタ電極）２５を形成する（図１０（ｅ））。
【００６１】
以上のようにして、凹部２０ａ，２０ａ，…に形成されたベース電極２２Ｂ，２２Ｂ，…の各面積と比較して極めて大きなボンディングパッド２４Ｂを形成することができる。なお、エミッタ電極２２Ｅ，２２Ｅ，…は、図９の分解斜視図に示したように、電気的に接続されており、基板のコーナの位置にてボンディングパッド２４Ｅに接続される。したがって、このようなマルチ・ベース・コンタクト構造において、ベース電極２２Ｂ，２２Ｂ，…を微小なパターンとして構成した場合であっても、ボンディングパッド２４Ｅ及びボンディングパッド２４Ｂを上層に形成し、ボンディングパッド２４Ｅ及びボンディングパッド２４Ｂに外部の接続リード線を接続することができる。つまり、トレンチ構造のトランジスタの形状及び電極構造に存在した規制がなくなり、設計を自由に行なうことができる。
【００６２】
（実施の形態３）
実施の形態１（実施の形態２）では、シリコン基板１０（２０）に設けた凹部１０ａ（２０ａ）に形成したエミッタ電極１２Ｅ（ベース電極２２Ｂ）をボンディングパッド１４Ｅ（ボンディングパッド２４Ｂ）に接続された半導体装置について説明したが、シリコン基板に凸部が設けられ、その凸部にベース電極が形成された場合にも、本発明の主旨を適用することができ、このようにしたものが実施の形態３である。
図１１は本発明の実施の形態３に係る半導体装置を示す構造断面図、図１２は本発明の実施の形態３に係る半導体装置の要部分解斜視図である。なお、図１２は分かり易くするため構成要素の一部を省略して示す。
【００６３】
本発明の実施の形態３に係る半導体装置は、シリコン基板３０の表面にトレンチ構造のトランジスタを複数個形成したものである。ＮＰＮ型トランジスタの場合、シリコン基板３０にはＮ型不純物としてのアンチモンが予め含有されている。また、シリコン基板３０には、表面からの高さが３μｍの複数の凸部３０ａ，３０ａ，…が形成される。換言すれば、凸部３０ａの天面を表面と捉えた場合に、その表面（凸部の天面）からの深さが３μｍの凹部が形成されている。凹部には、表面からエミッタ領域ＲＥとベース領域ＲＢとがこの順序で配置されている。エミッタ領域ＲＥにはＮ型不純物としてのリンが、ベース領域ＲＢにはＰ型不純物としてのボロンが含有されている。このエミッタ領域ＲＥ及びベース領域ＲＢを除く領域がコレクタ領域ＲＣとなり、トランジスタ（ここではＮＰＮ型トランジスタ）を構成する。
【００６４】
このように、実施の形態１と同様に、ベース領域ＲＢがエミッタ領域ＲＥ及びコレクタ領域ＲＣに３次元的に挟持された構造となることから、従来の平面構造（２次元的）のトランジスタと比較して、エミッタ領域ＲＥの実効的な表面積が大きくなり、キャリアである正孔及び電子の量を増大させることができ、トランジスタ特性の向上を実現できる。
【００６５】
シリコン基板３０に凸部３０ａ，３０ａ，…を設けることによって、ベース領域ＲＢ及びエミッタ領域ＲＥのトップの位置に高低差が生じる。したがって、基板全面に電極としての導電体を設ける場合、その生じている段差の存在により、ベース領域ＲＢに接続された電極（ベース電極）３２Ｂとエミッタ領域ＲＥに接続された電極（エミッタ電極）３２Ｅとの分断が行なわれる。なお、本例では、コレクタ領域ＲＣと接続する電極（コレクタ電極）３５をシリコン基板３０の裏面側に設けることとし、また、シリコン基板３０上に、熱酸化によってシリコン酸化膜３１が形成されている形態を示した。
【００６６】
ところで、シリコン基板３０に意図的に凸部３０ａ，３０ａ，…を形成したことから、凸部３０ａ，３０ａ，…の面積を小さくした場合には、凸部に形成されたベース電極３２Ｂに、外部リード線を接続することが困難となるため、ベース電極３２Ｂとコンタクトを取るためには、ベース電極３２Ｂを大きくする必要がある。つまり、凸部３０ａ，３０ａ，…の個々のサイズを、コンタクトが取れるように大きくする必要がある。これでは、トレンチ構造を採用することによりデバイスを小型化した効果が希薄化される。
【００６７】
そこで、ベース電極３２Ｂ及びエミッタ電極３２Ｅを被覆する層間絶縁膜３３を形成し、層間絶縁膜３３を介してベース電極３２Ｂ及びエミッタ電極３２Ｅとそれぞれコンタクトを取るためのボンディングパッド３４Ｂ及びボンディングパッド３４Ｅをデバイスの上層に形成し、ボンディングパッド３４Ｂをベース電極３２Ｂに、ボンディングパッド３４Ｅをエミッタ電極３２Ｅにそれぞれ接続する。層間絶縁膜３３にはコンタクトホール３３ａ，３３ｂが形成されている。
【００６８】
次に、以上のように構成された半導体装置の製造方法について説明する。図１３は本発明の実施の形態３に係る半導体装置の製造方法を示す説明図である。なお、ベース電極３２Ｂ及びエミッタ電極３２Ｅを形成するまでの工程は、実施の形態１及び実施の形態２と略同様であることから、その説明を省略する。
【００６９】
電極材としてのアルミニウムをスパッタし、エミッタ電極３２Ｅ及びベース電極３２Ｂを形成する（図１３（ａ））。シリコン基板３０に凸部３０ａ，３０ａ，…が形成されていることから、アルミニウムをスパッタすることによって、エミッタ領域ＲＥの上方にはエミッタ電極３２Ｅが、ベース領域ＲＢの上方にはベース電極３２Ｂが、それぞれ他の電極と分断された状態で形成される。なお、凸部３０ａ，３０ａ，…の側面をオーバハング形状としておくことにより、スパッタ処理と同時にエミッタ電極３２Ｅ及びベース電極３２Ｂが分断された状態で形成される。
【００７０】
そして、エミッタ電極３２Ｅ及びベース電極３２Ｂを被覆する層間絶縁膜３３を形成する（図１３（ｂ））。また、凸部形成領域は、他の領域と比較して高くなっていることから、その後の製造歩留の低下を防止すべく、エッチバックなどの平坦化処理を適宜行なって、積層したレイヤにより生じた段差を緩和する。
【００７１】
次に、エミッタ電極３２Ｅ及びベース電極３２Ｂの上方に形成された層間絶縁膜３３をエッチングにより除去し、エミッタ電極３２Ｅの上方にコンタクトホール３３ｂを、ベース電極３２Ｂの上方にコンタクトホール３３ａをそれぞれ形成する（図１３（ｃ））。
【００７２】
そして、アルミニウムを表面にスパッタし、エミッタ電極３２Ｅ及びベース電極３２Ｂを被覆する導電体３４を形成する（図１３（ｄ））。そして、エミッタ電極３２Ｅ及びベース電極３２Ｂとの分断を行なうべく、フォトリソグラフィ処理及びエッチング処理を行なって、エミッタ電極３２Ｅに接続されたボンディングパッド３４Ｅと、ベース電極３２Ｂに接続されたボンディングパッド３４Ｂとに導電体３４を分断した後に、裏面に金などをスパッタし、コレクタ領域ＲＣを被覆する導電体（コレクタ電極）３５を形成するする（図１３（ｅ））。
【００７３】
以上のようにして、凸部３０ａ，３０ａ，…に形成されたベース電極３２Ｂ，３２Ｂ，…の各面積と比較して極めて大きなボンディングパッド３４Ｂを形成することができる。なお、エミッタ電極３２Ｅ，３２Ｅ，…は、図１２の分解斜視図に示したように、電気的に接続されており、基板のコーナの位置にてボンディングパッド３４Ｅに接続される。したがって、このようなトランジスタ構造において、凸部３０ａを微小なパターンとして構成した場合であっても、ボンディングパッド３４Ｅ及びボンディングパッド３４Ｂを上層に形成し、ボンディングパッド３４Ｅ及びボンディングパッド３４Ｂに外部の接続リード線を接続することができる。つまり、トレンチ構造のトランジスタの形状及び電極構造に存在した規制がなくなり、設計を自由に行なうことができる。
【００７４】
（実施の形態４）
実施の形態３では、シリコン基板３０に設けた凸部３０ａ，３０ａ，…の天面にベース領域ＲＢの一部が形成された半導体装置について説明したが、シリコン基板に設けた凸部の天面にエミッタ領域の一部が形成された構成であっても、本発明の主旨を適用することができ、このようにしたものが実施の形態４である。
図１４は本発明の実施の形態４に係る半導体装置を示す構造断面図、図１５は本発明の実施の形態４に係る半導体装置の要部分解斜視図である。なお、図１５は分かり易くするため構成要素の一部を省略して示す。
【００７５】
本発明の実施の形態４に係る半導体装置は、シリコン基板４０の表面にトレンチ構造のトランジスタを複数個形成したものであり、シリコン基板４０に形成された複数の凸部４０ａ，４０ａ，…の天面に、エミッタ領域ＲＥが形成されている。また、基板内側からエミッタ領域ＲＥを覆うようにベース領域ＲＢが形成されている。さらに、エミッタ領域ＲＥ及びベース領域ＲＢを除く領域がコレクタ領域ＲＣとなり、トランジスタ（ここではＮＰＮ型トランジスタ）を構成する。エミッタ領域ＲＥにはＮ型不純物としてのリンが、コレクタ領域ＲＣにはＮ型不純物としてのアンチモンが、ベース領域ＲＢにはＰ型不純物としてのボロンが含有されている。なお、エミッタ領域ＲＥ及びコレクタ領域ＲＣにはＮ型不純物としてのヒ素を含有することもできる。
【００７６】
ところで、シリコン基板４０に意図的に凸部４０ａ，４０ａ，…を形成したことから、実施の形態３と同様に、凸部４０ａ，４０ａ，…の面積を小さくした場合には、凸部４０ａ，４０ａ，…に形成されたエミッタ電極４２Ｅに、外部リード線を接続することが困難となるため、エミッタ電極４２Ｅとコンタクトを取るためには、エミッタ電極４２Ｅ（つまりは凸部４０ａ，４０ａ，…の個々のサイズ）を大きくする必要がある。これでは、トレンチ構造を採用することによりデバイスを小型化した効果が希薄化される。
【００７７】
そこで、ベース電極４２Ｂ及びエミッタ電極４２Ｅを被覆する層間絶縁膜４３を形成し、層間絶縁膜４３を介してベース電極４２Ｂ及びエミッタ電極４２Ｅとそれぞれコンタクトを取るためのボンディングパッド４４Ｂ及びボンディングパッド４４Ｅをデバイスの上層に形成し、ボンディングパッド４４Ｂをベース電極４２Ｂに、ボンディングパッド４４Ｅをエミッタ電極４２Ｅにそれぞれ接続する。なお、本例では、コレクタ領域ＲＣと接続する電極（コレクタ電極）４５をシリコン基板４０の裏面側に設けることとし、また、シリコン基板４０上に、熱酸化によってシリコン酸化膜４１が形成されている形態を示した。層間絶縁膜４３にはコンタクトホール４３ａ，４３ｂが形成されている。
【００７８】
次に、以上のように構成された半導体装置の製造方法について説明する。図１６は本発明の実施の形態４に係る半導体装置の製造方法を示す説明図である。なお、ベース電極４２Ｂ及びエミッタ電極４２Ｅを形成するまでの工程は、実施の形態１、実施の形態２及び実施の形態３と略同様であることから、その説明を省略する。
【００７９】
電極材としてのアルミニウムをスパッタし、エミッタ電極４２Ｅ及びベース電極４２Ｂを形成する（図１６（ａ））。シリコン基板４０に凸部４０ａ，４０ａ，…が形成されていることから、アルミニウムをスパッタすることによって、エミッタ領域ＲＥの上方にはエミッタ電極４２Ｅが、ベース領域ＲＢの上方にはベース電極４２Ｂが、それぞれ他の電極と分断された状態で形成される。なお、凸部４０ａ，４０ａ，…の側面をオーバハング形状としておくことにより、スパッタ処理と同時にエミッタ電極４２Ｅ及びベース電極４２Ｂが分断された状態で形成される。
【００８０】
そして、エミッタ電極４２Ｅ及びベース電極４２Ｂを被覆する層間絶縁膜４３を形成する（図１６（ｂ））。また、凸部形成領域は、他の領域と比較して高くなっていることから、その後の製造歩留の低下を防止すべく、エッチバックなどの平坦化処理を適宜行なって、積層したレイヤにより生じた段差を緩和する。
【００８１】
次に、エミッタ電極４２Ｅ及びベース電極４２Ｂの上方に形成された層間絶縁膜４３をエッチングにより除去し、ベース電極４２Ｂの上方にコンタクトホール４３ｂを、エミッタ電極４２Ｅの上方にコンタクトホール４３ａをそれぞれ形成する（図１６（ｃ））。
【００８２】
そして、アルミニウムを表面にスパッタし、エミッタ電極４２Ｅ及びベース電極４２Ｂを被覆する導電体４４を形成する（図１６（ｄ））。そして、エミッタ電極４２Ｅ及びベース電極４２Ｂとの分断を行なうべく、フォトリソグラフィ処理及びエッチング処理を行なって、エミッタ電極４２Ｅに接続されたボンディングパッド４４Ｅと、ベース電極４２Ｂに接続されたボンディングパッド４４Ｂとに導電体４４を分断する。その後、その後、裏面に金などをスパッタし、コレクタ領域ＲＣを被覆する導電体（コレクタ電極）４５を形成する（図１６（ｅ））。
【００８３】
以上のようにして、凸部４０ａ，４０ａ，…に形成されたエミッタ電極４２Ｅ，４２Ｅ，…の各面積と比較して極めて大きなボンディングパッド４４Ｅを形成することができる。なお、ベース電極４２Ｂ，４２Ｂ，…は、図１５の分解斜視図に示したように、電気的に接続されており、基板のコーナの位置にてボンディングパッド４４Ｂに接続される。したがって、このようなトランジスタ構造において、凸部４０ａを微小なパターンとして構成した場合であっても、ボンディングパッド４４Ｅ及びボンディングパッド４４Ｂを上層に形成し、ボンディングパッド４４Ｅ及びボンディングパッド４４Ｂに外部の接続リード線を接続することができる。つまり、トレンチ構造のトランジスタの形状及び電極構造に存在した規制がなくなり、設計を自由に行なうことができる。
【００８４】
なお、上述した各実施形態では、Ｎ型不純物がシリコン基板に予め含有され、このシリコン基板にＰ型不純物及びＮ型不純物をこの順序で拡散することによってＮＰＮ型トランジスタを形成する形態について説明したが、不純物の極性を逆にして、Ｐ型不純物がシリコン基板に予め含有され、このシリコン基板にＮ型不純物及びＰ型不純物をこの順序で拡散してＰＮＰ型トランジスタとしてもよい。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施の形態１に係る半導体装置の一例を示す平面図である。
【図２】図１のII−II線における構造断面図である。
【図３】本発明の実施の形態１に係る半導体装置の要部分解斜視図である。
【図４】本発明の実施の形態１に係る半導体装置の製造方法を示す説明図である。
【図５】本発明の実施の形態１に係る半導体装置の製造方法を示す説明図である。
【図６】本発明の実施の形態１に係る半導体装置の製造方法を示す説明図である。
【図７】本発明の実施の形態２に係る半導体装置の一例を示す平面図である。
【図８】図７のVIII−VIII線における構造断面図である。
【図９】本発明の実施の形態２に係る半導体装置の要部分解斜視図である。
【図１０】本発明の実施の形態２に係る半導体装置の製造方法を示す説明図である。
【図１１】本発明の実施の形態３に係る半導体装置を示す構造断面図である。
【図１２】本発明の実施の形態３に係る半導体装置の要部分解斜視図である。
【図１３】本発明の実施の形態３に係る半導体装置の製造方法を示す説明図である。
【図１４】本発明の実施の形態４に係る半導体装置を示す構造断面図である。
【図１５】本発明の実施の形態４に係る半導体装置の要部分解斜視図である。
【図１６】本発明の実施の形態４に係る半導体装置の製造方法を示す説明図である。
【符号の説明】
【００８６】
１０，２０，３０，４０  シリコン基板
１０ａ，２０ａ  凹部
３０ａ，４０ａ  凸部
１１，２１，３１，４１  シリコン酸化膜
１２Ｅ，２２Ｅ，３２Ｅ，４２Ｅ  エミッタ電極
１２Ｂ，２２Ｂ，３２Ｂ，４２Ｂ  ベース電極
１３，２３，３３，４３  層間絶縁膜
１４，２４，３４，４４  導電体
１４Ｅ，２４Ｅ，３４Ｅ，４４Ｅ  ボンディングパッド（エミッタ電極用）
１４Ｂ，２４Ｂ，３４Ｂ，４４Ｂ  ボンディングパッド（ベース電極用）
１５、２５，３５，４５  導電体（コレクタ電極）
ＲＥ  エミッタ領域
ＲＢ  ベース領域
ＲＢ１  第１ベース領域
ＲＢ２  第２ベース領域
ＲＣ  コレクタ領域
【図１】
2008034454.tif 000003
【図２】
2008034454.tif 000004
【図３】
2008034454.tif 000005
【図４】
2008034454.tif 000006
【図５】
2008034454.tif 000007
【図６】
2008034454.tif 000008
【図７】
2008034454.tif 000009
【図８】
2008034454.tif 000010
【図９】
2008034454.tif 000011
【図１０】
2008034454.tif 000012
【図１１】
2008034454.tif 000013
【図１２】
2008034454.tif 000014
【図１３】
2008034454.tif 000015
【図１４】
2008034454.tif 000016
【図１５】
2008034454.tif 000017
【図１６】
2008034454.tif 000018