(57)【要約】【課題】画素領域が大きくても、画素領域における中央部と周辺部との間の信号出力値の差がより一層低減された固体撮像素子を製造する。【解決手段】固体撮像素子は、複数の画素が２次元状に配置された画素領域１０と、複数の画素を駆動する回路を含み画素領域１０の周辺に配置された周辺回路領域とを有する。各配線層７１〜７４のうちの少なくとも１層の絶縁膜７４に関して、当該絶縁膜７４を画素領域１０及び周辺回路領域に形成する工程と、当該絶縁膜７４上の画素領域１０に選択的に所定の層９１を形成する工程と、層９１が完全に除去されるように、層９１が形成された当該絶縁膜７４を、画素領域１０及び周辺回路領域の全体に渡って研磨して平坦化する工程とを、行う。【選択図】図６
2008147408.tif 000002
【特許請求の範囲】
【請求項１】
入射光に応じた信号を生成し出力する複数の画素が２次元状に配置された画素領域と、前記複数の画素を駆動する回路を含み前記画素領域の周辺に配置された周辺回路領域とを有し、前記画素領域及び前記周辺回路領域が複数層の配線層を含み、前記各配線層の直上及び直下に絶縁膜が配置された固体撮像素子を製造する、固体撮像素子の製造方法であって、
前記各配線層の直上及び直下に配置された絶縁膜のうちの少なくとも１層の絶縁膜に関して、当該絶縁膜を前記画素領域及び前記周辺回路領域に形成する工程と、当該絶縁膜上の前記画素領域に選択的に所定の層を形成する工程と、前記所定の層が完全に除去されるかあるいは前記所定の層の一部が残るように、前記所定の層が形成された当該絶縁膜を、前記画素領域及び前記周辺回路領域の全体に渡って研磨して平坦化する工程とを、行うことを特徴とする固体撮像素子の製造方法。
【請求項２】
前記所定の層が前記所定の層の直下の当該絶縁膜と同じ材料からなることを特徴とする請求項１記載の固体撮像素子の製造方法。
【請求項３】
前記少なくとも１層の絶縁膜は、前記複数層の配線層のうちの最上層の配線層の直上に配置された絶縁膜を含むことを特徴とする請求項１又は２記載の固体撮像素子の製造方法。
【請求項４】
前記各画素は、入射光に応じた信号電荷を生成して蓄積する光電変換部と、前記信号電荷を受け取るフローティングディフュージョンと、前記画素領域に配置された配線によって前記フローティングディフュージョンに電気的に接続されたゲートを有し該ゲートの電位に応じた信号を出力する増幅部と、を含み、
前記少なくとも１層の絶縁膜は、前記複数の配線層のうちの前記配線をなす配線層の直下及び直上の絶縁膜のうちのいずれか一方又は両方の絶縁膜を含むことを特徴とする請求項１乃至３のいずれかに記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の製造方法に関するものである。
【背景技術】
【０００２】
近年、ビデオカメラや電子スチルカメラなどが広く一般に普及している。これらのカメラには、ＣＣＤ型や増幅型の固体撮像素子が使用されている。このような固体撮像素子は、一般的に、複数の画素が２次元状に配置された画素領域と、複数の画素を駆動する回路を含み画素領域の周辺に配置された周辺回路領域とを有している。そして、固体撮像素子は、各画素に配置される光電変換部にて、入射光に応じた電荷を生成し蓄積する。各画素は、周辺回路からの駆動信号に従って前記電荷に応じた信号を出力する。
【０００３】
ＣＣＤ型固体撮像素子は、前記電荷を電荷結合素子（ＣＣＤ）によって転送し、最終段に設けられた出力アンプで増幅して外部に出力する。
【０００４】
増幅型固体撮像素子は、画素の光電変換部にて生成・蓄積された信号電荷を画素に設けられた増幅部に導き、増幅部で増幅した信号を画素から出力する。そして、増幅型固体撮像素子には、増幅部に接合型電界効果トランジスタ（ＪＦＥＴ）を用いた固体撮像素子（特許文献１）や、増幅部にＭＯＳトランジスタを用いた固体撮像素子（特許文献２）などが提案されている。
【０００５】
固体撮像素子では、多層配線技術が用いられ、画素領域及び周辺回路領域は複数層の配線層を含んでいる。多層配線技術を用いると、段差が生じてマイクロレンズ、或いはカラーフィルタ等が正常に形成できないなどの問題が生ずる。このため、ＣＭＰ（化学的機械的研磨：Chemical Mechanical Polishing）によって、配線層間に設ける層間絶縁膜を平坦化することが提案されている（例えば特許文献３，４）。
【０００６】
ところで、ＣＭＰは、段差密度の高低によって平坦化の程度に差が生ずることが知られている。一方、固体撮像素子では、周辺回路領域の方が画素領域よりも配線密度が高い。配線密度が高いほど段差密度は高くなる。このため、ＣＭＰにより平坦化した後においても、周辺回路領域及びそれに隣接する画素（画素領域における周辺部に配置される画素）における層間絶縁膜は、画素領域の中央部における層間絶縁膜より厚くなる（特許文献４）。これにより、画素領域における周辺部の画素の信号出力値は、画素領域における中央部の画素の信号出力値と異なってしまう。したがって、得られる画像は周辺部と中央部との間で輝度が異なり好ましいものではなかった。
【０００７】
これを解決するため、特許文献４に開示されている固体撮像素子では、画素領域を中心にしてその上下左右対称に周辺回路領域を設けている。この固体撮像素子によれば、画素領域の例えば上側と左側にのみ周辺回路領域を設ける場合に比べて、画素領域における研磨量の差を抑えることができ、画素領域における中央部と周辺部との間の信号出力値の差が低減される。
【特許文献１】特開平１１−１７７０７６号公報
【特許文献２】特開２００２−４３５５７号公報
【特許文献３】特開平９−５５４８８号公報
【特許文献４】特開２００１−３５２０４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献４に開示されている固体撮像素子のように、画素領域を中心にしてその上下左右対称に周辺回路領域を設けても、画素領域における中央部と周辺部との間の信号出力値の差を低減するには、限界があった。電子カメラ等の分野においては、画素領域がより大きな固体撮像素子が求められている。これは、画素領域の面積が大きいほど、入射する全光量が増大して良質な画像が得られるためである。しかし、特許文献４に開示されている固体撮像素子では、画素領域が大きくなると、画素領域の中央部から周辺回路領域までの距離が大きくなるので、画素領域における中央部と周辺部との間で層間絶縁膜の研磨量の差が大きくなってしまい、平坦化の効果が減殺されてしまう。このため、特許文献４に開示されている固体撮像素子では、画素領域における中央部と周辺部との間の信号出力値の差を低減するには、限界があったのである。
【０００９】
本発明は、このような事情に鑑みてなされたもので、画素領域が大きくても、画素領域における中央部と周辺部との間の信号出力値の差がより一層低減された固体撮像素子を製造することができる、固体撮像素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記課題を解決するため、本発明の第１の態様による固体撮像素子の製造方法は、入射光に応じた信号を生成し出力する複数の画素が２次元状に配置された画素領域と、前記複数の画素を駆動する回路を含み前記画素領域の周辺に配置された周辺回路領域とを有し、前記画素領域及び前記周辺回路領域が複数層の配線層を含み、前記各配線層の直上及び直下に絶縁膜が配置された固体撮像素子を製造する、固体撮像素子の製造方法であって、前記各配線層の直上及び直下に配置された絶縁膜のうちの少なくとも１層の絶縁膜に関して、当該絶縁膜を前記画素領域及び前記周辺回路領域に形成する工程と、当該絶縁膜上の前記画素領域に選択的に所定の層を形成する工程と、前記所定の層が完全に除去されるかあるいは前記所定の層の一部が残るように、前記所定の層が形成された当該絶縁膜を、前記画素領域及び前記周辺回路領域の全体に渡って研磨して平坦化する工程とを、行うものである。前記研磨は、例えばＣＭＰによる研磨である。
【００１１】
本発明の第２の態様による固体撮像素子の製造方法は、前記第１の態様において、前記所定の層が前記所定の層の直下の当該絶縁膜と同じ材料からなるものである。
【００１２】
本発明の第３の態様による固体撮像素子の製造方法は、前記第１又は第２の態様において、前記少なくとも１層の絶縁膜は、前記複数層の配線層のうちの最上層の配線層の直上に配置された絶縁膜を含むものである。
【００１３】
本発明の第４の態様による固体撮像素子の製造方法は、前記第１乃至第３のいずれかの態様において、前記各画素は、入射光に応じた信号電荷を生成して蓄積する光電変換部と、前記信号電荷を受け取るフローティングディフュージョンと、前記画素領域に配置された配線によって前記フローティングディフュージョンに電気的に接続されたゲートを有し該ゲートの電位に応じた信号を出力する増幅部と、を含み、前記少なくとも１層の絶縁膜は、前記複数の配線層のうちの前記配線をなす配線層の直下及び直上の絶縁膜のうちのいずれか一方又は両方の絶縁膜を含むものである。
【発明の効果】
【００１４】
本発明によれば、画素領域における中央部と周辺部との間の信号出力値の差がより一層低減された固体撮像素子を製造することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明による固体撮像素子の製造方法について、図面を参照して説明する。
【００１６】
図１は、本発明の一実施の形態による製造方法により製造される固体撮像素子１の一例を示す概略構成図である。この固体撮像素子１は、ＣＭＯＳ型固体撮像装置として構成されている。
【００１７】
図１に示すように、この固体撮像素子１は、一般的なＣＭＯＳ型固体撮像素子と同様に、垂直走査回路２と、水平走査回路３と、２次元状に配置された複数の単位画素４と、周知のＣＤＳ回路等を含む読み出し回路５と、出力アンプ６とを有している。各画素４のフォトダイオード１５（図１では図示せず。図２参照）が出力する電気信号が垂直走査回路２によって読み出し回路５に行単位で取り出され、水平走査回路３によって列単位で出力アンプ６を介して出力端子７に画像信号として出力されるようになっている。このように、垂直走査回路２及び水平走査回路３は、画素４を駆動する回路を構成している。画素４が２次元状に配置された領域が画素領域１０である。この固体撮像素子１では、垂直走査回路２、水平走査回路３、読み出し回路５及び出力アンプ６が周辺回路を構成している。周辺回路が配置された領域が周辺回路領域である。周辺回路領域は、画素領域１０の周辺に配置されている。周辺回路領域は、画素領域１０の隣り合う２つの辺の側（例えば、上側と左側）のみに配置してもよいし、画素領域を中心にしてその上下左右に配置してもよい。周辺回路領域では、ＣＭＯＳトランジスタなどの半導体素子が高密度で配置され、これに伴い、周辺回路領域の配線密度は画素領域１０の配線密度よりも高くなっている。
【００１８】
図２は、図１中の単位画素４を示す回路図である。各画素４は、図２に示すように、選択トランジスタ１１と、ゲートの電位に応じた信号を出力する増幅トランジスタ（画素アンプ）１２と、リセットトランジスタ１３と、転送トランジスタ１４と、光電変換部としてのフォトダイオード１５と、フローティングディフュージョン１６とを有している。図２において、ＶＤＤは電源である。
【００１９】
図１及び図２に示すように、画素４の選択トランジスタ１１のゲートは行毎に選択線２０に共通に接続されている。画素４のリセットトランジスタ１３のゲートは、行毎にリセット線２１に共通に接続されている。画素４の転送トランジスタ１４のゲートは、行毎に転送線２２に共通に接続されている。画素４の選択トランジスタ１１のソースは、列毎に垂直信号線２３に共通に接続されている。選択線２０、リセット線２１及び転送線２２は、垂直走査回路２に接続されている。垂直信号線２３は、読み出し回路５に接続されている。
【００２０】
図３は、図１中の単位画素４を模式的に示す概略平面図である。図４は、図３中のＡ−Ａ’線に沿った概略断面図である。この固体撮像素子１では３層による多層配線が用いられているが、図３及び図４では、一部の配線層等は省略して示している。また、実際には、フォトダイオード１５の上部にはカラーフィルタやマイクロレンズが配置されるが、ここでは省略する。なお、図４には、後述する寄生容量Ｃ１〜Ｃ３も模式的に示している。
【００２１】
図３において、符号１６ａ，１６ｂ，３１〜３３は、Ｎ型のシリコン基板５１上に形成されたＰ型ウエル５２（図４参照）に形成されたＮ型不純物拡散領域である。なお、拡散領域３３は、図示しない配線により電源電圧ＶＤＤが印加される電源拡散部である。拡散領域１６ａ，１６ｂは、１層目の配線層６１で構成された配線４１によって接続され、全体としてフローティングディフュージョン１６を構成している。符号３４〜３７は、ポリシリコン層６０で構成された前記各トランジスタのゲート（電極）である。図面には示していないが、フォトダイオード１５は、Ｐ型ウエル５２にＮ型層（電荷蓄積層）が形成されることで構成されている。このフォトダイオード１５は、空乏化防止層をなす高純度のＰ型層を基板表面側に付加した構造として、埋め込みフォトダイオードとして構成することが好ましい。
【００２２】
フォトダイオード１５は、入射する光を光電変換し、生じた電荷を前記電荷蓄積層に蓄積する。フォトダイオード１５の電荷蓄積層に蓄積された電荷は、転送トランジスタ１４がオン状態とされることによってフローティングディフュージョン１６（拡散領域１６ａ，１６ｂ）に転送される。
【００２３】
転送トランジスタ１４は、フォトダイオード１５の前記電荷蓄積層をドレイン、フローティングディフュージョン１６の拡散領域１６ａをソースとするＭＯＳトランジスタである。転送トランジスタ１４は、そのゲート３４に印加される駆動信号により駆動される。
【００２４】
フローティングディフュージョン１６（拡散領域１６ａ，１６ｂ）は、１層目の配線層６１で構成された前記配線４１によって、増幅トランジスタ１２のゲート３６に電気的に接続されている。
【００２５】
増幅トランジスタ１２は、電源拡散部３３をドレイン、拡散領域３２をソースとするＭＯＳトランジスタである。前述したように、増幅トランジスタ１２のゲート３６は、フローティングディフュージョン１６（拡散領域１６ａ，１６ｂ）に接続されている。そして、増幅トランジスタ１２は、そのゲート３６の電圧に応じた電気信号を出力する。したがって、増幅トランジスタ１２は、フォトダイオード１５で生成・蓄積された電荷の量に応じた電気信号を出力する。
【００２６】
選択トランジスタ１１は、拡散領域３２をドレイン、拡散領域３１をソースとするＭＯＳトランジスタである。選択トランジスタ１１は、オン状態にされることで、増幅トランジスタ１２の出力を垂直信号線２３に出力する。すなわち、増幅トランジスタ１２と選択トランジスタ１１によって、ソースフォロワによる読み出しが可能となっている。
【００２７】
リセットトランジスタ１３は、電源拡散部３３をドレイン、フローティングディフュージョン１６の拡散領域１６ｂをソースとするＭＯＳトランジスタである。リセットトランジスタ１３は、オン状態にされることで、フローティングディフュージョン１６に蓄積されている電荷をリセットする。
【００２８】
図４において、５３はＬＯＣＯＳによるフィールド酸化膜、４２，４３は配線４１を上方で横切るように配置され２層目の配線層６２で構成された配線、７１はゲート３４〜３７等のポリシリコン層６０と配線４１等の１層目の配線層６１との間の層間絶縁膜、７２は１層目の配線層６１と２層目の配線層６２との間の層間絶縁膜である。図４等では示していないが、この固体撮像素子１では、３層目の配線層６３、配線層６２，６３間の層間絶縁膜７３、配線層６３の直上の絶縁膜７４が設けられ（図６（ｂ）参照）、さらに、絶縁膜７４上に必要に応じてカラーフィルタやマイクロレンズ等が設けられている。
【００２９】
図４に示すように、フローティングディフュージョン１６と増幅トランジスタ１２のゲート３６との間を接続している配線４１（１層目の配線層６１で構成された配線）と、２層目の配線層６２で構成されている配線４２との間に、寄生容量Ｃ１が生じる。同様に、配線４１と、２層目の配線層６２で構成されている配線４３との間に、寄生容量Ｃ２が生じる。また、配線４１とＰ型ウエル５２との間にも寄生容量Ｃ３が生じる。寄生容量Ｃ１，Ｃ２は、配線４１と配線４２，４３との間の絶縁膜７２の厚さによって変化する。寄生容量Ｃ３は、配線４１とＰ型ウエル５２との間の絶縁膜７１の厚さによって変化する。これらの寄生容量Ｃ１〜Ｃ３は、フローティングディフュージョン１６による容量（図２参照）の一部をなす。したがって、容量Ｃ１〜Ｃ３のうちの少なくとも１つが変化すれば、フローティングディフュージョン１６による容量が変化し、その結果、フォトダイオード１５から転送トランジスタ１４を介して転送されてフローティングディフュージョン１６に蓄積された電荷の量が同一であっても、フローティングディフュージョン１６の電位、ひいては増幅トランジスタ１２のゲート３６の電位が変化し、画素４の信号出力値が変化することになる。
【００３０】
次に、本発明の一実施の形態による製造方法として、前述した固体撮像素子１を製造する製造方法の一例を、図５及び図６を参照して説明する。図５及び図６は、本実施の形態による製造方法の主要な工程を模式的に示す概略断面である。なお、以下に説明する各材料は例示であり、その材料に限定されるものではないことは言うまでもない。
【００３１】
図５（ａ）までの工程は、従来通りである。すなわち、周知の半導体プロセスを用いてシリコン基板５１上に所定の不純物拡散、シリコン酸化、フォトリソエッチング、熱処理などを行った後に、配線工程を行う。ここでは、ポリシリコンを形成してそれをパターニングしてポリシリコン層６０を形成した後に、周知のようにイオン注入による拡散工程を行うことで拡散領域を形成する。次に、１層目の酸化シリコンからなる層間絶縁膜７１を形成し、これをＣＭＰにて平坦化する。次いで、アルミニウムを成膜しそれをパターニングすることで１層目の配線層６１を形成した後に、２層目の酸化シリコンからなる層間絶縁膜７２を形成し、これをＣＭＰにて平坦化する。引き続いて、アルミニウムを成膜しそれをパターニングすることで２層目の配線層６２を形成した後に、３層目の酸化シリコンからなる層間絶縁膜７３を形成し、これをＣＭＰにて平坦化する。その後、アルミニウムを成膜しそれをパターニングすることで、３層目の配線層６３を形成する。図５（ａ）は、この状態を示している。
【００３２】
図５（ａ）から理解できるように、画素領域１０よりも周辺回路領域の方が配線密度が高いことに起因して、各層間絶縁膜７１〜７３に対する各ＣＭＰにおける研磨量は、画素領域１０と周辺回路領域との間で差が生ずる。その結果、３層目の配線層６３が形成された直後では、画素領域１０と周辺回路領域との間で、層間絶縁膜７１〜７３の全膜厚に差が生じている。すなわち、当該全膜厚は、周辺回路領域の方が厚くなっており、画素領域１０の方が薄くなっている。これに伴い、図面には示していないが、画素領域１０内においても層間絶縁膜７１〜７３の全膜厚に差が生じている。すなわち、画素領域１０における中央部では、画素領域１０における周辺部よりも、層間絶縁膜７１〜７３の全膜厚が薄くなっている。
【００３３】
次に、３層目の配線層６３の上に、４層目の酸化シリコンからなる絶縁膜７４を形成する。図５（ｂ）は、この状態を示している。
【００３４】
引き続いて、絶縁膜７４上の全面に所定の層９１を形成しこの層９１を画素領域１０上に残留するようにパターニングすることで、絶縁膜７４上の画素領域１０に選択的に所定の層９１を形成する。図６（ａ）は、この状態を示している。本実施の形態では、層９１は、窒化シリコンで構成されている。窒化シリコンは、絶縁膜７４を構成している酸化シリコンより研磨レートが遅い。
【００３５】
次に、本実施の形態では、層９１が完全に除去されるように、層９１が形成された絶縁膜７４を、画素領域１０及び周辺回路領域の全体に渡ってＣＭＰにより研磨して平坦化する。層９１は、絶縁膜７４上の画素領域１０に選択的に余分に付加されたものであるので、絶縁膜７４における画素領域１０の部分の研磨の進行は、絶縁膜７４における周辺回路領域の部分の研磨の進行に比べて抑制される。したがって、成膜時の層９１の厚さを適切に設定しておくことで、画素領域１０と周辺回路領域との間で、絶縁膜７４の上面の高さの差ひいては絶縁膜７１〜７４の全膜厚の差を低減して均一化することができる。これに伴い、画素領域１０内においても、絶縁膜７１〜７４の全膜厚の差を低減することができる。図６（ｂ）は、この状態を示している。
【００３６】
その後、周知の工程を経て、カラーフィルタ及びマイクロレンズ等を形成し、前述した固体撮像素子１を完成させる。
【００３７】
本実施の形態によれば、前述したように層９１を形成するので、たとえ画素領域１０の面積が大きくても、画素領域１０における中央部と周辺部との間の絶縁膜７１〜７４の全膜厚の差をより低減することができる。画素領域１０における中央部と周辺部との間の絶縁膜７１〜７４の全膜厚の差が低減されることに伴い、画素領域１０の中央部に入射する光と画素領域１０の周辺部に入射する光は、同様に光電変換され、同様の電荷量を生成する。よって、このような光学上の観点から、画素領域１０の中央部の画素４と画素領域１０の周辺部の画素４との間の信号出力値の差がより一層低減される。
【００３８】
本実施の形態では、最上層の絶縁膜７４の平坦化を行う際にのみ研磨を抑制するための層９１を形成してその研磨を行っている。このようにすれば、絶縁膜７１〜７４の全膜厚の差を低減することができるので、光学的な観点からは画素領域１０の中央部と周辺部との間の信号出力値の差を最も低減することができる上に、研磨を抑制するための層を１回形成するだけですむので効率的である。しかし、本発明では、これに限られるものではなく、絶縁膜７１〜７４の任意の１つ以上を研磨する際に研磨を抑制するための層を画素領域１０に選択的に形成してその研磨を行ってもよいし、全ての絶縁膜７１〜７４をそれぞれ研磨する際に研磨を抑制するための層をそれぞれ画素領域１０に選択的に形成してその研磨を行ってもよい。
【００３９】
図７は、本実施の形態による製造方法の変形例による製造方法の工程を模式的に示す概略断面である。図７（ａ）は図６（ａ）に対応する工程を示し、図７（ｂ）は図６（ｂ）に対応する工程を示している。
【００４０】
この変形例が前述した実施の形態と異なる所は、図７（ａ）に示すように、絶縁膜７４上の画素領域１０に選択的に、窒化シリコンからなる層９１の代わりに絶縁膜７４と同じ材料である酸化シリコンからなる層９２が形成されている点と、図７（ｂ）に示すように、層９２が完全に除去されずに一部残るように、層９２が形成された絶縁膜７４を画素領域１０及び周辺回路領域の全体に渡ってＣＭＰにより研磨して平坦化する点のみである。酸化シリコンの方が窒化シリコンより研磨レートが速いことを考慮して、層９２によっても層９１と同程度の研磨抑制効果が得られるように、層９２は図７（ａ）に示すように層９１より厚く形成されている。層９２が絶縁膜７４と同じく酸化シリコンで構成されているので、図７に示すように層９２の一部が残っても、層９２と絶縁膜７４との間に屈折率の異なる材料の界面が形成されるわけではないので、入射光の損失を招くことはない。層９２の材料が絶縁膜７４の材料と異なっていても、層９２の屈折率が絶縁膜７４の屈折率とほぼ同じであれば、同様に入射光の損失を招くことはない。なお、この変形例のように酸化シリコンからなる層９２を形成した場合にも、図６（ｂ）の場合と同様に、層９２が完全に除去されるように、層９２が形成された絶縁膜７４を画素領域１０及び周辺回路領域の全体に渡ってＣＭＰにより研磨して平坦化してもよい。
【００４１】
この変形例によっても、前述した図５及び図６に示す実施の形態と同様の効果が得られる。
【００４２】
なお、層９２に代えて、絶縁膜７４よりも研磨レートの速い材料からなる層を形成してもよい。この場合、当該層は、その材料の研磨レートに合わせて層９２よりも更に厚く形成すればよい。
【００４３】
次に、本発明の他の実施の形態による製造方法として、前述した固体撮像素子１を製造する製造方法の他の例を、図８及び図９を参照して説明する。図８及び図９は、本実施の形態による製造方法の主要な工程を模式的に示す概略断面である。図８及び図９において、図１、図５及び図６中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００４４】
図８（ａ）までの工程は、従来通りである。すなわち、周知の半導体プロセスを用いてシリコン基板５１上に所定の不純物拡散、シリコン酸化、フォトリソエッチング、熱処理などを行った後に、配線工程を行う。ここでは、パターニングしたポリシリコン層６０を形成した後、それをマスクとしてイオン注入による拡散工程を行う。次に、１層目の酸化シリコンからなる層間絶縁膜７１を形成し、これをＣＭＰにて平坦化する。次いで、アルミニウムを成膜しそれをパターニングすることで１層目の配線層６１を形成した後に、２層目の酸化シリコンからなる層間絶縁膜７２を形成する。図８（ａ）は、この状態を示している。
【００４５】
次に、２層目の層間絶縁膜７２上の画素領域１０に選択的に所定の層９３を形成する。図８（ｂ）は、この状態を示している。本実施の形態では、層９３は、窒化シリコンで構成されている。もっとも、層９３は、絶縁膜７２と同じ材料である酸化シリコンで構成してもよいし、酸化シリコンよりも研磨レートの速い材料で構成してもよい。
【００４６】
次に、本実施の形態では、層９３が完全に除去されるように、層９３が形成された絶縁膜７２を、画素領域１０及び周辺回路領域の全体に渡ってＣＭＰにより研磨して平坦化する。層９３は、絶縁膜７２上の画素領域１０に選択的に余分に付加されたものであるので、絶縁膜７２における画素領域１０の部分の研磨の進行は、絶縁膜７２における周辺回路領域の部分の研磨の進行に比べて抑制される。したがって、成膜時の層９３の厚さを適切に設定しておくことで、画素領域１０と周辺回路領域との間で、絶縁膜７２の上面の高さの差を低減して均一化することができる。これに伴い、画素領域１０内においても、絶縁膜７２の上面の高さの差を前述した実施の形態と比べて低減することができる。図９（ａ）は、この状態を示している。
【００４７】
引き続いて、アルミニウムを成膜しそれをパターニングすることで２層目の配線層６２を形成した後に、３層目の酸化シリコンからなる層間絶縁膜７３を形成し、これをＣＭＰにて平坦化する。その後、アルミニウムを成膜しそれをパターニングすることで、３層目の配線層６３を形成した後に、４層目の酸化シリコンからなる絶縁膜７４を形成する。図９（ｂ）は、この状態を示している。
【００４８】
その後、絶縁膜７４をＣＭＰにて平坦化した後に、周知の工程を経て、カラーフィルタ及びマイクロレンズ等を形成し、前述した固体撮像素子１を完成させる。
【００４９】
本実施の形態によれば、前述したように層９３を形成するので、たとえ画素領域１０の面積が大きくても、画素領域１０における中央部と周辺部との間の絶縁膜７２の上面の高さの差を低減することができる。したがって、画素領域１０における中央部と周辺部との間の絶縁膜７１〜７４の全膜厚の差も低減することができ、光学的な観点から、画素領域１０の中央部の画素４と画素領域１０の周辺部の画素４との間の信号出力値の差が低減される。なお、このような光学的な観点からの、画素領域１０の中央部と周辺部との間の信号出力の差の低減の効果を前述した実施の形態と同程度に高めるためには、例えば、図９（ｂ）の工程の後に、図６（ａ）及び図６（ｂ）と同様の工程を行うことが好ましい。
【００５０】
また、本実施の形態によれば、画素領域１０における中央部と周辺部との間の絶縁膜７２の上面の高さの差を前述した実施の形態と比べて低減することができることから、画素領域１０における中央部と周辺部との間の絶縁膜７２の膜厚の差をより低減することができる。先に図４を参照して説明したように、絶縁膜７２の厚さが変化すると、寄生容量Ｃ１，Ｃ２が変化してフローティングディフュージョン１６による容量が変化し、当該画素４の信号出力値が変化する。したがって、本実施の形態によれば、画素領域１０における中央部と周辺部との間の絶縁膜７２の膜厚の差をより低減することができることから、画素領域１０における中央部の画素４と周辺部の画素４との間で、フローティングディフュージョン１６による容量の差が低減され、このフローティングディフュージョン１６の容量の観点からも、画素領域１０における中央部の画素４と周辺部の画素４との間の信号出力値の差が低減される。
【００５１】
本実施の形態では、絶縁膜７２の平坦化を行う際にのみ研磨を抑制するための層９３を形成してその研磨を行っているが、その代わりにあるいはそれに加えて、絶縁膜７１の平坦化を行う際に研磨を抑制するための層を画素領域１０に選択的に形成してその研磨を行ってもよい。絶縁膜７１の平坦化を行う際に研磨を抑制するための層を画素領域１０に選択的に形成してその研磨を行えば、画素領域１０における中央部と周辺部との間の絶縁膜７１の上面（すなわち、絶縁膜７２の下面）の高さの差を低減することができることから、画素領域１０における中央部と周辺部との間の絶縁膜７２の膜厚の差及び絶縁膜７１の膜厚の差をより低減することができる。先に図４を参照して説明したように、絶縁膜７１の厚さや絶縁膜７２の厚さが変化すると、寄生容量Ｃ３が変化したり寄生容量Ｃ１，Ｃ２が変化したりしてフローティングディフュージョン１６による容量が変化し、当該画素４の信号出力値が変化する。したがって、絶縁膜７１の平坦化を行う際に研磨を抑制するための層を画素領域１０に選択的に形成してその研磨を行うと、画素領域１０における中央部と周辺部との間の絶縁膜７１の膜厚の差及び絶縁膜７２の膜厚の差をより低減することができることから、画素領域１０における中央部の画素４と周辺部の画素４との間で、フローティングディフュージョン１６による容量の差が低減され、このフローティングディフュージョン１６の容量の観点からも、画素領域１０における中央部の画素４と周辺部の画素４との間の信号出力値の差が低減される。
【００５２】
以上、本発明の各実施の形態及び変形例について説明したが、本発明はこれらに限定されるものではない。
【００５３】
例えば、本発明による製造方法は、ＣＣＤ型などの他の固体撮像素子の製造方法にも適用可能である。ＣＣＤ型固体撮像素子の場合、各画素がフローティングディフュージョンを有しているわけではないので、フローティングディフュージョンの容量の観点からの画素領域１０の中央部と周辺部との間の信号出力の差の低減の効果は得られないが、前述した光学的な観点からの画素領域１０の中央部と周辺部との間の信号出力の差の低減の効果は得られる。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施の形態による製造方法により製造される固体撮像素子１の一例を示す概略構成図である。
【図２】図１中の単位画素を示す回路図である。
【図３】図１中の単位画素を模式的に示す概略平面図である。
【図４】図３中のＡ−Ａ’線に沿った概略断面図である。
【図５】本発明の一実施の形態による製造方法の主要な工程を模式的に示す概略断面である。
【図６】図５に示す工程に引き続く工程を模式的に示す概略断面である。
【図７】本発明の一実施の形態による製造方法の変形による製造方法の工程を模式的に示す概略断面である。
【図８】本発明の他の実施の形態による製造方法の主要な工程を模式的に示す概略断面である。
【図９】図８に示す工程に引き続く工程を模式的に示す概略断面である。
【符号の説明】
【００５５】
１  固体撮像素子
１０  画素領域
６０  ポリシリコン層
６１，６２，６３  配線層
７１，７２，７３，７４  絶縁膜
９１，９２，９３  所定の層
【図１】
2008147408.tif 000003
【図２】
2008147408.tif 000004
【図３】
2008147408.tif 000005
【図４】
2008147408.tif 000006
【図５】
2008147408.tif 000007
【図６】
2008147408.tif 000008
【図７】
2008147408.tif 000009
【図８】
2008147408.tif 000010
【図９】
2008147408.tif 000011