(57)【要約】【課題】表示パネル駆動用半導体チップにより発生するＥＭＩを低減する。【解決手段】絶縁物質からなり、半導体チップが実装される実装面を持つ可とう性ベースフィルムと、ベースフィルム上に形成されて半導体チップに連結される一端部を持つ信号ラインと、ベースフィルム上で複数の折曲部を持つ所定形状のラインパターンで延びている電源ライン２６２と、ベースフィルム上で電源ラインと平行に延びている接地ライン２６４と、を備える。【選択図】図２Ａ
2008034854.tif 000002
【特許請求の範囲】
【請求項１】
絶縁物質からなり、半導体チップが実装される実装面を持つベースフィルムと、
前記ベースフィルム上に形成されて前記半導体チップに連結される一端部を持つ信号ラインと、
前記ベースフィルム上で複数の折曲部を持つ所定形状のラインパターンで延びている電源ラインと、
前記ベースフィルム上で前記電源ラインと平行に延びている接地ラインと、
を備えることを特徴とするフィルム配線基板。
【請求項２】
前記ベースフィルムは、前記実装面のある第１表面と、前記第１表面の反対側表面である第２表面とを持ち、
前記電源ライン及び接地ラインは、それぞれ前記第１表面及び第２表面のうち選択される一つの表面上にのみ形成されていることを特徴とする請求項１に記載のフィルム配線基板。
【請求項３】
前記ベースフィルムは、前記実装面のある第１表面と、前記第１表面の反対側表面である第２表面とを持ち、
前記電源ライン及び接地ラインは、それぞれ前記第１表面及び第２表面にわたって延びていることを特徴とする請求項１に記載のフィルム配線基板。
【請求項４】
前記ベースフィルムには、前記第１表面から前記第２表面まで貫通するビアホールが形成されており、
前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムに形成されたビアホールを通じて前記第１表面及び第２表面にわたって延びていることを特徴とする請求項３に記載のフィルム配線基板。
【請求項５】
前記電源ライン及び接地ラインは、それぞれメアンダー形態で延びていることを特徴とする請求項１〜４のいずれかに記載のフィルム配線基板。
【請求項６】
前記電源ライン及び接地ラインは、それぞれループ形態で延びていることを特徴とする請求項１〜４のいずれかに記載のフィルム配線基板。
【請求項７】
前記電源ライン及び接地ラインは、それぞれスパイラル形態で延びていることを特徴とする請求項１〜４のいずれかに記載のフィルム配線基板。
【請求項８】
前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムに形成された前記ビアホールを通じて前記ベースフィルムの所定部分を巻き取るコイル形態で延びていることを特徴とする請求項４に記載のフィルム配線基板。
【請求項９】
前記ベースフィルムは、前記実装面のある第１表面と、前記第１表面の反対側表面である第２表面とを持ち、
前記信号ラインは、前記第１表面及び第２表面のうち選択される少なくとも一つの表面上で複数の折曲部を持って延びているラインパターンで形成されることを特徴とする請求項１に記載のフィルム配線基板。
【請求項１０】
前記ベースフィルムには、前記第１表面から前記第２表面まで貫通するビアホールが形成されており、
前記信号ラインは、前記ベースフィルムに形成されたビアホールを通じて前記第１表面及び第２表面にわたって延びているラインパターンで形成されることを特徴とする請求項９に記載のフィルム配線基板。
【請求項１１】
絶縁物質からなって実装面を持つベースフィルムと、
前記実装面上に実装されている半導体チップと、
前記半導体チップの電極に電気的に連結されるように前記ベースフィルム上に形成されている信号ラインと、
前記ベースフィルム上で前記半導体チップに電気的に連結されるように延びている電源ラインと、
前記ベースフィルム上で前記半導体チップに電気的に連結されるように延びている接地ラインと、を備え、
前記電源ライン及び接地ラインは、それぞれ複数の折曲部を持つ所定形状のラインパターンで延びており、相互平行に延びていることを特徴とする半導体チップパッケージ。
【請求項１２】
前記ベースフィルムは、前記実装面がある第１表面と、前記第１表面の反対側表面である第２表面を持ち、
前記電源ライン及び接地ラインは、それぞれ前記第１表面上にのみ形成されていることを特徴とする請求項１１に記載の半導体チップパッケージ。
【請求項１３】
前記ベースフィルムは、前記実装面がある第１表面と、前記第１表面の反対側表面である第２表面を持ち、
前記電源ライン及び接地ラインは、それぞれ前記第１表面及び第２表面にわたって延びていることを特徴とする請求項１１に記載の半導体チップパッケージ。
【請求項１４】
前記ベースフィルムには、前記第１表面から前記第２表面まで貫通するビアホールが形成されており、
前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムに形成されたビアホールを通じて前記第１表面及び第２表面にわたって延びていることを特徴とする請求項１３に記載の半導体チップパッケージ。
【請求項１５】
前記電源ライン及び接地ラインは、それぞれメアンダー形態で延びていることを特徴とする請求項１１〜１４のいずれかに記載の半導体チップパッケージ。
【請求項１６】
前記電源ライン及び接地ラインは、それぞれループ形態で延びていることを特徴とする請求項１１〜１４のいずれかに記載の半導体チップパッケージ。
【請求項１７】
前記電源ライン及び接地ラインは、それぞれスパイラル形態で延びていることを特徴とする請求項１１〜１４のいずれかに記載の半導体チップパッケージ。
【請求項１８】
前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムに形成された前記ビアホールを通じて前記ベースフィルムの所定部分を巻き取るコイル形態で延びていることを特徴とする請求項１４に記載の半導体チップパッケージ。
【請求項１９】
前記ベースフィルムは、前記実装面がある第１表面と、前記第１表面の反対側表面である第２表面を持ち、
前記信号ラインは、前記第１表面上で複数の折曲部を持って延びているラインパターンで形成されることを特徴とする請求項１１に記載の半導体チップパッケージ。
【請求項２０】
前記ベースフィルムには、前記実装面がある第１表面と、前記第１表面の反対側表面である第２表面と、前記第１表面から前記第２表面まで貫通するビアホールとが形成されており、
前記信号ラインは、前記ベースフィルムに形成されたビアホールを通じて前記第１表面及び第２表面にわたって延びているラインパターンで形成されることを特徴とする請求項１１に記載の半導体チップパッケージ。
【請求項２１】
画像を表示する平板表示パネルと、
前記平板表示パネルに駆動信号を供給するためのソースドライブＰＣＢと、
前記ソースドライブＰＣＢから前記平板表示パネルに駆動信号を供給するために、前記ソースドライブＰＣＢと前記平板表示パネルとの間でフィルム配線基板を通じて連結されているソースドライブＩＣと、
前記フィルム配線基板上で複数の折曲部を持つ所定形状のラインパターンで延びており、前記ソースドライブＰＣＢに連結される一端部を持つ電源ラインと、
前記フィルム配線基板上で前記電源ラインと平行に延びており、前記ソースドライブＰＣＢに連結される一端部を持つ接地ラインと、
を備えることを特徴とする平板表示装置。
【請求項２２】
前記フィルム配線基板は、前記ソースドライブＩＣが実装される実装面がある第１表面と、前記第１表面の反対側表面である第２表面とを持つベースフィルムを備え、
前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムの第１表面上にのみ形成されていることを特徴とする請求項２１に記載の平板表示装置。
【請求項２３】
前記フィルム配線基板は、ソースドライブＩＣが実装される実装面がある第１表面と、前記第１表面の反対側表面である第２表面とを持つベースフィルムを備え、
前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムの第１表面及び第２表面にわたって延びていることを特徴とする請求項２１に記載の平板表示装置。
【請求項２４】
前記ベースフィルムには、前記第１表面から前記第２表面まで貫通するビアホールが形成されており、
前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムに形成されたビアホールを通じて前記ベースフィルムの第１表面及び第２表面にわたって延びていることを特徴とする請求項２３に記載の平板表示装置。
【請求項２５】
前記電源ライン及び接地ラインは、それぞれメアンダー形態で延びていることを特徴とする請求項２１〜２４のいずれかに記載の平板表示装置。
【請求項２６】
前記電源ライン及び接地ラインは、それぞれループ形態で延びていることを特徴とする請求項２１〜２４のいずれかに記載の平板表示装置。
【請求項２７】
前記電源ライン及び接地ラインは、それぞれスパイラル形態で延びていることを特徴とする請求項２１〜２４のいずれかに記載の平板表示装置。
【請求項２８】
前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムに形成された前記ビアホールを通じて前記ベースフィルムの所定部分を巻き取るコイル形態で延びていることを特徴とする請求項２４に記載の平板表示装置。
【請求項２９】
前記電源ライン及び接地ラインは、それぞれ前記ソースドライブＩＣに連結される他端部を持つことを特徴とする請求項２１〜２３のいずれかに記載の平板表示装置。
【請求項３０】
前記電源ライン及び接地ラインは、それぞれ前記平板表示パネルに連結される他端部を持つことを特徴とする請求項２１に記載の平板表示装置。
【請求項３１】
前記平板表示パネル、前記ソースドライブＰＣＢ及び前記ソースドライブＩＣのうち選択される２つの間での信号伝達のために、前記フィルム配線基板上で複数の折曲部を持つ所定形状のラインパターンで延びている信号ラインをさらに備えることを特徴とする請求項２１に記載の平板表示装置。
【請求項３２】
前記フィルム配線基板は、ソースドライブＩＣが実装される実装面がある第１表面と、前記第１表面の反対側表面である第２表面と、前記第１表面から前記第２表面まで貫通されているビアホールと、を持つベースフィルムを備え、
前記信号ラインは、前記ベースフィルムに形成されたビアホールを通じて前記第１表面及び第２表面にわたって延びているラインパターンで形成されることを特徴とする請求項３１に記載の平板表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルム配線基板とこれを利用した半導体チップパッケージ及び平板表示装置に係り、特に、電源ラインと接地ラインとを備える配線構造を持つフィルム配線基板とこれを利用した半導体チップパッケージ及び平板表示装置に関する。
【背景技術】
【０００２】
最近、半導体技術の小型化及び軽量化が加速されるにしたがって、さらに性能の向上した多様な平板表示装置が開発されている。このような平板表示装置の代表的な例としては、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ；ＬＣＤ）、電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ；ＦＥＤ）、プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ；ＰＤＰ）、エレクトロ・ルミネセンス（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ；ＥＬ）表示装置などがある。
【０００３】
一般的に、平板表示装置は、画面駆動に必要な所定の駆動信号を表示パネルに供給するための駆動回路が内蔵された表示パネル駆動用半導体チップを備える。これまで開発された平板表示装置では、表示パネル駆動用半導体チップにより発生するＥＭＩ（Ｅｌｅｃｔｏ−Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）によって誤動作が引き起こされるなど、多くの問題点が発生している。これにより、ＥＭＩ遮蔽のためのいろいろな方案が研究されている。
【０００４】
従来、ＥＭＩ低減のためにシステムボードレベルでフェライトコア、インダクタ、キャパシタなどの個別素子を挿入する方法が主に利用された。しかし、このような方法は、部品点数の増加による製造コストの上昇を招くだけではなく、製品の維持及び管理にかかるコストも上昇させるという問題がある。また、従来の方法を採用する場合、システムボード自体がアンテナの役割を果たすこともあって、ＥＭＩ低減の役割には限界がある。
【０００５】
従来の問題点を克服するための他の従来技術として、表示パネル駆動用半導体チップで発生した高周波ノイズがシステムボード及び表示パネルに移動する経路で、高周波フィルタリングのための個別部品を挿入する方法がある。しかし、この方法でも、個別部品の挿入によりパッケージサイズが大きくなり、かつコスト高となる問題がある。
【特許文献１】特開平７−６６５１９号公報
【特許文献２】特開平６−１７６８３８号公報
【特許文献３】特開２００６−１００６６４号公報
【特許文献４】特開平１０−１７８０５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、従来技術の限界を克服するために、平板表示素子の表示パネル駆動用半導体チップにより発生するＥＭＩを低減させうるフィルム配線基板を提供することである。
【０００７】
本発明の他の目的は、表示パネル駆動用半導体チップにより発生するＥＭＩを低減させうるフィルム配線基板を備える半導体チップパッケージを提供することである。
【０００８】
本発明のさらに他の目的は、表示パネル駆動用半導体チップにより発生するＥＭＩを低減させうるフィルム配線基板から得られた半導体チップパッケージを備える平板表示装置を提供することである。
【課題を解決するための手段】
【０００９】
前記目的を達成するために、本発明によるフィルム配線基板は、絶縁物質からなり、半導体チップが実装される実装面を持つベースフィルムと、前記ベースフィルム上に形成されて前記半導体チップに連結される一端部を持つ信号ラインと、前記ベースフィルム上で複数の折曲部を持つ所定形状のラインパターンで延びている電源ラインと、前記ベースフィルム上で前記電源ラインと平行に延びている接地ラインと、を備える。
【００１０】
前記ベースフィルムは、前記実装面のある第１表面と、前記第１表面の反対側表面である第２表面とを持つ。前記電源ライン及び接地ラインは、それぞれ前記第１表面及び第２表面のうち選択される一つの表面上にのみ形成されうる。または、前記電源ライン及び接地ラインはそれぞれ前記第１表面及び第２表面にわたって延びる。
【００１１】
前記ベースフィルムは、前記実装面のある第１表面と、前記第１表面の反対側表面である第２表面とを持つ。前記電源ライン及び接地ラインは、それぞれ前記第１表面及び第２表面のうち選択される一つの表面上にのみ形成されうる。または、前記電源ライン及び接地ラインは、それぞれ前記第１表面及び第２表面にわたって延びている。
【００１２】
前記ベースフィルムには、前記第１表面から前記第２表面まで貫通するビアホールが形成されうる。この場合、前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムに形成されたビアホールを通じて前記第１表面及び第２表面にわたって延びている。
【００１３】
前記電源ライン及び接地ラインは、それぞれメアンダー形態、ループ形態、スパイラル形態、またはコイル形態で延びる。
【００１４】
また前記信号ラインは、前記第１表面及び第２表面のうち選択される少なくとも一つの表面上で複数の折曲部を持って延びているラインパターンで形成される。または、前記信号ラインは、前記ベースフィルムに形成されたビアホールを通じて前記第１表面及び第２表面にわたって延びているラインパターンで形成される。
【００１５】
前記他の目的を達成するために、本発明による半導体チップパッケージは、絶縁物質からなって実装面を持つベースフィルムと、前記実装面上に実装されている半導体チップと、前記半導体チップの電極に電気的に連結されるように前記ベースフィルム上に形成されている信号ラインと、前記ベースフィルム上で前記半導体チップに電気的に連結されるように延びている電源ラインと、前記ベースフィルム上で前記半導体チップに電気的に連結されるように延びている接地ラインと、を備え、前記電源ライン及び接地ラインは、それぞれ複数の折曲部を持つ所定形状のラインパターンで延びており、相互平行に延びている。
【００１６】
また、前記さらに他の目的を達成するために、本発明による平板表示装置は、画像を表示する平板表示パネルと、前記平板表示パネルに駆動信号を供給するためのソースドライブＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）と、前記ソースドライブＰＣＢから前記平板表示パネルに駆動信号を供給するために、前記ソースドライブＰＣＢと前記平板表示パネルとの間でフィルム配線基板を通じて連結されているソースドライブＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）と、前記フィルム配線基板上で複数の折曲部を持つ所定形状のラインパターンで延びており、前記ソースドライブＰＣＢに連結される一端部を持つ電源ラインと、前記フィルム配線基板上で前記電源ラインと平行に延びており、前記ソースドライブＰＣＢに連結される一端部を持つ接地ラインと、を備える。
【００１７】
前記電源ライン及び接地ラインは、それぞれ前記ベースフィルムの第１表面及び第２表面にわたって延びている。
【００１８】
前記電源ライン及び接地ラインは、それぞれ前記ソースドライブＩＣに連結される他端部を持つ。または、前記電源ライン及び接地ラインは、それぞれ前記ソースドライブＰＣＢに連結される他端部を持つ。
【発明の効果】
【００１９】
本発明による平板表示装置では、ベースフィルムで構成されるフィルム配線基板上に形成される電源ライン及び接地ラインが、それぞれ複数の折曲部を持つ所定形状のラインパターンに長く延びている。また、必要に応じて信号ラインも電源ライン及び接地ラインのように折曲部を持つ所定形状のラインパターンに長く延長させることができる。したがって、フィルム配線基板上で高周波ノイズを伝達する特定の電源ライン、接地ライン及び信号ラインがそれぞれ高いインダクタンスを持つようになる。すなわち、放射されるＥＭ（ＥｌｅｃｔｒｏＭａｇｎｅｔｉｃ）電界のソースの役割を行うソースドライブＩＣと、アンテナの役割を行うソースドライブＰＣＢとの間、またはソースドライブＩＣと平板表示パネルとの間をそれぞれ連結するフィルム配線基板上の連結ラインでのインダクタンスを意図的に増大させることができる。したがって、ソースドライブＩＣと平板表示パネルとの間、ソースドライブＩＣとソースドライブＰＣＢとの間、及びソースドライブＰＣＢと平板表示パネルとの間の高周波ノイズ伝達量が減少して、装置全体のＥＭ放射量が減少してＥＭＩが低減できる。その結果、製品コストを上昇させずに所望の高周波ノイズの遮断が可能になって、平板表示装置全体のＥＭＩレベルを低めることができる。
【００２０】
また、電源ラインと接地ラインが、それぞれメアンダー形態、ループ形態、スパイラル形態、コイル形態のように長さを延長させる構造に設計されると同時に、これらの間に非常に隣接した離隔距離をおいて相互平行に延びる構造を持つ。したがって、電源ラインと接地ラインとの間のキャパシタンスが増大して、半導体チップの動作速度において動作マージンを高めることができて安定した動作が可能になる。
【発明を実施するための最良の形態】
【００２１】
本発明の望ましい実施形態について添付図面を参照して詳細に説明する。
【００２２】
図１は、本発明による平板表示装置の要部構成を概略的に示すブロック図である。
【００２３】
図１を参照すれば、本発明による平板表示装置１００は、平板表示パネル１１０と、フィルム配線基板１２０を通じて前記平板表示パネル１１０に駆動信号を供給するためのソースドライブＰＣＢ１３０を備える。
【００２４】
前記平板表示パネル１１０は、例えば、液晶表示パネルで形成されうる。
【００２５】
図示していないが、前記ソースドライブＰＣＢ１３０には電源部、メモリ部、プログラム部、バッファ部などが内蔵されている。外部の電源供給源から前記ソースドライブＰＣＢ１３０の電源部に供給される電源は、前記ソースドライブＰＣＢ１３０のメモリ部、プログラム部、バッファ部などの回路部に伝えられる。前記ソースドライブＰＣＢ１３０の電源部は、前記フィルム配線基板１２０を通じて前記平板表示パネル１１０に電源電圧を印加してディスプレイさせる。
【００２６】
前記フィルム配線基板１２０には、ソースドライブＰＣＢ１３０から前記平板表示パネル１１０に駆動信号を供給するために、ソースドライブＩＣ１４０のような半導体チップが実装されている。前記フィルム配線基板１２０及びその上に実装されている前記ソースドライブＩＣ１４０を通じて、前記平板表示パネル１１０に電源電圧及びディスプレイ動作信号が伝えられる。
【００２７】
前記ソースドライブＩＣ１４０が実装されている前記フィルム配線基板１２０は、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）形態の半導体チップパッケージを構成できる。しかし、本発明はこれに限定されるものではない。前記フィルム配線基板１２０は、他の可とう性印刷回路フィルム（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｆｉｌｍ）の形態であってもよい。前記フィルム配線基板１２０のベースフィルムは、平板表示装置１００の小型化及び軽量化のために、ポリイミド樹脂またはポリエステル樹脂のような柔軟性絶縁材料からなる。
【００２８】
前記フィルム配線基板１２０上で前記ソースドライブＰＣＢ１３０と前記ソースドライブＩＣ１４０との間には複数の信号ライン１５２が連結されている。前記信号ライン１５２は入力回路を構成できる。また、前記フィルム配線基板１２０上で、前記ソースドライブＩＣ１４０と前記平板表示パネル１１０との間には複数の信号ライン１５４が形成されている。前記信号ライン１５４は出力回路を構成できる。
【００２９】
また、前記フィルム配線基板１２０上で、前記ソースドライブＰＣＢ１３０と前記ソースドライブＩＣ１４０との間には電源ライン１６２及び接地ライン１６４が形成されている。前記電源ライン１６２及び接地ライン１６４は、それぞれアナログタイプまたはデジタルタイプで構成できる。前記フィルム配線基板１２０上には、必要に応じて前記電源ライン１６２及び接地ライン１６４対が複数形成されうる。
【００３０】
また、前記フィルム配線基板１２０上で、前記ソースドライブＰＣＢ１３０と前記平板表示パネル１１０との間には電源ライン１７２と接地ライン１７４とが形成されている。
【００３１】
前記電源ライン１６２及び接地ライン１６４は相互に平行に延び、前記電源ライン１７２及び接地ライン１７４は相互に平行に延びる。そして、前記電源ライン１６２及び接地ライン１６４と前記電源ライン１７２及び接地ライン１７４とは、それぞれ前記フィルム配線基板１２０上で複数の折曲部を持つ所定形状のラインパターンで延びる。
【００３２】
図２Ａは、本発明の一実施形態による平板表示装置で、前記電源ライン１６２を構成する第１ラインパターン２６２と前記接地ライン１６４を構成する第２ラインパターン２６４との形状を示す平面図である。図２Ａには、前記電源ライン１６２及び接地ライン１６４がフィルム配線基板１２０上で、それぞれメアンダー形態に延びている第１ラインパターン２６２及び第２ラインパターン２６４で形成された場合が例示されている。
【００３３】
図２Ｂは、図２ＡのＩＩｂ−ＩＩｂ’線の拡大断面図である。図２Ｂには、前記電源ライン１６２を構成する第１ラインパターン２６２と前記接地ライン１６４を構成する第２ラインパターン２６４とが、フィルム配線基板１２０のベースフィルム２２０の表面上に形成されていることが図示されている。
【００３４】
図２Ａ及び図２Ｂを参照すれば、前記フィルム配線基板１２０を構成するベースフィルム２２０は、前記ソースドライブＩＣ１４０が実装される実装面のある第１表面２２０Ａとその反対側表面である第２表面２２０Ｂとを持つ。前記第１ラインパターン２６２及び第２ラインパターン２６４は、前記ベースフィルム２２０の第１表面２２０Ａ、すなわち、前記ソースドライブＩＣ１４０が実装される実装面のある表面上に形成されている。前記第１ラインパターン２６２及び第２ラインパターン２６４は、例えば、銅（Ｃｕ）のような導電物質からなる。
【００３５】
図２Ａ及び図２Ｂに示したように、前記第１ラインパターン２６２及び第２ラインパターン２６４が、それぞれ前記ベースフィルム２２０上で前記ソースドライブＰＣＢ１３０から前記ソースドライブＩＣ１４０に至るまで、複数の折曲部２６２Ａ、２６４Ａを持ってメアンダー形態で延びることによって、前記電源ライン１６２及び接地ライン１６４が、それぞれ折曲部のないライン形態で延びる通常の場合に比べて、これらの長さが顕著に長くなって高いインダクタンスを持つようになる。したがって、前記ベースフィルム２２０上で前記電源ライン１６２及び接地ライン１６４を通じて伝えられる高周波ノイズが、比較的長い長さを持つ前記第１ラインパターン２６２及び第２ラインパターン２６４を通過する間にフィルタリングされることによって、結果的にＥＭＩレベルを低めることができる。したがって、前記電源ライン１６２及び接地ライン１６４は、前記ソースドライブＩＣ１４０で発生した高周波ノイズ及びＥＭＩ発生源がアンテナの役割を果たす前記平板表示パネル１１０及び前記ソースドライブＰＣＢ１３０に伝えられるのを遮蔽する役割を担う。
【００３６】
また、前記第１ラインパターン２６２及び第２ラインパターン２６４が前記ベースフィルム２２０上で相互に平行に延びており、これらの間の離隔距離ｄ２は、これら間に寄生容量が発生できる程度に十分に近く配置される。したがって、前記第１ラインパターン２６２及び第２ラインパターン２６４が、それぞれキャパシタの電極の役割を果たし、これら電極間で発生する寄生容量により電源ライン１６２と接地ライン１６４との間のキャパシタンスが増大する。このように増大したキャパシタンスは、半導体チップの動作に対するローカルバッテリーの役割を果たせる。したがって、半導体チップの動作速度において動作マージンが高められて安定した動作が可能である。
【００３７】
図３Ａは、本発明の他の実施形態による平板表示装置で前記電源ライン１６２を構成する第１ラインパターン３６２と、前記接地ライン１６４を構成する第２ラインパターン３６４との形状を示す平面図である。図３Ａには、前記電源ライン１６２及び接地ライン１６４がフィルム配線基板１２０上でそれぞれループ形態に延びている第１ラインパターン３６２及び第２ラインパターン３６４で形成された場合が例示されている。
【００３８】
図３Ｂは、図３ＡのＩＩＩｂ−ＩＩＩｂ’線の拡大断面図である。図３Ｂには、前記電源ライン１６２を構成する第１ラインパターン３６２と前記接地ライン１６４を構成する第２ラインパターン３６４とがフィルム配線基板１２０のベースフィルム３２０の表面上に形成されていると図示されている。
【００３９】
図３Ａ及び図３Ｂを参照すれば、前記フィルム配線基板１２０を構成するベースフィルム３２０は、前記ソースドライブＩＣ１４０が実装される実装面のある第１表面３２０Ａとその反対側表面である第２表面３２０Ｂとを持つ。前記第１ラインパターン３６２及び第２ラインパターン３６４は、前記ベースフィルム３２０の第１表面３２０Ａ、すなわち、前記ソースドライブＩＣ１４０が実装される実装面のある表面上に形成されている。前記第１ラインパターン３６２及び第２ラインパターン３６４は、例えば、銅（Ｃｕ）のような導電物質からなる。
【００４０】
図３Ａ及び図３Ｂに示したように、前記第１ラインパターン３６２及び第２ラインパターン３６４が、それぞれ前記ベースフィルム３２０上で前記ソースドライブＰＣＢ１３０から前記ソースドライブＩＣ１４０に至るまで複数の折曲部３６２ａ、３６４ａを持ってループ形態で延びることによって、これらの長さが顕著に長くなって高いインダクタンスを持つようになる。したがって、前記ベースフィルム３２０上で前記電源ライン１６２及び接地ライン１６４を通じて伝えられる高周波ノイズがフィルタリングされることによってＥＭＩレベルを低めることができる。また、前記第１ラインパターン３６２及び第２ラインパターン３６４が前記ベースフィルム３２０上で相互に平行に延びており、これら間の離隔距離ｄ３は、これらの間に寄生容量が発生できる程度に十分に近く配置される。したがって、前記第１ラインパターン３６２及び第２ラインパターン３６４がそれぞれキャパシタの電極の役割を果たし、これら電極間で発生する寄生容量により電源ライン１６２と接地ライン１６４との間のキャパシタンスが増大する。したがって、半導体チップの動作速度において動作マージンを高めることができて安定した動作が可能である。
【００４１】
図４Ａは、本発明のさらに他の実施形態による平板表示装置で、前記電源ライン１６２を構成する第１ラインパターン４６２と前記接地ライン１６４を構成する第２ラインパターン４６４との形状を示す平面図である。図４Ａには、前記電源ライン１６２及び接地ライン１６４がフィルム配線基板１２０上でそれぞれスパイラル形態で延びている第１ラインパターン４６２及び第２ラインパターン４６４で形成された場合が例示されている。
【００４２】
図４Ｂは、図４ＡのＩＶｂ−ＩＶｂ’線の拡大断面図であり、図４Ｃは、図４ＡのＩＶｃ−ＩＶｃ’線の拡大断面図である。図４Ｂ及び図４Ｃには、前記電源ライン１６２を構成する第１ラインパターン４６２と前記接地ライン１６４を構成する第２ラインパターン４６４とがフィルム配線基板１２０のベースフィルム４２０上に形成されていることが図示されている。
【００４３】
図４Ａないし図４Ｃを参照すれば、前記フィルム配線基板１２０を構成するベースフィルム４２０は、前記ソースドライブＩＣ１４０が実装される実装面のある第１表面４２０Ａとその反対側表面である第２表面４２０Ｂとを持つ。また、前記ベースフィルム４２０には、前記第１表面４２０Ａから前記第２表面４２０Ｂまで貫通するビアホール４２０Ｃが形成されている。前記第１ラインパターン４６２及び第２ラインパターン４６４は、それぞれ前記ベースフィルム４２０に形成されたビアホール４２０Ｃを通じて前記第１表面４２０Ａ及び第２表面４２０Ｂにわたって延びている。前記第１ラインパターン４６２及び第２ラインパターン４６４は、例えば、銅（Ｃｕ）のような導電物質からなる。
【００４４】
図４Ａないし図４Ｃに示したように、前記第１ラインパターン４６２及び第２ラインパターン４６４が、それぞれ前記ベースフィルム４２０上で前記ソースドライブＰＣＢ１３０からソースドライブＩＣ１４０に至るまで複数の折曲部４６２Ａ、４６４Ａを持ってスパイラル形態で延びることによって、これらの長さが顕著に長くなって高いインダクタンスを持つようになる。したがって、前記ベースフィルム４２０上で前記電源ライン１６２及び接地ライン１６４を通じて伝えられる高周波ノイズがフィルタリングされることによって、ＥＭＩレベルを低めることができる。また、前記第１ラインパターン４６２及び第２ラインパターン４６４が前記ベースフィルム４２０上で相互に平行に延びており、これら間の離隔距離ｄ４はこれら間に寄生容量が発生できる程度に十分に近く配置される。したがって、前記第１ラインパターン４６２及び第２ラインパターン４６４がそれぞれキャパシタの電極の役割を果たし、これらの電極間で発生する寄生容量により電源ライン１６２と接地ライン１６４との間のキャパシタンスが増大する。したがって、半導体チップの動作速度において動作マージンを高めることができて安定した動作が可能である。
【００４５】
図５Ａは、本発明のさらに他の実施形態による平板表示装置で前記電源ライン１６２を構成する第１ラインパターン５６２と前記接地ライン１６４を構成する第２ラインパターン５６４との形状を示す平面図である。図５Ａには、前記電源ライン１６２及び接地ライン１６４がフィルム配線基板１２０上で、それぞれ前記フィルム配線基板１２０の所定領域を巻き取るコイル形態で延びている第１ラインパターン５６２及び第２ラインパターン５６４で形成された場合が例示されている。
【００４６】
図５Ｂは、図５ＡのＶｂ−Ｖｂ’線の拡大断面図であり、図５Ｃは、図５ＡのＶｃ−Ｖｃ’線の拡大断面図である。図５Ｂ及び図５Ｃには、前記電源ライン１６２を構成する第１ラインパターン５６２と前記接地ライン１６４を構成する第２ラインパターン５６４とがフィルム配線基板１２０のベースフィルム５２０上に形成されていることが図示されている。
【００４７】
前記フィルム配線基板１２０を構成するベースフィルム５２０は、前記ソースドライブＩＣ１４０が実装される実装面のある第１表面５２０Ａとその反対側表面である第２表面５２０Ｂとを持つ。また、前記ベースフィルム５２０には、前記第１表面５２０Ａから前記第２表面５２０Ｂまで貫通するビアホール５２０Ｃが形成されている。
【００４８】
図５Ａは、前記第１ラインパターン５６２及び第２ラインパターン５６４のうち、前記ベースフィルム５２０の第１表面５２０Ａ上に形成されている部分の平面図に該当する。前記第１ラインパターン５６２及び第２ラインパターン５６４のうち、前記ベースフィルム５２０の第２表面５２０Ｂ上に形成されている部分の平面図は図５Ｄに図示されている。
【００４９】
図５Ａないし図５Ｄを参照すれば、前記第１ラインパターン５６２及び第２ラインパターン５６４は、それぞれ前記ベースフィルム５２０に形成されたビアホール５２０Ｃを通じて前記第１表面５２０Ａ及び第２表面５２０Ｂにわたって延びている。すなわち、前記第１ラインパターン５６２及び第２ラインパターン５６４は、それぞれ前記ベースフィルム５２０の第１表面５２０Ａ及び第２表面５２０Ｂを交互に覆うように、前記ビアホール５２０Ｃを通じて前記ベースフィルム５２０の所定部分を反復的に巻き取ることで全体的にコイル形状をなす。前記第１ラインパターン５６２及び第２ラインパターン５６４は、例えば、銅（Ｃｕ）のような導電物質からなる。
【００５０】
図５Ａないし図５Ｄに示したように、前記第１ラインパターン５６２及び第２ラインパターン５６４が、それぞれ前記ベースフィルム５２０上で前記ソースドライブＰＣＢ１３０から前記ソースドライブＩＣ１４０に至るまで複数の折曲部５６２Ａ、５６４Ａを持ってコイル形態で延びることによって、これらの長さが顕著に長くなって高いインダクタンスを持つようになる。したがって、前記ベースフィルム５２０上で前記電源ライン１６２及び接地ライン１６４を通じて伝えられる高周波ノイズがフィルタリングされることによって、ＥＭＩレベルを低めることができる。また、前記第１ラインパターン５６２及び第２ラインパターン５６４が前記ベースフィルム５２０上で相互に平行に延びており、これら間の離隔距離ｄ５はこれら間に寄生容量が発生できる程度に十分に近く配置される。したがって、前記第１ラインパターン５６２及び第２ラインパターン５６４がそれぞれキャパシタの電極の役割を果たし、これらの電極間で発生する寄生容量により電源ライン１６２と接地ライン１６４との間のキャパシタンスが増大する。したがって、半導体チップの動作速度において動作マージンを高めることができて安定した動作が可能である。
【００５１】
図６Ａは、本発明のさらに他の実施形態による平板表示装置で、前記電源ライン１６２を構成する第１ラインパターン６６２と前記接地ライン１６４を構成する第２ラインパターン６６４との形状を示す平面図である。図６Ａには、前記電源ライン１６２及び接地ライン１６４がフィルム配線基板１２０上で、それぞれ変形されたメアンダー形態と変形されたループ形態との複合構造に延びている第１ラインパターン６６２及び第２ラインパターン６６４で形成された場合が例示されている。
【００５２】
図６Ｂは、図６ＡのＶＩｂ−ＶＩｂ’線の拡大断面図である。図６Ｂには、前記電源ライン１６２を構成する第１ラインパターン６６２と前記接地ライン１６４を構成する第２ラインパターン６６４とがフィルム配線基板１２０のベースフィルム６２０の表面上に形成されていることが図示されている。
【００５３】
図６Ａ及び図６Ｂを参照すれば、前記フィルム配線基板１２０を構成するベースフィルム６２０は、前記ソースドライブＩＣ１４０が実装される実装面のある第１表面６２０Ａとその反対側表面である第２表面６２０Ｂとを持つ。前記第１ラインパターン６６２及び第２ラインパターン６６４は、前記ベースフィルム６２０の第１表面６２０Ａ上に形成されている。前記第１ラインパターン６６２及び第２ラインパターン６６４は、例えば、銅（Ｃｕ）のような導電物質からなる。
【００５４】
図６Ａ及び図６Ｂに示したように、前記第１ラインパターン６６２及び第２ラインパターン６６４が、それぞれ前記ベースフィルム６２０上で前記ソースドライブＰＣＢ１３０から前記ソースドライブＩＣ１４０に至るまで複数の折曲部６６２Ａ、６６４Ａを持って変形されたメアンダー形態と変形されたループ形態との複合構造で延びることによって、これらの長さが顕著に長くなって高いインダクタンスを持つようになる。したがって、前記ベースフィルム６２０上で、前記電源ライン１６２及び接地ライン１６４を通じて伝えられる高周波ノイズがフィルタリングされることによってＥＭＩレベルを低めることができる。また、前記第１ラインパターン６６２及び第２ラインパターン６６４が前記ベースフィルム６２０上で相互に平行に延びており、これら間の離隔距離ｄ６は、これら間に寄生容量が発生できる程度に十分に近く配置される。したがって、前記第１ラインパターン６６２及び第２ラインパターン６６４がそれぞれキャパシタの電極の役割を果たし、これらの電極間で発生する寄生容量により電源ライン１６２と接地ライン１６４との間のキャパシタンスが増大して、半導体チップの動作速度において動作マージンを高めることができて安定した動作が可能である。
【００５５】
図２Ａ及び図２Ｂないし図６Ａ及び図６Ｂには、前記電源ライン１６２及び接地ライン１６４の構成についてのみ図示したが、図１の電源ライン１７２及び接地ライン１７４についても同一に適用できる。前記電源ライン１７２及び接地ライン１７４を、図２Ａ及び図２Ｂないし図６Ａ及び図６Ｂを参照して説明したような前記電源ライン１６２及び接地ライン１６４の構成のように形成することによって、その長さを延長させてインダクタンスを高めることができる。したがって、前記電源ライン１７２及び接地ライン１７４を通じて伝えられる高周波ノイズがフィルタリングされてＥＭＩレベルを低めることができる。また、前記電源ライン１７２と接地ライン１７４との間で発生する寄生容量により電源ライン１７２と接地ライン１７４との間のキャパシタンスが増大して、半導体チップの動作速度において動作マージンを高めることができて安定した動作が可能である。
【００５６】
また、図１の信号ライン１５２、１５４を前記電源ライン１６２または前記接地ライン１６４と同じ形状に形成できる。前記信号ライン１５２、１５４を、それぞれ複数の折曲部を持って長く延びるラインパターンで形成することによって、前記信号ライン１５２、１５４それぞれを通じて伝えられる高周波ノイズがフィルタリングされてＥＭＩレベルを低めることができる。
【００５７】
図２Ａ及び図２Ｂないし図６Ａ及び図６Ｂには、電源ライン１６２及び接地ライン１６４の形態として特定のいくつかの場合についてのみ例示したが、本発明はこれに限定されるものではない。すなわち、複数の折曲部を持つラインパターンであれば、いかなる形状でも本発明による電源ライン１６２及び接地ライン１６４と、電源ライン１７２及び接地ライン１７４と、信号ライン１５２、１５４を構成できる。
【００５８】
図７Ａは、本発明による平板表示装置で電源ラインと接地ラインの長さ及び形態によるＥＭＩ低減効果を評価するために、本発明による平板表示装置に対してＥＭＩテストを行った結果を示すグラフである。
【００５９】
図７Ｂは、通常の電源ライン及び接地ラインを採用した対照例による平板表示装置に対してＥＭＩテストを行った結果を示すグラフである。
【００６０】
より詳細に説明すれば、ソースドライブＰＣＢとソースドライブＩＣとの間に連結されている電源ライン及び接地ラインが、図２Ａ及び図２Ｂに例示したようなメアンダー形態で延びるラインパターンで形成されるＬＣＤを準備した。そして、周波数を３０ＭＨｚないし３００ＭＨｚまで変化させつつ前記ＬＣＤを動作させた時、前記ＬＣＤの平板表示パネルから約３ｍ離隔された距離に設置されたアンテナで測定された電界レベル、すなわち、ＥＭＩレベルを図７Ａに示した。図７Ａで、ピーク”Ｐ１”及び”Ｐ２”は、同じ構造の電源ライン及び接地ラインが採用された２個の製品でそれぞれ測定した結果を示す。
【００６１】
図７Ｂは、メアンダー形態の電源ライン及び接地ラインの代わりに折曲部のない通常のライン形態の電源ライン及び接地ラインを採用したことを除いては、図７Ａの場合と同じ装置に対して同じ実験を行った結果を示す対照例である。
【００６２】
図７Ａ及び図７Ｂのピーク変化、特に図７Ａの”Ａ”で表示した部分及び図７Ｂの”Ｂ”で表示した部分のピーク変化を比較すれば分かるように、図７Ａの本発明による場合には、図７Ｂの対照例の場合に比べてＥＭＩレベルが約５ｄＢ減少した。これにより、本発明によるＬＣＤでメアンダー形態を利用してその長さを延長させて意図的に高いインダクタンスを持つ電源ライン及び接地ラインを形成することによって、ＬＣＤの全体的なＥＭＩレベルを減少させられることが分かる。
【００６３】
図８は、本発明による平板表示装置で電源ライン及び接地ラインを、図７Ａの評価例のようにメアンダー構造として、インダクタンスレベルを多様に変化させた時に測定されたＥＭＩレベルを表で示したものである。
【００６４】
図８の結果で、インダクタンスが高いほど結果的に得られるＥＭＩレベルが低くなった。
【００６５】
以上、本発明を望ましい実施形態を挙げて詳細に説明したが、本発明は前記実施形態に限定されず、本発明の技術的思想及び範囲内で当業者によって種々の変形及び変更が可能である。
【産業上の利用可能性】
【００６６】
本発明は、フィルム配線基板とこれを利用した半導体チップパッケージ及び平板表示装置関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００６７】
【図１】本発明による平板表示装置の要部構成を概略的に示すブロック図である。
【図２Ａ】図２Ａは本発明の一実施形態による平板表示装置の電源ラインを構成する第１ラインパターンと接地ラインを構成する第２ラインパターンとの平面図である。
【図２Ｂ】図２ＡのＩＩｂ−ＩＩｂ’線の拡大断面図である。
【図３Ａ】本発明の他の実施形態による平板表示装置の電源ラインを構成する第１ラインパターンと接地ラインを構成する第２ラインパターンとの平面図である。
【図３Ｂ】図３ＡのＩＩＩｂ−ＩＩＩｂ’線の拡大断面図である。
【図４Ａ】本発明のさらに他の実施形態による平板表示装置の電源ラインを構成する第１ラインパターンと接地ラインを構成する第２ラインパターンとの平面図である。
【図４Ｂ】図４ＡのＩＶｂ−ＩＶｂ’線の拡大断面図である。
【図４Ｃ】図４ＡのＩＶｃ−ＩＶｃ’線の拡大断面図である。
【図５Ａ】本発明のさらに他の実施形態による平板表示装置の電源ラインを構成する第１ラインパターンと接地ラインを構成する第２ラインパターンとの平面図である。
【図５Ｂ】図５ＡのＶｂ−Ｖｂ’線の拡大断面図である。
【図５Ｃ】図５ＡのＶｃ−Ｖｃ’線の拡大断面図である。
【図５Ｄ】図５Ａの第１ラインパターン及び第２ラインパターンのうち、ベースフィルムの第２表面上に形成されている部分の平面図である。
【図６Ａ】本発明のさらに他の実施形態による平板表示装置の電源ラインを構成する第１ラインパターンと接地ラインを構成する第２ラインパターンとの平面図である。
【図６Ｂ】図６ＡのＶＩｂ−ＶＩｂ’線の拡大断面図である。
【図７Ａ】メアンダー形態を持つ電源ラインと接地ラインとを採用した本発明による平板表示装置に対してＥＭＩテスト結果を示すグラフである。
【図７Ｂ】通常の線形構造の電源ライン及び接地ラインを採用した対照例による平板表示装置に対してＥＭＩテストを行った結果を示すグラフである。
【図８】本発明による平板表示装置で電源ライン及び接地ラインをメアンダー構造としてインダクタンスレベルを多様に変化させた時に測定されたＥＭＩレベルを示す表である。
【符号の説明】
【００６８】
１００…平板表示装置、
１１０…平板表示パネル、
１２０…フィルム配線基板、
１３０…ソースドライブＰＣＢ、
１４０…ソースドライブＩＣ、
１５２、１５４…信号ライン、
１６２、１７２…電源ライン、
１６４、１７４…接地ライン、
２２０、３２０、４２０、５２０、６２０…ベースフィルム、
２２０ａ、３２０ａ、４２０ａ、５２０ａ、６２０ａ…第１表面、
２２０ｂ、３２０ｂ、４２０ｂ、５２０ｂ、６２０ｂ…第２表面、
４２０ｃ、５２０ｃ…ビアホール、
２６２、３６２、４６２、５６２、６６２…第１ラインパターン、
２６４、３６４、４６４、５６４、６６４…第２ラインパターン、
２６２ａ、３６２ａ、４６２ａ、５６２ａ、６６２ａ…折曲部、
２６４ａ、３６４ａ、４６４ａ、５６４ａ、６６４ａ…折曲部。
【図１】
2008034854.tif 000003
【図２Ａ】
2008034854.tif 000004
【図２Ｂ】
2008034854.tif 000005
【図３Ａ】
2008034854.tif 000006
【図３Ｂ】
2008034854.tif 000007
【図４Ａ】
2008034854.tif 000008
【図４Ｂ】
2008034854.tif 000009
【図４Ｃ】
2008034854.tif 000010
【図５Ａ】
2008034854.tif 000011
【図５Ｂ】
2008034854.tif 000012
【図５Ｃ】
2008034854.tif 000013
【図５Ｄ】
2008034854.tif 000014
【図６Ａ】
2008034854.tif 000015
【図６Ｂ】
2008034854.tif 000016
【図７Ａ】
2008034854.tif 000017
【図７Ｂ】
2008034854.tif 000018
【図８】
2008034854.tif 000019