(57)【要約】【課題】  従来の変調回路では、回路規模を抑制しながらキャリアリークの抑圧及び利得制御とを同時に行うことが困難であった。【解決手段】  入力された信号を変調して出力する変調器と、基準電位からみて正方向及び負方向に等振幅であるテスト信号を変調器に出力するテスト信号生成回路と、変調器の出力する信号の包絡線を抽出する検波器と、検波器によって抽出された包絡線の振幅を判定する判定回路と、判定回路の判定結果に基づいて、検波器によって抽出された包絡線の振幅が一定となるように変調器のオフセットレベルを調整する第１の制御回路と、判定回路の判定結果に基づいて、変調器の出力する信号の振幅値を所望の振幅値に設定する第２の制御回路とを有する。【選択図】  図２
2008099126.tif 000002
【特許請求の範囲】
【請求項１】
入力された信号を変調して出力する変調器と、
基準電位からみて正方向及び負方向に等振幅であるテスト信号を前記変調器に出力するテスト信号生成回路と、
前記変調器の出力する信号の包絡線を抽出する検波器と、
前記検波器によって抽出された包絡線の振幅を判定する判定回路と、
前記判定回路の判定結果に基づいて、前記検波器によって抽出された包絡線の振幅が一定となるように前記変調器のオフセットレベルを調整する第１の制御回路と、
前記判定回路の判定結果に基づいて、前記変調器の出力する信号の振幅値を所望の振幅値に設定する第２の制御回路とを有する変調回路。
【請求項２】
前記判定回路は、前記検波器によって抽出された包絡線の振幅が一定であるかを判定する包絡線判定回路と、
前記検波器によって抽出された包絡線の振幅が所望の振幅値であるかを判定する振幅判定回路とを有することを特徴とする請求項１に記載の変調回路。
【請求項３】
前記包絡線判定回路は、前記テスト信号の正信号レベルに相当する前記検波器の出力信号の第１の振幅値と前記テスト信号の負信号レベルに相当する前記検波器の出力信号の第２の振幅値とを比較することを特徴とする請求項１あるいは２に記載の変調回路。
【請求項４】
前記包絡線判定回路は、サンプルホールド回路及び比較器によって構成されることを特徴とする請求項１乃至３に記載の変調回路。
【請求項５】
前記振幅判定回路は、前記所望の振幅値に相当する基準電圧信号を出力する基準電圧発生器を有し、
前記変調器のオフセットレベルを調整した後に平滑化された前記検波器によって抽出された包絡線と前記基準電圧信号とを比較することを特徴とする請求項１あるいは２に記載の変調回路。
【請求項６】
前記第１の制御回路は、前記包絡線判定回路の判定結果に基づいて、前記第１の振幅値と前記第２の振幅値とを等しくする調整信号を前記変調器に出力することを特徴とする請求項１乃至３に記載の変調回路。
【請求項７】
前記第２の制御回路は、オフセットレベルを調整した後に平滑化された前記検波器の出力信号の振幅値を前記基準電圧信号の振幅値に設定する制御信号を前記変調器に出力することを特徴とする請求項１に記載の変調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は変調回路に関し、特に直交変調器を有する変調回路に関する。
【背景技術】
【０００２】
従来から、通信システムにおいて変調回路が用いられている。変調回路とは、ベースバンド信号及び搬送波（以降、キャリアと称す）に基づいて、変調信号を出力する回路である。この変調回路では、例えば素子等のばらつきにより変調回路にＤＣオフセットが発生する場合がある。ＤＣオフセット成分が発生すると、キャリアリークと呼ばれるキャリア周波数成分が出力周波数に現れるため、信号品質の劣化を起こす。このようなキャリアリークを抑圧するために、ＤＣオフセットを補正するための変調回路が特許文献１あるいは、特許文献２に示されている。
【０００３】
特許文献１に記載の変調回路８０を図８に示す。図８は、ベースバンド信号発生部８１、直交変調部８２及び、キャリアリーク調整部８３を有している。この場合、直交変調部８２は、ベースバンド信号発生部８１によって出力されるベースバンド信号及び直交変調部８２内部における局部発振部によって出力されるキャリア信号に基づいて、変調信号を出力する。そして、一度変調された変調信号をキャリアリーク調整部８３内部における復調器を用いて再度ベースバンド周波数帯に復調する。その後、変調信号に存在するキャリアリーク成分を検出することによって、キャリアリーク成分が最小となるように直交変調部８３を調整し、ＤＣオフセットを補正している。
【０００４】
また、特許文献２に記載の変調回路９０を図９に示す。図９では、キャンセル搬送波信号制御回路９５によって、直行変調回路９１に発生するＤＣオフセットによって出力されるキャリアリークとは逆位相のキャリア信号を生成し、加算器９３でキャリアリークをキャンセルしている。また、利得制御回路９２によって利得の制御を行っている。
【０００５】
しかしながら、特許文献１に記載の技術では、直交変調部８２によって変調された信号を再度キャリアリーク調整部８３によって復調する必要があるため、回路規模が増大する。また、特許文献１に記載の技術では、変調回路での利得を制御する機能が存在しない。
【０００６】
また、特許文献２に記載の技術では、キャンセル搬送波信号で、キャリアリークの逆位相且つ同振幅の信号を作る必要があるため、キャリアリークを精度良くキャンセルすることが困難である。また、利得制御回路９２による利得とキャンセル搬送波信号制御回路９５による利得を調整するための制御回路が別途必要になる。このように、特許文献１あるいは特許文献２に記載の技術では、回路規模を抑制しながら利得の制御とキャリアリークの抑圧を同時に行うことは困難であった。
【特許文献１】特開２００５−２９５３７６号公報
【特許文献２】特許第３３０８８１１号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記したように、従来の変調回路では、回路規模を抑制しながらキャリアリークの抑圧及び利得制御とを同時に行うことが困難であった。
【課題を解決するための手段】
【０００８】
本発明の１態様による変調回路は、入力された信号を変調して出力する変調器と、基準電位からみて正方向及び負方向に等振幅であるテスト信号を変調器に出力するテスト信号生成回路と、変調器の出力する信号の包絡線を抽出する検波器と、検波器によって抽出された包絡線の振幅を判定する判定回路と、判定回路の判定結果に基づいて、検波器によって抽出された包絡線の振幅が一定となるように変調器のオフセットレベルを調整する第１の制御回路と、判定回路の判定結果に基づいて、変調器の出力する信号の振幅値を所望の振幅値に設定する第２の制御回路とを有する。
【０００９】
本発明の変調回路によれば、ＤＣオフセット成分を補正することによるキャリアリークの抑圧と利得の制御を同時に行うことが可能となる。また、回路規模の増大を抑制することが可能となる。
【発明の効果】
【００１０】
本発明の変調回路によれば、キャリアリークの抑圧と利得の制御とを同時に行うことが可能となる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明の実施の形態１に関わる一般的な変調回路を示すブロック図である。図１に示すように、本実施の形態の変調回路１００は変調器１、テスト信号生成回路２、検波器（以降、包絡線検波回路と称す）３、判定回路１０、制御回路６、第１の制御回路（以降、ＤＣオフセット調整回路と称す）７、第２の制御回路（以降、利得制御回路と称す）８によって構成されている。また、判定回路１０は、包絡線判定回路４及び振幅判定回路５を有している。図２は、図１に示された一般的な変調回路をより具現化した場合のブロック図である。以下、図２を参照して変調回路１００について詳細に説明する。
【００１２】
図２において、図１に示した変調器１は、直交変調器９、位相器１１、出力アンプ１２によって構成されている。また、図１に示した振幅判定回路５は、比較部１３及び基準電圧発生器１４によって構成されている。また、包絡線判定回路４は、第１のサンプル＆ホールド回路１６、第２のサンプル＆ホールド回路１７及び比較器１５を有している（図７参照）。
【００１３】
直交変調器９は、直交ベースバンド信号Ｉ及びＱ（以降、Ｉ／Ｑベースバンド信号と称す）と搬送波（以降、キャリア信号と称す）とを乗算して変調信号を出力する回路である。位相器１１は、９０℃の位相差を有するキャリア信号を生成する回路である。出力アンプ１２は、直交変調器９によって出力された変調信号を増幅して出力する回路である。
【００１４】
テスト信号生成回路２は、直交変調器９に発生するＤＣオフセットを補正するためのテスト信号を出力する回路である。また、本実施の形態において、テスト信号生成回路２は、Ｄ／Ａコンバータによって構成されている。また、この場合のテスト信号は、基準電位からみて正方向および負方向に等振幅である信号であるものとする（図４、（ｂ）参照）。また、直交変調器９とテスト信号生成回路２との間には、第１のスイッチＳＷ１が接続されている。
【００１５】
包絡線検波回路３には、出力アンプ１２を介して直交変調器９によって出力された変調信号が入力される。また、本実施の形態における包絡線検波回路３は、直交変調器９によって出力された変調信号の包絡線（以下、エンベロープと称す）を検波するものとする。また、包絡線検波回路３は、変調信号のピークレベルを検出するものであるため、ダイオードのみによって構成することが可能である。また、出力アンプ１２と包絡線検波回路３との間には、第２のスイッチＳＷ２が接続されている。
【００１６】
包絡線判定回路４は、包絡線検波回路３によって抽出されたエンベロープの最大振幅値と最小振幅値を比較する回路である。なお、本実施の形態における包絡線判定回路４の構成を図７に示す。第１のサンプル＆ホールド回路１６と第２のサンプル＆ホールド回路１７は並列に接続されている。また、第１のサンプル＆ホールド回路１６及び第２のサンプル＆ホールド回路１７の出力部には比較器１５が接続されている。
【００１７】
比較部１３は、包絡線検波回路３によって出力されるエンベロープと基準電圧発生器１４によって出力される信号を比較する回路である。
【００１８】
制御回路６は、包絡線判定回路４による比較結果に基づいて、ＤＣオフセット調整回路７を制御し、比較部１３による比較結果に基づいて、利得調整回路８を制御する回路である。また、包絡線判定回路４と制御回路６との間には第３のスイッチＳＷ３が接続されており、比較部１３と制御回路６との間には第４のスイッチＳＷ４が接続されている。
【００１９】
ＤＣオフセット調整回路７は、変調器出力での包絡線の振幅が一定となるようにＤＣオフセットを調整する回路である。また、利得調整回路８は、変調器出力での振幅を可変できる機能を有する回路である。なお、ＤＣオフセット調整回路７及び利得調整回路８は、Ｄ／Ａコンバータによって構成されている。次に、図２に示す変調回路１００の通常動作時及びＤＣオフセット補正時における動作について、図３〜図７を参照して詳細に説明する。
【００２０】
まず、図２に示す変調回路１００の通常時の理想的な動作について説明する。例えば、Ｉ／Ｑベースバンド信号及びＩ／Ｑベースバンド信号と９０℃の位相差を有するキャリア信号を直交変調器９へと入力する。なお、Ｉ／Ｑベースバンド信号として、正弦波成分（ｓｉｎ（ωＢｔ））及び余弦波成分（ｃｏｓ（ωＢｔ））が直交変調器９へと入力されるものとし、キャリア信号として、正弦波成分（ｓｉｎ（ωＬｔ））及び余弦波成分（ｃｏｓ（ωＬｔ））が直交変調器９へと入力されるものとする。すると、直交変調器９によって出力される変調信号はｓｉｎωＢｔ・ｃｏｓωＬｔ＋ｃｏｓωＢｔ・ｓｉｎωＬｔ＝ｓｉｎ（ωＬｔ＋ωＢｔ）として表される。
【００２１】
次に、図３を参照して、直交変調器９に対してテスト信号を入力する場合について説明する。この場合、テスト信号は正弦波であっても矩形波であってもよい。まずは、矩形波を出力する場合について説明する。まず、スイッチＳＷ１〜スイッチＳＷ３をオン状態とする（図３、ｓ１参照）。そして、テスト信号生成回路２によって、直交変調器９に対してテスト信号が入力される（図３、ｓ２参照）。包絡線検波回路３は、出力アンプ１２を介して直交変調器９によって出力された変調信号に基づいて、直交変調器９による出力信号のエンベロープを抽出する。
【００２２】
次に、包絡線判定回路４によって、エンベロープのレベル比較を行う（図３、ｓ３参照）。例えば、第１のサンプル＆ホールド回路１６に保持されたテスト信号の正信号レベルに相当するエンベロープの振幅値が第２のサンプル＆ホールド回路１７に保持されたテスト信号の負信号レベルに相当するエンベロープの振幅値と同一である場合、ＤＣオフセットは発生していないものと確認できる。
【００２３】
ＤＣオフセットが発生しない場合の各信号波形図を図４に示す。キャリア信号（図４、（ａ）参照）及びテスト信号の入力（図４、（ｂ）参照）に基づいて直交変調器９によって出力された変調信号は出力アンプ１２を介して、包絡線検波回路３へと入力される。ＤＣオフセットが存在しない場合、包絡線検波回路３によって抽出されるエンベロープは一定となる（図４、（ｃ）参照）。
【００２４】
一方、ある時点において、第１のサンプル＆ホールド回路１６に保持されたテスト信号の正信号レベルに相当するエンベロープの振幅値が第２のサンプル＆ホールド回路１７に保持されたテスト信号の負信号レベルに相当するエンベロープの振幅値より小さい場合（図３、ｓ４参照）、制御回路６を介してＤＣオフセット調整回路７は変調器１に存在するＤＣオフセットを正方向に補正する制御信号を出力する（図３、ｓ５参照）。
【００２５】
また、ある時点において、第１のサンプル＆ホールド回路１６に保持されたテスト信号の正信号レベルに相当するエンベロープの振幅値が第２のサンプル＆ホールド回路１７に保持されたテスト信号の負信号レベルに相当するエンベロープの振幅値より大きい場合、制御回路６を介してＤＣオフセット調整回路７は変調器１に存在するＤＣオフセットを負方向に補正する制御信号を出力する（図３、ｓ６参照）。
【００２６】
ＤＣオフセットが存在する場合における各信号波形図を図５に示す。この場合、変調器１にＤＣオフセットが存在するため、ＤＣオフセットを含んだ変調信号が出力される。そして、キャリア信号（図４、（ａ）参照）及びテスト信号の入力に基づいて直交変調器１によって出力された変調信号は出力アンプ１２を介して、包絡線検波回路３へと入力される。
【００２７】
包絡線検波回路３は、ＤＣオフセットに比例したエンベロープを抽出する（図５、（ｃ）参照）。つまり、ＤＣオフセットを含んだ変調信号に基づいて、変調器１の出力信号にはＤＣオフセットに比例した揺らぎが発生するため、包絡線検波回路３によって抽出されたエンベロープもまた、ＤＣオフセットに比例した揺らぎが発生する。
【００２８】
そして、ＤＣオフセット調整回路７は、包絡線判定回路４による比較結果に基づいた動作を行う。つまり、テスト信号の正信号レベルに相当するエンベロープの振幅値がテスト信号の負信号レベルに相当するエンベロープの振幅値より低い場合、ＤＣオフセット調整回路７は、ＤＣオフセットを正方向に補正する制御信号を出力する。一方、テスト信号の正信号レベルに相当するエンベロープの振幅値がテスト信号の負信号レベルに相当するエンベロープの振幅値より高い場合、ＤＣオフセット調整回路７はＤＣオフセットを負方向に補正する制御信号を出力する。
【００２９】
このように、ＤＣオフセットを正方向あるいは負方向に補正する制御信号を出力した後、再度包絡線判定回路４によってエンベロープのレベル比較を行う（図３、ｓ３参照）。そして、ＤＣオフセットが補正されるまで、上記動作を繰り返し実行する（図３、ｓ３、ｓ４、ｓ６、ｓ７参照）。このようにしてＤＣオフセットが補正されると、包絡線検波回路３によって抽出されるエンベロープは平滑化され、一定となる。次に、変調器１における利得の制御を行う。
【００３０】
まず、第３のスイッチＳＷ３をオフ状態とし、第４のスイッチＳＷ４をオン状態とする（図３、ｓ７参照）。比較部１３は、包絡線検波回路３によって抽出されるエンベロープのレベル信号と基準電圧発生器１４によって出力される基準電圧信号との比較を行う（図３、ｓ８参照）。ここで、基準電圧発生器１４によって出力される基準電圧信号とは、出力アンプによって出力されるべき期待値である。また、包絡線検波回路３によって出力される信号は、ＤＣオフセットが補正されてエンベロープが平滑化されたレベル信号である。
【００３１】
比較部１３によって比較した結果、包絡線検波回路３によって出力されるエンベロープが基準電圧信号より小さい場合（図３、ｓ１０参照）、利得調整回路８は変調器１の利得を増加させる制御信号を出力する（図３、ｓ１１参照）。
【００３２】
また、包絡線検波回路３によって出力されるエンベロープが基準電圧信号より大きい場合、利得調整回路８は変調器１の利得を減少させる制御信号を出力する（図３、ｓ１２参照）。そして、再度比較部１３によってレベル比較を行う（図３、ｓ８参照）。このように、包絡線検波回路３によって出力される信号が基準電圧信号のレベルと同一になるまで、上記動作を繰り返し実行する（図３、ｓ８、ｓ１０、ｓ１１、ｓ１２参照）。そして、比較部１３での検出レベルが一定になると、調整を終了する（図３、ｓ９参照）。
【００３３】
このように、利得調整回路８は、比較部１３の比較結果に基づいた動作を行う。つまり、包絡線検波回路３によって出力された信号が基準電圧信号より低い場合、利得調整回路８は直交変調器９あるいは出力アンプ１２へ出力利得を増加させる制御信号を出力する。一方、包絡線検波回路３によって出力された信号が基準電圧信号より高い場合、利得調整回路８は、直交変調器９あるいは出力アンプ１２へ出力利得を減少させる制御信号を出力する。
【００３４】
以上、テスト信号生成回路２によって矩形波のテスト信号を出力する場合について説明した。しかしながら、例えば正弦波を入力してもよい。ここで、テスト信号として正弦波を入力する場合について説明する。なお、上記に説明したテスト信号として矩形波を用いた内容と同一の部分については省略する。
【００３５】
図６（ａ）は、変調回路にＤＣオフセットが存在しない場合の包絡線検波回路３によって抽出されたエンベロープを示した図である。等振幅の正弦波を変調回路に入力する場合、ＤＣオフセットが存在しない状態では、変調回路によって出力される信号の最大振幅と最小振幅のエンベロープは等振幅となる。よって包絡線検波回路３によって抽出されたエンベロープは一定となる。なお、テスト信号が正弦波の場合は、エンベロープもまた周期的に変動する波形となる。したがって、テスト信号が正弦波の場合のエンベロープが一定であるということは、エンベロープの振幅値の頂点が等しいことと同意である。つまり、エンベロープの頂点の値が一定となる。
【００３６】
一方、変調回路にＤＣオフセットが存在する場合の各信号波形図を図６（ｂ）に示す。変調回路によって出力される信号は、最大振幅時と最小振幅時との間に大小関係が生じる。従って、検波器によって検波されるエンベロープにはＤＣオフセットに応じた大小関係が生じる。
【００３７】
そして、テスト信号として矩形波を用いた場合と同じように、最大振幅値と最小振幅値の包絡線の振幅を比較し、ＤＣオフセットを補正する。そして、包絡線の振幅が一定となった状態で振幅の絶対値を基準電圧と比較し、出力利得の制御を行う。
【００３８】
以上のように、本実施の形態に示す変調回路では、ＤＣオフセットを補正するためのテスト信号を直交変調器９へ出力する。また、包絡線判定回路４によって変調信号のエンベロープを検波し、エンベロープの大小関係を比較することによって、ＤＣオフセットを補正する。また、ＤＣオフセットが補正された後に平滑化されたエンベロープと出力されるべき基準電圧信号を比較することによって、直交変調器９あるいは出力アンプ１２の利得を制御する。よって、キャリアリークを抑圧するためのＤＣオフセットの補正と利得の制御を同時に行うことが可能となる。
【００３９】
以上、本発明の実施の形態に基づいて詳細に説明したが、本発明の趣旨を逸脱しない限り、種々の変形が可能である。例えば、本実施の形態では包絡線判定回路４と振幅判定回路５を別々に説明した。しかしながら、スイッチ等の接続により包絡線判定回路４と振幅判定回路５を共用することが可能となる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態に関わる一般的な変調回路１００を示す図である。
【図２】本発明の実施の形態に関わる変調回路１００を示す図である。
【図３】本発明の実施の形態に関わる変調回路１００のフローチャート図である。
【図４】本発明の実施の形態に関わるＤＣオフセットが存在しない場合の各信号波形図である。
【図５】本発明の実施の形態に関わる矩形波のテスト信号を用いた場合の各信号波形図である。
【図６】本発明の実施の形態に関わる正弦波のテスト信号を用いた場合の各信号波形図である。
【図７】本発明の実施の形態に関わる包絡線判定回路内部の構成図である。
【図８】従来の変調回路を示す図である。
【図９】従来の変調回路を示す図である。
【符号の説明】
【００４１】
１              変調器
２              テスト信号生成回路
３              包絡線検波回路
４              包絡線判定回路
５              振幅判定回路
６              制御回路
７              ＤＣオフセット調整回路
８              利得制御回路
９              直交変調器
１０            判定回路
１１            位相器
１２            出力アンプ
１３            比較部
１４            基準電圧発生器
１５            比較器
１６            第１のサンプル＆ホールド回路
１７            第２のサンプル＆ホールド回路
１００          変調回路
ＳＷ１〜ＳＷ４  第１〜第４のスイッチ
【図１】
2008099126.tif 000003
【図２】
2008099126.tif 000004
【図３】
2008099126.tif 000005
【図４】
2008099126.tif 000006
【図５】
2008099126.tif 000007
【図６】
2008099126.tif 000008
【図７】
2008099126.tif 000009
【図８】
2008099126.tif 000010
【図９】
2008099126.tif 000011