(57)【要約】【課題】負荷が、経時的に劣化する特性をもつ発光素子の場合であっても、発光素子の経時劣化による輝度低下を画素毎に検知し、補正（補償ということもできる）することによって、長時間、安定した画像形成を実現する駆動回路、及び該回路を用いた画像形成装置を提供する。【解決手段】発光素子の経時劣化による輝度低下を補正するために、表示信号Ｖｓｉｇを容量２に蓄積し、駆動トランジスタであるＴＦＴ３によって表示電流を発光素子５に供給する画素回路において、ＴＦＴ９のゲートに該表示電流を供給し、ＴＦＴ９のソースを可変バイアス電圧１０によって、（表示電流による発光素子５のアノード電位−ＴＦＴ９のしきい値）に設定することによって、発光素子９の経時劣化による電圧上昇分をＴＦＴ９のソース・ドレイン電流として取り出し、該ソース・ドレイン電流を補正信号として容量２から流し、ＴＦＴ３のゲート電位を調整することによって、表示電流を補正して発光素子５の輝度を補正する。【選択図】図１
2008077110.tif 000002
【特許請求の範囲】
【請求項１】
駆動回路において、
負荷に入力信号に応じた駆動電流を供給するための駆動トランジスタと、
前記駆動トランジスタのゲートとドレインの間が短絡された状態で、電源から供給される所定の電流を前記駆動トランジスタに供給して、前記駆動トランジスタのゲート電圧を設定する電圧設定回路と、
前記負荷の入力端子電位に応じて補正信号を生成し、当該補正信号によって前記ゲート電圧を変化させて前記負荷に供給する前記駆動電流を補正する補正回路と、を有し、
前記電圧設定回路は、当該電圧設定回路が動作する場合には前記駆動トランジスタのゲートとドレインとを短絡するためにオンとなり、前記補正回路が動作する場合にはオフとなる第１スイッチングトランジスタを有し、
前記補正回路は、前記負荷の入力端子に接続されており、当該補正回路が動作する場合にはオンとなって前記補正信号を生成するために前記負荷の入力端子電位を前記補正回路に供給し、前記電圧設定回路が動作する場合及び前記負荷に前記補正された電流を供給する場合にはオフとなる第２スイッチングトランジスタを有することを特徴とする駆動回路。
【請求項２】
前記補正回路は、
前記負荷の入力端子に前記第２スイッチングトランジスタを介して接続される容量と、
前記容量に接続されるゲートを有し、前記駆動トランジスタのゲート電位を変化させるための補正用トランジスタと、
前記補正用トランジスタのソースまたはドレインに接続されるダイオード特性を有する非線形素子と、
を有することを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記非線形素子に電流を流すための第２駆動トランジスタを有し、
前記駆動トランジスタのゲートと前記第２駆動トランジスタのゲートとが接続されていることを特徴とする請求項２に記載の駆動回路。
【請求項４】
前記負荷は発光素子であり、該発光素子と請求項１乃至３のいずれかに記載の駆動回路とを有する画素回路が複数配列された画素回路群を有する画像形成装置において、
前記画素回路群は２次元マトリクス状に配置され、該画素回路群に前記発光素子の発光により画像を形成する表示部と、
画像信号を当該画素回路群に供給する列駆動回路と、
列駆動回路に画像データを供給する画像データ供給回路と、
記憶媒体に記憶された圧縮画像データをデコードして前記画像データ供給回路に供給するデコーダと、
を具備することを特徴とする画像形成装置。
【請求項５】
前記負荷は発光素子であり、該発光素子と請求項１乃至３のいずれかに記載の駆動回路とを有する画素回路が複数配列された画素回路群を有する画像形成装置において、
感光体と、
前記感光体を帯電させるための帯電器と、
少なくとも１次元マトリクス状に配置された前記画素回路群を有し、該画素回路群に前記発光素子の発光により、感光体に潜像を形成するための露光器と、
現像器と、
を具備し、
画像信号を当該画素回路群に供給する列駆動回路と、
列駆動回路に画像データを供給する画像データ供給回路と、
を具備することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビ受像機、デジタルカメラ、デジタルビデオカメラレコーダ、コンピュータのモニター、電子写真方式のプリンタなどに代表される画像形成装置に用いることができる負荷の駆動回路に関するものであり、より具体的には負荷として発光素子を用いたディスプレイや露光器に用いることができる発光素子の駆動回路に関するものである。
【背景技術】
【０００２】
負荷の一例として、発光素子、特に、有機ＥＬ（エレクトロルミネッセンス）素子は、高輝度発光が可能な薄膜積層の面状の自発光素子である。このＥＬ素子は有機層の機能積層数を増やすことにより（非特許文献１及び２参照）、低電圧で高効率な発光を可能としている。有機ＥＬ素子は電流に対し略リニアな発光強度が得られるため、定電流駆動方法が提案されている。
【０００３】
図８に、従来のＥＬ素子を用いた表示素子の１画素の回路構成例を示す。図中、１，３，４は薄膜トランジスタ（ＴＦＴ）、２は容量、５はＥＬ素子、６は電流計、７は電源である。当該回路の動作を図９のタイミングチャートにより説明する。
【０００４】
所定の書き込み期間に、ｎ型ＴＦＴ１のソース電位Ｖｓｉｇが、当該画素が次のフレームで表示する輝度に応じた表示信号に設定され、図９に示される様に当該信号が確定する時刻ｔ１にＴＦＴ１のゲート電位Ｖｇ１がＨ（ハイレベル）となり、該ＴＦＴ１がオンして容量２に該表示信号に応じた電荷が蓄積される。次いでｔ２でＶｇ１がＬ（ローレベル）となり、ＴＦＴ１は再びオフとなり、同時にｎ型ＴＦＴ４のゲート電位Ｖｇ２がＨとなって、ＴＦＴ４がオンとなるため、ＴＦＴ３には容量２に蓄積された電荷に応じた電流（表示電流）が流れ、ＥＬ素子５に供給され、次の書き込みが行われるまで表示信号に応じた輝度で発光する。符号６は電流計であり、実際の駆動回路には必要ないが、動作説明のためにここでは描かれている。
【０００５】
しかしながら、有機ＥＬ素子は、一定電流で発光させていても、積層された有機層の劣化により、インピーダンスが変化し、図１０に示すように経時的に輝度の低下が起こることが知られている。図１０は大まかな傾向を示しており、実際の有機ＥＬ素子の特性の経時変化はこの図に限定されるものではない。
【０００６】
そのため、駆動時間を計測し輝度を変更する方法や、輝度をセンサにより検知して駆動電圧を調整する方法（特許文献１参照）などが提案されている。
【０００７】
【特許文献１】特開昭５９−５５４８７号公報
【非特許文献１】「アプライド・フィジックス・レターズ」第５１巻、１９８７年、９１３
【非特許文献２】「ジャーナル  オブ  アプライド・フィジックス」第６５巻、１９８９年、３６１０
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記した有機ＥＬ素子の劣化による輝度低下に対する提案は、駆動時間を記憶する手段やセンサが必要であり、また、画素毎にフレーム単位で輝度の変化を補償することは困難であった。
【０００９】
本発明の目的は、経時的に劣化してインピーダンスや抵抗が変化するような負荷であっても、長期的に安定的に駆動することができる駆動回路、及びそれを用いた画像形成装置を提供することにある。
【００１０】
本発明の別の目的は、負荷が、経時的に劣化する特性をもつ発光素子の場合であっても、発光素子の経時劣化による輝度低下を画素毎に検知し、補正（補償ということもできる）することによって、長時間、安定した画像形成を実現することにある。
【課題を解決するための手段】
【００１１】
本発明の駆動回路は、
負荷に入力信号に応じた駆動電流を供給するための駆動トランジスタと、
前記駆動トランジスタのゲートとドレインの間が短絡された状態で、電源から供給される所定の電流を前記駆動トランジスタに供給して、前記駆動トランジスタのゲート電圧を設定する電圧設定回路と、
前記負荷の入力端子電位に応じて補正信号を生成し、当該補正信号によって前記ゲート電圧を変化させて前記負荷に供給する前記駆動電流を補正する補正回路と、を有し、
前記電圧設定回路は、当該電圧設定回路が動作する場合には前記駆動トランジスタのゲートとドレインとを短絡するためにオンとなり、前記補正回路が動作する場合にはオフとなる第１スイッチングトランジスタを有し、
前記補正回路は、前記負荷の入力端子に接続されており、当該補正回路が動作する場合にはオンとなって前記補正信号を生成するために前記負荷の入力端子電位を前記補正回路に供給し、前記電圧設定回路が動作する場合及び前記負荷に前記補正された電流を供給する場合にはオフとなる第２スイッチングトランジスタを有することを特徴とする。
【００１２】
ここで、好ましくは、前記補正回路は、
前記負荷の入力端子に前記第２スイッチングトランジスタを介して接続される容量と、
前記容量に接続されるゲートを有し、前記駆動トランジスタのゲート電位を変化させるための補正用トランジスタと、
前記補正用トランジスタのソースまたはドレインに接続されるダイオード特性を有する非線形素子と、
を有するとよい。
【００１３】
また、好ましくは、前記非線形素子に電流を流すための第２駆動トランジスタを有し、
前記駆動トランジスタのゲートと前記第２駆動トランジスタのゲートとが接続されている。
【００１４】
また、前記負荷は発光素子であり、該発光素子と上記の駆動回路とを有する画素回路が複数配列された画素回路群を有する画像形成装置において、
前記画素回路群は２次元マトリクス状に配置され、該画素回路群に前記発光素子の発光により画像を形成する表示部と、
画像信号を当該画素回路群に供給する列駆動回路と、
列駆動回路に画像データを供給する画像データ供給回路と、
記憶媒体に記憶された圧縮画像データをデコードして前記画像データ供給回路に供給するデコーダと、
を具備することも好ましいものである。
【００１５】
更に、前記負荷は発光素子であり、該発光素子と上記の駆動回路とを有する画素回路が複数配列された画素回路群を有する画像形成装置において、
感光体と、
前記感光体を帯電させるための帯電器と、
少なくとも１次元マトリクス状に配置された前記画素回路群を有し、該画素回路群に前記発光素子の発光により、感光体に潜像を形成するための露光器と、
現像器と、
を具備し、
画像信号を当該画素回路群に供給する列駆動回路と、
列駆動回路に画像データを供給する画像データ供給回路と、
を具備することも好ましいものである。
【発明の効果】
【００１６】
本発明によれば、経時的に劣化してインピーダンスや抵抗が変化するような負荷であっても、フィードバックがかかることにより、長期的に安定的に駆動することができる。
【００１７】
例えば、負荷として経時的に劣化して輝度が低下する特性をもつ発光素子を用いる場合には、画素毎に、例えば、フレーム単位で輝度の補正を行うことができる。よって、経時的な発光素子の劣化が画像に影響せず、安定した画像を長期にわたって表示することができる。このため、ディスプレイのような画像形成装置や、電子写真方式の画像形成装置において、本発明は好適に用いられる。
【発明を実施するための最良の形態】
【００１８】
先ず、本発明の駆動回路の動作の理解を容易にするために、図を参照して基本動作について説明する。
【００１９】
図８に示した回路では、所定の電流が供給された負荷としての発光素子５の輝度は、図１０に示すように経時的に低下し、発光素子５の両端子間の電圧は上昇する。これは、発光素子５の有機層の劣化により、該素子５のインピーダンスが上昇するためである。本発明の実施形態においては、このときの電圧上昇を発光素子５のインピーダンス変化量として検知し、駆動トランジスタであるＴＦＴ３にフィードバックし、該ＴＦＴ３が発光素子５に供給する電流量を調整することによって、発光素子５に流れる電流を補正し発光素子の輝度を補正する。
【００２０】
図１０に示すように、電圧変化は曲線である。一方、輝度変化は電圧上昇と略逆カーブの曲線を描く。そこで、図１１に示す回路を試作した。図中、６１はコンデンサ、６２はＴＦＴ、６３は可変バイアス電圧、６４は電圧計である。ＴＦＴ６２はｎチャネル型であり、コンデンサ６１のコモン側に設けたＴＦＴ６２の制御端子の電位を、可変バイアス電圧６３によって、ＴＦＴ６２のしきい値から使用電流値までの範囲内で可変バイアス電圧Ｖｇｂｉａｓを変化させた。その結果、ＴＦＴ６２のソース・ドレイン間電圧は、図１２に示す特性を示した。当該特性は、図８のｐ型ＴＦＴ３のソース・ドレイン電流特性とは逆である。また、コンデンサ６１の電圧は電荷量に比例する。即ち、ＴＦＴ６２のソース・ドレイン電流の通電時間に比例する。従って、図１１の回路を図８の回路に組み込み、ＴＦＴ６２のソース・ドレイン間電圧を図８の回路のＴＦＴ３のゲート電圧として利用すれば、ＴＦＴ６２の制御端子に略リニアに変化する電流を印加することで、発光素子５の輝度低下をリニアに補償することができるはずである。
【００２１】
ここで本発明に用いることができる負荷としては、無機材料で構成されたＬＥＤ、有機材料で構成されたＬＥＤ（これを有機ＥＬと呼ぶことも多い）、電子放出素子、電子放出素子と発光体で構成された発光素子、などである。特に、電流値によって輝度を調整しうる発光素子は好適である。
【００２２】
本発明に用いられるトランジスタとしては、絶縁ゲート型トランジスタ、具体的には、バルクシリコンを用いたＭＯＳトランジスタでもよいが、基板の絶縁性表面上に半導体層を有する薄膜トランジスタ（ＴＦＴ）が好ましく用いられる。ＴＦＴはいわゆる非晶質半導体を用いたＴＦＴ、多結晶半導体を用いたＴＦＴ、単結晶半導体を用いたＴＦＴのいずれでも良いが、多結晶半導体を用いたＴＦＴ特に低温ポリシリコンＴＦＴが好適に用いられる。
【００２３】
以下に、具体的な回路構成例を示す。
【００２４】
〔実施形態１〕
図１に、本発明の表示素子の一実施形態の画素回路を示す。負荷としては、発光素子５が用いられる。図中、１，３，４，８，９，１２はＴＦＴであり、ＴＦＴ３のみがｐ型、他のＴＦＴはｎ型である。また、２，１１は容量、５は発光素子、６は電流計、７は電源、１０は可変又は固定のバイアス電圧源である。図中、ＴＦＴ３が駆動トランジスタ、ＴＦＴ９が第２のトランジスタである。電流計６は実際の駆動回路では必要のないものである。
【００２５】
本実施形態の負荷の駆動回路は、電圧プログラミング型であり、各画素回路には表示輝度に応じた電圧からなる入力信号が表示信号Ｖｓｉｇとして印加される。当該画素の動作を図２のタイミングチャートにより説明する。
【００２６】
アドレス用トランジスタとしてのｎチャンネルＴＦＴ１の入力端子に次のフレームで表示する輝度に応じた表示信号Ｖｓｉｇが入力されており、確定した時刻ｔ１において、アドレス用トランジスタとしてのＴＦＴ１のゲート電圧Ｖｇ１がＨとなり、ＴＦＴ１がオンして上記表示信号の電圧値に応じた電荷が保持容量２に蓄積され、駆動用トランジスタとしてのｐチャンネルＴＦＴ３のゲートが上記表示信号に応じた電位となる。
【００２７】
時刻ｔ２において、Ｖｇ１がＬとなりＴＦＴ１がオフとなると同時に、Ｖｇ２がＨとなりスイッチングトランジスタとしてのＴＦＴ４がオンとなる。これにより、ＴＦＴ３はゲート電位に応じた値の電流（表示電流Ｉｏｕｔ）をＴＦＴ４を介して発光素子５に供給する。また、当該時刻ｔ２においては、Ｖｇ４もＨとなって第２のスイッチングトランジスタとしてのＴＦＴ８がオンしており、補正用トランジスタとしてのＴＦＴ９のゲート電位は発光素子５の入力端子（アノード）電位と等しくなる。ここで、ＴＦＴ９のソースを（表示電流に対する発光素子５のアノード電位−ＴＦＴ９のしきい値）に設定しておけば、すなわち、所定の電位をＰｓ、駆動電流に対する発光素子のアノード端子電位をＰｉ、補正用トランジスタ９のしきい値電圧をＶｔｈとしたときに、Ｐｓ＝Ｐｉ−Ｖｔｈとし、補正用トランジスタのソース電位を所定の電位Ｐｓに設定することにより、劣化によって上昇した電圧分を、ＴＦＴ９のソース・ドレイン電流（補正信号）として取り出すことができる。
【００２８】
こうして、ＴＦＴ９のソース・ドレイン電流が確定した後、時刻ｔ３においてＶｇ４をＬとしてＴＦＴ８をオフし、同時にＶｇ３をＨとしてスイッチングトランジスタとしてのＴＦＴ１２をオンすることで、ＴＦＴ９のソース・ドレイン電流を容量２から流す。その結果、ＴＦＴ３のゲート電位が低下し、ＴＦＴ３が発光素子５に供給する電流量が増加（Δｉ）し、劣化前と同様の輝度で発光する。この電流と輝度の関係はリニアであるため、図１０に示される関係で輝度が補正される。
【００２９】
具体的には電源７の電源電圧を１０Ｖ、保持容量２に入力し保持される電圧を７．３Ｖ程度とし、可変バイアス電圧源１０の設定出力電圧を２．５Ｖ程度とし、容量１１では５Ｖ程度が検出されていた画素回路の場合、長期間の使用を続けることによって、発光素子としての有機ＥＬ素子の輝度が下がるとともに抵抗が上昇し、これに合わせて発光素子のアノード電圧が上昇する。ＴＦＴ８がオンしてこれを検出すると、容量１１では６Ｖ程度が検出されるので、補正用トランジスタであるＴＦＴ９はそのゲート電圧が上昇するため、より一層電流を流そうとする。そこで、ＴＦＴ１２をオンすると保持容量２に保持された電圧は７．３Ｖより低い値に下降し、駆動トランジスタであるＴＦＴ３のゲート電圧が下がるので、ＴＦＴ３はより一層大きな電流を流そうとする。こうして、有機ＥＬ素子には、長期間の使用前より大きな駆動電流が流れて、長期間の使用後であっても、使用前と同様の輝度で発光することができるようになる。
【００３０】
本実施形態においては、ＴＦＴ９のサイズを調整しＴＦＴのゲート電圧−ドレイン電流特性を変えることによって、補正信号に係数をかけ、図１１、図１２に示されるＴＦＴ６２（ＴＦＴ９相当）のＶｇｂｉａｓとＶｏｕｔの関係を変更し、図１０に示される電圧−輝度特性から成る輝度を一定に保つことが可能である。
【００３１】
〔実施形態２〕
図３に本発明の表示素子の第２の実施形態の画素回路を示す。図中、１３はダイオード特性を持つ非線形素子、１４はｐ型のＴＦＴである。負荷としては、発光素子５が用いられる。
【００３２】
本実施形態の画素回路は、第１の実施形態の画素回路の可変バイアス電圧１０を非線形素子１３とし、駆動トランジスタであるＴＦＴ３とＴＦＴ１４とでカレントミラー回路を構成したものである。本画素回路の動作を図２のタイミングチャートにより説明する。
【００３３】
時刻ｔ１に表示信号が確定すると、Ｖｇ１がＨとなってＴＦＴ１がオンし、容量２に表示信号に応じた電荷が蓄積され、ＴＦＴ３，１４のゲート電位が設定される。次いで、時刻ｔ２において、Ｖｇ１がＬとなると同時にＶｇ２，Ｖｇ４がＨとなり、ＴＦＴ１がオフ、ＴＦＴ４，８が同時にオンとなる。その結果、表示信号に応じた電流がＴＦＴ３よりＴＦＴ４を介して発光素子５及びＴＦＴ９のゲートに供給される。ここで、ｐ型のＴＦＴ３，１４で構成されるカレントミラー回路により、発光素子５に供給される表示電流と同じ値の電流が非線形素子１３にも流れており、これにより、ＴＦＴ９のソースのバイアス電圧は、非線形素子１３の順方向電位（表示電流に対する発光素子５のアノード電位−ＴＦＴ９のしきい値に予め設計）に設定される。すなわち、所定の電位をＰｓ、駆動電流に対する発光素子のアノード端子電位をＰｉ、補正用トランジスタ９のしきい値電圧をＶｔｈとしたときに、Ｐｓ＝Ｐｉ−Ｖｔｈとし、補正用トランジスタのソース電位を所定の電位Ｐｓとなるように非線形素子としてのダイオード１３を設計する。その結果、劣化によって上昇した電圧分を、ＴＦＴ９のソース・ドレイン電流（補正信号）として取り出すことができる。
【００３４】
ＴＦＴ９のソース・ドレイン電流が確定した後、時刻ｔ３においてＶｇ４をＬとしてＴＦＴ８をオフし、同時にＶｇ３をＨとしてＴＦＴ１２をオンすることで、ＴＦＴ９のソース・ドレイン電流を容量２に供給する。その結果、ＴＦＴ３のゲート電位が低下し、ＴＦＴ３が発光素子５に供給する電流量が増加し、発光素子５は劣化前と同様の輝度で発光する。この電流と輝度の関係はリニアであるため、図１０に示される関係で輝度が補正される。
【００３５】
本実施形態においても、ＴＦＴ９のサイズを調整することによって、補正信号に係数をかけることも可能である。
【００３６】
〔実施形態３〕
図４に本発明の表示素子の第３の実施形態の画素回路を示す。図中、３、１４、１５，１６はｐ型ＴＦＴ，１、８、９、１２、１７はｎ型のＴＦＴである。負荷としては、発光素子５が用いられる。
【００３７】
当該表示素子は電流プログラミング型であり、各画素回路には入力信号として表示輝度に応じた電流からなる表示信号Ｉｄａｔａが印加される。当該画素の動作を図５のタイミングチャートにより説明する。
【００３８】
アドレス用トランジスタとしてのｎチャンネルＴＦＴ１の入力端子に次のフレームで表示する輝度に応じた表示信号が入力され、確定した時刻ｔ１において、ＴＦＴ１，１７のゲート電位Ｖｇ１，６がＨとなると同時にＴＦＴ１６のゲート電位Ｖｇ５がＬとなり、ＴＦＴ１，１７，１６がオンして上記表示信号の電流値に応じた電荷が容量２に蓄積され、ＴＦＴ３，１４のゲートが上記表示信号に応じた電位となる。
【００３９】
時刻ｔ２において、Ｖｇ１，６がＬ、Ｖｇ５がＨとなって、ＴＦＴ１，１７，１６がオフする。同時に、Ｖｇ２がＬ、Ｖｇ４がＨとなり、ＴＦＴ８，１５がオンとなって、表示信号に応じた電流がＴＦＴ３よりＴＦＴ１５を介して発光素子５及びＴＦＴ９のゲートに供給される。ここで、ｐ型のＴＦＴ３，１４で構成されるカレントミラー回路により、発光素子５に供給される表示電流と同じ値の電流が非線形素子１３にも流れており、これにより、ＴＦＴ９のソースのバイアス電圧は、非線形素子１３の順方向電位（表示電流に対する発光素子５のアノード電位−ＴＦＴ９のしきい値に予め設計）に設定される。すなわち、所定の電位をＰｓ、駆動電流に対する発光素子のアノード端子電位をＰｉ、補正用トランジスタ９のしきい値電圧をＶｔｈとしたときに、Ｐｓ＝Ｐｉ−Ｖｔｈとし、補正用トランジスタのソース電位を所定の電位Ｐｓとなるように非線形素子としてのダイオード１３を設計する。その結果、劣化によって上昇した電圧分を、ＴＦＴ９のソース・ドレイン電流（補正信号）として取り出すことができる。
【００４０】
時刻ｔ３において、Ｖｇ２がＨ、Ｖｇ４がＬとなってＴＦＴ８，１５がオフとなると同時に、Ｖｇ３がＨ、Ｖｇ５がＬとなり、ＴＦＴ９，１２，１６がオンとなる。その結果、ＴＦＴ９のソース・ドレイン電流が容量２から流れ、ＴＦＴ３のゲート電位が低下する。
【００４１】
時刻ｔ４において、Ｖｇ３がＬとなり、Ｖｇ５がＨとなり、ＴＦＴ１２，１６がオフすると同時に、Ｖｇ２がＬとなってＴＦＴ１５がオンし、表示電流に劣化分の補正信号が加わった電流が発光素子５に流れ、発光素子５は劣化前と同様の輝度で発光する。この電流と輝度の関係はリニアであるため、図１０に示される関係で輝度が補正される。
【００４２】
本実施形態においても、ＴＦＴ９のサイズを調整することによって、補正信号に係数をかけることも可能である。
【００４３】
以上説明した各実施形態のように、所定の期間、例えば１フレーム期間又は数フレーム期間毎にスイッチングトランジスタであるＴＦＴ８、１２をオンして、負荷のインピーダンス（抵抗やアノード電圧とみることもできる）を検出して、それをもとに駆動電流を補正することにより、負荷を所望の現象を発現させるに必要な電流で駆動することができる。この典型例が有機ＥＬ素子を用いた画素回路である。
【００４４】
（実施形態４）
図６に示す本実施形態の画像形成装置は、上述した各実施形態１〜３の画素回路を多数用いたものであり、前記画素回路群は２次元マトリクス状に配置され、該画素回路群に前記発光素子の発光により画像を形成する表示部４１を有している。また、列駆動回路４２は画像信号（Ｖｓｉｇ、又は、Ｉｄａｔａ）を該画素回路群に供給する。表示部４１は列駆動回路４２と行選択回路４６とによって、駆動制御がなされる。列駆動回路４２にアナログ又はデジタルの画像データＤＡＴＡを供給する画像データ供給回路４３は、コントラスト調整やガンマ調整やシャープネス調整やスケーリングなどの画像処理を行えることが好ましいものである。更に、記憶媒体４４に記憶された圧縮画像データＪＰＧをデコードして前記画像データ供給回路４３に供給するデコーダ４５とを具備する。この装置はＴＶ受像機やデジタルカメラやデジタルビデオカメラレコーダーのモニターとして好適に用いられる。
【００４５】
（実施形態５）
図７に示す本実施形態の画像形成装置は、上述した各実施形態１〜３の画素回路を多数用いたものであり、前記画素回路群は少なくとも１次元マトリクス状に配置され発光素子アレイを構成している。この画像形成装置は、電子写真式のプリンタであり、感光体５１と、前記感光体５１を帯電させるための帯電器５２と、該画素回路群に前記発光素子の発光により、感光体５１に潜像を形成するための露光器５３とを有している。露光器５３が上記発光素子アレイを含む。
【００４６】
また、この装置は、現像器５４を具備している。更に露光器５３内にあり不図示の列駆動回路は画像信号を当該画素回路群に供給し、これと同期して発光素子アレイが発光し、感光体５１が回転する。列駆動回路に画像データを供給する画像データ供給回路４３は、上記実施形態４と同じようなものを用いることができるが、この形態では静止画のみを扱うため、内部の構成は異なる。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施形態の画素回路図である。
【図２】図１の回路の動作のタイミングチャートである。
【図３】本発明の他の実施形態の画素回路図である。
【図４】本発明の他の実施形態の画素回路図である。
【図５】図４の回路の動作のタイミングチャートである。
【図６】本発明の画像形成装置の一実施形態のブロック図である。
【図７】本発明の画像形成装置の他の実施形態の概略構成図である。
【図８】従来の表示素子の画素回路図である。
【図９】図８の回路の動作のタイミングチャートである。
【図１０】図８の回路の発光素子にかかる経時変化を示す図である。
【図１１】本発明の基本原理を説明するための回路図である。
【図１２】図１１の回路における電圧特性図である。
【符号の説明】
【００４８】
１，３，４，８，９，１２，１４，１５  ＴＦＴ
２，１１  容量
５  発光素子
６  電流計
７  電源
１０  可変バイアス電圧
１３  非線形素子
４１  表示部
４２  列駆動回路
４３  画像データ供給回路
４４  記憶媒体
４５  デコーダ
５１  感光体
５２  帯電器
５３  露光器
６１  容量
６２  ＴＦＴ
６３  可変バイアス電圧
６４  電圧計
６５  電源
【図１】
2008077110.tif 000003
【図２】
2008077110.tif 000004
【図３】
2008077110.tif 000005
【図４】
2008077110.tif 000006
【図５】
2008077110.tif 000007
【図６】
2008077110.tif 000008
【図７】
2008077110.tif 000009
【図８】
2008077110.tif 000010
【図９】
2008077110.tif 000011
【図１０】
2008077110.tif 000012
【図１１】
2008077110.tif 000013
【図１２】
2008077110.tif 000014