(57)【要約】【課題】本発明は、稼動系制御装置の応答遅延を防止する。【解決手段】制御プログラムを記憶する記憶部１１５と、記憶部１１５から制御プログラムを読み込み、読み込んだ制御プログラムから制御データ名を抽出し、抽出した制御データ名が、定数データ名又は一時的変数データ名である場合には、この制御データ名に対応する制御データを転送非対象データと判定し、転送非対象データ以外の制御データを転送対象データと判定する制御データ判定手段１０１ａと、制御データ判定手段１０１ａにより判定された転送非対象データ及び転送対象データとが、制御データ記憶手段１６ｂに分離されて記憶されるように記憶領域のアドレスを割り付ける制御データ割付手段１０１ｂとを備える。【選択図】      図２
2008077498.tif 000002
【特許請求の範囲】
【請求項１】
命令語と制御データ名とを含む制御プログラム及び制御データ記憶手段に記憶された制御データに基づいて機器の制御を行い、障害発生時には制御を待機系の制御装置へ切り替えることが可能な制御装置に対してソフトウェア保守を行う保守制御装置であって、
前記制御プログラムを記憶する記憶部と、
前記記憶部から制御プログラムを読み込み、読み込んだ制御プログラムから前記制御データ名を抽出し、抽出した制御データ名が、定数データ名及び前記待機系の制御装置が生成可能な一時的変数データ名である場合には、この制御データ名に対応する制御データを転送非対象データと判定し、転送非対象データ以外の制御データを転送対象データと判定する制御データ判定手段と、
前記制御データ判定手段により判定された転送非対象データ及び転送対象データとが、分離されて前記制御データ記憶手段に記憶されるように記憶領域のアドレスを割り付ける制御データ割付手段と、
を備えることを特徴とする保守制御装置。
【請求項２】
前記制御データ判定手段は、更に、
前記抽出した制御データ名に対応する制御データが、前記待機系の制御装置において外部入力により取得が可能である場合は、この制御データを転送非対象データと判定する
ことを特徴とする請求項１に記載の保守制御装置。
【請求項３】
前記制御データ判定手段は、更に、
前記抽出した制御データ名が、前記制御プログラムの１実行周期の間に一度も数値が代入されない制御データ名である場合は、この制御データ名に対応する制御データを転送非対象データと判定する
ことを特徴とする請求項１又は２に記載の保守制御装置。
【請求項４】
前記制御データ判定手段は、更に、
前記抽出した制御データ名に対応する制御データが、定数データ又は前記待機系の制御装置において外部入力により取得が可能な制御データを用いて算出可能である制御データである場合は、この制御データを転送非対象データと判定する
ことを特徴とする請求項１乃至３のいずれか１項に記載の保守制御装置。
【請求項５】
前記制御データ判定手段は、更に、
前記抽出した制御データ名に対応する制御データが、参照される前に値が変更される場合は、この制御データを転送非対象データと判定する
ことを特徴とする請求項１乃至４のいずれか１項に記載の保守制御装置。
【請求項６】
前記制御データ判定手段は、更に、
前記抽出した制御データ名に対応する制御データが、利用者による外部入力により転送非対象データとして設定されている場合は、この制御データを転送非対象データと判定する
ことを特徴とする請求項１乃至５のいずれか１項に記載の保守制御装置。
【請求項７】
前記制御データ判定手段は、更に、
前記抽出した制御データ名が、実行されなかった前記制御プログラムにのみ含まれる場合は、この制御データ名に対応する制御データを転送非対象データと判定する
ことを特徴とする請求項１乃至６のいずれか１項に記載の保守制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御装置の応答遅延を防止する保守制御装置に関する。
【背景技術】
【０００２】
プラントに用いられる機器等を制御する制御装置においては、信頼性及び可用性の向上のため、待機冗長化構成の二重化制御システムが一般的に良く知られている。
【０００３】
この待機冗長化構成の二重化制御システムは、予め稼動系制御装置と待機系制御装置の二系統の制御装置を備え、稼動系制御装置に停電や故障などの何らかの障害が発生したときに、稼動系制御装置から待機系制御装置へ制御を切り替えるものである。
【０００４】
この従来の二重化制御システムでは、稼動系制御装置に何らかの障害が発生したときに、稼動系制御装置から待機系制御装置へ制御を切り替えるので、これらの装置の制御状態を同期させておく必要がある。そのためには、制御プログラムの実行周期毎に実行結果データを稼動系制御装置から待機系制御装置へ転送しておく必要があった。
【０００５】
しかし、転送する実行結果データ量が多くなると、転送処理に時間がかかり、稼動系制御装置が制御プログラムの実行周期内で転送処理を完了できなくなる。これにより、稼動系制御装置の応答が遅延するという問題があった。
【０００６】
そこで、稼動系制御装置で中央演算処理装置が主メモリにアクセスしたデータを稼動系のデータモニタ装置がモニタし、データ転送装置によって待機系処理装置に転送され、待機系に転送されたデータは待機系のデータ蓄積装置により蓄積され、蓄積されたデータはデータ展開装置により待機系の主メモリに書込み展開される二重化システムが提案されている（例えば、特許文献１）。
【特許文献１】特開平８−３２８８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１に記載の二重化システムでは、稼動系制御装置は、稼動系制御装置から待機系制御装置への処理引継ぎ情報であるチェックポイントデータの全てを転送する必要があるため、転送するチェックポイントデータ量が多くなると、転送されるチェックポイントデータ量が蓄積装置の蓄積容量をオーバーし、蓄積装置フル発生通知信号が頻繁に発生し、その結果、稼動系制御装置の応答が遅延するという問題があった。
【０００８】
また、蓄積装置の蓄積容量を大きくするには、それだけコストが増大するという問題があった。
【０００９】
本発明は、上記課題に鑑みてなされたものであり、稼動系制御装置から待機系の制御装置へのデータ転送量を極力少なくし、稼動系制御装置の応答遅延を防止する保守制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明に係る保守制御装置の第１の特徴は、命令語と制御データ名とを含む制御プログラム及び制御データ記憶手段に記憶された制御データに基づいて機器の制御を行い、障害発生時には制御を待機系の制御装置へ切り替えることが可能な制御装置に対してソフトウェア保守を行う制御プログラム保守装置であって、制御プログラムを記憶する記憶部と、記憶部から制御プログラムを読み込み、読み込んだ制御プログラムから前記制御データ名を抽出し、抽出した制御データ名が、定数データ名及び前記待機系の制御装置が生成可能な一時的変数データ名である場合には、この制御データ名に対応する制御データを転送非対象データと判定し、転送非対象データ以外の制御データを転送対象データと判定する制御データ判定手段と、制御データ判定手段により判定された転送非対象データ及び転送対象データとが、分離されて前記制御データ記憶手段に記憶されるように記憶領域のアドレスを割り付ける制御データ割付手段とを備えることにある。
【発明の効果】
【００１１】
本発明によれば、制御装置の応答遅延を防止することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る保守制御装置の一実施の形態について図面を参照して説明する。
【００１３】
本実施形態では、転送非対象データ及び転送対象データとが、稼動系制御装置の制御データ記憶手段に分離されて記憶されるように記憶領域のアドレスを割り付ける保守制御装置を例に挙げる。
【００１４】
図１は、本実施形態に係る保守制御装置を含む制御システム全体の構成を示したブロック図である。
【００１５】
図１に示すように、制御システム１は、稼働系制御装置１ａと、この稼働系制御装置１ａと同一構成を持ち、稼働系制御装置１ａの故障時や異常発生時等において稼働系制御装置となる待機系制御装置１ｂと、これら稼働系制御装置１ａ及び待機系制御装置１ｂで共有される入出力装置２とを備えている。なお、稼働系制御装置１ａと待機系制御装置１ｂとは同一構成であるため、以下の説明では、稼働系制御装置１ａを中心に説明する。
【００１６】
稼働系制御装置１ａには制御プログラム保守装置３が接続されており、これら稼働系制御装置１ａと制御プログラム保守装置３とで保守制御装置４が構成されている。なお、制御プログラム保守装置３が待機系制御装置１ｂと接続された場合には、これら稼働系制御装置１ｂと制御プログラム保守装置３とで保守制御装置４が構成されることになる。
【００１７】
稼働系制御装置１ａは、装置全体の制御中枢となるＣＰＵ１１ａと、ＣＰＵ１１ａのオペレーションシステム等を記憶するプログラムメモリ１２ａと、制御装置を動作させるために必要な各種データを記憶するデータメモリ１３ａと、制御プログラム実行回路１４ａとを備え、これらＣＰＵ１１ａ、プログラムメモリ１２ａおよびデータメモリ１３ａはバス１９ａを介して接続されている。また、このバス１９ａには、入出力装置２が接続される入出力インタフェース１７ａと、制御プログラム保守装置３が接続される通信インタフェース１８ａと、待機系制御装置１ｂが接続される二重化インタフェース２１ａとが接続されている。
【００１８】
制御プログラム実行回路１４ａには、制御プログラムや保守制御プログラム等を記憶する制御プログラムメモリ１５ａと、転送非対象データと転送対象データとを含む制御データを記憶する制御データメモリ１６ａとがバス２０ａを介して接続されている。
【００１９】
制御プログラム実行回路１４ａは、制御プログラムメモリ１５ａに記憶されている保守制御プログラムを実行することによって、制御データ判定手段１４ａａと制御データ割付手段１４ａｂとを実装する。
【００２０】
なお、待機系制御装置１ｂは、稼動系制御装置１ａと同一の構成である。
【００２１】
入出力装置２は、利用者操作による操作信号や各種検出器の検出信号などを受け付け、入力信号を作成し入出力インタフェース１７へ送信する入力装置や、入出力インタフェース１７からの出力信号に基づいて制御される出力装置である。
【００２２】
制御プログラム保守装置３は、稼動系制御装置１ａ及び待機系制御装置１ｂのソフトウェア保守用の端末であり、制御プログラムの書き換えやコンパイル等を行い、コンパイルした制御プログラムを通信インタフェース１８ａを介して、稼動系制御装置１ａへ送信する。
【００２３】
図２は、本実施形態に係る保守制御装置４の構成を示すブロック図である。
【００２４】
図２において、制御プログラム保守装置３は、通信回線３０を介して稼動系制御装置１ａと接続されている。制御プログラム保守装置３内のＣＰＵ１０１、メインメモリ１０３は、バス１０５を介して相互に接続されており、このバス１０５にはまた、Ｉ／Ｏバス１０７も接続されている。
【００２５】
メインメモリ１０３には、保守制御プログラムの他にＣＰＵ１０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【００２６】
Ｉ／Ｏバス１０７には、入出力コントローラを介して、記憶部１１５、入力部１１７、表示部１１９、通信インタフェース１２１が接続されている。
【００２７】
記憶部１１５は、半導体記憶装置や磁気ディスク装置であって、オペレーティングシステムなどのプログラムの他に、制御プログラムや保守制御プログラムが記憶されている。
【００２８】
入力部１１７は、操作者が各種の操作を入力するキーボード、マウスなどの入力デバイスにより構成されており、例えば操作者の押しボタン操作により制御プログラムの比較を実行する入力信号を作成し、この入力信号を入出力コントローラ１１１、Ｉ／Ｏバス１０７及びメモリバス１０５を介してＣＰＵ１０１に送信する。
【００２９】
表示部１１９は、ＣＲＴ（Cathode Ray Tube）ディスプレイや液晶ディスプレイなどであり、ＣＰＵ１０１からメモリバス１０５、Ｉ／Ｏバス１０７、入出力コントローラ１１１を介して出力信号を受信し表示する装置である。
【００３０】
通信インタフェース１２１は、ＬＡＮカードやシリアルポートなどの通信装置であり、この通信インタフェース１２１を介して制御プログラム保守装置３を稼動系制御装置１ａ又は待機系制御装置１ｂに接続する。
【００３１】
ＣＰＵ１０１は、記憶部１１５に記憶されているオペレーションプログラム及び保守制御プログラムをメインメモリ１０３に読み込み、読み込んだオペレーションプログラム及び保守制御プログラムを実行することによって、制御データ判定手段１０１ａと制御データ割付手段１０１ｂとを実装する。
【００３２】
制御データ判定手段１０１ａは、記憶部１１５から制御プログラムを読み込み、読み込んだ制御プログラムから制御データ名を抽出し、抽出した制御データ名が、定数データ名及び待機系制御装置１ｂが生成可能な一時的変数データ名である場合には、この制御データ名に対応する制御データを転送非対象データと判定し、転送非対象データ以外の制御データを転送対象データと判定する。
【００３３】
制御データ割付手段１０１ｂは、制御データ判定手段１０１ａにより判定された転送非対象データ及び転送対象データとが、制御データ記憶手段１６ａに分離されて記憶されるように記憶領域のアドレスを割り付ける。
【００３４】
次に、本実施形態に係る保守制御装置の動作について説明する。
【００３５】
保守制御装置４の稼動系制御装置１ａは、制御プログラムメモリ１５ａに記憶された命令語と制御データ名とを含む制御プログラム及び制御データメモリ１６ａに記憶された制御データに基づいて機器の制御を行い、障害発生時には制御を待機系制御装置１ｂへ切り替える。そのため、所定の制御周期で制御データメモリ１６ａに記憶された制御データが、二重化インタフェース２１ａ，２１ｂを介して、待機系制御装置１ｂの制御プログラムメモリ１６ｂへ転送される。
【００３６】
この制御データメモリ１６ａに記憶された制御データは、そのデータ特性上、グローバル変数データ、ローカル変数データ、テンポラリ変数データ、定数データなどに分類することができる。これらの内、グローバル変数データは、複数のプログラムから共通にアクセスされる変数データである。ローカル変数データやテンポラリ変数データは一つのプログラムだけからアクセスされる変数データである。ローカル変数データは、前制御周期に実行したプログラム実行結果を保持している変数データであるので、稼動系制御装置１ａから待機系制御装置１ｂに制御を移す際に、ローカル変数データが待機系制御装置１ｂに転送されていないと、待機系制御装置１ｂは、制御プログラムを継続実行できない。これに対してテンポラリ変数データは、制御プログラムの演算のなかで一時的に使用される変数データであり、入力データや他の変数から制御演算の度に値を決定可能な変数データである。定数データは、制御プログラム実行によっては変化しないデータである。
【００３７】
ここで、一般的な制御システムでは、制御プログラムの制御周期毎に上記の変数データや定数データを待機系制御装置１ｂの制御データメモリ１６ｂへ転送し、変数データを一致させていた。しかしながら、テンポラリ変数データは制御プログラム実行時に作成可能であり、定数データは他の計算機などから書き換えられない限りは、値が変化しないものである。したがって、テンポラリ変数データや定数データは、本来、転送しなくても良いデータであるが、通常はこれらのデータが制御データメモリ１６ａ内で混在していることから、分離して転送することが困難であり、全制御データを転送していた。
【００３８】
この制御データメモリ１６ａの内容の転送は、二重化インタフェース２１ａ，２１ｂを介して転送されるものであり、転送するデータが増える程、稼動系制御装置１ａから待機系制御へ転送する時間が長くなり、稼動系制御装置１ｂの応答が遅延するという問題があった。
【００３９】
そこで、本実施形態に係る保守制御装置４は、制御プログラム内の制御データ名の経路解析を行い、待機系制御装置１ｂにデータ転送する必要があるかどうかを判定し、転送対象データと転送非対象データとに分類する。そして、制御データ名を制御データメモリ１５ａに割り付ける際に、転送対象データと転送非対象データとを分けて制御データメモリ１６ａのアドレスを割り付ける。
【００４０】
これにより、稼動系制御装置１ａから待機系制御装置１ｂへのデータ転送量を極力少なくし、稼動系制御装置１ａの応答遅延を防止することができる。
【００４１】
具体的に、図３に示すフローチャートを用いて、本実施形態に係る保守制御装置４の処理手順を説明する。
【００４２】
まず、保守制御装置４の制御プログラム保守装置３のＣＰＵ１０１内に実装された制御データ判定手段１０１ａは、記憶部１１５に記憶されている制御プログラムを読み込み、制御プログラム内で用いられる制御データ名の経路解析を行う（ステップＳ１０１）。
【００４３】
図４は、制御プログラム内で用いられる制御データ名の経路解析の一例を示した説明図である。
【００４４】
例１では、制御データ名“Ａ”及び“Ｂ”が入力であることを示しており、“Ａ”及び“Ｂ”に対応する制御データから演算された制御データが制御データ名“Ｃ”として出力されることを示している。即ち、制御データ名“Ｃ”の経路解析により、制御データ名“Ｃ”は、制御データ名“Ａ”及び“Ｂ”を入力としていることが分かる。
【００４５】
例２では、制御データ名“Ａ”及び“Ｂ”が入力であることを示しており、“Ａ”及び“Ｂ”に対応する制御データから演算された制御データが制御データ名“Ｃ”として出力されることを示している。制御データ名“Ｄ”及び“Ｅ”が入力であることを示しており、“Ｄ”及び“Ｅ”に対応する制御データから演算された制御データが制御データ名“Ｆ”として出力されることを示している。そして、出力された制御データ名“Ｃ”及び“Ｆ”を入力として、“Ｃ”及び“Ｆ”に対応する制御データから演算された制御データが制御データ名“Ｇ”として出力されることを示している。
【００４６】
即ち、制御データ名“Ｇ”の経路解析により、制御データ名“Ｇ”は、制御データ名“Ｃ”及び“Ｆ”を入力としており、制御データ名“Ｃ”は、制御データ名“Ａ”及び“Ｂ”を、制御データ名“Ｆ”は、制御データ名“Ｄ”及び“Ｆ”を入力としていることが分かる。
【００４７】
このように、ＣＰＵ１０１の制御データ判定手段１０１ａは、記憶部１１５に記憶されている制御プログラムを読み込み、制御プログラム内で用いられている制御データ名を抽出し、経路解析を行うことによって、制御データの特性を導き出す。
【００４８】
次に、ＣＰＵ１０１の制御データ判定手段１０１ａは、ステップＳ１０１の経路解析の結果、抽出した制御データ名に対応する制御データが、待機系制御装置１ｂにおいて外部入力による取得が可能な制御データである場合は、この制御データを転送非対象データと判定する（ステップＳ１０３）。
【００４９】
即ち、稼動系制御装置１ａから待機系制御装置１ｂへ制御が切り替わった後に、待機系制御装置１ｂが、入出力装置２から入出力インタフェース１７ｂを経由して取得できる制御データは、データ転送を行う必要がないので、制御データ判定手段１０１ａは、この条件を満たすこの制御データを転送非対象データと判定する。
【００５０】
次に、ＣＰＵ１０１の制御データ判定手段１０１ａは、ステップＳ１０１の経路解析の結果、抽出した制御データ名が、制御プログラムの１実行周期の間に一度も数値が代入されない制御データ名である場合は、この制御データ名に対応する制御データを転送非対象データと判定する（ステップＳ１０５）。
【００５１】
即ち、ある制御周期で実行されている制御プログラムが１周期分の実行完了した時点で、１度も数値が代入されていない場合は、その変数データは初期値の状態のままであるので、データ転送を行う必要はなく、制御データ判定手段１０１ａは、この条件を満たすこの制御データを転送非対象データと判定する。
【００５２】
次に、ＣＰＵ１０１の制御データ判定手段１０１ａは、ステップＳ１０１の経路解析の結果、抽出した制御データ名に対応する制御データが、定数データを用いて算出可能である制御データである場合は、この制御データを転送非対象データと判定する（ステップＳ１０７）。
【００５３】
即ち、待機系制御装置１ｂが、定数データからこの制御データを算出可能である場合、データ転送を行う必要はなく、制御データ判定手段１０１ａは、この条件を満たすこの制御データを転送非対象データと判定する。
【００５４】
次に、ＣＰＵ１０１の制御データ判定手段１０１ａは、ステップＳ１０１の経路解析の結果、抽出した制御データ名に対応する制御データが、待機系制御装置１ｂにおいて外部入力により取得が可能な制御データを用いて算出可能である制御データである場合は、この制御データを転送非対象データと判定する（ステップＳ１０９）。
【００５５】
即ち、待機系制御装置１ｂが、外部入力により取得可能な制御データからこの制御データを算出可能である場合、データ転送を行う必要はなく、制御データ判定手段１０１ａは、この条件を満たすこの制御データを転送非対象データと判定する。
【００５６】
次に、ＣＰＵ１０１の制御データ判定手段１０１ａは、ステップＳ１０１の経路解析の結果、抽出した制御データ名に対応する制御データが、定数データ又は待機系制御装置１ｂにおいて演算に必要な制御データが全て外部入力による制御データである場合は、この制御データを転送非対象データと判定する（ステップＳ１１１）。
【００５７】
即ち、待機系制御装置１ｂが、演算に必要な制御データが全て外部入力による制御データである場合には、データ転送を行う必要はなく、制御データ判定手段１０１ａは、この条件を満たすこの制御データを転送非対象データと判定する。
【００５８】
次に、ＣＰＵ１０１の制御データ判定手段１０１ａは、抽出した制御データ名に対応する制御データが、参照される前に値が変更される場合は、この制御データを転送非対象データと判定する（ステップＳ１１３）。
【００５９】
即ち、制御プログラム内の制御データが、使用される前に値が書き換えられるので、データ転送を行う必要はなく、制御データ判定手段１０１ａは、この条件を満たすこの制御データを転送非対象データと判定する。
【００６０】
次に、ＣＰＵ１０１の制御データ判定手段１０１ａは、ステップＳ１０１の経路解析の結果、抽出した制御データ名に対応する制御データが、利用者による外部入力により転送非対象データとして設定されている場合は、この制御データを転送非対象データと判定する（ステップＳ１１５）。
【００６１】
次に、稼動系制御装置１ａの制御プログラム回路１４ａに実装された制御データ判定手段１４ａａが、制御プログラム保守装置３から抽出した制御データ名を受信し、抽出した制御データ名が、実行されなかった制御プログラムにのみ含まれる場合は、この制御データ名に対応する制御データを転送非対象データと判定する（ステップＳ１１７）。
【００６２】
即ち、制御データが、実行されなかった制御プログラムにのみ含まれる場合は、この制御データは値が変更されていないので、データ転送を行う必要はなく、稼動系制御装置１ａの制御プログラム回路１４ａに実装された制御データ判定手段１４ａａは、この条件を満たすこの制御データを転送非対象データと判定する。
【００６３】
そして、ステップＳ１０３乃至Ｓ１１７において、制御プログラム保守装置３のＣＰＵ１０１に実装された制御データ判定手段１０１ａが転送対象データと判定した制御データについて、制御プログラム保守装置３のＣＰＵ１０１に実装された制御データ割付手段１０１ｂが、制御データメモリ１６ａにおける転送対象データ記憶領域に記憶されるようアドレスを割り付ける（ステップＳ１１９）。
【００６４】
一方、ステップＳ１０３乃至Ｓ１１７において、制御データ判定手段１０１ａが、転送非対象データと判定した制御データは、制御データ割付手段１０１ｂが、制御データメモリ１６ａにおける転送非対象データ記憶領域に記憶されるようアドレスを割り付ける（ステップＳ１２１）。
【００６５】
なお、本実施形態に係る保守制御装置１では、上述のように、制御プログラム保守装置３のＣＰＵ１０１に実装された制御データ判定手段１０１ａが、ステップＳ１０１乃至Ｓ１１５の判断処理を行い、稼動系制御装置１ａの制御プログラム回路１４ａに実装された制御データ判定手段１４ａａが、ステップＳ１１７の判断処置を行い、制御プログラム保守装置３のＣＰＵ１０１に実装された制御データ割付手段１０１ｂが、ステップＳ１１９及びＳ１２１のアドレス割付処理を行う構成としているが、これら全ての処理を稼動系制御装置１ａが行う構成としてもよい。
【００６６】
即ち、稼動系制御装置１ａの制御プログラム回路１４ａに実装された制御データ判定手段１４ａａが、ステップＳ１０１乃至Ｓ１１７の判断処理を行い、稼動系制御装置１ａの制御プログラム回路１４ａに実装された制御データ割付手段１４ａｂが、ステップＳ１１９及びＳ１２１のアドレス割付処理を行う構成としてもよい。
【００６７】
図５は、本実施形態に係る保守制御装置４により、転送非対象データ及び転送対象データとが、制御データメモリ１６ａに分離されて記憶された記憶領域の一例を示す。
【００６８】
図５に示すように、制御プログラム毎に転送非対象データ及び転送対象データとが、分離されて制御データメモリ１６ａに記憶されている。
【００６９】
このように、転送非対象データ及び転送対象データとが、分離されて制御データメモリ１６ａに記憶されていることによって、稼動系制御装置１ａは、転送対象データのみを待機系制御装置１ｂへ転送することができる。これにより、稼動系制御装置１ａから待機系制御装置１ｂへのデータ転送量を低減することができ、稼動系制御装置１ａの応答遅延を防止することができる。
【図面の簡単な説明】
【００７０】
【図１】本実施形態に係る保守制御装置を含む制御システム全体の構成を示したブロック図である。
【図２】本実施形態に係る保守制御装置の構成を示すブロック図である。
【図３】本実施形態に係る保守制御装置の処理手順を示すフローチャートである。
【図４】制御プログラム内で用いられる制御データ名の経路解析の一例を示した説明図である。
【図５】本実施形態に係る保守制御装置により、転送非対象データ及び転送対象データとが、制御データメモリに分離されて記憶された記憶領域の一例を示す。
【符号の説明】
【００７１】
１…制御システム
１ａ…稼動系制御装置
１ｂ…待機系の制御装置
２…入出力装置
３…制御プログラム保守装置
４…保守制御装置
１１ａ…ＣＰＵ
１２ａ，１２ｂ…プログラムメモリ
１３ａ，１３ｂ…データメモリ
１４ａ，１４ｂ…制御プログラム実行回路
１４ａａ…制御データ判定手段
１４ａｂ…制御データ割付手段
１５ａ，１５ｂ…制御プログラムメモリ
１６ａ，１６ｂ…制御データメモリ
１７ａ，１７ｂ…入出力インタフェース
１８ａ，１８ｂ…通信インタフェース
１９ａ，２０ａ…バス
２１ａ，２１ｂ…二重化インタフェース
３０…通信回線
１０１…ＣＰＵ
１０１ａ…制御データ判定手段
１０１ｂ…制御データ割付手段
１１５…記憶部
１１７…入力部
１１９…表示部
１２１…通信インタフェース
【図１】
2008077498.tif 000003
【図２】
2008077498.tif 000004
【図３】
2008077498.tif 000005
【図４】
2008077498.tif 000006
【図５】
2008077498.tif 000007