(57)【要約】【課題】製造工程に係る表層配線の断線の防止を図ることができるパッケージ構造及び半導体装置を提供する。【解決手段】実装工程前に孔加工された第１の辺１２Ａと実装工程後に切断された第２の辺１３とによって囲まれ、複数の配線層を有する基板２と、基板２の一方の面に形成される封止部材１０と、封止部材１０に最も近い配線層に形成される表層配線4とを有し、表層配線４は、封止部材１０が形成される封止部材形成領域３００に、第１の辺１２Ａと第１の辺１２Ａに対向する封止部材形成領域３００の外縁の一部分１０Ａとの間の領域を加えた配線実装許可領域に形成される。【選択図】図３
2008181977.tif 000002
【特許請求の範囲】
【請求項１】
実装工程後に個片に切断された基板を用いたパッケージであって、
前記実装工程前に孔加工された第１の辺と前記実装工程後に切断された第２の辺とによって囲まれ、複数の配線層を有する前記基板と、
前記基板の一方の面に形成される封止部材と、
前記封止部材に最も近い前記配線層に形成される表層配線とを有し、
前記表層配線は、前記封止部材が形成される封止部材形成領域に、前記第１の辺と前記第１の辺に対向する前記封止部材形成領域の外縁の一部分との間の領域を加えた配線実装許可領域に形成される
ことを特徴とするパッケージ。
【請求項２】
前記外縁の一部分の各端は、前記第１の辺の各端との距離が最も近い点であることを特徴とする請求項１のパッケージ。
【請求項３】
前記基板を貫通するスルーホールを更に有し、
前記第２の辺と前記第２の辺に対向する前記封止部材形成領域の外縁の一部分との間の実装配線禁止領域に形成される前記スルーホールは、前記基板に形成される配線のうち、前記表層配線を除く前記配線に接続されることを特徴とする請求項１又は請求項２に記載のパッケージ。
【請求項４】
前記外縁の一部分の各端は、前記第２の辺の各端との距離が最も近い点であることを特徴とする請求項３に記載のパッケージ。
【請求項５】
複数の配線層を有するベース基板から分離された基板と、前記基板の一方の面に形成された封止部材とを有するパッケージの製造方法であって、
前記ベース基板を個片に分離するための孔を、前記封止部材の形成領域を囲むように前記個片を連結する連結部を残して形成する孔形成工程と、
前記封止部材に最も近い前記配線層に表層配線を形成する表層配線形成工程と、
前記一方の面に前記封止部材を形成する封止工程と、
前記連結部を切断して前記ベース基板を前記個片に分離する分離工程と
を有することを特徴とするパッケージの製造方法。
【請求項６】
実装工程後に個片に切断された基板を用いたパッケージを用いた半導体装置であって、
前記実装工程前に孔加工された第１の辺と前記実装工程後に切断された第２の辺とによって囲まれ、複数の配線層を有する前記基板と、
前記基板の一方の面に配置される半導体個片と、
前記半導体個片を覆うように前記一方の面に形成される封止部材と、
前記封止部材に最も近い前記配線層に形成され且つ前記半導体個片に接続される表層配線とを有し、
前記表層配線は、前記封止部材が形成される封止部材形成領域に、前記第１の辺と前記第１の辺に対向する前記封止部材形成領域の外縁の一部分との間の領域を加えた配線実装許可領域に形成される
ことを特徴とするパッケージを用いた半導体装置。
【請求項７】
前記外縁の一部分の各端は、前記第１の辺の各端との距離が最も近い点であることを特徴とする請求項６のパッケージを用いた半導体装置。
【請求項８】
前記基板を貫通するスルーホールを更に有し、
前記第２の辺と前記第２の辺に対向する前記封止部材形成領域の外縁の一部分との間の実装配線禁止領域に形成される前記スルーホールは、前記基板に形成される配線のうち、前記表層配線を除く前記配線に接続されることを特徴とする請求項６又は請求項７に記載のパッケージを用いた半導体装置。
【請求項９】
前記外縁の一部分の各端は、前記第２の辺の各端との距離が最も近い点であることを特徴とする請求項８に記載のパッケージを用いた半導体装置。
【請求項１０】
複数の配線層を有するベース基板から分離された基板と、前記基板の一方の面に形成された封止部材とを有するパッケージを用いた半導体装置の製造方法であって、
前記ベース基板を個片に分離するための孔を、前記封止部材の形成領域を囲むように前記個片を連結する連結部を残して形成する孔形成工程と、
前記封止部材に最も近い前記配線層に表層配線を形成する表層配線形成工程と、
前記表層配線に接続するように前記一方の面に半導体個片を配置する配置工程と、
前記表層配線に前記半導体個片を接続する接続工程と、
前記半導体個片を覆うように前記封止部材を形成する封止工程と、
前記連結部を切断して前記ベース基板を前記個片に分離する分離工程と
を有することを特徴とするパッケージを用いた半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法に関し、特に断線の防止を図ったパッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の薄型化の要求に伴い、ＰＢＧＡ（Ｐｌａｓｔｉｃ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置が提案されている。ＰＢＧＡ型半導体装置は、基板上に半導体個片を搭載し、その半導体個片を封止樹脂で封止するとともに、半田ボールを外部端子として構成したものである。そして、半導体装置の厚さをほぼ基板の厚さ程度に抑えることを特徴としている。
【０００３】
ＰＢＧＡ型パッケージにおいて、基板の撓み等の要因によって基板上に形成された配線が断線してしまうという問題が生じている。
【０００４】
このような断線の発生原因として、製造工程における基板のハンドリング、或いは基板切断工程の際に、外的な衝撃荷重が基板に加わり、基板表面に形成されるソルダレジストにクラックが入る現象が考えられる。ソルダレジストは表層配線の保護を目的として形成されている。ソルダレジストは硬質で伸縮性が乏しい材料で形成されており、かつ基板の一番表面に近い配線層に形成した表層配線と密着している。このクラックの発生に伴い、クラックの両側に表層配線を引っ張る力が発生する。そのため、ソルダレジストの下に形成される表層配線にもクラックが発生する。表層配線にクラックが発生すると、表層配線のクラックは使用環境の温度変化による機械的なストレスによって進行し、断線にいたることが考えられる。
【０００５】
また、表層配線の配線幅を太くすれば、表層断線の発生を減少させることが可能である。しかしながら、配線幅を太くすることにより表層配線の断線の発生減少にはつながるものの、断線の発生を皆無にはできない。
【０００６】
そこで、素子の動作に関係する配線（正規の配線）の周囲にダミー配線を配置することにより、基板のクラックが正規の配線に及ばないように補強するパッケージを用いた半導体装置が提案されている（例えば、特許文献１）。
【特許文献１】特開２００１−７７２３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
正規の配線の周囲にダミー配線を配置することで、正規の配線の断線の発生を減少させることはできる。しかし、前述した基板の撓みによって発生するソルダレジストのクラックを防ぐことはできない。ソルダレジストのクラックが発生すると、ソルダレジストの下の表層配線にもクラックが発生し、表層配線の断線が発生してしまう。
【０００８】
本発明に係るパッケージを用いた半導体装置の目的は、表層配線の断線の防止を図った構造を提供することである。
【課題を解決するための手段】
【０００９】
本発明のパッケージは、実装工程後に個片に切断された基板を用いたパッケージであって、前記実装工程前に切断された第１の辺と前記実装工程後に切断された第２の辺とによって囲まれ、複数の配線層を有する前記基板と、前記基板の一方の面に形成される封止部材と、前記封止部材に最も近い前記配線層に形成される表層配線とを有し、前記表層配線は、前記封止部材が形成される封止部材形成領域に、前記第１の辺と前記第１の辺に対向する前記封止部材形成領域の外縁の一部分との間の領域を加えた配線実装許可領域に形成されることを特徴とする。
【００１０】
本発明のパッケージの製造方法は、複数の配線層を有するベース基板から分離された基板と、前記基板の一方の面に形成された封止部材とを有するパッケージの製造方法であって、前記ベース基板を個片に分離するための切断孔を、前記封止部材の形成領域を囲むように前記個片を連結する連結部を残して形成する孔形成工程と、前記封止部材に最も近い前記配線層に表層配線を形成する表層配線形成工程と、前記一方の面に前記封止部材を形成する封止工程と、前記連結部を切断して前記ベース基板を前記個片に分離する分離工程とを有することを特徴とする。
【００１１】
本発明のパッケージを用いた半導体装置は、実装工程後に個片に切断された基板を用いたパッケージを用いた半導体装置であって、前記実装工程前に切断された第１の辺と前記実装工程後に切断された第２の辺とによって囲まれ、複数の配線層を有する前記基板と、前記基板の一方の面に配置される半導体個片と、前記半導体個片を覆うように前記一方の面に形成される封止部材と、前記封止部材に最も近い前記配線層に形成され且つ前記半導体個片に接続される表層配線とを有し、前記表層配線は、前記封止部材が形成される封止部材形成領域に、前記第１の辺と前記第１の辺に対向する前記封止部材形成領域の外縁の一部分との間の領域を加えた配線実装許可領域に形成されることを特徴とする。
【００１２】
本発明のパッケージを用いた半導体装置の製造方法は、複数の配線層を有するベース基板から分離された基板と、前記基板の一方の面に形成された封止部材とを有するパッケージを用いた半導体装置の製造方法であって、前記ベース基板を個片に分離するための孔を、前記封止部材の形成領域を囲むように前記個片を連結する連結部を残して形成する孔形成工程と、前記封止部材に最も近い前記配線層に表層配線を形成する表層配線形成工程と、前記表層配線に接続するように前記一方の面に半導体個片を配置する配置工程と、前記表層配線に前記半導体個片を接続する接続工程と、前記半導体個片を覆うように前記封止部材を形成する封止工程と、前記連結部を切断して前記ベース基板を前記個片に分離する分離工程とを有することを特徴とする。
【発明の効果】
【００１３】
本発明に係るパッケージ及びそのパッケージを用いた半導体装置によれば、基板の封止部材形成領域に形成される封止部材はエポキシ樹脂等、基板と較べて比較的硬い材料によって形成してある。実装工程後にパッケージを個片に切断して第２の辺を形成する際、封止部材が形成されていない基板だけの領域と比較すると、応力に対する封止部材形成領域における撓み量は少ない。また、第１の辺と第１の辺に相対する封止部材形成領域の辺に挟まれてなる領域は、第１の辺が実装工程前に孔加工されているため、前述した第２の辺を形成する際の基板の撓み量は少ない。そのため、封止部材形成領域に、第１の辺と第１の辺に対向する封止部材形成領域の外縁の一部分との間の領域を加えた配線実装許可領域に形成したソルダレジストにおけるクラックは発生しにくくなる。前述した配線実装許可領域に形成したソルダレジストにおいてクラックが発生しにくくなるため、配線実装許可領域に形成した表層配線のクラックも発生しにくくなる。表層配線のクラックが発生しにくくなれば、表層配線の断線の防止を図ることができる。
【００１４】
本発明に係るパッケージの製造方法及びそのパッケージを用いた半導体装置の製造方法によれば、前述したようにソルダレジストの下の表層配線は配線実装許可領域に形成されているため、分離工程において表層配線が形成されている基板の撓み量は少なくなる。表層配線が形成されている基板の撓み量は少なくなるため、表層配線のクラックの防止を図ることができる。表層配線のクラックの防止を図ることができれば、表層配線の断線の防止を図ることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明のパッケージ及び半導体装置に係る第１の実施形態、パッケージ及び半導体装置の製造方法に係る第２の実施形態について説明する。ただし、本発明は各実施形態に限定されるものではない。
【実施例１】
【００１６】
本発明の第１の実施形態を、半導体装置を例に、図１、図２、図３（ａ）〜図３（ｂ）、図４、図５（ａ）〜図５（ｂ）を用いて詳細に説明する。第１の実施形態に係る半導体装置は、表層配線の断線の防止を図ることを特徴とするものである。
【００１７】
図１、図２、図３（ａ）〜図３（ｂ）は、本発明の第１の実施形態の第１例に係る半導体装置の各要部図である。図４は、本発明の第１の実施形態の第２例に係る半導体装置の各要部図である。図５（ａ）〜図５（ｂ）は、本発明の第１の実施形態の第３例に係る半導体装置の各要部図である。
【００１８】
図１は、本発明の第１の実施形態に係る半導体装置を示しており、後述する図２のＡ−Ａ´切断線の要部拡大断面図である。図１は半導体装置１００を示す。図１に示すように、半導体装置１００は、半導体個片１、半導体個片の電極１Ａ、基板２、コア樹脂層２Ａ、積層樹脂層２Ｂ、２Ｃ、中間配線３Ａ、３Ｂ、表層配線４、中間配線５、ソルダレジスト６、半田ボール７、接着剤８、ボンディングワイヤ９、封止部材１０、スルーホール１１等から構成される。
【００１９】
半導体個片１は、シリコンウエハからチップ形状に切り出したものである。半導体個片１の電極１Ａは、半導体個片１に電圧を印加するパッドであり、例えばアルミニウム（Ａｌ）からなる。電極１Ａは、半導体個片１の一方の表面に形成されている。
【００２０】
基板２は、コア樹脂層２Ａ、積層樹脂層２Ｂ、２Ｃ、中間配線３Ａ、３Ｂ、表層配線４、下層配線５、ソルダレジスト６、スルーホール１１からなる。なお、基板２に形成される配線とは、中間配線３Ａ、３Ｂ、表層配線４、下層配線５である。各々の配線はコア樹脂層２Ａ、積層樹脂層２Ｂ、２Ｃ、を挟んで上下に互いに絶縁された４層の配線層に形成される。
【００２１】
基板２の厚さは、例えば０．５６ｍｍである。コア樹脂層２Ａは、耐熱性及びドリル加工性に優れるガラス転移温度（Ｔｇ）が高い材料からなり、例えばガラスエポキシ樹脂材である。コア樹脂層２Ａの厚みは、例えば０．２ｍｍである。積層樹脂層２Ｂ、２Ｃは、コア樹脂層２Ａの両面に貼り合わされている。積層樹脂層２Ｂ、２Ｃは、例えば厚さ０．１ｍｍのプリプレグからなる。中間配線３Ａは、コア樹脂層２Ａと積層樹脂層２Ｂとの間に貼り合わされて形成される。中間配線３Ｂは、コア樹脂層２Ａと積層樹脂層２Ｃとの間に貼り合わされて形成される。中間配線３Ａ、３Ｂは、例えば厚さ３６〜７０μｍの銅箔からなる。なお、本実施形態の中間配線３Ａ、３Ｂはコア樹脂層２Ａの両面に形成されているが、中間配線３Ａ、３Ｂは省略してもよい。
【００２２】
表層配線４は、積層樹脂層２Ｂ上に形成される。表層配線４は、例えば銅メッキ、ニッケルメッキ、金メッキを積層したものからなる。表層配線４の厚さは例えば２０〜２５μｍである。表層配線４は、後述する図２における封止部材形成領域３００において封止部材１０に最も近い配線層に形成されている配線である。詳しくは、後述する図３（ａ）、図３（ｂ）に図示するように、表層配線４は、例えばエッチングによって、封止部材形成領域３００、第１の辺１２Ａと第１の辺１２Ａに対向する封止部材形成領域３００の外縁の一部分１０Ａとの間の領域を加えた配線実装許可領域に形成される配線である。なお、本実施例における表層配線４とは、半導体装置１００の動作時に接続されるものとし、半導体装置１００の動作時に接続しない配線は除く。
【００２３】
下層配線５は、積層樹脂層２Ｃ上に形成される。下層配線５は、基板２において半田ボール７が形成してある面に形成されている配線である。下層配線５の形成材料と厚さは、表層配線４と同様である。
【００２４】
ソルダレジスト６は、表層配線４及び下層配線５の上を含む基板２の表面に形成されている。ソルダレジスト６の厚みは例えば３６μｍである。ソルダレジスト６は表層配線４及び下層配線５の保護を目的として形成してある。ソルダレジスト６は硬質で伸縮性が乏しい材料で形成してあり、かつ基板２の一番表面に近い配線層に形成した表層配線４と密着している。
【００２５】
なお、ソルダレジスト６による表層配線４の開口部は、半導体個片１の電極１Ａと後述するボンディングワイヤ９との接続箇所に形成される。同様に、ソルダレジスト６による下層配線５の開口部は、電極端子となる半田ボール７の形成箇所に設けられる。半田ボール７は、下層配線５上に形成されており、半導体装置１００の外部と電気的に接続するための外部端子である。半田ボール７は、例えば鉛／スズ（Ｐｂ／Ｓｎ）からなる。ハンダボール７は外部端子であり、基板２の下層配線５上に配置される。半田ボール７を外部端子に用いることにより、リードを外部端子として用いるよりも半導体装置１００の薄型化を図ることができる。なお、半田ボールの替わりに、外部端子として例えば金（Ａｕ）からなる金属バンプ、リードフレーム、もしくは下層配線５を用いてもよい。
【００２６】
接着剤８は、半導体個片１を基板２の上に配置かつ接着するものであり、例えば銀―エポキシ系のダイボンド材からなる。ボンディングワイヤ９は、半導体個片１の電極１Ａの一部と、基板２の表層配線４とを接続するものであり、例えば金線からなる。ボンディングワイヤ９の直径は例えば３０μｍである。封止部材１０は、基板２の上面に、半導体個片１とボンディングワイヤ９を封止するものであり、例えばエポキシ系樹脂からなる。封止部材１０の厚みは、例えば１．２ｍｍである。スルーホール１１は、表層配線４、下層配線５、及び中間配線３Ａ、３Ｂのいずれかを接続するものであり、例えば直径が０．１５〜０．２ｍｍである。スルーホール１１の側面には銅メッキが形成されている。スルーホール１１は、下層配線５と外部端子である半田ボール７に接続されている。
【００２７】
図２は、本発明の第１の実施形態に係る半導体装置１００の上面からみた平面図を示す。図２は、封止部材１０、第１の辺１２Ａに対向する封止部材形成領域の外縁の一部分１０Ａ、第２の辺１３Ａに対向する封止部材形成領域の外縁の一部分１０Ｂ、加工孔１２、第１の辺１２Ａ、連結部１３、第２の辺１３Ａ、半導体装置１００、ベース基板２００、封止部材形成領域３００を示す。ベース基板２００は、実装工程前にベース基板２００を個片に切断する前の状態であり、４個の半導体装置１００を示している。なお、実装工程とは、図１に図示する表層配線４に接続するように基板２の一方の面に半導体個片１を配置する配置工程と、表層配線４に半導体個片１を接続する接続工程と、半導体個片１を覆うように封止部材１０を形成する封止工程とからなる。
【００２８】
半導体装置１００は、ベース基板２００に形成されている。ベース基板２００の一方の面に形成される封止部材形成領域３００は、封止部材１０が形成される領域である。封止部材１０は、第１の辺１２Ａに対向する封止部材形成領域３００の外縁の一部分１０Ａと、第２の辺１３Ａに対向する封止部材形成領域３００の外縁の一部分１０Ｂとにより囲まれてなる。第１の辺１２Ａに対向する封止部材形成領域３００の外縁の一部分１０Ａの各端は、第１の辺１２Ａの各端との距離が最も近い点である。外縁の一部分の各端は、第２の辺１３Ａの各端との距離が最も近い点である。
【００２９】
加工孔１２は、半導体装置１００が形成されている基板２を分離するために、封止部材１０の周囲を囲むように形成されている。連結部１３は、加工孔１２同士に挟まれた部分である。なお、ベース基板２００から半導体装置１００を切り離した後の基板２は、ベース基板２００を基板２に分離するための加工孔１２の一部である第１の辺１２Ａと、加工孔１２同士に挟まれた実装工程後に切断されて形成される第２の辺１３Ａと、基板２の一方の面に封止部材１０を形成するための封止部材形成領域３００と、を有する。そして、基板２は、第１の辺１２Ａと第２の辺１３Ａが、封止部材形成領域３００を囲むように形成された構造となっている。なお、ベース基板２００を切断して個々の半導体装置１００に分離する際に、加工孔１２同士に挟まれた連結部１３を第２の辺１３Ａにて切断して個々に分離する分離工程を行う。なお、加工孔１２は予めベース基板２００が切断されているため、分離工程の際、加工孔１２と封止部材形成領域３００との間には応力がかかりにくい。そのため、加工孔１２と封止部材形成領域３００との間のベース基板２００は、連結部１３と封止部材形成領域３００との間のベース基板２００と比較すると撓み量は少なくなる。
【００３０】
図３（ａ）は、第１の実施形態の第１例に係る半導体装置の上面図の要部拡大図である。図３（ａ）は、図２のベース基板２００の連結部１３を切り離し、個々に分離した半導体装置１００の１隅を示す。図３（ａ）は、半導体装置１００のうち、中間配線３Ａ、３Ｂ、表層配線４、ソルダレジスト６、封止部材１０、第１の辺１２Ａに対向する封止部材形成領域３００の外縁の一部分１０Ａ、第２の辺１３Ａに対向する封止部材形成領域３００の外縁の一部分１０Ｂ、スルーホール１１、第１の辺１２Ａ、第２の辺１３Ａ、封止部材形成領域３００を示す。図３（ａ）に示すように、第１の辺１２Ａは、封止部材１０（封止部材形成領域３００）の１隅に形成されている。第２の辺１３Ａは、２つの第１の辺１２Ａを挟むように形成されている。表層配線４及びスルーホール１１は、封止部材１０が形成されている封止部材形成領域３００に形成されている。中間配線３Ａ及び３Ｂは、第１の辺１２Ａに対向する封止部材形成領域３００の外縁の一部分１０Ａと第１の辺１２Ａとの間に形成されている。
【００３１】
図３（ｂ）は、図３（ａ）における半導体装置１００のＢ−Ｂ´切断線の要部断面拡大図である。図３（ｂ）は、半導体装置１００のうち、半導体個片１、半導体個片１の電極１Ａ、基板２、コア樹脂層２Ａ、積層樹脂層２Ｂ、２Ｃ、中間配線３Ａ、３Ｂ、表層配線４を形成する下地メッキ４Ａ、銅メッキ４Ｂ、ニッケル―金メッキ４Ｃ、下層配線５を形成する下地メッキ５Ａ、銅メッキ５Ｂ、ニッケル―金メッキ５Ｃ、ソルダレジスト６、半田ボール７、接着剤８、ボンディングワイヤ９、封止部材１０、スルーホール１１、第２の辺１３Ａ、を示す。なお、図３（ｂ）中、先の図１で記した構成要素と完全に同一である構成要素には、同一の参照番号を付す。
【００３２】
下地メッキ４Ａ、５Ａは、積層樹脂層２Ｂ、積層樹脂層２Ｃの上にそれぞれ形成され、例えば銅メッキ、ニッケルメッキ、フラッシュ金メッキからなる。下地メッキ４Ａ、５Ａの厚さは、例えば２〜５μｍである。銅メッキ４Ｂ、５Ｂは、下地メッキ４Ａ、５Ａの上にそれぞれ形成してあり、厚さは例えば１０〜１５μｍである。ニッケル−金メッキ４Ｃ、５Ｃは、銅メッキ４Ｂ、５Ｂの上に形成してあり、ボンディングワイヤ９との導通に優れるものである。厚さは例えば０．３〜０．７μｍである。
【００３３】
前述した分離工程において、連結部１３を切り離す際の外的な衝撃加重により基板２が撓み、個々の半導体装置１００の封止部材形成領域３００から連結部１３にかかる領域において応力が集中し、基板２の撓みが発生する。
【００３４】
基板２の表面にはソルダレジスト６が形成してある。表層配線４、下層配線５はソルダレジスト６の下に形成してある。ソルダレジスト６は表層配線４及び下層配線５の保護を目的として形成してある。ソルダレジスト６は硬質で伸縮性が乏しい材料で形成されており、かつ基板の一番表面に近い配線層に形成した表層配線４及び下層配線５と密着している。そのため、基板２が撓むとソルダレジスト６には容易にクラックが発生する。ソルダレジスト６にクラックが発生すると、このクラックの発生に伴い、クラックの両側に表層配線を引っ張る力が発生する。そのため、ソルダレジスト６の下に形成してある表層配線４にクラックが発生する。その後、例えば使用環境の温度サイクルによるストレスで表層配線４のクラックが進展し、断線にいたることが考えられる。
【００３５】
その他の表層配線４の断線の原因としては、例えば製造工程における基板２のハンドリング、基板切断工程の際に、基板２の封止部材形成領域３００から連結部１３にかかる領域に応力が集中し、基板２が撓むことによって表層配線４が断線することも考えられる。
【００３６】
図３（ａ）、図３（ｂ）に示すように、表層配線４は封止部材１０が形成される封止部材形成領域３００に、第１の辺１２Ａと第１の辺１２Ａに対向する封止部材形成領域３００の外縁の一部分１０Ａとの間の領域を加えた配線実装許可領域に形成される。このような構造によれば、基板２の封止部材形成領域３００から第２の辺１３Ａにかかる領域に加わる応力によって基板２が撓み、ソルダレジスト６にクラックが入ったとしても、ソルダレジスト６の下の表層配線４は前述した配線実装許可領域に形成されているため、表層配線４が形成されている箇所の基板２の撓み量は少ない。表層配線４が形成されている箇所の基板２の撓み量は少ないため、表層配線４のクラックの発生の防止を図ることができる。表層配線４のクラックの発生の防止を図ることができれば、表層配線４の断線の発生の防止を図ることができる。
【００３７】
また、加工孔１２は予め基板２が切断されているため、分離工程の際に、第１の辺１２Ａと封止部材形成領域３００との間には応力がかかりにくい。そのため、第１の辺１２Ａと封止部材形成領域３００との間の基板２は、第２の辺１３Ａと封止部材形成領域３００との間の基板２と比較すると撓み量が少なくなる。加工孔１２と封止部材形成領域３００との間の基板２の撓み量は少なくなるため、表層配線４を切断孔１２と封止部材形成領域３００の間に形成することで断線の防止を図ることができる。
【００３８】
また、スルーホール１１が接続されている下層配線５（銅メッキ５Ｃ）上には、半田ボール７が形成されている。表層配線４が形成されていない領域でも、中間配線３Ａ、３Ｂ、もしくは下層配線５が形成されていれば、半導体個片１は中間配線３Ａ、３Ｂ、もしくは下層配線５を介して外部端子である半田ボール７と接続できる。
【００３９】
図４は、第１の実施形態の第２例に係る半導体装置の上面図の要部拡大図である。図４は、本実施形態のその他の例に係る半導体装置５００の１隅を示す。半導体装置５００は、表層配線４、中間配線５Ａ、５Ｂ、ソルダレジスト６、封止部材１０、第１の辺１２Ａに対向する封止部材形成領域３００の外縁の一部分１０Ａ、第２の辺１３Ａに対向する封止部材形成領域３００の外縁の一部分１０Ｂ、スルーホール１１、１１´、第１の辺１２Ａ、第２の辺１３Ａ、メッキ引き出し線１６、封止部材形成領域３００からなる。なお、図４中、先の図１で記した構成要素と完全に同一である構成要素には、同一の参照番号を付す。メッキ引き出し線１６は、例えば電解メッキ法により、金属塩の水溶液に基板２を浸漬させたあと、メッキ引き出し線１６に電圧を印加することによってメッキを形成するために用いるものである。
【００４０】
図４に示すように、メッキ引き出し線１６及びスルーホール１１´は、封止部材１０が形成される封止部材形成領域３００と第２の辺１３Ａとの間に形成されている。メッキ引き出し線１６とスルーホール１１´は、半導体装置６００の製造時のみに接続される。メッキ引き出し線１６とスルーホール１１´は、前述した半導体装置６００の製造工程の際に、ソルダレジスト６にクラックが入り、もしくはスルーホール１１´にクラックが入り、どちらかが断線する場合がある。しかし、ソルダレジスト６の下の表層配線４は封止部材１０が形成される封止部材形成領域３００に、第１の辺１２Ａと第１の辺１２Ａに対向する封止部材形成領域３００の外縁の一部分１０Ａとの間の領域を加えた配線実装許可領域に形成されるため、表層配線４が形成されている箇所の基板２の撓み量は少なくなる。表層配線４が形成されている箇所の基板２の撓み量は少なくなるため、表層配線４のクラックの発生の防止を図ることができる。表層配線４にクラックの発生の防止を図ることができれば、表層配線４の断線の防止を図ることができる。
【００４１】
図５（ａ）は、第１の実施形態の第３例に係る半導体装置の上面図の要部拡大図である。図５（ａ）は、本実施形態の第３例に係る半導体装置６００の１隅を示す。半導体装置６００は、中間配線３Ａ、３Ｂ、表層配線４、ソルダレジスト６、封止部材１０、第１の辺１２Ａに対向する封止部材形成領域３００の外縁の一部分１０Ａ、第２の辺１３Ａに対向する封止部材形成領域３００の外縁の一部分１０Ｂ、スルーホール１１、１１０、第１の辺１２Ａ、第２の辺１３Ａ、封止部材形成領域３００からなる。表層配線４は、封止部材形成領域３００に形成されている。スルーホール１１は、封止部材形成領域３００に形成されており、図示しない半導体個片１と表層配線４を介して接続されている。スルーホール１１０は、第２の辺１３Ａと第２の辺１３Ａに対向する封止部材形成領域３００の外縁の一部分との間の実装配線禁止領域に形成されている。なお、スルーホール１１０は、中間配線３Ａ、３Ｂを介してスルーホール１１と接続されている。図５（ａ）中、先の図１で記した構成要素と完全に同一である構成要素には、同一の参照番号を付す。
【００４２】
図５（ｂ）は、図５（ａ）における半導体装置６００のＣ−Ｃ´切断線の要部拡大断面図である。図５（ｂ）は、半導体装置６００のうち、基板２、コア樹脂層２Ａ、積層樹脂層２Ｂ、２Ｃ、中間配線３Ａ、３Ｂ、下層配線５を形成する下地メッキ５Ａ、銅メッキ５Ｂ、ニッケル―金メッキ５Ｃ、ソルダレジスト６、半田ボール７、封止部材１０、第２の辺１３Ａ、スルーホール１１０、を示す。中間配線３Ａ、３Ｂは、下層配線５とスルーホール１１０とを介して、外部端子である半田ボール７と接続されている。なお、図５（ｂ）中、先の図３（ｂ）で記した構成要素と完全に同一である構成要素には、同一の参照番号を付す。
【００４３】
図５（ａ）、図５（ｂ）に示すように、半導体個片１は、表層配線４、スルーホール１１、中間配線３Ａ、３Ｂ、スルーホール１１０、下層配線５を介して外部端子である半田ボール７と接続されている。前述した半導体装置６００の製造工程の際に、ソルダレジスト６にクラックが入った場合でも、ソルダレジスト６の下の表層配線４は封止部材１０が形成される封止部材形成領域３００に、第１の辺１２Ａと第１の辺１２Ａに対向する封止部材形成領域３００の外縁の一部分１０Ａとの間の領域を加えた配線実装許可領域に形成されるため、第１の実施形態の第１例と同様に、表層配線４の断線の防止を図ることができる。
【００４４】
一方、第２の辺１３Ａと封止部材形成領域３００との間には、表層配線４の代わりに中間配線３Ａ、３Ｂが形成されている。中間配線３Ａは、コア樹脂層２Ａと積層樹脂層２Ｂとの間に形成されている。中間配線３Ｂは、コア樹脂層２Ａと積層樹脂層２Ｃとの間に形成されている。そのため、前述した半導体装置６００の製造工程の際に、封止部材形成領域３００と第２の辺１３Ａとの間にソルダレジスト６のクラックが発生した場合でも、中間配線３Ａ、３Ｂにはソルダレジスト６のクラックの影響は及ばない。中間配線３Ａ、３Ｂにはソルダレジスト６のクラックの影響は及ばないため、中間配線３Ａ、３Ｂの断線の発生の防止を図ることができる。中間配線３Ａ、３Ｂの断線の発生の防止を図ることができるため、中間配線３Ａ、３Ｂを介して半導体個片１と外部端子である半田ボール７とを接続することができる。中間配線３Ａ、３Ｂを介して半導体個片１と外部端子である半田ボール７とを接続することができるため、半導体個片１と外部端子である半田ボール７を第２の辺１３Ａと封止部材形成領域３００との間に形成することができる。
＜第１実施形態に係るパッケージを用いた半導体装置のまとめ＞
本実施形態に係るパッケージを用いた半導体装置は、実装工程後に個片に切断された基板を用いたパッケージを用いた半導体装置であって、前記実装工程前に孔加工された第１の辺と前記実装工程後に切断された第２の辺とによって囲まれ、複数の配線層を有する前記基板と、前記基板の一方の面に配置される半導体個片と、前記半導体個片を覆うように前記一方の面に形成される封止部材と、前記封止部材に最も近い前記配線層に形成され且つ前記半導体個片に接続される表層配線とを有し、前記表層配線は、前記封止部材が形成される封止部材形成領域に、前記第１の辺と前記第１の辺に対向する前記封止部材形成領域の外縁の一部分との間の領域を加えた配線実装許可領域に形成される。
【００４５】
前記外縁の一部分の各端は、前記第１の辺の各端との距離が最も近い点である。
【００４６】
前記表層配線が、前記封止部材形成領域のみに形成される。
【００４７】
前記基板を貫通するスルーホールを更に有し、前記第２の辺と前記第２の辺に対向する前記封止部材形成領域の外縁の一部分との間の実装配線禁止領域に形成される前記スルーホールは、前記基板に形成される配線のうち、前記表層配線を除く前記配線に接続される。
【００４８】
前記配線又は前記スルーホール内の導通部材を電解メッキするためのメッキ引き出し線を更に有し、前記メッキ引き出し線が前記実装配線禁止領域に形成される。
【００４９】
前記外縁の一部分の各端は、前記第２の辺の各端との距離が最も近い点である。
【００５０】
前記半導体装置の外部と電気的に接続するための外部端子を更に有し、前記外部端子は、前記配線又は前記スルーホールと接続される。
【００５１】
前記外部端子は、半田ボールである。
【実施例２】
【００５２】
＜第２実施形態＞
本発明の第２の実施形態である半導体装置の製造方法を、図６、図７、図８（ａ）〜図８（ｂ）、図９（ｃ）〜図９（ｄ）、図１０（ｅ）〜図１０（ｆ）、図１１（ｇ）〜図１１（ｈ）、図１２（ｉ）〜図１２（ｊ）、図１３、図１４を用いて詳細に説明する。第２の実施形態に係る半導体装置の製造方法は、複数の配線層を有するベース基板から分離された基板と、基板の一方の面に形成された封止部材とを有するパッケージを用いた半導体装置の製造方法であって、ベース基板を個片に分離する分離工程による表層配線の断線の発生を防ぐことを特徴とするものである。
【００５３】
図６、図７、図８（ａ）〜図８（ｂ）、図９（ｃ）〜図９（ｄ）、図１０（ｅ）〜図１０（ｆ）、図１１（ｇ）〜図１１（ｈ）、図１２（ｉ）〜図１２（ｊ）、図１３、図１４は、本発明の第２の実施形態に係る半導体装置の製造方法の各要部を示す図である。
【００５４】
図６は、半導体個片を封止する封止部材を形成する封止部材形成領域を備える基板を用意する工程の要部断面模式図である。図６は、ベース基板２００、封止部材形成領域３００を示す。ベース基板２００は、後述する絶縁性のコア樹脂層２Ａを備えており、コア樹脂層２Ａの両面には中間配線３Ａ、３Ｂが貼り合わされて形成されている。ベース基板２００（基板２）の厚さは、例えば０．５６ｍｍである。封止部材形成領域３００は、後述する半導体個片１を封止する封止部材１０を形成する領域を示す。なお、基板２に形成される配線とは、中間配線３Ａ、３Ｂ、後述する表層配線４、下層配線５である。各々の配線はコア樹脂層２Ａ、積層樹脂層２Ｂ、２Ｃ、を挟んで上下に互いに絶縁された４層の配線層に形成される。
【００５５】
図７は、ベース基板を個片に分離するための切断孔を、封止部材の形成領域を囲むように個片を連結する連結部を残して形成する切断孔形成工程を示す。図７は、図６の構成に加えて加工孔１２及び連結部１３を示す。
【００５６】
図７に示す構造を形成する工程の詳細を説明する。加工孔１２は、ベース基板２００における封止部材の形成領域である封止部材形成領域３００の四辺を囲むように、例えばルーター加工によって孔を開けて形成される。なお、加工孔１２同士に挟まれた部分を連結部１３という。なお、後述するベース基板２００から、個々の半導体装置１００を切り離す分離工程後に形成される基板２は、加工孔１２の一部である第１の辺１２Ａと、連結部１３を分離工程で切断する際に形成される第２の辺１３Ａと、一方の面に封止部材１０を形成するための封止部材形成領域３００と、を有する。そして、基板２は、第１の辺１２Ａと第２の辺１３Ａが、封止部材形成領域３００を囲むように形成された構造となっている。
【００５７】
また、加工孔１２は予め基板２が加工されているため、後述する分離工程の際に、加工孔１２と封止部材形成領域３００との間には応力がかかりにくい。そのため、加工孔１２と封止部材形成領域３００との間の基板２は、連結部１３と封止部材形成領域３００との間の基板２と比較すると撓み量が少なくなる。
【００５８】
図８（ａ）は、スルーホールを形成する前の基板を示す要部断面模式図である。図８（ａ）は、図７のＤ−Ｄ´切断線の要部断面拡大図である。図８（ａ）は、基板２、コア樹脂層２Ａ、積層樹脂層２Ｂ、２Ｃ、中間配線３Ａ、３Ｂ、表層配線４における下地メッキ４Ａ、下層配線５における下地メッキ５Ａを示す。
【００５９】
基板２は、コア樹脂層２Ａ、積層樹脂層２Ｂ、２Ｃ、中間配線３Ａ、３Ｂからなる。基板２の厚さは、例えば０．５６ｍｍである。コア樹脂層２Ａは、耐熱性及びドリル加工性に優れるガラス転移温度（Ｔｇ）が高い材料からなり、例えばガラスエポキシ樹脂材である。コア樹脂層２Ａの厚みは、例えば０．２ｍｍである。積層樹脂層２Ｂ、２Ｃは、コア樹脂層２Ａの両面に貼り合わされている。積層樹脂層２Ｂ、２Ｃは、例えば厚さ０．１ｍｍのプリプレグからなる。中間配線３Ａは、コア樹脂層２Ａと積層樹脂層２Ｂとの間に貼り合わされて形成される。中間配線３Ｂは、コア樹脂層２Ａと積層樹脂層２Ｃとの間に貼り合わされて形成される。中間配線３Ａ、３Ｂは、例えば厚さ３６〜７０μｍの銅箔からなる。なお、本実施形態の中間配線３Ａ、３Ｂはコア樹脂層２Ａの両面に形成されているが、中間配線３Ａ、３Ｂは省略してもよい。
【００６０】
表層配線４は、後述する封止部材形成工程において、基板２の封止部材１０を形成する封止部材形成領域３００が形成されている面に形成されている配線である。下層配線５は、基板２において半田ボール７が形成されている面に形成されている配線である。中間配線３Ａ、３Ｂは、例えばエッチングによって配線パターンが形成されている。コア樹脂層２Ａの両面には、例えば厚さ０．１ｍｍのプリプレグからなる積層樹脂層２Ｂ、２Ｃが形成されている。表層配線４は積層樹脂層２Ｂ上に形成され、下層配線５は積層樹脂層２Ｃに形成されている。表層配線４、下層配線５は、例えば銅メッキ、ニッケルメッキ、金メッキを積層したものからなり、例えばエッチングによって、厚さ２０〜２５μｍの配線パターンが形成されている。下地メッキ４Ａ、５Ａは、例えば銅メッキ、ニッケルメッキ、フラッシュ金メッキをコア樹脂層２Ａに順次積層形成したものからなり、厚さは例えば２〜５μｍである。
【００６１】
図８（ｂ）は、基板にスルーホールを形成するためのスルーホール孔形成工程を示す要部断面模式図である。図８（ｂ）は、図８（ａ）の構成に加えて基板２に形成されたスルーホール孔１１Ａを示す。
【００６２】
図８（ｂ）に示す構造を形成する工程の詳細を説明する。スルーホール孔１１Ａは、例えば直径０．１５〜０．２ｍｍであり、例えば切削ドリル加工により形成される。スルーホール孔１１Ａを形成した後、スルーホール孔１１Ａの形成面を洗浄する。
【００６３】
図９（ｃ）は、基板に銅メッキを形成する銅メッキ工程を示す要部断面模式図である。図８Ｅは、図７Ｂの構成に加えて、下地メッキ４Ａ、５Ａ上に形成された銅メッキ４Ｂ、５Ｂ、及びスルーホール孔１１Ａ上に形成された銅メッキ１１Ｂ、スルーホール１１を示す。
【００６４】
図９（ｃ）に示す構造を形成する工程の詳細を説明する。銅メッキ４Ｂ、５Ｂ、及び１１Ｂは、例えば１０〜１５μｍの厚さで、下地メッキ４Ａ、５Ａ、及びスルーホール孔１１Ａの形成面上に例えば無電解メッキ法により形成される。スルーホール孔１１Ａ上に銅メッキ１１Ｂが形成されることにより、スルーホール１１が形成される。
【００６５】
図９（ｄ）は、封止部材形成領域、もしくは加工孔と封止部材形成領域の間だけに表層配線を形成する表層配線形成工程を示す要部拡大断面図である。図９（ｄ）は、図９（ｃ）に次いでエッチングされた表層配線４、下層配線５が形成されている。
【００６６】
図９（ｄ）に示す構造を形成する工程の詳細を説明する。基板２の上下両面に図示しない感光性ドライフィルムを貼り付け、露光現像して図示しないエッチングレジスト膜を形成させる。その後、図示しないエッチング液を基板２の上下両面に拭き付け、エッチングレジスト膜のない露出した表層配線４、下層配線５を除去する。エッチング後、残ったエッチングレジスト膜を除去する。この際、表層配線４は基板２の封止部材１０が形成される封止部材形成領域３００に形成される。
【００６７】
図１０（ｅ）は、基板にソルダレジストを形成するソルダレジスト形成工程を示す要部拡大断面図である。図１０（ｅ）は、図９（ｄ）の構成に加えて、ソルダレジスト６が形成されている。ソルダレジスト６は硬質で伸縮性が乏しい材料で形成してあり、かつ基板２の一番表面に近い配線層に形成した表層配線４と密着している。ソルダレジスト６の厚みは例えば３６μｍである。
【００６８】
図１０（ｅ）に示す構造を形成する工程の詳細を説明する。基板２の両面にソルダレジスト６をラミネートし、露光現像を行うことによりソルダレジスト６を設ける。ソルダレジスト形成工程の際、後に半導体個片１の電極１Ａと接続する表層配線４の部分と、半田ボール７が形成される下層配線５の部分には、ソルダレジスト６の開口部が形成される。
【００６９】
図１０（ｆ）は、基板の銅メッキ上にニッケルと金とを順次積層形成したニッケル−金メッキを形成する構成を示す要部拡大断面図である。図１０（ｆ）は、図１０（ｅ）の構成に加えて、ニッケル−金メッキ４Ｃ、５Ｃを示す。ニッケル−金メッキ４Ｃ、５Ｃは、銅メッキ４Ｂ、５Ｂの上に形成してあり、ボンディングワイヤ９との導通に優れるものである。厚さは例えば０．３〜０．７μｍである。
【００７０】
図１０（ｆ）に示す構造を形成する工程の詳細を説明する。例えば電解メッキ法により、金属塩の水溶液に基板２を浸漬させたあと、図示しないメッキ引き出し線に電圧を印加することによって銅メッキ４Ｂ、５Ｂ上にニッケルメッキを形成する。その後、例えば電解メッキ法により、形成されたニッケルメッキの上に金メッキを形成する。このように、ニッケル−金メッキ４Ｃ、５Ｃが銅メッキ４Ｂ、５Ｂ上に形成される。
【００７１】
図１１（ｇ）は、基板の一方の面に形成されたソルダレジスト上に、半導体個片を配置するための接着剤を塗布するための接着剤塗布工程を示す。図１１（ｇ）は、図１０（ｆ）の構成に加えて、接着剤８を示す。接着剤８は、例えば銀―エポキシ系のダイボンド材からなる。
【００７２】
図１１（ｇ）に示す構造を形成する工程の詳細を説明する。基板２の一方の面において、封止部材形成領域３００における半導体個片１の配置箇所に、例えばダイボンダを使用して、ダイボンド材である接着剤８を塗布する。
【００７３】
図１１（ｈ）は、封止部材形成領域に半導体個片を配置する配置工程を示す。図１１（ｈ）は、図１１（ｇ）の構成に加えて、半導体個片１及び半導体個片１の電極１Ａを示す。
【００７４】
図１１（ｈ）に示す構造を形成する工程の詳細を説明する。封止部材形成領域３００に接着剤８を塗布した上に、電極１Ａが基板２の一方の面と同じ向きになるように半導体個片１を配置する。その後、接着剤８が硬化するまで乾燥させ、半導体個片１を基板２上に固定させる。
【００７５】
図１２（ｉ）は、表層配線に半導体個片を接続する接続工程を示す要部断面図である。図１２（ｉ）は、図１１（ｈ）の構成に加えて、ボンディングワイヤ９を示す。ボンディングワイヤ９は、例えば金線、アルミ線、銅線からなり、太さは例えば３０μｍである。
【００７６】
図１２（ｉ）に示す構造を形成する工程の詳細を説明する。ボンディングワイヤ９は、例えばワイヤボンダを用いて形成され、半導体個片１の電極１Ａと基板２の表層電極４とを接続する。
【００７７】
図１２（ｊ）は、半導体個片を封止するため、封止部材形成領域に封止部材を形成する封止工程を示す。図１２（ｊ）は、図１２（ｉ）の構成に加えて、基板２上の封止部材形成領域３００上に形成された封止部材１０を示す。封止部材１０は、例えば熱硬化性のエポキシ系樹脂からなる。
【００７８】
図１２（ｊ）に示す構造を形成する工程の詳細を説明する。基板２の封止部材形成領域３００上に、例えばトランスファーモールド法を用いてエポキシ系樹脂が供給され、半導体個片１及びボンディングワイヤ９を封止するための封止部材１０が形成される。
【００７９】
図１３は、基板の下層配線に外部端子であるハンダボールを形成する外部端子形成工程である。図１３は、図１２（ｊ）の構成に加えて、基板２の下層配線５に形成された半田ボール７を示す。半田ボール７は、例えば鉛／スズ（Ｐｂ／Ｓｎ）からなる。
【００８０】
図１３に示す構造を形成する工程の詳細を説明する。まず、基板２の表面に図示しないフラックスを塗布する。フラックスを塗布した後、下層配線５の上に半田ボール７をマウントする。半田ボール７を下層配線５の上にマウントした後、例えばリフロー処理によって下層配線５の上にハンダボール７を形成する。下層配線５の上に半田ボール７を形成した後、フラックスを洗浄する。
【００８１】
図１４は、連結部を切断して前記ベース基板を前記個片に分離する分離工程を示す工程の詳細を示す要部断面拡大図である。図１４は、図１３の構成に加えて、基板２の連結部１３、金型１４、カッタ１５を示す。金型１４は、基板２を内部に固定し、プレス加工装置にセットするものである。カッタ１５は、基板２の連結部１３を切断するものである。
【００８２】
図１４に示す構造を形成する工程の詳細を説明する。基板２の外周部を、金型１４で固定する。次に、図示しないプレス加工装置に金型１４をセットして、カッタ１５で基板２の連結部１３を切断する。このようにして、ベース基板２００から個々に切り離されることにより、半導体装置は完成する。
【００８３】
図１４に示すように、表層配線４は封止部材形成領域３００の形成領域に形成されている。前述した分離工程において、連結部１３を切り離す際の外的な衝撃加重により基板２が撓み、特に個々の半導体装置の封止部材形成領域３００から連結部１３にかかる領域において応力が集中し、基板２の撓みが発生する。
【００８４】
基板２の表面にはソルダレジスト６が形成してある。ソルダレジスト６の下には表層配線４、下層配線５が形成してある。ソルダレジスト６は表層配線４及び下層配線５の保護を目的として形成してある。ソルダレジスト６は硬質で伸縮性に乏しい塗膜であるため、基板２が撓むとクラックが発生する。ソルダレジスト６にクラックが発生すると、このクラックの発生に伴い、クラックの両側に表層配線４を引っ張る力が発生する。そのため、ソルダレジスト６の下に形成してある表層配線４にクラックが発生する。その後、例えば使用環境の温度サイクルによるストレスで表層配線４のクラックが進展し、断線にいたることが考えられる。
【００８５】
その他の表層配線４の断線の原因としては、例えば製造工程における基板２のハンドリング、洗浄工程の際に、基板２の封止部材形成領域３００から連結部１３にかかる領域に応力が集中し、基板２が撓むことによって表層配線４が断線することも考えられる。
【００８６】
図１４に示すように、表層配線４は封止部材形成領域３００、もしくは加工孔１２と封止部材形成領域３００の間だけに形成されている。このような製造方法によれば、基板２の封止部材形成領域３００から連結部１３にかかる領域に加わる応力によって基板２が撓み、ソルダレジスト６にクラックが入ったとしても、ソルダレジスト６の下の表層配線４は封止部材形成領域３００、もしくは加工孔１２と封止部材形成領域３００の間だけに形成されているため、表層配線４が形成されている箇所の基板２の撓み量は少なくなる。表層配線４が形成されている箇所の基板２の撓み量が少なくなるため、表層配線４のクラックの発生の防止を図ることができる。表層配線４におけるクラックの発生の防止を図ることができれば、表層配線４の断線の防止を図ることができる。
【００８７】
また、加工孔１２は予め基板２が切断されているため、前述した分離工程の際に、加工孔１２と封止部材形成領域３００との間には応力がかかりにくい。そのため、加工孔１２と封止部材形成領域３００との間の基板２は、連結部１３を切断する際に形成される第２の辺１３Ａと封止部材形成領域３００との間の基板２と比較すると撓み量は少なくなる。加工孔１２と封止部材形成領域３００との間の基板２の撓み量は少なくなるため、表層配線４を加工孔１２と封止部材形成領域３００の間に形成することで断線の防止を図ることができる。
＜第２実施形態に係るパッケージを用いた半導体装置の製造方法のまとめ＞
本実施形態に係るパッケージを用いた半導体装置の製造方法は、複数の配線層を有するベース基板から分離された基板と、前記基板の一方の面に形成された封止部材とを有するパッケージを用いた半導体装置の製造方法であって、前記ベース基板を個片に分離するための孔を、前記封止部材の形成領域を囲むように前記個片を連結する連結部を残して形成する孔形成工程と、前記封止部材に最も近い前記配線層に表層配線を形成する表層配線形成工程と、前記表層配線に接続するように前記一方の面に半導体個片を配置する配置工程と、前記表層配線に前記半導体個片を接続する接続工程と、前記半導体個片を覆うように前記封止部材を形成する封止工程と、前記連結部を切断して前記ベース基板を前記個片に分離する分離工程と、を有する。
【００８８】
前記外縁の一部分の各端は、前記第１の辺の各端との距離が最も近い点である。
【００８９】
なお、本発明は、上述した各実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
（付記１）
実装工程後に個片に切断された基板を用いたパッケージであって、
前記実装工程前に切断された第１の辺と前記実装工程後に切断された第２の辺とによって囲まれ、複数の配線層を有する前記基板と、
前記基板の一方の面に形成される封止部材と、
前記封止部材に最も近い前記配線層に形成される表層配線とを有し、
前記表層配線は、前記封止部材が形成される封止部材形成領域に、前記第１の辺と前記第１の辺に対向する前記封止部材形成領域の外縁の一部分との間の領域を加えた配線実装許可領域に形成される
ことを特徴とするパッケージ。
（付記２）
前記外縁の一部分の各端は、前記第１の辺の各端との距離が最も近い点であることを特徴とする付記１のパッケージ。
（付記３）
前記表層配線が、前記封止部材形成領域のみに形成されることを特徴とする付記１又は付記２に記載のパッケージ。
（付記４）
前記基板を貫通するスルーホールを更に有し、
前記第２の辺と前記第２の辺に対向する前記封止部材形成領域の外縁の一部分との間の実装配線禁止領域に形成される前記スルーホールは、前記基板に形成される配線のうち、前記表層配線を除く前記配線に接続されることを特徴とする付記１乃至付記３のいずれかに記載のパッケージ。
（付記５）
前記配線又は前記スルーホール内の導通部材を電解メッキするためのメッキ引き出し線を更に有し、前記メッキ引き出し線が前記実装配線禁止領域に形成されることを特徴とする付記４に記載のパッケージ。
（付記６）
前記外縁の一部分の各端は、前記第２の辺の各端との距離が最も近い点であることを特徴とする付記４又は付記５に記載のパッケージ。
（付記７）
前記パッケージの外部と電気的に接続するための外部端子を更に有し、前記外部端子は、前記配線又は前記スルーホールと接続されることを特徴とする付記４乃至付記６のいずれかに記載のパッケージ。
（付記８）
前記外部端子は、半田ボールであることを特徴とする付記７に記載のパッケージ。
（付記９）
複数の配線層を有するベース基板から分離された基板と、前記基板の一方の面に形成された封止部材とを有するパッケージの製造方法であって、
前記ベース基板を個片に分離するための加工孔を、前記封止部材の形成領域を囲むように前記個片を連結する連結部を残して形成する加工孔形成工程と、
前記封止部材に最も近い前記配線層に表層配線を形成する表層配線形成工程と、
前記一方の面に前記封止部材を形成する封止工程と、
前記連結部を切断して前記ベース基板を前記個片に分離する分離工程と
を有することを特徴とするパッケージの製造方法。
（付記１０）
前記外縁の一部分の各端は、前記第１の辺の各端との距離が最も近い点であることを特徴とする付記９に記載のパッケージの製造方法。
（付記１１）
実装工程後に個片に切断された基板を用いたパッケージを用いた半導体装置であって、
前記実装工程前に加工された第１の辺と前記実装工程後に切断された第２の辺とによって囲まれ、複数の配線層を有する前記基板と、
前記基板の一方の面に配置される半導体個片と、
前記半導体個片を覆うように前記一方の面に形成される封止部材と、
前記封止部材に最も近い前記配線層に形成され且つ前記半導体個片に接続される表層配線とを有し、
前記表層配線は、前記封止部材が形成される封止部材形成領域に、前記第１の辺と前記第１の辺に対向する前記封止部材形成領域の外縁の一部分との間の領域を加えた配線実装許可領域に形成される
ことを特徴とするパッケージを用いた半導体装置。
（付記１２）
前記外縁の一部分の各端は、前記第１の辺の各端との距離が最も近い点であることを特徴とする付記１１のパッケージを用いた半導体装置。
（付記１３）
前記表層配線が、前記封止部材形成領域のみに形成されることを特徴とする付記１１又は付記１２に記載のパッケージを用いた半導体装置。
（付記１４）
前記基板を貫通するスルーホールを更に有し、
前記第２の辺と前記第２の辺に対向する前記封止部材形成領域の外縁の一部分との間の実装配線禁止領域に形成される前記スルーホールは、前記基板に形成される配線のうち、前記表層配線を除く前記配線に接続されることを特徴とする付記１１乃至付記１３のいずれかに記載のパッケージを用いた半導体装置。
（付記１５）
前記配線又は前記スルーホール内の導通部材を電解メッキするためのメッキ引き出し線を更に有し、前記メッキ引き出し線が前記実装配線禁止領域に形成されることを特徴とする付記１４に記載のパッケージを用いた半導体装置。
（付記１６）
前記外縁の一部分の各端は、前記第２の辺の各端との距離が最も近い点であることを特徴とする付記１４又は付記１５に記載のパッケージを用いた半導体装置。
（付記１７）
前記半導体装置の外部と電気的に接続するための外部端子を更に有し、前記外部端子は、前記配線又は前記スルーホールと接続されることを特徴とする付記１４乃至付記１６のいずれかに記載のパッケージを用いた半導体装置。
（付記１８）
前記外部端子は、半田ボールであることを特徴とする付記１７に記載のパッケージを用いた半導体装置。
（付記１９）
複数の配線層を有するベース基板から分離された基板と、前記基板の一方の面に形成された封止部材とを有するパッケージを用いた半導体装置の製造方法であって、
前記ベース基板を個片に分離するための加工孔を、前記封止部材の形成領域を囲むように前記個片を連結する連結部を残して形成する加工孔形成工程と、
前記封止部材に最も近い前記配線層に表層配線を形成する表層配線形成工程と、
前記表層配線に接続するように前記一方の面に半導体個片を配置する配置工程と、
前記表層配線に前記半導体個片を接続する接続工程と、
前記半導体個片を覆うように前記封止部材を形成する封止工程と、
前記連結部を切断して前記ベース基板を前記個片に分離する分離工程と
を有することを特徴とするパッケージを用いた半導体装置の製造方法。（９、図６〜図１４）
（付記２０）
前記外縁の一部分の各端は、前記第１の辺の各端との距離が最も近い点であることを特徴とする付記１９に記載のパッケージを用いた半導体装置の製造方法。（図３、図４、図５）
【図面の簡単な説明】
【００９０】
【図１】第１の実施形態に係る半導体装置の要部断面拡大図である。
【図２】第１の実施形態に係る半導体装置の上面図である。
【図３】図３（ａ）は第１の実施形態の第１例に係る半導体装置の上面図の要部拡大図であり、図３（ｂ）は第１の実施形態の第１例に係る半導体装置の断面図の要部拡大図である。
【図４】第１の実施形態の第２例に係る半導体装置の上面図の要部拡大図である。
【図５】図５（ａ）は第１の実施形態の第３例に係る半導体装置の上面図の要部拡大図であり、図５（ｂ）は第１の実施形態の第３例に係る半導体装置の断面図の要部拡大図である。
【図６】第２の実施形態に係る半導体装置の製造工程の要部上面図である。
【図７】第２の実施形態に係る半導体装置の製造工程の要部上面図である。
【図８】図８（ａ）〜図８（ｂ）は、第２の実施形態に係る半導体装置の製造工程の要部断面拡大図である。
【図９】図９（ｃ）〜図９（ｄ）は、第２の実施形態に係る半導体装置の製造工程の要部断面拡大図である。
【図１０】図１０（ｅ）〜図１０（ｆ）は、第２の実施形態に係る半導体装置の製造工程の要部断面拡大図である。
【図１１】図１１（ｇ）〜図１１（ｈ）は、第２の実施形態に係る半導体装置の製造工程の要部断面拡大図である。
【図１２】図１２（ｉ）〜図１２（ｊ）は、第２の実施形態に係る半導体装置の製造工程の要部断面拡大図である。
【図１３】第２の実施形態に係る半導体装置の製造工程の要部断面拡大図である。
【図１４】第２の実施形態に係る半導体装置の製造工程の要部断面拡大図である。
【符号の説明】
【００９１】
１  半導体個片
１Ａ  半導体個片の電極
２  基板
２Ａ  コア樹脂層
２Ｂ、２Ｃ  積層樹脂層
３Ａ、３Ｂ  中間配線
４  表層配線
４Ａ  下地メッキ
４Ｂ  銅メッキ
４Ｃ  ニッケル−金メッキ
５  下層配線
５Ａ  下地メッキ
５Ｂ  銅メッキ
５Ｃ  ニッケル−金メッキ
６  ソルダレジスト
７  ハンダボール
８  接着剤
９  ボンディングワイヤ
１０  封止部材
１０Ａ  第１の辺に対向する封止部材形成領域の外縁の一部分
１０Ｂ  第２の辺に対向する封止部材形成領域の外縁の一部分
１１  スルーホール
１１Ａ  スルーホール用の孔
１１Ｂ  スルーホール形成面の銅メッキ
１２  加工孔
１２Ａ  第１の辺
１３  連結部
１３Ａ  第２の辺
１４  金型
１５  カッタ
１６  メッキ引き出し線
１００  半導体装置
１１０  スルーホール
２００  ベース基板
３００  封止部材形成領域
５００  半導体装置
６００  半導体装置
【図１】
2008181977.tif 000003
【図２】
2008181977.tif 000004
【図３】
2008181977.tif 000005
【図４】
2008181977.tif 000006
【図５】
2008181977.tif 000007
【図６】
2008181977.tif 000008
【図７】
2008181977.tif 000009
【図８】
2008181977.tif 000010
【図９】
2008181977.tif 000011
【図１０】
2008181977.tif 000012
【図１１】
2008181977.tif 000013
【図１２】
2008181977.tif 000014
【図１３】
2008181977.tif 000015
【図１４】
2008181977.tif 000016