(57)【要約】【課題】ＭＥＭＳ構造体と半導体基板との間の寄生容量を低減させるＭＥＭＳデバイスを提供する。【解決手段】半導体基板１０上に絶縁層４０を介して形成された固定電極２０と可動電極２６とを有するＭＥＭＳ構造体３０が備えられたＭＥＭＳデバイスにおいて、固定電極２０の下方の絶縁層４０にＳＯＧ膜１２を備えている。ＳＯＧ膜１２を形成することで容易に厚い絶縁層４０を形成することができ、ＭＥＭＳ構造体３０と半導体基板１０の間の間隔が大きくなるため、この間に生ずる寄生容量を低下させることができる。【選択図】図１
2008105112.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、
前記固定電極の下方の前記絶縁層にＳＯＧ膜を備えたことを特徴とするＭＥＭＳデバイス。
【請求項２】
半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、
前記固定電極の下方の前記絶縁層に複数の酸化膜を備えたことを特徴とするＭＥＭＳデバイス。
【請求項３】
半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、
前記固定電極の下方の前記絶縁層にＳＯＧ膜および複数の酸化膜を備えたことを特徴とするＭＥＭＳデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板にＭＥＭＳ構造体を備えたＭＥＭＳデバイスに関する。
【背景技術】
【０００２】
近年、ＭＥＭＳ（Micro  Electro  Mechanical  System）技術を用いて製作された、ＭＥＭＳデバイスが注目されている。ＭＥＭＳデバイスは、微小なＭＥＭＳ構造体を半導体基板上に製作し、センサ、振動子などの用途として利用されている。このＭＥＭＳ構造体には固定電極と可動電極が設けられ、可動電極の撓みを利用して固定電極に生ずる静電容量などを検出することでＭＥＭＳデバイスとしての特性を得ている。
【０００３】
一般に、ＩＣなどの回路配線などにおいて寄生容量を含む場合があり、これがＩＣなどの電気特性に悪影響を及ぼすことが知られている。この寄生容量はＭＥＭＳデバイスにおいても生じており、寄生容量による電気特性への影響は、ＭＥＭＳ構造体における電極間の狭小化および適用周波数の高周波化などに伴い顕著となっている。
半導体基板上に極めて薄い酸化膜や窒化膜を形成し、その上に直接ＭＥＭＳ構造体が形成される表面ＭＥＭＳ製法で製作されたＭＥＭＳ構造体は、構造体の占有面積がわずかであっても半導体基板との間に寄生容量が形成されやすい。
特に可動電極の機械的変位により発生する容量変位を検出する静電型のＭＥＭＳデバイスの場合、出力信号は非常に微弱であり、また、容量変位の絶対値が寄生容量に対して充分に大きくないため、寄生容量の影響を受けやすい。
また、この寄生容量が大きく、基板表面の抵抗が低い場合、または基板と電極との対向容量が大きい場合などには、基板表面に励起されたキャリアを介して信号が本来の経路以外から漏洩しやすい。
【０００４】
例えば、図８に示すような、半導体基板１１０上に酸化膜１１１、窒化膜１１２が形成され、その上にＭＥＭＳ構造体が形成されたＭＥＭＳデバイスが知られている。このＭＥＭＳデバイスには固定電極と可動電極を備え、固定電極として入力側電極１１３、出力側電極１１４、駆動電極１１５、可動電極として入力側電極１１３に接続された可動部１１６が設けられている。
このような構造のＭＥＭＳデバイスでは、入力側電極１１３から出力側電極１１４へ半導体基板１１０の表面を介して高周波信号が漏洩することがある。
このことを解決するために、特許文献１には、振動子素子（ＭＥＭＳ構造体）の下部電極をまとめて共通に接続することにより、高周波信号配線の占める基板上の面積を少なくし、高周波信号の基板への漏洩量を低減する内容が開示されている。
【０００５】
【特許文献１】特開２００６−１７４１７４号公報（５頁、７〜１１行）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のようにＭＥＭＳ構造体の占有面積を削減することは、寄生容量を低減させる有効な方法であるが、設計上・製造上の制約により占有面積の削減が困難な場合がある。このため、ＭＥＭＳ構造体の占有面積を削減できない場合には、寄生容量に起因するＭＥＭＳデバイスの特性への弊害が生じている。
本発明は、上記課題を解決するために成されたものであり、その目的は、ＭＥＭＳ構造体の占有面積を削減せずともＭＥＭＳ構造体と半導体基板との間の寄生容量を低減させるＭＥＭＳデバイスを提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のＭＥＭＳデバイスは、半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、前記固定電極の下方の前記絶縁層にＳＯＧ膜を備えたことを特徴とする。
【０００８】
この構成のＭＥＭＳデバイスは、ＭＥＭＳ構造体における固定電極の下方の絶縁層にＳＯＧ（Spin  On  Glass）膜を備えている。ＳＯＧ膜は低誘電率の塗布ガラスであり、比較的、容易に厚い絶縁層を形成することができる。
半導体基板とＭＥＭＳ構造体との間の寄生容量は、キャパシタをモデルとして説明できるように、その間に存在する物質の誘電率に比例し、その間隔に反比例する関係にある。つまり、誘電率の低い物質を絶縁層として用い、さらにその絶縁層の厚みを厚くすることで寄生容量を低減させることができる。このことから、絶縁層を介してＭＥＭＳ構造体と半導体基板の間隔が低誘電率のＳＯＧ膜を用いて大きくなるため、半導体基板とＭＥＭＳ構造体との間の寄生容量を低下させることができる。
【０００９】
また本発明のＭＥＭＳデバイスは、半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、前記固定電極の下方の前記絶縁層に複数の酸化膜を備えたことを特徴とする。
【００１０】
この構成のＭＥＭＳデバイスは、ＭＥＭＳ構造体における固定電極の下方の絶縁層に複数の酸化膜を備えている。絶縁膜である酸化膜を複数備えることで、絶縁層の厚みを厚くすることができる。このことから、絶縁層を介してＭＥＭＳ構造体と半導体基板との間の間隔が大きくなるため、この間に生ずる寄生容量を低下させることができる。
【００１１】
また、本発明のＭＥＭＳデバイスは、半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するＭＥＭＳ構造体が備えられたＭＥＭＳデバイスであって、前記固定電極の下方の前記絶縁層にＳＯＧ膜および複数の酸化膜を備えたことを特徴とする。
【００１２】
この構成のＭＥＭＳデバイスは、ＭＥＭＳ構造体における固定電極の下方の絶縁層にＳＯＧ膜および複数の酸化膜を備えている。絶縁膜であるＳＯＧ膜および酸化膜を複数備えることで、絶縁層の厚みを厚くすることができる。また、酸化膜を複数層形成することで、絶縁層の厚みを所定の厚みに調整することが容易となる。このことから、絶縁層を介してＭＥＭＳ構造体と半導体基板の間の間隔が大きくなるため、この間に生ずる寄生容量を低下させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を具体化した実施形態について図面に従って説明する。
（第１の実施形態）
【００１４】
図１は本実施形態のＭＥＭＳデバイスの構成を示し、図１（ａ）はＭＥＭＳデバイスの部分模式平面図、図１（ｂ）は同図（ａ）のＡ−Ａ断線に沿う部分模式断面図である。
【００１５】
ＭＥＭＳデバイス１は、半導体基板１０にＭＥＭＳ構造体３０、ＭＥＭＳ構造体３０を取り囲むように形成された配線層２７、配線層２７の上方からＭＥＭＳ構造体３０上方に連なり開口部２９が形成されたパッシベーション膜２８を備えている。
シリコンからなる半導体基板１０上には熱酸化によるシリコン酸化膜１１が形成され、その上の所定の領域にＳＯＧ（Spin  On  Glass）膜１２が形成されている。ＳＯＧ膜１２は低誘電率の塗布ガラスをスピンコートした後に熱処理をすることで形成されている。そして、ＳＯＧ膜１２の上にシリコン窒化膜１８が形成され、シリコン酸化膜１１、ＳＯＧ膜１２、シリコン窒化膜１８の３層で絶縁層４０を構成している。
そして、絶縁層４０の最上層であるシリコン窒化膜１２上にＭＥＭＳ構造体３０が設けられている。ＭＥＭＳ構造体３０は、ポリシリコンにて形成され、固定電極２０と可動電極２６を有している。固定電極２０はシリコン窒化膜１２上に配置され、入力側電極２１ａ，２１ｂ、出力側電極２２を備えている。可動電極２６は、入力側電極２１ａ，２１ｂから立ち上がった部分を保持されることで、両持ち状態で空中に保持されている。
【００１６】
入力側電極２１ａの一端は、ＭＥＭＳ構造体３０を取り囲む配線層２７に延出し、配線３１に接続されている。配線層２７は、ＳｉＯ2などの絶縁膜が積層され、配線層２７を経由した配線３１は、その上部に設けられた接続パッドからアルミ配線３２に接続されている。
また、出力側電極２２の一端は、ＭＥＭＳ構造体３０を取り囲む配線層２７に延出し、配線３３に接続され、さらに配線層２７の上部に設けられた接続パッドからアルミ配線３４に接続されている。
なお、配線層２７の下にはＳｉＯ2などの酸化膜２４が形成されており、ＭＥＭＳ構造体３０をエッチングにてリリースする際の犠牲層である。
【００１７】
そして、配線層２７の上からＭＥＭＳ構造体３０上方に連なってパッシベーション膜２８が形成されている。パッシベーション膜２８には開口部２９が形成され、この開口部２９から配線層２７、酸化膜２４をエッチングすることでＭＥＭＳ構造体３０をリリースし、パッシベーション膜２８と半導体基板１０の間に、ＭＥＭＳ構造体３０を配置する空洞部３５が画定されている。
【００１８】
このような構造のＭＥＭＳデバイス１は、ＭＥＭＳ構造体３０の入力側電極２１ａを介して可動電極２６に直流電圧が印加されると、可動電極２６と出力側電極２２の間に電位差が生じ、可動電極２６と出力側電極２２の間に静電力が働く。ここで、さらに可動電極２６に交流電圧が印加されると、静電力が大きくなったり小さくなったり変動し、可動電極２６が出力側電極２２に近づいたり、遠ざかる方向に振動する。このとき、出力側電極２２の電極表面では、電荷の移動が生じ、出力側電極２２に電流が流れる。そして、振動が繰り返されることから、出力側電極２２から固有の共振周波数信号が出力される。
【００１９】
次に、上記構成のＭＥＭＳデバイスの製造方法について説明する。
図２、図３、図４はＭＥＭＳデバイスの製造方法を示す模式部分断面図である。
まず図２（ａ）に示すように、シリコンからなる半導体基板１０の上に熱酸化によりシリコン酸化膜１１を形成する。次に、図２（ｂ）に示すように、ＳＯＧ液をスピンコータにより塗布し、その後、熱処理によりＳＯＧ膜を形成し、パターニングをして所定の領域にＳＯＧ膜１２を形成する。続いて、図２（ｃ）に示すように、ＳＯＧ膜１２の上からシリコン窒化膜１８を形成する。そして、図２（ｄ）に示すように、シリコン窒化膜１８の上にポリシリコン膜を形成し、パターニングによりＭＥＭＳ構造体の固定電極２０である入力側電極２１ａ，２１ｂ、出力側電極２２を形成する。
【００２０】
次に、図３（ａ）に示すように、入力側電極２１ａ，２１ｂ、出力側電極２２の上からＳｉＯ2などの酸化膜２４を形成する。その後、図３（ｂ）に示すように、入力側電極２１ａ，２１ｂ上の酸化膜２４に開口穴２５を形成する。続いて、酸化膜２４の上にポリシリコン膜を形成し、パターニングを行い、図３（ｃ）に示すように、エッチングによりＭＥＭＳ構造体の可動電極２６を形成する。そして、図３（ｄ）に示すように、ＳｉＯ2などの絶縁膜を介して配線（図示せず）を積層した配線層２７を形成する。
【００２１】
次に、図４（ａ）に示すように、配線層２７の上にパッシベーション膜２８を形成する。続いて、図４（ｂ）に示すように、ＭＥＭＳ構造体の上方のパッシベーション膜２８に開口穴２９を形成する。
そして、図４（ｃ）に示すように、開口部２９から酸性のエッチング液を接触させて、配線層２７、酸化膜２４をエッチングしてＭＥＭＳ構造体３０をリリースする。このとき、半導体基板１０とパッシベーション膜２８との間に空洞部３５が形成されている。このようにして図１に示すようなＭＥＭＳデバイス１が製造される。
【００２２】
以上のように、本実施形態のＭＥＭＳデバイス１は、ＭＥＭＳ構造体３０における固定電極２０の下方の絶縁層４０にＳＯＧ膜１２を備えている。
半導体基板１０とＭＥＭＳ構造体３０との間の寄生容量は、キャパシタをモデルとして説明できるように、その間に存在する物質の誘電率に比例し、その間隔に反比例する関係にある。つまり、誘電率の低い物質を絶縁層として用い、さらにその絶縁層の厚みを厚くすることで寄生容量を低減させることができる。
本実施形態ではＳＯＧ膜１２は低誘電率の塗布ガラスであり、容易に厚い絶縁性を有する膜を形成することができる。このことから、絶縁層４０を介してＭＥＭＳ構造体３０と半導体基板１０の間に誘電率の低い物質が介在し、そして間隔が大きくなるため、寄生容量を低下させることができる。
（第２の実施形態）
【００２３】
次に、第２の実施形態におけるＭＥＭＳデバイスについて説明する。
本実施形態において、第１の実施形態と異なる点は、半導体基板上に設けられた絶縁層の構成が異なり、ＭＥＭＳ構造体については同構成である。
図５は本実施形態のＭＥＭＳデバイスの構成を示す部分模式断面図である。本実施形態では、第１の実施形態と同様な構成については同符号を付し詳細な説明を省略し、絶縁層の構成について説明する。
【００２４】
ＭＥＭＳデバイス２は、半導体基板１０にＭＥＭＳ構造体３０、ＭＥＭＳ構造体３０を取り囲むように形成された配線層２７、配線層２７の上方からＭＥＭＳ構造体３０上方に連なり開口部２９が形成されたパッシベーション膜２８を備えている。
シリコンからなる半導体基板１０上には熱酸化によるシリコン酸化膜１１が形成され、その上の所定の領域にシリコン酸化膜１３が形成されている。そして、シリコン酸化膜１３の上にシリコン窒化膜１８が形成され、シリコン酸化膜１１、シリコン酸化膜１３、シリコン窒化膜１８の３層で絶縁層４１を構成している。そして、絶縁層４１の最上層であるシリコン窒化膜１８上にＭＥＭＳ構造体３０が設けられている。
なお、本実施形態ではシリコン酸化膜を２層構成で使用したが、所望の厚みになるように適宜何層にも積層することは可能である。
【００２５】
以上のように、本実施形態のＭＥＭＳデバイス２は、ＭＥＭＳ構造体３０における固定電極２０の下方の絶縁層４１に複数のシリコン酸化膜１１，１３を備えている。
このように、絶縁膜であるシリコン酸化膜１１，１３を複数備えることで、絶縁層４１の厚みを厚くすることができる。このことから、絶縁層４１を介してＭＥＭＳ構造体３０と半導体基板１０の間の間隔が大きくなるため、この間に生ずる寄生容量を低下させることができる。
（第３の実施形態）
【００２６】
次に、第３の実施形態におけるＭＥＭＳデバイスについて説明する。
本実施形態において、第１、第２の実施形態と異なる点は、半導体基板上に設けられた絶縁層の構成が異なり、ＭＥＭＳ構造体については同構成である。
図６は本実施形態のＭＥＭＳデバイスの構成を示す部分模式断面図である。本実施形態では、第１の実施形態と同様な構成については同符号を付し詳細な説明を省略し、絶縁層の構成について説明する。
【００２７】
ＭＥＭＳデバイス３は、半導体基板１０にＭＥＭＳ構造体３０、ＭＥＭＳ構造体３０を取り囲むように形成された配線層２７、配線層２７の上方からＭＥＭＳ構造体３０上方に連なり開口部２９が形成されたパッシベーション膜２８を備えている。
シリコンからなる半導体基板１０上には熱酸化によるシリコン酸化膜１１が形成され、その上の所定の領域にＳＯＧ膜１４が形成されている。ＳＯＧ膜１４は低誘電率の塗布ガラスをスピンコートした後に熱処理をすることで形成されている。ＳＯＧ膜１４の上にはシリコン酸化膜１５が形成され、その上にシリコン窒化膜１８が形成されている。このように、シリコン酸化膜１１、ＳＯＧ膜１４、シリコン酸化膜１５、シリコン窒化膜１８の４層で絶縁層４２を構成している。そして、絶縁層４２の最上層であるシリコン窒化膜１８上にＭＥＭＳ構造体３０が設けられている。なお、シリコン酸化膜とＳＯＧ膜の組合せおよび膜の数については、所望の絶縁層４２の厚みにより適宜選択することができる。
【００２８】
このように、本実施形態のＭＥＭＳデバイス３は、ＭＥＭＳ構造体３０における固定電極２０の下方の絶縁層４２にＳＯＧ膜１４および複数のシリコン酸化膜１１，１５を備えている。絶縁層であるＳＯＧ膜１４およびシリコン酸化膜１１，１５を複数備えることで、絶縁層４２の厚みを厚くすることができる。また、シリコン酸化膜１１，１５を複数層形成することで、絶縁層４２の厚みを所定の厚みに調整することが容易となる。このことから、絶縁層４２を介してＭＥＭＳ構造体３０と半導体基板１０の間の間隔が大きくなるため、この間に生ずる寄生容量を低下させることができる。
【００２９】
また、本発明に係るＭＥＭＳデバイスは、半導体基板にＭＥＭＳ構造体とＩＣを同時に形成することができる。
例えば、図７は半導体基板１０の上にＭＥＭＳ形成部とＩＣ形成部を備えたＭＥＭＳデバイスの模式部分断面図であり、半導体基板１０の上にシリコン酸化膜１１、ＳＯＧ膜１２、シリコン窒化膜１８からなる絶縁層４０が形成されその上にＭＥＭＳ構造体３０が形成されている。また、ＭＥＭＳ構造体３０の周辺には半導体基板１０にウェル１９が設けられ、シリコン酸化膜１１を介して回路素子としてトランジスタ５０が形成されている。そして複数のトランジスタ５０などを接続してＭＥＭＳ構造体を励振させる発振回路が構成されている。
このように、ＭＥＭＳ構造体３０を形成する工程内でＩＣを形成することができ、効率よくＭＥＭＳデバイスを製造することができる。
【００３０】
なお、本実施形態では半導体基板の材質としてシリコンを用いて説明したが、他にＧｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＺｎＳｅなどを用いることができる。
また、ＭＥＭＳ構造体の形状については様々が形状のものであっても、本発明の実施を妨げない。
【図面の簡単な説明】
【００３１】
【図１】第１の実施形態におけるＭＥＭＳデバイスの構成を示し、（ａ）はＭＥＭＳデバイスの部分模式平面図、（ｂ）は（ａ）のＡ−Ａ断線に沿う部分模式断面図。
【図２】第１の実施形態におけるＭＥＭＳデバイスの製造工程を示す模式部分断面図。
【図３】第１の実施形態におけるＭＥＭＳデバイスの製造工程を示す模式部分断面図。
【図４】第１の実施形態におけるＭＥＭＳデバイスの製造工程を示す模式部分断面図。
【図５】第２の実施形態におけるＭＥＭＳデバイスの構成を示す部分模式断面図。
【図６】第３の実施形態におけるＭＥＭＳデバイスの構成を示す部分模式断面図。
【図７】第１の実施形態におけるＭＥＭＳデバイスの応用例を示す部分模式断面図。
【図８】従来のＭＥＭＳデバイスにおける信号漏洩の状態を説明する説明図。
【符号の説明】
【００３２】
１，２，３…ＭＥＭＳデバイス、１０…半導体基板、１１…シリコン酸化膜、１２…ＳＯＧ膜、１３…シリコン酸化膜、１４…ＳＯＧ膜、１５…シリコン酸化膜、１８…シリコン窒化膜、１９…ウェル、２０…固定電極、２１…入力側電極、２２…出力側電極、２４…酸化膜、２６…可動電極、２７…配線層、２８…パッシベーション膜、２９…開口部、３０…ＭＥＭＳ構造体、３１…配線、３２…アルミ配線、３３…配線、３４…アルミ配線、３５…空洞部、４０，４１，４２…絶縁層、５０…トランジスタ。
【図１】
2008105112.tif 000003
【図２】
2008105112.tif 000004
【図３】
2008105112.tif 000005
【図４】
2008105112.tif 000006
【図５】
2008105112.tif 000007
【図６】
2008105112.tif 000008
【図７】
2008105112.tif 000009
【図８】
2008105112.tif 000010