(57)【要約】【課題】スパッタリングによる機能層の形成時における損傷を軽減しつつ生産性を向上し得る電子素子材料の中間体を提供する。【解決手段】スパッタリングによって基板１００の表面１００ａに所定の機能層が形成されて構成される電子素子材料の製造に用いられる電子素子材料の中間体であって、スパッタリングの実行時に発生する異常放電を誘導する導電性の放電誘導膜１０２ａが機能層の形成以前における基板１００の外周縁部の所定部位に形成されている。【選択図】図１０
2008231498.tif 000002
【特許請求の範囲】
【請求項１】
スパッタリングによって基板の表面に所定の機能層が形成されて構成される電子素子材料の製造に用いられる電子素子材料の中間体であって、
前記スパッタリングの実行時に発生する異常放電を誘導する導電性の放電誘導膜が前記機能層の形成以前における前記基板の外周縁部の所定部位に形成されている電子素子材料の中間体。
【請求項２】
前記放電誘導膜は、前記所定部位としての前記外周縁部における互いに離間した複数の帯状の部位に形成されている請求項１記載の電子素子材料の中間体。
【請求項３】
前記放電誘導膜は、金属で構成されている請求項１または２記載の電子素子材料の中間体。
【請求項４】
基板の表面に所定の機能層が形成されて構成される電子素子材料を製造する際に当該所定の機能層をスパッタリングによって形成する機能層形成方法であって、
前記スパッタリングの実行時に発生する異常放電を誘導する導電性の放電誘導膜を前記機能層の形成以前における前記基板の外周縁部の所定部位に形成して中間体を作製し、当該中間体にスパッタリングを実行することによって前記所定の機能層を形成する機能層形成方法。
【請求項５】
前記基板における前記表面の全域に導電性材料で被膜を形成し、前記所定部位にマスクを形成し、当該マスクによって遮蔽される部分を除く部分の前記被膜をエッチングによって除去して前記所定部位に前記放電誘導膜を形成する請求項４記載の機能層形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スパッタリングによって基板の表面に所定の機能層が形成されて構成される電子素子材料の製造に用いられる電子素子材料の中間体、およびスパッタリングによって基板の表面に所定の機能層を形成する機能層形成方法に関するものである。
【背景技術】
【０００２】
スパッタリングによって基板の表面に所定の機能層を形成して電子素子材料を製造する方法として、特開平１１−３２９８８４号公報に開示された磁気抵抗型薄膜磁気ヘッドの素材（磁気ヘッド材料）の製造方法（以下、単に「製造方法」ともいう）が知られている。この製造方法では、まず、アルミナ膜が成膜されている基板（アルチック基板）の表面にＴｉ等の導電膜を成膜する。次いで、スパッタリング装置内の所定位置において、各膜を成膜した基板の外周面および外縁上面をアースに接続された金属製の基板ホルダで押さえるようにして保持する。次いで、スパッタリングによって導電膜（アルミナ膜）の上に磁性膜を形成する。この場合、静電気に起因する電荷が磁性膜に生じたとしても、導電膜、基板ホルダおよびアースからなる放電経路によってその電荷が放電される結果、磁性膜の帯電が防止される。したがって、この製造方法では、磁性膜の帯電に起因する基板ホルダと磁性膜との間の放電の発生によって磁性膜に欠陥が生じる事態が防止されている。
【特許文献１】特開平１１−３２９８８４号公報（第３頁、第３図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、上記の製造方法には、以下の問題点がある。すなわち、上記した磁気ヘッド材料を製造する際には、スパッタリングによって数多くの機能層を基板上に形成する必要がある。したがって、磁気ヘッド材料の生産性を向上させる上で、スパッタリングによって１つの機能層を形成するのに要する時間の短縮が重要な要素となっている。このため、特に厚みの厚い機能層を基板上に形成する際には、印加電圧の電圧値を大きく設定してスパッタリングレート（単位時間当りの膜材料の堆積量）を上昇させることにより、スパッタリングの処理時間の短縮が図られている。しかしながら、印加電圧が高い電圧値となったときには、基板に対して異常放電（火花放電）が発生することがあり、この異常放電によって基板が損傷してその一部または全部が材料として使用できなくなるおそれがあるという問題点が存在する。
【０００４】
本発明は、かかる問題点に鑑みてなされたものであり、スパッタリングによる機能層の形成時における損傷を軽減しつつ生産性を向上し得る電子素子材料の中間体および機能層形成方法を提供することを主目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成すべく本発明に係る電子素子材料の中間体は、スパッタリングによって基板の表面に所定の機能層が形成されて構成される電子素子材料の製造に用いられる電子素子材料の中間体であって、前記スパッタリングの実行時に発生する異常放電を誘導する導電性の放電誘導膜が前記機能層の形成以前における前記基板の外周縁部の所定部位に形成されている電子素子材料の。
【０００６】
この場合、前記所定部位としての前記外周縁部における互いに離間した複数の帯状の部位に前記放電誘導膜を形成することができる。
【０００７】
また、前記放電誘導膜を金属で構成することができる。
【０００８】
また、本発明に係る機能層形成方法は、基板の表面に所定の機能層が形成されて構成される電子素子材料を製造する際に当該所定の機能層をスパッタリングによって形成する機能層形成方法であって、前記スパッタリングの実行時に発生する異常放電を誘導する導電性の放電誘導膜を前記機能層の形成以前における前記基板の外周縁部の所定部位に形成して中間体を作製し、当該中間体にスパッタリングを実行することによって前記所定の機能層を形成する。
【０００９】
この場合、前記基板における前記表面の全域に導電性材料で被膜を形成し、前記所定部位にマスクを形成し、当該マスクによって遮蔽される部分を除く部分の前記被膜をエッチングによって除去して前記所定部位に前記放電誘導膜を形成することができる。
【発明の効果】
【００１０】
本発明に係る電子素子材料の中間体および機能層形成方法によれば、基板の外周縁部に導電性の放電誘導膜を形成して中間体を構成し、その中間体にスパッタリングを実行することによって所定の機能層を形成することにより、導電性を有する放電誘導膜を基板の表面よりもスパッタリング装置の電極側に突出させることができるため、電極に印加させる電圧の値を高く設定したことに起因して異常放電が発生したとしても、その異常放電を放電誘導膜に確実に誘導することができる。このため、異常放電によって電子素子材料に損傷を受けたとしても、その損傷部分を一般的には使用されない基板の外周縁部に止めることができる。また、大きな異常放電が発生して電子素子材料における放電誘導膜の形成部分の周囲を含む比較的大きな部分に損傷を受けたとしても、その際の電子素子材料の損傷部分の面積を、同程度の異常放電によって電子素子材料の中央部に損傷を受けたと仮定したときの損傷面積よりも十分に小さく抑えることができる。したがって、この中間体および機能層形成方法によれば、放電誘導膜を備えていない構成、および放電誘導膜を備えていない中間体を用いる方法と比較して、実質的な電子素子材料の損傷を十分に軽減することができる結果、電子素子材料の損傷による最終製品としての電子素子を製造する際の歩留まりの低下を十分に小さく抑えることができる。
【００１１】
また、本発明に係る電子素子材料の中間体によれば、基板の外周縁部における互いに離間した複数の帯状の部位に放電誘導膜を形成したことにより、スパッタリング装置内のどの箇所において異常放電が発生したとしても、その異常放電をいずれかの部位に形成された放電誘導膜に確実に誘導することができる。
【００１２】
また、本発明に係る電子素子材料の中間体によれば、放電誘導膜を導電性が高い金属で構成したことにより、異常放電を放電誘導膜によって確実に誘導することができる。
【００１３】
また、本発明に係る機能層形成方法によれば、基板における表面の全域に導電性材料で被膜を形成し、基板の外周縁部における所定部位にマスクを形成し、マスクによって遮蔽される部分を除く部分の被膜をエッチングによって除去して放電誘導膜を形成することにより、基板における任意の部分に任意の大きさの放電誘導膜を正確に形成することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る電子素子材料の中間体および機能層形成方法の最良の形態について、添付図面を参照して説明する。
【００１５】
最初に、電子素子材料製造装置１（以下、単に「製造装置１」ともいう）の構成について説明する。図１に示す製造装置１は、スパッタリング装置２、および放電誘導膜形成装置３を備えて、電子素子材料３００（図１２参照）を製造可能に構成されている。ここで、電子素子材料３００は、磁気ヘッド（本発明における電子素子の一例）の製造用の材料であって、この電子素子材料３００を裁断することによって複数の磁気ヘッドが製造される。
【００１６】
スパッタリング装置２は、スパッタリングによって基板１００の表面に機能層１０１（図１２参照）を形成する装置（一例として、ＤＣマグネトロンスパッタリング装置）であって、図２に示すように、真空容器１１、基板保持部１２、真空ポンプ１３、ガス供給部１４、カソード電極１５ａ、アノード電極１５ｂ（以下、カソード電極１５ａおよびアノード電極１５ｂを区別しないときには「電極１５」ともいう）、電源部１６および制御部１７を備えて構成されている。
【００１７】
真空容器１１は、基板保持部１２、各電極１５および、機能層１０１や後述する放電誘導膜１０２ａの形成材料であるターゲット５０を収容可能に構成されている。この場合、放電誘導膜１０２ａの形成に際しては、上記のターゲット５０として、本発明における導電性材料の一例としてのＡｕが用いられる。
【００１８】
基板保持部１２は、図１１に示すように、基板１００（および、後述する中間体２００）を載置可能な載置台１２ａと、載置台１２ａに載置した基板１００（または中間体２００）を固定する固定部材１２ｂとを備えて構成されている。真空ポンプ１３は、制御部１７の制御に従い、真空容器１１内の空気を排気して真空容器１１内を真空状態に維持する。ガス供給部１４は、制御部１７の制御に従い、不活性ガス（一例として、ＡｒおよびＮ２の混合ガス）を真空容器１１内に供給する。カソード電極１５ａおよびアノード電極１５ｂは、相互に絶縁されると共に、電源部１６にそれぞれ接続されている。電源部１６は、制御部１７の制御に従い、両電極１５間に電圧Ｖを印加する。制御部１７は、真空ポンプ１３、ガス供給部１４、電源部１６を制御する。
【００１９】
一方、放電誘導膜形成装置３は、中間体２００の作製に用いられる装置であって、図３に示すように、レジスト層形成装置２１、露光装置２２、現像装置２３、エッチング装置２４およびレジスト除去装置２５を備えて構成されている。ここで、中間体２００は、基板１００の表面１００ａに各種の機能層１０１を形成して電子素子材料３００を製造する一連の工程中において作製される部材、つまり電子素子材料３００の製造に用いられる部材であって、図１０に示すように、基板１００の外周縁部における互いに離間した４つの帯状で円弧状の部位（本発明における所定部位）に膜厚が０．１μｍ未満（例えば０．０５μｍ）の放電誘導膜１０２ａが形成されて構成されている。この場合、放電誘導膜１０２ａは、スパッタリング装置２を用いてスパッタリングを行う際に発生する異常放電の放電先となる機能、つまり異常放電を誘導する機能を有している。
【００２０】
レジスト層形成装置２１は、基板１００の表面１００ａに形成された金属層１０２（本発明における被膜：図４参照）の上にレジスト材を例えばスピンコート法によって塗布することにより、レジスト層１０３（図５参照）を形成する。露光装置２２は、基板１００の表面１００ａにおける放電誘導膜１０２ａの形成部分を遮蔽するマスク１１０（図６参照）を基板１００の上方に位置させた状態でレジスト層１０３に対して露光用の光Ｌを照射することにより、放電誘導膜１０２ａの形成部分に対応する形状の潜像をレジスト層１０３内に形成する。
【００２１】
現像装置２３は、潜像が形成されたレジスト層１０３における光Ｌの非照射部分（つまり、潜像が形成された部分）を残して、光Ｌの照射部分（つまり、潜像が形成された部分を除く部分）のレジスト材を除去することにより、金属層１０２上にレジストパターン１０３ａ（本発明におけるマスク：図７参照）を形成する。エッチング装置２４は、現像装置２３によって形成されたレジストパターン１０３ａをマスクとして用いて金属層１０２に対してエッチングを行うことにより、レジストパターン１０３ａによって遮蔽された部分を除く部分の金属層１０２を除去する。レジスト除去装置２５は、レジストパターン１０３ａ（つまりレジスト材）を除去して中間体２００を作製する。
【００２２】
次に、製造装置１を用いて、本発明に係る機能層形成方法に従って基板１００の表面１００ａに機能層１０１を形成して電子素子材料３００を製造する方法について、図面を参照して説明する。この場合、基板１００は、一例として、アルティック（Ａｌ２Ｏ３−ＴｉＣ）で円板状に構成されると共に、表面１００ａに非導電性を有する酸化アルミニウム（アルミナ）の薄膜が予め形成されている。なお、電子素子材料３００は、実際には、基板１００の表面１００ａに複数の機能層１０１が形成されて構成されているが、発明の理解を容易とするため、以下、１つの機能層１０１を基板１００の表面１００ａに形成する例について説明する。
【００２３】
機能層１０１の形成に先立ち、基板１００に放電誘導膜１０２ａを形成して中間体２００を作製する。具体的には、図１１に示すように、まず、基板１００をスパッタリング装置２における基板保持部１２の載置台１２ａに載置する。次いで、固定部材１２ｂを用いて基板１００を固定する。続いて、基板１００が固定された基板保持部１２を真空容器１１内にセットする。次いで、ターゲット５０としてのＡｕをカソード電極１５ａの上部（アノード電極１５ｂの近傍）にセットする。続いて、図外の操作部を操作して、両電極１５間に印加する電圧Ｖの値や印加時間、および真空容器に供給させる不活性ガスの混合比や流量等のスパッタリング条件を設定した後に、スパッタリング処理の開始を指示する。この際に、制御部１７が、真空ポンプ１３を制御して、真空容器１１内の空気を排気させた後に、ガス供給部１４を制御して、真空容器１１内に不活性ガス（一例として、Ａｒ：３０ｓｃｃｍ＋Ｎ２：４０ｓｃｃｍの混合ガス）を供給させる。
【００２４】
次いで、制御部１７は、電源部１６を制御して、両電極１５間に電圧Ｖを印加させる。この際に、両電極１５間に印加されている電圧Ｖによって真空容器１１内のＡｒおよびＮ２の混合ガスがイオン化（プラズマ化）される。これにより、真空容器１１内においてイオン化したＡｒおよびＮ２がターゲット５０に向けて高速移動してターゲット５０の表面に衝突することにより、ターゲット５０を構成しているＡｕ原子が弾き出されて、基板１００の表面に堆積（付着）する。続いて、制御部１７は、所定時間が経過した時点で、電源部１６を制御して、電圧Ｖの供給を停止させる。これにより、図４に示すように、基板１００の表面１００ａにＡｕからなる金属層１０２が形成される。
【００２５】
次いで、基板保持部１２を真空容器１１から取り出して、金属層１０２が形成された基板１００を基板保持部１２から取り外す。続いて、その基板１００を放電誘導膜形成装置３のレジスト層形成装置２１にセットして、レジスト層形成装置２１を作動させる。この際に、レジスト層形成装置２１は、図５に示すように、レジスト材を金属層１０２の上（基板１００の表面１００ａ）に塗布することにより、レジスト層１０３を形成する。次いで、金属層１０２の上にレジスト層１０３が形成された基板１００を露光装置２２にセットして、露光装置２２を作動させる。この際に、露光装置２２は、図６に示すように、マスク１１０を基板１００の上方に位置させた状態でレジスト層１０３に対して露光用の光Ｌを照射することにより、放電誘導膜１０２ａの形成部分に対応する形状の潜像をレジスト層１０３内に形成する。
【００２６】
続いて、レジスト層１０３内に潜像が形成された基板１００を現像装置２３にセットして、現像装置２３を作動させる。この際に、現像装置２３は、潜像が形成されたレジスト層１０３を現像して、図７に示すように、金属層１０２上にレジストパターン１０３ａを形成する。次いで、レジストパターン１０３ａが形成された基板１００をエッチング装置２４にセットして、エッチング装置２４を作動させる。この際に、エッチング装置２４は、レジストパターン１０３ａをマスクとして用いて金属層１０２に対してエッチングを行うことにより、図８に示すように、レジストパターン１０３ａによって遮蔽された部分を除く部分の金属層１０２を除去する。続いて、エッチングの終了した基板１００をレジスト除去装置２５にセットして、レジスト除去装置２５を作動させる。この際に、レジスト除去装置２５は、図９に示すように、金属層１０２の上に残っているレジストパターン１０３ａ（レジスト材）を除去する。これにより、中間体２００の作製が完了する。
【００２７】
次に、中間体２００に機能層１０１を形成する。この場合、図１１に示すように、中間体２００を基板保持部１２に固定して、その基板保持部１２を真空容器１１内にセットすると共に、機能層１０１用のターゲット５０を真空容器１１内にセットする。次いで、操作部を操作して、スパッタリング条件を設定する。この場合、例えば、厚みの厚い機能層１０１を形成する際には、スパッタリングの処理時間の短縮を図るために、スパッタリングレートを上昇させるべく電圧Ｖの値を高く設定する。続いて、操作部を操作して、スパッタリングの開始を指示する。次いで、制御部１７が、上記した制御と同様にして真空ポンプ１３、ガス供給部１４および電源部１６を制御する。この際に、イオン化されたＡｒおよびＮ２の混合ガスがターゲット５０に向けて高速移動してターゲット５０の表面に衝突することにより、ターゲット５０を構成している原子が弾き出されて、基板１００の表面に堆積する。
【００２８】
ここで、この機能層形成方法では、基板１００の外周縁部に導電性を有する放電誘導膜１０２ａを形成した中間体２００に対してスパッタリングを行うことによって機能層１０１を形成している。したがって、導電性を有する放電誘導膜１０２ａが基板１００の表面１００ａよりも電極１５側に突出しているため、上記したように電圧Ｖの値を高く設定したことに起因して異常放電が発生したとしても、放電誘導膜１０２ａ（特に放電誘導膜１０２ａの角部）がその異常放電の放電先となって、異常放電が放電誘導膜１０２ａに誘導される。一方、放電誘導膜１０２ａが形成されている基板１００の外周縁部、つまり電子素子材料３００の外周縁部は、一般的に、電子素子（この例では、磁気ヘッド）の製造には使用されない。したがって、この機能層形成方法では、中間体２００を用いることにより、例えば図１２に示すように、異常放電によって電子素子材料３００における放電誘導膜１０２ａの形成部分に損傷を受けたとしても（同図に示す損傷部分３０１参照）、その損傷による最終製品としての電子素子を製造する際の歩留まりの低下を確実に防止することが可能となっている。
【００２９】
また、図１３に示すように、大きな異常放電が発生して電子素子材料３００における放電誘導膜１０２ａの形成部分の周囲を含む比較的大きな部分に損傷を受けたとしても、その際の損傷部分の面積（同図に示す損傷部分３０２参照）が、同程度の異常放電によって電子素子材料３００の中央部に損傷を受けたと仮定したときの損傷面積（同図に破線で示す損傷部分３０３参照）よりも十分に小さく抑えられる。したがって、この機能層形成方法では、中間体２００を用いることにより、大きな異常放電が発生した場合においても、放電誘導膜１０２ａを備えていない構成と比較して、電子素子材料３００の損傷による最終製品としての電子素子を製造する際の歩留まりの低下が十分に小さく抑えられる。
【００３０】
次いで、制御部１７は、所定時間が経過した時点で、電源部１６を制御して、電圧Ｖの供給を停止させる。これにより、図１２に示すように、基板１００の表面１００ａに機能層１０１が形成されて、電子素子材料３００が完成する。
【００３１】
このように、この中間体２００および機能層形成方法によれば、基板１００の外周縁部に導電性を有する放電誘導膜１０２ａを形成して中間体２００を構成し、その中間体２００に対してスパッタリングを行うことによって機能層１０１を形成することにより、導電性を有する放電誘導膜１０２ａを基板１００の表面１００ａよりも電極１５側に突出させることができるため、両電極１５間に印加させる電圧Ｖの値を高く設定したことに起因して異常放電が発生したとしても、その異常放電を放電誘導膜１０２ａに確実に誘導することができる。このため、異常放電によって電子素子材料３００に損傷を受けたとしても、その損傷部分を一般的には使用されない基板１００の外周縁部に止めることができる。また、大きな異常放電が発生して電子素子材料３００における放電誘導膜１０２ａの形成部分の周囲を含む比較的大きな部分に損傷を受けたとしても、その際の電子素子材料３００の損傷部分の面積を、同程度の異常放電によって電子素子材料３００の中央部に損傷を受けたと仮定したときの損傷面積よりも十分に小さく抑えることができる。したがって、この中間体２００および機能層形成方法によれば、放電誘導膜１０２ａを備えていない構成、および放電誘導膜１０２ａを備えていない中間体を用いる方法と比較して、実質的な電子素子材料３００の損傷を十分に軽減することができる結果、電子素子材料３００の損傷による最終製品としての電子素子を製造する際の歩留まりの低下を十分に小さく抑えることができる。
【００３２】
また、この中間体２００および機能層形成方法によれば、基板１００の外周縁部における互いに離間した４つの帯状の部位に放電誘導膜１０２ａを形成したことにより、真空容器１１内のどの箇所において異常放電が発生したとしても、その異常放電をいずれかの部位に形成された放電誘導膜１０２ａに確実に誘導することができる。
【００３３】
また、この中間体２００および機能層形成方法によれば、放電誘導膜１０２ａを導電性が高い金属で構成したことにより、異常放電を放電誘導膜１０２ａによって確実に誘導することができる。
【００３４】
また、この機能層形成方法によれば、基板１００における表面１００ａの全域に金属層１０２を形成し、基板１００の外周縁部における所定部位にレジストパターン１０３ａを形成し、レジストパターン１０３ａによる遮蔽部分を除く部分の金属層１０２をエッチングによって除去して放電誘導膜１０２ａを形成することにより、基板１００における任意の部分に任意の大きさの放電誘導膜１０２ａを正確に形成することができる。
【００３５】
なお、本発明は上記の構成に限定されない。例えば、放電誘導膜１０２ａ用のターゲット５０としてＡｕを用いた例について上記したが、これに限定されず、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、ＣｏおよびＴｉ等の導電率の高い各種の金属、およびこれらの合金を用いて放電誘導膜１０２ａを形成することができる。また、金属以外の導電性材料を用いて放電誘導膜１０２ａを形成することもできる。また、磁気ヘッド製造用の電子素子材料３００の製造に用いる中間体２００に適用した例について上記したが、半導体素子製造用の電子素子材料のように、スパッタリングによって機能層を形成して構成される各種の電子素子材料の製造に用いられる中間体に本発明を適用することができる。
【００３６】
また、基板１００の外周縁部における４つの帯状の部位に放電誘導膜１０２ａを形成した中間体２００を例に挙げて説明したが、放電誘導膜１０２ａを形成する部位の数や形状は、任意に規定することができる。例えば、図１４に示すように、基板１００の外周縁部における８つの帯状の部位に放電誘導膜１０２ａを形成した中間体４００を採用することができる。また、図１５に示すように、基板１００の外周縁部の全域、つまり外周縁部の環状の部位に放電誘導膜１０２ａを形成した中間体５００を採用することもできる。
【図面の簡単な説明】
【００３７】
【図１】電子素子材料製造装置１の構成を示す構成図である。
【図２】スパッタリング装置２の構成を示す構成図である。
【図３】放電誘導膜形成装置３の構成を示す構成図である。
【図４】金属層１０２を形成した状態の基板１００の断面図である。
【図５】レジスト層１０３を形成した状態の基板１００の断面図である。
【図６】露光処理を行っている状態を説明するための説明図である。
【図７】レジストパターン１０３ａを形成した状態の基板１００の断面図である。
【図８】エッチング処理を行っている状態を説明するための説明図である。
【図９】中間体２００の概略構成を示す構成図である。
【図１０】中間体２００の平面図である。
【図１１】中間体２００をセットした状態の基板保持部１２の平面図である。
【図１２】電子素子材料３００の平面図である。
【図１３】異常放電による損傷を受けた電子素子材料３００の平面図である。
【図１４】中間体４００の平面図である。
【図１５】中間体５００の平面図である。
【符号の説明】
【００３８】
１  電子素子材料製造装置
２  スパッタリング装置
２１  レジスト層形成装置
２２  露光装置
２３  現像装置
２４  エッチング装置
１００  基板
１００ａ  表面
１０１  機能層
１０２  金属層
１０２ａ  放電誘導膜
１０３ａ  レジストパターン
２００，４００，５００  中間体
３００  電子素子材料
【図１】
2008231498.tif 000003
【図２】
2008231498.tif 000004
【図３】
2008231498.tif 000005
【図４】
2008231498.tif 000006
【図５】
2008231498.tif 000007
【図６】
2008231498.tif 000008
【図７】
2008231498.tif 000009
【図８】
2008231498.tif 000010
【図９】
2008231498.tif 000011
【図１０】
2008231498.tif 000012
【図１１】
2008231498.tif 000013
【図１２】
2008231498.tif 000014
【図１３】
2008231498.tif 000015
【図１４】
2008231498.tif 000016
【図１５】
2008231498.tif 000017