(57)【要約】【課題】広帯域にわたってまんべんなく低インピーダンスが得られるバイパスコンデンサを提供する。【解決手段】２つの外部電極２，３を有し、一方の外部電極２に導通する複数枚の内部電極４と他方の外部電極３に導通する複数枚の内部電極５とが非接触で交互に重ねられ、これら内部電極４，５の面積が重ね順に異なっている。【選択図】図１
2008218707.tif 000002
【特許請求の範囲】
【請求項１】
２つの外部電極を有し、一方の外部電極に導通する複数枚の内部電極と他方の外部電極に導通する複数枚の内部電極とが非接触で交互に重ねられ、これら内部電極の面積が重ね順に異なっていることを特徴とするバイパスコンデンサ。
【請求項２】
上記一方の外部電極に対して上記他方の外部電極が勾配を有することを特徴とする請求項１記載のバイパスコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広帯域にわたってまんべんなく低インピーダンスが得られるバイパスコンデンサに関する。
【背景技術】
【０００２】
基板にＬＳＩやＩＣ（以下、ＬＳＩで代表する）を実装する際に、１つ１つのＬＳＩに対してバイパスコンデンサを付加することが推奨される。バイパスコンデンサは、当該ＬＳＩ直近の電源（ＶｃｃとＧＮＤ）間に挿入され、ＬＳＩ内部で発生するスイッチングノイズ等のノイズを除去することにより、ノイズが電源供給ラインを介して基板全体や基板外に波及しないようにするものである。
【０００３】
アナログ回路などで所定の容量として使用するような単一種類のコンデンサ１個だけをバイパスコンデンサに用いても、そのインピーダンス特性は図５のようになる。これでは、広帯域のノイズを除去することはできない。しかし、複数種類のコンデンサを組み合わせて広帯域のノイズを除去するようにすると、１つのＬＳＩに対して複数個のコンデンサを実装しなければならず、密集配置、実効工数、部品点数、基板面積効率等の点で問題がある。
【０００４】
この問題を解決するべく、特許文献１の技術は、２つの外部電極と、各々の外部電極に接続した複数の内部電極と、内部電極間に挿入した複数の誘電体と、別の内部電極間に挿入した絶縁層とにより、３値の静電容量を有するバイパスコンデンサを構成するものである。
【０００５】
また、特許文献２の技術は、ＬＳＩと電源供給ラインとの間に直列に３端子の分布定数型コンデンサを挿入し、１端子を接地するものである。
【０００６】
【特許文献１】特開平７−２９７６７号公報
【特許文献２】特開２００５−３１８６４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１，２のバイパスコンデンサは、複数のコンデンサを内部で並列に設けて外部電極を陰陽それぞれ１つにまとめたものである。しかし、純粋にＬＣ回路（Ｌはコンデンサの持つインダクタンス分）でもって、複数のコンデンサを並列にしたバイパスコンデンサを構成すると、特定の波長で発振が発生するため、広帯域にわたって低インピーダンスが得られるどころか、波長帯域によっては高インピーダンスとなる。
【０００８】
実際には、コンデンサが抵抗成分も持つため、発振波長においてもインピーダンスが無限には高くならない。したがって、特許文献１，２のバイパスコンデンサでも、発振波長帯域を除けば、低インピーダンスが得られると思われる。
【０００９】
しかしながら、発振波長帯域でインピーダンスが高いことは問題であり、これらのバイパスコンデンサは製品として市場に普及していないのが現状である。
【００１０】
スイッチングノイズのように広帯域にわたるノイズを除去するには、広帯域にわたってまんべんなく低インピーダンスでなければならない。
【００１１】
そこで、本発明の目的は、上記課題を解決し、広帯域にわたってまんべんなく低インピーダンスが得られるバイパスコンデンサを提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために本発明は、２つの外部電極を有し、一方の外部電極に導通する複数枚の内部電極と他方の外部電極に導通する複数枚の内部電極とが非接触で交互に重ねられ、これら内部電極の面積が重ね順に異なっているものである。
【００１３】
上記一方の外部電極に対して上記他方の外部電極が勾配を有してもよい。
【発明の効果】
【００１４】
本発明は次の如き優れた効果を発揮する。
【００１５】
（１）広帯域にわたってまんべんなく低インピーダンスが得られる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の一実施形態を添付図面に基づいて詳述する。
【００１７】
図１に示されるように、本発明に係るバイパスコンデンサ１は、２つの外部電極２，３を有し、一方の外部電極２に導通する複数枚の内部電極４と他方の外部電極３に導通する複数枚の内部電極５とが非接触で交互に重ねられ、これら内部電極４，５の面積が重ね順に異なっているものである。
【００１８】
内部電極４，５の離間間隔は一律とする。
【００１９】
内部電極４，５間は空気でもよいが、この実施形態では介設物６を設ける。介設物６としては誘電体、導電性高分子、電解紙がある。この実施形態では介設物６は場所によらず均一とする。
【００２０】
一方の外部電極２に対して他方の外部電極３は勾配を有する。ここでは、説明の便宜上、バイパスコンデンサ１が実装される基板（図示せず）の面を水平とし、内部電極４，５が基板面に平行とする。外部電極２，３は、各々、長方形の板状に形成され、基板面に対して垂直より傾斜している。外部電極２の傾斜角と外部電極３の傾斜角は等しくなく、符号（傾斜の向き）は互いに逆である。これにより、バイパスコンデンサ１の外観（後述するパッケージを除く）は、側面視で台形である。
【００２１】
バイパスコンデンサ１は、外部電極２，３及び内部電極４，５を電気的及び機械的に保護する絶縁性のパッケージ（図示せず）を備える。
【００２２】
図示しないが、バイパスコンデンサ１の上面視は長方形とする。複数枚の内部電極４，５も全て上面視は長方形とする。
【００２３】
外部電極２の内部電極４は、一辺が外部電極２に接しており、そこから対向する外部電極３に向けて延出され、その先端となる他辺が外部電極３に非接触で近接している。同様に、外部電極３の内部電極５は、一辺が外部電極３に接しており、そこから対向する外部電極２に向けて延出され、その先端となる他辺が外部電極２に非接触で近接している。
【００２４】
図示上最も下（基板に近い）に位置する内部電極５が最も面積が大きく、次に下に位置する内部電極４がその次に面積が大きく、その順で、内部電極５、内部電極４と面積が漸減する。
【００２５】
本発明のバイパスコンデンサ１によれば、非接触で交互に重ねられた内部電極４，５の面積が重ね順に小さくなっているため、１枚の内部電極４（又は５）とこれに対向する１枚の内部電極５（又は４）とから構成されるコンデンサが無限複数個並列に設けられているのと等価であると共に、これら等価的な無限複数個のコンデンサの静電容量が連続的に小さくなる。言い換えると、静電容量がグラデーションで異なる無段階の多連コンデンサが形成される。
【００２６】
この結果、バイパスコンデンサ１のインピーダンス特性は、図２に示されるように、広帯域にわたってまんべんなく低インピーダンスとなる。
【００２７】
従来技術と詳しく比較すると、従来のように複数種類のコンデンサを並列に設けた場合のインピーダンス特性は、リアクタンス定理に基づき、図３（ａ）〜図３（ｄ）に示した４種類のいずれかとなり、特定の周波数で発振が起きてしまい、部分的に高インピーダンスとなってしまう。図３（ａ）の特性を００型、図３（ｂ）の特性を０∞型、図３（ｃ）の特性を∞０型、図３（ｄ）の特性を∞∞型という。いずれにおいても、共振周波数と反共振周波数とは、交互に発生する。ｆ＝０及びｆ＝∞においては、必ず共振又は反共振となる。
【００２８】
各図中、ｆに添えられた下付数字が奇数の場合、当該ｆは共振周波数である。また、ｆに添えられた下付数字が偶数の場合、当該ｆは反共振周波数である。
【００２９】
これに対し、本発明では、複数個のコンデンサの静電容量がグラデーションで異なると共にそれぞれのコンデンサは等価直列抵抗をもっているので、ｆ＝０及びｆ＝∞以外の共振周波数、反共振周波数においてインピーダンスのピークが鈍り、広帯域にわたって低インピーダンスを実現することができる。上記等価直列抵抗の値としては、５０〜６００ｍΩとするのが好ましい。
【００３０】
上記コンデンサの数は、多い程良く、１０個以上であれば本発明の効果を期待できる。なお、生産性を考慮すると、５００個以下とするのが好ましい。
【００３１】
上記実施形態では、バイパスコンデンサ１の外観として、側面視は台形、上面視は長方形としたが、これに限定されず、上面視が台形、側面視が長方形としてもよく、一方の外部電極２に対して他方の外部電極３が勾配を有することにより、内部電極４，５の面積を重ね順に異ならせることができる。
【００３２】
本発明のバイパスコンデンサ１は、外部電極２，３の一部が図示しないパッケージから外に露出しており、この露出部分を基板のパターンやＬＳＩの端子に半田付けすることで、基板に実装することができる。特に、外部電極２，３の露出部分のピッチをＬＳＩの電源端子（Ｖｃｃ端子とＧＮＤ端子）と同じピッチに形成し、バイパスコンデンサ１をＬＳＩの電源端子に直接取り付けることにより、効果的なノイズ除去を実現することができる。
【００３３】
図１の実施形態では、内部電極４，５の離間間隔は一律としたが、図４（ａ）に示されるように、内部電極４，５の離間間隔を重ね順に異ならせることで、静電容量のグラデーションをいっそう顕著にさせることができる。
【００３４】
また、図１の実施形態では、介設物６は場所によらず均一としたが、図４（ｂ）に示されるように、介設物６の誘電率を内部電極４，５の重ね方向に異ならせることで、静電容量のグラデーションをいっそう顕著にさせることができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態を示すバイパスコンデンサの側面図である。
【図２】本発明のバイパスコンデンサのインピーダンス特性図（横軸＝周波数、縦軸＝インピーダンス）である。
【図３】（ａ）〜（ｄ）は、複数種類のコンデンサを並列に設けた場合のインピーダンス特性図（横軸＝周波数、縦軸＝インピーダンス）である。
【図４】（ａ）、（ｂ）は、本発明の他の実施形態を示すバイパスコンデンサの側面図である。
【図５】単一のコンデンサのインピーダンス特性図（横軸＝周波数、縦軸＝インピーダンス）である。
【符号の説明】
【００３６】
１  バイパスコンデンサ
２，３  外部電極
４，５  内部電極
【図１】
2008218707.tif 000003
【図２】
2008218707.tif 000004
【図３】
2008218707.tif 000005
【図４】
2008218707.tif 000006
【図５】
2008218707.tif 000007