(57)【要約】【課題】簡易な構成で入力信号と同一周波数、同一位相の再生信号を出力すること。【解決手段】位相同期回路１は、ＶＣＯ１３、混合器１１、ＬＰＦ１２からなる第１のフィードバックループで周波数を合わせ、第１のフィードバックループで得られた制御信号をＶＣＯ２３、混合器２１、ＬＰＦ２２、加算器２４からなる第２のフィードバックループに供給することで、第２フィードバックループから周波数と位相がともに入力信号と同一な再生信号を出力する。【選択図】        図１
2008147788.tif 000002
【特許請求の範囲】
【請求項１】
第１の発振手段が出力する第１発振出力と入力信号との誤差出力を第１誤差出力として前記第１の発振手段にフィードバックし、前記第１発振出力の周波数を前記入力信号に同期させる第１フィードバックループと、
第２の発振手段が出力する第２発振出力と前記入力信号との誤差出力に、前記第１誤差出力を加算して前記第２の発振手段にフィードバックし、前記第２発振出力の周波数および位相を前記入力信号に同期させる第２フィードバックループと、
を備え、前記第２発振出力を再生出力として外部出力する位相同期回路。
【請求項２】
前記第１フィードバックループは、前記第１発振出力と前記入力信号を混合する混合器、前記混合器の出力を平滑化する平滑化フィルタ、前記平滑化フィルタの出力によって駆動する前記第１の発振手段を含んで構成されることを特徴とする請求項１に記載の位相同期回路。
【請求項３】
前記第２フィードバックループは、前記第２発振出力と前記入力信号を混合する混合器、前記混合器の出力を平滑化する平滑化フィルタ、前記平滑化フィルタの出力に前記第１発振出力を加算する加算器、前記加算器の出力によって駆動する前記第２の発振手段を含んで構成されることを特徴とする請求項１または２に記載の位相同期回路。
【請求項４】
第１の発振手段が出力する第１発振出力と入力信号との誤差出力を第１誤差出力として前記第１の発振手段にフィードバックし、前記第１発振出力の周波数を前記入力信号に同期させる第１フィードバックループと、
第２の発振手段が出力する第２発振出力と前記入力信号との誤差出力に、前記第１誤差出力を加算して前記第２の発振手段にフィードバックし、前記第２発振出力の周波数および位相を前記入力信号に同期させる第２フィードバックループと、
前記第２発振出力と前記入力信号とを用いて同期検波を行なう同期検波手段と、
を備えたことを特徴とする同期検波回路。
【請求項５】
前記入力信号を正規化する正規化手段をさらに備えたことを特徴とする請求項４に記載の同期検波回路。
【請求項６】
第１の発振手段が出力する第１発振出力と入力信号との誤差出力を第１誤差出力として前記第１の発振手段にフィードバックし、前記第１発振出力の周波数を前記入力信号に同期させる第１フィードバックループと、
第２の発振手段が出力する第２発振出力と前記入力信号との誤差出力に、前記第１誤差出力を加算して前記第２の発振手段にフィードバックし、前記第２発振出力の周波数および位相を前記入力信号に同期させる第２フィードバックループと、
前記第２発振出力と前記入力信号とを用いて同期検波を行なう同期検波手段と、
を備え、受信した放送信号を前記同期検波手段によって同期検波することを特徴とする放送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、入力信号と同一の周波数および位相を有する出力信号を再生する位相同期回路、またこれを用いた同期検波回路、放送受信装置に関し、特に簡易な構成で周期と位相を精度よく同期させる位相同期回路、これを用いた同期検波回路および放送受信装置に関する。
【背景技術】
【０００２】
従来、入力される交流信号と周波数が等しく、かつ位相が同期した信号を、フィードバック制御により別の発振器から出力する位相同期回路、所謂ＰＬＬ（Phase-locked loop）が知られている。
【０００３】
この位相同期回路の最も簡単な回路構成例としては、入力信号と電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）の出力とを混合し、混合器出力を平滑化してＶＣＯにフィードバックする構成がある。
【０００４】
しかし、かかる構成では、周波数と位相を精度良く同期させることができない。例えば出力信号の周波数を入力信号に合わせたとしても、ＶＣＯをその周波数で発振させるための制御信号を得るために入力信号と出力信号との間に差が必要であり、この差が位相の違いとして現れていた。
【０００５】
そのため、例えばＡＭ放送を受信して搬送波を検波し、同期検波によって元の信号を取り出す場合のように入力信号と同一の周期と位相を有する再生信号が必要である場合には、特許文献１〜３が開示するような複雑な構成が必要となっていた。
【０００６】
具体的には、特許文献１は、周波数引き込み動作を行なった後、位相引き込み動作を行なう構成を開示している。同様に、特許文献２は初期周波数誤差を追跡し、周波数ロック後に位相エラーを補償する技術を開示している。また、特許文献３は、周波数誤差推定回路と位相同期ループ回路とをそれぞれ有する構成について開示している。
【０００７】
【特許文献１】特開平１１−１２０９９号公報
【特許文献２】特開平１１−７４９４０号公報
【特許文献３】特開平８−１９１２９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、位相同期回路の複雑化はコストやサイズの増大につながるため、回路構成を極力単純化し、簡易な構成で周期と位相を精度よく同期させることが求められてきた。
【０００９】
本発明は、上述した従来技術における問題点を解消し、課題を解決するためになされたものであり、簡易な構成で周期と位相を精度よく同期させる位相同期回路、またこれを用いた同期検波回路および放送受信装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するため、本発明に係る位相同期回路、同期検波回路および放送受信装置では、第１の発振手段が出力する第１発振出力と入力信号との誤差出力を第１誤差出力として前記第１の発振手段にフィードバックし、前記第１発振出力の周波数を前記入力信号に同期させる第１フィードバックループと、第２の発振手段が出力する第２発振出力と前記入力信号との誤差出力に、前記第１誤差出力を加算して前記第２の発振手段にフィードバックし、前記第２発振出力の周波数および位相を前記入力信号に同期させる第２フィードバックループと、を備えることで、入力信号と同一周波数かつ同一位相の再生信号を得る。
【発明の効果】
【００１１】
本発明によれば位相同期回路、同期検波回路および放送受信装置は、簡易な構成で周波数および位相が同一の再生信号を得ることができるので、小型かつ低コストな位相同期回路、同期検波回路および放送受信装置を得ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１２】
以下に添付図面を参照して、この発明に係る位相同期回路、同期検波回路および放送受信装置の好適な実施例について詳細に説明する。
【実施例】
【００１３】
図１は、本発明の実施例である位相同期回路１の概要構成を示す概要構成図である。同図に示す様に、位相同期回路１は、その内部に第１フィードバックループ１０と第２フィードバックループ２０を有する。
【００１４】
第１フィードバックループ１０と第２フィードバックループ２０は、それぞれ既存の位相同期回路に類似した構成を有する。まず、既存の位相同期回路の具体例を図２に示す。同図に示した位相同期回路３０は、その内部に１つのフィードバックループを有している。
【００１５】
このフィードバックループ内には、電圧（制御電圧）で発振周波数を制御する発振器である電圧制御発振器（ＶＣＯ）３３が組み込まれている。そして、ＶＣＯ３３の出力と入力信号とを混合器３１が混合し、混合器３１の出力をＬＰＦ（Low-Pass Filter）３２が平滑化してＶＣＯ３３の制御電圧としてフィードバックしている。
【００１６】
このフィードバックループにより、ＶＣＯ３３が出力する信号の周波数は入力信号の周波数と等しくなる。しかしながら、ＶＣＯ３３の出力信号の周波数と位相が完全に入力信号と一致し、ＬＰＦ３２の出力が０になると、ＶＣＯ３３を制御することができずＶＣＯ３３が発散するため、ＶＣＯ３３を入力信号と等しい周波数で発振させるためには入力信号と出力信号との間に差が必要であり、この差が位相の違いとして現れる。
【００１７】
図１に示した第１フィードバックループ１０は、位相同期回路３０と同様に、その内部にＶＣＯ１３、混合器１１、ＬＰＦ１２を有する。そして、ＶＣＯ１３の出力と入力信号とを混合器１１が混合し、混合器１１の出力をＬＰＦ１２が平滑化してＶＣＯ１３の制御信号としてフィードバックする点についても位相同期回路３０と同様であるが、ＬＦＰ１２の出力を外部に供給している点が異なる。
【００１８】
従って、第１フィードバックループ１０の動作は位相同期回路３０と同様となり、ＶＣＯ１３は入力信号と周波数が等しく、位相がずれた信号を出力することとなる。
【００１９】
一方、第２フィードバックループ２０は、ＶＣＯ２３、混合器２１、ＬＰＦ２２に加え加算器２４を有する。そして、ＶＣＯ２３の出力と入力信号とを混合器２１が混合し、混合器２１の出力をＬＰＦ２２が平滑化した後、加算器２４がＬＰＦ２２の出力に第１フィードバックループ１０から出力されたＬＰＦ１２の出力を加算する。この加算器２４の出力がＶＣＯ２３の制御信号としてフィードバックされ、ＶＣＯ２３の出力が位相同期回路１の再生出力として外部に供給される。
【００２０】
この第２フィードバックループ２０では、ＶＣＯ２３を入力信号と同一の周波数で駆動するための制御信号が、第１フィードバックループ１０から与えられている。そのため、ＶＣＯ２３の出力信号の周波数と位相が完全に入力信号と一致し、ＬＰＦ２２の出力が０になった場合でも、ＶＣＯ２３に対する制御信号は０になることはなく、ＶＣＯ２３の発散を防止することができる。
【００２１】
この位相同期回路１の動作例を図３に示す。まず、第１フィードバックループ１０では、入力信号とＶＣＯ１３の周波数が一致し、位相がずれた状態でロックする。この時のＬＰＦの出力がｓｉｎ（φ）であるとすると、第１フィードバックループ１０は、このｓｉｎ（φ）でＶＣＯ１３を制御すると共に、ｓｉｎ（φ）を第２フィードバックループ２０に供給することとなる。
【００２２】
そして、第２フィードバックループでは、ＬＰＦ２２の出力にｓｉｎ（φ）が加算されてＶＣＯ２３の制御信号として用いられるので、入力信号とＶＣＯ２３の出力信号とは同一周波数、同一位相となり、ＬＰＦ２２の出力は０でロックする。
【００２３】
したがって、このＶＣＯ２３が出力する信号をとりだすと、入力信号と周波数および位相が等しい再生信号が得られることとなる。
【００２４】
このように、位相同期回路１は、従来知られている簡易な構成の位相同期回路３０に相当する２つのフィードバックループを連結した形状であり、第１のフィードバックループで周波数を合わせ、第２のフィードバックループで位相を合わせるように動作する。
【００２５】
この位相同期回路１を用いた同期検波回路の構成例を図４に示す。同図に示した同期検波回路は、その内部に位相同期回路１、混合器４１およびＬＰＦ４２を有する。この同期検波回路４０が例えばＡＭ信号を受信した場合、受信した信号は混合器４１と位相同期回路１に入力される。
【００２６】
そして、位相同期回路１がＡＭ信号の搬送波を再生し、混合器４１に入力するので、混合器４１の出力にＬＰＦ４２を掛けることで、変調前の信号を取り出すことができる。
【００２７】
この同期検波回路４０を利用した放送受信装置の構成例を図５に示す。同図に示した構成例では、放送受信装置５０は、アンテナ５１で放送を受信し、ＲＦ／ＩＦ５２によってラジオ周波数を中間周波数に変換し、増幅器５３を介した後、発振器５８、混合器５４，５６、アナログデジタル変換機５５，５７によってＩ信号およびＱ信号を取り出す。
【００２８】
このＩ信号およびＱ信号は、信号処理ユニット６０に入力され、信号処理ユニット６０内部の同期検波回路４０によって復調されて、信号処理が行なわれる。
【００２９】
ところで、放送の受信では、受信状態の変化によって得られる入力信号の振幅が変化する。このような入力信号の変動に対応するためには、図６に示したように、入力信号を正規化する正規化回路を設けることが好適である。
【００３０】
図６に示した同期検波回路４０ａでは、入力信号の振幅を算出し、それを平滑化したものをサンプル＆ホールドする。また、位相同期回路１ａの第１フィードバック１０ａおよび第２フィードバック１０ｂは、除算器１５，２５を有する。
【００３１】
そして、正規化回路７０がホールドした値でＬＰＦ１２，２２の出力を除算することで、信号の振幅変動に対して位相同期回路１ａの出力が安定する。
【００３２】
上述してきたように、本実施例にかかる位相同期回路１は、ＶＣＯ１３、混合器１１、ＬＰＦ１２からなる第１のフィードバックループで周波数を合わせ、第１のフィードバックループで得られた制御信号をＶＣＯ２３、混合器２１、ＬＰＦ２２、加算器２４からなる第２のフィードバックループに供給することで、第２フィードバックループから周波数と位相がともに入力信号と同一な再生信号を出力することができる。
【００３３】
そのため、位相同期回路の構成を簡略化し、またこの位相同期回路を用いることで同期検波回路および放送受信装置を簡略化することができる。
【産業上の利用可能性】
【００３４】
以上のように、本発明にかかる位相同期回路、同期検波回路および放送受信装置は、易な構成で周期と位相を精度よく同期させ、装置の小型化、低コスト化に有用である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施例にかかる位相同期回路の概要構成を示す概要構成図である。
【図２】従来の位相同期回路の構成について説明する説明図である。
【図３】本発明の実施例にかかる位相同期回路の動作について説明する説明図である。
【図４】本発明の実施例にかかる同期検波回路の概要構成を示す概要構成図である。
【図５】本発明の実施例にかかる放送受信装置の概要構成を示す概要構成図である。
【図６】入力信号の振幅を正規化する同期検波回路について説明する説明図である。
【符号の説明】
【００３６】
１，１ａ，３０    位相同期回路
１０．１０ａ  第１フィードバックループ
１１，２１，３１，４１，５４，５６    混合器
１２，２２，３２，４２    ＬＰＦ
１３，２３，３３    ＶＣＯ
１５，２５    除算器
２４    加算器
２０，２０ａ  第２フィードバックループ
４０，４０ａ  同期検波回路
５０    放送受信装置
５１    アンテナ
５２    ＲＦ／ＩＦ
５３    増幅器
５９    発振器
５５，５７    アナログデジタル変換器
６０    信号処理ユニット
７０    正規化回路
【図１】
2008147788.tif 000003
【図２】
2008147788.tif 000004
【図３】
2008147788.tif 000005
【図４】
2008147788.tif 000006
【図５】
2008147788.tif 000007
【図６】
2008147788.tif 000008