(57)【要約】【課題】一つのD/Aコンバータに入力される配線の数を減らして高いビット数を持つデータ信号を処理するD/Aコンバータを具備するデータ駆動部及びそれを利用した有機電界発光表示装置を提供する。【解決手段】本発明はデータ信号と走査信号に対応して画像を表現する画素部、デジタルデータ信号を利用してアナログデータ信号を生成して前記画素部に伝達するデータ駆動部及び前記走査信号を生成して前記画素部に伝達する走査駆動部を含むが、前記データ駆動部は、シフトレジスタと前記シフトレジスタによって前記デジタルデータ信号の上位ビットを利用して第1電圧を出力する第1データ処理部と前記デジタルデータ信号の下位ビットを利用して第2電圧を出力する第2データ処理部を含んで、前記第1電圧と前記第2電圧に対応して前記アナログデータ信号を生成する。【選択図】図4
2008122899.tif 000002
【特許請求の範囲】
【請求項１】
データ信号と走査信号に対応して画像を表現する画素部と、
デジタルデータ信号を利用してアナログデータ信号を生成して前記画素部に伝達するデータ駆動部と、
前記走査信号を生成して前記画素部に伝達する走査駆動部を含み、
前記データ駆動部は、
シフトレジスタと前記シフトレジスタによって前記デジタルデータ信号の上位ビットを利用して第1電圧を出力する第1データ処理部と、
前記デジタルデータ信号の下位ビットを利用して第2電圧を出力する第2データ処理部を含み、前記第1電圧と前記第2電圧に対応して前記アナログデータ信号を生成することを特徴とする有機電界発光表示装置。
【請求項２】
前記第1データ処理部は、
前記デジタルデータ信号の上位ビットを直列に伝達を受けて前記シフトレジスタの制御信号によって前記デジタルデータ信号の上位ビットを保存する上位ビットサンプリングラッチと、
前記上位ビットサンプリングラッチから前記デジタルデータ信号の上位ビットの伝達を受けて並列に出力する第1ホルディングラッチと、
前記デジタルデータ信号の上位ビットに対応される信号をシステムの動作電圧で形成する上位ビットレベルシフトと、及び前記上位ビットレベルシフトから出力される前記デジタルデータ信号を利用して前記第1電圧を生成する上位ビットD/Aコンバータを含むことを特徴とする請求項1記載の有機電界発光表示装置。
【請求項３】
前記上位ビットD/Aコンバータは、前記第1電圧の差がある第1基準電圧と第2基準電圧を生成することを特徴とする請求項2記載の有機電界発光表示装置。
【請求項４】
前記第2データ処理部は、
前記デジタルデータ信号の下位ビットを直列伝達を受けて前記シフトレジスタの制御信号によって前記デジタルデータ信号の下位ビットを保存する上位ビットサンプリングラッチと、
前記上位ビットサンプリングラッチから前記デジタルデータ信号の下位ビットの伝達を受けて並列に出力する上位ビットホルディングラッチと、
前記デジタルデータ信号の下位ビットに対応される信号をシステムの動作電圧で形成する上位ビットレベルシフトと、
前記上位ビットレベルシフトから出力される前記デジタルデータ信号を利用して前記第2電圧を生成する上位ビットD/Aコンバータと、
を含むことを特徴とする請求項1記載の有機電界発光表示装置。
【請求項５】
前記上位ビットD/Aコンバータは、前記第2電圧に対応する信号を出力することを特徴とする請求項4記載の有機電界発光表示装置。
【請求項６】
前記第1データ処理部と前記第2データ処理部の出力端にディマルチプレクサに連結されることを特徴とする請求項1記載の有機電界発光表示装置。
【請求項７】
デジタルデータ信号の伝達を受けてアナログデータ信号を生成するデータ駆動部において、
制御信号を生成するシフトレジスタと、
前記シフトレジスタで生成された前記制御信号によって前記デジタルデータ信号の上位ビットを利用して第1電圧を出力する第1データ処理部と、
を含み、前記シフトレジスタで生成された前記制御信号によって前記デジタルデータ信号の下位ビットを利用して第2電圧を出力する第2データ処理部を含み、前記第1電圧と前記第2電圧に対応して前記アナログデータ信号を生成することを特徴とするデータ駆動部。
【請求項８】
前記第1データ処理部は、
前記デジタルデータ信号の上位ビットを直列伝達を受けて前記シフトレジスタの制御信号によって前記デジタルデータ信号の上位ビットを保存する第1サンプリングラッチと、
前記第1サンプリングラッチから前記デジタルデータ信号の上位ビットの伝達を受けて並列に出力する第1ホルディングラッチと、
前記デジタルデータ信号の上位ビットに対応される信号をシステムの動作電圧で形成する第1レベルシフトと、
前記第1レベルシフトから出力される前記デジタルデータ信号を利用して前記第1電圧を生成する第1D/Aコンバータと、
を含むことを特徴とする請求項7記載のデータ駆動部。
【請求項９】
前記第1D/Aコンバータは、前記第1電圧の差がある第1基準電圧と第2基準電圧を生成することを特徴とする請求項8記載のデータ駆動部。
【請求項１０】
前記第2データ処理部は、
前記デジタルデータ信号の下位ビットを直列伝達を受けて前記シフトレジスタの制御信号によって前記デジタルデータ信号の下位ビットを保存する第2サンプリングラッチと、
前記第2サンプリングラッチから前記デジタルデータ信号の下位ビットの伝達を受けて並列に出力する第2ホルディングラッチと、
前記デジタルデータ信号の下位ビットに対応される信号をシステムの動作電圧で形成する第2レベルシフトと、
前記第2レベルシフトから出力される前記デジタルデータ信号を利用して前記第2電圧を生成する第2D/Aコンバータと、
を含むことを特徴とする請求項7記載のデータ駆動部。
【請求項１１】
前記第2D/Aコンバータは、前記第2電圧に対応する信号を出力することを特徴とする請求項10記載のデータ駆動部。
【請求項１２】
前記第1データ処理部と、前記第2データ処理部の出力端にディマルチプレクサに連結されることを特徴とする請求項7記載のデータ駆動部。
【請求項１３】
有機電界発光表示装置の駆動方法において、
直列に入力されるデータ信号を上位ビットと下位ビットで区分する段階と、
前記上位ビットの伝達を受けて第1データ処理部で並列に出力する段階と、
前記下位ビットの伝達を受けて第2データ処理部で並列に出力する段階と、
前記並列に出力される上位ビットを利用して複数の電圧の中で第1及び第2基準電圧を選択して、前記並列に出力される下位ビットを利用して前記選択された第1及び第2基準電圧を分配してアナログデータ信号を生成する段階と、
を含むことを特徴とする有機電界発光表示装置の駆動方法。
【請求項１４】
前記生成されたアナログデータ信号は、ディマルチプレクサを通じて複数のデータ線の中で任意のデータ線に伝達されることを特徴とする請求項13記載の有機電界発光表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ駆動部及びそれを利用した有機電界発光表示装置に関し、より詳細には、シフトレジスタを二つの部で構成して面積が小さなD/Aコンバータを形成してD/Aコンバータの大きさが小さなデータ駆動部及びそれを利用した有機電界発光表示装置に関する。
【背景技術】
【０００２】
平板表示装置は、基板上にマトリックス形態で複数の画素を配置して表示領域にし、各画素に走査線とデータ線を連結して画素にデータ信号を選択的に印加してディスプレーをする。
【０００３】
平板表示装置は画素の駆動方式に従ってパッシブ(Passive)マトリックス型表示装置とアクティブ(Active)マトリックス型表示装置に仕分けされて、解像度、コントラスト、動作速度の観点から単位画素ごとに選択して点燈するアクティブマトリックス型が主類になっている。
【０００４】
このような平板表示装置は、パーソナルコンピューター、携帯電話端末、PDAなどの携帯情報端末機などの表示装置や各種情報器機のモニターとして使われており、液晶パネルを利用したLCD、有機電界発光素子を利用した有機電界発光表示装置、プラズマパネルを利用したPDPなどが知られている。
【０００５】
近年、陰極線管に比べて重さと体積が小さな各種発光表示装置が開発されており、特に発光効率、輝度及び視野角がすぐれて応答速度の早い有機電界発光表示装置が注目されている。
【特許文献１】特開２００２−１４９１３１
【特許文献２】特開２００５−７０６７３
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、本発明の目的は一つのD/Aコンバータに入力される配線の数を減らして高いビット数を持つデータ信号を処理するD/Aコンバータを具備するデータ駆動部及びそれを利用した有機電界発光表示装置を提供することである。
【課題を解決するための手段】
【０００７】
前記目的を果たすための本発明の第1側面は、データ信号と走査信号に対応して画像を表現する画素部と、デジタルデータ信号を利用してアナログデータ信号を生成して前記画素部に伝達するデータ駆動部、及び前記走査信号を生成して前記画素部に伝達する走査駆動部を含むが、前記データ駆動部は、シフトレジスタと前記シフトレジスタによって前記デジタルデータ信号の上位ビットを利用して第1電圧を出力する第1データ処理部と、前記デジタルデータ信号の下位ビットを利用して第2電圧を出力する第2データ処理部を含んで、前記第1電圧と前記第2電圧に対応して前記アナログデータ信号を生成する有機電界発光表示装置を提供する。
【０００８】
前記目的を果たすための本発明の第2側面は、デジタルデータ信号の伝達を受けてアナログデータ信号を生成するデータ駆動部において、制御信号を生成するシフトレジスタ、前記シフトレジスタで生成された制御信号によって前記デジタルデータ信号の上位ビットを利用して第1電圧を出力する第1データ処理部、及び前記デジタルデータ信号の下位ビットを利用して第2電圧を出力する第2データ処理部を含んで、前記第1電圧と前記第2電圧に対応して前記アナログデータ信号を生成するデータ駆動部を提供する。
【０００９】
前記目的を果たすための本発明の第3側面は、有機電界発光表示装置の駆動方法において、直列に入力されるデータ信号を上位ビットと下位ビットに区分する段階と、前記上位ビットの伝達を受けて第1データ処理部から並列に出力する段階と、前記下位ビットの伝達を受けて第2データ処理部から並列に出力する段階と、前記並列に出力される上位ビットを利用して複数の電圧の中で第1及び第2基準電圧を選択して、前記並列に出力される下位ビットを利用して前記選択された第1及び第2基準電圧を分配してアナログデータ信号を生成する段階とを含む有機電界発光表示装置の駆動方法を提供する。
【発明の効果】
【００１０】
上述のように本発明によるデータ駆動部及びそれを利用した有機電界発光表示装置によれば、データ駆動部で上位ビットと下位ビットを別に処理してD/Aコンバータで処理されるビット数を減らしてD/Aコンバータに信号が伝達される配線の数を減らすことができるので、データ駆動部のサイズを小さく具現することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施例を添付した図面を参照して説明する。
【００１２】
図1は、一般的な有機電界発光表示装置に採用された画素の一例を示す回路図である。図1を参照して説明すれば、画素はデータ線Dm、走査線Sn、及び画素電源線ELVddに連結されて第1トランジスタT1、第2トランジスタT2、キャパシタCst及び有機電界発光素子OLEDを含む。
【００１３】
第1トランジスタT1は、ソースは画素電源線ELVddに連結されてドレインは第3トランジスタM3のソースに連結され、ゲートは第1ノードNに連結される。第2トランジスタT2はソースはデータ線Dmに連結されてドレインは第1ノードN1に連結され、ゲートは走査線Snに連結される。キャパシタCstは、第1ノードN1と画素電源線ELVddの間に連結されて所定時間の間第1ノードN1と画素電源線ELVddの間の電圧を維持するようにする。有機発光素子OLEDはアノード電極とカソード電極及び発光層を含んで、アノード電極が第1トランジスタT1のドレインに連結されてカソード電極が低電位の電源ELVSSに連結されて第1トランジスタT1のゲートに印加される電圧に対応して有機電界発光素子OLEDアノード電極からカソード電極に電流が流れれば発光層で光を発光して電流の量に対応して明るさが調節される。
【００１４】
図2は、図1に示された画素にデータ信号を伝達するデータ駆動部を示す構造図である。図2を参照して説明すれば、データ駆動部200はシフトレジスタ210、サンプリングラッチ220、ホルディングラッチ230、レベルシフト240、D/Aコンバータ250及びバッファー部260を含む。
【００１５】
シフトレジスタ210は複数のフリップロッブで構成されて、クロック信号CLKと同期信号Hsyncに対応してサンプリングラッチ220を制御する。サンプリングラッチ220はシフトレジスタ210の制御信号にしたがって一行分のデータ信号を順次に入力を受けて並列的に出力する。順次に入力を受けて並列的に出力する方式をSIPO(Serial In Parallel Out)と言う。そして、ホルディングラッチ230は並列的に信号の入力を受けて再度並列的に出力する。並列に入力を受けて並列に出力する方式をPIPO(Parallel In Parallel Out)と言う。
【００１６】
レベルシフト240はホルディングラッチ230から出力された信号をシステムの動作電圧にレベルを変更してD/Aコンバータ250に伝達する。D/Aコンバータ250はデジタル信号に伝達される信号をアナログ信号に伝達して該階調電圧を選択してバッファー部260に伝達し、バッファー部260は階調電圧を増幅してデータ線に伝達する。
【００１７】
上記のように構成されたデータ駆動部から6ビットのデジタルデータ信号の伝達を受けて動作する場合、D/Aコンバータ250は全6本の配線を通じて一つのアナログデータ信号を生成する。この時、画像を表現する画素は所定の大きさを持つようになってその大きさは約一辺の長さが42μm位の長さを持つようになる。この時、D/Aコンバータ250の入力端から伝達される配線の厚さは6μm程度の厚さで形成されて6ビットのデジタルデータ信号の伝達を受けるためには配線が占める厚さは少なくとも36μmが必要になる。
【００１８】
したがって、配線が占める厚さが厚くてD/Aコンバータの大きさが大きくなるという問題点があり、6ビット以上のデジタルデータ信号を利用することは配線の数がさらに必要で、配線の厚さが画素の大きさよりもっと大きく形成されることがあり、6ビット以上のデジタルデータ信号の利用ができなくなるという問題点がある。
【００１９】
図3は本発明による有機電界発光表示装置の第1実施例の構造を示す構造図である。
【００２０】
図3を参照して説明すれば、有機電界発光表示装置は画素部100、データ駆動部200、走査駆動部300を含む。
【００２１】
画素部100は複数のデータ線D1、D2．．．Dm-1、Dmと複数の走査線S1、S2．．．Sn-1、Snを含んで、複数のデータ線D1、D2．．．Dm-1、Dmと複数の走査線S1、S2．．．Sn-1、Snによって定義される領域に形成される複数の画素を含む。画素101は画素回路と有機電界発光素子を含んで、画素回路で複数のデータ線D1、D2．．．Dm-1、Dmを通じて伝達されるデータ信号と複数の走査線S1、S2．．．Sn-1、Snを通じて伝達される走査信号によって画素に流れる画素電流を生成して有機電界発光素子に流れるようにする。
【００２２】
データ駆動部200は複数のデータ線D1、D2．．．Dm-1、Dmと連結されてデータ信号を生成し、一行分のデータ信号を順次に複数のデータ線D1、D2．．．Dm-1、Dmに伝達する。そして、データ駆動部200はD/Aコンバータを具備してデジタル信号をアナログ信号に切り替えた階調電圧を生成してデータ線D1、D2．．．Dm-1、Dmに伝達する。
【００２３】
走査駆動部300は複数の走査線S1、S2．．．Sn-1、Snと連結されて走査信号を生成して複数の走査線S1、S2．．．Sn-1、Snに伝達する。走査信号によって特定の行が選択され、選択された行に位置する画素101にデータ信号が伝達されて画素はデータ信号に対応する電流が生成される。
【００２４】
図4は本発明による有機電界発光表示装置で採用されたデータ駆動部の第1実施例を示す構造図である。
【００２５】
図4を参照して説明すれば、データ駆動部200aはシフトレジスタ210aと上位ビットサンプリングラッチ211a、上位ビットホルディングラッチ212a、上位ビットレベルシフト213a、上位ビットD/Aコンバータ214aを含む第1データ処理部、下位ビットサンプリングラッチ215a、下位ビットホルディングラッチ216a、下位ビットレベルシフト217a及び下位ビットD/Aコンバータ218aを含む第2データ処理部を具備する。
【００２６】
シフトレジスタ2101aは複数のフリップロッブで構成されて、クロック信号CLKと同期信号Hsyncに対応して制御信号を生成して第1データ処理部と第2データ処理部に伝達する。
【００２７】
まず、第1データ処理部の動作を説明すれば、上位ビットサンプリングラッチ211aはシフトレジスタ210aの制御信号にしたがって一行分のデータ信号の中で上位ビットのデータ信号を順次に入力してもらって並列的に出力する。順次に入力してもらって並列的に出力する方式をSIPO(Serial In Parallel Out)と言う。そして、上位ビットホルディングラッチ212aは上位ビットサンプリングラッチ211aから伝達を受けた上位ビットのデータ信号を並列的に入力してもらって再度並列的に出力する。並列で入力してもらって並列に出力する方式をPIPO(Parallel In Parallel Out)と言う。
【００２８】
上位ビットレベルシフト213aは、上位ビットホルディングラッチ212aから出力された信号をシステムの動作電圧にレベルを変更して上位ビットD/Aコンバータ214aに伝達する。
そして、第2データ処理部の動作を説明すれば、下位ビットサンプリングラッチ215aはシフトレジスタ210aの制御信号にしたがって一行分のデータ信号の中で下位ビットのデータ信号を順次に入力してもらって並列的に出力する。そして、下位ビットレベルシフト217aは下位ビットホルディングラッチ216aから出力された信号をシステムの動作電圧にレベルを変更して下位ビットD/Aコンバータ218aに伝達する。
【００２９】
この時、デジタルデータ信号が6ビット信号の場合、上位3ビットと下位3ビットに区分されて上位ビットサンプリングラッチと下位ビットサンプリングラッチに伝達されてデータ信号が処理され、この時、D/Aコンバータに信号が入力される配線は上位ビットD/Aコンバータと下位ビットD/Aコンバータに区分されて伝達されるので、シフトレジスタを基準にして信号が伝達される配線が上へ3本、下へ3本が形成される。
【００３０】
したがって、デジタルデータ信号が形成される過程においてデータ駆動部の縦方向に形成される配線が占める面積が図2に示されたものに比べると半分に減るようになる。また、8ビットデータ信号の場合にも信号が伝達される配線が上へ4本下へ4本が形成されて配線が占める面積が図2において6ビットを表現するものに比べてもさらに小さくなる。したがって、8ビットデータ信号を表現する場合にも広い面積を占めなくなるからデータ駆動部の大きさを減らすことができる。
【００３１】
図5は、本発明による有機電界発光表示装置で採用されたデータ駆動部の第2実施例を示す構造図である。
【００３２】
図5を参照して説明すれば、データ駆動部200bはシフトレジスタ210bと上位ビットサンプリングラッチ211b、上位ビットホルディングラッチ212b、上位ビットレベルシフト213b、上位ビットD/Aコンバータ214bを含む第1データ処理部、下位ビットサンプリングラッチ215b、下位ビットホルディングラッチ216b、下位ビットレベルシフト217b及び下位ビットD/Aコンバータ218bを含む第2データ処理部及び1:3ディマルチプレクサ219bを具備する。
【００３３】
図4との差異は、データ駆動部に1:3ディマルチプレクサ219bをさらに具備することで、データ駆動部の一つの出力端に3個の画素が連結されていてデータ駆動部の大きさをさらに減らすことができる。
【００３４】
図6は図4および図5に示されたD/Aコンバータの構造を示す回路図である。図6を参照して説明すれば、D/Aコンバータは第1デコーダ251、スイッチ部252、第2デコーダ253及びデータ電圧生成部254を含む。D/Aコンバータ250は256階調を表現するためにデータ信号は8ビット信号で構成される。ここで、第1デコーダ251、スイッチ部252は図4と図5において上位ビットディマルチプレクサで、第2デコーダ253とデータ電圧生成部254は下位ビットディマルチプレクサである。また、D/Aコンバータ250は等価的に示されたもので、第1デコーダ251、スイッチ部252と第2デコーダ253とデータ電圧生成部254が回路的に隣接するように表現されているが、物理的には空間的に離れるように構成される。
【００３５】
第1デコーダ251はデータ信号の上位4ビットを利用して16個の第1デコーディング信号を生成する。第1デコーダ251は16個のNANDゲートを含んで、データ信号の上位4ビットの信号とそれの副信号を利用して16個の第1デコーディング信号を生成して16個のNANDゲートの中で一つのNANDゲートを選択して第1デコーディング信号を出力する。便宜上一番左側にあるNANDゲートを第1NANDゲートとし、そのとなりに位置するNANDゲートを第2NANDゲートとする。
【００３６】
スイッチ部252は総9本の基準電圧線V0、V1．．．V8の中で二つの基準電圧線を選択して複数の基準電圧の中で第1基準電圧と第1基準電圧より低い第2基準電圧を選択する。スイッチ部252は全32個のトランジスタで構成されて、32個のトランジスタはそれぞれ二つのトランジスタがペアを成して16個のペアを形成する。一番左側に位置する一つのペアを形成するトランジスタを第1トランジスタと第2トランジスタとし、そのとなりにあるペアを形成するトランジスタを第3トランジスタと第4トランジスタとする。
【００３７】
そして、ペアを成した二つのトランジスタはそれぞれソース端に9本の基準電圧線の中で一つの基準電圧線に連結されて、ゲートはそれぞれ第1NANDゲートと第2NANDゲートが連結される。したがって、第1NANDゲートを通じて第1デコーディング信号が出力されれば第1トランジスタと第3トランジスタのオン状態になって第1基準電圧と第2基準電圧を選択してデータ電圧生成部に伝達する。
【００３８】
第2デコーダ253は、データ信号の下位4ビットを利用して16個の第2デコーディング信号を生成する。第2デコーダ253は16個のNANDゲートを含んで、データ信号の下位4ビットの信号とそれの副信号を利用して16個の第2デコーディング信号を生成して16個のNANDゲートの中で一つのNANDゲートを選択して第2デコーディング信号を出力する。便宜上一番左側にあるNANDゲートを第17NANDゲートとする。
【００３９】
データ電圧生成部254は、8個の電圧分配部を含んで、各電圧分配部は4個のトランジスタと3個の抵抗からなる抵抗列で構成される。4個のトランジスタの中で二つのトランジスタはソースを通じて第1基準電圧の伝達を受けてドレインは抵抗列の一側端に連結されて、ゲートはそれぞれ第17NANDゲートと第18NANDゲートに連結される。そして、残り二つのトランジスタはソースが3個の抵抗列の中で中央に位置した抵抗の両端にそれぞれ連結されて、ドレインは出力端に連結されてゲートは第17NANDゲートと第18NANDゲートにそれぞれ連結される。そして、出力線にはプリセット信号PREとプリセットバー信号PREBによって動作するトランジスタがそれぞれ連結されて動作する。
【００４０】
そして、第1基準電圧RefHと第2基準電圧RefLの選択は、第1デコーダ251によって16種に表現されることができ、データ電圧も同様に第2デコーダ254によって16種が選択されることができ、256階調を表現することができる。したがって、上位ビットディマルチプレクサはデータ信号の上位ビットを利用して基準電圧を選択し、下位ビットディマルチプレクサはデータ信号の下位ビットと基準電圧を利用してデータ電圧を生成する。
【００４１】
図7は、本発明によるD/Aコンバータでスイッチ部とデータ電圧生成部の連結を示す回路図である。
【００４２】
図7を参照して説明すれば、スイッチ部は第1基準電圧RefHをスイッチングする第1トランジスタM1と第2トランジスタM2、第2基準電圧RefLをスイッチングする第3トランジスタM3と第4トランジスタM4を含み、データ電圧生成部は第1基準電圧RefHをスイッチングする第5トランジスタM5と第6トランジスタM6、第1、第2及び第3抵抗r1、r2、r3が直列で連結された抵抗列、第1抵抗r1と第2抵抗r2の間に連結されて出力端に信号を伝達する第7トランジスタM7、及び第2抵抗r2と第3抵抗r3の間に連結されて出力端に信号を伝達する第8トランジスタM8を含む。そして、第1トランジスタM1の抵抗をRa、第2トランジスタM2の抵抗をRc、第3トランジスタM3の抵抗をRb、第4トランジスタM4の抵抗をRd、第5トランジスタM5の抵抗をRe、第6トランジスタM6の抵抗をRfとする。
【００４３】
そして、第1トランジスタM1と第3トランジスタM3が同一に制御されて第2トランジスタM2と第4トランジスタM4が同一に制御され、第5トランジスタM5と第7トランジスタM7が同一に制御されて第6トランジスタM6と第8トランジスタM8が同一に制御される。そして、各トランジスタのスイッチング動作によってデータ電圧生成部は図8に示されているようにそれぞれの4本の抵抗列に表現されることができる。すなわち、一つの第1基準電圧RefHと第2基準電圧RefLによって4個の階調電圧が出力されることができる。
【００４４】
したがって、一つのデータ電圧生成部から4個の階調電圧を生成することができ、8個の電圧分配部は全32階調の階調電圧を生成することができる。
【００４５】
以上添付した図面を参照して本発明について詳細に説明したが、これは例示的なものに過ぎず、当該技術分野における通常の知識を有する者であれば、多様な変形及び均等な他の実施形態が可能であるということを理解することができる。
【図面の簡単な説明】
【００４６】
【図１】図1は、一般的な有機電界発光表示装置に採用された画素の一例を示す回路図である。
【図２】図2は、図1に示された画素にデータ信号を伝達するデータ駆動部を示す構造図である。
【図３】図3は、本発明による有機電界発光表示装置の第1実施例の構造を示す構造図である。
【図４】図4は、本発明による有機電界発光表示装置で採用されたデータ駆動部の第1実施例を示す構造図である。
【図５】図5は、本発明による有機電界発光表示装置で採用されたデータ駆動部の第2実施例を示す構造図である。
【図６】図6は、図4と図5に示されたD/Aコンバータの構造を示す回路図である。
【図７】図7は、本発明によるD/Aコンバータでスイッチ部とデータ電圧生成部の連結を示す回路図である。
【図８】図8は、階調電圧を生成する抵抗列の等価回路図である。
【符号の説明】
【００４７】
OLED  有機電界発光素子
100  画素部
200  データ駆動部
300  走査駆動部
210a  シフトレジスタ
211a  上位ビットサンプリングラッチ
211b  上位ビットサンプリングラッチ
212a  上位ビットホルディングラッチ
212b  上位ビットホルディングラッチ
213a  上位ビットレベルシフト
213b  上位ビットレベルシフト
214a  上位ビットD/Aコンバータ
214b  上位ビットD/Aコンバータ
215a  下位ビットサンプリングラッチ
215b  下位ビットサンプリングラッチ
216a  下位ビットホルディングラッチ
216b  下位ビットホルディングラッチ
217a  下位ビットレベルシフト
217b  下位ビットレベルシフト
218a  下位ビットD/Aコンバータ
218b  下位ビットD/Aコンバータ
219b  1:3ディマルチプレクサ
【図１】
2008122899.tif 000003
【図２】
2008122899.tif 000004
【図３】
2008122899.tif 000005
【図４】
2008122899.tif 000006
【図５】
2008122899.tif 000007
【図６】
2008122899.tif 000008
【図７】
2008122899.tif 000009
【図８】
2008122899.tif 000010