(57)【要約】【課題】走査駆動部をＰＭＯＳトランジスタまたはＮＭＯＳトランジスタのみで実現することで、工程を簡便化し、大きさ及びコスト低減の効果を有する走査駆動部及びそれを用いた有機電界発光表示装置を提供する。【解決手段】上記走査駆動部は、複数のステージを直列に接続して構成され、各ステージは、クロック信号、サブクロック信号及び入力信号の伝達を受けて動作するが、上記クロック信号と上記サブクロック信号とによって第１電圧と上記入力信号の電圧である第２電圧とを記憶し、上記サブクロック信号と上記第２電圧とによって上記第１電圧を所定時間出力する第１出力信号を生成する第１信号処理部を含む。【選択図】図５
2008077034.tif 000002
【特許請求の範囲】
【請求項１】
走査線を駆動する走査駆動部であって：
複数のステージを直列に接続して構成され、各ステージは、クロック信号、サブクロック信号、および入力信号の伝達を受けて動作し；
前記複数のステージのうちいずれか一つには、前記クロック信号及び／又は前記サブクロック信号の変化によって第１電圧と前記入力信号の電圧である第２電圧とを記憶し、前記サブクロック信号及び／又は前記第２電圧の変化によって前記第１電圧を所定時間出力するための第１出力信号を生成する第１信号処理部が含まれることを特徴とする、走査駆動部。
【請求項２】
前記第１信号処理部を備える前記ステージには、
前記第１信号処理部の出力端に接続され、前記第１出力信号と前記クロック信号との伝達を受けて第２出力信号を生成する第２信号処理部と；
前記第１出力信号と前記第２出力信号との伝達を受けて前記第２出力信号の副信号である第３出力信号を生成する第３信号処理部と；
がさらに備わることを特徴とする、請求項１に記載の走査駆動部。
【請求項３】
前記ステージが１番目のステージである場合、前記入力信号は、スタートパルスであることを特徴とする、請求項１に記載の走査駆動部。
【請求項４】
前記ステージが１番目のステージでない場合、前記入力信号は、第１のステージの後続である第２のステージに対し該第１のステージから出力される出力信号であることを特徴とする、請求項１に記載の走査駆動部。
【請求項５】
前記第１信号処理部は、
前記クロック信号の変化によって前記駆動電源を選択的に第１ノードに伝達する第１トランジスタと；
第２ノードの電圧の変化に対応して選択的に前記第１ノードの電圧を調節する第２トランジスタと；
前記クロック信号の変化に対応して前記入力信号の電圧を前記第２ノードに伝達する第３トランジスタと；
前記第１ノードと前記第２ノードとの間に接続され、前記駆動電源と前記入力信号の電圧とを記憶する第１キャパシタとを含み、
前記第１ノードの電圧が前記第１出力信号であることを特徴とする、請求項１に記載の走査駆動部。
【請求項６】
前記第２信号処理部は、
前記第１出力信号の変化に対応して駆動電源を第３ノードに伝達する第４トランジスタと；
前記第１出力信号の変化に対応して選択的に前記第３ノードの電圧と第４ノードの電圧を等しくする第５トランジスタと；
前記第４ノードの電圧の変化に対応して前記第３ノードの電圧を調節する第６トランジスタと；
前記クロック信号の変化に対応して前記第４ノードの電圧を調節する第７トランジスタと；
前記第３ノードと前記第４ノードとの間に接続される第２キャパシタと；
を含み、
前記第３ノードの電圧が前記第２出力信号であることを特徴とする、請求項２に記載の走査駆動部。
【請求項７】
前記第３信号処理部は、
前記第２出力信号の変化に対応して駆動電源を第５ノードに伝達する第８トランジスタと；
前記第２出力信号の変化に対応して選択的に前記第５ノードの電圧と第６ノードの電圧を等しくする第９トランジスタと；
前記第６ノードの電圧の変化に対応して前記第５ノードの電圧を調節する第１０トランジスタと；
前記第１出力信号の変化に対応して前記第６ノードの電圧を調節する第１１トランジスタと；
前記第５ノードと前記第６ノードとの間に接続される第３キャパシタと；
を含み、
前記第５ノードの電圧が前記第３出力信号であることを特徴とする、請求項２に記載の走査駆動部。
【請求項８】
前記トランジスタは、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタのいずれか一方のトランジスタのみで構成されることを特徴とする、請求項５〜７のいずれかに記載の走査駆動部。
【請求項９】
前記複数のステージのうち奇数番目のステージと偶数番目のステージは、クロック信号とサブクロック信号とが互いに交差して伝達されることを特徴とする、請求項１に記載の走査駆動部。
【請求項１０】
有機電界発光表示装置であって：
データ線と走査線とによって定義される領域に形成される複数の画素によって画像を表現する画素部と；
前記データ線にデータ信号を伝達するデータ駆動部と；
前記走査線に走査信号を伝達する走査駆動部と；
を含み、
前記走査駆動部は、
複数のステージを直列に接続して構成され、各ステージは、クロック信号、サブクロック信号、および入力信号の伝達を受けて動作し；
前記複数のステージのうちいずれか一つには、前記クロック信号及び／又は前記サブクロック信号の変化によって第１電圧と前記入力信号の電圧である第２電圧とを記憶し、前記サブクロック信号及び／又は前記第２電圧の変化によって前記第１電圧を所定時間出力するための第１出力信号を生成する第１信号処理部が含まれることを特徴とする、有機電界発光表示装置。
【請求項１１】
前記第１信号処理部を備える前記ステージには、
前記第１信号処理部の出力端に接続され、前記第１出力信号と前記クロック信号との伝達を受けて第２出力信号を生成する第２信号処理部と；
前記第１出力信号と前記第２出力信号との伝達を受けて前記第２出力信号の副信号である第３出力信号を生成する第３信号処理部と；
をさらに備えることを特徴とする、請求項１０に記載の有機電界発光表示装置。
【請求項１２】
前記ステージが１番目のステージである場合、前記入力信号は、スタートパルスであることを特徴とする、請求項１０に記載の有機電界発光表示装置。
【請求項１３】
前記ステージが１番目のステージでない場合、前記入力信号は、第１のステージの後続である第２のステージに対し該第１のステージから出力される出力信号であることを特徴とする、請求項１０に記載の有機電界発光表示装置。
【請求項１４】
前記第１信号処理部は、
前記クロック信号の変化によって前記駆動電源を選択的に第１ノードに伝達する第１トランジスタと；
第２ノードの電圧の変化に対応して選択的に前記第１ノードの電圧を調節する第２トランジスタと；
前記クロック信号の変化に対応して前記入力信号の電圧を前記第２ノードに伝達する第３トランジスタと；
前記第１ノードと前記第２ノードとの間に接続され、前記駆動電源と前記入力信号の電圧とを記憶する第１キャパシタとを含み、
前記第１ノードの電圧が前記第１出力信号であることを特徴とする、請求項１０に記載の有機電界発光表示装置。
【請求項１５】
前記第２信号処理部は、
前記第１出力信号の変化に対応して駆動電源を第３ノードに伝達する第４トランジスタと；
前記第１出力信号の変化に対応して選択的に前記第３ノードの電圧と第４ノードの電圧を等しくする第５トランジスタと；
前記第４ノードの電圧の変化に対応して前記第３ノードの電圧を調節する第６トランジスタと；
前記クロック信号の変化に対応して前記第４ノードの電圧を調節する第７トランジスタと；
前記第３ノードと前記第４ノードとの間に接続される第２キャパシタとを含み、
前記第３ノードの電圧が前記第２出力信号であることを特徴とする、請求項１１に記載の有機電界発光表示装置。
【請求項１６】
前記第３信号処理部は、
前記第２出力信号の変化に対応して駆動電源を第５ノードに伝達する第８トランジスタと；
前記第２出力信号の変化に対応して選択的に前記第５ノードの電圧と第６ノードの電圧を等しくする第９トランジスタと；
前記第６ノードの電圧の変化に対応して前記第５ノードの電圧を調節する第１０トランジスタと；
前記第１出力信号の変化に対応して前記第６ノードの電圧を調節する第１１トランジスタと；
前記第５ノードと前記第６ノードとの間に接続される第３キャパシタとを含み、
前記第５ノードの電圧が前記第３出力信号であることを特徴とする、請求項１１に記載の有機電界発光表示装置。
【請求項１７】
前記トランジスタは、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタのいずれか一方のトランジスタのみで構成されることを特徴とする、請求項１４〜１６のいずれかに記載の有機電界発光表示装置。
【請求項１８】
前記複数のステージのうち奇数番目のステージと偶数番目のステージは、クロック信号とサブクロック信号とが互いに交差して伝達されることを特徴とする、請求項１０に記載の有機電界発光表示装置。
【請求項１９】
複数のステージを備え、前記各々のステージで順次に走査信号を駆動する走査信号の駆動方法において：
クロック信号及び／又はサブクロック信号の変化によって第１電圧と第２電圧とを記憶する段階と；
前記記憶された第２電圧及び／又は前記サブクロック信号の変化によって前記第１電圧を所定時間出力するための第１出力信号を生成する段階と；
を含むことを特徴とする、走査信号の駆動方法。
【請求項２０】
前記ステージが１番目のステージである場合、前記入力信号は、スタートパルスであることを特徴とする、請求項１９に記載の走査信号の駆動方法。
【請求項２１】
前記ステージが１番目のステージでない場合、前記入力信号は、第１のステージの後続である第２のステージに対し該第１のステージから出力される出力信号であることを特徴とする、請求項１９に記載の走査信号の駆動方法。
【請求項２２】
前記第１出力信号は、反転して出力されることを特徴とする、請求項１９に記載の走査信号の駆動方法。
【請求項２３】
前記複数のステージのうち奇数番目のステージと偶数番目のステージは、クロック信号とサブクロック信号とが互いに交差して伝達されることを特徴とする、請求項１９に記載の走査信号の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタの一方を備えた発光制御駆動部、発光制御信号の駆動方法、及び当該発光制御駆動部を備えた有機電界発光表示装置に関する。
【背景技術】
【０００２】
平板表示装置（又は、フラットパネルディスプレイ装置ともいう）には、基板上にマトリクス状に複数の画素を配置した表示領域が存在する。上記平板表示装置は、上記各画素に走査線とデータ線とを接続し、画素にデータ信号を選択的に印加することで上記表示領域にディスプレイするものである。
【０００３】
平板表示装置は、画素の駆動方式によってパッシブマトリクス型発光表示装置とアクティブマトリクス型発光表示装置とに区別されるが、解像度、コントラスト、動作速度の観点から、単位画素毎に選択的に画素が点灯するアクティブマトリクス型が主流となっている。
【０００４】
このような平板表示装置は、パーソナルコンピュータ、携帯電話機、ＰＤＡ（Personal Digital Assistant）などの携帯情報端末機などの表示装置や各種情報機器のモニタとして使用されている。
【０００５】
また、平板表示装置として、液晶パネルを用いたＬＣＤ、有機発光素子を用いた有機電界発光表示装置、プラズマパネルを用いたＰＤＰなどが知られている。
【０００６】
最近、陰極線管に比べて重量と体積の小さい各種発光表示装置が開発されており、特に、発光効率、輝度及び視野角に優れ、応答速度の速い有機電界発光表示装置が注目されている。
【０００７】
図１は、一般の有機電界発光表示装置に係る概略的な構造を示す説明図である。図１に示すように、有機電界発光表示装置は、画素部１０、データ駆動部２０、及び走査駆動部３０を含む。
【０００８】
画素部１０には、複数の画素１１が配列され、上記各画素１１に発光素子（図示せず）が接続される。
【０００９】
さらに、画素部１０には、行方向（又は、水平方向）に形成され、上記各画素１１に走査信号を伝達するｎ個の走査線Ｓ１、Ｓ２、…Ｓｎ−１、Ｓｎと、列方向（又は、垂直方向）に形成され、上記各画素１１にデータ信号を伝達するｍ個のデータ線Ｄ１、Ｄ２、…Ｄｍ−１、Ｄｍと、第１電源を伝達するｍ個の第１電源供給線（図示せず）と、第１電源ＥＬＶＤＤより低い電位を有する第２電源ＥＬＶＳＳを伝達するｍ個の第２電源供給線（図示せず）とが配列される。
【００１０】
上記画素部１０は、走査信号、データ信号、第１電源ＥＬＶＤＤ、及び第２電源ＥＬＶＳＳによって発光素子が発光し映像を表示することができる。
【００１１】
データ駆動部２０は、画素部１０にデータ信号を印加する手段である。上記データ駆動部２０は、画素部１０のデータ線Ｄ１、Ｄ２、…Ｄｍ−１、Ｄｍと接続しており、データ信号を画素部１０に印加する。
【００１２】
走査駆動部３０は、走査信号を順次に出力する手段であって、走査駆動部３０は、走査線Ｓ１、Ｓ２、…Ｓｎ−１、Ｓｎに接続されている。
【００１３】
走査駆動部３０は、上記走査線Ｓ１、走査線Ｓ２、…走査線Ｓｎ−１、又は走査線Ｓｎに走査信号を出力することで、走査信号を画素部１０の特定の行に伝達する。走査信号が伝達された画素部１０の特定の行の画素１１には、データ駆動部２０から入力されるデータ信号が印加されて映像を表示し、すべての行が順次に選択されると、１つのフレームが完成する。
【００１４】
図２は、図１に示す有機電界発光表示装置に備わる画素を示す回路図である。図１及び図２を参照しながら説明すると、画素１１は、データ線Ｄｍ、走査線Ｓｎ、及び画素電源線ＥＬＶＤＤに接続され、第１トランジスタＴ１、第２トランジスタＴ２、キャパシタＣｓｔ、及び有機発光素子ＯＬＥＤを含む。
【００１５】
第１トランジスタＴ１は、ソースが画素電源線ＥＬＶＤＤに接続され、ドレインが有機発光素子ＯＬＥＤに接続され、ゲートが第１ノードＮ１に接続される。第２トランジスタＴ２は、ソースがデータ線Ｄｍに接続され、ドレインが第１ノードＮ１に接続され、ゲートが走査線Ｓｎに接続される。なお、ＰＭＯＳの場合、ＮＭＯＳの場合におけるとソースとドレインが逆となる。
【００１６】
キャパシタＣｓｔは、第１ノードＮ１と画素電源線ＥＬＶＤＤとの間に接続され、所定時間、第１ノードＮ１と画素電源線ＥＬＶＤＤとの間の電圧を保持させる。有機発光素子ＯＬＥＤは、アノード電極とカソード電極及び発光層を含み、アノード電極が第１トランジスタＴ１のドレイン側に接続され、カソード電極が低電位の電源ＥＬＶＳＳに接続され、アノード電極からカソード電極へ電流が流れると、発光層から光を発光して電流の量に対応して明るさが調節される。
【００１７】
上記のように構成された有機電界発光表示装置は、製造コストを低減するために、画素部１０と走査駆動部３０を同一の基板上に生成する。
【００１８】
また、有機電界発光表示装置の画素は、ＰＭＯＳトランジスタのみを用いて形成されるか、ＮＭＯＳトランジスタのみを用いて形成されるのが一般的である。
【００１９】
【特許文献１】米国特許出願公開第６６７０７７１Ｂ２号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、走査駆動部は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタを共に使用して簡易に回路を構成するのが一般的であるため、走査駆動部を別途の外装ドライバとして形成するか、追加的な工程が必要となり、有機電界発光表示装置の大きさと重量が増加し、工程が複雑になるという問題がある。
【００２１】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、走査駆動部をＰＭＯＳトランジスタまたはＮＭＯＳトランジスタのみで実現することが可能な走査駆動部及びそれを用いた有機電界発光表示装置を提供することにある。
【課題を解決するための手段】
【００２２】
上記課題を解決するために、本発明のある観点によれば、複数のステージを直列に接続して構成され、各ステージは、クロック信号、サブクロック信号及び入力信号の伝達を受けて動作するが、上記クロック信号と上記サブクロックと信号によって第１電圧と上記入力信号の電圧である第２電圧とを記憶し、上記サブクロック信号と上記第２電圧とによって上記第１電圧を所定時間出力する第１出力信号を生成する第１信号処理部を含む走査駆動部が提供される。
【００２３】
かかる構成によれば、走査駆動部の製作工程を簡便化し、走査駆動部の大きさ及びコストを低減することができる。
【００２４】
また、上記課題を解決するために、本発明の別の観点によれば、走査線を駆動する走査駆動部が提供される。上記走査駆動部は、複数のステージを直列に接続して構成され、各ステージは、クロック信号、サブクロック信号、および入力信号の伝達を受けて動作し；上記複数のステージのうちいずれか一つには、上記クロック信号及び／又は上記サブクロック信号の変化（例えば、ハイ／ローなど）によって第１電圧（例えば、第１ノードＮ１の電圧など）と上記入力信号の電圧である第２電圧（例えば、第２ノードＮ２の電圧など）とを記憶し、上記サブクロック信号及び／又は上記第２電圧の変化によって上記第１電圧を所定時間出力するための第１出力信号（例えば、第１ノードＮ１の電圧が低くなった結果による信号など）を生成する第１信号処理部が含まれる。
【００２５】
また、上記第１信号処理部を備える上記ステージには、第１信号処理部の出力端に接続され、上記第１出力信号と上記クロック信号との伝達を受けて第２出力信号を生成する第２信号処理部と；第１出力信号と第２出力信号との伝達を受けて第２出力信号の副信号である第３出力信号を生成する第３信号処理部と；がさらに備わる。
【００２６】
上記ステージが１番目のステージである場合、上記入力信号は、スタートパルスであるように構成してもよい。
【００２７】
上記ステージが１番目のステージでない場合、上記入力信号は、第１のステージの後続である第２のステージに対し該第１のステージから出力される出力信号であるように構成してもよく、また上記第１出力信号は、上記入力信号と反転して出力されるように構成してもよい。したがって、入力信号がハイのとき、第１出力信号はローに出力され、入力信号がローのとき第１出力信号はハイに出力される。
【００２８】
また、上記第１信号処理部は、上記クロック信号の変化によって上記駆動電源を選択的に第１ノードに伝達する第１トランジスタと；第２ノードの電圧の変化に対応して選択的に上記第１ノードの電圧を調節する第２トランジスタと；上記クロック信号の変化に対応して上記入力信号の電圧を上記第２ノードに伝達する第３トランジスタと；上記第１ノードと上記第２ノードとの間に接続され、上記駆動電源と上記入力信号の電圧とを記憶する第１キャパシタとを含み、上記第１ノードの電圧が上記第１出力信号であるように構成してもよい。
【００２９】
また、上記第２信号処理部は、上記第１出力信号の変化に対応して駆動電源を第３ノードに伝達する第４トランジスタと；上記第１出力信号の変化に対応して選択的に上記第３ノードの電圧と第４ノードの電圧を等しくする第５トランジスタと；上記第４ノードの電圧の変化に対応して上記第３ノードの電圧を調節する第６トランジスタと；上記クロック信号の変化に対応して上記第４ノードの電圧を調節する第７トランジスタと；上記第３ノードと上記第４ノードとの間に接続される第２キャパシタとを含み、上記第３ノードの電圧が上記第２出力信号であるように構成してもよい。
【００３０】
また、上記第３信号処理部は、上記第２出力信号の変化に対応して駆動電源を第５ノードに伝達する第８トランジスタと；上記第２出力信号の変化に対応して選択的に上記第５ノードの電圧と第６ノードの電圧を等しくする第９トランジスタと；上記第６ノードの電圧の変化に対応して上記第５ノードの電圧を調節する第１０トランジスタと；上記第１出力信号の変化に対応して上記第６ノードの電圧を調節する第１１トランジスタと；上記第５ノードと上記第６ノードとの間に接続される第３キャパシタとを含み、上記第５ノードの電圧が上記第３出力信号であるように構成してもよい。
【００３１】
上記トランジスタは、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタのいずれか一方のトランジスタのみで構成されるようにしてもよい。
【００３２】
上記複数のステージのうち奇数番目のステージと偶数番目のステージは、クロック信号とサブクロック信号とが互いに交差して伝達されるようにしてもよい。例えば、奇数番目のステージでクロック信号がハイであり、サブクロック信号がローであれば、偶数番目のステージでは上記奇数番目のステージとは反対にクロック信号がローであり、サブクロック信号がハイに印加される。
【００３３】
また、上記課題を解決するために、本発明の別の観点によれば、走査線を駆動する走査駆動部が提供される。上記走査駆動部は、複数のステージを直列に接続して構成され、各ステージは、クロック信号、サブクロック信号、および入力信号の伝達を受けて動作し；上記複数のステージのうちいずれか一つには、上記クロック信号及び上記サブクロック信号によって第１電圧と上記入力信号の電圧である第２電圧とを記憶し、上記サブクロック信号と上記第２電圧とによって上記第１電圧を所定時間出力するための第１出力信号を生成する第１信号処理部が含まれる。
【００３４】
上記第１信号処理部は、上記クロック信号の変化によって上記駆動電源を選択的に第１ノードに伝達する第１トランジスタと；第２ノードの電圧の変化に対応して選択的に上記第１ノードの電圧を調節する第２トランジスタと；上記クロック信号の変化に対応して上記入力信号の電圧を上記第２ノードに伝達する第３トランジスタと；上記第１ノードと上記第２ノードとの間に接続され、上記駆動電源と上記入力信号の電圧とを記憶する第１キャパシタとを含み、上記第１ノードの電圧が上記第１出力信号であるように構成されている。
【００３５】
上記第２信号処理部は、上記第１出力信号の変化に対応して駆動電源を第３ノードに伝達する第４トランジスタと；上記第１出力信号の変化に対応して選択的に上記第３ノードの電圧と第４ノードの電圧を等しくする第５トランジスタと；上記第４ノードの電圧の変化に対応して上記第３ノードの電圧を調節する第６トランジスタと；上記クロック信号の変化に対応して上記第４ノードの電圧を調節する第７トランジスタと；上記第３ノードと上記第４ノードとの間に接続される第２キャパシタとを含み、上記第３ノードの電圧が上記第２出力信号であるように構成されている。
【００３６】
上記第３信号処理部は、上記第２出力信号の変化に対応して駆動電源を第５ノードに伝達する第８トランジスタと；上記第２出力信号の変化に対応して選択的に上記第５ノードの電圧と第６ノードの電圧を等しくする第９トランジスタと；上記第６ノードの電圧の変化に対応して上記第５ノードの電圧を調節する第１０トランジスタと；上記第１出力信号の変化に対応して上記第６ノードの電圧を調節する第１１トランジスタと；上記第５ノードと上記第６ノードとの間に接続される第３キャパシタとを含み、上記第５ノードの電圧が上記第３出力信号であるように構成されている。
【００３７】
また、上記課題を解決するために、本発明の別の観点によれば、データ線、走査線によって定義される領域に形成される画素によって画像を表現する画素部と、上記データ線にデータ信号を伝達するデータ駆動部と、上記走査線に走査信号を伝達する走査駆動部とを含むが、上記走査駆動部は、複数のステージを直列に接続して構成され、各ステージは、クロック信号、サブクロック信号及び入力信号の伝達を受けて動作するが、上記クロック信号と上記サブクロック信号とによって第１電圧と上記入力信号の電圧である第２電圧とを記憶し、上記サブクロック信号と上記第２電圧とによって上記第１電圧を所定時間出力する第１出力信号を生成する第１信号処理部を含む有機電界発光表示装置が提供される。
【００３８】
また、上記課題を解決するために、本発明の別の観点によれば、複数のステージを備え、上記各々のステージで順次に走査信号を駆動する方法が提供される。上記走査信号の駆動方向は、クロック信号とサブクロック信号とによって第１電圧と第２電圧とを記憶する段階と、上記記憶された第１電圧と第２電圧及び上記サブクロック信号によって第１出力信号を生成する段階とを含むことを特徴としている。
【００３９】
また、上記課題を解決するために、本発明の別の観点によれば、複数のステージを備え、上記各々のステージで順次に走査信号を駆動する走査信号の駆動方法が提供される。上記走査信号の駆動方向は、クロック信号及び／又はサブクロック信号の変化によって第１電圧と第２電圧とを記憶する段階と；上記記憶された第２電圧及び／又は上記サブクロック信号の変化によって上記第１電圧を所定時間出力するための第１出力信号を生成する段階とを含むことを特徴としている。
【発明の効果】
【００４０】
以上説明したように本発明によれば、走査駆動部をＰＭＯＳトランジスタまたはＮＭＯＳトランジスタで実現することができ、基板上に画素部をＰＭＯＳトランジスタまたはＮＭＯＳトランジスタのみで生産する際は、走査駆動部をＰＭＯＳトランジスタまたはＮＭＯＳトランジスタのみで実現することができ、走査駆動部を画素部と同時に基板上に形成することができるため、工程を簡便化し、有機電界発光表示装置の大きさ、重量などを減らすことができる。また、コスト低減の効果も得られる。
【００４１】
さらに、走査信号が第２電源の電圧を有することができるため、走査信号の信号特性が良くなるという効果がある。
【発明を実施するための最良の形態】
【００４２】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００４３】
（第１の実施形態）
図３は、本発明の第１の実施形態に係る有機電界発光表示装置の概略的な構造を示す説明図である。図３に示すように、有機電界発光表示装置は、画素部１００と、データ駆動部２００と、走査駆動部３００とを含む。
【００４４】
画素部１００は、複数のデータ線Ｄ１、Ｄ２、…Ｄｍ−１、Ｄｍと、複数の走査線Ｓ１、Ｓ２、…Ｓｎ−１、Ｓｎとを含み、画素部１００は、複数のデータ線Ｄ１、Ｄ２、…Ｄｍ−１、Ｄｍと、複数の走査線Ｓ１、Ｓ２、…Ｓｎ−１、Ｓｎとによって定義される領域内に形成される複数の画素１０１を含む。
【００４５】
画素１０１は、画素回路と有機発光素子とを含み、画素回路から複数のデータ線Ｄ１、Ｄ２、…Ｄｍ−１、Ｄｍを介して伝達されるデータ信号と、複数の走査線Ｓ１、Ｓ２、…Ｓｎ−１、Ｓｎを介して伝達される走査信号によって画素に流れる画素電流を生成して有機発光素子に流れるようにする。このとき、各画素は、複数の薄膜トランジスタを含み、各薄膜トランジスタは、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタのみで形成される。
【００４６】
データ駆動部２００は、複数のデータ線Ｄ１、Ｄ２、…Ｄｍ−１、Ｄｍと接続し、データ信号を生成し１行分のデータ信号を順次に複数のデータ線Ｄ１、Ｄ２、…Ｄｍ−１、Ｄｍに伝達する。
【００４７】
走査駆動部３００は、複数の走査線Ｓ１、Ｓ２、…Ｓｎ−１、Ｓｎと接続し、走査信号を生成し複数の走査線Ｓ１、Ｓ２、…Ｓｎ−１、Ｓｎに走査信号を伝達する。走査信号によって特定の行が選択され、選択された行に位置する画素１０１にデータ信号が伝達され、画素にデータ信号に対応する電流が生成される。このとき、走査駆動部３００は、画素部１００の薄膜トランジスタがＰＭＯＳトランジスタで形成されると、ＰＭＯＳトランジスタで形成され、画素部１００がＮＭＯＳトランジスタで形成されると、ＮＭＯＳトランジスタのみで構成され、画素部と同様の工程によって形成される。
【００４８】
なお、本実施の形態に係る行とは、例えば、図３に示す垂直方向の走査線Ｓ１〜走査線Ｓｎをいうが、かかる例に限定されない。
【００４９】
図４は、図３に示す有機電界発光表示装置に備わる走査駆動部の概略的な構成を示す説明図である。図４に示すように、複数のステージ３０１、３０２、…３０ｎ−１、３０ｎは、走査駆動部３００に、直列的又は直線状に配置されている。
【００５０】
各ステージのうち１番目のステージ３０１は、クロック信号ＣＬＫ、サブクロック信号ＣＬＫＢ及びスタートパルスＳＰの入力を受け、１番目のステージ３０１を除くステージ３０２、３０３、…３０ｎ−１、３０ｎは、クロック信号ＣＬＫ、サブクロック信号ＣＬＫＢ及び以前のステージの出力信号である走査信号Ｓ１、Ｓ２、…Ｓｎ−１が入力される。例えば、ステージ３０２には、一つ前のステージ３０１が出力する走査信号Ｓ１が入力され、ステージ３０ｎには、一つ前のステージ３０ｎ−１が出力する走査信号Ｓｎ−１が入力される。
【００５１】
図５は、図４に示す走査駆動部３００に備わるステージの一部を示す回路図である。図５に示すステージは、１番目のステージ３０１と２番目のステージ３０２を示している。
【００５２】
１番目のステージ３０１は、第１信号処理部、第２信号処理部、及び第３信号処理部を含み、２番目のステージ３０２は、第４信号処理部、第５信号処理部、及び第６信号処理部を含む。なお、ステージ３０２以降のステージ３０３、…３０ｎについても実質的に同一の構成である。
【００５３】
第１信号処理部は、第１トランジスタＭ１と、第２トランジスタＭ２と、第３トランジスタＭ３と、第１キャパシタＣ１とを備えている。
【００５４】
上記第１トランジスタＭ１は、図５に示すように、ソースが第１電源Ｖｐｏｓに接続され、ゲートがクロック端子ＣＬＫに入力され、ドレインが第１ノードＮ１に接続されている。
【００５５】
上記第２トランジスタＭ２は、図５に示すように、ソースが第１ノードＮ１に接続され、ゲートが第２ノードＮ２に接続され、ドレインがサブクロック端子ＣＬＫＢに接続されている。
【００５６】
上記第３トランジスタＭ３は、ソースが第２ノードＮ２に接続され、ゲートがクロック端子ＣＬＫに接続され、ドレインがスタートパルス入力端子ＳＰに接続されている。
【００５７】
上記第１キャパシタＣ１は、図５に示すように、第１ノードＮ１と第２ノードＮ２との間に接続されている。
【００５８】
上記第２信号処理部は、第４トランジスタＭ４と、第５トランジスタＭ５と、第６トランジスタＭ６と、第７トランジスタＭ７と、第２キャパシタＣ２とを備えている。
【００５９】
上記第４トランジスタＭ４は、図５に示すように、ソースが第１電源Ｖｐｏｓに接続され、ゲートが第１ノードＮ１に接続され、ドレインが第３ノードＮ３に接続されている。ここで、第４トランジスタＭ４は、第１信号処理部の出力信号に対応して駆動電源を第３ノードに伝達する。
【００６０】
上記第５トランジスタＭ５は、図５に示すように、ソースが第３ノードＮ３に接続され、ゲートが第１ノードＮ１に接続され、ドレインが第４ノードＮ４に接続されている。ここで、第５トランジスタＭ５は、第１信号処理部の出力信号に対応して前記第３ノードと第４ノードの電圧を選択的に同じくする。
【００６１】
上記第６トランジスタＭ６は、ソースが第３ノードＮ３に接続され、ゲートが第４ノードＮ４に接続され、ドレインが第１電源Ｖｐｏｓより低い電圧を有する第２電源Ｖｎｅｇに接続されている。ここで、第６トランジスタＭ６は、第４ノードの電圧に対応して前記第３ノードの電圧を調節する。
【００６２】
上記第７トランジスタＭ７は、ソースが第４ノードＮ４に接続され、ゲートがクロック端子ＣＬＫに接続され、ドレインが第２電源Ｖｎｅｇに接続されている。ここで、第７トランジスタＭ７は、クロック信号に対応して前記第４ノードの電圧を調節する。
【００６３】
上記第２キャパシタＣ２は、第３ノードＮ３と第４ノードＮ４との間に接続されている。
【００６４】
第３信号処理部は、第８トランジスタＭ８と、第９トランジスタＭ９と、第１０トランジスタＭ１０と、第１１トランジスタＭ１１と、第３キャパシタＣ３とを備えている。
【００６５】
上記第８トランジスタＭ８は、図５に示すように、ソースが第１電源Ｖｐｏｓに接続され、ゲートが第４ノードＮ４に接続され、ドレインが第５ノードＮ５に接続されている。ここで、第８トランジスタＭ８は、第２信号処理部の出力信号に対応して駆動電源を第５ノードに伝達する。
【００６６】
上記第９トランジスタＭ９は、図５に示すように、ソースが第５ノードＮ５に接続され、ゲートが第４ノードＮ４に接続され、ドレインが第６ノードＮ６に接続されている。ここで、第９トランジスタＭ９は、第２信号処理部の出力信号に対応して前記第５ノードと第６ノードの電圧を同じくする。
【００６７】
上記第１０トランジスタＭ１０は、ソースが第５ノードＮ５に接続され、ゲートが第６ノードＮ６に接続され、ドレインが第２電源Ｖｎｅｇに接続されている。ここで、第１０トランジスタＭ１０は、第６ノードの電圧に対応して第５ノードの電圧を調節する。
【００６８】
上記第１１トランジスタＭ１１は、図５に示すように、ソースが第６ノードＮ６に接続され、ゲートが第３ノードＮ３に接続されている。ここで、第１１トランジスタＭ１１は、第２信号処理部の出力信号に対応して第６ノード電圧を調節する。
【００６９】
上記第３キャパシタＣ３は、図５に示すように、第５ノードＮ５と第６ノードＮ６との間に接続されている。なお、第５ノードＮ５は、出力端ＯＵＴとして用いられる。
【００７０】
ステージ３０２に備わる第４信号処理部は、第１１トランジスタＭ１１と、第１２トランジスタＭ１２と、第１３トランジスタＭ１３と、第４キャパシタＣ４とを備えている。
【００７１】
上記第１１トランジスタＭ１１は、図５に示すように、ソースが第１電源Ｖｐｏｓに接続され、ゲートがサブクロック端子ＣＬＫＢに入力され、ドレインが第７ノードＮ７に接続されている。
【００７２】
上記第１２トランジスタＭ１２は、図５に示すように、ソースが第７ノードＮ７に接続され、ゲートが第８ノードＮ８に接続され、ドレインがクロック端子ＣＬＫに接続されている。
【００７３】
上記第１３トランジスタＭ１３は、図５に示すように、ソースが第８ノードＮ８に接続され、ゲートがサブクロック端子ＣＬＫＢに接続され、ドレインが第１ステージ３０１の出力端ＯＵＴに接続されている。
【００７４】
上記第４キャパシタＣ４は、第７ノードＮ７と第８ノードＮ８との間に接続されている。
【００７５】
第５信号処理部は、第１４トランジスタＭ１４と、第１５トランジスタＭ１５と、第１６トランジスタＭ１６と、第１７トランジスタＭ１７と、第５キャパシタＣ５とを備えている。
【００７６】
上記第１４トランジスタＭ１４は、図５に示すように、ソースが第１電源Ｖｐｏｓに接続され、ドレインが第９ノードＮ９に接続されている。
【００７７】
上記第１５トランジスタＭ１５は、図５に示すように、ソースが第９ノードＮ９に接続され、ゲートが第７ノードＮ７に接続され、ドレインが第１０ノードＮ１０に接続されている。
【００７８】
上記第１６トランジスタＭ１６は、図５に示すように、ソースが第９ノードＮ９に接続され、ゲートが第１０ノードＮ１０に接続され、ドレインが第１電源Ｖｐｏｓより低い電圧を有する第２電源Ｖｎｅｇに接続されている。
【００７９】
上記第１７トランジスタＭ１７は、図５に示すように、ソースが第１０ノードＮ１０に接続され、ゲートがサブクロック端子ＣＬＫＢに接続され、ドレインが第２電源Ｖｎｅｇに接続されている。
【００８０】
上記第５キャパシタＣ５は、第９ノードＮ９と第１０ノードＮ１０との間に接続されている。
【００８１】
第６信号処理部は、第１８トランジスタＭ１８と、第１９トランジスタＭ１９と、第２０トランジスタＭ２０と、第２１トランジスタＭ２１と、第６キャパシタＣ６とを備えている。
【００８２】
上記第１８トランジスタＭ１８は、図５に示すように、ソースが第１電源Ｖｐｏｓに接続され、ゲートが第１０ノードＮ１０に接続され、ドレインが第１１ノードＮ１１に接続されている。
【００８３】
上記第１９トランジスタＭ１９は、図５に示すように、ソースが第１１ノードＮ１１に接続され、ゲートが第１０ノードＮ１０に接続され、ドレインが第１２ノードＮ１２に接続されている。
【００８４】
上記第２０トランジスタＭ２０は、図５に示すように、ソースが第１１ノードＮ１１に接続され、ゲートが第１２ノードＮ１２に接続され、ドレインが第２電源Ｖｎｅｇに接続されている。
【００８５】
上記第２１トランジスタＭ２１は、図５に示すように、ソースが第１２ノードＮ１２に接続されている。
【００８６】
上記第６キャパシタＣ６は、第１１ノードＮ１１と第１２ノードＮ１２との間に接続されている。なお、上記第１１ノードＮ１１は、出力端ＯＵＴとして用いられる。
【００８７】
上記説明した第１信号処理部、第２信号処理部、第３信号処理部、第４信号処理部、第５信号処理部、及び第６信号処理部に含まれている第１〜第２０トランジスタは、ＰＭＯＳトランジスタで実現されている。
【００８８】
図６は、図５に示すステージの動作を示すタイミングチャート図である。図６を参照しながら図５に示すステージの動作について説明する。
【００８９】
ステージ３０１において、第１信号処理部は、クロック信号ＣＬＫと、サブクロック信号ＣＬＫＢと、スタートパルスＳＰとの伝達を受けて動作し、第２信号処理部は、クロック信号ＣＬＫと、上記第１信号処理部の出力信号すなわち、第１ノードＮ１の電圧との伝達を受けて動作し、第３信号処理部は、第１信号処理部の出力信号すなわち、第１ノードＮ１の電圧と、第２信号処理部の出力信号すなわち、第３ノードＮ３の電圧とに対応して動作する。
【００９０】
ステージ３０２において、第４信号処理部は、クロック信号ＣＬＫと、サブクロック信号ＣＬＫＢと、スタートパルスＳＰとの伝達を受けて動作し、第５信号処理部は、クロック信号ＣＬＫと、第４信号処理部の出力信号すなわち、第７ノードＮ７の電圧との伝達を受けて動作し、第６信号処理部は、第４信号処理部の出力信号すなわち、第７ノードＮ７の電圧と、第２信号処理部の出力信号すなわち、第９ノードＮ９の電圧とに対応して動作する。
【００９１】
第１信号処理部は、クロック信号ＣＬＫがロー状態、スタートパルスＳＰがハイ状態、サブクロック信号ＣＬＫＢがハイ状態になると（例えば、図６に示す左端から第１番目の破線と第２番目の破線の範囲）、第１トランジスタＭ１と第３トランジスタＭ３がオン状態になり、第１ノードＮ１が第１電源Ｖｐｏｓの伝達を受けてハイ状態になり、第２ノードＮ２もスタートパルスＳＰの伝達を受けてハイ状態になる。そして、第１キャパシタＣ１によって第１ノードＮ１の電圧と第２ノードＮ２の電圧とが保持される。そして、第２ノードＮ２の電圧がハイ状態になり、第２トランジスタＭ２がオフ状態を保持する。したがって、第１ノードＮ１の電圧は、第１電源Ｖｐｏｓの電圧を保持するようになる。
【００９２】
そして、クロック信号ＣＬＫがハイ状態、スタートパルスＳＰがハイ状態、サブクロック信号ＣＬＫＢがロー状態になると（例えば、図６に示す左端から第２番目の破線と第３番目の破線の範囲）、第１トランジスタＭ１と第３トランジスタＭ３がオフ状態になり、第１キャパシタＣ１の両端がフローティング状態になる。したがって、第１ノードＮ１は、第１キャパシタＣ１によって第１電源Ｖｐｏｓの電圧を保持し、第２トランジスタＭ２のゲート電圧も第１キャパシタＣ１によってハイ状態を保持してオフ状態を保持する。
【００９３】
そして、クロック信号ＣＬＫがロー状態、スタートパルスＳＰがロー状態、サブクロック信号ＣＬＫＢがハイ状態になると（例えば、図６に示す左端から第３番目の破線と第４番目の破線の範囲）、第１トランジスタＭ１と第３トランジスタＭ３がオン状態になり、第１ノードＮ１が第１電源Ｖｐｏｓの伝達を受け、第２ノードＮ２がスタートパルスＳＰによってロー状態になる。このとき、第２トランジスタＭ２のドレインがサブクロック信号ＣＬＫＢによってハイ状態になり、第２トランジスタＭ２のソースからドレイン方向へ電流が流れることができなくなる。したがって、第１ノードＮ１の電圧は、第１電源Ｖｐｏｓの電圧を保持するようになる。
【００９４】
そして、クロック信号ＣＬＫがハイ状態、スタートパルスＳＰがハイ状態、サブクロック信号ＣＬＫＢがロー状態になると（例えば、図６に示す左端から第４番目の破線と第５番目の破線の範囲）、第１トランジスタＭ１と第３トランジスタＭ３がオフ状態になると、第１キャパシタＣ１の両端がフローティング状態になり、第２ノードＮ２がロー状態を保持する。したがって、第２トランジスタＭ２のゲート電圧がロー状態を保持し、第２トランジスタＭ２のソースからドレイン方向へ電流経路が形成され、第１ノードＮ１の電圧が低くなる。このとき、第１キャパシタＣ１によって第１ノードＮ１の電圧がロー状態を引き続き保持するようになり、第１ノードＮ１の電圧は、第２電源Ｖｎｅｇの電圧だけ低くなることができ、走査信号の信号特性が良くなる。
【００９５】
そして、第２信号処理部は、クロック信号ＣＬＫがハイ状態のとき、第３ノードＮ３の電圧を第１電源Ｖｐｏｓの電圧に保持し、クロック信号ＣＬＫがロー状態のとき、第３ノードＮ３の電圧を第２電源Ｖｎｅｇの電圧に保持する。
【００９６】
また、第３信号処理部は、第１ノードＮ１の電圧がハイ状態、第３ノードＮ３の電圧がロー状態のとき（例えば、図６に示す左端から第１番目の破線と第４番目の破線の範囲）、第５ノードＮ５の電圧すなわち、出力端ＯＵＴの電圧がハイ状態を保持するようにし、第１ノードＮ１の電圧がロー状態、第３ノードＮ３の電圧がハイ状態のとき（例えば、図６に示す左端から第４番目の破線と第５番目の破線の範囲）、第５ノードＮ５の電圧すなわち、出力端Ｓ１の電圧がロー状態を保持するようにする。
【００９７】
一方、ステージ３０２は、上述したステージ３０１と同様の動作を行うが、スタートパルスＳＰの代わりにステージ３０１の出力端ＯＵＴの電圧すなわち、第１走査信号Ｓ１の伝達を受けて動作する。
【００９８】
（第２の実施形態）
図７は、本発明の第２の実施形態に係る走査駆動部に備わるステージの一部を示す回路図であり、図８は、図７に示すステージの動作を示すタイミングチャート図である。
【００９９】
ステージ３０１ａは、第１信号処理部、第２信号処理部、及び第３信号処理部で構成され、図７に示すステージ３０１ａと図４及び図５に示すステージ３０１との違いは、ステージ３０１の各信号処理部に備わる薄膜トランジスタがＰＭＯＳトランジスタであるのに対して、ステージ３０１ａの各信号処理部に備わる薄膜トランジスタがＮＭＯＳトランジスタで実現されるという点である。
【０１００】
なお、図６に示すタイミングチャートは、ステージの各信号処理部に含まれた薄膜トランジスタがＰＭＯＳトランジスタに具現される場合であり、図８に示すタイミングチャートは、ＮＭＯＳトランジスタに具現される場合を示しているため、図６で説明した薄膜トランジスタはロー信号の入力を受けたときに動作し、図８における薄膜トランジスタはハイ信号の入力を受けたときに動作する。したがって、図６と図８との相違は、薄膜トランジスタが受ける入力が互いに反転している点であり、その他の点については同様である。
【０１０１】
本実施の形態に係るステージを備えた走査駆動部について説明してきた。かかる走査駆動部によれば、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタの一方によって形成されているため、走査駆動部又は平板表示装置等の大きさ、重量、又はコストを低減することができる。
【０１０２】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１０３】
本発明は、発光制御駆動部、発光制御信号の駆動方法、および発光制御駆動部を備えた有機電界発光表示装置に適用可能である。
【図面の簡単な説明】
【０１０４】
【図１】一般の有機電界発光表示装置に係る概略的な構造を示す説明図である。
【図２】図１に示す有機電界発光表示装置に備わる画素を示す回路図である。
【図３】本発明の第１の実施形態に係る有機電界発光表示装置の概略的な構造を示す説明図である。
【図４】図３に示す有機電界発光表示装置に備わる走査駆動部の概略的な構成を示す説明図である。
【図５】図４に示す走査駆動部３００に備わるステージの一部を示す回路図である。
【図６】図５に示すステージの動作を示すタイミングチャート図である。
【図７】本発明の第２の実施形態に係る走査駆動部に備わるステージの一部を示す回路図である。
【図８】図７に示すステージの動作を示すタイミングチャート図である。
【符号の説明】
【０１０５】
１００  画素部
１０１  画素
２００  データ駆動部
３００  走査駆動部
Ｄ１、Ｄ２、…Ｄｍ−１、Ｄｍ  データ線
Ｓ１、Ｓ２、…Ｓｎ−１、Ｓｎ  走査線
３０１、３０２、…３０ｎ−１、３０ｎ  ステージ
【図１】
2008077034.tif 000003
【図２】
2008077034.tif 000004
【図３】
2008077034.tif 000005
【図４】
2008077034.tif 000006
【図５】
2008077034.tif 000007
【図６】
2008077034.tif 000008
【図７】
2008077034.tif 000009
【図８】
2008077034.tif 000010