(57)【要約】【課題】表示パネルの行毎にΔＶが異なっていても、その影響を補正し、表示品位の低下を抑制して、良好な表示品位を得ることができる表示駆動装置及びそれを備える表示装置を提供すること。【解決手段】複数の表示画素を有する表示パネル１０の一辺側にゲートドライバとソースドライバとが実装される表示装置において、行毎の配線抵抗等の差による階調信号電圧のレベル降下量ΔＶを一定とするようにゲートドライバから出力する走査信号電圧の大きさを補正する。【選択図】図１
2008077005.tif 000002
【特許請求の範囲】
【請求項１】
行方向に配列された複数の走査ライン及び列方向に配列された複数の信号ラインの各交点近傍にマトリクス状に配列された画素電極を有してなる複数の表示画素を有する表示パネルの前記複数の表示画素を表示データに基づいて駆動する表示駆動装置において、
前記表示駆動装置は、
前記複数の走査ラインに走査信号電圧を順次出力して前記表示画素を順次選択状態に設定する手段と、
前記複数の走査ラインの各々に対する前記走査信号電圧の振幅を補正する補正手段と、
を具備し、
前記補正手段は、前記各走査ラインに対する前記走査信号電圧の振幅を、前記各走査ラインの前記表示画素の前記画素電極に前記走査信号電圧の立下りに応じて生じる電圧降下量を一定とする方向に補正することを特徴とする表示駆動装置。
【請求項２】
前記表示駆動装置は、前記表示パネルの前記複数の走査ラインの延在方向に沿った一辺側に配置されることを特徴とする請求項１に記載の表示駆動装置。
【請求項３】
前記表示駆動装置は、所定のパルス信号を増幅して前記走査信号電圧を生成する増幅手段を有し、
前記補正手段は、前記増幅手段における前記走査信号電圧の振幅を設定するためのバイアス電圧の大きさを変化させて走査信号電圧の振幅を補正する手段を有することを特徴とする請求項１に記載の表示駆動装置。
【請求項４】
前記表示駆動装置は、所定のパルス信号を増幅して電圧を生成する増幅手段を有し、
前記補正手段は、前記増幅手段の駆動能力を変化させることにより前記走査信号電圧の波形を鈍らせて、前記表示画素に実質的に印加される前記走査信号電圧の振幅を補正する手段を有することを特徴とする請求項１に記載の表示駆動装置。
【請求項５】
行方向に配列された複数の走査ライン及び列方向に配列された複数の信号ラインの各交点近傍にマトリクス状に配列された画素電極を有してなる複数の表示画素を有する表示パネルの前記複数の走査ラインの各々に走査信号が順次印加されて順次選択状態にされる前記表示画素を表示データに基づいて駆動する表示駆動装置において、
前記表示駆動装置は、
前記表示データに応じた階調信号電圧を出力して前記表示画素に供給する手段と、
前記表示画素に供給する前記階調信号の大きさを補正する補正手段と、
を具備し、
前記補正手段は、前記階調信号の大きさを、選択状態にされる前記表示パネルの行毎の前記表示画素における前記走査信号の立下りに応じて前記表示画素の画素電極に生じる電圧降下量に応じて、補正することを特徴とする表示駆動装置。
【請求項６】
前記補正手段は、前記電圧降下量の前記表示パネルにおける行毎の差を打ち消す方向に、前記階調信号の大きさを補正することを特徴とする請求項５に記載の表示駆動装置。
【請求項７】
前記補正手段は、前記階調信号電圧の大きさを、前記表示パネルの行毎の前記電圧降下量に対応した電圧だけ高電圧側に補正することを特徴とする請求項６に記載の表示装置。
【請求項８】
行方向に配列された複数の走査ライン及び列方向に配列された複数の信号ラインの各交点近傍にマトリクス状に配列された画素電極を有してなる複数の表示画素と、前記各表示画素の画素電極に対向して設けられる対向電極とを有する表示パネルの前記複数の走査ラインの各々に走査信号が順次印加されて順次選択状態にされる前記表示画素を表示データに基づいて駆動する表示駆動装置において、
前記表示駆動装置は、
前記対向電極に共通信号電圧を出力する手段と、
前記共通信号電圧の大きさを補正する補正手段と、
を具備し、
前記補正手段は、前記共通信号電圧の大きさを、選択状態にされる行毎の前記表示画素における前記走査信号の立下りに応じて前記表示画素の画素電極に生じる電圧降下量に応じて、補正することを特徴とする表示駆動装置。
【請求項９】
前記補正手段は、前記走査信号の立下りに応じた前記表示画素に入力される階調信号のレベルの前記電圧降下量の前記表示パネルにおける行毎の差を打ち消す方向に、前記共通信号電圧の大きさを補正することを特徴とする請求項８に記載の表示駆動装置。
【請求項１０】
前記補正手段は、前記共通信号電圧の大きさを、前記電圧降下量に対応した電圧だけ低電圧側に補正することを特徴とする請求項９に記載の表示装置。
【請求項１１】
行方向に配列された複数の走査ライン及び列方向に配列された複数の信号ラインの各交点近傍にマトリクス状に配列された画素電極を有してなる複数の表示画素を有する表示パネルを表示データに基づいて駆動して画像表示を行う表示装置において、
前記表示パネルの前記複数の走査ラインの延在方向に沿った一辺側に配置され、前記複数の走査ラインに走査信号電圧を順次出力して前記表示画素を順次選択状態に設定する走査側駆動手段と、
前記表示データに応じた階調信号電圧を出力して前記選択状態に設定された表示画素に印加する信号側駆動手段と、
前記走査側駆動手段から出力する前記走査信号電圧の振幅を、前記各走査ラインの前記表示画素の前記画素電極に前記走査信号電圧の立下りに応じて生じる電圧降下量を一定とする方向に補正する、補正手段と、
を具備することを特徴とする表示装置。
【請求項１２】
前記補正手段は、前記走査信号電圧の振幅を、前記表示パネルの行毎に補正することを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記表示装置は、前記表示パネルの前記複数の走査ラインの端部と前記走査側駆動手段の出力端とに接続され、前記走査側駆動手段が設けられた前記表示パネルの一辺側に直交する辺に沿って設けられた、複数の引き回し配線を有することを特徴とする請求項１１に記載の表示装置。
【請求項１４】
前記走査側駆動手段は、所定のパルス信号を増幅して前記走査信号電圧を生成する増幅手段を有し、
前記補正手段は、前記増幅手段のバイアス電圧の大きさを変化させて前記走査信号電圧の振幅を補正する手段を有することを特徴とする請求項１１に記載の表示装置。
【請求項１５】
前記走査側駆動手段は、所定のパルス信号を増幅して前記走査信号電圧を生成して前記表示画素に出力する増幅手段を有し、
前記補正手段は、前記増幅手段の駆動能力を変化させることにより前記走査信号電圧の波形を鈍らせて、前記表示画素に実質的に印加される前記走査信号電圧の振幅を補正する手段を有することを特徴とする請求項１１に記載の表示装置。
【請求項１６】
行方向に配列された複数の走査ライン及び列方向に配列された複数の信号ラインの各交点近傍にマトリクス状に配列された画素電極を有してなる複数の表示画素と、前記各表示画素の画素電極に対向して設けられる対向電極とを有する表示パネルを表示データに基づいて駆動して画像表示を行う表示装置において、
前記表示パネルの前記複数の走査ラインの延在方向に沿った一辺側に配置された、前記複数の走査ラインに走査信号電圧を順次供給して前記表示画素を順次選択状態に設定する走査側駆動手段と、前記表示データに応じた階調信号電圧を出力して前記選択状態に設定された表示画素に供給し、該階調信号電圧に基づく画素電圧を前記画素電極に印加する信号側駆動手段と、
前記対向電極に共通信号電圧を出力する共通信号出力手段と、
前記信号側駆動手段から出力する前記階調信号電圧、前記共通信号出力手段から出力する前記共通信号電圧の少なくとも何れかを、前記画素電極に印加される前記階調信号電圧に前記走査信号電圧の立下りに応じて生じる電圧降下量の、前記表示パネルの行毎の差を打ち消す方向に補正する、補正手段と、
を具備することを特徴とする表示装置。
【請求項１７】
前記補正手段は、前記前記階調信号電圧及び前記共通信号電圧の少なくとも何れかの大きさを、前記表示パネルの行毎に補正することを特徴とする請求項１６に記載の表示装置。
【請求項１８】
前記補正手段は、前記信号側駆動手段から出力する前記階調信号電圧の大きさを、前記電圧降下量に対応した電圧だけ高電圧側に補正することを特徴とする請求項１６に記載の表示装置。
【請求項１９】
前記補正手段は、前記共通信号出力手段から出力する前記共通信号電圧の大きさを、前記電圧降下量に対応した電圧だけ低電圧側に補正することを特徴とする請求項１６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルを駆動するための表示駆動装置及びそれを備えて表示パネルを駆動して画像表示を行う表示装置に関する。
【背景技術】
【０００２】
液晶表示装置に用いられるドットマトリクス方式の表示パネルとして、単純マトリクス方式の表示パネルとアクティブマトリクス方式の表示パネルとが知られている。このうち、アクティブマトリクス方式の表示パネルにおいては、表示パネル上に複数の走査ライン（ゲートライン）と複数の信号ライン（ソースライン）とをそれぞれ直交するように配置し、これらゲートラインとソースラインとの交点近傍に薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと記す）を介して画素電極を配置し、これら画素電極にそれぞれ対向して配置される対向電極との間に液晶を充填することで表示画素を構成している。そして、ゲートラインを介して入力された走査信号電圧によって選択状態とされた表示画素に階調信号電圧を印加することにより、液晶の配向状態を変化させて表示を行うようにしている。
【０００３】
ここで、このような表示パネルを駆動するための表示駆動装置を表示パネル上にＣＯＧ（Chip On Glass）実装する手法の１つとして、例えば特許文献１においては、ゲートラインを駆動するゲートドライバやソースラインを駆動するソースドライバ等の半導体素子を表示パネルの一辺側に実装する手法が提案されている。この特許文献１は、表示パネルの下辺の非表示領域にゲートドライバやソースドライバ等の半導体素子を実装するものであり、表示パネルのアクティブ基板（画素電極が形成される側の基板）の下辺の一部を突出させ、この突出させた部分にソースドライバ及びゲートドライバを実装している。これにより、表示パネルの左右方向の配線が設けられる非表示領域の幅を狭くすることができる。
【特許文献１】特開２００６−７１８１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般に、液晶表示装置においては、ＴＦＴに入力される走査信号電圧の立下り時に、ＴＦＴのゲート−ソース間の寄生容量の容量Ｃｇｓ、画素電極と対向電極との間に形成される液晶容量の容量ＣＬＣＤ、液晶に印加される階調信号電圧を次の表示フレームまで保持しておくための補助容量の容量Ｃｓ、ＴＦＴに印加される走査信号電圧の大きさ（振幅）Ｖｇに応じて、液晶に印加される階調信号電圧の大きさが、ソースドライバから出力される階調信号電圧からΔＶだけ降下することが知られている。このΔＶは以下の（式１）によって表される。  
ΔＶ＝（Ｃｇｓ/Ｃｓ＋ＣＬＣＤ＋Ｃｇｓ）×Ｖｇ        （式１）
ここで、特許文献１のように表示パネルの一辺側にソースドライバとゲートドライバとを実装する構成では、ゲートドライバから表示パネルの側辺に形成されたゲートライン端子に向けて配線が引き回されている。このため、ゲートドライバに近い側と遠い側とで配線長が異なって、配線抵抗に差が生じる。この場合、表示画素に入力される走査信号電圧の大きさＶｇが配線抵抗により行毎に異なることになる。したがって、ΔＶが行毎に一定でなく、このため、行毎のΔＶの差により、例えば単一階調の表示を行った場合に帯状の輝度差を生じたり、画面がちらついたりする等が発生して表示品位が低下する場合がある。
【０００５】
本発明は、上記の事情に鑑みてなされたもので、表示パネルの行毎にΔＶが異なっていても、その影響を補正し、表示品位の低下を抑制して、良好な表示品位を得ることができる表示駆動装置及びそれを備える表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために、本発明の請求項１に記載の発明は、行方向に配列された複数の走査ライン及び列方向に配列された複数の信号ラインの各交点近傍にマトリクス状に配列された画素電極を有してなる複数の表示画素を有する表示パネルの前記複数の表示画素を表示データに基づいて駆動する表示駆動装置において、前記表示駆動装置は、前記複数の走査ラインに走査信号電圧を順次出力して前記表示画素を順次選択状態に設定する手段と、前記複数の走査ラインの各々に対する前記各走査信号電圧の振幅を補正する補正手段と、を具備し、前記補正手段は、前記各走査ラインに対する前記走査信号電圧の振幅を、前記各走査ラインの前記表示画素の前記画素電極に前記走査信号電圧の立下りに応じて生じる画素電極に生じる電圧降下量を一定とする方向に補正することを特徴とする。
【０００７】
請求項２に記載の発明は、請求項１に記載の表示駆動装置において、前記表示駆動装置は、前記表示パネルの前記複数の走査ラインの延在方向に沿った一辺側に配置されることを特徴とする。
【０００８】
請求項３に記載の発明は、請求項１に記載の表示駆動装置において、前記表示駆動装置は、所定のパルス信号を増幅して前記走査信号電圧を生成する増幅手段を有し、前記補正手段は、前記増幅手段における前記走査信号電圧の振幅を設定するためのバイアス電圧の大きさを変化させて走査信号電圧の振幅を補正する手段を有することを特徴とする。
【０００９】
請求項４に記載の発明は、請求項１に記載の表示駆動装置において、前記表示駆動装置は、所定のパルス信号を増幅して電圧を生成する増幅手段を有し、前記補正手段は、前記増幅手段の駆動能力を変化させることにより前記走査信号電圧の波形を鈍らせて、前記表示画素に実質的に印加される前記走査信号電圧の振幅を補正する手段を有することを特徴とする。
【００１０】
請求項５に記載の発明は、行方向に配列された複数の走査ライン及び列方向に配列された複数の信号ラインの各交点近傍にマトリクス状に配列された画素電極を有してなる複数の表示画素を有する表示パネルの前記複数の走査ラインの各々に走査信号が順次印加されて順次選択状態にされる前記表示画素を表示データに基づいて駆動する表示駆動装置において、前記表示駆動装置は、前記表示データに応じた階調信号電圧を出力して前記表示画素に供給する手段と、前記表示画素に供給する前記階調信号の大きさを補正する補正手段と、を具備し、前記補正手段は、前記階調信号の大きさを、選択状態にされる前記表示パネルの行毎の前記表示画素における前記走査信号の立下りに応じて前記画素電極に生じる電圧降下量に応じて、補正することを特徴とする。
【００１１】
請求項６に記載の発明は、請求項５に記載の表示駆動装置において、前記補正手段は、前記電圧降下量の前記表示パネルにおける行毎の差を打ち消す方向に、前記階調信号の大きさを補正することを特徴とする。
【００１２】
請求項７に記載の発明は、請求項６に記載の表示装置において、前記補正手段は、前記階調信号電圧の大きさを、前記表示パネルの行毎の前記電圧降下量に対応した電圧だけ高電圧側に補正することを特徴とする。
【００１３】
請求項８に記載の発明は、行方向に配列された複数の走査ライン及び列方向に配列された複数の信号ラインの各交点近傍にマトリクス状に配列された画素電極を有してなる複数の表示画素と、前記各表示画素の画素電極に対向して設けられる対向電極とを有する表示パネルの前記複数の走査ラインの各々に走査信号が順次印加されて順次選択状態にされる前記表示画素を表示データに基づいて駆動する表示駆動装置において、前記表示駆動装置は、前記対向電極に共通信号電圧を出力する手段と、前記共通信号電圧の大きさを補正する補正手段と、を具備し、前記補正手段は、前記共通信号電圧の大きさを、選択状態にされる行毎の前記表示画素における前記走査信号の立下りに応じて前記画素電極に生じる電圧降下量に応じて、補正することを特徴とする。
【００１４】
請求項９に記載の発明は、請求項８に記載の表示駆動装置において、前記補正手段は、前記走査信号の立下りに応じた前記表示画素に入力される階調信号のレベルの前記電圧降下量の前記表示パネルにおける行毎の差を打ち消す方向に、前記共通信号の大きさを補正することを特徴とする。
【００１５】
請求項１０に記載の発明は、請求項９に記載の表示装置において、前記補正手段は、前記共通信号電圧の大きさを、前記電圧降下量に対応した電圧だけ低電圧側に補正することを特徴とする。
【００１６】
請求項１１に記載の発明は、行方向に配列された複数の走査ライン及び列方向に配列された複数の信号ラインの各交点近傍にマトリクス状に配列された画素電極を有してなる複数の表示画素を有する表示パネルを表示データに基づいて駆動して画像表示を行う表示装置において、前記表示パネルの前記複数の走査ラインの延在方向に沿った一辺側に配置され、前記複数の走査ラインに走査信号電圧を順次出力して前記表示画素を順次選択状態に設定する走査側駆動手段と、前記表示データに応じた階調信号電圧を出力して前記選択状態に設定された表示画素に印加する信号側駆動手段と、前記走査側駆動手段から出力する前記走査信号電圧の振幅を、前記各走査ラインの前記表示画素の前記画素電極に前記走査信号電圧の立下りに応じて生じる電圧降下量を一定とする方向に補正する、補正手段と、を具備することを特徴とする。
【００１７】
請求項１２に記載の発明は、請求項１１に記載の表示装置において、前記補正手段は、前記走査信号電圧の振幅を、前記表示パネルの行毎に補正することを特徴とする。
【００１８】
請求項１３に記載の発明は、請求項１１に記載の表示装置において、前記表示装置は、前記表示パネルの前記複数の走査ラインの端部と前記走査側駆動手段の出力端とに接続され、前記走査側駆動手段が設けられた前記表示パネルの一辺側に直交する辺に沿って設けられた、複数の引き回し配線を有することを特徴とする。
【００１９】
請求項１４に記載の発明は、請求項１１に記載の表示装置において、前記走査側駆動手段は、所定のパルス信号を増幅して前記走査信号電圧を生成する増幅手段を有し、前記補正手段は、前記増幅手段のバイアス電圧の大きさを変化させて前記走査信号電圧の振幅を補正する手段を有することを特徴とする。
【００２０】
請求項１５に記載の発明は、請求項１１に記載の表示装置において、前記走査側駆動手段は、所定のパルス信号を増幅して前記走査信号電圧を生成して前記表示画素に出力する増幅手段を有し、前記補正手段は、前記増幅手段の駆動能力を変化させることにより前記走査信号電圧の波形を鈍らせて、前記表示画素に実質的に印加される前記走査信号電圧の振幅を補正する手段を有することを特徴とする。
【００２１】
請求項１６に記載の発明は、行方向に配列された複数の走査ライン及び列方向に配列された複数の信号ラインの各交点近傍にマトリクス状に配列された画素電極を有してなる複数の表示画素と、前記各表示画素の画素電極に対向して設けられる対向電極とを有する表示パネルを表示データに基づいて駆動して画像表示を行う表示装置において、前記表示パネルの前記複数の走査ラインの延在方向に沿った一辺側に配置された、前記複数の走査ラインに走査信号電圧を順次供給して前記表示画素を順次選択状態に設定する走査側駆動手段と、前記表示データに応じた階調信号電圧を出力して前記選択状態に設定された表示画素に供給し、該階調信号電圧に基づく画素電圧を前記画素電極に印加する信号側駆動手段と、前記対向電極に共通信号電圧を出力する共通信号出力手段と、前記信号側駆動手段から出力する前記階調信号電圧、前記共通信号出力手段から出力する前記共通信号電圧の少なくとも何れかを、前記画素電極に印加される前記階調信号電圧に前記走査信号電圧の立下りに応じて生じる電圧降下量の、前記表示パネルの行毎の差を打ち消す方向に補正する、補正手段と、を具備することを特徴とする。
【００２２】
請求項１７に記載の発明は、請求項１６に記載の表示装置において、前記補正手段は、前記前記階調信号電圧及び前記共通信号電圧の少なくとも何れかの大きさを、前記表示パネルの行毎に補正することを特徴とする。
【００２３】
請求項１８に記載の発明は、請求項１６に記載の表示装置において、前記補正手段は、前記信号側駆動手段から出力する前記階調信号電圧の大きさを、前記電圧降下量に対応した電圧だけ高電圧側に補正することを特徴とする。
【００２４】
請求項１９に記載の発明は、請求項１６に記載の表示装置において、前記補正手段は、前記共通信号出力手段から出力する前記共通信号電圧の大きさを、前記電圧降下量に対応した電圧だけ低電圧側に補正することを特徴とする。
【発明の効果】
【００２５】
本発明における表示駆動装置及びそれを備える表示装置によれば、表示パネルの表示画素の画素電極に生じる電圧降下量（ΔＶ）の大きさに応じて、走査信号電圧の大きさ、階調信号電圧の大きさ、共通信号電圧の何れかの大きさを補正することにより、行毎にΔＶが異なることによる表示品位の低下を抑制して表示品位の向上を図ることができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して本発明の実施形態を説明する。  
［第１の実施形態］
図１は、本発明の第１の実施形態に係る表示駆動装置を適用した表示装置の構成を示す図である。図１に示す表示装置は、表示パネル１０と、ドライバ２１、２２とから構成されている。ここで、ドライバ２１、２２は表示パネル１０の一辺側（図１の例では下辺側）に並べて実装される。
【００２７】
表示パネル１０は、行方向に配列された複数の走査ライン（ゲートライン）と、列方向に配列された複数の信号ライン（ソースライン）とを備え、ゲートラインとソースラインとの各交点近傍に図２に示す表示画素が設けられて構成されている。また、図１における、表示パネル１０上のＡ，Ｂ，Ｃ，Ｄは、ドライバ２１、２２のゲートドライバと表示パネル１０の各走査ラインとの接続関係に対応して、表示パネル１０の複数の走査ラインを４つの領域に分けたものであり、詳しくは後述する。図２は、表示パネル１０に設けられる１つの表示画素の等価回路を示す図である。図２に示すゲートラインには薄膜トランジスタ（ＴＦＴ）１１のゲート電極Ｇが接続され、ソースラインにはＴＦＴ１１のドレイン電極Ｄが接続されている。更に、ＴＦＴ１１のソース電極Ｓには画素電極１２と補助容量の一方の電極１４とが接続されている。さらに、画素電極１２と対向するようにして対向電極１３が配置され、この対向電極１３は補助容量の他方の電極１５と共に共通信号ラインに接続され、共通信号電圧Ｖｃｏｍが入力される。
【００２８】
ドライバ２１、２２は、表示パネル１０のゲートラインを駆動するためのゲートドライバ（走査側駆動手段）、表示パネル１０のソースラインを駆動するためのソースドライバ（信号側駆動手段）、共通信号電圧を生成して表示画素に出力する共通信号出力回路（共通信号出力手段）、及びこれらゲートドライバ、ソースドライバ、共通信号出力回路の駆動タイミング制御等の各種制御を行うコントローラ等が内蔵されている表示駆動装置である。ここで、ドライバ２１は、表示パネル１０の上側領域（図１のＡ，Ｂ）のゲートラインと左側領域のソースラインとを駆動可能に構成されている。また、ドライバ２２は、表示パネル１０の下側領域（図１のＣ，Ｄ）のゲートラインと右側領域のソースラインとを駆動可能に構成されている。
【００２９】
つまり、図１に示すように、ドライバ２１は、表示パネル１０の下辺左側に実装されている。そして、ドライバ２１の左右方向の中央領域にはソースドライバが形成されており、このソースドライバからソース配線２１ａが表示パネル１０の左側領域に形成された各ソースライン端子に接続されている。さらに、ソースドライバの左右方向両隣側にはゲートドライバが形成されており、これらゲートドライバのうち、左側のゲートドライバからはゲート配線２１ｂが表示パネル１０の領域Ｂに形成された各ゲートライン端子に接続され、右側のゲートドライバからはゲート配線２１ｃがソース配線２１ａ及びゲート配線２１ｂを迂回するようにして表示パネル１０の領域Ａに形成された各ゲートライン端子に接続されている。
【００３０】
また、ドライバ２２は、表示パネル１０の下辺右側に実装されている。そして、ドライバ２２の左右方向の中央領域にはソースドライバが形成されており、このソースドライバからソース配線２２ａが表示パネル１０の右側領域に形成された各ソースライン端子に接続されている。さらに、ソースドライバの左右方向両隣側にはゲートドライバが形成されており、これらゲートドライバのうち、右側のゲートドライバからはゲート配線２２ｂが表示パネル１０の領域Ｄに形成された各ゲートライン端子に接続され、左側のゲートドライバからはゲート配線２２ｃがソース配線２２ａ及びゲート配線２２ｂを迂回するようにして表示パネル１０の領域Ｃに形成された各ゲートライン端子に接続されている。
【００３１】
図３は、各走査ラインに印加する走査信号電圧の振幅を一定とした、従来の駆動方式の場合に、図１に示す表示パネルのある１列の表示画素に実際に印加される電圧ＶＬＣＤについて示した図である。ここで、図３においては、説明を簡単にするために、１フィールド期間毎に出力端子から出力される階調信号電圧の極性が反転されるフィールド反転駆動とし、破線で示すＶＬはソースドライバから出力される階調信号電圧である。また、ソースドライバの各出力端子から出力される階調信号電圧の大きさが一定、つまり単一階調の表示を行う場合について示している。また、ΔＶａ、ΔＶｂ、ΔＶｃ、ΔＶｄは表示パネル１０の各領域Ａ、Ｂ、Ｃ、ＤにおけるΔＶを示す。なお、図３においてはフィールド反転駆動の例としたが、本実施形態の構成はライン反転駆動においても同様に適用することが可能である。
【００３２】
ドライバに垂直同期信号Ｖｓｙｎｃが入力されると、ゲートドライバから走査信号電圧が順次出力されて、表示パネル１０の上側の行の表示画素から順次選択状態となる。これにより、ソースドライバから、選択状態となった表示画素に階調信号電圧が入力される。この階調信号電圧と共通信号電圧との電位差が図３に示す電圧ＶＬＣＤとなる。ここで、図１に示した構成の表示装置では、ゲート配線の配線長に差があるため、各ゲート配線の配線抵抗が異なっている。したがって、ゲートドライバから各ゲートラインに同じ大きさ（振幅）の走査信号電圧を出力した場合、配線抵抗の差による電圧降下量の差により各ゲートラインに入力される走査信号電圧Ｖｇの大きさが異なり、ゲート配線の配線長が長いほど配線抵抗が増加し、走査信号電圧Ｖｇの大きさが低下する。したがって、（式１）に示すように、行毎にΔＶが異なり、走査信号電圧Ｖｇの大きさが低下するほどΔＶが小さくなり、ΔＶａ＜ΔＶｂ、ΔＶｃ＜ΔＶｄとなる。ソースドライバから出力される階調信号電圧の大きさが一定であったとしても、図３に示すように、各表示画素に実際に印加される電圧ＶＬＣＤは１フィールド（若しくは１フレーム）期間内で一定とはならない。ここで、図３においては、Ａ、Ｂ、Ｃ、Ｄの各領域内ではＶＬＣＤを一定であるとして図示しているが、実際にはゲート配線長は各領域内でも異なっているため、各領域内でもΔＶが異なり、ＶＬＣＤは厳密には一定とはならない。しかしながら、このＶＬＣＤの差は人間が区別できないほどの小さなものであるため、便宜上、一定としている。これに対して領域毎のＶＬＣＤの差は比較的大きく、その結果、表示の一様性が保たれなくなり、帯状の表示むら生じたり、フリッカ（画面のちらつき）が発生したりするなどの表示不良が起こるおそれがある。
【００３３】
そこで、第１の実施形態では、走査信号電圧Ｖｇの大きさを制御することにより、ΔＶを一定に近づけ、これによって表示品位の向上を図る。
【００３４】
図４は、第１の実施形態におけるゲートドライバの要部構成を示す回路図である。ここで、図４に示す回路は、例えば表示パネルの各行に設けられているものであり、そのうちの一つのゲート出力（走査信号電圧Ｖｇ）に係わる部分を示すものである。この回路は、図４に示すように、抵抗負荷３１と、選択スイッチ３２と、ゲート出力アンプ３３とから構成され、例えばゲートドライバにおけるシフトレジスタ３４の各出力端子に接続されて設けられる。
【００３５】
抵抗負荷３１は、電圧ＶＧＨとグランドとの間に接続されており、電圧ＶＧＨを抵抗分割する。選択スイッチ３２は、コントローラによるレジスタ設定に従って、抵抗負荷３１における所望の大きさの電圧ＶＧＨ’を選択して、ゲート出力アンプ３３にバイアス電圧として出力する。これにより、ゲート出力アンプ３３から出力される走査信号電圧Ｖｇのハイレベル側の電圧は電圧ＶＧＨ’になる。また、ロウレベル側の電圧は電圧ＶＧＬである。この電圧ＶＧＨ’は表示画素のＴＦＴ１１を選択状態（オン状態）とするための電圧であり、行毎に適当な値に設定される。
【００３６】
ゲート出力アンプ３３はコントローラからの垂直制御信号に従って、選択スイッチ３２によって設定された電圧ＶＧＨ’若しくは表示画素のＴＦＴ１１を非選択状態（オフ状態）とするための電圧信号ＶＧＬの何れかを走査信号電圧Ｖｇとして、対応するゲートラインに出力する。
【００３７】
図４に示すような構成により、走査信号電圧Ｖｇの大きさ（振幅）を図５（ａ）や図５（ｂ）に示すようにしてゲートライン毎に補正することが可能であり、これによりゲートライン毎にΔＶを補正することができる。例えば、図５（ａ）に示すｎライン目の走査信号電圧Ｖｇが±１５［Ｖ］（ＶＧＨ’とＶＧＬとの電位差（振幅）が３０［Ｖ］）で、図５（ｂ）に示すｍライン目の走査信号電圧Ｖｇが±１４［Ｖ］（ＶＧＨ’とＶＧＬとの電位差（振幅）が２８［Ｖ］）である場合、これらの間ではΔＶを、７％程度変化させることが可能である。この走査信号電圧Ｖｇの大きさを変化させることによるΔＶの変化量を、ゲートドライバと表示パネル１０の間のゲート配線の配線抵抗に起因するΔＶの変化を補償する値に設定することによって、各ゲートラインにおけるΔＶを均等に近づけることができる。
【００３８】
例えば、図３に示したような、従来の駆動方式においてΔＶが、ある基準とするΔＶ（所望とするＶＬＣＤが得られるようなΔＶ）に対して小さい、例えばゲート配線の配線抵抗が比較的大きい表示パネル１０の領域Ａ、Ｃの各行については、選択スイッチ３２において選択する電圧を、基準のΔＶに対して選択される基準の電圧より高くして、走査信号電圧Ｖｇの大きさ（振幅）を、基準のΔＶに対して設定される電圧値より大きくする。また、従来の駆動方式においてΔＶが、基準のΔＶに対して大きい、例えばゲート配線の配線抵抗が比較的小さい表示パネル１０の領域Ｂ、Ｄの各行については、選択スイッチ３２において選択する電圧を、基準のΔＶに対して選択される基準の電圧より低くして、走査信号電圧Ｖｇの大きさ（振幅）を、基準のΔＶに対して設定される電圧値より小さくする。こうすることにより、表示パネル１０の行毎のΔＶの大きさを均等に近づけることができる。これにより、表示パネル１０の全体に亘って均一な表示を得るようにすることが出来る。
【００３９】
以上説明したように、第１の実施形態によれば、ゲートドライバから出力する走査信号電圧の大きさ（振幅）を行毎に補正することにより、各ゲートラインにおけるΔＶを一定に近づけることが可能である。これにより、表示品位の向上を図ることが可能である。
【００４０】
なお、上記において、走査信号電圧Ｖｇの大きさを設定する図４に示す回路が、表示パネルの各行に設けられているとしたが、例えば、表示パネル１０の各領域Ａ、Ｂ、Ｃ、Ｄにおける走査信号電圧Ｖｇの大きさを一定として、走査信号電圧Ｖｇの大きさを設定する回路を、ドライバ２１、２２の左右のゲートドライバ毎に設けるようにしてもよい。
【００４１】
また、図１に示した構成では、ゲート配線の配線抵抗（特に配線長）の違いによってΔＶに差が生じるが、（式１）に示すように、ΔＶはＴＦＴ１１のゲート−ソース間の寄生容量の容量、液晶容量の容量、補助容量の容量に応じても変化するので、これらにばらつきがある場合でも行毎にΔＶの差が生じることになる。この場合でも、例えば行毎のΔＶを測定し、それに応じて行毎のＶｇの大きさを変化させることで、各ゲートラインのΔＶを一定に近づけることが可能である。
【００４２】
また、上述した例では、走査信号電圧を生成するための電圧の設定値を変化させて走査信号電圧の振幅を変化させることにより、ΔＶを変化させているが、ゲート出力アンプ３３の駆動能力を可変とし、図６に示すようにして走査信号電圧の波形を鈍らせてＴＦＴ１１にとっての実効的なＶｇを変化させることによってΔＶを変化させるようにしてもよい。
【００４３】
［第２の実施形態］
次に、本発明の第２の実施形態について説明する。本発明の第２の実施形態は、行毎のΔＶの違いを考慮して、ソースドライバから出力する階調信号電圧自体を補正することによって、表示画素に印加される電圧ＶＬＣＤを制御する手法である。
【００４４】
図７は、第２の実施形態の手法の概念について説明するための図である。ここで、図７に示すＶｓｉｇ（ｉｎｐｕｔ）はソースドライバの一つの出力端子から出力される階調信号電圧の行毎の変化を示す波形であり、Ｖｓｉｇ（ＬＣＤ）は、実際に画素電極１２に供給される電圧の波形であり、Ｖｃｏｍは対向電極１３に入力される共通信号電圧の波形について示した図である。ここで、図７は、領域Ａと領域Ｂの境界近傍の行について示している。また、図７においても単一階調の表示を行う場合の例を示している。
【００４５】
また、図７は、階調信号電圧Ｖｓｉｇ（ｉｎｐｕｔ）及び共通信号電圧Ｖｃｏｍの極性を１行毎に反転させるライン反転駆動の例を示しているが、第２の実施形態の手法は、図３で示したようなフィールド反転駆動にも適用可能である。また、図７は、領域Ａと領域Ｂの駆動の場合について示しているが、領域Ｃと領域Ｄの駆動は領域Ａと領域Ｂの駆動に準ずるものである。
【００４６】
図７では、最初の３ラインの期間が領域Ａに対応し、それ以後が領域Ｂに対応している。ここで、領域ＡにおけるΔＶをΔＶ１、領域ＢにおけるΔＶをΔＶ２とすると、画素電極１２に大きさが一定のＶｓｉｇ（ＬＣＤ）が供給されるようにするには、領域Ａの期間ではＶｓｉｇ（ＬＣＤ）よりもΔＶ１だけ高い階調信号電圧Ｖｓｉｇ（ｉｎｐｕｔ）を供給するようにし、領域Ｂの期間ではＶｓｉｇ（ＬＣＤ）よりもΔＶ２だけ高い階調信号電圧Ｖｓｉｇ（ｉｎｐｕｔ）を供給するようにすれば良い。これにより、各表示画素にはＶｓｉｇ（ＬＣＤ）と共通信号電圧Ｖｃｏｍとの電位差であり、一定の大きさを有する電圧ＶＬＣＤが常に印加され、表示品位を向上させることが可能である。
【００４７】
図８は、第２の実施形態におけるソースドライバの要部構成を示す回路図である。ここで、図８に示す回路は、表示パネルの信号ライン数分だけ設けられている。この回路は、図８に示すように、γ抵抗負荷４１と、抵抗負荷４２ａ、４２ｂと、階調選択部４３と、ソース出力アンプ４４とから構成され、階調選択部４３が、例えば図示しないデータラッチ回路の出力端子に接続されている。
【００４８】
γ抵抗負荷４１は、表示データが取りうる全ての階調レベルに対応する複数の階調信号電圧を抵抗分割によって生成し、階調選択部４３は表示データの階調値に応じた階調信号電圧を選択して、ソース出力アンプ４４に印加する。また、γ抵抗負荷４１には、抵抗負荷４２ａ、４２ｂを介して高電位電圧ＶＧＭＨと低電位電圧ＶＧＭＬとが印加されている。ここで、ライン反転駆動を行う場合には、例えば、階調選択部４３によって選択する階調信号電圧がコントローラから出力される極性制御信号に従って１行毎に反転され、階調信号電圧の共通信号電圧Ｖｃｏｍに対する極性が１行毎に反転される。つまり、図７に示す例えば１行目の正極性期間では、表示データの階調値に応じて、共通信号電圧Ｖｃｏｍのよりも高電位となるような階調信号電圧が階調選択部４３によって選択される。逆に、例えば２行目の負極性期間では、表示データの階調値に応じて、共通信号電圧Ｖｃｏｍのよりも低電位となるような階調信号電圧が階調選択部４３によって選択される。
【００４９】
抵抗負荷４２ａ、抵抗負荷４２ｂは、コントローラによるレジスタ設定に従って抵抗値が行毎のΔＶの大きさに応じた値に変更、設定され、γ抵抗負荷４１に印加される電圧範囲を行毎のΔＶの大きさに応じた所定量だけシフトさせる。つまり、ある基準とするΔＶに対して大きいΔＶを有する行については、抵抗負荷４２ａの抵抗値を、基準のΔＶに対して設定される基準の抵抗値より小さくし、抵抗負荷４２ｂの抵抗値を、基準のΔＶに対して設定される基準の抵抗値より大きくすることによって、γ抵抗負荷４１に印加される電圧範囲を、基準のΔＶに対して設定される電圧範囲に対して所定量だけ高電圧側にシフトさせる。また、基準のΔＶに対して小さいΔＶを有する行については、正極性期間においては、電圧ＶＧＭＨに接続される抵抗負荷４２ａの抵抗値を、基準の抵抗値より大きくし、電圧ＶＧＭＬに接続される抵抗負荷４２ｂの抵抗値を、基準の抵抗値より小さくすることによって、γ抵抗負荷４１に印加される電圧範囲を、基準のΔＶに対して設定される電圧範囲に対して所定量だけ低電圧側にシフトさせる。これにより、階調信号電圧を基準のΔＶに対して設定される値に対して、ΔＶの大きさに応じ電圧だけ高電圧側又は低電圧側にシフトさせる。これにより、図７で示したような波形のＶｓｉｇ（ｉｎｐｕｔ）を得ることができ、単一階調の表示を行う場合に、ΔＶの大きさが異なっていても、画素電極１２に一定の電圧Ｖｓｉｇ（ＬＣＤ）が供給されるようにすることができる。
【００５０】
階調選択部４３は、γ抵抗負荷４１において生成された複数の階調信号電圧の中から、表示データの階調レベルに対応する階調信号電圧を選択してソース出力アンプ４４に出力する。ソース出力アンプ４４は、階調選択部４３からの階調信号電圧をその駆動能力に従って増幅して対応する表示画素の画素電極１２に出力する。
【００５１】
なお、上記においては、抵抗負荷４２ａ、４２ｂの抵抗値をΔＶの大きさに応じて行毎に設定するとしたが、例えば、抵抗負荷４２ａ、４２ｂの抵抗値を表示パネル１０の領域Ａ、Ｂ、Ｃ、Ｄ毎に設定するようにしてもよい。
【００５２】
また、上記においては、ライン反転駆動を行う場合に、階調選択部４３によって選択する階調信号電圧を１行毎に反転する構成としたが、抵抗負荷４２ａ、４２ｂを介してγ抵抗負荷４１に印加される電位ＶＧＭＨ、ＶＧＭＬを１行毎に反転させ、階調選択部４３により選択する階調信号電圧を反転させない構成としてもよい。
【００５３】
以上説明したように、第２の実施形態によれば、各行のΔＶの大きさに応じてソースドライバから出力する階調信号電圧の大きさを補正することにより、ΔＶの差に起因する表示品位の低下を抑制して、表示品位の向上を図ることが可能である。
【００５４】
［第３の実施形態］
次に、本発明の第３の実施形態について説明する。上述の第２の実施形態では、行毎のΔＶの差を考慮して、ソースドライバから出力する階調信号電圧の大きさを補正するようにしたが、表示画素に印加される電圧ＶＬＣＤは階調信号電圧と共通信号電圧との電位差であるので、共通信号電圧の大きさを補正することによっても第２の実施形態と同様にして表示画素に印加される電圧ＶＬＣＤを制御することができる。
【００５５】
図９は、第３の実施形態における共通信号出力回路の要部構成を示す回路図である。ここで、図９に示す共通信号出力回路は、デジタルアナログコンバータ（ＤＡＣ）５１ａ、５２ｂと、共通信号出力アンプ５２ａ、５２ｂと、極性切り替えスイッチ５３とから構成されている。
【００５６】
ＤＡＣ５１ａは、コントローラによるレジスタ設定に従った大きさを有し、正極性期間において、階調信号電圧よりも低電位となる共通信号電圧を生成する。共通信号出力アンプ５２ａはＤＡＣ５１ａからの共通信号電圧をその駆動能力に従って増幅して極性切り替えスイッチ５３に出力する。
【００５７】
ＤＡＣ５１ｂは、コントローラによるレジスタ設定に従った大きさを有し、負極性期間において、階調信号電圧よりも高電位となる共通信号電圧を生成する。共通信号出力アンプ５２ｂはＤＡＣ５１ｂからの共通信号電圧をその駆動能力に従って増幅して極性切り替えスイッチ５３に出力する。
【００５８】
ここで、ＤＡＣ５１ａ及びＤＡＣ５１ｂに対して設定する共通信号電圧の大きさは、行毎のΔＶの大きさに応じて設定される。即ち、正極性期間において、ある基準とするΔＶに対して大きいΔＶを有する行については、ＤＡＣ５１ａに対して設定する共通信号電圧の大きさを、基準のΔＶに対して設定される基準の共通信号電圧の大きさより小さくし、基準のΔＶに対して小さいΔＶを有する行については、ＤＡＣ５１ａに対して設定する共通信号電圧の大きさを、基準の共通信号電圧の大きさより大きくする。また、負極性期間において、基準のΔＶに対して大きいΔＶを有する行については、ＤＡＣ５１ｂに対して設定する共通信号電圧の大きさを、基準のΔＶに対して設定される基準の共通信号電圧の大きさより小さくし、基準のΔＶに対して小さいΔＶを有する行については、ＤＡＣ５１ｂに対して設定する共通信号電圧の大きさを、基準の共通信号電圧の大きさより小さくする。これにより、図７のＶｓｉｇ（ＬＣＤ）に示したように、単一階調の表示を行う場合に、ΔＶの大きさが異なっていても、画素電極１２に一定の電圧Ｖｓｉｇ（ＬＣＤ）が供給されるようにすることができる。
【００５９】
極性切り替えスイッチ５３は、図示しないコントローラからの極性制御信号に従って表示画素に出力する共通信号電圧の極性を切り替える。
【００６０】
なお、上記においては、共通信号電圧の大きさをΔＶの大きさに応じて行毎に設定するとしたが、例えば、共通信号電圧の大きさを表示パネル１０の領域Ａ、Ｂ、Ｃ、Ｄ毎に設定するようにしてもよい。
【００６１】
以上説明したように、第３の実施形態によれば、ΔＶの差を考慮して共通信号発生回路から出力する共通信号電圧の大きさを行毎に補正することにより、表示品位の向上を図ることが可能である。
【００６２】
以上実施形態に基づいて本発明を説明したが、本発明は上記した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００６３】
さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１の実施形態に係る表示駆動装置を適用した表示装置の構成を示す図である。
【図２】表示パネルに設けられる１つの表示画素の等価回路を示す図である。
【図３】ある１列の表示画素に実際にかかる電圧ＶＬＣＤについて示した図である。
【図４】第１の実施形態におけるゲートドライバの構成を示す回路図である。
【図５】ΔＶの差に応じて補正した走査信号電圧について示す図である。
【図６】第１の実施形態の変形例について示す図である。
【図７】第２の実施形態の手法の概念について説明するための図である。
【図８】第２の実施形態におけるソースドライバの構成を示す回路図である。
【図９】第３の実施形態における共通信号出力回路の構成を示す回路図である。
【符号の説明】
【００６５】
２１，２２…ドライバ、２１ａ，２２ａ…ソース配線、２１ｂ，２２ｂ…ゲート配線、２１ｃ，２２ｃ…ゲート配線、３１，４２ａ，４２ｂ…抵抗負荷、３２…選択スイッチ、３３…ゲート出力アンプ、４１…γ抵抗負荷、４３…階調選択部、４４…ソース出力アンプ、５１ａ，５２ｂ…デジタルアナログコンバータ（ＤＡＣ）、５２ａ，５２ｂ…共通信号出力アンプ、５３…極性切り替えスイッチ
【図１】
2008077005.tif 000003
【図２】
2008077005.tif 000004
【図３】
2008077005.tif 000005
【図４】
2008077005.tif 000006
【図５】
2008077005.tif 000007
【図６】
2008077005.tif 000008
【図７】
2008077005.tif 000009
【図８】
2008077005.tif 000010
【図９】
2008077005.tif 000011
【手続補正書】
【提出日】平成19年9月26日(2007.9.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項７
【補正方法】変更
【補正の内容】
【請求項７】
前記補正手段は、前記階調信号電圧の大きさを、前記表示パネルの行毎の前記電圧降下量に対応した電圧だけ高電圧側に補正することを特徴とする請求項６に記載の表示駆動装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
請求項７に記載の発明は、請求項６に記載の表示駆動装置において、前記補正手段は、前記階調信号電圧の大きさを、前記表示パネルの行毎の前記電圧降下量に対応した電圧だけ高電圧側に補正することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
図７は、第２の実施形態の手法の概念について説明するための図である。ここで、図７に示すＶｓｉｇ（ｉｎｐｕｔ）はソースドライバの一つの出力端子から出力される階調信号電圧の行毎の変化を示す波形であり、Ｖｓｉｇ（ＶＬＣＤ）は、実際に画素電極１２に供給される電圧の波形であり、Ｖｃｏｍは対向電極１３に入力される共通信号電圧の波形について示した図である。ここで、図７は、領域Ａと領域Ｂの境界近傍の行について示している。また、図７においても単一階調の表示を行う場合の例を示している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
図７では、最初の３ラインの期間が領域Ａに対応し、それ以後が領域Ｂに対応している。ここで、領域ＡにおけるΔＶをΔＶ１、領域ＢにおけるΔＶをΔＶ２とすると、画素電極１２に大きさが一定のＶｓｉｇ（ＶＬＣＤ）が供給されるようにするには、領域Ａの期間ではＶｓｉｇ（ＶＬＣＤ）よりもΔＶ１だけ高い階調信号電圧Ｖｓｉｇ（ｉｎｐｕｔ）を供給するようにし、領域Ｂの期間ではＶｓｉｇ（ＶＬＣＤ）よりもΔＶ２だけ高い階調信号電圧Ｖｓｉｇ（ｉｎｐｕｔ）を供給するようにすれば良い。これにより、各表示画素にはＶｓｉｇ（ＶＬＣＤ）と共通信号電圧Ｖｃｏｍとの電位差であり、一定の大きさを有する電圧ＶＬＣＤが常に印加され、表示品位を向上させることが可能である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
抵抗負荷４２ａ、抵抗負荷４２ｂは、コントローラによるレジスタ設定に従って抵抗値が行毎のΔＶの大きさに応じた値に変更、設定され、γ抵抗負荷４１に印加される電圧範囲を行毎のΔＶの大きさに応じた所定量だけシフトさせる。つまり、ある基準とするΔＶに対して大きいΔＶを有する行については、抵抗負荷４２ａの抵抗値を、基準のΔＶに対して設定される基準の抵抗値より小さくし、抵抗負荷４２ｂの抵抗値を、基準のΔＶに対して設定される基準の抵抗値より大きくすることによって、γ抵抗負荷４１に印加される電圧範囲を、基準のΔＶに対して設定される電圧範囲に対して所定量だけ高電圧側にシフトさせる。また、基準のΔＶに対して小さいΔＶを有する行については、正極性期間においては、電圧ＶＧＭＨに接続される抵抗負荷４２ａの抵抗値を、基準の抵抗値より大きくし、電圧ＶＧＭＬに接続される抵抗負荷４２ｂの抵抗値を、基準の抵抗値より小さくすることによって、γ抵抗負荷４１に印加される電圧範囲を、基準のΔＶに対して設定される電圧範囲に対して所定量だけ低電圧側にシフトさせる。これにより、階調信号電圧を基準のΔＶに対して設定される値に対して、ΔＶの大きさに応じ電圧だけ高電圧側又は低電圧側にシフトさせる。これにより、図７で示したような波形のＶｓｉｇ（ｉｎｐｕｔ）を得ることができ、単一階調の表示を行う場合に、ΔＶの大きさが異なっていても、画素電極１２に一定の電圧Ｖｓｉｇ（ＶＬＣＤ）が供給されるようにすることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
ここで、ＤＡＣ５１ａ及びＤＡＣ５１ｂに対して設定する共通信号電圧の大きさは、行毎のΔＶの大きさに応じて設定される。即ち、正極性期間において、ある基準とするΔＶに対して大きいΔＶを有する行については、ＤＡＣ５１ａに対して設定する共通信号電圧の大きさを、基準のΔＶに対して設定される基準の共通信号電圧の大きさより小さくし、基準のΔＶに対して小さいΔＶを有する行については、ＤＡＣ５１ａに対して設定する共通信号電圧の大きさを、基準の共通信号電圧の大きさより大きくする。また、負極性期間において、基準のΔＶに対して大きいΔＶを有する行については、ＤＡＣ５１ｂに対して設定する共通信号電圧の大きさを、基準のΔＶに対して設定される基準の共通信号電圧の大きさより小さくし、基準のΔＶに対して小さいΔＶを有する行については、ＤＡＣ５１ｂに対して設定する共通信号電圧の大きさを、基準の共通信号電圧の大きさより大きくする。これにより、図７のＶｓｉｇ（ＶＬＣＤ）に示したように、単一階調の表示を行う場合に、ΔＶの大きさが異なっていても、画素電極１２に一定の電圧Ｖｓｉｇ（ＶＬＣＤ）が供給されるようにすることができる。
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2008077005.tif 000012