(57)【要約】【課題】駆動用トランジスタの閾電圧のばらつきを確実に補正できる表示装置を提供する。【解決手段】スキャナ１０４は、信号電位のサンプリングに先行する複数の水平周期で閾電圧補正動作を繰り返し行って確実に駆動用トランジスタ３Ｂの閾電圧に相当する電圧を保持容量３Ｃに保持する。各信号線ＤＴＬには夫々一対のスイッチが配されており、一方のスイッチＨＳＷは信号線ＤＴＬに信号電位を供給するためのものであり、他方のスイッチＰＳＷは基準電位を供給する共通配線１０９を信号線ＤＴＬに接続するためのものである。信号セレクタ１０３は、線順次走査に合わせ各水平周期内で一対のスイッチＨＳＷ，ＰＳＷを開閉制御し、信号電位と基準電位とを切り換えて列状の信号線ＤＴＬに供給する。【選択図】図２
2008122632.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された給電線とを備え、
前記駆動部は、各走査線に水平周期で順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各給電線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、
該線順次走査に合わせ各水平周期内で映像信号となる信号電位と基準電位とを切り換えて列状の信号線に供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、
前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された信号電位をサンプリングして該保持容量に保持し、
前記駆動用トランジスタは、第１電位にある該給電線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流し、
前記主スキャナは、該給電線が第１電位にあり且つ該信号線が基準電位にある時間帯で該サンプリング用トランジスタを導通させる制御信号を出力して、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持するための閾電圧補正動作を行い、
前記主スキャナは、信号電位のサンプリングに先行する複数の水平周期で該閾電圧補正動作を繰り返し行って確実に該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持し、
各信号線には夫々一対のスイッチが配されており、一方のスイッチは信号線に信号電位を供給するためのものであり、他方のスイッチは基準電位を供給する共通配線を信号線に接続するためのものであり、
前記信号セレクタは、該線順次走査に合わせ各水平周期内で一対のスイッチを開閉制御し、信号電位と基準電位とを切り換えて列状の信号線に供給することを特徴とする表示装置。
【請求項２】
前記画素アレイ部は、一枚のパネル上に形成されており、
前記スイッチ及びこれを開閉制御する信号セレクタも同一のパネル上に配されていることを特徴とする請求項１記載の表示装置。  
【請求項３】
前記主スキャナは、該閾電圧補正動作に先立って、該給電線が第２電位にあり且つ該信号線が基準電位にある時間帯で、制御信号を出力して該サンプリング用トランジスタを導通させ、以って該駆動用トランジスタのゲートを該基準電位にセットし且つソースを第２電位にセットすることを特徴とする請求項１記載の表示装置。
【請求項４】
前記主スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを導通状態にするため、該時間帯よりパルス幅の短い該制御信号を該走査線に出力し、以って前記保持容量に信号電位を保持すると同時に該駆動用トランジスタの移動度に対する補正を信号電位に加えることを特徴とする請求項１記載の表示装置。
【請求項５】
前記主スキャナは、該保持容量に信号電位が保持された時点で、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持することを特徴とする請求項１記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動により発光素子を駆動するトランジスタの閾電圧や移動度がばらついてしまう。また、有機ＥＬデバイスの特性が経時的に変動する。この様な駆動用トランジスタの特性ばらつきや有機ＥＬデバイスの特性変動は、発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したトランジスタや有機ＥＬデバイスの特性変動を補正する必要がある。従来からかかる補正機能を画素毎に備えた表示装置が提案されている。しかしながら、従来の補正機能を備えた画素回路は、補正用の電位を供給する配線と、スイッチング用のトランジスタと、スイッチング用のパルスが必要であり、画素回路の構成が複雑である。画素回路の構成要素が多いことから、ディスプレイの高精細化の妨げとなっていた。
【課題を解決するための手段】
【０００５】
上述した従来の技術の課題に鑑み、本発明は画素回路の簡素化によりディスプレイの高精細化を可能にする表示装置を提供することを一般的な目的とする。特に、駆動用トランジスタの閾電圧のばらつきを確実に補正できる表示装置を提供することを目的とする。この中でも特に、信号線の信号電位と基準電位との間で正確に切換えることが可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された給電線とを備え、前記駆動部は、各走査線に水平周期で順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各給電線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、該線順次走査に合わせ各水平周期内で映像信号となる信号電位と基準電位とを切り換えて列状の信号線に供給する信号セレクタとを備え、前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された信号電位をサンプリングして該保持容量に保持し、前記駆動用トランジスタは、第１電位にある該給電線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流し、前記主スキャナは、該給電線が第１電位にあり且つ該信号線が基準電位にある時間帯で該サンプリング用トランジスタを導通させる制御信号を出力して、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持するための閾電圧補正動作を行い、前記主スキャナは、信号電位のサンプリングに先行する複数の水平周期で該閾電圧補正動作を繰り返し行って確実に該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持し、各信号線には夫々一対のスイッチが配されており、一方のスイッチは信号線に信号電位を供給するためのものであり、他方のスイッチは基準電位を供給する共通配線を信号線に接続するためのものであり、前記信号セレクタは、該線順次走査に合わせ各水平周期内で一対のスイッチを開閉制御し、信号電位と基準電位とを切り換えて列状の信号線に供給することを特徴とする。
【０００６】
一態様によると、前記画素アレイ部は、一枚のパネル上に形成されており、前記スイッチ及びこれを開閉制御する信号セレクタも同一のパネル上に配されている。また前記主スキャナは、該閾電圧補正動作に先立って、該給電線が第２電位にあり且つ該信号線が基準電位にある時間帯で、制御信号を出力して該サンプリング用トランジスタを導通させ、以って該駆動用トランジスタのゲートを該基準電位にセットし且つソースを第２電位にセットする。また前記主スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを導通状態にするため、該時間帯よりパルス幅の短い該制御信号を該走査線に出力し、以って前記保持容量に信号電位を保持すると同時に該駆動用トランジスタの移動度に対する補正を信号電位に加える。また前記主スキャナは、該保持容量に信号電位が保持された時点で、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持する。
【発明の効果】
【０００７】
本発明によれば、有機ＥＬデバイスなどの発光素子を画素に用いたアクティブマトリクス型の表示装置において、各画素が少なくとも駆動用トランジスタの閾電圧補正機能を備えており、望ましくは駆動用トランジスタの移動度補正機能や有機ＥＬデバイスの経時変動補正機能（ブートストラップ動作）も備えており、高品位の画質を得ることが出来る。かかる補正機能を組み込むため、各画素に供給する電源電圧をスイッチングパルスとして使用する。電源電圧をスイッチングパルス化することで閾電圧補正用のスイッチングトランジスタやそのゲートを制御する走査線が不要になる。結果として、画素回路の構成素子数と配線本数が大幅に削減でき、画素エリアを縮小することが可能となり、ディスプレイの高精細化を達成できる。従来このような補正機能を備えた画素回路は構成素子数が多いためレイアウト面積が大きくなり、ディスプレイの高精細化には不向きであったが、本発明では電源電圧をスイッチングすることにより構成素子数と配線数を削減し、画素のレイアウト面積を小さくすることが可能である。これにより高品位且つ高精細なフラットディスプレイを提供することが出来る。
【０００８】
特に本発明では、信号電位のサンプリングに先行する複数の水平期間で閾電圧補正動作を繰り返し行って確実に駆動用トランジスタの閾電圧に相当する電圧を保持容量に保持しておく。本発明では駆動用トランジスタの閾電圧補正を数回に分けて行うことによりトータルの補正時間を十分に確保することが出来、確実に駆動用トランジスタの閾電圧に相当する電圧を予め保持容量に保持しておくことが出来る。この保持容量に保持された閾電圧相当分は、同じく保持容量にサンプリングされる信号電位に足し込まれ、これが駆動用トランジスタのゲートに印加される。サンプリングされた信号電位に足し込まれた閾電圧相当分は、丁度駆動用トランジスタの閾電圧とキャンセルするため、そのばらつきの影響を受けることなく信号電位に応じた駆動電流を発光素子に供給することが出来る。この為には、閾電圧に相当する電圧を確実に保持容量に保持しておくことが重要である。本発明では閾電圧相当分の電圧の書き込みを複数回に分けて繰り返し行うことで、書き込み時間を十分に確保している。かかる構成により、特に低階調における輝度ムラを抑制することが出来る。
【０００９】
上述した閾電圧補正動作を複数回に分けて繰り返し行うために、各信号線の電位を水平周期毎に信号電位と基準電位との間で切換える必要がある。この目的で本発明は、各信号線に一対のスイッチを配している。一方のスイッチは信号線に信号電位を供給するためのものであり、他方のスイッチは基準電位を供給する共通配線を信号線に接続するためのものである。本発明では、線順次走査に合わせて各水平周期内で一対のスイッチを開平制御し、信号電位と基準電位とを切換えて列状の信号線に供給している。スイッチの開閉制御で信号電位と基準電位を切換える構成であるため、信号線上の電位変化を精度良く行うことが出来る。これにより水平周期毎に信号電位と基準電位を切換えても、信号電位の劣化が少なくなり、表示品位を維持することが出来る。
【発明を実施するための最良の形態】
【００１０】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に、本表示装置１００は、画素アレイ部１０２とこれを駆動する駆動部（１０３，１０４，１０５）とからなる。画素アレイ部１０２は、行状の走査線ＷＳＬ１０１〜１０ｍと、列状の信号線ＤＴＬ１０１〜１０ｎと、両者が交差する部分に配された行列状の画素（ＰＸＬＣ）１０１と、各画素１０１の各行に対応して配された給電線ＤＳＬ１０１〜１０ｍとを備えている。駆動部（１０３，１０４，１０５）は各走査線ＷＳＬ１０１〜１０ｍに水平周期（１Ｈ）で順次制御信号を供給して画素１０１を行単位で線順次走査する主スキャナ（ライトスキャナＷＳＣＮ）１０４と、この線順次走査に合わせて各給電線ＤＳＬ１０１〜１０ｍに第１電位（高電位）と第２電位（低電位）で切換る電源電圧を供給する電源スキャナ（ＤＳＣＮ）１０５と、この線順次走査に合わせて各水平期間内（１Ｈ）で映像信号となる信号電位と基準電位とを切換えて列状の信号線ＤＴＬ１０１〜１０ｍに供給する信号セレクタ（水平セレクタＨＳＥＬ）１０３とを備えている。
【００１１】
本発明の特徴事項として、各信号線ＤＴＬにはそれぞれ一対のスイッチＨＳＷ，ＰＳＷが配されている。一方のスイッチＨＳＷは信号線ＤＴＬに映像信号Ｖｓｉｇの信号電位を供給するためのものである。他方のスイッチＰＳＷは基準電位Ｖｏを供給する共通配線１０９を信号線ＤＴＬに接続するためのものである。信号セレクタ１０３は、ライトスキャナ１０４側の線順次走査に合わせ各水平周期内で一対のスイッチＨＳＷ，ＰＳＷを交互に開閉制御し、映像信号Ｖｓｉｇの信号電位と基準電位Ｖｏとを切換えて列状の信号線ＤＴＬに供給している。
【００１２】
本実施形態では、画素アレイ部１０２は１枚のパネル上に形成されており、これがフラットパネル構造の表示装置１００を構成している。この場合、信号線ＤＴＬの本数と同じ個数のスイッチＨＳＷ，ＰＳＷや、これらを開閉制御する信号セレクタ１０３も、同一のパネル上に配されている。このため、パネルには外部から基準電位Ｖｏや映像信号Ｖｓｉｇを供給するための端子のみを設ければよく、信号線ＤＴＬの１本毎に外部回路と接続する必要がなくなる。基準電位Ｖｏを供給する電圧源や映像信号Ｖｓｉｇを供給する信号源は、駆動能力を高いものを外部的に使うことが出来る。パネルは基準電位Ｖｏや映像信号Ｖｓｉｇの信号電位をスイッチで切換えて各信号線ＤＴＬに供給する構成であるため、信号線電位や基準電位の劣化がなく、画像品位を損なうことがない。なお本実施形態は、信号セレクタ１０３に加え、ライトスキャナ１０４や電源スキャナ１０５も同一のパネル上に形成されている。
【００１３】
信号セレクタ１０３は基本的に、外部から供給される映像信号Ｖｓｉｇを水平周期毎にサンプルホールドし、１行分ずつ順に出力していく。この様に信号セレクタ１０３は線順次動作で信号電位を各信号線ＤＴＬに供給していく。但し本発明はこれに限られるものではなく、信号セレクタ１０３に代えて点順次方式の信号ドライバを用いても良い。本実施形態の場合、信号セレクタ１０３は線順次走査に合わせて各スイッチＨＳＷ，ＰＳＷの開閉走査も同時に行っている。
【００１４】
図２は、図１に示した表示装置１００に含まれる画素１０１の具体的な構成及び結線関係を示す回路図である。図示する様に、この画素１０１は、有機ＥＬデバイスなどで代表される発光素子３Ｄと、サンプリング用トランジスタ３Ａと、駆動用トランジスタ３Ｂと、保持容量３Ｃとを含む。サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１０１に接続し、そのソース及びドレインの一方が対応する信号線ＤＴＬ１０１に接続し、他方が駆動用トランジスタ３Ｂのゲートｇに接続する。駆動用トランジスタ３Ｂは、そのソースｓ及びドレインｄの一方が発光素子３Ｄに接続し、他方が対応する給電線ＤＳＬ１０１に接続している。本実施形態では、駆動用トランジスタ３Ｂのドレインｄが給電線ＤＳＬ１０１に接続する一方、ソースｓが発光素子３Ｄのアノードに接続している。発光素子３Ｄのカソードは接地配線３Ｈに接続している。なおこの接地配線３Ｈは全ての画素１０１に対して共通に配線されている。保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇの間に接続している。
【００１５】
かかる構成において、サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０１から供給された制御信号に応じて導通し、信号線ＤＴＬ１０１から供給された信号電位Ｖｉｎをサンプリングして保持容量３Ｃに保持する。駆動用トランジスタ３Ｂは、第１電位にある給電線ＤＳＬ１０１から電流の供給を受け保持容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。主スキャナ１０４は、給電線ＤＳＬ１０１が第１電位にあり且つ信号線ＤＴＬ１０１が基準電位Ｖｏにある時間帯でサンプリング用トランジスタ３Ａを導通させる制御信号を出力して、駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧を保持容量３Ｃに保持するための閾電圧補正動作を行う。本発明の特徴事項として、この主スキャナ１０４は、信号電位のサンプリングに先行する複数の水平期間で閾電圧補正動作を繰り返し行って確実に駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持する。この様に本発明は閾電圧補正動作を複数回行うことで、十分に長い書き込み時間を確保し、以って駆動用トランジスタの閾電圧に相当する電圧を確実に保持容量３Ｃに予め保持することが出来る。この保持された閾電圧相当分は駆動用トランジスタの閾電圧のキャンセルに用いられる。したがって画素毎に駆動用トランジスタの閾電圧がばらついていても、画素毎に完全にキャンセルされるため、画像のユニフォーミティが高まる。特に信号電位が低階調の時に現れがちな輝度ムラを防ぐことが出来る。
【００１６】
閾電圧補正動作を複数回繰り返して行うためには、信号線ＤＴＬ１０１に対して１水平周期ごと基準電位Ｖｏと信号電位Ｖｉｎを切換えて供給する必要がある。このために、信号線ＤＴＬ１０１には一対のスイッチＨＳＷ１０１，ＰＳＷ１０１が配されている。一方のスイッチＨＳＷ１０１は信号線ＤＴＬ１０１に信号電位Ｖｉｎを供給するためのものである。他方のスイッチＰＳＷ１０１は基準電位Ｖｏを供給する共通配線１０９を信号線ＤＴＬ１０１に接続するためのものである。信号セレクタ１０３は、ライトスキャナ１０４側の線順次走査に合わせて各水平周期内で一対のスイッチＨＳＷ１０１，ＰＳＷ１０１を排他的に開閉制御し、信号電位Ｖｉｎと基準電位Ｖｏとを切換えて信号線ＤＴＬ１０１に供給する。これにより画素回路１０１は複数の水平周期で閾電圧補正動作を繰り返し実行することが出来る。
【００１７】
好ましくは主スキャナ１０４は、上述した閾電圧補正動作に先立って、給電線ＤＳＬ１０１が第２電位にあり且つ信号線ＤＳＴＬ１０１が基準電位にある時間帯で、制御信号を出力してサンプリング用トランジスタ３Ａを導通させ、以って駆動用トランジスタ３Ｂのゲートｇを基準電位にセットし且つソースｓを第２電位にセットする。この様なゲート電位及びソース電位のリセット動作により、後続する閾電圧補正動作を確実に行うことが可能になる。
【００１８】
図２に示した画素１０１は上述した閾電圧補正機能に加え、移動度補正機能を備えている。即ち主スキャナ１０４は、信号線ＤＴＬ１０１が信号電位にある時間帯にサンプリング用トランジスタ３Ａを導通状態にするため、上述の時間帯よりパルス幅の短い制御信号を走査線ＷＳＬ１０１に出力し、以って保持容量３Ｃに信号電位を保持する際、同時に駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位に加える。
【００１９】
図２に示した画素回路１０１はさらにブートストラップ機能も備えている。即ち主スキャナ（ＷＳＣＮ）１０４は、保持容量３Ｃに信号電位が保持された段階で走査線ＷＳＬ１０１に対する制御信号の印加を解除し、サンプリング用トランジスタ３Ａを非導通状態にして駆動用トランジスタ３Ｂのゲートｇを信号線ＤＴＬ１０１から電気的に切り離し、以って駆動用トランジスタ３Ｂのソース電位（Ｖｓ）の変動にゲート電位（Ｖｇ）が連動しゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持することが出来る。
【００２０】
図３は、図２に示した信号セレクタ１０３の動作説明に供するタイミングチャートである。このタイミングチャートは、時間軸を合わせて走査線ＷＳＬ１０１の電位変化、給電線ＤＳＬ１０１の電位変化、信号線ＤＴＬ１０１の電位変化を示している。さらに信号電位側の制御スイッチＨＳＷ１０１と基準電位側の制御スイッチＰＳＷ１０１のオンオフ動作も時間軸を併せて表してある。図から明らかなように、一対のスイッチＨＳＷ１０１，ＰＳＷ１０１は各水平周期内で交互にオンオフを繰り返ししている。その結果、映像信号線ＤＴＬ１０１の電位は、１水平周期毎に信号電位Ｖｉｎと基準電位Ｖｏとが切換る波形となっている。図示の例では、前フィールドの発光期間が終了した後、次のフィールドに入って３回閾電圧補正動作を繰り返し行った後、サンプリング動作及び移動度補正動作を行いその後発光期間に進んでいる。最初の水平周期で信号線ＤＴＬ１０１が基準電位にあるとき１回目の閾電圧補正動作を行う。次の水平周期でも再び信号線ＤＴＬ１０１が基準電位Ｖｏにあるとき２回目の閾電圧補正動作を行う。次の水平周期でも繰り返し閾電圧補正動作を行っている。この様に３回の水平周期に続けて閾電圧補正動作を繰り返し行うことで、確実に駆動用トランジスタの閾電圧Ｖｔｈ相当の電位を保持容量に書き込んでおくことが出来る。その間、映像信号線ＤＴＬに印加される電位は、一対の制御スイッチＨＳＷ１０１，ＰＳＷ１０１の排他的なオンオフ動作により、１水平周期単位で基準電位Ｖｏと信号電位Ｖｉｎが交互に切換っている。
【００２１】
図４Ａは、図２に示した画素１０１の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線（ＷＳＬ１０１）の電位変化、給電線（ＤＳＬ１０１）の電位変化及び信号線（ＤＴＬ１０１）の電位変化を表してある。またこれらの電位変化と並行に、駆動用トランジスタ３Ｂのゲート電位（Ｖｇ）及びソース電位（Ｖｓ）の変化も表してある。
【００２２】
このタイミングチャートは、画素１０１の動作の遷移に合わせて期間を（Ｂ）〜（Ｌ）の用に便宜的に区切ってある。発光期間（Ｂ）では発光素子３Ｄが発光状態にある。この後線順次走査の新しいフィールドに入ってまず最初の期間（Ｃ）で給電線ＤＳＬ１０１が高電位（Ｖｃｃ＿Ｈ）から低電位（Ｖｃｃ＿Ｌ）に切換えられる。続いて準備期間（Ｄ）で駆動用トランジスタ３Ｂのゲート電位Ｖｇが基準電位Ｖｏにリセットされ且つソース電位Ｖｓが給電線ＤＴＬ１０１の低電位Ｖｃｃ＿Ｌにリセットされる。続いて１回目の閾値補正期間（Ｅ）で最初の閾電圧補正動作が行われる。一回だけでは時間幅が短いため、保持容量３Ｃに書き込まれる電圧はＶｘ１で駆動用トランジスタ３Ｂの閾電圧Ｖｔｈには達しない。
【００２３】
続いて経過期間（Ｆ）の後、次の１水平期間（１Ｈ）で２回目の閾電圧補正期間（Ｇ）に進む。ここで２回目の閾電圧補正動作が行われ、保持容量３Ｃに書き込まれた電圧Ｖｘ２はＶｔｈに近づく。更に経過期間（Ｈ）の後次の１水平期間（１Ｈ）で３回目の閾電圧補正期間（Ｉ）に入り、３回目の閾電圧補正動作を行う。これにより保持容量３Ｃに書き込まれた電圧は駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに到達する。
【００２４】
この最後の１水平期間の後半で映像信号線ＤＴＬ１０１が基準電位Ｖｏから信号電位Ｖｉｎに持ち上がる。ここでは期間（Ｊ）を経た後サンプリング期間／移動度補正期間（Ｋ）で、映像信号の信号電位ＶｉｎがＶｔｈに足し込まれる形で保持容量３Ｃに書き込まれると共に、移動度補正用の電圧ΔＶが保持容量３Ｃに保持された電圧から差し引かれる。この後発光期間（Ｌ）に進み、信号電圧Ｖｉｎに応じた輝度で発光素子が発光する。その際信号電圧Ｖｉｎは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子３Ｄの発光輝度は駆動用トランジスタ３Ｂの閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることが無い。なお発光期間（Ｌ）の最初でブートストラップ動作が行われ、駆動用トランジスタ３Ｂのゲート／ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶを一定に維持したまま、駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。
【００２５】
図４Ａに示した実施形態は、閾電圧補正動作を３回繰り返した場合であり、期間（Ｅ）、（Ｇ）及び（Ｉ）でそれぞれ閾電圧補正動作を行っている。これらの期間（Ｅ）、（Ｇ）及び（Ｉ）は各水平期間（１Ｈ）の前半の時間帯に属し、信号線ＤＴＬ１０１が基準電位Ｖｏにある。この期間に走査線ＷＳＬ１０１をハイレベルに切換え、サンプリング用トランジスタ３Ａをオン状態とする。これにより駆動用トランジスタ３Ｂのゲート電位Ｖｇは基準電位Ｖｏになる。この期間に駆動用トランジスタ３Ｂの閾電圧補正動作を行う。各水平期間（１Ｈ）の後半部分は他の行の画素に対する信号電位のサンプリング期間となっている。したがってこの期間（Ｆ）及び（Ｈ）は走査線ＷＳＬ１０１をローレベルに切換え、サンプリング用トランジスタ３Ａをオフ状態にする。この様な動作を繰り返すことにより、駆動用トランジスタ３Ｂのゲート／ソース間電圧Ｖｇｓは、やがて駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに達する。閾電圧補正動作の繰り返し回数は画素の回路構成などに合わせて最適に設定し、以って閾電圧補正動作を確実に行うようにしている。これにより黒レベルの低階調から白レベルの高階調までどの階調でも良好な画質を得ることが出来る。
【００２６】
引き続き図４Ｂ〜図４Ｌを参照して、図２に示した画素１０１の動作を詳細に説明する。なお、図４Ｂ〜図４Ｌの図番は、図４Ａに示したタイミングチャートの各期間（Ｂ）〜（Ｌ）にそれぞれ対応している。理解を容易にするため、図４Ｂ〜図４Ｌは、説明の都合上発光素子３Ｄの容量成分を容量素子３Ｉとして図示してある。まず図４Ｂに示すように発光期間（Ｂ）では、電源供給線ＤＳＬ１０１が高電位Ｖｃｃ＿Ｈ（第１電位）にあり、駆動用トランジスタ３Ｂが駆動電流Ｉｄｓを発光素子３Ｄに供給している。図示する様に、駆動電流Ｉｄｓは高電位Ｖｃｃ＿Ｈにある電源供給線ＤＳＬ１０１から駆動用トランジスタ３Ｂを介して発光素子３Ｄを通り、共通接地配線３Ｈに流れ込んでいる。
【００２７】
続いて期間（Ｃ）に入ると図４Ｃに示すように、電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換える。これにより電源供給線ＤＳＬ１０１はＶｃｃ＿Ｌまで放電され、さらに駆動用トランジスタ３Ｂのソース電位ＶｓはＶｃｃ＿Ｌに近い電位まで遷移する。電源供給線ＤＳＬ１０１の配線容量が大きい場合は比較的早いタイミングで電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換えると良い。この期間（Ｃ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
【００２８】
次に期間（Ｄ）に進むと図４Ｄに示すように、走査線ＷＳＬ１０１を低レベルから高レベルに切換えることで、サンプリング用トランジスタ３Ａが導通状態になる。このとき映像信号線ＤＴＬ１０１は基準電位Ｖｏにある。よって駆動用トランジスタ３Ｂのゲート電位Ｖｇは導通したサンプリング用トランジスタ３Ａを通じて映像信号線ＤＴＬ１０１の基準電位Ｖｏとなる。これと同時に駆動用トランジスタ３Ｂのソース電位Ｖｓは即座に低電位Ｖｃｃ＿Ｌに固定される。以上により駆動用トランジスタ３Ｂのソース電位Ｖｓが映像信号線ＤＴＬの基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌに初期化（リセット）される。具体的には駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動用トランジスタ３Ｂの閾電圧Ｖｔｈより大きくなるように、電源供給線ＤＳＬ１０１の低電位Ｖｃｃ＿Ｌ（第２電位）を設定する。
【００２９】
次に１回目の閾値補正期間（Ｅ）に進むと図４Ｅに示すように、電源供給線ＤＳＬ１０１の電位が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに遷移し、駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇を開始する。この期間（Ｅ）はソース電位ＶｓがＶｃｃ＿ＬからＶｘ１になった時点で終わってしまう。その為１回目の閾値補正期間（Ｅ）ではＶｘ１が保持容量３Ｃに書き込まれる。
【００３０】
続いてこの水平周期（１Ｈ）の後半期間（Ｆ）になると図４Ｆに示すように、映像信号線が信号電位Ｖｉｎに変化する一方走査線ＷＳＬ１０１はローレベルになる。この期間（Ｆ）は他の行の画素に対する信号電位Ｖｉｎのサンプリング期間であり、当該画素のサンプリング用トランジスタ３Ａはオフ状態にする必要がある。
【００３１】
次の１水平周期（１Ｈ）の前半になると再び閾値補正期間（Ｇ）になり、図４Ｇに示すように２回目の閾電圧補正動作を行う。１回目と同様に映像信号線ＤＴＬ１０１は基準電位Ｖｏとなり走査線ＶｓＬ１０１がハイレベルとなってサンプリング用トランジスタ３Ａがオンになる。この動作により保持容量３Ｃに対する電位書き込みが進み、Ｖｘ２まで達する。
【００３２】
この水平周期（１Ｈ）の後半期間（Ｈ）になると図４Ｈに示すように、他の行の画素に対する信号電位のサンプリングを行うため、当該行の走査線ＷＳＬ１０１はローレベルとなり、サンプリング用トランジスタ３Ａがオフする。
【００３３】
次に３回目の閾値補正期間（Ｉ）に進むと、図４Ｉに示すように、再び走査線ＷＳＬ１０１がハイレベルに切換ってサンプリング用トランジスタ３Ａがオンし、駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇を開始する。そして駆動用トランジスタ３Ｂのゲート／ソース間電圧Ｖｇｓが丁度閾電圧Ｖｔｈとなった所で電流がカットオフする。このようにして駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧が保持容量３Ｃに書き込まれる。なお３回の閾値補正期間（Ｅ），（Ｇ）及び（Ｉ）ではいずれも駆動電流が専ら保持容量３Ｃ側に流れ、発光素子３Ｄ側には流れないようにするため、発光素子３Ｄがカットオフとなるように共通接地配線３Ｈの電位を設定しておく。
【００３４】
続いて期間（Ｊ）に進むと図４Ｊに示すように、映像信号線ＤＴＬ１０１の電位が基準電位Ｖｏからサンプリング電位（信号電位）Ｖｉｎに遷移する。これにより、次のサンプリング動作及び移動度補正動作の準備が完了する。
【００３５】
サンプリング期間／移動度補正期間（Ｋ）に入ると、図４Ｋに示すように、走査線ＷＳＬ１０１が高電位側に遷移してサンプリング用トランジスタ３Ａがオン状態となる。したがって駆動用トランジスタ３Ｂのゲート電位Ｖｇは信号電位Ｖｉｎとなる。ここで発光素子３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため、駆動用トランジスタ３Ｂのドレイン／ソース間電流Ｉｄｓは発光素子容量３Ｉに流れ込み、充電を開始する。したがって駆動用トランジスタ３Ｂのソース電位Ｖｓは上昇を開始し、やがて駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。このようにして、信号電位Ｖｉｎのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｉｎが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Ｖｉｎを一定とした場合、駆動用トランジスタ３Ｂの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが出来る。
【００３６】
最後に発光期間（Ｌ）になると、図４Ｌに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａはオフ状態となる。これにより駆動用トランジスタ３Ｂのゲートｇは信号線ＤＴＬ１０１から切り離される。同時にドレイン電流Ｉｄｓが発光素子３Ｄを流れ始める。これにより発光素子３Ｄのアノード電位は駆動電流Ｉｄｓに応じてＶｅｌ上昇する。発光素子３Ｄのアノード電位の上昇は、即ち駆動用トランジスタ３Ｂのソース電位Ｖｓの上昇に他ならない。駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇すると、保持容量３Ｃのブートストラップ動作により、駆動用トランジスタ３Ｂのゲート電位Ｖｇも連動して上昇する。ゲート電位Ｖｇの上昇量Ｖｅｌはソース電位Ｖｓの上昇量Ｖｅｌに等しくなる。故に、発光期間中駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。
【００３７】
以上の説明から明らかなように、本発明にかかる表示装置は各画素が閾電圧補正機能及び移動度補正機能を備えている。図５は、かかる補正機能を備えた画素に含まれる駆動用トランジスタの電流／電圧特性を示すグラフである。このグラフは横軸に信号電位Ｖｉｎを取り、縦軸に駆動電流Ｉｄｓを取ってある。異なる画素Ａ及びＢについてそれぞれＶｉｎ／Ｉｄｓ特性をグラフ化している。画素Ａは閾電圧Ｖｔｈが比較的低く移動度μが比較的大きいもので、画素Ｂは逆に閾電圧Ｖｔｈが比較的高く移動度μが比較的小さいものである。
【００３８】
グラフ（１）は、閾値補正及び移動度補正共に行わなかった場合である。このときには画素Ａ及び画素Ｂで閾電圧Ｖｔｈ及び移動度μの補正がまったく行われないため、Ｖｔｈやμの違いでＶｉｎ／Ｉｄｓ特性に大きな違いが出てしまう。したがって同じ信号電位Ｖｉｎを与えても、駆動電流Ｉｄｓ即ち発光輝度が異なってしまい、画面のユニフォーミティが得られない。
【００３９】
グラフ（２）は閾値補正をかける一方移動度補正は行わない場合である。このとき画素Ａと画素ＢでＶｔｈの違いはキャンセルされる。しかしながら移動度μの相違はそのまま現れている。したがってＶｉｎが高い領域（即ち輝度が高い領域）で、移動度μの違いが顕著に現れ、同じ階調でも輝度が違ってしまう。具体的には同じ階調（同じＶｉｎ）で、μの大きい画素Ａの輝度（駆動電流Ｉｄｓ）は高く、μの小さい画素Ｂの輝度は低くなっている。
【００４０】
グラフ（３）は閾値補正及び移動度補正共に行った場合であり、本発明に対応している。閾電圧Ｖｔｈ及び移動度μの相違は完全に補正され、その結果画素Ａと画素ＢのＶｉｎ／Ｉｄｓ特性は一致する。したがって全ての階調（Ｖｉｎ）で輝度（Ｉｄｓ）が同一レベルとなり、画面のユニフォーミティが顕著に改善される。
【００４１】
グラフ（４）は参考例を表しており、移動度補正はかけたものの、閾電圧の補正が不十分な場合である。換言すると閾電圧補正動作を複数回繰り返すのではなく、１回のみとした場合である。このときには閾電圧Ｖｔｈの差が除去されないため、画素Ａと画素Ｂでは低階調の領域で輝度（駆動電流Ｉｄｓ）に差が出てしまう。よって閾電圧の補正が不十分な場合は、低階調で輝度のムラが現れ画質を損なうことになる。
【００４２】
図６は、表示装置の参考例を示すブロック図である。理解を容易にするため、図１に示した本発明にかかる表示装置と対応する部分には対応する参照番号を付してある。異なる点は、画素アレイ部１０２の信号線ＤＴＬに対する信号供給部の構成である。前述したように、画素回路１０１側で複数の水平周期に渡って繰り返し閾電圧補正動作を行うために、各信号線ＤＴＬに対して基準電位と信号電位が交互に切換るパルス信号を供給する必要がある。そこで図６の参考例は、各信号線ＤＴＬに対して１個ずつパルス信号源ＳＩＧを取り付けている。例えば第１のパルス信号源ＳＩＧ１０１が１列目の信号線ＤＴＬ１０１に接続されている。このパルス信号源ＳＩＧ１０１は基準電位と信号電位の二値が交互に繰り返すパルス信号を出力して対応する信号線ＤＴＬ１０１に供給している。かかる構成では、映像信号線ＤＴＬ一本について１つの信号源ＳＩＧが必要である。即ちパネル側は外部の信号源と接続するため、信号線ＤＴＬの本数と等しい数の接続用パッドが必要である。比較的パネルサイズの大きなテレビ用表示装置では、図６に示した構成も可能であるが、モバイル機器向けの小型表示装置では信号線ＤＴＬの本数と同じ数のパッドを設けることがスペース的に困難になってしまう。また多数の信号源ＳＩＧを組み込んだセット側の駆動回路も複雑になってしまう。
【００４３】
図７は、図６に示した表示装置の動作説明に供する模式図である。左側に一本の信号線ＤＴＬとこれに接続している１個のパルス信号源ＳＩＧを表してある。信号線ＤＴＬと各画素回路を接続する部分を、ノードａ，ｂ，ｃ，ｄ，ｅで表してある。各ノードには配線抵抗Ｒｐと配線容量Ｃｐが付加されている。図から明らかなように、信号源ＳＩＧから遠ざかるほど、配線抵抗Ｒｐ及び配線容量Ｃｐは蓄積されていき、その影響が大きくなる。即ち信号源ＳＩＧから出力されたパルス信号は、各ノードを通過する毎に配線抵抗や配線容量の影響を受けて劣化が進む。
【００４４】
図７の右側に各ノードａ，ｂ，ｃ，ｄ，ｅで観測されるパルス信号波形を表してある。信号源ＳＩＧに最も近いノードａでは、ほぼ矩形波の信号パルスが観測される。この信号パルスはノードが信号源ＳＩＧから遠ざかるほど劣化していき、その立上り及び立下りが鈍っていく。例えばノードｅで模式的に示したとおり、立上りが大きく鈍ると、信号線が基準電位Ｖｏから信号電位Ｖｉｎに達する前に、信号パルスが立下がってしまう。この様な現象が起こると、対応する画素の保持容量に所定の信号電位Ｖｉｎをサンプリングすることが出来ないため、画品位が劣化してしまう。これに対し本発明にかかる表示装置は各信号線に対応してパルス信号源を配置するのではなく、各信号線に取り付けたスイッチで信号電位と基準電位を選択するようにしている。これにより配線抵抗及び配線容量による劣化が防止でき、良好な画質の表示装置を得ることが可能になる。
【図面の簡単な説明】
【００４５】
【図１】本発明にかかる表示装置の全体構成を示すブロック図である。
【図２】図１に示した表示装置に含まれる画素回路の構成を示す回路図である。
【図３】図１に示した表示装置の動作説明に供するタイミングチャートである。
【図４Ａ】図２に示した実施形態の動作説明に供するタイミングチャートである。
【図４Ｂ】同じく動作説明に供する回路図である。
【図４Ｃ】同じく動作説明に供する回路図である。
【図４Ｄ】同じく動作説明に供する回路図である。
【図４Ｅ】同じく動作説明に供する回路図である。
【図４Ｆ】同じく動作説明に供する回路図である。
【図４Ｇ】同じく動作説明に供する回路図である。
【図４Ｈ】同じく動作説明に供する回路図である。
【図４Ｉ】同じく動作説明に供する回路図である。
【図４Ｊ】同じく動作説明に供する回路図である。
【図４Ｋ】同じく動作説明に供する回路図である。
【図４Ｌ】同じく動作説明に供する回路図である。
【図５】本発明にかかる表示装置の動作説明に供するグラフである。
【図６】参考例にかかる表示装置を示すブロック図である。
【図７】図６に示した表示装置の動作説明に供する模式図である。
【符号の説明】
【００４６】
１００…表示装置、１０１…画素、１０２…画素アレイ部、１０３…水平セレクタ、１０４…ライトスキャナ、１０５…電源スキャナ、１０９…共通配線、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量、３Ｄ…発光素子、ＨＳＷ…スイッチ、ＰＳＷ…スイッチ
【図１】
2008122632.tif 000003
【図２】
2008122632.tif 000004
【図３】
2008122632.tif 000005
【図４Ａ】
2008122632.tif 000006
【図４Ｂ】
2008122632.tif 000007
【図４Ｃ】
2008122632.tif 000008
【図４Ｄ】
2008122632.tif 000009
【図４Ｅ】
2008122632.tif 000010
【図４Ｆ】
2008122632.tif 000011
【図４Ｇ】
2008122632.tif 000012
【図４Ｈ】
2008122632.tif 000013
【図４Ｉ】
2008122632.tif 000014
【図４Ｊ】
2008122632.tif 000015
【図４Ｋ】
2008122632.tif 000016
【図４Ｌ】
2008122632.tif 000017
【図５】
2008122632.tif 000018
【図６】
2008122632.tif 000019
【図７】
2008122632.tif 000020