(57)【要約】【課題】配線を絶縁分離する絶縁膜のアスペクト比が大きくなると、配線の不良（配線抵抗の上昇や配線間の絶縁耐圧の低下）が発生するという問題があった。【解決手段】半導体装置１は、層間絶縁膜１０上に形成された低誘電率膜１４を含む絶縁膜１８と、絶縁膜１８に形成された配線溝２６内に形成された配線２４を有している。２本の配線２４は、長さＬを有している。２本の配線２４の間に挟まれ、かつ、２本の配線２４に接している部分の絶縁膜１８ａは、高さＨ、長さＬ、幅Ｗを有している。絶縁膜１８ａは、配線２４と接する側壁面を有しており、絶縁膜１８ａのアスペクト比Ｙと絶縁膜１８ａの側壁面の面積Ｘ［ｎｍ２］とが、Ｙ≦−２．９×１０−７・Ｘ+９．４９なる関係を満たすように設定されている。【選択図】    図１
2008218604.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられ、第１の方向に延在する第１の配線と、
前記半導体基板上に設けられるとともに、前記第１の配線と同じ層に設けられ、前記第１の方向に延在し、前記第１の配線と隣接する第２の配線と、
前記第１の配線と前記第２の配線と間に設けられ、前記第１の配線と前記第２の配線とを絶縁分離する絶縁膜と、
を有し、
前記絶縁膜の高さＨを前記絶縁膜の前記第１の方向に垂直な方向に沿った幅Ｗで割った値で定義される前記絶縁膜のアスペクト比Ｙと、前記第１の配線および第２の配線と接している部分の前記絶縁膜の側壁面積Ｘ［ｎｍ２］とが、
Ｙ≦−２．９×１０−７・Ｘ+９．４９
なる関係を有することを特徴とする半導体装置。
【請求項２】
前記第１の配線と前記第２の配線とは、最小間隔で隣接していることを特徴とする請求項１の半導体装置。
【請求項３】
前記第１の配線および前記第２の配線は、主成分が銅であることを特徴とする請求項１または２の半導体装置。
【請求項４】
前記第１の配線および前記第２の配線は、ダマシン構造配線であることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記絶縁膜は、低誘電率膜の上層に設けられた前記低誘電率膜より誘電率の高い第１の絶縁膜と、前記低誘電率膜の下層に設けられた前記低誘電率膜より誘電率の高い第２の絶縁膜と、を有することを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
前記低誘電率膜は、多孔質膜からなることを特徴とする請求項５の半導体装置。
【請求項７】
前記第１の配線および前記第２の配線の側壁および底面には、バリアメタルが設けられていることを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
【請求項８】
所定の間隔をもって互いに並行に走る第１および第２の配線と、
これら第１および第２の配線間に介在する絶縁膜と、
を有する半導体装置において、
前記所定の間隔をＷ［ｎｍ］、前記第１および第２の配線の高さをＨ［ｎｍ］、前記第１および第２の配線が対向する部分の長さをＬ［ｎｍ］としたときに、
Ｗ／Ｈ  ≦−２．９×１０−７×（Ｌ×Ｈ）＋９．４９
なる関係を満たすことを特徴とする半導体装置。
【請求項９】
前記第１の配線の延長上に設けられ、前記第１の配線と絶縁膜によって分離されている第３の配線をさらに有し、
前記第１の配線と、前記第３の配線とが、前記第１の配線および前記第３の配線の１つ上の配線層に設けられた第４の配線を介して電気的に接続されていることを特徴とする請求項８の半導体装置。
【請求項１０】
前記第１の配線と、前記第４の配線とが、ビアによって電気的に接続され、
前記第３の配線と、前記第４の配線とが、ビアによって電気的に接続されていることを特徴とする請求項９の半導体装置。
【請求項１１】
前記第１の配線の延長上に設けられ、前記第１の配線と絶縁膜によって分離されている第３の配線をさらに有し、
前記第１の配線と、前記第３の配線とが、前記第１の配線および前記第３の配線の2つ上の配線層に設けられた第５の配線を介して電気的に接続されていることを特徴とする請求項８の半導体装置。
【請求項１２】
前記第１の配線と、前記第５の配線とが、第１のビア、前記第１の配線および前記第３の配線の１つ上の配線層に設けられた第４の配線、および第２のビアによって電気的に接続され、
前記第３の配線と、前記第5の配線とが、第１のビア、前記第１の配線および前記第３の配線の１つ上の配線層に設けられた第４の配線、および第２のビアによって電気的に接続されていることを特徴とする請求項11の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にダマシン構造配線を有する半導体装置に関する。
【背景技術】
【０００２】
近年、半導体集積回路に使われる配線構造は、配線遅延を最小限にするために、配線材料の抵抗を小さくするとともに、配線間を絶縁分離する絶縁膜の誘電率膜を低くすることが使うことが主流になっている。
【０００３】
また、配線の信頼性という観点では、配線構造として、エレクトロマイグレーションやストレスマイグレーションに対する耐性が高いことが要求されている。
【０００４】
さらに、配線のディメンジョンの設計という観点では、配線膜厚は、一般的にシリコン基板に近い下層の配線は薄く、シリコン基板から離れた上層の配線は厚くなっている。この配線膜厚は、一般的に、電源配線のＩＲドロップ、信頼性、およびプロセス微細加工性などで決まってくる。また、下層のローカル配線の配線膜厚に関しては、レジスト膜と加工される絶縁膜との選択比、および、フォトリソグラフィーのパターニング特性から決まるのが一般的である。
【０００５】
特許文献１には、プロセスばらつきを考慮しつつ、実用に適した配線容量Ｃ又は配線遅延ＲＣの変動を抑制することの可能なＬＳＩの設計方法を提供するために、配線幅Ｗと配線直下の絶縁膜厚Ｈとの比Ｗ／Ｈの値によって配線長Ｌの範囲を規定することが記載されている。
【０００６】
また、特許文献２には、ビアコンタクトに起因するストレスマイグレーション耐性を向上させるために、ユニット配線の配線幅または体積が所定値長を超えたときに、ビアコンタクトの数を増やすことが記載されている。
【特許文献１】特開２００１−６８５５４号公報
【特許文献２】特開２００４−５５９１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、発明者は、鋭意研究を行なった結果、配線の信頼性を向上させるために、配線長や配線に形成されるビアコンタクトの数を規定するだけでは不十分であることがわかった。
【０００８】
具体的には、配線間を絶縁分離する絶縁膜の誘電率を低くするために、多孔質膜の絶縁膜を用いた場合に、最小配線間隔の箇所において、配線を絶縁分離する絶縁膜のアスペクト比が大きくなると、配線の不良（配線抵抗の上昇や配線間の絶縁耐圧の低下）が発生した。
【０００９】
発明者が鋭意調査した結果、配線形成工程であるダマシンプロセスにおいて、多孔質膜の絶縁膜中に配線溝を形成したときに、配線の不良が発生する箇所では、図１４（ａ）に示すように、層間絶縁膜１０２上において、多孔質膜の絶縁膜１０４の倒れが発生し、局所的に配線溝１０６の幅の狭い箇所ができることが判明した。なお、図１４（ａ）は、ダマシンプロセスにおける配線溝形成後の断面図である。
【００１０】
さらに、配線溝形成時の絶縁膜倒れの原因について調査した結果、絶縁膜の選択的なエッチングを行なうエッチング装置において、プロセスチャンバーと搬送チャンバーとの間の仕切りを開けるときにプロセスチャンバーと搬送チャンバーとの圧力差により生じるガスの流れによって微細パターンの絶縁膜が倒れることが判明した。
【００１１】
一般的に、真空排気を伴うエッチング装置では、搬送チャンバーとプロセスチャンバーとの間で圧力差が設定されている。すなわち、プロセスチャンバーの圧力は搬送チャンバーの圧力より低く設定されている。その理由は、プロセスチャンバー内のエッチングガス（例えば、ＣＨＦ３ガス）などが搬送チャンバーに流れると、搬送チャンバーが腐食するという問題があり、必ずプロセスチャンバーと搬送チャンバーとの間には圧力差が設けられている。なお、搬送チャンバーとプロセスチャンバーとの間の圧力の差は、１×１０−２Ｔｏｒｒ程度の差が設定されているのが一般的である。
【００１２】
図１４（ａ）での配線溝１０６の幅が局所的に狭い箇所では、図１４（ｂ）に示すように、配線となる金属１０８の埋込性が悪くなり、埋込不良に起因するボイド１１０が発生していた。なお、図１４（ｂ）は、ダマシンプロセスにおける配線となる金属で配線溝を埋め込んだ後の断面図である。
【００１３】
図１４（ｂ）の状態からＣＭＰ等により不要な金属を除去し、図１４（ｃ）に示すように、配線１１２が形成される。図１４（ｃ）のＡ−Ａ線に沿った水平断面図を図１５に示す。図１５に示すように、多孔質膜の絶縁膜１０４が倒れている箇所では、配線１１２の幅が狭くなるとともに、配線１１２中にボイド１１０が発生するために、配線１１２の抵抗が局所的に高くなると考えられる。
【００１４】
また、図１６の上面図に示すように、多孔質膜の絶縁膜１０４が倒れる箇所では、多孔質膜の絶縁膜１０４の幅が狭くなる現象も見られ、多孔質膜の絶縁膜１０４の幅が狭くなっている箇所１１４では、配線間の絶縁耐圧が低下すると考えられる。
【００１５】
なお、多孔質膜の絶縁膜１０４で絶縁膜倒れが発生しやすいのは、多孔質膜の絶縁膜は、絶縁膜としての機械的強度が低いためと考えられる。
【課題を解決するための手段】
【００１６】
上述した課題を鑑みて、本発明によれば、前記半導体基板上に設けられ、第１の方向に延在する第１の配線と、前記半導体基板上に設けられるとともに、前記第１の配線と同じ層に設けられ、前記第１の方向に延在し、前記第１の配線と隣接する第２の配線と、前記第１の配線と前記第２の配線と間に設けられ、前記第１の配線と前記第２の配線とを絶縁分離する絶縁膜と、を有し、前記絶縁膜の高さＨを前記絶縁膜の前記第１の方向に垂直な方向に沿った幅Ｗで割った値で定義される前記絶縁膜のアスペクト比Ｙと、前記第１の配線および第２の配線と接している部分の前記絶縁膜の側壁面積Ｘ［ｎｍ２］とが、Ｙ≦−２．９×１０−７・Ｘ+９．４９なる関係を有することを特徴とする半導体装置が提供される。
【００１７】
本発明の半導体装置によれば、２本の配線の間に設けられ、２本の配線に接している部分の絶縁膜のアスペクト比Ｙと、この絶縁膜側壁面積Ｘが、所定の関係となるように、絶縁膜のアスペクト比Ｙに応じて、絶縁膜の側壁面積Ｘを制限することによって、絶縁膜の倒れを防止することができ、それによって、絶縁膜倒れに起因する配線抵抗の上昇や配線間の絶縁耐圧の低下を防止することができる。
【００１８】
なお、絶縁膜のアスペクト比Ｙに応じて、絶縁膜の長さを制限するのではなく、絶縁膜の側壁面積Ｘを制限するのは、同じ長さの絶縁膜においても、側壁面積が大きくなるほど、絶縁膜が倒れやすくなるという発明者の知見に基づいている。
【００１９】
また、上記に述べた発明と同等の発明であって、所定の間隔をもって互いに並行に走る第１および第２の配線と、これら第１および第２の配線間に介在する絶縁膜と、を有する半導体装置において、前記所定の間隔をＷ［ｎｍ］、前記第１および第２の配線の高さをＨ［ｎｍ］、前記第１および第２の配線が対向する部分の長さをＬ［ｎｍ］としたときに、Ｗ／Ｈ  ≦−２．９×１０−７×（Ｌ×Ｈ）＋９．４９なる関係を満たすことを特徴とする半導体装置が提供される。
【発明の効果】
【００２０】
本発明によれば、絶縁膜倒れに起因する配線抵抗の上昇や配線間の絶縁耐圧の低下を防止することができる。
【発明を実施するための最良の形態】
【００２１】
以下に、図面を参照して、本発明の一実施形態の半導体装置について説明する。
【００２２】
図１および図２は、本実施形態の半導体装置を説明するための図である。
【００２３】
図１（ａ）は、本実施形態の半導体装置の断面図を示している。図１（ａ）において、半導体装置１は、半導体基板（不図示）上に形成された層間絶縁膜１０と、層間絶縁膜１０上に形成された絶縁膜１８と、絶縁膜１８に形成された配線溝２６内に形成された配線２４を有している。
【００２４】
絶縁膜１８は、エッチングストッパ膜１２と、エッチングストッパ膜１２の上に形成された低誘電率膜１４と、低誘電率膜１４の上に形成されたキャップ膜１６を有している。
【００２５】
また、配線２４は、銅配線２０と銅配線２０の側面および底面に形成されたバリアメタル２２からなる。また、２本の配線２４の間に挟まれている絶縁膜１８は、幅Ｗ、高さＨを有しており、高さＨを幅Ｗで割った値で定義されるアスペクト比Ｙ（＝Ｈ／Ｗ）を有している。
【００２６】
図１（ａ）の上面図を図１（ｂ）に示す。図１（ｂ）に示すように、２本の配線２４は、長さＬを有しており、２本の配線２４の間に挟まれ、かつ、２本の配線２４に接している部分の絶縁膜１８ａは、長さＬ、幅Ｗを有している。
【００２７】
絶縁膜１８ａのみを取り出した斜視図を図２に示す。図２に示すように、絶縁膜１８ａは、長さＬ、幅Ｗ、高さＨを有しており、絶縁膜１８ａは、配線２４と接する側壁面２８を有しており、側壁面２８の面積Ｘは、高さＨに長さＬを乗じた値で定義される。
【００２８】
本実施形態の半導体装置は、配線抵抗の上昇や配線間の絶縁耐圧の低下の起因となる絶縁膜倒れを防止するために、絶縁膜１８ａのアスペクト比Ｙと、絶縁膜１８ａの側壁面２８の面積Ｘ［ｎｍ２］とが、Ｙ≦−２．９×１０−７・Ｘ+９．４９なる関係を満たすように設定されている。
【００２９】
発明者は、上記の関係式を導き出すために、絶縁膜の側壁面２８の面積Ｘ［ｎｍ２］に対する絶縁膜倒れが生じない絶縁膜の限界のアスペクト比Ｙを調査した。その結果を図３のグラフに示す。
【００３０】
図３のグラフにおいて、縦軸は絶縁膜の限界のアスペクト比Ｙを表し、横軸は絶縁膜の側壁面積Ｘ［ｎｍ２］を表しており、それぞれの絶縁膜の側壁面の面積Ｘ［ｎｍ２］に対する限界の絶縁膜のアスペクト比Ｙをプロットしている。「限界の絶縁膜のアスペクト比」とは、対応する絶縁膜の側壁面の面積Ｘ［ｎｍ２］に対して、この値を超えるアスペクト比Ｙでは、絶縁膜倒れが発生し、この値以下のアスペクト比では、絶縁膜倒れが発生しないことを意味する。なお、絶縁膜の側壁面の面積Ｘが、４×１０−７［ｎｍ２］を超えると、どのアスペクト比においても絶縁膜倒れが発生していることが確認された。図３のグラフから、絶縁膜のアスペクト比Ｙと絶縁膜の側壁面積Ｘ［ｎｍ２］が、Ｙ≦−２．９×１０−７・Ｘ+９．４９なる関係を満たせば、絶縁膜倒れを抑制させることができることがわかる。
【００３１】
次に、図面を参照して、本実施形態の半導体装置の製造方法について説明する。
【００３２】
図４乃至図１１は、本実施形態の半導体装置の製造方法を説明するための工程断面図である。
【００３３】
まず、図４に示すように、半導体基板（不図示）上に層間絶縁膜１０を形成する。層間絶縁膜は例えば、ＳｉＯ２膜であり、膜厚は５００ｎｍである。そして、その上に絶縁膜１８を形成する。絶縁膜１８は、上から順に、キャップ膜１６、低誘電率膜１４、エッチングストッパ膜１２からなっている。キャップ膜１６は、例えばＳｉＯ２膜であり、膜厚はおよそ１００ｎｍである。低誘電率膜１４は、例えば、誘電率が２．５程度の多孔質膜であるＡｕｒｏｒａ（商標：日本エー・エス・エム社製）であり、膜厚はおよそ１５０ｎｍである。エッチングストッパ膜１２は、例えば、ＳｉＣＮ膜であり、膜厚はおよそ２５ｎｍである。
【００３４】
次に、図５に示すように、絶縁膜１８上に、下層レジスト膜３０と上層レジスト膜３２とからなる多層レジスト膜３４を塗布する。下層レジスト膜３０は、例えば、ＮＦＣ−ＵＳ８６４（商標）であり、膜厚はおよそ３００ｎｍである。上層レジスト膜３２は、例えば、Ｆ−ＳＳＱ（商標）であり、膜厚はおよそ９０ｎｍである。
【００３５】
次に、図６に示すように、所定のリソグラフィー技術によって多層レジスト膜３４のパターニングを行なう。なお、パターニングによって形成された多層レジスト膜３４の開口部３５は、後に形成される配線溝に対応している。
【００３６】
次に、図７に示すように、多層レジスト膜３４をマスクとして、絶縁膜１８のエッチングを行ない、配線溝２６を形成する。
【００３７】
次に、図８に示すように、多層レジスト膜３４を除去し、絶縁膜１８の上面を露出させる。このとき、２本の配線溝２６の間にある絶縁膜１８ａのアスペクト比Ｙ（＝Ｈ／Ｗ）と、絶縁膜１８ａの側壁面の面積Ｘ［ｎｍ２］は、Ｙ≦−２．９×１０−７・Ｘ+９．４９なる関係を満たすように設定されているので、絶縁膜１８ａの絶縁膜倒れを防止することができる。
【００３８】
次に、図９に示すように、バリアメタル膜３６および銅のシード層（不図示）を順次スパッタで形成し、配線溝２６を完全に埋め込むように、銅のシード層上にめっきによって銅膜３８を形成する。
【００３９】
次に、図１０に示すように、ＣＭＰにより、不要なバリアメタル膜３６および銅膜３８を除去し、銅配線２０とバリアメタル２２からなる配線２４が形成される。
【００４０】
その後、図１１に示すように、配線２４上にさらに層間絶縁膜４６を形成する。層間絶縁膜４６は、例えば、絶縁膜１８と同様に、上から順に、キャップ膜４４、低誘電率膜４２、エッチングストッパ膜４０からなる構成としてもよい。キャップ膜４４は、例えば、ＳｉＯ２膜である。低誘電率膜４２は、例えば、誘電率が２．５程度の多孔質膜であるＡｕｒｏｒａである。エッチングストッパ膜４０は、例えば、ＳｉＣＮ膜である。なお、図１１は、図１に示す半導体装置１の上に層間絶縁膜４６を設けたものに相当している。
【００４１】
次に、本実施形態の効果について説明する。
【００４２】
本実施形態の半導体装置によれば、絶縁膜１８ａのアスペクト比Ｙと絶縁膜１８ａの側壁面積Ｘ［ｎｍ２］が、Ｙ≦−２．９×１０−７・Ｘ+９．４９なる関係となるように、絶縁膜１８ａのアスペクト比Ｙに応じて、絶縁膜１８ａの側壁面積Ｘを制限することによって、絶縁膜１８ａの倒れを抑制することができ、それによって、絶縁膜倒れに起因する配線抵抗の上昇や配線間の絶縁耐圧の低下を防止することができる。
【００４３】
また、本実施形態は、配線が半導体装置における最小間隔で配置されている箇所の絶縁膜１８ａに適用することが好ましい。なぜならば、配線が半導体装置における最小間隔で配置されている箇所の絶縁膜１８ａは、幅Ｗが小さく、アスペクト比Ｙが大きいため、絶縁膜倒れが起こりやすいからである。
【００４４】
なお、実施形態の説明において、配線２０の材料として、銅を例示したが、これに限定されるわけではなく、銅を主成分として、銅に不純物が添加された金属であってもよい。また、絶縁膜１８に含まれる低誘電率膜１４として、誘電率が２．５程度の多孔質膜であるＡｕｒｏｒａを例示したが、これに限定されるわけではなく、誘電率が３．５以下の低誘電率膜であってもよい。なぜならば、誘電率が３．５以下の低誘電率膜は、一般的に、誘電率が４程度のＳｉＯ２膜と比較して膜密度が低く、絶縁膜としての機械的強度が低いため、同様に絶縁膜倒れが生じやすいからである。
【００４５】
さらに、図２においては、絶縁膜１８ａが接している２本の配線２４は、同じ長さで設けられていたが、図１２に示すように、絶縁膜１８ａが接している２本の配線２４は、同じ長さでなくてもよい。この場合、絶縁膜１８ａの長さＬは、図１２に示されるように、短いほうの配線２４（図１２では右側の配線）の長さで定義される。
【００４６】
また、配線２４の一層上の配線５０について考えれば、絶縁膜１８ａの長さＬ’は、隣接する配線が対向する距離で定義される（図１２を参照）。さらに、配線２４の二層上の配線５２について考えれば、絶縁膜１８ａの長さＬ”も同様に、隣接する配線が対向する距離で定義される（図１２を参照）。なお、図１２に示される配線２４と配線５０とは、図１２のＢ−Ｂ断面図である図１３および図１２のＣ-Ｃ断面図である図１４に示されるように、ビア５４を介して電気的に接続されている。また、図１２に示される配線５０と配線５２とは、図１２のＢ−Ｂ断面図である図１３および図１２のＣ-Ｃ断面図である図１４に示されるように、ビア５６を介して電気的に接続されている。図１３および図１４においては、層間絶縁膜および配線間絶縁膜は省略されている。
【００４７】
また、本発明が適用された半導体装置の同一配線層において、最小配線間隔Ｗａで並行して設けられている配線２４ａと、最小配線間隔より広い配線間隔Ｗｂで並行して設けられている配線２４ｂとが配置されている例を図１５に示す。絶縁膜１８ａのアスペクト比Ｙと絶縁膜１８ａの側壁面積Ｘとが所定の関係を満たしているので、最小配線間隔Ｗａで並行して設けられている配線２４ａの長さＬａは、最小配線間隔より広い配線間隔Ｗｂで並行して設けられている配線２４ｂの長さＬｂより短くなっていることがわかる。
【００４８】
さらに、本発明の適用によって配線長が制限された複数の配線間の接続について、図１６および図１７を用いて説明する。図１６は、配線層によって配線が走る方向が決められていない場合を示したものであり、図１７は、配線層によって配線が走る方向が決められていない場合を示したものである。図１６（a）は断面図であり、図１６（ｂ）は図１６（ａ）の上面図である。同様に、図１７（a）は断面図であり、図１７（ｂ）は図１７（ａ）の上面図である。図１６および図１７は、層間絶縁膜、配線間絶縁膜を省略している。
【００４９】
配線層によって配線が走る方向が決められていない場合には、図１６に示すように、配線長が制限された２つの配線２４（この２つの配線２４は、図示しない配線間絶縁膜によって分離されている）が、ビア５４を介して、１層上の配線５０によって接続されている。この構成によれば、所望の数の配線２４を接続することによって、所望の距離だけ離れた２点間を配線２４で接続することができる。なお、配線長が制限された２つの配線２４を１層下の配線を用いて接続する構成としてもよい。
【００５０】
配線層によって配線が走る方向が決められている場合、すなわち、ある配線層における配線が走る方向と、その１つ上の配線層における配線が走る方向とが、直角に交わるように決められている場合には、図１７に示すように、配線長が制限された２つの配線２４（この２つの配線２４は、図示しない配線間絶縁膜によって分離されている）が、ビア５４、１層上の配線５０、およびビア５６を介して、２層上の配線５２によって接続されている。この構成によれば、ある配線層における配線が走る方向と、その１つ上の配線層における配線が走る方向とが、直角に交わるように決められている場合においても、所望の数を配線２４を接続することによって、所望の距離だけ離れた２点間を配線２４で接続することができる。なお、配線長が制限された２つの配線２４を２層下の配線を用いて接続する構成としてもよい。
【図面の簡単な説明】
【００５１】
【図１】本発明の一実施形態の半導体装置を示す図である。
【図２】図１の絶縁膜１８ａのみを取り出した斜視図である。
【図３】絶縁膜の限界アスペクト比Ｙと絶縁膜の側壁面積Ｘの関係を示す図である。
【図４】本発明の一実施形態の半導体装置の製造方法の工程断面を示す図である。
【図５】本発明の一実施形態の半導体装置の製造方法の工程断面を示す図である。
【図６】本発明の一実施形態の半導体装置の製造方法の工程断面を示す図である。
【図７】本発明の一実施形態の半導体装置の製造方法の工程断面を示す図である。
【図８】本発明の第２の実施形態の工程断面を示す図である。
【図９】本発明の一実施形態の半導体装置の製造方法の工程断面を示す図である。
【図１０】本発明の一実施形態の半導体装置の製造方法の工程断面を示す図である。
【図１１】本発明の一実施形態の半導体装置の製造方法の工程断面を示す図である。
【図１２】本発明の一実施形態の半導体装置の変形例を示す図である。
【図１３】本発明の一実施形態の半導体装置の変形例を示す図である。
【図１４】本発明の一実施形態の半導体装置の変形例を示す図である。
【図１５】本発明の半導体装置の同一配線層において、最小配線間隔で並行して設けられている配線と、最小配線間隔より広い配線間隔で並行して設けられている配線２４ｂとが配置されている例を示す図である。
【図１６】配線長が制限された複数の配線間の接続を示す図である。
【図１７】配線長が制限された複数の配線間の接続を示す図である。
【図１８】本発明の課題を説明するための図である。
【図１９】本発明の課題を説明するための図である。
【図２０】本発明の課題を説明するための図である。
【符号の説明】
【００５２】
１      半導体装置
１０    層間絶縁膜
１２    エッチングストッパ膜
１４    低誘電率膜
１６    キャップ膜
１８    絶縁膜
１８ａ  絶縁膜
２０    銅配線
２２    バリアメタル
２４    配線
２４ａ  配線
２４ｂ  配線
２６    配線溝
２８    側壁面
３０    下層レジスト膜
３２    上層レジスト膜
３４    多層レジスト膜
３５    開口部
３６    バリアメタル膜
３８    銅膜
４０    エッチングストッパ膜
４２    低誘電率膜
４４    キャップ膜
４６    層間絶縁膜
５０    一層上の配線
５２    二層上の配線
５４    ビア
５６    ビア
Ｈ      高さ
Ｗ      幅
Ｗ’    幅
Ｗ”    幅
Ｗａ    幅
Ｌ      長さ
Ｌ’    長さ
Ｌ”    長さ
Ｌｂ    長さ
１０２  層間絶縁膜
１０４  絶縁膜
１０６  配線溝
１０８  配線となる金属
１１０  ボイド
１１２  配線
１１４  幅が狭くなっている箇所
【図１】
2008218604.tif 000003
【図２】
2008218604.tif 000004
【図３】
2008218604.tif 000005
【図４】
2008218604.tif 000006
【図５】
2008218604.tif 000007
【図６】
2008218604.tif 000008
【図７】
2008218604.tif 000009
【図８】
2008218604.tif 000010
【図９】
2008218604.tif 000011
【図１０】
2008218604.tif 000012
【図１１】
2008218604.tif 000013
【図１２】
2008218604.tif 000014
【図１３】
2008218604.tif 000015
【図１４】
2008218604.tif 000016
【図１５】
2008218604.tif 000017
【図１６】
2008218604.tif 000018
【図１７】
2008218604.tif 000019
【図１８】
2008218604.tif 000020
【図１９】
2008218604.tif 000021
【図２０】
2008218604.tif 000022