(57)【要約】【課題】表示パネルのゲートライン数に対してゲートドライバの出力端子数及びゲートドライバとの接続配線数を削減することができる表示装置を提供すること。【解決手段】ゲートラインＧ１〜Ｇ８００を２つのブロックに分け、これらブロックに分けたゲートラインをゲートドライバ２０に多層配線する。そして、ゲートドライバ２０の各出力端子と各ゲートラインとの間に選択スイッチＴｒ１１、Ｔｒ１２及び非選択スイッチＴｒ２１、Ｔｒ２２を設け、ゲートドライバ２０からの走査信号の出力状態に応じて選択スイッチＴｒ１１、Ｔｒ１２の状態を切り替えてブロックの選択を行い、選択したブロックのゲートラインに走査信号を順次供給する。また、選択しないブロックのゲートラインを非選択スイッチＴｒ２１、Ｔｒ２２により非選択レベルＶＧＬにする。【選択図】図３
2008077007.tif 000002
【特許請求の範囲】
【請求項１】
表示パネル上に形成された複数の走査ライン及び複数の信号ラインと、該各走査ライン及び各信号ラインの各交点近傍にマトリクス状に配列された複数の表示画素とを有し、前記複数の走査ラインが複数のブロックに分けられた表示手段と、
前記複数のブロックにおける１つのブロック内の走査ラインの数と少なくとも同じ数の出力端子を有し、該出力端子から走査信号を順次出力する走査側駆動手段と、
前記走査側駆動手段の各出力端子と前記複数の走査ラインとの間に設けられ、該走査側駆動手段からの前記走査信号の出力状態に応じて前記複数のブロックを順次選択して、選択したブロック内の前記各走査ラインと前記走査側駆動手段の前記各出力端子とを電気的に接続する選択手段と、
を具備することを特徴とする表示装置。
【請求項２】
前記選択手段は前記表示パネル上に形成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記選択手段はアモルファスシリコン薄膜トランジスタを有して構成されることを特徴とする請求項２に記載の表示装置。
【請求項４】
前記選択手段は、前記複数のブロックにおける選択した１つのブロック内の全ての前記走査ラインに前記走査信号が印加された後に当該ブロックの選択を解除し、他のブロックを選択することを特徴とする請求項１に記載の表示装置。
【請求項５】
前記選択手段は、選択していない前記ブロック内の前記走査ラインの電位を非選択レベルの電位に切り替える切り替え手段を有することを特徴とする請求項１に記載の表示装置。
【請求項６】
前記複数のブロックの各々における前記走査ラインの数は同数であることを特徴とする請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置等の表示装置に関し、特にアクティブマトリクス方式の表示装置に関する。
【背景技術】
【０００２】
従来、液晶表示装置に用いられる表示パネルとして、アクティブマトリクス方式の表示パネルが知られている。このアクティブマトリクス方式の表示パネルにおいては、表示パネル上の表示領域に複数の走査ライン（ゲートライン）と複数の信号ライン（ソースライン）とをそれぞれ直交するように配置し、これらゲートラインとソースラインとの交点近傍に薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと記す）を介して画素電極を配置し、画素電極にそれぞれ対向して配置される対向電極との間に液晶を充填することで表示画素を構成している。そして、このような表示パネルを駆動する表示駆動装置（ゲートドライバ及びソースドライバ）により、画素電極と対向電極との間に電圧を印加することによって、両電極間に充填された液晶層の配向状態を変化させることにより表示を行っている。
【０００３】
このような液晶表示装置の構成の１つとして、例えば特許文献１ではガラス基板上に表示パネルを形成し、さらにガラス基板上において表示領域の一辺側の非表示領域に表示駆動装置をＣＯＧ（Chip On Glass）実装する構成が述べられている。
【特許文献１】特開２００６−７１８１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここで、特許文献１のような従来のゲートドライバの実装手法では、各走査ラインがそれぞれ個別にゲートドライバの出力端子に接続され、各走査ラインとゲートドライバの各出力端子とを接続する引き回し配線が、ガラス基板における表示領域の他辺側の非表示領域に形成されている。この場合、ガラス基板上に形成すべき引き回し配線の数及びゲートドライバの出力端子数は、表示パネルのゲートライン数と同じ数だけ必要である。
【０００５】
ここで、表示パネルの解像度を上げるためにゲートラインの数を増やす場合には、ガラス基板の非表示領域に形成すべき引き回し配線の数も増加する。このため、従来の手法では、例えばゲートラインの数が２倍になれば引き回し配線の数も２倍とする必要がある。このため、引き回し配線を形成するための非表示領域の幅が増加してしまう。また、ゲートライン数の増加に伴ってゲート出力端子の数も増加するため、ゲートドライバのサイズも大きくなりやすい。
【０００６】
本発明は、上記の事情に鑑みてなされたもので、表示パネルのゲートライン数に対してゲートドライバの出力端子数及びゲートドライバとの接続配線数を削減することができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、本発明の請求項１に記載の表示装置は、表示パネル上に形成された複数の走査ライン及び複数の信号ラインと、該各走査ライン及び各信号ラインの各交点近傍にマトリクス状に配列された複数の表示画素とを有し、前記複数の走査ラインが複数のブロックに分けられた表示手段と、前記複数のブロックにおける１つのブロック内の走査ラインの数と少なくとも同じ数の出力端子を有し、該出力端子から走査信号を順次出力する走査側駆動手段と、前記走査側駆動手段の各出力端子と前記複数の走査ラインとの間に設けられ、該走査側駆動手段からの前記走査信号の出力状態に応じて前記複数のブロックを順次選択して、選択したブロック内の前記各走査ラインと前記走査側駆動手段の前記各出力端子とを電気的に接続する選択手段と、を具備することを特徴とする。
【０００８】
請求項２に記載の発明は、請求項１に記載の表示装置において、前記選択手段は前記表示パネル上に形成されていることを特徴とする。
【０００９】
請求項３に記載の発明は、請求項２に記載の表示装置において、前記選択手段はアモルファスシリコン薄膜トランジスタを有して構成されることを特徴とする。
【００１０】
請求項４に記載の発明は、請求項１に記載の表示装置において、前記選択手段は、前記複数のブロックにおける選択した１つのブロック内の全ての前記走査ラインに前記走査信号が印加された後に当該ブロックの選択を解除し、他のブロックを選択することを特徴とする。
【００１１】
請求項５に記載の発明は、請求項１に記載の表示装置において、前記選択手段は、選択していない前記ブロック内の前記走査ラインの電位を非選択レベルの電位に切り替える切り替え手段を有することを特徴とする。
【００１２】
請求項６に記載の発明は、請求項１に記載の表示装置において、前記複数のブロックの各々における前記走査ラインの数は同数であることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、マトリクス状に配列された表示画素に対する複数の走査ラインが複数のブロックに分けられ、これをブロック毎に順次選択して、選択したブロック内の走査ラインと走査駆動手段の出力端子とを接続して、各走査ラインに走査信号が順次入力されるようにしたことにより、走査駆動手段の出力端子数を減少させることができるとともに、走査ラインと走査駆動手段との接続のための配線領域を削減することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明の実施形態を説明する。  
図１は、本発明の一実施形態に係る表示装置の、特に表示パネルモジュールの全体構成を示す図である。図１に示す表示パネルモジュールは、ガラス基板１に表示パネル部（表示手段）１０が形成され、ゲートドライバ（走査側駆動手段）２０と、ソースドライバ３０とがガラス基板１の一辺側に実装されて構成されている。
【００１５】
表示パネル部１０は、例えばアクティブマトリクス方式の液晶（ＬＣＤ）パネルであり、行方向に配設された複数の走査ライン（ゲートライン）と、列方向に配設された複数の信号ライン（ソースライン）とを備え、ゲートラインとソースラインとの各交点近傍に表示画素が設けられて構成されている。また、ガラス基板１のゲートドライバ２０及びソースドライバ３０が実装された一辺側に直交する他辺側に、ゲートドライバ２０の出力端子と表示パネル部１０のゲートラインとを接続する複数の引き回し配線２が設けられている。
【００１６】
図２は、表示パネル部１０に設けられる１つの表示画素の等価回路を示す図である。図２に示すゲートラインＧには薄膜トランジスタ（ＴＦＴ）１１のゲート電極が接続され、ソースラインＳにはＴＦＴ１１のソース電極が接続されている。更に、ＴＦＴ１１のドレイン電極には液晶容量の画素電極１２と蓄積容量１４とが接続されている。そして、液晶容量の対向電極１３と蓄積容量１４とは共通信号ラインＣに接続されている。更に、画素電極１２と対向電極１３との間には液晶が充填され、液晶層を構成している。実際には、ガラス基板１は、アクティブ基板と、液晶層を介してアクティブ基板と対向するように配置される対向基板とから構成されており、アクティブ基板側にＴＦＴ１１、画素電極１２、及び蓄積容量１４の一方の電極が形成され、対向基板側に対向電極１３及び蓄積容量１４の他方の電極が形成されて表示画素が構成されている。
【００１７】
ここで、図１の表示パネル部１０は、ソースラインが１４４０本（４８０本×３色）、ゲートラインが８００本の表示パネル部を示している。図１において示したソースライン及びゲートラインの数はあくまでも一例である。
【００１８】
このような構成の表示画素において、画素電極１２と対向電極１３との間に電圧が印加されると、この電圧の値に応じて画素電極１２と対向電極１３との間に充填された液晶の配向状態が変化して液晶層中における光の透過率が変化する。これにより、図２に示す表示画素の背面に配置された図示しない光源からの光の透過状態が変化して画像表示が行われる。
【００１９】
ソースドライバ３０は表示パネル部１０のソースラインＳに接続される。そして、ソースドライバ３０は図示しないコントローラから出力される水平制御信号を受けて、ＲＧＢの各色の表示データを１行単位で取り込み、この取り込んだ表示データに対応する階調電圧を選択して対応する各ソースラインＳに供給する。なお、ソースドライバ３０の出力端子数はソースラインＳの数と同数である。
【００２０】
ゲートドライバ２０は、図示しないコントローラからの垂直制御信号を受け、ＴＦＴ１１をオンするための走査信号を各ゲートラインＧに順次供給して、ＴＦＴ１１を選択状態（オン状態）とし、ソースラインＳと交差する位置の表示画素における画素電極１２に、ソースドライバ３０からソースラインＳを介して供給された階調電圧を印加する。
【００２１】
ここで、本実施形態では、ゲートラインを複数のブロックに分割し、ゲートドライバ２０が、ゲートライン数を分割数で割った数と同じかそれより多い数の出力端子数を有するものとする。そして、各ブロックのゲートラインを時分割で駆動することにより、全ゲートラインを従来と同様に順次駆動することができるようにしている。このために、図１に示すように、表示パネル部１０の、ゲートドライバ２０が選択される側の非表示領域に選択手段としての選択部１０ａを形成している。
【００２２】
この場合、例えば図１に示すように、表示パネル部１０のゲートラインを２つのブロックに分割した場合、ゲートドライバ２０の出力端子数を表示パネル部１０のゲートライン数の１／２とすることができ、従来よりゲートドライバ２０を小型化することができる。また、引き回し配線２の本数が減ることにより、引き回し配線２を形成する非表示領域の幅を従来よりも狭くすることができる。
【００２３】
図３は、選択部１０ａの詳細な構成を示すための図である。図３に示す選択部１０ａは、選択スイッチＴｒ１１及びＴｒ１２と、非選択スイッチ（切り替え手段）Ｔｒ２１及び２２とから構成されている。なお、これらのスイッチは、表示パネル部１０の非表示領域に、アモルファスシリコンＴＦＴスイッチとして構成することができる。ここで、Ｇout１〜Ｇout４００はゲートドライバ２０の出力端子である。
【００２４】
図３に示すように、引き回し配線２におけるゲートドライバ２０の各出力端子と選択スイッチＴｒ１２とを接続する配線の少なくとも一部は、ゲートドライバ２０の各出力端子と選択スイッチＴｒ１１とを接続する配線と図示しない絶縁膜を介して交差する多層配線をなすように構成される。また、更に、表示パネル部１０のゲートラインＧ１〜Ｇ８００とゲートドライバ２０の出力端子Ｇout１〜Ｇout４００とを個々に接続するようにして、例えばゲートドライバ２０の各出力端子に２本の引き回し配線２が接続されるようにしてもよい。この場合、１つの出力端子に接続される２つの引き回し配線２に印加される信号のタイミングは同一であるため、この２つの配線を上下に重ねた位置に積層した多層配線とすることができる。このため、この場合においても、引き回し配線２を形成する非表示領域の幅が増加することはない。
【００２５】
ここで、以下の例においては、図１に示す８００本のゲートラインを２つのブロックに分割した例について説明する。各ブロック内のゲートラインの数は同数である。つまり、１つのブロックは４００本ずつのゲートラインから構成されており、ゲートドライバ２０の出力端子の数は４００である。以後の説明においては、図３に示す２つのブロックのうち、上側のブロック（ゲートラインＧ１〜Ｇ４００からなるブロック）をブロック１、下側のブロック（ゲートラインＧ４０１〜Ｇ８００からなるブロック）をブロック２と称する。
【００２６】
図３に示すように、ブロック１のゲートラインＧ１〜Ｇ４００は、非選択スイッチＴｒ２１と選択スイッチＴｒ１１とを介してゲートドライバ２０の出力端子Ｇ１、Ｇ４０１〜Ｇ４００、Ｇ８００にそれぞれ接続されている。そして、選択スイッチＴｒ１１及び非選択スイッチＴｒ２１にはゲートドライバ２０から選択制御信号ＳＷ１が入力される。また、ブロック２のゲートラインＧ４０１〜Ｇ８００は、非選択スイッチＴｒ２２と選択スイッチＴｒ１２とを介してブロック１と共通のゲートドライバ２０の出力端子Ｇ１、Ｇ４０１〜Ｇ４００、Ｇ８００にそれぞれ接続されている。そして、選択スイッチＴｒ１２及び非選択スイッチＴｒ２２にはゲートドライバ２０から選択制御信号ＳＷ２が入力される。
【００２７】
選択スイッチＴｒ１１及び非選択スイッチＴｒ２１は、ゲートドライバ２０からの選択制御信号ＳＷ１がハイレベル（Ｈｉ）の場合に共にオンしてゲートラインＧ１〜Ｇ４００とゲートドライバ２０との間を導通状態とし、ＳＷ１がローレベル（Ｌｏ）の場合に選択スイッチＴｒ１１をオフして解放状態とし、非選択スイッチＴｒ２１をオフレベルＶＧＬに接続してゲートラインＧ１〜Ｇ４００をオフレベルＶＧＬとする。また、選択スイッチＴｒ１２及び非選択スイッチＴｒ２２は、ゲートドライバ２０からの選択制御信号ＳＷ２がＨｉの場合に共にオンしてゲートラインＧ４０１〜Ｇ８００とゲートドライバ２０との間を導通状態とし、ＳＷ２がＬｏの場合に選択スイッチＴｒ１２をオフして解放状態とし、非選択スイッチＴｒ２２をオフレベルＶＧＬに接続してゲートラインＧ４０１〜Ｇ８００をオフレベルＶＧＬとする。
【００２８】
図４は、本実施形態の表示装置のゲート走査のタイミングを示すタイミングチャートである。
【００２９】
まず、選択制御信号ＳＷ１、ＳＷ２が共にＬｏの状態で、選択スイッチＴｒ１１、Ｔｒ１２がオフとなり、非選択スイッチＴｒ２１、Ｔｒ２２によりゲートラインＧ１〜Ｇ８００がオフレベルＶＧＬに設定される。そして、ゲートドライバ２０に図示しないコントローラから垂直同期信号Ｖｓｙｎｃが入力されると、ゲートドライバ２０は、選択制御信号ＳＷ１をＨｉ、選択制御信号ＳＷ２をＬｏとすると共に、出力端子Ｇout１から走査信号を順次出力する。ここで、図３の構成では、ゲートドライバ２０からの走査信号はゲートラインＧ１、Ｇ４０１の両方に向けて出力されるが、選択スイッチＴｒ１１がオンであり、選択スイッチＴｒ１２がオフであるので、ゲートドライバ２０の出力端子Ｇout１〜Ｇout４００とブロック１のゲートラインＧ１〜Ｇ４００とが接続され、走査信号はゲートラインＧ１にのみ供給され、ゲートラインＧ１以外のゲートラインＧ２〜Ｇ４００はオフレベルＶＧＬになる。また、ブロック１のゲートラインＧ４０１〜Ｇ８００は、非選択スイッチＴｒ２２によりオフレベルＶＧＬになっている。結果、ゲートラインＧ１に接続された表示画素のみが選択状態となる。
【００３０】
これ以後は、ブロック１内の各ゲートラインの走査が終了するまで、選択制御信号ＳＷ１及び選択制御信号ＳＷ２の状態はそのままで、ゲートドライバ２０の各出力端子から走査信号が順次出力され、ブロック１のゲートラインＧ１〜Ｇ４００に順次供給される。
【００３１】
ブロック１内の走査が終了した後、即ちゲートドライバ２０の出力端子Ｇout４００から走査信号が出力されてゲートラインＧ４００が選択状態となった後、ゲートドライバ２０は、選択制御信号ＳＷ１をＬｏ、選択制御信号ＳＷ２をＨｉとすると共に、再び出力端子Ｇ１から走査信号を出力する。この場合、選択スイッチＴｒ１１がオフであり、選択スイッチＴｒ１２がオンであるので、ゲートドライバ２０の出力端子Ｇout１〜Ｇout４００とブロック２のゲートラインＧ４０１〜Ｇ８００とが接続され、走査信号はゲートラインＧ４０１にのみ供給され、ゲートラインＧ４０１以外のゲートラインＧ４０２〜Ｇ８００はオフレベルＶＧＬになる。また、ブロック１のゲートラインＧ１〜Ｇ４００は、非選択スイッチＴｒ２１によりオフレベルＶＧＬになっている。結果、ゲートラインＧ４０１に接続された表示画素のみが選択状態となる。
【００３２】
これ以後は、ブロック２内の各ゲートラインの走査が終了するまで、選択制御信号ＳＷ１及び選択制御信号ＳＷ２の状態はそのままで、ゲートドライバ２０の各出力端子から走査信号が順次出力される。  
以上のようにして、１フレーム分の画像が表示されることになる。
【００３３】
以上説明したような本実施形態の表示装置によれば、ゲートラインを複数のブロックに分割し、各ブロックのゲートラインを時分割で駆動することにより、全ゲートラインを順次駆動することができて、ゲートドライバの出力端子数を減少させることができるため、ゲートドライバを小型化できる。また、引き回し配線の本数が減少することにより、非表示領域における引き回し配線の形成領域も小さくすることができるため、ガラス基板のサイズも小さくすることができる。
【００３４】
また、図３の構成では、選択スイッチＴｒ１１及びＴｒ１２と非選択スイッチＴｒ２１及びＴｒ２２とをそれぞれ一括してオンオフするように構成している。このような構成により、各スイッチを構成するためのトランジスタサイズを大きくすることができ、スイッチ動作を高速化することができる。
【００３５】
以上実施形態に基づいて本発明を説明したが、本発明は上記した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。例えば、図３の例では、ゲートラインを２つのブロックに分ける例について説明しているが、３つ以上のブロックに分けても良い。例えば、３つのブロックに分けて、それぞれのブロックを時分割で駆動するようにすれば、ゲート出力端子数及びゲート配線数をゲートライン数の１/３にすることが可能である。
【００３６】
また、図１の例では、ゲートドライバ２０とソースドライバ３０とを表示パネル部１０の一辺にのみ実装しているが、これに限るものではない。例えば、表示パネル部１０の側辺にゲートドライバ２０を設け、表示パネル部１０の下辺にソースドライバ３０を設けるような構成としても良い。
【００３７】
さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施形態に係る表示装置の、特に表示パネルモジュールの全体構成を示す図である。
【図２】表示パネル部に設けられる１つの表示画素の等価回路を示す図である。
【図３】選択部の詳細な構成を示すための図である。
【図４】本発明の一実施形態に係る表示装置のゲート走査のタイミングを示すタイミングチャートである。
【符号の説明】
【００３９】
Ｇ１〜Ｇ８００…ゲートライン、Ｔｒ１１，Ｔｒ１２…選択スイッチ、Ｔｒ２１，Ｔｒ２２…非選択スイッチ、１…ガラス基板、１０…表示パネル部、１０ａ…選択部、２０…ゲートドライバ、３０…ソースドライバ
【図１】
2008077007.tif 000003
【図２】
2008077007.tif 000004
【図３】
2008077007.tif 000005
【図４】
2008077007.tif 000006