(57)【要約】【課題】Ｓ／Ｎの低下を招くことなく、Ａ／Ｄ変換処理部に続くハードウエア、ソフトウエアの資産を無駄にすることなく、安価なパイプライン方式のＡ／Ｄ変換器を用いた場合であっても、過大入力時のＡ／Ｄ変換器のノイズ発生を防止できるようにする。【解決手段】パルス光源１１から出射された光パルスを光ファイバ１の一端側に入射し、その一端側に戻ってくる光を受光器１３に入射させ、受光器１３の出力信号をＡ／Ｄ変換部２５に入力してＮビット（Ｎは複数）のデジタル信号に変換し、そのＮビットのデジタル信号に対する処理を行い、光ファイバ１の伝送特性を測定する光パルス試験装置において、Ａ／Ｄ変換部２５は、Ｎビットに対してＡビット（Ａは整数）分だけ余裕の桁数を持ち、入力信号をＮ＋Ａビットのデジタル信号に変換するＡ／Ｄ変換器２６と、そのＮ＋Ａビットのデジタル信号をＮビットに圧縮するデータ圧縮手段２７とを有している。【選択図】図１
2008122108.tif 000002
【特許請求の範囲】
【請求項１】
パルス光源（１１）から出射された光パルスを試験対象の光ファイバ（１）の一端側に入射し、該光パルスに対して光ファイバの一端側に戻ってくる光を受光器（１３）に入射させ、該受光器の出力信号をＡ／Ｄ変換部（２５）に入力してＮビット（Ｎは複数）のデジタル信号に変換し、該Ｎビットのデジタル信号に対する処理を行い、前記試験対象の光ファイバの伝送特性を測定する光パルス試験装置において、
前記Ａ／Ｄ変換部は、
前記Ｎビットに対してＡビット（Ａは整数）分だけ余裕の桁数を持ち、入力信号をＮ＋Ａビットのデジタル信号に変換して出力するＡ／Ｄ変換器（２６）と、
前記Ａ／Ｄ変換器から出力されるＮ＋Ａビットのデジタル信号をＮビットに圧縮するデータ圧縮手段（２７）とを有していることを特徴とする光パルス試験装置。
【請求項２】
前記データ圧縮手段は、前記Ａ／Ｄ変換器から出力されるＮ＋Ａビットのデジタル信号のうち、任意の連続するＮビットのデータの最上位よりさらに上位側のビットに「１」のデータがない場合には、前記任意の連続するＮビットのデータを出力し、前記上位のビットに「１」のデータがある場合には、全ビット「１」のＮビットのデータを出力することを特徴とする請求項１記載の光パルス試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ファイバの伝送特性を一端側から測定するための光パルス試験装置において、Ａ／Ｄ変換処理において生じるノイズを低減するための技術に関する。
【背景技術】
【０００２】
光ファイバの伝送特性を一端側から測定するために、従来から図５に示す光パルス試験装置１０が用いられている。
【０００３】
この光パルス試験装置１０は、パルス光源１１から出射された光パルスを光カプラ１２および端子１０ａを介して試験対象の光ファイバ１の一端側に入射し、その光パルスに対して光ファイバ１の一端側に戻ってくる光（後方散乱光やフレネル反射光等）を光カプラ１２から受光器１３に入射させ、その受光器１３の出力信号を増幅器１４で増幅してＡ／Ｄ変換器１５に入力し、所定ビット数Ｎのデジタル信号に変換する。
【０００４】
そして、光ファイバ１に光パルスを入射したタイミングから一定時間が経過するまでに得られた一連のデジタル信号がメモリ１６に記憶され、その記憶されたＮビットのデジタル信号に基づいて、表示器１７の画面に、この一連のデジタル信号からなる波形が例えば図６のように表示される。この表示波形から、光ファイバ１の各位置の減衰特性や接続部の損失などが把握できる。
【０００５】
なお、制御部１８は、パルス光源１１の光パルスの出射タイミング、増幅器１４の利得、Ａ／Ｄ変換器１５のサンプリングタイミングおよびメモリ１６のアドレス指定などの制御およびＮビットデータに対する演算処理（対数処理等）を行い表示器１７に表示させる波形データを生成する。
【０００６】
上記構成の光パルス試験装置は例えば特許文献１に開示されている。
【０００７】
【特許文献１】特許第３００２３４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記構成の光パルス試験装置１０のＡ／Ｄ変換器１５は、例えばＮ＝１０とし、１ビット相当電圧Ｖｒを１ｍＶとすれば、０〜１０２３ｍＶまでの電圧値を出力することができ、ほぼ１０００倍のダイナミックレンジを有しているが、このＡ／Ｄ変換器１５のダイナミックレンジだけでは、光ファイバ１の近端からの強い戻り光と遠端からの弱い戻り光に対応できないため、上記のように受光器１３の出力信号を利得可変の増幅器１４で増幅してＡ／Ｄ変換器１５に入力している。
【０００９】
即ち、光ファイバ１の近端からの強い戻り光に対して増幅器１４の利得を下げ、遠端からの弱い戻り光に対して増幅器１４の利得を上げ、ダイナミックレンジを広げている。
【００１０】
ところが、フレネル反射光のレベルは後方散乱光に対して４０ｄＢ以上大きく、しかも、極めて急激に立ち上がるので、増幅器１４の利得をこのフレネル反射光のレベルに合った最適な利得に調整することが困難な場合が生じ、その時、設計上の最大入力電圧（２Ｎ−１）Ｖｒを超える過大信号がＡ／Ｄ変換器１５に入力される。
【００１１】
このような過大信号が入力された場合、Ａ／Ｄ変換器によっては、誤ったデジタル信号を出力する場合がある。特に、パイプライン方式のＡ／Ｄ変換器では、図６の点線で示しているようにアンダー側に大きなノイズｎが出る場合があり、このノイズが測定の大きな妨げとなっている。なお、フラッシュ型のＡ／Ｄ変換器ではそのようなノイズは発生しないが、パイプライン方式のＡ／Ｄ変換器に比べて消費電力が大きく、一般的に高価という欠点があり、しかも、入手が困難であるために、採用しにくいという事情がある。
【００１２】
そこで、パイプライン方式のＡ／Ｄ変換器の上記したノイズ発生現象を防ぐために、そのＡ／Ｄ変換器に対する入力信号のレベルを全体的に下げる方法が考えられるが、Ｓ／Ｎの低下を招き、特に遠端の特性の解析が困難になる。
【００１３】
また、最大入力電圧が大きいＡ／Ｄ変換器を用いることも可能であるが、必要な電圧分解能を維持するためには、出力データのビット数Ｎも必然的に多くしなければならず、その出力データを処理する後続回路（メモリ１６、制御部１８）も新規に設計しなおさなければならず、ハードウエア、ソフトウエアの資産を流用できないという問題が生じる。
【００１４】
本発明は、これらの問題を解決し、Ｓ／Ｎの低下を招くことなく、Ａ／Ｄ変換処理部に続くハードウエア、ソフトウエアの資産を無駄にすることなく、安価なパイプライン方式のＡ／Ｄ変換器を用いた場合であっても、過大入力時のＡ／Ｄ変換器のノイズ発生を防止することができる光パルス試験装置を提供することを目的としている。
【課題を解決するための手段】
【００１５】
前記目的を達成するために、本発明の請求項１の光パルス試験装置は、
パルス光源（１１）から出射された光パルスを試験対象の光ファイバ（１）の一端側に入射し、該光パルスに対して光ファイバの一端側に戻ってくる光を受光器（１３）に入射させ、該受光器の出力信号をＡ／Ｄ変換部（２５）に入力してＮビット（Ｎは複数）のデジタル信号に変換し、該Ｎビットのデジタル信号に対する処理を行い、前記試験対象の光ファイバの伝送特性を測定する光パルス試験装置において、
前記Ａ／Ｄ変換部は、
前記Ｎビットに対してＡビット（Ａは整数）分だけ余裕の桁数を持ち、入力信号をＮ＋Ａビットのデジタル信号に変換して出力するＡ／Ｄ変換器（２６）と、
前記Ａ／Ｄ変換器から出力されるＮ＋Ａビットのデジタル信号をＮビットに圧縮するデータ圧縮手段（２７）とを有している。
【００１６】
また、本発明の請求項２の光パルス試験装置は、請求項１記載の光パルス試験装置において、
前記データ圧縮手段は、前記Ａ／Ｄ変換器から出力されるＮ＋Ａビットのデジタル信号のうち、任意の連続するＮビットのデータの最上位よりさらに上位側のビットに「１」のデータがない場合には、前記任意の連続するＮビットのデータを出力し、前記上位のビットに「１」のデータがある場合には、全ビット「１」のＮビットのデータを出力することを特徴としている。
【発明の効果】
【００１７】
このように本発明の光パルス試験装置では、Ａ／Ｄ変換部が、Ｎビットに対してＡビット（Ａは整数）分だけ余裕の桁数を持ち、入力信号をＮ＋Ａビットのデジタル信号に変換して出力するＡ／Ｄ変換器（２６）と、前記Ａ／Ｄ変換器から出力されるＮ＋Ａビットのデジタル信号をＮビットに圧縮するデータ圧縮手段（２７）とを有しているので、出力ビット数を増すことなく、Ａ／Ｄ変換器への許容入力をほぼ２Ａ倍に拡大することができ、Ａ／Ｄ変換処理部に続くハードウエア、ソフトウエアの資産を無駄にすることなく、安価で入手が容易なパイプライン方式のＡ／Ｄ変換器であっても、過大入力時のノイズ発生を防止することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用した光パルス試験装置２０の構成を示しているが、パルス光源１１、光カプラ１２、受光器１３、増幅器１４、メモリ１６、表示器１７および制御部１８については、前記従来装置と同等であるので、同一符号を付している。
【００１９】
この光パルス試験装置２０では、パルス光源１１から出射された光パルスを、光カプラ１２および端子２０ａを介して試験対象の光ファイバ１の一端側に入射し、その光パルスに対して光ファイバ１の一端側に戻ってくる光（後方散乱光やフレネル反射光等）を光カプラ１２から受光器１３に入射させ、その受光器１３の出力信号を増幅器１４により増幅してＡ／Ｄ変換部２５に入力する。
【００２０】
なお、Ａ／Ｄ変換部２５に入力される信号の設計上の電圧範囲を、ビット数Ｎと１ビット相当電圧Ｖｒとで決まる０〜（２Ｎ−１）Ｖｒとし、メモリ１６および制御部１８の処理もＮビットで行うものとする。
【００２１】
また、前記したように、制御部１８は、パルス光源１１の光パルスの出射タイミング、増幅器１４の利得可変制御、Ａ／Ｄ変換部２５のサンプリングタイミングおよびメモリ１６のアドレス指定などの制御およびＮビートデータに対する演算処理（対数処理等）を行い表示器１７に表示させる波形データを生成する。
【００２２】
Ａ／Ｄ変換部２５は、増幅器１４の出力信号を受けてビット数Ｎのデジタル信号に変換する点では従来装置のＡ／Ｄ変換器１５と同様であるが、内部処理は異なっている。
【００２３】
このＡ／Ｄ変換部２５は、Ｎビットに対してＡビット（Ａは整数）分だけ余裕の桁数を持ち、入力信号をＮ＋Ａビットのデジタル信号に変換して出力するパイプライン方式のＡ／Ｄ変換器（２６）と、そのＡ／Ｄ変換器２６から出力されるＮ＋Ａビットのデジタル信号をＮビットに圧縮するデータ圧縮手段２７とを有している。
【００２４】
換言すれば、Ａ／Ｄ変換器２６は、Ｎビットで表される設計上の入力電圧範囲０〜（２Ｎ−１）Ｖｒの最大レベルをほぼ２Ａ倍（Ａは整数）に拡大した（２Ｎ＋Ａ−１）Ｖｒまでの信号の入力を許容し、入力信号をＮ＋Ａビットのデジタル信号に変換する。
【００２５】
例えば、Ｎ＝１０、Ａ＝１、Ｖｒ＝１ｍＶの場合で説明すると、Ａ／Ｄ変換器２６は、設計上の電圧範囲０〜１０２３ｍＶの２倍の０〜２０４７ｍＶまでの入力信号を許容することになり、この範囲内であれば、設計上の電圧範囲０〜１０２３ｍＶを超えた値、例えば１２８０ｍＶが入力された場合でもＡ／Ｄ変換器２６自体の入力範囲には十分余裕があり、ノイズを発生することなく、入力信号に対応した１１ビットデータ［１０１０００００００］を出力することになる。
【００２６】
このＡ／Ｄ変換器２６の出力データはデータ圧縮手段２７に入力されＮビットに圧縮される。
【００２７】
この圧縮処理は任意であるが、最も単純なものとしてリミッタ処理が考えられる。
リミッタ処理の場合、図２のように、入力信号の電圧が０〜１０２３ｍＶまでの範囲では、下位側１０ビットをそのままＮビットデータとして出力する。また、入力信号の電圧が１０２４ｍＶを超える範囲（最上位の１１ビット目のデータが「１」の場合）では、全ビット「１」の１０ビットデータをＮビットデータとして出力する。
【００２８】
なお、ここでは、Ｎ＝１０、Ａ＝１の場合で、１１ビット目のデータが「０」の場合には、下位側のＮビットのデータをそのまま出力し、１１ビット目のデータが「１」の場合には、全ビット「１」のＮビットデータを出力しているが、Ａが１より大きい場合も考慮して一般化して記載すると、Ａ／Ｄ変換器２６から出力されるＮ＋Ａビットのデジタル信号のうち、任意の連続するＮビットのデータの最上位よりさらに上位側のビットに「１」のデータがない場合には、前記任意の連続するＮビットのデータを出力し、前記上位のビットに「１」のデータがある場合には、全ビット「１」のＮビットのデータを出力することで、上記同様のリミッタ処理が行える。
【００２９】
また、上記のように、ある値を超えた範囲で一定値に固定されるハードリミッテング処理だけでなく、緩やかに増減するソフトリミッティング処理であってもよい。例えば、図３のように、入力信号の電圧が０から１０２３ｍＶより低い値Ｖ１（例えば７６７ｍＶ）までの範囲では、前記同様に下位側１０ビットをそのままＮビットデータとして出力し、入力信号の電圧がＶ１を超えてから２０４７ｍＶまでの範囲では、所定間隔で１０２３ｍＶまで段階的に上昇する１０ビットデータをＮビットデータとして出力する。
【００３０】
光ファイバ１に光パルスを入射したタイミングから一定時間が経過するまでにこのＡ／Ｄ変換部２５から出力された一連のＮビットのデータは、従来装置と同様にメモリ１６に記憶される。制御部１８は、その記憶されたＮビットデータに対する対数演算処理等を行い、光ファイバ１の特性を表す波形データを生成し、表示器１７の画面に、例えば図４のように表示する。この表示波形から、光ファイバ１の各位置の減衰特性や接続部の損失などが把握できる。
【００３１】
このように構成された光パルス試験装置２０のＡ／Ｄ変換部２５では、Ａ／Ｄ変換器２６への入力電圧を、従来のほぼ２Ａ倍まで許容することができ、予測される電圧より高い電圧が入力された場合でもＡ／Ｄ変換器２６からのノイズ発生を防ぐことができる。
【００３２】
また、Ａ／Ｄ変換器２６から出力されるＮ＋Ａビットのデータをデータ圧縮手段２７の処理によりＮビットに圧縮しているので、後続のメモリ１６や制御部１８のハードウエアおよびソフトウエアの構成は、従来のものと全く同じものが使用でき、これらの従前の資産を有効利用できる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態の構成を示す図
【図２】実施形態の要部の動作例を示す図
【図３】実施形態の要部の動作例を示す図
【図４】実施形態の測定結果の表示例を示す図
【図５】従来装置の構成を示す図
【図６】従来装置の測定結果の表示例を示す図
【符号の説明】
【００３４】
１……光ファイバ、１１……パルス光源、１２……光カプラ、１３……受光器、１４……増幅器、１６……メモリ、１７……表示器、１８……制御部、２０……光パルス試験装置、２５……Ａ／Ｄ変換部、２６……Ａ／Ｄ変換器、２７……データ圧縮手段
【図１】
2008122108.tif 000003
【図２】
2008122108.tif 000004
【図３】
2008122108.tif 000005
【図４】
2008122108.tif 000006
【図５】
2008122108.tif 000007
【図６】
2008122108.tif 000008