(57)【要約】【課題】絶縁膜を間に配する第１、第２パッド電極が、半導体基板上で占める占有面積を小さくする半導体装置の製造方法を提供すること。【解決手段】中間絶縁膜２１に必須間隔ＳＳを有するフォトレジスト膜５１が形成された状態で、第１の凹部３２及び第２の凹部３５を深さ方向ＹＹに向かい尻すぼみになるように形成することにより、中間絶縁膜上面２１ａの第１の長さＬ１を必須間隔ＳＳに、中間絶縁膜下面２１ｂの第２の長さＬ２を必須間隔ＳＳ以上に維持することができることから、中間絶縁膜上面２１ａの第１の長さＬ１を従来のように過大間隔ＷＷにすることなく、第１のパッド電極３３及び第２のパッド電極３６の絶縁性を確保することができ、換言すれば、第１のパッド電極上面３３ａ、中間絶縁膜上面２１ａ及び第２のパッド電極上面３６ａの合計面積である占有面積を、従来に比して小さくすることができる。【選択図】図３
2008147422.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の絶縁膜上における第１の領域及び第２の領域の間の第３の領域に、フォトレジスト膜を形成するレジストパターン形成工程と、
前記フォトレジスト膜をマスクとして前記絶縁膜のうち前記第１、第２の領域に対応する第１の部分及び第２の部分をエッチングによって除去することにより、前記絶縁膜に第１の凹部及び第２の凹部と前記第１、第２の凹部の間に配する前記絶縁膜の一部である中間絶縁膜とを形成する凹部形成工程と、
前記フォトレジスト膜を除去するレジスト膜除去工程と、
前記第１、第２の凹部中に、第１、第２のパッド電極を形成する電極形成工程と、を含み、
前記凹部形成工程では、前記第１、第２の凹部の底面である第１、第２の凹部底面と前記第１、第２の凹部の側面である第１、第２の凹部側面とがなす角である第１、第２の角度を９０度超過、１８０度未満となるように、前記第１、第２の凹部を形成することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記電極形成工程は、
（ａ）前記第１、第２の凹部中並びに前記中間絶縁膜上に亘って電極膜を形成する工程と、
（ｂ）前記電極膜のうち、前記中間絶縁膜上に形成された部分を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、
前記電極形成工程は、
前記（ａ）の工程後、前記第１、第２の凹部中の電極膜上に形成された第３、第４の部分と、前記中間絶縁膜上の電極膜上に形成された第５の部分を有する平坦化膜を形成する工程と、
前記平坦化膜の前記第５の部分を除去する工程と、
を有し、
前記（ｂ）の工程では、前記平坦化膜の前記第３、第４の部分をマスクとしてエッチングを行うことで、前記電極膜のうち、前記中間絶縁膜上に形成された部分を除去することを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板の絶縁膜上における第１の領域及び第２の領域の間の第３の領域に、フォトレジスト膜を形成するレジスト膜形成工程と、
前記フォトレジスト膜をマスクとして前記絶縁膜のうち前記第１、第２の領域に対応する第１の部分及び第２の部分を、前記第１、第２の部分の深さ方向に向かい尻すぼみになるようにエッチングによって除去することにより、前記絶縁膜に第１の凹部及び第２の凹部と前記第１、第２の凹部の間に配する前記絶縁膜の一部である中間絶縁膜とを形成する凹部形成工程と、
前記フォトレジスト膜を除去するレジスト膜除去工程と、
前記第１、第２の凹部中に、第１、第２のパッド電極を形成する電極形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板上に堆積された絶縁膜上における第１のパッド電極を形成すべき第１の領域及び第２のパッド電極を形成すべき第２の領域の間の第３の領域に、第１、第２のパッド電極の間の絶縁性の確保から必須となる間隔である必須間隔と実質的に等しい長さを有するフォトレジスト膜を形成するレジスト膜形成工程と、
前記フォトレジスト膜をマスクとして前記絶縁膜のうち前記第１、第２の領域に対応する第１の部分及び第２の部分を、前記第１、第２の部分の深さ方向に向かい尻すぼみになるようにエッチングによって除去することにより、（１）前記第１、第２の部分を除去することによって形成する第１の凹部及び第２の凹部であって、前記絶縁膜に前記第１、２の凹部の深さ方向に向かい、前記第１、２の凹部の前記深さ方向に垂直な断面積が小さくなる前記第１、第２の凹部を形成し、かつ、（２）前記絶縁膜のうち前記第１、第２のパッド電極の上面である第１のパッド電極上面及び第２のパッド電極上面から前記第１、第２のパッド電極の下面である第１のパッド電極下面及び第２のパッド電極下面までの前記第１、第２のパッド電極の厚みと略同等の厚みを有し、前記第１、第２のパッド電極を形成するための前記第１、第２の凹部の間に配する絶縁膜である中間絶縁膜であって、前記中間絶縁膜の上面である中間絶縁膜上面の前記第１、第２のパッド電極が並ぶ並び方向における最小の長さである第１の長さが、前記第１、第２のパッド電極の間の前記必須間隔に実質的に等しく、前記中間絶縁膜の下面である中間絶縁膜下面の前記並び方向における最小の長さである第２の長さが、前記必須間隔より長い前記中間絶縁膜を形成する凹部形成工程と、
前記フォトレジスト膜を除去するレジスト膜除去工程と、
前記第１、第２の凹部中に、前記第１、第２のパッド電極を形成する電極形成工程と、を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッド電極に係る半導体装置の製造方法に関する。
【背景技術】
【０００２】
図１２は、従来の半導体装置の製造方法を示す工程図である。図１２に示すように従来の半導体装置の製造方法は、電極膜堆積工程にあたるステップＳ２０１と、レジストパターン形成工程にあたるステップＳ２０２と、パッド電極形成工程にあたるステップＳ２０３とレジスト膜除去工程にあたるステップＳ２０４とを含む。図１３は、図１２に示す各工程における半導体装置の部分断面図である。図１３（ａ）〜（ｄ）の夫々は、図１２に示すステップＳ２０１〜Ｓ２０４の夫々に対応する。図１３中で、矢印で示す２方向は、後述の第１、第２のパッド電極が並ぶ並び方向ＸＸと図の上から下に向かう深さ方向ＹＹである。図１３（ａ）に示すように、ステップＳ２０１では半導体基板１００上に堆積された絶縁膜２００上に電極膜３００を堆積する。次に図１３（ｂ）に示すように、ステップＳ２０２では第１のパッド電極及び第２のパッド電極を形成すべき第１の領域３１０及び第２の領域３２０に、エッチングのためのマスクとして機能するフォトレジスト膜５００を形成する。次に図１３（ｃ）に示すように、ステップＳ２０３では、第１のパッド電極３１１及び第２のパッド電極３２１の間のパッド電極絶縁領域３３０に対応する部分（パッド電極絶縁空間３３１）を、深さ方向ＹＹに向かい上述の部分の深さ方向ＹＹに垂直な断面積が小さくなるようにエッチングで除去することによって、第１のパッド電極３１１及び第２のパッド電極３２１を形成する。次に図１３（ｄ）に示すように、ステップＳ２０４では、フォトレジスト膜５００を半導体基板１００上から除去する。
【０００３】
図１４（ａ）は設計上の半導体装置の部分断面図、（ｂ）は、その設計に基づき製造された実際の半導体装置の部分断面図である。図中の矢印で示す２方向は、後述の第１、第２のパッド電極が並ぶ並び方向ＸＸと図の上から下に向かう深さ方向ＹＹである。図１４（ａ）に示すように、エッチングで除去されることで生じるパッド電極絶縁空間３６１の深さ方向ＹＹに垂直な断面積が深さ方向ＹＹに向かい一定であることから、並び方向ＸＸのパッド電極絶縁空間３６１のパッド電極絶縁空間上面３６１ａ及びパッド電極絶縁空間下面３６１ｂの夫々の最小の長さは、半導体装置の第１のパッド電極３４１及び第２のパッド電極３５１の間の設計上の必須間隔ＳＳと等しい。
【０００４】
しかしながら、図１４（ｂ）に示すように、その設計に基づき製造された実際の半導体装置のエッチングで除去されることにより生じるパッド電極絶縁空間３９１の深さ方向ＹＹに垂直な断面積が深さ方向ＹＹに向かい小さくなることから、並び方向ＸＸのパッド電極絶縁空間３９１のパッド電極絶縁空間下面３９１ｂの最小の長さは、第１パッド電極３７１及び第２パッド電極３８１の間の実際の最小の間隔（以下、「過小間隔」という。）である過小間隔ＴＴとなる。過小間隔ＴＴが必須間隔ＳＳよりも小さいことから、第１のパッド電極３７１及び第２のパッド電極３８１の間の絶縁性を確保することが困難となる。そこで、従来の半導体装置の製造方法では、図１３（ｄ）において、並び方向ＸＸのパッド電極絶縁空間下面３３１ｂの最小の長さが必須間隔ＳＳと等しくなるように、必須間隔ＳＳに必須間隔ＳＳと過小間隔ＴＴとの差の分を加えた間隔である過大間隔ＷＷとし、並び方向ＸＸのパッド電極絶縁空間上面３３１ａの最小の長さが、過大間隔ＷＷと等しくなるようにしている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のような半導体装置の製造方法における並び方向ＸＸのパッド電極絶縁空間上面の最小の長さを、必須間隔よりも上述の差の分だけ大きい過大間隔と等しくなるようにしていることから、第１、第２のパッド電極を大きな占有面積で半導体基板上に形成せざるを得ないという問題がある。本発明はこのような問題に鑑み成されたものであり、従来に比して絶縁膜を間に配する第１、第２のパッド電極が、半導体基板上で占める占有面積を小さくする半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の半導体装置の製造方法では、半導体基板の絶縁膜上における第１の領域及び第２の領域の間の第３の領域に、フォトレジスト膜を形成するレジストパターン形成工程と、前記フォトレジスト膜をマスクとして前記絶縁膜のうち前記第１、第２の領域に対応する第１の部分及び第２の部分をエッチングによって除去することにより、前記絶縁膜に第１の凹部及び第２の凹部と前記第１、第２の凹部の間に配する前記絶縁膜の一部である中間絶縁膜とを形成する凹部形成工程と、前記フォトレジスト膜を除去するレジスト膜除去工程と、前記第１、第２の凹部中に、第１、第２のパッド電極を形成する電極形成工程と、を含み、前記凹部形成工程では、前記第１、第２の凹部の底面である第１、第２の凹部底面と前記第１、第２の凹部の側面である第１、第２の凹部側面とがなす角である第１、第２の角度を９０度超過、１８０度未満となるように、前記第１、第２の凹部を形成することを特徴とする。
【０００７】
この発明によれば、第１、第２の凹部底面と第１、第２の凹部側面とがなす角を９０度超過、１８０度未満となるように、第１、第２の凹部を形成するため、中間絶縁膜の上面の長さ（ここでいう上面の長さとは、中間絶縁膜の上面である中間絶縁膜上面の並び方向における最小の長さ）よりも、中間絶縁膜の下面の長さ（ここでいう下面の長さとは、中間絶縁膜の下面である中間絶縁膜下面の並び方向における最小の長さ）を大きくすることができる。そのため、中間絶縁膜上面の長さを従来のように過大間隔にすることなく、第１，２パッド電極の絶縁性を確保することが可能になり、換言すれば、第１のパッド電極上面、中間絶縁膜上面及び第２のパッド電極上面の合計面積である占有面積を、従来に比して小さくすることが可能である。
【０００８】
本発明では、前記電極形成工程は、（ａ）前記第１、第２の凹部中並びに前記中間絶縁膜上に亘って電極膜を形成する工程と、（ｂ）前記電極膜のうち、前記中間絶縁膜上に形成された部分を除去する工程と、を含むことが好ましい。
【０００９】
本発明では、前記電極形成工程は、前記（ａ）の工程後、前記第１、第２の凹部中の電極膜上に形成された第３、第４の部分と、前記中間絶縁膜上の電極膜上に形成された第５の部分を有する平坦化膜を形成する工程と、前記平坦化膜の前記第５の部分を除去する工程と、を有し、前記（ｂ）の工程では、前記平坦化膜の前記第３、第４の部分をマスクとしてエッチングを行うことで、前記電極膜のうち、前記中間絶縁膜上に形成された部分を除去することが好ましい。
【００１０】
本発明の半導体装置の製造方法では、半導体基板の絶縁膜上における第１の領域及び第２の領域の間の第３の領域に、フォトレジスト膜を形成するレジストパターン形成工程と、前記フォトレジスト膜をマスクとして前記絶縁膜のうち前記第１、第２の領域に対応する第１の部分及び第２の部分を、前記第１、第２の部分の深さ方向に向かい尻すぼみになるようにエッチングによって除去することにより、前記絶縁膜に第１の凹部及び第２の凹部と前記第１、第２の凹部の間に配する前記絶縁膜の一部である中間絶縁膜とを形成する凹部形成工程と、前記フォトレジスト膜を除去するレジスト膜除去工程と、前記第１、第２の凹部中に、第１、第２のパッド電極を形成する電極形成工程と、を含むことを特徴とする。
【００１１】
本発明の半導体装置の製造方法では、半導体基板上に堆積された絶縁膜上における第１のパッド電極を形成すべき第１の領域及び第２のパッド電極を形成すべき第２の領域の間の第３の領域に、第１、第２のパッド電極の間の絶縁性の確保から必須となる間隔である必須間隔と実質的に等しい長さを有するフォトレジスト膜を形成するレジストパターン形成工程と、前記フォトレジスト膜をマスクとして前記絶縁膜のうち前記第１、第２の領域に対応する第１の部分及び第２の部分を、前記第１、第２の部分の深さ方向に向かい尻すぼみになるようにエッチングによって除去することにより、（１）前記第１、第２の部分を除去することによって形成する第１の凹部及び第２の凹部であって、前記絶縁膜に前記第１、２の凹部の深さ方向に向かい、前記第１、２の凹部の前記深さ方向に垂直な断面積が小さくなる前記第１、第２の凹部を形成し、かつ、（２）前記絶縁膜のうち前記第１、第２のパッド電極の上面である第１のパッド電極上面及び第２のパッド電極上面から前記第１、第２のパッド電極の下面である第１のパッド電極下面及び第２のパッド電極下面までの前記第１、第２のパッド電極の厚みと略同等の厚みを有し、前記第１、第２のパッド電極を形成するための前記第１、第２の凹部の間に配する絶縁膜である中間絶縁膜であって、前記中間絶縁膜の上面である中間絶縁膜上面の前記第１、第２のパッド電極が並ぶ並び方向における最小の長さである第１の長さが、前記第１、第２のパッド電極の間の前記必須間隔に実質的に等しく、前記中間絶縁膜の下面である中間絶縁膜下面の前記並び方向における最小の長さである第２の長さが、前記必須間隔より長い前記中間絶縁膜を形成する凹部形成工程と、前記フォトレジスト膜を除去するレジスト膜除去工程と、前記第１、第２の凹部中に、前記第１、第２のパッド電極を形成する電極形成工程と、を含むことを特徴とする。
【００１２】
この発明によれば、凹部形成工程で、中間絶縁膜に必須間隔を有するフォトレジスト膜が形成された状態で、第１、第２の凹部を深さ方向に向かい尻すぼみになるように形成することにより、中間絶縁膜上面の第１の長さを必須間隔に、中間絶縁膜下面の第２の長さを必須間隔以上に維持することが可能であることから、中間絶縁膜上面の第１の長さを従来のように過大間隔にすることなく、第１，２パッド電極の絶縁性を確保することが可能になり、換言すれば、第１のパッド電極上面、中間絶縁膜上面及び第２のパッド電極上面の合計面積である占有面積を、従来に比して小さくすることが可能である。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の製造方法に関する実施形態を図面に沿って説明する。
図１は、本実施形態の半導体装置の製造方法を示す工程図である。図１に示すように本実施形態の製造方法は、レジストパターン形成工程にあたるステップＳ１０１、凹部形成工程にあたるステップＳ１０２、レジスト膜除去工程にあたるステップＳ１０３、ビアホール形成工程にあたるステップＳ１０４、配線電極形成工程にあたるステップＳ１０５、平坦化膜堆積工程にあたるステップＳ１０６、パッド電極不要部露出工程にあたるステップＳ１０７、パッド電極形成工程にあたるステップＳ１０８、平坦化膜除去工程にあたるステップＳ１０９及び保護膜形成工程にあたるステップＳ１１０を含む。
【００１４】
図２〜１１は、図１に示す各工程における半導体装置の部分断面図である。図中の破断線の右側が後述の第１、第２のパッド電極が形成されるパッドエリアであり、破断線の左側が第１、第２の配線電極が形成される配線エリアである。各工程は、パッドエリア及び配線エリアに同時に行われることから、以下の説明は、基本的に、工程毎に行う。但し、説明及び理解を容易にすべく、同一の工程を、エリア毎に行うこともある。また図の左右方向は後述の第１、第２のパッド電極が並ぶ並び方向であり、上から下に向かう方向は後述の深さ方向である。
【００１５】
図２に示すようにステップＳ１０１では、図の下方から上方に向けて基板上面１０ａに絶縁性の下地膜７０、パッドエリア下地電極６１，６２、配線エリア下地電極６３及び絶縁膜２０が形成された半導体基板１０を用いる。下地膜７０及び絶縁膜２０としては、例えばシリコン酸化物等を用いても良い。パッドエリア下地電極６１，６２、配線エリア下地電極６３としては、例えばアルミニウム膜やアルミニウム膜及びチタン膜、窒化チタン膜の積層構造等を用いても良い。パッドエリアでは、フォトリソグラフィー法によって、第１の領域３１及び第２の領域３４の間の第３の領域３７に、エッチングのためのマスクとして機能するフォトレジスト膜５１を形成する。ここで第３の領域３７は、並び方向ＸＸにおける第１の領域３１及び第２の領域３４の間の中間絶縁膜２１の中間絶縁膜上面２１ａの第１の長さＬ１が、絶縁膜２０上の第１のパッド電極３３を形成すべき第１の領域３１及び第２のパッド電極３６を形成すべき第２の領域３４の間の必須間隔ＳＳに等しい中間絶縁膜２１を残すべき箇所である。また配線エリアでは、フォトリソグラフィー法によって、絶縁膜２０上の配線エリア下地電極６３の略真上の位置となり、後述の配線電極を形成すべき第４の領域４１以外にフォトレジスト膜５１を形成する。
【００１６】
次に、図３に示すようにステップＳ１０２のパッドエリアでは、乾式のエッチングによって、絶縁膜２０のうち第１の領域３１及び第２の領域３４に対応する第１の部分（第１の凹部３２）及び第２の部分（第２の凹部３５）を、第１、第２の部分の深さ方向ＹＹに向かい、第１、第２の部分の深さ方向ＹＹに垂直な断面積が小さくなるように除去する。それにより、絶縁膜２０にパッドエリア下地電極６１及びパッドエリア下地電極６２に到達しない後述の第１のパッド電極及び第２のパッド電極の厚みＤと略同等の寸法の深さとなり、第１の凹部３２及び第２の凹部３５の底面である第１の凹部底面３２ｂ及び第２の凹部底面３５ｂと、第１の凹部３２及び第２の凹部３５の側面である第１の凹部側面３２ｃ及び第２の凹部側面３５ｃとが成す角度である第１の角度θ１及び第２の角度θ２が９０度超過、１８０度未満となる第１の凹部３２及び第２の凹部３５を形成する。そして第１の長さＬ１である中間絶縁膜上面２１ａ及び第２の長さＬ２である中間絶縁膜下面２１ｂを有す中間絶縁膜２１が形成される。また配線エリアでは、乾式のエッチングによって、絶縁膜２０の第４の領域４１に対応する第４の部分（第４の凹部４２）を除去することにより、絶縁膜２０に配線エリア下地電極６３に到達しない第１の凹部３２及び第２の凹部３５と略同等の寸法の深さとなる第４の凹部４２を形成する。
【００１７】
次に、図４に示すようにステップＳ１０３では、レジスト除去剤を用いてパッド及び配線エリアの絶縁膜２０（中間絶縁膜２１を含む）上のフォトレジスト膜５１を除去する。
【００１８】
次のステップＳ１０４は、図５（ａ）に示すビアホール用レジスト膜形成サブ工程、図５（ｂ）に示すビアホール用エッチングサブ工程及び図５（ｃ）に示すビアホール用レジスト膜除去サブ工程から成る。
【００１９】
図５（ａ）に示すビアホール用レジスト膜形成サブ工程のパッドエリアでは、フォトリソグラフィー法によって、第１のビアホール領域８１及び第２のビアホール領域８３以外の絶縁膜２０（中間絶縁膜２１を含む）上にエッチングのためのマスクとして機能するフォトレジスト膜５２を形成する。ここで第１のビアホール領域８１及び第２のビアホール領域８３は、第１の凹部３２とパッドエリア下地電極６１とを結ぶ第１のビアホール８２及び第２の凹部３５とパッドエリア下地電極６２とを結ぶ第２のビアホール８４を形成すべき箇所である。配線エリアでは、フォトリソグラフィー法によって、第４の凹部４２と配線エリア下地電極６３とを結ぶ第３のビアホール８６及び第４のビアホール８８を形成すべき第３のビアホール領域８５及び第４のビアホール領域８７以外の絶縁膜２０上にエッチングのためのマスクとして機能するフォトレジスト膜５２を形成する。
【００２０】
図５（ｂ）に示すビアホール用エッチングサブ工程のパッドエリアでは、乾式のエッチングによって、第１のビアホール領域８１及び第２のビアホール領域８３に対応する部分（第１のビアホール８２及び第２のビアホール８４）を除去することにより、第１のビアホール８２及び第２のビアホール８４を形成する。配線エリアでは、乾式のエッチングによって、第３のビアホール領域８５及び第４のビアホール領域８７に対応する部分（第３のビアホール８６及び第４のビアホール８８）を除去することにより、第３のビアホール８６及び第４のビアホール８８を形成する。
【００２１】
図５（ｃ）に示すビアホール用レジスト膜除去サブ工程では、レジスト除去剤を用いてパッドエリア及び配線エリアの絶縁膜２０（中間絶縁膜２１を含む）上のフォトレジスト膜５２を除去する。
【００２２】
次のステップＳ１０５は、図６（ａ）に示す電極膜堆積サブ工程、図６（ｂ）に示す配線電極用レジスト膜形成サブ工程、図６（ｃ）に示す配線電極用エッチングサブ工程及び図６（ｄ）に示す電極用レジスト膜除去サブ工程から成る。
【００２３】
図６（ａ）に示す電極膜堆積サブ工程のパッドエリア及び配線エリアでは、乾式の成膜法でパッドエリア及び配線エリアの全体に電極膜３０を堆積する。
【００２４】
図６（ｂ）に示す配線電極用レジスト膜形成サブ工程のパッドエリアでは、フォトリソグラフィー法によって、パッドエリアの全体にフォトレジスト膜５３を形成する。配線エリアでは、フォトリソグラフィー法によって、第３のビアホール８６及び第４のビアホール８８の略真上となる電極膜３０上の後述の第１、第２の配線電極を形成すべき箇所にフォトレジスト膜５３を形成する。
【００２５】
図６（ｃ）に示す配線電極用エッチングサブ工程のパッドエリア及び配線エリアでは、乾式のエッチングによって電極膜３０のフォトレジスト膜５３が形成されていない部分を除去することで第１の配線電極４３及び第２の配線電極４４を形成する。
【００２６】
図６（ｄ）に示す配線電極用レジスト膜除去サブ工程のパッドエリアでは、レジスト除去剤を用いて電極膜３０上のフォトレジスト膜５３を除去する。配線エリアでは、レジスト除去剤を用いて第１の配線電極４３及び第２の配線電極４４上のフォトレジスト膜５３を除去する。
【００２７】
図７に示すステップＳ１０６では、上述の電極用レジスト膜除去サブ工程を経た半導体基板１０の基板上面１０ａ側のパッドエリア及び配線エリアに乾式の成膜法によって絶縁性の下層膜９１を堆積した後、湿式の成膜法によって下層膜９１上に絶縁性の平坦化膜９２を堆積する。平坦化膜９２は、第１の凹部３２及び第２の凹部３５中の電極膜３０の上方に形成された第３の部分９２ａ及び第４の部分９２ｂと、中間絶縁膜２１上の電極膜３０の上方に形成された第５の部分９２ｃを有している。平坦化膜９２は、平坦化膜９２上を機械的研磨で平坦化しても良い。尚、ここで下層膜９１及び平坦化膜９２の二層で形成しているが、一層（例えば湿式の成膜法によって形成する平坦化膜９２）だけ形成することとしても良い。
【００２８】
図８に示すステップＳ１０７では、乾式及び湿式のエッチング法によって、図の上方から下方に向かいパッドエリアの電極膜上面３０ａが露出するまでパッドエリア及び配線エリアの下層膜９１及び平坦化膜９２を除去する。
【００２９】
図９に示すステップＳ１０８は、乾式のエッチング法によって、図の上方から下方に向かいパッドエリアの電極膜上面３０ａから第１のパッド電極上面３３ａ及び第２のパッド電極上面３６ａまでの厚みで露出した電極膜３０を除去する。これによって厚みＤの第１のパッド電極上面３３ａ及び第１のパッド電極下面３３ｂを有する第１のパッド電極３３と第２のパッド電極上面３６ａ及び第２のパッド電極下面３６ｂを有する第２のパッド電極３６とが形成される。
【００３０】
図１０に示すステップＳ１０９のパッドエリアでは、乾式のエッチング法によって、第１のパッド電極３３及び第２のパッド電極３６上の夫々の下層膜９１及び平坦化膜９２と第１のパッド電極側面３３ｃ及び第２のパッド電極側面３６ｃの周囲ＲＲの絶縁膜２０（中間絶縁膜２１を含む）を除去する。これによって第１のパッド電極上面３３ａと第２のパッド電極上面３６ａが露出される。配線エリアでは、乾式のエッチング法によって、平坦化膜９２と下層膜上面９１ａから第１の配線電極上面４３ａ及び第２の配線電極上面４４ａまでの厚みで下層膜９１を除去する。これによって第１の配線電極上面４３ａ及び第２の配線電極上面４４ａが露出される。
【００３１】
次のステップＳ１１０は、図１１（ａ）に示す保護膜堆積サブ工程、図１１（ｂ）に示す保護膜用レジスト膜形成サブ工程、図１１（ｃ）に示す保護膜用エッチングサブ工程及び図１１（ｄ）に示す保護膜用レジスト膜除去サブ工程から成る。
【００３２】
図１１（ａ）に示す保護膜堆積サブ工程では、ステップＳ１０９を経た半導体基板１０の基板上面１０ａ側のパッドエリア及び配線エリアに、乾式の成膜法によって絶縁性の下層の保護膜９３及び上層の保護膜９４を堆積する。ここで、中間絶縁膜２１があった箇所にも下層の保護膜９３である絶縁膜を堆積することから、再び第１のパッド電極３３及び第２のパッド電極３６の間に絶縁膜を配することになる。保護膜を下層の保護膜９３及び上層の保護膜９４の二層構造としているが、１層のみ、または三層以上であっても良い。
【００３３】
図１１（ｂ）に示す保護膜用レジスト膜形成サブ工程では、フォトリソグラフィー法によってパッドエリア及び配線エリアの後述する第１のパッド電極接合部及び第２のパッド電極接合部を形成すべき箇所以外の上層の保護膜９４上にフォトレジスト膜５４を形成する。
【００３４】
図１１（ｃ）に示す保護膜用エッチングサブ工程では、乾式のエッチング法によってパッドエリア及び配線エリアの後述する第１のパッド電極接合部及び第２のパッド電極接合部を形成すべき箇所の下層の保護膜９３及び上層の保護膜９４を除去する。これによって第１のパッド電極３３及び第２のパッド電極３６に第１のパッド電極接合部３３ｄ及び第２のパッド電極接合部３６ｄを形成する。
【００３５】
図１１（ｄ）に示す保護膜用レジスト膜除去サブ工程では、レジスト除去剤を用いてパッドエリア及び配線エリアの上層の保護膜９４上のフォトレジスト膜５４を除去する。
【００３６】
上述の実施形態では、以下の効果が得られる。
（１）凹部形成工程Ｓ１０２で、中間絶縁膜２１に必須間隔ＳＳを有するフォトレジスト膜５１が形成された状態で、第１の凹部３２及び第２の凹部３５を深さ方向ＹＹに向かい尻すぼみになるように形成することにより、中間絶縁膜上面２１ａの第１の長さＬ１を必須間隔ＳＳに、中間絶縁膜下面２１ｂの第２の長さＬ２を必須間隔ＳＳ以上に維持することができることから、中間絶縁膜上面２１ａの第１の長さＬ１を従来のような必須間隔ＳＳとマージンとを合計した間隔である過大間隔ＷＷにすることなく、第１のパッド電極３３及び第２のパッド電極３６の絶縁性を確保することができ、換言すれば、第１のパッド電極上面３３ａ、中間絶縁膜上面２１ａ及び第２のパッド電極上面３６ａの合計面積である占有面積を、従来に比して小さくすることができる。
【００３７】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形や改良等は、本発明に含まれるものである。つまり上述の実施形態では、パッド電極を第１、第２のパッド電極として二つのパッド電極を形成しているが、三つ以上のパッド電極を形成しても良い。
【００３８】
また、配線電極を第１、第２の配線電極として二つの配線電極を形成しているが、三つ以上の配線電極を形成しても良い。
【００３９】
また、絶縁膜を介したパッドエリア下地電極と第１、第２のパッド電極の二層の電極の構成で形成しているが、単層または三層以上の電極の構成で形成しても良い。
【００４０】
また、絶縁膜を介した配線エリア下地電極と第１、第２の配線電極の二層の電極の構成で形成しているが、単層または三層以上の電極の構成で形成しても良い。
【００４１】
また、第１、第２の配線電極を一つの凹部である第４の凹部に形成しているが、第１、第２の配線電極の夫々に対し対応する二つの凹部を設けて、二つの凹部の夫々に形成しても良い。
【図面の簡単な説明】
【００４２】
【図１】本発明の本実施形態の半導体装置の製造方法を示す工程図。
【図２】レジストパターン形成工程における半導体装置の部分断面図。
【図３】凹部形成工程における半導体装置の部分断面図。
【図４】レジスト膜除去工程における半導体装置の部分断面図。
【図５】（ａ）〜（ｃ）は、ビアホール形成工程における半導体装置の部分断面図。
【図６】（ａ）〜（ｄ）は、配線電極形成工程における半導体装置の部分断面図。
【図７】平坦化膜堆積工程における半導体装置の部分断面図。
【図８】パッド電極不要部露出工程における半導体装置の部分断面図。
【図９】パッド電極形成工程における半導体装置の部分断面図。
【図１０】平坦化膜除去工程における半導体装置の部分断面図。
【図１１】（ａ）〜（ｄ）は、保護膜形成工程における半導体装置の部分断面図。
【図１２】従来の半導体装置の製造方法を示す工程図。
【図１３】図１２に示す各工程における半導体装置の部分断面図。
【図１４】（ａ）は設計上の半導体装置の部分断面図、（ｂ）は、その設計に基づき製造された実際の半導体装置の部分断面図。
【符号の説明】
【００４３】
１０，１００…半導体基板、２０，２００…絶縁膜、２１…中間絶縁膜、２１ａ…中間絶縁膜上面、２１ｂ…中間絶縁膜下面、５１，５２，５３，５４，５００…フォトレジスト膜（マスク）、３１，３１０…第１の領域、３２…第１の凹部（第１の部分）、３２ｂ…第１の凹部底面、３２ｃ…第１の凹部側面、３０…電極膜、３３，３１１，３４１，３７１…第１のパッド電極、３３ａ…第１のパッド電極上面、３３ｂ…第１のパッド電極下面、３４，３２０…第２の領域、３５…第２の凹部（第２の部分）、３５ｂ…第２の凹部底面、３５ｃ…第２の凹部側面、３６，３２１，３５１，３８１…第２のパッド電極、３６ａ…第２のパッド電極上面、３６ｂ…第２のパッド電極下面、３７…第３の領域、９２…平坦化膜、９２ａ…第３の部分、９２ｂ…第４の部分、９２ｃ…第５の部分、ＳＳ…絶縁性の確保から必須となる最小の間隔（必須間隔）、ＸＸ…並び方向、ＹＹ…深さ方向、θ１…第１の角度、θ２…第２の角度、Ｌ１…第１の長さ、Ｌ２…第２の長さ、Ｄ…厚み。
【図１】
2008147422.tif 000003
【図２】
2008147422.tif 000004
【図３】
2008147422.tif 000005
【図４】
2008147422.tif 000006
【図５】
2008147422.tif 000007
【図６】
2008147422.tif 000008
【図７】
2008147422.tif 000009
【図８】
2008147422.tif 000010
【図９】
2008147422.tif 000011
【図１０】
2008147422.tif 000012
【図１１】
2008147422.tif 000013
【図１２】
2008147422.tif 000014
【図１３】
2008147422.tif 000015
【図１４】
2008147422.tif 000016