(57)【要約】【課題】  高分解能ステージと、低分解能ステージとを交換する手間を無くし、小型、軽量な位置決めステージと、この位置決めステージに使用される積層型圧電アクチュエータを提供する。【解決手段】  積層型圧電素子１００と、該積層型圧電素子に通電することによって前記積層型圧電素子に変位を発生させる電気回路１３０とを備えた積層型圧電アクチュエータ２００において、前記積層型圧電素子１００が電気的に絶縁された複数の小積層型圧電素子１１０，１２０に分割され、電気回路１３０が切替手段１４０を有し、該切替手段１４０により、前記複数個の小積層型圧電素子の全てに通電する場合と、一部に通電する場合とに切替可能とした。【選択図】      図２
2008147219.tif 000002
【特許請求の範囲】
【請求項１】
積層型圧電素子と、該積層型圧電素子に通電することによって前記積層型圧電素子に変位を発生させる電気回路とを備えた積層型圧電アクチュエータにおいて、前記積層型圧電素子が電気的に絶縁された複数の小積層型圧電素子に分割され、前記回路が切替手段を有し、該切替手段により、前記複数個の小積層型圧電素子の全てに通電する場合と、一部に通電する場合とに切替可能としたことを特徴とする積層型圧電アクチュエータ。
【請求項２】
前記複数個に分割された小積層型圧電素子のそれぞれが、全て同じ厚さの圧電素子を同じ枚数積層してなることを特徴とする請求項１に記載の積層型圧電アクチュエータ。
【請求項３】
前記一部に通電される小積層型圧電素子の圧電素子の厚さが、他の小積層型圧電素子の圧電素子の厚さより厚いことを特徴とする請求項１に記載の積層型圧電アクチュエータ。
【請求項４】
前記複数個に分割された小積層型圧電素子の少なくとも１つが、他の小積層型圧電素子の積層枚数より多いことを特徴とする請求項１又は３に記載の積層型圧電アクチュエータ。
【請求項５】
請求項１から４のいずれかに記載の積層型圧電アクチュエータを用い、前記複数個の小積層型圧電素子の全てに通電して大きなストローク量を得る場合と、前記複数個の小積層型圧電素子の一部に通電して高分解能を得る場合とに切り替えて使用することを特徴とする積層型圧電アクチュエータの駆動方法。
【請求項６】
可動部と固定部との間に積層型圧電アクチュエータを設け、該積層型圧電アクチュエータへの通電により位置決めをする位置決めステージにおいて、前記積層型圧電アクチュエータとして、請求項１から４のいずれかに記載の積層型圧電アクチュエータを用いたことを特徴とする位置決めステージ。
【請求項７】
積層型圧電アクチュエータの変位量を、変位センサアンプにより増幅して検出する変位センサにおいて、前記変位センサ１つに対して複数の変位センサアンプを設け、前記積層型圧電アクチュエータとして請求項１から４のいずれかに記載の積層型圧電アクチュエータの変位量を、前記複数個の小積層型圧電素子の全てに通電する場合と、一部に通電する場合とで、前記変位センサアンプを切り替えて測定可能としたことを特徴とする変位センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造装置等においてナノメートルオーダーの位置決めに使用される位置決めステージに関し、特に、位置決めステージに用いられる積層型圧電アクチュエータに関する。
【背景技術】
【０００２】
近時の半導体装置における回路の微細化、高集積化に伴い、例えば、露光装置（ステッパ）等の半導体製造装置では、シリコンウエハを高い精度で位置決めする必要がある。そこで、このようなシリコンウエハを保持したステージの位置決めに圧電素子（主に積層型圧電素子）が用いられるようになってきている。
【０００３】
圧電素子の制御方法は、ファンクションジェネレータなどのアナログ信号源や、Ｄ／Ａコンバータからのアナログ信号源をドライバで増幅して圧電素子に電圧を印加するなどの方法がある。前者の場合は、ファンクションジェネレータかドライバのノイズレベルのどちらか悪い方、後者の場合は、Ｄ／Ａの１ｂｉｔ当たりの分解能かドライバのノイズレベルのどちらか悪い方によって圧電素子の分解能が制限される。
【０００４】
電圧駆動では、通常は、所望の変位量を得るために、コンピュータで発生させた指令値を圧電素子に印加し、圧電素子を変位させる。そして、圧電素子の変位量を変位計によって測定し、そのデータをコンピュータにフィードバックし、コンピュータに新たな指令値を発生させる（例えば、特許文献１  特開平１−１８１５８０）。
【０００５】
このような原理を利用した位置決めステージとして、図６に示す特許文献２（特開２００３−１３９５０４）に記載されたものが知られている。この位置決めステージ１０は、ステージとなる可動部１１と、固定部１２とを有する。これら可動部１１と固定部１２とは、一体構成の金属板に、ワイヤーカット加工などによって金属板を貫通するスリット１４を図示のように形成したものである。可動部１１と固定部１２とは、スリット１４で分離されるが、４カ所にあるコ字状のスリット１４を入り込ませた部分では、素材が薄くなった状態で可動部１１と固定部１２とは接続している。この薄くなった部分が平行バネ１３として作用し、可動部１１と固定部１２とは、Ｙ方向に弾性変位が可能となっている。
【０００６】
可動部１１には凹部１６が形成され、ここには、アクチュエータとしての積層型圧電素子１５があり、この積層型圧電素子１５は、長手方向の一端を固定部１２に、他端を可動部１１にそれぞれ固定している。積層型圧電素子１５は、所定の電圧が印加されることで、Ｙ方向に伸縮する。
【０００７】
変位センサ２０は、可動部１１に設けられた凹部１７（図６において紙面に垂直な方向に窪むように形成されている）に支持部材２１が２本のネジによって固定され、固定部１２に設けられた凹部１７（凹部１６と同様に図６において紙面に垂直な方向に窪むように形成されている）にヘッド２２が２本のネジによって固定されて、位置決めステージ１０に装着されている。
【０００８】
変位センサ本体２３は、可撓性の絶縁基板の上に、４つの抵抗体をスパッタリング等によって形成したものである。可動部１１と固定部１２との間にＹ方向の変位が生じると、変位センサ本体２３の絶縁基板に湾曲した変位（歪み）となって伝達され、変位センサ本体２３に形成された４つの抵抗体には伸縮となって表れ、その抵抗値が変化する。そこで、４つの抵抗体をブリッジ接続することで、この抵抗値の変化を測定し、Ｙ方向の変位量を求めることができる。
【０００９】
図７は、位置決めステージ１０の駆動回路のブロック図である。この図によって、位置決めステージ１０の作用を説明する。制御部１８からドライバ１９へ積層型圧電素子１５の駆動信号が送られると、ドライバ１９から積層型圧電素子１５へ所定の電圧が印加される。これにより積層型圧電素子１５が伸縮変位すると、固定部１２に対して可動部１１がＹ方向に移動する。可動部１１が移動すると、可動部１１に固定されている支持部材２１がＹ方向に移動するので、このときに変位センサ本体２３に歪みが生じる。変位センサ本体２３の４つの抵抗体は、前述したようにブリッジ回路に接続されており、所定のブリッジ入力電圧を変位センサ本体２３に印加しておくことで、この歪みの大きさに対応するブリッジ出力電圧を得ることができる。
【００１０】
得られたブリッジ出力電圧は、変位センサアンプ２５によって、所定の増幅率で増幅され、この増幅された電圧の値から制御部１８において変位センサ２０が、検知した変位量が求められる。制御部１８は、変位センサ２０が所望する変位量を示すようにさらにドライバ１９に積層型圧電素子１５の駆動信号を送り、変位センサ２０が目的とした変位量を示した状態で、積層型圧電素子１５の伸縮状態を保持する。
【００１１】
図６に示す積層型圧電素子１５の外形形状は、５ｍｍ×５ｍｍ×２０ｍｍで１５０Ｖの電圧印加に対して、変位量１７．８μｍが得られた。また、位置決めステージ１０の外形形状は、６０ｍｍ×６０ｍｍ×１５ｍｍで、剛性は、０．０１４μｍ／Ｎ、材質はアルミニウムで、積層型圧電素子１５に１５０Ｖの電圧を印加することで、１６．８μｍのストロークが得られた。
【００１２】
【特許文献１】特開平１−１８１５８０
【特許文献２】特開２００３−１３９５０４
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ファンクションジェネレータ等のアナログ制御信号源、ドライバノイズ及びＤ／Ａコンバータの１ｂｉｔ当たりの分解能が一定の場合、位置決めステージ１０のストロークを大きくすると分解能は低下し、位置決めステージ１０のストロークを小さくすると分解能は上がる。そして、位置決めステージ１０のストロークは比較的短くてもよいが、高分解能で使用したいという要求と、分解能は比較的低分解能でもよいが、ステージのストロークを長くしたいという要求が、同じ用途で生じることがある。
【００１４】
このような場合、従来の位置決めステージでは、ストロークの短い高分解能ステージと、ストロークが長い低分解能ステージを、要求に応じて交換するか、２つ組み合わせた構造にする。しかし、交換する方式では、交換作業が煩雑になり、２つ組み合わせた構成にすると、大型化し、高コスト化する、といった問題があった。
【００１５】
本発明は、このような問題の解決を図ったもので、上記２つの性能を１つの位置決めステージで実現することによって、高分解能ステージと、低分解能ステージとを交換する手間を無くした小型、軽量な位置決めステージと、この位置決めステージに使用される積層型圧電アクチュエータ及びその駆動方法と、積層型圧電アクチュエータの変位量を測定する変位センサと、を提供しようとするものである。
【課題を解決するための手段】
【００１６】
上記の目的を達成するために本発明の積層型圧電アクチュエータは、積層型圧電素子と、該積層型圧電素子に通電することによって前記積層型圧電素子に変位を発生させる電気回路とを備えた積層型圧電アクチュエータにおいて、前記積層型圧電素子が電気的に絶縁された複数の小積層型圧電素子に分割され、前記回路が切替手段を有し、該切替手段により、前記複数個の小積層型圧電素子の全てに通電する場合と、一部に通電する場合とに切替可能としたことを特徴としている。
【００１７】
前記複数個に分割された小積層型圧電素子のそれぞれが、全て同じ厚さの圧電素子を同じ枚数積層してなる構成としたり、前記一部に通電される小積層型圧電素子の圧電素子の厚さが、他の小積層型圧電素子の圧電素子の厚さより厚い構成とすることができる。または、前記複数個に分割された小積層型圧電素子の少なくとも１つが、他の小積層型圧電素子の積層枚数より多い構成としてもよい。
【００１８】
本発明の積層型圧電アクチュエータの駆動方法は、上記のいずれかの積層型圧電アクチュエータを用い、前記複数個の小積層型圧電素子の全てに通電して大きなストローク量を得る場合と、前記複数個の小積層型圧電素子の一部に通電して高分解能を得る場合とに切り替えて使用することを特徴としている。
【００１９】
本発明の位置決めステージは、可動部と固定部との間に積層型圧電アクチュエータを設け、該積層型圧電アクチュエータへの通電により位置決めをする位置決めステージにおいて、前記いずれかの積層型圧電アクチュエータを用いたことを特徴としている。
【００２０】
本発明の変位センサは、積層型圧電アクチュエータの変位量を、変位センサアンプにより増幅して検出する変位センサにおいて、前記変位センサ１つに対して複数の変位センサアンプを設け、前記積層型圧電アクチュエータとして前記のいずれかに記載の積層型圧電アクチュエータの変位量を、前記複数個の小積層型圧電素子の全てに通電する場合と、一部に通電する場合とで、前記変位センサアンプを切り替えて測定可能としたことを特徴としている。
【発明の効果】
【００２１】
本発明の積層型圧電アクチュエータは、積層型圧電素子が、複数の小積層型圧電素子に分割されているので、小積層型圧電素子の全てに通電する場合には、ストロークが大きな積層型圧電アクチュエータとして使用でき、小積層型圧電素子の一部に通電する場合には、分解能の優れた積層型圧電アクチュエータとして使用できる。また、これらの切替は、電気回路に設けられた切替スイッチなどの切替手段で電気回路を切り替えればよく、積層型圧電素子を交換する必要がない。また、従来使用していた積層型圧電素子を分割するだけなので、装置を大型化することもなく、省スペース化、低コスト化を図ることができる。
【００２２】
また、本発明の変位センサによれば、積層型圧電アクチュエータを高ストローク、低分解能で使用する場合と、低ストローク、高分解能で使用する場合の双方で、変位センサアンプを切り替えて使用するので、いずれの場合でも、適切な測定範囲と分解能とを備えた変位測定が可能となる。また、電気的な変更だけなので、省スペース化、低コスト化することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を添付図面を参照して説明する。
図１に本発明の積層型圧電アクチュエータに使用する積層型圧電素子１００の構成を示す。積層型圧電素子１００は、たとえば、図６の位置決めステージ１０の積層型圧電素子１５として使用することができるものである。積層型圧電素子１００は、小積層型圧電素子１１０と小積層型圧電素子１２０とを、例えば接着剤により接合して一体化し、又は、グリーンシート法などにより一体成形し、直列に積層配置して構成されている。なお、積層型圧電素子１００は、図１のような２分割の構成に限るものではなく、例えば、３分割以上に分割してもよい。小積層型圧電素子１１０と１２０とは、使用する圧電素子（圧電セラミック）の一層の厚みや積層数は、任意である。
【００２４】
図１に示す実施例では、小積層型圧電素子１１０と１２０とは、圧電セラミックの厚さと積層された層数も同じになっている。このように小積層型圧電素子１１０と１２０を同一の構成とすることによって、同じ小積層型圧電素子１１０又は１２０を製造すればよくなり、積層型圧電素子１００の製造コストを下げることが可能となる。
【００２５】
また、このように分割した構成にすることによって、サブナノメートルオーダーの位置決めにおいても、小積層型圧電素子１１０又は１２０の最小変位分解能に相当する電圧を、例えば１０ｍＶ〜１００ｍＶ程度まで高くすることができ、結果としてＳ／Ｎ比が大きくなり、分解能を向上させることができる。また、小積層型圧電素子１１０又は１２０の容量を小さくできるので、応答性が向上し、高速駆動が可能になる。さらに、最小変位分解能に対応する電圧を上げることができる。
【００２６】
小積層型圧電素子１１０は、圧電セラミックス１１１と内部電極１１２ａ，１１２ｂとが交互に積層され、さらに保護層１１３ａ，１１３ｂが上下から挟み込むサンドイッチ構造をしている。隣り合う圧電セラミックス１１１には互いに逆向きとなる電界が内部電極１１２ａ，１１２ｂによって印加されるように、内部電極１１２ａ，１１２ｂが一層おきに外部電極１１４ａ，１１４ｂに接続されている。
【００２７】
保護層１１３ａ，１１３ｂは、圧電セラミックス１１１と同じ材料で構成され、絶縁体層として設けられている。
【００２８】
外部電極１１４ａ，１１４ｂは、例えば銀ペーストを印刷して焼き付けることによって形成される。また、外部電極１１４ａ，１１４ｂにはそれぞれハンダ付け等によってリード線１１５ａ，１１５ｂが取り付けられている。
【００２９】
小積層型圧電素子１１０と内部電極１１２ａ，１１２ｂとからなる積層体の側面（圧電セラミックス１１１の積層方向に平行な面をいう）には耐湿性に優れる樹脂被膜１１６が設けられている。この樹脂被膜１１６は小積層型圧電素子１１０の使用環境下における水蒸気から、外部電極１１４ａ，１１４ｂを保護するように機能する。
【００３０】
他方の小積層型圧電素子１２０は、小積層型圧電素子１１０と同じ構成で、圧電セラミックス１２１と内部電極１２２ａ，１２２ｂとが交互に積層され、さらに保護層１２３ａ，１２３ｂが上下から挟み込むサンドイッチ構造をしている。隣り合う圧電セラミックス１２１には互いに逆向きとなる電界が内部電極１２２ａ，１２２ｂによって印加されるように、内部電極１２２ａ，１２２ｂが一層おきに外部電極１２４ａ，１２４ｂに接続されている。小積層型圧電素子１２０における保護層１２３ａ，１２３ｂ、外部電極１２４ａ，１２４ｂ、リード線１２５ａ，１２５ｂ、樹脂被膜１２６は、小積層型圧電素子１１０の対応する構成と同様である。
【００３１】
図２は、本発明の積層型圧電アクチュエータ２００の全体構成を示す図である。積層型圧電アクチュエータ２００は、積層型圧電素子１００と、この積層型圧電素子１００に通電することによって積層型圧電素子１００に変位を発生させる電気回路１３０とから構成される。電気回路１３０は、電源となるドライバ１９に接続されている。
【００３２】
前述したように、積層型圧電素子１００は、２つの小積層型圧電素子１１０，１２０に分割され、電気回路１３０には手動の切替スイッチなどからなる切替手段１４０が設けられている。
【００３３】
小積層型圧電素子１１０の一方の外部電極１１４ａは、２つに分岐して一方はドライバ１９の一方の電極１９ａに接続し、もう一方は、切替手段１４０の接点１４２に接続している。
【００３４】
小積層型圧電素子１１０の他方の外部電極１１４ｂは、小積層型圧電素子１２０の同じ側の外部電極１２４ｂと接続されて、さらに切替手段１４０の接点１４３に接続し、小積層型圧電素子１２０の外部電極１２４ａは、切替手段１４０の共通接点１４１に接続している。
【００３５】
積層型圧電素子１００自身の持つ分解能は、サブナノレベルであるが、実際には、積層型圧電素子１００に電圧を供給するドライバ１９のノイズレベルによって制限されることが多い。たとえば、１５０Ｖの電圧印加に対して１５μｍの変位が得られる積層型圧電素子１００の場合、ドライバ１９のノイズレベルが１０ｍＶとすると、ノイズレベルでの分解能は１５μｍ×１０ｍＶ／１５０Ｖ＝１ｎｍとなる。したがって、１５０Ｖの電圧印加に対して７．５μｍの変位が得られる積層型圧電素子の場合、７．５×１０ｍＶ／１５０Ｖ＝０．５ｎｍとなり、分解能を２倍に改善することができる。
【００３６】
また、積層型圧電素子１００に電圧を印加する制御信号源としてＤ／Ａコンバータを使用した場合であって、上記の電圧１５０Ｖに対して１５μｍの変位が得られる積層型圧電素子１００の場合、１０Ｖ出力で１２ｂｉｔのＤ／Ａコンバータ出力を、ドライバ１９によって１５倍に増幅して１５０Ｖの電圧を積層型圧電素子１００に印加すると、１ｂｉｔ当たりの印加電圧は、１５×１０Ｖ／２１２＝１５０Ｖ／４０９６＝３６．６ｍＶとなる。積層型圧電素子１００のストロークが１５μｍとすると、１ｂｉｔ当たりの位置決めステージ１０の移動量は、（１５μｍ／１５０Ｖ）×３６．６ｍＶ＝３．６６ｎｍとなり、これが位置決めステージＡの分解能となる。
【００３７】
位置決めステージＡの分解能を向上させるには、積層型圧電素子１００のストロークを小さくすればよい。たとえば、積層型圧電素子１００のストロークを、上記１５μｍの１／２の７．５μｍとすると、分解能も３．６６／２＝１．８３ｎｍとなる。一方、ノイズレベルも同じ１０ｍｖとすると、ノイズレベルの分解能は、７．５μｍ１０ｍＶ／１５０Ｖ＝０．５０ｎｍになる。よって分解能を２倍に改善することが可能である。
【００３８】
図２に示すように、切替手段１４０の共通接点１４１と接点１４２が導通した状態になると、小積層型圧電素子１１０の外部電極１１４ａと小積層型圧電素子１２０の外部電極１２４ａとが共にドライバ１９の一方の電極１９ａに接続する。また、小積層型圧電素子１１０の外部電極１１４ｂと小積層型圧電素子１２０の外部電極１２４ｂとは、接点１４３を経由してドライバ１９の他方の電極１９ｂに接続する。したがって、小積層型圧電素子１１０と小積層型圧電素子１２０の双方にドライバ１９からの電圧が印加され、積層型圧電素子１００の全体が伸縮することになる。
【００３９】
小積層型圧電素子１１０と小積層型圧電素子１２０を接続した状態の積層型圧電素子１００は、従来例で述べた積層型圧電素子１５と同様の外形形状を有し、５ｍｍ×５ｍｍ×２０ｍｍである。また、位置決めステージＡに取り付けた状態で、小積層型圧電素子１１０と小積層型圧電素子１２０の双方に１５０Ｖの電圧を印加したとき、変位量１５μｍ（ストローク量）が得られた。１ｂｉｔ当たりの分解能は、前述の通り、３．６６ｎｍである。これによって、低分解能ではあるが、高ストロークの積層型圧電アクチュエータと、これを用いた位置決めステージＡを得ることができた。
【００４０】
次に、図３によって、低ストローク、高分解能の場合を説明する。切替手段１４０で、共通接点１４１と接点１４３を短絡させる。すると、小積層型圧電素子１１０の外部電極１１４ａは、ドライバ１９の一方の電極１９ａに、他方の外部電極１１４ｂはドライバ１９の他方の電極１９ｂに接続されるので、小積層型圧電素子１１０は伸縮する。
【００４１】
一方、小積層型圧電素子１２０の外部電極１２４ａ，１２４ｂは、共にドライバ１９の電極１９ｂに接続されるので、同電位となり小積層型圧電素子１２０には、電圧が印加されない状態となる。したがって、小積層型圧電素子１２０は、伸縮しない。
【００４２】
本発明の実施例では、小積層型圧電素子１１０と小積層型圧電素子１２０とは、寸法的に同じ構成なので、小積層型圧電素子１１０のストロークは７．５μｍとなり、１ｂｉｔ当たりの分解能は約１．８ｎｍとなる。すなわち、ストロークが半分になったが、分解能は２倍へと大きく向上した。
【００４３】
図４は、本発明の位置決めステージＡのブロック図である。従来例と共通する部分は説明を省き、相違点を中心に説明する。位置決めステージＡの構成は、基本的には従来例に示す位置決めステージ１０と同様である。積層型圧電素子１５に代えて積層型圧電アクチュエータ２００としている。変位センサ２０は、積層型圧電アクチュエータ２００の変位量を検出するものである。ところで、本発明の積層型圧電アクチュエータ２００は、積層型圧電素子１００の全体に通電して高ストローク、低分解能で使用する場合と、一部の小積層型圧電素子１１０のみに通電して低ストローク、高分解能で使用する場合とに切り替えて使用できるようになっている。これに対し、同じ変位センサアンプ２５を使用すると、たとえば、一方の高ストローク、低分解能では十分であるが、低ストローク、高分解能では、分解能が不十分になるといった問題が起こる。そのため、変位センサ２０もそれぞれに応じたアンプを使用して、変位量を検出する必要がある。従来このような場合には、高ストローク、低分解能用の変位センサと変位センサアンプの組合せを設けるとともに、低ストローク、高分解能用の変位センサと変位センサアンプの組合せの２組を設ける必要があった。
【００４４】
これに対し、本発明の変位センサ２０は、第１変位センサアンプ２６と、第２変位センサアンプ２７の２つのアンプを切り替えて使用できるようにしている。第１変位センサアンプ２６は、従来の変位センサアンプ２５と同じものでよい。そして、たとえば、積層型圧電素子１００の全体に通電して高ストローク、低分解能で使用する場合は、第１変位センサアンプ２６を使用し、一部の小積層型圧電素子１１０のみに通電して低ストローク、高分解能で使用する場合には、第２変位センサアンプ２７を使用する。第１変位センサアンプ２６は、増幅率を小さくして感度を下げ、第２変位センサアンプ２７は増幅率を大きくして感度を上げている。第１変位センサアンプ２６と第２変位センサアンプ２７との切り替えは、手動スイッチ２８などを使用する。このような構成とすることで、高ストロークの場合でも高分解能の場合でも、適切な測定範囲と分解能とを備えた変位センサを得ることができる。なお、変位センサアンプは、２つに限定されるものではなく３つ以上設けてもよい。
【００４５】
図５は、本発明の積層型圧電素子１００の電圧−変位量曲線である。上側の「全体」が積層型圧電素子１００全体の場合で、下側の「一部」は、小積層型圧電素子１１０のみに通電した場合である。いずれの場合も、電圧を上げると変位量も増加するが、「全体」、「一部」ともにヒステリシスがあり、電圧を上げるときと、下げるときでは異なる曲線を描いている。また、「一部」の場合の変位量は「全体」の変位量の１／２となっている。
【００４６】
本発明の実施例では、積層型圧電素子１００を２分割し、双方の小積層型圧電素子１１０，１２０の仕様を同一にした、そのため、同じ小積層型圧電素子を製造し、任意の２つを組み合わせることで、本発明の積層型圧電素子１００とすることができ、製造コストを下げることが可能となる。
【００４７】
しかし、分割の仕方はこの実施例に限定されるものではない。たとえば、低ストロークを発生する小積層型圧電素子１１０のストロークが、上記実施例では積層型圧電素子１００の１／２であったが、積層する枚数を減少して１／２以下にすれば、さらに分解能を小さくすることが可能となる。また、２分割ではなく、３分割以上に分割し、直列に接続することで、分解能を種々の大きさにすることもできる。また、一部の小積層型圧電素子の積層枚数を多くすることで、全体のストロークを大きくすることができる。
【００４８】
また、小積層型圧電素子のストロークを小さくして分解能を上げる方法としては、小積層型圧電素子を構成する圧電セラミックスの厚さを変更する方法がある。圧電セラミックスの変位量は、積層型圧電素子の長さと印加電圧が同じ場合には、圧電セラミックスの厚さ（内部電極間隔）に反比例する。したがって、分解能を上げる小積層型圧電素子の圧電セラミックス（内部電極間隔）を厚いものにして内部電極間隔を拡げることなどにより、低ストローク化し、高分解能を得ることも可能である。
【図面の簡単な説明】
【００４９】
【図１】本発明の積層型圧電アクチュエータに使用する積層型圧電素子の構成を示す図である。
【図２】本発明の積層型圧電アクチュエータの全体構成を示す図である。
【図３】低ストローク、高分解能に切り替えた状態を示す図である。
【図４】本発明の位置決めステージの駆動回路のブロック図である。
【図５】本発明の積層型圧電素子の電圧−変位量曲線である。
【図６】従来の位置決めステージの構成を示す図である。
【図７】従来の位置決めステージの駆動回路のブロック図である。
【符号の説明】
【００５０】
Ａ        位置決めステージ
２０      変位センサ
２６      第１変位センサアンプ
２７      第２変位センサアンプ
１００    積層型圧電素子
１１０，１２０    小積層型圧電素子
１３０    電気回路
１４０    切替手段
２００    積層型圧電アクチュエータ
【図１】
2008147219.tif 000003
【図２】
2008147219.tif 000004
【図３】
2008147219.tif 000005
【図４】
2008147219.tif 000006
【図５】
2008147219.tif 000007
【図６】
2008147219.tif 000008
【図７】
2008147219.tif 000009