(57)【要約】【課題】縦線雑音を防止した液晶表示装置を提供する。【解決手段】Ｎ番目水平ラインに沿って赤色、緑色、青色の順で反復配列される第１サブ画素と、第１サブ画素とジグザグ状に形成され、Ｎ＋１番目水平ラインに沿って緑色、青色、赤色の順で反復配列される第２サブ画素と、水平ラインに沿って形成されたゲートラインと、ジグザグ状のサブ画素に沿って屈曲するように形成され、ゲート絶縁膜を介してゲートラインと交差するデータラインと、ゲートライン及びデータラインと接続された薄膜トランジスタ２００と、各サブ画素に形成され、薄膜トランジスタと接続された画素電極１００と、各サブ画素に形成され、ゲート絶縁膜及び保護膜を介して画素電極と重なってストレージキャパシタをなすストレージ電極２１〜２６と、を含み、赤色の第２サブ画素のストレージキャパシタの容量が、赤色の第１サブ画素のストレージキャパシタの容量よりも大きい。【選択図】図３
2008122972.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ（Ｎは自然数）番目の水平ラインに沿って、赤色、緑色、及び青色の順で反復的に配列される第１サブ画素、ならびに前記Ｎ番目の水平ラインの第１サブ画素とジグザグ状に形成され、Ｎ＋１番目の水平ラインに沿って、緑色、青色、及び赤色の順で反復的に配列される第２サブ画素と、
前記水平ラインに沿って形成されたゲートラインと、
前記ジグザグ状に配列された第１及び第２サブ画素に沿って屈曲するように形成され、ゲート絶縁膜を間に置いて前記ゲートラインと交差するデータラインと、
前記ゲートライン及び前記データラインのそれぞれと電気的に接続された薄膜トランジスタと、
前記第１及び第２サブ画素のそれぞれに形成され、前記薄膜トランジスタと電気的に接続された画素電極と、
前記第１及び第２サブ画素のそれぞれに形成され、前記ゲート絶縁膜及び保護膜を間に置いて前記画素電極と重なってストレージキャパシタを形成するストレージ電極と、
を含み、
前記Ｎ＋１番目の水平ラインにおける赤色の第２サブ画素のストレージキャパシタの容量が、前記Ｎ番目の水平ラインにおける赤色の第１サブ画素のストレージキャパシタの容量よりも大きいことを特徴とする液晶表示装置。
【請求項２】
前記Ｎ番目の水平ラインにおける緑色及び青色の第１サブ画素のストレージキャパシタの容量は、前記Ｎ番目の水平ラインにおける赤色の第１サブ画素のストレージキャパシタの容量よりも大きく、
前記Ｎ＋１番目の水平ラインにおける緑色及び青色の第２サブ画素のストレージキャパシタの容量は、前記Ｎ番目の水平ラインにおける赤色の第１サブ画素のストレージキャパシタの容量よりも大きいことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記Ｎ番目の水平ラインにおける緑色及び青色の第１サブ画素のストレージキャパシタの容量はそれぞれ同じであり、かつ、前記Ｎ＋１番目の水平ラインにおける緑色及び青色の第２サブ画素のストレージキャパシタの容量はそれぞれ同じであり、
前記Ｎ番目の水平ラインにおける緑色及び青色の第１サブ画素のストレージキャパシタの容量が、前記Ｎ＋１番目の水平ラインにおける緑色及び青色の第２サブ画素のストレージキャパシタの容量よりも大きいことを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記Ｎ番目の水平ラインにおける赤色、緑色、及び青色の第１サブ画素のストレージキャパシタの容量の合計と、前記Ｎ＋１番目の水平ラインにおける緑色、青色、及び赤色の第２サブ画素のストレージキャパシタの容量の合計とは、同じであることを特徴とする請求項３記載の液晶表示装置。
【請求項５】
前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されたストレージ電極の広さが、前記Ｎ番目の水平ラインの赤色の第１サブ画素に形成されたストレージ電極の広さよりも大きいことを特徴とする請求項１記載の液晶表示装置。
【請求項６】
前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素に形成されたストレージ電極の広さが、前記Ｎ番目の水平ラインの赤色の第１サブ画素に形成されたストレージ電極の広さよりも大きく、
前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されたストレージ電極の広さが、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素に形成されたストレージ電極の広さよりも大きいことを特徴とする請求項５記載の液晶表示装置。
【請求項７】
前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素に形成されたストレージ電極の広さが、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素に形成されたストレージ電極の広さよりも大きいことを特徴とする請求項６記載の液晶表示装置。
【請求項８】
前記Ｎ番目及びＮ＋１番目の水平ラインの赤色、緑色、及び青色の第１及び第２サブ画素に形成されたストレージ電極の広さは同一であり、
前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素においてストレージ電極と前記画素電極との間に形成された保護膜の厚さが、前記Ｎ番目の水平ラインの赤色の第１サブ画素においてストレージ電極と前記画素電極との間に形成された保護膜の厚さよりも小さいことを特徴とする請求項１記載の液晶表示装置。
【請求項９】
前記Ｎ番目の水平ラインの青色及び緑色の第１サブ画素において前記画素電極と前記ストレージ電極との間に形成された保護膜の厚さが、前記Ｎ番目の水平ラインの赤色の第１サブ画素において前記画素電極と前記ストレージ電極との間に形成された保護膜の厚さよりも小さく、
前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素において前記画素電極と前記ストレージ電極との間に形成された保護膜の厚さが、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素において前記画素電極と前記ストレージ電極との間に形成された保護膜の厚さよりも小さいことを特徴とする請求項８記載の液晶表示装置。
【請求項１０】
前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素において前記ストレージ電極と前記画素電極との間に形成された保護膜の厚さはそれぞれ同じであり、かつ、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素において前記ストレージ電極と前記画素電極との間に形成された保護膜の厚さはそれぞれ同じであり、
前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素における前記ストレージ電極と前記画素電極との間に形成された保護膜の厚さは、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素における前記ストレージ電極と前記画素電極との間に形成された前記保護膜の厚さよりも小さいことを特徴とする請求項９記載の液晶表示装置。
【請求項１１】
前記ゲートラインにスキャン信号を供給するゲート駆動回路と、
複数の前記データラインに接続された一の出力ラインを有し、前記データラインに画素データ信号を供給するデータ駆動回路と、をさらに含むことを特徴とする請求項１記載の液晶表示装置。
【請求項１２】
前記データ駆動回路の一の出力ラインと前記複数のデータラインとの間にそれぞれ形成され、前記データラインを順次にターンオンさせる複数のトランジスタをさらに含むことを特徴とする請求項１１記載の液晶表示装置。
【請求項１３】
Ｎ（Ｎは自然数）番目の水平ラインに沿って、赤色、緑色、及び青色の順で反復的に配列される第１サブ画素、ならびに前記Ｎ番目の水平ラインの第１サブ画素とジグザグ状に形成され、Ｎ＋１番目の水平ラインに沿って、緑色、青色、及び赤色の順で反復的に配列される第２サブ画素の前記水平ラインに沿って、ゲートラインを形成する段階と、
前記ジグザグ状に配列された前記第１及び第２サブ画素に沿って屈曲し、ゲート絶縁膜を間に置いて前記ゲートラインと交差するデータラインを形成する段階と、
前記ゲートライン及び前記データラインのそれぞれと電気的に接続される薄膜トランジスタを形成する段階と、
前記第１及び第２サブ画素のそれぞれに、前記薄膜トランジスタと電気的に接続される画素電極を形成する段階と、
前記第１及び第２サブ画素のそれぞれに、前記ゲート絶縁膜及び保護膜を間に置いて前記画素電極と重なってストレージキャパシタを形成するストレージ電極を形成する段階と、
を含み、
前記Ｎ＋１番目の水平ラインにおける赤色の第２サブ画素のストレージキャパシタの容量を、前記Ｎ番目の水平ラインにおける赤色の第１サブ画素のストレージキャパシタの容量よりも大きく形成することを特徴とする液晶表示装置の製造方法。
【請求項１４】
前記ストレージ電極を形成する段階は、
前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されるストレージ電極の広さを、前記Ｎ番目の水平ラインの赤色の第１サブ画素に形成されるストレージ電極の広さよりも大きく形成する段階を含むことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項１５】
前記ストレージ電極を形成する段階は、
前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素に形成されるストレージ電極の広さをそれぞれ同一に形成し、
前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素に形成されるストレージ電極の広さをそれぞれ同一に形成し、
前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素に形成されるストレージ電極の広さを、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素に形成されるストレージ電極の広さよりも大きく形成し、
前記Ｎ番目及びＮ＋１番の水平ラインの緑色及び青色の第１及び第２サブ画素に形成されるストレージ電極を、前記Ｎ番目の水平ラインの赤色の第１サブ画素に形成されるストレージ電極よりも大きく、かつ、前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されるストレージ電極よりも小さく形成する段階を含むことを特徴とする請求項１４記載の液晶表示装置の製造方法。
【請求項１６】
前記ストレージ電極を形成する段階は、
前記ストレージ電極を同一の面積で形成し、
前記保護膜を形成する段階は、
前記Ｎ番目及びＮ＋１番目の水平ラインの赤色、緑色、及び青色の第１及び第２サブ画素に形成されたストレージ電極に重ねられる保護膜の厚さをそれぞれ異なるように形成する段階を含むことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項１７】
前記保護膜を形成する段階は、
前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されたストレージ電極と重ねられる保護膜の厚さを、前記Ｎ番目の水平ラインの赤色の第１サブ画素に形成されたストレージ電極と重ねられる保護膜の厚さよりも小さく形成する段階を含むことを特徴とする請求項１６記載の液晶表示装置の製造方法。
【請求項１８】
前記保護膜を形成する段階は、
前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素に形成されたストレージ電極のそれぞれと重ねられる保護膜の厚さは互いに同じで、前記Ｎ番目の水平ラインの赤色の第１サブ画素に形成されたストレージ電極と重ねられる保護膜の厚さよりも小さく、かつ、前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されたストレージ電極と重ねられる保護膜の厚さよりも大きく形成する段階と、
前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素に形成されたストレージ電極のそれぞれと重ねられる保護膜の厚さは互いに同じで、前記Ｎ番目の水平ラインの赤色の第１サブ画素に形成されたストレージ電極と重ねられる保護膜の厚さよりも小さく、かつ、前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されたストレージ電極と重ねられる保護膜の厚さよりも大きく形成する段階と、を含むことを特徴とする請求項１７記載の液晶表示装置の製造方法。
【請求項１９】
前記保護膜を形成する段階は、
前記保護膜上にフォトレジストを形成する段階と、
前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素に形成されたストレージ電極と重ねられる第１スリット領域、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素に形成されたストレージ電極と重ねられる第２スリット領域、ならびに前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されたストレージ電極と重ねられる第３スリット領域を有するマスクを用いて、前記フォトレジストを露光する段階と、
前記露光されたフォトレジストを介して前記保護膜をエッチングする段階と、をさらに含み、
前記第１〜第３スリット領域の大きさは、互いに同じであり、
前記第１スリット領域のスリットの個数は、前記第２スリット領域のスリットの個数よりも少なく、前記第３スリット領域のスリットの個数は、前記第１スリット領域のスリットの個数よりも少なく形成され、
前記第１〜第３スリット領域の前記スリット間の距離が同じであることを特徴とする請求項１８記載の液晶表示装置の製造方法。
【請求項２０】
Ｎ（Ｎは自然数）番目の水平ラインに沿って、赤色、緑色、及び青色の順に反復的に配列される第１サブ画素、ならびに前記Ｎ番目の水平ラインの第１サブ画素とジグザグ状に形成され、Ｎ＋１番目の水平ラインに沿って、緑色、青色、及び赤色の順で反復的に配列される第２サブ画素と、
前記水平ラインに沿って形成されたゲートラインと、
前記ジグザグ状に配列された第１及び第２サブ画素に沿って屈曲するように形成され、ゲート絶縁膜を間に置いて前記ゲートラインと交差するデータラインと、
前記ゲートライン及び前記データラインのそれぞれと電気的に接続された薄膜トランジスタと、
前記第１及び第２サブ画素のそれぞれに形成され、前記薄膜トランジスタと電気的に接続された画素電極と、
前記第１及び第２サブ画素のそれぞれに形成され、前記ゲート絶縁膜及び保護膜を間に置いて前記画素電極と重なってストレージキャパシタを形成するストレージ電極と、
を含み、
前記Ｎ番目の水平ラインにおける赤色、緑色、及び青色の第１サブ画素のストレージキャパシタと、前記Ｎ＋１番目の水平ラインにおける赤色、緑色、及び青色の第２サブ画素のストレージキャパシタとが異なることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその製造方法に係り、特に、デルタ形態で配列されたサブ画素を有する液晶表示装置の縦線雑音（ｖｅｒｔｉｃａｌ  ｌｉｎｅ  ｄｅｆｅｃｔｓ）を防止した液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
現在、表示装置として最も使用されているのは、性能及び価格的な側面で有利なＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）である。しかし、ＣＲＴは、軽量、薄型、及び小型化が困難であるため、近年は、液晶表示装置が幅広く使用されている。
【０００３】
従来の薄膜トランジスタ基板は、スキャン信号を供給するゲートラインＧＬ１〜ＧＬｎと、ゲートラインＧＬ１〜ＧＬｎと交差して形成され、データ信号を供給するデータラインＤＬ１〜ＤＬｎと、ゲートラインＧＬ１〜ＧＬｎ及びデータラインＤＬ１〜ＤＬｍの間に接続された薄膜トランジスタと、赤色、緑色、青色の画素領域に形成され、薄膜トランジスタと連結された画素電極と、を具備する。
【０００４】
この際、薄膜トランジスタは、ゲートラインと接続されたゲート電極と、データラインと接続されたソース電極と、画素電極と接続されたドレイン電極と、ゲート電極及びゲート絶縁膜を間に置いて重畳され、ソース電極とドレイン電極との間にチャンネルを形成する半導体層と、ソース電極及びドレイン電極と半導体層との間のオーミック接触のためのオーミックコンタクト層と、を具備する。このような薄膜トランジスタは、ゲートラインのスキャン信号に応答してデータラインの画像データ信号を画素電極に供給して保持する。
【０００５】
画素電極は、薄膜トランジスタからの画像データ信号が供給されると、カラーフィルタ基板の共通電極との電圧差で液晶を駆動して、光透過率を調節する。
【０００６】
ゲートラインは、横方向に平行に形成され薄膜トランジスタにスキャン信号を供給する。このような液晶表示装置の薄膜トランジスタ基板は、文字を除いたイメージを表現するために、ＤＳＣ（Ｄｉｇｉｔａｌ  Ｓｔｉｌｌ  Ｃａｍｅｒａ）などの画像情報が重要視される低解像度表示装置の場合、曲線表示に有利なデルタ画素配列を有する薄膜トランジスタ基板が使用されている。
【０００７】
この際、データラインは、デルタ配列で形成された画素電極と重畳されないように曲がって形成され、薄膜トランジスタに画像データ信号を供給する。デルタ配列で形成された画素電極では、一番目水平方向のサブ画素領域は、赤色Ｒ１、緑色Ｇ１、青色Ｂ１で形成され、二番目水平方向へのサブ画素領域は、緑色Ｇ２、青色Ｂ２、赤色Ｒ２で形成され、一番目水平方向のサブ画素と二番目水平方向のサブ画素とが繰り返し配列され形成される。この際、一番目水平方向の赤色サブ画素と二番目水平方向の緑色及び青色サブ画素が一つの画素を構成する。このようなデルタ形態でサブ画素が配列された液晶表示装置の駆動の際、一番目データ駆動回路の一つの出力端に３個のデータラインが接続され、スキャン信号が供給される毎に、３個のデータラインに順次に画素データ信号が供給される。
【０００８】
このようにして３個のデータラインが一つのデータ駆動回路の出力端と接続されると一番目ゲートラインと連結された一番目画素電極に充電される画素データ信号と、その次のゲートラインの三番目画素電極に充電される画素データ信号の充電時間が互いに異なって、同一の色を表示する画素電極の充電率差によって縦線の不良などの表示不良が発生される。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、本発明が達成しようとする技術的課題は、第２水平ラインに沿って配置された赤色サブ画素のストレージキャパシタ容量を、第１水平ラインに沿って配置された赤色サブ画素のストレージキャパシタ容量よりも大きくして、赤色サブ画素の充電率の差異による縦線不良を防止した液晶表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記の技術的課題を解決するために、本発明は、Ｎ（Ｎは自然数）番目の水平ラインに沿って、赤色、緑色、及び青色の順で反復的に配列される第１サブ画素、ならびに前記Ｎ番目の水平ラインの第１サブ画素とジグザグ状に形成され、Ｎ＋１番目の水平ラインに沿って、緑色、青色、及び赤色の順で反復的に配列される第２サブ画素と、前記水平ラインに沿って形成されたゲートラインと、前記ジグザグ状に配列された第１及び第２サブ画素に沿って屈曲して形成され、ゲート絶縁膜を間に置いて前記ゲートラインと交差するデータラインと、前記ゲートライン及び前記データラインのそれぞれと電気的に接続された薄膜トランジスタと、前記第１及び第２サブ画素のそれぞれに形成され、前記薄膜トランジスタと電気的に接続された画素電極と、前記第１及び第２サブ画素のそれぞれに形成され、前記ゲート絶縁膜及び保護膜を間に置いて前記画素電極と重なってストレージキャパシタを形成するストレージ電極と、を含み、前記Ｎ＋１番目の水平ラインにおける赤色の第２サブ画素のストレージキャパシタの容量が、前記Ｎ番目の水平ラインにおける赤色の第１サブ画素のストレージキャパシタの容量よりも大きいことを特徴とする液晶表示装置を提供する。
【００１１】
この際、前記Ｎ番目の水平ラインにおける緑色及び青色の第１サブ画素のストレージキャパシタの容量は、前記Ｎ番目の水平ラインにおける赤色の第１サブ画素のストレージキャパシタの容量よりも大きく、前記Ｎ＋１番目の水平ラインにおける緑色及び青色の第２サブ画素のストレージキャパシタの容量は、前記Ｎ番目の水平ラインにおける赤色の第１サブ画素のストレージキャパシタの容量よりも大きいことを特徴とする。
【００１２】
また、前記Ｎ番目の水平ラインにおける緑色及び青色の第１サブ画素のストレージキャパシタの容量はそれぞれ同じであり、かつ、前記Ｎ＋１番目の水平ラインにおける緑色及び青色の第２サブ画素のストレージキャパシタの容量はそれぞれ同じであり、前記Ｎ番目の水平ラインにおける緑色及び青色の第１サブ画素のストレージキャパシタの容量が、前記Ｎ＋１番目の水平ラインにおける緑色及び青色の第２サブ画素のストレージキャパシタの容量よりも大きいことを特徴とする。
【００１３】
ここで、前記Ｎ番目の水平ラインにおける赤色、緑色、及び青色の第１サブ画素のストレージキャパシタの容量の合計と、前記Ｎ＋１番目の水平ラインにおける緑色、青色、及び赤色の第２サブ画素のストレージキャパシタの容量の合計とは、同じであることを特徴とする。
【００１４】
この際、前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されたストレージ電極の広さが、前記Ｎ番目の水平ラインの赤色の第１サブ画素に形成されたストレージ電極の広さよりも大きいことを特徴とする。
【００１５】
そして、前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素に形成されたストレージ電極の広さが、前記Ｎ番目の水平ラインの赤色の第１サブ画素に形成されたストレージ電極の広さよりも大きく、前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されたストレージ電極の広さが、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素に形成されたストレージ電極の広さよりも大きいことを特徴とする。
【００１６】
また、前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素に形成されたストレージ電極の広さが、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素に形成されたストレージ電極の広さよりも大きいことを特徴とする。
【００１７】
一方、前記Ｎ番目及びＮ＋１番目の水平ラインの赤色、緑色、及び青色の第１及び第２サブ画素に形成されたストレージ電極の広さは同一であり、前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素においてストレージ電極と前記画素電極との間に形成された保護膜の厚さが、前記Ｎ番目の水平ラインの赤色の第１サブ画素においてストレージ電極と前記画素電極との間に形成された保護膜の厚さよりも小さいことを特徴とする。
【００１８】
また、前記Ｎ番目の水平ラインの青色及び緑色の第１サブ画素において前記画素電極と前記ストレージ電極との間に形成された保護膜の厚さが、前記Ｎ番目の水平ラインの赤色の第１サブ画素において前記画素電極と前記ストレージ電極との間に形成された保護膜の厚さよりも小さく、前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素において前記画素電極と前記ストレージ電極との間に形成された保護膜の厚さが、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素において前記画素電極と前記ストレージ電極との間に形成された保護膜の厚さよりも小さいことを特徴とする。
【００１９】
また、前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素において前記ストレージ電極と前記画素電極との間に形成された保護膜の厚さはそれぞれ同じであり、かつ、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素において前記ストレージ電極と前記画素電極との間に形成された保護膜の厚さはそれぞれ同じであり、前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素における前記ストレージ電極と前記画素電極との間に形成された保護膜の厚さは、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素における前記ストレージ電極と前記画素電極との間に形成された前記保護膜の厚さよりも小さいことを特徴とする。
【００２０】
そして、前記ゲートラインにスキャン信号を供給するゲート駆動回路と、複数の前記データラインに接続された一の出力ラインを有し、前記データラインに画素データ信号を供給するデータ駆動回路と、さらにを含む。
【００２１】
この際、前記データ駆動回路の一の出力ラインと前記複数のデータラインとの間にそれぞれ形成され、前記データラインを順次にターンオンさせる複数のトランジスタをさらに含む。
【００２２】
また、上記の技術的課題を解決するために、本発明は、Ｎ（Ｎは自然数）番目の水平ラインに沿って、赤色、緑色、及び青色の順で反復的に配列される第１サブ画素、ならびに前記Ｎ番目の水平ラインの第１サブ画素とジグザグ状に形成され、Ｎ＋１番目の水平ラインに沿って、緑色、青色、及び赤色の順で反復的に配列される第２サブ画素の前記水平ラインに沿って、ゲートラインを形成する段階と、前記ジグザグ状に配列された前記第１及び第２サブ画素に沿って屈曲し、ゲート絶縁膜を間に置いて前記ゲートラインと交差するデータラインを形成する段階と、前記ゲートライン及び前記データラインのそれぞれと電気的に接続される薄膜トランジスタを形成する段階と、前記第１及び第２サブ画素のそれぞれに、前記薄膜トランジスタと電気的に接続される画素電極を形成する段階と、前記第１及び第２サブ画素のそれぞれに、前記ゲート絶縁膜及び保護膜を間に置いて前記画素電極と重なってストレージキャパシタを形成するストレージ電極を形成する段階と、を含み、前記Ｎ＋１番目の水平ラインにおける赤色の第２サブ画素のストレージキャパシタの容量を、前記Ｎ番目の水平ラインにおける赤色の第１サブ画素のストレージキャパシタの容量よりも大きく形成することを特徴とする液晶表示装置の製造方法を提供する。
【００２３】
そして、前記ストレージ電極を形成する段階は、前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されるストレージ電極の広さを、前記Ｎ番目の水平ラインの赤色の第１サブ画素に形成されるストレージ電極の広さよりも大きく形成する段階を含む。
【００２４】
この際、前記ストレージ電極を形成する段階は、前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素に形成されるストレージ電極の広さをそれぞれ同一に形成し、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素に形成されるストレージ電極の広さをそれぞれ同一に形成し、前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素に形成されるストレージ電極の広さを、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素に形成されるストレージ電極の広さよりも大きく形成し、前記Ｎ番目及びＮ＋１番の水平ラインの緑色及び青色の第１及び第２サブ画素に形成されるストレージ電極を、前記Ｎ番目の水平ラインの赤色の第１サブ画素に形成されるストレージ電極よりも大きく、かつ、前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されるストレージ電極よりも小さく形成する段階を含む。
【００２５】
一方、前記ストレージ電極を形成する段階は、前前記ストレージ電極を同一の面積で形成し、前記保護膜を形成する段階は、前記Ｎ番目及びＮ＋１番目の水平ラインの赤色、緑色、及び青色の第１及び第２サブ画素に形成されたストレージ電極に重ねられる保護膜の厚さをそれぞれ異なるように形成する段階を含む。
【００２６】
そして、前記保護膜を形成する段階は、前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されたストレージ電極と重ねられる保護膜の厚さを、前記Ｎ番目の水平ラインの赤色の第１サブ画素に形成されたストレージ電極と重ねられる保護膜の厚さよりも小さく形成する段階を含む。
【００２７】
また、前記保護膜を形成する段階は、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素に形成されたストレージ電極のそれぞれと重ねられる保護膜の厚さは互いに同じで、前記Ｎ番目の水平ラインの赤色の第１サブ画素に形成されたストレージ電極と重ねられる保護膜の厚さよりも小さく、かつ、前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されたストレージ電極と重ねられる保護膜の厚さよりも大きく形成する段階と、前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素に形成されたストレージ電極のそれぞれと重ねられる保護膜の厚さは互いに同じで、前記Ｎ番目の水平ラインの赤色の第１サブ画素に形成されたストレージ電極と重ねられる保護膜の厚さよりも小さく、かつ、前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されたストレージ電極と重ねられる保護膜の厚さよりも大きく形成する段階と、を含む。
【００２８】
前記保護膜を形成する段階は、前記保護膜上にフォトレジストを形成する段階と、前記Ｎ番目の水平ラインの緑色及び青色の第１サブ画素に形成されたストレージ電極と重ねられる第１スリット領域、前記Ｎ＋１番目の水平ラインの緑色及び青色の第２サブ画素に形成されたストレージ電極と重ねられる第２スリット領域、ならびに前記Ｎ＋１番目の水平ラインの赤色の第２サブ画素に形成されたストレージ電極と重ねられる第３スリット領域を有するマスクを用いて、前記フォトレジストを露光する段階と、前記露光されたフォトレジストを介して前記保護膜をエッチングする段階と、をさらに含み、前記第１〜第３スリット領域の大きさは、互いに同じであり、前記第１スリット領域のスリットの個数は、前記第２スリット領域のスリットの個数よりも少なく、前記第３スリット領域のスリットの個数は、前記第１スリット領域のスリットの個数よりも少なく形成され、前記第１〜第３スリット領域の前記スリット間の距離が同じである。
【００２９】
本発明のさらに他の実施形態は、Ｎ（Ｎは自然数）番目の水平ラインに沿って、赤色、緑色、及び青色の順に反復的に配列される第１サブ画素、ならびに前記Ｎ番目の水平ラインの第１サブ画素とジグザグ状に形成され、Ｎ＋１番目の水平ラインに沿って、緑色、青色、及び赤色の順で反復的に配列される第２サブ画素と、前記水平ラインに沿って形成されたゲートラインと、前記ジグザグ状に配列された第１及び第２サブ画素に沿って屈曲するように形成され、ゲート絶縁膜を間に置いて前記ゲートラインと交差するデータラインと、前記ゲートライン及び前記データラインのそれぞれと電気的に接続された薄膜トランジスタと、前記第１及び第２サブ画素のそれぞれに形成され、前記薄膜トランジスタと電気的に接続された画素電極と、前記第１及び第２サブ画素のそれぞれに形成され、前記ゲート絶縁膜及び保護膜を間に置いて前記画素電極と重なってストレージキャパシタを形成するストレージ電極と、を含み、前記Ｎ番目の水平ラインにおける赤色、緑色、及び青色の第１サブ画素のストレージキャパシタと、前記Ｎ＋１番目の水平ラインにおける赤色、緑色、及び青色の第２サブ画素のストレージキャパシタとが異なることを特徴とする液晶表示装置を提供する。
【発明の効果】
【００３０】
本発明の液晶表示装置及びその製造方法によれば、赤色サブ画素の充電率の差異による縦線不良が防止される。
【発明を実施するための最良の形態】
【００３１】
以下、添付の図面を参照して、本発明の望ましい実施形態を詳細に説明する。
【００３２】
図１は、本発明の第１及び第２実施形態による薄膜トランジスタを含む液晶表示装置を示したブロック図である。
【００３３】
図１を参照すると、本発明による液晶表示装置は、液晶パネル、液晶パネルにスキャン信号を供給するゲート駆動回路１３０、液晶パネルに画素データ信号を供給するデータ駆動回路１２０、及び液晶パネルに光を供給するバックライトユニットを具備する。
【００３４】
ここで、バックライトユニット（図示せず）は、ランプまたは発光ダイオードなどの光を発生する光源と、光源から供給される光を液晶パネルに案内する導光板と、導光板から供給される光の効率を向上させる反射シート、拡散シート、プリズムシートなどの各種光学シートとを含む。ここで、反射シートは、導光板の下部に位置して導光板の下部に供給される光を導光板に反射させて光利用効率を向上させる。
【００３５】
ゲート駆動回路１３０は、ゲートラインＧＬ１〜ＧＬｎに順次にスキャン信号を供給してゲートラインＧＬ１〜ＧＬｎを駆動する。ゲート駆動回路１３０は、薄膜トランジスタ基板にＡＳＧ（Ａｍｏｌｐｈｏｓ  Ｓｉｌｉｃｏｎ  Ｇａｔｅ：ＡＳＧ）形態で集積されるか、ＣＯＧ（チップオングラス）形態で実装されることができる。
【００３６】
データ駆動回路１２０は、ゲートラインＧＬ１〜ＧＬｎにスキャン信号が供給される毎に、画素データ信号をデータラインＤＬ１〜ＤＬｍに供給する。ここで、データ駆動回路１２０の一つの出力端は、３つに分岐され、第１〜第３トランジスタＴｒ１〜Ｔｒ３を間に置いて３個のデータラインＤＬと接続される。ここで、第１〜第３トランジスタＴｒ１〜Ｔｒ３は、制御部（図示せず）から供給される制御信号ＳＣＳに沿って順次にターンオンされ、図３に示されるように、ゲートラインＧＬにスキャン信号が供給されるとき、スキャン信号の１／３周期毎に順次にターンオンされる。従って、図２に示すように、ｍ番目データラインＤＬｍ、ｍ＋１番目データラインＤＬｍ＋１、及びｍ＋２番目データラインＤＬｍ＋２には、順次に画素データ信号が供給される。ここで、第１〜第３トランジスタＴｒ１〜ｔｒ３は、薄膜トランジスタ基板上に集積されて形成されることができる。
【００３７】
このようなデータ駆動回路１２０は、薄膜トランジスタ基板上に集積されて形成されるか、ＣＯＧ形態で実装されることができる。また、データ駆動回路１２０は、データキャリアパッケージ形態で形成され回路基板及び液晶パネルそれぞれに付着されることができる。
【００３８】
液晶パネルは、薄膜トランジスタアレイが形成された薄膜トランジスタ基板、カラーフィルタアレイが形成されたカラーフィルタ基板、及びそれらの２つの基板の間に内在される液晶を含む。
【００３９】
液晶は、誘電率異方性を有する物質から形成され、薄膜トランジスタ基板に形成された画素電極１００とカラーフィルタ基板に形成された共通電極との間の電圧差による垂直電界によって回転して、バックライトユニット（図示せず）から入射された光の透過率を可変させる。
【００４０】
カラーフィルタ基板は、薄膜トランジスタ２００、ゲートラインＧＬ１〜ＧＬｎ及びデータラインＤＬ１〜ＤＬｎと対応して光漏れを防止するブラックマトリクッス、ブラックマトリクッスで区画された領域に薄膜トランジスタ基板に形成された画素電極と対応して色を表示するカラーフィルタ、ならびにブラックマトリクッス及びカラーフィルタ上に形成される共通電極を含む。
【００４１】
薄膜トランジスタ基板１は、基板１０上に薄膜トランジスタアレイが形成される。以下、図３〜図２２を参照して、本発明の実施形態による薄膜トランジスタ基板を詳細に説明する。
【００４２】
図３は、本発明の第１実施形態による薄膜トランジスタ基板を示す平面図であり、図４は、図３のI−I’線、II−II’線、及びIII−III’線に沿った断面図であり、図５は、V−V’線、VI−VI’線、及びVII−VII’線に沿った断面図である。
【００４３】
図３〜図５を参照すると、本実施形態による薄膜トランジスタ基板１は、スキャン信号を供給するＮ（Ｎは自然数）番目水平ラインに沿って、赤色Ｒ１、緑色Ｇ１、青色Ｂ１の順で反復配列される第１サブ画素と、Ｎ番目水平ラインの第１サブ画素と交互的に形成され、Ｎ＋１番目水平ラインに沿って、緑色、青色、赤色の順で反復配列された第２サブ画素と、水平ラインに沿って形成されたゲートラインＧＬ１〜ＧＬｎと、交互的に配列された第１及び第２サブ画素に沿って屈曲するように形成され、ゲート絶縁膜３０を間に置いてゲートラインＧＬ１〜ＧＬｎと交差するデータラインＤＬ１〜ＤＬｍと、ゲートラインＧＬ１〜ＧＬｎ及びデータラインＤＬ１〜ＤＬｍのそれぞれと接続された薄膜トランジスタ２００と、第１及び第２サブ画素のそれぞれに形成され、薄膜トランジスタ２００と接続された画素電極１００と、第１及び第２サブ画素のそれぞれにおいてゲート絶縁膜３０及び保護膜８０を間に置いて画素電極１００と重畳され、ストレージキャパシタを形成するストレージ電極２１〜２６と、を含む。この際、Ｎ＋１番目水平ラインの赤色の第２サブ画素に設けられるストレージキャパシタｓｔ６のストレージキャパシタ容量Ｃｓｔ６が、Ｎ番目水平ラインの赤色の第１サブ画素に設けられるストレージキャパシタｓｔ１のストレージキャパシタ容量Ｃｓｔ１よりも大きく形成される。
【００４４】
具体的には、第１サブ画素が赤色Ｒ１、緑色Ｇ１、青色Ｂ１の順で順次に反復配列される第１水平ラインと、第１水平ラインの第１サブ画素とジグザグ状に配列される第２サブ画素が緑色Ｇ２、青色Ｂ２、赤色Ｒ２の順で順次に反復配列される第２水平ラインとが、繰り返して形成される。これを通じて一つの画素を構成するサブ画素領域がデルタ形態で配列される。なお、以下、第１及び第２サブ画素を総称してサブ画素と称する。
【００４５】
薄膜トランジスタ２００は、ゲートラインＧＬ１〜ＧＬｎと接続されたゲート電極２０、データラインＤＬ１〜ＤＬｍと接続されたソース電極６０、画素電極１００と接続されたドレイン電極７０、ゲート電極２０及びゲート絶縁膜３０を間に置いて重畳されソース電極６０とドレイン電極７０との間にチャンネルを形成する半導体層４０を含む。また、薄膜トランジスタ２００は、ソース電極６０及びドレイン電極７０と半導体層との間のオーミック接触のためのオーミックコンタクト層５０を含む。このような薄膜トランジスタ２００は、ゲートラインＧＬ１〜ＧＬｎのスキャン信号に応答して、データラインＤＬ１〜ＤＬｍの画像データ信号を画素電極１００に供給する。
【００４６】
画素電極１００は、薄膜トランジスタ２００を覆う保護膜８０上に形成され、保護膜８０を貫通する画素コンタクトホール９０を経由してドレイン電極７０と電気的に接続される。画素電極１００は、薄膜トランジスタ２００からの画像データ信号が供給されるとカラーフィルタ基板の共通電極との電圧差で液晶を駆動して光透過率を調節する。
【００４７】
ゲートラインＧＬ１〜ＧＬｎは、水平方向に形成され、薄膜トランジスタ２００のゲート電極２０にスキャン信号を供給する。
【００４８】
データラインは、ゲートラインと交差して垂直方向に屈曲するように形成され、薄膜トランジスタ２００のソース電極６０に画素データ信号を供給する。この際、データラインＤＬ１〜ＤＬｍは、画素電極１００の周辺に沿って屈曲するように形成される。
【００４９】
このようなゲートラインＧＬ１〜ＧＬｎとデータラインＤＬｎ〜ＤＬｍは、ゲート絶縁膜３０を間に置いて交差して形成されることでデルタ形態のサブ画素領域を画定する。
【００５０】
第１〜第６ストレージキャパシタｓｔ１〜ｓｔ６は、ゲートラインＧＬ１〜ＧＬｎと並んで形成されたストレージラインＳＬ１〜ＳＬｎに連結された第１〜第６ストレージ電極２１〜２６と画素電極１００とが、ゲート絶縁膜３０及び保護膜８０を間に置いて重畳されて形成される。この際、第１水平ラインの緑色Ｇ１及び青色Ｂ１のサブ画素領域に形成された第２及び第３ストレージ電極２２，２３の広さは、互いに同じであり、第１ストレージ電極２１の広さは、第２及び第３ストレージ電極２２，２３よりも小さく形成される。そして、第２水平ラインの緑色Ｇ２及び青色Ｂ２のサブ画素領域に形成された第４及び第５ストレージ電極２４，２５の広さは、互いに同じであり、第６ストレージ電極２６の広さは、第４及び第５ストレージ電極２４，２５よりも大きく形成される。
【００５１】
下記（１）式を通じて、本発明の第１実施形態による薄膜トランジスタ基板のストレージ電極の広さ比率を説明する。
【００５２】
【数１】
2008122972.tif 000003
【００５３】
上記（１）式は、ストレージキャパシタ容量を示す式で、“Ａ”は、ストレージ電極の広さを示し、“ｄ”は、ストレージキャパシタの２つの電極の間の距離を示し、εは、２つの電極の間に形成された誘電体の誘電率を示す。ここで、εは、物質の固有特性を示すので、誘電体として作用するゲート絶縁膜３０及び保護膜８０の固有の誘電率に従って固定された常数である。従って、ストレージキャパシタ容量Ｃｓｔは、電極の広さまたは電極の間の距離によって決定される。即ち、第６ストレージ電極２６の広さが第１ストレージ電極２１の広さに対して３倍大きいと、第６ストレージキャパシタ容量Ｃｓｔ６は、第１ストレージキャパシタ容量Ｃｓｔ１に対して３倍大きい。即ち、第１水平ラインの赤色Ｒ１サブ画素領域に形成された第１ストレージ電極２１と第２水平ラインの赤色Ｒ２サブ画素領域に形成された第６ストレージ電極２６とは、互いに異なる広さで形成され、望ましくは、第６ストレージ電極２６の広さは、第１ストレージ電極２１の広さに対して３倍に形成される。また、第１水平ラインの緑色Ｇ１画素領域に形成された第２ストレージ電極２２と第２水平ラインの緑色Ｇ２画素領域に形成された形成された第４ストレージ電極２４の広さは、それぞれ異なるように形成され、第１水平ラインの青色Ｂ１画素領域に形成された第３ストレージ電極２３と第２水平ラインの緑色Ｂ２画素領域に形成された第５ストレージ電極２５の広さは、それぞれ異なるように形成される。
【００５４】
それにより、第６ストレージキャパシタ容量Ｃｓｔ６が、第１ストレージキャパシタ容量Ｃｓｔ１に比べて３倍大きくなって、第２水平ラインの赤色Ｒ２サブ画素領域における画素データ信号の充電時間が、第１水平ラインの赤色Ｒ１サブ画素領域における画素データ信号の充電時間よりも短くても、充電率が補償され、縦線不良が防止される。
【００５５】
また、図６に示されるように、第１水平ラインの赤色Ｒ１、緑色Ｇ１、青色Ｂ１のサブ画素領域の第１〜第３ストレージキャパシタ容量Ｃｓｔ１〜Ｃｓｔ３の合計と、第２水平ラインの緑色Ｇ２、青色Ｂ２、赤色Ｒ２のサブ画素領域の第４〜第６ストレージキャパシタ容量Ｃｓｔ４〜Ｃｓｔ６の合計とが、同一に形成しなければならない。それにより、第２及び第３ストレージキャパシタ容量Ｃｓｔ２，Ｃｓｔ３は、第１ストレージキャパシタ容量Ｃｓｔ１に対して２．５倍で形成され、第４及び第５ストレージキャパシタ容量Ｃｓｔ４，Ｃｓｔ５は、第１ストレージキャパシタ容量Ｃｓｔ１に対して１．５倍に形成される。
【００５６】
図７〜図１１は、本発明の第１実施形態による薄膜トランジスタ基板の製造方法をマスク工程別に示した断面図である。ここで、図７〜図１１は、５つのマスク工程を示す図である。しかし、本実施形態による薄膜トランジスタ基板は、３つまたは４つのマスク工程を通じて製造されることができる。
【００５７】
図７は、本発明の第１実施形態による薄膜トランジスタ基板の製造方法のうち第１マスク工程を示す断面図である。
【００５８】
図７を参照すると、第１マスク工程を通じて、基板１０上にゲートラインＧＬ１〜ＧＬｎ、ゲート電極２０、ストレージラインＳＬ１〜ＳＬｎ、及び第１〜第６ストレージ電極２１〜２６を含む第１導電パターン群が形成される。
【００５９】
具体的に、有機またはプラスチックなどの透明な基板１０上に、第１導電層をスパッタリングなどのような蒸着方法を通じて形成する。第１導電層は、アルミニウム、クロム、銅、及びモリブデンなどのような金属またはそれらの合金が単一層で形成されるか、それらの組み合せからなる２重層以上の多層で形成される。続いて、第１マスクを用いたフォトリソグラフィ工程及びエッチング工程で第１導電層をパターニングすることで、ゲートラインＧＬ１〜ＧＬｎ、ゲート電極２０、ストレージラインＳＬ１〜ＳＬｎ、及び第１〜第６ストレージ電極２１〜２６を含む第１導電パターン群が形成される。この際、第１〜第３ストレージ電極２１〜２３は、第１水平ラインの赤色Ｒ、緑色Ｇ１、青色Ｂ１の画素領域にそれぞれ形成され、第４〜第６ストレージ電極２４〜２６は、第２水平ラインの緑色Ｇ２、青色Ｂ２、赤色Ｒ２の画素領域にそれぞれ形成される。ここで、第２水平ラインの赤色画素領域に形成された第６ストレージ電極２６の広さは、第１水平ラインの赤色Ｒ１画素領域に形成された第１ストレージ電極２１の広さよりも大きく形成され、望ましくは、第６ストレージ電極２６の広さが、第１ストレージ電極２１の広さと対比して３倍の大きさに形成される。そして、第２及び第３ストレージ電極２２，２３の広さは、第１ストレージ電極２１の広さよりも大きく形成され、望ましくは、２．５倍になるように形成される。また、第４及び第５ストレージ電極２４，２５の広さは、第１ストレージ電極２１の広さと対比して１．５倍になるように形成されることが望ましい。第１水平ラインの赤色Ｒ１、緑色Ｇ１、青色Ｂ１領域の第１〜第３ストレージ電極２１〜２３の広さの合計と、第２水平ラインの緑色Ｇ２、青色Ｂ２、赤色Ｒ２領域の第４〜第６ストレージ電極２４〜２６の広さの合計とが同一に形成される。
【００６０】
図８は、本発明の第１実施形態による薄膜トランジスタ基板の第２マスク工程を示した断面図である。
【００６１】
図８を参照すると、第２マスク工程を通じて、第１導電パターン群が形成された基板１０上に、ゲート絶縁膜３０、半導体層４０、及びオーミックコンタクト層５０を順次に形成する。
【００６２】
具体的に、ゲートラインＧＬ１〜ＧＬｎ、ゲート電極２０、ストレージラインＳＬ１〜ＳＬｎ、及び第１〜第６ストレージ電極２１〜２６が形成された基板１０上に、ゲート絶縁膜、非晶質シリコン層、及び不純物ドーピングされた非晶質シリコン層がプラズマ化学気相蒸着方法（ＰＥＣＶＤ）、化学気相蒸着方法（ＣＶＤ）などの蒸着方法を通じて順次に積層される。続いて、第２マスクを用いたフォトリソグラフィ工程及びエッチング工程で、非晶質シリコン及び不純物ドーピングされた非晶質シリコン層がパターニングされ、半導体層４０及びオーミックコンタクト層５０が形成される。ゲート絶縁膜３０は、窒化シリコンＳｉＮｘ、酸化シリコンＳｉＯｘなどの無機絶縁物質が用いられる。ここで、非晶質シリコン層をレーザ結晶化または固相結晶化方法などを用いて変換することによって、チャンネル領域にポリシリコンを形成することができる。ゲート絶縁膜３０としては、窒化シリコン、酸化シリコンなどの無機絶縁物質が用いられる。
【００６３】
図９は、本発明の第１実施形態による薄膜トランジスタ基板の第３マスク工程を示す断面図である。
【００６４】
図９を参照すると、第３マスク工程を通じて、半導体層４０、オーミックコンタクト層５０、及びゲート絶縁膜３０が形成された基板１０上に、ソース電極６０、ドレイン電極７０、及びデータラインＤＬ１〜ＤＬｍを含む第２導電パターン群が形成される。
【００６５】
具体的に、半導体層４０、オーミックコンタクト層５０、及びゲート絶縁膜３０が形成された基板１０上に、第２導電層をスパッタリングなどの蒸着方法を通じて蒸着する。次に、第３マスク工程を用いたフォトリソグラフィ工程及びエッチング工程で第２導電層をパターニングすることにより、第２導電パターン群を形成する。この際、オーミックコンタクト層５０上に、ソース電極６０及びドレイン電極７０が向き合うように形成され、ソース電極６０と接続されたデータラインＤＬ１〜ＤＬｍが形成される。第２導電層としては、アルミニウム、クロム、銅、及びモリブデンなどの金属またはこれらの合金が単一層で形成されるか、それらの組み合せからなる多層構造で形成される。ここで、第３マスクは、チャンネルが形成される領域にスリットが形成されたスリットマスクまたは半透過マスクを通じて、微細チャンネルを形成することができる。これにより、チャンネル幅を大きくし、チャンネル長さを減少させて、薄膜トランジスタ２００の特性を向上させることができる。
【００６６】
図１０は、本発明の第１実施形態による薄膜トランジスタ基板の製造方法のうち第４マスク工程を示す断面図である。
【００６７】
図１０を参照すると、第４マスク工程を通じて、第２導電パターン群が形成されたゲート絶縁膜３０上に、画素コンタクトホール９０を有する保護膜８０が形成される。
【００６８】
具体的に、保護膜８０は、第２導電パターン群が形成された基板１０上に、ＰＥＣＶＤ、ＣＶＤなどの蒸着方法を通じて形成され、第４マスクを用いたフォトリソグラフィ工程及びエッチング工程で、保護膜８０を貫通してドレイン電極７０を露出させる画素コンタクトホール９０が形成される。保護膜８０は、ゲート絶縁膜３０のような無機絶縁物質が用いられるか、有機絶縁物質が用いられる。
【００６９】
図１１は、本発明の第１実施形態による薄膜トランジスタ基板の製造方法のうち第５マスク工程を示す断面図である。
【００７０】
図１１を参照すると、第５マスク工程を通じて、保護膜８０上に画素電極１００が形成される。
【００７１】
具体的に、画素電極１００は、保護膜８０上にスパッタリング方法を通じて透明導電層を形成した後、第５マスクを用いたフォトリソグラフィ工程及びエッチング工程で透明導電層をパターニングして形成する。透明導電層としては、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＴＯ（Ｔｉｎ  Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｚｉｎｃ  Ｏｘｉｄｅ）などのような透明導電物質が用いられる。画素電極１００は、画素コンタクトホール９０を通じてドレイン電極７０と接続される。画素電極１００は、サブ画素領域に独立的に形成され、第１〜第６ストレージ電極２１〜２６と重畳されて形成される。それにより、第１〜第６ストレージ電極２１〜２６と画素電極１００との重畳によって、第１〜第６ストレージキャパシタｓｔ１〜ｓｔ６が形成される。
【００７２】
図１２は、本発明の第２実施形態による薄膜トランジスタ基板を示す平面図であり、図１３及び図１４は、図１２に示された切断線に沿った断面図である。
【００７３】
図１２〜図１４は、図３〜図５と対比して、第１水平ラインに形成された第１〜第３ストレージ電極５２１〜５２３と第２水平ラインに形成された第４〜第６ストレージ電極５２４〜５２６の電極の広さが同一に形成され、第１及び第６ストレージ電極５２１，５２６、第２及び第４ストレージ電極５２２，５２４、そして第３及び第５ストレージ電極５２３，５２５それぞれと画素電極１００との間の保護膜５８０の厚さが異なるように形成され、第２及び第３ストレージ電極５２２，５２３と画素電極１００との間の保護膜５８０の厚さを同一に形成し、第４及び第５ストレージ電極５２４，５２５と画素電極１００との間の保護膜５８０の厚さを同一に形成することを除いては、第１実施形態と同一の構成要素を具備するので、同一の構成要素に対する重複された説明は省略する。また、図３〜図５と同一の構成に対しては、同一の参照符号で表示する。
【００７４】
図１２〜図１４を参照すると、本発明の第２実施形態による薄膜トランジスタ基板５０１では、第６ストレージキャパシタ容量Ｃｓｔ６が、第１ストレージキャパシタ容量Ｃｓｔ１に比べて３倍になるように形成するために、第６ストレージ電極５２６と画素電極１００と間の距離を（１）式に説明したように１／３倍にする。即ち、第６ストレージ電極５２６と画素電極１００との間に形成されたゲート絶縁膜３０と保護膜５８０の厚さの合計が、第１ストレージ電極５２１と画素電極１００との間に形成されたゲート絶縁膜３０と保護膜５８０の厚さの合計と対比して１／３倍になるように形成する。これのために、第６ストレージ電極５２６と重畳された領域の保護膜５８０を除去するか、保護膜８０下部のゲート絶縁膜３０の一部を除去して、第１ストレージ電極２１と重畳された領域の保護膜５８０及びゲート絶縁膜５３０の厚さに対比して１／３になるようにする。ここで、ゲート絶縁膜３０は、第６ストレージ電極５２６と画素電極１００の絶縁のために全部残され、保護膜５８０のみが除去されることが望ましい。
【００７５】
また、第２及び第３ストレージキャパシタ容量Ｃｓｔ２，Ｃｓｔ３は、第１ストレージキャパシタ容量Ｃｓｔ１と対比して２．５倍になるように形成しなければならないので、第２及び第３ストレージ電極５２２，５２３と画素電極１００との間に形成された保護膜５８０及びゲート絶縁膜３０の厚さの合計が、第１ストレージ電極５２１と画素電極１００との間に形成された保護膜５８０及びゲート絶縁膜３０の厚さの合計と対比して１／２．５倍になるように形成される。また、第４及び第５ストレージキャパシタ容量Ｃｓｔ４，Ｃｓｔ５は、第１ストレージキャパシタ容量Ｃｓｔ１と対比して１．５倍になるように形成しなければならないので、第４及び第５ストレージ電極５２４，５２５と画素電極１００との間に形成された保護膜５８０及びゲート絶縁膜３０の厚さの合計が、第１ストレージ電極５２１と画素電極１００との間に形成された保護膜５８０及びゲート絶縁膜３０の厚さの合計と対比して１／１．５倍になるように形成される。この際、第１〜第６ストレージ電極５２１〜５２６と画素電極１００との間に形成されたゲート絶縁膜３０は、第１〜第６ストレージ電極５２１〜５２６と画素電極１００との絶縁を保障する厚さ以上で形成しなければならないので、保護膜５８０の厚さのみを調節して、第１〜第６ストレージキャパシタｓｔ１〜ｓｔ６を形成することが望ましい。
【００７６】
図１５〜図２２は、本発明の第２実施形態による薄膜トランジスタ基板の製造方法をマスク工程別に示した断面図である。図１５は、本発明の第２実施形態による薄膜トランジスタ基板の製造方法のうち、第１マスク工程を示した断面図である。
【００７７】
図１５を参照すると、第１マスク工程を通じて、基板１０上に、ゲートラインＧＬ１〜ＧＬｎ、ゲート電極２０、ストレージラインＳＬ１〜ＳＬｎ、及び第１〜第６ストレージ電極５２１〜５２６を含む第１導電パターン群が形成される。
【００７８】
具体的に、有機またはプラスチックなどの透明な基板１０上に、スパッタリング方法を通じて第１導電層を形成する。第１導電層は、アルミニウム、クロム、銅、及びモリブデンなどのような金属またはそれらの合金が単一層から形成されるか、それらの組み合せからなる２重層以上の多層で形成される。続いて、第１マスクを用いたフォトリソグラフィ工程及びエッチング工程で第１導電層をパターニングすることで、ゲートライン、ゲート電極２０、ストレージラインＳｌ１〜ＳＬｎ、及び第１〜第６ストレージ電極５２１〜５２６を含む第１導電パターン群が形成される。この際、第１〜第６ストレージ電極５２１〜５２６は、全部同一の広さに形成される。
【００７９】
図１６は、本発明の第２実施形態による薄膜トランジスタ基板の第２マスク工程を示した断面図である。
【００８０】
図１６を参照すると、第２マスク工程を通じて、第１導電パターン群が形成された基板１０上に、ゲート絶縁膜３０、半導体層４０、及びオーミックコンタクト層５０を順次に形成する。
【００８１】
具体的に、ゲートラインＧＬ１〜ＧＬｎ、ゲート電極２０、ストレージラインＳＬ１〜ＳＬｎ、及び第１〜第６ストレージ電極５２１〜５２６が形成された基板１０上に、ゲート絶縁膜、非晶質シリコン層、及び不純物ドーピングされた非晶質シリコン層が、プラズマ化学気相蒸着方法、化学気相蒸着方法などの蒸着方法を通じて順次に積層される。続いて、第２マスクを用いたフォトリソグラフィ工程及びエッチング工程で非晶質シリコン層及び不純物ドーピングされた非晶質シリコン層がパターニングされ、半導体層４０及びオーミックコンタクト層５０が形成される。ゲート絶縁膜３０は、窒化シリコン、酸化シリコンなどの無機絶縁物質が用いられる。ここで、非晶質シリコン層をレーザ結晶化または固相結晶化方法などを用いて変換することにより、チャンネル領域にポリシリコンを形成することができる。ゲート絶縁膜３０としては、窒化シリコン、酸化シリコンなどの無機絶縁物質が用いられる。
【００８２】
図１７は、本発明の第２実施形態による薄膜トランジスタ基板の第３マスク工程を示した断面図である。
【００８３】
図１７を参照すると、第３マスク工程を通じて、半導体層４０、オーミックコンタクト層５０、及びゲート絶縁膜３０が形成された基板１０上に、ソース電極６０、ドレイン電極７０、及びデータラインＤＬ１〜ＤＬｍを含む第２導電パターン群が形成される。
【００８４】
具体的に、半導体層４０、オーミックコンタクト層５０、及びゲート絶縁膜３０が形成された基板１０上に、スパッタリング方法などの蒸着方法を通じて第２導電層を蒸着する。次に、第３マスク工程を用いたフォトリソグラフィ工程及びエッチング工程で第２導電層をパターニングすることで、第２導電パターン群を形成する。この際、オーミックコンタクト層５０上にソース電極６０及びドレイン電極７０が向き合うように形成され、ソース電極６０と接続されたデータラインＤＬ１〜ＤＬｍが形成される。第２導電層としては、アルミニウム、クロム、銅、及びモリブデンなどの金属またはこれらの合金が単一層で形成されるか、それらの組み合せからなる多層構造から形成される。ここで、第３マスクは、チャンネルが形成される領域にスリットが形成されたスリットマスクまたは半透過マスクを通じて、微細チャンネルを形成することができる。それにより、チャンネル幅を大きくし、チャンネル長さを減少して、薄膜トランジスタ２００の特性を向上させることができる。
【００８５】
図１８〜図２１は、本発明の第２実施形態による薄膜トランジスタ基板の製造方法のうち第４マスク工程を示した断面図である。
【００８６】
図１８〜図２１を参照すると、第４マスク工程を通じて、第２導電パターン群が形成されたゲート絶縁膜３０上に、画素コンタクトホール９０、及び第１〜第６ストレージキャパシタｓｔ１〜ｓｔ６を形成するための保護膜５８０が形成される。
【００８７】
具体的に、保護膜５８０は、第２導電パターン群が形成された基板１０上に、ＰＥＣＶＤ、ＣＶＤなどの蒸着方法を通じて形成され、第４マスク３００を用いたフォトリソグラフィ工程及びエッチング工程で、保護膜５８０を貫通してドレイン電極７０を露出させる画素コンタクトホール９０が形成される。この際、第１〜第６ストレージ電極５２１〜５２６と重畳された保護膜５８０は、それぞれ異なる高さで形成される。即ち、第１〜第６ストレージ電極５２１〜５２６と重畳された保護膜５８０は、第２〜第６ストレージ電極５２２〜５２６に対応してスリット３０３，３０４，３０５が形成されたマスク３００を通じて、厚さがそれぞれ異なるように形成される。
【００８８】
図１８を参照すると、第２導電パターンが形成された基板上に、無機絶縁物質を全面に形成する。次に、図１９に示すように、無機絶縁物質上にフォトレジスト２５０を形成する。次に、図２０に示されたマスク３００を用いて、フォトレジスタ２５０を感光して透過領域Ｓ１２のフォトレジスタ２５０を除去し、遮断領域Ｓ１１及びスリット領域Ｓ１３，Ｓ１４，Ｓ１５それぞれのフォトレジスタ２５０を残す。透過領域Ｓ１２によってフォトレジスタ２５０が除去され、エッチング工程を通じて画素コンタクトホール９０が形成される。また、図２０に示されるように、マスクのスリット領域Ｓ１３，Ｓ１４，Ｓ１５の大きさを同一にし、第１〜第３スリット領域Ｓ１３，Ｓ１４，Ｓ１５に形成されたスリットの個数をそれぞれ異なるように設定し、第１〜第３スリット領域Ｓ１３，Ｓ１４，Ｓ１５のスリット３０３，３０４，３０５間の距離を同じくして、第２〜第６ストレージ電極５２２〜５２６と重畳された領域の保護膜５８０をそれぞれ異なる厚さで形成する。例えば、図２１に示されるように、保護膜５８０の厚さがゲート絶縁膜３０の厚さの２倍高さで形成される場合、第１ストレージ電極５２１と重畳されるゲート絶縁膜３０の厚さ及び保護膜５８０の厚さの合計は“ｄ１”となり、この際、保護膜５８０は除去されない。また、第２及び第３ストレージ電極５２２，５２３と重畳されるゲート絶縁膜３０と保護膜５８０の厚さの合計はそれぞれ“ｄ２”及び“ｄ３”となり、“ｄ２”と“ｄ３”は同一の高さに形成される。即ち、ゲート絶縁膜３０上の保護膜５８０の一部が除去されることで“ｄ２”と“ｄ３”は、“ｄ１”の１／２．５倍に形成される。また、第４及び第５ストレージ電極５２４，５２５と重畳されたゲート絶縁膜３０の厚さ及び保護膜５８０の厚さの合計は、それぞれ“ｄ４”及び“ｄ５”となり、“ｄ４”及び“ｄ５”は同じ高さで形成される。この際、“ｄ４”及び“ｄ５”は、“ｄ１”に対比して１／１．５倍の高さに形成される。第６ストレージ電極５２６と重畳された保護膜５８０の厚さは、第１ストレージ電極２１と重畳されたゲート絶縁膜３０及び保護膜５８０の厚さの合計と対比して１／３の厚さで形成しなければならないので保護膜５８０を全部除去する。例えば、遮断領域Ｓ１１は、第１ストレージ電極５２１と対応する領域に形成され、第２及び第３ストレージ電極５２２，５２３と対応する領域には、第１スリット領域Ｓ１３が形成され、第４及び第５ストレージ電極５２４，５２５と対応する領域には、第２スリット領域Ｓ１４が形成され、第６ストレージ電極５２６と対応する領域には、第３スリット領域Ｓ１５が形成される。この際、第２スリット領域Ｓ１４でのスリット３０４の個数に対比して、第１スリット領域Ｓ１３でのスリット３０３個数を少なく形成して、第２及び第３ストレージ電極５２２，５２３と重畳される保護膜５８０を第４及び第５ストレージ電極５２４，５２５と重畳される保護膜５８０よりも深くエッチングされるようにする。また、第１スリット領域Ｓ１３のスリットの個数を、第３スリット領域Ｓ１５のスリット３０５の個数よりも多く形成して、第６ストレージ電極５２６と重畳された保護膜５８０を完全に除去する。
【００８９】
このような保護膜５８０には、ゲート絶縁膜３０のような無機絶縁物質が用いられるか、有機絶縁物質が用いられる。
【００９０】
図２２は、本発明の第２実施形態による薄膜トランジスタ基板の製造方法のうち第５マスク工程を示した断面図である。
【００９１】
図２２を参照すると、第５マスク工程を通じて、保護膜５８０上に画素電極１００が形成される。
【００９２】
具体的に、画素電極１００は、保護膜５８０上にスパッタリングなどの方法を通じて導電層を形成した後、第５マスクを用いたフォトリソグラフィ工程及びエッチング工程で透明導電層をパターニングして形成する。透明導電層としては、ＩＴＯ、ＩＺＯ、ＴＯ、ＩＴＺＯなどのような透明導電物質が用いられる。画素電極１００は、画素コンタクトホール９０を通じてドレイン電極７０と接続される。画素電極１００は、サブ画素領域に独立的に形成され、第１〜第６ストレージ電極５２１〜５２６と重畳されて形成される。それにより、第１〜第６ストレージ電極５２１〜５２６と画素電極１００との重畳により、第１〜第６ストレージキャパシタｓｔ１〜ｓｔ６が形成される。
【００９３】
一方、本発明の実施形態による薄膜トランジスタ基板は、第６ストレージキャパシタ容量Ｃｓｔ６を第１ストレージキャパシタ容量Ｃｓｔ１に対比して３倍で形成するために、第６ストレージ電極５２６の広さを第１ストレージ電極５２１の広さよりも大きくし、第６ストレージ電極５２６と重畳されたゲート絶縁膜３０及び保護膜８０の厚さは薄く形成する。そして、第２〜第５ストレージキャパシタ容量Ｃｓｔ２〜Ｃｓｔ５も、第６ストレージキャパシタ容量Ｃｓｔ６を形成するのと同一の方法で形成することができる。
【産業上の利用可能性】
【００９４】
上述したように、本発明による液晶表示装置及びその製造方法は、第１水平ラインの赤色、緑色、青色のサブ画素領域が反復され、第１水平ラインのサブ画素領域に交互的に配列され、緑色、青色、赤色のサブ画素領域が反復された第２水平ラインが反復的に形成されたデルタ構造の薄膜トランジスタ基板において、第２水平ラインの赤色サブ画素領域に形成された第６ストレージキャパシタ容量を、第１水平ラインの赤色サブ画素領域に形成された第１ストレージキャパシタ容量に比べて３倍大きく形成して、充電率を補償して縦線不良を防止する。
【００９５】
また、データ駆動回路の一つの出力端で３個のデータラインを駆動させることでデータ駆動回路を簡単に具現すると同時にデータ駆動回路の費用が節減されるので、液晶表示装置の生産費用が節減される。
【００９６】
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００９７】
【図１】本発明の実施形態による液晶表示装置を示す平面図である。
【図２】図１に示された液晶表示装置の駆動の際のスキャン信号に対してサブ画素に充電されるデータを示した波形図である。
【図３】本発明の第１実施形態による薄膜トランジスタ基板を示した平面図である。
【図４】図３に示された薄膜トランジスタ基板のI−I’線、II−II’線、及びIII−III’線に沿った断面を示した断面図である。
【図５】図３に示された薄膜トランジスタ基板のV−V’線、VI−VI’線及びVII−VII’線に沿った断面を示した断面図である。
【図６】図４に示された薄膜トランジスタ基板で色配列に対するストレージキャパシタの形成比率を概略的に示した図である。
【図７】本発明の第１実施形態による薄膜トランジスタ基板の製造方法を示す断面図である。
【図８】図７に後続する図である。
【図９】図８に後続する図である。
【図１０】図９に後続する図である。
【図１１】図１０に後続する図である。
【図１２】本発明の第２実施形態による薄膜トランジスタ基板を示す平面図である。
【図１３】図１２に示された薄膜トランジスタ基板のI−I’線、II−II’線、及びIII−III’線に沿った断面図である。
【図１４】図１２に示された薄膜トランジスタ基板のV−V’線、VI−VI’線、及びVII−VII’線に沿った断面図である。
【図１５】本発明の第２実施形態による薄膜トランジスタ基板の製造方法を示す断面図である。
【図１６】図１５に後続する図である。
【図１７】図１６に後続する図である。
【図１８】図１７に後続する図である。
【図１９】図１８に後続する図である。
【図２０】図１９に後続する図である。
【図２１】図２０に後続する図である。
【図２２】図２１に後続する図である。
【符号の説明】
【００９８】
１０  基板、
２０  ゲート電極、
２１  第１ストレージ電極、
２２  第２ストレージ電極、
２３  第３ストレージ電極、
２４  第４ストレージ電極、
２５  第５ストレージ電極、
２６  第６ストレージ電極、
３０  ゲート絶縁膜、
４０  半導体層、
５０  オーミックコンタクト層、
６０  ソース電極、
７０  ドレイン電極、
８０  保護膜、
９０  画素コンタクトホール、
１００  画素電極、
１２０  データ駆動回路、
１３０  ゲート駆動回路。
【図１】
2008122972.tif 000004
【図２】
2008122972.tif 000005
【図３】
2008122972.tif 000006
【図４】
2008122972.tif 000007
【図５】
2008122972.tif 000008
【図６】
2008122972.tif 000009
【図７】
2008122972.tif 000010
【図８】
2008122972.tif 000011
【図９】
2008122972.tif 000012
【図１０】
2008122972.tif 000013
【図１１】
2008122972.tif 000014
【図１２】
2008122972.tif 000015
【図１３】
2008122972.tif 000016
【図１４】
2008122972.tif 000017
【図１５】
2008122972.tif 000018
【図１６】
2008122972.tif 000019
【図１７】
2008122972.tif 000020
【図１８】
2008122972.tif 000021
【図１９】
2008122972.tif 000022
【図２０】
2008122972.tif 000023
【図２１】
2008122972.tif 000024
【図２２】
2008122972.tif 000025