(57)【要約】【課題】シェアードコンタクトホールの中に位置するサイドウォールがエッチングされてリーク電流が増加することを抑制できる半導体装置の製造方法を提供する。【解決手段】第２のトランジスタのシリコン窒化膜からなるサイドウォール５ｂ上に、シリコン酸化膜から構成される第１のエッチングストッパー膜８を形成する。第１及び第２のトランジスタ上並びに第１のエッチングストッパー膜８上に、シリコン窒化膜から構成される第２のエッチングストッパー膜９を形成する。第２のエッチングストッパー膜９上に、シリコン酸化膜から構成される層間絶縁膜１０を形成し、層間絶縁膜１０上に、レジストパターン５０を形成する。レジストパターン５０をマスクとして層間絶縁膜１０、第２のエッチングストッパー膜９、及び第１のエッチングストッパー膜８をエッチングすることにより、ノーマルコンタクトホール１０ａ及びシェアードコンタクトホール１０ｂを形成する。【選択図】図２
2008034476.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に、ゲート電極、２つのサイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタを形成する工程と、
前記第２のトランジスタの一方の前記サイドウォール並びに該サイドウォールの周囲に位置する前記ゲート電極及び前記不純物領域それぞれ上に位置し、前記サイドウォールとは異なる材料から構成される第１のエッチングストッパー膜を形成する工程と、
前記第１及び第２のトランジスタ上並びに前記第１のエッチングストッパー膜上に、前記サイドウォールと同一の材料から構成される第２のエッチングストッパー膜を形成する工程と、
前記第２のエッチングストッパー膜上に、該第２のエッチングストッパー膜とは異なる材料から構成される層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記第１のエッチングストッパー膜及びその周囲の上方に位置する開口パターンが形成されたマスク膜を形成する工程と、
前記マスク膜をマスクとして前記層間絶縁膜をエッチングし、次いで前記第２のエッチングストッパー膜をエッチングし、さらに前記第１のエッチングストッパー膜をエッチングすることにより、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールを形成し、かつ前記第２のトランジスタの前記不純物領域、前記一方のサイドウォール、及び前記ゲート電極上に位置するシェアードコンタクトホールを形成する工程と、
を具備する半導体装置の製造方法。
【請求項２】
前記サイドウォール及び前記エッチングストッパー膜はシリコン窒化膜により形成され、
前記第１のエッチングストッパー膜及び前記層間絶縁膜はシリコン酸化膜により形成される請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体基板に、ゲート電極、２つのサイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタを形成する工程と、
前記第２のトランジスタの一方の前記サイドウォール上に位置し、該サイドウォールとは異なる材料から構成される保護膜を形成する工程と、
前記第１及び第２のトランジスタ上並びに前記保護膜上に、前記サイドウォールと同一の材料から構成されるエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜上に、該エッチングストッパー膜とは異なる材料から構成される層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、開口パターンが形成された第１のマスク膜を形成する工程と、
前記第１のマスク膜をマスクとして前記層間絶縁膜をエッチングし、次いで前記エッチングストッパー膜をエッチングすることにより、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールを形成し、かつ前記第２のトランジスタの前記不純物領域、前記一方のサイドウォール、及び前記ゲート電極上に位置するシェアードコンタクトホールを形成する工程と、
を具備する半導体装置の製造方法。
【請求項４】
前記保護膜を形成する工程は、
前記第１及び第２のトランジスタ上に前記保護膜を形成する工程と、
前記第２のトランジスタの前記一方のサイドウォール上に位置する前記保護膜上に、第２のマスク膜を形成する工程と、
前記第２のマスク膜をマスクとしたエッチングにより、前記保護膜を、前記第２のマスク膜の下に位置する部分を除いて除去する工程と、
を具備する請求項３に記載の半導体装置の製造方法。
【請求項５】
前記保護膜を形成する工程は、
前記第１及び第２のトランジスタ上に前記保護膜を形成する工程と、
前記保護膜をエッチバックすることにより、前記保護膜を、前記２つのサイドウォール上に位置する部分を除いて除去する工程と、
を具備する請求項４に記載の半導体装置の製造方法。
【請求項６】
半導体基板に、ゲート電極、サイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタを形成する工程と、
前記第１及び第２のトランジスタ上に、前記サイドウォールとは異なる材料から構成される第１のエッチングストッパー膜を形成する工程と、
前記第１のエッチングストッパー膜上に、前記サイドウォールと同一の材料から構成される第２のエッチングストッパー膜を形成する工程と、
前記第２のエッチングストッパー膜上に、該第２のエッチングストッパー膜とは異なる材料から構成される層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記第２のトランジスタの一方の前記サイドウォール及びその周囲の上方に位置する開口パターンが形成されたマスク膜を形成する工程と、
前記マスク膜をマスクとして前記層間絶縁膜をエッチングし、次いで前記第２のエッチングストッパー膜をエッチングし、更に前記第１のエッチングストッパー膜をエッチングすることにより、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールを形成し、かつ前記第２のトランジスタの前記不純物領域、前記一方のサイドウォール、及び前記ゲート電極上に位置するシェアードコンタクトホールを形成する工程と、
を具備する半導体装置の製造方法。
【請求項７】
半導体基板に、ゲート電極、シリコン酸化膜から構成されるサイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタを形成する工程と、
前記第１及び第２のトランジスタ上に、前記シリコン窒化膜から構成されるエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜上に、シリコン酸化膜から構成される層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記第２のトランジスタの一方の前記サイドウォール及びその周囲の上方に位置する開口パターンが形成されたマスク膜を形成する工程と、
前記マスク膜をマスクとして前記層間絶縁膜をエッチングし、次いで前記エッチングストッパー膜をエッチングすることにより、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールを形成し、かつ前記第２のトランジスタの前記不純物領域、前記一方のサイドウォール、及び前記ゲート電極上に位置するシェアードコンタクトホールを形成する工程と、
を具備する半導体装置の製造方法。
【請求項８】
半導体基板に形成され、ゲート電極、２つのサイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタと、
前記第１及び第２のトランジスタ上に形成され、前記サイドウォールと同一の材料により構成されている第１のエッチングストッパー膜と、
前記第１のエッチングストッパー膜上に形成された層間絶縁膜と、
前記層間絶縁膜及び前記第１のエッチングストッパー膜に形成され、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールと、
前記層間絶縁膜及び前記第１のエッチングストッパー膜に形成され、前記第２のトランジスタの前記不純物領域、一方の前記サイドウォール、及び前記ゲート電極それぞれ上に位置するシェアードコンタクトホールと、
前記シェアードコンタクトホールの周囲に位置する前記ゲート電極及び前記不純物領域の少なくとも一方の上、かつ前記第１のエッチングストッパー膜の下に位置し、前記サイドウォールとは異なる材料から構成される第２のエッチングストッパー膜と、
を具備する半導体装置。
【請求項９】
半導体基板に形成され、ゲート電極、サイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタと、
前記第１及び第２のトランジスタ上に形成され、前記サイドウォールと同一の材料により構成されているエッチングストッパー膜と、
前記エッチングストッパー膜上に形成された層間絶縁膜と、
前記層間絶縁膜及び前記エッチングストッパー膜に形成され、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールと、
前記層間絶縁膜及び前記エッチングストッパー膜に形成され、前記第２のトランジスタの前記不純物領域、前記一方のサイドウォール、及び前記ゲート電極それぞれ上に位置するシェアードコンタクトホールと、
前記第２のトランジスタの前記一方のサイドウォール上かつ前記エッチングストッパー膜の下に形成され、前記サイドウォールとは異なる材料から構成される保護膜と、
を具備する半導体装置。
【請求項１０】
半導体基板に形成され、ゲート電極、サイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタと、
前記第１及び第２のトランジスタ上に形成され、前記サイドウォールとは異なる材料から構成されている第１のエッチングストッパー膜と、
前記第１のエッチングストッパー膜上に形成され、前記サイドウォールと同一の材料から構成されている第２のエッチングストッパー膜と、
前記第２のエッチングストッパー膜上に形成された層間絶縁膜と、
前記層間絶縁膜、前記第１のエッチングストッパー膜、及び前記第２のエッチングストッパー膜に形成され、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールと、
前記層間絶縁膜、前記第１のエッチングストッパー膜、及び前記第２のエッチングストッパー膜に形成され、前記第２のトランジスタの前記不純物領域、前記サイドウォール、及び前記ゲート電極それぞれ上に位置するシェアードコンタクトホールと、
を具備する半導体装置。
【請求項１１】
半導体基板に形成され、ゲート電極、シリコン酸化膜から構成されるサイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタと、
前記第１及び第２のトランジスタ上に形成され、シリコン窒化膜から構成されているエッチングストッパー膜と、
前記エッチングストッパー膜上に形成され、シリコン酸化膜から構成される層間絶縁膜と、
前記層間絶縁膜及び前記エッチングストッパー膜に形成され、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールと、
前記層間絶縁膜に形成され、前記第２のトランジスタの前記不純物領域、前記サイドウォール、及び前記ゲート電極上に位置するシェアードコンタクトホールと、
を具備する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シェアードコンタクトホールを有する半導体装置の製造方法及び半導体装置に関する。特に本発明は、シェアードコンタクトホールの中に位置するサイドウォールがエッチングされてリーク電流が増加することを抑制できる半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
図７の各図は、従来の半導体装置の製造方法を説明する為の断面図である。まず、図７（Ａ）に示すように、シリコン基板１０１に素子分離膜１０２、第１のトランジスタ、第２のトランジスタを形成する。第１のトランジスタはゲート電極１０４ａ、サイドウォール１０５ａ、並びにソース及びドレインとして機能する２つの不純物領域１０７ａを有しており、第２のトランジスタはゲート電極１０４ｂ、サイドウォール１０５ｂ、並びにソース及びドレインとして機能する２つの不純物領域１０７ｂを有している。サイドウォール１０５ａ，１０５ｂはシリコン窒化膜で形成される。
【０００３】
次いで、ゲート電極１０４ａ，１０４ｂの一部及び不純物領域１０７ａ，１０７ｂの一部を、マスク膜であるシリコン酸化膜（図示せず）で覆う。次いで、シリコン酸化膜、ゲート電極１０４ａ，１０４ｂ、及び不純物領域１０７ａ，１０７ｂを含む全面上にコバルト膜を形成し、このコバルト膜、ゲート電極１０４ａ，１０４ｂ、及び不純物領域１０７ａ，１０７ｂを熱処理する。これにより、ゲート電極１０４ａ，１０４ｂ、及び不純物領域１０７ａ，１０７ｂそれぞれの表面のうちシリコン酸化膜で覆われていない領域には、コバルトシリサイド膜１２０ａ，１２０ｂ，１２０ｃ，１２０ｄが形成される。その後、シリサイド化していないコバルト膜及びシリコン酸化膜を除去する。マスク膜であるシリコン酸化膜はサイドウォール１０５ａ，１０５ｂとは異なる材料により形成されているため、これらの工程においてサイドウォール１０５ａ，１０５ｂがエッチングされることを抑制できる。
【０００４】
次いで、第１及び第２のトランジスタ上を含む全面上にシリコン窒化膜からなるエッチングストッパー膜１０９を形成し、さらにエッチングストッパー膜１０９上に、シリコン酸化膜からなる層間絶縁膜１１０を形成する。
【０００５】
次いで、図７（Ｂ）に示すように層間絶縁膜１１０上にレジストパターン１５０を形成し、レジストパターン１５０をマスクとしたエッチングを行うことにより、層間絶縁膜１１０に、不純物領域１０７ａ上に位置するノーマルコンタクトホール１１０ａ、並びに不純物領域１０７ｂ、サイドウォール１０５ｂ、及びゲート電極１０４ｂそれぞれの上に位置するシェアードコンタクトホール１１０ｂを形成する。
【０００６】
次いで、ノーマルコンタクトホール１１０ａ及びシェアードコンタクトホール１１０ｂの底部に位置するエッチングストッパー膜１０９を、エッチングにより除去する。エッチングストッパー膜１０９及びサイドウォール１０５ｂは、いずれもシリコン窒化膜により形成されているため、このエッチング工程においてサイドウォール１０５ｂもエッチングされる。
【０００７】
図７（Ｃ）に示すように、レジストパターン１５０を除去する。次いで、タングステンプラグ１１１ａ，１１１ｂ及びＡｌ合金配線１１２ａ，１１２ｂを形成する。
図７（Ｃ）に示した構造に類似する半導体装置が、下記特許文献１に開示されている。
【特許文献１】特開２００４−２７３９７２号公報（図３）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記した構造では、エッチングストッパー膜とサイドウォールが同一の材料により構成されているため、コンタクトホールを形成するときのエッチングストッパー膜を除去する工程において、サイドウォールがエッチングされる。このため、サイドウォールが小さくなり、シェアードコンタクトホール内に位置するタングステンプラグと半導体基板の間でリーク電流が流れることがあった。
【０００９】
本発明は上記のような事情を考慮してなされたものであり、その目的は、シェアードコンタクトホールの中に位置するサイドウォールがエッチングされてリーク電流が増加することを抑制できる半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板に、ゲート電極、２つのサイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタを形成する工程と、
前記第２のトランジスタの一方の前記サイドウォール並びに該サイドウォールの周囲に位置する前記ゲート電極及び前記不純物領域それぞれ上に位置し、前記サイドウォールとは異なる材料から構成される第１のエッチングストッパー膜を形成する工程と、
前記第１及び第２のトランジスタ上並びに前記第１のエッチングストッパー膜上に、前記サイドウォールと同一の材料から構成される第２のエッチングストッパー膜を形成する工程と、
前記第２のエッチングストッパー膜上に、該第２のエッチングストッパー膜とは異なる材料から構成される層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記第１のエッチングストッパー膜及びその周囲の上方に位置する開口パターンが形成されたマスク膜を形成する工程と、
前記マスク膜をマスクとして前記層間絶縁膜をエッチングし、次いで前記第２のエッチングストッパー膜をエッチングし、さらに前記第１のエッチングストッパー膜をエッチングすることにより、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールを形成し、かつ前記第２のトランジスタの前記不純物領域、前記一方のサイドウォール、及び前記ゲート電極上に位置するシェアードコンタクトホールを形成する工程とを具備する。
【００１１】
この半導体装置の製造方法によれば、前記第２のトランジスタの前記サイドウォール上には前記第１のエッチングストッパー膜が形成されている。前記第１のエッチングストッパーは前記第２のエッチングストッパー膜及び前記サイドウォールとは異なる材料から形成されている。このため、前記第２のエッチングストッパー膜をエッチングする際、及び前記第１のエッチングストッパー膜をエッチングする際のいずれにおいても、前記サイドウォールがエッチングされることを抑制できる。従って、リーク電流が増加することを抑制できる。
【００１２】
前記サイドウォール及び前記エッチングストッパー膜は例えばシリコン窒化膜により形成され、前記第１のエッチングストッパー膜及び前記層間絶縁膜は例えばシリコン酸化膜により形成される。
【００１３】
本発明に係る他の半導体装置の製造方法は、半導体基板に、ゲート電極、２つのサイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタを形成する工程と、
前記第２のトランジスタの一方の前記サイドウォール上に位置し、該サイドウォールとは異なる材料から構成される保護膜を形成する工程と、
前記第１及び第２のトランジスタ上並びに前記保護膜上に、前記サイドウォールと同一の材料から構成されるエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜上に、該エッチングストッパー膜とは異なる材料から構成される層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、開口パターンが形成された第１のマスク膜を形成する工程と、
前記第１のマスク膜をマスクとして前記層間絶縁膜をエッチングし、次いで前記エッチングストッパー膜をエッチングすることにより、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールを形成し、かつ前記第２のトランジスタの前記不純物領域、前記一方のサイドウォール、及び前記ゲート電極上に位置するシェアードコンタクトホールを形成する工程とを具備する。
【００１４】
この半導体装置の製造方法において、前記保護膜を形成する工程は、前記第１及び第２のトランジスタ上に前記保護膜を形成する工程と、前記第２のトランジスタの前記一方のサイドウォール上に位置する前記保護膜上に、第２のマスク膜を形成する工程と、前記第２のマスク膜をマスクとしたエッチングにより、前記保護膜を、前記第２のマスク膜の下に位置する部分を除いて除去する工程とを具備してもよい。
また、前記保護膜を形成する工程は、前記保護膜を形成する工程は、前記第１及び第２のトランジスタ上に前記保護膜を形成する工程と、前記保護膜をエッチバックすることにより、前記保護膜を、前記２つのサイドウォール上に位置する部分を除いて除去する工程とを具備してもよい。
【００１５】
本発明に係る他の半導体装置の製造方法は、半導体基板に、ゲート電極、サイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタを形成する工程と、
前記第１及び第２のトランジスタ上に、前記サイドウォールとは異なる材料から構成される第１のエッチングストッパー膜を形成する工程と、
前記第１のエッチングストッパー膜上に、前記サイドウォールと同一の材料から構成される第２のエッチングストッパー膜を形成する工程と、
前記第２のエッチングストッパー膜上に、該第２のエッチングストッパー膜とは異なる材料から構成される層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記第２のトランジスタの一方の前記サイドウォール及びその周囲の上方に位置する開口パターンが形成されたマスク膜を形成する工程と、
前記マスク膜をマスクとして前記層間絶縁膜をエッチングし、次いで前記第２のエッチングストッパー膜をエッチングし、更に前記第１のエッチングストッパー膜をエッチングすることにより、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールを形成し、かつ前記第２のトランジスタの前記不純物領域、前記一方のサイドウォール、及び前記ゲート電極上に位置するシェアードコンタクトホールを形成する工程とを具備する。
【００１６】
本発明に係る他の半導体装置の製造方法は、半導体基板に、ゲート電極、シリコン酸化膜から構成されるサイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタを形成する工程と、
前記第１及び第２のトランジスタ上に、前記シリコン窒化膜から構成されるエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜上に、シリコン酸化膜から構成される層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記第２のトランジスタの一方の前記サイドウォール及びその周囲の上方に位置する開口パターンが形成されたマスク膜を形成する工程と、
前記マスク膜をマスクとして前記層間絶縁膜をエッチングし、次いで前記エッチングストッパー膜をエッチングすることにより、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールを形成し、かつ前記第２のトランジスタの前記不純物領域、前記一方のサイドウォール、及び前記ゲート電極上に位置するシェアードコンタクトホールを形成する工程とを具備する。
【００１７】
この半導体装置の製造方法によれば、前記エッチングストッパー膜は前記サイドウォールと異なる材料から構成されている。このため、前記エッチングストッパー膜をエッチングする際に前記サイドウォールがエッチングされることを抑制できる。従って、リーク電流が増加することを抑制できる。
【００１８】
本発明に係る半導体装置は、半導体基板に形成され、ゲート電極、２つのサイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタと、
前記第１及び第２のトランジスタ上に形成され、前記サイドウォールと同一の材料により構成されている第１のエッチングストッパー膜と、
前記第１のエッチングストッパー膜上に形成された層間絶縁膜と、
前記層間絶縁膜及び前記第１のエッチングストッパー膜に形成され、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールと、
前記層間絶縁膜及び前記第１のエッチングストッパー膜に形成され、前記第２のトランジスタの前記不純物領域、一方の前記サイドウォール、及び前記ゲート電極それぞれ上に位置するシェアードコンタクトホールと、
前記シェアードコンタクトホールの周囲に位置する前記ゲート電極及び前記不純物領域の少なくとも一方の上、かつ前記第１のエッチングストッパー膜の下に位置し、前記サイドウォールとは異なる材料から構成される第２のエッチングストッパー膜とを具備する。
【００１９】
本発明に係る他の半導体装置は、半導体基板に形成され、ゲート電極、サイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタと、
前記第１及び第２のトランジスタ上に形成され、前記サイドウォールと同一の材料により構成されているエッチングストッパー膜と、
前記エッチングストッパー膜上に形成された層間絶縁膜と、
前記層間絶縁膜及び前記エッチングストッパー膜に形成され、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールと、
前記層間絶縁膜及び前記エッチングストッパー膜に形成され、前記第２のトランジスタの前記不純物領域、前記一方のサイドウォール、及び前記ゲート電極それぞれ上に位置するシェアードコンタクトホールと、
前記第２のトランジスタの前記一方のサイドウォール上かつ前記エッチングストッパー膜の下に形成され、前記サイドウォールとは異なる材料から構成される保護膜とを具備する。
【００２０】
本発明に係る他の半導体装置は、半導体基板に形成され、ゲート電極、サイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタと、
前記第１及び第２のトランジスタ上に形成され、前記サイドウォールとは異なる材料から構成されている第１のエッチングストッパー膜と、
前記第１のエッチングストッパー膜上に形成され、前記サイドウォールと同一の材料から構成されている第２のエッチングストッパー膜と、
前記第２のエッチングストッパー膜上に形成された層間絶縁膜と、
前記層間絶縁膜、前記第１のエッチングストッパー膜、及び前記第２のエッチングストッパー膜に形成され、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールと、
前記層間絶縁膜、前記第１のエッチングストッパー膜、及び前記第２のエッチングストッパー膜に形成され、前記第２のトランジスタの前記不純物領域、前記サイドウォール、及び前記ゲート電極それぞれ上に位置するシェアードコンタクトホールとを具備する。
【００２１】
本発明に係る他の半導体装置は、半導体基板に形成され、ゲート電極、シリコン酸化膜から構成されるサイドウォール、並びにソース又はドレインである不純物領域を有する第１及び第２のトランジスタと、
前記第１及び第２のトランジスタ上に形成され、シリコン窒化膜から構成されているエッチングストッパー膜と、
前記エッチングストッパー膜上に形成され、シリコン酸化膜から構成される層間絶縁膜と、
前記層間絶縁膜及び前記エッチングストッパー膜に形成され、前記第１のトランジスタの前記不純物領域上に位置するノーマルコンタクトホールと、
前記層間絶縁膜に形成され、前記第２のトランジスタの前記不純物領域、前記サイドウォール、及び前記ゲート電極上に位置するシェアードコンタクトホールとを具備する。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照して本発明の実施形態について説明する。図１及び図２の各図は、本発明の第１の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本方法によって製造される半導体装置は、第１及び第２のトランジスタを有しており、第１のトランジスタ上にはノーマルコンタクトホールが形成され、第２のトランジスタ上には、ソース又はドレインとして機能する不純物領域、サイドウォール、及びゲート電極それぞれの上に位置するシェアードコンタクトホールが形成される。
【００２３】
まず、図１（Ａ）に示すようにシリコン基板１に素子分離膜２を形成する。これにより、第１のトランジスタが形成される第１の素子領域、及び第２のトランジスタが形成される第２の素子領域それぞれが、他の領域から分離される。素子分離膜２はトレンチアイソレーション法によりシリコン基板１に埋め込まれる。次いで、シリコン基板１を熱酸化する。これにより、第１及び第２の素子領域それぞれには、ゲート酸化膜３ａ，３ｂが形成される。次いで、ゲート酸化膜３ａ，３ｂを含む全面上にポリシリコン膜を形成し、このポリシリコン膜を選択的に除去する。これにより、ゲート酸化膜３ａ，３ｂそれぞれ上にはゲート電極４ａ、４ｂが形成される。
【００２４】
次いで、素子分離膜２及びゲート電極４ａ，４ｂをマスクとしてシリコン基板１に不純物を導入する。これにより、第１の素子領域に位置するシリコン基板１には２つの低濃度不純物領域６ａが形成され、第２の素子領域に位置するシリコン基板１には２つの低濃度不純物領域６ｂが形成される。次いで、ゲート電極４ａ，４ｂを含む全面上にシリコン窒化膜を形成し、このシリコン窒化膜をエッチバックする。これにより、ゲート電極４ａ，４ｂの側面はサイドウォール５ａ，５ｂで覆われる。次いで、素子分離膜２、ゲート電極４ａ，４ｂ、及びサイドウォール５ａ，５ｂをマスクとしてシリコン基板１に不純物を導入する。これにより、第１の素子領域に位置するシリコン基板１には第１のトランジスタのソース及びドレインとして機能する２つの不純物領域７ａが形成され、第２の素子領域に位置するシリコン基板１には第２のトランジスタのソース及びドレインとして機能する２つの不純物領域７ｂが形成される。
【００２５】
次いで、ゲート電極４ａ，４ｂ、及び不純物領域７ａ，７ｂそれぞれの一部を、マスク膜であるシリコン酸化膜（図示せず）で覆う。次いで、シリコン酸化膜、ゲート電極４ａ，４ｂ、及び不純物領域７ａ，７ｂを含む全面上にコバルト膜を形成し、このコバルト膜、ゲート電極４ａ，４ｂ、及び不純物領域７ａ，７ｂを熱処理する。これにより、ゲート電極４ａ，４ｂ、及び不純物領域７ａ，７ｂそれぞれの表面のうちシリコン酸化膜で覆われていない領域には、コバルトシリサイド膜２０ａ，２０ｂ，２０ｃ，２０ｄが形成される。その後、シリサイド化していないコバルト膜及びシリコン酸化膜を除去する。マスク膜であるシリコン酸化膜はサイドウォール５ａ，５ｂとは異なる材料により形成されているため、これらの工程においてサイドウォール５ａ，５ｂがエッチングされることを抑制できる。
このようにして、第１及び第２のトランジスタが形成される。
【００２６】
次いで、サイドウォール５ｂ上を含む全面上に、シリコン酸化膜からなる第１のエッチングストッパー膜８をＣＶＤ法により形成する。第１のエッチングストッパー膜８の厚さは、例えば１０〜２０ｎｍである。次いで、第１のエッチングストッパー膜８上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしたエッチングを行うことにより第１のエッチングストッパー膜８を選択的に除去する。これにより、第１のエッチングストッパー膜８は、サイドウォール５ｂ上、及びその周囲に位置するゲート電極４ｂ及び不純物領域７ｂ上を除いて除去される。除去後に残された第１のエッチングストッパー膜８の面積は、後述するシェアードコンタクトホール１０ｂの横断面積より大きい。
その後、レジストパターンを除去する。
【００２７】
次いで、図１（Ｂ）に示すように、第１のエッチングストッパー膜８上、第１及び第２のトランジスタ上、並びに素子分離膜２を含む全面上に第２のエッチングストッパー膜９を形成する。第２のエッチングストッパー膜９はシリコン窒化膜であり、ＣＶＤ法により形成される。次いで、第２のエッチングストッパー膜９上に、シリコン酸化膜からなる層間絶縁膜１０をＣＶＤ法により形成する。
【００２８】
次いで、図１（Ｃ）に示すように、層間絶縁膜１０上にフォトレジスト膜を形成し、このフォトレジスト膜を露光及び現像する。これにより、層間絶縁膜１０にはレジストパターン５０が形成される。次いで、レジストパターン５０をマスクとして層間絶縁膜１０をエッチングする。これにより、層間絶縁膜１０にはノーマルコンタクトホール１０ａ及びシェアードコンタクトホール１０ｂが形成される。ノーマルコンタクトホール１０ａは第１のトランジスタの不純物領域７ａの上方に位置しており、シェアードコンタクトホール１０ｂは、第２のトランジスタのサイドウォール５ｂ上、及びサイドウォール５ｂの周囲に位置するゲート電極４ｂ及び不純物領域７ｂの上方かつ第１のエッチングストッパー膜８の上方に位置している。
【００２９】
層間絶縁膜１０をエッチングする際、第２のエッチングストッパー膜９がエッチングストッパーとして機能する。第２のエッチングストッパー膜９は素子分離膜２上にも形成されている。このため、ノーマルコンタクトホール１０ａの一部が素子分離膜２の上方に位置した場合でも、素子分離膜２がエッチングされることを防止できる。
【００３０】
次いで、図２（Ａ）に示すように、レジストパターン５０をマスクとしたエッチングを行うことにより、ノーマルコンタクトホール１０ａの底部に位置している第２のエッチングストッパー膜９、及びシェアードコンタクトホール１０ｂの底部に位置している第２のエッチングストッパー膜９を除去する。
【００３１】
このとき、シェアードコンタクトホール１０ｂの底部に位置するサイドウォール５ｂの上には第１のエッチングストッパー膜８が形成されている。このため、第２のエッチングストッパー膜９を除去するときにサイドウォール５ｂがエッチングされることを防止できる。
【００３２】
次いで、レジストパターン５０をマスクとしたエッチングを行うことにより、シェアードコンタクトホール１０ｂの底部に位置している第１のエッチングストッパー膜８を除去する。このとき、シェアードコンタクトホール１０ｂの周囲に位置するゲート電極４ｂ及び不純物領域７ｂの少なくとも一方上には、第１のエッチングストッパー膜８が残る。
【００３３】
その後、図２（Ｂ）に示すようにレジストパターン５０を除去する。次いで、ノーマルコンタクトホール１０ａの中、シェアードコンタクトホール１０ｂの中、及び層間絶縁膜１０上にタングステン膜をＣＶＤ法により形成し、層間絶縁膜１０上に位置するタングステン膜をＣＭＰ法により研磨除去する。これにより、ノーマルコンタクトホール１０ａにはタングステンプラグ１１ａが埋め込まれ、シェアードコンタクトホール１０ｂにはタングステンプラグ１１ｂが埋め込まれる。
【００３４】
次いで、タングステンプラグ１１ａ，１１ｂ及び層間絶縁膜１０上にＡｌ合金膜をスパッタリング法により形成し、このＡｌ合金膜を選択的に除去する。これにより、タングステンプラグ１１ａ，１１ｂそれぞれ上にはＡｌ合金配線１２ａ，１２ｂが形成される。
【００３５】
以上、本発明の第１の実施形態によれば、シェアードコンタクトホール１０ｂの底部に位置するサイドウォール５ｂの上には第１のエッチングストッパー膜８が形成されている。第１のエッチングストッパー膜はシリコン酸化膜であり、第２のエッチングストッパー膜はシリコン窒化膜である。このため、第２のエッチングストッパー膜９を除去するときにサイドウォール５ｂがエッチングされることを防止できる。従って、シェアードコンタクトホール１０ｂ内のタングステンプラグ１１ｂとシリコン基板１の間でリーク電流が流れることを防止できる。
【００３６】
図３は、本発明の第２の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態に係る半導体装置の製造方法は、第１のエッチングストッパー膜８を選択的に除去する工程（第１の実施形態において図１（Ａ）を用いて説明）が省略されている点を除いて、第１の実施形態に係る半導体装置の製造方法と同様である。本実施形態において、第１のエッチングストッパー膜８はサイドウォール５ｂの保護膜として機能する。
【００３７】
本実施形態によって製造される半導体装置は、第１のエッチングストッパー膜８が、ノーマルコンタクトホール１０ａ内及びシェアードコンタクトホール１０ｂ内を除く全面に形成されている点を除いて、第１の実施形態によって製造される半導体装置と同様の構成である。
本実施形態によっても第１の実施形態と同様の作用及び効果を得ることができる。
【００３８】
図４は、本発明の第３の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態に係る半導体装置の製造方法は、選択的に除去された後の第１のエッチングストッパー膜８の面積がシェアードコンタクトホール１０ｂの横断面積より小さい点、及びシェアードコンタクトホール１０ｂの底部に位置する第１のエッチングストッパー膜８を除去する工程（第１の実施形態において図２（Ａ）を用いて説明）が省略されている点を除いて、第１の実施形態に係る半導体装置の製造方法と略同様である。
【００３９】
本実施形態によって製造される半導体装置は、シェアードコンタクトホール１０ｂ底部に第１のエッチングストッパー膜８が残っている点、及びシェアードコンタクトホール１０ｂの周囲に位置するゲート電極４ｂ及び不純物領域７ｂのいずれの上にも第１のエッチングストッパー膜８が残らない点を除いて、第１の実施形態によって製造される半導体装置と同様の構成を有する。
【００４０】
除去後に残された第１のエッチングストッパー膜８の面積がシェアードコンタクトホール１０ｂの横断面積より小さいため、シェアードコンタクトホール１０ｂの底面においてゲート電極４ｂ及び不純物領域７ｂそれぞれが露出している。従って、シェアードコンタクトホール１０ｂの底部に位置する第１のエッチングストッパー膜８を除去しなくても、ゲート電極４ｂ及び不純物領域７ｂそれぞれはタングステンプラグ１１ｂと電気的に接続することができる。
本実施形態によっても第１の実施形態と同様の作用及び効果を得ることができる。
【００４１】
図５は、本発明の第４の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態に係る半導体装置の製造方法は、第１のエッチングストッパー膜８を選択的に除去する（第１の実施形態において図１（Ａ）を用いて説明）代わりに第１のエッチングストッパー膜８をエッチバックする点を除いて、第１の実施形態に係る半導体装置の製造方法と同様である。
【００４２】
本実施形態において、サイドウォール５ｂは第１のエッチングストッパー膜８によって覆われている。すなわち第１のエッチングストッパー膜８はサイドウォール５ｂの保護膜として機能する。
本実施形態によっても第１の実施形態と同様の作用及び効果を得ることができる。
【００４３】
図６は、第５の実施形態に係る半導体装置の構成を説明する為の断面図である。本実施形態に係る半導体装置は、サイドウォール５ａ，５ｂがシリコン酸化膜で形成されている点、第１のエッチングストッパー膜８がない点、及びコバルトシリサイド膜２０ａ〜２０ｄがない点を除いて、第３の実施形態によって製造される半導体装置と同様の構成である。
【００４４】
本実施形態に係る半導体装置の製造方法は、サイドウォール５ａ，５ｂとなる膜としてシリコン窒化膜ではなくシリコン酸化膜を形成する点、第１のエッチングストッパー膜８を形成する工程及び選択的に除去する工程が省略されている点を除いて、第３の実施形態に係る半導体装置の製造方法と同様である。
【００４５】
本実施形態によれば、サイドウォール５ｂと第２のエッチングストッパー膜９は互いに異なる材質で形成されているため、シェアードコンタクトホール１０ｂの底部に位置する第２のエッチングストッパー膜９を除去する工程においてサイドウォール５ｂはエッチングされない。このため、シェアードコンタクトホール１０ｂ内のタングステンプラグ１１ｂとシリコン基板１の間でリーク電流が流れることを防止できる。
【００４６】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００４７】
【図１】（Ａ）〜（Ｃ）は第１の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図２】（Ａ）及び（Ｂ）は図１の次の工程を説明する為の断面図。
【図３】第２の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図４】第３の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図５】第４の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図６】第５の実施形態に係る半導体装置の構成を説明する為の断面図。
【図７】（Ａ）〜（Ｃ）は従来の半導体装置の製造方法を説明する為の断面図。
【符号の説明】
【００４８】
１，１０１…シリコン基板、２，１０２…素子分離膜、３ａ，３ｂ…ゲート酸化膜、４ａ，４，１０４ａ，１０４ｂ…ゲート電極、５ａ，５ｂ，１０５ａ，１０５ｂ…サイドウォール、６ａ，６ｂ…低濃度不純物領域、７ａ，７ｂ，１０７ａ，１０７ｂ…不純物領域、８…第１のエッチングストッパー膜、９…第２のエッチングストッパー膜、１０，１１０…層間絶縁膜、１０ａ，１１０ａ…ノーマルコンタクトホール、１０ｂ，１１０ｂ…シェアードコンタクトホール、１１ａ，１１ｂ，１１１ａ，１１１ｂ…タングステンプラグ、１２ａ，１２ｂ，１１２ａ，１１２ｂ…Ａｌ合金配線、２０ａ〜２０ｄ，１２０ａ〜１２０ｄ…コバルトシリサイド膜、５０，１５０…レジストパターン、１０９…エッチングストッパー膜
【図１】
2008034476.tif 000003
【図２】
2008034476.tif 000004
【図３】
2008034476.tif 000005
【図４】
2008034476.tif 000006
【図５】
2008034476.tif 000007
【図６】
2008034476.tif 000008
【図７】
2008034476.tif 000009