(57)【要約】【課題】多層配線パッケージ基板を透過して侵入する水分を阻止する。【解決手段】パッケージ基板１０を構成する多層配線１ａ〜４ａを重畳した合成配線パターンが、水分侵入経路Ｒ１、Ｒ２となる各層の配線間に生ずる隙間ｓやスルーホール５を完全に被覆するように配線１ａ〜４ａを設計する。これらの配線１ａ〜４ａに、水分侵入経路Ｒ１、Ｒ２を塞ぐダミー配線１Ａ、４Ａを配置することもできる。【選択図】図１
2008034655.tif 000002
【特許請求の範囲】
【請求項１】
上面に半導体チップが封止され、下面に前記半導体チップに形成された回路に接続する電極端子が設けられたパッケージ基板を備えた半導体装置において、
前記パッケージ基板は、前記パッケージ基板の上面に形成された最上層配線と、前記パッケージ基板の下面に形成された最下層配線と、前記最上層配線と前記最下層配線との間に設けられた中間層配線とを有し、
前記最上層配線、前記中間層配線及び前記最下層配線を重畳して形成される合成配線パターンが、前記パッケージ基板の少なくとも前記チップ直下全面を覆うことを特徴とする半導体装置。
【請求項２】
複数層の前記中間層配線を有し、
前記合成配線パターンは、前記最上層配線、全ての前記中間層配線及び前記最下層配線を重畳して形成されることを特徴とする請求項１記載の半導体装置。
【請求項３】
上面に半導体チップが封止され、下面に前記半導体チップに形成された回路に接続する電極端子が設けられたパッケージ基板を備えた半導体装置において、
コア材及び前記コア材の上面又は下面にシート材が貼着された前記パッケージ基板と、
前記コア材の上面に形成された第１配線と下面に形成された第２配線を接続する導電膜が側壁に形成され、中心部が樹脂で充填されたスルーホールと、
前記シート材の貼着面の反対面に形成された第３配線とを有し、
前記第１、第２及び第３配線を重畳して形成される合成配線パターンが、前記パッケージ基板の少なくとも前記チップ直下全面を覆うことを特徴とする半導体装置。
【請求項４】
前記コア材の上面に貼着された上層シート材と、前記コア材の下面に貼着された下層シート材とからなる前記シート材と、
前記上層シート材の上面に形成された最上層配線と、前記下層シート材の下面に形成された最下層配線とからなる前記第３配線とを有することを特徴とする請求項３記載の半導体装置。
【請求項５】
上面に半導体チップが封止され、下面に前記半導体チップに形成された回路に接続する電極端子が設けられたパッケージ基板を備えた半導体装置において、
積層された複数のコア材及び最上層をなす前記コア材の上面又は最下層をなす前記コア材の下面にシート材が貼着された前記パッケージ基板と、
前記コア材の上面に形成された第１配線と下面に形成された第２配線を接続する導電膜が側壁に形成され、中心部が樹脂で充填されたスルーホールと、
前記シート材の貼着面の反対面に形成された第３配線とを有し、
前記第１、第２及び第３配線を重畳して形成される合成配線パターンが、前記パッケージ基板の少なくとも前記チップ直下全面を覆うことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多層パッケージ基板上に半導体チップを封止して搭載する耐熱性に優れた半導体装置に関し、とくに水分がパッケージ基板を貫通して封止部へ到達することを抑制した半導体装置に関する。
【背景技術】
【０００２】
半導体チップのパッケージ、例えばＢＧＡ（ボールグリットアレイ）には、多層配線のパッケージ基板、例えばインターポーザが広く用いられている。かかるパッケージは、高密度実装をするために両面実装が進み、そのため回路基板への実装の際のリフロー回数が増加している。また、環境対応の要請から鉛フリーはんだの使用が進み、その結果、リフロー温度が高くなる傾向にある。
【０００３】
このような実装の際のリフロー回数の増加及びリフロー温度の上昇は、リフローの際に、パッケージ内に吸湿された水分を加熱して水蒸気爆発を引き起こす誘因になる。かかる水蒸気爆発は、パッケージにクラックを生じさせ、あるいは配線、半導体チップ又は多層配線等を剥離させ、半導体装置を実装した電子機器の不良を招来する。
【０００４】
このため、パッケージ内への水分侵入が少なく、高温で多数回のリフローに耐える優れた耐熱性を有するパッケージが要求されている。
【０００５】
以下、従来の半導体装置におけるパッケージ内への水分侵入経路について説明する。
【０００６】
図１１は従来の半導体装置の水分侵入経路の説明図であり、図１１（ａ）は半導体装置の断面図、図１１（ｂ）は平面図を表している。
【０００７】
図１１（ａ）を参照して、従来の半導体装置では、多層配線パッケージ基板１０上に半導体チップ１１が搭載され、封止材１３（例えば樹脂）により封止されている。パッケージ基板１０の下面には、チップ１１に形成された回路に電気的に接続する電極端子４（例えばはんだボール）が設けられている。
【０００８】
図１１（ｂ）を参照して、パッケージ基板１０の配線領域３１には、積層された配線からなる多層配線が形成されている。しかし、透視したとき、これら積層された配線のいずれの配線も存在しない配線の間隙ｓやスルーホール５が形成される場合がある。この間隙ｓ及びスルーホール５は、多層配線が重ならない隙間ｓ、及び中心が樹脂で埋め込まれたスルーホール５により形成される。
【０００９】
図１２は、従来の半導体装置の断面図であり、図１１（ａ）のパッケージ基板１０の配線構造を表している。
【００１０】
図１２を参照して、パッケージ基板１０は、両面にシート材１、３が貼着されたコア材２から構成され、コア材２の両面、シート材１の上面及びシート材３の下面に、上から順に第１層配線１ａ、第２層配線２ａ、第３層配線３ａ及び第４層配線４ａが形成されている。なお、第１層配線１ａの一部はボンデング用のパッド１ｂとなっている。
【００１１】
さらに、コア材２には第２層配線２ａと第３層配線３ａとを接続するためのスルーホール５が設けられ、またシート材１、３にはそれぞれ第１層配線１ａと第２層配線２ａを接続するピア６及び第３層配線３ａと第４層配線４ａを接続するビア７が設けられている。このスルーホール５は内面側壁に導電膜が形成され、中心部は樹脂が埋設されている。従って、平面視したスルーホール５の中心部には配線が形成されない。
【００１２】
外部雰囲気中の水分は、パッケージ基板１０の下方（外部雰囲気）から侵入して上方へ向かう途中で、金属等の導電材料からなる第１層〜第４層配線１ａ〜４ａにより阻止され、チップ１１あるいは封止材１３に到達しない。しかし、上述の配線が形成されていない隙間ｓ、あるいは、配線が形成されないスルーホール５を通る水分の侵入経路Ｒ３２、Ｒ３１では、水分の侵入を阻止する配線が存在しないため、下方から侵入した水分は隙間ａ又はスルーホール５を通過し、そのまま上昇してチップ１１又は封止材１３まで到達してしまう。このようにして外部からパッケージ基板１０を通過してパッケージ内に侵入した水分は、リフロー時の加熱により水蒸気爆発を引き起こし配線の剥離や断線を生ずる。
【００１３】
かかる半導体装置のバッケージ内への水分の侵入をダミー配線により阻止した回路基板が開示されている。（例えば、特許文献１を参照。）。
【００１４】
図１３は従来の他の半導体装置断面図であり、水分の侵入を阻止するダミー配線を備えた回路基板を用いた半導体装置を表している。
【００１５】
図１３を参照して、この回路基板３２の上面に半導体チップ１１がフエイスダウンボンデングにより搭載され、さらに、チップ１１下面と回路基板３２上面との間に接着材１３が充填されて、チップ１１はこの接着材１３により封止されている。回路基板３２の下面には、チップ１１の封止領域全面を被覆するＣｕダミー配線３３が形成されている。
【００１６】
この半導体装置では、回路基板３２の下方からチップ１１封止部に侵入しようとする水分は、ダミー配線３３により阻止される。このため、外部からの水分の侵入を阻止することができる。
【００１７】
しかし、水分の侵入を十分に阻止するにはダミー配線３３がチップ１１直下全面を隙間なく覆うように、隙間のない板状のダミー配線３３を設けなければならない。この場合、樹脂で埋め込まれたスルーホールは水分の侵入経路になり得るので、ダミー配線３３を貫通するスルーホールを設けることは好ましくない。このため、ダミー配線３３の下方に配線やチップ１１に電気的に接続する電極端子を形成するには、水分の侵入経路を防ぐための複雑な配線構造を必要とする。その結果、インターポーザのような下面に電極端子を有する多層配線のパッケージ基板にはこのような板状のダミー配線を適用することは難しい。
【特許文献１】特開２０００−２９４８９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
上述したように、従来の半導体装置では、水分が、パッケージ基板の下方からパッケージ基板の配線の隙間又はスルーホールを通してパッケージ基板を通過し、パッケージ内に侵入するため、侵入した水分がリフローの際の加熱により水蒸気爆発をおこして半導体装置を損傷するという問題があった。
【００１９】
また、回路基板の下面にチップ直下全面を隙間なく被覆する板状のダミー配線を設けて水分侵入を阻止する従来の半導体装置では、板状のダミー配線にスルーホールを形成することは水分侵入防止の観点から好ましくないことから、この回路基板を下面に電極端子を有する多層配線パッケージ基板として使用することは難しいという問題がある。
【００２０】
本発明は、パッケージ基板を通過する水分を阻止して、パッケージ内部への水分侵入を少なくするパッケージ基板を用いることで、吸湿が少なく優れた耐熱性を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記課題を解決するための本発明の第１構成の半導体装置は、パッケージ基板と、パッケージ基板の上面に形成された最上層配線と、前記パッケージ基板の下面に形成された最下層配線と、最上層配線及び最下層配線間に設けられた中間層配線とを有する。そして、前記最上層配線、前記中間層配線及び前記最下層配線を重畳して形成される合成配線パターンが、パッケージ基板の少なくとも半導体チップ直下全面を覆うように構成する。
【００２２】
本第１構成では、パッケージ基板に形成された多層配線を全て重畳して形成される合成配線パターンが、少なくともチップ直下の全面を隙間なく覆う。このため、パッケージ基板を通過する水分は必ず多層配線の一つに遮られパッケージ内部への侵入が阻止される。従って本第１構成の半導体装置は、水分侵入が少なく、優れた耐熱性を有する。
【００２３】
本発明の第２構成では、パッケージ基板は、コア材と、コア材の上下面の少なくとも一方に貼着されたシート材とを備える。コア材の上下面それぞれに第１及び第２配線が設けられ、パッケージ基板の上面又は下面を構成するシート材の表面には第３配線が設けられる。これら第１〜第３配線は、第１構成の最上層配線、中間層配線及び最下層配線を構成する。なお、シート材はコア材の上下面に設けても良く、このとき第１及び第２配線は２層からなる中間層配線を構成し、上下面に設けられたシート材の表面に形成された第３配線は最上層配線及び最下層配線を構成する。
【００２４】
この第２構成では、コア材にスルーホールが開設され、スルーホールの内壁面に形成された導電膜を介して第１配線と第２配線とが接続される。なお、このスルーホールの導電膜に囲まれた中心部には樹脂が埋め込まれる。また、シート材を貫通するビアが形成されており、シート材の表面に形成された第３配線は、このビアを介して第１又は第２配線に接続される。このビアの底面及び側壁面には第３配線が延在しており、従ってビアを通る水分の侵入路は第３配線により阻止される。
【００２５】
さらに、本第２構成では、第１〜第３配線を重ねた配線パターン（合成配線パターン）がチップ直下の全面を隙間なく被覆するように設計される。即ち、樹脂が埋め込まれたスルーホールの中心部は第３配線により覆われる。また、第１及び第２配線により覆われない隙間も、第３配線により被覆される。
【００２６】
このため、第１〜第３配線を重ねたとき隙間がなく、配線間の隙間を侵入経路とする水分の侵入が阻止される。また、スルーホールを通過する水分侵入経路も、第３配線により阻止され塞がれる。従って、本第２構成の半導体装置は、第１構成と同様に、パッケージ基板を通過して進入する水分が少なく、優れた耐熱性を有する。
【００２７】
上述した第２構成において、上下面にスルーホール側壁に形成された導電膜を介して接続する第１配線及び第２配線を有するコア材を複数層積層し、その最上層の上面又は最下層の下面に第３配線を有するシート材を配置した、複数層のコア材とシート材との積層をパッケージ基板とすることもできる。シート材は最上層若しくは最下層の一方又は両方に設けることができる。この構造により、５層以上の多層配線構造を有するパッケージ基板を構成することがでる。
【００２８】
上記の第１及び第２構成において、合成配線パターンは広い範囲を被覆することが水分侵入防止の観点から好ましい。この観点からパッケージ基板全面を被覆することが好ましい。このとき、周辺からの水分侵入を防止するためにパッケージ基板の周縁部のみ残して、残りを被覆してもよい。また、パッケージの内部又は封止部分に該当するパッケージ基板の領域を被覆するものであってもよい。なお、半導体チップへの水分の侵入を避けるために、少なくともチップ直下の全面は、合成配線パターンにより隙間なく覆うことが望ましい。
【発明の効果】
【００２９】
本発明の半導体装置では、多層配線パッケージ基板中を貫通する全ての水分侵入経路が多層配線の一つにより塞がれるため、パッケージ基板を通過する水分が阻止されるので、吸湿性が小さく耐熱性に優れた半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００３０】
本発明の第１実施形態は、コア材の上下にシート材を貼着した４層配線のパッケージ基板を用いた半導体装置に関する。
【００３１】
図１は本発明の第１実施形態の半導体装置断面図であり、４層配線のパッケージ基板を用いた半導体装置を表している。
【００３２】
本第１実施形態の半導体装置は、図１を参照して、コア材２及びコア材２の上面及び下面に貼着されたシート材１、３を基材とするパッケージ基板１０をインターポーザとし、このパッケージ基板１０の上面に半導体チップ１１が樹脂を封止材１３として封止されている。また、パッケージ基板１０の下面に、はんだボールからなる電極端子４がアレイ状に設けられている。
【００３３】
コア材２は、ガラスエポキシ樹脂からなり、その上面に第２層配線２ａ（第１配線）が、下面に第３層配線３ａ（第２配線）が形成されている。また、コア材２を貫通するスルーホール５が開設され、第２層配線２ａと第３層配線３ａはスルーホール５の側壁面に形成された導電膜５ａを介して接続される。この第２層配線２ａと第３層配線３ａは、中間層配線を構成する。
【００３４】
シート材１、３はプリプレグからなり、シート材１の上面に最上層配線となる第１層配線１ａ（第３配線）が、シート材３の下面に最下層配線となる第４層配線４ａ（第３配線）が形成されている。第１層配線１ａの一部はボンディングパッド１ｂを構成する。また、第１層配線１ａ及び第４層配線４ａには、パッケージ基板１０の回路配線の他にダミー配線１Ａ、４Ａ（図１にはダミー配線４Ａは図示していない。）が含まれる。
【００３５】
ダミー配線１Ａ、４Ａは、それぞれ第１層配線１ａ及び第４層配線４ａの一部を構成しており、ダミー配線がなければ水分の侵入経路Ｒ１、Ｒ２となるスルーホール５及び配線の隙間ｓを塞ぐように、スルーホール５及び配線の隙間ｓの直上又は直下に設けられる。従って、これらの水分の侵入経路Ｒ１、Ｒ２はダミー配線に１Ａ、４Ａにより塞がれ、パッケージ内への水分の侵入が阻止される。また、この第１層配線１ａ及び第４層配線の表面には、レジスト層９ａ、９ｂが設けられている。
【００３６】
図２は本発明の第１実施形態の第１層配線平面図、図３は本発明の第１実施形態の第２層配線平面図、図４は本発明の第１実施形態の第３層配線平面図及び図５は本発明の第１実施形態の第４層配線平面図であり、それぞれ第１〜第４層配線の配線パターンの一部分を表している。
【００３７】
図３及び図４をを参照して、コア材の上面には第２層配線２ａが、下面には第３層配線３ａが形成されている。これら第２層及び第３層配線２ａ、３ａのうち、配線２ａ−１〜２ａ−４、３ａ−１〜３ａ−４は、その一端にスルーホール５が設けられ、このスルーホール５の側壁面に形成された導電膜５ａを介してそれぞれ反対側のコア材２表面に形成された第２層及び第３層配線２ａ、３ａに接続している。さらに、配線２ａ−１〜２ａ−４の他端はビア６を介してに第１層配線１ａに、配線３ａ−１〜３ａ−４の他端はビア６を介してに第４層配線４ａに接続される。
【００３８】
コア材２の上下面の中で、配線２ａ−１〜２ａ−４、３ａ−１〜３ａ−４及びスルーホール５が形成されていない領域には、全面にベタパターンの２層及び３層配線２ａ−５、３ａ−５が設けられている。このベタパターンの配線は、例えば接地配線又は電源配線として用いられる。そして、配線２ａ−５、３ａ−５と配線２ａ−１〜２ａ−４、３ａ−１〜３ａ−４とを分離するために、その間に隙間が形成されている。
【００３９】
図６は本発明の第１実施形態の第２及び第３層配線の重畳パターン平面図であり、コア材２の上下面に形成された第２層配線２ａと第３層配線３ａとを重ね合わせた（重畳した）重畳パターンを表している。
【００４０】
図６を参照して、第２層配線２ａと第３層配線３ａとを重ね合わせた重畳パターンには、配線２ａ−５、３ａ−５と配線２ａ−１〜２ａ−４、３ａ−１〜３ａ−４とを分離するために設けられた隙間が、コア材２の上下面でが重なる部分が存在する（図６中、隙間ｓ１〜ｓ４として塗り潰して描かれた部分）。この部分は、コア材２の上下面に設けられた第２層配線２ａ及び第３層配線３ａのいずれの配線によっても被覆されておらず、水分がコア材２を通過する経路となり得る配線の隙間ｓ２を形成する。
【００４１】
さらに、スルーホール５の中心部は樹脂がコア材２を貫通して充填されており、このスルーホール５の中心部（図６中にスルーホール５として塗り潰して描かれた円の部分）もまた、水分がコア材２を通過し得る経路となり得る。
【００４２】
かかるコア材を通過する水分の侵入経路となり得る配線の隙間ｓ２及びスルーホール５の上下に、第１層配線１ａ又は第４層配線４ａが配置される。
【００４３】
図２を参照して、第１層配線１ａは、コア材２の上面に貼着されたシート１の上面に形成される。その一端は半導体チップ１１に形成された回路に接続するためのボンディングパッド１ｂを構成する。また、他端にはビア６が形成され、このビア６を介して第１層配線１ａは、シート材１の下面すなわちコア材２の上面に形成された第２層配線２ａに接続される。さらに、第１層配線１ａの一部として、回路動作に直接は関与しないダミー配線１Ａが配置されている。なお、回路動作に支障がなければ、ダミー配線１Ａ部分を、回路動作に必要な回路を構成する回路配線１ａの一部で置き換えることもできる。
【００４４】
図５を参照して、第４層配線４ａは、コア材２の下面に貼着されたシート３の下面に形成される。その一端に、はんだボールを接続するための電極（ランド）が形成され、他端に、第４層配線を第３層配線へ接続するためのビア７が形成されている。さらに、第４層配線４ａの一部として、回路動作に直接は関与しないダミー配線４Ａが配置されている。このダミー配線４Ａについても、回路動作に支障がなければ、ダミー配線４Ａ部分を回路動作に必要な回路を構成する回路配線４ａの一部で置き換えることもできる。
【００４５】
図７は本発明の第１実施形態の第１〜第４層配線の重畳パターン平面図であり、図６に示した第２及び第３層配線２ａ、３ａの重畳パターンに、第１層配線１ａ及び第４層配線４ａをさらに重ね合わせたパターンを表している。
【００４６】
図７を参照して、第２及び第３層配線２ａ、３ａの重畳パターンに存在する配線の隙間ｓ１〜ｓ４及びスルーホール５は、第１層配線１ａ及び第４層配線４ａのうちのダミー配線１Ａ、４Ａにより被覆される。なお、ダミー配線１Ａ、４Ａ以外の第１層配線１ａ及び第４層配線４ａが、これらの配線の隙間ｓ１〜ｓ４及びスルーホール５の一部又は全部を被覆するように配置される場合は、その被覆された部分にダミー配線１Ａ、４Ａは配置されない。その結果、これら配線の隙間ｓ１〜ｓ４及びスルーホール５を貫通する水分の侵入経路は第１層配線１ａ及び第４層配線４ａにより完全に塞がれる。従って、このパッケージ基板１０は貫通する水分の侵入が少なく、このパッケージ基板１０をインタポーザとする半導体装置は優れた耐熱性を有する。
【００４７】
次に、第１実施形態の半導体装置に用いられるパッケージ基板１０の製造方法を説明する。
【００４８】
図８及び図９は本発明の第１実施形態のパッケージ基板製造工程断面図（その１）及び（その２）であり、パッケージ基板１０の部分断面を表している。
【００４９】
図８（ａ）を参照して、まず、両面に銅箔２−１、２−２が貼着されたガラスエポキシからなるコア材２を準備する。次いで、図８（ｂ）を参照して、銅箔２−１、２−２及びコア材２を貫通するスルーホール５を開設する。
【００５０】
次いで、図８（ｃ）を参照して、めっきにより、スルーホール５の側壁面上に導電膜５ａ、例えばＣｕ導電膜５ａを形成する。この導電膜５ａを介して、銅箔２−１、２−２は接続される。次いで、図８（ｄ）を参照して、スルーホール５の中空の中心部に樹脂５ｂを充填して埋め込む。
【００５１】
次いで、図８（ｅ）を参照して、コア材２の上下面のＣｕ箔をエッチングによりパターニングして、コア材２上面に第２層配線２ａ（第１配線）を、下面に第３層配線３ａ（第２配線）を形成する。
【００５２】
次いで、図８（ｆ）を参照して、上面に銅箔１−１が貼着されたプリプレグからなるシート材１及び下面に銅箔３−１が貼着されたプリプレグからなるシート材３を準備し、図８（ｇ）を参照して、このシート材１、３を、それぞれコア材２の上面及び下面に貼着して、上下面に第２層配線２ａ及び第３層配線３ａが形成されたコア材２の両面に、シート材１、３が貼着された積層構造基板を形成する。このシート材１、３の外表面には、銅箔１−１、３−１が貼着されている。
【００５３】
次いで、図９（ｈ）を参照して、シート材１、３に銅箔１−１、３−１及びシート材１、３を貫通し、底面に第２層及び第３層配線を表出するビアホール６ａ、７ａを開設する。次いで、図９（ｉ）を参照して、電気めっき法によりビアホール６ａ、７ａの底面及び側壁面上にＣｕめっき膜を形成する。このＣｕめっき膜は、銅箔１−１、３−１の一方に接続し、後に第１層配線１ａ及び第４層配線４ａの一部となる。なお、銅箔１−１、３−１をめっき下地層に代え、ビアホール６ａ、７ａを埋め込むＣｕめっき膜の形成と同時にめっき下地層上にＣｕめっき膜を形成し、このめっき下地層上のＣｕめっき膜を銅箔１−１、３−１として用いることもできる。このようにＣｕめっき膜が形成されたビアホール６ａ、７ａは、完全にＣｕめっき層により被覆されており、シート材１、３表面の銅箔１−１、３−１又は下地層上のＣｕめっき膜との間に隙間は生じない。
【００５４】
次いで、図９（ｊ）を参照して、銅箔１−１、３−１をエッチングしてパターニングし、第１層配線１ａ（第３配線）及び第４層配線４ａ（第２配線）を形成する。この第１層及び第４層配線１ａ、４ａはそれぞれ最上層配線及び最下層配線を構成する。
【００５５】
次いで、図９（ｋ）を参照して、シート材１、３の表面に第１層及び第４層配線１ａを被覆する平坦なレジスト層９ａ、９ｂを形成する。次いで、第１層配線１ａのボンディングパッド１ｂを表出するレジスト層９ａに設けられた開口９ａ−１（図９に図示していない。）及び第４層配線４ａの電極８（ランド）を表出するレジスト層９ｂに設けられた開口９ｂ−１を開設する。
【００５６】
上記工程を経てパッケージ基板１０は製造される。最後に、レジスト層９ａ上に半導体チップ１１を搭載し、ボンデングワイヤでパッド１ｂと半導体チップに設けられた電極とを接続したのち、樹脂からなる封止材１３を用いて封止する。さらに、図９（ｌ）を参照して、電極８上にはんだボール４を溶着し、半導体装置を完成する。
【００５７】
本発明の第２実施形態は、コア材の上面にシート材を貼着した３層配線のパッケージ基板を用いた半導体装置に関する。
【００５８】
図１０は本発明の第２実施形態の半導体装置断面図であり、４層配線のパッケージ基板を用いた半導体装置を表している。
【００５９】
図１０を参照して、本第２実施形態の半導体装置は、パッケージ基板１０を除いて他は第１実施形態の半導体装置と同様である。
【００６０】
第２実施形態のパッケージ基板１０は、コア材２とその上面に貼着されたシート材１を基材として構成される。
【００６１】
シート材１の上面には第１層配線１ａ（第３配線）が形成され、その一部がボンディングパッド１ｂ及びダミー配線１Ａとして構成される。この第１層配線１ａのパターンは、ボンディングパッド１ｂは第１実施形態と同様であるが、他の部分、とくにダミー配線１Ａでは後述するように通常は異なる。
【００６２】
コア材２の上面に第２層配線２ａが形成され、下面に第３層配線３ａが形成されている。第３層配線３ａは、第１実施形態と同様に、電極パターンを含む回路配線パターンの他、それらのパターンの間にダミー配線３Ａが配置されている。これら第２層及び第３層配線２ａ、３ａは、コア材２を貫通するスルーホール５の側壁面に形成された導電膜５ａを介して接続される。また、スルーホール５の中心部には樹脂が充填されている。なお、この第２層及び第３層配線２ａ、３ａは、コア材２の上下面に形成される第１及び第２配線を構成する。
【００６３】
第２層配線２ａは、第１実施形態の第２層配線２ａと同様に、回路に必要な回路配線とこれを埋めるように配置された全面ベタパターンの配線とから構成されている。
【００６４】
上述した第１層配線１ａ及び第３層配線３ａには、パッド及びパッドに接続する配線、あるいは、電極及び電極に接続配線のように、パターンの配置及び形状が制約される配線が含まれる。また、第２層配線２ａにも、第１層配線１ａ又は第３層配線３ａと最短距離で接続するために必要な配線パターンが含まれ、かかる配線パターンも配置及び形状が制約される。このため、ダミー配線１Ａ、３Ａなしに、これらの配線の隙間ｓ及びスルーホール５を第１層〜第３層配線により完全に被覆することは難しい。
【００６５】
本第２実施形態では、第１層配線１ａ及び第３層配線３ａにダミー配線を配置することにより、かかる配線の隙間ｓ及びスルーホール５を完全に被覆する。例えば、図１０を参照して、ダミー配線１Ａ、３Ａが無ければ生ずる配線の隙間ｓを通過する水分侵入経路Ｒ２２、Ｒ２３、Ｒ２４は、第１層配線１ａに配置されたダミー配線１Ａ及び第３層配線３ａに配置されたダミー配線３Ａにより被覆され塞がれている。
【００６６】
このとき、配線の隙間ｓを通る水分侵入経路Ｒ２２、Ｒ２３の一部は第１層配線１ａのダミー配線１Ａにより塞がれるが、ダミー配線１Ａのみではまだダミー配線１Ａの周囲の隙間を通る水分侵入経路Ｒ２３が残る。一方、第３層配線３ａのダミー配線３Ａのみでは、ダミー配線３Ａの周囲の隙間を通る水分侵入経路Ｒ２２が残る。しかし、ダミー配線１Ａ及びダミー配線３Ａを配置することで、配線の隙間ｓを完全に塞ぐことができる。
【００６７】
さらに、スルーホール５を通過する水分侵入経路Ｒ２１は、第１層配線１ａに配置されたダミー配線１Ａにより被覆され塞がれる。このように、３層配線においても、ダミー配線を第１層及び第３層に配置することで、容易に水分侵入経路を塞ぐことができる。もちろん、ダミー配線１Ａ、３Ａを配置しなくても配線の隙間ｓやスルーホール５を通る水分侵入経路が何れかの配線１ａ〜３ａにより塞がれる場合は、ダミー配線１Ａ、３Ａを配置する必要はない。
【００６８】
上述ように本明細書には以下の付記記載の発明が開示されている。
（付記１）上面に半導体チップが封止され、下面に前記半導体チップに形成された回路に接続する電極端子が設けられたパッケージ基板を備えた半導体装置において、
前記パッケージ基板は、前記パッケージ基板の上面に形成された最上層配線と、前記パッケージ基板の下面に形成された最下層配線と、前記最上層配線と前記最下層配線との間に設けられた中間層配線とを有し、
前記最上層配線、前記中間層配線及び前記最下層配線を重畳して形成される合成配線パターンが、前記パッケージ基板の少なくとも前記チップ直下全面を覆うことを特徴とする半導体装置。
（付記２）複数層の前記中間層配線を有し、
前記合成配線パターンは、前記最上層配線、全ての前記中間層配線及び前記最下層配線を重畳して形成されることを特徴とする付記１記載の半導体装置。
（付記３）上面に半導体チップが封止され、下面に前記半導体チップに形成された回路に接続する電極端子が設けられたパッケージ基板を備えた半導体装置において、
コア材及び前記コア材の上面又は下面にシート材が貼着された前記パッケージ基板と、
前記コア材の上面に形成された第１配線と下面に形成された第２配線を接続する導電膜が側壁に形成され、中心部が樹脂で充填されたスルーホールと、
前記シート材の貼着面の反対面に形成された第３配線とを有し、
前記第１、第２及び第３配線を重畳して形成される合成配線パターンが、前記パッケージ基板の少なくとも前記チップ直下全面を覆うことを特徴とする半導体装置。
（付記４）前記コア材の上面に貼着された上層シート材と、前記コア材の下面に貼着された下層シート材とからなる前記シート材と、
前記上層シート材の上面に形成された最上層配線と、前記下層シート材の下面に形成された最下層配線とからなる前記第３配線とを有することを特徴とする付記３記載の半導体装置。
（付記５）上面に半導体チップが封止され、下面に前記半導体チップに形成された回路に接続する電極端子が設けられたパッケージ基板を備えた半導体装置において、
積層された複数のコア材及び最上層をなす前記コア材の上面又は最下層をなす前記コア材の下面にシート材が貼着された前記パッケージ基板と、
前記コア材の上面に形成された第１配線と下面に形成された第２配線を接続する導電膜が側壁に形成され、中心部が樹脂で充填されたスルーホールと、
前記シート材の貼着面の反対面に形成された第３配線とを有し、
前記第１、第２及び第３配線を重畳して形成される合成配線パターンが、前記パッケージ基板の少なくとも前記チップ直下全面を覆うことを特徴とする半導体装置。
（付記６）前記合成配線パターンは、前記パッケージ基板全面を覆うことを特徴とする付記１、２、３、４又は５記載の半導体装置。
（付記７）前記合成配線パターンは、前記チップの封止部全面を覆うことを特徴とする付記１、２、３、４又は５記載の半導体装置。
（付記８）前記パッケージ基板は、ガラスエポキシ基板であることを特徴とする付記１〜９の何れかに記載の半導体装置。
（付記９）前記電極端子は、リフローにより回路基板と接続されることを特徴とする付記１〜８の何れかに記載の半導体装置。
【産業上の利用可能性】
【００６９】
本発明を集積回路のグリッドアレイパッケージに適用することで、耐熱性に優れた半導体装置とすることができる。
【図面の簡単な説明】
【００７０】
【図１】本発明の第１実施形態の半導体装置断面図
【図２】本発明の第１実施形態の第１層配線平面図
【図３】本発明の第１実施形態の第２層配線平面図
【図４】本発明の第１実施形態の第３層配線平面図
【図５】本発明の第１実施形態の第４層配線平面図
【図６】本発明の第１実施形態の第２及び第３層配線の重畳パターン平面図
【図７】本発明の第１実施形態の第１〜第４層配線の重畳パターン平面図
【図８】本発明の第１実施形態のパッケージ基板製造工程断面図（その１）
【図９】本発明の第１実施形態のパッケージ基板製造工程断面図（その２）
【図１０】本発明の第２実施形態の半導体装置断面図
【図１１】従来の半導体装置の水分侵入経路の説明図
【図１２】従来の半導体装置断面図
【図１３】従来の他の半導体装置断面図
【符号の説明】
【００７１】
１、３  シート材
１−１、２−１、２−２、３−１  銅箔
１Ａ、４Ａ  ダミー配線
１ａ  第１層配線（最上層配線）
１ｂ  パッド（最上層配線）
２  コア材
２ａ、２ａ−１〜２ａ−５  第２層配線
３ａ、３ａ−１〜３ａ−５  第３層配線
４  はんだボール（電極端子）
５  スルーホール
５ａ  導電膜
５ｂ  樹脂
６、７  ビア
６ａ、７ａ  ビアホール
８  電極
９ａ、９ｂ  レジスト層
９ａ−１、９ｂ−１  開口
１０  パッケージ基板
１１  チップ
１２  ワイヤ
１３  封止材
３１  配線領域
３２  回路基板
３３  ダミー配線
Ｒ１、Ｒ２、Ｒ２１〜Ｒ２４、Ｒ３１、Ｒ３２  侵入経路
ｓ、ｓ１〜ｓ４  隙間
【図１】
2008034655.tif 000003
【図２】
2008034655.tif 000004
【図３】
2008034655.tif 000005
【図４】
2008034655.tif 000006
【図５】
2008034655.tif 000007
【図６】
2008034655.tif 000008
【図７】
2008034655.tif 000009
【図８】
2008034655.tif 000010
【図９】
2008034655.tif 000011
【図１０】
2008034655.tif 000012
【図１１】
2008034655.tif 000013
【図１２】
2008034655.tif 000014
【図１３】
2008034655.tif 000015