(57)【要約】【課題】設計上、パターン幅を広く形成できないラインであっても、高周波信号に対応可能なライン強化が可能になる回路基板構造を提供する。【解決手段】ワーク基板Ｗにおいて表面に導電性の薄膜層が形成されて基板形成され、基板形成後にワーク基板Ｗから切断されることによりワーク基板Ｗから分離される割り基板６０と、基板４０の支線ＧＮＤ１が形成された範囲内に基板４０を表裏に貫いて形成されたスリットＳＬと、を備え、割り基板６０の端部をスリットＳＬに挿入して割り基板６０を基板４０に対して固定させる。【選択図】図３
2008218841.tif 000002
【特許請求の範囲】
【請求項１】
同一の基板にデジタル処理回路とアナログ処理回路とが隣り合って形成され、両回路の間に略直線状のグランドパターンが形成された回路基板構造において、
上記基板に不要な部位の所定範囲の全面に導電性の薄膜層を形成し、該所定範囲の周囲にミシン目状の基板割り取り構造を形成し、上記基板の基板形成の後で上記基板から切断されることにより上記基板から分離される割り基板と、
上記グランドパターンの形成された範囲内に上記グランドパターンに沿って上記基板を表裏に貫いて形成されるスリットと、
を備え、
上記割り基板を上記スリットに挿入して半田ディップにより上記基板に固定することを特徴とする回路基板構造。
【請求項２】
所定のワーク基板において少なくとも一方の端部を含む表面に導電性の薄膜層が形成されて基板形成され、基板形成後に上記ワーク基板から切断されることにより上記ワーク基板から分離される割り基板と、
メイン基板の所定のパターンが形成された範囲内に該メイン基板を表裏に貫いて形成されたスリットと、
を備え、
導電性の薄膜層が形成された上記割り基板の端部を上記スリットに挿入して上記割り基板を上記メイン基板に対して固定させたことを特徴とする回路基板構造。
【請求項３】
上記所定のパターンは、デジタル信号の処理を行う回路とアナログ信号の処理を行う回路との間に形成されたグランドのパターンであることを特徴とする請求項２に記載の回路基板構造。
【請求項４】
上記割り基板は、跨橋状に形成されるとともに、該跨橋状の割り基板の橋脚部分の下端を互いに接続するように導電性の薄膜層が形成され、
上記メイン基板には、互いに接続されていないパターンが少なくとも２つ形成されており、
これらのパターンに各々設けられたスリットに対し、上記割り基板の各橋脚を挿入してパターン間を接続することを特徴とする請求項２又は請求項３に記載の回路基板構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板構造に関する。
【背景技術】
【０００２】
回路基板では基板スペースの不足や設計の都合のために十分なライン幅が取れないパターンが出来ることがある。このような場合、従来は銅メッキをむき出しにしておき、そこに半田ディップを行うことでライン厚みを増強してライン強化を行っていた。
【０００３】
ところで回路基板には、パターンの形成や部品の実装が行われずに製品に搭載される際には切除される部位（捨て基板）が存在することがある。この捨て基板に関する技術として、特許文献１，２記載の技術が知られている。
特許文献１には、電子部品を装着する際等にハンドリングを行うために回路基板の端に沿って設けられた捨て基板部にシルク印刷パターンを施して強化し、捨て基板部の強化を行うことが記載されている。特許文献２には、捨て基板の片面もしくは両面に剛性を補強する銅箔を設けて、捨て基板が分割線で確実に割り取られるようにする技術が記載されている。
【特許文献１】特開２００５−１５１０３２号公報
【特許文献２】登録実用新案第３００９１７５号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の半田ディップによるライン強化では、十分なライン強化が行えない場合がある。例えば、デジタル信号の伝送を行う基板ではデータ転送速度向上の要望からラインを伝送する信号の周波数が高くなる傾向があり、パターン厚みを増やしても表皮効果により伝送効率の向上、即ちライン強化の効果は低くなる。また高周波を伝送するラインでなくとも、高周波ノイズを発生する回路周辺に形成されるグランドでは、従来の厚み方向へのライン強化を行っても放射ノイズを低減する効果はやはり低くなる。
【０００５】
本発明は、上記課題に鑑みてなされたもので、設計上、パターン幅を広く形成できないラインであっても、高周波信号に対応可能なライン強化が可能になる回路基板構造の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の回路基板構造では、所定のワーク基板において少なくとも一方の端部を含む表面に導電性の薄膜層が形成されて基板形成され、基板形成後に上記ワーク基板から切断されることにより上記ワーク基板から分離される割り基板と、メイン基板の所定のパターンが形成された範囲内に該メイン基板を表裏に貫いて形成されたスリットと、を備え、導電性の薄膜層が形成された上記割り基板の端部を上記スリットに挿入して上記割り基板を上記メイン基板に対して固定させた構成となっている。
【０００７】
上記割り基板は少なくとも一方の端部を含む表面に導電性の薄膜層が形成されてワーク基板上に基板形成され、ワーク基板の基板形成後に上記ワーク基板から切断されて上記ワーク基板から分離される。また、上記メイン基板には所定のパターンが形成されており、この所定のパターンが形成された範囲内にメイン基板を表裏に貫いてスリットが形成される。このスリットに上記割り基板の薄膜層が形成されている端部を挿入して、メイン基板に対して固定する。すると、導電性の薄膜層と所定のパターンとが電気的に接続されて、所定のパターンのパターン幅が広くなる。即ち、所定のパターンのラインが太くなり、強化される。
【０００８】
上記ワーク基板とは、上記割り基板が形成されるスペースを有してさえいればよく、例えば上記ワーク基板上に上記メイン基板と上記割り基板とが共に形成され、上記ワーク基板から上記割り基板を切断した残りのワーク基板がメイン基板であっても良い。また、上記ワーク基板は、メイン基板の使用目的とは異なる基板であっても良いし、メイン基板が搭載される製品と同じ製品に使用される他のロットであってもよい。無論、上記割り基板を複数形成した基板を上記ワーク基板としてもよい。
【０００９】
上記ワーク基板の上記割り基板との接続部位は、ワーク基板から割り基板を切断しやすいようにミシン目やペンチなどで切断可能な切断構造が形成されている。
【００１０】
上記所定のパターンとは、回路基板上で高周波信号を伝送するためのパターンであり、高周波ノイズを吸収して伝送するグランドパターンを含む。特に、上記所定のパターンは、デジタル信号の処理を行う回路とアナログ信号の処理を行う回路との間に形成されたグランドのパターンであると、デジタル信号を処理する回路から輻射されるノイズを、上記割り基板により強化されたグランドパターンが吸収することになり好適である。
【００１１】
上記固定とは、上記スリットに対して上記割り基板を圧入してもよいし、上記割り基板を上記スリットに挿入して半田付けなどを行ってもよい。
【００１２】
さらに、高周波を伝送するパターンに対して本発明を適用した例として、上記割り基板は、跨橋状に形成されるとともに、橋脚の根元側となる端部を互いに接続するように導電性の薄膜層が形成され、上記メイン基板には、互いに接続されていないパターンが少なくとも２つ形成されており、これらのパターンに各々設けられたスリットに対し、上記割り基板の各橋脚を挿入してパターン間を接続する構成としてもよい。
【００１３】
即ち、互いに接続されていないパターン間を、跨橋状に形成された割り基板で接続する。すると上記割り基板上に形成されたパターンの幅が接続部位のライン強度となり、ライン強度を自在に調整可能となる。
【００１４】
さらに、より具体的な構成例として、同一の基板にデジタル処理回路とアナログ処理回路とが隣り合って形成され、両回路の間に略直線状のグランドパターンが形成された回路基板構造において、上記基板に不要な部位の所定範囲の全面に導電性の薄膜層を形成し、該所定範囲の周囲にミシン目状の基板割り取り構造を形成し、上記基板の基板形成の後で上記基板から切断されることにより上記基板から分離される割り基板と、上記グランドパターンの形成された範囲内に上記グランドパターンに沿って上記基板を表裏に貫いて形成されるスリットと、を備え、上記割り基板を上記スリットに挿入して半田ディップにより上記基板に固定する構成としてもよい。
【発明の効果】
【００１５】
以上説明したように本発明によれば、パターン幅を広く形成できないラインであっても、高周波信号に対応可能なライン強化が可能になる。
また請求項３にかかる発明によれば、グランドパターンを強化できる。
そして請求項４にかかる発明によれば、他のパターンを跨いで接続されるパターン間を、十分なライン強度で接続可能となる。
さらに請求項１のような、より具体的な構成において、請求項２、請求項３の各発明と同様の作用を奏することはいうまでもない。
【発明を実施するための最良の形態】
【００１６】
以下、下記の順序に従って本発明の実施形態を説明する。
（１）液晶テレビジョンの概略構成：
（２）ライン強化を行う回路基板構造：
（３）変形例：
（４）まとめ：
【００１７】
（１）液晶テレビジョンの概略構成： 
図１は、本考案にかかる液晶テレビジョン１００の概略構造を示した斜視図である。
同図に示すように、液晶テレビジョン１００は、フロントキャビネット１０とリアキャビネット３０とが形成するテレビジョンキャビネットの内部に、前方から後方に向けて液晶パネル２０、基板４０（メイン基板）の順にこれらを収容することにより構成される。フロントキャビネット１０は、略中央に開口１６を形成したフロント面１１と、フロント面１１の上下左右の各辺から略後方に延出する側面とによって構成される。
【００１８】
液晶パネル２０は、概略、パネル部とバックライト部とからなる。パネル部は、偏光板、ガラス基板、液晶、導光板、反射板等の部材を層状に重ねて構成したものであり、バックライト部は、導光板の上下各側縁付近に配設された蛍光管によって構成される。詳しくは後述するが、パネル部は、基板４０に実装された映像処理・パネル駆動ＩＣ５０と接続し、バックライト部は、同じく基板４０に実装されたインバータブロック４２と接続している。
【００１９】
フロント面１１は、液晶パネル２０を前方から覆うとともに、開口１６によって液晶パネル２０の画像表示面を外部に露出させる。リアキャビネット３０は、フロントキャビネット１０の後端と接続して、液晶パネル２０および基板４０を後方から覆う。
基板４０は、液晶テレビジョン１００を制御する回路が形成された基板であり、本考案にかかる回路基板構造を採用されている。
【００２０】
以下に、液晶テレビジョン１００の基板４０の特徴を説明する。
図２は、基板４０における各電子回路の配設位置などを概略的に示している。ただし同図においては、存在するパターンＰの一部のみを図示している。
基板４０上には、映像処理・パネル駆動ＩＣ５０を始め、インバータブロック４２と、電源ブロック４３と、音声信号処理ブロック４４と、チューナブロック４５とが実装されている。
【００２１】
チューナブロック４５は、入力端子４５ｂ、チューナＩＣ４５ａ等からなり、図示しないアンテナによって受信した放送信号を入力端子４５ａによって入力するとともに、チューナＩＣ４５ａが同入力された放送信号から所定の中間周波信号を抽出する。
【００２２】
映像処理・パネル駆動ＩＣ５０は、液晶テレビジョン１００における映像および音声についてのデジタル信号の処理の核となる略矩形のデバイスであり、上記中間周波信号をチューナブロック４５から受け取り、同中間周波信号に対する復調処理を行って映像信号および音声信号を生成する。そして、この映像信号に基づいて、液晶パネル２０の各画素を駆動して映像表示をさせるためのパネル駆動信号を生成し、同生成したパネル駆動信号を液晶パネル２０（パネル部）に対して出力する。この映像信号処理・パネル駆動ＩＣ５０と、このＩＣから出力されるデジタル信号を伝送するパターンがデジタル処理回路を構成する。
【００２３】
パネル駆動信号は、基板４０と液晶パネル２０とを接続するインターフェース８０を介して出力される。基板４０の４辺のうちの１辺である辺４９に面する基板４０上の位置にはコネクタ部４８ａ，４８ｂが備えられており、当該コネクタ部４８ａ，４８ｂは、映像処理・パネル駆動ＩＣ５０からコネクタ部４８ａ，４８ｂに向けて形成されたパターンＰと上記インターフェース８０とを電気的に接続する役割を果たす。インターフェース８０は、いわゆるＲＳＤＳインターフェースや、ＣＭＯＳインターフェースなどの駆動方式を採用可能である。
【００２４】
一方、映像処理・パネル駆動ＩＣ５０が生成した音声信号は、音声信号処理ブロック４４に出力される。音声信号処理ブロック４４は、Ｄ／Ａ変換器４４ｃ、音声アンプ４４ａ、コネクタ部４４ｂ等からなり、Ｄ／Ａ変換器４４ｃにてＤ／Ａ変換した音声信号を音声アンプ４４ａによって増幅し、同増幅後の音声信号をコネクタ部４４ｂを介して図示しないスピーカに出力する。
【００２５】
電源ブロック４３は、映像処理・パネル駆動ＩＣ５０や他のブロックに対して電源電圧を供給する。電源ブロック４３は、整流回路４３ａ、トランス４３ｂ等からなる。つまり、整流回路４３ａは、ケーブル４３ｃを介して液晶テレビジョン外部の商用交流電源から交流電圧を入力するとともに、同交流を直流電圧に変換する。直流化された電圧はトランス４３ｂの１次側に入力され、同トランス４３ｂの２次側にて所定のレベルとなった直流電圧が出力される。このようにして出力された直流電圧は、所定のパターンＰを介して映像処理・パネル駆動ＩＣ５０や他のブロックに供給される。
【００２６】
インバータブロック４２は、インバータ４２ａ、コネクタ部４２ｂ等からなる。インバータ４２ａには、電源ブロック４３から直流電圧が供給される。インバータ４２ａは、当該直流電圧を交流に変換した上でコネクタ部４２ｂに出力する。コネクタ部４２ｂからは、上記バックライト部に接続するケーブルが延出しており、コネクタ部４２ｂおよびこのケーブルを介してバックライト部に交流電圧が印加される。
【００２７】
さらに、基板４０上には、信号入出力用の複数のジャック４７が実装されているとともに、図示しない多数の抵抗素子やコンデンサやダイオード素子が所定のパターン上に必要に応じて実装されている。
【００２８】
映像処理・パネル駆動ＩＣ５０から液晶パネル２０に対して信号を出力するパターンから発生するノイズが、互いに並行してパネル駆動信号を伝送するパターンや、音声信号処理ブロック等のアナログ信号の処理を行うアナログ処理回路のノイズ源となる可能性がある。従ってこれらデジタル信号を伝送するライン間、もしくはデジタル信号を伝送するラインと他のアナログ処理回路との間、にはグランドパターンが形成される。
【００２９】
（２）ライン強化を行う回路基板構造： 
以下、グランドパターンのライン強化を例にとって説明を行う。図３はデジタル処理回路とアナログ処理回路の間のグランドに割り基板が取り付けられた様子を模式的に示した斜視図、図４はグランドの幅方向に切断して示した垂直断面図、図５は割り基板がワーク基板Ｗから割り取られる様子を模式的に示した図、である。
【００３０】
図３において、基板４０の縁に沿ってグランドパターンの母線ＧＮＤ０が形成されている。この母線ＧＮＤ０には外部からグランド電位が供給されており、デジタル処理回路７２で発生する高周波ノイズを基板４０の外部へ伝送可能な幅を有している。母線ＧＮＤ０の内側には、デジタル処理回路７２とアナログ処理回路７１とが隣り合って形成されている。デジタル処理回路７２のアナログ処理回路７１近くには、デジタル信号を伝送するパターンＰＤが形成されており、このパターンＰＤから高周波ノイズが輻射される。
【００３１】
アナログ／デジタル両回路の間には母線ＧＮＤ０から分岐した支線ＧＮＤ１が直線状に形成されており、この支線ＧＮＤ１がデジタル処理回路７２で発生する高周波ノイズを吸収して母線ＧＮＤ０へとノイズを逃がす（ノイズカット）。しかしながら、回路のスペースの問題から、この支線ＧＮＤ１に十分な幅を確保できない場合がある。そのため、デジタル処理回路７２で発生する高周波ノイズを母線ＧＮＤ０に逃がすことが出来ず、支線ＧＮＤ１がアンテナとなってアナログ処理回路７１側に高周波ノイズを再輻射してしまうことがある。
【００３２】
そこで、支線ＧＮＤ１のラインに沿って、支線ＧＮＤ１の形成されている範囲内にスリットＳＬを設けて、このスリットＳＬに割り基板６０を挿入する。図３では、支線ＧＮＤ１幅方向の略中央において、支線ＧＮＤ１の長さ方向に延びるスリットＳＬを形成してある。割り基板６０の厚みとスリットＳＬの幅とは略同一であり、割り基板６０をスリットＳＬに挿入（もしくは圧入）可能となっている。挿入された割り基板６０は、他の実装部品とともに半田槽にて半田ディップされ、基板４０に対して固定される。
【００３３】
割り基板６０には、その表面６０ａと裏面６０ｂの全面にパターンＰ（導電性の薄膜）が形成されている。スリットＳＬに挿入された割り基板６０は、表面６０ａと裏面６０ｂに形成されたパターンＰが支線ＧＮＤ１と接触や半田付けにて電気的に接続されて、パターンＰが支線ＧＮＤ１の一部を構成する。
【００３４】
つまり、支線ＧＮＤ１の幅方向垂直断面において、割り基板６０を使用すると支線ＧＮＤ１表面の長さは約２×（Ｗ１＋Ｗ２＋２×Ｈ）となる（Ｗ１：スリットよりもデジタル処理回路側の支線ＧＮＤ１の幅、Ｗ２：スリットよりもアナログ処理回路側の支線ＧＮＤ１の幅、Ｈ１：基板４０の裏面よりも表面側にある割り基板６０の高さ（≒割り基板６０の高さ））。即ち、割り基板６０を使用する前の支線ＧＮＤ１の表面長さ２×Ｗ（パターンＰの表と裏）と比べると、割り基板６０を使用した後のグランドは割り基板６０の高さの４倍近く（４×Ｈ−２×Ｄ）の表面長さを有することになる（Ｄ：割り基板６０の厚み（≒スリットＳＬの幅））。
【００３５】
よって、デジタル処理回路７２のパターンＰＤから輻射された高周波ノイズは、十分な表面積をそなえた支線ＧＮＤ１により吸収されて母線ＧＮＤ０に伝送される。また、割り基板６０が基板４０に対して立設されているため、回折してアナログ処理回路７１に到達する高周波ノイズも吸収可能となる。
【００３６】
ところで、割り基板６０は、ワーク基板Ｗから割り取って形成される。図５のように、ワーク基板Ｗには、ミシン目などの割り取り構造Ｍで囲われた割り基板６０が形成されている。割り基板６０には、ワーク基板Ｗの基板形成持に表面にパターンＰが施されている。そして割り取り構造Ｍを切断することにより、割り基板６０をワーク基板Ｗから割り取って他の基板（例えば基板４０）に利用可能となる。。
【００３７】
このワーク基板Ｗは、ワーク基板Ｗから割り基板６０を除いた部位が基板４０として使用されるものであっても良いし（この場合、割り基板６０は基板４０の不要な部位、即ち捨て基板となる。）、基板４０とは異なる回路が形成された基板であってもよい。また、ワーク基板Ｗ上に複数の割り基板６０を形成して、ワーク基板Ｗから割り取られた複数の割り基板６０を様々な基板に使用しても構わない。
【００３８】
（３）変形例： 
本発明は、所定の区間を跨いで接続されるパターンの接続にも適用可能である。従来、所定の区間を跨いで接続されるパターンでは、例えば、図６のようにジャンパ線ＪでパターンＰ２を跨いでパターンＰ３とパターンＰ４とを接続していた。このパターンＰ２を跨ぐジャンパ線部分のライン強化を行うには、ジャンパ線Ｊの数を増やすしかない。しかし、ジャンパ線を基板に固定するには各々スルーホールが必要だが、パターンＰ３やパターンＰ４の幅の中で作成できるスルーホールの数は限られるためライン強化には限度があった。
【００３９】
そこで本変形例では、図７〜図９のように割り基板１６０でパターンＰ３とパターンＰ４とを接続する。図７は割り基板１６０を基板４０に取り付ける様子を示した斜視図、図８は割り基板１６０が取り付けられた基板４０の平面図、図９は図８のＡ−Ａ断面およびＢ−Ｂ断面で切断して示した垂直断面図である。
【００４０】
割り基板１６０は橋梁１６１と橋脚１６２，１６３とを備えた跨橋状であり、表面全体にパターンＰ２が形成されている。従って、パターンＰ２は、各橋脚１６２，１６３の下端を互いに接続しており、各橋脚１６２，１６３の下端を互いに電気的に接続している。無論、パターンＰ２は割り基板１６０の全面に形成される必要は無く、各橋脚１６２，１６３を互いに接続していればよい。
【００４１】
パターンＰ３には、基板４０を厚み方向に貫くスリットＳＬ２がパターンＰ２に面する端近くに設けられ、パターンＰ４にもパターンＰ２に面する端近くにパターンＰ３と同様のスリットＳＬ３が設けられている。これらのスリットに対し、割り基板１６０は橋脚１６２をスリットＳＬ２に、橋脚１６３をスリットＳＬ３にそれぞれ挿入してから半田ディップで固定される。
【００４２】
スリットＳＬ２に挿入された橋脚１６２は、パターンＰ３と接触もしくは半田にて電気的に接続され、スリットＳＬ３に挿入された橋脚１６３はパターンＰ４と接触もしくは半田にて電気的に接続される。よって、パターンＰ３とパターンＰ４が、割り基板１６０によって電気的に接続される。
【００４３】
このときの割り基板１６０の表面積を図９の垂直断面図で比較すると、割り基板１６０の橋脚部分の高さをＨ’１、橋梁部分の高さをＨ’２とすると、橋梁部分の表面長さは２×Ｈ’２となる。ここで、パターンＰ３やパターンＰ４の幅をＷ’、割り基板１６０の厚みをＤ’とすると、橋梁１６１の部分で十分なライン強度を有するためには、２×Ｈ’２−２×Ｗ’＝２×（Ｈ’２−Ｗ’）＞０であればよい。即ち、少なくとも橋梁１６１の高さがパターンＰ３の幅よりも大きければ十分な強度を有するラインとなる。
【００４４】
（４）まとめ： 
つまり、ワーク基板Ｗにおいて表面に導電性の薄膜層が形成されて基板形成され、基板形成後にワーク基板Ｗから切断されることによりワーク基板Ｗから分離される割り基板６０と、基板４０の支線ＧＮＤ１が形成された範囲内に基板４０を表裏に貫いて形成されたスリットＳＬと、を備え、割り基板６０の端部をスリットＳＬに挿入して割り基板６０を基板４０に対して固定させる。これにより、設計上、パターン幅を広く形成できないラインであっても、高周波信号に対応可能なライン強化が可能になる回路基板構造を提供可能となる。
【００４５】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【図面の簡単な説明】
【００４６】
【図１】液晶テレビジョンの概略構造の斜視図である。
【図２】基板における各電子回路の配設位置などを概略的に示した図である。
【図３】グランドに割り基板が取り付けられた様子を模式的に示した斜視図である。
【図４】グランドの幅方向に切断して示した垂直断面図である。
【図５】割り基板がワーク基板Ｗから割り取られる様子を模式的に示した図である。
【図６】従来の所定の区間を跨ぐ接続のされ方を示す斜視図である。
【図７】割り基板を基板に取り付ける様子を示した斜視図である。
【図８】割り基板が取り付けられた基板の平面図である。
【図９】図８のＡ−Ａ断面およびＢ−Ｂ断面で切断して示した垂直断面図である。
【符号の説明】
【００４７】
４０…基板、６０…割り基板、６０ａ…表面、６０ｂ…裏面、７１…アナログ処理回路、７２…デジタル処理回路、１６０…割り基板、１６１…橋梁、１６２…橋脚、１６３…橋脚、ＧＮＤ０…母線、ＧＮＤ１…支線、Ｊ…ジャンパ線、Ｍ…割り取り構造、Ｐ…パターン、Ｐ２…パターン、Ｐ３…パターン、Ｐ４…パターン、ＰＤ…パターン、ＳＬ…スリット、ＳＬ２…スリット、ＳＬ３…スリット、Ｗ…ワーク基板。
【図１】
2008218841.tif 000003
【図２】
2008218841.tif 000004
【図３】
2008218841.tif 000005
【図４】
2008218841.tif 000006
【図５】
2008218841.tif 000007
【図６】
2008218841.tif 000008
【図７】
2008218841.tif 000009
【図８】
2008218841.tif 000010
【図９】
2008218841.tif 000011