(57)【要約】【課題】増幅されたパルス幅変調信号のＤＣ成分を減少させるためのデジタルアンプと基準電圧発生器及び負荷の入力ノードに印加される増幅されたパルス幅変調信号のＤＣ成分を減少する方法とを提供する。【解決手段】デジタルアンプはパルス幅変調信号発生器、フィルタ及び基準電圧発生器を含む。パルス幅変調信号発生器は入力信号を受信して増幅されたパルス幅変調信号を出力する。フィルタは増幅されたパルス幅変調信号をフィルタリングしフィルタリングされたパルス幅変調信号を負荷の入力ノードに提供する。基準電圧発生器はフィルタリングされたパルス幅変調信号の最大電圧と最小電圧との中間値に相応する基準電圧を負荷の基準ノードに提供して、フィルタリングされたパルス幅変調信号のＤＣ成分を減少させる。【選択図】    図４
2008054320.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、
前記増幅されたパルス幅変調信号をフィルタリングしフィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、
前記フィルタリングされたパルス幅変調信号の最大電圧と最小電圧との中間値に相応する基準電圧を前記負荷の基準ノードに提供して、前記フィルタリングされたパルス幅変調信号のＤＣ成分を減少させる基準電圧発生器と、
を含むことを特徴とするデジタルアンプ。
【請求項２】
前記負荷の入力ノードと前記フィルタとの間にカップリングキャパシタを含まないことを特徴とする請求項１記載のデジタルアンプ。
【請求項３】
前記フィルタリングされたパルス幅変調信号は、前記フィルタから前記負荷の入力ノードに直接提供されることを特徴とする請求項１記載のデジタルアンプ。
【請求項４】
前記基準電圧発生器は、電荷パンプではないことを特徴とする請求項１記載のデジタルアンプ。
【請求項５】
前記パルス幅変調信号発生器は、前記入力信号を受信してパルス幅変調信号を提供するパルス幅変調回路と、
前記パルス幅変調信号を増幅する駆動回路と、を含むことを特徴とする請求項１記載のデジタルアンプ。
【請求項６】
前記基準電圧発生器は、
電源電圧を分配して分配電圧を提供する電圧分配器と、
前記分配電圧をバッファリングして基準電圧を前記負荷の基準ノードに提供するアナログバッファと、を含むことを特徴とする請求項１記載のデジタルアンプ。
【請求項７】
前記負荷の入力ノード電圧と前記負荷の基準ノード電圧とを比較して、比較結果を前記基準電圧発生器に提供する比較器をさらに含み、
前記電圧分配器は前記比較結果を用いて前記分配電圧を決定することを特徴とする請求項６記載のデジタルアンプ。
【請求項８】
前記電圧分配器は、
レジスタに貯蔵された情報から発生された制御信号に基づいて変化する可変抵抗を含み、前記制御信号に基づいて前記電源電圧を分配することを特徴とする請求項６記載のデジタルアンプ。
【請求項９】
前記フィルタは、低域通過フィルタを含むことを特徴とする請求項１記載のデジタルアンプ。
【請求項１０】
前記負荷は少なくとも一つのスピーカを含むことを特徴とする請求項１記載のデジタルアンプ。
【請求項１１】
入力信号を受信して前記入力信号に相応するパルス幅変調信号を提供するパルス幅変調回路と、
前記パルス幅変調信号をフィルタリングしてフィルタリングされたパルス幅変調信号を負荷の入力ノードに直接提供するフィルタと、
基準電圧を前記負荷の基準ノードに直接提供して、前記フィルタリングされたパルス幅変調信号のＤＣ成分を減少させる基準電圧発生器と、
を含むことを特徴とするデジタルアンプ。
【請求項１２】
入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、
前記増幅されたパルス幅変調信号をフィルタリングしフィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、
一定の大きさの正の値を有する基準電圧を前記負荷の基準ノードに提供し、前記フィルタリングされたパルス幅変調信号のＤＣ成分を減少させる基準電圧発生器と、
を含むことを特徴とするデジタルアンプ。
【請求項１３】
負荷の入力ノードに提供される増幅されたパルス幅変調信号の変化に基づいて電源電圧を分配し分配電圧を提供する電圧分配器と、
前記分配電圧をバッファリングした基準電圧を前記負荷の基準ノードに提供して、デジタルアンプの増幅されたパルス幅変調信号のＤＣ成分を減少させるアナログバッファと、
を含むことを特徴とするデジタルアンプ基準電圧発生器。
【請求項１４】
負荷の入力ノードに印加される増幅されたパルス幅変調信号の最大電圧と最小電圧との中間値に相応する基準電圧を発生する段階と、
前記基準電圧を前記負荷の基準ノードに提供する段階と、
を含むことを特徴とするパルス幅変調信号のＤＣ成分減少方法。
【請求項１５】
受信された信号をパルス幅変調して前記パルス幅変調信号を発生する段階と、
前記パルス幅変調信号を増幅する段階と、
前記増幅されたパルス幅変調信号をフィルタリングする段階と、をさらに含むことを特徴とする請求項１４記載のパルス幅変調信号のＤＣ成分減少方法。
【請求項１６】
前記基準電圧を前記負荷の基準ノードに提供する段階は、電源電圧及び少なくとも一つの制御信号を受信する段階と、前記基準電圧を決定するために前記少なくとも一つの制御信号に基づいて前記電源電圧を分配する段階と、を含むことを特徴とする請求項１４記載のパルス幅変調信号のＤＣ成分減少方法。
【請求項１７】
前記負荷の入力ノード電圧と基準ノード電圧とを比較する段階と、比較結果に基づいて前記基準電圧の発生を制御する段階と、をさらに含むことを特徴とする請求項１４記載のパルス幅変調信号のＤＣ成分減少方法。
【請求項１８】
前記基準電圧の発生を制御する段階は、前記比較結果に相応する信号を２つに分配する段階と、前記基準電圧を得るために前記分配された信号をバッファリングする段階と、を含むことを特徴とする請求項１７記載のパルス幅変調信号のＤＣ成分減少方法。
【請求項１９】
前記基準電圧は、正の値であることを特徴とする請求項１４記載のパルス幅変調信号のＤＣ成分減少方法。
【請求項２０】
入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、
前記増幅されたパルス幅変調信号をフィルタリングし前記フィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、
前記フィルタリングされたパルス幅変調信号の電圧の平均値に相応する基準電圧を前記負荷の基準ノードに提供し、前記フィルタリングされたパルス幅変調信号のＤＣ成分を減少させる基準電圧発生器と、
を含むことを特徴とするデジタルアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は増幅器及び音声再生方法に係り、さらに詳細には出力ノードのアナログＤＣ成分に関係する基準電圧が基準ノードに提供されるデジタル増幅器及び音声再生方法に関する。
【背景技術】
【０００２】
多様な増幅器がオーディオ信号を増幅するために使用されている。このような増幅器はＡ級、Ｂ級、ＡＢ級、及びＤ級増幅器を含む。一般的にＤ級増幅器はＡ級、Ｂ級及びＡＢ級増幅器と比較して優れた電力効率を有する。
【０００３】
携帯用装置の大きさ及び重さの減少が強調されることにより、通常的にＤ級増幅器が携帯用装置に使用される。例えば、多様な携帯用オーディオプレーヤと関連するヘッドフォンはＤ級増幅器を含む。
【０００４】
図１は一般的なＤ級増幅器１００を示すブロック図であり、図２は図１のＤ級増幅器１００の各構成要素によって実施される信号処理の例を示す図である。以下、図１、図２を参照してＤ級増幅器１００の動作を説明する。
【０００５】
Ｄ級増幅器１００はパルス幅変調信号発生器１０、Ｄ級駆動回路２０、低域通過フィルタ３０及びカップリングキャパシタＣ２を含む。図２を参照すると、ＰＷＭ信号発生器１０は第１信号１３または第２信号１１を受信する。図２（Ａ）に示された第１信号１３は矩形波である。例えば、第１信号１３は内部または外部クロックから受信することができる。以下、Ｄ級増幅器１００が受信する第２信号１１をオーディオ入力信号１１とする。説明の便宜のために図２には受信されたオーディオ入力信号１１を正弦波で示した。ＰＷＭ信号発生器１０は第１信号１３及び第２信号１１を処理してＤ級駆動回路２０にＰＷＭ信号１５を出力する。図２（Ｂ）に示されているＰＷＭ信号１５のデュティ比は受信されたオーディオ入力信号１１に応じて変化する。Ｄ級駆動回路２０はＰＷＭ信号１５を増幅し、図２（Ｃ）に示されたような増幅された信号２５を低域通過フィルタ３０に提供する。低域通過フィルタ３０は増幅された信号２５を平均化することで高周波ノイズを減少させ、フィルタリングされた信号３１をカップリングキャパシタＣ２に提供する。カップリングキャパシタＣ２はフィルタリングされた信号３１からＤＣ電圧を除去し出力信号３３を発生する。図１に示されたように、出力信号３３はＤ級増幅器１００に連結されたスピーカ１５０に提供され、スピーカ１５０は抵抗ＲＬを有する。例えば、スピーカ１５０は携帯用オーディオ装置のためのヘッドフォンに含まれたスピーカとすることができる。
【０００６】
前述したように、一般的なＤ級増幅器１００はフィルタリング信号３１からＤＣ電圧を除去するためのカップリングキャパシタＣ２を含む。また、カップリングキャパシタＣ２は高電流がヘッドフォンに流入されることを防止するために使用され、ヘッドフォンが連続的な状態にあるようにする役割をする。スピーカ１５０の抵抗ＲＬが約１６〜３２Ωである場合、カップリングキャパシタＣ２のキャパシタンスは通常的に１００〜４７０μＦの範囲内にある。しかし、１００〜４７０μＦのキャパシタの大きさは相当大きいので一つ２つのカップリングキャパシタを含む一般的なＤ級増幅器１００は小型化に不利である。従って、カップリングキャパシタの要らない増幅器が開発された。
【０００７】
図３は従来の増幅器を示すブロック図であり、特許文献１に開示されているカップリングキャパシタを含まない増幅器である。
【０００８】
図３を参照すると、増幅器２００は左側ヘッドフォンのスピーカを駆動する第１増幅器２１、右側ヘッドフォンのスピーカを駆動する第２増幅器２２、及びＤＣ電圧コンバータ４０を含む。第１増幅器２１は連結リード５１を介してヘッドフォン負荷ＲＬに連結され、第２増幅器２２は連結リード５２を介してヘッドフォン負荷ＲＬに連結される。第１増幅器２１、第２増幅器２２及びＤＣ電圧コンバータ４０それぞれは電圧ＶＤＤを受信する。ＤＣ電圧コンバータ４０はエネルギを貯蔵し伝達するためにキャパシタまたはインダクタを含む電荷パンプ回路を使用する。ＤＣ電圧コンバータ４０はカップリングキャパシタの代わりに使用され、第１増幅器２１の出力と左側ヘッドフォンスピーカとの間に、そして、第２増幅器２２の出力と右側ヘッドフォンスピーカとの間に直列に位置することができる。
【０００９】
図３に示された従来の増幅器の電荷パンプ回路は接地に対して負の電圧−ＶＤＤを発生する。電荷パンプ回路によって提供される負の電圧−ＶＤＤは第１増幅器２１及び第２増幅器２２に電源を供給し正の電圧と負の電圧との間で増幅器を駆動する。接地に対して負の電圧−ＶＤＤを提供するのはヘッドフォン増幅器がアース電圧にバイアスされるようにして入力信号がクリッピングされずに増幅できるようにするためである。
【００１０】
このように、従来のヘッドフォン増幅器２００はＲＬで表現されたヘッドフォンスピーカが０Ｖにバイアスされるようにして、ＶＤＤと−ＶＤＤとの間で動作できる。即ち、ＤＣカップリングキャパシタを用いることなく、第１増幅器２１のリード５１と第２増幅器２２のリード５２とをヘッドフォンスピーカＲＬに連結することができる。
【００１１】
ＤＣ電圧コンバータ４０は容量性または誘導性電荷パンプで実現されるので、即ち、充電パンプ回路はエネルギを貯蔵するか伝達するためのキャパシタまたはインダクタを含むので、電源電圧ＶＤＤから人為的に負の電圧−ＶＤＤを発生させるために充電及び放電が必要である。前述したＤ級増幅器１００のようにカップリングキャパシタを含む従来の増幅器回路と比較して、ＤＣ電圧コンバータ４０の充電及び放電動作は電力消費を顕著に増加させる。
【特許文献１】国際公開特許ＷＯ２００６／０３１３０４号
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前記のような問題点を解決するために本発明は増幅されたパルス幅変調信号のＤＣ成分を減少するためのデジタルアンプを提供することを一目的とする。
【００１３】
また、本発明は前記デジタルアンプの基準電圧発生器を提供することを一目的とする。
【００１４】
また、本発明は負荷の入力ノードに印加される増幅されたパルス幅変調信号のＤＣ成分を減少するための方法を提供することを一目的とする。
【課題を解決するための手段】
【００１５】
前記目的を達成するために本発明の一実施例によるデジタルアンプは、入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、前記増幅されたパルス幅変調信号をフィルタリングしフィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、前記フィルタリングされたパルス幅変調信号の最大電圧と最小電圧との中間値に相応する基準電圧を前記負荷の基準ノードに提供して、前記フィルタリングされたパルス幅変調信号のＤＣ成分を減少させる基準電圧発生器と、を含むことができる。
【００１６】
前記負荷の入力ノードと前記フィルタとの間にカップリングキャパシタを含まないことができる。前記フィルタリングされたパルス幅変調信号は、前記フィルタから前記負荷の入力ノードに直接提供されることができる。前記基準電圧発生器は、電荷パンプではないことができる。
【００１７】
前記パルス幅変調信号発生器は、前記入力信号を受信してパルス幅変調信号を提供するパルス幅変調回路と、前記パルス幅変調信号を増幅する駆動回路と、を含むことができる。
【００１８】
前記基準電圧発生器は、電源電圧を分配して分配電圧を提供する電圧分配器と、前記分配電圧をバッファリングして基準電圧を前記負荷の基準ノードに提供するアナログバッファと、を含むことができる。前記デジタルアンプは前記負荷の入力ノード電圧と前記負荷の基準ノード電圧とを比較して、比較結果を前記基準電圧発生器に提供する比較器をさらに含むことができ、前記電圧分配器は前記比較結果を用いて前記分配電圧を決定することができる。
【００１９】
前記電圧分配器は、レジスタに貯蔵された情報から発生された制御信号に基づいて変化する可変抵抗を含み、前記制御信号に基づいて前記電源電圧を分配することができる。
【００２０】
前記フィルタは、低域通過フィルタを含むことができ、前記負荷は少なくとも一つのスピーカを含むことができる。
【００２１】
本発明の一実施例によるデジタルアンプは、入力信号を受信して前記入力信号に相応するパルス幅変調信号を提供するパルス幅変調回路と、前記パルス幅変調信号をフィルタリングしてフィルタリングされたパルス幅変調信号を負荷の入力ノードに直接提供するフィルタと、基準電圧を前記負荷の基準ノードに直接提供して、前記フィルタリングされたパルス幅変調信号のＤＣ成分を減少させる基準電圧発生器と、を含むことができる。
【００２２】
本発明の一実施例によるデジタルアンプは、入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、
前記増幅されたパルス幅変調信号をフィルタリングしフィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、一定の大きさの正の値を有する基準電圧を前記負荷の基準ノードに提供し、前記フィルタリングされたパルス幅変調信号のＤＣ成分を減少させる基準電圧発生器と、を含むことができる。
【００２３】
本発明の一実施例によるデジタルアンプの基準電圧発生器は、負荷の入力ノードに提供される増幅されたパルス幅変調信号の変化に基づいて電源電圧を分配し分配電圧を提供する電圧分配器と、前記分配電圧をバッファリングした基準電圧を前記負荷の基準ノードに提供して、デジタルアンプの増幅されたパルス幅変調信号のＤＣ成分を減少させるアナログバッファと、を含むことができる。
【００２４】
本発明の一実施例によるパルス幅変調信号のＤＣ成分減少方法は、負荷の入力ノードに印加される増幅されたパルス幅変調信号の最大電圧と最小電圧との中間値に相応する基準電圧を発生する段階と、前記基準電圧を前記負荷の基準ノードに提供する段階と、を含むことができる。
【００２５】
一実施例において、前記パルス幅変調信号のＤＣ成分減少方法は、受信された信号をパルス幅変調して前記パルス幅変調信号を発生する段階と、前記パルス幅変調信号を増幅する段階と、前記増幅されたパルス幅変調信号をフィルタリングする段階と、をさらに含むことができる。
【００２６】
前記基準電圧を前記負荷の基準ノードに提供する段階は、電源電圧及び少なくとも一つの制御信号を受信する段階と、前記基準電圧を決定するために前記少なくとも一つの制御信号に基づいて前記電源電圧を分配する段階と、を含むことができる。
【００２７】
一実施例において、前記負荷の入力ノード電圧と基準ノード電圧とを比較する段階と、比較結果に基づいて前記基準電圧の発生を制御する段階と、をさらに含むことができる。
【００２８】
前記基準電圧の発生を制御する段階は、前記比較結果に相応する信号を２つに分配する段階と、前記基準電圧を得るために前記分配された信号をバッファリングする段階と、を含むことができる。
【００２９】
前記基準電圧は、正の値で設定されることができる。
【００３０】
本発明の一実施例によるデジタルアン鴬は、入力信号を受信して増幅されたパルス幅変調信号を出力するパルス幅変調信号発生器と、
前記増幅されたパルス幅変調信号をフィルタリングし前記フィルタリングされたパルス幅変調信号を負荷の入力ノードに提供するフィルタと、前記フィルタリングされたパルス幅変調信号の電圧の平均値に相応する基準電圧を前記負荷の基準ノードに提供し、前記フィルタリングされたパルス幅変調信号のＤＣ成分を減少させる基準電圧発生器と、を含むことができる。
【発明を実施するための最良の形態】
【００３１】
以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。
【００３２】
図４は本発明の一実施例による基準電圧発生器を具備した増幅器回路を示すブロック図である。
【００３３】
図４を参照すると、増幅器回路３００はパルス幅変調駆動回路３２０、低域通過フィルタ３３０及び基準電圧発生器３４０を含む。増幅回路３００は出力信号を出力ノードＮＡに提供し基準信号を基準ノードＮＢに提供する。図４に示されたように、一つ以上のスピーカ３９０が出力ノードＮＡ及び基準ノードＮＢに連結されることができる。このように、増幅器回路３００の出力ノードＮＡは負荷ＲＬを有したスピーカ３９０の入力ノードに該当する。
【００３４】
ＰＷＭ駆動回路３２０はＤ級駆動回路とすることができる。ＰＷＭ駆動回路３２０は入力信号をパルス幅変調し増幅して入力信号を示す増幅されたＰＷＭ信号を出力する。この入力信号はオーディオ入力信号ＡＩＪとすることができる。
【００３５】
増幅されたＰＷＭ信号は低域通過フィルタ３３０に提供される。低域通過フィルタ３３０は増幅されたＰＷＭ信号を平均してノイズ信号などのような高周波成分を減少させ、出力ノードＮＡを通じフィルタリングされた信号を出力する。
【００３６】
基準電圧発生器３４０は電源電圧ＶＤＤから基準電圧ＶＲを発生する。例えば、基準電圧発生器３４０は出力信号のハイ電圧（例えば、最大電圧）と出力信号のロー電圧（例えば、最小電圧）との間の電圧値を有する基準電圧ＶＲを発生する。出力信号は出力ノードＮＡを通じてスピーカの入力ノードに提供されるフィルタリングされた信号である。基準電圧発生器３４０によって発生される基準電圧ＶＲの値は実質的に一定の大きさを有する定数とすることができる。実施例によって、基準電圧ＶＲは予め決定された値に設定することができる。予め決定された値は出力信号のハイ電圧値とロー電圧値との間の値に相応することができる。例えば、出力信号のハイ電圧値が５Ｖであり出力信号のロー電圧値が０Ｖである場合、基準電圧ＶＲの予め決定された値は２．５Ｖに設定することができる。基準電圧発生器３４０の構成の一例は図６〜８を参照して後述することにする。
【００３７】
図４を参照すると、増幅器回路３００は抵抗ＲＬを有する一つ以上のスピーカ３９０に連結される。スピーカは携帯用オーディオ装置のためのヘッドフォンスピーカとすることができる。特に、低域通過フィルタ３３０の出力信号は出力ノードＮＡ（即ちスピーカ３９０の入力ノード）を介してスピーカの第１入力ノードに提供され、基準電圧発生器３４０によって発生された基準信号は基準ノードＮＢを通じてスピーカの第２入力ノードに提供される。
【００３８】
図４に示されたように、本発明の一実施例による増幅器回路３００は増幅器回路３００と負荷ＲＬとの間に直列に連結されたカップリングキャパシタを含まない。例えば、低域通過フィルタ３３０と負荷ＲＬを有するスピーカ３９０との間にはカップリングキャパシタがない。即ち、フィルタリングされ増幅されたパルス幅変調信号は低域通過フィルタ３３０から負荷ＲＬを有するスピーカ３９０に直接提供される。従って、少なくとも一つのカップリングキャパシタを含む図１の増幅器１００と比較して、本発明の一実施例による増幅器回路３００のチップ面積を減少させることができる。また、増幅器回路３００は電荷パンプの代わりに基準電圧発生器３４０を含む。従って、図３の増幅器回路２００と比較して本発明の一実施例による増幅器回路３００の電力消費を減少させることができる。
【００３９】
図５は本発明の一実施例による増幅器回路３００に含まれたＰＷＭ駆動回路３２０、低域通過フィルタ３３０及び基準電圧発生器３４０の構成の一例を示す図である。
【００４０】
図５を参照すると、ＰＷＭ駆動回路３２０はＰＷＭ制御回路３２１及びスイッチング増幅器３２５を含む。ＰＷＭ制御回路３２１は受信されたオーディオ入力信号ＡＩをパルス幅変調してＰＷＭ信号をスイッチング増幅器３２５に出力する。図５に例示したスイッチング増幅器３２５は電源電圧ＶＤＤと接地との間に直列で連結されたＰＭＯＳトランジスタＴＵ及びＮＭＯＳトランジスタＴＤを含む。ＰＭＯＳトランジスタＴＵのソースは電源電圧ＶＤＤに連結され、ＰＭＯＳトランジスタＴＵのゲートにはＰＷＭ制御回路の第１出力信号が印加され、ＰＭＯＳトランジスタＴＵのドレインは低域通過フィルタ３３０の入力及びＮＭＯＳトランジスタＴＤのドレインに連結される。ＮＭＯＳトランジスタＴＤのドレインは低域通過フィルタ３３０の入力及びＰＭＯＳトランジスタのドレインに連結され、ＮＭＯＳトランジスタのＴＤのゲートにはＰＷＭ制御回路の第２出力信号が印加され、ＮＭＯＳトランジスタＴＤのソースは接地に連結される。このようにスイッチング増幅器３２５のトランジスタはＰＷＭ制御回路３２１から提供されるＰＷＭ信号によって駆動されることで増幅されたＰＷＭ信号を提供する。
【００４１】
図５に示された低域通過フィルタ３３０は、インダクタ及びキャパシタを含む。前述したように、低域通過フィルタ３３０は増幅されたＰＷＭ信号を平均化してノイズ信号などの高周波成分を減少させ、出力信号を出力ノードＮＡに提供する。低域通過フィルタの構成及び動作は当業者によく知られているのでこれ以上の説明は省略する。
【００４２】
また、図５には基準電圧発生器３４０の実施例が示されている。図５に示された基準電圧発生器３４０は電圧分配器３４１及びアナログバッファ３４５を含む。アナログバッファ３４０は単位利得増幅器（unity−gian  amplifier）または電圧フォロワとも呼ばれる。電圧分配器３４１は電源電圧ＶＤＤから分配電圧ＶＶを発生する。アナログバッファ３４５は分配電圧を安定化し安定化された分配電圧を出力ノードＮＢに提供する。安定化された分配電圧を以下では基準電圧ＶＲとする。アナログバッファ３４５は演算増幅器を含み分配電圧ＶＶを安定化して、演算増幅器の反転入力にバッファリングされた分配電圧をフィードバックして基準電圧ＶＲを提供する。
【００４３】
図５に示されたように、基準電圧発生器３４０はレジスタ３４７に連結することができる。レジスタ３４７は、電圧分配器３４１が提供する分配電圧を制御するために用いられる。
【００４４】
図６は本発明の一実施例による基準電圧発生器に含まれる電圧分配器３４１を示す図である。
【００４５】
図６を参照すると、電圧分配器３４１は電源電圧ＶＤＤと接地との間に直列に連結された第１可変抵抗ＲＵ及び第２可変抵抗ＲＤを含む。第１可変抵抗ＲＵ及び第２可変抵抗ＲＤは電圧分配器３４１の電圧分配ノードＮＶを介して連結され、電圧分配ノードＮＶの分配電圧ＶＶはアナログバッファ３４５に提供される。第１可変抵抗ＲＵの抵抗値は第１制御信号ＯＳＣＵに基づいて制御され第２可変抵抗ＲＤの抵抗値は第２制御信号ＯＳＣＤに基づいて制御される。第１制御信号ＯＳＣＵ及び第２制御信号ＯＳＣＤのそれぞれはレジスタ３４７に貯蔵された情報に基づくか、増幅器回路３００の初期化段階での出力ノードＮＡと基準ノードＮＢとの間の電圧比較結果に基づくこともできる。これに対しては詳細に後述することにする。電圧分配器３４１の分配電圧ＶＶは数式１のように計算される。
【００４６】
【数１】
2008054320.tif 000003
【００４７】
前述したように、一実施例において第１制御信号ＯＳＣＵ及び第２制御信号ＯＳＣＤはレジスタ３４７に貯蔵された情報に基づいて制御することができる。即ち、分配電圧ＶＶはレジスタ３４７に貯蔵された情報に基づいて制御することができる。例えば、レジスタ３４７に貯蔵された情報は、使用者が入力した電圧値、一つ以上のスピーカ３９０の負荷ＲＬと関連された情報、第１及び第２可変抵抗ＲＵ、ＲＤの抵抗値と第１及び第２制御信号ＯＳＣＵ、ＯＳＣＤとの間の関係を示すテーブル、増幅器回路３００の実際の構成要素の製造工程上の偏差を示す標準などとすることができる。
【００４８】
例えば、電源電圧ＶＤＤが約５．０Ｖであり第１可変抵抗ＲＵと第２可変抵抗ＲＤとが約１ｋΩである場合に、数式１によって分配電圧ＶＶは約２．５Ｖになる。しかし、製造工程上の偏差などに起因して電圧分配器内の実際構成要素は異なる場合があり、従って、第１制御信号ＯＳＣＵと第２制御信号ＯＳＣＤとを制御するために、レジスタ３４７に貯蔵された情報を分配電圧ＶＶをさらに制御するために電圧分配器３４１によって使用することができる。前述したように、分配電圧ＶＶはアナログバッファ３４５によって安定化され、基準電圧ＶＲが基準ノードＮＢに提供される。
【００４９】
また、一実施例において、第１制御信号ＯＳＣＵ及び第２制御信号ＯＳＣＤのそれぞれは増幅器回路３００の初期化段階での出力ノードＮＡと基準ノードＮＢとの間の電圧比較結果に基づくこともできる。
【００５０】
図７は本発明の一実施例による増幅器回路３００で、電圧分配器３４１によって出力される分配電圧ＶＶが初期化段階での増幅器の出力ノードＮＡと基準ノードＮＡとの間の電圧比較に基づいて制御されることを示す図である。
【００５１】
図７の増幅器回路３００は、図６と関連して前述した増幅器回路３００の構成要素だけではなく、オフセット検出器３５０を含む。オフセット検出器３５０は基準ノードＮＢを通じてスピーカ３８０に提供される基準電圧、及び出力ノード（即ちスピーカ３９０の入力ノード）ＮＡを介してスピーカ３９０に提供されるＤＣ電圧の差異を検出する。図７に例示されたオフセット検出器３５０は比較器ＣＯＭを含む。比較器ＣＯＭの第１入力は増幅器回路３００の出力ノードＮＡに連結され、比較器ＣＯＭの第２入力は基準ノードＮＢに連結される。比較器ＣＯＭの出力は電圧分配器３４１に提供される。電圧分配器３４１はオフセット検出器３５０の出力に基づいて電圧分配器３４１の分配電圧ＶＶを制御する。
【００５２】
増幅器回路３００のミュート状態以外の間には、増幅器回路３００の出力信号はオーディオ入力信号ＡＩに従って振動し、比較器ＣＯＭは非活性化することができる。しかし、増幅器回路３００のミュート状態の間には、比較器ＣＯＭが活性化され、基準ノードＮＢの基準電圧ＶＲ、及び増幅器回路３００の出力ノードＮＡから出力されるＤＣ電圧の差異を検出する。増幅器回路３００のミュート状態は初期化段階に相応することができる。
【００５３】
ミュート状態の間に検出された電圧差異に相応するオフセット制御信号は基準電圧発生器３４０が基準電圧ＶＲを制御するのに使用することができる。オフセット制御信号は第１制御信号ＯＳＣＵ及び第２制御信号ＯＳＣＤを発生させるために使用することができ、従って、電圧分配器３４１に含まれた可変抵抗ＲＵ、ＲＤの抵抗値を制御することができる。例えば、オフセット制御信号に基づいて発生された第１制御信号ＯＳＣＵ及び第２制御信号ＯＳＣＤは基準電圧ＶＲが出力信号のＤＣ成分と同一であるようにするために使用することができる。ミュート状態以外の間の出力信号のＤＣ成分は、増幅器回路３００がミュート状態にあるときの出力信号の値に相応する。即ち、増幅器回路３００の出力ノードＮＡから提供されるＤＣ電圧成分と基準ノードＮＢから提供される基準電圧ＶＲとの差異が０Ｖになるように、可変抵抗の抵抗値を制御することができる。
【００５４】
図８は本発明の一実施例による増幅器回路３００の動作を示す図である。図８（Ａ）及び図８（Ｂ）で第１時間区間Ｔ１は増幅器回路３００がミュート状態にある区間を示し、第２時間区間Ｔ２は増幅器回路３００が非ミュート状態にありスピーカが出力信号に応じて駆動される区間を示す。
【００５５】
図８（Ａ）を参照すると、出力信号ＶＡのハイ電圧値はＶＤＤであり出力信号のロー電圧値は０である。図８（Ａ）で、基準電圧ＶＲはＶＤＤ/２である。図８（Ｂ）には出力ノードＮＡに印加される出力信号で基準ノードＮＢが印加される基準電圧を差減して得た電圧信号ＶＡ−ＶＲが示されている。従って、抵抗値ＲＬを有するスピーカ３９０は、第２時間区間Ｔ２の間ＶＲ−ＶＲの間で変化する電圧を有する出力信号によって駆動される。
【００５６】
図９は本発明の一実施例による３−端子コネクタ６０に結合されるデジタルアンプ３００ｃを示す回路図である。図９に示されたように基準電圧発生器３４０は基準電圧ＶＲを共通基準ノードＮＣに提供し、共通基準ノードＮＣは２つ以上のＰＷＭ駆動回路及び低域通過フィルタの基準ノードとして使用される。
【００５７】
図９を参照すると、３−端子コネクタは第１端子１、第２端子２及び第３端子３を含む。第１ＰＷＭ駆動回路３２０ａは第１オーディオ入力信号ＡＩａを受信し増幅された第１ＰＷＭ信号を第１低域通過フィルタ３３０ａに提供する。第１低域通過フィルタ３３０ａは増幅された第１ＰＷＭ信号をフィルタリングしフィルタリングされた信号を３−端子コネクタ６０の第１端子１に連結された第１出力ノードＮＡ１に提供する。第２ＰＷＭ駆動回路３２０ｂは第２オーディオ入力信号ＡＩｂを受信し増幅された第２ＰＷＭ信号を第２低域通過フィルタ３３０ｂに提供する。第２低域通過フィルタ３３０ｂは増幅された第２ＰＷＭ信号をフィルタリングし前記フィルタリングされた信号を３−端子コネクタ６０の第２端子２に連結された第２出力ノードＮＡ２に提供する。図９で基準電圧発生器３４０は基準電圧をコネクタ６の第３端子３に連結された共通基準ノードＮＣに提供する。
【００５８】
第１ＰＷＭ駆動回路３２０ａ及び第２ＰＭＷ駆動回路３２０ｂの構成はそれぞれ図５に関連して説明したＰＷＭ駆動回路３２０の構成と同一または類似する。また、第１低域通過フィルタ３３０ａ及び第２低域通過フィルタ３３０ｂの構成はそれぞれ図５に関連して説明した低域通過フィルタ３３０の構成と同一または類似する。さらに、図９に示された基準電圧発生器３４０は図５に関連して説明した基準電圧発生器と同一である。
【００５９】
しかし、第１ＰＷＭ駆動回路３２０ａ及び第２ＰＷＭ駆動回路３２０ｂのそれぞれによって受信された入力信号は相異することができる。第１ＰＷＭ駆動回路３２０ａ及び第２ＰＷＭ駆動回路３２０ｂのそれぞれによって受信された入力信号は相異することができるので、第１ＰＷＭ駆動回路３２０ａ、第２ＰＷＭ駆動回路３２０ｂ、第１低域通過フィルタ３３０ａ及び/または第２低域通過フィルタ３３０ｂの成分値のうち少なくとも一つはそれぞれの入力信号によって異なることができる。例えば、第１ＰＷＭ駆動回路３２０ａの入力信号及び第２ＰＷＭ駆動回路３２０ｂの入力信号の差異のため、第１低域通過フィルタ３３０ａの動作臨界値は第２低域通過フィルタ３３０ｂの動作臨界値と異なることができる。この場合、第１低域通過フィルタ３３０ａのキャパシタンス及びインダクタンス値は第２低域通過フィルタ３３０ｂのキャパシタンス及びインダクタンス値と相異する。
【００６０】
３−端子コネクタ６０はコネクタプラグ７０と結合するように構成される。３端子コネクタプラグ７０は３端子コネクタ６０の第１端子１と結合される第１端子１ａ、３−端子コネクタ６０の第２端子２と結合される第２端子２ａ、及び３−端子コネクタ６０の第３端子３と結合される第３端子３ａを含む。絶縁体４によって第１端子１ａ、第２端子２ａ、及び３端子３ａ及び本体５が分離される。
【００６１】
図９を参照すると、多様な外部装置を増幅器回路３００ｃに結合することができる。多様な外部装置はヘッドフォンスピーカ、ステレオスピーカ、録音装置などであることができる。
【００６２】
図９の増幅器回路３００ｃには図７に示されたオフセット検出器３５０が含まれていないが、本発明が属する技術分野の当業者は本発明の技術的思想の範囲内でオフセット検出器が図９の増幅器回路３００ｃに含まれることができることが理解できるだろう。
【００６３】
図１０は本発明の一実施例による増幅器回路の出力ノードに印加される増幅されたパルス幅変調信号のＤＣ成分を減少する方法を示すフローチャートである。
【００６４】
図１０を参照すると、ＤＣ成分を減少する方法は、入力信号を受信する段階Ｓ１１０、受信された入力信号をパルス幅変調する段階Ｓ１２０、及びＰＷＭ信号を増幅する段階１３０を含む。例えば、ＰＷＭ駆動回路３２０によって受信されたオーディオ入力信号は前述したようにＰＷＭ駆動回路３２０によってパルス幅変調され増幅されることができる。
【００６５】
図１０に示されたように、ＤＣ成分を減少する方法は、また、増幅されたＰＷＭ信号をフィルタリングする段階Ｓ１４０及びフィルタリングされた信号を出力ノードに出力する段階Ｓ１５０を含む。例えば、低域通過フィルタ３３０はＰＷＭ駆動回路３２０から増幅されたＰＷＭ信号を受信し、増幅されたＰＷＭ信号をフィルタリングしてフィルタリングされた信号を出力ノードＮＡに提供することができる。
【００６６】
図１０を参照すると、ＤＣ成分を減少する方法は、電源電圧を分配して基準電圧を発生する段階Ｓ１６０を含む。例えば、基準電圧発生器３４０は電源電圧を分配して出力信号のハイ電圧とロー電圧との間の電圧値に該当する基準電圧を発生する。出力信号のハイ電圧値が５Ｖであり出力信号のロー電圧値の０Ｖである場合、基準電圧は約２．５Ｖとなる。
【００６７】
また、発生された基準電圧は基準ノードに提供される（Ｓ１７０）。結果的に出力ノードと基準ノードとの間に連結された負荷に差分電圧ＶＡ−ＶＢが印加され出力信号のＤＣ電圧成分を減少させる。例えば、基準電圧発生器３４０は基準電圧を基準ノードに提供し、従って、出力ノードＮＡと基準ノードＮＢとの間に連結された一つ以上のスピーカには差分電圧ＶＡ−ＶＢが印加される。
【００６８】
本発明は属する技術分野の当業者は、Ｓ１６０及びＳ１７０段階が基準電圧発生器３４０によって実施されることができ、Ｓ１１０乃至Ｓ１５０段階がＰＷＭ駆動回路３２０及び低域通過フィルタ３３０によって実施されることができることを理解するだろう。
【００６９】
図１１は本発明の他の実施例による増幅器回路の出力ノードに印加される増幅されたパルス幅変調信号のＤＣ成分を減少する方法を示すフローチャートである。
【００７０】
図１１の実施例は図１０の実施例と関連して説明された段階を含むので重複される説明は省略する。
【００７１】
図１１を参照すると、パルス幅変調信号のＤＣ成分を減少する方法は出力ノードに提供されるフィルタリングされた信号のＤＣ電圧成分と基準ノードに提供される電圧とを比較する段階Ｓ１６１、及び比較結果に基づいて基準電圧の発生を制御する段階Ｓ１６２を含む。例えば、オフセット検出器３５０は出力ノードＮＡに提供されるフィルタリングされた信号のＤＣ電圧成分と基準ノードＮＢに提供される電圧とを比較する。一実施例によって、フィルタリングされた信号のＤＣ電圧成分と基準電圧との差異は０であることができる。オフセット検出器３５０の比較結果は電圧分配器３４１に提供され、フィルタリングされた信号のＤＣ電圧成分と基準電圧との差異が０になるように基準電圧の発生を制御することができる。例えば、オフセット検出器３５０の比較結果は第１制御信号ＯＳＣＵ及び第２制御信号ＯＳＣＤを制御するために使用することができる。
【産業上の利用可能性】
【００７２】
前記のような本発明の一実施例によるデジタルアンプ及びパルス幅変調信号のＤＣ成分減少方法は、負の電源電圧を発生するための電荷パンプを具備することなしにカップリングキャパシタを除去することができる。
【００７３】
また、本発明の一実施例による３端子コネクタに適合したデジタルアンプは負の電源電圧を発生するための電荷パンプを具備することなしにカップリングキャパシタを除去することができ、共通基準ノードに同時に接続される２つの音声再生装置を駆動することができる。
【００７４】
さらに、本発明の実施例によるデジタルアンプ基準電圧発生器及びパルス幅変調信号のＤＣ成分減少方法は、出力ノード及び基準ノードの電圧オフセットを精密に減少させることができる。
【００７５】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００７６】
【図１】一般的なＤ級増幅器を示すブロック図である。
【図２】図１のＤ級増幅器の各構成要素によって実施される信号処理の例を示す図である。
【図３】従来の増幅器を示すブロック図である。
【図４】本発明の一実施例による基準電圧発生器を具備した増幅器回路を示すブロック図である。
【図５】本発明の一実施例による増幅器回路に含まれたＰＷＭ駆動回路、フィルタ及び基準電圧発生器の構成の一例を示す図である。
【図６】本発明の一実施例による基準電圧発生器に含まれることができる電圧分配器を示す図である。
【図７】本発明の一実施例による増幅器回路で、電圧分配器によって出力される分配電圧が初期化段階での増幅器の出力ノードと基準ノードとの間の電圧比較に基づいて制御されることを示す図である。
【図８】本発明の一実施例による増幅器回路の動作を示す図である。
【図９】本発明の一実施例による３−端子コネクタに結合されるデジタルアンプを示す回路図である。
【図１０】本発明の一実施例による増幅器回路の出力ノードに印加される増幅されたパルス幅変調信号のＤＣ成分を減少する方法を示すフローチャートである。
【図１１】本発明の他の実施例による増幅器回路の出力ノードに印加される増幅されたパルス幅変調信号のＤＣ成分を減少する方法を示すフローチャートである。
【符号の説明】
【００７７】
３２０    Ｄ級ドライビング回路
３２１    ＰＷＭ制御部
３２５    スイッチング増幅器
３３０    低域通過フィルタ
３４０    基準電圧発生器
３４１    電圧分配器
３４５    アナログバッファ
３５０    オフセット感知器
ＮＡ    出力ノード
ＮＢ    基準ノード
ＮＣ    共通基準ノード
【図１】
2008054320.tif 000004
【図２】
2008054320.tif 000005
【図３】
2008054320.tif 000006
【図４】
2008054320.tif 000007
【図５】
2008054320.tif 000008
【図６】
2008054320.tif 000009
【図７】
2008054320.tif 000010
【図８】
2008054320.tif 000011
【図９】
2008054320.tif 000012
【図１０】
2008054320.tif 000013
【図１１】
2008054320.tif 000014