(57)【要約】【課題】半導体装置の小型化及び軽量化が妨げることなく、異なる周波数帯の電磁波により電力の供給を確保することができる半導体装置を提供する。【解決手段】無線通信可能な半導体装置に、アンテナより受信した電磁波の周波数を検知する周波数判定回路と、周波数判定回路の情報により自動でインピーダンスを調整する回路とを設け、一のアンテナで通信と電力の確保を行う。インピーダンスの調整には、インダクタンス若しくはキャパシタンスを変更することができる回路、又は長さが可変のアンテナを用いる。【選択図】図１
2008218989.tif 000002
【特許請求の範囲】
【請求項１】
インダクタンス生成回路と、周波数判定回路と、アンテナと、を有し、
前記インダクタンス生成回路の入力部は第１及び第２のスイッチに電気的に接続され、
前記第１のスイッチは前記インダクタンス生成回路の出力部に電気的に接続され、
前記第２のスイッチは前記インダクタンス生成回路が有するコイルに電気的に接続され、
前記周波数判定回路の入力部は前記アンテナに電気的に接続され、
前記周波数判定回路は前記アンテナが受信した電波の周波数に応じて前記第１のスイッチ及び前記第２のスイッチを制御することを特徴とする無線通信可能な半導体装置。
【請求項２】
第１及び第２の容量素子を有する復調回路と、周波数判定回路と、アンテナと、を有し、
前記復調回路の入力部は第１及び第２のスイッチに電気的に接続され、
前記第１のスイッチは前記第１の容量素子に電気的に接続され、
前記第２のスイッチは前記第２の容量素子に電気的に接続され、
前記周波数判定回路の入力部は前記アンテナに電気的に接続され、
前記周波数判定回路は前記アンテナが受信した電波の周波数に応じて前記第１のスイッチ及び前記第２のスイッチを制御し、
前記第１の容量素子と前記第２の容量素子の静電容量は異なる大きさを有することを特徴とする無線通信可能な半導体装置。
【請求項３】
第１及び第２の容量素子を有する整流回路と、周波数判定回路と、アンテナと、を有し、
前記整流回路の入力部は第１及び第２のスイッチに電気的に接続され、
前記第１のスイッチは前記第１の容量素子に電気的に接続され、
前記第２のスイッチは前記第２の容量素子に電気的に接続され、
前記周波数判定回路の入力部は前記アンテナに電気的に接続され、
前記周波数判定回路は前記アンテナが受信した電波の周波数に応じて前記第１のスイッチ及び前記第２のスイッチを制御し、
前記第１の容量素子と前記第２の容量素子の静電容量は異なる大きさを有することを特徴とする無線通信可能な半導体装置。
【請求項４】
第１及び第２の容量素子を有する整流回路と、第３及び第４の容量素子を有する復調回路と、周波数判定回路と、アンテナと、を有し、
前記整流回路の入力部は第１及び第２のスイッチに電気的に接続され、
前記第１のスイッチは前記第１の容量素子に電気的に接続され、
前記第２のスイッチは前記第２の容量素子に電気的に接続され、
前記復調回路の入力部は第３及び第４のスイッチに電気的に接続され、
前記第３のスイッチは前記第３の容量素子に電気的に接続され、
前記第４のスイッチは前記第４の容量素子に電気的に接続され、
前記周波数判定回路の入力部は前記アンテナに電気的に接続され、
前記周波数判定回路は前記アンテナが受信した電波の周波数に応じて前記第１乃至第４のスイッチを制御し、
前記第１の容量素子と前記第２の容量素子の静電容量は異なる大きさを有し、
前記第３の容量素子と前記第４の容量素子の静電容量は異なる大きさを有することを特徴とする無線通信可能な半導体装置。
【請求項５】
第１及び第２の容量素子を有する整流回路と、インダクタンス生成回路と、周波数判定回路と、アンテナと、を有し、
前記インダクタンス生成回路の入力部は第１及び第２のスイッチに電気的に接続され、
前記整流回路の入力部は第３及び第４のスイッチに電気的に接続され、
前記第１のスイッチは前記インダクタンス生成回路の出力部に電気的に接続され、
前記第２のスイッチは前記インダクタンス生成回路が有するコイルに電気的に接続され、
前記第３のスイッチは前記第１の容量素子に電気的に接続され、
前記第４のスイッチは前記第２の容量素子に電気的に接続され、
前記周波数判定回路の入力部は前記アンテナに電気的に接続され、
前記周波数判定回路は前記アンテナが受信した電波の周波数に応じて前記第１乃至第４のスイッチを制御することを特徴とする無線通信可能な半導体装置。
【請求項６】
第１及び第２の容量を有する復調回路と、インダクタンス生成回路と、周波数判定回路と、アンテナと、を有し、
前記インダクタンス生成回路の入力部は第１及び第２のスイッチに電気的に接続され、
前記復調回路の入力部は第３及び第４のスイッチに電気的に接続され、
前記第１のスイッチは前記インダクタンス生成回路の出力部に電気的に接続され、
前記第２のスイッチは前記インダクタンス生成回路が有するコイルに電気的に接続され、
前記第３のスイッチは前記第１の容量素子に電気的に接続され、
前記第４のスイッチは前記第２の容量素子に電気的に接続され、
前記周波数判定回路の入力部は前記アンテナに電気的に接続され、
前記周波数判定回路は前記アンテナが受信した電波の周波数に応じて前記第１乃至第４のスイッチを制御することを特徴とする無線通信可能な半導体装置。
【請求項７】
第１及び第２の容量素子を有する整流回路と、第３及び第４の容量素子を有する復調回路と、インダクタンス生成回路と、周波数判定回路と、アンテナと、を有し、
前記整流回路の入力部は第１及び第２のスイッチに電気的に接続され、
前記第１のスイッチは前記第１の容量素子に電気的に接続され、
前記第２のスイッチは前記第２の容量素子に電気的に接続され、
前記復調回路の入力部は第３及び第４のスイッチに電気的に接続され、
前記第３のスイッチは前記第３の容量素子に電気的に接続され、
前記第４のスイッチは前記第４の容量素子に電気的に接続され、
前記インダクタンス生成回路の入力部は第５及び第６のスイッチに電気的に接続され、
前記第５のスイッチは前記インダクタンス生成回路の出力部に電気的に接続され、
前記第６のスイッチは前記インダクタンス生成回路が有するコイルに電気的に接続され、
前記周波数判定回路の入力部は前記アンテナに電気的に接続され、
前記周波数判定回路は前記アンテナが受信した電波の周波数に応じて前記第１乃至第６のスイッチを制御し、
前記第１の容量素子と前記第２の容量素子の静電容量は異なる大きさを有し、
前記第３の容量素子と前記第４の容量素子の静電容量は異なる大きさを有することを特徴とする無線通信可能な半導体装置。
【請求項８】
アンテナと、周波数判定回路と、を有する無線通信可能な半導体装置であって、
前記アンテナは主要部及び端部を有し、
前記主要部と前記端部はスイッチを介して電気的に接続され、
前記周波数判定回路の入力部は前記アンテナに電気的に接続され、
前記周波数判定回路は前記アンテナが受信した電波の周波数に応じて前記スイッチを制御することを特徴とする無線通信可能な半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一において、
前記スイッチはトランジスタであることを特徴とする無線通信可能な半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記半導体装置は無線により充電可能なバッテリーを有することを特徴とする無線通信可能な半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信可能な半導体装置に関する。
【背景技術】
【０００２】
近年、無線でデータの送受信が可能な半導体装置の開発が進められ、大きな注目を浴びている。無線通信可能な半導体装置は、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、ＲＦチップ、ＲＦタグ、ＩＣチップ、ＩＣタグ、無線チップ、無線タグ、電子チップ、電子タグ、無線プロセッサ、無線メモリ等と呼ばれ、在庫の管理等を目的として、一部の市場では導入され始めている。物品を管理するための半導体装置には、小型で軽量、使い勝手がよく、セキュリティが高く、且つ安価なものが求められている。また、このような無線通信可能な半導体装置は、例えばカード等に搭載され、様々な分野への応用が検討されている。
【０００３】
現在実用化されている無線通信可能な半導体装置は、トランジスタ等から構成される回路を有する素子形成層及びアンテナ層を有している。このような無線通信可能な半導体装置は電磁波を介してリーダ／ライタと無線通信を行うことで、データをリーダ／ライタと送受信し、又は半導体装置の動作に必要な電源電力をリーダ／ライタから受信することにより動作させることができる。
【０００４】
無線通信可能な半導体装置は、小型化及び軽量化が可能であるが、様々な要因によって通信距離や、供給される電力が変動する。そのため、むやみに小型化することが可能なわけではない。特に、アンテナの形状による影響は著しい。
【０００５】
無線通信可能な半導体装置は、通信する周波数帯によりいくつかの種類に分けられる。これらはそれぞれに特長があり、用途に応じて使い分けられている。それぞれの周波数帯で通信距離と電力の確保をするには、アンテナの形状をその都度変更する、又は一つのチップに対して、複数のアンテナを設ける等を行えばよい。一つのチップに対して複数のアンテナを設ける例として、例えば特許文献１が挙げられる。
【０００６】
また、現在実用化されている無線通信可能な半導体装置の多くは内部に電源を有さず、外部からの電力供給により動作する所謂パッシブ型が主流であるが、アクティブ型についても開発が進められ、実用化が検討されている。更には、無線通信により給電可能なバッテリーを有する、セミアクティブ型についても開発が進められている。
【特許文献１】特開２００６−２９５７２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
複数の異なる周波数帯で通信又は電力の確保を行うために、その都度アンテナの形状を様々に変更することは実際には困難である。また、複数のアンテナを設けると、半導体装置の小型化及び軽量化を妨げることになる。
【０００８】
本発明は、一のアンテナを有し、且つ複数の異なる周波数帯での通信及び電力の供給が可能な半導体装置の提供を課題とする。
【課題を解決するための手段】
【０００９】
本発明の半導体装置は、一のアンテナを用いて、複数の異なる周波数帯での通信又は電力の確保を行う。具体的には、一のアンテナを有する無線通信可能な半導体装置であって、受信した電磁波の周波数を検知する検知手段と、検知手段の情報により自動でインピーダンスを合わせることのできるインピーダンス変更手段と、を有し、通信又は電力の確保を行うことができる半導体装置の提供を課題とする。
【００１０】
インピーダンス変更手段としては、インダクタンス生成回路、整流回路又は復調回路を用いることができる。
【００１１】
本発明の半導体装置は、受信した電磁波の周波数を検知する検知手段として、周波数判定回路を用いる。また、周波数判定回路の出力に応じてインピーダンスを変更する回路を有する。また、周波数判定回路の出力に応じてアンテナの長さを変えるため、制御用のスイッチが設けられていてもよい。
【００１２】
周波数判定回路には、例えば、二つのコンパレータが設けられていればよい。なお、コンパレータの数は二に限定されず、必要に応じて三以上のコンパレータが設けられていても良い。
【００１３】
周波数に応じてインピーダンスを変更するには、静電容量の異なる二つの容量素子を用いるか、又はコイルを用いればよい。
【００１４】
更には、本発明の半導体装置は電源（蓄電部）を内蔵していることが好ましく、電源（蓄電部）は無線通信により給電可能なことが好ましい。
【００１５】
なお、本明細書中に記載されている基準電位とは、回路全体の基準電位のことである。図面において、接地の図記号で示されているところは、回路全体の基準電位に接続されていることを表す。
【００１６】
なお、本明細書中において、インピーダンスとは、交流回路における電圧と電流の比をいう。インピーダンスＺはＺ＝Ｒ＋ｊ（ωＬ−１／ωＣ）で表すことができる。式中の、Ｚはインピーダンス、Ｒは抵抗成分、ｊは虚数単位、ωは交流の角振動数、Ｃは容量成分、Ｌはインダクタンスを表す。ここで、Ｒは抵抗成分なので、Ｒを大きくすると消費電力が増大する。そのため、Ｚを変更するには、ＣとＬの変更により行うことが好ましい。
【００１７】
なお、本明細書中において、リーダ／ライタとは、無線通信可能な半導体装置に対してデータを送信し、無線通信可能な半導体装置からデータを受信する機能を有する機器をいう。ただし、リーダ／ライタは必ずしも送受信する機能を有する必要はなく、無線通信可能な半導体装置に対してデータを送信する機能のみを有し、又は無線通信可能な半導体装置からデータを受信する機能を有するのみであってもよい。
【００１８】
なお、本明細書中において、コイルとは、インダクタンスを調整するために設けられる所望の形状を有するように、導電膜等によりパターン形成された部分をいう。ただし、コイルは無線信号の送受信を目的として設けられたものではない。従って、アンテナとコイルとは巻き数等を異ならせ、又は形状を異ならせる等により異なるインダクタンスとする。例えば、半導体装置全体のインピーダンスが１０＋ｊ１００（Ω）のとき、周波数２．４ＧＨｚの電波の受信に適したアンテナのインダクタンスは約６．０（ｎＨ）、９５３ＭＨｚに適したアンテナのインダクタンスは約１６（ｎＨ）、９１５ＭＨｚに適したアンテナのインダクタンスは約１７（ｎＨ）となる。そのため、インダクタンスを調整するコイルは、受信する複数の周波数に応じたものを設けねばならず、設けるコイルの数は、一又は複数とする。
【発明の効果】
【００１９】
本発明により、一のアンテナによる複数の異なる周波数帯での通信及び電力の供給が可能になる。互いに異なる複数の周波数帯の電磁波を受信した場合には、自動でインピーダンスを調整して最適な周波数帯を用いて電力の供給を行うことが可能となる。
【００２０】
本発明を用いた一のアンテナを有するチップは、複数のアンテナを設ける場合と比較して工程数が減るため、歩留まりが向上し、コストの削減が可能となる。また、複数のアンテナを有する場合と比較して、小型化し、軽量化することが可能になる。
【００２１】
本発明の半導体装置のアンテナの数は一であるため、アンテナの圧着等を一回で行うことができ、複数のアンテナを有する場合と比較して、歩留まりよく作製することができる。
【００２２】
本発明により、アンテナのインピーダンスを最適なものとすることができるため、無線通信を介した給電により、より大きな電力を確保することが可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。
【００２４】
（実施の形態１）
本発明の半導体装置について、図面を参照して説明する。図１は本発明の半導体装置を示す。図１に示す半導体装置１００は、アンテナ回路１０３と、論理回路１０５と、メモリ回路１０４と、アナログ回路１０２と、を有する。アンテナ回路１０３はアナログ回路１０２に接続されている。アナログ回路１０２は論理回路１０５に接続されている。論理回路１０５はアナログ回路１０２とメモリ回路１０４に接続されている。
【００２５】
半導体装置１００は、リーダ／ライタ１０１と電磁波を介して無線でデータの送受信を行う。また、リーダ／ライタ１０１から送信される電磁波により半導体装置１００に電力が供給される構成であってもよい。リーダ／ライタ１０１は、リーダ／ライタ１０１を制御するコンピュータに、通信回線を介して接続されていることが好ましい。
【００２６】
アンテナ回路１０３は、アンテナ及び容量素子を有し、リーダ／ライタ１０１から送信される電磁波を受信し、受信して得られた信号をアナログ回路１０２が有する整流回路１０７と復調回路１０８に入力する。更には、アンテナ回路１０３は、アナログ回路１０２から搬送波を変調した信号を受信し、送信側の装置に応答信号として返信する。
【００２７】
本発明に用いることのできるアンテナの形状については特に限定されない。そのため、半導体装置１００が有するアンテナ回路１０３に適用する信号の伝送方式は、電磁結合方式、電磁誘導方式又は電波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適な長さと形状を有するアンテナを設ければよい。
【００２８】
伝送方式として、電磁結合方式又は電磁誘導方式（例えば、１３．５６ＭＨｚ帯）を適用する場合には、電界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）又はらせん状（例えば、スパイラルアンテナ）に形成する。
【００２９】
伝送方式として電波方式の一種であるマイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）又は２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮して、アンテナとして機能する導電膜の長さや形状を適宜設定すればよい。アンテナとして機能する導電膜は、例えば、線状（例えば、ダイポールアンテナ）又は平坦な形状（例えば、パッチアンテナ）等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状又はこれらを組み合わせた形状で設けてもよい。
【００３０】
ここで、アンテナ回路１０３に設けるアンテナの形状の一例を図２４に示す。例えば図２４（Ａ）に示すように、信号処理回路が設けられたチップ１５０の周りに一面のアンテナ１５１を配した構造としても良い。また、図２４（Ｂ）に示すように、信号処理回路が設けられたチップ１５２の周りに、細いアンテナ１５３を配してもよい。また、図２４（Ｃ）に示すように、信号処理回路が設けられたチップ１５４に対して、高周波数の電磁波を受信するための形状を有するアンテナ１５５を配してもよい。また、図２４（Ｄ）に示すように、信号処理回路が設けられたチップ１５６に対して、棒状に長く伸ばした形状を有するアンテナ１５７を配してもよい。また、アンテナ回路１０３はこれらの形状のアンテナを組み合わせて用いてもよい。また、アンテナ回路１０３は半導体装置１００が有する薄膜トランジスタにより設けられた素子上に形成されたオンチップアンテナであってもよい。
【００３１】
論理回路１０５は、アナログ回路１０２から定電圧回路１０９の出力である電源電圧と、発振回路１１１の出力信号と、リセット生成回路１１２の出力信号と、復調回路１０８の出力信号と、メモリ回路１０４の出力信号が入力される。論理回路１０５は、復調回路１０８の出力信号の状況に応じて動作して出力信号を変調回路１１３に送信する。例えば、復調回路１０８の出力信号の内容が「メモリ回路１０４のデータをリーダ／ライタ１０１に返信せよ」というものである場合には、メモリ回路１０４にアクセスしてデータを取得し、変調回路１１３に送信する。
【００３２】
メモリ回路１０４には、少なくとも半導体装置１００に固有のデータ（個体識別情報（ＩＤ））が記憶されている。メモリ回路１０４は、データの書き込みや読み出しを行う制御回路及び記憶素子を含む回路を有する。メモリ回路１０４は、有機メモリ、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、及びフラッシュメモリから選択された一種又は複数種を有する。記憶内容が半導体装置１００に固有のデータ（個体識別情報（ＩＤ）等）であれば、電源が供給されずとも記憶の保持が可能な不揮発性メモリを用いることが好ましい。半導体装置１００が行う処理に際して一時的な記憶を保持するのであれば、揮発性メモリを用いてもよい。特に、半導体装置１００が電池を有していない、所謂パッシブ型である場合には、不揮発性メモリを用いることが好ましい。更には、セキュリティ面から、半導体装置１００に固有のデータ（個体識別情報（ＩＤ）等）を記憶する際には書き換え不可能なメモリを用いることが好ましい。不正な書き込みを防止するためである。
【００３３】
次に、図１に示す半導体装置１００が有するアナログ回路１０２について説明する。アナログ回路１０２は、変調回路１１３と、定電圧回路１０９と、発振回路１１１と、リセット生成回路１１２と、整流回路１０７と、復調回路１０８と、周波数判定回路１１０と、インダクタンス生成回路１０６と、を有する。インダクタンス生成回路１０６は、アンテナ回路１０３の出力部と整流回路１０７の間に接続されている。なお、アナログ回路１０２は、半導体装置１００の動作を安定させるために、リミッタ回路等を適所に追加しても良い。
【００３４】
変調回路１１３は、論理回路１０５からの出力信号に従い、搬送波に変調をかけた信号をアンテナ回路１０３に送る。
【００３５】
定電圧回路１０９は整流回路１０７からの出力により一定の電圧を生成する。生成された一定の電圧は、発振回路１１１と、リセット生成回路１１２と、論理回路１０５に供給される。
【００３６】
発振回路１１１には、定電圧回路１０９で生成された一定の電圧が入力されてクロック信号を生成し、論理回路１０５に供給する。
【００３７】
リセット生成回路１１２は、定電圧回路１０９で生成された一定の電圧が入力されてリセット信号を生成し、論理回路１０５に供給する。
【００３８】
図１に示す半導体装置１００が有する整流回路１０７と復調回路１０８は、従来の整流回路及び復調回路とは構成が異なる。その具体的な構成を以下に説明する。
【００３９】
図２は図１の半導体装置１００が有する整流回路１０７を示す。整流回路１０７は、第１の入力部２０７と、第２の入力部２０８と、第１のスイッチ２００と、第２のスイッチ２０１と、第１の容量素子２０２と、第２の容量素子２０３と、第１のダイオード２０４と、第２のダイオード２０５と、第３の容量素子２０６と、出力部２０９を有する。第１の入力部２０７は、インダクタンス生成回路１０６の出力部５０５に接続されている。第２の入力部２０８は、周波数判定回路１１０の出力部４０８に接続されている。出力部５０５は、定電圧回路１０９の入力部と、周波数判定回路１１０の第１の入力部４０６と、復調回路１０８の第２の入力部３１３に接続されている。第１のスイッチ２００は、第１の入力部２０７と、第１の容量素子２０２の一方に接続され、第２の入力部２０８により、第１のスイッチ２００がオンになるか、又はオフになるかが制御される。第２の容量素子２０３は、第２のスイッチ２０１と第１の容量素子２０２の他方に接続されている。第２のスイッチ２０１は、第１の入力部２０７と、第２の容量素子２０３の一方に接続され、第２の入力部２０８により、第２のスイッチ２０１がオンになるか、又はオフになるかが制御される。整流回路１０７によってアンテナ回路１０３の出力は平滑化され、電源電圧が生成される。電源電圧は基準電位と一定の電位差を有する安定な電位を維持するように、第１の容量素子２０２又は第２の容量素子２０３の充放電を利用して調整される。
【００４０】
図３は図１の半導体装置１００が有する復調回路１０８を示す。復調回路１０８は、第１の入力部３１２と、第２の入力部３１３と、第３の入力部３１４と、第１のスイッチ３００と、第２のスイッチ３０１と、第１の容量素子３０２と、第２の容量素子３０３と、第１のダイオード３０４と、第２のダイオード３０６と、第３の容量素子３０５と、第１の抵抗素子３０７と、第２の抵抗素子３０８と、第４の容量素子３０９と、第１のトランジスタ３１０（ｐ型）と、第２のトランジスタ３１１（ｎ型）と、出力部３１５と、を有する。第１の入力部３１２は、インダクタンス生成回路１０６の出力部５０５に接続されている。第２の入力部３１３は、整流回路１０７の出力部２０９に接続されている。第３の入力部３１４は周波数判定回路１１０の出力部４０８に接続されている。出力部３１５は、論理回路１０５に接続されている。第１のスイッチ３００は、第１の入力部３１２と、第１の容量素子３０２の一方に接続され、第３の入力部３１４により、第１のスイッチ３００がオンになるか、又はオフになるかが制御される。第２のスイッチ３０１は、第１の入力部３１２と、第２の容量素子３０３の一方に接続され、第３の入力部３１４により、第２のスイッチ３０１がオンになるか、又はオフになるかが制御される。第２の容量素子３０３は、第２のスイッチ３０１と第１の容量素子３０２の他方に接続されている。第１のトランジスタ３１０（ｐ型）と、第２のトランジスタ３１１（ｎ型）は、インバータを構成している。復調回路１０８は、アンテナ回路１０３の出力信号のデータを復調する。
【００４１】
図４は周波数判定回路１１０を示す。周波数判定回路１１０は、第１の入力部４０６と、第２の入力部４０７と、第１のコンパレータ４００と、第２のコンパレータ４０１と、第１の抵抗素子４０２と、第２の抵抗素子４０３と、スイッチ４０４と、第３の抵抗素子４０５と、を有する。第１の入力部４０６は、整流回路１０７の出力部２０９に接続されている。第２の入力部４０７は、定電圧回路１０９に接続されている。出力部４０８は、インダクタンス生成回路１０６の第２の入力部５０４と、整流回路１０７の第２の入力部２０８と、復調回路１０８の第３の入力部３１４に接続されている。第１のコンパレータ４００は、第１の入力部４０６と、第２の入力部４０７に接続されている。第２のコンパレータ４０１は、第１の入力部４０６と、第２の入力部４０７に接続されている。第１の抵抗素子４０２は第１のコンパレータ４００の出力部と基準電位に接続されている。第２の抵抗素子４０３は第２のコンパレータ４０１の出力部と基準電位に接続されている。スイッチ４０４は、第２のコンパレータ４０１の出力と、出力部４０８に接続され、第１のコンパレータ４００の出力により、スイッチ４０４がオンになるか、又はオフになるかが制御される。
【００４２】
第１の入力部４０６に入力されている電位は参照電位であり、コンパレータに入力している第２の入力部４０７の電位の大小を決める基準となる。具体的には、第１の入力部４０６の電位が第２の入力部４０７の電位より大きい場合には、コンパレータは”０”を出力する。また、第１の入力部４０６の電位が第２の入力部４０７の電位より小さい場合には、コンパレータは”１”を出力する。
【００４３】
なお、以下の”１”は電源電位と同じ電位状態を表す。”０”は基準電位と同じ電位状態を表す。
【００４４】
第２のコンパレータ４０１に接続される第２の入力部４０７は、第３の抵抗素子４０５を用いて第２の入力部４０７の入力電圧を分圧した電圧が第２のコンパレータ４０１に入力される。例えば、第１のコンパレータ４００に接続される第２の入力部４０７に対し、１／２又は１／４に分圧した電圧を第２のコンパレータ４０１に入力する。
【００４５】
図５はインダクタンス生成回路１０６を示す。インダクタンス生成回路１０６は、第１のスイッチ５００と、第２のスイッチ５０１と、コイル５０２と、第１の入力部５０３と、第２の入力部５０４と、出力部５０５と、を有する。第１の入力部５０３はアンテナ回路１０３に接続されている。第２の入力部５０４は周波数判定回路１１０が有する出力部４０８に接続されている。出力部５０５は、整流回路１０７の第１の入力部２０７及び復調回路１０８の第１の入力部３１２に接続されている。第１のスイッチ５００は、第１の入力部５０３と、出力部５０５に接続され、第２の入力部５０４により、第１のスイッチ５００がオンになるか、又はオフになるかが制御される。第２のスイッチ５０１は、第１の入力部５０３と、コイル５０２の一方に接続され、第２の入力部５０４により、第２のスイッチ５０１がオンになるか、又はオフになるかが制御される。コイル５０２は、第２のスイッチ５０１と、出力部５０５に接続されている。
【００４６】
なお、コイル５０２は、インダクタンスを調整するために設けられた、所望の形状を有する導電膜等により形成された部分をいい、例えば所望の形状を有するように形成された導電膜により形成される。ただし、コイル５０２は無線信号の送受信を目的として設けられたものではない。従って、コイルとアンテナは本質的には大きな違いはないが、アンテナとコイルとは巻き数を異ならせ、又は形状を異ならせる等により異なるインダクタンスとすることが好ましい。
【００４７】
なお、インダクタンス生成回路は図５に示す形態に限定されず、コイルを複数有していても良い。第１のスイッチ５００がオンしているときのインピーダンスと、第２のスイッチ５０１がオンしているときのインピーダンスを異ならせることができる構成であればよい。
【００４８】
次に、回路の動作について説明する。まず、スイッチについて説明する。スイッチが”０”でオンになる場合には、ｐ型トランジスタを用いると良い。ｐ型トランジスタのゲートに制御信号を入力する事により、オン又はオフを制御する。スイッチが”１”でオンになる場合には、ｎ型トランジスタを用いると良い。ｎ型トランジスタのゲートに制御信号を入力する事により、オン又はオフを制御する。
【００４９】
図２に示す整流回路１０７の第１のスイッチ２００は、制御信号が”０”のときにオンになり、制御信号が”１”のときにオフになる構成とする。例えば、ｐ型トランジスタを用いればよい。第２のスイッチ２０１は、制御信号が”０”のときにオフになり、制御信号が”１”のときにオンになる構成とする。例えば、ｎ型トランジスタを用いればよい。第１の容量素子２０２及び第２の容量素子２０３は、波形の振幅の中心（基準ライン）を補正する。更には、第１の容量素子２０２及び第２の容量素子２０３を有することで、インピーダンスＺの変更が可能になる。
【００５０】
図３に示す復調回路１０８の第１のスイッチ３００は、制御信号が”０”のときにオンし、制御信号が”１”のときにオフする構成とする。例えばｐ型トランジスタを用いればよい。第２のスイッチ３０１には、制御信号が”０”のときにオフし、制御信号が”１”のときオンする構成とする。例えばｎ型トランジスタを用いればよい。第１の容量素子３０２及び第２の容量素子３０３は、波形の振幅の中心（基準ライン）を補正する。更には、第１の容量素子３０２及び第２の容量素子３０３を有することで、インピーダンスＺの変更が可能になる。
【００５１】
次に、図４に示す、周波数判定回路１１０が有する第１のコンパレータ４００及び第２のコンパレータ４０１の動作について説明する。コンパレータの出力電位を図６に模式的に示す。コンパレータは、参照電位Ｖｒｅｆと、Ｖｉｎ１とＶｉｎ２の電位を比較し、その結果に応じて”１”又は”０”を出力する。すなわち、Ｖｒｅｆ＜Ｖｉｎ１、又はＶｒｅｆ＜Ｖｉｎ２のとき”１”を出力し、Ｖｒｅｆ＞Ｖｉｎ１、又はＶｒｅｆ＞Ｖｉｎ２のとき”０”を出力する。
【００５２】
ここで、Ｖｒｅｆ、Ｖｉｎ１、及びＶｉｎ２について説明する。Ｖｒｅｆは、図４に示す第１の入力部４０６から入力される信号であり、第１のコンパレータ４００と第２のコンパレータ４０１の動作時に用いる参照電位である。Ｖｉｎ１は、図４に示す第２の入力部４０７から入力される信号のことで、第１のコンパレータ４００の動作時に参照電位と比較される信号である。Ｖｉｎ２は、図４に示す第２の入力部４０７から入力される信号を第３の抵抗素子４０５により分圧した信号であり、第２のコンパレータ４０１の動作時に参照電位と比較される信号である。
【００５３】
第１のコンパレータ４００及び第２のコンパレータ４０１が有する二つの入力部の一方にはＶｒｅｆが入力され、第１のコンパレータ４００の他方の入力部にはＶｉｎ１が入力され、第２のコンパレータ４０１の他方の入力部にはＶｉｎ２が入力される。Ｖｉｎ１＞Ｖｒｅｆのとき、第１のコンパレータ４００の出力は”１”になる。Ｖｉｎ２＞Ｖｒｅｆのとき、第２のコンパレータ４０１の出力は”１”になる。Ｖｉｎ１＜Ｖｒｅｆのとき、第１のコンパレータ４００の出力は”０”になる。Ｖｉｎ２＜Ｖｒｅｆのとき、第２のコンパレータ４０１の出力は”０”になる。第３の抵抗素子４０５はＶｉｎ１とＶｉｎ２の電位を異ならせるために設けられている。第１の抵抗素子４０２と第２の抵抗素子４０３は、出力電位が低い場合に、第１のコンパレータ４００と第２のコンパレータ４０１の出力信号”０”を安定して供給する目的で接続されている。スイッチ４０４は、ｐ型トランジスタを使用し制御信号が”０”の時にオンになり、”１”のときにオフになる。
【００５４】
なお、周波数判定回路１１０の出力部４０８に容量素子を設けることで、周波数判定回路１１０の出力信号を安定させることができる。容量素子は出力部４０８とスイッチ４０４の間に設ければよい。
【００５５】
図７は図４に示す周波数判定回路１１０の動作を表している。簡単のため、第１のコンパレータ４００の出力をＹ（０）と表記し、第２のコンパレータ４０１の出力をＹ（１）と表記する。Ｙ（０）の信号は、スイッチ４０４をオンし、又はオフにする制御信号として使用される。Ｙ（１）の信号に応じてスイッチ４０４が制御される。
【００５６】
図７を用いて、周波数判定回路１１０の入力に対する出力結果について説明する。受信する電磁波の周波数帯としては、９５０ＭＨｚと２．４５ＧＨｚを考える。リーダ／ライタ１０１から受信した電磁波が９５０ＭＨｚで、回路のインピーダンスが９５０ＭＨｚに適しているときとリーダ／ライタ１０１からの電磁波が２．４５ＧＨｚで回路のインピーダンスが２．４５ＧＨｚに適しているとき、第１のコンパレータ４００の電位はＶｒｅｆ＜Ｖｉｎ１であるから、第１のコンパレータ４００の出力は”１”となる。第２のコンパレータ４０１の電位はＶｒｅｆ＜Ｖｉｎ２であるから、第２のコンパレータ４０１の出力は”１”となる。従って、スイッチ４０４はオフとなり、出力は”０”又は直前の電位に依存する。
【００５７】
リーダ／ライタ１０１からの電磁波が２．４５ＧＨｚで回路のインピーダンスが９５０ＭＨｚのときには、第１のコンパレータ４００の電位はＶｒｅｆ＞Ｖｉｎ１となり、第１のコンパレータ４００の出力は”０”となる。第２のコンパレータ４０１の電位はＶｒｅｆ＜Ｖｉｎ２であるから、第２のコンパレータ４０１の出力は”１”となる。このとき、スイッチ４０４はオンとなり、出力は”１”となる。
【００５８】
電磁波が受信されなかったとき、又はリーダ／ライタ１０１からの電磁波が９５０ＭＨｚで回路側のインピーダンスが２．４５ＧＨｚに適したインピーダンスのときには、第１のコンパレータ４００の電位はＶｒｅｆ＞Ｖｉｎ１であるから、第１のコンパレータ４００の出力は”０”となる。第２のコンパレータ４０１の電位はＶｒｅｆ＞Ｖｉｎ２であるから、第２のコンパレータ４０１の出力は”０”となる。このとき、スイッチ４０４はオンとなり、出力は”０”となる。
【００５９】
図５にインダクタンス生成回路１０６を示す。第１のスイッチ５００は、制御信号が”０”のときにオンし、”１”のときにオフする構成とする。例えば、ｐ型トランジスタを用いる。第２のスイッチ５０１は、制御信号が”０”のときにオンとなり、”１”のときにオフとなる構成とする。例えば、ｎ型トランジスタを用いる。第２のスイッチ５０１がオンすると、コイル５０２によりインダクタンスが生成される。従って、第１のスイッチ５００と第２のスイッチ５０１がオンするか、又はオフでするかによって回路のＬ（インダクタンス）が変更される。このインダクタンス生成回路１０６を用いることで、インピーダンスＺを表す式Ｚ＝Ｒ＋ｊ（ωＬ−１／ωＣ）におけるＬの値を変更し、インピーダンスを制御することができる。
【００６０】
以上の回路の動作をまとめると、リーダ／ライタ１０１からの電磁波が９５０ＭＨｚで回路側のインピーダンスが９５０ＭＨｚに適したインピーダンスの場合とリーダ／ライタ１０１からの電磁波が２．４５ＧＨｚで回路側のインピーダンスに適したインピーダンスの場合には、周波数判定回路１１０で電磁波と回路のインピーダンスの整合がとれていると判断され、その電位を保持する。リーダ／ライタ１０１からの電磁波が２．４５ＧＨｚで回路側のインピーダンスが９５０ＭＨｚに適したインピーダンスの場合には、又はリーダ／ライタ１０１からの電磁波が９５０ＭＨｚで回路側のインピーダンスが２．４５ＧＨｚに適したインピーダンスの場合には、周波数判定回路１１０で電磁波と回路とのインピーダンスの整合がとれていないと判断され、整流回路１０７又は復調回路１０８で容量素子を変更し、又はインダクタンス生成回路１０６でＬ（インダクタンス）を変更して電磁波と回路のインピーダンスの整合がとれるように調整をする。
【００６１】
以上、本実施の形態にて説明したように、本発明を用いることで、一のアンテナによる複数の異なる周波数帯での通信及び電力の供給が可能になる。また、互いに異なる複数の周波数帯の電磁波を受信した場合には、自動でインピーダンスを調整して最適な周波数帯を用いて電力の供給を行うことが可能となる。
【００６２】
なお、本実施の形態にて説明した構成は一例であり、上記の説明に限定されない。例えば、整流回路又は復調回路が三以上の容量素子を有していても良いし、インダクタンス生成回路が二以上のコイルを有していても良い。または、整流回路又は復調回路に設ける容量素子を複数とせず、一の容量可変型の容量素子を設けるのみでもよい。
【００６３】
本発明を用いた一のアンテナを有するチップは、複数のアンテナを設ける場合と比較して工程数が減るため、歩留まりが向上し、コストの削減が可能となる。また、複数のアンテナを有する場合と比較して、小型化し、軽量化することが可能になる。
【００６４】
本発明の半導体装置のアンテナの数は一であるため、アンテナの圧着等を一回で行うことができ、複数のアンテナを有する場合と比較して、歩留まりよく作製することができる。
【００６５】
本発明により、アンテナのインピーダンスを最適なものとすることができるため、無線通信を介した給電により、より大きな電力を確保することが可能となる。
【００６６】
（実施の形態２）
本実施の形態では、実施の形態１とは異なる形態について説明する。本実施の形態に示す半導体装置では、アンテナの長さの調整によりインピーダンスを制御し、複数の周波数帯で通信距離や電源の確保を行う。便宜上、以下の説明では周波数帯が９５０ＭＨｚの場合と２．４５ＧＨｚの場合について説明する。
【００６７】
図８は本実施の形態の半導体装置６００を示し、図９は本実施の形態の半導体装置６００が有するアンテナ回路６０３を示す。半導体装置６００はアンテナ回路６０３と、アナログ回路６０２と、論理回路６０５と、メモリ回路６０４と、を有する。アナログ回路６０２は、整流回路６０７と、復調回路６０８と、変調回路６１３と、定電圧回路６０９と、周波数判定回路６１０と、発振回路６１１と、リセット生成回路６１２と、を有する。半導体装置６００は、リーダ／ライタ６０１と電磁波を介して無線でデータの送受信を行う。リーダ／ライタ６０１から送信される電磁波により半導体装置６００に電力が供給される構成であってもよい。リーダ／ライタ６０１は、リーダ／ライタ６０１を制御するコンピュータに、通信回線を介して接続されていることが好ましい。
【００６８】
図８に示す半導体装置６００が有する整流回路６０７、復調回路６０８、変調回路６１３、定電圧回路６０９、発振回路６１１、リセット生成回路６１２、メモリ回路６０４、論理回路６０５の各々の回路構成は、実施の形態１にて説明した半導体装置１００が有する整流回路１０７、復調回路１０８、変調回路１１３、定電圧回路１０９、発振回路１１１、リセット生成回路１１２、メモリ回路１０４、及び論理回路１０５等と同様のものを用いればよい。なお、整流回路６０７及び復調回路６０８は、各々の第１のスイッチ及び第２のスイッチと第２のスイッチに接続された容量素子を有していない、実施の形態１にて説明したものとは異なるものを用いても良い。なお、ここで用いることのできる整流回路及び復調回路の別形態を図２７に示す。図２７（Ａ）は整流回路６０７を示し、図２７（Ｂ）は復調回路６０８を示している。
【００６９】
整流回路６０７の入力部はアンテナ回路６０３の出力部６３３に接続され、出力部は復調回路６０８の第２の入力部と、周波数判定回路６１０の第１の入力部６２１と、定電圧回路６０９の入力部に接続されている。復調回路６０８の第１の入力部はアンテナ回路６０３の出力部６３３に接続され、第２の入力部は整流回路６０７の出力部に接続され、出力部は論理回路６０５に接続されている。変調回路６１３は、アンテナ回路６０３と整流回路６０７の入力部と論理回路６０５に接続されている。定電圧回路６０９は、整流回路６０７と論理回路６０５に接続されている。発振回路６１１は、定電圧回路６０９の出力部と論理回路６０５に接続されている。リセット生成回路６１２は、定電圧回路６０９の出力部と論理回路６０５に接続されている。メモリ回路６０４は、定電圧回路６０９の出力部と論理回路６０５に接続されている。論理回路６０５は、復調回路６０８と、変調回路６１３と、メモリ回路６０４に接続されている。
【００７０】
周波数判定回路６１０は、図１に示す周波数判定回路１１０と同様のものを用いればよい。周波数判定回路６１０の第１の入力部６２１は整流回路６０７の出力部に接続され、第２の入力部６２２は定電圧回路６０９の出力部に接続され、出力部６２３はアンテナ回路６０３の入力部６３０に接続されている。
【００７１】
図８を用いて、本実施の形態の半導体装置６００が搭載するアンテナ回路６０３について説明する。半導体装置６００は、アンテナ回路６０３からの出力を用いて、電源電圧と復調信号を生成する。生成された電源電圧は、定電圧回路６０９により、一定となるように調整される。復調回路６０８と変調回路６１３は論理回路６０５に接続されている。一定に調整された電源電圧は論理回路６０５と、発振回路６１１と、リセット生成回路６１２に入力される。発振回路６１１の出力部は論理回路６０５に接続されている。リセット生成回路６１２の出力部は論理回路６０５に接続されている。なお、アナログ回路６０２は半導体装置６００の動作を安定させるために、実施の形態１の半導体装置１００と同様に、リミッタ回路等を適所に有しても良い。なお、アンテナ回路６０３は、アンテナ６０６及び容量素子を有する。容量素子は図示しないが、アンテナ主要部６３６と出力部６３３を接続する二の配線の間に設ければよい。
【００７２】
図９はアンテナ回路６０３が有するアンテナ６０６の模式図を示す。アンテナ６０６は、出力部６３３と、アンテナ主要部６３６と、アンテナ端部６３４と、アンテナ端部６３５と、を有し、入力部６３０及び出力部６３３に接続されている。また、アンテナ主要部６３６と、アンテナ端部６３４及びアンテナ端部６３５とは、第１のスイッチ６３１及び第２のスイッチ６３２を介して接続されている。第１のスイッチ６３１及び第２のスイッチ６３２は、入力部６３０から出力される信号により、オンするか、又はオフするかが制御される。必要のない場合には、第２のスイッチ６３２及びアンテナ端部６３５は設けなくとも良い。
【００７３】
図９のアンテナ６０６の動作について説明をする。第１のスイッチ６３１及び第２のスイッチ６３２は、制御信号が”０”のときにオンし、”１”のときにオフになる。第１のスイッチ６３１及び第２のスイッチ６３２は、例えばｐ型トランジスタを用いることができる。第１のスイッチ６３１及び第２のスイッチ６３２を周波数判定回路６１０の出力部６２３によりオンし、又はオフすることでアンテナの長さを変えて、アンテナのインピーダンスを調整することができる。第１のスイッチ６３１と第２のスイッチ６３２がともにオフである場合には、アンテナ主要部６３６と、アンテナ端部６３４及びアンテナ端部６３５とは接続されない。ここで、第１のスイッチ６３１がオンになるとアンテナ主要部６３６とアンテナ端部６３４が接続される。第２のスイッチ６３２がオンになるとアンテナ主要部６３６とアンテナ端部６３５が接続される。
【００７４】
インピーダンスの整合がとれているときと、とれていないときの関係については実施の形態１と同様である。
【００７５】
以上説明した回路の動作をまとめると、リーダ／ライタ６０１からの電磁波が９５０ＭＨｚでアンテナ６０６のインピーダンスが９５０ＭＨｚに適したインピーダンスの場合、又はリーダ／ライタ６０１からの電磁波が２．４５ＧＨｚでアンテナ６０６側のインピーダンスが２．４５ＧＨｚに適したインピーダンスの場合には、周波数判定回路６１０で電磁波と回路のインピーダンスの整合がとれていると判断され、その状態を保持する。リーダ／ライタ６０１からの電磁波が２．４５ＧＨｚでアンテナ６０６側のインピーダンスが９５０ＭＨｚに適したインピーダンスの場合、又はリーダ／ライタ６０１からの電磁波が９５０ＭＨｚでアンテナ６０６側のインピーダンスが２．４５ＧＨｚに適したインピーダンスの場合には、周波数判定回路６１０で電磁波と回路のインピーダンスの整合がとれていないと判断され、第１のスイッチ６３１と第２のスイッチ６３２がオン又はオフし、アンテナ６０６の長さを変更することで、リーダ／ライタ６０１からの電磁波とアンテナのインピーダンスが整合をとれるようにする。インピーダンスの調整は、アンテナ６０６が有するアンテナ主要部６３６と、アンテナ端部６３４又はアンテナ端部６３５の接続又は非接続を制御することにより行う。または、実施の形態１にて説明したように、整流回路６０７及び復調回路６０８の容量素子の切り替えを半導体装置６００においても行っても良い。更には、実施の形態１にて説明したインダクタンス生成回路を半導体装置６００にも設け、これを用いてインピーダンスの制御を行っても良い。
【００７６】
また、アンテナ６０６は、半導体装置６００が有する薄膜トランジスタにより設けられた素子上に形成された、オンチップアンテナであってもよい。アンテナ６０６がオンチップアンテナである場合を図２５に示す。
【００７７】
ここで、アンテナ６０６がオンチップアンテナである場合の形状の一例を図２５に示す。例えば図２５（Ａ）に示すように、信号処理回路が設けられたチップ２５０の一面のアンテナ主要部２５１Ａとアンテナ端部２５１Ｂからなるアンテナを配した構造としても良い。アンテナ主要部２５１Ａとアンテナ端部２５１Ｂはスイッチ２５１Ｃを介して接続されており、スイッチ２５１Ｃがオン又はオフすることによりアンテナの大きさが変化し、インピーダンスが変化する。また、図２５（Ｂ）に示すように、信号処理回路が設けられたチップ２５２の一面に、アンテナ主要部２５３Ａとアンテナ端部２５３Ｂからなる細いアンテナをチップ２５２の周囲に配した構造としてもよい。図２５（Ｂ）においては、アンテナ主要部２５３Ａとアンテナ端部２５３Ｂはスイッチ２５３Ｃを介して接続されており、スイッチ２５３Ｃがオン又はオフすることによりアンテナの大きさが変化し、インピーダンスが変化する。また、図２５（Ｃ）に示すように信号処理回路が設けられたチップ２５４を中央にして、Ｈ型形状のアンテナを配してもよい。図２５（Ｃ）では、アンテナ主要部２５５Ａとアンテナ端部２５５Ｂはスイッチ２５５Ｃを介して接続されており、スイッチ２５５Ｃがオン又はオフすることによりアンテナの大きさが変化し、インピーダンスが変化する。なお、図２５（Ｃ）のアンテナは高周波数の電磁波の受信に適している。また、図２５（Ｄ）に示すように、信号処理回路が設けられたチップ２５６に対して、棒状に長く伸ばした形状のアンテナを配してもよい。図２５（Ｄ）では、アンテナ主要部２５７Ａとアンテナ端部２５７Ｂはスイッチ２５７Ｃを介して接続されており、スイッチ２５７Ｃがオン又はオフすることによりアンテナの大きさが変化する。アンテナ６０６はこれらの形状のアンテナを組み合わせて用いてもよい。
【００７８】
図２５に示すようにオンチップアンテナを用いる場合には、通信距離を伸ばすための構成を有していることが好ましい。通信距離を伸ばすための構成を有するアンテナの一構成例を図２６に示す。図２６（Ａ）は、半導体装置６００とリーダ／ライタ６０１のアンテナの関係を示す回路図である。図２６（Ａ）に示す構成では、半導体装置６００は、アンテナ６０６の他に第２のアンテナ２６３、第３のアンテナ２６４、容量素子２６５を有する。これらは、半導体装置６００とは別に作製し、半導体装置６００に貼付する等すればよい。
【００７９】
リーダ／ライタ６０１からの通信信号を、第３のアンテナ２６４で受信すると、第３のアンテナ２６４では電磁誘導による誘導起電力が生じる。この誘導起電力により、第２のアンテナ２６３から、誘導電磁界が発生する。この誘導電磁界を、アンテナ６０６で受信することで、アンテナ６０６では、電磁誘導による誘導起電力が生じることになる。
【００８０】
ここで、第３のアンテナ２６４のインダクタンスを大きくすることで、アンテナ６０６が受信する誘導電磁界を大きくすることができる。すなわち、アンテナ６０６のインダクタンスが小さくても、半導体装置６００を動作させるのに十分な誘導電磁界を供給することができる。アンテナ６０６をオンチップアンテナとした場合には、半導体装置６００の面積が小さいためにインダクタンスはあまり大きくできない。従って、アンテナ６０６のみ用いる場合には、半導体装置６００の通信距離を伸ばすことは困難である。しかしながら、図２６（Ａ）の構成を適用することで通信距離を伸長することができる。
【００８１】
図２６（Ｂ）は、本実施の形態における半導体装置６００に設けられるアンテナのレイアウトの一例を示す図である。図２６（Ｂ）では、第３のアンテナ２６４Ａの外部に第２のアンテナ２６３Ａを有する。第１のスルーホール２６７と、第２のスルーホール２６８とは電気的に接続されており、第２のアンテナ２６３、第３のアンテナ２６４、及び容量素子２６５から外側のアンテナが形成される。容量素子２６５としては、チップコンデンサ又はフィルムコンデンサ等を用いることができる。図２６（Ｂ）に示すレイアウトを採用することで、幅の狭いアンテナを形成することができる。そのため、半導体装置６００の幅が狭いときに有効である。
【００８２】
図２６（Ｃ）は、本実施の形態における半導体装置６００のアンテナのレイアウトの一例を示す図である。図２６（Ｃ）では、第３のアンテナ２６４Ｂの内部に第２のアンテナ２６３Ｂを有する。第１のスルーホール２６９と、第２のスルーホール２７０とは電気的に接続されており、第２のアンテナ２６３Ｂ、第３のアンテナ２６４Ｂ、及び容量素子２６５から外側のアンテナが形成される。容量素子２６５には、チップコンデンサ又はフィルムコンデンサ等を用いることができる。図２６（Ｃ）に示すレイアウトを採用することで、幅の狭いアンテナを形成することができる。そのため、半導体装置６００の幅が狭いときに有効である。半導体装置６００の通信距離を伸ばすことができる。
【００８３】
なお、アンテナに接続されているスイッチ（例えば、第１のスイッチ６３１及び第２のスイッチ６３２）としては、トランジスタを用いることができる。アンテナに接続されるスイッチとなるトランジスタは、チップが有するトランジスタと同一の工程にて作製すればよい。
【００８４】
以上、本実施の形態にて説明したように、本発明により、一のアンテナによる複数の異なる周波数帯での通信及び電力の供給が可能になる。また、互いに異なる複数の周波数帯の電磁波を受信した場合には、自動でインピーダンスを調整して最適な周波数帯を用いて電力の供給を行うことが可能となる。
【００８５】
本発明を用いた一のアンテナを有するチップは、複数のアンテナを設ける場合と比較して工程数が減るため、歩留まりが向上し、コストの削減が可能となる。また、複数のアンテナを有する場合と比較して、小型化し、軽量化することが可能になる。
【００８６】
本発明の半導体装置のアンテナの数は一であるため、アンテナの圧着等を一回で行うことができ、複数のアンテナを有する場合と比較して、歩留まりよく作製することができる。
【００８７】
本発明により、アンテナのインピーダンスを最適なものとすることができるため、無線通信を介した給電により、より大きな電力を確保することが可能となる。
【００８８】
また、本実施の形態の構成と、実施の形態１の構成を組み合わせても良い。
【００８９】
（実施の形態３）
本実施の形態では、本発明の半導体装置であって、他の実施の形態にて説明したものとは異なる形態について説明する。具体的には、実施の形態１にて説明した半導体装置にバッテリーを設ける。
【００９０】
図１０には本実施の形態の半導体装置のブロック図を示す。本実施の形態の半導体装置１０００は、リーダ／ライタ１００１と電磁波により無線でデータの送受信を行う。リーダ／ライタ１００１は、通信回線を介して制御装置に接続されていることが好ましい。該制御装置は、少なくともリーダ／ライタ１００１と半導体装置１０００との間の通信を制御する機能を有する。
【００９１】
更には、半導体装置１０００には、リーダ／ライタ１００１から無線により電力が供給される。
【００９２】
半導体装置１０００は、アンテナ回路１００３と、充放電回路１０１４と、バッテリー１０１５と、アナログ回路１００２と、論理回路１００５と、メモリ回路１００４と、を有する。アナログ回路１００２は、変調回路１０１３と、インダクタンス生成回路１００６と、整流回路１００７と、定電圧回路１００９と、周波数判定回路１０１０と、発振回路１０１１と、リセット生成回路１０１２と、を有する。つまり、実施の形態１にて説明した半導体装置１００に対して、充放電回路１０１４と、バッテリー１０１５を設けた構成である。
【００９３】
半導体装置１０００が有するアンテナ回路１００３、アナログ回路１００２、論理回路１００５、及びメモリ回路１００４は、実施の形態１及び実施の形態２にて説明したものと同様のものを用いればよい。また、本発明の半導体装置１０００は、インダクタンス生成回路を有していても良いし、整流回路及び復調回路の構成は実施の形態１にて説明したものを用いても良い。更には、アンテナ回路１００３が有するアンテナには、実施の形態２にて説明したように、長さが可変のものを用いても良いし、オンチップアンテナを用いてもよく、通信距離を伸ばすための外側のアンテナを有していても良い。
【００９４】
なお、アンテナ回路１００３に設けるアンテナの形状及び接続方法については実施の形態１の半導体装置１００が有するアンテナである、図２４に示されたものと同様のものを用いればよい。
【００９５】
復調回路１００８にて復調された信号は論理回路１００５に入力され、論理回路１００５によってメモリ回路１００４内に記憶されている個体識別情報（ＩＤ）等が抽出され、抽出された情報は論理回路１００５内にてエンコードされ、変調回路１０１３に入力される。変調回路１０１３は入力された信号に従って変調し、アンテナ回路１００３からリーダ／ライタ１００１に情報を送信する。リーダ／ライタ１００１で受信された情報は制御装置に送信される。
【００９６】
上記したように、図１０に示す半導体装置１０００は、図１に示す半導体装置１００と比較して、バッテリー１０１５と、充放電回路１０１４を有する点が大きく異なる。バッテリー１０１５は、充放電回路１０１４に接続され、充放電回路１０１４は、整流回路１００７の第２の出力部と、アナログ回路１００２と、論理回路１００５に接続されている。なお、充放電回路１０１４が接続されている第２の出力部は、図１０に示すように第１の出力部とは別個に設けても良いし、第１の入力部と第２の入力部とを接続させて一つの出力部としてもよい。
【００９７】
アンテナ回路１００３に入力された電磁波は、整流回路１００７を介してアンテナ回路１００３から入力される外部の無線信号によりバッテリー１０１５を充電し、バッテリー１０１５に充電された電力によって充放電回路１０１４を介して各回路へ電力の供給を行うことができる。バッテリー１０１５に充電された電力を用いることにより、通信距離が伸びた際に半導体装置１０００のアンテナ回路１００３から十分な電力が得られない際にも半導体装置１０００に電力を供給することができ、半導体装置１０００を動作させることが可能になる。これにより、本発明の半導体装置の動作を安定に、より確実なものとすることができる。
【００９８】
なお、バッテリーとは、充電することで連続使用時間を回復することができる電池のことをいう。バッテリーとしては、シート状に形成された電池を用いることが好ましく、例えばリチウム電池、好ましくはゲル状電解質を用いるリチウムポリマー電池又はリチウムイオン電池等を用いることで、小型化が可能である。勿論、充電可能な電池であればこれらに限定されるものではなく、ニッケル水素電池又はニカド電池等の充電及び放電が可能な電池であってもよいし、また大容量のコンデンサ等を用いても良い。無線により充電可能なバッテリーを用いることが特に好ましい。
【００９９】
本実施の形態の半導体装置はバッテリーを有するため、電池の経時的な劣化に伴う個体情報の送受信を行うための電力の不足を補うことができる。特に、本発明の半導体装置はコンパレータを有し、コンパレータの消費電力は大きいため、本実施の形態で説明したようにバッテリーを設けることが非常に有効である。
【０１００】
本実施の形態の半導体装置は、バッテリーに無線で電力を供給するために複数個のアンテナを有してもよい。そのため、充電器に直接接続することなく、半導体装置を駆動するための電力を供給するバッテリーの充電を、外部からの電磁波により行うことができる。その結果、従来のアクティブ型のＲＦＩＤタグのように電池の残存容量の確認や電池の交換をする必要がなく、長時間・長期間に渡って使用し続けることができる。加えて、半導体装置を駆動するための電力を常にバッテリー内に保持することにより、当該半導体装置が動作するための十分な電力が得られ、リーダ／ライタとの通信距離を伸ばすことができる。
【０１０１】
なお、本実施の形態では、蓄電部としてバッテリーを例示して説明したが、それに換えてコンデンサを用いて半導体装置を構成することもできる。コンデンサとしては様々なものを用いることができる。特に、小型で容量の大きい電気二重層コンデンサや積層セラミックコンデンサを用いることが好ましい。また、蓄電部としてバッテリーとコンデンサの両方を設けてもよい。
【０１０２】
以上説明したように、本発明により、一のアンテナによる複数の異なる周波数帯での通信及び電力の供給が可能になる。また、互いに異なる周波数帯の電磁波を受信した場合には、自動でインピーダンスを合わせて最適な周波数帯を調整して電力の供給を行うことが可能となる。
【０１０３】
本発明を用いた一のアンテナを有するチップは、複数のアンテナを設ける場合と比較して工程数が減るため、歩留まりが向上し、コストの削減が可能となる。また、複数のアンテナを有する場合と比較して、小型化し、軽量化することが可能になる。
【０１０４】
本発明の半導体装置のアンテナの数は一であるため、アンテナの圧着等を一回で行うことができ、複数のアンテナを有する場合と比較して、歩留まりよく作製することができる。
【０１０５】
本発明を用いることで、アンテナのインピーダンスを最適なものとすることができるため、無線通信を介した給電により、より多くの電力を確保することが可能となる。特に、本実施の形態における半導体装置１０００が有するバッテリー１０１５として、無線により充電可能なバッテリーを用いる場合には、受信する周波数に応じた最適なインピーダンスに調整することが可能なため、充電効率が向上する。
【０１０６】
なお、本実施の形態は、本明細書中の他の実施の形態と組み合わせて実施することが可能である。すなわち、上記の説明では実施の形態１の半導体装置１００にバッテリーを搭載した場合について説明したが、実施の形態２の半導体装置６００にバッテリーを搭載した形態であってもよい。
（実施の形態４）
【０１０７】
本実施の形態では、実施の形態１にて説明した半導体装置の作製方法の一例について、図面を参照して説明する。本実施の形態においては、半導体装置におけるアンテナ、バッテリー、信号処理回路を同一基板上に薄膜トランジスタを用いて設ける構成について説明する。なお、一の基板上にアンテナ、バッテリー、信号処理回路を形成することで、小型化を図ることができる。また、バッテリーとしては薄膜の二次電池を用いた例について説明する。
【０１０８】
まず、基板７０１の一表面に絶縁膜７０２を介して剥離層７０３を形成し、続けて下地膜として機能する絶縁膜７０４と、非晶質半導体膜７０５（例えば、非晶質シリコンを含む膜）と、を積層して形成する（図１１（Ａ）を参照）。なお、絶縁膜７０２、剥離層７０３、絶縁膜７０４及び非晶質半導体膜７０５は、連続して形成することができる。なお、剥離層７０３は、剥離する必要のない場合には形成しなくても良い。
【０１０９】
基板７０１は、ガラス基板、石英基板、金属基板（例えばセラミック基板またはステンレス基板など）及びＳｉ基板等の半導体基板等から選択されるものである。他にも、プラスチック基板である、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル等の基板を用いても良い。なお、本工程では、剥離層７０３は、絶縁膜７０２を介して基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層を設けた後に、フォトリソグラフィ法によりパターンを形成してもよい。
【０１１０】
絶縁膜７０２及び絶縁膜７０４は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、絶縁膜７０２及び絶縁膜７０４を２層の積層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。絶縁膜７０２は、基板７０１から剥離層７０３又はその上に形成される素子への不純物元素の混入を防ぐブロッキング層として機能し、絶縁膜７０４は基板７０１及び剥離層７０３からその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜７０２及び絶縁膜７０４を形成することによって、基板７０１に含まれるナトリウム等のアルカリ金属又はアルカリ土類金属、及び剥離層７０３に含まれる不純物元素がこの上に形成される素子に悪影響を与えることを防ぐことができる。なお、基板７０１として石英を用いるような場合には絶縁膜７０２及び絶縁膜７０４を省略してもよい。石英基板にはアルカリ金属及びアルカリ土類金属が含まれないからである。
【０１１１】
剥離層７０３は、金属膜又は金属膜と金属酸化膜とを積層した積層構造等を用いることができる。金属膜としては、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウムから選択された元素あるいはこれらの元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタ法又はプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜との積層構造としては、上述した金属膜を形成した後に、酸素雰囲気下またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気下またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を形成することで設けることができる。例えば、金属膜としてスパッタ法又はＣＶＤ法等によりタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うと、タングステン膜の表面にタングステン酸化物からなる金属酸化膜を形成することができる。他にも、例えば、金属膜（例えば、タングステン膜）を形成した後に、当該金属膜上にスパッタリング法により酸化シリコン（ＳｉＯ２）等からなる絶縁膜を設けると共に、金属膜上に金属酸化物（例えば、タングステン膜上にタングステン酸化物膜）を形成してもよい。また、プラズマ処理として、例えば上述した高密度プラズマ処理を行ってもよい。また、金属酸化膜の他に、金属窒化物又は金属酸化窒化物を用いてもよい。この場合、金属膜に窒素雰囲気下又は窒素と酸素の混合雰囲気下でプラズマ処理や加熱処理を行えばよい。
【０１１２】
非晶質半導体膜７０５は、スパッタリング法、ＬＰＣＶＤ法又はプラズマＣＶＤ法等により、１０ｎｍ以上２００ｎｍ以下（好ましくは３０ｎｍ以上１５０ｎｍ以下）の厚さで形成する。
【０１１３】
次に、非晶質半導体膜７０５にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法と、を組み合わせた方法等により非晶質半導体膜７０５を結晶化してもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜７０５ａ〜７０５ｆを形成し、結晶質半導体膜７０５ａ〜７０５ｆを覆うようにゲート絶縁膜７０６を形成する（図１１（Ｂ）参照）。なお、結晶質半導体膜の端部はテーパ形状を有するようにエッチングすることが好ましい。テーパ形状とすることで、ゲート絶縁膜を良好に形成することができるためである。
【０１１４】
ゲート絶縁膜７０６は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料により形成する。例えば、ゲート絶縁膜７０６を２層の積層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよい。
【０１１５】
次に、結晶質半導体膜７０５ａ〜７０５ｆの作製工程の一例を以下に簡単に説明する。まず、プラズマＣＶＤ法を用いて、膜厚が５０ｎｍ〜６０ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）と、を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォトリソグラフィ法を用いてエッチングを行うことよって結晶質半導体膜７０５ａ〜７０５ｆを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。なお、上記で形成される多結晶半導体膜に限定されず、単結晶半導体膜であってもよい。
【０１１６】
結晶化に用いるレーザー発振器としては、連続発振型のレーザービーム（ＣＷレーザービーム）又はパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザー等の気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち一種又は複数種が添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー又は金蒸気レーザーのうち一種又は複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）又は第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１以上１０ＭＷ／ｃｍ２以下）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち一種又は複数種が添加されているものを媒質とするレーザー、Ａｒイオンレーザー、又はＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期等を行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスのレーザーが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができ、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【０１１７】
また、ゲート絶縁膜７０６は、結晶質半導体膜７０５ａ〜７０５ｆに対し前述の高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ又はＸｅ等の希ガスと、酸素、酸化窒素、アンモニア、窒素、又は水素等の混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【０１１８】
このような高密度プラズマを用いた処理により、１ｎｍ以上２０ｎｍ以下、代表的には５ｎｍ以上１０ｎｍ以下の絶縁膜が半導体膜上に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さについて、理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも強く酸化されることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常な酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【０１１９】
ゲート絶縁膜は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン又は窒化シリコン等の絶縁膜を堆積し、積層して形成しても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
【０１２０】
また、半導体膜に対し、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレーザービームを照射しながら一方向に走査して結晶化させて得られた結晶質半導体膜７０５ａ〜７０５ｆは、そのレーザービームの走査方向に結晶を成長させることができる。走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性のばらつきが小さく、且つ電界効果移動度が高い薄膜トランジスタを得ることができる。
【０１２１】
次に、ゲート絶縁膜７０６上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、ＣＶＤ法又はスパッタリング法等により、２０ｎｍ以上１００ｎｍ以下の厚さで形成する。第２の導電膜は、１００ｎｍ以上４００ｎｍ以下の厚さで形成する。第１の導電膜と第２の導電膜は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ニオブ等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングして導電性を付加した多結晶シリコン等の半導体材料により形成してもよい。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、及び窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層の積層構造ではなく、３層の積層構造の場合には、アルミニウム膜をモリブデン膜により挟んだ積層構造を採用するとよい。
【０１２２】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、結晶質半導体膜７０５ａ〜７０５ｆの上方にゲート電極７０７を形成する。ここでは、ゲート電極７０７として、第１の導電膜７０７ａと第２の導電膜７０７ｂを積層して設けた例を示している。
【０１２３】
次に、ゲート電極７０７をマスクとして結晶質半導体膜７０５ａ〜７０５ｆに、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加し、その後、フォトリソグラフィ法によりレジストからなるマスクを選択的に形成して、Ｐ型を付与する不純物元素を高濃度に添加する。Ｎ型を示す不純物元素としては、リン又はヒ素等を用いることができる。Ｐ型を示す不純物元素としては、ボロン、アルミニウム又はガリウム等を用いることができる。ここでは、Ｎ型を付与する不純物元素としてリンを用い、１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように結晶質半導体膜７０５ａ〜７０５ｆに選択的に導入し、Ｎ型を示す不純物領域７０８を形成する。また、Ｐ型を付与する不純物元素としてボロンを用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように選択的に結晶質半導体膜７０５ｃ、７０５ｅに導入し、Ｐ型を示す不純物領域７０９を形成する（図１１（Ｃ）参照）。
【０１２４】
続いて、ゲート絶縁膜７０６とゲート電極７０７を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法又はスパッタリング法等により、シリコン、シリコンの酸化物若しくはシリコンの窒化物の無機材料を含む膜、又は有機樹脂等の有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極７０７の側面に接する絶縁膜７１０（サイドウォールともよばれる）を形成する。絶縁膜７１０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
【０１２５】
続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極７０７及び絶縁膜７１０をマスクとして用いて、結晶質半導体膜７０５ａ、結晶質半導体膜７０５ｂ、結晶質半導体膜７０５ｄ及び結晶質半導体膜７０５ｆにＮ型を付与する不純物元素を高濃度に添加し、Ｎ型を示す不純物領域７１１を形成する。ここでは、Ｎ型を付与する不純物元素としてリンを用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように結晶質半導体膜７０５ａ、結晶質半導体膜７０５ｂ、結晶質半導体膜７０５ｄ及び結晶質半導体膜７０５ｆに選択的に導入し、不純物領域７０８より高濃度のＮ型を示す不純物領域７１１を形成する。
【０１２６】
以上の工程により、ｎチャネル型の薄膜トランジスタ７００ａ、７００ｂ、７００ｄ、７００ｆとｐチャネル型の薄膜トランジスタ７００ｃ、７００ｅが形成される（図１１（Ｄ）参照）。
【０１２７】
ｎチャネル型の薄膜トランジスタ７００ａは、ゲート電極７０７と重なる結晶質半導体膜７０５ａの領域にチャネル形成領域が形成され、ゲート電極７０７及び絶縁膜７１０と重ならない領域にソース領域又はドレイン領域を形成する不純物領域７１１が形成され、絶縁膜７１０と重なる領域であってチャネル形成領域と不純物領域７１１の間にＬＤＤ領域が形成されている。また、ｎチャネル型の薄膜トランジスタ７００ｂ、７００ｄ、７００ｆも同様にチャネル形成領域、ＬＤＤ領域及び不純物領域７１１が形成されている。
【０１２８】
ｐチャネル型の薄膜トランジスタ７００ｃは、ゲート電極７０７と重なる結晶質半導体膜７０５ｃの領域にチャネル形成領域が形成され、ゲート電極７０７と重ならない領域にソース領域又はドレイン領域を形成する不純物領域７０９が形成されている。また、ｐチャネル型の薄膜トランジスタ７００ｅも同様にチャネル形成領域及び不純物領域７０９が形成されている。なお、ここでは、ｐチャネル型の薄膜トランジスタ７００ｃ、７００ｅには、ＬＤＤ領域を設けていないが、ｐチャネル型の薄膜トランジスタにＬＤＤ領域を設けてもよいし、ｎチャネル型の薄膜トランジスタにＬＤＤ領域を設けない構成としてもよい。
【０１２９】
次に、結晶質半導体膜７０５ａ〜７０５ｆ及びゲート電極７０７等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタ７００ａ〜７００ｆのソース領域又はドレイン領域を形成する不純物領域７０９及び不純物領域７１１と電気的に接続される導電膜７１３を形成する（図１２（Ａ）を参照）。絶縁膜は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法又はスクリーン印刷法等により、シリコンの酸化物若しくはシリコンの窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料又はシロキサン材料等により、単層又は積層して形成する。ここでは、当該絶縁膜を２層で設け、第１層目の絶縁膜７１２ａとして窒化酸化シリコン膜で形成し、第２層目の絶縁膜７１２ｂとして酸化窒化シリコン膜で形成する。また、導電膜７１３は、薄膜トランジスタ７００ａ〜７００ｆのソース電極又はドレイン電極を形成する。
【０１３０】
なお、絶縁膜７１２ａ及び絶縁膜７１２ｂを形成する前、または絶縁膜７１２ａ、７１２ｂのうちの１つ又は複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理としては、熱アニール法、レーザーアニール法又はＲＴＡ法等を適用するとよい。
【０１３１】
導電膜７１３は、ＣＶＤ法又はスパッタリング法等により、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素若しくはシリコンから選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料により、単層又は積層して形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又はアルミニウムを主成分とし、ニッケルと、炭素及びシリコンの一方又は両方と、を含む合金材料が相当する。積層の導電膜７１３としては、例えば、バリア膜とシリコンを含むアルミニウム膜とバリア膜の積層構造、バリア膜とシリコンを含むアルミニウム膜と窒化チタン膜とバリア膜との積層構造を採用するとよい。なお、バリア膜は、チタン、チタンの窒化物、モリブデン又はモリブデンの窒化物からなる薄膜により設けられる。アルミニウムやシリコンを含むアルミニウムは抵抗値が低く、安価であるため、導電膜７１３を形成する材料として最適である。また、上層と下層にバリア層を設けると、アルミニウムやシリコンを含むアルミニウムにおけるヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元することができるため自然酸化膜が除去され、半導体膜と良好なコンタクトをとることができる。
【０１３２】
次に、導電膜７１３を覆うように、絶縁膜７１４を形成し、当該絶縁膜７１４上に、薄膜トランジスタ７００ａ及び薄膜トランジスタ７００ｆのソース電極又はドレイン電極を形成する導電膜７１３とそれぞれ電気的に接続される、導電膜７１５ａ及び導電膜７１５ｂを形成する。また、薄膜トランジスタ７００ｂ及び薄膜トランジスタ７００ｅのソース電極又はドレイン電極を形成する導電膜７１３とそれぞれ電気的に接続される導電膜７１６を形成する。なお、導電膜７１５ａ、導電膜７１５ｂ及び導電膜７１６は同一の材料で同一の工程で形成してもよい。導電膜７１５ａ、導電膜７１５ｂ及び導電膜７１６は、上述した導電膜７１３の材料として示した、いずれかの材料を用いて形成することができる。
【０１３３】
続いて、導電膜７１６にアンテナとして機能する導電膜７１７が電気的に接続されるように形成する（図１２（Ｂ）を参照）。
【０１３４】
絶縁膜７１４は、ＣＶＤ法又はスパッタリング法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）若しくは窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素若しくは窒素を有する絶縁膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料又はシロキサン樹脂等のシロキサン材料からなる膜を単層で、又は積層して設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコンと酸素との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えば、アルキル基又は芳香族炭化水素）が用いられる。置換基としてフルオロ基を用いることもできる。または置換基として少なくとも水素を含む有機基と、フルオロ基と、を用いてもよい。
【０１３５】
導電膜７１７は、ＣＶＤ法、スパッタリング法、スクリーン印刷若しくはグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法又はメッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム、チタン、銀、銅、金、白金、ニッケル、パラジウム、タンタル若しくはモリブデンから選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層で又は積層して形成する。
【０１３６】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜７１７を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解又は分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀、金、銅、ニッケル、白金、パラジウム、タンタル、モリブデン及びチタン等のいずれか一以上の金属粒子、ハロゲン化銀の微粒子又は分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤及び被覆材として機能する有機樹脂から選ばれた一又は複数を用いることができる。代表的には、エポキシ樹脂及びシリコーン樹脂等の有機樹脂が挙げられる。また、導電性のペーストを押し出した後に焼成を行うことが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、約１５０〜３００℃で焼成することにより硬化させて導電膜を得ることができる。また、はんだ又は鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーのはんだは、低コストであるという利点を有している。
【０１３７】
また、導電膜７１５ａ及び導電膜７１５ｂは、後の工程において本発明の半導体装置に含まれる二次電池と電気的に接続される配線として機能する。また、アンテナとして機能する導電膜７１７を形成する際に、導電膜７１５ａ及び導電膜７１５ｂに電気的に接続するように別途導電膜を形成し、当該導電膜を二次電池に接続する配線として利用してもよい。
【０１３８】
次に、導電膜７１７を覆うように絶縁膜７１８を形成し、薄膜トランジスタ７００ａ〜７００ｆ及び導電膜７１７等を含む層（以下、「素子形成層７１９」という。）を基板７０１から剥離する。ここでは、レーザー光（例えば、ＵＶ光）を照射することによって、薄膜トランジスタ７００ａ〜７００ｆを避けた領域に開口部を形成し（図１２（Ｃ）を参照）、物理的な力を用いて基板７０１から素子形成層７１９を剥離することができる。また、基板７０１から素子形成層７１９を剥離する前に、形成した開口部にエッチング剤を導入して、剥離層７０３を選択的に除去してもよい。エッチング剤は、フッ化ハロゲン若しくはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素を使用する。そうすると、素子形成層７１９は、基板７０１から剥離された状態となる。なお、剥離層７０３は全てを除去するのではなく、一部分を残存させてもよい。一部を残存させて除去することによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。そのため、スループットが向上し、コストが向上する。また、剥離層７０３の除去を行った後にも、基板７０１上に素子形成層７１９を保持しておくことが可能となる。また、剥離された基板７０１を再利用することによって、コストの削減をすることができる。
【０１３９】
絶縁膜７１８は、ＣＶＤ法又はスパッタリング法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素若しくは窒素を有する絶縁膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料又はシロキサン樹脂等のシロキサン材料からなる膜を単層で、または積層して設けることができる。
【０１４０】
本実施の形態では、レーザー光の照射により素子形成層７１９に開口部を形成した後に、当該素子形成層７１９の一方の面（絶縁膜７１８の露出した面）に第１のシート材７２０を貼り合わせ、基板７０１から素子形成層７１９を剥離する（図１３（Ａ）を参照）。
【０１４１】
次に、素子形成層７１９の他方の面（剥離により露出した面）に、第２のシート材７２１を貼り合わせ、加熱処理と加圧処理の一方又は両方を行って、第２のシート材７２１を貼り合わせる（図１３（Ｂ）を参照）。第１のシート材７２０及び第２のシート材７２１として、ホットメルトフィルム等を用いることができる。
【０１４２】
また、第１のシート材７２０及び第２のシート材７２１として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム又は帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面にのみ帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。更には、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面又は一部の面に設ければよい。ここで帯電防止可能な材料としては、導電性材料である金属、インジウムと錫の酸化物（ＩＴＯ）又は両性界面活性剤、陽イオン性界面活性剤若しくは非イオン性界面活性剤等の界面活性剤を用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基及び４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付け、練り込み、又は塗布することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを防止することができる。
【０１４３】
なお、電源回路の保持容量素子は、薄膜の二次電池を導電膜７１５ａ、７１５ｂに接続して形成されるが、二次電池との接続は、基板７０１から素子形成層７１９を剥離する前（図１２（Ｂ）又は図１２（Ｃ）の段階）に行ってもよいし、基板７０１から素子形成層７１９を剥離した後（図１３（Ａ）の段階）に行ってもよいし、素子形成層７１９を第１のシート材及び第２のシート材で封止した後（図１３（Ｂ）の段階）に行ってもよい。以下に、素子形成層７１９と二次電池とを接続して形成する構成の一例を図１４及び図１５を用いて説明する。
【０１４４】
図１２（Ｂ）において、アンテナとして機能する導電膜７１７と同時に導電膜７１５ａ及び導電膜７１５ｂにそれぞれ電気的に接続される導電膜７３１ａ及び導電膜７３１ｂを形成する。続けて、導電膜７１７、導電膜７３１ａ、導電膜７３１ｂを覆うように絶縁膜７１８を形成した後、導電膜７３１ａ及び導電膜７３１ｂの表面が露出するように開口部７３２ａ及び開口部７３２ｂを形成する。その後、レーザー光の照射により素子形成層７１９に開口部を形成し、当該素子形成層７１９の一方の面（絶縁膜７１８の露出した面）に第１のシート材７２０を貼り合わせ、基板７０１から素子形成層７１９を剥離する（図１４（Ａ）を参照）。
【０１４５】
次に、素子形成層７１９の他方の面（剥離により露出した面）に第２のシート材７２１を貼り合わせ、素子形成層７１９を第１のシート材７２０から剥離する。従って、ここでは第１のシート材７２０として粘着力が弱いものを用いる。続けて、開口部７３２ａ及び開口部７３２ｂを介して導電膜７３１ａ及び導電膜７３１ｂとそれぞれ電気的に接続される導電膜７３４ａ及び導電膜７３４ｂを選択的に形成する（図１４（Ｂ）を参照）。
【０１４６】
導電膜７３４ａ及び導電膜７３４ｂは、ＣＶＤ法、スパッタリング法、スクリーン印刷若しくはグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法又はメッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム、チタン、銀、銅、金、白金、ニッケル、パラジウム、タンタル若しくはモリブデンから選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料により、単層で又は積層して形成する。
【０１４７】
なお、ここでは、基板７０１から素子形成層７１９を剥離した後に導電膜７３４ａ及び導電膜７３４ｂを形成する例を示しているが、導電膜７３４ａ及び導電膜７３４ｂを形成した後に基板７０１から素子形成層７１９の剥離を行ってもよい。
【０１４８】
次に、基板上に複数の素子を形成している場合には、素子形成層７１９を素子ごとに分断する（図１５（Ａ）を参照）。分断は、レーザー照射装置、ダイシング装置又はスクライブ装置等を用いることができる。ここでは、レーザー光を照射することによって１枚の基板に形成された複数の素子を各々分断する。
【０１４９】
次に、分断された素子を二次電池と電気的に接続する（図１５（Ｂ）を参照）。本実施の形態においては、電源回路の保持容量素子としては薄膜の二次電池が用いられ、集電体薄膜、負極活物質層、固体電解質層、正極活物質層及び集電体薄膜の薄膜層が順次積層される。
【０１５０】
導電膜７３６ａ及び導電膜７３６ｂは、ＣＶＤ法、スパッタリング法、スクリーン印刷若しくはグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法又はメッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム、チタン、銀、銅、金、白金、ニッケル、パラジウム、タンタル、モリブデンから選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料により、単層で、又は積層して形成する。導電性材料には、負極活物質と密着性がよく、抵抗が小さいことが求められ、特にアルミニウム、銅、ニッケル、バナジウム等が好適である。
【０１５１】
薄膜の二次電池の構成について更に詳述すると、導電膜７３６ａ上に負極活物質層７８１を形成する。一般には酸化バナジウム（Ｖ２Ｏ５）等が用いられる。次に負極活物質層７８１上に固体電解質層７８２を形成する。一般にはリン酸リチウム（Ｌｉ３ＰＯ４）等が用いられる。次に、固体電解質層７８２上に正極活物質層７８３を形成する。一般には、マンガン酸リチウム（ＬｉＭｎ２Ｏ４）等が用いられる。コバルト酸リチウム（ＬｉＣｏＯ２）又はニッケル酸リチウム（ＬｉＮｉＯ２）を用いても良い。次に、正極活物質層７８３上に電極となる集電体薄膜７８４を形成する。集電体薄膜７８４は正極活物質層７８３と密着性がよく、抵抗が低いことが必要であり、アルミニウム、銅、ニッケル、バナジウム等を用いることができる。
【０１５２】
上述の負極活物質層７８１、固体電解質層７８２、正極活物質層７８３及び集電体薄膜７８４の各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良い。各層の厚さは０．１μｍ〜３μｍが望ましい。
【０１５３】
次に、樹脂膜をスピンコート法等により形成し、層間膜をエッチングすることでコンタクトホールを形成する。層間膜は樹脂には限定されず、ＣＶＤ法により形成された酸化膜等の他の膜であっても良いが、平坦性の観点から樹脂膜が望ましい。また、感光性樹脂を用いることで、エッチングを行うことなくコンタクトホールを形成することができる。次に、層間膜上に配線層７８６を形成し、導電膜７３４ｂと接続することにより、二次電池の電気的な接続を確保する。
【０１５４】
ここでは、素子形成層７１９に設けられた導電膜７３４ａ及び導電膜７３４ｂと、薄膜の二次電池７８９の接続端子となる導電膜７３６ａ及び導電膜７３６ｂと、をそれぞれ接続する。ここで、導電膜７３４ａと導電膜７３６ａとの接続、又は導電膜７３４ｂと導電膜７３６ｂとの接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ））又は異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ））等の接着性を有する材料を介して圧着させることにより電気的に接続する場合を示している。ここでは、接着性を有する樹脂７３７に含まれる導電性粒子７３８を介して接続される例を示している。また、他にも、銀ペースト、銅ペースト若しくはカーボンペースト等の導電性接着剤又は半田接合等を用いて接続を行うことも可能である。
【０１５５】
なお、トランジスタの構成は、様々な形態をとることができる。本実施の形態で示した特定の構成に限定されない。例えば、ゲート電極が２個以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続される構成となるため、複数のトランジスタが直列に接続された構成となる。マルチゲート構造にすることによりオフ電流を低減し、トランジスタの耐圧を向上させて信頼性を向上させ、また、飽和領域での動作時にドレイン電極とソース電極との間の電圧が変化しても、ドレイン電極とソース電極との間の電流の変化が小さく、フラットな特性にすること等ができる。また、チャネルの上下にゲート電極が配置されている構成でもよい。チャネルの上下にゲート電極を配置することでチャネル領域が増えるため、電流値を大きくし、空乏層ができやすくなってサブスレッショルド係数を小さくすることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続された構成となる。
【０１５６】
また、本発明に用いるトランジスタは、チャネル形成領域上にゲート電極が配置されている構成でもよく、チャネル形成領域下にゲート電極が配置されている構成でもよい。または、正スタガ構造であってもよく、逆スタガ構造でもよい。チャネル形成領域が複数の領域に分かれていてもよく、並列に接続されていてもよく、直列に接続されていてもよい。また、チャネル形成領域（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。または、チャネル形成領域（もしくはその一部）にソース電極やドレイン電極が重なっている構造にすると、チャネル形成領域の一部に電荷が蓄積され、動作が不安定になることを防ぐことができる。また、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域があってもよい。ＬＤＤ領域を設けることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を向上させ、飽和領域での動作時に、ドレイン電極とソース電極の間の電圧が変化しても、ドレイン電極とソース電極との間の電流の変化が小さく、フラットな特性にすることができる。
【０１５７】
本実施の形態の半導体装置の作製方法は、本明細書に記載した半導体装置に適用することができる。すなわち、本実施の形態によれば、一のアンテナを用いて複数の周波数帯での通信、又は電力の供給を行うことが可能な半導体装置を作製することができる。
（実施の形態５）
【０１５８】
本実施の形態では、上記の実施の形態で示した半導体装置の作製方法の一例に関して、図面を参照して説明する。本実施の形態においては、半導体装置が有するアンテナ、バッテリー及び信号処理回路を同一基板上に設ける構成について説明する。なお、一の単結晶基板上に、チャネル形成領域が形成されたトランジスタを用いて一度にアンテナ、バッテリー及び信号処理回路を形成する。単結晶基板上にトランジスタを形成することで、電気的特性のばらつきが少ないトランジスタにより半導体装置を構成することができるため好適である。また、バッテリーとしては薄膜二次電池を用いた例について説明する。
【０１５９】
まず、半導体基板８００に素子領域を分離して、領域８０４及び領域８０６を形成する（図１６（Ａ）を参照）。半導体基板８００に設けられた領域８０４及び領域８０６は、それぞれ絶縁膜８０２（フィールド酸化膜ともいう）によって分離されている。また、ここでは、半導体基板８００としてＮ型の導電型を有する単結晶Ｓｉ基板を用い、半導体基板８００の領域８０６にｐウェル８０７を設けた例を示している。
【０１６０】
また、半導体基板８００は、半導体基板であれば特に限定されない。例えば、Ｎ型又はＰ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法又はＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１６１】
領域８０４及び領域８０６は、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法等を適宜用いることで形成することができる。
【０１６２】
また、半導体基板８００の領域８０６に形成されたｐウェルは、半導体基板８００にＰ型を付与する不純物元素を選択的に導入することによって形成することができる。Ｐ型を付与する不純物元素としては、ボロン、アルミニウム又はガリウム等を用いることができる。
【０１６３】
なお、本実施の形態では、半導体基板８００としてＮ型の導電型を有する半導体基板を用いているため、領域８０４には不純物元素の導入を行っていないが、Ｎ型を付与する不純物元素を導入することにより、領域８０４にｎウェルを形成してもよい。Ｎ型を付与する不純物元素としては、リン又はヒ素等を用いることができる。一方、Ｐ型の導電型を有する半導体基板を用いる場合には、領域８０４にＮ型を示す不純物元素を導入してｎウェルを形成し、領域８０６には不純物元素の導入を行わない構成としてもよい。
【０１６４】
次に、領域８０４及び領域８０６を覆うように絶縁膜８３２及び絶縁膜８３４をそれぞれ形成する（図１６（Ｂ）を参照）。
【０１６５】
絶縁膜８３２及び絶縁膜８３４は、例えば、熱処理により半導体基板８００に設けられた領域８０４及び領域８０６の表面を酸化させることにより酸化シリコン膜で絶縁膜８３２及び絶縁膜８３４を形成することができる。また、熱酸化法により酸化シリコン膜を形成した後に窒化処理を行うことによって、酸化シリコン膜の表面を窒化させ、酸化シリコン膜と、酸素と窒素を有する膜（酸化窒化シリコン膜）と、を積層して形成してもよい。
【０１６６】
他にも、上述したように、プラズマ処理により絶縁膜８３２及び絶縁膜８３４を形成してもよい。例えば、半導体基板８００に設けられた領域８０４及び領域８０６の表面に高密度プラズマ処理を行うことで、表面を酸化又は窒化して、絶縁膜８３２及び絶縁膜８３４として酸化シリコン膜又は窒化シリコン膜を形成することができる。また、高密度プラズマ処理により領域８０４及び領域８０６の表面に酸化処理を行い、再度高密度プラズマ処理を行うことで窒化してもよい。この場合、領域８０４及び領域８０６の表面に接して酸化シリコン膜が形成され、当該酸化シリコン膜上に酸化窒化シリコン膜が形成され、絶縁膜８３２及び絶縁膜８３４は酸化シリコン膜と酸窒化シリコン膜とが積層された膜となる。また、熱酸化法により領域８０４及び領域８０６の表面に酸化シリコン膜を形成し、高密度プラズマ処理により表面を酸化又は窒化してもよい。
【０１６７】
また、半導体基板８００の領域８０４及び領域８０６に形成された絶縁膜８３２及び絶縁膜８３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０１６８】
次に、領域８０４及び領域８０６の上方に形成された絶縁膜８３２及び絶縁膜８３４を覆うように導電膜を形成する（図１６（Ｃ）を参照）。ここでは、導電膜として、導電膜８３６と導電膜８３８を順に積層して形成した例を示している。もちろん、導電膜は、単層で又は３層以上を積層して形成してもよい。
【０１６９】
導電膜８３６及び導電膜８３８としては、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、若しくはニオブ等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
【０１７０】
ここでは、導電膜８３６として窒化タンタル膜を形成し、その上に導電膜８３８としてタングステン膜を形成する。または、導電膜８３６として、窒化タングステン膜、窒化モリブデン膜若しくは窒化チタン膜を単層で、又は積層して形成し、導電膜８３８として、タンタル膜、モリブデン膜若しくはチタン膜を単層で、又は積層して形成することができる。
【０１７１】
次に、積層して設けられた導電膜８３６及び導電膜８３８を選択的にエッチングして除去することで、領域８０４及び領域８０６上の所望の位置に導電膜８３６及び導電膜８３８を残存させ、ゲート電極８４０及びゲート電極８４２を形成する（図１７（Ａ）を参照）。
【０１７２】
次に、領域８０４を覆うようにレジストマスク８４８を選択的に形成し、レジストマスク８４８及びゲート電極８４２をマスクとして領域８０６の所望の位置に不純物元素を導入し、不純物領域を形成する（図１７（Ｂ）を参照）。不純物元素としては、Ｎ型を付与する不純物元素又はＰ型を付与する不純物元素を用いる。Ｎ型を付与する不純物元素としては、リン又はヒ素等を用いることができる。Ｐ型を付与する不純物元素としては、ボロン、アルミニウム又はガリウム等を用いることができる。ここでは、不純物元素として、リンを用いる。
【０１７３】
図１７（Ｂ）においては、不純物元素を導入することで、領域８０６にソース領域及びドレイン領域を形成する不純物領域８５２と、チャネル形成領域８５０と、が形成される。
【０１７４】
次に、領域８０６を覆うようにレジストマスク８６６を選択的に形成し、レジストマスク８６６及びゲート電極８４０をマスクとして領域８０４に不純物元素を導入し、不純物領域を形成する（図１７（Ｃ）を参照）。不純物元素としては、Ｎ型を付与する不純物元素又はＰ型を付与する不純物元素を用いる。Ｎ型を示す不純物元素としては、リン又はヒ素等を用いることができる。Ｐ型を示す不純物元素としては、ボロン、アルミニウム又はガリウム等を用いることができる。ここでは、図１７（Ｂ）で領域８０６に導入した不純物元素と異なる導電型を付与する不純物元素（例えば、ボロン）を導入する。その結果、領域８０４にソース領域及びドレイン領域を形成する不純物領域８７０と、チャネル形成領域８６８と、が形成される。
【０１７５】
次に、絶縁膜８３２、絶縁膜８３４、ゲート電極８４０及びゲート電極８４２を覆って絶縁膜８７２を形成し、絶縁膜８７２上に領域８０４及び領域８０６にそれぞれ形成された不純物領域８５２及び不純物領域８７０と電気的に接続される配線８７４を形成する（図１８（Ａ）を参照）。
【０１７６】
第２の絶縁膜８７２は、ＣＶＤ法又はスパッタリング法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素若しくは窒素を有する絶縁膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料又はシロキサン樹脂等のシロキサン材料からなる膜を単層で、又は積層して設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコンと酸素との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基又は芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基と、を用いてもよい。
【０１７７】
配線８７４は、ＣＶＤ法又はスパッタリング法等により、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素、シリコンから選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料の膜を、単層で、又は積層して形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分とし、ニッケルを含む材料、またはアルミニウムを主成分とし、ニッケルと、炭素及びシリコンの一方又は両方と、を含む合金材料に相当する。配線８７４は、例えば、バリア膜とシリコンを含むアルミニウム膜とバリア膜との積層構造、バリア膜とシリコンを含むアルミニウム膜と窒化チタン膜とバリア膜との積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン又はモリブデンの窒化物からなる薄膜に相当する。アルミニウム及びシリコンを含むアルミニウムは低抵抗であり、且つ安価であるため、配線８７４の材料として最適である。また、上層と下層にバリア膜を設けると、アルミニウム及びシリコンを含むアルミニウムにヒロックが発生することを防止できる。また、還元性の高い元素であるチタンによりバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
【０１７８】
なお、本発明にて適用するトランジスタの構造は図示した構造に限定されない。例えば、逆スタガ構造、フィンＦＥＴ構造等であってもよい。フィンＦＥＴ構造とすることで、トランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
【０１７９】
また、本発明の半導体装置においては、信号処理回路に電力を供給する、電力を蓄積できるバッテリーを具備することを特徴とする。バッテリーとしては、電気二重層コンデンサ等のコンデンサ又は薄膜の二次電池を用いることが好ましい。そこで本実施の形態においては、トランジスタと薄膜の二次電池との接続について説明する。
【０１８０】
本実施の形態において二次電池は、トランジスタに接続された配線８７４上に積層して形成される。二次電池は、集電体薄膜、負極活物質層、固体電解質層、正極活物質層及び集電体薄膜の薄膜層が順次積層される（図１８（Ｂ）を参照）。そのため、二次電池の集電体薄膜と兼用される配線８７４の材料には、負極活物質と密着性がよく、抵抗が低いものが求められ、特にアルミニウム、銅、ニッケル及びバナジウム等が好適である。
【０１８１】
次に、薄膜二次電池の構成について詳述する。まず、配線８７４上に負極活物質層８９１を形成する。一般には酸化バナジウム（Ｖ２Ｏ５）等が用いられる。次に、負極活物質層８９１上に固体電解質層８９２を形成する。一般にはリン酸リチウム（Ｌｉ３ＰＯ４）等が用いられる。次に、固体電解質層８９２上に正極活物質層８９３を形成する。一般にはマンガン酸リチウム（ＬｉＭｎ２Ｏ４）等が用いられる。コバルト酸リチウム（ＬｉＣｏＯ２）又はニッケル酸リチウム（ＬｉＮｉＯ２）を用いても良い。次に、正極活物質層８９３上に電極となる集電体薄膜８９４を形成する。集電体薄膜８９４には正極活物質層８９３と密着性がよく、抵抗が低いものが求められ、アルミニウム、銅、ニッケル、バナジウム等を用いることができる。
【０１８２】
上述の負極活物質層８９１、固体電解質層８９２、正極活物質層８９３及び集電体薄膜８９４の各薄膜層はスパッタリング技術を用いて形成しても良いし、蒸着技術を用いて形成しても良い。また、それぞれの層の厚さは０．１μｍ〜３μｍが望ましい。
【０１８３】
次に、樹脂膜をスピンコート法等により形成する。そして、この樹脂膜をエッチングしてコンタクトホールを形成し、層間膜８９６を形成する。層間膜８９６は樹脂膜には限定されず、ＣＶＤ法により形成した酸化膜等の他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いると、エッチングを行うことなくコンタクトホールを形成することができる。次に、層間膜８９６上に配線層８９５を形成し、配線８９７と接続させることで、二次電池を電気的に接続させる。
【０１８４】
以上のような構成にすることにより、本発明の半導体装置においては、単結晶基板上にトランジスタを形成し、その上に薄膜二次電池を有する構成を採ることができる。従って、本実施の形態の構成を適用することで、他のバッテリーを搭載する場合よりも薄く、且つ小型の半導体装置を作製することができる。
【０１８５】
本実施の形態の半導体装置の作製方法は、本明細書に記載した半導体装置に適用することができる。すなわち、本実施の形態によれば、一のアンテナを用いて複数の周波数帯での通信、又は電力の供給を行うことが可能な半導体装置を作製することができる。
（実施の形態６）
【０１８６】
本実施の形態では、上記の実施の形態とは異なる半導体装置の作製方法の一例に関して、図面を参照して説明する。
【０１８７】
まず、基板９００上に絶縁膜を形成する。ここでは、Ｎ型の導電型を有する単結晶シリコン基板を基板９００として用いて、基板９００上に絶縁膜９０２及び絶縁膜９０４を形成する（図１９（Ａ）を参照）。例えば、基板９００に熱処理を行うことにより絶縁膜９０２として酸化シリコン膜を形成し、絶縁膜９０２上にＣＶＤ法を用いて窒化シリコン膜を形成する。
【０１８８】
また、基板９００は、半導体基板であればシリコン基板に限定されない。例えば、Ｎ型又はＰ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板若しくはＺｎＳｅ基板等）又は貼り合わせ法若しくはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１８９】
また、絶縁膜９０４は、絶縁膜９０２を形成した後に高密度プラズマ処理により絶縁膜９０２を窒化することにより設けてもよい。なお、基板９００上に設ける絶縁膜は単層で、又は３層以上に積層して設けてもよい。
【０１９０】
次に、絶縁膜９０４上に選択的にレジストマスク９０６のパターンを形成し、レジストマスク９０６をマスクとして選択的にエッチングを行うことによって、基板９００に選択的に凹部９０８を形成する（図１９（Ｂ）を参照）。基板９００、絶縁膜９０２及び絶縁膜９０４のエッチングは、プラズマを利用したドライエッチングにより行うことができる。
【０１９１】
次に、レジストマスク９０６のパターンを除去した後、基板９００に形成された凹部９０８を充填するように絶縁膜９１０を形成する（図１９（Ｃ）を参照）。
【０１９２】
絶縁膜９１０は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。ここでは、絶縁膜９１０として、常圧ＣＶＤ法又は減圧ＣＶＤ法を用いて、ＴＥＯＳ（テトラエチルオルソシリケート）ガスにより酸化シリコン膜を形成する。
【０１９３】
次に、研削処理、研磨処理又はＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行うことによって、基板９００の表面を露出させる。ここでは、基板９００の表面を露出させることにより、基板９００の凹部９０８に形成された絶縁膜９１１間に領域９１２及び領域９１３が設けられる。なお、絶縁膜９１１は、基板９００の表面に形成された絶縁膜９１０が研削処理、研磨処理又はＣＭＰ処理により除去されることにより得られたものである。続いて、Ｐ型の導電型を付与する不純物元素を選択的に導入することによって、基板９００の領域９１３にｐウェル９１５を形成する（図２０（Ａ）を参照）。
【０１９４】
Ｐ型を付与する不純物元素としては、ボロン、アルミニウム又はガリウム等を用いることができる。ここでは、不純物元素として、ボロンを領域９１３に導入する。
【０１９５】
なお、本実施の形態では、基板９００としてＮ型の導電型を有する半導体基板を用いているため、領域９１２には不純物元素の導入を行っていないが、Ｎ型を示す不純物元素を導入することにより領域９１２にｎウェルを形成してもよい。Ｎ型を示す不純物元素としては、リン又はヒ素等を用いることができる。
【０１９６】
一方、Ｐ型の導電型を有する半導体基板を用いる場合には、領域９１２にＮ型を付与する不純物元素を導入してｎウェルを形成し、領域９１３には不純物元素の導入を行わない構成としてもよい。
【０１９７】
次に、基板９００の領域９１２及び領域９１３の表面に絶縁膜９３２及び絶縁膜９３４をそれぞれ形成する（図２０（Ｂ）を参照）。
【０１９８】
絶縁膜９３２及び絶縁膜９３４は、例えば、熱処理を行って基板９００に設けられた領域９１２及び領域９１３の表面を酸化させることにより、酸化シリコン膜で絶縁膜９３２及び絶縁膜９３４を形成することで設けることができる。また、熱酸化法により酸化シリコン膜を形成し、窒化処理を行うことによって酸化シリコン膜の表面を窒化させ、酸化シリコン膜と、酸素及び窒素を有する膜（酸窒化シリコン膜）と、を積層して形成してもよい。
【０１９９】
他にも、上述したように、プラズマ処理により絶縁膜９３２及び絶縁膜９３４を形成してもよい。例えば、基板９００に設けられた領域９１２及び領域９１３の表面に高密度プラズマ処理を行って、表面を酸化又は窒化することにより、絶縁膜９３２及び絶縁膜９３４として酸化シリコン膜又は窒化シリコン膜を形成することができる。また、高密度プラズマ処理により領域９１２及び領域９１３の表面に酸化処理を行い、再度高密度プラズマ処理を行うことによって窒化してもよい。この場合、領域９１２及び領域９１３の表面に接して酸化シリコン膜が形成され、この酸化シリコン膜上に酸化窒化シリコン膜が形成され、絶縁膜９３２及び絶縁膜９３４は酸化シリコン膜と酸窒化シリコン膜とが積層された膜となる。また、熱酸化法により領域９１２及び領域９１３の表面に酸化シリコン膜を形成した後に高密度プラズマ処理を行って、表面を酸化又は窒化してもよい。
【０２００】
なお、基板９００の領域９１２及び領域９１３に形成された絶縁膜９３２及び絶縁膜９３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０２０１】
次に、基板９００に設けられた領域９１２及び領域９１３上に形成された絶縁膜９３２及び絶縁膜９３４を覆うように導電膜を形成する（図２０（Ｃ）を参照）。ここでは、導電膜として、導電膜９３６と導電膜９３８とを順に積層して形成した例を示している。もちろん、導電膜は、単層で、又は３層以上に積層して形成してもよい。
【０２０２】
導電膜９３６及び導電膜９３８としては、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、若しくはニオブ等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
【０２０３】
ここでは、導電膜９３６として窒化タンタル膜を形成し、その上に導電膜９３８としてタングステン膜を形成して積層構造で設ける。また、導電膜９３６として、窒化タンタル、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた材料からなる膜を単層で、又は積層して形成した膜を用い、導電膜９３８として、タングステン、タンタル、モリブデン、チタンから選ばれた材料からなる膜を単層で、又は積層して形成することができる。
【０２０４】
次に、積層して設けられた導電膜９３６及び導電膜９３８を選択的にエッチングして除去することによって、基板９００の領域９１２及び領域９１３上の一部に導電膜９３６及び導電膜９３８を残存させ、それぞれゲート電極として機能する導電膜９４０及び導電膜９４２を形成する（図２１（Ａ）を参照）。また、ここでは、基板９００において、導電膜９４０及び導電膜９４２と重ならない領域９１２及び領域９１３の表面を露出させる。
【０２０５】
具体的には、基板９００の領域９１２において、導電膜９４０の下方に形成された絶縁膜９３２のうち導電膜９４０と重ならない部分を選択的に除去し、導電膜９４０と絶縁膜９３２の端部が概ね一致するように形成する。また、基板９００の領域９１３において、導電膜９４２の下方に形成された絶縁膜９３４のうち導電膜９４２と重ならない部分を選択的に除去し、導電膜９４２と絶縁膜９３４の端部が概ね一致するように形成する。
【０２０６】
この場合、導電膜９４０及び導電膜９４２の形成と同時に重ならない部分の絶縁膜等を除去してもよいし、導電膜９４０及び導電膜９４２を形成後残存したレジストマスク又は導電膜９４０及び導電膜９４２をマスクとして重ならない部分の絶縁膜等を除去してもよい。
【０２０７】
次に、基板９００の領域９１２及び領域９１３に不純物元素を選択的に導入する（図２１（Ｂ）を参照）。ここでは、領域９１３に導電膜９４２をマスクとしてＮ型を付与する不純物元素を選択的に導入し、領域９１２に導電膜９４０をマスクとしてＰ型を付与する不純物元素を選択的に導入する。Ｎ型を付与する不純物元素としては、リン又はヒ素等を用いることができる。Ｐ型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム又はガリウム等を用いることができる。
【０２０８】
次に、導電膜９４０及び導電膜９４２の側面に接するサイドウォール９５４を形成する。具体的には、プラズマＣＶＤ法又はスパッタリング法等により、シリコン、シリコンの酸化物若しくはシリコンの窒化物等の無機材料を含む膜又は有機樹脂等の有機材料を含む膜を、単層で、又は積層して形成する。そして、この絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングすることで、導電膜９４０及び導電膜９４２の側面に接するように形成することができる。なお、サイドウォール９５４は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。また、ここでは、サイドウォール９５４は、導電膜９４０及び導電膜９４２の下方に形成された絶縁膜の側面にも接するように形成される。
【０２０９】
続いて、サイドウォール９５４、導電膜９４０及び導電膜９４２をマスクとして基板９００の領域９１２及び領域９１３に不純物元素を導入することによって、ソース領域又はドレイン領域として機能する不純物領域を形成する（図２１（Ｃ）を参照）。ここでは、基板９００の領域９１３にサイドウォール９５４と導電膜９４２をマスクとしてＬＤＤ領域よりも高濃度にＮ型を付与する不純物元素を導入し、領域９１２にサイドウォール９５４と導電膜９４０をマスクとしてＬＤＤ領域よりも高濃度にＰ型を付与する不純物元素を導入する。
【０２１０】
その結果、基板９００の領域９１２には、ソース領域及びドレイン領域を形成する不純物領域９５８と、ＬＤＤ領域９６０と、チャネル形成領域９５６と、が形成される。また、基板９００の領域９１３には、ソース領域及びドレイン領域を形成する不純物領域９６４と、ＬＤＤ領域９６６と、チャネル形成領域９６２と、が形成される。
【０２１１】
なお、本実施の形態では、導電膜９４０及び導電膜９４２と重ならない基板９００の領域９１２及び領域９１３を露出させた状態で不純物元素の導入を行っている。従って、基板９００の領域９１２及び領域９１３にそれぞれ形成されるチャネル形成領域９５６及びチャネル形成領域９６２は導電膜９４０及び導電膜９４２と自己整合的に形成することができる。
【０２１２】
次に、基板９００の領域９１２及び領域９１３上に設けられた絶縁膜及び導電膜等を覆うように絶縁膜を形成し、この絶縁膜に開口部９７８を形成することで、絶縁膜９７７を形成する（図２２（Ａ）を参照）。
【０２１３】
絶縁膜９７７は、ＣＶＤ法又はスパッタリング法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素若しくは窒素を有する絶縁膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン若しくはアクリル等の有機材料又はシロキサン樹脂等のシロキサン材料からなる膜を単層で、または積層して設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコンと酸素との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基と、を用いてもよい。
【０２１４】
次に、ＣＶＤ法等を用いて開口部９７８に導電膜９８０を形成し、当該導電膜９８０と電気的に接続されるように絶縁膜９７７上に導電膜９８２ａ〜９８２ｄを選択的に形成する（図２２（Ｂ）を参照）。
【０２１５】
導電膜９８０及び導電膜９８２ａ〜９８２ｄは、ＣＶＤ法やスパッタリング法等により、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素若しくはシリコンから選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料により、単層で、又は積層して形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素及びシリコンの一方又は両方と、を含む合金材料に相当する。導電膜９８０及び導電膜９８２ａ〜９８２ｄは、例えば、バリア膜とシリコンを含むアルミニウム膜とバリア膜との積層構造、バリア膜とシリコンを含むアルミニウム膜と窒化チタン膜とバリア膜との積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン又はモリブデンの窒化物からなる薄膜に相当する。アルミニウム及びシリコンを含むアルミニウムは低抵抗であり、且つ安価であるため、導電膜９８０を形成する材料として最適である。また、上層と下層にバリア膜を設けると、アルミニウム及びシリコンを含むアルミニウムに発生しうるヒロックを防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。ここでは、導電膜９８０はＣＶＤ法によりタングステンを選択成長することにより形成することができる。
【０２１６】
以上の工程により、基板９００の領域９１２に形成されたＰ型のトランジスタと、領域９１３に形成されたＮ型のトランジスタとを得ることができる。
【０２１７】
なお、本発明の半導体装置を構成するトランジスタの構造は図示した構造に限定されるものではないことを付記する。例えば、逆スタガ構造又はフィンＦＥＴ構造等を採りうる。フィンＦＥＴ構造を採ることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
【０２１８】
また、本発明における半導体装置においては、信号処理回路に電力を蓄積できるバッテリーを具備することを特徴とする。バッテリーとしては、電気二重層コンデンサ又は薄膜の二次電池を用いることが好ましい。そこで本実施の形態においては、トランジスタと、薄膜の二次電池との接続について説明する。
【０２１９】
本実施の形態において二次電池は、トランジスタに接続された導電膜９８２ｄ上に積層して形成される。二次電池は、集電体薄膜、負極活物質層、固体電解質層、正極活物質層及び集電体薄膜の薄膜層が順次積層される（図２２（Ｂ）を参照）。そのため、二次電池の集電体薄膜と兼用される導電膜９８２ｄの材料には、負極活物質と密着性がよく、抵抗が低いことが求められ、特にアルミニウム、銅、ニッケル及びバナジウム等が好適である。
【０２２０】
薄膜二次電池の構成について詳述する。導電膜９８２ｄ上に負極活物質層９９１を形成する。一般には酸化バナジウム（Ｖ２Ｏ５）等が用いられる。次に、負極活物質層９９１上に固体電解質層９９２を形成する。一般には、リン酸リチウム（Ｌｉ３ＰＯ４）等が用いられる。次に、固体電解質層９９２上に正極活物質層９９３を形成する。一般には、マンガン酸リチウム（ＬｉＭｎ２Ｏ４）等が用いられる。コバルト酸リチウム（ＬｉＣｏＯ２）又はニッケル酸リチウム（ＬｉＮｉＯ２）を用いても良い。次に、正極活物質層９９３上に電極となる集電体薄膜９９４を形成する。集電体薄膜９９４は正極活物質層９９３と密着性がよく、抵抗が低いことが求められ、アルミニウム、銅、ニッケル及びバナジウム等を用いることができる。
【０２２１】
上述の負極活物質層９９１、固体電解質層９９２、正極活物質層９９３及び集電体薄膜９９４の各薄膜層はスパッタリング技術を用いて形成しても良いし、蒸着技術を用いても良い。また、それぞれの層の厚さは０．１μｍ〜３μｍが望ましい。
【０２２２】
次に樹脂膜をスピンコート法により形成する。そして、この樹脂膜をエッチングしてコンタクトホールを形成し、層間膜９９６を形成する。層間膜９９６は樹脂には限定されず、ＣＶＤ法により形成された酸化膜等であっても良いが、平坦性の観点から樹脂膜であることが望ましい。また、感光性樹脂を用いると、エッチングを行うことなくコンタクトホールを形成することができる。次に、層間膜９９６上に配線層９９５を形成し、配線９９７と接続させることにより、薄膜二次電池の電気的な接続を行う。
【０２２３】
以上のような構成にすることにより、本発明の半導体装置においては、単結晶基板上にトランジスタを形成し、その上に薄膜二次電池を有する構成を採りうる。従って、本発明により、極薄及び小型の半導体装置を作製することができる。
【０２２４】
本実施の形態の半導体装置の作製方法は、本明細書に記載した半導体装置に適用することができる。すなわち、本実施の形態によれば、一のアンテナを用いて複数の周波数帯での通信、又は電力の供給を行うことが可能な半導体装置を作製することができる。
【０２２５】
（実施の形態７）
上記の実施の形態を適用して作製した、本発明の半導体装置２０００は、電磁波の送信と受信ができるという機能を活用して、様々な物品やシステムに用いることができる。物品とは、例えば、鍵（図２３（Ａ）参照）、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２３（Ｂ）参照）、書籍類、容器類（シャーレ等、図２３（Ｃ）参照）、包装用容器類（包装紙やボトル等、図２３（Ｅ）（Ｆ）参照）、記録媒体（ディスクやビデオテープ等）、乗物類（自転車等）、装身具（鞄や眼鏡等、図２３（Ｄ）参照）、食品類、衣類、生活用品類、電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、携帯端末等）等である。本発明の半導体装置は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。また、システムとは、物品管理システム、認証機能システム、流通システム等である。
【０２２６】
例えば、鍵に無線通信可能な半導体装置を搭載することで、必要な鍵を携帯し忘れることを防ぐ物品管理システムとすることができる。または、証書類に無線通信可能な半導体装置を搭載することで、偽造を防ぐ認証機能システムとすることができる。または、包装容器類に本発明の半導体装置を搭載することで、在庫の管理が可能な流通システムとすることができる。
【０２２７】
本実施の形態の半導体装置は、一のアンテナを用いて複数の周波数帯での通信又は電力の確保ができる。また、異なる周波数帯の電磁波を受信した場合であっても、自動でインピーダンスを合わせて最適な周波数帯を用いて電力の供給を行うことが可能である。そのため、上記のようなシステムに本発明の半導体装置を搭載することで、小型化を妨げず、効率よく電力の供給を行うことができ、システムの信頼性を向上させることができる。更には半導体装置が高機能化し、消費電力が増大した場合であっても、必要な電力を供給することができるため、システムを高付加価値化することができる。
【図面の簡単な説明】
【０２２８】
【図１】本発明の半導体装置の一例を説明する図。
【図２】本発明の半導体装置が有する整流回路の一例を説明する図。
【図３】本発明の半導体装置が有する復調回路の一例を説明する図。
【図４】本発明の半導体装置が有する周波数判定回路の一例を説明する図。
【図５】本発明の半導体装置が有するインダクタンス生成回路の一例を説明する図。
【図６】本発明の半導体装置が有するコンパレータの一例について説明する図。
【図７】本発明の半導体装置が有する周波数判定回路の出力について説明する図。
【図８】本発明の半導体装置の一例を説明する図。
【図９】本発明の半導体装置が有するアンテナの一例を説明する図。
【図１０】本発明の半導体装置の一例を説明する図。
【図１１】本発明の半導体装置の作製工程を説明する図。
【図１２】本発明の半導体装置の作製工程を説明する図。
【図１３】本発明の半導体装置の作製工程を説明する図。
【図１４】本発明の半導体装置の作製工程を説明する図。
【図１５】本発明の半導体装置の作製工程を説明する図。
【図１６】本発明の半導体装置の作製工程を説明する図。
【図１７】本発明の半導体装置の作製工程を説明する図。
【図１８】本発明の半導体装置の作製工程を説明する図。
【図１９】本発明の半導体装置の作製工程を説明する図。
【図２０】本発明の半導体装置の作製工程を説明する図。
【図２１】本発明の半導体装置の作製工程を説明する図。
【図２２】本発明の半導体装置の作製工程を説明する図。
【図２３】本発明の半導体装置の搭載例。
【図２４】本発明のアンテナの形状の一例を説明する図。
【図２５】本発明のアンテナの形状の一例を説明する図。
【図２６】本発明のアンテナの構成の一例を説明する図。
【図２７】本発明の整流回路と復調回路の一例を説明する図。
【符号の説明】
【０２２９】
１００    半導体装置
１０１    リーダ／ライタ
１０２    アナログ回路
１０３    アンテナ回路
１０４    メモリ回路
１０５    論理回路
１０６    インダクタンス生成回路
１０７    整流回路
１０８    復調回路
１０９    定電圧回路
１１０    周波数判定回路
１１１    発振回路
１１２    リセット生成回路
１１３    変調回路
１５０    チップ
１５１    アンテナ
１５２    チップ
１５３    アンテナ
１５４    チップ
１５５    アンテナ
１５６    チップ
１５７    アンテナ
２００    スイッチ
２０１    スイッチ
２０２    容量素子
２０３    容量素子
２０４    ダイオード
２０５    ダイオード
２０６    容量素子
２０７    入力部
２０８    入力部
２０９    出力部
２５０    チップ
２５１Ａ    アンテナ主要部
２５１Ｂ    アンテナ端部
２５１Ｃ    スイッチ
２５２    チップ
２５３Ａ    アンテナ主要部
２５３Ｂ    アンテナ端部
２５３Ｃ    スイッチ
２５４    チップ
２５５Ａ    アンテナ主要部
２５５Ｂ    アンテナ端部
２５５Ｃ    スイッチ
２５６    チップ
２５７Ａ    アンテナ主要部
２５７Ｂ    アンテナ端部
２５７Ｃ    スイッチ
２６３    アンテナ
２６３Ａ    アンテナ
２６３Ｂ    アンテナ
２６４Ａ    アンテナ
２６４Ｂ    アンテナ
２６４    アンテナ
２６５    容量素子
２６７    スルーホール
２６８    スルーホール
２６９    スルーホール
２７０    スルーホール
３００    スイッチ
３０１    スイッチ
３０２    容量素子
３０３    容量素子
３０４    ダイオード
３０５    容量素子
３０６    ダイオード
３０７    抵抗素子
３０８    抵抗素子
３０９    容量素子
３１０    トランジスタ
３１１    トランジスタ
３１２    入力部
３１３    入力部
３１４    入力部
３１５    出力部
４００    コンパレータ
４０１    コンパレータ
４０２    抵抗素子
４０３    抵抗素子
４０４    スイッチ
４０５    抵抗素子
４０６    入力部
４０７    入力部
４０８    出力部
５００    スイッチ
５０１    スイッチ
５０２    コイル
５０３    入力部
５０４    入力部
５０５    出力部
６００    半導体装置
６０１    リーダ／ライタ
６０２    アナログ回路
６０３    アンテナ回路
６０４    メモリ回路
６０５    論理回路
６０６    アンテナ
６０７    整流回路
６０８    復調回路
６０９    定電圧回路
６１０    周波数判定回路
６１１    発振回路
６１２    リセット生成回路
６１３    変調回路
６２１    入力部
６２２    入力部
６２３    出力部
６３０    入力部
６３１    スイッチ
６３２    スイッチ
６３３    出力部
６３４    アンテナ端部
６３５    アンテナ端部
６３６    アンテナ主要部
７００ａ    薄膜トランジスタ
７００ｂ    薄膜トランジスタ
７００ｃ    薄膜トランジスタ
７００ｅ    薄膜トランジスタ
７００ｆ    薄膜トランジスタ
７０１    基板
７０２    絶縁膜
７０３    剥離層
７０４    絶縁膜
７０５    非晶質半導体膜
７０５ａ    結晶質半導体膜
７０５ｂ    結晶質半導体膜
７０５ｃ    結晶質半導体膜
７０５ｄ    結晶質半導体膜
７０５ｆ    結晶質半導体膜
７０６    ゲート絶縁膜
７０７    ゲート電極
７０７ａ    導電膜
７０７ｂ    導電膜
７０８    不純物領域
７０９    不純物領域
７１０    絶縁膜
７１１    不純物領域
７１２ａ    絶縁膜
７１２ｂ    絶縁膜
７１３    導電膜
７１４    絶縁膜
７１５ａ    導電膜
７１５ｂ    導電膜
７１６    導電膜
７１７    導電膜
７１８    絶縁膜
７１９    素子形成層
７２０    シート材
７２１    シート材
７３１ａ    導電膜
７３１ｂ    導電膜
７３２ａ    開口部
７３２ｂ    開口部
７３４ａ    導電膜
７３４ｂ    導電膜
７３６ａ    導電膜
７３６ｂ    導電膜
７３７    樹脂
７３８    導電性粒子
７８１    負極活物質層
７８２    固体電解質層
７８３    正極活物質層
７８４    集電体薄膜
７８６    配線層
７８９    二次電池
８００    半導体基板
８０２    絶縁膜
８０４    領域
８０６    領域
８０７    ｐウェル
８３２    絶縁膜
８３４    絶縁膜
８３６    導電膜
８３８    導電膜
８４０    ゲート電極
８４２    ゲート電極
８４８    レジストマスク
８５０    チャネル形成領域
８５２    不純物領域
８６６    レジストマスク
８６８    チャネル形成領域
８７０    不純物領域
８７２    絶縁膜
８７４    配線
８９１    負極活物質層
８９２    固体電解質層
８９３    正極活物質層
８９４    集電体薄膜
８９５    配線層
８９６    層間膜
８９７    配線
９００    基板
９０２    絶縁膜
９０４    絶縁膜
９０６    レジストマスク
９０８    凹部
９１０    絶縁膜
９１１    絶縁膜
９１２    領域
９１３    領域
９１４    領域
９１５    ｐウェル
９３２    絶縁膜
９３４    絶縁膜
９３６    導電膜
９３８    導電膜
９４０    導電膜
９４２    導電膜
９５４    サイドウォール
９５６    チャネル形成領域
９５８    不純物領域
９６０    ＬＤＤ領域
９６２    チャネル形成領域
９６４    不純物領域
９６６    ＬＤＤ領域
９７７    絶縁膜
９７８    開口部
９８０    導電膜
９８２ａ    導電膜
９８２ｄ    導電膜
９９１    負極活物質層
９９２    固体電解質層
９９３    正極活物質層
９９４    集電体薄膜
９９５    配線層
９９６    層間膜
９９７    配線
１０００    半導体装置
１００１    リーダ／ライタ
１００２    アナログ回路
１００３    アンテナ回路
１００４    メモリ回路
１００５    論理回路
１００６    インダクタンス生成回路
１００７    整流回路
１００８    復調回路
１００９    定電圧回路
１０１０    周波数判定回路
１０１１    発振回路
１０１２    リセット生成回路
１０１３    変調回路
１０１４    充放電回路
１０１５    バッテリー
２０００    半導体装置
【図１】
2008218989.tif 000003
【図２】
2008218989.tif 000004
【図３】
2008218989.tif 000005
【図４】
2008218989.tif 000006
【図５】
2008218989.tif 000007
【図６】
2008218989.tif 000008
【図７】
2008218989.tif 000009
【図８】
2008218989.tif 000010
【図９】
2008218989.tif 000011
【図１０】
2008218989.tif 000012
【図１１】
2008218989.tif 000013
【図１２】
2008218989.tif 000014
【図１３】
2008218989.tif 000015
【図１４】
2008218989.tif 000016
【図１５】
2008218989.tif 000017
【図１６】
2008218989.tif 000018
【図１７】
2008218989.tif 000019
【図１８】
2008218989.tif 000020
【図１９】
2008218989.tif 000021
【図２０】
2008218989.tif 000022
【図２１】
2008218989.tif 000023
【図２２】
2008218989.tif 000024
【図２３】
2008218989.tif 000025
【図２４】
2008218989.tif 000026
【図２５】
2008218989.tif 000027
【図２６】
2008218989.tif 000028
【図２７】
2008218989.tif 000029