(57)【要約】【課題】消費電力を低減しつつリフレッシュ動作中のＤＲＡＭへのアクセスによりデッドロックに陥るおそれを低減することができるバスシステム、及び画像形成装置を提供する。【解決手段】ＤＲＡＭ４がセルフリフレッシュを実行中に省電力モードとなるＤＲＡＭコントローラ５と、ＤＭＡコントローラからのアクセス要求を受け付けた場合、ＤＲＡＭ４がリフレッシュを実行していなければ、ＤＭＡコントローラによるアクセスを許可し、ＤＲＡＭ４がリフレッシュを実行中であれば、要求があった旨をＣＰＵ２へ通知し、ＤＲＡＭ４がリフレッシュを停止した後にＤＭＡコントローラによるアクセスを許可するバスコントローラ６と、バスコントローラ６から、要求があった旨の通知を受けた場合、ＤＲＡＭコントローラ５を第１通常モードへ移行させると共に、ＤＲＡＭ４のセルフリフレッシュを停止させるＣＰＵ２とを備えた。【選択図】図１
2008176686.tif 000002
【特許請求の範囲】
【請求項１】
自律的にリフレッシュを行うセルフリフレッシュ機能を有するＤＲＡＭと、
前記ＤＲＡＭにアクセスするデバイスと、
前記デバイスによる前記ＤＲＡＭへのアクセスを制御する第１通常モードと前記ＤＲＡＭがセルフリフレッシュを実行している期間、前記アクセスの制御動作を停止して消費電力を低減する第１省電力モードとを有するＤＲＡＭコントローラと、
前記ＤＲＡＭコントローラの動作を制御する制御部と、
前記デバイスからの前記ＤＲＡＭへのアクセス要求を受け付けた場合、前記ＤＲＡＭがセルフリフレッシュを実行していなければ、前記デバイスによる前記ＤＲＡＭへのアクセスを許可し、前記ＤＲＡＭがセルフリフレッシュを実行中であれば、前記アクセス要求があった旨を前記制御部へ通知し、前記ＤＲＡＭがセルフリフレッシュを停止した後に当該デバイスによる前記ＤＲＡＭへのアクセスを許可するバスコントローラとを備え、
前記制御部は、前記バスコントローラから、前記アクセス要求があった旨の通知を受けた場合、前記ＤＲＡＭコントローラを前記第１省電力モードから前記第１通常モードへ移行させると共に、前記ＤＲＡＭのセルフリフレッシュを停止させること
を特徴とするバスシステム。
【請求項２】
前記制御部は、
前記ＤＲＡＭコントローラの動作を制御可能な動作状態になる第２通常モードと、
動作を実質的に停止して消費電力を低減する第２省電力モードとを有し、
前記第２通常モードにおいて、前記ＤＲＡＭにセルフリフレッシュを実行させると共に前記ＤＲＡＭコントローラを前記第１省電力モードへ移行させた後、前記第２省電力モードへ移行し、
前記バスコントローラは、前記アクセス要求があった旨を前記制御部へ通知する際に、前記制御部を前記第２省電力モードから前記第２通常モードへ移行させること
を特徴とする請求項１記載のバスシステム。
【請求項３】
請求項１又は２に記載のバスシステムを備えること
を特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セルフリフレッシュ機能を有するＤＲＡＭにアクセスするためのバスシステム、及びこれを備える画像形成装置に関する。
【背景技術】
【０００２】
ＤＲＡＭ（Dynamic Random Access Memory）は、一定の時間間隔でリフレッシュを行う必要がある。また、ＣＰＵ（Central Processing Unit）やＤＭＡ（Direct Memory Access）コントローラ等のデバイスと、ＤＲＡＭとはインターフェイスが異なるため、これらのデバイスからＤＲＡＭへアクセスするために、インターフェイスの変換を行う必要がある。そこで、ＤＲＡＭを用いたバスシステムは、ＤＲＡＭのリフレッシュ動作を制御したり、インターフェイスの変換を行ったりするために、ＤＲＡＭコントローラを備えている。また、ＤＲＡＭがリフレッシュ動作を実行している間は、ＤＲＡＭにアクセスすることができない。そこで、ＤＲＡＭがリフレッシュ動作中に、ＣＰＵやＤＭＡコントローラ等のデバイスからＤＲＡＭへのアクセス要求が発生した場合、アクセス要求を保留して、リフレッシュが終了するまで当該デバイスを待機させるようにしたＤＲＡＭコントローラが知られている（例えば、特許文献１参照。）。また、ＤＲＡＭの中には、素子内部にタイマ回路やカウンタ回路を備え、自律的にリフレッシュを実行するセルフリフレッシュ機能を有するものがある。
【０００３】
また、ＣＰＵやＤＲＡＭコントローラ等のデバイスにおいて、動作を完全に、あるいは部分的に停止させて消費電力を低減する省電力モードを備えたものが知られている。そこで、セルフリフレッシュ機能を有するＤＲＡＭと省電力モードを有するＤＲＡＭコントローラとを用いて、ＤＲＡＭにセルフリフレッシュ動作を実行させている間、ＤＲＡＭコントローラを省電力モードに移行させて消費電力を低減するようにした技術が知られている。
【特許文献１】特開平８−１６４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＤＲＡＭにセルフリフレッシュ動作を実行させている間、ＤＲＡＭコントローラを省電力モードに移行させる技術では、ＤＲＡＭのセルフリフレッシュ動作中にＤＭＡコントローラ等のデバイスからＤＲＡＭへのアクセス要求があった場合、ＤＲＡＭコントローラが省電力モードになっているためにこのようなアクセス要求を処理することができず、アクセス要求を行ったデバイスが次の処理に移行することができなくなって、システムがデッドロックに陥るおそれがあった。
【０００５】
本発明は、このような事情に鑑みて為された発明であり、消費電力を低減しつつ、セルフリフレッシュ動作中のＤＲＡＭへのアクセスによりシステムがデッドロックに陥るおそれを低減することができるバスシステム、及びこれを備える画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るバスシステムは、自律的にリフレッシュを行うセルフリフレッシュ機能を有するＤＲＡＭと、前記ＤＲＡＭにアクセスするデバイスと、前記デバイスによる前記ＤＲＡＭへのアクセスを制御する第１通常モードと前記ＤＲＡＭがセルフリフレッシュを実行している期間、前記アクセスの制御動作を停止して消費電力を低減する第１省電力モードとを有するＤＲＡＭコントローラと、前記ＤＲＡＭコントローラの動作を制御する制御部と、前記デバイスからの前記ＤＲＡＭへのアクセス要求を受け付けた場合、前記ＤＲＡＭがセルフリフレッシュを実行していなければ、前記デバイスによる前記ＤＲＡＭへのアクセスを許可し、前記ＤＲＡＭがセルフリフレッシュを実行中であれば、前記アクセス要求があった旨を前記制御部へ通知し、前記ＤＲＡＭがセルフリフレッシュを停止した後に当該デバイスによる前記ＤＲＡＭへのアクセスを許可するバスコントローラとを備え、前記制御部は、前記バスコントローラから、前記アクセス要求があった旨の通知を受けた場合、前記ＤＲＡＭコントローラを前記第１省電力モードから前記第１通常モードへ移行させると共に、前記ＤＲＡＭのセルフリフレッシュを停止させる。
【０００７】
この構成によれば、バスコントローラによってＤＲＡＭにアクセスするデバイスからのアクセス要求が受け付けられた場合、ＤＲＡＭがセルフリフレッシュを実行していなければ、デバイスによるＤＲＡＭへのアクセスが許可されて、デバイスがＤＲＡＭにアクセスすることが可能となる。また、ＤＲＡＭコントローラは、ＤＲＡＭがセルフリフレッシュを実行している期間、第１省電力モードで制御動作が停止され、消費電力が低減される。そして、ＤＲＡＭがセルフリフレッシュを実行中であれば、バスコントローラによってアクセス要求があった旨が制御部へ通知され、制御部によって、ＤＲＡＭコントローラが第１省電力モードから第１通常モードへ移行されると共に、ＤＲＡＭのセルフリフレッシュが停止される。そして、ＤＲＡＭのセルフリフレッシュが停止されると、バスコントローラによりデバイスによるＤＲＡＭへのアクセスが許可されて、デバイスがＤＲＡＭにアクセスすることが可能となるので、消費電力を低減しつつ、セルフリフレッシュ動作中のＤＲＡＭへのアクセスによりシステムがデッドロックに陥るおそれを低減することができる。
【０００８】
また、前記制御部は、前記ＤＲＡＭコントローラの動作を制御可能な動作状態になる第２通常モードと、動作を実質的に停止して消費電力を低減する第２省電力モードとを有し、前記第２通常モードにおいて、前記ＤＲＡＭにセルフリフレッシュを実行させると共に前記ＤＲＡＭコントローラを前記第１省電力モードへ移行させた後、前記第２省電力モードへ移行し、前記バスコントローラは、前記アクセス要求があった旨を前記制御部へ通知する際に、前記制御部を前記第２省電力モードから前記第２通常モードへ移行させることが好ましい。
【０００９】
この構成によれば、制御部は、ＤＲＡＭにセルフリフレッシュを実行させると共にＤＲＡＭコントローラを第１省電力モードへ移行させた後、動作を実質的に停止して消費電力を低減する第２省電力モードへ移行するので、さらに消費電力を低減することができる。また、バスコントローラは、デバイスからのアクセス要求があった旨を制御部へ通知する際に、制御部を第２省電力モードから第２通常モードへ移行させるので、制御部を第２省電力モードへ移行させて消費電力を低減しつつ、デバイスからのアクセス要求があった場合、制御部を動作可能な状態にして、制御部によって、ＤＲＡＭコントローラを第１省電力モードから第１通常モードへ移行させると共に、ＤＲＡＭのセルフリフレッシュを停止せることができる。
【００１０】
また、本発明に係る画像形成装置は、上述のバスシステムを備えている。この構成によれば、画像形成装置に用いられるバスシステムにおいて、消費電力を低減しつつ、セルフリフレッシュ動作中のＤＲＡＭへのアクセスによりシステムがデッドロックに陥るおそれを低減することができる。
【発明の効果】
【００１１】
このような構成のバスシステムは、バスコントローラによってＤＲＡＭにアクセスするデバイスからのアクセス要求が受け付けられた場合、ＤＲＡＭがセルフリフレッシュを実行していなければ、デバイスによるＤＲＡＭへのアクセスが許可されて、デバイスがＤＲＡＭにアクセスすることが可能となる。また、ＤＲＡＭコントローラは、ＤＲＡＭがセルフリフレッシュを実行している期間、第１省電力モードで制御動作が停止され、消費電力が低減される。そして、ＤＲＡＭがセルフリフレッシュを実行中であれば、バスコントローラによってアクセス要求があった旨が制御部へ通知され、制御部によって、ＤＲＡＭコントローラが第１省電力モードから第１通常モードへ移行されると共に、ＤＲＡＭのセルフリフレッシュが停止される。そして、ＤＲＡＭのセルフリフレッシュが停止されると、バスコントローラによりデバイスによるＤＲＡＭへのアクセスが許可されて、デバイスがＤＲＡＭにアクセスすることが可能となるので、消費電力を低減しつつ、セルフリフレッシュ動作中のＤＲＡＭへのアクセスによりシステムがデッドロックに陥るおそれを低減することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係るバスシステムの構成の一例を示すブロック図である。図１に示すバスシステム１は、例えば複写機、ファクシミリ、プリンター、及びこれらの複合機等の画像形成装置や、パーソナルコンピュータ等の情報処理装置に用いられるバスシステムである。そして、図１に示すバスシステム１は、ＣＰＵ２、ＲＯＭ（Read Only Memory）３、ＤＲＡＭ４、ＤＲＡＭコントローラ５、バスコントローラ６、及びＤＭＡコントローラ＃０〜＃ｎ（デバイス）を備えている。そして、ＣＰＵ２、ＲＯＭ３、ＤＲＡＭコントローラ５、バスコントローラ６、及びＤＭＡコントローラ＃０〜＃ｎがバス７に接続され、ＤＲＡＭ４がバスコントローラ６に接続されている。
【００１３】
ＤＲＡＭ４は、例えば内部のメモリセルのアドレスを生成する図略のカウンタ回路を備えており、ＤＲＡＭコントローラ５からの指示に応じて自動的にＤＲＡＭリフレッシュを行ういわゆるセルフリフレッシュ回路を有している。
【００１４】
ＤＲＡＭコントローラ５は、例えば定期的にＤＲＡＭ４のリフレッシュを行うためのタイマ回路等を含む図略のＤＲＡＭリフレッシュ回路や、ＣＰＵ２及びＤＭＡコントローラ＃０〜＃ｎからバス７を介して出力されたアドレス信号や制御信号を、行アドレスや列アドレス、あるいはＲＡＳ（Row Address Strobe）、ＣＡＳ（Column Address Strobe）といったＤＲＡＭアクセス用の信号に変換する等してＣＰＵ２及びＤＭＡコントローラ＃０〜＃ｎからＤＲＡＭ４へのアクセスを制御する第１通常モードの動作を行う図略のインターフェイス回路等を備えている。
【００１５】
また、ＤＲＡＭコントローラ５は、例えばＣＰＵ２から、バス７を介してＤＲＡＭ４にセルフリフレッシュを実行させる旨の指示を受信すると、ＤＲＡＭ４にセルフリフレッシュを開始させると共に、ＤＲＡＭ４がセルフリフレッシュを実行している期間、例えばＤＲＡＭコントローラ５内部のクロック信号を停止させる等して上述のＤＲＡＭリフレッシュ回路やインターフェイス回路等の動作を停止させることで、消費電力を低減する第１省電力モードに移行するようになっている。
【００１６】
また、ＤＲＡＭコントローラ５は、第１省電力モードにおいて、例えばＣＰＵ２からバス７を介してＤＲＡＭ４のセルフリフレッシュを停止させる旨の指示を受け付けた場合、第１省電力モードから第１通常モードへ移行すると共に、ＤＲＡＭ４にセルフリフレッシュを停止させる。
【００１７】
ＤＭＡコントローラ＃０〜＃ｎは、ＤＲＡＭ４に対してＤＭＡを実行する制御回路で、バスコントローラ６へバス７のアクセス権を要求するアクセス要求信号ＲＱ０〜ＲＱｎを出力し、バスコントローラ６からバス７へのアクセスを許可する旨の許可信号ＡＣＫ０〜ＡＣＫｎが出力されるのを待って、ＤＲＡＭ４に対してＤＭＡを実行する。
【００１８】
ＣＰＵ２は、例えばＲＯＭ３に予め記憶された制御プログラムを実行することにより、制御部として機能する。ＣＰＵ２は、プログラム実行可能な通常モード（第２通常モード）と、例えばＣＰＵ２全体、あるいはＣＰＵ２内部の少なくとも一部の動作クロックを停止させたり、クロック周波数を低下させたりする等して動作を実質的に停止することでＣＰＵ２の消費電力を低減する省電力モード（第２省電力モード）とを有している。
【００１９】
そして、ＣＰＵ２は、通常モードにおいて、ＤＲＡＭ４にセルフリフレッシュを実行させると共にＤＲＡＭコントローラ５を第１省電力モードへ移行させた後、ＣＰＵ２自体も省電力モードへ移行して消費電力を低減する。
【００２０】
さらに、ＣＰＵ２は、省電力モードにおいて、バスコントローラ６から、バス７のアクセス権を要求するアクセス要求信号ＲＱ０〜ＲＱｎを受信した旨の通知を受けた場合、通常モードに移行して、ＤＲＡＭコントローラ５を第１省電力モードから第１通常モードへ移行させると共に、ＤＲＡＭ４のセルフリフレッシュを停止させてＤＭＡコントローラ＃０〜＃ｎからＤＲＡＭ４へのアクセスを可能な状態にする。
【００２１】
またＣＰＵ２は、ＤＲＡＭ４がセルフリフレッシュ中であるか否かを示す情報を、後述するバスコントローラ６のリフレッシュ状態レジスタ６１に記憶させる。
【００２２】
バスコントローラ６は、例えばＣＰＵ２からアクセス可能なリフレッシュ状態レジスタ６１を備えている。そして、バスコントローラ６は、ＤＭＡコントローラ＃０〜＃ｎから、バス７のアクセス権を要求するアクセス要求信号ＲＱ０〜ＲＱｎを受信した場合、リフレッシュ状態レジスタ６１を参照し、ＤＲＡＭ４がセルフリフレッシュを実行していなければ、ＤＭＡコントローラ＃０〜＃ｎにＤＲＡＭ４へのアクセスを許可する旨の許可信号ＡＣＫ０〜ＡＣＫｎを出力し、ＤＭＡコントローラ＃０〜＃ｎにＤＭＡを実行させる。一方、バスコントローラ６は、ＤＲＡＭ４がセルフリフレッシュを実行中であれば、バス７のアクセス権を要求するアクセス要求信号ＲＱ０〜ＲＱｎを受信した旨の通知信号Ｓ１をＣＰＵ２へ出力する。通知信号Ｓ１としては、例えばＣＰＵ２の割り込み信号が用いられ、省電力モードで通知信号Ｓ１を受信したＣＰＵ２は、通常モードに移行して所定の割り込み処理を実行するようになっている。
【００２３】
次に、上述のように構成されたバスシステム１の動作について説明する。図２は、図１に示すバスシステム１の動作の一例を示すフローチャートである。まず、ＤＲＡＭ４がセルフリフレッシュを実行していない場合、ＣＰＵ２によって、バスコントローラ６のリフレッシュ状態レジスタ６１に、ＤＲＡＭ４がセルフリフレッシュを実行していない旨の情報、例えば「０」が書き込まれる。
【００２４】
そして、ＤＭＡコントローラ＃０〜＃ｎから、バス７のアクセス権を要求するアクセス要求信号ＲＱ０〜ＲＱｎが出力されると（ステップＳ１でＹＥＳ）、バスコントローラ６によって、リフレッシュ状態レジスタ６１が参照され（ステップＳ２）、リフレッシュ状態レジスタ６１が「０」に設定されており（ステップＳ２でＹＥＳ）、ＤＲＡＭ４がセルフリフレッシュを実行していないことを示しているので、ＤＭＡコントローラ＃０〜＃ｎにＤＲＡＭ４へのアクセスを許可する旨の許可信号ＡＣＫ０〜ＡＣＫｎが出力されて（ステップＳ３）、ＤＭＡコントローラ＃０〜＃ｎによるＤＲＡＭ４へのＤＭＡが実行される（ステップＳ４）。
【００２５】
一方、例えばバスシステム１を備えた情報処理装置、例えば複写機等の画像形成装置やパーソナルコンピュータ等の情報処理装置が一定期間以上使用されなかったり、ユーザが省電力モードへの移行を指示する操作を行ったりした場合、ＣＰＵ２によって、バスコントローラ６へＤＲＡＭ４にセルフリフレッシュを実行させる旨の指示が行われた後、リフレッシュ状態レジスタ６１に「１」が書き込まれ、ＣＰＵ２自身は省電力モードに移行して、消費電力を低減する。
【００２６】
そして、ＣＰＵ２から、ＤＲＡＭ４にセルフリフレッシュを実行させる旨の指示を受け付けたバスコントローラ６は、ＤＲＡＭ４にセルフリフレッシュの実行を開始させた後、バスコントローラ６自身は第１省電力モードに移行して、消費電力を低減する。
【００２７】
このように、ＤＲＡＭ４がセルフリフレッシュを実行している期間中に、ＤＭＡコントローラ＃０〜＃ｎから、バス７のアクセス権を要求するアクセス要求信号ＲＱ０〜ＲＱｎが出力されると（ステップＳ１）、バスコントローラ６によって、リフレッシュ状態レジスタ６１が参照され（ステップＳ２）、リフレッシュ状態レジスタ６１が「１」に設定されており（ステップＳ２でＮＯ）、ＤＲＡＭ４がセルフリフレッシュを実行中であることを示しているので、バスコントローラ６から、ＣＰＵ２へ、バス７のアクセス権を要求するアクセス要求信号ＲＱ０〜ＲＱｎを受信した旨の通知信号Ｓ１を出力する（ステップＳ５）。
【００２８】
通知信号Ｓ１を受信したＣＰＵ２は、省電力モードから通常モードへ移行し（ステップＳ６）、ＲＯＭ３に記憶された制御プログラムを実行して、ＤＲＡＭコントローラ５を第１省電力モードから第１通常モードへ移行させる（ステップＳ７）と共に、ＤＲＡＭ４のセルフリフレッシュを停止させて（ステップＳ８）ＤＭＡコントローラ＃０〜＃ｎからＤＲＡＭ４へのアクセスを可能な状態にした後、リフレッシュ状態レジスタ６１に「０」を書き込む（ステップＳ９）。
【００２９】
リフレッシュ状態レジスタ６１が「０」になると、ＤＲＡＭ４がセルフリフレッシュを実行していないことを示しているので（ステップＳ２でＹＥＳ）、バスコントローラ６によって、ＤＭＡコントローラ＃０〜＃ｎにＤＲＡＭ４へのアクセスを許可する旨の許可信号ＡＣＫ０〜ＡＣＫｎが出力されて（ステップＳ３）、ＤＭＡコントローラ＃０〜＃ｎによるＤＲＡＭ４へのＤＭＡが実行される（ステップＳ４）。
【００３０】
以上のように、ＤＲＡＭ４にセルフリフレッシュを実行させて、ＤＲＡＭコントローラ５及びＣＰＵ２を省電力モードに移行させることで消費電力を低減しつつ、ＤＲＡＭ４のセルフリフレッシュ実行中にＤＭＡコントローラ＃０〜＃ｎによるアクセス要求があった場合であっても、バスコントローラ６によってＣＰＵ２が通常モードにされて、ＣＰＵ２によりＤＲＡＭ４のセルフリフレッシュを停止させることができるので、セルフリフレッシュ動作中のＤＲＡＭへのアクセスによりシステムがデッドロックに陥るおそれを低減することができる。
【００３１】
また、例えばＤＲＡＭ４をアクセスしようとするＤＭＡコントローラ＃０〜＃ｎのような複数のデバイスにＤＲＡＭ４のセルフリフレッシュ中のアクセスを禁止するアクセス禁止回路を設けることも可能であるが、そうすると、バスシステム１にこのようなアクセス禁止回路を複数設ける必要が生じるので、バスシステム１のコスト上昇を招くこととなる。また、このようなアクセス禁止回路は汎用品として市販されているＤＭＡコントローラは備えていないので、専用のＡＳＩＣ（Application Specific Integrated Circuit）等でＤＭＡコントローラ＃０〜＃ｎ等のデバイスを構成することとなり、バスシステム１のコストが上昇する。
【００３２】
一方、図１に示すバスシステム１は、ＤＲＡＭ４をアクセスするデバイスが複数存在する場合であっても、バスコントローラ６を一つ設けるだけでよいので、コストの上昇を低減することが容易である。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施形態に係るバスシステムの構成の一例を示すブロック図である。
【図２】図１に示すバスシステム１の動作の一例を示すフローチャートである。
【符号の説明】
【００３４】
ＲＱ０  アクセス要求信号
Ｓ１  通知信号
１  バスシステム
２  ＣＰＵ
３  ＲＯＭ
４  ＤＲＡＭ
５  ＤＲＡＭコントローラ
６  バスコントローラ
６１  リフレッシュ状態レジスタ
７  バス
＃０〜＃ｎ  ＤＭＡコントローラ
ＲＱ０〜ＲＱｎ  アクセス要求信号
ＡＣＫ０〜ＡＣＫｎ  許可信号
Ｓ１  通知信号
【図１】
2008176686.tif 000003
【図２】
2008176686.tif 000004