(57)【要約】【課題】  二次局から一次局への割り込みを、信号線の数を増やさずに簡単な処理で迅速に通知するシステムおよび割り込み通知方法を提供する。【解決手段】  二次局２１に、周辺デバイス５２から割り込み信号が入力されたとき、割り込み入力を表す割り込みフレームを生成した後直ちに一次局１に割り込みフレームを送信する割り込みフレーム生成部３２と、割り込み信号が入力されたかどうかを判別し、割り込み信号が入力された場合割り込みフレーム生成部３２を起動する割り込み判別部３１を備え、一次局１に、割り込みフレームを検出し、検出した場合直ちに制御ＣＰＵ５１に割り込みを通知する割り込み検出部１１を備える。【選択図】図１
2008181276.tif 000002
【特許請求の範囲】
【請求項１】
データバッファを処理する送信データバッファ処理部と受信データバッファ処理部と、
ＣＲＣＣを処理するＣＲＣＣ発生部とＣＲＣＣデコード部と、
ゼロインサーション補正を処理するゼロインサーション補正部とゼロインサーション検出部と、
データの送受信を制御する送信制御部と受信制御部とを各々有する一次局と二次局が同期シリアルで通信し、
前記一次局は制御ＣＰＵと接続され、
前記二次局は周辺デバイスと接続され、
前記一次局からの指令により前記二次局が前記周辺デバイスを制御する同期シリアルシステムにおいて、
前記二次局に、前記周辺デバイスから割り込み信号が入力されたとき、割り込み入力を表す割り込みフレームを生成した後直ちに前記一次局に割り込みフレームを送信する割り込みフレーム生成部と、
割り込み信号が入力されたかどうかを判別し、割り込み信号が入力された場合前記割り込みフレーム生成部を起動する割り込み判別部を備え、
前記一次局に、前記割り込みフレームを検出し、検出した場合直ちに前記制御ＣＰＵに割り込みを通知する割り込み検出部を備えることを特徴とする同期シリアルシステム。
【請求項２】
前記割り込みフレームはスタートフラグを２回連続させることを特徴とする請求項１記載の同期シリアルシステム。
【請求項３】
前記二次局に前記周辺デバイスからの割り込み信号が入力されたときは、前記二次局および前記一次局共にＣＲＣＣ処理とゼロインサーション処理を実行しないことを特徴とする請求項１記載の同期シリアルシステム。
【請求項４】
データバッファを処理する送信データバッファ処理部と受信データバッファ処理部と、
ＣＲＣＣを処理するＣＲＣＣ発生部とＣＲＣＣデコード部と、
ゼロインサーション補正を処理するゼロインサーション補正部とゼロインサーション検出部と、
データの送受信を制御する送信制御部と受信制御部とを各々有する一次局と二次局が同期シリアルで通信し、
前記一次局は制御ＣＰＵと接続され、
前記二次局は周辺デバイスと接続され、
前記一次局からの指令により前記二次局が前記周辺デバイスを制御する同期シリアルシステムの割り込み通知方法において、
前記二次局で、前記周辺デバイスから割り込み信号が入力されたとき、割り込み入力を表す割り込みフレームを生成した後直ちに前記一次局に割り込みフレームを送信し、
前記一次局で、前記割り込みフレームを検出し、検出した場合直ちに前記制御ＣＰＵに割り込みを通知することを特徴とする同期シリアルシステムの割り込み通知方法。
【請求項５】
前記割り込みフレームはスタートフラグを２回連続させることを特徴とする請求項４記載の同期シリアルシステムの割り込み通知方法。
【請求項６】
前記二次局に前記周辺デバイスからの割り込み信号が入力されたときは、前記二次局および前記一次局共にＣＲＣＣ処理とゼロインサーション処理を実行しないことを特徴とする請求項４記載の同期シリアルシステムの割り込み通知方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一次局と二次局との間で、所定のフレームフォーマットを用いて、通信を行う同期シリアルシステムおよびその割り込み通知方法に関する。
【背景技術】
【０００２】
従来、一次局と二次局間でＨＤＬＣ（Ｈｉｇｈ−ｌｅｖｅｌ  Ｄａｔａ  Ｌｉｎｋ  Ｃｏｎｔｒｏｌ）手順によって通信を行う同期シリアルシステムにおいては、一般的に、フォーマットの決まったデータフレームを用いて通信を行う。また、通信を行う際にはＣＲＣＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ  Ｃｏｄｅ）の処理を行いエラーをチェックする。また、データに１が５回連続すると０を挿入するゼロインサーション処理を行いデータフレーム中のフラグの固有性を確保している。
図４は従来の同期シリアルシステムの構成を示すブロック図である。
図４において、１ａは一次局で制御ＣＰＵ５１と接続されている。また、２１ａは二次局で周辺デバイス５２と接続されている。次に、各構成を説明するが、一次局１ａと二次局２１ａは構成が同一であるので、１ａ、２１ａの内部の構成については一次局側のみを説明する。
２は外部とデータや割り込みのやり取りを行う入出力制御部である。データを送信する場合に使用する構成を説明すると、３は送信データのデータバッファを処理する送信データバッファ処理部、４はＣＲＣＣを発生しデータに付加するＣＲＣＣ発生部、５はデータにゼロインサーションの補正をするゼロインサーション補正部、６は二次局２１ａにデータを送信する送信制御部である。また、データを受信する場合に使用する構成を説明すると、７ａは二次局２１ａからデータを受信する受信制御部、８はゼロインサーションを検出しデータを元に戻すゼロインサーション検出部、９はＣＲＣＣをデコードするＣＲＣＣデコード部、１０は受信データのデータバッファの処理を行う受信データバッファ処理部である。
図５は、一次局１ａと二次局２１ａでやり取りを行うデータフレームである。データフレームＤ２は、スタートフラグ、通信モード、データ、ＣＲＣＣ、エンドフラグから構成される。ここで、スタートフラグは“１”が６回連続するデータである。なお、データフレームＤ２に含まれるスタートフラグやエンドフラグと、通信モードとデータおよびＣＲＣＣとを区別する方法としてゼロインサーション技術がある。これは通信モードとデータおよびＣＲＣＣの中で“１”が５回連続すると、次に“０”を挿入する方法である。
【０００３】
図４の説明に戻り、一次局１ａから二次局２１ａにデータを送信する場合の各部の動作を説明する。
一次局１ａの送信側は、送信データバッファ処理部３でデータを抽出し、ＣＲＣＣ発生部４でＣＲＣＣを計算し付加し、ゼロインサーション補正部５でゼロインサーション処理を行い、送信制御部６でスタートフラグを送信後、ゼロインサーション補正された通信モード、データ、ＣＲＣＣを出力し、最後にエンドフラグを送信する。
二次局２１ａの受信側は、受信制御部２３でスタートフラグを検出後、次のサイクルのデータはゼロインサーション検出部２４、ＣＲＣＣデコード部２５と処理を進め、ＣＲＣＣチェックを行い、受信データバッファ処理部２６で受信データを受信バッファへ格納する。また、ゼロインサーション検出部２４では“１”が７回連続した場合は断線等の伝送路異常としてアボートエラーを検出する。
なお、上記では一次局１ａから二次局２１ａに送信する場合を説明したが、二次局２１ａから一次局１ａに送信する場合も同様の手順で行われる。
この構成で、二次局２１ａに周辺デバイス５２から割り込み信号Ｉ２が来る場合、割り込み信号Ｉ２は、データフレームＤ２のデータに割り込みを示すコードを割り当て、一次局１ａ側へデータとして送信し、一次局１ａでデータをデコードした後、制御ＣＰＵ５１へ割り込み信号Ｉ１を出力していた。
図６は従来の割り込み信号Ｉ２が制御ＣＰＵ５１に通知されるまでのタイミング図である。通常のデータと同様に、スタートフラグからエンドフラグまでのデータの処理が終了した後に制御ＣＰＵ５１に割り込み信号が通知される。
また、割り込みを通知する別の方法として、ネットワーク通信とは別に割り込み信号を設けて割り込みを行うという手法もある。（例えば特許文献１参照）
【特許文献１】特開平７−１４６８５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、二次局からの送信データに割り込みを示すコードを割り当てた場合、一次局はデータフレームの受信手続き終了後に一次局を制御する制御ＣＰＵへ割り込みを通知するため、タイムラグが生じリアルタイム性が損なわれるという問題があった。また、通信とは別に割り込み信号を設けた場合、信号線の数が増えるため、小型化の妨げとなり、また処理が複雑となるという問題があった。
本発明はこのような問題点に鑑みてなされたものであり、二次局から一次局への割り込みを、信号線の数を増やさずに簡単な処理で迅速に通知するシステムおよび割り込み通知方法を提供する事を目的とする。
【課題を解決するための手段】
【０００５】
上記問題を解決するため、本発明は、次のように構成したものである。
請求項１に記載の発明は、データバッファを処理する送信データバッファ処理部と受信データバッファ処理部と、ＣＲＣＣを処理するＣＲＣＣ発生部とＣＲＣＣデコード部と、ゼロインサーション補正を処理するゼロインサーション補正部とゼロインサーション検出部と、データの送受信を制御する送信制御部と受信制御部とを各々有する一次局と二次局が同期シリアルで通信し、前記一次局は制御ＣＰＵと接続され、前記二次局は周辺デバイスと接続され、前記一次局からの指令により前記二次局が前記周辺デバイスを制御する同期シリアルシステムにおいて、前記二次局に、前記周辺デバイスから割り込み信号が入力されたとき、割り込み入力を表す割り込みフレームを生成した後直ちに前記一次局に割り込みフレームを送信する割り込みフレーム生成部と、割り込み信号が入力されたかどうかを判別し、割り込み信号が入力された場合前記割り込みフレーム生成部を起動する割り込み判別部を備え、前記一次局に、前記割り込みフレームを検出し、検出した場合直ちに前記制御ＣＰＵに割り込みを通知する割り込み検出部を備えることを特徴とするものである。
また、請求項２に記載の発明は、請求項１に記載の同期シリアルシステムにおいて、前記割り込みフレームはスタートフラグを２回連続させることを特徴とするものである。
また、請求項３に記載の発明は、請求項１に記載の同期シリアルシステムにおいて、前記二次局に前記周辺デバイスからの割り込み信号が入力されたときは、前記二次局および前記一次局共にＣＲＣＣ処理とゼロインサーション処理を実行しないことを特徴とするものである。
【０００６】
また、請求項４に記載の発明は、データバッファを処理する送信データバッファ処理部と受信データバッファ処理部と、ＣＲＣＣを処理するＣＲＣＣ発生部とＣＲＣＣデコード部と、ゼロインサーション補正を処理するゼロインサーション補正部とゼロインサーション検出部と、データの送受信を制御する送信制御部と受信制御部とを各々有する一次局と二次局が同期シリアルで通信し、前記一次局は制御ＣＰＵと接続され、前記二次局は周辺デバイスと接続され、前記一次局からの指令により前記二次局が前記周辺デバイスを制御する同期シリアルシステムの割り込み通知方法において、前記二次局で、前記周辺デバイスから割り込み信号が入力されたとき、割り込み入力を表す割り込みフレームを生成した後直ちに前記一次局に割り込みフレームを送信し、前記一次局で、前記割り込みフレームを検出し、検出した場合直ちに前記制御ＣＰＵに割り込みを通知することを特徴とするものである。
また、請求項５に記載の発明は、請求項４に記載の同期シリアルシステムの割り込み通知方法において、前記割り込みフレームはスタートフラグを２回連続させることを特徴とするものである。
また、請求項６に記載の発明は、請求項４に記載の同期シリアルシステムの割り込み通知方法において、前記二次局に前記周辺デバイスからの割り込み信号が入力されたときは、前記二次局および前記一次局共にＣＲＣＣ処理とゼロインサーション処理を実行しないことを特徴とするものである。
【発明の効果】
【０００７】
請求項１、４に記載の発明によると、二次局に周辺デバイスから割り込み信号が入力されたとき、割り込み入力を表す割り込みフレームを生成した後直ちに一次局に割り込みフレームを送信し、一次局で、割り込みフレームを検出し、検出した場合直ちに制御ＣＰＵに割り込みを通知するので、二次局から一次局への割り込みを、迅速に通知することができる。
また、請求項２、５に記載の発明によると、割り込みフレームはスタートフラグを２回連続させることで割り込みの判別ができるので、信号線の数を増やさずに簡単な処理で割り込みを通知することができる。
また、請求項３、６に記載の発明によると、二次局に前記周辺デバイスからの割り込み信号が入力されたときは、二次局および一次局共にＣＲＣＣ処理とゼロインサーション処理を実行しないので、割り込みを迅速に通知することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【０００９】
図１は、本発明の同期シリアルシステムの構成を示すブロック図である。
図１において、１は一次局で制御ＣＰＵ５１と接続されている。また、２１は二次局で周辺デバイス５２と接続されている。ここで、７の受信制御部、１１の割り込み検出部、２２の入出力制御部、３１の割り込み判別部、３２の割り込みフレーム生成部以外の構成は従来の図４と同様であるので、ここでは説明は省略する。
二次局２１の入出力制御部２２にある割り込み判別部３１は、周辺デバイス５２からの割り込み信号Ｉ２を検知すると、割り込みフレーム生成部３２を起動する。割り込みフレーム生成部３２は通常のデータフレームと異なる割り込みフレームＤ１を生成し、一次局１に送信する。
図２に割り込みフレームＤ１を示す。図２に示すように割り込みフレームはスタートフラグを２回連続させる。
図１の説明に戻ると、二次局２１は、割り込みフレーム生成部３２を実行するときは、通常のデータの場合に実行する送信データバッファ処理部２７、ＣＲＣＣ発生部２８、ゼロインサーション補正部２９、送信制御部３０を実行せず、最速で一次局１に割り込みフレームＤ１を通知する。
一次局１は、受信制御部７にある割り込み検出部１１で割り込みフレームＤ１かどうかを判別し、割り込みフレームＤ１であった場合は、直ちに制御ＣＰＵ５１へ対し割り込み信号Ｉ１を発生させる。一次局１側も割り込みフレームＤ１を検出した場合は、ゼロインサーション検出部８、ＣＲＣＣデコード部９、受信データバッファ処理部１０の処理は実行せず、最速で制御ＣＰＵに割り込みを通知する。
例えば、周辺デバイス５２がウォッチドッグ回路を有し、ウォッチドッグオーバーエラーを検出した場合は、直ちに制御ＣＰＵ５１に通知して他周辺デバイスや外部回路の停止処理を行う必要がある。本発明によりデータフレームの受信手続きのタイムラグを省き、直ちに制御ＣＰＵ５１に通知できるため、制御ＣＰＵ５１はウォッチドッグオーバーエラーを検出後、迅速に停止処理を行うことができるのである。
【００１０】
図３は割り込み信号Ｉ２が制御ＣＰＵ５１に通知されるまでのタイムチャートである。スタートフラグを２回連続検出後直ちに制御ＣＰＵ５１へと割り込みＩ１を通知することが可能となり、システムを高速に運転することが可能となることを示している。
このように、二次局に周辺デバイスから割り込み信号が入力されたとき、割り込み入力を表す割り込みフレームを生成した後直ちに一次局に割り込みフレームを送信し、一次局制御部で、割り込みフレームを検出し、検出した場合直ちに制御ＣＰＵに割り込みを通知するので、二次局から一次局への割り込みを、迅速に通知することができるのである。
【図面の簡単な説明】
【００１１】
【図１】本発明の同期シリアルシステムの構成を示すブロック図
【図２】割り込みフレームを示す図
【図３】割り込み信号が制御ＣＰＵに通知されるまでのタイミング図
【図４】従来の同期シリアルシステムの構成を示すブロック図
【図５】データフレームを示す図
【図６】従来の割り込み信号が制御ＣＰＵに通知されるまでのタイミング図
【符号の説明】
【００１２】
１、１ａ  一次局
２、２２、２２ａ  入出力制御部
３、２７  送信データバッファ処理部
４、２８  ＣＲＣＣ発生部
５、２９  ゼロインサーション補正部
６、３０  送信制御部
７、７ａ、２３  受信制御部
８、２４  ゼロインサーション検出部
９、２５  ＣＲＣＣデコード部
１０、２６  受信データバッファ処理部
１１  割り込み検出部
２１、２１ａ  二次局
３１  割り込み判別部
３２  割り込みフレーム生成部
５１  制御ＣＰＵ
５２  周辺デバイス
【図１】
2008181276.tif 000003
【図２】
2008181276.tif 000004
【図３】
2008181276.tif 000005
【図４】
2008181276.tif 000006
【図５】
2008181276.tif 000007
【図６】
2008181276.tif 000008