(57)【要約】【課題】不揮発性半導体メモリ素子及びその製造方法を提供する。【解決手段】半導体基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成され、遷移金属がドーピングされた誘電膜を含む電荷トラップ層と、電荷トラップ層上に形成されたブロッキング絶縁膜と、ブロッキング絶縁膜上に形成されたゲート電極と、を備えることを特徴とする不揮発性半導体メモリ素子である。ここで、誘電膜は、ＨｆＯ２膜のような高誘電膜であることが望ましい。これにより、高誘電膜内に遷移金属をドーピングして深いトラップを形成させるため、不揮発性半導体メモリ素子のリテンション特性を改善しうる。【選択図】図２
2008034814.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成され、遷移金属がドーピングされた誘電膜を含む電荷トラップ層と、
前記電荷トラップ層上に形成されたブロッキング絶縁膜と、
前記ブロッキング絶縁膜上に形成されたゲート電極と、を備えることを特徴とする不揮発性半導体メモリ素子。
【請求項２】
前記誘電膜は、ＳｉｘＯｙ膜、ＨｆｘＯｙ膜、ＺｒｘＯｙ膜、ＳｉｘＮｙ膜、ＡｌｘＯｙ膜、ＨｆｘＳｉｙＯｚＮｋ膜、ＨｆｘＯｙＮｚ膜及びＨｆｘＡｌｙＯｚ膜で構成されたグループから選択される何れか一つであることを特徴とする請求項１に記載の不揮発性半導体メモリ素子。
【請求項３】
前記遷移金属は、ｄ軌道に原子が電子を有する金属であることを特徴とする請求項１に記載の不揮発性半導体メモリ素子。
【請求項４】
前記誘電膜は、ＨｆｘＯｙ膜であり、前記誘電膜内にドーピングされた遷移金属は、Ｔａ、Ｖ、Ｒｕ及びＮｂで構成されたグループから選択される一つ以上の遷移金属であることを特徴とする請求項２に記載の不揮発性半導体メモリ素子。
【請求項５】
前記誘電膜は、ＡｌｘＯｙ膜であり、前記誘電膜内にドーピングされた遷移金属は、Ｗ、Ｒｕ、Ｍｏ、Ｎｉ、Ｎｂ、Ｖ、Ｔｉ及びＺｎで構成されたグループから選択される一つ以上の遷移金属であることを特徴とする請求項２に記載の不揮発性半導体メモリ素子。
【請求項６】
前記遷移金属は、０.０１％〜１５％でドーピングされたことを特徴とする請求項１に記載の不揮発性半導体メモリ素子。
【請求項７】
前記遷移金属は、前記誘電膜内に電子トラップと正孔トラップとを同時に形成するように少なくとも２種類以上ドーピングされたことを特徴とする請求項１に記載の不揮発性半導体メモリ素子。
【請求項８】
半導体基板上にトンネル絶縁膜用の第１絶縁膜を形成する工程と、
前記第１絶縁膜上に電荷トラップ層として遷移金属がドーピングされた誘電膜を形成する工程と、
前記遷移金属がドーピングされた誘電膜上にブロッキング絶縁膜用の第２絶縁膜を形成する工程と、
前記第２絶縁膜上にゲート電極用の導電膜を形成する工程と、
前記導電膜、第２絶縁膜、遷移金属がドーピングされた誘電膜及び第１絶縁膜をパターニングしてトンネル絶縁膜、電荷トラップ層、ブロッキング絶縁膜及びゲート電極が順次に積層されたゲート構造物を形成する工程と、を含むことを特徴とする不揮発性半導体メモリ素子の製造方法。
【請求項９】
前記誘電膜は、ＳｉｘＯｙ膜、ＨｆｘＯｙ膜、ＺｒｘＯｙ膜、ＳｉｘＮｙ膜、ＡｌｘＯｙ膜、ＨｆｘＳｉｙＯｚＮｋ膜、ＨｆｘＯｙＮｚ膜及びＨｆｘＡｌｙＯｚ膜で構成されたグループから選択される何れか一つであることを特徴とする請求項８に記載の不揮発性半導体メモリ素子の製造方法。
【請求項１０】
前記遷移金属がドーピングされた誘電膜は、スパッタリング方式で形成することを特徴とする請求項８に記載の不揮発性半導体メモリ素子の製造方法。
【請求項１１】
前記遷移金属がドーピングされた誘電膜は、原子層蒸着方式で形成することを特徴とする請求項８に記載の不揮発性半導体メモリ素子の製造方法。
【請求項１２】
前記遷移金属がドーピングされた誘電膜は、化学気相蒸着方式で形成することを特徴とする請求項８に記載の不揮発性半導体メモリ素子の製造方法。
【請求項１３】
前記遷移金属がドーピングされた誘電膜は、前記第１絶縁膜上に未ドーピング誘電膜を形成した後に、前記未ドーピング誘電膜内に遷移金属原子をイオン注入して形成することを特徴とする請求項８に記載の不揮発性半導体メモリ素子の製造方法。
【請求項１４】
前記遷移金属がドーピングされた誘電膜は、少なくとも８００℃以上の温度で形成することを特徴とする請求項８に記載の不揮発性半導体メモリ素子の製造方法。
【請求項１５】
前記遷移金属がドーピングされた誘電膜を形成する工程後に、前記遷移金属がドーピングされた誘電膜を少なくとも８００℃以上の温度でアニーリングする工程をさらに含むことを特徴とする請求項８に記載の不揮発性半導体メモリ素子の製造方法。
【請求項１６】
前記アニーリングは、酸素雰囲気または窒素雰囲気で行うことを特徴とする請求項１５に記載の不揮発性半導体メモリ素子の製造方法。
【請求項１７】
前記アニーリングは、急速熱処理方式または電気炉熱処理方式で行うことを特徴とする請求項１５に記載の不揮発性半導体メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ素子に係り、さらに詳細には、データ維持特性を改善できる不揮発性半導体メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
長時間安全に保存せねばならないデータの量が増加し、メモリスティックのように一ヵ所で作業した結果を他の所に移動させるのに使われるデータ保存手段が普及しつつ、不揮発性半導体メモリ装置、特に電気的にデータの保存及び消去が可能でありつつ、電源が供給されなくても保存されたデータをそのまま保存できる不揮発性半導体メモリ装置への関心が高まっている。
【０００３】
不揮発性半導体メモリ装置を構成する基本要素であるメモリセルの構成は、不揮発性半導体メモリ装置が使われる分野によって変わる。
例えば、現在広く使われている高容量の不揮発性半導体メモリ装置として、ＮＡＮＤ（Ｎｏｔ Ａｎｄ）型フラッシュ半導体メモリ装置のメモリセルの場合に、そのトランジスタのゲート構造物は、電荷が保存される、すなわちデータが保存されるフローティングゲートとそれを制御するコントロールゲートとが順次に積層された構造を有することが一般的である。
【０００４】
しかし、従来のフラッシュ半導体メモリ装置は、フローティングゲート物質としてドーピングされたポリシリコンのような導電物質を使用するため、高集積化時に隣接したゲート構造物の間に寄生キャパシタンスが大きくなるという問題がある。
これにより、最近には、フラッシュ半導体メモリ装置のかかる問題を解消するために、ＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）あるいはＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）のようなＭＯＩＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｉｎｓｕｌａｔｏｒ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）メモリ素子と呼ばれる不揮発性半導体メモリ装置が提案され、それについての研究が活発に進められている。ここで、ＳＯＮＯＳは、コントロールゲート物質としてシリコンを使用し、ＭＯＮＯＳは、コントロールゲート物質として金属を使用するという点で差がある。
【０００５】
ＭＯＩＯＳメモリ素子は、電荷を保存する手段として、フローティングゲートの代りに、シリコン窒化膜（Ｓｉ３Ｎ４）のような電荷トラップ層を使用する。すなわち、ＭＯＩＯＳメモリ素子は、フラッシュ半導体メモリ装置のメモリセルの構成で、基板とコントロールゲートとの間の積層物（フローティングゲートとその上下に積層された絶縁層とで構成された積層物）を酸化膜、窒化膜及び酸化膜が順次に積層された積層物（ＯＮＯ）に代替したものであって、前記窒化膜に電荷がトラップされるにつれて、しきい電圧が移動される特性を利用するメモリ素子である。
【０００６】
図１は、ＳＯＮＯＳメモリ素子（以下、従来のＳＯＮＯＳ素子という）の基本構造を示す断面図である。
図１を参照すれば、従来のＳＯＮＯＳ素子で、ソース領域Ｓとドレイン領域Ｄとの間の半導体基板１０上に、すなわち、チャンネル領域上に両端がソース及びドレイン領域Ｓ,Ｄと接触する第１シリコン酸化膜（ＳｉＯ２）１２が形成されている。第１シリコン酸化膜１２は、電荷のトンネルリングのための膜である。第１シリコン酸化膜１２上にシリコン窒化膜（Ｓｉ３Ｎ４）１４が形成されている。シリコン窒化膜１４は、実質的にデータが保存される物質膜であって、第１シリコン酸化膜１２をトンネリングした電荷がトラップされる。このようなシリコン窒化膜１４上に前記電荷がシリコン窒化膜１４を通過して上側に移動することを遮断するためのブロッキング絶縁膜として第２シリコン酸化膜１６が形成されている。第２シリコン酸化膜１６上には、ゲート電極１８が形成されている。
【０００７】
しかし、図１に示された従来のＳＯＮＯＳ素子のようなＭＯＩＯＳ素子は、シリコン窒化膜１４及びシリコン酸化膜１２,１６の誘電率が低く、シリコン窒化膜１４内にトラップサイト密度が不十分であり、動作電圧が高く、データの記録（プログラミング）及び消去速度が遅く、保存されたデータを保存する時間であるリテンション時間も長くないという問題がある。
【０００８】
最近には、前記ブロッキング絶縁膜としてシリコン酸化膜の代わりに、アルミニウム酸化膜（Ａｌ２Ｏ３）を使用することによって、前記シリコン酸化膜を使用した時よりプログラミング速度及びリテンション特性が改善されたという事実が報告されたことがある。
しかし、アルミニウム酸化膜材質のブロッキング絶縁膜がシリコン窒化膜から電荷が漏れることをある程度抑制することができるが、シリコン窒化膜自体内のトラップサイト密度は、依然として十分でないため、アルミニウム酸化膜の使用によるリテンション特性の改善程度は微小である。
【０００９】
さらに詳細には、従来のＳＯＮＯＳ素子で電荷トラップ層として利用されるシリコン窒化膜は、非晶質であり、その内部に形成されるトラップは、通常、非化学量論的組成によるものであるため、価電帯と伝導帯との間隔が比較的狭く、トラップのエネルギーレベルが価電帯と伝導帯との間で多少広い分布を有する。これにより、トラップのエネルギーレベルの終端が伝導帯または価電帯と隣接する。また、シリコン窒化膜の誘電率が約７〜７.８と低いことと関連して、その内部に形成されうるトラップサイトの密度が低い。
【００１０】
このような理由で、従来のシリコン窒化膜内には、十分に多くのトラップサイトが作れないだけでなく、形成されるトラップエネルギーレベルの終端が伝導帯または価電帯と隣接して、トラップに捕獲された電荷が熱的刺激によって励起される可能性が大きい。したがって、従来のシリコン窒化膜としては、所望のリテンション時間を得るのに限界がある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明が解決しようとする技術的課題は、前記従来の技術の問題点を改善するためのものであって、従来のシリコン窒化膜よりも高い密度のトラップサイトを有するだけでなく、それと共に、熱的刺激に安定的であり、かつ不連続なエネルギーレベルを有する電荷トラップを有して優秀なリテンション特性が表せる電荷トラップ層を備える不揮発性半導体メモリ素子を提供することである。
本発明が解決しようとする他の技術的課題は、前記不揮発性半導体メモリ素子の製造方法を提供することである。
【課題を解決するための手段】
【００１２】
前記課題を達成するために、本発明は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成され、遷移金属がドーピングされた誘電膜を含む電荷トラップ層と、前記電荷トラップ層上に形成されたブロッキング絶縁膜と、前記ブロッキング絶縁膜上に形成されたゲート電極と、を備えることを特徴とする不揮発性半導体メモリ素子を提供する。
【００１３】
ここで、前記誘電膜は、ＳｉｘＯｙ膜、ＨｆｘＯｙ膜、ＺｒｘＯｙ膜、ＳｉｘＮｙ膜、ＡｌｘＯｙ膜、ＨｆｘＳｉｙＯｚＮｋ膜、ＨｆｘＯｙＮｚ膜及びＨｆｘＡｌｙＯｚ膜で構成されたグループから選択される何れか一つでありうる。
前記遷移金属は、ｄ軌道に原子が電子を有する金属である。
前記誘電膜がＨｆｘＯｙ膜である場合に、前記誘電膜内にドーピングされる遷移金属は、Ｔａ、Ｖ、Ｒｕ及びＮｂで構成されたグループから選択される一つ以上の遷移金属であることが望ましい。
【００１４】
前記誘電膜がＡｌｘＯｙ膜である場合に、前記誘電膜内にドーピングされた遷移金属は、Ｗ、Ｒｕ、Ｍｏ、Ｎｉ、Ｎｂ、Ｖ、Ｔｉ及びＺｎで構成されたグループから選択される一つ以上の遷移金属であることが望ましい。
前記遷移金属は、０.０１％〜１５％でドーピングされうる。
前記遷移金属は、前記誘電膜内に電子トラップと正孔トラップとを同時に形成するように少なくとも２種類以上ドーピングされうる。
【００１５】
また、前記課題を達成するために、本発明は、半導体基板上にトンネル絶縁膜用の第１絶縁膜を形成する工程と、前記第１絶縁膜上に電荷トラップ層として遷移金属がドーピングされた誘電膜を形成する工程と、前記遷移金属がドーピングされた誘電膜上にブロッキング絶縁膜用の第２絶縁膜を形成する工程と、前記第２絶縁膜上にゲート電極用の導電膜を形成する工程と、前記導電膜、第２絶縁膜、遷移金属がドーピングされた誘電膜及び第１絶縁膜をパターニングしてトンネル絶縁膜、電荷トラップ層、ブロッキング絶縁膜及びゲート電極が順次に積層されたゲート構造物を形成する工程と、を含むことを特徴とする不揮発性半導体メモリ素子の製造方法を提供する。
【００１６】
ここで、前記誘電膜は、ＳｉｘＯｙ膜、ＨｆｘＯｙ膜、ＺｒｘＯｙ膜、ＳｉｘＮｙ膜、ＡｌｘＯｙ膜、ＨｆｘＳｉｙＯｚＮｋ膜、ＨｆｘＯｙＮｚ膜及びＨｆｘＡｌｙＯｚ膜で構成されたグループから選択される何れか一つでありうる。
前記遷移金属がドーピングされた誘電膜は、スパッタリング方式で形成しうる。
前記遷移金属がドーピングされた誘電膜は、原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）方式で形成しうる。
【００１７】
前記遷移金属がドーピングされた誘電膜は、化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）方式で形成しうる。
前記遷移金属がドーピングされた誘電膜は、前記第１絶縁膜上に未ドーピング誘電膜を形成した後に、前記未ドーピング誘電膜内に遷移金属原子をイオン注入して形成しうる。
前記遷移金属がドーピングされた誘電膜は、少なくとも８００℃以上の温度で形成することが望ましい。
【００１８】
本発明の不揮発性半導体メモリ素子の製造方法は、前記遷移金属がドーピングされた誘電膜を形成する工程後に、前記遷移金属がドーピングされた誘電膜を少なくとも８００℃以上の温度でアニーリングする工程をさらに含みうる。
前記アニーリングは、酸素または窒素雰囲気で行える。
前記アニーリングは、急速熱処理（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ：ＲＴＡ）または電気炉熱処理方式で行える。
【発明の効果】
【００１９】
本発明では、遷移金属がドーピングされて深いトラップが形成された誘電膜（望ましくは、高誘電膜）を電荷トラップ層として使用する。この場合、電荷トラップ内に形成されるトラップの熱的安定性が従来よりも非常に優秀であるだけでなく、トラップの密度も従来よりも高い。したがって、本発明は、不揮発性半導体メモリ素子のリテンション特性を改善しうる。
それと共に、本発明は、不揮発性半導体メモリ素子のメモリウィンドウを広げられて、マルチビットプログラミング素子の製造時に有利に適用されうる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態による不揮発性半導体メモリ素子を添付された図面を参照して詳細に説明する。この過程で図面に示された層や領域の厚さは、明細書の明確性のために多少誇張して示した。
実施形態を説明する前に、本発明の技術的な原理を簡略に説明すれば、次の通りである。
【００２１】
本発明では、不揮発性半導体メモリ素子の電荷トラップ層として誘電率が約１０以上である高誘電膜を使用し、前記高誘電膜内に遷移金属をドーピングすることによって熱的刺激に安定的な深いトラップを形成する。
深いトラップは、価電帯と伝導帯とから遠く離隔されたエネルギーレベルを有し、このような深いトラップに充填された電子または正孔は、熱的刺激によって容易に伝導帯や価電帯に励起されない。一方、深いトラップに対応する浅いトラップは、伝導帯の真下や価電帯の真上のエネルギーレベルを有し、このような浅いトラップに充填された電子または正孔は、熱的刺激によって容易に励起されて電気伝導に寄与する。
【００２２】
前述したように、本発明では、電荷トラップ内に熱的刺激に対して安定的な深いトラップを設けるが、この場合にトラップされた電荷は、容易に励起されないので、不揮発性メモリ素子のリテンション特性が改善される。さらに、本発明で形成する深いトラップのエネルギーレベルは、ドーピングされる遷移金属の種類によって適切に調節され、その分布が広くなく、かつ不連続的であるため、適切に選択された遷移金属によって形成されたトラップ内に捕獲された電荷は、熱的に励起される可能性がさらに小さい。
【００２３】
特に、本発明では、前記深いトラップを高誘電膜内に形成するが、高誘電膜は、誘電率が高くて、等価換算厚（Ｅｑｕｉｖａｌｅｎｃｅ Ｏｆ Ｔｈｉｃｋｎｅｓｓ：ＥＯＴ）で従来のシリコン窒化膜より多くの電荷トラップを有しうる。また、高誘電膜は、従来の非晶質のシリコン窒化膜と異なり、よく結晶化されているため、本質的にその内部に形成されるトラップの安定性が高い。
【００２４】
このような理由で、本発明は、電荷トラップ層のトラップサイトの密度を高めると共に、トラップの熱的安定性を高めて不揮発性半導体メモリ素子のリテンション特性を改善しうる。
図２は、本発明の実施形態による不揮発性メモリ半導体素子の断面図である。
図２を参照すれば、半導体基板２０上にトンネル絶縁膜２２が形成されている。前記トンネル絶縁膜２２は、シリコン酸化膜でありうる。前記トンネル絶縁膜２２上には、遷移金属がドーピングされた誘電膜で形成された電荷トラップ層２４が形成される。前記電荷トラップ層２４上には、ブロッキング絶縁膜２６が形成され、前記ブロッキング絶縁膜２６上には、ゲート電極２８が形成される。前記ブロッキング絶縁膜２６は、シリコン酸化膜またはアルミニウム酸化膜であり、前記ゲート電極２８は、ドーピングされたポリシリコン膜または金属膜でありうる。そして、前記トンネル絶縁膜２２、前記電荷トラップ層２４、前記ブロッキング絶縁膜２６及び前記ゲート電極２８が順次に積層されたゲート構造物の両側の基板２０内には、ソース及びドレイン領域Ｓ,Ｄが形成されている。ソース領域Ｓとドレイン領域Ｄとの間の半導体基板２０の表面部、すなわち、ゲート構造物に対応する半導体基板２０の表面部は、チャンネル領域である。
【００２５】
以下では、本発明の電荷トラップ層２４についてさらに詳細に説明する。
本発明の電荷トラップ層２４は、ｄ軌道に原子が電子を有する、遷移金属原子がドーピングされた誘電膜である。このとき、前記誘電膜は、誘電率が１０以上であるＨｆｘＯｙ膜、ＺｒｘＯｙ膜、ＡｌｘＯｙ膜、ＨｆｘＳｉｙＯｚＮｋ膜、ＨｆｘＯｙＮｚ膜及びＨｆｘＡｌｙＯｚ膜で構成されたグループから選択される何れか一つの高誘電膜であることが望ましいが、場合によっては、ＳｉｘＯｙ膜またはＳｉｘＮｙ膜でありうる。
【００２６】
前記誘電膜内にドーピングされる遷移金属は、１種類でもあり、場合によっては、２種類でもある。ドーピングされる遷移金属が２種類以上である場合、さらに多くの数の電子トラップと正孔トラップとを同時に形成しうる。ドーピングされる遷移金属の濃度は、０.０１％〜１５％が適切である。
【００２７】
もし、欠陥なしに完壁な構造を有するＨｆＯ２膜内にＴａ、Ｖ、Ｒｕ、Ｎｂ、Ｍｎ、Ｐｄ、Ｉｒ及びＳｂなどの遷移金属がドーピングされれば、ドーピングされる遷移金属の再外郭の電子の数がＨｆのそれと異なるので、結合に参加しない剰余電子や正孔が発生する。このように発生した剰余電子と正孔とは、それぞれ正孔トラップと電子トラップとして作用しうる。
【００２８】
ＨｆｘＯｙ膜内に遷移金属がドーピングされれば、ドーピングされた遷移金属原子は、Ｈｆ（ハフニウム）原子やＯ（酸素）原子に置換されるか、ＨｆｘＯｙ単位セルの内部に入るか、または既存原子の空席に入ることもできるが、それにより形成されるトラップの安定的なエネルギーレベルは、量子力学的な計算によって決定される。したがって、トラップのエネルギーレベルは、ドーピングされる遷移金属の種類によって変わりうる。
図３Ａ及び図３Ｂは、ＨｆＯ２膜内にそれぞれＨｆ及びＯの空席が生じた時に、それにより発生するトラップのエネルギーレベルを示す。
【００２９】
図４Ａないし図４Ｈは、ＨｆＯ２膜内にドーピングされたＴａ、Ｖ、Ｒｕ、Ｎｂ、Ｍｎ、Ｐｄ、Ｉｒ及びＳｂがＨｆまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを計算した結果を示す。図示されたトラップエネルギーレベルの矢印は、剰余電子が充填されているということを意味し、このような剰余電子が離脱する時に正孔が捕獲されうる。逆に、空席のトラップエネルギーレベルは、正孔が存在するということを意味し、このような正孔に電子が捕獲されうる。また、‘Ａ（Ｂ）’は、ＡがＢに置換されたということを意味する。
【００３０】
図４Ａを参照すれば、ＴａがＨｆに置換された場合に、Ｔａ原子当り３個の電子及び１個の正孔を捕獲しうる。そして、ＴａがＯに置換された場合に、ＨｆＯ２膜内にｎ型不純物がドーピングされた効果が現れ、それと共に多数の正孔を捕獲しうるトラップが発生する。ＴａがＯに置換された場合に、正孔トラップのみが深いトラップとして作用しうる。
【００３１】
図４Ｂを参照すれば、ＶがＨｆに置換された場合に、Ｖ原子当り９個の電子及び１個の正孔を捕獲しうる。そして、ＶがＯに置換された場合に、ＨｆＯ２膜内にｎ型不純物がドーピングされた効果が現れ、それと共に多数の正孔を捕獲できる深いトラップが発生する。
【００３２】
図４Ｃを参照すれば、ＲｕがＨｆに置換された場合に、Ｒｕ原子当り６個の電子及び４個の正孔を捕獲しうる。ここで、６個の電子を捕獲できる電子トラップが深いトラップとして作用しうる。そして、ＲｕがＯに置換された場合に、Ｒｕ原子当り１０個の正孔を捕獲しうる。
【００３３】
図４Ｄを参照すれば、ＮｂがＨｆに置換された場合、Ｎｂ原子当り３個の電子及び１個の正孔を捕獲しうる。
図４Ｅを参照すれば、ＭｎがＨｆに置換された場合、Ｍｎ原子当り７個の電子及び３個の正孔を捕獲しうる。ここで、６個の電子を捕獲できる電子トラップが深いトラップとして作用しうる。
【００３４】
図４Ｆを参照すれば、ＰｄがＨｆに置換された場合、Ｐｄ原子当り４個の電子及び２個の正孔を捕獲しうる。
図４Ｇを参照すれば、ＩｒがＨｆに置換された場合に、Ｉｒ原子当り５個の電子及び５個の正孔を捕獲しうる。このとき、価電帯と隣接した位置にある正孔トラップは、深いトラップとして作用できない。
【００３５】
図４Ｈを参照すれば、ＳｂがＨｆに置換された場合に、Ｓｂ原子当り１個の電子及び１個の正孔を捕獲しうる。
図４Ａないし図４Ｈに示された結果によれば、Ｔａ、Ｖ、Ｒｕ及びＮｂがＨｆＯ２膜内に深いトラップを形成すると共に、さらに多くのトラップサイトを作る。したがって、電荷トラップ層２４として使用する高誘電膜がＨｆＯ２膜である場合に、ドーピングされる遷移金属としては、Ｔａ、Ｖ、Ｒｕ及びＮｂなどが適当である。このようにドーピングされる遷移金属によって形成されるトラップのエネルギーレベルを計算したシミュレーション結果を利用すれば、誘電膜及び所望の目的に適切な遷移金属がいかなるものであるか分かる。
【００３６】
一方、図５は、ＨｆｘＯｙ膜のＨｆとＯとの組成比の変化による条件別の形成エネルギーの変化を示すグラフである。ここで、‘Ａ（Ｂ）’は、ＡがＢに置換されるのに必要なエネルギーを意味し、‘Ａ ｖａｃａｎｃｙ’は、Ａの空席が発生するのに必要なエネルギーを意味する。
【００３７】
図５を参照すれば、化学量論的な組成であるＨｆＯ２膜である場合、Ｔａ（Ｏ）、Ｖ（Ｏ）及びＲｕ（Ｏ）がそれぞれＴａ（Ｈｆ）、Ｖ（Ｈｆ）及びＲｕ（Ｈｆ）より大きいので、Ｔａ、Ｖ及びＲｕ原子は、ＯではないＨｆに置換される可能性が大きい。このような形成エネルギーは、ＨｆとＯとの組成変化によって変わり、これを表す結果グラフは、遷移金属の適切なドーピング条件を選択するのに活用されうる。
【００３８】
図６は、周期律表上に本発明で使用可能な遷移金属（点線内部：Ｔ領域）を示す図面である。前記図４Ａないし図４Ｈに示された結果に基づけば、前記Ｔ領域で右側原子であるほどそれによる電子トラップの数が増加し、下側原子であるほどそれによるトラップエネルギーレベルが高まる傾向があるということが分かる。
【００３９】
一方、本出願人は、高誘電膜でありつつも非晶質であるＡｌｘＯｙ膜内に遷移金属をドーピングした場合についてもシミュレーションを行った。ＡｌｘＯｙ膜内にドーピングされた遷移金属原子は、前記ＨｆｘＯｙと同様に、Ａｌ（アルミニウム）原子やＯ（酸素）原子に置換されるか、ＡｌｘＯｙ単位セルの内部に入るか、または既存原子の空席に入ることもできるが、それにより形成されるトラップの安定的なエネルギーレベルは、量子力学的計算によって決定される。
【００４０】
図７Ａ及び図７Ｂは、Ａｌ２Ｏ３膜内にそれぞれＡｌ及びＯの空席が生じた時に、それにより発生するトラップのエネルギーレベルを示す図面である。
図８Ａないし図８Ｈは、Ｚｎ、Ｗ、Ｍｏ、Ｒｕ、Ｓｉ、Ｈｆ、Ｎｉ及びＰｔがＡｌ２Ｏ３膜内のＡｌまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを計算した結果を示す。図示されたトラップエネルギーレベルの矢印は、剰余電子が充填されているということを意味し、このような剰余電子が離脱する時に正孔が捕獲されうる。逆に、空席のトラップエネルギーレベルは、正孔が存在するということを意味し、このような正孔に電子が捕獲されうる。また、‘Ａ（Ｂ）’は、ＡがＢの席に置換されたということを意味する。
【００４１】
図８Ａを参照すれば、ＺｎがＡｌに置換された場合に、トラップが発生せず、単にｐ型不純物がドーピングされた効果が現れ、ＺｎがＯに置換された場合に、正孔を捕獲しうるトラップが発生する。
図８Ｂを参照すれば、ＷがＡｌに置換された場合に、Ｗ原子当り３個の電子及び３個の正孔を捕獲しうる。そして、ＷがＯに置換された場合に、８個の正孔及び２個の電子を捕獲しうる。
【００４２】
図８Ｃを参照すれば、ＭｏがＡｌに置換された場合に、Ｍｏ原子当り３個の電子及び３個の正孔を捕獲しうる。そして、ＭｏがＯに置換された場合に、８個の正孔及び２個の電子を捕獲しうる。
図８Ｄを参照すれば、ＲｕがＡｌに置換された場合に、Ｒｕ原子当り５個の電子及び５個の正孔を捕獲しうる。そして、ＲｕがＯに置換された場合に、１０個の正孔を捕獲しうる。
【００４３】
図８Ｅを参照すれば、ＳｉがＡｌに置換された場合に、トラップが発生せず、ｎ型不純物がドーピングされた効果が現れる。
図８Ｆを参照すれば、ＨｆがＡｌに置換された場合に、電子及び正孔トラップが何れも発生するが、この時に発生したトラップは、多少低いレベルのトラップとなる可能性がある。
【００４４】
図８Ｇを参照すれば、ＮｉがＡｌに置換された場合に、多数の電子及び正孔トラップが何れも発生するが、この中の一部は、価電帯に近く位置している。
図８Ｈを参照すれば、ＰｔがＡｌに置換された場合に、多数の電子及び正孔トラップが発生する。
【００４５】
図８Ａないし図８Ｈに示された結果によれば、Ｗ、Ｒｕ、Ｍｏ、Ｎｉ、Ｎｂ、Ｖ、Ｔｉ及びＺｎがＡｌ２Ｏ３膜内に深いトラップを形成すると共に、さらに多くのトラップサイトを作る。したがって、電荷トラップ層２４として使用する高誘電膜がＡｌ２Ｏ３膜である場合、ドーピングされる遷移金属としては、Ｗ、Ｒｕ、Ｍｏ、Ｎｉ及びＺｎなどが適当である。そして、その他のＮｂ、Ｖ及びＴｉもＡｌ２Ｏ３膜にドーピングされる遷移金属として適当である。このようにドーピングされる遷移金属によって形成されるトラップのエネルギーレベルを計算したシミュレーション結果を利用すれば、誘電膜及び所望の目的に適切な遷移金属がいかなるものであるか分かる。
【００４６】
一方、図９は、ＡｌｘＯｙ膜のＡｌとＯとの組成比の変化による条件別の形成エネルギーの変化を示すグラフである。ここで、‘Ａ（Ｂ）’は、ＡがＢに置換されるのに必要なエネルギーを意味し、‘Ａ ｖａｃａｎｃｙ’は、Ａの空席が発生するのに必要なエネルギーを意味する。
【００４７】
図９を参照すれば、化学量論的な組成であるＡｌ２Ｏ３膜である場合、Ｗ（Ｏ）、Ｒｕ（Ｏ）及びＭｏ（Ｏ）がそれぞれＷ（Ａｌ）、Ｒｕ（Ａｌ）及びＭｏ（Ａｌ）より大きいので、Ｗ、Ｒｕ及びＭｏ原子は、ＯではないＡｌに置換される可能性が大きい。このような形成エネルギーは、ＡｌとＯとの組成変化によって変わり、これを表す結果グラフは、遷移金属の適切なドーピング条件を選択するのに活用されうる。
【００４８】
次いで、このような本発明の実施形態による不揮発性半導体メモリ素子の特性を糾明するために、本発明者が実施した実験結果について説明する。
図１０Ａないし図１０Ｃは、本発明の効果を証明するために製造したサンプルの断面図である。ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ形態のサンプルを利用すれば、さらに正確な評価がなされうるが、実験の便宜上、図１０Ａないし図１０Ｃのような単純な構造のサンプルを製造する。三つのサンプルが何れもシリコン基板、シリコン酸化膜（ＳｉＯ２）、ストレージノード（ＳＮ１,ＳＮ２,ＳＮ３）及び白金（Ｐｔ）電極が順次に積層された構造物である。図１０Ａのサンプル１のストレージノードＳＮ１は、未ドーピングＨｆＯ２単一膜であり、図１０Ｂのサンプル２のストレージノードＳＮ２は、未ドーピングＳｉ３Ｎ４膜と未ドーピングＨｆＯ２との積層膜であり、図１０Ｃのサンプル３のストレージノードＳＮ３は、ＴａがドーピングされたＨｆＯ２膜と未ドーピングＨｆＯ２膜との積層膜である。図１１は、サンプル３のＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）断面写真である。
【００４９】
前記３サンプルそれぞれのキャパシタンス−電圧特性を測定した結果は、図１２Ａないし図１２Ｃの通りである。図１２Ａは、サンプル１の結果であり、図１２Ｂは、サンプル２の結果であり、図１２Ｃは、サンプル３の結果である。
図１２Ａないし図１２Ｃを参照すれば、前記３サンプルの履歴曲線の中央部の幅Ｗ１,Ｗ２,Ｗ３のうち、サンプル３の中央部の幅Ｗ３が最も広いということが確認できる。これは、サンプル３のストレージノードＳＮ３内に形成された電荷トラップの数が最も多いということを意味するが、これは、ＴａがドーピングされたＨｆＯ２膜に起因した結果である。
【００５０】
このように、本発明によれば、不揮発性半導体メモリ素子として利用される電荷トラップ層のキャパシタンス−電圧の履歴曲線の中央部の幅、すなわち、ウィンドウを増大させうる。これは、メモリウィンドウが増大するということを意味するので、本発明の方法を利用すれば、マルチビットプログラミングの可能な不揮発性半導体メモリ素子の製造も可能である。
【００５１】
図１３は、サンプル３の動作速度特性を示すグラフである。
図１３を参照すれば、プログラミング／消去時にパルス電流の維持時間によってフラットバンド電圧Ｖが変化する速度が分かるが、プログラミング速度に比べて、消去速度が多少遅いということが確認できる。すなわち、プログラミング時より消去時のフラットバンド電圧の変化速度が多少遅いが、これは、ＴａがドーピングされたＨｆＯ２膜内に深いトラップが多数形成されたという事実を反証する。
【００５２】
図１４は、従来の技術による電荷トラップ層（シリコン窒化膜）を有する不揮発性メモリ素子のリテンション特性を示すグラフであり、図１５は、本発明に該当するサンプル３のリテンション特性を示すグラフである。
図１４と図１５とを比較すれば、従来の電荷トラップ層の場合、経時的に電流が漏れてフラットバンド電圧Ｖが多少変化するが、本発明に該当するサンプル３の場合、測定範囲内で経時的にフラットバンド電圧Ｖの変動がほとんど発生しないということが分かる。このような結果から、深いトラップを利用する本発明の場合、従来よりも長いリテンション時間が保証されるということが分かる。
【００５３】
以下では、図１６Ａ及び図１６Ｂを参照して、本発明の実施形態による不揮発性半導体メモリ素子の製造方法を説明する。
図１６Ａ及び図１６Ｂは、本発明の実施形態による不揮発性半導体メモリ素子の製造方法を説明するための工程別断面図である。
図１６Ａを参照すれば、半導体基板２０上にトンネル絶縁膜用の第１絶縁膜２２ａを形成し、前記第１絶縁膜２２ａ上に電荷トラップ層として遷移金属がドーピングされた誘電膜２４ａを形成する。ここで、前記誘電膜は、ＨｆｘＯｙ膜、ＺｒｘＯｙ膜、ＡｌｘＯｙ膜、ＨｆｘＳｉｙＯｚＮｋ膜、ＨｆｘＯｙＮｚ膜及びＨｆｘＡｌｙＯｚ膜で構成されたグループから選択される何れか一つの高誘電膜であるか、または、ＳｉｘＯｙ膜またはＳｉｘＮｙ膜でありうる。
【００５４】
前記遷移金属がドーピングされた誘電膜２４ａは、下記の４つの方法で形成されうる。
第一に、前記遷移金属がドーピングされた誘電膜２４ａは、スパッタリング方式で形成されうる。このとき、遷移金属がドーピングされて成分比が調節された単一ターゲットを使用することもでき、独立した２個以上のターゲットを使用することもできる。
第二に、前記遷移金属がドーピングされた誘電膜２４ａは、ＡＬＤ方式で形成されうる。
第三に、前記遷移金属がドーピングされた誘電膜２４ａは、ＣＶＤ方式で形成されうる。このとき、遷移金属の前駆体を含み、成分比が調節された一つの混合ソースを使用することもでき、独立した２個以上のソースを使用することもできる。
第四に、前記遷移金属がドーピングされた誘電膜２４ａは、前記第１絶縁膜２２ａ上に未ドーピング誘電膜を形成した後に、前記未ドーピング誘電膜内に遷移金属原子をイオン注入して形成しうる。
【００５５】
前記４つの方法で、遷移金属のドーピング濃度は、適切に調節されうるが、このとき、遷移金属のドーピング濃度は、０.０１％〜１５％にすることが望ましい。
また、前記遷移金属がドーピングされた誘電膜２４ａは、少なくとも８００℃以上の温度で形成することが望ましいが、これを通じて、誘電膜の結晶構造が安定化し、ドーピングされた遷移金属原子が安定した席に置換して入れる。
【００５６】
もし、前記遷移金属がドーピングされた誘電膜２４ａの形成時に結晶構造の安定化が不十分であったならば、前記遷移金属がドーピングされた誘電膜２４ａを形成する工程後に、前記遷移金属がドーピングされた誘電膜２４ａを少なくとも８００℃以上の温度で後続アニーリングすることが望ましい。このとき、前記アニーリングは、酸素または窒素雰囲気で数十ないし数十分間行え、ＲＴＡまたは電気炉熱処理方式で行える。
【００５７】
このように、遷移金属がドーピングされた誘電膜２４ａを形成した後に、前記遷移金属がドーピングされた誘電膜２４ａ上にブロッキング絶縁膜用の第２絶縁膜２６ａを形成し、次いで、前記第２絶縁膜２６ａ上にゲート電極用の導電膜２８ａを形成する。
図１６Ｂを参照すれば、前記導電膜２８ａ、第２絶縁膜２６ａ、遷移金属がドーピングされた誘電膜２４ａ及び第１絶縁膜２２ａをゲート状にパターニングしてトンネル絶縁膜２２、電荷トラップ層２４、ブロッキング絶縁膜２６及びゲート電極２８が積層されたゲート構造物を形成する。
【００５８】
次いで、前記ゲート構造物の両側の半導体基板２０内に不純物をイオン注入してソース及びドレイン領域Ｓ,Ｄを形成する。
以後、図示していないが、公知の後続工程を順次に行って本発明の不揮発性半導体メモリ素子を製造する。
【００５９】
前記説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、望ましい実施形態の例示として解釈されねばならない。例えば、当業者ならば、本発明の実施形態でゲート構造物の構成をさらに多様化しうるであろう。したがって、本発明の範囲は、説明された実施形態によって決定されず、特許請求の範囲に記載された技術的思想によって決定されねばならない。
【産業上の利用可能性】
【００６０】
本発明は、不揮発性半導体メモリ素子関連の技術分野に適用可能である。
【図面の簡単な説明】
【００６１】
【図１】従来の技術による不揮発性半導体メモリ素子の一例であるＳＯＮＯＳ素子の断面図である。
【図２】本発明の実施形態による不揮発性半導体メモリ素子の断面図である。
【図３Ａ】ＨｆＯ２膜内にＨｆの空席が生じた時に、それにより発生するトラップのエネルギーレベルを示す図面である。
【図３Ｂ】ＨｆＯ２膜内にＯの空席が生じた時に、それにより発生するトラップのエネルギーレベルを示す図面である。
【図４Ａ】ＴａがＨｆＯ２膜内のＨｆまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図４Ｂ】ＶがＨｆＯ２膜内のＨｆまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図４Ｃ】ＲｕがＨｆＯ２膜内のＨｆまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図４Ｄ】ＮｂがＨｆＯ２膜内のＨｆまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図４Ｅ】ＭｎがＨｆＯ２膜内のＨｆまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図４Ｆ】ＰｄがＨｆＯ２膜内のＨｆまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図４Ｇ】ＩｒがＨｆＯ２膜内のＨｆまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図４Ｈ】ＳｂがＨｆＯ２膜内のＨｆまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図５】ＨｆｘＯｙ膜のＨｆとＯとの組成比の変化によるドーピング条件別の形成エネルギーの変化を示すグラフである。
【図６】周期律表上に本発明で使用可能な遷移金属を示す図面である。
【図７Ａ】Ａｌ２Ｏ３膜内にＡｌの空席が生じた時に、それにより発生するトラップのエネルギーレベルを示す図面である。
【図７Ｂ】Ａｌ２Ｏ３膜内にＯの空席が生じた時に、それにより発生するトラップのエネルギーレベルを示す図面である。
【図８Ａ】ＺｎがＡｌ２Ｏ３膜内のＡｌまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図８Ｂ】ＷがＡｌ２Ｏ３膜内のＡｌまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図８Ｃ】ＭｏがＡｌ２Ｏ３膜内のＡｌまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図８Ｄ】ＲｕがＡｌ２Ｏ３膜内のＡｌまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図８Ｅ】ＳｉがＡｌ２Ｏ３膜内のＡｌまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図８Ｆ】ＨｆがＡｌ２Ｏ３膜内のＡｌまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図８Ｇ】ＮｉがＡｌ２Ｏ３膜内のＡｌまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図８Ｈ】ＰｔがＡｌ２Ｏ３膜内のＡｌまたはＯに置換された時に、それにより発生しうるトラップのエネルギーレベルを示す図面である。
【図９】Ａｌ２Ｏ３膜のＡｌとＯとの組成比の変化によるドーピング条件別の形成エネルギーの変化を示すグラフである。
【図１０Ａ】本発明の効果を証明するために製造したサンプルの断面図である。
【図１０Ｂ】本発明の効果を証明するために製造したサンプルの断面図である。
【図１０Ｃ】本発明の効果を証明するために製造したサンプルの断面図である。
【図１１】図１０Ｃに示されたサンプル３のＴＥＭ断面写真である。
【図１２Ａ】図１０Ａに示されたサンプルのキャパシタンス−電圧特性を示すグラフである。
【図１２Ｂ】図１０Ｂに示されたサンプルのキャパシタンス−電圧特性を示すグラフである。
【図１２Ｃ】図１０Ｃに示されたサンプルのキャパシタンス−電圧特性を示すグラフである。
【図１３】本発明の実施形態による不揮発性半導体メモリ素子の特性を説明するためのものであって、プログラミング／消去時間によるフラットバンド電圧の変化を示すグラフである。
【図１４】従来の技術による不揮発性半導体メモリ素子のリテンション特性を説明するためのものであって、経時的なフラットバンド電圧の変化を示すグラフである。
【図１５】本発明の実施形態による不揮発性半導体メモリ素子のリテンション特性を説明するためのものであって、経時的なフラットバンド電圧の変化を示すグラフである。
【図１６Ａ】本発明の実施形態による不揮発性半導体メモリ素子の製造方法を説明するための工程別断面図である。
【図１６Ｂ】本発明の実施形態による不揮発性半導体メモリ素子の製造方法を説明するための工程別断面図である。
【符号の説明】
【００６２】
２０    半導体基板
２２    トンネル絶縁膜
２４    電荷トラップ層
２６    ブロッキング絶縁膜
２８    ゲート電極
Ｓ    ソース領域
Ｄ    ドレイン領域
【図１】
2008034814.tif 000003
【図２】
2008034814.tif 000004
【図３Ａ】
2008034814.tif 000005
【図３Ｂ】
2008034814.tif 000006
【図４Ａ】
2008034814.tif 000007
【図４Ｂ】
2008034814.tif 000008
【図４Ｃ】
2008034814.tif 000009
【図４Ｄ】
2008034814.tif 000010
【図４Ｅ】
2008034814.tif 000011
【図４Ｆ】
2008034814.tif 000012
【図４Ｇ】
2008034814.tif 000013
【図４Ｈ】
2008034814.tif 000014
【図５】
2008034814.tif 000015
【図６】
2008034814.tif 000016
【図７Ａ】
2008034814.tif 000017
【図７Ｂ】
2008034814.tif 000018
【図８Ａ】
2008034814.tif 000019
【図８Ｂ】
2008034814.tif 000020
【図８Ｃ】
2008034814.tif 000021
【図８Ｄ】
2008034814.tif 000022
【図８Ｅ】
2008034814.tif 000023
【図８Ｆ】
2008034814.tif 000024
【図８Ｇ】
2008034814.tif 000025
【図８Ｈ】
2008034814.tif 000026
【図９】
2008034814.tif 000027
【図１０Ａ】
2008034814.tif 000028
【図１０Ｂ】
2008034814.tif 000029
【図１０Ｃ】
2008034814.tif 000030
【図１２Ａ】
2008034814.tif 000031
【図１２Ｂ】
2008034814.tif 000032
【図１２Ｃ】
2008034814.tif 000033
【図１３】
2008034814.tif 000034
【図１４】
2008034814.tif 000035
【図１５】
2008034814.tif 000036
【図１６Ａ】
2008034814.tif 000037
【図１６Ｂ】
2008034814.tif 000038
【図１１】
2008034814.tif 000039