(57)【要約】【課題】ディスクの回転に安定して同期した記録クロックを生成できるようにする。【解決手段】ディスク状記録媒体に形成されているウォブルを読み取ってウォブル信号を検出し、前記ウォブル信号に基いて記録用のクロック信号を生成する記録装置であって、前記ディスク状記録媒体のウォブル周期に関連した周波数を有するクロックを生成する第１のクロック生成手段と、前記ディスク状記録媒体にデータを記録するためのチャネル周期に関連した周波数を有するクロックを生成する第２のクロック生成手段とを備え、前記第１のクロック生成手段に組み込まれているＤＶＣＯ部と同一のＤＶＣＯ部を組み込んで前記第２のクロック生成手段を構成する。【選択図】  図１
2008176832.tif 000002
【特許請求の範囲】
【請求項１】
ディスク状記録媒体に形成されているウォブルを読み取ってウォブル信号を検出し、前記ウォブル信号に基いて記録用のクロック信号を生成する記録装置であって、
前記ディスク状記録媒体のウォブル周期に関連した周波数を有するクロックを生成する第１のクロック生成手段と、
前記ディスク状記録媒体にデータを記録するためのチャネル周期に関連した周波数を有するクロックを生成する第２のクロック生成手段とを備え、
前記第１のクロック生成手段に組み込まれているデジタルＶＣＯ部と同一のデジタルＶＣＯ部を組み込んで前記第２のクロック生成手段を構成するようにしたことを特徴とする記録装置。
【請求項２】
ディスク状記録媒体上に形成されたウォブル信号を読み取るウォブル信号検出手段と、
前記ディスク状記録媒体上に形成された基準位相信号を読み取る基準位相信号検出手段と、
前記ウォブル信号検出手段により検出されたウォブル信号を用いて、ウォブル周期に関連した周波数を有するクロックを生成する第１のクロック生成手段と、
前記第１のクロック生成手段により生成されたクロックに基づいて、アドレス情報を検出するアドレス検出手段と、
前記第１のクロック生成手段の制御信号にゲイン処理を施し、ノイズ成分を除去するためのフィルタ手段と、
前記ゲイン処理及び前記フィルタ手段によりノイズ成分が除去された周波数成分を制御信号とし、チャネル周期に関連した周波数を有するクロックを生成する第２のクロック生成手段と、
前記第１のクロック生成手段及び第２のクロック生成手段は、前記第１のクロックとウォブルクロック、前記第２のクロックとチャネルクロックとの位相差を検出する位相差検出手段と、前記位相差検出手段から出力される位相差検出結果に基づき、正弦波信号を生成する正弦波信号生成手段と、前記正弦波信号生成手段から出力される正弦波信号の周波数値に基づいて、前記第１及び第２のクロック生成手段を制御する制御手段と、前記位相差検出手段により検出された前記基準位相信号とチャネルクロックとの時間差を検出する時間差検出手段と、前記時間差検出手段により検出された時間差から前記基準位相信号とチャネルクロックとの周波数ずれをオフセット値として算出するオフセット算出手段と、前記オフセット算出手段により算出されたオフセット値を前記第２のクロック生成手段の制御信号に付加するオフセット値付加手段とを備えることを特徴とする記録装置。
【請求項３】
前記位相差検出手段は、ウォブルクロックと前記第１のクロックとの位相差、及びチャネルクロックと第２のクロックとの位相差を各々周波数誤差に変換する変換手段を有し、
前記正弦波信号生成手段は、前記正弦波信号の目標周波数に関連した設定値と前記変換手段とを加算する加算手段と、前記加算手段の加算値を所定周期で積算動作を行う積算手段とを備えることを特徴とする請求項２に記載の記録装置。
【請求項４】
前記第２のクロック生成手段は、位相比較器と前記位相比較器から出力される位相誤差結果を入力するループフィルタ手段と、前記ループフィルタ手段の出力に応じた周波数の信号をクロックとして出力する発振手段と、前記発振手段から出力されたクロックを分周する分周器とからなるＰＬＬ回路とを備え、
前記正弦波信号生成手段から出力された正弦波信号と、前記分周器の出力信号とを前記位相比較器に入力することを特徴とする請求項２に記載の記録装置。
【請求項５】
前記第１のクロック生成手段及び前記第２のクロック生成手段は、予め設定された動作クロック周波数を生成する水晶発振手段を備え、
前記積算手段は、前記水晶発振手段から出力される動作クロックに応じて、前記積算動作を行うことを特徴とする請求項２に記載の記録装置。
【請求項６】
ディスク状記録媒体に形成されているウォブルを読み取ってウォブル信号を検出し、前記ウォブル信号に基いて記録用のクロック信号を生成する記録装置の制御方法であって、
前記ディスク状記録媒体のウォブル周期に関連した周波数を有するクロックを生成する第１のクロック生成工程と、
前記ディスク状記録媒体にデータを記録するためのチャネル周期に関連した周波数を有するクロックを生成する第２のクロック生成工程とを備え、
前記第１のクロック生成工程において用いられるデジタルＶＣＯ部と同一のデジタルＶＣＯ部を前記第２のクロック生成工程においても用いて、前記チャネル周期に関連した周波数を有するクロックを生成するようにしたことを特徴とする記録装置の制御方法。
【請求項７】
ディスク状記録媒体上に形成されたウォブル信号を読み取るウォブル信号検出工程と、
前記ディスク状記録媒体上に形成された基準位相信号を読み取る基準位相信号検出工程と、
前記ウォブル信号検出工程において検出されたウォブル信号を用いて、ウォブル周期に関連した周波数を有するクロックを生成する第１のクロック生成工程と、
前記第１のクロック生成工程において生成されたクロックに基づいて、アドレス情報を検出するアドレス検出工程と、
前記第１のクロック生成工程における制御信号にゲイン処理を施し、ノイズ成分を除去するためのフィルタ工程と、
前記ゲイン処理及び前記フィルタ工程においてノイズ成分が除去された周波数成分を制御信号とし、チャネル周期に関連した周波数を有するクロックを生成する第２のクロック生成工程と、
前記第１のクロック生成工程及び第２のクロック生成工程においては、前記第１のクロックとウォブルクロック、前記第２のクロックとチャネルクロックとの位相差を検出する位相差検出工程と、前記位相差検出工程から出力される位相差検出結果に基づき、正弦波信号を生成する正弦波信号生成工程と、前記正弦波信号生成工程から出力される正弦波信号の周波数値に基づいて、前記第１及び第２のクロック生成工程を制御する制御工程と、前記位相差検出工程において検出された前記基準位相信号とチャネルクロックとの時間差を検出する時間差検出工程と、前記時間差検出工程において検出された時間差から前記基準位相信号とチャネルクロックとの周波数ずれをオフセット値として算出するオフセット算出工程と、前記オフセット算出工程において算出されたオフセット値を前記第２のクロック生成工程における制御信号に付加するオフセット値付加工程とを備えることを特徴とする記録装置の制御方法。
【請求項８】
ディスク状記録媒体に形成されているウォブルを読み取ってウォブル信号を検出し、前記ウォブル信号に基いて記録用のクロック信号を生成する工程をコンピュータに実行させるプログラムであって、
前記ディスク状記録媒体のウォブル周期に関連した周波数を有するクロックを生成する第１のクロック生成工程と、
前記ディスク状記録媒体にデータを記録するためのチャネル周期に関連した周波数を有するクロックを生成する第２のクロック生成工程とを備え、
前記第１のクロック生成工程において用いられるデジタルＶＣＯ部と同一のデジタルＶＣＯ部を前記第２のクロック生成工程においても用いて、前記チャネル周期に関連した周波数を有するクロックを生成する工程をコンピュータに実行させることを特徴とするプログラム。
【請求項９】
ディスク状記録媒体上に形成されたウォブル信号を読み取るウォブル信号検出工程と、
前記ディスク状記録媒体上に形成された基準位相信号を読み取る基準位相信号検出工程と、
前記ウォブル信号検出工程において検出されたウォブル信号を用いて、ウォブル周期に関連した周波数を有するクロックを生成する第１のクロック生成工程と、
前記第１のクロック生成工程において生成されたクロックに基づいて、アドレス情報を検出するアドレス検出工程と、
前記第１のクロック生成工程における制御信号にゲイン処理を施し、ノイズ成分を除去するためのフィルタ工程と、
前記ゲイン処理及び前記フィルタ工程においてノイズ成分が除去された周波数成分を制御信号とし、チャネル周期に関連した周波数を有するクロックを生成する第２のクロック生成工程と、
前記第１のクロック生成工程及び第２のクロック生成工程においては、前記第１のクロックとウォブルクロック、前記第２のクロックとチャネルクロックとの位相差を検出する位相差検出工程と、前記位相差検出工程から出力される位相差検出結果に基づき、正弦波信号を生成する正弦波信号生成工程と、前記正弦波信号生成工程から出力される正弦波信号の周波数値に基づいて、前記第１及び第２のクロック生成工程を制御する制御工程と、前記位相差検出工程において検出された前記基準位相信号とチャネルクロックとの時間差を検出する時間差検出工程と、前記時間差検出工程において検出された時間差から前記基準位相信号とチャネルクロックとの周波数ずれをオフセット値として算出するオフセット算出工程と、前記オフセット算出工程において算出されたオフセット値を前記第２のクロック生成工程における制御信号に付加するオフセット値付加工程とをコンピュータに実行させることを特徴とするプログラム。
【請求項１０】
請求項８または９に記載のプログラムを記憶したことを特徴とするコンピュータ読み取り可能な記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は記録装置及び記録装置の制御方法に関し、特に、ディスク状記録媒体にデータを記録するために用いて好適な技術に関する。
【背景技術】
【０００２】
従来、ＤＶＤなどの光ディスクに対してデジタルデータを記録再生する装置が知られている（例えば、特許文献１参照）。ＤＶＤでは、ディスクの中心から外周に向かってスパイラル状のレーザービームの案内溝（グルーブ）が形成され、ここにデジタルデータが記録される。前記案内溝は、半径方向に所定の（予め設定された）振幅と単一の周期でわずかに蛇行（ウォブル）している。
【０００３】
ここで、記録クロックを生成する回路の構成例を図２のブロック図に示す。
図２において、光ディスク２０１上に形成されているウォブルを光ピックアップ２０２により読み取り、ウォブル検出部２０３によりウォブル信号を検出する。次に、コンパレータ部２０４において検出されたウォブル信号を所定の（予め設定された）スライスレベルと比較し、ウォブル信号のゼロクロス点を検出する。
【０００４】
位相検出部２０５は、ゼロクロスのタイミングと分周器２０８から出力される出力信号の位相差を比較し、位相差に応じた位相誤差信号を出力する。位相誤差信号は、ループフィルタ部２０６を介してＶＣＯ部２０７に供給され、位相ロックしたクロックを生成するように、ＶＣＯ部２０７を制御する。ＶＣＯ部２０７の出力は、分周器２０８を経由して位相検出部２０５へ入力される。データ記録には、ＶＣＯ部２０７において生成されたクロック信号を用いている。
【０００５】
【特許文献１】特開２００２−３２９６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記特許文献１に記載の「クロック信号発生装置」においては、アナログ回路でＰＬＬ回路が構成されていた。このため、温度変化や経時変化等の周囲の環境変化により回路の特性が変動しやすい問題点があった。また、調整や選別が必要といった問題があった。
【０００７】
本発明は前述の問題点に鑑み、ディスクの回転に安定して同期した記録クロックを生成できるようにすることを目的としている。
【課題を解決するための手段】
【０００８】
本発明の記録装置は、ディスク状記録媒体に形成されているウォブルを読み取ってウォブル信号を検出し、前記ウォブル信号に基いて記録用のクロック信号を生成する記録装置であって、前記ディスク状記録媒体のウォブル周期に関連した周波数を有するクロックを生成する第１のクロック生成手段と、前記ディスク状記録媒体にデータを記録するためのチャネル周期に関連した周波数を有するクロックを生成する第２のクロック生成手段とを備え、前記第１のクロック生成手段に組み込まれているデジタルＶＣＯ部と同一のデジタルＶＣＯ部を組み込んで前記第２のクロック生成手段を構成するようにしたことを特徴とする。
また、本発明の記録装置の他の特徴とするところは、ディスク状記録媒体上に形成されたウォブル信号を読み取るウォブル信号検出手段と、前記ディスク状記録媒体上に形成された基準位相信号を読み取る基準位相信号検出手段と、前記ウォブル信号検出手段により検出されたウォブル信号を用いて、ウォブル周期に関連した周波数を有するクロックを生成する第１のクロック生成手段と、前記第１のクロック生成手段により生成されたクロックに基づいて、アドレス情報を検出するアドレス検出手段と、前記第１のクロック生成手段の制御信号にゲイン処理を施し、ノイズ成分を除去するためのフィルタ手段と、前記ゲイン処理及び前記フィルタ手段によりノイズ成分が除去された周波数成分を制御信号とし、チャネル周期に関連した周波数を有するクロックを生成する第２のクロック生成手段と、前記第１のクロック生成手段及び第２のクロック生成手段は、前記第１のクロックとウォブルクロック、前記第２のクロックとチャネルクロックとの位相差を検出する位相差検出手段と、前記位相差検出手段から出力される位相差検出結果に基づき、正弦波信号を生成する正弦波信号生成手段と、前記正弦波信号生成手段から出力される正弦波信号の周波数値に基づいて、前記第１及び第２のクロック生成手段を制御する制御手段と、前記位相差検出手段により検出された前記基準位相信号とチャネルクロックとの時間差を検出する時間差検出手段と、前記時間差検出手段により検出された時間差から前記基準位相信号とチャネルクロックとの周波数ずれをオフセット値として算出するオフセット算出手段と、前記オフセット算出手段により算出されたオフセット値を前記第２のクロック生成手段の制御信号に付加するオフセット値付加手段とを備えることを特徴とする。
【０００９】
本発明の記録装置の制御方法は、ディスク状記録媒体に形成されているウォブルを読み取ってウォブル信号を検出し、前記ウォブル信号に基いて記録用のクロック信号を生成する記録装置の制御方法であって、前記ディスク状記録媒体のウォブル周期に関連した周波数を有するクロックを生成する第１のクロック生成工程と、前記ディスク状記録媒体にデータを記録するためのチャネル周期に関連した周波数を有するクロックを生成する第２のクロック生成工程とを備え、前記第１のクロック生成工程において用いられるデジタルＶＣＯ部と同一のデジタルＶＣＯ部を前記第２のクロック生成工程においても用いて、前記チャネル周期に関連した周波数を有するクロックを生成するようにしたことを特徴とする。
また、本発明の記録装置の制御方法の他の特徴とするところは、ディスク状記録媒体上に形成されたウォブル信号を読み取るウォブル信号検出工程と、前記ディスク状記録媒体上に形成された基準位相信号を読み取る基準位相信号検出工程と、前記ウォブル信号検出工程において検出されたウォブル信号を用いて、ウォブル周期に関連した周波数を有するクロックを生成する第１のクロック生成工程と、前記第１のクロック生成工程において生成されたクロックに基づいて、アドレス情報を検出するアドレス検出工程と、前記第１のクロック生成工程における制御信号にゲイン処理を施し、ノイズ成分を除去するためのフィルタ工程と、前記ゲイン処理及び前記フィルタ工程においてノイズ成分が除去された周波数成分を制御信号とし、チャネル周期に関連した周波数を有するクロックを生成する第２のクロック生成工程と、前記第１のクロック生成工程及び第２のクロック生成工程においては、前記第１のクロックとウォブルクロック、前記第２のクロックとチャネルクロックとの位相差を検出する位相差検出工程と、前記位相差検出工程から出力される位相差検出結果に基づき、正弦波信号を生成する正弦波信号生成工程と、前記正弦波信号生成工程から出力される正弦波信号の周波数値に基づいて、前記第１及び第２のクロック生成工程を制御する制御工程と、前記位相差検出工程において検出された前記基準位相信号とチャネルクロックとの時間差を検出する時間差検出工程と、前記時間差検出工程において検出された時間差から前記基準位相信号とチャネルクロックとの周波数ずれをオフセット値として算出するオフセット算出工程と、前記オフセット算出工程において算出されたオフセット値を前記第２のクロック生成工程における制御信号に付加するオフセット値付加工程とを備えることを特徴とする。
【００１０】
本発明のプログラムは、ディスク状記録媒体に形成されているウォブルを読み取ってウォブル信号を検出し、前記ウォブル信号に基いて記録用のクロック信号を生成する工程をコンピュータに実行させるプログラムであって、前記ディスク状記録媒体のウォブル周期に関連した周波数を有するクロックを生成する第１のクロック生成工程と、前記ディスク状記録媒体にデータを記録するためのチャネル周期に関連した周波数を有するクロックを生成する第２のクロック生成工程とを備え、前記第１のクロック生成工程において用いられるデジタルＶＣＯ部と同一のデジタルＶＣＯ部を前記第２のクロック生成工程においても用いて、前記チャネル周期に関連した周波数を有するクロックを生成する工程をコンピュータに実行させることを特徴とする。
また、本発明のプログラムの他の特徴とするところは、ディスク状記録媒体上に形成されたウォブル信号を読み取るウォブル信号検出工程と、前記ディスク状記録媒体上に形成された基準位相信号を読み取る基準位相信号検出工程と、前記ウォブル信号検出工程において検出されたウォブル信号を用いて、ウォブル周期に関連した周波数を有するクロックを生成する第１のクロック生成工程と、前記第１のクロック生成工程において生成されたクロックに基づいて、アドレス情報を検出するアドレス検出工程と、前記第１のクロック生成工程における制御信号にゲイン処理を施し、ノイズ成分を除去するためのフィルタ工程と、前記ゲイン処理及び前記フィルタ工程においてノイズ成分が除去された周波数成分を制御信号とし、チャネル周期に関連した周波数を有するクロックを生成する第２のクロック生成工程と、前記第１のクロック生成工程及び第２のクロック生成工程においては、前記第１のクロックとウォブルクロック、前記第２のクロックとチャネルクロックとの位相差を検出する位相差検出工程と、前記位相差検出工程から出力される位相差検出結果に基づき、正弦波信号を生成する正弦波信号生成工程と、前記正弦波信号生成工程から出力される正弦波信号の周波数値に基づいて、前記第１及び第２のクロック生成工程を制御する制御工程と、前記位相差検出工程において検出された前記基準位相信号とチャネルクロックとの時間差を検出する時間差検出工程と、前記時間差検出工程において検出された時間差から前記基準位相信号とチャネルクロックとの周波数ずれをオフセット値として算出するオフセット算出工程と、前記オフセット算出工程において算出されたオフセット値を前記第２のクロック生成工程における制御信号に付加するオフセット値付加工程とをコンピュータに実行させることを特徴とする。
【発明の効果】
【００１１】
本発明の再生装置によれば、高精度であり、且つディスクの回転に安定して同期した記録クロックを生成することが可能となる。これにより、温度変化や経時変化等の周囲の環境変化による回路特性の変動を減少できるとともに、調整や選別が簡単な記録装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
（第１の実施形態）
本発明の実施形態について図１を参照しながら説明する。
図１において、図示しない光ピックアップにより出力されたトラッキング制御用のウォブル信号が端子１０１に供給される。ここでは、ディスク状記録媒体としてDVD−Rディスクを用い、前記DVD−Rディスクを２倍速で回転させるようにしたことを例とする。そして、ディスク状記録媒体に形成された案内溝の蛇行（ウォブル）をウォブル信号として検出する。前記ウォブル信号のクロック周波数を２８１.２９KHz、記録データ周波数を５２.３２MHzとする。
【００１３】
ここで、記録クロック生成について説明する。位相比較部１０３において、デジタル信号に変換されたウォブル信号とウォブルＤＶＣＯ部（デジタルＶＣＯ部）１０５の出力信号とを乗算して低域を抜き出すことにより位相比較する。そして、位相比較の結果を、ウォブル周期に関連した周波数を有するクロックとして、ループフィルタ部１０４を介してウォブルＤＶＣＯ部１０５に供給することにより、位相ロックしたウォブルククロックを生成するようにウォブルＤＶＣＯ部１０５を制御する。アドレス検出部１２２では、規定の位相タイミングでアドレス情報を検出する。
【００１４】
また、ウォブルＰＬＬ部１０７が備えているループフィルタ部１０４の積分器出力を増幅器１０８に通して所定の（予め設定された）ゲインを掛ける。次に、ノイズ成分を除去するローパスフィルタ部（ＬＰＦ部）１０９を通し、チャネルＤＶＣＯ部１１２に周波数誤差値として加算器１１０において加算することで、アナログＰＬＬ部１１４から記録クロック（チャネルクロック）を出力する。ここでは、ノイズ成分を抑えた更なる安定化を目的としてループフィルタ部１０４の積分器出力を用いたが、ループフィルタ部１０４の出力値そのものを接続しても動作上問題はない。
【００１５】
次に、記録クロックタイミングの補正について説明する。
ＡＤ変換部１０２から出力されたデジタル信号から基準位相信号を、位相差検出手段として機能している基準位相信号検出部１１５において検出し、検出タイミングに合わせてカウンタ部１１６を動作させる。基準位相信号は、あらかじめディスク状記録媒体にプリフォーマットとして記録されているものである。例えばDVD−R、DVD−RWディスクの場合なら基準位相信号のランドプリピットを検出するランドプリピット検出部、DVD＋R、DVD＋RWディスクの場合なら基準位相信号のADIPを検出するADIP検出部を用いて基準位相信号を検出する。
【００１６】
アナログＰＬＬ部１１４から出力されるチャネルクロックで動作するカウンタ部１１６のカウント値に基づいて、変調部１１７はチャネルデータを変調し、記録データを出力端子１１８を介してレーザー制御部（図示せず）へ出力する。
【００１７】
次に、図５を用いて時間差検出部１１９の動作について説明する。
時間差検出部１１９には、基準位相信号検出部１１５から基準信号検出フラグとアナログＰＬＬ部１１４からチャネルクロックタイミングが入力される。基準信号検出フラグは、基準信号が検出された場合に「１」、検出されなかった場合に「０」となる。基準信号検出フラグは、「信号s」としてオフセット算出部１２０に出力される。
【００１８】
チャネルクロックと基準位相信号の同期が取れている場合は、図５（ａ）に示すように、「カウンタ値０」と基準位相信号検出フラグのタイミングが一致している。図５（ｂ）は、基準位相信号検出フラグが、３チャネルクロック分だけ早い場合、図５（ｃ）は、基準位相信号検出フラグが３チャネルクロック分遅い場合を示している。
【００１９】
チャネルクロックと基準位相信号のクロック数のずれが何クロック分であったかを「信号ｔ」としてオフセット算出部１２０に出力する。例えば、図５（ｃ）のように基準位相信号検出フラグが３チャネルクロック分遅い場合には、「３」を「信号ｔ」としてオフセット算出部１２０に出力する。
【００２０】
オフセット算出部１２０は、時間差検出部１１９から「基準位相信号検出フラグ信号ｓ」と、基準位相信号とチャネルクロックの時間ずれ量を「信号ｔ」として供給される。例えば、信号s＝「１」、t＝「３」が入力された場合には、チャネルクロックを３チャネルクロック分遅くしなければならない。
【００２１】
つまり、正常に同期している場合には、１フレームに１４８８クロック分のところを、１フレームに１４９１クロック分カウントされたことになるので、チャネルＤＶＣＯ部１１２の制御信号に対して、３チャネルクロック分のオフセットを付加する。そして、基準位相信号との同期を取るように動作させる。例えば、チャネルＤＶＣＯ部１１２の制御信号（＝中心周波数設定値＋周波数誤差値）が、８４６３０だとすれば、「８４６３０×(３/１４８８)＝１７０」となる。
【００２２】
よって、「−１７０のオフセット」をチャネルＤＶＣＯ部１１２の制御信号に付加することで、基準位相信号とチャネルクロックの同期が取れることとなる。また、時間差検出部１１９から基準位相信号検出フラグｓ＝「０」が入力された場合には、オフセット算出部１２０は値をホールドする構成とする。
【００２３】
入力端子１２１を介して、オフセット算出部１２０に入力されているモード切り替え信号は、オフセットの付加量を変更できるようゲイン値が切り替え可能な構成となっている。
【００２４】
次に、図３及び図４を用いて、ウォブルＤＶＣＯ部１０５、チャネルＤＶＣＯ部１１２の動作について説明する。
ウォブルＤＶＣＯ部１０５及びチャネルＤＶＣＯ部１１２と、それに続くΔΣＤＡ変換部１１３は、水晶発振器により供給される８１MHzのクロックで動作している。
【００２５】
図３（ａ）は、ウォブルＤＶＣＯ部１０５の具体的な構成例を示す図である。図３（ａ）において、端子３０１には、クロックの目標周波数に対応した設定値が供給される。ここでは、光ディスクとしてDVD−Rディスク２倍速を例とし、目標とするクロックの周波数を２８１.２９０KHzとし、３６４０を設定する。この場合、「３６４０×８１e６÷２^２０＝２８１１８１Hz」となる。
【００２６】
端子３０１から入力される中心周波数の値と、端子３０２から入力される周波数誤差値が加算器３０３で加算される。加算器３０３の加算結果は、更に加算器３０４に加えられる。加算器３０４のもう一方の端子には加算用配線が接続されていて、この加算用配線を介して、レジスタ３０５に保持されている２０ビットの値が加えられている。そして、加算結果がレジスタ３０５に再び加えられる積分器構成になっている。すなわち、加算器３０４、レジスタ３０５及び加算用配線からなる回路が、加算値を所定周期で積算動作を行う積算手段として機能している。
【００２７】
レジスタ３０５の加算結果はオーバーフローする場合があるが、ここでは桁上げせずに無視する。レジスタ３０５の上位７ビットが、サインテーブル３０６に入力される。サインテーブル３０６は、例えば７ビットの値、「０〜１２７の値」で、「０°〜３６０°の位相」を表現している。すなわち、「入力値１」が、「３６０°÷１２８＝２.８°」を表している。サインテーブル３０６は、入力の位相に応じた８ビットのサイン波の値（正弦波信号の周波数値）を端子３０７に出力する。すなわち、これらの回路構成は正弦波信号生成手段として機能している。
【００２８】
ビット割り振りの様子を図３（ｂ）に示す。図３（ｂ）のＡ〜Ｄが図３（ａ）の各信号に対応している。例えば、端子３０２に与えられている周波数誤差が「０」、端子３０１に与えられている中心周波数が「３６４０」だとすると、図中のＡは「３６４０」となっている。
【００２９】
レジスタ３０５は２０ビット、クロックは水晶発振器から発振される周波数８１MHzなので、レジスタ３０５は、「８１e６×３６４０÷２^２０=２８１１８１Hz」周期でオーバーフローする。しかしながら、本実施形態においては、桁上げせずにこのレジスタ３０５の上位７ビットを取り出して、その結果をサインテーブル３０６に出力する。
【００３０】
また、端子３０２に「１」を与えれば、図３のＡが「３６４１」となるので、クロック周波数は、「８１e６×３６４１÷２^２０＝２８１２５８Hz」となり、入力が「１」変化するごとにクロック周波数は、「７７Hz」ずつ変化する。
【００３１】
図４（ａ）は、チャネルＤＶＣＯ部１１２の具体的な構成例を示す図である。
図４（ａ）において、端子４０１には、クロックの目標周波数に対応した設定値が供給される。ここでは、光ディスクとしてDVD−Rディスク２倍速を例とし、目標とするクロックの周波数を、８逓倍して５２.３２MHzとなる「６.５４MHz」とし、「８４６３０」を設定する。すなわち、「８４６３０×８１e６÷２^２０＝６５３７４６６Hz」となる。
【００３２】
端子４０１から入力される中心周波数の値と、端子４０２から入力される周波数誤差値が加算器４０３で加算される。加算器４０３の加算結果は、更に加算器４０４に加えられる。加算器４０４のもう一方の端子には加算用配線が接続されていて、この加算用配線を介して、レジスタ４０５に保持されている２０ビットの値が加えられている。そして、加算結果がレジスタ４０５に再び加えられる積分器構成になっている。すなわち、加算器４０４、レジスタ４０５及び加算用配線からなる回路が、加算値を所定周期で積算動作を行う積算手段として機能している。
【００３３】
レジスタ４０５の加算結果はオーバーフローする場合があるが、ここでは桁上げせずに無視する。レジスタ４０５の上位７ビットがサインテーブル４０６に加えられる。サインテーブル４０６は、例えば７ビットの値、「０〜１２７の値」で「０°〜３６０°」の位相を表現している。すなわち、「入力値１」が、「３６０°÷１２８＝２.８°」を表している。サインテーブル４０６は、入力の位相に応じた８ビットのサイン波の値（正弦波信号の周波数値）を端子４０７に出力する。すなわち、これらの回路構成は正弦波信号生成手段として機能している。
【００３４】
図４（ｂ）に、ビット割り振りの様子を示す。図４（ｂ）のＡ〜Ｄが図４（ａ）の各信号に対応している。例えば、端子４０２に与えられている周波数誤差が「０」、端子４０１に与えられている中心周波数が「８４６３０」だとすると、図４中のＡは「８４６３０」となっている。
【００３５】
レジスタ４０５は２０ビット、クロックは水晶発振器から発振される周波数８１MHzなので、レジスタ４０５は、「８１e６×８４６３０÷２^２０＝６５３７４６６Hz」周期でオーバーフローする。しかしながら、本実施形態において、桁上げせずに、このレジスタ４０５の上位７ビットを取り出して、その結果をサインテーブル４０６に入力してサイン波を生成する。
【００３６】
ΔΣＤＡ変換部１１３は、サイン波出力結果をアナログ電圧に変換し、アナログＰＬＬ部１１４へ出力する。アナログＰＬＬ部１１４は、位相比較器、ループフィルタ部、ＶＣＯ部、分周器（何れも図示せず）で構成されており、公知のクロック逓倍用のＰＬＬ部である。
【００３７】
ΔΣＤＡ変換部１１３が出力する、例えば６.５４MHzの正弦波を８逓倍することで、「５２.３２MHz」のクロックを生成し、記録用のクロック信号として用いる。なお、本実施形態では、分周器の分周比を１/８としたが、これ以外の値をとることも可能である。例えば、DVD−Rディスク４倍速の場合には、分周比を１/１６にするとよい。また、水晶発振器の発振周波数を「８１MHz」としたが、これ以外の値をとることも可能である。
【００３８】
ここで、ウォブルＤＶＣＯ部１０５、チャネルＤＶＣＯ部１１２の中心周波数設定値と増幅器１０８の設定値について説明する。
例えば、DVD−Rディスク２倍速を例とすると、入力端子１０６に入力される、ウォブルＤＶＣＯ部１０５の中心周波数設定値には「３６４０」、入力端子１１１から入力される、チャネルＤＶＣＯ部１１２の中心周波数設定値には「８４６３０」を設定した。
【００３９】
よって、ウォブルＤＶＣＯ部１０５の中心周波数設定値とチャネルＤＶＣＯ部１１２の中心周波数設定値とは、「２３.２５倍」の関係にある。よって、増幅器１０８には、「２３.２５」を設定する。この場合、「３６４０×２３.２５＝８４６３０」となる。
【００４０】
本実施形態においては、ウォブルＤＶＣＯ部１０５とチャネルＤＶＣＯ部１１２の構成を同一のものとした。このため、ウォブルＤＶＣＯ部１０５の図３の周波数誤差値３０２と、チャネルＤＶＣＯ部１１２の図４の周波数誤差値４０２にも、「２３.２５倍」の関係があてはまる。例えば、ウォブルＰＬＬ部１０７のループフィルタ部１０４の積分器出力値が「１２」であったとすると、チャネルＤＶＣＯ部１１２の制御信号は、「１２×２３.２５＋８４６３０＝８４９０９」となる。したがって、記録クロック周波数は、「８１e６×８４９０９÷２^２０×８＝５２４７２１４５Hz」となり、「２３.２５倍」の関係が成り立つ。
【００４１】
以上説明したように、本実施形態の記録装置によれば、ウォブルＰＬＬ部１０７とチャネルＰＬＬに同一の構成のＤＶＣＯ部を組み込むようにした。これにより、２つのアナログＶＣＯ部を設けずに、アナログＶＣＯ部一つの回路構成で回路規模や消費電力の増大を防止することができるとともに、コストを低く押さえることができる。
【００４２】
また、基準位相信号とチャネルクロックの時間ずれを算出し、チャネルＤＶＣＯ部１１２の制御信号にオフセット量として付加するようにしたので、ディスクの回転に正確に同期した高精度な記録クロック信号を生成することを可能とした。
【００４３】
（本発明に係る他の実施形態）
前述した本発明の実施形態における記録装置を構成する各手段、並びに記録装置の制御方法の各ステップは、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び前記プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。
【００４４】
また、本発明は、例えば、システム、装置、方法、プログラムもしくは記憶媒体等としての実施形態も可能である。具体的には、複数の機器から構成されるシステムに適用してもよいし、また、一つの機器からなる装置に適用してもよい。
【００４５】
なお、本発明は、前述した実施形態の機能を実現するソフトウェアのプログラムを、システムあるいは装置に直接されてもよい。あるいは遠隔から供給し、そのシステムあるいは装置のコンピュータが前記供給されたプログラムコードを読み出して実行することによっても達成される場合を含む。
【００４６】
したがって、本発明の機能処理をコンピュータで実現するために、前記コンピュータにインストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明は、本発明の機能処理を実現するためのコンピュータプログラム自体も含まれる。
【００４７】
その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給するスクリプトデータ等の形態であってもよい。
【００４８】
プログラムを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＭＯ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷなどである。また、磁気テープ、不揮発性のメモリカード、ＲＯＭ、ＤＶＤ（ＤＶＤ−ＲＯＭ，ＤＶＤ−Ｒ）なども含む。
【００４９】
その他、プログラムの供給方法としては、クライアントコンピュータのブラウザを用いてインターネットのホームページに接続し、前記ホームページから本発明のコンピュータプログラムそのものをダウンロードすることによっても供給できる。もしくは、圧縮され自動インストール機能を含むファイルをハードディスク等の記憶媒体にダウンロードすることによっても供給できる。
【００５０】
また、本発明のプログラムを構成するプログラムコードを複数のファイルに分割し、それぞれのファイルを異なるホームページからダウンロードすることによっても実現可能である。つまり、本発明の機能処理をコンピュータで実現するためのプログラムファイルを複数のユーザに対してダウンロードさせるＷＷＷサーバも、本発明に含まれるものである。
【００５１】
また、本発明のプログラムを暗号化してＣＤ−ＲＯＭ等の記憶媒体に格納してユーザに配布し、所定の（予め設定された）条件をクリアしたユーザに対し、インターネットを介してホームページから暗号化を解く鍵情報をダウンロードさせる。そして、その鍵情報を使用することにより暗号化されたプログラムを実行してコンピュータにインストールさせて実現することも可能である。
【００５２】
また、コンピュータが、読み出したプログラムを実行することによって、前述した実施形態の機能が実現される。その他、そのプログラムの指示に基づき、コンピュータ上で稼動しているＯＳなどが、実際の処理の一部または全部を行い、その処理によっても前述した実施形態の機能が実現され得る。
【００５３】
さらに、記憶媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる。そして、その後、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によっても前述した実施形態の機能が実現される。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施形態を示し、記録装置の構成例を示すブロック図である。
【図２】従来の記録装置の構成例を示すブロック図である。
【図３】本発明の実施形態を示し、ウォブルＤＶＣＯ部及びその動作を示す図である。
【図４】本発明の実施形態を示し、チャネルＤＶＣＯ部及びその動作を示す図である。
【図５】本発明の実施形態を示し、時間差検出部の動作を示す図である。
【符号の説明】
【００５５】
１０１  端子
１０２  ＡＤ変換部
１０３  位相比較部
１０４  ループフィルタ部
１０５  ウォブルＤＶＣＯ部
１０６  入力端子
１０７  ウォブルＰＬＬ部
１０８  増幅器
１０９  ローパスフィルタ部
１１０  加算器
１１１  入力端子
１１２  チャネルＤＶＣＯ部
１１３  ΔΣＤＡ変換部
１１４  アナログＰＬＬ部
１１５  基準位相信号検出部
１１６  カウンタ部
１１７  変調部
１１８  出力端子
１１９  時間差検出部
１２０  オフセット算出部
１２１  入力端子
１２２  アドレス検出部
【図１】
2008176832.tif 000003
【図２】
2008176832.tif 000004
【図３】
2008176832.tif 000005
【図４】
2008176832.tif 000006
【図５】
2008176832.tif 000007