(57)【要約】【課題】通信距離が極端に短い場合でも正常に動作し、かつ、信頼性の高い半導体装置を提供することを課題とする。【解決手段】アンテナとチップとを有し、チップが、アンテナを介して供給される入力電圧と基準電圧とを比較し、入力電圧に応じて所定の電圧を出力する比較回路と、変調信号と比較回路から出力される電圧が入力され、変調信号と保護信号の一方又は両方を出力するバイアス回路部と、バイアス回路部から出力された変調信号と保護信号の一方又は両方に応じて動作するスイッチを具備する保護・変調回路とを有する構成とする。【選択図】図１
2008181499.tif 000002
【特許請求の範囲】
【請求項１】
アンテナとチップとを有し、
前記チップは、
前記アンテナを介して供給される入力電圧と基準電圧とを比較し、入力電圧に応じて所定の電圧を出力する比較回路と、
変調信号と前記比較回路から出力される電圧が入力され、変調信号と保護信号の一方又は両方を出力するバイアス回路部と、
前記バイアス回路部から出力された前記変調信号と前記保護信号の一方又は両方に応じて動作するスイッチを具備する保護・変調回路とを有することを特徴とする半導体装置。
【請求項２】
第１のアンテナと、第２のアンテナと、チップと、バッテリーとを有し、
前記チップは、
前記第１のアンテナを介して供給される入力電圧と基準電圧とを比較し、入力電圧に応じて所定の電圧を出力する比較回路と、
変調信号と前記比較回路から出力される電圧が入力され、変調信号と保護信号の一方又は両方を出力するバイアス回路部と、
前記バイアス回路部から出力された前記変調信号と前記保護信号の一方又は両方に応じて動作するスイッチを具備する保護・変調回路とを有し、
前記バッテリーは、前記第２のアンテナを介して供給される電力を充電することを特徴とする半導体装置。
【請求項３】
請求項２において、
前記第１のアンテナと前記第２のアンテナは、異なる周波数を受信することを特徴とする半導体装置。
【請求項４】
請求項２又は請求項３において、
前記バッテリーは、リチウム電池、ニッケル水素電池又は電気二重層コンデンサーを有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記スイッチは、トランジスタであることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記スイッチが動作することにより、前記チップの入力インピーダンスが変化することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は無線通信によりデータの交信（受信、送信）を行う半導体装置に関する。本発明は、特に無線通信において大電力を受信した場合に半導体装置のチップの素子の劣化や破壊を防止する保護回路とデータ送信にて動作する変調回路とを一つの回路にて動作させる機能を具備する半導体装置に関する。
【背景技術】
【０００２】
近年、無線通信を利用した個体識別技術（以下、無線通信システムという）が注目を集めている。特に、無線通信によりデータの交信を行うデータキャリアとして、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術を利用した半導体装置による個体識別技術が注目を集めている。このような、無線通信を利用して情報の送受信が可能である半導体装置は、例えば、ＲＦタグ（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）タグ、ＩＣチップ、ＲＦＩＤタグ、無線タグ、電子タグとも呼ばれる）としての利用が考えられ、個々の対象物の生産、管理等に役立てられ始めており、個人認証への応用も進められている。
【０００３】
ここでいう無線通信システムとは、リーダ／ライタ等の電力供給源兼送受信器と、半導体装置等の送受信器との間を無線でデータのやりとりをする通信システムである。
【０００４】
無線通信システムでは、リーダ／ライタと半導体装置とが物理的に接続されている必要がない。つまり、リーダ／ライタが指定する領域に半導体装置が存在しさえすれば、リーダ／ライタは半導体装置と通信し、データのやりとりをおこなうことができる。
【０００５】
リーダ／ライタと半導体装置間においては、通信距離を伸ばすためにリーダ／ライタからの電力供給効率を高める研究開発が盛んである（例えば特許文献１を参照）。
【特許文献１】特開２００６−５６５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一方、無線通信システムにおいては、リーダ／ライタにより複数の半導体装置を同時に読み取る場合、リーダ／ライタとそれぞれの半導体装置との間の距離（以下、通信距離と記す）は全く同じではない。また、半導体装置が貼り付けられた商品をカートンに詰めてフォークリフトでリーダ／ライタの前を通過するなど、通信距離は時々刻々と変化する場合もあり得る。
【０００７】
一般に電力は、電力が放射される点から測定点までの距離の二乗に比例して減衰する。つまり、通信距離によって半導体装置へ供給される電力は異なる。
【０００８】
そのため、特にリーダ／ライタと半導体装置が接触しているときなど通信距離が極端に短い場合には、半導体装置に大電力が供給されてしまう。大電力が半導体装置に供給されてしまった場合、電気的なストレスや発熱などにより半導体装置の内部素子が劣化する。また最悪の場合には、半導体装置自体が破壊されたりする可能性がある。
【０００９】
素子の劣化・破壊を抑える為にタグ内部に保護回路を設け、大電力が供給されても電力を分割させる方法があるが、保護回路は保護動作をしていないときでも電力を消費してしまう為、保護回路を追加することにより保護回路が無い半導体装置と比較して、最大通信距離が落ちることが懸念される。
【００１０】
本発明は、以上のような問題を鑑みてなされたものであり、通信距離が極端に短い場合でも正常に動作し、かつ、信頼性の高い半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１１】
本発明は、上記の問題を鑑みなされたものである。本発明は、無線通信によりデータの交信を行う半導体装置において、外部より供給される電力と、基準となる電力との比較を行う比較回路と、比較回路の出力に応じて保護信号と変調信号を出力するバイアス回路部と、半導体装置の素子劣化や破壊を防ぐ保護動作とデータ送信を行う変調動作を一つの回路で行う保護・変調回路を有することを特徴とする。
【００１２】
本発明の半導体装置は、アンテナとチップとを有し、チップは、アンテナを介して供給される入力電圧と基準電圧とを比較し、入力電圧に応じて所定の電圧を出力する比較回路と、変調信号と比較回路から出力される電圧が入力され、変調信号と保護信号の一方又は両方を出力するバイアス回路部と、バイアス回路部から出力された変調信号と保護信号の一方又は両方に応じて動作するスイッチを具備する保護・変調回路とを有することを特徴としている。
【００１３】
また、本発明の半導体装置は、第１のアンテナと、第２のアンテナと、チップと、バッテリーとを有し、チップは、アンテナを介して供給される入力電圧と基準電圧とを比較し、入力電圧に応じて所定の電圧を出力する比較回路と、変調信号と比較回路から出力される電圧が入力され、変調信号と保護信号の一方又は両方を出力するバイアス回路部と、バイアス回路部から出力された変調信号と保護信号の一方又は両方に応じて動作するスイッチを具備する保護・変調回路とを有し、バッテリーは、第２のアンテナを介して供給される電力を充電することを特徴としている。
【００１４】
なお本発明における半導体装置はアンテナ、入力回路部、ロジック回路部を有し、比較回路及び保護・変調回路部は、入力回路部に設けられていてもよい。
【００１５】
なお、本明細書において接続されているとは、電気的に接続されているものとする。
【００１６】
また、本明細書においてトランジスタは、様々な形態のトランジスタを適用させることができる。よって、適用可能なトランジスタの種類に限定はない。したがって、非結晶シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯなどの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。なお、非単結晶半導体膜には水素またはハロゲンが含まれていても良い。また、トランジスタが配置されている基板の種類は様々なものを用いることができ、特定のものに限定されることはない。したがって、たとえば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板などに配置することができる。また、ある基板でトランジスタを形成した後、別の基板にトランジスタを移動させて配置するようにしても良い。
【００１７】
また、回路を同一基板上に形成することにより、部品点数を減らしてコストを削減し、他回路部品との接続点数を減らして信頼性を向上させることができる。あるいは、回路の一部がある基板上に形成されており、回路の別の一部が別基板上に形成されていても良い。つまり、回路のすべてが同じ基板上に形成されていなくても良い。たとえば、回路の一部はガラス基板上にトランジスタを用いて形成し、回路の別の一部は単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で接続してガラス基板上に配置しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続しても良い。このように、回路の一部が同じ基板上に形成されていることにより、部品点数を減らしてコストを削減し、回路と部品との接続点数を減らして、信頼性を向上させたりすることができる。また、駆動電圧が高い部分や駆動周波数の高い部分を同じ基板上に形成しないようにすれば、消費電力の増大を防ぐことができる。
【００１８】
本発明のデータキャリアに適用するトランジスタの構成として、たとえば、ゲート本数が２本以上になっているマルチゲート構造を用いても良い。マルチゲート構造にすることにより、オフ電流を低減し、トランジスタの耐圧性を向上させて信頼性を良くし、飽和領域で動作するときに、ソース端子とドレイン端子の間の電圧が変化してもソース端子とドレイン端子の間の電流はあまり変化せず、フラットな特性にすることができる。また、チャネルの上下にゲート電極が配置されている構造でも良い。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流量を大きくし、空乏層ができやすくなってＳ値を良くすることができる。また、トランジスタの構造は、チャネルの上にゲート電極が配置されている構造、チャネルの下にゲート電極が配置されている構造、正スタガ構造、逆スタガ構造、いずれの構造でも良い。チャネル領域が複数の領域に分かれていても良いし、複数のチャネル領域が並列に接続されていても良いし、直列に接続されていても良い。また、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっていても良い。チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまり、動作が不安定になるのを防ぐことができる。また、ソース領域およびドレイン領域にＬＤＤ領域があっても良い。ＬＤＤ領域を設けることにより、オフ電流を低減し、トランジスタの耐圧性を向上させて信頼性を良くし、飽和領域で動作するときにソース端子とドレイン端子の間の電圧が変化してもソース端子とドレイン端子の間の電流はあまり変化せず、フラットな特性にすることができる。
【発明の効果】
【００１９】
本発明を用いることで、半導体装置を構成するアンテナとチップのインピーダンスを意図的に整合させないようにすることができ、さらにインピーダンス整合の度合いをタグが制御することで、保護と変調のどちらも一つの回路で行うことができる。そのため、半導体装置とリーダ／ライタとの通信距離が極端に短い状況等において半導体装置が大電力を受信することによって生じる不具合を防ぐことができ、半導体装置内部の素子を劣化させたり、半導体装置自体を破壊させたりすることなく、半導体装置を正常に動作させることができる。また、保護と変調動作を一つの回路で行うことによって、保護機能がない半導体装置の最大通信距離を維持することができる。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
（実施の形態１）
本発明の第１実施形態について図１を用いて説明する。
【００２２】
本発明の半導体装置は図１に示すとおり、回路部１１と、整流回路部１５と、入力電圧ＶＩＮと基準電圧Ｖ＿ＢＩＡＳを比較するための手段である比較回路１２と、変調信号にバイアス電圧（保護信号）をかけるバイアス回路部１７と、スイッチ１３と負荷１４からなる保護・変調回路部１０を有する。なお、入力電圧ＶＩＮは、整流回路部１５が生成する電圧である。
【００２３】
図１の比較回路１２は、入力電圧ＶＩＮが一定以上になると、入力電圧ＶＩＮに応じた電圧をバイアス回路部１７に出力する。バイアス回路部１７は、変調信号に比較回路１２の出力電圧に応じた電圧分のバイアス電圧をかけて（変調信号に保護信号を加えて）スイッチ１３に出力する。
【００２４】
図１の保護・変調回路部１０において、スイッチ１３はバイアス回路部１７の出力電圧によって入力インピーダンスを変化させる。
【００２５】
図１の保護・変調回路部１０において、負荷１４はスイッチ１３と−Ｖ端子の間に配置しても良い。さらに保護・変調回路部１０において、スイッチ１３自体が負荷として利用できる場合は、負荷１４はなくても構わない。
【００２６】
なお、入力電圧ＶＩＮと基準電圧Ｖ＿ＢＩＡＳとを必ずしも直接比較する必要はない。この場合の構成について、図９（ａ）、図９（ｂ）を用いて説明する。
【００２７】
図９（ａ）に示すように、入力電圧ＶＩＮが非常に大きい場合、＋Ｖ端子と−Ｖ端子との間に抵抗器Ｒ１および抵抗器Ｒ２を直列に接続し、抵抗器Ｒ１と抵抗器Ｒ２の接続地点の電位を入力電圧ＶＩＮ２とする。入力電圧ＶＩＮ２と基準電圧Ｖ＿ＢＩＡＳを比較回路１２において比較する方法をとっても良い。
【００２８】
また、図９（ｂ）に示すように、入力端子と比較回路１２との間に抵抗器Ｒ１を介すなどして、電流Ｉ２を検出し、検出された電流Ｉ２と基準電流Ｉ１を比較回路１２において比較することも可能である。
【００２９】
図１のバイアス回路部１７は変調信号がない場合においても比較回路１２から出力された電圧に応じた電圧（保護信号）を出力する。
【００３０】
図１において＋Ｖと記した端子にはアンテナの＋端子が接続され、−Ｖと記した端子にはアンテナの−端子が接続される。アンテナで受信した電力は、チップ内部へ伝達され、チップの内部回路が動作する。半導体装置が保護動作と変調動作をしていないときの保護・変調回路部１０のインピーダンスをＺａとすると、Ｚａはバイアス回路部１７からの電圧によって変化量が異なる。変調動作に必要なインピーダンスの変化量をΔＺ１、保護動作に必要なインピーダンスの変化量をΔＺ２とすると、変調動作時のＺａはＺａとＺａ＋ΔＺ１の間で変化し、保護動作と変調動作時のＺａはＺａとＺａ＋ΔＺ１＋ΔＺ２で変化し、保護動作のみの場合はＺａ＋ΔＺ２のインピーダンスとなる。
【００３１】
したがって、本発明の半導体装置は内部の回路を保護する動作とリーダ／ライタに信号を送る動作を一つの回路で行うことができる。一つの回路にすることによってアンテナに整流回路と並列して接続されている回路の数を増やす必要が無く、アンテナが受信したＲＦ電力を効率良く内部へ伝達させることができる。
【００３２】
そのため本発明を用いることで、半導体装置に大電力が供給されてしまった場合には、半導体装置を構成するアンテナとチップとのインピーダンス整合を意図的にずらし、アンテナが大電力を受け取ったとしても半導体装置内部へはあまり伝達されないようにすることができる。その結果、半導体装置内部の素子を劣化させたり、半導体装置自体を破壊させたりすることなく、半導体装置を正常に動作させることができる。
【００３３】
（実施の形態２）
本実施の形態では、上記実施の形態で示した半導体装置のより具体的な構成に関して図面を用いて説明する。
【００３４】
本実施の形態で示す半導体装置１００は、リーダ／ライタからの電力およびデータを受信するためのアンテナ１１２と、入力回路部１２１およびロジック回路部１２２からなるチップ１２０を有する（図２参照）。なお、アンテナ１１２は、チップ１２０とは別に製版し、別の工程にて接続して半導体装置を形成することができる。より良くは、アンテナ１１２とチップ１２０は同じ工程で形成されることが好ましい。
【００３５】
半導体装置１００の入力回路部１２１は、アンテナ１１２から受信した電力を交流から直流へ変換するための整流回路部１０３と、安定した電圧を内部回路へ供給するための定電圧回路部１０４と、リーダ／ライタに信号を送る変調動作と過剰な電力が入力されたときに回路を保護する動作をする保護・変調回路部１０１と、保護動作させるかどうかを制御するための保護動作制御回路部１０２と、保護動作をする場合に変調信号にバイアス電圧（保護信号）を加えるバイアス回路部１１１と、内部回路へ供給するクロックを生成するためのクロック生成回路部１０５と、アンテナ１１２から受信したデータをデジタル信号へ復調するための復調回路部１０６と、を有する。
【００３６】
また、半導体装置１００のロジック回路部１２２は、復調回路部１０６で復調されたデータを解析する命令解析部と復調されたデータが正常に受信できたかどうかを判定するための判定回路部１０７と、記憶装置（以下、メモリと記す）１０８と、メモリを制御するためのコントローラ回路部１０９と、データを符号化するための符号化回路部１１０と、を有する。
【００３７】
次に、図２の入力回路部１２１の構成について図３を用いて詳細に説明する。
【００３８】
図３において、＋Ｖと記した端子はアンテナ１１２の＋端子に接続し、−Ｖと記した端子はアンテナ１１２の−端子に接続されている。復調回路部１０６は、＋Ｖ端子から入力された電波に含まれるデータ信号を復調する。整流回路部１０３は＋Ｖ端子と−Ｖ端子より入力される交流電圧を直流電圧ＶＩＮに変換する。定電圧回路部１０４は、＋Ｖ端子と−Ｖ端子に接続されており、整流回路部１０３において変換された電圧ＶＩＮが入力され、定電圧化された電源電圧ＶＤＤと基準電圧Ｖ＿ＢＩＡＳを出力する。ＶＤＤ端子はクロック生成回路部１０５やロジック回路部１２２へ接続され、各回路へ電源を供給している。Ｖ＿ＢＩＡＳ端子は保護動作制御回路部１０２へ接続され、ノードｑの電位を決定するための基準電圧となる。クロック生成回路部１０５は、＋Ｖ端子と−Ｖ端子に接続されており、電源電圧ＶＤＤが入力され、基準クロックを出力する。クロック生成回路部１０５の出力端子はロジック回路部１２２へ接続されており、ロジック回路部１２２内部の各回路へクロックを供給している。
【００３９】
整流回路部１０３は、＋Ｖ端子の電圧が−Ｖ端子の電圧より大きい場合に入力された交流電圧を直流電圧へ変換（整流）し、容量３０２を充電するためのダイオード３０１と、−Ｖ端子の電圧が＋Ｖ端子の電圧より大きい場合に容量３０４に電荷を充電するためのダイオード３０３と、ダイオード３０１において整流された直流電源電圧を保持するための容量３０２と、＋Ｖ端子より入力された電波を検波し、ダイオード３０３において整流された電荷を保持するための容量３０４と、を有する。また、半導体装置では、リセット（非動作）時にチップ１２０内部に蓄積された電荷を放電するための抵抗３０５を備えることが好ましい。
【００４０】
ダイオード３０１の出力端子は容量３０２に接続され、入力端子は容量３０４に接続されている。容量３０２の一端はダイオード３０１に接続され、他端は−Ｖ端子に接続されている。ダイオード３０３の出力端子は容量３０４に接続され、入力端子は−Ｖ端子に接続されている。容量３０４の一端は＋Ｖ端子に接続され、他端はダイオード３０３に接続されている。
【００４１】
また、半導体装置では、リセット（非動作）時にチップ１２０内部に蓄積された電荷を放電するための抵抗３０５を備える場合には、抵抗３０５の一端はＶＩＮ端子に接続され、他端は−Ｖ端子に接続される。
【００４２】
また、本実施の形態において、整流回路部１０３は半波２倍圧整流回路と呼ばれる回路構成を採用した場合について説明したが、これに限らず半波４倍圧整流回路や半波６倍圧整流回路などのＮ倍圧整流回路や全波整流回路などを用いてもよい。
【００４３】
次に図３に示した保護・変調回路部１０１および保護動作制御回路部１０２およびバイアス回路部１１１について詳しく説明する。
【００４４】
保護動作制御回路部１０２は、定電圧回路部１０４で生成された基準電圧（Ｖ＿ＢＩＡＳ）によって駆動するトランジスタ２０４と、ノードｐの電位を決定するためのダイオード２０７と、抵抗２０６と、ノードｐの電位の変化を受け取って、ノードｑの電位を変化させるためのトランジスタ２０３と、を有する。
【００４５】
抵抗２０６の一端はＶＩＮ端子に接続されており、他端はダイオード２０７と直列に接続されている。ダイオード２０７の一端は抵抗２０６に接続されており、他端は−Ｖ端子に接続されている。図３において抵抗２０６とダイオード２０７の接続点をノードｐとする。トランジスタ２０３は、ゲート電極をノードｐに接続され、ソース電極を＋Ｖ端子に接続され、ドレイン電極をトランジスタ２０４と接続されている。トランジスタ２０４は、ゲート電極が定電圧回路部１０４の基準電圧（Ｖ＿ＢＩＡＳ）出力端子に接続され、ソース電極が−Ｖ端子に接続され、ドレイン電極がトランジスタ２０３と接続されている。図３においてトランジスタ２０４とトランジスタ２０３の接続点をノードｑとする。
【００４６】
図３において、ダイオード２０７を４つ直列接続する例を示したが、ダイオードの数はこれに限らず、通常動作時（保護動作をさせたくないとき）にノードｐをトランジスタ２０３がオンしないような電位に保つことができれば良い。
【００４７】
なお、ダイオード２０７およびダイオード３０１、ダイオード３０３は、必ずしもダイオード素子を用いる必要はなく、ＭＯＳトランジスタのゲート電極とドレイン電極を導通させて用いても良い。
【００４８】
保護・変調回路部１０１は、負荷２０１へ電流を流すかどうかを決定するためのトランジスタ２０２と、トランジスタ２０２に電流が流れ、チップ１２０の入力インピーダンスを変化させるための負荷２０１と、を有する。
【００４９】
負荷２０１は、バイアス回路部１１１の出力（ノードａの電位）に基づいてチップ１２０の入力インピーダンスの変化量を制御する。たとえば、容量素子、抵抗、インダクタ等で構成される。
【００５０】
図３において、通信距離が適切であり、半導体装置が正常に動作している場合、定電圧回路部１０４の機能により、トランジスタ２０４のゲート電極に印加される電圧（Ｖ＿ＢＩＡＳ）は一定であり、トランジスタ２０４は定電流源として機能する。
【００５１】
また、ノードｐの電位がダイオード２０７のしきい値より低い場合は、トランジスタ２０３はオフであり、ノードｑの電位は−Ｖ端子の電位よりトランジスタ２０４のしきい値分だけ高い電位のまま一定である。
【００５２】
半導体装置へ大電力が供給されてしまった場合、ノードｐの電位がダイオード２０７のしきい値より高くなるとダイオード２０７に電流が流れるため、ノードｐの電位は下がる。これにともない、トランジスタ２０３はオンし、ノードｑの電位は上がる。
【００５３】
バイアス回路部１１１は、差動増幅回路２１１と抵抗２１５と抵抗２１６と抵抗２１７にて電圧加算器を構成している。差動増幅回路２１１のノードｂはオペアンプの−端子となり、ノードｃはオペアンプの＋端子となり、ノードａはオペアンプの出力端子となる。差動増幅回路２１１は差動回路２１２とトランジスタ２１３にて構成されている。抵抗２１５は差動増幅回路２１１のノードａと差動増幅回路２１１のノードｃの間に接続されている。抵抗２１６は保護動作制御回路部１０２のノードｑと差動増幅回路２１１のノードｃの間に接続されている。抵抗２１７はロジック回路部１２２から変調信号が出力されるノードｍと差動増幅回路２１１のノードｃの間に接続されている。
【００５４】
バイアス回路部１１１はオペアンプを使った電圧加算回路として動作する。バイアス回路部１１１の出力にあたるノードａの電圧は抵抗２１５と抵抗２１６と抵抗２１７のそれぞれの抵抗値とかかる電圧によって決まる。抵抗２１５、抵抗２１６、抵抗２１７の抵抗値をそれぞれＲ１、Ｒ２、Ｒ３とおき、ノードａの電圧をＶａ、ノードｑの電圧をＶｑ、ノードｍの電圧をＶｍとおくと、ノードａの電圧ＶａはＶａ＝−（（Ｒ１／Ｒ２）×Ｖｑ＋（Ｒ１／Ｒ３）×Ｖｍ）にて求められる。式の通り、Ｖａの電圧はＶｑとＶｍに抵抗値の比を掛けて足し合わせたものとなる。Ｖｑがある電圧になったときのＶａの変化量をΔＶ１とし、Ｖｍがある電圧になったときのＶａの変化量をΔＶ２とし、保護・変調動作時のノードａの電圧の変化を説明する。
【００５５】
タグとリーダ／ライタの距離がある程度離れており、保護動作制御回路部１０２が保護動作をしていない場合、バイアス回路部１１１のノードａの電圧ＶａはＶｑとＶｍ共に０の為、ほぼ−Ｖ端子に近い電位を出力している（図１９（Ａ）参照）。変調信号が入力されるとＶｍが変化する為ＶａはΔＶ２の振幅で変調信号に合わせ時間的に変化する（図１９（Ｂ）参照）。
【００５６】
次に、タグとリーダ／ライタの距離が極端に近く、保護動作制御回路部１０２が保護動作をしている場合、保護信号が入力されＶａはΔＶ１分変化する、この状態で変調信号が入力されるとＶａはΔＶ１の電圧を基準としてΔＶ１からΔＶ２を足し合わせた電圧とで変調信号に合わせ時間的に切り替わる（図１９（Ｃ）参照）。
【００５７】
バイアス回路部１１１において、定電流トランジスタ２１３には定電圧回路部１０４から出力された基準電位（Ｖ＿ＢＩＡＳ）が入力されているが、この電位はある程度安定していればこれに限定されない。
【００５８】
負荷２０１へ流す電流量はトランジスタ２０２のゲート電極にかかる電圧と関係している。負荷２０１へ流す電流量を変化させるとチップ１２０の入力インピーダンスも変化する。つまり、トランジスタ２０２のゲート電極の電圧を制御することでチップ１２０の入力インピーダンスを制御することができる。
【００５９】
チップ１２０の入力インピーダンスが変化するということは、アンテナ１１２とチップ１２０とのインピーダンス整合をずらせるということを意味する。整合がずれるとアンテナ１１２は受け取った電力の一部を反射する、この反射した電力の一部はリーダ／ライタまで到達し、反射した電力が時間的に変化するとリーダ／ライタ側は半導体装置が応答していると認識する。
【００６０】
したがって変調信号がなく保護動作のみしている場合のＶａは時間的な変化をしない為、リーダ／ライタ側はタグからの応答と認識しない。また、変調動作時は変調信号の電圧は時間的な変化をするため、リーダ・ライタ側はタグが応答していると認識する。これは保護と変調動作が同時に行われているときも同様である。
【００６１】
以上説明したように本発明を用いることで、半導体装置を構成するアンテナとチップとのインピーダンス整合を意図的にずらすことができる。また、保護と変調の両方の動作を一つの回路に行うことを可能とするため、半導体装置内部の素子が劣化させたり、半導体装置自体を破壊させたりことなく遠距離の通信範囲も確保できる。
【００６２】
（実施の形態３）
本発明の半導体装置は、上記実施の形態２係る入力回路部の変形例として、図３の負荷２０１をなくした構成とすることもできる。
【００６３】
負荷２０１をなくしても、チップ１２０のインピーダンスはトランジスタ２０２のゲート電極にかかる電圧で制御できる。チップ１２０のインピーダンスを変化させたい度合いによってトランジスタ２０２に流すべき電流量を見積もることができる。よって、トランジスタ２０２のサイズはチップ１２０のインピーダンスが充分変化するような電流量を流すことができるように設計すればよい。
【００６４】
よって、負荷２０１がない場合でも、トランジスタ２０２に電流を流すことでチップ１２０のインピーダンスを変化させ、アンテナ１１２とのインピーダンス整合を意図的にずらすことができる。
【００６５】
また、本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて実施することができる。すなわち本発明を用いることで、半導体装置を構成するアンテナとチップとのインピーダンス整合を意図的にずらすことができる。また、保護と変調の両方の動作を一つの回路に行うことを可能とするため、半導体装置内部の素子が劣化させたり、半導体装置自体を破壊させたりことなく遠距離の通信範囲も確保できる。
【００６６】
（実施の形態４）
本実施の形態では、上記実施の形態２に係る入力回路部の別の変形例として、整流回路部３００の容量３０４とダイオード３０１の間に保護回路部を配置した構成について図４を用いて説明する。
【００６７】
図４において、＋Ｖと記した端子はアンテナ１１２の＋端子に接続し、−Ｖと記した端子はアンテナ１１２の−端子に接続されている。保護・変調回路部１０１は整流回路部３００の容量３０４とダイオード３０１の間に接続されている。復調回路部１０６は、＋Ｖ端子から入力された電波に含まれるデータ信号を復調する。定電圧回路部１０４は、整流回路部３００において整流されることにより得られた電圧ＶＩＮと−Ｖ端子が接続され、定電圧化した電源電圧ＶＤＤと基準電圧Ｖ＿ＢＩＡＳを出力する。ＶＤＤ端子はクロック生成回路部１０５やロジック回路部１２２へ接続され、各回路へ電源を供給している。Ｖ＿ＢＩＡＳ端子は保護動作制御回路部１０２へ接続され、ノードｑの電位を決定するための基準電圧となる。クロック生成回路部１０５は、電源電圧ＶＤＤと−Ｖ端子が入力され、基準クロックを出力する。クロック生成回路部１０５の出力端子はロジック回路部１２２へ接続されており、ロジック回路部１２２内部の各回路へクロックを供給している。
【００６８】
整流回路部３００は、＋Ｖ端子の電圧が−Ｖ端子の電圧より大きい場合に入力された交流電源を直流電源へ変換（整流）し、容量３０２を充電するためのダイオード３０１と、−Ｖ端子の電圧が＋Ｖ端子の電圧より大きい場合に容量３０４に電荷を充電するためのダイオード３０３と、ダイオード３０１において整流された直流電源電圧を保持するための容量３０２と、＋Ｖ端子より入力された電波を検波し、ダイオード３０３において整流された電荷を保持するための容量３０４と、を有する。また、半導体装置では、リセット（非動作）時にチップ１２０内部に蓄積された電荷を放電するための抵抗３０５を備えることが好ましい。
【００６９】
本実施の形態についても、保護・変調動作をするにはトランジスタ２０２のゲート電極にかかる電圧を制御することによって、負荷２０１に流れる電流量を変化させチップ１２０の入力インピーダンスを変化させることができる。
【００７０】
また、本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて実施することができる。すなわち本発明を用いることで、半導体装置を構成するアンテナとチップとのインピーダンス整合を意図的にずらすことができる。また、保護と変調の両方の動作を一つの回路に行うことを可能とするため、半導体装置内部の素子が劣化させたり、半導体装置自体を破壊させたりことなく遠距離の通信範囲も確保できる。
（実施の形態４）
【００７１】
本発明の半導体装置は、上記実施の形態２に係る入力回路部の変形例として、図４の負荷２０１をなくした構成とすることもできる。
【００７２】
負荷２０１をなくしたときでも、チップ１２０のインピーダンスはトランジスタ２０２のゲート電極にかかる電圧で制御できる。チップ１２０のインピーダンスを変化させたい度合いによってトランジスタ２０２に流すべき電流量を見積もることができる。よって、トランジスタ２０２のサイズはチップ１２０のインピーダンスが充分変化するような電流量を流すことができるように設計すればよい。
【００７３】
よって、負荷２０１がない場合でも、トランジスタ２０２に電流を流すことでチップ１２０のインピーダンスを変化させ、アンテナ１１２とのインピーダンス整合を意図的にずらすことができる。
【００７４】
また、本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて実施することができる。すなわち本発明を用いることで、半導体装置を構成するアンテナとチップとのインピーダンス整合を意図的にずらすことができる。また、保護と変調の両方の動作を一つの回路に行うことを可能とするため、半導体装置内部の素子が劣化させたり、半導体装置自体を破壊させたりことなく遠距離の通信範囲も確保できる。
【００７５】
（実施の形態５）
本実施の形態では、上記実施の形態２に係る入力回路部の変形例として、整流ダイオード３０３の代わりに保護・変調回路を設けた構成について図５を用いて説明する。
【００７６】
本実施の形態に示す保護・変調回路部１０１は、上記実施の形態５におけるダイオード３０３の機能も兼ね備えている。以下に図５に示した整流回路部５００と保護・変調回路部１０１とついて詳しく説明する。
【００７７】
整流回路部５００は、＋Ｖ端子の電圧が−Ｖ端子の電圧より大きい場合に入力された交流電源を直流電源へ変換（整流）し、容量５０２を充電するためのダイオード５０１と、ダイオード５０１において整流された直流電源電圧を保持するための容量５０２と、容量５０４を有する。容量５０４とダイオード５０１の間には保護・変調回路部１０１が接続されている。また、半導体装置では、リセット（非動作）時にチップ１２０内部に蓄積された電荷を放電するための抵抗５０５を備えることが好ましい。
【００７８】
次に、リーダ／ライタからタグまでの距離がある程度離れており、保護動作制御回路部１０２が保護動作をしていない場合について説明する。なお、保護・変調回路部１０１内のトランジスタ２０８において、−Ｖ端子に接続されている電極をｓとし、整流回路部５００の容量５０４の一端と接続されている電極をｄとする。バイアス回路部１１１に変調信号が入力されていない場合、トランジスタ２０８のゲート電極は−Ｖ端子の電位に近い電圧が入力されている。このとき、トランジスタ２０８は−Ｖ端子の電圧が＋Ｖ端子の電圧より高い場合ｓからｄの方へ電流を流すことによって、ダイオード３０３と同じ働きをし、容量５０２に電荷を充電する。バイアス回路部１１１に変調信号が入力された場合には、トランジスタ２０８のゲート電極には変調信号に応じた電圧が入力され、トランジスタ２０８はｄからｓの方へも電流を流し、変調信号に合わせチップの入力インピーダンスを変化させる。
【００７９】
次に、リーダ／ライタからタグまでの距離が極端に近く、保護動作制御回路部１０２が保護動作をしている場合について説明する。バイアス回路部１１１に変調信号が入力されていない場合、トランジスタ２０８のゲート電極には保護動作用の電圧が入力され、トランジスタ２０８はｄからｓの方へも電流を流すため、整流回路部５００のダイオード５０１に流れる電流が少なくなる。バイアス回路部１１１に変調信号が入力された場合には、トランジスタ２０８のゲート電極には保護動作と変調動作に応じた電圧がバイアス回路部１１１から出力され、トランジスタ２０８がｄからｓへ流す電流量は変調信号に合わせ変化するため、チップの入力インピーダンスは変調信号に合わせ変化する。
【００８０】
ダイオード５０１は、必ずしもダイオード素子を用いる必要はなく、ＭＯＳトランジスタのゲート電極とドレイン電極を導通させて用いても良い。
【００８１】
したがって本実施の形態例では、上記実施の形態２の保護・変調動作を維持しながら、アンテナ端子＋Ｖに並列接続されている素子数を減らすことができ、チップの電力変換効率の向上を図ることができる。
【００８２】
また、本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて実施することができる。すなわち本発明を用いることで、半導体装置を構成するアンテナとチップとのインピーダンス整合を意図的にずらすことができる。また、保護と変調の両方の動作を一つの回路に行うことを可能とするため、半導体装置内部の素子が劣化させたり、半導体装置自体を破壊させたりことなく遠距離の通信範囲も確保できる。
【００８３】
（実施の形態６）
本実施の形態では、上記実施の形態２に係るバイアス回路部１１１の変形例として、差動増幅回路２１１のトランジスタ２１３を設けない構成について図６を用いて説明する。
【００８４】
本実施の形態に示す差動増幅回路２４１は差動回路２４２にて構成され、差動増幅回路２４１のノードのノードｂはオペアンプの−端子となり、ノードｃはオペアンプの＋端子となり、ノードａはオペアンプの出力端子となる。
【００８５】
バイアス回路部４１１は、差動増幅回路２４１と抵抗２１５と抵抗２１６と抵抗２１７にて電圧加算器を構成している。差動増幅回路２４１のノードｂはオペアンプの−端子となり、ノードｃはオペアンプの＋端子となり、ノードａはオペアンプの出力端子となる。抵抗２１５は差動増幅回路２４１のノードａと保護動作制御回路部１０２のノードｑと差動増幅回路２４１のノードｃの間に接続されている。抵抗２１６は保護動作制御回路部１０２のノードｑと差動増幅回路２４１のノードｃの間に接続されている。抵抗２１７はロジック回路の変調信号が出力される線と差動増幅回路２４１のノードｃの間に接続されている。
【００８６】
次に、本実施の形態のバイアス回路部４１１の動作について説明する。バイアス回路部は上記実施の形態２のバイアス回路部１１１と同じ動作をする。バイアス回路部４１１の出力にあたるノードａは抵抗２１５と抵抗２１６と抵抗２１７のそれぞれの抵抗値とかかる電圧によって決まる。抵抗２１５、抵抗２１６、抵抗２１７の抵抗値をそれぞれＲ１、Ｒ２、Ｒ３とおき、ノードａの電圧をＶａ、ノードｑの電圧をＶｑ、ノードｍの電圧をＶｍとおくと、ノードａの電圧ＶａはＶａ＝−（（Ｒ１／Ｒ２）×Ｖｑ＋（Ｒ１／Ｒ３）×Ｖｍ）にて求められる。式の通り、Ｖａの電圧はＶｑとＶｍに抵抗値の比を掛けて足し合わせたものとなる。Ｖｑがある電圧になったときのＶａの変化量をΔＶ１とし、Ｖｍがある電圧になったときのＶａの変化量をΔＶ２とし、保護・変調動作時のノードａの変化を説明する。
【００８７】
タグとリーダ／ライタの距離がある程度離れており、保護動作制御回路部１０２が保護動作をしていない場合、バイアス回路部４１１のノードａの電圧ＶａはＶｑとＶｍ共に０の為、ほぼ−Ｖ端子に近い電位を出力している。変調信号が入力されるとＶｍが変化する為ＶａはΔＶ２の振幅で変調信号に合わせ時間的に変化する。
【００８８】
次に、タグとリーダ／ライタの距離が極端に近く、保護動作制御回路部１０２が保護動作をしている場合、ＶａはΔＶ１分変化する、この状態で変調信号が入力されるとＶａはΔＶ１の電圧を基準としてΔＶ１からΔＶ２を足し合わせた電圧とで変調信号に合わせ時間的に切り替わる。
【００８９】
本実施の形態では差動回路の変形例を説明したが、バイアス回路部が電圧加算器として動作するならば、差動回路の構成はこれに限定されない。
【００９０】
また、本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて実施することができる。すなわち本発明を用いることで、半導体装置を構成するアンテナとチップとのインピーダンス整合を意図的にずらすことができる。また、保護と変調の両方の動作を一つの回路に行うことを可能とするため、半導体装置内部の素子が劣化させたり、半導体装置自体を破壊させたりことなく遠距離の通信範囲も確保できる。
【００９１】
（実施の形態７）
本実施の形態で示す半導体装置の構成について図８を用いて説明する。
【００９２】
図８は図２の半導体装置にバッテリー機能を搭載したものである。本明細書においてバッテリー機能とは、充電することで連続使用時間を回復させることができることをいう。
【００９３】
本実施の形態で示す半導体装置７００は、図２の半導体装置に充電バッテリー部１２４接続させたものである。充電バッテリー部１２４はバッテリー４０１と、充電用の電力を受け取るアンテナ１１３と、アンテナで受けた電力を充電する為の充電回路部１２３からなる。充電バッテリー部１２４はチップ１２０の定電圧回路部１０４に接続されている。
【００９４】
本実施の形態の充電回路部１２３について図７を用いて説明する。
【００９５】
また、本実施の形態の入力回路部１２１には、前記実施の形態１〜実施の形態７で示したいずれかの構成を適用することができる。
【００９６】
充電回路部１２３は、バッテリー４０１と、整流回路部６００において整流された電源電圧をモニタし、バッテリー４０１の充電状況を管理するための充電機構制御回路部４１０と、アンテナ１１３から受信した電力を交流から直流へ変換するための整流回路部６００と、アンテナ１１３から受信した電力が過剰であった場合、内部回路を保護するための充電用保護回路部１０１ｂと、充電用保護回路部１０１ｂを動作させるかどうかを制御するための充電用保護回路制御回路部１０２ｂ（充電用比較回路ともいう）と、を有する。
【００９７】
整流回路部６００は＋Ｖ端子の電圧が−Ｖ端子の電圧より大きい場合に入力された交流電源を直流電源へ変換（整流）し、容量６０２を充電するためのダイオード６０１と、−Ｖ端子の電圧が＋Ｖ端子の電圧より大きい場合に容量６０４を電荷を充電するためのダイオード６０３と、ダイオード６０１において整流された直流電源電圧を保持するための容量６０２と、＋Ｖ端子より入力された電波を検波し、ダイオード６０３において整流された電荷を保持するための容量６０４と、を有する。
【００９８】
ダイオード６０１の出力端子は容量６０２に接続され、入力端子は容量６０４に接続されている。容量６０２の一端はダイオード６０１に接続され、他端は−Ｖ端子に接続されている。ダイオード６０３の出力端子は容量６０４に接続され、入力端子は−Ｖ端子に接続されている。容量６０４の一端は＋Ｖ端子に接続され、他端はダイオード６０３に接続されている。
【００９９】
また本実施の形態において、整流回路部６００は半波２倍圧整流回路と呼ばれる回路構成を採用した場合について説明したが、これに限らず半波４倍圧整流回路や半波６倍圧整流回路などのＮ倍圧整流回路や全波整流回路などを用いてもよい。
【０１００】
充電用保護回路制御回路部１０２ｂは、充電機構制御回路部４１０で生成された基準電圧（Ｖ２＿ＢＩＡＳ）によって駆動されるトランジスタ２０４と、位相補償容量２０５と、ノードｐ’の電位を決定するためのダイオード２０７と、抵抗２０６と、ノードｐ’の電位の変化を受け取って、ノードｑ’の電位を変化させるためのトランジスタ２０３と、を有する。
【０１０１】
充電用保護回路部１０１ｂは、負荷２５１へ電流を流すかどうかを決定するためのトランジスタ２５２と、トランジスタ２５２がオンしたときに電流が流れ、充電バッテリー部１２４の入力インピーダンスを変化させるための負荷２５１と、を有する。
【０１０２】
負荷２５１は、充電用保護回路制御回路部１０２ｂの出力（ノードｑの電位）に基づいて充電バッテリー部１２４の入力インピーダンスの変化量を制御する。たとえば、容量素子や抵抗やインダクタなどである。
【０１０３】
バッテリーは、たとえば、リチウム電池、より好ましくはゲル状電解物質を用いるリチウムポリマー電池やリチウムイオン電池のようなシート状に形成されたものが好ましい。シート状に形成された電池を用いることで、小型化（薄型化）が可能である。もちろん、充電可能な電池であればこれらに限定されるものではなく、ニッケル水素電池、ニカド電池などの充電放電可能な電池であっても良いし、また、大容量のコンデンサーなどを用いても良い。大容量のコンデンサーとしては、電極の対向面積が大きいものであることが望ましい。活性炭、フラーレン、カーボンナノチューブなど比表面積の大きい電極用材料を用いた電気二重層コンデンサーを用いることが好適である。コンデンサーは電池に較べ構成が単純であり薄膜化や積層化も容易である。電気二重層コンデンサーは蓄電機能を有し、充放電の回数が増えても劣化が小さく、急速充電特性にも優れているため好適である。
【０１０４】
充電用保護回路制御回路部１０２ｂは通信距離が極端に短く、半導体装置へ大電力が供給されてしまった場合、ノードｐの電位がダイオード２０７のしきい値より高くなるとダイオード２０７に電流が流れるため、ノードｐ’の電位は下がる。これにともない、トランジスタ２０３はオンする。
【０１０５】
充電用保護回路部１０１ｂは上述した実施の形態の保護・変調回路部１０１と同じ素子にて構成されているが、本実施の形態では保護動作のみをする回路となっている。トランジスタ２０３がオンしてノードｑ’に電流が流れ込むと、ノードｑ’の電位はあがる。ノードｑ’の電位があがるとトランジスタ２５２がオンして、負荷２５１に電流が流れる。電流が流れることによって充電バッテリー部１２４の入力インピーダンスが変化し、素子の劣化や破壊を防ぐことができる。
【０１０６】
負荷２５１に電流が流れると、充電バッテリー部１２４の入力インピーダンスが変化する。
【０１０７】
充電バッテリー部１２４の入力インピーダンスが変化するということは、アンテナ１１２およびアンテナ１１３と充電バッテリー部１２４とのインピーダンス整合がずれるということを意味する。言い換えれば、反射係数が大きくなるということである。
【０１０８】
一般に、電力を供給する側の出力インピーダンスと電力を受け取る側の入力インピーダンスの整合がずれると電力の反射が起こり、電力の伝達効率が悪くなる。つまり、アンテナ１１２およびアンテナ１１３が受け取った電力をチップ１２０および充電バッテリー部１２４へ効率良く伝達するためには、アンテナ１１２およびアンテナ１１３と充電バッテリー部１２４とのインピーダンス整合を合わせる必要がある。
【０１０９】
本実施の形態においてもこの性質を利用する。通信距離が極端に短く半導体装置に大電力が供給されてしまった場合には、負荷２５１に電流を流して充電バッテリー部１２４のインピーダンスを変化させ、アンテナ１１３とのインピーダンス整合を意図的にずらす。このため、アンテナ１１３が大電力を受け取ったとしても充電バッテリー部１２４へはあまり伝達されないので、半導体装置の内部素子が劣化し、半導体装置自体が破壊されたりすることなく動作させることができる。
【０１１０】
また、本実施の形態を用いることで、通信距離が遠く、リーダ／ライタからの受信電波のみでは半導体装置の内部回路を動作させるのに必要な電力が得られない場合にも、バッテリーに充電された電源を利用してリーダ／ライタとの通信をすることができる。
【０１１１】
また、バッテリーの充電容量が充分大きければ、半導体装置７００の記憶装置として、たとえば、ＤＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＳＤＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの揮発性メモリを搭載させることも可能になる。
【０１１２】
また、本実施の形態例ではアンテナ１１２およびアンテナ１１３アンテナを２種類使用している場合を示した。２種類のアンテナをそれぞれ異なる共振周波数を持つように設計することで、リーダ／ライタとの通信時以外にバッテリーを充電することができるようになる。
【０１１３】
また、上記実施の形態７に係る入力回路部の変形例として、アンテナ１１２とアンテナ１１３を同一のものとすることも可能である。
【０１１４】
同一のアンテナをリーダ／ライタとの通信とバッテリー充電両方の用途で使用できるので、半導体装置のサイズを小型化することができる。
【０１１５】
また、本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて実施することができる。すなわち本発明を用いることで、半導体装置を構成するアンテナとチップとのインピーダンス整合を意図的にずらすことができる。そのため、半導体装置とリーダ／ライタとの通信距離が極端に短い状況等において半導体装置が大電力を受信することによって生じる不具合を防ぐことができ、半導体装置の信頼性の向上を図ることができる。すなわち、半導体装置内部の素子を劣化させたり、半導体装置自体を破壊させたりことなく、半導体装置を正常に動作させることができる。
【０１１６】
（実施の形態８）
本実施の形態では、本発明の無線通信によりデータの交信を行う半導体装置をＲＦタグとして用いた場合及びそれを用いた通信システムの用途について説明する。本発明のＲＦタグは、例えば、紙幣、硬貨、有価証券、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボトル等）、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）ソフトやＣＤ（コンパクトディスク）に設けて使用することができる。また、ビデオテープ等の記録媒体、車やバイクや自転車等の乗物類、鞄や眼鏡等の身の回り品、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置、テレビジョン装置（単にテレビまたはテレビ受像器とも呼ぶ）および携帯電話機等を指す。
【０１１７】
本発明のＲＦタグは、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等にＲＦタグを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にＲＦタグを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
【０１１８】
以上のように、本発明のＲＦタグは物品（生き物を含む）であればどのようなものにでも設けて使用することができる。
【０１１９】
次に、ＲＦタグを用いたシステムの一形態について、図１０（Ａ）を用いて説明する。表示部９５２１を含む端末９５２０には、アンテナ及び当該アンテナに接続されたリーダ／ライタが設けられている。物品Ａ９５３２には本発明のＲＦタグ９５３１が設けられ、物品Ｂ９５２２には本発明のＲＦタグ９５２３が設けられている。図１０（Ａ）では、物品Ａや物品Ｂの一例として内服薬を示した。物品Ａ９５３２が含むＲＦタグ９５３１に端末９５２０のアンテナをかざすと、表示部９５２１に物品Ａ９５３２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。物品Ｂ９５２２が含むＲＦタグ９５２３に端末９５２０のアンテナをかざすと、表示部９５２１に物品Ｂ９５２２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。
図１０（Ａ）に示すシステムを利用したビジネスモデルの一例を図１０（Ｂ）のフローチャートを用いて説明する。
【０１２０】
端末９５２０において、アレルギーの情報を入力しておく（第１のステップ９００１）。アレルギーの情報とは、所定の人物がアレルギー反応を起こす医薬品またはその成分等の情報である。端末９５２０に設けられたアンテナによって、前述のとおり物品Ａ９５３２である内服薬Ａの情報を取得する（第２のステップ９００２）。内服薬Ａの情報には内服薬Ａの成分等の情報が含まれる。アレルギーの情報と取得した内服薬Ａの成分等の情報とを比較し、一致するか否かを判断する（第３のステップ９００３）。一致する場合、所定の人物は内服薬Ａに対してアレルギー反応を起こす危険性があるとし、端末９５２０の使用者に注意を呼びかける（第４のステップ９００４）。一致しない場合、所定の人物は内服薬Ａに対してアレルギー反応を起こす危険性が少ないとし、端末９５２０の使用者にその旨（安全である旨）を知らせる（第５のステップ９００５）。第４のステップや第５のステップにおいて、端末９５２０の使用者に情報を知らせる方法は、端末９５２０の表示部９５２１に表示を行う方法であっても良いし、端末９５２０のアラーム等を鳴らす方法であっても良い。
【０１２１】
また、別のビジネスモデルの例を図１０（Ｃ）に示す。端末９５２０に、同時に服用すると危険な内服薬または同時に服用すると危険な内服薬の成分の組み合わせの情報（以下、組み合わせの情報という）を入力しておく（第１のステップ９１０１）。端末９５２０に設けられたアンテナによって、前述のとおり物品Ａ９５３２である内服薬Ａの情報を取得する（第２のステップ９１０２）。内服薬Ａの情報には内服薬Ａの成分等の情報が含まれる。次いで、端末９５２０に設けられたアンテナによって、前述のとおり物品Ｂ９５２２である内服薬Ｂの情報を取得する（第３のステップ９１０３）。内服薬Ｂの情報には内服薬Ｂの成分等の情報が含まれる。こうして、複数の内服薬の情報を取得する。組み合わせの情報と取得した複数の内服薬の情報とを比較し、一致するか否か、即ち、同時に使用すると危険な内服薬の成分の組み合わせが有るか否かを判断する（第４のステップ９１０４）。一致する場合、端末９５２０の使用者に注意を呼びかける（第５のステップ９１０５）。一致しない場合、端末９５２０の使用者にその旨（安全である旨）を知らせる（第６のステップ９１０６）。第５のステップ９１０５や第６のステップ９１０６において、端末９５２０の使用者に情報を知らせる方法は、端末９５２０の表示部９５２１に表示を行う方法であっても良いし、端末のアラーム等を鳴らす方法であっても良い。
【０１２２】
また、本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて実施することができる。すなわち本発明を用いることで、ＲＦタグを構成するアンテナとチップとのインピーダンス整合を意図的にずらすことができる。そのため、ＲＦタグとリーダ／ライタとの通信距離が極端に短い状況等においてＲＦタグが大電力を受信することによって生じる不具合を防ぐことができ、ＲＦタグの信頼性の向上を図ることができる。すなわち、ＲＦタグ内部の素子を劣化させたり、ＲＦタグ自体を破壊させたりすることなく、ＲＦタグを正常に動作させることができる。
【０１２３】
（実施の形態９）
本実施の形態では、上記実施の形態で示した半導体装置の作製方法の一例に関して、図面を参照して説明する。本実施の形態においては、半導体装置の入力回路部、ロジック回路部、充電バッテリー部に含まれる素子等を同一基板上に薄膜トランジスタを用いて設ける場合について説明する。また、充電バッテリー部に設けるバッテリーとして薄膜の二次電池を用いた例について説明する。もちろん、二次電池の代わりに電気二重層コンデンサー等を設けた構成とすることも可能である。なお、本実施の形態では、薄膜トランジスタ等の素子を一度支持基板に設けた後、可撓性を有する基板に転置する場合に関して説明する。
【０１２４】
まず、基板１３０１の一表面に絶縁膜１３０２を介して剥離層１３０３を形成し、続けて下地膜として機能する絶縁膜１３０４と半導体膜１３０５（例えば、非晶質シリコンを含む膜）を積層して形成する（図１４（Ａ）参照）。なお、絶縁膜１３０２、剥離層１３０３、絶縁膜１３０４および半導体膜１３０５は、連続して形成することができる。
【０１２５】
基板１３０１は、ガラス基板、石英基板、ステンレス等の金属基板、セラミック基板、Ｓｉ基板等の半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等などから選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもできる。なお、本工程では、剥離層１３０３は、絶縁膜１３０２を介して基板１３０１の全面に設けているが、必要に応じて、基板１３０１の全面に剥離層を設けた後に、フォトリソグラフィ法により選択的に設けてもよい。
【０１２６】
絶縁膜１３０２、絶縁膜１３０４は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、絶縁膜１３０２又は絶縁膜１３０４を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。絶縁膜１３０２は、基板１３０１から剥離層１３０３又はその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能し、絶縁膜１３０４は基板１３０１、剥離層１３０３からその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜１３０２、１３０４を形成することによって、基板１３０１からＮａなどのアルカリ金属やアルカリ土類金属が、剥離層１３０３から剥離層に含まれる不純物元素がこの上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板１３０１として石英を用いるような場合には絶縁膜１３０２、１３０４を省略してもよい。
【０１２７】
剥離層１３０３は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気化またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。例えば、金属膜としてスパッタ法やＣＶＤ法等によりタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。他にも、例えば、金属膜（例えば、タングステン）を形成した後に、当該金属膜上にスパッタ法で酸化シリコン等の絶縁膜を設けると共に、金属膜上に金属酸化物（例えば、タングステン上にタングステン酸化物）を形成してもよい。
【０１２８】
非晶質半導体膜１３０５は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。
【０１２９】
次に、非晶質半導体膜１３０５にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜１３０５の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜１３０５ａ〜結晶質半導体膜１３０５ｆを形成し、当該結晶質半導体膜１３０５ａ〜１３０５ｆを覆うようにゲート絶縁膜１３０６を形成する（図１４（Ｂ）参照）。
【０１３０】
ゲート絶縁膜１３０６は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の絶縁材料を用いて形成する。例えば、ゲート絶縁膜１３０６を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよい。
【０１３１】
結晶質半導体膜１３０５ａ〜１３０５ｆの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜１３０５ａ〜１３０５ｆを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
【０１３２】
結晶化に用いるレーザー発振器としては、連続発振型のレーザービーム（ＣＷレーザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【０１３３】
また、ゲート絶縁膜１３０６は、結晶質半導体膜１３０５ａ〜１３０５ｆに対し前述の高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【０１３４】
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【０１３５】
ゲート絶縁膜は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
【０１３６】
また、半導体膜に対し、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレーザービームを照射しながら一方向に走査して結晶化させて得られた結晶質半導体膜１３０５ａ〜１３０５ｆは、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁膜を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。
【０１３７】
次に、ゲート絶縁膜１３０６上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１３８】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、結晶質半導体膜１３０５ａ〜１３０５ｆの上方にゲート電極１３０７を形成する。ここでは、ゲート電極１３０７として、第１の導電膜１３０７ａと第２の導電膜１３０７ｂの積層構造で設けた例を示している。
【０１３９】
次に、ゲート電極１３０７をマスクとして結晶質半導体膜１３０５ａ〜１３０５ｆに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加し、その後、フォトリソグラフィ法によりレジストからなるマスクを選択的に形成して、ｐ型を付与する不純物元素を高濃度に添加する。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように結晶質半導体膜１３０５ａ〜１３０５ｆに選択的に導入し、ｎ型を示す不純物領域１３０８を形成する。また、ｐ型を付与する不純物元素としてボロン（Ｂ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように選択的に結晶質半導体膜１３０５ｃ、１３０５ｅに導入し、ｐ型を示す不純物領域１３０９を形成する（図１４（Ｃ）参照）。
【０１４０】
続いて、ゲート絶縁膜１３０６とゲート電極１３０７を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、シリコン、シリコンの酸化物又はシリコンの窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極１３０７の側面に接する絶縁膜１３１０（サイドウォールともよばれる）を形成する。絶縁膜１３１０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
【０１４１】
続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１３０７および絶縁膜１３１０をマスクとして用いて、結晶質半導体膜１３０５ａ、１３０５ｂ、１３０５ｄ、１３０５ｆにｎ型を付与する不純物元素を高濃度に添加して、ｎ型を示す不純物領域１３１１を形成する。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように結晶質半導体膜１３０５ａ、１３０５ｂ、１３０５ｄ、１３０５ｆに選択的に導入し、不純物領域１３０８より高濃度のｎ型を示す不純物領域１３１１を形成する。
【０１４２】
以上の工程により、ｎチャネル型薄膜トランジスタ１３００ａ、１３００ｂ、１３００ｄ、１３００ｆとｐチャネル型薄膜トランジスタ１３００ｃ、１３００ｅが形成される（図１４（Ｄ）参照）。
【０１４３】
ｎチャネル型薄膜トランジスタ１３００ａは、ゲート電極１３０７と重なる結晶質半導体膜１３０５ａの領域にチャネル形成領域が形成され、ゲート電極１３０７及び絶縁膜１３１０と重ならない領域にソース領域又はドレイン領域を形成する不純物領域１３１１が形成され、絶縁膜１３１０と重なる領域であってチャネル形成領域と不純物領域１３１１の間に低濃度不純物領域（ＬＤＤ領域）が形成されている。また、ｎチャネル型薄膜トランジスタ１３００ｂ、１３００ｄ、１３００ｆも同様にチャネル形成領域、低濃度不純物領域及び不純物領域１３１１が形成されている。
【０１４４】
ｐチャネル型薄膜トランジスタ１３００ｃは、ゲート電極１３０７と重なる結晶質半導体膜１３０５ｃの領域にチャネル形成領域が形成され、ゲート電極１３０７と重ならない領域にソース領域又はドレイン領域を形成する不純物領域１３０９が形成されている。また、ｐチャネル型薄膜トランジスタ１３００ｅも同様にチャネル形成領域及び不純物領域１３０９が形成されている。なお、ここでは、ｐチャネル型薄膜トランジスタ１３００ｃ、１３００ｅには、ＬＤＤ領域を設けていないが、ｐチャネル型薄膜トランジスタにＬＤＤ領域を設けてもよいし、ｎチャネル型薄膜トランジスタにＬＤＤ領域を設けない構成としてもよい。
【０１４５】
次に、結晶質半導体膜１３０５ａ〜１３０５ｆ、ゲート電極１３０７等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタ１３００ａ〜１３００ｆのソース領域又はドレイン領域を形成する不純物領域１３０９、１３１１と電気的に接続する導電膜１３１３を形成する（図１５（Ａ）参照）。絶縁膜は、ＣＶＤ方、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、シリコンの酸化物やシリコンの窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、当該絶縁膜を２層で設け、１層目の絶縁膜１３１２ａとして窒化酸化シリコン膜で形成し、２層目の絶縁膜１３１２ｂとして酸化窒化シリコン膜で形成する。また、導電膜１３１３は、薄膜トランジスタ１３００ａ〜１３００ｆのソース電極又はドレイン電極を形成しうる。
【０１４６】
なお、絶縁膜１３１２ａ、１３１２ｂを形成する前、または絶縁膜１３１２ａ、１３１２ｂのうちの１つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。
【０１４７】
導電膜１３１３は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電膜１３１３は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１３１３を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
【０１４８】
次に、導電膜１３１３を覆うように、絶縁膜１３１４を形成し、当該絶縁膜１３１４上に、薄膜トランジスタ１３００ａ、１３００ｆのソース電極又はドレイン電極を形成する導電膜１３１３とそれぞれ電気的に接続する導電膜１３１５ａ、１３１５ｂを形成する。また、薄膜トランジスタ１３００ｂのソース電極又はドレイン電極を形成する導電膜１３１３とそれぞれ電気的に接続する導電膜１３１６を形成する。なお、導電膜１３１５ａ、１３１５ｂと導電膜１３１６は同一の材料で同時に形成してもよい。導電膜１３１５ａ、１３１５ｂと導電膜１３１６は、上述した導電膜１３１３で示したいずれかの材料を用いて形成することができる。
【０１４９】
続いて、導電膜１３１６にアンテナとして機能する導電膜１３１７が電気的に接続されるように形成する（図１５（Ｂ）参照）。
【０１５０】
絶縁膜１３１４は、ＣＶＤ法やスパッタ法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１５１】
導電膜１３１７は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１５２】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜１３１７を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーのはんだは、低コストであるといった利点を有している。
【０１５３】
また、導電膜１３１５ａ、１３１５ｂは、後の工程において本発明の半導体装置に含まれる二次電池と電気的に接続される配線として機能しうる。また、アンテナとして機能する導電膜１３１７を形成する際に、導電膜１３１５ａ、１３１５ｂに電気的に接続するように別途導電膜を形成し、当該導電膜を二次電池に接続する配線として利用してもよい。
【０１５４】
次に、導電膜１３１７を覆うように絶縁膜１３１８を形成した後、薄膜トランジスタ１３００ａ〜１３００ｆ、導電膜１３１７等を含む層（以下、「素子形成層１３１９」と記す）を基板１３０１から剥離する。ここでは、レーザー光（例えばＵＶ光）を照射することによって、薄膜トランジスタ１３００ａ〜１３００ｆを避けた領域に開口部を形成後（図１５（Ｃ）参照）、物理的な力を用いて基板１３０１から素子形成層１３１９を剥離することができる。なお、素子形成層１３１９を剥離する際に、水等の液体で濡らしながら行うことによって、静電気により素子形成層１３１９に設けられた薄膜トランジスタの破壊を防止することができる。また、素子形成層１３１９が剥離された基板１３０１を再利用することによって、コストの削減をすることができる。
【０１５５】
絶縁膜１３１８は、ＣＶＤ法やスパッタ法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
【０１５６】
本実施の形態では、レーザー光の照射により素子形成層１３１９に開口部を形成した後に、当該素子形成層１３１９の一方の面（絶縁膜１３１８の露出した面）に第１のシート材１３２０を貼り合わせた後、基板１３０１から素子形成層１３１９を剥離する（図１６（Ａ）参照）。
【０１５７】
次に、素子形成層１３１９の他方の面（剥離により露出した面）に、第２のシート材１３２１を貼り合わせた後、加熱処理と加圧処理の一方又は両方を行って第２のシート材１３２１を貼り合わせる（図１６（Ｂ）参照）。第１のシート材１３２０、第２のシート材１３２１として、ホットメルトフィルム等を用いることができる。
【０１５８】
また、第１のシート材１３２０、第２のシート材１３２１として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ）、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
【０１５９】
なお、半導体装置の充電バッテリー部に設けられるバッテリーは、薄膜の二次電池を導電膜１３１５ａ、１３１５ｂに接続して形成されるが、二次電池との接続は、基板１３０１から素子形成層１３１９を剥離する前（図１５（Ｂ）又は図１５（Ｃ）の段階）に行ってもよいし、基板１３０１から素子形成層１３１９を剥離した後（図１６（Ａ）の段階）に行ってもよいし、素子形成層１３１９を第１のシート材及び第２のシート材で封止した後（図１６（Ｂ）の段階）に行ってもよい。以下に、素子形成層１３１９と二次電池を接続して形成する一例を図１７、図１８を用いて説明する。
【０１６０】
図１６（Ｂ）において、アンテナとして機能する導電膜１３１７と同時に導電膜１３１５ａ、１３１５ｂにそれぞれ電気的に接続する導電膜１３３１ａ、１３３１ｂを形成する。続けて、導電膜１３１７、導電膜１３３１ａ、１３３１ｂを覆うように絶縁膜１３１８を形成した後、導電膜１３３１ａ、１３３１ｂの表面が露出するように開口部１３３２ａ、１３３２ｂを形成する。その後、レーザー光の照射により素子形成層１３１９に開口部を形成した後に、当該素子形成層１３１９の一方の面（絶縁膜１３１８の露出した面）に第１のシート材１３２０を貼り合わせた後、基板１３０１から素子形成層１３１９を剥離する（図１７（Ａ）参照）。
【０１６１】
次に、素子形成層１３１９の他方の面（剥離により露出した面）に、第２のシート材１３２１を貼り合わせた後、素子形成層１３１９を第１のシート材１３２０から剥離する。従って、ここでは第１のシート材１３２０として粘着力が弱いものを用いる。続けて、開口部を介して導電膜１３３１ａ、１３３１ｂとそれぞれ電気的に接続する導電膜１３３４ａ、１３３４ｂを選択的に形成する（図１７（Ｂ）参照）。
【０１６２】
導電膜１３３４ａ、導電膜１３３４ｂは、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１６３】
なお、ここでは、基板１３０１から素子形成層１３１９を剥離した後に導電膜１３３４ａ、１３３４ｂを形成する例を示しているが、導電膜１３３４ａ、１３３４ｂを形成した後に基板１３０１から素子形成層１３１９の剥離を行ってもよい。
【０１６４】
次に、基板上に複数の素子を形成している場合には、素子形成層１３１９を素子ごとに分断する（図１８（Ａ）参照）。分断は、レーザー照射装置、ダイシング装置、スクライブ装置等を用いることができる。ここでは、レーザー光を照射することによって１枚の基板に形成された複数の素子を各々分断する。
【０１６５】
次に、分断された素子を二次電池と電気的に接続する（図１８（Ｂ）参照）。本実施の形態においては、半導体装置の充電バッテリー部のバッテリーとして薄膜の二次電池が用いられ、集電体薄膜、負極活物質層、固体電解質層、正極活物質層、集電体薄膜の薄膜層が順次積層される。
【０１６６】
導電膜１３３６ａ、導電膜１３３６ｂは、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。導電性材料としては、負極活物質と密着性がよく、抵抗が小さいことが求められ、特にアルミニウム、銅、ニッケル、バナジウムなどが好適である。
【０１６７】
薄膜の二次電池の構成について次いで詳述すると、導電膜１３３６ａ上に負極活物質層１３８１を成膜する。一般には酸化バナジウム（Ｖ２Ｏ５）などが用いられる。次に負極活物質層１３８１上に固体電解質層１３８２を成膜する。一般にはリン酸リチウム（Ｌｉ３ＰＯ４）などが用いられる。次に固体電解質層１３８２上に正極活物質層１３８３を成膜する。一般にはマンガン酸リチウム（ＬｉＭｎ２Ｏ４）などが用いられる。コバルト酸リチウム（ＬｉＣｏＯ２）やニッケル酸リチウム（ＬｉＮｉＯ２）を用いても良い。次に正極活物質層１３８３上に電極となる集電体薄膜１３８４を成膜する。集電体薄膜１３８４は正極活物質層１３８３と密着性がよく、抵抗が小さいことが求められ、アルミニウム、銅、ニッケル、バナジウムなどを用いることができる。
【０１６８】
上述の負極活物質層１３８１、固体電解質層１３８２、正極活物質層１３８３、集電体薄膜１３８４の各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良い。それぞれの層の厚さは０．１μｍ〜３μｍが望ましい。
【０１６９】
次に樹脂を塗布し、層間膜１３８５を形成する。そしてその層間膜をエッチングしコンタクトホールを形成する。層間膜は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜上に配線層１３８６を形成し、導電膜１３３６ｂと接続することにより、二次電池の電気接続を確保する。
【０１７０】
ここでは、素子形成層１３１９に設けられた導電膜１３３４ａ、１３３４ｂと予め薄膜の二次電池１３８９の接続端子となる導電膜１３３６ａ、１３３６ｂとをそれぞれ接続する。ここで、導電膜１３３４ａと導電膜１３３６ａとの接続、又は導電膜１３３４ｂと導電膜１３３６ｂとの接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ））等の接着性を有する材料を介して圧着させることにより電気的に接続する場合を示している。ここでは、接着性を有する樹脂１３３７に含まれる導電性粒子１３３８を用いて接続する例を示している。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも可能である。
【０１７１】
なお、トランジスタの構成は、様々な形態をとることができる。本実施の形態で示した特定の構成に限定されない。例えば、ゲート電極が２個以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続されるような構成となるため、複数のトランジスタが直列に接続されたような構成となる。マルチゲート構造にすることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることなどができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大きくし、空乏層ができやすくなってＳ値をよくすることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続されたような構成となる。
【０１７２】
また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよい。また、チャネル領域が複数の領域に分かれていてもよいし、複数のチャネル領域が並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル（もしくはその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ領域を設けることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることができる。
【０１７３】
なお、本実施の形態の半導体装置の作製方法は、本明細書に記載した他の実施の形態の半導体装置に適用することができる。
【０１７４】
（実施の形態１０）
本実施の形態では、上記実施の形態９とは異なる半導体装置の作製方法に関して、図面を参照して説明する。本実施の形態においては、半導体装置の入力回路部、ロジック回路部、充電バッテリー部に含まれる素子等を同一の半導体基板上に設ける場合について説明する。また、充電バッテリー部に設けるバッテリーとして上記実施の形態１０で説明した二次電池を用いた例について説明する。もちろん、二次電池の代わりに電気二重層コンデンサー等を設けた構成とすることも可能である。
【０１７５】
まず、半導体基板２３００に絶縁膜２３０２（フィールド酸化膜ともいう）を形成し、それにより領域２３０４、２３０６、素子形成領域または素子分離領域２３０４、２３０６とも呼ぶ）分離する（図１１（Ａ）参照）。半導体基板２３００に設けられた領域２３０４、２３０６は、それぞれ絶縁膜２３０２（フィールド酸化膜ともいう）によって分離されている。また、ここでは、半導体基板２３００としてｎ型の導電型を有する単結晶Ｓｉ基板を用い、半導体基板２３００の領域２３０６にｐウェル２３０７を設けた例を示している。
【０１７６】
また、半導体基板２３００は、半導体であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１７７】
領域２３０４、２３０６は、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法等を適宜用いることができる。
【０１７８】
また、半導体基板２３００の領域２３０６に形成されたｐウェルは、半導体基板２３００にｐ型の導電型を有する不純物元素を選択的に導入することによって形成することができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０１７９】
なお、本実施の形態では、半導体基板２３００としてｎ型の導電型を有する半導体基板を用いているため、領域２３０４には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入することにより領域２３０４にｎウェルを形成してもよい。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域２３０４にｎ型を示す不純物元素を導入してｎウェルを形成し、領域２３０６には不純物元素の導入を行わない構成としてもよい。
【０１８０】
次に、領域２３０４、２３０６を覆うように絶縁膜２３３２、２３３４をそれぞれ形成する（図１１（Ｂ）参照）。
【０１８１】
絶縁膜２３３２、２３３４は、例えば、熱処理を行い半導体基板２３００に設けられた領域２３０４、２３０６の表面を酸化させることにより酸化シリコン膜で絶縁膜２３３２、２３３４を形成することができる。また、熱酸化法により酸化シリコン膜を形成した後に、窒化処理を行うことによって酸化シリコン膜の表面を窒化させることにより、酸化シリコン膜と酸素と窒素を有する膜（酸窒化シリコン膜）との積層構造で形成してもよい。
【０１８２】
他にも、上述したように、プラズマ処理を用いて絶縁膜２３３２、２３３４を形成してもよい。例えば、半導体基板２３００に設けられた領域２３０４、２３０６の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜２３３２、２３３４として酸化シリコン膜又は窒化シリコン膜で形成することができる。また、高密度プラズマ処理により領域２３０４、２３０６の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域２３０４、２３０６の表面に接して酸化シリコン膜が形成され、当該酸化シリコン膜上に酸窒化シリコン膜が形成され、絶縁膜２３３２、２３３４は酸化シリコン膜と酸窒化シリコン膜とが積層された膜となる。また、熱酸化法により領域２３０４、２３０６の表面に酸化シリコン膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
【０１８３】
また、半導体基板２３００の領域２３０４、２３０６に形成された絶縁膜２３３２、２３３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０１８４】
次に、領域２３０４、２３０６の上方に形成された絶縁膜２３３２、２３３４を覆うように導電膜を形成する（図１１（Ｃ）参照）。ここでは、導電膜として、導電膜２３３６と導電膜２３３８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【０１８５】
導電膜２３３６、２３３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
【０１８６】
ここでは、導電膜２３３６として窒化タンタルを用いて形成し、その上に導電膜２３３８としてタングステンを用いて積層構造で設ける。また、他にも、導電膜２３３６として、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜２３３８として、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
【０１８７】
次に、積層して設けられた導電膜２３３６、２３３８を選択的にエッチングして除去することによって、領域２３０４、２３０６の上方の一部に導電膜２３３６、２３３８を残存させ、それぞれゲート電極２３４０、２３４２を形成する（図１２（Ａ）参照）。
【０１８８】
次に、領域２３０４を覆うようにレジストマスク２３４８を選択的に形成し、当該レジストマスク２３４８、ゲート電極２３４２をマスクとして領域２３０６に不純物元素を導入することによって不純物領域を形成する（図１２（Ｂ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用いる。
【０１８９】
図１２（Ｂ）においては、不純物元素を導入することによって、領域２３０６にソース領域又はドレイン領域を形成する不純物領域２３５２とチャネル形成領域２３５０が形成される。
【０１９０】
次に、領域２３０６を覆うようにレジストマスク２３６６を選択的に形成し、当該レジストマスク２３６６、ゲート電極２３４０をマスクとして領域２３０４に不純物元素を導入することによって不純物領域を形成する（図１２（Ｃ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、図１２（Ｂ）で領域２３０６に導入した不純物元素と異なる導電型を有する不純物元素（例えば、ボロン（Ｂ））を導入する。その結果、領域２３０４にソース領域又はドレイン領域を形成する不純物領域２３７０とチャネル形成領域２３６８を形成される。
【０１９１】
次に、絶縁膜２３３２、２３３４、ゲート電極２３４０、２３４２を覆うように第２の絶縁膜２３７２を形成し、当該第２の絶縁膜２３７２上に領域２３０４、２３０６にそれぞれ形成された不純物領域２３５２、２３７０と電気的に接続する配線２３７４を形成する（図１３（Ａ）参照）。
【０１９２】
第２の絶縁膜２３７２は、ＣＶＤ法やスパッタ法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１９３】
配線２３７４は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。配線２３７４は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、配線２３７４を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
【０１９４】
なお本発明のトランジスタを構成するトランジスタの構造は図示した構造に限定されるものではないことを付記する。例えば、逆スタガ構造、フィンＦＥＴ構造等の構造のトランジスタの構造を取り得る。フィンＦＥＴ構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
【０１９５】
本実施の形態において二次電池は、トランジスタに接続された配線２３７４上に積層して形成される。二次電池は、集電体薄膜、負極活物質層、固体電解質層、正極活物質層、集電体薄膜の薄膜層が順次積層される（図１３（Ｂ））。そのため、二次電池の集電体薄膜と兼用される配線２３７４の材料は、負極活物質と密着性がよく、抵抗が小さいことが求められ、特にアルミニウム、銅、ニッケル、バナジウムなどが好適である。
【０１９６】
薄膜二次電池の構成について次いで詳述すると、配線２３７４上に負極活物質層２３９１を成膜する。一般には酸化バナジウム（Ｖ２Ｏ５）などが用いられる。次に負極活物質層２３９１上に固体電解質層２３９２を成膜する。一般にはリン酸リチウム（Ｌｉ３ＰＯ４）などが用いられる。次に固体電解質層２３９２上に正極活物質層２３９３を成膜する。一般にはマンガン酸リチウム（ＬｉＭｎ２Ｏ４）などが用いられる。コバルト酸リチウム（ＬｉＣｏＯ２）やニッケル酸リチウム（ＬｉＮｉＯ２）を用いても良い。次に正極活物質層２３９３上に電極となる集電体薄膜２３９４を成膜する。集電体薄膜２３９４は正極活物質層２３９３と密着性がよく、抵抗が小さいことが求められ、アルミニウム、銅、ニッケル、バナジウムなどを用いることができる。
【０１９７】
上述の負極活物質層２３９１、固体電解質層２３９２、正極活物質層２３９３、集電体薄膜２３９４の各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良い。また、それぞれの層の厚さは０．１μｍ〜３μｍが望ましい。
【０１９８】
次に樹脂を塗布し、層間膜２３９６を形成する。そして層間膜２３９６をエッチングしコンタクトホールを形成する。層間膜は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜２３９６上に配線層２３９５を形成し、配線２３９７と接続することにより、二次電池の電気接続を確保する。
【０１９９】
以上のような構成にすることにより、本発明の半導体装置においては、単結晶基板上にトランジスタを形成し、その上に薄膜二次電池を有する構成を取り得る。従って本発明の半導体装置においては、極薄化、小型化を達成した柔軟性を達成することができる。
【０２００】
なお、本実施の形態の半導体装置の作製方法は、本明細書に記載した他の実施の形態の半導体装置に適用することができる。
【図面の簡単な説明】
【０２０１】
【図１】本発明の半導体装置の一構成例を示す図。
【図２】本発明の半導体装置の一構成例を示す図。
【図３】本発明の半導体装置の入力回路部の一構成例を示す図。
【図４】本発明の半導体装置の入力回路部の一構成例を示す図。
【図５】本発明の半導体装置の入力回路部の一構成例を示す図。
【図６】本発明の半導体装置の入力回路部の一構成例を示す図。
【図７】本発明の半導体装置の充電回路部の一構成例を示す図。
【図８】本発明の半導体装置の一構成例を示す図。
【図９】本発明の半導体装置の入力回路部の一構成例を示す図。
【図１０】本発明の半導体装置の使用形態の一例を示す図。
【図１１】本発明の半導体装置の作製方法の一例を示す図。
【図１２】本発明の半導体装置の作製方法の一例を示す図。
【図１３】本発明の半導体装置の作製方法の一例を示す図。
【図１４】本発明の半導体装置の作製方法の一例を示す図。
【図１５】本発明の半導体装置の作製方法の一例を示す図。
【図１６】本発明の半導体装置の作製方法の一例を示す図。
【図１７】本発明の半導体装置の作製方法の一例を示す図。
【図１８】本発明の半導体装置の作製方法の一例を示す図。
【図１９】本発明の半導体装置の動作の一例を示す図。
【符号の説明】
【０２０２】
１０    保護・変調回路部
１１    回路部
１２    比較回路
１３    スイッチ
１４    負荷
１５    整流回路部
１６    比較回路
１７    バイアス回路部
１００    半導体装置
１０１    保護・変調回路部
１０２    保護動作制御回路部
１０３    整流回路部
１０４    定電圧回路部
１０５    クロック生成回路部
１０６    復調回路部
１０７    判定回路部
１０９    コントローラ回路部
１１０    符号化回路部
１１１    バイアス回路部
１１２    アンテナ
１１３    アンテナ
１２０    チップ
１２１    入力回路部
１２２    ロジック回路部
１２３    充電回路部
１２４    充電バッテリー部
２０１    負荷
２０２    トランジスタ
２０３    トランジスタ
２０４    トランジスタ
２０５    位相補償容量
２０６    抵抗
２０７    ダイオード
２０８    トランジスタ
２１１    差動増幅回路
２１２    差動回路
２１３    トランジスタ
２１５    抵抗
２１６    抵抗
２１７    抵抗
２４１    差動増幅回路
２４２    差動回路
２５１    負荷
２５２    トランジスタ
３００    整流回路部
３０１    ダイオード
３０２    容量
３０３    ダイオード
３０４    容量
３０５    抵抗
４００    半導体装置
４０１    バッテリー
４１０    充電機構制御回路部
４１１    バイアス回路部
５００    整流回路部
５０１    ダイオード
５０２    容量
５０４    容量
５０５    抵抗
６００    整流回路部
６０１    ダイオード
６０２    容量
６０３    ダイオード
６０４    容量
７００    半導体装置
１０１ｂ    充電用保護回路部
１０２ｂ    充電用保護回路制御回路部
【図１】
2008181499.tif 000003
【図２】
2008181499.tif 000004
【図３】
2008181499.tif 000005
【図４】
2008181499.tif 000006
【図５】
2008181499.tif 000007
【図６】
2008181499.tif 000008
【図７】
2008181499.tif 000009
【図８】
2008181499.tif 000010
【図９】
2008181499.tif 000011
【図１０】
2008181499.tif 000012
【図１１】
2008181499.tif 000013
【図１２】
2008181499.tif 000014
【図１３】
2008181499.tif 000015
【図１４】
2008181499.tif 000016
【図１５】
2008181499.tif 000017
【図１６】
2008181499.tif 000018
【図１７】
2008181499.tif 000019
【図１８】
2008181499.tif 000020
【図１９】
2008181499.tif 000021