(57)【要約】【課題】半導体素子をペースト状接着剤で固着する際に、半導体素子直下の接着剤が流出すること、および、半導体素子直下に空気を巻き込むことを抑制できる半導体素子搭載用基板を提供する。【解決手段】樹脂材を基材1として形成され、半導体素子11が搭載される半導体素子搭載領域2および複数の配線パターン3を有する半導体素子搭載用基板101（101Ａ）において、半導体素子搭載領域2内に、配線パターン3に電気的に接続しないダミーパターン8が前記半導体素子11の下面に対向するように枠状に形成される。枠状のダミーパターン8によって、半導体素子11直下の接着剤12が流出することを抑え、接着剤12量を確保することができ、半導体素子11直下に空気を巻き込むことも防止できる。【選択図】図１
2008218932.tif 000002
【特許請求の範囲】
【請求項１】
樹脂材を基材として形成され、半導体素子が搭載される半導体素子搭載領域および前記半導体素子と電気的に接続するための複数の配線パターンを有する半導体素子搭載用基板において、
前記半導体素子搭載領域内に前記配線パターンに電気的に接続しないダミーパターンが前記半導体素子の下面に対向するように枠状に形成されていることを特徴とする半導体素子搭載用基板。
【請求項２】
ダミーパターンは、前記配線パターンと同一の導体材料により前記配線パターンから絶縁して形成されるか、あるいは絶縁材料で形成されていることを特徴とする請求項１に記載の半導体素子搭載用基板。
【請求項３】
ダミーパターンが配線パターンよりも厚く形成されていることを特徴とする請求項１記載の半導体素子搭載用基板。
【請求項４】
複数のダミーパターンが互いに内外に位置するように形成されていることを特徴とする請求項１記載の半導体素子搭載用基板。
【請求項５】
半導体素子搭載領域の中央により近いダミーパターンがより厚く形成されていることを特徴とする請求項４記載の半導体素子搭載用基板。
【請求項６】
半導体素子を搭載する半導体素子搭載領域を一主面に設けた樹脂基材に、前記半導体素子との電気的接続のための複数の配線パターンを必要箇所で互いに接続させて形成する工程と、前記配線パターンを被覆して外部環境から保護する絶縁樹脂を形成する工程とを有する半導体素子搭載用基板の製造方法において、
前記半導体素子搭載領域内に、前記配線パターンに電気的に接続しないダミーパターンを、前記半導体素子の下面に対向する枠状に形成する工程を含むことを特徴とする半導体素子搭載用基板の製造方法。
【請求項７】
ダミーパターンを形成する工程は、配線パターンを形成する工程内で同一導体材料を用いて行なうか、あるいは絶縁樹脂を形成する工程内で同一樹脂材料を用いて行なうことを特徴とする請求項６記載の半導体素子搭載用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、樹脂封止型半導体装置などに用いる半導体素子搭載用基板およびその製造方法に関する。
【背景技術】
【０００２】
図６に、従来の半導体素子搭載用基板およびそれを用いた半導体装置の構成を示す。
図６（ａ）に示す半導体素子搭載用基板１０１は、複数の半導体装置を一括で製造するために用いられるもので、ガラスエポキシ樹脂等を基材として形成されており、複数の装置領域１０２を縦横に配列するとともに、かかる複数の装置領域１０２の配列を複数組、スリット１０３を挟んで配置している。
【０００３】
各装置領域１０２においては、図６（ｂ）（ｃ）に示すように、基材１の一方の主面（以下、表面という）に半導体素子搭載領域２が設けられ、搭載される半導体素子と電気的に接続される複数の配線パターン３が表裏に形成されている。表面の配線パターン３の外端部には電極部４が形成されている。裏面の複数の配線パターン（図示省略）は、表面の配線パターン３にビア５を介して接続するとともに、格子状に配置された外部接続端子６に接続するように形成されている。基板表面には絶縁樹脂膜７が形成されている（図１（ｂ）では図示省略）。
【０００４】
図６（ｄ）に示す半導体装置は、半導体素子１１を半導体素子搭載用基板１０１Ａ（半導体素子搭載用基板１０１の装置領域１０２相応部分）の半導体素子搭載領域２上に接続剤１２で固着し、半導体素子１１の複数の電極と半導体素子搭載領域２の周囲の電極部４とをボンディングワイヤー１３により電気的に接続し、半導体素子１１及びボンディングワイヤー１３を外部環境から保護する封止樹脂１４で被覆して形成されている。基板裏面の外部接続端子６上にはボール電極１５が形成されている。
【０００５】
ところが、半導体素子搭載用基板１０１Ａは、半導体装置の薄型化の要求が強くなるにしたがい薄くなってきているため、表裏面の配線密度差の影響が顕著になり、反りが増大し、半導体素子１１を固着する接着剤１２を安定して塗布することが困難になっている。そして接着剤１２の不均一な塗布が、半導体素子１１の接着強度の劣化、半導体装置の信頼性低下の原因となっている。
【０００６】
このため、特許文献１では、接着剤の均一な塗布を確保するべく、半導体素子搭載用基板の表面の配線パターンを半導体素子搭載部分の中央から基板外周に向かって放射状に形成することで、半導体素子搭載用基板の反り量を抑えている。半導体素子搭載部分については、表面の配線パターンの形成を規制し、表裏面の配線密度を均一にすることで、半導体素子搭載部分での半導体素子搭載用基板の反りを抑制している。
【特許文献１】特開平８−１５３８２３公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年、半導体装置の薄型化の要求がますます強くなるに伴い、半導体素子及び半導体素子搭載用基板の薄型化や、組立安定性向上のための接着剤の低粘度化などが一層進展している。また半導体装置の多ピン化、小型化の要求に伴い、半導体素子搭載用基板には半導体素子の直下となる位置にも配線形成することが必須となってきている。
【０００８】
特許文献１の方法では、半導体素子搭載用基板のさらなる薄型化、それに伴う反り等の変形量の増加により、塗布した接着剤の上に半導体素子を押圧した際に、半導体素子と配線との間の隙間や配線どうしの隙間を通して接着剤が半導体素子外に流出し易くなる一方、これらの隙間を通して半導体素子直下に周辺部から空気を巻き込み易くなる。
【０００９】
接着剤が半導体素子外に流出すると、半導体素子直下で接着剤が薄く不均一になり、接着強度が不足する原因となる。また空気を半導体素子の直下に巻き込むと、半導体装置を実装基板に実装する際の熱ストレス等でその空気が膨張し、半導体装置の破壊或いは信頼性低下の要因となる。
【００１０】
本発明は、上記問題点を解決するもので、半導体素子をペースト状接着剤で固着する際に、半導体素子直下の接着剤が流出すること、および、半導体素子直下に空気を巻き込むことを抑制できる半導体素子搭載用基板を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の半導体素子搭載用基板は、樹脂材を基材として形成され、半導体素子が搭載される半導体素子搭載領域および前記半導体素子と電気的に接続するための複数の配線パターンを有する半導体素子搭載用基板において、前記半導体素子搭載領域内に前記配線パターンに電気的に接続しないダミーパターンが前記半導体素子の下面に対向するように枠状に形成されたことを特徴とする。
【００１２】
これによれば、半導体素子を半導体素子搭載領域にペースト状接着剤で固着する際に、枠状のダミーパターンによって、半導体素子直下の接着剤が流出することを抑え、接着剤量を確保することができ、半導体素子直下に空気を巻き込むことも防止できる。
【００１３】
ダミーパターンは、前記配線パターンと同一の導体材料により前記配線パターンから絶縁して形成されるか、あるいは絶縁材料で形成されていることを特徴とする。ダミーパターンが配線パターンよりも厚く形成されていることを特徴とする。
【００１４】
複数のダミーパターンが互いに内外に位置するように形成されていることを特徴とする。半導体素子搭載領域の中央により近いダミーパターンがより厚く形成されていることを特徴とする。
【００１５】
本発明の半導体素子搭載用基板の製造方法は、半導体素子を搭載する半導体素子搭載領域を一主面に設けた樹脂基材に、前記半導体素子との電気的接続のための複数の配線パターンを必要箇所で互いに接続させて形成する工程と、前記配線パターンを被覆して外部環境から保護する絶縁樹脂を形成する工程とを有する半導体素子搭載用基板の製造方法において、前記半導体素子搭載領域内に、前記配線パターンに電気的に接続しないダミーパターンを、前記半導体素子の下面に対向する枠状に形成する工程を含むことを特徴とする。
【００１６】
ダミーパターンを形成する工程は、配線パターンを形成する工程内で同一導体材料を用いて行なうか、あるいは絶縁樹脂を形成する工程内で同一樹脂材料を用いて行なうことを特徴とする。
【００１７】
配線パターンを形成する工程は、半導体素子搭載領域を一主面に設けた樹脂基材に、半導体素子と電気的に接続される複数の電極端子および外部接続用電極端子を所定位置に持つように前記一主面および他面に配線パターンを形成する第１の工程と、前記複数の電極端子と対応する外部接続用電極端子とを接続させる貫通穴を形成しめっきを施す第２の工程とを含んでいてよい。
【発明の効果】
【００１８】
本発明の半導体素子搭載用基板は、半導体素子搭載領域に枠状のダミーパターンを設けたことにより、半導体素子をペースト状接着剤で固着する際に、半導体素子直下の接着剤が流出することを抑え、接着剤量を確保することができ、半導体素子直下に空気を巻き込むことも防止できる。
【００１９】
このため、半導体装置の組立において、半導体素子の接着強度が向上し、安定的な生産を確保できるとともに、半導体装置の実装時の熱ストレス等による破壊も防止することができ、信頼性を向上できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１（ａ）は本発明の実施形態１の半導体素子搭載用基板の平面図、図１（ｂ）（ｃ）はそれぞれ同半導体素子搭載用基板の一部を拡大して示す平面図および断面図、図１（ｄ）は同半導体素子搭載用基板を用いた半導体装置の断面図である。
【００２１】
図１（ａ）に示す半導体素子搭載用基板１０１は、複数の半導体装置を一括で製造するために用いられるもので、ガラスエポキシ樹脂等を基材として形成されており、複数の装置領域１０２を縦横に配列するとともに、かかる複数の装置領域１０２の配列を複数組、スリット１０３を挟んで配置している。
【００２２】
各装置領域１０２においては、図１（ｂ）（ｃ）に示すように、基材１の一方の主面（以下、表面という）に、半導体素子が搭載される四角形の半導体素子搭載領域２（半導体素子と同一の形状およびサイズであるとする）が設けられるとともに、搭載される半導体素子と電気的に接続される複数の配線パターン３が表裏に形成されている。
【００２３】
表面の複数の配線パターン３は、半導体素子搭載領域２を囲むように配列され、各々、半導体素子搭載領域２を画する境界線の内側から同境界線と直交する方向に外方へ延びており、各々の外端部に半導体素子と電気的な接続をとるための電極部４が形成されている。裏面の複数の配線パターン（図示省略）は、表面の複数の配線パターン３にビア５を介して接続するとともに、格子状に配置された外部接続端子６に接続するように形成されている。基板表面にはソルダーレジスト等からなる絶縁樹脂膜７が形成されている（図１（ｂ）では図示省略）。配線パターン３、電極部４、外部接続端子６は銅（Ｃｕ）等の金属で形成される。絶縁樹脂膜７はソルダーレジスト等が用いられる。
【００２４】
この半導体素子搭載用基板１０１の特徴は、各半導体素子搭載領域２内に、配線パターン３（および電極部４、外部接続端子６）に電気的に接続しないダミーパターン８が、半導体素子の下面に対向するように枠状に形成されている点である。詳細には、ダミーパターン８は、半導体素子搭載領域２を画する境界線（すなわち搭載する半導体素子の外端辺）の内側となるように、且つ前記境界線と平行になるように、形成されている。ダミーパターン８については後段でも説明する。
【００２５】
図１（ｄ）に示す半導体装置は、半導体素子１１を半導体素子搭載用基板１０１Ａ（半導体素子搭載用基板１０１の装置領域１０２相応部分）の半導体素子搭載領域２上にエポキシ樹脂等からなる接続剤１２で固着し、半導体素子１１の複数の電極と半導体素子搭載領域２の周囲の電極部４とを金（Ａｕ）などのボンディングワイヤー１３により電気的に接続し、半導体素子１１及びボンディングワイヤー１３を外部環境から保護するためにエポキシ樹脂等からなる封止樹脂１４で被覆して、形成されている。基板裏面に格子状に配置された外部接続端子６上には、外部の実装基板等との接続を行うためのボール電極１５が形成されている。ＢＧＡ（Ball Grid Arrey）パッケージと呼ばれる半導体装置である。ボール電極１５には半田等が用いられる。
【００２６】
実際には、上述の半導体素子搭載用基板１０１を用いて複数の半導体装置を一括で形成するので、図１（ａ）に示した複数の装置領域１０２のそれぞれに半導体素子１１を固着し、その電気的接続を行い、複数の装置領域１０２の配列よりも一回り大きい領域を一括で樹脂封止し、ダイシングによって装置領域１０２ごとに分割することで、個片の半導体装置が得られる。
【００２７】
図２を参照して、上記の半導体素子搭載用基板１０１の製造方法について説明する。一つの装置領域１０２のみ図示している。
まず、図２（ａ）に示すように、基材１の表裏面に、複数の配線パターン３を形成するとともに、半導体素子搭載領域２に枠状のダミーパターン８を形成する。このためには、銅等の金属箔を表面に形成した基材１上に、フォトレジスト等からなる樹脂皮膜（図示せず）を所望形状に形成し、それをマスクとして金属箔をエッチング（ドライ或いはウェット）する。
【００２８】
次に、図２（ｂ）に示すように、配線パターン３およびダミーパターン８を所望厚みまでエッチングする。後述するようにダミーパターン８を配線パターン３よりも厚くする場合等は、マスク（図示せず）を形成したうえでエッチングすることにより、配線パターン３とダミーパターン８との厚みを相違させる。
【００２９】
次に、図２（ｃ）（ｄ）に示すように、ドリルやレーザー加工等により所定位置に貫通孔５′を形成し、銅（Ｃｕ）等の金属めっきを施すことにより、表裏の配線パターン３を接続するビア５を形成すると同時に、配線パターン３にめっきを形成する。
次に、図２（ｅ）に示すように、配線パターン３を外部環境から保護するために、電極部４以外の部分は絶縁樹脂膜７で被覆する。ダミーパターン８も絶縁樹脂膜７で被覆することになる。
【００３０】
図２（ｆ）は、半導体素子搭載領域２上にペースト状の接続剤８を塗布し、その上に半導体素子１１を搭載した状態を示す。枠状のダミーパターン１０は、半導体素子１１の外周端の内側直下、半導体素子１１の四辺に平行に位置している。
【００３１】
このダミーパターン１０によって、半導体素子１１直下の接着剤８を囲って流出を抑え、半導体素子１１直下に少なくともダミーパターン１０の厚みまで、均一で所定の厚さの接着剤８量を確保することができるとともに、半導体素子１１直下に空気を巻き込むことも防止できる。薄型化され配線密度が増加された半導体素子搭載用基板１０１の反りを抑制する効果もある。
【００３２】
詳述すると、接着剤８が低粘度であること、半導体素子１１直下の位置に配線があることで、接着剤８が排出されやすい状況にある。また半導体素子搭載用基板１０１は薄く、全体が反りやすくなっている。この半導体素子搭載用基板１０１が、半導体素子１１を搭載する際にはフラットなプレート上に載せられているため、搭載時の押圧で一旦フラットになり、この状態で半導体素子１１との間に一定の接着剤８層が形成され、押圧が開放された時点でもとの反り状態に戻る。反り状態に戻った際に、配線間の隙間を通して、半導体素子１１の下に空気が入り込み、巻き込みボイドが形成される。上記のダミーパターン１０によって、これらが抑えられることとなる。
【００３３】
このため、半導体装置の組立において、半導体素子１１の接着強度が向上し、安定的な生産を確保できるとともに、半導体装置の実装時の熱ストレス等による破壊も防止することができ、信頼性を向上できる。
【００３４】
このことは、半導体装置の薄型化、多ピン化、小型化が進展する近年、半導体素子および半導体素子搭載用基板のさらなる薄型化、半導体素子搭載用基板の配線密度の増加が要求される現状で、非常に有効である。
【００３５】
図３（ａ）は本発明の実施形態２の半導体素子搭載用基板の平面図、図３（ｂ）（ｃ）はそれぞれ同半導体素子搭載用基板の一部を拡大して示す平面図および断面図、図３（ｄ）は同半導体素子搭載用基板を用いた半導体装置の断面図である。
【００３６】
この実施形態２の半導体素子搭載用基板１０１では、枠状のダミーパターン８ａを実施形態１のダミーパターン８と同様に形成するとともに、その内周側にダミーパターン８ｂを同心状に且つ同じ厚みで形成している。これにより、半導体素子１１直下の接着剤１２が半導体素子１１外にさらに排出され難くなる。
【００３７】
図４（ａ）は本発明の実施形態３の半導体素子搭載用基板の平面図、図４（ｂ）（ｃ）はそれぞれ同半導体素子搭載用基板の一部を拡大して示す平面図および断面図、図４（ｄ）は同半導体素子搭載用基板を用いた半導体装置の断面図である。
【００３８】
この実施形態３の半導体素子搭載用基板１０１では、枠状のダミーパターン８ｃを実施形態１のダミーパターン８と同様に、ただしより厚く形成している。これにより、半導体素子１１直下の接着剤１２が半導体素子１１外にさらに排出され難くなり、かつ半導体素子１直下に空気を巻き込むことをより効果的に防止することが可能となる。
【００３９】
図５（ａ）は本発明の実施形態４の半導体素子搭載用基板の平面図、図５（ｂ）（ｃ）はそれぞれ同半導体素子搭載用基板の一部を拡大して示す平面図および断面図、図５（ｄ）は同半導体素子搭載用基板を用いた半導体装置の断面図である。
【００４０】
この実施形態４の半導体素子搭載用基板１０１では、枠状のダミーパターン８ｄを実施形態１のダミーパターン８と同様に、ただしより厚く形成している。さらに、その内周側にダミーパターン８ｅを同心状にかつより厚く形成している。これにより、半導体素子１１直下の接着剤１２が半導体素子１１外にさらに排出され難くなり、かつ半導体素子１直下に空気を巻き込むことをより効果的に防止することが可能となる。
【００４１】
以上、ダミーパターン８，８ａ〜８ｅを、配線パターン３を形成する工程内で同一材料を用いて形成するとして説明してきたが、絶縁樹脂膜７を形成する工程内で同一樹脂材料を用いて形成してもよい。
【００４２】
半導体素子１１をボンディングワイヤー１３により配線パターン３に接続するとして説明したが、半導体素子１１をフリップチップ実装可能に配線パターン３および電極部４を形成してもよい。
【産業上の利用可能性】
【００４３】
本発明の半導体素子搭載用基板は、半導体素子の接着強度が向上し、半導体装置の安定的な生産が可能になるとともに、半導体装置の実装時の熱ストレス等による破壊を防止し、信頼性を向上できるもので、薄型、多ピン、小型の半導体装置の製造に特に有用である。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施形態１における半導体素子搭載用基板およびそれを用いた半導体装置の構成図
【図２】図１の半導体素子搭載用基板を製造し、半導体素子を搭載するまでの工程を示す断面図
【図３】本発明の実施形態２における半導体素子搭載用基板およびそれを用いた半導体装置の構成図
【図４】本発明の実施形態３における半導体素子搭載用基板およびそれを用いた半導体装置の構成図
【図５】本発明の実施形態４における半導体素子搭載用基板およびそれを用いた半導体装置の構成図
【図６】従来の半導体素子搭載用基板およびそれを用いた半導体装置の構成図
【符号の説明】
【００４５】
１    基材
２    半導体素子搭載領域
３    配線パターン
５    ビア
７    絶縁樹脂膜
８    ダミーパターン
11    半導体素子
12    接着剤
13    ボンディングワイヤー
101   半導体素子搭載用基板
101A  半導体素子搭載用基板
【図１】
2008218932.tif 000003
【図２】
2008218932.tif 000004
【図３】
2008218932.tif 000005
【図４】
2008218932.tif 000006
【図５】
2008218932.tif 000007
【図６】
2008218932.tif 000008