(57)【要約】      （修正有）【課題】製造コストを抑制して製造できるパッケージ形態の半導体装置とその製造方法を提供する。【解決手段】電子回路とこれに接続するパッド電極が形成された半導体基板１０のパッド電極１１形成面上に、絶縁層２０，３０とパッド電極１１に接続して絶縁層中に埋め込まれて形成された再配線層ＢＢ，３１が形成され、絶縁層の表面から突出して再配線層に接続して外部接続バンプ４０が形成されており、ここで、再配線層及び絶縁層が、少なくとも一部として、可撓性樹脂シート３０及びこの表面にパターン形成された配線層３１（いわゆるフレキシブル基板ＦＳ）を有する構成とする。【選択図】図１
2008147367.tif 000002
【特許請求の範囲】
【請求項１】
電子回路が形成され、前記電子回路に接続するパッド電極が形成された半導体基板と、
前記半導体基板のパッド電極形成面上に形成された絶縁層と、
前記パッド電極に接続して前記絶縁層中に埋め込まれて形成された再配線層と、
前記絶縁層の表面から突出して前記再配線層に接続して形成された外部接続バンプと
を有し、
前記再配線層及び前記絶縁層が、少なくとも一部として、可撓性樹脂シート及び前記可撓性樹脂シートの表面にパターン形成された配線層を含むことを特徴とする
半導体装置。
【請求項２】
前記再配線層が、一部として、前記パッド電極上に形成されて前記絶縁層中に埋め込まれた円錐台形状の埋め込みバンプを含む
請求項１に記載の半導体装置。
【請求項３】
前記埋め込みバンプが、スタッドバンプと、前記スタッドバンプを被覆した導電ペーストを固化して得られた導電層の積層体を有する
請求項２に記載の半導体装置。
【請求項４】
前記スタッドバンプが金を含み、前記導電層が銀を含む
請求項３に記載の半導体装置。
【請求項５】
前記スタッドバンプが、前記パッド電極の表面を被覆する酸化膜を破って前記パッド電極上に形成されている
請求項３に記載の半導体装置。
【請求項６】
前記絶縁層の一部としてプリプレグを硬化した層を有し、
前記プリプレグを硬化した層を前記埋め込みバンプが貫通するように形成されている
請求項２に記載の半導体装置。
【請求項７】
前記可撓性樹脂シートの両表面に、前記パターン形成された配線層が形成されている
請求項１に記載の半導体装置。
【請求項８】
前記再配線層及び前記絶縁層の少なくとも一部が、可撓性樹脂シート及びパターン形成された配線層がそれぞれ複数層積層して形成されている
請求項１に記載の半導体装置。
【請求項９】
半導体基板に電子回路を形成し、前記電子回路に接続するパッド電極を形成する工程と、
前記半導体基板のパッド電極形成面上に、絶縁層と、前記パッド電極に接続して前記絶縁層中に埋め込まれた再配線層を形成する工程と、
前記絶縁層の表面から突出して前記再配線層に接続して外部接続バンプを形成する工程と
を有し、
前記再配線層及び前記絶縁層を形成する工程において、前記再配線層及び前記絶縁層の一部として、可撓性樹脂シート及び前記可撓性樹脂シートの表面にパターン形成された配線層を用いることを特徴とする
半導体装置の製造方法。
【請求項１０】
前記再配線層及び前記絶縁層を形成する工程が、前記再配線層の一部として前記パッド電極上に円錐状の埋め込みバンプを形成する工程と、前記埋め込みバンプの頂部を押しつぶすようにして前記可撓性樹脂シート及び前記配線層を貼り合わせ、前記埋め込みバンプを円錐台形状とする工程を含む
請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記埋め込みバンプを形成する工程が、スタッドバンプを形成する工程と、前記スタッドバンプを導電ペーストで被覆する工程と、前記導電ペーストを固化して導電層とする工程とを含む
請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記スタッドバンプが金を含み、前記導電層が銀を含む
請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記スタッドバンプを形成する工程において、前記パッド電極を被覆する酸化膜を破りながら前記パッド電極上に前記スタッドバンプを形成する
請求項１１に記載の半導体装置の製造方法。
【請求項１４】
前記再配線層及び前記絶縁層を形成する工程が、前記埋め込みバンプの形成面上に、前記絶縁層の一部となるプリプレグと前記可撓性樹脂シート及び前記配線層を積層して貼り合わせ、前記埋め込みバンプで前記プリプレグを貫通させ、前記プリプレグを貫通した前記埋め込みバンプの頂部を前記配線層で押しつぶす工程と、前記プリプレグを硬化する工程とを含む
請求項１０に記載の半導体装置の製造方法。
【請求項１５】
前記再配線層及び前記絶縁層を形成する工程において、両表面に前記パターン形成された配線層が形成されている前記可撓性樹脂シートを貼り合わせる
請求項９に記載の半導体装置の製造方法。
【請求項１６】
前記再配線層及び前記絶縁層を形成する工程において、前記再配線層及び前記絶縁層の少なくとも一部として、可撓性樹脂シート及びパターン形成された配線層をそれぞれ複数層積層して形成する
請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、半導体チップ上に再配線層が形成されてパッケージ化された半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
デジタルビデオカメラ、デジタル携帯電話、あるいはノートパソコンなど、携帯用電子機器の小型化、薄型化、軽量化に対する要求は強くなる一方であり、これに応えるために近年のＶＬＳＩなどの半導体装置においては３年で７割の縮小化を実現してきた一方で、このような半導体装置をプリント配線基板上に実装した電子回路装置としても、実装基板（プリント配線基板）上の部品実装密度をいかに向上させるかが重要な課題として研究および開発がなされてきた。
【０００３】
例えば、半導体装置のパッケージ形態としては、ＤＩＰ（Dual Inline Package）などのリード挿入型から表面実装型へと移行し、さらには半導体チップのパッド電極にハンダや金などからなるバンプ（突起電極）を設け、フェースダウンでバンプを介して配線基板に接続するフリップチップ実装法が開発された。
【０００４】
上記のようにフリップチップで実装するような半導体装置の小型のパッケージング方法としてＣＳＰ（チップサイズパッケージ）が開発されている。
さらにリアルチップサイズのパッケージング方法として、ウェハレベルのＣＳＰ（ＷＬ−ＣＳＰ）が提案されている。ここでは、インターポーザ基板を用いたＣＳＰの代わりに、ＬＳＩの外部端子がアクティブエリア上でエリアアレイ状に再配線され、各配線にハンダなどのバンプが形成されている。
【０００５】
特許文献１には、半導体素子などが形成された半導体ウェハに、ポリイミドなどの感光性樹脂を塗布、パターニングして絶縁膜を形成し、スパッタリングによりＴｉ／Ｃｕなどのシード層を形成し、レジスト膜をパターン形成して電解めっきによりＣｕ膜を成膜し、レジスト膜を除去、Ｃｕ膜が形成されていない部分のシード層を剥離して、シード層とＣｕ層からなる配線を形成し、上記の構成を複数回繰り返すことで、複数層の絶縁層と配線が積層してなる再配線層を形成する、半導体装置の製造方法が開示されている。
【０００６】
また、特許文献２には、半導体基板のパッド電極に対してプリプレグを貫通してバンプを接続する半導体装置の製造方法が開示されている。
【特許文献１】特表２００１−５２１２８８号公報
【特許文献２】特開２００４−１９３２９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１の製造方法では、いわゆる半導体製造プロセスを利用しており、感光性ポリイミド樹脂などの高価な材料や、スパッタリング装置やレジスト膜の成膜及び現像装置などの高価な装置を用いているため、結局製造コストが高くなってしまう問題点があった。
【０００８】
また、特許文献２の製造方法では、銅箔のパターン形成時の歩留りが低いことや、製造工程で順を追って行う部分が多くあるために製造時間が長くなり、製造コストが高くなってしまう不利益がある。
【０００９】
本発明の目的は、製造コストを抑制して製造できるパッケージ形態の半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
上記の課題を解決するため、本発明の半導体装置は、電子回路が形成され、前記電子回路に接続するパッド電極が形成された半導体基板と、前記半導体基板のパッド電極形成面上に形成された絶縁層と、前記パッド電極に接続して前記絶縁層中に埋め込まれて形成された再配線層と、前記絶縁層の表面から突出して前記再配線層に接続して形成された外部接続バンプとを有し、前記再配線層及び前記絶縁層が、少なくとも一部として、可撓性樹脂シート及び前記可撓性樹脂シートの表面にパターン形成された配線層を有することを特徴とする。
【００１１】
上記の本発明の半導体装置は、電子回路とこれに接続するパッド電極が形成された半導体基板のパッド電極形成面上に、絶縁層とパッド電極に接続して絶縁層中に埋め込まれて形成された再配線層が形成され、絶縁層の表面から突出して再配線層に接続して外部接続バンプが形成されている。ここで、再配線層及び絶縁層が、少なくとも一部として、可撓性樹脂シート及びこの表面にパターン形成された配線層（いわゆるフレキシブル基板）を有する。
【００１２】
また、上記の課題を解決するため、本発明の半導体装置の製造方法は、半導体基板に電子回路を形成し、前記電子回路に接続するパッド電極を形成する工程と、前記半導体基板のパッド電極形成面上に、絶縁層と、前記パッド電極に接続して前記絶縁層中に埋め込まれた再配線層を形成する工程と、前記絶縁層の表面から突出して前記再配線層に接続して外部接続バンプを形成する工程とを有し、前記再配線層及び前記絶縁層を形成する工程において、前記再配線層及び前記絶縁層の一部として、可撓性樹脂シート及び前記可撓性樹脂シートの表面にパターン形成された配線層を用いることを特徴とする。
【００１３】
上記の本発明の半導体装置の製造方法は、半導体基板に電子回路とこれに接続するパッド電極を形成する。次に、半導体基板のパッド電極形成面上に、絶縁層と、パッド電極に接続して絶縁層中に埋め込まれた再配線層を形成する。ここで、再配線層及び絶縁層の一部として、可撓性樹脂シート及び可撓性樹脂シートの表面にパターン形成された配線層（いわゆるフレキシブル基板）を用いる。次に、絶縁層の表面から突出して再配線層に接続して外部接続バンプを形成する。
【発明の効果】
【００１４】
本発明の半導体装置は、再配線層とそれを埋め込む絶縁層の一部として配線層がパターン形成されたフレキシブル基板が用いられているので、製造コストが抑制されたパッケージ形態の半導体装置を提供できる。
【００１５】
本発明の半導体装置の製造方法は、再配線層とそれを埋め込む絶縁層の一部として配線層がパターン形成されたフレキシブル基板を貼り合わせて用いているので、製造コストを抑制してパッケージ形態の半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明の半導体装置及びその製造方法の実施の形態について、図面を参照して説明する。
【００１７】
図１（ａ）は本実施形態に係るチップサイズパッケージ（ＣＳＰ）形態の半導体装置の模式断面図であり、図１（ｂ）は半導体基板のパッド電極に形成されたバンプ部分の拡大断面図である。
【００１８】
例えば、電子回路が形成された半導体基板１０に、電子回路に電気的に接続されたアルミニウムなどからなるパッド電極１１が形成されており、半導体基板１０上にパッド電極１１の一部を開口するパターンで開口部が形成された窒化シリコンなどからなる保護膜１２が形成されている。例えば、半導体基板は４ｍｍ□の大きさである。
【００１９】
例えば、アルミニウムなどからなるパッド電極１１の表面には酸化アルミニウムなどの自然酸化膜１１ａが形成されており、この自然酸化膜１１ａを破ってパッド電極１１に直接接続し、オーミックコンタクトを保持するように、金などからなるスタッドバンプ１３が形成されている。スタッドバンプ１３は、底部の直径ｄが６０μｍ、高さＨが４０μｍ程度の大きさである。
【００２０】
さらに、例えば、スタッドバンプ１３を被覆して、銀などからなる円錐台形状の導電層１４が形成されている。導電層１４は、例えば銀ペーストなどの導電ペーストを固化して得られた導電層である。
上記のようにして、パッド電極１１上に、スタッドバンプ１３と導電層１４の積層体である埋め込みバンプＢＢが形成されている。
【００２１】
また、例えば、上記の半導体基板１０の埋め込みバンプＢＢ形成面上に、層間絶縁膜２０を介して可撓性樹脂シート３０及び可撓性樹脂シート３０の表面にパターン形成された配線層３１からなるフレキシブル基板ＦＳが貼り合わされている。
【００２２】
上記の層間絶縁膜２０は、例えば、ガラス繊維や炭素繊維などに絶縁性樹脂を含浸させてなる未硬化（Ｂステージ）のプリプレグを硬化して得られた層であって、上記の埋め込みバンプＢＢは層間絶縁膜２０を貫通しており、平坦な頂部においてフレキシブル基板ＦＳの配線層３１に接続している。
【００２３】
ここで、上記の層間絶縁膜２０及び可撓性樹脂シート３０を絶縁層とし、埋め込みバンプＢＢ及び配線層３１を再配線層として、半導体基板１０のパッド電極１１形成面上に絶縁層が形成され、パッド電極１１に接続して絶縁層中に埋め込まれて再配線層が形成された構成となっている。
【００２４】
また、例えば、絶縁層の表面から突出して再配線層に接続して外部接続バンプ４０が形成されている。
【００２５】
上記の本実施形態に係る半導体装置は、再配線層とそれを埋め込む絶縁層の一部として配線層がパターン形成されたフレキシブル基板が用いられているので、製造コストが抑制されたチップサイズパッケージ（ＣＳＰ）形態の半導体装置である。
【００２６】
上記の実施形態における半導体装置では、可撓性樹脂シートの片面上に配線層が形成された片面フレキシブル基板が貼り合わされた構成について示しているが、可撓性樹脂シートの両面上に配線層が形成された両面フレキシブル基板が貼り合わされていてもよく、さらに、可撓性樹脂シート及びパターン形成された配線層がそれぞれ複数層積層した積層フレキシブル基板が貼り合わされていてもよい。
【００２７】
次に、本実施形態に係る半導体装置の製造方法について説明する。
ここでは、半導体基板上に絶縁層と再配線層を形成し、さらに外部接続バンプを形成する工程で、ウェハ状態のままで工程を実施し、最後にダイシングを行って個々の半導体装置とする、いわゆるウェハレベルパッケージのプロセスで行う。
【００２８】
まず、図２（ａ）に示すように、例えば、電子回路（不図示）が形成され、底部の直径が６０μｍ、高さが４０μｍ程度の大きさである半導体チップが集積され、板厚が７２５μｍ、大きさが８インチであるウェハ状態の半導体基板１０に、電子回路に電気的に接続されたアルミニウムなどからなるパッド電極１１を１〜２μｍ程度の厚みで形成し、さらに例えばＣＶＤ法により窒化シリコンなどを堆積して、半導体基板１０上にパッド電極１１の部分を開口する８０μｍ□の大きさの開口部を形成し、保護膜１２を形成する。
【００２９】
次に、図２（ｂ）に示すように、例えばワイヤボンダあるいはスタッドバンプボンダを用い、高温高圧の条件下でキャピラリに超音波を印加することで、パッド電極１１上に金のスタッドバンプ１３を形成する。
例えば、純度９９．９％、直径１８μｍのバンプ形成用の金ワイヤ（例えばＧＢＥタイプ、田中電子社製）を用いて、底部の直径が６０μｍ、高さが４０μｍ程度の大きさであり、頂部側に細く突き出した部分を有する形状に形成する。
【００３０】
上記の金スタッドバンプの形成方法について、図３（ａ）〜（ｆ）の模式図を参照して詳細に説明する。
まず、図３（ａ）に示すように、ワイヤボンダにパッド電極１１が形成された半導体基板１０をセットし、キャピラリ５０で金ワイヤ５１を保持した状態で、その先端に放電電極５３によりアーク放電を行い、金ワイヤ５１の先端に金ボール５２ａを形成する。
【００３１】
次に、図３（ｂ）に示すように、キャピラリ５０の操作により金ボール５２ａをパッド電極１１へと近づけ、さらに図３（ｃ）に示すように、金ボール５２ａをパッド電極１１に押し当てて、高温高圧の条件下で超音波を印加して金ボール５２ａを押しつぶし、スタッドバンプの底部となる部分５２を形成する。
【００３２】
次に、図３（ｄ）に示すように、図面上のループ状の軌跡Ｔ５０のようにキャピラリ５０を移動させ、図３（ｅ）に示すように再びキャピラリ５０の先端をパッド電極１１側に近づけ、このような状態で図３（ｆ）に示すように金ワイヤ５１を切欠して、スタッドバンプの底部となる部分５２の上にスタッドバンプの頂部を形成する。
以上のようにして、金スタッドバンプを形成することができる。
【００３３】
例えば、上記のアルミニウムなどからなるパッド電極１１の表面には酸化アルミニウムなどの自然酸化膜１１ａが０．０１〜０．１μｍの膜厚で形成されており、酸化アルミニウムはセラミックであり、不動態膜とも呼ばれ、電気的に絶縁性であり、機械強度が強く、科学的にも安定な膜であり、自然酸化膜１１ａを介してパッド電極１１上に他の導電層を設けてもオーミックコンタクトは得られない。
【００３４】
しかし、上記のようにワイヤボンディング法により金のスタッドバンプを形成すると、上記の高温高圧条件下でキャピラリに超音波を印加することで自然酸化膜１１ａを破り、パッド電極に直接接触させて、オーミックコンタクトを保持したスタッドバンプ１３を形成することができる。
【００３５】
次に、図４（ａ）に示すように、例えばスクリーン印刷により、スタッドバンプ１３が形成されたパッド電極１１の領域に銀ペースト１４ａを供給する。
例えば、１００μｍの厚みを有し、パッド電極１１の部分に直径１１０μｍの開口部が設けられた金属製のスクリーンマスクＳＣ（ＰＨマスク、プロセスラボシムロン社製）を使用し、スタッドバンプ１３がスクリーンマスクの開口部に入り込むようにして、スクリーンマスクＳＣを保護膜１２上に戴置する。
【００３６】
さらに、例えば、先端部に角度θが６０度と尖った形状を有し、硬度８５である往路用スキージＳ１と復路用スキージＳ２からなるスキージのいずれか一方（図面上は往路用スキージＳ１）を用い、０．４ＭＰａの圧力を印加してスクリーンマスクＳＣに押圧し、銀ペースト（例えばＭＳＰ−８１２Ｂ、プリンテック社製）などの導電ペースト１４ａを供給して、スキージＳ１をスクリーンマスクＳＣ上で摺動させることで、スクリーンマスクＳＣの開口部内に導電ペーストを印刷供給する。
【００３７】
上記のようにスタッドバンプ１３を被覆して導電ペーストを供給した後、１００℃で３０分乾燥させると導電ペースト１４ａが固化し、スタッドバンプ１３を被覆する導電層１４が形成される。１回の印刷で供給する導電ペーストの量にもよるが、例えば上記の印刷と乾燥工程を２回繰り返すことで、図４（ｂ）に示すように円錐状の導電層１４を形成することができる。導電層の大きさは、例えば底部の直径が１２０μｍ、高さが８０μｍ程度である。
【００３８】
上記において、導電ペーストを供給する前に予め頂部側に細く突き出した部分を有する形状のスタッドバンプを形成しておき、それを被覆して銀の導電層を形成しているので、所望の高さの円錐状のバンプを得るのに、２回程度の少ない印刷で達成することが可能である。
【００３９】
銀からなる導電層１４と金のスタッドバンプ１３の間もオーミックコンタクトが保たれる。上記のようにして、導電層１４とスタッドバンプ１３の積層体である円錐状の埋め込みバンプＢＢを形成する。
【００４０】
次に、図５（ａ）に示すように、半導体基板１０のパッド電極１１形成面上において、埋め込みバンプＢＢの上層に、プリプレグ２０ａを介して、可撓性樹脂シート３０及び可撓性樹脂シート３０の一方の表面にパターン形成された配線層３１からなるフレキシブル基板ＦＳを配線層３１の側から位置合わせして積層させる。
【００４１】
プリプレグ２０ａは、ガラス繊維などに絶縁性樹脂を含浸させてなる未硬化（Ｂステージ）の５０μｍの厚みの樹脂シート（例えばＭＣＬ−ＧＡＥ−６７Ｎ、日立化成社製）である。
【００４２】
可撓性樹脂シート３０は、ポリイミドなどからなる５０μｍの厚みの絶縁性樹脂シートであり、配線層３１は可撓性樹脂シート３０に貼り合わされた３５μｍ程度の厚みの銅箔をフォトリソグラフィ工程により所定のパターンに加工して得られたものである。可撓性樹脂シート３０には所定のパターンの直径２５０μｍ程度の開口部３０ａが形成されており、開口部３０ａから露出する配線層３１が外部接続バンプ形成のためのランドとなる。
【００４３】
次に、図５（ｂ）に示すように、真空成型機を使用して、半導体基板１０上にプリプレグ２０ａを介してフレキシブル基板ＦＳを熱圧着する。上記の熱圧着として、例えば加熱を始めて１２０℃に達したら２ＭＰａの圧力を印加し、さらに１７０℃で１時間保持し、その後自然冷却させる。
【００４４】
このとき、埋め込みバンプＢＢの尖った先端部分は、未硬化のプリプレグ２０ａを容易に貫通し、さらにフレキシブル基板ＦＳの配線層に接触するが、さらに熱と圧力が印加されて埋め込みバンプＢＢの先端が平坦に押しつぶされ、埋め込みバンプＢＢは円錐台形状に変形する。
【００４５】
このとき、埋め込みバンプＢＢの先端が、銅からなる配線層３１の表面に形成されていた酸化銅の被膜を押し広げるようにして配線層３１と接触し、埋め込みバンプＢＢと配線層３１との間でオーミックコンタクトが保たれる。
【００４６】
さらに、プリプレグ２０ａは熱が印加されて硬化して層間絶縁膜２０となり、半導体基板１０とフレキシブル基板ＦＳが一体化される。
【００４７】
なお、上記の熱圧着工程においては半導体基板１０の下部とフレキシブル基板ＦＳの上部にそれぞれ緩衝材として５ｍｍの厚みのシリコンゴムシート（例えばＳＲ−９７０Ｄ、クレハ社製）を挟み込んで熱圧着すると、半導体基板などの割れが防止できる。
【００４８】
次に、図６（ａ）に示すように、例えば、バックグラインダ装置を用いて、半導体基板１０から可撓性樹脂シート３０までの総計の厚みが４００μｍ程度になるように、半導体基板１０の裏面から研削する。
次に、例えば、フラックス印刷機で可撓性樹脂シート３０の開口部３０ａ（ランド）にフラックスを供給し、ハンダボール搭載機を用いて、Ｓｎ／３Ａｇ／０．５Ｃｕの組成のハンダボールを開口部３０ａに搭載し、リフロー処理を施して、ハンダからなる外部接続バンプ４０を形成する。バンプは、例えば高さは２５０μｍ、１つの半導体装置内でのバンプ間のピッチは５００μｍ程度とする。
この後、フラックス洗浄機でフラックスを洗浄する。
【００４９】
次に、図６（ｂ）に示すように、例えばダイシング装置を用いて、個々の半導体装置となる領域Ｃ毎（例えば４ｍｍ□の大きさ）に切断する。
以上で、図１に示す構成の半導体装置を製造することができる。
【００５０】
上記のようにして、層間絶縁膜２０及び可撓性樹脂シート３０を絶縁層とし、埋め込みバンプＢＢ及び配線層３１を再配線層として、半導体基板１０のパッド電極１１形成面上に絶縁層が形成され、パッド電極１１に接続して絶縁層中に埋め込まれた再配線層を形成することができる。
【００５１】
上記の本実施形態に係る半導体装置の製造方法は、再配線層とそれを埋め込む絶縁層の一部として配線層がパターン形成されたフレキシブル基板を用いているので、製造コストを抑制してチップサイズパッケージ（ＣＳＰ）形態の半導体装置を製造することができる。
【００５２】
上記の実施形態における半導体装置の製造方法では、可撓性樹脂シートの片面上に配線層が形成された片面フレキシブル基板を貼り合わせた構成について示しているが、可撓性樹脂シートの両面上に配線層が形成された両面フレキシブル基板を貼り合わせてもよく、さらに、可撓性樹脂シート及びパターン形成された配線層がそれぞれ複数層積層した積層フレキシブル基板を貼り合わせてもよい。
【００５３】
半導体基板のパッド電極は通常自然酸化膜で被覆されているが、特許文献２の製造方法ではパッド電極とバンプの接続時に酸化膜の除去が難しく、電気抵抗値が高く製品として実現不可能となる可能性が高い。
一方で、本実施形態においては、上記の自然酸化膜を破ってスタッドバンプを形成するので、パッド電極とバンプ間にオーミックコンタクトを保持することができる。
【００５４】
上記の本実施形態に係る半導体装置のハンダバンプは、以下の効果を享受できる。
（１）半導体のウェハプロセスにおいて、スパッタリング装置やスピンコーターなどの高価な製造装置を使用し、また、半導体用材料として液状感光性ポリイミドなど高価な材料を使う、特許文献１，２などに記載の方法と比較して、設備投資を低く抑えることができ、材料も安価なので、安価にＷＬＰ半導体装置（ウェハレベルでパッケージ化された半導体装置）を製造することができる。
（２）電極パッド電極上の酸化膜が完全に除去されており、ＲＦデバイスやパワーデバイスなど、アプリケーションの広いＷＬＰ半導体装置を製造できる。
（３）半導体基板上へのバンプの形成工程と再配線層となるフレキシブル基板のパターン加工工程をパラレルで行っており、再配線層となるフレキシブル基板とウェハは別の工程で形成されていることから、再配線層（フレキシブル基板）に不良品があった場合には当該再配線層を廃棄すればよく、再配線層として良品のみを用いることができるため、ＷＬＰ半導体装置の歩留りが向上する。
（４）上記のように再配線層となるフレキシブル基板とウェハは別の工程で形成されていることから、それらを同時に形成することも可能で、製造のリードタイムが短いという利点がある。
【００５５】
本発明は上記の説明に限定されない。
例えば、再配線層として用いられるフレキシブル基板は、片面基板、両面基板、複数のフレキシブル基板を積層してなる積層基板などを適宜採用できる。
スタッドバンプは金、それを被覆する導電層は銀を用いて説明しているが、これに限らず、それぞれ他の導電性材料により構成してもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００５６】
本発明の半導体装置は、チップサイズパッケージ形態の半導体装置に適用できる。
また、本発明の半導体装置の製造方法は、チップサイズパッケージ形態の半導体装置を製造する方法に適用できる。
【図面の簡単な説明】
【００５７】
【図１】図１（ａ）は本発明の実施形態に係る半導体装置の模式断面図であり、図１（ｂ）は半導体基板のパッド電極に形成されたバンプ部分の拡大断面図である。
【図２】図２（ａ）及び図２（ｂ）は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す模式断面図である。
【図３】図３（ａ）〜図３（ｆ）は金スタッドバンプの形成方法を説明する模式図である。
【図４】図４（ａ）及び図２（ｂ）は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す模式断面図である。
【図５】図５（ａ）及び図２（ｂ）は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す模式断面図である。
【図６】図６（ａ）及び図２（ｂ）は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す模式断面図である。
【符号の説明】
【００５８】
１０…半導体基板、１１…パッド電極、１１ａ…自然酸化膜、１２…保護膜、１３…スタッドバンプ、１４…導電層、１４ａ…導電ペースト、２０…層間絶縁膜、２０ａ…プリプレグ、３０…可撓性樹脂シート、３０…開口部、３１…配線層、４０…外部接続バンプ、５０…キャピラリ、５１…金ワイヤ、５２…金ボール、５２ａ…スタッドバンプの底部となる部分、５３…放電電極、Ｔ５０…キャピラリの軌跡、ＢＢ…埋め込みバンプ、Ｃ…個々の半導体装置となる領域、ＦＳ…フレキシブル基板、ＳＣ…スクリーンマスク、Ｓ１，Ｓ２…スキージ
【図１】
2008147367.tif 000003
【図２】
2008147367.tif 000004
【図３】
2008147367.tif 000005
【図４】
2008147367.tif 000006
【図５】
2008147367.tif 000007
【図６】
2008147367.tif 000008