(57)【要約】【課題】アッシング後に生じたレジスト残渣を、半導体素子の他の部分を劣化させることなくレジスト残渣のみを効果的に除去する。【解決手段】レジストパターンを有する基板を準備する工程と、レジストパターンをマスクに用いて基板のドライエッチングを行うエッチング工程と、レジストパターンがレジスト残渣として残留するようにアッシング処理を行うアッシング工程と、アッシング工程の後にレジスト残渣が残留した基板を純水に浸漬する水処理工程と、水処理工程の後にレジスト残渣をＤＨＦ（Ｄｉｌｕｔｅｄ  ＨＦ）により除去する工程と、を有することを特徴とする半導体装置の製造方法。【選択図】図３
2008218867.tif 000002
【特許請求の範囲】
【請求項１】
レジストパターンを有する基板を準備する工程と、
前記レジストパターンをマスクに用いて前記基板のドライエッチングを行うエッチング工程と、
前記レジストパターンがレジスト残渣として残留するようにアッシング処理を行うアッシング工程と、
前記アッシング工程の後に、前記レジスト残渣が残留した基板を純水に浸漬する水処理工程と、
前記水処理工程の後に、前記レジスト残渣をＤＨＦ（Ｄｉｌｕｔｅｄ  ＨＦ）により除去する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記エッチング工程において、ドライエッチング用のガスとしてＣＦ4を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドライエッチング後に基板上にレジスト残渣が残留しない半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来から、ＩＣやＬＳＩ等の半導体素子は、フォトリソグラフィー技術を用いて基板上に微細な電子回路パターンを形成することにより製造している。この具体的な製造工程を図１、２に示す。まず、図には示していない半導体基板上に、被加工対象物７及びハードマスク２を形成し、更にその上にフォトレジスト１を塗布する（図１（ａ））。次に、フォトリソグラフィー技術を用いてフォトレジスト１を目的のパターン形状とする（図１（ｂ））。この後、このフォトレジストをマスクに用いてドライエッチングを行うことにより、フォトレジスト１のパターンをハードマスク２に転写する（図１（ｃ））。
【０００３】
更に、この後、アッシング処理によって、このドライエッチング後のフォトレジスト１を除去する。ここで、アッシング（ａｓｈｉｎｇ）処理とは、酸素プラズマなどのエネルギーでフォトレジストの灰化処理を行い除去する工程を表す。
【０００４】
この際、フォトレジスト１が変質してできた不完全灰化物３（以下、「レジスト残渣」と記載する）等が十分に除去できずに残留する場合があった（図１（ｄ））。こうしたアッシング処理後の除去面に残存するレジスト残渣３は、異物として不要なマスクとなり、被加工対象物７の加工を阻害する。例えば、被加工対象物７が配線である場合には、加工を阻害されることにより発生するエッチング残りが、隣接配線間のショートをもたらす問題があった。そこで、レジスト残渣を洗浄して除去する必要があった。
【０００５】
ここで、従来から、アッシング処理後に残留するレジスト残渣を除去するため、様々な処理液の使用が検討されてきた。例えば、ＤＨＦ（ｄｉｌｕｔｅｄ  ｈｙｄｒｏｇｅｎ  ｆｌｕｏｒｉｄｅ；希釈フッ化水素酸水溶液）を用いたレジスト残渣の除去方法が提案されている。また、特許文献１（特開２００６−１０６６１６号公報）には、レジスト除去のための処理液として、（ａ）過酸化水素水（Ｈ2Ｏ2）及びオゾン水（Ｏ3）の中の少なくとも一方の物質、（ｂ）アルキレンカーボネートおよびこの誘導体の少なくとも一種、及び（ｃ）水を含有する処理液が使用されている。
しかしながら、上記ＤＨＦや特許文献１に記載の薬液を用いたレジスト残渣の除去技術は比較的、微細化が進んでおらず集積度の低い半導体装置を想定しているものであった。
【０００６】
一方、近年、半導体素子の極微細化に伴い、リソグラフィーにおける微細パターンの実現が素子製造の基本的課題となってきている。このため、より波長の短い光源としてＫｒＦやＡｒＦといったレーザーが用いられるようになってきた。例えば、極微細化が進んだ最先端の半導体装置の製造では、波長１９６ｎｍのＡｒＦレーザーが用いられ、パターンを形成するレジストもＡｒＦレーザー用の専用レジストを用いている。
【特許文献１】特開２００６−１０６６１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、レジスト残渣３を除去するためにＤＨＦ等の処理液を用いて長時間、処理を行うと、ハードマスク２などの表面に露出している他の膜までエッチングしてしまい、ハードマスク２等のパターン形状が変形する場合があった（図２（ａ））。一方、ＤＨＦ等の処理液によるハードマスク２の変形を防止するため、処理液の処理時間を短くすると、レジスト残渣３を完全に除去できなくなる場合があった（図２（ｂ））。
【０００８】
特許文献１の処理液は、過酸化水素水（Ｈ2Ｏ2）及びオゾン水（Ｏ3）の少なくとも一方を含有しているため、人体に有害であり、取り扱い及び管理が困難であった。更に、過酸化水素水（Ｈ2Ｏ2）及びオゾン水（Ｏ3）は酸化力が強いため、レジスト残渣の除去時に素子のその他の部分を劣化させてしまう場合があった。例えば、被加工対象物がタングステンなどの金属配線である場合、タングステンは過酸化水素水やオゾン水で溶解してしまうため用いることができなかった。
【０００９】
更に、上記ＤＨＦや特許文献１に記載の薬液を用いたレジスト残渣の除去技術は、極微細化が進んでいない半導体装置の製造を想定しているため、上記薬液を用いることにより多少の寸法精度の違いが出ても素子特性上、問題とならなかった。しかしながら、近年の極微細化が進んだ半導体装置の製造においては、上記薬液を用いたレジスト残渣の除去に起因するわずかな寸法精度の違いであっても素子特性の劣化の原因となっていた。
【００１０】
また、極微細化した半導体装置の製造のために、上記に記載のようなＡｒＦレーザー用の専用レジストを用いた場合、微細パターンの形成に有利な反面、耐ドライエッチング性に劣るという欠点を有していた。そこで、耐ドライエッチング性の向上を図るため、この専用レジスト中に微量のシリコンを含有させている。しかし、このように微量のシリコンを含有することでレジストの耐エッチング性が向上する反面、レジスト残渣の問題が多発するようになってきた。
【００１１】
また、従来から上記以外にもレジスト残渣除去のために様々な成分を含有する処理液の使用が検討されている。しかし、何れの処理液を用いた場合も取り扱いの容易性及びレジスト残渣の除去性能から見て不十分であった。更に、環境へ悪影響を及ぼす処理液の場合は、使用後の処理液の再処理などが必要となり、製造コストが増加することとなっていた。
【００１２】
本発明は以上のような状況に鑑みてなされたものであり、従来から単独ではレジスト残渣の除去能力がなく、レジスト残渣の除去液として全く注目されてこなかった純水に注目したものである。すなわち、本発明は、アッシング処理後に残留するレジスト残渣を純水中に浸漬させた後、ＤＨＦによって除去するという２段階の処理を行うことにより、半導体素子の他の部分を劣化させることなくレジスト残渣のみを効果的に除去することを目的とするものである。
【課題を解決するための手段】
【００１３】
上記課題は以下の構成を有することにより、解決することができる。
１．レジストパターンを有する基板を準備する工程と、
前記レジストパターンをマスクに用いて前記基板のドライエッチングを行うエッチング工程と、
前記レジストパターンがレジスト残渣として残留するようにアッシング処理を行うアッシング工程と、
前記アッシング工程の後に、前記レジスト残渣が残留した基板を純水に浸漬する水処理工程と、
前記水処理工程の後に、前記レジスト残渣をＤＨＦ（Ｄｉｌｕｔｅｄ  ＨＦ）により除去する工程と、
を有することを特徴とする半導体装置の製造方法。
２．前記エッチング工程において、ドライエッチング用のガスとしてＣＦ4を用いることを特徴とする上記１に記載の半導体装置の製造方法。
【発明の効果】
【００１４】
本発明では、第１の効果として、アッシング処理後に純水中への浸漬、ＤＨＦによる除去処理を行うことにより、半導体装置の他の部分を劣化させることなくレジスト残渣のみを選択的に除去することができる。
本発明では、第２の効果として、レジスト残渣除去の前処理として純水を使用するため、ＤＨＦによる除去を穏和な条件で行うことができる。この結果、ハードマスク２等の半導体素子の他の部分の構造を劣化させることなくレジスト残渣を除去することが可能となる。
本発明では、第３の効果として処理液として純水を用いるため、ＤＨＦによる除去を穏和な条件で行うことができる。この結果、半導体素子の構造に悪影響を及ぼすことがなく、レジスト残渣の除去を長時間、行うことができる。また、レジスト残渣が膨潤して除去しやすくなる。
【００１５】
本発明では、第４の効果として、レジスト残渣除去の前処理として純水を用いるため、ＤＨＦによる除去を穏和な条件で行うことができる。この結果、取り扱い及び管理が容易となる。
本発明では、第５の効果として、レジスト残渣除去の前処理として安価で管理の容易な純水を使用するため、従来から使用されているような高酸化性、高価、有毒性の処理液の使用量を削減することができる。この結果、製造コストの削減、環境負荷の低減、スループットの向上が可能となる。
【発明を実施するための最良の形態】
【００１６】
本発明の半導体装置の製造方法について、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に用いられるＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタのゲート電極配線を形成する場合のゲート電極の加工を例にとって説明する。
上記ゲート電極の加工は、以下の工程を有する。
【００１７】
半導体層上に、ゲート絶縁膜、ゲート電極材料を形成し、その上にハードマスクを形成した基板を準備する工程、
ハードマスク上に、反射防止膜（ＢＡＲＣ：Ｂｏｔｔｏｍ  Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ  Ｃｏａｔｉｎｇ）及びフォトレジストを形成する工程、
フォトレジスト及び反射防止膜のパターンを形成する工程、
フォトレジスト及び反射防止膜のパターンをマスクに用いてハードマスクのドライエッチングを行うエッチング工程、
フォトレジストのパターンがレジスト残渣として、ハードマスクの表面に残留するようにアッシング処理を行うアッシング工程、
アッシング工程の後に、ハードマスクの表面にレジスト残渣が残留した基板を純水に浸漬する水処理工程、
水処理工程の後に、レジスト残渣をＤＨＦ（Ｄｉｌｕｔｅｄ  ＨＦ）により除去する工程、
レジスト残渣が除去されたハードマスクを用いてゲート電極材料をドライエッチングする工程。
【００１８】
本発明では、ドライエッチングを行い、ハードマスクに所望の形状のパターンを形成した後、まず、アッシング処理を行い大部分のレジスタパターンを除去する。この際、レジスタパターンの一部がレジスト残渣として、ハードマスクのパターン上に残留する。そして、この後、ハードマスクの表面にレジスト残渣が残留した基板を純水に浸漬する（水処理工程）。この際、レジスト残渣は膨潤変形（アッシング処理時に凝縮したレジスト残渣の体積膨張）して、その密度が低下する。この結果、後のＤＨＦ処理の際に、ＤＨＦがレジスト残渣内へ浸透しやすくなると共に、レジスト残渣の基板（ハードマスクのパターン）への密着性が低下してレジスト残渣が基板から剥がれやすくなるものと考えられる。
【００１９】
また、ハードマスクのドライエッチングは、フッ素含有プラズマを用いて行う。この結果、レジスト残渣中にはフッ素が取り込まれた状態となって残存する。このレジスト残渣中に取り込まれたフッ素は水処理工程中に水中に溶出し、フッ化水素酸を形成してレジスト残渣自身をエッチングする効果を有するものと考えられる。ただ、この溶出フッ素によるエッチング効果は、ハードマスクの寸法変動をもたらすほど大きなものではないことが実験的に確認されている。
【００２０】
この水処理工程により、レジスト残渣は非常に除去しやすくなっており、この後のＤＨＦ（Ｄｉｌｕｔｅｄ  ＨＦ）によるレジスト残渣の除去を穏和な条件で容易に行うことができる。また、この際、レジスト残渣はリフトオフにより除去されるものと考えられる。本発明では、ＤＨＦによるレジスト残渣の除去を穏和な条件で容易に行うことができるのでハードマスクの寸法変動をもたらすことがなく、極めて微細なゲート電極配線をレジストパターンに忠実に形成することができる。
【００２１】
また、本発明では、レジスト残渣除去の前処理に純水を使用し、ＤＨＦ（Ｄｉｌｕｔｅｄ  ＨＦ）によるレジスト残渣の除去を穏和な条件で行うため、ハードマスク２等の半導体素子の他の部分の構造を劣化させることなくレジスト残渣を除去することができる。また、長時間の処理が可能となるため、レジスト残渣を膨潤させて除去しやすくできる。更に、従来から使用されている高酸化性、高価、有毒性の処理液の使用量を削減して、製造コストの削減、環境負荷の低減、スループットの向上が可能となる。
以下、上記のゲート電極材料を加工する際の各工程について詳細に説明する。
（半導体層上にゲート電極材料及びハードマスクを形成する工程）
ＤＲＡＭ等の先端製品では、ゲート電極としてポリメタル構造が採用されている。ポリメタル構造とは、ポリシリコン上にタングステンなどの金属を積層した電極構造である。ポリメタル構造のゲート電極は金属を含むので低抵抗のゲート電極とすることができる。
【００２２】
まず、半導体層の表面に熱酸化法によりゲート絶縁膜を形成した後、全面に上記ポリメタル積層膜を形成する。なお、この際、ポリシリコンはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用い、タングステンはスパッタ法を用いて形成する。
【００２３】
次に、タングステン上にハードマスクを形成する。ハードマスクは、厚さ１４０ｎｍの窒化シリコン膜上に厚さ７０ｎｍの酸化シリコン膜を積層した２層膜を用いる。この窒化シリコン膜は単層膜であっても良い。これらの窒化シリコン膜や酸化シリコン膜はプラズマＣＶＤ法を用いて形成できる。
なお、本明細書において、「基板」とは半導体層、ゲート絶縁膜、ゲート電極材料、ハードマスク層など単独又は複数の層を有するものを表す。基板が複数の層からなる場合、本発明のエッチング工程では、単独の層に対してドライエッチングを行っても、複数の層に対してドライエッチングを行っても良い。
【００２４】
（反射防止膜及びフォトレジストの形成工程）
ハードマスクを形成した後、この上に反射防止膜及びフォトレジストをこの順に形成する。これらの反射防止膜及びフォトレジストは、回転塗布法により形成する。これらの材料としては、従来から公知のものを用いることができるが、極微細加工を行う場合には、極微細加工用の微量のシリコンを含有したレジスト膜を用いることが好ましい。具体的には、フォトレジストとしては厚さ９８ｎｍのシリコン含有ＡｒＦ専用レジストを用いる。このレジスト中のシリコン含有量は１５〜２５ｗｔ％が好ましく、２０ｗｔ％がより好ましい。また、反射防止膜としては厚さ２６０ｎｍのポリヒドロキシスチレン系樹脂を用いる。なお、このＡｒＦ専用レジストはシロキサンポリマーの形態を有している。
【００２５】
また、上記反射防止膜は、フォトレジストの下方に光反射率の高い材料が存在する場合、その材料から反射した光で不要な領域のフォトレジストが露光されるのを防止する目的で用いる。特に、本実施形態のように、ゲート電極材料としてタングステンなどを用いる場合には、反射防止膜は必須の構成となる。
【００２６】
（フォトレジスト及び反射防止膜のパターンを形成する工程）
この後、波長１９３ｎｍのＡｒＦレーザー光源を用いたフォトリソグラフィー技術により、目的とする半導体装置に適合した所望のパターンを有するレジストパターンを形成する。ここでは、レジストパターンの幅を７０ｎｍとした。次いで、プラズマエッチングによりレジストパターンを反射防止膜に転写する。ここで、この反射防止膜は炭素を主成分とする有機膜であるため、このプラズマエッチングでは酸素、窒素、水素、アルゴンなどのガスを適宜、選択することにより行うことができる。
【００２７】
この反射防止膜のプラズマエッチング時に、ＡｒＦ専用レジスト中にシリコンが含有されていないとエッチング耐性が低下し、ＡｒＦ専用レジストが先に消滅してしまい、反射防止膜のパターン形成ができなくなる。また、シリコンを含有させずに４００ｎｍ程度の厚いＡｒＦ専用レジストを用いた場合には、パターン幅が７０ｎｍ程度しかない微細パターンではレジスト自身の倒壊の問題を回避することが困難となる。このため、本実施形態のように、ＡｒＦ専用レジスト中にシリコンを含有していることが好ましい。
【００２８】
（ハードマスクのエッチング工程）
反射防止膜にレジストパターンを転写した後、フォトレジスト及び反射防止膜をマスクに用いて、更に酸化シリコン膜及び窒化シリコン膜からなるハードマスクをドライエッチングしてパターンを転写する。このドライエッチング時には、テトラフロロメタン（ＣＦ4）などをエッチングガスとするフッ素含有プラズマを用いる。この時、マスクとして用いたフォトレジスト及び反射防止膜にはフッ素が導入される。
【００２９】
（アッシング工程）
ハードマスクにパターンを転写した後、酸素プラズマなどの反応ガスのプラズマを発生させて、レジストパターンの除去を行う。なお、プラズマアッシングの条件としては例えば、λ−３００（日立国際社製）を用い、Ｏ2ガス：１３ＳＬＭ、圧力：４．５Ｔｏｒｒ、印加電圧：４．５ｋＷ、時間：６０ｓｅｃの条件で行うことができる。また、このレジスト残渣の大きさとしては、加工するレジストパターン間隔やアッシング工程の条件にもよるが、例えば、高さ２０ｎｍのものが残留するようにアッシングを行うことができる。本例でアッシング後の状態を走査型電子顕微鏡(ＳＥＭ:Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ)を用いて観察すると、ハードマスク（幅７０ｎｍ）の上面中央に幅２０ｎｍ、高さ２０ｎｍ程度のラインパターン状にレジスト残渣が確認された。
【００３０】
（水処理工程）
本発明の水処理工程では、ハードマスク上にレジスト残渣が残存する基板を純水中に浸漬する（水処理工程）。この結果、後のＨＦによる除去工程で半導体素子の他の部分を劣化させることなくレジスト残渣のみを効果的に除去することができる。
【００３１】
この理由としては、レジスト残渣が残留した基板を純水中に浸漬することによって、レジスト残渣は膨潤変形してその密度が低下すると共に、レジスト残渣の基板への密着性が低下してレジスト残渣が基板から剥がれやすくなるためと考えられる。
【００３２】
また、この工程では、ハードマスクとなる酸化シリコン膜及び窒化シリコン膜と、ゲート電極となるタングステンの表面が露出しているが、これらの材料は純水によってエッチングされない。この水処理工程の条件としては例えば、温度：２５℃、時間：８０ｓｅｃの条件とすることができる。また、１００℃以下の温水で行うこともでき、最終的なレジスト残渣の除去効率を向上できる。なお、この水処理工程及び、次のＤＨＦによる除去処理は、基板を１枚ずつ処理する枚葉洗浄装置を用いて行なうのが望ましい。
【００３３】
（ＤＨＦによる除去処理）
水処理工程を行った後、体積基準でＨＦ：Ｈ2Ｏ＝１：３００のＤＨＦ（ｄｉｌｕｔｅｄ  ｈｙｄｒｏｇｅｎ  ｆｌｕｏｒｉｄｅ；希釈フッ化水素酸水溶液）を用いてハードマスク上のレジスト残渣を除去する。この時の処理時間は２０ｓｅｃで十分である。この際、前の水処理工程により、レジスト残渣は膨潤変形により非常に除去しやすくなっているため、ＤＨＦによるレジスト残渣の除去処理は穏和な条件で容易に行うことができる。
【００３４】
（ゲート電極材料をドライエッチングする工程）
次に、ＤＨＦによりハードマスク上のレジスト残渣を除去した後、ハードマスクをマスクに用いてタングステン及びポリシリコン積層膜からなるゲート電極材料をドライエッチングしてゲート電極配線を形成する。これらのドライエッチングには、塩素を含有するガスを用いたプラズマエッチングを用いることができる。
【００３５】
（本発明の実施形態）
図３に、本発明の半導体装置の製造方法の一例を示す。ゲート電極材料７上に形成されたハードマスク２のエッチング工程において、エッチングガスとしてＣＦ4を用いた場合の基板の処理工程を示す。まず、ゲート電極材料７上にハードマスク層を設けた基板を準備する。次に、この基板上にパターニングされたフォトレジストを設けた後、このレジストパターンをマスクに用いて、ハードマスク２に対してドライエッチングを行った後、アッシング処理によりレジスト残渣４が残留するようにフォトレジストを除去する。この後、図３（ａ）に示すように、アッシング処理後にハードマスク２上に残留しているレジスト残渣４に対して、純水５中で水処理（室温（２５℃）、時間８０ｓｅｃ）を行う。
【００３６】
この際、レジスト残渣４は水を吸収して膨潤し、膨潤したレジスト残渣６となる（図３（ｂ））。この結果、レジスト残渣６とハードマスク２との界面の密着性が低下し、レジスト残渣６はハードマスク２から剥離しやすくなり、後のＤＨＦによる除去工程で、穏和な条件で効果的にレジスト残渣６を除去することができる。次に、レジスト残渣６をＤＨＦ（Ｄｉｌｕｔｅｄ  ＨＦ；希釈率は体積基準でＨＦ：Ｈ2Ｏ＝１：３００；処理時間２０ｓｅｃ）により除去する。この際、本発明では、以上のようにレジスト残渣の膨潤による基板への密着性の低下等によって、効果的にレジスト残渣６を除去することができる（図３（ｃ））。
【００３７】
（従来例）
上記「本発明の実施形態」において、水処理を行わずにアッシング処理から直接、上記と同じ条件でＤＨＦ処理を行なった場合の状態をＳＥＭで観察した。この結果、ハードマスク上面には、幅２０ｎｍ、高さ２０ｎｍのレジスト残渣が島状に残存していることが確認された。すなわち、希釈率がＨＦ：Ｈ2Ｏ＝１：３００のＤＨＦでは、２０ｓｅｃの処理時間ではレジスト残渣の除去ができないことが分かる。
【００３８】
一方、希釈率の濃いＤＨＦ（例えば、体積基準でＨＦ：Ｈ2Ｏ＝１：２０）を用いれば水処理を不要とすることができる。しかし、この場合の半導体装置をＳＥＭにより観察すると、基板と共にハードマスクがエッチングされて５〜１０ｎｍ程度の寸法変動が生じていることが確認できた。このため、「背景技術」に記載したように、所望のトランジスタ特性を得ることは困難であることが分かった。
【図面の簡単な説明】
【００３９】
【図１】従来の半導体装置の製造方法を表す図である。
【図２】従来の半導体装置の製造方法を表す図である。
【図３】本発明の半導体装置の製造方法の一例を表す図である。
【符号の説明】
【００４０】
１  レジストマスク
２  ハードマスク
３  レジスト残渣
４  Ｆ成分
５  純水
６  膨潤したレジスト残渣
７  被加工対象物
【図１】
2008218867.tif 000003
【図２】
2008218867.tif 000004
【図３】
2008218867.tif 000005