(57)【要約】【課題】金属箔からなる配線パターン上に形成しためっき層のウイスカ発生を防止する電子部品搭載用基材の製造方法を提供する。【解決手段】樹脂フィルム１上に並設された配線パターン芯体２ａの各表面にめっき層２２ａを形成する被膜形成ステップと、めっき層２２ａを形成直後から常温で保持した場合と比べて、めっき層２２ａにおける内部応力の増加が少なくなる温度域でめっき層２２ａを保持し、めっき層２２ａを改質する改質ステップと、改質が行われためっき層２２ａの一部を覆うようにソルダーレジスト３を形成するソルダーレジスト形成ステップとを有する。【選択図】図３
2008218912.tif 000002
【特許請求の範囲】
【請求項１】
樹脂フィルム上に並設されたリードの各表面に金属被膜を形成する被膜形成ステップと、
前記金属被膜を形成直後から常温で保持した場合と比べて、前記金属被膜における内部応力の増加が少なくなる温度域で前記金属被膜を保持し、前記金属被膜を改質する改質ステップと、
前記改質が行われた前記金属被膜の一部を覆うようにソルダーレジストを形成するソルダーレジスト形成ステップと
を有することを特徴とする電子部品搭載用基材の製造方法。
【請求項２】
前記改質ステップは、前記被膜形成ステップの終了後３時間以内に実施されることを特徴とする請求項１に記載の電子部品搭載用基材の製造方法。
【請求項３】
前記被膜形成ステップでは、錫を主たる成分として前記金属被膜を形成することを特徴とする請求項２に記載の電子部品搭載用基材の製造方法。
【請求項４】
前記リードは、銅を主成分とする材料からなり、
前記温度域は、１００℃以上、１３０℃以下の範囲であることを特徴とする請求項３に記載の電子部品搭載用基材の製造方法。
【請求項５】
前記被膜形成ステップでは、無電解めっき法により前記金属被膜を形成することを特徴とする請求項１から４のいずれかに記載の電子部品搭載用基材の製造方法。
【請求項６】
樹脂製のフィルム上に複数のリードが並設され、前記各リードの表面に金属被膜が形成され、前記フィルム上の前記金属被膜の一部を覆う位置に熱硬化性の絶縁部材が形成されており、
前記金属被膜は、少なくとも２度の加熱により母材組織が体積変動の少ない組織へと改質された痕跡を有することを特徴とする電子部品搭載用基材。
【請求項７】
前記フィルムはポリイミド系樹脂からなり、
前記リードは銅材料からなり、
前記金属性被膜は錫からなることを特徴とする請求項６に記載の電子部品搭載用基材。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リードが並設された電子部品搭載用基材の製造方法及び電子部品搭載用基材に関し、特に、リード表面に形成されためっき被膜からのウイスカの発生を防止する技術に関する。
【背景技術】
【０００２】
電子チップ等の電子部品が搭載されてなるテープキャリアパッケージ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）には、フレキシブルな薄膜状のテープキャリア等が利用されている。
このテープキャリアには、例えば、帯状の樹脂フィルム上にその長手方向に沿って矩形の透孔が樹脂フィルムの短手方向中央に連続的に配され、これら各透孔の４辺それぞれに、当該辺に直交してその両端の一方が上記透孔から突出する状態で並設されてなる複数の銅製のリード、即ち、配線パターンが形成されており、当該配線パターン上には、めっきが施され、さらに、上記透孔を囲繞するように配線パターンの一部領域を絶縁被覆する環状のソルダーレジストが形成されている（例えば、特許文献１参照）。
【０００３】
上記配線パターンに施されるめっきとしては、通常、錫、はんだ、金が用いられており、その中でも、半導体素子や外部回路との接続や製造コストなどを考慮し、無電解めっき法による錫めっきが主流となっている。
（従来の電子部品搭載用基材の製造方法）
図４は、従来の電子部品搭載用基材の製造方法を示した図である。
【０００４】
フレキシブルなテープ状の樹脂フィルム１０１上に接着剤（不図示）を介して平板上の銅箔（不図示）を貼着し、この銅箔を公知のフォトリソグラフィ技術を用いて半導体素子が搭載される領域や外部回路と接続される領域を有した配線パターン１０２ａを形成する（図４（ａ））。
アルカリ溶液で脱脂、酸処理を行い、めっきする配線パターン１０２ａの表面を洗浄した後、無電解錫めっき液中に浸漬して、配線パターン１０２ａの表面全体に錫めっき層１０２ｂを形成する（図４（ｃ））。
【０００５】
錫めっき層１０２ｂ表面の領域であって、半導体素子や外部回路との接続される領域を除く領域に、回路保護を目的とした絶縁層として、公知のスクリーン印刷技術を用い、熱硬化型ソルダーレジスト前駆体１０３を塗布した後、加熱処理を行い、ソルダーレジスト前駆体１０３を硬化させて、ソルダーレジスト１０４を形成する（図４（ｄ））。
錫めっき層が形成されると、下地の銅が拡散により錫めっき層内に進入し、錫めっき層内において、銅と錫の合金を形成、つまり、改質するが、合金形成時の温度雰囲気により、形成される合金の結晶構造が異なり、上記温度雰囲気が、常温に近いほど体積変動が著しい。
【０００６】
この体積変動は、錫めっき層内の内部応力の増加を生み、リード間短絡の問題を引き起こすウイスカ生成の原動力となっているため、錫めっき層形成後に常温に維持される時間が長いほど内部応力が増加し、ウイスカが生じ易い。
従来の電子部品搭載用基材の製造方法では、熱硬化型のソルダーレジスト前駆体１０３を加熱硬化させる際、錫めっき層１０２ｂも加熱され、錫めっき層１０２ｂの内部応力が増加し難い温度雰囲気で錫めっき層１０２ｂの改質が進み、また、この状態で改質が完了すると、組織が安定化して内部応力が増加し難いため、錫めっき層１０２ｂからのウイスカ発生も抑制される。
【０００７】
例えば、エポキシ系のソルダーレジストの場合、１３０℃で３０分〜６０分の加熱処理を行うことで、ソルダーレジスト前駆体１０３が硬化し、さらに、錫めっき層１０２ｂのウイスカ発生が抑制される。
【特許文献１】特開平06-342969号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来の電子部品搭載用基材の製造方法では、以下のような問題が生じる。
即ち、配線パターン１０４の全面に錫めっき層１０２ｂを形成した後、ソルダーレジスト前駆体１０３を加熱硬化させるまでの間に、現実には、錫めっき層１０２ｂを洗浄乾燥する工程が存在し、さらに、ソルダーレジスト１０４をスクリーン印刷法で塗布する工程などが存在するため、錫めっき層１０２ｂを形成して、ソルダーレジスト前駆体１０３を加熱硬化させるまでには、一定時間が経過することとなる。
【０００９】
さらに、近年、配線パンターン１０４の微細化（ファインピッチ化）が進み、ソルダーレジスト前駆体１０３を塗布するスクリーン印刷の位置精度を高める必要が生じ、印刷位置の調整に要する時間が長くなる傾向にある。
このように、錫めっき層１０２ｂ形成後に常温のまま維持される時間が長くなると、電子部品搭載用基材１１０の作製工程が完了するまでに、ウイスカが発生してしまうという問題がある。
【００１０】
また、錫めっき層１０２ｂの形成以降の工程は、連続的に処理する必要があるため、錫めっき層１０２ｂの形成工程よりも後の工程で問題が発生しても、錫めっき層１０２ｂの形成工程に含まれる部品までを不良品として扱わなければならず、歩留まりを悪化させている要因となっていた。
本発明は、上記課題に鑑みてなされたものであって、配線パターン上に形成しためっき層におけるウイスカ発生を抑制可能な電子部品搭載用基材及び上記ウイスカの発生を抑制する電子部品搭載用基材の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の電子部品搭載用基材の製造方法は、樹脂フィルム上に並設されたリードの各表面に金属被膜を形成する被膜形成ステップと、前記金属被膜を形成直後から常温で保持した場合と比べて、前記金属被膜における内部応力の増加が少なくなる温度域で前記金属被膜を保持し、前記金属被膜を改質する改質ステップと、前記改質が行われた前記金属被膜の一部を覆うようにソルダーレジストを形成するソルダーレジスト形成ステップとを有することを特徴とする。
【００１２】
また、上記従来の課題を解決するために、本発明の電子部品搭載用基材は、樹脂製のフィルム上に複数のリードが並設され、前記各リードの表面に金属被膜が形成され、前記フィルム上の前記金属被膜の一部を覆う位置に熱硬化性の絶縁部材が形成されており、前記金属被膜は、少なくとも２度の加熱により母材組織が体積変動の少ない組織へと改質された痕跡を有することを特徴とする。
【発明の効果】
【００１３】
リードとその表面に形成される金属被膜は、互いの構成要素たる金属原子同士が熱拡散により結びつき、新たな組織を形成、即ち、改質がおこり、この改質が進行することにより組織が安定化する。
この改質時の温度雰囲気によって、新たに生成される組織の組成が異なり、常温で改質されたものは、結晶サイズの大きな変化を伴い、内部応力が増大する。一方、常温よりも高温の温度域で改質された場合、結晶サイズの大きな変化を伴わないため、内部応力の増大は小さくなる。
【００１４】
リード間短絡の原因となるウイスカは、金属被膜から成長する針状の錫単結晶であり、金属被膜の内部応力を原動力として成長する。
上記電子部品搭載用基材の製造方法により、ソルダーレジスト形成ステップの実施以前に、改質ステップがあり、その改質ステップでは、前記金属被膜を形成直後から常温で保持した場合と比べて、前記金属被膜における内部応力の増加が少なくなる温度域に保持し、前記金属被膜が改質されるので、内部応力の増加が小さいまま組織が安定化する。
【００１５】
このため、ソルダーレジスト形成ステップを開始するまでに、時間がかかっても、内部応力の増加が少ない状態で組織が安定化するためウイスカ発生が抑制される。
また、前記改質ステップは、前記被膜形成ステップの終了後３時間以内に実施されることが望ましい。
これにより、ウイスカ発生開始時間以内に金属被膜の改質を図ることができるため、ウイスカの発生がより生じにくく、例えば、配線ピッチが３０μｍ以下の配線パターンを有した電子部品搭載用基材であっても、ウイスカに起因する短絡の問題が生じ難い。
【００１６】
また、前記被膜形成ステップでは、錫を主たる成分として前記金属被膜を形成することが、半導体素子や外部岐路との接続を良好にする上で望ましい。
このように、はんだ性能が良好な錫を主成分とする被膜を形成すると、ウイスカが生じ易いが、上記発明によれば、ウイスカの発生を抑制することができる。
また、前記リードは、銅を主成分とする材料からなり、前記温度域は、１００℃以上、１３０℃以下の範囲であることが望ましい。
【００１７】
これにより、改質の温度域が１００℃以上、１３０℃以下となり、この条件下では金属被膜がＣｕ６Ｓｎ５プア、Ｃｕ３Ｓｎリッチとなるため、内部応力の増加が少ないまま組織が安定化し、ウイスカの発生を抑制することができる。
また、上記電子部品搭載用基材において、絶縁部材の熱硬化以外の加熱においても母材組織が体積変動の少ない組織へと改質されているので、より金属被膜が内部応力の増加を伴わずに改質され易く、ウイスカ発生が抑制され易い。
【００１８】
また、前記フィルムはポリイミド系樹脂からなり、前記リードは銅材料からなり、前記金属性被膜は錫からなることが、半導体素子や外部岐路との接続を良好にする上で望ましい。
このように、はんだ性能が良好な錫を主成分とする被膜を形成すると、ウイスカが生じ易いが、上記発明によれば、ウイスカの発生を抑制することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る電子部品搭載用基材の実施形態について図面を参照しながら説明する。
（実施の形態）
（構成）
図１（ａ）は、本発明に係る電子部品搭載用基材の一例としてのテープキャリア１００の平面図であり、また、図１（ｂ）は、このテープキャリア１００の断面図である。
【００２０】
テープキャリア１００は、帯状の樹脂フィルム１上にその長手方向に沿って、矩形のデバイスホール１ａが短手方向中央に連続的に配され、これら各デバイスホール１ａの各４辺の近傍に、当該辺に直交してその両端の一方が、デバイスホール１ａから突出する状態で、接着層（不図示）を介して複数のリード部２１が並設されており、各リード部２１上には改質めっき層２２が形成され、さらに、デバイスホール１ａを囲繞するように、改質めっき層２２が形成されたリード部２１（以下、「配線パターン２」という。）の一部領域を絶縁被覆する環状のソルダーレジスト３が形成されている。
【００２１】
なお、図１（ｂ）には、参考までに、テープキャリア１００に接合されるＩＣチップやチップ抵抗などの電子部品５も示されている。
樹脂フィルム１は、耐熱性を有するポリイミド樹脂からなり、上述したデバイスホール１ａ以外に、短手方向両縁部において、テープキャリア１００を長手方向に送出する際に、ギヤを噛み合せるためのスプロケットホール１ｂが複数配されている。
【００２２】
リード部２１は、銅を主成分とする幅が５０μｍ、厚みが２５μｍの帯状の箔体であり、ピッチ８０μｍで規則正しく樹脂フィルム１上に接着層を介して配設されており、このとき、隣接し合うリード部２１の隙間は、３０μｍとなっている。
上記接着層としては、エポキシ系、アクリル系またはフェノール・ブチラール系のものが用いられる。
【００２３】
改質めっき層２２は、Ｃｕ３Ｓｎの合金層である。
より具体的には、リード部２１を錫めっきしたものを加熱して組成をＣｕ３Ｓｎ合金に改質させたものであり、後述するように、この加熱は２度行われている。
上述の２度にわたる熱履歴は、改質めっき層２２の構成要素として含まれているＳｎ、Ｃｕ３Ｓｎ及び常温において生成される後述のＣｕ６Ｓｎ５の結晶成長状況を確認することにより把握することが可能である。
【００２４】
ソルダーレジスト３は、エポキシ樹脂などの熱硬化型の樹脂からなり、デバイスホール１ａを取り囲む四角枠形状に配され、配線パターン２の各両端部を除く中央部分を被覆している。
配線パターン２において、ソルダーレジスト３で被覆されていない露出部では、電子部品５を実装する際、金バンプ等のボンディングを行うことで金錫共晶合金が形成されて良好なボンディングを実施される。
【００２５】
なお、図１（ｂ）に示すように、電子部品５をテープキャリア１００に接合した後、デバイスホール１ａ及びその近傍を一体的にエポキシ系樹脂などで封止して、テープキャリアパッケージを形成することもできる。
（製造方法）
図２（ａ）〜図２（ｅ）及び図３（ａ）〜図３（ｄ）は、テープキャリア１００の製造工程を示す図である。
１）金属箔被着工程
先ず、図２（ａ）に示すように、デバイスホール１ａ及びスプロケットホール１ｂがパンチング加工によって形成されたポリイミド樹脂からなる樹脂フィルム１に、例えば、エポキシ系やアクリル系、フェノール・ブチラール系からなる接着剤層１１を介し、厚みが２５μｍ程度の銅からなる金属箔２１ａを被着する。
【００２６】
なお、樹脂フィルム１は、ポリイミド樹脂の代わりに、ポリエチレンテレフタレートなどのフレキシブルなテープ材料を用いても構わない。
図２（ｂ）は、樹脂フィルム１に金属箔２１ａを被着したものの平面図であり、この平面図におけるＢ−Ｂ’断面を図２（ｃ）に示す。
２）配線パターン形成工程
次に、図２（ｄ）に示すように、金属箔２１ａの上面にフォトレジスト前駆体４０ａを塗布し、乾燥させ、その後、フォトレジスト前駆体４０ａに所定パターンのマスキングを行い、露光および現像を実施して、図２（ｅ）に示すような所定パターン形状のフォトレジスト４０とした後、金属箔２１ａの裏面に裏止め樹脂４１を塗布する。
【００２７】
このとき、フォトレジスト４０から金属箔２１ａが、ストライプ状で、かつ、矩形のデバイスホール１ａの各辺とそれぞれ直交するように露出しており、この状態で金属箔２１ａの露出部をエッチングした後、フォトレジスト４０を除去することにより、図３（ａ）に示すような配線パターン芯体２ａを得る。
３）めっき層・洗浄・乾燥工程
つぎに、図３（b）に示すように、配線パターン芯体２ａの表面に無電解めっき法などにより、錫のめっき層２２ａを形成し、その後速やかに洗浄及び乾燥を行い、配線パターン２を形成する。
【００２８】
より具体的には、めっき層２２ａは、純粋な錫めっき層であって、その膜厚が０．１５μｍ以上、０．８０μｍ以下となっている。
このような膜厚に調整する理由は、配線パターン芯体２ａに施されるめっきが純粋な錫めっき層であるとした場合、０．１５μｍ以下の膜厚では、後の電子部品実装工程におけるインナーリードのボンディングが困難となることが確認されており、また、０．８μｍ以上の膜厚では、上記ボンディング時にめっきダレを生じ、ファインピッチ化が進むインナーリード間の短絡の原因となるからである。
４）めっき層改質工程
次に、図３（c）に示すように、めっき層２２ａの形成完了後３時間以内に、１００℃以上、１３０℃以下の温度雰囲気で、３０分〜９０分の加熱処理を行い、金属箔２１ａに含まれるＳｎ原子及びめっき層２２に含まれるＣｕ原子の拡散作用により、純粋な錫のめっき層２２ａを、Ｃｕ３Ｓｎリッチの合金層へと改質させる。
【００２９】
なお、上記拡散に伴い、配線パターン芯体２ａにおけるめっき層２２ａとの境界部も改質される。
（１００℃以上、１３０℃以下の温度雰囲気で改質する理由）
改質時の温度雰囲気によって、新たに生成される組織の組成が異なり、常温で改質されたものは、主にＣｕ６Ｓｎ５が生成され、結晶サイズの大きな変化を伴い、内部応力の増加が大きく、また、１００℃以上、１３０℃以下の温度雰囲気で改質されたものは、生成時に結晶サイズの大きな変化を伴わないＣｕ３Ｓｎが主に生成され、内部応力の増加が小さい。
【００３０】
インナーリード間の短絡の原因となる針状の錫単結晶、即ち、ウイスカは、内部応力を成長の原動力としており、改質めっき層２２に生じる内部応力が高いほど生じ易くなるため、上述のように、純粋な錫のめっき層２２ａを内部応力の増加が少ないＣｕ３Ｓｎ組成がリッチとなる温度雰囲気でめっき層２２ａを改質することで、ウイスカの発生を抑制することができる。
（めっき層２２ａの形成完了後３時間以内改質を行う理由）
発明者は、鋭意検討の末、銅製の金属箔２１ａ上に無電解めっき法により錫のめっき層２２ａを形成した場合、これ以降の洗浄乾燥工程を経た後の経過時間が、９０分程度の短時間であれば問題にはならないが、３時間程度経過した時点でウイスカの発生が始まり、配線ピッチ間が３０μｍであれば７２時間で短絡に至ることを確認した。
【００３１】
この結果にもとづき、めっき層２２ａの形成完了後３時間以内改質を行えるように、位置決め調整を必要とするソルダーレジスト形成工程以前に、加熱工程を設け、上記改質を実施することとした。
５）ソルダーレジスト形成工程
次に、改質めっき層２２が表面に形成された配線パターン２において、半導体素子または外部回路と接続される領域を除く領域に、図３（ｄ）に示すように、回路保護を目的とした絶縁層として、公知のスクリーン印刷技術を用い、熱硬化型のソルダーレジスト前駆体３ａを塗布し、１００℃以上、１５０℃以下で３０分〜９０分の加熱処理を行い、ソルダーレジスト前駆体３ａを硬化させて、ソルダーレジスト３を形成する。
【００３２】
ソルダーレジスト形成工程において加熱される熱によっても、金属箔２１ａとめっき層２２ａとの拡散が促進され、めっき層２２ａに残存しているＳｎ原子とＣｕ原子が反応して合金が形成されるが、既にＣｕ３Ｓｎが形成されているため、残存する錫原子のみがこの工程でＣｕ３Ｓｎの合金となる。
なお、金属箔２１ａをベースとして配線パターンを作る製法については、エッチング法だけでなくスクリーン印刷法などの他の方法を用いても構わない。
【００３３】
また、めっき層２２ａの形成方法に関しても、無電解めっき法を用いる代わりに、耐食性の向上に有利な溶融めっき法、または、薄膜化に有利な蒸着めっき法等の他の方法を用いても構わない。
また、本実施形態では、樹脂フィルム１材料と金属箔２１ａとの間に接着剤層を介して接合する方法を用いているが、熱溶着などの接着剤層を介さない構成としても構わない。
【００３４】
また、本実施の形態では、樹脂フィルム１は、テープキャリア用のフィルムとしたが、このようなフィルム材に代えて、プリント基板等、もしくは更に厚みを有する部材等を用いても構わない。
また、本実施の形態では、金属箔２１ａは銅からなるとしたが、これに限らず、銅系の素材（Ｃｕ−Ｆｅ−Ｐなど）、Ｆｅ系素材（Ｆｅ−Ｎｉなど）やその他の機械的強度、電気伝導度、熱伝導度等の優れた素材であっても構わない。
【産業上の利用可能性】
【００３５】
本発明に係る電子部品搭載用基材は、テープキャリア、テープキャリアパッケージ、プリント基板およびこれらの製造方法に利用可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明に係る本発明の電子部品搭載用基材の図である。
【図２】本発明に係る電子部品搭載用基材の製造方法を説明する図である。
【図３】本発明に係る電子部品搭載用基材の製造方法を説明する図である。
【図４】従来技術に係る電子部品搭載用基材の製造方法を説明する図である。
【符号の説明】
【００３７】
１    樹脂フィルム
１ａ  デバイスホール
１ｂ  スプロケットホール
２    配線パターン
２ａ  配線パターン芯体
３    ソルダーレジスト
３ａ  ソルダーレジスト前駆体
５    電子部品
１１    接着剤層
２１    リード部
２１ａ  金属箔
２２    改質めっき層
２２ａ  めっき層
４０    フォトレジスト
４０ａ  フォトレジスト前駆体
１００    テープキャリア
１０１    樹脂フィルム
１０２ａ  配線パターン
【図１】
2008218912.tif 000003
【図２】
2008218912.tif 000004
【図３】
2008218912.tif 000005
【図４】
2008218912.tif 000006