(57)【要約】【課題】ダイシングの際に発生するパッド部分の金属のめくれ上がりによるバリを低減することができるとともに、プロセスコントロールモニタを通じてのプローブ検査を問題なく実行することができる半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法を提供する。【解決手段】プロセスコントロールモニタを通じて半導体チップの製造プロセスに対してプローブ検査する際にプロセスコントロールモニタの電極として用いるパッド５を、複数の配線層７により積層構造にして、各配線層７をビア６で接続し、各配線層７の密着強度を増加させた状態で、ビア６部分を残してダイシングする。【選択図】図１
2008034783.tif 000002
【特許請求の範囲】
【請求項１】
基板の一主面に、半導体チップとして切り出される複数の半導体チップ領域と、前記複数の半導体チップ領域をそれぞれ半導体チップに切り出すためのスクライブ領域とを設け、
前記スクライブ領域に、前記半導体チップの製造プロセスに対して特性検査を行うための複数のプロセスコントロールモニタと、前記特性検査を行うために前記プロセスコントロールモニタの電極として用いられるパッドとを形成した半導体ウエハにおいて、
前記パッドは、
配線層と層間絶縁膜とが交互に重なる積層構造とし、
各配線層の間は前記層間絶縁膜を貫通するビアで電気接続した
ことを特徴とする半導体ウエハ。
【請求項２】
請求項１に記載の半導体ウエハであって、
前記パッドは、前記配線層および前記層間絶縁膜を前記基板上方から見て略平面四角形状に形成し、
前記ビアは、少なくとも各層間絶縁膜の角４隅に１個ずつ配置した
ことを特徴とする半導体ウエハ。
【請求項３】
請求項２に記載の半導体ウエハであって、
前記ビアは、各層間絶縁膜において、前記角４隅に配置したビアの幅を１ピッチとして、前記１ピッチだけずらして交互にパッド領域の全面に配置した
ことを特徴とする半導体ウエハ。
【請求項４】
請求項１に記載の半導体ウエハであって、
前記パッドは、前記配線層および前記層間絶縁膜を前記基板上方から見て略平面四角形状に形成し、
前記ビアは、少なくとも各層間絶縁膜の相対する２辺にライン形状で１個ずつ配置した
ことを特徴とする半導体ウエハ。
【請求項５】
請求項１〜請求項４のいずれかに記載の半導体ウエハであって、
前記パッドは、前記積層構造における最上層より下層を少なくとも２分割した
ことを特徴とする半導体ウエハ。
【請求項６】
請求項５に記載の半導体ウエハであって、
前記プロセスコントロールモニタは、前記下層における２分割された間の領域を、配線領域として使用するよう構成した
ことを特徴とする半導体ウエハ。
【請求項７】
請求項１〜請求項６のいずれかに記載の半導体ウエハであって、
前記パッドは、前記積層構造における前記配線層が、下層になるに従い最上層より前記半導体チップ領域側にはみ出すように形成した
ことを特徴とする半導体ウエハ。
【請求項８】
請求項２〜請求項７のいずれかに記載の半導体ウエハに対し、
前記ビアの一部または全部を残して、その間をダイシングし、
前記複数の半導体チップ領域をそれぞれ前記半導体チップとして切り出す
ことを特徴とする半導体チップの製造方法。
【請求項９】
請求項１に記載の半導体ウエハであって、前記パッドとしてプロセスコントロールモニタ用パッドを具備し、その形状は、プロセスコントロールモニタ用パッドをプローブ検査する際のプローブ針の進入方向と平行な方向に短冊状の突き出し部を相対する２辺に有することを特徴とする半導体ウエハ。
【請求項１０】
請求項９に記載の半導体ウエハであって、前記プロセスコントロールモニタ用パッドは、前記短冊状の部分を除いた部分の幅をダイシングのブレード幅よりも狭くしたことを特徴とする半導体ウエハ。
【請求項１１】
請求項９に記載の半導体ウエハであって、前記プロセスコントロールモニタ用パッドは、前記短冊状の部分の間隔を、プローブ検査で使用するプローブ針の径より狭くしたことを特徴とする半導体ウエハ。
【請求項１２】
請求項９〜請求項１１に記載の半導体ウエハに対して、前記短冊状のプロセスコントロールモニタ用パッドを用いて、ダイシングする方向とは垂直にプローブ針を進入させて、前記半導体ウエハのプロセスコントロールモニタをウエハ検査することを特徴とする半導体ウエハプローブ検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハおよび半導体チップの製造方法に関し、特に半導体ウエハ上の半導体チップ領域間に存在するスクライブ領域におけるプロセスコントロールモニタの電極として用いられるパッドの構造、および半導体ウエハに対して半導体テスタ等によって外部からパッドを通じてプローブ検査する半導体ウエハプローブ検査方法に関するものである。
【背景技術】
【０００２】
図７に示すように、例えば円盤状の基板の一主面に、半導体チップとして切り出される複数の半導体チップ領域２と、複数の半導体チップ領域２をそれぞれ半導体チップに切り出すためのスクライブ領域３とを有する従来の半導体ウエハ１は、スクライブ領域３に、半導体チップの製造プロセスの電気的な出来映えを正確に測定するために、プロセスコントロールモニタ４と、半導体チップの製造プロセスに対して例えば半導体テスタによって外部からプローブ検査するために、プロセスコントロールモニタ４の電極として用いられるパッド５とが形成されており、そのような半導体ウエハ１に対して電気特性検査を行う際には、図示しないが半導体テスタ等に電気接続されたプローブ針を用いて、外部から電極パッド５を通じてプローブ検査する半導体ウエハプローブ検査方法が用いられている。
【０００３】
このようなプロセスコントロールモニタ４の電極用パッド５の形状は、例えば基板上方から見て略平面四角形状でその全面が金属で形成された構造や、パッド５の部分が３分割された構造であった（例えば、特許文献１を参照）。また、パッド５の他の形状として、パッドにスリットを形成しているものもある（例えば、特許文献２を参照）。
【特許文献１】特開２００５−１５８８３２号公報
【特許文献２】特開平１−１８６６５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のようにパッド部分を３分割する従来技術では、ダイシングブレードの幅によってその分割幅をかえる必要があり、またパッドにスリットを設ける方法では、スリットの位置を変える必要があった。
【０００５】
また、ダイシング時のダイシングブレードの位置ずれによっても、依然としてパッド部分の金属がめくれ上がるため、そのめくれ上がりによるバリが発生し、半導体チップの実装工程におけるボンディングワイヤー等の配線材料と接触することにより、ボンディングワイヤーのショート不良となるという問題点を有していた。
【０００６】
また、プロセスコントロールモニタを通じて半導体チップの製造プロセスに対してプローブ検査する際に、金属製のパッドのない絶縁膜の部分にプローブ針が当たった場合は、プロセスコントロールモニタを通じてのプローブ検査ができないという問題点も有していた。
【０００７】
本発明は、上記従来の問題点を解決するもので、ダイシングの際に発生するパッド部分の金属のめくれ上がりによるバリを低減することができるとともに、プロセスコントロールモニタを通じてのプローブ検査を問題なく実行することができる半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法を提供する。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明の請求項１に記載の半導体ウエハは、基板の一主面に、半導体チップとして切り出される複数の半導体チップ領域と、前記複数の半導体チップ領域をそれぞれ半導体チップに切り出すためのスクライブ領域とを設け、前記スクライブ領域に、前記半導体チップの製造プロセスに対して特性検査を行うための複数のプロセスコントロールモニタと、前記特性検査を行うために前記プロセスコントロールモニタの電極として用いられるパッドとを形成した半導体ウエハにおいて、前記パッドは、配線層と層間絶縁膜とが交互に重なる積層構造とし、各配線層の間は前記層間絶縁膜を貫通するビアで電気接続したことを特徴とする。
【０００９】
また、本発明の請求項２に記載の半導体ウエハは、請求項１に記載の半導体ウエハであって、前記パッドは、前記配線層および前記層間絶縁膜を前記基板上方から見て略平面四角形状に形成し、前記ビアは、少なくとも各層間絶縁膜の角４隅に１個ずつ配置したことを特徴とする。
【００１０】
また、本発明の請求項３に記載の半導体ウエハは、請求項２に記載の半導体ウエハであって、前記ビアは、各層間絶縁膜において、前記角４隅に配置したビアの幅を１ピッチとして、前記１ピッチだけずらして交互にパッド領域の全面に配置したことを特徴とする。
【００１１】
また、本発明の請求項４に記載の半導体ウエハは、請求項１に記載の半導体ウエハであって、前記パッドは、前記配線層および前記層間絶縁膜を前記基板上方から見て略平面四角形状に形成し、前記ビアは、少なくとも各層間絶縁膜の相対する２辺にライン形状で１個ずつ配置したことを特徴とする。
【００１２】
また、本発明の請求項５に記載の半導体ウエハは、請求項１〜請求項４のいずれかに記載の半導体ウエハであって、前記パッドは、前記積層構造における最上層より下層を少なくとも２分割したことを特徴とする。
【００１３】
また、本発明の請求項６に記載の半導体ウエハは、請求項５に記載の半導体ウエハであって、前記プロセスコントロールモニタは、前記下層における２分割された間の領域を、配線領域として使用するよう構成したことを特徴とする。
【００１４】
また、本発明の請求項７に記載の半導体ウエハは、請求項１〜請求項６のいずれかに記載の半導体ウエハであって、前記パッドは、前記積層構造における前記配線層が、下層になるに従い最上層より前記半導体チップ領域側にはみ出すように形成したことを特徴とする。
【００１５】
また、本発明の請求項８に記載の半導体チップの製造方法は、請求項２〜請求項７のいずれかに記載の半導体ウエハに対し、前記ビアの一部または全部を残して、その間をダイシングし、前記複数の半導体チップ領域をそれぞれ前記半導体チップとして切り出すことを特徴とする。
【００１６】
また、本発明の請求項９に記載の半導体ウエハは、請求項１に記載の半導体ウエハであって、前記パッドとしてプロセスコントロールモニタ用パッドを具備し、その形状は、プロセスコントロールモニタ用パッドをプローブ検査する際のプローブ針の進入方向と平行な方向に短冊状の突き出し部を相対する２辺に有することを特徴とする。
【００１７】
また、本発明の請求項１０に記載の半導体ウエハは、請求項９に記載の半導体ウエハであって、前記プロセスコントロールモニタ用パッドは、前記短冊状の部分を除いた部分の幅をダイシングのブレード幅よりも狭くしたことを特徴とする。
【００１８】
また、本発明の請求項１１に記載の半導体ウエハは、請求項９に記載の半導体ウエハであって、前記プロセスコントロールモニタ用パッドは、前記短冊状の部分の間隔を、プローブ検査で使用するプローブ針の径より狭くしたことを特徴とする。
【００１９】
また、本発明の請求項１２に記載の半導体ウエハプローブ検査方法は、請求項９〜請求項１１に記載の半導体ウエハに対して、前記短冊状のプロセスコントロールモニタ用パッドを用いて、ダイシングする方向とは垂直にプローブ針を進入させて、前記半導体ウエハのプロセスコントロールモニタをウエハ検査することを特徴とする。
【発明の効果】
【００２０】
以上のように本発明によれば、プロセスコントロールモニタを通じて半導体チップの製造プロセスに対してプローブ検査する際にプロセスコントロールモニタの電極として用いるパッドを、複数の配線層により積層構造にして、各配線層をビアで接続し、各配線層の密着強度を増加させた状態で、ビア部分を残してダイシングすることにより、そのダイシングの際に従来発生していたパッド部分の金属のめくれ上がりによるバリを低減することができる。
【００２１】
そのため、半導体チップの実装工程におけるボンディングワイヤー等の配線材料とバリが接触することで発生する断線不良をなくすことができ、信頼性の高い半導体集積回路装置を製造することができる。
【００２２】
また、プロセスコントロールモニタを通じてのプローブ検査を問題なく実行することができるとともに、プロセスコントロールモニタにおける面積の縮小化を可能にする効果もあわせてもつことができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を示す半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法について、図面を参照しながら具体的に説明する。
一般的に半導体ウエハ１は、図７に示すように、各半導体チップ領域２の間にスクライブ領域３を有している。このスクライブ領域３をダイシングによって切断することにより、各半導体チップ領域２が半導体チップとして個別に切り出されて分離され、さらにパッケージングされ半導体集積回路装置が形成される。
【００２４】
このようなスクライブ領域３には、半導体チップの製造プロセスの電気的な出来映えを正確に測定するために、プロセスコントロールモニタ４と、半導体チップの製造プロセスに対して半導体テスタ（図示せず）によって外部からプローブ検査するために、プロセスコントロールモニタ４の電極として用いられるパッド５とが形成されている。
【００２５】
このような半導体ウエハ１に対して電気特性検査を行う際には、図示しないが半導体テスタ等に電気接続されたプローブ針を用いて、外部から電極パッド５を通じてプローブ検査する半導体ウエハプローブ検査方法が用いられている。
【００２６】
なお、以下の各実施の形態では、パッド５は、後述するが、配線層と層間絶縁膜とが交互に重なる積層構造とし、各配線層の間は層間絶縁膜を貫通するビアで電気接続しており、パッドの形状として、配線層および層間絶縁膜を基板上方から見て略平面四角形状に形成した場合を例に挙げて説明する。
（実施の形態１）
本発明の実施の形態１の半導体ウエハおよび半導体チップの製造方法を説明する。
【００２７】
図１は本実施の形態１の半導体ウエハおよび半導体チップの製造方法によるパッドの構造を示すものであり、半導体ウエハ１のスクライブ領域３にあるプロセスコントロールモニタ４の電極用パッド５部分を含む拡大平面図と、そのＡ−Ａ’断面図を示したものである。
【００２８】
この実施の形態では、図１（ａ）に示すように、ビア６は、パッド５を基板上方から見てその角４隅に１箇所ずつ配置している。また、図１（ｂ）のＡ−Ａ’断面図に示すように、パッド５は、複数の配線層（以下の各実施の形態を含めて３層で説明する）７と複数の層間絶縁膜９とからなり、ビア６で接続された配線層７と層間絶縁膜９とを交互に重ねた積層構造としている。なお、ビア６は、パッド５を構成する略平面四角形状の各層間絶縁膜９においてその各４隅に１個ずつ配置している。
【００２９】
このようなパッド５を半導体チップの製造プロセスに対する検査用の電極として、プロセスコントロールモニタ４を通じてプローブ検査をすれば、パッド５の上面領域に層間絶縁膜９の露出している部分がなく、パッド５において最上層の配線層７により上面の一面が金属で形成されているため、何の問題もなくプローブ検査することができる。
【００３０】
さらに、半導体チップの製造プロセスに対する検査用の電極としてパッド５が接続されたプロセスコントロールモニタ４が配置されたスクライブ領域３を、ダイシング幅８でダイシングすれば、切断されたパッド５において角４隅にビア６が残る。このビア６のため、切断されたパッド５において上層の配線層７が下層の配線層７と接続されたまま残り、配線層７と層間絶縁膜９と接する面積が多くなり、密着力が配線層による一層構造のパッドに比べて増加する。このため最上層の配線層７のバリの発生が抑制される。
【００３１】
また、ダイシング幅８の位置がずれても、切断されたパッド５において角４隅にはビア６が必ず残る。さらにダイシング幅８の大きさが変わっても同様に、切断されたパッド５において角４隅のビア６は残り、密着力を保つことができ、バリの発生が抑制される。
【００３２】
図２は本実施の形態１の半導体ウエハおよび半導体チップの製造方法によるパッドの他の構造を示す平面図およびそのＡ−Ａ’断面図である。この実施の形態では、図２（ａ）および図２（ｂ）に示すように、ビア６は、パッド５を構成する略平面四角形状の各層間絶縁膜９においてビア６の幅（１ピッチとする）だけずらして、交互にパッド５領域の全面に配置している。また、このようなパッド構造を有するスクライブ領域３を、ダイシング幅８でダイシングすれば、図２（ｂ）のＡ−Ａ’断面図に示すように、切断されたパッド５において残るビア６の数が増え、さらに密着力が増すため、最上層の配線層のバリの発生がさらに抑制される。
（実施の形態２）
本発明の実施の形態２の半導体ウエハおよび半導体チップの製造方法を説明する。
【００３３】
図３は本実施の形態２の半導体ウエハおよび半導体チップの製造方法によるパッドの構造を示す平面図およびそのＡ−Ａ’断面図である。図４は本実施の形態２の半導体ウエハおよび半導体チップの製造方法によるパッドの他の構造を示す平面図およびそのＡ−Ａ’断面図である。
【００３４】
この実施の形態では、図３に示すように、ビア６は、パッド５を構成する略平面四角形状の各層間絶縁膜９においてダイシング方向に対して垂直なダイシング幅方向の相対する２辺にライン状に配置している。このようなパッド構造を有するスクライブ領域３を、ダイシング幅８でダイシングすれば、切断されたパッド５においてダイシング方向８とは垂直な２辺にライン状のビア６が残るため、図１で説明したものよりさらに密着力が増し、バリの発生がさらに抑制される。
【００３５】
また、図４に示すように、ビア６は、パッド５を構成する略平面四角形状の各層間絶縁膜９においてダイシング方向に対して平行な方向の相対する２辺にライン状に配置しても良い。このようなパッド構造を有するスクライブ領域３を、ダイシング幅８でダイシングすれば、切断されたパッド５においてダイシング方向８とは平行な２辺にライン状のビア６がそのまま残るため、図３の場合にくらべてさらに密着力が増し、バリの発生がさらに抑制される。図示はしていないが、両辺のビア６の間にさらに、ライン状のビア６を配置しても良い。
（実施の形態３）
本発明の実施の形態３の半導体ウエハおよび半導体チップの製造方法を説明する。
【００３６】
図５は本実施の形態３の半導体ウエハおよび半導体チップの製造方法によるパッドの構造を示す平面図およびそのＢ−Ｂ’断面図である。この実施の形態では、図５に示すように、積層構造のパッド５において最上層の配線層７のみ一面に形成し、それより下層は、配線層７および層間絶縁膜９の全てを２分割にしている。
【００３７】
このようなパッド構造を有するスクライブ領域３を、ダイシング幅８でダイシングすれば、実施の形態１および２で説明したバリの抑制効果を損なうことなく、別の効果が期待できる。すなわち、図５に示すように、配線層７の間に、配線１０を通すことができ、従来パッド５の領域を迂回して配線していたものに比べて、プロセスコントロールモニタ４の面積を縮小化することができる。さらには、スクライブされる部分の配線層７の面積が少なくなるため、ダイシングの負荷を減らす効果も期待できる。
（実施の形態４）
本発明の実施の形態４の半導体ウエハおよび半導体チップの製造方法を説明する。
【００３８】
図６は本実施の形態４の半導体ウエハおよび半導体チップの製造方法によるパッドの構造を示す平面図およびそのＢ−Ｂ’断面図である。この実施の形態では、図６に示すように、パッド５を構成する積層構造の各配線層７において、そのダイシング方向とは垂直方向の幅を、下層になるに従って半導体チップ領域２側に広げている。
【００３９】
このように構成することにより、下層になるに従い層間絶縁膜９と接する面積が多くなり、実施の形態３の場合よりさらに密着力を高めることができ、バリの発生をさらに抑制することができる。
（実施の形態５）
本発明の実施の形態５の半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法を説明する。
【００４０】
図８、図９、図１０は本実施の形態５の半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法を示す図である。図８は本実施の形態５の半導体ウエハおよび半導体チップの製造方法によるパッドの他の構造を示す平面図およびそのＡ−Ａ’断面図である。図９は本実施の形態５の半導体ウエハおよび半導体チップの製造方法における半導体ウエハプローブ検査方法によるパッドとプローブ針の位置関係を示す平面図およびそのＡ−Ａ’断面図である。図１０は本実施の形態５の半導体ウエハおよび半導体チップの製造方法によるダイシング後の形状を示す平面図である。
【００４１】
この実施の形態のパッド５は、図８（ａ）に示すように、ダイシング方向に対して平行な方向に対し垂直な方向の相対する各２辺、言い換えると図８（ｂ）に示すプローブ検査する際のプローブ針の進入方向に平行な方向の相対する各２辺に、短冊状の突き出し部Ｔ１を有している。また、図８（ｂ）のＡ−Ａ’断面図に示すように、パッド５は、複数の配線層７とビア６が形成された複数の層間絶縁膜９とからなり、ビア６で電気的に接続された配線層７と層間絶縁膜９とを交互に重ねた積層構造としている。
【００４２】
なお、ビア６は、パッド５を構成する層間絶縁膜９のそれぞれにおいて短冊状の各突き出し部Ｔ１に１個ずつ配置している。一方、この実施の形態では、図９に示すプローブ針１２として、その先端径ｒが略２０μｍのものを使用しており、この場合、パッド５の短冊状の突き出し部Ｔ１の幅Ｈ１は略１０μｍで、間隔Ｋ１は略１０μｍとした。
【００４３】
このようなパッド形状を有するプロセスコントロールモニタをプローブ検査する際のパッド５とプローブ針１２の位置関係を示すと、図９のようになる。プローブ検査時に図９の破線で示す位置にプローブ針１２がずれても、図９からわかるように、プローブ針１２とパッド５の電気的な接続性は確保することができる。
【００４４】
さらに、このような積層構造のプロセスコントロールモニタ用のパッド５を有するスクライブ領域３をダイシングすれば、配線層７はビア６で接続されているため、１層構造のパッドに較べて密着力が高く、バリの発生を抑制することができ、バリが発生しても短冊状になっているため、バリの高さを低くすることができる。図１０にダイシング後の半導体ウエハ形状の平面図を示す。
【００４５】
本実施の形態では、ビア６を各短冊状の部分に対し１個形成しているが、複数個形成してもよい。また、本実施の形態では、短冊状の幅Ｈ１および間隔Ｋ１を１０μｍとしたが、使用するプローブ針１２の先端径ｒに対応して決定すればよい。
【００４６】
なお、本発明を実施するための最良の形態として、上記の各実施の形態では各図に示すように配線層数が３層の場合を例に挙げて説明したが、本発明は、配線層数を３層に限定するものではなく、他の配線層数の場合でも同様に実施すればよく、そのように実施した場合でも発明の効果は何らかわらない。
【産業上の利用可能性】
【００４７】
本発明の半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法は、ダイシングの際に、スクライブ領域に形成されるプロセスコントロールモニタの電極用パッドで発生するバリを低減することができるもので、半導体チップの製造技術に適用することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態１の半導体ウエハおよび半導体チップの製造方法によるパッドの構造を示す平面図および断面図
【図２】同実施の形態１の半導体ウエハおよび半導体チップの製造方法によるパッドの他の構造を示す平面図および断面図
【図３】本発明の実施の形態２の半導体ウエハおよび半導体チップの製造方法によるパッドの構造を示す平面図および断面図
【図４】同実施の形態２の半導体ウエハおよび半導体チップの製造方法によるパッドの他の構造を示す平面図および断面図
【図５】本発明の実施の形態３の半導体ウエハおよび半導体チップの製造方法によるパッドの構造を示す平面図および断面図
【図６】本発明の実施の形態４の半導体ウエハおよび半導体チップの製造方法によるパッドの構造を示す平面図および断面図
【図７】従来の半導体ウエハおよび半導体チップの製造方法によるパッドの構造を示す平面図
【図８】本発明の実施の形態５の半導体ウエハおよび半導体チップの製造方法によるパッドの他の構造を示す平面図および断面図
【図９】同実施の形態５の半導体ウエハおよび半導体チップの製造方法における半導体ウエハプローブ検査方法によるパッドとプローブ針の位置関係を示す平面図および断面図
【図１０】同実施の形態５の半導体ウエハおよび半導体チップの製造方法によるダイシング後の形状を示す平面図
【符号の説明】
【００４９】
１    半導体ウエハ
２    半導体チップ領域
３    スクライブ領域
４    プロセスコントロールモニタ
５    （電極用）パッド
６    ビア
７    配線層
８    ダイシング幅
９    層間絶縁膜
１０    配線
１１    半導体基板
１２    プローブ針
Ｔ１    突き出し部
Ｈ１    突き出し部の幅
Ｋ１    突き出し部の間隔
【図１】
2008034783.tif 000003
【図２】
2008034783.tif 000004
【図３】
2008034783.tif 000005
【図４】
2008034783.tif 000006
【図５】
2008034783.tif 000007
【図６】
2008034783.tif 000008
【図７】
2008034783.tif 000009
【図８】
2008034783.tif 000010
【図９】
2008034783.tif 000011
【図１０】
2008034783.tif 000012