(57)【要約】 【課題】  振動子の破壊を防止すると共に、回路規模を増大させることなく発振起動時間を短縮できる駆動装置、これを用いた物理量測定装置及び電子機器を提供する。【解決手段】  発振駆動回路１０は、発振ループ内の発振振幅を制御して振動子１２に駆動振動を励振するゲインコントロールアンプ２０と、発振ループ内の信号に基づいて同期検波用の参照信号を生成するコンパレータ５０とを含む。発振駆動回路１０は、コンパレータ５０の出力を用いて、振動子１２とコンパレータ５０とにより形成される発振ループ内のゲインを１より大きくした状態で励振後に、振動子１２とゲインコントロールアンプ２０とにより形成される発振ループ内の発振振幅を制御して振動子１２に駆動振動を励振する。コンパレータ５０は、出力電流制限機能を有する。【選択図】  図１
2008122366.tif 000002
【特許請求の範囲】
【請求項１】
振動子から出力される検出信号を同期検波して得られる出力信号を用いて物理量を測定するのに際して、前記振動子に接続されて発振ループを形成し、前記振動子に駆動振動を励振するための駆動装置であって、
前記発振ループ内の発振振幅を制御して前記振動子に前記駆動振動を励振するゲインコントロールアンプと、
前記発振ループ内の信号に基づいて前記同期検波用の参照信号を生成するコンパレータとを含み、
前記コンパレータの出力を用いて、前記振動子と前記コンパレータとにより形成される発振ループ内のゲインを１より大きくした状態で励振後に、前記振動子と前記ゲインコントロールアンプとにより形成される発振ループ内の発振振幅を制御して前記振動子に駆動振動を励振すると共に、
前記コンパレータが、出力電流制限機能を有することを特徴とする駆動装置。
【請求項２】
請求項１において、
通常動作を行うための第１の動作モードに設定された状態では、前記コンパレータの出力を用いて、前記振動子と前記コンパレータとにより形成される発振ループ内のゲインを１より大きくした状態で励振後に、前記振動子と前記ゲインコントロールアンプとにより形成される発振ループ内の発振振幅を制御して前記振動子に駆動振動を励振し、
スリープ動作を行うための第２の動作モードに設定された状態では、前記振動子と前記コンパレータとにより形成される発振ループ内で前記振動子に駆動振動を励振することを特徴とする駆動装置。
【請求項３】
請求項２において、
前記発振ループ内の発振信号に基づいて前記ゲインコントロールアンプのゲインを制御するゲイン制御回路を含み、
前記第２の動作モードに設定された状態では、前記コンパレータの動作をディセーブル状態に設定することなく、前記ゲインコントロールアンプ及び前記ゲイン制御回路の動作をディセーブル状態に設定することを特徴とする駆動装置。
【請求項４】
請求項２又は請求項３において、
前記第２の動作モードから前記第１の動作モードに切り替わる際に、前記振動子を破壊しないような出力レベルとなるように前記ゲインコントロールアンプの出力が制御されることを特徴とする駆動装置。
【請求項５】
請求項１乃至請求項４のいずれかにおいて、
前記振動子からの信号を検出する発振検出器を含み、
前記発振検出器の検出結果に基づいて、前記振動子と前記コンパレータとにより形成される発振ループから、前記振動子と前記ゲインコントロールアンプとにより形成される発振ループに切り替えることを特徴とする駆動装置。
【請求項６】
請求項５において、
前記発振検出器が、
前記振動子に流れる電流を変換した直流電圧が所与の閾値電圧に達したことを条件に、前記振動子と前記コンパレータとにより形成される発振ループから、前記振動子と前記ゲインコントロールアンプとにより形成される発振ループに切り替えることを特徴とする駆動装置。
【請求項７】
請求項１乃至請求項６のいずれかにおいて、
前記振動子と前記コンパレータとにより発振ループが形成されているときには、前記コンパレータの出力を用いて前記振動子に駆動振動を励振させ、
前記振動子と前記ゲインコントロールアンプとにより発振ループが形成されているときには、前記コンパレータの出力を、前記出力信号を生成するための同期検波用のクロックとして用いることを特徴とする駆動装置。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記ゲインコントロールアンプの出力の基準電位を基準とした極性と前記コンパレータの出力の前記基準電位を基準とした極性とが同一であることを特徴とする駆動装置。
【請求項９】
請求項１乃至請求項８のいずれかにおいて、
前記コンパレータが、高電位側電源及び低電位側電源に接続される場合に、
前記出力電流制限機能が、
前記高電位側電源及び前記低電位側電源の少なくとも１つへの電流経路の電流を制限する機能であることを特徴とする駆動装置。
【請求項１０】
振動子に励振される駆動振動及び測定すべき物理量に基づいて前記振動子から出力される検出信号に対応した物理量を測定するための物理量測定装置であって、
振動子と、
前記振動子に駆動振動を励振する請求項１乃至請求項９のいずれか記載の駆動装置と、
前記検出信号に基づいて前記物理量に対応した出力信号を検出する検出装置とを含み、
前記検出装置が、
前記コンパレータの出力に基づいて前記検出信号を同期検波する同期検波器を含むことを特徴とする物理量測定装置。
【請求項１１】
請求項１０において、
前記検出装置が、
前記コンパレータの出力と前記検出信号との位相を調整するための移相器を含むことを特徴とする物理量測定装置。
【請求項１２】
請求項１０又は１１記載の物理量測定装置を含むことを特徴とする電子機器。
【請求項１３】
請求項９において、
前記出力電流制限機能をもつ前記コンパレータは、
前記高電位電源側の第１の出力トランジスタと、前記低電位電源側の第２の出力トランジスタと、を有する出力段回路と、
前記発振ループ内の信号と所定の基準電圧とを比較し、その比較結果を示す出力によって前記第２の出力トランジスタを駆動する比較回路と、
前記第１の出力トランジスタを構成要素として含むカレントミラー回路と、
前記カレントミラー回路の入力電流を生成する電流源回路と、
を有し、
前記第１の出力トランジスタは、前記カレントミラー回路の出力側トランジスタとして動作し、これによって、前記第１の出力トランジスタを流れる電流の電流量は、前記電流源回路により生成される電流によって制御されることを特徴とする駆動装置。
【請求項１４】
請求項９において、
前記出力電流制限機能をもつ前記コンパレータは、
前記高電位電源側の第１の出力トランジスタと、前記低電位電源側の第２の出力トランジスタと、を有する出力段回路と、
前記発振ループ内の信号と所定の基準電圧とを比較し、その比較結果を示す出力によって前記第１の出力トランジスタを駆動する比較回路と、
前記第２の出力トランジスタを構成要素として含むカレントミラー回路と、
前記カレントミラー回路の入力電流を生成するための電流源回路と、
を有し、
前記第２の出力トランジスタは、前記カレントミラー回路の出力側トランジスタとして動作し、これによって、前記第２の出力トランジスタを流れる電流の電流量は、前記電流源回路により生成される電流によって制御されることを特徴とする駆動装置。
【請求項１５】
請求項１〜請求項９のいずれか、または請求項１３、または請求項１４記載の駆動装置であって、
前記振動子は容量結合型の振動子であり、
前記ゲインコントロールアンプは、矩形波の駆動信号を前記振動子に与えることによって前記駆動振動を励振することを特徴とする駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振動子に駆動振動を励振する駆動装置、これを用いた物理量測定装置、例えば振動型ジャイロスコープ、及び電子機器に関する。
【背景技術】
【０００２】
いわゆるジャイロスコープには、物体に働く力の検出方法によって回転型や振動型等がある。中でも、振動型ジャイロスコープは、構成部品等の観点から小型化や低コスト化に有利とされている。このような振動型ジャイロスコープのうち、物体に働く角速度を検出する振動型ジャイロセンサには、信頼性や小型化に有利な水晶や圧電素子を励振する圧電振動型ジャイロセンサがある。圧電振動型ジャイロセンサは、振動している物体に角速度が加わると、その振動と直角方向にコリオリ力が生じることを利用している。
【０００３】
例えば、角速度を検出する振動型ジャイロセンサでは、物理量トランスデューサ（振動子）に一定方向の駆動振動が励振される。この振動子に角速度が加わると、駆動振動と垂直な方向にコリオリ力が生じ、これによって検出振動が生じる。検出振動は駆動振動に直交する方向に生じるため、検出信号（検出振動による信号成分）は駆動信号（駆動振動による信号成分）と位相が９０度ずれている。このことを利用して、例えば同期検波によって検出信号を、駆動信号とは区別して検出することができる。
【０００４】
振動子として水晶振動子を用いると、振動型ジャイロセンサの小型化ならびに信頼性の向上を図ることができる。
【０００５】
振動型ジャイロセンサが適用される用途は広く、例えばビデオカメラやデジタルカメラの手振れ検出や、カーナビゲーションシステムのＧＰＳ（Global Positioning System）
の位置検出、航空機やロボットの姿勢検出等に用いられる。
【０００６】
こうした用途において、振動型ジャイロセンサは、電池によって駆動される。従って、振動型ジャイロセンサの消費電力をできるだけ減らし、電池の寿命を長くする必要がある。この場合、角速度の検出等を行わない期間は振動型ジャイロセンサへの電源供給を停止させ、振動型ジャイロセンサを使用する期間のみ電池から電源供給を行わせることが好ましい。そのため、振動型ジャイロセンサを起動してから短時間で正常な動作を行わせる必要が生じる。
【０００７】
すなわち、振動型ジャイロセンサでは、電源投入時（発振起動時）において、そのジャイロセンサを物理量検出が可能な動作状態（発振定常状態）にすばやく移行させることが重要である。例えば、水晶振動子のような一般的に振動子のQが高く電源を投入してから安定して発振起動するまでの時間が長くかかるような振動子の場合、定常発振状態への高速な移行を実現することに関して相当の困難が伴う。
【０００８】
また、低消費電力化を目的として、角速度等の物理量の検出が必要な時以外は不要な回路の動作を停止させることが好ましい。ただし、低消費電力モード（スリープモード）を設ける場合には、低消費電力モード（スリープモード）から通常動作モードに高速に復帰可能とするための回路上の工夫が必要である。
【０００９】
このような振動型ジャイロセンサの起動時間の短縮化を図る技術は、例えば特許文献１及び特許文献２に開示されている。特許文献１には、発振ループ内にＣＲ発振回路又はリングオシレータを付加した構成により、起動直後であっても、増幅器により発振振幅を増大させるようにした技術が開示されている。また特許文献２には、水晶振動子と直列に抵抗を付加した構成により、振動子からの信号が安定化するまでの時間を短くした技術が開示されている。
【特許文献１】特開２００４−２８６５０３号公報
【特許文献２】特開２００３−２４０５５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、振動型ジャイロセンサの駆動装置には、振動子に働く角速度を安定して検出するために、振動子を共振周波数で一定に振動（発振）させる必要がある。また、短時間で振動子が発振し正常な動作を開始させる必要がある。更には、低コストで、電池の寿命を長くするために、小型で低消費電力な回路で構成させることが好ましい。
【００１１】
一方、例えば振動子をＱ値の高い水晶によって形成し、該振動子をパッケージ内に真空封止すると、振動子の駆動Ｑ値が非常に高くなる。そのため、振動子に駆動振動を励振する際に、振動子からの信号が安定するまでの時間（起動時間）が長くなる。
【００１２】
また、駆動装置の低消費電力化を目的として必要時以外は不要な回路の動作を停止させる一方、必要時には通常動作に高速に復帰させるため、駆動装置の動作モードに、いわゆるスリープモードが設けられることがある。特に水晶振動子を発振させる場合、Ｑ値が高く、発振の起動時間が長くなる。従って、通常動作への復帰時間を短縮させるためには、少なくとも水晶振動子の発振を継続させる必要がある。
【００１３】
ここで、機械振動をしている振動子を動作させるためのエネルギーである過剰な電流を制御することにより振動子の機械的な破壊を防止する必要があるにもかかわらず、スリープモードにおいて、低消費電力化のために、不要な回路の動作を停止させようとする場合、発振ループ内の発振振幅の制御が行われない状態となる。この場合、振動子に流れる電流が過剰となり、振動子が破壊される場合がある。このことは、ジャイロセンサの信頼性を低下させる原因となる。そのため、発振ループ内の信号を監視する回路を設け、スリープモードにおいても、前記発振ループ内を監視する回路を動作させておく必要があった。
【００１４】
更に、特許文献１の技術では、水晶振動子の駆動周波数に近い周波数で発振させようとすると、ＣＲ発振回路のコンデンサや抵抗器の素子面積が大きくなる。そのため、振動型ジャイロスコープ（振動型ジャイロセンサ）の大型化及びコスト高を招く。また、特許文献１の技術では、起動時には一旦別の周波数で起動させているため、Ｑ値の高い水晶振動子の駆動周波数に引き込みにくい。そのため、製造ばらつき等の影響を受けると、より一層安定発振までの時間が長くなる。従って、特許文献１の技術では、たとえスリープモードが設けられたとしても、起動時間が長くなると共に、消費電力が大きくなる。
【００１５】
また特許文献２の技術では、抵抗器を挿入する必要がある。一般に、集積回路装置内に抵抗器を作り込む場合、抵抗器の製造ばらつきが大きく、所望のエネルギーを振動子に与えることが困難になる。更に特許文献２の技術では、抵抗器により、振動子に与えられるエネルギーが分割されるため、ゲインがロスする。従って、特許文献２の技術では、たとえスリープモードが設けられたとしても、ゲインのロスに起因して起動時間が長期化すると共に、消費電力の増大を招く。そして、スリープモードに設定されたとしても、振動子の破壊を防止するために発振信号のレベルを調整しようとすると、その調整に伴う消費電力の増大を招く。
【００１６】
本発明の少なくとも一つの実施態様によれば、回路規模を増大させることなく発振起動時間を短縮し、かつ、回路の複雑化や消費電力の増大を伴うことなく、発振起動時またはスリープモード時における振動子の破壊を有効に防止することができる。
【課題を解決するための手段】
【００１７】
（１）本発明の駆動装置の一態様は、振動子から出力される検出信号を同期検波して得られる出力信号を用いて物理量を測定するのに際して、前記振動子に接続されて発振ループを形成し、前記振動子に駆動振動を励振するための駆動装置であって、前記発振ループ内の発振振幅を制御して前記振動子に前記駆動振動を励振するゲインコントロールアンプと、前記発振ループ内の信号に基づいて前記同期検波用の参照信号を生成するコンパレータとを含み、前記コンパレータの出力を用いて、前記振動子と前記コンパレータとにより形成される発振ループ内のゲインを１より大きくした状態で励振後に、前記振動子と前記ゲインコントロールアンプとにより形成される発振ループ内の発振振幅を制御して前記振動子に駆動振動を励振すると共に、前記コンパレータが、出力電流制限機能を有する。
【００１８】
本発明においては、振動子に励振される駆動振動及び測定すべき物理量に基づいて前記振動子から出力される検出信号を同期検波した出力信号を用いて物理量を測定するのに際して、駆動装置が、振動子と発振ループを形成し、振動子に駆動振動を励振するために用いられる。そして、発振起動時には、同期検波用の参照信号を生成するコンパレータを用いて発振ループ内の信号を増幅し、発振定常状態になると発振ループを切り替えるようにしている。そして、その後は、ゲインコントロールアンプにより発振ループ内の発振振幅が制御される。
【００１９】
発振起動時において、コンパレータを利用して発振ループの利得を１より大きくすることによって、発振定常状態をより早く実現することができる。
【００２０】
また、コンパレータの出力電圧は、一般には、電源電圧（ほぼ電源電圧とみなせる電圧を含む）間でフルスイングするのが通常である。よって、このコンパレータ出力を、振動子の駆動に利用することによって、余分な回路を付加することなく、効率的に、発振ループのゲインを１より大きくすることができる。このコンパレータは、同期検波用の参照クロック生成回路を兼ねている。これにより、発振起動の高速化が可能となり、また、物理量測定のための同期検波処理も可能である。
【００２１】
また、コンパレータ自体が出力電流制限機能を有する。振動子が共振状態になっている時には、振動子には共振周波数の電流のみが流れる。よって、振動子に流れる電流は、出力電流制限機能をもつコンパレータから供給される電流に等しくなる。したがって、他の回路による発振振幅の制御を行うことなく、振動子に流れる電流の電流量を制限することができる。すなわち、コンパレータの電圧出力は電源電圧間でフルスイングするが、振動子に供給される電流の電流量は自動的に制限され、よって、発振起動過程において、過剰な電流供給による振動子の破壊が生じない。したがって、駆動装置や物理量測定装置の信頼性が向上する。また、発振起動過程において、発振振幅を制御する必要がなく、駆動装置の制御及び構成の簡素化を図ることができる。
【００２２】
（２）また本発明の駆動装置の他の態様では、通常動作を行うための第１の動作モードに設定された状態では、前記コンパレータの出力を用いて、前記振動子と前記コンパレータとにより形成される発振ループ内のゲインを１より大きくした状態で励振後に、前記振動子と前記ゲインコントロールアンプとにより形成される発振ループ内の発振振幅を制御して前記振動子に駆動振動を励振し、スリープ動作を行うための第２の動作モードに設定された状態では、前記振動子と前記コンパレータとにより形成される発振ループ内で前記振動子に駆動振動を励振することができる。
【００２３】
本態様によれば、第１及び第２の動作モードが設けられる。第１の動作モードは通常動作モードである。第２の動作モードはスリープモードである。スリープモードとは、回路の一部をオフさせて消費電力を削減する動作モード（すなわち低消費電力モード）である。第１の動作モードに設定された状態では、上述のように、発振起動過程ではコンパレータを用いて発振ループを駆動し、その後、ゲインコントロールアンプによる駆動に切り替えて発振定常状態に移行する。
【００２４】
また、第２の動作モード（スリープモード）に設定された状態では、コンパレータを用いて発振ループを駆動する。これによって、スリープ状態においても、発振ループ内の利得が１より大きい状態が維持される。よって、スリープモード（第２の動作モード）が通常動作モード（第１の動作モード）に切り替えられると、速やかに定常発振状態に移行することができ、切り替えに伴う遅延を最小化することができる。また、コンパレータの出力電流が制限されて過剰電流が流れる心配がないことから、第２の動作モードとなると、発振振幅の制御を行う回路部分を動作させる必要がなくなり、その回路部分をオフさせることができる。従って、第２の動作モードにおける低消費電力化と、第２の動作モードが解除されたときの発振起動の高速化（発振定常状態への高速な移行）とを両立させることができる。
【００２５】
（３）本発明の駆動装置の他の態様では、前記発振ループ内の発振信号に基づいて前記ゲインコントロールアンプのゲインを制御するゲイン制御回路を含み、前記第２の動作モードに設定された状態では、前記コンパレータの動作をディセーブル状態に設定することなく、前記ゲインコントロールアンプ及び前記ゲイン制御回路の動作をディセーブル状態に設定することができる。
【００２６】
本態様によれば、第１の動作モード（通常動作モード）に設定されている状態では、発振起動時には、同期検波用の参照信号を生成するコンパレータを用いて発振ループ内の信号を増幅し、発振定常状態になると発振ループを切り替える。そして、その後は、ゲインコントロールアンプにより発振ループ内の発振振幅が制御される。これにより、同期検波処理と発振起動の高速化とを実現させることができる。更に、第２の動作モード（スリープモード）に設定されている状態では、振動子とコンパレータとにより形成される発振ループ内で発振状態が維持されると共に、ゲインコントロールアンプ及びゲイン制御回路の動作が停止される。これにより、第２の動作モードにおける低消費電力化と、第２の動作モードが解除されたときの発振起動の高速化とを両立させることができる。
【００２７】
（４）本発明の駆動装置の他の態様では、前記第２の動作モードから前記第１の動作モードに切り替わる際に、前記振動子を破壊しないような出力レベルとなるように前記ゲインコントロールアンプの出力が制御されてもよい。
【００２８】
本発明においては、第２の動作モードにおいてゲインコントロールアンプの出力（ゲイン）を制御する回路の動作が停止された場合であっても、第１の動作モードに切り替わり際に、ゲインコントロールアンプの出力レベルが振動子を破壊しないような出力レベルとなるように確実に制御される。このため、振動子を折るという事態を確実に回避できるようになる。
【００２９】
（５）本発明の駆動装置の他の態様では、前記振動子からの信号を検出する発振検出器を含み、前記発振検出器の検出結果に基づいて、前記振動子と前記コンパレータとにより形成される発振ループから、前記振動子と前記ゲインコントロールアンプとにより形成される発振ループに切り替えることができる。
【００３０】
本態様によれば、発振検出器の発振検出結果に基づいて、発振ループの切り替えを行うことができる。一般的に発振ループの発振制御を行うために用いられる振動子からの信号検出結果を流用してスイッチ素子の切り替え制御を行うことができるので、回路規模を増大させることなく、同期検波処理と発振起動の高速化とを実現させることができる。
【００３１】
（６）本発明の駆動装置の他の態様では、前記発振検出器が、前記振動子に流れる電流を変換した直流電圧が所与の閾値電圧に達したことを条件に、前記振動子と前記コンパレータとにより形成される発振ループから、前記振動子と前記ゲインコントロールアンプとにより形成される発振ループに切り替えることができる。
【００３２】
本態様では、振動子に流れる電流を電圧に変換し、その電圧を閾値と比較することによって、いずれの発振ループを使用するかを決定することができる。
【００３３】
（７）本発明の駆動装置の他の態様では、前記振動子と前記コンパレータとにより発振ループが形成されているときには、前記コンパレータの出力を用いて前記振動子に駆動振動を励振させ、前記振動子と前記ゲインコントロールアンプとにより発振ループが形成されているときには、前記コンパレータの出力を、前記出力信号を生成するための同期検波用のクロックとして用いることができる。
【００３４】
本態様では、コンパレータは、同期検波用の参照信号の生成回路を兼ねる。すなわち、同期検波用の参照信号生成回路であるコンパレータに出力電流制限機能を付与し、そのコンパレータを、発振ループ駆動のためにも活用するものである。したがって、回路規模を増大させることなく、発振起動の高速化が実現され、同期検波処理も実現される。
【００３５】
（８）本発明の駆動装置の他の態様では、前記ゲインコントロールアンプの出力の基準電位を基準とした極性と前記コンパレータの出力の基準電位を基準とした極性とが同一であってもよい。
【００３６】
本態様によれば、極性を反転させる回路を付加する必要が無くなり、回路規模の増大を抑えることができる。
【００３７】
（９）本発明の駆動装置の駆動装置の他の態様では、前記コンパレータが、高電位側電源及び低電位側電源に接続される場合に、前記出力電流制限機能が、前記高電位側電源及び前記低電位側電源の少なくとも１つへの電流経路の電流を制限する機能であってもよい。
【００３８】
本態様によれば、コンパレータの出力電流制限機能を容易に実現できる。
【００３９】
（１０）本発明の物理量測定装置の一態様は、振動子に励振される駆動振動及び測定すべき物理量に基づいて前記振動子から出力される検出信号に対応した物理量を測定するための物理量測定装置であって、振動子と、前記振動子に駆動振動を励振する上記のいずれか記載の駆動装置と、前記検出信号に基づいて前記物理量に対応した出力信号を検出する検出装置とを含み、前記検出装置が、前記コンパレータの出力に基づいて前記検出信号を同期検波する同期検波器を含む物理量測定装置に関係する。
【００４０】
上述のように、本発明の駆動装置によれば、回路規模を増大させることなく発振起動時間を短縮し、かつ、回路の複雑化や消費電力の増大を伴うことなく、発振起動時またはスリープモード時における振動子の破壊を有効に防止することができる。よって、本発明の駆動装置を利用する物理量測定装置も、小型、高機能、低消費電力、高信頼性という利益を享受することができる。
【００４１】
（１１）本発明の物理量測定装置の他の態様では、前記検出装置が、前記コンパレータの出力と前記検出信号との位相を調整するための移相器を含むことができる。
【００４２】
本発明によれば、微少な検出信号の検出処理中の位相変化に応じて位相調整を行うことができるので、その結果として、高精度な位相調整と回路規模増大の防止とを両立させることができる。
【００４３】
（１２）本発明の電子機器は、上述の物理量測定装置を含む電子機器に関係する。
【００４４】
これによって、物理量の測定結果を用いて所与の処理を行う電子機器の小型化及び低消費電力化に寄与できる。また、上述の駆動装置は、振動子の破壊を防止することができ、高い信頼性を有し、いわゆるスリープモードから復帰する場合も発振を起動させる場合も、回路規模を増大させることなく発振起動時間を短縮できる。よって、本発明の駆動装置を利用した電子機器も、小型、高機能、低消費電力、高信頼性という利益を享受することができる。
【００４５】
（１３）本発明の駆動装置の他の態様では、前記出力電流制限機能をもつ前記コンパレータは、前記高電位電源側の第１の出力トランジスタと、前記低電位電源側の第２の出力トランジスタと、を有する出力段回路と、前記発振ループ内の信号と所定の基準電圧とを比較し、その比較結果を示す出力によって前記第２の出力トランジスタを駆動する比較回路と、前記第１の出力トランジスタを構成要素として含むカレントミラー回路と、前記カレントミラーの入力電流を生成する電流源回路と、を有し、前記第１の出力トランジスタは、前記カレントミラー回路の出力側トランジスタとして動作し、これによって、前記第１の出力トランジスタを流れる電流の電流量は、前記電流源回路により生成される電流によって制御される。
【００４６】
カレントミラーを用いることによって、高電位電源側の第１の出力トランジスタを流れる電流の電流量を制御することができる。よって、簡単な構成の回路によって、コンパレータの出力電流を制限することができる。
【００４７】
（１４）本発明の駆動装置の他の態様では、前記出力電流制限機能をもつ前記コンパレータは、前記高電位電源側の第１の出力トランジスタと、前記低電位電源側の第２の出力トランジスタと、を有する出力段回路と、前記発振ループ内の信号と所定の基準電圧とを比較し、その比較結果を示す出力によって前記第１の出力トランジスタを駆動する比較回路と、前記第２の出力トランジスタを構成要素として含むカレントミラー回路と、前記カレントミラーの入力電流を生成するための電流源回路と、を有し、前記第２の出力トランジスタは、前記カレントミラー回路の出力側トランジスタとして動作し、これによって、前記第２の出力トランジスタを流れる電流の電流量は、前記電流源回路により生成される電流によって制御される。
【００４８】
カレントミラーを用いることによって、低電位電源側の第２の出力トランジスタを流れる電流の電流量を制御することができる。よって、簡単な構成の回路によって、コンパレータの出力電流を制限することができる。
【００４９】
（１５）本発明の駆動装置の他の態様では、前記振動子は容量結合型の振動子であり、前記ゲインコントロールアンプは、矩形波の駆動信号を前記振動子に与えることによって前記駆動振動を励振する。
【００５０】
矩形波による駆動方式は駆動信号のばらつきが少ないという利点がある。また、電圧振幅の制御が容易であるため、回路構成を簡素化でき、回路規模を縮小できるという利点がある。また、容量結合型の振動子（内部等価回路において、信号経路に直流阻止コンデンサが介在するタイプの振動子）を用いると、発振ループの直流電位として任意の電位を使用でき、回路構成上の自由度が向上するという利点がある。なお、容量結合型の振動子（容量性の振動子）の例としては、圧電素子があげられる。
【発明を実施するための最良の形態】
【００５１】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００５２】
（第１の実施形態）
図１に、本実施形態における駆動装置としての発振駆動回路の構成例のブロック図を示す。本実施形態における駆動装置としての発振駆動回路は、振動子に励振される駆動振動及び測定すべき物理量に基づいて振動子から出力される検出信号を同期検波した出力信号を用いて物理量を測定するのに用いられる。
【００５３】
（発振駆動装置の構成と動作）
発振駆動回路１０には、第１及び第２の接続端子ＴＭ１、ＴＭ２（電極、パッド）が設けられ、発振駆動回路１０の外部において、第１及び第２の接続端子の間に振動子１２が挿入されている。振動子１２には、励振手段１４が取り付けられており、励振手段１４が発振駆動回路１０に対して接続されており、発振ループを構成している。まず、発振駆動回路１０内の駆動器の利得（ゲイン）が大きい状態（ゲインが１より大きい状態）で発振スタートする。この時点では、駆動器への入力は雑音のみである。この雑音は、目的とする駆動振動の固有共振周波数を含む幅広い周波数の波動を含む。この雑音を、振動子１２に入力する。
【００５４】
振動子１２は、例えば後述するような圧電性単結晶からなる。振動子１２の周波数フィルタ作用によって、目的とする固有共振周波数の波動を多く含む信号が出力され、この信号が駆動器に入力される。発振ループ内でこうした操作が繰り返されることによって、目的とする固有共振周波数の信号の割合が高くなり、駆動器への入力信号の振幅が大きくなる。
【００５５】
発振定常状態においては、振動子１２からの出力電流を電流電圧変換器３０により電圧値に変換し、この電圧値に基づいてＡＧＣ（Auto Gain Control）回路（広義にはゲイン
制御回路）４０によって発振ループ内の発振振幅を制御する。これによって、発振ループを信号が一周する間の利得（ループゲイン）が１となり、この状態で振動子１２が安定発振する。
【００５６】
振動子の安定発振は、物理量の測定に必要不可欠である。なぜなら、振動子において発振している駆動信号の振幅が一定でないと、振動子から出力されるべき出力信号の値も一定とならず、正確な測定を行うことができないからである。
【００５７】
また、振動子及び発振駆動回路を含むシステムの低消費電力化には、振動子の発振起動の高速化が必要不可欠である。なぜなら、迅速に安定発振を得ることで、必要なときにのみ発振を起動させることができるようになり、無駄に電力を消費する動作期間を短くできるからである。
【００５８】
そこで、本実施形態では、発振駆動回路１０において、発振起動時には駆動器としてコンパレータ５０を用い、発振定常状態には駆動器としてゲインコントロールアンプ（Gain
Control Amplifier:以下、ＧＣＡ）２０を用いている。本実施形態におけるコンパレー
タ５０は、出力電流制限機能を有する。コンパレータ５０が、高電位側電源及び低電位側電源に接続される場合に、コンパレータ５０の出力電流制限機能とは、高電位側電源及び低電位側電源の少なくとも１つへの電流経路の電流を制限する機能ということができる。
【００５９】
そのため、本実施形態では、発振駆動回路１０は、ＧＣＡ２０と並列にコンパレータ５０が設けられている。また、発振駆動回路１０は、ＧＣＡ２０の出力と第２の接続端子ＴＭ２との間に挿入される第１のスイッチ素子ＳＷ１を含み、第１のスイッチ素子ＳＷ１は、スイッチ制御信号ＳＷＣＴＬによりオンオフ制御される。更に発振駆動回路１０は、コンパレータ５０の出力と第２の接続端子ＴＭ２との間に挿入される第２のスイッチ素子ＳＷ２を含み、第２のスイッチ素子ＳＷ２は、スイッチ制御信号ＳＷＣＴＬ＃によりオンオフ制御される。スイッチ制御信号ＳＷＣＴＬ＃は、スイッチ制御信号ＳＷＣＴＬの反転信号である。
【００６０】
また発振駆動回路１０は、コンパレータ５０の出力を、同期検波の参照信号としての同期検波用クロックとして出力することができる。
【００６１】
更にまた、発振駆動回路１０には、低消費電力化を図るために、動作モードとして通常動作を行うための通常モード（広義には第１の動作モード）とスリープ動作を行うためのスリープモード（広義には第２の動作モード）とが設けられている。そのため、発振駆動回路１０の内部又は外部に、スリープモード設定レジスタ８０が設けられる。スリープモード設定レジスタ８０には、発振駆動回路１０を制御する図示しない制御回路により、制御データが設定される。発振駆動回路１０は、スリープモード設定レジスタ８０に設定される制御データに対応した動作モードで動作する。例えばスリープモード設定レジスタ８０に「０」が設定されているとき、発振駆動回路１０は、通常モードで動作する。また、例えばスリープモード設定レジスタ８０に「１」が設定されているとき、発振駆動回路１０は、スリープモードで動作する。
【００６２】
スリープモード設定レジスタ８０に設定された制御データに対応したスリープ制御信号ＳＬＥＥＰは、ＧＣＡ２０及びＡＧＣ回路４０に供給される。そして、スリープモードで動作するとき、ＧＣＡ２０及びＡＧＣ回路４０の動作が停止されるようになっている。なお、本実施形態では、スリープモードで動作するとき、電流電圧変換器３０及びコンパレータ５０は、ディセーブル状態に設定されることなく動作する（イネーブル状態が維持される）。
【００６３】
ＡＧＣ回路４０は、全波整流器４２と、発振検出器４４と、積分器４６とを含む。全波整流器４２は、電流電圧変換器３０によって変換された電圧値を直流信号としての電圧値に変換する。発振検出器４４は、全波整流器４２によって変換された電圧値に基づいて、振動子１２を含む発振ループが発振状態か否かを検出し、その検出結果に対応したスイッチ制御信号ＳＷＣＴＬを生成する。例えば発振検出器４４は、全波整流器４２によって変換された電圧値と所与の基準電圧値とを比較し、その比較結果に基づいてスイッチ制御信号ＳＷＣＴＬを生成する。また、積分器４６は、全波整流器４２によって変換された電圧値の積分結果に基づいて、ＧＣＡ２０による発振ループ内の発振制御を行うための制御信号ＶＣＴＬを生成する。例えば、積分器４６は、全波整流器４２によって変換された電圧値を積分して直流成分のレベルを求め、該レベルと所与の基準信号レベルとを比較し、その比較結果に基づいて制御信号ＶＣＴＬを生成する。例えばＧＣＡ２０の出力段（最終段）の回路（出力回路）の高電位側電源電圧は、制御信号ＶＣＴＬに基づいて制御されるようになっている。
【００６４】
より具体的には、全波整流器４２、発振検出器４４及び積分器４６には、スリープ制御信号ＳＬＥＥＰが供給される。そして、スリープ制御信号ＳＬＥＥＰによりスリープモードが指定されているとき、全波整流器４２、発振検出器４４及び積分器４６の動作が停止するようになっている。スリープ制御信号ＳＬＥＥＰにより通常モードが指定されているとき、全波整流器４２、発振検出器４４及び積分器４６が動作するようになっている。
【００６５】
本実施形態では、スリープモード設定レジスタ８０により通常モードに設定されている状態では、第１及び第２のスイッチ素子ＳＷ１、ＳＷ２を制御することで、振動子１２とＧＣＡ２０とを含む発振ループ、振動子１２とコンパレータ５０とを含む発振ループの切り替えが行われる。更に、本実施形態では、スリープモード設定レジスタ８０によりスリープモードに設定されている状態では、振動子１２とコンパレータ５０とを含む発振ループ内で発振が継続される。
【００６６】
このとき、ＡＧＣ回路４０は、第１及び第２のスイッチ素子ＳＷ１、ＳＷ２のスイッチ制御と、ＧＣＡ２０の発振振幅制御とを行う。
【００６７】
図２（Ａ）、図２（Ｂ）に、スリープ制御信号ＳＬＥＥＰ、スイッチ制御信号ＳＷＣＴＬ、ＳＷＣＴＬ＃のタイミング波形図を示す。
【００６８】
図２（Ａ）は、通常モードで動作時のタイミング波形図を示し、図２（Ｂ）は、スリープモードで動作時のタイミング波形図を示す。
【００６９】
図２（Ａ）において、スリープ制御信号ＳＬＥＥＰがＬレベルのとき、発振駆動回路１０は、通常モードで動作する。このとき、電源投入直後等の発振起動過程においては、ＡＧＣ回路４０の発振検出器４４では振動子１２からの電流信号を変換した電圧値が所与の基準電圧値より低いことが検出され、発振検出器４４は、Ｌレベルのスイッチ制御信号ＳＷＣＴＬを生成する。これにより、第１のスイッチ素子ＳＷ１がオフ状態、第２のスイッチ素子ＳＷ２がオン状態に設定される。この際、コンパレータ５０の動作特性として、コンパレータ５０の入力信号のレベルが所与の閾値を超えると、非常に大きなゲインで該入力信号を増幅し、発振ループ内のゲインを１より大きくすることができる。この結果、発振起動過程では、振動子１２及びコンパレータ５０を含む発振ループにおいて、発振ループ内のゲインが１より大きく、且つ発振ループ内の位相が３６０×ｎ（ｎは整数）となるように振動子１２に駆動振動を励振する。
【００７０】
その後、発振検出器４４において、振動子１２からの電流信号を変換した電圧値が所与の基準電圧値より高いことが検出されると、発振検出器４４は、Ｈレベルのスイッチ制御信号ＳＷＣＴＬを生成する。これにより、第１のスイッチ素子ＳＷ１がオン状態、第２のスイッチ素子ＳＷ２がオフ状態に設定される。この際、ＡＧＣ回路４０からの制御信号ＶＣＴＬに基づき、ＧＣＡ２０により発振ループ内の発振振幅が制御され、発振ループ内のゲインが１となるように制御される。この結果、発振起動過程が終了して発振定常状態に移る。この発振定常状態では、振動子１２及びＧＣＡ２０を含む発振ループにおいて、発振ループ内のゲインが１であり、且つ発振ループ内の位相が３６０×ｎとなるように振動子１２に駆動振動を励振する。
【００７１】
即ち、本実施形態では、発振検出器４４の検出結果に基づいて、振動子１２とコンパレータ５０とにより形成される発振ループから、振動子１２とＧＣＡ２０とにより形成される発振ループに切り替えることができる。より具体的には、発振検出器４４において、振動子１２に流れる電流を変換した直流電圧が所与の閾値電圧に達したことを条件に上記の切り替え制御を行う。こうすることで、一般的に発振ループの発振制御を行うために用いられる振動子１２からの信号検出結果を流用してスイッチ素子の切り替え制御を行うことができるので、回路規模をそれほど増大させることなく、高速な発振起動を実現させることができるようになる。
【００７２】
図２（Ｂ）において、スリープ制御信号ＳＬＥＥＰがＨレベルのとき、発振駆動回路１０は、スリープモードで動作する。このとき、電源投入直後等の発振起動過程か発振定常状態かにかかわらず、発振検出器４４は、Ｌレベルのスイッチ制御信号ＳＷＣＴＬを生成する。これにより、第１のスイッチ素子ＳＷ１がオフ状態、第２のスイッチ素子ＳＷ２がオン状態に設定される。即ち、図２（Ａ）に示す通常モード時の発振起動過程の同じ状態に設定される。このとき、上述のように、コンパレータ５０の動作特性として、コンパレータ５０の入力信号のレベルが所与の閾値を超えると、非常に大きなゲインで該入力信号を増幅し、発振ループ内のゲインを１より大きくすることができる。この結果、発振起動過程では、振動子１２及びコンパレータ５０を含む発振ループにおいて、発振ループ内のゲインが１より大きく、且つ発振ループ内の位相が３６０×ｎ（ｎは整数）となるように振動子１２に駆動振動を励振する。こうすることで、スリープモードでは、ＡＧＣ回路４０の動作を停止させて、低消費電力化を図ることができる。また、スリープモードでは、通常モードの発振起動過程で用いる発振ループ内で発振状態が継続されるため、スリープモードから通常モードに移行したときに、高速な発振起動を実現させることができる。従って、いわゆるスリープモードで動作可能な場合に、回路規模を増大させることなく発振起動時間を短縮できる駆動装置を提供できる。
【００７３】
ところで、本実施形態のように発振ループ内の発振振幅を制御する場合、振動子１２に流れる電流が変動することになる。振動子１２に流れる電流が過剰になると（該電流が所与の閾値を超える等）、振動子１２が破壊される場合もある。特に、本実施形態のようにスリープモードにおいてＡＧＣ回路４０の動作をディセーブル状態に設定した場合には、発振ループ内の発振信号の振幅が制御されず、振動子１２に流れる電流が過剰になってしまう可能性がある。
【００７４】
そこで、本実施形態において、コンパレータ５０が出力電流制限機能を備える。この出力電流制限機能とは、例えば振動子１２に流れる電流が所与の値以上にならないように制御するリミッタ機能ということができる。
【００７５】
ここで、比較例として、例えばＡＧＣ回路を動作させずに、発振ループ内に保護抵抗を挿入する等の方法が考えられる。しかしながら、この方法では、まず発振定常状態において発振ループ内のゲインが低下してしまい、消費電力を増大させてしまうという問題がある。更に、保護抵抗の抵抗値の精度が低く、発振余裕度を大きくすることができなくなるという不都合がある。
【００７６】
これに対して、上述の出力電流制限機能を設けることで、スリープモードでの動作時においても、発振ループ内の発振信号の振幅が所与の振幅内に収まるようになるので、ＡＧＣ回路４０の動作をイネーブル状態に設定することなく低消費電力化を図ると共に振動子１２に過剰な電流が流れ込む事態を回避できるようになる。
【００７７】
以上のように、発振駆動回路１０は、通常モードに設定された状態では、コンパレータ５０の出力を用いて、振動子１２とコンパレータ５０とにより形成される発振ループ内のゲインを１より大きくした状態で励振後に、振動子１２とＧＣＡ２０とにより形成される発振ループ内の発振振幅を制御して振動子１２に駆動振動を励振する。すなわち、コンパレータ５０の出力レベルは、電源電圧（実質的に電源電圧とみなせる電圧を含む）間でフルスイングし、よって、電圧振幅の大きな矩形波によって発振ループが駆動される。よって、発振起動過程から発振定常状態への移行を早めることができる。
【００７８】
また、発振駆動回路１０は、スリープモードに設定された状態では、振動子１２とコンパレータ５０とにより形成される発振ループ内で振動子１２に駆動振動を励振する。スリープモードにおいて、発振ループは、利得が１より高い状態に維持される。よって、通常動作モードに切り替えられたとき、速やかに発振定常状態に移行することができる。
【００７９】
また、発振駆動回路１０は、発振ループ内の発振信号に基づいてＧＣＡ２０のゲインを制御するＡＧＣ回路４０を含む場合に、スリープモードに設定された状態では、コンパレータ５０の動作をディセーブル状態に設定することなく（イネーブル状態に設定した状態で）、ＧＣＡ２０及びＡＧＣ回路４０の動作をディセーブル状態に設定することができる。
すなわち、スリープモード時に使用されるコンパレータ５０自体が出力電流の制限機能をもつため、スリープモード時において、ＡＧＣ回路４０を動作させて発振振幅を制御する必要がない。スリープモード時において、ＡＧＣ回路４０をディセーブル状態とすることができるため、余分な動作電流が流れず、回路の低消費電力化を図ることができる。また、コンパレータ５０の出力電流の電流量は制限されているため、振動子１２に過剰な電流が流れ込む事態を回避できる。よって、振動子１２が正常範囲を超えて振動することがなくなり、振動子１２が破壊されることを防止することができる。
【００８０】
ところで、本実施形態では、通常モードの発振定常状態において、コンパレータ５０の出力が、同期検波用のクロックとして出力される。こうすることで、振動子１２に励振される駆動振動及び測定すべき物理量に基づいて振動子１２から出力される検出信号を同期検波した出力信号を用いて物理量を測定するのに際して、回路規模を増大させることなく、同期検波処理と発振起動の高速化とを実現させることができる。
【００８１】
なお、コンパレータ５０のゲインをできる限り大きくすることが好ましい。こうすることで、発振起動過程において形成される発振ループ内のループゲインを大きくでき、発振起動時間を短縮できるようになる。また、発振定常状態において出力される同期検波用クロックのクロック精度を向上できるようになる。
【００８２】
また、ＧＣＡ２０を構成するオペアンプの極性（反転、非反転）と、コンパレータ５０を構成するオペアンプの極性とを同一にすることが好ましい。こうすることで、第１及び第２のスイッチ素子ＳＷ１、ＳＷ２により発振ループを切り替えたとしても、極性を反転させる回路を付加する必要が無くなり、回路規模の増大を抑えることができる。
【００８３】
図３に、図１の発振駆動回路１０の構成例の回路図を示す。
【００８４】
図３において、図１と同一部分には同一符号を付し、適宜説明を省略する。
【００８５】
電流電圧変換器３０は、オペアンプＯＰ１、帰還キャパシタＣ１及び帰還抵抗Ｒ１を含む。オペアンプＯＰ１の非反転入力端子（＋）には、所与の基準電圧ＶＲ０が供給され、反転入力端子（−）には第１の接続端子ＴＭ１が電気的に接続される。
【００８６】
全波整流器４２は、オペアンプＯＰ２、ＯＰ３、抵抗Ｒ２、Ｒ３を含む。オペアンプＯＰ２、抵抗Ｒ２、Ｒ３は、反転回路として機能する。またオペアンプＯＰ３は、電流電圧変換器３０の出力電圧と基準電圧ＶＲ０とを比較するコンパレータとして機能する。全波整流器４２は、オペアンプＯＰ２の出力側に設けられるスイッチ素子と、全波整流器４２の入力と出力とをバイパスするスイッチ素子とを含む。両スイッチ素子は、オペアンプＯＰ３の出力信号に基づいて排他的にオンオフ制御される。スリープ制御信号ＳＬＥＥＰがＨレベルのとき、オペアンプＯＰ２、ＯＰ３の各オペアンプの動作電流を停止又は制限することにより、各オペアンプの動作が停止される。一方、スリープ制御信号ＳＬＥＥＰがＬレベルのとき、オペアンプＯＰ２、ＯＰ３の各オペアンプの動作電流を発生させることにより、各オペアンプを動作させる。
【００８７】
発振検出器４４は、ローパスフィルタ（Low Pass Filter：以下、ＬＰＦ）と、オペア
ンプＯＰ４を含む。ＬＰＦは、抵抗Ｒ４、キャパシタＣ２を含む。抵抗Ｒ４は、ＬＰＦの入力と出力との間に直列に挿入される。キャパシタＣ２の一端は、ＬＰＦの出力ノードに電気的に接続される。キャパシタＣ２の他端には、基準電圧ＶＲ１が供給される。このＬＰＦのカットオフ周波数は１／（２π×Ｃ２×Ｒ４）である。オペアンプＯＰ４の反転入力端子に、ＬＰＦの出力ノードが接続される。オペアンプＯＰ４の出力と非反転入力端子との間に、抵抗Ｒ５が帰還抵抗として挿入される。オペアンプＯＰ４の非反転入力端子には、抵抗Ｒ６を介して基準電圧ＶＲ１が供給される。オペアンプＯＰ４の出力信号が、スイッチ制御信号ＳＷＣＴＬとして出力される。スリープ制御信号ＳＬＥＥＰがＨレベルのとき、オペアンプＯＰ４の動作電流を停止又は制限することにより、オペアンプＯＰ４の動作が停止される。スリープ制御信号ＳＬＥＥＰがＬレベルのとき、オペアンプＯＰ４の動作電流を発生させることにより、オペアンプＯＰ４を動作させる。
【００８８】
積分器４６は、オペアンプＯＰ５、抵抗Ｒ７、Ｒ８、キャパシタＣ３を含む。キャパシタＣ３は、オペアンプＯＰ５の帰還キャパシタとして接続される。抵抗Ｒ８は、オペアンプＯＰ５の帰還抵抗として挿入される。抵抗Ｒ７は、オペアンプＯＰ５の反転入力端子と全波整流器４２の出力ノードとの間に挿入される。積分器４６では、抵抗Ｒ７、Ｒ８により入力電圧オフセットや入力電流オフセットの影響を低減し、ゲイン調整が行われる。オペアンプＯＰ５の非反転入力端子には、基準電圧ＶＲ２が供給されている。積分器４６のキャパシタＣ３、抵抗Ｒ８によりＬＰＦの機能を備え、カットオフ周波数は１／（２π×Ｃ３×Ｒ８）である。オペアンプＯＰ５の出力信号が、制御信号ＶＣＴＬとしてＧＣＡ２０に供給される。スリープ制御信号ＳＬＥＥＰがＨレベルのとき、オペアンプＯＰ５の動作電流を停止又は制限することにより、オペアンプＯＰ５の動作が停止される。スリープ制御信号ＳＬＥＥＰがＬレベルのとき、オペアンプＯＰ５の動作電流を発生させることにより、オペアンプＯＰ５を動作させる。
【００８９】
ここで、発振起動過程において振動子１２に流れる電流をＩｄ、発振定常状態において振動子１２に流れる電流をＩｄ´とする。電流電圧変換器３０によって平滑化されることを考慮すると、基準電圧ＶＲ２は、次式のように表すことができる。
【００９０】
ＶＲ２＝（Ｉｄ×Ｒ１×２／π）＋ＶＲ０      ・・・（１）
【００９１】
ここで、Ｒ１は、電流電圧変換器３０の帰還抵抗の抵抗値を意味する。同様に、基準電圧ＶＲ１は、次式のように表すことができる。
【００９２】
ＶＲ１＝（Ｉｄ´×Ｒ１×２／π）＋ＶＲ０    ・・・（２）
【００９３】
Ｉｄ´＜Ｉｄであるため、ＶＲ２＞ＶＲ１である。また、基準電圧ＶＲ０との関係で、以下の関係を有することが好ましい。
【００９４】
ＶＲ０＜ＶＲ１＜ＶＲ２                      ・・・（３）
【００９５】
また、スリープ制御信号ＳＬＥＥＰがＨレベルのとき、ＧＣＡ２０の動作電流を停止又は制限することにより、ＧＣＡ２０の動作が停止される。スリープ制御信号ＳＬＥＥＰがＬレベルのとき、ＧＣＡ２０の動作電流を発生させることにより、ＧＣＡ２０を動作させる。
【００９６】
図４（Ａ）、図４（Ｂ）に、図３のＧＣＡ２０の構成例の回路図を示す。
【００９７】
図４（Ａ）は、ＧＣＡ２０を、Ｐ型差動増幅器を用いて構成した場合の構成例を示し、図４（Ｂ）は、ＧＣＡ２０を、Ｎ型差動増幅器を用いて構成した場合の構成例を示す。図４（Ａ）、図４（Ｂ）において、スリープ制御信号ＳＬＥＥＰ＃は、スリープ制御信号ＳＬＥＥＰの反転信号である。
【００９８】
図４（Ａ）では、電流源で発生した電流Ｉ０が、２つのカレントミラー回路によってＰ型差動増幅器の動作電流Ｉ０´として供給されている。Ｐ型差動増幅器のＰ型差動トランジスタ対の一方のゲートには、入力信号ＩＮとして電流電圧変換器３０の出力ノードの電圧が供給される。Ｐ型差動増幅器のＰ型差動トランジスタ対の他方のゲートには、基準電圧ＶＲ０が供給される。Ｐ型差動増幅器の出力電圧は、出力バッファに供給される。出力バッファの出力信号は、第１のスイッチ素子ＳＷ１の一端に供給される。
【００９９】
ここで、上記の２つのカレントミラー回路及びＰ型差動増幅器は、高電位側電源電圧が電圧ＶＤＤであり、低電位側電源電圧が電圧ＡＧＮＤである。一方、出力バッファは、Ｐ型出力トランジスタ及びＮ型出力トランジスタにより構成されるインバータ回路である。この出力バッファのＮ型トランジスタのソースには電圧ＡＧＮＤが供給され、Ｐ型トランジスタのソースに、ＡＧＣ回路４０からの制御信号ＶＣＴＬが供給される。従って、制御信号ＶＣＴＬを変化させることで、出力バッファの出力電圧を変化させることができる。
【０１００】
また図４（Ｂ）では、電流源で発生した電流Ｉ１が、２つのカレントミラー回路によってＮ型差動増幅器の動作電流Ｉ１´として供給されている。Ｎ型差動増幅器のＮ型差動トランジスタ対の一方のゲートには、入力信号ＩＮとして電流電圧変換器３０の出力ノードの電圧が供給される。Ｎ型差動増幅器のＮ型差動トランジスタ対の他方のゲートには、基準電圧ＶＲ０が供給される。Ｎ型差動増幅器の出力電圧は、出力バッファに供給される。出力バッファの出力信号は、第１のスイッチ素子ＳＷ１の一端に供給される。
【０１０１】
ここで、上記の２つのカレントミラー回路及びＮ型差動増幅器は、高電位側電源電圧が電圧ＶＤＤであり、低電位側電源電圧が電圧ＡＧＮＤである。一方、出力バッファは、Ｐ型出力トランジスタ及びＮ型出力トランジスタにより構成されるインバータ回路である。この出力バッファのＮ型トランジスタのソースには電圧ＡＧＮＤが供給され、Ｐ型トランジスタのソースに、ＡＧＣ回路４０からの制御信号ＶＣＴＬが供給される。従って、制御信号ＶＣＴＬを変化させることで、出力バッファの出力電圧を変化させることができる。
【０１０２】
図４（Ａ）、図４（Ｂ）において出力バッファのＰ型出力トランジスタの基板電位として制御信号ＶＣＴＬを与えることで基板バイアス効果を防止することができる。
【０１０３】
（出力電流制限機能をもつコンパレータの構成例）
次に、コンパレータ５０の出力電流制限機能を実現する構成について説明する。コンパレータ５０には、高電位側電源として電源電圧ＶＤＤが供給され、低電位側電源としてアナログ電源電圧ＡＧＮＤが供給される。このとき、コンパレータ５０の出力電流制限機能は、高電位側電源及び低電位側電源の少なくとも１つへの電流経路の電流を制限する機能である。
【０１０４】
図５に、図３のコンパレータ５０の構成例の回路図を示す。図５のコンパレータ５０の出力（ＯＵＴ）の電圧は、電源電圧（ＶＤＤおよびＡＧＮＤ）の間でフルスイングする。但し、出力（ＯＵＴ）の電流量は制限され、これによって、振動子１２には、過剰な電流が供給される心配がない。
【０１０５】
図５に示されるように、コンパレータ５０は、電流源ＩＳと、カレントミラーを構成するＮＭＯＳトランジスタ（Ｍ１，Ｍ２）と、カレントミラー６００を構成するＰＭＯＳトランジスタ（Ｍ３，Ｍ４，Ｍ９）と、を有する。ＰＭＯＳトランジスタＭ３は、カレントミラー６００の入力側トランジスタであり、ＰＭＯＳトランジスタ（Ｍ４，Ｍ９）は出力側トランジスタである。ＰＭＯＳトランジスタＭ４は、比較回路５００に動作電流を供給する電流源として動作する。また、ＰＭＯＳトランジスタＭ９は、出力段回路７００の一部を構成する。
【０１０６】
コンパレータ５０は、さらに、発振ループ内の信号（ＩＮ）と基準電圧（ＶＲ０）とを比較して比較結果に応じた電圧信号を出力する比較回路５００を構成する４個のトランジスタ（Ｍ５〜Ｍ８）を有する。
【０１０７】
ここで、２個のＰＭＯＳトランジスタ（Ｍ７，Ｍ８）は、差動対を構成する。ＰＭＯＳトランジスタＭ７のゲートには、入力信号（ＩＮ）として、電流電圧変換器３０の出力ノードの電圧（つまり、発振ループ内の信号）が供給される。ＰＭＯＳトランジスタＭ８のゲートには、基準電圧（ＶＲ０）が供給される。また、カレントミラーを構成するＮＭＯＳトランジスタ（Ｍ５，Ｍ６）は、２個のＰＭＯＳトランジスタ（Ｍ７，Ｍ８）で構成される差動対の負荷（カレントミラー負荷）として動作する。
【０１０８】
コンパレータ５０は、さらに、出力高電位電源（ＶＤＤ）側のＰＭＯＳトランジスタ（第１の出力トランジスタ）と、低電位電源（ＡＧＮＤ）側のＮＭＯＳトランジスタ（第２の出力トランジスタ）とにより構成される出力段回路７００を有する。この出力段回路７００から比較結果を示す信号（ＯＵＴ）が出力される。
【０１０９】
図示されるように、電流源ＩＳは電流Ｉ２を生成する。電流源ＩＳは例えば定電流源であり、この場合、Ｉ２は定電流となる。このＩ２は、カレントミラー６００の入力電流を作成するために利用される。
【０１１０】
すなわち、図５において、カレントミラーを構成するＮＭＯＳトランジスタ（Ｍ１，Ｍ２）のトランジスタサイズを１：１とすると、ＮＭＯＳトランジスタＭ２のドレイン電流はＩ２となる。この電流Ｉ２が、カレントミラー６００の入力電流となる。
【０１１１】
また、出力段回路７００は、電源電圧ＶＤＤとアナログ電源電圧ＡＧＮＤとの間に直列に接続された、Ｐ型の出力駆動トランジスタ（第１の出力トランジスタ）Ｍ９およびＮ型の出力駆動トランジスタ（第２の出力トランジスタ）とにより構成され、各トランジスタの共通接続ノード（ＰＭＯＳトランジスタＭ９およびＮＭＯＳトランジスタＭ１０のドレイン）から、出力電圧（ＯＵＴ）が出力される。この出力電圧（ＯＵＴ）は、図１の第２のスイッチ素子（ＳＷ２）の一端に供給される。
【０１１２】
ここで注目すべきは、出力段回路７００の高電源電位側トランジスタ（Ｍ９）は、カレントミラー６００の出力側トランジスタを兼ねていることである。
【０１１３】
出力段回路７００の高電源電位側トランジスタ（Ｍ９）のドレイン電流はＩ２’である。電流Ｉ２’の電流量は、カレントミラー６００のカレントミラー比によって決まる。カレントミラー比が１：１ならば、Ｉ２’＝１２となる。
【０１１４】
しがって、比較回路５００による電圧比較の結果、低電源電位側トランジスタ（Ｍ１０）がオフするとき、コンパレータ出力（ＯＵＴ）の電圧は、ほぼＶＤＤであり、一方、電流は、Ｉ２’に制限される。すなわち、コンパレータ出力（ＯＵＴ）の電流量は、電流源ＩＳが生成する電流Ｉ２の電流量によって制御され、これによって、電流値の制限が可能である。
【０１１５】
また、比較回路５００による電圧比較の結果、低電源電位側トランジスタ（Ｍ１０）がオンするとき、このトランジスタＭ１０のドレイン電流Ｉ４がＩ２’よりも十分に大きいのならば、コンパレータ出力（ＯＵＴ）の電圧は、ほぼＡＧＮＤとなり、一方、電流は、（Ｉ４−Ｉ２’：Ｉ２’がＩ４に比べて十分に小さければＩ４−Ｉ２’≒Ｉ４）になる。
【０１１６】
このような構成により、図５のコンパレータ５０では、電流Ｉ２´により出力電圧ＯＵＴの高電位側の電流駆動能力が制限される。例えば図４（Ａ）、図４（Ｂ）に示す出力バッファを構成するＰ型出力トランジスタ及びＮ型出力トランジスタのゲートに同じ信号が供給される構成と比較すると、図５では高電位側の電流駆動能力が制限されることがわかる。
なお、コンパレータ５０の構成は、図５に示す構成に限定されるものではない。
【０１１７】
以下、具体的に考察する。振動子１２は、コンパレータ５０の矩形波出力によって駆動される。矩形波には、基本周波数成分の他に高調波成分が含まれる。しかし、振動子１２は、共振状態においては共振周波数成分しか通過させないメカニカルフィルタとして機能するため、高調波周波数成分の電流は流れない。つまり、コンパレータ５０の次段が振動子１２であれば（つまり、コンパレータ５０と振動子１２との間に他の電流経路がなければ）、振動子１２に流れる電流は、コンパレータ５０によって制限されている電流（つまり、リミット値の電流）に等しくなる。
【０１１８】
つまり、振動子１２が共振状態になっている時には、振動子１２には共振周波数の電流のみが流れる。共振状態では高調波成分は意味をもたず、高調波成分による電流は考慮する必要がない。よって、振動子１２に流れる電流は、出力電流制限機能をもつコンパレータから供給される電流に等しくなる。
【０１１９】
よって、コンパレータ５０の次段に振動子１２を設け（つまり、コンパレータ５０と振動子１２の間に他の電流経路が形成されないようにし）、かつ、出力電流の電流量を制限することによって、振動子１２に流れる電流量を、確実に制御することが可能である。
【０１２０】
このように、コンパレータ５０は、出力段回路７００の出力電流量を制限する工夫がなされているため、他の回路による発振ループの振幅制御がなくても、振動子が破壊されることがない。よって、例えば、スリープモード時には、ＡＧＣ回路の全部を安心して完全にオフすることができる。よって、スリープモード時における省電力効果が高まる。
【０１２１】
図６に、コンパレータ５０の他の構成例の回路図を示す。図６のコンパレータ５０では、図５の回路のトランジスタの導電型が逆になっている。基本的な構成は同じである。
【０１２２】
すなわち、電流源ＩＳで発生した電流Ｉ３が、２つのカレントミラー回路によってＮ型差動増幅器の動作電流として供給される。Ｎ型の出力駆動トランジスタ（第１の出力トランジスタ）Ｍ２９のドレイン電流はＩ３´となる。
【０１２３】
ＮＭＯＳトランジスタ（Ｍ２５）のゲートには、入力信号（ＩＮ）として電流電圧変換器３０の出力ノードの電圧が供給される。ＮＭＯＳトランジスタＭ２６のゲートには、基準電圧（ＶＲ０）が供給される。
【０１２４】
出力段回路７０２は、高電源電位側トランジスタ（Ｍ２９）と、低電源電位側トランジスタ（Ｍ３０）とにより構成される。
【０１２５】
このような構成により、図６のコンパレータ５０では、電流Ｉ３´により低電位側トランジスタＭ３０のドレイン電流は、Ｉ３’に制限される。例えば図４（Ａ）、図４（Ｂ）に示す出力バッファを構成するＰ型出力トランジスタ及びＮ型出力トランジスタのゲートに同じ信号が供給される構成と比較すると、図６では低電位側の電流駆動能力が制限されることがわかる。
【０１２６】
図５及び図６では、高電位側電源及び低電位側電源のいずれか一方への電流経路の電流を制限している。図５または図６の構成によれば、振動子の過電流による破壊を確実に防止することができる。但し、高電位側電源及び低電位側電源の両方への電流経路の電流を制限するようにしてもよい。つまり、出力段回路を構成する２つのトランジスタの各々について電流能力を制限すれば、過電流防止効果は、さらに高まる。
【０１２７】
図７に、図３のコンパレータ５０の更に別の構成例の回路図を示す。
【０１２８】
図７において、コンパレータ５０は、オペアンプＯＰ１０と、アナログ制御ロジック部１２０と、出力回路部１２２とを含むことができる。オペアンプＯＰ１０は、コンパレータとして機能し、電流電圧変換器３０の出力信号を入力信号とし、基準電圧ＶＲ０とを比較した比較結果信号ＣＲＥＳを出力する。アナログ制御ロジック部１２０は、オペアンプＯＰ１０によって生成された比較結果信号ＣＲＥＳに基づいて、出力回路部１２２を制御する制御信号Ｓ、ＸＳ、ＸＨ、Ｈを生成する。出力回路部１２２は、アナログ制御ロジック部１２０からの制御信号Ｓ、ＸＳ、ＸＨ、Ｈに基づいて、高電位側電源からの電流又は低電位側電源への電流を制限しながら、出力信号を生成する。
【０１２９】
図８（Ａ）に、図７のアナログ制御ロジック部１２０の構成例の回路図を示す。図８（Ｂ）に、図８（Ａ）のアナログ制御ロジック部１２０の動作例のタイミング図を示す。
【０１３０】
アナログ制御ロジック部１２０は、比較結果信号ＣＲＥＳに基づいて、互いの変化タイミングが同一とならないように制御信号Ｓ、Ｈを生成する。制御信号ＸＳは、制御信号Ｓの反転信号である。制御信号ＸＨは、制御信号Ｈの反転信号である。図８（Ａ）では、比較結果信号ＣＲＥＳとその反転信号が、それぞれ２入力１出力ＮＯＲ回路の一方の入力信号となる。第１のＮＯＲ回路の他方の入力信号は、第２のＮＯＲ回路の出力信号を遅延させた信号であり、第２のＮＯＲ回路の他方の入力信号は、第１のＮＯＲ回路の出力信号を遅延させた信号である。このように構成することで、制御信号Ｓの立ち下がりに起因して制御信号Ｈが立ち上がるようにすると共に、制御信号Ｈの立ち下がりに起因して制御信号Ｓが立ち上がるようにしている。
【０１３１】
この結果、制御信号Ｓ、Ｈは、それぞれＨレベルとなる期間が非重複となるように生成される。同様に制御信号ＸＳ、ＸＨは、それぞれＬレベルとなる期間が非重複となるように生成される。
【０１３２】
図９に、図７の出力回路部１２２の構成例を示す。
【０１３３】
出力回路部１２２は、第１及び第２のトランスファゲートと、一端に電源電圧ＶＤＤが供給され他端に第１のトランスファゲートが接続される第１の電流源と、一端に第２のトランスファゲートが接続され他端にアナログ電源電圧ＡＧＮＤが供給される第２の電流源とを含む。第１の電流源は、電流Ｉ４を発生する。第２の電流源は、電流Ｉ５を発生する。第１及び第２のトランスファゲートは直列に接続され、その接続ノードの電圧がコンパレータ５０の出力電圧ＯＵＴとして出力される。
【０１３４】
第１の電流源に接続されるトランスファゲートを構成するＰ型トランジスタのゲートに制御信号ＸＳ、Ｎ型トランジスタのゲートに制御信号Ｓが供給される。第２の電流源に接続されるトランスファゲートを構成するＰ型トランジスタのゲートに制御信号ＸＨ、Ｎ型トランジスタのゲートに制御信号Ｈが供給される。
【０１３５】
なお、発振駆動回路１０は、図３に示す構成に限定されるものではない。例えば、スリープモードでは、ＡＧＣ回路４０の動作が停止するように設定されている（ディセーブル状態に設定されている）が、このとき、ＡＧＣ回路４０の各部のノードの電圧が不定となっている。特に、制御信号ＶＣＴＬの電位が不定になると、ＧＣＡ２０の出力信号も不定となる。そのため、スリープモードから通常モードへ移行する際に、レベルが不定の制御信号ＶＣＴＬに起因して、ＧＣＡ２０の出力信号も不定となる。
【０１３６】
ＧＣＡ２０の出力信号が不定になると、該出力信号により振動子１２に駆動振動を励振することになる。例えば、振動子１２が圧電効果を利用している場合、供給される電荷に比例して動作するため、制御不能となった出力信号が原因で振動子１２を折る可能性が出てくる。そこで本実施形態の変形例として、積分器４６の出力を固定する出力固定用トランジスタが設けられてもよい。
【０１３７】
（発振駆動回路の他の構成例）
図１０に、図１の発振駆動回路１０の他の構成例の回路図を示す。図１０において、図３と同一部分には同一符号を付し、適宜説明を省略する。図１０の発振駆動回路が図３の発振駆動回路１０と異なる点は、図３の積分器４６に代えて積分器９０が設けられている点である。
【０１３８】
積分器９０は、図３の積分器４６に出力固定用トランジスタ９２が追加された構成を有している。出力固定用トランジスタ９２は、Ｎ型トランジスタにより構成される。出力固定用トランジスタ９２のドレインにオペアンプＯＰ５の出力ノードが接続され、出力固定用トランジスタ９２のソースに電圧ＡＧＮＤが供給されている。出力固定用トランジスタ９２のゲートには、スリープ制御信号ＳＬＥＥＰが供給される。
【０１３９】
このような構成により、スリープ制御信号ＳＬＥＥＰがＨレベルになったときに、出力固定用トランジスタ９２が導通状態となり、積分器９０の出力ノードが電圧ＡＧＮＤと同電位に設定される。即ち、スリープモード（第２の動作モード）から通常モード（第１の動作モード）に切り替わる際に、ＧＣＡ２０の出力レベルが振動子１２を破壊しないような出力レベルとなるように制御信号ＶＣＴＬが生成され、ＧＣＡ２０の出力又はＧＣＡ２０のゲインが制御される。このように制御信号ＶＣＴＬの電位が固定されるため、スリープモードから通常モードに移行した場合であっても、ＧＣＡ２０の出力信号が不定状態とならず、振動子１２を折るという事態を確実に回避できるようになる。
【０１４０】
なお、図１０では、出力固定用トランジスタを設けて積分器の出力を固定させるものとして説明したが、図１０の構成に限定されるものではない。
【０１４１】
（発振起動時および安定発振時の発振条件）
図１に示される発振駆動回路（駆動装置）１０は、発振ループによって物理量トランスデューサ１２を駆動する。本実施形態の発振駆動回路１０では、高速な起動を可能とするため、発振起動時においてループゲインを１より大きく設定する。すなわち、発振起動時における発振条件は、ループゲイン＞１、かつ、ループ内の位相＝３６０度・ｎ（ｎは整数）を満足することである。安定発振時の発振条件は、ループゲイン＝１、かつ、ループ内の位相＝３６０度・ｎ（ｎは整数）を満足することである。
【０１４２】
（発振駆動回路の電源電圧について）
図１の発振駆動回路１０は、ＶＤＤ（高電位電源電圧）とＡＧＮＤ（低電位電源電圧）との間で動作する。ＡＧＮＤは例えば接地電位である。但し、接地電位の代わりに他の基準電位を用いることもあり得る。具体的には、振動子１２の種類に応じて、使用できる電源電位が異なる。
【０１４３】
振動子１２が容量結合型のトランスデジューサ（内部等価回路において、信号経路に直流阻止コンデンサが介在する構成）である場合には、直流がカットされていることから、発振ループの直流レベル（バイアス点）は回路動作に関係なく、発振ループの駆動信号の電圧振幅を調整できればよいことになる。よって、例えば、低電位電源として、基本的には任意の電位を使用することができる。
【０１４４】
振動子１２が可変抵抗型トランスデューサである場合、発振ループのバイアス電圧を所望レベルに設定する必要があることから、このために所望レベルの基準電圧を使用するのが一般的である。
【０１４５】
また、電源方式としては、片電源方式（正電源のみを用いる方式）と、両電源方式（正および負の双方の電源を用いる方式）とがある。後者の方式は、特に精度を重視する場合に使用される。
【０１４６】
本発明では、上述の電源の形態のいずれも採用が可能である。図１（以降の図でも同じ）では、振動子１２は、図１２（Ａ），図１２（Ｂ）に示す等価回路から明らかなように、容量結合型トランスデューサである。また、上述の説明では、片電源方式を採用し、発振駆動回路２００は、ＶＤＤ（例えば５Ｖ）とＧＮＤ（接地電位）間で動作するものとして説明している。
【０１４７】
（矩形波駆動と正弦波駆動、ならびに容量結合型の振動子について）
図１の本実施形態の駆動装置では、矩形波駆動および正弦波駆動のいずれも採用することができる。
【０１４８】
図１２（Ａ）は、矩形波駆動を実行する駆動装置の要部を示す。図示されるように、振動子１２は、矩形波の駆動信号（ＰＬ）によって駆動される。発振ループの利得制御は、駆動信号（ＰＬ）のハイレベル電圧またはローレベル電圧を調整することによって、簡単に行うことができる。
【０１４９】
矩形波による駆動方式は駆動信号（ＰＬ）のばらつきが少ないという利点がある。また、駆動信号の電圧振幅の制御が容易であるため、回路構成を簡素化でき、回路規模を縮小できるという利点がある。
【０１５０】
図１２（Ｂ）は、正弦波駆動を実行する駆動装置の要部を示す。図示されるように、振動子１２は、正弦波の駆動信号（ＰＱ）によって駆動される。ゲインコントロールアンプ（ＧＣＡ）２０は、可変抵抗１００の抵抗値を可変に制御することによって、発振ループのゲインを調整する。
【０１５１】
また、図１２（Ａ），図１２（Ｂ）では、振動子１２として、容量結合型の振動子を用いている。但し、これに限定されるものではなく、可変抵抗型等の、種々の振動子を用いることができる。
【０１５２】
容量結合型の振動子（容量性の振動子）は、内部等価回路において、信号経路に直流阻止コンデンサ（図１２のＣ１，Ｃ２）が介在するタイプの振動子である。容量結合型の振動子（容量性の振動子）の例としては、圧電素子があげられる。
【０１５３】
容量結合型の振動子を用いると、発振ループの直流電位として任意の電位を使用できる。よって、回路構成上の自由度が向上するという利点がある。
【０１５４】
（振動子の種類）
【０１５５】
上述のとおり、本実施形態では、振動子１２として、容量結合型の振動子を用いている（但し、これに限定されるものではなく、可変抵抗型等の、種々の振動子を用いることができる）。
【０１５６】
容量結合型の振動子（容量性の振動子）は、図１２（Ａ），図１２（Ｂ）に記載されるとおり、内部等価回路において、信号経路に直流阻止コンデンサが介在するタイプの振動子である。容量結合型の振動子（容量性の振動子）の例としては、圧電素子があげられる。
【０１５７】
容量結合型の振動子を用いると、発振ループの直流電位として任意の電位を使用できる。よって、直流電位を気にすることなく回路を構成することができ、回路構成上の自由度が向上するという利点がある。
【０１５８】
（振動型ジャイロセンサの構成と動作）
図１１に、本実施形態又はその変形例における発振駆動回路が適用された振動型ジャイロセンサの構成例のブロック図を示す。
【０１５９】
図１１において、図１と同一部分には同一符号を付し、適宜説明を省略する。
【０１６０】
振動型ジャイロセンサ（広義には物理量測定装置）１００は、発振回路２００と検出回路（広義には検出装置）３００とを含む。発振回路２００は、振動子１２と発振駆動回路１０とを含む。発振駆動回路１０は、振動子１２の駆動振動部１２ａを励振するためのものである。
【０１６１】
通常モードにおける発振起動直後には、振動子１２ａを通過して周波数選択を受けた信号の振幅が大きくなり、発振検出器４４は、スイッチ制御信号ＳＷＣＴＬがＨレベルとなる。これにより、振動子１２ａを通過して周波数選択を受けた信号は、ＧＣＡ２０により振幅制御されるように発振ループが切り替えられる。その後、駆動振動部１２ａにおいて雑音の大部分がカットされて全波整流器４２からの出力が比較的小さい場合には、ＧＣＡ２０における利得を大きくし、発振ループを一周する間のループゲインが１になるようにする。時間が経過すると、全波整流器４２からの出力が大きくなるので、ＧＣＡ２０における利得を小さくし、ループゲインが１になるようにする。
【０１６２】
なお、スリープモードでは、通常モードにおける発振起動過程と同様に制御される。
【０１６３】
駆動信号の発振状態が安定化すると、振動子１２の駆動検出部１２ｂ、１２ｃからの信号の検出を開始する。即ち、振動子の駆動検出部１２ｂ、１２ｃからの検出信号（交流）を交流増幅回路３１０の交流増幅器３１２Ａ、３１２Ｂを用いて増幅し、各増幅器３１２Ａ、３１２Ｂからの出力を加算器３１４によって加算する。
【０１６４】
加算器３１４の出力は移相器３２０に通し、移相信号を得る。移相信号の位相は、発振駆動回路１０のコンパレータ５０の出力である同期検波用クロックの位相に対して、所定角度、例えば９０度ずれている。この移相信号と発振駆動回路１０からの同期検波用クロックとを同期検波器３３０に入力し、振動子１２からの出力信号を検波する。この結果、検波後の出力信号においては、不要な漏れ信号は消去されており、あるいは少なくとも低減されているはずである。このように検出回路３００において同期検波用クロックと検出信号との位相調整を行うことで、微少信号の検出処理中の位相変化に応じて位相調整を行うことができるので、その結果として、高精度な位相調整と回路規模増大の防止とを両立させることができる。
【０１６５】
この検波後の出力信号をローパスフィルタ３４０に入力し、平滑化し、次いで０点調整器３５０に入力する。この０点調整器３５０の出力を、測定すべき物理量（例えば角速度）に対応した出力信号として外部に取り出す。
【０１６６】
図１１の振動型ジャイロセンサ１００は、電子機器として例えばビデオカメラやデジタルカメラや、カーナビゲーションシステム、航空機やロボットに搭載されることが好ましい。
【０１６７】
なお本発明は、本実施形態における振動子１２に限定されるものではない。振動子１２を構成する材質としては、エリンバー等の恒弾性合金、強誘電性単結晶（圧電性単結晶）を例示できる。こうした単結晶としては、水晶、ニオブ酸リチウム、タンタル酸リチウム、ニオブ酸リチウム−タンタル酸リチウム固溶体、ホウ酸リチウム、ランガサイトを例示できる。また、振動子１２は、パッケージ内に気密封止されることが好ましい。パッケージ内の雰囲気は、乾燥窒素又は真空とするのが、好ましい。
【０１６８】
また本発明において測定されるべき物理量は、本実施形態のような角速度に限定されるものではない。振動子に駆動振動を励振し、駆動振動中の振動子に対する物理量の影響によって振動子の振動状態に変化が生じたときに、この振動状態の変化から検出回路を通して検出可能な物理量を対象とする。こうした物理量としては、振動子に印加される角速度の他に、加速度、角加速度が特に好ましい。また、検出装置としては慣性センサが好ましい。
【図面の簡単な説明】
【０１６９】
【図１】本実施形態における発振駆動回路の構成例の回路ブロック図。
【図２】図２（Ａ）、図２（Ｂ）は、図１のスリープ制御信号、スイッチ制御信号の一例のタイミング図。
【図３】図１の発振駆動回路の回路例を示す図。
【図４】図４（Ａ）、図４（Ｂ）は、ＧＣＡの構成例の回路図。
【図５】図３のコンパレータの構成例の回路図。
【図６】図３のコンパレータの他の構成例の回路図。
【図７】図３のコンパレータの更に別の構成例の回路図。
【図８】図８（Ａ）は図７のアナログ制御ロジック部の構成例の回路図。図８（Ｂ）は図８（Ａ）のアナログ制御ロジック部の動作例のタイミング図。
【図９】図７の出力回路部の構成例を示す図。
【図１０】図１の発振駆動回路の他の構成例の回路図。
【図１１】本実施形態における振動型ジャイロセンサの構成例のブロック図。
【図１２】図１２（Ａ），図１２（Ｂ）は、矩形波駆動と正弦波駆動、ならびに容量結合型の振動子について説明するための回路図。
【符号の説明】
【０１７０】
１０  発振駆動回路、  １２  振動子、  １２ａ  駆動振動部、
１２ｂ、１２ｃ  駆動検出部、  １４  励振手段、  ２０  ＧＣＡ、
３０  電流電圧変換器、  ４０  ＡＧＣ回路、  ４２  全波整流器、４４  発振検出器、４６  積分器、  ５０  コンパレータ、８０  スリープモード設定レジスタ、
１００  振動型ジャイロセンサ、１２０  アナログ制御ロジック部、
１２２  出力回路部、  ２００  発振回路、  ３００  検出回路、
３１０  交流増幅回路、  ３１２Ａ、３１２Ｂ  交流増幅器、  ３１４  加算器、  ３２０  移相器、  ３３０  同期検波器、  ３４０  ＬＰＦ、  ３５０  ０点調整器、
ＳＷ１  第１のスイッチ素子、  ＳＷ２  第２のスイッチ素子、
ＳＬＥＥＰ  スリープ制御信号、  ＳＷＣＴＬ、ＳＷＣＴＬ＃  スイッチ制御信号、
ＶＣＴＬ  制御信号
【図１】
2008122366.tif 000003
【図２】
2008122366.tif 000004
【図３】
2008122366.tif 000005
【図４】
2008122366.tif 000006
【図５】
2008122366.tif 000007
【図６】
2008122366.tif 000008
【図７】
2008122366.tif 000009
【図８】
2008122366.tif 000010
【図９】
2008122366.tif 000011
【図１０】
2008122366.tif 000012
【図１１】
2008122366.tif 000013
【図１２】
2008122366.tif 000014