(57)【要約】【課題】複数の半導体チップを樹脂でモールドしてパッケージ化した半導体装置の平面サイズを小さくし、半導体チップへの通電を低抵抗で行い、半導体チップの放熱性を向上させる。【解決手段】各半導体チップ１０のソース電極１２に電気的に接続するバッテリ端子３０を１枚の板部材で構成する。そして、バッテリ端子３０を各半導体チップ１０に重ね合わせ、各ソース電極１２にはんだ９１を介して直接接続する。これにより、半導体装置の平面サイズを小さくし、各半導体チップ１０とバッテリ端子３０との接合面積を大きくして抵抗を下げる。また、バッテリ端子３０のうち半導体チップ１０と接合される面と反対側の面をモールド樹脂７０から露出する。これにより、半導体チップ１０の放熱性を向上させる。【選択図】図１
2008218688.tif 000002
【特許請求の範囲】
【請求項１】
板状であって、スイッチング素子を備えると共に同一平面上に配置される複数の半導体チップ（１０）と、
前記複数の半導体チップ（１０）のうち裏面側にそれぞれ接合された複数のリードフレーム（２０）と、
前記複数の半導体チップ（１０）それぞれに共通して接続される共通端子フレーム（３０）とを備え、
これら前記各半導体チップ（１０）、前記各リードフレーム（２０）、前記共通端子フレーム（３０）がモールド樹脂（７０）にて封止された半導体装置であって、
前記共通端子フレーム（３０）は、前記半導体チップ（１０）のうち前記リードフレーム（２０）が実装された面とは反対側である表面側に対向するように設けられていることを特徴とする半導体装置。
【請求項２】
前記半導体チップ（１０）は、前記リードフレーム（２０）と前記共通端子フレーム（３０）とに挟まれていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記共通端子フレーム（３０）は、前記各半導体チップ（１０）に対向するように単一の部材で形成されたものであることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記共通端子フレーム（３０）は、前記複数の半導体チップ（１０）の表面側の一部をそれぞれ覆うと共に、前記各半導体チップ（１０）の表面側のうち前記共通端子フレーム（３０）が覆われていない部分からワイヤ（８１、８３）が引き伸ばされていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記共通端子フレーム（３０）は、前記各半導体チップ（１０）の電源入力用の端子またはグランド端子であり、当該共通端子フレーム（３０）の単一の端子が前記モールド樹脂（７０）から突出していることを特徴とする請求項３または４に記載の半導体装置。
【請求項６】
前記複数の半導体チップ（１０）に対応した複数の外部入力端子（６１〜６４）が備えられ、前記共通端子フレーム（３０）は前記複数の半導体チップ（１０）の表面側の一部を覆っており、
前記各半導体チップ（１０）の表面側のうち前記共通端子フレーム（３０）が覆われていない部分と前記複数の外部入力端子（６１〜６４）とがそれぞれワイヤ（８３）で接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記共通端子フレーム（３０）のうち前記各半導体チップ（１０）と対向する面とは反対側の面が前記モールド樹脂（７０）から露出していることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体チップを樹脂でモールドした半導体装置に関する。
【背景技術】
【０００２】
従来より、複数の負荷駆動用の半導体チップを備えたマルチチップパッケージが知られている。図１０は、従来のマルチチップパッケージＳ３を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＥ−Ｅ断面図である。図１０に示されるパッケージＳ３は、例えば複数のグロープラグを駆動するものとして適用される。
【０００３】
図１０に示されるように、負荷であるグロープラグに接続されるチップ裏面側ダイパッド２０上にＰｃｈ型のパワーＭＯＳトランジスタが多数形成された半導体チップ１０のドレイン電極がはんだ９１を介して接合されている。半導体チップ１０のソース電極１２は２本のワイヤ１４１にてバッテリ端子１５０に接続され、ゲート電極１１はワイヤ１４２にて制御ＩＣ部ダイパッド４０上に接着剤４５で固定された制御ＩＣチップ５０に接続されている。なお、図１０（ｂ）ではワイヤ１４１、１４２も断面で示してある。
【０００４】
負荷が例えば４つである場合、上記のように配置、固定される半導体チップ１０がパッケージに４つ備えられる。すなわち、各チップ裏面側ダイパッド２０からグロー端子が引き伸ばされ、各グロー端子が各グロープラグに接続されることとなる。
【０００５】
また、制御ＩＣチップ５０は、ワイヤ８３にて制御ＩＣ電源端子６１、入力信号端子６２、出力信号端子６３、ＧＮＤ端子６４にそれぞれ接続されている。そして、グロー端子、バッテリ端子１５０、制御ＩＣ電源端子６１、入力信号端子６２、出力信号端子６３、ＧＮＤ端子６４の各端子の先端が露出するようにモールド樹脂７０にて樹脂封止され、マルチチップパッケージＳ３が構成されている。
【０００６】
このようなマルチチップパッケージＳ３では、外部のＥＣＵからの入力信号により、制御ＩＣチップ５０によって各半導体チップ１０が順に駆動されて負荷への通電が行われる。また、ダイアグ信号等が出力信号としてＥＣＵに入力される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来の技術では、バッテリ端子１５０となるリードが、ドレイン端子となるチップ裏面側ダイパッド２０や制御ＩＣチップ５０が搭載される制御ＩＣ部ダイパッド４０と同一平面にあるため、マルチチップパッケージＳ３の投影面積が大きくなってしまう。
【０００８】
また、ソース電極１２とバッテリ端子１５０とをワイヤ１４２で接続するため、ワイヤ１４２の配線抵抗で半導体チップ１０のオン時の抵抗が大きくなってしまう。これにより、半導体チップ１０を駆動するための駆動エネルギーを浪費してしまう。
【０００９】
さらに、負荷としてグロープラグを駆動するに際し、半導体チップ１０が発熱するため、半導体チップ１０が熱破壊してしまう可能性がある。すなわち、図１０（ｂ）に示されるように、チップ裏面側ダイパッド２０にてパッケージ外部に放熱を行ってはいるが、半導体チップ１０の片面のみの放熱では十分に放熱しきれていない可能性がある。
【００１０】
本発明は、上記点に鑑み、複数の半導体チップを樹脂でモールドしてパッケージ化した半導体装置において、パッケージの平面サイズを小さくし、パッケージを小型化することを第１の目的とし、半導体チップへの通電を低抵抗で行うことを第２の目的とし、半導体チップの放熱性を向上させることを第３の目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明は、板状であって、スイッチング素子を備えると共に同一平面上に配置される複数の半導体チップ（１０）と、複数の半導体チップ（１０）のうち裏面側にそれぞれ接合された複数のリードフレーム（２０）とを備え、共通端子フレーム（３０）を、半導体チップ（１０）のうちリードフレーム（２０）が実装された面とは反対側である表面側に対向するように設けたことを特徴とする。
【００１２】
これにより、共通端子フレーム（３０）を各半導体チップ（１０）に重ね合わせた構造とすることができるので、半導体装置の投影面積を小さくすることができる。したがって、半導体装置の小型化を図ることができる。
【００１３】
この場合、半導体チップ（１０）を、リードフレーム（２０）と共通端子フレーム（３０）とで挟んだ構造とすることができる。これにより、半導体チップ（１０）の表面側を共通端子フレーム（３０）に直接接合することができるようになるため、半導体チップ（１０）と共通端子フレーム（３０）との接合面積を大きくすることができる。したがって、半導体チップ（１０）と共通端子フレーム（３０）との通電を低抵抗で行うことができる。
【００１４】
また、共通端子フレーム（３０）は、各半導体チップ（１０）に対向するように単一の部材で形成されたものであることが好ましい。すなわち、共通端子フレーム（３０）を１つの部材として用いることで、部品点数を削減することができる。
【００１５】
そして、共通端子フレーム（３０）にて複数の半導体チップ（１０）の表面側の一部をそれぞれ覆い、各半導体チップ（１０）の表面側のうち共通端子フレーム（３０）が覆われていない部分からワイヤ（８１、８３）を引き伸ばすようにすることもできる。これにより、半導体チップ（１０）に当該半導体チップ（１０）を駆動する信号等を入力することができる。
【００１６】
また、共通端子フレーム（３０）は、各半導体チップ（１０）の電源入力用の端子またはグランド端子とすることができ、共通端子フレーム（３０）の単一の端子がモールド樹脂（７０）から突出しているようにすることができる。
【００１７】
また、半導体装置において、複数の半導体チップ（１０）に対応した複数の外部入力端子（６１〜６４）を備え、共通端子フレーム（３０）にて複数の半導体チップ（１０）の表面側の一部を覆い、各半導体チップ（１０）の表面側のうち共通端子フレーム（３０）で覆っていない部分と複数の外部入力端子（６１〜６４）とをそれぞれワイヤ（８３）で接続することもできる（例えば図４、図７参照）。
【００１８】
そして、共通端子フレーム（３０）のうち各半導体チップ（１０）と対向する面とは反対側の面をモールド樹脂（７０）から露出させることもできる。これにより、半導体チップ（１０）の裏面側に接続されたリードフレーム（２０）だけでなく共通端子フレーム（３０）からも半導体チップ（１０）の熱を放熱することができ、ひいては半導体チップ（１０）の放熱性を向上させることができる。
【００１９】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００２１】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。以下では、図１０に示す構成要素と同一のものには、同一符号を記してある。
【００２２】
本実施形態で示される半導体装置は、例えばエンジンに設置される複数のグロープラグを駆動するための複数のスイッチング素子を備えたマルチチップパッケージに適用することができる。
【００２３】
図１は、本発明の第１実施形態に係るマルチチップパッケージＳ１を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図である。図１（ａ）に示されるように、マルチチップパッケージＳ１は、半導体チップ１０と、チップ裏面側ダイパッド２０と、バッテリ端子３０と、制御ＩＣ部ダイパッド４０と、制御ＩＣチップ５０と、制御ＩＣ電源端子６１、入力信号端子６２、出力信号端子６３、ＧＮＤ端子６４とを備え、これらがモールド樹脂７０にて樹脂封止されている。
【００２４】
半導体チップ１０は、例えば負荷としてグロープラグを駆動するスイッチング素子であり、板状をなしている。この半導体チップ１０は、表面側にゲート電極１１とソース電極１２とが形成され、裏面側にドレイン電極が形成された縦型の半導体素子、例えばＰｃｈ型のパワーＭＯＳトランジスタが多数形成されたものである。
【００２５】
半導体チップ１０のゲート電極１１は、ワイヤ８１にて制御ＩＣチップ５０に接続されている。すなわち、半導体チップ１０は制御ＩＣチップ５０からゲート電極１１への駆動信号の入力に従ってオン／オフを繰り返すことでスイッチとして機能する。
【００２６】
チップ裏面側ダイパッド２０は、負荷として例えばグロープラグに接続される端子を有し、一面側にはんだ９１を介してドレイン電極が接合されている。当該チップ裏面側ダイパッド２０の他面側は、モールド樹脂７０から露出するように封止されており、半導体チップ１０で発生した熱を半導体チップ１０の裏面側から外部に放出するヒートシンクとしても機能する。そして、チップ裏面側ダイパッド２０の他面側と共に端子となる部分がモールド樹脂７０から露出するように封止されている。なお、チップ裏面側ダイパッド２０は本発明のリードフレームに相当する。
【００２７】
本実施形態では、例えば４気筒の各グロープラグを駆動するため、チップ裏面側ダイパッド２０上に半導体チップ１０が設置されたものが４つ設けられ、それぞれが同一平面上に配置されている。
【００２８】
そして、各半導体チップ１０の表面側にはんだ９１を介してバッテリ端子３０が設置されている。バッテリ端子３０は、車両のバッテリに接続されるまた、バッテリ端子３０は電源入力用の端子であり、半導体チップ１０に大電流を流すための端子である。
【００２９】
図１（ａ）に示されるように、バッテリ端子３０は板状をなしている。バッテリ端子３０は、半導体チップ１０のうちチップ裏面側ダイパッド２０が実装された裏面側とは反対側である表面側に対向するように設けられている。具体的には、バッテリ端子３０の一面側が各半導体チップ１０のソース電極１２にそれぞれ対向する面になっており、当該対向する面がはんだ９１を介してソース電極１２にそれぞれ直接接続される形態となっている。すなわち、バッテリ端子３０は半導体チップ１０のソース電極１２上に配置され、半導体チップ１０に重ね合わされた構造となっている。また、バッテリ端子３０は各半導体チップ１０のソース電極１２に接合されるため、各半導体チップ１０の共通端子、単一の部材となっている。
【００３０】
このようなバッテリ端子３０は各半導体チップ１０のソース電極１２に接合された際、バッテリ端子３０からチップ裏面側ダイパッド２０側を見たとき、ゲート電極１１とバッテリ端子３０とが重ならないように、バッテリ端子３０に切り欠き部３１が設けられた形態となっている。この切り欠き部３１によって、ゲート電極１１上が開放されているため、ゲート電極１１と制御ＩＣチップ５０とがワイヤ８１で接続可能となっている。
【００３１】
また、バッテリ端子３０の他面側は、モールド樹脂７０から露出するように封止されており、半導体チップ１０で発生した熱を半導体チップ１０の表面側から外部に放出するヒートシンクとしても機能する。当該バッテリ端子３０の材質としては、耐熱銅合金やＣｕ、Ａｌ、またはそれらの合金などが採用される。なお、バッテリ端子３０は本発明の共通端子フレームに相当する。
【００３２】
制御ＩＣ部ダイパッド４０は、接着剤４５で制御ＩＣチップ５０を固定する板部材である。また、制御ＩＣチップ５０は、外部のＥＣＵから入力される指令信号に基づいて、各半導体チップ１０のうちどのようなタイミングでどの半導体チップ１０をオンさせるか否かを制御するものである。このような制御ＩＣチップ５０として、例えばハイブリッドＩＣやモノシリックＩＣが採用される。
【００３３】
そして、制御ＩＣ電源端子６１、入力信号端子６２、出力信号端子６３、ＧＮＤ端子６４はワイヤ８２にて制御ＩＣチップ５０にそれぞれ接続されている。これら各端子６１〜６４は、各端子６１〜６４の先端が露出するようにモールド樹脂７０にて樹脂封止されている。なお、各端子６１〜６４は本発明の外部入力端子に相当する。以上が、本実施形態に係るマルチチップパッケージＳ１の構成である。
【００３４】
図２は、図１に示されるマルチチップパッケージＳ１を負荷であるグロープラグ１００に接続した場合の回路図である。この図に示されるように、マルチチップパッケージＳ１において、バッテリ端子３０は図示しないバッテリに接続され、各チップ裏面側ダイパッド２０は各グロープラグ１００に接続される。
【００３５】
制御ＩＣチップ５０は、制御ＩＣ電源端子６１から入力される電源によって作動し、入力信号端子６２から入力される信号に応じて各半導体チップ１０を駆動することとなる。すなわち、半導体チップ１０のオン／オフに従ってバッテリ端子３０に入力されるバッテリ電源をグロープラグへ通電させる。また、制御ＩＣチップ５０は、異常が発生した場合等に出力信号端子６３を介して外部にダイアグ信号を出力する。
【００３６】
以上説明したように、本実施形態では、各半導体チップ１０のソース電極１２に電気的に接続するバッテリ端子３０を１枚の板部材で構成し、当該バッテリ端子３０を各ソース電極１２にはんだ９１を介して直接接続したことが特徴となっている。
【００３７】
これにより、バッテリ端子３０を半導体チップ１０に重ね合わせた構造、すなわちソース電極１２上に配置させた構造とすることができるので、マルチチップパッケージＳ１の投影面積を小さくすることができる。したがって、マルチチップパッケージＳ１の小型化を図ることができる。
【００３８】
また、ソース電極１２とバッテリ端子３０とを直接接続しているため、ワイヤでソース電極１２とバッテリ端子３０とを接続する場合よりも接合面積を大きくすることができる。したがって、バッテリ端子３０から半導体チップ１０への通電を低抵抗で行うことができる。
【００３９】
さらに、バッテリ端子３０をヒートシンクとして用いているので、半導体チップ１０の裏面側のみならず表面側からも放熱することができ、ひいては半導体チップ１０の放熱性を向上させることができる。
【００４０】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。図３は、本発明の第２実施形態に係るマルチチップパッケージＳ１を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ断面図である。
【００４１】
図３（ｂ）に示されるように、本実施形態では、半導体チップ１０の表面側とバッテリ端子３０との間にはんだ９１を介して板状のプレート部材１１０が配置されている。このプレート部材１１０は、半導体チップ１０の熱を放熱するための放熱部材であり、いわゆるヒートシンクである。
【００４２】
また、プレート部材１１０は、半導体チップ１０のソース電極１２の平面サイズと同じになっている。そして、当該プレート部材１１０の一面側が、ソース電極１２上にはんだ９１を介して接合され、他面側がはんだ９１を介してバッテリ端子３０に接合されている。このようなプレート部材１１０の材質として、例えばＣｕが採用される。
【００４３】
このように、半導体チップ１０とバッテリ端子３０との間にプレート部材１１０を設けることで、半導体チップ１０のゲート電極１１と制御ＩＣチップ５０とのワイヤボンディングのスペースを確保することができる。すなわち、プレート部材１１０上にバッテリ端子３０を接合したとしても、プレート部材１１０の厚さによってゲート電極１１に接合されたワイヤ８１がバッテリ端子３０に触れないようにすることができる。つまり、ワイヤ８１とバッテリ端子３０との電気的な干渉を防止することもできる。
【００４４】
また、プレート部材１１０上にバッテリ端子３０を設置するだけであるので、バッテリ端子３０に図１に示される切り欠き部３１を設ける必要がなく、半導体チップ１０のソース電極１２に対する切り欠き部３１の位置決め等も必要なくなるため、バッテリ端子３０の接合工程を簡略化することができ、ひいてはマルチチップパッケージＳ１を製造しやすくすることができる。
【００４５】
（第３実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。上記各実施形態では、制御ＩＣチップ５０と各半導体チップ１０とがモールド樹脂７０でパッケージ化されたものについて示されているが、本実施形態では半導体チップ１０のみをパッケージ化したことが特徴となっている。
【００４６】
図４は、本発明の第３実施形態に係るマルチチップパッケージＳ２を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＣ−Ｃ断面図である。なお、図４（ｂ）ではワイヤ８３も断面で示してある。
【００４７】
図４（ａ）に示されるように、制御ＩＣ電源端子６１、入力信号端子６２、出力信号端子６３、ＧＮＤ端子６４と各半導体チップ１０のゲート電極１１とがそれぞれワイヤ８３にて接続されている。各端子６１〜６４、チップ裏面側ダイパッド２０の端子、バッテリ端子３０は、実装されやすいように先端がそれぞれ折り曲げられた形状になっている。そして、各端子６１〜６４の先端が露出するようにモールド樹脂７０で樹脂封止され、マルチチップパッケージＳ２が構成されている。
【００４８】
図５は、図４に示されるマルチチップパッケージＳ２を実装させるための回路基板１３０を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＣ’−Ｃ’断面図である。この図に示されるように、回路基板１３０には、当該回路基板１３０にマルチチップパッケージＳ２が実装される際、各端子６１〜６４やバッテリ端子３０が配置される場所にランド１３１がそれぞれ設けられている。このような回路基板１３０には、図示しない配線が形成されており、各端子に所望の信号入力がなされるようになっている。図示しない配線とは、例えばグロープラグ１００に接続される配線や、マルチチップパッケージＳ２の外部に用意された制御ＩＣチップ５０に接続される配線等を指す。
【００４９】
図６は、図４に示されるマルチチップパッケージＳ２を図５に示される回路基板１３０に実装した様子を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＣ’’−Ｃ’’断面図である。なお、図６（ｂ）ではワイヤ８３も断面で示してある。
【００５０】
図６に示されるように、各端子６１〜６４、チップ裏面側ダイパッド２０の端子、バッテリ端子３０ははんだ９２を介してランド１３１にそれぞれ接合される。このような状態でマルチチップパッケージＳ２は使用されることとなる。
【００５１】
以上のように、本実施形態では、マルチチップパッケージＳ２において、負荷をスイッチング駆動するための各半導体チップ１０のみをパッケージ化している。これにより、マルチチップパッケージＳ２を汎用化することができ、外部に設けられた制御ＩＣチップ５０の内容を変更することで、負荷をさまざまな状況に応じて制御できるようにすることができる。
【００５２】
また、マルチチップパッケージＳ２に制御ＩＣチップ５０を収納しないことで、パッケージ自体を小型化することができる。この場合、各半導体チップ１０にバッテリ端子３０を重ね合わせていることによっても、マルチチップパッケージＳ２を小型化することができ、各半導体チップ１０のオン時の抵抗を下げることができる。さらに、各半導体チップ１０の両面から放熱できることから、各半導体チップ１０の放熱性も向上させることができる。
【００５３】
（第４実施形態）
本実施形態では、第４実施形態と異なる部分についてのみ説明する。図７は、本発明の第４実施形態に係るマルチチップパッケージＳ２を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＤ−Ｄ断面図である。なお、図７（ｂ）ではワイヤ８３も断面で示してある。
【００５４】
図７に示されるように、バッテリ端子３０は、図４に示されるバッテリ端子３０のアウターリードが取り除かれた形態をなしている。すなわち、バッテリ端子３０は、モールド樹脂７０から露出する面が電極として機能することとなる。
【００５５】
図８は、図７に示されるマルチチップパッケージＳ２を実装させるための回路基板１３０を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＤ’−Ｄ’断面図である。図８（ａ）に示されるように、回路基板１３０上には各端子６１〜６４やチップ裏面側ダイパッド２０の端子に接続されるランド１３１の他にバッテリ端子３０に接続されるランド１３２が設けられている。当該ランド１３２は、モールド樹脂７０から露出するバッテリ端子３０の平面形状と同じ形状になっている。また、回路基板１３０には、ランド１３２を貫通する放熱ビア１３３が設けられている。
【００５６】
図９は、図７に示されるマルチチップパッケージＳ２を図８に示される回路基板１３０に実装した様子を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＤ’’−Ｄ’’断面図である。なお、図９に示される回路基板１３０は図８に示されるＤ’−Ｄ’断面図を示してある。また、図９（ｂ）ではワイヤ８３も断面で示してある。
【００５７】
図９に示されるように、各端子６１〜６４やチップ裏面側ダイパッド２０の端子がはんだ９２を介してランド１３１にそれぞれ接合される。この場合、バッテリ端子３０のアウターリードは存在しないため、図６に示されるよりも、実装される端子の数が減っている。また、図９（ｂ）に示されるように、はんだ９２を介してランド１３２上にバッテリ端子３０が接合されている。
【００５８】
このような状態でマルチチップパッケージＳ２が作動すると、半導体チップ１０で発生した熱はバッテリ端子３０を介してランド１３２側に放熱され、回路基板１３０に設けられた放熱ビア１３３を介して外部に放出される。これにより、バッテリ端子３０を回路基板１３０のランド１３２に直接接合しても、バッテリ端子３０の放熱性を確保することができる。
【００５９】
以上のように、バッテリ端子３０のアウターリードを廃止し、モールド樹脂７０から露出するバッテリ端子３０をランド１３２に直接接合することで、バッテリ端子３０とランド１３２との接合面積を確保でき、バッテリ端子３０とランド１３２との界面部分の抵抗を低減することができる。
【００６０】
（他の実施形態）
上記各実施形態では、バッテリ端子３０にバッテリ電源を供給していたが、各半導体チップ１０においてグランド端子を共通化できる場合、上記各実施形態で示されたバッテリ端子３０をグランド端子として用いることもできる。
【００６１】
上記各実施形態で用いられたはんだ９１、９２の代わりに導電性接着剤を採用することもできる。
【００６２】
上記第３、第４実施形態に示されたマルチチップパッケージＳ２に対し、第２実施形態に示されたプレート部材１１０を採用しても構わない。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１実施形態に係るマルチチップパッケージを示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図である。
【図２】図１に示されるマルチチップパッケージを負荷であるグロープラグに接続した場合の回路図である。
【図３】本発明の第２実施形態に係るマルチチップパッケージを示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ断面図である。
【図４】本発明の第３実施形態に係るマルチチップパッケージを示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＣ−Ｃ断面図である。
【図５】図４に示されるマルチチップパッケージを実装させるための回路基板を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＣ’−Ｃ’断面図である。
【図６】図４に示されるマルチチップパッケージを図５に示される回路基板に実装した様子を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＣ’’−Ｃ’’断面図である。
【図７】本発明の第４実施形態に係るマルチチップパッケージを示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＤ−Ｄ断面図である。
【図８】図７に示されるマルチチップパッケージを実装させるための回路基板を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＤ’−Ｄ’断面図である。
【図９】図７に示されるマルチチップパッケージを図８に示される回路基板に実装した様子を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＤ’’−Ｄ’’断面図である。
【図１０】従来のマルチチップパッケージを示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＥ−Ｅ断面図である。
【符号の説明】
【００６４】
１０…半導体チップ、２０…チップ裏面側ダイパッド、３０…バッテリ端子、６１…制御ＩＣ電源端子、６２…入力信号端子、６３…出力信号端子、６４…ＧＮＤ端子、７０…モールド樹脂、８１〜８３…ワイヤ。
【図１】
2008218688.tif 000003
【図２】
2008218688.tif 000004
【図３】
2008218688.tif 000005
【図４】
2008218688.tif 000006
【図５】
2008218688.tif 000007
【図６】
2008218688.tif 000008
【図７】
2008218688.tif 000009
【図８】
2008218688.tif 000010
【図９】
2008218688.tif 000011
【図１０】
2008218688.tif 000012