(57)【要約】【課題】消費電力の低減を実現した発光表示パネルの駆動装置を提供する。【解決手段】複数のデータラインおよび複数の走査ラインの交差位置に配され、それぞれに発光素子ＥＬＡ１、２と、発光素子を駆動する発光用駆動トランジスタＴＥＬＡ１、２と、発光素子の発光を維持する発光保持用コンデンサＣＡ１、２と、発光保持用コンデンサに電荷を蓄積する走査線用トランジスタＴＳＡ１、２と、発光保持用コンデンサの電荷を放電するリセット用トランジスタＴＣＡ１、２を備えた発光表示パネルの駆動装置において、走査ライン方向において各発光保持用コンデンサ間に配され、同一データラインにおける隣接走査ラインの画像データが発光データである場合に動作し、同一データラインにおける隣接走査ラインの発光保持用コンデンサ同士を並列接続する電荷回収用トランジスタＴＳＢ１、２を備える。【選択図】図２
2008122429.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータラインおよび複数の走査ラインの交差位置に配され、それぞれに、発光素子と、当発光素子を駆動する発光用駆動トランジスタと、当該発光用駆動トランジスタのゲートに接続されて前記発光素子の発光を維持する発光保持用コンデンサと、当該発光保持用コンデンサに電荷を蓄積する走査線用トランジスタと、前記発光保持用コンデンサに蓄積された電荷を放電して前記発光素子の発光を停止するリセット用トランジスタを備えたアクティブマトリックス型表示装置の発光表示パネルの駆動装置において、
走査ライン方向において前記各発光保持用コンデンサ間に配され、同一データラインにおける隣接走査ラインの画像データが何れも発光データである場合に動作し、同一データラインにおける隣接走査ラインの発光保持用コンデンサ同士を並列接続する電荷回収用トランジスタを備えることを特徴とする発光表示パネルの駆動装置。
【請求項２】
前記電荷回収用トランジスタの動作を制御する制御線を備えることを特徴とする請求項１に記載の発光表示パネルの駆動装置。
【請求項３】
前記発光素子が有機ＥＬであることを特徴とする請求項１または請求項２の何れかに記載の発光表示パネルの駆動装置。
【請求項４】
複数のデータラインおよび複数の走査ラインの交差位置に配され、それぞれに、発光素子と、当発光素子を駆動する発光用駆動トランジスタと、当該発光用駆動トランジスタのゲートに接続されて前記発光素子の発光を維持する発光保持用コンデンサと、当該発光保持用コンデンサに電荷を蓄積する走査線用トランジスタと、前記発光保持用コンデンサに蓄積された電荷を放電して前記発光素子の発光を停止するリセット用トランジスタを備えたアクティブマトリックス型表示装置の発光表示パネルの駆動方法において、
走査ライン方向において前記各発光保持用コンデンサ間に電荷回収用トランジスタを配し、同一データラインにおける隣接走査ラインの画像データが何れも発光データである場合に、前記電荷回収用トランジスタを動作して同一データラインにおける隣接走査ラインの発光保持用コンデンサ同士を並列接続することを特徴とする発光表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各画素毎に能動素子を備え、画素単位で表示制御を行うアクティブ型表示装置の発光表示パネルの駆動装置および駆動方法に関し、特に、消費電力を低減できる発光表示パネルの駆動装置および駆動方法に関するものである。
【背景技術】
【０００２】
従来より、有機ＥＬ素子を用いた表示パネルとして、マトリックス状に配列されたＥＬ素子のそれぞれに、例えば、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）で成る駆動素子を設けたアクティブマトリックス型表示パネルが知られている（例えば、特許文献１、特許文献２）。
【０００３】
図６は、このような発光表示パネルを備えるアクティブマトリックス型表示装置の基本構成を示し、図６中、符号１は、ガラス基板上に複数の画素（ＥＬ素子）をマトリックス状に配置した発光表示パネルを示している。この発光表示パネル１には、ソースドライバ２およびゲートドライバ３が接続され、更に、これらソースドライバ２およびゲートドライバ３には、制御用のコントローラ４が接続されている。
【０００４】
上記ソースドライバ２は、バスライン５ａを介してコントローラ４より供給されるシフトクロック、スタートパルス、ラッチパルス等の制御信号による駆動制御により、データバス５ｂを介してコントローラ４より供給される１水平走査に対応する画素毎の画像データを取り込むと共に、画素を構成する走査トランジスタ（図７参照）のソースに対して画像データに対するソース電圧を１列〜ｎ列に順次供給するように構成されている。
【０００５】
一方、ゲートドライバ３は、バスライン５ｃを介してコントローラ４より供給される走査シフトクロックや走査スタートパルス等の制御信号により、アドレス期間において各走査ライン（１ライン〜ｎライン）に対して択一的にゲート電圧を供給し、各走査ラインにゲートが接続された走査線用トランジスタ（図７参照）を順次オン動作させることにより、各画素に対応させて画像データを書き込むように動作する。
【０００６】
図７は、発光表示パネル１に設けた１画素分の駆動回路例を示し、有機ＥＬによる発光素子Ｄ１と、この発光素子Ｄ１を発光させる発光用駆動トランジスタＴｒ１と、この発光用駆動トランジスタＴｒ１のゲートに接続された発光保持用コンデンサＣ１と、発光保持用コンデンサＣ１に電荷を蓄積する走査線用トランジスタＴＲ２と、発光保持用コンデンサＣ１に蓄積された電荷を放電して発光素子Ｄ１の発光を停止するリセット用トランジスタＴｒ３を備えている。
リセット用トランジスタＴｒ３のゲートＧ（消去信号）、および走査線用トランジスタＴｒ２のゲートＧ（走査信号）は、上記したゲートドライバ３に接続され、走査線用トランジスタＴｒ２のソースＳ（データ線）は、上記したソースドライバ２に接続されている。
【０００７】
図７の構成では、アドレス期間において走査信号により走査線用トランジスタＴｒ２がＯＮすると、走査線用トランジスタＴｒ２を通してデータ線の電圧で発光保持用コンデンサＣ１がチャージ（画像データの書き込み）されるため、そのチャージ電圧により発光用駆動トランジスタＴｒ１がＯＮとなり、電流供給線を介して発光素子Ｄ１に発光保持用コンデンサＣ１のチャージ電圧に準じた電流が流れることにより、発光素子Ｄ１が発光する。
【０００８】
ところで、例えば、発光素子Ｄ１の発光時間制御による階調表示方式では、発光素子Ｄ１の発光と非発光の制御に発光時間の制御が加わるため、次のアドレス期間の前に発光保持用コンデンサＣ１に蓄積された電荷を放電（リセット）させ、発光素子Ｄ１の発光／非発光を明確に制御する必要がある。尚、発光保持用コンデンサＣ１の電荷を放電させないと、走査期間が経過して走査線用トランジスタＴｒ２がＯＦＦしても発光保持用コンデンサＣ１に蓄積された電荷により発光用駆動トランジスタＴｒ１がＯＮを維持するため発光素子Ｄ１が発光し続けることになり、よって、発光時間の制御による階調表示ができなくなる。
このため、従来では、次のアドレズ期間の前にリセット信号を供給してリセット用トランジスタＴｒ３をＯＮすることにより発光保持用コンデンサＣ１の電荷を放電し、発光素子Ｄ１を非発光とする制御が行われている。
【特許文献１】特開２００５−１０７００４号公報
【特許文献２】特開２００５−２９２２７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところが、このような制御形態は、以下のような問題点を有していた。
すなわち、上述の制御のように、１走査ラインの画像データの書き込み後、次の走査ラインの画像データを書き込む前に前走査ラインの画像データを消去（すなわち、発光保持用コンデンサＣ１の電荷を放電）すると、例えば、１ライン目のＡ列の画像データと２ライン目のＡ列の画素データが何れも発光データであって、２ライン目の発光保持用コンデンサＣ１へ同量の電荷がチャージされる場合でも、２ライン目の画像データ書き込みの際に１ライン目のＡ列の発光保持用コンデンサＣ１の電荷を２ライン目のＡ列の発光保持用コンデンサＣ１への電荷チャージに利用することができず、チャージ電荷を有効に利用できないという問題である。
【００１０】
本発明は、このような従来の駆動装置の問題点に鑑みなされたもので、隣接走査線の画像データが何れも発光データである場合、同一データラインにおいて、発光保持用コンデンサに蓄えられた電荷を次の走査ラインの発光素子の発光に活用することにより、消費電力の低減化を実現した発光表示パネルの駆動装置および駆動方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
すなわち、請求項１に記載の発明は、複数のデータラインおよび複数の走査ラインの交差位置に配され、それぞれに、発光素子と、当発光素子を駆動する発光用駆動トランジスタと、当該発光用駆動トランジスタのゲートに接続されて前記発光素子の発光を維持する発光保持用コンデンサと、当該発光保持用コンデンサに電荷を蓄積する走査線用トランジスタと、前記発光保持用コンデンサに蓄積された電荷を放電して前記発光素子の発光を停止するリセット用トランジスタを備えたアクティブマトリックス型表示装置の発光表示パネルの駆動装置において、
走査ライン方向において前記各発光保持用コンデンサ間に配され、同一データラインにおける隣接走査ラインの画像データが何れも発光データである場合に動作し、同一データラインにおける隣接走査ラインの発光保持用コンデンサ同士を並列接続する電荷回収用トランジスタを備えることを特徴としている。
【００１２】
また、請求項２に記載の発明は、請求項１に記載の発光表示パネルの駆動装置において、前記電荷回収用トランジスタの動作を制御する制御線を備えることを特徴としている。
【００１３】
また、請求項３に記載の発明は、請求項１または請求項２の何れかに記載の
発光表示パネルの駆動装置において、前記発光素子が有機ＥＬであることを特徴としている。
【００１４】
また、請求項４に記載の発明は、複数のデータラインおよび複数の走査ラインの交差位置に配され、それぞれに、発光素子と、当発光素子を駆動する発光用駆動トランジスタと、当該発光用駆動トランジスタのゲートに接続されて前記発光素子の発光を維持する発光保持用コンデンサと、当該発光保持用コンデンサに電荷を蓄積する走査線用トランジスタと、前記発光保持用コンデンサに蓄積された電荷を放電して前記発光素子の発光を停止するリセット用トランジスタを備えたアクティブマトリックス型表示装置の発光表示パネルの駆動方法において、走査ライン方向において前記各発光保持用コンデンサ間に電荷回収用トランジスタを配し、同一データラインにおける隣接走査ラインの画像データが何れも発光データである場合に、前記電荷回収用トランジスタを動作して同一データラインにおける隣接走査ラインの発光保持用コンデンサ同士を並列接続することを特徴としている。
【発明の効果】
【００１５】
本発明によれば、同一データラインにおける隣接走査ラインの画像データが何れも発光データである場合に、隣接走査ラインの発光保持用コンデンサ同士を並列接続することにより、前走査ラインの発光保持用コンデンサの電荷の約半分を次走査ラインの発光保持用コンデンサの電荷チャージに利用できるため、その分、無駄な電力消費を最小限に抑えることができ、これにより、消費電力の低減化を図ることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態を図面に基づいて説明する。
【００１７】
図１は、本発明が適用されたアクティブマトリックス型表示装置の構成を示し、ガラス基板上に複数の画素をマトリックス状に配置した発光表示パネル１と、この発光表示パネル１に接続されたソースドライバ２およびゲートドライバ３と、これらソースドライバ２およびゲートドライバ３を制御するコントローラ４とを備える。当アクティブマトリックス型表示装置は、図６に示す従来型とほぼ同様の構成であるが、コントローラ４よりバスライン５ｄを介してソースドライバ２に走査シフトクロックと走査スタートパルス等の制御信号が供給されている点が相違している。尚、図１において、図６と共通する部分は同一の符号を用いた。
【００１８】
先ず、図３、図４に基づいて、上記アクティブマトリックス型表示装置のゲートドライバ３およびソースドライバ２の構成と動作を説明する。
【００１９】
ゲートドライバ３は、図３に示すように、シフトレジスタ６により構成されている。このシフトレジスタ６には、図１のコントローラ４からのバスライン５ｃを介して走査用のシフトクロック、および走査用のスタートパルスが供給され、走査信号ＳＣＡＮ１Ａ、ＳＣＡＮ２Ａ・・・、および消去信号ＣＬＲ１、ＣＬＲ２・・・を走査用のシフトクロック毎（すなわち、１走査毎）に順次出力し、れぞれ後述する発光表示パネル１の走査線用トランジスタＴＳＡ１、ＴＳＡ２・・・、およびリセット用トランジスタＴＣＡ１、ＴＣＡ２・・・のゲートＧに供給する。
【００２０】
他方、ソースドライバ２は、図４に示すように、第１シフトレジスタ７、第１ラッチ回路８、第２ラッチ回路９、比較回路１０、レベルシフタ１１、ＡＮＤゲート１３列、第２シフトレジスタ１２等で構成される。
【００２１】
第１シフトレジスタ７には、コントローラ４からバスライン５ａを介して走査用のスタートパルスと画素用のシフトクロックが、またデータバス５ｂを介してシリアルな画像データが供給される。また、第１ラッチ回路８、第２ラッチ回路９には、コントローラ４よりバスライン５ａを介してラッチパルスが供給される。また、第２シフトレジスタ１２には、コントローラ４よりバスライン５ｄを介して１走査毎に発生するシフトクロックとスタートパルスが供給される。
【００２２】
この第２シフトレジスタ１２は、上述したゲートドライバ３のシフトレジスタ６と同じタイミングで動作し、１走査毎に走査タイミング信号Ｔ１、Ｔ２・・・が順次出力される。従って、ゲートドライバ３のシフトレジスタ６からのＳＣＡＮ信号を当第２シフトレジスタ１２の走査タイミング信号Ｔ１、Ｔ２・・・の代用として用いてることも可能である。
【００２３】
上記構成のソースドライバ２では、第１シフトレジスタ７においてデータバスからのシリアル画像データが、１画素毎に発生するシフトクロックにより順次保存され、パラレルデータに変換され、このパラレル画像データがラッチパルスにより第１ラッチ回路８（例えば、フリップフロップで構成）に保存される。
第１ラッチ回路８に保持された画像データは、レベルシフタ１１を介して所定の電圧に変換され、後述する発光表示パネル１の各データ線に供給される。尚、本実施形態では、第１ラッチ回路８からの画像データは、上記レベルシフタ１１において発光（ＯＮ）、または非発光（ＯＦＦ）の２値レベルに変換される。
【００２４】
また、第１ラッチ回路８に保持された画像データは、次の走査期間のラッチパルスのタイミングで第２ラッチ回路９に保持される。比較回路１０では、第１ラッチ回路１に保持された画像データ（例えば、２ライン目の画像データ）と第２ラッチ回路９に保持された画像データ（１ライン目の画像データ）が比較され、両者が一致した場合に一致信号Ｓが出力される。
【００２５】
ＡＮＤゲート１３では、比較回路１０からの一致信号Ｓと第２シフトレジスタ１２からの走査タイミング信号Ｔ１、Ｔ２・・・の論理積がなされて制御信号ＳＣＡＮ１Ｂ、ＳＣＡＮ２Ｂ・・・が出力され、後述する発光表示パネルの電荷回収用トランジスタＴＳＢ１、ＴＳＢ２・・のゲートに供給される。
【００２６】
次に、図２に基づいて本実施形態による発光表示パネルの駆動装置について説明する。
【００２７】
図２は、発光表示パネルにおいて、同一データライン（例えば、Ａ列）における走査ライン方向の２つの画素Ｐｘ１、Ｐｘ２に対応する駆動装置の構成を示している。
【００２８】
図２に示すように、１ライン目のＡ列の画素Ｐｘ１は、有機ＥＬ素子で成る発光素子ＥＡ１と、この発光素子ＥＡ１を駆動する発光用駆動トランジスタＴＥＬＡ１と、上記発光素子ＥＡ１の発光を維持する発光保持用コンデンサＣＡ１と、この発光保持用コンデンサＣＡ１に電荷を蓄積する走査線用トランジスタＴＳＡ１と、発光保持用コンデンサＣＡ１に蓄積された電荷を放電して発光素子ＥＡ１の発光を停止（非発光）するリセット用トランジスタＴＣＡ１とを備える。
【００２９】
走査線用トランジスタＴＳＡ１のゲートＧには１ライン目の走査信号ＳＣＡＮ１Ａ線が接続され、ドレインＤにはＡ列目のデータ線が接続され、ソースＳは発光用駆動トランジスタＴＥＬＡ１のゲートＧに接続されると共に、リセット用トランジスタＴＣＡ１のドレインＤと発光保持用コンデンサＣＡ１の一端が接続されている。また、リセット用トランジスタＴＣＡ１のゲートＧには１ライン目の消去信号ＣＬＲ１線が接続され、ソースＳはグランドに接続されている。
また、発光用駆動トランジスタＴＥＬＡ１のドレインＤは発光素子ＥＡ１のカソードに接続され、ソースＳは発光保持用コンデンサＣＡ１の他端に接続されると共に、グランドに接続されている。また、発光素子ＥＡ１のアノードは電流供給線に接続されている。
【００３０】
尚、２ライン目のＡ列の画素Ｐｘ２の回路構成も、上記１ライン目の回路構成ど同様であり、説明を省略する。
【００３１】
上記構成の回路は、図７に示した駆動回路と機能的にはほぼ同じであるが、本実施形態の場合、１ライン目の発光保持用コンデンサＣＡ１と２ライン目の発光保持用コンデンサＣＡ２との間に電荷回収用トランジスタＴＳＢ１が設けられている点が相違している。
この電荷回収用トランジスタＴＳＢ１のゲートＧには、１ライン目の制御信号ＳＣＡＮ１Ｂ線が接続され、ドレインＤは発光保持用コンデンサＣＡ１の１端（発光用駆動トランジスタＴＥＬＡ１のゲート接続側）に接続され、ソースＳは２ライン目の電荷回収用トランジスタＴＳＢ２のドレインＤに接続されると共に、同ラインの発光保持用コンデンサＣＡ２の一端（発光用駆動トランジスタＴＥＬＡ２のゲート接続側）に接続されている。
また、２ライン目の電荷回収用トランジスタＴＳＢ２のゲートＧには、２ライン目の制御信号ＳＣＡＮ２Ｂ線が接続されている。上記構成の駆動回路は、発光表示パネル上の全ての画素対して設けられている。
【００３２】
次に上記構成の駆動装置の動作を図５のタイミング図に基づいて説明する。
【００３３】
先ず、１ライン目、Ａ列の画像データ書き込み（すなわち、発光素子ＥＬＡ１の発光）を行うためにゲートドライバ３より走査信号ＳＣＡＮ１Ａが供給（ＯＮ）されると、走査線用トランジスタＴＳＡ１がＯＮとなり、発光保持用ＣＡ１にデータ線（画像データ）に与えられた電圧に応じた電荷がチャージされ、そのチャージ電圧により発光用駆動トランジスタＴＥＬＡ１がＯＮとなり、電流供給線を介して発光素子ＥＬＡ１に電流が流れ、発光素子ＥＬＡ１は発光する。
【００３４】
次に、通常時は、２ライン目の画像データを書き込む前に、ゲートドライバ３からの消去信号ＣＬＲ１により、リセット用トランジスタＴＣＡ１がＯＮして発光保持用コンデンサＣＡ１に蓄積されている電荷がクリアされるが、２ライン目の画像データと１ライン目の画像データが何れも発光データである場合は、図示のように、上記消去信号ＣＬＲ１が供給される前に、先ず、ソースドライバ２より制御信号ＳＣＡＮ１Ｂが供給される。
【００３５】
この制御信号ＳＣＡＮ１Ｂにより電荷回収用トランジスタＴＳＢ１がＯＮすると、この電荷回収用トランジスタＴＳＢ１を通して１ライン目の発光保持用コンデンサＣＡ１と２ライン目の発光保持用コンデンサＣＡ２が並列接続状態となされ、発光保持用コンデンサＣＡ１に蓄積されている電荷量の約１／２が２ライン目の発光保持用コンデンサＣＡ２へと移動する。
【００３６】
この後、上記消去信号ＣＬＲ１が供給され、リセット用トランジスタＴＣＡ１がＯＮされることにより、発光保持用コンデンサＣＡ１の残電荷がリセット用トランジスタＴＣＡ１を通して放電され、これにより、発光用駆動トランジスタＴＥＬＡ１がＯＦＦし、発光素子ＥＬＡ１は非発光となる。
【００３７】
次に、２ライン目の画像データ書き込みのためにソースドライバ２より走査信号ＳＣＡＮ２Ａが供給されると、走査線用トランジスタＴＳＡ２がＯＮとなり、上記同様、発光保持用ＣＡ２に電荷がチャージされる。
【００３８】
この時、発光保持用コンデンサＣＡ２には、既に１ライン目の発光保持用コンデンサＣＡ１より約１／２の電荷が移動されており、よって、発光保持用コンデンサＣＡ２には、残りの約１／２の量の電荷がチャージされることになる。発光保持用コンデンサＣＡ２に不足分の電荷量がチャージされると、そのチャージ電圧により、発光用駆動トランジスタＴＥＬＡ２がＯＮとなり、電流供給線を介して発光素子ＥＬＡ２に電流が流れ、発光素子ＥＬＡ２は発光する。上述したように、この時、１ライン目の発光素子ＥＬＡ１は既に非発光となされている。
【００３９】
以上のようにして、３ライン目以降も上記同様の画像データ書き込み動作が繰り返し行われる。また、本実施形態では、Ａ列のみの動作を説明したが、同ラインの他の列においても同様の書き込み動作が行われる。
【００４０】
以上、本実施形態による発光表示パネルの駆動装置では、同一データラインにおける隣接走査ラインの画像データが何れも発光データである場合に、隣接走査ラインの発光保持用コンデンサ同士を並列接続することにより、前走査ラインの発光保持用コンデンサの電荷の半分を次走査ラインの発光保持用コンデンサの電荷チャージに利用できるため、無駄な電力消費を最小限に抑えることができ、その分、消費電力の低減化を図ることができる。
【図面の簡単な説明】
【００４１】
【図１】本発明によるアクティブマトリックス型表示装置の構成を示すブロック図。
【図２】本発明による発光表示パネルの駆動装置の回路構成を示す図。
【図３】本発明によるゲートドライバの構成を示す図。
【図４】本発明によるソースドライバの構成を示す図。
【図５】図２の発光表示パネルの駆動装置の動作を示すタイミング図。
【図６】従来のアクティブマトリックス型表示装置の基本構成を示すブロック図。
【図７】図６に示す発光表示パネルに配列された１画素に対応する駆動回路の一例を示す図。
【符号の説明】
【００４２】
ＥＬＡ１、ＥＬＡ２  発光素子
ＴＥＬＡ１、ＴＥＬＡ２  発光用駆動トランジスタ
ＣＡ１、ＣＡ２  発光保持用コンデンサ
ＴＳＡ１、ＴＳＡ２  走査線用トランジスタ
ＴＣＡ１、ＴＣＡ２  リセット用トランジスタ
ＴＳＢ１、ＴＳＢ２  電荷回収用トランジスタ
【図１】
2008122429.tif 000003
【図２】
2008122429.tif 000004
【図３】
2008122429.tif 000005
【図４】
2008122429.tif 000006
【図５】
2008122429.tif 000007
【図６】
2008122429.tif 000008
【図７】
2008122429.tif 000009