(57)【要約】【課題】使用中に電子放出素子が短絡しても点欠陥に留めて線欠陥になることを防止する。【解決手段】信号配線１３と走査配線１５は交差し、交差した走査配線１５の開口凹部に電子放出素子１６が形成されている。この電子放出素子１６の上部電極５１は、給電狭小部５２を介して隣接する走査配線（図では上の走査配線）に接続される。走査配線１５には、逆テーパ状の非導通片２６と順テーパ状の導通片６６が形成されており、この導通片６６と順テーパ部６５によって、走査配線１５と電子放出素子１６とが接続されている。なお、上部電極５１と給電狭小部５２は、表示領域全面に蒸着される上部電極膜５０にて形成される。【選択図】図３
2008147120.tif 000002
【特許請求の範囲】
【請求項１】
一方の基板上に交差状に配置した複数の走査配線と複数の信号配線と、前記走査配線と信号配線との交差部に配置した電子放出素子と、前記一方の基板に対向した他方の基板上に電子放出素子から放出される電子ビームで発光する蛍光体とを備えた発光型表示装置において、
前記走査配線に、順テーパ状の導通片と逆テーパ状の非導通片とを設け、前記導通片と前記電子放出素子の上部電極との間に、隣接する走査配線の非導通片で囲まれた給電狭小部を設けることを特徴とする発光型表示装置
【請求項２】
前記給電狭小部を、鍵状又はジグザグ状とすることを特徴とする請求項１に記載の発光型表示装置
【請求項３】
前記給電狭小部は、前記電子放出素子の上部電極を蒸着して形成する際に、同時に形成されることを特徴とする請求項１に記載の発光型表示装置
【請求項４】
前記給電狭小部の抵抗は、前記電子放出素子の上部電極のシート抵抗の２〜５０倍であることを特徴とする請求項１に記載の発光型表示装置
【請求項５】
前記給電狭小部の抵抗は、前記電子放出素子の微分抵抗よりも高い値となるようにし、前記電子放出素子が短絡しても点欠陥に留めて、線欠陥になるのを防止することを特徴とする請求項１に記載の発光型表示装置
【請求項６】
前記給電狭小部の一部又は全部が、レーザなどで除かれて高抵抗化されることにより、前記走査配線から切り離されて点欠陥となることを特徴とする請求項１に記載の発光型表示装置
【請求項７】
前記給電狭小部の抵抗を、ガンマ特性に合わせて変えることを特徴とする請求項１に記載の発光型表示装置
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配置された複数の平面電子源の冷陰極から放出された電子ビームにて蛍光面を発光させ，画像を表示する発光型表示装置に関する。
【背景技術】
【０００２】
平面電子源の１つであるＭＩＭ(Metal Insulator Metal)電子源を用いた表示装置は、ＭＩＭ電子源のＩＶ特性（電流−電圧特性）のしきい特性により、そのダイオード電流とエミッション電流を制御して発光強度を制御している。その表示パネルの輝度均一性を得るためには、画素間の均一性を５％以下にする必要があり、表示パネルのしきい電圧Ｖｔｈは１０ｍＶ以下で一定であることが必要である。そのため、ＭＩＭ電子源の絶縁膜の均一性、上部電極の均一性が求められる。しかしながら、プロセスの均一性には限界があり、駆動回路での均一化が必要である。これは同じ電流駆動型のＳＥＤ(Surface Electron emission Display)電子源でも同様に要求される。
【０００３】
電流駆動型の表示パネルの連続点灯寿命試験では、１つの画素欠陥が線欠陥となって表示される。画素の短絡欠陥が発生すると、走査配線と信号配線の抵抗が低いために縦横の十文字状の非点灯ラインが生じる。このような画素短絡欠陥が使用中の信頼性での大きなボトルネックとなっている。
【０００４】
画素としての電子源の信頼性を確立するためには、電子源の改良による信頼性向上と万一短絡故障が発生しても線欠陥にならないようなフェイルセーフの画素構造が必要である。さらに、製造時に短絡部分を検査して、点欠陥とするための欠陥修正が必要である。
【０００５】
下記特許文献１には、ＭＩＭ電子源の行配線とＭＩＭ上部電極間に、上部電極層を用いた画素抵抗を形成し、その抵抗値をＭＩＭ電子源の微分抵抗よりも小さくすることにより、駆動回路の出力インピーダンスがばらついても表示輝度はばらつかないようにすること、その抵抗値を出力インピーダンスの１０倍以上とすることにより、出力インピーダンスにバラツキがあっても表示バラツキを抑えること、ＭＩＭ電子源が短絡しても線状欠陥を点欠陥に抑えることが開示されている。
【０００６】
下記特許文献２には、ＭＩＭ電子源の列電極と上部電極間に抵抗を形成し、その抵抗値を列電極駆動回路の出力インピーダンスの１０倍以上とすることによりＭＩＭ電子源が短絡しても線状欠陥を点欠陥に抑えることが開示されている。
【０００７】
下記特許文献３には、スピント型電子源の走査配線と信号配線の間に、アルミ合金からなる枝配線を用いて接続することが開示されている。
【特許文献１】特開２００１−７６６４９号公報
【特許文献２】特開２００１−２５６９０７号公報
【特許文献３】特開２００１−３５４２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記特許文献２，３では、抵抗を形成するために専用の薄膜層の形成、加工工程を追加する必要があり、プロセスが複雑になる。また、コストが増大する。上記特許文献１では、上部電極を抵抗として用いるため簡略だが、抵抗部分の形状について明確に示していない。
【０００９】
そこで、本発明は、使用中に電子源が短絡しても点欠陥に留めて線欠陥になることを防止し、製造時に発見した点欠陥を切り離すことにより、プロセスを複雑にすることなく信頼性の高い発光型表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、電子源の上部電極と走査配線とを接続するために、走査配線に、順テーパ状の導通片と逆テーパ状の非導通片とを設け、走査配線の導通片と電子源の上部電極との間に、隣接する走査配線の非導通片で囲まれた給電狭小部を設けることを特徴とする。
【００１１】
この給電狭小部は、電子源の上部電極を形成する際に、上部電極と同じ材質にて同時に形成され、電子源への画素抵抗となる。
【００１２】
この給電狭小部の抵抗は、上部電極のシート抵抗の２〜５０倍とすることができる。また、この抵抗は、電子源の微分抵抗よりも高い値となるようにし、電子源が短絡しても点欠陥に留めて、線欠陥になるのを防止し、信頼性を向上することができる。また、この抵抗をテレビ規格のガンマ特性に合わせることで、ガンマ補正回路を省略することができる。
【００１３】
なお、製造時の短絡検査にて欠陥画素を発見した場合には、レーザなどで給電狭小部の一部又は全部を除いて高抵抗化することにより、製造時に欠陥画素を走査配線から切り離して点欠陥とすることができ、信頼性が維持される。
【発明の効果】
【００１４】
本発明によると、給電狭小部による画素抵抗の電流制限によりＩＶ特性を画素抵抗の負荷曲線に近づけることができ、電子源のＩＶ特性の変動を緩和して電流変動を抑制できる。このＩＶ特性の変動を抑制することにより、表示の輝度ムラを抑制でき、表示品質が高い表示装置を得ることができる。また、電子源のバラツキに対する尤度が向上するので、製造歩留まりが高まり、製造コストが低減できる。
【００１５】
また、給電狭小部が細長の形状となるので、この部分をレーザなどで選択的に容易に蒸発させ、欠陥画素を走査線から切り離することができる。したがって、製造時検査で判明した画素の欠陥を高速に、作業尤度が高く非通電状態にすることができ、製造歩留まりを高めることができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を用いて、本発明の実施例を説明する。
【実施例１】
【００１７】
図１は、本発明に係る発光型表示装置の構成図である。図１において、外部から入力される画像信号１１は、信号配線駆動回路１２に入力され、信号配線駆動回路１２は、画像信号１１に応じて信号配線１３を同時に駆動する。また、走査配線駆動回路１４は、画像信号１１中の同期信号に応じて走査配線１５を順に駆動する。
【００１８】
カソード基板１０上に形成された走査配線１５と信号配線１３との交差部には、マトリックス状に画素となる電子源（電子放出素子）１６が接続されている。走査配線駆動回路１４で選択された走査配線１５に接続されている電子放出素子１６に、信号配線駆動回路１２から信号配線１３に画像信号を印加することによって、電子放出素子１６から電子が放出され、アノード基板２０に形成された蛍光体が発光して、画像を表示することができる。なお、アノード基板２０には、電子を加速するためのアノード電源１７から高電圧が印加されている。また、カソード基板１０とアノード基板２０とは、シール部１８にて真空封止されている。
【００１９】
図２は、図１に示す発光型表示装置の１画素分の内部断面図である。図２において、カソード基板１０には、電子放出素子１６の下部電極となるＡｌの信号配線１３が形成され、その上には、電子放出素子１６の絶縁層２１を形成するＡＯ(Anode Oxide)膜からなる層間絶縁膜２２、ＳｉＮ膜２３、Ｃｒ膜２４が順次形成され、このＣｒ膜２４上には、Ａｌの走査配線１５、Ｃｒ膜２５、電子放出素子１６の上部電極５１となる上部電極膜５０が順次形成される。
【００２０】
この上部電極膜５０は、走査配線１５を覆い、走査配線１５と電子放出素子１６の上部電極５１とを、走査配線１５の順テーパ状の導通片上の給電狭小部５２を介して、接続している。なお、上部電極膜５０は、隣接する走査配線の逆テーパ状（オーバーハング）の非導通片２６によって、段切れされている。
【００２１】
アノード基板２０には、黒色層（ブラックマトリクス）３１の開口部に配置した蛍光体３２の周囲に、黒色層３１の開口部よりも広い開口を有するアノード隔壁３３が設けられている。また、蛍光体３２の発光を前方に効率よく取り出して輝度を高めるためのメタルバック３４を設ける。
【００２２】
カソード基板１０とアノード基板２０とは、スペーサ４１のスペーサ接合部材４２で接合されて、スペーサ４１で所定の間隔と真空に対する強度が保持されている。このようにして、電子放出素子１６から放出された電子ビーム４３が蛍光体３２を発光させる。
【００２３】
図３は、図１に示す発光型表示装置の９画素分の内部平面図である。図３において、信号配線１３と走査配線１５は交差し、交差した走査配線１５の開口凹部に電子放出素子１６が形成されている。この電子放出素子１６の上部電極５１は、給電狭小部５２を介して隣接する走査配線（図３では上の走査配線）に接続される。走査配線１５には、逆テーパ状の非導通片２６と順テーパ状の導通片６６が形成されており、この導通片６６と順テーパ部６５によって、走査配線１５と電子放出素子１６とが接続されている。なお、上部電極５１と給電狭小部５２は、表示領域全面に蒸着される上部電極膜５０にて形成される。
【００２４】
図４は、上部電極膜５０の３画素分の平面図である。図４において、上部電極膜５０は、走査配線を覆う部分１５’と上部電極５１と幅Ｗ長さＬの給電狭小部５２とからなり、水平方向に伸びて、垂直方向に繰り返して形成されている。
【００２５】
図５は、図３に示す発光型表示装置の１画素分の内部断面図であって、同図（ａ）は、図３中のＡ−Ａ’断面図、同図（ｂ）は、図３中のＢ−Ｂ’断面図、同図（ｃ）は、図３中のＣ−Ｃ’断面図である。図５に示す符号はこれまで説明してきたものと同じである。
【００２６】
図５（ａ）において、上部電極膜５０は、隣接する走査配線１５の非導通片２６で段切れされ、幅Ｗの給電狭小部５２が形成されている。図５（ｂ）においても、上部電極膜５０は、隣接する走査配線１５の非導通片２６で段切れされ、電子放出素子１６の上部電極５１が形成されている。この電子放出素子１６は、隣接する走査配線１５の凹部に形成されている。図５（ｃ）は、図２に示すカソード基板１０の部分の断面図と同じものであり、走査配線を覆う部分１５’と上部電極５１と長さＬの給電狭小部５２が形成されている。
【００２７】
図１２は、従来の発光型表示装置の３画素分の内部平面図であって、本実施例の図３に対応するものである。図１２と図３との相違点は、走査配線と画素との接続を、図３においては、画素毎の給電狭小部５２で行うのに対して、図１２においては、各画素共通の順テーパ部６５で行っている点である。
【００２８】
図１２において、上部電極膜５０は、表示領域全面に蒸着され走査配線１５の非導通片２６で段切りされている。走査配線１５の導通片６６と順テーパ部６５によって、各電子放出素子１６に共通の上部電極５１が走査配線１５に接続されている。
【００２９】
このように、本実施例と図１２に示す従来例では、走査配線１５から電子放出素子１６への電流経路の形状が異なる。従来例では、電子放出素子１６と向かい合う走査線配線１５は、幅広い上部電極膜５０で接続されており、低抵抗で給電される。
【００３０】
本実施例では、上部電極５１の経路が、隣接する走査配線１５の凹部の給電狭小部５２において幅が狭くなっており、この給電狭小部５２の抵抗値は、上部電極膜５０のシート抵抗と給電狭小部５２の長さ（Ｌ）／幅（Ｗ）で定義するアスペクト比との積になり、従来例のものよりも高い。多くの表示装置は、画素の縦横長さの比は、モノクロ画素は概ね１対１又はカラー画素では１対３であるので、給電狭小部５２のアスペクト比は１：２０から２０：１程度の範囲である。上部電極膜５０は、Ｉｒ／Ｐｔ／Ａｕからなる合計膜厚２ｎｍから２０ｎｍの積層薄膜であり、そのシート抵抗は１００〜５０００Ωであるので、給電狭小部５２の抵抗値は５Ωから１００ｋΩである。このように、給電狭小部５２の抵抗を介して、走査配線１５から電子放出素子１６に給電される。この給電抵抗を画素抵抗と呼ぶ。
【００３１】
図６は、図１に示す発光型表示装置の内部の等価回路図である。図６において、走査配線１５からの電流は、画素抵抗６０と電子放出素子１６を経て、信号配線１３に流れる。
【００３２】
この画素抵抗６０の効果を図７に示す。図７は、ＭＩＭ電子放出素子のＩＶ特性図である。図７に示すＲP無しの従来例では、画素抵抗が非常に低いので、ＭＩＭ電子放出素子そのものが示すＦＮ（ファウラーノルトハイムのトンネル電流特性）特性となる。電圧と共に電流がしきい値Ｖｔｈを有する指数関数で増大するため，グラフの傾きが高く、また、しきい値Ｖｔｈの若干の変動により同じ電圧でも大幅に電流が増大する。実際の画素では、画素毎にしきい値Ｖｔｈはバラツキを生じる。また、電流の変動はエミッション電流の変動となるので、画素毎に輝度がバラツキ、表示不良、製造歩留まりの原因となっている。しきい値Ｖｔｈは、酸化膜の膜厚のムラや、上部電極の膜厚、組成などによるため、バラツキをなくすことはできない。また、試作したところ、輝度変動２％に相当するしきい値Ｖｔｈの変動は１０ｍＶ程度であることが判明した。この値以下は製造方法の改善では達成は困難である。
【００３３】
図７に示すＲP有りの本実施例では、ＩＶ特性が、図中に点線で示すように、しきい値Ｖｔｈを原点とする抵抗の負荷直線に漸近するので、グラフの傾きが小さくなっている。これによって、しきい値Ｖｔｈが若干変動しても電流の変動が少ない。特に、電流が高いほど抵抗負荷直線に漸近するので、電流の変動が少なくなる。表示においては、輝度が高いほど、電流バラツキが小さくなるので、明るい画面の輝度ムラが軽減される。こうして、ＭＩＭ電子放出素子のしきい値Ｖｔｈの変動に対して電流の変動が抑制でき、表示輝度の均一性に優れた表示が達成され、製造歩留まりが向上する。
【実施例２】
【００３４】
図８は、図４に対応する上部電極膜５０の３画素分の平面図である。図８において、上部電極膜５０は、走査配線を覆う部分１５’と上部電極５１と鍵状又はジグザグ状の給電狭小部５２とからなり、水平方向に伸びて、垂直方向に繰り返して形成されている。
【００３５】
本実施例では、画素抵抗を高くするため、給電狭小部５２の形状を鍵状又はジグザグ形状にすることで、同じ面積で配線経路の幅をより狭く、長さがより長いパタンを形成することができる。本実施例のアスペクト比は１：２０〜１：４０程度は形成できる。上部電極膜５０はＩｒ／Ｐｔ／Ａｕからなる合計膜厚２ｎｍから２０ｎｍの積層薄膜であり、そのシート抵抗は１００〜５０００Ωであるので、給電狭小部５２の抵抗として２ｋΩから２００ｋΩが形成できる。
【００３６】
図９は、ＭＩＭ電子放出素子のＩＶ特性図である。ダイオード電流は電圧に対し指数関数で増大する。傾きは電圧１Ｖ当たり約１００倍である。したがって、電流の５％変化に対応するしきい値Ｖｔｈシフトは指数関数的に約１０ｍＶである。
【００３７】
また、このＭＩＭ電子放出素子に画素抵抗を直列に接続した場合のＩＶ特性図を図１０に示す。図１０において、画素抵抗は、０Ω、５ｋΩ、１０ｋΩの場合であり、各々の傾きは０．２４ｍＡ／Ｖ、０．１１ｍＡ／Ｖ、０．０７１ｍＡ／Ｖとなっており、傾きは５０〜７０％程度低減された。また、しきい値Ｖｔｈが５０ｍＶ変動した場合のＩｄ変化量を試算すると、各々２０％、８％、３％である。したがって、画素抵抗が、５ｋΩ以上、より好ましくは１０ｋΩ以上であると電流変動が低減できる。
【実施例３】
【００３８】
本実施例の特徴は、画素抵抗を制御することにより、階調表示特性にあたるエミッション電流の印加電圧依存性をテレビに適した特性となるようにした点にある。
【００３９】
一般の表示デバイスにおける階調特性は、γ特性と呼ばれており、特性値としてγ値で表される。これは、映像信号電圧対発光輝度のグラフを両対数グラフで表した場合の、中間調領域のグラフの傾きとして定義される。テレビにおけるγ特性は、表示デバイスの代表であるＣＲＴの特性をもとに定義されており、室内光ではγ＝２．２、コントラストが高い暗室では＝２．７と放送規格などで定められている。表示デバイスのγ値が２．２〜２．７から大きく離れる場合は、撮影した映像が正しく階調表現できないため、表示品質が低下する欠点がある。特に、デジタル階調された映像信号を表示する場合には、表示デバイスのγ特性が規格値と大きく異なる場合はγ補正が必要であるが、暗部での量子化歪が目立ち表示画質の低下が大きい。
【００４０】
本実施例では、画素抵抗の値を調整することにより、ＭＩＭ素子特性のガンマを下げ、γ値を規格値に調整することができる。γ特性と画素抵抗の関係を図１１に示す。横軸に映像電圧、縦軸に表示輝度と比例関係にあるエミッション電流を、両対数グラフで示す。映像電圧は、ＭＩＭ素子のしきい値から、白レベル表示の駆動電圧をするスケールとした映像信号電圧を１．０とした場合の中間調の駆動電圧を示す。エミッション電流も同様に、しきい値から白レベルでの表示までを１．０とした場合の中間調の電流値で示している。４本のグラフは画素抵抗を０Ω、１０ｋΩ、１００ｋΩ、２００ｋΩとした場合であり、各々のグラフの傾きがγ値であり、それぞれ、４．９、２．３、２．０、１．７、となる。画素抵抗とＭＩＭ素子の絶縁膜厚との関係でガンマが定まる。この結果から１０ｋΩ〜２００ｋΩで在れば概ね規格のγ＝２．２〜２．７を満たす。とりわけ抵抗が概略１０ｋΩ〜１００ＫΩではγ＝２．２となるので、階調特性が明室にて最も正確に表示でき、最も階調精度が高まる。このように、抵抗値の選定の指標として、ガンマ特性が２．２近傍又は２．２〜２．７及びその近傍になるように設定することにより、階調精度が高い良好な表示を得ることができる。
【００４１】
画素抵抗値を調整する方法は、これまでの実施例に述べた方法で形成できる。また、さらに高い抵抗を得るための構成として、走査配線の間隔を給電狭小部の幅よりも小さくする、または、走査配線の片辺に通電部と、非通電部を交互に設けることにより単独又は組み合わせにより他画素からの寄生電流経路を少なくしてもよい。
【図面の簡単な説明】
【００４２】
【図１】本発明に係る発光型表示装置の構成図
【図２】図１に示す発光型表示装置の１画素分の内部断面図
【図３】図１に示す発光型表示装置の９画素分の内部平面図
【図４】上部電極膜５０の３画素分の平面図
【図５】図３に示す発光型表示装置の１画素分の内部断面図
【図６】図１に示す発光型表示装置の内部の等価回路図
【図７】実施例１のＭＩＭ電子放出素子のＩＶ特性図
【図８】実施例２の上部電極膜５０の３画素分の平面図
【図９】ＭＩＭ電子放出素子のＩＶ特性図
【図１０】実施例２のＭＩＭ電子放出素子のＩＶ特性図
【図１１】γ特性と画素抵抗の関係図
【図１２】従来の発光型表示装置の３画素分の内部平面図
【符号の説明】
【００４３】
１０…カソード基板、１１…画像信号、１２…信号配線駆動回路、１３…信号配線、１４…走査配線駆動回路、１５…走査配線、１５’ …上部電極膜５０が走査配線１５を覆う部分、１６…電子放出素子（電子源）、１７…アノード電源、１８…シール部、２０…アノード基板、２１…絶縁層、２２…層間絶縁膜、２３…ＳｉＮ膜、２４，２５…Ｃｒ膜、２６…非導通片、３１…黒色層（ブラックマトリクス）、３２…蛍光体、３３…アノード隔壁、３４…メタルバック、４１…スペーサ、４２…スペーサ接合部材、４３…電子ビーム、５０…上部電極膜、５１…上部電極、５２…給電狭小部、６５…順テーパ部、６６…導通片
【図１】
2008147120.tif 000003
【図２】
2008147120.tif 000004
【図３】
2008147120.tif 000005
【図４】
2008147120.tif 000006
【図５】
2008147120.tif 000007
【図６】
2008147120.tif 000008
【図７】
2008147120.tif 000009
【図８】
2008147120.tif 000010
【図９】
2008147120.tif 000011
【図１０】
2008147120.tif 000012
【図１１】
2008147120.tif 000013
【図１２】
2008147120.tif 000014