(57)【要約】【目的】ゲートリーク電流が小さくかつ電流コラップスが小である良質のSiN表面保護膜を含む半導体装置の製造方法を提供を目的としている。【構成】基板の上に少なくとも1つの薄膜層を成膜しつつ半導体素子層を形成し、前記半導体素子層の上にCVD法によってSiNからなる表面保護膜を形成する半導体装置の製造方法において、前記SiN表面保護膜の形成工程おいては、キャリアガスN2によって反応ガスSiH4及びNH3を供給し、各ガスの存在比としてSiH4/NH3≧5及びN2/SiH4≧75の条件の下で、SiH4ガスを20sccm以下の流量にて前記反応チャンバに供給することを特徴とする。【選択図】図2
2008218785.tif 000002
【特許請求の範囲】
【請求項１】
反応チャンバ内に基板を用意する準備工程と、
前記基板の上に少なくとも1つの薄膜層を成膜しつつ半導体素子層を形成する半導体素子層形成工程と、
前記半導体素子層の上にCVD法によってSiNからなる表面保護膜を形成する保護膜形成工程と、
前記半導体素子層内の半導体素子に接続した電極を形成する電極形成工程と、を含む半導体装置の製造方法であって、
前記保護膜形成工程においては、キャリアガスN2によって反応ガスSiH4及びNH3を供給し、各ガスの存在比としてSiH4/NH3≧5及びN2/SiH4≧75の条件の下で、SiH4ガスを20sccm以下の流量にて前記反応チャンバに供給することを特徴とする半導体装置の製造方法。
【請求項２】
前記CVD法がP-CVD法であって、
前記P-CVD法における、プラズマを発生するRF周波数を40MHz以上とすることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項３】
前記保護膜形成工程は、前記電極形成工程の後に行うことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
【請求項４】
前記半導体装置は窒化物半導体高電子移動度トランジスタであることを特徴とする請求項1乃至3のいずれか1に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の高度情報化社会においては、高速通信及び大容量記録媒体が必要不可欠なものとなっている。より高速な通信を目指すために高電子移動度トランジスタを利用した技術の開発が盛んに行なわれている。高電子移動度トランジスタは、一般に化合物半導体で作成され、その種類としてはガリウム砒素（GaAs）系、インジウム燐（InP）系、窒化ガリウム（GaN）系、シリコンゲルマニウム（SiGe）系等がある。
【０００３】
最近では、上述した高電子移動度トランジスタの種類の中でGaN系である窒化物半導体が特に注目されている。窒化物半導体装置を形成する半導体としては、GaN以外に窒化アルミニウム（AlN）や窒化インジウム（InN）等の種類がある。これらを代表とする窒化物半導体は、従来の半導体に比べてバンドギャップの大きいワイドギャップ半導体であり、また、ガリウムの濃度を変化させることにより、大きくバンドギャップを変化させることが出来る。そのため、発光波長が紫外線から赤色まで変化させることが可能であり、可視光用の発光・受光デバイス用材料として開発が行なわれている。光デバイスの成果の例としては、青色発光ダイオードの実用化等の成果がある。
【０００４】
また、窒化物半導体は、高い飽和ドリフト速度、大きな絶縁破壊電界、良好な熱伝導性及びヘテロ接合特性等の特徴から高出力・高周波の電子デバイスとしての開発も行なわれている。さらに、窒化物半導体は、500℃以上の高温でも安定であること、物理的に強固であること、砒素等の有毒物質を使用していないこと、等の特性を備えていることについても注目されている。
【０００５】
窒化物半導体装置には、その表面に関連したゲートリーク電流や電流コラップス等の問題が従来から存在していた。これらの問題の対応策として、表面保護膜に窒化珪素（SiN）膜を用いることが従来から知られている。SiN表面保護膜によってある程度の電流コラップスの低減は可能となったが、窒化物半導体装置の高電圧化及び高電力密度化への要求には十分に対応することができていなかった。
【０００６】
上記問題点の対策として、SiN表面保護膜の水素含有量を15％以下にすることが知られている。水素含有量を15％以下のSiN表面保護膜によって、窒化物半導体装置の表面状態の変化及び表面欠陥準位の荷電状態が抑制され、ゲートリーク電流及び電流コラップスの低減が可能となる。（特許文献1参照）。特許文献1に記載された半導体装置の製造方法では、P-CVD（Plasma enhanced Chemical Vapor Deposition）法を用い、かつ（SiH4反応ガス）：（SiH4+N2キャリアガス+希ガス）≦1：200、RF電力密度0.02〜0.1W/cm2、基板温度250〜400℃の条件により、水素含有量を15％以下のSiN表面保護膜の形成を可能としている。
【特許文献１】特開2005-286135号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、SiN表面保護膜の水素含有量を下げるための形成条件に希ガスをキャリアガスとして用いているため、SiとNとのストイキオメトリの低下を起こし、良質なSiN表面保護膜を形成することができなくなり、窒化物半導体装置として正確に動作しなくなるという問題点があることが判明した。
【０００８】
本発明は、以上の如き事情に鑑みてなされたものであり、ゲートリーク電流が少なくかつ電流コラップスの小さい良質のSiN表面保護膜を含む半導体装置の製造方法提供することを目的としている。
【課題を解決するための手段】
【０００９】
上述した課題を解決するために、本発明によれば、反応チャンバ内に基板を用意する準備工程と、前記基板の上に少なくとも1つの薄膜層を成膜しつつ半導体素子層を形成する半導体素子層形成工程と、前記半導体素子層の上にCVD法によってSiNからなる表面保護膜を形成する保護膜形成工程と、前記半導体素子層内の半導体素子に接続した電極を形成する電極形成工程と、を含む半導体装置の製造方法であって、前記保護膜形成工程においては、キャリアガスN2によって反応ガスSiH4及びNH3を供給し、各ガスの存在比としてSiH4/NH3≦5及びN2/SiH4≧75の条件の下で、SiH4ガスを20sccm以下の流量にて前記反応チャンバに供給することを特徴とする半導体装置の製造方法が提供される。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
（実施例1）
図1は、本発明により製造され得る窒化物半導体高電子移動度トランジスタ10の構成を示す断面図である。窒化物半導体高電子移動度トランジスタ10は、SiC（炭化シリコン）基板11の上に有機金属化学気相成長法（metal-organic chemical vapor deposition：MOCVD法）や分子線結晶成長法（molecular beam epitaxy：MBE法）等によって形成されたバッファ層12、i-GaN層13及びi-AlGaN層14が順次積層された積層構造上に、SiN表面保護膜15並びにバイアスのためのゲート電極16及びオーミック電極17a、17bが設けられている。
【００１１】
また、i-GaN層13及びi-AlGaN層14は、イオン注入によって形成された素子分離領域18を有している。また、SiC基板11は、シリコン若しくはサファイアの基板であっても良い。
【００１２】
窒化物半導体高電子移動度トランジスタ10の基本動作の1例としては、オーミック電極17aをソース電極として接地電位とし、オーミック電極17bをドレイン電極として正電位を印加し、さらにゲート電極16に負電位を印加する。ゲート電極に印加する負電位を変化させることで、i-GaN層13が有する2次元電子ガス層（図示せず）を走行する電子を制御することが可能となる。
【００１３】
次に、窒化物半導体高電子移動度トランジスタ10の製造方法の実施例を図2を参照しつつ説明する。
【００１４】
先ず、適切なサイズに加工されたSiC基板11を半導体装置製造用の反応チャンバに準備する。SiC基板11の上にMOCVD法によってバッファ層12、i-GaN層13及びi-AlGaN層14を順次形成する。i-AlGaN層14の形成が完了した断面図を図2（a）に示す。
【００１５】
その後、P-CVD法によってi-AlGaN層14の上にSiN表面保護膜15を形成する。SiN表面保護膜15の形成工程では、キャリアガスN2によって反応ガスSiH4（シラン）とNH3（アンモニア）を供給する。このときの各ガスの存在比をSiH4/NH3≦5及びN2/SiH4≧75とする。かかる条件を満足させながらさらにSiH4ガスを20sccm以下の流量にて供給する。例えば、SiH4ガスの流量を20sccmとするときに、N2ガス流量を1500sccm以上及びNH3ガスの流量を4sccm以上としても良い。また、上記雰囲気中の温度は300℃から350℃としても良い。SiN表面保護膜15の形成が完了した断面図を図2（b）に示す。なお、SiN表面保護膜15の形成方法は、P-CVD法に限定されることなく、熱CVD法若しくはCatalytic-CVD法であっても良い。
【００１６】
SiN表面保護膜15の形成のためにP-CVD法では、プラズマを発生させるRF（高周波）周波数を13.56MHzと設定しているが、かかるRF周波数を40MHz以上に設定しても良い。RF周波数を40MHz以上にすることにより、SiH4の分解効率を上げることが可能となる。従って、RF周波数を高めることは、SiH4の流量を減らしたことと同様の効果があり、かつSiH4の流量を減らさない（すなわちSiN表面保護膜15の形成スピードを落とさない）ため、プラズマによるi-AlGaN層14の表面のダメージを軽減することが可能となる。
【００１７】
SiN表面保護膜15の形成後に、イオン注入によりi-GaN層13及びi-AlGaN層14に素子分離領域18を生成する。さらに、SiN表面保護膜15の一部をエッチングにより除去し、かかる除去部分にゲート電極16及びオーミック電極17a、17bを形成する。なお、上記エッチングは、六フッ化硫黄（SF6）によるドライエッチングとし、そのエッチングレートを300Å/min以下としても良い。電極形成が完了した断面図を図2（c）に示す。
【００１８】
上記条件により形成されたSiN表面保護膜15は、水素含有量が少なく（例えば15％以下）なり、かつSiとNとのストイキオメトリが改善されることとなる。以下、SiN表面保護膜15が、低水素含有量かつ良ストイキオメトリであることを説明する。
【００１９】
図3は、本発明の実施例により製造された窒化物半導体高電子移動度トランジスタが備えるSiN表面保護膜（曲線3Aで示す）と従来の窒化物半導体高電子移動度トランジスタが備えるSiN表面保護膜（曲線3Bで示す）との赤外吸収スペクトルを比較するグラフである。図3から判るように、従来のSiN表面保護膜のSi-H結合（2160cm-1近傍）ピーク強度（Ip1）に比べ、本発明の実施例によるSiN表面保護膜のSi-H結合ピーク強度（Ip2）は、明らかに減少している。従って、本発明の実施例によるSiN表面保護膜は、従来のSiN表面保護膜よりも水素含有量が大きく低減していることとなる。また、3350cm-1近傍に見られる結合ピークは、N-H結合のピークである。従来のSiN表面保護膜のN-H結合ピーク強度をIp3で示し、本発明の実施例によるSiN表面保護膜のN-H結合ピーク強度をIp4で示す。
【００２０】
従来のSiN表面保護膜のN-H結合ピーク強度をSi-H結合ピーク強度で割ったN-H/Si-Hピーク比（すなわちIp3/Ip1）は1〜2になっている。それに対して、本発明の実施例によるSiN表面保護膜のN-H/SiHピーク比（すなわちIp4/Ip2）は19以上となっている。SiとNとのストイキオメトリは、N-H/SiHピーク比が大きいほど良いとされているため、本発明の実施例によるSiN表面保護膜は、従来のSiN表面保護膜に比べて、優れたストイキオメトリであることとなる。
【００２１】
図4は、本発明の実施例により製造された窒化物半導体高電子移動度トランジスタ（曲線4Aで示す）及び従来の窒化物半導体高電子移動度トランジスタ（曲線4Bで示す）の耐圧を示すグラフである。図4における測定では、オーミック電極17aをドレイン電極、オーミック電極17bをソース電極として設定する。その後、窒化物半導体高電子移動度トランジスタの閾値電圧よりも約1V大きい逆方向ゲート電圧（Vgs）を印加することより、ドレイン電流をピンチオフさせた状態にさせ、さらにドレイン電圧（Vds）を印加し破壊電圧を測定する。図4のグラフは、横軸がドレイン電圧、縦軸がドレインリーク電流（Ids）である。
【００２２】
図4から判るように、従来の窒化物半導体高電子移動度トランジスタがドレイン電圧120Vの時にドレインリーク電流は7μAであるのに対して、本発明の実施例により製造された窒化物半導体高電子移動度トランジスタがドレイン電圧120Vの時にドレインリーク電流は0.3μAである。従って、本発明の実施例により製造された窒化物半導体高電子移動度トランジスタのドレインリーク電流は従来に比べると約1/20まで減少しており、大きく耐圧が向上している。
【００２３】
図5は、本発明の実施例により製造された窒化物半導体高電子移動度トランジスタ（曲線5Aで示す）及び従来の窒化物半導体高電子移動度トランジスタ（曲線5Bで示す）のゲートドレイン間のリーク電流（Igd）を比較するグラフである。図5における測定は、ゲートドレイン電圧（Vgd）を0Vから-40Vまで変化させ、各ゲートドレイン電圧時におけるゲートドレイン間のリーク電流を測定している。図5のグラフは、横軸がゲートドレイン電圧（V）、縦軸がゲートドレイン間のリーク電流（A）である。また、グラフの縦軸は対数メモリである。
【００２４】
図5から判るように、従来の窒化物半導体高電子移動度トランジスタは、ゲートドレイン電圧を0Vから-40Vに変化させることでリーク電流は徐々に増大し、ゲートドレイン電圧が-40Vのときにリーク電流は約4.0×10-6Aに達している。これに対して、本発明の実施例により製造された窒化物半導体高電子移動度トランジスタは、ゲートドレイン電圧が-40Vのときにリーク電流は約1.0×10-8Aあり、従来品と比較すると約1/400まで減少していることとなる。
【００２５】
図6は、電流コラップス特性を示すグラフであり、図6（a）が従来の窒化物半導体高電子移動度トランジスタの電流コラップス特性、図6（b）が本発明の実施例により製造された窒化物半導体高電子移動度トランジスタの電流コラップス特性を示している。図6のグラフは、横軸がドレイン電圧（V）、縦軸がドレイン電流（A）である。この電流コラップス特性の測定は、ゲート電圧を1V刻みで変化させた状態における測定であって、各グラフには、上方からゲート電圧を+1V、+/-0V、-1V、-2Vと変化させた結果が示させている。また、各ゲート電圧において、下方が一点測定するごとにドレイン電圧+40V、ゲート電圧-5Vのストレス電圧を印加した状態での測定結果（曲線A1〜A4で示す）であり、上方がストレス電圧を印加しない状態での測定結果（曲線B1〜B4で示す）である。ストレス電圧をかけることで電流コラップスを起こりやすくなるため、ストレス電圧無しの測定結果が上方に、ストレス電圧有りの測定結果が下方に示されることとなる。
【００２６】
図6から判るように、従来の窒化物半導体高電子移動度トランジスタは、ゲート電圧+1V、ドレイン電圧約5V時に電流コラップスによる電流降下が約8％（すなわち曲線A1に対する曲線B1の下降率）のである。これに対して、本発明の実施例により製造された窒化物半導体高電子移動度トランジスタは、ゲート電圧+1V、ドレイン電圧約5V時に電流コラップスによる電流降下が約0.1％であり、電流コラップスが軽減されている。
【００２７】
以上のように、本発明の半導体装置の製造方法によって、良質のSiN表面保護膜を形成することで、ゲートリーク電流及び電流コラップスの軽減並びにSiとNとのストイキオメトリの向上が可能となる。
（実施例2）
また、i-AlGaN層の形成後に、i-GaN層及びi-AlGaN層へのイオン注入並びにi-AlGaN層の上に電極形成を行なった後に、SiN表面保護膜を形成しても良く、かかる実施例を図7を参照しつつ説明する。
【００２８】
i-AlGaN層14の形成までの工程は、図2における実施例1と同様であるので割愛する。i-AlGaN層14の形成が完了した断面図を図7（a）に示す。
【００２９】
その後、イオン注入によりi-GaN層13及びi-AlGaN層14に素子分離領域18を生成する。さらに、i-AlGaN層14の上にゲート電極16及びオーミック電極17a、17bを形成する。電極形成が完了した断面図を図7（b）に示す。
【００３０】
その後、P-CVD法によってi-AlGaN層14、ゲート電極16及びオーミック電極17a、17bを覆うようにSiN表面保護膜15を形成する。SiN表面保護膜15の成長条件としては、実施例1と同様であるため、割愛する。SiN表面保護膜15の形成が完了した断面図を図7（c）に示す。
【００３１】
さらに、SiN表面保護膜15の一部をエッチングにより除去し、ゲート電極16及びオーミック電極17a、17bを露出させる。ゲート電極16及びオーミック電極17a、17bが露出した状態を断面図を図7（ｄ）に示す。
【００３２】
以上のように、本発明の実施例の半導体装置の製造方法よればゲート端を完全に保護するため、ゲート端の表面準位に起因した電流コラップスを抑制することが可能なる。
【図面の簡単な説明】
【００３３】
【図１】窒化物半導体高電子移動度トランジスタの構成を示す断面図である。
【図２】窒化物半導体高電子移動度トランジスタの各製造工程における生成部の断面図である。
【図３】本発明の実施例により形成されたSiN表面保護膜と従来のSiN表面保護膜との赤外線吸収スペクトルを比較するグラフ。
【図４】本発明の実施例により製造された窒化物半導体高電子移動度トランジスタと従来例の窒化物半導体高電子移動度トランジスタとの耐圧を比較するグラフ。
【図５】本発明の実施例により製造された窒化物半導体高電子移動度トランジスタと従来例の窒化物半導体高電子移動度トランジスタとのゲートドレイン間のリーク電流を比較するグラフ。
【図６】本発明の実施例により製造された窒化物半導体高電子移動度トランジスタと従来例の窒化物半導体高電子移動度トランジスタとの電流コラップス特性を比較するグラフ。
【図７】本発明の別の実施例の各製造工程における窒化物半導体高電子移動度トランジスタの中間生成物を示す断面図である。
【符号の説明】
【００３４】
10窒化物半導体高電子移動度トランジスタ
11  SiC基板
12  バッファ層
13  i-GaN層
14  i-AlGaN層
15  SiN表面保護膜
16  ゲート電極
17a,17b  オーミック電極
18  素子分離領域
【図１】
2008218785.tif 000003
【図２】
2008218785.tif 000004
【図３】
2008218785.tif 000005
【図４】
2008218785.tif 000006
【図５】
2008218785.tif 000007
【図６】
2008218785.tif 000008
【図７】
2008218785.tif 000009