(57)【要約】【課題】内部の集積回路（ＩＣ）の誤動作及び破損を防止するために、集積回路内にリセット部が備えられるプラズマディスプレイ装置及びその駆動方法を提供する。【解決手段】列方向に配列された複数のアドレス電極と、行方向に順次配列された走査電極及び維持電極とを含むプラズマパネルと、アドレス電極に表示しようとする放電セルを選択するための表示データ信号を印加するアドレス電極駆動部と、維持電極及び走査電極にそれぞれ所定の駆動電圧を印加する維持電極駆動部及び走査電極駆動部と、外部から映像信号を受信して、アドレス駆動制御信号、維持電極駆動制御信号及び走査電極駆動制御信号を出力する制御部と、前記それぞれの駆動部に入力電源を提供する電源部とを備え、集積回路で実現される前記それぞれの駆動部の内部には、それぞれの駆動部に印加される入力電源Ｖｄｄを感知して各駆動部の動作のリセットを制御するリセット部を備える。【選択図】図２
2008181062.tif 000002
【特許請求の範囲】
【請求項１】
列方向に配列された複数のアドレス電極と、行方向に順次配列された走査電極及び維持電極とを含むプラズマパネルと、
前記アドレス電極に表示しようとする放電セルを選択するための表示データ信号を印加するアドレス電極駆動部と、
前記維持電極及び走査電極にそれぞれ所定の駆動電圧を印加する維持電極駆動部及び走査電極駆動部と、
外部から映像信号を受信して、アドレス駆動制御信号、維持電極駆動制御信号及び走査電極駆動制御信号を出力する制御部と、
前記アドレス電極駆動部、走査電極駆動部及び維持電極駆動部に入力電源を提供する電源部とを備え、
集積回路（ＩＣ）で実現される前記アドレス電極駆動部、維持電極駆動部、走査電極駆動部の内部には、それぞれ前記駆動部に印加される入力電源Ｖｄｄを感知して各駆動部の動作のリセットを制御するリセット部を備えることを特徴とするプラズマディスプレイ装置。
【請求項２】
前記リセット部は、前記電源部から各駆動部に印加される入力電源を受け、内部の比較器を介して前記入力電源Ｖｄｄが既設定された設定電圧以下で印加される区間では、前記リセット部を含む駆動部が動作しないようにする第１制御信号（ディセーブル）を出力し、前記入力電源Ｖｄｄが既設定された設定電圧以上で印加される区間では、前記リセット部を含む駆動部が動作するようにする第２制御信号（イネーブル）を出力することを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記リセット部は、
第１入力端子及び第２入力端子を備えた比較器と、
入力電源Ｖｄｄが印加される第１ノードと前記比較器の第２入力端子との間に接続されるツェナーダイオードと、
前記比較器の出力を受信し、前記第１ノードと出力段との間に接続されたトランジスタとを備えて構成され、
前記第１入力端子には、既設定された設定電圧以下の入力電源Ｖｄｄが入力され、前記第２入力端子には、前記入力電源と前記ツェナーダイオードの降伏電圧との差Ｖｄｄ−Ｖｚに該当する電圧が入力されることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項４】
前記比較器の第１入力端子と入力電源Ｖｄｄが印加される第１ノードＮ１との間に接続される第１抵抗Ｒ１と、
前記比較器の第１入力端子と接地電圧ＧＮＤとの間に接続された第２抵抗Ｒ２とをさらに備えることを特徴とする請求項３に記載のプラズマディスプレイ装置。
【請求項５】
前記比較器の第１入力端子に入力される電圧は、前記入力電源Ｖｄｄが前記第１抵抗Ｒ１及び第２抵抗Ｒ２により電圧分配され、（Ｒ１／（Ｒ１＋Ｒ２））＊Ｖｄｄに該当する電圧であることを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項６】
前記比較器の第２入力端子に入力される電圧は、前記入力電源Ｖｄｄがツェナーダイオードの降伏電圧Ｖｚだけ遅れて入力されることを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項７】
列方向に配列された複数のアドレス電極と、行方向に順次配列された走査電極及び維持電極とを含むプラズマディスプレイパネルに対して、前記アドレス電極、走査電極及び維持電極を駆動する各駆動部のリセットを制御するプラズマディスプレイ装置の駆動方法において、
前記各駆動部に印加される入力電源Ｖｄｄに対し既設定された設定電圧以下で印加される入力電源（第１入力電圧）と、前記入力電源とツェナーダイオードの降伏電圧との差Ｖｄｄ−Ｖｚで印加される電圧（第２入力電圧）の大きさが比較されるステップと、
前記比較により、ローレベルまたはハイレベルの信号が出力されるステップと、
前記出力信号のレベルに応じて前記駆動部の動作を制御する第１制御信号（ディセーブル）または第２制御信号（イネーブル）が出力されるステップとを含むことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項８】
前記比較出力信号がローレベルの区間では、前記駆動部が動作しないようにする第１制御信号（ディセーブル）が出力されることを特徴とする請求項７に記載のプラズマディスプレイ装置の駆動方法。
【請求項９】
前記比較出力信号がローレベルの区間は、前記入力電源Ｖｄｄが既設定された設定電圧以下で印加される区間であることを特徴とする請求項８に記載のプラズマディスプレイ装置の駆動方法。
【請求項１０】
前記比較出力信号がハイレベルの場合に前記駆動部が動作するようにする第２制御信号（イネーブル）が出力されることを特徴とする請求項７に記載のプラズマディスプレイ装置の駆動方法。
【請求項１１】
前記比較出力信号がハイレベルの区間は、前記入力電源Ｖｄｄが既設定された設定電圧以上で印加される区間であることを特徴とする請求項１０に記載のプラズマディスプレイ装置の駆動方法。
【請求項１２】
前記第２入力電圧は、前記第１入力電圧に比べて前記ツェナーダイオードの降伏電圧Ｖｚだけ遅れて入力されることを特徴とする請求項７に記載のプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）に関し、より詳しくは、プラズマディスプレイ装置の集積回路（ＩＣ）の誤動作及び破損を防止するために、前記集積回路内にリセット部が備えられるプラズマディスプレイ装置及びその駆動方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、電界放出表示装置（ＦＥＤ：Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）、プラズマディスプレイ装置などの平面表示装置の開発が盛んになっている。これらの平面表示装置の中でも、プラズマディスプレイ装置は、他の平面表示装置に比べて輝度及び発光効率が高くかつ視野角が広いという長所がある。そのため、プラズマディスプレイ装置が４０インチ以上の大型表示装置において従来の陰極線管（ＣＲＴ：Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）を代替する表示装置として注目を集めている。
【０００３】
プラズマディスプレイ装置は、気体放電により生成されたプラズマを用いて文字または映像を表示する平面表示装置であって、その大きさに応じて数十から数百万個以上の画素がマトリクス状に配列されている。このようなプラズマディスプレイ装置は、印加される駆動電圧波形の形状及び放電セルの構造によって直流型と交流型とに区分される。
【０００４】
直流型プラズマディスプレイ装置は、電極が放電空間が絶縁されずに露出し、電圧が印加される間に電流が放電空間にそのまま流れてしまうことから、電流を制限するための抵抗を設けなければならないという短所がある。反面、交流型プラズマディスプレイ装置では、電極を誘電体層が覆っており、自然なキャパシタンス成分の形成により電流が制限され、放電時にイオンの衝撃から電極が保護されるため、直流型に比べて寿命が長いという長所がある。
【０００５】
このような交流型プラズマディスプレイ装置には、その一面に互いに平行な走査電極及び維持電極が形成され、他面にこれらの電極と直交する方向にアドレス電極が形成される。また、維持電極は、各走査電極に対応して形成され、その一端が互いに共通して接続されている。
【０００６】
一般的に、このような交流型プラズマディスプレイパネルの駆動方法は、動作の経時変化で表現すると、リセット期間、アドレス期間、維持期間、消去期間からなる。
【０００７】
リセット期間は、セルにアドレス動作が円滑に行われるようにするため、各セルの状態を初期化させる期間であり、アドレス期間は、パネルで点灯するセルと点灯しないセルとを選択するため、点灯するセル（アドレスされたセル）にアドレス電圧を印加して壁電荷を蓄積する動作を行う期間である。維持期間は、維持放電電圧パルスを印加してアドレスされたセルに実際に画像を表示するための放電を行う期間であり、消去期間は、セルの壁電荷を減少させて維持放電を終了させる期間である。
【０００８】
さらに、前記走査電極、維持電極及びアドレス電極に所定の電圧を提供するため、それぞれの集積回路（ＩＣ）がプラズマディスプレイ装置内に備えられ、最近、プラズマディスプレイ装置の低価格化に伴い、前記集積回路の多チャンネル化が進んでいる。
【０００９】
前記集積回路は、動作電源及び入力信号を受信して、前記走査電極、維持電極及びアドレス電極にそれぞれ所定の出力電圧を提供するが、従来の場合、前記集積回路にフローティング状態で入力される動作電圧が突然変更されたり、入力信号のレベルが変動する場合、誤動作を生じさせる恐れがある。
【００１０】
しかし、従来の場合、前記集積回路の内部には、既存のＣＬＲ信号またはラッチイネーブル信号を用いて出力信号を制御するため、前記入力信号や動作電源の予期せぬ変動が発生した場合、これを制御することができずにそのまま入力されるという問題がある。
【００１１】
例えば、前記フローティング動作電圧のレベルが基準値よりも低い状態で入力される場合、集積回路に印加される信号も共にそのレベルが低くなるが、このように動作電源と入力信号のレベルが下がって特定の電圧以下で入力されると、集積回路内部の制御動作が不安定になり、集積回路内部のスイッチの誤動作を生じさせ、このようなスイッチの誤動作により、集積回路自体の誤動作及び破損をもたらしかねないという問題がある。
【００１２】
【特許文献１】米国公開特許ＵＳ２００６／０１５８１２８号公報
【特許文献２】米国公開特許ＵＳ２００６／０１５８４２１号公報
【特許文献３】韓国公開特許１０−２００５−００２４０６１号公報
【特許文献４】韓国特許公報１０−０５０２９１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、プラズマディスプレイ装置において、前記プラズマディスプレイ装置の集積回路の内部にリセット部が備えられ、前記集積回路に印加される入力電源Ｖｄｄを感知して前記集積回路の動作のリセットを制御することにより、前記集積回路（ＩＣ）の誤動作と、当該誤動作による集積回路の破損を防止するプラズマディスプレイ装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記の目的を達成するため、本発明の実施例に係るプラズマディスプレイ装置は、列方向に配列された複数のアドレス電極と、行方向に順次配列された走査電極及び維持電極を含むプラズマパネルと、前記アドレス電極に表示しようとする放電セルを選択するための表示データ信号を印加するアドレス電極駆動部と、前記維持電極及び走査電極にそれぞれ所定の駆動電圧を印加する維持電極駆動部及び走査電極駆動部と、外部から映像信号を受信して、アドレス駆動制御信号、維持電極駆動制御信号及び走査電極駆動制御信号を出力する制御部と、前記アドレス電極駆動部、走査電極駆動部及び維持電極駆動部に入力電源を提供する電源部とを備え、集積回路（ＩＣ）で実現される前記アドレス電極駆動部、維持電極駆動部、走査電極駆動部の内部には、それぞれ前記駆動部に印加される入力電源Ｖｄｄを感知して各駆動部の動作のリセットを制御するリセット部を備えることを特徴とする。
【００１５】
また、本発明の実施例に係るプラズマディスプレイ装置の駆動方法は、列方向に配列された複数のアドレス電極と、行方向に順次配列された走査電極及び維持電極を含むプラズマディスプレイパネルに対して、前記アドレス電極、走査電極及び維持電極を駆動する各駆動部のリセットを制御するプラズマディスプレイ装置の駆動方法において、前記各駆動部に印加される入力電源Ｖｄｄに対し既設定された設定電圧以下で印加される入力電源（第１入力電圧）と、前記入力電源とツェナーダイオードの降伏電圧との差Ｖｄｄ−Ｖｚで印加される電圧（第２入力電圧）との大きさが比較されるステップと、前記比較により、ローレベルまたはハイレベルの信号が出力されるステップと、前記出力信号のレベルに応じて前記駆動部の動作を制御する第１制御信号（ディセーブル）または第２制御信号（イネーブル）が出力されるステップとを含むことを特徴とする。
【発明の効果】
【００１６】
本発明によると、各駆動部に印加される入力信号及び入力電源の不安定状態における誤動作と、当該誤動作による集積回路の破損を防止することにより、不良率の低下及び装置の信頼性と製造歩留まりを向上させるという長所がある。
【発明を実施するための最良の形態】
【００１７】
以下、添付された図面を参照して、本発明の実施例をさらに詳細に説明する。
【００１８】
図１は、本発明の実施例に係るプラズマディスプレイ装置を示すブロック図である。
【００１９】
同図に示すように、本発明の実施例に係るプラズマディスプレイ装置は、プラズマディスプレイパネル１００と、制御部２００と、アドレス電極駆動部３００と、維持電極駆動部４００と、走査電極駆動部５００と、電源部６００とを備え、それぞれ集積回路（ＩＣ）で実現される前記アドレス電極駆動部３００、維持電極駆動部４００、走査電極駆動部５００の内部には、それぞれ前記駆動部に印加される入力電源Ｖｄｄを感知して各駆動部の動作のリセットを制御するリセット部７００を備えることを特徴とする。
【００２０】
すなわち、本発明の実施例は、前記集積回路に印加される入力電源Ｖｄｄを感知して前記集積回路の動作のリセット機能を実現するリセット部７００が直接回路の内部に備えられることを、その特徴とする。
【００２１】
前記プラズマディスプレイパネル１００は、列方向に延びている複数のアドレス電極Ａ１〜Ａｍと、行方向に互いに対をなして延びている複数の維持電極Ｘ１〜Ｘｎ及び走査電極Ｙ１〜Ｙｎとを含む。維持電極Ｘ１〜Ｘｎは、各走査電極Ｙ１〜Ｙｎに対応して形成され、一般的に、その一端が互いに共通して接続されている。
【００２２】
そして、プラズマディスプレイパネル１００は、維持電極Ｘ１〜Ｘｎ及び走査電極Ｙ１〜Ｙｎが配列された基板（図示せず）と、アドレス電極Ａ１〜Ａｍが配列された基板（図示せず）とからなる。２つの基板は、走査電極Ｙ１〜Ｙｎとアドレス電極Ａ１〜Ａｍ、及び維持電極Ｘ１〜Ｘｎとアドレス電極Ａ１〜Ａｍがそれぞれ直交するように放電空間を挟んで対向して配置される。このとき、アドレス電極Ａ１〜Ａｍと維持電極Ｘ１〜Ｘｎ及び走査電極Ｙ１〜Ｙｎとの交差部にある放電空間が放電セルを形成する。このようなプラズマディスプレイパネル１００の構造は一例であり、以下に説明する駆動波形が適用され得るその他の構造のパネルも、本発明に適用することができる。
【００２３】
制御部２００は、外部から映像信号を受信して、アドレス駆動制御信号、維持電極Ｘ駆動制御信号及び走査電極Ｙ駆動制御信号を出力する。また、制御部２００は、１フレームを複数のサブフィールドに分割して駆動し、各サブフィールドは、動作の経時変化で表現すると、リセット期間、アドレス期間及び維持期間からなる。
【００２４】
アドレス電極駆動部３００は、制御部２００からアドレス駆動制御信号を受信して、表示しようとする放電セルを選択するための表示データ信号を各アドレス電極に印加する。
【００２５】
維持電極駆動部４００は、制御部２００から維持電極Ｘ駆動制御信号を受信して、維持電極Ｘに駆動電圧を印加する。
【００２６】
走査電極駆動部５００は、制御部２００から走査電極Ｙ駆動制御信号を受信して、走査電極Ｙに駆動電圧を印加する。
【００２７】
電源部６００は、プラズマディスプレイ装置の駆動に必要な電源を制御部２００及び各駆動部３００、４００、５００に供給する。
【００２８】
このとき、前記アドレス電極駆動部３００、維持電極駆動部４００、走査電極駆動部５００は、それぞれ集積回路（ＩＣ）で実現され、前記プラズマディスプレイ装置内に備えられる。
【００２９】
さらに、前記集積回路は、前記電源部６００から入力電源Ｖｄｄを受け、前記制御部２００から制御信号及び入力信号を受信して、それぞれ走査電極、維持電極及びアドレス電極に所定の駆動電圧を提供する。
【００３０】
前述したように、従来の場合、前記集積回路（ＩＣ）にフローティング状態で入力される入力電源が突然変更されたり、入力信号のレベルが変動する場合、誤動作を生じさせる恐れがあるが、前記集積回路の内部には、ＣＬＲ信号またはラッチイネーブル信号を用いて出力信号を制御するため、前記入力信号や入力電源の予期せぬ変動が発生した場合、これを制御することができずにそのまま入力されるという問題があった。
【００３１】
本発明の実施例では、このような問題を克服するために、前記集積回路の内部、すなわち、前記アドレス電極駆動部３００、維持電極駆動部４００、走査電極駆動部５００の内部にそれぞれリセット部７００を備えることを特徴とする。
【００３２】
前記リセット部７００は、前記アドレス電極駆動部３００、維持電極駆動部４００、走査電極駆動部５００に印加される入力電源Ｖｄｄを感知して、前記入力電源が一定の範囲、すなわち、前記集積回路（ＩＣ）が正常動作が行われる範囲内で前記入力電源が印加される場合にのみ動作するように、リセット信号を前記駆動部に印加することを特徴とする。
【００３３】
より具体的に説明すると、前記リセット部７００は、前記電源部６００から各直接回路に印加される入力電源Ｖｄｄを受け、内部の比較器を介して前記入力電源Ｖｄｄが既設定された設定電圧以下で印加される区間では、前記リセット部を含む駆動部が動作しないようにする第１制御信号（ディセーブル）を生成して前記駆動部に印加し、前記入力電源Ｖｄｄが既設定された設定電圧以上で印加される区間では、前記リセット部を含む駆動部が動作するようにする第２制御信号（イネーブル）を生成して前記駆動部に印加することを特徴とする。
【００３４】
すなわち、例えば、アドレス電極駆動部３００に備えられたリセット部７００は、前記アドレス電極駆動部３００に入力される入力電源Ｖｄｄを感知して、前記入力電源が既設定された設定電圧以下で印加される区間では、前記第１制御信号（ディセーブル）を生成及び提供して、アドレス電極駆動部３００が動作しないようにし、前記入力電源Ｖｄｄが既設定された設定電圧以上で印加される区間では、前記第２制御信号（イネーブル）を生成及び提供して、前記アドレス電極駆動部３００が正常に動作するようにする。
【００３５】
前記動作は、維持電極駆動部４００、走査電極駆動部５００にそれぞれ備えられるリセット部７００も同様に実現される。
【００３６】
これにより、前記集積回路に印加される入力信号及び入力電源の不安定状態における誤動作と、当該誤動作による集積回路の破損を防止することができ、これにより、結果として、最終製品の不良率の低下及び装置の信頼性と製造歩留まりを向上させることができる。
【００３７】
図２は、本発明の実施例に係る集積回路内に備えられたリセット部の回路図であり、図３は、図２に示すリセット部の動作を説明するタイミング図である。
【００３８】
ただし、前記リセット部は、前述したように、それぞれの駆動部に別途に備えられることを特徴とする。
【００３９】
図２を参照すると、前記リセット部は、第１入力端子Ｖ−及び第２入力端子Ｖ＋を備えた比較器と、前記比較器の第１入力端子Ｖ−と入力電源Ｖｄｄが印加される第１ノードＮ１との間に接続される第１抵抗Ｒ１と、前記比較器の第２入力端子Ｖ＋と接地電圧ＧＮＤとの間に接続された第２抵抗Ｒ２と、前記第１ノードＮ１と前記比較器の第２入力端子Ｖ＋との間に接続されるツェナーダイオードＺＤと、前記比較器の出力を受信して、前記第１ノードＮ１と出力段０ＵＴとの間に接続されたトランジスタＴ１とを備えて構成される。
【００４０】
このとき、前記比較器は、第１入力端子Ｖ−に入力される電圧の大きさと第２入力端子Ｖ＋に入力される電圧の大きさとを比較して、前記第１入力端子Ｖ−に入力される電圧の大きさがより大きい場合、ローレベルの信号を出力し、逆に、第２入力端子Ｖ＋に入力される電圧の大きさがより大きい場合には、ハイレバルの信号を出力する役割を果たす。すなわち、前記第１入力端子Ｖ−は反転（−）入力端子であり、第２入力端子Ｖ＋は非反転（＋）入力端子である。
【００４１】
本発明の実施例の場合、前記第１入力端子Ｖ−に入力される電圧は、前記入力電源Ｖｄｄがそのまま入力されるのではなく、ユーザが既設定した設定電圧以下でのみ入力され、前記第２入力端子Ｖ＋に入力される電圧は、前記入力電源Ｖｄｄがツェナーダイオードの降伏電圧Ｖｚだけ遅れて入力され、前記入力電源と降伏電圧との差Ｖｄｄ−Ｖｚが入力されることを特徴とする。
【００４２】
また、前記トランジスタＴ１は、スイッチの役割を果たすものであり、本発明の実施例では、ＰＮＰ型のＢＪＴを一例として説明するが、これは一つの実施例であって、必ずしもこれに限定されない。
【００４３】
これにより、前記トランジスタＴ１のベースは、前記比較器の出力信号を受信し、当該出力信号に応じて前記トランジスタのターンオンが決定される。前記トランジスタがにターンオンされると、前記第１ノードＮ１に接続されたエミッタと出力段ＯＵＴに接続されたコレクタとが電気的に導通する。
【００４４】
さらに、前記第１ノードＮ１には、電源部６００から出力される入力電源Ｖｄｄが印加される。
【００４５】
したがって、図２に示す実施例の場合、前記比較器の第１入力端子Ｖ−には、前記入力電源Ｖｄｄが前記第１抵抗Ｒ１及び第２抵抗Ｒ２により電圧分配され、（Ｒ１／（Ｒ１＋Ｒ２））＊Ｖｄｄに該当する電圧が印加され、前記第２入力端子Ｖ＋には、前記入力電源Ｖｄｄが前記ツェナーダイオードの降伏電圧Ｖｚ以上の大きさで提供されるときに前記入力電源と降伏電圧との差Ｖｄｄ−Ｖｚに該当する電圧が印加される。
【００４６】
このように、前記比較器の第１入力端子Ｖ−及び第２入力端子Ｖ＋にそれぞれの電圧が印加されると、前記比較器は、前記第１入力端子及び第２入力端子に入力される電圧の大きさを比較して、ローレベルまたはハイレベルの信号を出力する。
【００４７】
このとき、前記比較器の出力がローレベルの場合には、前記ローレベルの出力信号が前記トランジスタＴ１のベースに入力され、これにより、前記トランジスタがターンオンされ、前記トランジスタのエミッタに接続された第１ノードに印加される入力電源Ｖｄｄが前記コレクタに接続された出力段ＯＵＴに出力される。
【００４８】
反面、比較器の出力がハイレベルの場合には、前記ハイレベルの出力信号が前記トランジスタＴ１のベースに入力され、これにより、前記トランジスタがターンオフされ、前記トランジスタのコレクタに接続された出力段ＯＵＴには、接地電圧ＧＮＤに該当するローレベルの電圧が出力される。
【００４９】
このとき、本発明の実施例では、前記出力段ＯＵＴに出力される信号のうち、ローレベルの電圧を前記リセット部を含む各駆動部の動作が正常に行われるようにするイネーブル信号Ｅｎａｂｌｅとして用いることを特徴とする。
【００５０】
すなわち、前記リセット部７００は、前記電源部６００から前記リセット部を含む各駆動部に印加される入力電源Ｖｄｄを受け、内部の比較器を介して前記入力電源Ｖｄｄが既設定された設定電圧以下で印加される区間では、前記駆動部が動作しないようにする第１制御信号（ディセーブル）を生成及び提供し、前記入力電源Ｖｄｄが既設定された設定電圧以上で印加される区間では、前記駆動部が動作するようにする第２制御信号（イネーブル）を生成及び提供する。
【００５１】
以下、図２及び図３を参照して、本発明の実施例に係るリセット部の具体的な動作を説明する。
【００５２】
ただし、説明の便宜上、動作電圧Ｖｃｃは５Ｖ、既設定電圧は３．９Ｖと仮定して説明する。
【００５３】
このとき、前記動作電圧Ｖｃｃは、各駆動部が正常に動作するために印加される電圧で、これは、前記電源部から印加される入力電源Ｖｄｄにより実現される。前記入力電源Ｖｄｄは、電源部から最初に印加される期間及び最後に電源がオフとなる期間に対応する立ち上がり時間と立ち下がり時間とを除けば、前記動作電圧Ｖｃｃと等しい５Ｖの電圧が印加される。
【００５４】
ただし、前記駆動部は、前記立ち上がり時間及び立ち下がり時間の区間で動作する場合、前述した誤動作が生じる恐れがあるので、本発明の実施例では、これを克服するために、少なくとも前記設定電圧以上が印加される場合にのみ駆動部が動作できるようにする。
【００５５】
図３を参照すると、前述したように、前記入力電源Ｖｄｄは、一定期間の立ち上がり時間と立ち下がり時間とを有し、それ以外の区間では５Ｖを維持する。
【００５６】
また、前記第１入力端子Ｖ−に入力される電圧は、前記入力電源Ｖｄｄが既設定された電圧、すなわち、３．９Ｖ以下で印加される区間では、前記入力電源と同様に増加又は減少するが、３．９Ｖ以上で印加される区間では、前記既設定電圧３．９Ｖに維持されて印加される。
【００５７】
さらに、前記第２入力端子Ｖ＋に入力される電圧は、前記入力電源Ｖｄｄがツェナーダイオードの降伏電圧Ｖｚだけ遅れて入力され、前記入力電源と降伏電圧との差Ｖｄｄ−Ｖｚに該当する電圧が印加される。
【００５８】
このように、前記比較器の第１入力端子Ｖ−及び第２入力端子Ｖ＋にそれぞれの電圧が印加されると、前記比較器は、前記第１入力端子Ｖ−及び第２入力端子Ｖ＋に入力される電圧の大きさを比較して、ローレベルまたはハイレベルの信号を出力する。
【００５９】
すなわち、第１入力端子Ｖ−に入力される電圧が第２入力端子Ｖ＋に入力される電圧よりも大きい場合には、ローレベルの信号を出力し、逆に、第２入力端子Ｖ＋に入力される電圧の大きさがより大きい場合には、ハイレバルの信号を出力する。
【００６０】
図３に示すように、前記第１入力端子Ｖ−に入力される電圧が既設定された設定電圧を出力する区間では、前記第２入力端子Ｖ＋に入力される電圧がより大きいので、ハイレバルの信号を出力し、それ以外の区間ではその逆となるので、ローレベルの信号を出力する。
【００６１】
すなわち、前記入力電源Ｖｄｄが既設定された設定電圧以下で印加される区間では、ローレベルの信号を出力し、前記入力電源Ｖｄｄが既設定された設定電圧以上で印加される区間では、ハイレバルの信号を出力するのである。
【００６２】
このとき、前記比較器の出力がローレベルの場合には、前記ローレベルの出力信号が前記トランジスタＴ１のベースに入力され、これにより、前記トランジスタがターンオンされ、前記トランジスタのエミッタに接続された第１ノードＮ１に印加される入力電源Ｖｄｄが前記コレクタに接続された出力段ＯＵＴに出力される。
【００６３】
すなわち、図３に示すように、前記比較器の出力がローレベルの区間、すなわち、前記入力電源Ｖｄｄが既設定された設定電圧以下で印加される区間では、リセット部７００の最終出力段ＯＵＴから前記入力電源Ｖｄｄが出力される。これは、前記リセット部を含む駆動部が動作しないようにする第１制御信号（ディセーブル）としての役割を果たす。
【００６４】
反面、前記比較器の出力がハイレベルの場合には、前記ハイレベルの出力信号が前記トランジスタＴ１のベースに入力され、これにより、前記トランジスタがターンオフされ、前記トランジスタのコレクタに接続された出力段ＯＵＴには、接地電圧ＧＮＤに該当するローレベルの電圧が出力される。
【００６５】
すなわち、図３に示すように、前記比較器の出力がハイレベルの区間、すなわち、前記入力電源Ｖｄｄが既設定された設定電圧以上で印加される区間では、リセット部７００の最終出力段ＯＵＴから前記ローレベル電圧が出力される。これは、前記リセット部を含む駆動部が動作するようにする第２制御信号（イネーブル）としての役割を果たす。
【００６６】
結果として、前記リセット部７００は、前記電源部６００から前記リセット部を含む各駆動部に印加される入力電源Ｖｄｄを受け、内部の比較器を介して前記入力電源Ｖｄｄが既設定された設定電圧以下で印加される区間では、前記駆動部が動作しないようにする第１制御信号（ディセーブル）を生成及び提供し、前記入力電源Ｖｄｄが既設定された設定電圧以上で印加される区間では、前記駆動部が動作するようにする第２制御信号（イネーブル）を生成及び提供する役割を果たす。
【００６７】
これにより、前記駆動部に印加される入力信号及び入力電源の不安定状態における誤動作と、当該誤動作による集積回路の破損を防止することにより、不良率の低下及び装置の信頼性と製造歩留まりを向上させることができる。
【００６８】
以上のように、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲に定義されている本発明の基本概念に基づいた当業者の様々な変形及び改良形態も本発明の権利範囲に属する。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施例に係るプラズマディスプレイ装置を示すブロック図である。
【図２】本発明の実施例に係る集積回路内に備えられたリセット部の回路図である。
【図３】図２に示すリセット部の動作を説明するタイミング図である。
【符号の説明】
【００７０】
１００；プラズマディスプレイパネル
２００；制御部
３００；アドレス電極駆動部
４００；維持電極駆動部
５００；走査電極駆動部
６００；電源部
７００；リセット部
【図１】
2008181062.tif 000003
【図２】
2008181062.tif 000004
【図３】
2008181062.tif 000005