(57)【要約】【課題】ＡＬＤ−ＴａＮ膜上にＰＶＤ−Ｔａ膜を形成することなく信頼性に優れた低抵抗なＣｕ配線を形成した半導体装置を得ること。【解決手段】半導体基板上にトランジスタを含む電子部品が形成された半導体基材上に、少なくとも１層の銅配線を含む多層配線構造が層間絶縁膜を介して形成される半導体装置において、銅配線が形成される下部層間絶縁膜１１と、下部層間絶縁膜１１に形成された配線用溝１２の側面と底面に、原子層レベルで膜厚が制御されて形成されるバリアメタル膜１３と、バリアメタル膜１３上に形成されるＣｕＡｌ合金からなるＣｕＡｌ合金シード膜１４と、バリアメタル膜１３が形成された配線用溝１２に埋め込まれたＣｕを含む材料からなる下層Ｃｕ配線１５と、を備える。【選択図】        図１
2008147252.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にトランジスタを含む電子部品が形成された半導体基材上に、少なくとも１層の銅配線を含む多層配線構造が層間絶縁膜を介して形成される半導体装置において、
銅配線が形成される層間絶縁膜と、
前記層間絶縁膜に形成された配線用溝の側面と底面に、原子層レベルで膜厚が制御されて形成されるバリアメタル膜と、
前記バリアメタル膜上に形成されるＣｕＡｌ合金からなるＣｕＡｌ合金シード膜と、
前記バリアメタル膜が形成された前記配線用溝に埋め込まれたＣｕを含む材料からなる下層Ｃｕ配線と、
を備えることを特徴とする半導体装置。
【請求項２】
半導体基板上にトランジスタを含む電子部品が形成された半導体基材上に、少なくとも１層の銅配線を含む多層配線構造が層間絶縁膜を介して形成される半導体装置において、
下層配線が形成された第１の層間絶縁膜上に形成される第２の層間絶縁膜と、
前記第２の層間絶縁膜中の所定の位置に前記下層配線に至る深さまで形成されたビアの側面と、上層Ｃｕ配線が形成される位置に形成されたトレンチの底面と側面に、原子層レベルで膜厚が制御されて形成されるバリアメタル膜と、
前記バリアメタル膜上に形成されるＣｕＡｌ合金からなるＣｕＡｌ合金シード膜と、
前記バリアメタル膜が形成された前記配線用溝に埋め込まれたＣｕを含む材料からなる下層Ｃｕ配線と、
を備えることを特徴とする半導体装置。
【請求項３】
前記下層配線は、Ｃｕ配線からなり、
前記下層配線上にキャップメタル膜をさらに備え、
前記バリアメタル膜は、前記ビアの底面にも形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記バリアメタル膜は、ＡＬＤ法によって形成されたＣｕの拡散を抑制する高融点金属膜であることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記Ｃｕの拡散を抑制する高融点金属膜は、ＴａＮ膜、ＴａＣＮ膜、ＷＮ膜、ＷＣＮ膜、Ｒｕ膜、ＲｕＮ膜、ＲｕＯ膜から選択されるいずれかを少なくとも１つ以上含むことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記バリアメタル膜は、ＡＬＤ法によって形成されたＣｕの拡散を抑制するＮを含有する高融点金属膜であり、
前記バリアメタル膜と前記ＣｕＡｌ合金シード膜との界面にＡｌＮ膜をさらに備えることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
半導体基板上にトランジスタを含む電子部品が形成された半導体基材上に、少なくとも１層の銅配線を含む多層配線構造が層間絶縁膜を介して形成される半導体装置の製造方法において、
前記半導体基材上に層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜の所定の位置に配線層を形成するための配線用溝を形成する配線用溝形成工程と、
前記配線用溝の側面と底面にＡＬＤ法によってバリアメタル膜を形成するバリアメタル膜形成工程と、
前記バリアメタル膜上にＣｕＡｌ合金からなるＣｕＡｌ合金シード膜をＰＶＤ法によって形成するシード膜形成工程と、
前記バリアメタル膜と前記ＣｕＡｌ合金シード膜を形成した前記配線用溝内に、メッキ法によってＣｕ膜を形成し、所定の条件で熱処理を行ってＣｕ配線を形成するＣｕ配線形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項８】
前記銅配線形成工程の後に、前記配線用溝形成位置以外の位置で前記層間絶縁膜が露出するまで前記Ｃｕ膜を除去した後、前記Ｃｕ配線上にキャップ膜を形成するキャップ膜形成工程をさらに含むことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
半導体基板上にトランジスタを含む電子部品が形成された半導体基材上に、少なくとも１層の銅配線を含む多層配線構造が層間絶縁膜を介して形成される半導体装置の製造方法において、
前記半導体基材上の下層配線が形成された第１の層間絶縁膜上に第２の層間絶縁膜を形成する層間絶縁膜形成工程と、
前記第２の層間絶縁膜中の所定の位置に前記下層配線に至る深さまでビアを形成するビア形成工程と、
前記第２の層間絶縁膜の所定の位置に上層配線を形成するためのトレンチを形成するトレンチ形成工程と、
前記ビアと前記トレンチの底面と側面にＡＬＤ法によってバリアメタル膜を形成するバリアメタル膜形成工程と、
前記バリアメタル膜上にＣｕＡｌ合金からなるＣｕＡｌ合金シード膜をＰＶＤ法によって形成するシード膜形成工程と、
前記バリアメタル膜と前記ＣｕＡｌ合金シード膜を形成した前記配線用溝内に、メッキ法によってＣｕ膜を形成し、所定の条件で熱処理を行って銅配線を形成する銅配線形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記シード膜形成工程では、前記ビアの底部のバリアメタル膜を選択的に除去して、前記下層配線を露出させた後に、前記ＣｕＡｌ合金シード膜を形成することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記層間絶縁膜形成工程で、前記第１の層間絶縁膜内の前記下層配線上にキャップ膜を形成した後に、前記第２の層間絶縁膜を形成することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記バリアメタル膜形成工程では、前記バリアメタル膜としてＣｕの拡散を抑制する高融点金属膜が形成されることを特徴とする請求項７〜１１のいずれか１つに記載の半導体装置の製造方法。
【請求項１３】
前記Ｃｕの拡散を抑制する高融点金属膜は、ＴａＮ膜、ＴａＣＮ膜、ＷＮ膜、ＷＣＮ膜、Ｒｕ膜、ＲｕＮ膜、ＲｕＯ膜から選択されるいずれかを少なくとも１つ以上含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記バリアメタル膜形成工程で、前記バリアメタル膜は、ＡＬＤ法によって形成されたＣｕの拡散を抑制するＮを含有する高融点金属膜であり、
前記バリアメタル膜形成工程の後で前記シード膜形成工程の前に、前記バリアメタル膜の表面をＨ2雰囲気中でプラズマ処理するバリアメタル膜表面処理工程をさらに含むことを特徴とする請求項７〜１１のいずれか１つに記載の半導体装置の製造方法。
【請求項１５】
前記バリアメタル膜形成工程で、前記バリアメタル膜は、ＡＬＤ法によって形成されたＣｕの拡散を抑制するＮを含有する高融点金属膜であり、
前記シード膜形成工程の後に、熱処理を行って前記バリアメタル膜と前記ＣｕＡｌ合金シード膜との界面にＡｌＮ膜を形成するＡｌＮ膜形成工程をさらに含むことを特徴とする請求項７〜１１のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、Ｃｕ配線を有する半導体装置とその製造方法に関するものである。
【背景技術】
【０００２】
近年の半導体装置の配線層には、高信頼性を有し、高性能なＣｕダマシン配線が多く用いられるようになっている。図７−１〜図７−５は、半導体装置におけるＣｕダマシン配線の従来の製造手順を模式的に示す断面図である。まず、図示しないトランジスタを含む電子部品が形成された半導体基材上に第１の層間絶縁膜１１１を形成し、この第１の層間絶縁膜１１１上に所定の形状の下層配線用溝を形成する。ついで、下層配線用溝の底面と側面を含む第１の層間絶縁膜１１１上に、ＴａＮ膜１１３とＴａ膜１１４が積層して形成されたバリアメタル膜をスパッタ法で形成する（図７−１）。引き続き、バリアメタル膜１１３，１１４上に、スパッタ法でＣｕシード膜１１５を形成する（図７−２）。
【０００３】
ついで、メッキ法によって、Ｃｕシード膜１１５上にＣｕ膜１１６ａを形成する（図７−３）。このとき形成されるＣｕ膜１１６ａの表面は、第１の層間絶縁膜１１１の上面よりも高くなるように形成される。その後、ＣＭＰ（Chemical Mechanical Polishing）によって、下層配線用溝に形成されたＣｕ膜１１６ａと第１の層間絶縁膜１１１とが露出するまで、余剰なＣｕ膜１１６ａを除去する（図７−４）。これにより、下層Ｃｕ配線１１６が形成される。
【０００４】
その後、下層Ｃｕ配線１１６を形成した第１の層間絶縁膜１１１上に、配線材料であるＣｕの層間絶縁膜への拡散を防止する銅拡散防止膜１２１を形成し、さらにその上に絶縁材料からなる第２の層間絶縁膜１３１を形成する。この第２の層間絶縁膜１３１の所定の位置に下層Ｃｕ配線１１６に達するビア１３２を形成し、さらに、上層Ｃｕ配線１３６を形成するための所定の深さのトレンチ１３３を形成する。そして、上述した下層Ｃｕ配線１１６を形成した場合と同様に、ビア１３２とトレンチ１３３内にスパッタ法でＴａＮ膜１３４とＴａ膜１３５からなるバリアメタル膜を形成し、スパッタ法でＣｕシード膜を形成した後にメッキ法によってＣｕ膜を形成し、ＣＭＰで余剰なＣｕ膜を除去して、上層Ｃｕ配線１３６を形成する（図７−５）。
【０００５】
【非特許文献１】K. Higashi, H. Yamaguchi, S. Omoto, A. Sakata, T. Katata, N. Matsunaga and H. Shibata, "Highly Reliable PVD/ALD/PVD Stacked Barrier Metal Structure for 45nm-Node Copper Dual-Damascene Interconnects", International Interconnect Technology Conference 2004
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、従来の半導体装置の製造においては、バリアメタル膜のＴａＮ膜とＴａ膜、およびＣｕシード膜はスパッタ法で形成するのが一般的であったが、デバイスの微細化が進むにしたがって、配線幅とビア径が縮小するため、配線抵抗やビア抵抗が上昇することが問題となってきている。ここで、Ｃｕ配線においては、Ｃｕが絶縁膜中に拡散することを防止するために、一般にＴａやＴａＮなどの金属をバリアメタル膜として用いるのであるが、配線抵抗とビア抵抗の上昇を抑制するためには、これらのバリアメタル膜を薄膜化し、配線断面積に占めるバリアメタル膜の面積をできる限り少なくすることが要求される。つまり、配線断面積中にＣｕが占める面積をできる限り大きく確保し、低抵抗な配線を形成することが要求される。そのため、薄膜バリアメタル膜を形成する方法として、従来のスパッタ法ではなく、ＣＶＤ（Chemical Vapor Deposition）法やＡＬＤ（Atomic Layer Deposition）法を用いることが近年提唱されている。
【０００７】
一般的に、ＣＶＤ法やＡＬＤ法で形成したＴａＮ膜とＣｕ膜との密着性はよくないため、ＡＬＤ法で形成したＴａＮ膜（以下、ＡＬＤ−ＴａＮ膜という）とＣｕ膜との間にスパッタ法でＴａ膜を形成する方法が用いられてきた（たとえば、非特許文献１参照）。しかし、一般的に数ｎｍの膜厚が採用されるＡＬＤ−ＴａＮ膜上に十数ｎｍの膜厚のスパッタ法などのＰＶＤ（Physical Vapor Deposition）法で形成したＴａ膜（以下、ＰＶＤ−Ｔａ膜という）を形成するのでは、十分に薄膜のバリアメタル膜を得ることは困難であるという問題点があった。
【０００８】
この発明は、上記に鑑みてなされたもので、ＡＬＤ−ＴａＮ膜上にＰＶＤ−Ｔａ膜を形成することなく信頼性に優れた低抵抗なＣｕ配線を形成した半導体装置とその製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、この発明にかかる半導体装置は、半導体基板上にトランジスタを含む電子部品が形成された半導体基材上に、少なくとも１層の銅配線を含む多層配線構造が層間絶縁膜を介して形成される半導体装置において、銅配線が形成される層間絶縁膜と、前記層間絶縁膜に形成された配線用溝の側面と底面に、原子層レベルで膜厚が制御されて形成されるバリアメタル膜と、前記バリアメタル膜上に形成されるＣｕＡｌ合金からなるＣｕＡｌ合金シード膜と、前記バリアメタル膜が形成された前記配線用溝に埋め込まれたＣｕを含む材料からなる下層Ｃｕ配線と、を備えることを特徴とする。
【発明の効果】
【００１０】
この発明によれば、原子層レベルで膜厚制御され、十分に薄膜化されたＡＬＤ法で形成されたバリアメタル膜上に、Ｃｕ膜との密着性を高めるためのバリアメタル膜をＰＶＤ法で形成することなくバリアメタル膜とＣｕ膜との密着性を高め、信頼性に優れた低抵抗なＣｕ配線を形成することができるという効果を有する。また、ビア底にバリアメタル膜がなく、かつ配線部分のバリアメタル膜の断面積を薄膜化しているので、低い配線抵抗とビア抵抗を実現すると同時に高信頼性（耐エレクトロマイグレーション、耐ストレスマイグレーション、耐ＢＴＳ（Bias Temperature Stress）を実現することができるという効果も有する。
【発明を実施するための最良の形態】
【００１１】
以下に添付図面を参照して、この発明にかかる半導体装置とその製造方法の好適な実施の形態を詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。また、以下の実施の形態で用いられる半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。
【００１２】
実施の形態１．
図１は、この発明にかかる半導体装置の実施の形態１の配線構造を模式的に示す断面図である。この半導体装置は、半導体基板上にトランジスタなどの電子部品が形成された図示しない半導体基材上にシリコン酸化物などからなる下部層間絶縁膜１１、下層Ｃｕ配線１５の配線材料である銅の層間絶縁膜への拡散を防止するシリコン窒化物などからなる銅拡散防止膜２１、およびシリコン酸化物などからなる上部層間絶縁膜３１が順に積層され、上部層間絶縁膜３１に埋め込まれた上層Ｃｕ配線３６ｂと、下部層間絶縁膜１１内に形成された下層Ｃｕ配線１５とが、上部層間絶縁膜３１に形成されたコンタクト３６ａによって電気的に接続される構造を有する。以上において、下部層間絶縁膜１１は、特許請求の範囲における第１の層間絶縁膜に相当し、銅拡散防止膜２１と上部層間絶縁膜３１とは、同じく第２の層間絶縁膜に相当する。
【００１３】
下部層間絶縁膜１１の所定の位置には、下層Ｃｕ配線１５を形成するための配線用溝１２が形成され、この配線用溝１２の底面と側面には、銅の下部層間絶縁膜１１への拡散を防止するための、ＡＬＤ法によって形成されるバリアメタル膜（以下、ＡＬＤ−バリアメタル膜という）１３とＣｕＡｌ合金シード膜１４が形成される。このＡＬＤ−バリアメタル膜１３とＣｕＡｌ合金シード膜１４で内面が被覆された配線用溝１２にＣｕ膜が埋め込まれて、下層Ｃｕ配線１５が形成される。
【００１４】
また、上部層間絶縁膜３１には下層Ｃｕ配線１５と接続するためのビア３２と、ビア３２に接続される所定形状の上層Ｃｕ配線３６ｂを形成するためのトレンチ３３が形成され、このトレンチ３３の側面と底面、およびビア３２の側面には、銅の上部層間絶縁膜３１への拡散を防止するためのＡＬＤ−バリアメタル膜３４とＣｕＡｌ合金シード膜３５が形成される。そして、これらのＡＬＤ−バリアメタル膜３４とＣｕＡｌ合金シード膜３５で内面が被覆されたビア３２とトレンチ３３にＣｕ膜が埋め込まれて、ビア３２の部分にはコンタクト３６ａが、トレンチ３３の部分には上層Ｃｕ配線３６ｂが形成される。
【００１５】
このような配線構造におけるＡＬＤ−バリアメタル膜１３，３４は、原子層レベルで膜厚が制御される薄膜であり、通常数ｎｍの膜厚を有し、厚くとも１０ｎｍ未満の膜厚であることが望ましい。また、ＡＬＤ−バリアメタル膜１３，３４としては、ＡＬＤ−ＴａＮ膜、ＡＬＤ−ＴａＣＮ膜、ＡＬＤ−ＷＮ膜、ＡＬＤ−ＷＣＮ膜、ＡＬＤ−Ｒｕ膜、ＡＬＤ−ＲｕＮ膜、ＡＬＤ−ＲｕＯ膜などのＣｕの層間絶縁膜への拡散を防止することができる材料の膜がＡＬＤ法で形成されたものであればよい。
【００１６】
また、ＣｕＡｌ合金シード膜１４，３５はメッキ法でＣｕ膜を形成するためのシード層であり、Ｃｕ膜に０．１ｗｔ％以上のＡｌが含有されるＣｕＡｌ合金からなる。ここで、純Ｃｕシード膜を用いずにＣｕＡｌ合金シード膜１４，３５を用いたのは、純Ｃｕシード膜とＡＬＤ−バリアメタル膜１３，３４とは密着性に乏しいが、Ｃｕ中にＡｌを含有させたＣｕＡｌ合金シード膜１４，３５とＡＬＤ−バリアメタル膜１３，３４とは、Ｃｕ配線の信頼性を改善するのに十分な密着性が得られることによるものである。密着性の観点からは、ＣｕＡｌ合金シード膜１４，３５のＡｌ含有量は、０．１ｗｔ％以上であれば多いほどよいが、Ｃｕ中のＡｌ含有量が多くなると配線抵抗が上昇してしまう。そこで、配線抵抗の上昇を最小限に抑えるとともに、ＡＬＤ−バリアメタル膜１３，３４との密着性を確保するためには、Ａｌ含有量の上限を２．０ｗｔ％程度とするのがよい。ただし、配線抵抗の上昇を問題としない場合には、Ａｌ含有量を２．０ｗｔ％以上とすることも可能である。
【００１７】
このように、この実施の形態１では、層間絶縁膜にダマシン構造のＣｕ配線を形成する際に、ＡＬＤ−バリアメタル膜１３，３４とＣｕＡｌ合金シード膜１４，３５を形成した後に、Ｃｕ配線を形成するようにしたので、ＡＬＤ−バリアメタル膜１３，３４とＣｕ膜を形成するためのシード膜との密着性を高めることができる。なお、図では、厚くても１０ｎｍ未満の膜厚のＡＬＤ−バリアメタル膜１３，３４が厚く描かれているが、これは説明の都合によるものであり、上述したように図に示される比率は、実際の半導体装置の層構造の比率を表すものではない。また、この実施の形態１の特徴を説明する都合上、図中にＣｕＡｌ合金シード膜１４，３５を示しているが、実際には、ＣｕＡｌ合金シード膜１４，３５の存在は明らかではなく、ＣｕＡｌ合金シード膜１４，３５とＣｕ膜１５，３６ａ，３６ｂとが１つの連続的な膜として存在し、図中のＣｕＡｌ合金シード膜１４，３５の位置にＡｌ含有量の高い領域があり、Ｃｕ膜１５，３６ａ，３６ｂに向かってＡｌ含有量が低くなる膜となっている。
【００１８】
つぎに、このような半導体装置の配線構造の製造方法について説明する。図２−１〜図２−１１は、この発明にかかる半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である。まず、半導体基板上に半導体素子などを形成した図示しない半導体基材上にシリコン酸化物などからなる下部層間絶縁膜１１を形成する（図２−１）。ついで、フォトリソグラフィ技術とエッチング技術とを用いて、下層Ｃｕ配線を形成するための配線用溝１２を下部層間絶縁膜１１に形成する（図２−２）。
【００１９】
その後、配線用溝１２が形成された下部層間絶縁膜１１上にＡＬＤ法を用いてバリアメタル膜１３を形成する。ここでは、バリアメタル膜１３としてＴａＮ膜を使用する場合を例に挙げる。ＡＬＤ−ＴａＮ膜１３の膜厚は、数ｎｍ〜１０ｎｍ未満であるものとする。ついで、スパッタ法などのＰＶＤ法によって、ＡＬＤ−ＴａＮ膜１３上に、０．１ｗｔ％以上のＡｌ含有量を有するＣｕＡｌ合金シード膜１４を形成する。これにより、下層配線用溝の側面と底面にはＡＬＤ−ＴａＮ膜１３とＣｕＡｌ合金シード膜１４が順に形成される。さらに、メッキ法によって、ＣｕＡｌ合金シード膜１４上にＣｕ膜１５ａを形成する（図２−３）。
【００２０】
ついで、１００℃以上４５０℃以下の温度でアニール処理を行い、ＣｕＡｌ合金シード膜１４中のＡｌをＣｕ膜１５ａ中に拡散させる（図２−４）。ここで、メッキ法によってＣｕ膜１５ａを形成した後に、１００℃以上４５０℃以下の温度でアニール処理を行うことによって、Ｃｕの粒成長とメッキ法によって形成されたＣｕ膜１５ａ中へのＡｌの拡散が生じるため、アニール処理後は、ＣｕＡｌ合金シード膜１４とＣｕ膜１５ａとの界面は必ずしも明確ではなく、一つのグレインとして形成されることもある。また、このときのＣｕ膜１５ａ中のＡｌの分布は、ＡＬＤ−ＴａＮ膜１３と接する付近（もともとＣｕＡｌ合金シード膜１４を成膜した付近）のＡｌ濃度が高く、もともとメッキ法によって形成されたＣｕ膜１５ａが存在していた付近のＡｌ濃度は、成膜時におけるＣｕＡｌ合金シード膜１４中のＡｌ濃度以下となる。ただし、アニール時の雰囲気（酸素含有量）によっては、メッキ法によって形成されたＣｕ膜１５ａの表面にて拡散したＡｌが酸化される結果として、表面部分のＡｌ濃度が高くなることがある。
【００２１】
その後、ＣＭＰ法を用いて、配線用溝１２の形成位置以外の位置で下部層間絶縁膜１１の表面が露出するまでＣｕ膜１５ａを除去する（図２−５）。これにより、下層Ｃｕ配線１５が形成される。
【００２２】
ついで、下層Ｃｕ配線１５を形成した下部層間絶縁膜１１上に、１種類以上の層間絶縁膜を形成する。ここでは、シリコン窒化物などからなる銅拡散防止膜２１とシリコン酸化物などからなる上部層間絶縁膜３１を順に積層させる（図２−６）。その後、フォトリソグラフィ技術とエッチング技術とを用いて、上部層間絶縁膜３１と銅拡散防止膜２１の所定の位置にビア３２を形成し、さらに上部層間絶縁膜３１の所定の位置に上部Ｃｕ配線を形成するためのトレンチ３３を形成する（図２−７）。なお、ビア３２の形成に当っては、下層Ｃｕ配線１５が露出するように銅拡散防止膜２１が除去される。
【００２３】
ついで、ビア３２とトレンチ３３を形成した上部層間絶縁膜３１上に、ＡＬＤ法によってＡＬＤ−ＴａＮ膜３４を、通常、数ｎｍの厚さで、厚くとも１０ｎｍ未満の膜厚で形成する（図２−８）。これにより、上部層間絶縁膜３１上と、ビア３２とトレンチ３３の側面と底面にＡＬＤ−ＴａＮ膜３４が形成される。
【００２４】
続いて、ビア底部分のＡＬＤ−ＴａＮ膜３４のみを選択的にエッチングして、除去する（図２−９）。なお、このとき、図３に示されるように、ビア底のＡＬＤ−ＴａＮ膜３４よりも下部の下層Ｃｕ配線１５を掘り込んでもよい。また、ビア底のＡＬＤ−ＴａＮ膜３４を選択的にエッチングする際に、ビア底以外のＡＬＤ−ＴａＮ膜３４を保護するために、若干のＴａ膜やＴａＮ膜などのバリアメタル膜をＰＶＤ法を用いて堆積させるようにしてもよい。
【００２５】
ついで、上述した下層Ｃｕ配線１５の形成時と同様に、ＡＬＤ−ＴａＮ膜３４上に０．１ｗｔ％以上のＡｌを有するＣｕＡｌ合金シード膜３５を成膜し、続いて、メッキ法によってＣｕ膜３６Ａを形成する（図２−１０）。これにより、ビア３２とトレンチ３３にＣｕ膜３６Ａが埋め込まれる。
【００２６】
ついで、１００℃以上４５０℃以下の温度でアニール処理をほどこして、ＣｕＡｌ合金シード膜３５中のＡｌをメッキ法で形成されたＣｕ膜３６Ａ中に拡散させる。その後、ＣＭＰ法を用いて、トレンチ３３の形成位置以外の位置で上部層間絶縁膜３１の表面が露出するまでＣｕ膜３６Ａを除去する（図２−１１）。これにより、上層Ｃｕ配線３６が形成される。以上によって、半導体装置の配線構造が形成される。なお、３層以上の配線構造を有する場合にも、同様の手順で配線を形成することができる。
【００２７】
この実施の形態１によれば、層間絶縁膜に形成された配線用溝、または配線用溝とビアに、ＡＬＤ法によってバリアメタル膜を形成し、さらにＰＶＤ法によってＣｕＡｌ合金シード膜を順に形成した後にメッキ法でＣｕ膜を形成するようにしたので、配線部分のバリアメタル膜が薄膜であり、かつビア底のバリアメタル膜がないために、配線抵抗とビア抵抗を低抵抗に制御しつつ、信頼性に優れた半導体装置を得ることができるという効果を有する。また、従来の技術のようにＡＬＤ−ＴａＮ膜上にＰＶＤ−Ｔａ膜を形成することなく、メッキ法によってＣｕ膜を密着性よく形成することができるという効果も有する。
【００２８】
実施の形態２．
実施の形態１では、ＡＬＤ−ＴａＮ膜１３，３４を形成した（図２−３、図２−８）後、ＣｕＡｌ合金シード膜１４，３５を形成していた（図２−３、図２−１０）が、ＡＬＤ−ＴａＮ膜１３，３４を形成した後、ＣｕＡｌ合金シード膜１４，３５を形成する前に、Ｈ2雰囲気中でＡＬＤ−ＴａＮ膜１３，３４の表面をプラズマ処理してもよい。
【００２９】
図４は、Ｈ2雰囲気中でのＡＬＤ−ＴａＮ膜のプラズマ処理の様子を模式的に示す断面図である。この図に示されるように、ＡＬＤ−ＴａＮ膜１３をＨ2雰囲気中でプラズマ処理することによって、ＡＬＤ−ＴａＮ膜１３の表面のＮ含有量を低下させ、ＡＬＤ−ＴａＮ膜１４中のＮとその上層に形成されるＣｕＡｌ合金シード膜１４中のＡｌとが反応してＡｌＮが形成されることを防止することができる。
【００３０】
この実施の形態２によれば、ＡＬＤ−ＴａＮ膜を形成し、Ｈ2雰囲気中でプラズマ処理した後に、ＣｕＡｌ合金シード膜を形成するようにしたので、ＡＬＤ−ＴａＮ膜中のＮとＣｕＡｌ合金シード膜中のＡｌとの反応を防止し、ＡＬＤ−ＴａＮ膜とＣｕＡｌ合金シード膜との密着性が劣化することを防止することができるという効果を有する。
【００３１】
実施の形態３．
実施の形態１では、ＡＬＤ−ＴａＮ膜１３，３４を形成し（図２−３、図２−８）、ＣｕＡｌ合金シード膜１４，３５を形成し（図２−３、図２−１０）、メッキ法によってＣｕ膜１５ａ，３６Ａを形成した（図２−３と図２−１０）後に、１００℃以上４５０℃以下の温度で熱処理を行っていたが、ＡＬＤ−ＴａＮ膜１３，３４を形成し（図２−３、図２−８）、ＣｕＡｌ合金シード膜１４，３５を形成した（図２−３、図２−１０）後に、１００℃以上４５０℃以下の温度で熱処理を行うようにしてもよい。
【００３２】
図５は、実施の形態３による半導体装置の配線構造の一例を示す図である。この図５に示される配線構造では、図１において、ＡＬＤ−ＴａＮ膜１３，３４とＣｕＡｌ合金シード膜１４，３５との界面にＡｌＮ膜１６，３７をさらに有する構造となっている。このＡｌＮ膜１６，３７はバリアメタル膜として用いられる。このような配線構造を形成するには、上述したように、ＡＬＤ−ＴａＮ膜１３，３４を形成し、ＣｕＡｌ合金シード膜１４，３５を形成した後に、１００℃以上４５０℃以下の温度で熱処理を行うことによって、ＡＬＤ−ＴａＮ膜１３，３４中のＮとＣｕＡｌ合金シード膜１４，３５中のＡｌとを反応させて、ＡｌＮ膜１６，３７を生成させることができる。
【００３３】
この実施の形態３によれば、ＡＬＤ−ＴａＮ膜とＣｕＡｌ合金シード膜を形成した後、熱処理を行って、両者の界面にＡｌＮ膜を形成させてバリアメタル膜として用いるようにしたので、さらにＡＬＤ−ＴａＮ膜を薄膜化して、配線抵抗の低抵抗化を実現することができるという効果を有する。
【００３４】
実施の形態４．
図６は、この発明にかかる半導体装置の実施の形態４の配線構造を模式的に示す断面図である。この半導体装置は、実施の形態１の図１の半導体装置の配線構造において、下層Ｃｕ配線１５上にキャップメタル膜１７を有し、さらに上部層間絶縁膜３１に形成されたビア３２の底部のＡＬＤ−バリアメタル膜３４が残された構造となっている。キャップメタル膜１７としては、ＷＣＯ（Ｂ）、ＷＣＯ（Ｐ）、ＷなどのＷを含む化合物間またはＣｕシリサイドが用いられる。なお、その他の構成は、実施の形態１と同様であるので、その説明を省略する。
【００３５】
このような配線構造を製造する場合は、基本的に、実施の形態１で説明した手順と同様であるが、図２−３〜図２−４でメッキ法でＣｕ膜１５ａを形成して熱処理を行い、ＣＭＰ法によって余剰な膜を除去して下層Ｃｕ配線１５を形成した後、下層Ｃｕ配線１５上にキャップメタル膜１７を形成し、また、図２−８で、上部層間絶縁膜３１にＡＬＤ−バリアメタル膜３４を形成した後に、ビア底のＡＬＤ−バリアメタル膜３４を除去することなく、すなわち図２−９の処理を行うことなく、ＣｕＡｌ合金シード膜３５を形成する点が、実施の形態１の場合とは異なる。
【００３６】
この実施の形態４によれば、下層Ｃｕ配線上にキャップメタル膜を形成するようにしたので、ビア底のＡＬＤ−バリアメタル膜を除去しなくても、低抵抗を実現することができるという効果を有する。また、下層Ｃｕ配線上にキャップメタルを形成し、かつ配線部分のバリアメタル膜の断面積を薄膜化しているので、低い配線抵抗とビア抵抗を実現すると同時に高信頼性（耐エレクトロマイグレーション、耐ストレスマイグレーション、耐ＢＴＳ（Bias Temperature Stress）を実現することができるという効果も有する。
【００３７】
なお、上述した説明では、配線層が２層である場合を説明したが、３層以上の場合でも、同様にして配線構造を構成し、形成することができる。
【産業上の利用可能性】
【００３８】
以上のように、この発明にかかる半導体装置の製造方法は、Ｃｕ配線を使用する半導体デバイス全般に有用である。
【図面の簡単な説明】
【００３９】
【図１】この発明による半導体装置の実施の形態１の配線構造を模式的に示す断面図である。
【図２−１】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その１）。
【図２−２】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その２）。
【図２−３】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その３）。
【図２−４】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その４）。
【図２−５】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その５）。
【図２−６】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その６）。
【図２−７】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その７）。
【図２−８】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その８）。
【図２−９】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その９）。
【図２−１０】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その１０）。
【図２−１１】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その１１）。
【図３】ビア底部分のＡＬＤ−バリアメタル膜のエッチンの一例を示す図である。
【図４】Ｈ2雰囲気中でのＡＬＤ−ＴａＮ膜のプラズマ処理の様子を模式的に示す断面図である。
【図５】実施の形態３による半導体装置の配線構造の一例を示す図である。
【図６】この発明による半導体装置の実施の形態４の配線構造を模式的に示す断面図である。
【図７−１】半導体装置におけるＣｕダマシン配線の従来の製造手順を模式的に示す断面図である（その１）。
【図７−２】半導体装置におけるＣｕダマシン配線の従来の製造手順を模式的に示す断面図である（その２）。
【図７−３】半導体装置におけるＣｕダマシン配線の従来の製造手順を模式的に示す断面図である（その３）。
【図７−４】半導体装置におけるＣｕダマシン配線の従来の製造手順を模式的に示す断面図である（その４）。
【図７−５】半導体装置におけるＣｕダマシン配線の従来の製造手順を模式的に示す断面図である（その５）。
【符号の説明】
【００４０】
１１  下部層間絶縁膜
１２  配線用溝
１３，３４  ＡＬＤ−バリアメタル膜
１４，３５  ＣｕＡｌ合金シード膜
１５  下部Ｃｕ配線
１６，３７  バリアメタル膜
２１  銅拡散防止膜
３１  上部層間絶縁膜
３２  ビア
３３  トレンチ
３６ａ  コンタクト
３６ｂ  上部Ｃｕ配線
３７  キャップメタル膜
【図１】
2008147252.tif 000003
【図２−１】
2008147252.tif 000004
【図２−２】
2008147252.tif 000005
【図２−３】
2008147252.tif 000006
【図２−４】
2008147252.tif 000007
【図２−５】
2008147252.tif 000008
【図２−６】
2008147252.tif 000009
【図２−７】
2008147252.tif 000010
【図２−８】
2008147252.tif 000011
【図２−９】
2008147252.tif 000012
【図２−１０】
2008147252.tif 000013
【図２−１１】
2008147252.tif 000014
【図３】
2008147252.tif 000015
【図４】
2008147252.tif 000016
【図５】
2008147252.tif 000017
【図６】
2008147252.tif 000018
【図７−１】
2008147252.tif 000019
【図７−２】
2008147252.tif 000020
【図７−３】
2008147252.tif 000021
【図７−４】
2008147252.tif 000022
【図７−５】
2008147252.tif 000023