(57)【要約】【課題】  薄型軽量画像表示装置の、衝撃や曲げに対する耐久性を向上し、湾曲させた利用や曲面実装を可能にし、さらに製造工程数の削減による製造コストを低減し、大型化を容易にすること。【解決手段】  複数の画素により構成された表示部と、表示部の制御を行う周辺集積回路を有する画像表示装置において、表示装置を衝撃や曲げに対する耐久性の高い支持基板上に設け、画素回路を有機半導体ＴＦＴで構成し、周辺集積回路を低温多結晶Ｓｉ−ＴＦＴで構成し、この周辺集積回路を製造した時の支持基板を除去して表示装置の支持基板上に設け、画素回路と周辺集積回路を同一配線層で接続する。【選択図】  図１
2008147418.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路ブロックを有するマトリックスアレイ部と、前記アレイ部周辺に配置された複数の回路ブロックにより構成される周辺集積回路部とを有する薄膜トランジスタ（ＴＦＴ（Thin−Film−Transistor））装置において、
前記マトリクスアレイ部の回路素子が有機半導体ＴＦＴ素子を用いて構成され、前記周辺集積回路素子がＳｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子の少なくとも一方を用いて構成され、
前記回路素子及び、前記Ｓｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子の少なくとも一方が同一基板上に設けられ、
前記有機半導体ＴＦＴ素子の電極と、前記Ｓｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子の少なくとも一方の電極との間が基板上に設けた配線層によって、接続されていることを特徴とする薄膜トランジスタ装置。
【請求項２】
前記マトリックスアレイ部と前記周辺集積回路部との間には段差があり、この段差をまたがって配線される前記配線層の前記段差での影響を軽減するために、段差部での高さの差を滑らかにするためのテーパ部が設けられ、そのテーパ部上に前記配線層の一部が設けられていることを特徴とする請求項1記載の薄膜トランジスタ装置。
【請求項３】
前記Ｓｉトランジスタが、薄膜ＳＯＩ(Silicon on Insulator)基板の支持Ｓｉ基板を除去した単結晶Ｓｉ薄膜トランジスタであることを特徴とする請求項１に記載の薄膜トランジスタ装置。
【請求項４】
複数の画素を持つ表示部と、表示部周辺に配置され複数の回路ブロックにより構成される周辺集積回路部とを有する画像表示装置において、
前記表示部の画素回路素子が有機半導体ＴＦＴ素子を有して構成され、
前記周辺集積回路部がＳｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子の少なくとも一方を有して構成され、
前記回路素子及び、前記Ｓｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子の少なくとも一方が同一基板上に設けられ、
前記有機半導体ＴＦＴ素子の電極と、前記Ｓｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子の少なくとも一方の電極との間が、基板上に設けた配線層によって接続されていることを特徴とする画像表示装置。
【請求項５】
前記Ｓｉトランジスタが、薄膜ＳＯＩ基板の支持Ｓｉ基板を除去した単結晶Ｓｉ薄膜トランジスタであることを特徴とする請求項４に記載の画像表示装置。
【請求項６】
複数の回路ブロックを持つマトリックスアレイ部と、
アレイ部周辺に配置され複数の回路ブロックを持つ周辺集積回路とを有し、
前記マトリクスアレイ部の回路が有機半導体ＴＦＴ素子を有して形成され、前記周辺集積回路がＳｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子を有して形成される薄膜トランジスタ装置の製造方法において、
(a)第1の支持基板上に前記Ｓｉトランジスタ素子又は前記多結晶Ｓｉ−ＴＦＴ素子の少なくとも一方を形成して、前記アレイ部周辺に配置される複数の回路ブロックを持つ周辺集積回路部を形成した後、
前記第1の支持基板の厚さを薄くするか又はその第1の支持基板を除去して前記Ｓｉトランジスタ素子又は前記多結晶Ｓｉ−ＴＦＴ素子の少なくとも一方を第2の支持基板上に設けるか、
又は前記第1の支持基板上に前記Ｓｉトランジスタ素子又は前記多結晶Ｓｉ−ＴＦＴ素子の少なくとも一方を形成した後、前記Ｓｉトランジスタ素子又は前記多結晶Ｓｉ−ＴＦＴ素子の少なくとも一方の前記第1の支持基板側とは反対側に第2の支持基板を設けてから、前記第1の支持基板の前記素子が形成されていない側の面の厚さを薄くするか又はその第1の支持基板を除去し、
(b)前記(a)の工程の後に、前記第２の支持基板上に有機半導体ＴＦＴと配線層を印刷により形成してマトリックスアレイ部を形成し、
(c) 前記有機半導体ＴＦＴ素子の電極と、前記Ｓｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子の少なくとも一方電極との間を前記第2の支持基板上に形成した配線層により接続する工程を有することを特徴とする薄膜トランジスタ装置の製造方法。
【請求項７】
前記第1の支持基板の前記Ｓｉトランジスタ素子又は前記多結晶Ｓｉ−ＴＦＴ素子の少なくとも一方が形成された側を前記第2の支持基板表面に対向させて、前記Ｓｉトランジスタ素子又は前記多結晶Ｓｉ−ＴＦＴ素子を前記第2の支持基板表面に固定する工程を有することを特徴とする請求項６記載の薄膜トランジスタ装置の製造方法。
【請求項８】
前記Ｓｉトランジスタが、薄膜ＳＯＩ基板の支持Ｓｉ基板を除去した単結晶Ｓｉ薄膜トランジスタであることを特徴とする請求項６に記載の薄膜トランジスタ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ装置、画像表示装置およびその製造方法に関し、特に、トランジスタ集積回路基板とそれを応用したアクティブマトリクス画像表示装置に係り、特に薄型軽量性、耐衝撃性、フレキシブル性に優れ、製造の低コスト化が可能な薄膜トランジスタ基板、画像表示装置およびその製造方法に関する。
【背景技術】
【０００２】
第１の従来技術として、有機半導体を用いた薄膜トランジスタ（Thin Film Transistor；以下、ＴＦＴと称する。）や、それを応用したアクティブマトリクス型画像表示装置があり、例えば特開２００４−１３４６９４号公報、米国特許第６９０５９０６号公報に開示されている。これらの公知例では、ＴＦＴの製造に塗布印刷技術を用いており、フレキシブル性を有するプラスチック基板のような基板上での低温、低コストなＴＦＴ製造が可能になる。
【０００３】
また、第２の従来技術として、低温多結晶Ｓｉ−ＴＦＴを用いたアクティブマトリクス型画像表示装置があり、例えば特開昭６４-２０８８号公報、特開平１１−８５０６５号公報、特開２０００-２４３９７０号公報等に詳しく記載されている。これらの公知例では、多結晶Ｓｉ−ＴＦＴの性能が高いため、画像表示装置のような大面積上でも高機能トランジスタ回路の集積化を可能にし、表示部分と周辺集積回路のいずれをも、多結晶Ｓｉ−ＴＦＴ回路により同一基板上に内蔵することができる。
【０００４】
【特許文献１】２００４−１３４６９４号公報
【特許文献２】米国特許第６９０５９０６号公報
【特許文献３】特開昭６４-２０８８号公報
【特許文献４】特開平１１−８５０６５号公報
【特許文献５】特開２０００-２４３９７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
今後薄型軽量性、耐衝撃性、可搬性、収納性などに優れた表示装置や、曲面に実装する画像表示装置、湾曲させて利用するマトリクスセンサ、曲面に実装する集積回路付ラベルなど、いわゆるフレキシブルな電子機器装置の実現が期待されている。またこれらの機器は、数ｃｍ角から数１０ｃｍ角以上の比較的大きな面積を有する機器であるため、単位面積当たりの製造コストを低減することが必要となる。これらの機器を実現するためのトランジスタ基板技術として、上記第1の従来技術である有機ＴＦＴがあるが、これら有機ＴＦＴの回路駆動性能は単結晶Ｓｉトランジスタに比較して大幅に低いため、周辺集積回路を構成することが困難である。そのため、周辺集積回路は、一般的にＬＳＩと呼ばれるＳｉ集積回路により構成しているが、実装の信頼性の問題やＬＳＩ自体が曲げることにより割れる問題がある。このため、耐衝撃性が低く、曲面利用が困難である。
【０００６】
また、上記第２の従来技術である多結晶Ｓｉ−ＴＦＴは、製造温度が４００℃以上であり、プラスチック基板のようなフレキシブル性を有する基板全面に渡って、ＴＦＴを製造することが困難である。このため、多結晶Ｓｉ−ＴＦＴ集積回路を耐熱性の高いガラス支持基板上で製造後に、支持基板を薄膜化あるいは除去し、再度フレキシブル基板上に設ける、いわゆる転写技術が必要である。このため、製造コストが増加する問題や、数１０ｃｍ角のような大面積のデバイスの転写が困難である。
【課題を解決するための手段】
【０００７】
（１）本発明の要旨の一例を挙げれば、次の通りである。
【０００８】
複数の回路ブロックを有するマトリックス画像表示アレイ部と、前記アレイ部周辺に配置された複数の回路ブロックにより構成される周辺集積回路部とを有する薄膜トランジスタ（ＴＦＴ（Thin−Film−Transistor））装置において、
前記マトリクス画像表示アレイ部の回路素子が有機半導体ＴＦＴ素子を用いて構成され、前記周辺集積回路素子がＳｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子の少なくとも一方を用いて構成され、
前記回路素子及び、前記Ｓｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子の少なくとも一方が同一基板上に設けられ、
前記有機半導体ＴＦＴ素子の電極と、前記Ｓｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子の少なくとも一方の電極との間が基板上に設けた配線層によって接続されていることを特徴とする薄膜トランジスタ装置。
【０００９】
本発明の薄膜トランジスタ装置、中央部分にマトリックス画像表示アレイ部が設けられ、その周辺部に、表示装置のバッファアンプ回路、シフトレジスタ回路、ＤＡ変換回路、デコーダ回路、レベルシフト回路、フレームメモリ回路、電源回路、コントロール回路などの多結晶Ｓｉ−ＴＦＴ回路やLSI等も設けられている。これらの回路素子はいずれも基板上に設けられている。
【００１０】
前記アレイ部の回路素子には有機半導体ＴＦＴ素子がマトリックス状に設けられる。
【００１１】
前記周辺集積回路素子はＳｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子のいずれを有している。
【００１２】
これら回路素子及び、前記Ｓｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子のいずれかとは、同一基板上に設けられている。
【００１３】
前記有機半導体ＴＦＴ素子の電極と、前記Ｓｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子のいずれか一方の電極との間が基板上に設けた配線層によって接続されている。
【００１４】
有機ＴＦＴ回路を構成するトランジスタやダイオードや容量や抵抗体の電極部分を起点として、そこから延長された配線を、周辺のＳｉトランジスタ回路を構成するトランジスタやダイオードや容量や抵抗体の電極に接続させる。これに例えば、印刷により形成した配線層を用いる。
【００１５】
「周辺集積回路」とは、例えば、表示部の周辺に配置された、表示装置のバッファアンプ回路、シフトレジスタ回路、ＤＡ変換回路、デコーダ回路、レベルシフト回路、フレームメモリ回路、電源回路、コントロール回路などである。これらの一部はLSI等の素子として市販されているものを用いてもよい。
（２）上記課題は、以下の手段により解決できる。すなわち、第１〜第４の実施例においては、低温多結晶Ｓｉ−ＴＦＴにより、アクティブマトリクス画像表示装置の周辺集積回路を形成し、支持基板を薄膜化もしくは除去し、画像表示装置基板上の画素アレイ周辺に設けた後に、塗布印刷製造工程により画素有機ＴＦＴ回路アレイを形成する。同様に塗布印刷配線工程で、これらの周辺集積回路と画素アレイを接続する。
【００１６】
第５の実施例においては、低温多結晶Ｓｉ−ＴＦＴにより、アクティブマトリクス画像表示装置の周辺集積回路を形成し、画像表示装置基板上の画素アレイ周辺にこの周辺集積回路を設ける。その後に、この周辺集積回路の支持基板を除去し、塗布印刷製造工程により画素有機ＴＦＴ回路アレイを形成する。同様に塗布印刷配線工程で、これらの周辺集積回路と画素アレイを接続する。
【００１７】
第６および第７の実施例においては、画像表示装置基板上の画素アレイ周辺領域に直接低温製造工程で多結晶Ｓｉ-ＴＦＴ集積回路を形成し、その後、塗布印刷工程により画素有機ＴＦＴ回路アレイを形成する。同様に塗布印刷配線工程で、これらの周辺集積回路と画素アレイを接続する。
【００１８】
第８の実施例においては、上記実施形態により得られる画像表示装置を、複数枚並べてさらに大面積の画像表示装置を構成する。これにより、従来よりも低コストで大面積の画像表示装置を製造することが可能となる。
【発明の効果】
【００１９】
本発明によれば、衝撃や曲げに対して耐久性が高く、湾曲させて利用し、また曲面実装する電子装置、特に画像表示装置を提供できる。さらに、これらの電子装置の製造工程数を削減することにより製造コストを低減し、大型化を容易にする。
【００２０】
図面中の符号の説明は次の通りである。
【発明を実施するための最良の形態】
【００２１】
（実施例１）
以下に図１〜図５および図１５ａ〜図１５ｅを用いて、本発明の第１の実施例を説明する。本実施例は、例えば表示デバイスがメモリ性電気泳動表示デバイスや、反射型液晶表示デバイスなどであり、解像度が１００〜４００画素／インチ  程度であり、面積が数cm角から数１０cm角程度であり、厚さが２ｍｍ以下であり、重量が２００ｇ以下である、薄型軽量のアクティブマトリクス反射型画像表示装置の実施例である。
【００２２】
まず、本実施例の全体構成に関して述べる。図１は、アクティブマトリクス画像表示装置の構成を説明する概略見取り図であり、下部の画素駆動用ＴＦＴ基板と、上部の表示デバイスを分離した形で示している。上部の表示デバイスが、例えばメモリ性電気泳動表示デバイスや、反射型液晶表示デバイスなどである。またＴＦＴ基板は、画素回路アレイが有機ＴＦＴで構成され、画素を駆動する周辺集積回路が低温多結晶Ｓｉ−ＴＦＴで構成されるＴＦＴ基板を例にとった。
【００２３】
図１において、画素駆動用ＴＦＴ基板は、例えば薄型軽量で、曲率半径が５ｃｍ前後あるいはそれ以下に曲げても使用可能な、フレキシブル性を有するプラスチック製の支持基板７を使用する。このプラスチック支持基板７上に、有機ＴＦＴで構成される画素回路がマトリクス状に配置された画素アレイ領域６と、低温多結晶Ｓｉ−ＴＦＴで構成される画素駆動用周辺集積回路４ａおよび４ｂを有し、これらの回路が、配線５で接続される。周辺集積回路は、走査系（垂直系）と、信号系（水平系）から構成される。走査系の周辺回路は、複数個の集積回路４ａを基板上に配置したものである。信号系の周辺回路は、複数個の集積回路４ｂを基板上に配置したものである。
【００２４】
上部の表示デバイス基板１には、表示デバイスで構成される画素２がマトリクス状に配置され、各画素２が、下部のＴＦＴ基板の各画素回路に対応する。これらの表示画素とＴＦＴ回路が、下部の支持基板（プラスチック基板）７と、上部の支持基板１にはさまれて、薄型軽量反射型画像表示装置を構成する。
【００２５】
なお、上下の支持基板１、７は、例えばポリエチレンテレフタレート、ポリエチレンナフタレート、ポリカーボネート、ポリイミドなどのプラスチック基板が実施可能であるが、本実施例におけるプラスチック基板に限ったものではない。またプラスチック基板以外の、例えば薄膜ガラス基板でも可能である。さらに下部支持基板７には、金属薄膜基板などの使用も可能である。また、低温多結晶Ｓｉ−ＴＦＴよりなる集積回路４ａおよび４ｂは、本実施例のように複数個に分割して配置せずに、走査系と信号系でそれぞれ１枚の集積回路基板で構成することもできる。さらに、図１に示した画素２や配線５などは、概略を説明するために図示しており、画素２の数や配線５の本数などはこの図に限ったものではない。
【００２６】
図２はパネル構成の概略図であり、点線で囲んだ画素２１や周辺集積回路は、その一部を図示している。画素駆動用周辺集積回路は、走査系（垂直系）回路１３と、信号系（水平系）回路１０からなり、低温多結晶Ｓｉ−ＴＦＴにより構成される。走査系回路には、アドレスデコーダ、シフトレジスタ、レベルシフタ、バッファ回路１４などが含まれ、また信号系回路は、アドレスデコーダ、シフトレジスタ、レベルシフタ、ＤＡ変換回路、バッファ回路１１などが含まれる。
【００２７】
それぞれのバッファ回路の中には、バッファＴＦＴ１２および１５の一部が示されている。各画素のスイッチングＴＦＴは、ドレイン線１７とゲート線１６を介して、バッファＴＦＴ１２および１５により駆動される。
【００２８】
次に、本実施例に係るＴＦＴ基板の、一部の平面図と断面構造図を、それぞれ図３および図４に示す。図３には、画素アレイの一部と、周辺バッファ回路内バッファＴＦＴの一部を、具現化した平面構造を示す。また図３中の一点鎖線で示した、ＡＡ‘間とＢＢ’間の断面構造を、それぞれ図４（ａ）および図４（ｂ）に示す。
【００２９】
図３の画素３３で示した領域には、図２の画素内等価回路のスイッチングＴＦＴ１８の平面構造が示されている。図２のゲート線１６とドレイン線１７が、それぞれ図３のゲート線３６とドレイン線３７に対応し、またスイッチングＴＦＴのチャネルとソース電極とドレイン電極が、それぞれ図３の有機半導体４１とソース電極４０とドレイン電極３９に対応する。
【００３０】
図２のバッファ回路１１および１４を構成するバッファＴＦＴ１２および１５の平面構造の一部を、それぞれ図３の３０および３１に示す。図３において、スイッチングＴＦＴのドレイン電極３９が、同一配線層で形成されるドレイン線３７を介して、信号系バッファ回路内バッファＴＦＴのドレイン電極３５ａに接続される。また、スイッチングＴＦＴのゲート電極３８が、同一配線層で形成されるゲート線３６を介して、走査系バッファ回路内バッファＴＦＴのドレイン電極３５ｂに接続される。
【００３１】
次に、ＴＦＴの製造工程と断面構造を示した図１５ａ〜図１５ｅと、ＴＦＴ基板の断面構造を示した図４により、ＴＦＴの製造方法とＴＦＴの断面構造を説明する。低温多結晶Ｓｉ−ＴＦＴ集積回路の中で、信号系バッファ回路内バッファＴＦＴと、画素有機ＴＦＴを接続した断面構造図を図４（ａ）に示す。また走査系バッファ回路内バッファＴＦＴと、画素有機ＴＦＴを接続した断面構造図を図４（ｂ）に示す。
【００３２】
まず、低温多結晶Ｓｉ−ＴＦＴは、次のような製造工程を経て形成できる。すなわち図１５ａにより概略を説明すると、例えば本実施例では、ガラス支持基板２００上で、アモルファスＳｉ膜を堆積した後、連続発振固体レーザを用い、レーザ照射光の走査方向に結晶成長を促進させ、多結晶Ｓｉ膜よりなるチャネル層２０１を形成し、リソグラフィ製法によりパターニングする。ここで多結晶Ｓｉ膜を形成するほかの方法としては、アモルファスＳｉ膜のパルスレーザアニールによる結晶化や、ＣＶＤ法などにより直接多結晶Ｓｉ膜を堆積することも可能である。次に、例えばプラズマＣＶＤ法などにより、Ｓｉ酸化膜よりなるゲート絶縁膜２０２を堆積する。次に、例えばスパッタ法などにより、ＭｏやＷなどの金属膜よりなるゲート電極２０３を堆積し、リソグラフィ製法によりパターニングする。次に、ＴＦＴを形成するために必要な不純物の導入と熱処理を行い、保護膜２０４を堆積した後、ソース電極２０５およびドレイン電極２０６接続領域を選択的に開口する。次に、例えばスパッタ法などにより、Ａｌなどの金属膜を堆積し、リソグラフィ製法によりパターニングを行うことでソース電極２０５およびドレイン電極２０６を形成し、これらの電極により必要な接続を行って、低温多結晶Ｓｉ−ＴＦＴ集積回路を形成する。これらの、低温多結晶Ｓｉ−ＴＦＴの製造工程はレーザアニール工程を除いて、すべてプロセス温度が６００℃以下の低温で形成する。
【００３３】
次に、低温多結晶Ｓｉ−ＴＦＴ集積回路を、プラスチック支持基板上に設ける製造工程の概略を、図１５ｂ〜図１５ｅにより説明する。まず図１５ｂにおいて、低温多結晶Ｓｉ−ＴＦＴ集積回路基板を、図１５ｂに示す断面形状のようにテーパをつけて、所望の面積に切り出し、図１５ｃに示すように、接着層２０７を介して別の支持基板２０８に貼り付けた後、図１５ｄに示すように、ガラス支持基板２００を、研磨やエッチングなどの方法で除去もしくは薄膜化する。ここで、図１５ｂ〜図１５ｄで説明した製造工程の順番は、本実施例に限ったものではなく、例えば低温多結晶Ｓｉ−ＴＦＴ基板を、接着層２０７を介して別の支持基板２０８に貼り付け、ガラス支持基板２００を、研磨やエッチングなどの方法で除去もしくは薄膜化した後、所望の面積に低温多結晶Ｓｉ−ＴＦＴ集積回路を切り出すことも可能である。
【００３４】
さらに図１５ｅに示すように、厚さが約２００μmもしくはそれ以下のプラスチック支持基板１１０上に、水分や酸素などのガスバリア層を積層した後、低温多結晶Ｓｉ−ＴＦＴで構成した周辺集積回路を、貼り付けなどの方法により設ける。次に、接着層２０７と支持基板２０８を除去する。このようにして、合計の膜厚が５μm以下の非常に薄い低温多結晶Ｓｉ−ＴＦＴ集積回路基板を、プラスチック基板１１０上に設けることができる。また図１５ｅに示すように、ゲート絶縁膜２０２や保護膜２０４の側面形状はテーパ形状となっているため、この後の印刷工程で形成する配線を、低温多結晶Ｓｉ−ＴＦＴ集積回路基板上に延長して設けるときに、段差箇所での配線の被覆性を向上し、断線などの不良を起こしにくくできる。
【００３５】
本実施例では、多結晶Ｓｉ膜を形成する製法に連続発振固体レーザを用い、結晶成長を促進させ、さらに結晶成長方向に電流方向が揃うようにソースドレイン電極を配置させることにより、電界効果移動度が３００ｃｍ２／Ｖｓ以上の多結晶Ｓｉ−ＴＦＴを形成し、高性能周辺集積回路を形成することができる。また周辺集積回路として、必要に応じて高周波通信回路や高速プロセッサのような、高性能Ｓｉ集積回路と組み合わせて使用することもできる。例えば、ネットワーク環境で本実施例の画像表示装置を使用するために、周波数が１０ＧＨｚ以上の高周波通信回路と、プロセッサと、メモリよりなるＳｉ集積回路を、薄膜ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板上に形成し、支持Ｓｉ基板を除去することにより、合計の膜厚が５μm以下の非常に薄い単結晶Ｓｉ集積回路を形成する。その後例えば図１に示したように、画素駆動用周辺集積回路４ａおよび４ｂが設置されていない基板の隅に、この単結晶Ｓｉ薄膜トランジスタよりなる高周波集積回路３を設置し、この後の配線形成工程で、単結晶Ｓｉ集積回路３と画素駆動用周辺集積回路４ａおよび４ｂを接続する。
【００３６】
このようにして、プラスチック支持基板１１０上に周辺集積回路を設けた後、有機半導体ＴＦＴおよび配線を支持基板１１０上に形成し、画素回路がマトリクス状に配置された画素アレイを形成する。この有機半導体ＴＦＴは、例えば塗布印刷製法を用い、プロセス温度を２００℃以下にして形成することができる。図４を用いて、製造方法の概略を以下に説明する。
【００３７】
まず金属インク材料を用いて、印刷パターニング製法でゲート電極１１１ａおよび１１１ｂと、ゲート線１１９ｂを形成する。この時図４（ｂ）のＢＢ‘断面図に示したように、低温多結晶Ｓｉ−ＴＦＴのドレイン電極２０６ｂ上部にまで、印刷配線で形成したゲート線１１９ｂを延長して設けて、有機ＴＦＴのゲート電極１１１ｂと、低温多結晶Ｓｉ−ＴＦＴのドレイン電極２０６ｂを接続する。次に例えば有機高分子材料のゲート絶縁膜１１２ａおよび１１２ｂを、印刷製法により部分塗布する。次に金属インクの印刷パターニング技術により、ソース電極１１３ａおよび１１３ｂと、ドレイン電極１１４ａおよび１１４ｂと、ドレイン線１１８を形成する。この時図４（ａ）のＡＡ’断面図に示したように、低温多結晶Ｓｉ−ＴＦＴのドレイン電極２０６ａ上部にまで、印刷配線で形成したドレイン線１１８を延長して設けて、有機ＴＦＴのドレイン電極１１４ａと、低温多結晶Ｓｉ−ＴＦＴのドレイン電極２０６ａを接続する。次に印刷パターニング製法により、有機ＴＦＴのチャネルとなる領域にのみ、有機半導体膜１１５ａおよび１１５ｂを選択的に塗布する。次に、有機ＴＦＴと低温多結晶Ｓｉ−ＴＦＴの両ＴＦＴ領域に、例えば有機高分子材料よりなる保護膜１１６ａおよび１１６ｂを印刷パターニング製法により選択的に塗布する。最後に印刷パターニング製法により、画素電極１１７ａおよび１１７ｂを形成し、ＴＦＴ基板を完成する。
【００３８】
このようにして、低温多結晶Ｓｉ−ＴＦＴのドレイン電極２０６ａおよび２０６ｂと、印刷配線１１８および１１９ｂを接続することができる。この印刷配線を行う前に、低温多結晶Ｓｉ−ＴＦＴのドレイン電極２０６ａ、２０６ｂ上に、印刷材料の濡れ性を改善するための表面処理を行ってから、金属インクの印刷を行うことで、これらの接続をより確実にすることも可能である。
【００３９】
なお図４（ａ）および（ｂ）には、低温多結晶Ｓｉ−ＴＦＴのドレイン電極と、有機半導体ＴＦＴの各電極の接続例を示しているが、回路構成により必要に応じて、低温多結晶Ｓｉ−ＴＦＴのゲート電極と、有機半導体ＴＦＴの各電極を接続することも可能である。例えば図５に、低温多結晶Ｓｉ−ＴＦＴのゲート電極２０３ｃと、有機半導体ＴＦＴのゲート電極１１１ｃを接続した例を示す。ゲート電極２０３ｃを同一配線層２０３ｄで引き出し、有機半導体のゲート電極１１１ｃを引き出した配線層１１９ｃと、Ａｌ電極を介して接続する断面構造が示されている。
【００４０】
本実施例により得られる効果は、次の通りである。従来の製造方法では、実装技術により画素アレイ周辺にＳｉ集積回路チップを設けて、画素アレイ回路と周辺集積回路を接続していた。このため、本実施例のように、曲率半径が５ｃｍ前後あるいはそれ以下で使用可能な、フレキシブル性を有するプラスチック基板上に、薄型軽量な画像表示装置を製造する場合、衝撃や装置が曲がった時に、接続部が壊れる問題や、周辺Ｓｉ集積回路チップが割れてしまう問題がある。本実施例のＴＦＴ基板の構造では、低温多結晶Ｓｉ−ＴＦＴ集積回路と単結晶Ｓｉ薄膜集積回路を、製造したときのガラス支持基板やＳｉ支持基板を除去し、集積回路の合計膜厚を５μm以下にまで薄膜化してプラスチック基板上に設けること、この後で塗布印刷製法により有機ＴＦＴと配線を形成し、この塗布印刷配線を低温多結晶Ｓｉ−ＴＦＴや単結晶Ｓｉ薄膜集積回路の電極上部にまで延長して接続すること、などの構造的特徴を有する。このために、従来の技術での問題点を回避し、衝撃や曲げに対して耐久性が高く、湾曲させた利用や曲面実装が可能である、アクティブマトリクス反射型画像表示装置を実現することができる。これを応用することにより、電子書籍と呼ばれるような、紙のように曲げて読書やカラー写真の閲覧に使用できる表示装置が可能になる。
【００４１】
本実施例で使用した電極配線材料としては、Ａｇインク、Ａｕインク、などの金属インクや導電性有機材料、透明電極材料などが可能である。その塗布印刷製法としては、例えばインクジェット法、オフセット印刷法、電子写真法、ディスペンサ法などの通常の印刷製法やメッキ法などが可能である。ゲート絶縁膜としては、有機高分子絶縁膜、塗布型Ｓｉ酸化膜、塗布型高誘電率絶縁膜などが可能である。有機半導体としては、ペンタセンやその誘導体や、ポルフィリンなどのような低分子有機材料、Ｐ３ＨＴ（ポリチオフェン）、Ｆ８Ｔ２（ポリフルオレンチオフェン共重合体）などのような高分子有機材料が可能である。
【００４２】
以上に述べた本実施例においては、本発明の主旨を損なわない範囲で、材料、表示デバイス、製造方法などいくつもの変更が可能である。また、製造する装置の大きさも、本実施例に限ったものではなく、塗布印刷技術の特長を活かして、例えば１ｍ角以上の面積を有する装置の製造も可能である。また、多結晶Ｓｉ−ＴＦＴと有機ＴＦＴ構造も本実施例に限ったものではない。例えば図４（ａ）において、多結晶Ｓｉ−ＴＦＴのゲート電極２０３ａが、多結晶Ｓｉチャネル層２０１ａよりも下部にあるボトムゲート構造や、有機ＴＦＴのゲート電極１１１ａが、有機半導体層１１５ａよりも上部にあるトップゲート構造でも可能である。表示デバイスも、本実施例に限らず、例えば本実施例のＴＦＴ基板を、透過型液晶デバイスに応用し、薄型軽量の透過型液晶表示装置を提供することも可能である。さらに、本実施例では有機ＴＦＴの製造方法として塗布印刷法を例にとったが、これに限ったものではなく、例えば蒸着やスパッタなどの真空成膜や、ホトリソグラフィ/エッチングなどのパターニング法との組み合わせで、有機ＴＦＴや配線を形成することでも、本発明の効果を得られることは、いうまでもない。
（第２の実施例）
以下図４および図６を用いて、本発明の第２の実施例を説明する。本実施例は、第１の実施例と同じ薄型軽量のアクティブマトリクス反射型画像表示装置において、合わせ精度を向上できる自己整合製造方法により、ＴＦＴ基板を製造する実施例である。
【００４３】
図６は、図２に示した画素アレイと、周辺バッファ回路内バッファＴＦＴの一部を、具現化した平面図の一部を示す。図６中の一点鎖線で示した、ＡＡ‘間とＢＢ’間の断面構造は、図４（ａ）（ｂ）に示す通りであり、第１の実施例と同じである。また、低温多結晶Ｓｉ−ＴＦＴで構成される周辺集積回路を、支持基板に貼り付けるところまでの製造方法も、第１の実施例と同じである。
【００４４】
有機ＴＦＴの製造方法や用いる材料は、以下に説明する自己整合工程以外は、第１の実施例と同じである。以下に、自己整合工程の概略を説明する。すなわち、図４のゲート絶縁膜１１２ａおよび１１２ｂを印刷パターニング法により部分塗布する工程までは第１の実施例と同じである。その後、露光される領域にのみ材料が塗布されるような表面処理を行ってから、基板１１０の裏面から露光を行う。この時、図６のゲート電極５８とゲート線５６が露光のマスクになる。その後印刷パターニング法により、ドレイン線５７およびドレイン電極５９およびソース電極６０の電極配線材料を塗布する。この時、ゲート電極５８とゲート線５６のパターンがない領域にのみ、ソース電極６０、ドレイン電極５９、およびドレイン線５７が、高精細にかつゲート電極５８に自己整合して塗布される。以上の製造工程を経て、有機ＴＦＴのゲート電極５８と、低温多結晶Ｓｉ−ＴＦＴのドレイン電極５５ｂを、ゲート線５６を介して接続し、また有機ＴＦＴのドレイン電極５９と、低温多結晶Ｓｉ−ＴＦＴのドレイン電極５５ａを、ドレイン線５７を介して接続する。
【００４５】
本第２の実施例では、自己整合塗布印刷製造方法を用いるので、ゲート電極５８に対して、ソース電極６０およびドレイン電極５９を形成する材料を、合わせズレをなくして高精度に塗布できる。そのため有機ＴＦＴのゲート電極と、ソースおよびドレイン電極間寄生容量を低減し、高性能な有機ＴＦＴおよび高精細な画像表示装置を実現することができる。それ以外にも、第１の実施例と同様の発明の効果を得られることはいうまでもない。
（第３の実施例）
以下図1、図４、図７、および図８を用いて、本発明の第３の実施例を説明する。本実施例は、表示デバイスが有機発光ダイオードであり、解像度が５０〜３００画素／インチ  程度であり、面積が数cm角から数１０cm角程度であり、厚さが１ｍｍ以下であり、重量が１００ｇ以下である、薄型軽量のフルカラーアクティブマトリクス有機エレクトロルミネセンス画像表示装置の実施例である。
【００４６】
本実施例の全体構成は、第1の実施例と同様であり、図１の概略見取り図に示すように、下部の画素駆動用のＴＦＴ基板と、上部の表示デバイスから構成されるが、上部の表示デバイスが、有機発光ダイオードであることが、第1の実施例と異なる。
【００４７】
図７は、パネル構成概略図である。画素８３内には等価回路が示されており、各画素は表示発光ダイオード８０、スイッチングＴＦＴ７８、発光ダイオード駆動ＴＦＴ８１、保持容量７９より構成され、これらの画素をマトリクス上に配置したアレイ８４により表示部が構成され、図７にはその画素アレイの一部が示されている。このスイッチングＴＦＴと発光ダイオード駆動ＴＦＴは有機ＴＦＴにより構成され、表示発光ダイオードは、高分子有機材料よりなる有機発光ダイオードや低分子有機材料よりなる有機発光ダイオードなどである。保持容量は、スイッチングＴＦＴや発光ダイオード駆動ＴＦＴや配線の寄生容量であるが、必要により容量素子として形成することも可能である。また、図７に示した画素回路は、有機発光ダイオード駆動回路としては最も基本的な構成であるが、これに例えば、発光ダイオード駆動ＴＦＴ８１のしきい値電圧バラツキやシフトを補償する回路や、電圧プログラミング回路、電流プログラミング回路、デジタル信号駆動回路など、表示特性を改善する種々の画素回路を、有機ＴＦＴにより構成し、画素内に内蔵することも可能である。
【００４８】
画素駆動用周辺集積回路は、走査系（垂直系）回路７３と、信号系（水平系）回路７０からなり、低温多結晶Ｓｉ−ＴＦＴにより構成される。走査系回路には、アドレスデコーダ、シフトレジスタ、レベルシフタ、バッファ回路７４などが含まれ、また信号系回路は、アドレスデコーダ、シフトレジスタ、レベルシフタ、ＤＡ変換回路、画素駆動信号発生回路、バッファ回路７１などが含まれる。それぞれのバッファ回路には、バッファＴＦＴ７２および７５の一部が示されている。各画素のスイッチングＴＦＴ７８は、ドレイン線７７とゲート線７６を介して、バッファＴＦＴにより駆動される。
【００４９】
次に、図７に示した画素アレイと、周辺バッファ回路内バッファＴＦＴを、具現化した平面図の一部を、図８に示す。本実施例のＴＦＴ基板製造方法は、第1の実施例と同じであるため、図８中の一点鎖線で示した、ＡＡ‘間とＢＢ’間の断面構造は、第１の実施例と同じであり、それぞれ図４（ａ）（ｂ）に示す。図８には画素９３のアレイの一部を、５×３ケ示している。この画素領域には、図７の画素等価回路のスイッチングＴＦＴ７８と、発光ダイオード駆動ＴＦＴ８１の平面構造が示されている。図７のゲート線７６とドレイン線７７が、それぞれ図８のゲート線９６とドレイン線９７に対応する。またスイッチングＴＦＴ７８のチャネルとソース電極とドレイン電極が、それぞれ図８の有機半導体１０１とソース電極１００とドレイン電極９９に対応する。また、発光ダイオード駆動ＴＦＴ８１のチャネルとソース電極とドレイン電極が、それぞれ図８の有機半導体１０２と電源線に接続するソース電極１０４とドレイン電極１０３に対応し、このドレイン電極が発光ダイオードのアノードに接続する。
【００５０】
図７のバッファ回路７１および７４を構成するバッファＴＦＴ７２および７５の平面構造の一部を、それぞれ図８の９０および９１に示す。図８において、スイッチングＴＦＴのドレイン電極９９が、同一配線層で形成されるドレイン線９７を介して、信号系バッファ回路内バッファＴＦＴのドレイン電極９５ａに接続される。また、スイッチングＴＦＴのゲート電極９８が、同一配線層で形成されるゲート線９６を介して、走査系バッファ回路内バッファＴＦＴのドレイン電極９５ｂに接続される。
【００５１】
本実施例において、周辺集積回路である低温多結晶Ｓｉ−ＴＦＴ基板を図４の支持基板１１０上に設ける製法と、必要に応じて単結晶Ｓｉ薄膜集積回路を設ける製法と、画素回路を構成する有機ＴＦＴを製造する方法は、第１の実施例と同じであり、その断面構造図は図４と同じである。従って、図８中の一点鎖線で示した、ＡＡ‘間とＢＢ’間の断面構造が、それぞれ図４（ａ）（ｂ）に対応する。特に本実施例では、画素回路の性能を向上するため、図８の有機半導体１０１と１０２の膜形成に、塗布型ペンタセンを用いて、印刷後の溶媒乾燥過程を制御し、結晶成長をその方向がソースドレイン電極間の電流方向に揃うように促進させる。その結果、有機ＴＦＴの電界効果移動度を１ｃｍ２／Ｖｓ以上に向上する。
【００５２】
本実施例のＴＦＴ基板の構造でも、第１の実施例と同様に、低温多結晶Ｓｉ−ＴＦＴ集積回路と、単結晶Ｓｉ薄膜集積回路を、製造したときのガラス支持基板とＳｉ支持基板を除去もしくは薄膜化して、プラスチック基板上に設けていること、この後で塗布印刷製法により有機ＴＦＴと配線を形成し、この塗布印刷配線を低温多結晶Ｓｉ−ＴＦＴと、単結晶Ｓｉ薄膜集積回路の電極上部にまで延長して接続していること、などの構造的特徴を有する。このために、従来の技術での問題点を回避し、衝撃や曲げに対して耐久性が高く、湾曲させた利用や曲面実装を可能にするフルカラーアクティブマトリクス有機エレクトロルミネセンス画像表示装置を実現することができる。これを応用することにより、薄型軽量で可搬性の優れた装置で、高画質動画や、テレビ、映画を鑑賞できる表示装置が可能になる
（第４の実施例）
以下に図９、図１０を用いて、本発明の第４の実施例を説明する。本実施例は、第１〜第３の実施例で示した、薄型軽量のアクティブマトリクス画像表示装置において、ＴＦＴ基板の製造方法を、一部変更した実施例である。本実施例の製造方法で製造した場合の、図３のＡＡ‘間断面構造を図９に、また図３のＢＢ’間断面構造を図１０に示す。
【００５３】
以下に、変更した製造方法の概略を説明する。すなわち、第１の実施例の図１５ａで説明した低温多結晶Ｓｉ−ＴＦＴの製造方法において、ソース電極およびドレイン電極接続領域を選択的に開口した後、Ａｌなどの金属膜よりなるソース電極２０５およびドレイン電極２０６を形成しないで、低温多結晶Ｓｉ−ＴＦＴ集積回路を所望の面積に加工した後、図１５ｅに示した支持基板１１０上に設ける。この後の有機半導体ＴＦＴの電極および配線を形成する時に、同一層で低温多結晶Ｓｉ−ＴＦＴの電極を形成する。
【００５４】
図９に示した実施例では、有機半導体ＴＦＴ製造方法において、塗布印刷製法で形成するドレイン線１３８を延長して、同時に低温多結晶Ｓｉ−ＴＦＴのソース電極２１５およびドレイン電極２１６を形成する。また図１０に示した実施例では、塗布印刷製法で形成するゲート線１４９を延長して、同時に低温多結晶Ｓｉ−ＴＦＴのソース電極２２５およびドレイン電極２２６を形成する。ここで塗布印刷製法の代わりに、例えば従来のスパッタ法などにより、Ａｌなどの金属膜を堆積し、リソグラフィ製法によりパターニングを行うことで、有機半導体ＴＦＴのゲート電極１４１およびゲート線１４９と、低温多結晶Ｓｉ−ＴＦＴのソース電極２２５およびドレイン電極２２６を、同時に形成することも可能である。
【００５５】
本実施例でも、第１〜第３の実施例で得られる効果を同様に得ることができる。さらに本実施例では、多結晶Ｓｉ−ＴＦＴの電極と、有機半導体ＴＦＴの電極の接続を、同一配線層で行っているため、より確実に両者を接続することができる。
（第５の実施例）
以下に製造工程断面図である図１６ａ〜図１６ｄおよび図１１を用いて、本発明の第５の実施例を説明する。本実施例は、第１〜第３の実施例で示した、薄型軽量のアクティブマトリクス画像表示装置において、低温多結晶Ｓｉ−ＴＦＴ基板の製造方法と、この周辺集積回路基板の支持基板上への設置方法を、変更した実施例である。本実施例の製造方法で製造した場合の、図３もしくは図６もしくは図８のＡＡ‘間断面構造を、図１１に示す。
【００５６】
以下に図１６ａ〜図１６ｄにより、低温多結晶Ｓｉ−ＴＦＴ集積回路を、プラスチック支持基板上に設ける製造工程の概略を説明する。すなわち、まず図１６ａにおいて、例えばガラス支持基板２３０上で低温多結晶Ｓｉ−ＴＦＴを形成する製造方法は、第１〜第３の実施例と同じであるが、保護膜２３４を堆積した後の、ソース電極２３５およびドレイン電極２３６接続領域を選択的に開口する時、同時に図１１の配線１５８と電極２３６を接続する領域２３８では、ガラス支持基板２３０に到達するまで開口部を貫通させる。その後第１〜第３の実施例と同様の方法で、例えばスパッタ法などにより、Ａｌなどの金属膜よりなるソース電極２３５およびドレイン電極２３６を設けて、低温多結晶Ｓｉ−ＴＦＴを形成する。次に本実施例では、第２の保護膜２３７を堆積し平坦化する。
【００５７】
次に図１６ｂに示すように、低温多結晶Ｓｉ−ＴＦＴ集積回路基板を、断面形状にテーパをつけて、所望の面積に切り出す。その後図１６ｃに示すように、厚さが約２００μmもしくはそれ以下のプラスチック支持基板１５０上に、水分や酸素などのガスバリア層を積層した後、切り出した低温多結晶Ｓｉ−ＴＦＴ集積回路基板を上下反転させて、貼り付けなどの方法によりプラスチック支持基板１５０上に設ける。さらに図１６ｄに示すように、低温多結晶Ｓｉ−ＴＦＴ集積回路のガラス支持基板２３０を、研磨やエッチングなどの方法で除去する。この時接続領域２３８では、電極２３６の金属材料がガラス支持基板に貫通するまで充填されるので、露出する。このようにして、合計の膜厚が５μm以下の非常に薄い低温多結晶Ｓｉ−ＴＦＴ集積回路基板を、プラスチック基板１５０上に設けることができる。また、ゲート絶縁膜２３２や保護膜２３４、２３７の側面形状は、テーパ形状となっているため、この後の印刷工程で形成する配線を、低温多結晶Ｓｉ−ＴＦＴ集積回路基板上に延長して設けるときに、段差箇所での配線の被覆性を向上し、断線などの不良を起こしにくくできる。
【００５８】
次に図１１に示すように、第１の実施例と同様にして、塗布印刷製法により有機ＴＦＴおよび配線を形成し、低温多結晶Ｓｉ−ＴＦＴ集積回路と、有機ＴＦＴ画素回路アレイを接続する。図１１には、低温多結晶Ｓｉ−ＴＦＴのドレイン電極２３６と、有機半導体ＴＦＴのドレイン電極１５４が、ドレイン線１５８を介して接続された断面構造を示す。接続領域２３８では、低温多結晶Ｓｉ−ＴＦＴのドレイン電極２３６の金属材料が露出しているので、有機半導体ＴＦＴのドレイン電極１５４と良好な接続を行うことができる。
【００５９】
本実施例でも、第１〜第３の実施例で得られる効果を同様に得ることができる。さらに本実施例では、低温多結晶Ｓｉ−ＴＦＴ集積回路をプラスチック基板１５０に貼り付けてから、集積回路のガラス支持基板を除去するので、支持基板の除去工程を第１〜第３の実施例よりも簡略化できる効果がある。
（第６の実施例）
以下に図１２を用いて、本発明における第６の実施例を説明する。本実施例は、第１〜第３の実施例で示した、薄型軽量のアクティブマトリクス画像表示装置において、低温多結晶Ｓｉ−ＴＦＴ基板を、その製造温度を４００℃以下の低温にすることで直接基板１６０上に形成し、周辺集積回路の貼り付け工程を省略する実施例である。本実施例の製造方法で製造した場合の図3もしくは図６もしくは図８のＡＡ‘間断面構造を、図１２に示す。
【００６０】
以下に、低温多結晶Ｓｉ−ＴＦＴの製造方法の概略を説明する。すなわち、例えば本実施例では、曲率半径が５ｃｍ前後あるいはそれ以下で使用可能なフレキシブル性を有し、耐熱性が３００℃以上の支持基板１６０上に、支持基板の保護機能と水分や酸素などのガスバリア機能を兼ね備えた保護膜２４７を積層した後、ＣＶＤ法などにより直接多結晶Ｓｉ膜を堆積し、パターニングを行うことで、多結晶Ｓｉ膜よりなるチャネル層２４１を形成する。多結晶Ｓｉ膜を形成するほかの方法として、アモルファスＳｉ膜のレーザアニールによる結晶化なども可能である。次に、例えばスパッタ法やＣＶＤ法などにより、Ｓｉ酸化膜よりなるゲート絶縁膜２４２を堆積する。次に、例えばスパッタ法などにより、ＭｏやＷなどの金属膜よりなるゲート電極２４３を堆積しパターニングする。次に、ＴＦＴを形成するために必要な不純物の導入を行い、保護膜２４４を堆積した後、ソース電極２４５およびドレイン電極２４６接続領域を選択的に開口する。次に、例えばスパッタ法などによりＡｌなどの金属膜を堆積し、パターニングを行うことでソース電極２４５およびドレイン電極２４６を形成する。この時本実施例では、有機半導体ＴＦＴのゲート電極１６１も同時に形成する。なお図１２には示していないが、図３もしくは図６もしくは図８のＢＢ‘間断面構造では、同一Ａｌ金属層により、多結晶Ｓｉ−ＴＦＴのドレイン電極２４６と、有機半導体ＴＦＴのゲート電極１６１が接続する。このようにして、低温多結晶Ｓｉ−ＴＦＴよりなる周辺集積回路を形成する。
【００６１】
次に塗布印刷製法を用い、第１〜第３の実施例と同様の製造方法で、画素アレイ領域の有機半導体ＴＦＴ回路を形成する。ただし本実施例では、上記低温多結晶Ｓｉ−ＴＦＴのソース電極２４５およびドレイン電極２４６の製造工程で、有機半導体ＴＦＴのゲート電極１６１も同時に形成するため、第１〜第３の実施例で必要であった、有機半導体ＴＦＴのゲート電極製造工程を省略することができる。以下に、有機半導体ＴＦＴの製造方法の概略を説明する。まず例えば高分子有機材料よりなるゲート絶縁膜１６２を、印刷製法により部分塗布する。次に金属インクの印刷パターニング製法により、ソース電極１６３とドレイン電極１６４およびドレイン線１６８を形成する。この時、低温多結晶Ｓｉ−ＴＦＴのドレイン電極２４６上部にまで、印刷配線で形成するドレイン線１６８を延長して設けて、有機ＴＦＴのドレイン電極１６４と、低温多結晶Ｓｉ−ＴＦＴのドレイン電極２４６を接続する。次に印刷パターニング製法により、有機ＴＦＴのチャネルとなる領域にのみ、有機半導体膜１６５を選択的に塗布する。次に、有機ＴＦＴと低温多結晶Ｓｉ−ＴＦＴの両ＴＦＴ領域に、例えば高分子有機材料よりなる保護膜１６６を印刷パターニング製法により選択的に塗布する。最後に印刷パターニング製法により、画素電極１６７を形成し、ＴＦＴ基板を完成する。
【００６２】
本実施例でも、第１〜第３の実施例で得られる効果を同様に得ることができる。さらに本実施例では、保護膜２４７に加えて、低温多結晶Ｓｉ−ＴＦＴのゲート絶縁膜２４２と、保護膜２４４が、有機半導体ＴＦＴの保護膜を兼ねているため、第１〜第３の実施例と比較して、水分や酸素などに対するより高いガスバリア効果を得ることができる。
（第７の実施例）
以下に図１３を用いて、本発明における第７の実施例を説明する。本実施例は、第１〜第６の実施例の周辺集積回路に本発明を応用し、ｎ型チャネルを有する低温多結晶Ｓｉ−ＴＦＴとｐ型チャネルを有する有機半導体ＴＦＴを製造し、組合わせることで相補型ＴＦＴ回路を構成する実施例である。製造方法としては、第6の実施例の製法を例にとった。
【００６３】
相補型ＴＦＴ回路の1例として、2入力ＮＡＮＤゲートの回路図を図１３（ａ）に示す。回路を構成するｐ型チャネルＴＦＴ領域とｎ型チャネルＴＦＴ領域を、それぞれＰＴＦＴおよびＮＴＦＴで示す。有機半導体ＴＦＴで形成されるｐ型チャネルＴＦＴ２個と、低温多結晶Ｓｉ−ＴＦＴで形成されるｎ型チャネルＴＦＴ２個で、２入力の相補型ＴＦＴ−ＮＡＮＤゲートを構成する。入力端子をＩＮ１、ＩＮ２で示し、出力端子をＯＵＴで示す。
【００６４】
本回路を具現化した平面構造の、１ゲートに相当する部分の平面図を図１３（ｂ）に示し、この平面図のＣＣ‘間断面構造を、図１３（ｃ）に示す。それぞれのＴＦＴの製造方法は、第6の実施例で説明した通りである。有機半導体ＴＦＴのゲート電極を、図１３（ｂ）の１７１ｂと１７２ｂ、および図１３（ｃ）の１７１で示す。低温多結晶Ｓｉ−ＴＦＴのゲート電極は、図１３（ｂ）の２５３ｂ、２５４ｂ、および図１３（ｃ）の２５３、２５４で示す。このゲート電極１７１ｂと１７２ｂが、２５３ｂと２５４ｂに接続し、それぞれ入力端子ＩＮ１およびＩＮ２を構成する。また、有機半導体ＴＦＴのドレイン電極１７５ｂが、低温多結晶Ｓｉ−ＴＦＴのドレイン電極２５７ｂと接続し、出力端子ＯＵＴを構成する。また、有機半導体ＴＦＴのソース電極１７４ｂと、低温多結晶Ｓｉ−ＴＦＴのソース電極２５６ｂが、それぞれ電源線に接続して、２入力の相補型ＴＦＴ−ＮＡＮＤゲートを構成する。
【００６５】
本実施例では、有機半導体ＴＦＴを画素アレイ回路だけでなく、周辺集積回路の内部にも形成し、低温多結晶Ｓｉ−ＴＦＴと組み合わせて、周辺集積回路の一部を相補型ＴＦＴ回路により構成することにより、周辺集積回路の消費電力を低減し、またいろいろな機能を周辺集積回路に持たせることができる。なお本実施例では、第6の実施例の製造方法を例にとったが、これ以外の第１〜第５の実施例の製造方法でも可能である。例えば、ｎ型チャネル低温多結晶Ｓｉ−ＴＦＴ基板を周辺に設置してから、ｐ型チャネル有機半導体ＴＦＴを製造し、配線により接続することで相補型ＴＦＴ回路を構成することが可能である。このようにしても、本実施例と同様の効果を得ることができる。
（第８の実施例）
以下に図１４を用いて、本発明における第８の実施例を説明する。本実施例は、上記第１〜第７の実施例で形成された薄型軽量アクティブマトリクス画像表示装置を応用し、これらを複数毎並べて、例えば縦が１．５ｍ、横が２ｍ程度の、大型画像表示装置を形成する例である。以下に構造の概略を説明する。
【００６６】
図１４（ａ）に、1枚のアクティブマトリクス画像表示装置３００の、点線で囲った部分の断面概略図を示す。本実施例では、曲率半径が５ｍｍ以下でも使用できる程度のフレキシブル性を有する支持基板３０１上に、画像表示装置が形成されている。このフレキシブル基板３０１を折り曲げることにより、周辺集積回路３０２と電源やデータ転送のためのケーブル３０４を、別の支持基板３０５の裏側に折り込むことができる。このため、画素アレイ３０３以外の周辺領域を表側からは見えないようにし、額縁が２ｍｍ以下の画像表示装置を構成できる。図１４（ｂ）には、このように加工した画像表示装置を、支持基板３１０上に隙間なく規則的に並べた図を示す。それぞれの画像表示装置３００のケーブル３０４は、本画像装置の裏側にあるため、表側の表示面からは見えない状態で、電源や画像データを供給する画像駆動装置に接続されている。この画像駆動装置から表示データを時系列に送り、全体で1枚の大型表示装置として機能するようにする。このようにして、大型の画像表示装置を、容易に構成することができる。
【００６７】
以上の第１〜第８の実施例では、いずれも画像表示装置を例にとったが、これに限ったものではない。例えば表示デバイス以外に、通信用受動素子やセンサーや電池などの表示以外の機能を内蔵し、衝撃や曲げに対して耐久性が高い薄型軽量のシステム表示装置を実現することができる。また有機半導体ＴＦＴで構成する集積回路アレイ基板を、センサーアレイや、アクチュエータアレイや、ＲＦ−ＩＤ機能付きカードや、ＲＦ−ＩＤ機能付き電子ラベルなどに応用することにより、衝撃や曲げに対して耐久性が高く、湾曲させて利用し、また曲面実装する電子装置を実現することができる。
【００６８】
なお、本実施例で関連する技術的事項は次の通りである。
１．複数の画素により構成される画像表示部と、
表示部周辺に配置され複数の回路ブロックにより構成される周辺集積回路とを有し、
前記表示部の画素回路が有機半導体ＴＦＴ素子を有する、前記周辺集積回路がＳｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子を有する画像表示装置の製造方法において、
(a)第１の支持基板上に前記Ｓｉトランジスタ素子又は前記多結晶Ｓｉ−ＴＦＴ素子を形成した後に、前記第１の支持基板の前記素子が形成されていない側の面の厚さを薄くした後、前記素子が形成されている側の面を第2の支持基板上に固定するか、
又は前記第1の支持基板上に前記Ｓｉトランジスタ素子又は前記多結晶Ｓｉ−ＴＦＴ素子のいずれか一方を形成した後、前記Ｓｉトランジスタ素子又は前記多結晶Ｓｉ−ＴＦＴ素子のいずれか一方の前記第1の支持基板側とは反対側に第2の支持基板を設けてから、前記第1の支持基板の前記素子が形成されていない側の面の厚さを薄くするか又はその第1の支持基板を除去し、
(b)前記(a)の工程の後に、前記第２の支持基板上に有機半導体ＴＦＴと配線層を印刷により形成してマトリックス画像表示アレイ部を形成し、
(c) 前記有機半導体ＴＦＴ素子の電極と、前記Ｓｉトランジスタ素子又は多結晶Ｓｉ−ＴＦＴ素子のいずれかの一方電極との間を前記第2の支持基板上に形成した配線層により接続する工程を有することを特徴とする画像表示装置の製造方法。
２．前記Ｓｉトランジスタが、薄膜ＳＯＩ基板の支持Ｓｉ基板を除去した単結晶Ｓｉ薄膜トランジスタであることを特徴とする、前記１．に記載の画像表示装置の製造方法。
１，７…支持基板、２…表示画素、３…Ｓｉ集積回路、４ａ，４ｂ…多結晶Ｓｉ−ＴＦＴ集積回路、５…配線、６…画素回路アレイ、
１０，７０…信号系回路、１１，７１…信号系バッファ回路、１２，１５，７２，７５…バッファＴＦＴ、１３，７３…走査系回路、１４，７４…走査系バッファ回路、
３０，５０，９０…信号系バッファ回路、３１，５１，９１…走査系バッファ回路、３２，５２，９２…画素回路アレイ、３３，５３，９３…画素、３４ａ，３４ｂ，５４ａ，５４ｂ，９４ａ，９４ｂ…多結晶Ｓｉ−ＴＦＴのゲート電極、３５ａ，３５ｂ，５５ａ，５５ｂ，９５ａ，９５ｂ…多結晶Ｓｉ−ＴＦＴのドレイン電極、３６，５６，９６…ゲート線、３７，５７，９７…ドレイン線、３８，５８，９８…有機半導体ＴＦＴのゲート電極、３９，５９，９９，１０３…有機半導体ＴＦＴのドレイン電極、４０，６０，１００…有機半導体ＴＦＴのソース電極、４１，６１，１０１，１０２…有機半導体、１０４…電源線、
１１０，１３０，１４０，１５０，１６０，１７０，２００，２０８，２３０…支持基板、１１１ａ，１１１ｂ，１１１ｃ，１３１，１４１，１５１，１６１，１７１，１７１ｂ，１７２ｂ…有機半導体ＴＦＴのゲート電極、１１２ａ、１１２ｂ，１１２ｃ，１３２，１４２，１５２，１６２，１７３…有機半導体ＴＦＴのゲート絶縁膜、１１３ａ、１１３ｂ，１１３ｃ，１３３，１４３，１５３，１６３，１７４，１７４ｂ…有機半導体ＴＦＴのソース電極、１１４ａ，１１４ｂ，１１４ｃ，１３４，１４４，１５４，１６４，１７５，１７５ｂ…有機半導体ＴＦＴのドレイン電極、１１５ａ，１１５ｂ，１１５ｃ，１３５，１４５，１５５，１６５，１７６，１７６ｂ…有機半導体、１１６ａ，１１６ｂ，１１６ｃ，１３６，１４６，１５６，１７７…有機保護膜、１１７ａ，１１７ｂ，１３７，１４７，１５７，１６７…画素電極、１１８，１３８，１５８，１６８…ドレイン線、１１９ｂ，１１９ｃ，１４９…ゲート線、２０１，
３００…表示装置、３０１，３０５，３１０…支持基板、３０２…多結晶Ｓｉ−ＴＦＴ集積回路、３０３…画素、３０４…ケーブル線。
【図面の簡単な説明】
【００６９】
【図１】第１の実施例である表示装置の概略見取り図。
【図２】第１の実施例である表示装置の構成概略図。
【図３】第１の実施例である表示装置の平面概略図。
【図４】第１の実施例である表示装置の断面構造図。
【図５】第１の実施例である表示装置の断面構造図。
【図６】第２の実施例である表示装置の平面概略図。
【図７】第３の実施例である表示装置の構成概略図。
【図８】第３の実施例である表示装置の平面概略図。
【図９】第４の実施例である表示装置の断面構造図。
【図１０】第４の実施例である表示装置の断面構造図。
【図１１】第５の実施例である表示装置の断面構造図。
【図１２】第６の実施例である表示装置の断面構造図。
【図１３】第７の実施例である表示装置の周辺集積回路図、平面概略図、断面構造図。
【図１４】第８の実施例である表示装置の断面構造図、概略見取り図。
【図１５ａ】第１の実施例である表示装置のＴＦＴ基板製造工程断面構造図。
【図１５ｂ】第１の実施例である表示装置のＴＦＴ基板製造工程断面構造図。
【図１５ｃ】第１の実施例である表示装置のＴＦＴ基板製造工程断面構造図。
【図１５ｄ】第１の実施例である表示装置のＴＦＴ基板製造工程断面構造図。
【図１５ｅ】第１の実施例である表示装置のＴＦＴ基板製造工程断面構造図。
【図１６ａ】第５の実施例である表示装置のＴＦＴ基板製造工程断面構造図。
【図１６ｂ】第５の実施例である表示装置のＴＦＴ基板製造工程断面構造図。
【図１６ｃ】第５の実施例である表示装置のＴＦＴ基板製造工程断面構造図。
【図１６ｄ】第５の実施例である表示装置のＴＦＴ基板製造工程断面構造図。
【符号の説明】
【００７０】
１，７…支持基板、２…表示画素、３…Ｓｉ集積回路、４ａ，４ｂ…多結晶Ｓｉ−ＴＦＴ集積回路、５…配線、６…画素回路アレイ、
１０，７０…信号系回路、１１，７１…信号系バッファ回路、１２，１５，７２，７５…バッファＴＦＴ、１３，７３…走査系回路、１４，７４…走査系バッファ回路、
３０，５０，９０…信号系バッファ回路、３１，５１，９１…走査系バッファ回路、３２，５２，９２…画素回路アレイ、３３，５３，９３…画素、３４ａ，３４ｂ，５４ａ，５４ｂ，９４ａ，９４ｂ…多結晶Ｓｉ−ＴＦＴのゲート電極、３５ａ，３５ｂ，５５ａ，５５ｂ，９５ａ，９５ｂ…多結晶Ｓｉ−ＴＦＴのドレイン電極、３６，５６，９６…ゲート線、３７，５７，９７…ドレイン線、３８，５８，９８…有機半導体ＴＦＴのゲート電極、３９，５９，９９，１０３…有機半導体ＴＦＴのドレイン電極、４０，６０，１００…有機半導体ＴＦＴのソース電極、４１，６１，１０１，１０２…有機半導体、１０４…電源線、
１１０，１３０，１４０，１５０，１６０，１７０，２００，２０８，２３０…支持基板、１１１ａ，１１１ｂ，１１１ｃ，１３１，１４１，１５１，１６１，１７１，１７１ｂ，１７２ｂ…有機半導体ＴＦＴのゲート電極、１１２ａ、１１２ｂ，１１２ｃ，１３２，１４２，１５２，１６２，１７３…有機半導体ＴＦＴのゲート絶縁膜、１１３ａ、１１３ｂ，１１３ｃ，１３３，１４３，１５３，１６３，１７４，１７４ｂ…有機半導体ＴＦＴのソース電極、１１４ａ，１１４ｂ，１１４ｃ，１３４，１４４，１５４，１６４，１７５，１７５ｂ…有機半導体ＴＦＴのドレイン電極、１１５ａ，１１５ｂ，１１５ｃ，１３５，１４５，１５５，１６５，１７６，１７６ｂ…有機半導体、１１６ａ，１１６ｂ，１１６ｃ，１３６，１４６，１５６，１７７…有機保護膜、１１７ａ，１１７ｂ，１３７，１４７，１５７，１６７…画素電極、１１８，１３８，１５８，１６８…ドレイン線、１１９ｂ，１１９ｃ，１４９…ゲート線、２０１，
３００…表示装置、３０１，３０５，３１０…支持基板、３０２…多結晶Ｓｉ−ＴＦＴ集積回路、３０３…画素、３０４…ケーブル線。
【図１】
2008147418.tif 000003
【図２】
2008147418.tif 000004
【図３】
2008147418.tif 000005
【図４】
2008147418.tif 000006
【図５】
2008147418.tif 000007
【図６】
2008147418.tif 000008
【図７】
2008147418.tif 000009
【図８】
2008147418.tif 000010
【図９】
2008147418.tif 000011
【図１０】
2008147418.tif 000012
【図１１】
2008147418.tif 000013
【図１２】
2008147418.tif 000014
【図１３】
2008147418.tif 000015
【図１４】
2008147418.tif 000016
【図１５ａ】
2008147418.tif 000017
【図１５ｂ】
2008147418.tif 000018
【図１５ｃ】
2008147418.tif 000019
【図１５ｄ】
2008147418.tif 000020
【図１５ｅ】
2008147418.tif 000021
【図１６ａ】
2008147418.tif 000022
【図１６ｂ】
2008147418.tif 000023
【図１６ｃ】
2008147418.tif 000024
【図１６ｄ】
2008147418.tif 000025