(57)【要約】【課題】  実装時の空気の巻き込みによるボイドの発生を低減して、接合信頼性の高い回路装置を得る。【解決手段】  バンプ３を介して半導体装置２が配線基板４上のランド５に接合されている。配線基板４上にはソルダーレジスト膜６が形成されている。ソルダーレジスト膜６はバンプ３とランド５が接合する部分には形成されておらず、非形成部８となっている。この非形成部８は略口字状に形成され、その外縁は半導体装置２の外縁よりも外側にある。【選択図】図２
2008034774.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置がバンプを介して配線基板上のランドにフリップチップ実装により接合され、
前記半導体装置と前記配線基板との間の空間及び前記半導体装置の周囲にアンダーフィルが形成されており、
前記配線基板の基板面上にはソルダーレジスト膜が形成されている半導体回路装置において、
前記配線基板上の、前記半導体装置のバンプが接合される領域にはソルダーレジスト膜が形成されていない非形成部が設けられており、
前記非形成部の外縁は、前記半導体装置の外縁より外側に位置している
ことを特徴とする回路装置。
【請求項２】
半導体装置がバンプを介してランド上に接合される配線基板において、
前記配線基板の基板面上にはソルダーレジスト膜が形成されており、
前記配線基板の前記半導体装置が実装される領域にはソルダーレジスト膜の非形成部が設けられており、
前記非形成部の外縁は、実装される前記半導体装置の外縁より外側に位置している
ことを特徴とする配線基板。
【請求項３】
前記ランド上の、前記バンプが接合される部分にＡｕメッキが施されていることを特徴とする請求項２に記載の配線基板。
【請求項４】
前記ランド上の、前記バンプが接合される部分の周囲に黒化処理が施されていることを特徴とする請求項２に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、配線基板上に半田バンプ等のバンプを介して半導体装置がフリップチップ実装された回路装置と、この回路装置に用いる配線基板に関するものである。
【背景技術】
【０００２】  電子機器に搭載される無線モジュールや電源モジュール等の回路装置は、集積回路（ＩＣ）等の半導体装置及びその他の受動部品をセラミック配線基板や樹脂製のプリント配線基板上に実装して形成される。近年は、電子機器の小型化が進んでおり、回路装置にも小型化の要求がなされている。回路装置において半導体装置が占める実装面積は比較的大きいので、その実装面積を小さくするために、フリップチップ実装による半導体装置の実装が用いられている。【０００３】  フリップチップ実装は、半導体装置の下面（配線基板と向かい合う面）に設けられた端子に直接または該端子に形成された柱状電極（ポスト）にバンプを形成し、このバンプを配線基板上のランド（電子部品等の端子電極を接合する導体）に接合するようにして半導体装置を実装するものである。【０００４】  なお、このフリップチップ実装は半導体装置と配線基板の熱収縮率の差によって発生する応力を受けやすく、バンプにクラック等が発生することがあった。そこで半導体装置と配線基板との間に形成された隙間にエポキシ樹脂などの熱硬化性樹脂を充填してアンダーフィルを形成することが行われている。このアンダーフィルによって応力を緩和することができるものである。【０００５】  しかしながら、近年回路装置の小型化、高機能化が進み、回路装置に実装する半導体装置も小型化、高機能化が進んできている。このため、半導体装置の端子数が増え、端子間ピッチが狭くなってきている。このためバンプの大きさも小さくなり、半導体装置と配線基板との間の隙間も狭くなってきている。このため、毛細管現象を利用して樹脂を充填するアンダーフィル形成が困難になってきた。そこで、例えば特開２００４−１７９５５２号公報に開示されているように、半導体装置を実装する位置に予めアンダーフィルとなる樹脂を塗布しておき、半導体装置を搭載するときの荷重によって樹脂を押し出して隙間に充填させる方法が考えられている。【０００６】
【特許文献１】特開２００４−１７９５５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】  従来の回路装置１１の例を図９〜図１４に示す。図９に示すように、配線基板１４には、ランド１５から半田が流れ出して接合力が低下するのを防止するために、バンプ１３との接合部以外の部分にソルダーレジスト膜１６が設けられている。バンプ１３との接合部分についてはソルダーレジスト膜１６は必要ないので、非形成部１８となっている。図９のＢ−Ｂ線における断面を図１０に示す。図１０に示すように、半導体装置１２と配線基板１４との間の隙間にアンダーフィル１７が形成されている。このアンダーフィル１７は半導体装置１２を搭載する前に樹脂を塗布しておき、半導体装置１２を押し付ける荷重によって隙間に充填されている。アンダーフィル１７を形成する樹脂の一部は半導体装置１２の外縁よりはみ出している。【０００８】  このような回路装置１１には、図１１に示すように、ボイドＶＯが発生するという問題があった。図１１は図９のＣ−Ｃ線における断面の模式図である。ボイドＶＯは図１１に示すように、特にランドとランドの間に発生することが多い。このようなボイドＶＯが発生すると、アンダーフィル１７の応力緩和の効果が低下することがあり、またさらにボイドＶＯを通じて半田が流出して隣接するランドと導通してしまうということがあるため、接合信頼性が低下するという問題があった。【０００９】  このようなボイドＶＯが発生するメカニズムを図１２〜図１４に示す。図１２に示すように、アンダーフィル１７を形成する樹脂は半導体装置１２を配線基板１４に搭載するときの荷重によって押し出されて外側に向かって広がっていく。次に図１３に示すように、アンダーフィル１７を形成する樹脂がバンプ１３に達したとき、バンプ１３の間を通りぬける樹脂の移動速度がバンプ１３を通らない樹脂の移動速度よりも速くなる。そのため、バンプ１３を通り抜ける樹脂が先行して外側に広がる。そのため、図１４に示すように、バンプ１３を通り抜けた樹脂が空気を巻き込んで、この巻き込んだ空気がソルダーレジスト膜１６と配線基板１４との段差部分に溜まることによってボイドが形成される。【００１０】  本発明は、このようなボイドの発生を低減して、接合信頼性の高い回路装置を得ることを目的とするものである。
【課題を解決するための手段】
【００１１】  本発明は、半導体装置がバンプを介して配線基板上のランドにフリップチップ実装により接合され、前記半導体装置と前記配線基板との間の空間及び前記半導体装置の周囲にアンダーフィルが形成されており、前記配線基板の基板面上にはソルダーレジスト膜が形成されている半導体回路装置において、前記配線基板上の、前記半導体装置のバンプが接合される領域にはソルダーレジスト膜が形成されていない非形成部が設けられており、前記非形成部の外縁は、前記半導体装置の外縁より外側に位置していることを特徴とする回路装置及びこれに用いる配線基板を提案する。【００１２】  このような構成であれば、ソルダーレジスト膜と配線基板との段差部分が半導体装置の外側に位置するようになる。このため、ボイドがバンプとランドとの接合部分に発生せず、接合信頼性を向上させることができる。【００１３】  また、本発明では、前記ランド上の、前記バンプが接合される部分にＡｕメッキが施されていることを特徴とする配線基板、または前記ランド上の、前記バンプが接合される部分の周囲に黒化処理が施されていることを特徴とする配線基板を提案する。【００１４】  このような構成であれば、半田の濡れ広がりが抑えられるので、ソルダーレジスト膜がなくても半田の流れ出しを防止することができ、半導体装置の接合の信頼性を向上させることができる。
【発明の効果】
【００１５】  本発明によれば、実装時の空気の巻き込みによるボイドの発生を低減して、接合信頼性の高い回路装置を得ることができる。
【発明を実施するための最良の形態】
【００１６】  本発明の実施形態を、図１〜図８に基づいて説明する。図１は本発明の回路装置及び配線基板を示す平面図、図２は図１のＡ−Ａ線における断面の模式図である。なお、図１及び後出の図６においては、半導体装置２以外の電子部品およびランド５以外の配線は省略してある。【００１７】  図１に示すように、バンプ３を介して半導体装置２（一点鎖線で図示）が配線基板４上のランド５に接合されている。配線基板４上にはソルダーレジスト膜６が形成されている。ソルダーレジスト膜６はバンプ３（一点鎖線で図示）とランド５が接合する部分には形成されておらず、非形成部８となっている。この非形成部８は略口字状に形成され、その外縁は半導体装置２の外縁よりも外側にある。ここで、ソルダーレジスト膜６を形成する材料としては（メタ）アクリル系感光性樹脂、エポキシ系熱硬化性樹脂等がある。また、バンプ３はＳｎ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｓｂ、Ｓｎ−Ｚｎ、Ｓｎ−Ｂｉ等の半田バンプの他、Ａｕバンプ等がある。【００１８】  図２に示すように、半導体装置２と配線基板４との間に形成された隙間にアンダーフィル７が形成されている。このアンダーフィル７は、熱硬化性樹脂で形成されており、半導体装置２を実装する前にディスペンサー等で予め配線基板４上の実装位置に塗布しておき、半導体装置２を搭載するときの荷重によって押し出されて隙間に充填される。この隙間に完全に充填するために、多めに樹脂を塗布するので、この樹脂の一部は半導体装置２の外縁よりはみ出している。アンダーフィル７に用いられる樹脂としてはエポキシ樹脂、シアネート樹脂、ウレタン樹脂等がある。【００１９】  次に本発明の作用について、図３〜図５に基づいて説明する。図３に示すように、アンダーフィル７を形成する樹脂は半導体装置２を配線基板４に搭載するときの荷重によって押し出されて外側に向かって広がっていく。次に図４に示すように、アンダーフィル７を形成する樹脂がバンプ３に達したとき、バンプ３の間を通りぬける樹脂の移動速度がバンプ３を通らない樹脂の移動速度よりも速くなって先に広がってくる。【００２０】  しかしながら、ソルダーレジスト膜６は半導体装置２の外縁より外側にあるため、図５に示すように、バンプ３の間を通り抜けた樹脂はソルダーレジスト膜６の段差に届く前にバンプ３を通らない樹脂が追いついてくる。このため、バンプ３の近傍には樹脂が充填され、バンプ３の間を通り抜けた樹脂が空気を巻き込むことがないので、バンプ３の近傍におけるボイドの発生が少なくなる。また、空気を巻き込んだとしても、バンプ３のある位置から離れているので、接合信頼性を低下させることがない。【００２１】  ここで、本発明の効果をより高めるために、ソルダーレジスト膜６の膜厚を薄く形成しても良い。これにより段差が小さくなるため、空気の巻き込みが少なくなり、ボイドの発生が少なくなる。なお、ソルダーレジスト膜６の厚みは通常３０μｍ程度なので、１５μｍ以下であれば好ましい。【００２２】  なお、本発明の配線基板４は、非形成部８の外縁が半導体装置の外縁よりも外側に広がっているが、非形成部８の内側の縁についてもバンプ３より内側すなわち離れる方向に広げても良い。さらには図６に示すように、非形成部８の内側のソルダーレジスト膜をすべて除去してもよい。このようにすれば内側の段差によるボイドの発生を低減することができる。【００２３】  ところで、本発明の回路装置及び配線基板ソルダーレジスト膜６を形成しない部分が広がると、その分半田の濡れ広がりが起こる。この半田の濡れ広がりによる接合力の低下を防止するため、図７及び図８に示すように、半田の濡れ広がりを防止する構造がある。【００２４】  図７はランド５の、バンプ３が接合される領域の近傍に黒化処理部９を形成した配線基板の拡大図である。黒化処理とは、薬品等で酸化処理して半田濡れ性を低下させる処理を言う。黒化処理部９は半田濡れ性が低下しているので、半田の濡れ広がりが黒化処理部９で止めることができる。【００２５】  黒化処理には、加熱による酸化の他、強アルカリ溶液と酸化剤による酸化処理等が挙げられる。なお、図７では、バンプ３が接合される領域の両側に黒化処理を施しているが、他の電子部品と接続する配線側のみに形成しても良い。【００２６】  また、図８はランド５の、バンプ３が接合される領域にＡｕメッキ１０を形成した配線基板の拡大図である。Ａｕメッキ１０は半田濡れ性が良好で、ランド５よりも半田濡れ性が良い。そのため、Ａｕメッキ１０以外の部分の濡れ性が相対的に低下するため、半田の濡れ広がりを止めることができる。【００２７】  以上のように、本発明によれば、バンプ近傍のボイドの発生を防止することができ、半田の濡れ広がりも防止することができるので、接合信頼性の高い回路装置を得ることができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の回路装置及び配線基板を示す模式図である。
【図２】図１のＡ−Ａ線における断面を示す模式図である。
【図３】本発明の回路装置の、半導体装置を実装する過程を示す図である。
【図４】本発明の回路装置の、半導体装置を実装する過程を示す図である。
【図５】本発明の回路装置の、半導体装置を実装する過程を示す図である。
【図６】本発明の回路装置及び配線基板の別の例を示す模式図である。
【図７】本発明の配線基板のランド部分を示す拡大図である。
【図８】本発明の配線基板のランド部分を示す拡大図である。
【図９】従来の回路装置及び配線基板を示す模式図である。
【図１０】図９のＢ−Ｂ線における断面を示す模式図である。
【図１１】図９のＣ−Ｃ線における断面を示す模式図である。
【図１２】従来の回路装置の、半導体装置を実装する過程を示す図である。
【図１３】従来の回路装置の、半導体装置を実装する過程を示す図である。
【図１４】従来の回路装置の、半導体装置を実装する過程を示す図である。
【符号の説明】
【００２９】１、１１  回路装置
２、１２  半導体装置
３、１３  バンプ
４、１４  配線基板
５、１５  ランド
６、１６  ソルダーレジスト膜
７、１７  アンダーフィル
８、１８  非形成部
９  黒化処理部分
１０  Ａｕメッキ
【図１】
2008034774.tif 000003
【図２】
2008034774.tif 000004
【図３】
2008034774.tif 000005
【図４】
2008034774.tif 000006
【図５】
2008034774.tif 000007
【図６】
2008034774.tif 000008
【図７】
2008034774.tif 000009
【図８】
2008034774.tif 000010
【図９】
2008034774.tif 000011
【図１０】
2008034774.tif 000012
【図１１】
2008034774.tif 000013
【図１２】
2008034774.tif 000014
【図１３】
2008034774.tif 000015
【図１４】
2008034774.tif 000016