(57)【要約】【課題】リソグラフィ時にアライメント精度を向上させる。【解決手段】半導体基板１上に不純物注入阻止膜２を成膜後、アライメントマーク形成領域Ａに開口部を形成したフォトレジストパターン３をマスクとしてエッチング処理し、アライメントマーク形成領域Ａ上の不純物注入保護膜２を除去する。アライメントターゲット層としたい不純物注入領域５の不純物注入阻止用フォトレジストパターン４ｂを形成する際、アライメントマーク形成用フォトレジストパターン４ａも同時に露光し形成しておく。この同一のフォトレジスト膜を用いた第１の不純物注入後に、半導体基板１上を開口部で露出させたアライメントマーク形成用フォトレジストパターン４ａをマスクとして、半導体基板１に対してアライメントマーク６となる溝部を加工形成する。アライメントマーク６を基準として、不純物注入領域５と別の不純物注入領域１５との工程間のアライメント精度をより向上させる。【選択図】図１Ａ
2008181970.tif 000002
【特許請求の範囲】
【請求項１】
不純物注入領域をアライメントターゲット層として、次工程以降の不純物注入工程および加工層形成工程の少なくともいずれかの工程においてパターニングを行う際に用いられるアライメントマークを、該不純物注入領域を形成する際の同一のレジスト膜をマスクとして形成するアライメントマーク形成工程を有するアライメントマーク形成方法。
【請求項２】
前記レジスト膜は、前記アライメントマークを形成するためのレジストパターンと、前記不純物注入領域を形成するためのレジストパターンとが同時に露光されて形成されている請求項１に記載のアライメントマーク形成方法。
【請求項３】
前記アライメントマーク形成工程は、前記アライメントマークの形成前に、少なくとも前記不純物注入領域に対応した半導体基板上を保護する保護膜を形成する保護膜形成工程を有する請求項１または２に記載のアライメントマーク形成方法。
【請求項４】
前記保護膜形成工程は、半導体基板上に不純物注入保護膜を成膜する保護膜成膜工程と、  アライメントマーク形成領域の不純物注入保護膜を除去する保護膜除去工程とを有する請求項３に記載のアライメントマーク形成方法。
【請求項５】
前記アライメントマーク形成工程は、
前記半導体基板上にレジスト膜を成膜して、前記不純物注入領域となる活性領域上を開口した不純物注入阻止用レジストパターンを形成すると共に、前記アライメントマークとなるパターン部分を開口したアライメントマーク形成用レジストパターンを形成するレジストパターン形成工程と、
不純物注入工程前または不純物注入工程後に、該不純物注入阻止用レジストパターンおよび該アライメントマーク形成用レジストパターンを形成したレジスト膜をマスクとして、該半導体基板のアライメントマーク形成領域に対して該アライメントマークとして該半導体基板に一または複数の溝部を形成する溝形成工程とを有する請求項１〜４のいずれかに記載のアライメントマーク形成方法。
【請求項６】
前記溝形成工程において、前記不純物注入阻止用レジストパターンに対応した不純物注入保護膜に段差部を形成する請求項５に記載のアライメントマーク形成方法。
【請求項７】
前記溝の形成時に、前記不純物注入領域の半導体基板上を前記不純物注入保護膜で覆っている請求項５または６に記載のアライメントマーク形成方法。
【請求項８】
前記アライメントマーク形成工程は、
半導体基板上に不純物注入保護膜を成膜する保護膜成膜工程と、
該不純物注入保護膜上にレジスト膜を成膜して、該レジスト膜に、該不純物注入領域となる活性領域上を開口した不純物注入阻止用レジストパターンを形成すると共に、該アライメントマークとなるパターン部分を開口したアライメントマーク形成用レジストパターンを形成する第１レジストパターン形成工程と、
不純物注入工程前または不純物注入工程後に、該不純物注入阻止用レジストパターンおよび該アライメントマーク形成用レジストパターンを形成したレジスト膜をマスクとして、該レジスト膜を開口した領域に対応した不純物注入保護膜の一部または全部を除去して該不純物注入保護膜に段差部を形成する段差部形成工程と、
該レジスト膜を除去するレジスト膜除去工程と、
該半導体基板上に別のレジスト膜を再度成膜して、該別のレジスト膜に、該アライメントマークとなる領域上を開口したアライメントマーク領域形成用レジストパターンを形成する第２レジストパターン形成工程と、
該アライメントマーク領域形成用レジストパターンが形成されたレジスト膜と、該アライメントマーク形成用パターンが形成された不純物注入保護膜とをマスクとして、該半導体基板のアライメントマーク形成領域に該アライメントマークとして一または複数の溝部を形成する溝形成工程とを有する請求項１に記載のアライメントマーク形成方法。
【請求項９】
前記半導体基板上に素子分離を目的とした絶縁層を形成する絶縁層形成工程をさらに有し、
前記アライメントマーク形成工程は、
該半導体基板および該絶縁層上に不純物注入保護膜を成膜する保護膜成膜工程と、
該不純物注入保護膜上にレジスト膜を成膜して、該不純物注入領域となる活性領域上を開口した不純物注入阻止用レジストパターンを形成すると共に、該絶縁層形成工程時にアライメントマーク形成領域に形成された絶縁層上にアライメントマークとなるパターン部分を開口したアライメントマーク形成用レジストパターンを形成するレジストパターン形成工程と、
不純物注入工程前または不純物注入工程後に、該不純物注入阻止用レジストパターンおよび該アライメントマーク形成用レジストパターンが形成されたレジスト膜をマスクとして、該レジスト膜の開口部に対応した不純物注入保護膜の一部または全部を選択的に除去すると共に、除去された不純物注入保護膜下の絶縁層を一部除去して、アライメントマークとなる一または複数の溝部を形成する溝形成工程とを有する請求項１に記載のアライメントマーク形成方法。
【請求項１０】
前記半導体基板上に素子分離を目的とした絶縁層を形成する絶縁層形成工程をさらに有し、
前記アライメントマーク形成工程は、
該半導体基板上にレジスト膜を成膜して、前記不純物注入領域となる活性領域上を開口した不純物注入阻止用レジストパターンを形成すると共に、該絶縁層形成工程時にアライメントマーク形成領域に形成された絶縁層上にアライメントマークとなるパターン部分を開口したアライメントマーク形成用レジストパターンを形成するレジストパターン形成工程と、
不純物注入工程前または不純物注入工程後に、該不純物注入阻止用レジストパターンおよび該アライメントマーク形成用レジストパターンが形成されたレジスト膜をマスクとして、該レジスト膜の開口部に対応した絶縁層を一部除去して、アライメントマークとなる一または複数の溝部を形成する溝形成工程とを有する請求項１に記載のアライメントマーク形成方法。
【請求項１１】
前記不純物注入保護膜として、酸化膜および窒化膜のうちの少なくともいずれかを成膜する請求項４および６〜９のいずれかに記載のアライメントマーク形成方法。
【請求項１２】
前記絶縁層として酸化膜および窒化膜のうちの少なくともいずれかを成膜する請求項９または１０に記載のアライメントマーク形成方法。
【請求項１３】
前記レジスト膜の膜厚を、不純物注入時に不純物の突き抜けを阻止するために必要な厚みに設定する請求項５および８〜１０のいずれかに記載のアライメントマーク形成方法。
【請求項１４】
前記不純物注入保護膜の膜厚を、前記溝形成工程または前記段差部形成工程で該不純物注入保護膜の途中でエッチングが完了するような厚みに成膜する請求項５、８および９のいずれかに記載のアライメントマーク形成方法。
【請求項１５】
前記不純物注入保護膜の膜厚が前記溝形成工程または前記段差部形成工程で除去されて薄くなっても、該膜厚を、該不純物注入保護膜として半導体基板およびデバイス特性に影響が生じないような厚みに成膜する請求項５、８、９および１４のいずれかに記載のアライメントマーク形成方法。
【請求項１６】
前記不純物注入保護膜の膜厚を５０オングストローム以上２０００オングストローム以下に成膜する請求項５、８、９、１４および１５のいずれかに記載のアライメントマーク形成方法。
【請求項１７】
前記不純物注入保護膜の除去膜厚が、成膜量の１０％以上１００％以下となるようにエッチング条件を設定する請求項６、８、９および１４〜１６のいずれかに記載のアライメントマーク形成方法。
【請求項１８】
前記不純物注入保護膜に段差部を形成する場合に、該不純物注入保護膜と半導体基板とのエッチングレート差が十分確保できるように、エッチング液の種類、濃度および浸液時間が設定されたウェットエッチング技術、または／および、真空度、ガス混合比、ガス流量およびプラズマ印加電圧が設定されたドライエッチング技術を用いる請求項６、８、９、１４、１５および１７のいずれかに記載のアライメントマーク形成方法。
【請求項１９】
前記アライメントマークを形成した後、半導体基板全面の前記不純物注入保護膜を除去し、以降の不純物注入工程のために、再度、不純物注入保護膜を成膜する請求項５、８および９のいずれかに記載のアライメントマーク形成方法。
【請求項２０】
前記第２レジストパターン形成工程は、前記アライメントマーク形成領域に露光および現像を行って前記別のレジスト膜をパターニングすることにより、前記アライメントマーク形成用レジストパターンを解像させたレジスト膜をマスクとして前記不純物注入保護膜に形成されたアライメントマーク形成用パターンを露出させる請求項８に記載のアライメントマーク形成方法。
【請求項２１】
前記第２レジストパターン形成工程は、前記不純物注入領域の半導体基板上を覆うように前記別のレジスト膜を形成する請求項８または２０に記載のアライメントマーク形成方法。
【請求項２２】
前記溝形成工程において、前記不純物注入保護膜と半導体基板とのエッチングレート差を考慮して、該不純物注入保護膜の膜厚が半導体基板上に所定以上残って、活性領域となる半導体基板表面およびデバイス特性に悪影響が生じないように、前記溝部の深さを設定する請求項５、８、９、１４および１５のいずれかに記載のアライメントマーク形成方法。
【請求項２３】
前記溝形成工程において、前記不純物注入保護膜と半導体基板とのエッチングレート差を考慮して、該不純物注入保護膜の膜厚が、前記アライメントマーク形成領域の溝部以外の半導体基板上に所定の膜厚以上残るかまたはちょうど全部除去されるように、該溝部の深さを設定する請求項８、１４および１５のいずれかに記載のアライメントマーク形成方法。
【請求項２４】
前記溝形成工程において、前記不純物注入保護膜と半導体基板とのエッチングレート差を考慮して、該不純物注入保護膜の膜厚が、前記アライメントマーク形成領域の溝部以外の半導体基板上に所定の膜厚以上残るかまたはちょうど全部除去されるように、前記段差部形成工程においてエッチング段差を設定する請求項８、１４、１５および２３のいずれかに記載のアライメントマーク形成方法。
【請求項２５】
前記溝形成工程は、その後の工程で成膜されて加工される加工層に対してその表面に前記一または複数の溝部が伝播して現れるように、該溝部の深さ、幅および間隔のうちの少なくとも該溝部の深さを設定する請求項５、８〜１０および２２〜２４のいずれかに記載のアライメントマーク形成方法。
【請求項２６】
前記溝形成工程は、前記溝部の深さを、５ｎｍ以上１５０ｎｍ以下とする請求項５、８〜１０および２５のいずれかに記載のアライメントマーク形成方法。
【請求項２７】
前記溝形成工程は、前記溝部の深さを、４０ｎｍ以上８０ｎｍ以下とする請求項２６に記載のアライメントマーク形成方法。
【請求項２８】
前記溝形成工程後の工程で成膜されて加工される加工層に対してその表面に前記溝部の形状が伝播して現れない場合に、該溝部上に対応する加工層部分を除去して該溝部を露出させる請求項５および８〜１０のいずれかに記載のアライメントマーク形成方法。
【請求項２９】
前記溝形成工程において、前記半導体基板と前記不純物注入保護膜とのエッチングレートを考慮し、かつ、活性領域となる半導体基板表面およびデバイス特性に影響が生じないようなエッチング条件を設定する請求項５に記載のアライメントマーク形成方法。
【請求項３０】
前記溝形成工程において、前記半導体基板に対する、前記不純物注入保護膜に転写されたアライメントマーク形成用パターンのエッチングレートを考慮し、かつ、前記段差部形成工程で活性領域となる半導体基板表面およびデバイス特性に影響が生じないようなエッチング条件を設定する請求項８に記載のアライメントマーク形成方法。
【請求項３１】
前記溝形成工程において、前記半導体基板に対する前記不純物注入保護膜および前記絶縁膜のエッチングレートを考慮し、かつ、活性領域となる半導体基板表面およびデバイス特性に影響が生じないようなエッチング条件を設定する請求項９に記載のアライメントマーク形成方法。
【請求項３２】
前記溝形成工程において、前記半導体基板に対する前記絶縁膜のエッチングレートを考慮し、かつ、活性領域となる半導体基板表面およびデバイス特性に影響が生じないようなエッチング条件を設定する請求項１０に記載のアライメントマーク形成方法。
【請求項３３】
前記溝部は、一または並んだ複数の棒状の溝、一または複数の格子状の溝および一または複数のホールのうちの少なくともいずれかである請求項５および８〜１０のいずれかに記載のアライメントマーク形成方法。
【請求項３４】
請求項１〜３３のいずれかに記載のアライメントマーク形成方法により形成されたアライメントマークを用いて、前記アライメントマーク形成工程後に形成される不純物注入領域および加工膜のうちの少なくともいずれかのアライメントを行うアライメント方法。
【請求項３５】
請求項１〜３３のいずれかに記載のアライメントマーク形成方法により形成されたアライメントマークを用いて、前記不純物注入阻止用レジストパターンをマスクとして不純物がイオン注入された不純物注入領域とは別の不純物注入領域および加工膜のうちの少なくともいずれかを形成する工程を有する半導体装置の製造方法。
【請求項３６】
請求項１〜３３のいずれかに記載のアライメントマーク形成方法により形成されたアライメントマークを用いてアライメントを行って、前記レジスト膜により形成された不純物注入阻止用レジストパターンをマスクとして不純物注入された第１不純物注入領域とは別の第２不純物領域を形成する第２不純物領域形成工程と、
該アライメントマークを用いてアライメントを行って第３不純物領域形成を形成する第３不純物領域形成工程とを有し、
該第１〜第３不純物注入領域の形成を、電荷転送領域、チャネルストップ領域および読出ゲート領域の各領域の任意の順番により行う固体撮像装置の製造方法。
【請求項３７】
前記アライメントマークを用いてアライメントを行って、前記第１不純物注入領域、前記第２不純物注入領域および前記第３不純物注入領域上に絶縁膜を介して加工膜として電荷転送電極を形成する電荷転送電極形成工程と、
該電荷転送電極をマスクの一部として用いると共に、該アライメントマークを用いてアライメントを行ってフォトダイオード領域を形成する第４不純物領域形成工程とをさらに有する請求項３６に記載の固体撮像装置の製造方法。
【請求項３８】
前記第４不純物領域形成工程の後に、前記アライメントマークを用いてアライメントを行って、前記電荷転送電極上を絶縁膜を介して覆い、かつ、前記フォトダイオード領域上を受光可能なように開口させた遮光膜を形成する遮光膜形成工程をさらに有する請求項３７に記載の固体撮像装置の製造方法。
【請求項３９】
請求項１〜３３のいずれかに記載のアライメントマーク形成方法により形成されたアライメントマークを用いてアライメントを行って、前記レジスト膜の不純物注入阻止用レジストパターンをマスクとして不純物注入された第１不純物注入領域とは別の第２不純物注入領域を形成する第２不純物領域形成工程と、
該アライメントマークを用いてアライメントを行って第３不純物注入領域を形成する第３不純物領域形成工程と、
該アライメントマークを用いてアライメントを行って第４不純物領域を形成する第４不純物領域形成工程とを有し、
該第１〜第４不純物注入領域の形成を、電荷転送領域、チャネルストップ領域、読出ゲート領域およびフォトダイオード領域の各領域の任意の順番により行う固体撮像装置の製造方法。
【請求項４０】
前記アライメントマークを用いてアライメントを行って、前記第１不純物注入領域、前記第２不純物注入領域および前記第３不純物注入領域上に絶縁膜を介して加工膜として電荷転送電極を形成する電荷転送電極形成工程をさらに有する請求項３９に記載の固体撮像装置の製造方法。
【請求項４１】
前記電荷転送電極形成工程の後に、前記アライメントマークを用いてアライメントを行って、該電荷転送電極上を絶縁膜を介して覆い、かつ、前記フォトダイオード領域上を受光可能なように開口させた遮光膜を形成する遮光膜形成工程をさらに有する請求項４０に記載の固体撮像装置の製造方法。
【請求項４２】
前記不純物領域形成工程において、前記不純物注入保護膜の膜厚が前記アライメントマーク形成工程で一部除去されて薄くなるかまたは、部分的に存在していなくても、該不純物注入保護膜として半導体基板およびデバイス特性に影響が生じないような不純物注入条件に設定する請求項３６〜４１のいずれかに記載の固体撮像装置の製造方法。
【請求項４３】
前記不純物領域形成工程において、必要とされるデバイス特性に応じてイオン種、注入量、注入エネルギーおよび注入角度を設定する請求項３６〜４２のいずれかに記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばトランジスタやフォトダイオードなどの半導体装置の製造工程において、各不純物注入領域間のアライメント精度の許容値や、不純物注入工程の後工程で形成される配線層や遮光膜などの各種加工層とその不純物注入領域とのアライメント精度の許容値をより低減するために、不純物注入領域をアライメントターゲット層として使用可能としたアライメントマーク形成方法、これを用いたアライメント方法、そのアライメントマーク形成方法を用いて形成されたアライメントマークを用いてアライメントを行って半導体装置や固体撮像装置を製造する半導体装置の製造方法および固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
従来、この種の半導体装置の製造工程や固体撮像装置の製造工程において、不純物注入領域を形成するためにフォトレジスト膜を露光して所定のフォトレジストパターンを形成するリソグラフィ工程が行われている。このリソグラフィ工程時には、アライメントマー.クとして、通常、アライメントマークを形成することを主目的として製造プロセスの第１層目において加工されたアライメントマーク、素子分離のために形成されたＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）やＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）などの酸化膜を用いたアライメントマーク、またはポリシリコンゲート加工時に同時に形成されるアライメントマークなどが用いられている。このアライメントマークが形成された層をターゲット層としてアライメントが実施されて、フォトレジストパターンが解像される。
【０００３】
さらに、半導体装置や固体撮像装置の中には、高集積化や、素子分離に使用されたシリコン酸化膜とシリコン基板との界面の不整合により発生する各リーク電流などを改善するために、不純物注入領域により素子分離が行われるデバイスが、例えば特許文献１および特許文献２などに開示されている。
【０００４】
特許文献１に開示されている従来の固体撮像装置では、各画素部間の境界部に不純物が注入されて、素子分離用の複数層のウエル領域が設けられている。
【０００５】
特許文献２に開示されている従来の固体撮像素子では、隣接する垂直転送チャンネル同士の間に不純物が注入されて素子分離領域が形成されている。
【０００６】
このように、不純物注入領域により素子分離が行われるデバイスにおいて、更なる高集積化やデバイスの高機能化を図るためには、各不純物注入領域間のアライメント精度がより一層重要になってきている。
【特許文献１】特開２００４−５６０１７号公報
【特許文献２】特開２００３−２５８２３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述したような不純物注入領域により素子分離が行われるデバイスを製造する際に、従来のアライメントマーク形成方法により形成されたアライメントマークを用いた場合には、各不純物注入領域間のアライメント精度を向上させることができないという問題が生じる。以下に、この問題について、図５（ａ）〜図５（ｃ）を用いて詳細に説明する。
【０００８】
図５（ａ）〜図５（ｃ）は、従来のアライメントマーク形成方法により形成されたアライメントマークの問題について説明するための従来の半導体装置の各製造工程を示す縦断面図である。
【０００９】
まず、図５（ａ）に示すように、半導体基板１０１上には、従来のアライメントマーク形成方法により、アライメントマーク１０２が形成されている。なお、１０３は不純物注入保護膜である。
【００１０】
次に、図５（ｂ）に示すように、半導体基板１０１に不純物注入領域１０４を形成するときには、アライメントマーク１０２および不純物注入保護膜１０３が形成された基板部上にフォトレジスト膜を成膜し、アライメントマーク１０２を用いて不純物注入領域１０４となる領域部分上に開口部１０５ａが位置するように、所定の不純物注入阻止用フォトレジストパターン１０５を形成する。この不純物注入阻止用フォトレジストパターン１０５をマスクとして、この開口部１０５ａに対応した半導体基板１０１の位置に所定の不純物イオンを開口部１０５ａからイオン注入することにより、不純物注入領域１０４を形成する。
【００１１】
その後、図５（ｃ）に示すように、半導体基板１０１にさらに不純物注入領域１０６を形成するときには、アライメントマーク１０２および不純物注入保護膜１０３が形成された基板部上にフォトレジスト膜を成膜し、アライメントマーク１０２を用いて不純物注入領域１０６となる領域部分上に開口部１０７ａが位置するように、所定の不純物注入阻止用フォトレジストパターン１０７を形成する。
【００１２】
この不純物注入阻止用フォトレジストパターン１０７をマスクとして、その開口部１０７ａに対応した半導体基板１０１上に所定の不純物イオンを開口部１０７ａからイオン注入することにより、不純物注入領域１０６を形成する。
【００１３】
ここで、アライメントマーク１０２と不純物注入領域１０４および１０６との位置関係についてさらに詳細に説明する。
【００１４】
図５（ｂ）において、Ｄ１はアライメントマーク１０２と不純物注入領域１０４との距離を示しており、ｄ１は不純物注入領域１０４のずれ許容範囲を示している。また、図５（ｃ）において、Ｄ２はアライメントマーク１０２と不純物注入領域１０６との距離を示しており、ｄ２は不純物注入領域１０６のずれ許容範囲を示している。
【００１５】
この場合、不純物注入阻止用フォトレジストパターン１０５および不純物注入阻止用フォトレジストパターン１０７を解像させるリソグラフィ工程において、アライメントマーク１０２に対するアライメント精度を極限まで良くすることができるものとする。
【００１６】
不純物注入領域１０６から不純物注入領域１０４を見たときには、アライメントマーク１０２を介してアライメント精度を保証することができるのみである。よって、不純物注入領域１０４と不純物注入領域１０６との間で、アライメントの齟齬量が最悪となる場合には、図５（ｃ）の距離Ｐに示すように、不純物注入領域１０４と不純物注入領域１０６との間のアライメントずれ値は、不純物注入領域１０４のずれ許容範囲ｄ１と不純物注入領域１０６のずれ許容範囲ｄ２を加算した数値となる。
【００１７】
このため、最悪の場合を想定すると、不純物注入領域１０４と不純物注入領域１０６との間のアライメントずれ値は、アライメント精度をずれ許容範囲ｄ１＝ずれ許容範囲ｄ２として、アライメント精度（ずれ許容範囲ｄ１）の２倍のアライメントずれを許容して半導体装置や固体撮像素子のデバイス特性を保証する必要がある。
【００１８】
したがって、露光装置のアライメント機構を極限まで制御し、または、半導体基板１０１上に形成されるアライメントマーク１０２の加工形状を制御して露光機のアライメントマーク検出の誤認知量を極限まで抑制しても、従来のアライメントマーク形成方法により形成されたアライメントマーク１０２を用いてアライメントを行う限り、装置性能の２倍以上のアライメント精度を許容することを前提として、各半導体装置や固体撮像装置を設計する必要があった。この結果、製品のチップサイズが大きくなって、半導体基板に搭載可能なチップ数が抑制され、製造コストが高くなるという問題が生じている。
【００１９】
これを解決するために、従来、不純物注入領域に対して直接アライメントを実施する方法も試されている。この場合、不純物注入阻止用フォトレジストパターンを解像させるリソグラフィ工程において、アライメントマーク形成領域にアライメントマーク形成用フォトレジストパターンを形成して、不純物注入を行う。これにより、不純物が注入された領域と不純物の注入が阻止された領域とによってアライメントマークが構成される。
【００２０】
しかしながら、半導体層に不純物を注入しただけでは、不純物が注入された領域と不純物の注入が阻止された領域との間で、特別な段差を加工形成することはできない。よって、アライメント用光源からの入射光に対して段差部からの散乱光を検出信号波形として利用してアライメントマーク位置を検出するアライメント手法や、アライメントマーク部の上面からの画像を用いて段差のエッジ部において観察される明暗を検出信号波形として利用してアライメントマークの位置を検出するアライメント手法では、段差が存在しないために検出信号波形が現れないため、これらのアライメント手法を実際の製造プロセスに用いることはできない。
【００２１】
また、不純物が注入された領域と不純物の注入が阻止された領域との間で、基板表面に明暗や色彩のコントラストもほとんど生じないため、不純物が注入された領域と不純物の注入が阻止された領域とによって構成されるアライメントマークを用いて、明暗のコントラスト差や色彩のコントラスト差を検出信号波形として利用してアライメントマーク位置を検出するアライメント手法でも、検出信号波形が弱すぎてアライメントエラーが生じるため、このアライメント手法も実際の製造プロセスには用いることができない。
【００２２】
さらに、不純物の注入を行った後に、不純物注入阻止用フォトレジストパターンをマスクとして、半導体基板上へアライメントマークとなる溝を加工する方法も考えられる。
【００２３】
しかしながら、この場合に、アライメントマークとなる溝を加工することはできるものの、溝を加工したくない活性領域の半導体基板領域にも溝が加工されてしまうことになり、必要とされる半導体装置や固体撮像装置の特性が得られない。
【００２４】
このため、上述したように、他の基板加工工程と同時に形成されたアライメントマークによって、各不純物注入領域間や、この不純物注入領域とそれ以降の工程で形成される配線層や遮光膜などの加工層とのアライメントを行うことになり、露光装置性能の限界よりも緩い数値範囲でアライメント精度を管理・保証せざるを得ないという問題があった。
【００２５】
このような各不純物注入領域間や、この不純物注入領域以降の工程で形成される加工層とこの不純物注入領域とのアライメントに関する問題は、従来のパターンサイズが大きい半導体装置や固体撮像素子では目立たないものであったが、パターンサイズの微細化が進んだ結果、問題が大きく顕在化してきている。
【００２６】
本発明は、上記従来の問題を解決するもので、不純物注入領域をターゲット層として用いることができて、パターンサイズの微細化が進んだ半導体装置や固体撮像装置においても、以降の不純物注入領域形成工程や、それ以降の配線層および遮光膜などの加工工程などにおけるリソグラフィ時にアライメント精度を向上させて、必要とされるデバイス特性を得ることができるアライメントマーク形成方法、これを用いたアライメント方法、このアライメントマーク形成方法により形成されたアライメントマークを用いてアライメントを行う半導体装置の製造方法および固体撮像装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２７】
本発明のアライメントマーク形成方法は、不純物注入領域をアライメントターゲット層として、次工程以降の不純物注入工程および加工層形成工程の少なくともいずれかの工程においてパターニングを行う際に用いられるアライメントマークを、該不純物注入領域を形成する際の同一のレジスト膜をマスクとして形成するアライメントマーク形成工程を有するものであり、そのことにより上記目的が達成される。この場合の同一のレジスト膜をより明確にすると、本発明のアライメントマーク形成方法は、不純物注入領域をアライメントターゲット層として、次工程以降の不純物注入工程および加工層形成工程の少なくともいずれかの工程においてパターニングを行う際に用いられるアライメントマークを形成するためのレジストパターンと、該不純物注入領域を形成するためのレジストパターンとを同時に露光して形成された同一のレジスト膜をマスクとして形成するアライメントマーク形成工程を有するものであり、そのことにより上記目的が達成される。
【００２８】
また、好ましくは、本発明のアライメントマーク形成方法におけるアライメントマーク形成工程は、前記アライメントマークの形成前に、少なくとも前記不純物注入領域に対応した半導体基板上を保護する保護膜を形成する保護膜形成工程を有する。
【００２９】
さらに、好ましくは、本発明のアライメントマーク形成方法における保護膜形成工程は、半導体基板上に不純物注入保護膜を成膜する保護膜成膜工程と、アライメントマーク形成領域の不純物注入保護膜を除去する保護膜除去工程とを有する。
【００３０】
さらに、好ましくは、本発明のアライメントマーク形成方法におけるアライメントマーク形成工程は、前記半導体基板上にレジスト膜を成膜して、前記不純物注入領域となる活性領域上を開口した不純物注入阻止用レジストパターンを形成すると共に、前記アライメントマークとなるパターン部分を開口したアライメントマーク形成用レジストパターンを同時に露光し形成するレジストパターン形成工程と、不純物注入工程前または不純物注入工程後に、該不純物注入阻止用レジストパターンおよび該アライメントマーク形成用レジストパターンを形成したレジスト膜をマスクとして、該半導体基板のアライメントマーク形成領域に対して該アライメントマークとして該半導体基板に一または複数の溝部を形成する溝形成工程とを有する。
【００３１】
さらに、好ましくは、本発明のアライメントマーク形成方法の溝形成工程において、前記不純物注入阻止用レジストパターンに対応した不純物注入保護膜に段差部を形成する。
【００３２】
さらに、好ましくは、本発明のアライメントマーク形成方法における溝の形成時に、前記不純物注入領域の半導体基板上を前記不純物注入保護膜で覆っている。
【００３３】
さらに、好ましくは、本発明のアライメントマーク形成方法におけるアライメントマーク形成工程は、半導体基板上に不純物注入保護膜を成膜する保護膜成膜工程と、該不純物注入保護膜上にレジスト膜を成膜して、該レジスト膜に、該不純物注入領域となる活性領域上を開口した不純物注入阻止用レジストパターンを形成すると共に、該アライメントマークとなるパターン部分を開口したアライメントマーク形成用レジストパターンを同時に露光し形成する第１レジストパターン形成工程と、不純物注入工程前または不純物注入工程後に、該不純物注入阻止用レジストパターンおよび該アライメントマーク形成用レジストパターンを形成したレジスト膜をマスクとして、該レジスト膜を開口した領域に対応した不純物注入保護膜の一部または全部を除去して該不純物注入保護膜に段差部を形成する段差部形成工程と、該レジスト膜を除去するレジスト膜除去工程と、該半導体基板上に別のレジスト膜を再度成膜して、該別のレジスト膜に、該アライメントマークとなる領域上を開口したアライメントマーク領域形成用レジストパターンを形成する第２レジストパターン形成工程と、該アライメントマーク領域形成用レジストパターンが形成されたレジスト膜と、該アライメントマーク形成用パターンが形成された不純物注入保護膜とをマスクとして、該半導体基板のアライメントマーク形成領域に該アライメントマークとして一または複数の溝部を形成する溝形成工程とを有する。
【００３４】
さらに、好ましくは、本発明のアライメントマーク形成方法において、前記半導体基板上に素子分離を目的とした絶縁層を形成する絶縁層形成工程をさらに有し、前記アライメントマーク形成工程は、該半導体基板および該絶縁層上に不純物注入保護膜を成膜する保護膜成膜工程と、該不純物注入保護膜上にレジスト膜を成膜して、該不純物注入領域となる活性領域上を開口した不純物注入阻止用レジストパターンを形成すると共に、該絶縁層形成工程時にアライメントマーク形成領域に形成された絶縁層上にアライメントマークとなるパターン部分を開口したアライメントマーク形成用レジストパターンを同時に露光し形成するレジストパターン形成工程と、不純物注入工程前または不純物注入工程後に、該不純物注入阻止用レジストパターンおよび該アライメントマーク形成用レジストパターンが形成されたレジスト膜をマスクとして、該レジスト膜の開口部に対応した不純物注入保護膜の一部または全部を選択的に除去すると共に、除去された不純物注入保護膜下の絶縁層を一部除去して、アライメントマークとなる一または複数の溝部を形成する溝形成工程とを有する。
【００３５】
さらに、好ましくは、本発明のアライメントマーク形成方法において、前記半導体基板上に素子分離を目的とした絶縁層を形成する絶縁層形成工程をさらに有し、前記アライメントマーク形成工程は、該半導体基板上にレジスト膜を成膜して、前記不純物注入領域となる活性領域上を開口した不純物注入阻止用レジストパターンを形成すると共に、該絶縁層形成工程時にアライメントマーク形成領域に形成された絶縁層上にアライメントマークとなるパターン部分を開口したアライメントマーク形成用レジストパターンを同時に露光し形成するレジストパターン形成工程と、不純物注入工程前または不純物注入工程後に、該不純物注入阻止用レジストパターンおよび該アライメントマーク形成用レジストパターンが形成されたレジスト膜をマスクとして、該レジスト膜の開口部に対応した絶縁層を一部除去して、アライメントマークとなる一または複数の溝部を形成する溝形成工程とを有する。
【００３６】
さらに、好ましくは、本発明のアライメントマーク形成方法における不純物注入保護膜として、酸化膜および窒化膜のうちの少なくともいずれかを成膜する。
【００３７】
さらに、好ましくは、本発明のアライメントマーク形成方法において、前記絶縁層として酸化膜および窒化膜のうちの少なくともいずれかを成膜する。
【００３８】
さらに、好ましくは、本発明のアライメントマーク形成方法におけるレジスト膜の膜厚を、不純物注入時に不純物の突き抜けを阻止するために必要な厚みに設定する。
【００３９】
さらに、好ましくは、本発明のアライメントマーク形成方法における不純物注入保護膜の膜厚を、前記溝形成工程または前記段差部形成工程で該不純物注入保護膜の途中でエッチングが完了するような厚みに成膜する。
【００４０】
さらに、好ましくは、本発明のアライメントマーク形成方法において、前記不純物注入保護膜の膜厚が前記溝形成工程または前記段差部形成工程で除去されて薄くなっても、該膜厚を、該不純物注入保護膜として半導体基板およびデバイス特性に影響が生じないような厚みに成膜する。
【００４１】
さらに、好ましくは、本発明のアライメントマーク形成方法における不純物注入保護膜の膜厚を５０オングストローム以上２０００オングストローム以下に成膜する。
【００４２】
さらに、好ましくは、本発明のアライメントマーク形成方法における不純物注入保護膜の除去膜厚が、成膜量の１０％以上１００％以下となるようにエッチング条件を設定する。
【００４３】
さらに、好ましくは、本発明のアライメントマーク形成方法において、前記不純物注入保護膜に段差部を形成する場合に、該不純物注入保護膜と半導体基板とのエッチングレート差が十分確保できるように、エッチング液の種類、濃度および浸液時間が設定されたウェットエッチング技術、または／および、真空度、ガス混合比、ガス流量およびプラズマ印加電圧が設定されたドライエッチング技術を用いる。
【００４４】
さらに、好ましくは、本発明のアライメントマーク形成方法において、前記アライメントマークを形成した後、半導体基板全面の前記不純物注入保護膜を除去し、以降の不純物注入工程のために、再度、不純物注入保護膜を成膜する。
【００４５】
さらに、好ましくは、本発明のアライメントマーク形成方法における第２レジストパターン形成工程は、前記アライメントマーク形成領域に露光および現像を行って前記別のレジスト膜をパターニングすることにより、前記アライメントマーク形成用レジストパターンを解像させたレジスト膜をマスクとして前記不純物注入保護膜に形成されたアライメントマーク形成用パターンを露出させる。
【００４６】
さらに、好ましくは、本発明のアライメントマーク形成方法における第２レジストパターン形成工程は、前記不純物注入領域の半導体基板上を覆うように前記別のレジスト膜を形成する。
【００４７】
さらに、好ましくは、本発明のアライメントマーク形成方法の溝形成工程において、前記不純物注入保護膜と半導体基板とのエッチングレート差を考慮して、該不純物注入保護膜の膜厚が半導体基板上に所定以上残って、活性領域となる半導体基板表面およびデバイス特性に悪影響が生じないように、前記溝部の深さを設定する。
【００４８】
さらに、好ましくは、本発明のアライメントマーク形成方法における溝形成工程において、前記不純物注入保護膜と半導体基板とのエッチングレート差を考慮して、該不純物注入保護膜の膜厚が、前記アライメントマーク形成領域の溝部以外の半導体基板上に所定の膜厚以上残るかまたはちょうど全部除去されるように、該溝部の深さを設定する。
【００４９】
さらに、好ましくは、本発明のアライメントマーク形成方法における溝形成工程において、前記不純物注入保護膜と半導体基板とのエッチングレート差を考慮して、該不純物注入保護膜の膜厚が、前記アライメントマーク形成領域の溝部以外の半導体基板上に所定の膜厚以上残るかまたはちょうど全部除去されるように、前記段差部形成工程においてエッチング段差を設定する。
【００５０】
さらに、好ましくは、本発明のアライメントマーク形成方法における溝形成工程は、その後の工程で成膜されて加工される加工層に対してその表面に前記一または複数の溝部が伝播して現れるように、該溝部の深さ、幅および間隔のうちの少なくとも該溝部の深さを設定する。
【００５１】
さらに、好ましくは、本発明のアライメントマーク形成方法における溝形成工程は、前記溝部の深さを、５ｎｍ以上１５０ｎｍ以下とする。
【００５２】
さらに、好ましくは、本発明のアライメントマーク形成方法における溝形成工程は、前記溝部の深さを、４０ｎｍ以上８０ｎｍ以下とする。
【００５３】
さらに、好ましくは、本発明のアライメントマーク形成方法における溝形成工程後の工程で成膜されて加工される加工層に対してその表面に前記溝部の形状が伝播して現れない場合に、該溝部上に対応する加工層部分を除去して該溝部を露出させる。
【００５４】
さらに、好ましくは、本発明のアライメントマーク形成方法の溝形成工程において、前記半導体基板と前記不純物注入保護膜とのエッチングレートを考慮し、かつ、活性領域となる半導体基板表面およびデバイス特性に影響が生じないようなエッチング条件を設定する。
【００５５】
さらに、好ましくは、本発明のアライメントマーク形成方法の溝形成工程において、前記半導体基板に対する、前記不純物注入保護膜に転写されたアライメントマーク形成用パターンのエッチングレートを考慮し、かつ、前記段差部形成工程で活性領域となる半導体基板表面およびデバイス特性に影響が生じないようなエッチング条件を設定する。
【００５６】
さらに、好ましくは、本発明のアライメントマーク形成方法の溝形成工程において、前記半導体基板に対する前記不純物注入保護膜および前記絶縁膜のエッチングレートを考慮し、かつ、活性領域となる半導体基板表面およびデバイス特性に影響が生じないようなエッチング条件を設定する。
【００５７】
さらに、好ましくは、本発明のアライメントマーク形成方法の溝形成工程において、前記半導体基板に対する前記絶縁膜のエッチングレートを考慮し、かつ、活性領域となる半導体基板表面およびデバイス特性に影響が生じないようなエッチング条件を設定する。
【００５８】
さらに、好ましくは、本発明のアライメントマーク形成方法における溝部は、一または並んだ複数の棒状の溝、一または複数の格子状の溝および一または複数のホールのうちの少なくともいずれかである。
【００５９】
本発明のアライメント方法は、本発明の上記アライメントマーク形成方法により形成されたアライメントマークを用いて、前記アライメントマーク形成工程後に形成される不純物注入領域および加工膜のうちの少なくともいずれかのアライメントを行うものであり、そのことにより上記目的が達成される。
【００６０】
本発明の半導体装置の製造方法は、本発明の上記アライメントマーク形成方法により形成されたアライメントマークを用いて、前記不純物注入阻止用レジストパターンをマスクとして不純物がイオン注入された不純物注入領域とは別の不純物注入領域および加工膜のうちの少なくともいずれかを形成する工程を有するものであり、そのことにより上記目的が達成される。
【００６１】
本発明の固体撮像装置の製造方法は、本発明の上記アライメントマーク形成方法により形成されたアライメントマークを用いてアライメントを行って、前記レジスト膜により形成された不純物注入阻止用レジストパターンをマスクとして不純物注入された第１不純物注入領域とは別の第２不純物領域を形成する第２不純物領域形成工程と、該アライメントマークを用いてアライメントを行って第３不純物領域形成を形成する第３不純物領域形成工程とを有し、該第１〜第３不純物注入領域の形成を、電荷転送領域、チャネルストップ領域および読出ゲート領域の各領域の任意の順番により行うものであり、そのことにより上記目的が達成される。
【００６２】
また、好ましくは、本発明の固体撮像装置の製造方法において、前記アライメントマークを用いてアライメントを行って、前記第１不純物注入領域、前記第２不純物注入領域および前記第３不純物注入領域上に絶縁膜を介して加工膜として電荷転送電極を形成する電荷転送電極形成工程と、該電荷転送電極をマスクの一部として用いると共に、該アライメントマークを用いてアライメントを行ってフォトダイオード領域を形成する第４不純物領域形成工程とをさらに有する。
【００６３】
さらに、好ましくは、本発明の固体撮像装置の製造方法における第４不純物領域形成工程の後に、前記アライメントマークを用いてアライメントを行って、前記電荷転送電極上を絶縁膜を介して覆い、かつ、前記フォトダイオード領域上を受光可能なように開口させた遮光膜を形成する遮光膜形成工程をさらに有する。
【００６４】
さらに、好ましくは、本発明の固体撮像装置の製造方法は、本発明の上記アライメントマーク形成方法により形成されたアライメントマークを用いてアライメントを行って、前記レジスト膜の不純物注入阻止用レジストパターンをマスクとして不純物注入された第１不純物注入領域とは別の第２不純物注入領域を形成する第２不純物領域形成工程と、該アライメントマークを用いてアライメントを行って第３不純物注入領域を形成する第３不純物領域形成工程と、該アライメントマークを用いてアライメントを行って第４不純物領域を形成する第４不純物領域形成工程とを有し、該第１〜第４不純物注入領域の形成を、電荷転送領域、チャネルストップ領域、読出ゲート領域およびフォトダイオード領域の各領域の任意の順番により行うものであり、そのことにより上記目的が達成される。
【００６５】
さらに、好ましくは、本発明の固体撮像装置の製造方法において、前記アライメントマークを用いてアライメントを行って、前記第１不純物注入領域、前記第２不純物注入領域および前記第３不純物注入領域上に絶縁膜を介して加工膜として電荷転送電極を形成する電荷転送電極形成工程をさらに有する。
【００６６】
さらに、好ましくは、本発明の固体撮像装置の製造方法において、前記電荷転送電極形成工程の後に、前記アライメントマークを用いてアライメントを行って、該電荷転送電極上を絶縁膜を介して覆い、かつ、前記フォトダイオード領域上を受光可能なように開口させた遮光膜を形成する遮光膜形成工程をさらに有する。
【００６７】
さらに、好ましくは、本発明の固体撮像装置の製造方法における不純物領域形成工程において、前記不純物注入保護膜の膜厚が前記アライメントマーク形成工程で一部除去されて薄くなるかまたは、部分的に存在していなくても、該不純物注入保護膜として半導体基板およびデバイス特性に影響が生じないような不純物注入条件に設定する。
【００６８】
さらに、好ましくは、本発明の固体撮像装置の製造方法における不純物領域形成工程において、必要とされるデバイス特性に応じてイオン種、注入量、注入エネルギーおよび注入角度を設定する。
【００６９】
上記構成により、以下に、本発明の作用について説明する。
【００７０】
従来の半導体装置や固体撮像装置では、各不純物注入領域間で素子分離を実施することは一般的な技術として用いられている。しかしながら、各不純物注入領域間のアライメント精度はデバイス特性を決める上で最重要な関係ではないため、半導体装置や固体撮像装置などの製造プロセスにおける各リソグラフィ工程間で、最もアライメント精度が求められる工程として扱われなくても、特に問題は生じていなかった。
【００７１】
ところが、近年、半導体装置や固体撮像装置などの微細化が進み、パターンサイズや画素サイズが更に縮小化されて、各工程間のアライメントずれによるデバイス特性の余裕度が減少するにつれて、不純物注入領域間や、不純物注入領域とそれ以降の工程で形成される配線層や遮光膜などの加工層とのアライメントばらつきに起因する各デバイス特性の劣化が顕在化してきている。
【００７２】
そこで、本発明にあっては、不純物注入領域をアライメントターゲット層として使用可能とすることにより、微細化が進んだ各不純物注入領域間、または不純物注入領域とそれ以降の工程で形成される配線層などの加工層とのアライメント精度の許容値をより低減させてアライメント精度を向上させることが可能となる。
【００７３】
これを実現するためには、不純物注入領域を形成する際に不純物注入阻止用レジストパターンを形成するために用いられるレジスト膜に対して、不純物注入阻止用レジストパターンに加えて、アライメントマーク形成用レジストパターンを同時に露光し形成する。この同一のレジスト膜をマスクとして、不純物注入領域の形成と共に、酸化膜や窒化膜と半導体基板、例えばシリコンとのエッチング時の選択比を考慮して、半導体基板にアライメントマークを形成する。
【００７４】
以下に、さらに詳細に説明する。
【００７５】
まず、不純物注入時の半導体基板への悪影響を回避するために酸化膜や窒化膜で構成される不純物注入保護膜を形成する。次に、アライメントマークを形成したい領域のみに対して既存のフォトリソグラフィプロセスを用いてレジストパターンを形成し、既存のドライエッチングやウエットエッチングによって、そのアライメントマーク形成領域の不純物注入保護膜を除去する。
次に、アライメントターゲットとしたい不純物注入領域を形成するために不純物注入領域となる領域上を開口させた不純物注入阻止用レジストパターンを形成する。それと同時に露光される（これと同一のレジスト膜に）、アライメントマークとなるパターン部分を開口させたアライメントマーク形成用レジストパターンを形成する。
【００７６】
さらに、不純物注入工程前または不純物注入工程後に、不純物注入阻止用レジストパターンおよびアライメントマーク形成用レジストパターンが形成されたレジスト膜をマスクとして、半導体基板のアライメントマーク形成領域に対して、アライメントマークを加工する。このとき、半導体装置や固体撮像装置の特性を決定する不純物注入領域が形成される半導体基板領域に対してエッチングによるダメージが与えられないないように、不純物注入保護膜、例えば酸化膜や窒化膜と半導体基板、例えばシリコン基板とで十分に選択比が取れるような既存のエッチング条件を用いて、不純物注入領域において不純物注入保護膜の途中でエッチングが終了されるように（または、不純物注入保護膜が所定の膜厚以上残るように）エッチング条件を設定する。これにより、半導体基板のアライメントマーク形成領域に対して、アライメントマークとなる一または複数の溝が加工形成される。
【００７７】
または、不純物注入時の半導体基板への悪影響を回避するために酸化膜や窒化膜で構成される不純物注入保護膜を形成した後、アライメントターゲットとしたい不純物注入領域を形成するために不純物注入阻止用レジストパターンを形成し、それと同時に（これと同一のレジスト膜に）、アライメントマーク形成用レジストパターンを形成して、半導体装置や固体撮像装置の特性を決定する不純物注入領域が形成される半導体基板の領域に対してエッチングによるダメージが与えられないように、そのレジスト膜をマスクとして不純物注入保護膜をエッチングすることによって、不純物注入保護膜にアライメントマーク形成用パターンを形成してもよい。この場合には、そのレジスト膜を除去した後、アライメントマークを形成したい領域のみに対して既存のフォトリソグラフィプロセスを用いてアライメントマーク領域形成用レジストパターンを形成する。このアライメントマーク領域形成用レジストパターンが形成されたレジスト膜と、上記アライメントマーク形成用パターンが形成された不純物注入保護膜とをマスクとして、既存のエッチング条件にて、半導体基板のアライメントマーク形成領域に対してアライメントマークとなる一または複数の溝を加工形成することが可能となる。
【００７８】
または、半導体基板に素子分離を目的とした酸化膜や窒化膜などの絶縁層が形成されている場合、その素子分離絶縁層と同時に、アライメントマーク形成領域に形成された酸化膜や窒化膜などの絶縁層上にアライメントマークとなるパターンを形成してもよい。この場合には、不純物注入時の半導体基板への悪影響を回避するために酸化膜や窒化膜で構成される不純物注入保護膜を形成した後、アライメントターゲットとしたい不純物注入領域を形成するために不純物注入阻止用レジストパターンを形成し、これと同時に（これと同一のレジスト膜に）、アライメントマーク形成用レジストパターンを形成する。半導体装置や固体撮像装置の特性を決定する不純物注入領域が形成される半導体基板領域に対してエッチングによるダメージが与えられないように、不純物注入阻止用レジストパターンおよびアライメントマーク形成用レジストパターンが形成されたレジスト膜をマスクとして、半導体基板のアライメントマーク形成領域に対して、アライメントマークを加工する。このとき、半導体装置や固体撮像装置の特性を決定する不純物注入領域が形成される半導体基板領域に対してエッチングによるダメージが与えられないないように、不純物注入保護膜、例えば酸化膜や窒化膜と半導体基板、例えばシリコン基板とで十分に選択比が取れるようなエッチング条件を用いて、素子分離絶縁膜形成時にアライメントマーク形成領域に形成された酸化膜や窒化膜などの絶縁膜に対して、アライメントマークとなる一または複数の溝を加工形成することが可能となる。このように素子分離絶縁層形成時にアライメントマーク形成領域に形成された絶縁層にアライメントマークを形成する場合には、不純物注入保護膜を設けない構成も可能である。
【００７９】
このように、不純物注入領域を形成する際に不純物注入阻止用レジストパターンを形成するために用いられるレジスト膜に対して、不純物注入阻止用レジストパターンに加えて、アライメントマーク形成用レジストパターンを同時に露光し形成することによって、アライメントマークを形成したい領域のみに対して、半導体基板や素子分離絶縁膜と同時に形成された絶縁膜にアライメントマークを加工形成することができるため、不純物注入領域をアライメントターゲット層として利用することが可能となる。
【００８０】
また、アライメントマークを形成したい領域以外の領域（例えば不純物注入領域）は、不純物注入保護膜や別途形成されたレジスト膜により覆われているため、半導体基板に対しては加工が行われない。さらに、半導体基板に対してダメージがないエッチング条件を選択して加工する際に、従来技術のように半導体装置や固体撮像装置などのデバイス特性を損ねることなく、アライメントターゲット層として使用したい不純物注入領域形成層に対して精度良くアライメントを行うことが可能となる。
【００８１】
さらに、アライメントマーク形成工程後に行われる工程において成膜されて加工される加工層に対しても、フォトリソグラフィー工程においてアライメントマークを露光機により正確に認知することができるように、アライメントマークとなる溝が現れていることが好ましい。このため、アライメントマーク形成工程において、半導体基板に対して形成されるアライメントマークとなる溝の深さを５ｎｍ以上１５０ｎｍ以下とし、さらに、その溝を直接アライメントマークとして使用する場合と、以降の工程で加工層間が積層される場合とを考慮して深さを設定することが好ましい。
【発明の効果】
【００８２】
以上により、本発明によれば、不純物注入領域およびアライメントマークを形成するためのレジストパターンを同時に露光し、同一のレジスト膜をマスクとして形成するため、半導体装置や固体撮像装置の製造プロセスにおいて、不純物注入領域をアライメントターゲット層として用いて、各不純物注入領域間、または不純物注入領域と後工程で形成される配線層や遮光膜などの加工層とのアライメント精度を、製造プロセス内で最もアライメント精度が求められる工程と同値のより高精度なアライメント許容値により管理することが可能となり、パターンサイズの微細化が進んだ半導体装置や固体撮像装置に対しても容易かつ正確に対応することができる。
【００８３】
また、半導体基板や素子分離絶縁層に形成された溝部をアライメントマークとして用いることができるため、アライメント用光源からの入射光に対して段差部からの散乱光を検出信号波形として利用してアライメントマーク位置を容易に検出するアライメント手法や、アライメントマーク部の上面からの画像を用いて段差のエッジ部において観察される明暗を検出信号波形として利用してアライメントマーク位置を検出するアライメント手法、明暗のコントラスト差や色彩のコントラスト差を検出信号波形として利用してアライメントマーク位置を検出するアライメント手法など、これらの各種のアライメント手法によりアライメントを行うことができる。
【００８４】
さらに、アライメントマーク形成領域のみが開口されて、他の部分は不純物保護膜やレジスト膜により覆われていることから、加工したくない活性領域の半導体基板領域には溝部が加工されない、または、半導体基板に対してダメージが与えられないようなエッチング条件を選択して加工することができるため、必要とされる半導体装置や固体撮像装置の特性を得ることができる。
【発明を実施するための最良の形態】
【００８５】
以下に、本発明のアライメントマーク形成方法を半導体装置の製造方法に適用した実施形態１〜３、本発明のアライメント方法を半導体装置の製造方法に適用した実施形態４，５、および本発明のアライメントマーク形成方法および本発明のアライメント方法を固体撮像装置の製造方法に適用した実施形態６について、図面を参照しながら詳細に順次説明する。
（実施形態１）
本実施形態１では、不純物注入領域形成工程後（または前）のアライメントマーク形成工程において、不純物注入領域形成工程とアライメントマーク形成工程とで同一のフォトレジスト膜をマスクとして、活性領域Ｂの不純物注入領域上に対応した不純物注入保護膜の位置にエッチング段差を形成すると共に、アライメントマーク形成領域Ａに所定の溝部を形成する場合について説明する。
【００８６】
図１Ａは、本発明の実施形態１に係るアライメントマーク形成方法について説明するための半導体装置の各製造工程の要部を示す縦断面図である。
【００８７】
まず、図１Ａ（ａ）に示すように、半導体基板１上に不純物注入保護膜２を成膜し、アライメントマーク形成領域Ａに開口部３ａが位置し、かつ活性領域Ｂとなる領域を覆うようにフォトレジスト膜３のパターンを形成して、開口部３ａ下の不純物注入保護膜２を除去する。
【００８８】
このとき、不純物注入保護膜２の膜厚は、後述するアライメントマーク形成工程のエッチング処理で除去されて薄くなっても、後述する不純物注入領域形成層をアライメントターゲット層とした不純物イオン注入工程において半導体基板１に対して影響が生じないような膜厚となるように、かつ、後述する不純物注入阻止用フォトレジストパターン４ｂと同時に解像させたアライメントマーク形成用フォトレジストパターン４ａをマスクとして半導体基板１に対してアライメントマークを既知のエッチング技術により形成する工程において、不純物注入領域５に対して影響が生じないように不純物注入領域５の上部の不純物注入保護膜２の途中でエッチングが完了するように考慮された膜厚に設定される。例えば、不純物注入保護膜２として、既知の成膜技術により酸化膜または窒化膜が５０オングストローム以上２０００オングストローム以下の膜厚に成膜される。
【００８９】
また、フォトレジスト膜３の開口部３ａのパターンを解像させるためには、公知の技術であるｉ線（波長３６５ｎｍ）、ＫｒＦエキシマレーザ（波長２４８ｎｍ）またはＡｒＦエキシマレーザ（波長１９３ｎｍ）などの露光光源から必要な解像性能を考慮して選択された光源を有する縮小投影露光機を用いて、光源および各材料に適合した既知の条件によってフォトレジスト材料の塗布工程および現像工程を行い、必要に応じて反射防止膜の塗布工程も行うことができる。さらに、露光機のアライメント機構についても、従来から使用されているアライメント機構を使用することができる。なお、以降の工程においても、これと同様にフォトレジストパターンを解像させる技術としては、特別に記述しない限り、従来から使用されているリソグラフィ技術を使用して、必要なフォトレジストパターンを解像させるものとする。
【００９０】
さらに、不純物注入保護膜２を選択的に一部または全部除去するためには、不純物注入保護膜２として使用された酸化膜や窒化膜に対して、半導体基板１としての例えばシリコン基板と十分にエッチングレート差が十分取れるように、例えば酸化膜に関しては弗酸、窒化膜に関しては燐酸などのエッチング液を用いて既知の濃度および浸液時間により処理・洗浄するウエットエッチング技術や、既知の真空度、ガス混合比や流量、プラズマ印加電圧により制御されたドライエッチング技術により行われるものとする。以降の工程においても、これと同様に、特別に記述しない限り酸化膜や窒化膜やシリコン基板などの各膜に対して、必要なエッチングレートを保持した既知のエッチング技術を用いて加工するものとする。この場合、不純物注入保護膜２の除去膜厚が成膜量の１０％以上１００％以下とする。
【００９１】
なお、フォトレジスト膜３は、アライメントマーク形成領域Ａに対応した開口部３ａの不純物注入保護膜２を選択的に全部除去するためのエッチング時に、フォトレジスト膜３下の部位が保護されるために必要な膜厚が保持されている。
【００９２】
次に、活性領域Ｂに対して、図１Ａ（ｂ）に示すように、後述する不純物注入領域５となる領域上を開口させた不純物注入阻止用フォトレジストパターン４ｂと同時に、不純物注入領域形成層をアライメントターゲットとして使用するために同一フォトレジスト層にアライメントマーク加工のためのパターンをレイアウトしておき、アライメントマーク形成領域Ａに、アライメントマークとなるパターンを開口させたアライメントマーク形成用フォトレジストパターン４ａを解像させたフォトレジスト膜４を形成する。このフォトレジスト膜４は、不純物注入を阻止したい部分では、不純物の突き抜けを阻止するために必要な膜厚が保持されている。
【００９３】
その後、図１Ａ（ｃ）に示すイオン注入工程（不純物注入領域形成工程）において、半導体基板１に不純物注入領域５を形成するために、不純物注入阻止用フォトレジストパターン４ｂをマスクとして、半導体基板１にその開口部（パターン）を通して不純物イオンをイオン注入する。使用される不純物イオン種としては、ボロン(ホウ素；Ｂ）イオン、リン（Ｐ）イオン、砒素（Ａｓ）イオンなどが代表的なものであり、各デバイス特性を決定するために、各不純物注入領域形成工程において考慮されたイオン種、注入量、注入エネルギーおよび注入角度によって、半導体基板１の所定領域に不純物イオンがイオン注入される。これによって、半導体基板１の所定位置に不純物注入領域５が形成される。このとき同時に、アライメントマーク形成用フォトレジストパターン４ａをマスクとして、半導体基板１の所定領域にその開口部（パターン）を通して不純物イオンがイオン注入される。
【００９４】
さらに、図１Ａ（ｄ）に示すように、アライメントマーク形成領域Ａにおいて不純物注入保護膜２が除去された部位に形成されているアライメントマーク形成用フォトレジストパターン４ａをマスクとして、半導体基板１のアライメントマーク形成領域Ａに対してドライエッチングを行って、アライメントマーク６となる一または複数の溝を形成する。このときのエッチング条件は、半導体基板１と不純物注入保護膜２とのエッチングレートを考慮し、かつ、活性領域Ｂとなる半導体基板１の表面およびデバイス特性に影響が生じないように設定される。このとき、活性領域Ｂおよび不純物注入領域５は、例えばシリコン基板などの半導体基板１のアライメントマーク形成領域Ａがドライエッチングされることに対して、不純物注入保護膜２として形成された酸化膜または窒化膜とのエッチングレート、および、図１Ａ（ａ）にて不純物注入保護膜２が除去された後で大気に曝された半導体基板１上に約２ｎｍ程度成膜されてしまう自然酸化膜の除去分を考慮して、ドライエッチングの影響を受けない膜厚を保持するように設定された膜厚により成膜された不純物注入保護膜２によって覆われており、ドライエッチングは、不純物注入保護膜２の途中で完了するため、不純物注入保護膜２にはエッチング段差２ｂが形成されるものの、そのエッチング段差２ｂの下の、活性領域Ｂの不純物注入領域５上に対応した基板部分は不純物注入保護膜２によってエッチング加工されない。
【００９５】
ここで、半導体基板１に加工されるアライメントマーク６となる溝の深さ、幅および間隔は、直接アライメントマークとして使用する場合と、その後で行われる工程で成膜されて加工される加工層に対しても所定の溝が現れるようにして、その溝をアライメントマークとして使用する場合とを考慮して設定される。例えば、アライメントマーク６となる溝の深さは、５ｎｍ以上１５０ｎｍ以下に設定され、より好ましくは４０ｎｍ以上８０ｎｍ以下に設定される。この溝の深さが１５０ｎｍを超えると、その溝の段差によりフォトレジスト塗布むらが生じやすくなる。この場合の溝の深さ５ｎｍは、アライメントをするために溝を検出する限界値である。
【００９６】
なお、アライメントマーク形成工程後の工程で成膜されて加工される加工層に対してアライメントマークとなる溝の形状が伝播して現れない場合には、その溝上に対応する加工層部分を除去して溝を露出させるようにしてもよい。
【００９７】
その後、図１Ａ（ｅ）に示すように、フォトレジスト膜４をＯ２プラズマや硫酸などによって半導体基板１（または不純物注入保護膜２上）から除去し、以降の工程で不純物注入領域、配線層や遮光膜などの加工層を形成する。
【００９８】
したがって、本実施形態１では、不純物注入領域５をアライメントターゲット層として、次工程以降の不純物注入工程および加工層形成工程の少なくともいずれかの工程においてパターニングを行う際に用いられる段差部２ｂおよびアライメントマーク６を形成するアライメントマーク形成方法であって、半導体基板１上に不純物注入保護膜２を成膜する保護膜成膜工程と、アライメントマーク形成領域Ａの不純物注入保護膜２を除去する保護膜除去工程と、半導体基板１上にレジスト膜を成膜して、不純物注入領域５となる領域上を開口した不純物注入阻止用レジストパターン４ｂを形成すると共に、アライメントマーク６となるパターンとして開口したアライメントマーク形成用レジストパターン４ａを形成するレジストパターン形成工程と、不純物注入工程後（または不純物注入工程前）に、不純物注入阻止用レジストパターン４ｂおよびアライメントマーク形成用レジストパターン４ａを形成したレジスト膜４をマスクとして、不純物注入保護膜２が除去された半導体基板１のアライメントマーク形成領域Ａに対してアライメントマークとして半導体基板に一または複数の溝を形成し、かつ不純物注入阻止用レジストパターン４ｂに対応した不純物注入保護膜２に段差部２ｂを形成する溝および段差形成工程とを有している。
【００９９】
以上のように、不純物注入領域５を形成する際に不純物注入阻止用レジストパターン４ｂを形成するために用いられるレジスト膜４に対して、この不純物注入阻止用レジストパターン４ｂに加えて、アライメントマーク形成用レジストパターン４ａを形成し、アライメントマーク形成領域Ａの不純物注入保護膜２を予め選択的に全部（膜厚方向に全部）除去しておき、不純物注入工程後（または前）に、上記フォトレジスト膜４をマスクとして不純物注入保護膜２が除去された開口部分の半導体基板１にアライメントマーク６となる所定の溝を形成する。このとき、不純物注入領域形成工程とアライメントマーク形成工程とで同一のフォトレジスト膜４をマスクとして、不純物注入領域５に対応した不純物注入保護膜２の位置にエッチング段差２ｂを形成することにより、不純物注入領域形成層をアライメントターゲット層とすることができるため、アライメント精度を向上できて、微細化された半導体装置や固体撮像装置にも対応することができる。
【０１００】
なお、活性領域Ｂの不純物注入保護膜２には、上記アライメントマーク６形成時に加工されたエッチング段差（段差部２ｂ）が一部存在するが、引き続いて不純物注入工程を実施する場合、そのエッチング段差（段差部２ｂ）の分だけ不純物注入保護膜２が薄くても、注入保護膜として活性領域１１の半導体基板１やデバイス特性に対して影響が無いような膜厚および不純物注入条件に設定されている。より好ましくは、半導体基板１上全面の不純物注入保護膜２を除去し、再度、以降の工程に対して不純物注入保護膜として考慮された膜および膜厚により不純物注入保護膜を成膜しても良い。
【０１０１】
さらに、上記エッチング段差（段差部２ｂ）の分だけ不純物注入保護膜２が薄くなっても、不純物注入保護膜２は、活性領域Ｂの半導体基板１やデバイス特性に対して影響が生じないような膜厚に設定されており、かつ、エッチング処理後においてアライメントマーク形成用レジストパターン４ｂのパターン形状およびレジスト膜厚が不純物形成領域５を形成するために影響を与えないような場合には、エッチング処理後に不純物注入を行ってもよい。
（実施形態２）
本実施形態２では、活性領域Ｂに対応したエッチング段差（段差部２ｂ）に加えて、アライメントマーク形成領域Ａに対応したエッチング段差（段差部２ａ）を形成し、このエッチング段差（段差部２ａ）をマスクとして半導体基板１にアライメントマーク６となる複数の溝を形成する場合について説明する。
【０１０２】
図１Ｂ（ａ）〜図１Ｂ（ｄ）は、本発明の実施形態２に係るアライメントマーク形成方法について説明するための半導体装置の各製造工程の要部を示す縦断面図である。
【０１０３】
まず、図１Ｂ（ａ）に示すように、半導体基板１上に酸化膜や窒化膜などからなる不純物注入保護膜２を成膜する。
【０１０４】
活性領域Ｂに対して、後述する不純物注入領域５となる領域上を開口させた不純物注入阻止用フォトレジストパターン７ｂと同時に、不純物注入領域形成層をアライメントターゲットとして使用するために同一フォトレジスト層にアライメントマーク加工のためのパターンをレイアウトしておき、アライメントマーク形成領域Ａに、アライメントマーク６となるパターンを開口させたアライメントマーク形成用フォトレジストパターン７ａを解像させたフォトレジスト膜７を形成する。このフォトレジスト膜７は、不純物注入を阻止したい部分では、不純物の突き抜けを阻止するために必要な膜厚が保持されている。また、不純物注入保護膜２は、例えば５０オングストローム以上２０００オングストローム以下に形成されている。この場合の５０オングストロームは不純物注入時に表面が荒れるのを保護するために最低の膜厚である。この不純物注入保護膜２はその後の工程で取り去られるので、２０００オングストローム以上の膜厚ではかえって手間がかかる。
【０１０５】
次に、イオン注入工程（不純物注入領域形成工程）において、半導体基板１に不純物注入領域５を形成するために、不純物注入阻止用フォトレジストパターン７ｂをマスクとして、半導体基板１上にその開口部（パターン）を通して不純物イオンをイオン注入する。このときの注入条件は、各デバイス特性を決定するために、各不純物注入領域形成工程において考慮されたイオン種、注入量、注入エネルギーおよび注入角度が設定される。
【０１０６】
続いて、図１Ｂ（ｂ）に示すように、上記と同じフォトレジスト膜７をマスクとして、レジスト膜が開口されている部位の不純物注入保護膜２の一部を選択的にエッチングして除去する。このとき、後述するシリコン基板などの半導体基板１に対してアライメントマーク６を形成するために不純物注入保護膜２とのエッチングレート差が考慮された膜厚以上の膜厚差が確保されるように、かつ、活性領域Ｂの半導体基板１やデバイス特性に対して影響が生じないような深さまで不純物注入保護膜２をエッチングすることによって、アライメントマーク形成用パターン７ａを不純物注入保護膜２に対して転写させる。また、半導体基板１上の活性領域Ｂの表面やデバイス特性に対して影響が生じないように、半導体基板１としてのシリコン基板に対して、不純物注入保護膜２としての酸化膜や窒化膜とのエッチングレート差が十分に大きく設定されたエッチング条件に設定することによって、その不純物注入阻止用フォトレジストパターン７ｂの開口部における不純物注入保護膜２を完全に除去してもよい。不純物注入保護膜２の除去膜厚は、例えば成膜量の１０％以上１００％以下となるように設定されている。
【０１０７】
続いて、図１Ｂ（ｃ）に示すように、上記レジスト膜７をＯ２プラズマや硫酸などによって半導体基板１（または不純物注入保護膜２上）から除去し、アライメントマーク形成領域Ａに開口部８ａが位置するように、不純物注入保護膜２上にフォトレジスト膜８のパターンを形成する。
【０１０８】
このとき、アライメントマーク形成領域Ａに露光および現像を行ってフォトレジスト膜８を所定の開口形状にパターニングすることによって、アライメントマーク形成用パターン７ａを解像させたレジスト膜７をマスクとして不純物注入保護膜２に形成されたアライメントマーク形成用パターン２ａを露出させることができる。
【０１０９】
これにより、アライメントマーク形成領域Ａ以外は、フォトレジスト膜８のパターンによりアライメントマーク形成時のエッチング処理から保護されており、不純物注入保護膜２に転写されたアライメントマーク形成用パターン（段差部２ａ）および、フォトレジスト膜８のパターンをマスクとして、半導体基板１に対してエッチング処理を行ってアライメントマーク６となる一または複数の溝を形成する。
【０１１０】
このときのエッチング処理は既知のエッチング技術により行われ、そのエッチング条件は、半導体基板１としてのシリコン基板に対して、不純物注入保護膜２に転写されたアライメントマーク形成用パターン２ａとのエッチングレート差が考慮され、かつ、活性領域Ｂに対応した半導体基板１の表面やデバイス特性に対して影響が生じないように設定されている。
【０１１１】
ここで、半導体基板１に加工されるアライメントマーク６となる溝の深さ、幅および間隔は、直接アライメントマークとして使用する場合と、その後で行われる工程で成膜されて加工される加工層に対しても溝が現れるようにして、その溝をアライメントマークとして使用する場合とを考慮して設定される。例えば、アライメントマーク６となる溝の深さは、５ｎｍ以上１５０ｎｍ以下に設定され、より好ましくは４０ｎｍ以上８０ｎｍ以下に設定される。この溝の深さが１５０ｎｍを超えると、その溝の段差によりフォトレジスト塗布むらが生じやすくなる。なお、アライメントマーク形成工程後の工程で成膜されて加工される加工層に対してアライメントマーク６となる溝の形状が伝播して現れない場合には、その溝上に対応する加工層部分を除去して溝を露出させるようにしてもよい。
【０１１２】
その後、図１Ｂ（ｄ）に示すように、フォトレジスト膜８をＯ２プラズマや硫酸などによって半導体基板１（または不純物注入保護膜２上）から除去し、以降の工程で不純物注入領域、配線層や遮光膜などの加工層を形成する。
【０１１３】
したがって、本実施形態２では、不純物注入領域５をアライメントターゲット層として、次工程以降の不純物注入工程および加工層形成工程の少なくともいずれかの工程においてパターニングを行う際に用いられる段差部２ｂおよびアライメントマーク６を形成するアライメントマーク形成方法であって、半導体基板１上に不純物注入保護膜２を成膜する保護膜成膜工程と、この不純物注入保護膜２上にフォトレジスト膜を成膜して、このフォトレジスト膜に、不純物注入領域５となる領域上を開口した不純物注入阻止用レジストパターン７ｂを形成すると共に、アライメントマーク６となるパターンとして開口したアライメントマーク形成用レジストパターン７ａを同時に露光し形成する第１レジストパターン形成工程と、不純物注入工程後（または不純物注入工程前）に、不純物注入阻止用レジストパターン７ｂおよびアライメントマーク形成用レジストパターン７ａを同時に露光し形成したフォトレジスト膜７をマスクとして、フォトレジスト膜７を開口した領域に対応した不純物注入保護膜２の一部または全部を選択的に除去して不純物注入保護膜２に段差部２ａ，２ｂを形成する段差部形成工程と、このフォトレジスト膜７を除去するレジスト膜除去工程と、半導体基板１上に別のフォトレジスト膜を再度成膜して、この別のフォトレジスト膜に、アライメントマーク６となる領域上を開口したアライメントマーク領域形成用レジストパターン８ａを形成する第２レジストパターン形成工程と、このアライメントマーク領域形成用レジストパターン８ａが形成されたレジスト膜８と、アライメントマーク形成用パターン２ａが形成された不純物注入保護膜とをマスクとして、半導体基板１のアライメントマーク形成領域Ａにアライメントマーク６として一または複数の溝を形成する溝形成工程とを有している。
【０１１４】
以上のように、不純物注入領域５を形成する際に不純物注入阻止用レジストパターン７ｂを形成するために用いられるレジスト膜７に対して、不純物注入阻止用レジストパターン７ｂに加えて、アライメントマーク形成用レジストパターン７ａを同時に露光し形成し、不純物注入保護膜２に対して、アライメントマーク形成用レジストパターン７ａに対応したアライメントマーク形成用パターンを転写させて段差部２ａとすると共に、不純物注入阻止用レジストパターン７ｂに対応した不純物注入阻止用パターンを転写させて段差部２ｂとする。不純物注入保護膜２上に、アライメントマーク形成領域Ａが開口したフォトレジスト膜８を形成し、この不純物注入保護膜２のエッチング段差（段差部２ａ）をマスクとして半導体基板１にアライメントマーク６となる複数の溝を形成することにより、不純物注入領域形成層をアライメントターゲット層とすることができるため、アライメント精度を向上できて、微細化された半導体装置や固体撮像装置にも適応することができる。
【０１１５】
なお、上記加工後の活性領域Ｂの不純物注入保護膜２には、上記アライメントマーク６の形成時に加工されたエッチング段差（段差部２ｂ）が一部存在するが、引き続いて不純物注入工程を実施する場合、そのエッチング段差（段差部２ｂ）に不純物注入保護膜２が存在しなくても、活性領域Ｂの半導体基板１やデバイス特性に対して影響がないような不純物注入条件に設定されている。または、該当部を不純物注入阻止用フォトレジスト膜７により覆うようなパターンレイアウトとすることによって、次工程以降の処理を行うことが可能である。より好ましくは、半導体基板１上全面の不純物注入保護膜２を除去し、再度、以降の工程に対して不純物注入保護膜２として考慮された膜および膜厚により不純物注入保護膜２を成膜してもよい。
【０１１６】
また、エッチング段差（段差部２ｂ）に不純物注入保護膜２が存在しなくても活性領域Ｂの半導体基板１やデバイス特性に対して影響が生じないような不純物注入条件に設定されており、かつ、エッチング処理後においてアライメントマーク形成用レジストパターン７ａのパターン形状およびレジスト膜厚が不純物形成領域５を形成するために影響を与えないような場合には、エッチング処理後に不純物注入を行ってもよい。
（実施形態３）
本実施形態３では、素子分離絶縁膜と同時にアライメントマーク形成領域Ａに形成されたアライメントマーク領域絶縁層に対して、不純物注入前または後に、同じフォトレジスト膜をマスクとして、活性領域Ｂの不純物注入保護膜に段差部を形成すると共に、アライメントマーク領域絶縁層にアライメントマークとなる一または複数の溝を形成する場合について説明する。
【０１１７】
図１Ｃは、本発明の実施形態３に係るアライメントマーク形成方法について説明するための半導体装置の各製造工程の要部を示す縦断面図である。
【０１１８】
まず、図１Ｃ（ａ）に示すように、半導体基板１に素子分離を目的とした酸化膜または窒化膜などの絶縁膜を形成する絶縁膜形成工程において、アライメントマーク形成領域Ａに対しても同様の構成によりアライメントマーク領域絶縁層９を形成する。
【０１１９】
次に、半導体基板１およびアライメントマーク領域絶縁層９上に不純物注入保護膜２を成膜し、活性領域Ｂに対して、後述する不純物注入領域５となる活性領域上を開口させた不純物注入阻止用フォトレジストパターン１０ｂと同時に、不純物注入領域形成層をアライメントターゲットとして使用するために同一フォトレジスト膜にアライメントマーク加工のためのパターンをレイアウトしておき、アライメントマーク形成領域Ａに、アライメントマーク領域絶縁層９上にアライメントマーク６となるパターンを開口させたアライメントマーク形成用フォトレジストパターン１０ａを解像させたフォトレジスト膜１０を形成する。このフォトレジスト膜１０は、不純物注入を阻止したい部分では、不純物の突き抜けを阻止するために必要な膜厚が保持されている。また、不純物注入保護膜２は、例えば５０オングストローム以上２０００オングストローム以下に形成されている。
【０１２０】
さらに、イオン注入工程（不純物注入領域形成工程）において、半導体基板１に不純物注入領域５を形成するために、不純物注入阻止用フォトレジストパターン１０ｂをマスクとして、半導体基板１にその開口部（パターン）を通して不純物イオンをイオン注入する。このときの注入条件は、各デバイス特性を決定するために、各不純物注入領域形成工程において考慮されたイオン種、注入量、注入エネルギーおよび注入角度が設定される。
【０１２１】
続いて、図１Ｃ（ｂ）に示すように、上記フォトレジスト膜１０をマスクとして、アライメントマーク領域絶縁層９を加工して、アライメントマーク領域絶縁層９にアライメントマーク６となる一または複数の溝を形成する。不純物注入領域５上に対応する不純物注入保護膜２は、このエッチング処理により選択的に全膜厚分が除去されてエッチング段差（段差部２ｂ）になっている。
【０１２２】
このときのエッチング処理は、既知のエッチング技術により行われ、そのエッチング条件は、半導体基板１としてのシリコン基板に対して、不純物注入保護膜２およびアライメントマーク領域絶縁層９である酸化膜や窒化膜とのエッチングレート差が考慮され、かつ、レジストパターン１０の開口部（不純物注入阻止用フォトレジストパターン１０ｂ）下の不純物注入保護膜２が完全に膜厚分が除去されても活性領域Ｂの半導体基板１表面やデバイス特性に対して影響が生じないように設定される。
【０１２３】
ここで、半導体基板１に加工されるアライメントマーク６となる溝の深さ、幅および間隔は、アライメントマークとして直接使用する場合と、その後で行われる工程で成膜されて加工される加工層に対しても溝が現れるようにして、その溝をアライメントマークとして使用する場合とを考慮して設定される。例えば、アライメントマーク６となる溝の深さは、５ｎｍ以上１５０ｎｍ以下に設定され、より好ましくは４０ｎｍ以上８０ｎｍ以下に設定される。この溝の深さが１５０ｎｍを超えると、その溝の段差によりフォトレジスト塗布むらが生じやすくなる。なお、アライメントマーク形成工程後の工程で成膜されて加工される加工層に対してアライメントマークとなる溝の形状が伝播して現れない場合には、その溝上に対応する加工層部分を除去して溝を露出させるようにしてもよい。
【０１２４】
その後、図１Ｃ（ｃ）に示すように、フォトレジスト膜１０をＯ２プラズマや硫酸などによって半導体基板１（または不純物注入保護膜２上）から除去し、以降の工程で不純物注入領域、配線層や遮光膜などの各種加工層を形成する。
【０１２５】
したがって、本実施形態３では、不純物注入領域５をアライメントターゲット層として、次工程以降の不純物注入工程および加工層形成工程の少なくともいずれかの工程においてパターニングを行う際に用いられる段差部２ｂおよびアライメントマーク６を形成するアライメントマーク形成方法であって、半導体基板１上に素子分離を目的とした絶縁層を形成する絶縁層形成工程と、半導体基板１および絶縁層上に不純物注入保護膜２を成膜する保護膜成膜工程と、この不純物注入保護膜２上にレジスト膜を成膜して、不純物注入領域５となる活性領域Ｂ上を開口した不純物注入阻止用レジストパターン１０ｂを形成すると共に、この絶縁層形成工程時にアライメントマーク形成領域Ａに形成されたアライメントマーク領域絶縁層９上にアライメントマークとなるパターンを開口したアライメントマーク形成用レジストパターン１０ａを形成するレジストパターン形成工程と、不純物注入工程前または不純物注入工程後に、不純物注入阻止用レジストパターン１０ｂおよびアライメントマーク形成用レジストパターン１０ａが形成されたフォトレジスト膜１０をマスクとして、このフォトレジスト膜１０の開口部に対応した不純物注入保護膜２を選択的に全膜厚分除去すると共に、除去された不純物注入保護膜２下のアライメントマーク領域絶縁層９を一部除去して、アライメントマークとなる一または複数の溝を形成する溝および段差形成工程とを有している。
【０１２６】
以上のように、不純物注入領域５を形成する際に不純物注入阻止用レジストパターン１０ｂを形成するために用いられるフォトレジスト膜１０に対して、この不純物注入阻止用レジストパターン１０ｂに加えて、アライメントマーク形成用レジストパターン１０ａを同時に露光し形成する。素子分離絶縁層と同時にアライメントマーク形成領域Ａに形成されたアライメントマーク領域絶縁層９に対して、不純物注入前または後に、上記フォトレジスト膜１０をマスクとして、不純物注入保護膜２に段差部２ｂを形成すると共に、アライメントマーク領域絶縁層９にアライメントマークとなる一または複数の溝を形成する。これによって、不純物注入領域形成層（不純物注入領域５）をアライメントターゲット層とすることができるため（不純物注入領域５およびアライメントマーク６を、同一のレジスト膜をマスクとして形成するため）、アライメント精度をより向上できて、微細化された半導体装置や固体撮像装置にも適応することができる。
【０１２７】
なお、上記加工後の活性領域Ｂの不純物注入保護膜２には、上記アライメントマーク６の形成時に加工されたエッチング段差（段差部２ｂ）が一部存在するが、引き続いて不純物注入工程を実施する場合、そのエッチング段差（段差部２ｂ）に不純物注入保護膜２が存在しなくても、活性領域Ｂの半導体基板１やデバイス特性に対して影響がないような不純物注入条件に設定されている。または、該当部を不純物注入阻止用レジスト膜により覆うようなパターンレイアウトとすることによって、次工程以降の処理を行うことが可能である。より好ましくは、半導体基板１上全面の不純物注入保護膜２を除去し、再度、以降の工程に対して不純物注入保護膜２として考慮された膜および膜厚により不純物注入保護膜を成膜してもよい。
【０１２８】
さらに、エッチング段差（段差部２ｂ）に不純物注入保護膜２が存在しなくても活性領域Ｂの半導体基板１やデバイス特性に対して影響が生じないような不純物注入条件に設定されており、かつ、エッチング処理後においてアライメントマーク形成用レジストパターン１０ｂのパターン形状およびレジスト膜厚が不純物形成領域５を形成するために影響を与えないような場合には、エッチング処理後に不純物注入を行ってもよい。
【０１２９】
さらに、アライメントマーク領域絶縁層９にアライメントマークを形成する場合には、不純物注入保護膜２を設けない構成も可能である。
【０１３０】
なお、上記実施形態１では、不純物注入保護膜２は、不純物注入領域形成層５をアライメントターゲットとして使用する不純物イオン注入時に半導体基板１に対して影響が無い膜厚、かつ、不純物注入領域形成層を構成するフォトレジストパターンと同時に解像させているアライメントマーク形成用フォトレジストパターンをマスクとして、半導体基板１へアライメントマークを既知のエッチング技術で形成する時に不純物注入領域５へ影響がないように不純物注入領域５の上部の不純物注入保護膜２の途中でエッチングが完了するように考慮した既知の成膜技術で酸化膜または窒化膜が、５０オングストローム以上２０００オングストローム以下の膜厚に成膜されている。また、上記実施形態２において、フォトレジスト膜７をマスクとして、半導体基板１としてのシリコン基板にアライメントマーク６を形成する際に活性領域Ｂのシリコン表面やデバイス特性に対して影響が生じないように、シリコン基板に対して不純物注入保護膜としての酸化膜や窒化膜とのエッチングレート差が十分に大きく設定されたエッチング条件に設定することによって、フォトレジストパターン７ｂの開口部の不純物注入保護膜２を完全に除去してもよい。さらに、上記実施形態３において、フォトレジスト膜１０をマスクとして、アライメントマーク領域絶縁層９にアライメントマーク６を形成する際に活性領域Ｂのシリコン表面やデバイス特性に対して影響が生じないように、シリコン基板に対して不純物注入保護膜としての酸化膜や窒化膜とのエッチングレート差が十分に大きく設定されたエッチング条件に設定することによって、レジストパターンの開口部１０ｂ下の不純物注入保護膜２が完全に除去されてもよい。
【０１３１】
以下の実施形態４，５では、上記実施形態１〜３により形成されたアライメントマーク６を用いてアライメントを行うアライメント方法およびこの場合のアライメント精度について詳細に説明する。
（実施形態４）
図２（ａ）および図２（ｂ）は、例えば、図１Ａ（ｄ）に示すアライメントマーク形成工程において形成されたアライメントマーク６を用いて別の不純物注入領域のアライメントを行う場合について説明するための半導体装置の各製造工程の要部を示す縦断面図である。
【０１３２】
図２（ａ）に示すように、半導体基板１上に新たにフォトレジスト膜を成膜して、後述する別の不純物注入領域１５となる活性領域Ｂ上を開口した不純物注入阻止用フォトレジストパターン１１ｂを形成する。このとき、アライメントマーク形成用フォトレジストパターン４ａを用いて形成されたアライメントマーク６を用いてアライメントを行う。
【０１３３】
本実施形態４では、図２（ｂ）に示すように、不純物注入領域５の形成時のリソグラフィ工程において、アライメントマーク６に対するアライメント精度を考慮すればよい。図２（ｂ）において、Ｄはアライメントマーク６と不純物注入領域１５との距離を示し、ｄは不純物注入領域１５のずれ許容範囲を示している。
【０１３４】
このアライメントマーク６は、アライメントターゲット層となる不純物注入領域５の形成時のリソグラフィ工程において同時に作成されたアライメントマーク形成用フォトレジストパターン４ａを元に形成されている。よって、各工程間で最もアライメント精度を求められる工程と同値の高精度なアライメント許容値により製造プロセスを管理することができる。
（実施形態５）
図３（ａ）および図３（ｂ）は、例えば図１Ａ（ｄ）に示すアライメントマーク形成工程において形成されたアライメントマーク６を用いて不純物注入領域５とそれ以降の工程で形成される加工層としての配線層のアライメントを行う場合について説明するための半導体装置の各製造工程の要部を示す縦断面図である。
【０１３５】
図３（ａ）に示すように、半導体基板１上に、半導体基板−配線膜間絶縁膜１２と配線膜１３を成膜し、その上にフォトレジスト膜１４を成膜する。後述する配線層形成部分を上から覆うように配線層形成用フォトレジストパターン１４ａを形成する。このとき、アライメントマーク形成用フォトレジストパターン４ａを用いて形成されたアライメントマーク６を用いてアライメントを行う。
【０１３６】
本実施形態５では、図３（ｂ）に示すように、不純物注入領域５の形成工程以降の工程で形成される配線層１３ａのリソグラフィ工程において、アライメントマーク６（アライメントマーク６の伝播形状６ａ）に対するアライメント精度を考慮すればよい。
【０１３７】
このアライメントマーク６は、アライメントターゲット層となる不純物注入領域５の形成時のリソグラフィ工程において同時に作成されたアライメントマーク形成用フォトレジストパターン４ａを元に形成されているため、各工程間で最もアライメント精度を求められる工程と同値の高精度なアライメント許容値により製造プロセスを管理することができる。
【０１３８】
さらに、配線膜１３の表面側にも、アライメントマーク６となる一または複数の溝による段差が上層側に伝播して形成されているため、必要に応じて、アライメントマーク６をさらにそれ以降の工程にも使用することができる。このため、配線膜１３においてアライメントマーク６の伝播形状６ａに段差がなくならないように、必要な段差やアライメントマーク幅、間隔などを考慮して、レイアウトおよび加工を行うことが好ましい。さらに、加工上の制限によって、配線膜１３においてアライメントマーク６の溝による段差が上層側で消失する場合には、配線層１３ａを加工する際に、アライメントマーク６上の配線膜１３を除去してアライメントマーク６の溝を露出させて行うこともできる。
（実施形態６）
本実施形態６では、上記実施形態１〜３のアライメントマーク形成方法と、上記実施形態４、５のアライメント方法を、半導体装置としての固体撮像装置の製造方法に適用した場合について詳細に説明する。
【０１３９】
図４（ａ）〜図４（ｄ）は、本発明の実施形態６に係る固体撮像装置の各製造工程を説明するための各基板部の縦断面図である。
【０１４０】
図４（ｄ）において、本実施形態６の固体撮像装置５０は、Ｎ型シリコン基板３１にＰ型半導体ウエル領域３２が形成され、Ｐ型半導体ウエル領域３２内の各所定領域に読出ゲート領域としてのＰ型半導体領域３５と、チャネルストップ領域３８と、これらの間の電荷転送領域としてのＰ型半導体活性領域３６およびその上層のＮ型半導体活性領域３７と、受光部となるＰＤ部（フォトダイオード部；光電変換部）としてのＮ型不純物拡散領域３３およびその表面層の高濃度Ｐ型不純物拡散領域３４とが形成されている。
【０１４１】
このＰ型半導体ウエル領域３２の表面上には、例えばＳｉＯ２膜３９などの絶縁膜が形成されており、ＳｉＯ２膜３９上であってＰＤ部（フォトダイオード部；光電変換部）の高濃度Ｐ型不純物拡散領域３４上を避けるようにゲート部下のＳｉ３Ｎ４膜４０が形成されている。このＳｉ３Ｎ４膜４０上には電荷転送電極４１が形成され、その上に電荷転送電極４１を覆うように層間絶縁膜４２が形成されている。
【０１４２】
さらに、この層間絶縁膜４２上には、高濃度Ｐ型不純物拡散領域３４上を受光可能なように開口させた遮光膜４３が形成されている。その遮光膜４３が形成された基板部全面に平坦化膜としての層間絶縁膜４４およびＰＳＧ（リンシリケートガラス）などからなるＢＰＳＧ膜４５が形成され、さらに、図示しないマイクロレンズさらに必要に応じてカラーフィルタなどが形成されている。
【０１４３】
以下に、この固体撮像装置５０の製造方法について、図４（ａ）〜図４（ｄ）の各工程順に説明する。
【０１４４】
まず、図４（ａ）に示すように、Ｎ型シリコン基板３１に、Ｐ型半導体ウエル領域３２を形成する。さらに、このＰ型半導体ウエル領域３２の表面上に、例えばＳｉＯ２膜３９などの絶縁膜を形成する。
【０１４５】
次に、Ｐ型半導体ウエル領域３２内の各所定領域にＮ型不純物およびＰ型不純物を選択的にそれぞれイオン注入することによって、第１〜第３の不純物注入領域として、読出ゲート領域としてのＰ型半導体領域３５と、チャネルストップ領域３８と、これらの間の電荷転送領域としてのＰ型半導体活性領域３６およびこの上層のＮ型半導体活性領域３７とをそれぞれ形成する。
【０１４６】
なお、これらの第１〜第３の不純物注入領域の形成は、電荷転送領域としてのＰ型半導体活性領域３６およびこの上層のＮ型半導体活性領域３７、チャネルストップ領域３８および読出ゲート領域としてのＰ型半導体領域３５の任意の順番により行われる。本実施形態６では、例えば、第１の不純物注入領域である電荷転送領域としてのＰ型半導体活性領域３６およびＮ型半導体活性領域３７を形成した後に、第２の不純物注入領域であるチャネルストップ領域３８を形成し、さらに、第３の不純物注入領域である読出ゲート領域としてのＰ型半導体領域３５をこの順に形成する場合について説明している。また、本実施形態６では、アライメントマーク６の形成を、上記実施形態１の場合と同様に行う場合について説明するが、上記実施形態２、３の場合と同様にアライメントマーク６を形成することもできる。
【０１４７】
まず、不純物注入保護膜（ここではＳｉＯ２膜３９）を成膜し、この上に、アライメントマーク形成領域Ａにレジストパターン開口部が位置するようにフォトレジストパターンを形成する。続いて、このフォトレジストパターン開口部下の不純物注入保護膜２を除去し、フォトレジストパターンをＯ２プラズマや硫酸により基板から除去する。
【０１４８】
次に、第１の不純物注入領域となる領域上を開口した不純物注入阻止用レジストパターンを形成すると同時に上記アライメントマーク形成領域にアライメントマーク形成用フォトレジストパターンを形成する。この不純物阻止用レジストパターンおよびアライメントマーク形成用レジストパターンをマスクとして、第１の不純物注入領域およびアライメントマーク形成領域Ａに不純物注入を行う。
【０１４９】
その後、不純物注入保護膜２が除去されたアライメントマーク形成領域Ａのアライメントマーク形成用フォトレジストパターンをマスクとして、半導体基板１のアライメントマーク形成領域Ａに対してドライエッチング処理を行って、アライメントマークとなる一または複数の溝を形成する。
【０１５０】
この上記実施形態１のアライメントマーク形成方法により形成されたアライメントマークである一または複数の溝を用いてアライメントを行って、第１の不純物注入領域（電荷転送領域；Ｐ型半導体活性領域３６およびＮ型半導体活性領域３７）とは別の第２の不純物注入領域（チャネルストップ領域３８）を形成する。
【０１５１】
さらに、このアライメントマークである一または複数の溝を用いてアライメントを行って、第１の不純物注入領域および第２の不純物注入領域とは別の第３の不純物注入領域（Ｐ型半導体領域３５）を形成する。
【０１５２】
続いて、図４（ｂ）に示すように、ＳｉＯ２膜３９上の全面に、例えばＳｉ３Ｎ４膜などの絶縁膜を積層した後、受光部となるＰＤ部（フォトダイオード部；光電変換部）の高濃度Ｐ型不純物拡散領域３４上に対応するＳｉ３Ｎ４膜を選択的にエッチングして除去する。このとき除去されずに残ったＳｉ３Ｎ４膜４０によってゲート部のＳｉ３Ｎ４膜４０を構成する。
【０１５３】
このゲート部に設けられたＳｉ３Ｎ４膜４０上に電荷転送電極４１を形成し、その上に電荷転送電極４１を覆うように層間絶縁膜４２を形成する。この場合にも、上記アライメントマーク形成方法により形成されたアライメントマークである一または複数の溝を用いてアライメントを行って、加工膜として電荷転送電極４１を形成する。
【０１５４】
さらに、図４（ｃ）に示すように、電荷転送電極４１をマスクの一部として用いると共に、上記アライメントマーク形成方法により形成されたアライメントマークである一または複数の溝を用いてアライメントを行って、Ｎ型不純物として例えばリンをイオン注入することによって、第４の不純物注入領域としてＰＤ部のＮ型不純物拡散領域３３を所定深さに形成する。このＮ型不純物拡散領域３３上にその表面層として、例えばボロンをイオン注入することによって、第４の不純物注入領域としてＰＤ部の高濃度Ｐ型不純物拡散領域３４を形成する。このＮ型不純物拡散領域３３とＰ型半導体ウエル領域３２とのＰＮ接合、およびＮ型不純物拡散領域３３と高濃度Ｐ型不純物拡散領域３４とのＰＤ部のＰＮ接合によるフォトダイオード部（ＰＤ部）によって、各受光部の光電変換部が構成されている。
【０１５５】
さらに、図４（ｄ）に示すように、上記アライメントマーク形成方法により形成されたアライメントマークである一または複数の溝を用いてアライメントを行って、電荷転送電極４１上を覆う層間絶縁膜４２上に、高濃度Ｐ型不純物拡散領域３４上を受光可能なように開口させたタングステン（Ｗ）膜やチタン（Ｔｉ）膜などからなる遮光膜４３を形成する。
【０１５６】
この遮光膜４３が形成された基板部全面に、平坦化膜としての層間絶縁膜４４およびＰＳＧ（リンシリケートガラス）などからなるＢＰＳＧ膜４５をこの順に形成し、図示しないマイクロレンズを形成することによって、本実施形態６のＣＣＤ型撮像固体装置５０を作製することができる。
【０１５７】
要するに、本実施形態６のＣＣＤ型撮像固体装置５０の製造方法は、本発明のアライメントマーク形成方法、例えば図１Ａにしたがって形成されたアライメントマーク６を用いてアライメントを行って、フォトレジスト膜４の不純物注入阻止用レジストパターン４ｂをマスクとして不純物注入されたアライメントターゲット層となる不純物注入領域５としての電荷転送領域（第１の不純物領域；Ｐ型半導体活性領域３６およびＮ型半導体活性領域３７）とは別の第２不純物領域としてのチャネルストップ領域３８を形成する第２の不純物領域形成工程と、アライメントマーク６を用いてアライメントを行って第３の不純物領域としての読出ゲート領域（Ｐ型半導体領域３５）を形成する第３の不純物領域形成工程と、アライメントマーク６を用いてアライメントを行って、第１の不純物注入領域、第２の不純物注入領域および第３の不純物注入領域上に絶縁膜を介して加工膜として電荷転送電極４１を形成する電荷転送電極形成工程と、この電荷転送電極４１をマスクの一部として用いると共にアライメントマーク６を用いてアライメントを行って受光領域としてのフォトダイオード領域（第４の不純物領域；ＰＤ部；Ｎ型不純物拡散領域３３および高濃度Ｐ型不純物拡散領域３４）を形成する第４の不純物領域形成工程と、アライメントマーク６を用いてアライメントを行って、電荷転送電極４１上を絶縁膜を介して覆い、かつフォトダイオード領域（ＰＤ部）上を受光可能なように開口させた遮光膜４３を形成する遮光膜形成工程とを有している。
【０１５８】
以上のように、本実施形態６によれば、例えば図１Ａに示すように、まず、不純物注入阻止膜としてのフォトレジスト膜を成膜後、アライメントマーク形成領域Ａに開口部３ａを形成したフォトレジスト膜３のフォトレジストパターンをマスクとしてエッチング処理を行い、アライメントマーク形成領域Ａの不純物注入保護膜２を除去する。
【０１５９】
次に、アライメントターゲット層としたい不純物注入領域５の不純物注入阻止用フォトレジストパターン４ｂを形成する際に、アライメントマーク形成用フォトレジストパターン４ａをも同時に形成する。この不純物注入阻止用フォトレジストパターン４ｂおよびアライメントマーク形成用フォトレジストパターン４ａが形成されたフォトレジスト膜４をマスクとして第１の不純物注入を行い、その後で、半導体基板１上に露出されたフォトレジストパターン４ａをマスクとして、半導体基板１に対してアライメントマーク６となる溝を加工形成する。このアライメントマーク６となる溝の位置を基準として、図２に示す別の不純物注入領域１５を精度よく形成することができる。よって、半導体装置の製造プロセスや固体撮像装置の製造プロセスにおいて、不純物注入領域５とは別の不純物注入領域１５との間、また、不純物注入領域５とこれ以降の工程で形成される配線層としての電荷転送電極４１や遮光膜４３などの各種加工層とのアライメント精度の許容値をより低減することが可能なアライメントマーク形成方法を得ることができる。
不純物注入領域をアライメントターゲット層として用いて、以降の不純物注入領域形成工程や、それ以降の配線層および遮光膜などの加工工程などにおけるリソグラフィ時にアライメント精度を向上させて、必要とされるデバイス特性を得る。
【０１６０】
なお、本実施形態６では、このＣＣＤ型撮像固体装置５０の製造方法として、本発明のアライメントマーク形成方法により形成されたアライメントマーク６を用いてアライメントを行って、フォトレジスト膜４の不純物注入阻止用レジストパターン４ｂをマスクとして不純物注入されたアライメントターゲット層となる不純物注入領域５としての電荷転送領域（第１不純物領域；Ｐ型半導体活性領域３６およびＮ型半導体活性領域３７）とは別の第２の不純物領域としてのチャネルストップ領域３８を形成する第２の不純物領域形成工程と、アライメントマーク６を用いてアライメントを行って読出ゲート領域（Ｐ型半導体領域３５）を形成する第３の不純物領域形成工程と、アライメントマーク６を用いてアライメントを行って、これらの第１の不純物注入領域、第２の不純物注入領域および第３の不純物注入領域上に絶縁膜を介して加工膜として電荷転送電極４１を形成する電荷転送電極形成工程と、この電荷転送電極４１をマスクの一部として用いると共に、アライメントマーク６を用いてアライメントを行って受光領域としてのフォトダイオード領域（ＰＤ部；Ｎ型不純物拡散領域３３および高濃度Ｐ型不純物拡散領域３４）を形成する第４の不純物領域形成工程と、アライメントマーク６を用いてアライメントを行って、電荷転送電極４１上を絶縁膜を介して覆い、かつフォトダイオード領域（ＰＤ部）上を受光可能なように開口させた遮光膜４３を形成する遮光膜形成工程とを有するように構成したが、これに限らず、次のように構成することもできる。
【０１６１】
即ち、第４の不純物領域形成工程を実行する際に電荷転送電極４１をマスクとはせず、電荷転送電極４１の形成前（電荷転送電極形成工程前）に、第１〜３の不純物領域形成工程に続いて、フォトダイオード領域（ＰＤ部；Ｎ型不純物拡散領域３３および高濃度Ｐ型不純物拡散領域３４）を形成する第４の不純物領域形成工程を行ってもよい。この場合、第１〜第４の不純物注入領域の形成は、電荷転送領域、チャネルストップ領域、読出ゲート領域およびフォトダイオード領域の任意の順番により行うことができる。その後に、そのアライメントマーク６を用いてアライメントを行って、第１の不純物注入領域、第２の不純物注入領域および第３の不純物注入領域上に絶縁膜を介して加工膜として電荷転送電極４１を形成する電荷転送電極形成工程と、その電荷転送電極形成工程の後に、そのアライメントマーク６を用いてアライメントを行って、電荷転送電極４１上を絶縁膜を介して覆い、かつ、フォトダイオード領域（ＰＤ部；Ｎ型不純物拡散領域３３および高濃度Ｐ型不純物拡散領域３４）上を受光可能なように開口させた遮光膜４３を形成する遮光膜形成工程とを行うことができる。
【０１６２】
以上により、本発明によれば、図１Ａに示すように、まず、半導体基板１上に不純物注入阻止膜２を成膜後、アライメントマーク形成領域Ａに開口部を形成したフォトレジストパターン３をマスクとしてエッチング処理し、アライメントマーク形成領域Ａ上の不純物注入保護膜２を除去する。次に、アライメントターゲット層としたい不純物注入領域５の不純物注入阻止用フォトレジストパターン４ｂを形成する際に、アライメントマーク形成用フォトレジストパターン４ａも同時に露光し形成しておく。この同一のフォトレジスト膜を用いた第１の不純物注入後に、半導体基板１上を開口部で露出させたアライメントマーク形成用フォトレジストパターン４ａをマスクとして、半導体基板１に対してアライメントマーク６となる溝部を加工形成する。このアライメントマーク６を基準とすることで、不純物注入領域５をアライメントターゲット層として用いて、以降の不純物注入領域１５の形成工程や、それ以降の配線層および遮光膜などの加工工程などにおける工程間のアライメント精度をより向上させることができる。
【０１６３】
なお、本発明のアライメントマーク形成方法について、上記実施形態１〜３を例に説明したが、これに限らず、要は、不純物注入領域をアライメントターゲット層として、次工程以降の不純物注入工程および加工層形成工程の少なくともいずれかの工程においてパターニングを行う際に用いられるアライメントマークを、不純物注入領域を形成する際の同一のレジスト膜をマスクとして形成するアライメントマーク形成工程を有していればよい。このように、不純物注入領域およびアライメントマークを、同一のレジスト膜をマスクとして形成することによって、アライメント精度をより向上させて、微細化された半導体装置や固体撮像装置にも対応することができる本発明の目的を達成することができる。この場合に、アライメントマーク形成工程において、アライメントマーク６の形成前に、少なくとも不純物注入領域５に対応した半導体基板１上を保護する保護膜（不純物注入により表面が荒れるのを防ぐための不純物注入保護膜２）を形成する保護膜形成工程を有していればよい。
【０１６４】
また、上記実施形態１〜３の溝形成工程において、１枚のレジスト膜をマスクとして、半導体基板１のアライメントマーク形成領域Ａに対してアライメントマーク６として半導体基板１に一または複数の溝部を形成する場合について説明したが、これに限らず、この溝部として、一の棒状の溝または隣接して並んだ複数の棒状の溝、一または複数の格子状の溝、および、一または複数のホール（複数のホールにより所定の記号または形状の輪郭形成されている場合など）のうちの少なくともいずれかであってもよい。
【０１６５】
以上のように、本発明の好ましい実施形態１〜６を用いて本発明を例示してきたが、本発明は、この実施形態１〜６に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜６の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１６６】
本発明は、例えばトランジスタやフォトダイオードなどの半導体装置の製造工程において、各不純物注入領域間のアライメント精度の許容値や、不純物注入工程の後工程で形成される配線層や遮光膜などの各種加工層とその不純物注入領域とのアライメント精度の許容値をより低減するために、不純物注入領域をアライメントターゲット層として使用可能としたアライメントマーク形成方法、これを用いたアライメント方法、そのアライメントマーク形成方法を用いて形成されたアライメントマークを用いてアライメントを行って半導体装置や固体撮像装置を製造する半導体装置の製造方法および固体撮像装置の製造方法の分野において、半導体装置や固体撮像装置の製造プロセスに用いられ、不純物注入領域およびアライメントマークを、同一のレジスト膜をマスクとして形成するため、不純物注入領域をアライメントターゲット層として用いて、各不純物注入領域間、または不純物注入領域と後工程で形成される配線層や遮光膜などの加工層とのアライメント精度を、製造プロセス内で最もアライメント精度が求められる工程と同値の高精度なアライメント許容値により管理することが可能となり、パターンサイズの微細化が進んだ半導体装置や固体撮像装置に対しても容易かつ正確に対応することができる。
【０１６７】
また、半導体基板や素子分離絶縁層に形成された溝部をアライメントマークとして用いることができるため、アライメント用光源からの入射光に対して段差部からの散乱光を検出信号波形として利用してアライメントマーク位置を容易に検出するアライメント手法や、アライメントマーク部の上面からの画像を用いて段差のエッジ部において観察される明暗を検出信号波形として利用してアライメントマーク位置を検出するアライメント手法、明暗のコントラスト差や色彩のコントラスト差を検出信号波形として利用してアライメントマーク位置を検出するアライメント手法など、これらの各種のアライメント手法によりアライメントを行うことができる。
【０１６８】
さらに、アライメントマーク形成領域のみが開口されて、他の部分は不純物保護膜やレジスト膜により覆われていることから、加工したくない活性領域の半導体基板領域には溝部が加工されない、または、半導体基板に対してダメージが与えられないようなエッチング条件を選択して加工することができるため、必要とされる半導体装置や固体撮像装置の特性を得ることができる。
【図面の簡単な説明】
【０１６９】
【図１Ａ】（ａ）〜（ｅ）は、本発明の実施形態１に係るアライメントマーク形成方法について説明するための半導体装置の各製造工程の要部を示す縦断面図である。
【図１Ｂ】（ａ）〜（ｄ）は、本発明の実施形態２に係るアライメントマーク形成方法について説明するための半導体装置の各製造工程の要部を示す縦断面図である。
【図１Ｃ】（ａ）〜（ｃ）は、本発明の実施形態３に係るアライメントマーク形成方法について説明するための半導体装置の各製造工程の要部を示す縦断面図である。
【図２】（ａ）および（ｂ）は、本発明の実施形態４に係るアライメント方法について説明するための図であって、図１Ａ（ｄ）に示すアライメントマーク形成工程において形成されたアライメントマークを用いて別の不純物注入領域のアライメントを行う場合についてアライメント精度を説明するための半導体装置の各製造工程の要部を示す縦断面図である。
【図３】（ａ）および（ｂ）は、本発明の実施形態５に係るアライメント方法について説明するための図であって、図１Ａ（ｄ）に示すアライメントマーク形成工程において形成されたアライメントマークを用いて不純物注入領域と以降の工程で形成される配線層とのアライメントを行う場合についてアライメント精度を説明するための半導体装置の各製造工程の要部を示す縦断面図である。
【図４】（ａ）〜（ｄ）は、本発明の実施形態６に係る固体撮像装置の各製造工程の要部を説明するための各基板部の縦断面図である。
【図５】（ａ）〜（ｃ）は、従来のアライメントマーク形成方法について説明するための半導体装置の各製造工程の要部を示す縦断面図である。
【符号の説明】
【０１７０】
Ａ  アライメントマーク形成領域
Ｂ  活性領域
Ｄ  不純物注入領域１５とアライメントマーク６との距離
ｄ  不純物注入領域１５のアライメントずれ許容範囲
１  半導体基板
２  不純物注入保護膜
２ａ  不純物注入保護膜に転写されたアライメントマーク形成用パターン
２ｂ  不純物注入保護膜に転写された不純物注入阻止用パターン（段差部）
３  フォトレジスト膜
３ａ  アライメントマーク領域形成用フォトレジストパターン（開口部）
４  フォトレジスト膜
４ａ  アライメントマーク形成用フォトレジストパターン
４ｂ  不純物注入阻止用フォトレジストパターン
５  アライメントターゲット層となる不純物注入領域
６  アライメントマーク（基板加工部；溝）
７  フォトレジスト膜
７ａ  アライメントマーク形成用フォトレジストパターン
７ｂ  不純物注入阻止用フォトレジストパターン
８  フォトレジスト膜
８ａ  アライメントマーク領域形成用フォトレジストパターン
９  素子分離絶縁層
１０  フォトレジスト膜
１０ａ  アライメントマーク形成用フォトレジストパターン
１０ｂ  不純物注入阻止用フォトレジストパターン
１１  フォトレジスト膜
１１ｂ  不純物注入阻止用フォトレジストパターン
１２  酸化膜
１３  配線膜
１３ａ  配線層
１４  フォトレジスト膜
１４ａ  配線層加工用フォトレジストパターン
１５  別の不純物注入領域
３１  Ｎ型シリコン基板
３２  Ｐ型半導体ウエル領域
３３  Ｎ型不純物拡散領域
３４  高濃度Ｐ型不純物拡散領域
３５  Ｐ型半導体領域
３６  Ｐ型半導体活性領域
３７  Ｎ型半導体活性領域
３８  Ｐ型不純物拡散領域
３９  ＳｉＯ２膜
４０  Ｓｉ３Ｎ４膜
４１  電荷転送電極
４２  層間絶縁膜
４３  遮光膜
４４  層間絶縁膜
４５  ＢＰＳＧ膜
５０  ＣＣＤ型撮像固体装置（半導体装置）
Ｄ１  不純物注入領域１０４とアライメントマーク１０２との距離
Ｄ２  不純物注入領域１０６とアライメントマーク１０２との距離
ｄ１  不純物注入領域１０４のアライメントずれ許容範囲
ｄ２  不純物注入領域１０６のアライメントずれ許容範囲
１０１  半導体基板
１０２  アライメントマーク（従来法）
１０３  不純物注入保護膜
１０４  不純物注入領域
１０５  フォトレジスト膜
１０５ａ  不純物注入阻止用フォトレジストパターン
１０６  別の不純物注入領域
１０７  フォトレジスト膜
１０７ａ  別の不純物注入阻止用フォトレジストパターン
【図１Ａ】
2008181970.tif 000003
【図１Ｂ】
2008181970.tif 000004
【図１Ｃ】
2008181970.tif 000005
【図２】
2008181970.tif 000006
【図３】
2008181970.tif 000007
【図４】
2008181970.tif 000008
【図５】
2008181970.tif 000009