(57)【要約】【課題】  メタル配線層及び拡散層から伝播する高周波ノイズをより効果的に低減することができる集積回路を提供する。【解決手段】  高周波動作する第１回路群Ｄと第１回路群Ｄから発生する高周波ノイズにより誤動作する可能性のある第２回路群Ａを備える半導体装置１において、第１回路群Ｄと第２回路群Ａの何れか一方を遮蔽対象回路とし、遮蔽対象回路の上部を覆う導電体からなる上部遮蔽部２と、遮蔽対象回路の外周部に遮蔽対象回路と外部間の信号通過領域８を除いて形成された導電体からなる中間遮蔽部３と、遮蔽対象回路の外周部の半導体基板内に埋め込み形成された導電体からなる下部遮蔽部４と、を備え、上部遮蔽部２と中間遮蔽部３と下部遮蔽部４が、層間絶縁膜を上下に貫通するコンタクトを介して電気的に接続されている。【選択図】        図１
2008034676.tif 000002
【特許請求の範囲】
【請求項１】
高周波動作する第１回路群と前記第１回路群から発生する高周波ノイズにより誤動作する可能性のある第２回路群を備える半導体装置において、
前記第１回路群と前記第２回路群の何れか一方を遮蔽対象回路とし、
前記遮蔽対象回路の上部を覆う導電性材料からなる上部遮蔽部と、
前記遮蔽対象回路の外周部に前記遮蔽対象回路と外部間の信号通過領域を除いて形成された導電性材料からなる中間遮蔽部と、
前記遮蔽対象回路の外周部の半導体基板内に埋め込み形成された導電性材料からなる下部遮蔽部と、を備え、
前記上部遮蔽部と前記中間遮蔽部と前記下部遮蔽部が、層間絶縁膜を上下に貫通するコンタクトを介して電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記中間遮蔽部は、１層または２層以上の金属配線層を用いて形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記中間遮蔽部が２層以上の金属配線層を用いて形成されている場合、各層の金属配線層は層間絶縁膜を上下に貫通するコンタクトを介して電気的に接続されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１回路群が高周波動作するデジタル回路群であり、前記第２回路群がアナログ回路群であることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に、高周波動作するデジタル回路と高周波ノイズにより誤動作する可能性のあるアナログ回路とが混載された半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置（半導体集積回路）では、プロセスの微細化に伴う高集積化や電源電圧の低電圧化等が進んでいる。更に、近年、半導体装置では、要求される動作スピードが高くなっていることから、高周波動作する高周波回路が搭載されたものがあり、このような半導体装置では、高周波回路から発生する高周波ノイズによる誤動作や特性劣化等が問題となってきている。具体的には、例えば、アナログ回路とデジタル回路を混載した集積回路において、高周波動作するデジタル回路から発生する高周波ノイズがアナログ回路の誤動作を引き起こす場合がある。
【０００３】
デジタル／アナログ混載回路における高周波ノイズの対策技術としては、例えば、ノイズ発生源となる高周波動作するデジタル回路と、高周波ノイズによる影響を受けるアナログ回路とを距離を離して配置することで、高周波ノイズのアナログ回路に対する影響を抑える技術がある。また、図５に示すように、アナログ回路の外周部を１層シードメタルで囲み、該１層シードメタルとアナログ回路を２層シードメタルで覆うことにより、高周波回路から発生する高周波ノイズがアナログ回路に伝版するのを低減する技術がある（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開平２−３０２０７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、高周波動作するデジタル回路と、高周波ノイズにより誤動作する可能性のあるアナログ回路を離して配置する技術では、デジタル回路とアナログ回路の距離を離して配置する場合には、チップ面積が大きくなり、製品コストが増大するという問題があった。
【０００６】
また、特許文献１に記載の技術では、１層シードメタル及び２層シードメタルを用いて高周波ノイズに対するシールドを構成しているため、高周波回路から各メタル配線層を介して伝播する高周波ノイズに対してはシールド効果があるが、高周波回路を構成するトランジスタから拡散領域を経て伝播する高周波ノイズに対してはシールド効果が期待できない。従って、アナログ回路の近傍に高周波回路が配置されている場合、高周波回路から発生した高周波ノイズがアナログ回路等の特性に影響を与える場合があり、この場合には、高周波ノイズの影響でアナログ回路が誤動作を起こす可能性があった。
【０００７】
本発明は上記の問題に鑑みてなされたものであり、その目的は、メタル配線層及び拡散層から伝播する高周波ノイズをより効果的に低減することができる集積回路を提供する点にある。
【課題を解決するための手段】
【０００８】
上記目的を達成するための本発明に係る半導体装置は、高周波動作する第１回路群と前記第１回路群から発生する高周波ノイズにより誤動作する可能性のある第２回路群を備える半導体装置において、前記第１回路群と前記第２回路群の何れか一方を遮蔽対象回路とし、前記遮蔽対象回路の上部を覆う導電性材料からなる上部遮蔽部と、前記遮蔽対象回路の外周部に前記遮蔽対象回路と外部間の信号通過領域を除いて形成された導電性材料からなる中間遮蔽部と、前記遮蔽対象回路の外周部の半導体基板内に埋め込み形成された導電性材料からなる下部遮蔽部と、を備え、前記上部遮蔽部と前記中間遮蔽部と前記下部遮蔽部が、層間絶縁膜を上下に貫通するコンタクトを介して電気的に接続されていることを第１の特徴とする。
【０００９】
上記特徴の本発明に係る半導体装置は、前記中間遮蔽部は、１層または２層以上の金属配線層を用いて形成されていることを第２の特徴とする。
【００１０】
上記特徴の本発明に係る半導体装置は、前記中間遮蔽部が２層以上の金属配線層を用いて形成されている場合、各層の金属配線層は層間絶縁膜を上下に貫通するコンタクトを介して電気的に接続されていることを第３の特徴とする。
【００１１】
上記何れかの特徴の本発明に係る半導体装置は、前記第１回路群が高周波動作するデジタル回路群であり、前記第２回路群がアナログ回路群であることを第４の特徴とする。
【発明の効果】
【００１２】
本発明によれば、遮蔽対象回路に対し、上部遮蔽部及び中間遮蔽部だけでなく、半導体基板内に下部遮蔽部を設けるので、メタル配線層間を伝播する高周波ノイズだけでなく、高周波ノイズの発生源である第１回路群（高周波回路）を構成するトランジスタから半導体基板内の拡散領域を経て伝播する高周波ノイズを減衰させることができる。これによって、高周波ノイズにより誤動作する可能性のある第２回路群が、高周波ノイズによって誤動作する可能性を低減することが可能になる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係る半導体装置（以下、適宜「本発明装置」と称する）の実施形態を図面に基づいて説明する。
【００１４】
〈第１実施形態〉
本発明装置の第１実施形態について図１を基に説明する。
【００１５】
本発明装置１は、図１に示すように、高周波動作するデジタル回路Ｄ（第１回路群に相当）と、デジタル回路Ｄから発生する高周波ノイズにより誤動作する可能性のあるアナログ回路Ａ（第２回路群に相当）を備えて構成されている。尚、本実施形態では、アナログ回路Ａを遮蔽対象回路として説明する。また、本発明装置１には、図１に示すように、半導体基板側から順に第１メタル配線層及び第２メタル配線層が形成されている。
【００１６】
本実施形態の本発明装置１は、アナログ回路Ａの上部を覆う導電体からなる上部遮蔽部２、アナログ回路Ａの外周部にアナログ回路Ａと外部間の信号通過領域８を除いて形成された導電体からなる中間遮蔽部３、アナログ回路Ａの外周部の半導体基板内に埋め込み形成された導電性材料からなる下部遮蔽部４を備えて構成される。更に、本発明装置１は、上部遮蔽部２と中間遮蔽部３が、層間絶縁膜を上下に貫通するビア５に充填された導電体（コンタクト）を介して電気的に接続されている。同様に、中間遮蔽部３と下部遮蔽部４が、層間絶縁膜を上下に貫通するビア６に充填された導電体（コンタクト）を介して電気的に接続されている。本実施形態では、更に、上部遮蔽部２または中間遮蔽部３の何れかをグランドライン（接地電位）に接続している。
【００１７】
より具体的には、アナログ回路Ａは、１層メタル構造のアナログ回路であり、Ｐ型基板上に形成されたトランジスタ構造部、及び、第１メタル配線層に形成されたメタル配線部７を備えて構成されている。
【００１８】
上部遮蔽部２は、アナログ回路Ａと中間遮蔽部３の上部を完全に覆う金属配線材料で構成されており、第２メタル配線層に形成されている。中間遮蔽部３は、金属配線材料を用いて第１メタル配線層に形成されており、上部遮蔽部２と複数のビア５に充填された導電体（コンタクト）を介して電気的に接続されている。下部遮蔽部４は、アナログ回路Ａの外周部（中間遮蔽部３の下部）の半導体基板内に溝状に形成されたＮ型拡散層（導電材料）で構成されており、中間遮蔽部３と複数のビア６に充填された導電体（コンタクト）を介して電気的に接続されている。
【００１９】
本実施形態では、高周波ノイズの影響を受けるアナログ回路Ａを上部遮蔽部２、中間遮蔽部３及び下部遮蔽部４で覆う構成にすることで、高周波ノイズの発生源であるデジタル回路（高周波回路）Ｄから発生した高周波ノイズが、上部遮蔽部２、中間遮蔽部３及び下部遮蔽部４で囲まれた領域内に伝播するのを効果的に低減または防止することが可能になる。特に、本発明装置１では、下部遮蔽部４を設けたことで、デジタル回路ＤからＰ型拡散層を経て伝播する高周波ノイズをより効果的に低減または除去することが可能になる。これによって、上部遮蔽部２、中間遮蔽部３及び下部遮蔽部４で囲まれた領域内の回路が、高周波回路から発生した高周波ノイズにより誤動作するのを効果的に防止することができる。
【００２０】
〈第２実施形態〉
本発明装置の第１実施形態について図２を基に説明する。尚、上記第１実施形態では、アナログ回路Ａを遮蔽対象回路とする場合について説明したが、本実施形態では、デジタル回路Ｄを遮蔽対象回路とする場合について説明する。
【００２１】
本発明装置１１は、図２に示すように、上記第１実施形態と同様に、デジタル回路Ｄ（第１回路群に相当）とアナログ回路Ａ（第２回路群に相当）を備えて構成されている。また、本発明装置１には、図２に示すように、半導体基板側から順に第１メタル配線層及び第２メタル配線層が形成されている。
【００２２】
本実施形態の本発明装置１１は、デジタル回路Ｄの上部を覆う導電体からなる上部遮蔽部１２、デジタル回路Ｄの外周部にデジタル回路Ｄと外部間の信号通過領域１８を除いて形成された導電体からなる中間遮蔽部１３、デジタル回路Ｄの外周部の半導体基板内に埋め込み形成された導電性材料からなる下部遮蔽部１４を備えて構成される。更に、本発明装置１は、上部遮蔽部１２と中間遮蔽部１３が、層間絶縁膜を上下に貫通するビア１５に充填された導電体（コンタクト）を介して電気的に接続されている。同様に、中間遮蔽部１３と下部遮蔽部１４が、層間絶縁膜を上下に貫通するビア１６に充填された導電体（コンタクト）を介して電気的に接続されている。本実施形態では、上記第１実施形態と同様に、上部遮蔽部１２または中間遮蔽部１３の何れかをグランドラインに接続している。
【００２３】
より具体的には、デジタル回路Ｄは、１層メタル構造のデジタル回路であり、Ｐ型基板上に形成されたトランジスタ構造部、及び、第１メタル配線層に形成されたメタル配線部１７を備えて構成されている。
【００２４】
上部遮蔽部１２は、デジタル回路Ｄと中間遮蔽部１３の上部を完全に覆う金属配線材料で構成されており、第２メタル配線層に形成されている。中間遮蔽部１３は、金属配線材料を用いて第１メタル配線層に形成されており、上部遮蔽部１２と複数のビア１５に充填された導電体（コンタクト）を介して電気的に接続されている。下部遮蔽部１４は、デジタル回路Ｄの外周部（中間遮蔽部１３の下部）の半導体基板内に溝状に形成されたＮ型拡散層（導電材料）で構成されており、中間遮蔽部１３と複数のビア１６に充填された導電体（コンタクト）を介して電気的に接続されている。
【００２５】
本実施形態では、高周波ノイズの発生源となるデジタル回路Ｄを上部遮蔽部１２、中間遮蔽部１３及び下部遮蔽部１４で覆う構成にすることで、高周波ノイズが上部遮蔽部１２、中間遮蔽部１３及び下部遮蔽部１４で囲まれた領域外に伝播するのを低減または防止することが可能になる。特に、下部遮蔽部１４を設けたことにより、デジタル回路ＤからＰ型拡散層を経て伝播する高周波ノイズをより効果的に低減または除去することが可能になる。これによって、上部遮蔽部１２、中間遮蔽部１３及び下部遮蔽部１４で囲まれた領域外の回路が、高周波ノイズにより誤動作するのを効果的に防止することができる。
【００２６】
〈別実施形態〉
〈１〉上記第１実施形態では遮蔽対象回路であるアナログ回路Ａが１層メタル構造である場合を想定して説明したが、２層以上の多層メタル構造であっても良い。具体的には、図３に示すように、本実施形態の本発明装置１’は、ｎ層のメタル配線層（ｎは２以上の整数）を備えて構成され、半導体基板側から順に第１メタル配線層〜第ｎメタル配線層が形成される。そして、別実施形態の中間遮蔽部３は、図３に示すように、多層メタル構造となり、そのメタル配線層数は、遮蔽対象回路のメタル配線層数以上の数に設定される。
【００２７】
より具体的には、例えば、遮蔽対象回路として第１メタル配線層及び第２メタル配線層を用いた２層メタル構造のアナログ回路を想定した場合（ｎ＝２の場合）は、中間遮蔽部３を第１メタル配線層及び第２メタル配線層を用いた２層メタル構造にし、中間遮蔽部３を構成する第１メタル配線層及び第２メタル配線層を、層間絶縁膜を上下に貫通するビア５１に充填された導電体（コンタクト）を介して電気的に接続する。そして、中間遮蔽部３と第３メタル配線層に形成した上部遮蔽部２を、層間絶縁膜を上下に貫通するビア５２に充填された導電体（コンタクト）を介して電気的に接続する。
【００２８】
〈２〉また、上記第２実施形態では、遮蔽対象回路であるデジタル回路Ｄが１層メタル構造である場合を想定して説明したが、２層以上の多層メタル構造であっても良い。この場合にも、図４に示すように、別実施形態の本発明装置１１’は、ｎ層のメタル配線層（ｎは２以上の整数）を備えて構成され、半導体基板側から順に第１メタル配線層〜第ｎメタル配線層が形成される。そして、本実施形態の中間遮蔽部１３は、図４に示すように、多層メタル構造となり、そのメタル配線層数は、遮蔽対象回路のメタル配線層数以上の数に設定される。
【００２９】
〈３〉上記第１及び第２実施形態では、下部遮蔽部４、１４はＰ型半導体基板内に形成されたＮ型拡散層である場合について説明したが、これに限られるものではない。例えば、半導体基板がＮ型基板である場合には、下部遮蔽部４、１４はＰ型拡散層で構成する。また、例えば、第１回路群及び第２回路群の境界に、トレンチ型の素子分離構造を設け、内部にポリシリコン等の導電材料を充填して下部遮蔽部４、１４を形成し、中間遮蔽部３、１３とビア５、１５に充填された導電体（コンタクト）を介して電気的に接続するように構成しても良い。
【図面の簡単な説明】
【００３０】
【図１】本発明に係る半導体装置の第１実施形態における構造を示す模式図
【図２】本発明に係る半導体装置の第２実施形態における構造を示す模式図
【図３】本発明に係る半導体装置の別実施形態における構造を示す模式図
【図４】本発明に係る半導体装置の別実施形態における構造を示す模式図
【図５】従来技術に係る半導体装置の構造を示す模式図
【符号の説明】
【００３１】
１、１１      半導体装置
２、１２      上部遮蔽部
３、１３      中間遮蔽部
４、１４      下部遮蔽部
５、１５      ビア
６、１６      ビア
７、１７      メタル配線
８、１８      信号通過領域
１’、１１’  半導体装置
Ａ            アナログ回路
Ｄ            デジタル回路
【図１】
2008034676.tif 000003
【図２】
2008034676.tif 000004
【図３】
2008034676.tif 000005
【図４】
2008034676.tif 000006
【図５】
2008034676.tif 000007