(57)【要約】【課題】  入力デジタル信号をフォトカプラで絶縁し、このフォトカプラによって出力トランジスタのベース電流を制御してそのオン・オフを制御する絶縁型接点出力回路では、フォトカプラのオンからオフへの遷移時間が長いことと、トランジスタのベース・エミッタ間の寄生容量に蓄積された電荷の影響で、オンからオフへの応答時間が長くなってしまうという課題を解決する。【解決手段】  入力デジタル信号をインバータで反転し、このインバータを第２のフォトカプラに入力して、この第２のフォトカプラに出力で前記出力トランジスタのベースとエミッタを短絡するようにした。フォトカプラのオフからオンへの遷移時間はオンからオフへの遷移時間よりかなり短いので、第２のフォトカプラによって出力トランジスタのベース電流をエミッタにバイパスし、またベース・エミッタ間の寄生容量に蓄積された電荷を放電させることができるので、出力トランジスタのオンからオフへの応答時間を短くすることができる。【選択図】                    図１
2008054042.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号が入力され、このデジタル信号によってオンオフが制御される第１のフォトカプラと、
前記第１のフォトカプラによってオンオフが制御されるトランジスタと、
前記デジタル信号が入力され、このデジタル信号を反転した信号を出力するインバータと、
前記インバータの出力によってオンオフが制御され、その出力が前記トランジスタのベースとエミッタに接続される第２のフォトカプラと、
を具備したことを特徴とする絶縁型接点出力回路。
【請求項２】
前記トランジスタはＮＰＮ型のトランジスタであることを特徴とする請求項１記載の絶縁型接点出力回路。
【請求項３】
前記トランジスタはＰＮＰ型のトランジスタであることを特徴とする請求項１記載の絶縁型接点出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフォトカプラで絶縁された接点出力回路の高速化に関するものである。
【背景技術】
【０００２】
ＰＬＣ(programmable logic controller)では、接点出力としてフォトカプラで絶縁されたオープンコレクタ接点出力回路が用いられている。図２にこのような絶縁型オープンコレクタ接点出力回路の構成を示す。
【０００３】
図２において、フォトカプラ２０は発光ダイオード２１と、この発光ダイオード２１の出力光によって駆動されるフォトトランジスタ２２で構成される。信号源１０は高レベルがＶｃｃ、低レベルが０Ｖのパルス信号を出力するものであり、その出力は抵抗６１を介して発光ダイオード２１のカソードに接続されている。この発光ダイオード２１のアノードは、電源Ｖｃｃに接続されている。
【０００４】
フォトトランジスタ２２のエミッタは抵抗６２を介してトランジスタ３０のベースに、コレクタは電源５０のプラス側に接続されている。トランジスタ３０のコレクタは負荷４０の一端に接続され、エミッタは電源５０のマイナス側に接続されている。負荷４０の他端は電源５０のプラス側に接続され、トランジスタ３０のベースは抵抗６３を介して電源５０のマイナス側に接続されている。
【０００５】
このような構成において、信号源１０の出力が低レベルになると発光ダイオード２１が点灯し、フォトトランジスタ２２がオンになる。そのため、トランジスタ３０にはベース電流が流れてオンになり、負荷４０に電流が流れる。信号源１０の出力が高レベルになると発光ダイオード２１は消灯し、フォトトランジスタ２２はオフになる。トランジスタ３０にはベース電流が供給されないのでオフになり、負荷４０には電流が流れない。
【０００６】
このように、信号源１０の出力によって負荷４０に流れる電流を制御することができる。信号源１０と出力接点であるトランジスタ３０の間にはフォトカプラ２０が挿入されているので、このオープンコレクタ接点出力回路の入力と出力は電気的に絶縁される。
【０００７】
なお、フォトカプラ２０の電流伝達率やトランジスタ３０の増幅率のばらつきが大きいので、出力を確実にオンさせるために、フォトカプラ２０およびトランジスタ３０は通常飽和領域で使用される。
【０００８】
単純な回路で構成されると共に高速応答が可能な半導体接点出力回路を示したものとして、例えば特許文献１に記載されたものがあった。
【０００９】
【特許文献１】特開平２０００−５９１９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、このような絶縁型オープンコレクタ接点出力回路は、トランジスタ３０がオフからオンに遷移する時間は数μ秒程度と比較的高速であるが、オンからオフに遷移する時間は、フォトカプラ２０およびトランジスタ３０の回復時間が長いために、１００〜２００μ秒程度になってしまうという課題があった。
【００１１】
ＰＬＣの制御周期が数ｍ秒程度であると、オンからオフに遷移する時間が１００μ秒程度でも使用可能である。しかし、最近はＰＬＣの制御周期が１００μ秒程度と高速化しているので、このような遷移時間の長い出力回路は使用することが困難であった。
【００１２】
従って本発明の目的は、簡単な構成で高速化を図ることができる絶縁型接点出力回路を提供することにある。
【課題を解決するための手段】
【００１３】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
デジタル信号が入力され、このデジタル信号によってオンオフが制御される第１のフォトカプラと、
前記第１のフォトカプラによってオンオフが制御されるトランジスタと、
前記デジタル信号が入力され、このデジタル信号を反転した信号を出力するインバータと、
前記インバータの出力によってオンオフが制御され、その出力が前記トランジスタのベースとエミッタに接続される第２のフォトカプラと、
を具備したものである。オンからオフへの応答時間を短くすることができる。
【００１４】
請求項２記載の発明は、請求項１記載の発明において、
前記トランジスタとしてＮＰＮ型のトランジスタを用いるようにしたものである。電流吸い込み型の接点を構成できる。
【００１５】
請求項３記載の発明は、請求項１記載の発明において、
前記トランジスタとしてＰＮＰ型のトランジスタを用いるようにしたものである。電流吐き出し型の接点を構成できる。
【発明の効果】
【００１６】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２および３の発明によれば、入力デジタル信号を第１のフォトカプラに入力し、この第１のフォトカプラの出力でトランジスタのベース電流を制御して当該トランジスタのオンオフを制御する絶縁型接点出力回路であって、前記第１のフォトカプラとは逆に動作する第２のフォトカプラの出力を前記トランジスタのベースとエミッタに接続して、前記トランジスタがオフのときにそのベースとエミッタを短絡するようにした。
【００１７】
第１のフォトカプラのオンからオフへの遷移時間が長くなっても、この第１のフォトカプラから供給される電流は第２のフォトカプラによってエミッタに流れ、ベースには供給されない。また、ベース・エミッタ間の寄生容量に蓄積された電荷は急速に放電される。そのため、汎用のフォトカプラおよびトランジスタを用いて、接点のオンからオフへの応答時間を短くすることができるという効果がある。
【発明を実施するための最良の形態】
【００１８】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る絶縁型接点出力回路の一実施例を示す構成図である。なお、図２と同じ要素には同一符号を付し、説明を省略する。
【００１９】
図１において、７１はインバータであり、信号源１０の出力が入力され、この信号を反転して出力する。７３はフォトカプラであり、図２のフォトカプラ２０と同じように、発光ダイオードとフォトトランジスタを内蔵している。７２は抵抗であり、インバータ７１の出力端子とフォトカプラ７３内の発光ダイオードのカソード間に配置されている。フォトカプラ７３内の発光ダイオードのアノードは、電源Ｖｃｃに接続されている。また、フォトカプラ７３の出力であるフォトトランジスタのコレクタはトランジスタ３０のベースに、エミッタはトランジスタ３０のエミッタに接続されている。
【００２０】
次に、この実施例の動作を説明する。信号源１０の出力が低レベルであると、フォトカプラ２０内の発光ダイオードに電流が流れてこの発光ダイオードは発光し、フォトカプラ２０内のフォトトランジスタは導通する。そのため、トランジスタ３０のベースにはベース電流が供給され、トランジスタ３０はオンになる。
【００２１】
信号源１０の出力はインバータ７１で反転されてフォトカプラ７３内の発光ダイオードに供給される。信号源１０の出力が低レベルであると、インバータ７１の出力は高レベルになるので、フォトカプラ７３内の発光ダイオードには電流が流れず、同じフォトカプラ内のフォトダイオードはオフになる。従って、フォトカプラ７３はトランジスタ３０の動作には影響を与えない。
【００２２】
信号源１０の出力が低レベルから高レベルに遷移するとインバータ７１の出力は低レベルに遷移し、フォトカプラ７３内のフォトトランジスタを導通させる。そのため、トランジスタ３０のベースとエミッタは短絡され、トランジスタ３０はオフになる。通常フォトカプラがオフからオンになる応答時間は数μ秒なので、信号源１０の出力が低レベルから高レベルに遷移してから数μ秒の遅れでトランジスタ３０はオフになる。
【００２３】
通常、フォトカプラは、オン状態から完全にオフになるまでに数十μ秒程度の時間が必要である。従って、信号源１０の出力が低レベルから高レベルに遷移しても、フォトカプラ２０内のフォトトランジスタは数十μ秒間オン状態を維持し、この間トランジスタ３０にベース電流を供給し続ける。
【００２４】
また、トランジスタ３０がオン状態のときはその動作領域は飽和領域にあるので、ベース電流の供給がなくなっても、ベース・エミッタ間の寄生容量の影響で完全にオフになるには１００μ秒以上の時間を要する。
【００２５】
しかし、フォトカプラ７３の出力が数μ秒の遅れでオンになるので、フォトカプラ２０を流れる電流はバイパスされ、またトランジスタ３０のベース・エミッタ間の寄生容量に充電された電荷は急速に放電される。従って、信号源１０の出力が低レベルから高レベルに遷移してから数μ秒の遅れでトランジスタ３０はオフになる。
【００２６】
図１実施例の効果を確認するために、電源５０の出力電圧を２４Ｖとし、負荷４０に１０ｍＡの電流を流して測定を行った。トランジスタ３０がオンからオフに遷移する時間は図２従来例では約１５０μ秒であったが、図１実施例では２０μ秒以下となり、遷移時間は１３％以下に短縮された。
【００２７】
なお、この実施例はトランジスタ３０としてＮＰＮトランジスタを用い、電流吸い込み型の接点出力としたが、ＰＮＰトランジスタを用いて電流吐き出し型の接点出力を構成することもできる。この場合、ＰＮＰトランジスタのエミッタを電源５０のプラス側に接続し、コレクタと電源５０のマイナス側に負荷３０を接続して、ベースからベース電流を引き出すようにすればよい。
【００２８】
なお、この発明では、従来の接点出力回路に比べて、外部に接続される負荷である負荷４０に接続される部分に付加されたものはない。そのため、従来の接点出力との互換性を気にする必要がなく、応答時間のみ高速化を図ることができる。
【００２９】
また、フォトカプラ２０、７３の駆動回路、トランジスタ３０の駆動回路は本実施例に限られることはなく、種々のものを使用することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施例を示す構成図である。
【図２】従来の絶縁型オープンコレクタ接点出力回路の構成図である、
【符号の説明】
【００３１】
１０  信号源
２０、７３  フォトカプラ
３０  トランジスタ
４０  負荷
５０  電源
６１、６２、６３、７２  抵抗
【図１】
2008054042.tif 000003
【図２】
2008054042.tif 000004