(57)【要約】【課題】  隣接するアドレス電極間、アドレス電極と対向する走査電極、放電維持電極で形成される負荷容量の充放電電力を低減するマトリクス表示装置、及び駆動回路を提供する。【解決手段】  容量性の負荷を駆動して所望の表示を行うマトリクス表示装置のアドレス駆動回路５において、アドレス駆動期間の間に電荷配分期間を設け、この電荷配分期間中に、アドレス電極６の電荷を複数のアドレス電極６間で配分するように、アドレス駆動回路５内の出力選択回路を制御する。【選択図】図２
2008122930.tif 000002
【特許請求の範囲】
【請求項１】
表示データに基づき、容量性の負荷を有する複数のアドレス電極をライン毎に駆動して、表示パネルの表示を行う表示装置であって、
複数の電圧レベルを供給する複数の電源線と、
入力画像信号から前記表示データを作成する制御回路と、
前記表示データに基づき、複数の前記電圧レベルを前記アドレス電極へ印加するアドレス駆動回路とを有し、
前記アドレス駆動回路は、
複数の前記電圧レベルを複数の前記アドレス電極に選択的に印加すると共に、前記アドレス電極の１ラインのアドレス駆動期間と次のアドレス駆動期間の間に電荷配分期間を設け、複数の前記アドレス電極の電荷を配分する出力選択回路と、
前記電荷配分期間に前記複数の電源線の一つを開放状態とする電源スイッチ回路と、
前記表示データから、前記出力選択回路を制御する制御信号を発生する出力選択制御回路とを有する表示装置。
【請求項２】
請求項１記載の表示装置であって、
前記出力選択回路は、前記電荷配分期間に、複数の前記アドレス電極の電荷を配分するスイッチ群を有するスイッチ回路から構成される表示装置。
【請求項３】
請求項２記載の表示装置であって、
複数の前記電源線は二本であり、前記出力選択回路は、前記電荷配分期間に、二本の前記電源線の一本を開放とし、開放された前記電源線に複数の前記アドレス電極を接続する表示装置。
【請求項４】
請求項２記載の表示装置であって、
複数の前記電源線は二本であり、一本の前記電源線にはハイレベル電圧が印加され、他方の前記電源線にはローレベル電圧が印加される表示装置。
【請求項５】
請求項３記載の表示装置であって、
前記スイッチ回路は、前記電荷配分期間に、二本の前記電源線の一つに複数の前記アドレス電極を接続する際、前記アドレス電極に対応する前記表示データに基づいて前記スイッチ群のオンオフを制御する表示装置。
【請求項６】
請求項２記載の表示装置であって、
前記スイッチ回路の前記スイッチ群は、隣接する前記アドレス電極間に設置されたアドレス電極間スイッチを有し、前記アドレス電極間スイッチは前記電荷配分期間にオンされる表示装置。
【請求項７】
請求項６記載の表示装置であって、
前記アドレス電極間スイッチは、前記アドレス電極間スイッチが接続された二つの前記アドレス電極に対応する前記表示データに基づき、前記電荷配分期間のオンオフが制御される表示装置。
【請求項８】
請求項１記載の表示装置であって、
前記アドレス駆動回路は、複数のアドレスドライバからなり、複数の前記アドレスドライバはそれぞれ、その内部に前記出力選択回路と前記出力選択制御回路とを有し、前記出力選択回路は、複数の前記アドレス電極の電荷を配分するスイッチ群からなるスイッチ回路を含む表示装置。
【請求項９】
請求項８記載の表示装置であって、
前記スイッチ群は、隣接された前記アドレス電極間に設置されたアドレス電極間スイッチを有し、前記アドレス電極間スイッチは前記電荷配分期間にオンされる表示装置。
【請求項１０】
請求項９記載の表示装置であって、
前記アドレス電極間スイッチは、前記アドレスドライバ毎に制御され、
前記制御回路は、前記アドレスドライバ毎に前記アドレス電極間スイッチのオンオフ制御の判定を行うスイッチ制御判定回路を有する表示装置。
【請求項１１】
表示データに基づき、容量性の負荷を有する複数のアドレス電極をライン毎に駆動して、表示を行う表示装置の駆動回路であって、
複数の電源線から供給される複数の電圧レベルを前記アドレス電極に選択的に印加すると共に、前記アドレス電極の１ラインのアドレス駆動期間と次のアドレス駆動期間の間に設けられた電荷配分期間で、複数の前記アドレス電極の電荷を配分する出力選択回路と、
前記電荷配分期間に前記複数の電源線の一つを開放状態とする電源スイッチ回路と、
前記表示データに基づき、複数の前記電圧レベルの前記アドレス電極への印加を制御する制御信号を発生する出力選択制御回路とを有する表示装置の駆動回路。
【請求項１２】
請求項１１記載の表示装置の駆動回路であって、
前記出力選択回路は、前記電荷配分期間に、複数の前記電源線の一つを開放状態とし、開放状態とされた前記電源線に複数の前記アドレス電極を接続する表示装置の駆動回路。
【請求項１３】
請求項１１記載の表示装置の駆動回路であって、
前記出力選択回路は、前記電荷配分期間に、複数の前記アドレス電極の電荷を配分するスイッチ群を含むスイッチ回路から構成される表示装置の駆動回路。
【請求項１４】
請求項１２記載の表示装置の駆動回路であって、
複数の前記電源線は二本の電源線であり、二本の前記電源線の内、一方の前記電源線にはハイレベル電圧が印加され、他方の前記電源線にはローレベル電圧が印加される表示装置の駆動回路。
【請求項１５】
請求項１３記載の表示装置の駆動回路であって、
前記スイッチ回路は、前記電荷配分期間に、複数の前記アドレス電極の電荷を配分する際、前記アドレス電極に対応する前記表示データに基づいて前記スイッチ群のオンオフを制御する表示装置の駆動回路。
【請求項１６】
請求項１３記載の表示装置の駆動回路であって、
前記スイッチ回路の前記スイッチ群は、隣接された前記アドレス電極間に設置されたアドレス電極間スイッチを有し、前記アドレス電極間スイッチは前記電荷配分期間にオンされる表示装置の駆動回路。
【請求項１７】
請求項１６記載の表示装置の駆動回路であって、
前記アドレス電極間スイッチは、前記アドレス電極間スイッチが接続された二つの前記アドレス電極に対応する前記表示データに基づき、前記電荷配分期間のオンオフが制御される表示装置の駆動回路。
【請求項１８】
請求項１１記載の表示装置の駆動回路であって、
前記アドレス駆動回路は、複数のアドレスドライバからなり、複数の前記アドレスドライバはそれぞれ、
前記出力選択回路と前記出力選択制御回路とを有し、
前記出力選択回路は、複数の前記電圧レベルを複数の前記アドレス電極に選択的に印加すると共に、前記アドレス電極の１ラインのアドレス駆動期間と次のアドレス駆動期間の間の電荷配分期間で、複数の前記アドレス電極の電荷を分配するスイッチ群からなるスイッチ回路からなる表示装置の駆動回路。
【請求項１９】
請求項１８記載の表示装置の駆動回路であって、
前記スイッチ回路の前記スイッチ群は、隣接された前記アドレス電極間に設置されたアドレス電極間スイッチを有し、前記アドレス電極間スイッチは前記電荷配分期間にオンされる表示装置の駆動回路。
【請求項２０】
請求項１９記載の表示装置の駆動回路であって、
前記アドレス電極間スイッチは、前記アドレスドライバ毎にそのオンオフが制御される表示装置の駆動回路。
【請求項２１】
請求項１記載の表示装置であって、
前記電荷配分期間は、前記表示データをシリアルにまたはパラレルに前記アドレス駆動回路に取り込む第１の信号と、前記アドレス駆動回路内で前記表示データをまとめて転送する第２の信号とに基づいて、決定される表示装置。
【請求項２２】
請求項１記載の表示装置であって、
前記電荷配分期間は、１ライン分の表示データをシリアルにまたはパラレルに前記アドレス駆動回路に取り込みを終了したタイミングと、前記アドレス駆動回路内で前記１ライン分の表示データをまとめて転送するタイミングとに基づいて、決定される表示装置。
【請求項２３】
請求項１記載の表示装置であって、
前記電源スイッチ回路は、前記アドレス駆動回路内部の代わりに、前記アドレス駆動回路外部に備える表示装置。
【請求項２４】
請求項１１記載の表示装置の駆動回路であって、
前記電荷配分期間は、前記表示データをシリアルにまたはパラレルに当該駆動回路に取り込む第１の信号と、当該駆動回路内で前記表示データをまとめて転送する第２の信号とに基づいて、決定される表示装置の駆動回路。
【請求項２５】
請求項１１記載の表示装置の駆動回路であって、
前記電荷配分期間は、１ライン分の表示データをシリアルにまたはパラレルに当該駆動回路に取り込みを終了したタイミングと、当該駆動回路内で前記１ライン分の表示データをまとめて転送するタイミングとに基づいて、決定される表示装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
容量性負荷を駆動するマトリックス表示装置の消費電力低減技術に関する。
【背景技術】
【０００２】
プラズマディスプレイは、マトリックス状に配置された複数の放電セルを有し、それぞれの放電、非放電を制御することで、プラズマディスプレイとしての所望の表示画像を得ている。このように、マトリックス状に配置された複数の放電セルを制御するため、アドレス電極、走査電極、放電維持電極がマトリックス状に構成されており、各電極はお互いに隣接または対向の配置で容量を形成し、それが各電極に印加電圧を与え駆動する際の容量負荷となっている。
【０００３】
一方、プラズマディスプレイに対しては、高輝度化、高精細化、低電力化が求められており、消費電力と発光輝度の関係である発光効率を向上することで、これらを同時に実現することができる。高輝度化、低電力化のため、放電画素の自体の発光効率を向上させるセル構造、材料の開発が行われている。また、高精細化により、駆動周波数が高速化するため、放電に寄与しないアドレス電極等の容量負荷の充放電電力が増大する。
【０００４】
プラズマディスプレイの消費電力を低減する方法として、特許文献１にアドレス電極にアドレスパルスを印加するする際に、ディスプレイ上で隣接するアドレス電極のそれぞれに印加されるアドレスパルスの立ち上がりと立ち下がりタイミングとが互いにずれるように制御し、アドレス電極の容量負荷の充放電電力を低減する技術が開示されている。
【０００５】
特許文献２には、行選択に同期して表示データに応じてデータ電極の電位を制御する線順次のアドレシングにおいて、互いに隣接するデータ電極Ａのそれぞれに与えられるｎ番目の表示データ同士が異なり且つ（ｎ＋１）番目の表示データ同士も異なり、更にデータ電極Ａのそれぞれのｎ番目の表示データと（ｎ＋１）番目の表示データとが異なる場合に、ｎ番目の表示データに応じた電位から（ｎ＋１）番目の表示データに応じた電位への切換えに先立って、一方のデータ電極Ａを電源ラインに接続し且つ他方のデータ電極を順方向のダイオードを介して当該電源ラインに接続することによって、データ電極間の蓄積電荷を放電させ、データ電極間の静電容量に係わる不要の電力を低減する技術が開示されている。
【０００６】
また、液晶ディスプレイの消費電力を低減する方法として、非特許文献１に示すように、表示データに対応した電圧を印加するデータ電極にデータ電圧を印加する際に、データドライバで全てのデータ電極を一旦接続し、データ電極の容量負荷の充放電電力を低減する技術が開示されている。
【０００７】
【特許文献１】特開平10−187093号公報
【特許文献２】特開2000-172215号公報
【非特許文献１】A.Erhart et al, “Charge-Conservation Implementation in an Ultra-Low-Power AMLCD Column Driver Utilizing Pixel Inversion” SID Digest, May 1997
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１では、隣接するアドレス電極間のアドレスパルスの位相が互いに逆の関係となる場合の隣接するアドレス電極間の負荷容量による充放電電力の低減効果のみ考慮されている。しかしながら、アドレス電極と対向する走査電極、放電維持電極の間で形成される負荷容量での充放電電力は考慮されていない。
【０００９】
特許文献２も、データ電極間の蓄積電荷を放電させているだけであるため、データ電極と対抗する電極との間の容量に係わる不要の電力消費を低減することまでは考慮されていない。
【００１０】
また、非特許文献１では、液晶ディスプレイの上下、左右に隣接するピクセルが反転の関係となるピクセル反転の交流動作を行っており、このため隣接するデータ電極は全て交流が反転の関係となる。つまり、表示データに依存しないで隣接するデータ電極は電圧極性が逆となるため、全てのデータ電極を接続することで、表示データに依存しないでデータ電極の充放電電力を低減することができる。しかし、プラズマディスプレイのアドレス電極のように交流電圧を印加しない場合、消費電力を低減する効果が得られない、または消費電力が増加する場合があることになる。
【００１１】
本発明の目的は、隣接するアドレス電極間で形成される負荷容量、アドレス電極と対向する走査電極、放電維持電極で形成される負荷容量それぞれの充放電電力を低減し、発光放電に関わらない無効電力を低減するマトリクス表示装置、及びその駆動回路を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明は、表示データに基づき、容量性の負荷を有する複数のアドレス電極をライン毎に駆動して、マトリクス表示パネルの表示を行うマトリクス表示装置であって、複数の電圧レベルを供給する複数の電源線と、入力画像信号から表示データを作成する制御回路と、この表示データに基づき、複数の電圧レベルをアドレス電極へ印加するアドレス駆動回路とを有し、このアドレス駆動回路は、複数の電圧レベルを複数のアドレス電極に選択的に印加すると共に、アドレス電極の１ラインのアドレス駆動期間と次のアドレス駆動期間の間に電荷配分期間を設け、複数のアドレス電極の電荷を配分する出力選択回路と、表示データから、出力選択回路を制御する制御信号を発生する出力選択制御回路とを有するマトリクス表示装置、及びその駆動回路を提供する。
【００１３】
すなわち、本発明においては、容量性の負荷を駆動して所望の表示を行うマトリクス表示装置の駆動回路において、アドレス駆動期間の間に、アドレス電極を駆動する出力選択回路を制御することにより、複数のアドレス電極間で電荷配分を行う電荷配分期間を設ける。この電荷配分期間において、各アドレス電極を駆動する出力選択回路の制御信号を、対応する表示データの変化に対応して電荷配分が有効となるよう生成する出力選択制御回路を設け、アドレス電極の電荷を複数のアドレス電極で配分する。
【発明の効果】
【００１４】
本発明により、プラズマディスプレイ装置、液晶表示装置等のマトリクス表示装置とその駆動回路において、マトリック状に配置された表示パネルの表示データに応じた駆動電圧を印加する複数の駆動電極において、互いに隣接する駆動電極の間で形成された容量、対向電極又は基板との間で形成された容量が容量負荷として充放電される充放電電力を、駆動回路の出力選択回路でにより低減することができる。また、駆動回路の消費電量を低減できることから、駆動回路の許容電流を下げることが可能となり、駆動回路の低コスト化を図ることができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を用いて、プラズマディスプレイ装置に適用した場合の本発明の具体的な実施例を説明する。
【実施例１】
【００１６】
まず、図２を用いて本実施例のプラズマディスプレイ装置の駆動回路の概略構成を説明する。図２において、１は外部から供給される入力画像信号、２は制御回路であり、プラズマディスプレイの表示に適した順番に画像データを並べ換え、アドレス駆動回路５、走査・維持駆動回路７、維持駆動回路８を制御するための制御信号及びアドレスデータを生成する。また、３はアドレス駆動回路制御信号、４はアドレス駆動回路アドレスデータ、１４は後で詳述する電荷配分期間に対応するアドレス電圧Ｖａの印加を制御するＶａスイッチ制御信号（VaSWCtr）、１０は走査・維持駆動回路７の制御信号群、１１は維持駆動回路８の制御信号群である。
【００１７】
また、５はプラズマパネル９のアドレス電極に放電するか否かを制御する印加電圧を駆動するアドレス駆動回路、６はアドレス電極である。７は、走査・維持電極（Y電極）１２を駆動する走査・維持駆動回路であり、アドレス駆動期間は順次画素を選択するため、Y電極１２を順次走査する走査駆動動作を行い、発光（表示）期間ではY電極１２を同時に駆動し、放電動作を維持させる駆動を行う。８は、維持電極（X電極）１３を駆動する維持駆動回路であり、発光期間ではX電極１３を同時に駆動し、放電動作を維持させる駆動を行う。例えば、解像度１９２０×１０８０のパネルであれば、アドレス電極６は、１９２０×RGB＝５７６０本、X電極１３、Y電極１２はそれぞれ１０８０本必要となる。
【００１８】
また、１５は、電源回路であり、１６はアドレス電圧ハイレベルであるＶａ、１７はアドレス電圧ローレベルであるＶｂを供給する電源線である。なお、これらの１６、１７はアドレス電圧Ｖａ、Ｖｂそのものを指す場合がある。さらに、１８は走査・維持駆動回路７へ供給する電源、１９は維持電極８へ供給する電源である。
【００１９】
次に、図３は、アドレス駆動回路２４で駆動されるアドレス電極２１の容量負荷を模式的に示す図である。図３において、隣接するアドレス電極間の容量Ｃａａ、アドレス電極２１と対向する走査・維持電極２２との容量Ｃａｙ、アドレス電極２１と対向する維持電極２３との容量Ｃａｘで構成される。なお、図３において、アドレス電極２１、走査・維持電極２２、維持電極２３、アドレス駆動回路２４は、それぞれ図２のアドレス電極６、走査・維持電極１２、維持電極１３、アドレス駆動回路５に対応している。
【００２０】
次に、本実施例におけるプラズマディスプレイの表示動作、特にアドレス駆動動作について説明する。図２に示すように入力画像信号１が入力されると、制御回路２では、階調表現を行うためのサブフィールドに展開したサブフィールドデータとしての表示データに変換する。各サブフィールドでは、このサブフィールドデータに基づいて、アドレス駆動回路５が各画素を表示させるか否かアドレス駆動動作を行う。アドレス駆動回路５は、制御回路２からアドレス駆動回路制御信号３、アドレス駆動回路アドレスデータ４、アドレス電圧ＶａのＶａスイッチ制御信号（VaSWCtr）１４を受け取り、アドレス電極６を駆動する。
【００２１】
つまり、表示を行う画素にハイレベルのアドレス電圧Ｖａを印加し、表示を行わない画素にローレベルのアドレス電圧Ｖｂを印加する。アドレス駆動回路５からアドレス電極６に、１ライン分のアドレス電圧が出力されるタイミングに同期して、走査・維持駆動回路７では、制御信号１０に基づいて走査・維持電極１２を１ラインづつ順次選択する。すなわち、１ライン目の画素に対して、アドレス駆動回路５から１ライン目のサブフィールドデータに対応した１ライン分のアドレス電圧がアドレス電極６に印加され、走査・維持駆動回路７が１ライン目の走査・維持電極１２を選択する。
【００２２】
次に、２ライン目の画素に対して、アドレス駆動回路５から２ライン目のサブフィールドデータに対応した１ライン分のアドレス電圧がアドレス電極６に印加され、走査・維持駆動回路７が２ライン目の走査・維持電極１２を選択する。この動作を順次最終ラインまで行うことで、パネル９の１画面を走査し、１画面のアドレス駆動を行うことになる。
【００２３】
次に、図１、図４を用いて、本実施例におけるアドレス駆動時のアドレス電極容量負荷への充放電電力について説明する。図１（ａ）、（ｂ）、（ｃ）はアドレス駆動回路によるプラズマパネルの駆動を模式的に示している。同図において、アドレスドライバは図２のアドレス駆動回路５を構成し、パネルは図２のプラズマパネル９に対応し、Ｖａ，Ｖｂ，ＶａＳＷＣｔｒは、図２におけるＶａ１６，Ｖｂ１７、Ｖａスイッチ制御信号１４に対応し、Ｄａｔａはアドレスデータ４、ＬＡＴとＣＬＫは制御信号３に対応する。LATは、１水平同期信号に同期したクロック信号であり、ＣＬＫは、シリアルで転送される表示データの単位またｈパラレルに転送される表示データの単位を規定したクロック信号である。また、ＶａＳＷＣｔｒがその制御端子に印加されるＳＷ０は図５のスイッチ回路５７に対応することは言うまでもない。なお、図１において、二次元マトリクス表示パネルを模式的に示した部分において、斜線を施した部分は非表示の画素、斜線を施さない部分は表示の画素を示している。
【００２４】
さて、図１（a）は、任意の一ラインに対応するアドレス期間ｔ１におけるアドレス駆動動作を示している。なお、アドレス電極Ａ１、Ａ２、Ａ３の３本にのみ着目して説明する。アドレス期間ｔ１では、アドレス電圧ＶａのＳＷ０をオン（閉）とし、アドレス電極Ａ１は表示、アドレス電極Ａ２は非表示、アドレス電極Ａ３は表示の動作を行うため、アドレス電極Ａ１にはアドレス電圧Ｖａ、アドレス電極Ａ２にはアドレス電圧Ｖｂ、アドレス電極Ａ３にはアドレス電圧Ｖａが印加される。
【００２５】
図１のアドレスドライバでは、アドレス電極６各々に対応した各出力の出力選択スイッチＳＷ１、ＳＷ２のどちらか一方をオン（閉）、どちらか一方をオフ（開）することでアドレス電圧ＶａまたはＶｂを選択している。従って、アドレス期間ｔ１では、アドレス電極Ａ１の出力スイッチＳＷ１はオフ、出力スイッチＳＷ２はオン、アドレス電極Ａ２の出力スイッチＳＷ１はオン、出力スイッチＳＷ２はオフ、アドレス電極Ａ３の出力スイッチＳＷ１はオフ、出力スイッチＳＷ２はオンとなる。
【００２６】
次に、図１（ｃ）は、アドレス期間ｔ１に引き続くアドレス期間ｔ２におけるアドレス駆動動作を示している。アドレス期間ｔ２では、アドレス電圧ＶａのＳＷ０をオンとし、アドレス電極Ａ１は非表示、アドレス電極Ａ２は表示、アドレス電極Ａ３は非表示の動作を行うため、アドレス電極Ａ１にはアドレス電圧Ｖｂ、アドレス電極Ａ２にはアドレス電圧Ｖａ、アドレス電極Ａ３にはアドレス電圧Ｖｂが印加される。従って、アドレス期間ｔ２では、アドレス電極Ａ１の出力スイッチＳＷ１はオン、出力スイッチＳＷ２はオフ、アドレス電極Ａ２の出力スイッチＳＷ１はオフ、出力スイッチＳＷ２はオン、アドレス電極Ａ３の出力スイッチＳＷ１はオン、出力スイッチＳＷ２はオフとなる。
【００２７】
従来の駆動方式では、前述したアドレス期間ｔ１、ｔ２の動作を連続しておこなっていたため、アドレス期間ｔ１でアドレス電極の隣接間の容量または対向電極間の容量に蓄えられた電荷は全て放電され、アドレス期間ｔ２には利用されていなかった。
【００２８】
それに対し、本実施例においては、アドレス期間ｔ１で蓄えた電荷を次のアドレス期間ｔ２で積極的に利用することで、アドレス駆動の電力を低減する。このため、本実施例においては、アドレス期間ｔ１とアドレス期間ｔ２の切換え時に電荷配分期間を設ける。図４に電荷配分期間を図示した。図４から明らかなように、各アドレス期間の出だしの部分に電荷配分期間が設けられている。なお、図４では、１アドレス期間各々の出だしの部分を電荷配分期間と呼んでいる。しかし、実質的な１アドレス期間は、各々の電荷配分期間の終了後に開始されることは言うまでもなく、本明細書等にあっては、この実質的なアドレス期間をアドレス駆動期間と呼ぶ場合もあることに留意されたい。
【００２９】
さて、図１（ｂ）は本実施例における電荷配分期間の動作を示しており、Ｖａスイッチ制御信号（VaSWCtr）１４により、アドレス電圧ＶａのＳＷ０をオフとして電源から開放状態とする。更に、アドレス電極Ａ１、Ａ２、Ａ３の各出力の出力スイッチＳＷ１をオフとし、出力スイッチＳＷ２をオンとする。これにより、電荷配分期間において、アドレス電極Ａ１、Ａ２、Ａ３を電源回路１５から切り離し、アドレス電極Ａ１、Ａ２、Ａ３間を接続してアドレス電極Ａ１、Ａ２、Ａ３間を閉ループ状態とし、アドレス電極Ａ１、Ａ３に蓄えた電荷をアドレス電極Ａ２に配分する。アドレス電極Ａ１、Ａ２、Ａ３を電源回路１５から切り離して閉ループ状態としているため、隣接するアドレス電極間の負荷容量（Caa）による充放電電力の低減だけでなく、アドレス電極と対向する走査電極、放電維持電極の間で形成される負荷容量（Cax、Cay）による充放電電力も低減できる。尚、、隣接するアドレス電極を接続した結果、全アドレス電極が接続されてもよい。
【００３０】
その後、アドレス期間ｔ２では図１（ｃ）の動作を行うため、アドレス電極Ａ２は、電荷配分期間に配分された電荷からアドレス電圧Ｖａへ電荷を蓄えるため、消費電力を低減することができる。このように、本実施例においては、それぞれのアドレス電極Ａ１、Ａ２、Ａ３の隣接する１アドレス期間の間に電荷配分期間を設けることにより、電力回収を行うことができる。
【００３１】
以上、アドレス電極Ａ１、Ａ２、Ａ３のみに着目して説明したが、アドレス駆動回路を構成するアドレスドライバ内の全てのアドレス電極を同様に駆動することにより、パネル全体で消費電力を低減できる。これにより本実施例を使わない駆動法でアドレス駆動の消費電力が最大となる、全画面で表示、表示オフを交互に並べた千鳥表示パターンでは、５０％の電力を回収し、アドレス駆動の消費電力を５０％低減できる。
【００３２】
次に、図１（a）、（ｂ）、（ｃ）で模式的に示した第一の実施例のアドレスドライバの具体例について、図５、図６を用いて説明する。図５は本実施例のアドレスドライバの構成図、図６はアドレスドライバ内の出力選択回路の構成を示している。
【００３３】
図５に示すように、本実施例におけるアドレスドライバ５０は、サブフィードデータを表示データ（Ｄａｔａ）として受け取り、ＣＬＫ信号に同期して、シフトレジスタ５１に表示データを取り込む。シフトレジスタ５１に１ライン分のサブフィールドデータを取り込んで、ＬＡＴ信号に同期して、ラッチ回路（１）５２にシフトレジスタのサブフィールドデータを１ライン分同時に取り込む。これと同時に、ＬＡＴ信号に同期して、ラッチ回路（２）５３にラッチ回路（１）５２のサブフィールドデータを１ライン分同時に取り込む。
【００３４】
出力選択制御回路としてのスイッチ制御回路５４では、ラッチ回路（１）５２とラッチ回路（２）５３のデータ、つまり、１ライン前の表示データと現表示データと、電荷配分期間を示すスイッチ制御信号ＶａＳＷＣｔｒに基づいて、電荷配分期間で、且つ電荷配分の条件が有効なときは、各出力の出力スイッチＳＷ１をオフ、出力スイッチＳＷ２をオンとする（図１（ｂ））制御信号を出力する。また、電荷配分期間でも、電荷配分の条件が無効なときは各出力の出力スイッチＳＷ１をオフ、出力スイッチＳＷ２をオフとする制御を行う制御信号を出力する。この電荷配分の条件の一例としては、各々のアドレス電極に印加される1ライン前の表示データと現表示データに変化がある場合は、条件が有効として電荷配分を行い、これらに変化が無い場合は、条件が無効として電荷配分を行わないようにすることが考えられる。このような条件の検出は、ラッチ回路（１）５２とラッチ回路（２）５３のデータが入力される出力選択制御回路であるスイッチ制御回路５４に、条件に応じた論理回路を構成することで検出できることはいうまでもない。
【００３５】
図１２に、出力選択制御回路の電荷配分時の出力選択条件を示す。ラッチ回路（１）５２の次ラインデータとラッチ回路（２）５３の前ラインデータの条件により出力選択を、Ｖａ、Ｖｂ、Ｈｉ−Ｚ（出力選択しないハイインピーダンス）を制御する。前述のデータ入力から出力までのタイミングチャートを図１３に示す。図１３のＬ１、Ｌ２からＬ５は、１ライン目データ、２ライン目データから５各１ライン目データを示している。
【００３６】
また、図１１に前述の図１の表示パターンと異なる表示パターンの場合の、電荷配分時の出力スイッチの動作例を示す。Ａ１、Ａ３は図１と同様に表示、非表示が反転しているが、Ａ２は２ライン期間非表示となっている。Ｖａスイッチ制御信号（VaSWCtr）１４により、アドレス電圧ＶａのＳＷ０をオフとして電源から開放状態とし、アドレス電極Ａ１、Ａ３の各出力の出力スイッチＳＷ１をオフとし、出力スイッチＳＷ２をオンとする。アドレス電極Ａ２の出力の出力スイッチＳＷ１をオンとし、出力スイッチＳＷ２をオフとする。これにより、電荷配分期間において、アドレス電極Ａ１、Ａ３を接続して、アドレス電極Ａ１に蓄えた電荷をアドレス電極Ａ３に配分し、アドレス電極Ａ２はＶｂに接続された状態で充放電電力を消費しない。この際、アドレス電極Ａ１とアドレス電極Ａ２の隣接間容量の電荷も配分されることから、この表示パターンにおいても、電力を回収し、アドレス駆動の消費電力を低減できる。
【００３７】
尚、実施例において、Ｖｂをアドレス電圧ローレベルとしているが、ローレベルは通常ＧＮＤレベルと同一であるが、ＧＮＤレベルに限定するものではない。例えば、Ｖｂは、ＧＮＤレベルよりも高くＶaのアドレス電圧ハイレベルより低い電圧レベルでもよい。
【００３８】
さて、スイッチ制御回路５４で生成された制御信号は、電圧レベルをシフトするレベルシフタ５５で電圧レベルを変換し、図６にその具体的実施例が図示された出力選択回路５６の出力スイッチＳＷ１、ＳＷ２を制御する。また、スイッチ回路５７はＶａスイッチ制御信号ＶａＳＷＣｔｒに基づいて、電荷配分期間の電源Ｖａのスイッチ制御を行う。図１のＳＷ０に相当するスイッチであることは言うまでも無く、電荷配分期間においては、電荷配分が有効な場合、オフ（電源開放状態）にされる。なお、スイッチ回路５７は、説明の都合上、出力選択回路５６とは別のブロックとして表示したが、この出力選択回路５６、スイッチ回路５７共にスイッチで構成されることは、図１の説明からも明らかであるので、これら二つのブロックを一つのブロックとして、出力選択回路、あるいはスイッチ回路と呼んでも良い。
【００３９】
以上のように、本実施例のアドレス駆動回路によれば、表示パターンに対応してアドレス駆動回路の出力選択回路中のスイッチ群を制御することで、いずれの表示パターンにおいてもアドレス電極の充放電電力を低減することが可能となり、低消費電力のプラズママトリックス表示装置を得ることができる。
【実施例２】
【００４０】
次に本発明の第２の実施例に関して、図２、図４、図７から図９を用いて説明する。第２の実施例は、第１の実施例とアドレスドライバの出力選択回路が異なる。図７は、本実施例のアドレス電極駆動の概要を示す図、図８はアドレスドライバの概略構成を示す図、図９はアドレスドライバの出力選択回路の構成を示す図である。
【００４１】
すなわち、図２のプラズマディスプレイ装置の駆動回路において、アドレス駆動回路５の構成と動作が、第１の実施例と異なり、その他は、第１の実施例と同様に動作する。そこで、図７、図４を用いて、第２の実施例におけるアドレス駆動時のアドレス電極容量負荷への充放電電力について説明する。
【００４２】
図７、図９に示すように、本実施例のアドレスドライバの出力選択回路において隣接するアドレス電極間にアドレス電極間スイッチである、新たなスイッチＳＷ３が設けられている。図７（ａ）は、任意のアドレス期間ｔ１におけるアドレス駆動動作を示しており、先の実施例同様、アドレス電極Ａ１、Ａ２、Ａ３の３本に着目して説明する。アドレス期間ｔ１では、隣接アドレス電極を接続するのＳＷ３をオフとし、アドレス電極Ａ１は表示、アドレス電極Ａ２は非表示、アドレス電極Ａ３は表示の動作を行うため、アドレス電極Ａ１にはアドレス電圧Ｖａ、アドレス電極Ａ２にはアドレス電圧Ｖｂ、アドレス電極Ａ３にはアドレス電圧Ｖａが印加される。なお、図７においても、二次元マトリクス表示パネルを模式的に示した部分において、斜線を施した部分は非表示の画素、斜線を施さない部分は表示の画素を示している。
【００４３】
図７のアドレスドライバでは、各出力の出力選択スイッチＳＷ１、ＳＷ２のどちらか一方をオン、どちらか一方をオフすることでアドレス電圧ＶａまたはＶｂを選択している。従って、アドレス期間ｔ１では、アドレス電極Ａ１の出力スイッチＳＷ１はオフ、出力スイッチＳＷ２はオン、アドレス電極Ａ２の出力スイッチＳＷ１はオン、出力スイッチＳＷ２はオフ、アドレス電極Ａ３の出力スイッチＳＷ１はオフ、出力スイッチＳＷ２はオンとなる。
【００４４】
次に、図７（ｃ）は、アドレス期間ｔ１に引き続くアドレス期間ｔ２におけるアドレス駆動動作を示している。アドレス期間ｔ２では、隣接アドレス電極を接続するのＳＷ３をオフとし、アドレス電極Ａ１は非表示、アドレス電極Ａ２は表示、アドレス電極Ａ３は非表示の動作を行うため、アドレス電極Ａ１にはアドレス電圧Ｖｂ、アドレス電極Ａ２にはアドレス電圧Ｖａ、アドレス電極Ａ３にはアドレス電圧Ｖｂが印加される。従って、アドレス期間ｔ２では、アドレス電極Ａ１の出力スイッチＳＷ１はオン、出力スイッチＳＷ２はオフ、アドレス電極Ａ２の出力スイッチＳＷ１はオフ、出力スイッチＳＷ２はオン、アドレス電極Ａ３の出力スイッチＳＷ１はオン、出力スイッチＳＷ２はオフとなる。
【００４５】
さて、従来の駆動方式では、前述したアドレス期間ｔ１、ｔ２の動作を連続しておこなっていいたため、アドレス期間ｔ１でアドレス電極の隣接間の容量または対向電極間の容量に蓄えられた電荷は全て放電され、アドレス期間ｔ２には利用されていなかった。本実施例においては、アドレス期間ｔ１で蓄えた電荷を次のアドレス期間ｔ２で利用することで、アドレス駆動の電力を低減する。このため、先の実施例同様、アドレス期間ｔ１とアドレス期間ｔ２の切換え時に電荷配分期間を設け、電力回収を行う。
【００４６】
図７（ｂ）は本実施例における電荷配分期間の動作を示しており、隣接アドレス電極を接続するのＳＷ３をオンとし、アドレス電極Ａ１、Ａ２、Ａ３の各出力の出力スイッチＳＷ１をオフとし、出力スイッチＳＷ２をオフとすることで、アドレス電極Ａ１、Ａ２、Ａ３を接続し、アドレス電極Ａ１、Ａ３に蓄えた電荷をアドレス電極Ａ２に配分する。その後、アドレス期間ｔ２で図７（ｃ）の動作を行うため、アドレス電極Ａ２は、電荷配分期間に配分された電荷からアドレス電圧Ｖａへ電荷を蓄えるため、消費電力を低減することができる。
【００４７】
以上の説明では、アドレス電極Ａ１、Ａ２、Ａ３に着目して説明したが、全てのアドレス電極を同様に駆動することにより、パネル全体で消費電力を低減できる。これにより、本実施例を適用しない駆動法でアドレス駆動の消費電力が最大となる、全画面で表示、表示オフを交互に並べた千鳥表示パターンでは、５０％の電力を回収し、アドレス駆動の消費電力を５０％低減できる。
【００４８】
次に、本実施例を実現するためのアドレスドライバの具体的な実施例について、図８、図９を用いて説明する。図８はアドレスドライバの一構成例を示し、図１０は出力選択回路の一構成例を示している。アドレスドライバ８０は、サブフィードデータを表示データ（Ｄａｔａ）として受け取り、ＣＬＫに同期して、シフトレジスタ８１にデータを取り込む。シフトレジスタに１ライン分のサブフィールドデータを取り込んで、ＬＡＴ信号に同期して、ラッチ回路（１）８２にシフトレジスタ８１のデータを１ライン分同時に取り込む。これと同時に、ＬＡＴ信号に同期して、ラッチ回路８３にラッチ回路８２のデータを１ライン分同時に取り込む。
【００４９】
出力選択制御回路としてのスイッチ制御回路８４では、ラッチ回路（１）８２とラッチ回路（２）８３のデータ、つまり、１ライン前のデータと現データと電荷配分期間を示すスイッチ制御信号ＶａＳＷＣｔｒに基づいて、電荷配分期間では、各出力の出力スイッチＳＷ１、ＳＷ２をオフとし、且つ電荷配分の条件が有効なときは隣接アドレス電極接続スイッチＳＷ３をオンとする。また、電荷配分期間であっても、電荷配分の条件が無効なときは隣接アドレス電極接続スイッチＳＷ３をオフとする制御を行う。スイッチ制御回路８４で生成されたの制御信号は、電圧レベルをシフトするレベルシフタ８５で電圧レベルを変換し、出力選択回路８６の出力スイッチＳＷ１、ＳＷ２、及び隣接アドレス電極接続スイッチＳＷ３を制御する。なお、電荷配分の条件は、スイッチ制御回路８４に入力されるラッチ回路（１）８２とラッチ回路（２）８３のデータ、つまり、１ライン前の表示データと現表示データを基に決定される。具体的には、１ライン前の表示データに対応して隣接するアドレス電極に印加されたアドレス電圧が相異なる場合には、電荷配分の条件が有効、同じ場合は電荷配分の条件を無効とする、或いは１ライン前の表示データ、現在の表示データに対応して、それぞれ隣接するアドレス電極に印加されるアドレス電圧の遷移状態を用いて充放電電力を最小にする条件を判定し制御する等、充放電電力の低減に有効な種々の条件設定が可能であることは言うまでもない。これら条件設定に用いる表示データはラッチ回路（１）８２とラッチ回路（２）８３から出力されるため、スイッチ制御回路５４では、上述した条件設定に応じた論理回路を組むことによって、表示データの遷移状態に応じた、所望の制御信号を得ることができることになる。
【００５０】
以上のように、表示パターンに対応してアドレスドライバの出力選択スイッチを制御することで、いずれの表示パターンにおいてもアドレス電極の充放電電力を低減することが可能となる。
【実施例３】
【００５１】
次に本発明の第３の実施例に関して、図１０を用いて説明する。第３の実施例は、第２の実施例とスイッチ制御回路が異なる。図１０は第３の実施例における制御回路１００とアドレス駆動回路１０２の構成を示しており、アドレス駆動回路１０２は、複数のアドレスドライバ１０３−１、１０３−２、１０３−３・  ・  ・１０３−ｎで構成されている。第２の実施例では、電荷配分期間の各出力選択回路８６の制御の判定をアドレスドライバ８０内で行っていたが、本実施例では、制御回路１００内のスイッチ制御判定回路１０１で判定する。
【００５２】
即ち、スイッチ制御判定回路１０１は各アドレスドライバ１０３−１、１０３−２、１０３−３ ・  ・  ・１０３−ｎの電荷配分を有効とするか無効とするかを、対応する表示データを基にアドレスドライバ単位で判定する。そして、各アドレスドライバ１０３にスイッチ制御信号１０４−１からスイッチ制御信号１０４−ｎを出力して、電荷配分期間のアドレス電極間スイッチのオンオフ制御を行う。なお、アドレスドライバ１０３−１、１０３−２、１０３−３ ・  ・  ・１０３−ｎは、電荷配分を有効とするか無効とするかの判定を制御回路１００内で行う点を除き、その内部構成は先の実施例と同じ構成をとる。
【００５３】
本実施例においても、表示データによる表示パターンに対応してアドレスドライバ１０２の出力選択回路中のスイッチ群を制御することで、いずれの表示パターンにおいてもアドレス電極の充放電電力を低減することが可能となる。
【実施例４】
【００５４】
次に本発明の第４の実施例に関して、図１４、図１５を用いて説明する。第４の実施例は、第１の実施例とアドレスドライバの入力インタフェースが異なる。
【００５５】
図１４は、本実施例の入力データから出力までのタイミングを示す図、図１５はアドレスドライバ５０ｂの概略構成を示す図である。本実施例では、電荷配分動作による電力削減効果は実施例１と同等であり、入力インタフェースを変更することで実施例１の図５にあるラッチ回路２を省略可能とし、アドレスドライバの回路規模を削減して低コスト化を実現することができる。
【００５６】
図１４は、２ライン目（Ｌ２）から３ライン目の入力データが入力され、出力が１ライン目（Ｌ１）から２ライン目（Ｌ２）に切換るタイミングを示している。アドレスドライバは、１９２出力で６アドレスデータ（Ｓ１〜Ｓ６）を同時に（パラレルに）取り込むとすると、１ラインの取り込み動作は、ＣＬＫの立上りに同期して３２クロックで１９２出力のデータをシフトレジスタ５１に取り込む。図１４のＬ２（Ｄ３２）は、２ライン目データの３２クロック取り込データを示している。つまり、３２クロック目のデータ取り込み動作により、全出力である１９２出力のデータをシフトレジスタ５１に取り込み、ＬＡＴの立上りでシフトレジスタ５１のデータを１９２出力分ラッチ回路（１）５２に取り込む。従って、３２クロック目のデータ取り込みからＬＡＴの立上りまでの期間は、シフトレジスタ５１、ラッチ回路（１）５２にはそれぞれ、次ラインデータと前ラインデータが保持されていることになる（図１４では、Ｌ２データとＬ１データ）。スイッチ制御回路５４ｂは、この期間にシフトレジスタ５１とラッチ回路（１）５２のデータとＬＡＴｂ信号から出力選択制御を行う。電荷配分期間は、ＬＡＴｂ信号、ＣＬＫｂ信号のタイミングを制御することで設定可能である。３２クロック目のＣＬＫｂ信号の立ち上がりのタイミング（１９２出力分のデータを取り込んだタイミング）から、ＬＡＴｂ信号の立ち上がりのタイミング（１９２出力分のデータをラッチ回路へ転送するタイミング）までの期間に、電荷配分する。３２クロック目のＣＬＫｂ信号の立ち上がりのタイミングに対してＬＡＴｂ信号の立ち上がりのタイミングを遅くすれば、電荷配分期間を長くでき、３２クロック目のＣＬＫｂ信号の立ち上がりのタイミングに対してＬＡＴｂ信号の立ち上がりのタイミングを早くすれば、電荷配分期間を短くできる。
【００５７】
以上のように、本実施例のアドレス駆動回路によれば、第１の実施例と同様に、表示パターンに対応してアドレス駆動回路の出力選択回路中のスイッチ群を制御することで、いずれの表示パターンにおいてもアドレス電極の充放電電力を低減することが可能となり、低消費電力のプラズママトリックス表示装置を得ることができる。
【実施例５】
【００５８】
次に本発明の第５の実施例に関して、図１６を用いて説明する。第５の実施例は、第１の実施例とアドレスドライバのスイッチ回路の構成が異なる。
【００５９】
図１６は、本実施例のアドレスドライバ５０ｃの概略構成を示す図である。本実施例では、電荷配分動作による電力削減効果は実施例１と同等であり、Ｖａ電源の接続選択スイッチの構成が異なり、実施例１の図５にあるスイッチ回路５７をアドレスドライバの外部回路とすることで、アドレスドライバの回路規模を削減して低コスト化を実現することができる。図１６に示すようにスイッチ回路５７ｂをアドレスドライバ５０ｃの外部回路で構成することで、通常アドレスドライバは複数でパネルを駆動しており、複数のアドレスドライバに対して１つまたは数個のスイッチ回路５７ｂを共用することで、アドレス駆動回路全体の低コスト化を図ることが可能となる。
【００６０】
以上のように、本実施例のアドレス駆動回路によれば、第１の実施例と同様に、表示パターンに対応してアドレス駆動回路の出力選択回路中のスイッチ群を制御することで、いずれの表示パターンにおいてもアドレス電極の充放電電力を低減することが可能となり、低消費電力のプラズママトリックス表示装置を得ることができる。
【産業上の利用可能性】
【００６１】
本発明は、テレビジョン用のプラズマ表示モジュールなどに利用可能である。
【図面の簡単な説明】
【００６２】
【図１（ａ）】第一の実施例に係るアドレス電極駆動の概要を示す図、
【図１（ｂ）】第一の実施例に係るアドレス電極駆動の概要を示す図、
【図１（ｃ）】第一の実施例に係るアドレス電極駆動の概要を示す図、
【図２】第一の実施例に係るプラズマディスプレイ装置の駆動回路の概略構成を示す図、
【図３】第一の実施例に係るアドレス電極の容量負荷を示す図、
【図４】第一の実施例におけるアドレス電極の駆動波形を示す図、
【図５】第一の実施例のアドレスドライバの概略構成を示す図、
【図６】第一の実施例のアドレスドライバの出力選択回路の構成を示す図、
【図７（ａ）】第二の実施例に係るアドレス電極駆動の概要を示す図、
【図７（ｂ）】第二の実施例に係るアドレス電極駆動の概要を示す図、
【図７（ｃ）】第二の実施例に係るアドレス電極駆動の概要を示す図、
【図８】第二の実施例のアドレスドライバの概略構成を示す図、
【図９】第二の実施例のアドレスドライバの出力選択回路の構成を示す図、
【図１０】第三の実施例のアドレス駆動回路の構成を示す図、
【図１１】第一の実施例に係るアドレス電極駆動の概要を示す図、
【図１２】第一の実施例に係るアドレスドライバの出力選択制御を示す図、
【図１３】第一の実施例に係るアドレスドライバの入出力タイミングを示す図、
【図１４】第四の実施例に係るアドレスドライバの入出力タイミングを示す図、
【図１５】第四の実施例のアドレスドライバの概略構成を示す図、
【図１６】第五の実施例のアドレスドライバの概略構成を示す図である。
【符号の説明】
【００６３】
１  外部から供給される入力画像信号、２  制御回路、３  アドレス駆動回路制御信号、４  アドレス駆動回路アドレスデータ、５  アドレス駆動回路、６  アドレス電極、７  走査・維持駆動回路、８  維持駆動回路、９  プラズマパネル、１０  走査・維持駆動回路７の制御信号群、１１  維持駆動回路８の制御信号群、１２  走査・維持電極（Y電極）、１３  維持電極（X電極）、１４  Vaスイッチ制御信号（VaSWCtr）、１５  電源回路、１６  アドレス電圧ハイレベルであるＶａ、１７  アドレス電圧ローレベルであるＶｂ。
【図１（ａ）】
2008122930.tif 000003
【図１（ｂ）】
2008122930.tif 000004
【図１（ｃ）】
2008122930.tif 000005
【図２】
2008122930.tif 000006
【図３】
2008122930.tif 000007
【図４】
2008122930.tif 000008
【図５】
2008122930.tif 000009
【図６】
2008122930.tif 000010
【図７（ａ）】
2008122930.tif 000011
【図７（ｂ）】
2008122930.tif 000012
【図７（ｃ）】
2008122930.tif 000013
【図８】
2008122930.tif 000014
【図９】
2008122930.tif 000015
【図１０】
2008122930.tif 000016
【図１１】
2008122930.tif 000017
【図１２】
2008122930.tif 000018
【図１３】
2008122930.tif 000019
【図１４】
2008122930.tif 000020
【図１５】
2008122930.tif 000021
【図１６】
2008122930.tif 000022