(57)【要約】【課題】素子領域を基板から絶縁する埋め込み絶縁層内に隙間を有しないＳＯＩ構造を得る。【解決手段】複数のＳＯＩ形成領域が配置された基板２０２上に単結晶シリコンゲルマニウム層３２４、および単結晶シリコン層３２６を形成し、ＳＯＩ形成領域２０４の一辺のみを含むように隣接する支持体穴３３２を形成する。そして支持体穴３３２で基板２０２と連接する支持体３５２で単結晶シリコン層３２６を支持しつつ単結晶シリコンゲルマニウム層３２４を除去して空洞部３７２を形成し、当該空洞部に埋め込み絶縁層３８２を熱酸化により形成してＳＯＩ構造を得る。【選択図】図１３
2008034425.tif 000002
【特許請求の範囲】
【請求項１】
将来的にＳＯＩ構造が形成される第１の領域が互いに所定の間隔をもって配置されている半導体基板上に、前記半導体基板よりも速い速度でエッチング可能な第１の半導体層を形成する工程と、
前記第１の半導体層上に、前記第１の半導体層よりエッチング速度が遅い第２の半導体層を形成する工程と、
前記第１の領域の各々に対して１つずつ配置されており、前記第１の領域と１本の線を介して隣接する第２の領域から、前記第１の半導体層および前記第２の半導体層を除去して、前記半導体基板が露出する支持体穴を形成する工程と、
前記半導体基板上の、少なくとも前記第１の領域および前記第２の領域を含む領域上に
絶縁物からなる支持体前駆層を形成する工程と、
前記第１の領域および前記支持体穴の底部のうち少なくとも前記１本の線を含む領域を残して前記支持体前駆層をエッチング除去して、前記支持体穴と前記第２の半導体層とを連結する支持体を形成する工程と、
前記支持体をマスクとして前記第１の半導体層および前記第２の半導体層をエッチングして、前記第１の領域上に形成されている前記第１の半導体層および前記第２の半導体層の側断面を、前記第２の領域に隣接する部分を除いて露出させる工程と、
前記第１の半導体層を、前記第２の半導体層および前記半導体基板に対して選択的にエッチング除去することにより、前記第２の半導体層の下に空洞部を形成する工程と、
前記空洞部の上層の前記第２の半導体層、および前記空洞部の下層の前記半導体基板を熱酸化して、前記空洞部内に半導体酸化膜からなる埋め込み絶縁層を形成する工程と、
前記支持体を少なくとも前記第１の領域上から除去して、前記第２の半導体層を露出させる工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の領域の平面形状は長方形であり、前記１本の線は、前記第１の領域を形成する４辺のうちの一方の短辺であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記短辺の長さは１．２５μｍ以下であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記半導体基板および前記第２の半導体層は単結晶シリコンから成り、前記第１の半導体層は単結晶シリコンゲルマニウムから成ることを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第１の半導体層を形成する工程の前に、前記半導体基板上に単結晶シリコンからなるバッファー層を形成する工程をさらに含み、
前記空洞部は前記第２の半導体層と前記単結晶シリコンからなるバッファー層との間に形成され、
前記埋め込み絶縁層は前記単結晶シリコンからなるバッファー層の熱酸化物を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体装置の製造方法で製造されたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＳＯＩ構造上に形成された電解効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース／ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型ＳＯＩ（シリコン  オン  インシュレータ）トランジスタは、低消費電力かつ高速動作が可能で低電圧駆動が容易なため、研究が盛んに行われている。
バルクウェハー上にＳＯＩ構造を形成する方法として、例えば非特許文献１に示される方法がある。形成方法は、まず、単結晶シリコン基板上に単結晶シリコンゲルマニウム層、及び単結晶シリコン層をエピタキシャル成長法により形成し、素子領域（ＳＯＩ構造を形成すべき領域）の両端に支持体穴を形成する。次に、上記基板上の全面に形成した絶縁体層をパターニングして、上記支持体穴により上記素子領域を上記基板に対して保持する支持体を形成する。次に、上記単結晶シリコンゲルマニウム層をフッ硝酸を用いて選択的にエッチングして空洞部を形成してＳＯＮ（シリコン  オン  ナッシング）構造とする。そして最後に、上記単結晶シリコン基板および単結晶シリコン層を熱酸化して、上記空洞部の上下方向からシリコン酸化膜を成長させ、上記空洞部に埋め込み絶縁層を充填してＳＯＩ構造とする。なお、空洞部に埋め込み絶縁層を充填した後は、ＣＭＰ（化学的機械的研磨）により平坦化し、フッ素系溶液によりＳＯＩ構造を形成すべき領域上に単結晶シリコン層を露出させる。
【０００３】
【非特許文献１】Ｔ．ｓａｋａｉ  ｅｔ  ａｌ．，Ｓｅｃｏｎｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  ＳｉＧｅ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ，Ｍｅｅｔｉｎｇ  Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記の形成方法では、支持体がＳＯＩ構造を形成すべき領域の対向する２辺を基板に対して固定しているため、単結晶シリコン基板、および単結晶シリコン層を熱酸化する工程で、支持体内に発生する応力の影響が単結晶シリコン層に及びやすい。特に圧縮応力が発生した場合、当該支持体および単結晶シリコン層が上方に、すなわち凸状に反るため、空洞部の上下方向から成長するシリコン酸化膜同士の界面に隙間が残り得る。そして、当該隙間にＣＭＰ工程および単結晶シリコン層を露出させる工程でフッ素系溶液が滲入し、上記単結晶シリコン層が剥がれてしまう危険性が生じ得る。
【０００５】
図１４に従来の方法によるＳＯＩ構造の形成時における隙間発生の態様を示す。図１４（ａ）は、単結晶シリコン基板１０２上のＳＯＩ構造を形成すべき領域に、図示しない単結晶シリコンゲルマニウム層、および単結晶シリコン層１０４を形成し、両側が支持体穴１０６で単結晶シリコン基板１０２と連接している支持体１０８で上面を覆い単結晶シリコン層１０４を支持した後、単結晶シリコンゲルマニウム層を選択的にエッチングして除去し、単結晶シリコン層１０４の下層に空洞部１１０を形成した状態である。単結晶シリコンゲルマニウム層を除去する工程ではとくに応力はかからないため、支持体１０８は反っておらず、単結晶シリコン層１０４は水平である。
【０００６】
図１４（ｂ）は、空洞部１１０内にシリコン酸化膜からなる埋め込み絶縁層を形成すべく、空洞部１１０の上層の単結晶シリコン層１０４と下層の単結晶シリコン基板１０２の熱酸化を開始した状態を示すものである。上記の２層の、空洞部に対向する面にシリコン酸化膜１１２およびシリコン酸化膜１１３が成長し始めるとともに、支持体１０８内には加熱により圧縮応力１１６が生じる。ここで、支持体１０８は両側が支持体穴１０６で単結晶シリコン基板１０２と連接しているため、水平方向には伸張できない。一方で、支持体１０８は個別に点在しており、単結晶シリコン基板１０２よりも変形しやすい。したがって、圧縮応力１１６を開放すべく、支持体１０８および当該支持体で支持されている単結晶シリコン層１０４には１１８に示す力が加わる。その結果、支持体１０８等は上方向に、すなわちアーチ状に反り始める。
【０００７】
図１４（ｃ）は、熱酸化が終了した状態である。支持体１０８および単結晶シリコン層１０４が上方に反った状態で酸化されるため、単結晶シリコン層１０４の表面に生じるシリコン酸化膜１１２と単結晶シリコン基板１０２の表面に生じるシリコン酸化膜１１３との間に、薄い円弧状の隙間１２０が形成される。（本来の目的は、上記２層のシリコン酸化膜が一体となる埋め込み絶縁層を形成することである。）後述するように、ＳＯＩ構造を形成するためには、支持体１０８を除去し単結晶シリコン層１０４の表面を露出させるためにＣＭＰ（化学的機械的研磨）工程を行う。その際に、当該隙間にフッ酸系のエッチング液が滲入すると、埋め込み絶縁層がエッチングされて、上層の単結晶シリコン層１０４が剥がれる可能性があり得る。本発明は、当該隙間の発生を防止することで、ＳＯＩ構造を有する半導体装置の品質および歩留まりの向上を果たすものである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明に係る半導体装置の製造方法は、将来的にＳＯＩ構造が形成される第１の領域が互いに所定の間隔をもって配置されている半導体基板上に、上記半導体基板よりも速い速度でエッチング可能な第１の半導体層を形成する工程と、上記第１の半導体層上に、上記第１の半導体層よりエッチング速度が遅い第２の半導体層を形成する工程と、上記第１の領域の各々に対して１つずつ配置されており、上記第１の領域と１本の線を介して隣接する第２の領域から、上記第１の半導体層および上記第２の半導体層を除去して、上記半導体基板が露出する支持体穴を形成する工程と、上記半導体基板上の、少なくとも上記第１の領域および上記第２の領域を含む領域上に絶縁物からなる支持体前駆層を形成する工程と、上記第１の領域および上記支持体穴の底部のうち少なくとも上記１本の線を含む領域を残して上記支持体前駆層をエッチング除去して、上記支持体穴と上記第２の半導体層とを連結する支持体を形成する工程と、上記支持体をマスクとして上記第１の半導体層および上記第２の半導体層をエッチングして、上記第１の領域上に形成されている上記第１の半導体層および上記第２の半導体層の側断面を、上記第２の領域に隣接する部分を除いて露出させる工程と、上記第１の半導体層を、上記第２の半導体層および上記半導体基板に対して選択的にエッチング除去することにより、上記第２の半導体層の下に空洞部を形成する工程と、上記空洞部の上層の上記第２の半導体層、および上記空洞部の下層の上記半導体基板を熱酸化して、上記空洞部内に半導体酸化膜からなる埋め込み絶縁層を形成する工程と、上記支持体を少なくとも上記第１の領域上から除去して、上記第２の半導体層を露出させる工程と、を含むことを特徴とする。
【０００９】
上記製造方法であれば、将来的にＳＯＩ構造が形成される第１の領域と１本の線を介して隣接する支持体穴を形成するため、上記第１の領域の一方の側のみで半導体基板との連結を保つ片持ち式の支持体を形成できる。そして、上記状態で上記空洞部内に熱酸化膜からなる埋め込み絶縁層を形成するため、上記支持体が当該支持体内に発生する応力によりアーチ状に反る現象を抑制できる。したがってかかる製造方法により、埋め込み絶縁層内の隙間の発生を抑制でき、品質等の向上したＳＯＩ構造、および当該ＳＯＩ構造上に形成された半導体装置を得ることができる。
【００１０】
好ましくは、上記第１の領域の平面形状は長方形であり、上記１本の線は、上記第１の領域を形成する４辺のうちの一方の短辺であることを特徴とする。
上記製造方法であれば、長方形であるＳＯＩ構造とすべき領域の一方の短辺側にのみ支持体穴を形成することで、当該第１の領域に対する支持体穴の面積を抑制でき、半導体基板の面積に占める第１の領域の面積の比率を向上できる。また、上記第１の半導体層を双方の長辺側からエッチングするため、エッチャントが上記第１の領域全面に行き渡り易く、上記空洞部の形成が容易になる。
【００１１】
また、好ましくは、上記短辺の長さは１．２５μｍ以下である。
上記第１の領域の幅が１．２５μｍ以下であればエッチャントが両側から充分に浸透するため、より一層確実に上記空洞部を形成できる。したがってかかる製造方法により、上記第２の半導体層と上記半導体基板との絶縁がより一層確実になり、品質および歩留り等がより一層向上したＳＯＩ構造を得ることができる。
【００１２】
また、好ましくは、上記半導体基板および上記第２の半導体層は単結晶シリコンから成り、上記第１の半導体層は単結晶シリコンゲルマニウムから成ることを特徴とする。
単結晶シリコンゲルマニウムは、フッ硝酸系のエッチング液を使用すると単結晶シリコンに対して選択的に、すなわち単結晶シリコンと比べて顕著に速い速度でエッチングできる為、空洞部の形成が容易である。したがってかかる製造方法により、品質および歩留まり等が向上したＳＯＩ構造をより一層容易に得ることができる。
【００１３】
また、好ましくは、上記第１の半導体層を形成する工程の前に、上記半導体基板上に単結晶シリコンからなるバッファー層を形成する工程をさらに含み、上記空洞部は上記第２の半導体層と上記単結晶シリコンからなるバッファー層との間に形成され、上記埋め込み絶縁層は上記単結晶シリコンからなるバッファー層の熱酸化物を含むことを特徴とする。
上記第１の半導体層を形成する前にバッファー層を形成することで、上記半導体基板内の微細な欠陥等が、上記第１の半導体層および上記第２の半導体層に影響を及ぼすことを抑制できる。したがってかかる製造方法により、品質および歩留まり等がより一層向上したＳＯＩ構造を得ることができる。
【００１４】
また、本発明に係る半導体装置は、上述の製造方法で製造されたことを特徴とする。
かかる構成によれば、低消費電力かつ高速動作が可能で低電圧駆動が容易な半導体装置をより一層容易に提供できる。
【発明を実施するための最良の形態】
【００１５】
本発明の好適な実施形態を添付図面に基づいて詳細に説明する。なお、以下に述べる実施形態は、本発明の好適な具体例であるから技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限りこれらの形態に限られるものではない。また、以下の説明で参照する図では、図示の便宜上、部材ないし部分の縮尺等を実際のものとは異なるように表す場合がある。
【００１６】
（実施形態）
本発明の実施形態を図１、及び図２（ａ）、（ｂ）〜図１２（ａ）、（ｂ）の工程図に基づき説明する。なお、各工程図の（ｂ）は平面図であり、（ａ）は（ｂ）のＡ−Ａ´線における断面図である。
【００１７】
図１は、本実施形態における半導体基板としての単結晶シリコン基板（以下、「基板」と称する。）２０２上の、各々の領域の配置を示すものである。基板２０２上には、第１の領域としてのＳＯＩ形成領域２０４と、当該領域に隣接する第２の領域としての支持体穴形成領域２０６とが、所定の間隔を持ってマトリクス状に配置されている。そして、ＳＯＩ形成領域２０４と支持体穴形成領域２０６との周囲から所定の間隔をもってＬＯＣＯＳ領域２０８が格子状に配置されている。ＬＯＣＯＳ領域２０８とＳＯＩ形成領域２０４および支持体穴形成領域２０６との間は、上記３種の領域のいずれにも属さない領域である。
【００１８】
ＳＯＩ形成領域２０４は長方形であり、短辺の長さは１．２５μｍ以内が好ましい。長辺の長さは形成すべき半導体装置により定めることができる。支持体穴形成領域２０６は方形であり、ＳＯＩ形成領域２０４の一方の短辺に隣接している。そして隣接する辺の長さは上記短辺よりも若干長いことが好ましい。図中の破線は格子状のＬＯＣＯＳ領域２０８の中心線であり、当該破線で区切られる長方形が、上記工程図における平面図（ｂ）である。以下、各工程図に基づき本実施形態の半導体装置の製造方法を述べる。
【００１９】
まず、図２に示すように、ＬＯＣＯＳ領域２０８に、各々のＳＯＩ形成領域２０４を電気的に分離するＬＯＣＯＳ層３１２を形成する。基板２０２上のＬＯＣＯＳ領域２０８以外の領域に形成したシリコン窒化膜をマスクとして用いる公知の手法により形成する。
【００２０】
次に、図３に示すように、基板２０２上全面にエピタキシャル成長法により、下層から順にバッファー層としての単結晶シリコン層（以下、「バッファー層」と称する。）３２２を２０ｎｍ、第１の半導体層としての単結晶シリコンゲルマニウム層３２４を３０ｎｍ、第２の半導体層としての単結晶シリコン層３２６を１００ｎｍの膜厚で形成する。なお、ＬＯＣＯＳ層３１２上は下地が単結晶ではないため、上記３層の半導体層は多結晶となるが、本実施形態においては特に問題とはならない。当該３層の多結晶層を、以下の文において多結晶シリコン層３２８と称する。
【００２１】
次に、図４に示すように、支持体穴形成領域２０６から上記３層の単結晶の薄膜、すなわち単結晶シリコン層３２６、単結晶シリコンゲルマニウム層３２４、およびバッファー層３２２をフォトリソグラフィー法（レジストを露光および現像によりパターニングし、当該レジストをマスクとして、マスク非形成領域をエッチングする手法）により除去して、基板２０２表面を露出させる支持体穴３３２を形成する。上述したように支持体穴３３２の平面形状は、ＳＯＩ形成領域２０４の短辺よりも幅を広くとる。なお、支持体穴３３２の形成時には、当該穴の底部において基板２０２自体も若干エッチングされるが、特に問題は生じない。
【００２２】
次に、図５に示すように、基板２０２上全面にＣＶＤ法によりシリコン酸化膜からなる支持体前駆層３４２を形成する。厚さは略４００ｎｍが好ましい。なお、シリコン酸化膜に替えてシリコン窒化膜を用いてもよい。
【００２３】
次に、図６に示すように、支持体前駆層３４２を、ＳＯＩ形成領域２０４と支持体穴３３２の底部のうちの少なくともＳＯＩ形成領域２０４に隣接する領域とを除く領域から、フォトリソグラフィー法により除去して、単結晶シリコン層３２６を支持体穴３３２を介して基板と連結する支持体３５２を形成する。支持体穴３３２は第１の領域の一辺のみを含むため、支持体３５２は片側のみで単結晶シリコン層３２６を上側から支持する片持ち式の支持体３５２となる。
なお、支持体前駆層３４２はフォトリソグラフィー時にＬＯＣＯＳ層３１２上には残すことが好ましい。後述するＣＭＰ工程において、ＬＯＣＯＳ層３１２が研磨されることを抑制するために役立つ。
【００２４】
次に、図７に示すように、支持体３５２およびＬＯＣＯＳ層３１２上に残した支持体前駆層３４２をマスクとして、単結晶シリコン層３２６、単結晶シリコンゲルマニウム層３２４、およびバッファー層３２２を異方性のドライエッチングする。ＳＯＩ形成領域２０４に積層されている３層の単結晶半導体層の側断面が、支持体穴３３２と隣接する一方の短辺側を除いて露出する。なお、上記工程では基板２０２の一部領域も若干エッチングされるが、特に問題は生じない。
【００２５】
次に、図８に示すように、ＳＯＩ形成領域２０４の上記３層の単結晶半導体層の側断面にエッチング液であるフッ硝酸（フッ酸、硝酸、水の混合液）を作用させ、単結晶シリコン層３２６とバッファー層３２２との間に空洞部３７２を形成する。単結晶シリコンゲルマニウムは、エッチング液としてフッ硝酸（フッ酸、硝酸、水の混合液）を用いると、単結晶シリコンに対して高い選択比でエッチングできるので、単結晶シリコン層３２６の膜厚を殆んど減少させずに空洞部３７２を形成できる。また、第１の領域の幅（短辺）は１．２５μｍ以下であり、支持体穴３３２は短辺側に形成されているため、両側から（双方の長辺側から）確実にエッチング液を浸透させ、単結晶シリコンゲルマニウム層３２４を完全に除去できる。単結晶シリコン層３２６の下層は全域が空洞部３７２となるため、単結晶シリコン層３２６は、一方の端部が支持体穴３３２で基板２０２と連結している片持ち式の支持体３５２により吊るされている状態となる。
なお、単結晶シリコンゲルマニウム層３２４のエッチング液としてフッ硝酸過水、アンモニア過水等を用いてもよい。また、エッチングはウェットエッチングに限定されるものではない。
【００２６】
次に、図９に示すように、空洞部３７２を上下から挟んでいるバッファー層３２２の上面、および単結晶シリコン層３２６の下面を熱酸化して、空洞部３７２にシリコン酸化膜からなる埋め込み絶縁層３８２を形成する。単結晶シリコン層３２６の上面には、支持体３５２が形成されているため、単結晶シリコン層３２６の上面側が熱酸化されることを防止しつつ埋め込み絶縁層３８２を形成でき、単結晶シリコン層３２６の膜減りを抑制できる。
なお、バッファー層３２２は２０ｎｍと薄いので、バッファー層３２２が全て酸化された後は基板２０２の表面が酸化されて埋め込み絶縁層３８２の一部となる。またバッファー層３２２を用いない場合には最初から基板２０２の表面が酸化されて、単結晶シリコン層３２６から生じるシリコン酸化膜と共に埋め込み絶縁層３８２となる。
【００２７】
上述したように支持体３５２内には圧縮応力が発生する。しかし、後述するように、一方の短辺側のみで基板２０２と連結しているため、加熱中に支持体３５２内に発生する圧縮応力が支持体３５２を上方に反らせるようには働かず、むしろ下向き、つまり基板２０２の方向に押し付けるように働く（図１３参照）。そのため、双方から成長するシリコン酸化膜は完全に密着して一体化し、空洞部３７２の内部には、隙間を有しない埋め込み絶縁層３８２が形成される。なお、上記埋め込み絶縁層３８２形成時には、支持体３５２の周辺等の領域に露出している基板２０２の表面も酸化されてシリコン酸化膜３８４が形成されるが、特に問題は生じない。
【００２８】
次に、図１０に示すように、基板２０２の全面にシリコン酸化膜からなる平坦化絶縁層３９２をＣＶＤ法で形成する。膜厚は略１０００ｎｍが好ましい。シリコン酸化膜に替えてシリコン窒化膜でもよい。
【００２９】
次に、図１１に示すように、ＣＭＰ（化学的機械的研磨）等の手段により、支持体３５２、平坦化絶縁層３９２、およびＬＯＣＯＳ層３１２上の支持体前駆層３４２を除去して、単結晶シリコン層３２６を露出させる。なお、支持体穴３３２内には、支持体３５２（支持体前駆層３４２）が残る。
以上の工程により、周囲を支持体前駆層３４２（支持体３５２を含む）または平坦化絶縁層３９２で囲まれ、基板２０２からは埋め込み絶縁層３８２で絶縁され、さらにＬＯＣＯＳ層３１２により相互に電気的に分離された単結晶シリコン層３２６が形成される。
【００３０】
上述したように、本実施形態に係る埋め込み絶縁層３８２には隙間が存在せず、下から順に基板２０２、埋め込み絶縁層３８２、単結晶シリコン層３２６と一体化している。したがってＣＭＰ工程時にもフッ酸系の溶液が浸透することはなく、半導体基板上にＳＯＩ構造を安定的に形成できる。
【００３１】
最後に、図１２に示すように単結晶シリコン層３２６を用いて半導体装置４００を形成する。まず、単結晶シリコン層３２６の表面を熱酸化して、単結晶シリコン層３２６の表面にゲート絶縁膜４０２を形成する。そしてＣＶＤ法等によりゲート絶縁膜４０２上に多結晶シリコン層を形成する。そして、フォトリソグラフィー法により多結晶シリコン層をパターニングしてゲート電極４０４を形成する。以下、公知の工程を経て半導体装置４００を形成する。具体的には、ゲート電極をマスクとしてＡｓ、Ｐ、Ｂ等の不純物を単結晶シリコン層３２６にイオン注入することにより、ゲート電極の側方に配置された低濃度不純物導入層から成るＬＤＤ層４０６を形成する。そして、ＣＶＤ法により、ゲート電極上に絶縁層を形成し、当該絶縁層をＲＩＥ等の異方性エッチングによりエッチバックしてサイドウォール４０８を形成する。そして、ゲート電極及びサイドウォールをマスクとしてＡｓ、Ｐ、Ｂ等の不純物を単結晶シリコン層３２６にイオン注入することにより、サイドウォール４０８の側方にそれぞれ配置された高濃度不純物導入層からなるソース・ドレイン層４１０を形成して、半導体装置４００を形成する。
上述したように支持体３５２を片持ちとすることで、半導体基板上にＳＯＩ構造を容易に形成できるので、高性能な電解効果型トランジスタ等の半導体装置を安定的に製造できる。
【００３２】
図１３は、本実施形態に係る埋め込み絶縁層３８２形成時の支持体３５２の態様を示すものである。図１３（ａ）は、図８（ａ）の一部と同一で、基板２０２上の第１の領域にバッファー層３２２、単結晶シリコン層３２６、および図示しない単結晶シリコンゲルマニウム層を形成し、上記第１の領域の一方の短辺に隣接する支持体穴３３２で基板２０２と連接している支持体３５２で上面を覆い支持した後、上述の単結晶シリコンゲルマニウム層を選択的にエッチングして、単結晶シリコン層３２６の下層に空洞部３７２を形成した状態である。単結晶シリコンゲルマニウム層を除去する工程ではとくに応力はかからないため、単結晶シリコン層３２６は水平である。
【００３３】
図１３（ｂ）は、空洞部３７２内にシリコン酸化膜からなる埋め込み絶縁層３８２を形成すべく、空洞部３７２の上層の単結晶シリコン層３２６と下層のバッファー層３２２の熱酸化を開始した状態を示すものである。上記の２層の空洞部３７２の上方からはシリコン酸化膜１４２が、下層からはシリコン酸化膜１４３がそれぞれ形成され始める。同時に、支持体３５２内には、加熱により圧縮応力１４６、すなわち支持体３５２を水平方向に伸張させる力が生じる。
ここで、本実施形態の支持体３５２は片側のみが支持体穴３３２で基板２０２と連接し、もう一方の端部は開放されている。一方の端部が固定され他方の端部が開放された状態で伸張する力が生じる。そのため、上記の固定されている端部を支点として、支持体３５２全体を下方向に回転させるような力が生じる。したがって、支持体３５２および単結晶シリコン層３２６に加わる力１４８は、図１４に示す従来例とは異なり支持体３５２を下に押し下げる方向を向く。
【００３４】
図１３（ｃ）は、酸化が終了し、埋め込み絶縁層３８２が完成した状態である。上述したように支持体３５２の一方の端部を下方向に押し下げる力が働いている状態で酸化が進むため、上方から形成される（成長する）シリコン酸化膜１４２と下方から形成される（成長する）シリコン酸化膜１４３とが密着し、隙間を有しない埋め込み絶縁層３８２が形成される。
（変形例１）
【００３５】
上記の実施形態では、第１の半導体層の下層に、単結晶シリコンからなるバッファー層３２２を形成している。しかしバッファー層３２２は、基板２０２表面に存在し得る欠陥等が単結晶シリコン層３２６に悪影響を及ぼすことを抑制するためのものであり、支持体３５２内に発生する圧縮応力とは直接的な関係はない。したがって、本発明の実施形態としては、バッファー層３２２を形成せず基板２０２上に直接単結晶シリコンゲルマニウム層３２４を形成する態様も可能である。
（変形例２）
【００３６】
上記の実施形態では、半導体装置を電気的に分離するするために、各々のＳＯＩ形成領域２０４の間にＬＯＣＯＳ層３１２を形成したが、他の手段、例えばトレンチ構造を用いて分離することも可能である。また、上記の実施形態における平坦化絶縁層３９２を形成する領域を拡大して半導体装置を電気的に分離することも可能である。
（変形例３）
【００３７】
上記の実施形態では、支持体穴３３２を、ＳＯＩ構造を形成すべき領域の短辺側に形成したが、長辺側の一方の辺に隣接するように形成することも可能である。ＳＯＩ構造を形成すべき領域の幅が略１．２５μｍまでは充分に両側からエッチング液が浸透し完全な空洞部３７２を形成できるので、幅がその半分の０．６２５μｍ以下のＳＯＩ構造を形成する場合、長辺に隣接して支持体穴３３２を形成しても、完全に基板２０２から絶縁されたＳＯＩ構造を得ることができる。
（変形例４）
【００３８】
上記の実施形態では、ＳＯＩ形成領域の平面形状を長方形とした。しかし本発明におけるＳＯＩ形成領域の形状は特に限定はない。最終的な目的である半導体装置の平面形状に合せて設定できる。したがって、例えばＳＯＩ形成領域を台形とすることも可能である。
【図面の簡単な説明】
【００３９】
【図１】実施形態における、基板上の各々の領域の配置を示す図。
【図２】実施形態の半導体装置の製造工程を示す図。
【図３】実施形態の半導体装置の製造工程を示す図。
【図４】実施形態の半導体装置の製造工程を示す図。
【図５】実施形態の半導体装置の製造工程を示す図。
【図６】実施形態の半導体装置の製造工程を示す図。
【図７】実施形態の半導体装置の製造工程を示す図。
【図８】実施形態の半導体装置の製造工程を示す図。
【図９】実施形態の半導体装置の製造工程を示す図。
【図１０】実施形態の半導体装置の製造工程を示す図。
【図１１】実施形態の半導体装置の製造工程を示す図。
【図１２】実施形態の半導体装置の製造工程を示す図。
【図１３】実施形態の、埋め込み絶縁層の形成時における支持体の態様を示す図。
【図１４】従来のＳＯＩ構造の形成時における隙間発生の態様を示す図。
【符号の説明】
【００４０】
１０２…単結晶シリコン基板、１０４…単結晶シリコン層、１０６…支持体穴、１０８…支持体、１１０…空洞部、１１２…単結晶シリコン層表面に生じるシリコン酸化膜、１１３…単結晶シリコン基板表面に生じるシリコン酸化膜、１１６…圧縮応力、１１８…支持体および単結晶シリコン層に加わる力、１２０…隙間、１４２…単結晶シリコン層表面に生じるシリコン酸化膜、１４３…単結晶シリコン基板表面に生じるシリコン酸化膜、１４６…圧縮応力、１４８…支持体および単結晶シリコン層に加わる力、２０２…単結晶シリコン基板、２０４…ＳＯＩ形成領域、２０６…支持体穴形成領域、２０８…ＬＯＣＯＳ領域、３１２…ＬＯＣＯＳ層、３２２…バッファー層、３２４…単結晶シリコンゲルマニウム層、３２６…単結晶シリコン層、３２８…多結晶シリコン層、３３２…支持体穴、３４２…支持体前駆層、３５２…支持体、３７２…空洞部、３８２…埋め込み絶縁層、３８４…シリコン酸化膜、３９２…平坦化絶縁層、４００…半導体装置、４０２…ゲート絶縁膜、４０４…ゲート電極、４０６…ＬＤＤ層、４０８…サイドウォール、４１０…ソース・ドレイン層。
【図１】
2008034425.tif 000003
【図２】
2008034425.tif 000004
【図３】
2008034425.tif 000005
【図４】
2008034425.tif 000006
【図５】
2008034425.tif 000007
【図６】
2008034425.tif 000008
【図７】
2008034425.tif 000009
【図８】
2008034425.tif 000010
【図９】
2008034425.tif 000011
【図１０】
2008034425.tif 000012
【図１１】
2008034425.tif 000013
【図１２】
2008034425.tif 000014
【図１３】
2008034425.tif 000015
【図１４】
2008034425.tif 000016