(57)【要約】【課題】メモリモジュールの負荷変動に関係なく、メモリモジュールに適切な給電を行う。【解決手段】基板(14)に配置されたメモリコンポーネント(16)を備えるメモリモジュールが開示される。本発明の１実施形態では、メモリコンポーネント(16)に電力を供給するために、電力変換器(18)が基板(14)に配置される。本発明の１実施形態では、メモリモジュールは、メモリモジュールをスタック構成をなすように接続するコネクタ(36,54a,54b)を備える。本発明の１実施形態では、３つ以上のメモリバス(30a,30b,30c,30d)が、メモリモジュールのアセンブリをなすメモリにルーティングされる。【選択図】図６
2008176781.tif 000002
【特許請求の範囲】
【請求項１】
システム基板と接続するメモリモジュールであって、
ａ）メモリモジュール基板（１４）と、
ｂ）前記メモリモジュール基板（１４）に配置されるメモリ構成要素（１６）と、
ｃ）前記基板（１４）に配置され、前記メモリ構成要素（１６）に給電するための電力変換器（１８）と、
ｄ）前記メモリモジュール基板（１４）に配置され、前記メモリモジュールを前記システム基板に接続するように構成されたコネクタ（３６、５４ａ）
を備える、メモリモジュール。
【請求項２】
前記メモリモジュールに第２のメモリモジュールを接続するための第２のコネクタ（５４ｂ）をさらに備える、請求項１に記載のメモリモジュール。
【請求項３】
前記メモリモジュールを第２のメモリモジュールに接続するための第２のコネクタ（５４ｂ）をさらに備え、該第２のコネクタ（５４ｂ）は、前記メモリモジュールと前記第２のメモリモジュールが積層構成で接続されるように該メモリモジュールを前記第２のメモリモジュールに接続する、請求項１に記載のメモリモジュール。
【請求項４】
前記メモリモジュール基板に取り付けられた第２のコネクタ（５４ｂ）をさらに備え、前記第２のコネクタ（５４ｂ）は、第２のメモリモジュールコネクタ（５４ａ）と結合するように構成される、請求項１に記載のメモリモジュール。
【請求項５】
前記メモリモジュールを、第２のメモリモジュールに接続するための第２のコネクタ（５４ｂ）をさらに備え、前記コネクタ（５４ｂ）は、前記電力変換器（１８）からの電力が前記第２のメモリモジュールに提供されるように前記メモリモジュールを前記第２のメモリモジュールに接続する、請求項１に記載のメモリモジュール。
【請求項６】
前記メモリモジュールを、第２の電力変換器（１８）を有する第２のメモリモジュールに接続するための第２のコネクタ（５４ｂ）をさらに備え、前記第２のコネクタ（５４ｂ）は、前記第１のメモリモジュールの前記電力変換器（１８）からの電力が前記第２のメモリモジュールに提供されるように前記メモリモジュールを前記第２のメモリモジュールに接続する、請求項１に記載のメモリモジュール。
【請求項７】
前記メモリモジュールを、第３のメモリモジュールに接続される第２のメモリモジュールに接続するための第２のコネクタ（５４ｂ）をさらに備え、該第２のコネクタ（５４ｂ）は、第１のバス（３０ａ）が前記第２のメモリモジュールに提供され、かつ、第２のバス（３０ｃ）が前記第２のメモリモジュールをバイパスすると共に前記第３のメモリモジュールに提供されるように前記メモリモジュールを前記第２のメモリモジュールに接続する、請求項１に記載のメモリモジュール。
【請求項８】
前記メモリ構成要素（１６）はダイナミックランダムアクセスメモリチップを含む、請求項１に記載のメモリモジュール。
【請求項９】
メモリバッファ構成要素（２６）をさらに備え、該メモリバッファ構成要素（２６）は、前記メモリモジュール基板に配置され、これによって、該メモリバッファ構成要素（２６）は前記メモリ構成要素（１６）と通信し、かつ、前記電力変換器（１８）は前記メモリバッファ構成要素（２６）に給電する、請求項１に記載のメモリモジュール。
【請求項１０】
前記第１の電力変換器と前記第２の電力変換器は互いに分離される、請求項６に記載のメモリモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリモジュールに関し、特に、メモリモジュールへの電力供給の経路指定を行う構成に関する。
【背景技術】
【０００２】
複数のメモリモジュールで構成される拡張可能なメモリシステムを有するコンピュータシステムが周知である。通常、メモリモジュールは、マザーボードまたはドータカードに取り付けられた個々のコネクタにプラグインされる。各メモリモジュールのメモリは、一般に、不揮発性ランダムアクセスメモリ（ＲＡＭ）である。不揮発性メモリは、内容の保持に電力を必要とする。通常、メモリモジュールの電力は、マザーボードまたはドータカード上の１つまたは複数の電力変換器によりメモリモジュールに提供される。１つまたは複数の変換器からの電力は、コネクタを通じてメモリモジュールにルーティング（経路指定）される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
通常、各メモリモジュールコネクタ、及び１つまたは複数の電力変換器から各メモリモジュールコネクタへの経路毎に、画定されるインピーダンスは異なる。さらに、各メモリモジュールのメモリの利用度合いによって、それ以外のメモリモジュールの負荷とは関係なく各メモリモジュールの負荷が変動する。その結果として、メモリモジュールに提供される電圧を調整することが難しい。
【課題を解決するための手段】
【０００４】
メモリモジュール、アセンブリ（組立体）、及び複数のメモリモジュールにバスをルーティング（経路指定）する方法が提供される。一実施形態では、メモリモジュール基板と、メモリモジュール基板に配置されるメモリ構成要素と、当該基板に配置され、メモリ構成要素に給電するための電力変換器と、メモリモジュール基板に配置され、メモリモジュールをシステム基板に接続するように構成されたコネクタとを有する、メモリモジュールが提供される。
【実施例】
【０００５】
以下に、本開示全体を通して使用する典型的な用語の定義を挙げる。すべての用語は、それらの単数形及び複数形の両方を各用語の意味として含む。特に明記する場合を除き、すべての用語は、それらの大文字形及び小文字形を各用語の意味として含む。
【０００６】
本明細書において使用する「メモリ」は広義で使用され、コンピュータシステムメモリを含むが、それに限定されない。
【０００７】
本明細書において使用する「基板」は、その上に回路が形成される任意の物理的な支持体を含むが、それに限定されない。
【０００８】
本明細書において使用する「バッファ」は、処理待ちのデータを一時的に保持する任意の電子的記憶要素を含むが、それに限定されない。
【０００９】
本明細書において使用する「処理ユニット」は、データを処理できる任意の電子装置を含むが、それに限定されない。
【００１０】
本明細書において使用する「コンピュータ」または「システム」は、データの記憶、検索、及び処理を行うことができる任意のプログラムされた電子装置、またはプログラム可能な電子装置を含むが、それらに限定されない。
【００１１】
本発明の一実施形態はメモリモジュール１０に関する。メモリモジュールについて、コンピュータシステムを参照して説明する。しかし、メモリモジュールは広範囲の異なる用途に使用することが可能である。開示するメモリモジュールの用途例としては、コンピュータシステム、プリンタ、スキャナ、ファクシミリ機、コピー機、デジタルカメラ、及びデータを処理する他の装置が挙げられるが、それらには限定されない。
【００１２】
図１はメモリモジュール１０を概略的に示す。メモリモジュール１０は、メモリモジュール基板１４、メモリ構成要素（メモリコンポーネントまたはメモリ要素ともいう）１６、及び電力変換器１８を含む。メモリ構成要素１６及び電力変換器１８は基板１４上に配置される。電力変換器１８は、メモリ構成要素に給電する。メモリ構成要素１６は、利用可能な広範囲の異なる種類のメモリのうちの１つまたは複数を含むことができる。例えば、メモリ構成要素１６は、ダイナミックランダムアクセスメモリチップを含むことができる。
【００１３】
図１Ａは、処理ユニット２２及びシステム電源２４を含む、コンピュータシステム等のシステム１２で使用されるメモリモジュール１０を示す。図１Ａに示す例では、基板１４は、電力を電力変換器からメモリ構成要素１６に伝達する導体またはトレース（またはパターン）２０を含むプリント回路基板である。図１Ａに示す例では、情報がメモリ構成要素１６と処理ユニット２２との間でやりとりされる。
【００１４】
図１Ａに示す例では、コンピュータシステム１２の電源２４により、入力電圧が電力変換器１８に提供される。メモリモジュール基板上に取り付けられた電力変換器１８は、入力電圧をメモリモジュール１０の動作電圧に変換する。動作電圧は、プリント回路基板上のトレース２０によりメモリ構成要素に提供される。電源を、メモリモジュールの電力要件に合うように構成することができる。メモリ構成要素１６に印加される電圧を、正確に調整することができる。
【００１５】
図２は、基板１４、メモリ構成要素１６、メモリバッファ構成要素（メモリバッファコンポーネントともいう）２６、及び電力変換器１８を含むメモリモジュール１０の一例を示す。メモリ構成要素１６、メモリバッファ構成要素２６、及び電力変換器１８は、基板１４上に配置される。メモリバッファ構成要素２６は、メモリ構成要素１６と通信する。電力変換器１８は、電力をメモリ構成要素１６及びメモリバッファ構成要素２６に提供する。
【００１６】
図３は、図２に示したメモリモジュール１０を複数個、メモリバス３０により処理ユニット２２に直列接続したものを示す。処理ユニットを、コンピュータの中央演算処理装置とすることも、または、別個のメモリコントローラとすることもできる。メモリバッファ構成要素２６ａ、２６ｂ、２６ｃ、２６ｄは直列接続される。処理ユニット２２とメモリモジュール１０との間の信号伝達（シグナリング）は、ポイントツーポイント方式である。すなわち、処理ユニットからメモリモジュール１０ｄへの信号は、バッファ構成要素２６ａに送信され、バッファ構成要素２６ａはその信号をバッファ構成要素２６ｂに送信し、バッファ構成要素２６ｂはその信号をバッファ構成要素２６ｃに送信し、バッファ構成要素２６ｃはその信号をバッファ構成要素２６ｄに送信し、バッファ構成要素２６ｄはその信号をメモリ構成要素に伝達する。メモリ構成要素から処理ユニット２２への信号伝達（シグナリング）も同じ方法で行われる。
【００１７】
図２及び図３に示す例では、バッファ構成要素２６を、アドバンスドメモリバッファ（ＡＭＢ）構成要素とすることができ、メモリ構成要素を、１つまたは複数のダイナミックランダムアクセスメモリ（ＤＲＡＭ）構成要素とすることができる。許容可能なＡＭＢ構成要素の一例が、ＮＥＣから型番ｕＰＤ７２０９００で入手可能である。許容可能なＤＲＡＭ構成要素の一例は、Ｓａｍｓｕｎｇから型番Ｋ４Ｔ１Ｇ０４４ＱＡ−ＺＣＤ６で入手可能である。一実施形態では、メモリモジュール１０は、集積電力変換器（または一体型電力変換器）１８を含む完全バッファ型デュアルインラインメモリモジュール（fully buffered dual inline memory module（dual inline memory module：ＤＩＭＭ））である。
【００１８】
図４は、積層構成（積み重ねられた構成のこと）でコネクタ３６により接続された２つのメモリモジュール１０ａ、１０ｂの一例を示す。図４に示す例では、各メモリモジュールはメモリ構成要素１６ａ、１６ｂ、バッファ構成要素２６ａ、２６ｂ、及び電力変換器または電圧レギュレータ１８ａ、１８ｂを含む。図４の例では、メモリバス３０はコネクタ３６を通じて積層されたメモリモジュールのメモリ構成要素１６ａ、１６ｂを接続するようにルーティング（経路指定）される。例えば、バッファ構成要素２６ａ、２６ｂを、コネクタ３６を通じてルーティングされたメモリバスにより直列接続することができる。電力変換器１８ａは、メモリモジュール１０ａに供給された入力電圧を第１のメモリモジュール動作電圧に変換し、電力変換器１８ｂは、メモリモジュール１０ｂに供給された入力電圧を第２のメモリモジュール動作電圧に変換する。第１のメモリモジュール動作電圧と第２のメモリモジュール動作電圧は、同じ電圧に設定することができる。例えば、メモリモジュール１０ａ、１０ｂが略同一である場合、通常、動作電圧も同じになる。メモリモジュールが異なる場合、動作電圧は異なり得る。電力変換器１８ａ、１８ｂを、電気的に絶縁することができ、または、電気的に結合することができる。電力変換器１８ａ、１８ｂが電気的に結合される場合、電力バス４０がコネクタ３６を通じてルーティングされる。電力バス４０は、電力を電力変換器１８ａからメモリモジュール１０ｂに伝達すると共に、電力を電力変換器１８ｂからメモリモジュール１０ａに伝達する。第１のメモリモジュール動作電圧と第２のメモリモジュール動作電圧は、電力バス４０により結合される。一実施形態では、各電力変換器は、電力変換器のうちの１つが故障した場合に両方のメモリモジュール１０ａ、１０ｂを動作させるのに十分な電力を提供するように構成される。電力バス４０は、電力変換器１８ａ、１８ｂが電気的に絶縁されている実施形態には含まれない。
【００１９】
図５は、２つのメモリモジュール１０ａ、１０ｂが信号コネクタ４２及び電力コネクタ４４により積層構成で接続されている一例を示す。メモリバス３０が、積層されたメモリモジュールのメモリ構成要素１６ａ、１６ｂを接続するように信号コネクタ４２を通じてルーティングされる。電力バス４０が、電力変換器１８ａ、１８ｂを電気的に結合するように電力コネクタ４４を通じてルーティングされる。
【００２０】
図６は、システム基板５１に接続されたメモリモジュール１０ａ、１０ｂの積層アセンブリ５０の一例を示す。システム基板５１を、コンピュータシステムのマザーボードとすることもできるし、マザーボードにプラグインされるドータカードとすることもできる。３つ以上のバスが、アセンブリ（組立体）を通じてシステム基板５１からルーティングされる。メモリ構成要素１６は、各メモリモジュール基板１４の第１の側５２ａ及び第２の側５２ｂに取り付けられる（実装される）。各メモリモジュールは、第１の基板側５２ａに取り付けられる第１のコネクタ５４ａ及び第２の基板側５２ｂに取り付けられる第２のコネクタ５４ｂを含む。メモリモジュール１０ａの第２のコネクタ５４ｂは、メモリモジュール１０ｂの第１のコネクタ５４ａに接続される。メモリモジュール１０ｂの第２のコネクタ５４ｂは基板コネクタ５６に接続されて、積層されたメモリモジュールアセンブリ５０をシステム基板５１に接続する。第１のメモリバス３０ａ及び第２のメモリバス３０ｂが、メモリモジュール１０ａのメモリ構成要素にルーティングされ、第３のメモリバス３０ｃ及び第４のメモリバス３０ｄがメモリモジュール１０ｂのメモリ構成要素にルーティングされる。一実施形態では、メモリモジュール１０ａ、１０ｂはそれぞれ、集積電力変換器を含む（図４及び図５参照）。一実施形態では、メモリモジュール１０ａ、１０ｂは集積電力変換器を含まず、積層されたアセンブリに印加される電圧は、システム基板５１に取り付けられた別個の電力変換器２４により調整される。
【００２１】
図７は、複数のバス３０をルーティングするメモリモジュール１０の一例を示す。メモリ構成要素１６が、メモリモジュール基板１４の第１の側５２ａ及び第２の側５２ｂに取り付けられる。メモリモジュール１０は、第１の基板側５２ａに取り付けられた第１のコネクタ５４ａ及び第２の基板側５２ｂに取り付けられた第２のコネクタ５４ｂを含む。第１のバス３０ａがメモリモジュール１０のメモリ構成要素にルーティングされ、第２のバス３０ｂが、メモリモジュールのメモリ構成要素をバイパスする。メモリモジュールを通じてさらなるバスをルーティングすることができる。例えば、第３のバス及び第４のバス（図示せず）は、中心線６４に関する第１のバス３０ａ及び第２のバス３０ｂの鏡像であってもよい。
【００２２】
図８は、メモリモジュールの積層アセンブリ５０を形成するように接続された複数のメモリモジュールを示す。第１のバス３０ａは第１のメモリモジュール１０ａにルーティングされ、第２のメモリモジュール１０ｂをバイパスし、第３のメモリモジュール１０ｃにルーティングされ、第４のメモリモジュール１０ｄをバイパスし、第４のメモリモジュール上に積層されたメモリモジュールに接続されるように位置決めされる。第２のバス３０ｂは、第１のメモリモジュール１０ａをバイパスし、第２のメモリモジュール１０ｂにルーティングされ、第３のメモリモジュール１０ｃをバイパスし、第４のメモリモジュール１０ｄにルーティングされる。コネクタは、バスがメモリモジュールに正しくルーティングされることを保証する。第３のバス及び第４のバス（図示せず）が含まれる一実施形態では、第３のバス及び第４のバスは、中心線６４を中心にした第１のバス３０ａ及び第２のバス３０ｂの鏡像である。この例では、第１のバスと同様に第３のバスが第１のメモリモジュール及び第３のメモリモジュールにルーティングされ、第４のバスは、第２のバスと同様に第２のメモリモジュール及び第４のメモリモジュールにルーティングされる。図８に示す例では、第１のメモリモジュール１０ａのメモリは、第２のメモリモジュール１０ｂにルーティングされるバス（複数可）から分離される。一実施形態では、図８に示すメモリモジュール１０ａ、１０ｂ、１０ｃ、１０ｄはそれぞれ、集積電力変換器１８を含む（図４、図５、及び図１５参照）。一実施形態では、メモリモジュール１０ａ、１０ｂ、１０ｃ、１０ｄは集積電力変換器を含まず、積層アセンブリに印加される電圧は個別の電力変換器により調整される。メモリモジュールが集積電力変換器を含む場合は、電力変換器を結合することができる。電力変換器が結合される場合、電力変換器の一つが故障した場合に、動作している電力変換器がすべてのメモリモジュールにより加えられる負荷に対処できるように電力変換器を構成することができる。一実施形態では、故障した電力変換器を使用しているメモリモジュールに電力を提供するために予備の電力変換器７０が設けられる。
【００２３】
図９及び図１０は、２つのバス３０ａ、３０ｂがバッファ構成要素２６を含むメモリモジュールの積層アセンブリ５０を通じてルーティングされる一実施形態を示す。バッファ構成要素２６ａ、２６ｂ、２６ｃ、２６ｄ、２６ｅ、２６ｆ、２６ｇ、２６ｈは、図９において概略的に示されている。バッファ構成要素２６ａ、２６ｂ、２６ｃ、２６ｄ、２６ｅ、２６ｆ、２６ｇ、２６ｈは、メモリモジュール基板１４上に配置される。各バッファ構成要素２６ａ、２６ｂ、２６ｃ、２６ｄ、２６ｅ、２６ｆ、２６ｇ、２６ｈは、第１のバスインタフェース７２及び第２のバスインタフェース７４並びにメモリインタフェース７６を含む。バッファ構成要素２６ａ、２６ｂ、２６ｃ、２６ｄ及び関連するメモリ構成要素１６ａは、第１のバス３０ａに接続される。図９及び図１０を参照すると、第１のバス３０ａは、処理ユニット２２からバッファ構成要素２６ａの第１のバスインタフェース７２にルーティングされる。バッファ構成要素２６ａ、２６ｂ、２６ｃ、２６ｄのバスインタフェース７２、７４は直列接続される。メモリ構成要素１６ａは、バッファ構成要素２６ａ、２６ｂ、２６ｃ、２６ｄのメモリインタフェース７６に接続される。バッファ構成要素２６ｅ、２６ｆ、２６ｇ、２６ｈ及び関連するメモリ構成要素１６ａは、第２のバス３０ｂに接続される。第２のバス３０ｂは、処理ユニット２２からバッファ構成要素２６ｅの第１のバスインタフェース７２にルーティングされる。バッファ構成要素２６ｅ、２６ｆ、２６ｇ、２６ｈのバスインタフェース７２、７４は直列接続される。メモリ構成要素１６ｂは、バッファ構成要素２６ｅ、２６ｆ、２６ｇ、２６ｈのメモリインタフェース７６に接続される。コネクタは、バスがバッファ構成要素に正しくルーティングされることを保証する。
【００２４】
図１０を参照すると、処理ユニット２２とメモリモジュール１０との間の信号伝達（シグナリング）はポイントツーポイント方式である。信号は、バス３０ａを介して処理ユニット２２とバッファ構成要素２６ａ、２６ｂ、２６ｃ、２６ｄとの間で直列に伝達される。各バッファ構成要素２６ａ、２６ｂ、２６ｃ、２６ｄはそれぞれのメモリ構成要素と通信して、プロセッサ２２とそれらのメモリ構成要素との間にリンクを提供する。信号は、バス３０ｂを介して処理ユニット２２とバッファ構成要素２６ｅ、２６ｆ、２６ｇ、２６ｈとの間で直列に伝達される。各バッファ構成要素２６ｅ、２６ｆ、２６ｇ、２６ｈはそれぞれのメモリ構成要素と通信して、プロセッサとメモリ構成要素との間にリンクを提供する。追加のメモリモジュール１０を積層アセンブリに接続することが可能である。この接続によって、２つのバス３０ａ、３０ｂが任意の追加のメモリモジュールにルーティングされる。
【００２５】
図１１及び図１２は、４つのバス３０ａ、３０ｂ、３０ｃ、３０ｄが、１つまたは複数のバッファ構成要素２６を含むメモリモジュール１０の積層アセンブリ５０を通じてルーティングされる一実施形態を示す。図１１には、図面を簡略化するためにバス３０ａ及び３０ｂのルーティングのみを示している。バス３０ｃ及び３０ｄは、この例示的な実施形態ではバス３０ａ及び３０ｂの鏡像である。バッファ構成要素２６ａ、２６ｂ、２６ｃ、２６ｄ、２６ｅ、２６ｆ、２６ｇ、２６ｈは、第１のバスインタフェース７２及び第２のバスインタフェース７４並びにメモリインタフェース７６を含む。図１１に示す実施形態では、バッファ構成要素２６ａ、２６ｃ及び関連するメモリ構成要素は、第１のバス３０ａに直列接続される。バッファ構成要素２６ｂ、２６ｄは、第２のバス３０ｂに直列接続される。バッファ構成要素２６ｅ、２６ｇは、第３のバス３０ｃに直列接続される。バッファ構成要素２６ｆ、２６ｈは、第４のバス３０ｄに直列接続される。各バッファ構成要素２６ａ、２６ｂ、２６ｃ、２６ｄ、２６ｅ、２６ｆ、２６ｇ、２６ｈはそれぞれのメモリ構成要素１６と通信して、プロセッサ２２とメモリ構成要素１６との間にリンクを提供する。追加のメモリモジュール１０を積層アセンブリに接続することができる。この接続によって、４つのバス３０ａ、３０ｂ、３０ｃ、３０ｄが任意の追加のメモリモジュールにルーティングされる。
【００２６】
図１３及び図１４は、メモリモジュール１０の一例を示す。図１３は、メモリモジュール１０の第１の側を示す斜視図である。図１４は、メモリモジュールの第２の側を示す斜視図である。メモリモジュールは、基板１４、第１のメモリバッファ構成要素２６ａ、第２のメモリバッファ構成要素２６ｂ、メモリ構成要素の第１のアレイ１０２、メモリ構成要素の第２のアレイ１０４、電圧レギュレータ１８、第１の信号コネクタ１０６、第２の信号コネクタ１０８、第１の電力コネクタ１１０、及び第２の電力コネクタ１１２を含む。図１３及び図１４に示す例では、基板１４は構成要素取付面（取付面は実装面ともいう。以下同じ）１１４ａ、１１４ｂを含む。第１のメモリバッファ構成要素２６ａ、第２のメモリバッファ構成要素２６ｂ、電圧レギュレータ１８、第１の信号コネクタ１０６、及び第１の電力コネクタ１１０は、構成要素取付面１１４ａに取り付けられる。第２の信号コネクタ１０８及び第２の電力コネクタ１１２は、第２の構成要素取付面１１４ｂに取り付けられる。メモリ構成要素の第１のアレイ１０２は、第１の取付面１１４ａに配置されたメモリ構成要素の行１１８及び第２の取付面１１４ｂに配置されたメモリ構成要素の行１２０を含む。メモリ構成要素の第１のアレイ１０２は、第１のメモリバッファ構成要素２６ａを通じてメモリバスに結合される。メモリ構成要素の第２のアレイ１０４は、第１の取付面１１４ａに配置されたメモリ構成要素の行１２２及び第２の取付面１１４ｂに配置されたメモリ構成要素の行１２４を含む。メモリ構成要素の第１のアレイ１０２は、第１のメモリバッファ構成要素２６ａを通じてメモリバスに結合される。例示的な実施形態では、バッファ構成要素２６ａ、２６ｂはＡＭＢチップであり、メモリアレイ１０２、１０４を構成するメモリ構成要素はＤＲＡＭチップである。電圧レギュレータ１８は、第１の電力コネクタ１１０を通じて入力電圧を受け取る。電圧レギュレータは、入力電圧をメモリモジュール１０の動作電圧に変換し、その動作電圧をバッファ構成要素２６ａ、２６ｂ並びにメモリモジュールの第１のアレイ１０２及び第２のアレイ１０４に提供する。第１の信号コネクタ１０６はメスコネクタであり、第２の信号コネクタ１０８は、信号コネクタ１０６と略同じコネクタと結合する（または、はめ合う）ように構成されたオスコネクタである。一実施形態では、第１の信号コネクタはオスコネクタであり、第２の信号コネクタはメスコネクタである。信号コネクタ１０６、１０８は、複数のメモリモジュールを積層構成で相互接続するように構成される。信号コネクタ１０６、１０８は、１つまたは複数のバス３０をメモリモジュールにルーティングする（図６〜図９参照）。
【００２７】
図１３及び図１４に示す例では、第１の電力コネクタ１１０はメスコネクタであり、第２の電力コネクタ１１２は、電力コネクタ１１０と略同じコネクタと結合するように構成されたオスコネクタである。一実施形態では、第１の電力コネクタはオスコネクタであり、第２の電力コネクタはメスコネクタである。電力コネクタ１１０、１１２は、複数のメモリモジュールを積層構成で相互接続するように構成される。電力コネクタ１１０、１１２は、入力電圧を電圧レギュレータにルーティングする。一実施形態では、電力コネクタ１１０、１１２は、相互接続されたメモリモジュールの電圧レギュレータの出力にも結合される。
【００２８】
図１５は、図１３及び図１４に示したメモリモジュールの４つが積層構成で接続されたアセンブリ５０を示す。４つのメモリモジュール１０ａ、１０ｂ、１０ｃ、１０ｄが積層されるが、任意の数のメモリモジュールを組み立て可能であることは明らかであろう。メモリモジュール１０ａ、１０ｂ、１０ｃ、１０ｄの信号コネクタ１０６、１０８及び電力コネクタ１１０、１１２が接続されて、積層アセンブリ５０を形成する。１つまたは複数のバス３０が信号コネクタ１０６、１０８を通じてメモリモジュールにルーティングされる（図６〜図９参照）。入力電圧は、電力コネクタを通じて各電圧レギュレータにルーティングされる。一実施形態では、各電圧レギュレータにより出力される動作電圧は、他のメモリモジュールから分離される。
【００２９】
一実施形態では、各メモリモジュールにより出力される動作電圧は、電力コネクタ１１０、１１２を通じて他のメモリモジュールに提供される。図１５に示す例では、電圧レギュレータを、３つの電圧変換器が４つのメモリモジュールに給電するための能力（または容量）を有するような大きさにすることができる。電圧レギュレータのうちの１つが故障した場合、残りの３つの電圧レギュレータはなお、メモリモジュールのアセンブリ５０を動作させるのに十分な電力を提供することができる。別の実施形態では、電圧レギュレータのうちの１つが故障した場合、周辺の電圧レギュレータが、メモリモジュールのアセンブリ５０に、電力コネクタ１１０、１１２を通じて動作電圧における電力を与える。
【００３０】
本発明は、基板(14)に配置されたメモリコンポーネント(16)を備えるメモリモジュールに関する。本発明の１実施形態では、メモリコンポーネント(16)に電力を供給するために、電力変換器(18)が基板(14)に配置される。本発明の１実施形態では、メモリモジュールは、メモリモジュールをスタック構成をなすように接続するコネクタ(36,54a,54b)を備える。本発明の１実施形態では、３つ以上のメモリバス(30a,30b,30c,30d)が、メモリモジュールのアセンブリをなすメモリにルーティングされる。
【００３１】
本発明の実施形態を説明することによって本発明を例示的に説明し、いくつかの実施形態についてかなり詳細に説明したが、本出願人は、添付の特許請求の範囲をそのような細部に限定することを意図していない。さらなる利点及び変更が当業者には容易に明らかになろう。したがって、本発明は、本発明のより広い態様において、図示し、説明した特定の細部、代表的な装置、及び説明のための例に限定されない。それゆえ、そのような細部から逸脱したものも、本出願人よる一般的発明概念の思想または範囲内のものとなりうる。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態によるメモリモジュールの概略図である。
【図１Ａ】コンピュータシステム内のメモリモジュールの概略図である。
【図２】本発明の一実施形態によるメモリモジュールの概略図である。
【図３】本発明の一実施形態による、メモリバスにより接続されたメモリモジュールの概略図である。
【図４】本発明の一実施形態によるメモリモジュールの積層アセンブリの立面図である。
【図５】本発明の一実施形態によるメモリモジュールの積層アセンブリの立面図である。
【図６】本発明の一実施形態によるメモリモジュールの積層アセンブリの立面図である。
【図７】本発明の一実施形態によるメモリモジュールの立面図である。
【図８】本発明の一実施形態によるメモリモジュールの積層アセンブリの立面図である。
【図９】本発明の一実施形態によるメモリモジュールの積層アセンブリの立面図である。
【図１０】図１０の実施形態におけるメモリバスルーティングの概略図である。
【図１１】本発明の一実施形態によるメモリモジュールの積層アセンブリの立面図である。
【図１２】図１０の実施形態におけるメモリバスルーティングの概略図である。
【図１３】本発明の一実施形態によるメモリモジュールの上側を示す斜視図である。
【図１４】本発明の一実施形態によるメモリモジュールの下側を示す斜視図である。
【図１５】本発明の一実施形態によるメモリモジュールの積層アセンブリの斜視図である。
【符号の説明】
【００３３】
１４  メモリモジュール基板
１６  メモリ要素
１８  電力変換器
３６、５４ａ、５４ｂ  コネクタ
【図１】
2008176781.tif 000003
【図１Ａ】
2008176781.tif 000004
【図２】
2008176781.tif 000005
【図３】
2008176781.tif 000006
【図４】
2008176781.tif 000007
【図５】
2008176781.tif 000008
【図６】
2008176781.tif 000009
【図７】
2008176781.tif 000010
【図８】
2008176781.tif 000011
【図９】
2008176781.tif 000012
【図１０】
2008176781.tif 000013
【図１１】
2008176781.tif 000014
【図１２】
2008176781.tif 000015
【図１３】
2008176781.tif 000016
【図１４】
2008176781.tif 000017
【図１５】
2008176781.tif 000018