(57)【要約】【課題】最小保持時間が他の負荷およびバッテリ電圧の状態に依存しないホールド回路を提供する。【解決手段】給電電圧端子と共通のスイッチングポイントとのあいだにこれらを分離可能なスイッチング素子が配置されている。【選択図】図２
2008081114.tif 000002
【特許請求の範囲】
【請求項１】
車両エレクトロニクスのＫＬ１５＿ＯＮ端子のステータスによって車両へのアクセスを制御する制御装置であって、
電圧源（Ｃ２）と、給電電圧の印加される少なくとも１つの給電電圧端子（ＶＣＣ）と、ホールド回路（ＤＦ）とを有し、
該ホールド回路は、前記電圧源（Ｃ２）での電圧が設定値を下回らないかぎり、前記電圧源（Ｃ２）と前記給電電圧端子（ＶＣＣ）とを共通のスイッチングポイント（Ｐ）において接続してＫＬ１５＿ＯＮ端子のオンステータスを保持する
制御装置において、
前記給電電圧端子（ＶＣＣ）と前記共通のスイッチングポイント（Ｐ）とのあいだに該給電電圧端子（ＶＣＣ）と該共通のスイッチングポイント（Ｐ）とを分離可能なスイッチング素子（Ｍ１）が配置されている
ことを特徴とする制御装置。
【請求項２】
前記電圧源はバッファコンデンサ（Ｃ２）である、請求項１記載の装置。
【請求項３】
前記バッファコンデンサは定格電圧４Ｖ〜６Ｖ，例えば定格電圧５Ｖに対して構成されている、請求項２記載の装置。
【請求項４】
前記電圧源は蓄電池である、請求項１記載の装置。
【請求項５】
前記スイッチング素子（Ｍ１）は外部からのリセット信号によって駆動制御されるＭＯＳＦＥＴである、請求項１から４までのいずれか１項記載の装置。
【請求項６】
前記ホールド回路はＤ型フリップフロップ（ＤＦ）である、請求項１から５までのいずれか１項記載の装置。
【請求項７】
前記ホールド回路は専ら２つのバイポーラトランジスタ（Ｔ１，Ｔ２）および複数の抵抗（Ｒ１〜Ｒ５）によって形成されている、請求項１から５までのいずれか１項記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両エレクトロニクスのＫＬ１５＿ＯＮ端子のステータスによって車両へのアクセスを制御する制御装置であって、電圧源と、給電電圧の印加される少なくとも１つの給電電圧端子と、ホールド回路とを有し、このホールド回路は、電圧源での電圧が設定値を下回らないかぎり、電圧源と給電電圧端子とを共通のスイッチングポイントにおいて接続してＫＬ１５＿ＯＮ端子のオンステータスを保持する制御装置に関する。
【背景技術】
【０００２】
所定の状況においては、バッテリ電圧が欠落しても、ＫＬ１５＿ＯＮ端子のハードウェアステータスすなわち点火ステータスを一定時間にわたって保持しなければならない。これは例えば短時間だけバッテリ電圧が欠落しても車両の内燃機関が停止しないように制御するケースである。
【０００３】
車両の制御装置は例えばバッテリ電圧が５．５Ｖを下回るとバッテリ電圧の欠落を判別する。しかし電圧の欠落が確認された後も、ＫＬ１５＿ＯＮ端子のハードウェアステータスは最小保持時間ｔｈ＿ｍｉｎにわたって保持されなければならない。バッテリ電圧Ｕｂが５．５Ｖ未満になると、制御装置およびマイクロコントローラはハードウェアリセットステータスに入る。リセットは給電電圧０から最小給電電圧ＶＣＣ＿ｍｉｎまでの範囲にあるとき行われる。
【０００４】
図１には、上述の制御装置において用いられる、個別の素子によって実現されたホールド回路の回路図が示されている。ＫＬ１５＿ＯＮ端子のオンによって生じた電流はバッファコンデンサＣ１に引き取られる。バッファコンデンサＣ１は第１のダイオードＤ１を介して例えば０Ｖ〜２８Ｖのバッテリ電圧源に相応するＫＬ３０Ｌ端子に接続されている。この線路を介してバッファコンデンサＣ１にバッテリ電圧Ｕｂが供給されるのである。この線路に並列にバッファコンデンサＣ１はダイオードＤ２を介してマイクロコントローラ、論理回路および付加回路のための電圧源に相応するＶＣＣ端子に接続されている。ＶＣＣ端子を介してバッファコンデンサＣ１には論理給電電圧５Ｖが供給される。こうしてバッファコンデンサＣ１は冗長給電電圧を受け取る。
【０００５】
バッファコンデンサＣ１からＫＬ１５＿ＯＮ端子へ流れる電流はＰＮＰトランジスタＴ１を介して制御される。このためにバッファコンデンサＣ１および第１のダイオードＤ１および第２のダイオードＤ２のカソードはＰＮＰトランジスタＴ１のエミッタに接続されており、ＫＬ１５＿ＯＮ端子はＰＮＰトランジスタＴ１のコレクタに接続されている。
【０００６】
ホールド回路は外部からのＳＥＴ命令またはＣＬＲ命令によって駆動される。このためにＰＮＰトランジスタＴ１のベースは第１の抵抗Ｒ１を介してＰＮＰトランジスタＴ１のエミッタに接続されている。さらにＰＮＰトランジスタＴ１のベースは第２の抵抗Ｒ２を介してＮＰＮトランジスタＴ２のコレクタに接続されている。ＮＰＮトランジスタＴ２のエミッタはアースに置かれている。第３の抵抗Ｒ３および第４の抵抗Ｒ４から成る分圧器はＮＰＮトランジスタＴ２のベースに対するＫＥ入力端子の電圧を分圧する。ＫＥ入力端子にはマイクロコントローラからパルスの形態のＳＥＴ命令およびＣＬＲ命令が印加される。電位を伝達するために、ＫＬ１５＿ＯＮ端子は第５の抵抗Ｒ５を介してＫＥ入力端子に接続されている。
【０００７】
ＫＬ１５＿ＯＮ端子のハードウェアステータスを保持するために、正のパルスの形態のＳＥＴ命令がＫＥ入力端子に印加され、そこでの電位が短時間だけハイレベルへ上昇される。これに応じてＮＰＮトランジスタＴ２およびＰＮＰトランジスタＴ１が開放される。ＫＬ１５＿ＯＮ端子はバッファコンデンサＣ１の高電位まで引き上げられ、ＮＰＮトランジスタＴ２は開放されたままとどまる。第５の抵抗Ｒ５を介したフィードバックにより回路の自己保持が行われる。電流はバッファコンデンサＣ１からＰＮＰトランジスタＴ１を通ってＫＬ１５＿ＯＮ端子へ流れる。
【０００８】
アースへのローレベルの短時間のパルスの形態のＣＬＲ命令により、ＮＰＮトランジスタＴ２およびＰＮＰトランジスタＴ１は遮断される。これによりバッファコンデンサＣ１からの電流の流れは遮断される。
【０００９】
バッテリ電圧の欠落とは、ＣＬＲ命令による自己保持が能動的に阻止されないときに、バッファコンデンサＣ１での電圧ひいてはＮＰＮトランジスタＴ２のベース‐コレクタ電圧Ｕｂｅが設定されたレベルを下回って低下することに相応する。これによりＮＰＮトランジスタＴ２およびＰＮＰトランジスタＴ１が遮断される。
【００１０】
給電電圧ＶＣＣは定格駆動においては５Ｖである。給電電圧ＶＣＣが４．８Ｖを下回り、かつ、ＫＬ３０Ｌ端子でのバッテリ電圧Ｕｂが５．５Ｖを下回ると、制御装置のリセットが行われる。
【００１１】
図１のホールド回路の欠点は、最小保持時間ｔｈ＿ｍｉｎがバッファコンデンサＣ１からの電流に依存するため、ＶＣＣ電源網の他の負荷の影響を直接に受けてしまうということである。しかもバッファコンデンサＣ１の電圧耐性も電源網によって制限される。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
したがって、本発明の課題は、最小保持時間が他の負荷およびバッテリ電圧の状態に依存しないホールド回路を提供することである。
【課題を解決するための手段】
【００１３】
この課題は、本発明の制御装置において、給電電圧端子と共通のスイッチングポイントとのあいだにこれらを分離可能なスイッチング素子が配置されている構成により解決される。
【発明を実施するための最良の形態】
【００１４】
有利には、最小保持時間がＶＣＣ電源網に依存しなくなる。また、装置の通常モードでの給電電圧はＶＣＣ電源網によって供給され、ホールド回路はバッテリ電圧から独立に動作可能となる。
【００１５】
有利には、電圧源はＶＣＣ電源網から給電されるバッファコンデンサである。
【００１６】
特に有利には、装置の給電電圧がバッファコンデンサの定格電圧に相応する場合、この定格電圧は４Ｖ〜６Ｖ、特には５Ｖである。これにより高価な３５Ｖ電源網用のコンデンサは必要なくなるので、コストの点で有利である。
【００１７】
電圧源ＶＣＣ，ＶＣＣ＿２は蓄電池または他の相応のデバイスにより実現することができる。ただし一般にこれらは単純なバッファコンデンサより高価である。
【００１８】
本発明の装置において給電電圧端子と共通の回路点とのあいだに配置されるスイッチング素子は、外部で形成されたＲＥＳＥＴ信号によって駆動されるＭＯＳＦＥＴである。ＲＥＳＥＴ信号はホールド回路のトリガ信号であり、これにより保持時間の開始時点が明確に定義される。
【００１９】
本発明の装置のホールド回路はＤ型フリップフロップにより実現することができる。この種のＤ型フリップフロップは規格に準拠した標準素子であって容易に入手可能である。
【００２０】
これに代えて、本発明の装置のホールド回路を個別の素子、特に２つのバイポーラトランジスタおよび複数の抵抗から形成することもできる。図１に示されているようなこうした回路は個別にコンフィグレーションすることができる。
【実施例】
【００２１】
以下に本発明を図示の実施例に則して詳細に説明する。実施例は説明のための例示であり、本発明はこれに限定されない。
【００２２】
ＫＬ１５＿ＯＮ端子のハードウェアステータスすなわち点火ステータスは最小保持時間ｔｈ＿ｍｉｎにわたって保持されるが、このときマイクロコントローラは必ずしもアクティブであるとはかぎらず、ＲＥＳＥＴレベルすなわちローレベルとなっていることもある。こうした状態は例えば給電電圧ＶＣＣが設定しきい値を下回って低下する場合に生じる。
【００２３】
本発明によれば、車両へのアクセスを制御するための制御装置に図２の回路図に示されているような回路が設けられ、新たな給電電圧ＶＣＣ＿２が形成される。当該の新たな給電電圧ＶＣＣ＿２はホールド回路のバッファコンデンサＣ２の電圧に相応する。
【００２４】
バッファコンデンサＣ２および給電電圧ＶＣＣ＿２の取り出し点ＰはｐチャネルＭＯＳＦＥＴＭ１のドレイン‐ソース区間を介してＶＣＣ端子へ接続されている。当該のドレイン‐ソース区間に対して並列に第１のダイオードＤ１がＶＣＣ端子側をアノードとして接続されている。ｐチャネルＭＯＳＦＥＴＭ１のゲートはｎチャネルＭＯＳＦＥＴＭ２のドレイン‐ソース区間を介してアースへ置かれている。当該のドレイン‐ソース区間に対して並列に第２のダイオードＤ２がアース側をアノードとして接続されている。ｎチャネルＭＯＳＦＥＴＭ２のゲートは第６の抵抗Ｒ６を介してＲＥＳＥＴ端子に結合されている。
【００２５】
論理回路およびマイクロコントローラに対する給電電圧ＶＣＣ（典型的には５Ｖ）から、図３に示されているＫＬ１５＿ＯＮ端子用のフリップフロップに対して新たな給電電圧ＶＣＣ＿２が形成される。
【００２６】
図３の実施例によれば、Ｄ型フリップフロップＤＦにより端子信号ＫＬ１５＿ＯＮが形成される。このＤ型フリップフロップＤＦはアースに接続されたＧＮＤ供給入力側、ＶＣＣ＿２給電端子とバッファコンデンサＣ３とに接続されアースに対して保護されたＶＣＣＥ供給入力側、および、第７の抵抗Ｒ７を介して同様にＶＣＣ＿２給電電圧に接続されたＰＲＥ入力側を有する。またＰＲＥ入力側はＫ１端子にも接続されており、ここからＳＥＴ命令が入力される。
【００２７】
Ｄ型フリップフロップのＤ入力側およびＣＬＫ入力側はアースに置かれている。Ｄ型フリップフロップのＣＬＥＡＲ入力側はＫ２端子に接続されており、ここからローレベルのＣＬＥＡＲ命令が入力される。Ｄ型フリップフロップの正の出力側ＱＰＯＳはＫＬ１５＿ＯＮ端子に接続されている。この回路では、ＳＥＴ命令が印加されると、出力側のＫＬ１５＿ＯＮ端子がハイレベルへセットされる（ＳＥＴ＝１のときＫＬ１５＿ＯＮ＝１となる）。これに対してパルスの形態のＣＬＲ命令がＤ型フリップフロップのＣＬＥＡＲ入力側へ印加されると、ＫＬ１５＿ＯＮ端子はローレベルへセットされる（ＣＬＲ＝１のときＫＬ１５＿ＯＮ＝０となる）。
【００２８】
充分な電圧が印加されて点火がオンとなる通常の駆動状態ではＫＬ１５＿ＯＮ端子はハイレベルすなわちＫＬ１５＿ＯＮ＝１となっている。Ｋ１端子およびＫ２端子の入力レベルはＳＥＴ＝ＣＬＲ＝１である。その場合、図２の回路のＲＥＳＥＴ端子も同様にハイレベルすなわちＲＥＳＥＴ＝１となる。このとき新たな電圧はＶＣＣ＿２〜ＶＣＣ−０．１Ｖとなる。
【００２９】
電圧が所定の限界値を下回ると、電圧監視回路がＲＥＳＥＴ信号を出力する。この場合、ＫＬ１５＿ＯＮ端子のステータスＫＬ１５＿ＯＮ＝１を最小保持時間ｔｈ＿ｍｉｎにわたって保持しなければならない。このステータスはバッファコンデンサＣ２の充電状態により所定の時間にわたって保持される。なぜならバッファコンデンサＣ２はＤ型フリップフロップＤＦおよび信号ＫＬ１５＿ＯＮに必要なエネルギを得ているからである。
【００３０】
図２によれば、ホールド回路はＲＥＳＥＴ命令ＲＥＳＥＴ＝０により作動される。当該の作動信号はＫＬ１５＿ＯＮ端子のステータスの保持を開始した時点を一義的に定義するトリガ信号としても用いられる。
【００３１】
ＭＯＳＦＥＴＭ１によりホールド回路はＶＣＣ端子から分離される。この分離は、特に、給電電圧が充分に高くＲＥＳＥＴ命令の印加されない通常動作から、ＲＥＳＥＴステータスへの移行時およびＲＥＳＥＴステータスの最中に重要である。こうして保持時間は給電電圧ＶＣＣの印加される他の負荷には依存しなくなる。バッファコンデンサＣ２のみがホールド回路に関連する。このため、バッファコンデンサＣ３の容量が小さくても、従来技術の手段と同様の保持時間が得られる。他の負荷を通るＶＣＣ電流は保持時間および新たな電圧ＶＣＣ＿２には影響しない。
【００３２】
バッファコンデンサＣ２の冗長給電はバッテリ電圧Ｕｂを用いないので、ホールド回路の保持時間は自動的にバッテリステータスＵｂに依存しなくなる。これにより、バッファコンデンサＣ３は電源網電圧Ｕｂ＝３５Ｖなどの高電圧に対応する必要はなく、定格電圧ＶＣＣ＝５Ｖに対して構成すればよい。また最小保持時間ｔｈ＿ｍｉｎを保証するために、図１に示されているような従来のホールド回路で必須であったＶＣＣ＞ＶＣＣ＿ｍｉｎの保持およびきわめて小さいＶＣＣ電流の保持も必要ない。
【図面の簡単な説明】
【００３３】
【図１】従来技術によるＫＬ１５＿ＯＮ端子用のフリップフロップホールド回路の回路図である。
【図２】専用給電電圧を形成する回路の回路図である。
【図３】図２の専用給電電圧を用いてＫＬ１５＿ＯＮ端子のステータスを保持する本発明のＤ型フリップフロップの回路図である。
【符号の説明】
【００３４】
Ｃ１〜Ｃ３  コンデンサ、  ＣＬＥＡＲ，Ｄ，ＰＲＥ，ＴＬＫ  入力側、  ＣＬＲ，ＳＥＴ  命令、  Ｄ１，Ｄ２  ダイオード、  ＤＦ  Ｄ型フリップフロップ、  ＧＮＤ，ＶＣＣＥ  給電入力側、  Ｋ１，Ｋ２，ＫＬ１５＿ＯＮ，ＫＬ３０Ｌ，ＶＣＣ，ＶＣＣ＿２  端子、  ＫＥ  入力端子、  Ｍ１，Ｍ２  ＭＯＳＦＥＴ、  ＱＰＯＳ  正の出力側、  Ｒ１〜Ｒ７  抵抗、  ＲＥＳＥＴ  リセット信号、  Ｔ１，Ｔ２  バイポーラトランジスタ、  Ｕｂｅ＿ＯＦＦ  ベース‐コレクタ電圧
【図１】
2008081114.tif 000003
【図２】
2008081114.tif 000004
【図３】
2008081114.tif 000005