(57)【要約】【課題】あらかじめ期待したバイアス制御が可能となり、効率の低下および歪みの発生を抑えた高効率増幅器を得る。【解決手段】ＲＦ入力信号に対応する包絡線信号を抽出する包絡線信号抽出手段２００と、抽出された包絡線信号に基づいてＲＦ入力信号を増幅し、電圧制御信号を生成するための電圧制御器４００と、電圧制御信号に応じてＲＦ入力信号を増幅する増幅器１０２とを備えた高効率増幅器において、抽出された包絡線信号を入力とし、包絡線信号の波形がＲＦ入力信号の真の包絡線と同等の波形となるように、あらかじめ定められた入出力特性に基づいて波形整形を行い、波形整形後の出力信号を生成する波形整形手段３００をさらに備え、電圧制御器４００は、波形整形後の出力信号に基づいて、バイアスを動的に制御するための電圧制御信号を生成して増幅器１０２を制御する。【選択図】図１
2008147857.tif 000002
【特許請求の範囲】
【請求項１】
ＲＦ入力信号に対応する包絡線信号を抽出する包絡線信号抽出手段と、
抽出された前記包絡線信号に基づいて前記ＲＦ入力信号を増幅し、電圧制御信号を生成するための電圧制御器と、
前記電圧制御信号に応じて前記ＲＦ入力信号を増幅する増幅器と
を備えた高効率増幅器において、
抽出された前記包絡線信号を入力とし、前記包絡線信号の波形が前記ＲＦ入力信号の真の包絡線と同等の波形となるように、あらかじめ定められた入出力特性に基づいて波形整形を行い、波形整形後の出力信号を生成する波形整形手段をさらに備え、
前記電圧制御器は、前記波形整形手段による前記波形整形後の出力信号に基づいて、バイアスを動的に制御するための電圧制御信号を生成して前記増幅器を制御する
ことを特徴とする高効率増幅器。
【請求項２】
請求項１に記載の高効率増幅器において、
前記増幅器は、キャリア増幅器およびピーク増幅器を有するドハティ増幅器で構成され、
前記包絡線信号抽出手段は、前記キャリア増幅器にドレイン電圧を印加するドレイン電圧給電回路に挿入された電圧検出抵抗器を有し、前記電圧検出抵抗器の両端の電圧から前記ＲＦ入力信号に対応する包絡線信号を抽出し、
前記電圧制御器は、前記波形整形手段による前記波形整形後の出力信号に基づいて、バイアスを動的に制御するための電圧制御信号を生成して前記ピーク増幅器を制御する
ことを特徴とする高効率増幅器。
【請求項３】
請求項２に記載の高効率増幅器において、
前記電圧制御器は、前記波形整形手段による前記波形整形後の出力信号と、所定の閾値との比較結果に応じて、バイアスを動的に制御するための電圧制御信号を生成して前記ピーク増幅器を制御することを特徴とする高効率増幅器。
【請求項４】
請求項１に記載の高効率増幅器において、
前記増幅器は、前置増幅器および後置増幅器を有する電力増幅器で構成され、
前記包絡線信号抽出手段は、前記前置増幅器にドレイン電圧を印加するドレイン電圧給電回路に挿入された電圧検出抵抗器を有し、前記電圧検出抵抗器の両端の電圧から前記ＲＦ入力信号に対応する包絡線信号を抽出し、
前記電圧制御器は、前記波形整形手段による前記波形整形後の出力信号に基づいて、バイアスを動的に制御するための電圧制御信号を生成して前記後置増幅器を制御する
ことを特徴とする高効率増幅器。
【請求項５】
請求項４に記載の高効率増幅器において、
前記前置増幅器と前記後置増幅器との間に遅延時間の補償を行う遅延調整手段をさらに備えることを特徴とする高効率増幅器。
【請求項６】
請求項４または５に記載の高効率増幅器において、
前記後置増幅器は、キャリア増幅器およびピーク増幅器を有するドハティ増幅器で構成され、
前記電圧制御器は、前記ドハティ増幅器内の前記キャリア増幅器または前記ピーク増幅器の、ゲート電圧給電回路またはドレイン電圧給電回路に接続され、前記後置増幅器を制御する
ことを特徴とする高効率増幅器。
【請求項７】
請求項４または５に記載の高効率増幅器において、
前記後置増幅器は、トランジスタ１個で構成された増幅器であり、
前記電圧制御器は、後置増幅器のゲート電圧給電回路またはドレイン電圧給電回路に接続され、前記後置増幅器を制御する
ことを特徴とする高効率増幅器。
【請求項８】
請求項１に記載の高効率増幅器において、
前記ＲＦ入力信号を前記増幅器と前記包絡線信号抽出手段とに分配する入力分配手段をさらに備え、
前記増幅器は、キャリア増幅器およびピーク増幅器を有するドハティ増幅器で構成され、
前記包絡線信号抽出手段は、前記入力分配手段により分配された前記ＲＦ入力信号に対応する包絡線信号を検波する検波回路で構成され、
前記電圧制御器は、前記波形整形手段による前記波形整形後の出力信号に基づいて、バイアスを動的に制御するための電圧制御信号を個別に生成して前記キャリア増幅器および前記ピーク増幅器のそれぞれを制御する
ことを特徴とする高効率増幅器。
【請求項９】
請求項８に記載の高効率増幅器において、
前記電力分配器と前記キャリア増幅器との間および前記電力分配器と前記ピーク増幅器との間、あるいは前記入力分配手段と電力分配器との間の何れかに遅延時間の補償を行う遅延調整手段をさらに備えることを特徴とする高効率増幅器。
【請求項１０】
請求項１ないし９のいずれか１項に記載の高効率増幅器において、
前記波形整形手段は、オペアンプおよび非線形素子であるダイオードを用いた関数発生器で構成されることを特徴とする高効率増幅器。
【請求項１１】
請求項１ないし９のいずれか１項に記載の高効率増幅器において、
前記波形整形手段および前記電圧制御器を合わせた構成として、
前記包絡線信号抽出手段により抽出された前記包絡線信号をデジタル信号に変換するＡ／Ｄコンバータと、
前記デジタル信号に基づいて波形整形後のデジタル信号を生成するとともに、前記波形整形後のデジタル信号に基づいて、バイアスを動的に制御するための電圧制御デジタル信号を生成するデジタル信号処理手段と、
前記電圧制御デジタル信号をアナログ信号に変換して電圧制御信号を生成するＤ／Ａコンバータと
を備えることを特徴とする高効率増幅器。
【請求項１２】
請求項１ないし１１のいずれか１項に記載の高効率増幅器において、
前記包絡線信号抽出手段は、前記ドレイン電圧給電回路に挿入された前記電圧検出抵抗器の両端に対して、電源供給側には低周波信号をブロックするための低周波デカップリング回路を有し、増幅器側には前記ＲＦ入力信号および高調波をブロックするための高調波反射回路を有することを特徴とする高効率増幅器。
【請求項１３】
請求項１ないし１２のいずれか１項に記載の高効率増幅器において、
前記包絡線信号抽出手段は、抽出した前記包絡線信号の電位にオフセット電圧を印加する電圧オフセット手段をさらに備えることを特徴とする高効率増幅器。
【請求項１４】
請求項１ないし１３のいずれか１項に記載の高効率増幅器において、
前記波形整形手段は、高効率増幅器システム内のサブシステムが前記波形整形後の出力信号を必要とする場合には、前記サブシステムに対して前記波形整形後の出力信号を供給することを特徴とする高効率増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信用増幅器に関し、特に、歪みの発生を抑え、高効率化を図った高効率増幅器に関する。
【背景技術】
【０００２】
近年、通信用増幅器の高効率化のために、ドハティ増幅器が提案されている（例えば、特許文献１参照）。この特許文献１における従来技術は、キャリア増幅器のドレイン電圧給電回路に設けられた抵抗の両端電圧を検出して包絡線電圧を抽出し、この包絡線電圧レベルに応じてキャリア増幅器およびピーク増幅器のゲート電圧を制御することにより、高効率を実現するものである。
【０００３】
【特許文献１】特表２０００−５１３５３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、この従来技術には次のような問題がある。
ドハティ増幅器は、高効率動作を目的としており、必然的にキャリア増幅器は、ＡＢ級またはＢ級バイアスで使用される。このとき、キャリア増幅器のドレイン電圧給電回路から抽出される包絡線は、増幅器に入力されるＲＦ信号の包絡線を忠実に再現せず、キャリア増幅器のドレイン電圧給電回路から抽出される包絡線は、歪むという問題がある。
【０００５】
図１４は、従来の増幅器において抽出される包絡線が歪む様子を示した説明図である。より具体的には、キャリア増幅器の入力電力対ドレイン電流特性を模式化した特性を示しており、基軸は、縦軸および横軸ともに、リニアスケールである。入力電力対ドレイン電流特性が、特性曲線８０１の関係を有する場合に、キャリア増幅器に入力電力波形８０２が入力されると、電流特性８０３が得られる。
【０００６】
この電流特性８０３をキャリア増幅器のドレイン電圧給電回路に設けられた抵抗端から抽出することにより包絡線を得ることができる。しかしながら、電流特性８０３の中の一部分である特性８０３ａおよび特性８０３ｂに示すように、抽出される包絡線には歪みが生じる。
【０００７】
同様に、特許文献１の図１において、検出器が、例えばダイオードなどの非線形特性を持つデバイスを用いて構成された場合、ダイオードの自乗特性により波形が歪むことで、入力信号のダイナミックレンジが得られない問題がある。
【０００８】
これらの問題により、特許文献１の図５Ａ、図５Ｂに示される制御をキャリア増幅器およびピーク増幅器に適用しても、期待する動作をしない問題があり、効率の低下ないしは歪みを発生させる。このことは、制御信号を生成するための包絡線には歪みが無いことが必要であることを意味し、変調波信号に忠実な包絡線をドレイン電圧給電回路から抽出することが必要とされる。
【０００９】
本発明は上述のような課題を解決するためになされたもので、あらかじめ期待したバイアス制御が可能となり、効率の低下および歪みの発生を抑えた高効率増幅器を得ることを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る高効率増幅器は、ＲＦ入力信号に対応する包絡線信号を抽出する包絡線信号抽出手段と、抽出された包絡線信号に基づいてＲＦ入力信号を増幅し、電圧制御信号を生成するための電圧制御器と、電圧制御信号に応じてＲＦ入力信号を増幅する増幅器とを備えた高効率増幅器において、抽出された包絡線信号を入力とし、包絡線信号の波形がＲＦ入力信号の真の包絡線と同等の波形となるように、あらかじめ定められた入出力特性に基づいて波形整形を行い、波形整形後の出力信号を生成する波形整形手段をさらに備え、電圧制御器は、波形整形手段による波形整形後の出力信号に基づいて、バイアスを動的に制御するための電圧制御信号を生成して増幅器を制御するものである。
【発明の効果】
【００１１】
本発明によれば、ＲＦ入力信号に対応して抽出された歪んだ包絡線信号に対して、波形整形を適用することによって入力信号包絡線を再現することができ、この再現された入力信号包絡線を用いて増幅器のバイアスを制御することにより、あらかじめ期待したバイアス制御が可能となり、効率の低下および歪みの発生を抑えた高効率増幅器を得ることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の高効率増幅器の好適な実施の形態につき図面を用いて説明する。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１における高効率増幅器の構成図である。この高効率増幅器は、キャリア増幅器１０１、ピーク増幅器１０２、電力分配器１０３、電力合成器１０４を備えたドハティ増幅器とともに、電圧抽出手段２００、波形整形手段３００、および電圧制御器４００で構成される。ここで、電圧抽出手段２００は、包絡線信号抽出手段に相当する。
【００１４】
まず始めに、接続構成について説明する。
電力分配器１０３は、キャリア増幅器１０１およびピーク増幅器１０２の入力に接続される。キャリア増幅器１０１は、ドレイン給電線路を介してドレイン電圧Ｖｄが供給されるとともに、このドレイン給電線路には電圧抽出手段２００が挿入されている。そして、電圧抽出手段２００の出力は、波形整形手段３００に入力される。
【００１５】
波形整形手段３００の出力は、電圧制御器４００に入力される。そして、電圧制御器４００の出力は、ピーク増幅器１０２のゲート電圧給電回路に接続される。キャリア増幅器１０１の出力、およびピーク増幅器１０２の出力は、電力合成器１０４に接続される。
【００１６】
次に、図１に示したドハティ増幅器を含む高効率増幅器の動作について説明する。
信号入力であるＲＦ信号は、電力分配器１０３によってキャリア増幅器１０１およびピーク増幅器１０２に電力分配される。
【００１７】
キャリア増幅器１０１にＲＦ信号が入力されると、ドレイン電圧給電回路には信号増幅に伴う電流が発生する。これに対して、電圧抽出手段２００は、このドレイン電圧給電回路に発生する電流を、微小抵抗値を有する抵抗の両端に発生する電位を差動増幅することにより、包絡線信号に変換する。
【００１８】
電圧抽出手段２００により抽出された包絡線信号は、波形整形手段３００に入力される。波形整形手段３００は、入力される包絡線の波形整形を行う。つまり、この波形整形手段３００は、ＲＦ入力信号と同等の包絡線を再生し、出力することとなる。
【００１９】
より具体的には、波形整形手段３００は、電圧抽出手段２００により抽出された包絡線信号を入力とし、包絡線信号の波形がＲＦ入力信号の真の包絡線と同等の波形となるような出力が得られるように、あらかじめ定められた入出力特性を図示しない記憶部に有しており、この入出力特性に基づいて波形整形後の出力信号を生成する。なお、波形整形手段３００の詳細構成は、実施の形態３〜５で後述する。
【００２０】
波形整形手段３００による波形整形後の出力信号は、電圧制御器４００に入力される。そして、電圧制御器４００は、例えばピーク増幅器のゲート電圧を動的に制御するための制御信号を生成し、出力する。このとき、電圧制御器４００の出力信号は、ピーク増幅器１０２のゲート電圧給電回路に入力される。
【００２１】
以上のように、実施の形態１によれば、キャリア増幅器のドレイン電圧給電回路から得られるＲＦ出力信号の包絡線を波形整形することにより、ＲＦ入力信号の包絡線を再生することができる。この結果、忠実な変調波包絡線を基準信号としてバイアスを制御することにより、あらかじめ期待したバイアス制御が可能となり、効率の低下および歪みの発生を抑えた高効率増幅器を得ることができる。
【００２２】
実施の形態２．
図２は、本発明の実施の形態２における高効率増幅器の構成図である。この高効率増幅器は、前置増幅器１１１、後置増幅器１１２を備えた電力増幅器とともに、電圧抽出手段２００、波形整形手段３００、および電圧制御器４００で構成される。ここで、電圧抽出手段２００は、包絡線信号抽出手段に相当する。
【００２３】
まず始めに、接続構成について説明する。
前置増幅器１１１は、ドレイン給電線路を介してドレイン電圧Ｖｄが供給されるとともに、このドレイン給電線路には電圧抽出手段２００が挿入されている。そして、電圧抽出手段２００の出力は、波形整形手段３００に入力される。この電圧抽出手段２００および波形整形手段３００の構成については、先の実施の形態１と同様である。
【００２４】
さらに、波形整形手段３００の出力は、電圧制御器４００に入力される。そして、電圧制御器４００の出力は、後置増幅器１１２のゲート電圧給電回路あるいはドレイン電圧給電回路に接続される。
【００２５】
次に、図２に示した電力増幅器を含む高効率増幅器の動作について説明する。
ＲＦ信号が入力されると、前置増幅器１１１のドレイン電圧給電回路内で信号増幅に伴う電流が発生する。ここで、電圧抽出手段２００および波形整形手段３００の動作については、先の実施の形態１と同様である。
【００２６】
さらに、電圧制御器４００の出力信号は、後置増幅器１１２の電圧給電回路に入力され、後置増幅器１１２のバイアスを動的に制御する。
【００２７】
以上のように、実施の形態２によれば、前置増幅器のドレイン電圧給電回路から得られるＲＦ出力信号の包絡線を波形整形することにより、ＲＦ入力信号の包絡線を再生することができる。この結果、忠実な変調波包絡線を基準信号として後置増幅器のバイアスを制御することにより、あらかじめ期待したバイアス制御が可能となり、効率の低下および歪みの発生を抑えた高効率増幅器を得ることができる。
【００２８】
さらに、前置増幅器のドレイン電圧給電回路に電圧抽出手段を持つことで、先の実施の形態１と比較して、電圧抽出手段で発生する電力損失を小さく、すなわち、系全体での電力損失を小さくすることができる。
【００２９】
実施の形態３．
本実施の形態３では、波形整形手段３００の具体例として、関数発生器を適用した場合について説明する。図３は、本発明の実施の形態３における関数発生器の処理を説明するための図である。この図３において、入力される包絡線波形は、整形を行うための関数・特性を保持する関数発生器３１０により、ＲＦ入力信号包絡線を再生するように包絡線波形を出力する。
【００３０】
すなわち、関数発生器３１０は、電圧抽出手段２００により抽出された包絡線信号を入力とし、包絡線信号の波形がＲＦ入力信号の真の包絡線と同等の波形となるような出力が得られるように、あらかじめ定められた入出力特性あるいは関数を図示しない記憶部に保持しておくことにより、この入出力特性に基づいて波形整形後の出力信号を生成できる。
【００３１】
以上のように、実施の形態３によれば、所定の入出力特性あるいは関数を備えた関数発生器による波形整形により、出力電流波形の電流特性から得られる包絡線歪みを伴う包絡線は補正され、ＲＦ入力信号波形の包絡線と同等とすることが可能となる。この結果、忠実な変調波包絡線を基準信号としてバイアスを制御することにより、あらかじめ期待したバイアス制御が可能となり、効率の低下および歪みの発生を抑えた高効率増幅器を得ることができる。
【００３２】
実施の形態４．
図４は、本発明の実施の形態４における関数発生器の構成図、および波形整形の説明図である。この関数発生器３１０は、非線形素子であるダイオード、抵抗器およびオペアンプから構成される。図４の構成において、回路定数Ｒ１〜Ｒ６、Ｖｂ、適切なダイオードＤ１およびＤ２を定めることにより、所望関数の近似を行う（例えば、「ＯＰアンプの回路設計」、岡村廸夫、ＣＱ出版、１９７３参照）。
【００３３】
次に、図４に示した関数発生器３１０による波形整形の動作について説明する。
例えば、図４の波形整形の説明図に示すように、回路定数Ｒ１〜Ｒ６、Ｖｂ、適切なダイオードＤ１およびＤ２を定めることにより、歪み波形Ｌ１の入力に対して、逆特性波形Ｌ３を発生させることができ、その結果、無歪み波形特性Ｌ２を出力信号として得ることができる。
【００３４】
以上のように、実施の形態４によれば、大信号時における歪み波形特性は、関数発生器が有する逆特性により波形整形され、無歪み波形特性に補正することが可能となる。この結果、忠実な変調波包絡線を基準信号としてバイアスを制御することにより、あらかじめ期待したバイアス制御が可能となり、効率の低下および歪みの発生を抑えた高効率増幅器を得ることができる。
【００３５】
実施の形態５．
図５は、本発明の実施の形態５におけるデジタル信号処理技術を用いた波形整形手段および電圧制御器の構成図である。図５に示す回路は、波形整形手段３００および電圧制御器４００の機能を兼ね備えており、Ａ／Ｄコンバータ３２１、デジタル信号処理手段３２２、およびＤ／Ａコンバータ３２３で構成される。
【００３６】
次に、図５に示した回路の動作について説明する。
Ａ／Ｄコンバータ３２１は、先の図１の電圧抽出手段２００の出力である包絡線信号を取り込み、量子化する。量子化された信号は、デジタル信号処理手段３２２に入力され、波形整形が行われる。この波形整形によりＲＦ信号包絡線が再生される。この包絡線を基準信号としてゲート電圧制御信号がさらに生成され、Ｄ／Ａコンバータ３２３に出力される。
【００３７】
このデジタル信号処理手段３２２は、所定の入出力特性あるいは関数を、例えば、補正テーブルデータとしてあらかじめ保持しておくことにより、歪みを伴う包絡線をデジタル的に補正することができる。さらに、デジタル信号処理手段３２２は、補正後の包絡線信号からゲート電圧制御信号を生成することができ、電圧制御器４００の機能を併せ持つことができる。
【００３８】
以上のように、実施の形態５によれば、デジタル信号処理手段を用いることにより、波形整形手段の機能と電圧制御器の機能の両方を実現できる。この結果、波形整形回路と電圧制御回路を一つのデジタル回路に集約することができ、効率・歪に対し、改善効果を与えることが可能となる。
【００３９】
実施の形態６．
本実施の形態６では、図１における電圧抽出手段２００または図２における電圧抽出手段２００の具体的な構成について説明する。図６は、本発明の実施の形態６における電圧抽出手段の構成図である。この電圧抽出手段２００は、低周波デカップリング部２０１、電圧検出抵抗器２０２、高調波反射ネットワーク部２０３、電圧検出端２０４、および差動増幅器２０５で構成される。ここで、低周波デカップリング部２０１は、低周波デカップリング回路に相当し、高調波反射ネットワーク部２０３は、高調波反射回路に相当する。
【００４０】
次に、図６に示した電圧抽出手段２００の動作について説明する。
電圧検出抵抗器２０２は、図１におけるキャリア増幅器１０１のドレイン電圧給電回路に発生する電流を電圧変換する。電圧検出端２０４は、電圧検出抵抗器２０２の両端に接続され、包絡線電圧を電位”Ｖｄｅｔ＋”および“Ｖｄｅｔ−”で出力する。さらに、差動増幅器２０５は、この電位を電位差”Ｖｄｅｔ＋”−“Ｖｄｅｔ−”に変換して出力する。
【００４１】
ここで、低周波デカップリング部２０１は、電源およびＦＥＴ端からの低周波信号をブロックするために配置される。また、高調波反射ネットワーク部２０３は、増幅器であるＦＥＴ端からのＲＦ信号および高調波をブロックするために配置される。
【００４２】
以上のように、実施の形態６によれば、電圧抽出手段が低周波デカップリング回路および高調波反射回路を備えることにより、包絡線波形から不要周波数成分を除去することができ、不要周波数成分除去のための濾波器を削減することができる。
【００４３】
実施の形態７．
本実施の形態７では、電圧抽出手段に対して、さらに電圧オフセット手段を導入する場合について説明する。図７は、本発明の実施の形態７における電圧オフセット手段の具体的な構成図である。図７における電圧抽出手段２００ａは、トランスを用いて絶対電圧値を降下させた場合を例示している。また、図７における電圧抽出手段２００ｂは、抵抗分圧を利用して絶対電圧を降下させた場合を例示している。さらに、図７における電圧抽出手段２００ｃは、オペアンプの電源電圧にオフセット電圧を印加した場合を例示している。
【００４４】
次に、このような電圧オフセット手段を有する電圧抽出手段の動作について説明する。
図７に示すいずれの回路においても、電圧オフセット手段の働きにより、電圧検出端２０４にて得られた絶対電位”Ｖｄｅｔ＋”および“−Ｖｄｅｔ”を下げて、包絡線信号を得ることができる。
【００４５】
以上のように、実施の形態７によれば、例えば、キャリア増幅器のトランジスタがＬＤＭＯＳトランジスタやＧａＮトランジスタである場合、ドレイン給電部に印加する電源電圧は、約数十Ｖであり、電圧抽出手段から得られる電圧値は、電圧検出端２０４の絶対電圧”Ｖｄｅｔ＋”および“Ｖｄｅｔ−”から約数十Ｖで取り出さなければならない。したがって、このような場合にも、図７に示す電圧オフセット回路を用いることにより、絶対電位をさげることができ、電圧検出端２０４に接続されるデバイスの選定が容易になる。
【００４６】
実施の形態８．
本実施の形態８では、図１における電圧制御器４００の具体的な構成について説明する。図８は、本発明の実施の形態８における電圧制御器４００の具体例な構成図である。本回路は、スイッチング動作を行うコンパレータ４０１を備えている。
【００４７】
このようなコンパレータ４０１を有する電圧制御器４００は、スイッチング手段以外にも、目的に合わせて他の手段、例えば、３値以上の多値切り替えや、シームレスかつ線形にゲート電圧を印加、シームレスかつ包絡線電圧値に対して重み付けするような非線形特性を持たせたゲート電圧として印加する制御方法を選択することができる。
【００４８】
次に、このような電圧制御器４００がゲート電圧を制御する場合の具体的な動作について説明する。
理想的な２−ＷＡＹドハティ増幅器は、飽和出力からのバックオフ量が６ｄＢ以上において、ピーク増幅器の電流を消費しない。
【００４９】
しかしながら、実際にはピーク増幅器に適用されるトランジスタの特性、ピーク増幅器のゲート電圧値およびピーク増幅器の入出力整合条件等により、バックオフ量６ｄＢ以上の地点においてもピーク増幅器の電流は消費する。バックオフ量６ｄＢ以上でのピーク増幅器の出力電力は、キャリア増幅器の出力電力と比較して非常に小さく有効に利用されない。このため、ピーク増幅器の消費電流は、ドハティ増幅器の効率低下に直結する。
【００５０】
このことから、小・中信号領域におけるピーク増幅器の消費電流を削減し、効率を向上させる必要がある。例えば、特許文献１の図５Ａおよび図５Ｂに示された従来の制御のように、入力電力に比例したあるゲート電圧を印加したときには、立ち上がりが急峻である理想的なＣ級動作を実現することができない。すなわち、切替え点付近でピーク増幅器が電流を消費することとなる。
【００５１】
このような場合に対して、スイッチング制御を適用することで、ピーク増幅器のゲート電圧をＯＮ／ＯＦＦ切替えして理想的なＣ級動作に近づけることができ、その結果として、切替え点まで電流を削減することができる。
【００５２】
図９は、本発明の実施の形態８におけるコンパレータの動作の説明図である。コンパレータ４０１は、波形整形手段３００の出力信号が入力されると、閾値電圧Ｖｔｈを基準として、包絡線電圧４０４が閾値電圧Ｖｔｈより小さい場合は、ローレベル判定し、大きい場合にはハイレベル判定する。
【００５３】
ここでいうローレベル判定とは、ピーク増幅器１０２のゲート電圧を切り下げる制御信号を出力することを意味する。一方、ハイレベル判定とは、ピーク増幅器１０２のゲート電圧を切り上げる制御信号を出力することを意味する。
【００５４】
この閾値電圧Ｖｔｈの決定方法の一例を、図９に基づいて説明する。包絡線電圧４０４の最大瞬時電力点に対応する最大電圧値４０５を把握し、あらかじめ定めた切替えバックオフ量４０６から切替え電圧値４０３を求める。この切替え電圧値４０３がコンパレータ４０１の閾値電圧Ｖｔｈとなる。
【００５５】
コンパレータ４０１がピーク増幅器１０２のゲート電圧給電回路を駆動する能力がない場合、コンパレータ４０１の出力は、ゲート電圧給電回路を駆動する能力を有するゲート電圧ドライバに接続してもよい。
【００５６】
そこで、ゲート電圧ドライバを接続した場合の動作について、次に説明する。ゲート電圧ドライバは、ゲート電圧制御器としてコンパレータ４０１が採用された場合、コンパレータ４０１が出力するローレベル判定およびハイレベル判定によりスイッチング動作をする。
【００５７】
ローレベル判定の場合、ピーク増幅器の消費電流を削減する観点から、ピンチオフ電圧より充分小さいこと、かつドハティ増幅器バックオフ量が６ｄＢ以上において電流を消費しないことを満たすゲート電圧値（Ｖｇ＝Ｖｌｏ）が出力される。
【００５８】
ハイレベル判定の場合、ドハティ増幅器の飽和電力、動作点での効率・歪みの三者を比較することにより、最適化されたゲート電圧値（Ｖｇ＝Ｖｈｉ）が出力される。このときのゲート電圧Ｖｇの関係は、Ｖｌｏ＜Ｖｈｉであり、ドハティ増幅器の瞬時飽和電力は、ピーク増幅器のゲート電圧Ｖｇ＝Ｖｈｉに固定設定した場合のドハティ増幅器の瞬時飽和電力に一致する。
【００５９】
図１の電圧制御器４００は、スイッチング手段以外にも、目的に合わせて他の手段を選択することができる。図８に示した本実施の形態８は、効率を優先した例である。ドハティ増幅器の線形性を優先する場合、この変調波包絡線電圧値を基に、ピーク増幅器１０２のゲート電圧を３値以上に多値切替えすることや、シームレスかつ線形にゲート電圧を印加、または、シームレスかつ包絡線電圧値に対して重み付けしてするような非線形特性をゲート電圧として印加する制御方法を採用してもよい。
【００６０】
以上のように、実施の形態８によれば、波形整形手段から得られる波形によりバイアスを制御することで、効率・歪に対し、改善効果を与えることが可能となる。さらに、バイアス制御にスイッチング手段を用いれば、ピーク増幅器は、理想的なＣ級動作に近づくことによって、ピーク増幅器のＯＮ、ＯＦＦ動作を実現し、切替え点まで電流を削減でき、従来の制御より高効率とすることができる。
【００６１】
実施の形態９．
本実施の形態９では、先の実施の形態２における図２の高効率増幅器において、後置増幅器１１２としてドハティ増幅器を配置した場合について説明する。この構成において、電圧制御器４００は、キャリア増幅器またはピーク増幅器のゲート電圧給電回路に接続される。
【００６２】
次に、ドハティ増幅器を用いた高効率増幅器の動作について説明する。
例えば、ピーク増幅器側のゲート電圧給電回路にドハティ増幅器を接続した場合には、先の実施の形態１と同等の動作をする
【００６３】
以上のように、実施の形態９によれば、後置増幅器としてドハティ増幅器を用いることにより、前置増幅器のドレイン電圧給電回路から得られるＲＦ出力信号の包絡線を波形整形して、ＲＦ入力信号の包絡線を再生することができる。この結果、忠実な変調波包絡線を基準信号としてバイアスを制御することが可能となる。
【００６４】
実施の形態１０．
本実施の形態１０では、上述した実施の形態９と同様に、先の実施の形態２における図２の高効率増幅器において、後置増幅器１１２としてドハティ増幅器を配置した場合について説明する。本実施の形態１０の構成において、電圧制御器４００は、キャリア増幅器またはピーク増幅器のドレイン電圧給電回路に接続される。
【００６５】
次に、ドハティ増幅器を用いた高効率増幅器の動作について説明する。
本実施の形態１０において、後置増幅器１１２のドレイン電圧は、先の実施の形態１と同様に制御される。
【００６６】
以上のように、実施の形態１０によれば、後置増幅器としてドハティ増幅器を用いることにより、前置増幅器のドレイン電圧給電回路から得られるＲＦ出力信号の包絡線を波形整形して、ＲＦ入力信号の包絡線を再生することができる。この結果、忠実な変調波包絡線を基準信号としてバイアスを制御することが可能となる効果が得られる。
【００６７】
実施の形態１１．
本実施の形態１１では、先の実施の形態２における図２の高効率増幅器において、後置増幅器１１２としてトランジスタ１個で構成された単体増幅器を配置した場合について説明する。この構成において、電圧制御器４００は、単体増幅器のドレイン電圧給電回路に接続される。
【００６８】
次に、単体増幅器を用いた高効率増幅器の動作について説明する。
本実施の形態１１において、後置増幅器１１２のドレイン電圧は、先の実施の形態１と同様に制御される。
【００６９】
以上のように、実施の形態１１によれば、後置増幅器として単体増幅器を用いることにより、前置増幅器１１１のドレイン電圧給電回路から得られるＲＦ出力信号の包絡線を波形整形して、ＲＦ入力信号の包絡線を再生することができる。この結果、忠実な変調波包絡線を基準信号としてバイアスを制御することが可能となる効果が得られる。
【００７０】
実施の形態１２．
本実施の形態１２では、先の実施の形態１における図１、あるいは先の実施の形態２における図２の高効率増幅器において、波形整形手段３００が、入力信号包絡線を利用するサブシステム５００にさらに接続される場合について説明する。図１０は、本発明の実施の形態１２におけるサブシステムに接続された高効率増幅器の構成図であり、波形整形手段３００は、サブシステム５００に接続されている。
【００７１】
次に、サブシステム５００に接続された高効率増幅器の動作について説明する。
波形整形手段３００に相当する波形整形手段３００の出力信号は、サブシステム５００に供給される。このような接続構成により、高効率増幅器内のサブシステム５００が、波形整形後の出力信号を必要としている場合には、波形整形手段３００から供給することができる。
【００７２】
以上のように、実施の形態１２によれば、波形整形後の出力信号を必要とするサブシステムが高効率増幅器内にある場合にも、波形整形手段から波形整形後の出力信号を供給することにより入力信号の包絡線が再生される。この結果、サブシステムとして、例えば、電力モニタに接続する際にも、精度の高い電力の計測を可能にする。
【００７３】
実施の形態１３．
図１１は、本発明の実施の形態１３における高効率増幅器の構成図である。この高効率増幅器は、キャリア増幅器１０１、ピーク増幅器１０２、電力分配器１０３、電力合成器１０４を備えたドハティ増幅器とともに、電圧制御器４００ａ、４００ｂ、波形整形手段３００、入力分配手段６００、および検波回路２１０で構成される。ここで、検波回路２１０は、包絡線信号抽出手段に相当する。
【００７４】
まず始めに、接続構成について説明する。
入力分配手段６００は、電力分配器１０３および検波回路２１０に接続される。検波回路２１０は、例えば、ダイオード、時定数回路、フィルタ等で構成される。検波回路２１０の出力は、キャリア増幅器１０１の電圧制御器４００ａあるいはピーク増幅器１０２の電圧制御器４００ｂに接続される。
【００７５】
電圧制御器４００ａの出力は、キャリア増幅器１０１の電圧給電回路に接続される。電圧制御器４００ｂの出力は、キャリア増幅器１０１の電圧給電回路に接続される。電力分配器１０３は、キャリア増幅器１０１とピーク増幅器１０２の入力に接続される。そして、キャリア増幅器１０１の出力とピーク増幅器１０２の出力は電力合成器１０４に接続される。
【００７６】
次に、図１１に示したドハティ増幅器を含む高効率増幅器の動作について説明する。
入力信号であるＲＦ信号は、入力分配手段６００によって電力分配器１０３および検波回路２１０に分配される。
【００７７】
検波回路２１０は、入力されたＲＦ信号から包絡線信号を抽出し、抽出された包絡線信号は、波形整形手段３００に入力される。波形整形手段３００は、入力される包絡線信号の波形整形を行う。つまり、この波形整形手段３００は、ＲＦ入力信号と同等の包絡線を再生し、出力することとなる。なお、波形整形手段３００としては、例えば、先の実施の形態４に示す図４の回路が適用できる。
【００７８】
波形整形手段３００の出力信号は、キャリア増幅器１０１の電圧制御器４００ａおよびピーク増幅器１０２の電圧制御器４００ｂに入力される。電圧制御器４００ａおよび４００ｂは、バイアスを動的に制御するための制御信号を生成し、出力する。また、波形整形手段３００と電圧制御器４００ａと電圧制御器４００ｂは、先の実施の形態５に示す図５の回路のように、デジタル信号処理技術を適用することも可能である。
【００７９】
電圧制御器４００ａの出力信号は、キャリア増幅器１０１の電圧給電回路に入力される。電圧制御器４００ｂの出力信号は、ピーク増幅器１０２の電圧給電回路に入力される。なお、図１１においては、２つの電圧制御器４００ａ、４００ｂを用いているが、これらをまとめた１台の電圧制御器で構成することも可能である。
【００８０】
以上のように、実施の形態１３によれば、検波回路から得られる包絡線を波形整形することにより、ＲＦ入力信号の包絡線を再生することができる。この結果、忠実な変調波包絡線を基準信号としてドハティ増幅器のバイアスを制御することが可能となる。
【００８１】
実施の形態１４．
本実施の形態１４では、先の実施の形態２における図２の高効率増幅器において、前置増幅器と後置増幅器との間に遅延調整手段を備えた場合について説明する。図１２は、本発明の実施の形態１４における高効率増幅器の構成図である。この高効率増幅器は、前置増幅器１１１、後置増幅器１１２を備えた電力増幅器とともに、遅延調整手段７００で構成される。
【００８２】
まず始めに、接続構成について説明する。
本構成は、先の実施の形態２に対して施されたものであり、先の実施の形態２との相違は、前置増幅器１１１と後置増幅器１１２との間に遅延調整手段７００が挿入された点である。
【００８３】
次に、図１２に示した高効率増幅器の動作について説明する。
図１２に示す前置増幅器１１１と後置増幅器１１２との間に遅延調整手段７００を挿入することにより、図２の電圧抽出手段２００、波形整形手段３００および電圧制御器４００で生じる遅延時間を補償することができる。
【００８４】
以上のように、実施の形態１４によれば、遅延調整回路を挿入することにより、先の実施の形態２と比較して、ＲＦ信号波形と後置増幅器に印加される電圧制御信号との間に精度の高い同期が確保できる。
【００８５】
実施の形態１５．
本実施の形態１５では、先の実施の形態１３における図１１の高効率増幅器において、さらに遅延調整手段を備えた場合について説明する。図１３は、本発明の実施の形態１５における高効率増幅器の構成図である。この高効率増幅器は、図１１と比較すると、入力分配手段６００と電力分配器１０３との間に遅延調整手段７００ａをさらに備えている点が異なる。
【００８６】
なお、この遅延調整手段７００ａの代わりに、電力分配器１０３とキャリア増幅器１０１との間、および電力分配器１０３とピーク増幅器１０２との間に遅延調整手段７００ｂを挿入する構成とすることも可能である。
【００８７】
次に、図１３に示した高効率増幅器の動作について説明する。
図１３が示す遅延調整手段７００ａまたは７００ｂを挿入するにより、図１１の波形整形手段３００、および電圧制御器４００ａ、４００ｂで生じる遅延時間を、補償することができる。
【００８８】
以上のように、実施の形態１５によれば、遅延調整回路を挿入することにより、先の実施の形態１３と比較して、ＲＦ信号波形と、キャリア増幅器およびピーク増幅器に印加される電圧制御信号との間に精度の高い同期が確保できる。
【図面の簡単な説明】
【００８９】
【図１】本発明の実施の形態１における高効率増幅器の構成図である。
【図２】本発明の実施の形態２における高効率増幅器の構成図である。
【図３】本発明の実施の形態３における関数発生器の処理を説明するための図である。
【図４】本発明の実施の形態４における関数発生器の構成図、および波形整形の説明図である。
【図５】本発明の実施の形態５におけるデジタル信号処理技術を用いた波形整形手段および電圧制御器の構成図である。
【図６】本発明の実施の形態６における電圧抽出手段の構成図である。
【図７】本発明の実施の形態７における電圧オフセット手段の具体的な構成図である。
【図８】本発明の実施の形態８における電圧制御器の具体例な構成図である。
【図９】本発明の実施の形態８におけるコンパレータの動作の説明図である。
【図１０】本発明の実施の形態１２におけるサブシステムに接続された高効率増幅器の構成図である。
【図１１】本発明の実施の形態１３における高効率増幅器の構成図である。
【図１２】本発明の実施の形態１４における高効率増幅器の構成図である。
【図１３】本発明の実施の形態１５における高効率増幅器の構成図である。
【図１４】従来の増幅器において抽出される包絡線が歪む様子を示した説明図である。
【符号の説明】
【００９０】
１０１  キャリア増幅器、１０２  ピーク増幅器、１０３  電力分配器、１０４  電力合成器、１１１  前置増幅器、１１２  後置増幅器、２００、２００ａ、２００ｂ、２００ｃ  電圧抽出手段（包絡線信号抽出手段）、２０１  低周波デカップリング部（低周波デカップリング回路）、２０２  電圧検出抵抗器、２０３  高調波反射ネットワーク部（高調波反射回路）、２０４  電圧検出端、２０５  差動増幅器、２１０  検波回路（包絡線信号抽出手段）、３００  波形整形手段、３１０  関数発生器、３２１  コンバータ、３２２  デジタル信号処理手段、３２３  コンバータ、４００、４００ａ、４００ｂ  電圧制御器、４０１  コンパレータ、５００  サブシステム、６００  入力分配手段、７００、７００ａ、７００ｂ  遅延調整手段。
【図１】
2008147857.tif 000003
【図２】
2008147857.tif 000004
【図３】
2008147857.tif 000005
【図４】
2008147857.tif 000006
【図５】
2008147857.tif 000007
【図６】
2008147857.tif 000008
【図７】
2008147857.tif 000009
【図８】
2008147857.tif 000010
【図９】
2008147857.tif 000011
【図１０】
2008147857.tif 000012
【図１１】
2008147857.tif 000013
【図１２】
2008147857.tif 000014
【図１３】
2008147857.tif 000015
【図１４】
2008147857.tif 000016