(57)【要約】【課題】  この発明は、イオン注入工程を行わず、プラズマにより簡単に薄膜トランジスタの閾値電圧を調整する方法を提供することを課題とする。  【解決手段】  基板１００を提供することと、前記基板１００の上に非晶質シリコン層１１４を堆積することと、プラズマを前記非晶質シリコン層１１４と接触させることによって、前記薄膜トランジスタ１０１の閾値電圧を調整することと、結晶工程を行い、前記非晶質シリコン層１１４を多結晶シリコン層１１４に変換することを含む。【選択図】  図９
2008147680.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタを製造する方法であって、
基板を設置するステップと、
前記基板の上に非晶質シリコン層を堆積するステップと、
アンモニアプラズマ又は酸素を含むプラズマを前記非晶質シリコン層と接触させることによって、前記薄膜トランジスタの閾値電圧を調整するステップと、
結晶工程を行い、前記非晶質シリコン層を多結晶シリコン層に変換することを含んでなることを特徴とする薄膜トランジスタを製造する方法。
【請求項２】
前記非晶質シリコン層を堆積する前に、更に前記基板の上に少なくとも一つのバッファー層を堆積するステップを含むことを特徴とする請求項１記載の薄膜トランジスタを製造する方法。
【請求項３】
前記バッファー層が窒化珪素層を含むことを特徴とする請求項２記載の薄膜トランジスタを製造する方法。
【請求項４】
前記バッファー層が酸化珪素層を含むことを特徴とする請求項２記載の薄膜トランジスタを製造する方法。
【請求項５】
前記プラズマは、酸素を含むプラズマであり、前記薄膜トランジスタの閾値電圧をマイナス方向に偏移して調整することができることを特徴とする請求項１記載の薄膜トランジスタを製造する方法。
【請求項６】
前記酸素を含むプラズマが亜酸化窒素のプラズマであることを特徴とする請求項５記載の薄膜トランジスタを製造する方法。
【請求項７】
前記酸素を含むプラズマが酸素のプラズマであることを特徴とする請求項５記載の薄膜トランジスタを製造する方法。
【請求項８】
前記プラズマは、アンモニアプラズマであり、前記薄膜トランジスタの閾値電圧をプラス方向に偏移して調整することができることを特徴とする請求項１記載の薄膜トランジスタを製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ液晶ディスプレーに関し、特に低温多結晶薄膜トランジスタ液晶ディスプレー（ＬＴＰＳ ＴＦＴ）を製造する方法に関する。
【背景技術】
【０００２】
現在のフラットディスプレー技術の中では、液晶ディスプレーに関する技術が最も注目される。日常生活の中でよく見られる携帯電話から、デジタルカメラ、ビデオカメラ、ノートパソコン、モニターに至るまでは、すべてこの技術によって製造されるものである。人々はディスプレーの視覚官能に対する要求が高まることと、新しい技術における応用領域が絶え間なく開発されることは、新しいディスプレー技術の発展の原動力になり、高画質、高解析度、高輝度と低価格のフラットディスプレーは、未来のディスプレー技術の発展方向である。フラットディスプレーの中にある低温多結晶シリコン薄膜トランジスタ液晶ディスプレーは、能動デバイスの特徴を具え、上述した目標を達成する。
【０００３】
図１から図８までを参照するに、図１から図８までは、従来技術による低温多結晶薄膜トランジスタを製造する方法を表す説明図である。図１に開示するように、従来技術による低温多結晶薄膜トランジスタ１は、絶縁基板１０の上に製造され、絶縁基板１０は、透明材質から構成され、通常がガラス基板か石英基板或いはプラスチック基板である。まず、絶縁基板１０の表面にバッファー層１２を堆積する。バッファー層１２は窒化珪素膜か酸化珪素膜或いは窒化珪素/酸化珪素膜二重膜である。続いて、バッファー層１２の上に非晶質シリコン膜１４を形成し、更に脱水素工程を行う。
【０００４】
図２に示すように、続いて結晶工程（例えば、エキシマレーザーアニーリング或いは露光工程）を行い、非晶質シリコン膜１４を多結晶シリコン層１４’に再結晶させる。図３に示すように、フォトリソグラフィ工程を行い、多結晶シリコン層１４’を複数の多結晶シリコンアイランド１６の能動領域パターンになるように定める。図４に示すように、イオン注入工程を行い、ホウ素イオン或いはリンイオンを多結晶シリコンアイランド１６に注入することによって、薄膜トランジスタの閾値電圧を調整する。従来技術による複数の工程の中で、薄膜トランジスタの閾値電圧を調整するイオン注入工程は、非晶質シリコン膜１４が堆積されてから、行うこともできる。
【０００５】
図５に示すように、続いてレジスト１８でＮＭＯＳドーピング領域を定めて、更にＮ型イオン注入を行い、ＮＭＯＳのドレイン電極とソース電極とを形成する。図６に示すように、続いてゲート電極絶縁層２２を堆積し、更にゲート電極絶縁層２２の上にレジスト２６でＰＭＯＳドーピング領域を定めて、更にＰ型イオン注入を行い、ＰＭＯＳのドレイン電極とソース電極とを形成する。
【０００６】
図７に示すように、レジスト２６を除去してから、活性化（activation）工程を行って、ソース電極とドレイン電極との中にあるドーピングが高度に活性化される。活性化の過程は、イオンを正確な結晶格子の位置の外に移し、更にイオン注入の時に起こる格子欠陥を修復する。図８に示すように、続いて金属スパッタリング工程と金属蝕刻工程を行い、ゲート電極絶縁層２２の上にゲート電極２８を形成する。
【０００７】
上述した従来技術では、イオン注入工程を行うことによって、薄膜トランジスタの閾値電圧を調整することが必要である。しかし、イオン注入設備の値段が高くて、パネルの製造コストが増す。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
この発明は、プラズマにより簡単に薄膜トランジスタの閾値電圧を調整する方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
そこで、本発明者は従来の技術に見られる欠点に鑑み鋭意研究を重ねた結果、基板を提供することと、前記基板の上に非晶質シリコン層を堆積することと、プラズマを前記非晶質シリコン層に接触させることによって、前記薄膜トランジスタの閾値電圧を調整することと、結晶工程を行い、前記非晶質シリコン層を多結晶シリコン層に変換することとを含む方法によって課題を解決できる点に着眼し、かかる知見に基づいて本発明を完成させた。
【発明の効果】
【００１０】
従来技術と比べて、本発明は、プラズマにより閾値電圧を調整する目的を達成する。アンモニアプラズマでＩ−Ｖ曲線をプラス方向に偏移することができ、亜酸化窒素プラズマでＩ−Ｖ曲線をマイナス方向に偏移することができる。ＲＦパワーとプラズマ処理時間を調整することにより、閾値電圧の偏移量を決めることができる。
【発明を実施するための最良の形態】
【００１１】
図９から図１５までを参照するに、図９から図１５までは、本発明による好ましい実施例の断面図である。図９に示すように、本発明による低温多結晶シリコン薄膜トランジスタ１０１は、絶縁基板１００の上に製造され、絶縁基板１００が透明材質から構成され、通常がガラス基板か石英或いはプラスチック基板である。まず、絶縁基板１００の表面にバッファー層１１２を堆積する。バッファー層１１２は窒化珪素膜か酸化珪素膜或いは窒化珪素/酸化珪素膜二重膜である。続いて、バッファー層１１２の上に非晶質シリコン膜１１４を形成する。非晶質シリコン膜１１４はプラズマ化学気相成長装置（PECVD）の中で形成され、続いて、プラズマ化学気相成長装置の中で亜酸化窒素プラズマより非晶質シリコン膜１１４の表面とを接触させることによって、薄膜トランジスタの閾値電圧を調整する。本発明による好ましい実施例により、亜酸化窒素プラズマは、亜酸化窒素の気体流量が1000sccmであり、温度が３８０度である状態の下で、無線電波パワーが５００ワットより小さく、１００ワット程度好ましい。４０ｃｍ×３２ｃｍのパネルを例として、パワー密度（power
density）に換算すると、パワー密度が１００ワット/（４０ｃｍ×３２ｃｍ）＝０.０７８ワット/ｃｍ２である。Ｎ型薄膜トランジスタにとって、図１６は、上述した条件の下で行われる閾値電圧の調整曲線を表す説明図である。１０秒から５０秒までの異なる工程時間に、Ｎ型薄膜トランジスタの閾値電圧が最初の２.５ボルトからそれぞれ１.４ボルトと０.４ボルトに下がる。Ｐ型薄膜トランジスタにとって、図１７は、上述した条件の下で行われる閾値電圧の調整曲線を表す説明図である。１０秒から５０秒までの異なる工程時間に、Ｐ型薄膜トランジスタの閾値電圧が最初の−２.４ボルトからそれぞれ−４.２ボルトと−５.６ボルトに下がる。その後、脱水素工程を行う。
【００１２】
亜酸化窒素プラズマは半導体工程の中によく使われる気体プラズマであるが、薄膜トランジスタの閾値電圧を調整するのに使われることを見たことがない。比較的に値段の高いイオン注入工程を使わず、閾値電圧の調整をすることができる。即ち、非晶質シリコン膜１１４を堆積してから、同じＣＶＤプロセスチャンバーの中で閾値電圧の調整が行われ、コスト削減と生産性向上ができる。Ｎ型薄膜トランジスタにとって、閾値電圧を上げるために、本発明による好ましい実施例としてアンモニアプラズマを採用する。亜酸化窒素プラズマの他に、酸素プラズマでも同様に薄膜トランジスタの閾値電圧を調整することができる。プラズマで閾値電圧を調整するもう一つの長所は、非晶質シリコン膜１１４の表面に厚さが僅か十数オングストロームの酸化膜を形成することができ、その後の結晶工程により、非晶質シリコンを比較的大きい多結晶構造に変え、薄膜デバイスの効率を上げる。
【００１３】
図１０に示すように、続いて結晶工程（例えば、エキシマレーザーアニーリング或いは露光工程）を行い、非晶質シリコン膜１１４を多結晶シリコン層１１４’に再結晶させる。本発明によるもう一つの好ましい実施例により、上述したプラズマで薄膜トランジスタの閾値電圧を調整するステップも結晶工程（例えば、エキシマレーザーアニーリング或いは露光工程）が行われてから行うことができる。図１１に示すように、フォトリソグラフィ工程を行い、多結晶シリコン層１１４’を複数の多結晶シリコンアイランド１１６の能動領域パターンになるように定める。本発明によるもう一つの好ましい実施例により、上述したプラズマで薄膜トランジスタの閾値電圧を調整するステップも複数の多結晶シリコンアイランド１１６の形成が完成してから行うことができる。
【００１４】
図１２に示すように、続いてレジスト１１８でＮＭＯＳドーピング領域を定め、更にＮ型イオン注入を行い、ＮＭＯＳのドレイン電極とソース電極とを形成する。図１３に開示するように、続いてゲート電極絶縁層１２２を堆積し、更にゲート電極絶縁層１２２の上にレジスト１２６でＰＭＯＳドーピング領域を定め、更にＰ型イオン注入を行い、ＰＭＯＳのドレイン電極とソース電極とを形成する。
【００１５】
図１４に示すように、レジスト１２６を除去してから、活性化工程を行って、ソース電極とドレイン電極との中にあるドーピングが高度に活性化される。活性化の過程は、イオンを正確な結晶格子の位置の外に移し、更にイオン注入の時に起こる格子欠陥を修復する。図１５に示すように、続いて金属スパッタリング工程と金属蝕刻工程を行い、ゲート電極絶縁層１２８の上にゲート電極１２８を形成する。
【００１６】
以上は、この発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【図面の簡単な説明】
【００１７】
【図１】従来技術による低温多結晶薄膜トランジスタを製造する方法の第一段階を表す説明図である
【図２】従来技術による低温多結晶薄膜トランジスタを製造する方法の第二段階を表す説明図である
【図３】従来技術による低温多結晶薄膜トランジスタを製造する方法の第三段階を表す説明図である
【図４】従来技術による低温多結晶薄膜トランジスタを製造する方法の第四段階を表す説明図である
【図５】従来技術による低温多結晶薄膜トランジスタを製造する方法の第五段階を表す説明図である
【図６】従来技術による低温多結晶薄膜トランジスタを製造する方法の第六段階を表す説明図である
【図７】従来技術による低温多結晶薄膜トランジスタを製造する方法の第七段階を表す説明図である
【図８】従来技術による低温多結晶薄膜トランジスタを製造する方法の第八段階を表す説明図である
【図９】本発明による好ましい実施例の第一段階の断面図である。
【図１０】本発明による好ましい実施例の第二段階の断面図である。
【図１１】本発明による好ましい実施例の第三段階の断面図である。
【図１２】本発明による好ましい実施例の第四段階の断面図である。
【図１３】本発明による好ましい実施例の第五段階の断面図である。
【図１４】本発明による好ましい実施例の第六段階の断面図である。
【図１５】本発明による好ましい実施例の第七段階の断面図である。
【図１６】Ｎ型薄膜トランジスタが、パワー密度が０.０７８ワット/ｃｍ２である条件の下で行われる閾値電圧の調整曲線を表す説明図である。
【図１７】Ｐ型薄膜トランジスタが、パワー密度が０.０７８ワット/ｃｍ２である条件の下で行われる閾値電圧の調整曲線を表す説明図である。
【符号の説明】
【００１８】
１、１００  絶縁基板
１０、１０１  低温多結晶薄膜トランジスタ
１２、１１２  バッファー層
１４、１１４  非晶質シリコン層
１４’、１１４’  多結晶シリコン層
１６、１１６    多結晶シリコンアイランド
１８、２６、１１８、１２６  レジスト
２２、１２２  ゲート電極絶縁層
２８、１２８  金属ゲート電極
【図１】
2008147680.tif 000003
【図２】
2008147680.tif 000004
【図３】
2008147680.tif 000005
【図４】
2008147680.tif 000006
【図５】
2008147680.tif 000007
【図６】
2008147680.tif 000008
【図７】
2008147680.tif 000009
【図８】
2008147680.tif 000010
【図９】
2008147680.tif 000011
【図１０】
2008147680.tif 000012
【図１１】
2008147680.tif 000013
【図１２】
2008147680.tif 000014
【図１３】
2008147680.tif 000015
【図１４】
2008147680.tif 000016
【図１５】
2008147680.tif 000017
【図１６】
2008147680.tif 000018
【図１７】
2008147680.tif 000019