(57)【要約】【課題】  ノーマリオフで動作するMIS構造を有するHEMTを提供すること。【解決手段】  HEMT１０は、ドレイン電極に電気的に接続するドレイン領域３２と、ソース電極に電気的に接続するソース領域３４と、ドレイン領域３２とソース領域３４の間に形成されている第１半導体領域２２と、第１半導体領域２２の表面の一部にゲート絶縁膜４２を介して対向しているゲート電極４２を有するMIS構造４０と、第１半導体領域２２の表面の残部に接しているとともに第１半導体領域２２のバンドギャップよりも広いバンドギャップを有する第２半導体領域２４を有するヘテロ構造を備えている。ドレイン領域３２とソース領域３４は、MIS構造４０とヘテロ構造を直列に配置した構造で接続されている。【選択図】  図１
2008147593.tif 000002
【特許請求の範囲】
【請求項１】
高電位側電極に電気的に接続されている高電位側領域と、
低電位側電極に電気的に接続されている低電位側領域と、
高電位側領域と低電位側領域の間に形成されている第１半導体領域と、
第１半導体領域の表面の一部に絶縁体領域を介して対向しているゲート電極を有するMIS構造と、
第１半導体領域の表面の残部に接しているとともに第１半導体領域のバンドギャップよりも広いバンドギャップを有する第２半導体領域を有するヘテロ構造を備えており、
高電位側領域と低電位側領域がMIS構造とヘテロ構造を直列に配置した構造で接続されていることを特徴とするHEMT。
【請求項２】
MIS構造が低電位側領域に接しており、
ヘテロ構造がMIS構造と高電位側領域に接していることを特徴とする請求項１のHEMT。
【請求項３】
第１半導体領域と第２半導体領域は、III族窒化物半導体であることを特徴とする請求項１又は２のHEMT。
【請求項４】
第１半導体領域の不純物濃度は、1×1014cm-3以下であることを特徴とする請求項１〜３のいずれかのHEMT。
【請求項５】
高電位側電極に電気的に接続されている高電位側領域と、
その高電位側領域上に形成されている第１半導体領域と、
その第１半導体領域上に形成されており、第１半導体領域によって高電位側領域から隔てられているとともに、低電位側電極に電気的に接続されている低電位側領域と、
第１半導体領域を貫通して高電位側領域と低電位側領域の間を伸びている柱状領域を備えており、
前記柱状領域は、
第１半導体領域の側面の一部に絶縁体領域を介して対向しているゲート電極を有するMIS構造と、
第１半導体領域の側面の残部に接しているとともに第１半導体領域のバンドギャップよりも広いバンドギャップを有する第２半導体領域を有するヘテロ構造を備えており、
高電位側領域と低電位側領域がMIS構造とヘテロ構造を直列に配置した構造で接続されていることを特徴とするHEMT。
【請求項６】
第１半導体領域と第２半導体領域は、III族窒化物半導体であることを特徴とする請求項５のHEMT。
【請求項７】
第１半導体領域の不純物濃度は、1×1014cm-3以下であることを特徴とする請求項５又は６のHEMT。
【請求項８】
第２半導体領域を介して第１半導体領域に対向しているとともに第２半導体領域のバンドギャップよりも狭いバンドギャップを有する第３半導体領域をさらに備えていることを特徴とする請求項５から７のいずれかのHEMT。
【請求項９】
第１半導体領域と第２半導体領域と第３半導体領域は、III族窒化物半導体であることを特徴とする請求項８のHEMT。
【請求項１０】
第１半導体領域と第３半導体領域の不純物濃度は、1×1014cm-3以下であることを特徴とする請求項８又は９のHEMT。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、MIS（Metal Insulator Semiconductor Structure）構造を内蔵するHEMT（High Electron Mobility Transistor）に関する。
【背景技術】
【０００２】
ドレイン領域（高電位側領域の一例）とソース領域（低電位側領域の一例）の間に、ヘテロ構造が設けられているHEMTが開発されている。バンドギャップの異なる半導体領域が積層しているヘテロ構造は、そのヘテロ接合面に２次元電子ガス層を生成する。ドレイン領域とソース領域の間にヘテロ構造が連続的に形成されていると、電子は２次元電子ガス層を利用してソース領域からドレイン領域まで高速且つ低抵抗で移動することができる。
半導体材料にIII族窒化物半導体を採用すると、ヘテロ接合面に高濃度な２次元電子ガス層を生成することができる。また、高い絶縁破壊電界強度や優れた高温動作を得ることができる。ヘテロ構造を利用するIII族窒化物半導体のHEMTは、高周波用のデバイスのみならず、高電圧及び大電流をスイッチングするパワーデバイスとしての利用も期待されている。
【０００３】
特許文献１に、半導体材料に窒化ガリウム（GaN）を採用したHEMTが開示されている。特許文献１のHEMTでは、ドレイン領域とソース領域の間にヘテロ構造が設けられている。ヘテロ構造は、ドレイン領域とソース領域の間を連続的に伸びており、ドレイン領域とソース領域を接続している。特許文献１のHEMTはさらに、そのヘテロ構造の一部に対向して設けられているゲート電極を備えている。
【０００４】
【特許文献１】特開２００３−５１５０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１のHEMTでは、ゲート電極に電圧を印加するか印加しないかによって、オン・オフを切換えることができる。ゲート電極に電圧が印加されていないときは、ドレイン領域とソース領域の間に２次元電子ガス層が連続して形成され、その２次元電子ガス層を介して電子が走行する。特許文献１のHEMTでは、ドレイン領域とソース領域の間にヘテロ構造が連続して形成されているので、ゲート電極に電圧が印加されていないときは、ドレイン領域とソース領域の間に２次元電子ガス層が連続して形成される。このため、特許文献１のHEMTは、ノーマリオンで動作する。特許文献１のHEMTをオフするためには、ヘテロ接合面に形成されている２次元電子ガス層の少なくとも一部を消失させなければならない。特許文献１のHEMTでは、ゲート電極に負の電圧を印加することによってHEMTをオフさせる。ゲート電極に負の電圧が印加されると、ゲート電極が対向しているヘテロ接合面が空乏化して２次元電子ガス層が消失し、電子の走行が遮断される。
ノーマリオンのHEMTでは、ゲート電圧を生成する回路に不具合が生じ、負のゲート電圧を生成できなくなると、HEMTをオフできなくなることがある。安全に動作させるためには、ノーマリオフで動作するHEMTが望まれている。
本発明は、ヘテロ構造を有するHEMTにおいて、ノーマリオフで動作する新規な構造を提供する。
【課題を解決するための手段】
【０００６】
本明細書で開示されるHEMTでは、ヘテロ構造を利用するものの、そのヘテロ構造は高電位側領域と低電位側領域の間を連続して形成されていない。ヘテロ構造だけで高電位側領域と低電位側領域を接続しない。本明細書で開示されるHEMTでは、高電位側領域と低電位側領域の間の一部に、MIS構造が設けられている。即ち、本明細書で開示されるHEMTでは、MIS構造とヘテロ構造を直列に配置した構造によって高電位側領域と低電位側領域を接続する。
MIS構造とヘテロ構造を直列に配置した構造によって高電位側領域と低電位側領域を接続し、ゲートに電圧を加えると、MIS構造によるチャネルとヘテロ構造の２次元電子ガス層が高電位側領域と低電位側領域の間に連続して形成される。ゲートに電圧を加えると、高電位側領域と低電位側領域の間が導通する。ゲートに電圧を加えなければ、MIS構造によるチャネルが消失し、高電位側領域と低電位側領域の間を絶縁した状態に切換えられる。
本明細書で開示されるHEMTでは、MIS構造によってHEMTのオン・オフを切換えることができる。高電位側領域と低電位側領域の間の電子は、ゲートに電圧を印加していない状態では走行を停止し、ゲートに電圧を印加した状態では走行する。本明細書で開示されるHEMTは、ノーマリオフで動作する。
【０００７】
即ち、本明細書で開示されるHEMTは、高電位側電極に電気的に接続されている高電位側領域と、低電位側電極に電気的に接続されている低電位側領域と、高電位側領域と低電位側領域の間に形成されている第１半導体領域と、第１半導体領域の表面の一部に絶縁体領域を介して対向しているゲート電極を有するMIS構造と、第１半導体領域の表面の残部に接しているとともに第１半導体領域のバンドギャップよりも広いバンドギャップを有する第２半導体領域を有するヘテロ構造を備えている。本明細書で開示されるHEMTでは、高電位側領域と低電位側領域がMIS構造とヘテロ構造を直列に配置した構造で接続されている。
上記形態のHEMTでは、ヘテロ構造が高電位側領域と低電位側領域の間を連続して形成されていない。MIS構造とヘテロ構造を直列に配置した構造が、高電位側領域と低電位側領域の間を連続して形成されている。この結果、高電位側領域と低電位側領域の間には、MIS構造によるチャネルとヘテロ構造による２次元電子ガス層が直列に形成される。MIS構造によるチャネルは、ゲートに電圧を印加していない状態で消失し、ゲートに電圧を印加した状態で出現する。したがって、上記形態のHEMTは、ノーマリオフで動作することができる。
【０００８】
本明細書で開示されるHEMTでは、MIS構造が低電位側領域に接しており、ヘテロ構造がMIS構造と高電位側領域に接していることが好ましい。
HEMTの耐圧は、MIS構造と高電位側領域の間の距離に依存しており、MIS構造と低電位側領域の間の距離に依存していない。したがって、MIS構造と低電位側領域の間の距離は、大きく確保する必要がない。MIS構造が低電位側領域の一部に接するような形態にすることで、耐圧を低下させることなく、面積効率を向上させることができる。
【０００９】
本明細書で開示されるHEMTでは、第１半導体領域と第２半導体領域がIII族窒化物半導体であることが好ましい。
III族窒化物半導体は、高い絶縁破壊電界強度や優れた高温動作を有している。このため、本明細書で開示されるHEMTは、高電圧及び大電流をスイッチングするパワーデバイスとして利用することができる。
【００１０】
本明細書で開示されるHEMTでは、第１半導体領域の不純物濃度が、1×1014cm-3以下であることが好ましい。
第１半導体領域の不純物濃度が1×1014cm-3以下であると、第１半導体領域は実質的に絶縁体と評価することができる。このため、高電位側領域とMIS構造の間の電界強度が一様になり、電界強度の局所的な集中が抑えられる。特に、MIS構造の絶縁体領域のコーナー部の電界集中を緩和することができる。この結果、MIS構造の絶縁体領域の破壊が抑えられる。なお、第１半導体領域の不純物濃度が1×1014cm-3以下であっても、２次元電子ガス層とチャネルを介して電子を走行させることができる。
【００１１】
本明細書で開示される技術は、縦型のHEMTを提供することもできる。本明細書で開示される縦型のHEMTは、高電位側電極に電気的に接続されている高電位側領域と、その高電位側領域上に形成されている第１半導体領域と、その第１半導体領域上に形成されているとともに低電位側電極に電気的に接続されている低電位側領域を備えている。高電位側領域と低電位側領域は、第１半導体領域によって隔てられている。本明細書で開示される縦型のHEMTはさらに、第１半導体領域を貫通して高電位側領域と低電位側領域の間を伸びている柱状領域を備えている。柱状領域は、第１半導体領域の側面の一部に絶縁体領域を介して対向しているゲート電極を有するMIS構造と、第１半導体領域の側面の残部に接しているとともに第１半導体領域のバンドギャップよりも広いバンドギャップを有する第２半導体領域を有するヘテロ構造を備えている。本明細書で開示される縦型のHEMTでは、高電位側領域と低電位側領域がMIS構造とヘテロ構造を直列に配置した構造で接続されている。
上記の縦型のHEMTでは、高電位側領域と低電位側領域が第１半導体領域を間に挟んで上下に分かれて形成されている。高電位側領域と低電位側領域の間には、MIS構造とヘテロ構造が縦方向に直列に配置されている。MIS構造によるチャネルは、ゲートに電圧を印加していない状態で消失し、ゲートに電圧を印加した状態で出現する。したがって、上記形態のHEMTは、ノーマリオフで動作することができるとともに、電流を縦方向に導通させることができる。
【００１２】
本明細書で開示される縦型のHEMTは、第２半導体領域を介して第１半導体領域に対向しているとともに第２半導体領域のバンドギャップよりも狭いバンドギャップを有する第３半導体領域をさらに備えているのが好ましい。
上記の縦型のHEMTによると、第１半導体領域と第２半導体領域の間に加えて、第３半導体領域と第２半導体領域の間にも２次元電子ガス層が形成される。上記のHEMTはオン抵抗が小さい。
【００１３】
本明細書で開示される縦型のHEMTでは、第１半導体領域と第２半導体領域と第３半導体領域がIII族窒化物半導体であることが好ましい。
さらに、本明細書で開示される縦型のHEMTでは、第１半導体領域と第３半導体領域の不純物濃度が、1×1014cm-3以下であることが好ましい。
【発明の効果】
【００１４】
本明細書で開示されるHEMTでは、高電位側領域と低電位側領域の間に、MIS構造よるチャネルとヘテロ構造による２次元電子ガス層が直列に形成される。MIS構造によるチャネルは、ゲートに電圧を印加していない状態で消失し、ゲートに電圧を印加した状態で出現する。したがって、本明細書で開示されるHEMTでは、MIS構造によってオン・オフを切換えことができる。この結果、本明細書で開示されるHEMTは、ノーマリオフで動作することができる。
【発明を実施するための最良の形態】
【００１５】
本発明の好ましい形態を列記する。
（第１形態）
高電位側領域は、第１半導体領域の表面部の一部に形成されており、
低電位側領域は、第１半導体領域の他の表面部の一部に形成されている。
（第２形態）
第１半導体領域と第２半導体領域は、III-V族化合物半導体であることが好ましい。より好ましくは、III族窒化物半導体であることが好ましい。
（第３形態）
III族窒化物半導体は、一般式がAlXGaYIn1-X-YN（0≦X≦1、0≦Y≦1、0≦1-X-Y≦1）で表される。
【実施例】
【００１６】
（第１実施例）
図１に、HEMT１０の要部断面図を模式的に示す。図２に、HEMT１０の要部平面図を模式的に示す。図２のI−I線の矢視断面図は、図１の断面図に対応している。
HEMT１０は、窒化ガリウム（GaN）の第１半導体領域２２と、第１半導体領域２２上に形成されている窒化アルミニウムガリウム（AlGaN）の第２半導体領域２４を備えている。第１半導体領域２２には、製造工程を通して不純物が意図的に導入されていない。第１半導体領域２２の不純物濃度は、1×1014cm-3以下に維持されている。第２半導体領域２４には、ｎ型の不純物が導入されていても、導入されていなくても良い。第２半導体領域２４は、結晶中にアルミニウムを含有しており、そのバンドギャップは第１半導体領域２２のバンドギャップよりも広い。第２半導体領域２４の厚みは、約50nmである。第１半導体領域２２と第２半導体領域２４は、ヘテロ構造を構成している。
【００１７】
HEMT１０はさらに、所定の距離を隔てて離間して配置されているドレイン領域３２（高電位側領域の一例）とソース領域３４（低電位側領域の一例）を備えている。ドレイン領域３２は、第２半導体領域２４を貫通して第１半導体領域２２にまで達している。ドレイン領域３２は、シリコンが高濃度に導入されたｎ＋型の領域であり、その不純物濃度は約1×1020cm-3である。ドレイン領域３２には、図示しないドレイン電極が接続している。
ソース領域３４は、第２半導体領域２４を貫通して第１半導体領域２２にまで達している。ソース領域３４は、シリコンが高濃度に導入されたｎ＋型の領域であり、その不純物濃度は約1×1020cm-3である。ソース領域３４には、図示しないソース電極が接続している。
【００１８】
HEMT１０はさらに、ドレイン領域３２とソース領域３４の間の第１半導体領域２２の表面の一部に接しているMIS構造４０を備えている。MIS構造４０は、ソース領域３４にも接している。MIS構造４０は、ゲート絶縁膜４２とゲート電極４４を備えている。ゲート電極４４は、ゲート絶縁膜４２を介して第１半導体領域２２の表面に対向している。ゲート電極４４と第２半導体領域２４は、電気的に絶縁されている。ゲート絶縁膜４２には、酸化シリコン（SiO2）が用いられており、その厚みは約50nmである。ゲート電極４４には、ポリシリコンが用いられている。
図２に示すように、MIS構造４０は、ドレイン領域３２とソース領域３４の間に配置されている。ドレイン領域３２とソース領域３４の間の第２半導体領域２４は、ドレイン領域３２とソース領域３４の間を連続して伸びていない。第２半導体領域２４は、ドレイン領域３２とソース領域３４の間をMIS構造４０によって隔てられている。即ち、第１半導体領域２２と第２半導体領域２４で構成されるヘテロ構造は、ドレイン領域３２とソース領域３４の間をMIS構造４０によって隔てられている。換言すると、ドレイン領域３２とソース領域３４は、ヘテロ構造とMIS構造４０を直列に配置した構造で接続されている。
【００１９】
次に、HEMT１０の動作を説明する。
第２半導体領域２４のバンドギャップは、第１半導体領域２２のバンドギャップよりも広い。このため、図１に示すように、第１半導体領域２２と第２半導体領域２４のヘテロ接合面には、２次元電子ガス層（2DEG）形成される。２次元電子ガス層（2DEG）は、ヘテロ接合面のうち第１半導体領域２２側に形成される。
前記したように、第１半導体領域２２と第２半導体領域２４で構成されるヘテロ構造は、ドレイン領域３２とソース領域３４の間を連続して形成されていない。ドレイン領域３２とソース領域３４の間には、MIS構造４０が配置されている。したがって、MIS構造４０が配置されている第１半導体領域２２の表面には、２次元電子ガス層（2DEG）が形成されない。２次元電子ガス層（2DEG）は、ドレイン領域３２とソース領域３４の間を連続して形成されない。
【００２０】
MIS構造４０が配置されている第１半導体領域２２の表面には、ゲート電極４４に印加する電圧に基づいてチャネル（CH）が形成される。チャネル（CH）は、ゲート電極４４にゲート電圧を印加していない状態では消失している。チャネル（CH）は、ゲート電極４４に正のゲート電圧を印加した状態で出現する。チャネル（CH）が現れると、ドレイン領域３２とソース領域３４の間は、チャネル（CH）と２次元電子ガス層（2DEG）で連続する。チャネル（CH）と２次元電子ガス層（2DEG）が連続すると、電子はドレイン領域３２とソース領域３４の間を走行することができる。
【００２１】
したがって、HEMT１０では、ゲート電極４４に電圧を印加していない状態でオフさせ、ゲート電極４４に正の電圧を印加している状態でオンさせることができる。HEMT１０は、ノーマリオフで動作することができる。
【００２２】
HEMT１０の他の特徴を列記する。
（１）HEMT１０では、第１半導体領域２２の不純物濃度が1×1014cm-3以下に調整されていることを特徴としている。この濃度範囲の第１半導体領域２２は、実質的に絶縁体と評価することができる。このため、ドレイン領域３２とMIS構造４０の間の電界強度が一様になり、局所的な集中が抑えられる。特に、図１に示すように、MIS構造４０のゲート絶縁膜４２のコーナー部４６の電界集中を緩和することができる。この結果、ゲート絶縁膜４２の破壊が抑えられる。なお、第１半導体領域２２の不純物濃度が1×1014cm-3以下であっても、チャネル（CH）と２次元電子ガス層（2DEG）介してドレイン領域３２とソース領域３４の間に電子を走行させることができる。
（２）HEMT１０では、MIS構造４０がソース領域３４の一部に接しており、ヘテロ構造がMIS構造４０とドレイン領域３２に接していることを特徴としている。HEMT１０の耐圧は、MIS構造４０とドレイン領域３２の間の距離に依存しており、MIS構造４０とソース領域３４の間の距離に依存していない。したがって、MIS構造４０とドレイン領域３２の間の距離は、大きく確保する必要がない。MIS構造４０がソース領域３４の一部に接するような形態にすることで、耐圧を低下させることなく、面積効率を向上させることができる。
【００２３】
（HEMT１０の製造方法）
まず、図３に示すように、窒化ガリウム（GaN）の第１半導体領域２２を準備する。次に、MOCVD法を利用して、第１半導体領域２２の表面に約50nmの厚みで第２半導体領域２４を結晶成長する。
次に、図４に示すように、イオン注入技術を利用して、第２半導体領域２４を貫通して第１半導体領域２２に至るまでシリコンを局所的に導入し、ドレイン領域３２とソース領域３４を形成する。
次に、図５に示すように、第２半導体領域２４の表面にマスク６２をパターニングし、マスク６２の開孔から露出する一部のソース領域３４と第２半導体領域２４を除去し、第１半導体領域２２の表面を露出させる。その後に、マスク６２を除去する。
次に、図６に示すように、CVD法を利用して、第２半導体領域２４の表面、及び溝から露出している第１半導体領域２２の表面に約50nmの厚みでゲート絶縁膜４２を形成する。次に、CVD法を利用して、ゲート絶縁膜４２の表面にゲート電極４４を形成する。次に、ゲート絶縁膜４２とゲート電極４４の一部を除去することによって、図１に示すHEMT１０を得ることができる。なお、図１では、ゲート絶縁膜４２がゲート電極４４の下部のみに形成されているが、ゲート絶縁膜４２がソース領域３４とドレイン領域３２間を覆っていてもよい。
【００２４】
（第２実施例）
図７に、HEMT１００の要部断面図を模式的に示す。HEMT１００は、電流が縦方向に導通するタイプである。
HEMT１００は、ドレイン領域１３４（高電位側領域の一例）と、そのドレイン領域１３４上に形成されている第１半導体領域１２２と、第１半導体領域１２２上に形成されているソース領域１３２を備えている。ドレイン領域１３４とソース領域１３２は、第１半導体領域１２２によって隔てられている。
ドレイン領域１３４には、窒化ガリウム（GaN）が用いられており、シリコンを高濃度に含むｎ＋型の領域である。ドレイン領域１３４の不純物濃度は、約1×1018cm-3である。ドレイン領域１３４には、図示しないドレイン電極が接続している。
第１半導体領域１２２には、窒化ガリウム（GaN）が用いられている。第１半導体領域１２２は、製造工程を通して不純物が意図的に導入されていない。第１半導体領域１２２の不純物濃度は、1×1014cm-3以下に維持されている。
ソース領域１３２には、窒化ガリウム（GaN）が用いられており、シリコンを高濃度に含むｎ＋型の領域である。ソース領域１３２の不純物濃度は、約1×1020cm-3である。ソース領域１３４には、図示しないソース電極が接続している。
【００２５】
HEMT１００はさらに、ソース領域１３２と第１半導体領域１２２を貫通してドレイン領域１３４にまで達する柱状領域を備えている。
柱状領域は、MIS構造１４０と、第２半導体領域１２４と、埋込み絶縁体領域１２６を備えている。MIS構造１４０は、柱状領域の上部分に形成されており、ドレイン領域１３４とソース領域１３２の間の第１半導体領域１２２の側面の一部に接している。第２半導体領域１２４は、ドレイン領域１３４とソース領域１３２の間の第１半導体領域１２２の側面の残部に接している。
【００２６】
MIS構造１４０は、ゲート絶縁膜１４２とゲート電極１４４を備えている。ゲート電極１４４は、ゲート絶縁膜１４２を介して第１半導体領域１２２の側面の一部に対向している。ゲート電極１４４と第２半導体領域１２４は、電気的に絶縁されている。ゲート絶縁膜１４２には、酸化シリコン（SiO2）が用いられており、その厚みは約50nmである。ゲート電極１４４には、不純物が高濃度に導入されたポリシリコンが用いられている。
【００２７】
第２半導体領域１２４と埋込み絶縁体領域１２６は、柱状領域の下部分に形成されている。第２半導体領域１２４には、窒化アルミニウムガリウム（AlGaN）が用いられている。第２半導体領域１２４の厚みは、約25nmである。第２半導体領域１２４には、ｎ型の不純物が導入されていても、導入されていなくても良い。第２半導体領域１２４は、結晶中にアルミニウムを含有しており、そのバンドギャップ幅は第１半導体領域１２２のバンドギャップ幅よりも広い。埋込み絶縁体領域１２６には、酸化シリコンが用いられている。埋込み絶縁体領域１２６は、第２半導体領域１２４によって被覆されている。
【００２８】
図７に示すように、MIS構造１４０は、ドレイン領域１３４とソース領域１３２の間に配置されている。このため、第２半導体領域１２４は、ドレイン領域１３４とソース領域１３２の間を縦方向に連続して伸びていない。第２半導体領域１２４は、ドレイン領域１３４とソース領域１３２の間をMIS構造１４０によって隔てられている。即ち、第１半導体領域１２２と第２半導体領域１２４で構成されるヘテロ構造は、ドレイン領域１３４とソース領域１３２の間をMIS構造４０によって隔てられている。換言すると、ドレイン領域１３４とソース領域１３２は、ヘテロ構造とMIS構造１４０を直列に配置した構造で接続されている。
【００２９】
次に、HEMT１００の動作を説明する。
第２半導体領域１２４のバンドギャップは、第１半導体領域１２２のバンドギャップよりも広い。このため、図７に示すように、第１半導体領域１２２と第２半導体領域１２４のヘテロ接合面には、２次元電子ガス層（2DEG）形成される。２次元電子ガス層（2DEG）は、ヘテロ接合面のうち第１半導体領域１２２側に形成される。
前記したように、第１半導体領域１２２と第２半導体領域１２４で構成されるヘテロ構造は、ドレイン領域１３２とソース領域１３４の間を縦方向に連続して形成されていない。ドレイン領域１３２とソース領域１３４の間には、MIS構造１４０が配置されている。したがって、MIS構造１４０が配置されている第１半導体領域１２２の表面には、２次元電子ガス層（2DEG）が形成されない。２次元電子ガス層（2DEG）は、ドレイン領域１３２とソース領域１３４の間を縦方向に連続して形成されない。
【００３０】
MIS構造１４０の側方の第１半導体領域１２２の表面には、ゲート電極１４４に印加する電圧に基づいてチャネル（CH）が形成される。チャネル（CH）は、ゲート電極１４４にゲート電圧を印加していない状態で消失している。チャネル（CH）は、ゲート電極１４４に正のゲート電圧を印加した状態で出現する。チャネル（CH）が現れると、ドレイン領域１３２とソース領域１３４の間は、チャネル（CH）と２次元電子ガス層（2DEG）で連続する。チャネル（CH）と２次元電子ガス層（2DEG）が連続すると、電子はドレイン領域１３２とソース領域１３４の間を縦方向に走行することができる。
【００３１】
したがって、HEMT１００では、ゲート電極１４４に電圧を印加していない状態でオフさせ、ゲート電極１４４に正の電圧を印加している状態でオンさせることができる。したがって、HEMT１００は、ノーマリオフで動作することができる。
【００３２】
HEMT１００の他の特徴を記載する。
HEMT１００は、第１半導体領域１２２の不純物濃度が1×1014cm-3以下に調整されていることを特徴としている。この濃度範囲の第１半導体領域１２２は、実質的に絶縁体と評価することができる。このため、ドレイン領域１３２とMIS構造１４０の間の電界強度が一様になり、局所的な集中が抑えられる。特に、図７に示すように、MIS構造１４０のゲート絶縁膜１４２のコーナー部１４６の電界集中を緩和することができる。この結果、ゲート絶縁膜１４２の破壊が抑えられる。なお、第１半導体領域１２２の不純物濃度が1×1014cm-3以下であっても、チャネル（CH）と２次元電子ガス層（2DEG）介してドレイン領域１３２とソース領域１３４の間に電子を走行させることができる。
【００３３】
（HEMT１００の製造方法）
まず、図８に示すように、ドレイン領域１３４と第１半導体領域１２２が積層した半導体基板を準備する。第１半導体領域１２２は、エピタキシャル成長技術を利用して、ドレイン領域１３４上に形成される。次に、イオン注入技術を利用して、第１半導体領域１２２の表面部にシリコンを高濃度に導入し、ソース領域１３２を形成する。
次に、図９に示すように、第１半導体領域１２２の表面にマスク１６２をパターニングする。次に、ドライエッチング技術を利用して、マスク１６２の開孔から幅1μm、深さ10μmのトレンチ１６３を形成する。トレンチ１６３は、ソース領域１３２と第１半導体領域１２２を貫通してドレイン領域１３４にまで達している。
次に、図１０に示すように、MOCVD法を利用して、トレンチ１６３の内壁に約25nmの厚みで第２半導体領域１２４を結晶成長する。次に、CVD法又はスピンオングラス法を利用して、トレンチ１６３内を埋込み絶縁体領域１２６で充填する。
【００３４】
次に、図１１に示すように、フッ化水素（HF）を用いたウェットエッチング技術を利用して、その表面から1μmの深さまで埋込み絶縁体領域１２６を選択的に除去し、トレンチ１６４を形成する。
次に、図１２に示すように、テトラメチルアンモニウムハイドライド（(CH3)4NOH：TMAH）を用いたウェットエッチング技術を利用して、トレンチ１６４内に露出する第２半導体領域１２４を選択的に除去する。
フッ化水素（HF）とテトラメチルアンモニウムハイドライド（TMAH）を用いたウェットエッチング技術は、セルフアライン（自己整合）でトレンチ１６４を形成することができる。
次に、CVD法を利用して、トレンチ１６４の内壁にゲート絶縁膜１４２を50nmの厚みで形成し、次いでCVD法を利用して、トレンチ１６４内にゲート電極１４４を充填する。これらの工程を経て、図７に示すHEMT１００を得ることができる。
【００３５】
（第２実施例の変形例）
図１３に、HEMT２００の要部断面図を模式的に示す。HEMT２００は、第２実施例のHEMT１００の変形例である。第２実施例のHEMT１００と実質的に同一の構成要素に関しては同一符号を付し、その説明を省略する。
HEMT２００は、第２実施例のHEMT１００の埋込み絶縁体領域１２６に代えて、第３半導体領域２２６が設けられていることを特徴としている。第３半導体領域２２６には、窒化ガリウム（GaN）が用いられている。したがって、第２半導体領域１２４のバンドギャップは、第３半導体領域２２６のバンドギャップよりも広い。第３半導体領域２２６の不純物濃度は、1×1014cm-3以下に調整されている。
【００３６】
HEMT２００では、図１３に示すように、第１半導体領域１２２と第２半導体領域１２４のヘテロ接合面に加えて、第２半導体領域１２４と第３半導体領域２２６のヘテロ接合面にも２次元電子ガス層（2DEG）形成される。したがって、HEMT２００は、低いオン抵抗で動作することができる。
【００３７】
（HEMT２００の製造方法）
HEMT２００の製造工程は、HEMT１００の図９に示す製造工程まで同一である。
次に、図１４に示すように、MOCVD法を利用して、トレンチ１６３の内壁に約25nmの厚みで第２半導体領域１２４を結晶成長する。次に、MOCVD法を利用して、トレンチ１６３内を第３半導体領域２２６で充填する。
次に、図１５に示すように、第１半導体領域１２２の表面にマスク２６２をパターニングし、マスク２６２の開孔からは第２半導体領域１２４及び第３半導体領域２２６を露出させる。次に、ドライエッチング技術を利用して、マスク２６２の開孔から幅1.6μm、深さ1μmのトレンチ２６３を形成する。トレンチ２６３は、平面視したときに、第２半導体領域１２４及び第３半導体領域２２６が存在する範囲よりも広く形成され、第２半導体領域１２４及び第３半導体領域２２６の深さ方向の一部が除去される。
次に、CVD法を利用して、トレンチ２６３の内壁にゲート絶縁膜１４２を50nmの厚みで形成し、次いでCVD法を利用して、トレンチ１６４内にゲート電極１４４を充填する。これらの工程を経て、図１３に示すHEMT２００を得ることができる。
【００３８】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３９】
【図１】第１実施例のHEMTの要部断面図を模式的に示す。
【図２】第１実施例のHEMTの要部平面図を模式的に示す。
【図３】第１実施例のHEMTの製造過程を示す（１）。
【図４】第１実施例のHEMTの製造過程を示す（２）。
【図５】第１実施例のHEMTの製造過程を示す（３）。
【図６】第１実施例のHEMTの製造過程を示す（４）。
【図７】第２実施例のHEMTの要部断面図を模式的に示す。
【図８】第２実施例のHEMTの製造過程を示す（１）。
【図９】第２実施例のHEMTの製造過程を示す（２）。
【図１０】第２実施例のHEMTの製造過程を示す（３）。
【図１１】第２実施例のHEMTの製造過程を示す（４）。
【図１２】第２実施例のHEMTの製造過程を示す（５）。
【図１３】第２実施例の変形例のHEMTの要部断面図を模式的に示す。
【図１４】第２実施例の変形例のHEMTの製造過程を示す（１）。
【図１５】第２実施例の変形例のHEMTの製造過程を示す（２）。
【符号の説明】
【００４０】
２２、１２２：第１半導体領域
２４、１２４：第２半導体領域
３２、１３２：ドレイン領域
３４、１３４：ソース領域
４０、１４０：MIS構造
４２、１４２：ゲート絶縁膜
４４、１４４：ゲート電極
１２６：埋込み絶縁体領域
２２６：第３半導体領域
【図１】
2008147593.tif 000003
【図２】
2008147593.tif 000004
【図３】
2008147593.tif 000005
【図４】
2008147593.tif 000006
【図５】
2008147593.tif 000007
【図６】
2008147593.tif 000008
【図７】
2008147593.tif 000009
【図８】
2008147593.tif 000010
【図９】
2008147593.tif 000011
【図１０】
2008147593.tif 000012
【図１１】
2008147593.tif 000013
【図１２】
2008147593.tif 000014
【図１３】
2008147593.tif 000015
【図１４】
2008147593.tif 000016
【図１５】
2008147593.tif 000017