(57)【要約】【課題】固定極側に対しインピーダンス変換器の入力側端子を漏洩電流の原因となる凝集フラックスを完全除去してはんだ付けしたコンデンサマイクロホンおよびその製造方法の提供。【解決手段】固定極４２側に対しインピーダンス変換器１２としてのＦＥＴ１３のゲート端子１６をはんだ付けするはんだ付け工程を、はんだ付け部位１７の残余部位を絶縁性シーリング材Ｓで覆って硬化させる前処理と、はんだ付け部位１７をはんだ付けする実はんだ付け処理と、はんだ付け後に絶縁性シーリング材Ｓ側に付着した凝集フラックス２０を除去する後処理との手順を経て行うことで、凝集フラックス２０を完全除去し、漏洩電流に起因する雑音の発生を防止したコンデンサマイクロホン１１を提供することができる。【選択図】図１
2008147806.tif 000002
【特許請求の範囲】
【請求項１】
固定極側からの信号電圧を高インピーダンスで受けるインピーダンス変換器の入力側端子を前記固定極側にはんだ付けするはんだ付け工程をその製造工程中に少なくとも含むコンデンサマイクロホンの製造方法において、
前記はんだ付け工程は、前記固定極側に向けて引き出された前記入力側端子のはんだ付け部位を除く残余部位を隙間なく絶縁性シーリング材で覆って硬化させる前処理と、前記はんだ付け部位をはんだ付けする実はんだ付け処理と、はんだ付け後に前記絶縁性シーリング材側に付着したフラックスを除去する後処理とを経て行うことを特徴とするコンデンサマイクロホンの製造方法。
【請求項２】
前記入力側端子は、電界効果トランジスタにおけるゲート端子と真空管におけるグリッド端子とのいずれかである請求項１に記載のコンデンサマイクロホンの製造方法。
【請求項３】
請求項１または２に記載の製造方法により製造したことを特徴とするコンデンサマイクロホン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固定極側に対しインピーダンス変換器の入力側端子をはんだ付けして製造されるコンデンサマイクロホンおよびその製造方法に関する技術である。
【背景技術】
【０００２】
コンデンサマイクロホンは、振動板と固定極とを対設して形成したコンデンサ部の信号電圧化された電気容量変化を高インピーダンスで入力し、低インピーダンスで出力することのできるインピーダンス変換器を少なくとも備えて形成されている。
【０００３】
例えば、入力側端子としてゲート端子を備える電界効果トランジスタ（以下、「ＦＥＴ」という）と、入力側端子としてグリッド端子を備える真空管とは、インピーダンス変換器としてコンデンサマイクロホンに使用されている。
【０００４】
このうち、インピーダンス変換器がＦＥＴである場合には、例えば下記特許文献１の図２に開示されているように、固定極との間に介装させたコンタクトスプリングのような中継部材にゲート端子を接触させて固定極側との導通を確保するようにしているものもある。また、このようなＦＥＴは、固定極側との間の導通を強固とすべく、固定極側となるコンタクトスプリングに対しゲート端子がはんだ付けされる場合もある。
【特許文献１】特開２００６−１５７３３２号公報
【０００５】
さらに、コンデンサマイクロホンのうち特に良好な音質が求められるものは、インピーダンス変換器として下記特許文献２に開示されているような真空管が用いられている。この場合、インピーダンス変換器としての真空管は、固定極側に対しグリッド端子がはんだ付けされることになる。
【特許文献２】特開平１１−３１７９９６号公報
【０００６】
図３は、インピーダンス変換器としてＦＥＴを用いた場合の固定極側に対するゲート端子の従来から行われているはんだ付け状況を示す側面図である。同図によれば、プリント基板５に実装されたＦＥＴ１は、その本体部２の側面側から引き出されて固定極７側に向くゲート端子３と、プリント基板５側に向けてドレイン端子とソース端子との対となって引き出されているリード端子４（他の１本は図示例では隠れている）とを少なくとも備えて構成されている。
【０００７】
このうち、ゲート端子３は、本体部２の側面側から引き出されて、固定極７との対面側へと折り返され、ＦＥＴ１と固定極７との間に介装されたコンタクトスプリング６に対しはんだ付けされている。
【０００８】
この場合、ゲート端子３は、漏洩電流の発生を回避すべく本体部２から所定の距離を確保させて引き回されている。このため、本体部２の側面側とゲート端子３との間には、狭隘な隙間Ｇが生成されることになる。
【０００９】
このようにはんだ付けして製造されるコンデンサマイクロホンは、ゲート端子３のはんだ付け部位３ａがコンタクトスプリング６を介して固定極７側にはんだ付けされるはんだ付け工程を経ることにより、ＦＥＴ１が固定極７側からの信号電圧を高インピーダンスで入力する構造を付与されて製造されることとなる。
【００１０】
ところで、図３に示すように、コンタクトスプリング６に対しゲート端子３をはんだ８を介し接続させたはんだ付け部位３ａの周縁側には、はんだ８のなじみをよくするために用いられたフラックス９が凝集し、はんだ付け部位３ａ周辺の隙間Ｇを含む部位に該フラックス９が付着してしまうこととなる。
【００１１】
このように付着したフラックス９は、時間経過とともに吸湿して電気伝導度が高まる性質があることから、はんだ付け部位３ａの絶縁性を弱めてしまうことになる。このため、通常は、フラックス９を溶剤や洗剤などで溶かした後、ブラシなどを用いて洗浄除去するようにしている。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、図３に示すＦＥＴ１は、本体部２とゲート端子３との間の隙間Ｇに入り込んで付着したフラックス９が、隙間Ｇに洗浄用のブラシの毛先が入って行かないため除去困難となり、残置されたまま製品としてのコンデンサマイクロホンに組み込まれてしまうことになる。このためコンデンサマイクロホンは、ＦＥＴ１のはんだ付け部位３ａの絶縁性が低下して漏洩電流を発生させるようになるため、ＦＥＴ１が高い入力インピーダンスを維持できずに雑音を発生させてしまうという不具合があった。
【００１３】
このような不具合は、インピーダンス変換器として微小サイズの真空管が用いられた場合にも、グリッド端子をはんだ付けした際に狭小な部位にフラックス９が残置されてしまうため、同様に発生することとなる。
【００１４】
しかも、このような不具合は、コンデンサマイクロホンとして製品化された初期の段階に発生せず、ユーザーが使用し始めてからある程度の時間が経った後に発生するようになるため、商品イメージを悪化させてしまうという問題もあった。
【００１５】
本発明は、従来技術の上記課題に鑑み、コンデンサマイクロホンにおいてインピーダンス変換器として用いられるＦＥＴや真空管における信号電圧の入力側端子（前者であればゲート端子、後者であればグリッド端子）を固定極側に、漏洩電流発生の原因となる凝集フラックスを完全除去してはんだ付けし、該凝集フラックスに起因する雑音の発生を防止できるようにしたコンデンサマイクロホンおよびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１６】
本発明は、上記目的を達成すべくなされたものであり、そのうちの第１の発明（コンデンサマイクロホンの製造方法）は、固定極側からの信号電圧を高インピーダンスで受けるインピーダンス変換器の入力側端子を前記固定極側にはんだ付けするはんだ付け工程をその製造工程中に少なくとも含むコンデンサマイクロホンの製造方法において、前記はんだ付け工程は、前記固定極側に向けて引き出された前記入力側端子のはんだ付け部位を除く残余部位を隙間なく絶縁性シーリング材で覆って硬化させる前処理と、前記はんだ付け部位をはんだ付けする実はんだ付け処理と、はんだ付け後に前記絶縁性シーリング材側に付着した凝集フラックスを除去する後処理とを経て行うことを最も主要な特徴としている。
【００１７】
この場合、前記入力側端子は、ＦＥＴにおけるゲート端子と真空管におけるグリッド端子とのいずれかであるのが望ましい。
【００１８】
また、第２の発明（コンデンサマイクロホンユニット）は、請求項１または２に記載の製造方法により製造されたことを最も主要な特徴としている。
【発明の効果】
【００１９】
請求項１の発明によれば、固定極側に対するインピーダンス変換器の入力側端子のはんだ付け工程は、入力側端子のはんだ付け部位を除く残余部位を隙間なく絶縁性シーリング材で覆って硬化させる前処理と、はんだ付け部位をはんだ付けする実はんだ付け処理と、はんだ付け後に絶縁性シーリング材側に付着した凝集フラックスを除去する後処理とを経て行われるので、入力側端子からの漏洩電流の原因となる凝集フラックスを完全除去して、固定極側に対し入力側端子をはんだ付けすることによりコンデンサマイクロホンを製造することができる。
【００２０】
また、請求項２の発明によれば、インピーダンス変換器としてＦＥＴと真空管とのいずれを用いる場合であっても、入力側端子からの漏洩電流を発生させることのないコンデンサマイクロホンを製造することができる。
【００２１】
さらに、請求項３の発明によれば、上記製造方法により製造されるコンデンサマイクロホンは、インピーダンス変換器の入力側端子からの漏洩電流に起因する雑音の発生を防止することができ、長期にわたり快適に使用することができることになる。
【発明を実施するための最良の形態】
【００２２】
図１は、本発明のうち第１の発明における、インピーダンス変換器がＦＥＴである場合のはんだ付け工程を処理手順別に示す説明図であり、そのうちの（ａ）は前処理を、（ｂ）は実はんだ付け処理を、（ｃ）は後処理をそれぞれ示す。また、図２は、上記はんだ付け工程に入る前のＦＥＴとプリント基板との配置関係を示す側面図である。
【００２３】
この場合、ＦＥＴ１３は、図２からも明らかなように図示しないゲート電極とソース電極とドレイン電極とを備える本体部１４と、該本体部１４の側面１４ａ側から引き出されて固定極４２側に向かう入力側端子１５としてのゲート端子１６と、同じく側面１４ａ側から引き出されてプリント基板２２に対しはんだ付けされたソース端子とドレイン端子との対からなるリード端子１８とを有している。なお、図示例においては、ソース端子とドレイン端子とのうちの一方が背後に隠れているため、１本のリード端子１８のみが示されている。
【００２４】
このうち、ゲート端子１６は、本体部１４の側面１４ａ側から突出させた引出し部１６ａと、該引出し部１６ａから側面１４ａの面方向に沿わせて直上させた直立部１６ｂと、該直立部１６ｂから折り返されて図１（ｂ）に示されているように本体部１４における固定極４２との対向面１４ｂ側へと向かわせてはんだ付け部位１７として用いられる折返し部１６ｃとで形成されている。
【００２５】
このため、ゲート端子１６は、その直立部１６ｂと本体部１４の側面１４ａと間に狭隘な隙間Ｇを介在させて引き回されることになる。
【００２６】
次に、このような配置関係にあるＦＥＴ１３のゲート端子１６を固定極４２側にはんだ付けするはんだ付け工程につき、その一例を説明すれば、固定極４２側に向けて引き出されたゲート端子１６のはんだ付け部位１７を除く残余部位を隙間なく絶縁性シーリング材Ｓで覆って硬化させる前処理と、固定極４２側の介在部品として用いられるコンタクトスプリング３２に対しはんだ付け部位１７をはんだ付けする実はんだ付け処理と、はんだ付け後に絶縁性シーリング材Ｓ側に付着した凝集フラックス２０を除去する後処理とを経て行われる。
【００２７】
このうち、前処理は、本体部１４の側面１４ａと直立部１６ｂとの間に形成される隙間Ｇを塞ぐように、ゲート端子１６のはんだ付け部位１７の残余部位となる引出し部１６ａと直立部１６ｂとを絶縁性シーリング材Ｓで覆い、これを硬化させることで行われる。
【００２８】
この場合、絶縁性シーリング材Ｓとしては、例えば信越化学工業（株）製の品番ＫＥ３４７のような一液室温硬化性シリコーンゴムを好適に用いることができる。
【００２９】
次いで行われる実はんだ付け処理は、本体部１４における固定極４２との対向面１４ｂ側に折り返された折返し部１６ｃ側をはんだ付け部位１７として用いることで、固定極４２とＥＦＴ１３との間に介在させたコンタクトスプリング３２側にはんだ付けすることで行われる。
【００３０】
この場合、コンタクトスプリング３２は、対向面１４ｂ側を介して本体部１４に取り付けられる基台部３３と、該基台部３３の側縁側から内向きに向かうように延設されたバネ板部３４とで構成されており、該バネ板部３４を介して固定極４２側への圧接が自在に形成されている。
【００３１】
そして、ゲート端子１６の折り返し部１６ｃは、コンタクトスプリング３２の基台部３３にあって本体部１４の対向面１４ｂ側に位置する部位に対し、はんだ付け部位１７としてはんだ１９により一体的にはんだ付けされている。
【００３２】
この場合、なじみをよくするためにはんだ１９自体に含有させてあるフラックス成分や、別途用意されるフラックスは、はんだ付けし際にはんだ付け部位１７の周縁側に凝集フラックス２０として硬化した絶縁性シーリング材Ｓの表面側に付着することになる。
【００３３】
後処理は、絶縁性シーリング材Ｓの表面に付着したこのような凝集フラックス２０を洗浄して除去するために行われる。
【００３４】
このような前処理と実はんだ付け処理と後処理とからなるはんだ付け工程を経ることで、入力側端子１５としてのゲート端子１５は、そのはんだ付け部位１７をコンタクトスプリング３２の基台部３３にはんだ付けすることで、バネ板部３４を介して固定極４２側と確実な導通関係を形成することができることになる。
【００３５】
つまり、ゲート端子１６は、前処理を経ることで流動性のある絶縁性シーリング材Ｓにより、その折返し部１６ｃ（はんだ付け部位１７）を除く残余部位がゲート端子１６と側面１４ａとの間の隙間Ｇを含めて完全に覆われることになる。しかも、絶縁性シーリング材Ｓには、一液室温硬化性シリコーンゴムなどを用いているので、塗布後に硬化させることができる。
【００３６】
実はんだ付け処理は、このような前処理を経た後に行われるので、はんだ付けした際に凝集フラックス２０が発生しても、硬化した絶縁性シーリング材Ｓの表面に付着するのみで、隙間Ｇ内への付着を確実に回避させることができる。
【００３７】
したがって、はんだ付け後に絶縁性シーリング材Ｓ側に付着した凝集フラックス２０は、後処理において溶剤などで溶解させブラシを用いて洗浄するなどして、容易、かつ、完全に除去することができる。
【００３８】
図１（ｃ）にその要部が示されているコンデンサマイクロホン１１は、このように隙間Ｇに漏洩電流発生の原因となる凝集フラックス２０を残置させることなく、固定極４２側に対してインピーダンス変換器１２としてのＦＥＴ１３が備えるゲート端子１６をはんだ付けして製造されることになる。
【００３９】
また、コンデンサマイクロホン１１にインピーダンス変換器１２として微小サイズの図示しない真空管を用いた場合においても、ＦＥＴ１３の場合と略同様の処理手順を経ることにより、狭小な部位に凝集フラックスを付着させることなく入力端子１５としてのグリッド端子をはんだ付けすることができる。
【００４０】
したがって、上記製造方法により製造されたコンデンサマイクロホン１１は、インピーダンス変換器１２としてのＦＥＴ１３や真空管が、入力側端子１５のはんだ付け部位１７の絶縁性を確保させることにより、高い入力インピーダンスを維持させながらも漏洩電流に起因する雑音の発生を確実に防止することができる。
【００４１】
このため、ユーザーは、上記製造方法により製造されたコンデンサマイクロホン１１を長期にわたり快適に使用することができることになる。
【００４２】
以上は、本発明を図示例に基づいて説明したものであり、その具体的な構成はこれに限定されるものではない。例えば、インピーダンス変換器１２として用いられるＦＥＴ１３は、ゲート端子１６を引出し部１６ａと、直立部１６ｂと、折り返し部１６ｃとで形成したものを示したが、引出し部１６ａと直立部１６ｂとで形成し、該直立部１６ｂをはんだ付け部位１７とさせることもできる。また、ゲート端子１６は、本体部１４の側面１４ａ側から引き出されるものに限らず、固定極４２との対向面１４ｂ側から引き出された直立部１６ｂと折返し部１６ｃとで形成することもできる。
【図面の簡単な説明】
【００４３】
【図１】本発明のうち第１の発明における、インピーダンス変換器がＦＥＴの場合のはんだ付け工程を処理手順別に示す説明図であり、そのうちの（ａ）は、前処理を、（ｂ）は、実はんだ付け処理を、（ｃ）は、後処理をそれぞれ示す。
【図２】ＦＥＴとプリント基板との配置関係を示す側面図。
【図３】インピーダンス変換器としてＦＥＴを用いた場合の固定極側に対するゲート端子の従来のはんだ付け状況を示す側面図。
【符号の説明】
【００４４】
１１  コンデンサマイクロホン
１２  インピーダンス変換器
１３  電界効果トランジスタ（ＦＥＴ）
１４  本体部
１４ａ  側面
１４ｂ  対向面
１５  入力側端子
１６  ゲート端子
１６ａ  引出し部
１６ｂ  直立部
１６ｃ  折返し部
１７  はんだ付け部位
１８  リード端子
１９  はんだ
２０  凝集フラックス
２２  プリント基板
３２  コンタクトスプリング
３３  基台部
３４  バネ板部
４２  固定極
Ｇ  隙間
Ｓ  絶縁性シーリング材
【図１】
2008147806.tif 000003
【図２】
2008147806.tif 000004
【図３】
2008147806.tif 000005