(57)【要約】【課題】プリント配線基板のインピーダンス特性を向上させる。【解決手段】プリント配線基板９１のＬ２層、Ｌ３層、およびＬ５層には、グランドと接続されるグランドパターン１８１、グランドパターン２０１、およびグランドパターン２４１のそれぞれが設けられている。グランドパターン１８１、グランドパターン２０１、およびグランドパターン２４１は、ランド１８４、ランド２０５、およびランド２４４を介してビア１６４に接続されている。また、Ｌ４層には、電源と接続される電源パターン２２１が設けられており、電源パターン２２１は、ビア１６４とは絶縁されている。さらに、Ｌ４層のビア１６４の外周の部分には、電源パターン２２１とは接続されないランド２２３が設けられている。本発明は、プリント配線基板に適用することができる。【選択図】図１８
2008218444.tif 000002
【特許請求の範囲】
【請求項１】
複数の層から構成されるプリント配線基板であって、
所定の層と他の層とを電気的に接続するビアが設けられ、
複数の前記層のうち、電源またはグランドと接続されるパターンであって、前記ビアと電気的に接続されないパターンが設けられた層の前記ビアの外周の部分に、ランドが設けられている
プリント配線基板。
【請求項２】
前記ランドの外周には、前記ランドと前記パターンとを絶縁するためのクリアランスホールが設けられている
請求項１に記載のプリント配線基板。
【請求項３】
前記ビアは、複数の前記層のうちの何れかの層に設けられたパターンであって、前記電源または前記グランドと接続されるパターンに電気的に接続されている
請求項１に記載のプリント配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプリント配線基板に関し、特に、インピーダンス特性を向上させることができるようにしたプリント配線基板に関する。
【背景技術】
【０００２】
従来、複数の層から構成されるプリント配線基板には、所定の層と他の層とを電気的に接続するためにビアが設けられている。このようなプリント配線基板には、プリント配線基板の内層のビアの外周部分に設けられたクリアランスホールの直径を大きくすることで、ビアに対してキャパシタンス成分を削減し、伝送される信号の波形の変形を抑制するものもある（例えば、特許文献１参照）。
【０００３】
ところで、近年、テレビジョン受像機等の電子機器に、高速でデータの読み書きを行うことのできるDDR（Double Data Rate）、DDR2などの規格に準拠したメモリが搭載されるようになってきている。このようなメモリは、電子機器内に設けられた、複数の層から構成されるプリント配線基板上に配置される。
【０００４】
また、プリント配線基板には、メモリを制御するメモリコントローラも配置される。プリント配線基板におけるメモリやメモリコントローラが配置される部分には、複数のビアが設けられ、それらのビアによって、伝送線路が配置される層である信号層と、電源またはグランドに接続されるパターンが設けられた層とが電気的に接続される。
【０００５】
例えば、プリント配線基板は、Ｌ１層からＬ６層までの６つの層からなり、それらの層のビアの外周部分には、図１乃至図６に示すように、ランドまたはクリアランスホールが設けられている。
【０００６】
図１は、従来のプリント配線基板の表面に設けられたＬ１層を示す図であり、Ｌ１層は、伝送線路が設けられたり、電子部品が配置されたりする信号層とされている。Ｌ１層には、Ｌ１層と、電源に接続されるパターンが設けられたＬ４層、およびプリント配線基板のＬ１層に対向する表面に設けられたＬ６層とを電気的に接続する電源接続用のビア１１が設けられ、ビア１１の表面には、レジストからなる表層ランド１２が設けられている。また、Ｌ１層には、ビアやランドを電気的に接続するためのパターン１３が設けられており、ビア１１は、パターン１３により他のビアやランドに接続されている。
【０００７】
さらに、Ｌ１層には、Ｌ１層と、グランドに接続されるパターンが設けられたＬ２層、Ｌ３層、およびＬ５層、並びに信号層であるＬ６層とを電気的に接続するグランド接続用のビア１４が設けられ、ビア１４の表面には、レジストからなる表層ランド１５が設けられている。さらに、また、Ｌ１層には、ビアやランドを電気的に接続するためのパターン１６が設けられており、ビア１４は、パターン１６により他のビアやランドに接続されている。
【０００８】
図２は、Ｌ２層を示す図であり、Ｌ２層には、グランドと接続されるパターンであるグランドパターン２１が設けられている。図２において、グランドパターン２１は、斜線の施された領域とされている。また、Ｌ２層の電源接続用のビア１１の外周の部分には、ビア１１とグランドパターン２１とを絶縁するためのクリアランスホール２２が設けられている。さらに、Ｌ２層のグランド接続用のビア１４の外周の部分には、ビア１４とグランドパターン２１とを電気的に接続するランド２３が設けられており、ランド２３はグランドパターン２１に接続されている。
【０００９】
図３は、Ｌ３層を示す図であり、Ｌ３層には、グランドと接続されるグランドパターン３１および伝送線路３２が設けられている。図３において、グランドパターン３１は、斜線の施された領域とされている。また、Ｌ３層の電源接続用のビア１１の外周の部分には、ビア１１とグランドパターン３１とを絶縁するためのクリアランスホール３３が設けられている。さらに、Ｌ３層のグランド接続用のビア１４の外周の部分には、ビア１４とグランドパターン３１とを電気的に接続するランド３４が設けられており、ランド３４はグランドパターン３１に接続されている。
【００１０】
図４は、Ｌ４層を示す図であり、Ｌ４層には、電源と接続される電源パターン４１が設けられている。図４において、電源パターン４１は、斜線の施された領域とされている。また、Ｌ４層の電源接続用のビア１１の外周の部分には、ビア１１と電源パターン４１とを電気的に接続するランド４２が設けられており、ランド４２は、電源パターン４１に接続されている。さらに、Ｌ４層のグランド接続用のビア１４の外周の部分には、ビア１４と電源パターン４１とを絶縁するためのクリアランスホール４３が設けられている。
【００１１】
図５は、Ｌ５層を示す図であり、Ｌ５層には、グランドと接続されるパターンであるグランドパターン５１が設けられている。図５において、グランドパターン５１は、斜線の施された領域とされている。また、Ｌ５層の電源接続用のビア１１の外周の部分には、ビア１１とグランドパターン５１とを絶縁するためのクリアランスホール５２が設けられている。さらに、Ｌ５層のグランド接続用のビア１４の外周の部分には、ビア１４とグランドパターン５１とを電気的に接続するランド５３が設けられており、ランド５３は、グランドパターン５１に接続されている。
【００１２】
図６は、Ｌ６層を示す図であり、Ｌ６層は、伝送線路が設けられたり、電子部品が配置されたりする信号層とされている。Ｌ６層のビア１１の表面には、レジストからなる表層ランド６１が設けられている。また、Ｌ６層にはバイパスコンデンサが配置され、ビア１１と、バイパスコンデンサの電極６２とがパターン６３により電気的に接続されている。さらに、Ｌ６層のビア１４の表面には、レジストからなる表層ランド６４が設けられている。さらに、また、Ｌ６層においては、ビア１４と、Ｌ６層に配置された他のバイパスコンデンサの電極６５とがパターン６６により電気的に接続されている。
【００１３】
このように、プリント配線基板においては、ビアに電気的に接続されない電源パターンまたはグランドパターンが設けられた層には、そのビアの外周の部分に、ビアと、電源パターンまたはグランドパターンとを絶縁するためのクリアランスホールが設けられている。
【００１４】
【特許文献１】特開２００１−２４４６３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、プリント配線基板において、プリント配線基板上に配置される電子部品の直下、すなわちBGA（Ball Grid Array）パッケージの直下には、多くのビアが設けられるので、設けられたビアの分だけクリアランスホールも設けられることになる。したがって、各層に設けられた電源パターンやグランドパターンの表面積は、ビアに設けられたクリアランスホールの面積の分だけ小さくなり、キャパシタンス成分が減少するので、プリント配線基板における電源とグランドとの間のインピーダンスが増加してしまう。
【００１６】
このようなプリント配線基板におけるインピーダンスの増加は、プリント配線基板上にDDR2などに準拠したメモリや、高速I/F LSI（Interface Large Scale Integration）などが配置される場合、プリント配線基板におけるSSO（Simultaneous Switching Output noise）ジッタ、すなわち同時スイッチングノイズによるジッタや、クロックジッタ、電源とグランドとの間のノイズによる影響などを悪化させる要因となっていた。特に、プリント配線基板が貫通基板である場合には、クリアランスホールの影響により、SSOジッタ、クロックジッタ、ノイズなどが悪化し易かった。
【００１７】
そのため、プリント配線基板上や、プリント配線基板に配置される電子部品内にバイパスコンデンサを配置して、プリント配線基板の電源とグランドとの間のインピーダンスを低下させなければならなかった。
【００１８】
また、データの転送速度が高速になるにつれて、プリント配線基板がDDRやDDR2の規格を満たすように信号のジッタを抑えることが難しくなってきており、プリント配線基板がDDRやDDR2の規格を満たすようにするためには、プリント配線基板におけるインピーダンス特性を向上させる必要があった。
【００１９】
本発明は、このような状況に鑑みてなされたものであり、プリント配線基板のインピーダンス特性を向上させることができるようにするものである。
【課題を解決するための手段】
【００２０】
本発明の一側面のプリント配線基板は、複数の層から構成されるプリント配線基板であって、所定の層と他の層とを電気的に接続するビアが設けられ、複数の前記層のうち、電源またはグランドと接続されるパターンであって、前記ビアと電気的に接続されないパターンが設けられた層の前記ビアの外周の部分に、ランドが設けられている。
【００２１】
前記ランドの外周には、前記ランドと前記パターンとを絶縁するためのクリアランスホールを設けることができる。
【００２２】
前記ビアは、複数の前記層のうちの何れかの層に設けられたパターンであって、前記電源または前記グランドと接続されるパターンに電気的に接続されるようにすることができる。
【発明の効果】
【００２３】
本発明の一側面によれば、プリント配線基板のインピーダンス特性を向上させることができる。
【発明を実施するための最良の形態】
【００２４】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００２５】
本発明の一側面のプリント配線基板（例えば、図９のプリント配線基板９１）は、複数の層から構成されるプリント配線基板であって、所定の層と他の層とを電気的に接続するビア（例えば、図１７のビア１６１）が設けられ、複数の前記層のうち、電源またはグランドと接続されるパターン（例えば、図１７のグランドパターン１８１、グランドパターン２０１、およびグランドパターン２４１）であって、前記ビアと電気的に接続されないパターンが設けられた層の前記ビアの外周の部分に、ランド（例えば、図１７のランド１８２、ランド２０３、およびランド２４２）が設けられている。
【００２６】
前記ランドの外周には、前記ランドと前記パターンとを絶縁するためのクリアランスホール（例えば、図１７のクリアランスホール１８３、クリアランスホール２０４、およびクリアランスホール２４３）を設けることができる。
【００２７】
前記ビアには、複数の前記層のうちの何れかの層に設けられたパターン（例えば、図１７の電源パターン２２１）であって、前記電源または前記グランドと接続されるパターンに電気的に接続されるようにすることができる。
【００２８】
以下、図面を参照して、本発明を適用した実施の形態について説明する。
【００２９】
図７は、本発明を適用した一実施の形態のプリント配線基板の層構成の例を示している。
【００３０】
プリント配線基板は、Ｌ１層乃至Ｌ６層が図中、上から下方向に順番に並べられて設けられた６層の貫通基板、ビルドアップ基板、またはパッケージ基板とされる。図７において図中、最も上側、すなわちプリント配線基板の表面に設けられたＬ１層は、データの伝送される伝送線路が設けられたり、電子部品が配置されたりする信号層とされており、Ｌ１層の下側に隣接するＬ２層は、グランドと接続されるグランドパターンが設けられたグランド層とされている。
【００３１】
また、Ｌ２層の下側に隣接するＬ３層は、伝送線路とグランドパターンとが設けられた信号／グランド層とされ、Ｌ３層の下側に順番に隣接するＬ４層およびＬ５層は、それぞれ電源と接続される電源パターンが設けられた電源層、およびグランド層とされている。さらに、Ｌ５層の下側に隣接し、プリント配線基板のＬ１層に対向する側の表面に設けられたＬ６層は、信号層とされている。
【００３２】
より具体的には、Ｌ１層乃至Ｌ６層の各層と層との間には、図８に示すように、絶縁体からなる絶縁層が設けられている。
【００３３】
例えば、信号層であるＬ１層のパターン厚、つまりＬ１層に設けられた伝送線路の図中、上下方向の厚さは、４０μｍとされ、Ｌ１層とＬ２層との間の絶縁層の厚さは、７５μｍとされている。また、グランド層であるＬ２層の厚さは３５μｍとされ、Ｌ２層とＬ３層との間の絶縁層の厚さは１００μｍとされ、信号／グランド層であるＬ３層の厚さは３５μｍとされている。
【００３４】
さらに、Ｌ３層とＬ４層との間の絶縁層の厚さは６００μｍとされ、電源層であるＬ４層の厚さは３５μｍとされ、Ｌ４層とＬ５層との間の絶縁層の厚さは１００μｍとされており、グランド層であるＬ５層の厚さは３５μｍとされ、Ｌ５層とＬ６層との間の絶縁層の厚さは７５μｍとされ、信号層であるＬ６層のパターン厚は４０μｍとされている。
【００３５】
なお、プリント配線基板は、６層の基板に限らず、４層または８層のプリント配線基板などとされてもよい。
【００３６】
ところで、図７に示したプリント配線基板の表面に設けられたＬ１層には、例えば、図９に示すように各種の電子部品が配置される。
【００３７】
図９は、プリント配線基板９１のＬ１層を示しており、プリント配線基板９１のＬ１層には、DDR2の規格に準拠したメモリ１０１−１およびメモリ１０１−２と、それらのメモリ１０１−１およびメモリ１０１−２へのデータの読み書きを制御するＩＣ（Integrated Circuit）からなるメモリコントローラ１０２とが配置されている。
【００３８】
メモリコントローラ１０２と、メモリ１０１−１およびメモリ１０１−２とは、Ｌ１層、Ｌ３層、Ｌ６層などに設けられた伝送線路を介して接続されており、メモリコントローラ１０２は、伝送線路を介してメモリ１０１−１またはメモリ１０１−２にデータを送信して記録させたり、伝送線路を介してメモリ１０１−１またはメモリ１０１−２からデータを読み出したりする。なお、以下、メモリ１０１−１およびメモリ１０１−２を特に区別する必要のない場合、単にメモリ１０１と称する。
【００３９】
また、プリント配線基板９１のＬ１層には、電源層であるＬ４層を介してメモリ１０１、およびメモリコントローラ１０２に電力を供給する電力供給部１０３が配置されている。すなわち、メモリ１０１、メモリコントローラ１０２、および電力供給部１０３は、それぞれビアを介してＬ４層に電気的に接続されており、電力供給部１０３は、Ｌ４層に設けられた電源パターンを介して、メモリ１０１およびメモリコントローラ１０２に電力を供給する。さらに、メモリ１０１、メモリコントローラ１０２、および電力供給部１０３は、グランドパターンが設けられたＬ２層、Ｌ３層、およびＬ５層にも接続されている。
【００４０】
電力供給部１０３は、例えば、ＤＣ（Direct Current）／ＤＣ（Direct Current）コンバータや、電解コンデンサなどの電子部品から構成される。電力供給部１０３は、図示せぬ電子部品やケーブルなどを介して、電力を供給する電源としての電源ユニットに接続されており、また、電力供給部１０３はグランドにも接続されている。したがって、Ｌ４層に設けられた電源パターンは、電力供給部１０３を介して電源に接続されていることになり、Ｌ２層、Ｌ３層、およびＬ５層に設けられたグランドパターンのそれぞれは、電力供給部１０３を介してグランドに接続されていることになる。
【００４１】
電力供給部１０３は、電源ユニットから供給される直流電流を、所定の電圧、例えば1.8Vの直流電流に変換し、変換により得られた直流電流をＬ４層に設けられた電源パターンを介して、メモリ１０１およびメモリコントローラ１０２に供給することにより、メモリ１０１およびメモリコントローラ１０２に電力を供給する。
【００４２】
また、プリント配線基板９１上のメモリ１０１や、メモリコントローラ１０２の直下または近傍には、メモリ１０１や、メモリコントローラ１０２を、伝送線路、電源パターン、またはグランドパターンに接続するために、複数のビアが設けられている。
【００４３】
それらのビアのＬ１層やＬ６層の基板上に形成された円形状の部分の表面には、例えば、図１０Ａに示すように表層ランドが設けられている。図１０Ａでは、ビア１３１のＬ１層またはＬ６層の基板に形成された円形状の部分の表面に、レジストからなる表層ランド１３２が設けられている。例えば、ビア１３１により設けられた穴の直径、すなわちビア１３１の穴径は0.2mmとされ、表層ランド１３２の外径は0.5mmとされる。
【００４４】
さらに、従来、図１０Ｂに示すように、プリント配線基板に設けられたビア１３３とは電気的に接続されない電源パターン、またはグランドパターンが設けられた層における、ビア１３３の外周には、絶縁体からなるクリアランスホール１３４が設けられる。例えば、このビア１３３により設けられた穴の穴径は0.2mmとされ、クリアランスホール１３４の外径は0.85mmとされる。
【００４５】
これに対して、図９のプリント配線基板９１のメモリ１０１や、メモリコントローラ１０２の周囲に設けられたビア１３１においては、ビア１３１とは電気的に接続されない電源パターン、またはグランドパターンが設けられた層のビア１３１の外周の部分には、図１０Ｃに示すように、円形状のランド１３５が設けられている。なお、図１０Ｃにおいて、図１０Ａと対応する部分には同一の符号を付してある。
【００４６】
図１０Ｃでは、ビア１３１の外周の部分に銅箔などからなるランド１３５が設けられ、ランド１３５の外周の部分に、さらに絶縁体からなる円形状のクリアランスホール１３６が設けられている。例えば、ビア１３１により設けられた穴の穴径は0.2mmとされ、ランド１３５の外径は0.55mmとされ、クリアランスホール１３６の外径は0.85mmとされる。
【００４７】
より具体的には、プリント配線基板９１のＬ１層のメモリ１０１や、メモリコントローラ１０２の直下または近傍には、図１１に示すように、複数のビアやランドが設けられており、それらのビアまたはランドには、ビアやランドを電気的に接続するためのパターンや、伝送線路などが接続されている。
【００４８】
例えばＬ１層には、Ｌ１層と、Ｌ４層およびＬ６層とを電気的に接続する電源接続用のビア１６１が設けられ、ビア１６１の表面には、レジストからなる円形状の表層ランド１６２が設けられている。また、ビア１６１には、他のビアやランドと、ビア１６１とを電気的に接続するためのパターン１６３が接続されている。
【００４９】
さらに、Ｌ１層には、Ｌ１層、Ｌ２層、Ｌ３層、Ｌ５層、およびＬ６層を電気的に接続するグランド接続用のビア１６４が設けられ、ビア１６４の表面には、レジストからなる円形状の表層ランド１６５が設けられている。さらに、また、ビア１６４には、他のビアやランドと、ビア１６４とを電気的に接続するためのパターン１６６が接続されている。
【００５０】
さらに、プリント配線基板９１のＬ２層には、図１２に示すように、グランドと接続されるパターンであるグランドパターン１８１が設けられている。図１２において、グランドパターン１８１は、斜線の施された領域とされており、グランドパターン１８１は、図示せぬビアや、図９の電力供給部１０３を介してグランドに接続されている。
【００５１】
Ｌ２層の電源接続用のビア１６１の外周の部分には、銅箔などからなる円形状のランド１８２が設けられており、ランド１８２の外周の部分には、ランド１８２とグランドパターン１８１とを絶縁するためのクリアランスホール１８３が設けられている。すなわち、ビア１６１は、グランドパターン１８１に囲まれる位置に設けられており、ビア１６１の外周に設けられたランド１８２と、グランドパターン１８１とがクリアランスホール１８３により絶縁されている。
【００５２】
さらに、Ｌ２層のグランド接続用のビア１６４の外周の部分には、ビア１６４とグランドパターン１８１とを電気的に接続する円形状のランド１８４が設けられており、ランド１８４はグランドパターン１８１に接続されている。
【００５３】
プリント配線基板９１のＬ３層には、図１３に示すように、グランドと接続されるグランドパターン２０１および伝送線路２０２が設けられている。図１３において、グランドパターン２０１は、斜線の施された領域とされており、グランドパターン２０１は、図示せぬビアや、図９の電力供給部１０３を介してグランドに接続されている。
【００５４】
また、Ｌ３層の電源接続用のビア１６１の外周の部分には、銅箔などからなる円形状のランド２０３が設けられており、ランド２０３の外周の部分には、ランド２０３とグランドパターン２０１とを絶縁するための円形状のクリアランスホール２０４が設けられている。さらに、Ｌ３層のグランド接続用のビア１６４の外周の部分には、ビア１６４とグランドパターン２０１とを電気的に接続する円形状のランド２０５が設けられており、ランド２０５はグランドパターン２０１に接続されている。
【００５５】
さらに、また、プリント配線基板９１のＬ４層には、図１４に示すように、電源と接続される電源パターン２２１が設けられている。図１４において、電源パターン２２１は、斜線の施された領域とされており、電源パターン２２１は、図示せぬビアや、図９の電力供給部１０３を介して、電源ユニット、つまり電源に接続されている。
【００５６】
また、Ｌ４層の電源接続用のビア１６１の外周の部分には、ビア１６１と電源パターン２２１とを電気的に接続する円形状のランド２２２が設けられており、ランド２２２は、電源パターン２２１に接続されている。さらに、Ｌ４層のグランド接続用のビア１６４の外周の部分には、銅箔などからなる円形状のランド２２３が設けられており、ランド２２３の外周の部分には、ランド２２３と電源パターン２２１とを絶縁するためのクリアランスホール２２４が設けられている。すなわち、ビア１６４は、電源パターン２２１に囲まれる位置に設けられており、ビア１６４の外周に設けられたランド２２３と、電源パターン２２１とがクリアランスホール２２４により絶縁されている。
【００５７】
プリント配線基板９１のＬ５層には、図１５に示すように、グランドと接続されるグランドパターン２４１が設けられている。図１５において、グランドパターン２４１は、斜線の施された領域とされており、グランドパターン２４１は、図示せぬビアや、図９の電力供給部１０３を介してグランドに接続されている。
【００５８】
Ｌ５層の電源接続用のビア１６１の外周の部分には、銅箔などからなる円形状のランド２４２が設けられており、ランド２４２の外周の部分には、ランド２４２とグランドパターン２４１とを絶縁するための円形状のクリアランスホール２４３が設けられている。さらに、Ｌ５層のグランド接続用のビア１６４の外周の部分には、ビア１６４とグランドパターン２４１とを電気的に接続する円形状のランド２４４が設けられており、ランド２４４はグランドパターン２４１に接続されている。
【００５９】
また、プリント配線基板９１のＬ６層には、図１６に示すように、伝送線路やビア、ランドなどが設けられている。例えばＬ６層の電源接続用のビア１６１の表面には、レジストからなる円形状の表層ランド２６１が設けられている。さらに、Ｌ６層にはバイパスコンデンサが配置され、ビア１６１と、バイパスコンデンサの電極２６２とがパターン２６３により電気的に接続されている。
【００６０】
Ｌ６層のグランド接続用のビア１６４の表面には、レジストからなる円形状の表層ランド２６４が設けられている。また、Ｌ６層においては、ビア１６４と、Ｌ６層に配置された他のバイパスコンデンサの電極２６５とがパターン２６６により電気的に接続されている。
【００６１】
さらに、図１７および図１８は、電源接続用のビア１６１およびグランド接続用のビア１６４の断面を示している。すなわち、図１７は、図１１のビア１６１を図１１中、下側から上側の方向に見た断面を示しており、図１８は、図１１のビア１６４を図１１中、下側から上側の方向に見た断面を示している。なお、図１７および図１８において、図１１乃至図１６における場合と対応する部分には同一の符号を付し、その説明は適宜、省略する。
【００６２】
図１７では、プリント配線基板９１には、Ｌ１層からＬ６層まで貫通する穴が設けられるように、ビア１６１が設けられている。また、Ｌ３層とＬ４層との間の絶縁層はコア材により形成され、Ｌ１層とＬ２層との間の絶縁層、Ｌ２層とＬ３層との間の絶縁層、Ｌ４層とＬ５層との間の絶縁層、およびＬ５層とＬ６層との間の絶縁層は、プリプレグにより形成されている。
【００６３】
Ｌ１層のビア１６１の図中、上側にはレジストからなる表層ランド１６２が設けられており、ビア１６１には、パターン１６３が接続されている。このパターン１６３は、例えば図９のメモリ１０１またはメモリコントローラ１０２の電源ピンなどに接続される。また、Ｌ２層におけるビア１６１の外周に隣接して設けられたランド１８２と、グランドパターン１８１とは、ランド１８２とグランドパターン１８１の間に設けられたクリアランスホール１８３により絶縁されている。すなわち、ランド１８２は、Ｌ２層に設けられたどのパターンにも接続されていない。
【００６４】
Ｌ３層もＬ２層と同様に、Ｌ３層におけるビア１６１の外周に隣接して設けられたランド２０３と、グランドパターン２０１とは、ランド２０３とグランドパターン２０１の間に設けられたクリアランスホール２０４により絶縁されている。すなわち、ランド２０３は、Ｌ３層に設けられたどのパターンにも接続されていない。
【００６５】
Ｌ４層においては、Ｌ４層におけるビア１６１の外周に隣接して設けられたランド２２２に、電源パターン２２１が接続されているので、ビア１６１は、ランド２２２を介して電源パターン２２１と電気的に接続される。したがって、ビア１６１は、ランド２２２、電源パターン２２１、および電力供給部１０３などを介して電源に接続される。
【００６６】
また、Ｌ５層におけるビア１６１の外周に隣接して設けられたランド２４２と、グランドパターン２４１とは、ランド２４２とグランドパターン２４１の間に設けられたクリアランスホール２４３により絶縁されている。すなわち、ランド２４２は、Ｌ５層に設けられたどのパターンにも接続されていない。さらに、Ｌ６層のビア１６１の図中、下側にはレジストからなる表層ランド２６１が設けられている。
【００６７】
このように、電源接続用のビア１６１においては、ビア１６１とは電気的に接続されないグランドパターンが設けられた層、つまりビア１６１と絶縁されているグランドパターンが設けられたＬ２層、Ｌ３層、およびＬ５層のそれぞれのビア１６１の外周の部分に、どのパターンにも接続されないランドが設けられる。
【００６８】
このようにして、Ｌ２層、Ｌ３層、およびＬ５層におけるビア１６１の外周の部分にランドを設けることによって、ビア１６１に接続されたランド１８２、ランド２０３、およびランド２４２の分だけ実質的にビア１６１の表面積を大きくすることができ、ビア１６１のキャパシタンス成分を増加させることができる。これにより、電源とグランドとの間のインピーダンスを低下させることができる。
【００６９】
すなわち、グランド層、または信号／グランド層におけるビア１６１の外周の部分にランド１８２、ランド２０３、およびランド２４２を設けることで、電源層と、グランドとの間にキャパシタンス成分を付加することができ、電源とグランドとの間のインピーダンスを低下させることができる。
【００７０】
また、図１８では、プリント配線基板９１には、Ｌ１層からＬ６層まで貫通する穴が設けられるように、ビア１６４が設けられている。プリント配線基板９１は、Ｌ３層とＬ４層との間の絶縁層がコア材により形成され、Ｌ１層とＬ２層との間の絶縁層、Ｌ２層とＬ３層との間の絶縁層、Ｌ４層とＬ５層との間の絶縁層、およびＬ５層とＬ６層との間の絶縁層が、プリプレグにより形成されている。
【００７１】
Ｌ１層のグランド接続用のビア１６４の図中、上側にはレジストからなる表層ランド１６５が設けられており、ビア１６４には、パターン１６６が接続されている。このパターン１６６は、例えば図９のメモリ１０１またはメモリコントローラ１０２のグランドピンなどに接続される。また、Ｌ２層におけるビア１６４の外周に隣接して設けられたランド１８４には、グランドパターン１８１が接続されているので、ビア１６４は、ランド１８４を介してグランドパターン１８１と電気的に接続される。
【００７２】
さらに、Ｌ３層におけるビア１６４の外周に隣接して設けられたランド２０５に、グランドパターン２０１が接続されているので、ビア１６４は、ランド２０５を介してグランドパターン２０１と電気的に接続される。Ｌ４層では、Ｌ４層におけるビア１６４の外周に隣接して設けられたランド２２３と、電源パターン２２１とは、ランド２２３と電源パターン２２１の間に設けられたクリアランスホール２２４により絶縁されている。すなわち、ランド２２３は、Ｌ４層に設けられたどのパターンにも接続されていない。
【００７３】
Ｌ５層におけるビア１６４の外周に隣接して設けられたランド２４４に、グランドパターン２４１が接続されているので、ビア１６４は、ランド２４４を介してグランドパターン２４１と電気的に接続される。したがって、ビア１６４は、ランド、グランドパターン、および電力供給部１０３を介して、具体的には、例えばランド２４４、グランドパターン２４１、および電力供給部１０３を介してグランドに接続される。さらに、また、Ｌ６層のビア１６４の図中、下側にはレジストからなる表層ランド２６４が設けられている。
【００７４】
このように、グランド接続用のビア１６４においては、ビア１６４とは電気的に接続されない電源パターン２２１が設けられた層、つまりビア１６４と絶縁されている電源パターン２２１が設けられたＬ４層のビア１６４の外周の部分に、どのパターンにも接続されないランド２２３が設けられる。
【００７５】
このようにして、Ｌ４層におけるビア１６４の外周の部分にランド２２３を設けることによって、ビア１６４に接続されたランド２２３の分だけ実質的にビア１６４の表面積を大きくすることができ、ビア１６４のキャパシタンス成分を増加させることができる。これにより、電源とグランドとの間のインピーダンスを低下させることができる。
【００７６】
すなわち、電源層におけるビア１６４の外周の部分にランド２２３を設けることで、グランド層または信号／グランド層と、グランドとの間にキャパシタンス成分を付加することができ、電源とグランドとの間のインピーダンスを低下させることができる。
【００７７】
なお、図１７に示したビア１６１、および図１８に示したビア１６４においては、プリント配線基板９１の内部に設けられた各層、つまり各内層におけるビアの外周の部分に、ランドが設けられるようにしたが、内層として伝送線路が設けられる信号層が設けられている場合には、伝送線路と、電源またはグランドとの間、つまり伝送線路と、電源接続用、またはグランド接続用のビアとの間に距離を設けるため、信号層におけるビアの外周の部分にはランドを設けないようにしてもよい。
【００７８】
また、ビアの近傍に、ビアと電気的に接続されない電源パターン、またはグランドパターンが設けられている場合に、そのビアの外周にランドを設け、所定の層のビアの近傍にそのビアと電気的に接続されない電源パターン、またはグランドパターンが設けられていない場合には、その層におけるビアの外周にランドを設けないようにしてもよい。
【００７９】
以上のように、ビアと電気的に接続されない電源パターンまたはグランドパターンが設けられた層におけるビアの外周の部分に、どのパターンとも接続されないランドを設けることにより、電源とグランドとの間に設けられたビアのキャパシタンス成分を増加させることができる。換言すれば、電源とグランドとの間に設けられたビアに、擬似的にバイパスコンデンサを付加することができる。その結果、電源とグランドとの間のインピーダンスの増加を抑制することができる。すなわちプリント配線基板９１のインピーダンス特性を向上させることができる。
【００８０】
また、プリント配線基板９１における電源とグランドとの間のインピーダンスの増加を抑制することで、プリント配線基板９１におけるメモリコントローラ１０２とメモリ１０１との間のSSOジッタや、メモリコントローラ１０２内のシリコンの特性により生じるクロックジッタ、EMI（Electro Magnetic Interference）、電源とグランドとの間のノイズなどを低減することができる。
【００８１】
さらに、プリント配線基板９１におけるインピーダンス特性を向上させることができるので、プリント配線基板９１上や、メモリコントローラ１０２の内部にバイパスコンデンサを配置する必要がなくなるだけでなく、プリント配線基板９１上、またはメモリコントローラ１０２内部に配置されるPLL（Phase Locked Loop）回路やDLL（Digital Locked Loop）回路の内部にもバイパスコンデンサを配置する必要がなくなり、プリント配線基板９１の大きさをより小さくすることができる。これにより、バイパスコンデンサの削減およびプリント配線基板９１の小型化が可能となり、プリント配線基板９１の製造コストを削減することができる。
【００８２】
さらに、また、一般にプリント配線基板を構成する層の数が減ると、SSOジッタ、クロックジッタなどが増加するが、ビアと電気的に接続されない電源パターンまたはグランドパターンが設けられた層におけるビアの外周の部分にランドを設けることにより、プリント配線基板９１におけるインピーダンス特性を向上させ、SSOジッタ、クロックジッタなどの増加を抑制することができる。したがって、プリント配線基板９１を構成する層の数を減らすことができる。例えば、６層の基板であるプリント配線基板９１を、４層の基板とすることができ、また、プリント配線基板９１が８層の基板であれば、プリント配線基板９１を６層の基板とすることができる。
【００８３】
また、プリント配線基板９１において、メモリ１０１やメモリコントローラ１０２の周囲に設けられるビアの直径をより小さくすると、ビアのインダクタンス成分をより低減させることができるとともに、ビアの外周部分に設けられたクリアランスホールによって、電源パターンやグランドパターンが複数の領域に分断されることを防止することができる。その結果、プリント配線基板９１のインピーダンス特性を向上させることができる。
【００８４】
さらに、プリント配線基板９１において、電源層であるＬ４層から、グランド層であるＬ５層までの距離をより短くすることによって、電源層とグランド層との間のキャパシタンス成分を増加させることができ、プリント配線基板９１のインピーダンス特性をより向上させることができる。
【００８５】
なお、以上においては、ビアの外周の部分に設けられるランドの外周の形状、およびクリアランスホールの外周の形状は、円形状とされているが、円形に限らずどのような形状とされてもよい。
【００８６】
また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【００８７】
【図１】従来のプリント配線基板のＬ１層の構成を示す図である。
【図２】従来のプリント配線基板のＬ２層の構成を示す図である。
【図３】従来のプリント配線基板のＬ３層の構成を示す図である。
【図４】従来のプリント配線基板のＬ４層の構成を示す図である。
【図５】従来のプリント配線基板のＬ５層の構成を示す図である。
【図６】従来のプリント配線基板のＬ６層の構成を示す図である。
【図７】本発明を適用した一実施の形態のプリント配線基板の層構成を示す図である。
【図８】プリント配線基板のより詳細な構成例を示す図である。
【図９】プリント配線基板のＬ１層に配置される電子部品を示す図である。
【図１０】ビアに設けられるランドを示す図である。
【図１１】プリント配線基板のＬ１層の構成を示す図である。
【図１２】プリント配線基板のＬ２層の構成を示す図である。
【図１３】プリント配線基板のＬ３層の構成を示す図である。
【図１４】プリント配線基板のＬ４層の構成を示す図である。
【図１５】プリント配線基板のＬ５層の構成を示す図である。
【図１６】プリント配線基板のＬ６層の構成を示す図である。
【図１７】電源接続用のビアの断面を示す図である。
【図１８】グランド接続用のビアの断面を示す図である。
【符号の説明】
【００８８】
９１  プリント配線基板，  １０１−１，１０１−２，１０１  メモリ，  １０２  メモリコントローラ，  １６１  ビア，  １６４  ビア，  １８１  グランドパターン，  １８２  ランド，  １８３  クリアランスホール，  ２０１  グランドパターン，  ２０３  ランド，  ２０４  クリアランスホール，  ２２１  電源パターン，  ２２３  ランド，  ２２４  クリアランスホール，  ２４１  グランドパターン，  ２４２  ランド，  ２４３  クリアランスホール
【図１】
2008218444.tif 000003
【図２】
2008218444.tif 000004
【図３】
2008218444.tif 000005
【図４】
2008218444.tif 000006
【図５】
2008218444.tif 000007
【図６】
2008218444.tif 000008
【図７】
2008218444.tif 000009
【図８】
2008218444.tif 000010
【図９】
2008218444.tif 000011
【図１０】
2008218444.tif 000012
【図１１】
2008218444.tif 000013
【図１２】
2008218444.tif 000014
【図１３】
2008218444.tif 000015
【図１４】
2008218444.tif 000016
【図１５】
2008218444.tif 000017
【図１６】
2008218444.tif 000018
【図１７】
2008218444.tif 000019
【図１８】
2008218444.tif 000020