(57)【要約】【課題】ディスプレイに適切なタイミングで所望の画像を表示させることができる画像表示制御回路を提供することを目的とする。【解決手段】ディスプレイに画像を表示する画像回路に対し、Ｒ、Ｇ、Ｂ信号を出力するＲＧＢ回路と画像回路の信号処理を許可する許可信号を出力する許可回路とを備え、ＲＧＢ回路は、第１直列抵抗と第１信号に応じて一の分圧電圧をＲ信号として出力する第１回路とを有する第１出力回路と第２直列抵抗と第２信号に応じて一の分圧電圧をＧ信号として出力する第２回路とを有する第２出力回路と第３直列抵抗と第３信号に応じて一の分圧電圧をＢ信号として出力する第３回路とを有する第３出力回路とを備え、許可回路は、第４直列抵抗と指示信号に応じて一の分圧電圧を許可信号として出力する第４回路とを備え、許可信号を出力する経路はＲ信号、Ｇ信号、Ｂ信号を出力する経路の夫々のインピーダンスと略同一であることを特徴とする。【選択図】図１
2008176216.tif 000002
【特許請求の範囲】
【請求項１】
Ｒ信号、Ｇ信号、Ｂ信号からなるＲＧＢ信号を信号処理することによりディスプレイに表示する画像を生成する画像生成回路に対し、前記ＲＧＢ信号を出力するＲＧＢ信号出力回路と、前記ＲＧＢ信号の信号処理を許可する許可信号を出力する許可信号出力回路と、を備え、
前記ＲＧＢ信号出力回路は、
第１直列抵抗と、第１選択信号に応じて、前記第１直列抵抗の複数の接続点に発生する分圧電圧の中から一つの分圧電圧を前記Ｒ信号として出力する第１選択回路と、を有する第１出力回路と、
第２直列抵抗と、前記第１選択信号とともに発生する第２選択信号に応じて、前記第２直列抵抗の複数の接続点に発生する分圧電圧の中から一つの分圧電圧を前記Ｇ信号として出力する第２選択回路と、を有する第２出力回路と、
第３直列抵抗と、前記第１選択信号とともに発生する第３選択信号に応じて、前記第３直列抵抗の複数の接続点に発生する分圧電圧の中から一つの分圧電圧を前記Ｂ信号として出力する第３選択回路と、を有する第３出力回路と、を備え、
前記許可信号出力回路は、
第４直列抵抗と、前記第１選択信号とともに発生する許可指示信号に応じて、前記第４直列抵抗の二つの接続点に発生する分圧電圧の中から一つの分圧電圧を前記許可信号として出力する第４選択回路と、を備え、
前記許可信号出力回路が前記許可信号を出力する経路のインピーダンスは、前記第１出力回路が前記一つの分圧電圧を前記Ｒ信号として出力する経路のインピーダンス、前記第２出力回路が前記一つの分圧電圧を前記Ｇ信号として出力する経路のインピーダンス、前記第３出力回路が前記一つの分圧電圧を前記Ｂ信号として出力する経路のインピーダンスの夫々と略同一である、
ことを特徴とする画像表示制御回路。
【請求項２】
前記許可信号出力回路が前記許可信号を出力する経路に介在する前記第４直列抵抗と前記第４選択回路とからなるインピーダンスは、
前記第１出力回路が前記一つの分圧電圧を前記Ｒ信号として出力する経路に介在する前記第１直列抵抗と前記第１選択回路とからなるインピーダンス、前記第２出力回路が前記一つの分圧電圧を前記Ｇ信号として出力する経路に介在する前記第２直列抵抗と前記第２選択回路とからなるインピーダンス、前記第３出力回路が前記一つの分圧電圧を前記Ｂ信号として出力する経路に介在する前記第３直列抵抗と前記第３選択回路とからなるインピーダンスの夫々と略同一である、
ことを特徴とする請求項１に記載の画像表示制御回路。
【請求項３】
前記許可信号出力回路が前記許可信号を出力する経路に介在する前記第４直列抵抗の抵抗値は、
前記第１出力回路が前記一つの分圧電圧を前記Ｒ信号として出力する経路に介在する前記第１直列抵抗の抵抗値、前記第２出力回路が前記一つの分圧電圧を前記Ｇ信号として出力する経路に介在する前記第２直列抵抗の抵抗値、前記第３出力回路が前記一つの分圧電圧を前記Ｂ信号として出力する経路に介在する前記第３直列抵抗の抵抗値の夫々と同一である、
ことを特徴とする請求項２に記載の画像表示制御回路。
【請求項４】
前記第４選択回路は、
前記許可指示信号が発生していない場合、前記画像生成回路に対し、前記第４直列抵抗の二つの接続点に発生する分圧電圧の中から前記一つの分圧電圧ではない分圧電圧を、前記ＲＧＢ信号の信号処理を許可しない信号として出力する、
ことを特徴とする請求項１乃至請求項３の何れかに記載の画像表示制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示制御回路に関する。
【背景技術】
【０００２】
テレビジョン等の画像表示装置では、ディスプレイに表示中のチャンネル、時刻、音量等の各種情報の画像を表示するものがある。このような画像を表示するためには、一般的にマイクロコンピュータによって制御されるＯＳＤ（On Screen Display）回路で、画像を表示するためのＲ信号、Ｇ信号、Ｂ信号と、Ｒ信号、Ｇ信号、Ｂ信号の信号処理を許可する許可信号とが生成される。そして、放送画像等の表示から、許可信号に基づいてＲＧＢ信号に応じたオンスクリーン画像の表示に切替えられる（例えば特許文献１〜特許文献２参照）。
【０００３】
以下、図５、図６を参照しつつ、従来の画像表示装置１００について詳述する。図５は、従来の画像表示装置１００の構成を示す図である。図６は、図５に示すＯＳＤ回路１０４が備える画像表示制御回路１０８の構成を示す回路図である。画像表示装置１００は、マイクロコンピュータ１０１、画像生成回路１０２、ディスプレイ１０３を備える。マイクロコンピュータ１０１は、ＯＳＤ回路１０４を備える。また、ＯＳＤ回路１０４は、出力処理回路１０５、ＲＧＢセレクタ回路１０６、ＲＧＢレベル設定レジスタ１０７、画像表示制御回路１０８を備える。さらに、画像表示制御回路１０８は、直列接続された抵抗１１１〜抵抗１１５と、各抵抗間の接続点Ａ〜接続点Ｄと後段の画像生成回路１０２との間に接続されるトランスミッションゲート１１６〜トランスミッションゲート１１９と、例えばＰ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）１２０とＮ型ＭＯＳＦＥＴ１２１からなるＣＭＯＳ（Complementary ＭＯＳ）インバータ回路とを備える。なお、図６においては、Ｒ信号に応じた抵抗１１１〜抵抗１１５、トランスミッションゲート１１６〜トランスミッションゲート１１９を示しているが、画像表示制御回路１０８は、Ｇ信号、Ｂ信号についても同様の構成を備える。
【０００４】
出力処理回路１０５は、マイクロコンピュータ１０１内の不図示のＣＰＵ（Central Processing Unit）からの制御信号に基づいて、画像を表示するためのＲ信号、Ｇ信号、Ｂ信号を生成してＲＧＢセレクタ回路１０６へ出力するとともに、画像生成回路１０２のＲＧＢ信号に対する信号処理を許可する例えばＬレベルのファストブランキング信号（以下、ＦＢ信号という）を画像表示制御回路１０８へ出力する。なお、以下、出力処理回路１０５がＲＧＢセレクタ回路１０６に出力する、Ｒ信号をＲ(１)信号、Ｇ信号をＧ(１)信号、Ｂ信号をＢ(１)信号と称する。また、画像表示制御回路１０８が画像生成回路１０２に出力する、Ｒ信号をＲ(２)信号、Ｇ信号をＧ(２)信号、Ｂ信号をＢ(２)信号と称する。さらに、出力処理回路１０５が画像表示制御回路１０８に出力するＦＢ信号をＦＢ(１)信号、画像表示制御回路１０８が画像生成回路１０２に出力するＦＢ信号をＦＢ(２)信号と称する。ＬレベルのＦＢ(１)信号は、Ｐ型ＭＯＳＦＥＴ１２０をオンし、Ｎ型ＭＯＳＦＥＴ１２１をオフするのに十分な電圧である。ＲＧＢセレクタ回路１０６は、Ｒ(１)信号、Ｇ(１)信号、Ｂ(１)信号と、ＲＧＢレベル設定レジスタ１０７に予め格納される赤色、緑色、青色の階調を定める各設定データとに基づいて、画像表示制御回路１０８が各色に対応して備える四つのトランスミッションゲートの中の一つをオンし、他の三つをオフするためのＲ１〜Ｒ４信号、Ｇ１〜Ｇ４信号、Ｂ１〜Ｂ４信号を出力する。詳述すると、例えば最も濃い赤色を用いて画像を表示する場合、ＲＧＢレベル設定レジスタ１０７には、トランスミッションゲート１１６をオンし、トランスミッションゲート１１７〜トランスミッションゲート１１９をオフするための設定データが格納される。そして、ＲＧＢセレクタ回路１０６は、Ｒ(１)信号とその設定データとに基づいて、トランスミッションゲート１１６をオンするＲ１信号と、トランスミッションゲート１１７〜トランスミッションゲート１１９をオフするＲ２〜Ｒ４信号とを出力する。従って、接続点Ａ〜接続点Ｄの中から接続点Ａに現れる分圧電圧がＲ(２)信号として画像生成回路１０２に出力される。同様に、Ｇ(１)信号と緑色の階調を定める設定データとに基づくＧ(２)信号と、Ｂ(１)信号と青色の階調を定める設定データとに基づくＢ(２)信号とが、画像生成回路１０２に出力される。一方、ＬレベルのＦＢ(１)信号に基づいて、Ｐ型ＭＯＳＦＥＴ１２０がオンしＮ型ＭＯＳＦＥＴ１２１がオフすることによって、ＨレベルのＦＢ(２)信号が画像生成回路１０２に出力される。画像生成回路１０２は、ＦＢ(２)信号がＨレベルの期間、Ｒ(２)信号、Ｇ(２)信号、Ｂ(２)信号に対し適宜の信号処理を施し、ディスプレイ１０３に表示する画像を生成する。この結果、ディスプレイ１０３に画像が表示されることとなる。
【特許文献１】特開２００５−１０９６９７号公報
【特許文献３】特開２００１−１００７２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の画像表示制御回路１０８においては、Ｒ(２)信号、Ｇ(２)信号、Ｂ(２)信号を出力する経路（例えば抵抗１１１、トランスミッションゲート１１６及び配線の経路（図６破線））のインピーダンスと、ＦＢ(２)信号を出力する経路（例えばＰ型ＭＯＳＦＥＴ１２０及び配線の経路（図６破線））のインピーダンスの相違により、図７に示すように、ＦＢ(２)信号がＨレベルへと立上るタイミング（ｔ１００）に対し、Ｒ(２)信号、Ｇ(２)信号、Ｂ(２)信号が所望の画像を表示可能なレベル（ＲＶref、ＧＶref、ＢＶref）に達するタイミング（ｔ１０１）が遅延する可能性があった。この結果、例えばｔ１００〜ｔ１０１の期間Ｔ１では、ＲＶref、ＧＶref、ＢＶrefよりも低いレベルのＲ(２)信号、Ｇ(２)信号、Ｂ(２)信号に基づいた、所望の色合等ではない画像が表示される可能性があった。この結果、キャラクタ表示の品質低下、ＯＳＤ回路１０４の性能評価の低下や画像表示装置１００の利用者等に不快さを感じさせる可能性があった。
【０００６】
また、ＦＢ(２)信号の出力をＣＭＯＳ出力で行う場合、Ｐ型ＭＯＳＦＥＴ１２０とＮ型ＭＯＳＦＥＴ１２１の相補的なオン及びオフによる出力レベルの急峻な変化により、ＦＢ(２)信号に所謂スイッチングノイズが発生する可能性があった。この場合、画像生成回路１０２において輻射ノイズが発生し、適切な信号処理が出来なくなる虞があった。そこで、本発明は、前記課題を解決することが可能な画像表示制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記課題を解決するための発明は、Ｒ信号、Ｇ信号、Ｂ信号からなるＲＧＢ信号を信号処理することによりディスプレイに表示する画像を生成する画像生成回路に対し、前記ＲＧＢ信号を出力するＲＧＢ信号出力回路と、前記ＲＧＢ信号の信号処理を許可する許可信号を出力する許可信号出力回路と、を備え、前記ＲＧＢ信号出力回路は、第１直列抵抗と、第１選択信号に応じて、前記第１直列抵抗の複数の接続点に発生する分圧電圧の中から一つの分圧電圧を前記Ｒ信号として出力する第１選択回路と、を有する第１出力回路と、第２直列抵抗と、前記第１選択信号とともに発生する第２選択信号に応じて、前記第２直列抵抗の複数の接続点に発生する分圧電圧の中から一つの分圧電圧を前記Ｇ信号として出力する第２選択回路と、を有する第２出力回路と、第３直列抵抗と、前記第１選択信号とともに発生する第３選択信号に応じて、前記第３直列抵抗の複数の接続点に発生する分圧電圧の中から一つの分圧電圧を前記Ｂ信号として出力する第３選択回路と、を有する第３出力回路と、を備え、前記許可信号出力回路は、第４直列抵抗と、前記第１選択信号とともに発生する許可指示信号に応じて、前記第４直列抵抗の二つの接続点に発生する分圧電圧の中から一つの分圧電圧を前記許可信号として出力する第４選択回路と、を備え、前記許可信号出力回路が前記許可信号を出力する経路のインピーダンスは、前記第１出力回路が前記一つの分圧電圧を前記Ｒ信号として出力する経路のインピーダンス、前記第２出力回路が前記一つの分圧電圧を前記Ｇ信号として出力する経路のインピーダンス、前記第３出力回路が前記一つの分圧電圧を前記Ｂ信号として出力する経路のインピーダンスの夫々と略同一である、ことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ディスプレイに適切なタイミングで所望の画像を表示させることができる。
【発明を実施するための最良の形態】
【０００９】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１０】
＝＝＝画像表示装置１の全体構成＝＝＝
以下、図２を参照しつつ、先ず画像表示装置１の全体構成について説明する。図２は、画像表示装置１の全体構成の一例を示す機能ブロック図である。
【００１１】
画像表示装置１は、マイクロコンピュータ２、画像生成回路３、ディスプレイ４を備える。なお、マイクロコンピュータ２は、ＯＳＤ回路１２を含む集積回路（ＩＣ（Integrated Circuit））であるものとして説明する。
【００１２】
マイクロコンピュータ２は、ＣＰＵ１１、ＯＳＤ回路１２、データバス１３を備える。ＣＰＵ１１は、マイクロコンピュータ２を統括制御するものである。ＣＰＵ１１は、ＲＯＭ(Read Only Memory不図示)のアドレスを指定するアドレスカウンタ(不図示)、ＲＯＭから読み出されるプログラムデータを解読するプログラムロジックアレイ(不図示)、論理演算を行う演算論理ユニット(不図示)、演算データを一時格納するレジスタ(不図示)等を備える。そして、ＣＰＵ１１は、データバス１３を介して、画像に対応するキャラクタコード、後述のビデオＲＡＭ(Random Access Memory)２１のアドレスを指定するアドレスデータ、画像の色、形、背景色等の修飾情報を示すアトリビュートコードを、ＯＳＤ回路１２に送信する。ＯＳＤ回路１２は、キャラクタコード、アドレスデータ、アトリビュートコードに基づいて、ディスプレイ４に画像を表示するためのＲ(２)Ｇ(２)Ｂ(２)信号と、画像生成回路３の信号処理を許可及び不許可とするＦＢ信号とを、画像生成回路３に出力する。なお、ＯＳＤ回路１２の構成については後述する。なお、以下、Ｒ信号、Ｇ信号、Ｂ信号について、図５と同一の信号については同一の符号を称し、本発明に係る画像表示制御回路２８が画像生成回路３に出力するＦＢ信号をＦＢ(３)信号と称する。
【００１３】
画像生成回路３は、不図示のコンパレータ等を備え、ＦＢ(３)信号と所定の基準電圧Ｖrefとを比較する。そして、画像生成回路３は、ＦＢ(３)信号が基準電圧ＶrefよりもＨレベルであることを示す信号をコンパレータ等が出力する期間、Ｒ(２)Ｇ(２)Ｂ(２)信号に対して適宜の信号処理を施し、この結果得られる水平同期信号、カラーバースト信号、色輝度信号等から構成される画像表示信号を、ディスプレイ４に出力する。また、画像生成回路３は、ＦＢ(３)信号が基準電圧ＶrefよりもＬレベルであることを示す信号をコンパレータ等が出力する期間、Ｒ(２)Ｇ(２)Ｂ(２)信号に対する適宜の信号処理を停止する。
【００１４】
ディスプレイ４は、各水平走査線に対応する画像表示信号に基づいて、水平走査線に電子銃を走査して画像を表示する。
【００１５】
＝＝＝ＯＳＤ回路１２の全体構成＝＝＝
以下、図３を参照しつつ、本発明に係る画像表示制御回路２８を備えるＯＳＤ回路１２の全体構成について説明する。図３は、本発明に係る画像表示制御回路２８を備えるＯＳＤ回路１２の全体構成の一例を示す機能ブロック図である。
【００１６】
ＯＳＤ回路１２は、ビデオＲＡＭ２１、出力ラッチ回路２２、キャラクタＲＯＭ２３、シフトレジスタ２４、出力処理回路２５、ＲＧＢセレクタ回路２６、ＲＧＢレベル設定レジスタ２７、画像表示制御回路２８を備える。
【００１７】
ビデオＲＡＭ２１は、アドレスデータに基づいて、ディスプレイ４の画像を表示する水平走査線に対応するアドレスに、キャラクタコードが記憶される。また、ビデオＲＡＭ２１は、アトリビュートコードが送信される場合、例えばアトリビュートコードによって修飾が施されるキャラクタコードが記憶されるアドレスの直前のアドレスに、アトリビュートコードが記憶される。  
出力ラッチ回路２２は、ビデオＲＡＭ２１から読み出されるキャラクタコード、アトリビュートコードをラッチする。
【００１８】
キャラクタＲＯＭ２３は、ディスプレイ４に表示可能な全てのキャラクタパターンが予め記憶されている。例えば、キャラクタＲＯＭ２３には、ディスプレイ４で視聴者が見る文字のフォントが縦ｍドット×横ｎドットである場合、キャラクタＲＯＭ２３の各アドレスには当該文字フォントで展開されるドットパターンが記憶されている。そして、キャラクタＲＯＭ２３は、出力ラッチ回路２２がラッチするキャラクタコードによってアドレスが指定され、当該アドレスから読み出されるキャラクタパターンを、シフトレジスタ２４を介して出力処理回路２５に出力する。なお、シフトレジスタ２４は、不図示の所定周波数のクロックに基づいて、キャラクタパターンを順次出力する。
【００１９】
出力処理回路２５は、シフトレジスタ２４からのキャラクタパターンと、出力ラッチ回路２２がラッチするアトリビュートコードとに基づいて、画像を表示するためのＲ(１)Ｇ(１)Ｂ(１)信号を生成してＲＧＢセレクタ回路２６に出力するとともに、画像生成回路３の信号処理を許可するＨレベルのＦＢ(１)信号（許可指示信号）を生成して画像表示制御回路２８に出力する。
【００２０】
ＲＧＢレベル設定レジスタ２７には、赤色、緑色、青色の階調を定める各設定データが予め格納されている。なお、この設定データは、画像を表示するべくＯＳＤ回路１２が起動する都度、例えばＣＰＵ１１が設定するものとしても良いし、固定の設定データが常に設定されていることとしても良い。
【００２１】
ＲＧＢセレクタ回路２６は、Ｒ(１)信号と赤色の階調を定める設定データとに基づいて、後述するトランスミッションゲート３６〜トランスミッションゲート３９の中から一つのトランスミッションゲートをオンし、他の三つのトランスミッションゲートをオフするためのＲ１〜Ｒ４信号（第１選択信号）を、画像表示制御回路２８に出力する。同様に、ＲＧＢセレクタ回路２６は、Ｇ(１)信号と緑色の階調を定める設定データとに基づいて、不図示の四つのトランスミッションゲートの中から一つのトランスミッションゲートをオンし、他の三つのトランスミッションゲートをオフするためのＧ１〜Ｇ４信号（第２選択信号）を、画像表示制御回路２８に出力する。同様に、ＲＧＢセレクタ回路２６は、Ｂ(１)信号と青色の階調を定める設定データとに基づいて、不図示の四つのトランスミッションゲートの中から一つのトランスミッションゲートをオンし、他の三つのトランスミッションゲートをオフするためのＢ１〜Ｂ４信号（第３選択信号）を、画像表示制御回路２８に出力する。
【００２２】
＝＝＝画像表示制御回路２８の構成＝＝＝
以下、図１を参照しつつ、本発明に係るが画像表示制御回路２８の構成について説明する。図１は、本発明に係るが画像表示制御回路２８の全体構成の一例を示す回路図である。
【００２３】
画像表示制御回路２８は、Ｒ信号出力回路２９（第１出力回路）、Ｇ信号出力回路５１（第２出力回路）、Ｂ信号出力回路５２（第３出力回路）、ＦＢ信号出力回路３０（許可信号出力回路）を備える。なお、Ｒ信号出力回路２９、Ｇ信号出力回路５１、Ｂ信号出力回路５２は、ＲＧＢ出力回路を構成する。
【００２４】
Ｒ信号出力回路２９は、抵抗３１〜抵抗３５（第１直列抵抗）、トランスミッションゲート３６〜トランスミッションゲート３９（第１選択回路）を備える。なお、Ｇ信号出力回路５１、Ｂ信号出力回路５２は、Ｒ信号出力回路２９と同様の構成であるため説明を省略する。
【００２５】
抵抗３１〜抵抗３５は、電源電圧Ｖccが印加されるラインと接地との間に直列接続される。抵抗３１は、一端に電源電圧Ｖccが印加され、他端が接続点Ａと接続される。抵抗３２は、一端が接続点Ａと接続され、他端が接続点Ｂと接続される。抵抗３３は、一端が接続点Ｂと接続され、他端が接続点Ｃと接続される。抵抗３４は、一端が接続点Ｃと接続され、他端が接続点Ｄと接続される。抵抗３５は、一端が接続点Ｄと接続され、他端が接地される。
【００２６】
トランスミッションゲート３６は、接続点Ａと画像生成回路３との間に接続される。トランスミッションゲート３６は、例えばＨレベルのＲ１信号によりオンし、接続点Ａに現れる分圧電圧（電源電圧Ｖcc−抵抗３１の両端電圧）をＲ(２)信号として画像生成回路３に出力する。なお、このＲ(２)信号を出力する経路ａ（図１破線ａ）のインピーダンスは、抵抗３１、トランスミッションゲート３６及び配線からなるインピーダンスである。また、トランスミッションゲート３６は、ＬレベルのＲ１信号によりオフする。
【００２７】
トランスミッションゲート３７は、接続点Ｂと画像生成回路３との間に接続される。トランスミッションゲート３７は、例えばＨレベルのＲ２信号によりオンし、接続点Ｂに現れる分圧電圧（電圧Ｖcc−抵抗３１及び抵抗３２の両端電圧）をＲ(２)信号として出力する。なお、このＲ(２)信号を出力する経路ｂ（図１破線ｂ）のインピーダンスは、抵抗３１、抵抗３２、トランスミッションゲート３７及び配線からなるインピーダンスである。また、トランスミッションゲート３７は、ＬレベルのＲ２信号によりオフする。
【００２８】
トランスミッションゲート３８は、接続点Ｃと画像生成回路３との間に接続される。トランスミッションゲート３８は、例えばＨレベルのＲ３信号によりオンし、接続点Ｃに現れる分圧電圧（電源電圧Ｖcc−抵抗３１乃至抵抗３３の両端電圧）をＲ(２)信号として画像生成回路３に出力する。なお、このＲ(２)信号を出力する経路ｃ（図１破線ｃ）のインピーダンスは、抵抗３１〜抵抗３３、トランスミッションゲート３８及び配線からなるインピーダンスである。また、トランスミッションゲート３８は、ＬレベルのＲ３信号によりオフする。
【００２９】
トランスミッションゲート３９は、接続点Ｄと画像生成回路３との間に接続される。トランスミッションゲート３９は、例えばＨレベルのＲ４信号によりオンし、接続点Ｄに現れる分圧電圧（電源電圧Ｖcc−抵抗３１乃至抵抗３４の両端電圧）をＲ(２)信号として画像生成回路３に出力する。なお、このＲ(２)信号を出力する経路ｄ（図１破線ｄ）のインピーダンスは、抵抗３１〜抵抗３４、トランスミッションゲート３９及び配線からなるインピーダンスである。また、トランスミッションゲート３９は、ＬレベルのＲ４信号によりオフする。
【００３０】
ＦＢ信号出力回路３０は、抵抗４１〜抵抗４５（第４直列抵抗）、トランスミッションゲート４６、４７、インバータ回路４８を備える。なお、トランスミッションゲート４６、４７、インバータ回路４８は、第４選択回路を構成する。
【００３１】
抵抗４１〜抵抗４５は、電源電圧Ｖccが印加されるラインと接地との間に直列接続される。抵抗４１は、一端に電源電圧Ｖccが印加され、他端が接続点Ｅと接続され、そのインピーダンスは抵抗３１のインピーダンスと同一である。
【００３２】
抵抗４２は、一端が接続点Ｅと接続され、他端が抵抗４３の一端と接続され、その抵抗値は抵抗３２の抵抗値と同一である。抵抗４３は、他端が抵抗４４の一端と接続され、その抵抗値は抵抗３３の抵抗値と同一である。抵抗４４は、他端が接続点Ｆと接続され、その抵抗値は抵抗３４の抵抗値と同一である。抵抗４５は、一端が接続点Ｆと接続され、他端が接地され、その抵抗値は抵抗３５の抵抗値と同一である。
【００３３】
インバータ回路４８は、入力端子にＦＢ(１)信号が印加され、出力端子がトランスミッションゲート４７と接続される。インバータ回路４８は、入力端子に印加されるＦＢ(１)信号の論理レベルを反転したＦＢ(１)信号を、トランスミッションゲート４７に出力する。
【００３４】
トランスミッションゲート４６は、接続点Ｅと画像生成回路３との間に接続され、トランスミッションゲート３６と同一のインピーダンスである。トランスミッションゲート４６は、ＨレベルのＦＢ(１)信号によりオンし、接続点Ｅに現れる分圧電圧（電源電圧Ｖcc−抵抗４１の両端電圧）をＦＢ(３)信号として画像生成回路３に出力する。なお、このＦＢ(３)信号を出力する経路ｅ（図１破線ｅ）のインピーダンスは、抵抗４１、トランスミッションゲート４６及び配線からなるインピーダンスである。従って、ＦＢ(３)信号を出力する経路ｅのインピーダンスは、トランスミッションゲート３６がオンしてＲ(２)信号を出力する経路ａのインピーダンスと略同一である。なお、接続点Ｅに現れる分圧電圧は、画像生成回路３の前記基準電圧ＶrefよりＨレベルであり、以下、この電圧のＦＢ(３)信号をＨレベルのＦＢ(３)信号（許可信号）という。また、トランスミッションゲート３６は、ＬレベルのＦＢ(１)信号によりオフする。
【００３５】
トランスミッションゲート４７は、接続点Ｆと画像生成回路３との間に接続され、トランスミッションゲート３９と同一のインピーダンスである。トランスミッションゲート３７は、インバータ回路４８からのＨレベルのＦＢ(１)信号によりオンし、接続点Ｆに現れる分圧電圧（電源電圧Ｖcc−抵抗４１乃至抵抗４４の両端電圧）をＦＢ(３)信号として画像生成回路３に出力する。なお、このＦＢ(３)信号を出力する経路ｆ（図１破線ｆ）のインピーダンスは、抵抗４１〜抵抗４４、トランスミッションゲート４７及び配線からなるインピーダンスである。従って、ＦＢ(３)信号を出力する経路ｆのインピーダンスは、トランスミッションゲート３９がオンしてＲ(２)信号を出力する経路ｄのインピーダンスと略同一である。なお、接続点Ｆに現れる分圧電圧は、画像生成回路３の前記基準電圧ＶrefよりＬレベルであり、以下、この電圧のＦＢ(３)信号をＬレベルのＦＢ(３)信号という。また、トランスミッションゲート４７は、インバータ回路４８からのＬレベルのＦＢ(１)信号によりオフする。
【００３６】
＝＝＝ＯＳＤ回路１２の動作＝＝＝
以下、図１、図３を適宜参照しつつ図４を用いて、本発明に係る画像表示制御回路２８を備えるＯＳＤ回路１２の動作の一例について説明する。図４は、本発明に係る画像表示制御回路２８が出力する、Ｒ(２)Ｇ(２)Ｂ(２)信号とＦＢ(３)信号の波形図である。なお、ビデオＲＡＭ２１乃至シフトレジスタ２４の動作については、本発明の要旨に関係しないため説明を省略する。
【００３７】
出力処理回路２５は、キャラクタパターンとアトリビュートコードとに基づいて、画像を表示するためのＲ(１)信号、Ｇ(１)信号、Ｂ(１)信号を生成してＲＧＢセレクタ回路２６に出力するとともに、画像生成回路３の信号処理を許可するＨレベルのＦＢ(１)信号を生成して画像表示制御回路２８に出力する。ＲＧＢセレクタ回路２６は、Ｒ(１)信号とＲＧＢレベル設定レジスタ２７に格納されている赤色の階調を定める設定データとに基づいて、例えばＨレベルのＲ１信号とＬレベルのＲ２〜Ｒ４信号を、画像表示制御回路２８に出力する。同様に、ＲＧＢセレクタ回路２６は、Ｇ(１)信号とＲＧＢレベル設定レジスタ２７に格納されている緑色の階調を定める設定データとに基づいて、例えばＨレベルのＧ１信号とＬレベルのＧ２〜Ｇ４信号を、画像表示制御回路２８に出力する。同様に、ＲＧＢセレクタ回路２６は、Ｂ(１)信号とＲＧＢレベル設定レジスタ２７に格納されている青色の階調を定める設定データとに基づいて、例えばＨレベルのＢ１信号とＬレベルのＢ２〜Ｂ４信号を、画像表示制御回路２８に出力する。
【００３８】
Ｒ信号出力回路２９のトランスミッションゲート３６は、ＨレベルのＲ１信号によりオンし、トランスミッションゲート３７〜トランスミッションゲート３９は、ＬレベルのＲ２〜Ｒ４信号によりオフする。従って、図１破線ａに示す経路ａを介して、接続点Ａに現れる分圧電圧がＲ(２)信号として、画像生成回路３に出力される。
【００３９】
また、ＦＢ信号出力回路３０のトランスミッションゲート４６は、ＨレベルのＦＢ(１)信号によりオンし、トランスミッションゲート４７は、インバータ回路４８からのＬレベルのＦＢ(１)信号によりオフする。従って、図１破線ｅに示す経路ｅを介して、接続点Ｅに現れる分圧電圧がＨレベルのＦＢ(３)信号として、画像生成回路３に出力される。
【００４０】
ここで、ＨレベルのＦＢ(３)信号を出力する経路ｅのインピーダンスは、抵抗４１と抵抗３１との抵抗値、トランスミッションゲート４６とトランスミッションゲート３６とのインピーダンスが同一であるため、トランスミッションゲート３６がオンしてＲ(２)信号を出力する経路ａのインピーダンスと略同一である。従って、図４に示すように、経路ｅを介して出力されるＨレベルのＦＢ(３)信号は、経路ａを介して出力されるＲ(２)信号と略同一の波形となる。つまり、ＨレベルのＦＢ(３)信号が、画像生成回路３の基準電圧ＶrefよりＨレベルへと立上るタイミング（ｔ１０）と、Ｒ(２)信号が、所望の画像を表示可能なレベル（ＲＶref）に達するタイミング（ｔ１０）とが略同一となる。同様に、ＨレベルのＦＢ(３)信号が、画像生成回路３の基準電圧ＶrefよりＨレベルへと立上るタイミング（ｔ１０）と、Ｇ信号出力回路５１が出力するＧ(２)信号が、所望の画像を表示可能なレベル（ＧＶref）に達するタイミング（ｔ１０）とが略同一となる。同様に、ＨレベルのＦＢ(３)信号が、画像生成回路３の基準電圧ＶrefよりＨレベルへと立上るタイミング（ｔ１０）と、Ｂ信号出力回路５２が出力するＢ(２)信号が、所望の画像を表示可能なレベル（ＢＶref）に達するタイミング（ｔ１０）とが略同一となる。この結果、画像生成回路３において、ＨレベルのＦＢ(３)信号が画像生成回路３の基準電圧Ｖrefより立上るタイミング（ｔ１０）で、ＲＶref、ＧＶref、ＢＶrefレベルに達したＲ(２)Ｇ(２)Ｂ(２)信号に対し適宜の信号処理が施され、ディスプレイ４に適切なタイミングで所望の画像が表示されることとなる。
【００４１】
なお、画像の表示を停止するべく、出力処理回路２５にキャラクタパターンとアトリビュートコードが入力されなくなると、出力処理回路２５は、Ｒ(１)Ｇ(１)Ｂ(１)信号の生成を停止するとともに、ＬレベルのＦＢ(１)信号を画像表示制御回路２８へ出力する。ＲＧＢセレクタ回路２６は、Ｒ(１)Ｇ(１)Ｂ(１)信号の生成が停止されると、ＬレベルのＲ１〜Ｒ４信号を画像表示制御回路２８に出力する。同様に、ＲＧＢセレクタ回路２６は、ＬレベルのＧ１〜Ｇ４信号と、ＬレベルのＢ１〜Ｂ４信号とを、画像表示制御回路２８に出力する。Ｒ信号出力回路２９のトランスミッションゲート３６は、ＬレベルのＲ１信号によりオフし、トランスミッションゲート３７〜トランスミッションゲート３９は、ＬレベルのＲ２〜Ｒ４信号によりオフの状態が保持される。このため、接続点Ａ〜接続点Ｄと画像生成回路３との間が全てオフし、Ｒ(２)Ｇ(２)Ｂ(２)信号のレベルが降下することとなる。
【００４２】
また、ＦＢ信号出力回路３０のトランスミッションゲート４６は、ＬレベルのＦＢ(１)信号によりオフし、トランスミッションゲート４７は、インバータ回路４８からのＨレベルのＦＢ(１)信号によりオンする。従って、図１破線ｆに示す経路ｆを介して、接続点Ｆに現れる分圧電圧がＬレベルのＦＢ(３)信号として、画像生成回路３に出力される。この結果、画像生成回路３において、ＬレベルのＦＢ(３)信号が画像生成回路３の基準電圧ＶrefよりＬレベルへと立下るタイミング（ｔ１１）で、ディスプレイ４に表示される画像がテレビジョン画像等に切替えられることとなる。
【００４３】
なお、上述した実施形態においては、トランスミッションゲート３６をオンすることにより、接続点Ａに現れる分圧電圧をＲ(２)信号として出力する場合について説明したが、これに限るものではない。接続点Ｂ〜接続点Ｄに現れる分圧電圧をＲ(２)信号として出力する場合においても、従来の画像表示制御回路１０８（図６）に比べて、ＨレベルのＦＢ(３)信号が基準電圧Ｖrefより立上るタイミングと、Ｒ(２)信号が所望の画像を表示可能なＲＶrefレベルに達するタイミングとを近似させることが可能となる。なお、Ｇ(２)信号、Ｂ(２)信号についても同様である。
【００４４】
また、トランスミッションゲート４６を接続点Ｅと接続させ、ＨレベルのＦＢ(３)信号を出力する経路のインピーダンスを、トランスミッションゲート３６がオンする際のＲ(２)信号を出力する経路ａのインピーダンスと略同一としているが、これに限るものではない。抵抗４１〜抵抗４４の各接続点に発生する分圧電圧の中で、画像生成回路３の基準電圧ＶrefよりＨレベルとなる分圧電圧を発生する接続点であれば何れでも良い。なお、この場合においても、トランスミッションゲート４６が接続される接続点を介する経路のインピーダンスと、抵抗４１〜抵抗４４の各接続点の中から選択された接続点を介する経路（経路ａ〜経路ｄの何れか）のインピーダンスとは、略同一となる。
【００４５】
また、その場合、接続点Ａ〜接続点Ｄに発生する分圧電圧うち、例えば統計や仕様によって最もＲ(２)信号として出力する分圧電圧と同じ分圧電圧を発生する接続点と、トランスミッションゲート４６とを接続しておくと、より高い確率でＲ(２)信号と略同一の波形のＨレベルのＦＢ(３)信号を出力することが可能となる。
【００４６】
また、４つの接続点（接続点Ａ〜接続点Ｄ）に現れる分圧電圧をＲ(２)信号として出力するものとして説明しているが、これに限るものではない。例えば、赤色をより高い階調で表示する場合、より多くの接続点を設けても良い。
【００４７】
また、ＯＳＤ回路１２を含むマイクロコンピュータ２を集積回路として説明したが、これに限るものではない。例えば、ＯＳＤ回路１２を集積回路としても良いし、画像生成回路３をマイクロコンピュータ２に含む集積回路としても良い。
【００４８】
上述した実施形態によれば、ＨレベルのＦＢ(３)信号が基準電圧Ｖrefより立上るタイミング（ｔ１０）を、Ｒ(２)信号、Ｇ(２)信号、Ｂ(２)信号が所望の画像を表示可能なレベル（ＲＶref、ＧＶref、ＢＶref）に達するタイミング（ｔ１０）と略同一とすることが可能となる。この結果、ディスプレイ４に適宜のタイミング（ｔ１０）で所望の画像を表示することが可能となる。また、ＨレベルのＦＢ(３)信号の出力においてＣＭＯＳ出力を用いないことから、ＦＢ(３)信号に対するスイッチングノイズの発生を軽減又は防止することが可能となり、画像生成回路３において適切な信号処理を行うことが可能となる。
【００４９】
また、ＨレベルのＦＢ(３)信号を出力する経路ｅに介在する抵抗４１とトランスミッションゲート４６からなるインピーダンスと、Ｒ(２)信号を出力する抵抗３１とトランスミッションゲート３６からなるインピーダンスとを略同一とすることが可能となる。同様に、ＨレベルのＦＢ(３)信号を出力する経路ｅに介在する抵抗４１とトランスミッションゲート４６からなるインピーダンスと、Ｇ(２)信号を出力するＧ信号出力回路５１の不図示の抵抗とトランスミッションゲートからなるインピーダンス、Ｂ(２)信号を出力するＢ信号出力回路５２の不図示の抵抗とトランスミッションゲートの夫々とを略同一とすることが可能となる。この結果、ディスプレイ４に、より確実なタイミング（ｔ１０）で所望の画像を表示することが可能となる。
【００５０】
また、抵抗４１の抵抗値を、Ｒ(２)信号を出力するための抵抗３１の抵抗値、Ｇ(２)信号を出力するための不図示の抵抗の抵抗値、Ｂ(２)信号を出力するための不図示の抵抗の抵抗値の夫々と略同一とすることにより、抵抗４１と抵抗３１と当該不図示の抵抗の例えば温度特性による抵抗値のバラつき等の均一化を図ることが可能となる。この結果、経路ｅのインピーダンスと、経路ａのインピーダンス、Ｇ(２)信号を出力する不図示の経路のインピーダンス、Ｂ(２)信号を出力するための不図示の経路のインピーダンスの夫々とを、より確実に略同一とすることが可能となり、ディスプレイ４に適宜のタイミング（ｔ１０）で所望の画像を表示することが可能となる。
【００５１】
また、ＨレベルのＦＢ(１)信号が発生していない場合、従来のＣＭＯＳ出力のように急峻に立下るＦＢ(３)信号に対し（図７参照）、徐々にレベルが下がるＦＢ(３)信号を画像生成回路３に出力することが可能となる。この結果、ＲＶref、ＧＶref、ＢＶrefレベルに達しているＲ(２)信号、Ｇ(２)信号、Ｂ(２)信号に基づく画像を、従来に比べより長くディスプレイ４に表示することが可能となる。
【００５２】
以上、本発明に係る画像表示制御回路について説明したが、上記の説明は、本発明の理解を容易とするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得る。
【図面の簡単な説明】
【００５３】
【図１】本発明に係る画像表示制御回路の構成を示す回路図である。
【図２】画像表示装置の全体構成を示す機能ブロック図である。
【図３】本発明に係る画像表示制御回路を備えるＯＳＤ回路の全体構成を示す機能ブロック図である。
【図４】本発明に係る画像表示制御回路が出力するＲＧＢ信号とＦＢ信号の波形図である。
【図５】従来の画像表示装置の構成を示す図である。
【図６】従来の画像表示制御回路の構成を示す回路図である。
【図７】従来の画像表示制御回路が出力するＲＧＢ信号とＦＢ信号の波形図である。
【符号の説明】
【００５４】
１、１００    画像表示装置
２、１０１    マイクロコンピュータ
３、１０２    画像生成回路
４、１０３    ディスプレイ
１１    ＣＰＵ
１２、１０４    ＯＳＤ回路
１３    データバス
２１    ビデオＲＡＭ
２２    出力ラッチ回路
２３    キャラクタＲＯＭ
２４    シフトレジスタ
２５、１０５    出力処理回路
２６、１０６    ＲＧＢセレクタ回路
２７、１０７    ＲＧＢレベル設定レジスタ
２８、１０８    画像表示制御回路
２９    Ｒ信号出力回路
３０    ＦＢ信号出力回路
３１、３２、３３、３４、３５、４１、４２、４３、４４、４５    抵抗
３６、３７、３８、３９、４６、４７    トランスミッションゲート
４８    インバータ回路
５１    Ｇ信号出力回路
５２    Ｂ信号出力回路
１１１、１１２、１１３、１１４、１１５    抵抗
１１６、１１７、１１８、１１９    トランスミッションゲート
１２０    Ｐ型ＭＯＳＦＥＴ
１２１    Ｎ型ＭＯＳＦＥＴ
【図１】
2008176216.tif 000003
【図２】
2008176216.tif 000004
【図３】
2008176216.tif 000005
【図４】
2008176216.tif 000006
【図５】
2008176216.tif 000007
【図６】
2008176216.tif 000008
【図７】
2008176216.tif 000009