(57)【要約】【課題】画素の輝度レベルに対して適応的にドライブトランジスタの移動度補正を行う。【解決手段】走査線ＷＳに制御信号ＷＳを印加してサンプリングトランジスタＴｒ１をオンし信号電位Ｖｓｉｇのサンプリングを開始した後、制御信号ＤＳが走査線ＤＳに印加されてスイッチングトランジスタＴｒ４がオンする第１タイミングから、走査線ＷＳに印加された制御信号ＷＳが解除されてサンプリングトランジスタＴｒ１がオフする第２タイミングまでの補正期間に、ドライブトランジスタＴｒｄの移動度μに対する補正を画素容量Ｃｓに保持された信号電位Ｖｓｉｇに加える。スキャナ４は、第２タイミングに合わせてオーバシュート波形を生成する。このオーバシュート波形を含む制御信号ＷＳが走査線ＷＳを伝播する過程で傾斜波形になまってサンプリングトランジスタＴｒ１のゲートに印加される。これにより信号電位が高いときと低いときの両方で補正期間を最適化する。【選択図】図２
2008051834.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、画素容量とを含み、前記サンプリングトランジスタは、そのゲートに印加される制御信号に応じてオンし、映像信号の信号電位を該画素容量に保持し、前記ドライブトランジスタは、該画素容量に保持された信号電位に応じた駆動電流を該発光素子に供給し、前記発光素子は、該駆動電流により該信号電位に応じた輝度で発光する画素回路であって、
該サンプリングトランジスタがオンして信号電位のサンプリングを開始した後の所定の第１タイミングから、該制御信号が立下り該サンプリングトランジスタがオフする第２タイミングまでの補正期間に、該駆動電流を該画素容量に負帰還して、該ドライブトランジスタの移動度補正を行う負帰還手段を備えているとともに、
該第２タイミングでは、該サンプリングトランジスタのゲートに接続する走査線に対して立下りがオーバシュート波形の制御信号を供給することを特徴とする画素回路。
【請求項２】
前記負帰還手段は、該ドライブトランジスタを電源に接続するために挿入されたスイッチングトランジスタからなり、
前記スイッチングトランジスタは該第１タイミングでオンし、該ドライブトランジスタに流れ始めた駆動電流を該画素容量に負帰還することを特徴とする請求項１記載の画素回路。
【請求項３】
映像信号のサンプリングに先立って該ドライブトランジスタのゲート電位及びソース電位をリセットする追加のトランジスタを含む一方、
前記スイッチングトランジスタは、映像信号のサンプリングに先立って一時的にオンし、リセットされた該ドライブトランジスタに駆動電流を流してその閾電圧に相当する電圧を該画素容量に保持しておくことを特徴とする請求項２記載の表示装置。
【請求項４】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、
前記駆動部は、各第１走査線に順次第１制御信号を供給して画素を行単位で線順次走査する第１スキャナと、該線順次走査に合わせて各第２走査線に順次第２制御信号を供給する第２スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、画素容量とを含み、
前記サンプリングトランジスタは、そのゲートが該第１走査線に接続し、そのソースが該信号線に接続し、そのドレインが該ドライブトランジスタのゲートに接続し、
前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、
前記スイッチングトランジスタは該電流路に挿入されるとともに、そのゲートが該第２走査線に接続し、
前記画素容量は、該ドライブトランジスタのソースとゲートの間に接続している表示装置であって、
前記サンプリングトランジスタは、該第１走査線から供給された第１制御信号に応じてオンし、該信号線から供給された映像信号の信号電位をサンプリングして該画素容量に保持し、
前記スイッチングトランジスタは、該第２走査線から供給された第２制御信号に応じオンして該電流路を導通状態にし、
前記ドライブトランジスタは、該画素容量に保持された信号電位に応じて駆動電流を該導通状態に置かれた電流路を通って該発光素子に流し、
前記駆動部は、該第１走査線に該第１制御信号を印加して該サンプリングトランジスタをオンし信号電位のサンプリングを開始した後、該第２制御信号が該第２走査線に印加されて該スイッチングトランジスタがオンする第１タイミングから、該第１走査線に印加された該第１制御信号が解除されて該サンプリングトランジスタがオフする第２タイミングまでの補正期間に、該ドライブトランジスタの移動度に対する補正を該画素容量に保持された該信号電位に加え、
前記第１スキャナは、第２タイミングで該サンプリングトランジスタをオフするとき、該第１制御信号の立下りを傾斜波形にすることで、該信号線に供給される映像信号の信号電位が高いとき該補正期間が短くなる一方、信号電位が低いとき該補正期間が長くなる様自動的に該第２タイミングを調整し、
ここで前記第１スキャナは、初め中間レベルに向かって急峻に立下り続いてなだらかに下降していく傾斜波形の第１制御信号を供給して、信号電位が高いときと信号電位が低いときの両方で該補正期間を最適化するため、
前記第１スキャナは、該中間レベルを超えて過剰に立下り続いて該中間レベルに復帰した後続いていくオーバシュート波形を生成し、このオーバシュート波形を含む第１制御信号が該第１走査線を伝播する過程で該傾斜波形になまって該サンプリングトランジスタのゲートに印加されることを特徴とする表示装置。
【請求項５】
前記駆動部は、該第１制御信号の傾斜波形の元になるオーバシュート波形を含む電源パルスを生成して該第１スキャナに供給する電源パルス生成回路を含み、
前記第１スキャナは、順次該電源パルスからそのオーバシュート波形を取り出し、第１制御信号として各第１走査線に供給することを特徴とする請求項４記載の表示装置。
【請求項６】
各画素は、映像信号のサンプリングに先立って該ドライブトランジスタのゲート電位及びソース電位をリセットする追加のスイッチングトランジスタを含み、
前記第２スキャナは、映像信号のサンプリングに先立って該第２制御線を介して該スイッチングトランジスタを一時的にオンし、以ってリセットされた該ドライブトランジスタに駆動電流を流してその閾電圧に相当する電圧を該画素容量に保持しておくことを特徴とする請求項４記載の表示装置。
【請求項７】
画素アレイ部と、これを線順次駆動するスキャナと、これに電源パルスを供給する電源パルス生成回路とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素とを含み、
各画素は、発光素子とトランジスタで構成されており、
前記トランジスタは、該走査線から供給される制御信号に応じて該発光素子を駆動し、
前記発光素子は、該信号線から供給される映像信号に応じた輝度で発光し、
前記電源パルス生成回路は、該制御信号の元になるオーバシュート波形を含む電源パルスを生成して該スキャナに供給し、
前記スキャナは、該電源パルス生成回路によって順次供給される電源パルスからオーバシュート波形を取り出し、該制御信号として順次行状の走査線に印加することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に配した発光素子を電流駆動する画素回路及びこれをマトリクス状に集積して画像を表示する表示装置に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。さらに詳しくは、画素毎にトランジスタの移動度補正機能を組み込んだ画素回路及び表示装置に関する。
【背景技術】
【０００２】
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと画素容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。画素容量は、サンプリングされた映像信号の信号電位に応じた入力電圧を保持する。ドライブトランジスタは、画素容量に保持された入力電圧に応じて所定の発光期間に出力電流を駆動電流として供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
【０００５】
ドライブトランジスタは、画素容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち画素容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
【０００６】
ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【０００７】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。
【０００８】
しかしながら、発光素子に対する出力電流のばらつき要因は、ドライブトランジスタの閾電圧Ｖｔｈだけではない。上記のトランジスタ特性式１から明らかなように、ドライブトランジスタの移動度μがばらついた場合にも、出力電流Ｉｄｓが変動する。この結果、画面のユニフォーミティが損なわれる。移動度のばらつきを補正することも、解決すべき課題となっている。
【課題を解決するための手段】
【０００９】
上述した従来の技術の課題に鑑み、本発明は画素毎にドライブトランジスタの移動度補正機能を備えた表示装置を提供することを一般的な目的とする。特に、異なる輝度レベルに対して適応的に移動度補正を行うことの出来る表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、少なくとも、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、画素容量とを含み、前記サンプリングトランジスタは、そのゲートに印加される制御信号に応じてオンし、映像信号の信号電位を該画素容量に保持し、前記ドライブトランジスタは、該画素容量に保持された信号電位に応じた駆動電流を該発光素子に供給し、前記発光素子は、該駆動電流により該信号電位に応じた輝度で発光する画素回路であって、該サンプリングトランジスタがオンして信号電位のサンプリングを開始した後の所定の第１タイミングから、該制御信号が立下り該サンプリングトランジスタがオフする第２タイミングまでの補正期間に、該駆動電流を該画素容量に負帰還して、該ドライブトランジスタの移動度補正を行う負帰還手段を備えているとともに、該第２タイミングでは、該サンプリングトランジスタのゲートに接続する走査線に対して立下りがオーバシュート波形の制御信号を供給することを特徴とする。
【００１０】
具体的には、前記負帰還手段は、該ドライブトランジスタを電源に接続するために挿入されたスイッチングトランジスタからなり、前記スイッチングトランジスタは該第１タイミングでオンし、該ドライブトランジスタに流れ始めた駆動電流を該画素容量に負帰還する。好ましくは、映像信号のサンプリングに先立って該ドライブトランジスタのゲート電位及びソース電位をリセットする追加のトランジスタを含む一方、前記スイッチングトランジスタは、映像信号のサンプリングに先立って一時的にオンし、リセットされた該ドライブトランジスタに駆動電流を流してその閾電圧に相当する電圧を該画素容量に保持しておく。
【００１１】
又本発明にかかる表示装置は、基本的に画素アレイ部とこれを駆動する駆動部とからなる。前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備えている。前記駆動部は、各第１走査線に順次第１制御信号を供給して画素を行単位で線順次走査する第１スキャナと、該線順次走査に合わせて各第２走査線に順次第２制御信号を供給する第２スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備えている。前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、画素容量とを含む。前記サンプリングトランジスタは、そのゲートが該第１走査線に接続し、そのソースが該信号線に接続し、そのドレインが該ドライブトランジスタのゲートに接続している。前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成する。前記スイッチングトランジスタは該電流路に挿入されるとともに、そのゲートが該第２走査線に接続している。前記画素容量は、該ドライブトランジスタのソースとゲートの間に接続している。かかる構成において、前記サンプリングトランジスタは、該第１走査線から供給された第１制御信号に応じてオンし、該信号線から供給された映像信号の信号電位をサンプリングして該画素容量に保持し、前記スイッチングトランジスタは、該第２走査線から供給された第２制御信号に応じオンして該電流路を導通状態にし、前記ドライブトランジスタは、該画素容量に保持された信号電位に応じて駆動電流を該導通状態に置かれた電流路を通って該発光素子に流す。前記駆動部は、該第１走査線に該第１制御信号を印加して該サンプリングトランジスタをオンし信号電位のサンプリングを開始した後、該第２制御信号が該第２走査線に印加されて該スイッチングトランジスタがオンする第１タイミングから、該第１走査線に印加された該第１制御信号が解除されて該サンプリングトランジスタがオフする第２タイミングまでの補正期間に、該ドライブトランジスタの移動度に対する補正を該画素容量に保持された該信号電位に加える。即ち前記第１スキャナは、第２タイミングで該サンプリングトランジスタをオフするとき、該第１制御信号の立下りを傾斜波形にすることで、該信号線に供給される映像信号の信号電位が高いとき該補正期間が短くなる一方、信号電位が低いとき該補正期間が長くなる様自動的に該第２タイミングを調整する。ここで前記第１スキャナは、初め中間レベルに向かって急峻に立下り続いてなだらかに下降していく傾斜波形の第１制御信号を供給して、信号電位が高いときと信号電位が低いときの両方で該補正期間を最適化するため、前記第１スキャナは、該中間レベルを超えて過剰に立下り続いて該中間レベルに復帰した後続いていくオーバシュート波形を生成し、このオーバシュート波形を含む第１制御信号が該第１走査線を伝播する過程で該傾斜波形になまって該サンプリングトランジスタのゲートに印加されることを特徴とする。
【００１２】
具体的には、前記駆動部は、該第１制御信号の傾斜波形の元になるオーバシュート波形を含む電源パルスを生成して該第１スキャナに供給する電源パルス生成回路を含み、前記第１スキャナは、順次該電源パルスからそのオーバシュート波形を取り出し、第１制御信号として各第１走査線に供給する。好ましくは、各画素は、映像信号のサンプリングに先立って該ドライブトランジスタのゲート電位及びソース電位をリセットする追加のスイッチングトランジスタを含み、前記第２スキャナは、映像信号のサンプリングに先立って該第２制御線を介して該スイッチングトランジスタを一時的にオンし、以ってリセットされた該ドライブトランジスタに駆動電流を流してその閾電圧に相当する電圧を該画素容量に保持しておく。
【００１３】
また本発明にかかる表示装置は、画素アレイ部と、これを線順次駆動するスキャナと、これに電源パルスを供給する電源パルス生成回路とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素とを含み、各画素は、発光素子とトランジスタで構成されており、前記トランジスタは、該走査線から供給される制御信号に応じて該発光素子を駆動し、前記発光素子は、該信号線から供給される映像信号に応じた輝度で発光し、前記電源パルス生成回路は、該制御信号の元になるオーバシュート波形を含む電源パルスを生成して該スキャナに供給し、前記スキャナは、該電源パルス生成回路によって順次供給される電源パルスからオーバシュート波形を取り出し、該制御信号として順次行状の走査線に印加することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、信号電位を画素容量にサンプリングしている期間（サンプリング期間）の一部を利用して、ドライブトランジスタの移動度の補正を行っている。具体的には、サンプリング期間の後半で、負帰還手段を構成するスイッチングトランジスタをオンし電流路を導通状態にして、ドライブトランジスタに駆動電流を流す。この駆動電流はサンプリングされた信号電位に応じた大きさである。この段階では発光素子が逆バイアス状態にあり、駆動電流は発光素子を流れずその寄生容量や画素容量に充電されていく。このあとサンプリングパルスが立下り、ドライブトランジスタのゲートが信号線から切り離される。このスイッチングトランジスタ（負帰還手段）がオンしてからサンプリングトランジスタがオフするまでの補正期間に、画素容量に対してドライブトランジスタから駆動電流が負帰還され、その分が画素容量にサンプリングされた信号電位から差し引かれる。この負帰還量はドライブトランジスタの移動度のばらつきを抑制する方向に働くので、画素ごとの移動度補正が行える。すなわちドライブトランジスタの移動度が大きいと、画素容量に対する負帰還量が大きくなり、画素容量に保持された信号電位が大きく減らされ、結果的にドライブトランジスタの出力電流が抑制される。これに対し、ドライブトランジスタの移動度が小さいと、負帰還量も小さくなり、画素容量に保持された信号電位はあまり影響を受けない。したがってドライブトランジスタの出力電流もあまり下がることがない。ここで、負帰還量は信号線から直接ドライブトランジスタのゲートに印加される信号電位に応じたレベルとなる。すなわち、信号電位が高く輝度が大きくなるほど、負帰還量は大きくなる。このように、移動度補正は輝度レベルに応じて行われる。
【００１５】
しかしながら、輝度が高い場合と輝度が低い場合とでは、必ずしも最適な補正期間は同じではない。一般に、輝度が高レベル（白レベル）の時最適補正期間は比較的短く、逆に輝度が中間レベル（グレーレベル）の時、最適補正期間は長くなる傾向にある。本発明は、輝度レベルに応じて補正期間が自動的に最適化されるようにしている。すなわち本発明はスイッチングトランジスタがオンする第一タイミングに対して、サンプリングトランジスタがオフする第二タイミングを信号電位に応じて自動的に調整している。具体的には、信号線から供給される映像信号の信号電位が高い時補正期間が短くなる一方、信号線に供給される映像信号の信号電位が低い時補正期間が長くなるように、適応制御している。これにより、信号電位に応じて補正期間を最適に可変制御することが可能である。係る構成により、画面のユニフォーミティを一層改善することができる。
【００１６】
特に本発明では、始め中間レベルに向かって急峻に立下り続いてなだらかに下降していく傾斜波形の第１制御信号をサンプリングトランジスタのゲートに印加することで、信号電位が高い時と信号電位が低い時の両方で補正期間を最適化している。即ち信号電位が高い白レベルのときは、制御信号の急峻に立ち下がる部分でサンプリングトランジスタをオフし、非常に短い補正期間としている。一方信号電位が比較的低いグレーレベルの時は、制御信号がなだらかに下降していく部分でサンプリングトランジスタがカットオフし、比較的長い補正時間を得ている。白レベルの場合信号電位が多少変化しても補正期間は短いままでほとんど変える必要はないが、信号レベルが低い場合グレーレベルから黒レベルに移るに従い補正時間をより長く確保する必要がある。そこで本発明では始め急峻で後なだらかに下降していく傾斜波形を採用することで、グレーレベルから黒レベルにかけて補正時間を最適化している。
【００１７】
しかしながら、始め急峻で後なだらかに変化していく傾斜波形は、第１スキャナから第１走査線を介してサンプリングトランジスタのゲートに伝播するまでの間、配線抵抗や配線容量の時定数により鈍る場合がある。この様に鈍りが生じると、輝度に応じた補正期間の適応制御に誤差が生じ、表示画像のユニフォーミティを損なう場合がある。そこで本発明は、予め配線抵抗や配線容量の影響を考慮に入れて、オーバーシュート波形を利用している。即ち第１スキャナはオーバーシュート波形を出力するが、これは伝播過程で波形が鈍り最終的に所望の傾斜波形となってサンプリングトランジスタのゲートに印加される。このようにして、立下りの始めが早く後半部分が緩やかになる理想的な傾斜波形を実現でき、白レベルから黒レベルまで異なる階調の信号電位に対して最適補正時間を適応的に制御することが可能になる。
【発明を実施するための最良の形態】
【００１８】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明に係る表示装置の全体構成を示す模式的なブロック図である。図示する様に、本表示装置は基本的に画素アレイ部１と、スキャナ部及び信号部を含む駆動部とで構成されている。画素アレイ部１は、行状に配された走査線ＷＳ、走査線ＡＺ１、走査線ＡＺ２及び走査線ＤＳと、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＡＺ１，ＡＺ２，ＤＳ及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１，第２電位Ｖｓｓ２及び第３電位Ｖｃｃを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ走査線ＷＳ、走査線ＤＳ、走査線ＡＺ１及び走査線ＡＺ２に制御信号を供給して順次行毎に画素回路２を走査する。
【００１９】
ここで、ライトスキャナ４はシフトレジスタで構成されており、外部から供給されるクロック信号ＷＳＣＫに応じて動作し、同じく外部から供給されるスタート信号ＷＳＳＴを順次転走して各走査線ＷＳに出力している。その際、同じく外部から供給される電源パルスＷＳＰを利用して、制御信号ＷＳの立下り波形を生成している。ドライブスキャナ５もシフトレジスタからなり、外部から供給されるクロック信号ＤＳＣＫに応じて動作し、同じく外部から供給されるスタート信号ＤＳＳＴを順次転送することで、制御信号ＤＳを各走査線ＤＳに順次出力している。
【００２０】
図２は、図１に示した画像表示装置に組み込まれる画素の構成例を示す回路図である。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、画素容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。
【００２１】
第１スイッチングトランジスタＴｒ２は、サンプリング期間に先立ち走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。
【００２２】
以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと１個の画素容量Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることが出来る。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００２３】
図３は、図２に示した画像表示装置から画素回路２の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号の信号電位Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図３に基づいて、本発明にかかる画素回路２の動作を説明する。
【００２４】
図４は、図３に示した画素回路のタイミングチャートである。図４を参照して、図３に示した本発明にかかる画素回路の動作を具体的に説明する。図４は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００２５】
図４のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。
【００２６】
当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００２７】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００２８】
タイミングＴ１のあとタイミングＴ２１で制御信号ＡＺ２が立上り、スイッチングトランジスタＴｒ３がオンする。これにより、ドライブトランジスタＴｒｄのソース（Ｓ）は所定の電位Ｖｓｓ２に初期化される。続いてタイミングＴ２２で制御信号ＡＺ１が立ち上がり、スイッチングトランジスタＴｒ２がオンする。これによりドライブトランジスタＴｒｄのゲート電位（Ｇ）が所定の電位Ｖｓｓ１に初期化される。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２１‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００２９】
タイミングＴ３では制御信号ＡＺ２をローレベルにした後、制御信号ＤＳをローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００３０】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号の信号電位Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号の信号電位Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号の信号電位Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。
【００３１】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本発明では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号の信号電位Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図４のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。この目的で制御信号ＷＳの立下りに傾斜が付けられている。
【００３２】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号の信号電位Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電位Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号の信号電位Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは負帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号の信号電位Ｖｓｉｇのみに依存する事になる。
【００３３】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、信号電位のサンプリング動作、移動度補正動作及び発光動作が繰り返される事になる。
【００３４】
図５は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ２及びＴｒ３がオフしている。この状態でドライブトランジスタＴｒ４のソース電位（Ｓ）はＶｓｓ１−Ｖｔｈである。このソース電位（Ｓ）は発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃｓに負帰還され、移動度の補正が行われる。
【００３５】
図６は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図６のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号の信号電位Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、スジムラが発生し画面のユニフォーミティを損なう事になる。
【００３６】
そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。先のトランジスタ特性式１から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図６のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。
【００３７】
以下参考の為、上述した移動度補正の数値解析を行う。図５に示したように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。
【数１】
2008051834.tif 000003
【００３８】
またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。
【数２】
2008051834.tif 000004
【００３９】
式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。
【数３】
2008051834.tif 000005
【００４０】
ところで最適な移動度補正時間ｔは画素の輝度レベル（映像信号の信号電位Ｖｓｉｇ）によって異なる傾向がある。この点につき、図７を参照して説明する。図７のグラフは、横軸に移動度補正時間ｔ（Ｔ７−Ｔ６）をとり、縦軸に輝度（信号電位）をとってある。高輝度（ホワイト階調）の場合、移動度大のドライブトランジスタと移動度小のドライブトランジスタとで、移動度補正時間をｔ１に取った時、ちょうど輝度レベルが等しくなる。すなわち入力信号電位がホワイト階調の時は、移動度補正時間ｔ１が最適補正時間となる。一方信号電位が中間輝度（グレー階調）の時、移動度補正時間ｔ１では移動度大のトランジスタと移動度小のトランジスタで輝度に差があり、完全な補正はできない。ｔ１より長い補正時間ｔ２を確保すると、ちょうど移動度大と移動度小のトランジスタで輝度が同レベルとなる。したがって信号電位がグレー階調のとき、最適補正時間ｔ２はホワイト階調の時の最適補正時間ｔ１よりも長くなる。
【００４１】
仮に輝度レベルによらず移動度補正時間ｔを固定すると、全階調で完全な移動度補正を行うことができなくなり、スジムラが生じる。たとえば移動度補正時間ｔを白階調の最適補正期間ｔ１にあわせると、入力映像信号がグレー階調の時スジが画面に残る。逆にグレー階調の最適補正期間ｔ２に固定すると、映像信号が白階調のとき画面にスジムラが現れる。すなわち移動度補正時間ｔを固定すると、白からグレー階調まですべての階調に渡って移動度ばらつきを同時に補正することはできない。
【００４２】
そこで本発明は入力映像信号のレベルに応じて移動度補正期間を最適に自動調整可能にしている。その原理につき図８を参照して詳細に説明する。図８は制御信号 ＷＳ（ＷＳゲートパルス）と制御信号ＤＳ（ＤＳゲートパルス）の波形を、時間軸を合わせて表している。ＤＳゲートパルスはタイミングＴ６でハイレベルからローレベルに切換り、ＰチャネルトランジスタＴｒ４がオンする。このＴｒ４のＯＮポイントＴ６が、移動度ばらつき補正期間ｔの始期である。その後ＷＳゲートパルスがハイレベルからローレベルに立下がる。この立下り波形は、始め中間レベルに向かって急峻に立下り、続いてなだらかに下降していく傾斜波形となっている。ＷＳゲートパルスはサンプリングトランジスタＴｒ１のゲートに印加される。一方サンプリングトランジスタＴｒ１のソースには信号線ＳＬを介して信号電位Ｖｓｉｇが印加されている。サンプリングトランジスタＴｒ１は、そのソース電位に対してゲート電位が丁度閾電圧Ｖｔｈ（Ｔｒ１）まで下がった時にカットオフする。サンプリングトランジスタのソースには信号電位Ｖｓｉｇが印加されているため、ＷＳゲートパルスは丁度Ｖｓｉｇ＋Ｖｔｈ（Ｔｒ１）まで下がった時カットオフする。このＴｒ１のＯＦＦポイントがタイミングＴ７であり、移動度ばらつき補正期間ｔの終期を規定している。この様に、移動度ばらつき補正期間ｔはＴ７−Ｔ６で与えられる。
【００４３】
図８のＷＳゲートパルス波形から明らかなように、信号電位Ｖｓｉｇが白レベルで高いと、Ｔｒ１のＯＦＦポイントはＴｒ４のＯＮポイントに対して近くなる為、移動度補正期間ｔは短い。白レベルでは信号電位Ｖｓｉｇに多少の違いがあっても、基本的には同じ程度の短い補正期間ｔで済む為、ＷＳゲートパルスの立下りは急峻になっている。一方、信号電位Ｖｓｉｇがグレーレベルで低い場合、図７のグラフから明らかなように移動度補正期間ｔは長く取る必要がある。この為ＷＳゲートパルスを急峻に立下げた後なだらかに下降させることで、Ｔｒ１のＯＦＦポイントをＴｒ４のＯＮポイントから離れるようにしている。これによりグレーレベルの輝度で十分な移動度補正期間ｔを確保している。グレーレベルから黒レベルではＶｓｉｇの違いで補正期間ｔもそれに合せ最適に調整する必要がある。この為ＷＳゲートパルスの後半部分はなだらかになっており、Ｖｓｉｇのレベルに応じて大きく且つ適度な長さの補正期間ｔが得られるようにしている。原理的に、Ｖｓｉｇが低いほど長い移動度補正期間ｔが必要となる。
【００４４】
図９は、制御信号ＷＳを生成するライトスキャナ４の構成例を表している。図は特にライトスキャナ４の出力部を表している。一般にライトスキャナ４はシフトレジスタからなり、外部から入力されたクロック信号ＷＳＣＫに応じ動作し、同じく外部から供給されるスタート信号ＷＳＳＴを順次転走することで、走査線ＷＳの１行毎に入力信号ＷＳＩＮを生成する。ライトスキャナ４の出力部４ａは各ラインごとに設けてあり、入力信号ＷＳＩＮに応じて動作し、制御信号ＷＳを生成して、走査線ＷＳを介し画素回路２のサンプリングトランジスタＴｒ１のゲートに印加する。
【００４５】
１ライン分の出力部４ａは、図９に示すように基本的にインバータ構成の出力バッファからなる。このインバータはＰチャネルトランジスタＷＳＴｒＰとＮチャネルトランジスタＷＳＴｒＮを電源ラインと接地ラインとの間に直列接続したものである。電源ラインには外部の電源パルス生成回路で形成された電源パルスＷＳｐｕｌｓｅが印加される一方、接地ラインには所定の接地電位ＶＳＳＷＳが印加されている。なお図９の構成は、ライトスキャナ４と画素２を含む画素アレイ部が同一基板で形成されたパネル上に搭載され、電源パルス生成回路はパネル外で電源パルスＷＳｐｕｌｓｅを作成し、これをパネル内のライトスキャナ４の電源ラインに供給している。
【００４６】
図１０は、ライトスキャナ４の出力部の別の例を示す回路図である。理解を容易にするため図９に示した先の実施例と対応する部分には対応する参照番号を付してある。図９の実施例と異なる点は、出力バッファのＰチャネルトランジスタＷＳＴｒＰが、トランスミッションゲート素子ＷＳＴＧで置き換えられていることである。Ｐチャネルトランジスタに比べトランスミッションゲート素子はオン抵抗が低いので、電源パルスＷＳｐｕｌｓｅの波形にあまり歪を加えることなく、制御信号ＷＳに変換することが出来る。
【００４７】
図１１は、図１０に示したライトスキャナ４の出力部４ｂの動作説明に供するタイミングチャートである。線順次走査に合わせてシフトレジスタから順次出力される入力信号ＷＳＩＮは、タイミングＪ１でハイレベルＶＤＤＷＳからローレベルＶＳＳＷＳに切換る。これによりライトスキャナ４の出力部４ｂに含まれるトランスミッションゲートＷＳＴＧはオンし、電源パルスＷＳｐｕｌｓｅのＶＤＤＷＳレベルが出力側に導かれる。これにより制御信号ＷＳがタイミングＪ１でローレベルＶＳＳＷＳからハイレベルＶＤＤＷＳに立ち上がる。その後入力信号ＷＳＩＮがローベルＶＳＳＷＳを維持してトランスミッションゲートＷＳＴＧが引き続き開いた状態で、電源パルスＷＳｐｕｌｓｅが傾斜波形に沿って立ち下がる。即ち始め急峻に中間レベルに向かって立下り続いてなだらかに下降していく。この傾斜波形はオン状態にあるトランスミッションゲートＷＳＴＧを通って出力バッファの出力端子に導かれる。よって制御信号ＷＳはタイミングＪ２で傾斜波形に沿って立ち下がり始める。この傾斜波形はトランスミッションゲートＷＳＴＧの場合ほとんど損失が無いため、電源パルスＷＳｐｕｌｓｅの傾斜波形と同一である。その後タイミングＪ３で入力信号ＷＳＩＮがローレベルＶＳＳＷＳからハイレベルＶＤＤＷＳに復帰するため、トランスミッションゲートＷＳＴＧがオフする。一方ＮチャネルトランジスタＷＳＴｒＮがオンする。これにより制御信号ＷＳはタイミングＪ３でローレベルＶＳＳＷＳになる。
【００４８】
この後制御信号ＷＳはライトスキャナ４の出力部４ｂから走査線ＷＳを伝播して画素回路２側のサンプリングトランジスタＴｒ１のゲートに印加される。最終的なゲート印加波形を実線で表している。一方比較のため、電源パルスＷＳｐｕｌｓｅの傾斜波形を点線で表している。図から明らかなように、制御信号ＷＳは伝播過程で配線容量や配線抵抗のため鈍り急峻性を失っている。この様な鈍りが加わると、移動度補正期間の最適制御に誤差が生じる。
【００４９】
図１２は、図９又は図１０に示した制御信号伝送系の等価回路である。図示する様に、ライトスキャナ４の電源ラインに外部から供給された電源パルスＷＳｐｕｌｓｅはバッファの等価抵抗Ｒｂｕｆを通過し、さらに走査線ＷＳの配線抵抗Ｒｌｉｎｅを通過した後、サンプリングトランジスタＴｒ１のゲートに印加される。走査線ＷＳには配線容量Ｃｌｉｎｅが寄生している。この信号伝送系の時定数はτ＝Ｒｂｕｆ×Ｃｌｉｎｅ＋Ｒｌｉｎｅ×Ｃｌｉｎｅ／２で与えられる。この時定数τで電源パルスＷＳｐｕｌｓｅの波形が伝送中に鈍るため、サンプリングトランジスタのゲートに印加される最終波形が、理想的な曲線からずれてしまう場合がある。
【００５０】
図１３は、電源パルスＷＳｐｕｌｓｅの立下り波形と、制御信号ＷＳの立下り波形を比較した模式図である。なおこの制御信号ＷＳの波形は、サンプリングパルスのゲートに印加される最終波形である。図から明らかなように、ＷＳｐｕｌｓｅの立下り波形に比べて制御信号ＷＳの立下り波形は鈍っており、前半の急峻性と後半のなだらかなカーブの両方を失っている。一般に画素回路に含まれるドライブトランジスタＴｒｄのサイズファクタによって最適な制御信号ＷＳの立下り波形は異なる。基本的にドライブトランジスタＴｒｄのサイズファクタＷ／Ｌが大きいほど、初期の立上がり速度は速くなる。よって制御信号ＷＳは急峻な立下り特性が要求される。一方信号電位Ｖｓｉｇが低い領域では長い移動度補正期間が必要である。よって始め急峻に立下り続いてなだらかに下降する制御信号波形が必要になる。しかしながら、信号伝送系の配線抵抗や配線容量のため、波形に鈍りが生じるため、何ら対策を施さないと理想的な制御信号波形を得ることが難しい場合がある。
【００５１】
そこで本発明は、オーバーシュート波形を用いることでこの問題を解決している。図１４は、本発明の原理を示す模式的な波形図である。パネル外の電源パルス生成回路は、図示する様にオーバーシュート波形の電源パルスＷＳｐｕｌｓｅをライトスキャナ４の電源ラインに供給する。図示する様にこのオーバーシュート波形は、始めにＶＤＤＷＳから中間レベルを超えて過剰に立下り、続いて中間レベルに復帰した後フラットに続いていく波形である。基本的にライトスキャナ４は、この電源パルスＷＳｐｕｌｓｅをそのまま抜き取って、制御信号として出力する。しかしながら出力当初オーバーシュート波形であった制御信号ＷＳは、伝播過程で鈍りが加えられ、サンプリングトランジスタのゲートに到達した段階では、図示のように始め中間レベルに向かって急峻に立下り続いてなだらかに下降していく理想的な傾斜波形の制御信号ＷＳとなっている。この様にオーバーシュート波形の電源パルスＷＳｐｕｌｓｅを用いることで、最終的に立下り始めが早く後半部分で緩やかにスイープしていく制御信号ＷＳが得られる。
【００５２】
図１５は、電源パルスＷＳｐｕｌｓｅの実施例を示す波形図である。図示する様に、本実施例では、電源パルス生成回路が直線で規定されるオーバーシュート波形の電源パルスＷＳｐｕｌｓｅを作成し、これをライトスキャナの電源ラインＶＤＤＷＳに供給している。電源パルスＷＳｐｕｌｓｅは接地レベルＶＳＳＷＳを超えてＶ１まで急激に下降した後、Ｖ２レベルに復帰してフラットに続いていく。最終的な制御信号ＷＳのゲート印加波形は、図示のように信号伝送系の時定数の影響を受けて、オーバーシュート部分が消え、最初に急峻に立下り続いてなだらかに下降する理想的な波形となっている。この電源パルスＷＳｐｕｌｓｅのオーバーシュート波形は電源Ｖ１，Ｖ２とさらにトランジスタなどのスイッチング素子のみで構成できるため、比較的簡単に作ることが可能で、場合によっては画素アレイ部やスキャナ部と同じくパネル内に内蔵させることも出来る。
【００５３】
図１６は、本発明にかかる電源パルス生成回路の実施形態を表しており、図１５に示した電源パルスＷＳｐｕｌｓｅを生成するものである。図１６の（Ａ）は回路構成を示し、（Ｂ）はその動作を表すタイミングチャートである。（Ａ）に示すように、この電源パルス生成回路は、３個のスイッチＳＷ１，ＳＷ２，ＳＷ３と３本の電源ラインＶＤＤＷＳ，Ｖ１，Ｖ２とで構成されている。
【００５４】
（Ｂ）に示すように、タイミングＫ１でスイッチＳＷ２がオンする一方、スイッチＳＷ１とＳＷ３はオフである。これにより電源パルスＷＳｐｕｌｓｅは初期の段階でレベルＶ１まで急激に低下する。この後タイミングＫ２でスイッチＳＷ２がオフに切換る一方、スイッチＳＷ３がオンになる。これにより電源パルスＷＳｐｕｌｓｅは中間レベルＶ２まで復帰する。その後タイミングＫ３でスイッチＳＷ３がオフするまで、その中間レベルＶ２をフラットなまま維持する。
【００５５】
図１７は、本発明にかかる電源パルスＷＳｐｕｌｓｅのオーバーシュート波形の別の実施例を示す波形図である。図１５に示した先の実施例と異なる点は、オーバーシュート波形の復帰過程にカーブが付けられていることである。このカーブを付けることで、制御信号ＷＳの傾斜波形をより滑らかにすることが出来る。
【００５６】
図１８は本発明にかかる電源パルス生成回路の他の実施形態を表しており、特に図１７に示した電源パルスＷＳｐｕｌｓｅを生成できる。理解を容易にするため、図１６に示した先の実施形態と対応する部分には対応する参照番号を付してある。異なる点は、（Ａ）に示すようにスイッチＷＳ３の一端と出力端子との間に抵抗Ｒ１と容量Ｃを接続し、スイッチＷＳ３の他端と電源Ｖ２との間に抵抗Ｒ２を接続していることである。出力端子部分にこの容量成分Ｃと抵抗成分Ｒを加えることで、図１７に示したオーバーシュート波形の復帰部分を曲線的にすることが出来る。容量Ｃと電源Ｖ２の間に抵抗Ｒ２を配置することで容量Ｃの効果があらわれる。
【００５７】
図１９は、図１８に示した電源パルス生成回路の配線関係を示す模式図である。図示する様に、この電源パルス生成回路の出力ノード（ＷＳｐｕｌｓｅノード）はライトスキャナの出力部を介して走査線ＷＳに接続している。この実施形態は電源パルス生成回路内の容量ＣがＷＳｐｕｌｓｅノードに見える構成となっている。したがってこの容量Ｃは配線容量の一部として考慮する必要がある。
【００５８】
図２０は、電源パルス生成回路の他の実施例を示しており、理解を容易にするため図１９に示した先の実施例と対応する部分には対応する参照番号を付してある。この実施例はスイッチＳＷ３の一端側に抵抗Ｒ１と容量Ｃ１を付ける一方、他端側に抵抗Ｒ２と容量Ｃ２を付けている。即ちオーバーシュート波形に丸みを付ける抵抗Ｒと容量ＣをスイッチＳＷ３の両側で分割した構成である。この場合トータルとしてＣ１＋Ｃ２の容量値であるが、ＷＳｐｕｌｓｅノードに見えるのは、容量Ｃ１のみである。
【００５９】
図２１は電源パルス生成回路の別の実施例を示す回路図である。理解を容易にするため、図１９に示した先の実施例と対応する部分には対応する参照番号を付してある。本実施例は、オーバーシュート波形に丸みを付けるための抵抗Ｒ１がスイッチＳＷ３の一端側に接続されているのに対し、容量Ｃは他端側に接続されている。これにより内部の容量ＣはＷＳｐｕｌｓｅノードに見えない構成となっている。容量Ｃと電源Ｖ２の間に抵抗Ｒ２を配置することで容量Ｃの効果があらわれる。
【００６０】
図２２は、電源パルス生成回路の別の実施例を示す回路図である。実際の使用状態を考慮して、抵抗Ｒ１ないしＲ４及び容量Ｃ１ないしＣ４を図のように配置している。この場合抵抗Ｒは保護抵抗としてもその配置を考える必要がある。
【００６１】
図２３は、図２２に示した電源パルス生成回路で生成されるオーバーシュート波形の電源パルスＷＳｐｕｌｓｅを表している。図示する様に、本波形は始めの立下り過程でもある程度のカーブが付けられている。これによりさらに実用的な傾斜波形の制御信号ＷＳをサンプリングトランジスタのゲートに印加することが出来る。
【００６２】
以上説明したように、本発明に係る表示装置は、基本的に画素アレイ部１とこれを駆動する駆動部とから構成されている。画素アレイ部１は、行状の第１走査線ＷＳ及び第２走査線ＤＳと、列状の信号線ＳＬと、これらが交差する部分に配された行列状の画素２と、各画素２に給電する電源ラインＶｃｃ及び接地ラインとを備えている。駆動部は、第１走査線ＷＳに順次第一制御信号ＷＳを供給して画素２を行単位で線順次走査する第１スキャナ４と、この線順次走査にあわせて各第２走査線ＤＳに順次第２制御信号ＤＳを供給する第２スキャナ５と、この線順次走査に合せて列状の信号線ＳＬに映像信号を供給する信号セレクタ３とを備えている。
【００６３】
各画素２は、発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、スイッチングトランジスタＴｒ４と、画素容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、そのゲートが第１走査線ＷＳに接続し、そのソースが信号線ＳＬに接続し、そのドレインがドライブトランジスタＴｒｄのゲートＧに接続している。ドライブトランジスタＴｒｄ及び発光素子ＥＬは電源ラインＶｃｃと接地ラインとの間で直列に接続して電流路を形成している。スイッチングトランジスタＴｒ４は、この電流路に挿入されると供に、そのゲートが第２走査線ＤＳに接続している。画素容量Ｃｓは、ドライブトランジスタＴｒｄのソースＳとゲートＧとの間に接続している。
【００６４】
係る構成においてサンプリングトランジスタＴｒ１は、第１走査線ＷＳから供給された第１制御信号ＷＳに応じてオンし信号線ＳＬから供給された映像信号の信号電位Ｖｓｉｇをサンプリングして画素容量Ｃｓに保持する。スイッチングトランジスタＴｒ４は、第２走査線ＤＳから供給された第２制御信号ＤＳに応じオンして前述の電流路を導通状態にする。ドライブトランジスタＴｒｄは、画素容量Ｃｓに保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを導通状態におかれた電流路を通って発光素子ＥＬに流す。
【００６５】
本発明の特徴事項として、駆動部（３，４，５）は、第１走査線ＷＳに第１制御信号ＷＳを印加してサンプリングトランジスタＴｒ１をオンし信号電位Ｖｓｉｇのサンプリングを開始した後、第２制御信号ＤＳが第２走査線ＤＳに印加されてスイッチングトランジスタＴｒ４（負帰還手段）がオンする第１タイミングＴ６から、第１走査線ＷＳに印加された第１制御信号ＷＳが解除されてサンプリングトランジスタＴｒ１がオフする第２タイミングＴ７までの補正期間ｔに、ドライブトランジスタＴｒｄの移動度μに対する補正を画素容量Ｃｓに保持された信号電位Ｖｓｉｇに加え、もって移動度補正を行う。その際駆動部は、信号線ＳＬに供給される映像信号の信号電位Ｖｓｉｇが高い時補正期間ｔが短くなる一方、信号線ＳＬに供給される映像信号の信号電位Ｖｓｉｇが低い時補正期間ｔが長くなるよう、自動的に第２タイミングＴ７を調整する。
【００６６】
具体的には第１スキャナ（ライトスキャナ）４は、第２タイミングＴ７でサンプリングトランジスタＴｒ１をオフする時、第１制御信号ＷＳの立下りを傾斜波形にすることで、信号線ＳＬに供給される映像信号の信号電位Ｖｓｉｇが高い時補正期間ｔが短くなる一方、信号電位Ｖｓｉｇが低い時補正期間ｔが長くなるよう自動的に第２タイミングＴ７を調整する。ここでライトスキャナ４は、始め中間レベルＶ２に向かって急峻に立下り続いてなだらかに下降していく傾斜波形の第１制御信号ＷＳをサンプリングトランジスタＴｒ１のゲートに印加して、信号電位Ｖｓｉｇが高い時と信号電位Ｖｓｉｇが低い時の両方で補正期間ｔを最適化するため、ライトスキャナ４は中間レベルＶ２を超えて下限Ｖ１まで過剰に立下り続いて中間レベルＶ２に復帰した後続いていくオーバーシュート波形を生成し、このオーバーシュート波形を含む第１制御信号ＷＳが第１走査線ＷＳを伝播する過程で傾斜波形に鈍ってサンプリングトランジスタＴｒ１のゲートに印加される。実施形態では、表示装置の駆動部は、第１制御信号ＷＳの傾斜波形の元になるオーバーシュート波形を含む電源パルスＷＳｐｕｌｓｅを生成してライトスキャナ４に供給する電源パルス生成回路を含んでいる。ライトスキャナ（第１スキャナ）４は、順次この電源パルスＷＳｐｕｌｓｅからそのオーバーシュート波形を取り出し、第１制御信号ＷＳとして各第１制御線ＷＳに供給する。
【００６７】
各画素２は、上述した移動度補正機能に加え、ドライブトランジスタの閾電圧Ｖｔｈ補正機能も備えている。即ち画素には、映像信号のサンプリングに先立ってドライブトランジスタＴｒｄのゲート電位（Ｇ）及びソース電位（Ｓ）をリセット若しくは初期化する追加のスイッチングトランジスタＴｒ２，Ｔｒ３を含んでいる。第２スキャナ５は、映像信号のサンプリングに先立って第２制御線ＤＳを介してスイッチングトランジスタＴｒ４を一時的にオンし、もってリセットされたドライブトランジスタＴｒｄに駆動電流Ｉｄｓを流してその閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持しておく。
【図面の簡単な説明】
【００６８】
【図１】本発明に係る表示装置の全体構成を示す模式的なブロック図である。
【図２】本発明に係る表示装置の画素構成を示す回路図である。
【図３】本発明に係る表示装置の動作説明に供する模式図である。
【図４】本発明に係る表示装置の動作説明に供するタイミングチャートである。
【図５】本発明に係る表示装置の動作説明に供する模式的な回路図である。
【図６】本発明に係る表示装置の動作説明に供するグラフである。
【図７】本発明に係る表示装置の動作説明に供するグラフである。
【図８】本発明に係る表示装置の動作説明に供する波形図である。
【図９】本発明にかかる表示装置に含まれるライトスキャナの実施例を示す回路図である。
【図１０】同じくライトスキャナの他の実施例を示す回路図である。
【図１１】図１０に示したライトスキャナの出力部の動作説明に供するタイミングチャートである。
【図１２】図９及び図１０に示したライトスキャナの出力系の等価回路図である。
【図１３】本発明にかかる表示装置の動作説明に供する波形図である。
【図１４】同じく動作説明に供する波形図である。
【図１５】同じく動作説明に供する波形図である。
【図１６】本発明にかかる表示装置に含まれる電源パルス生成回路の実施形態を示す回路図及びタイミングチャートである。
【図１７】本発明にかかる表示装置の動作説明に供する波形図である。
【図１８】本発明にかかる表示装置に含まれる電源パルス生成回路の他の実施形態を示す回路図及びタイミングチャートである。
【図１９】電源パルス生成回路の実施例を示す回路図である。
【図２０】電源パルス生成回路の他の実施例を示す回路図である。
【図２１】電源パルス生成回路の別の実施例を示す回路図である。
【図２２】電源パルス生成回路の更に別の実施例を示す回路図である。
【図２３】図２２に示した電源パルス生成回路で生成される電源パルスを示す波形図である。
【符号の説明】
【００６９】
０・・・・パネル、１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ４・・・スイッチングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ
【図１】
2008051834.tif 000006
【図２】
2008051834.tif 000007
【図３】
2008051834.tif 000008
【図４】
2008051834.tif 000009
【図５】
2008051834.tif 000010
【図６】
2008051834.tif 000011
【図７】
2008051834.tif 000012
【図８】
2008051834.tif 000013
【図９】
2008051834.tif 000014
【図１０】
2008051834.tif 000015
【図１１】
2008051834.tif 000016
【図１２】
2008051834.tif 000017
【図１３】
2008051834.tif 000018
【図１４】
2008051834.tif 000019
【図１５】
2008051834.tif 000020
【図１６】
2008051834.tif 000021
【図１７】
2008051834.tif 000022
【図１８】
2008051834.tif 000023
【図１９】
2008051834.tif 000024
【図２０】
2008051834.tif 000025
【図２１】
2008051834.tif 000026
【図２２】
2008051834.tif 000027
【図２３】
2008051834.tif 000028