(57)【要約】【課題】オン状態の挿入損失が悪化することなくオフ状態の隔離度が向上するようにセル構造を最適化することによりミリメートル波帯域制御回路用高隔離度スイッチ素子を提供すること。【解決手段】トランジスタと入出力伝送線路１０，１１とが垂直に連結された単位セルを備え、単位セルが、入出力伝送線路の上下部に対称的に多数の接地ビアホール２２ａ乃至２２ｄが配置されることができるように構成される。スイッチ素子を用いてスイッチＭＭＩＣを設計する場合、隔離度向上のために多段階シャント電界効果トランジスタを使用しなくてもよいし、別途のλ／４トランスフォーマー伝送線路、インダクタ又はキャパシタをスイッチ素子付近に使用しなくてもよいので、チップサイズを低減することができ、スイッチ回路製造工程の収率と集積度を向上することができ、製造費用を節減できる。【選択図】図３Ａ
2008147627.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと入出力伝送線路とが垂直に連結された単位セルを備え、
該単位セルが、前記入出力伝送線路の上下部に対称的に多数の接地ビアホールが配置されることができるように構成されていることを特徴とするミリメートル波帯域制御回路用高隔離度スイッチ素子。
【請求項２】
前記接地ビアホールの数が増加するほど、前記トランジスタのオン状態インピーダンスが減少し、オン状態の挿入損失が減少し、オフ状態の隔離度が増加することを特徴とする請求項１に記載のミリメートル波帯域制御回路用高隔離度スイッチ素子。
【請求項３】
前記トランジスタのソース電極又はドレイン電極が、前記接地ビアホールに連結されて接地されていることを特徴とする請求項１に記載のミリメートル波帯域制御回路用高隔離度スイッチ素子。
【請求項４】
前記トランジスタは、化合物半導体トランジスタ又は電界効果トランジスタであることを特徴とする請求項１に記載のミリメートル波帯域制御回路用高隔離度スイッチ素子。
【請求項５】
前記接地ビアホールは、入力信号の漏洩を遮断し、前記オフ状態の隔離度を増加させることを特徴とする請求項２に記載のミリメートル波帯域制御回路用高隔離度スイッチ素子。
【請求項６】
前記単位セルに第１乃至第４接地ビアホールが配置される場合、
前記入力信号が前記第１，第３接地ビアホールに伝達され、１次的に漏洩が遮断され、
前記第１，第３接地ビアホールから漏洩された入力信号が前記第３，第４接地ビアホールに伝達され、２次的に漏洩が遮断され、
前記第３，第４接地ビアホールから漏洩された入力信号が前記第２，第４接地ビアホールに伝達され、３次的に漏洩が遮断されることを特徴とする請求項５に記載のミリメートル波帯域制御回路用高隔離度スイッチ素子。
【請求項７】
前記単位セルが、
前記トランジスタのゲート電極を連結するためのゲート連結金属と、
前記トランジスタのドレイン電極を前記入出力伝送線路に連結するためのドレイン電極用エアーブリッジ金属と、
前記トランジスタのソース電極を前記入出力伝送線路に連結するためのソース電極用エアーブリッジ金属と、
前記トランジスタのゲート電極の前段に配置されるメサ抵抗と
をさらに備えることを特徴とする請求項１に記載のミリメートル波帯域制御回路用高隔離度スイッチ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ミリメートル波帯域制御回路用高隔離度スイッチ素子に関し、より詳細には、ミリメートル波帯域通信システムで高周波信号の送受信のための制御に用いられるスイッチＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ  Ｍｏｎｏｌｉｔｈｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の核心素子である化合物半導体スイッチ素子において高隔離度、低挿入損失と共に、特に小型の電波制御回路チップの設計及び製作に適合したスイッチ素子に関する。
【背景技術】
【０００２】
無線ラン（ｗｉｒｅｌｅｓｓ  ＬＡＮ）、車両衝突防止用レーダーシステムなどのような高周波通信システムでは、数十ＧＨｚ帯域のミリメートル波を利用する場合が多く、アンテナの転換回路や送受信転換回路などでこのような高周波信号を切り換えるためのスイッチ素子が用いられる場合が多い。
【０００３】
このようなスイッチ素子としては、ミリメートル波帯域で伝送特性と駆動電圧特性が良好し、かつ低い消耗電流と簡単なバイアス回路を有し、多重ポートの具現と集積化が容易な化合物半導体トランジスタである高電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ；ＨＥＭＴ）又は金属−半導体電界効果トランジスタ（ＭＥｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ；ＭＥＳＦＥＴ）などのような電界効果トランジスタ（ＦＥＴ）を主に利用する。
【０００４】
このようなスイッチ回路では、挿入損失（ｉｎｓｅｒｔｉｏｎ  ｌｏｓｓ）をできるだけ小さくし、インダクタンスやキャパシタンスなど寄生成分による隔離度（ｉｓｏｌａｔｉｏｎ）の毀損を低減する技術が要求され、特に小型の電波制御回路のためには、高隔離度スイッチ素子の設計が非常に重要である。
【０００５】
このような理由で、信号の送受信経路を変更するために主に使われるＳＰＤＴ（ｓｉｎｇｌｅ−ｐｏｌｅ−ｄｏｕｂｌｅ−ｔｈｒｏｗ）型スイッチ回路の場合、数十ＧＨｚ帯域のミリメートル波帯域では、シリーズ（ｓｅｒｉｅｓ）−シャント（ｓｈｕｎｔ）構造では挿入損失があまり大きく、隔離度が確保されないので、送受信機で要求される−３０ｄＢ以下の送受信経路隔離度を具現することが難しいため、主にシャント（ｓｈｕｎｔ）構造だけを使用する。
【０００６】
このようなシャント構造は、スイッチ素子のドレイン又はソースに接地ビアホール（ｖｉａ  ｈｏｌｅ）を連結し、ソース又はドレイン電極に入力されたミリメートル波信号によって制御電極であるゲート電圧を調節し、所望しない信号を接地に流れるようにすることによって、出力端への流れを遮断する構造である。
【０００７】
このようなシャント構造において、従来には、高隔離度を確保するために多段階（ｍｕｌｔｉ−ｓｔａｇｅ）シャント技術を主に使用した。しかし、このような多段階シャント技術を利用する場合、λ／４トランスフォーマーの伝送線路、多数の電界効果トランジスタ、スイッチ素子の周辺に追加されるインダクタやキャパシタに起因してチップサイズが大きくなり、製造費用が増加する問題点が発生する。
【０００８】
このような問題点を解決するためのものとして、例えば、特許文献１には、ビアホールと伝送線路（ｔｒａｎｓｍｉｓｓｉｏｎ  ｌｉｎｅ）との距離を最小化し、隔離度を向上させた「ミリメートル帯域の半導体スイッチング回路（Ｍｉｌｌｉｍｅｔｅｒ−ｂａｎｄ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｓｗｉｔｃｈｉｎｇ  ｃｉｒｃｕｉｔ）」が開示されている。
【０００９】
しかし、このような半導体スイッチング回路は、ビアホールと伝送線路との距離を最小化するために、転送線とビアホールを垂直に配置した構造で、ただ２つのビアホールのみを配置することができるので、単位セル当たり確保できる隔離度には限界があるだけでなく、伝送線路のインピーダンス増加によって挿入損失が増加し、かつ、従来の多段階シャント技術と同様に、チップの製造費用が増加する限界点を相変わらず有している。
【００１０】
【特許文献１】米国特許第６３２０４７６号明細書
【特許文献２】米国特許第５８７２３６９号明細書
【特許文献３】特開２００２−３５３４１１号公報
【非特許文献１】ＩＥＥＥ  ｍｉｃｒｏｗａｖｅ  ａｎｄ  ｗｉｒｅｌｅｓｓ  ｃｏｍｐｏｎｅｎｔｓ  ｌｅｔｔｅｒｓ，  ｖｏｌ．１３，  ｐ．５０５−ｐ．５０７
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、オン状態の挿入損失が悪化することなく、オフ状態の隔離度が向上するようにセル構造を最適化することによって、スイッチング特性を利用する位相変位器やデジタル減衰器などミリメートル波帯域の制御回路設計及び製作に有用なミリメートル波帯域制御回路用高隔離度スイッチ素子を提供することにある。
【００１２】
本発明の他の目的は、別途の他の素子を使用することなく、隔離度を向上させて、スイッチ素子の小型化及びこれによる製造費用の減少を図るようにしたミリメートル波帯域制御回路用高隔離度スイッチ素子を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は、このような目的を達成するためになされたもので、トランジスタと入出力伝送線路とが垂直に連結された単位セルを備え、該単位セルが、前記入出力伝送線路の上下部に対称的に多数の接地ビアホールが配置されることができるように構成されていることを特徴とする。
【００１４】
また、前記接地ビアホールの数が増加するほど、前記トランジスタのオン状態インピーダンスが減少し、オン状態の挿入損失が減少し、オフ状態の隔離度が増加することを特徴とする。
【００１５】
また、前記トランジスタのソース電極又はドレイン電極が、前記接地ビアホールに連結されて接地されていることを特徴とする。
【００１６】
また、前記トランジスタは、化合物半導体トランジスタ又は電界効果トランジスタであることを特徴とする。
【００１７】
また、前記接地ビアホールは、入力信号の漏洩を遮断し、前記オフ状態の隔離度を増加させることを特徴とする。
【００１８】
また、前記単位セルに第１乃至第４接地ビアホールが配置される場合、前記入力信号が前記第１，第３接地ビアホールに伝達され、１次的に漏洩が遮断され、前記第１，第３接地ビアホールから漏洩された入力信号が前記第３，第４接地ビアホールに伝達され、２次的に漏洩が遮断され、前記第３，第４接地ビアホールから漏洩された入力信号が前記第２，第４接地ビアホールに伝達され、３次的に漏洩が遮断されることを特徴とする。
【００１９】
また、前記単位セルが、前記トランジスタのゲート電極を連結するためのゲート連結金属と、前記トランジスタのドレイン電極を前記入出力伝送線路に連結するためのドレイン電極用エアーブリッジ金属と、前記トランジスタのソース電極を前記入出力伝送線路に連結するためのソース電極用エアーブリッジ金属と、前記トランジスタのゲート電極の前段に配置されるメサ抵抗とをさらに備えることを特徴とする。
【発明の効果】
【００２０】
本発明のスイッチ素子によれば、多数の接地ビアホールによってオン状態の挿入損失を悪化させることなく、オフ状態の隔離度を向上させることができるので、スイッチング特性を利用する位相変位器（ｐｈａｓｅ  ｓｈｉｆｔｅｒ）やデジタル減衰器（ｄｉｇｉｔａｌ  ａｔｔｅｎｕａｔｏｒ）などミリメートル波帯域制御回路の設計及び製作に有用な高隔離度スイッチ素子を具現することができる効果がある。
【００２１】
また、本発明のスイッチ素子を用いてスイッチＭＭＩＣを設計する場合、隔離度向上のために多段階シャント電界効果トランジスタを使用しなくてもよいし、このために別途のλ／４トランスフォーマー伝送線路、インダクタ又はキャパシタをスイッチ素子付近に使用しなくてもよいので、チップサイズを低減することができ、これにより、スイッチ回路製造工程の収率と集積度を向上することができ、製造費用を節減することができる効果がある。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照して本発明の実施形態について説明する。  
＜第１実施例＞
図１は、本発明の第１実施例に係るミリメートル波帯域制御回路用高隔離度スイッチ素子のセル構造図である。本発明の第１実施例に係るスイッチ素子１００は、入力伝送線路１０と、出力伝送線路１１と、ゲート電極１２，１３，１４，１５と、ドレイン電極２５，２６及びソース電極（図示せず）からなるトランジスタと、ゲート連結金属２４ａ，２４ｂ，２４ｃ，２４ｄと、エアーブリッジ金属２７ａ，２７ｂと、第１乃至第４接地ビアホール２２ａ，２２ｂ，２２ｃ，２２ｄと、メサ抵抗２３ａ，２３ｂ，２３ｃ，２３ｄとを備えている。
【００２３】
入力伝送線路１０及び出力伝送線路１１は、オン状態の挿入損失を低減するために低いインピーダンス値を有することが好ましく、トランジスタは、電界効果トランジスタであることが好ましい。
【００２４】
ゲート電極１２，１３，１４，１５は、ゲート連結金属２４ａ，２４ｂ，２４ｃ，２４ｄを介して互いに連結されており、ドレイン電極２５，２６は、エアーブリッジ金属２７ａ，２７ｂを介して入力伝送線路１０及び出力伝送線路１１に連結されている。ここで、トランジスタのソース電極（図示せず）又はドレイン電極２５，２６を第１乃至第４接地ビアホール２２ａ，２２ｂ，２２ｃ，２２ｄのうちいずれか１つに連結し、所望しない信号を接地することも可能である。
【００２５】
第１乃至第４接地ビアホール２２ａ，２２ｂ，２２ｃ，２２ｄは、ソース電極（図示せず）に連結されており、メサ抵抗２３ａ，２３ｂ，２３ｃ，２３ｄは、ゲート電極１２，１３，１４，１５の前段に配置され、電源とＲＦ隔離のための数ｋΩの高い抵抗値を有する。ここで、第１乃至第４接地ビアホール２２ａ，２２ｂ，２２ｃ，２２ｄと伝送線路１０，１１との距離は、短いほど隔離度特性面で好ましいが、本実施例では、工程マージンである１０ミクロン程度にした。
【００２６】
上述したように構成された本発明の第１実施例に係るスイッチ素子１００は、第１乃至第４接地ビアホール２２ａ，２２ｂ，２２ｃ，２２ｄによってオン状態の挿入損失を悪化させることなく、オフ状態の隔離度を増加させることができると共に、チップのサイズを低減することができるように構成されたことに最も大きい特徴がある。これについてより詳細に説明すれば、次の通りである。
【００２７】
まず、図１に示されたように、本発明の第１実施例に係るスイッチ素子１００は、伝送線路１０，１１の上下部に対称的に接地ビアホールが配置されることができる単位セル構造からなり、本実施例では、単位セルに４つの接地ビアホール２２ａ，２２ｂ，２２ｃ，２２ｄが配置されている。
【００２８】
ここで、前記接地ビアホールの数によってオフ−状態の隔離度特性及びオン状態の挿入損失特性が異なる。これについて図２を参照して詳細に説明すれば、次の通りである。
【００２９】
図２は、商用シミュレーターを用いて接地ビアホールの数によるオフ状態の隔離度特性及びオン状態の挿入損失特性を計算した結果を示す図である。入力信号が接地ビアホールに流れるシャント構造では、一般的に伝送線路とトランジスタに連結された接地ビアホールの数ｎが増加するほど、オン状態の挿入損失が悪化することなく、オフ状態の隔離度特性が向上することが分かる。これは、接地ビアホールの数ｎが増加するほど、伝送線路の有効インダクタンス成分が減少し、トランジスタのオン状態インピーダンスが減少するからである。
【００３０】
すなわち、本発明のスイッチ素子１００は、図１に示されたように、対称的に接地ビアホールを配置することができる単位セル構造となっているので、接地ビアホールの数を増加させることが非常に容易であり、これにより、図２に示されたように、６０ＧＨｚと９４ＧＨＺのミリメートル波帯域でオン状態の挿入損失が悪化することなく、−２９ｄＢ以上の優れた隔離度特性を得ることができることが分かる。
【００３１】
また、本発明のスイッチ素子１００は、上述したような単位セルの対称構造により回路レイアウト（ｌａｙｏｕｔ）が簡単なので、集積回路のチップサイズを低減することができ、これにより、製造工程の収率と集積度を向上することができ、製造費用を減少させることができる利点がある。
【００３２】
一方、入力伝送線路１０に入力されたミリメートル波信号が漏洩される場合、回路の隔離度特性がかえって悪化することができるが、このために、本発明では、次のように接地ビアホールによりミリメートル波信号の漏洩を３次にわたって遮断することによって、オフ状態の隔離度特性をさらに向上させる。これについてさらに詳細に説明すれば、次の通りである。
【００３３】
＜第２実施例＞
図３Ａは、本発明の第２実施例に係るミリメートル波帯域制御回路用高隔離度スイッチ素子のセル構造図で、図３Ｂは、図３Ａのスイッチ素子の断面図である。本発明の第２実施例に係るスイッチ素子３００は、入力伝送線路１０と、出力伝送線路１１と、ゲート電極１２，１３，１４，１５，１６，１７，１８，１９，２０，２１と、ドレイン電極２５，２６，２７，２８，２９及びソース電極３０，３１からなるトランジスタと、ゲート連結金属２４ａ，２４ｂと、ドレイン電極用エアーブリッジ金属３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅと、ソース電極用エアーブリッジ金属３２，３３，３４，３５と、第１乃至第４接地ビアホール２２ａ，２２ｂ，２２ｃ，２２ｄと、メサ抵抗２３ａ，２３ｂ，２３ｃ，２３ｄとを備えている。
【００３４】
上述したように構成された本発明の第２実施例に係るスイッチ素子３００は、第１乃至第４接地ビアホール２２ａ，２２ｂ，２２ｃ，２２ｄによってオン状態の挿入損失を悪化させることなく、オフ状態の隔離度を増加させることができると共に、入力伝送線路１０に入力されたミリメートル波信号が漏洩されることを遮断することによって、隔離度特性をさらに向上させることができるように構成されている。
【００３５】
ミリメートル波信号の漏洩の遮断についてさらに詳細に説明すれば、まず、入力伝送線路１０に入力されたミリメートル波信号は、１次的にドレイン電極２５，２６とドレイン電極用エアーブリッジ３６ａ，３６ｂを介して第１，第３接地ビアホール２２ａ，２２ｃに伝達され、前記第１，第３接地ビアホール２２ａ，２２ｃにより遮断される。
【００３６】
次に、第１，第３接地ビアホール２２ａ，２２ｃから漏洩されたミリメートル波信号は、ドレイン電極用エアーブリッジ３６ｅを介して２次的に第３，第４接地ビアホール２２ｃ，２２ｄに伝達され、第３，第４接地ビアホール２２ｃ，２２ｄにより遮断される。
【００３７】
次に、第３，第４接地ビアホール２２ｃ，２２ｄから漏洩されたミリメートル波信号は、３次的にドレイン電極２７，２８とドレイン電極用エアーブリッジ３６ｃ，３６ｄを介して第２，第４接地ビアホール２２ｂ，２２ｄに伝達され、第２，第４接地ビアホール２２ｂ，２２ｄにより遮断される。
【００３８】
すなわち、このように第１乃至第４接地ビアホール２２ａ，２２ｂ，２２ｃ，２２ｄによってオン状態の挿入損失を悪化させることなく、オフ状態の隔離度を増加させることができると共に、ミリメートル波信号の漏洩を３次にわたって遮断することによってオフ状態の隔離度特性をさらに向上させることができ、これにより、従来の３段以上のトランジスタ構造で得ることができる隔離度を２段又は１段のトランジスタ構造で得ることができるので、隔離度向上のために多段階シャント構造を使用しなくてもよいので、スイッチ素子の小型化及びこれによる製造費用の減少を図ることができる。
【００３９】
以上、本発明についてその好ましい実施例を中心にして記述したが、本発明の属する技術分野における通常の知識を有する者は、本発明が、本発明の本質的な特性から逸脱しない範囲で変形された形態で具現されることができることを理解することができる。したがって、開示された実施例は、限定的な観点でなく、説明的な観点で考慮すべきである。本発明の技術的範囲は、上述した説明でなく、特許請求範囲に開示されており、それと同等な範囲内にある全ての差異点は、本発明に含まれるものと解釈すべきである。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１実施例に係るミリメートル波帯域制御回路用高隔離度スイッチ素子のセル構造図である。
【図２】商用シミュレーターを用いて接地ビアホールの数によるオフ状態の隔離度特性及びオン状態の挿入損失特性を計算した結果を示す図である。
【図３Ａ】本発明の第２実施例に係るミリメートル波帯域制御回路用高隔離度スイッチ素子のセル構造図である。
【図３Ｂ】図３Ａのスイッチ素子の断面図である。
【符号の説明】
【００４１】
１０  入力伝送線路
１１  出力伝送線路
１２，１３，１４，１５，１６，１７，１８，１９，２０，２１  ゲート電極
２２ａ，２２ｂ，２２ｃ，２２ｄ  第１乃至第４接地ビアホール
２３ａ，２３ｂ，２３ｃ，２３ｄ  メサ抵抗
２４ａ，２４ｂ，２４ｃ，２４ｄ  ゲート連結金属
２５，２６，２７，２８，２９  ドレイン電極
３０，３１  ソース電極
３２，３３，３４，３５  ソース電極用エアーブリッジ金属
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ  ドレイン電極用エアーブリッジ金属
【図１】
2008147627.tif 000003
【図２】
2008147627.tif 000004
【図３Ａ】
2008147627.tif 000005
【図３Ｂ】
2008147627.tif 000006