(57)【要約】【課題】表示データに応じた適切な輝度階調で発光素子を発光動作させることができる表示駆動装置及びその駆動方法を提供し、以て、表示画質が良好かつ均質な表示装置及びその駆動方法を提供する。【解決手段】データドライバ１４０は、階調表示動作において、電圧加算部１４８により、階調電圧生成部１４３から出力される表示データに応じた階調実効電圧Ｖrealと、補償電圧ＤＡＣ１４５から出力され、しきい値電圧検出動作により検出された各表示画素ＰＩＸの発光駆動用のトランジスタＴｒ１３に固有のしきい値電圧Ｖth13の所定数β倍となる補償電圧Ｖpthとを加算して、その総和となる電圧成分を階調指定電圧ＶpixとしてデータラインＬｄを介して各表示画素ＰＩＸに出力する。【選択図】  図１７
2008250006.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
前記発光素子に接続された画素駆動回路と、
前記画素駆動回路に接続されたデータラインを介して前記画素駆動回路に所定の検出用電圧を印加し、所定の時間経過後の前記データラインの電圧に基づいて、前記画素駆動回路に固有の素子特性に対応した電圧値を検出する電圧検出手段と、前記電圧検出手段により検出された前記素子特性に対応した電圧値に関連付けられた電圧値データを記憶する記憶手段と、前記記憶手段に記憶された前記電圧値データ及び前記画素駆動回路に書込み保持させる電圧成分に基づいて、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する階調指定信号を生成して、前記画素駆動回路に印加する階調指定信号生成手段と、を有する表示駆動装置と、
を備えていることを特徴とする表示装置。
【請求項２】
前記階調指定信号生成手段は、前記画素駆動回路に固有の素子特性に依存することなく、前記発光素子を所望の輝度階調で発光させるための電圧値を有する階調実効電圧を生成する階調電圧生成部と、前記記憶手段に記憶された前記電圧データに基づいて、前記素子特性に対応した電圧値の所定数倍の電圧値を有する補償電圧を生成する補償電圧生成部と、前記階調電圧生成部により生成される前記階調実効電圧及び前記補償電圧生成部により生成される前記補償電圧を加減算して前記階調指定信号を生成する演算回路部と、を具備していることを特徴とする請求項１記載の表示装置。
【請求項３】
前記表示駆動装置は、前記データラインを介して前記画素駆動回路に前記検出用電圧を印加するための検出用電圧印加手段を備えることを特徴とする請求項１又は２記載の表示装置。
【請求項４】
前記表示駆動装置は、前記データラインを介して前記画素駆動回路に所定の無発光表示電圧を印加するための無発光表示電圧印加手段を備えることを特徴とする請求項１又は２記載の表示装置。
【請求項５】
前記表示駆動装置は、前記検出用電圧印加手段と前記データライン、前記電圧検出手段と前記データライン、及び、前記階調指定信号生成手段と前記データラインを、所定のタイミングで個別に接続するための信号経路切換手段を備えることを特徴とする請求項１又は２記載の表示装置。
【請求項６】
前記表示駆動装置は、前記画素駆動回路に前記検出用電圧が印加され、前記信号経路切換手段により前記検出用電圧印加手段と前記データラインが遮断された後、前記検出用電圧に対応する電荷の一部が放電されて収束した後の収束電圧値を、前記電圧検出手段により前記素子特性に対応した電圧値として検出することを特徴とする請求項５記載の表示装置。
【請求項７】
前記表示駆動装置は、前記信号経路切換手段により前記検出用電圧印加手段と前記データラインとを接続して、前記画素駆動回路に固有の前記素子特性に対応した前記収束電圧値よりも絶対値の大きい電圧値を有する前記検出用電圧を印加することを特徴とする請求項６記載の表示装置。
【請求項８】
前記表示駆動装置は、前記画素駆動回路が選択状態に設定される所定の選択期間に、前記検出用電圧印加手段と前記データラインとを接続して前記画素駆動回路に前記検出用電圧を印加する動作と、前記電圧検出手段と前記データラインとを接続して前記画素駆動回路に固有の素子特性に対応する前記データラインの電圧を検出する動作と、前記階調指定信号生成手段と前記データラインとを接続して前記階調指定信号を前記画素駆動回路に印加する動作と、を実行することを特徴とする請求項５記載の表示装置。
【請求項９】
前記表示装置は、前記発光素子と前記画素駆動回路とを有する複数の表示画素がマトリクス状に配列された表示パネルを備え、
前記表示パネルは、行方向に選択信号が印加される複数の選択ラインが配設されるとともに、列方向に複数の前記データラインが配設され、前記複数のデータラインと前記複数の選択ラインとの各交点近傍に、前記複数の表示画素の前記画素駆動回路が各々接続されていることを特徴とする請求項１乃至８のいずれかに記載の表示装置。
【請求項１０】
前記画素駆動回路は、前記発光素子に直列に接続された駆動トランジスタを備えることを特徴とする請求項１記載の表示装置。
【請求項１１】
前記画素駆動回路に固有の素子特性は、前記駆動トランジスタのしきい値電圧であることを特徴とする請求項１０記載の表示装置。
【請求項１２】
前記画素駆動回路に固有の電圧特性は、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧成分の変化に基づくものであることを特徴とする請求項１０記載の表示装置。
【請求項１３】
前記画素駆動回路は、前記発光素子に直列に接続された駆動トランジスタと、前記駆動トランジスタと前記データラインとの間に接続された選択トランジスタと、前記駆動トランジスタをダイオード接続状態にするダイオード接続用トランジスタと、を備えることを特徴とする請求項１記載の表示装置。
【請求項１４】
前記画素駆動回路は、前記駆動トランジスタの電流路の一端側に所定のタイミングで電位が切換設定される電源電圧が接続されるとともに、前記電流路の他端側に前記発光素子の入力端が接続され、前記選択トランジスタの電流路の一端側に前記駆動トランジスタの前記電流路の他端側が接続されるとともに、前記電流路の他端側に前記データラインが接続され、前記ダイオード接続用トランジスタの電流路の一端側に前記電源電圧が接続されるとともに、前記電流路の他端側に前記駆動トランジスタの制御端子が接続され、前記選択トランジスタ及び前記ダイオード接続用トランジスタの制御端子が前記選択ラインに共通に接続され、前記駆動トランジスタの前記制御端子及び前記電流路の他端側との間に容量素子が接続され、前記発光素子の出力端が一定の基準電圧に接続されていることを特徴とする請求項９記載の表示装置。
【請求項１５】
前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧成分は、前記画素駆動回路に固有の素子特性に依存することなく、前記発光素子を所望の輝度階調で発光させるための第１の電圧成分と、前記駆動トランジスタのしきい値電圧の所定数倍からなる第２の電圧成分と、の和により規定され、前記第２の電圧成分を規定する定数が１．０５以上に設定されていることを特徴とする請求項１２記載の表示装置。
【請求項１６】
前記発光素子を所望の輝度階調で発光させるための前記階調指定信号のうち、少なくとも一の輝度階調を指定する前記階調指定信号により、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧成分が、前記画素駆動回路に固有の素子特性に依存することなく、前記発光素子を所望の輝度階調で発光させるための第１の電圧成分と、前記駆動トランジスタのしきい値電圧の所定数倍からなる第２の電圧成分と、の和により規定されていることを特徴とする請求項１２記載の表示装置。
【請求項１７】
前記階調指定信号により、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧成分に基づいて、前記駆動トランジスタの前記電流路を介して前記発光素子に流れる駆動電流は、前記駆動トランジスタのしきい値電圧の変動に伴う電流値の変動量が、前記発光素子を発光させる全ての輝度階調において前記駆動トランジスタのしきい値電圧の変動が生じていない初期状態における最大電流値に対して２％以内になるように、前記選択トランジスタの素子サイズ及び前記選択信号の電圧が設定されていることを特徴とする請求項１５又は１６記載の表示装置。
【請求項１８】
前記駆動トランジスタ、前記選択トランジスタ及び前記ダイオード接続用トランジスタは、アモルファスシリコンからなる半導体層を備えた電界効果型トランジスタであることを特徴とする請求項１０又は１３記載の表示装置。
【請求項１９】
前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項１乃至１８のいずれかに記載の表示装置。
【請求項２０】
発光素子と、該発光素子に直列に接続された駆動トランジスタを有する画素駆動回路と、からなる複数の表示画素が配列された表示パネルを備えた表示装置の駆動方法において、
前記表示パネルの列方向に配設されたデータラインを介して前記表示画素の前記画素駆動回路に、前記駆動トランジスタに固有のしきい値電圧よりも高電位の検出用電圧を印加する検出用電圧印加ステップと、
前記検出用電圧に対応する電荷の一部が放電されて収束した後の収束電圧値を、前記駆動トランジスタのしきい値電圧値として検出し、当該しきい値電圧値に関連付けられた電圧値データを前記表示画素ごとに記憶手段に記憶する電圧検出ステップと、
前記記憶手段に記憶された前記電圧値データに基づいて、前記表示画素ごとに前記駆動トランジスタの前記しきい値電圧の所定数倍の電圧値を有する補償電圧を生成する補償電圧生成ステップと、
前記表示画素ごとの前記駆動トランジスタの前記しきい値電圧に依存することなく、前記発光素子を所望の輝度階調で発光させるための電圧値を有する階調実効電圧を生成する階調電圧生成ステップと、
前記階調実効電圧及び前記補償電圧を加減算して、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する階調指定信号を生成して、前記データラインを介して前記表示画素ごとの前記画素駆動回路に印加する階調指定信号書込ステップと、
前記階調指定信号を印加することにより前記表示画素ごとの前記駆動トランジスタに書込み保持された電圧成分に基づいて生成された発光駆動電流を前記発光素子に供給して、所望の輝度階調で発光動作させる階調表示ステップと、
を含むことを特徴とする表示装置の駆動方法。
【請求項２１】
前記画素駆動回路に固有の電圧特性は、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧成分の変化に基づくものであることを特徴とする請求項２０記載の表示装置の駆動方法。
【請求項２２】
発光素子に接続された画素駆動回路に接続されたデータラインを介して前記画素駆動回路に所定の検出用電圧を印加し、所定の時間経過後の前記データラインの電圧に基づいて、前記画素駆動回路に固有の素子特性に対応した電圧値を検出する電圧検出手段と、前記電圧検出手段により検出された前記素子特性に対応した電圧値に関連付けられた電圧値データを記憶する記憶手段と、前記記憶手段に記憶された前記電圧値データ及び前記画素駆動回路に書込み保持させる電圧成分に基づいて、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する階調指定信号を生成して、前記画素駆動回路に印加する階調指定信号生成手段と、を有することを特徴とする表示駆動装置。
【請求項２３】
前記画素駆動回路は、前記発光素子に直列に接続された駆動トランジスタを有し、
前記画素駆動回路に固有の素子特性は、前記駆動トランジスタのしきい値電圧であり、前記画素駆動回路に固有の電圧特性は、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧成分の変化に基づくものであることを特徴とする請求項２２記載の表示駆動装置。
【請求項２４】
発光素子と、該発光素子に直列に接続された駆動トランジスタを有する画素駆動回路と、からなる複数の表示画素が配列された表示パネルに所望の画像情報を表示駆動する表示駆動装置の駆動方法において、
前記表示パネルの列方向に配設されたデータラインを介して前記表示画素の前記画素駆動回路に、前記駆動トランジスタに固有のしきい値電圧よりも高電位の検出用電圧を印加する検出用電圧印加ステップと、
所定の時間経過後の前記データラインの電圧に基づいて、前記駆動トランジスタのしきい値電圧値を検出し、当該しきい値電圧値に関連付けられた電圧値データを記憶手段に記憶する電圧検出ステップと、
前記記憶手段に記憶された前記電圧値データに基づいて、前記駆動トランジスタの前記しきい値電圧の所定数倍の電圧値を有する補償電圧を生成する補償電圧生成ステップと、
前記駆動トランジスタの前記しきい値電圧に依存することなく、前記発光素子を所望の輝度階調で発光させるための電圧値を有する階調実効電圧を生成する階調電圧生成ステップと、
前記階調実効電圧及び前記補償電圧を加減算して、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する階調指定信号を生成して、前記データラインを介して前記画素駆動回路に印加し、所定の電圧成分を書込み保持させる階調指定信号書込ステップと、
を含むことを特徴とする表示駆動装置の駆動方法。
【請求項２５】
前記画素駆動回路に固有の電圧特性は、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧成分の変化に基づくものであることを特徴とする請求項２４記載の表示駆動装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法に関し、特に、表示データに応じた電流を供給することにより所定の輝度階調で発光する電流制御型（又は、電流駆動型）の発光素子を、複数配列してなる表示パネル（表示画素アレイ）に適用可能な表示駆動装置及びその駆動方法、並びに、該表示駆動装置を備えた表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（有機ＥＬ素子）や無機エレクトロルミネッセンス素子（無機ＥＬ素子）、あるいは、発光ダイオード（ＬＥＤ）等のような電流駆動型の発光素子を、マトリクス状に配列した表示パネルを備えた発光素子型の表示装置（発光素子型ディスプレイ）の研究開発が盛んに行われている。
【０００３】
特に、アクティブマトリクス駆動方式を適用した発光素子型ディスプレイにおいては、周知の液晶表示装置に比較して、表示応答速度が速く、また、視野角依存性も小さく、液晶表示装置のようにバックライトや導光板を必要としないという特徴を有している。そのため、今後様々な電子機器への適用が期待されている。
【０００４】
例えば、特許文献１に記載された有機ＥＬディスプレイ装置は、電圧信号によって電流制御されたアクティブマトリクス駆動表示装置であって、画像データに応じた電圧信号がゲートに印加され、当該電圧信号の電圧値に応じた電流値を有する電流を有機ＥＬ素子に流す電流制御用薄膜トランジスタと、この電流制御用薄膜トランジスタのゲートに上記画像データに応じた電圧信号を供給するためのスイッチングを行うスイッチ用薄膜トランジスタとが、画素ごとに設けられている。
【０００５】
【特許文献１】特開平８−３３０６００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来技術に示したような電圧信号の電圧値によって有機ＥＬ素子に流す電流の電流値を設定して輝度階調を制御する有機ＥＬディスプレイ装置においては、電流制御用薄膜トランジスタ等の経時的なしきい値変動によって、有機ＥＬ素子に流れる電流の電流値が変動してしまうために、駆動履歴による画素の表示特性にばらつきが生じることが懸念されていた。
【０００７】
そこで、本発明は、上述した問題点に鑑み、表示データ（画像データ）に応じた適切な輝度階調で発光素子を発光動作させることができる表示駆動装置及びその駆動方法を提供し、以て、表示画質が良好かつ均質な表示装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１記載の発明に係る表示装置は、発光素子と、前記発光素子に接続された画素駆動回路と、前記画素駆動回路に接続されたデータラインを介して前記画素駆動回路に所定の検出用電圧を印加し、所定の時間経過後の前記データラインの電圧に基づいて、前記画素駆動回路に固有の素子特性に対応した電圧値を検出する電圧検出手段と、前記電圧検出手段により検出された前記素子特性に対応した電圧値に関連付けられた電圧値データを記憶する記憶手段と、前記記憶手段に記憶された前記電圧値データ及び前記画素駆動回路に書込み保持させる電圧成分に基づいて、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する階調指定信号を生成して、前記画素駆動回路に印加する階調指定信号生成手段と、を有する表示駆動装置と、を備えていることを特徴とする。
【０００９】
請求項２記載の発明は、請求項１記載の表示装置において、前記階調指定信号生成手段は、前記画素駆動回路に固有の素子特性に依存することなく、前記発光素子を所望の輝度階調で発光させるための電圧値を有する階調実効電圧を生成する階調電圧生成部と、前記記憶手段に記憶された前記電圧データに基づいて、前記素子特性に対応した電圧値の所定数倍の電圧値を有する補償電圧を生成する補償電圧生成部と、前記階調電圧生成部により生成される前記階調実効電圧及び前記補償電圧生成部により生成される前記補償電圧を加減算して前記階調指定信号を生成する演算回路部と、を具備していることを特徴とする。
【００１０】
請求項３記載の発明は、請求項１又は２記載の表示装置において、前記表示駆動装置は、前記データラインを介して前記画素駆動回路に前記検出用電圧を印加するための検出用電圧印加手段を備えることを特徴とする。
請求項４記載の発明は、請求項１又は２記載の表示装置において、前記表示駆動装置は、前記データラインを介して前記画素駆動回路に所定の無発光表示電圧を印加するための無発光表示電圧印加手段を備えることを特徴とする。
【００１１】
請求項５記載の発明は、請求項１又は２記載の表示装置において、前記表示駆動装置は、前記検出用電圧印加手段と前記データライン、前記電圧検出手段と前記データライン、及び、前記階調指定信号生成手段と前記データラインを、所定のタイミングで個別に接続するための信号経路切換手段を備えることを特徴とする。
【００１２】
請求項６記載の発明は、請求項５記載の表示装置において、前記表示駆動装置は、前記画素駆動回路に前記検出用電圧が印加され、前記信号経路切換手段により前記検出用電圧印加手段と前記データラインが遮断された後、前記検出用電圧に対応する電荷の一部が放電されて収束した後の収束電圧値を、前記電圧検出手段により前記素子特性に対応した電圧値として検出することを特徴とする。
【００１３】
請求項７記載の発明は、請求項６記載の表示装置において、前記表示駆動装置は、前記信号経路切換手段により前記検出用電圧印加手段と前記データラインとを接続して、前記画素駆動回路に固有の前記素子特性に対応した前記収束電圧値よりも絶対値の大きい電圧値を有する前記検出用電圧を印加することを特徴とする。
【００１４】
請求項８記載の発明は、請求項５記載の表示装置において、前記表示駆動装置は、前記画素駆動回路が選択状態に設定される所定の選択期間に、前記検出用電圧印加手段と前記データラインとを接続して前記画素駆動回路に前記検出用電圧を印加する動作と、前記電圧検出手段と前記データラインとを接続して前記画素駆動回路に固有の素子特性に対応する前記データラインの電圧を検出する動作と、前記階調指定信号生成手段と前記データラインとを接続して前記階調指定信号を前記画素駆動回路に印加する動作と、を実行することを特徴とする。
【００１５】
請求項９記載の発明は、請求項１乃至８のいずれかに記載の表示装置において、前記表示装置は、前記発光素子と前記画素駆動回路とを有する複数の表示画素がマトリクス状に配列された表示パネルを備え、前記表示パネルは、行方向に選択信号が印加される複数の選択ラインが配設されるとともに、列方向に複数の前記データラインが配設され、前記複数のデータラインと前記複数の選択ラインとの各交点近傍に、前記複数の表示画素の前記画素駆動回路が各々接続されていることを特徴とする。
【００１６】
請求項１０記載の発明は、請求項１記載の表示装置において、前記画素駆動回路は、前記発光素子に直列に接続された駆動トランジスタを備えることを特徴とする。
請求項１１記載の発明は、請求項１０記載の表示装置において、前記画素駆動回路に固有の素子特性は、前記駆動トランジスタのしきい値電圧であることを特徴とする。
【００１７】
請求項１２記載の発明は、請求項１０記載の表示装置において、前記画素駆動回路に固有の電圧特性は、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧成分の変化に基づくものであることを特徴とする。
請求項１３記載の発明は、請求項１記載の表示装置において、前記画素駆動回路は、前記発光素子に直列に接続された駆動トランジスタと、前記駆動トランジスタと前記データラインとの間に接続された選択トランジスタと、前記駆動トランジスタをダイオード接続状態にするダイオード接続用トランジスタと、を備えることを特徴とする。
【００１８】
請求項１４記載の発明は、請求項９記載の表示装置において、前記画素駆動回路は、前記駆動トランジスタの電流路の一端側に所定のタイミングで電位が切換設定される電源電圧が接続されるとともに、前記電流路の他端側に前記発光素子の入力端が接続され、前記選択トランジスタの電流路の一端側に前記駆動トランジスタの前記電流路の他端側が接続されるとともに、前記電流路の他端側に前記データラインが接続され、前記ダイオード接続用トランジスタの電流路の一端側に前記電源電圧が接続されるとともに、前記電流路の他端側に前記駆動トランジスタの制御端子が接続され、前記選択トランジスタ及び前記ダイオード接続用トランジスタの制御端子が前記選択ラインに共通に接続され、前記駆動トランジスタの前記制御端子及び前記電流路の他端側との間に容量素子が接続され、前記発光素子の出力端が一定の基準電圧に接続されていることを特徴とする。
【００１９】
請求項１５記載の発明は、請求項１２記載の表示装置において、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧成分は、前記画素駆動回路に固有の素子特性に依存することなく、前記発光素子を所望の輝度階調で発光させるための第１の電圧成分と、前記駆動トランジスタのしきい値電圧の所定数倍からなる第２の電圧成分と、の和により規定され、前記第２の電圧成分を規定する定数が１．０５以上に設定されていることを特徴とする。
【００２０】
請求項１６記載の発明は、請求項１２記載の表示装置において、前記発光素子を所望の輝度階調で発光させるための前記階調指定信号のうち、少なくとも一の輝度階調を指定する前記階調指定信号により、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧成分が、前記画素駆動回路に固有の素子特性に依存することなく、前記発光素子を所望の輝度階調で発光させるための第１の電圧成分と、前記駆動トランジスタのしきい値電圧の所定数倍からなる第２の電圧成分と、の和により規定されていることを特徴とする。
【００２１】
請求項１７記載の発明は、請求項１５又は１６記載の表示装置において、前記階調指定信号により、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧成分に基づいて、前記駆動トランジスタの前記電流路を介して前記発光素子に流れる駆動電流は、前記駆動トランジスタのしきい値電圧の変動に伴う電流値の変動量が、前記発光素子を発光させる全ての輝度階調において前記駆動トランジスタのしきい値電圧の変動が生じていない初期状態における最大電流値に対して２％以内になるように、前記選択トランジスタの素子サイズ及び前記選択信号の電圧が設定されていることを特徴とする。
【００２２】
請求項１８記載の発明は、請求項１０又は１３記載の表示装置において、前記駆動トランジスタ、前記選択トランジスタ及び前記ダイオード接続用トランジスタは、アモルファスシリコンからなる半導体層を備えた電界効果型トランジスタであることを特徴とする。
請求項１９記載の発明は、請求項１乃至１８のいずれかに記載の表示装置において、前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする。
【００２３】
請求項２０記載の発明は、発光素子と、該発光素子に直列に接続された駆動トランジスタを有する画素駆動回路と、からなる複数の表示画素が配列された表示パネルを備えた表示装置の駆動方法において、前記表示パネルの列方向に配設されたデータラインを介して前記表示画素の前記画素駆動回路に、前記駆動トランジスタに固有のしきい値電圧よりも高電位の検出用電圧を印加する検出用電圧印加ステップと、前記検出用電圧に対応する電荷の一部が放電されて収束した後の収束電圧値を、前記駆動トランジスタのしきい値電圧値として検出し、当該しきい値電圧値に関連付けられた電圧値データを前記表示画素ごとに記憶手段に記憶する電圧検出ステップと、前記記憶手段に記憶された前記電圧値データに基づいて、前記表示画素ごとに前記駆動トランジスタの前記しきい値電圧の所定数倍の電圧値を有する補償電圧を生成する補償電圧生成ステップと、前記表示画素ごとの前記駆動トランジスタの前記しきい値電圧に依存することなく、前記発光素子を所望の輝度階調で発光させるための電圧値を有する階調実効電圧を生成する階調電圧生成ステップと、前記階調実効電圧及び前記補償電圧を加減算して、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する階調指定信号を生成して、前記データラインを介して前記表示画素ごとの前記画素駆動回路に印加する階調指定信号書込ステップと、前記階調指定信号を印加することにより前記表示画素ごとの前記駆動トランジスタに書込み保持された電圧成分に基づいて生成された発光駆動電流を前記発光素子に供給して、所望の輝度階調で発光動作させる階調表示ステップと、を含むことを特徴とする。
請求項２１記載の発明は、請求項２０記載の表示装置の駆動方法において、前記画素駆動回路に固有の電圧特性は、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧成分の変化に基づくものであることを特徴とする。
【００２４】
請求項２２記載の発明に係る表示駆動装置は、発光素子に接続された画素駆動回路に接続されたデータラインを介して前記画素駆動回路に所定の検出用電圧を印加し、所定の時間経過後の前記データラインの電圧に基づいて、前記画素駆動回路に固有の素子特性に対応した電圧値を検出する電圧検出手段と、前記電圧検出手段により検出された前記素子特性に対応した電圧値に関連付けられた電圧値データを記憶する記憶手段と、前記記憶手段に記憶された前記電圧値データ及び前記画素駆動回路に書込み保持させる電圧成分に基づいて、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する階調指定信号を生成して、前記画素駆動回路に印加する階調指定信号生成手段と、を有することを特徴とする。
【００２５】
請求項２３記載の発明は、請求項２２記載の表示駆動装置において、前記画素駆動回路は、前記発光素子に直列に接続された駆動トランジスタを有し、前記画素駆動回路に固有の素子特性は、前記駆動トランジスタのしきい値電圧であり、前記画素駆動回路に固有の電圧特性は、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧成分の変化に基づくものであることを特徴とする。
【００２６】
請求項２４記載の発明は、発光素子と、該発光素子に直列に接続された駆動トランジスタを有する画素駆動回路と、からなる複数の表示画素が配列された表示パネルに所望の画像情報を表示駆動する表示駆動装置の駆動方法において、前記表示パネルの列方向に配設されたデータラインを介して前記表示画素の前記画素駆動回路に、前記駆動トランジスタに固有のしきい値電圧よりも高電位の検出用電圧を印加する検出用電圧印加ステップと、所定の時間経過後の前記データラインの電圧に基づいて、前記駆動トランジスタのしきい値電圧値を検出し、当該しきい値電圧値に関連付けられた電圧値データを記憶手段に記憶する電圧検出ステップと、前記記憶手段に記憶された前記電圧値データに基づいて、前記駆動トランジスタの前記しきい値電圧の所定数倍の電圧値を有する補償電圧を生成する補償電圧生成ステップと、前記駆動トランジスタの前記しきい値電圧に依存することなく、前記発光素子を所望の輝度階調で発光させるための電圧値を有する階調実効電圧を生成する階調電圧生成ステップと、前記階調実効電圧及び前記補償電圧を加減算して、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する階調指定信号を生成して、前記データラインを介して前記画素駆動回路に印加し、所定の電圧成分を書込み保持させる階調指定信号書込ステップと、を含むことを特徴とする。
請求項２５記載の発明は、請求項２４記載の表示駆動装置の駆動方法において、前記画素駆動回路に固有の電圧特性は、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧成分の変化に基づくものであることを特徴とする。
【発明の効果】
【００２７】
本発明に係る表示駆動及びその駆動方法、並びに、表示装置装置及びその駆動方法によれば、表示データに応じた適切な輝度階調で発光素子を発光動作させることができ、良好かつ均質な表示画質を実現することができる。
【発明を実施するための最良の形態】
【００２８】
本発明に係る表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法について、以下に実施の形態を示して詳しく説明する。
＜表示画素の要部構成＞
まず、本発明に係る表示装置に適用される表示画素の要部構成及びその制御動作について図面を参照して説明する。
図１は、本発明に係る表示装置に適用される表示画素の要部構成を示す等価回路図である。ここでは、表示画素に設けられる電流駆動型の発光素子として、便宜的に有機ＥＬ素子を適用した場合について説明する。
【００２９】
本発明に係る表示装置に適用される表示画素は、図１に示すように、画素回路部（後述する画素駆動回路ＤＣに相当する）ＤＣｘと、電流駆動型の発光素子である有機ＥＬ素子ＯＬＥＤと、を備えた回路構成を有している。画素回路部ＤＣｘは、例えば、ドレイン端子及びソース端子が、それぞれ電源電圧Ｖccが印加される電源端子ＴＭｖ及び接点Ｎ２に接続され、ゲート端子が接点Ｎ１に接続された駆動トランジスタＴ１と、ドレイン端子及びソース端子がそれぞれ電源端子ＴＭｖ（駆動トランジスタＴ１のドレイン端子）及び接点Ｎ１に接続され、ゲート端子が制御端子ＴＭｈに接続された保持トランジスタＴ２と、駆動トランジスタＴ１のゲート・ソース端子間（接点Ｎ１と接点Ｎ２との間）に接続されたキャパシタＣｘと、を有している。また、有機ＥＬ素子ＯＬＥＤは、アノード端子に上記接点Ｎ２が接続され、カソード端子ＴＭｃに電圧Ｖssが印加されている。
【００３０】
ここで、後述する制御動作において説明するように、表示画素（画素回路部ＤＣｘ）の動作状態に応じて、電源端子ＴＭｖには、動作状態に応じて異なる電圧値を有する電源電圧Ｖccが印加され、有機ＥＬ素子ＯＬＥＤのカソード端子ＴＭｃには一定の電圧（基準電圧）Ｖssが印加され、制御端子ＴＭｈには、保持制御信号Ｓhldが印加され、接点Ｎ２に接続されたデータ端子ＴＭｄには、表示データの階調値に対応するデータ電圧Ｖdataが印加される。
【００３１】
また、キャパシタＣｘは、駆動トランジスタＴ１のゲート・ソース端子間に形成される寄生容量であってもよいし、該寄生容量に加えて接点Ｎ１及び接点Ｎ２間にさらに容量素子を並列に接続したものであってもよい。また、駆動トランジスタＴ１及び保持トランジスタＴ２の素子構造や特性等については、特に限定するものではないが、ここでは、ｎチャネル型の薄膜トランジスタを適用した場合を示す。
【００３２】
＜表示画素の制御動作＞
次いで、上述したような回路構成を有する表示画素（画素回路部ＤＣｘ及び有機ＥＬ素子ＯＬＥＤ）における制御動作（制御方法）について説明する。
図２は、本発明に係る表示装置に適用される表示画素の制御動作を示す信号波形図である。
【００３３】
図２に示すように、図１に示したような回路構成を有する表示画素（画素回路部ＤＣｘ）における動作状態は、表示データの階調値に応じた電圧成分をキャパシタＣｘに書き込む書込動作と、該書込動作において書き込まれた電圧成分をキャパシタＣｘに保持する保持動作と、該保持動作により保持された電圧成分に基づいて有機ＥＬ素子ＯＬＥＤに表示データの階調値に応じた発光駆動電流を流して、表示データに応じた輝度階調で有機ＥＬ素子ＯＬＥＤを発光させる発光動作と、に大別することができる。以下、各動作状態について図２に示したタイミングチャートを参照しながら具体的に説明する。
【００３４】
（書込動作）
書込動作では、有機ＥＬ素子ＯＬＥＤを発光させない消灯状態において、キャパシタＣｘに表示データの階調値に応じた電圧成分を書き込む動作を行う。
図３は、表示画素の書込動作時における動作状態を示す概略説明図であり、図４（ａ）は表示画素の書込動作時における駆動トランジスタの動作特性を示す特性図であり、図４（ｂ）は有機ＥＬ素子の駆動電流と駆動電圧の関係を示す特性図である。図４（ａ）に示す実線ＳＰｗは、駆動トランジスタＴ１としてｎチャネル型の薄膜トランジスタを適用し、ダイオード接続した場合の、ドレイン・ソース間電圧Ｖdsとドレイン・ソース間電流Ｉdsの、初期状態における関係を示す特性線である。また、破線ＳＰw2は、駆動トランジスタＴ１の、駆動履歴に伴って特性変化が生じたときの特性線の一例を示す。詳しくは後述する。特性線ＳＰｗ上の点ＰＭｗは駆動トランジスタＴ１の動作点を示す。
【００３５】
図４（ａ）に示すように、駆動トランジスタＴ１のしきい値電圧Ｖth（ゲート−ソース間のしきい値電圧＝ドレイン−ソース間のしきい値電圧）は、特性線ＳＰｗ上にあり、ドレイン・ソース間電圧Ｖdsがしきい値電圧Ｖthを超えると、ドレイン・ソース間電流Ｉdsはドレイン・ソース間電圧Ｖdsの増加に伴い非線形的に増加する。すなわち、ドレイン・ソース間電圧Ｖdsのうち、図中でＶeff_gsで示される電圧が実効的にドレイン・ソース間電流Ｉdsを形成する電圧成分であり、ドレイン・ソース間電圧Ｖdsは、（１）式に示すように、しきい値電圧Ｖthと電圧成分Ｖeff_gsの和となる。
Ｖds＝Ｖth＋Ｖeff_gs・・・（１）
【００３６】
図４（ｂ）に示す実線ＳＰｅは、有機ＥＬ素子ＯＬＥＤの、初期状態における有機ＥＬ素子ＯＬＥＤのアノード−カソード間に印加される駆動電圧Ｖoledと有機ＥＬ素子ＯＬＥＤのアノード−カソード間に流れる駆動電流Ｉoledの関係を示す特性線である。また、一点鎖線ＳＰe2は、有機ＥＬ素子ＯＬＥＤの、駆動履歴に伴って特性変化が生じたときの特性線の一例を示す。詳しくは後述する。しきい値電圧Ｖth_oledは、特性線ＳＰｅ上にあり、駆動電圧Ｖoledがしきい値電圧Ｖth_oledを超えると、駆動電流Ｉoledは駆動電圧Ｖoledの増加に伴い非線形的に増加する。
【００３７】
書込動作においては、まず、図２、図３（ａ）に示すように、保持トランジスタＴ２の制御端子ＴＭｈにオンレベル（ハイレベル）の保持制御信号Ｓhldを印加して保持トランジスタＴ２をオン動作させる。これにより、駆動トランジスタＴ１のゲート・ドレイン端子間を接続（短絡）して駆動トランジスタＴ１をダイオード接続状態に設定する。
【００３８】
続いて、電源端子ＴＭｖ端子に書込動作のための第１の電源電圧Ｖccwを印加し、データ端子ＴＭｄに表示データの階調値に対応したデータ電圧Ｖdataを印加する。このとき、駆動トランジスタＴ１のドレイン・ソース端子間にはドレイン・ソース端子間の電位差（Ｖccw−Ｖdata）に応じた電流Ｉdsが流れる。このデータ電圧Ｖdataは、ドレイン・ソース端子間に流れる電流Ｉdsが、有機ＥＬ素子ＯＬＥＤが表示データの階調値に応じた輝度階調で発光するために必要な電流値となるための電圧値に設定される。
【００３９】
このとき、駆動トランジスタＴ１がダイオード接続されているため、図３（ｂ）に示すように、駆動トランジスタＴ１のドレイン・ソース間電圧Ｖdsはゲート・ソース間電圧Ｖgsに等しく、（２）式に示すようになる。
Ｖds＝Ｖgs＝Ｖccw−Ｖdata・・・（２）
そして、このゲート・ソース間電圧ＶgsがキャパシタＣｘに書き込まれる（充電される）。
【００４０】
ここで、第１の電源電圧Ｖccwの値に必要な条件について説明する。駆動トランジスタＴ１はｎチャネル型であるため、ドレイン・ソース間電流Ｉdsが流れるためには、駆動トランジスタＴ１のゲート電位はソース電位に対し正（高電位）でなければならず、ゲート電位はドレイン電位に等しく、第１の電源電圧Ｖccwであり、ソース電位はデータ電圧Ｖdataであるから、（３）式の関係が成立しなければならない。
Ｖdata＜Ｖccw・・・（３）
【００４１】
また、接点Ｎ２はデータ端子ＴＭｄに接続されていると共に有機ＥＬ素子ＯＬＥＤのアノード端子に接続されており、書込時には有機ＥＬ素子ＯＬＥＤを消灯状態とするために、接点Ｎ２の電位（データ電圧Ｖdata）は、有機ＥＬ素子ＯＬＥＤのカソード側端子ＴＭｃの電圧Ｖssとの電位差が、有機ＥＬ素子ＯＬＥＤの発光しきい値電圧Ｖth_oled以下でなければならないから、接点Ｎ２の電位（データ電圧Ｖdata）は（４）式を満たさなければならない。
Ｖdata−Ｖss≦Ｖth_oled・・・（４）
ここでＶssを接地電位０Ｖとすると、（５）式となる。
Ｖdata≦Ｖth_oled・・・（５）
【００４２】
次に、（２）式と（５）式より（６）式が得られ、
Ｖccw−Ｖgs≦Ｖth_oled・・・（６）
さらに（１）式より、Ｖgs＝Ｖds＝Ｖth＋Ｖeff_gsであるから、（７）式が得られる。
Ｖccw≦Ｖth_oled＋Ｖth＋Ｖeff_gs・・・（７）
ここで、（７）式はＶeff_gs＝0でも成り立つことが必要であるから、Ｖeff_gs＝0とすると、（８）式が得られる。
Ｖdata＜Ｖccw≦Ｖth_oled＋Ｖth・・・（８）
【００４３】
すなわち、書込動作時において、第１の電源電圧Ｖccwの値は、ダイオード接続の状態において、（８）式の関係を満たす値に設定されなければならない。次に、駆動履歴に伴う駆動トランジスタＴ１及び有機ＥＬ素子ＯＬＥＤの特性変化の影響について説明する。駆動トランジスタＴ１のしきい値電圧Ｖthは駆動履歴に従って増大することが知られている。図４（ａ）に示す破線ＳＰw2は、駆動履歴により特性変化が生じたときの特性線の一例を示し、ΔＶthはしきい値電圧Ｖthの変化量を示す。図に示すように、駆動トランジスタＴ１の駆動履歴に従う特性変動は、初期の特性線をほぼ平行移動した形に変化する。このため、表示データの階調値に応じた発光駆動電流（ドレイン・ソース間電流Ｉds）を得るために必要なデータ電圧Ｖdataの値は、しきい値電圧Ｖthの変化量ΔＶth分だけ増加させなければならない。
【００４４】
また、有機ＥＬ素子ＯＬＥＤは駆動履歴に従い高抵抗化することが知られている。図４（ｂ）に示す一点鎖線ＳＰe2は、駆動履歴に伴って特性変化が生じたときの特性線の一例を示し、有機ＥＬ素子ＯＬＥＤの駆動履歴に従う高抵抗化による特性変動は、初期の特性線に対して、概ね、駆動電圧Ｖoledに対する駆動電流Ｉoledの増加率が減少する方向に変化する。すなわち、有機ＥＬ素子ＯＬＥＤが表示データの階調値に応じた輝度階調で発光するために必要な駆動電流Ｉoledを流すため駆動電圧Ｖoledは、特性線ＳＰe2−特性線ＳＰｅ分だけ増加する。この増加分は、図４（ｂ）中のΔＶoled maxに示すように、駆動電流Ｉoledが最大値Ｉoled(max)となる最高階調時において最大となる。
【００４５】
（保持動作）
図５は、表示画素の保持動作時における動作状態を示す概略説明図であり、図６は、表示画素の保持動作時における駆動トランジスタの動作特性を示す特性図である。保持動作では、図２、図５（ａ）に示すように、制御端子ＴＭｈにオフレベル（ローレベル）の保持制御信号Ｓhldを印加して保持トランジスタＴ２をオフ動作させることにより、駆動トランジスタＴ１のゲート・ドレイン端子間を遮断（非接続状態に）してダイオード接続を解除する。これにより、図５（ｂ）に示すように、上記書込動作においてキャパシタＣｘに充電された駆動トランジスタＴ１のドレイン・ソース端子間の電圧Ｖds（＝ゲート・ソース間電圧Ｖgs）が保持される。
【００４６】
図６中に示す実線ＳＰｈは、駆動トランジスタＴ１のダイオード接続を解除し、ゲート・ソース間電圧Ｖgsを一定電圧（例えば、保持動作期間にキャパシタＣｘに保持された電圧）としたときの特性線である。また、図６中に示す破線ＳＰｗは駆動トランジスタＴ１をダイオード接続したときの特性線である。保持時の動作点ＰＭｈはダイオード接続したときの特性線ＳＰｗとダイオード接続を解除したときの特性線ＳＰｈの交点となる。
【００４７】
図６中に示す一点鎖線ＳＰｏは特性線ＳＰｗ−Ｖthとして導かれたものであり、一点鎖線ＳＰｏと特性線ＳＰｈとの交点Ｐｏはピンチオフ電圧Ｖpoを示す。ここで、図６に示すように、特性線ＳＰｈにおいて、ドレイン・ソース間電圧Ｖdsが０Ｖからピンチオフ電圧Ｖpoまでの領域は不飽和領域となり、ドレイン・ソース間電圧Ｖdsがピンチオフ電圧Ｖpo以上の領域は飽和領域となる。
【００４８】
（発光動作）
図７は、表示画素の発光動作時における動作状態を示す概略説明図であり、図８は表示画素の発光動作時における駆動トランジスタの動作特性を示す特性図、及び、有機ＥＬ素子の負荷特性を示す特性図である。
【００４９】
図２、図７（ａ）に示すように、制御端子ＴＭｈにオフレベル（ローレベル）の保持制御信号Ｓhldを印加した状態（ダイオード接続状態を解除した状態）を維持し、電源端子ＴＭｖの電源電圧Ｖccを書込みのための第１の電源電圧Ｖccwから発光のための第２の電源電圧Ｖcceに切り換える。この結果、駆動トランジスタＴ１のドレイン・ソース端子間にはキャパシタＣｘに保持された電圧成分Ｖgsに応じた電流Ｉdsが流れ、この電流が有機ＥＬ素子ＯＬＥＤに供給され、有機ＥＬ素子ＯＬＥＤは、供給された電流の値に応じた輝度で発光動作をする。
【００５０】
図８（ａ）に示す実線ＳＰｈは、ゲート・ソース間電圧Ｖgsを一定電圧（例えば、保持動作期間から発光動作期間にわたってキャパシタＣｘに保持された電圧）としたときの駆動トランジスタのＴ１の特性線である。また、実線ＳＰｅは有機ＥＬ素子ＯＬＥＤの負荷線を示し、電源端子ＴＭｖと有機ＥＬ素子ＯＬＥＤのカソード端子ＴＭｃ間の電位差、すなわちＶcce−Ｖssの値を基準として有機ＥＬ素子ＯＬＥＤの駆動電圧Ｖoled−駆動電流Ｉoled特性が逆向きにプロットされたものである。
【００５１】
発光動作時の駆動トランジスタＴ１の動作点は、保持動作時のＰＭｈから駆動トランジスタのＴ１の特性線ＳＰｈと有機ＥＬ素子ＯＬＥＤの負荷線ＳＰｅの交点であるＰＭｅに移動する。ここで、動作点ＰＭｅは、図８（ａ）に示すように、電源端子ＴＭｖと有機ＥＬ素子ＯＬＥＤのカソード端子ＴＭｃ間にＶcce−Ｖssの電圧が印加された状態で、この電圧が駆動トランジスタのＴ１のドレイン・ソース端子間と有機ＥＬ素子ＯＬＥＤのアノード−カソード間で分配されるポイントを表している。すなわち、動作点ＰＭｅにおいて、駆動トランジスタのＴ１のドレイン・ソース端子間に電圧Ｖdsが印加され、有機ＥＬ素子ＯＬＥＤのアノード−カソード間には駆動電圧Ｖoledが印加される。
【００５２】
ここで、書込動作時の駆動トランジスタＴ１のドレイン・ソース端子間に流す電流Ｉds（期待値電流）と発光動作時に有機ＥＬ素子ＯＬＥＤに供給される駆動電流Ｉoledが変わらないようにするために、動作点ＰＭｅは特性線上の飽和領域内に維持されていなければならない。Ｖoledは最高階調時に最大Ｖoled(max)となる。よって前述したＰＭｅを飽和領域内に維持するためには、第２の電源電圧Ｖcceの値は（９）式の条件を満たさなければならない。
Ｖcce−Ｖss≧Ｖpo＋Ｖoled(max)・・・（９）
ここでＶssを接地電位０Ｖとすると（１０）式となる。
Ｖcce≧Ｖpo＋Ｖoled(max)・・・（１０）
【００５３】
＜有機素子特性の変動と電圧−電流特性との関係＞
図４（ｂ）に示したように、有機ＥＬ素子ＯＬＥＤは駆動履歴に従って高抵抗化し、駆動電圧Ｖoledに対する駆動電流Ｉoledの増加率が減少する方向に変化する。すなわち、図８（ａ）に示す有機ＥＬ素子ＯＬＥＤの負荷線ＳＰｅの傾きが減少する方向に変化する。図８（ｂ）はこの有機ＥＬ素子ＯＬＥＤの負荷線ＳＰｅの駆動履歴に従った変化を記入したものであり、負荷線はＳＰｅ→ＳＰe2→ＳＰe3の変化を生じる。結果としてそのため、駆動トランジスタＴ１の動作点は、駆動履歴に伴い駆動トランジスタのＴ１の特性線ＳＰｈ上をＰＭｅ→ＰＭe2→ＰＭe3方向に移動する。
【００５４】
このとき、動作点が特性線上の飽和領域内にある間（ＰＭｅ→ＰＭe2）は、駆動電流Ｉoledは書込動作時の期待値電流の値を維持するが、不飽和領域に入ってしまうと（ＰＭe3）駆動電流Ｉoledは書込動作時の期待値電流より減少してしまい、つまり、有機ＥＬ素子ＯＬＥＤに流れる駆動電流Ｉoledの電流値が書込動作時の期待値電流の電流値との差が明らかに異なってしまうため表示特性が変わってしまう。図８（ｂ）においてピンチオフ点Ｐｏは不飽和領域と飽和領域の境界にあり、すなわち発光時の動作点ＰＭｅとピンチオフ点Ｐｏ間の電位差は、有機ＥＬの高抵抗化に対し発光時のＯＬＥＤ駆動電流を維持するための補償マージンとなる。言い換えると、各Ｉoledレベルにおいてピンチオフ点の軌跡ＳＰｏと有機ＥＬ素子の負荷線ＳＰｅに挟まれた、駆動トランジスタの特性線ＳＰｈ上の電位差が補償マージンとなる。図８（ｂ）に示すように、この補償マージンは駆動電流Ｉoledの値の増大に伴って減少し、電源端子ＴＭｖと有機ＥＬ素子ＯＬＥＤのカソード端子ＴＭｃ間に印加された電圧Ｖcce−Ｖssの増加に伴い増大する。
【００５５】
＜ＴＦＴ素子特性の変動と電圧−電流特性との関係＞
ところで、上述した表示画素（画素回路部）に適用されるトランジスタを用いた電圧階調制御においては、予め初期に設定されたトランジスタのドレイン・ソース間電圧Ｖdsとドレイン・ソース間電流Ｉdsの特性（初期特性）によりデータ電圧Ｖdataを設定しているが、図４（ａ）に示すように、駆動履歴に応じてしきい値電圧：Ｖthが増大し、発光素子（有機ＥＬ素子ＯＬＥＤ）に供給される発光駆動電流の電流値が表示データ（データ電圧）に対応しなくなり、適切な輝度階調で発光動作することができなくなる。特に、トランジスタとしてアモルファスシリコントランジスタを適用した場合、素子特性の変動が顕著に生じることが知られている。
ここでは、表１に示すような設計値を有するアモルファスシリコントランジスタにおいて、２５６階調の表示動作を行う場合における、ドレイン・ソース間電圧Ｖdsとドレイン・ソース間電流Ｉdsの初期特性（電圧−電流特性）の一例を示す。
【００５６】
【表１】
2008250006.tif 000003
【００５７】
ｎチャネル型アモルファスシリコントランジスタにおける電圧−電流特性、すなわち図４（ａ）に示すドレイン・ソース間電圧Ｖdsとドレイン・ソース間電流Ｉdsとの関係には、駆動履歴や経時変化に伴うゲート絶縁膜へのキャリヤトラップによるゲート電界の相殺に起因したＶthの増大（初期状態：ＳＰｗから高電圧側：ＳＰw2へのシフト）が生じる。これによりアモルファスシリコントランジスタに印加したドレイン・ソース間電圧Ｖdsを一定とした場合に、ドレイン・ソース間電流Ｉdsは減少し、発光素子の輝度が低下する。
【００５８】
この素子特性の変動においては主にしきい値電圧Ｖthが増大し、アモルファスシリコントランジスタの電圧−電流特性線（Ｖ−Ｉ特性線）は初期状態における特性線をほぼ平行移動した形となるため、シフト後のＶ−Ｉ特性線ＳＰw2は、初期状態におけるＶ−Ｉ特性線ＳＰｗのドレイン・ソース間電圧Ｖdsに対して、しきい値電圧Ｖthの変化量ΔＶth（図中では、約２Ｖ）に対応する一定の電圧（後述する補償電圧Ｖpthに相当する）を一義的に加算した場合（すなわち、Ｖ−Ｉ特性線ＳＰｗをΔＶthだけ平行移動させた場合）の電圧−電流特性に略一致することができる。
【００５９】
これは、換言すると、表示画素（画素回路部ＤＣｘ）への表示データの書込動作に際し、当該表示画素に設けられた駆動トランジスタＴ１の素子特性（しきい値電圧）の変化量ΔＶに対応する一定の電圧（補償電圧Ｖpth）を加算して補正したデータ電圧（後述する階調指定電圧Ｖpixに相当する）を、駆動トランジスタＴ１のソース端子（接点Ｎ２）に印加することにより、当該駆動トランジスタＴ１のしきい値電圧Ｖthの変動に起因する電圧−電流特性のシフトを補償して、表示データに応じた電流値を有する駆動電流Ｉemを有機ＥＬ素子ＯＬＥＤに流すことができ、所望の輝度階調で発光動作させることができることを意味する。
なお、保持制御信号Ｓhldをオンレベルからオフレベルに切り換える保持動作と、電源電圧Ｖccを電圧Ｖccwから電圧Ｖcceに切り換える発光動作とを、同期して行ってもよい。
【００６０】
次に、上述したような画素回路部の要部構成を含む複数の表示画素が２次元配列された表示パネルを備えた表示装置の一実施形態を示して具体的に説明する。
＜表示装置＞
図９は、本発明に係る表示装置の一実施形態を示す概略構成図である。図１０は、本実施形態に係る表示装置に適用可能なデータドライバ（表示駆動装置）及び表示画素（画素駆動回路及び発光素子）の一例を示す要部構成図である。なお、図１０においては、表示装置の表示パネルに配置される特定の表示画素と、当該表示画素を発光駆動制御するデータドライバの一部を示して説明する。ここで、上述した画素回路部ＤＣｘ（図１参照）に対応する回路構成の符号を併記して示す。また、説明の都合上、データドライバの各構成間で送出される各種の信号やデータ、及び、印加される電圧等を便宜的に示すが、後述するように、これらの信号やデータ、電圧等が同時に送出又は印加されるとは限らない。
【００６１】
図９、図１０に示すように、本実施形態に係る表示装置１００は、例えば、行方向（図面左右方向）に配設された複数の選択ラインＬｓと列方向（図面上下方向）に配設された複数のデータラインＬｄとの各交点近傍に、上述した画素回路部ＤＣｘの要部構成（図１参照）を含む複数の表示画素ＰＩＸがｎ行×ｍ列（ｎ、ｍは、任意の正の整数）からなるマトリクス状に配列された表示領域１１０と、各選択ラインＬｓに所定のタイミングで選択信号Ｓselを印加する選択ドライバ１２０と、選択ラインＬｓに並行して行方向に配設された複数の電源電圧ラインＬｖに所定のタイミングで所定の電圧レベルの電源電圧Ｖccを印加する電源ドライバ１３０と、各データラインＬｄに所定のタイミングで階調指定信号（階調指定電圧Ｖpix）を供給するデータドライバ（表示駆動装置）１４０と、後述する表示信号生成回路１６０から供給されるタイミング信号に基づいて、少なくとも選択ドライバ１２０、電源ドライバ１３０及びデータドライバ１４０の動作状態を制御する選択制御信号、電源制御信号及びデータ制御信号を生成して出力するシステムコントローラ１５０と、例えば表示装置１００の外部から供給される映像信号に基づいて、デジタル信号からなる表示データ（輝度階調データ）を生成してデータドライバ１４０に供給するとともに、該表示データに基づいて表示領域１１０に画像情報を表示するためのタイミング信号（システムクロック等）を抽出、又は、生成して上記システムコントローラ１５０に供給する表示信号生成回路１６０と、表示領域１１０、選択ドライバ１２０、データドライバ１４０が設けられている基板からなる表示パネル１７０と、を備えている。
【００６２】
なお、図９において、電源ドライバ１３０は、表示パネル１７０外でフィルム基板を介して接続されるが、表示パネル１７０上に配置されてもよい。データドライバ１４０は一部が、表示パネル１７０に設けられ、残りの一部が表示パネル１７０外でフィルム基板を介して接続されている構造であってもよい。このとき、表示パネル１７０内のデータドライバ１４０の一部は、ＩＣチップであってもよいし、後述する画素駆動回路ＤＣ（画素回路部ＤＣｘ）の各トランジスタと一括して製造されるトランジスタによって構成されていてもよい。また、選択ドライバ１２０は、ＩＣチップであってもよいし、後述する画素駆動回路ＤＣ（画素回路部ＤＣｘ）の各トランジスタと一括して製造されるトランジスタによって構成されていてもよい。
【００６３】
以下、上記各構成について説明する。
（表示パネル）
本実施形態に係る表示装置１００においては、例えば表示パネル１７０の略中央に位置する表示領域１１０にマトリクス状に配列された複数の表示画素ＰＩＸが設けられている。複数の表示画素ＰＩＸは、例えば図９に示すように、表示領域１１０の上方領域（図面上方側）と下方領域（図面下方側）とにグループ分けされ、各グループに含まれる表示画素ＰＩＸが、各々、分岐した個別の電源電圧ラインＬｖに接続されている。そして、上方領域のグループの各電源電圧ラインＬｖは、第１電源電圧ラインＬｖ１に接続されており、下方領域のグループの各電源電圧ラインＬｖは、第２電源電圧ラインＬｖ２に接続され、第１電源電圧ラインＬｖ１及び第２電源電圧ラインＬｖ２は、互いに電気的に独立して電源ドライバ１３０に接続されている。すなわち、表示領域１１０の上方領域の１〜ｎ／２行目（ここではｎは偶数）の表示画素ＰＩＸに対して第１電源電圧ラインＬｖ１を介して共通に印加される電源電圧Ｖccと、下方領域のｎ／２＋１〜ｎ行目の表示画素ＰＩＸに対して第２電源電圧ラインＬｖ２を介して共通に印加される電源電圧Ｖccは、電源ドライバ１３０により異なるタイミングで異なるグループの電源電圧ラインＬｖに独立して出力される。
【００６４】
（表示画素）
本実施形態に適用される表示画素ＰＩＸは、選択ドライバ１２０に接続された選択ラインＬｓとデータドライバ１４０に接続されたデータラインＬｄとの交点近傍に配置され、例えば図１０に示すように、電流駆動型の発光素子である有機ＥＬ素子ＯＬＥＤと、上述した画素回路部ＤＣｘの要部構成（図１参照）を含み、有機ＥＬ素子ＯＬＥＤを発光駆動するため発光駆動電流を生成する画素駆動回路ＤＣと、を備えている。
【００６５】
画素駆動回路ＤＣは、例えば、ゲート端子が選択ラインＬｓに、ドレイン端子が電源電圧ラインＬｖに、ソース端子が接点Ｎ１１に各々接続されたトランジスタＴｒ１１（ダイオード接続用トランジスタ）と、ゲート端子が選択ラインＬsに、ソース端子がデータラインＬｄに、ドレイン端子が接点Ｎ１２に各々接続されたトランジスタＴｒ１２（選択トランジスタ）と、ゲート端子が接点Ｎ１１に、ドレイン端子が電源電圧ラインＬｖに、ソース端子が接点Ｎ１２に各々接続されたトランジスタＴｒ１３（駆動トランジスタ）と、接点Ｎ１１及び接点Ｎ１２間（トランジスタＴｒ１３のゲート・ソース端子間）に接続されたキャパシタＣｓ（容量素子）と、を備えている。
【００６６】
ここで、トランジスタＴｒ１３は上述した画素回路部ＤＣｘの要部構成（図１）に示した駆動トランジスタＴ１に対応し、また、トランジスタＴｒ１１は保持トランジスタＴ２に対応し、キャパシタＣｓはキャパシタＣｘに対応し、接点Ｎ１１及びＮ１２は各々接点Ｎ１及び接点Ｎ２に対応する。また、選択ドライバ１２０から選択ラインＬｓに印加される選択信号Ｓselは、上述した保持制御信号Ｓhldに対応し、データドライバ１４０からデータラインＬｄに印加される階調指定信号（階調指定電圧Ｖpix）は、上述したデータ電圧Ｖdataに対応する。
【００６７】
また、有機ＥＬ素子ＯＬＥＤは、アノード端子が上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソード端子ＴＭｃには一定の低電圧である基準電圧Ｖssが印加されている。ここで、後述する表示装置の駆動制御動作において、表示データに応じた階調指定信号（階調指定電圧Ｖpix）が画素駆動回路ＤＣに供給される書込動作期間においては、データドライバ１４０から印加される階調指定電圧Ｖpix、基準電圧Ｖss、発光動作期間に電源電圧ラインＬｖに印加される高電位の電源電圧Ｖcc（＝Ｖcce）は、上述した（３）〜（１０）式の関係を満たしており、故に書込時に有機ＥＬ素子ＯＬＥＤが点灯することはない。
また、キャパシタＣｓは、トランジスタＴｒ１３のゲート・ソース端子間に形成される寄生容量であってもよいし、該寄生容量に加えて接点Ｎ１１及び接点Ｎ１２間にトランジスタＴｒ１３以外の容量素子を接続したものであってもよく、これら両方であってもよい。
【００６８】
なお、トランジスタＴｒ１１〜Ｔｒ１３については、特に限定するものではないが、例えば全てｎチャネル型の電界効果型トランジスタにより構成することにより、ｎチャネル型のアモルファスシリコン薄膜トランジスタを適用することができる。この場合、すでに確立されたアモルファスシリコン製造技術を用いて、素子特性（電子移動度等）の安定したアモルファスシリコン薄膜トランジスタからなる画素駆動回路ＤＣを比較的簡易な製造プロセスで製造することができる。以下の説明においては、トランジスタＴｒ１１〜Ｔｒ１３として全てｎチャネル型の薄膜トランジスタを適用した場合について説明する。
【００６９】
また、表示画素ＰＩＸ（画素駆動回路ＤＣ）の回路構成については、図１０に示したものに限定されるものではなく、少なくとも図１に示したような駆動トランジスタＴ１、保持トランジスタＴ２及びキャパシタＣｘに対応する素子を備え、駆動トランジスタＴ１の電流路が電流駆動型の発光素子（有機ＥＬ素子ＯＬＥＤ）に直列に接続されたものであれば、他の回路構成を有するものであってもよい。また、画素駆動回路ＤＣにより発光駆動される発光素子についても、有機ＥＬ素子ＯＬＥＤに限定されるものではなく、発光ダイオード等の他の電流駆動型の発光素子であってもよい。
【００７０】
（選択ドライバ）
選択ドライバ１２０は、システムコントローラ１５０から供給される選択制御信号に基づいて、各選択ラインＬｓに選択レベル（図１０に示した表示画素ＰＩＸにおいては、ハイレベル）の選択信号Ｓselを印加することにより、各行ごとの表示画素ＰＩＸを選択状態に設定する。具体的には、各行の表示画素ＰＩＸについて、後述するしきい値電圧検出期間Ｔdec、及び、表示駆動期間Ｔcycにおける書込動作期間Ｔwrt中、選択レベル（ハイレベル）の選択信号Ｓselを当該行の選択ラインＬｓに印加する動作を、各行ごとに所定のタイミングで順次実行することにより、各行の表示画素ＰＩＸを順次選択状態に設定する（選択期間）。
【００７１】
なお、選択ドライバ１２０は、例えば、後述するシステムコントローラ１５０から供給される選択制御信号に基づいて、各行の選択ラインＬｓに対応するシフト信号を順次出力するシフトレジスタと、該シフト信号を所定の信号レベル（選択レベル）に変換して、各行の選択ラインＬｓに選択信号Ｓselとして順次出力する出力回路部（出力バッファ）と、を備えたものを適用することができる。ここで、選択ドライバ１２０の駆動周波数がアモルファスシリコントランジスタでの動作が可能な範囲であれば、選択ドライバ１２０に含まれるトランジスタの一部又は全部を画素駆動回路ＤＣ内のトランジスタＴｒ１１〜Ｔｒ１３とともに一括してアモルファスシリコントランジスタとして製造してもよい。
【００７２】
（電源ドライバ）
電源ドライバ１３０は、システムコントローラ１５０から供給される電源制御信号に基づいて、各電源電圧ラインＬｖに、少なくとも、発光動作期間以外の動作期間（しきい値電圧検出期間Ｔdec、及び、表示駆動期間Ｔcycにおける書込動作期間Ｔwrt）においては、低電位の電源電圧Ｖcc（＝Ｖccw）を印加し、発光動作期間においては、低電位の電源電圧Ｖccwより高電位の電源電圧Ｖcc（＝Ｖcce＞Ｖccw）を印加する。
【００７３】
ここで、本実施形態においては、図９に示すように、表示画素ＰＩＸが例えば表示領域１１０の上方領域と下方領域とにグループ分けされ、グループごとに分岐した個別の電源電圧ラインＬｖが配設されているので、電源ドライバ１３０は、上方領域のグループの動作期間においては、第１電源電圧ラインＬｖ１を介して、上方領域に配列された表示画素ＰＩＸに対して電源電圧Ｖccを出力し、下方領域のグループの動作期間においては、第２電源電圧ラインＬｖ２を介して、下方領域に配列された表示画素ＰＩＸに対して電源電圧Ｖccを出力する。
【００７４】
なお、電源ドライバ１３０は、例えば、システムコントローラ１５０から供給される電源制御信号に基づいて、各領域（グループ）の電源電圧ラインＬｖに対応するタイミング信号を生成するタイミングジェネレータ（例えばシフト信号を順次出力するシフトレジスタ等）と、タイミング信号を所定の電圧レベル（電圧値Ｖccw、Ｖcce）に変換して、各領域の電源電圧ラインＬｖに電源電圧Ｖccとして出力する出力回路部と、を備えたものを適用することができる。第１電源電圧ラインＬｖ１及び第２電源電圧ラインＬｖ２のように本数が少なければ、電源ドライバ１３０を表示パネル１７０に配置せずに、システムコントローラ１５０の一部に配置してもよい。
【００７５】
（データドライバ）
データドライバ１４０は、後述する表示信号生成回路１６０から供給される表示画素ＰＩＸごとの表示データ（輝度階調データ）に応じた信号電圧（階調実効電圧Ｖreal）を補正して、上記発光駆動用のトランジスタＴｒ１３（駆動トランジスタＴ１に相当する）が設けられた各表示画素ＰＩＸの発光駆動動作に起因する電圧変動（画素駆動回路ＤＣに固有の電圧特性）に対応したデータ電圧（階調指定電圧Ｖpix）を生成し、データラインＬｄを介して各表示画素ＰＩＸに供給する。
【００７６】
データドライバ１４０は、例えば図１０に示すように、シフトレジスタ・データレジスタ部１４１と、表示データラッチ部１４２と、階調電圧生成部１４３と、しきい値検出電圧アナログ−デジタル変換器（以下、「検出電圧ＡＤＣ」と略記し、図中では、「ＶthＡＤＣ」と表記する）１４４と、補償電圧デジタル−アナログ変換器（以下、「補償電圧ＤＡＣ」と略記し、図中では、「ＶthＤＡＣ」と表記する）１４５と、しきい値データラッチ部（図中では、「Ｖthデータラッチ部」と表記する）１４６と、フレームメモリ１４７と、電圧加算部１４８と、データライン入出力切換部１４９と、を備えている。
【００７７】
ここで、表示データラッチ部１４２、階調電圧生成部１４３、検出電圧ＡＤＣ１４４、補償電圧ＤＡＣ１４５、しきい値データラッチ部１４６、電圧加算部１４８及びデータライン入出力切換部１４９は、各列のデータラインＬｄごとに設けられ、本実施形態に係る表示装置１００においては、ｍ組設けられている。また、シフトレジスタ・データレジスタ部１４１及びフレームメモリ１４７は、複数列のデータラインＬｄごと（例えば全ての列）に共通に１又は複数組（＜ｍ組）設けられている。
【００７８】
シフトレジスタ・データレジスタ部１４１は、システムコントローラ１５０から供給されるデータ制御信号に基づいて、シフト信号を順次出力するシフトレジスタと、該シフト信号に基づいて、少なくとも外部から供給されるデジタル信号からなる輝度階調データを順次取り込むデータレジスタと、を備えている。
【００７９】
より具体的には、表示信号生成回路１６０からシリアルデータとして順次供給される、表示領域１１０の１行分の各列の表示画素ＰＩＸに対応した表示データ（輝度階調データ）を順次取り込み、列ごとに設けられた表示データラッチ部１４２に並列的に転送する動作、又は、検出電圧ＡＤＣ１４４によりデジタル信号に変換され、しきい値データラッチ部１４６に保持された１行分の表示画素ＰＩＸのしきい値電圧（しきい値検出データ）を順次取り込み、フレームメモリ１４７に転送する動作、もしくは、フレームメモリ１４７から特定の１行分の表示画素ＰＩＸのしきい値補償データを順次取り込み、しきい値データラッチ部１４６に転送する動作のいずれかを選択的に実行する。なお、これらの各動作については、詳しく後述する。
【００８０】
表示データラッチ部１４２は、システムコントローラ１５０から供給されるデータ制御信号に基づいて、上記シフトレジスタ・データレジスタ部１４１により外部から取り込まれ転送された１行分の表示画素ＰＩＸの表示データ（輝度階調データ）を各列ごとに保持する。
【００８１】
階調電圧生成部（階調指定信号生成手段、階調電圧生成部、無発光表示電圧印加手段）１４３は、有機ＥＬ素子（電流制御型の発光素子）ＯＬＥＤを表示データに対応した輝度階調で発光動作させるための、所定の電圧値を有する階調実効電圧Ｖreal、又は、有機ＥＬ素子ＯＬＥＤを発光動作させずに黒表示（最低輝度階調）状態に設定（無発光動作）するための、所定の電圧値を有する無発光表示電圧Ｖzeroのいずれかを選択的に供給する機能を備えている。
【００８２】
ここで、表示データに応じた電圧値を有する階調実効電圧Ｖrealを供給する構成としては、例えば、図示を省略した電源供給手段から供給される階調基準電圧に基づいて、上記表示データラッチ部１４２に保持された各表示データのデジタル信号電圧を、アナログ信号電圧に変換するデジタル−アナログ変換器（Ｄ／Ａコンバータ）と、所定のタイミングで当該アナログ信号電圧を上記階調実効電圧Ｖrealとして出力する出力回路と、を備えた構成を適用することができる。なお、階調実効電圧Ｖrealの詳細については、後述する。
【００８３】
また、無発光表示電圧Ｖzeroは、後述する駆動方法（無発光表示動作）に示すように、電圧加算部１４８における補償電圧Ｖpthとの合算により生成される階調指定電圧Ｖpix(0)の書込動作により、表示画素ＰＩＸを構成する画素駆動回路ＤＣに設けられた発光駆動用のトランジスタＴｒ１３のゲート・ソース端子間（キャパシタＣｓ）に蓄積された電荷を十分に放電して、ゲート・ソース間電圧Ｖgs（キャパシタＣｓの両端電位）を少なくとも当該トランジスタＴｒ１３に固有のしきい値電圧Ｖth13以下、望ましくは、０Ｖに設定する（又は、０Ｖに近似させる）ために必要な任意の電圧値に設定されている。ここで、無発光表示電圧Ｖzero、及び、黒表示に対応した微小な電流値の書込電流Ｉwrtを生成するための階調基準電圧も、上述と同様に、例えば、図示を省略した電源供給手段等から供給される。
【００８４】
検出電圧ＡＤＣ（電圧検出手段）１４４は、各表示画素ＰＩＸ（画素駆動回路ＤＣ）に設けられた発光素子（有機ＥＬ素子ＯＬＥＤ）に発光駆動電流を供給する発光駆動用のトランジスタＴｒ１３のしきい値電圧（又は、当該しきい値電圧に対応する電圧成分）をアナログ信号電圧として取り込み（検出し）、デジタル信号電圧からなるしきい値検出データ（電圧値データ）に変換する。
【００８５】
補償電圧ＤＡＣ（検出用電圧印加手段、階調指定信号生成手段、補償電圧生成部）１４５は、各表示画素ＰＩＸに設けられた上記トランジスタＴｒ１３のしきい値電圧を補償するためのデジタル信号電圧からなるしきい値補償データに基づいて、アナログ信号電圧からなる補償電圧Ｖpthを生成する。また、後述する駆動方法に示すように、上記検出電圧ＡＤＣ１４４によりトランジスタＴｒ１３のしきい値電圧を測定する動作（しきい値電圧検出動作）において、トランジスタＴｒ１３のゲート・ソース端子間（キャパシタＣｓの両端）に、当該トランジスタＴｒ１３イッチング素子のしきい値電圧よりも高い電位差が設定（電圧成分が保持）されるように、所定の検出用電圧Ｖpvを出力することができるように構成されている。
【００８６】
しきい値データラッチ部１４６は、１行分の各表示画素ＰＩＸごとに、上記検出電圧ＡＤＣ１４４により変換、生成されたしきい値検出データを取り込んで保持し、当該しきい値検出データをシフトレジスタ・データレジスタ部１４１を介して、後述するフレームメモリ１４７に順次転送する動作、又は、フレームメモリ１４７から上記しきい値検出データに応じた１行分の各表示画素ＰＩＸごとのしきい値補償データを順次取り込んで保持し、当該しきい値補償データを補償電圧ＤＡＣ１４５に転送する動作のいずれかを選択的に実行する。
【００８７】
フレームメモリ（記憶手段）１４７は、表示領域１１０に配列された各表示画素ＰＩＸへの表示データ（輝度階調データ）の書込動作に先立って、上記検出電圧ＡＤＣ１４４及びしきい値データラッチ部１４６により１行分の各表示画素ＰＩＸごとに検出されたしきい値電圧に基づくしきい値検出データを、シフトレジスタ・データレジスタ部１４１を介して順次取り込み、１画面（１フレーム）分の各表示画素ＰＩＸごとに個別に記憶するとともに、当該しきい値検出データをしきい値補償データとして、もしくは、当該しきい値検出データに応じたしきい値補償データを、シフトレジスタ・データレジスタ部１４１を介して順次出力し、しきい値データラッチ部１４６（補償電圧ＤＡＣ１４５）へ転送する。
【００８８】
電圧加算部（階調指定信号生成手段、演算回路部）１４８は、階調電圧生成部１４３から出力される電圧成分と、補償電圧ＤＡＣ１４５から出力される電圧成分とを加算して、後述するデータライン入出力切換部１４９を介して表示領域１１０の列方向に配設されるデータラインＬｄに出力する機能を備えている。具体的には、各表示画素ＰＩＸにおけるしきい値電圧を検出するしきい値電圧検出動作時においては、補償電圧ＤＡＣ１４５から出力される検出用電圧Ｖpvを出力し、表示画素ＰＩＸ（発光素子）の発光動作を伴う階調表示動作時においては、階調電圧生成部１４３から出力される階調実効電圧Ｖrealと、補償電圧ＤＡＣ１４５から出力される補償電圧Ｖpthとをアナログ的（階調電圧生成部１４３がＤ／Ａコンバータを備えている場合）に加算して、その総和となる電圧成分を階調指定電圧Ｖpixとして出力し、また、表示画素ＰＩＸ（発光素子）の発光動作を伴わない無発光表示動作（黒表示動作）時においては、階調電圧生成部１４３から出力される無発光表示電圧Ｖzeroに補償電圧Ｖpthを加算することなく、無発光表示電圧Ｖzeroをそのまま階調指定電圧Ｖpix(0)（＝Ｖzero）として出力する機能を備えている。
【００８９】
データライン入出力切換部（信号経路切換手段）１４９は、データラインＬｄを介して各表示画素ＰＩＸに設けられた発光駆動用のトランジスタのしきい値電圧、又は、当該しきい値電圧に対応する電圧を、検出電圧ＡＤＣ１４４に取り込み、測定するための電圧検出側スイッチＳＷ１と、上記電圧加算部１４８から選択的に出力される検出用電圧Ｖpv、階調指定電圧Ｖpix、又は、階調指定電圧Ｖpix(0)（＝Ｖzero）をデータラインＬｄを介して各表示画素ＰＩＸに供給するための電圧印加側スイッチＳＷ２と、を備えている。
【００９０】
ここで、電圧検出側スイッチＳＷ１及び電圧印加側スイッチＳＷ２は、例えば、チャネル極性が異なる電界効果型トランジスタ（薄膜トランジスタ）により構成することができ、図１０に示すように、電圧検出側スイッチＳＷ１としてｐチャネル型の薄膜トランジスタを適用し、また、電圧印加側スイッチＳＷ２としてｎチャネル型の薄膜トランジスタを適用することができる。これらの薄膜トランジスタのゲート端子（制御端子）は同一の信号線に接続され、当該信号線に印加される切換制御信号ＡＺの信号レベルに基づいて、各々オン、オフ状態が制御される。
【００９１】
なお、データラインＬｄから電圧検出側スイッチＳＷ１までの配線抵抗及び容量と、データラインＬｄから電圧印加側スイッチＳＷ２までの配線抵抗及び容量は、それぞれ実質的に等しいように設定されている。したがって、データラインＬｄによる電圧降下は、電圧検出側スイッチＳＷ１及び電圧印加側スイッチＳＷ２のいずれでも等しくなる。
【００９２】
（システムコントローラ）
システムコントローラ１５０は、選択ドライバ１２０、電源ドライバ１３０及びデータドライバ１４０の各々に対して、動作状態を制御する選択制御信号及び電源制御信号、データ制御信号を供給することにより、各ドライバを所定のタイミングで動作させて、所定の電圧レベルを有する選択信号Ｓsel及び電源電圧Ｖcc、階調指定電圧Ｖpix等を生成して出力させ、各表示画素ＰＩＸ（画素駆動回路ＤＣ）に対する一連の駆動制御動作（電圧印加動作及び電圧収束動作、電圧読取動作を有するしきい値電圧検出動作、並びに、書込動作及び発光動作を有する表示駆動動作）を実行させて、映像信号に基づく所定の画像情報を表示領域１１０に表示させる制御を行う。
【００９３】
（表示信号生成回路）
表示信号生成回路１６０は、例えば、表示装置１００の外部から供給される映像信号から輝度階調信号成分を抽出し、表示領域１１０の１行分ごとに、該輝度階調信号成分をデジタル信号からなる表示データ（輝度階調データ）としてデータドライバ１４０のシフトレジスタ・データレジスタ部１４１に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほかに、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、表示信号生成回路１６０から供給されるタイミング信号に基づいて、選択ドライバ１２０や電源ドライバ１３０、データドライバ１４０に対して個別に供給する各制御信号を生成する。
【００９４】
＜表示装置の駆動方法＞
次に、上述したような構成を有する表示装置において、表示画素の発光素子を発光動作させて階調表示を行う場合の駆動方法について、図面を参照して説明する。
本実施形態に係る表示装置１００における駆動制御動作は、大別して、後述する表示駆動動作（書込動作、発光動作）に先立つ任意のタイミングで、表示領域１１０に配列された各表示画素ＰＩＸ（画素駆動回路ＤＣ）に設けられた発光駆動用のトランジスタＴｒ１３のしきい値電圧Ｖth13（固有の素子特性）を測定して各表示画素ＰＩＸごとに記憶するしきい値電圧検出動作（しきい値電圧検出期間）と、当該しきい値電圧検出動作の終了後、各表示画素ＰＩＸに設けられた発光駆動用のトランジスタＴｒ１３に、表示データに応じた所定の電圧値を有する階調実効電圧Ｖrealに当該トランジスタＴｒ１３に固有のしきい値電圧の所定数倍となる電圧成分（補償電圧Ｖpth＝βＶth13（β＞１））を加算して生成される階調指定電圧Ｖpixを書き込んで、表示データに応じた所望の輝度階調で有機ＥＬ素子ＯＬＥＤを発光動作させる表示駆動動作（表示駆動期間）と、を含んでいる。
【００９５】
以下、各制御動作について説明する。
（しきい値電圧検出動作）
図１１は、本実施形態に係る表示装置における駆動方法に適用されるしきい値電圧検出動作の一例を示すタイミングチャートである。また、図１２は、本実施形態に係る表示装置における駆動方法に適用される電圧印加動作を示す概念図であり、図１３は、本実施形態に係る表示装置における駆動方法に適用される電圧収束動作を示す概念図であり、図１４は、本実施形態に係る表示装置における駆動方法に適用される電圧読取動作を示す概念図である。また、図１５は、ｎチャネル型のトランジスタにおいて、ゲート・ソース間電圧を所定の条件に設定し、ドレイン・ソース間電圧を変調した際のドレイン・ソース間電流特性の一例を表した図である。
【００９６】
本実施形態に係る表示装置におけるしきい値電圧検出動作は、図１１に示すように、所定のしきい値電圧検出期間Ｔdec内に、データドライバ１４０からデータラインＬｄを介して、表示画素ＰＩＸにしきい値電圧検出用の電圧（検出用電圧Ｖpv）を印加して、表示画素ＰＩＸの画素駆動回路ＤＣに設けられた発光駆動用のトランジスタＴｒ１３のゲート・ソース端子間に上記検出用電圧Ｖpvに対応する電圧成分を保持させる（すなわち、キャパシタＣｓに検出用電圧Ｖpvに応じた電荷を蓄積する）電圧印加期間（検出用電圧印加ステップ）Ｔpvと、当該電圧印加期間ＴpvにトランジスタＴｒ１３のゲート・ソース端子間に保持した電圧成分（キャパシタＣｓに蓄積された電荷）の一部を放電して、トランジスタＴｒ１３のドレイン・ソース間電流Ｉdsのしきい値電圧Ｖth13に相当する電圧成分（電荷）のみをトランジスタＴｒ１３のゲート・ソース端子間に保持させる（キャパシタＣｓに残留させる）電圧収束期間Ｔcvと、当該電圧収束期間Ｔcvの経過後に、トランジスタＴｒ１３のゲート・ソース端子間に保持された電圧成分（キャパシタＣｓに残留する電荷に基づく電圧値；しきい値電圧Ｖth13）を測定して、デジタルデータに変換してフレームメモリ１４７の所定の記憶領域に格納（記憶）する電圧読取期間（電圧検出ステップ）Ｔrvと、を含むように設定されている（Ｔdec≧Ｔpv＋Ｔcv＋Ｔrv）。
【００９７】
ここで、上記トランジスタＴｒ１３のドレイン・ソース間電流Ｉdsのしきい値電圧Ｖth13とは、当該ドレイン・ソース端子間に僅かな電圧をさらに加えることによってトランジスタＴｒ１３のドレイン・ソース間電流Ｉdsが流れ始める動作境界となるトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsのことである。特に、本実施形態に係る電圧読取期間Ｔrvにおいて測定されるしきい値電圧Ｖth13は、トランジスタＴｒ１３の製造初期状態のしきい値電圧に対して、駆動履歴（発光履歴）や使用時間等により変動（Ｖthシフト）が生じた後の、当該しきい値電圧検出動作の実行時点におけるしきい値電圧を示す。
【００９８】
次いで、しきい値電圧検出動作に係る各動作期間についてさらに詳しく説明する。
（電圧印加期間）
まず、電圧印加期間Ｔpvにおいては、図１１、図１２に示すように、画素駆動回路ＤＣの選択ラインＬｓに選択レベル（ハイレベル）の選択信号Ｓselが印加され、また、電源電圧ラインＬｖには、低電位の電源電圧Ｖcc（＝Ｖccw）が印加される。ここで、低電位の電源電圧Ｖcc（＝Ｖccw）は、基準電圧Ｖss以下の電圧であればよく、例えば、接地電位ＧＮＤでもよい。
【００９９】
一方、このタイミングに同期して、切換制御信号ＡＺがハイレベルに設定されて電圧印加側スイッチＳＷ２がオン状態、電圧検出側スイッチＳＷ１がオフ状態に設定されるとともに、階調電圧生成部１４３からの出力が停止、又は、遮断されることにより、補償電圧ＤＡＣ１４５から出力されるしきい値電圧の検出用電圧Ｖpvが、電圧加算部１４８及びデータライン入出力切換部１４９（電圧印加側スイッチＳＷ２）を介して、データラインＬｄに印加される。
【０１００】
これにより、表示画素ＰＩＸを構成する画素駆動回路ＤＣに設けられたトランジスタＴｒ１１及びＴｒ１２がオン動作して、電源電圧Ｖcc（＝Ｖccw）がトランジスタＴｒ１１を介してトランジスタＴｒ１３のゲート端子及びキャパシタＣｓの一端側（接点Ｎ１１）に印加されるとともに、データラインＬｄに印加された上記検出用電圧Ｖpvが、トランジスタＴｒ１２を介してトランジスタＴｒ１３のソース端子及びキャパシタＣｓの他端側（接点Ｎ１２）に印加される。
【０１０１】
ここで、表示画素ＰＩＸ（画素駆動回路ＤＣ）において、有機ＥＬ素子ＯＬＥＤに発光駆動電流を供給するｎチャネル型のトランジスタＴｒ１３について、所定のゲート・ソース間電圧Ｖgsのときに、ドレイン・ソース間電圧Ｖdsを変調した場合のドレイン・ソース間電流Ｉdsの変化特性を検証すると、図１５に示すような特性図で表すことができる。
【０１０２】
図１５において、横軸はトランジスタＴｒ１３の分圧とそれに直列に接続された有機ＥＬ素子ＯＬＥＤの分圧を表し、縦軸はトランジスタＴｒ１３のドレイン・ソース端子間の電流Ｉdsの電流値を表している。図中の一点鎖線は、トランジスタＴｒ１３のゲート・ソース端子間のしきい値電圧の境界線であり、当該境界線の左側が不飽和領域であり、右側が飽和領域となっている。実線は、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsを最高輝度階調での発光動作時の電圧Ｖgsmax、及び、最高輝度階調以下の任意の（異なる）輝度階調での発光動作時の電圧Ｖgs1（＜Ｖgsmax）、Ｖgs2（＜Ｖgs1）にそれぞれ固定したときに、トランジスタＴｒ１３のドレイン・ソース間電圧Ｖdsを変調したときのドレイン・ソース間電流Ｉdsの変化特性を示している。破線は、有機ＥＬ素子ＯＬＥＤを発光動作させる場合の負荷特性線（ＥＬ負荷線）であり、当該ＥＬ負荷線の右側の電圧は、電源電圧Ｖcc−基準電圧Ｖss間電圧（一例として、図中では２０Ｖ）における有機ＥＬ素子ＯＬＥＤの分圧となり、ＥＬ負荷線の左側がトランジスタＴｒ１３のドレイン・ソース端子間の電圧Ｖdsに相当する。この有機ＥＬ素子ＯＬＥＤの分圧は、輝度階調が高くなる程、つまりトランジスタＴｒ１３のドレイン・ソース間電流Ｉds（発光駆動電流≒階調電流）の電流値が増大する程、漸次増大する。
【０１０３】
図１５において、不飽和領域では、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsを一定に設定した場合であっても、トランジスタＴｒ１３のドレイン・ソース間電圧Ｖdsが高くなるにつれてドレイン・ソース間電流Ｉdsの電流値が顕著に大きくなる（変化する）。一方、飽和領域では、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsを一定に設定した場合、ドレイン・ソース間電圧Ｖdsが高くなってもトランジスタＴｒ１３のドレイン・ソース間電流Ｉdsはあまり増加せず、ほぼ一定となる。
【０１０４】
ここで、電圧印加期間Ｔpvにおいて、補償電圧ＤＡＣ１４５からデータラインＬｄ（さらには、表示画素ＰＩＸ（画素駆動回路ＤＣ）のトランジスタＴｒ１３のソース端子）に印加される上記検出用電圧Ｖpvは、低電位に設定された電源電圧Ｖcc（＝Ｖccw）よりも十分低く、かつ、図１５に示した特性図において、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsが飽和特性を示す領域のドレイン・ソース間電圧Ｖdsが得られるような電圧値に設定されている。本実施形態においては、上記検出用電圧Ｖpvとして、例えば、補償電圧ＤＡＣ１４５からデータラインＬｄに印加可能な最大電圧に設定するものであってもよい。
【０１０５】
さらに、検出用電圧Ｖpvは、次の（１１）式を満たすように設定されている。
｜Ｖgs−Ｖpv｜＞Ｖth12＋Ｖth13・・・（１１）
上記（１１）式において、Ｖth12は、トランジスタＴｒ１２のゲート端子にオンレベルの選択信号Ｓselが印加されたときのトランジスタＴｒ１２のドレイン・ソース端子間のしきい値電圧である。また、トランジスタＴｒ１３のゲート端子及びドレイン端子にはともに低電位の電源電圧Ｖcc（＝Ｖccw）が印加され、互いにほぼ等電位となっているので、Ｖth13は、トランジスタＴｒ１３のドレイン・ソース間電圧のしきい値電圧であり、当該トランジスタＴｒ１３のゲート・ソース端子間のしきい値電圧でもある。なお、Ｖth12＋Ｖth13は経時的に徐々に高くなっていくが、常に（１１）式を満たすように（Ｖgs−Ｖpv）の電位差が大きく設定されている。
【０１０６】
このように、トランジスタＴｒ１３のゲート・ソース端子間（すなわち、キャパシタＣｓの両端）に、トランジスタＴｒ１３のしきい値電圧Ｖth13よりも大きな電位差Ｖcpが印加されることにより、この電圧Ｖcpに応じた大電流の検出用電流Ｉpvが、電源電圧ラインＬｖからトランジスタＴｒ１３のドレイン・ソース端子間を介して、データドライバ１４０の補償電圧ＤＡＣ１４５に向けて強制的に流れる。したがって、速やかにキャパシタＣｓの両端に該検出用電流Ｉpvに基づく電位差に対応する電荷が蓄積される（すなわち、キャパシタＣｓに電圧Ｖcpが充電される）。なお、電圧印加期間Ｔpvにおいては、キャパシタＣｓに電荷が蓄積されるばかりでなく、電源電圧ラインＬｖからデータラインＬｄに至る電流ルートに形成された、あるいは、寄生するその他の容量成分にも、検出用電流Ｉpvが流れるため電荷の蓄積が行われる。
【０１０７】
このとき、有機ＥＬ素子ＯＬＥＤのカソード端子には、上記電源電圧ラインＬｖに印加される低電位の電源電圧Ｖcc（＝Ｖccw）以上の基準電圧Ｖss（＝ＧＮＤ）が印加されているので、有機ＥＬ素子ＯＬＥＤのアノード−カソード間は、無電界状態又は逆バイアス状態に設定されることになり、有機ＥＬ素子ＯＬＥＤには発光駆動電流が流れず発光動作は行われない。
【０１０８】
（電圧収束期間）
次いで、上記電圧印加期間Ｔpv終了後の電圧収束期間Ｔcvにおいては、図１１、図１３に示すように、選択ラインＬｓにオンレベルの選択信号Ｓselが印加され、また、電源電圧ラインＬｖに低電位の電源電圧Ｖcc（＝Ｖccw）が印加された状態で、切換制御信号ＡＺがローレベルに切換設定されることにより、電圧検出側スイッチＳＷ１がオン状態に設定されるとともに、電圧印加側スイッチＳＷ２がオフ状態に設定される。また、補償電圧ＤＡＣ１４５からの検出用電圧Ｖpvの出力が停止される。これにより、トランジスタＴｒ１１、Ｔｒ１２はオン状態を保持するため、表示画素ＰＩＸ（画素駆動回路ＤＣ）は、データラインＬｄとの電気的な接続状態は保持されるものの、当該データラインＬｄへの電圧印加が遮断されるので、キャパシタＣｓの他端側（接点Ｎ１２）はハイインピーダンス状態に設定される。
【０１０９】
このとき、上述した電圧印加期間ＴpvにおいてキャパシタＣｓに蓄積された電荷（Ｖgs＝Ｖcp＞Ｖth13）によりトランジスタＴｒ１３のゲート電圧が保持されることになり、トランジスタＴｒ１３はオン状態を保持して当該ドレイン・ソース端子間に電流が流れ続けるので、トランジスタＴｒ１３のソース端子側（接点Ｎ１２；キャパシタＣｓの他端側）の電位がドレイン端子側（電源電圧ラインＬｖ側）の電位に近づくように徐々に上昇していく。
【０１１０】
これにより、キャパシタＣｓに蓄積された電荷の一部が放電されて、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsが低下することになり、最終的にトランジスタＴｒ１３のしきい値電圧Ｖth13に収束するように変化する。また、これに伴って、トランジスタＴｒ１３のドレイン・ソース間電流Ｉdsが減少して、最終的に当該電流の流れが停止する。
【０１１１】
なお、この電圧収束期間Ｔcvにおいても、有機ＥＬ素子ＯＬＥＤのアノード端子（接点Ｎ１２）の電位は、カソード端子側の基準電圧Ｖssと同等であるか、又は、それ以下の電位を有しているので、有機ＥＬ素子ＯＬＥＤには依然として無電圧又は逆バイアス電圧が印加されることになり、有機ＥＬ素子ＯＬＥＤは発光動作しない。
【０１１２】
（電圧読取期間）
次いで、上記電圧収束期間Ｔcv経過後の電圧読取期間Ｔrvにおいては、図１１、図１４に示すように、電圧収束期間Ｔcvと同様に、選択ラインＬｓにオンレベルの選択信号Ｓselが印加され、また、電源電圧ラインＬｖに低電位の電源電圧Ｖcc（＝Ｖccw）が印加され、切換制御信号ＡＺがローレベルに設定された状態で、データラインＬｄに電気的に接続された検出電圧ＡＤＣ１４４及びしきい値データラッチ部１４６により、当該データラインＬｄの電位（検出電圧Ｖdec）を測定する。
【０１１３】
ここで、上記電圧収束期間Ｔcv経過後のデータラインＬｄは、オン状態に設定されたトランジスタＴｒ１２を介して、トランジスタＴｒ１３のソース端子（接点Ｎ１２）側に接続された状態にあり、また、上述したように、当該トランジスタＴｒ１３のソース端子（接点Ｎ１２）側の電位は、トランジスタＴｒ１３のしきい値電圧Ｖth13相当の電荷が蓄積されたキャパシタＣｓの他端側の電位に相当する。
【０１１４】
一方、当該トランジスタＴｒ１３のゲート端子（接点Ｎ１１）側の電位は、トランジスタＴｒ１３のしきい値電圧Ｖth13相当の電荷が蓄積されたキャパシタＣｓの一端側の電位であって、このとき、オン状態に設定されたトランジスタＴｒ１１を介して、低電位の電源電圧Ｖccに接続された状態にある。
【０１１５】
これにより、検出電圧ＡＤＣ１４４により測定されるデータラインＬｄの電位は、トランジスタＴｒ１３のソース端子側の電位、又は、当該電位に対応する電位に相当することになるので、当該検出電圧Ｖdecと予め設定電圧が判明している低電位の電源電圧Ｖcc（例えば、Ｖccw＝ＧＮＤ）との差分（電位差）に基づいて、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgs（キャパシタＣｓの両端電位）、すなわち、トランジスタＴｒ１３のしきい値電圧Ｖth13、又は、当該しきい値電圧Ｖth13に対応する電圧を検出することができる。
【０１１６】
そして、このようにして検出されたトランジスタＴｒ１３のしきい値電圧Ｖth13（アナログ信号電圧）は、検出電圧ＡＤＣ１４４によりデジタル信号電圧からなるしきい値検出データに変換されて、しきい値データラッチ部１４６に一旦保持された後、１行分の各表示画素ＰＩＸのしきい値検出データを、シフトレジスタ・データレジスタ部１４１により順次読み出して、フレームメモリ１４７の所定の記憶領域に格納（記憶）する。ここで、各表示画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１３のしきい値電圧Ｖth13は、各表示画素ＰＩＸにおける駆動履歴（発光履歴）等により変動（Ｖthシフト）の度合いが異なるため、フレームメモリ１４７には、各表示画素ＰＩＸ固有のしきい値検出データが記憶されることになる。
【０１１７】
なお、本実施形態に係る表示装置の駆動方法においては、上述したような一連のしきい値電圧検出動作が各行の表示画素ＰＩＸに対して異なるタイミングで順次実行される。また、このような一連のしきい値電圧検出動作は、後述する表示駆動動作に先立つ任意のタイミング、例えば、システム（表示装置）の起動時や休止状態からの復起時等に実行され、後述する駆動方法の具体例においても説明するように、表示領域１１０に配列された全ての表示画素ＰＩＸについて所定のしきい値電圧検出期間内に実行される。
【０１１８】
（表示駆動動作：階調表示動作）
まず、上述したような構成を有する表示装置及び表示画素において、発光素子を所望の輝度階調で発光動作（階調表示動作）させる場合の駆動方法について、図面を参照して説明する。
【０１１９】
図１６は、本実施形態に係る表示装置において階調表示動作を行う場合の駆動方法を示すタイミングチャートである。また、図１７は、本実施形態に係る駆動方法（階調表示動作）において書込動作を示す概念図であり、図１８は、本実施形態に係る駆動方法（階調表示動作）において保持動作を示す概念図であり、図１９は、本実施形態に係る駆動方法（階調表示動作）において発光動作を示す概念図である。
【０１２０】
本実施形態に係る表示装置における表示駆動動作（階調表示動作）は、図１６に示すように、所定の表示駆動期間（１処理サイクル期間）Ｔcyc内に、データドライバ１４０からデータラインＬｄを介して、表示画素ＰＩＸに対して表示データに応じた階調実効電圧Ｖrealと所定の補償電圧Ｖpth（詳しくは後述する）とに基づく電圧、例えば、階調実効電圧Ｖrealに補償電圧Ｖpthを加算した電圧を階調指定電圧Ｖpixとして印加して、該階調指定電圧Ｖpixに基づいた書込電流（発光駆動用のトランジスタＴｒ１３のドレイン・ソース間電流Ｉds）を表示画素ＰＩＸの画素駆動回路ＤＣに流し、トランジスタＴｒ１３のゲート・ソース端子間に、後述する発光動作時において画素駆動回路ＤＣから有機ＥＬ素子ＯＬＥＤに流れる発光駆動電流（駆動電流）Ｉemが、トランジスタＴｒ１３のしきい値電圧の変動に影響されることなく、表示データに対応した輝度階調で発光動作することができる電流値となるような電圧成分を保持させる（書き込む）書込動作期間（階調指定信号書込ステップ）Ｔwrtと、該書込動作により表示画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１３のゲート・ソース端子間に書き込み設定された、上記階調指定電圧Ｖpixに応じた電圧成分、つまりトランジスタＴｒ１３が上記書込電流を流す程度の電荷をキャパシタＣｓに所定の期間保持する保持動作期間Ｔhldと、上記トランジスタＴｒ１３のゲート・ソース端子間に保持された電圧成分（キャパシタＣｓに蓄積された電荷）に基づいて、表示データに応じた電流値を有する発光駆動電流を有機ＥＬ素子ＯＬＥＤに流して、所定の輝度階調で発光動作させる発光動作期間（階調表示ステップ）Ｔemと、を含むように設定されている（Ｔcyc≧Ｔwrt＋Ｔhld＋Ｔem）。
【０１２１】
ここで、本実施形態に係る表示駆動期間Ｔcycに適用される１処理サイクル期間は、例えば、表示画素ＰＩＸが１フレームの画像のうちの１画素分の画像情報を表示するのに要する期間に設定される。すなわち、後述する表示装置の駆動方法において説明するように、複数の表示画素ＰＩＸを行方向及び列方向にマトリクスに配列した表示パネルに、１フレームの画像を表示する場合、上記１処理サイクル期間Ｔcycは、１行分の表示画素ＰＩＸが１フレームの画像のうちの１行分の画像を表示するのに要する期間に設定される。
【０１２２】
以下、表示駆動動作に係る各動作期間についてさらに詳しく説明する。
（書込動作期間）
まず、書込動作期間Ｔwrtにおいては、まず、図１６、図１７に示すように、システムコントローラ１５０から供給される選択制御信号に基づいて、選択ドライバ１２０から表示領域１１０の特定行の選択ラインＬｓに対して選択レベル（ハイレベル）の選択信号Ｓselが印加され、また、システムコントローラ１５０から供給される電源制御信号に基づいて、電源ドライバ１３０から上記選択ラインＬｓに並行して配設された電源電圧ラインＬｖに対して低電位の電源電圧Ｖcc（＝Ｖccw≦基準電圧Ｖss；例えば、接地電位ＧＮＤ）が印加される。
【０１２３】
これにより、当該行の表示画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１１及びＴｒ１２がオン動作して、低電位の電源電圧Ｖcc（＝Ｖccw）がトランジスタＴｒ１１を介してトランジスタＴｒ１３のゲート端子（接点Ｎ１１；キャパシタＣｓの一端側）に印加されるとともに、トランジスタＴｒ１３のソース端子（接点Ｎ１２；キャパシタＣｓの他端側）がトランジスタＴｒ１２を介して、データラインＬｄに電気的に接続される。
【０１２４】
一方、このタイミングに同期して、システムコントローラ１５０からデータ制御信号として供給される切換制御信号ＡＺがハイレベルに設定されて電圧印加側スイッチＳＷ２がオン状態、電圧検出側スイッチＳＷ１がオフ状態に設定される。また、システムコントローラ１５０から供給されるデータ制御信号に基づいて、電圧加算部１４８に対して、補償電圧ＤＡＣ１４５により生成された補償電圧Ｖpthが出力される（補償電圧生成ステップ）とともに、表示信号生成回路１６０からシフトレジスタ・データレジスタ部１４１及び表示データラッチ部１４２を介して取り込まれた表示データ（輝度階調データ）に基づいて、階調電圧生成部１４３により所定の電圧値を有する階調実効電圧Ｖrealが生成されて出力される（階調電圧生成ステップ）。
【０１２５】
電圧加算部１４８においては、階調電圧生成部１４３から出力される階調実効電圧Ｖrealに補償電圧ＤＡＣ１４５から出力される補償電圧Ｖpthが加算されて、その総和となる電圧成分が階調指定電圧Ｖpixとして、データライン入出力切換部１４９の電圧印加側スイッチＳＷ２を介してデータラインＬｄに印加される（階調指定信号書込ステップ）。ここで、階調指定電圧Ｖpixの電圧極性は、電源電圧ラインＬｖからトランジスタＴｒ１３、接点Ｎ１２、トランジスタＴｒ１２、データラインＬｄを介して、データドライバ１４０（電圧加算部１４８）方向に電流が流れるように、下記（１２）式のように負極性（Ｖpix＜０）に設定される。また、階調実効電圧ＶrealはＶreal＞０となる正の電圧である。
Ｖpix＝−（Ｖreal＋Ｖpth）・・・（１２）
【０１２６】
これにより、図１７に示すように、データラインＬｄを介して上記電源電圧Ｖcc（＝Ｖccw）よりも低電位に設定された階調指定電圧ＶpixがトランジスタＴｒ１３のソース端子側（接点Ｎ１２；キャパシタＣｓの他端側）に印加されることにより、トランジスタＴｒ１３のゲート・ソース端子間（キャパシタＣｓの両端）に、当該階調指定電圧Ｖpixと低電位の電源電圧Ｖccとの差分（Ｖccw−Ｖpix）に相当する電圧成分Ｖgs（電源電圧Ｖccが接地電位ＧＮＤの場合には、階調指定電圧Ｖpix相当の電圧成分）が保持される（階調指定信号書込ステップ）。
【０１２７】
すなわち、トランジスタＴｒ１３のゲート・ソース端子間に接続されたキャパシタＣｓの両端に、トランジスタＴｒ１３に固有のしきい値電圧Ｖth13に基づく電圧成分（補償電圧Ｖpth）と階調実効電圧Ｖrealとの総和（Ｖreal＋Ｖpth）に相当する電位差が生じることにより、当該電位差に応じた電荷が蓄積される。この書込動作によりトランジスタＴｒ１３のゲート・ソース端子間に形成される電位差は、当該トランジスタＴｒ１３に固有のしきい値電圧Ｖth13を上回る電圧値となるため、トランジスタＴｒ１３はオン動作して、電源電圧ラインＬｖからトランジスタＴｒ１３、接点Ｎ１２、トランジスタＴｒ１２、データラインＬｄを介して、データドライバ１４０（電圧加算部１４８）方向に書込電流Ｉwrtが流れる。
【０１２８】
ここで、書込動作期間Ｔwrtにおいて、補償電圧ＤＡＣ１４５から出力される補償電圧Ｖpthは、上述したしきい値電圧検出動作において各表示画素ＰＩＸごとに検出され、フレームメモリ１４７に個別に記憶されたしきい値検出データに基づいて、各表示画素ＰＩＸ（画素駆動回路ＤＣ）のトランジスタＴｒ１３に固有のしきい値電圧Ｖth13に応じた電圧値に設定される。具体的には、下記（１３）式に示すように、上記しきい値検出データに基づいて生成されるしきい値電圧Ｖth13を所定数β倍した電圧βＶth13に設定される。ここで、βはβ＞１となる定数である。
Ｖpix＝−（Ｖreal＋Ｖpth）＝−（Ｖreal＋βＶth13）・・・（１３）
【０１２９】
これにより、当該補償電圧Ｖpthと階調実効電圧Ｖrealの合計電圧である階調指定電圧Ｖpixを各データラインＬｄを介して表示画素ＰＩＸに印加することにより、トランジスタＴｒ１３のゲート・ソース端子間（キャパシタＣｓの両端）に、書込動作時における当該トランジスタＴｒ１３のしきい値電圧Ｖth13を補償する電圧成分ではなく、以下に示すように、発光動作時における発光駆動電流の電流値を補償する電圧成分を保持させることができる。
【０１３０】
すなわち、上述したように、表示画素ＰＩＸに設けられる画素駆動回路ＤＣを構成するトランジスタＴｒ１１〜Ｔｒ１３として、ｎチャネル型のアモルファスシリコン薄膜トランジスタを適用した場合、アモルファスシリコン薄膜トランジスタのしきい値電圧が変動する現象（Ｖthシフト）が発生しやすいという素子特性を有していることが知られている。ここで、Ｖthシフトにおけるしきい値電圧の変動量は、当該薄膜トランジスタの駆動履歴や使用時間等に起因するため、各薄膜トランジスタごとに当該変動量が異なる。
【０１３１】
そこで、本実施形態においては、まず、しきい値電圧検出動作により、各表示画素ＰＩＸにおいて、有機ＥＬ素子（発光素子）ＯＬＥＤの発光輝度を設定する発光駆動用のトランジスタＴｒ１３について、しきい値電圧検出動作実行時点におけるしきい値電圧、すなわち、初期のしきい値電圧、又は、Ｖthシフトによる変動後しきい値電圧を個別に検出して、フレームメモリ１４７にしきい値検出データとして記憶し、次いで、当該表示画素ＰＩＸについて表示データを書き込む際に、各トランジスタＴｒ１３に固有のしきい値電圧を加味するとともに、発光動作時において当該トランジスタＴｒ１３を介して有機ＥＬ素子ＯＬＥＤに供給される発光駆動電流が書き込んだ表示データの輝度階調に対応した電流値に設定されるような電圧成分を、各トランジスタＴｒ１３のゲート・ソース端子間に保持させる。
【０１３２】
ここで、本実施形態においては、データドライバ１４０において生成され、データラインＬｄを介して印加される階調指定電圧Ｖpixに基づいて、各表示画素ＰＩＸ（画素駆動回路ＤＣ）の発光駆動用のトランジスタＴｒ１３のゲート・ソース端子間に保持される電圧Ｖgs（Ｖccw＝０、ソース電位＝−Ｖｄ）が、下記（１４）式を満たすように設定することにより、発光動作時において画素駆動回路ＤＣから有機ＥＬ素子ＯＬＥＤに流れる発光駆動電流の電流値を補償することができる。
Ｖgs＝０−（−Ｖｄ）＝Ｖd0＋γＶth13・・・（１４）
ここで、定数γは、下記（１５）式のように定義する。
γ＝（１＋(Ｃgs11＋Ｃgd13)／Ｃｓ）・・・（１５）
【０１３３】
上記（１４）式におけるＶd0は、書込動作時に出力される階調指定電圧Ｖpixによって発光駆動用のトランジスタＴｒ１３のゲート・ソース間に印加される電圧Ｖgsのうち、指定階調（デジタルbit）に応じて変化する電圧成分であり、γＶth13はしきい値電圧に依存する電圧成分である。ここで、（１４）式におけるＶd0は本発明に係る第１の電圧成分に相当し、γＶth13は本発明に係る第２の電圧成分に相当する。
【０１３４】
ここで、後述する図２４において画素駆動回路ＤＣの等価回路に示すように、上記（１５）式におけるＣgs11は、接点Ｎ１１（すなわちトランジスタＴｒ１１のソース端子及びトランジスタＴｒ１３のゲート端子）と接点Ｎ１３（すなわちトランジスタＴｒ１１及びＴｒ１２のゲート端子）間の寄生容量であり、Ｃgd13は接点Ｎ１１とＮ１４間（すなわちトランジスタＴｒ１３のゲート・ドレイン端子間）の寄生容量である。なお、図２４において、ＣparaはデータラインＬｄの配線寄生容量であり、Ｃpixは有機ＥＬ素子ＯＬＥＤの画素寄生容量である。上記（１３）式に示した階調指定電圧Ｖpixと（１４）式に示したトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsとの関係については、詳しく後述する。
【０１３５】
これにより、トランジスタＴｒ１３のしきい値電圧Ｖth13が発光履歴（駆動履歴）等によりＶthシフトした場合であっても（換言すれば、Ｖthシフトによるしきい値電圧Ｖth13の変動に関わらず）、有機ＥＬ素子ＯＬＥＤが表示データに応じた適切な輝度階調で発光動作することができる電圧成分が書込動作期間Ｔwrt内に迅速に書き込まれる。すなわち、本実施形態では、書込動作時における発光駆動用のトランジスタＴｒ１３のしきい値電圧の補償ではなく、発光動作時における有機ＥＬ素子ＯＬＥＤに供給される発光駆動電流の電流値が補償される。
【０１３６】
なお、このとき、電源電圧ラインＬｖには、低電位の電源電圧Ｖcc（＝Ｖccw）が印加され、さらに、接点Ｎ１２には、電源電圧Ｖccよりもさらに低い階調指定電圧Ｖpixが印加されることから、有機ＥＬ素子ＯＬＥＤのアノード端子（接点Ｎ１２）に印加される電位はカソード端子の電位（基準電圧Ｖss＝ＧＮＤ）以下になるので、有機ＥＬ素子ＯＬＥＤに逆バイアス電圧が印加されることになり、有機ＥＬ素子ＯＬＥＤには電流が流れず、発光動作は行われない。
【０１３７】
（保持動作期間）
次いで、上述したような書込動作終了後の保持動作期間Ｔhldにおいては、図１６に示すように、上記書込動作を行った行の選択ラインＬｓに非選択レベル（ローレベル）の選択信号Ｓselを印加することにより、図１８に示すように、トランジスタＴｒ１１及びＴｒ１２がオフ動作して、トランジスタＴｒ１３のダイオード接続状態を解除するとともに、トランジスタＴｒ１３のソース端子（接点Ｎ１２）とデータラインＬｄとの電気的な接続を遮断して、トランジスタＴｒ１３のゲート・ソース端子間（キャパシタＣｓの両端）に、発光動作時における有機ＥＬ素子ＯＬＥＤに供給される発光駆動電流の電流値を補償する電圧成分（Ｖgs＝Ｖd0＋γＶth13）を保持した状態を継続する。また、このタイミングに同期して、データドライバ１４０において、上記書込動作を行った行の表示画素ＰＩＸに対応する階調指定電圧Ｖpixの出力動作（すなわち、階調電圧生成部１４３における階調実効電圧Ｖreal、及び、補償電圧ＤＡＣ１４５における補償電圧Ｖpthの出力動作）が停止される。
【０１３８】
なお、本実施形態に係る表示装置の駆動方法においては、後述する駆動方法の具体例に示すように、特定の行（例えば、ｉ行目；ｉは１≦ｉ≦ｎとなる正の整数）の表示画素ＰＩＸに対して上述したような書込動作が終了した後の保持動作期間Ｔhldにおいて、選択ドライバ１２０から当該行の次の行（例えば、ｉ＋１行目）以降の各選択ラインＬｓに対して選択レベル（ハイレベル）の選択信号Ｓselが異なるタイミングで順次印加されることにより、上述したｉ行目の表示画素ＰＩＸと同様に、次の行以降の表示画素ＰＩＸを選択状態に設定して、上記と同様の書込動作が各行ごとに順次実行される。
【０１３９】
これにより、ｉ行目の表示画素ＰＩＸの保持動作期間Ｔhldにおいては、図９に示した同一の電源電圧Ｖccが印加される同一のグループ内の他の全ての行の表示画素ＰＩＸに対して表示データに応じた電圧成分（階調指定電圧Ｖpix）が順次書き込まれるまで上記保持動作が継続される。
【０１４０】
（発光動作期間）
次いで、書込動作期間Ｔwrt終了後の発光動作期間Ｔemにおいては、図１６、図１９に示すように、各行の選択ラインＬｓに非選択レベル（ローレベル）の選択信号Ｓselを印加した状態で、各行の表示画素ＰＩＸに共通に接続された電源電圧ラインＬｖに発光動作レベルである基準電圧Ｖssより高電位（正の電圧）の電源電圧Ｖcc（＝Ｖcce＞Ｖss）を印加する。
【０１４１】
ここで、電源電圧ラインＬｖに印加される高電位の電源電圧Ｖcc（＝Ｖcce）は、電位差Ｖcce−Ｖssが、上述した図７、図８に示した場合と同様に、トランジスタＴｒ１３の飽和電圧（ピンチオフ電圧Ｖpo）と有機ＥＬ素子ＯＬＥＤの駆動電圧（Ｖoled）との和よりも大きくなるように設定されていることにより、トランジスタＴｒ１３が飽和領域で動作する。また、有機ＥＬ素子ＯＬＥＤのアノード側（接点Ｎ１２）には上記書込動作によりトランジスタＴｒ１３のゲート・ソース端子間に書込設定された電圧成分（Ｖgs＝Ｖd0＋γＶth13）に応じた正の電圧が印加され、一方、カソード端子ＴＭｃには基準電圧Ｖss（例えば接地電位ＧＮＤ）が印加されることにより、有機ＥＬ素子ＯＬＥＤは順バイアス状態に設定されるので、図１９に示すように、電源電圧ラインＬｖからトランジスタＴｒ１３を介して有機ＥＬ素子ＯＬＥＤに、表示データ（階調指定電圧Ｖpix）にしたがった輝度階調となるように、電流値が設定された発光駆動電流Ｉem（トランジスタＴｒ１３のドレイン・ソース間電流Ｉds）が流れ、所望の輝度階調で発光動作する。
【０１４２】
この発光動作は、次の１処理サイクル期間Ｔcycのために、電源ドライバ１３０から書込動作レベル（負の電圧）の電源電圧Ｖcc（＝Ｖccw）の印加が開始されるタイミングまで継続して実行される。
なお、上述した一連の表示装置の駆動方法において、保持動作は、例えば、後述するように、各グループ内の全ての行の表示画素ＰＩＸへの書込動作が終了した後に、当該グループの全ての表示画素ＰＩＸを一斉に発光動作させる駆動制御を行う場合に、書込動作と発光動作の間に設けられる。この場合、保持動作期間Ｔhldの長さは行ごとに異なる。また、このような駆動制御を行わない場合には、保持動作を行わないものであってもよい。
【０１４３】
このように、本実施形態に係る表示装置及び表示画素によれば、表示データの書込動作期間にトランジスタＴｒ１３のゲート・ソース端子間にしきい値電圧Ｖth13の所定数β倍相当と、表示データに応じた階調実効電圧Ｖreal相当との総和（Ｖpix＝−（Ｖreal＋βＶth13））に対応する電圧成分（Ｖgs＝Ｖccw−Ｖpix＝Ｖd0＋γＶth13）を保持させることにより、実質的に表示データ（階調実効電圧Ｖreal）に応じた電流値を有する発光駆動電流Ｉemを有機ＥＬ素子（発光素子）ＯＬＥＤに流して、所定の輝度階調で発光動作させる電圧階調指定方式の駆動方法を適用することができる。
【０１４４】
したがって、発光素子を発光動作させる際の輝度階調（特に、低階調動作）に応じて、表示データの書込不足が発生する電流階調指定方式に比較して、低階調動作時においても、階調指定信号（階調指定電圧）を各表示画素に迅速に書き込むことができ、全ての輝度階調において表示データに応じた適切な発光動作を実現することができる。
【０１４５】
なお、本実施形態においては、表示駆動動作に先立って実行されるしきい値電圧検出動作において、電圧印加期間Ｔpvに各表示画素ＰＩＸの画素駆動回路ＤＣ（トランジスタＴｒ１３のソース端子側）に印加する検出用電圧Ｖpvを、補償電圧ＤＡＣ１４５から電圧加算部１４８及び電圧印加側スイッチＳＷ２を介して、データラインＬｄに印加する表示装置の構成及び駆動方法を示したが、本発明はこれに限定されるものではなく、例えば、以下に示すように、検出用電圧ＶpvをデータラインＬｄに印加するための専用電源を備えるものであってもよい。
【０１４６】
図２０は、本実施形態に係る表示装置の他の構成例を示す要部構成図である。ここで、上述した実施形態と同等の構成についてはその説明を省略する。
本構成例に係る表示装置は、図２０に示すように、上述したデータドライバ１４０の構成（図１０参照）に加え、補償電圧ＤＡＣ１４５ａとは別個に、検出用電圧Ｖpvを出力する検出用電圧電源（検出用電圧印加手段）１４５ｂを備えた構成を有するとともに、電圧加算部１４８への電圧成分の入力源として上記補償電圧ＤＡＣ１４５ａ（補償電圧Ｖpth）、及び、階調電圧生成部１４３（階調実効電圧Ｖreal、無発光表示電圧Ｖzero）に加え、当該検出用電圧電源１４５ｂ（検出用電圧Ｖpv）が接続された構成を有している。
【０１４７】
これによれば、上述した電圧印加期間Ｔpvにおいて、補償電圧ＤＡＣ１４５ａ及び階調電圧生成部１４３からの出力を停止、又は、遮断した状態に設定する制御のみで、検出用電圧電源１４５ｂからの検出用電圧Ｖpvを、電圧加算部１４８を介してデータラインＬｄに印加することができるので、補償電圧ＤＡＣ１４５ａにおける検出用電圧Ｖpvの出力動作のための処理負担の増加や回路構成の複雑化を抑制することができる。
【０１４８】
（表示駆動動作：無発光表示動作）
次いで、上述したような構成を有する表示装置及び表示画素において、発光素子を発光動作させない無発光表示（黒表示）動作を行う場合の駆動方法について、図面を参照して説明する。
【０１４９】
図２１は、本実施形態に係る表示装置において無発光表示動作を行う場合の駆動方法の一例を示すタイミングチャートである。また、図２２は、本実施形態に係る駆動方法（無発光表示動作）における書込動作を示す概念図であり、図２３は、本実施形態に係る駆動方法（無発光表示動作）における無発光動作を示す概念図である。ここで、上述した階調表示動作と同等の駆動制御についてはその説明を簡略化又は省略する。
【０１５０】
本実施形態に係る表示装置における表示駆動動作（無発光表示動作）は、図２１に示すように、上述したしきい値電圧検出動作（しきい値電圧検出期間Ｔdec）の後に、表示画素ＰＩＸに設けられた発光駆動用のトランジスタＴｒ１３のゲート・ソース端子間（キャパシタＣｓ）に充電又は残留している電圧成分を放電して、当該トランジスタＴｒ１３に固有のしきい値電圧Ｖth13よりも十分低い電圧成分（より望ましくは、０Ｖ；接点Ｎ１１と接点Ｎ１２が等電位）を保持させることができる一定の電圧値を有する無発光表示電圧Ｖzeroを、階調指定電圧Ｖpix(0)としてゲートラインＬｄに印加し、発光動作期間Ｔemに当該トランジスタＴｒ１３を完全にオフ動作させて、有機ＥＬ素子ＯＬＥＤへの電流の供給を遮断して無発光状態に設定する表示駆動動作（表示駆動期間Ｔcyc）を実行する。
【０１５１】
すなわち、このような電圧状態を実現するために、電流階調指定方式の駆動方法を適用した場合、黒表示に対応した微小な電流値の階調電流を供給して書込動作を行う必要があり、キャパシタＣｓに蓄積された電荷を十分放電してゲート・ソース間電圧Ｖgsを所望の電荷量（電圧値）にするために比較的長い時間を必要とする。特に、１つ前の表示駆動期間（１処理サイクル期間）Ｔcycの書込動作期間Ｔwrtにおいて、キャパシタＣｓに充電された電圧成分（両端電位）が最高輝度階調電圧に近い程、キャパシタＣｓに蓄積されている電荷量が多いため、所望の電圧値になるように電荷を放電するためにより長い時間を要することとなる。
【０１５２】
そこで、本実施形態に係る表示装置においては、図１０に示すように、階調電圧生成部１４３に、表示データに応じた所定の輝度階調で有機ＥＬ素子（発光素子）ＯＬＥＤを発光動作させるための階調実効電圧Ｖrealを生成して供給する機能に加え、有機ＥＬ素子ＯＬＥＤを発光動作させずに最も暗い表示（黒表示）動作をさせるための無発光表示電圧Ｖzeroを生成して供給する機能を備え、最低輝度階調（黒表示状態）時に、無発光表示電圧Ｖzeroをそのまま階調指定電圧Ｖpix(0)としてデータラインＬｄに印加するように構成されている。
【０１５３】
なお、本実施形態においては、図２２に示すように、階調電圧生成部１４３により無発光表示電圧Ｖzeroを生成して出力する場合について示すが、本発明はこれに限定されるものではなく、例えば、階調電圧生成部１４３とは別個に無発光表示電圧Ｖzeroを出力するための専用電源を備えるものであってもよい。
【０１５４】
そして、このような構成を有する表示装置における駆動方法は、上述したしきい値電圧検出動作の終了後の表示駆動動作において、図２１に示すように、所定の表示駆動期間（１処理サイクル期間）Ｔcyc内に、表示画素ＰＩＸに無発光表示電圧Ｖzeroからなる階調指定電圧Ｖpix(0)を印加して、画素駆動回路ＤＣに設けられた発光駆動用のトランジスタＴｒ１３のゲート・ソース端子間（キャパシタＣｓの両端）に保持された（残留する）電荷のほぼ全てを放電して、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsを０Ｖに設定する書込動作期間Ｔwrtと、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsを０Ｖに設定した状態を保持する保持動作期間Ｔhldと、有機ＥＬ素子ＯＬＥＤを発光動作させない（無発光動作させる）発光動作期間Ｔemと、を含むように設定されている（Ｔcyc≧Ｔwrt＋Ｔhld＋Ｔem）。
【０１５５】
すなわち、上述した階調表示動作を実行する際の駆動制御動作と同様に、書込動作期間Ｔwrtにおいて、図２２に示すように、データドライバ１４０（階調電圧生成部１４３）から、例えば、低電位の電源電圧Ｖcc（＝Ｖccw）と等電位の階調指定電圧（無発光表示電圧）Ｖpix(0)をデータライン入出力切換部１４９及びデータラインＬｄを介して、表示画素ＰＩＸ（画素駆動回路ＤＣ）に設けられた発光駆動用のトランジスタＴｒ１３のゲート・ソース端子間（キャパシタＣｓ）、具体的には、当該トランジスタＴｒ１３のソース端子側（接点Ｎ１２）に直接印加して、上記ゲート・ソース間電圧Ｖgs（キャパシタＣｓの両端電位）を０Ｖに設定する。
【０１５６】
このように、キャパシタＣｓに蓄積された電荷のほぼ全てが放電され、トランジスタＴｒ１３のゲート・ソース電圧Ｖgsが、当該トランジスタＴｒ１３に固有のしきい値電圧Ｖth13よりも十分低い電圧値（０Ｖ）に設定されるので、書込動作期間Ｔwrt（保持動作期間Ｔhldを含む）から発光動作期間Ｔemに移行する際に、電源電圧Ｖccが低電位（Ｖccw）から高電位（Ｖcce）に変位してトランジスタＴｒ１３のゲート電位（接点Ｎ１１の電位）が僅かながら上昇したとしても、図２３に示すように、トランジスタＴｒ１３はオン動作せず（オフ状態を保持して）、有機ＥＬ素子ＯＬＥＤには発光駆動電流Ｉemが供給されず、発光動作は行われない（無発光状態となる）。
【０１５７】
これによれば、データラインＬｄを介して無発光表示データに対応した電流値を有する階調電流を供給して、トランジスタＴｒ１３のゲート・ソース端子間に接続されたキャパシタＣｓに蓄積された電荷のほぼ全てを放電する手法に比較して、無発光表示データの書込動作に要する時間を短縮しつつ、有機ＥＬ素子ＯＬＥＤの無発光状態（無発光表示動作）を確実に実現することができる。したがって、上述した通常の階調表示を行うための表示駆動動作に加え、無発光表示を行うための表示駆動動作を、表示データ（輝度階調データ）に応じて設定制御することにより、所望の階調数（例えば、２５６階調）の発光動作を、高輝度かつ鮮明に実現することができる。
【０１５８】
なお、本実施形態に係る表示画素ＰＩＸにおいては、図１０に示した画素駆動回路ＤＣに設けられるトランジスタＴｒ１１〜Ｔｒ１３として、いずれもｎチャネル型のアモルファスシリコン薄膜トランジスタを適用した場合について説明したが、ポリシリコン薄膜トランジスタを適用するものであってもよく、さらに、全てｐチャネル型のアモルファスシリコン薄膜トランジスタを適用するものであってもよい。ここで、全てｐチャネル型を適用した場合、各信号のオンレベル、オフレベルのハイ、ローが反転するように設定される。
【０１５９】
＜表示装置の駆動方法の検証＞
次に、上述した表示装置及び表示駆動装置（データドライバ）の駆動方法について、具体的に検証する。
上述した実施形態においては、発光素子（有機ＥＬ素子ＯＬＥＤ）に表示データに応じた電流値を有する発光駆動電流Ｉemを流す画素駆動回路ＤＣに対して、予め検出された発光駆動用のトランジスタＴｒ１３に固有のしきい値電圧Ｖth13に基づいて、表示データに応じた階調実効電圧Ｖrealを補正して生成された階調指定電圧Ｖpix（＝−（Ｖreal＋βＶth13））をデータラインＬｄを介して印加することにより、当該トランジスタＴｒ１３のゲート・ソース端子間に、上記表示データに応じた電流値を有する発光駆動電流Ｉemを流すための電圧成分Ｖgs（＝Ｖd0＋γＶth13）を保持させる電圧指定型の階調制御方法を示した。
【０１６０】
ここで、例えば携帯電話やデジタルカメラ、携帯音楽プレーヤ等に搭載する場合のように、パネルサイズが小さく、かつ、高精細な画質が要求される表示パネルについて検討した場合、各表示画素のサイズ（形成面積）が小さく設定されることにより、キャパシタ（蓄積容量）Ｃｓを表示画素の寄生容量に比べて十分に大きく設定することができない場合がある。そのため、各表示画素に書込み保持された電圧成分（書込電圧）が書込動作状態から発光動作状態に移行する段階で変動した場合には、上述した寄生容量に応じて発光駆動用のトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsが変動してしまい、結果として発光素子（有機ＥＬ素子ＯＬＥＤ）に供給される発光駆動電流Ｉemの電流値が変動して、表示データに応じた適切な輝度階調で各表示画素（発光素子）を発光動作させることができなくなり、表示画質の劣化を招く可能性がある。
【０１６１】
具体的には、上述した実施形態（図１０参照）に示したような回路構成を有する画素駆動回路ＤＣを備えた表示画素ＰＩＸにおいては、書込動作状態から発光動作状態への移行時に、選択ラインＬｓに印加される選択信号Ｓselがハイレベルからローレベルに切り換わり、また、電源電圧ラインＬｖに印加される電源電圧Ｖccがローレベルからハイレベルに切り換わるように制御されるため、トランジスタＴｒ１３のゲート・ソース端子間（キャパシタＣｓ）に保持された電圧成分に変動を生じる場合がある。
【０１６２】
そこで、本実施形態においては、発光駆動用のトランジスタＴｒ１３のしきい値電圧Ｖthの変動を補償するのではなく、書込動作時に上述した階調指定電圧Ｖpix（＝Ｖreal＋βＶth13）をデータラインＬｄに印加して、発光駆動用のトランジスタＴｒ１３のゲート・ソース間電圧（すなわち、キャパシタＣｓに保持される電圧成分）Ｖgsが上記（１４）式に示したように、Ｖgs＝Ｖd0＋γＶth13となるように設定することにより、発光動作時において発光素子（有機ＥＬ素子ＯＬＥＤ）に供給される発光駆動電流Ｉemの電流値を補償するようにしている。
【０１６３】
次いで、発光動作時に発光素子（有機ＥＬ素子ＯＬＥＤ）に流れる発光駆動電流Ｉemを規定するトランジスタＴｒ１３のゲート・ソース間電圧Ｖgs（＝Ｖｄ）について具体的な導出方法を示す。
図２４は、本実施形態に係る画素駆動回路に寄生する容量成分を示す等価回路図であり、図２５は、本実施形態に係る画素駆動回路に寄生する容量成分と、表示画素における書込動作時と発光動作時における電圧関係の変化を示す等価回路図である。また、図２６は、本実施形態に係る表示装置の駆動方法の検証に適用される電荷量不変の法則を説明するための簡易モデル回路であり、図２７は、本実施形態に係る表示装置の駆動方法の検証に適用される表示画素内の電荷保持状態を説明するためのモデル回路である。なお、理解しやすくするために書込動作における電源電圧Ｖcc（＝Ｖccw）を接地電位として以下、説明する。
【０１６４】
図１０に示した表示画素ＰＩＸ（画素駆動回路ＤＣ）において、書込動作においては、図２５（ａ）に示すように、選択ラインＬｓに選択レベル（ハイレベル）の選択信号Ｓsel（＝Ｖsh）が印加され、低電位の電源電圧Ｖcc（＝Ｖccw＝ＧＮＤ）が印加された状態で、データドライバ１４０（電圧加算部１４８）から電源電圧Ｖccw（＝ＧＮＤ）よりも低電位となる負極性の階調指定電圧Ｖpixを印加する。
【０１６５】
これにより、トランジスタＴｒ１１、Ｔｒ１２がオン動作して、トランジスタＴｒ１３のゲート（接点Ｎ１１）にトランジスタＴｒ１１を介して電源電圧Ｖccw（＝ＧＮＤ）が印加されるとともに、トランジスタＴｒ１３のソース端子（接点Ｎ１２）にトランジスタＴｒ１２を介して負極性の階調指定電圧Ｖpixが印加されることにより、トランジスタＴｒ１３のゲート・ソース端子間に電位差が生じてトランジスタＴｒ１３がオン動作して、低電位の電源電圧Ｖccwが印加される電源電圧ラインＬｖからトランジスタＴｒ１３、Ｔｒ１２を介してデータラインＬｄに書込電流Ｉwrtが流れる。この書込電流Ｉwrtの電流値に応じた電圧成分Ｖgs（書込電圧；Ｖｄ）がトランジスタＴｒ１３のゲート・ソース端子間に形成されたキャパシタＣｓに保持される。
【０１６６】
ここで、図２５（ａ）において、Ｃgs11′はトランジスタＴｒ１１のゲート電圧（選択信号Ｓsel）がハイレベルからローレベルに変化するときに、トランジスタＴｒ１１のゲート・ソース端子間に発生する実効寄生容量であり、Ｃgd13は発光駆動用のトランジスタＴｒ１３のドレイン・ソース間電圧が飽和領域にあるときに発光駆動用のトランジスタＴｒ１３のゲート・ドレイン端子間に発生する寄生容量である。
【０１６７】
次いで、発光動作時においては、図２５（ｂ）に示すように、選択ラインＬｓに非選択レベル（ローレベル）電圧（−Ｖsl＜０）の選択信号Ｓselが印加されて、高電位の電源電圧Ｖcc（＝Ｖcce；例えば１２〜１５Ｖ）が印加されるとともに、データドライバ１４０（電圧加算部１４８）からデータラインＬｄへの階調指定電圧Ｖpixの印加が遮断される。
【０１６８】
これにより、トランジスタＴｒ１１、Ｔｒ１２がオフ動作して、トランジスタＴｒ１３のゲート（接点Ｎ１１）への電源電圧Ｖccの印加が遮断されるとともに、トランジスタＴｒ１３のソース（接点Ｎ１２）への階調指定電圧Ｖpixの印加が遮断されることにより、書込動作時にトランジスタＴｒ１３のゲート・ソース間に生じていた電位差（０−（−Ｖｄ））が電圧成分としてキャパシタＣｓに保持されるので、トランジスタＴｒ１３のゲート・ソース間の電位差が維持されてトランジスタＴｒ１３がオン動作を継続し、高電位の電源電圧Ｖcceが印加される電源電圧ラインＬｖからトランジスタＴｒ１３を介して有機ＥＬ素子ＯＬＥＤにトランジスタＴｒ１３のゲート・ソース間電圧Ｖgs（＝０−（−Ｖｄ））に応じた発光駆動電流Ｉemが流れ、この電流値に応じた輝度階調で有機ＥＬ素子ＯＬＥＤが発光動作する。
【０１６９】
ここで、図２５（ｂ）において、Ｖoelは発光動作時における接点Ｎ１２の電位（Ｖn12−Ｖss）であって有機ＥＬ素子ＯＬＥＤの発光電圧であり、Ｃgs11はトランジスタＴｒ１１のゲート電圧（選択信号Ｓsel）がローレベル（−Ｖsl）のときに、トランジスタＴｒ１１のゲート・ソース端子間に発生する寄生容量である。なお、上述したＣgs11′とＣgs11の関係は、（１６）式のように表される。Ｃch11はトランジスタＴｒ１１のチャネル容量である。
Ｃgs11′＝Ｃgs11＋１／２×Ｃch11×Ｖsh／Ｖshl・・・（１６）
電圧Ｖshlは選択信号Ｓselのハイレベル（Ｖsh）とローレベル（−Ｖsl）間の電圧差（電圧範囲；Ｖshl＝Ｖsh−（−Ｖsl））である。
【０１７０】
また、上記駆動方法の書込動作において、データドライバ１４０から階調指定電圧Ｖpixを印加することにより発光駆動用のトランジスタＴr１３のゲート・ソース端子間に保持された電圧成分Ｖgs（＝０−（−Ｖｄ））は、発光動作状態への移行に伴って、選択信号Ｓsel及び電源電圧Ｖccの電圧レベルが切り換え設定されることにより、（１７）式に示すように変動する。ここで、本発明においては、このような表示画素ＰＩＸ（画素駆動回路ＤＣ）に印加される電圧状態の変化（移行）に伴って、当該画素駆動回路ＤＣに書込み保持された電圧Ｖgsが変動する際の変動傾向を「画素駆動回路に固有の電圧特性」と表記する。
【０１７１】
【数１】
2008250006.tif 000004
【０１７２】
上記（１７）式においてｃgd、ｃgs及びｃgs´は各々寄生容量Ｃgd、Ｃgs及びＣgs´をキャパシタＣsの容量で規格化したもので、ｃgd＝Ｃgd13／Ｃs、ｃgs＝Ｃgs11／Ｃs、ｃgs´＝Ｃgs11´／Ｃs）である。
【０１７３】
この（１７）式は、各表示画素ＰＩＸ（画素駆動回路ＤＣ）に印加される制御電圧（選択信号Ｓsel、電源電圧Ｖcc）の切り換え設定の前後において「電荷量不変の法則」を適用することにより導出することができる。すなわち、図２６に示すように、直列に接続された容量成分（容量Ｃ１、Ｃ２）において、一端側に印加される電圧をＶ１からＶ１´に変化させた場合、状態変化の前後における各容量成分の電荷量Ｑ１、Ｑ２及びＱ１′、Ｑ２′は、（１８）式で表すことができる。
【０１７４】
【数２】
2008250006.tif 000005
【０１７５】
（１８）式において「電荷量不変の法則」を適用して、−Ｑ１＋Ｑ２＝−Ｑ１′＋Ｑ２′を計算することにより、容量成分Ｃ１、Ｃ２間の接続接点における電位Ｖ２、Ｖ２′の関係は（１９）式のように表すことができる。
【０１７６】
【数３】
2008250006.tif 000006
【０１７７】
そこで、本実施形態に係る表示画素ＰＩＸ（画素駆動回路ＤＣ及び有機ＥＬ素子ＯＬＥＤ）に対して、上記（１８）、（１９）式と同様の電位の導出方法を適用し、選択信号Ｓselを切り換え設定した場合のトランジスタＴr１３のゲート端子（接点Ｎ１１）の電位Ｖn11を検討すると、図２４、図２５から図２７に示すような等価回路で表すことができるので、下記の（２０）式から（２３）式のように表すことができる。ここで、図２７（ａ）は、選択ラインＬｓに選択レベル（ハイレベル電圧Ｖsh）の選択信号Ｓselが印加され、低電位の電源電圧Ｖcc（＝Ｖccw）が印加されたときの電荷保持状態を示し、図２７（ｂ）は、選択ラインＬｓに非選択レベル（ローレベル電圧Ｖsl）の選択信号Ｓselが印加され、低電位の電源電圧Ｖcc（＝Ｖccw）が印加されたときの電荷保持状態を示している。
【０１７８】
【数４】
2008250006.tif 000007
【０１７９】
（２０）式は図２７に示した各容量成分Ｃgs11、Ｃgs11b、Ｃgd13、Ｃpix及びキャパシタＣｓに保持される電荷量を表し、（２２）式は（２０）式に対して（２１）式に示す「電荷量不変の法則」を適用して計算した各接点Ｎ１１、Ｎ１２の電位Ｖn11、Ｖn12を表す。ここで、図２７（ｂ）において接点Ｎ１１、Ｎ１３間の容量成分Ｃgs11はトランジスタＴｒ１１のチャネル内容量以外のゲート・ソース間寄生容量Ｃgso11であり、図２７（ａ）において接点Ｎ１１、Ｎ１３間の容量成分Ｃgs11bはトランジスタＴｒ１１のチャネル容量Ｃch11の１／２と上記Ｃgs11（＝Ｃgso11）の和（Ｃgs11b＝Ｃch11／２＋Ｃgs11）と定義している。また、（２２）式におけるＣgs11′は上記（１６）式のように定義され、Ｄは（２３）式に示すように定義した。
【０１８０】
このような電位の導出手法を、以下に示すように本実施形態に係る書込動作から発光動作に至る各過程に適用する。
図２８は、本実施形態に係る表示画素における書込動作から発光動作に至る各過程を示す概略フローチャートである。
【０１８１】
本実施形態に係る表示装置の駆動方法を詳しく分析すると、図２８に示すように、選択ラインＬｓ（図２５に示した接点Ｎ１３）に選択レベルの選択信号Ｓselを印加して表示データに応じた電圧成分を書き込む書込動作を行うための選択過程と、非選択レベルの選択信号Ｓselを印加して非選択状態に切り換える非選択状態切り換え過程と、書き込んだ電圧成分を保持する非選択状態保持過程と、電源電圧Ｖccを書込動作レベル（低電位）から発光動作レベル（高電位）に切り換える電源電圧切り換え過程と、表示データに応じた輝度階調で発光素子を発光動作させる発光過程と、に分類することができる。なお、駆動方法によっては、上記非選択状態保持過程を省略してもよく、非選択状態切り換え過程と電源電圧切り換え過程とが同期していてもよい。
【０１８２】
（選択過程→非選択状態切り換え過程）
図２９は、本実施形態に係る表示画素における選択過程及び非選択状態切り換え過程の電圧関係の変化を示す等価回路図である。図２９（ａ）は、トランジスタＴｒ１１、トランジスタＴｒ１２を選択してトランジスタＴｒ１３のドレイン・ソース間に書込電流Ｉwrtを流している状態を示す図であり、図２９（ｂ）は、トランジスタＴｒ１１、トランジスタＴｒ１２を非選択に切り換えた状態を示す図である。図２９（ａ）において、接点Ｎ１１、接点Ｎ１２の電位はそれぞれＶccw（接地電位）、−Ｖｄとし、図２９（ｂ）において、接点Ｎ１１、接点Ｎ１２の電位はそれぞれ−Ｖ１、−Ｖと定義する。
【０１８３】
表示画素ＰＩＸの選択状態（選択過程）から非選択状態への移行に伴う非選択切り換え過程においては、図２９（ａ）、（ｂ）に示す等価回路のように、選択信号Ｓselが正電位のハイレベル（Ｖsh）から負電位のローレベル（−Ｖsl）に切り換わるので、発光駆動用のトランジスタＴｒ１３のゲート・ソース間電圧（接点Ｎ１１、Ｎ１２間の電位差）Ｖgs′は上記（２２）、（２３）及び（１６）式から（２４）式のように、書込動作時のトランジスタＴｒ１３のゲート・ソース間電圧（接点Ｎ１１、Ｎ１２間の電位差、すなわち書込電圧）Ｖｄから−ΔＶgsだけ電圧シフトした形で表される。なお、この電圧シフト分ΔＶgsはＣgs11′ＣpixＶshl／Ｄで表される。
【０１８４】
【数５】
2008250006.tif 000008
【０１８５】
つまり、ΔＶgsは、選択状態から非選択状態に切り換えた際の接点Ｎ１１と接点Ｎ１２と間の電位差の変位である。
ここで、非選択切り換え過程においては、図２９に示した接点Ｎ１１、Ｎ１２間の容量成分Ｃｓ′は、トランジスタＴｒ１３のゲート・ソース間容量以外に形成される容量成分であり、また、（２２）、（２３）式に示したＣｓは、図２４（ｂ）に示すように容量成分Ｃｓ′とトランジスタＴｒ１３のチャネル内容量以外のゲート・ソース間寄生容量Ｃgso13と飽和領域にある場合のトランジスタＴｒ１３のチャネル内ゲート・ソース間容量、すなわちトランジスタＴｒ１３のチャネル容量Ｃch13の２／３の和（Ｃｓ＝Ｃｓ′＋Ｃgso13＋２Ｃch13／３）であり、Ｃgd13は、飽和領域にある場合のチャネル内ゲート・ドレイン間容量はゼロとみなせるので、トランジスタＴｒ１３のチャネル内容量以外のゲート・ドレイン間寄生容量Ｃgdo13のみである。（２４）式に示したＣgs11′は、（１６）式に示したようにトランジスタＴｒ１１のチャネル内容量以外のゲート・ソース間寄生容量Ｃgso11と、Ｖds＝０の場合のトランジスタＴｒ１１のチャネル内ゲート・ソース間容量、すなわちトランジスタＴｒ１１のチャネル容量Ｃch11の１／２と選択信号Ｓselの電圧比（Ｖsh／Ｖshl）の積と、の和（Ｃgs11′＝Ｃgso11＋Ｃch11Ｖsh／２Ｖshl）と定義する。
【０１８６】
（非選択状態保持過程）
図３０は、本実施形態に係る表示画素における非選択状態保持過程の電圧関係の変化を示す等価回路図である。図３０（ａ）は、接点Ｎ１２の電位が電源電圧Ｖcc（Ｖccw）より負電位（−Ｖ）の状態でトランジスタＴｒ１３でドレイン・ソース間電流Ｉdsが流れている状態を示す図であり、図３０（ｂ）は、トランジスタＴｒ１３でドレイン・ソース間電流Ｉdsが流れ続けた結果、接点Ｎ１２の電位が上昇している状態を示す図である。
【０１８７】
このように、表示画素ＰＩＸの非選択状態の保持過程においては、図３０（ａ）、（ｂ）に示す等価回路のように、選択過程（書込動作）から非選択過程に移行する際にトランジスタＴｒ１３のゲート・ソース端子間（容量成分Ｃｓ′）に保持された電圧Ｖgs′に基づいてトランジスタＴｒ１３がオン動作を継続し、トランジスタＴｒ１３のドレインからソースにドレイン・ソース間電流Ｉdsが流れ、トランジスタＴｒ１３のドレイン電圧（接点Ｎ１４の電位）とソース電圧（接点Ｎ１２の電位Ｖn12）の差が無くなる方向まで電圧関係が変化する。この変化にかかる時間は十数μsecである。これにより、上記（２２）、（２３）式からトランジスタＴｒ１３のゲート電位Ｖ１′はソース電位の変化の影響を受けて（２５）式のように変化する。
【０１８８】
【数６】
2008250006.tif 000009
【０１８９】
上記（２５）式におけるＣｓ″は、図２５（ｄ）に示すように前述のＣｓ′とＣgso13に、Ｖds＝０の場合のトランジスタＴｒ１３のチャネル内ゲート・ソース間容量、すなわちＣch13の半分を加えたものであり、（２６ａ）式に示す。
Ｃｓ″＝Ｃｓ′＋Ｃgso13＋Ｃch13／２＝Ｃｓ−Ｃch13／６・・・（２６ａ）
また、Ｃgd13′は、図２５（ｃ）に示すように前述のＣgd13に、Ｖds＝０の場合のトランジスタＴｒ１３のチャネル内ゲート・ドレイン間容量、すなわちＣch13の半分を加えたものであり、（２６ｂ）式に示す。
Ｃgd13′＝Ｃgd13＋Ｃch13／２・・・（２６ｂ）
【０１９０】
また、（２５）式における−Ｖ１、Ｖ１′は、図２６に示したＶ１、Ｖ１′ではなく、それぞれ図３０（ａ）、図３０（ｂ）における接点Ｎ１１の電位Ｖn11である。
ここで、非選択状態保持過程においては、図３０に示した接点Ｎ１１、Ｎ１４間の容量成分Ｃgd13′は、前述したトランジスタＴｒ１３のチャネル内容量以外のゲート・ドレイン間寄生容量Ｃgdo13とトランジスタＴｒ１３のチャネル容量Ｃch13の１／２の和（Ｃgd13′＝Ｃgdo13＋Ｃch13／２＝Ｃgd13＋Ｃch13／２）である。
【０１９１】
（非選択状態保持過程→電源電圧切り換え過程→発光過程）
図３１は、本実施形態に係る表示画素における非選択状態保持過程、電源電圧切り換え過程及び発光過程の電圧関係の変化を示す等価回路図である。図３１（ａ）は、トランジスタＴｒ１３でのドレイン・ソース間電位差がなくなり、ドレイン・ソース間電流Ｉdsが流れなくなった状態を示す図であり、図３１（ｂ）は、電源電圧Ｖccが低電位（Ｖccw）から高電位（Ｖcce）に切り換わるときの状態を示す図であり、図３１（ｃ）は、トランジスタＴｒ１３を介して有機ＥＬ素子ＯＬＥＤに発光駆動電流Ｉemが流れている状態を示す図である。
【０１９２】
このように、表示画素ＰＩＸの非選択状態保持過程から電源電圧の切り換え過程への移行においては、図３１（ａ）、（ｂ）に示す等価回路のように、上述した非選択状態保持過程においてトランジスタＴｒ１３のドレイン・ソース間電圧が０Ｖに収束（又は近似）するように変化した後、電源電圧切り換え過程において電源電圧Ｖccが低電位（Ｖccw）から高電位（Ｖcce）に切り換わるので、トランジスタＴｒ１３のゲート端子（接点Ｎ１１）及びソース端子（接点Ｎ１２）の電位Ｖn11、Ｖn12は各々上昇して（２７）式のように表すことができる。
【０１９３】
【数７】
2008250006.tif 000010
【０１９４】
上記（２７）式におけるＶ１″、Ｖ″は、それぞれ図３１（ｂ）における接点Ｎ１１の電位Ｖn11、接点Ｎ１２の電位Ｖn12である。
【０１９５】
次いで、表示画素ＰＩＸの発光過程においては、図３１（ｂ）、（ｃ）に示す等価回路のように、電源電圧切り換え過程によりトランジスタＴｒ１３のゲート端子（接点Ｎ１１）に生じた電位Ｖn11は収束して、上記（２７）式に示した電圧Ｖ１″、Ｖ″を用いて（２８）式のように表すことができる。
【０１９６】
【数８】
2008250006.tif 000011
【０１９７】
上記（２８）式におけるＶ1cは、それぞれ図３１（ｃ）における接点Ｎ１１の電位Ｖn11である。
以上のことから、図２５に示したような書込動作から発光動作に至る電圧変化において、上記（２４）〜（２８）式中で記載した電圧成分を全て非選択状態切り換え過程における電圧符号に書き換えることにより、発光駆動用のトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsは上記（２４）式より（２９）式のように表すことができる。なお、（２９）式におけるＶは（２２）式から、ΔＶgsは（２４）式から（３０）式のように再度まとめて記述している。
【０１９８】
【数９】
2008250006.tif 000012
【０１９９】
上記（２９）式中のＶｄは、書込時のトランジスタＴｒ１３のゲート・ソース間に生じる電圧であり、図２９（ａ）における接点Ｎ１２の電位で−Ｖｄであり、ΔＶgsは、図２９（ａ）から図２９（ｂ）に切り換えたときの接点Ｎ１１と接点Ｎ１２と間の電位差の変位である。
【０２００】
次いで、上記（２９）式に基づいて、発光駆動用のトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsに対するしきい値電圧Ｖthの影響（ＶgsのＶth依存性）について検討する。
上記（２９）式においてΔＶgs、Ｖ、Ｄの値を代入して整理すると下記（３１）式が得られ、（３１）式において各容量成分Ｃgs11、Ｃgs11′、Ｃgd13を容量成分Ｃｓで規格化してさらに整理することにより、下記（３２）式を導出することができる。ここで、容量成分Ｃgs11、Ｃgs11′、Ｃgd13、Ｃｓは、いずれも上述した非選択状態切り換え過程において示した定義と同じである。（３２）式において右辺第１項は表示データに基づく指定階調及びトランジスタＴｒ１３のしきい値電圧Ｖthに依存する項であり、右辺第２項はトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsに加えられる定数項である。電圧指定でＶthを補償するということは、すなわち、発光時のＶgs−Ｖth（発光時の駆動電流Ｉoelを決定する値）がＶthに依存しない形にするために書込時のソース電位の−Ｖｄをどのようにすればよいかという問題を解決することと考えられる。仮に発光時においてもＶgs＝０−（−Ｖｄ）＝Ｖｄを保っていたとするならば、Ｖgs−ＶthをＶth依存させないためには、Ｖｄ＝Ｖd0＋Ｖthの形にしておけば、Ｖgs−Ｖth＝Ｖd0＋Ｖth−Ｖth＝Ｖd0となり、発光電流はＶth依存しないＶd0のみで表される。さらに、発光時において書込時のＶgsから変動した場合において、発光時のＶgs−ＶthがＶth依存しない形とするには、Ｖｄ＝Ｖd0＋εＶthとすればよいことが分かる。
【０２０１】
【数１０】
2008250006.tif 000013
【０２０２】
ここで、上記（３２）式のｃgd、ｃgs及びｃgs´は、（１７）式のｃgd、ｃgs及びｃgs´に一致する。
そして、上記（３２）式において右辺第１項に含まれる有機ＥＬ素子ＯＬＥＤの発光電圧Ｖoelの依存性は厳密には、下記（３３）式に示す関係が矛盾なく成り立つように決定される。ここで、（３３）式においてｆ(ｘ)、ｇ(ｘ)、ｈ(ｘ)は各々、変数ｘの関数であることを示し、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsは発光電圧Ｖoelの関数として表すことができ、発光駆動電流Ｉemは（Ｖgs−Ｖth13）の関数として表すことができ、発光電圧Ｖoelは発光駆動電流Ｉemの関数として表すことができ、有機ＥＬ素子ＯＬＥＤの発光電圧Ｖoelも表示画素ＰＩＸ（画素駆動回路ＤＣ）に寄生する容量成分を介してしきい値電圧Ｖth13に依存する特徴を有している。
【０２０３】
【数１１】
2008250006.tif 000014
【０２０４】
ここで、上述したように、書込動作時に発光駆動用のトランジスタＴｒ１３のソース端子（接点Ｎ１２）に対して表示データに基づく電圧成分（階調電圧）を与えるためのデータ電圧でＶthに依存しない項をＶd0とし、時刻ｔ１におけるトランジスタＴｒ１３のしきい値電圧をＶth(t1)、時刻ｔ１より充分後の時刻ｔ２における同しきい値電圧をＶth(t2)とし、且つ時刻ｔ１での発光動作時の有機ＥＬ素子ＯＬＥＤのアノード−カソード間に印加されるＶoel１、時刻ｔ２での発光動作時の有機ＥＬ素子ＯＬＥＤのアノード−カソード間に印加されるＶoel２としたとき、Ｖth(t2)＞Ｖth(t1)になるとともに、時刻ｔ２と時刻ｔ１とでの発光動作時の有機ＥＬ素子ＯＬＥＤに印加される電圧差をΔＶoel＝Ｖoel２−Ｖoel１とすると、しきい値電圧の変動分（Ｖthシフト）ΔＶthを補償するためには、Ｖthを補償することでΔＶoelは限りなく０に近づけることになり、上記（３２）式において右辺第１項に含まれる書込電圧Ｖｄを（３４）式のように設定すればよいことになる。
【０２０５】
【数１２】
2008250006.tif 000015
【０２０６】
上記（３４）式において、しきい値電圧変動ΔＶthをしきい値電圧Ｖth13＝０Ｖからの差とすると、ΔＶth＝Ｖth13と表すことができ、またｃgs＋ｃgdが設計値であることから定数εをε＝１＋ｃgs＋ｃgdと定義することにより電圧成分Ｖｄは下記（３５）式のように表すことができる。なお、表示領域１１０内の各トランジスタＴｒ１３の初期状態でのしきい値のばらつきもΔＶthの一部とみなせば、Ｖd0からの変化と考えてよい。
【０２０７】
【数１３】
2008250006.tif 000016
【０２０８】
この（３５）式に基づいて上記（３２）式から（３６）式が得られ、トランジスタＴｒ１３のしきい値電圧Ｖth13に依存しない電圧関係の式を導出することができる。なお、（３６）式においては、しきい値電圧Ｖth13＝０Ｖのときの有機ＥＬ素子ＯＬＥＤの発光電圧ＶoelをＶoel＝Ｖoel0とした。この（３５）式より、前記（１４）式、（１５）式が導出された。
【０２０９】
【数１４】
2008250006.tif 000017
【０２１０】
ここで、第０階調である黒表示状態において、トランジスタＴｒ１３のゲート・ソース端子間にしきい値電圧Ｖth13以上の電圧が印加されない条件（すなわち、有機ＥＬ素子ＯＬＥＤに発光駆動電流Ｉemを流さない電圧条件）を求めると、（３７）式のように表すことができる。これにより、図２２に示した無発光表示動作において、データドライバ１４０の階調電圧生成部１４３から出力される無発光表示電圧Ｖzeroを規定（決定）することができる。
−Ｖd0(0)＝Ｖzero≧ｃgdＶcce−ｃgs′Ｖshl・・・（３７）
【０２１１】
次いで、本実施形態に係るデータドライバ１４０により生成されて出力される階調指定電圧Ｖpixについて検討する。
図３２は、本実施形態に係る表示画素（画素駆動回路及び有機ＥＬ素子）における書込動作時の電圧関係を示す等価回路図である。
【０２１２】
図２８に示した各過程を経る際に発光駆動用のトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsが他の寄生容量等によってシフトする分を補償するために、書込動作期間Ｔwrt（階調指定電圧Ｖpixの印加時間）内に電圧加算部１４８が出力する階調指定電圧Ｖpixは下記の（４８）式のように設定する。
Ｖpix＝−（Ｖｄ＋Ｖds12）＝−Ｖreal−βＶth13・・・（３８）
ここでＶds12はトランジスタＴｒ１２のドレイン・ソース間電圧である。
そして、図３２に示す書込動作においてはトランジスタＴｒ１３、Ｔｒ１２のドレイン・ソース端子間に流れる書込電流Ｉwrtを各々（３９）、（４０）式のように表すことができる。
【０２１３】
【数１５】
2008250006.tif 000018
【０２１４】
また、Ｖdse12及びＶsat12は、上記（３９）式、（４０）式に基づいて下記（４１）式により定義することができる。
【０２１５】
【数１６】
2008250006.tif 000019
【０２１６】
ここで、（３９）〜（４１）式において、μFETはトランジスタの移動度であり、Ｃｉは単位面積あたりのトランジスタゲート容量であり、Ｗ12、Ｌ12は各々トランジスタＴｒ１２のチャネル幅及びチャネル長であり、Ｗ13、Ｌ13は各々トランジスタＴｒ１３のチャネル幅及びチャネル長であり、Ｖds12はトランジスタＴｒ１２のドレイン・ソース間電圧であり、Ｖth12はトランジスタＴｒ１２のしきい値電圧であり、Ｖdse13は書込時におけるトランジスタＴｒ１３の有効ドレイン・ソース間電圧であり、ｐ、ｑは薄膜トランジスタの特性に適合した固有のパラメータ（フィッティングパラメータ）である。なお、（４０）式においてトランジスタＴｒ１２のドレイン・ソース間電圧Ｖdse12を（４１）式のように定義した。（３９）、（４０）式においては、トランジスタＴｒ１２とトランジスタＴｒ１３のしきい値電圧を区別するためにそれぞれＶth12、Ｖth13と表記した。Ｖsat12は書込時におけるトランジスタＴｒ１２の有効ドレイン・ソース間電圧である。
【０２１７】
また、ｎチャネルアモルファスシリコントランジスタのしきい値電圧のシフト量は、トランジスタがオン状態になっている時間（ゲート・ソース間電圧が正電圧である時間）が長いほど大きくなる傾向があるので、トランジスタＴｒ１３は、１処理サイクル期間Ｔcyc内に占める割合が高い発光動作期間Ｔemにおいてオン状態であるためにしきい値電圧が経時的に、より正側電圧にシフトして高抵抗化しやすいのに対して、トランジスタＴｒ１２は、１処理サイクル期間Ｔcyc内に占める割合が比較的低い選択期間Ｔselのみオン状態であるので、トランジスタＴｒ１３と比べると、しきい値が経時的シフトの程度が小さい。このため、上述した階調指定電圧Ｖpixの導出方法においてはトランジスタＴｒ１２のしきい値電圧Ｖth12の変動は、トランジスタＴｒ１３のしきい値電圧Ｖth13の変動に対して無視していいほど小さいので、変動しないものとして扱っている。
【０２１８】
このように（３９）式、（４０）式は、ｑおよびｐのＴＦＴ特性フィッティングパラメータ、及びトランジスタサイズパラメータ（Ｗ13、Ｌ13、Ｗ12、Ｌ12）、トランジスタのゲート厚やアモルファスシリコンの移動度といったプロセスパラメータ、電圧設定値（Ｖsh）によって構成されている。
【０２１９】
そして、（３９）式のＩwrtと（４０）式のＩwrtが等しいという等式を数値解析的に解き、トランジスタＴｒ１２のドレイン・ソース間電圧Ｖds12を求めることにより、Ｖpix＝−Ｖd−Ｖds12から階調指定電圧Ｖpixを導出することができる。
求められた階調指定電圧Ｖpixを書込動作期間Ｔwrt内に電圧加算部１４８が出力すると、トランジスタＴｒ１３のソース（接点Ｎ１２）に−Ｖdが書き込まれることになる。このため、書込動作期間ＴwrtでのトランジスタＴｒ１３のゲート・ソース間電圧Ｖgs及びトランジスタＴｒ１３のドレイン・ソース間電圧Ｖds＝０−（−Ｖｄ）＝Ｖd0＋εΔＶthとなって、寄生容量等の影響によるシフト分を補償した駆動電流Ｉoledを発光動作期間Ｔemに流すような書込電流Ｉwrtを書込動作期間Ｔwrtに流すことができる。
【０２２０】
次に、本実施形態に係る表示装置及びその駆動方法における作用効果について具体的な実験結果を示して説明する。
図３３は、本実施形態に係る表示画素の書込動作における入力データに対するデータ電圧と階調実効電圧との関係を示す特性図である。
【０２２１】
上述したように、書込動作において発光駆動用のトランジスタＴｒ１３のゲート・ソース端子間に書込み保持される電圧成分Ｖgsにより、当該ソース端子（接点Ｎ１２）に生じる電位（−Ｖｄ）は、上記（１４）式に基づいて、データ電圧Ｖd0としきい値電圧Ｖth13の所定数γ倍とに基づいて設定（決定）される（Ｖｄ＝−Ｖd0−γＶth13）。一方、データドライバ１４０（電圧加算部１４８）において生成される階調指定電圧Ｖpixは、（１３）式に示したように、階調実効電圧Ｖrealとしきい値電圧Ｖth13の所定数β倍とに基づいて設定（決定）される（Ｖpix＝−Ｖreal−βＶth13）。
【０２２２】
上記（１４）、（１３）式において、定数γ、β及びしきい値電圧Ｖth13に依存しないデータ電圧Ｖd0と階調実効電圧Ｖrealとの関係について検証すると、図３３に示すように、データドライバ１４０の階調電圧生成部１４２により生成される階調実効電圧Ｖrealの入力データ（指定階調）に対する変化傾向に対して、表示画素ＰＩＸ（画素駆動回路ＤＣ）のトランジスタＴｒ１３のソース端子に表示データ（入力データ）に応じた電圧成分（階調電圧）を与えるためのデータ電圧Ｖd0の入力データに対する変化傾向は高階調域ほど電圧の差が大きくなる傾向を有している。具体的には、第０階調（黒表示状態）においてはデータ電圧Ｖd0と階調実効電圧ＶrealのいずれもＶzero（＝０Ｖ）であるのに対して、第２５５階調（最高輝度階調）においてはデータ電圧Ｖd0と階調実効電圧Ｖrealとが概ね１．３Ｖ以上の電圧差を生じる。この理由は、与えるＶpixが大きければ大きいほど、書込時の電流値も大きくなり、その結果トランジスタＴｒ１２のソース・ドレイン間電圧も大きくなるためである。
【０２２３】
ここで、図３３に示した検証実験においては、書込動作時の電源電圧Ｖcc（＝Ｖccw）を接地電位ＧＮＤ（＝０Ｖ）、発光動作時の電源電圧Ｖcc（＝Ｖcce）を１２Ｖ、選択信号Ｓselのハイレベル（Ｖsh）とローレベル（−Ｖsl）間の電圧差（電圧範囲）Ｖshlを２７Ｖ、発光駆動用のトランジスタＴｒ１３のチャネル幅Ｗ13を１００μｍ、トランジスタＴｒ１１及びトランジスタＴｒ１２のチャネル幅Ｗ11、Ｗ12を４０μｍ、画素サイズを１２９μｍ×１２９μｍ、画素の開口率を６０％、キャパシタ（蓄積容量）Ｃｓの静電容量を６００ｆＦ（＝０．６ｐＦ）とした場合の表示画素ＰＩＸを用いて実験を行った。
【０２２４】
図３４は、本実施形態に係る表示画素の書込動作における入力データに対する階調指定電圧としきい値電圧との関係を示す特性図である。
次いで、上記（１３）式において、定数β及びしきい値電圧Ｖth13に依存する階調指定電圧Ｖpixについて、上記図３３における場合と同一の実験条件で検証すると、図３４に示すように、データドライバ１４０の電圧加算部１４８により生成される階調指定電圧Ｖpixの入力データ（指定階調）に対する変化傾向は、定数βを一定値に設定した場合、しきい値電圧Ｖth13が大きくなるにしたがって、全階調域において階調指定電圧Ｖpixの電圧値が当該しきい値電圧Ｖth13分だけ低くなる。具体的には、定数βをβ＝１．０８に設定した場合、しきい値電圧Ｖth13を０Ｖ→１Ｖ→３Ｖと変化させると、階調指定電圧Ｖpixを規定する各しきい値電圧Ｖth13における特性線が低電圧方向に略平行移動する。なお、第０階調（黒表示状態）においてはしきい値電圧Ｖth13に関わらず階調指定電圧ＶpixはＶzero（＝０Ｖ）になる。
【０２２５】
図３５は、本実施形態に係る表示画素の発光動作における入力データ（表示データの階調値であり、ここでは最低輝度階調を”０”、最高輝度階調を”２５５”としている）に対する発光駆動電流としきい値電圧との関係を示す特性図である。
次いで、上記（１３）式に示した階調指定電圧Ｖpixをデータドライバ１４０から各表示画素ＰＩＸ（画素駆動回路ＤＣ）に印加して発光駆動用のトランジスタＴｒ１３のゲート・ソース端子間に、上記（１４）式に示すような電圧成分Ｖgs（書込電圧；０−（−Ｖｄ）＝Ｖd0＋γＶth13）を書込み保持させた場合に、発光動作時に有機ＥＬ素子ＯＬＥＤに供給される発光駆動電流Ｉemの定数γ及びトランジスタＴｒ１３のしきい値電圧Ｖth13に対する依存性について、上記図３３における場合と同一の実験条件で検証すると、図３５に示すように、定数γを略一定値に設定した場合、各階調においてしきい値電圧Ｖth13に関わらず略同等の電流値を有する発光駆動電流Ｉemが有機ＥＬ素子ＯＬＥＤに供給されることが判明した。
【０２２６】
具体的には、図３５（ａ）に示すように定数γをγ＝１．０７、しきい値電圧Ｖth13を１．０Ｖに設定した場合と、図３５（ｂ）に示すように定数γをγ＝１．０５、しきい値電圧Ｖth13を３．０Ｖに設定した場合について比較検討すると、しきい値電圧Ｖth13に関わらず略同一の特性線が得られ、かつ、表２に示すように、略全階調域で理論値に対する輝度変化（輝度差）が概ね１．３％以下に抑制されることが判明した。ここで、本出願においては、上述したように（１４）式に示した定数γに依存する電圧成分Ｖgs（書込電圧；０−（−Ｖｄ）＝Ｖd0＋γＶth13）を書込み保持することにより、各階調における理論値に対する輝度変化（輝度差）を概ね１．３％以下に抑制させる効果を、説明の都合上、便宜的に「γ効果」と表記する。
【０２２７】
【表２】
2008250006.tif 000020
【０２２８】
図３６は、本実施形態に係る表示画素の発光動作における入力データに対する発光駆動電流としきい値電圧の変動（Ｖthシフト）との関係を示す特性図である。
次いで、上記γ効果のしきい値電圧Ｖth13の変動（Ｖthシフト）に対する依存性について検証すると、図３６に示すように、定数γを一定値に設定した場合、しきい値電圧Ｖth13の変動（Ｖthシフト）幅が大きくなるほど各階調において初期のしきい値電圧Ｖth13における発光駆動電流Ｉemとの電流値の差が小さくなることが判明した。
【０２２９】
具体的には、定数γをγ＝１．１とし、図３６（ａ）、（ｂ）に示すように、しきい値電圧Ｖth13を１．０Ｖから３．０Ｖに変更設定した場合と、図３６（ａ）、（ｃ）に示すように、しきい値電圧Ｖth13を１．０Ｖから５．０Ｖに変更設定した場合における特性線を比較検討すると、しきい値電圧Ｖth13の変動（Ｖthシフト）幅が大きいほど特性線が近似して、表３に示すように、略全階調域で理論値に対する輝度変化（輝度差）が極めて小さく（概ね０．３％以下に）抑制されることが判明した。
【０２３０】
【表３】
2008250006.tif 000021
【０２３１】
ここで、本実施形態における作用効果の優位性を証明するために、発光駆動用のトランジスタＴｒ１３のゲート・ソース端子間に、上記（１４）式において定数γに依存しない電圧成分Ｖgs（書込電圧；０−（−Ｖｄ）＝Ｖd0＋Ｖth13）を書込み保持させた状態で、異なるしきい値電圧Ｖth13を設定した場合の実験結果を比較例として検討する。
図３７は、本実施形態に係るγ効果を有さない場合における入力データに対する発光駆動電流としきい値電圧との関係（比較例）を示す特性図である。
【０２３２】
具体的には、図３７（ａ）に示すように定数γ（＝１＋(Ｃgs11＋Ｃgd13)／Ｃｓ＝１＋ｃgs＋ｃgd）をγ＝１．０７、しきい値電圧Ｖth13を１．０Ｖ及び３．０Ｖに設定した場合と、図３７（ｂ）に示すように定数γをγ＝１．０５、しきい値電圧Ｖth13を１．０Ｖ及び３．０Ｖに設定した場合のいずれにおいても、各階調において定数γに関わらずトランジスタＴｒ１３のしきい値電圧Ｖth13が高いほど発光駆動電流Ｉemの電流値が小さくなる特性線が得られ、かつ、表４に示すように、略全階調域で理論値に対する輝度変化（輝度差）が１．０％以上を示し、特に、中間階調以上（図に示した２５６階調の例では１２７階調以上）で２％以上に達することが判明した。
【０２３３】
【表４】
2008250006.tif 000022
【０２３４】
本願発明者の各種検証によれば、定数γを補正しないと、各階調における理論値に対する輝度変化（輝度差）が中間階調において概ね２％以上に達すると、画像の焼き付きとして視認されるため、上記比較例のように、定数γに依存しない電圧成分Ｖgs（書込電圧Ｖｄ＝−Ｖd0−Ｖth13）を書込み保持させた場合には、表示画質の劣化を招くことになる。
【０２３５】
これに対して、本実施形態においては、（１４）式に示したように定数γに依存する電圧成分Ｖgs（書込電圧；０−（−Ｖｄ）＝Ｖd0＋γＶth13）を書込み保持させることにより、図３５、図３６及び表２、表３に示したように、各階調における理論値に対する輝度変化（輝度差）を大幅に抑制することができるので、画像の焼き付きを防止して表示画質に優れた表示装置を実現することができる。
【０２３６】
次に、上記（４１）式に示した階調指定電圧ＶpixとトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsとの関係について具体的に説明する。
図３８は、本実施形態に係る作用効果を実現するために設定される定数と入力データとの関係を示す特性図である。
【０２３７】
上述したように、（１３）、（１４）式に示した階調指定電圧ＶpixとトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsとの関係は、トランジスタＴr１３のソース端子（接点Ｎ１２）とデータラインＬｄとの間にトランジスタＴr１２のオン抵抗分の電位差が存在するため、接点Ｎ１２にトランジスタＴr１３のしきい値電圧Ｖth13のγ倍の電圧をデータ電圧Ｖd0に加算した電圧を保持させるために、階調指定電圧Ｖpixとしてしきい値電圧Ｖthのβ倍の電圧を階調実効電圧Ｖrealに加算した電圧を書き込むようにしている。
【０２３８】
上記階調指定電圧ＶpixとトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsとの関係において、Ｖpixに対してβＶth13をオフセットしたときのＶgsの変化分であるγＶth13との関係について検証すると、しきい値電圧Ｖth13が０Ｖから３Ｖに変化した場合の入力データ（指定階調）に対する定数β、γの値は、図３８に示すように階調指定電圧Ｖpixを規定する定数βが全入力データに対して一定（図中点線で表記）であるのに対して、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsを規定する定数γは入力データに対して概ね一定の傾きを有して変化する（図中実線で表記）。ここで、例えば中間階調（図３８に示した２５６階調においては１２８階調近傍）において定数γが理想値（図中２点鎖線で表記）になるようにするには、β＝１．０８のときγ＝１．０９７に設定すればよく、定数βとγを極めて近似した値に設定することができるので、実用上は定数β＝γと設定するものであってもよい。
【０２３９】
以上の検証結果に基づいて、本願発明者が種々検討した結果、発光駆動用のトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsを規定する定数γ（＝β）は１．０５以上であることが好ましく、トランジスタＴｒ１３のソース端子（接点Ｎ１２）に書込み保持される電圧成分Ｖgs（書込電圧Ｖｄ）が（１４）式に示したような電圧（−Ｖd0−γＶth13）となるような階調指定電圧Ｖpixが、入力データ（指定階調）のうち、少なくとも１つの階調で設定されていればよいという結論に達した。さらに、この場合、しきい値電圧Ｖth13の変動（Ｖthシフト）による発光駆動電流Ｉemの変化がしきい値電圧Ｖth13の変動が生じる以前の初期状態における最大電流値に対して、概ね２％以内になるように発光駆動用のトランジスタＴr１３のディメンション（すなわち、チャネル幅とチャネル長の比；Ｗ／Ｌ）及び選択信号Ｓselの電圧（Ｖsh、−Ｖsl）が設定されていることが好ましいという結論に達した。
【０２４０】
階調指定電圧Ｖpixは、トランジスタＴｒ１３のソース電位である−Ｖｄに、さらにトランジスタＴｒ１２のドレイン・ソース間電圧分を加算しなければならない。電源電圧Ｖccw−階調指定電圧Ｖpixの絶対値が大きいほど、書込動作動作時にトランジスタＴｒ１２及びトランジスタＴｒ１３のドレイン・ソース間に流れる電流の電流値が大きくなるため、Ｖpixと−Ｖｄとの差が大きくなる。ただし、トランジスタＴｒ１２のドレイン・ソース間電圧による電圧降下の影響を小さくすれば、しきい値電圧Ｖthのβ倍の効果がそのままγ効果に反映することができる。
【０２４１】
すなわち、（１４）式を満たし、しきい値電圧に依存する電圧成分γＶthが設定できれば、書込動作状態から発光動作状態に移行したときの発光駆動電流Ｉemの電流値の変動を補償できることになるが、トランジスタＴｒ１２のドレイン・ソース間電圧の影響を考慮する必要がある。
例えば、図３３に示すように、トランジスタＴｒ１２のドレイン・ソース間電圧を書込動作において最大輝度階調時、つまり、トランジスタＴｒ１２のドレイン・ソース間電圧が最大のときに１．３Ｖ程度となるようにトランジスタＴｒ１２の設計を行う。図３８は、図３３の特性図を得た画素駆動回路ＤＣにおける定数の特性図であり、最低輝度階調”０”での定数γ（≒１．０７）と最高輝度階調”２５５”での定数γ（≒１．１１）との差が充分小さく、且つ（２２）式のβに近似することができる。
【０２４２】
つまり、電源電圧Ｖccw−階調指定電圧ＶpixのうちのトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsの電圧成分Ｖd0が階調実効電圧Ｖrealとなり、階調実効電圧Ｖrealに補償電圧Ｖpth（＝βＶth13）を加算して負極性にしたものが、階調指定電圧Ｖpixとし、この書込動作時の階調指定電圧Ｖpixが（１３）式を満たすように設定されていても、トランジスタＴｒ１２のドレイン・ソース間最大電圧を適宜設定していれば、定数γをβに近似させることができ、最低輝度階調から最高輝度階調に至るまで高精度に階調表示をすることが可能となる。
【０２４３】
なお、上述した一連の作用効果の検証に適用した有機ＥＬ素子ＯＬＥＤ（画素サイズ１２９μｍ×１２９μｍ、開口率６０％）の駆動電圧に対する画素電流の変化特性（Ｖ−Ｉ特性）は、図３９に示すように駆動電圧が負電圧の領域においては比較的微小な（概ね１．０Ｅ−３μＡ〜１．０Ｅ−５μＡオーダーの）画素電流が流れ、駆動電圧が略０Ｖで画素電流が最低となり、駆動電圧が正電圧の領域においては電圧値の上昇に伴って画素電流が急峻に増加する傾向を示す。ここで、図３９は、上述した一連の作用効果の検証に適用した有機ＥＬ素子の電圧−電流特性を示す図である。
【０２４４】
図４０は、本実施形態に係る表示画素（画素駆動回路）に用いられるトランジスタのチャネル内寄生容量の電圧依存性を示す特性図である。ここでは、薄膜トランジスタＴＦＴにおける寄生容量を議論する際に一般的に参照されるMeyerの容量モデルに基づいて、ゲート・ソース間電圧Ｖgsがしきい値電圧Ｖthよりも大きい条件（Ｖgs＞Ｖth）、すなわちソース・ドレイン間でチャネルが形成されている条件での容量特性を示す。
【０２４５】
薄膜トランジスタのチャネル内寄生容量Ｃchは、大別してゲート・ソース端子間の寄生容量Ｃgs chとゲート・ドレイン端子間の寄生容量Ｃgd chからなり、ゲート・ソース間電圧Ｖgsとしきい値電圧Ｖthの差分（Ｖgs−Ｖth）に対するドレイン・ソース間電圧Ｖdsの比（電圧比；Ｖds／（Ｖgs−Ｖth））と、トランジスタのチャネル容量Ｃchに占めるゲート・ソース端子間の寄生容量Ｃgs ch又はゲート・ドレイン端子間の寄生容量Ｃgd chの比（容量比；Ｃgs ch／Ｃch、Ｃgd ch／Ｃch）との関係は、図４０に示すように電圧比が０のとき（すなわちドレイン・ソース間電圧Ｖds＝０Ｖのとき）にはソースとドレインに区別がなく、容量比Ｃgs ch／Ｃch及びＣgd ch／Ｃchは同等でありいずれも１／２を占め、電圧比が増加した状態（すなわちドレイン・ソース間電圧Ｖdsが飽和領域に達した状態）では容量比Ｃgs ch／Ｃchが概ね２／３を占め、容量比Ｃgd ch／Ｃchは０に漸近する特性を有している。
【０２４６】
以上説明したように、表示画素ＰＩＸの書込動作時に上記（４１）式に示した電圧値を有する階調指定電圧Ｖpixをデータドライバ１４０により生成してデータラインＬｄを介して印加することにより、トランジスタＴｒ１３のゲート・ソース端子間に表示データ（輝度階調値）に加えて、画素駆動回路ＤＣにおける電圧変化の影響を含めて（見越して）設定された電圧成分Ｖgsを保持させることができ、発光動作時に有機ＥＬ素子ＯＬＥＤに供給される発光駆動電流Ｉemの電流値を補償することができる。したがって、表示データに適切に対応した電流値を有する発光駆動電流Ｉemを有機ＥＬ素子ＯＬＥＤに流して表示データに応じた輝度階調で発光動作させることができるので、各表示画素における輝度階調のずれを抑制して、表示品質に優れた表示装置を実現することができる。
【０２４７】
＜駆動方法の具体例＞
次に、図９に示したような表示領域１１０を備えた表示装置１００に特有の駆動方法について具体的に説明する。
本実施形態に係る表示装置（図９）においては、表示領域１１０に配列された複数の表示画素ＰＩＸを、表示領域１１０の上方領域と下方領域からなる２組にグループ分けして、各グループごとに分岐した個別の電源電圧ラインＬｖ１、Ｌｖ２を介して独立した電源電圧Ｖccを印加するようにしているので、各グループに含まれる複数行の表示画素ＰＩＸを一斉に発光動作させることができる。
【０２４８】
図４１は、本実施形態に係る表示領域を備えた表示装置における駆動方法の一具体例を模式的に示した動作タイミング図である。なお、図４１においては、説明の都合上、便宜的に表示領域に１２行（ｎ＝１２；第１行〜第１２行）の表示画素が配列され、１〜６行目（上述した上方領域に対応する）及び７〜１２行目（上述した下方領域に対応する）の表示画素を各々一組として２組にグループ分けされている場合の動作タイミング図を示す。
【０２４９】
本実施形態に係る表示装置１００における駆動方法は、例えば図４１に示すように、まず、表示領域１１０に画像情報を表示するための表示駆動動作（図１６に示した表示駆動期間）に先立って、表示領域１１０に配列された各表示画素ＰＩＸに設けられた画素駆動回路ＤＣにおいて有機ＥＬ素子（発光素子）ＯＬＥＤの発光状態を制御する発光駆動用のトランジスタＴｒ１３のしきい値電圧Ｖth13（又は、当該しきい値電圧Ｖth13に対応する電圧成分）を検出するしきい値電圧検出動作（しきい値電圧検出期間Ｔdec）を実行し、その後、１フレーム期間Ｔfr（約１６．７ｍsec）内に、表示領域１１０の各行ごとの表示画素ＰＩＸ（画素駆動回路ＤＣ）に、上記トランジスタＴｒ１３のしきい値電圧Ｖth13を所定数β倍した補償電圧Ｖpthと表示データに応じた階調実効電圧Ｖrealからなる階調指定電圧Ｖpixに応じた電圧成分Ｖgsを保持させ（表示データを書き込み）、予めグループ分けした１〜６行目又は７〜１２行目の表示画素ＰＩＸ（有機ＥＬ素子ＯＬＥＤ）に対して上記書込動作が終了したタイミングで、当該グループに含まれる全表示画素ＰＩＸを表示データに応じた輝度階調で一斉に発光動作させる処理を、各グループごとに順次（図９に示した表示装置１００においては交互に）繰り返すことにより、表示領域１１０一画面分の画像情報を表示する。
【０２５０】
ここで、しきい値電圧検出動作（しきい値電圧検出期間Ｔdec）は、上述した実施形態と同様に、表示領域１１０の各行ごとの表示画素ＰＩＸ（発光駆動回路ＤＣ）に対して、所定の検出用電圧Ｖpvを印加する電圧印加動作（電圧印加期間Ｔpv）と、該検出用電圧Ｖpvに基づく電圧成分を各トランジスタＴｒ１３の当該検出時点でのしきい値電圧Ｖth13に収束させる電圧収束動作（電圧収束期間Ｔcv）と、各表示画素ＰＩＸにおける電圧収束後のしきい値電圧Ｖth13を測定して（読み取り）、各表示画素ＰＩＸごとにしきい値検出データとして記憶する電圧読取動作（電圧読取期間Ｔrv）と、からなる一連の駆動制御を、各行ごとに所定のタイミングで順次実行する。
【０２５１】
具体的には、図４１に示すように、表示領域１１０の１〜６行目の表示画素ＰＩＸからなるグループにおいて、当該グループの表示画素ＰＩＸに共通に接続された第１電源電圧ラインＬｖ１を介して低電位の電源電圧Ｖcc（＝Ｖccw）を印加した状態で、１行目の表示画素ＰＩＸから順に、上記しきい値電圧検出動作（電圧印加動作、電圧収束動作、電圧読取動作）を各行について繰り返し実行し、次いで、７〜１２行目の表示画素ＰＩＸからなるグループにおいて、当該グループの表示画素ＰＩＸに共通に接続された第２電源電圧ラインＬｖ２を介して低電位の電源電圧Ｖcc（＝Ｖccw）を印加した状態で、７行目の表示画素ＰＩＸから順に、上記しきい値電圧検出動作を各行について繰り返し実行する。これにより、各行の表示画素ＰＩＸについて、画素駆動回路ＤＣに設けられた発光駆動用のトランジスタＴｒ１３のしきい値電圧Ｖth13に対応したしきい値検出データが取得されてフレームメモリ１４７に記憶される。
【０２５２】
ここで、図４１に示したタイミングチャートにおいて、しきい値電圧検出期間Ｔdecの各行の斜線で示したハッチング部分は、各々、上述した実施形態に示した電圧印加動作、電圧収束動作及び電圧読取動作からなる一連のしきい値電圧検出動作を表しており、各行ごとのしきい値電圧検出動作が時間的に重ならないように、タイミングをずらして順次実行される。
【０２５３】
次いで、表示駆動動作（表示駆動期間Ｔcyc）についても、上述した実施形態と同様に、１フレーム期間Ｔfr内に、表示領域１１０の各行ごとの表示画素ＰＩＸ（発光駆動回路ＤＣ）に対して、上記しきい値電圧検出動作により各表示画素ＰＩＸ（画素駆動回路ＤＣ）のトランジスタＴｒ１３について検出され、記憶されたしきい値検出データに基づいて、各表示画素ＰＩＸごとにしきい値電圧Ｖth13の所定数β倍となる補償電圧Ｖpthを生成し、当該補償電圧Ｖpthと表示データに応じた階調実効電圧Ｖrealとに基づく電圧成分、例えば、補償電圧Ｖpthと階調実効電圧Ｖrealとの総和となる電圧成分（階調指定電圧Ｖpix、Ｖpix(0)）を書き込む書込動作（書込動作期間Ｔwrt）と、当該書き込まれた電圧成分を保持する保持動作（保持動作期間Ｔhld）と、所定のタイミングで上記表示データ（階調実効電圧）に応じた輝度階調で各表示画素ＰＩＸ（有機ＥＬ素子ＯＬＥＤ）を発光させる発光動作（発光動作期間Ｔem）と、からなる一連の駆動制御を、各行ごとに所定のタイミングで順次実行する。
【０２５４】
具体的には、図４１に示すように、表示領域１１０の１〜６行目の表示画素ＰＩＸからなるグループにおいて、当該グループの表示画素ＰＩＸに共通に接続された第１電源電圧ラインＬｖ１を介して低電位の電源電圧Ｖcc（＝Ｖccw）を印加した状態で、１行目の表示画素ＰＩＸから順に、補償電圧Ｖpth＝βＶth13と階調実効電圧Ｖrealとを加算して生成された階調指定電圧Ｖpixを書き込む書込動作、及び、書込動作が終了した行の表示画素ＰＩＸについて、階調指定電圧Ｖpixに対応した電圧成分Ｖgsを保持する保持動作を各行について繰り返し実行する。
【０２５５】
そして、６行目の表示画素ＰＩＸについて書込動作が終了したタイミングで、当該グループの第１電源電圧ラインＬｖ１を介して高電位の電源電圧Ｖcc（＝Ｖcce）を印加することにより、各表示画素ＰＩＸに書き込まれた階調指定電圧Ｖpixに基づいて表示データに応じた輝度階調で、当該グループの６行分の表示画素ＰＩＸを一斉に発光動作させる。この発光動作は、１行目の表示画素ＰＩＸに対して、次の表示駆動動作（書込動作）が開始されるタイミングまで継続される（１〜６行目の発光動作期間Ｔem）。なお、この駆動方法においては、当該グループの最終行となる６行目の表示画素ＰＩＸは書込動作後に保持動作に移行することなく（保持動作期間Ｔhldを有することなく）、発光動作が行われる。
【０２５６】
ここで、図４１に示したタイミングチャートにおいて、表示駆動期間Ｔcycの各行のクロスメッシュで示したハッチング部分は、各々、上述した実施形態に示した表示データの書込動作を表しており、特に、本実施形態においては、各行ごとの書込動作が時間的に重ならないようにタイミングをずらして順次実行され、各行の表示駆動動作のうち、発光動作のみが各行間で相互に時間的に重なるように（同一のタイミングで）実行される。
【０２５７】
また、上記１〜６行目の表示画素ＰＩＸについて書込動作が終了したタイミング（又は、１〜６行目の表示画素ＰＩＸについて発光動作が開始されたタイミング）で、７〜１２行目の表示画素ＰＩＸからなるグループにおいて、当該グループの表示画素ＰＩＸに共通に接続された第２電源電圧ラインＬｖ２を介して低電位の電源電圧Ｖcc（＝Ｖccw）を印加した状態で、７行目の表示画素ＰＩＸから順に、補償電圧Ｖpth＝βＶth13と階調実効電圧Ｖrealとを加算して生成された階調指定電圧Ｖpixを書き込む書込動作、及び、書込動作が終了した行の表示画素ＰＩＸについて、階調指定電圧Ｖpixに対応した電圧成分Ｖgsを保持する保持動作を各行について繰り返し実行する。
【０２５８】
そして、１２行目の表示画素ＰＩＸについて書込動作が終了したタイミングで、当該グループの第２電源電圧ラインＬｖ２を介して高電位の電源電圧Ｖcc（＝Ｖcce）を印加することにより、各表示画素ＰＩＸに書き込まれた階調指定電圧Ｖpixに基づいて表示データに応じた輝度階調で、当該グループの６行分の表示画素ＰＩＸを一斉に発光動作させる。この発光動作は、６行目の表示画素ＰＩＸに対して、次の表示駆動動作（書込動作）が開始されるタイミングまで継続される（７〜１２行目の発光動作期間Ｔem）。
【０２５９】
このように、表示領域１１０にマトリクス状に配列された表示画素ＰＩＸについて、各行の表示画素ＰＩＸごとに予めしきい値電圧検出動作を実行して表示画素ＰＩＸごとにしきい値検出データを取得した後、各行の表示画素ＰＩＸごとに書込動作及び保持動作からなる連続する処理を順次実行し、予め設定された各グループについて、当該グループに含まれる全ての行の表示画素ＰＩＸへの書込動作が終了した時点で、当該グループの全ての表示画素ＰＩＸを一斉に発光動作させるように駆動制御される。
【０２６０】
このような表示装置の駆動方法においては、発光動作期間Ｔemの前において、同一グループ内の各行の表示画素に書込動作（及び保持動作）を実行する期間中、当該グループ内の全ての表示画素（発光素子）の発光動作が行われず、無発光状態（黒表示状態）に設定される。
【０２６１】
すなわち、図４１に示した動作タイミング図においては、表示領域１１０を構成する１２行の表示画素ＰＩＸを、２組にグループ分けして、各グループごとに異なるタイミングで一斉に発光動作を実行するように制御されるので、１フレーム期間Ｔfrにおける上記無発光動作による黒表示期間の比率（黒挿入率）を５０％に設定することができる。ここで、人間の視覚において、動画像をボケやにじみがなく鮮明に視認するためには、一般に、概ね３０％以上の黒挿入率を有していることが目安になるので、本駆動方法によれば、比較的良好な表示画質を有する表示装置を実現することができる。
【０２６２】
なお、図９に示した表示装置１００に適用される表示領域１１０においては、複数の表示画素ＰＩＸを連続する行ごと（表示領域１１０の上方領域と下方領域）に２組にグループ分けした場合について示したが、本発明はこれに限定されるものではなく、偶数行と奇数行のように連続しない行同士でグループ分けするものであってもよい。また、表示領域１１０に配列された複数の表示画素ＰＩＸを３組や４組等、任意の組数にグループ分けするものであってもよく、これによれば、グループ分けされた組数に応じて発光時間及び黒表示期間（黒表示状態）を任意に設定することができ、表示画質の改善を図ることができる。具体的には、３組にグループ分けした場合にあっては、黒挿入率を概ね３３％に設定することができ、４組にグループ分けした場合にあっては、黒挿入率を概ね２５％に設定することができる。
【０２６３】
また、表示領域１１０に配列された複数の表示画素ＰＩＸを、上記のようにグループ分けすることなく、各行ごとに個別に電源電圧ラインを配設（接続）して、異なるタイミングで電源電圧Ｖccを独立して印加することにより、表示画素ＰＩＸを各行ごとに発光動作させるものであってもよい。これによれば、行単位で上述した表示駆動動作が実行されるので、書込動作の終了した行から順に任意のタイミングで発光動作を行うことができる。また、他の形態として表示領域１１０に配列された一画面分の全ての表示画素ＰＩＸに対して、一斉に共通の電源電圧Ｖccを印加することにより、表示領域１１０一画面分の全ての表示画素ＰＩＸを一斉に発光動作させるものであってもよい。
【図面の簡単な説明】
【０２６４】
【図１】本発明に係る表示装置に適用される表示画素の要部構成を示す等価回路図である。
【図２】本発明に係る表示装置に適用される表示画素の制御動作を示す信号波形図である。
【図３】表示画素の書込動作時における動作状態を示す概略説明図である。
【図４】表示画素の書込動作時における駆動トランジスタの動作特性を示す特性図、及び、有機ＥＬ素子の駆動電流と駆動電圧の関係を示す特性図である。
【図５】表示画素の保持動作時における動作状態を示す概略説明図である。
【図６】表示画素の保持動作時における駆動トランジスタの動作特性を示す特性図である。
【図７】表示画素の発光動作時における動作状態を示す概略説明である。
【図８】表示画素の発光動作時における駆動トランジスタの動作特性を示す特性図、及び、有機ＥＬ素子の負荷特性を示す特性図である。
【図９】本発明に係る表示装置の一実施形態を示す概略構成図である。
【図１０】本実施形態に係る表示装置に適用可能なデータドライバ及び表示画素の一例を示す要部構成図である。
【図１１】本実施形態に係る表示装置における駆動方法に適用されるしきい値電圧検出動作の一例を示すタイミングチャートである。
【図１２】本実施形態に係る表示装置における駆動方法に適用される電圧印加動作を示す概念図である。
【図１３】本実施形態に係る表示装置における駆動方法に適用される電圧収束動作を示す概念図である。
【図１４】本実施形態に係る表示装置における駆動方法に適用される電圧読取動作を示す概念図である。
【図１５】ｎチャネル型のトランジスタにおいて、ゲート・ソース間電圧を所定の条件に設定し、ドレイン・ソース間電圧を変調した際のドレイン・ソース間電流特性の一例を表した図である。
【図１６】本実施形態に係る表示駆動装置において階調表示動作を行う場合の駆動方法を示すタイミングチャートである。
【図１７】本実施形態に係る駆動方法（階調表示動作）において書込動作を示す概念図である。
【図１８】本実施形態に係る駆動方法（階調表示動作）において保持動作を示す概念図である。
【図１９】本実施形態に係る駆動方法（階調表示動作）において発光動作を示す概念図である。
【図２０】本実施形態に係る表示駆動装置の他の構成例を示す要部構成図である。
【図２１】本実施形態に係る表示駆動装置において無発光表示動作を行う場合の駆動方法の一例を示すタイミングチャートである。
【図２２】本実施形態に係る駆動方法（無発光表示動作）における書込動作を示す概念図である。
【図２３】本実施形態に係る駆動方法（無発光表示動作）における無発光動作を示す概念図である。
【図２４】本実施形態に係る画素駆動回路に寄生する容量成分を示す等価回路図である。
【図２５】本実施形態に係る画素駆動回路に寄生する容量成分と、表示画素における書込動作時と発光動作時における電圧関係の変化を示す等価回路図である。
【図２６】本実施形態に係る表示装置の駆動方法の検証に適用される電荷量不変の法則を説明するための簡易モデル回路である。
【図２７】本実施形態に係る表示装置の駆動方法の検証に適用される表示画素内の電荷保持状態を説明するためのモデル回路である。
【図２８】本実施形態に係る表示画素における書込動作から発光動作に至る各過程を示す概略フローチャートである。
【図２９】本実施形態に係る表示画素における選択過程及び非選択状態切り換え過程の電圧関係の変化を示す等価回路図である。
【図３０】本実施形態に係る表示画素における非選択状態保持過程の電圧関係の変化を示す等価回路図である。
【図３１】本実施形態に係る表示画素における非選択状態保持過程、電源電圧切り換え過程及び発光過程の電圧関係の変化を示す等価回路図である。
【図３２】本実施形態に係る表示画素における書込動作時の電圧関係を示す等価回路図である。
【図３３】本実施形態に係る表示画素の書込動作における入力データに対するデータ電圧と階調実効電圧との関係を示す特性図である。
【図３４】本実施形態に係る表示画素の書込動作における入力データに対する階調指定電圧としきい値電圧との関係を示す特性図である。
【図３５】本実施形態に係る表示画素の発光動作における入力データに対する発光駆動電流としきい値電圧との関係を示す特性図である。
【図３６】本実施形態に係る表示画素の発光動作における入力データに対する発光駆動電流としきい値電圧の変動（Ｖthシフト）との関係を示す特性図である。
【図３７】本実施形態に係るγ効果を有さない場合における入力データに対する発光駆動電流としきい値電圧との関係（比較例）を示す特性図である。
【図３８】本実施形態に係る作用効果を実現するために設定される定数と入力データとの関係を示す特性図である。
【図３９】本実施形態に係る一連の作用効果の検証に適用した有機ＥＬ素子の電圧−電流特性を示す図である。
【図４０】本実施形態に係る表示画素（画素駆動回路）に用いられるトランジスタのチャネル内寄生容量の電圧依存性を示す特性図である。
【図４１】本実施形態に係る表示領域を備えた表示装置における駆動方法の一具体例を模式的に示した動作タイミング図である。
【符号の説明】
【０２６５】
ＰＩＸ      表示画素
ＤＣ        画素駆動回路
Ｌｓ        選択ライン
Ｌｄ        データライン
Ｌｖ        電源電圧ライン
Ｔｒ１１〜Ｔｒ１３      トランジスタ
Ｃｓ        キャパシタ
ＯＬＥＤ    有機ＥＬ素子
１００      表示装置
１１０      表示領域
１２０      選択ドライバ
１３０      電源ドライバ
１４０      データドライバ
１４１      シフトレジスタ・データレジスタ部
１４２      表示データラッチ部
１４３      階調電圧生成部
１４４      検出電圧ＡＤＣ
１４５      補償電圧ＤＡＣ
１４６      しきい値データラッチ部
１４７      フレームメモリ
１４８      電圧加算部
１４９      データライン入出力切換部
１５０      システムコントローラ
１６０      表示信号生成回路
【図１】
2008250006.tif 000023
【図２】
2008250006.tif 000024
【図３】
2008250006.tif 000025
【図４】
2008250006.tif 000026
【図５】
2008250006.tif 000027
【図６】
2008250006.tif 000028
【図７】
2008250006.tif 000029
【図８】
2008250006.tif 000030
【図９】
2008250006.tif 000031
【図１０】
2008250006.tif 000032
【図１１】
2008250006.tif 000033
【図１２】
2008250006.tif 000034
【図１３】
2008250006.tif 000035
【図１４】
2008250006.tif 000036
【図１５】
2008250006.tif 000037
【図１６】
2008250006.tif 000038
【図１７】
2008250006.tif 000039
【図１８】
2008250006.tif 000040
【図１９】
2008250006.tif 000041
【図２０】
2008250006.tif 000042
【図２１】
2008250006.tif 000043
【図２２】
2008250006.tif 000044
【図２３】
2008250006.tif 000045
【図２４】
2008250006.tif 000046
【図２５】
2008250006.tif 000047
【図２６】
2008250006.tif 000048
【図２７】
2008250006.tif 000049
【図２８】
2008250006.tif 000050
【図２９】
2008250006.tif 000051
【図３０】
2008250006.tif 000052
【図３１】
2008250006.tif 000053
【図３２】
2008250006.tif 000054
【図３３】
2008250006.tif 000055
【図３４】
2008250006.tif 000056
【図３５】
2008250006.tif 000057
【図３６】
2008250006.tif 000058
【図３７】
2008250006.tif 000059
【図３８】
2008250006.tif 000060
【図３９】
2008250006.tif 000061
【図４０】
2008250006.tif 000062
【図４１】
2008250006.tif 000063