(57)【要約】【課題】  負荷デバイスへの電源電圧レベルをトリガ信号に応じて可変制御する電源制御回路を、仕様変更が繁雑なソフトウェア構成ではなく、ハードウェア構成とし、かつ誤動作を防止する構成とすること。【解決手段】  トリガ信号５を、初段インバータのＰＮＰトランジスタ１２に供給してレベル反転し、この出力レベルを次段インバータのＮＰＮトランジスタ１４に供給して更にレベル反転する。この出力をＰチヤネルＦＥＴ６のオンオフ制御信号とする。初段インバータの電源はトリガ信号５のハイレベルと同等の電圧とし、次段インバータの電源は電源１の電源電圧とする。これにより、トリガ信号５のレベルが、ＦＥＴ６のオンオフ制御をなすに十分なレベルに確実に変換される。【選択図】      図１
2008147723.tif 000002
【特許請求の範囲】
【請求項１】
トリガ信号のレベルに応じてスイッチ素子をオンオフ制御して電源電圧レベルを可変する電源レベル制御回路であって、前記トリガ信号のレベルを変換して前記スイッチ素子のオンオフ制御信号とするレベル変換手段を含むことを特徴とする電源レベル制御回路。
【請求項２】
前記トリガ信号は２値レベルであり、前記レベル変換手段は、前記２値レベルの各々を、前記スイッチ素子がオンオフするに十分なレベルにそれぞれ変換することを特徴とする請求項１記載の電源レベル制御回路。
【請求項３】
前記レベル変換手段は、前記トリガ信号を入力とするレベル反転回路であることを特徴とする請求項１または２記載の電源レベル制御回路。
【請求項４】
前記スイッチ素子はＦＥＴであり、前記レベル反転回路はバイホーラトランジスタ（またはＦＥＴ）からなることを特徴とする請求項３記載の電源レベル制御回路。
【請求項５】
前記スイッチ素子はＰチャネルＦＥＴであり、前記レベル反転回路は、ＰＮＰトランジスタ（またはＰチヤネルＦＥＴ）による第一インバータと、ＮＰＮトランジスタ（またはＮチヤネルＦＥＴ）による第二インバータとの二段構成であることを特徴とする請求項４記載の電源レベル制御回路。
【請求項６】
前記第一インバータの電源レベルは前記トリガ信号の一つのレベルに等しく、前記第二インバータの電源レベルは前記電源電圧に等しいことを特徴とする請求項５記載の電源レベル制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源レベル制御回路に関し、特にトリガ信号のレベルに応じてスイッチ素子をオンオフ制御して電源電圧レベルを可変する電源レベル制御回路に関するものである。
【背景技術】
【０００２】
電子機器の負荷デバイスに対する動作電源の供給方式としては、一般に、図３に示す如く、負荷デバイス２に対して、電源１から直接に電源電圧が供給される。一方、ある信号をトリガとして、負荷デバイスへの供給電源電圧のレベルを制御することが必要になる場合がある。この様な場合には、一般に、図４に示すような回路方式が用いられる。
【０００３】
図４を参照すると、電源１と負荷デバイス２との間に、抵抗３とスイッチ４との並列回路を設け、トリガ信号５により、スイッチ４を制御するようになっている。すなわち、トリガ信号があるレベル（例えば、ローレベル）の場合には、スイッチ４を図示の如くオン状態としておき、電源１の電源電圧をそのまま負荷デバイス２へ供給する。一方、トリガ信号が他のレベル（例えば、ハイレベル）に遷移すると、スイッチ４をオフ状態に制御して、電源１の電源電圧を、抵抗３を介して負荷デバイス２へ供給するのである。
【０００４】
こうすることにより、トリガ信号５がローレベルからハイレベルに遷移することに応答して、負荷デバイス２には、通常の電源電圧レベルから抵抗３によりレベル低下した電源電圧が印加されることになる。この様な電源電圧のレベル制御が必要な場合の例としては、携帯電話機に代表される携帯端末において、マイク駆動電圧をトリガとして、キー操作部のキーバックライトの電源電圧レベルを低下させることにより、当該キーバックライトの輝度を低くして、マイク使用時にはキーバックライトを暗くし、結果としてマイク使用時における消費電流の削減をなすような場合があげられる。
【０００５】
図４に示したように、あるトリガ信号のレベルに応じて、スイッチのオンオフ状態を制御して、電源電圧のレベルを抵抗減衰の有無に置換える電源供給方式では、スイッチ４の制御をソフトウェアで行う場合もあるが、ソフトウェア仕様の煩雑化の問題があり、また、仕様変更の際に作業労力が大きくなるという問題がある。そこで、ハードウェア制御とすることにより、仕様変更の際の作業労力が軽減されることになる。
【０００６】
図５は、このようなハードウェア制御の場合の回路例を示す図である。図５を参照すると、電源１と負荷デバイス２との間の抵抗３の両端に並列にＰチャネルＦＥＴ６を設け、このＦＥＴ６をアンドゲート８の出力により制御するようになっている。このアンドゲート８の一入力は電源１の電源電圧であり、その他入力はトリガ信号５となっている。なお、ＦＥＴ６のソース（Ｓ）とゲートとの間には、抵抗７が接続されている。
【０００７】
図６は、この図５の回路の動作を示す各部動作波形を示しており、図６を参照して本回路の動作を説明する。トリガ信号５がローレベル、ハイレベルの場合の回路動作を説明するが、ここでは、便宜上、トリガ信号のレベルがアンドゲート８のハイレベル入力の閾値を上回るレベルを、「トリガ信号のハイレベル」と定義し、アンドゲート８のローレベル入力の範囲内であるレベルを「トリガ信号のローレベル」と定義する。
【０００８】
トリガ信号がローレベルの場合（時刻ｔ０）、アンドゲート８の出力はローレベルとなり、よってＰチャネルＦＥＴ６のソース・ゲート間の電位差が大きくなって、ＦＥＴ６はオンとなって、ソース・ドレイン（Ｄ）間が導通する。そのために、電源１の電源電圧は抵抗３を通ることなく、負荷デバイス２へ供給されるので、図３の構成の場合と同一となる。
【０００９】
一方、トリガ信号５がハイレベルに遷移すると（時刻ｔ１）、アンドゲート８の出力はハイレベルとなり、よってＰチャネルＦＥＴ６のソース・ゲート間電位差がほぼ零となって、ＦＥＴ６はオフとなり、ソース・ドレイン間は絶縁状態となる。そのために、電源１の電源電圧は抵抗３を介して負荷デバイス２へ供給されることになる。その結果、電源電圧は抵抗３により減衰されて、負荷デバイス２への電圧は、トリガ信号５がローレベルのときよりも低い電圧となる。
【００１０】
なお、トリガ信号５がハイレベルのときに、アンドゲート８の出力レベルは、ＰチャネルＦＥＴ６のソース電圧と同電位になるが、アンドゲート８の出力特性によっては、同電位にならないケースもある。すると、ＰチャネルＦＥＴ６のソース・ゲート間に電位差が発生し、ソース・ドレイン間が絶縁されず、電源１の電源電圧が抵抗３を通らないようになって、負荷デバイス２への電源電圧が設計通りに低下しないことになる。その対策として、抵抗７をＦＥＴ６のソース・ゲート間に挿入して、ゲート電位の補完を行って、動作保証を行っているのである。
【００１１】
なお、ＦＥＴ素子をスイッチとして用いた技術として、特許文献１，２などがある。
【特許文献１】実開平６−２９２３１号公報
【特許文献２】特開平１１−１６３６７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図５に示したような回路構成では、電源１の電源電圧とトリガ信号５とに電位差があると、正常に動作しないという問題がある。すなわち、電源電圧レベルとトリガ信号の電圧レベルとが大きく異なる場合に、トリガ信号がハイレベルとなっている場合であっても、アンドゲート８のハイレベルの入力閾値を上回らず、その結果、アンドゲート８の出力が変化せず、結果として、回動が動作しない場合がある。
【００１３】
本発明の目的は、負荷デバイスへ供給する電源電圧のレベルをトリガ信号に応じて変化制御するに際して、仕様変更にも柔軟に対応できるハードウェア構成とした場合にも、正常な動作を確保して信頼性を向上可能な電源電圧制御回路を提供することである。
【課題を解決するための手段】
【００１４】
本発明による電源レベル制御回路は、トリガ信号のレベルに応じてスイッチ素子をオンオフ制御して電源電圧レベルを可変する電源レベル制御回路であって、前記トリガ信号のレベルを変換して前記スイッチ素子のオンオフ制御信号とするレベル変換手段を含むことを特徴とする。
【００１５】
そして、前記トリガ信号は２値レベルであり、前記レベル変換手段は、前記２値レベルの各々を、前記スイッチ素子がオンオフするに十分なレベルにそれぞれ変換することを特徴とする。また、前記レベル変換手段は、前記トリガ信号を入力とするレベル反転回路であることを特徴とする。
【００１６】
また、前記スイッチ素子はＦＥＴであり、前記レベル反転回路はバイホーラトランジスタ（またはＦＥＴ）からなることを特徴とする。そして、前記スイッチ素子はＰチャネルＦＥＴであり、前記レベル反転回路は、ＰＮＰトランジスタ（またはＰチヤネルＦＥＴ）による第一インバータとＮＰＮトランジスタ（またはＮチヤネルＦＥＴ）による第二インバータとの二段構成であることを特徴とする。
【００１７】
また、前記第一インバータの電源レベルは前記トリガ信号の一つのレベルに等しく、前記第二インバータの電源レベルは前記電源電圧に等しいことを特徴とする。
【発明の効果】
【００１８】
本発明によれば、電源電圧レベルとトリガ信号レベルとが大きく異なっても、正常動作を確保できるようにして、負荷デバイスへの電源電圧レベルの切替制御をハードウェア構成とすることができるという効果がある。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施例について図面を用いて説明する。図１は本発明の実施例の回路図であり、図５と同等部分は同一符号により示している。図１を参照すると、電源１と負荷デバイス２との間の抵抗３の両端に並列にＰチャネルＦＥＴ６を設け、このＦＥＴ６をＮＰＮトランジスタ１４により制御するようになっている。このトランジスタ１４のコレクタ出力がＦＥＴ６のゲート入力となっており、そのベース入力にはＰＮＰトランジスタ１２のコレクタ出力が接続されている。
【００２０】
なお、トランジスタ１４のベース・エミッタ間には、抵抗１３が設けられており、トランジスタ１４のエミッタは接地されている。トランジスタ１２のベースには、トリガ信号５が入力されており、このトランジスタ１２のエミッタには、正電圧１１が印加されている。また、ＦＥＴ６のソース・ゲート間には、抵抗７が設けられていることは、図５の例と同じである。
【００２１】
図２は図１の回路の動作を説明するための各部波形図である。先ず、トリガ信号５がローレベルの場合（時刻ｔ０）、ＰＮＰトランジスタ１２のエミッタとベースとの間に電位差が生じるために、このトランジスタ１２はオンとなり導通する。そのために、ＮＰＮトランジスタ１４のベースには、電圧１１が印加されることになる。なお、この電圧１１のレベルは、トリガ信号５のハイレベルと同一の電源であるものとする。
【００２２】
このとき、トランジスタ１４のベース・エミッタ間に電位差が生じるので、トランジスタ１４はオンとなる。その際、ＰチャネルＦＥＴ６のゲートは、このトランジスタ１４を介して接地されるので、ＦＥＴ６のゲートにはローレベルが印加されることになる。従って、ＦＥＴ６のゲート・ソース間に電位差が生じて、ＦＥＴ６がオンとなり、電源１の電源電圧はこのＦＥＴ６を介して減衰することなく負荷デバイス２へ供給される。
【００２３】
一方、トリガ信号５がハイレベルになると（時刻ｔ１）、ＰＮＰトランジスタ１２のベース・エミッタ間には電位差が生じなくなるために、このトランジスタ１２はオフとなる。従って、ＮＰＮトランジスタ１４のベース電位は抵抗１３を介して接地となるので、このトランジスタ１４はオフとなる。その結果、ＰチャネルＦＥＴ６は、ゲート・ソース間電位差がゼロとなって、オフとなり、電源１の電源電圧は抵抗３を介して減衰を受けつつ負荷デバイス２へ供給される。よって、負荷デバイス２の電源電圧レベルは、トリガ信号５がローレベルの場合よりも低いものとなるのである。
【００２４】
この様に、本発明では、図５の従来のように電源電圧とトリガ信号とのアンド論理によるＦＥＴ６のオンオフ制御を行うものではなく、トリガ信号５のレベルを、電圧１１、ＰＮＰトランジスタ１２、ＮＰＮトランジスタ１４による２段のレベル反転（インバータ）により変換して、ＦＥＴ６のオンオフ制御を行うようにしているので、電源電圧とトリガ信号とのレベル差が大きくなっても、誤動作はなくなる。
【００２５】
上記実施例においては、トリガ信号５のレベル変換用として、ＰＮＰ及びＮＰＮトランジスタ１２，１４を用いたが、Ｐチャネル及びＮチャネルＦＥＴを用いても同様に構成できることは勿論である。また、携帯端末の負荷デバイスへの電源供給に用いる他、広く、一般の電子機器にも適用できることは明らかである。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施例の回路図である。
【図２】図１の回路の動作波形図である。
【図３】一般的な電源供給方式を説明する図である。
【図４】電源電圧切替制御方式の一般的な図である。
【図５】従来例を示す回路図である。
【図６】図５の回路の動作を示す波形図である。
【符号の説明】
【００２７】
１  電源
２  負荷デバイス
３，７，１３  抵抗
５  トリガ信号
６  ＰチャネルＦＥＴ
１２  ＰＮＰトランジスタ
１４  ＮＰＮトランジスタ
【図１】
2008147723.tif 000003
【図２】
2008147723.tif 000004
【図３】
2008147723.tif 000005
【図４】
2008147723.tif 000006
【図５】
2008147723.tif 000007
【図６】
2008147723.tif 000008