(57)【要約】  【課題】フィンガ数の多い細いパルスを発生しようとすると回路が複雑になってしまう。また論理回路の動作の遷移時間程度に細いパルスを発生しようとするときに論理回路が誤動作し細いスパイク状のノイズが発生しやすい。簡単な回路でこのようなノイズを排除し、安定で誤動作のない短パルスの発生回路を実現させる。【解決手段】遅延回路を複数段リング状に接続して構成されるリング発振回路と、前記リング発振回路の各段の出力を論理合成し前記リング発振回路の発振周期よりも短いパルス列を発生する論理回路によって構成され、前記遅延回路の少なくとも１つに外部からの制御信号によって該遅延回路の活性／非活性を切り替える切替手段を備えることによって構成する。【選択図】図５
2008054079.tif 000002
【特許請求の範囲】
【請求項１】
遅延回路を複数段リング状に接続して構成されるリング発振回路と、前記リング発振回路の各段の出力を論理合成し前記リング発振回路の発振周期よりも短いパルス列を発生する論理回路とを含んで構成され、前記遅延回路の少なくとも１つは外部からの制御信号によって該遅延回路の活性／非活性を切り替える切替手段を備えていることを特徴とするパルス発生回路。
【請求項２】
前記論理回路は、前記遅延回路各段の遅延量に相当するパルス幅のパルスを発生する論理積回路と、前記論理積回路出力の論理和を得る論理和回路とを含んで構成されることを特徴とする請求項１に記載のパルス発生回路。
【請求項３】
前記論理回路は、前記リング発振回路の各段出力の排他的論理和を得る排他的論理和回路によって構成されることを特徴とする請求項１に記載のパルス発生回路。
【請求項４】
前記論理回路は前記リング発振回路の各段の入出力がともに偽のとき第１の電位に、ともに真のとき第２の電位レベルに接続するスイッチ手段を含んで構成されることを特徴とする請求項１に記載のパルス発生回路。
【請求項５】
前記遅延回路はすべて該回路を外部からの制御信号によって該遅延回路の活性／非活性を切り替える切替手段を有し、そのうちの少なくとも一の遅延回路の前記論理回路手段は前記遅延回路が常に活性になるように設定されていることを特徴とする請求項１乃至４の何れか一項に記載のパルス発生回路。
【請求項６】
外部からの制御信号によって該遅延回路の活性／非活性を切り替える切替手段を有する遅延回路を複数段リング状に接続して構成されるリング発振回路と、前記リング発振回路の各段の出力を論理合成し前記リング発振回路の発振周期よりも短いパルス列を発生する第１の論理回路と、前記リング発振回路の各段の状態を監視し前記リング発振回路が所定の状態になったとき該リング発振回路の発振を停止するための非活性信号を生成し前記リング発振回路を構成する遅延回路の少なくとも一の切替手段に出力する第２の論理回路とを含んで構成されることを特徴とするパルス発生回路。
【請求項７】
前記リング発振回路を構成する遅延回路のうちの１は該遅延回路の切替手段にパルス発生を起動するためのパルス起動信号を入力することによって活性化し前記リング発振回路の発振を開始し、前記遅延回路の切替手段に入力されるパルス起動信号の制御によってまたは前記第２の論理回路が前記遅延回路以外の遅延回路の切替手段への信号出力によって前記発振回路の発振を停止するように構成されることを特徴とする請求項６に記載のパルス発生回路。
【請求項８】
前記第２の論理回路はパルス発生を起動するためのパルス起動信号を受け前記リング発振回路を構成する遅延回路各段を所定の状態から活性化し前記リング発振回路の発振を開始させ、前記リング発振回路各段が所定の状態になったとき前記リング発振回路の発振を停止するよう信号を前記リング発振回路を構成する遅延回路各段の切替手段に出力することを特徴とする請求項６に記載のパルス発生回路。
【請求項９】
前記リング発振回路と前記第１の論理回路は循環対称回路によって構成されることを特徴とする請求項６または８の何れか一項に記載のパルス発生回路。
【請求項１０】
前記第２の論理回路は前記リング発振回路の各段の入出力がともに偽のとき第１の電位に、ともに真のとき第２の電位レベルに接続するスイッチ手段により構成されることを特徴とする請求項６乃至９の何れか一項に記載のパルス発生回路。
【請求項１１】
前記遅延回路は外部制御によってその遅延量が制御可能であることを特徴とする請求項１乃至１０の何れか一項に記載のパルス発生回路。
【請求項１２】
前記遅延回路、論理積回路または論理和回路は電流モードロジック回路により構成されたことを特徴とする請求項１乃至１１の何れか一項に記載のパルス発生回路。
【請求項１３】
姿勢ないし位置に関して相対変位が許容されるように結合機構部によって結合され各個に電子回路が実装された複数の筐体間での信号の授受を無線で行うための無線部を各該当する前記筐体に備え、且つ、前記無線部は、請求項１乃至１２の何れか一項に記載のパルス発生回路を適用して構成されていることを特徴とする電子装置。
【請求項１４】
同一筺体内に実装される複数の回路ブロックないし回路基板のうちの所定の相互間で無線により信号の授受を行うための少なくとも一対の無線部を具備し、且つ、該当する前記無線部は、請求項１乃至１２の何れか一項に記載のパルス発生回路を適用して構成されことを特徴とする電子装置。
【請求項１５】
姿勢ないし位置に関して相対変位が許容されるように結合機構部によって結合され各個に電子回路が実装された複数の筐体間での信号の授受を無線で行う情報伝送方法であって、前記無線による信号の授受を、請求項１乃至１２の何れか一項に記載のパルス発生回路を適用して行うことを特徴とする情報伝送方法。
【請求項１６】
同一筐体内に実装される複数の回路ブロックないし回路基板のうちの所定の相互間で無線により信号の授受を行う情報伝送方法であって、前記無線による信号の授受を、請求項１乃至１２の何れか一項に記載のパルス発生回路を適用して行うことを特徴とする情報伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＵＷＢ（Ultra  Wide  Band）通信に適するパルスを発生する回路およびこの回路を用いた電子装置ならびにこの回路を用いる情報伝送方法に関する。
【背景技術】
【０００２】
ＵＷＢ通信は非常に広い周波数帯域を利用して高速大容量のデータ通信を行う通信方式である。広帯域の信号を利用する通信方式には従来のスペクトル拡散による方法や直交周波数分割多重（ＯＦＤＭ）があるが、ＵＷＢは非常に短時間のパルスを利用した更に、広帯域の通信方式であり、インパルスラジオ（ＩＲ）方式の通信とも呼ばれている。ＩＲ方式では従来の変調によらない時間軸操作のみで変復調が可能であり回路の簡略化や低消費電力化が期待できるとされている。（特許文献１、２、３参照）
ここで、ＩＲ方式に使用されるパルス波形について図面を参照して簡単に説明する。
【０００３】
図１２（ａ）に示すようなパルス幅ＰD、周期ＴPのパルス列は良く知られている通りで、そのパルス列の周波数スペクトルは、図１２（ｂ）に示すように、エンベロープがＢＷ＝１／ＰDの周波数で最初の零点を持つｓｉｎｃ関数である。
この図１２（ｂ）に示すようなパルスの場合はスペクトルが直流からＢＷまで広がるため使いづらく、図１２（ｄ）に示すようなスペクトルの中心周波数ｆ0が高いところにあるパルスが好まれる。このパルス波形は、図１２（ａ）のパルスで周波数ｆ0＝１／２ＰWの矩形波を切り取って周波数スペクトルを高いほうに移動したものである。ただしこの波形は図１２（ｃ）に一点鎖線１２０１に示すような直流（ＤＣ）成分を含み正確には同図（ｄ）に示すような理想的なスペクトルを持たない。
【０００４】
このような理想的スペクトルを持つ波形は同図（ｅ）に示す。この波形は同図（ａ）のパルスを搬送周波数ｆ0の正弦波で乗算した波形である。また同図（ｆ）は同図（ａ）のパルスを搬送周波数ｆ0の矩形波で乗算した波形であり、デジタル回路での発生が容易である。デジタル回路といってもパルス幅が狭いためこのような角張った波形が生成されることはなく同図（ｅ）のような波形を得ることが出来る。ＵＷＢ通信に理想的なパルス波形はほかにもいろいろ考案されており、ここに示した波形とは異なっているが発生方法が簡単なために多用される。
【０００５】
図１１（ａ）は図１２（ｃ）に示すパルスを発生する従来の回路例である（非特許文献１）。２つのインバータ１１０１、１１０２及び否定論理和回路（ＮＯＲ）１１０３は、ＮＯＲ１１０３のもう一方の入力Ｃiが偽（Ｌ：ローレベル）となったとき３段のリング発振回路を構成する。即ち、図１１（ｂ）に示すタイム図のようにＣiがＬの間だけ発振し、ＮＯＲ１１０３の出力ＮＲとインバータ１１０１、１１０２の出力Ｎ１、Ｎ２はそれぞれ時間ｔdずつ遅れて変化が伝播していく。
【０００６】
ここで簡単のためにＮＯＲ１１０３及びインバータ１１０１、１１０２の立ち上がり時間、立下り時間はすべて等しいと仮定した。従ってこの回路で発生するパルス幅（図１２（ｃ）におけるＰW）は３ｔdとなる。即ち、回路を構成する素子の遅延時間の３倍が、発生可能な最も短いパルス幅となり、これがこの回路によって発生できる最も細いパルスの上限となる。
【特許文献１】Ｕｓ  Pat．  ６４２１３８９
【特許文献２】Ｐｕｂ．Ｎｏ．：ＵＳ２００３・０１０８１３３Ａ１
【特許文献３】Ｐｕｂ．Ｎｏ．：ＵＳ２００１／００３３５７６
【非特許文献１】Ａ  ＣＭＯＳ  ＩＭＰＵＬＳＥ  ＲＡＤＩＯ  ＵＬＴＲＡ−ＷＩＤＥＢＡＮＤ  ＴＲＡＮＣＥＩＶＥＲ  ＦＯＲ  １Ｍｂ／ｓ  ＤＡＴＡ  ＣＯＭＭＵＮＩＣＡＴＩＯＮ  ＡＮＤ  ±２．５ｃｍ ＲＡＮＧＥ  ＦＩＮＤＩＮＧＳ  Ｔ．Ｔｅｒａｄａ  ｅｔ．ａｌ、  ２００５  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｃｉｒｃｕｉｔｓ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ、ｐｐ．３０−３３  上述の回路よりも更に細いパルスを発生する回路として以下のような回路が考案されている。
【０００７】
図１３（ａ）は、従来の改良されたパルス発生回路の要部を示す回路図、図１３（ｂ）〜（ｄ）はその動作を説明するためのタイム図である。但し、一例として、既述の図１２（ｃ）に示すパルス波形で時間ＰDの中に４個のパルスが含まれる場合（ＰD＝８ＰW）で説明している。
図１３（ａ）に示す符号１３０１〜１３０９は縦続接続されたインバータ回路である。それぞれの入出力端子にはＤ０、ＸＤ１、Ｄ２、ＸＤ３・・ＸＤ９のように端子名が付けられている。信号は一段ごとに反転し伝播するので、負論理を出力する端子、例えば一段目出力は負論理出力となるのでＸＤ１のように、Ｘを前置することにする。入力端子Ｄ０が同図（ｂ）に示すようにハイレベル（Ｈ）からローレベル（Ｌ）に変化すると、それぞれの出力はｔdずつの遅れを伴って伝播していく。
【０００８】
否定論理積（ＮＡＮＤ）回路１３１０〜１３１３はそれぞれＸＤ１とＤ２、ＸＤ３とＤ４、ＸＤ５とＤ６、ＸＤ７とＤ８が両方ともＨのときに、同図（ｃ）に示すように、端子ＮＤ１〜ＮＤ４からＬを出力する。否定論理和（ＮＯＲ）回路（負論理の否定論理和回路）１３１４は、ＮＤ１〜ＮＤ４が一つでもＬのとき、同図（ｄ）に示すようにＨを出力する。これによって、目的のパルス波形が得られる。
上述の従来の回路で発生できるパルスはＤＣ成分を含む。発生パルスにＤＣ成分を含まない図１２（ｅ）、（ｆ）のようなパルスの発生回路として図１４（ａ）に示すような回路がある。この回路の動作は説明するために同図（ｂ）〜（ｌ）にタイム図を掲げる。
【０００９】
図１４（ａ）において１４０１〜１４０９は９段のインバータを縦続接続し構成した遅延回路である。インバータ各段内部の構成は図１５を参照して後述する。
端子１４３１に入力されたパルスＤ0は図１４（ｂ）〜（ｋ）に示すように一段毎に時間ｔｄずつ遅れてかつロジックが反転されながら遅延回路内を伝播し各段から出力される。即ち、入力端子１４３１に印加される信号を正論理とするとｉ段目には
ｉが奇数のとき  ＸＤi
ｉが偶数のとき    Ｄi
が出力される。尚、Ｘは信号の否定論理をあらわし信号名に前置する。
【００１０】
ＮチャネルＭＯＳトランジスタ１４１３および１４１２はそれぞれ遅延回路の１段目の出力ＸＤ1と２段目の出力Ｄ2が高いときに導通してパルス出力端子１４３０を第１の電位レベルＶ１に接続する。次に、ＰチャネルＭＯＳトランジスタ１４１０および１４１１はそれぞれ遅延回路の２段目の出力Ｄ2と３段目の出力ＸＤ3が低い（即ち、Ｄ2の否定論理とＤ3の両方が高い（論理積が真の））ときに導通してパルス出力端子１４３０を第２の電位レベルＶ２に接続する。
【００１１】
同様にＮチャネルＭＯＳトランジスタ１４１６、１４１７、１４２０、１４２１、１４２４および１４２５はそれぞれ遅延回路のｉ−１段目の出力ＸＤi-1とi段目の出力Ｄiが高いとき、即ち、ＸＤi-1とＤiの論理積が真のときに導通してパルス出力端子１４３０を第１の電位レベルＶ１に接続する。ここで、ｉは偶数である。次に、ＰチャネルＭＯＳトランジスタ１４１４、１４１５、１４１８、１４１９、１４２２および１４２３はそれぞれ遅延回路のi段目の出力Ｄiとi＋１段目の出力ＸＤi+1が低いとき、即ち、Ｄiの否定ＸＤiとＸＤi+1の否定論理であるＤi+1の論理積が真のとき、に導通してパルス出力端子１４３０を第２の電位レベルＶ２に接続する。
【００１２】
以上のような動作によって図１４（ｌ）に示すパルス波形が得られ、図１２（ｅ）または（ｆ）に示すようなパルス波形を生成することができる。
ここで、第１および第２の電位レベルはそれぞれ回路を構成する集積回路の負側および正側の電源電位ＶＳＳ、ＶＤＤを使用することが可能であるが他の任意の電位に設定しても良い。
【００１３】
ＰチャネルＭＯＳトランジスタ１４２７およびＮチャネルＭＯＳトランジスタ１４２８はＭＯＳ抵抗であって、第１、第２の電位Ｖ１、Ｖ２を分割しＭＯＳトランジスタ１４１０〜１４２５のスイッチ回路が上記第１、第２の電位Ｖ１、Ｖ２のいずれにも接続しないときに出力端子１４３０の電位を設定する。通常はＮ、Ｐチャネルトランジスタの常数の対称性を保って、この電位がＶ１、Ｖ２の中間の値になるように設計する。
【００１４】
図１５は遅延回路を構成するインバータ１４０１〜１４０９の内部を示す図である。ＰチャネルＭＯＳトランジスタ１５０１とＮチャネルＭＯＳトランジスタ１５０２はインバータ回路を構成し、端子１５１２に入力された信号は遅延時間ｔｄをともなって端子１５１４から反転され出力される次段の遅延回路入力となるとともに上記トランジスタ１５０１、１５０２による遅延回路の遅延量を大きくしないように小さなトランジスタ１５０４および１５０５によるバッファ回路を通じてとりだし、更に、トランジスタ１５０６、１５０７によるバッファによって出力Ｑ１５１５が取り出され図１４（ａ）のスイッチングトランジスタ１４１０〜１４２５を駆動する。なお、図１４ではトランジスタ１５０４〜１５０７によるバッファは省略している。
【００１５】
ＮチャネルＭＯＳトランジスタ１５０３は上記インバータを構成するトランジスタのソースに直列に挿入され負側電源に接続される。
このトランジスタのゲート電位を制御することによりインバータに流入する電源電流を制御することができる。この制御によってインバータの動作速度の制御が可能となりｔｄをコントロールすることができる。目的の周波数スペクトルをもつパルスを発生するためにはＰｗ＝ｔｄとなるように端子１５１３の電圧を制御すればよい。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述した従来のパルス発生回路は、上記のようにフィンガ数（図１２（ｃ）、（ｅ）、または、（ｆ）における時間ＰDの間に含まれるパルスの数）が４程度の比較的小さいフィンガ数のときに有効な回路であるが、フィンガ数が多くなるとそれに応じて図１３（ａ）または図１４（ａ）に示す従来の回路において遅延回路の段数の増加や論理回路の複雑化、またはスイッチングトランジスタの数の増加を招来することになる。
【００１７】
図１３の回路においては（否定）論理和回路１３１４の入力本数が大きくなりそれに応じ得るように回路を構成することが現実には次第に困難となってくる。また図１４の回路においてはスイッチングトランジスタの数が多くなり出力線１４３０に付加される寄生容量が増加し細いパルスの発生が困難となる。この現象は細いパルスを発生するという本発明の目的に照らせば極めて深刻な問題である。
【００１８】
更に、上述した従来のパルス発生回路によって、パルス発生を試みると図１６に示すように、不要なところに細いパルスがノイズとなって現れることがある。即ち、上述した従来の回路例において、パルスは同図（ａ）に示すＤ0（図１４（ｂ）：１４３１）の立ち下りで発生するように設計されているが、Ｄ0の立ち上がりでもパルスを発生することがある。
【００１９】
図１６（ｂ）は図１４（ａ）に示す従来の回路例において図１６（ａ）に示すＤ0およびそれに呼応して発生する遅延回路出力ＸＤ1、Ｄ2、・・・ＸＤ9を同じ枠内にプロットした図であり、同図（ｃ）はパルス出力を示す。同図（ｃ）で円１６０２で囲った部分でパルスが出力され円１６０１の部分では本来パルスが出力されてはならないところである。
【００２０】
この現象は発生しようとするパルスのパルス幅が回路を構成する論理回路の応答時間（遷移時間）と同程度のような極端に狭い場合に起こり、Ｄ0の立ち上がりにおいても論理回路がＸＤkＤk+1が真と誤って判断してしまうタイミングが存在するのが原因である。論理回路として電流モードロジック回路（ＣＭＬ）を使う場合ではもともとＣＭＬがノイジーである上に２相の信号を扱うため、細かいタイミングのずれが更に深刻な問題となる。
【００２１】
そこで本発明の第一の目的は、フィンガ数の多いパルスを発生する場合においても複雑にならない新たな回路方式を提供することにある。更に、本発明の第二の目的は論理回路の動作の遷移時間程度に細いパルスを発生する際に問題になる上記誤動作を排除するための方法を提供し、安定で誤動作のない短パルスの発生回路を具現することにある。
【課題を解決するための手段】
【００２２】
上記課題を解決するべく、本願では次に列記するような技術を提案する。
（１）遅延回路を複数段リング状に接続して構成されるリング発振回路と、前記リング発振回路の各段の出力を論理合成し前記リング発振回路の発振周期よりも短いパルス列を発生する論理回路とを含んで構成され、前記遅延回路の少なくとも１つは外部からの制御信号によって該遅延回路の活性／非活性を切り替える切替手段を備えていることを特徴とするパルス発生回路。
【００２３】
上記（１）のパルス発生回路では、リング発振回路を構成する遅延回路の少なくとも１つのものは回路の活性／非活性を切り替える切替手段を備えており、この切替手段に外部から信号を与えることによってリング発振回路の発振の開始、停止を制御することができる。しかも発振が継続中は前記論理回路によってリング発振回路の発振周期よりも短いパルス幅のパルスを生成し続けることができる。
【００２４】
図１３(ａ)または図１４（ａ）に示した従来例のように遅延回路と論理積回路、論理和回路が一のパルス発生において1回しか使われないのに対し、本パルス発生回路ではリング発振回路を構成する遅延回路、論理回路は繰り返し使われる。これによって回路を複雑にせずにフィンガ数の多いパルスも容易に発生が可能となる。また、パルス発生の起動には上記非活性信号の前縁で活性化（パルスの発生開始）、後縁で非活性（パルスの発生停止）というように起動パルスの前後縁が使われるため、図１４（ａ）に示した従来例の起動パルスのように起動パルスの前縁のみが使われ、起動パルスの後縁でノイズを発生することがないという効果もある。
【００２５】
（２）前記論理回路は、前記遅延回路各段の遅延量に相当するパルス幅のパルスを発生する論理積回路と、前記論理積回路出力の論理和を得る論理和回路とを含んで構成されることを特徴とする（１）のパルス発生回路。
上記（２）のパルス発生回路では、（１）のパルス発生回路において特に、リング発振回路から該リング発振回路の発振周期より短いパルス列を生成するための論理回路を前記遅延回路各段の遅延量に相当するパルス幅のパルスを発生する論理積回路と、前記論理積回路出力の論理和を得る論理和回路とを含んで構成されるため少ない論理回路で構成することができる。
【００２６】
（３）前記論理回路は、前記リング発振回路の各段出力の排他的論理和を得る排他的論理和回路によって構成されることを特徴とする（１）のパルス発生回路。
上記（３）のパルス発生回路では、（１）のパルス発生回路において特に、リング発振回路から該リング発振回路の発振周期より短いパルス列を生成するための論理回路を排他的論理和回路によって構成するため少ない論理回路でパルス発生回路を構成することができる。
【００２７】
（４）前記論理回路は前記リング発振回路の各段の入出力がともに偽のとき第１の電位に、ともに真のとき第２の電位レベルに接続するスイッチ手段を含んで構成されることを特徴とする（１）のパルス発生回路。
上記（４）のパルス発生回路では、リング発振回路の各段あたりの遅延量に相当する時間をリング発振回路の各段の入出力がともに真、または偽のタイミングによって検出するので回路構成が簡単になる。しかも、スイッチ手段はリング発振回路の各段の遅延量ほどの細いパルスを発生する場合においても該リング発振回路の発振周期程度の比較的広いパルスによって制御することが可能であり、回路を構成する素子の性能限界程度に細いパルスの発生が可能となる。
【００２８】
（５）前記遅延回路はすべて該回路を外部からの制御信号によって該遅延回路の活性／非活性を切り替える切替手段を有し、そのうちの少なくとも１の遅延回路の前記論理回路手段は前記遅延回路が常に活性になるように設定されていることを特徴とする（１）乃至（４）の何れか一のパルス発生回路。
上記（５）のパルス発生回路では、（１）乃至（４）の何れか一のパルス発生回路において特に、リング発振回路を構成する遅延回路において、非活性化の必要ない遅延回路においても活性／非活性を切り替える切替手段を有する遅延回路を用いて該遅延回路の前記切替手段に常に該遅延回路が活性化するように信号を与えて使用する。これによってリング発振回路を構成する遅延回路はすべて同一の回路によって構成することが可能となり該発振回路の発振波形の対称性が向上しフィンガ各々のパルス幅が一定の品質の良いパルスの発生が可能となる。
【００２９】
（６）外部からの制御信号によって該遅延回路の活性／非活性を切り替える切替手段を有する遅延回路を複数段リング状に接続して構成されるリング発振回路と、前記リング発振回路の各段の出力を論理合成し前記リング発振回路の発振周期よりも短いパルス列を発生する第一の論理回路と、前記リング発振回路の各段の状態を監視し前記リング発振回路が所定の状態になったとき該リング発振回路の発振を停止するための非活性信号を生成し前記リング発振回路を構成する遅延回路の少なくとも一の切替手段に出力する第２の論理回路とを含んで構成されることを特徴とするパルス発生回路。
上記（６）のパルス発生回路では、第２の論理回路によってリング発振回路の非活性時の状態を任意に設定できるため、発生するパルスのフィンガ数が自由に設定可能となる。
【００３０】
（７）前記リング発振回路を構成する遅延回路のうちの１は該遅延回路の切替手段にパルス発生を起動するためのパルス起動信号を入力することによって活性化し前記リング発振回路の発振を開始し、前記遅延回路の切替手段に入力されるパルス起動信号の制御によってまたは前記第２の論理回路が前記遅延回路以外の遅延回路の切替手段への信号出力によって前記発振回路の発振を停止するように構成されることを特徴とする（６）のパルス発生回路。
上記（７）のパルス発生回路では、（６）のパルス発生回路において特に、第２の論理回路によってリング発振回路の非活性時の状態を任意に設定できるため、発生するパルスのフィンガ数が自由に設定可能となる。
【００３１】
（８）前記第２の論理回路はパルス発生を起動するためのパルス起動信号を受け前記リング発振回路を構成する遅延回路各段を所定の状態から活性化し前記リング発振回路の発振を開始させ、前記リング発振回路各段が所定の状態になったとき前記リング発振回路の発振を停止するよう信号を前記リング発振回路を構成する遅延回路各段の切替手段に出力することを特徴とする（６）のパルス発生回路。
上記（８）のパルス発生回路では、（６）のパルス発生回路において特に、パルス発生の起動信号、停止信号とも第２の論理回路に入力され、前記第２の論理回路はその信号を受けてリング発振回路を制御することが可能になるため、発生するパルスのフィンガ数の自由度を向上するための第２の論理回路の制御がより容易になる。
【００３２】
（９）前記リング発振回路と前記第１の論理回路は循環対称回路によって構成されることを（９）特徴とする（６）または（８）の何れか一のパルス発生回路。
上記（９）のパルス発生回路のパルス発生回路では、（６）または（８）の何れか一のパルス発生回路において特に、パルス発生の起動信号、停止信号とも第２の論理回路に入力され、前記第２の論理回路はその信号をうけてリング発振回路の制御が可能となり、しかも回路は循環対称となっているため、第２の論理回路の制御が更に、容易になる。
【００３３】
（１０）によれば、前記第２の論理回路は前記リング発振回路の各段の入出力がともに偽のとき第１の電位に、ともに真のとき第２の電位レベルに接続するスイッチ手段により構成されることを特徴とする（６）乃至（９）の何れか一のパルス発生回路。
上記（１０）のパルス発生回路では、（６）乃至（９）の何れか一のパルス発生回路において特に、第２の論理回路はスイッチングアレイで構成することができ、各スイッチは上記リング発振回路の発振周期で駆動されるため論理回路が発生するパルスフィンガのパルス幅程度に極めて細いパルス幅で動作する必要がなく、素子の性能を最大限引き出すことが可能となる。
【００３４】
（１１）前記遅延回路は外部制御によってその遅延量が制御可能であることを特徴とする（１）乃至（１０）の何れか一のパルス発生回路。
上記（１１）のパルス発生回路では、（１）乃至（１０）の何れか一のパルス発生回路において特に、遅延回路の遅延量が外部から制御可能であるため、これによって発生パルスのパルス幅を所定の値に設定することが可能となり製造上のぱらつきを十分に吸収して歩留まりを向上に寄与することができる。
【００３５】
（１２）前記遅延回路、論理積回路または論理和回路は電流モードロジック回路により構成されたことを特徴とする（１）乃至（１０）の何れか一のパルス発生回路。
上記（１２）のパルス発生回路では、（１）乃至（１０）の何れか一のパルス発生回路において特に、パルス発生回路を構成する回路を電流モードロジック回路（ＣＭＬ）によって構成するため、通常のＣＭＯＳによる論理回路よりもより高速な動作が可能であり、より細いパルスの発生が可能となる。
【００３６】
本発明の実施の形態としてのパルス発生回路は、ＣＭＯＳ集積回路等により構成が可能であり、しかも素子の動作遷移時間程度の細いパルス発生が可能である。更に、従来のパルス発生回路に比べてフィンガ数の多いパルス発生の場合でも少ない素子数で回路の構成が可能である。また、ＣＭＯＳ集積回路による論理回路で構成することができるので動作電力の増大なしに簡単にしかもＣＭＯＳ回路の最高速度で動作させることが構成でき、ＵＷＢ通信に利用可能な高周波広帯域のパルスを容易に発生することが可能である。
【００３７】
（１３）一方、本発明の一態様に係る電子装置は、姿勢ないし位置に関して相対変位が許容されるように結合機構部によって結合され各個に電子回路が実装された複数の筐体間での信号の授受を無線で行うための無線部を各該当する前記筐体に備え、且つ、前記無線部は、上記の種々の態様のうちの何れかのパルス発生回路を適用して構成されていることを特徴とする。
このような電子機器では、両筐体間での所要の情報の授受が無線によって行われ得るため結合機構部の簡素化が図られ、且つ、無線部は、上記の種々の態様のうちの何れかのパルス発生回路を適用して構成されているため、小型化が図られ、消費電力の低減効果も大きい。
【００３８】
（１４）また、本発明の一態様に係る電子装置は、同一筺体内に実装される複数の回路ブロックないし回路基板のうちの所定の相互間で無線により信号の授受を行うための少なくとも一対の無線部を具備し、且つ、該当する前記無線部は、上記の種々の態様のうちの何れかのパルス発生回路を適用して構成されていることを特徴とする。
このような電子装置では、複数の回路ブロックないし回路基板のうちの所定の相互間で信号の送受信を電磁波により無線化でき、信号は空間を伝播して伝わるためフレキシブル基板やコネクタなどを用いた配線の必要がなく、これらに起因するコスト高や信頼性低下の懸念が払拭される。
【００３９】
（１５）また、本発明の一態様に係る情報伝送方法は、姿勢ないし位置に関して相対変位が許容されるように結合機構部によって結合され各個に電子回路が実装された複数の筐体間での信号の授受を無線で行う情報伝送方法であって、前記無線による信号の授受を、上記の種々の態様のうちの何れかのパルス発生回路を適用して行うことを特徴とする。
このような情報伝送方法では、両筐体間での所要の情報の授受が無線によって行われ得るため結合機構部の簡素化が図られ、且つ、無線による信号の授受を、上記の種々の態様のうちの何れかのパルス発生回路を適用して行うため、消費電力の低減効果も大きい。
【００４０】
（１６）また、本発明の一態様に係る情報伝送方法は、同一筐体内に実装される複数の回路ブロックないし回路基板のうちの所定の相互間で無線により信号の授受を、上記の種々の態様のうちの何れかのパルス発生回路を適用して行うことを特徴とする。
このような情報伝送方法では、複数の回路ブロックないし回路基板のうちの所定の相互間で信号の送受信を電磁波により無線化でき、信号は空間を伝播して伝わるためフレキシブル基板やコネクタなどを用いた配線の必要がなく、これらに起因するコスト高や信頼性低下の懸念が払拭される。
【発明を実施するための最良の形態】
【００４１】
以下に、本発明の実施の形態に係るパルス発生回路について図面を参照しながら説明する。
（第１の実施の形態）
図１に本発明の第１の実施の形態を示す。図６（ａ）〜（ｈ）にその動作を示すタイム図を掲載する。
【００４２】
ＮＯＲ回路１０２の１入力端子１０１に入力される信号が偽（Ｌ）のときインバータ回路と等価となる。ゆえに端子１０１に偽（ローレベルの電圧：Ｌ）が入力されると(図６（ａ）)、ＮＯＲ回路１０２、インバータ回路１０３、１０４はリング発振回路を構成し発振を開始しそれぞれ同図（ｂ）、（ｃ）、（ｄ）のような信号を発生する。後の説明のためにこれらの信号をそれぞれＱ1、Ｑ2、Ｑ3と名前をつける。
【００４３】
ＮＡＮＤ回路１０５、１０６、１０７はこれに伴いそれぞれの論理積の否定、即ち、Ｘ（Ｑ3Ｑ1）、Ｘ（Ｑ1Ｑ2）、Ｘ（Ｑ2Ｑ3）を出力し同図（ｅ）、（ｆ）、（ｇ）のような細い幅のパルス信号を発生する。ここでＸは論理の否定を意味し、論理式にＸを前置してその否定を表すことにする。ＮＡＮＤ回路（負論理入力の論理和回路）１０８はこれらの信号の（負論理の）論理和、即ち：
【００４４】
Ｘ（Ｘ（Ｑ1Ｑ2））＋Ｘ（Ｘ（Ｑ2Ｑ3））＋Ｘ（Ｘ（Ｑ3Ｑ1））
＝Ｑ1Ｑ2＋Ｑ2Ｑ3＋Ｑ3Ｑ1……………………式１
をとり、即ち、これらの信号を合成し図６（ｈ）のような信号を発生する。
【００４５】
ＮＯＲ回路１０２、インバータ回路１０３、１０４の出力信号のパルス幅は上記ＮＯＲ回路１０２、インバータ回路１０３、１０４の各段の信号伝達時間に等しく、インバータ１段の遅延時間に過ぎない。即ち、回路を構成する素子で実現できるもっとも短いパルス幅のパルスの発生が可能である。これは図１１に示した従来の回路の３倍の搬送周波数に相当する。
【００４６】
パルスフィンガ数は端子１０１に入力されるパルス幅によって制御可能であり同端子がＬの間の任意数に設定できる。また、端子１０１に入力される信号の前縁および後縁の両方がパルス発生開始、終了を表しその遷移時間においてはパルスが発生されているので従来例の図１６で述べたような不要なところでノイズのパルスを発生することがない。
尚、本実施例ではリング発振回路の一部にＮＯＲ回路１０２が用いられているがＮＡＮＤ回路で構成することやＮＡＮＤ回路１０５〜１０７の替わりにＮＯＲ回路を使用しても同様に構成できることはブール束の公理によって自明である。
【００４７】
（第２の実施の形態）
図２に本発明の第２の実施の形態を示す。本第２の実施の形態は第１の実施の形態として既述の論理回路を電流モードロジック回路（ＣＭＬ）によって構成したものであり、また式１に示す論理式を排他的論理和回路によって構成したものである。
２０２、２０３、２０４は遅延回路であり実施例１のＮＯＲ回路１０２、インバータ回路１０３、１０４に相当しその内部を図４に詳述する。また２０５、２０６は排他的論理和回路でありその内部を図３に詳述する。
【００４８】
遅延回路２０２、２０３、２０４は図４に示すようにその内部は遅延回路部とバッファ回路により構成される。Ｐチャネルトランジスタ４０９、４１０およびＮチャネルトランジスタ４１１、４１２はＮＯＲ回路を構成し、２つの入力の一方を遅延回路の入力端子Ｄi４０１、他方を制御端子Ｃ４０２とする。またＮＯＲ回路出力は遅延回路の出力Ｄo４０４とし次段遅延回路に接続するために出力されるとともにトランジスタ４１４、４１５で構成されるバッファ段に接続される。
【００４９】
トランジスタ４１３は端子Bias４０３に印加する電圧によって上記ＮＯＲ回路に流入する電流を制御し、上記ＮＯＲ回路の動作速度を制御、即ち、同回路の遅延量を制御し発生するパルスの幅を所定の幅に合わせるために使用する。
ここで、遅延回路２０３、２０４は単にインバータを構成すればよいので上記のようなＮＯＲ回路は必要ないが、図２に示すように端子Ｃを常にＬとなるように接続して使用する。このようにすることにより、即ち、インバータ段とＮＯＲ段に同じ回路を使用することにより、遅延回路２０２、２０３、２０４各段の遅延量を一定にすることが可能となる。これによって発生パルスの各フィンガあたりのパルス幅のばらつきを押さえることが可能となる。
【００５０】
トランジスタ４１４、４１５で構成されるバッファ回路の出力は更に、トランジスタ４１８、４１９、４２０、４２１による２段のインバータ回路により緩衝増幅され信号Ｑ４０５を出力するとともに、トランジスタ４２２、４２３による遅延回路とトランジスタ４１６、４１７によるインバータ回路により緩衝増幅され上記信号Ｑ４０５の否定Ｘ４０６を出力する。
【００５１】
尚、トランジスタ４２２、４２３による遅延回路はトランジスタ４１８、４１９によるインバータ回路の遅延と同じ遅延量となるように設計され、上記遅延量を補償しタイミングを揃えるために設けられている。ここで、ＤoとＱは同相でなく論理が逆になっているが単に命名の問題であり、以後の説明や動作には別段の影響が生じることはない。
図３はＣＭＬによる排他的論理和回路であり、Ｐチャネルトランジスタ３０１、３０２による負荷抵抗とＮチャネルトランジスタ３０９による電流制限回路、およびＮチャネルトランジスタ３０３、３０４、３０５、３０６、３０７、３０８によるスイッチングアレイにより構成される。端子ＮＢ３１５に印加される電圧によりその回路電流を設定することにより回路の動作速度を調整することができる。
【００５２】
また端子ＰＢ３１２に印加する電圧によってＰチャネルトランジスタ３０１、３０２による負荷抵抗の抵抗値を調整し出力電圧の振幅値や回路の動作速度を制御することができる。
スイッチングトランジスタ３０３、３０４、３０５、３０６、３０７、３０８を図示のように接続し、この接続状態において、それぞれの入出力端子を図示のように定義すると、Ｃ３１８にはＸ（Ａｂ＋ａＢ）が、また、端子ｃ３１７にはＸ（ＡＢ＋ａｂ）が出力される。入力ａ３１４、ｂ３１１にはそれぞれ端子Ａ３１３、端子Ｂ３１０に入力する信号の否定即ち、入力する信号をａ＝ＸＡ、ｂ＝ＸＢを入力するものとすると、端子ｃ３１７にはＡ、Ｂの排他的論理和が端子Ｃ３１８にはその否定が出力される。
【００５３】
図２において、排他的論理和回路２０５の出力端子ｃ２０７には、Ｑ１とＱ２との排他的論理和Ｘ（Ｑ1Ｑ2＋ＸＱ1ＸＱ2）＝（ＸＱ1）Ｑ2＋Ｑ1（ＸＱ2）が出力され、端子Ｃ２０８にはその否定が出力される。
この出力は更に、排他的論理和回路２０６によってＱ3、ＸＱ3との排他的論理和が計算され端子ｃ２０９には：
【００５４】
Ｘ（ＸＱ3（（ＸＱ1）Ｑ2＋Ｑ1（ＸＱ2））＋Ｑ3Ｘ（（ＸＱ1）Ｑ2＋Ｑ1（ＸＱ2）））
＝Ｘ（ＸＱ3（（ＸＱ1）Ｑ2＋Ｑ1（ＸＱ2）））（Ｘ（Ｑ3Ｘ（（ＸＱ1）Ｑ2＋Ｑ1（ＸＱ2））））
＝（Ｑ3＋Ｘ（（ＸＱ1）Ｑ2＋Ｑ1（ＸＱ2）））（ＸＱ3＋（（ＸＱ1）Ｑ2＋Ｑ1（ＸＱ2）））
＝（Ｑ3＋Ｘ（（ＸＱ1）Ｑ2）Ｘ（Ｑ1（ＸＱ2）））（ＸＱ3＋ＸＱ1Ｑ2＋Ｑ1ＸＱ2）
＝（Ｑ3＋（Ｑ1＋ＸＱ2）（ＸＱ1＋Ｑ2））（ＸＱ3＋ＸＱ1Ｑ2＋Ｑ1ＸＱ2）
＝（Ｑ3＋Ｑ1Ｑ2＋ＸＱ1ＸＱ2）（ＸＱ3＋ＸＱ1Ｑ2＋Ｑ1ＸＱ2）
＝Ｑ1Ｑ2ＸＱ3＋ＸＱ1ＸＱ2ＸＱ3＋ＸＱ1Ｑ2Ｑ3＋Ｑ1ＸＱ2Ｑ3…………式２
が出力され、端子Ｃ２１０にはその否定が出力される。
【００５５】
この信号はＱ1、Ｑ2、Ｑ3の内のどれか２つが真であるときおよびすべてが偽のときに真となる。遅延回路２０２、２０３、２０４によるリング発振回路出力Ｄoのすべてが同時に真となることはないからそれらの否定であるＱ1、Ｑ2、Ｑ3が同時に偽となることはなく、また待機時、即ち、端子２０１の信号がハイレベル（Ｈ）のとき遅延回路初段２０２の出力Ｄoは偽であり、その否定であるＱ1は真が出力され、またＱ2、Ｑ3はそれぞれ偽、真となっており、いずれにしてもＱ1、Ｑ2、Ｑ3が同時に偽となることはなく、式２の第２項は無視してよい。遅延回路２０２、２０３、２０４によるリング発振回路が発振したときにのみ出力ｃ２０９、Ｃ２１０には該発振回路を構成する遅延回路各段の遅延量に相当する細いパルスが連続して出力される。
【００５６】
この回路はＣＭＬによって２相のパルス信号を発生できる。コモンモードのドリフトや歪排除のために使用される差動式の回路がよく使用されるが、本実施例はそのような差動式の回路で利用できるパルスの発生が可能である。
また、トランジスタ４１３の働きによって遅延回路の遅延量を制御することが可能であり発生パルスのパルス幅を所定の値に制御することが可能であり、実施時においてばらつきをおさえ製造上の歩留まり向上に大きな効果がある。
【００５７】
パルスフィンガ数は、端子２０１に入力されるパルス幅によって制御可能であり、同端子がＬの間の任意数に設定できる。また、端子２０１に入力される信号の前縁および後縁の両方がパルス発生開始、終了を表し、その遷移時間においてはパルスが発生されているので、従来例に関する図１６を参照して述べたような不要なところでノイズのパルスが発生することがない。このことはＣＭＬのようなもともとノイジーな上に２相の信号を扱うためにその細かいタイミングのずれなどによる誤動作が発生し易い回路において特に効果が大きい。
更に、本実施例では排他的論理和回路２０５、２０６に入力されるパルス幅はリング発振回路の発振周期と同程度であり、これは第１の実施形態の場合に論理積回路１０５、１０６、１０７がパルスフィンガのパルス幅程度に細いのに比較しかなり広く設計が容易となる。素子の性能を最大限引き出すことが可能である。
【００５８】
（第３の実施の形態）
図５（ａ）に本発明の更に他の実施の形態の要部を、その動作を説明するタイム図を図６（ｉ）〜（ｒ）に示す。図１における各部と同じ部分については同一の参照符号を附して示しそれら各部の説明は省略する。
図１に示された第１の実施の形態においては、パルス幅の制御端子１０１に入力するパルス幅に制約があり、図１のような構成では、フィンガ数が３の倍数のとき以外は狙い通りのパルスを発生できない可能性がある。なぜならば、パルス発生の継続を止めるために端子１０１に入力するパルス起動信号を偽（Ｌ）から真（Ｈ）に変化させることができるのは、Ｑ１出力が偽（Ｌ）即ち、図のｔ4〜ｔ6、ｔ10〜ｔ12などのときだけであって、同出力が真（Ｈ）のときにこのパルス起動信号を変化させると、図１の構成における遅延回路１０２〜１０４で伝送されるパルス幅が狭くなってしまうからである。
【００５９】
即ち、３の倍数以外のパルスフィンガ数を持つパルスを発生しようとすると、このようなタイミングでパルス起動信号をＬからＨに切り替えなければならず、このため、図１のような回路構成では誤動作する可能性がある。
本第３の実施の形態はこのための対策をとった構成例であり、図１の構成におけるインバータによる遅延回路１０３、１０４に替えてＮＯＲ回路５０２、５０３を適用して構成されている。５０８はＮＯＲ回路１０２、５０２、５０３の出力Ｑ1、Ｑ2、Ｑ3の状態を監視する論理回路であり、所望のパルスのフィンガ数に応じて端子５１１または５１２に信号を出力する。
【００６０】
以下、任意の正の整数をｎとして、発生するパルスのフィンガ数を次の３通りに場合分けして想定する。即ち、３ｎ、３ｎ＋１、３ｎ＋２の場合についてそれぞれこの実施の形態における動作を説明する。
１．フィンガ数が３ｎのとき
動作は、第１の実施の形態（図１の構成）と同じであり、端子１０１に入力するパルス起動信号をｔ6n-2〜ｔ6nの間にＬからＨに変化させパルス発生の継続を停止させる。
【００６１】
２．フィンガ数が３ｎ＋１のとき
論理回路５０８はＱ1、Ｑ2、Ｑ3の状態を監視しＱ3がＬとなったとき、即ち、ｔ6n〜ｔ6n+2の間に端子５１１に信号Ｈを出力しＱ3がＨに変化する、即ち、図６（ｌ）において６０１のように変化するのを止める。これに呼応しＱ１、Ｑ２が同図（ｊ）６０２、同図（ｋ）６０３のように変化するのが止まり、パルスの発生の継続がフィンガ数がちょうど３ｎ＋１となって停止する。尚、図６（ｉ）〜（ｍ）はフィンガ数が４のパルスを発生する場合を例として図示している。
【００６２】
３．フィンガ数が３ｎ＋２のとき
論理回路５０８はＱ1、Ｑ2、Ｑ3の状態を監視しＱ2がＬとなったとき、即ち、ｔ6n+2〜ｔ6n+4の間に端子５１２に信号Ｈを出力しＱ2がＨに変化する、即ち、図６（ｐ）において６０４のように変化するのを止める。これに呼応しＱ３、Ｑ１が同図（ｑ）６０５、同図（ｏ）６０６のように変化するのが止まり、パルスの発生の継続がフィンガ数がちょうど３ｎ＋２となって停止する。尚、図６（ｎ）〜（ｒ）はフィンガ数が５のパルスを発生する場合を例として図示している。
【００６３】
この回路では、パルス起動信号が端子１０１に入力されたとき正しくパルス信号を発生するのは、端子１０１、５１１、５１２の信号がそれぞれＨ、Ｌ、Ｌとなっておりそれに伴いＮＯＲ回路１０２、５０２、５０３の各出力Ｑ1、Ｑ2、Ｑ3がそれぞれＬ、Ｈ、Ｌとなっているとき（以下（Ｑ1、Ｑ2、Ｑ3）＝（Ｌ、Ｈ、Ｌ）、あるいは単に（Ｌ、Ｈ、Ｌ）のように記す）のみである。
上記説明から理解されるように、所望の発生パルスのフィンガ数が３ｎ＋１、３ｎ＋２のときは、パルス発生が終了したときのＮＯＲ回路１０２、５０２、５０３の各出力Ｑ1、Ｑ2、Ｑ3の状態は（Ｈ、Ｌ、Ｌ）、（Ｌ、Ｌ、Ｈ）のようになっており、この状態を初期状態（Ｌ、Ｈ、Ｌ）に戻してやらないと、以降のパルス発生ができない。
【００６４】
この初期状態に戻すための信号制御も論理回路５０８が行う。この場合に、一旦、端子１０１、５１２、５１１の全ての電位にＨを与え、（Ｌ、Ｌ、Ｌ）を出力させてから、端子１０１、５１２、５１１の電位を初期値、即ち、それぞれ、Ｈ、Ｌ、Ｌに設定する。このような方法をとることにより、初期値に戻す際にＱ1、Ｑ2、Ｑ3のうちの２つ以上が同時にＨになりＮＡＮＤ回路１０５、１０６、１０７から不要なパルスが出力されることを避けることができる。
尚、上記説明は原理的な説明であり、細かいタイミングのずれなどに起因する細いパルスが発生する可能性まで完全に排除するものではない。しかしながら、このことに対する対策は、端子１０１、５１２、５１１に電位を与えるタイミングを調整するなどの従来の方法で解決できるのでこれ以上の説明は省略する。
【００６５】
（第４の実施の形態）
図５（ｂ）に本発明の更に他の実施の形態の要部を示す。本実施の形態での回路構成は図５（ａ）に示す第３の実施の形態と共通部分が多い。従って、図５（ｂ）において図５（ａ）との同一部分は同一の参照符号を附して示し、それら各部の説明は省略する。
図５（ｂ）の第４の実施の形態におけるＮＯＲ回路１０２では、パルス起動信号を入力する端子は５２２として論理回路５０８の出力に接続され、パルス起動信号は論理回路５０８に入力する。以下、パルス起動信号の入力端子５２１の信号をＣ0、ＮＯＲ回路１０２、５０２、５０３に論理回路５０８より入力される信号をそれぞれ、Ｃ1、Ｃ2、Ｃ3として説明する。
【００６６】
一点鎖線５２３で囲まれる回路は、入力Ｃ1、Ｃ2、Ｃ3をＣ2、Ｃ3、Ｃ1あるいはＣ3、Ｃ1、Ｃ2のように入れ替えても元の回路と一致する。このような回路を本願では循環対称回路と呼ぶことにする。
いま、初期値として論理回路５０８が（Ｃ1、Ｃ2、Ｃ3）＝（Ｈ、Ｌ、Ｌ）を出力していたとする。このとき（Ｑ1、Ｑ2、Ｑ3）＝（Ｌ、Ｈ、Ｌ）である。この状態でパルス起動信号Ｃ0が端子５２１に入力されると論理回路５０８は（Ｃ1、Ｃ2、Ｃ3）＝（Ｌ、Ｌ、Ｌ）を発生させる。
【００６７】
これに伴いＮＯＲ回路１０２、５０２、５０３により構成されるリング発振回路は発振を開始し、第３の実施の形態と同様な動作により端子５０９からパルスの出力を開始する。所望のフィンガ数のパルスを得るために論理回路５０８は第３の実施の形態について説明したように（Ｃ1、Ｃ2、Ｃ3）に信号を設定する。即ち、例えばフィンガ数が３ｎ＋１のパルスを発生する場合、論理回路５０８はＱ1、Ｑ2、Ｑ3の状態を監視しＱ3がＬとなったとき、即ち、ｔ6n〜ｔ6n+2の間に（Ｃ1、Ｃ2、Ｃ3）＝（Ｌ、Ｌ、Ｈ）を出力しパルスの発生を終了させる。
【００６８】
論理回路５０８はこの状態を保持し、次にパルス起動信号Ｃ0が端子５２１に入力されるのを待つ。先ほどの初期状態では（Ｃ1、Ｃ2、Ｃ3）＝（Ｈ、Ｌ、Ｌ）でパルス起動信号Ｃ0を待っていたが、今度は（Ｃ1、Ｃ2、Ｃ3）＝（Ｌ、Ｌ、Ｈ）の状態でＣ0を待つことになる。回路は循環対称回路であるのでＣ1、Ｃ2、Ｃ3をそれぞれＣ2、Ｃ3、Ｃ1に入れ替えて考えれば以下の動作は同じになる。
【００６９】
即ち、この状態で次のＣ0が入力された場合、論理回路５０８は（Ｃ1、Ｃ2、Ｃ3）＝（Ｌ、Ｌ、Ｌ）を発生させパルスの発生を開始し、ｔ6n〜ｔ6n+2の間に（Ｃ1、Ｃ2、Ｃ3）＝（Ｌ、Ｈ、Ｌ）を出力しパルスの発生を終了させる。
このように回路の対称性を利用すると制御が容易となり、第３の実施の形態におけるようにＮＯＲ回路１０２、５０２、５０３の出力を初期状態に再設定する必要がなくなる。更に、論理回路５０８も循環対称性を考慮して容易に設計することができる。
【００７０】
また、図１３または図１４に示した従来例では回路によって発生されるフィンガ数が自動的に設定されてしまうため、起動パルスのパルス幅に制限がなく、とにかくトリガがかかれば自動的に所定のフィンガ数を持つパルスが発生できた。反面、複数のフィンガ数のパルスを同一回路で発生することは不可能であった。
また、図１１の従来例や本発明の第１〜第３の実施の形態では、発生するパルスのフィンガ数は起動パルスのパルス幅によって制御が可能であり上記の欠点はないが、逆に起動パルスのパルス幅を所定の幅に設定しなければならず、回路設計上の不自由さがある。
【００７１】
本第４の実施の形態では、上記の両者の利点はそのままに、両者の欠点を一掃したものである。即ち、第４の実施の形態では任意のフィンガ数のパルス発生が可能であり、しかも起動パルスのパルス幅に課される制約がない。なぜならば、論理回路５０８が起動パルスＣ0をうけて（Ｃ1、Ｃ2、Ｃ3）＝（Ｌ、Ｌ、Ｌ）を発生させパルスの発生を開始し、Ｑ1、Ｑ2、Ｑ3の状態を監視し、フィンガ数が所定数になったときＣ1、Ｃ2、Ｃ3を所定の状態に設定すればよいからである。フィンガ数が所定の数に達したか（あるいは達するか）どうかはＱ1、Ｑ2、Ｑ3を見ていれば良く、これは搬送波周波数ｆ0（フィンガ周波数）に比較し１／３であり、その分周や計数はｆ0に比較しはるかに容易である。
【００７２】
（第５の実施の形態）
図７に本発明の更に他の実施の形態の要部を示す。同図において図５（ｂ）と同一の部分は同一の参照符号を附して示し、それら各部の説明は省略する。
Ｎチャネルトランジスタ７１１、７１２は（Ｑ1、Ｑ3）＝（Ｈ、Ｈ）となったときオンして端子７０８の電位を端子７１０の電位Ｖ２に接続する。またＰチャネルトランジスタ７１３、７１４は（Ｑ1、Ｑ2）＝（Ｌ、Ｌ）となったときオンして端子７０８の電位を端子７０９の電位Ｖ１に接続する。同様にＮチャネルトランジスタ７１５、７１６または７１９、７２０は（Ｑ2、Ｑ3）＝（Ｈ、Ｈ）、または（Ｑ2、Ｑ1）＝（Ｈ、Ｈ）となったときオンして端子７０８の電位を端子７１０の電位Ｖ２に接続する。またＰチャネルトランジスタ７１７、７１８または７２１、７２２は（Ｑ1、Ｑ3）＝（Ｌ、Ｌ）または（Ｑ2、Ｑ3）＝（Ｌ、Ｌ）となったときオンして端子７０８の電位を端子７０９の電位Ｖ１に接続する。
【００７３】
上述したところより理解される通り、端子７０８には、端子７０９の電位Ｖ１と端子７１０の電位Ｖ２の間で振動するパルスを得ることができる。
この第５の実施の形態では、パルスの出力端子７０８以外には第１〜第４の実施の形態に用いられるＮＡＮＤ回路１０５〜１０７のように遅延素子一段の遅延量程度のごく細いパルスで動作するノードがないために回路設計が容易である。
【００７４】
（第６の実施の形態）
以上説明したパルス発生回路は、極めて小型で消費電力が少なく、且つ、ＵＷＢ通信に用いるに理想的なパルス信号を得ることができるため、周囲に無用な影響を及ぼさず、且つ、他からの妨害を受け難い短距離の微小電力の通信への応用等も極めて有望である。
例えば、自在継ぎ手やヒンジなどのように、姿勢や位置に関して相対変位が許容されるように結合された二つ以上の筐体間での信号の授受を無線で行うような機構部（結合機構部）を含む装置に適用するにも好適である。
【００７５】
図８は図１乃至図７を参照して説明したパルス発生回路を適用して各個に電子回路が実装され機構部によって結合された二つの筐体間での信号の授受を無線通信で行うようにした本発明の実施形態としての電子装置の構成例を表すブロック図である。
図８において、二つの筐体は、その一方である、送信部ブロック８１２、および、同、他方である受信部ブロック８１３として構成され、送信部ブロック８１２から受信部ブロック８１３へデータを送信する。送信部ブロック８１２では、送信情報を生成ないし保有する回路要素８０１から送信回路８０２を介して、送信アンテナ８１０から電磁波を放射する。
【００７６】
この実施形態では、送信回路８０２内に、図１乃至図７を参照して説明したパルス発生回路を適用して送信アンテナ８１０に伝送情報に相応して変調された送信電力を供給するための回路部が構成されている。
この送信アンテナ８１０から放射された電磁波は空中の無線伝播路８０８を通して伝播する。
【００７７】
受信部ブロック８１３には、無線伝播路８０８通して伝播する送信情報を受信アンテナ８１１および受信部８０６を通して受信する回路要素８０４が設けられている。尚、送信部ブロック８１２および受信部ブロック８１３間では、送信部ブロック８１２にはインターフェース回路８０３が、受信部ブロック８１３にはインターフェース回路８０５が各設けられ、両インターフェース回路８０３、８０５間を結ぶ有線路８０７を介して一部の信号ないし電力の授受が行われ得るように構成されている。
【００７８】
この有線路にて低速の信号を伝送するのは容易であり、無線通信部の同期信号を伝送することができる。これによって、無線通信部では同期捕捉や追跡といった面倒な手続きや回路が不要となり回路の簡略化が可能となる。また、セキュリティ強化のための暗号鍵を送り任意に鍵を変更しながら無線通信を行うこともできる。
送信アンテナ８１０から放射される電磁界は法律によって定められる上限を超えないように設定される。免許を要しない無線局として許容される放射レベルはＥＭＩの規定よりもはるかに低いレベルであるが、通信距離が至近距離であるため、リンクバジェットを適当に設定することで十分な品質の通信路を確保できる。
【００７９】
画像を含むデータのように高速伝送が必要な大量情報は信号線を介して伝えられるのでなく、無線により空間を伝播するため、信号線を使う必要がなくなり、それに伴うコネクタやヒンジ構造（結合機構部）における機構上の或いはまた電気的な更には製造上の種々の問題を一掃することができる。
また、従来の信号線による伝送では、高速化に伴い浮遊容量への充放電が多くなり、消費電力が増加し、さらに信号線路から発射される不要放射電力が増加し、周囲の機器への干渉対策が困難となるという欠点があった。また、信号線による伝送では、ロジックレベルが規定されているため、本質的に消費電力を減らすことができず、不要放射を減らすには、シールド強化などの対処療法しか方法がなかった。
【００８０】
これに対して、この実施形態ような構成によれば、同一システム内という至近距離において十分な通信品質を確保できれば良いので、送信アンテナ８１０からの放射電力をこの値程度まで下げることができ、消費電力の増大が本質的に改善され、ＥＭＩ対策が容易となる。また、通信線路のインピーダンスマッチングのための終端に伴う消費電力の増大や、部品配置、線路の引きまわし等の制約から解放される。
尚、図８の構成例では、便宜上、専ら送信部ブロック８１２から受信部ブロック８１３へデータを送信するが如くに説明したが、両ブロック間で双方向の通信を行うように構成され得ることは言うまでもない。
【００８１】
（第７の実施の形態）
図９は、図８を参照して説明した無線通信をクラムシェル型携帯電話機に適用した例を表す図である。図９（ａ）はクラムシェル型携帯電話機を開いたときの状態を示す斜視図であり、図９（ｂ）は、同クラムシェル型携帯電話機を閉じたときの状態を示す斜視図である。
【００８２】
図９（ａ）および図９（ｂ）において、第１筐体部９０１の表面には、操作ボタン９０４が配置されると共に、第１筐体部９０１の下端にはマイク９０５が設けられ、第１筐体部９０１の上端には外部無線通信用アンテナ９０６が取り付けられている。また、第２筐体部９０２の表面（開いた状態で現れる面）には、表示体９０８が設けられるとともに、第２筐体部９０２の上端にはスピーカ９０９が設けられている。
【００８３】
また、第２筐体部９０２の裏面（閉じた状態での外面）には、表示体９１１および撮像素子９１２が設けられている。なお、上述の表示体９０８および９１１としては、例えば、液晶表示パネル、有機ＥＬパネルまたはプラズマディスプレイパネルなどが適用される。また、撮像素子９１２としては、ＣＣＤまたはＣＭＯＳセンサなどが適用される。
第１筐体部９０１および第２筐体部９０２には、第１筐体部９０１と第２筐体部９０２との間で内部無線通信を行う内部無線通信用アンテナ９０７および９１０がそれぞれ設けられている。図示のように、第１筐体部９０１および第２筐体部９０２結合機構部としてのヒンジ９０３を介して連結され、第２筐体部９０２をヒンジ９０３を支点として回転させることにより、第２筐体部９０２を第１筐体部９０１上に折り畳むことができる。
【００８４】
上述のようにして、第２筐体部９０２を第１筐体部９０１上に閉じることにより、操作ボタン９０４を第２筐体部９０２にて保護することができ、携帯電話を持ち歩く時に操作ボタン９０４が誤って操作されることを防止することができる。また、第２筐体部９０２を第１筐体部９０１から開くことにより、表示体９０８を見ながら操作ボタン９０４を操作したり、スピーカ９０９およびマイク９０５を使いながら通話したり、操作ボタン９０４を操作しながら撮像を行ったりすることができる。
【００８５】
また、クラムシェル構造を用いることにより、第２筐体部９０２のほぼ一面全体に表示体９０８を配置することができ、携帯電話機としての携帯性を損なうことなく、表示体９０８のサイズを拡大させることを可能として、視認性を向上させることができる。
上述の構成において、この携帯電話機では、第１筐体部９０１に内部無線通信用アンテナ９０７を、および、第２筐体部９０２に内部無線通信用アンテナ９１０をそれぞれ設けることにより、これらの内部無線通信用アンテナ９０７および９１０を用いた内部無線通信にて第１筐体部９０１と第２筐体部９０２との間のデータ伝送を行うように構成されていることを特徴としている。
【００８６】
即ち、図９の携帯電話機では、内部無線通信用アンテナ９０７が図８の電子装置における送信アンテナ８１０に相応し、内部無線通信用アンテナ９１０が図８の電子装置における受信アンテナ８１１に相応する。
図９の携帯電話機において、内部無線通信用アンテナ９０７側（第１筐体部９０１側）には、図８の電子装置における送信部８０２に相応する回路部を含む送信部ブロック８１２に相当する回路部が設けられている。
【００８７】
また、同様に、図９の携帯電話機の内部無線通信用アンテナ９１０側（第２筐体部９０２側）には図８の電子装置における受信部８０６に相応する回路部を含む受信部ブロック８１３に相当する回路部が設けられている。
尚、図８の装置について既述の如く、送信側および受信側の想定は便宜上のものであって、双方向の通信を行うように装置を構成できる点は、図９においても該当するものであることは勿論である。
【００８８】
上述の構成により、例えば、外部無線通信用アンテナ９０６を介して第１筐体部９０１に取り込まれた画像データや音声データを、内部無線通信用アンテナ９０７および９１０を用いた内部無線通信によって第２筐体部９０２に送り、表示体９０８に画像を表示させたり、スピーカ９０９から音声を出力させたりすることができる。
また、撮像素子９１２によって撮像された撮像データを、内部無線通信用アンテナ９０７および９１０を用いた内部無線通信によって第２筐体部９０２から第１筐体部９０１に送り、外部無線通信用アンテナ９０６を介して外部に送出させることができる。上述のように、第１筐体部９０１と第２筐体部９０２との間のデータ伝送を有線で行う必要がなくなり、多ピン化されたフレキシブル配線基板をヒンジ９０３に通す必要がなくなる。
【００８９】
このため、ヒンジ９０３の構造の複雑化を招来せず、従って、実装工程の煩雑化を回避することができ、コストアップを抑制しつつ、携帯電話の小型薄型化および信頼性の向上を図ることが可能となるとともに、携帯電話機としての携帯性を損なうことなく、携帯電話の大画面化および多機能化を図ることができる。
このように、機器内部においても信号伝送に無線通信を使用すると効果が大きいが、内部通信に本発明に基づくパルス発生回路を使用したパルス通信を用いると、与干渉性、耐干渉性に優れた無線通信が可能である。すなわち携帯電話機のように、別に機器本来の目的である通信回路を有するような電子機器においても、その本来の目的とする無線通信に対する影響や妨害、あるいは機器本来の目的とする無線通信から受ける影響や妨害を極小に抑制することができる。
なお、上述ような無線通信の技術は、クラムシェル型携帯電話機に限らず、他の形態の携帯電話機や、ビデオカメラ、ＰＤＡ（Personal Digital Assistance）、ノート型パーソナルコンピュータ、その他の電子機器に適用することもできる。
【００９０】
（第８の実施の形態）
図８および図９を参照して説明した実施形態では、図１乃至図７を参照して説明したパルス発生回路を適用して各個に電子回路が実装され機構部によって結合された二つの筐体間での信号の授受を無線通信で行うようにした構成を採るものであった。
しかしながら、本発明の技術思想は、このように二分された筐体間での信号の授受を無線通信で行うような形態に限定されるものではない。
【００９１】
即ち、同一の筐体内に、図８の送信部ブロック８１２に相応する送信用の回路部と、受信部ブロックに相応する受信用の回路部とを備え、これら送信および受信用の両回路部間で図１乃至図７を参照して説明したパルス発生回路を適用して通信を行うような形態を採ることができる。次に、このような実施形態について例示し、本発明の技術思想について更に説明する。
【００９２】
図１０は本発明による電子装置の実施例の一つである液晶プロジェクタの構成を示す図であり、図１０（ａ）は液晶プロジェクタの要部を示す図、図１０（ｂ）は図１０（ａ）の液晶プロジェクタ内の一つのライトバルブの詳細を表す図である。
図１０（ａ）において、プロジェクタはその筐体１０１０の大部分を光学系が占める。すなわち、光源１００１から発せられた光（白色光）は光学系１００２（破線内）により三原色に分解される。ここで、光学系１００２は主としてハーフミラーＨＭや光学フィルタおよびレンズＬＺにより構成される。それぞれの光は液晶によるライトバルブ１００５、ライトバルブ１００６、ライトバルブ１００７により光変調された後、プリズムで構成される光学系１００３により合成され、光学系１００４により拡大投影される。
【００９３】
ライトバルブ１００５、ライトバルブ１００６、ライトバルブ１００７を制御するための回路は基板１００８、１００９に搭載される。変調器１０１２はライトバルブ制御のための表示データ信号を変調し、電磁波として送信アンテナ１０１１から放射される。
図１０（ｂ）において、透過液晶による光シャッター１０２１を駆動する半導体集積回路による液晶ドライバ１０２２（通常複数個の半導体集積回路より構成される。）は、図１０（ａ）の送信アンテナ１０１１から送信された表示データ信号を、受信アンテナ１０２３により受信し、該受信した信号を復調した信号によって、光シャッター１０２１を駆動する。
【００９４】
一方、本例のプロジェクタでは、光シャッター１０２１や液晶ドライバ１０２２を駆動するための電力は、コネクタ１０２４を介して受け取ることができるように構成されている。
送信アンテナ１０１１から多重されて送信される電磁波による表示データ信号は、これら多重された信号を分離して各個に受信可能なように、符号拡散による方法や異なる電磁波の変調周波数を用いる方法あるいはタイムスロットを決めてアドレシングする方法などにより、特定の正規の受信回路ブロック（モジュール）が指定される。
【００９５】
このようなアドレシング方法を取ることにより、送信アンテナ１０１１から送信された電磁波信号は３つあるライトバルブのうちの指定されたライトバルブに正しく伝えられる。アドレス指定はライトバルブ毎でもよいし、また、図１０（ｂ）に示すように一つのライトバルブに複数の液晶ドライバが搭載され、その各々に対してアドレス指定することも可能である。
【００９６】
以上、図１０（ａ）および図１０（ｂ）を参照して説明した液晶プロジェクタとしての実施形態から容易に理解されるとおり、本実施形態の電子装置は、送信信号を電磁波信号に変換する電磁波変換部と、電磁波信号を無線送信する送信部とを備える送信用の回路部（図１０の装置では、ライトバルブ制御のための表示データ信号を変調し、電磁波として送信アンテナ１０１１に供給する変調器１０１２および送信アンテナ１０１１等であって、図８の送信部ブロック８１２に相応）と、前記電磁波信号を受信する受信部と受信した電磁波信号を前記送信信号に復元する電磁波復元部とを備える受信用の回路部（図１０の装置では、受信アンテナ１０２３および該受信アンテナ１０２３により受信した信号を復調して光シャッター１０２１を駆動するための信号を得る回路部であって、図８の受信部ブロックに相応）とが、同一筐体内に収容されて構成されているものであるということができる。
【００９７】
上述の技術は、これを敷衍するに、同一筺体内に実装される複数の回路ブロックないし回路基板のうちの所定の相互間で無線により信号の授受を行うための少なくとも一対の無線部を具備し、且つ、該当する前記無線部は、上記の種々の態様のうちの何れかのパルス発生回路を適用して構成されている電子装置であることが明らかである。
上述の構成において、送信用の回路部および受信用の回路部は、それぞれ、回路基板或いは回路ブロックとしてモジュール化されて構成され得る。
【００９８】
そして、上記構成の電子装置では、信号の送受信を電磁波により無線化でき、信号は空間を伝播して伝わるためフレキシブル基板やコネクタなどを用いた配線の必要がなく、これらに起因するコスト高や信頼性低下の懸念が払拭される。
また、インピーダンスマッチングのための終端やデータ伝送速度の高速化に伴なう消費電力の増大といった問題も回避できる。更に、配線の引き回しや部品配置の制約がなくなり、電子装置のデザインや使い勝手を向上することができる。
また信号伝送に使用される電磁波は同一筐体という至近距離で行われるため、この距離内での通信が確保できさえすれば良く、放射電磁波の強度を限界まで下げることが出来るのでＥＭＩ特性が本質的に改善され対策が容易になる。
【００９９】
特に、図１０を参照して例示した液晶プロジェクタの場合では、従来、液晶プロジェクタ内では筐体体積の大部分を光学系が占め、光経路を避けて配線したり、光経路を避けて部品を配置したりする必要があり、更には、光源から発せられる熱が筐体内にこもるため、配線の熱対策も必要であった。ここに本発明を実施することによって、信号伝送が電磁波により空間伝送されるため、従来のこの種の困難さは著しく緩和される。
なお、上述ような無線通信の技術は、プロジェクタに限らず、携帯電話機や、ビデオカメラ、ＰＤＡ（Personal Digital Assistance）、ノート型パーソナルコンピュータ、その他の電子機器での同一筐体内の信号送受信に適用することもできる。
【産業上の利用可能性】
【０１００】
本発明は短パルスを利用するＵＷＢ通信に利用すれば特にその効果が大きい。
【図面の簡単な説明】
【０１０１】
【図１】本発明の第１の実施の形態に係るパルス発生回路を表す図である。
【図２】本発明の第２の実施の形態に係るパルス発生回路を表す図である。
【図３】本発明の第２の実施の形態に係るパルス発生回路に用いる論理回路をより詳細に示す図である。
【図４】本発明の第２の実施の形態に係るパルス発生回路に用いる遅延回路をより詳細に示す図である。
【図５】本発明の第３および第４の実施の形態に係るパルス発生回路を表す図である。
【図６】本発明に係るパルス発生回路の動作を説明するタイム図である。
【図７】本発明の第５の実施の形態に係るパルス発生回路を表す図である。
【図８】本発明の第６の実施の形態に係る、図１乃至図７を参照して説明したパルス発生回路を適用して各個に電子回路が実装され機構部によって結合された二つの筐体間での信号の授受を無線通信で行うようにした本発明の実施形態としての電子装置の構成例を表すブロック図である。
【図９】本発明の第７の実施の形態に係る、図８を参照して説明した無線通信をクラムシェル型携帯電話機に適用した例を表す図である。
【図１０】本発明の第８の実施の形態に係る、本発明による電子装置の実施例の一つである液晶プロジェクタの構成を示す図である。
【図１１】従来のパルス発生回路の図と動作タイム図である。
【図１２】本発明で発生しようとするパルスを説明する説明図である。
【図１３】従来のパルス発生回路の図と動作タイム図である。
【図１４】従来のパルス発生回路の図と動作タイム図である。
【図１５】従来のパルス発生回路に用いる遅延回路をより詳細に示す図である。
【図１６】従来のパルス発生回路の課題を説明する図。
【符号の説明】
【０１０２】
１０３、１０４…遅延回路  １０２、２０２、２０３、２０４、５０２、５０３…非活性化端子を有する遅延回路  １０５、１０６、１０７…論理積回路  １０８…論理和回路  ２０５、２０６…排他的論理和回路  ５０８…論理回路  ７１１、７１２、７１３、７１４、７１５、７１６、７１７、７１８、７１９、７２０、７２１、７２２…スイッチトランジスタ  ７０９…第１の電位レベルを与えるノード  ７１０…第２の電位レベルを与えるノード
【図１】
2008054079.tif 000003
【図２】
2008054079.tif 000004
【図３】
2008054079.tif 000005
【図４】
2008054079.tif 000006
【図５】
2008054079.tif 000007
【図６】
2008054079.tif 000008
【図７】
2008054079.tif 000009
【図８】
2008054079.tif 000010
【図９】
2008054079.tif 000011
【図１０】
2008054079.tif 000012
【図１１】
2008054079.tif 000013
【図１２】
2008054079.tif 000014
【図１３】
2008054079.tif 000015
【図１４】
2008054079.tif 000016
【図１５】
2008054079.tif 000017
【図１６】
2008054079.tif 000018