(57)【要約】【課題】内蔵型キャパシタの容量値のバラツキを最小化してＲＦマッチング用キャパシタとして適用可能な、キャパシタ内蔵型プリント基板およびその製造方法を提供する。【解決手段】下部電極および回路パターンを含む第１回路層が形成された金属板を準備する段階と、樹脂絶縁層が積層されたプリント基板を準備する段階と、第１回路層が形成された金属板を第１回路層を内層として樹脂絶縁層上に積層する段階と、金属板を厚さ方向に除去して第１回路層および樹脂絶縁層を露出させる段階と、一面に第２回路層用金属層が積層された誘電層からなる片面誘電シートを金属層を外層として露出された第１回路層および樹脂絶縁層上に積層する段階と、第２回路層用金属層をパターニングし、上部電極および回路パターンを含む第２回路層を形成する段階と、上部電極および下部電極を含む層間回路を接続するビアを形成する段階と、外層回路層を形成する段階とを含む。【選択図】図１Ｌ
2008218966.tif 000002
【特許請求の範囲】
【請求項１】
下部電極および回路パターンを含む第１回路層がアディティブ工法によって一面に形成された金属板を準備する段階と、
樹脂絶縁層が積層されたプリント基板を準備する段階と、
前記金属板を、前記第１回路層を内層として、前記プリント基板の前記樹脂絶縁層上に積層する段階と、
前記金属板を厚さ方向に除去して前記第１回路層および前記樹脂絶縁層を露出させる段階と、
一面に第２回路層用金属層が積層された誘電層からなる片面誘電シートを、前記第２回路層用金属層を外層として、露出された前記第１回路層および前記樹脂絶縁層上に積層する段階と、
前記第２回路層用金属層をパターニングし、上部電極および回路パターンを含む第２回路層を形成する段階と、
前記上部電極および前記下部電極を含む層間回路を電気的に接続するためのビアを形成する段階と、
ビルドアップ工程によって外層回路層を形成する段階と
を含むことを特徴とするキャパシタ内蔵型プリント基板の製造方法。
【請求項２】
前記誘電層は、樹脂にセラミック粉末が含浸されてなることを特徴とする請求項１に記載のキャパシタ内蔵型プリント基板の製造方法。
【請求項３】
前記セラミック粉末が、Ａｌ、Ｂａ、Ｂｉ、Ｃａ、Ｌｉ、Ｌａ、Ｍｇ、Ｎｄ、Ｓｉ、Ｓｍ、Ｓｎ、Ｔａ、Ｔｉ、Ｚｎ、Ｚｒおよびこれらの組み合わせよりなる群から選ばれた化合物の酸化物またはこれらの混合物であることを特徴とする請求項２に記載のキャパシタ内蔵型プリント基板の製造方法。
【請求項４】
前記樹脂が、エポキシ系樹脂、ポリイミド系樹脂、液晶ポリエステル系樹脂およびこれらの組み合わせよりなる群から選ばれることを特徴とする請求項２又は３に記載のキャパシタ内蔵型プリント基板の製造方法。
【請求項５】
前記金属板の除去が、化学的エッチング、化学的研磨、機械的研磨およびこれらの組み合わせよりなる群から選ばれた方法によって行われることを特徴とする請求項１〜４のいずれか１項に記載のキャパシタ内蔵型プリント基板の製造方法。
【請求項６】
前記金属板が、Ｎｉ、Ｃｕ、Ｆｅ、Ｔｉ、これらの合金およびこれらの組み合わせよりなる群から選ばれることを特徴とする請求項１〜５のいずれか１項に記載のキャパシタ内蔵型プリント基板の製造方法。
【請求項７】
前記金属層が、Ｃｕ、Ａｌ、Ａｇ、Ｐｄ、Ｎｉ、Ｃｒ、Ｍｏ、Ｗ、これらの合金およびこれらの組み合わせよりなる群から選ばれることを特徴とする請求項１〜６のいずれか１項に記載のキャパシタ内蔵型プリント基板の製造方法。
【請求項８】
樹脂絶縁層が積層されたプリント基板と、
前記樹脂絶縁層内に前記樹脂絶縁層と同一平面上に露出されるように埋め込まれた下部電極および回路パターンを含み、アディティブ工法によって形成された第１回路層と、
前記第１回路層上に積層され、一面に、前記第１回路層に対向する、上部電極および回路パターンを含む第２回路層が積層された誘電層を含む片面誘電シートと、
前記上部電極および前記下部電極を含む層間回路を電気的に接続するためのビアと、
前記第２回路層上に樹脂絶縁層を介して形成される外層回路層と
を含むことを特徴とするキャパシタ内蔵型プリント基板。
【請求項９】
前記誘電層は、樹脂にセラミック粉末が含浸されてなることを特徴とする請求項８に記載のキャパシタ内蔵型プリント基板。
【請求項１０】
前記セラミック粉末は、Ａｌ、Ｂａ、Ｂｉ、Ｃａ、Ｌｉ、Ｌａ、Ｍｇ、Ｎｄ、Ｓｉ、Ｓｍ、Ｓｎ、Ｔａ、Ｔｉ、Ｚｎ、Ｚｒよびこれらの組み合わせよりなる群から選ばれた化合物の酸化物またはこれらの混合物であることを特徴とする請求項９に記載のキャパシタ内蔵型プリント基板。
【請求項１１】
前記樹脂は、エポキシ系樹脂、ポリイミド系樹脂、液晶ポリエステル系樹脂およびこれらの組み合わせよりなる群から選ばれることを特徴とする請求項９又は１０に記載のキャパシタ内蔵型プリント基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内蔵型キャパシタの公差向上のためのプリント基板およびその製造方法に係り、より具体的には、エッチング工程により発生する公差を最小化してＲＦマッチング用キャパシタとして適用可能なキャパシタ内蔵型プリント基板およびその製造方法に関する。
【背景技術】
【０００２】
最近、携帯用電子機器を含んだ電子製品において消費者の様々な欲求が増大しつつある。特に、多機能化、小型軽量化、高速化、低価化、移動便宜性の増加、無線を用いたインターネットとの実時間接続、および消費者の洗練したデザインへの欲求などに応えるために、開発者、デザイナー、製造業者によって研究が盛んに行われている。
【０００３】
このように製品の機能が多様化するにつれて、ＩＣの数が増加するだけでなく、受動素子も相対的に増えるため、携帯用端末機の体積も大きくなる。一般に、電子機器では、多数の能動部品および受動部品が回路基板の表面に実装されており、受動部品は個別チップキャパシタの形で能動部品間の信号伝達を円滑にするために多数が表面に実装されている。
【０００４】
電子システムの高密度実装化要求により、内蔵型プリント基板(Embedded PCB)については多くの関連企業で開発されている。基板に内蔵される受動部品の種類には抵抗（Ｒ）、インダクタンス（Ｌ）およびキャパシタ（Ｃ）などがある。内蔵部品は、その大きさおよび形態に応じて、既存の受動部品、薄い受動部品、プリントまたはスパッタリングで作成したフィルム状の膜素子、メッキによるプレイティング(plating)素子などに分類される。ところが、ディスクリートチップキャパシタ、すなわち受動部品では電子部品の軽薄短小化の趨勢に応えるのには限界があり、空間活用上の問題およびコストアップが発生する。
【０００５】
よって、基板に内蔵する方法および内蔵型についての研究が盛んに行われているとともに、電子システムの特性および形態を軽薄短小化しようとする試みが行われている。その中でも、基板に内蔵される受動部品のうち厚膜型（１５〜２５μｍ）のキャパシタを基板内に内蔵しようとする試みが多く行われている。フィルムタイプのキャパシタを基板に内蔵するには、ロールコーティング、スパッタリング、シートラミネーションなどを用いる方法により達成される。特に、シートラミネーションは厚さの公差およびコストを低減する効果が大きい。
【０００６】
これに関連し、以下に図２Ａ〜図２Ｆを参照しながら、従来の技術の一実施形態に係るキャパシタ内蔵型プリント基板の製造工程について説明する。
【０００７】
まず、片面に銅箔などの金属層１３を有する樹脂絶縁層１２、例えば、樹脂付銅箔（ＲＣＣ：Resin Coated Copper）等を内層１１上に積層したプリント基板１０を準備する（図２Ａ参照）。図示してはいないが、プリント基板１０の内層１１に形成された回路パターンは、ビアホールを介して外層の回路パターンと電気的に接続されている。
【０００８】
次いで、ドライフィルムなどのフォトレジスト（図示せず）を用いた通常の露光／現像およびエッチング工程によって不必要な部位の金属層１３を除去し、下部電極１４および回路パターン１５を含む回路層を形成する（図２Ｂ参照）。
【０００９】
その後、回路パターン１４、１５間の隙間に絶縁樹脂１６を充填して通常のフラットコーティング工程(flat coating process)により平坦化する（図２Ｃ参照）。このようなコーティング工程がなされる理由は、以後の工程で積層される誘電シートがセラミック粉末含浸誘電層であり、殆ど流れ性を持たないため、積層により回路パターン間の隙間が埋まらないからである。
【００１０】
次に、一方の面に誘電層２１と誘電層上に形成された銅箔等の金属層２２を含む片面誘電シート２０を積層する（図２Ｄ参照）。ドライフィルムなどのフォトレジスト（図示せず）を用いた通常の露光／現像およびエッチング工程によって不必要な部位の金属層２２を除去し、上部電極２３および回路パターン２４、２５を含む回路層を形成した後、上部電極２３および下部電極１４を含む層間回路を電気的に接続させるためのビアを形成してキャパシタＣ１を実現する（図２Ｅ参照）。
【００１１】
最後に、通常のビルドアップ工程によって、一面に金属層が被覆された樹脂絶縁層１７を積層し、パターニングして外層回路パターン１８を形成する（図２Ｆ参照）。
【００１２】
ところが、上述したような従来の工程は、露光／現像、エッチングによる一般サブトラクティブ工法(subtractive process)によって、上下部電極を含む回路パターンを形成することにより、エッチング加工による回路の公差の変化が大きくなるため、ＲＦマッチング用キャパシタとしては適用することが難しく、フラットコーティング工程という追加工程が要求されるという欠点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
そこで、本発明者は、上述した問題点を解決するために広範囲な研究を重ねた結果、その目的とするところは、下部電極を含む回路層をアディティプ工法によって形成しこれを絶縁層に積層する新規プロセスによってキャパシタを基板に内蔵した場合、キャパシタの容量値のバラツキを画期的に減らすことができることを見出し、これに基づいて本発明を完成するに至った。
【００１４】
したがって、本発明の目的は、内蔵型キャパシタの容量値のバラツキを最小化してＲＦマッチング用キャパシタとして適用可能な、キャパシタ内蔵型プリント基板およびその製造方法を提供することにある。
【００１５】
本発明の他の目的は、既存のフラットコーティング工程が省略可能で、内蔵されたキャパシタとの密着力に優れた、キャパシタ内蔵型プリント基板およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明の好適な一実施形態に係るキャパシタ内蔵型プリント基板の製造方法は、（ａ）下部電極および回路パターンを含む第１回路層がアディティブ工法によって一面に形成された金属板を準備する段階と、（ｂ）樹脂絶縁層が積層されたプリント基板を準備する段階と、（ｃ）前記第１回路層が形成された金属板を、前記第１回路層を内層として、前記プリント基板の前記樹脂絶縁層上に積層する段階と、（ｄ）前記金属板を厚さ方向に除去して前記第１回路層および樹脂絶縁層を露出させる段階と、（ｅ）一面に第２回路層用金属層が積層された誘電層からなる片面誘電シートを、前記第２回路層用金属層を外層として、露出された前記第１回路層および前記樹脂絶縁層上に積層する段階と、（ｆ）前記第２回路層用金属層をパターニングし、上部電極および回路パターンを含む第２回路層を形成する段階と、（ｇ）前記上部電極および前記下部電極を含む層間回路を電気的に接続するためのビアを形成する段階と、（ｈ）ビルドアップ工程によって外層回路層を形成する段階とを含むことを特徴とする。
【００１７】
製造方法において、誘電層は樹脂にセラミック粉末が含浸されてなることが好ましい。
【００１８】
セラミック粉末は、好ましくはＡｌ、Ｂａ、Ｂｉ、Ｃａ、Ｌｉ、Ｌａ、Ｍｇ、Ｎｄ、Ｓｉ、Ｓｍ、Ｓｎ、Ｔａ、Ｔｉ、Ｚｎ、Ｚｒおよびこれらの組み合わせよりなる群から選ばれた化合物の酸化物またはこれらの混合物であってもよい。
【００１９】
誘電層を構成する樹脂は、エポキシ系樹脂、ポリイミド系樹脂、液晶ポリエステル系樹脂およびこれらの組み合わせよりなる群から選ばれることが好ましい。
【００２０】
一方、金属板の除去は、化学的エッチング、化学的研磨、機械的研磨およびこれらの組み合わせよりなる群から選ばれた方法によって行われてもよい。
【００２１】
金属板の金属はＮｉ、Ｃｕ、Ｆｅ、Ｔｉ、これらの合金およびこれらの組み合わせよりなる群から選択でき、金属層の金属はＣｕ、Ａｌ、Ａｇ、Ｐｄ、Ｎｉ、Ｃｒ、Ｍｏ、Ｗ、これらの合金およびこれらの組み合わせよりなる群から選ばれてもよい。
【００２２】
本発明の好適な一実施形態に係るキャパシタ内蔵型プリント基板は、（ａ）樹脂絶縁層が積層されたプリント基板と、（ｂ）前記樹脂絶縁層内に前記樹脂絶縁層と同一平面上に露出されるように埋め込まれた下部電極および回路パターンを含み、アディティブ工法によって形成された第１回路層と、（ｃ）前記樹脂絶縁層内に前記樹脂絶縁層と同一平面上に露出されるように埋め込まれた前記第１回路層上に積層され、一面に、前記第１回路層に対向する、上部電極および回路パターンを含む第２回路層が積層された誘電層を含む片面誘電シートと、（ｄ）前記上部電極および前記下部電極を含む層間回路を電気的に接続するためのビアと、（ｅ）前記第２回路層上に樹脂絶縁層を介して形成される外層回路層とを含むことを特徴とする。
【発明の効果】
【００２３】
上述したように、本発明によれば、下部電極を含む回路をエディティブ工法を適用して形成することにより、既存のエッチング工程を使用するサブトラクティブ工法を適用する場合とは異なり、回路の公差を減少させることができる。また、下部電極を含む回路層が樹脂絶縁層に挿入されるため、従来の技術から要求されたフラットコーティング工程を省略することができ、内蔵型キャパシタと基板との密着力も向上させることができる。
【発明を実施するための最良の形態】
【００２４】
以下に添付図面を参照しながら、本発明について詳細に説明する。
【００２５】
内蔵型キャパシタ(embedded capacitor)を実現するにはいろいろの工法がある。現在までの内蔵型キャパシタの場合は、電源安定化のためのデカップリングキャパシタに対しての開発が行われ、一部適用されている。このようなデカップリングキャパシタの場合は、容量公差に対して敏感な値を要求しないが、現在多くの関心を持つＲＦマッチング用キャパシタの場合は、温度に対する安全性が優れて容量自体の公差が小さくなければならない。
【００２６】
特に、内蔵型キャパシタの最終公差は、いろんな要因に影響されるが、その中でも最も大きい部分を占めているものが、キャパシタのエッチングによる変化である。このようなエッチングによる変化は、現在までのテンティング工法を用いて減らすのには限界がある。
【００２７】
従って、本発明では、このようなエッチングによる公差を減らすために現在用いられている内蔵型キャパシタ材料に対する新規の回路実現工法を紹介する。本発明の製造方法によって製作された内蔵型キャパシタの場合は、既存のテンティング工法によって製造されたものに比べて約１０％程度その公差を減らすことができる。すなわち、本発明に係る製造方法は、既存の１５〜２０％程度の公差から５〜１０％程度の公差に減少させることが可能な工法である。
【００２８】
これにより、本発明によれば、高い整数精度を要求するＲＦマッチング用内蔵型キャパシタに適用するに際して画期的に公差を減らすことができる。また、新規材料の開発をさらに必要とすることなく、工法とデザインによる変化のみで最大限の効果をもたらすことができる。
【００２９】
次に、図１Ａ〜図１Ｌを参照して本発明の好適な一実施形態に係るキャパシタ内蔵型プリント基板の製造方法を説明する。
【００３０】
まず、下部電極を含む回路層の転写媒体１００として用いられる金属板１０１の一面にドライフィルムなどのメッキレジスト１０２を塗布し（図１Ａおよび図１Ｂ参照）、通常の露光／現像工程によってパターニングすることにより、回路形成を所望する位置を露出させる（図１Ｃ参照）。その後、無電解金属メッキによって電解金属メッキ層１０３、１０４を所望の回路の高さまで形成する（図１Ｄ参照）。メッキレジスト１０２を除去して、下部電極１０４および回路パターン１０３を含む第１回路層を形成する（図１Ｅ参照）。
【００３１】
金属板としては、以後の工程において第１回路層を絶縁層に転写させるための媒体としての役割を果たすのに十分なものであれば特に限定されず、例えばＮｉ、Ｃｕ、Ｆｅ、Ｔｉ、これらの合金のいずれか一つまたはこれらの組み合わせからなる材質の金属板が使用できる。
【００３２】
無電解金属メッキに用いられる金属は、通常の伝導性金属であってプリント基板の回路形成用金属として使用されるものであれば特に限定されず、例えばＣｕ、Ａｌ、Ａｇ、Ｐｄ、Ｎｉ、Ｃｒ、Ｍｏ、Ｗ、これらの合金およびこれらの組み合わせよりなる群から選択できる。
【００３３】
このようにパターン化されたメッキレジスト１０２をレジストとしてアディティブ工法によって回路形成のためのメッキを行うことにより、既存のテンティング工法の際に適用されたエッチング過程を省略することができるため、エッチングにより発生する回路の公差を最小化することができ、追って形成されるキャパシタＣの容量の整数精度を向上させることができる。
【００３４】
一方、通常のプリント基板の製作方法に従い、内層２０１に樹脂絶縁層２０２が積層されたプリント基板２００を準備する（図１Ｆ参照）。
【００３５】
図１Ｆには示していないが、プリント基板２００の内層２０１に形成された回路パターンは、ビアホールを介して外層の回路パターンと電気的に接続されている。図１Ｆでは内層に対する詳細構成を省略して示し、プリント基板の片面に対する構造のみを概略的に示したが、両面に本発明に係る工程が行われ得るのは勿論である。また、実際適用目的に応じて様々な形の片面、両面またはビルドアッププリント基板を使用し且つ回路層の数を異にすることができるのは、当業者には明らかことである。各層に用いられる絶縁樹脂および回路用金属は、特に限定されるものではなく、当業界で通常用いられるものであれば何でも使用可能である。例えば、絶縁樹脂としてはエポキシガラス樹脂またはＢＴ樹脂などが使用でき、回路用金属としては通常銅が使用される。
【００３６】
次に、第１回路層１０３、１０４が形成された転写媒体１００を、第１回路層１０３、１０４を内層として、プリント基板２００の樹脂絶縁層２０２上に所定の温度および圧力の下で積層する（図１Ｇ参照）。このような積層過程によって転写媒体１００の第１回路層１０３、１０４がプリント基板２００の樹脂絶縁層２０２に埋め込まれる。
【００３７】
積層の後、不必要な金属板１０１を厚さ方向に除去して第１回路層１０３、１０４よび樹脂絶縁層２０２を露出させる（図１Ｈ参照）。
【００３８】
金属板１０１を除去する方法は、特に限定されるものではないが、例えば、当業界で公知になっている通常の化学的エッチング、化学的研磨および機械的研磨のいずれか一つの方法でまたは２つ以上の方法を組み合わせて行うことができる。
【００３９】
このように露出された第１回路層１０３、１０４および樹脂絶縁層２０２上に、一面に第２回路層用金属層３０２が積層された誘電層３０１からなる誘電シート３００を、金属層３０２を外層として所定の温度および圧力の下で積層する（図１Ｉ参照）。
【００４０】
ここで、誘電層３０１としては、樹脂にセラミック粉末が含浸されてなるものを使用することができる。セラミック粉末は、通常、プリント基板の誘電層に含浸されて使用されるものであれば特に限定されないが、好ましくは、Ａｌ、Ｂａ、Ｂｉ、Ｃａ、Ｌｉ、Ｌａ、Ｍｇ、Ｎｄ、Ｓｉ、Ｓｍ、Ｓｎ、Ｔａ、Ｔｉ、Ｚｎ、Ｚｒおよびこれらの組み合わせよりなる群から選ばれた化合物の酸化物またはこれらの混合物であってもよい。このような化合物の例としては、ＺｎＯ−ＭｇＯ−ＳｉＯ２、ＣａＣＯ３−ＴｉＯ２−ＭｇＯなどのＭＣＴ系、ＢａＴｉＯ３−ＴｉＯ２、ＺｒＯ２−ＳｎＯ２−ＴｉＯ２などのＺＳＴ系、ＣａＣＯ３−ＴｉＯ２−Ｌａ２Ｏ３−Ａｌ２Ｏ３、ＢａＴｉＯ３−ＴｉＯ２−Ｎｄ２Ｏ３−Ｓｍ２Ｏ３−Ｂｉ２Ｏ３、ＣａＣＯ３−ＴｉＯ２−Ｎｄ２Ｏ３−Ｌｉ２ＣＯ３、およびＢａＯ−ＺｎＯ−Ｔａ２Ｏ５などのＢＺＴ系、ＢａＯ−ＭｇＯ−Ｔａ２Ｏ５などのＢＭＴ系といったＢａ系複合ペロブスカイト系セラミック粉末などを挙げることができる。一方、誘電層を構成する樹脂としては、エポキシ系樹脂、ポリイミド系樹脂、液晶ポリエステル系樹脂のいずれか一つを単独でまたは２つ以上を組み合わせて使用することができるが、特にこれに限定されるものではない。
【００４１】
金属層３０２を構成する金属は、通常、回路用金属として使用されるものであれば特に限定されずに使用可能であり、例えばＣｕ、Ａｌ、Ａｇ、Ｐｄ、Ｎｉ、Ｃｒ、Ｍｏ、Ｗ、これらの合金およびこれらの組み合わせよりなる群から選ばれてもよい。
【００４２】
次に、第２回路層用金属層３０２を、例えば通常の露光／現像およびエッチング工程によってパターニングし、上部電極３０３および回路パターン３０４、３０５を含む第２回路層を形成し（図１Ｊ参照）、通常のビア加工工程によって上部電極３０３および下部電極１０４を含む層間回路を電気的に接続するためのビア３０６を形成することにより、内蔵型キャパシタＣを実現する（図１Ｋ参照）。
【００４３】
最後に、通常のビルドアップ工程によって樹脂絶縁層３０７と金属層３０８を積層した後、露光／現像およびエッチング工程によってパターニングして外層回路層３０８を形成する（図１Ｌ参照）。目的とするところによって、外層にビルドアップされる回路層の数を異にすることができるのは勿論である。
【００４４】
上述したように、本発明の方法によって製造された内蔵型キャパシタの場合、既存のテンティング工法によって形成されたものに比べて約１０％程度その公差を減らすことができる。したがって、高い整数精度を要求するＲＦマッチング用内蔵型キャパシタとしても適用可能である。また、既存のエッチング工程を含んでいるサブトラクティブ法によって形成された下部電極を含んだ回路の場合、公差が約±１０μｍ以上であるが、本発明のアディティブ工法によって形成された回路の場合、公差が約±５μｍ以下であって高い整数精度を示す。
【００４５】
以下、下記実施例によって本発明をさらに具体的に説明する。ところが、本発明の範疇
を限定するものではない。
【００４６】
実施例
誘電層として、ＢａＴｉＯ３が８０重量％含浸されたエポキシ系樹脂を用いて、図１Ａ〜図１Ｌに示した工程過程によって、誘電層の厚さが約１６±１μｍでその上下部電極（Ｃｕ）の厚さがそれぞれ約１２μｍである内蔵型キャパシタを持つプリント基板を製作した。
【００４７】
こうして製作された内蔵型キャパシタの物性を測定し、その結果を表１に示す。また、キャパシタの容量変化による公差に対するシミュレーション値と実際測定値をそれぞれ図３に示す。
【表１】
2008218966.tif 000003
【００４８】
比較例
誘電層として、ＢａＴｉＯ３が８０重量％含浸されたエポキシ系樹脂を用いて、図２Ａ〜図２Ｆに示した工程過程によって、誘電層の厚さが約１６±１μｍでその上下部電極（Ｃｕ）の厚さがそれぞれ約１２μｍである内蔵型キャパシタを持つプリント基板を製作した。
【００４９】
こうして製作された内蔵型キャパシタの容量変化による公差に対するシミュレーション値と実際測定値をそれぞれ図３に示す。
【００５０】
表１および図３に示すように、従来の技術に係る内蔵型キャパシタ（比較例）に比べて、本発明に係る内蔵型キャパシタ（実施例）の場合、低容量範囲の容量０．５〜１０ｐＦにおいても相当低い水準の公差を示すことから、整数精度が非常に優れることが分かる。
【００５１】
以上、本発明を具体的な実施例によって詳細に説明したが、これらは本発明を具体的に説明するためのものに過ぎない。本発明に係るキャパシタ内蔵型プリント基板およびその製造方法は、これらに限定されず、本発明の技術的思想内において、当該分野における通常の知識を有する者によってその変形または改良が可能なのは明らかである。
【００５２】
本発明の単純な変形ないし変更はいずれも本発明の領域に属するもので、本発明の具体的な保護範囲は特許請求の範囲によって明確になるであろう。
【図面の簡単な説明】
【００５３】
【図１Ａ】本発明の好適な一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図１Ｂ】本発明の好適な一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図１Ｃ】本発明の好適な一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図１Ｄ】本発明の好適な一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図１Ｅ】本発明の好適な一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図１Ｆ】本発明の好適な一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図１Ｇ】本発明の好適な一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図１Ｈ】本発明の好適な一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図１Ｉ】本発明の好適な一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図１Ｊ】本発明の好適な一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図１Ｋ】本発明の好適な一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図１Ｌ】本発明の好適な一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図２Ａ】従来の技術の一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図２Ｂ】従来の技術の一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図２Ｃ】従来の技術の一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図２Ｄ】従来の技術の一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図２Ｅ】従来の技術の一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図２Ｆ】従来の技術の一実施形態に係るキャパシタ内蔵型プリント基板の製造工程の流れを示す概略断面図である。
【図３】本発明の実施例および比較例に係る内蔵型キャパシタの容量値の変化による公差を対照して示すグラフである。
【符号の説明】
【００５４】
１００    第１回路層転写媒体
１０１    金属板
１０２    メッキレジスト
１０３    回路パターン
１０４    下部電極
２００    プリント基板
２０１    内層
２０２    樹脂絶縁層
３００    片面誘電シート
３０１    誘電層
３０２    金属層
３０３    上部電極
３０４、３０５    回路パターン
３０６    ビア
３０７    樹脂絶縁層
３０８    回路パターン
【図１Ａ】
2008218966.tif 000004
【図１Ｂ】
2008218966.tif 000005
【図１Ｃ】
2008218966.tif 000006
【図１Ｄ】
2008218966.tif 000007
【図１Ｅ】
2008218966.tif 000008
【図１Ｆ】
2008218966.tif 000009
【図１Ｇ】
2008218966.tif 000010
【図１Ｈ】
2008218966.tif 000011
【図１Ｉ】
2008218966.tif 000012
【図１Ｊ】
2008218966.tif 000013
【図１Ｋ】
2008218966.tif 000014
【図１Ｌ】
2008218966.tif 000015
【図２Ａ】
2008218966.tif 000016
【図２Ｂ】
2008218966.tif 000017
【図２Ｃ】
2008218966.tif 000018
【図２Ｄ】
2008218966.tif 000019
【図２Ｅ】
2008218966.tif 000020
【図２Ｆ】
2008218966.tif 000021
【図３】
2008218966.tif 000022