(57)【要約】【課題】ＯＮ電流を向上でき、安価で大量生産に適した薄膜トランジスタの製造及びその製造方法を提供する。【解決手段】ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造装置及びその製造方法である。基板１上にゲート絶縁膜３を形成した後、基板１を円筒状回転電極と対向させ、基板１と円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、円筒状回転電極の回転周方向と逆方向に基板１を相対移動させることにより、ゲート絶縁膜３上にゲート絶縁膜３と直接接触するように微結晶シリコン膜４を堆積し、かつ、微結晶シリコン膜４の上層にアモルファスシリコン膜５を堆積する。【選択図】図１
2008218796.tif 000002
【特許請求の範囲】
【請求項１】
ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造方法であって、
基板上にゲート絶縁膜を形成する工程と、
前記基板を円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と逆方向に前記基板を相対移動させることにより、前記ゲート絶縁膜上に前記ゲート絶縁膜と直接接触するように微結晶シリコン膜を堆積し、かつ、前記微結晶シリコン膜の上層にアモルファスシリコン膜を堆積する工程と
を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造方法であって、
基板を円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と同一方向に前記基板を相対移動させることにより、前記基板上にアモルファスシリコン膜を堆積し、かつ、前記アモルファスシリコン膜の上層に微結晶シリコン膜を堆積する工程と、
前記微結晶シリコン膜上に前記微結晶シリコン膜と直接接触するようにゲート絶縁膜を形成する工程と
を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項３】
ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造装置であって、
基板上にゲート絶縁膜を形成するゲート絶縁膜形成ユニットと、
円筒上の回転電極と、前記円筒状回転電極と基板を対向させて移動させる基板移動部と、を有し、前記基板を前記円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と逆方向に、前記基板移動部により前記基板を相対移動させることにより、前記ゲート絶縁膜上に前記ゲート絶縁膜と直接接触するように微結晶シリコン膜を堆積し、かつ、前記微結晶シリコン膜の上層にアモルファスシリコン膜を堆積するシリコン積層膜堆積ユニットと
を備えることを特徴とする薄膜トランジスタの製造装置。
【請求項４】
ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造装置であって、
円筒上の回転電極と、前記円筒状回転電極と基板を対向させて移動させる基板移動部と、を有し、基板を前記円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と同一方向に、前記基板移動部により前記基板を相対移動させることにより、前記基板上にアモルファスシリコン膜を堆積し、かつ、前記アモルファスシリコン膜の上層に微結晶シリコン膜を堆積するシリコン積層膜堆積ユニットと、
前記微結晶シリコン膜上に前記微結晶シリコン膜と直接接触するようにゲート絶縁膜を形成するゲート絶縁膜形成ユニットと
を備えることを特徴とする薄膜トランジスタの製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置や有機ＥＬ型表示装置の平面表示装置の駆動用等に用いられる薄膜トランジスタの製造装置及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬ型表示装置等の平面表示装置には、解像度が高く、応答性に優れた映像を表示することが要求される。このため、このような平面表示装置では、表示パネルの各々の画素に対して能動素子を配置し、これら能動素子を選択的に駆動させることで、表示パネル上に高画質な映像を実現する。
【０００３】
こうした平面表示装置に用いられる能動素子として、半導体薄膜を活性層とした薄膜トランジスタ（以下「ＴＦＴ」と呼ぶ。）が広く利用されている。このＴＦＴは、大面積に渡って多数形成することができ、非常に大量の画素を制御することができる。
【０００４】
大型、かつ、高精細な平面表示装置を実現するには、短時間のトランジスタスイッチング時間で画素及び蓄積コンデンサ等からなる容量を充放電する必要がある。高速なスイッチング動作を実現するためには、各画素を制御するＴＦＴのＯＮ電流をできるだけ大きくすることが要求されている。従来より、このＴＦＴに用いられる半導体薄膜として、高周波（ＲＦ）放電を用いた反応性プラズマ化学的気相成長法（ＲＦ−ＰＣＶＤ法）により形成されるアモルファスシリコン（以下「ａ−Ｓｉ」と呼ぶ。）膜や、熱化学的気相成長法（熱ＣＶＤ法）等により形成されるａ−Ｓｉ膜が用いられている。
【０００５】
ところで、一般に、電界効果トランジスタ構造を有するＴＦＴでは、そのＯＮ電流の大きさは、ゲート絶縁膜に接触する、上記の半導体薄膜の電界効果移動度（ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｍｏｂｉｌｉｔｙ）に大きく依存する。したがって、ＴＦＴを用いる平面表示装置の性能を向上させるためには、ＴＦＴの電流駆動力、すなわちＯＮ電流と関わりの強い電界効果移動度の大きなＴＦＴを形成する必要がある。
【０００６】
通常、ＴＦＴのスイッチング速度は、ＯＮ電流を大きくすることで高速化は可能であるが、半導体膜としてａ−Ｓｉ膜を用いた場合、ａ−Ｓｉ膜の電界効果移動度は小さく、そのＯＮ電流を大きくすることには限界がある。ＴＦＴの面積を大きくしてＯＮ電流を増加させることはできるが、このことは逆に画素の開口率の減少につながり好ましいことではない。
【０００７】
半導体膜の電界効果移動度は、その半導体膜の結晶性に大きく依存し、多結晶の半導体膜で大きな電界効果移動度を実現できることが広く知られている。このため、上述したＲＦ−ＰＣＶＤ法等で形成されたａ−Ｓｉ膜をレーザーアニール法により再結晶化した、多結晶シリコン膜が用いられることもある。
【０００８】
半導体膜として多結晶シリコン膜を用いると、多結晶シリコン膜が大きな電界効果移動度を持つことから、ＴＦＴのＯＮ電流を大きくすることはできる。しかしながら、−般的に、ａ−Ｓｉ膜を多結晶化する際に用いられるエキシマレーザアニール工程は、装置が高価な上、ガス放電特有の不安定性のため、大量生産に適用するにはまだまだ問題が多い。
【０００９】
そこで、ａ−Ｓｉ膜と多結晶シリコン膜の中間的な位置づけで、微結晶シリコン膜をＴＦＴの半導体薄膜として用いることが報告されている（例えば、特許文献１を参照。）。この微結晶シリコン膜の製法としては例えば、高ＲＦ電力及び高水素希釈条件の下でＲＦ−ＰＣＶＤ法により成膜するものが知られており、その膜質を向上させる目的で、成膜過程で水素希釈率を変化させる形成方法について試みが為されている（例えば、特許文献２を参照。）。
【特許文献１】特開２００４−３０４１４０号公報
【特許文献２】特開平６−１９６７０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１では、微結晶シリコン膜の形成を化学気相蒸着により行っているが、その具体的な条件は開示されていない。一般に、化学気相蒸着による微結晶シリコン膜の製法はまだまだ不安定であることが知られており、特許文献１に開示された製法は、微結晶シリコン膜を安定的に製造できるものとは言えない。
【００１１】
また、特許文献２では、ＲＦ−ＣＶＤ工程に水素プラズマ処理を導入することにより、微結晶シリコン膜の形成を行っているが、この製法では、水素ガスを導入するためのラインを新たに用意する必要がある。このため、成膜装置が従来よりも大掛りなものとなり、その結果、薄膜トランジスタの生産コストの上昇を招く恐れがある。また、ＣＶＤ工程中、水素プラズマ処理を複数回行う必要があり、生産工程を長期化させ、生産コストを増大させてしまうことになる。
【００１２】
このように、ＴＦＴの半導体膜に微結晶シリコン膜を用いる場合、これまで試みられている製法では、その製造工程が複雑で、かつ、不安定であるため、未だ実用化のレベルまでに至ってはいないのが実状である。
【００１３】
本発明は、上記課題に鑑み、ＯＮ電流を向上でき、安価で、かつ安定的な大量生産に適した薄膜トランジスタの製造装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明者らは、上記課題を解決すべく、シランガスを原料ガスとし、回転電極を用いてプラズマＣＶＤを行うことにより、微結晶シリコン膜を形成できることを見出した。しかし、この方法では、微結晶シリコン膜に加えてアモルファスシリコン膜も形成されてしまう。このアモルファスシリコン膜がゲート絶縁膜と微結晶シリコン膜との間に介在してしまうと、ＴＦＴのＯＮ電流の向上が望めなくなってしまう。
【００１５】
そこで、本発明者らはさらに、鋭意検討を重ねた結果、回転電極の回転方向と微結晶シリコン膜の形成状態との間に因果関係があり、その関係を利用することにより、微結晶シリコン膜とアモルファスシリコン膜との堆積の順序を制御できることを突き止めた。
【００１６】
すなわち、図６に示すように基板５３を静止させた状態で成膜用回転電極５１を回転させながら微結晶シリコン薄膜の形成を試みた結果、ある点を境に成膜用回転電極５１の上流側にａ−Ｓｉ膜５５が、下流側に微結晶シリコン膜５４がそれぞれ形成されることが判明した。これは、成膜用回転電極５１の回転方向上流側では未だシランの分解程度が低く、そのため微結晶シリコンが成膜されにくい状態にある一方、成膜用回転電極５１の回転方向下流側では当該回転方向上流側でシランが十分に消費されて枯渇した状態にあり、水素ラジカルの多い雰囲気が形成されているので、微結晶シリコン膜の形成が促進されるためであると考えられる。
【００１７】
従って、図６において、成膜用回転電極５１に対して基板５３を回転電極回転周方向と同方向に相対移動させれば、図７（ａ）に示すように、基板５３の表面にはまずａ−Ｓｉ膜５５が形成されてその上に微結晶シリコン膜５４が形成される。一方、成膜用回転電極５１に対して基板５３を回転電極回転周方向と逆方向に相対移動させれば、図７（ｂ）に示すように、基板５３の表面にまず微結晶シリコン膜５４が形成されてその上にａ−Ｓｉ膜５５が堆積することとなる。
【００１８】
このように、本発明者らは、基板上に微結晶シリコン膜及びａ−Ｓｉ膜から構成されたシリコン積層膜を一括して、効率よく成膜できること、並びに、回転電極の回転方向と基板の搬送方向との関係の設定によって、微結晶シリコン膜とアモルファスシリコン膜の堆積順序を制御することにより、ＴＦＴのチャネル領域として好適な微結晶シリコン膜をシリコン積層膜の上層、下層のいずれにも成膜できることを見出した。
【００１９】
このため、薄膜トランジスタの構造がトップゲート型、ボトムゲート型のいずれであっても、基板の搬送方向を変更するだけで、ゲート絶縁膜に直接接触するように微結晶シリコン膜を配置させることができる。
【００２０】
また、一般に、プラズマＣＶＤ法を用いた微結晶シリコン膜の成膜速度は、ａ−Ｓｉ膜の成膜速度に比べて遅く、上記の本発明者らが見出した方法で、微結晶Ｓｉ膜とａ−Ｓｉ膜の積層膜を成膜する方が、微結晶シリコン膜のみを成膜するよりも生産性がよく、結果として安価に目的とするＯＮ電流の大きなＴＦＴを製造することができる。
【００２１】
本発明は、このような点に着目してなされたものであり、本発明に係る薄膜トランジスタの製造方法は、ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造方法であって、基板上にゲート絶縁膜を形成する工程と、前記基板を円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と逆方向に前記基板を相対移動させることにより、前記ゲート絶縁膜上に前記ゲート絶縁膜と直接接触するように微結晶シリコン膜を堆積し、かつ、前記微結晶シリコン膜の上層にアモルファスシリコン膜を堆積する工程とを含む。
【００２２】
本発明に係る薄膜トランジスタの製造方法によれば、基板上のゲート絶縁膜と直接接触するように微結晶シリコン膜を堆積し、かつ、その上層にアモルファスシリコン層を堆積するので、ゲート絶縁膜と微結晶シリコン膜との間にアモルファスシリコン膜が介在することは無い。このため、薄膜トランジスタのＯＮ電流を増大させる微結晶シリコン膜をチャネル領域として確実に形成することができる。このため、高速スイッチング動作が要求される、大型、高精細な平面表示装置の駆動に好適な薄膜トランジスタを実現することができる。また、シリコン積層膜の生産性の向上が期待でき、結果として、薄膜トランジスタの製造コストが低減される。
【００２３】
本発明に係る薄膜トランジスタの製造方法は、ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造方法であって、基板を円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と同一方向に前記基板を相対移動させることにより、前記基板上にアモルファスシリコン膜を堆積し、かつ、前記アモルファスシリコン膜の上層に微結晶シリコン膜を堆積する工程と、前記微結晶シリコン膜上に前記微結晶シリコン膜と直接接触するようにゲート絶縁膜を形成する工程とを含む。
【００２４】
本発明に係る薄膜トランジスタの製造方法によれば、基板上にアモルファスシリコン膜を堆積し、かつ、その上層に微結晶シリコン膜を堆積した後、微結晶シリコン膜と直接接触するようにゲート絶縁膜を形成するので、微結晶シリコン膜とゲート絶縁膜との間にアモルファスシリコン膜が介在することは無い。このため、薄膜トランジスタのＯＮ電流を増大させる微結晶シリコン膜をチャネル領域として確実に形成することができる。このため、高速スイッチング動作が要求される、大型、高精細な平面表示装置の駆動に好適な薄膜トランジスタを実現することができる。また、シリコン積層膜の生産性の向上が期待でき、結果として、薄膜トランジスタの製造コストが低減される。
【００２５】
さらに、本発明に係る薄膜トランジスタの製造方法によれば、微細化に有利なトップゲート型構造の薄膜トランジスタのＯＮ電流を大きくすることができる。このため、高集積化に優れた薄膜トランジスタのスイッチング速度を向上させることができ、それにより、平面表示装置の精細さをより高くすることが可能となる。
【００２６】
本発明に係る薄膜トランジスタの製造装置は、ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造装置であって、基板上にゲート絶縁膜を形成するゲート絶縁膜形成ユニットと、円筒上の回転電極と、前記円筒状回転電極と基板を対向させて移動させる基板移動部と、を有し、前記基板を前記円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と逆方向に、前記基板移動部により前記基板を相対移動させることにより、前記ゲート絶縁膜上に前記ゲート絶縁膜と直接接触するように微結晶シリコン膜を堆積し、かつ、前記微結晶シリコン膜の上層にアモルファスシリコン膜を堆積するシリコン積層膜堆積ユニットとを備える。
【００２７】
本発明に係る薄膜トランジスタの製造装置によれば、基板上のゲート絶縁膜と直接接触するように微結晶シリコン膜を堆積し、かつ、その上層にアモルファスシリコン層を堆積するので、ゲート絶縁膜と微結晶シリコン膜との間にアモルファスシリコン膜が介在することは無い。このため、薄膜トランジスタのＯＮ電流を増大させる微結晶シリコン膜をチャネル領域として確実に形成することができる。このため、高速スイッチング動作が要求される、大型、高精細な平面表示装置の駆動に好適な薄膜トランジスタを実現することができる。また、シリコン積層膜の生産性の向上が期待でき、結果として、薄膜トランジスタの製造コストが低減される。
【００２８】
本発明に係る薄膜トランジスタの製造装置は、ゲート絶縁膜と微結晶シリコン膜とが直接接触するように配置された薄膜トランジスタの製造装置であって、円筒上の回転電極と、前記円筒状回転電極と基板を対向させて移動させる基板移動部と、を有し、基板を前記円筒状回転電極と対向させ、前記基板と前記円筒状回転電極との間に生成されたプラズマによりシランガスを化学反応させながら、前記円筒状回転電極の回転周方向と同一方向に、前記基板移動部により前記基板を相対移動させることにより、前記基板上にアモルファスシリコン膜を堆積し、かつ、前記アモルファスシリコン膜の上層に微結晶シリコン膜を堆積するシリコン積層膜堆積ユニットと、前記微結晶シリコン膜上に前記微結晶シリコン膜と直接接触するようにゲート絶縁膜を形成するゲート絶縁膜形成ユニットとを備える。
【００２９】
本発明に係る薄膜トランジスタの製造装置によれば、基板上にアモルファスシリコン膜を堆積し、かつ、その上層に微結晶シリコン膜を堆積した後、微結晶シリコン膜と直接接触するようにゲート絶縁膜を形成するので、微結晶シリコン膜とゲート絶縁膜との間にアモルファスシリコン膜が介在することは無い。このため、薄膜トランジスタのＯＮ電流を増大させる微結晶シリコン膜をチャネル領域として確実に形成することができる。このため、高速スイッチング動作が要求される、大型、高精細な平面表示装置の駆動に好適な薄膜トランジスタを実現することができる。また、シリコン積層膜の生産性の向上が期待でき、結果として、薄膜トランジスタの製造コストが低減される。
【００３０】
さらに、本発明に係る薄膜トランジスタの製造装置によれば、微細化に有利なトップゲート型構造の薄膜トランジスタのＯＮ電流を大きくすることができる。このため、高集積化に優れた薄膜トランジスタのスイッチング速度を向上させることができ、それにより、平面表示装置の精細さをより高くすることが可能となる。
【００３１】
なお、「微結晶シリコン膜」とは、狭義では、ラマン散乱分光で５２０ｃｍ−1付近にＴＯフォノンに起因するピークを持つ、数１０ｎｍ程度の結晶からなるシリコン膜のことを示すが、本発明にいう「微結晶シリコン膜」はこれに限らず、粒径が１ｎｍ乃至１０００ｎｍ程度の多結晶シリコンからなる膜やナノ結晶成分を同時に含有する膜なども含む広義のものを意味する。
【発明の効果】
【００３２】
本発明によれば、液晶表示装置や有機ＥＬ型表示装置等の平面表示装置に好適な、ＯＮ電流の大きい薄膜トランジスタを実現することができる。
【００３３】
本発明によれば、ＯＮ電流の大きい薄膜トランジスタを安価に、かつ、効率的に量産することができる。
【発明を実施するための最良の形態】
【００３４】
以下、図面を参照して、本発明の実施の形態について説明する。以下の図面の記載では、同一又は類似の部分には同一又は類似の符号が付されている。なお、図面は模式図であり、厚みと平面寸法、各層の厚み比率等は現実と異なるものが含まれることに留意すべきである。
【００３５】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る薄膜トランジスタ（ＴＦＴ）の構造を示す断面図である。本実施の形態に係るＴＦＴはボトムゲート型構造を有するものである。
【００３６】
図１に示すように、本実施の形態に係るＴＦＴは、ガラス基板等の基板１と、基板１上に形成されたゲート電極２と、ゲート電極２及び基板１上に形成されたゲート絶縁膜３と、ゲート絶縁膜上に形成されたシリコン積層膜７と、シリコン積層膜７上に形成されたソース電極及びドレイン電極６を、備えるＴＦＴである。ゲート電極２は基板１上でパターニングされており、ゲート電極２を覆うようにしてゲート絶縁膜３が形成されている。シリコン積層膜７はゲート電極２及びその両端付近の上方に形成され、ソース電極及びドレイン電極６は、ゲート電極２の両側の上方に、シリコン積層膜７の両端を覆うようにパターニングされている。
【００３７】
シリコン積層膜７は積層構造を有しており、下層である微結晶シリコン膜４と、上層であるａ−Ｓｉ膜５と、から構成されている。微結晶シリコン膜４は、ゲート絶縁膜３と直接接触するように形成され、本実施の形態に係るＴＦＴの動作時に、電流（キャリア）が流れるチャネル領域となる。微結晶シリコン膜４は非常に大きな電界効果移動度を有しており、ＴＦＴ動作時に大きなＯＮ電流を流すことができる。通常、ＴＦＴに用いられる一般的な半導体膜の厚みとしては、１００ｎｍ以下が好ましく、２０〜６０ｎｍがより好ましい。本実施の形態では、シリコン積層膜７を構成する微結晶シリコン膜４とａ−Ｓｉ膜５のそれぞれの厚みの和が上記の厚みに相当することになる。
【００３８】
ＴＦＴの動作時に電流が流れるチャネル領域は、半導体膜のゲート絶縁膜側の極表層に形成されるのが一般的である。したがって、微結晶シリコン膜４及びａ−Ｓｉ膜５のそれぞれの厚さ、その比率等には特に制約はないが、上記のようなシリコン積層膜７全体としての厚さとして、１００ｎｍ以下が好ましく、２０〜６０ｎｍであればより好ましいものとなる。
【００３９】
ａ−Ｓｉ膜のみからなる半導体膜を用いた従来のＴＦＴでは、背景技術の欄で説明したように、ａ−Ｓｉ膜の小さい電界効果移動度のため、大きなＯＮ電流を得ることができなかった。これに対し、本実施の形態に係るＴＦＴでは、積層構造のシリコン積層膜７を採用し、チャネル領域を微結晶シリコン膜４に形成することで、大きなＯＮ電流を実現することができる。
【００４０】
次に、本実施の形態に係るＴＦＴの製造方法について図１を用いて説明する。
【００４１】
まず、ガラス等からなる基板１上にゲート電極２を形成する。ゲート電極２の材料としては、例えば、アルミニウム、タングステン等の金属（合金を含む）や、不純物を導入した多結晶シリコン等を用いればよい。スパッタリングや、真空蒸着、ＣＶＤ法等によりゲート電極２の材料からなる薄膜を基板１上に形成し、光リソグラフィ技術によってパターニング、さらにエッチングすることで、基板１上にゲート電極２を実現することができる。エッチングとしては、薬液によるウエットエッチングが一般的であるが、プラズマによるドライエッチングもある。ゲート電極２の形成には、スパッタリング（ＰＶＤ）成膜装置、露光装置、レジスト塗布・ベーキング（熱処理）装置、レジスト現像装置、金属ウェットエッチング装置、ドライエッチング装置、洗浄装置等の複数の装置が使用される。
【００４２】
そして、ゲート電極２を形成した基板１上にゲート絶縁膜３を形成する。通常、ＴＦＴでは、ゲート絶縁膜３の材料として高品質な酸化膜が利用され、その形成方法としてはＣＶＤ法によるのが一般的である。ゲート絶縁膜３としては通常、シリコン酸化膜が使用されるが、可能性としてはシリコン窒化膜やアルミナ等の絶縁膜であれば構わない。シリコン酸化膜は通常プラズマＣＶＤが用いられる。従って、ゲート絶縁膜３の形成には、プラズマＣＶＤ成膜装置が用いられる。
【００４３】
続いて、ゲート絶縁膜３上にシリコン積層膜７を堆積し、リソグラフィ技術によってパターニングを行う。なお、シリコン積層膜７の形成方法については、後述する。
【００４４】
図示はしないが、次に、ソース領域及びドレイン領域を形成する。具体的には、不純物の添加の無いアモルファスシリコンあるいは結晶性のシリコン（ｉ層）の上に、不純物添加のアモルファスシリコンあるいは結晶性のシリコン（不純物層）を４０ｎｍ程度成膜する。例えば、ｎ型ＴＦＴの場合には、ｉ層の上にｎ型の不純物層が形成される。成膜は共にプラズマＣＶＤ装置を使用する。ただし、同一の装置で成膜は行わない。ｉ層への不純物の汚染を回避するためである。ｎ型不純物層の成膜では、シランと共にフォスフィン（リン化水素：ＰＨ３）を原料ガスとする。通常、ＴＦＴには移動度の大きな電子を使うため、ｎ型ＴＦＴが用いられる。なお、ｐ型ＴＦＴの場合には、原料ガスとしてシランと共にジボラン（Ｂ２Ｈ６）が使用される。
【００４５】
最後に、ソース領域及びドレイン領域へのコンタクト部のパターニングの後、基板１の全面に例えばＡｌ、Ｍｏ、Ｗなどの導電性材料をスパッタリング法などにより成膜し、リソグラフィプロセス等によりパターニング（露光、現像、エッチング）してソース電極及びドレイン電極６を形成する。バリアメタルが形成されることもある。
【００４６】
次に、図１のシリコン積層膜７の形成方法について説明する。ここでは、まず最初に、シリコン積層膜７を形成する際に好適な成膜装置について説明する。図１のシリコン積層膜７の形成は、例えば、次の成膜装置で実現される。図２は、本実施の形態に係るＴＦＴに用いられるシリコン積層膜７を形成する際に用いられる成膜装置の概略構成を示す図である。
【００４７】
図２に示すように、この成膜装置は、内部が密閉された反応容器２６を備え、反応容器２６内に成膜用回転電極２１が収納されている。成膜用回転電極２１は、略円筒状をなす電極本体と、これを軸方向に貫通する回転軸とを有している。成膜用回転電極２１の回転軸の両端は、反応容器２６内に設けられた一対の軸受台によって回転可能に支持され、高速で回転駆動される。また、回転軸には、成膜用プラズマ生成手段として、高周波電源２７が接続されている。高周波電源２７から共振器等を通じて成膜用回転電極２１に成膜用の高周波電圧が印加される。なお、この電源には直流電源を使用することも可能である。
【００４８】
一方、反応容器２６の底部には、基板搬送台を兼ねた基板電極２２が設けられている。基板電極２２は、基板加熱用のヒータ２８を備え、成膜用回転電極２１の回転軸と直交する方向（図２では左右方向）にスライド駆動される。基板電極２２は、例えばガラス基板等の基板２３を上方に露出させた状態で成膜用回転電極２１の直下方の位置に保持し、その保持状態のままスライド駆動される。それにより、基板電極２２は、基板２３と成膜用回転電極２１の外周面との隙間を維持しながら、基板２３を移動させることができる。成膜用回転電極２１の周面と基板２３との隙間は、プラズマＣＶＤを実行するのに適した隙間（例えば０．１〜１ｍｍ）に設定される。
【００４９】
次に、図２の成膜装置において行われる図１のシリコン積層膜７の形成方法を説明する。
【００５０】
まず、上述したように、ゲート電極２のパターニング後にゲート絶縁膜３が形成された基板を用意する。ここでは、図２の基板２３上に、図１のゲート電極２及びゲート絶縁膜３がすでに形成されているものとする。
【００５１】
次に、成膜用回転電極２１よりも基板搬送方向上流側の位置で基板電極２２上に基板２３を載せ、基板２３を基板電極２２とともに接地する。一方、成膜用回転電極２１には高周波電源２７から高周波電力（これは直流電力でもよい）を印加し、図２の時計回り反対方向に高速で回転駆動させる。その回転速度は一定であることが好ましい。また、反応容器２６内をその底部から排気する一方、成膜用ガス（ここでは反応ガスであるＳｉＨ４及びＨ２と不活性ガスであるＨｅ）を導入する。なお、図２の排気及び成膜用ガス供給の各位置は、これに限られるものではなく、シリコン積層膜７が均一に形成されるよう、適宜調整されるものである。例えば、排気系としては、成膜領域近くから強制的に排気できるようにすれば良い。また、成膜用ガスの供給系としては、原料ガスと希釈ガスを別々に導入するようにしても良い。
【００５２】
次に、基板電極２２をスライドさせ、基板２３の上面と成膜用回転電極２１の外周面との間に微小隙間を維持しながら、基板２３をスライド搬送する。このとき、大気圧近傍の圧力下で、成膜用回転電極２１に高周波電源２７から高周波電力を印加することにより、成膜用回転電極２１と基板２３との間にプラズマ２９が発生し、プラズマ２９内に成膜用回転電極２１の回転で反応ガス及び不活性ガスが巻き込まれる。ここで、反応ガスが化学反応を起こしながら基板２３が搬送される結果、基板２３上の大面積の領域にシリコン積層膜７が高速形成される。なお、その搬送速度は一定であることが好ましい。
【００５３】
この成膜時において、基板２３は成膜用回転電極２１の回転周方向（図２では左から右に向かう方向）と逆の方向に搬送される。このため、基板２３上にゲート絶縁膜３上には微結晶シリコン膜２４が形成され、微結晶シリコン膜２４上にａ−Ｓｉ膜２５が堆積されることになる。
【００５４】
このようにして、基板２３上にシリコン積層膜７が形成された後、上述したように、所望の形状となるように、リソグラフィ技術によってシリコン積層膜７のパターニングを行う。
【００５５】
なお、上記の成膜用回転電極を複数配置し、上記のゲート絶縁膜３の形成と、ソース領域及びドレイン領域の形成を、シリコン積層膜７の形成と連続的に行うことも可能である。例えば、図３に、上記のゲート絶縁膜３の形成とシリコン積層膜７の形成を連続的に行うことができる製造装置の構成例を示す。この場合、各成膜用回転電極２６、２６ａごとに異なる原料ガスを供給することにより、各形成を連続的に行うことができる。例えば、シリコン酸化膜の成膜には、ＴＥＯＳ（珪酸メチル：テトラエトキシシラン）を原料ガスとして使用できる。なお、各反応容器２６、２６ａは完全に隔てられているわけではない。各成膜は大気圧付近で行われるので、各反応容器２６、２６ａ間の搬送路をエアカーテン等で仕切ればよく、基本的には連続搬送可能である。図３では、上記のゲート絶縁膜３の形成とシリコン積層膜７の形成を連続的に行うことができる製造装置の構成例を示したが、上記のゲート絶縁膜３の形成とソース領域及びドレイン領域の形成を連続的に行う製造装置も同様に実現できる。
【００５６】
連続成膜を行うことにより、薄膜トランジスタの生産性を大きく向上させることができる。さらに、個別装置で行う場合と比べて、搬送によるパーティクル汚染や有機物汚染等を低減することもできる。
【００５７】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。図４は、本発明の第２の実施の形態に係る薄膜トランジスタ（ＴＦＴ）の構造を示す断面図である。本実施の形態に係るＴＦＴはトップゲート型構造を有するものである。
【００５８】
図４に示すように、本実施の形態に係るＴＦＴは、ガラス基板等の基板３１と、基板３１上に形成されたシリコン積層膜３９と、シリコン積層膜３９を挟むように基板３１上に形成されたソース領域及びドレイン領域３８と、シリコン積層膜３９、ソース領域及びドレイン領域３８を覆うようにして基板３１上に形成されたゲート絶縁膜３３と、ゲート絶縁膜３３上にシリコン積層膜３９と対向するよう形成されたゲート電極３２と、ゲート電極３２及びゲート絶縁膜３３上に形成された層間絶縁膜３７と、ゲート絶縁膜３３及び層間絶縁層３７に形成されたコンタクトホールを介してソース領域及びドレイン領域３８と接続されたソース電極及びドレイン電極３６と、を備えるＴＦＴである。
【００５９】
シリコン積層膜３９は、上記の実施の形態１のシリコン積層膜７と同様、積層構造を有しているが、その積層の順序が異なる。すなわち、シリコン積層膜３９は、下層であるａ−Ｓｉ膜３５と、上層である微結晶シリコン膜３４と、から構成されている。微結晶シリコン膜３４は、ゲート絶縁膜３３と直接接触するように形成されており、電流（キャリア）が流れるチャネル領域の役目を果たす。本実施の形態でも、シリコン積層膜３９を構成する微結晶シリコン膜３４とａ−Ｓｉ膜３５のそれぞれの厚さ、その比率等には特に制約はない。シリコン積層膜３９全体としての厚さとして、１００ｎｍ以下が好ましく、２０〜６０ｎｍであればより好ましいのも同様である。
【００６０】
ソース領域及びドレイン領域３８には、例えば、Ｐ（リン）やＡｓ（ヒ素）等のｎ型不純物が導入され、この場合、本実施の形態に係るＴＦＴはｎ型ＴＦＴを構成する。一方、Ｂ（ボロン）等のｐ型不純物が導入されれば、ｐ型ＴＦＴを構成することになる。ｎ型ＴＦＴにはＬＤＤ構造（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）が採用されるのが一般的である。その目的は、ドレイン領域での電界集中を緩和し、ＴＦＴの動作時に高エネルギーのホットキャリアの発生を抑制し、ＴＦＴの信頼性を向上させることである。図４では、ソース領域及びドレイン領域３８とシリコン積層膜３９との間に、ソース領域及びドレイン領域３８のｎ型不純物よりも濃度が１桁程度低い領域を設け、ドレイン電界の低減を図るようにしても良い。また、このＬＤＤ構造はソース領域及びドレイン領域３８のうちドレイン領域側のみに設けても良い。不純物の導入には、通常、イオン注入装置が使用される。
【００６１】
次に、本実施の形態に係るＴＦＴの製造方法について図４を用いて説明する。
【００６２】
まず、ガラス等からなる基板３１上にシリコン積層膜３９を形成する。シリコン積層膜３９の形成においても、実施の形態１のシリコン積層膜７の形成に好適な、図２の成膜装置を用いることができる。なお、図示はしないが、シリコン積層膜３９の形成前に、シリコン窒化膜及びシリコン酸化膜からなる積層膜が基板３１上に形成される。シリコン窒化膜は、ガラス等からなる基板３１からＴＦＴへの不純物混入のバリアとして、シリコン酸化膜は、その上層のシリコン積層膜３９との整合性を良くし、その界面特性の向上（界面準位の低減）を目的とする。
【００６３】
本実施の形態では、上記の実施の形態１とは異なり、シリコン積層膜３９の成膜時に、図２の基板２３は成膜用回転電極２１の回転周方向と同一の方向に搬送されることになる。したがって、基板２３の上面にはａ−Ｓｉ膜２５が形成され、ａ−Ｓｉ膜２５上に微結晶シリコン膜２４が形成される。
【００６４】
この後、リソグラフィプロセス等によりシリコン積層膜３９をパターニングして、あらかじめ定められた形状に成形する。そしてパターニングされたシリコン積層膜３９の上側からＣＶＤ法等により酸化膜からなるゲート絶縁膜３３を形成する。
【００６５】
続いて、アルミニウム、タングステン等の金属を基板３１上に堆積し、リソグラフィプロセス等によりパターニングし、ゲート電極３２を形成する。そして、ゲート電極３２をマスクとして自己整合的に、ソース領域及びドレイン領域３８となるべきシリコン積層膜３９の所定の領域に、Ｐ（リン）やＡｓ（ヒ素）等のｎ型不純物、あるいは、Ｂ（ボロン）等のｐ型不純物をイオン注入する。不純物注入後、レーザアニール等により不純物の活性化が行われる。これにより、シリコン積層膜３９の両側にソース領域及びドレイン領域３８が形成されることになる。
【００６６】
そして、酸化膜あるいは窒化膜からなる層間絶縁膜３７を堆積した後、リソグラフィプロセス等により、層間絶縁膜のソース領域及びドレイン領域３８に対応する部分に開口部を形成する。その後、アルミニウム等の導電性材料を基板３１上にスパッタリング法等により堆積し、リソグラフィプロセスによりパターニングし、ソース電極及びドレイン電極３６を形成する。
【００６７】
特に、トップゲート型ＴＦＴでは従来より、半導体膜として多結晶シリコン膜が多く利用されてきた。背景技術の欄で説明したように、電界効果移動度が高く、ＴＦＴのＯＮ電流を大きく採ることができるからである。しかし、多結晶化に高価で安定性に欠けるエキシマレーザアニールを要するため、量産化にはまだまだ課題が多かった。一方、本実施の形態によれば、多結晶シリコン膜の利用を回避することができるので、エキシマレーザアニール工程が不要となり、高価で不安定な装置を導入する必要が無い。
【００６８】
本実施の形態においても、上記の成膜用回転電極を複数配置し、上記のシリコン窒化膜及びシリコン酸化膜からなる積層膜の形成と、ゲート絶縁膜３３の形成を、シリコン積層膜３９の形成と連続的に行うことも可能である。上記の第１の実施の形態と同様、薄膜トランジスタの生産性を大きく向上させることができる。
【実施例】
【００６９】
次に、本発明の好適な実施例について述べる。本発明者らは、図２の成膜装置を用いて、図４のシリコン積層膜３９の形成を行った。
【００７０】
図２に示す成膜装置において、成膜室２６内にシランガス、水素ガス、及びヘリウムガスをそれぞれ１：１０：１００の割合で導入する一方、５００ｒｐｍで回転させた成膜用回転電極２１に１５０ＭＨｚの高周波電力をパワー密度５０〜３００Ｗ／ｃｍ２の範囲で印加し、２００Ｔｏｒｒの圧力で電極−基板間の隙間にライン状のプラズマ放電２９を発生させる。そして、成膜用回転電極２１に対してこれに対向する基板２３を回転電極周方向と同一方向に０．６ｍ／ｍｉｎの速度で搬送することにより、成膜を行った。その結果、２０ｎｍのａ−Ｓｉ膜の上に４０ｎｍの微結晶シリコン膜が積層されたシリコン積層膜が形成された。
【００７１】
図５に、このように成膜したシリコン積層膜の微結晶シリコン膜を薄膜ラマン分光法を用いた結果を示す。また、比較のため、ａ−Ｓｉ膜の分析結果も同時に示してある。図５から明らかなように、ａ−Ｓｉ膜に比べて結晶性に優れた微結晶シリコン膜が成膜されていることが確認された。
【００７２】
このようにして成膜されたシリコン積層膜を用いることで、図４のＴＦＴを製造することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１の実施の形態に係る薄膜トランジスタの構造を示す断面図である。
【図２】本発明の第１の実施の形態に係るＴＦＴに用いられるシリコン積層膜を形成する際に用いられる成膜装置の概略構成を示す図である。
【図３】本発明の第１の実施の形態に係るＴＦＴに用いられるゲート絶縁膜及びシリコン積層膜を連続形成可能な製造装置の概略構成を示す図である。
【図４】本発明の第２の実施の形態に係る薄膜トランジスタの構造を示す断面図である。
【図５】図２の成膜装置によって成膜されたシリコン積層膜を薄膜ラマン分光法を用いて解析した結果を示す図である。
【図６】成膜用回転電極を用いて基板上に微結晶シリコン膜とａ−Ｓｉ膜を形成した時の、微結晶シリコン膜の領域とａ−Ｓｉ膜の領域との関係を示す図である。
【図７】（ａ）は回転電極の回転周方向と同方向に基板を移動させた時の、微結晶シリコン膜とａ−Ｓｉ膜の積層構造を示す断面図、（ｂ）は回転電極の回転周方向と逆方向に基板を移動させた時の、微結晶シリコン膜とａ−Ｓｉ膜の積層構造を示す断面図である。
【符号の説明】
【００７４】
１、２３、３１、５３    基板
２、３２    ゲート電極
３、３３    ゲート絶縁膜
４、２４、３４、５４    微結晶シリコン膜
５、２５、３５、５５    ａ−Ｓｉ膜（アモルファスシリコン膜）
６、３６    ソース電極、ドレイン電極
７、３９    シリコン積層膜
２１、２１ａ、５１    成膜用回転電極
２２、５２    基板電極
２６、２６ａ    反応容器
２７、２７ａ    高周波電源
２８    ヒータ
２９    プラズマ
３７    層間絶縁膜
３８    ソース領域、ドレイン領域
【図１】
2008218796.tif 000003
【図２】
2008218796.tif 000004
【図３】
2008218796.tif 000005
【図４】
2008218796.tif 000006
【図５】
2008218796.tif 000007
【図６】
2008218796.tif 000008
【図７】
2008218796.tif 000009