(57)【要約】【課題】容易に薄膜コイルの電気特性の検査が行えるとともに、その結果によっては薄膜コイルの修正可能である薄膜磁気ヘッドの検査方法を提供する。【解決手段】ウェハー上に半導体プロセスにより形成される薄膜コイルと、下層磁気ヘッドコアと、上層磁気ヘッドコアとを有する薄膜磁気ヘッドの検査方法であって、前記薄膜コイル形成工程の段階で、前記ウェハー上に該薄膜コイルの形成プロセスによりダミーパターンの配線からなる検査回路１０を形成し、前記薄膜コイル形成工程の次工程に入る前に前記検査回路１０を用いて前記薄膜コイルの電気特性を評価する。【選択図】図５
2008077747.tif 000002
【特許請求の範囲】
【請求項１】
ウェハー上に半導体プロセスにより形成される薄膜コイルと、下層磁気ヘッドコアと、上層磁気ヘッドコアとを有する薄膜磁気ヘッドの検査方法であって、
前記薄膜コイル形成工程の段階で、前記ウェハー上に該薄膜コイルの形成プロセスによりダミーパターンの配線からなる検査回路を形成し、前記薄膜コイル形成工程の次工程に入る前に前記検査回路を用いて前記薄膜コイルの電気特性を評価することを特徴とする薄膜磁気ヘッドの検査方法。
【請求項２】
前記検査回路は、前記薄膜コイルのライン及びスペースの設計値に対応して形成されており、薄膜コイルの絶縁性を評価するためのものであることを特徴とする請求項１に記載の薄膜磁気ヘッドの検査方法。
【請求項３】
前記検査回路は、前記薄膜コイルと同じライン幅及びライン長さで形成されており、薄膜コイルの抵抗値を評価するためのものであることを特徴とする請求項１に記載の薄膜磁気ヘッドの検査方法。
【請求項４】
前記検査回路は、ウェハーの余剰部分に形成されることを特徴とする請求項１に記載の薄膜磁気ヘッドの検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体プロセスにより作製される薄膜磁気ヘッドの検査方法に関するものである。
【背景技術】
【０００２】
例えばコンピュータにおける大容量バックアップ用等のデータストレージシステムとして磁気テープによるストレージシステムが広く用いられる方向にある。また近年、益々記録容量の増大化が求められ、これに伴って、磁気ヘッドのより狭トラック化、低インダクタンス化、転送速度向上などが強く求められている。
【０００３】
このような要求に対し、薄膜磁気ヘッドは、微細加工が可能な半導体製造技術（半導体プロセス）によって製造することができることから、上述した要求に適合しやすく、バルク型の磁気ヘッドに比して、格段に小型化が図られるのみならず、共通のウェハー上に多数の狭トラック磁気ヘッド素子を、高い精度をもって同時に一括製造することができることから、量産性に富むなど、多くの利点を有する。このため、この薄膜磁気ヘッドは、ハードディスクドライブやテープストリーマー、例えばヘリカルテープストリーマー等の高記録密度記録再生システムにおける磁気ヘッドの主流になってきている（例えば、特許文献１参照。）。
【０００４】
ところで、薄膜磁気ヘッドの電磁誘導コイルとなる薄膜コイル形成後に該薄膜コイルの絶縁性やコイル抵抗を確認するには、最終工程の測定用端子まで完成させる必要があった。極端に言えば、コイルを完全に形成して、絶縁対策及び保護を目的とした有機樹脂（レジスト）で埋め込みを行い、完全にコイルを保護した状態でなければ、リード線の引き出しを行う事ができない。その次工程でリード線をコイルの中心位置にある端子から引き出して、測定用の端子パッドに接続した時点で初めて正確なコイル抵抗及び、完成度（コイルの絶縁性、ショート有り無し）を把握することが出来るようになる。
【０００５】
【特許文献１】特開２００５−３５３１５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、薄膜コイル形成の次工程で絶縁性等のコイル特性を確認できるとしても、その結果でコイル間のショートなど不良があった場合には歩留まり低下の要因になるだけであって、リワークなどの改善施策をすることは出来なかった。
【０００７】
本発明は、以上の従来技術における問題に鑑みてなされたものであり、容易に薄膜コイルの電気特性の検査が行えるとともに、その結果によっては薄膜コイルの修正可能である薄膜磁気ヘッドの検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するために提供する本発明は、ウェハー上に半導体プロセルにより形成される薄膜コイルと、下層磁気ヘッドコアと、上層磁気ヘッドコアとを有する薄膜磁気ヘッドの検査方法であって、前記薄膜コイル形成工程の段階で、前記ウェハー上に該薄膜コイルの形成プロセスによりダミーパターンの配線からなる検査回路を形成し、前記薄膜コイル形成工程の次工程に入る前に前記検査回路を用いて前記薄膜コイルの電気特性を評価することを特徴とする薄膜磁気ヘッドの検査方法である。
【０００９】
ここで、前記検査回路は、前記薄膜コイルのライン及びスペースの設計値に対応して形成されており、薄膜コイルの絶縁性を評価するためのものであることが好ましい。
【００１０】
また、前記検査回路は、前記薄膜コイルと同じライン幅及びライン長さで形成されており、薄膜コイルの抵抗値を評価するためのものであることが好ましい。
【００１１】
また、前記検査回路は、ウェハーの余剰部分に形成されることが好適である。
【発明の効果】
【００１２】
本発明によれば、薄膜コイル自体の完成度を直ぐに確認することが出来る上、もし不良だった場合にはその対応施策を行うことが出来る。コイル形成工程で多く発生する不良としては、コイルライン同士の接触や、メッキ下地膜の除去残りによる電気的なショートがあるが、これらの不良について、コイルをメッキで形成した後に発見することができれば、ドライエッチングで除去することが容易である。すなわち、薄膜コイルの絶縁性又は薄膜コイルの抵抗をウェハー完成前に把握することが出来る為、もし絶縁性が悪いことが判明した場合には、その改善対応することが可能である。従って、コイルの抵抗の歩留まり向上に効果的である。最終的には、ウェハー全体の歩留まり向上に寄与できる。また、ウエハープロセス中に薄膜コイルの状態が把握出来る為、もしプロセストラブルや設備トラブルによる不良が発生していた場合、早期発見することができ、トラブルを未然に防止することに寄与できる。
【発明を実施するための最良の形態】
【００１３】
まず、本発明の前提となる薄膜磁気ヘッドの構成について説明する。
図１は、薄膜磁気ヘッドの外観図であり、図２は図１中のＡ−Ａ´線における概略断面図である。また、図３は、薄膜磁気ヘッドの製造工程のうち薄膜コイル形成工程後の外観図である。
【００１４】
薄膜磁気ヘッドは、図示していない基体となるウェハー上に、強磁性の例えばパーマロイ（ＮｉＦｅ）による下層磁気ヘッドコアとなる下層シールド５と、同様に強磁性の例えばパーマロイ（ＮｉＦｅ）による上層磁気ヘッドコアとなるすなわち上層シールド１と、磁気ヘッドコイルを構成する、低抵抗材の例えば銅（Ｃｕ）による薄膜コイル２を有する。
【００１５】
詳しくは、基体上に、図示しないが、必要に応じて絶縁層等を介して、軟磁性層による下層シールド５が形成されている。そして、この上に例えばアルミナ（Ａｌ２Ｏ３）などの非磁性絶縁物からなる記録ギャップ層４と、該記録ギャップ層４上に低抵抗材料が所定パターンで形成された薄膜コイル２とが設けられている。なお、薄膜コイル２には、その外端から延長して幅広とされた外部との通電端子部が形成される。そして、薄膜コイル２の形成と同時に、該薄膜コイル２を形成する半導体プロセスによって、基体上の余剰部分に、所定のダミーパターンによる検査回路が形成される。この薄膜コイル２の形成工程である半導体プロセスについては後で詳述する。
【００１６】
ついで、この薄膜コイル２を覆って、例えばＡＺＰ４２１０（クラリアント社製）等のフォトレジストによる保護レジスト層３が形成され、この上に上層シールド１が軟磁性層によって構成される。
【００１７】
そして、下層シールド５及び上層シールド１は、磁気ヘッドコアとしてその前方端間において、記録もしくは記録及び再生の作動磁気ギャップが形成される。この作動磁気ギャップは、前方部が所要の厚さとされた記録ギャップ層４によってギャップ長が規定され、両磁気ヘッドコア（下層シールド５及び上層シールド１）の前方部の対向幅によってトラック幅が規定される。このようにして作動磁気ギャップが形成された下層シールド５及び上層シールド１による閉磁路が構成される。
【００１８】
なお、薄膜コイル２の線素（ライン）は、その巻回パターンの外周部に向かって例えば漸次幅広パターンとし得る。そして、薄膜コイル２の線素間隔は、０．８μｍ〜１．２μｍに選定されることが望ましい。
【００１９】
つぎに、薄膜磁気ヘッドの製造工程のうち、薄膜コイルを形成する工程の一例について、図４を参照して説明する。この図は、図１におけるＡ−Ａ´線の断面における工程図を示すものである。
【００２０】
まず、ウェハー上に、磁気ヘッドコアとしての、例えばパーマロイ（ＮｉＦｅ）による下層シールド５を形成する。この下層シールド５の形成は、例えば磁性膜をめっきすることによりパターン化することによって形成し得る。ついで、この下層シールド５上に、例えばアルミナ（Ａｌ２Ｏ３）による記録ギャップ層４を形成する。そして、記録ギャップ層４の上にスパッタリング方式でＣｕを成膜しめっき下地膜２ａを形成する（図４（ａ））。
【００２１】
つぎに、フォトリソグラフィー技術にて薄膜コイル用の微細パターンを有機樹脂（以下レジストＲ）にて作製する（図４（ｂ））。例えば通常のフォトレジストによるレジストＲを、パターン露光及び現像によって形成するものである。また、ここでいう薄膜コイル用の微細パターンとは、例えば薄膜コイル２のラインとなる幅が０．５μｍから３μｍ程度であり、薄膜コイルのライン間（以下スペース）も同様に幅が０．５μｍから３μｍ程度である。
【００２２】
つぎに、レジストＲをめっきレジストとして利用してレジストＲの開口部に電解メッキを行い、狙いのメッキ厚みになるまでＣｕめっき層２ｂを成膜する（図４（ｃ））。このめっきで形成された部分が薄膜コイル２のラインとなる。ここでは例えばめっき膜厚を１μｍ〜４μｍとする。
【００２３】
つぎに、フォトリソグラフィー技術で作製したレジストＲを有機溶剤で剥離洗浄することにより、薄膜コイルパターンを有するＣｕめっき層２ｂが現れる。そして、Ｃｕめっき層２ｂをマスクとして利用してドライエッチングによってめっき下地膜２ａを除去する（図４（ｄ））。
【００２４】
以上の処理プロセスによって、所定のパターンを有する薄膜コイル２を得る（図４（ｅ））。その後、この薄膜コイル２上を覆って他部との短絡を防止するための、例えばフォトレジストのＡＺＰ４２１０（クラリアント社製）による保護レジスト層３を形成し、さらにこの上に上層シールド１を形成し、その他必要な加工を施して薄膜磁気ヘッドを完成する。
【００２５】
なお、この場合、共通のウェハー上に複数の薄膜コイル２を前述した処理プロセスにより同時に作製し、これを分断することによって、複数の磁気ヘッドを同時に形成することができる。
【００２６】
ここで、図４（ｄ）の段階で、めっき下地膜２ａがドライエッチングで除去できなかった場合もしくはゴミ等の異物の存在によってめっき下地膜２ａが完全に除去できなかった場合には、薄膜コイル２の隣接するコイルライン同士で電気的なショートが発生する問題が起こることになる。
【００２７】
本発明は、前述した薄膜コイル２を形成する工程（図４）において、同時にウェハーの薄膜磁気ヘッドの製造に寄与しない部分（余剰部分、ステッパにおけるマーカー部分）に所定の薄膜コイル検査用のダミーパターンの検査回路を形成し該検査回路の電気特性を測定することによって、薄膜コイル２の電気特性の評価、即ち出来具合を把握することを可能とするものである。以下、本発明の重要部分となるコイルダミーパターンを説明する。
【００２８】
（１）絶縁確認用ダミーパターンの検査回路
図５は、ウェハー上に形成される絶縁確認用のダミーパターンを有する検査回路１０を上から見た簡略図である。図５（ａ）にウェハー上に複数の検査回路１０を配列した状態を示し、図５（ｂ）にその検査回路１０のコイル部１０ｃを拡大して示している。
【００２９】
検査回路１０は、図中上下の２つの端子１０ａ，１０ｂと２本の配線ラインを並べてコイル状（渦巻状）に配線したコイル部１０ｃとからなる。複数の検査回路１０それぞれのコイル部１０ｃのラインとスペースの設計値はすべて薄膜コイル２のラインとスペースと同じ値としてもよいし、コイル部１０ｃごとにその設計値を変化させてもよい。
【００３０】
図５（ｂ）において、図中上の端子１０ａから配線されているコイルラインと図中下の端子１０ｂから配線されているコイルラインは、それぞれコイルのライン幅とスペース幅が狙いの値で設計されており、中心部分でお互いのラインを接触させていない。
【００３１】
本発明では、コイル部１０ｃのライン間のショートが無い場合は、上下の端子間の抵抗を測定しても抵抗値は無限大であり、もしコイルライン間でショートしている場合には抵抗値が出るという単純な原理を利用している。すなわち、上下の端子１０ａ，１０ｂから出ているコイル部１０ｃの２本のラインを接続させていないため、前記検査回路１０のダミーパターンに従い前述した薄膜コイル形成工程の処理プロセスにより正常にＣｕめっき層２ｂの形成を行い、めっき下地膜２ａの除去まで完璧に出来たと仮定すれば、形成した検査回路１０について上下の端子１０ａ，１０ｂにテスターの測定針を当てて微弱な測定電流を流しても抵抗値は無限大となり、コイル部１０ｃのショートは無いことが分かる。一方、めっき下地膜２ａの除去までの前記処理プロセスが不完全であれば、抵抗値が測定されコイル部１０ｃのコイルライン間でショートしていることが分かる。
【００３２】
本発明の絶縁性確認用コイルダミーの検査回路１０は、ウェハー上の余剰部分に本番用の薄膜コイル２と同時に形成されるため、フォトリソグラフィー技術で形成される薄膜コイル２のレジストパターンの形状やレジスト幅の変化も同様の傾向をもつ。また実パターンである薄膜コイル２と同様条件で当該ダミーパターンの検査回路１０も作製されるということは、この検査回路１０と同様の薄膜コイル２のライン＆スペースである実パターンコイルもショートが無い状態であることが証明される。
【００３３】
実際、このダミーパターンの検査回路１０をウェハー上に配置する場合には、実パターンの薄膜コイル２と同じ幅のライン＆スペースだけではなく、それよりも狭いパターンも形成するとよい。例えば、実パターンのコイルライン幅が１μｍ、スペース幅が０．８μｍ（ピッチで１．８μｍ）とした場合、ダミーパターンでは、例えば０．１μｍきざみで狭くして０．８μｍ幅のコイルラインまで形成するとよい。こうした場合、どのライン＆スペースの値から絶縁性が確保されているかが、一目で分かりやすく、確実な絶縁性を確認することができるようになる。
【００３４】
（２）コイル抵抗用ダミーパターンの検査回路
図６は、ウェハー上に形成するコイル抵抗確認用のダミーパターンの検査回路２０を上から見た簡略図である。検査回路２０は、２つの端子２０ａ，２０ｂとコイルライン引き延ばし部２０ｃとからなる。コイルライン引き延ばし部２０ｃは、薄膜コイル２の円状に巻かれているライン部分を展開して直線上に引き伸ばしたものであり、実パターンの薄膜コイル２と全く同じライン幅となっており、その両端が端子２０ａ，２０ｂとつながっている。
【００３５】
薄膜コイル２の実パターンでその抵抗値の測定を行おうとした場合、次工程に進まない限りコイル抵抗を測定することが出来ない（これは前記絶縁性確認用ダミーパターンの検査回路１０でも同じである）。またコイル抵抗については、通常ウェハー完成後の最終検査工程で自動測定しているが、果たしてそこで測定されたコイル抵抗の絶対値（生データ）からは、設計値通りに出来ているかを確認することは困難である。これは、コイル抵抗がメッキ厚みやコイルライン幅によって抵抗値が微妙に変化するためである。
【００３６】
本発明では、薄膜コイル２の実パターン作製時に、このダミーパターンにしたがって同時にウェハー上に実パターンと同条件で配線を形成することから、薄膜コイル２と同じ抵抗値をもった検査回路２０を作製することができる。そして、この検査回路２０を用いて、コイルメッキ、下地膜除去ドライエッチング後に、直ぐコイル抵抗を測定することが可能である。さらにここで測定されたコイル抵抗は、理論上実パターンの薄膜コイル２と同様のコイル抵抗値を表している。すなわち、端子２０ａと端子２０ｂにテスターの測定針を当てて、測定用の微弱電流を流して、この検査回路２０の抵抗値を測定することによって、薄膜コイル２本来の抵抗値が設計値通りのコイル抵抗値を有するか確認することができ、必要に応じて薄膜コイル２のラインの修正が可能となる。
【００３７】
なお、実際測定した場合、薄膜コイル２の抵抗値とこの検査回路２０の抵抗値には差がでてくる。これは厳密に言えば、薄膜コイル２の端子部とリード線との接触抵抗も影響してくるが、検査回路２０ではこの薄膜コイル２から端子部分までのリード線にかかる抵抗値が入っていないためである。そこで、検査回路２０の作製時には同様にリード線のダミーも作製して抵抗値を測定するとよい。このリード線の抵抗値と検査回路２０の抵抗値を合算することによって、実パターンの薄膜コイル２の抵抗（リード線含む）を確認することが出来るようになる。
【図面の簡単な説明】
【００３８】
【図１】本発明の前提となる薄膜磁気ヘッドの構成を示す外観図である。
【図２】本発明の前提となる薄膜磁気ヘッドの構成を示す断面図である。
【図３】薄膜磁気ヘッドにおける薄膜コイル形成工程後、保護レジスト形成前段階の外観図である。
【図４】薄膜磁気ヘッドの製造工程のうち、薄膜コイルを形成する工程の説明図である。
【図５】本発明の薄膜磁気ヘッドの検査方法で用いる検査回路のパターン図（１）である。
【図６】本発明の薄膜磁気ヘッドの検査方法で用いる検査回路のパターン図（２）である。
【符号の説明】
【００３９】
１・・・上層シールド（記録ヘッドコア）、２・・・薄膜コイル、２ａ・・・めっき下地膜、２ｂ・・・Ｃｕめっき層、３・・・保護レジスト層、４・・・記録ギャップ層、５・・・下層シールド（記録ヘッドコア）、１０，２０・・・検査回路、１０ａ，１０ｂ，２０ａ，２０ｂ・・・端子、１０ｃ・・・コイル部、２０ｃ・・・コイルライン引き延ばし部、Ｒ・・・レジスト
【図２】
2008077747.tif 000003
【図４】
2008077747.tif 000004
【図１】
2008077747.tif 000005
【図３】
2008077747.tif 000006
【図５】
2008077747.tif 000007
【図６】
2008077747.tif 000008