(57)【要約】【課題】画面の高精細化を実現するとともに走査線毎に階調表示を行うことができるプラズマディスプレイパネルの駆動方法を提供する。【解決手段】プラズマディスプレイパネルの駆動方法は、放電空間を介して互いに対向する前面基板及び背面基板と、前面基板の内面に並設されかつ隣接した対毎に走査線を構成する複数の行電極と、背面基板の内面にて行電極に交差する方向に並設されかつ走査線との交差位置にそれぞれセルを構成する複数の列電極と、を備えたプラズマディスプレイパネルの駆動方法であって、走査線毎に２以上のサスティンパルスを印加してサスティン放電を行う行放電ステップを線順次に切り換えて行うとともに、行放電ステップ毎に表示データに基づいてアドレス電位を列電極へ印加するサスティンステップを含み、行放電ステップの各々において、サスティンパルスの少なくとも２つの振幅を異ならしめる。【選択図】  図１４
2008176226.tif 000002
【特許請求の範囲】
【請求項１】
放電空間を介して互いに対向する前面基板及び背面基板と、前記前面基板の内面に並設されかつ隣接した対毎に走査線を構成する複数の行電極と、前記背面基板の内面にて前記行電極に交差する方向に並設されかつ前記走査線との交差位置にそれぞれセルを構成する複数の列電極と、を備えたプラズマディスプレイパネルの駆動方法であって、
前記走査線毎に２以上のサスティンパルスを印加してサスティン放電を行う行放電ステップを線順次に切り換えて行うとともに、前記行放電ステップ毎に表示データに基づいてアドレス電位を前記列電極へ印加するサスティンステップを含み、
前記行放電ステップの各々において、前記サスティンパルスの少なくとも２つの振幅を異ならしめることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
放電開始電圧未満の前記サスティンパルスの数を、前記アドレス電位により選択して、前記サスティン放電の回数を制限することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記行放電ステップ毎の前記アドレス電位を一定に保持することを特徴とする請求項１又は２記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記行放電ステップの各々において、第１番目のサスティンパルスから昇順に前記サスティンパルスの振幅を増加させることを特徴とする請求項１〜３のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記行放電ステップにおいて、前記サスティンパルスが前記行放電ステップ毎にＭ個のとき、最初から第ｍ番目（ただし、１≦ｍ＜Ｍ）までのサスティンパルスの印加期間中において前記放電開始電圧未満の前記サスティンパルスとなるように前記アドレス電位を印加することを特徴とする請求項４記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
最初から第ｍ＋１番目以降のサスティンパルスの印加期間中において前記放電開始電圧以上の前記サスティンパルスとなるように前記アドレス電位を印加することを特徴とする請求項５記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
入力画像信号の単位表示期間に前記サスティンステップを１回実行することを特徴とする請求項１〜６のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記サスティンパルスは正負極性を有するパルスであることを特徴とする請求項１〜７のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記サスティンステップにおいて、前記行放電ステップ毎の前記サスティンパルスの印加前に、電位を印加しないブランク期間を設け、前記ブランク期間に、前記走査線毎に壁電荷を消去する消去パルスが印加される予備消去放電期間を設けた壁電荷調整ステップを含むことを特徴とする請求項１〜８のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、面放電方式交流型プラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
図１は従来のプラズマディスプレイパネルのパネル構造を表わし、その行電極対Ｘ，Ｙと隔壁６との関係を模式的に示す正面図である。（特許文献１参照）。
【０００３】
図１のプラズマディスプレイパネルは、背面基板とこれに放電空間を介して互いに対向する前面基板とが平行に貼り合わされて、形成される。背面基板の前面側には、各々が列方向に延びかつ行方向に並設された複数の列電極（波線で示す）が設けられ、その上に列電極保護層が形成される。そして、前面基板の背面側には、各々が行方向に延びかつ列方向に並設された複数の行電極対Ｘ，Ｙが設けられる。
【０００４】
図１に示すように、背面基板の列電極保護層上には、行方向に並設された各列電極の間の位置において列方向に延びる縦隔壁と行方向に延びる横隔壁との結合によって略格子状（井形）に成形された隔壁６が形成されている。
【０００５】
そして、この略格子形状の隔壁６によって、列電極及び行電極対の交差位置に単位発光部を構成するように、方形室としてセルＤが区画されている。行電極対Ｘ，ＹのそれぞれからＴ字形状の透明電極部Ｋａが列方向に突出するように構成されている。
【特許文献１】特開2002-197981
【発明の開示】
【発明が解決しようとする課題】
【０００６】
プラズマディスプレイパネルは大型の薄型ディスプレイとして、優れた性能を有している。現在市場では３０インチ以上の大型のパネルが製造されている。
【０００７】
近年、プラズマディスプレイパネルを従来のような大型のパネルだけではなく、２６インチ位の中型でフルＨＤクラスの高精細のディスプレイにも用いることが検討されている。
【０００８】
しかしながら、セルの大きさを微細化すると、例えばそのサイズ（差し渡し）が１００μｍ以下となった場合には、セルＤが狭くなりすぎ、放電空間が縮小し、発光効率が著しく低下してしまうといった問題があった。これは単位セルのサイズが小さくなると、プラズマの陽光柱（陰極と陽極との間の空間のプラズマ）が充分に大きくとれなくなり、その結果、輝度の低下や発光効率の低下を招くからである。
【０００９】
本発明は、以上のような従来の面放電方式交流型プラズマディスプレイパネルにおける問題点を解決するためになされたものであり、本発明の解決しようとする課題には、輝度の低下とセルにおける誤放電を防止して、画面の高精細化を実現することができるプラズマディスプレイパネルの駆動方法を提供することが一例として挙げられる。
【００１０】
また、プラズマディスプレイパネルにおいて、画像表示をアドレス表示分離（ＡＤＳ）サブフレーム法ではなく、入力画像信号の単位表示期間（１フィールド、１フレーム）において、走査線を構成する行電極対の間のサスティン放電を線順次走査すると同時に、列電極毎に表示データに応じてアドレス電位を印加して走査線毎に輝度階調表示を行う駆動方法を提供することも一例として挙げられる。
【課題を解決するための手段】
【００１１】
このような目的を達成するために、本発明によるプラズマディスプレイパネルは、以下の構成を具備するものであり、その特徴は以下の通りである。
【００１２】
請求項１記載のプラズマディスプレイパネルの駆動方法は、放電空間を介して互いに対向する前面基板及び背面基板と、前記前面基板の内面に並設されかつ隣接した対毎に走査線を構成する複数の行電極と、前記背面基板の内面にて前記行電極に交差する方向に並設されかつ前記走査線との交差位置にそれぞれセルを構成する複数の列電極と、を備えたプラズマディスプレイパネルの駆動方法であって、
前記走査線毎に２以上のサスティンパルスを印加してサスティン放電を行う行放電ステップを線順次に切り換えて行うとともに、前記行放電ステップ毎に表示データに基づいてアドレス電位を前記列電極へ印加するサスティンステップを含み、
前記行放電ステップの各々において、前記サスティンパルスの少なくとも２つの振幅を異ならしめることを特徴とする。
【発明を実施するための形態】
【００１３】
以下に本発明の実施形態を図面を参照しつつ説明する。
【００１４】
図２はプラズマディスプレイパネルの本体１２０の構成を説明するために前面基板と背面基板に分解した分解斜視図である。
【００１５】
図２に示すように、表示面であるガラスからなる前面基板１の背面（平行に離間配置された背面基板４に対向する内面）に、複数の行電極Ｘ，Ｙが、ガラスからなる前面基板１の行方向（図２の左右方向）に延びるように平行に配列されている。
【００１６】
行電極Ｘは、前面基板１の行方向に延びる金属膜からなる帯状の共通バス電極部Ｋｂと、この共通バス電極部Ｋｂに沿って等間隔に並設されてその幅狭の基端部が共通バス電極部Ｋｂに接続されたＩＴＯ（インジウム錫酸化物）などの透明導電膜からなるＴ字形状の透明電極部Ｋａ（バス電極部から列方向に突出する突出部である放電電極）とによって構成されている。
【００１７】
行電極Ｙも同様に、前面基板１の行方向に延びる金属膜からなる帯状の共通バス電極部Ｋｂと、この共通バス電極部Ｋｂに沿って等間隔に並設されてその幅狭の基端部が共通バス電極部Ｋｂに接続されたＩＴＯなどの透明導電膜からなるＴ字形状の透明電極部Ｋａ（放電電極）とによって構成されている。
【００１８】
行電極Ｘ，Ｙは、前面基板１の列方向（図２の上下方向）に交互に配列されて、２本の共通バス電極部Ｋｂに沿って並設された透明電極部Ｋａが、互いに対となる相手の行電極側に延びて、互いの透明電極部Ｋａのそれぞれの幅広の頂辺が、それぞれ所要の幅の放電ギャップを介して互いに対向されている。行電極Ｙにおいて行電極Ｘの反対側に隣接する行電極にも行電極対を構成するように、透明電極部Ｋａが高密度で並列されている。すなわち、行電極の列方向両側に透明電極部Ｋａが設けられている。
【００１９】
図２に示すように、前面基板１の背面側の行電極対Ｘ，Ｙの上には、これらを被覆する誘電体層２が形成されている。
【００２０】
誘電体層２の背面側には、誘電体層２から背面側に放電空間へ突出する帯状の嵩上げ誘電体層２Ａが、バス電極部Ｋｂ上に平行に形成されている。そして、この誘電体層２と嵩上げ誘電体層２Ａの背面側には、ＭｇＯからなる保護層３が形成されている。行電極対の対向する透明電極部Ｋａ頂辺の間の保護層３上に放電開始電圧を超えた時点で放電が生じる。
【００２１】
一方、前面基板１と放電空間を介して平行に配置される背面基板４の前面基板１と対向する面（内面）の下側には、列電極Ｃ（アドレス電極）が、それぞれ各行電極対Ｘ，Ｙの互いに対になっている透明電極部Ｋａに対向する位置において列方向に延びるように、等間隔に平行に並設されている。
【００２２】
背面基板４の表示側の内面上には、さらに、列電極保護層５（誘電体層）が形成されて、列電極Ｃを被覆している。そして、保護層５上に格子状（井形）に成形された隔壁６が形成されている。すなわち、隔壁６により放電空間が仕切られ各々が行及び列方向に並ぶ複数のセルＤが画定される。
【００２３】
各セルＤに面する隔壁６の各内側面と列電極保護層５の表面には、これらの面を覆うように、放電に励起されて発光する蛍光体層７が形成される。たとえば、フルカラーディスプレイパネルでは背面基板上の各セルＤ毎に赤（Ｒ），緑（Ｇ），青（Ｂ）の三原色の蛍光体層に色分けされ、色毎のセルの放電領域が区分される。
【００２４】
そして、前面基板１及び背面基板４間の各セルＤの放電空間内には、キセノンガスＸｅを含む放電ガスが封入されている。
【００２５】
図３は、本実施形態のプラズマディスプレイパネル装置の一構成例を示すブロック模式図である。この表示装置は、プラズマディスプレイパネルのパネル本体１２０を駆動する種々の駆動装置、列電極駆動回路２１２、行電極駆動回路２１０などを含む。
【００２６】
パネル本体１２０は、マトリクス状に配置された奇数行電極Ｘ１〜Ｘｎ及び偶数行電極Ｙ１〜Ｙｎと列電極Ｃ１〜Ｃｍとを備える。列電極Ｃ１〜Ｃｍは列電極駆動回路２１２に接続され、行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎは行電極駆動回路２１０に接続されている。列電極Ｃ１〜Ｃｍの１つと隣接する奇数及び偶数行電極の１対との交差部に、セルＤｉｊ（単位発光部）が形成される。セル毎に行電極対はそれぞれ図示しないが前述の対向する放電電極を備えている。すなわち、隣接する一組の行電極対X，Yのそれぞれが走査線を構成する。
【００２７】
行電極駆動回路２１０がサスティンパルスなどの駆動パルスを隣接行電極対X，Yへ印加し、行電極対X，Yを線表示で順次切換え走査するとともに、この線表示走査に同期して、列電極駆動回路２１２は、出力処理回路２０６から供給される各画素データに応じた画素データパルス（放電抑制電位、基準電位、放電促進電位などのアドレス電位を有するパルス）を発生してパネル本体１２０の列電極Ｃ１〜Ｃｍに印加する。
【００２８】
行電極駆動回路２１０は、図示しないが、行電極Ｘ１〜Ｘｎへの第１サスティンパルスを生成するＸドライバを、行電極Ｙ１〜Ｙｎへの第１サスティンパルスとは逆位相の第２サスティンパルスを生成するＹドライバを含んでいる。
【００２９】
列電極駆動回路２１２は、列電極の電位を、基準電位例えば接地電位（０Ｖ）から、負極性方向に大きい電位（放電抑制電位）や、正極性方向に大きい電位（放電促進電位）とするようなアドレス電位を生成する。
【００３０】
このように、プラズマディスプレイパネルでは、前面基板側の行電極対X，Yの線順次走査に同期して背面基板側の列電極Ｃ１〜Ｃｍにアドレス電位を供給することにより、表示駆動が行われ、行電極対１行のセルの群毎に発光部の放電電流の調節が行われる。行電極のサスティンパルス印加状態で各列電極に画像信号に応じたアドレス電位が印加されると、サンプリングが行われ発光部の階調（明暗の輝度レベル）が制御できるのである。たとえば、フルカラーディスプレイパネルでは、ＲＧＢ画像信号をそれぞれ対応セルへ順次供給し、表示していない色の列電極に放電抑制電位を印加することにより、画像信号に応じて画像表示を行う。
【００３１】
図３のプラズマディスプレイパネル装置において、同期分離回路２０１は、供給された入力ビデオ信号中から水平及び垂直同期信号を抽出してこれらをタイミングパルス発生回路２０２に供給する。タイミングパルス発生回路２０２は、これら抽出された水平及び垂直同期信号に基づいた抽出同期信号タイミングパルスを発生してこれをＡ／Ｄ変換器２０３、メモリ制御回路２０５及び読出タイミング信号発生回路２０７の各々に供給する。Ａ／Ｄ変換器２０３は、上記抽出同期信号タイミングパルスに同期して入力ビデオ信号を１画素毎に対応したディジタル画素データに変換し、これをフレームメモリ２０４に供給する。メモリ制御回路２０５は、上記抽出同期信号タイミングパルスに同期した書込信号及び読出信号をフレームメモリ２０４に供給する。フレームメモリ２０４は、書込信号に応じて、Ａ／Ｄ変換器２０３から供給された各画素データを順次取り込む。また、フレームメモリ２０４は、読出信号に応じて、このフレームメモリ２０４内に記憶されている画素データを順次読み出して次段の出力処理回路２０６へ供給する。読出タイミング信号発生回路２０７は、放電発光動作を制御するための各種タイミング信号を発生してこれらを行電極駆動回路２１０及び出力処理回路２０６の各々に供給する。出力処理回路２０６は、読出しタイミング信号発生回路２０７からのタイミング信号に同期させて、フレームメモリ２０４から供給された画素データを列電極駆動回路２１２に供給する。
【００３２】
さらに、行電極駆動回路２１０は、パネル本体１２０の全ての行電極対間で、放電を維持するためのサスティンパルスの他、予備放電を行うための予備放電パルス、荷電粒子を再形成するためのプライミングパルス、データ書き込み時の放電を安定させるリセットパルス、更に維持発光放電を停止するための消去パルス、などを生成できる。行電極駆動回路２１０は、これらのパルスを上記読出タイミング信号発生回路２０７から供給される各種のタイミング信号に応じたタイミングにてパネル本体１２０の行電極Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎに印加する。
【００３３】
ここで注意すべきは、行電極駆動回路２１０は、パルス数が１ないし３０回程度の逆位相のサスティンパルス列を隣接する行電極Ｘ，Ｙの対毎に印加して放電を維持し、線順次走査を行う機能を有することと、列電極駆動回路２１２がアドレス電位を列電極に選択的に印加して放電制御する機能を有することである。
【００３４】
次に本実施形態のプラズマディスプレイパネルの駆動方法について説明する。
【００３５】
図４に本実施形態の面放電交流型プラズマディスプレイパネル装置において、周期的に繰り返して表示される１つのフレーム周期における電極に印加する駆動パルス波形の一例のタイミングチャートを示す。行電極は上から順にＸ１，Ｙ１，Ｘ２，Ｙ２・・・Ｘｎ，Ｙｎと符号が付けてある。列電極は行電極の下に順にＣ１・・・Ｃｍと符号が付けてある。
【００３６】
周期的に繰り返して表示される各フレームは、リセット放電期間（リセットステップ）、サスティン放電期間（サスティンステップ）、消去放電期間（消去放電ステップ）から構成されている。サスティン放電期間（サスティンステップ）は所定数（行電極数−１）の行放電期間（行放電ステップ）から構成されている。
【００３７】
まず、線順次表示の主要部である行電極の対にサスティンパルスを印加してサスティン放電を線順次走査にて生じせしめるサスティン放電期間（サスティンステップ）を説明する。図示のように、行電極対にはサスティンパルスの波形が互いに位相が１８０度ずれるように印加されている。
【００３８】
一組の行電極対（走査線）において、どちらか一方行電極のみにサスティンパルスが印加された場合、放電は発生しない。両者に逆位相サスティンパルスが同期して印加されるとその期間（peak to peak）だけ放電が発生する。例えば、行電極対Ｘ１、Ｙ１すなわち第１及び２行電極に着目すると、行電極Ｘ１に正負極性サスティンパルスが印加されると、ほぼ同時に行電極Ｙ１に負正極性サスティンパルスが印加される。これにより、行電極Ｙの負極性サスティンパルスが所定値に立ち下がるタイミングで１番目の放電が発生する。これに合わせて、列電極Ｃ１〜Ｃｍのそれぞれに所定の画像信号を印加することで、所定輝度分布で第１の走査線のセルが発光する（第１行放電期間）。
【００３９】
その後、行電極Ｘ１は接地電位（０Ｖ）になるので、第１の走査線のセルでは消光するが、正負極性パルスが印加されている行電極Ｙ１と次の行電極Ｘ２の行電極対において２番目の放電電圧が生成され、これに合わせて、列電極Ｃ１〜Ｃｍのそれぞれに所定の画像信号を印加することで、所定輝度分布で第２の走査線のセルが発光する（第２行放電期間）。次に、同様に行電極対Ｘ２、Ｙ２の第３の走査線のセルが発光する（第３行放電期間）。同様に順次、行電極対Ｘｎ、Ｙｎの第ｎの走査線のセルまで発光する（第ｎ行放電期間）。なお、行電極Ｘ及び行電極Ｙ共に隣接する行電極対間にまたがって（共用して）いるが、本駆動により実際に放電するのは行電極の片側のみであり、順次走査することが可能となる。よって、一組の行電極対は走査線１本分に対応するので、たとえば、フレームサイズ横縦が１９２０×１０８０ドットの入力画像信号の場合、モノクロ表示であれば、１９２０本の列電極と１０８１本の行電極とでプラズマディスプレイパネルが構成できる。
【００４０】
換言すると、従来のプラズマディスプレイパネルのＡＤＳ駆動法におけるスキャン動作に相当するところが、サスティン動作に置き換わっている。従来のプラズマディスプレイパネルの駆動法においてスキャンパルスは一回のみであるが、本実施形態のサスティンパルスは２以上のパルス数であり走査線１行の表示期間毎に順次継続するので、各行のサスティン放電は線順次に行われ、線順次表示がなされる。
【００４１】
さらに、輝度の調節は上記サスティン放電期間中の列電極電位（アドレス電位）の大小で制御される。列電極電位が負の方向に大きいと、同じサスティン電位でも、電子の進入領域が抑制され、放電電流や発光効率が低くなり、列電極電位がプラスの方向に大きくても、今度はイオンの進入領域が抑制され、放電電流や、発光効率が小さくなる。かかる輝度調節を各ＲＧＢについて行うことで色合いの調節を行うことができる。
【００４２】
図５以降に実験例を示す。ここで、行電極の記載を上記では奇数行電極Ｘ１〜Ｘｎ及び偶数行電極Ｙ１〜Ｙｎと表したが、簡単のために以下、奇数行電極をＬ１、Ｌ３と偶数行電極をＬ２、Ｌ４と表し、さらに、図５（Ａ）に示すプラズマディスプレイパネルＰＤＰに基づいて説明する。このＰＤＰは３行（Ｌ１，Ｌ２，Ｌ３）＊３列（Ｃ１，Ｃ２，Ｃ３）の９個のセル（Ｌ１Ｃ１，Ｌ１Ｃ２，Ｌ１Ｃ３，Ｌ２Ｃ１，Ｌ２Ｃ２，Ｌ２Ｃ３，Ｌ３Ｃ１，Ｌ３Ｃ２，Ｌ３Ｃ３）からなる。かかる３行は（Ｌ１−Ｌ２，Ｌ２−Ｌ３，Ｌ３−Ｌ４）の行電極間であるが、単に（Ｌ１，Ｌ２，Ｌ３）と表している。また、各行のセルのサスティン放電のために印加するサスティンパルスの数は行毎に８個である。奇数行電極Ｌ１、Ｌ３には交互に正負極性（＋−９５Ｖ）となるサスティンパルスＳｏ１〜Ｓｏ８の列が、偶数行電極Ｌ２、Ｌ４には交互に負正極性（−＋９５Ｖ）となるサスティンパルスＳｅ１〜Ｓｅ８の列が互いに逆位相で印加されている。よって、対向する放電電極間のサスティンパルスによる放電電圧は１９０Ｖとなる。今、図５（Ａ）に示すＰＤＰの中で４辺にあるＬ１Ｃ２，Ｌ２Ｃ１，Ｌ２Ｃ３，Ｌ３Ｃ２のセルを発光させ、他の４隅と中央のセルは黒表示（すなわち、輝度０の非発光）にする場合、行電極には図５に示したタイミングでサスティンパルスを印加する。行電極対に印加されるサスティンパルスＳｏ１〜Ｓｏ８及びＳｅ１〜Ｓｅ８の列を包含するパルス幅（抑制パルス）で、第１行放電期間にＣ１及びＣ３列電極に放電抑制電位（第２電位＝−２００Ｖ）が印加され、第２行放電期間にＣ２列電極に−２００Ｖが印加され、第３行放電期間にＣ１及びＣ３列電極に−２００Ｖが印加される。このサスティン放電時の各セルに流れる放電電流の変化を図６の斜めハッチングのパルスにて示す。発光させるセルには合計８パルス分の放電電流が流れることが分かる。もちろん黒のセルにはまったく放電電流は流れない。
【００４３】
以上は、セル毎の輝度が０と、輝度０でない場合の区別を抑制パルスの印加のタイミングによって行うものであるが、セル階調をアドレス電極への長期の電位印加（パルス幅の広い抑制パルスの振幅）によっても行うことができる。
【００４４】
図７（Ａ）に示すプラズマディスプレイパネルＰＤＰにおいて黒、白、灰色（クロスハッチング）の３種類の階調で市松模様のようなパターンを描くとき、図７に示したタイミングでサスティンパルス及び抑制パルスを印加する。黒の階調に相当するセル（Ｌ２Ｃ２）にはサスティンパルス印加時に抑制パルスとして第２電位（放電抑制電位＝−２００Ｖ）を印加する。また、灰色の階調に相当するセル（Ｌ１Ｃ１、Ｌ１Ｃ３、Ｌ３Ｃ１、Ｌ３Ｃ３）にはサスティンパルス印加時に上記よりもパルス振幅の小さい抑制パルスとして、中間電位（放電抑制電位＝−１７０Ｖ）を印加する。この時の放電電流の様子を図８の斜めハッチングのパルスにて示す。灰色に相当する階調のセルにはサスティン放電期間中、すべてのサスティンパルスに対して、低い放電電流が流れており、この放電電流が抑制パルスの電位によって制御されていることが分かる。
【００４５】
そこで、この黒に近いところの輝度を少ない数のサスティン放電で表現できれば、より忠実にこの部分の輝度をより理想に近い形で表現することが可能である。
【００４６】
図９は、階調表示の実験例である、図７（Ａ）に示すＰＤＰと同様にＰＤＰにおいて黒、白、灰色（クロスハッチング）の３種類の階調で市松模様のようなパターンを描く場合のサスティンパルス及び抑制パルスのタイミングチャートを示す。
【００４７】
行電極対に印加されるサスティンパルスＳｏ１〜Ｓｏ５及びＳｅ１〜Ｓｅ５の列を包含するパルス幅（抑制パルス）で、第１及び第３行放電期間にＣ１及びＣ３列電極に放電抑制電位（第２電位＝−２００Ｖ）が印加されるが、第２行放電期間ではサスティンパルスＳｏ１〜Ｓｏ８及びＳｅ１〜Ｓｅ８の列を包含するパルス幅でＣ２列電極に−２００Ｖが印加される。このサスティン放電時の各セルに流れる放電電流の変化を図１０の斜めハッチングのパルスにて示す。図１０からも明らかなように、濃い灰色の階調が設定されているセル（Ｌ１Ｃ１、Ｌ１Ｃ３、Ｌ３Ｃ１、Ｌ３Ｃ３）においてはサスティンパルスの第５番目Ｓ５までは、抑制パルス（−２００Ｖ）により、完全に放電が抑制されているが、第５番目以降のサスティンパルスＳ６〜Ｓ８で、抑制パルスによる抑制が取り除かれ、徐々に放電電流が立ち上がる様子が分かる。すなわち、サスティン放電のうち、放電に有効なサスティンパルス数を制御することで、各セルの輝度の階調を得ることができる。この場合、４階調までが制御可能なことが分かる。更に詳細な検討の結果、この抑制パルスによる抑制は、サスティンパルス印加の初期段階で、つまり、第１番目から行うことにより、効果が現れることが判明した。ここで、図９までは互いに逆位相で印加されている奇数行電極へのサスティンパルスをＳｏ１〜Ｓｏ８と偶数行電極へのサスティンパルスをＳｅ１〜Ｓｅ８と表したが、これら奇数及び偶数行電極へのパルスの組（Ｓｏ１，Ｓｅ１）〜（Ｓｏ８，Ｓｅ８）を簡単のために、以降、図１０に示すように、両者をまとめてサスティンパルスＳ１〜Ｓ８と表して説明する。
【００４８】
よって、図９、図１０に示す実験例を一般的に述べると、行放電ステップのサスティンパルスがＭ個の場合、第ｍ番目（ただし、１≦ｍ＜Ｍ）までのサスティンパルス印加時の間に、放電抑制電位（第２電位＝−２００Ｖ）を印加し、第（ｍ＋１）番目以降のサスティンパルスの印加時すべてに、サスティン放電を停止しない第１電位（例えば、接地電位＝０Ｖ）を印加することで、すなわち、抑制パルスのパルス幅制御することで、階調表示が可能となる。行放電ステップの最初ｍ個のサスティンパルスに対して抑制パルスを印加してサスティン放電を完全に抑えた後に、残りの（Ｍ−ｍ）個のサスティンパルスに対してはこの抑制パルスを印加しないことにより、輝度階調を得ることができる。
【００４９】
上記図９、図１０に示す実験例において、輝度の高低にかかわらず、常にサスティン放電抑制用に列電極に−２００Ｖという絶対値が最大の電位を、行放電ステップ中に印加する必要があり（例えば、図１０のセル（Ｌ１Ｃ１、Ｌ１Ｃ３、Ｌ３Ｃ１、Ｌ３Ｃ３））、消費電力が比較的大きくなる不都合がある。そこで、本発明者は、この不具合を改善する方法を案出した。
【００５０】
本発明者は上記実験例における階調表示の発光状態において、行電極への電位絶対値（９５Ｖ）の一定のサスティンパルスすなわち、各印加電圧振幅１９０Ｖのサスティンパルスについて、アドレス電位０Ｖに対応するサスティンパルス数と階調との相関を調べた。図１１は、或る列電極にアドレス電位０Ｖを印加した場合における対応するサスティンパルス数と輝度の階調との関係を示す。図１１の縦軸は輝度を示し、横軸はサスティンパルス数を示し、特に横軸は例えば図１０におけるサスティンパルスＳ８の１組を行電極Ｌ１，Ｌ２に印加した場合をＳ８とし、サスティンパルスＳ７，Ｓ８の２組を行電極Ｌ１，Ｌ２に印加した場合をＳ７−Ｓ８とし、サスティンパルスＳ６，Ｓ７，Ｓ８の３組を行電極Ｌ１，Ｌ２に印加した場合をＳ６−Ｓ８とし、サスティンパルスＳ５，Ｓ６，Ｓ７，Ｓ８の４組を行電極Ｌ１，Ｌ２に印加した場合をＳ５−Ｓ８とし、サスティンパルスＳ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８の５組を行電極Ｌ１，Ｌ２に印加した場合をＳ４−Ｓ８とし、サスティンパルスＳ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８の６組を行電極Ｌ１，Ｌ２に印加した場合をＳ３−Ｓ８とし、サスティンパルスＳ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８の７組を行電極Ｌ１，Ｌ２に印加した場合をＳ２−Ｓ８とし、サスティンパルスＳ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８の８組を行電極Ｌ１，Ｌ２に印加した場合をＳ１−Ｓ８として示す。よって、行放電ステップのサスティンパルス数と輝度はほぼ比例しているが、離散的な８階調の輝度分布が得られることがわかる。
【００５１】
さらに、本発明者は上記実験例における階調表示の発光状態において、行電極へのサスティンパルス印加電圧を一定として、列電極へのアドレス電位とサスティン放電の開始電圧（放電電極間）との相関を調べた。図１２は、負の値のアドレス電位を列電極へ印加し、その絶対値に対応するその放電開始電圧の変化を示す。図１２の縦軸はサスティン放電の開始電圧Ｖｆを示し、横軸はアドレス電位の絶対値｜Ｖａｄｒ｜を示す。図１２に示すように、負の値のアドレス電位を印加しておくと、その間のサスティン放電の開始電圧Ｖｆは、アドレス電位の絶対値｜Ｖａｄｒ｜にほぼ比例して上昇する（図１２では絶対値１２５Ｖ程度で飽和するまで）ことが判明した。ただし、行電極及び列電極間の対向放電の発生する限界電圧（図１２中破線で表示）があるために、列電極及び行電極に印加可能な電圧の上限は、この場合、２００Ｖ程度である。従って、行放電ステップ中のアドレス電位を輝度に応じて任意の値に設定しておけば、図１０のようなアドレス電位の変化（セル（Ｌ１Ｃ１、Ｌ１Ｃ３、Ｌ３Ｃ１、Ｌ３Ｃ３））を行放電ステップ中に行わなくても、サスティン放電回数を制御することが可能であることが知見された。
【００５２】
すなわち、図１３の（Ａ）に示す開始電圧Ｖｆ及びアドレス電位の絶対値｜Ｖａｄｒ｜の特性曲線に応じて、図１３の（Ｂ）に示すように行電極の対へのサスティンパルスの振幅すなわち電圧値を経過時間とともに一定とせずに、増加させるとともに、アドレス電位の絶対値｜Ｖａｄｒ｜を制御することにより、サスティン放電の開始電圧Ｖｆを選択して、所望数のサスティン放電を獲得することができる。
【００５３】
図１３中の縦軸はＳ１〜Ｓ８はサスティンパルスによる放電電極間のサスティン電圧を示し、横軸は経過時間を示す。例えば、図１３（Ａ）（Ｂ）に示すようにアドレス電位を−４０Ｖとしたときは、サスティン放電の開始電圧Ｖｆは２２０ＶなのでサスティンパルスＳ６〜Ｓ８までで放電発光が行われる。また、アドレス電位を−１００Ｖとしたときには、サスティン放電の開始電圧Ｖｆは２５０Ｖなので、サスティンパルスＳ８のみで放電発光が行われる。
【００５４】
図１４は第１の実施形態を示し、図７（Ａ）に示すＰＤＰと同様に、黒、白、灰色（クロスハッチング）の３種類の階調で市松模様のようなパターンを描く場合のサスティンパルス及び抑制パルスのタイミングチャートを示す。
【００５５】
図１４に示すように、行放電ステップ中のサスティンパルス列を、経過時間とともに隣り合う同士でのピーク電位の絶対値が順次単調に増加する８個のサスティンパルスＳ１〜Ｓ８から構成する。サスティンパルスＳ１〜Ｓ８の行電極電位は８５Ｖ（−８５Ｖ）〜１２７．５Ｖ（−１２７．５Ｖ）まで単調に増加（減少）するように印加する。よって、サスティン電圧は１７０Ｖから２５５Ｖまで単調に増加する。
【００５６】
例えばアドレス電位を０Ｖとしたときには、図１３（Ａ）に示すように、サスティン放電の開始電圧Ｖｆは１６５Ｖであり、図１３（Ｂ）から明らかなようにサスティンパルスＳ１〜Ｓ８までの全てで放電発光（図１４のセル（Ｌ１Ｃ２、Ｌ２Ｃ１、Ｌ２Ｃ３、Ｌ３Ｃ２））が行われる。このように、最初のサスティンパルスの振幅を開始電圧Ｖｆ近傍の値に設定する。サスティンパルスの振幅の変化を当初は小さい振幅とし、次第に振幅を単調に増加させる。
【００５７】
また、例えばアドレス電位を−５０Ｖとしたときは、サスティン放電の開始電圧Ｖｆは２２０Ｖより高くなるがサスティンパルスＳ６〜Ｓ８までで放電発光（図１４のセル（Ｌ１Ｃ１、Ｌ１Ｃ３、Ｌ３Ｃ１、Ｌ３Ｃ３））が行われる。このように、すべての各行放電ステップにわたってアドレス電位を一定に保ちつつ、非発光の期間と発光期間を区分することで、任意の階調を得ることが可能となる。これにより、アドレス電位の選択による、電力の消費を低減することが可能となる。
【００５８】
このように、面放電方式交流型プラズマディスプレイパネルの駆動方法において、各々の走査線のセルの行放電ステップにおいて、一定のアドレス電位を印加しておき、当初ｍ個（１≦ｍ）のサスティンパルスに対しては放電発光を抑制し、残りのｎ個（ｍ、ｎ整数）のサスティンパルスに対して、放電発光がおきるようにして、低電力駆動を実現した。但し、行放電ステップ毎に全サスティンパルス数をＭとしてＭ＝ｍ＋ｎを満たすものとする。換言すれば、走査線毎のサスティンステップ（行放電ステップ）において、Ｍ個のサスティンパルスの電圧値を初期値から順に増加させｍ＋１番目以降のサスティンパルス印加時のみ放電開始電圧を超えて放電発光するように、列電極の電圧値を制御する。
【００５９】
本発明者は、さらなる実施形態として、アドレス電位の絶対値｜Ｖａｄｒ｜の制御により、離散的な８階調の輝度分布（図１１）ではなく、より広い輝度階調を改善する方法を案出した。
【００６０】
サスティンパルスの振幅を、輝度階調のＮ個（Ｎ≧１）ごとに変化させてもよいのである。Ｎ個のサスティンパルスによる放電発光の輝度が、０から最大値まで、連続的にコントロールすることができる。例えば、図１５に示すように、８個の階調の輝度において、各階調毎に、アドレス電位の絶対値｜Ｖａｄｒ｜の制御を行う（双方向矢印）。なお、図１５の縦横軸は図１１と同様である。すなわち、図１３（Ｂ）に示すサスティンパルスＳ１〜Ｓ８のそれぞれ（各階調に対応）のピークに対応する放電の開始電圧Ｖｆ（図１３（Ａ））に至るまでの下位階調の開始電圧からの範囲に対応する、アドレス電位を変化させる。例えば図１５の場合、サスティンパルスＳ７−Ｓ８ではＶａｄｒ＝−６５Ｖ〜−９０Ｖの範囲で、サスティンパルスＳ６−Ｓ８ではＶａｄｒ＝−５０Ｖ〜−６５Ｖの範囲で、サスティンパルスＳ５−Ｓ８ではＶａｄｒ＝−３５Ｖ〜−５０Ｖの範囲で、サスティンパルスＳ４−Ｓ８ではＶａｄｒ＝−３０Ｖ〜−３５Ｖの範囲で、サスティンパルスＳ３−Ｓ８ではＶａｄｒ＝−２０Ｖ〜−３０Ｖの範囲で、サスティンパルスＳ２−Ｓ８ではＶａｄｒ＝−１０Ｖ〜−２０Ｖの範囲で、サスティンパルスＳ１−Ｓ８ではＶａｄｒ＝０Ｖ〜−１０Ｖの範囲で、それぞれ放電抑制用アドレス電位を変化させれば、より広い輝度階調を得ることができる。一般的に、サスティンパルスＳｘ＋Ｓ（ｘ＋１）＋・・＋Ｓ８の階調とサスティンパルスＳ（ｘ＋１）＋・・＋Ｓ８の階調の間の任意の階調を連続的に得るには次のようにすればよい（ただし、ｘは整数で０＜ｘ＜８）。すなわち、サスティンパルスＳ１〜Ｓｘの放電抑制用アドレス電位をＶａｄｒ（ｘ）とし、サスティンパルスＳ１〜Ｓ（ｘ＋１）の放電抑制用アドレス電位をＶａｄｒ（ｘ＋１）としたときに、輝度に応じて、Ｖａｄｒ（ｘ＋１）＜Ｖａｄｒ＜Ｖａｄｒ（ｘ）となるような範囲でＶａｄｒ電位を与えておけばよい（ただし、ｘは整数で０＜ｘ）。ここで、図１５から明らかに、最低輝度階調がサスティンパルスＳ８の放電発光に相当する階調なので、図１３から、サスティンパルスＳ８の放電抑制用アドレス電位は−２００Ｖなので、これ以下の輝度を得るためには図１６に示すように、アドレス電位Ｖａｄｒとして、Ｖａｄｒ＝−９０Ｖ〜−２００Ｖまでの電位を輝度に応じてサスティン期間に亘って、印加すればよい（双方向矢印）ことが分かる。
【００６１】
図１７は、さらなる他の実施形態２におけるサスティン放電期間における放電時の列電極電位設定のタイミングを示す駆動シーケンスのサスティン放電期間（サスティンステップ）のタイミングチャート詳細図である。各々の走査線のサスティン放電の終了時に、壁電荷をある程度消去しておくために、行電極及び列電極に、サスティン放電時の輝度履歴に応じた消去パルスを入れておいてもよい。すなわち、走査線毎のサスティンステップ（行放電ステップ）の間に、壁電荷調整ステップ（壁電荷調整パルス；消去パルス；電圧Ｖｓｔｐｏ、Ｖｓｔｐｅ）を印加する。
【００６２】
上記した駆動方法において、第１行目の面放電発光の後、第２行目の面放電発光に移行するまでに時間的な余裕が少ない。そのため、列電極にはステップ状に電圧が印加されて本来は不要な行電極と列電極間の誤放電が発生する可能性がでてくる。この誤放電によって、その後のサスティン放電に悪影響が表れる。これを防ぐための構成が図１７に示した実施形態である。
【００６３】
サスティン放電期間においては、サスティンパルス列（行放電期間）毎に、電位を印加しない第１のブランク期間Ｔｂ１が設定されていて、第１のブランク期間Ｔｂ１に列電極電位Ｖ（Ｂ）（ただしＢは所定の輝度レベルを意味する）が画面の輝度に応じて変化又は維持されている。
【００６４】
この第１のブランク期間Ｔｂ１は列電極電位Ｖ（Ｂ）を設定するのに充分な長さに設定してあるため、上述のような誤放電が発生することはない。
【００６５】
また、図１７に示す他の実施形態においては、第１のブランク期間Ｔｂ１の前に、予備消去放電期間Ｔｓｔｐが挿入されている。この予備消去放電期間Ｔｓｔｐには、サスティン放電時の壁電荷を消去するため弱いパルスであって、サスティンパルスよりも低いパルス振幅、パルス幅を有する１以上の消去パルスが印加される。さらに、この予備消去放電期間Ｔｓｔｐの前には第１のブランク期間Ｔｂ１とは別の電位を印加しない第２のブランク期間Ｔｂ２が挿入され、この第２のブランク期間Ｔｂ２中に列電極の電位（アドレス放電停止電圧Ｖｓｔｐａｄｒ（Ｂ））の設定が行われる。この実施形態の駆動法を用いれば、上記走査線発光移行時の誤放電の可能性はさらに少なくなる。なお、第２のブランク期間Ｔｂ２を省略して、列電極の電位を所定値として、サスティン放電期間のサスティンパルス列毎に予備消去放電期間Ｔｓｔｐ及び第１のブランク期間Ｔｂ１が挿入されてもよい。
【００６６】
実施形態において、例えば、第１のブランク期間Ｔｂ１は０．５μｓ〜１０μｓに設定され、第２のブランク期間Ｔｂ２は０μｓ〜１０μｓに設定される。予備消去放電期間Ｔｓｔｐは０μｓ〜１０μｓに設定され得る。
【００６７】
図１７に示すように、予備消去放電期間Ｔｓｔｐ中に、行電極へ消去パルス電圧が印加される。例えば、奇数行電極Ｌ１、Ｌ３への消去パルス電圧Ｖｓｔｐｏは−２００〜＋３００Ｖであり、偶数行電極Ｌ２、Ｌ４への消去パルス電圧Ｖｓｔｐｅは＋２００〜−３００Ｖである。
【００６８】
また、図１７に示すように、予備消去放電期間Ｔｓｔｐ中に、列電極へアドレス放電停止電圧Ｖｓｔｐａｄｒ（Ｂ）が印加されるが、サスティン放電時の壁電荷を消去するための予備消去放電期間Ｔｓｔｐのアドレス放電停止電圧Ｖｓｔｐａｄｒ（Ｂ）は、直前のサスティン放電の強度（輝度レベルＢに依存する）に合わせて設定するのが好ましい。これは放電発光強度がセル毎に異なる場合にはセル毎に消去放電の強度を調節する必要があるからである。
【００６９】
さらにまた、いずれの本実施形態において、行放電ステップの各々において、サスティンパルスの少なくとも２つの振幅を異ならしめればよく、サスティンパルスの振幅が順次単調にすなわち線形に増加する８個のサスティンパルスＳ１〜Ｓ８他に、図１８に示すように、２以上の組からなるサスティンパルスが２毎階段状に増加するサスティンパルスＳ１〜Ｓ１２から構成してもよい。
【００７０】
以上のように、本実施形態によれば、入力画像信号の単位表示期間（１フィールド、１フレーム）に、線順次で、走査線を構成する行電極対に所定数（２以上、２０−３０個程度）のサスティンパルスを印加するとともに列電極に表示データに応じて第２電位（放電抑制電位）を印加して表示を行う駆動法において、広い階調表示を実現することができる。
【図面の簡単な説明】
【００７１】
【図１】従来の面放電交流型プラズマディスプレイパネルを説明するための行電極対と隔壁との関係を模式的に示す正面図である。
【図２】本発明による実施形態の面放電交流型プラズマディスプレイパネルを説明するために前面基板と背面基板に分解した分解斜視図である。
【図３】本発明による実施形態の面放電交流型プラズマディスプレイパネルの表示装置の構成を示すブロック図である。
【図４】本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の原理の概要を説明する印加されるパルスのタイミング図である。
【図５】本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実験を説明する印加されるパルスのタイミング図である。
【図６】本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実験を説明する印加されるパルスのタイミング図である。
【図７】本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実験を説明する印加されるパルスのタイミング図である。
【図８】本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実験を説明する印加されるパルスのタイミング図である。
【図９】本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実験を説明する印加されるパルスのタイミング図である。
【図１０】本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実験を説明する印加されるパルスのタイミング図である。
【図１１】本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法におけるサスティンパルス数と輝度の階調との関係を示すグラフである。
【図１２】本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法における列電極への印加アドレス電位の絶対値に対応するその放電開始電圧の変化を示すグラフである。
【図１３】本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法における放線開始電圧及びアドレス電位絶対値の特性曲線並びにサスティンパルス電圧値を経時変化を示すグラフである。
【図１４】本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法を示す印加されるパルスのタイミング図である。
【図１５】本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法におけるサスティンパルス数と輝度の階調との関係を示すグラフである。
【図１６】本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法におけるサスティンパルス数と輝度の階調との関係を示すグラフである。
【図１７】本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法を示す印加されるパルスのタイミング図である。
【図１８】本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの駆動方法を示す印加されるサスティンパルスの詳細なタイミング図である。
【符号の説明】
【００７２】
１  前面基板
２  誘電体層
２Ａ  嵩上げ誘電体層
３  保護層
４  背面基板
５  列電極保護層
７  蛍光体層
１２０  パネル本体
２０１  同期分離回路
２０２  タイミングパルス発生回路
２０３  Ａ／Ｄ変換器
２０４  フレームメモリ
２０５  メモリ制御回路
２０６  出力処理回路
２０７  読出タイミング信号発生回路
２１０  行電極駆動回路
２１２  列電極駆動回路
Ｃ  列電極
Ｄ  セル
Ｘ，Ｙ  行電極
Ｋｂ  共通バス電極部
Ｋａ  透明電極部
【図１】
2008176226.tif 000003
【図２】
2008176226.tif 000004
【図３】
2008176226.tif 000005
【図４】
2008176226.tif 000006
【図５】
2008176226.tif 000007
【図６】
2008176226.tif 000008
【図７】
2008176226.tif 000009
【図８】
2008176226.tif 000010
【図９】
2008176226.tif 000011
【図１０】
2008176226.tif 000012
【図１１】
2008176226.tif 000013
【図１２】
2008176226.tif 000014
【図１３】
2008176226.tif 000015
【図１４】
2008176226.tif 000016
【図１５】
2008176226.tif 000017
【図１６】
2008176226.tif 000018
【図１７】
2008176226.tif 000019
【図１８】
2008176226.tif 000020