(57)【要約】【課題】素子サイズが増加せず、かつ困難な位置合わせを必要とせずに製造することができる基板接続部を有するＭＯＳトランジスタを提供する。【解決手段】例えばＮＭＯＳにおいて、ソース電極の一部に高濃度のｐ型不純物を注入した基板接続部１２ｃは、ソース領域とドレイン領域に低濃度のｎ型不純物を拡散させたｐ型のシリコン基板１上に絶縁膜とポリシリコン膜を形成し、これらの絶縁膜とポリシリコン膜及びｎ型不純物拡散層を貫通してｐ型のシリコン基板に達するコンタクトホールを設け、このコンタクトホールに高濃度のｐ型不純物を注入して形成する。なお、ソース電極のｎ＋拡散領域１２ｂとドレイン電極のｎ＋拡散領域１３ｂは、同時に設けたコンタクトホールに高濃度のｎ型不純物を注入して形成する。その後、これらのコンタクトホールに配線層と同じ金属を充填してコンタクトを形成する。【選択図】図１
2008218446.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板上に周辺部が低濃度で中央部が高濃度の第２導電型不純物を拡散して形成された第１電極領域と、
前記第１電極領域からゲート領域を隔てて前記半導体基板上に周辺部が低濃度で中央部が高濃度の第２導電型不純物を拡散して形成された第２電極領域と、
前記第１電極領域における高濃度の第２導電型不純物拡散領域の一部に高濃度の第１導電型不純物を拡散して形成された基板接続部と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜を介在させて前記第１電極領域上に形成された第１電極配線層と、
前記絶縁膜を介在させて前記第２電極領域上に形成された第２電極配線層と、
前記第１電極配線層から前記絶縁膜を貫通して前記第１電極領域における高濃度の第２導電型不純物拡散領域と前記基板接続部の内部まで埋め込んで形成された金属による複数の第１のコンタクトと、
前記第２電極配線層から前記絶縁膜を貫通して前記第２電極領域における高濃度の第１導電型不純物拡散領域の内部まで埋め込んで形成された金属による第２のコンタクトとを、
備えたことを特徴とするＭＯＳトランジスタ。
【請求項２】
前記第１電極配線層と前記第２電極配線層は、ポリシリコン層と金属配線層による２層構造とし、該金属配線層が該ポリシリコン層を介して前記絶縁膜に接するように形成したことを特徴とする請求項１記載のＭＯＳトランジスタ。
【請求項３】
前記第１のコンタクトの内で前記基板接続部に形成されたコンタクトは、前記第１電極領域における周辺部の低濃度の第２導電型不純物拡散領域の深さと同程度の深さまで埋め込まれていることを特徴とする請求項１または２記載のＭＯＳトランジスタ。
【請求項４】
前記第１電極はソース電極であり、前記第２電極はドレイン電極であることを特徴とする請求項１、２または３記載のＭＯＳトランジスタ。
【請求項５】
第１導電型の半導体基板におけるトランジスタ形成用のゲート領域を挟む第１電極領域と第２電極領域に低濃度の第２導電型不純物を拡散する処理と、
前記低濃度の第２導電型不純物が拡散された半導体基板の表面に絶縁膜とポリシリコン層を順次形成する処理と、
前記第１及び第２電極領域の中央部に対応する位置に、前記ポリシリコン層、前記絶縁膜及び前記低濃度の第２導電型不純物の拡散層を貫通して前記第１導電型の半導体基板に達する複数のコンタクトホールを形成する処理と、
前記コンタクトホールの内で、前記第１電極領域に対応する位置に形成された一部のコンタクトホールに高濃度の第１導電型不純物を注入し、それ例外のコンタクトホールに高濃度の第２導電型不純物を注入する処理と、
前記コンタクトホール内に金属によるコンタクトを充填すると共に、前記ポリシリコン層の表面に同じ金属による金属層を形成する処理と、
前記金属層と前記ポリシリコン層を選択的にエッチングして電極配線を形成する処理とを、
順次実行することを特徴とするＭＯＳトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板接続部を有するＭＯＳトランジスタとその製造方法に関するものである。
【背景技術】
【０００２】
図２は、下記特許文献１に記載された従来のＭＯＳトランジスタの構成図（断面図）である。
【０００３】
このＭＯＳトランジスタは高耐圧型のもので、ｐ型のシリコン基板１にｎチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）を設けると共に、このシリコン基板１にｎ型のウエル２を形成してこのウエル２内にｐチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳ」という）を設けたものである。これらのＮＭＯＳとＰＭＯＳは、不純物の型がｎ型とｐ型で異なるだけで、構造は全く同一である。
【０００４】
例えばＮＭＯＳは、シリコン基板１の表面に高濃度のｐ型不純物を注入して設けられたｐ型チャネルストッパ１１によって画定されるｐ型活性領域内に形成され、ｎ型ソース領域１２と、ｎ型ドレイン領域１３と、これらの領域の間に画定されるｎチャネル・ゲート領域１４を有している。ｎ型ソース領域１２は、低濃度のｎ型不純物が拡散されたｎ−拡散領域１２ａと、このｎ−拡散領域１２ａの中央部に拡散された高濃度のｎ型不純物によるｎ＋拡散領域１２ｂで構成されている。また、ｎ型ドレイン領域１３も同様に、低濃度のｎ型不純物が拡散されたｎ−拡散領域１３ａと、このｎ−拡散領域１３ａの中央部に拡散された高濃度のｎ型不純物によるｎ＋拡散領域１３ｂで構成されている。
【０００５】
ＮＭＯＳが形成されたシリコン基板１の表面は絶縁膜５で覆われ、この絶縁膜５を介してソース電極配線層１５、ドレイン電極配線層１６、及びゲート電極配線層１７が形成されている。
【０００６】
ソース電極配線層１５は、絶縁膜５を隔ててｎ＋拡散領域１２ｂに対向する位置に形成されたポリシリコン層１５ａと、このポリシリコン層１５ａの上に形成された金属配線層１５ｂによる積層構造となっている。そして、金属配線層１５ｂから、ポリシリコン層１５ａと絶縁膜５を通して、ｎ＋拡散領域１２ｂの中央部表面に至るコンタクトホールが形成され、このコンタクトホール内に金属配線層１５ｂと同じ金属のコンタクト１５ｃが充填され、ｎ＋拡散領域１２ｂと金属配線層１５ｂが接続されている。
【０００７】
ドレイン電極配線層１６も同様に、絶縁膜５を隔ててｎ＋拡散領域１３ｂに対向する位置に形成されたポリシリコン層１６ａと、このポリシリコン層１６ａの上に形成された金属配線層１６ｂによる積層構造となっており、この金属配線層１６ｂとｎ＋拡散領域１３ｂの中央部がコンタクト１６ｃで接続されている。一方、ゲート電極配線層１７は、絶縁膜５を隔ててｎチャネル・ゲート領域１４と一部のｎ−拡散領域１２ａ，１３ａに対向する位置に形成されたポリシリコンによるゲート電極と、このゲート電極の上に形成された金属配線層による２層構造となっている。そして、ＮＭＯＳ及びＰＭＯＳが形成されたシリコン基板１の表面は、表面保護膜８で覆われている。
【０００８】
特許文献１には、以上のようにＭＯＳトランジスタを構成することにより、次のような効果があると記載されている。
（ａ）  ゲート電極は、低濃度のｎ−拡散領域にオーバーラップするが、高濃度のｎ＋拡散領域にはオーバーラップしない。従って、ゲート電極とソース電極やドレイン電極の間の電界強度が緩和され、高耐圧特性が得られる。
（ｂ）  ポリシリコン層と金属配線層の２層構造からなるソース電極配線層及びドレイン電極配線層と、これらのソース・ドレイン電極配線層と同一の２層構造からなるゲート電極配線層を有している。ポリシリコン層と金属層の２層構造からなるゲート電極配線層は、金属の単層構造からなるゲート電極配線層に比較して仕事関数が高いので、高い性能と信頼性を維持することができる。
（ｃ）  ポリシリコン層と金属層の２層構造のソース／ドレイン電極配線層では、ポリシリコン層が不純物を含むシリコンからなるソース／ドレイン領域に直接接し、金属層はポリシリコン層を介してソース／ドレイン領域から離間している。これにより、スパイクや金属配線に含有される析出物によるゲート絶縁膜の劣化が生じない。
【０００９】
【特許文献１】特開２００６−２５３３７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前記ＭＯＳトランジスタでは、ドレインに静電気等のサージが入った場合、ドレインから基板に電流が流れ、この電流により基板の電位が上昇し、ドレイン−基板−ソースからなる寄生バイポーラ・トランジスタがオンとなり、ドレイン−ソース間に過電流が流れてＭＯＳトランジスタが破壊するというおそれがあった。
【００１１】
そこで、ソースを電源電位や接地電位に接続して使用するＭＯＳトランジスタでは、ソースの一部を逆導電型（即ち、基板と同じ導電型）にして基板と同電位にするための基板接続部を設けることがある。このような基板接続部を設けることにより、サージで発生したホットキャリアは基板からソースに流れ、基板の電位上昇が小さくなる。これにより、寄生バイポーラ・トランジスタがオンし難くなり、ドレイン−ソース間に過電流が流れず、ＭＯＳトランジスタの破壊を防止することができる。
【００１２】
しかしながら、前記ＭＯＳトランジスタに基板接続部を設ける場合、ＮＭＯＳのソースの一部には高濃度のｐ＋拡散領域を、ＰＭＯＳのソースの一部には高濃度のｎ＋拡散領域を設けることになるが、これらの拡散領域は、周囲の低濃度の拡散領域よりも高濃度で、かつ基板に確実に接続するように深く形成する必要がある、このため、基板接続部が大きくなり、素子サイズが大きくなるという課題があった。また、同じソース領域に高濃度のｎ＋とｐ＋の拡散領域を構成するため、不純物拡散時の位置合わせが難しいという課題があった。
【００１３】
本発明は、素子サイズが増加せず、かつ困難な位置合わせを必要とせずに製造することができる基板接続部を有するＭＯＳトランジスタを提供することを目的としている。
【課題を解決するための手段】
【００１４】
本発明のＭＯＳトランジスタは、第１導電型の半導体基板と、前記半導体基板上に周辺部が低濃度で中央部が高濃度の第２導電型不純物を拡散して形成された第１電極領域と、前記第１電極領域からゲート領域を隔てて前記半導体基板上に周辺部が低濃度で中央部が高濃度の第２導電型不純物を拡散して形成された第２電極領域と、前記第１電極領域における高濃度の第２導電型不純物拡散領域の一部に高濃度の第１導電型不純物を拡散して形成された基板接続部と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜を介在させて前記第１電極領域上に形成された第１電極配線層と、前記絶縁膜を介在させて前記第２電極領域上に形成された第２電極配線層と、前記第１電極配線層から前記絶縁膜を貫通して前記第１電極領域における高濃度の第２導電型不純物拡散領域と前記基板接続部の内部まで埋め込んで形成された金属による複数の第１のコンタクトと、前記第２電極配線層から前記絶縁膜を貫通して前記第２電極領域における高濃度の第１導電型不純物拡散領域の内部まで埋め込んで形成された金属による第２のコンタクトとを備えたことを特徴としている。
【００１５】
また、本発明のＭＯＳトランジスタは、第１導電型の半導体基板におけるトランジスタ形成用のゲート領域を挟む第１電極領域と第２電極領域に低濃度の第２導電型不純物を拡散する処理と、前記低濃度の第２導電型不純物が拡散された半導体基板の表面に絶縁膜とポリシリコン層を順次形成する処理と、前記第１及び第２電極領域の中央部に対応する位置に、前記ポリシリコン層、前記絶縁膜及び前記低濃度の第２導電型不純物の拡散層を貫通して前記第１導電型の半導体基板に達する複数のコンタクトホールを形成する処理と、前記コンタクトホールの内で、前記第１電極領域に対応する位置に形成された一部のコンタクトホールに高濃度の第１導電型不純物を注入し、それ例外のコンタクトホールに高濃度の第２導電型不純物を注入する処理と、前記コンタクトホール内に金属によるコンタクトを充填すると共に、前記ポリシリコン層の表面に同じ金属による金属層を形成する処理と、前記金属層と前記ポリシリコン層を選択的にエッチングして電極配線を形成する処理とを順次実行することで製造することを特徴としている。
【発明の効果】
【００１６】
本発明では、第１導電型の半導体基板上に第２導電型不純物を拡散して形成された第１電極領域における高濃度の第２導電型不純物拡散領域の一部に高濃度の第１導電型不純物を拡散して形成された基板接続部を有しており、この基板接続部と絶縁膜を介在させて第１電極領域上に形成された第１電極配線層との間が、絶縁膜を貫通して基板接続部の内部まで埋め込んで形成された金属によるコンタクトで電気的に接続されている。これにより、比較的浅い基板接続部でも半導体基板に電気的に確実に接続することが可能になり、ＭＯＳトランジスタのサイズを増加させずに効果的な基板接続部を設けることができる。
【００１７】
更に、第１電極領域及び第２電極領域に対する高濃度の不純物の拡散は、コンタクトホールを通して行うことができるので、高濃度の拡散領域とコンタクトが必然的に一致し、位置合わせが不要になるだけでなく、位置合わせのためのマージンを確保する必要がなくなり、素子のサイズをより小さくすることができるという効果がある。
【発明を実施するための最良の形態】
【００１８】
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
【実施例１】
【００１９】
図１（ａ）〜（ｃ）は、本発明の実施例を示すＭＯＳトランジスタの構成図であり、同図（ａ）はシリコン基板表面における平面図、同図（ｂ），（ｃ）はそれぞれ同図（ａ）中のＸ−Ｘ，Ｙ−Ｙにおける断面図である。これらの図１（ａ）〜（ｃ）において、図２中の要素と共通の要素には共通の符号が付されている。
【００２０】
このＭＯＳトランジスタは、図２と同様にｐ型のシリコン基板１に設けられたＮＭＯＳと、このシリコン基板１に形成されたｎ型のウエル２内に設けられたＰＭＯＳを有している。これらのＮＭＯＳとＰＭＯＳは、不純物の型がｎ型とｐ型で異なるだけで、構造は全く同一であるので、説明を簡潔にするために、ここでは主としてＮＭＯＳを中心に説明し、必要に応じてＰＭＯＳについての説明を付加することにする。
【００２１】
図１（ａ）に示すように、このＮＭＯＳは、ｎ型ソース領域１２、ｎ型ドレイン領域１３、及び、これらの領域の間に画定されるｎチャネル・ゲート領域１４を有している。ｎ型ソース領域１２は、低濃度のｎ型不純物が拡散されたｎ−拡散領域１２ａと、このｎ−拡散領域１２ａの中央部に拡散された高濃度のｎ型不純物によるｎ＋拡散領域１２ｂと、このｎ−拡散領域１２ａの中央部の一部に拡散された高濃度のｐ型不純物による基板接続部１２ｃとで構成されている。一方、ｎ型ドレイン領域１３は、低濃度のｎ型不純物が拡散されたｎ−拡散領域１３ａと、このｎ−拡散領域１３ａの中央部に拡散された高濃度のｎ型不純物によるｎ＋拡散領域１３ｂで構成されている。これらのｎ＋拡散領域１２ｂ，１３ｂと基板接続部１２ｃの深さはほぼ同一で、ｎ−拡散領域１２ａ，１３ａよりも深く形成されている。
【００２２】
なお、ＰＭＯＳでは、ｐ型ソース領域２２の中央部に拡散された高濃度のｐ型不純物によるｐ＋拡散領域２２ｂの一部に、高濃度のｎ型不純物が拡散された基板接続部２２ｃが形成されている。ＮＭＯＳと同様に、ｐ型ドレイン領域２３は、基板接続部を有していない。
【００２３】
図１（ｂ），（ｃ）に示すように、ＮＭＯＳが形成されたシリコン基板１の表面は絶縁膜５で覆われ、この絶縁膜５を介してソース電極配線層１５Ａ、ドレイン電極配線層１６Ａ、及びゲート電極配線層１７が形成されている。
【００２４】
ソース電極配線層１５Ａは、絶縁膜５を隔ててｎ＋拡散領域１２ｂ及び基板接続部１２ｃに対向する位置に形成されたポリシリコン層１５ａと、このポリシリコン層１５ａの上に形成されたアルミニウム等の金属配線層１５ｂによる積層構造となっている。ポリシリコン層１５ａと絶縁膜５を貫通して、ｎ＋拡散領域１２ｂ及び基板接続部１２ｃの中央部に至るコンタクト１５ｄが形成されている。このコンタクト１５ｄは、ｎ＋拡散領域１２ｂ及び基板接続部１２ｃの中央部にｎ−拡散領域１２ａと同程度の深さまで形成されたコンタクトホール内に金属配線層１５ｂと同じ金属を充填し、金属配線層１５ｂとｎ＋拡散領域１２ｂ及び基板接続部１２ｃを電気的に接続するものである。
【００２５】
ドレイン電極配線層１６Ａも同様に、絶縁膜５を隔ててｎ＋拡散領域１３ｂに対向する位置に形成されたポリシリコン層１６ａと、このポリシリコン層１６ａの上に形成された金属配線層１６ｂによる積層構造となっている。そして、金属配線層１６ｂから、ポリシリコン層１６ａと絶縁膜５を貫通し、ｎ＋拡散領域１３ｂの中央部に至るコンタクト１６ｄが形成されている。
【００２６】
なお、ＰＭＯＳでは、ポリシリコン層２５ａと金属配線層２５ｂによる積層構造のソース電極配線層２５Ａにおける金属配線層２５ｂから、ポリシリコン層２５ａと絶縁膜５を貫通して、ｎ＋拡散領域２２ｂ及び基板接続部２２ｃの中央部に至るコンタクト２５ｄが形成されている。また、ドレイン電極配線層２６Ａにおける金属配線層２６ｂから、ポリシリコン層２６ａと絶縁膜５を貫通して、ｐ＋拡散領域２３ｂの中央部に至るコンタクト２６ｄが形成されている。
【００２７】
一方、ゲート電極配線層１７は、図２と同様に、絶縁膜５を隔ててｎチャネル・ゲート領域１４と一部のｎ−拡散領域１２ａ，１３ａに対向する位置に形成されたポリシリコンによるゲート電極１７ａと、このゲート電極１７ａの上に形成された金属配線層１７ｂによる２層構造となっている。そして、ＮＭＯＳ及びＰＭＯＳが形成されたシリコン基板１の表面は、表面保護膜８で覆われている。
【００２８】
図３（ａ）〜（ｄ）は、図１のＭＯＳトランジスタの製造方法を示す工程図であり、図１（ｂ）に対応する断面を示している。以下、これらの図３（ａ）〜（ｄ）を参照しつつ、図１のＭＯＳトランジスタの製造方法を説明する。
【００２９】
（１）  工程１
先ず、ｐ型のシリコン基板１に、既知のフォトリソグラフィ技術を用いてウエル形成用のレジストパターンを形成し、このレジストパターンをマスクとしてｎ型不純物（例えば、燐Ｐ）を選択的に注入する。次に、熱処理によってｎ型不純物を拡散し、深さ６〜７μｍのｎ型のウエル２を形成する。ウエル形成用のレジストパターンを既知の方法で除去した後、ウエル２が形成されたシリコン基板１の表面全体を既知の方法で熱酸化することにより、膜厚５０ｎｍ程度の酸化膜を形成する（なお、この酸化膜は図示していない）。
【００３０】
（２）  工程２
フォトリソグラフィ技術を用いて、ＮＭＯＳのｎ型ソース領域１２とｎ型ドレイン領域１３を形成するためのレジストパターンを形成し、このレジストパターンをマスクとして低濃度のｎ型不純物を選択的に注入して低濃度拡散層３を生成する。そして、ｎ型不純物注入用のレジストパターンを除去した後、今度はＰＭＯＳのｐ型ソース領域２２とｐ型ドレイン領域２３を形成するためのレジストパターンを形成し、このレジストパターンをマスクとして低濃度のｐ型不純物（例えば、硼素Ｂ）を選択的に注入して低濃度拡散層４を生成する。
【００３１】
その後、ｐ型不純物注入用のレジストパターンと工程１で形成した酸化膜を除去し、ソース領域とドレイン領域が形成されたシリコン基板１の表面全体を熱酸化し、膜厚１００ｎｍ程度の酸化シリコンによる絶縁膜５を形成する。そして、この絶縁膜５の表面全体に、既知のＣＶＤ（Chemical  Vapor  Deposition）法により膜厚２００ｎｍ程度のポリシリコン膜６を形成する。これにより、図３（ａ）の断面構造が得られる。なお、ｎ型不純物とｐ型不純物の注入順序は、逆でも良い。
【００３２】
（３）  工程３
ポリシリコン膜６の表面に、フォトリソグラフィ技術を用いてコンタクトホール形成用のレジストパターン７を形成し、このレジストパターン７をマスクとしてポリシリコン膜６、絶縁膜５、及び低濃度拡散層３，４を貫通し、シリコン基板１またはウエル２に達するコンタクトホールＣＨを形成する。コンタクトホールＣＨの径は例えば０．５ｕｍとする。これにより、図３（ｂ）の断面構造が得られる。
【００３３】
（４）  工程４
ＮＭＯＳのｎ＋拡散領域１２ｂ，１３ｂとＰＭＯＳの基板接続部２２ｃに対応するコンタクトホールＣＨを通して、高濃度のｎ型不純物を注入する。これにより、コンタクトホールＣＨの周囲の低濃度拡散層３または４と、このコンタクトホールＣＨの底部のシリコン基板１またはウエル２に高濃度のｎ型不純物が拡散され、ＮＭＯＳのｎ＋拡散領域１２ｂ，１３ｂとＰＭＯＳの基板接続部２２ｃが形成される。
【００３４】
更に、ＮＭＯＳの基板接続部１２ｃとＰＭＯＳのｐ＋拡散領域２２ｂ，２３ｂに対応するコンタクトホールＣＨを通して、高濃度のｐ型不純物を注入する。これにより、コンタクトホールＣＨの周囲の低濃度拡散層３または４と、このコンタクトホールＣＨの底部のシリコン基板１またはウエルに高濃度のｐ型不純物が拡散され、ＮＭＯＳの基板接続部１２ｃとＰＭＯＳのｐ＋拡散領域２２ｂ，２３ｂが形成される。なお、ｎ型不純物とｐ型不純物の注入順序は、逆でも良い。これにより、図３（ｃ）の断面構造が得られる（なお、図３（ｃ）には、ｎ＋拡散領域１２ｂ，２２ｂは示されていない）。そして、残った低濃度拡散層３はＮＭＯＳのｎ−拡散領域１２ａ，１３ａとなり、低濃度拡散層４はＰＭＯＳのｐ−拡散領域２２ａ，２３ａとなる。
【００３５】
（５）  工程５
レジストパターン７を除去し、既知のスパッタ技術により、各コンタクトホールＣＨ中にアルミニウムや銅等の金属を充填してコンタクト１５ｄ、１６ｄ、２５ｄ、２６ｄを形成すると共に、ポリシリコン膜６の表面に金属膜７を形成する。これにより、図３（ｄ）の断面構造が得られる。
【００３６】
（６）  工程６
金属膜７上にフォトリソグラフィ技術を用いて電極配線形成用のレジストパターンを形成し、このレジストパターンをマスクとして金属膜７とポリシリコン膜６を選択的にエッチングし、ＮＭＯＳのソース電極配線層１５Ａ、ドレイン電極配線層１６Ａ、及びゲート電極配線層１７と、ＰＭＯＳのソース電極配線層２５Ａ、ドレイン電極配線層２６Ａ、及びゲート電極配線層２７を形成する。その後、レジストパターンを除去し、ＮＭＯＳとＰＭＯＳが完成したシリコン基板１の表面全体に、表面保護膜８を形成する。これにより、図１のＭＯＳトランジスタが完成する。
【００３７】
このＭＯＳトランジスタの通常の状態での動作は、図２のＭＯＳトランジスタと同様である。従って、図２のＭＯＳトランジスタと同様に、ゲート電極が高濃度のｎ＋拡散領域にはオーバーラップしないので、ゲート電極とソース電極やドレイン電極の間の電界強度が緩和され、高耐圧特性が得られる。ポリシリコンと金属の２層構造からなるゲート電極を有しているので、仕事関数が高く、高い性能と信頼性を維持できる。ポリシリコンと金属の２層構造の電極配線層により、スパイクや金属配線に含有される析出物によるゲート絶縁膜の劣化が生じない、等の利点がある。
【００３８】
一方、このＭＯＳトランジスタのドレインにサージが侵入した場合、ソースの一部に基板接続部１２ｃ，２２ｃが設けられているので、この基板接続部１２ｃとその下のシリコン基板１、または基板接続部２２ｃとその下のウエル２が同電位になる。これにより、サージで発生したホットキャリアは基板（シリコン基板１またはウエル２）からソースに流れ、基板の電位上昇が小さくなる。このため、寄生バイポーラ・トランジスタがオンし難くなり、ドレイン−ソース間に過電流が流れず、ＭＯＳトランジスタの破壊を防止することができる。
【００３９】
以上のように、この実施例のＭＯＳトランジスタは、ソースやドレインの低濃度拡散層３，４の底部に達するコンタクトホールＣＨに高濃度の不純物を拡散して形成した高濃度の拡散領域を有している。これにより、ソースの一部に設ける基板接続部１２ｃ，２２ｃを比較的浅く形成しても、シリコン基板１やウエル２に電気的に確実に接続することができる。従って、これらの基板接続部を設けても、ＭＯＳトランジスタのサイズが増加しないという利点がある。
【００４０】
更に、ソース領域やドレイン領域に対する高濃度の不純物の拡散は、コンタクトホールＣＨを通して行うようにしているので、高濃度の拡散領域とコンタクトが必然的に一致し、位置合わせが不要になるだけでなく、位置合わせのためのマージンを確保する必要がなくなり、素子のサイズをより小さくすることができるという利点がある。
【００４１】
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、ソース部に代えてドレイン部に基板接続部を設けることもできる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施例を示すＭＯＳトランジスタの構成図である。
【図２】従来のＭＯＳトランジスタの構成図である。
【図３】図１のＭＯＳトランジスタの製造方法を示す工程図である。
【符号の説明】
【００４３】
１    シリコン基板
２    ウエル
３，４    低濃度拡散層
５    絶縁膜
６    ポリシリコン層
８    表面保護膜
１２    ｎ型ソース領域
１２ａ，１３ａ    ｎ−拡散領域
１２ｂ，１３ｂ    ｎ＋拡散領域
１２ｃ    基板接続部
１３    ｎ型ドレイン領域
１４    ｎチャネル・ゲート領域
１５Ａ    ソース電極配線層
１５ａ，１６ａ    ポリシリコン層
１５ｂ，１６ｂ，１７ｂ    金属配線層
１５ｄ，１６ｄ    コンタクト
１６Ａ    ドレイン電極配線層
１７    ゲート電極配線層
１７ａ    ゲート電極
【図１】
2008218446.tif 000003
【図２】
2008218446.tif 000004
【図３】
2008218446.tif 000005