(57)【要約】【課題】簡便な回路構成でスイッチング損失及びサージノイズの低減する。【解決手段】ＤＣ−ＤＣコンバータ１０は、結合インダクタ１６と、スイッチング機能部２０と、ダイオード２３とを有する。一次インダクタ１６ａは、スイッチング素子４０とダイオード２３のアノードとの接続点Ｐ０１から出力電源端子Ｔｏ１までの間に設けられる。ダイオード２３のカソードはグランドラインＧに接続されている。接続点Ｐ０１とスイッチング素子４０との間には補助インダクタ２２が設けられる。スイッチング機能部２０では、スナバダイオード４４及びスナバキャパシタ４６とのスナバ直列回路をスイッチング素子４０に並列接続し、接続点Ｐ１から二次インダクタ１６ｂまでの間に回生ダイオード４８を設ける。二次インダクタ１６ｂの他端を出力端子Ｔｏ２に接続する。【選択図】図１
2008099422.tif 000002
【特許請求の範囲】
【請求項１】
２つの入力電源端子の間で、直列接続されたスイッチング素子及びメインダイオードと、
一次インダクタ及び二次インダクタからなる結合インダクタと、
を備えたＤＣ−ＤＣコンバータであって、
前記一次インダクタは、前記スイッチング素子と前記メインダイオードとの接続点から出力電源端子の一端までの間に設けられ、
スナバダイオード及びスナバキャパシタからなるスナバ直列回路を前記スイッチング素子に並列接続し、
前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に回生ダイオードを設け、
前記二次インダクタの他端を前記出力電源端子の他端に接続したことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
請求項１記載のＤＣ−ＤＣコンバータにおいて、
前記スイッチング素子から前記一次インダクタまでの間に、補助インダクタを備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項１又は２記載のＤＣ−ＤＣコンバータにおいて、
前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に共振インダクタを備えることを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非絶縁で降圧型のＤＣ−ＤＣコンバータに関し、特に、スイッチング損失を低減することのできるＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータでは、パワートランジスタ、ＩＧＢＴ、ＦＥＴ等のスイッチング素子をＰＷＭ動作させて電圧の変換を行う形式のものがあり、幅広い分野で使用されている。ＤＣ−ＤＣコンバータは電子機器の省電力化、小型化及び高性能化に伴い、一層の低損失、高効率及び低ノイズ化が望まれており、特に、ＰＷＭ動作に伴うスイッチング損失やスイッチングサージの低減が望まれている。
【０００３】
このようなスイッチング損失、スイッチングサージを低減させる技術のひとつにソフトスイッチング技術があり、例えばインダクタ、スイッチング素子、ダイオードを備えた一般的な昇降圧型ＤＣ−ＤＣコンバータにスイッチング損失を低減するための補助回路を付加したものが、特許文献１に提案されている。
【０００４】
特許文献１における補助回路部は、図１１に示すように、トランジスタ９００ａ、９００ｂの各コレクタ・エミッタ間に接続されるキャパシタ９０１ａ、９０１ｂを備え、更に接続点９０２と出力端子及び基準端子との間に、第１及び第２補助電流経路が構成される。インダクタ９０３及びトランス９０４の一方巻線９０４ａまでは、第１及び第２補助電流経路に共通である。
【０００５】
第１補助電流経路では一方巻線９０４ａからトランジスタ９０５ａを介して出力端子に至る経路が形成され、第２補助電流経路では、一方巻線９０４ａからトランジスタ９０５ｂを介して基準端子に至る経路が形成される。コンデンサ９０２ａ、９０２ｂ及び第１、第２補助電流経路によりトランジスタ９００ａ、９００ｂのスイッチング動作時の端子電圧が僅少となり、スイッチング損失を低減できる。
【０００６】
【特許文献１】特開２００５−１０２４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記の技術は、スイッチング損失を低減するために有効であるが、補助回路の追加により部品点数が増加する。特に、スイッチング素子の数量が増加することからＰＷＭ駆動用の制御回路の部品点数も付随して増加する。
【０００８】
従来回路における代表的なスイッチング損失について図１２を参照しながら説明する。
【０００９】
ここで、ソフトスイッチングは、ＺＶＳ(Zero Voltage Switching)又はＺＣＳ(Zero Current Switching)を実現するためのスイッチング方式であり、パワー半導体デバイスのスイッチング損失やそれに与えるストレスが低い。これに対してパワー半導体デバイスの持つスイッチング機能により電圧・電流を直接ターンオン・オフするスイッチング方式はハードスイッチングと称されている。以下の記述においてはＺＶＳ／ＺＣＳの双方もしくはその一方が実現されている方式をソフトスイッチング、それ以外をハードスイッチングという。
【００１０】
図１２にパワー半導体デバイスとしてのＩＧＢＴ(Insulated Gate Bipolar Transistor)のスイッチング時の電圧／電流波形を示し、実線９２０は電圧、破線９２２は電流である。ＩＧＢＴは、パワーＭＯＳ−ＦＥＴの高速スイッチング、電圧駆動特性と、バイポーラ・トランジスタの低飽和ＯＮ電圧特性をワンチップに構成したパワーデバイスである。しかし、このトランジスタ構造はターンオン動作時にＭＯＳ−ＦＥＴ構造より遅れてオンする。さらに、ＭＯＳ−ＦＥＴ構造のターンオフにより、蓄積された少数キャリアである正孔が流出する経路が遮断されるため、ターンオフが遅れ、テール電流９２４が生じる。このような特性からも分かるようにＩＧＢＴパワーデバイスのスイッチング特性では、スイッチ固有のターンオン時間、ターンオフ時間が存在するため、スイッチング時間において若干の電圧／電流の過度交差（ハッチング部参照）を生じスイッチング損失を発生している。
【００１１】
このスイッチング損失はスイッチング時に熱として生じ、高周波化の妨げとなり、放熱フィンを含む冷却装置が大きくなり高周波化に伴い無視できない問題となってくる。これに加えて、電源−パワー半導体デバイス−負荷を結ぶ経路中には浮遊インダクタやキャパシタ受動回路素子やパワー半導体デバイスの寄生パラメータが存在するため、電圧、電流の遮断を行うスイッチング時にはこれらの寄生回路成分により図１２で示すようなサージ電圧９２６並びにサージ電流９２８が発生しパワー半導体デバイスに電圧・電流のピークストレスが発生する。
【００１２】
また、出力容量の大きい大電力の制御を高効率に行うには単純な電圧・電流のターンオン・ターンオフいわゆるハードスイッチングでは不十分な場合がほとんどである。特に、サージ電流ｄｉ／ｄｔが高い場合にはＥＭＩノイズレベルが高く、雑音端子間電圧が広い周波数帯にわたって発生するため、場合によってノイズフィル夕を設けるなどの対策が必要となり、コストの増大のみならず大型化する。また、スイッチングによるｄｖ／ｄｔ及びｄｉ／ｄｔストレスの増大とスイッチング損失の増加により、負荷状態によってはパワー半導体デバイス固有のＳＯＡ(Safety Operation Area：安全動作領域)を超えることも予想されるため、装置の信頼性が必ずしも高くない。また、ｄｖ／ｄｔによる対地漏れ電流の発生やこれによる雑音端子間電圧の増大や、ｄｉ／ｄｔによるローパスフィルタリアクトルやトランス、ＡＣモータの巻線の絶縁破壊を引き起こす懸念がある。このため高周波スイッチング時には、電圧・電流サージがＳＯＡを超えることのないようにスナバ回路を設ける必要がある。しかしながら、スナバ回路により、スイッチング損失とサージによるｄｖ／ｄｔやｄｉ／ｄｔストレスは低減されるが、スナバ回路自身による損失が発生してしまうなどの問題が新たに発生してくる。こうして、スイッチング損失及び電圧・電流ストレスによる影響と、その対策として設けられるスナバ回路とノイズフィル夕の設計によるコスト増や損失発生が高周波スイッチング化によるメリットを打ち消す場合がある。このような背景からハードスイッチングからソフトスイッチング技術による電力変換装置の開発が行われている。
【００１３】
本発明は上記の課題を考慮してなされたものであり、非絶縁型のＤＣ−ＤＣコンバータにおいて、簡便な回路構成でスイッチング損失及びサージノイズの低減を実現することができるＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係るＤＣ−ＤＣコンバータは、２つの入力電源端子の間で、直列接続されたスイッチング素子及びメインダイオードと、一次インダクタ及び二次インダクタからなる結合インダクタと、を備えたＤＣ−ＤＣコンバータであって、前記一次インダクタは、前記スイッチング素子と前記メインダイオードとの接続点から出力電源端子の一端までの間に設けられ、スナバダイオード及びスナバキャパシタからなるスナバ直列回路を前記スイッチング素子に並列接続し、前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に回生ダイオードを設け、前記二次インダクタの他端を前記出力電源端子の他端に接続したことを特徴とする。
【００１５】
このような構成によれば、スイッチング素子のターンオフ時に、並列接続されたスナバキャパシタによりスイッチング素子間のサージノイズを低減することができる。また、前記スイッチング素子のターンオン時に前記スナバキャパシタと前記結合インダクタの漏れインダクタンス成分との共振現象により、前記スナバキャパシタは放電を開始し、前記スナバキャパシタが蓄えたエネルギーを出力側に供給することができる。
【００１６】
この場合、前記スイッチング素子から前記一次インダクタまでの間に、補助インダクタを備えていてもよい。これにより、スイッチング素子間のターンオン時の電流立ち上がりが抑制され、電流サージを低減することができる。
【００１７】
前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に共振インダクタを備えていてもよい。
【００１８】
このような共振インダクタを設けることにより、スイッチング素子のターンオン時に前記スナバキャパシタと共振インダクタとによってより確実な共振現象が発生し、前記スナバキャパシタのエネルギーを出力側に一層確実に回生することができる。
【００１９】
また、スイッチング素子のターンオン時の電流の立ち上がりがさらに抑制され、キャパシタが完全に放電した後、共振インダクタに蓄積している残留エネルギーを出力側に放出し、効率が一層向上する。二次インダクタの漏れインダクタンス成分が少ない場合にこれらの共振インダクタを入れると特に有効である。
【発明の効果】
【００２０】
本発明に係るＤＣ−ＤＣコンバータによれば、スイッチング素子のターンオフ時に、並列接続されたスナバキャパシタによりスイッチング素子間のサージノイズを低減することができる。また、前記スイッチング素子のターンオン時に前記スナバキャパシタと前記結合インダクタの漏れインダクタンス成分との共振現象により、前記スナバキャパシタは放電を開始し、前記スナバキャパシタが蓄えたエネルギーを出力側に供給することができる。さらに、このようなスイッチング損失及びサージノイズを低減を奏するソフトスイッチングを簡便な回路構成で実現することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係るＤＣ−ＤＣコンバータについて実施の形態を挙げ、添付の図１〜図１０を参照しながら説明する。
【００２２】
図１に示すように、本実施の形態に係るＤＣ−ＤＣコンバータ１０は、非絶縁の降圧型であって、直流のソース電源１１の電圧を降圧して負荷Ｒに供給するものである。
【００２３】
ＤＣ−ＤＣコンバータ１０は、入力側にプラス及びマイナス接続用のＴｉ１（入力電源端子の一端）及びＴｉ２（入力電源端子の他端）を有し、出力側にプラス及びマイナス接続用のＴｏ１（出力電源端子の一端）及びＴｏ２（出力電源端子の他端）を有している。
【００２４】
ＤＣ−ＤＣコンバータ１０は、入力側及び出力側で電圧を安定化させる入力キャパシタ１２及び出力キャパシタ１４と、２巻線式の結合インダクタ１６と、スイッチング機能部２０と、補助インダクタ２２と、ダイオード（メイン）２３とを有する。入力キャパシタ１２及び出力キャパシタ１４としては、例えば電解キャパシタが用いられる。スイッチング機能部２０は、説明の便宜上複数の素子をまとめて表しており、主に降圧の作用を奏する。
【００２５】
また、ＤＣ−ＤＣコンバータ１０は、回路上に具体的な素子としては存在しないが、回路の特性によって発生する漏れインダクタである共振インダクタ２６を有する。
【００２６】
結合インダクタ１６は、一次インダクタ１６ａ及び二次側の二次インダクタ１６ｂを有する。一次インダクタ１６ａの一方はプラス側の出力端子Ｔｏ１に接続され、他端は接続点Ｐ０１を介して補助インダクタ２２に接続されている。
【００２７】
二次インダクタ１６ｂの一方はグランドラインＧを介してマイナス側の出力端子Ｔｏ２に接続され、他端はスイッチング機能部２０に接続されている。この二次インダクタ１６ｂとスイッチング機能部２０との間に、共振インダクタ２６が存在するものとする。一次インダクタ１６ａと二次インダクタ１６ｂとの巻数比は、Ｒ1＝ｎ２／ｎ１である。
【００２８】
スイッチング機能部２０は、スイッチング素子４０と、該スイッチング素子４０と並列に設けられた逆導通ダイオード（又は寄生ダイオード）４２と、直列に接続されたスナバダイオード４４及びスナバキャパシタ４６と、回生ダイオード４８とを有する。
【００２９】
スイッチング素子４０は半導体素子であって、例えば、パワートランジスタ、ＩＧＢＴ、ＦＥＴ等のスイッチング素子が挙げられ、図示しないコントローラによってベース端子が駆動されＰＷＭ動作を行う。スナバキャパシタ４６とスナバダイオード４４はスナバ直列回路を形成している。
【００３０】
スイッチング素子４０は、エミッタが補助インダクタ２２及び逆導通ダイオード４２のアノードに接続され、コレクタが入力端子Ｔｉ１及び逆導通ダイオード４２のカソードに接続されている。
【００３１】
スナバダイオード４４のカソードは、スイッチング素子４０のエミッタに接続され、アノードはスナバキャパシタの一端に接続されている。スナバキャパシタの他端はスイッチング素子４０のコレクタに接続されている。
【００３２】
回生ダイオード４８のカソードは、スナバダイオード４４とスナバキャパシタ４６との間に接続されている。この接続箇所を接続点Ｐ２とする。回生ダイオード４８のアノードは共振インダクタ２６を介して二次インダクタ１６ｂに接続されている。
【００３３】
ダイオード２３のカソードは接続点Ｐ０１に接続されており、アノードはグランドラインＧに接続されている。
【００３４】
ＤＣ−ＤＣコンバータ１０における各箇所における電流、電圧を次のように名称とその方向を規定する。
【００３５】
一次インダクタ１６ａから出力端子Ｔｏ１に向かう方向の電流をｉ1、補助インダクタ２２から接続点Ｐ０１へ向かう方向の電流をｉ2とする。
【００３６】
入力端子Ｔｉ１からスイッチング素子４０に流れる電流をｉs、スナバキャパシタ４６を接続点Ｐ２の方向に向かって流れる電流をｉcs、共振インダクタ２６から回生ダイオード４８に向かって流れる電流をｉlsとする。
【００３７】
逆導通ダイオード４２の順方向電流をｉdsとする。スナバダイオード４４の順方向電流をｉdaとする。
【００３８】
また、ソース電源１１の電圧をＶｉ、負荷Ｒに供給される電圧をＶｏとする。さらに、スイッチング素子４０の両端に生じる電圧（エミッタを基準としたコレクタの電圧）をＶｓ、スナバキャパシタ４６の両端に生じる電圧（接続点Ｐ２を基準とした入力端子Ｔｉ１の電圧）をＶｃｓとする。
【００３９】
次に、このように構成されるＤＣ−ＤＣコンバータ１０を用いた降圧の作用について説明する。
【００４０】
次に、ＤＣ−ＤＣコンバータ１０を用いた降圧作用について説明する。降圧動作には、図２に示すように、順にモード０〜モード５の６つのモードに区分することができる。降圧作用時には、スイッチング素子４０がＰＷＭ動作に基づいてオン・オフ動作を行う。なお、図３〜図８においては、電流の流れを矢印Ｉ、Ｉ１及びＩ２で表す。また、電流の流れていない箇所、又は各モードの説明上特に重要でない箇所については破線で示す。
【００４１】
図３に示すように、モード０では、一次インダクタ１６ａの蓄積エネルギーの作用下に、電流Ｉはダイオード２３、一次インダクタ１６ａ及び接続点Ｐ０１に流れ込んでいる。モード０では、スナバキャパシタ４６に電荷が充電されているものとする。
【００４２】
図４に示すように、モード１ではスイッチング素子４０がオンになる。これにより、主に矢印Ｉ１及びＩ２で示す２系統の電流が発生する。矢印Ｉ１で示す第１の系統では、電流は二次インダクタ１６ｂ、共振インダクタ２６、回生ダイオード４８、スナバキャパシタ４６を通り入力キャパシタ１２側に向かって流れる。この第１の系統では、スナバキャパシタ４６と共振インダクタ２６とにより共振が発生し、パッシブ共振スナバを構成し、スナバキャパシタ４６が放電を開始する。つまり、共振インダクタ２６に蓄えられたエネルギーを利用して共振を発生させ、スナバキャパシタ４６の電荷を放出させ、パルス電流回生作用が得られる。
【００４３】
矢印Ｉ２で示すように、第２系統では、電流が入力キャパシタ１２、スイッチング素子４０、補助インダクタ２２及び出力キャパシタ１４に流れ込む。
【００４４】
また、モード１では、スイッチング素子４０のターンオン時に、補助インダクタ２２により、スイッチング素子４０を流れる電流の立ち上がりが抑制され、スイッチング素子４０はＺＣＳターンオンとなる（図２参照）。
【００４５】
共振インダクタ２６とスナバキャパシタ４６との部分共振によるパルス電流回生は、次のようにして発生する。まず、二次インダクタ１６ｂに電圧Ｒ1Ｖｉを発生させ、スナバキャパシタ電圧Ｖｃｓを生じさせる。モード１のエネルギー回生スナバ回路における回路状態方程式は（１）式のようになる。
【００４６】
【数１】
2008099422.tif 000003
【００４７】
ここで、Ｌｓは共振インダクタ２６のインダクタンス、Ｃｓはスナバキャパシタ４６の容量である。
【００４８】
また、スイッチング素子４０のターンオン時点で、スナバキャパシタ４６の電圧及び回生電流の初期値をそれぞれＶｃｓ＝Ｖｃｏ、ｉls＝０とすると、スナバキャパシタの電圧Ｖｃｓと回生電流ｉlsは、それぞれ（２）式のようになる。
【００４９】
【数２】
2008099422.tif 000004
【００５０】
ただし、ω＝１／√（Ｌｓ・Ｃｓ）は角周波数である。スナバキャパシタ４６のエネルギーが完全に放電するためには、ωｔ＝πの時点で、スナバキャパシタ４６の電圧をゼロ以下とする条件Ｖｃｓ≦０が必要となる。
【００５１】
【数３】
2008099422.tif 000005
【００５２】
ここで、Ｖα（＝Ｖｃｏ−Ｖｏ）はスナバキャパシタ電圧Ｖｃｓの跳ね上がり電圧であり、負荷電流に依存する。Ｖαは最低でも０であり、この条件下で巻数比を決定することになる。従って、結合インダクタ１６の昇圧比の１／２の巻数比にすれば、スナバキャパシタ４６のエネルギーは完全放電するようになる。
【００５３】
図５に示すように、モード２では、スナバキャパシタ４６が蓄えた電荷を完全放電した後にスナバダイオード４４が導通し、共振インダクタ２６に蓄えられた残留エネルギーをパルス回生電流ｉlsとして放出を継続する。つまり、矢印Ｉ１で示すように、第１系統の電流は二次インダクタ１６ｂ、共振インダクタ２６、回生ダイオード４８、スナバダイオード４４及び逆導通ダイオード４２を流れることになる。このように、スナバキャパシタ４６の放電が終了した後にも、共振インダクタ２６のエネルギーを利用して回生動作を継続することができる。この後、パルス回生電流ｉlsがゼロになるとモード３に移行する。
【００５４】
図６に示すように、モード３では、矢印Ｉで示すように、共振インダクタ２６がエネルギーを放出し終え、電流は一次インダクタ１６ａ、補助インダクタ２２、スイッチング素子４０、一次インダクタ１６ａ及び入力キャパシタ１２を通ってグランドラインＧに流れ込む。このとき、一次インダクタ１６ａにエネルギーが蓄積される。
【００５５】
図７に示すように、モード４では、スイッチング素子４０をオフにする。これにより、入力側の電力はスナバキャパシタ４６、スナバダイオード４４、補助インダクタ２２及び一次インダクタ１６ａに流れることになり、スナバキャパシタ４６が充電される。このとき、スイッチング素子４０の両端電圧Ｖｃｓは０であることから（図２参照）、スイッチング素子４０はＺＶＳでターンオフする。スイッチング素子４０をオフするタイミングは、ＰＷＭのデューティファクタにより設定される。
【００５６】
スナバキャパシタ４６が充電されることによりＶｓは次第に上昇する。このとき充電されたスナバキャパシタ４６は、前記の通りモード１の共振作用に供されることになる。
【００５７】
図８に示すように、モード５では、スナバキャパシタ４６が十分に充電されると、該スナバキャパシタ４６及びスナバダイオード４４に電流は流れなくなり、ダイオード２３が導通する。つまり、矢印Ｉで示すように、電流はダイオード２３、一次インダクタ１６ａ及び接続点Ｐ０１へ流れる。
【００５８】
この後、前記のモード０に戻り、一連のサイクルを継続することになる。
【００５９】
このように、ＤＣ−ＤＣコンバータ１０の直流降圧動作時には、スイッチング素子４０の高周波スイッチングによって降圧を行い、ソース電源１１から電力を接続点Ｐ０１に供給する。また、ＤＣ−ＤＣコンバータ１０ではスイッチング素子４０と並列に設けたスナバダイオード４４とスナバキャパシタ４６で構成したスナバ直列回路のエネルギーをスイッチング素子４０がターンオンした時点で、回生ダイオード４８と結合インダクタ１６の二次側にまとめた共振インダクタ２６とスナバキャパシタ４６で共振させ、スナバエネルギーを出力側に回生させることができる。
【００６０】
また、このパルス電流回生動作により、スナバキャパシタ４６の電圧をゼロまで放電させることで、スイッチング素子４０のターンオフはＺＶＳ転流となる。スイッチング素子４０のターンオン動作時は、補助インダクタ２２によりスイッチを流れる電流の立ち上がりが抑制されることとなり、ＺＣＳターンオンとなる（図２参照）。このように、スイッチング素子４０ではソフトスイッチング動作が実現される。
【００６１】
次に、ＤＣ−ＤＣコンバータ１０で用いられているソフトスイッチングの特性について図９を参照しながら説明する。図９は、ＩＧＢＴのＺＶＳ／ＺＣＳスイッチング波形例であり、実線１００は電圧、破線１０２は電流である。
【００６２】
図９に示すように、一般にターンオフ時は、ＩＧＢＴ固有の上昇電圧時間とテール電流発生期間から、僅かに電流と電圧の過渡交差が生じ、スイッチング損失が発生している。しかし、図１２で示した様な直流電圧等を直接遮断するようなスイッチング方式に比べ、過渡交差を生じるスイッチング損失は大きく低減されていることが分かる。これはターンオフ時のスイッチ端子間電圧の上昇にＬＣ主共振もしくはＬＣ補助共振を利用し、パワー半導体デバイスに並列に組み込んだロスレスキャパシタを充電させ、電圧が緩やかに上昇するためである。また、サージ電圧の抑制も同時に実現し、こうして、ゼロ電圧スイッチング動作を行っている。ターンオン時は、スイッチング素子４０に並列に接続された逆導通ダイオード４２に電流が流れている間にＩＧＢＴのゲートにオン信号を送ることにより、電流が自然転流した時にスイッチに電流が流れ始めゼロ電圧スイッチング・ゼロ電流スイッチング動作を行っている。
【００６３】
図９と図１２との比較から明らかなように、電流と電圧の過渡交差はＩＧＢＴのオン電圧との僅かな交差を除いては生じてなく、従来方式のスイッチングよりスイッチング損失を低減でき、同時にサージ電圧・サージ電流も抑制されている。
【００６４】
このように、ＺＶＳ／ＺＣＳの双方又は一方を用いてスイッチング動作を行うことにより、スイッチング過渡時のスイッチング損失やストレスが低減され、且つＥＭＩノイズ・ＲＦＩノイズが抑制される。
【００６５】
図１０にパワー半導体デバイスの電圧／電流のスイッチング軌跡を、従来のハードスイッチング方式による場合を破線１１０で示し、ソフトスイッチング方式による場合を実線１１２で示す。
【００６６】
ハードスイッチング方式の場合ではスイッチング時の電流と電圧の過渡交差によるスイッチング損失が大きい上に、ｄｖ／ｄｔストレス、ｄｉ／ｄｔストレスが共に大きくなりパワー半導体デバイス固有のＳＯＡの限界近くで動作しており、電圧サージ、電流サージが発生している。そのため一般的にハードスイッチング方式においてはスナバ回路を負荷してパワー半導体デバイスのスイッチング軌跡を電圧・電流の両軸の近くになるようにしている。
【００６７】
これに対して、ソフトスイッチング方式ではスナバレスでスイッチング軌跡が縦の電流軸及び横の電圧軸の近くを通っているためスイッチング損失の大きな低減がなされていることが分かる。以上のことからソフトスイッチング方式を適用した場合、スイッチング過渡時のスイッチング損失やサージ電圧、サージ電流を低減でき、且つＥＭＩ／ＲＦＩノイズを抑制することができる。
【００６８】
上述したように、本実施の形態に係るＤＣ−ＤＣコンバータ１０は、パッシブ共振スナバにより効率のよい電圧変換が可能である。また、スイッチング素子はスイッチング素子４０だけで足り、しかもソフトスイッチングのための周辺素子も少ない。スイッチング素子４０の制御方法は従前のハードスイッチングＰＷＭと変わらずに簡便に行うことができる。
【００６９】
ＤＣ−ＤＣコンバータ１０のスナバ回路ではサージ電圧、サージ電流を抑制することができるとともに、回生動作を行うことからスナバ回路自身による損失はほとんど発生しない。
【００７０】
なお、ＤＣ−ＤＣコンバータ１０では、スイッチング素子４０は高負荷時及び軽負荷時の双方の場合にソフトスイッチング動作ができることはもちろんである。
【００７１】
本発明に係るＤＣ−ＤＣコンバータは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【図面の簡単な説明】
【００７２】
【図１】本実施の形態に係るＤＣ−ＤＣコンバータの回路図である。
【図２】降圧時のタイムチャートである。
【図３】降圧時のモード０で電流の流れを示す回路図である。
【図４】降圧時のモード１で電流の流れを示す回路図である。
【図５】降圧時のモード２で電流の流れを示す回路図である。
【図６】降圧時のモード３で電流の流れを示す回路図である。
【図７】降圧時のモード４で電流の流れを示す回路図である。
【図８】降圧時のモード５で電流の流れを示す回路図である。
【図９】ＩＧＢＴのＺＶＳ／ＺＣＳスイッチング波形例である。
【図１０】パワー半導体デバイスの電圧／電流のスイッチング軌跡である。
【図１１】従来技術に係るＤＣ−ＤＣコンバータの回路図である。
【図１２】従来技術に係るスイッチング波形例である。
【符号の説明】
【００７３】
１０…ＤＣ−ＤＣコンバータ            １６…結合インダクタ
１６ａ…一次インダクタ                １６ｂ…二次インダクタ
２０…スイッチング機能部              ２２…補助インダクタ
２３…ダイオード                      ２６…共振インダクタ
４０…スイッチング素子                ４２…逆導通ダイオード
４４…スナバダイオード                ４６…スナバキャパシタ
４８…回生ダイオード
Ｔｉ１…入力電源端子の一端            Ｔｉ２…入力電源端子の他端
Ｔｏ１…出力電源端子の一端            Ｔｏ２…出力電源端子の他端
【図１】
2008099422.tif 000006
【図２】
2008099422.tif 000007
【図３】
2008099422.tif 000008
【図４】
2008099422.tif 000009
【図５】
2008099422.tif 000010
【図６】
2008099422.tif 000011
【図７】
2008099422.tif 000012
【図８】
2008099422.tif 000013
【図９】
2008099422.tif 000014
【図１０】
2008099422.tif 000015
【図１１】
2008099422.tif 000016
【図１２】
2008099422.tif 000017