(57)【要約】【課題】信頼性の高い樹脂封止を可能とするＩＣチップ実装パッケージを実現する。【解決手段】ＩＣチップ実装パッケージ１は、ＩＣチップ３とフィルム基材２とをインターポーザ４を介して接続する構成であり、これらの接続部は封止樹脂によって接続される。上記封止樹脂は、ポッティングノズル２０によってインターポーザ４の周囲に封止樹脂１５をポッティングするか、あるいは、ＩＣチップ３の周囲、すなわち、デバイスホール８から封止樹脂１５をポッティングすることによって形成される。また、上記封止樹脂は、線膨張係数を８０ｐｐｍ／℃以下、粘度を０．０５Ｐａ・ｓ以上０．２５Ｐａ・ｓ以下、含有されるフィラーの粒子サイズを１μｍ以下とする。【選択図】図１
2008147463.tif 000002
【特許請求の範囲】
【請求項１】
出入力端子群を有するＩＣチップと、
上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージにおいて、
上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されており、
上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、
上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、
上記封止樹脂の線膨張係数は、８０ｐｐｍ／℃以下であることを特徴とするＩＣチップ実装パッケージ。
【請求項２】
上記封止樹脂の線膨張係数は、６０ｐｐｍ／℃以下であることを特徴とする請求項１に記載のＩＣチップ実装パッケージ。
【請求項３】
上記封止樹脂の線膨張係数は、４０ｐｐｍ／℃以下であることを特徴とする請求項１に記載のＩＣチップ実装パッケージ。
【請求項４】
出入力端子群を有するＩＣチップと、
上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージにおいて、
上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されており、
上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、
上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、
上記封止樹脂の粘度は、０．０５Ｐａ・ｓ以上０．２５Ｐａ・ｓ以下であることを特徴とするＩＣチップ実装パッケージ。
【請求項５】
出入力端子群を有するＩＣチップと、
上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージにおいて、
上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されており、
上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、
上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、
上記封止樹脂に含有されるフィラーの粒子サイズは１μｍ以下であることを特徴とするＩＣチップ実装パッケージ。
【請求項６】
上記封止樹脂は、上記ＩＣチップの周囲にフィレットを形成しており、
該フィレットは、上記パッケージ基板におけるＩＣチップ搭載面の一部を覆っていることを特徴とする請求項１ないし５の何れかに記載のＩＣチップ実装パッケージ。
【請求項７】
上記封止樹脂は、上記パッケージ基板におけるＩＣチップ搭載面で、上記デバイスホールの端から５μｍ以上を覆っていることを特徴とする請求項６に記載のＩＣチップ実装パッケージ。
【請求項８】
出入力端子群を有するＩＣチップと、
上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージの製造方法において、
上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されるものであり
上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、
上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、
上記封止樹脂は、上記インターポーザの周囲に該封止樹脂を塗布することで形成されることを特徴とするＩＣチップ実装パッケージの製造方法。
【請求項９】
出入力端子群を有するＩＣチップと、
上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージの製造方法において、
上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されるものであり
上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、
上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、
上記封止樹脂は、上記ＩＣチップの周囲に該封止樹脂を塗布することで形成されることを特徴とするＩＣチップ実装パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばファインピッチの端子を有するＩＣチップの実装パッケージに関する。
【背景技術】
【０００２】
液晶表示装置に搭載される液晶ドライバ（ＩＣチップ）等では、液晶表示装置の高精細化・高性能化に伴って更なる多出力化が要求されていると同時に、チップサイズの縮小化も要求されている。
【０００３】
チップサイズを縮小化されたＩＣチップにおいて、同時に多出力化を図るためには、チップに設けられるバンプのファインピッチ（微細）化が必要となる。最近では、ファインピッチ化が可能な、ベアチップ液晶ドライバを実装するＳＯＦ（System On Film、ＣＯＦ（Chip On Film）とも言う）が多用されている。
【０００４】
最新のＳＯＦパッケージでは、テープキャリアとＩＣチップとを導通させる際、加熱加圧することでＩＣチップ上のバンプとテープキャリア上のインナーリードとを接合させている。しかしながら、このような接合方法の場合、バンプ位置とインナーリード位置とのずれを無くすために、熱変形が小さく、且つ高精細なキャリアテープ材料を用いる必要がある。すなわち、ファインピッチを実現しようとするほど、テープキャリアに使用できる材料は限定されてしまうという欠点があった。
【０００５】
また、インナーリードは銅箔で形成されているが、ファインピッチの配線加工を行うには、銅箔の厚さを薄くする必要がある。例えば５０μｍピッチを形成するＴＣＰの銅箔の厚さは１２μｍであるが、２０μｍピッチを形成するには銅箔の厚さを５μｍ程度にする必要がある。銅箔を薄く形成し、強度を保つためには現行使用している技術を検討しなおし、新規技術の導入、新規加工機器の導入を行う必要があり、技術検討の労力や、新規導入設備に対するコストがかかる。
【０００６】
さらには、配線を加工する場合、加工機器の加工精度が配線ピッチを十分上回っていれば、加工後の検査も簡単に行う程度でよいが、配線がファインピッチになり、加工精度が配線ピッチに近づいてくると、加工が十分行われない部分が発生していないか等、加工後十分検査する必要が発生し、検査コストも上昇する。
【０００７】
このような欠点を解決する方法として、インターポーザー基板を介してＩＣチップを回路基板（テープキャリア）に接続する方法が特許文献１に開示されている。図１２に、特許文献１より引用したパッケージ構造の断面図を示す。
【０００８】
ＩＣチップ１０４は、図１２に示すように、インターポーザ１０１にフリップチップ接続され、さらにインターポーザ１０１は、回路基板１０７の電極パターン１１０にバンプ接続されている。回路基板１０７には、ＩＣチップ１０４の配置領域に対応したデバイスホール１０７Ａが形成されている。
【０００９】
インターポーザ１０１はシリコン（Ｓｉ）基板であり、Ｓｉウエハプロセスにより形成されるため、ＩＣチップ１０４が接続される電極はＩＣチップ１０４の電極と同等なファインピッチに形成することが可能である。一方、回路基板１０７に接続される電極は、回路基板１０７の電極ピッチ、すなわち比較的幅広なピッチに合わせて形成される。そして、ＩＣチップ１０４に接続される電極と回路基板１０７に接続される電極は、対応する電極同士がインターポーザ１０１上で接続されている。なお、回路基板１０７としては、テープキャリアを好適に用いることができる。
【００１０】
回路基板１０７、ＩＣチップ１０４、インターポーザ１０１の接続部分は、封止樹脂によって封止されて外部環境から保護されている。
【００１１】
すなわち、図１２に示すパッケージ構造では、ＩＣチップ１０４と回路基板１０７との接続にインターポーザ１０１を仲介することによって、ＩＣプロセスレベルのファインピッチをテープキャリアレベルの電極ピッチに変換することが可能となる。このため、ＩＣチップのサイズ縮小や多出力化により、接続電極が高度にファインピッチ化されたＩＣチップを実装するＳＯＦパッケージにおいても、製造コストや検査コストの増大を回避することができる。
【特許文献１】特開２００４−２０７５６６号公報（２００４年７月２２日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記特許文献１のように、ＩＣチップ１０４と回路基板１０７とをインターポーザ１０１を仲介して接続した構造では、回路基板１０７にデバイスホール１０７Ａが設けられることにより、封止樹脂による接続部の封止の信頼性が低下するといった問題が生じる。
【００１３】
すなわち、ＩＣチップを回路基板に直接接続する従来のＳＯＦ構造では、封止樹脂でＩＣチップの周囲を描画するようにポッティングすれば、毛細管現象によって封止樹脂がＩＣチップと回路基板との間に浸透し、内部に気泡等が生じることなく封止が可能であった。
【００１４】
一方、ＩＣチップ１０４と回路基板１０７との接続にインターポーザ１０１が介入する上記構造では、例えば、封止樹脂でＩＣチップの周囲を描画する場合には、ＩＣチップ１０４の外縁とデバイスホール１０７Ａの外縁との間が堰となり、毛細管現象による樹脂充填性が悪くなり、ＩＣチップと回路基板との間に封止樹脂が十分に浸透しない虞がある。
【００１５】
また、従来のＳＯＦ構造では、ＩＣチップの周囲を封止する樹脂はテープ基材上に存在するため、該封止樹脂において熱膨張や熱収縮が発生したとしてもテープ基材の変形によって吸収される。このため、封止樹脂の熱膨張や熱収縮に起因する封止樹脂のクラック等は発生しにくい。
【００１６】
ところが、ＩＣチップ１０４と回路基板１０７との接続にインターポーザ１０１が介入する上記構造では、ＩＣチップ１０４を封止する樹脂は剛性の高いインターポーザ１０１上に存在する。このため、封止樹脂において熱膨張や熱収縮が発生した場合には、ＩＣチップ１０４の周囲やＩＣチップ１０４とインターポーザ１０１との隙間で該封止樹脂のクラックが発生しやすいといった問題もある。
【００１７】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、信頼性の高い樹脂封止を可能とするＩＣチップ実装パッケージを実現することにある。
【課題を解決するための手段】
【００１８】
本発明に係るＩＣチップ実装パッケージは、上記課題を解決するために、出入力端子群を有するＩＣチップと、上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージにおいて、上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されており、上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、上記封止樹脂の線膨張係数は、８０ｐｐｍ／℃以下であることを特徴としている。
【００１９】
テープキャリアからなるパッケージ基材上にＩＣチップを実装する従来のＳＯＦ構造では、ＩＣチップとパッケージ基材との接合部を封止する封止樹脂において熱膨張や熱収縮が発生した場合には、これをテープの変形によって吸収することができる。しかしながら、ＩＣチップとパッケージ基材との接続にインターポーザが介入する本構造では、上記封止樹脂は剛性の高いインターポーザ上に存在する。このため、封止樹脂において熱膨張や熱収縮が発生した場合には、これをパッケージ基材の変形によって吸収することはできず、該封止樹脂のクラックが発生しやすい。
【００２０】
上記の構成によれば、上記封止樹脂の線膨張係数を、８０ｐｐｍ／℃以下とすることで、封止樹脂において熱膨張や熱収縮を抑制し、上記クラックを防止することができる。
【００２１】
また、上記ＩＣチップ実装パッケージにおいては、上記封止樹脂の線膨張係数は、６０ｐｐｍ／℃以下であることより好ましく、４０ｐｐｍ／℃以下であることがさらに好ましい。
【００２２】
また、本発明に係る他のＩＣチップ実装パッケージは、上記課題を解決するために、出入力端子群を有するＩＣチップと、上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージにおいて、上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されており、上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、上記封止樹脂の粘度は、０．０５Ｐａ・ｓ以上０．２５Ｐａ・ｓ以下であることを特徴としている。
【００２３】
パッケージ基材にデバイスホールが存在する本構造では、封止樹脂の粘度を、従来のＳＯＦ構造で使用される封止樹脂の粘度と同じ程度とした場合には、その粘度が低すぎて、デバイスホールの基材からの浸透が早すぎて、その結果、ＩＣチップとインターポーザとの間で気泡が抜けきらず、未充填が生じやすい。
【００２４】
上記の構成によれば、上記封止樹脂の粘度を、０．０５Ｐａ・ｓ以上０．２５Ｐａ・ｓ以下とすることで、上記未充填の不具合を防止することができる。尚、上記封止樹脂は、常温時において上記範囲の粘度を示すものでなくてもよく、例えば加熱することによって粘度が充填時に上記範囲の粘度となるものであってもよい。
【００２５】
また、本発明に係る他のＩＣチップ実装パッケージは、上記課題を解決するために、出入力端子群を有するＩＣチップと、上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージにおいて、上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されており、上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、上記封止樹脂に含有されるフィラーの粒子サイズは１μｍ以下であることを特徴としている。
【００２６】
上記の構成によれば、封止樹脂に含有されるフィラーサイズを１μｍ以下とすることで、バンプ間隔の最小値が１μｍ程度となった時でも、ＩＣチップとインターポーザとの間に良好に樹脂充填できる。
【００２７】
また、上記の各ＩＣチップ実装パッケージにおいては、上記封止樹脂は、上記ＩＣチップの周囲にフィレットを形成しており、該フィレットは、上記パッケージ基板におけるＩＣチップ搭載面の一部を覆っている構成とすることが好ましい。
【００２８】
また、上記封止樹脂は、上記パッケージ基板におけるＩＣチップ搭載面で、上記デバイスホールの端から５μｍ以上を覆っていることが好ましい。
【００２９】
上記の構成によれば、パッケージ基材の裏面（すなわち、ＩＣチップ搭載面）をフィレットで覆うことにより、デバイスホールの孔際から発生する樹脂クラックを抑制することができ、樹脂封止の信頼性を上げることができる。
【００３０】
また、本発明に係るＩＣチップ実装パッケージの製造方法は、上記課題を解決するために、出入力端子群を有するＩＣチップと、上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージの製造方法において、上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されるものであり上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、上記封止樹脂は、上記インターポーザの周囲に該封止樹脂を塗布することで形成されることを特徴としている。
【００３１】
上記の構成によれば、インターポーザの周囲に確実にフィレットを形成できるため、特に不安定なパッケージ基材側の領域安定性に優位である。さらに、ＩＣチップのサイズに対して、デバイスホールのサイズを従来のものより小さく設定することが可能である。その結果、ＩＣチップ実装パッケージ自体を小型化することが可能であり、コスト面で有利となる。
【００３２】
また、本発明に係る他のＩＣチップ実装パッケージの製造方法は、上記課題を解決するために、出入力端子群を有するＩＣチップと、上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージの製造方法において、上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されるものであり上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、上記封止樹脂は、上記ＩＣチップの周囲に該封止樹脂を塗布することで形成されることを特徴としている。
【００３３】
上記の構成によれば、特に、ＩＣチップとインターポーザとの隙間に対する樹脂の充填性を向上させて、樹脂の未充填を回避することができる。
【発明の効果】
【００３４】
本発明に係るＩＣチップ実装パッケージは、以上のように、出入力端子群を有するＩＣチップと、上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージにおいて、上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されており、上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、上記封止樹脂の線膨張係数は、８０ｐｐｍ／℃以下である構成である。
【００３５】
それゆえ、上記封止樹脂の線膨張係数を、８０ｐｐｍ／℃以下とすることで、封止樹脂において熱膨張や熱収縮を抑制し、上記クラックを防止することができる。
【００３６】
また、本発明に係る他のＩＣチップ実装パッケージは、以上のように、出入力端子群を有するＩＣチップと、上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージにおいて、上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されており、上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、上記封止樹脂の粘度は、０．０５Ｐａ・ｓ以上０．２５Ｐａ・ｓ以下である構成である。
【００３７】
それゆえ、上記封止樹脂の粘度を、０．０５Ｐａ・ｓ以上０．２５Ｐａ・ｓ以下とすることで、ＩＣチップとインターポーザとの間で未充填の不具合を防止することができる。
【００３８】
また、本発明に係る他のＩＣチップ実装パッケージは、以上のように、出入力端子群を有するＩＣチップと、上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージにおいて、上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されており、上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、上記封止樹脂に含有されるフィラーの粒子サイズは１μｍ以下である構成である。
【００３９】
それゆえ、封止樹脂に含有されるフィラーサイズを１μｍ以下とすることで、バンプ間隔の最小値が１μｍ程度となった時でも、ＩＣチップとインターポーザとの間に良好に樹脂充填できる。
【００４０】
また、本発明に係るＩＣチップ実装パッケージの製造方法は、以上のように、出入力端子群を有するＩＣチップと、上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージの製造方法において、上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されるものであり上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、上記封止樹脂は、上記インターポーザの周囲に該封止樹脂を塗布することで形成される構成である。
【００４１】
それゆえ、インターポーザの周囲に確実にフィレットを形成でき、特に不安定なパッケージ基材側の領域安定性に優位である。さらに、ＩＣチップのサイズに対して、デバイスホールのサイズを従来のものより小さく設定することができるため、ＩＣチップ実装パッケージ自体を小型化することが可能であり、コスト面で有利となる。
【００４２】
また、本発明に係る他のＩＣチップ実装パッケージの製造方法は、以上のように、出入力端子群を有するＩＣチップと、上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージの製造方法において、上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されるものであり上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、上記封止樹脂は、上記ＩＣチップの周囲に該封止樹脂を塗布することで形成される構成である。
【００４３】
それゆえ、特に、ＩＣチップとインターポーザとの隙間に対する樹脂の充填性を向上させて、樹脂の未充填を回避することができる。
【発明を実施するための最良の形態】
【００４４】
本発明の一実施形態について図１ないし図１１に基づいて説明すると以下の通りである。なお、以下の説明では、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲が以下の実施形態および図面に限定されるものではない。
【００４５】
図２は、本実施形態における実装パッケージ１の構成を示した平面図であり、図３は、図２に示す実装パッケージ１を切断線Ａ−Ａ’において切断した状態を示した矢視断面図である。
【００４６】
実装パッケージ１は、大略的に、パッケージ基材であるフィルム基材（テープキャリア）２と、ＩＣチップ３と、インターポーザ４とを備えて構成されている。図２は、実装パッケージ１をインターポーザ４側から見た状態を示している。また、図３は、説明の便宜上、ＩＣチップ３を図面の下方にした状態で示し、且つ、切断線Ａ−Ａ’において切断した断面の一部を示している。
【００４７】
実装パッケージ１には、フィルム基材２にデバイスホール８と呼ばれる穴部が設けられており、ＩＣチップ３がデバイスホール８内に配設されている。
【００４８】
上記フィルム基材２に設けられたデバイスホール８の周辺部には、フィルム上配線５・６が形成されている。フィルム上配線５・６のデバイスホール８側の一端と、インターポーザ４とは、第１のバンプ９によって電気的に導通している。詳細は後述するが、インターポーザ４はＩＣチップ３と導通していることから、フィルム上配線５・６は、インターポーザ４を介して、ＩＣチップ３と導通している。すなわち、フィルム上配線５は、ＩＣチップ３から出力された信号（例えば駆動信号）を図示しない液晶表示体に送るための出力用配線であり、フィルム上配線６は、制御信号（例えば画像データ信号）をＩＣチップ３に入力するための入力用配線である。
【００４９】
フィルム上配線５・６上には、ソルダーレジスト７が形成されている。ソルダーレジスト７は、配線の絶縁と保護を行うものである。
【００５０】
本液晶ドライバ実装パッケージにおいて、ＩＣチップ３は、液晶表示体を駆動するための液晶ドライバとして設けられている。そのため、ＩＣチップ３には、複数の液晶駆動用回路（不図示）が設けられており、当該液晶駆動用回路には、図３に示すように、駆動信号を出力するための駆動信号出力用端子３ａと、画像データ信号等を入力するための信号入力用端子３ｂ（出入力端子群）とが設けられている。また、ＩＣチップ３は、駆動信号出力用端子３ａ及び信号入力用端子３ｂに第３のバンプ１０を有している。
【００５１】
インターポーザ４は、一方の表面上において、ＩＣチップ３とフィルム基材２と導通している。具体的には、インターポーザ４には、一方の表面上に、第１のバンプ９及び第２のバンプ１１が設けられており、図３に示すように、フィルム基材２とインターポーザ４とは、第１のバンプ９によって導通しており、ＩＣチップ３とインターポーザ４とは、第２のバンプ１１と第３のバンプ１０とを接続することによって導通している。インターポーザ４の材料としては、半導体材料を用いることができ、シリコンを用いることが好ましい。インターポーザ４のサイズとしては、特に限定されるものではないが、例えば、２ｍｍ×２０ｍｍで、厚さ４００μｍとすることができる。
【００５２】
図３に示す封止樹脂１５は、フィルム基材２のデバイスホール８と、フィルム上配線５・６と、インターポーザ４の第１及び第２のバンプが設けられている面とを被覆するように設けられており、接続部を外部環境から保護するために設けられている。
【００５３】
次に、図４及び図５を用いてインターポーザ４の構成について詳細に説明する。
【００５４】
図４は、インターポーザ４にＩＣチップ３を実装した状態の構成を示した斜視図である。また、図５は、実装前の段階におけるＩＣチップ３とインターポーザ４との構成を示した斜視図である。なお、図５では、一部が透視図となっている。
【００５５】
インターポーザ４には、図５に示すように、ＩＣチップ接続用端子１２と、フィルム基材接続用端子１３と、インターポーザ上配線１４とが設けられている。ＩＣチップ接続用端子１２は、ＩＣチップ３の駆動信号出力用端子３ａ及び信号入力用端子３ｂと接続される端子である。フィルム基材接続用端子１３は、フィルム基材２のフィルム上配線５・６の端子と接続される端子である。インターポーザ上配線１４は、ＩＣチップ接続用端子１２とフィルム基材接続用端子１３とをインターポーザ４内で接続する配線である。
【００５６】
具体的には、インターポーザ４には、その中心付近にＩＣチップ接続用端子１２が設けられており、インターポーザ４の外周付近にフィルム基材接続用端子１３が設けられている。ＩＣチップ接続用端子１２上には、第２のバンプ１１が設けられており、フィルム基材接続用端子１３上には第１のバンプ９が設けられている。第２のバンプ１１は、ＩＣチップ３の駆動信号出力用端子３ａ及び信号入力用端子３ｂに設けられた第３のバンプ１０と合致するように構成されており、第２のバンプ１１と第３のバンプ１０とが合致することによって、図４に示した構成となる。
【００５７】
インターポーザ４における第２のバンプ１１のピッチは、ＩＣチップ３における第３のバンプ１０と同ピッチとなっている。すなわち、ＩＣチップ３が上記したような多出力の液晶ドライバであるため、第３のバンプ１０がファインピッチ化を実現したピッチとなっている。具体的には、０μｍを超え、２０μｍ以下のピッチとなるように構成されている。従って、第２のバンプ１１のピッチも図５に示すように、２０μｍ以下のファインピッチとなるように構成されている。
【００５８】
一方、インターポーザ４における第１のバンプ９のピッチは、第２のバンプ１１のピッチよりも広く構成されている。具体的には、図４に示すように、５０μｍ以上のピッチを形成している。すなわち、インターポーザ４におけるフィルム基材接続用端子１３は、ＩＣチップ接続用端子１２よりもピッチが大きく形成されている。これにより、インターポーザ４の第１のバンプ９によって接続されるフィルム基材２のフィルム上配線５・６の端子のピッチは、第１のバンプ９のピッチに合わせて５０μｍ以上のピッチで形成することができる。
【００５９】
このように、本実施形態の実装パッケージ１の構成によれば、インターポーザ４において、ＩＣチップ接続用端子１２をＩＣチップ３の端子のピッチに合わせて形成し、フィルム基材接続用端子１３をＩＣチップ接続用端子１２よりもピッチを拡大させている。従って、ＩＣチップ３の端子がファインピッチで形成されている場合であっても、フィルム基材２のフィルム上配線５・６のピッチをＩＣチップ３に合わせてファインピッチで構成する必要がない。すなわち、フィルム基材２のフィルム上配線５・６（インナーリード）は、ファインピッチで構成する必要がなく、既存の技術を用いて５０μｍ以上のピッチで形成することができる。そのため、銅箔厚を薄くする等の技術革新やそれに対応するための新規加工機器等の設備を備える必要はなく、技術面やコスト面の増加を著しく抑えたＩＣチップ実装パッケージを提供することができる。
【００６０】
このように、実装パッケージ１では、インターポーザ４を備えることによって、ＩＣチップ３の端子のピッチを、フィルム基材２の端子ピッチを考慮することなく、可能な限りファインピッチ化することができる。これにより、ＩＣチップ３のチップサイズを縮小することができる。従って、コストの低減を実現することができる。以上のことから、本発明の構成とすることにより、技術革新を必要とすることなく、既存の技術を用いて、ファインピッチのＩＣチップを実装したＩＣチップ実装パッケージを提供することができる。
【００６１】
なお、本実施形態においては、液晶表示体を駆動すべく構成された液晶ドライバ実装パッケージとして説明したが、本発明のＩＣチップ実装パッケージは、これに限定されるものではない。すなわち、ＥＬ（エレクトロルミネセンス）表示体の駆動素子や、各種携帯用電子機器などの装置内部に搭載される素子の実装用パッケージとして適用することが可能である。
【００６２】
次に、上記構成の実装パッケージ１の製造手順の概略を図６（ａ）〜（ｅ）を参照して説明する。尚、実装直前のフィルム基材２、ＩＣチップ３およびインターポーザ４において必要な配線やバンプ等はすでに形成されているが、これらの製造工程については従来のＩＣ実装パッケージと同様の工程を使用できるため、ここでは詳細な説明を省略する。
【００６３】
図６（ａ）は、ＩＣチップ３およびインターポーザ４を実装する前のフィルム基材２を示す図である。フィルム基材２上には、フィルム上配線５・６およびソルダーレジスト７が既に形成されている。最初に、図６（ｂ）に示すように、このフィルム基材２に対して打ち抜きによってデバイスホール８が形成される。
【００６４】
次に、図６（ｃ）に示すように、フィルム基材２に対してインターポーザ４がボンディングされる。この時点で、インターポーザ４には、第１のバンプ９、第２のバンプ１１、およびこれらのバンプを接続するインターポーザ上配線が既に形成されている。インターポーザ４のボンディングは、インターポーザ４上の第１のバンプ９をフィルム基材２上の接続端子と位置合わせした状態で、ボンディングツールによって加熱・加圧することによって行われる。
【００６５】
続いて、図６（ｄ）に示すように、インターポーザ４に対してＩＣチップ３がボンディングされる。この時点で、ＩＣチップ３には、第３のバンプ１０が既に形成されている。ＩＣチップ３のボンディングは、ＩＣチップ３上の第３のバンプ１０をインターポーザ４上の第２のバンプ１１と位置合わせした状態で、ボンディングツールによって加熱・加圧することによって行われる。
【００６６】
最後に、図６（ｅ）に示すように、上記接続箇所を外部環境から保護するために封止樹脂１５によって封止し、実装パッケージ１が完成する。封止樹脂１５は、ＩＣチップ３とインターポーザ４との間の隙間、およびフィルム基材２とインターポーザ４との隙間、およびデバイスホール８内を完全に充填し、かつ、ＩＣチップ３の周囲とインターポーザ４の周囲とではフィレットを形成する。
【００６７】
尚、上記図６（ａ）〜（ｅ）の工程は、フィルム基材２が長尺のテープキャリア材料の状態で実施される。そして、このテープキャリア材料から個々の実装パッケージ１を打ち抜くことで、最終製品状態である実装パッケージ１が得られる。
【００６８】
本実施の形態に係る実装パッケージ１は、特に、図６（ｅ）に示す封止工程時において、信頼性の高い樹脂封止を可能とする点に特徴を有する。以下にその特徴点について詳細に説明する。
【００６９】
図１（ａ），（ｂ）は、実装パッケージ１に対する封止樹脂１５のポッティング方法を示す図である。図１（ａ）は、第１の方法として、インターポーザ４の周囲を描画するように封止樹脂をポッティングする方法を示している。
【００７０】
上記第１の方法では、ポッティングノズル２０によってインターポーザ４の周囲に封止樹脂１５をポッティングする。ポッティングされた封止樹脂は、毛細管現象によってフィルム基材２とインターポーザ４との隙間に浸透し、該隙間を充填する。さらに、封止樹脂１５は、デバイスホール８からＩＣチップ３側へ浸透してＩＣチップ３の周囲にフィレットを形成すると共に、毛細管現象によってＩＣチップ３とインターポーザ４との隙間に浸透して該隙間を充填する。
【００７１】
また、ＩＣチップ３の周囲に形成されるフィレットは、図７に示すように、フィルム基材２の裏面（ポッティング側に対する裏面、ＩＣチップ３の配置面）の一部を覆うことが好ましい。また、図７に示すフィレットの幅Ｂは、５μｍ以上であることが好ましい。このように、フィルム基材２の裏面をフィレットで覆うことにより、デバイスホール８の孔際から発生する樹脂クラックを抑制することができ、樹脂封止の信頼性を上げることができる。
【００７２】
上記第１の方法によれば、インターポーザ４の周囲に確実にフィレットを形成できるため、特に不安定なフィルム基材２側の領域安定性に優位である。
【００７３】
また、上記第１の方法では、インターポーザ４の周囲からポッティングされた封止樹脂１５がフィルム基材２とインターポーザ４との隙間を充填し、さらに、ＩＣチップ３とインターポーザ４との隙間を充填するためには、ＩＣチップ３の外縁とデバイスホール８の外縁との距離Ａはあまり長くないことが好ましい。
【００７４】
具体的には、上記距離Ａは、１５０μｍ以下であることが好ましい。すなわち、上記第１の方法によって封止樹脂１５が充填される実装パッケージ１では、ＩＣチップ３のサイズに対するデバイスホール８のサイズを従来のものより小さく設定することが可能である。その結果、実装パッケージ１を小型化することが可能であり、コスト面で有利となる。上記距離Ａが１５０μｍ以上の場合、ＩＣチップ３の外縁とデバイスホール８の外縁との間、すなわちデバイスホール８内の部分が堰となり、毛細管現象による樹脂充填性が悪くなり、ＩＣチップ３とインターポーザ４との間の樹脂充填性に悪影響を与える。すなわち、ＩＣチップ３とインターポーザ４との間での樹脂未充填が発生して気泡が生じやすい。また、上記距離Ａが大きすぎる場合には、ＩＣチップ３の周囲のフィレットも形成されにくい。例えば、上記距離Ａを４００μｍとした場合は、約６０％の高い率で不適合品が発生した。
【００７５】
尚、上記距離Ａは、狭すぎる場合には以下のような問題がある。上記距離Ａが３０μｍより小さい場合には、デバイスホール８内での樹脂の流れ量が少なくなり、ＩＣチップ３断面への樹脂フィレットが成形され難いため、ＩＣチップ３の封止強度が低下する。例えば、距離Ａを２０μｍとした場合は、約９５％の高い率で不適合品が発生した。これより、上記距離Ａは、３０μｍ以上とすることが好ましい。
【００７６】
図１（ｂ）は、第２の方法として、ＩＣチップ３の周囲を描画するように封止樹脂をポッティングする方法を示している。
【００７７】
上記第２の方法では、ポッティングノズル２０によってＩＣチップ３の周囲、すなわち、デバイスホール８から封止樹脂１５をポッティングする。ポッティングされた封止樹脂は、毛細管現象によってフィルム基材２とインターポーザ４との隙間、およびＩＣチップ３とインターポーザ４との隙間に浸透し、これらの隙間を充填する。
【００７８】
上記第２の方法によれば、特に、ＩＣチップ３とインターポーザ４との隙間に対する樹脂の充填性を向上させて、樹脂の未充填を回避することができる。すなわち、上記第１の方法では、インターポーザ４の周囲からポッティングされる封止樹脂１５がＩＣチップ３の外縁とデバイスホール８の外縁との間が堰となり、毛細管現象による樹脂充填性が悪くなり、ＩＣチップ３とインターポーザ４との隙間が未充填となる虞がある。これに対して、上記第２の方法ではそのような虞はない。
【００７９】
さらに、インターポーザ４の周囲から封止樹脂１５をポッティングする上記第１の方法では、インターポーザ４の周囲の樹脂領域が大きくなり易く、実装パッケージにおける折り曲げ禁止領域が大きくなるといったデメリットがある。これに対して、上記第２の方法では、インターポーザ４の周囲の樹脂領域を小さくできるため、実装パッケージにおける折り曲げ禁止領域を小さくすることができる。
【００８０】
上記第２の方法では、デバイスホール８からの封止樹脂１５の充填を良好に行うために、第１の方法によって封止樹脂１５が充填される実装パッケージ１に比べて、ＩＣチップ３の外縁とデバイスホール８の外縁との距離Ａは長めに設定されることが好ましい。具体的には、上記距離Ａは、１００μｍ以上とすることが好ましい。
【００８１】
さらに、上記距離Ａは、ポッティングノズル２０の外形寸法よりも小さくなるように７００μｍ（ポッティングノズル２０の外形寸法３／４程度）以下とすることが好ましい。これは、上記距離Ａがポッティングノズル２０の外形寸法よりも大きい場合、ポッティングノズル２０の先端がＩＣチップ３の外縁とデバイスホール８の外縁との間に入り込んでしまい、ノズルセットアップ時のずれ等によってノズル先端がデバイスホール８の縁に衝突する虞があるためである。上記距離Ａがポッティングノズル２０の外形寸法よりも小さければ、そのような虞は無い。さらに、上記距離Ａがポッティングノズル２０の外形寸法よりも小さく設定されることで、該ポッティングノズル２０から塗布される樹脂の一部は、フィルム基材２の上に直接載ることになり、ＩＣチップ３の周囲におけるフィレットが形成されやすいといった利点もある。
【００８２】
但し、ＩＣチップ３とインターポーザ４との隙間に対する樹脂の充填性能を重視する場合には、図８に示すように、上記距離Ａをポッティングノズル２０の外形寸法以上としても良い。この場合は、ノズル先端がデバイスホール８の縁に衝突する不具合を避けるために、上記距離Ａは、ポッティングノズル２０の外形寸法よりも８０μｍ以上大きい寸法とすることが望ましい。ここで、８０μｍ以上とは、デバイスホール８の寸法精度±３０μｍ、およびノズルセットアップのばらつき５０μｍを考慮した寸法である。
【００８３】
また、ＩＣチップ３の外縁とデバイスホール８の外縁との距離Ａは、図９（ａ）に示すように、その４辺全てにおいて同じ大きさ（すなわち、ａ＝ｂ＝ｃ＝ｄ）であっても良いが、これらを異ならせていても良い。例えば、図９（ｂ）に示すように、短辺間の距離を長辺間の距離よりも大きくとる（すなわち、ａ＝ｂ＜ｃ＝ｄ）ことで、樹脂剥離が生じやすい短辺側を樹脂で補強することができる。
【００８４】
あるいは、図９（ｃ），（ｄ）に示すように、ＩＣチップ３の中心とデバイスホール８の中心とをずらすことによって、封止樹脂１５の一辺塗布あるいは一点塗布を可能として、樹脂封止時の生産性向上を図っても良い。すなわち、図９（ｃ）はａ＞ｂ＝ｃ＝ｄとすることで距離ａの長辺間での一辺塗布を可能とする例であり、図９（ｄ）はａ＝ｂ＝ｃ＜ｄとすることで距離ｄの短辺間での一点塗布を可能とする例である。無論、ＩＣチップ３の外縁とデバイスホール８の外縁との距離の関係は、上記例に限定されるものではない。
【００８５】
続いて、本実施の形態に係る実装パッケージ１において、封止樹脂１５の好適な特性について説明する。
【００８６】
第１に、封止樹脂１５の線膨張係数について説明する。ＩＣチップ３とフィルム基材２との接続にインターポーザ４が介入する実装パッケージ１の構造では、ＩＣチップ３を封止する封止樹脂１５は剛性の高いインターポーザ４上に存在する。このため、封止樹脂において熱膨張や熱収縮が発生した場合には、これをフィルム基材２の変形によって吸収することはできず、ＩＣチップ３の周囲やＩＣチップ３とインターポーザ４との隙間で該封止樹脂１５のクラックが発生しやすい。このようなクラックを防止するためには、封止樹脂１５を、従来のＳＯＦ構造で使用される封止樹脂よりも線膨張係数が低いものとすることが好ましい。
【００８７】
図１０は、封止樹脂１５の線膨張係数と樹脂クラックによる不良の発生率との関係を示すグラフである。また、図１１は、封止樹脂１５の線膨張係数と温度サイクルを与えた場合の接合不良（すなわち、樹脂接合部の剥がれ）の発生率との関係を示すグラフである。
【００８８】
尚、図１０では、温度サイクル（−４０℃で時間は３０ｍｉｎ、１２５℃で時間は３０ｍｉｎ）のサイクルを３００回実施した後の線膨張率と不良率（樹脂クラック）を、実体顕微鏡／金属顕微鏡により両チップのフィレット部を検査、また赤外顕微鏡によりチップ間部を検査し、良・不良を測定している。また、図１１では、温度サイクル（−４０℃で時間は３０ｍｉｎ、１２５℃で時間は３０ｍｉｎ）のサイクルを、３００回実施した後の線膨張率と不良率（樹脂接合部のはがれ）を、電気検査で評価した結果を示している。尚、検証確認として、不具合該当端子部を断面観察し、接合部の界面状態確認も併せて実施している。
【００８９】
図１０および図１１より、線膨張係数が１００ｐｐｍ／℃であるときは、樹脂クラックおよび接合不良ともに、不良率が１００％であるが、線膨張係数を８０ｐｐｍ／℃とした場合には、樹脂クラックの不良率が約７０％、接合不良の不良率が約３０％と低減されている。これより、封止樹脂１５の線膨張係数は、８０ｐｐｍ／℃以下とすることが望ましい。また、線膨張係数を６０ｐｐｍ／℃とした場合には、樹脂クラックおよび接合不良ともに、不良率が約５％と大幅に低減されており、封止樹脂１５の線膨張係数は６０ｐｐｍ／℃以下とすることがより望ましい。さらに、線膨張係数を４０ｐｐｍ／℃とした場合には、樹脂クラックおよび接合不良ともに、不良率が約０％と不良がほぼ完全に解消されており、封止樹脂１５の線膨張係数は４０ｐｐｍ／℃以下とすることが最も望ましい。また、封止樹脂１５の線膨張係数における下限は、おもに封止樹脂１５の材料コストの観点より３０ｐｐｍ／℃以上とすることが望ましい。
【００９０】
第２に、封止樹脂１５の粘度について説明する。ＩＣチップ３とフィルム基材２との接続にインターポーザ４が介入する実装パッケージ１の構造では、フィルム基材２にデバイスホール８が存在する。このような本構造では、封止樹脂１５の粘度を、従来のＳＯＦ構造で使用される封止樹脂の粘度と同様に０．０１５〜０．０４５Ｐａ・ｓ程度としてポッティングを行った場合には、封止樹脂１５の粘度が低すぎて、ＩＣチップ３とインターポーザ４との間で未充填が生じ易くなる（特に、第１の方法の場合）。これは、以下の理由によると推測される。すなわち、封止樹脂１５の粘度が低すぎる場合、インターポーザ４の周囲にポッティングされた樹脂は、毛細管現象によってインターポーザ４とフィルム基材２との間に素早く浸透し、ＩＣチップ３の外周を包み込むように封止する。その結果、ＩＣチップ３とインターポーザ４との間で気泡が残り、未充填が生じやすくなる。この作用による未充填を防止するためには、封止樹脂１５の粘度を０．０５Ｐａ・ｓ以上とすることが好ましい。
【００９１】
一方、封止樹脂１５の粘度が高すぎる場合にも、封止樹脂１５がデバイスホール８を越えてＩＣチップ３とフィインターポーザ４との間に浸透しづらく、この間で未充填が生じ易い。このような不具合を防止するためには、封止樹脂１５の粘度を０．２５Ｐａ・ｓ以下とすることが好ましい。
【００９２】
以上より、封止樹脂１５の粘度は、０．０５Ｐａ・ｓ以上０．２５Ｐａ・ｓ以下とすることが好ましい。尚、封止樹脂１５は、常温時において上記範囲の粘度を示すものでなくてもよく、例えばプリヒートすることによって充填時に上記範囲の粘度となるものであってもよい（実際は、常温で３〜１５Ｐａ・ｓの樹脂をプリヒートし、０．０５〜０．２５Ｐａ・ｓの粘度で使用）。
【００９３】
第３に、封止樹脂１５の含有されるフィラーサイズについて説明する。通常、ＳＯＦに使用される封止樹脂には、その強度を増すためのフィラーが含有される。実装パッケージ１では、封止樹脂１５に含有されるフィラーサイズを１μｍ以下とすることが好ましい。
【００９４】
すなわち、実装パッケージ１では、特にＩＣチップ３とインターポーザ４との間でのバンプ接続をファインピッチで行うことを目的としていることから、接合ずれが発生した場合等は、バンプ間隔の最小値が１μｍ程度になることも考えられる。封止樹脂１５に含有されるフィラーサイズを１μｍ以下とすることで、バンプ間隔の最小値が１μｍ程度となった時でも、ＩＣチップ３とインターポーザ４との間に良好に樹脂充填できる。
【００９５】
本実施の形態に係るＩＣチップ実装パッケージは、チップサイズを縮小化されたＩＣチップにおいて、同時に多出力化を図るのに適しており、例えば、該ＩＣチップを液晶ドライバとして用いる液晶表示装置において好適に使用できる。
【図面の簡単な説明】
【００９６】
【図１】本発明の実施形態におけるＩＣチップ実装デバイスにおけるフィルム基材と、ＩＣチップと、インターポーザとの接合部分の構造を示す断面図であり、（ａ）はインターポーザの周囲に封止樹脂を塗布する方法を示すものであり、（ｂ）はＩＣチップの周囲に封止樹脂を塗布する方法を示すものである。
【図２】本実施形態に係るＩＣチップ実装パッケージの構成を示す平面図である。
【図３】図２に示したＩＣチップ実装パッケージを切断線Ａ−Ａ’において切断した状態を示した矢視断面図である。
【図４】図２に示したＩＣチップ実装パッケージに設けられたＩＣチップ及びインターポーザの構成を示した斜視図。
【図５】図２に示したＩＣチップ実装パッケージに設けられたＩＣチップ及びインターポーザの構成を示した斜視図であり、ＩＣチップをインターポーザに実装する前の段階を示したものである。
【図６】（ａ）〜（ｅ）は、図２に示したＩＣチップ実装パッケージの製造手順を示す断面図である。
【図７】ＩＣチップの周囲に形成される封止樹脂のフィレットを示す図である。図である。
【図８】ＩＣチップの周囲に封止樹脂を塗布する方法を示すものである。
【図９】ＩＣチップとデバイスホールとのサイズ関係を示す平面図である。
【図１０】封止樹脂の線膨張係数と樹脂クラックによる不良の発生率との関係を示すグラフである。
【図１１】封止樹脂の線膨張係数と温度サイクルを与えた場合の接合不良の発生率との関係を示すグラフである。
【図１２】従来技術の構成を示す断面図である。
【符号の説明】
【００９７】
１    ＩＣチップ実装パッケージ
２    フィルム基材（パッケージ基材）
３    ＩＣチップ
４    インターポーザ
５    フィルム上配線
６    フィルム上配線
８    デバイスホール
９    第１のバンプ
１０    第３のバンプ
１１    第２のバンプ
１２    ＩＣチップ接続用端子（ＩＣチップ側接続端子）
１３    フィルム基材接続用端子（パッケージ基材側接続端子）
１４    インターポーザ上配線
【図１】
2008147463.tif 000003
【図２】
2008147463.tif 000004
【図３】
2008147463.tif 000005
【図４】
2008147463.tif 000006
【図５】
2008147463.tif 000007
【図６】
2008147463.tif 000008
【図７】
2008147463.tif 000009
【図８】
2008147463.tif 000010
【図９】
2008147463.tif 000011
【図１０】
2008147463.tif 000012
【図１１】
2008147463.tif 000013
【図１２】
2008147463.tif 000014
【手続補正書】
【提出日】平成20年4月4日(2008.4.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
出入力端子群を有するＩＣチップと、
上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージにおいて、
上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されており、
上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、
上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、
上記ＩＣチップの外縁と上記デバイスホールの外縁との距離は、短辺間の距離が長辺間の距離よりも大きく、
上記封止樹脂の線膨張係数は、８０ｐｐｍ／℃以下であることを特徴とするＩＣチップ実装パッケージ。
【請求項２】
出入力端子群を有するＩＣチップと、
上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージにおいて、
上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されており、
上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、
上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、
上記ＩＣチップの外縁と上記デバイスホールの外縁との距離は、１辺の上記距離が、他の３辺の上記距離より大きく、
上記封止樹脂の線膨張係数は、８０ｐｐｍ／℃以下であることを特徴とするＩＣチップ実装パッケージ。
【請求項３】
上記封止樹脂の線膨張係数は、６０ｐｐｍ／℃以下であることを特徴とする請求項１または２に記載のＩＣチップ実装パッケージ。
【請求項４】
上記封止樹脂の線膨張係数は、４０ｐｐｍ／℃以下であることを特徴とする請求項１または２に記載のＩＣチップ実装パッケージ。
【請求項５】
上記封止樹脂の粘度は、０．０５Ｐａ・ｓ以上０．２５Ｐａ・ｓ以下であることを特徴とする請求項１ないし４の何れかに記載のＩＣチップ実装パッケージ。
【請求項６】
上記封止樹脂に含有されるフィラーの粒子サイズは１μｍ以下であることを特徴とする請求項１ないし５の何れかに記載のＩＣチップ実装パッケージ。
【請求項７】
上記封止樹脂は、上記ＩＣチップの周囲にフィレットを形成しており、
該フィレットは、上記パッケージ基板におけるＩＣチップ搭載面の一部を覆っていることを特徴とする請求項１ないし６の何れかに記載のＩＣチップ実装パッケージ。
【請求項８】
上記封止樹脂は、上記パッケージ基板におけるＩＣチップ搭載面で、上記デバイスホールの端から５μｍ以上を覆っていることを特徴とする請求項７に記載のＩＣチップ実装パッケージ。
【請求項９】
出入力端子群を有するＩＣチップと、
上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージの製造方法であって、
上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されており、
上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、
上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、
上記ＩＣチップの外縁と上記デバイスホールの外縁との距離は、短辺間の距離が長辺間の距離よりも大きく、
上記封止樹脂の線膨張係数は、８０ｐｐｍ／℃以下であることを特徴とするＩＣチップ実装パッケージの製造方法。
【請求項１０】
出入力端子群を有するＩＣチップと、
上記ＩＣチップを実装するための、接続端子群を有するパッケージ基材とを備えたＩＣチップ実装パッケージの製造方法であって、
上記ＩＣチップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するように構成されたＩＣチップ側接続端子群と、当該パッケージ基材側接続端子群及びＩＣチップ側接続端子群を接続する配線とを有したインターポーザを用いて接続されており、
上記ＩＣチップは、上記パッケージ基材に形成されたデバイスホール内に配置されており、
上記パッケージ基材と上記ＩＣチップと上記インターポーザとの接続部は封止樹脂によって封止されており、
上記ＩＣチップの外縁と上記デバイスホールの外縁との距離は、１辺の上記距離が、他の３辺の上記距離より大きく、
上記封止樹脂の線膨張係数は、８０ｐｐｍ／℃以下であることを特徴とするＩＣチップ実装パッケージの製造方法。
【請求項１１】
上記封止樹脂は、上記インターポーザの周囲に該封止樹脂を塗布することで形成されることを特徴とする請求項９に記載のＩＣチップ実装パッケージの製造方法。
【請求項１２】
上記封止樹脂は、上記ＩＣチップの周囲に該封止樹脂を塗布することで形成されることを特徴とする請求項９または１０に記載のＩＣチップ実装パッケージの製造方法。