(57)【要約】【課題】  半導体基板の裏面側に形成されたｐｎ接合界面の近傍に存在する結晶欠陥密度等を正確に評価することが可能となる半導体装置を提供する。【解決手段】  半導体装置１００は、裏面にトレンチ１２０が形成されている。トレンチ１２０は、ｐ型コレクタ層３２の裏面から表面側に向けて伸び、ｐ型コレクタ層３２の表面を通過してベース領域１１０に侵入している。トレンチ１２０は、ｐ型コレクタ層３２を貫通してベース領域１１０に侵入している。トレンチ１２０のｐ型コレクタ層３２に接する壁面と裏面側ベース層８０に接する壁面は、トレンチ絶縁膜４４ａ，４４ｂで覆われている。その内側に、導電性材料１０が埋め込まれている。トレンチ１２０のｎ+型のバッファ層３０と接する壁面には絶縁膜が形成されておらず、導電性材料１０はｎ+型のバッファ層３０と導通している。【選択図】  図１
2008218651.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のベース層と、
ベース層の裏面に接している第２導電型のコレクタ層と、
コレクタ層の裏面に形成されているコレクタ電極と、
コレクタ層を貫通してベース層に接している第１導電型の導電体領域を備えており、
コレクタ電極は、相互に絶縁されている少なくとも２領域に分離されており、
導電体領域は、コレクタ電極の一方の領域に接するコレクタ層から絶縁されており、
コレクタ電極の他方の領域は、コレクタ電極の一方の領域に接するコレクタ層から絶縁されているとともに、導電体領域に導通していることを特徴とする半導体装置。
【請求項２】
コレクタ層を貫通してベース層に侵入しているとともに、コレクタ層の裏面を平面視したときに閉ループを形成している絶縁体領域を備えており、
コレクタ電極の一方の領域は、閉ループの内側のコレクタ層に接しており、
導電体領域は、閉ループの外側に配置されていることを特徴とする請求項１の半導体装置。
【請求項３】
コレクタ電極の他方の領域は、閉ループの外側コレクタ層と導電体領域に接触していることを特徴とする請求項２の半導体装置。
【請求項４】
コレクタ層を貫通してベース層に侵入しているとともに、コレクタ層の裏面を平面視したときに閉ループを形成しているトレンチを備えており、
少なくとも閉ループの内側のコレクタ層に接するトレンチの壁面は絶縁体領域で覆われており、
トレンチの内部に導電体が充填されていることを特徴とする請求項２又は３の半導体装置。
【請求項５】
コレクタ層の裏面に閉ループに沿って伸びる絶縁膜が形成されており、その絶縁膜によってコレクタ電極が２領域に分離されていることを特徴とする請求項４の半導体装置。
【請求項６】
導電体領域とコレクタ層の界面にあって両者を絶縁する絶縁体領域が形成されており、
コレクタ電極の他方の領域は、コレクタ層から絶縁されていることを特徴とする請求項１の半導体装置。
【請求項７】
複数の半導体装置が作り込まれているウエハであり、
少なくとも１つの半導体装置が、請求項１〜６のいずれかの半導体装置であることを特徴とするウエハ。
【請求項８】
請求項１〜６のいずれかの半導体装置と、下記の縦型半導体装置が混在していることを特徴とする請求項７のウエハであり、
その縦型半導体装置が、
第１導電型のベース層と、
ベース層の表面の少なくとも一部に接している第２導電型のボディ領域と、
ボディ領域の表面の少なくとも一部に接している第１導電型のエミッタ領域と、
エミッタ領域とベース層を分離しているボディ領域にゲート絶縁膜を介して対向しているゲート電極と、
エミッタ領域に接しているとともにゲート電極から絶縁されているエミッタ電極と、
ベース層の裏面に接している第２導電型のコレクタ層と、
コレクタ層の裏面に接しているコレクタ電極と、
を備えていることを特徴とするウエハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の裏面近傍にｐｎ接合界面が形成されており、そのｐｎ接合界面の近傍に存在する結晶欠陥を評価することができる半導体装置に関する。
【背景技術】
【０００２】
電力制御用の縦型半導体装置の開発が進められている。特に、伝導度変調現象を利用することによって低いオン電圧を実現するＩＧＢＴ（Insulated Gate Bipolar Transistor）が注目されている。
縦型のＩＧＢＴは、半導体基板の裏面近傍に、例えばｎ型のベース層とｐ型のコレクタ層が接するｐｎ接合界面を備えている。この接合界面の近傍に存在する結晶欠陥の密度等はＩＧＢＴの特性に大きな影響を与える。半導体基板の裏面近傍に形成されているｐｎ接合界面の近傍に存在する結晶欠陥の密度等を測定することができる半導体装置が必要とされている。
【０００３】
ｐｎ接合界面の近傍に存在する結晶欠陥の密度等を測定するために、非特許文献１に開示されているＤＬＴＳ（Deep Level Transient Spectroscopy）法が開発されている。この方法では、ｐｎ接合で構成されるダイオードにパルス電圧を印加したときに生じる容量の過渡応答速度を測定する。
【０００４】
図９は、ｐｎ接合界面の近傍に存在する結晶欠陥の密度等を測定できるように改善されたＩＧＢＴの一例を示す。これは、特許文献１に開示されている。ＩＧＢＴは、ｎ型のベース層２８と、ベース層２８の表面の一部に接しているｐ型のボディ領域１８と、ボディ領域１８の表面の一部に接しているｎ型のエミッタ領域２４と、エミッタ領域２４とベース層２８を分離しているボディ領域１８にゲート絶縁膜２６を介して対向しているゲート電極４２と、エミッタ領域２４に接しているとともに酸化絶縁膜８６によってゲート電極４２から絶縁されているエミッタ電極２０と、ベース層２８の裏面に接しているｐ型のコレクタ３２層と、コレクタ層３２の裏面に接しているコレクタ電極３４を備えている。
【０００５】
ｎ型ベース層２８とｐ型コレクタ層３２の間に存在するｐｎ接合界面の近傍に存在する結晶欠陥の密度等をＤＬＴＳ法によって測定可能とするために、ｎ型ベース層２８の表面に接する測定用電極１４が形成されている。測定用電極１４を付加すると、測定用電極１４とコレクタ電極３４の間にダイオード構造が得られる。すなわち、測定用電極１４がカソード電極となり、コレクタ電極３４がアノード電極となるダイオード構造が得られる。そこで、測定用電極１４とコレクタ電極３４の間にパルス電圧を印加したときに生じる容量の過渡応答速度をＤＬＴＳ法によって測定することによって、ｎ型ベース層２８とｐ型コレクタ３２層の間に存在するｐｎ接合界面の近傍に存在する結晶欠陥の密度等を測定することができる。
【０００６】
図１０にＤＬＴＳ法の概要を示す。ｐｎ接合界面を有する測定用のダイオード９４をクライオスタット９２に収容し、測定用電極１４とコレクタ電極３４の間にパルス電圧９０を印加する。パルス電圧を印加すると、ｐｎ接合界面から空乏層が成長したり消失したりし、寄生容量が時間的に変化する。高精度容量検出器９６によって容量の過渡的応答速度を計測することによって、ｐｎ接合界面近傍に存在する結晶欠陥密度等を評価することができる。測定用ダイオード９４の温度を変えながら計測することもできる。
【０００７】
【特許文献１】特開平５−３２０５号公報
【非特許文献１】D.V.Lang “Deep-level transient spectroscopy : A new method to characterize traps in semiconductors”, J. Appl. Phys., vol.45, No.7, July 1974
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図９に示した従来構造のＩＧＢＴの測定用電極１４とコレクタ電極３４の間にパルス電圧９０を印加してＤＬＴＳ法を実施する場合、ｐｎ接合の容量を精度良く測定することができない。
通常のＩＧＢＴは、ｎ型ベース層２８のキャリア濃度を低くすることによって高耐圧化を図っており、ｎ型ベース層２８の抵抗が高い。測定用電極１４とコレクタ電極３４の間にパルス電圧９０を印加する方式であると、抵抗が高いｎ型ベース層２８の存在によって電流が分担され、ｐｎ接合の容量を精度よく測定することが困難となる。
【０００９】
また、ｐｎ接合界面の近傍に存在する少数キャリアに関連した結晶欠陥を評価するためには、ｐｎ接合界面に順バイアスを印加してｎ型ベース層２８に少数キャリアである正孔を注入し、その後にｐｎ接合界面に逆バイアスを印加し、逆バイアスを印加したときの容量過渡応答を測定する必要がある。
この際に、測定用電極１４とコレクタ電極３４の間にパルス電圧９０を印加する方式では、逆バイアスを印加したときの容量過渡応答を測定することができない。
図９に示すように、ＩＧＢＴの側面はダイシングされており、荒れている。すなわち、ダイシング端面３８には結晶欠陥が高濃度に存在し、リーク電流が流れやすい。このリーク電流の存在によって、ｐｎ接合の容量を正確に測定することが難しい。測定用電極１４とコレクタ電極３４の間に電圧を印加する方式では、ダイシング端面３８に沿って流れるリーク電流によって、容量過渡応答を正確に測定することができない。
【課題を解決するための手段】
【００１０】
本発明では、ＩＧＢＴの裏面側にカソード電極を露出させる。このために、コレクタ層を貫通してベース層に接している導電体領域を設ける。本発明によると、ベース層の高い抵抗によって測定電流が低下してしまうことや、ダイシング端面に沿ってリーク電流が流れること等による影響を抑制し、ｐｎ接合の容量を正確に測定することが可能となる。
【００１１】
本発明の半導体装置は、第１導電型のベース層と、ベース層の裏面に接している第２導電型のコレクタ層と、コレクタ層の裏面に形成されているコレクタ電極を備えている。すなわち、ＩＧＢＴの裏面側構造と同一の構造を備えている。ただし、この半導体装置は、同一ウエハ内に形成するベース層とコレクタ層のｐｎ接合の容量を正確に測定するものであれば足りることから、ＩＧＢＴとして機能する必要は必ずしもなく、表面側の半導体構造はＩＧＢＴ用のものから相違していてもよい。
本発明の半導体装置は、コレクタ層を貫通してベース層に接している導電体領域を備えており、さらに下記の特徴を備えている。コレクタ電極は、相互に絶縁されている少なくとも２領域に分離されている。導電体領域は、コレクタ電極の一方の領域に接するコレクタ層から絶縁されている。コレクタ電極の他方の領域は、コレクタ電極の一方の領域に接するコレクタ層から絶縁されているとともに、導電体領域に導通している。
【００１２】
本発明の半導体装置によると、コレクタ層の裏面に形成されている一対の電極（一対の領域）の間に、ベース層とコレクタ層の接合界面に形成されるｐｎ接合を利用したダイオードが形成される。すなわち、電極の一方の領域側と他方の領域の間に、コレクタ層とベース層と導電体領域が直列に接続されている構造が得られる。電極の一方の領域に接するコレクタ層から、電極の他方の領域と導電体領域の双方が絶縁されていることから、ダイオード構造の実現を妨げる短絡路が形成されることがない。
本発明の半導体装置によると、コレクタ層の裏面に形成されている一対の電極の間を流れる変位電流を観測することによって、ベース層とコレクタ層の接合によって形成されるダイオードの容量過渡応答を測定することができる。ベース層の高い抵抗によって測定電流が低下してしまうことや、ダイシング端面に沿ってリーク電流が流れること等による影響を抑制することができる。ベース層とコレクタ層の間に形成されるｐｎ接合の容量過渡応答を正確に測定することができ、ｐｎ接合界面の近傍に存在している結晶欠陥密度等を正確に評価することができる。
【００１３】
コレクタ層を貫通してベース層に侵入しているとともに、コレクタ層の裏面を平面視したときに閉ループを形成している絶縁体領域を備えていることが好ましい。この場合、コレクタ層は、閉ループを形成している絶縁体領域によって、相互に絶縁されている２つの領域に分割される。この場合、コレクタ電極の一方の領域は、閉ループの内側のコレクタ層に接する範囲に形成する。また、導電体領域は、閉ループの外側に配置する。この場合、コレクタ電極の他方の領域は、閉ループの外側のコレクタ層に接していてもよいし、接していなくてもよい。他方の領域が、少なくとも導電体領域に接触していればよい。閉ループを形成している絶縁体領域によってコレクタ層が分割されているために、コレクタ電極の他方の領域が閉ループの外側のコレクタ層に接していても、コレクタ電極の一方の領域が接しているコレクタ層（閉ループの内側）とコレクタ電極の他方の領域の間は絶縁されており、ダイオード構造を実現することができる。
【００１４】
コレクタ層を貫通してベース層に侵入しているとともにコレクタ層の裏面を平面視したときに閉ループを形成しているトレンチを備えていることが好ましい。この場合、少なくとも閉ループの内側のコレクタ層に接するトレンチの壁面は絶縁体領域で覆われており、トレンチの内部に導電体が充填されていることが好ましい。
この場合、閉ループの内側のコレクタ層に接するトレンチの壁面は絶縁体領域で覆われており、トレンチの内部に充填されている導電体は、閉ループの内側のコレクタ層から絶縁されている。これによっても、ダイオード構造を実現することができる。
【００１５】
コレクタ層を貫通してベース層に侵入しているとともにコレクタ層の裏面を平面視したときに閉ループを形成している絶縁体領域を備えている場合、コレクタ層の裏面にも閉ループに沿って伸びる絶縁膜が形成されており、その絶縁膜によってコレクタ電極が２領域に分離されていることが好ましい。この場合、閉ループの内側の電極と外側の電極との間にダイオード構造を実現することができる。
【００１６】
導電体領域とコレクタ層の界面にあって両者を絶縁する絶縁体領域が形成されていてもよい。この場合、コレクタ層を分割する必要がない。コレクタ電極の他方の領域が、コレクタ層から絶縁されていれば、電極の１対の領域の間にダイオード構造を実現することができる。
【００１７】
通常は１枚のウエハ内に複数の半導体装置が作り込まれている。この場合、複数の半導体装置のうちの少なくとも１つの半導体装置が、請求項１〜６のいずれかの半導体装置であればよい。
他の半導体装置がベース層とコレクタ層を備えている場合、ウエハ単位で加工することことから、他の半導体装置のベース層とコレクタ層は、本発明の半導体装置のベース層とコレクタ層とほぼ同様の特性を備えているとすることができる。本発明の半導体装置を利用してｐｎ接合界面に近傍に存在している結晶欠陥密度等を評価すれば、同一ウエハ内の他の半導体装置のｐｎ接合界面の近傍に存在している結晶欠陥密度等を評価することが出きる。
【００１８】
同一ウエハ内の他の半導体装置は、ＩＧＢＴであることが好ましい。この場合、他の半導体装置は、第１導電型のベース層と、ベース層の表面の少なくとも一部に接している第２導電型のボディ領域と、ボディ領域の表面の少なくとも一部に接している第１導電型のエミッタ領域と、エミッタ領域とベース層を分離しているボディ領域にゲート絶縁膜を介して対向しているゲート電極と、エミッタ領域に接しているとともにゲート電極から絶縁されているエミッタ電極と、ベース層の裏面に接している第２導電型のコレクタ層と、コレクタ層の裏面に接しているコレクタ電極を備えている。他の半導体装置は、ＩＧＢＴとして作動する。
この場合、本発明の半導体装置は、専ら測定用であって、ＩＧＢＴとして作動しなくてもよい。本発明でいうベース層あるいはコレクタ層は、同一ウエハ内の他の半導体装置であってＩＧＢＴとして作動する半導体装置のベース層あるいはコレクタ層と同一工程で形成された層をいい、必ずしもベース層あるいはコレクタ層として作動しないものであってもよい。ダイオードとして特性を測定する場合、ベース層はカソード領域となり、コレクタ層はアノード領域となる。
【発明の効果】
【００１９】
本発明によると、半導体基板の裏面側に形成されたｐｎ接合界面による接合容量をＤＬＴＳ法を用いて精度良く測定することが可能となり、ｐｎ接合界面の近傍に存在する結晶欠陥密度等を正確に評価することが可能となる。
【発明を実施するための最良の形態】
【００２０】
下記に説明する実施例の好ましい特徴を列記する。
（第１特徴）  ベース層の中に、ベース層に侵入しているトレンチの底部と電気的に導通している第１導電型カソード層を形成する。
【実施例】
【００２１】
図１に、本発明の実施例である半導体装置１００のダイシング端面３８付近の断面図を模式的に示す。半導体装置１００は、ｎ型ベース領域１１０と、その裏面に接しているｐ型コレクタ層３２と、その裏面に形成されている１対の電極３４ａ，３４ｂを備えている。ｎ型ベース領域１１０とｐ型コレクタ層３２はＩＧＢＴを構成する半導体構造の一部である。１対の電極３４ａ，３４ｂは、ｎ型ベース領域１１０とｐ型コレクタ層３２の接合界面の近傍に存在する結晶欠陥密度を測定するためのものであり、ＩＧＢＴとして作動する他の半導体装置（半導体装置１００と同一ウエハ内に形成される他の半導体装置）では、１対の電極３４ａ，３４ｂに分割されておらず、両者が一体となってコレクタ電極として作動する。
【００２２】
半導体装置１００のｎ型ベース領域１１０は、ｎ+型のキャリア蓄積層１２、ｎ型のベース層２８、ｎ+型のバッファ層３０、ｎ型の裏面側ベース層８０が積層されて構成されている。
半導体装置１００の表面には、ｐ型ボディ領域１８が形成されている。ｐ型ボディ領域１８は、ｎ型のベース層２８とｎ+型のキャリア蓄積層１２に接している。
ｐ型ボディ領域１８の表面の一部に、ｎ+型エミッタ領域２４が形成されている。ｐ型ボディ領域１８の表面の他の一部に、ｐ+型コンタクト領域２２が形成されている。ｐ型コンタクト領域２２にはｐ型不純物が、ｐ型ボディ領域１８よりも多く含まれている。
エミッタ領域２４とベース領域１１０を分離しているボディ領域１８を貫通し、エミッタ領域２４と接する位置からベース領域１１０に接する位置まで伸びているゲート電極用トレンチ３６が形成されている。ゲート電極用トレンチ３６の壁面は、ゲート絶縁膜２６で覆われ、その内部にポリシリコンが充填されている。ポリシリコンは導電体であり、ゲート電極４２を形成している。
図示２０は、エミッタ電極であり、エミッタ領域２４とｐ+型コンタクト領域２２に接している。エミッタ電極２０は、酸化絶縁膜８６によってゲート電極４２から絶縁されている。
ｎ型ベース領域１１０の裏面にｐ型コレクタ層３２が接しており、その裏面に１対の電極３４ａ，３４ｂが形成されている。ＩＧＢＴとして作動する他の半導体装置（半導体装置１００と同一ウエハ内に形成される他の半導体装置）では、１対の電極３４ａ，３４ｂに分割されておらず、両者が一体となってコレクタ電極として作動する。
【００２３】
半導体装置１００の裏面に、トレンチ１２０が形成されている。トレンチ１２０は、ｐ型コレクタ層３２の裏面から表面側に向けて伸び、ｐ型コレクタ層３２の表面を通過してベース領域１１０に侵入している。トレンチ１２０は、ｐ型コレクタ層３２を貫通してベース領域１１０に侵入している。
トレンチ１２０のｐ型コレクタ層３２に接する壁面と裏面側ベース層８０に接する壁面は、絶縁膜４４ａ，４４ｂで覆われている。その内側に、導電性材料１０が埋め込まれている。トレンチ１２０のｎ+型のバッファ層３０と接する壁面には絶縁膜が形成されておらず、導電性材料１０はｎ+型のバッファ層３０と導通している。導電性材料１０の材料は第１導電型のポリシリコンである。
【００２４】
図２に、半導体装置１００を裏面側から斜視した図を示す。ただし、図示の明瞭化のために、１対の電極３４ａ，３４ｂの図示を省略している。トレンチ１２０は、半導体装置１００の裏面の外周近傍を一巡している。閉ループを形成しているトレンチ１２０の内側のトレンチ絶縁膜４４ａによって、導電性材料１０は閉ループの内側のコレクタ層３２ａから絶縁されている。導電性材料１０は閉ループの内側のコレクタ層３２ａから絶縁されていればよく、閉ループの外側のコレクタ層３２ｂに接していてもよい。閉ループを形成しているトレンチ１２０の外側のトレンチ絶縁膜４４ｂは省略することができる。
【００２５】
図１に示すように、半導体装置１００のコレクタ層３２の裏面のトレンチ１２０に沿った位置に絶縁膜１６が形成されている。コレクタ電極は、閉ループを形成している絶縁膜によって、内側に位置する電極３４ａと、外側に位置する電極３４ｂに分割されている。内側に位置する電極３４ａは、閉ループを形成しているトレンチ１２０の内側のコレクタ層３２ａに接しており、外側に位置する電極３４ｂはトレンチ１２０の外側のコレクタ層３２ｂと導電性材料１０に接している。絶縁膜１６は絶縁膜４４ａに連続しており、内側電極３４ａと外側コレクタ層３２ｂの間を絶縁し、外側電極３４ｂと内側コレクタ層３２ａの間を絶縁している。
この場合、内側の電極３４ａと外側の電極３４ｂの間に、ｐ型のコレクタ層３２ａとｎ+型のバッファ層３０と導電性材料１０が直列に接続された構造が実現され、内側電極３４ａをアノードとし、外側電極３４ｂをカソード電極とするダイオード構造が得られる。
【００２６】
内側電極３４ａに接する内側コレクタ層３２ａと外側電極３４ｂに接する外側コレクタ層３２ｂは、内側トレンチ絶縁膜４４ａによって絶縁されており、内側電極３４ａと外側電極３４ｂの間がｐ型のコレクタ層３２によって短絡することはない。導電性材料１０は、絶縁膜４４ａによって、内側電極３４ａに接する内側コレクタ層３２ａから絶縁されており、内側電極３４に接する内側コレクタ層３２ａと導電性材料１０が短絡することもない。
なおＩＧＢＴとして作動する他の半導体装置（半導体装置１００と同一ウエハ内に形成される他の半導体装置）では、１対の電極３４ａ，３４ｂに分割されておらず、両者が一体となってコレクタ電極として作動する。この場合、絶縁膜１６も存在しない。
図８に、この半導体装置２００の断面図を示す。半導体装置２００の表面側の構造は、図１に示した半導体装置１００の表面と同一である。半導体装置２００では、ｐ型コレクタ層３２の全面にコレクタ電極３５が形成されている。半導体装置２００はＩＧＢＴとして動作する。
実際には、１枚のウエハ内に、多数の半導体装置２００と少数の半導体装置１００が混在した状態で製造する。ダイシングすることによって、多数の半導体装置２００と少数の半導体装置１００が製造される。
【００２７】
１対の電極３４ａ，３４ｂに分割されておらず、両者が一体となってコレクタ電極として作動する半導体装置の場合、ＩＧＢＴとして作動する。コレクタ電極３４に正の電圧を印加し、エミッタ電極２０を接地した状態で、ゲート電極４２に正の電圧を印加すると、エミッタ領域２４とベース領域１１０を分離している部分（ゲート絶縁膜２６を介してゲート電極４２に対向している部分）のボディ領域１８が反転し、エミッタ領域２４からベース領域１１０に電子が注入される。その結果、コレクタ層３２からベース領域１１０に正孔が注入され、ベース領域１１０で伝導度変調現象が生じる。この結果、コレクタ電極３４とエミッタ電極２０間を電流が流れる。ｎ+型のキャリア蓄積層１２は、正孔がベース領域１１０からエミッタ電極２０へ排除されることを防止し、ベース領域１１０での正孔密度を高め、コレクタ電極３４とエミッタ電極２０間の電圧差を低下させる。
ゲート電極４２に正の電圧を印加するのを停止すると、ボディ領域１８に形成されていた反転層が消失し、コレクタ電極３４とエミッタ電極２０間を電流が流れなくなる。ｎ+型のバッファ層３０は、ＩＧＢＴのオフ時にボディ領域１８とベース領域１１０の界面からベース領域１１０に向けて伸びる空乏層がバッファ層３０を超えて伸びるのを阻止する。このタイプのＩＧＢＴは、パンチスルー形のＩＧＢＴとして作動する。導電性材料１０は、ＩＧＢＴのターンオフ時に、ベース領域１１０に蓄積されていた電子がコレクタ電極３４に向けて排出される作動を促進する。導電性材料１０は、ＩＧＢＴのターンオフ速度を早めてスイッチング損失の低下を防止する。
【００２８】
ＩＧＢＴのスイッチング特性は、ベース領域１１０とコレクタ層３２の界面近傍に存在する結晶欠陥の量等によって大きく変化する。結晶欠陥が少なすぎると、ＩＧＢＴをオフしたときのスイッチング損失が大きくなる。結晶欠陥が多すぎると、ＯＮ電圧がオフ時の耐圧が低下する。ベース領域１１０とコレクタ層３２の界面近傍に存在する結晶欠陥の量等を測定する必要が存在している。
そのために、半導体装置１００では、内側電極３４ａと外側電極３４ｂに分割されている。
【００２９】
図３に、半導体装置１００の立体模式図を示す。図示の明瞭化のために、１対の電極３４ａ，３４ｂの図示を省略している。
本実施例では、導電性材料１０が埋め込まれているトレンチ１２０によって、内側のｐ型コレクタ層３２ａが完全に囲まれている。そのため、内側電極３４ａをアノード電極とし、外側電極３４ｂをカソード電極とするダイオード構造を構成しているｐ型コレクタ層３２ａとｎ型ベース領域１１０の接合面積を正確に算出することができ、測定される容量と電圧の特性から結晶欠陥密度等を評価することができる。また、ダイオードの内側電極３４ａ（アノード電極）と外側電極３４ｂ（カソード電極）の間を流れる電流は、ダイシング端面３８を流れない。ダイシング端面３８を流れるリーク電流が、ｐｎ接合の容量の測定精度を低下させることもない。
さらに、ダイオードの内側電極３４ａ（アノード電極）と外側電極３４ｂ（カソード電極）の間を流れる電流は、ｎ型ベース層２８等の高抵抗領域を流れないことから、ｎ型ベース層２８等の高抵抗が、ｐｎ接合の容量の測定精度を低下させることもない。
【００３０】
図５に、半導体装置１００の裏面側のｐｎ接合部について、内側内側コレクタ層（アノード領域）３２ａと導電性材料１０の間の等価回路を示す。７４は、内側コレクタ層（アノード領域）３２ａとｎ型の裏面側ベース層８０で形成される接合ダイオードを示し、接合容量を持っている。７６はｎ型の裏面側ベース層８０，ｎ+型のバッファ層３０の抵抗成分を示し、接合ダイオード７４に対して直列に接続されている。７０は導電性材料１０と内側コレクタ層（アノード領域）３２ａ間の寄生容量を示し、接合ダイオード７４に対して並列に接続されている。７８は導電性材料１０とｎ型の裏面側ベース層８０，ｎ+型のバッファ層３０間の寄生容量を示し、ｎ型の裏面側ベース層８０，ｎ+型のバッファ層３０の抵抗成分に対して並列に接続されている。
ｎ型の裏面側ベース層８０，ｎ+型のバッファ層３０の抵抗成分７６は、有効な抵抗路が非常に短いために極めて小さく、実質的には無視できる。これが図６の（ａ）に示されている。図６の（ａ）から明らかに、抵抗成分７６が無視できるほど小さければ、コンデンサ７８の両端電圧は等しくなり、コンデンサ７８の存在を無視することができる。これが図６の（ｂ）に示されている。
図６（ｂ）に示すように、内側コレクタ層（アノード領域）３２ａと導電性材料１０の間の容量を測定すると、内側コレクタ層（アノード領域）３２ａとｎ型の裏面側ベース層８０で形成される接合容量と、導電性材料１０と内側コレクタ層（アノード領域）３２ａ間の寄生容量を並列に接合した回路の容量を測定することになる。後記するように、導電性材料１０と内側コレクタ層（アノード領域）３２ａ間の寄生容量は小さく、実質的には内側コレクタ層（アノード領域）３２ａとｎ型の裏面側ベース層８０で形成される接合容量を測定することができる。
【００３１】
図４に、半導体装置１００の裏面ｐｎ接合部を拡大した断面模式図を示す。各パラメータは、以下を示す。
ｔｏｘ：トレンチ絶縁膜４４ａの膜厚、
ＮＡ  ：内側コレクタ層（アノード領域）３２のアクセプタ濃度、
ｘｊ  ：内側コレクタ層（アノード領域）３２の接合深さ
ＮＤ  ：ｎ型の裏面側ベース層８０のキャリア濃度、
ｎ    ：ｎ型の裏面側ベース層８０のドナー濃度、
Ｗｄｅｐ：空乏層の幅
ｄｔｒｅｎｃｈ：トレンチの深さ
【００３２】
図４に示したパラメータを用いると、内側コレクタ層（アノード領域）３２ａとｎ型の裏面側ベース層（カソード領域）８０の接合容量（図６（ｂ）の７４に示すコンデンサの容量）、および内側コレクタ層（アノード領域）３２ａと導電性材料１０間の寄生容量（図６（ｂ）の７０に示すコンデンサの容量）を、図７に示す式により求めることができる。
（１）式は、内側コレクタ層（アノード領域）３２ａと導電性材料１０で構成されるコンデンサ７０の寄生容量を示している。式において、ａは導電性材料１０で囲まれた領域の一辺の長さを示し、ｘｊはアノード領域３２ａの接合深さを示し、ε０は真空誘電率を示し、εｓは半導体材料の比誘電率を示し、ｔｏｘはトレンチ絶縁膜の膜厚を示している。
（２）式は、ｐ型コレクタ層アノード領域３２ａとｎ型の裏面側ベース層（カソード領域）８０で構成されるコンデンサ７４の接合容量を表している。ｗｄｅｐは空乏層の幅を示している。
（３）式は空乏層の幅を求める式を表している。φｂｉは拡散電位を示し、ＶＲは逆バイアス電圧を示し、ｑは電子電荷を示している。
（４）式は拡散電位を求める式を表している。ｋはボルツマン定数を示し、Ｔは熱力学温度を示し、ＮＡはアノード領域３２ａのアクセプタ濃度を示し、ＮＤはｎ型裏面側ベース層８０のドナー濃度を示し、ｎｉは半導体材料の真性キャリア濃度を示している。
ここで、代表的な値として、トレンチ１２０によって囲まれた領域の一辺の長さａを1cmとし、ゲート絶縁膜の厚みtoxを100nmとし、アノード領域３２ａの接合深さを0.2μmとし、ｎ型裏面側ベース層８０のキャリア濃度1.0×e14cm-3として、それぞれの容量を算出する。その結果は、Cj＝2160pF、Cac＝8.3pFとなる。Cacは、Cjと比べると極めて小さい。図６（ｂ）において、アノード領域３２ａと導電性材料１０で構成されるコンデンサ７０の寄生容量は極めて小さく、アノード領域３２ａと導電性材料１０間の容量を測定すれば、アノード領域３２ａとｎ型裏面側ベース層８０で構成されるコンデンサ７４の接合容量を正確に測定できることがわかる。
【００３３】
実施例では、閉ループを形成している内側トレンチ絶縁膜４４ａによって、コレクタ層３２が内側領域３２ａと外側領域３２ｂに分離されている。導電性材料１０が絶縁膜４４ａでコレクタ層３２から絶縁されている場合、コレクタ層３２を２分する必要はない。カソード電極３４ｂが導電性材料１０に導通してコレクタ層３２から絶縁されている限り、コレクタ層３２を２分しなくてもダイオード構造を形成することができる。
閉ループを形成している内側トレンチ絶縁膜４４ａによって、コレクタ層３２が２分されており、導電性材料１０が外側のコレクタ層３２ｂに配置されている場合、導電性材料１０を絶縁する必要はない。カソード電極３４ｂが導電性材料１０に導通して内側のコレクタ層３２ａから絶縁されている限り、導電性材料１０を絶縁しなくてもダイオード構造を形成することができる。
【００３４】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３５】
【図１】半導体装置１００の断面図を示す。
【図２】半導体装置１００の裏面を斜視した図を示す。
【図３】半導体装置１００の裏面から斜視した立体的な様子を示す。
【図４】半導体装置１００の裏面ｐｎ接合部の拡大断面図を示す。
【図５】半導体装置１００のｐｎ接合部分の等価回路を示す。
【図６】（ａ）（ｂ）は、半導体装置１００のｐｎ接合部分の近似的等価回路を示す。
【図７】半導体装置１００のｐｎ接合部分の寄生容量と接合容量の計算式を示す。
【図８】半導体装置２００の断面図を示す。
【図９】従来技術のＩＧＢＴの断面図を示す。
【図１０】ＤＬＴＳ法を用いた計測方法を示す。
【符号の説明】
【００３６】
１０：導電性材料
１２：ｎ+型キャリア蓄積層
１４：ｎ型ベース領域用電極
１６：絶縁膜
１８：ｐ型ボディ領域
２０：エミッタ電極
２２：ｐ型コンタクト領域
２４：ｎ+型エミッタ領域
２６：ゲート絶縁膜
２８：ｎ型ベース層
３０：ｎ+型バッファ層
３２：コレクタ層
３２ａ：内側コレクタ層（アノード領域）
３２ｂ：外側コレクタ層（カソード領域）
３４：コレクタ電極
３４ａ：内側電極（アノード電極）
３４ｂ：外側電極（カソード電極）
３６：ゲート電極用トレンチ
３８：ダイシング端面
４０：ｐ型アノード領域
４２：ゲート電極
４４ａ：内側トレンチ絶縁膜
４４ｂ：外側トレンチ絶縁膜
７０：導電性材料とｐ型コレクタ（アノード）間の寄生容量
７４：ｐｎ接合ダイオード
７６：ｎ型カソード層の抵抗成分
７８：導電性材料とｎ型ベース層間の寄生容量
８０：ｎ型裏面側ベース層
８６：酸化絶縁膜
９０：パルス電圧
９２：クライオスタット
９４：結晶欠陥評価用素子
９６：高精度容量検出器
１００：半導体装置
１１０：ｎ型ベース領域
１２０：トレンチ
２００：半導体装置
【図１】
2008218651.tif 000003
【図２】
2008218651.tif 000004
【図３】
2008218651.tif 000005
【図４】
2008218651.tif 000006
【図５】
2008218651.tif 000007
【図６】
2008218651.tif 000008
【図７】
2008218651.tif 000009
【図８】
2008218651.tif 000010
【図９】
2008218651.tif 000011
【図１０】
2008218651.tif 000012