(57)【要約】【課題】ショットキバリア半導体装置において、少ない逆方向洩れ電流と、より高い阻止電圧を有し、順方向電圧降下が小さく電力効率の高い効率的な半導体装置であって、サージや過渡電圧に対して高い耐久性を有する半導体装置を提供すること。【解決手段】半導体基板１０１の第１主面上に低濃度の半導体層１０２が形成され、前記低濃度の半導体層表面から半導体基板１０１に至る１つ以上のトレンチ１０３によって、前記低濃度の半導体層内に１つ以上のメサ１０２ａを形成し、前記メサ１０２ａとトレンチ１０３の境界部に絶縁皮膜１０４を形成し、絶縁皮膜１０４の表面上でかつトレンチ内部に第１の電極１０５を形成し、前記低濃度の半導体層表面にショットキ接合を形成する第２の電極１０６を前記第１の電極１０５とオーミック接合して形成し、半導体基板１０１の第２主面上に第３の電極１０７を形成する。【選択図】図１
2008034572.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１主面上に不純物濃度が前記半導体基板より低濃度の半導体層を形成し、前記半導体層内に層表面から前記半導体基板に至る１つ以上のトレンチを形成し、前記半導体層内に１つ以上のメサを形成し、前記メサと前記トレンチの境界部に絶縁皮膜を形成し、前記絶縁皮膜に囲まれた前記トレンチの内部に第１の電極を形成し、前記半導体層の表面に前記第１の電極を覆って第２の電極を形成し、前記第２の電極が前記半導体層とショットキ接合をなすとともに、前記第２の電極が前記第１の電極とオーミック接合をなし、前記半導体基板の第２主面上に第３の電極を形成したことを特徴とする半導体装置。
【請求項２】
前記半導体層内の各箇所の不純物濃度を調整することで前記不純物濃度に比例して印加される電界強度を調整し、前記半導体層内の降伏電圧が前記半導体層内で一定をなすことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記半導体層において不純物濃度の濃度勾配が段階的に変化し、前記半導体基板に近いほどに濃度勾配が大きくなり、前記半導体層内の降伏電圧が前記半導体層内で一定をなすことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記半導体層の不純物濃度が、前記半導体層と第２の電極とのショットキ接合に沿って形成される前記半導体層内の空乏領域から少なくとも１ｕｍ以上の領域において一定であることを特徴とする請求項１〜３の何れか１項記載の半導体装置。
【請求項５】
前記第１の電極の周囲の前記半導体層内に絶縁被膜を介して形成される空乏領域が前記メサを全幅にわたって覆うことを特徴とする請求項１〜４の何れか１項記載の半導体装置。
【請求項６】
全てのメサと全てのトレンチを囲む一対の平行な環状溝のトレンチを形成し、前記環状溝のトレンチの間に帯状のメサを形成し、各環状溝のトレンチと前記半導体層との境界部に沿って帯状の絶縁被膜を形成し、前記帯状の絶縁被膜に囲まれた各環状溝のトレンチ内部にそれぞれ第４、第５の電極を形成し、前記帯状のメサにおいて下層をなす前記半導体層の上層に異なる導電型の半導体層を形成し、第２の電極が前記上層の半導体層と、第１、４、５の電極とオーミック接合し、前記帯状のメサ内の下層の半導体層と上層の半導体層によって形成するＰＮ接合の降伏電圧が半導体装置の降伏電圧を決定することを特徴とする請求項１〜５の何れか１項記載の半導体装置。
【請求項７】
前記第４、第５の電極の周囲の前記半導体層内に前記帯状の絶縁被膜を介して形成される空乏領域が前記帯状のメサを全幅にわたって覆うことを特徴とする請求項６記載の半導体装置。
【請求項８】
前記第２の電極が前記半導体層との界面において凹凸形状をなすことを特徴とする請求項１〜７の何れか１項記載の半導体装置。
【請求項９】
前記第２の電極の一部が前記トレンチの内部に入り込み、前記トレンチの内部で絶縁皮膜が第２の電極と当接し、前記トレンチの周囲に前記半導体層と第２の電極とのショットキ接合を形成したことを特徴とする請求項８記載の半導体装置。
【請求項１０】
前記トレンチの内部で第２の電極と当接する前記絶縁被膜の終端部分がテーパー形状をなすことを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記低濃度の半導体層の表面から前記半導体基板に到達する高濃度の半導体層を形成し、前記高濃度の半導体層の表面に窓開けして、かつ各絶縁被膜と接合する絶縁被膜を形成し、前記高濃度の半導体層の窓を覆って第６の電極を形成したことを特徴とする請求項１〜１０の何れか１項記載の半導体装置。
【請求項１２】
前記低濃度の半導体層の表面から前記半導体基板に到達する高濃度の半導体層が形成され、前記低濃度の半導体層および前記高濃度の半導体層の表面を覆って絶縁皮膜が形成され該皮膜の前記高濃度の半導体層に位置する一部の部位に窓が形成され、前記窓を覆って前記高濃度の半導体層の上に第６の電極が形成されたことを特徴とする請求項１〜１０の何れか１項記載の半導体装置。
【請求項１３】
前記低濃度の半導体層の表面から前記半導体基板の第２主面に到達してなお前記低濃度の半導体層表面の周辺へ延在する第７の電極が形成されて該電極と前記低濃度の半導体層および前記半導体基板とが絶縁皮膜で絶縁され、前記第７の電極と前記第３の電極とがオーミック接合してなることを特徴とする請求項１〜１０の何れか１項記載の半導体装置。
【請求項１４】
前記半導体基板上に異なる導電型の高濃度の半導体層を形成し、前記高濃度の半導体層上に同導電型で低濃度の半導体層を形成し、前記低濃度の半導体層の表面から前記半導体基板に到達する高濃度の半導体分離層を前記半導体基板と同導電型で形成したことを特徴とする請求項１１記載の半導体装置。
【請求項１５】
請求項１〜１３の何れか１項記載の半導体装置の製造において、半導体基板の第１主面上に低濃度の半導体層を形成する際に、前記半導体基板からせり上がるオートドープを制限し、前記低濃度の半導体層内の不純物濃度の勾配が前記半導体基板に近いほどに大きくなることを特徴とする半導体装置の製造方法。
【請求項１６】
前記絶縁被膜の終端部分をテーパー形状に形成することを特徴とする請求項１５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置とその製造方法に関し、ショットキ接合を有する半導体装置に係る技術である。
【背景技術】
【０００２】
ショットキバリア半導体装置は整流作用をもつ半導体装置であり、図２３に示すように、広範囲な分野で適用可能である。一般に、整流器は順方向電流に対しては低抵抗、逆方向電流に対しては非常に高抵抗でなければならない。ショットキバリア半導体装置の整流作用は金属／半導体接合の接触面（界面）を横切る非線形・単極性の電荷担体（電流）輸送によるものであり、低損失で大きな順方向電流を流すことができる。このため、出力整流器として広範囲に使用されており、特にモーター駆動機構のようなモード切換電源や他の高速電力用スイッチング装置において用いられている。
【０００３】
ショットキバリア半導体装置での金属／半導体接合の接触面（界面）を横切る単極性の電荷担体（電流）輸送は基本的に以下の複数のプロセスを含むものである。
（１）金属／半導体間のポテンシャル障壁を越えて生じる半導体から金属への電子輸送（熱電子放出）
一般的に室温（例えば、３００Ｋ）において、ショットキバリア半導体装置〔例えば、半導体の不純物濃度が１×１０１６ｃｍ−３のシリコン（Ｓｉ）〕の主な電流は熱電子放出電流である。
（２）金属／半導体間のポテンシャル障壁を透過して生じる電子の量子力学的なトンネリング（電界放出）
ショットキバリア半導体装置において金属／半導体間には比較的広いポテンシャル障壁が存在し、このポテンシャル障壁によってトンネリング電流を制限している。
（３）半導体内の空乏領域における再結合
空乏領域の再結合電流は、ＰＮ接合ダイオードで観察されるものに類似していて、非常に低い順方向電流濃度においてのみ考慮される。
（４）金属から半導体への正孔注入
小数キャリア注入電流は、大きな順方向電流濃度においてのみ考慮される。
（５）金属／半導体間の界面トラップによる界面電流及び、金属接触周辺部の電界集中によるエッジリーク電流
ところで、近年、電源装置において低電圧化と低消費電力化が進んでおり、電力損失の小さいショットキバリア半導体装置が望まれている。このため、順方向電流が大きくて順方向電圧降下が低く、かつ逆方向の阻止電圧が高くて逆方向洩れ電流が小さいショットキバリア半導体装置が必要である。
【０００４】
ショットキバリア半導体装置の順方向電圧降下は、金属／半導体接合における順方向電圧降下と、半導体領域およびその他の領域の直列抵抗成分に依存している。
従って順方向の電力損失を小さくする為には直列抵抗成分を小さくすることが必要であり、直列抵抗成分を小さくするためには半導体層の不純物濃度を上げ、その厚みを小さくしなければならない。
【０００５】
他方で、逆方向の阻止電圧を高くして逆方向洩れ電流を小さくする為には、金属／半導体接合の接触面（界面）において逆バイアス電界が過度にならないようにすることが必要であり、そのためには半導体層の不純物濃度を下げ、その厚みを大きくしなければならない。
【０００６】
逆方向洩れ電流は金属／半導体間のショットキバリアの高さ（ポテンシャル障壁）に反比例しており、順方向電圧降下はショットキバリアの高さに比例している。また、ショットキバリアの高さは半導体層の不純物濃度に反比例して変化する。その為、順方向電圧降下を小さくすると逆方向洩れ電流は大きくなり、逆方向降伏電圧は衝突イオン化のために減少する。
【０００７】
上述したように、ショットキバリア半導体装置では、順方向電圧降下と逆方向洩れ電流との間にトレードオフの関係があり、同時に両方の特性を最小にすることは困難である。そのため、ショットキバリア半導体装置を設計する際に、すべてのデバイス寄生値を同時に最小にすることはできないので、ショットキバリアの高さ、半導体層の不純物濃度およびその厚みといった設計パラメータは、特定用途において求められる要求を満たすように設計される。
【０００８】
例えば、ショットキバリアの高さは、高電流動作用途、つまり順方向での電力損失が重要となる用途では小さく設計される。逆に、周囲温度が高い環境下で使用する用途、もしくは阻止電圧が高い用途においてはショットキバリアの高さは大きく設計される。
【０００９】
金属／半導体接合によって形成されたショットキバリアの高さは金属と半導体の仕事関数の電位差によって決定される。順方向電圧降下（ＶＦ）は、ショットキバリアの高さ（φｂｎ）の関数である飽和電流（Ｊｓ）と、ドリフト領域、基板、および接触子の抵抗（Ｒｄ、Ｒｓ、およびＲｃ）と順方向電流密度（ＪＦ）とに依存している。
ＶＦ＝ｋＴ／ｑ×ｌｎ（ＪＦ／Ｊｓ）＋（Ｒｄ＋Ｒｓ＋Ｒｃ）ＪＦ  （１）
片側階段接合構造を有するショットキバリア半導体装置の最大阻止電圧（ＢＶｐｐ）は、理想的な平行平面型ＰＮ接合半導体装置（例えば、Ｐ＋／ＮもしくはＮ＋／Ｐ）の降伏電圧に理論的には等しい。式（２）によって記述されるように、降伏電圧（ＢＶｐｐ）はドリフト領域（Ｎｄ）の不純物濃度に依存している。
Ｎｃ＝２×１０１８（ＢＶｐｐ）−４／３  （２）
図２２は、理想的な平行平面型ＰＮ接合半導体装置について、ドリフト領域の不純物濃度に対する降伏電圧および空乏領域幅を示している。しかしながら、実際のショットキバリア半導体装置の降伏電圧は、図２２に示された降伏電圧の約３分の１である。降伏電圧の減少は、金属／半導体間への電界印加によるポテンシャル障壁の低下とトンネリング電流によって生じる。
【００１０】
ショットキバリア半導体装置における順方向電圧降下と逆方向の阻止電圧とのトレードオフを打破する構造として、ＰＮ接合によって制御されるショットキバリア半導体装置（Ｊｕｎｃｔｉｏｎ  Ｂａｒｒｉｅｒ  Ｓｃｈｏｔｔｋｉ  ：  ＪＢＳ）がある。
【００１１】
ＪＢＳは半導体基板表面においてショットキ接合の配列を有し、かつそのショットキ接合の下に対応して半導体ドリフト領域を有するものである。ＪＢＳはショットキ接合の間に点在するＰＮ接合格子を有し、ＰＮ接合格子の作用に由来してピンチ型半導体装置とも呼ばれる。つまり、ＰＮ接合格子からドリフト領域へ拡がる空乏領域において、順方向電圧印加時にドリフト領域をピンチオフせず、逆方向電圧印加時にドリフト領域をピンチオフする。一般的には、逆方向電圧が数ボルトの閾値となると空乏領域がドリフト領域をピンチオフする。この作用を実現できるようにＰＮ接合格子はその大きさとＰ型領域の不純物濃度を設計する。したがって、逆方向電圧が閾値に到達すると、空乏領域がショットキバリアへの電圧印加を防ぎ、逆方向洩れ電流の増加を抑制する。
【００１２】
図２１にＪＢＳの断面図を示す。ＪＢＳは、Ｎ型半導体基板３０１の第１主面上のＮ型半導体層３０２と表面電極３０３とによって形成された複数のショットキ接合３０４を有するとともに、Ｐ型半導体層３０５とＮ型半導体層３０２とによって形成されたＰＮ接合格子３０６を有し、Ｎ型半導体基板３０１の第２主面上に裏面電極３０７を設けている。
【００１３】
しかしながら、ＪＢＳは一般的に比較的大きい直列抵抗と、面積割合的にショットキ接合領域の減少とによって大きな順方向電圧降下を有する。このショットキ接合の領域減少は半導体表面の全領域にＰＮ接合格子が存在することによって必ず生じる。
【００１４】
さらに、順方向電流が大きくなるとＰＮ接合の影響で小数キャリア伝導が開始される。それによって高周波領域における電力効率が低下する。また、ＪＢＳでの逆方向の阻止電圧は、ドリフト領域に同等の不純物濃度を有するショットキ半導体装置での逆方向の阻止電圧より高いが、図２２に示されている平行平面型ＰＮ接合での逆方向の阻止電圧を原理的に超えることは出来ない。
【００１５】
順方向電圧降下と逆方向の阻止電圧とのトレードオフを打破する別の構造として、ＭＯＳトレンチを有するショットキバリア半導体装置（Ｔｒｅｎｃｈ  ＭＯＳ  Ｂａｒｒｉｅｒ  Ｓｈｏｔｔｋｉ  ：  ＴＭＳＢ）があり、この構造は理想的な平行平面型ＰＮ接合の理論的な降伏電圧よりも高い降伏電圧を持っている。
【００１６】
この構造を図２０に示す。Ｎ型半導体基板４０１の第１主面上にＮ型半導体層４０２を形成しており、Ｎ型半導体層４０２に複数のトレンチ４０３を形成して少なくとも一つのメサ４０２ａを形成している。
【００１７】
メサ４０２ａとトレンチ４０３の境界部には絶縁皮膜４０４を形成し、絶縁皮膜４０４に囲まれたトレンチ４０３の内部に第１の電極４０５を形成している。Ｎ型半導体層４０２の表面には第２の電極４０６を設けてショットキ接合を形成しており、第１の電極４０５と第２の電極４０６とがオーミック接合している。Ｎ型半導体基板４０１の第２主面上に第３の電極４０７を形成している。
【００１８】
この構成により、ドリフト領域をなすメサ４０２ａの多数キャリアと第１の電極４０５のキャリアとの電荷結合によって、理論的な平行平面型ＰＮ接合半導体装置の降伏電圧よりも大きい降伏電圧が実現される。この電荷結合はショットキ接合の下で生じる電界分布の再分配によるものである。
【００１９】
さらに、Ｎ型半導体層４０２と第２の電極４０６とのショットキ接合での電界がメサ４０２ａにおけるピンチオフの影響により減少するため、逆方向洩れ電流も低減出来る。また、ＰＮ接合の不存在により順方向大電流時にも少数キャリア伝導が起こらないので、高周波領域での電力効率の低下が起こらない。
【００２０】
図１９は理想的な平行平面型ＰＮ接合半導体装置におけるトレンチの深さと電界分布との関係を示しており、トレンチの深さ（「ｄ」）が異なると電界分布が再配分されることを示している。この平行平面型ＰＮ接合半導体装置は、半導体層厚（ドリフト領域）３．５μｍ、ドリフト領域の不純物濃度３×１０１６ｃｍ−３、メサ幅０．５μｍ、ショットキバリア０．５８ｅＶである。
【００２１】
図１９から明らかなように、トレンチＭＯＳ電極とメサ間の電荷結合によって２つの効果がある。
（１）ショットキ接合での電界が低減される。
【００２２】
ショットキ接合、つまりドリフト領域の深さ０μｍの位置における電解強度はトレンチの深さが大きくなるほどに、すなわちトレンチの深さｄ＝０．６のものよりトレンチの深さｄ＝２．４のもののほうが低下する。
（２）電界分布のピークがショットキ接合から離れたドリフト領域内にシフトする。
【００２３】
トレンチの深さが大きくなるほどに、すなわちトレンチの深さｄ＝０．６のものよりトレンチの深さｄ＝２．４のもののほうが、その電界分布のピークがドリフト領域の深い位置にシフトする。
【００２４】
このように、ショットキ接合における電界強度を低減することでショットキバリアの高さ低下に起因する逆方向洩れ電流を低減でき、電界強度のピークがショットキ接合から離れてドリフト領域の深い位置にシフトするほどに、降伏電圧は平行平面型ＰＮ接合半導体装置の理論的な降伏電圧より大きくなる。
【特許文献１】特表２０００−５１２０７５号公報
【特許文献２】特表２００３−５２２４１３号公報
【特許文献３】特表２００４−５２９５０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
図２０に示したＴＭＢＳにおけるトレンチ深さと降伏電圧の関係を図１８に示す。図１８に示すように、トレンチ深さが一定値以上となるとトレンチ深さが増加しても降伏電圧は増加しない。これは、メサ部において半導体の電界がアバランシェ降伏を引き起こす理論的な降伏電圧の限界に達するためである。
【００２６】
降伏電圧を増加させるためには、メサ部の不純物濃度を増加させてアバランシェ降伏の電界強度を高めなければならない。しかしながら、不純物濃度を増加させると逆方向電圧印加時にメサ部が空乏化し難くなるので、逆方向洩れ電流の増加を引き起こす。このため、降伏電圧と逆方向洩れ電流の関係がトレードオフとなる。
【００２７】
よって、上述のＴＭＢＳであっても、少ない逆方向洩れ電流と、より高い阻止電圧を有し、順方向電圧降下が小さく電力効率の高い効率的な半導体装置を提供することが出来ない。
【００２８】
ショットキバリア半導体装置は金属／半導体接合の接触面（界面）においてサージや過渡電圧に対して耐久性が低く、サージや過渡電圧は逆方向の降伏電圧の小さい所に集中して流れる。このため、一般なショットキバリア半導体装置では、金属／半導体接合の接触面（界面）の終端部に金属／半導体接合より降伏電圧を低く設計したガードリングと呼ばれるＰＮ接合部を設けてサージや過渡電圧に対する耐久性を高めている。
【００２９】
上述のＴＭＢＳでは降伏電圧がトレンチ部の絶縁被膜の厚みによって変化し、絶縁被膜の厚みの薄い箇所が最も降伏電圧が低くなる。このため、１つの半導体装置内に複数のトレンチ／メサの構造を作り込んだ際には、サージや過渡電圧が降伏電圧の低いトレンチ／メサに集中するために、結果としてサージや過渡電圧に対する耐久性が非常に低くなる。
【００３０】
本発明は上記の課題を解決するものであり、少ない逆方向洩れ電流と、より高い阻止電圧を有し、順方向電圧降下が小さくて電力効率の高い効率的な半導体装置であって、サージや過渡電圧に対して高い耐久性を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００３１】
上記課題を解決するために、本発明のショットキバリア半導体装置は、半導体基板の第１主面上に不純物濃度が前記半導体基板より低濃度の半導体層を形成し、前記半導体層内に層表面から前記半導体基板に至る１つ以上のトレンチを形成し、前記半導体層内に１つ以上のメサを形成し、前記メサと前記トレンチの境界部に絶縁皮膜を形成し、前記絶縁皮膜に囲まれた前記トレンチの内部に第１の電極を形成し、前記半導体層の表面に前記第１の電極を覆って第２の電極を形成し、前記第２の電極が前記半導体層とショットキ接合をなすとともに、前記第２の電極が前記第１の電極とオーミック接合をなし、前記半導体基板の第２主面上に第３の電極を形成したことを特徴とする。
【００３２】
また、前記半導体層内の各箇所の不純物濃度を調整することで前記不純物濃度に比例して印加される電界強度を調整し、前記半導体層内の降伏電圧が前記半導体層内で一定をなすことを特徴とする。
【００３３】
また、前記半導体層において不純物濃度の濃度勾配が段階的に変化し、前記半導体基板に近いほどに濃度勾配が大きくなり、前記半導体層内の降伏電圧が前記半導体層内で一定をなすことを特徴とする。
【００３４】
また、前記半導体層の不純物濃度が、前記半導体層と第２の電極とのショットキ接合に沿って形成される前記半導体層内の空乏領域から少なくとも１ｕｍ以上の領域において一定であることを特徴とする。
【００３５】
また、前記第１の電極の周囲の前記半導体層内に絶縁被膜を介して形成される空乏領域が前記メサを全幅にわたって覆うことを特徴とする。
また、全てのメサと全てのトレンチを囲む一対の平行な環状溝のトレンチを形成し、前記環状溝のトレンチの間に帯状のメサを形成し、各環状溝のトレンチと前記半導体層との境界部に沿って帯状の絶縁被膜を形成し、前記帯状の絶縁被膜に囲まれた各環状溝のトレンチ内部にそれぞれ第４、第５の電極を形成し、前記帯状のメサにおいて下層をなす前記半導体層の上層に異なる導電型の半導体層を形成し、第２の電極が前記上層の半導体層と、第１、４、５の電極とオーミック接合し、前記帯状のメサ内の下層の半導体層と上層の半導体層によって形成するＰＮ接合の降伏電圧が半導体装置の降伏電圧を決定することを特徴とする。
【００３６】
また、前記第４、第５の電極の周囲の前記半導体層内に前記帯状の絶縁被膜を介して形成される空乏領域が前記帯状のメサを全幅にわたって覆うことを特徴とする。
また、前記第２の電極が前記半導体層との界面において凹凸形状をなすことを特徴とする。
【００３７】
また、前記第２の電極の一部が前記トレンチの内部に入り込み、前記トレンチの内部で絶縁皮膜が第２の電極と当接し、前記トレンチの周囲に前記半導体層と第２の電極とのショットキ接合を形成したことを特徴とする。
【００３８】
また、前記トレンチの内部で第２の電極と当接する前記絶縁被膜の終端部分がテーパー形状をなすことを特徴とする。
また、前記低濃度の半導体層の表面から前記半導体基板に到達する高濃度の半導体層を形成し、前記高濃度の半導体層の表面に窓開けして、かつ各絶縁被膜と接合する絶縁被膜を形成し、前記高濃度の半導体層の窓を覆って第６の電極を形成したことを特徴とする。
【００３９】
また、前記低濃度の半導体層の表面から前記半導体基板に到達する高濃度の半導体層が形成され、前記低濃度の半導体層および前記高濃度の半導体層の表面を覆って絶縁皮膜が形成され該皮膜の前記高濃度の半導体層に位置する一部の部位に窓が形成され、前記窓を覆って前記高濃度の半導体層の上に第６の電極が形成されたことを特徴とする。
【００４０】
また、前記低濃度の半導体層の表面から前記半導体基板の第２主面に到達してなお前記低濃度の半導体層表面の周辺へ延在する第７の電極が形成されて該電極と前記低濃度の半導体層および前記半導体基板とが絶縁皮膜で絶縁され、前記第７の電極と前記第３の電極とがオーミック接合してなることを特徴とする。
【００４１】
また、前記半導体基板上に異なる導電型の高濃度の半導体層を形成し、前記高濃度の半導体層上に同導電型で低濃度の半導体層を形成し、前記低濃度の半導体層の表面から前記半導体基板に到達する高濃度の半導体分離層を前記半導体基板と同導電型で形成したことを特徴とする。
【００４２】
本発明の半導体装置の製造方法は、請求項１〜１３の何れか１項記載の半導体装置の製造において、半導体基板の第１主面上に低濃度の半導体層を形成する際に、前記半導体基板からせり上がるオートドープを制限し、前記低濃度の半導体層内の不純物濃度の勾配が前記半導体基板に近いほどに大きくなることを特徴とする。
【００４３】
また、前記絶縁被膜の終端部分をテーパー形状に形成することを特徴とする。
【発明の効果】
【００４４】
半導体層中の電子のイオン化率（α）は電界強度（ε）に対して、
α＝Ａ×ｅｘｐ（−（ｂ／ε）ｍ）  （２）
（シリコンでは、Ａ＝３．８×１０６ｃｍ−１、ｂ＝１．７５×１０６ｃｍ−１、ｍ＝１）
半導体がアバランシェ降伏を起こす条件は、半導体層の空乏領域幅をＷとして、
【００４５】
【数１】
2008034572.tif 000003
である。（３）式を満たす臨界電界強度は半導体層不純物濃度によって変化し、図１７に示すように不純物濃度の指数に比例する。また、半導体層内の電界は半導体層内の不純物濃度勾配に比例分配して印加される。
【００４６】
従来のＴＭＢＳでは、半導体基板と半導体ドリフト層間に大きな不純物濃度勾配を有する。その為、半導体基板と半導体ドリフト層間に電界が集中する。それによって、低い逆方向印加電圧で臨界電界強度に達してアバランシェ降伏が起こるため、逆方向阻止電圧を大きくできない。
【００４７】
しかしながら、本発明の半導体装置では、電界集中を抑えるために、低濃度の導電型半導体層の不純物濃度勾配を小さくし、且つ、低濃度の半導体層の不純物濃度が所定の濃度勾配を有することで、各箇所の電界を分散させてアバランシェ降伏の起こる電圧を均一にし、大きな逆方向阻止電圧を有することが出来る。
【００４８】
また、従来のＴＭＢＳにおいて、トレンチ底部が半導体基板へ到達していない場合、トレンチ底部の曲率が大きい所に電界が集中して降伏電圧の低下を招く。従って、トレンチ底部の形状によって半導体装置の降伏電圧を大きく左右してしまう欠点があった。
【００４９】
本発明の半導体装置は、トレンチを半導体基板に達するように形成することで、トレンチ底部に電界が印加されず、トレンチ底部の形状や曲率によって、降伏電圧が変化することを防ぐことが出来る。
【００５０】
ショットキ接合に電界がかかると、ポテンシャル障壁の低下によって逆方向洩れ電流が増加する。従来のＴＭＳＢではショットキ接合にも電界が印加されるため、逆方向洩れ電流が大きくなる。一方、本発明の半導体装置は、低濃度の半導体層の不純物濃度が、ショットキ接合によって形成された層内の空乏領域から少なくとも１ｕｍ以上は一定にすることで、図１６に示すようにショットキ接合に電界が印加されないようにし、逆方向洩れ電流を小さいくすることが出来る。
【００５１】
さらに、本発明の半導体装置では、低濃度の半導体層内に形成されたメサの幅が、逆方向電圧を印加した際に、第１の電極に正の電圧が印加されることによって、絶縁被膜を介して形成される空乏領域がメサを全て覆ってピンチオフするように設計されており、逆方向洩れ電流をさらに小さくする事が出来る。
【００５２】
上述のように、従来のＴＭＢＳはトレンチ部の絶縁被膜の最も薄いトレンチ／メサ部にサージや過渡電圧が集中するため、その耐久性が極めて小さい。しかしながら、本発明の半導体装置は、ＰＮ接合を形成してＰＮ接合の降伏電圧がメサ内の低濃度の半導体層の降伏電圧よりも低くなるように設計されており、半導体装置の降伏電圧をＰＮ接合によって決定することで、サージや過渡電圧印加時にＰＮ接合部に電流が流れるので、サージや過渡電圧に対して高い耐久性を持つことが出来る。
【００５３】
順方向電圧降下の要因として、半導体層の抵抗成分が大きく関与する。本発明の半導体装置では、低濃度の半導体層内に形成されたメサが空乏領域で覆われ、逆方向電圧印加時にピンチオフによってＰＮ接合へ印加される電界を低減出来、低濃度の半導体層の厚みを薄くしてもＰＮ接合部の降伏電圧を保つことが出来る。
【００５４】
従って、本発明の半導体装置は、逆方向降伏電圧を低下させずに、低濃度の半導体層の厚みを低減することで、順方向電圧降下を低減し電力効率を向上させることが出来る。
順方向電流量は、半導体装置のショットキ接合面積に比例する。従来のＴＭＢＳでは、ショットキ接合面積を大きくするためにはチップ面積を大きくしなければならず、製造コストと、搭載パッケージの制限の為に順方向電流量を増やすことが困難であった。
【００５５】
本発明の半導体装置は、低濃度の半導体層内に形成されたメサの絶縁皮膜を低濃度の導体層表面まで形成せずに側壁の途中まで形成して、メサの側壁の一部分にも低濃度の半導体層と第２の電極によってショットキ接合を形成することで、チップサイズを増やすことなく、ショットキ接合面積を増やすして順方向電流量を大きくすることが出来る。
【００５６】
上述のように本発明のショットキバリア半導体装置では、従来のＴＭＢＳに比べ、少ない逆方向洩れ電流と、より高い阻止電圧を有し、順方向電圧降下が小さく電力効率の高い効率的な半導体装置であって、サージや過渡電圧に対して高い耐久性を有する半導体装置を提供することが出来る。
【発明を実施するための最良の形態】
【００５７】
以下本発明の実施の形態について説明する。
（実施の形態１）
図１は本発明のショットキバリア半導体装置の断面図を示す。図１において、ショットキバリア半導体装置は、Ｎ型もしくはＰ型の何れかの導電型をなす半導体基板１０１の第１主面上に不純物濃度が低濃度の半導体層１０２を形成しており、低濃度の半導体層１０２に１つ以上のトレンチ１０３を形成している。トレンチ１０３は低濃度の半導体層１０２の表面から半導体基板１０１に至る形状をなしている。
【００５８】
半導体層１０２には１つ以上のメサ１０２ａを形成しており、メサ１０２ａとトレンチ１０３の境界部に絶縁皮膜１０４を形成し、絶縁皮膜１０４で囲まれたトレンチ１０３の内部に第１の電極１０５を形成している。
【００５９】
第１の電極１０５を覆って低濃度の半導体層１０２の表面に形成した第２の電極１０６は、半導体層１０２とショットキ接合をなすとともに、第１の電極１０５とオーミック接合をなす。半導体基板１０１の第２主面上には第３の電極１０７を形成している。
【００６０】
半導体層１０２の内部の電界強度は各箇所における不純物濃度に比例して印加される。このため、低濃度の半導体層１０２での降伏電圧が層内で一定になるように、半導体層１０２の各箇所の不純物濃度を調整している。
【００６１】
ここで、具体的な一例において、ショットキバリア半導体装置は、第２の電極１０６の材料をＴｉとし、ショットキバリアの高さを０．５８ｅＶとし、Ｎ型（もしくはＰ型）の半導体基板１０１の不純物濃度を３×１０１９ｃｍ−３とする。低濃度の半導体層１０２の不純物濃度は表面側より１．５ｕｍの深さまでは均一に５×１０１５ｃｍ−３とする。そして、エピタキシャルによって半導体層１０２を形成する時に半導体基板１０１からせり上がる不純物のせり上がり高さを２ｕｍとし、半導体層１０２のせり上り領域における不純物濃度の濃度勾配を１×１０１９ｃｍ−４以下とする。半導体層１０２の厚みは３．５ｕｍとし、メサ１０２ａの幅を２ｕｍとし、トレンチ深さを４ｕｍとし、絶縁被膜１０４を熱酸化膜としてその厚みを２０００Åとし、第１の電極１０５をＮ型ドープドポリシリコンとする。
【００６２】
図２の（ａ）は比較例として示すものであり、従来のＴＭＢＳの構造において、半導体層１０２の厚みを４．５ｕｍとした場合に生じる空乏領域２０１の形状を示している。図２の（ｂ）は本実施の形態に係るショットキバリア半導体装置において、半導体層１０２の厚みを３．５ｕｍとした場合に生じる空乏領域２０１の形状を示している。図３は図２の（ａ）および（ｂ）における波線２０２の位置に沿った電場強度比を示している。
【００６３】
図２の（ａ）に示すように、トレンチ１０３が半導体基板１０１に達せず、絶縁被膜１０４と半導体基板１０１とが離れている場合には、第１の電極１０５の周囲に連続した空乏領域２０１が形成され、トレンチ１０３の下端において空乏領域２０１に丸みを持つ角部が形成される。この角部付近に電界が集中することで、図３に示すように、電解強度はトレンチ１０３の下端の付近の空乏領域２０１において急激なピークを形成する。
【００６４】
一方、図２の（ｂ）に示すように、本発明ではトレンチ１０３が半導体基板１０１に達し、絶縁被膜１０４と半導体基板１０１とが当接することで、第１の電極１０５の周囲の空乏領域２０１は半導体基板１０１で遮断されて不連続に形成され、トレンチ１０３の下端において空乏領域２０１が直状な形状となる。このように、空乏領域２０１に角部が存在せず、電界が集中する要素がないことで、図３に示すように、電解強度はトレンチ１０３の周囲の空乏領域２０１において分散し、急激なピークを形成しない。
【００６５】
これによって、図４に示すように、本発明の半導体装置は、従来の半導体装置と比べて、降伏電圧（逆方向電圧）が高く、同じ逆方向電圧における逆方向洩れ電流が小さくなる。
【００６６】
図５に上記と同一構造で、第２の電極１０６の材料を変化させ、ショットキバリア高さを変化させたときの順方向電圧降下と逆方向洩れ電流の相関図を示す。図５に示すように、本発明の半導体装置は、従来の半導体装置と比べて、同じ順方向電圧降下における逆方向洩れ電流が小さいことから、トレードオフを改善出来ている。
（実施の形態２）
図６は本発明の他の実施の形態を示す断面図である。半導体基板１０１の第１主面上に不純物濃度が半導体基板１０１より低濃度の下層の半導体層１０２を形成し、不純物濃度がさらに低濃度の上層の半導体層１０２‘を下層の半導体層１０２の表面から形成する。上層の半導体層１０２‘の表面から半導体基板１０１に至る１つ以上のトレンチ１０３を形成し、下層および上層の半導体層１０２、１０２‘に１つ以上のメサ１０２ａを形成する。
【００６７】
メサ１０２ａとトレンチ１０３の境界部に絶縁皮膜１０４を形成し、絶縁皮膜１０４で囲まれたトレンチ１０３の内部に第１の電極１０５を形成している。第１の電極１０５を覆って低濃度の半導体層１０２‘の表面に形成した第２の電極１０６は、上層の半導体層１０２‘とショットキ接合をなすとともに、第１の電極１０５とオーミック接合をなす。半導体基板１０１の第２主面上には第３の電極１０７を形成している。
【００６８】
半導体層１０２、１０２‘の内部の電界強度は各箇所における不純物濃度に比例して印加される。このため、低濃度の半導体層１０２、１０２‘での降伏電圧が層内で一定になるように、半導体層１０２、１０２‘の不純物濃度の濃度勾配を段階的に調整している。
【００６９】
ここで、具体的な一例において、ショットキバリア半導体装置は、第２の電極１０６の材料をＴｉとし、ショットキバリアの高さを０．５８ｅＶとし、Ｎ型（もしくはＰ型）の半導体基板１０１の不純物濃度を３×１０１９ｃｍ−３とする。下層の半導体層１０２は不純物濃度が８×１０１６ｃｍ−３で、厚みが２ｕｍであり、上層の半導体層１０２‘は不純物濃度が１×１０１６ｃｍ−３で、厚みが１．５ｕｍである。
【００７０】
そして、エピタキシャルによって半導体層１０２を形成する時に半導体基板１０１からせり上がる不純物のせり上がり高さを２ｕｍとし、半導体層１０２、１０２’のせり上り領域における不純物濃度の濃度勾配を１×１０１９ｃｍ−４以下とする。メサ１０２ａの幅を２ｕｍとし、トレンチ深さを４ｕｍとし、絶縁被膜１０４を熱酸化膜としてその厚みを２０００Åとし、第１の電極１０５をＮ型ドープドポリシリコンとする。
【００７１】
図２の（ｃ）に示すように、本発明ではトレンチ１０３が半導体基板１０１に達し、絶縁被膜１０４と半導体基板１０１とが当接することで、第１の電極１０５の周囲の空乏領域２０１は半導体基板１０１で遮断されて不連続に形成され、トレンチ１０３の下端において空乏領域２０１が直状な形状となる。
【００７２】
このように、空乏領域２０１に角部が存在せず、電界が集中する要素がないことで、先の実施の形態１と同様に、電解強度はトレンチ１０３の周囲の空乏領域２０１において分散し、急激なピークを形成しない。これによって、本発明の半導体装置は、従来の半導体装置と比べて、降伏電圧が高く、逆方向洩れ電流も小さくなり、同じ順方向電圧降下における逆方向洩れ電流が小さいことから、トレードオフを改善出来る。
（実施の形態３）
図７は本発明の他の実施の形態を示す断面図である。図７において、ショットキバリア半導体装置は、半導体基板１０１の第１主面上に不純物濃度が低濃度の半導体層１０２を形成しており、低濃度の半導体層１０２に１つ以上のトレンチ１０３を形成している。トレンチ１０３は低濃度の半導体層１０２の表面から半導体基板１０１に至る形状をなしている。
【００７３】
半導体層１０２には１つ以上のメサ１０２ａを形成しており、メサ１０２ａとトレンチ１０３の境界部に絶縁皮膜１０４を形成し、絶縁皮膜１０４で囲まれたトレンチ１０３の内部に第１の電極１０５を形成している。
【００７４】
第１の電極１０５を覆って低濃度の半導体層１０２の表面に形成した第２の電極１０６は、半導体層１０２とショットキ接合をなすとともに、第１の電極１０５とオーミック接合をなす。半導体基板１０１の第２主面上には第３の電極１０７を形成している。
【００７５】
第２の電極１０６は半導体層１０２に対して凹凸形状をなし、凸状部がトレンチ１０３の内部に入り込む形状をなしている。絶縁皮膜１０４はトレンチ１０３の途中で第２の電極１０６に当接するまで形成しており、絶縁被膜１０４で覆うメサ１０２ａの側壁部分の長さ、つまりトレンチ１０３における電極１０６の下端位置に相応する位置から半導体基板１０１までの距離は、半導体装置の必要とする耐圧に比例して設計される。
【００７６】
半導体層１０２の内部の電界強度は各箇所における不純物濃度に比例して印加される。このため、低濃度の半導体層１０２での降伏電圧が層内で一定になるように、半導体層１０２の各箇所の不純物濃度を調整している。
【００７７】
ここで、具体的な一例において、ショットキバリア半導体装置は、第２の電極１０６の材料をＴｉとし、ショットキバリアの高さを０．５８ｅＶとし、Ｎ型（もしくはＰ型）の半導体基板１０１の不純物濃度を３×１０１９ｃｍ−３とする。低濃度の半導体層１０２の不純物濃度は表面側より１．５ｕｍの深さまでは均一に５×１０１５ｃｍ−３とする。そして、エピタキシャルによって半導体層１０２を形成する時に半導体基板１０１からせり上がる不純物のせり上がり高さを２ｕｍとし、半導体層１０２のせり上り領域における不純物濃度の濃度勾配を１×１０１９ｃｍ−４以下とする。半導体層１０２の厚みは３．５ｕｍとし、メサ１０２ａの幅を２ｕｍとし、トレンチ深さを４ｕｍとし、絶縁被膜１０４を熱酸化膜としてその厚みを２０００Åとし、絶縁被膜１０４で覆われるメサ１０２ａの側壁の長さを２．５ｕｍとし、第１の電極１０５をＮ型ドープドポリシリコンとする。
【００７８】
図２の（ｄ）に示すように、本発明ではトレンチ１０３が半導体基板１０１に達し、絶縁被膜１０４と半導体基板１０１とが当接することで、第１の電極１０５の周囲の空乏領域２０１は半導体基板１０１で遮断されて不連続に形成され、トレンチ１０３の下端において空乏領域２０１が直状な形状となる。
【００７９】
このように、空乏領域２０１に角部が存在せず、電界が集中する要素がないことで、先の実施の形態１と同様に、電解強度はトレンチ１０３の周囲の空乏領域２０１において分散し、急激なピークを形成しない。
これによって、本発明の半導体装置は、従来の半導体装置と比べて、降伏電圧が高く、逆方向洩れ電流も小さくなる。
【００８０】
また、本実施の形態３では、メサ１０２ａの側壁にもショットキ接合が設けられることから、同一チップサイズにおいて順方向電流量を増やせる。つまり、図５に示すように、先の実施の形態１および２に比べて同一の逆方向電流における順方向電圧降下を低減できる。
【００８１】
図８に示すように本実施の形態における半導体装置の製造工程は、（ａ）初期酸化工程、（ｂ）トレンチ形成工程、（ｃ）絶縁被膜形成工程、（ｄ）第１の電極形成工程、（ｅ）ショットキ接合面露出工程、（ｆ）第２の電極形成工程、（ｇ）の第３の電極形成工程からなる。
【００８２】
絶縁皮膜１０４は、シリコン酸化膜とする場合に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によってＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）膜を形成する。その際に、ＰＳＧ膜はメサ１０２ａから離れるに従って、そのリン濃度が増加するように生成する。ＰＳＧ膜はリン濃度が高い程にエッチング速度が速くなる。
【００８３】
このＰＳＧ膜のリン濃度を操作することで、（ｅ）ショットキ接合面露出工程において、ショットキ接合を形成するための界面をエッチングによって露出させる際に、ＰＳＧ膜はトレンチ側に近づくほどエッチング速度が早くなり、その結果、図９に示すように、絶縁皮膜１０４の端部をテーパーにすることが出来る。
【００８４】
第２の電極１０６に当接する絶縁被膜１０４の端部をテーパーにすることで、ショットキ接合端部、つまりトレンチ１０３に入り込んだ第２の電極１０６の下端付近での電界集中を緩和することが出来る。このため、逆方向洩れ電流の増加を防ぎ、サージ耐量の低下を防ぐことが出来る。
（実施の形態４）
図１０は本発明の他の実施の形態におけるショットキバリア半導体装置の断面図を示す。図１０において、ショットキバリア半導体装置は、半導体基板１０１の第１主面上に不純物濃度が低濃度の半導体層１０２を形成しており、低濃度の半導体層１０２に１つ以上のトレンチ１０３を形成している。トレンチ１０３は低濃度の半導体層１０２の表面から半導体基板１０１に至る形状をなしている。
【００８５】
半導体層１０２には１つ以上のメサ１０２ａを形成しており、メサ１０２ａとトレンチ１０３の境界部に絶縁皮膜１０４を形成し、絶縁皮膜１０４で囲まれたトレンチ１０３の内部に第１の電極１０５を形成している。
【００８６】
第１の電極１０５を覆って低濃度の半導体層１０２の表面に形成した第２の電極１０６は、半導体層１０２とショットキ接合をなすとともに、第１の電極１０５とオーミック接合をなす。半導体基板１０１の第２主面上には第３の電極１０７を形成している。
【００８７】
半導体層１０２の内部の電界強度は各箇所における不純物濃度に比例して印加される。このため、低濃度の半導体層１０２での降伏電圧が層内で一定になるように、半導体層１０２の各箇所の不純物濃度を調整している。
【００８８】
さらに、全てのメサ１０２ａとトレンチ１０３を取り囲んで第１の環状溝のトレンチ１０８を形成し、第１の環状溝のトレンチ１０８の外周部を取り囲んで外側のメサ１０２ｂを形成し、外側のメサ１０２ｂの外周部を取り囲んで第２の環状溝のトレンチ１０９を形成する。
【００８９】
第１、２の環状溝のトレンチ１０８、１０９と半導体層１０２との境界部には、絶縁被膜１１０、１１１をそれぞれ形成し、絶縁被膜１１０、１１１に囲まれた第１、２の環状溝のトレンチ１０８、１０９の内部には、第４、５の電極１１２、１１３をそれぞれ形成する。
【００９０】
外側のメサ１０２ｂは、Ｎ型半導体からなる半導体層１０２の上にＰ型半導体からなる第２の半導体層１１４を形成してなり、第２の半導体層１１４の表面と、第１、４、５の電極１０５、１１２、１１３とをオーミック接合してなる。
【００９１】
このため、外側のメサ１０２ｂでは、Ｎ型半導体からなる半導体層１０２とＰ型半導体からなる第２の半導体層１１４によってＰＮ接合Ｊ１０１が形成される。このＰＮ接合Ｊ１０１の降伏電圧は、内側のメサ１０２ａにおける半導体層１０２の降伏電圧よりも低くなるように設計され、半導体装置の降伏電圧がＰＮ接合Ｊ１０１によって決定されている。
【００９２】
ここで、具体的な一例において、ショットキバリア半導体装置は、第２の電極１０６の材料をＴｉとし、ショットキバリアの高さを０．５８ｅＶとし、Ｎ型の半導体基板１０１の不純物濃度を３×１０１９ｃｍ−３とする。低濃度の半導体層１０２の不純物濃度は表面側より１．５ｕｍの深さまでは均一に５×１０１５ｃｍ−３とする。そして、エピタキシャルによって半導体層１０２を形成する時に半導体基板１０１からせり上がる不純物のせり上がり高さを２ｕｍとし、半導体層１０２のせり上り領域における不純物濃度の濃度勾配を１×１０１９ｃｍ−４以下とする。半導体層１０２の厚みは３．５ｕｍとし、メサ１０２ａ、１０２ｂの幅を２ｕｍとし、トレンチ深さを４ｕｍとし、絶縁被膜１０４、１０８、１０９を熱酸化膜としてその厚みを２０００Åとし、第１、４、５の電極１０５、１１２、１１３をＮ型ドープドポリシリコンとし、第２の半導体層１１４の不純物濃度を１×１０１７ｃｍ−３とし、その拡散深さを１ｕｍとする。
【００９３】
図１１は、従来のＴＭＢＳと本発明とにおける降伏電圧のバラツキを示している。一般に、ＴＭＢＳは面積を有効活用するために、トレンチとメサの寸法を小さくして１つの半導体素子中に出来るだけ多くのトレンチ／メサの構造を作るほどに、順方向電圧降下と逆方向洩れ電流が小さくなる。
【００９４】
上述したように、降伏電圧はトレンチ部の絶縁被膜の厚み、トレンチ底部の形状、半導体層の不純物プロファイルに依存する。トレンチ／メサの寸法を小さくするほどに、上述のパラメータのバラツキに対する降伏電圧の依存性が大きくなり、各トレンチ／メサ毎の降伏電圧のバラツキが大きくなる。
【００９５】
上述したように、半導体装置の降伏電圧は、各トレンチ／メサの最小の降伏電圧と等しくなるため、トレンチ／メサの寸法を小さくするほど、降伏電圧のバラツキが大きくなる。一方、本発明では、降伏電圧をＰＮ接合Ｊ１０１で決定することで、降伏電圧のバラツキが小さくなる。
【００９６】
図１２にＴＭＢＳと本発明のサージ耐量を示す。上述したように、サージや過渡電圧が印加された場合に、半導体装置の中で降伏電圧の最も低い箇所にサージが流れる。従来においては、トレンチ／メサの寸法が小さいほど、トレンチ／メサ部の降伏電圧のバラツキが大きいので、最も小さい降伏電圧を有するトレンチ／メサ部へ局所的にサージ電流が流れるようになり、さらにトレンチ／メサ部のサージ耐量が低くなる。結果として、従来のＴＭＢＳではサージ耐量が非常に低くなる。
【００９７】
一方、本発明の半導体装置では、常にＰＮ接合部Ｊ１０１にサージ電流が流れるので、トレンチ／メサの寸法とは無関係にサージ耐量を保つことが出来る。また、ＰＮ接合Ｊ１０１の面積を大きくするほどにサージ耐量は増加するので、トレンチ／メサの寸法を小さくして順方向電圧降下と逆方向洩れ電流を小さく、サージ耐量の大きくする事が出来る。
（実施の形態５）
図１３に本発明の他の実施の形態を示す。図１３において、ショットキバリア半導体装置は、半導体基板１０１の第１主面上に不純物濃度が低濃度の半導体層１０２を形成しており、低濃度の半導体層１０２に１つ以上のトレンチ１０３を形成している。トレンチ１０３は低濃度の半導体層１０２の表面から半導体基板１０１に至る形状をなしている。
【００９８】
半導体層１０２には１つ以上のメサ１０２ａを形成しており、メサ１０２ａとトレンチ１０３の境界部に絶縁皮膜１０４を形成し、絶縁皮膜１０４で囲まれたトレンチ１０３の内部に第１の電極１０５を形成している。
【００９９】
第１の電極１０５を覆って低濃度の半導体層１０２の表面に形成した第２の電極１０６は、半導体層１０２とショットキ接合をなすとともに、第１の電極１０５とオーミック接合をなす。半導体基板１０１の第２主面上には第３の電極１０７を形成している。
【０１００】
低濃度の半導体層１０２の所定位置には、不純物濃度が高濃度の半導体層１１５を形成している。半導体層１１５は低濃度の半導体層１０２の表面から半導体基板１０１に到達する形状をなす。低濃度の半導体層１０２および高濃度の半導体層１１５の表面を覆って形成する絶縁被膜１１６は、高濃度の半導体層１１５において窓開けされ、かつ絶縁被膜１０４と結合されている。そして、高濃度の半導体層１１５の窓を覆って、第６の電極１１７を形成している。
【０１０１】
上述の半導体装置は、低濃度第１半導体層１０２の表面上に、アノード電極とカソード電極をもつフリップチップ型の半導体装置である。フリップチップ型にすることで、実装面積を大幅に削減することが出来る。
（実施の形態６）
図１４に本発明の他の実施の形態を示す。図１４において、ショットキバリア半導体装置は、半導体基板１０１の第１主面上に不純物濃度が低濃度の半導体層１０２を形成しており、低濃度の半導体層１０２に１つ以上のトレンチ１０３を形成している。トレンチ１０３は低濃度の半導体層１０２の表面から半導体基板１０１に至る形状をなしている。
【０１０２】
半導体層１０２には１つ以上のメサ１０２ａを形成しており、メサ１０２ａとトレンチ１０３の境界部に絶縁皮膜１０４を形成し、絶縁皮膜１０４で囲まれたトレンチ１０３の内部に第１の電極１０５を形成している。
【０１０３】
第１の電極１０５を覆って低濃度の半導体層１０２の表面に形成した第２の電極１０６は、半導体層１０２とショットキ接合をなすとともに、第１の電極１０５とオーミック接合をなす。半導体基板１０１の第２主面上には第３の電極１０７を形成している。
【０１０４】
そして、低濃度の半導体層１０２の表面から半導体基板１０１の第２主面にまで到達する貫通穴１１８を形成し、貫通穴１１８の側面および低濃度の半導体層１０２の表面に絶縁被膜１１９を形成する。この絶縁被膜１１９はトレンチ１０３の絶縁被膜１０４と結合されている。そして、貫通穴１１８に第７の電極１２０を形成しており、第７の電極１２０は半導体基板１０１の第２主面上に形成された第３の電極１０７とオーミック接合されてなる。
【０１０５】
上述の半導体装置は、低濃度第１半導体層１０２の表面上に、アノード電極とカソード電極をもつフリップチップ型の半導体装置である。フリップチップ型にすることで、実装面積を大幅に削減することが出来る。
（実施の形態７）
図１５に本発明の他の実施の形態を示す。図１５において、導電型がＮ型もしくはＰ型の半導体基板（ここではＰ型）１２１の上に導電型が異なる下層の半導体層（ここではＮ型）１２３を形成し、下層の半導体層１２３の上に導電型が同じで低濃度の上層の半導体層（ここではＮ型）１０２を形成する。
【０１０６】
低濃度の半導体層１０２の表面から半導体基板１２１に到達する高濃度の半導体分離層（ここではＰ型）１２２を形成する。上層の低濃度の半導体層１０２の表面から下層の半導体層１２３に至る１つ以上のトレンチ１０３を形成し、低濃度の半導体層１０２に１つ以上のメサ１０２ａを形成する。メサ１０２ａとトレンチ１０３の境界部に絶縁皮膜１０４を形成し、絶縁皮膜１０４に囲まれたトレンチ１０３の内部に第１の電極１０５を形成する。
【０１０７】
低濃度の半導体層１０２の表面に第１の電極１０５を覆って第２の電極１０６を形成し、半導体層１０２と第２の電極１０６をショットキ接合し、第１の電極１０５と第２の電極１０６をオーミック接合する。
【０１０８】
上層の低濃度の半導体層１０２の表面から下層の半導体層１２３に到達する高濃度の半導体層（ここではＮ型）１１５を形成し、高濃度の半導体層１１５の表面に窓開けされ、かつ絶縁被膜１０４と結合された絶縁被膜１１６を形成する。高濃度の半導体層１１５の窓を覆うように、第６の電極１１７を形成する。
【０１０９】
これは、ＤＣ−ＤＣ電源などで用いられる電源ＩＣと整流器を１チップ化した半導体集積装置とすることが出来、回路の高集積化を実現することが出来る。
（実施の形態８）
本発明のショットキバリア半導体装置の製造方法では、半導体基板１０１に低濃度の半導体層１０２をエピタキシャル成長させる。半導体基板１０１のＮ型不純物にヒ素を用いる。ヒ素を用いることで、半導体基板１０１の抵抗を下げて、順方向電圧降下を小さくする。また、ヒ素基板はエピタキシャル成長層の不純物濃度のバラツキが大きいので、モノシランガスを用いて９００〜１０００℃の低温でエピタキシャル成長させる。このことで、ヒ素のエピタキシャル成長層、すなわち低濃度の半導体層１０２への拡散を防ぎ、低濃度の半導体層１０２における不純物濃度のバラツキを低減する事が出来る。それによって、低濃度の半導体層１０２の不純物濃度の勾配を最適化して降伏電圧を最大にする事が出来る。
【０１１０】
なお、本発明の半導体装置の製造方法において、上記以外の事項については従来から用いられている製造方法により製造できるので、その他の事項の製造方法の説明は省略する。
【産業上の利用可能性】
【０１１１】
電源回路での整流器として用いる半導体装置として、少ない逆方向洩れ電流と、より高い阻止電圧を有し、順方向電圧降下が小さく電力効率の高い効率的な半導体装置であって、サージや過渡電圧に対して高い耐久性を有する半導体装置を提供することが出来、電源回路の低電圧化、高効率化、高信頼性化を実現することが出来る。
【図面の簡単な説明】
【０１１２】
【図１】本発明の実施の形態１における半導体装置の断面図
【図２】空乏領域の比較図
【図３】深さ方向の電界分布の比較図
【図４】逆方向特性の比較図
【図５】順方向電圧降下と逆方向洩れ電流の相関図
【図６】本発明の実施の形態２における半導体装置（段階型濃度勾配型）の断面図
【図７】本発明の実施の形態３における半導体装置（トレンチ型）の断面図
【図８】本発明の半導体装置の製造工程毎の断面図
【図９】同製造工程におけるトレンチ側壁部酸化膜形状を示す図
【図１０】本発明の実施の形態４における半導体装置（周辺対策型）を示す、（ａ）平断面図および（ｂ）縦断面図
【図１１】降伏電圧のバラツキの比較図
【図１２】サージ耐量の比較図
【図１３】本発明の実施の形態５における半導体装置（フリップチップ型１）の断面図
【図１４】本発明の実施の形態６における半導体装置（フリップチップ型２）の断面図
【図１５】本発明の実施の形態７における半導体装置（複合化型）の断面図
【図１６】本発明の半導体装置における深さ方向の各種の分布図
【図１７】本発明の半導体装置における半導体不純物濃度と臨界電界強度の相関図
【図１８】ＴＭＢＳにおけるトレンチ深さと降伏電圧の相関図
【図１９】ＴＭＢＳにおける深さ方向の電界分布の相関図
【図２０】ＴＭＢＳの断面図
【図２１】ＪＢＳの断面図
【図２２】理想的な平行平面型ＰＮ接合半導体装置におけるドリフト領域の不純物濃度に対する降伏電圧および空乏領域幅を示す図
【図２３】半導体装置の応用分野
【符号の説明】
【０１１３】
１０１  半導体基板
１０２、１０２‘  低濃度の半導体層
１０２ａ  低濃度の半導体層の内側のメサ
１０２ｂ  低濃度の半導体層の外側のメサ
１０３  トレンチ
１０４  メサ側壁とトレンチ間の絶縁被膜
１０５  第１の電極
１０６  第２の電極（ショットキバリア形成）
１０７  第３の電極（裏面電極）
１０８  トレンチ（周辺内側）
１０９  トレンチ（周辺外側）
１１０、１１１  トレンチ上の絶縁被膜
１１２  第４の電極
１１３  第５の電極
１１４  半導体層
１１５  高濃度の半導体層
１１６  絶縁被膜
１１７  第６の電極（表面電極）
１１８  貫通穴
１１９  貫通穴の表面上の絶縁被膜
１２０  第７の電極（貫通穴用表面電極）
１２１  半導体基板
１２２  高濃度の半導体分離層
１２３  半導体層
１２４  初期酸化膜
Ｊ１０１  半導体層１０２と半導体層１１４のＰＮ接合界面
２０１  空乏領域
３０１  Ｎ型半導体基板
３０２  Ｎ型半導体層
３０３  表面電極
３０４  表面電極とＮ型半導体層３０２とのショットキ接合
３０５  Ｐ型半導体層
３０６  Ｎ型半導体層３０２とＰ型半導体層３０５とのＰＮ接合格子
３０７  裏面電極
４０１  Ｎ型半導体基板
４０２  Ｎ型半導体層
４０２ａ  メサ
４０３  トレンチ
４０４  絶縁皮膜
４０５  第１の電極
４０６  第２の電極
４０７  第３の電極
【図１】
2008034572.tif 000004
【図２】
2008034572.tif 000005
【図３】
2008034572.tif 000006
【図４】
2008034572.tif 000007
【図５】
2008034572.tif 000008
【図６】
2008034572.tif 000009
【図７】
2008034572.tif 000010
【図８】
2008034572.tif 000011
【図９】
2008034572.tif 000012
【図１０】
2008034572.tif 000013
【図１１】
2008034572.tif 000014
【図１２】
2008034572.tif 000015
【図１３】
2008034572.tif 000016
【図１４】
2008034572.tif 000017
【図１５】
2008034572.tif 000018
【図１６】
2008034572.tif 000019
【図１７】
2008034572.tif 000020
【図１８】
2008034572.tif 000021
【図１９】
2008034572.tif 000022
【図２０】
2008034572.tif 000023
【図２１】
2008034572.tif 000024
【図２２】
2008034572.tif 000025
【図２３】
2008034572.tif 000026