(57)【要約】【課題】パターニングすることなく、スルーホールの底部に確実にフィードスルーを形成して、シリコン基板と外部との導通を確実に図るとともに、工程数の削減を図ることが可能なＭＥＭＳデバイスの製造方法及びＭＥＭＳデバイス並びに電子機器を提供する。【解決手段】ＭＥＭＳデバイス１は、シリコン基板２と、シリコン基板２に接合された絶縁性を有するリッド基板３と、リッド基板３に形成されたスルーホール６に設けられ、シリコン基板２と外部とを導通させるフィードスルー７とを備えたものであり、リッド基板３にスルーホール６を形成するスルーホール形成工程と、スルーホール６が形成されたリッド基板３をシリコン基板２に接合させる接合工程と、メッキ溶液に浸漬させた状態でシリコン基板２に電圧を印加して、スルーホール６にメッキ材を成長させることでフィードスルー７を形成するフィードスルー形成工程とを備えた製造方法で製造される。【選択図】図１
2008036774.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、該シリコン基板に接合された絶縁性を有するリッド基板と、該リッド基板に形成されたスルーホールに設けられ、前記シリコン基板と外部とを電気的に導通させるフィードスルーとを備えたＭＥＭＳデバイスの製造方法であって、
前記リッド基板に前記スルーホールを形成するスルーホール形成工程と、
該スルーホールが形成された前記リッド基板を前記シリコン基板に接合させる接合工程と、
接合された前記リッド基板と前記シリコン基板とをメッキ溶液に浸漬させ、該メッキ溶液に浸漬させた状態で前記シリコン基板に電圧を印加して、前記スルーホールにメッキ材を析出させることで前記フィードスルーを形成するフィードスルー形成工程とを備えることを特徴とするＭＥＭＳデバイスの製造方法。
【請求項２】
前記フィードスルー形成工程前に、前記シリコン基板の前記リッド基板が接合された一面とは反対側の他面にメッキ防止膜を形成するメッキ防止膜形成工程と、
前記フィードスルー形成工程後に、前記シリコン基板から前記メッキ防止膜を除去するメッキ防止膜除去工程とを備えることを特徴とする請求項１に記載のＭＥＭＳデバイスの製造方法。
【請求項３】
前記シリコン基板上の前記フィードスルーと対応する位置に、メッキ用電極を形成するメッキ用電極形成工程をさらに備え、
前記フィードスルー形成工程は、前記メッキ用電極形成工程後に行われることを特徴とする請求項１または請求項２に記載のＭＥＭＳデバイスの製造方法。
【請求項４】
前記シリコン基板は、二つのシリコン層と、二つの該シリコン層の間に介装される酸化膜層とで構成されたＳＯＩ基板であり、
該ＳＯＩ基板の前記フィードスルーと対応する位置で、前記リッド基板が接合される前記二つのシリコン層のうちの一方のシリコン層から他方のシリコン層にまで達して前記酸化膜層を貫通するコンタクトホールを形成するコンタクトホール形成工程をさらに備え、
前記フィードスルー形成工程は、前記コンタクトホール形成工程の後に、前記ＳＯＩ基板のシリコン層の他方に電圧を印加して行うことを特徴とする請求項１から請求項３のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
【請求項５】
前記スルーホール形成工程は、前記スルーホールとなる位置で、前記リッド基板を両面から削り込んで前記スルーホールを形成することを特徴とする請求項１から請求項４のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
【請求項６】
前記フィードスルー形成工程で形成された前記フィードスルー上に、導電性を有する耐酸材料で形成された電極保護膜を形成する電極保護膜形成工程をさらに備えることを特徴とする請求項１から請求項５のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
【請求項７】
前記フィードスルー形成工程は、前記メッキ材が前記スルーホールから溢れ出るまで該メッキ材を析出させることで、前記リッド基板から突出したバンプを形成することを特徴とする請求項１から請求項６のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
【請求項８】
前記フィードスルー形成工程後に、前記シリコン基板の前記リッド基板が接合された一面とは反対側の他面側から前記シリコン基板を所定の形状にエッチングして内部構造を形成する内部構造形成工程と、
前記シリコン基板の前記他面に、前記一面に接合した前記リッド基板とは異なる他のリッド基板を接合する他リッド基板接合工程とをさらに備えることを特徴とする請求項１から請求項７のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
【請求項９】
請求項１から請求項８のいずれか１項に記載のＭＥＭＳデバイスの製造方法によって製造されたことを特徴とするＭＥＭＳデバイス。
【請求項１０】
請求項８に記載されたＭＥＭＳデバイスの製造方法で製造されたＭＥＭＳデバイスにおいて、
前記内部構造として、前記リッド基板と前記他のリッド基板との間を気密に閉塞してセンサ室を形成するフレームと、
前記センサ室に収容され、力学量を検出する検出部とを備えた力学量センサであることを特徴とするＭＥＭＳデバイス。
【請求項１１】
請求項９または請求項１０に記載のＭＥＭＳデバイスを備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板とリッド基板とで構成されたＭＥＭＳデバイス及びＭＥＭＳデバイスの製造方法、並びに、ＭＥＭＳデバイスを備えた電子機器に関する。
【背景技術】
【０００２】
近年、半導体プロセス技術を用いて１つの基板上に電子と機械機構とを融合させた微小デバイスであるＭＥＭＳ（Micro Electro Mechanical System）デバイスが注目されている。このＭＥＭＳデバイスは、シリコン基板上で半導体技術を利用して製造されることから、加工精度の高さ、量産の容易さ、電子回路と機械部品とを一体形成することで精密な動作制御が可能等といった利点があり、ＩＴ関連のみならず、通信や化学、医療やバイオ等といった様々な分野に応用され始めている。その１つとして、例えば、加速度センサや角速度センサなどの力学量センサに応用したものが知られている。
【０００３】
また、ＭＥＭＳデバイスにおいて使用されるシリコン基板は、シリコン基板を支持、あるいは密閉するとともに、外部との絶縁を図る目的としてリッド基板と接合されている。そして、リッド基板には、スルーホールが形成され、このスルーホールに導電性を有するフィードスルーが形成されていることで、所定の位置でシリコン基板と外部との導通を図ることを可能としている。フィードスルーとしては、例えば、ステンシルマスクを用いたスパッタ法あるいは蒸着法によってスルーホールに金属膜を形成するとともに、金属膜上に、さらにメッキ処理を施してメッキ膜を形成する方法が提案されている（例えば、特許文献１参照）。
【０００４】
このようなフィードスルーは、より具体的にはフォトリソグラフィー技術を用いて、以下に示す第１の方法あるいは第２の方法で形成される。図５６に第１の方法におけるフィードスルーの製造工程を表わす断面図を、図５７に第２の方法におけるフィードスルーの製造工程を表わす断面図を示す。
【０００５】
第１の方法においては、図５６（ａ）に示すように、まず、予めスルーホール２００ａが形成され、シリコン基板２０１と接合されたリッド基板２００上に、蒸着法、スパッタ法などによって金属膜２０２を成膜する。次に、図５６（ｂ）に示すように、金属膜２０２に電圧を印加してメッキ処理を施して、メッキ膜２０３を形成する。そして、図５６（ｃ）に示すように、フォトリソグラフィー技術によってフィードスルーの所定パターンとなるようにレジスト膜２０４をパターニングし、この状態でエッチングを行って金属膜２０２及びメッキ膜２０３の不要な部分を除去する。最後に、レジスト膜２０４を除去することで、図５６（ｄ）に示すように、所定のパターンでスルーホール２００ａの壁面と、その底部に露出するシリコン基板２０１上とに成膜されたフィードスルー２０５を得ることができる。
【０００６】
第２の方法においては、図５７（ａ）に示すように、まず、予めスルーホール２００ａが形成されてシリコン基板２０１と接合されたリッド基板２００上に、フォトリソグラフィー技術によってフィードスルーの所定パターン以外の部分にレジスト膜２０６をパターニングする。次に、図５７（ｂ）に示すように、蒸着法、スパッタ法などによって金属膜２０７を成膜する。さらに、図５７（ｃ）に示すように、金属膜２０７に電圧を印加してメッキ処理を施して、メッキ膜２０８を形成する。最後に、レジスト膜２０６とともに、金属膜２０７及びメッキ膜２０８の不要な部分を除去（リフトオフ加工）することで、図５７（ｄ）に示すように、所定のパターンでスルーホール２００ａの壁面と、その底部に露出するシリコン基板２０１上とに成膜されたフィードスルー２０９を得ることができる。
【特許文献１】特開２００４−１２３２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１においては、上記のいずれの方法によっても凹状に形成されたスルーホールの壁面及び底部に金属膜をスパッタ法や蒸着法などで成膜する必要がある。このため、底部においては気泡が閉じ込められるなどして巣が形成されてしまう場合があり、このようの場合には断線して外部とシリコン基板との導通が図れなくなってしまう問題があった。このような巣の発生は、特にスルーホールのアスペクト比が大きくなるほど顕著となる。
【０００８】
また、フィードスルーを形成するに際して、フォトリソグラフィー技術を利用してパターニングを行う必要があり、また、不要な金属膜及びメッキ膜を除去するために第１の方法ではエッチングを、第２の方法ではリフトオフ加工をする必要がある。このため、工程数が増加して、製造コストが増大してしまう問題があった。
【０００９】
また、第１の方法では、レジスト膜をパターニングするためにレジストを塗布する必要あり、凹状に形成されたスルーホールの底部に確実に塗布することは困難であった。このため、レジストの塗布が不確実な場合には、エッチング時にスルーホールの底部のメッキ膜を損傷させて断線させてしまう可能性があった。一方、第２の方法では、リフトオフ加工によって不要な部分を除去するため、フィードスルーにバリが生じる、あるいは、パターン精度が悪くなるなどの問題があった。
【００１０】
この発明は、上述した事情に鑑みてなされたものであって、パターニングすることなく、スルーホールの底部に確実にフィードスルーを形成して、シリコン基板と外部との導通を確実に図るとともに、工程数の削減を図ることが可能なＭＥＭＳデバイスの製造方法及びそのＭＥＭＳデバイス、並びに、ＭＥＭＳデバイスを備えた電子機器を提供するものである。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、この発明は以下の手段を提案している。
本発明は、シリコン基板と、該シリコン基板に接合された絶縁性を有するリッド基板と、該リッド基板に形成されたスルーホールに設けられ、前記シリコン基板と外部とを電気的に導通させるフィードスルーとを備えたＭＥＭＳデバイスの製造方法であって、前記リッド基板に前記スルーホールを形成するスルーホール形成工程と、該スルーホールが形成された前記リッド基板を前記シリコン基板に接合させる接合工程と、接合された前記リッド基板と前記シリコン基板とをメッキ溶液に浸漬させ、該メッキ溶液に浸漬させた状態で前記シリコン基板に電圧を印加して、前記スルーホールにメッキ材を析出させることで前記フィードスルーを形成するフィードスルー形成工程とを備えることを特徴としている。
【００１２】
この発明に係るＭＥＭＳデバイスの製造方法によれば、フィードスルーの形成は、フィードスルー形成工程として、メッキ溶液中においてシリコン基板に電圧を印加することで行われる。ここで、シリコン基板が導電性を有するため、メッキ溶液から析出するメッキ材は、スルーホールの底部に露出するシリコン基板から成長していき、フィードスルーが形成されていく。このため、スルーホールの形状に係らず、また、気泡などによる巣が発生することなく、スルーホールの底部で確実にシリコン基板と導通したフィードスルーを形成することができる。また、リッド基板は絶縁性を有しているため、フィードスルー工程を行っても、析出されたメッキ材がリッド基板上で成長してしまうことが無い。このため、スルーホール内のみにメッキ材を成長させることができ、パターニングすること無くフィードスルーを形成することができる。
【００１３】
また、上記のＭＥＭＳデバイスの製造方法において、前記フィードスルー形成工程前に、前記シリコン基板の前記リッド基板が接合された一面とは反対側の他面にメッキ防止膜を形成するメッキ防止膜形成工程と、前記フィードスルー形成工程後に、前記シリコン基板から前記メッキ防止膜を除去するメッキ防止膜除去工程とを備えることがより好ましいとされている。
【００１４】
この発明に係るＭＥＭＳデバイスの製造方法によれば、メッキ防止膜形成工程としてシリコン基板の他面にメッキ防止膜を形成した後に、フィードスルー形成工程を行っている。このため、メッキ防止膜として絶縁性を有するものを選択すれば、フィードスルー形成工程としてメッキ溶液中でシリコン基板に電圧を印加したとしても、シリコン基板の内、スルーホールの底部に露出した部分以外からメッキ材が成長してしまうことが無い。このため、フィードスルー形成工程後はメッキ防止膜除去工程としてメッキ防止膜を除去するだけで良く、フィードスルー形成工程後に、不必要に成長したメッキ材をエッチングなどの方法で除去する工程を設ける必要が無い。また、メッキ防止膜として導電性を有するものを選択したとしても、メッキ材はメッキ防止膜上に成長するので、メッキ防止膜除去工程において、メッキ防止膜とともに容易に除去することができる。
【００１５】
また、上記のＭＥＭＳデバイスの製造方法において、前記シリコン基板上の前記フィードスルーと対応する位置に、メッキ用電極を形成するメッキ用電極形成工程をさらに備え、前記フィードスルー形成工程は、前記メッキ用電極形成工程後に行われることがより好ましいとされている。
【００１６】
この発明に係るＭＥＭＳデバイスの製造方法によれば、メッキ用電極形成工程としてメッキ用電極がシリコン基板上のフィードスルーと対応する位置に形成されることで、フィードスルー形成工程において、メッキ材はシリコン基板及びメッキ用電極から成長することとなる。このため、メッキ材によって形成されたフィードスルーとシリコン基板との密着性を良好なものとするとともに、コンタクト抵抗を低減し、確実にオーミックコンタクトの状態を確保することができる。
【００１７】
また、上記のＭＥＭＳデバイスの製造方法において、前記シリコン基板は、二つのシリコン層と、二つの該シリコン層の間に介装される酸化膜層とで構成されたＳＯＩ基板であり、該ＳＯＩ基板の前記フィードスルーと対応する位置で、前記リッド基板が接合される前記二つのシリコン層のうちの一方のシリコン層から他方のシリコン層にまで達して前記酸化膜層を貫通するコンタクトホールを形成するコンタクトホール形成工程をさらに備え、前記フィードスルー形成工程は、前記コンタクトホール形成工程の後に、前記ＳＯＩ基板のシリコン層の他方に電圧を印加して行うことがより好ましいとされている。
【００１８】
この発明に係るＭＥＭＳデバイスの製造方法によれば、シリコン基板としてＳＯＩ基板を使用することで、シリコン基板の内部構造をエッチングなどによって高精度に形成することができる。また、酸化膜層によって、リッド基板と接合した一方のシリコン層と、酸化膜層を介した他方のシリコン層との絶縁を図ることができる。一方、コンタクトホール形成工程としてコンタクトホールを形成した後にフィードスルー工程によってフィードスルーを形成することで、スルーホールが形成された所定の位置においては、他方のシリコン層と外部との導通を図ることができる。この際、コンタクトホールの底部を形成する他方のシリコン層に電圧を印加することで、メッキ材は、コンタクトホールの底部から確実に成長させることができる。このため、例えばリッド基板と接合した一方のシリコン層側からメッキ材が成長して、コンタクトホールの底部に巣が形成されてしまうことなどが無く、確実に導通を図ることができる。
【００１９】
また、上記のＭＥＭＳデバイスの製造方法において、前記スルーホール形成工程は、前記スルーホールとなる位置で、前記リッド基板を両面から削り込んで前記スルーホールを形成することがより好ましいとされている。
【００２０】
この発明に係るＭＥＭＳデバイスの製造方法によれば、スルーホール形成工程において、リッド基板を両面から削り込んでスルーホールが形成される。このため、スルーホールをアスペクト比が大きく孔径の小さいものとしてフィードスルーを狭ピッチで設置可能である一方、スルーホールは、底部の孔径よりも中間部の孔径の方が小さい形状になってしまう。しかしながら、フィードスルー形成工程としてスルーホールの底部に露出するシリコン基板からメッキ材を成長させることが可能である。このため、スルーホールの形状に係らず、気泡などに起因する巣を発生させること無く、確実にシリコン基板との導通が図られたフィードスルーを形成することができる。
【００２１】
また、上記のＭＥＭＳデバイスの製造方法において、前記フィードスルー形成工程で形成された前記フィードスルー上に、導電性を有する耐酸材料で形成された電極保護膜を形成する電極保護膜形成工程をさらに備えることがより好ましいとされている。
【００２２】
この発明に係るＭＥＭＳデバイスの製造方法によれば、電極保護膜形成工程として、フィードスルー形成工程で形成されたフィードスルー上に電極保護膜が形成され、外部とフィードスルーとの導通を可能とするとともに、フィードスルーを酸による腐食から保護することができる。このため、フィードスルーを形成するメッキ材の種類に係らず、後工程として例えばフォトリソグラフィー技術に係るレジスト膜の除去など酸を使用する工程を実施することが可能となる。
【００２３】
また、上記のＭＥＭＳデバイスの製造方法において、前記フィードスルー形成工程は、前記メッキ材が前記スルーホールから溢れ出るまで該メッキ材を析出させることで、前記リッド基板から突出したバンプを形成することがより好ましいとされている。
【００２４】
この発明に係るＭＥＭＳデバイスの製造方法によれば、フィードスルー形成工程において、電圧を印加させる時間を制御することによってスルーホール内で成長するメッキ材の容量を容易に調整することができる。すなわち、電圧を印加する時間の制御によって、スルーホールから溢れ出る状態までメッキ材を成長させてリッド基板から突出させることで、フリップチップ実装が可能なバンプを、容易に、かつ、バンプを作製する工程を別工程とすることなく形成することができる。
【００２５】
また、上記のＭＥＭＳデバイスの製造方法において、前記フィードスルー形成工程後に、前記シリコン基板の前記リッド基板が接合された一面とは反対側の他面側から前記シリコン基板を所定の形状にエッチングして内部構造を形成する内部構造形成工程と、前記シリコン基板の前記他面に、前記一面に接合した前記リッド基板とは異なる他のリッド基板を接合する他リッド基板接合工程とをさらに備えることがより好ましいとされている。
【００２６】
この発明に係るＭＥＭＳデバイスの製造方法によれば、シリコン基板の両面にリッド基板が接合される、いわゆる封止型のデバイスである。このような封止型のデバイスであったとしても、接合工程で一方のリッド基板をシリコン基板と接合した状態で、上述の各工程を行った後、内部構造工程として内部構造を形成し、他リッド基板接合工程として他のリッド基板を接合することで、同様に作製することができる。
【００２７】
また、本発明のＭＥＭＳデバイスは、上記のＭＥＭＳデバイスの製造方法によって製造されたＭＥＭＳデバイスであることを特徴としている。
この発明に係るＭＥＭＳデバイスによれば、上記の製造方法で製造されることで、製造コストを低減して安価で提供可能であるとともに、外部とシリコン基板との導通をフィードスルーによって確実に図ることができる。
【００２８】
また、本発明は、ＭＥＭＳデバイスの製造方法で製造されたＭＥＭＳデバイスにおいて、前記内部構造として、前記リッド基板と前記他のリッド基板との間を気密に閉塞してセンサ室を形成するフレームと、前記センサ室に収容され、力学量を検出する検出部とを備えた力学量センサであることを特徴としている。
この発明に係るＭＥＭＳデバイスによれば、上記の製造方法で製造されることで、製造コストを低減して安価であるとともに、外部とシリコン基板との導通を良好なものとした力学量センサとすることができる。
【００２９】
また、本発明の電子機器は、上記のＭＥＭＳデバイスを備えたことを特徴としている。
この発明に係る電子機器は、上記のＭＥＭＳデバイスを備えることで安価で提供可能であるとともに、信頼性の向上を図ることができる。
【発明の効果】
【００３０】
本発明のＭＥＭＳデバイスの製造方法によれば、フィードスルー形成工程を備えることで、パターニングすることなく、スルーホールの底部に確実にフィードスルーを形成することができる。このため、シリコン基板と外部との導通を確実なものとするとともに、工程数の削減を図り、製造コストの低減を図ることができる。
また、本発明のＭＥＭＳデバイスによれば、製造コストを低減して安価のものとすることができるとともに、外部とシリコン基板との導通を確実なものとすることができる。
また、本発明の電子機器によれば、上記ＭＥＭＳデバイスを備えることで、安価なものとすることができるとともに、信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【００３１】
（第１の実施形態）
図１及び図７は、この発明に係る第１の実施形態を示している。図１は、本実施形態のＭＥＭＳデバイスの断面図を示している。ＭＥＭＳ（Micro Electro Mechanical System）デバイスは、加速度センサ、角速度センサ、圧力センサなどである各力学量センサなどの微小素子を示すものであり、図１に示すように、本実施形態のＭＥＭＳデバイス１は、シリコン基板２と、シリコン基板２の一面２ａに接合されたリッド基板３とを備える。シリコン基板２は、ＭＥＭＳデバイスの使用目的に応じて密閉空間を形成するフレーム、所望の力学量を計測するためのセンサ、あるいは、外部から電流を導通させる導通路などが内部構造として形成され機能するものである。本実施形態においては、シリコン基板２は、内部構造として、外郭をなすフレーム４と、フレーム４と隙間２ｂを有して形成されて外部からの電気信号を受信するアイランド５とを有している。
【００３２】
リッド基板３は、例えば耐熱ガラスやソーダライムガラスなどのホウ珪酸ガラスである。また、リッド基板３において、シリコン基板２のアイランド５と対応する位置には、外面３ａからシリコン基板２と接合する内面３ｂへ貫通するスルーホール６が形成されている。スルーホール６の内部には、シリコン基板２のアイランド５と接触してフィードスルー７が設けられている。フィードスルー７は、導電性の材料で形成されていて外部とアイランド５との導通をとるためのもので、メッキ処理によって形成可能な材質であり、例えば、ニッケルで形成されている。
【００３３】
次に、ＭＥＭＳデバイス１の製造方法について説明する。図２から図７は、ＭＥＭＳデバイス１を製造する際の各工程を示す断面図である。なお、以下に示す製造工程は、多数のＭＥＭＳデバイスを製造可能なシリコン基板及びリッド基板によって行われ、最終的に微小な各ＭＥＭＳデバイスに個片化されるものであるが、図２から図７においては、説明の簡略化のため、単体のＭＥＭＳデバイスを製造するものとして表現している。
【００３４】
図２に示すように、まず、スルーホール形成工程として、リッド基板３にスルーホール６を形成する。すなわち、図２（ａ）に示すように、平板状のガラス板３ｃを用意して、所定の位置にスルーホール６となるようにガラス板３ｃを削り込む。ガラス板３ｃを削り込む方法としては、例えばサンドブラスト、超音波加工、あるいは、レーザー加工などが選択されるが、サンドブラストが直径１００μｍ程度の孔を精度良く、かつ、低コストで形成することができて好適である。そして、これらの方法のいずれかによってスルーホール６を形成することによって、図２（ｂ）に示すリッド基板３を作製することができる。
【００３５】
次に、図３に示すように、接合工程として、リッド基板３とシリコン基板２とを接合させる。本実施形態においてリッド基板３はホウ珪酸ガラスであるので、シリコン基板２と陽極接合によって接合される。なお、接合方法は、陽極接合に限られるものでは無い。リッド基板３としてホウ珪酸ガラス以外の材料を選択した場合には、例えば、シリコン基板２及びリッド基板３の一方にＡｕ（金）膜、他方にＳｎ（錫）膜を成膜した後に加熱接合する金−錫共晶接合としても良い。あるいは、シリコン基板２の一面２ａ及びリッド基板３の内面３ｂにプラズマやイオンビームを照射して活性化した後に接合する常温接合などとしても良い。
【００３６】
次に、図４に示すように、メッキ防止膜形成工程を行う。すなわち、シリコン基板２の内、リッド基板３が接合された一面２ａと反対側の他面２ｃにメッキ防止膜８を成膜する。メッキ防止膜８は、レジスト膜であり、絶縁性を有するとともに、シリコン基板２から剥離可能な程度の付着性を有するものが好適である。また、メッキ防止膜８を形成する際、後述するフィードスルー形成工程における電源９とシリコン基板２とを接続するために、予め電源接続部８ａだけ、シリコン基板２の他面２ｃを露出させておくことがより好ましい。
【００３７】
次に、図５に示すように、フィードスルー形成工程として、スルーホール６の内部にフィードスルー７を形成する。まず、互いに接合したシリコン基板２及びリッド基板３を図示しないメッキ溶液に浸漬させた状態で、シリコン基板２の電源接続部８ａに電源９を接続する。図示しないメッキ溶液はフィードスルー７を形成するニッケルをメッキ材として析出可能なものであり、硫酸ニッケルや塩化ニッケルなどの溶液が選択される。なお、本実施形態においてはメッキ材としてニッケルを選択したがこれに限るものでは無く、銅（Ｃｕ）、金（Ａｕ）、ロジウム（Ｒｈ）、白金（Ｐｔ）、パラジウム（Ｐｄ）などでも良い。メッキ材を銅とする場合には、メッキ溶液としてピロリン酸銅や硫酸銅などの溶液が選択される。また、メッキ材を金とする場合にはジシアノ金（Ｉ）酸カリウム水溶液などが、ロジウムではロジウムと硫酸、ロジウムとリン酸などの溶液が、白金では白金とジアミノ亜硝酸などの溶液が、パラジウムではジニトロジアンミンパラジウム(ＩＩ)（Ｐｄ（ＮＨ３）２（ＮＯ２）２）水溶液などが選択される。
【００３８】
そして、電源９によってシリコン基板２に負電圧を印加することで、図示しないメッキ溶液からメッキ材であるニッケルが析出され、シリコン基板２の内、メッキ溶液と曝される部分に成長していく。本実施形態においては、シリコン基板２は、一面２ａ側においては絶縁性のリッド基板３が接合されていて、スルーホール６の底部に一部が露出するのみとなっている。このため、リッド基板３が接合されたシリコン基板２の一面２ａ側において、メッキ材であるニッケルは、スルーホール６の底部に露出するシリコン基板２の一面２ａから成長し始める。そして、これを一定時間継続することで、スルーホール６の内部にメッキ材であるニッケルが充填されてフィードスルー７が形成されることになる。
【００３９】
なお、図５ではフィードスルー７の上面７ａは、リッド基板３の外面３ａよりも内側に位置しているが、これに限ることは無い。すなわち、リッド基板３の外面３ａの位置と略等しい位置までメッキ材を成長させて形成しても良いし、さらには、図示しない他のフィードスルー等と短絡しない程度に外面３ａよりも盛り上げるように形成しても良く、電圧の印加時間によって正確に制御可能である。また、シリコン基板２の一面２ａと反対側の他面２ｃ側においては、電源接続部８ａを除いて絶縁性のメッキ防止膜８で覆われている。このため、シリコン基板２の他面２ｃにメッキ材が成長してしまうのを防止することができる。なお、露出する電源接続部８ａにはメッキ材が成長してしまうので、電源接続部８ａをメッキ溶液に浸漬させないように、上記工程を行うことが好適である。
【００４０】
次に、図６に示すように、メッキ防止膜除去工程として、レジスト膜であるメッキ防止膜８を除去する。そして、図７に示すように、内部構造形成工程として、シリコン基板２の他面２ｃ側から、シリコン基板２の内部構造であるフレーム４及びアイランド５の形成を行う。フレーム４及びアイランド５の形成は、ドライエッチング（ボッシュプロセスを利用したＤｅｅｐ−ＲＩＥ（ディープリアクティブイオンエッチング）など）やウエットエッチングなどによって隙間２ｂを削り込むことで行われる。
【００４１】
以上のように、フィードスルー形成工程において、シリコン基板２が導電性を有するため、メッキ溶液から析出するメッキ材であるニッケルは、スルーホール６の底部に露出するシリコン基板２から成長していき、フィードスルー７が形成されていく。このため、スルーホール６の形状に係らず、また、気泡などによる巣が発生することなく、スルーホール６の底部で確実にシリコン基板２と導通したフィードスルー７を形成することができ、外部からの電気信号をアイランド５へ好適に伝送することができる。また、リッド基板３は絶縁性を有しているため、フィードスルー工程を行っても、析出されたメッキ材がリッド基板３上で成長してしまうことが無い。このため、スルーホール６の内部のみにメッキ材を成長させることができ、パターニングする必要が無いので、工程数の削減を図って、製造コストの低減も図ることができる。
【００４２】
また、メッキ防止膜形成工程としてシリコン基板２の他面２ｃにメッキ防止膜８を形成することで、他面２ｃからもメッキ材が成長してしまうことが無い。すなわち、フィードスルー形成工程後はメッキ防止膜除去工程としてメッキ防止膜８を除去するだけで良く、フィードスルー形成工程後に、不必要に成長したメッキ材をエッチングなどの方法で除去する工程を設ける必要が無い。このため、さらに工程数を削減して製造コストの低減を図ることができる。なお、メッキ防止膜８は絶縁性を有するレジスト膜としたが、導電性を有するものとしても良い。導電性を有するメッキ防止膜を選択したとしても、メッキ材はメッキ防止膜上に成長するので、メッキ防止膜除去工程において、メッキ防止膜とともに容易に除去することができ、工程数の削減を図ることができる。
【００４３】
（第２の実施形態）
図８から図１２は、この発明に係る第２の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
【００４４】
図８は、本実施形態のＭＥＭＳデバイスの断面図を示している。図８に示すように、本実施形態のＭＥＭＳデバイス１０は、フレーム４及びアイランド５を有するシリコン基板２と、スルーホール６が形成されたリッド基板３と、スルーホール６の内部に設けられ、ニッケルで形成されたフィードスルー１１を備える。また、スルーホール６の底部に位置するシリコン基板２の一面２ａには、メッキ用電極１２が形成されている。メッキ用電極１２は、導電性を有する膜材で形成されていて、例えばＡｌ（アルミニウム）膜で形成されている。そして、フィードスルー１１は、スルーホール６の内部において、シリコン基板２のアイランド５と接触するとともに、その表面に設けられたメッキ用電極１２にも接触して設けられている。
【００４５】
次に、ＭＥＭＳデバイス１０の製造方法について説明する。図９から図１２は、ＭＥＭＳデバイス１０を製造する際の各工程を示す断面図である。なお、スルーホール形成工程については、上述の第１の実施形態と同様であるので、説明及び図示を省略する。本実施形態の製造工程では、まず、図９に示すように、スルーホール形成工程と別にメッキ用電極形成工程として、シリコン基板２の所定位置にメッキ用電極１２を形成する。すなわち、リッド基板３のスルーホール６の位置と対応する位置で成膜可能にレジスト膜をパターニングして、スパッタリングや真空蒸着法などでアルミニウム膜を成膜することで、メッキ用電極１２が形成される。本実施形態においては、メッキ用電極１２としてＡｌ膜を選択したがこれに限るものでは無い。Ｃｒ（クロム）膜上にＡｕ（金）膜を積層した構成や、Ｔｉ（チタン）膜上にＡｕ（金）膜を積層した構成などとしても良く、少なくとも導電性を有するとともに、シリコン基板２との付着性が良好な膜材であれば良い。また、シリコンとのコンタクトがオーミックコンタクトとなるような膜材であることがより好ましい。
【００４６】
次に、図１０に示すように、接合工程として、リッド基板３とシリコン基板２とを陽極接合する。接合方法は、第１の実施形態同様であり、リッド基板３がホウ珪酸ガラスであるので、陽極接合が選択される。そして、図１１に示すように、メッキ防止膜形成工程として、シリコン基板２の他面２ｃにメッキ防止膜８を形成した後に、フィードスルー形成工程を行う。すなわち、第１の実施形態同様に、互いに接合したシリコン基板２及びリッド基板３を図示しないメッキ溶液に浸漬させた状態で、シリコン基板２の電源接続部８ａに電源９を接続して負電圧を印加する。このため、メッキ溶液からメッキ材であるニッケルが析出され、スルーホール６の底部で露出するシリコン基板２の一面２ａから成長していくとともに、シリコン基板２と導通しているメッキ用電極１２からも成長していく。そして、これを一定時間継続することで、スルーホール６の内部にメッキ材であるニッケルが充填されてフィードスルー７が形成されることになる。そして、図１２に示すように、メッキ防止膜除去工程としてメッキ防止膜８の除去を行った後、内部構造形成工程として隙間２ｂを削り込んでフレーム４及びアイランド５を形成することで、ＭＥＭＳデバイス１０が完成する。
【００４７】
以上のように、メッキ用電極形成工程でメッキ用電極１２を形成した後に、フィードスルー形成工程を行うことで、メッキ材であるニッケルは、シリコン基板２及びメッキ用電極１２から成長することとなる。このため、メッキ材によって形成されたフィードスルー１１とシリコン基板２との密着性を良好なものとするとともに、コンタクト抵抗を低減し、確実にオーミックコンタクトの状態を確保することができる。なお、メッキ用電極１２を形成する材料としては上述のものに限られるものでは無く、少なくともシリコン基板２とのオーミックコンタクトを容易に実現可能な良導体であれば良い。また、メッキ用電極形成工程は独立した工程である必要なものではなく、他の電極と同様の膜材を使用することで、同時に形成して工程数の削減を図ることも可能である。
【００４８】
（第３の実施形態）
図１３から図１７は、この発明に係る第３の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
【００４９】
図１３は、本実施形態のＭＥＭＳデバイスの断面図を示している。図１３に示すように、本実施形態のＭＥＭＳデバイス２０は、フレーム４及びアイランド５を有するシリコン基板であるＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板２１と、スルーホール６が形成されたリッド基板３と、スルーホール６の内部に設けられ、ニッケルで形成されたフィードスルー２２を備える。ＳＯＩ基板２１は、シリコン活性層２３及びシリコン支持層２４と称する二つのシリコン層と、シリコン活性層２３とシリコン支持層２４との間に介装され、二酸化珪素（ＳｉＯ２）で形成されたＢＯＸ（Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）層２５と称する酸化膜層とで構成されている。また、ＳＯＩ基板２１において、リッド基板３と接合される一面２１ａで、リッド基板３のスルーホール６と対応する位置には、コンタクトホール２６が形成されている。コンタクトホール２６は、シリコン活性層２３からＢＯＸ層２５を貫通してシリコン支持層２４の表面に達するまで形成された有底状の穴である。なお、コンタクトホール２６の径は、リッド基板３の内面３ｂにおけるスルーホール６の径と略等しいか、若しくは、小さい方が好ましい。また、フィードスルー２２は、コンタクトホール２６と、スルーホール６の少なくとも一部に充填された状態になっている。
【００５０】
次に、ＭＥＭＳデバイス２０の製造方法について説明する。図１４から図１７は、ＭＥＭＳデバイス１０を製造する際の各工程を示す断面図である。なお、スルーホール形成工程については、上述の第１の実施形態と同様であるので、説明及び図示を省略する。図１４に示すように、本実施形態の製造工程では、まず、スルーホール形成工程と別にコンタクトホール形成工程として、ＳＯＩ基板２１にコンタクトホール２６を形成する。すなわち、ＳＯＩ基板２１において、リッド基板３のスルーホール６と対応する位置で、一面２１ａからドライエッチングやウェットエッチングなどで削り込みを行う。そして、シリコン活性層２３及びＢＯＸ層２５を貫通してシリコン支持層２４が露出したところでエッチングを終了させる。この際、ＳＯＩ基板２１はシリコン層と酸化膜層の互層であることで、このような加工を高精度に行うことができる。
【００５１】
次に、図１５に示すように、接合工程として、リッド基板３とＳＯＩ基板２１とを陽極接合する。接合方法は、第１の実施形態同様であり、リッド基板３がホウ珪酸ガラスであるので陽極接合が選択される。そして、図１６に示すように、メッキ防止膜形成工程として、シリコン基板２の他面２１ｂにメッキ防止膜８を形成した後に、フィードスルー形成工程を行う。すなわち、互いに接合したＳＯＩ基板２１及びリッド基板３を図示しないメッキ溶液に浸漬させるとともに、ＳＯＩ基板２１に電源９を接続する。この際、電源９は、他面２１ｂに面した電源接続部８ａにおいて、ＳＯＩ基板２１の内、リッド基板３と接合されたシリコン活性層２３と異なるシリコン層であるシリコン支持層２４に接続する。
【００５２】
このようにして電源９からＳＯＩ基板２１に負電圧を印加すれば、シリコン支持層２４は負電圧が印加された状態となる一方、絶縁性のＢＯＸ層２５及びＢＯＸ層２５によってシリコン支持層２４と絶縁されているシリコン活性層２３には負電圧が印加されない。このため、析出されるメッキ材であるニッケルは、コンタクトホール２６の底部に位置するシリコン支持層２４から成長し始める。そして、これを一定時間継続することで、コンタクトホール２６の内部及びスルーホール６の内部にメッキ材であるニッケルが充填されてフィードスルー２２が形成されることになる。そして、図１７に示すように、メッキ防止膜除去工程としてメッキ防止膜８の除去を行った後、内部構造形成工程として隙間２ｂを削り込んでフレーム４及びアイランド５を形成することで、ＭＥＭＳデバイス１０が完成する。
【００５３】
以上のように、シリコン基板としてＳＯＩ基板２１を使用することで、内部構造であるフレーム４やアイランド５などをエッチングなどによって高精度に形成することができる。また、ＢＯＸ層２５によって、リッド基板３と接合したシリコン活性層２３と、ＢＯＸ層２５を介したシリコン支持層２４との絶縁を図ることができる。一方、コンタクトホール形成工程としてコンタクトホール２６を形成した後にフィードスルー工程によってフィードスルー２２を形成することで、フィードスルー２２が形成された所定の位置においては、シリコン支持層２４と外部との導通を図ることができる。この際、コンタクトホール２６の底部を形成するシリコン支持層２４に電圧を印加することで、メッキ材は、コンタクトホール２６の底部から確実に成長させることができる。このため、例えばリッド基板３と接合したシリコン活性層２３からメッキ材が成長して、コンタクトホール２６の底部に巣が形成されてしまうことなどが無く、シリコン支持層２４と外部とで、確実に導通を図ることができる。
【００５４】
（第４の実施形態）
図１８から図２２は、この発明に係る第４の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
【００５５】
図１８は、本実施形態のＭＥＭＳデバイスの断面図を示している。図１８に示すように、本実施形態のＭＥＭＳデバイス３０は、フレーム４及びアイランド５を有するシリコン基板２と、スルーホール３１が形成されたリッド基板３と、スルーホール６の内部に設けられ、ニッケルで形成されたフィードスルー３２とを備える。リッド基板３のスルーホール３１は、外面３ａに開口する開口部３１ａの径、及び、内面３ｂに位置する底部３１ｂの径と比較して、中間部３１ｃの径が小さくなるような略鼓状のテーパ形状を呈している。これは、スルーホール３１の形成方法に起因するものであり、その詳細は後述する。また、フィードスルー３２は、スルーホール３１に充填されていて、スルーホール３１と対応した形状を呈している。
【００５６】
次に、ＭＥＭＳデバイス３０の製造方法について説明する。図１９から図２２は、ＭＥＭＳデバイス３０を製造する際の各工程を示す断面図である。図１９に示すように、まず、スルーホール形成工程として、リッド基板３にスルーホール３１を形成する。すなわち、図１９（ａ）に示すように、平板状のガラス板３ｃを用意して、外面３ａとなる側からガラス板３ｃを削り込む。削り込む方法は第１の実施形態で述べたとおり、様々の方法が選択されるが、本実施形態においてもサンドブラストによって行うものとする。
【００５７】
この際、図１９（ｂ）に示すように、外面３ａとなる側から徐々に削り込まれていくことで、形成される穴３３の形状は開口部３１ａとなる部分よりも底側の方が小さい径を有する略テーパ状に形成されていく。そして、ガラス板３ｃの厚さ方向中程で、削り込みを一度中止し、内面３ｂとなる面から穴３３と連通するまで再度削り込みを行う。この場合も形成される穴３４の形状は略テーパ状となる。このため、図１９（ｃ）に示すように、穴３３、３４が連通して形成されるスルーホール３１は、開口部３１ａ及び底部３１ｂの径と比較して中間部３１ｃの径が小さくなる略鼓状のテーパ形状を呈することとなる。ここで、第１の実施形態のように、一方の面からのみスルーホールの削り込みを行えば、一方の面に形成される開口部から他方の面に形成される底部へ縮径するテーパ状に形成される（図１９（ｃ）中において符号６）。このため、本実施形態のスルーホール形成工程のように、両面から削り込むことで、同じ厚さのガラス板３ｃに削り込んだ場合、スルーホール３１の開口部３１ａにおける径を小さなものとすることができる。
【００５８】
次に、図２０に示すように、接合工程として、リッド基板３とシリコン基板２とを陽極接合する。そして、図２１に示すように、メッキ防止膜形成工程として、シリコン基板２の他面２ｃにメッキ防止膜８を形成した後に、フィードスルー形成工程を行う。すなわち、第１の実施形態同様に、互いに接合したシリコン基板２及びリッド基板３を図示しないメッキ溶液に浸漬させた状態で、シリコン基板２の電源接続部８ａに電源９を接続して負電圧を印加する。このため、メッキ溶液からメッキ材であるニッケルが析出され、スルーホール３１の底部３１ｂから露出するシリコン基板２の一面２ａから成長していく。ここで、本実施形態のスルーホール３１の形状が略鼓状であるため、底部３１ｂに露出しているシリコン基板２に対して中間部３１ｃがスルーホール３１の中心側へ突出するような形状を呈している。しかしながら、このような形状に係らず、析出されたメッキ材をシリコン基板２の一面２ａから確実に成長させることができる。すなわち、従来スパッタリングや真空蒸着法では中間部３１ｃによって影となってしまう部分に成膜することは不可能であり巣が発生してしまうおそれがあった。一方、本実施形態のフィードスルー形成工程とすることで、メッキ材はメッキ溶液と曝されて負電圧が印加された部分から成長し始めることができる。このため、巣を発生させること無く、シリコン基板２の一面２ａからフィードスルー３２を確実に形成することが可能できる。そして、図２２に示すように、メッキ防止膜除去工程としてメッキ防止膜８の除去を行った後、内部構造形成工程として隙間２ｂを削り込んでフレーム４及びアイランド５を形成することで、ＭＥＭＳデバイス３０が完成する。
【００５９】
以上のように、本実施形態のスルーホール形成工程とすることで、スルーホール３１をアスペクト比が大きく孔径の小さいものとし、それ故にフィードスルーを狭ピッチで設置することが可能となる。一方、フィードスルー形成工程によって、スルーホール３１の形状に係らず、確実にシリコン基板２との導通が図られたフィードスルー３２を形成することができる。
【００６０】
（第５の実施形態）
図２３から図２６は、この発明に係る第５の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
【００６１】
図２３は、本実施形態のＭＥＭＳデバイスの断面図を示している。図２３に示すように、本実施形態のＭＥＭＳデバイス４０は、フレーム４及びアイランド５を有するシリコン基板２と、スルーホール６が形成されたリッド基板３と、スルーホール６の内部に設けられ、ニッケルで形成されたフィードスルー７とを備える。さらに、フィードスルー７上には、電極保護膜４１が形成されている。電極保護膜４１は、導電性を有する耐酸材料で形成されていて、例えばＡｕ（金）膜で形成されている。
【００６２】
次に、ＭＥＭＳデバイス４０の製造方法について説明する。図２４から図２６は、ＭＥＭＳデバイス４０を製造する際の各工程を示す断面図である。なお、スルーホール形成工程、接合工程及びメッキ防止膜形成工程については、上述の第１の実施形態と同様であるので、説明及び図示を省略する。また、図２４に示すように、接合工程を完了後、第１の実施形態同様に、互いに接合したシリコン基板２及びリッド基板３を図示しないメッキ溶液に浸漬させた状態で、シリコン基板２の電源接続部８ａに電源９を接続して負電圧を印加することで、フィードスルー７が形成される。次に、図２５に示すように、シリコン基板２と電源９を接続したまま、次工程として電極保護膜４１を形成する電極保護膜形成工程を行う。すなわち、図示しないメッキ溶液として、電極保護膜４１の膜材となる金を析出可能な、例えばジシアノ金（Ｉ）酸カリウム溶液を選択して、このメッキ溶液に互いに接合したシリコン基板２及びリッド基板３を浸漬させる。そして、この状態で再び電源９により負電圧を印加すれば、シリコン基板２と導通しているフィードスルー７の表面に金で形成された電極保護膜４１が形成される。そして、図２６に示すように、メッキ防止膜除去工程としてメッキ防止膜８の除去を行った後、内部構造形成工程として隙間２ｂを削り込んでフレーム４及びアイランド５を形成することで、ＭＥＭＳデバイス４０が完成する。
【００６３】
以上のように、電極保護膜形成工程として、フィードスルー形成工程で形成されたフィードスルー７上に電極保護膜４１が形成することで、外部とフィードスルー７との導通を可能とするとともに、フィードスルー７を酸による腐食から保護することができる。このため、フィードスルー７を形成するメッキ材が本実施形態のニッケルのように酸に弱い膜材であったとしても、後工程として例えばフォトリソグラフィー技術に係るレジスト膜の除去など酸を使用する工程を実施することが可能となる。
【００６４】
なお、本実施形態においては、電極保護膜４１としてＡｕ膜が選択されたが、これに限るものでは無い。少なくとも、導電性を有する耐酸材料であれば良く、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などとしても良い。これらをメッキ材とする場合に使用するメッキ溶液については上述しているので省略する。また、電極保護膜４１の形成方法としてスパッタリングや真空蒸着法なども選択可能ではあるが、フィードスルー形成工程と継続して実施可能である点、パターニングの工程が不要である点、並びに、フィードスルーとの密着性及び導通性を確実なものとすることができる点でメッキ処理による方法が好適である。
【００６５】
（第６の実施形態）
図２７から図２９は、この発明に係る第６の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
【００６６】
図２７は、本実施形態のＭＥＭＳデバイスの断面図を示している。図２７に示すように、本実施形態のＭＥＭＳデバイス５０は、フレーム４及びアイランド５を有するシリコン基板２と、スルーホール６が形成されたリッド基板３と、スルーホール６の内部に設けられ、ニッケルで形成されたフィードスルー５１を備える。本実施形態において、フィードスルー５１は、スルーホール６の内部に充填されているとともに、その一部はリッド基板３から外面３ａ側へ突出したバンプ５２を形成している。
【００６７】
このようなバンプ５２を有するフィードスルー５１でも、第１の実施形態におけるフィードスルー形成工程と同様に電圧を印加させる時間を制御することによって、容易に作製することが可能である。図２８は、本実施形態のフィードスルー形成工程を示す断面図である。すなわち、図２８に示すように、ニッケルを析出可能な図示しないメッキ溶液中でシリコン基板２に負電圧を印加すれば、シリコン基板２の一面２ａからメッキ材が成長し始めて、時間経過とともにスルーホール６の内部を充填していく。そして、さらにメッキ材を成長させて一定量だけリッド基板３の外面３ａから突出したら、電圧の印加を中止すれば良い。
【００６８】
このように、ＭＥＭＳデバイス５０をフィードスルー５１の一部で形成されたバンプ５２を有するものとすることで、容易に、かつ、バンプを形成する工程を別工程とする必要無くバンプ５２を作製することができるとともに、フリップチップ実装可能なものとすることができる。図２９は、回路基板５３にＭＥＭＳデバイス５０をフリップチップ実装させた場合の断面図を示している。図２９に示すように、バンプ５２を回路基板５３上の回路基板配線５４に当接させて、接合させる。接合させる方法としては、導電性樹脂によって接着させる方法や圧接による方法など公知の方法を選択可能である。
【００６９】
（第７の実施形態）
図３０から図５４は、この発明に係る第７の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
【００７０】
図３０は、本実施形態のＭＥＭＳデバイスにおいて、シリコン基板とリッド基板を分解した斜視図を示している。また、図３１は、本実施形態のＭＥＭＳデバイスにおいて、リッド基板を透過してシリコン基板を上方視した平面図を示している。さらに、図３２は図３１におけるＡ−Ａ線で切断した断面図、図３３は図３１におけるＢ−Ｂ線で切断した断面図を示している。
【００７１】
図３０に示すように、本実施形態のＭＥＭＳデバイスは、角速度を検出可能な角速度センサ６０であり、一対のリッド基板６１、６２と、一対のガラス基板６１、６２の間に挟まれた状態で接合されたシリコン基板であるＳＯＩ基板６３とを備えている。リッド基板６１、６２は、例えばホウ珪酸ガラスで形成されていて、ＳＯＩ基板６３と陽極接合されている。また、ＳＯＩ基板６３は、シリコン活性層６４と、シリコン支持層６５と、ＢＯＸ層６６とを備えている。そして、このＳＯＩ基板６３によって、一対のリッド基板６１、６２の間に、内部構造６３ａが形成されている。
【００７２】
図３０から図３３に示すように、角速度センサ６０の内部構造６３ａとしては、外郭をなすフレーム７０と、作用する角速度（力学量）を検出する検出部７１と、電気信号の入出力を行うためのアイランド７３、７４、７５、７６、７７とを備える。フレーム７０は、一対のリッド基板６１、６２との間で、気密に閉塞されたセンサ室７８を形成していて、検出部７１を収容している。また、検出部７１は、フレーム７０に支持された４本のビーム７９によってセンサ室７８の内部でリッド基板６１、６２に接触しないように吊り下げられたプルーフマス８０と、リッド基板６１、６２の相対する内面６１ａ、６２ａにプルーフマス８０と離隔をもって形成された検出電極８１及び駆動電極８２とを備える。センサ室７８は真空状態に保たれている。また、４本のビーム７９は、四角形状に形成されたフレーム７０の四辺の各中間位置からそれぞれ内側に向けて延びた状態とされ、プルーフマス８０を支持している。本実施形態では、ビーム７９を４本としているため、Ｘ軸及びＹ軸方向の角速度を最も効率良く検出することができる。しかし、本発明はこれに限定されるものではなく、ビーム７９は少なくとも１本以上あれば良い。ビーム７９が１本であっても、検出部７１の形状を工夫することにより２軸の角速度検出が可能となる。また、本実施形態では、センサ室７８を真空とすることによりダンピングによる感度低下を十分に防止できるが、例えば１０ｔｏｒｒ程度であってもセンサとして動作させることが可能である。
【００７３】
リッド基板６１の内面６１ａに形成された検出電極８１は、複数設けられ、本実施形態においてはプルーフマス８０の矩形形状と対応して４枚配置される。そして、プルーフマス８０が傾斜した場合には、各検出電極８１とプルーフマス８０との間に生じる静電容量の違いから、プルーフマス８０の傾きを計測することが可能である。また、リッド基板６２の内面６２ａに形成された駆動電極８２は、少なくとも１枚設けられ、本実施形態においてはプルーフマス８０の矩形形状と対応した１枚の電極として配置されている。そして、この駆動電極８２に所定の波形の電気信号を入力することで、その電気信号に応じて駆動電極８２とプルーフマス８０との間には静電引力が発生し、ビーム７９によって吊り下げられた状態のプルーフマス８０を振動させることが可能である。なお、検出電極８１及び駆動電極８２を形成する膜材としては、導電性の良好な金属膜が選択され、Ａｌ（アルミニウム）膜や、Ｃｒ（クロム）膜上にＡｕ（金）膜を積層した積層膜などが好適であるが、本実施形態では例えばＡｌ膜で形成されている。
【００７４】
また、アイランド７３、７４、７５、７６、７７は、フレーム７０とプルーフマス８０との間の各所定位置において、両端が一対のリッド基板６１、６２と当接、陽極接合されて形成されている。これら複数のアイランド７３、７４、７５、７６、７７は、各々所定の離隔をもって設けられており、隣り合うアイランド同士が電気的に影響を受けないようになっている。アイランド７３において、下端７３ｂには凹状のコンタクトギャップ７３ｄが形成されていて、そこに支持層側電極７３ｃが形成されている。また、支持層側電極７３ｃは接続部８２ａによって駆動電極８２と接続されていて、これによりアイランド７３と駆動電極８２とは電気的に導通されている。また、他のアイランド７４、７５、７６、７７において、各上端７４ａ、７５ａ、７６ａ、７７ａには、コンタクトギャップ７４ｄ、７５ｄ、７６ｄ、７７ｄが形成されていて、そこに各々活性層側電極７４ｃ、７５ｃ、７６ｃ、７７ｃが形成されている。また、活性層側電極７４ｃ、７５ｃ、７６ｃ、７７ｃは、接続部８１ａによってそれぞれ対応する検出電極８１と接続されていて、これによりアイランド７４、７５、７６、７７と各検出電極８１とは電気的に導通されている。なお、上記の接続部８１ａ、８２ａ、支持層側電極７３ｃ、及び、活性層側電極７４ｃ、７５ｃ、７６ｃ、７７ｃとしては、導電性を有するとともにシリコン基板との付着性が良好な金属膜が選択され、Ａｌ（アルミニウム）膜や、Ｃｒ（クロム）膜上にＡｕ（金）膜を積層した積層膜などが好適であるが、本実施形態では検出電極８１及び駆動電極８２同様にＡｌ膜で形成されている。
【００７５】
また、リッド基板６１において、アイランド７３、７４、７５、７６、７７と対応する位置には、外面６１ｂから内面６１ａまで連通するスルーホール８３が形成されている。また、アイランド７３、７４、７５、７６、７７には、スルーホール８３と対応して、各上端７３ａ、７４ａ、７５ａ、７６ａ、７７ａからシリコン活性層６４及びＢＯＸ層６６を貫通して底部がシリコン支持層６５にまで達するコンタクトホール８４が形成されている。なお、図３２及び図３３に示すように、コンタクトホール８４の径は、リッド基板６１の内面６１ａにおけるスルーホール８３の径と略等しく設定されているが、第３の実施形態同様に、コンタクトホール８４の径を小さくしても良い。また、コンタクトホール８４の底部にはメッキ用電極８５が形成されているとともに、コンタクトホール８４及びスルーホール８３の少なくとも一部には、フィードスルー８６が充填されて形成されている。さらに、フィードスルー８６の外側には電極保護膜８７が形成されている。フィードスルー８６は上記実施形態と同様に導電性を有する材料であり、例えばニッケルで形成されている。電極保護膜８７は、上記実施形態同様に導電性を有する耐酸材料で形成され、例えば金で形成されている。また、メッキ用電極８５は、上記実施形態同様に導電性を有する材料であり、本実施形態においては活性層側電極７４ｃ、７５ｃ、７６ｃ、７７ｃと同様のＡｌ膜で形成されている。このため、各アイランド７３、７４、７５、７６、７７と接続された検出電極８１及び駆動電極８２のそれぞれは、フィードスルー８６を介して電気信号を入出力することが可能である。
【００７６】
すなわち、外部からアイランド７３と対応したフィードスルー８６に電圧を印加すれば、アイランド７３、支持層側電極７３ｃ及び接続部８２ａを介して駆動電極８２に電圧が印加される。駆動電極８２に電圧が印加されると、駆動電極８２からプルーフマス８０の下部に静電引力が作用する。すなわち、プルーフマス８０は、駆動電極８２による静電引力によって所定の入力波形で励振され振動する。そして、この励振状態で外部から角速度を受けると、プルーフマス８０は、慣性力が作用し、４本のビーム７９を回転中心として、図３０に示すＸ方向或いはＹ方向回りに捩れて変位し、振動方向が傾いた状態となる。そして、検出電極８１は、プルーフマス８０との距離変化を静電容量の変化として検出する。これにより、プルーフマス８０の傾きを、変位に応じた静電容量として検出でき、また、検出した静電容量を電気信号として、各検出電極８１、接続部８１ａ、活性層側電極７４ｃ、７５ｃ、７６ｃ、７７ｃ、及びアイランド７４、７５、７６、７７を経由してフィードスルー８６から外部へ出力することができる。なお、上記においては、プルーフマス８０を駆動電極８２で振動させるものとしたが、振動させなければ加速度のみを測定可能な加速度センサとしても動作させることができる。
【００７７】
次に、この実施形態の角速度センサ６０の製造方法について説明する。図３４から図５４は、角速度センサ６０を製造する際の各工程を示す断面図である。なお、各図において、（ａ）は図３１におけるＡ−Ａ線で切断した断面を、（ｂ）は図３１におけるＢ−Ｂ線で切断した断面を示している。また、以下に示す製造工程は、多数の角速度センサを製造可能なＳＯＩ基板及びリッド基板によって行われて最終的に微小な各角速度センサに個片化されるものであるが、図３４から図５４においては、説明の簡略化のため、単体の角速度センサを製造するものとして表現している。
【００７８】
まず、図３４に示すように、活性層コンタクトギャップ形成工程として、板状のＳＯＩ基板６３において、アイランド７４、７５、７６、７７のコンタクトギャップ７４ｄ、７５ｄ、７６ｄ、７７ｄをシリコン活性層６４上に形成する。より詳しくは、一面６３ｂ上にフォトリソグラフィー技術によってレジスト膜をパターニングした後に、ドライエッチングまたはウェットエッチングを行って形成する。次に、図３５に示すように、支持層コンタクトギャップ形成工程として、アイランド７３のコンタクトギャップ７３ｄをシリコン支持層６５上に形成する。具体的な方法は活性層コンタクトギャップ形成工程と同様である。
【００７９】
次に、図３６に示すように、活性層センサギャップ形成工程として、プルーフマス８０とリッド基板６１との隙間、すなわち活性層センサギャップ７８ａを形成する。具体的な方法は活性層コンタクトギャップ形成工程と同様である。この際、最終的にセンサ室７８を形成する部分については、活性層センサギャップ７８ａとともに同様にエッチングを行う。
【００８０】
次に、図３７に示すように、支持層センサギャップ形成工程として、プルーフマス８０とリッド基板６２との隙間、すなわち支持層センサギャップ７８ｂを形成する。具体的な方法は活性層コンタクトギャップ形成工程と同様である。この際、最終的にセンサ室７８を形成する部分については、支持層センサギャップ７８ｂとともに同様にエッチングを行う。
【００８１】
次に、図３８及び図３９に示すように、コンタクトホール形成工程として、各アイランド７３、７４、７５、７６、７７にコンタクトホール８４を形成する。まず、図３８に示すように、第１の工程として、シリコン活性層６４の範囲をエッチングする。さらに、図３９を示すように、第２の工程として、ＢＯＸ層６６の範囲をエッチングすることで、コンタクトホール８４の底部にシリコン支持層６５を露出させることができる。ここで、本実施形態では、シリコン基板としてシリコン層と酸化膜層が互層をなすＳＯＩ基板６３を用いていることで、コンタクトホール８４の底部となる位置を容易にかつ精度良く形成することができる。
【００８２】
次に、図４０に示すように、活性層側電極形成工程として、各コンタクトギャップ７４ｄ、７５ｄ、７６ｄ、７７ｄに、活性層側電極７４ｃ、７５ｃ、７６ｃ、７７ｃを形成する。また、メッキ用電極形成工程として、各コンタクトホール８４の底部にメッキ用電極８５を形成する。これらは共にＡｌ膜で形成されているため、活性層側電極形成工程及びメッキ用電極形成工程は同一の成膜工程として同時に行われる。具体的には、活性層側に表面にＡｌ膜を成膜した後、フォトリソグラフィー技術によってレジスト膜をパターニングし、エッチングによって活性層側電極７４ｃ、７５ｃ、７６ｃ、７７ｃ及びメッキ用電極８５以外の部分を除去する。さらに、図４１に示すように、支持層側電極形成工程として、各コンタクトギャップ７３ｄに、支持層側電極７３ｃを形成する。具体的方法は活性層側電極工程と同様なので省略する。
【００８３】
次に、図４２に示すように、シリコン活性層除去工程として、シリコン活性層６４の内、フレーム７０、アイランド７３、７４、７５、７６、７７、ビーム７９、及びプルーフマス８０以外の部分、すなわちセンサ室７８を形成する残りの部分をドライエッチングやウェットエッチングなどによって除去する。続いて図４３に示すように、第１のＢＯＸ層除去工程として、ＢＯＸ層６６の内、センサ室７８を形成する残りの部分で、除去可能な部分をドライエッチングやウェットエッチングなどによって除去する。
【００８４】
次に、図４４に示すように、スルーホール形成工程として、ＳＯＩ基板６３のシリコン活性層６４側に接合されるリッド基板６１の所定位置にスルーホール８３を形成する。本実施形態でも同様にサンドブラストによって形成されるが、超音波加工やレーザー加工などでも良い。続いて図４５に示すように、活性層側リッド基板電極形成工程として、リッド基板６１の内面６１ａに、検出電極８１及び接続部８１ａを形成する。具体的には、リッド基板６１の内面６１ａにＡｌ膜を成膜した後、レジスト膜をパターニングしてエッチングによって除去することで、検出電極８１及び接続部８１ａが形成される。なお、本実施形態においては、リッド基板６１に検出電極８１が形成されるものとして説明しているが、リッド基板６１に駆動電極が形成される場合には本工程において形成するものとし、また、検出電極と駆動電極を併設させる場合には、本工程において同時に形成することが可能である。
【００８５】
次に、図４６に示すように、活性層側リッド基板接合工程（接合工程）として、ＳＯＩ基板６３と、リッド基板６１とを接合する。本実施形態においてはリッド基板６１がホウ珪酸ガラスで形成されているので、陽極接合によって行われる。具体的には、図４６に示すように、リッド基板６１の内面６１ａと、ＳＯＩ基板６３の一面６３ｂとを当接する。この状態で、リッド基板６１を接地するとともに、ＳＯＩ基板６３のシリコン活性層６４に正電圧を印加する。印加電圧は１０００Ｖ程度若しくはそれ以下とし、加熱温度は４００℃以下、接合時間は数分程度である。なお、リッド基板６１としてホウ珪酸ガラス以外の材料を選択した場合には、接合方法として常温接合や共晶接合なども選択される。
【００８６】
次に、図４７に示すように、メッキ防止膜形成工程として、ＳＯＩ基板６３において、リッド基板６１と接合した一面６３ｂと反対側の他面６３ｃとして露出する部分にメッキ防止膜９０を成膜する。メッキ防止膜９０はレジスト膜である。この際、次工程のフィードスルー形成工程において電源９を接続する電源接続部９０ａのみレジスト膜を除去する。なお、電源接続部９０ａは基板中に一箇所のみ設けられていれば良い。
【００８７】
次に、図４８に示すように、フィードスルー形成工程として、スルーホール８３及びコンタクトホール８４にフィードスルー８６を形成する。すなわち、電源接続部９０ａに電源９を接続し、メッキ溶液中で負電圧を印加する。本実施形態では、フィードスルー８６はニッケルで形成されているので、メッキ溶液としては上述の硫酸ニッケル溶液や塩化ニッケル溶液が選択される。フィードスルーを形成する材料として選択される他の例については第１の実施形態で述べたとおりである。他面６３ｃ側はメッキ防止膜９０で覆われていて、一面６３ｂ側はリッド基板６１が接合されている。また、シリコン活性層６４は電源９が接続されたシリコン支持層６５とＢＯＸ層６６によって絶縁されている。このため、負電圧を印加することによってメッキ材であるニッケルが析出されるが、この析出されたメッキ材は、コンタクトホール８４の底部に露出するシリコン支持層６５及びシリコン支持層６５と導通したメッキ用電極８５から成長し始める。このため、スルーホール８３及びコンタクトホール８４によってアスペクト比が非常に大きい形状を呈していても、気泡などによって巣が発生してしまうことなく確実にシリコン支持層６５と導通したフィードスルーを形成することができる。さらに、メッキ用電極８５を設けることで、コンタクト抵抗を低減し、確実にオーミックコンタクトの状態を確保することができる。そして、電源９により一定時間電圧を印加して所定の容量のニッケル材が成長したところで、電圧印加を停止させる。
【００８８】
次に、図４９に示すように、電極保護膜形成工程として、フィードスルー８６上に電極保護膜８７を形成する。すなわち、電源９をＳＯＩ基板６３のシリコン支持層６５に接続したまま、メッキ材として金を析出可能なメッキ溶液であるジシアノ金（Ｉ）酸カリウム水溶液に浸漬させる。そして、この状態で電源９によって再び負電圧を印加すれば、電源９と導通したフィードスルー８６の表面からメッキ材である金が成長し始めて、電極保護膜８７が形成される。そして、図５０に示すように、メッキ防止膜除去工程として、メッキ防止膜９０であるレジスト膜の除去を行う。
【００８９】
次に、内部構成形成工程としてシリコン支持層除去工程及び第２のＢＯＸ層除去工程を行う。まず、図５１に示すように、シリコン支持層除去工程として、シリコン支持層６５の内、フレーム７０、アイランド７３、７４、７５、７６、７７、ビーム７９、及びプルーフマス８０以外の部分、すなわちセンサ室７８を形成する残りの部分をＤｅｅｐ  ＲＩＥなどによって除去する。続いて図５２に示すように、第２のＢＯＸ層除去工程として、ＢＯＸ層６６の内、センサ室７８を形成する残りの部分で、第１のＢＯＸ層除去工程で除去できなかった部分を、ドライエッチングやウェットエッチングなどによって除去し、これによって、ＳＯＩ基板６３の各内部構成が形成される。なお、これらの内部構成形成工程においては、所定箇所をエッチングするために、フォトリソグラフィー技術を利用してレジスト膜のパターニングが行われ、このレジスト膜の除去には硝酸水溶液などが使用される。フィードスルー８６はニッケルで形成されているため、硝酸水溶液などでは腐食して損傷してしまうおそれがある。しかしながら、本実施形態においては、前工程において、フィードスルー８６上に、耐酸材料であるＡｕ膜からなる電極保護膜８７が形成されていることで、レジスト膜の除去に伴ってフィードスルー８６が損傷してしまうことは無い。
【００９０】
次に、図５３に示すように、支持層側リッド基板電極形成工程として、リッド基板６２の内面６２ａに、駆動電極８２及び接続部８２ａを形成する。具体的には、リッド基板６２の内面６２ａにＡｌ膜を成膜した後、パターニングを行いエッチングによって除去することで、駆動電極８２及び接続部８２ａが形成される。なお、本実施形態においては、リッド基板６２に駆動電極８２が形成されるものとして説明しているが、リッド基板６２に検出電極が形成される場合には本工程において形成するものとし、また、検出電極と駆動電極を併設させる場合には、本工程において同時に形成することが可能である。
【００９１】
最後に、図５４に示すように、支持層側リッド基板接合工程（他リッド基板接合工程）として、ＳＯＩ基板６３と、リッド基板６２とを接合する。具体的な接合方法については活性層側リッド基板接合工程と同様なのでその説明を省略する。
【００９２】
本実施形態の角速度センサ６０は、シリコン基板の両面をリッド基板で接合して内部にセンサ室７８を設けた、いわゆる封止型のＭＥＭＳデバイスである。そして、このような封止型のＭＥＭＳデバイスにおいても、一方のリッド基板６１を接合した後に、フィードスルー形成工程や内部構成形成工程等を行い、その後に、他方のリッド基板６２を接合させることで同様に作製することができる。また、同様にフィードスルー形成工程を行うことで、本実施形態の角速度センサ６０においては、外部とＳＯＩ基板６３で形成された各アイランド７３、７４、７５、７６、７７との導通を良好なものとして、信頼性の高い力学量センサとして機能することができる。また、上記工程を経ることで、製造コストを低減して安価で提供することが可能となる。
【００９３】
なお、上記の製造工程において各工程の順序は記載された順序に限られるものではない。例えば、活性層側電極形成工程及びメッキ用電極形成工程を、活性層側リッド基板接合工程の直前に行うようにしても良い。
【００９４】
（第８の実施形態）
図５５は、この発明に係る第８の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
【００９５】
図５５は、本実施形態の電子機器のブロック図を示している。図５５に示すように、電子機器１００は、デジタルカメラや携帯電話機等のカメラ機構を有するものであり、カメラモジュール１０１と、上述の角速度センサ６０を有するセンサユニット１０２とを備えている。カメラモジュール１０１は、センサユニット１０２から送られてきた角速度に基づいて、図示しないカメラレンズの補正量の算出を行うレンズ補正量算出回路１０３と、レンズ補正量算出回路１０３で算出された補正量に基づいてＸ軸用レンズアクチュエータ１０４及びＹ軸用レンズアクチュエータ１０５を駆動するレンズ駆動回路１０６とを備えている。そして、両レンズアクチュエータ１０４、１０５は、それぞれカメラレンズをＸ方向及びＹ方向に適時変位させることで、手振れ補正等ができるようになっている。
【００９６】
センサユニット１０２は、角速度センサ６０と、角速度センサ６０で検出された角速度に応じた静電容量を電圧に変換するＣ−Ｖ変換回路１０７と、変換された電圧から角速度を算出する角速度算出回路１０８とを備えている。また、角速度算出回路１０８は、算出した角速度をレンズ補正量算出回路１０３に出力するようになっている。
【００９７】
すなわち、電子機器１において、上述の角速度センサ６０を備えることにより、角速度センサ６０とＣ−Ｖ変換回路１０７との導通を確実なものとし、Ｃ−Ｖ変換回路１０７から角速度センサ６０への入力信号の入力及び角速度センサ６０で検出された角速度データである出力信号のＣ−Ｖ変換回路１０７への出力を確実なものとして、電子機器１としての信頼性の向上を図ることができる。また、角速度センサ６０を安価で提供可能であることにより、それを搭載する電子機器１も安価で提供することが可能となる。
【００９８】
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【図面の簡単な説明】
【００９９】
【図１】この発明の第１の実施形態のＭＥＭＳデバイスの断面図である。
【図２】この発明の第１の実施形態のＭＥＭＳデバイスのスルーホール形成工程を示す断面図である。
【図３】この発明の第１の実施形態のＭＥＭＳデバイスの接合工程を示す断面図である。
【図４】この発明の第１の実施形態のＭＥＭＳデバイスのメッキ防止膜形成工程を示す断面図である。
【図５】この発明の第１の実施形態のＭＥＭＳデバイスのフィードスルー形成工程を示す断面図である。
【図６】この発明の第１の実施形態のＭＥＭＳデバイスのメッキ防止膜除去工程を示す断面図である。
【図７】この発明の第１の実施形態のＭＥＭＳデバイスの内部構造形成工程を示す断面図である。
【図８】この発明の第２の実施形態のＭＥＭＳデバイスの断面図である。
【図９】この発明の第２の実施形態のＭＥＭＳデバイスのメッキ用電極形成工程を示す断面図である。
【図１０】この発明の第２の実施形態のＭＥＭＳデバイスの接合工程を示す断面図である。
【図１１】この発明の第２の実施形態のＭＥＭＳデバイスのメッキ防止膜形成工程及びフィードスルー形成工程を示す断面図である。
【図１２】この発明の第２の実施形態のＭＥＭＳデバイスのメッキ防止膜除去工程及び内部構造形成工程を示す断面図である。
【図１３】この発明の第３の実施形態のＭＥＭＳデバイスの断面図である。
【図１４】この発明の第３の実施形態のＭＥＭＳデバイスのコンタクトホール形成工程を示す断面図である。
【図１５】この発明の第３の実施形態のＭＥＭＳデバイスの接合工程を示す断面図である。
【図１６】この発明の第３の実施形態のＭＥＭＳデバイスのメッキ防止膜形成工程及びフィードスルー形成工程を示す断面図である。
【図１７】この発明の第３の実施形態のＭＥＭＳデバイスのメッキ防止膜除去工程及び内部構造形成工程を示す断面図である。
【図１８】この発明の第４の実施形態のＭＥＭＳデバイスの断面図である。
【図１９】この発明の第４の実施形態のＭＥＭＳデバイスのスルーホール形成工程を示す断面図である。
【図２０】この発明の第４の実施形態のＭＥＭＳデバイスの接合工程を示す断面図である。
【図２１】この発明の第４の実施形態のＭＥＭＳデバイスのメッキ防止膜形成工程及びフィードスルー形成工程を示す断面図である。
【図２２】この発明の第４の実施形態のＭＥＭＳデバイスのメッキ防止膜除去工程及び内部構造形成工程を示す断面図である。
【図２３】この発明の第５の実施形態のＭＥＭＳデバイスの断面図である。
【図２４】この発明の第５の実施形態のＭＥＭＳデバイスのフィードスルー形成工程を示す断面図である。
【図２５】この発明の第５の実施形態のＭＥＭＳデバイスの電極保護膜形成工程を示す断面図である。
【図２６】この発明の第５の実施形態のＭＥＭＳデバイスのメッキ防止膜除去工程及び内部構造形成工程を示す断面図である。
【図２７】この発明の第６の実施形態のＭＥＭＳデバイスの断面図である。
【図２８】この発明の第６の実施形態のＭＥＭＳデバイスのフィードスルー形成工程を示す断面図である。
【図２９】この発明の第６の実施形態のＭＥＭＳデバイスを回路基板にフリップチップ実装した場合の断面図である。
【図３０】この発明の第７の実施形態の角速度センサにおいて、シリコン基板とリッド基板を分解した斜視図である。
【図３１】この発明の第７の実施形態の角速度センサにおいて、リッド基板を透視してシリコン基板を上方視した平面図である。
【図３２】この発明の第７の実施形態の角速度センサにおいて、図３１のＡ−Ａ線で切断した断面図である。
【図３３】この発明の第７の実施形態の角速度センサにおいて、図３１のＢ−Ｂ線で切断した断面図である。
【図３４】この発明の第７の実施形態の角速度センサの活性層コンタクトギャップ形成工程を示す断面図である。
【図３５】この発明の第７の実施形態の角速度センサの支持層コンタクトギャップ形成工程を示す断面図である。
【図３６】この発明の第７の実施形態の角速度センサの活性層センサギャップ形成工程を示す断面図である。
【図３７】この発明の第７の実施形態の角速度センサの支持層センサギャップ形成工程を示す断面図である。
【図３８】この発明の第７の実施形態の角速度センサのコンタクトホール形成工程を示す断面図である。
【図３９】この発明の第７の実施形態の角速度センサのコンタクトホール形成工程を示す断面図である。
【図４０】この発明の第７の実施形態の角速度センサの活性層側電極形成工程を示す断面図である。
【図４１】この発明の第７の実施形態の角速度センサの支持層側電極形成工程を示す断面図である。
【図４２】この発明の第７の実施形態の角速度センサのシリコン活性層除去工程を示す断面図である。
【図４３】この発明の第７の実施形態の角速度センサの第１のＢＯＸ層除去工程を示す断面図である。
【図４４】この発明の第７の実施形態の角速度センサのスルーホール形成工程を示す断面図である。
【図４５】この発明の第７の実施形態の角速度センサの活性層側リッド基板電極形成工程を示す断面図である。
【図４６】この発明の第７の実施形態の角速度センサの活性層側リッド基板接合工程を示す断面図である。
【図４７】この発明の第７の実施形態の角速度センサのメッキ防止膜形成工程を示す断面図である。
【図４８】この発明の第７の実施形態の角速度センサのフィードスルー形成工程を示す断面図である。
【図４９】この発明の第７の実施形態の角速度センサの電極保護膜形成工程を示す断面図である。
【図５０】この発明の第７の実施形態の角速度センサのメッキ防止膜除去工程を示す断面図である。
【図５１】この発明の第７の実施形態の角速度センサのシリコン支持層除去工程を示す断面図である。
【図５２】この発明の第７の実施形態の角速度センサの第２のＢＯＸ層除去工程を示す断面図である。
【図５３】この発明の第７の実施形態の角速度センサの支持層側リッド基板電極形成工程を示す断面図である。
【図５４】この発明の第７の実施形態の角速度センサの支持層側リッド基板接合工程を示す断面図である。
【図５５】この発明の第８の実施形態の電子機器を示すブロック図である。
【図５６】従来の第１の方法におけるフィードスルーの製造工程を示す断面図である。
【図５７】従来の第２の方法におけるフィードスルーの製造工程を示す断面図である。
【符号の説明】
【０１００】
１、１０、２０、３０、４０、５０  ＭＥＭＳデバイス
２  シリコン基板
３、６１、６２  リッド基板
６、３１、８３  スルーホール
７、１１、２２、３２、５１、８６  フィードスルー
８、９０  メッキ防止膜
１２、８５  メッキ用電極
２１、６３  ＳＯＩ基板（シリコン基板）
２３、６４  シリコン活性層（シリコン層）
２４、６６  シリコン支持層（シリコン層）
２５、６７  ＢＯＸ層（酸化膜層）
２６、８４  コンタクトホール
４１、８７  電極保護膜
５２  バンプ
６０  角速度センサ（ＭＥＭＳデバイス）
６３ａ  内部構造
７０  フレーム
７１  検出部
７８  センサ室
１００  電子機器
【図１】
2008036774.tif 000003
【図２】
2008036774.tif 000004
【図３】
2008036774.tif 000005
【図４】
2008036774.tif 000006
【図５】
2008036774.tif 000007
【図６】
2008036774.tif 000008
【図７】
2008036774.tif 000009
【図８】
2008036774.tif 000010
【図９】
2008036774.tif 000011
【図１０】
2008036774.tif 000012
【図１１】
2008036774.tif 000013
【図１２】
2008036774.tif 000014
【図１３】
2008036774.tif 000015
【図１４】
2008036774.tif 000016
【図１５】
2008036774.tif 000017
【図１６】
2008036774.tif 000018
【図１７】
2008036774.tif 000019
【図１８】
2008036774.tif 000020
【図１９】
2008036774.tif 000021
【図２０】
2008036774.tif 000022
【図２１】
2008036774.tif 000023
【図２２】
2008036774.tif 000024
【図２３】
2008036774.tif 000025
【図２４】
2008036774.tif 000026
【図２５】
2008036774.tif 000027
【図２６】
2008036774.tif 000028
【図２７】
2008036774.tif 000029
【図２８】
2008036774.tif 000030
【図２９】
2008036774.tif 000031
【図３０】
2008036774.tif 000032
【図３１】
2008036774.tif 000033
【図３２】
2008036774.tif 000034
【図３３】
2008036774.tif 000035
【図３４】
2008036774.tif 000036
【図３５】
2008036774.tif 000037
【図３６】
2008036774.tif 000038
【図３７】
2008036774.tif 000039
【図３８】
2008036774.tif 000040
【図３９】
2008036774.tif 000041
【図４０】
2008036774.tif 000042
【図４１】
2008036774.tif 000043
【図４２】
2008036774.tif 000044
【図４３】
2008036774.tif 000045
【図４４】
2008036774.tif 000046
【図４５】
2008036774.tif 000047
【図４６】
2008036774.tif 000048
【図４７】
2008036774.tif 000049
【図４８】
2008036774.tif 000050
【図４９】
2008036774.tif 000051
【図５０】
2008036774.tif 000052
【図５１】
2008036774.tif 000053
【図５２】
2008036774.tif 000054
【図５３】
2008036774.tif 000055
【図５４】
2008036774.tif 000056
【図５５】
2008036774.tif 000057
【図５６】
2008036774.tif 000058
【図５７】
2008036774.tif 000059