(57)【要約】【課題】ワイドバンドギャップ半導体層上に形成されるオーミック電極を有する電子デバイスであって、高温かつ短時間のアニール処理によっても、従来のオーミック電極並に低いコンタクト抵抗を有するオーミック電極を備えた、小型・高性能のワイドバンドギャップ半導体電子デバイスを提供する。【解決手段】基板上に形成されたワイドバンドギャップ化合物半導体からなる層の上に形成され、該ワイドバンドギャップ化合物半導体からなる層の側から、少なくとも密着層とオーミック層と酸化防止層とをこの順序で含む電極を少なくとも１つ有する電子デバイス。好ましくは、オーミック層と酸化防止層との間に相互拡散防止層を有し、酸化防止層はＡｕからなる層とＷからなる層をこの順で含む。【選択図】図１
2008147294.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたワイドバンドギャップ化合物半導体からなる層の上に形成され、該ワイドバンドギャップ化合物半導体からなる層の側から、少なくとも密着層とオーミック層と酸化防止層とをこの順序で含む電極を少なくとも１つ有する電子デバイス。
【請求項２】
前記ワイドバンドギャップ化合物半導体からなる層は、シリコン基板の上に形成されることを特徴とする、請求項１に記載の電子デバイス。
【請求項３】
前記ワイドバンドギャップ化合物半導体は、ＩｎaＡｌbＧａcＢdＮ（ａ＋ｂ＋ｃ＋ｄ＝１、０≦ａ、ｂ、ｃ、ｄ≦１）からなる化合物半導体であることを特徴とする、請求項１に記載の電子デバイス。
【請求項４】
前記密着層はＨｆまたはＴｉからなり、前記オーミック層はＡｌからなり、かつ前記酸化防止層はＡｕからなる単層構造であるか、Ｗからなる単層構造であるか、またはＡｕからなる層とＷからなる層との２層構造であることを特徴とする、請求項１に記載の電子デバイス。
【請求項５】
前記オーミック層と前記酸化防止層との間にＨｆ、Ｔｉ、Ｍｏ、Ｎｉ、ＮｂまたはＰｔからなる相互拡散防止層を有することを特徴とする、請求項１に記載の電子デバイス。
【請求項６】
前記密着層の厚みは、前記相互拡散防止層の厚みより小さいことを特徴とする、請求項５に記載の電子デバイス。
【請求項７】
前記オーミック層の厚みは、前記相互拡散防止層の厚みより大きいことを特徴とする、請求項５に記載の電子デバイス。
【請求項８】
前記Ａｕからなる酸化防止層の厚みは、前記相互拡散防止層の厚みより大きいことを特徴とする、請求項５に記載の電子デバイス。
【請求項９】
前記ワイドバンドギャップ化合物半導体からなる層における、少なくとも密着層とオーミック層と酸化防止層とをこの順序で含む電極が形成される部分の厚みは、該電極が形成されない部分の厚みより小さいことを特徴とする、請求項１に記載の電子デバイス。
【請求項１０】
前記ワイドバンドギャップ化合物半導体は、ＡｌxＧａ1-xＮ（０＜ｘ≦１）からなる化合物半導体であり、前記ワイドバンドギャップ化合物半導体からなる層は、シリコン基板上に形成されたＧａＮ層の上に形成されることを特徴とする、請求項３に記載の電子デバイス。
【請求項１１】
前記酸化防止層がＡｕからなる層とＷからなる層との２層構造である場合において、前記Ａｕからなる層とＷからなる層とは、前記ワイドバンドギャップ化合物半導体からなる層の側から、この順序で積層されていることを特徴とする、請求項４に記載の電子デバイス。
【請求項１２】
前記酸化防止層はＷからなる層を含み、前記Ｗからなる酸化防止層は、圧縮応力が付加された層であることを特徴とする、請求項４または１１に記載の電子デバイス。
【請求項１３】
前記酸化防止層は、少なくとも前記密着層および前記オーミック層の側面を覆うように形成されていることを特徴とする、請求項１に記載の電子デバイス。
【請求項１４】
複数の電極を有する電子デバイスであって、
前記複数の電極を覆う誘電体層と、前記誘電体層の表面に形成された１つまたは複数の表面パッド電極と、を含み、
前記表面パッド電極はそれぞれ、第１のバイアホールを介して、前記複数の電極の少なくとも１つと電気的に接続されていることを特徴とする、請求項１に記載の電子デバイス。
【請求項１５】
前記誘電体層は、２以上の比誘電率を有する誘電体からなることを特徴とする、請求項１４に記載の電子デバイス。
【請求項１６】
前記表面パッド電極は、Ａｌからなることを特徴とする請求項１４に記載の電子デバイス。
【請求項１７】
前記基板の、前記ワイドバンドギャップ化合物半導体からなる層が形成される側とは反対側の面に形成された１つまたは複数の裏面パッド電極をさらに含み、
前記裏面パッド電極はそれぞれ、第２のバイアホールを介して、前記複数の電極の少なくとも１つと電気的に接続されていることを特徴とする、請求項１４に記載の電子デバイス。
【請求項１８】
前記裏面電極を構成する主たる成分は、Ａｕであることを特徴とする、請求項１７に記載の電子デバイス。
【請求項１９】
前記基板はシリコン基板であり、前記表面パッド電極はＡｌからなり、かつ前記裏面パッド電極を構成する主たる成分はＡｕであることを特徴とする、請求項１７に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大電力用途に適したワイドバンドギャップ半導体を用いた電界効果トランジスタ（ＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）等の電子デバイスに関する。
【背景技術】
【０００２】
一般に、赤色レーザやＬＥＤに用いられているＩｎＧａＡｌＰ／ＧａＡｓ系化合物半導体より広いバンドギャップを実現できるワイドバンドギャップ半導体、たとえば、ダイヤモンド、ＳｉＣ（炭化珪素）、ＺｎＳＳｅ（硫セレン化亜鉛）系、ＧａＮ（窒化ガリウム）系半導体等は青色発光ダイオードや青色レーザ用半導体材料として、また、動作電圧を高くできるため、大電力用や高温での使用に適した電子デバイス用材料として期待されている。
【０００３】
このうち、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮなどの３−５族ＧａＮ（窒化物）系化合物半導体は、ＩＩＩ族元素であるＧａ(ガリウム）、Ａｌ(アルミニウム）、Ｉｎ(インジウム）の割合を変えることにより、簡単にバンドギャップ（１．８ｅＶ〜６．２ｅＶ）の異なる半導体を実現することができるため、青色発光ダイオードや青色レーザ、大電力用電界効果トランジスタ（ＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）等の電子デバイスに使われるようになってきている。
【０００４】
これらの素子では大電流を流す必要があるため、ワイドバンドギャップ半導体と電極との間のコンタクト抵抗をできる限り低くした電極（オーミック電極）を得る技術が重要となる。
【０００５】
たとえばＦＥＴでは、ソース電極およびゲート電極はオーミック電極とする必要がある。ＧａＮ系半導体に用いられるオーミック電極構造として、たとえば特許文献１には、ｎ型窒化ガリウム系化合物半導体層表面にＨｆ層５ｎｍ、Ｔｉ層３０ｎｍ、Ａｌ層３００ｎｍを積層し、温度４００℃、１０分間のアニール処理により、コンタクト抵抗Ｒｃ＝０．３１Ωｍｍの低抵抗なオーミック特性を持った電極が開示されている。
【０００６】
また、ＬＥＤにおいては、たとえばＴｉ／Ａｌ(／Ｔｉ／Ａｕ）を積層し、４００℃以上１２００℃以下でアニールすることによりオーミック電極を得ることが、特許文献２および３に開示されている。
【０００７】
ここで、上記文献において、Ａｌは、アニールにより一部を半導体層まで拡散させ、オーミック電極を形成させるためのオーミック金属である。一方、ＨｆやＴｉは、オーミック用の金属であるＡｌが半導体と剥がれ難いようにするための密着層であるとともに、Ａｌが半導体内に拡散し過ぎないようにする拡散阻害の働きをしていると考えられる。
【０００８】
しかし、上記のような従来の電極構造では４００℃より高温でアニールを行なうと、電極の表面が荒れるという問題があった。電極の表面が荒れると、電極と外部回路との接続状態が悪くなり、接触抵抗が高くなったり、長時間使用すると抵抗が高くなることがある。ひどい場合には電極が剥がれてしまうこともあった。このため、電極表面の荒れを防止するために、アニール温度を４００℃と比較的低温に保ちつつ、１０分間程度の比較的長時間のアニールを行なうことが一般的である。
【０００９】
しかしながら、アニール時間が１０分というのは処理時間が長すぎて量産性に問題がある。また、ＦＥＴのような電子デバイスでは２次元電子ガス層を形成するためＧａＮ層の上にそれよりバンドギャップの大きいＡｌＧａＮ層を形成し、このＡｌＧａＮ層上にオーミック電極を形成しなければならないが、Ａｌを含む半導体層の表面には酸化物が形成されやすいため、アニール温度を高くする必要がある。そのため、アニール温度を高くすることが可能であり、短時間のアニール処理で十分低いコンタクト抵抗を付与できる電極構造を実現できる素子が望まれていた。
【特許文献１】特開２００１−１５４５２号公報
【特許文献２】特許第２７８３３４９号公報
【特許文献３】特許第３１５４３６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は上記のような課題に鑑みなされたものであり、ワイドバンドギャップ半導体層上に形成されるオーミック電極を有する電子デバイスであって、高温かつ短時間のアニール処理によっても、従来のオーミック電極並に低いコンタクト抵抗を有するオーミック電極を備えた、小型・高性能のワイドバンドギャップ半導体電子デバイスを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の電子デバイスは、基板上に形成されたワイドバンドギャップ化合物半導体からなる層の上に形成され、該ワイドバンドギャップ化合物半導体からなる層の側から、少なくとも密着層とオーミック層と酸化防止層とをこの順序で含む電極を少なくとも１つ有する電子デバイスである。
【００１２】
ここで、上記ワイドバンドギャップ化合物半導体からなる層は、シリコン基板の上に形成されることが好ましい。
【００１３】
また、上記ワイドバンドギャップ化合物半導体は、ＩｎaＡｌbＧａcＢdＮ（ａ＋ｂ＋ｃ＋ｄ＝１、０≦ａ、ｂ、ｃ、ｄ≦１）からなる化合物半導体であることが好ましい。
【００１４】
また、上記密着層はＨｆまたはＴｉからなり、前記オーミック層はＡｌからなり、かつ前記酸化防止層はＡｕからなる単層構造であるか、Ｗからなる単層構造であるか、またはＡｕからなる層とＷからなる層との２層構造であることが好ましい。
【００１５】
本発明の電子デバイスは、上記オーミック層と上記酸化防止層との間にＨｆ、Ｔｉ、Ｍｏ、Ｎｉ、ＮｂまたはＰｔからなる相互拡散防止層を有することが好ましい。
【００１６】
そして、上記密着層の厚みは、上記相互拡散防止層の厚みより小さいことが好ましく、上記オーミック層の厚みは、上記相互拡散防止層の厚みより大きいことが好ましく、上記Ａｕからなる酸化防止層の厚みは、上記相互拡散防止層の厚みより大きいことが好ましい。
【００１７】
また、本発明の電子デバイスにおいては、上記ワイドバンドギャップ化合物半導体からなる層における、少なくとも密着層とオーミック層と酸化防止層とをこの順序で含む電極が形成される部分の厚みは、該電極が形成されない部分の厚みより小さくてもよい。
【００１８】
上記ワイドバンドギャップ化合物半導体は、ＡｌxＧａ1-xＮ（０＜ｘ≦１）からなる化合物半導体であり、上記ワイドバンドギャップ化合物半導体からなる層は、シリコン基板上に形成されたＧａＮ層の上に形成されることが好ましい。
【００１９】
また、上記酸化防止層がＡｕからなる層とＷからなる層との２層構造である場合において、上記Ａｕからなる層とＷからなる層とは、上記ワイドバンドギャップ化合物半導体からなる層の側から、この順序で積層されていることが好ましい。
【００２０】
さらに、本発明の電子デバイスにおいては、上記酸化防止層はＷからなる層を含み、上記Ｗからなる酸化防止層は、圧縮応力が付加された層であってもよい。
【００２１】
また、上記酸化防止層は、少なくとも上記密着層および上記オーミック層の側面を覆うように形成されていてもよい。
【００２２】
本発明の電子デバイスにおいては、複数の電極を有する電子デバイスであって、該複数の電極を覆う誘電体層と、該誘電体層の表面に形成された１つまたは複数の表面パッド電極と、を含み、該表面パッド電極はそれぞれ、第１のバイアホールを介して、該複数の電極の少なくとも１つと電気的に接続されている構成とすることが好ましい。
【００２３】
ここで、上記誘電体層は、２以上の比誘電率を有する誘電体からなることが好ましい。また、上記表面パッド電極は、Ａｌからなることが好ましい。
【００２４】
また、本発明の電子デバイスにおいては、基板の、ワイドバンドギャップ化合物半導体からなる層が形成される側とは反対側の面に形成された１つまたは複数の裏面パッド電極をさらに含み、該裏面パッド電極はそれぞれ、第２のバイアホールを介して、上記複数の電極の少なくとも１つと電気的に接続されている構成とすることが好ましい。ここで、裏面電極を構成する主たる成分としてＡｕが好ましく用いられる。上記基板はシリコン基板であり、上記表面パッド電極はＡｌからなり、かつ上記裏面パッド電極を構成する主たる成分はＡｕであることがより好ましい。
【発明の効果】
【００２５】
本発明によれば、高温かつ短時間のアニール処理によっても、０．３８Ω・ｍｍ程度の従来のオーミック電極並に低いコンタクト抵抗を有するオーミック電極を備えた電子デバイスが提供される。本発明の電子デバイスは、電極のアニールを高温かつ短時間で行なえるため、生産プロセスを大幅に短縮することが可能となる。このような本発明の電子デバイスは、大電力用としてだけでなく、オーミック特性を必要とする電極を備える、その他のあらゆる電子デバイスとして好適に用いることができる。
【発明を実施するための最良の形態】
【００２６】
以下、実施の形態を示して、本発明をより詳細に説明する。本発明の電子デバイスは、特定の構造を有するオーミック電極を少なくとも１つ有することを特徴とする。したがって、以下ではまず本発明の電子デバイスの特徴部分である電極構造について説明し、その後で電子デバイスについて述べることとする。
【００２７】
＜第１の実施形態＞
（オーミック電極の構造）
図１は、本発明に係る第１の実施形態のオーミック電極の概略断面図である。図１に示されるように、本実施形態のオーミック電極１０１は、ワイドバンドギャップ化合物半導体からなる層１０７の上に形成され、密着層１０２とオーミック層１０３と第１の酸化防止層１０５と第２の酸化防止層１０６とをこの順序で含み、さらに相互拡散防止層１０４を上記オーミック層１０３と第１の酸化防止層１０５との間に有することを特徴とする。ワイドバンドギャップ化合物半導体であるＡｌＧａＮからなる層１０７は、シリコン（Ｓｉ）基板１１０上にＡｌＮ層のバッファー層１０９を介して形成されたｎ型またはノンドープのＧａＮ層１０８の上に形成されている。このような構成の電極は、高温かつ短時間のアニール処理によっても、従来のオーミック電極並に低いコンタクト抵抗を有する。
【００２８】
なお、基板はＳｉに限定されるものではなく、ワイドバンドギャップ化合物半導体からなる層１０７を形成できる結晶であればよい。そのようなものとしては、たとえばサファイア、ＳｉＣ、ＧａＮ等を挙げることができる。また、バッファー層１０９もＡｌＮ層に限定されるものではなく、ＡｌＧａＮ層、ＧａＮ系超格子層等を用いることができる。
【００２９】
ワイドバンドギャップ化合物半導体からなる層１０７を形成するワイドバンドギャップ化合物半導体としては、図１ではＡｌＧａＮを例示しているが、これに限定されるものではなく、たとえばダイヤモンド、ＳｉＣ（炭化珪素）、ＺｎＳＳｅ（硫セレン化亜鉛）系、ＧａＮ（窒化ガリウム）系半導体などを用いることができ、なかでもＡｌxＧａ1-xＮ（０＜ｘ≦１）等のＩｎaＡｌbＧａcＢdＮ（ａ＋ｂ＋ｃ＋ｄ＝１、０≦ａ、ｂ、ｃ、ｄ≦１）が好適に用いられる。
【００３０】
ここで、密着層１０２は、オーミック層１０３が剥がれないようにするために形成されるものであり、たとえばＨｆ（ハフニウム）、Ｔｉ（チタン）などを用いることができる。
【００３１】
オーミック層１０３には、低抵抗であるＡｌ（アルミニウム）を好適に用いることができる。抵抗率だけを考慮すればＡｕ（金）を用いることも可能であるが、Ａｕはより拡散しやすいため、オーミック電極を得るためのアニール温度および時間をより精密に制御する必要がある。また、ｐ型Ｓｉ基板を用いる場合には、ＡｕとＺｎ（亜鉛）を蒸着することにより形成してもよい。
【００３２】
第１の酸化防止層１０５は、上記オーミック層１０３の酸化を防止するために設けられるものである。第１の酸化防止層１０５には、特に限定されないが、酸化性のないＡｕを好適に用いることができる。この第１の酸化防止層１０５により、酸化性の強いＡｌからなるオーミック層１０３の、デバイス作製プロセスにおける酸化を防止することができる。ここで、オーミック層１０３上に第１の酸化防止層１０５を積層する場合、Ａｌ層の上にＡｕを直接蒸着するとアニール時に相互拡散を起こして電極金属として不適切な合金を作るため、本実施形態のように、上記オーミック層１０３と第１の酸化防止層１０５との間に相互拡散防止層１０４を介在させることが好ましい。相互拡散防止層１０４としては、たとえばＨｆのほか、Ｔｉ、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｎｉ、Ｐｔ等を用いることができる。なお、当該相互拡散防止層１０４は、必要に応じて設けられるものであり、省略されることがあってもよい。
【００３３】
また、本実施形態においては、上記第１の酸化防止層１０５の上に、第２の酸化防止層１０６が形成される。一般に、アニール後の電極表面が滑らかであることが電子デバイスの寄生抵抗の低減、長期的な信頼性の向上のためには重要であるが、表面が第１の酸化防止層１０５であるＡｕ層の場合、アニール前の電極表面は平坦であるものの、アニール後には、目視で凹凸に起因する模様が観測される。これは、高温でのアニールのためにＡｕが再蒸発することが原因であると考えられる。したがって、本実施形態のように、第１の酸化防止層１０５の上に第２の酸化防止層１０６を形成し、アニール後の電極表面の平坦性を確保することが好ましい。第２の酸化防止層１０６としては、融点の高いＷ（タングステン）、ＷとＴｉとの合金、Ｔａ（タンタル）、Ｍｏ（モリブデン）等を好適に用いることができる。なお、本実施形態においては、第１の酸化防止層１０５および第２の酸化防止層１０６の両方を設けているが、第２の酸化防止層１０６を設けない構成としてもよい。また、第１の酸化防止層１０５を形成することなく、第２の酸化防止層１０６のみを積層させてもよい。
【００３４】
次に、上記各層の厚みについて説明する。上記各層の厚みは、得られるオーミック電極のコンタクト抵抗Ｒｃおよび良好なコンタクト抵抗Ｒｃを得るために必要なアニール条件（アニール温度、時間）、さらには電極表面の凹凸を考慮して次のようにすることが好ましい。
【００３５】
まず、密着層１０２の厚みは、相互拡散防止層１０４の厚みより小さいことが好ましい。コンタクト抵抗値は密着層の厚みとオーミック層の厚みの比によって、ほぼ決まっている（最適なオーミック層と密着層の比率は１：２４となっている）。また、密着層１０２の厚みを相互拡散防止層１０４の厚みより小さくすることにより、密着層、オーミック層と酸化防止層との拡散を防ぐことができる。
【００３６】
また、オーミック層１０３の厚みは、相互拡散防止層１０４の厚みより大きいことが好ましい。相互拡散防止層を厚くすると、その層自身の拡散により、コンタクト抵抗が上昇する可能性がある。そのため、相互拡散防止層は、少なくともオーミック層より薄いことが好ましい。
【００３７】
さらに、第１の酸化防止層１０５の厚みは、相互拡散防止層１０４の厚みより大きいことが好ましい。酸化防止層は酸化防止のため十分に厚いことが望ましく、少なくとも相互拡散防止層よりも厚いことが好ましい。
【００３８】
さらに具体的には、オーミック層１０３の厚みは、３０〜９０ｎｍであることが好ましく、３０〜７０ｎｍであることがより好ましい。この点につき、実験結果を参照して説明する。図２は、アニール温度９００℃の条件下における、オーミック層（Ａｌ層）の厚みと最も低いコンタクト抵抗Ｒｃが得られる最適アニール時間との関係を示すグラフである。なお、密着層１０２（Ｈｆ層）、相互拡散防止層１０４（Ｈｆ層）、第１の酸化防止層１０５（Ａｕ層）および第２の酸化防止層１０６（Ｗ層）の厚みは、それぞれ２．５ｎｍ、１０ｎｍ、６０ｎｍ、１００ｎｍとした。図２に示されるように、オーミック層の厚さが大きくなるほど、最も低いコンタクト抵抗Ｒｃが得られる最適アニール時間は長くなる。オーミック層の厚さが３０ｎｍの場合、アニール時間１０秒でコンタクト抵抗Ｒｃが最小の０．４８Ω・ｍｍとなった。通常のＧａＡｓ系ＨＥＭＴで得られるコンタクト抵抗値０．４Ω・ｍｍ以下の値を得るには、後述するように、オーミック層の厚さは５０ｎｍ以上であることが必要であるが、その時のアニール時間は１５秒である。しかし、オーミック層の厚さが７０ｎｍを超えると、急激に最適なアニール時間が長くなることが図２からわかる。
【００３９】
また図３は、オーミック層の厚み（Ａｌ層）とコンタクト抵抗Ｒｃの最小値との関係を示すグラフである。ここで、コンタクト抵抗Ｒｃの最小値は、アニール温度およびアニール時間を種々変化させて導き出されたものである。なお、密着層１０２（Ｈｆ層）、相互拡散防止層１０４（Ｈｆ層）、第１の酸化防止層１０５（Ａｕ層）および第２の酸化防止層１０６（Ｗ層）の厚みは、それぞれ２．５ｎｍ、１０ｎｍ、６０ｎｍ、１００ｎｍとした。図３に示されるように、オーミック層の厚さを大きくするほど、コンタクト抵抗Ｒｃは小さくなる。すなわち、オーミック層の厚さを５０ｎｍ以上とすれば、Ｒｃを０．４Ω・ｍｍ以下とすることが可能であり、オーミック層の厚さを９０ｎｍとすることにより、コンタクト抵抗Ｒｃを０．３７Ω・ｍｍとすることが可能である。
【００４０】
以上のように、オーミック層の厚さを大きくすればコンタクト抵抗Ｒｃを低くすることができる。具体的にはオーミック層の厚さを３０〜９０ｎｍとすることによりコンタクト抵抗Ｒｃを０．４８〜０．３７Ω・ｍｍと低くすることができる。ただし、オーミック層の厚さが７０ｎｍを超えると、最適なアニール時間が急激に長くなる傾向にあることから、オーミック層の厚さは、３０〜７０ｎｍとすることが好ましい。特に、通常のＧａＡｓ系ＨＥＭＴ並みのコンタクト抵抗が得られ、生産効率が良いことから、オーミック層の厚さは、５０ｎｍ程度とすることがより好ましい。
【００４１】
また、密着層１０２の厚さは、特に限定されるものではないが、２．５ｎｍ（２５Å）以上であることが好ましく、５ｎｍ（５０Å）以上であることがより好ましい。ここで、図４は、密着層（Ｈｆ層）の厚みとコンタクト抵抗Ｒｃとの関係を示すグラフである。当該測定は、アニール温度９００℃、アニール時間２５〜３５秒程度の条件下で行なったものである。アニール時間２５〜３５秒は、密着層の厚さに関わらずコンタクト抵抗Ｒｃが略一定となる時間である。なお、オーミック層１０３（Ａｌ層）、相互拡散防止層１０４（Ｈｆ層）、第１の酸化防止層１０５（Ａｕ層）および第２の酸化防止層１０６（Ｗ層）の厚みは、それぞれ５０ｎｍ、１０ｎｍ、６０ｎｍ、１００ｎｍとした。図４に示されるように、密着層（Ｈｆ層）が厚いほどコンタクト抵抗Ｒｃは低くなる傾向にあるが、厚さが５０Åを超えると、最小値で略一定となることがわかる。
【００４２】
相互拡散防止層１０４の厚さは、特に限定されるものではないが、１０ｎｍ以上であることが好ましい。１０ｎｍ以上の厚さがあれば、オーミック層と酸化防止層の拡散防止ができるためである。また、第１の酸化防止層１０５の厚さは、特に限定されるものではないが、６０ｎｍ以上であることが好ましい。
【００４３】
さらに、第２の酸化防止層１０６の厚さは、特に限定されるものではないが、１００ｎｍ以上であることが好ましく、２００ｎｍ以上であることがより好ましく、５００ｎｍ程度またはそれ以上であることが特に好ましい。図５は、第２の酸化防止層（Ｗ層）の厚みを変化させたときの、アニール時間と電極表面平坦性（電極表面の凹凸の大きさ）との関係を示すグラフである。図５に示されるように、第２の酸化防止層（Ｗ層）の厚みが１００ｎｍと比較的薄い場合には、アニール時間を変えても表面の平坦性はあまり変化せず、９０〜１００ｎｍ程度の表面平坦性を有する電極が得られる。一方、第２の酸化防止層（Ｗ層）の厚みを２００〜５００ｎｍと比較的厚くした場合には、表面平坦性のアニール時間への依存性は高くなるものの、平坦性の非常に良好な電極が得られる。特に、第２の酸化防止層（Ｗ層）の厚みを５００ｎｍとした場合、３０ｎｍ以下と非常に平坦性が高い。
【００４４】
なお、コンタクト抵抗Ｒｃは、以下に概略を説明するＴｒａｎｓｍｉｓｓｉｏｎ  Ｌｉｎｅ  Ｍｏｄｅｌ法（ＴＬＭ法）により測定したものである。コンタクト抵抗Ｒｃ（Ω・ｍｍ）とは、シート抵抗をＲｓ、遷移長さをＬｔとしたとき、Ｒｓ・Ｌｔとみなすことができる。すなわち、以下の式［１］が成立する。
【００４５】
Ｒｃ＝Ｒｓ・Ｌｔ          ［１］
一方、全抵抗Ｒｔは次の式［２］で表される。
【００４６】
【数１】
2008147294.tif 000003
【００４７】
ここで、ｒoは、オーミック電極の幅であり、ｄは２つのオーミック電極間の距離である。そこで、まずｒoが一定であり（たとえば４０μｍ）、ｄの異なる複数の試料（たとえば４点）について四探針法を使って全抵抗Ｒｔを測定する。次に、横軸をｄ、縦軸をＲｔとした測定点のプロットを行ない、最小二乗法等により最も確からしい直線の式を求め、ｄ＝０での全抵抗値Ｒｔ0を求める。上記式［２］にｄ＝０を代入すれば、ｄ＝０における全抵抗値Ｒｔ0はＲｓ・Ｌｔ／πｒoとなるから、これに上記式［１］を代入すれば、次の式［３］を得る。
【００４８】
Ｒｃ＝πｒoＲｔ0          ［３］
上記式［３］より、コンタクト抵抗Ｒｃを求めることができる。なお、オーミックコンタクトの性能を評価する数値としては、コンタクト抵抗Ｒｃのほかに、Ｒｓ・Ｌｔ2で表される固有コンタクト抵抗（Ω・ｍｍ2）があるが、これについては、上記プロットにより得られた直線の傾きからＲｓを求め、上記式［１］を用いてＬｔを算出することにより求めることができる。
【００４９】
（オーミック電極の作製方法）
次に、図６を参照して、本実施形態のオーミック電極の作製方法について説明する。図６は、本発明の第１の実施形態のオーミック電極の作製方法を示す概略工程図である。まず、ｎ型またはノンドープのＧａＮ層１０８の上に形成されたＡｌＧａＮからなる層１０７上にフォトレジスト６０１を塗布し、オーミック電極を作製したい箇所をフォトリソグラフィ法により電極パターンの部分のレジスト除去する（図６（ａ）参照）。ついで、スパッタを用いて、密着層１０２、オーミック層１０３、相互拡散防止層１０４、第１の酸化防止層１０５をこの順で積層する（図６（ｂ）参照）。各層の材質および層厚は、たとえば密着層１０２：Ｈｆ  ２．５ｎｍ、オーミック層１０３：Ａｌ  ５０ｎｍ、相互拡散防止層１０４：１０ｎｍ、第１の酸化防止層１０５：Ａｕ  ６０ｎｍである。ついで、第１の酸化防止層１０５の上に第２の酸化防止層１０６（たとえば、タングステン（Ｗ）、層厚１００ｎｍ以上）を積層し、リフトオフ法により電極部分以外に付着した金属を除去する（図６（ｃ）参照）。
【００５０】
続く工程において、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｅａｌ）炉を用いて、基板温度８００℃以上、典型的には９００℃程度にてアニールを行ない、合金化する。ＲＴＡ炉を用いてアニールを行なうことにより、短時間で制御性の良好なアニールが可能となる。アニールにより各層は相互に拡散し混ざり合うが、完全に混ざるのではなく、基本的には各層の構造は保持されている。第２の酸化防止層１０６を構成するＷは、融点が非常に高いためほとんど拡散しない。なお、ＲＴＡ炉とは、昇温および降温が迅速にできるように、熱容量の大きいグラスウール等の保温材を使用せず輻射により加熱する装置である。基板の温度は、たとえば放射温度計で測定するか、熱電対を基板に接触させて測定される。
【００５１】
本発明において、アニール温度は、８００℃以上であることが好ましい。８００℃未満では、電極にオーミック特性を付与することができない（ＩＶ特性が直線にならない）からである。また、アニール時間は特に限定されるものではなく、また最適なアニール時間は、上記したようにオーミック電極１０１中の各層の厚さにも依存するが、アニール温度が、たとえば９００℃である場合、およそ１分以内で十分低いコンタクト抵抗Ｒｃを有するオーミック電極を得ることができる。
【００５２】
＜第２の実施形態＞
（オーミック電極の構造）
図７は、本発明に係る第２の実施形態のオーミック電極の概略断面図である。以下、本実施形態の特徴的部分のみについて説明するが、説明のない点については上記第１の実施形態と同様である。図７に示されるように、本実施形態のオーミック電極７０１は、第２の酸化防止層７０６が電極の上面のみに形成されるのではなく、オーミック電極７０１を構成する第２の酸化防止層７０６以外の各層の側面を覆うように形成されてなる。ここで、オーミック電極７０１を構成する第２の酸化防止層７０６以外の各層とは、少なくとも密着層７０２およびオーミック層７０３であり、第１の酸化防止層７０５、相互拡散防止層７０４が形成される場合にはこれらも含む。各層の側面を覆う部分における第２の酸化防止層７０６の厚さは、特に制限されるものではないが、たとえば６０ｎｍ程度である。
【００５３】
このように第２の酸化防止層７０６で電極の側面をも覆うことにより、アニール時のオーミック電極の横方向への膨張を防ぐことができる。これにより、オーミック電極の大きさを精密に制御することができ、安定した特性を有する素子を作製することが可能となる。たとえば、近接して複数のオーミック電極を作製する場合、アニール時に互いに接触してしまうといった事故を防ぐことが可能となる。
【００５４】
（オーミック電極の作製方法）
次に、図８を参照して、本実施形態のオーミック電極の作製方法について説明する。図８は、本発明の第２の実施形態のオーミック電極の作製方法を示す概略工程図である。まず、ｎ型またはノンドープのＧａＮ層７０８の上に形成されたＡｌＧａＮからなる層７０７上にフォトレジスト８０１を塗布し、オーミック電極を作製したい箇所をフォトリソグラフィ法により電極パターンの部分のレジスト除去する（図８（ａ）参照）。ついで、スパッタ法を用いて、密着層７０２、オーミック層７０３、相互拡散防止層７０４、第１の酸化防止層７０５をこの順で積層する（図８（ｂ）参照）。各層の材質および層厚は、たとえば密着層７０２：Ｈｆ  ２．５ｎｍ、オーミック層７０３：Ａｌ  ５０ｎｍ、相互拡散防止層７０４：１０ｎｍ、第１の酸化防止層７０５：Ａｕ  ６０ｎｍである。ついでフォトレジストを剥離した後（図８（ｃ）参照）、再度ＡｌＧａＮからなる層７０７上にフォトレジスト８０２を塗布し、第２の酸化防止層を形成したい箇所をパターニングする（図８（ｄ）参照）。次に、第２の酸化防止層を構成する金属（たとえばＷ）をスパッタ法で蒸着して第２の酸化防止層７０６を形成した後（図８（ｅ）参照）、フォトレジストを剥離する（図８（ｆ）参照）。こうして得られた電極を、第１の実施形態の場合と同様の方法によりアニールし、合金化する。
【００５５】
＜第３の実施形態＞
本実施形態のオーミック電極は、第２の酸化防止層に圧縮応力が付加されたタングステン（Ｗ）層を用いることを特徴とし、電極構造自体は、上記第１の実施形態と同じである。図１を参照すれば、ワイドバンドギャップ化合物半導体であるＡｌＧａＮからなる層１０７は、ｎ型またはノンドープのＧａＮ層１０８の上に形成されているが、当該ＡｌＧａＮ層１０７とＧａＮ層１０８の間には２次元電子ガス層が存在する。第２の酸化防止層に圧縮応力をかけることにより、ＡｌＧａＮ層１０７に歪みが生じ、２次元電子ガスの濃度が上昇する。このような２次元電子ガス濃度の上昇は、素子の直列抵抗の低減をもたらし、大電力素子に適用する場合の発熱の低減を可能とする。ここで、第２の酸化防止層に圧縮応力をかけるのは電極の中でタングステンからなる第２の酸化防止層が最も硬く破壊されにくいためである。
【００５６】
圧縮応力が付加されたタングステン層を形成するための方法としては、スパッタ蒸着する際のガス（たとえばアルゴンガス）の圧力を、たとえば４ｍｍＴｏｒｒ程度以下まで小さくし、たとえば１００Ｗ程度以上まで放電電力を高くして蒸着する方法を挙げることができる。
【００５７】
＜第４の実施形態＞
図９は、本発明に係る第４の実施形態のオーミック電極の概略断面図である。以下、本実施形態の特徴的部分のみについて説明するが、説明のない点については上記第１の実施形態と同様である。図９における９０２〜９１０はそれぞれ、図１における１０２〜１１０と同じである。図９に示されるように、本実施形態のオーミック電極９０１は、オーミック電極が形成されない部分の厚みと比較して、より厚みの小さいワイドバンドギャップ化合物半導体であるＡｌＧａＮからなる層部分の上に形成されることを特徴とする。すなわち、ワイドバンドギャップ化合物半導体からなる層における、オーミック電極が形成される部分の厚みは、オーミック電極が形成されない部分の厚みより小さい。このような構成とすることにより、コンタクト抵抗Ｒｃをさらに低くすることができる。
【００５８】
ここで、図１０は、オーミック電極が形成される部分のＡｌＧａＮ層（ワイドバンドギャップ化合物半導体からなる層）の厚さとオーミック電極のコンタクト抵抗Ｒｃとの関係を示すグラフである。図１０から理解されるように、オーミック電極が形成される部分のＡｌＧａＮ層の厚さを薄くするほど、オーミック電極のコンタクト抵抗Ｒｃは小さくなることがわかる。したがって、オーミック電極が形成される部分のＡｌＧａＮ層（ワイドバンドギャップ化合物半導体からなる層）の厚さは、素子の特性を害しない範囲内で、薄いほど好ましい。本実施形態の構成は、たとえば、オーミック電極が形成される部分のＡｌＧａＮ層をその下のＧａＮ層近くまでエッチングすることにより実現される。
【００５９】
（電子デバイス）
本発明の電子デバイスは、少なくとも１つまたは複数の電極を有し、該電極の少なくとも１つが上記した構成のオーミック電極であることを特徴とする。ここで、電子デバイスとしては、上記した構成のオーミック電極を有する限り、特に限定されるものではなく、たとえば電界効果トランジスタ（ＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）等のトランジスタを挙げることができる。本発明の電子デバイスは、コンタクト抵抗が十分低いオーミック電極を有していることから、大電流（たとえば、数Ａ／ｍｍ2以上の大電流密度）を流すことが可能である。以下、ＦＥＴを例に挙げて本発明の電子デバイスを説明する。
【００６０】
図１１は、本発明の電子デバイスの好ましい一例を示す概略図である。図１１のＦＥＴは、たとえばＡｌＧａＮ層等のワイドバンドギャップ化合物半導体からなる層１１０３上に形成された本発明に係るオーミック電極であるソース電極１１０４およびドレイン電極１１０５と、同じくワイドバンドギャップ化合物半導体からなる層上に形成されたゲート電極１１０６を有する。ワイドバンドギャップ化合物半導体からなる層１１０３は、上記したように、たとえばシリコン基板１１０１上に形成されたＧａＮ層１１０２の上に積層される。なお、図示されていないが、シリコン基板１１０１とＧａＮ層１１０２との間に、たとえばＡｌＮ層、ＡｌＧａＮ層、ＧａＮ系超格子層等のバッファー層が必要に応じて設けられる。また、これらの電極を覆うようにして形成された誘電体層１１０７を有しており、その表面には２つの表面パッド電極１１０８、１１０９が設けられている。これら表面パッド電極１１０８、１１０９は、それぞれゲート電極１１０６、ドレイン電極１１０５に、誘電体層１１０７を貫通する第１のバイアホール１１１０、１１１１を介して電気的に接続されている。
【００６１】
一方、シリコン基板１１０１の、ワイドバンドギャップ化合物半導体からなる層１１０３が形成される側とは反対側の面には、裏面パッド電極１１１２が形成されており、裏面パッド電極１１１２は、シリコン基板１１０１、ＧａＮ層１１０２およびワイドバンドギャップ化合物半導体からなる層１１０３を貫通する第２のバイアホール１１１３を介して、ソース電極１１０４と電気的に接続されている。かかる構造を有するＦＥＴは、本発明に係るオーミック電極を備えることから、従来のオーミック電極が有する低いコンタクト抵抗を維持しつつも、極めて短時間で作製することが可能であり、生産プロセスの時間的向上を図ることができる。
【００６２】
ここで、誘電体層１１０７は、電界強度を高くするために設けられるものであるが、その材料としては、その効果をより高めるために、比誘電率が２以上程度である材料を用いることが好ましい。そのようなものとしては、たとえばＴｉＯ2（誘電率８０）、ＨｆＯ2（誘電率２５）、ＳｉＮ2（誘電率７．５）などを挙げることができる。
【００６３】
次に、図１１に示されるＦＥＴの作製方法について説明する。まず、シリコン基板１１０１上にＧａＮ層１１０２、ワイドバンドギャップ化合物半導体からなる層１１０３を順次形成した後、その上に、上記した方法によりオーミック電極であるソース電極１１０４およびドレイン電極１１０５を形成する。ついで、ワイドバンドギャップ化合物半導体からなる層１１０３上にゲート電極１１０６を形成する。ゲート電極１１０６には、ショットキー電極が好ましく、たとえばＴｉ、Ｗ、Ａｇ、ＷＮ、Ｐｔ、Ｎｉ、Ｐｄ、Ａｕ等の金属をワイドバンドギャップ化合物半導体からなる層１１０３に直接蒸着することにより形成することができる。用いる金属の種類は、必要なショットキー障壁の高さ等を考慮して選択される。
【００６４】
次に、シリコン基板１１０１を研磨して１００μｍ程度まで薄く加工した後、シリコン基板１１０１の表面側から第２のバイアホール１１１３を形成する。シリコン基板にバイアホールを形成する技術は、たとえば特開２００４−３６３５６３号公報、特開２００１−１６０５４号公報、特開平１１−１５０１２７号公報に開示され、特にＧａＮ系半導体導電層を形成したシリコン基板に関しては特表２００４−５３０２８９に開示されているが、本発明においても、これらの文献に記載の方法を好ましく用いることができる。第２のバイアホール１１１３を形成した後、シリコン基板１１０１の裏面にＴｉ、Ｎｉ、Ａｕ等を蒸着し、低温でアニールすることにより外部回路と接続するための裏面パッド電極１１１２を形成する。なお、ＮｉはＡｕが剥がれないようにするためのものである。また、裏面パッド電極１１１２として、さらにメッキで厚いＡｕ膜を形成してもよい。メッキで形成すればバイアホールをＡｕで埋めることが可能となり、放熱効果を高くすることができる。なお、裏面パッド電極１１１２は、Ａｕ線またはダイボンドペースト等を用いて外部回路と接続されることとなる。このように、バイアホールを形成して一つの電極を裏面に形成することで、素子を大きくすることなく、電極の面積を大きくすることができるので高い放熱効果が得られる。大面積で良い結晶を得ることが困難なワイドバンドギャップ半導体を用いた素子では素子を小型にすることが重要であり、このような構成は、ワイドバンドギャップ半導体を用いた素子に非常に好適である。
【００６５】
続く工程において、ソース電極１１０４、ドレイン電極１１０５およびゲート電極１１０６の上に、Ａｌの電極パターンを通常の真空蒸着法、フォトリソグラフィ法等を用いて形成する。このとき、ソース電極１１０４と裏面パッド電極１１１２とが貫通孔の先端部で電気的に接続される。
【００６６】
次に、ワイドバンドギャップ化合物半導体からなる層１１０３上に、誘電体層１１０７を、スパッタリング法等を用いてソース電極１１０４、ドレイン電極１１０５およびゲート電極１１０６を覆うように形成する。ついで、ゲート電極１１０６およびドレイン電極１１０５の上部に誘電体層１１０７を貫通する第１のバイアホール１１１０、１１１１を通常のフォトリソグラフィ法、ウェットエッチング法等を用いて形成する。この上からＡｌを蒸着して表面電極を形成する。最後に、ゲート電極１１０６に繋がっている部分とドレイン電極１１０５に繋がっている部分を通常のフォトリソグラフィ法、ウェットエッチング法等で分離して２つの表面パッド電極１１０８、１１０９を形成し、素子が完成する。なお、表面パッド電極１１０８、１１０９はＡｌ線を用いて外部回路と接続される。
【００６７】
ここで、シリコン基板１１０１とソース電極１１０４およびドレイン電極１１０５とはＧａＮ層１１０２により電気的に分離されている。すなわち、ＡｌＧａＮ層等のワイドバンドギャップ化合物半導体からなる層１１０３上とＧａＮ層１１０２との界面に電子ポテンシャルの谷が形成され、その谷に閉じ込められた電子（２次元電子ガス：２ＤＥＧ）によりソース電極１１０４からドレイン電極１１０５に電流が流れるが、シリコン基板１１０１側には電流は流れない。
【００６８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００６９】
【図１】本発明に係る第１の実施形態のオーミック電極の概略断面図である。
【図２】アニール温度９００℃の条件下における、オーミック層（Ａｌ層）の厚みと最も低いコンタクト抵抗Ｒｃが得られる最適アニール時間との関係を示すグラフである。
【図３】オーミック層（Ａｌ層）の厚みとコンタクト抵抗Ｒｃの最小値との関係を示すグラフである。
【図４】密着層（Ｈｆ層）の厚みとコンタクト抵抗Ｒｃとの関係を示すグラフである。
【図５】第２の酸化防止層（Ｗ層）の厚みを変化させたときの、アニール時間と電極表面平坦性（電極表面の凹凸の大きさ）との関係を示すグラフである。
【図６】本発明に係る第１の実施形態のオーミック電極の作製方法を示す概略工程図である。
【図７】本発明に係る第２の実施形態のオーミック電極の概略断面図である。
【図８】本発明に係る第２の実施形態のオーミック電極の作製方法を示す概略工程図である。
【図９】本発明に係る第４の実施形態のオーミック電極の概略断面図である。
【図１０】オーミック電極が形成される部分のＡｌＧａＮ層の厚さとオーミック電極のコンタクト抵抗Ｒｃとの関係を示すグラフである。
【図１１】本発明の電子デバイスの好ましい一例を示す概略図である。
【符号の説明】
【００７０】
１０１，７０１，９０１  オーミック電極、１０２，７０２，９０２  密着層、１０３，７０３，９０３  オーミック層、１０４，７０４，９０４  相互拡散防止層、１０５，７０５，９０５  第１の酸化防止層、１０６，７０６，９０６  第２の酸化防止層、１０７，７０７，９０７  ＡｌＧａＮからなる層、１０８，７０８，９０７  ｎ型またはノンドープのＧａＮ層、１０９，７０９，９０９  バッファー層、１１０，７１０，９１０  シリコン（Ｓｉ）基板、１１０１  シリコン基板、１１０２  ＧａＮ層、１１０３  ワイドバンドギャップ化合物半導体からなる層、１１０４  ソース電極、１１０５  ドレイン電極、１１０６  ゲート電極、１１０７  誘電体層、１１０８，１１０９  表面パッド電極、１１１０，１１１１  第１のバイアホール、１１１２  裏面パッド電極、１１１３  第２のバイアホール。
【図１】
2008147294.tif 000004
【図２】
2008147294.tif 000005
【図３】
2008147294.tif 000006
【図４】
2008147294.tif 000007
【図５】
2008147294.tif 000008
【図６】
2008147294.tif 000009
【図７】
2008147294.tif 000010
【図８】
2008147294.tif 000011
【図９】
2008147294.tif 000012
【図１０】
2008147294.tif 000013
【図１１】
2008147294.tif 000014