(57)【要約】【課題】移動度補正期間のばらつきを抑制して、画素間の輝度差をなくした表示装置を提供する。【解決手段】サンプリング用トランジスタ１Ａがオンした後、発光時間制御用トランジスタ１Ｃがオンする第１タイミングから、サンプリング用トランジスタ１Ａがオフする第２タイミングの間の補正期間で、駆動電流を保持容量１Ｆに負帰環し、以って駆動用トランジスタ１Ｂの移動度μの画素毎のバラツキを補正する。その際、第１スキャナ１０４は、外部から供給されるイネーブル信号ＷＳＥＮを用いて第２タイミングを規定する第１制御パルスのエッジを形成するとともに、第２スキャナ１０５は、外部から供給される別のイネーブル信号ＤＳＥＮ１，２を用いて第１タイミングを規定する第１制御パルスのエッジを形成する。【選択図】図１Ｂ
2008122634.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部と周辺回路部とからなり、
前記画素アレイ部は、行状に配された第１の走査線と、同じく行状に配された第２の走査線と、列状に配された信号線と、走査線と信号線とが交差する部分に行列状に配された画素とを含み、
前記周辺回路部は、第１の走査線に第１制御パルスを供給する第１スキャナと、第２の走査線に第２制御パルスを供給する第２スキャナと、信号線に映像信号を供給する信号ドライバとを含み、
前記画素は、少なくともサンプリング用トランジスタと、駆動用トランジスタと、発光時間制御用トランジスタと、保持容量と、発光素子とを含み、
前記サンプリング用トランジスタは、該第１制御パルスに応じてオンし該映像信号をサンプリングして該保持容量に保持し、
前記駆動用トランジスタは該保持容量に保持された映像信号の信号電位に応じて駆動電流を制御し、
前記発光時間制御用トランジスタは第２制御パルスに応じてオンし、該駆動用トランジスタによって制御された該駆動電流を該発光素子に供給し、
前記発光素子は該発光時間制御用トランジスタがオンしている間該駆動電流の供給を受けて発光する表示装置であって、
前記サンプリング用トランジスタがオンした後、該発光時間制御用トランジスタがオンする第１タイミングから該サンプリング用トランジスタがオフする第２タイミングの間の補正期間で、該駆動電流を該保持容量に負帰環し、以って該駆動用トランジスタの移動度の画素毎のバラツキを補正し、
前記第１スキャナは、外部から供給されるイネーブル信号を用いて該第２タイミングを規定する該第１制御パルスのエッジを形成するとともに、
前記第２スキャナは、外部から供給される別のイネーブル信号を用いて該第１タイミングを規定する該第１制御パルスのエッジを形成することを特徴とする表示装置。
【請求項２】
前記イネーブル信号と前記別のイネーブル信号との位相差を調整して、該補正期間を最適化することを特徴とする請求項１記載の表示装置。
【請求項３】
前記画素は、該駆動用トランジスタの閾電圧の画素毎のバラツキを補正するための補正手段を有することを特徴とする請求項１記載の表示装置。
【請求項４】
画素アレイ部と周辺回路部とからなり、前記画素アレイ部は、行状に配された第１の走査線と、同じく行状に配された第２の走査線と、列状に配された信号線と、走査線と信号線とが交差する部分に行列状に配された画素とを含み、前記周辺回路部は、第１の走査線に第１制御パルスを供給する第１スキャナと、第２の走査線に第２制御パルスを供給する第２スキャナと、信号線に映像信号を供給する信号ドライバとを含み、前記画素は、少なくともサンプリング用トランジスタと、駆動用トランジスタと、発光時間制御用トランジスタと、保持容量と、発光素子とを含む表示装置の駆動方法であって、
該第１制御パルスに応じて前記サンプリング用トランジスタをオンし、該信号線から該映像信号をサンプリングして該保持容量に保持し、
該保持容量に保持された映像信号の信号電位に応じて前記駆動用トランジスタにより駆動電流を制御し、
第２制御パルスに応じて前記発光時間制御用トランジスタをオンし、該駆動用トランジスタによって制御された該駆動電流を該発光素子に供給し、
該発光時間制御用トランジスタがオンしている間該駆動電流の供給を受けて前記発光素子を発光させ、
該サンプリング用トランジスタがオンした後、該発光時間制御用トランジスタがオンする第１タイミングから該サンプリング用トランジスタがオフする第２タイミングの間の補正期間で、該駆動電流を該保持容量に負帰環し、以って該駆動用トランジスタの移動度の画素毎のバラツキを補正し、
前記第１スキャナは、外部から供給されるイネーブル信号を用いて該第２タイミングを規定する該第１制御パルスのエッジを形成するとともに、
前記第２スキャナは、外部から供給される別のイネーブル信号を用いて該第１タイミングを規定する該第１制御パルスのエッジを形成することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。より詳しくは、画素毎に現れる発光輝度のばらつきを補正する技術に関する。
【背景技術】
【０００２】
有機薄膜に電界をかけると発光する現象を利用した発光素子が知られており、有機ＥＬ素子と呼ばれている。現在、この有機ＥＬ素子を画素に用いた平面自発光型の表示装置の開発が盛んに行われている。有機ＥＬ素子は、印加電圧が１０Ｖ以下で駆動するため、低消費電力である。また有機ＥＬ素子は自発光素子であるため、液晶ディスプレイなどの様に照明部材を必要とせず、軽量化及び薄型化が容易である。さらに有機ＥＬ素子の応答速度は数μｓ程度と非常に高速であるので、動画を表示したときの残像が現れない。
【０００３】
有機ＥＬ素子を用いた平面自発光型の表示装置の中でも、とりわけ画素の駆動素子として薄膜トランジスタを用いたアクティブマトリクス型の表示装置の開発が盛んであり、以下の特許文献１〜５に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、トランジスタの閾電圧や移動度などの動作特性のばらつきや、有機ＥＬ素子のデバイス特性のばらつきが発光輝度に影響を与えてしまうため、個々の画素回路内でトランジスタの特性ばらつきや有機ＥＬ素子の特性ばらつきを補正する必要がある。従来から、画素回路に閾電圧補正機能や移動度補正機能を組み込んだ表示装置が開発されている。閾電圧補正機能によりトランジスタの閾電圧のばらつきを補正することが出来、移動度補正機能により同じくトランジスタの移動度のばらつきを補正することが出来る。特に移動度の補正が正常に行われるか否かは、表示装置の画質の良し悪しを大きく左右する要素となっている。
【０００５】
移動度補正は、発光素子を駆動するトランジスタに流れる電流を、そのトランジスタのゲート電位に負帰還することで行っている。トランジスタの移動度は電流駆動能力に対応している。移動度が大きいと駆動用トランジスタは大きな駆動電流を供給することになる。これを所定の補正時間だけ駆動用トランジスタのゲート側にフィードバックする。移動度が大きいとフィードバック量が大きくなり、その分ゲート電位が圧縮され駆動電流を抑制する方向に働く。この様にして個々の画素回路ごとに駆動用トランジスタの移動度のばらつきを補正することが出来る。
【０００６】
この移動度補正時間は、映像信号のサンプリングを行うサンプリング用トランジスタと、発光素子の発光時間を制御する発光時間制御用トランジスタの両方がオンしている時間によって決まる。各画素回路で正確な移動度補正を行うため、この移動度補正時間は画素回路間で同一であることが好ましい。しかしながら、サンプリング用トランジスタや発光時間制御用トランジスタの動作タイミングが画素毎にばらつくため、移動度補正期間も画素毎にばらついている。近年映像信号のダイナミックレンジを抑えながらも高輝度出力の可能なディスプレイが求められる傾向にあり、わずかな移動度補正期間のばらつきによって生じる輝度差が、目立つようになって来ている。この移動度補正期間のばらつきによる画素間の輝度差が解決すべき課題となっている。
【課題を解決するための手段】
【０００７】
上述した従来の技術の課題に鑑み、本発明は移動度補正期間のばらつきを抑制して、画素間の輝度差をなくした表示装置及びその駆動方法を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部と周辺回路部とからなり、前記画素アレイ部は、行状に配された第１の走査線と、同じく行状に配された第２の走査線と、列状に配された信号線と、走査線と信号線とが交差する部分に行列状に配された画素とを含み、前記周辺回路部は、第１の走査線に第１制御パルスを供給する第１スキャナと、第２の走査線に第２制御パルスを供給する第２スキャナと、信号線に映像信号を供給する信号ドライバとを含み、前記画素は、少なくともサンプリング用トランジスタと、駆動用トランジスタと、発光時間制御用トランジスタと、保持容量と、発光素子とを含み、前記サンプリング用トランジスタは該第１制御パルスに応じてオンし該映像信号をサンプリングして該保持容量に保持し、前記駆動用トランジスタは該保持容量に保持された映像信号の信号電位に応じて駆動電流を制御し、前記発光時間制御用トランジスタは第２制御パルスに応じてオンし該駆動用トランジスタによって制御された該駆動電流を該発光素子に供給し、前記発光素子は該発光時間制御用トランジスタがオンしている間該駆動電流の供給を受けて発光する表示装置であって、前記サンプリング用トランジスタがオンした後、該発光時間制御用トランジスタがオンする第１タイミングから該サンプリング用トランジスタがオフする第２タイミングの間の補正期間で、該駆動電流を該保持容量に負帰環し、以って該駆動用トランジスタの移動度の画素毎のバラツキを補正し、前記第１スキャナは、外部から供給されるイネーブル信号を用いて該第２タイミングを規定する該第１制御パルスのエッジを形成するとともに、前記第２スキャナは、外部から供給される別のイネーブル信号を用いて該第１タイミングを規定する該第１制御パルスのエッジを形成することを特徴とする。
【０００８】
好ましくは、前記イネーブル信号と前記別のイネーブル信号との位相差を調整して、該補正期間を最適化する。又前記画素は、該駆動用トランジスタの閾電圧の画素毎のバラツキを補正するための補正手段を有する。
【発明の効果】
【０００９】
移動度補正期間は、発光時間制御用トランジスタがオンする第１タイミングからサンプリング用トランジスタがオフする第２タイミングによって規定されている。従来は、映像信号のサンプリング期間のばらつきを抑えるため、サンプリング用トランジスタのオンオフを制御するパルスにイネーブルパルスを作用させて、制御パルスのエッジを整形していた。これによりサンプリング用トランジスタがオフする第２タイミングは全ての画素でばらつきなく制御することが出来る。しかしながら移動度補正期間の始期を規定する第１タイミングがばらついたままでは、移動度補正期間を画素間で一定にすることは出来ない。そこで本発明は発光時間制御用トランジスタのオンオフを制御するパルスにも別のイネーブルパルスを作用させて、制御パルスのエッジを整形している。これにより、移動度補正期間の終期を規定する第２タイミングに加え、移動度補正期間の始期を規定する第１タイミングも固定することが可能となり、以って全ての画素で移動度補正期間を揃える事が出来る様になり、画素間の輝度差がなくなる。
【発明を実施するための最良の形態】
【００１０】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１Ａは本発明にかかる表示装置の全体構成を示すブロック図である。図示するように本表示装置１００は、画素アレイ部１０２と周辺回路部とからなる。画素アレイ部１０２は、行状に配された第１の走査線ＷＳＬと、同じく行状に配された第２の走査線ＤＳＬと、列状に配された信号線ＤＴＬと、走査線ＷＳＬと信号線ＤＴＬとが交差する部分に行列状に配された画素１０１とを含む。図示の例では、画素１０１はｍ行ｎ列に配されている。走査線ＷＳＬを行ごとに区別する場合、ＷＳＬ１０１（１行目の走査線）やＷＳＬ１０ｍ（ｍ行目の走査線）のように表す。他の走査線ＤＳＬについても同様である。また信号線ＤＴＬを列ごとに区別する場合、ＤＴＬ１０１（１列目の信号線）、ＤＴＬ１０ｎ（ｎ列目の信号線）のように表記する。
【００１１】
周辺回路部は、第１の走査線ＷＳＬに第１制御パルスを供給する第１スキャナ（ライトスキャナＷＳＣＮ）１０４と、第２の走査線ＤＳＬに第２制御パルスを供給する第２スキャナ（ドライブスキャナＤＳＣＮ）１０５と、信号線ＤＴＬに映像信号を供給する信号ドライバとを含む。本実施形態ではこの信号ドライバは水平セレクタ（ＨＳＥＬ）１０３からなり、走査線ＷＳＬの線順次走査に同期して各信号線ＤＴＬに水平周期で映像信号を供給していく。
【００１２】
なお本実施形態は、ライトスキャナ１０４とドライブスキャナ１０５に加え、補正用スキャナ（ＡＺＣＮ）１０６を備えている。この補正用スキャナＡＺＣＮは追加の走査線ＡＺ１Ｌ，ＡＺ２Ｌに順次制御パルスを供給して、所定の補正動作を行うものである。
【００１３】
ライトスキャナ１０４は基本的にシフトレジスタで構成されており、外部から供給されるクロック信号ＷＳＣＫに応じて動作し、同じく外部から供給されるスタートパルスＷＳＳＴを順次転送して、第１の制御パルスを走査線ＷＳＬに順次出力する。ライトスキャナ１０４はさらに外部からイネーブル信号ＷＳＥＮの供給を受け、上述した第１制御パルスの整形を行っている。同じくドライブスキャナ１０５もシフトレジスタからなり、外部から供給されるクロック信号ＤＳＣＫに応じて動作し、同じく外部から供給されるスタートパルスＤＳＳＴを順次転送することで、第２制御パルスを各走査線ＤＳＬに出力している。このライトスキャナ１０５は外部から供給されるイネーブル信号ＤＳＥＮ１，２を用いて第２制御用パルスの整形を行っている。残りの補正用スキャナ１０６もシフトレジスタからなり、クロック信号ＡＺＣＫに応じて動作し、スタートパルスＡＺＳＴを順次転送することで、走査線ＡＺ１Ｌ，ＡＺ２Ｌに対して所定の制御パルスを出力している。ここでクロック信号ＷＳＣＫ，ＤＳＣＫ，ＡＺＣＫは基本的に同一周波数であり、位相も一致している。但し場合によってはクロック信号ＷＳＣＫ，ＤＳＣＫ，ＡＺＣＫ間で位相調整を行うこともある。一方スタートパルスＷＳＳＴ，ＤＳＳＴ及びＡＺＳＴは各スキャナ１０４，１０５，１０６で必要な制御パルス波形を規定している。
【００１４】
図１Ｂは、図１Ａに示した表示装置に含まれる画素１０１の具体的な構成例を示す回路図である。図１Ｂの回路図は、１列目及び１行目に位置する画素回路１０１を例示してある。
【００１５】
図示するように、この画素回路１０１は走査線ＷＳＬ１０１、ＤＳＬ１０１、ＡＺ１Ｌ１０１及びＡＺ２Ｌ１０１と信号線ＤＴＬ１０１の交差部に配されており、サンプリング用トランジスタ１Ａ、駆動用トランジスタ１Ｂ、発光時間制御用トランジスタ１Ｃ、ソース電位初期化用トランジスタ１Ｄ、基準電位書き込み用トランジスタ１Ｅ、有機ＥＬ素子などからなる発光素子１Ｌ、保持容量１Ｆなどを備えている。５つのトランジスタのうち、発光時間制御用トランジスタ１ＣのみがＰチャネル型で、残りのトランジスタ１Ａ，１Ｂ，１Ｄ，１ＥはＮチャネル型である。但し本発明はこれに限られるものではなく、Ｐチャネル型とＮチャネル型のトランジスタを適宜組み合わせることが出来る。またトランジスタの個数は本実施形態のように５個に限られるものではなく、２個から７個程度の範囲で適当に選ぶことが出来る。
【００１６】
サンプリング用トランジスタ１Ａのゲートと走査線ＷＳＬ１０１が接続され、ドレインと映像信号線ＤＴＬ１０１が接続されている。サンプリング用トランジスタ１Ａのソースには、保持容量１Ｆの一方の電極と、駆動用トランジスタ１Ｂのゲートｇと、基準電位書き込み用トランジスタ１Ｅのソースが接続されている。駆動用トランジスタ１Ｂのドレインには発光時間制御用トランジスタ１Ｃが接続されており、ソースｓには保持容量１Ｆのもう一方の電極と、ソース電位初期化用トランジスタ１Ｄと、発光素子１Ｌのアノードとが接続されている。発光素子１Ｌのカソードが共通電源供給線１Ｈに接続されている。発光時間制御用トランジスタ１Ｃのソースには電源供給線１Ｇが接続され、ゲートには走査線ＤＳＬ１０１が接続されている。基準電位書き込み用トランジスタ１Ｅのドレインには電源供給線１Ｋが接続され、ゲートには走査線ＡＺ２Ｌ１０１が接続されている。ソース電位初期化用トランジスタ１Ｄのソースには電源供給線１Ｊが接続され、ゲートには走査線ＡＺ１Ｌ１０１が接続されている。
【００１７】
かかる構成において、サンプリング用トランジスタ１Ａは、ライトスキャナ１０４から供給される第１制御パルスに応じてオンし、信号線ＤＴＬ１０１から供給される映像信号をサンプリングして保持容量１Ｆに保持する。駆動用トランジスタ１Ｃは、保持容量１Ｆに保持された信号電位に応じて駆動電流を制御する。発光時間制御用トランジスタ１Ｃはドライブスキャナ１０５から供給される第２制御パルスに応じてオンし、駆動用トランジスタ１Ｂを通して駆動電流を発光素子１Ｌに供給する。発光素子１Ｌは発光時間制御用トランジスタ１Ｃがオンしている間駆動電流の供給を受けて発光する。
【００１８】
この画素回路１０１は移動度補正機能を備えている。即ちサンプリング用トランジスタ１Ａがオンした後、発光時間制御用トランジスタ１Ｃがオンする第１タイミングからサンプリング用トランジスタ１Ａがオフする第２タイミングの間の補正期間で、駆動電流を保持容量１Ｆに負帰還し、以って駆動用トランジスタ１Ｂの移動度μの画素毎のばらつきを補正する。その際、ライトスキャナ１０４は、外部から供給されるイネーブル信号ＷＳＥＮを用いて第２タイミングを規定する第１制御パルスのエッジを形成すると共に、ライトスキャナ１０５は、同じく外部から供給される別のイネーブル信号ＤＳＥＮ２を用いて第１タイミングを規定する第２制御パルスのエッジを形成する。これにより、移動度補正期間のばらつきをなくし、全ての画素で移動度補正期間を一定に揃える事が出来、輝度差が生じないようにしている。なおライトスキャナ１０４に供給されているイネーブル信号ＷＳＥＮとドライブスキャナ１０５に供給されている別のイネーブル信号ＤＳＥＮ２の位相差を調整して、移動度補正期間を最適化することが出来る。
【００１９】
この画素回路１０２は上述した移動度補正機能に加え、駆動用トランジスタ１Ｂの閾電圧Ｖｔｈの画素毎のばらつきを補正するための補正機能も備えている。この閾電圧補正機能を達成するために、前述したソース電位初期化用トランジスタ１Ｄや基準電位書き込み用トランジスタ１Ｅが追加されている。
【００２０】
図２Ａは、図１Ｂに示した画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは走査線ＡＺ１Ｌ１０１、ＡＺ２Ｌ１０１、ＷＳＬ１０１、ＤＳＬ１０１の電位変化を表すと共に、駆動用トランジスタ１Ｂのゲート電位Ｖｇとソース電位Ｖｓの変化を表してある。なお走査線ＷＳＬ１０１に現れる電位変化が第１制御パルスとなっており、走査線ＤＳＬ１０１に現れる電位変化が第２制御パルスとなっている。
【００２１】
まず消灯期間（Ｂ）では、走査線ＤＳＬ１０１の電位がハイレベルにある一方、残りの走査線ＡＺ１Ｌ１０１、ＡＺ２Ｌ１０１、ＷＳＬ１０１の電位はローレベルにある。したがって全てのトランジスタがオフ状態となっており、発光素子１Ｌには駆動電流が流れず、消灯状態である。
【００２２】
続いて準備期間（Ｃ）に入ると、走査線ＡＺ１Ｌ１０１がハイレベルとなり、ソース電位初期化用トランジスタ１Ｄがオンする。これにより駆動用トランジスタ１Ｂのソース電位Ｖｓは電源供給線１Ｊから供給される電位ＶＩに初期化される。続いて走査線ＡＺ２Ｌ１０１がハイレベルに切り換り、基準電位書き込み用トランジスタ１Ｅがオンする。これにより電源供給線１Ｋから供給される基準電位ＶＯが駆動用トランジスタ１Ｂのゲートｇに書き込まれる。即ち駆動用トランジスタ１Ｂのゲート電位Ｖｇが基準電位ＶＯに初期化される。ここで基準電位ＶＯと初期化電位ＶＩの差は駆動用トランジスタ１Ｂの閾電圧Ｖｔｈよりも大きく設定されている。加えて初期化電位ＶＩは発光素子１Ｌのカソード電位よりも低く設定されており、発光素子１Ｌは逆バイアス状態となっており、駆動電流は流れない。
【００２３】
閾値補正期間（Ｄ）に進むと、走査線ＤＳＬ１０１がローレベルに切り換り、発光時間制御用トランジスタ１Ｃが一旦オンする。これにより駆動電流が流れるが発光素子１Ｌが逆バイアス状態であるためここには駆動電流が流れ込まない。駆動電流はもっぱら保持容量１Ｆを充電するために使われ、ソース電位Ｖｓは徐々に上昇する。基準電位ＶＯに固定されたゲート電位Ｖｇと上昇していくソース電位Ｖｓとの間の電圧が丁度閾電圧Ｖｔｈとなったとき、駆動用トランジスタ１Ｂはカットオフする。このカットオフされた時点の閾電圧Ｖｔｈが保持容量１Ｆの両端に保持される。
【００２４】
この後サンプリング期間（Ｅ）に進むと走査線ＷＳＬ１０１の電位がハイレベルとなり、サンプリング用トランジスタ１Ａがオンする。これにより信号線ＤＴＬ１０１から供給された映像信号の信号電位Ｖｉｎが駆動用トランジスタ１Ｂのゲートｇに書き込まれる。換言すると駆動用トランジスタ１Ｂのゲート電位ＶｇがＶｉｎになる。
【００２５】
このサンプリング期間（Ｅ）の後半部分で移動度補正期間（Ｆ）に入る。この移動度補正期間（Ｆ）は、サンプリング用トランジスタ１Ａがオンした後、発光時間制御用トランジスタ１Ｃが再びオンする第１タイミングからサンプリング用トランジスタ１Ａがオフする第２タイミングの間となっている。この移動度補正期間（Ｆ）では、駆動用トランジスタ１Ｂのゲート電位Ｖｇが信号電位Ｖｉｎに固定された状態で、駆動用トランジスタ１Ｂに流れる駆動電流が保持容量１Ｆに負帰還される。このとき発光素子１Ｌはまだ逆バイアス状態であるので駆動電流は流れず、駆動電流の一部は発光素子１Ｌの寄生容量を充電すると共に、残りが保持容量１Ｆに負帰還される。これにより駆動用トランジスタ１Ｂのソース電位ＶｓはΔＶだけ上昇する。この負帰還量ΔＶは駆動用トランジスタ１Ｂの移動度μのばらつきを抑制する方向に働く。即ち駆動用トランジスタ１Ｂの移動度μが大きいと負帰還量ΔＶも大きくなるため、その分駆動用トランジスタ１Ｂのげートｇとソースｓの間に印加されるゲート電圧Ｖｇｓが圧縮される。したがって駆動用トランジスタ１Ｂに流れる駆動電流は抑制される。逆に駆動用トランジスタ１Ｂの移動度μが小さいとき、負帰還量ΔＶは少ない。したがってゲート電圧Ｖｇｓの圧縮は強くかからないので、駆動用トランジスタ１Ｂに流れる駆動電流は比較的大きなものとなる。この様に駆動用トランジスタ１Ｂの移動度μのばらつきの影響を打ち消すように負帰還をかけることで、移動度補正を行っている。
【００２６】
この後発光期間（Ｇ）に進むと走査線ＷＳＬ１０１の電位がローレベルに戻っているため、駆動用トランジスタ１Ｂのゲートｇは信号線ＤＴＬ１０１側から切り離される。これによりブートストラップ動作が可能となり、ソース電位Ｖｓの上昇と共にゲート電位Ｖｇが上昇する。ソースｓとゲートｇの電位差Ｖｇｓは一定に保たれている。ソース電位Ｖｓの上昇に伴い発光素子１Ｌが順バイアス状態となった時点で駆動電流が発光素子１Ｌに流れ込み、ゲート電圧Ｖｇｓに応じた輝度で発光素子１Ｌが発光する。ここで走査線ＤＳＬ１０１の電位がローレベルにある間、発光素子１Ｌが発光を続ける。換言すると走査線ＤＳＬ１０１に供給される制御パルスが、発光素子１Ｌの発光時間を規定している。１フィールドに占める発光時間の割合を調整することで、画面全体の輝度を調節することが出来る。
【００２７】
引き続き図２Ｂ〜図２Ｇを参照して図１Ｂに示した画素回路の動作を詳細に説明する。なおこれらの図では発光素子１Ｌの等価容量１Ｉも書き加えてある。まず図２Ｂに示すように消灯期間（Ｂ）では、全てのトランジスタ１Ａ〜１Ｅがオフ状態にあり、発光素子１Ｌには駆動電流が流れない。よって発光素子１Ｌは消灯状態にある。
【００２８】
続いて図２Ｃに示すように準備期間（Ｃ）に入ると、基準電位書き込み用トランジスタ１Ｅとソース電位初期化用トランジスタ１Ｄがオンする。これにより駆動用トランジスタ１Ｂのゲートｇが基準電位ＶＯにリセットされると共に、駆動用トランジスタ１Ｂのソースｓが初期電位ＶＩに初期化される。
【００２９】
次に図２Ｄに示すように閾値補正期間（Ｄ）に入ると、ソース電位初期化用トランジスタ１Ｄがオフする一方、発光時間制御用トランジスタ１Ｃがオンし、駆動電流が駆動用トランジスタ１Ｂから出力される。このとき発光素子１Ｌは逆バイアス状態となっているため、発光素子１Ｌには駆動電流が流れない。駆動電流はもっぱら保持容量１Ｌと等価容量１Ｉに流れ込む。この結果駆動用トランジスタ１Ｂのソース電位Ｖｓが上昇する。ソース電位Ｖｓが丁度ＶＯ−Ｖｔｈとなった所で駆動用トランジスタ１Ｂがカットオフする。このとき駆動用トランジスタ１Ｂのゲートｇとソースｓとの間に閾電圧Ｖｔｈ相当分の電圧が印加されており、これが保持容量１Ｆに保持される。この様に、駆動用トランジスタ１Ｂの閾電圧Ｖｔｈのキャンセルに必要な電圧が保持容量１Ｆに書き込まれる。
【００３０】
続いて図２Ｅに示すようにサンプリング期間（Ｅ）に入ると、発光時間制御用トランジスタ１Ｃがオフする一方、サンプリング用トランジスタ１Ａがオンする。これにより信号線ＤＴＬ１０１と駆動用トランジスタ１Ｂのゲートｇが接続され、映像信号の信号電位Ｖｉｎが駆動用トランジスタ１Ｂのゲートｇに書き込まれる。
【００３１】
さらに図２Ｆに示すように移動度補正期間（Ｆ）に進むと、発光時間制御用トランジスタ１Ｃがオンする。これにより駆動用トランジスタ１Ｂに駆動電流が流れる。この時点でも発光素子１Ｌは逆バイアス状態にあるため、駆動電流は保持容量１Ｆ及び等価容量１Ｉに流れる。換言すると駆動電流の一部が保持容量１Ｆに負帰還される。移動度補正期間（Ｆ）に負帰還される電流量に応じて駆動用トランジスタ１Ｂのソース電位ＶｓがＶＯ−ＶｔｈからさらにΔＶだけ上昇する。このΔＶが駆動用トランジスタ１Ｂの移動度μに対する補正量である。
【００３２】
この後図２Ｇに示すように発光期間（Ｇ）に入ると、サンプリング用トランジスタ１Ａがオフし、駆動用トランジスタ１Ｂのゲートｇが信号線ＤＴＬ１０１から切り離されブートストラップ動作が可能になる。これにより駆動用トランジスタ１Ｂのゲートｇとソースｓとの間の電圧Ｖｇｓを一定に維持したまま、ソース電位Ｖｓが上昇し、やがて発光素子１Ｌが順バイアスに転じた時点で駆動電流が発光素子１Ｌに流れ込み、発光を開始する。
【００３３】
図３Ａは、図１Ａに示したライトスキャナＷＳＣＮ、ドライブスキャナＤＳＣＮ及び補正用スキャナＡＺＣＮの動作説明に供するタイミングチャートである。このタイミングチャートと時間軸を合わせて、走査線ＡＺ１Ｌ１０１、ＡＺ２Ｌ１０１、ＷＳＬ１０１、ＤＳＬ１０１の電位変化によって規定される閾値補正期間（Ｄ）及び移動度補正期間（Ｆ）も表してある。
【００３４】
まずライトスキャナＷＳＣＮの動作であるが、前述したようにライトスキャナＷＳＣＮは基本的にシフトレジスタで構成されており、クロック信号ＷＳＣＫに応じて動作しスタートパルスＷＳＳＴを順次転送することで、各段ごとにシフトパルスを出力している。図示のタイミングチャートはシフトレジスタの１段目に入力されるシフトパルスＷＳＡ（１）と同じくシフトレジスタの１段目から出力されるシフトパルスＷＳＢ（１）を表してある。図から明らかなように、これらのシフトパルスはスタートパルスＷＳＳＴをクロック信号ＷＳＣＫの半周期ごとに１段ずつ転送した波形となっている。ライトスキャナＷＳＣＮはシフトパルスＷＳＡ（１），ＷＳＢ（１）を論理処理して、走査線ＷＳＬ１０１に供給する制御パルスを得ている。図示の例では、ライトスキャナＷＳＣＮはシフトパルスＷＳＡ（１）とＷＳＢ（１）のアンド処理を行って、制御パルスを得ている。さらにライトスキャナＷＳＣＮは、その出力段で制御パルスをイネーブル信号ＷＳＥＮで処理して、最終的な制御パルスを走査線ＷＳＬ１０１に出力している。具体的には、シフトパルスＷＳＡ（１）とＷＳＢ（１）をアンド処理して得られたパルスで、イネーブル信号ＷＳＥＮのパルスを抜き取り、最終的な制御パルスとしている。したがって制御パルスの前側エッジ及び後側エッジはイネーブル信号ＷＳＥＮのパルスの立上りエッジ及び立下りエッジとなるため、タイミングのずれがなくなる。イネーブル信号ＷＳＥＮはシフトレジスタの各段の出力部に共通に供給されているため、各段ごとのタイミングのばらつきは少ない。これに対し、シフトパルスＷＳＡ（１）とＷＳＢ（１）のアンド処理を取ったパルスはシフトレジスタの各段ごとに位相がばらつくため、タイミングにずれが生じる。そこで本実施例は、シフトレジスタから出力された制御パルスでイネーブル信号ＷＳＥＮのパルスを抜き取ることにより、最終的にタイミングの安定した制御パルスを得ている。これにより、全ての画素でサンプリング期間（Ｅ）を一定にすることが出来る。
【００３５】
続いてドライブスキャナＤＳＣＮであるが、基本的にはライトスキャナＷＳＣＮと同様にシフトレジスタで構成されており、クロック信号ＤＳＣＫに応じて動作しスタートパルスＤＳＳＴを順次転送することで、シフトパルスＤＳＡ，ＤＳＢを得ている。タイミングチャートでは１段目のシフトレジスタに入力されるシフトパルスＤＳＡ（１）と同じく１段目から出力されるシフトパルスＤＳＢ（１）を表している。さらに、シフトパルスＤＳＡ（１）とＤＳＢ（１）を論理処理して、走査線ＤＳＬ１０１に供給する制御パルスを得ている。その際イネーブル信号ＤＳＥＮで処理することにより、閾値補正期間（Ｄ）を規定する部分のパルス波形を形成している。したがって、閾値補正期間（Ｄ）も全ての画素間で一定に制御することが出来る。
【００３６】
ところでこの図３Ａに示したドライブスキャナＤＳＣＮの動作は参考例であって、本発明の実施例とは異なる。この参考例は閾値補正期間（Ｄ）を安定に規定するため、イネーブル信号ＤＳＥＮを用いているが、移動度補正期間（Ｆ）については特にイネーブル信号を用いていないので、ばらつきが生じてしまう。前述したように、移動度補正期間（Ｆ）は走査線ＤＳＬ１０１の電位がハイレベルからローレベルに切換る第１タイミングから、走査線ＷＳＬ１０１がハイレベルからローレベルに切換る第２タイミングの間で規定されている。移動度補正期間（Ｆ）の終期を規定する第２タイミングは、上述したようにイネーブル信号ＷＳＥＮによって決まるので誤差は生じない。しかしながら移動度補正期間（Ｆ）の始期を規定する第１タイミングは何らイネーブル信号を用いて整形されておらず、誤差が生じてしまう。これにより移動度補正期間（Ｆ）がラインごとにばらついてしまい、画質劣化につながる。
【００３７】
最後に補正用スキャナＡＺＣＮの動作であるが、同じくシフトレジスタで構成されており、クロック信号ＡＺＣＫに応じて動作しスタートパルスＡＺＳＴを順次転送することで、制御パルスを得ている。タイミングチャートでは１段目のシフトレジスタに入力されるシフトパルスＡＺＡ（１）と同じく１段目から出力されるシフトパルスＡＺＢ（１）を表してある。補正用スキャナＡＺＣＮではシフトパルスＡＺＡ（１）がそのまま１ライン目の走査線ＡＺ１Ｌ１０１に供給される制御パルスとなっている。またシフトパルスＡＺＢ（１）がそのまま１ライン目の走査線ＡＺ２Ｌ１０１に供給される制御パルスとなっている。
【００３８】
図３Ｂは、本発明に従った各スキャナの動作を表すタイミングチャートである。理解を容易にするため、図３Ａに示した参考例にかかるタイミングチャートと同様の表記を採用している。ライトスキャナＷＳＣＮと補正用スキャナＡＺＣＮについては図３Ａに示した参考例と動作が同じである。例えばライトスキャナＷＳＣＮはイネーブル信号ＷＳＥＮを用いて制御パルスを形成し、これを走査線ＷＳＬ１０１に出力している。
【００３９】
異なる点はライトスキャナＤＳＣＮの動作である。本発明では、２個のイネーブル信号ＤＳＥＮ１，ＤＳＥＮ２を用いて走査線ＤＳＬに出力する制御パルスを形成している。一方のイネーブル信号ＤＳＥＮ１は閾値補正期間（Ｄ）を規定するために用いられており、これは参考例のイネーブル信号ＤＳＥＮと同じである。別のイネーブル信号ＤＳＥＮ２が新たに追加されたイネーブル信号で、走査線ＤＳＬに印加される制御パルスの後側エッジを形成している。
【００４０】
したがって図３Ｂのタイミングチャートの最下段を見れば明らかなように、移動度補正期間（Ｆ）の始期はイネーブル信号ＤＳＥＮ２の立上りエッジによって決まり、同じく移動度補正期間（Ｆ）の終期はイネーブル信号ＷＳＥＮの立下りエッジで決まる。よって移動度補正期間（Ｆ）は始期及び終期が共にイネーブル信号で規定されるため、ライン間で誤差が生じない。
【００４１】
図４Ａは、本発明にかかる表示装置に組み込まれるライトスキャナＷＳＣＮの構成例を示す回路図である。このライトスキャナＷＳＣＮの動作は、図３Ｂのタイミングチャートに示した通りである。図示するようにライトスキャナＷＳＣＮはシフトレジスタＳ／Ｒの多段接続からなり、各段ごとに出力ゲートが配されている。シフトレジスタＳ／ＲはスタートパルスＷＳＳＴを順次転送することで、各段ごとにシフトパルスＷＳＡ，ＷＳＢを生成している。ＷＳＡは入力側シフトパルスを表し、ＷＳＢは転送された後の出力側シフトパルスを表している。
【００４２】
例えば添字（１）で示したシフトレジスタＳ／Ｒの第１段に着目すると、このシフトレジスタＳ／Ｒは前の段のシフトレジスタＳ／Ｒから供給されたシフトパルスＷＳＡ（１）を入力し、クロック信号ＷＳＣＮの半周期分だけ遅延してシフトパルスＷＳＢ（１）を次の段に出力する。この第１段に対応した出力ゲートは、３入力１出力のＮＡＮＤゲート素子とインバータとからなる。この出力ゲートはＷＳＡ（１）とＷＳＢ（１）とイネーブル信号ＷＳＥＮをＮＡＮＤ処理した後、インバータで反転し、最終的な制御パルスを対応する走査線ＷＳＬ１０１に出力している。この出力ゲートで行われる論理処理は図４Ａの下方に示した論理式の通りである。
【００４３】
図４Ｂは、参考例にかかるドライブスキャナＤＳＣＮの構成を示す回路図である。この参考例のドライブスキャナＤＳＣＮの動作は、図３Ａのタイミングチャートに示したとおりである。図示するようにドライブスキャナＤＳＣＮもシフトレジスタＳ／Ｒの多段接続からなり、各段ごとに出力ゲートが配されている。例えば（１）で示す１段目のシフトレジスタＳ／Ｒに着目すると、対応する出力ゲートは３入力１出力のＡＮＤ素子と２入力１出力のＯＲ素子とインバータとで構成されている。この出力ゲートにシフトパルスＤＳＢ（１）及びイネーブル信号ＤＳＥＮと、さらにライトスキャナＷＳＣＮの対応する段から供給されるシフトパルスＷＳＡ（１），ＷＳＢ（１）を供給し、ゲート処理して対応する走査線ＤＳＬ１０１に出力する制御パルスを得ている。このゲート処理の論理式は図４Ｂの下方に示した通りである。
【００４４】
図４Ｃは本発明にかかるドライブスキャナＤＳＣＮの構成例を示す回路図である。理解を容易にするため、図４Ｂに示した参考例にかかるドライブスキャナＤＳＣＮと対応する部分には対応する参照符号を付してある。異なる点は、各出力ゲートに対して、２個のイネーブル信号ＤＳＥＮ１，ＤＳＥＮ２を供給していることである。一方のイネーブル信号ＤＳＥＮ１は参考例で使ったイネーブル信号ＤＳＥＮと同じであるが、他方のイネーブル信号ＤＳＥＮ２は新たに追加されたものであり、特に移動度補正期間の始期を規定するために用いられる。この関係で、ドライブスキャナＤＳＣＮの各出力ゲートには、参考例からさらに３入力１出力のＡＮＤゲート素子が追加になっている。この出力ゲートで行われる論理処理は、図４Ｃの下方に示した論理式で表される。
【００４５】
図５Ａは、本発明にかかる表示装置の他の実施形態を示す回路図である。理解を容易にするため、図１Ｂに示した先の実施形態と対応する部分には対応する参照番号を付してある。先の実施形態の回路図１Ｂと同じ表記をとって理解を容易にしている。図５Ａと図１Ｂを比較すれば明らかなように、本実施形態は先の実施形態から基準電位書き込み用トランジスタ１Ｅを省いた回路構成となっている。この初期化電位書き込み用トランジスタ１Ｅを省く代わりに、映像信号線ＤＴＬ１０１に供給する映像信号をパルス化している。
【００４６】
パルス化した映像信号のサンプリング電位Ｖｉｎを、図５Ｂのタイミングチャートの映像信号線ＤＴＬ１０１の電位として表してある。図１Ｂに示した先の実施形態では、閾値補正動作のためにトランジスタ１Ｅをオンして、駆動用トランジスタ１Ｂのゲートｇに基準電位ＶＯを印加していた。これに代えて本実施形態は、図５Ｂのタイミングチャートに示すように信号線ＤＴＬ１０１を基準電位ＶＯにしておいてからサンプリング用トランジスタ１Ａをオンすることで、先の実施形態と同等の閾値補正動作を行うことが出来る。またサンプリング期間には信号線電位をサンプリング電位Ｖｉｎにして、その後再びサンプリング用トランジスタ１Ａをオンすることで、映像信号のサンプリングを行うことが可能である。この実施形態でも、移動度補正期間（Ｆ）は発光時間制御用トランジスタ１Ｃのオンするタイミングとサンプリング用トランジスタ１Ａがオフするタイミングとの位相差で決まるため、本発明を実施することが出来る。
【００４７】
図６Ａは本発明にかかる表示装置のさらに別の実施形態を示す回路図である。この実施形態は図５Ａに示した先の実施形態からさらにソース電位初期化用トランジスタ１Ｄを省いた回路構成となっている。したがってこの実施形態は３個のトランジスタ１Ａ，１Ｂ，１Ｃと１個の保持容量１Ｆと１個の発光素子１Ｌとで構成されている。ソース電位初期化用トランジスタ１Ｄを省く代わりに、電源供給線１Ｇをパルス化している。図６Ａの回路図では、この電源供給線１Ｇを走査線ＶＳＬ１０１で表しており、追加の電源用スキャナ（ＶＳＣＮ）１０７で制御している。図５Ａに示した先の実施形態では駆動用トランジスタ１Ｂのソース電位の初期化のためトランジスタ１Ｄをオンして、駆動用トランジスタ１Ｂのソースｓに初期化電位ＶＩを印加していた。
【００４８】
これに対し本実施形態の構成では、図６Ｂのタイミングチャートに示すように、電源供給線ＶＳＬ１０１に初期化電位Ｖｃｃ＿Ｌを供給し、且つ走査線ＤＳＬ１０１の電位をローレベルに切り換えることで、トランジスタ１Ｃをオンし、駆動用トランジスタ１Ｂのソース電位Ｖｓの初期化を行う。その後電源供給線ＶＳＬ１０１の電位を通常のＶｃｃ＿Ｈに戻すことで閾電圧補正動作を行う。またサンプリング期間（Ｅ）には信号線ＤＴＬ１０１の電位をサンプリング電位Ｖｉｎに切換えその後サンプリング用トランジスタ１Ａを再びオンすることで、サンプリングを行うことが出来る。この回路方式の場合も移動度補正期間（Ｆ）は発光時間制御用トランジスタ１Ｃがオンする第１タイミングと、サンプリング用トランジスタ１Ａがオフする第２タイミングの位相差で決まるため、本発明の効果を奏することができる。本発明により、各ラインで移動度補正期間（Ｆ）が揃い、ラスタ表示における輝度ばらつきが改善できる。
【図面の簡単な説明】
【００４９】
【図１Ａ】本発明にかかる表示装置の全体構成を示すブロック図である。
【図１Ｂ】本発明にかかる表示装置の第１実施形態を示す回路図である。
【図２Ａ】第１実施形態の動作説明に供するタイミングチャートである。
【図２Ｂ】同じく動作説明に供する模式図である。
【図２Ｃ】同じく動作説明に供する模式図である。
【図２Ｄ】同じく動作説明に供する模式図である。
【図２Ｅ】同じく動作説明に供する模式図である。
【図２Ｆ】同じく動作説明に供する模式図である。
【図２Ｇ】同じく動作説明に供する模式図である。
【図３Ａ】参考例にかかる表示装置の動作説明に供するタイミングチャートである。
【図３Ｂ】図１Ａに示した本発明にかかる表示装置の動作説明に供するタイミングチャートである。
【図４Ａ】本発明にかかる表示装置に組み込まれるライトスキャナの構成例を示す回路図である。
【図４Ｂ】ドライブスキャナの参考例を示す回路図である。
【図４Ｃ】本発明にかかる表示装置に組み込まれるドライブスキャナの構成例を示す回路図である。
【図５Ａ】本発明にかかる表示装置の第２実施形態を示す回路図である。
【図５Ｂ】第２実施形態の動作説明に供するタイミングチャートである。
【図６Ａ】本発明にかかる表示装置の第３実施形態を示す回路図である。
【図６Ｂ】第３実施形態の動作説明に供するタイミングチャートである。
【符号の説明】
【００５０】
１００・・・表示装置、１０１・・・画素、１０２・・・画素アレイ、１０３・・・水平セレクタ、１０４・・・ライトスキャナ、１０５・・・ドライブスキャナ、１０６・・・補正用スキャナ、１Ａ・・・サンプリング用トランジスタ、１Ｂ・・・駆動用トランジスタ、１Ｃ・・・発光時間制御用トランジスタ、１Ｄ・・・ソース電位初期化用トランジスタ、１Ｅ・・・基準電位書き込み用トランジスタ、１Ｆ・・・保持容量、１Ｌ・・・発光素子
【図１Ａ】
2008122634.tif 000003
【図１Ｂ】
2008122634.tif 000004
【図２Ａ】
2008122634.tif 000005
【図２Ｂ】
2008122634.tif 000006
【図２Ｃ】
2008122634.tif 000007
【図２Ｄ】
2008122634.tif 000008
【図２Ｅ】
2008122634.tif 000009
【図２Ｆ】
2008122634.tif 000010
【図２Ｇ】
2008122634.tif 000011
【図３Ａ】
2008122634.tif 000012
【図３Ｂ】
2008122634.tif 000013
【図４Ａ】
2008122634.tif 000014
【図４Ｂ】
2008122634.tif 000015
【図４Ｃ】
2008122634.tif 000016
【図５Ａ】
2008122634.tif 000017
【図５Ｂ】
2008122634.tif 000018
【図６Ａ】
2008122634.tif 000019
【図６Ｂ】
2008122634.tif 000020