(57)【要約】【課題】走査回路から有機ＥＬ素子までの距離によって移動度補正処理に相違が生じ難い構成、構造を有する有機ＥＬ表示装置を提供する。【解決手段】有機ＥＬ表示装置は、走査回路、映像信号出力回路、Ｍ×Ｎ個の有機ＥＬ素子、走査線、データ線、並びに、電流供給部を備え、各有機ＥＬ素子は、駆動回路及び発光部を備えており、駆動回路は、駆動トランジスタＴDrv、映像信号書込みトランジスタＴSig、コンデンサ部Ｃ1から構成されており、移動度補正処理の期間が長い有機ＥＬ素子は、移動度補正処理の期間が短い有機ＥＬ素子よりも、駆動トランジスタの（チャネル幅／チャネル長）の値が小さい。【選択図】  図１
2008176141.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）走査回路、
（ｂ）映像信号出力回路、
（ｃ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｍ×Ｎ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
（ｄ）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（ｅ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（ｆ）電流供給部、
を備え、
各有機エレクトロルミネッセンス素子は、駆動回路、及び、有機エレクトロルミネッセンス発光部を備えており、
駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
有機エレクトロルミネッセンス表示装置であって、
映像信号書込みトランジスタがオン状態となり、データ線から映像信号書込みトランジスタを経由して駆動トランジスタのゲート電極に映像信号に相当する電圧が印加され、駆動トランジスタがオン状態となり、且つ、駆動トランジスタが電流供給部と接続されることによって第２ノードの電位が上昇し始めた時点を始点とし、映像信号書込みトランジスタがオフ状態となった時点を終点とした期間が長い有機エレクトロルミネッセンス素子は、該期間が短い有機エレクトロルミネッセンス素子よりも、駆動トランジスタの（チャネル幅／チャネル長）の値が小さいことを特徴とする有機エレクトロルミネッセンス表示装置。
【請求項２】
前記期間が長い有機エレクトロルミネッセンス素子は、該期間が短い有機エレクトロルミネッセンス素子よりも、映像信号書込みトランジスタの（チャネル幅／チャネル長）の値が大きいことを特徴とする請求項１に記載の有機エレクトロルミネッセンス表示装置。
【請求項３】
（ａ）走査回路、
（ｂ）映像信号出力回路、
（ｃ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｍ×Ｎ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
（ｄ）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（ｅ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（ｆ）電流供給部、
を備え、
各有機エレクトロルミネッセンス素子は、駆動回路、及び、有機エレクトロルミネッセンス発光部を備えており、
駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
有機エレクトロルミネッセンス表示装置であって、
１本の走査線に接続されたＮ個の有機エレクトロルミネッセンス素子は、駆動トランジスタの（チャネル幅／チャネル長）の値に基づき、少なくとも２つの範疇に分類されることを特徴とする有機エレクトロルミネッセンス表示装置。
【請求項４】
映像信号書込みトランジスタがオン状態となり、データ線から映像信号書込みトランジスタを経由して駆動トランジスタのゲート電極に映像信号に相当する電圧が印加され、駆動トランジスタがオン状態となり、且つ、駆動トランジスタが電流供給部と接続されることによって第２ノードの電位が上昇し始めた時点を始点とし、映像信号書込みトランジスタがオフ状態となった時点を終点とした期間が長い有機エレクトロルミネッセンス素子は、該期間が短い有機エレクトロルミネッセンス素子よりも、駆動トランジスタの（チャネル幅／チャネル長）の値が小さな範疇に分類されることを特徴とする請求項３に記載の有機エレクトロルミネッセンス表示装置。
【請求項５】
１本の走査線に接続されたＮ個の有機エレクトロルミネッセンス素子は、映像信号書込みトランジスタの（チャネル幅／チャネル長）の値に基づき、少なくとも２つの範疇に分類されることを特徴とする請求項３に記載の有機エレクトロルミネッセンス表示装置。
【請求項６】
映像信号書込みトランジスタがオン状態となり、データ線から映像信号書込みトランジスタを経由して駆動トランジスタのゲート電極に映像信号に相当する電圧が印加され、駆動トランジスタがオン状態となり、且つ、駆動トランジスタが電流供給部と接続されることによって第２ノードの電位が上昇し始めた時点を始点とし、映像信号書込みトランジスタがオフ状態となった時点を終点とした期間が長い有機エレクトロルミネッセンス素子は、該期間が短い有機エレクトロルミネッセンス素子よりも、映像信号書込みトランジスタの（チャネル幅／チャネル長）の値が大きな範疇に分類されることを特徴とする請求項５に記載の有機エレクトロルミネッセンス表示装置。
【請求項７】
（ａ）走査回路、
（ｂ）映像信号出力回路、
（ｃ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｍ×Ｎ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
（ｄ）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（ｅ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（ｆ）電流供給部、
を備え、
各有機エレクトロルミネッセンス素子は、駆動回路、及び、有機エレクトロルミネッセンス発光部を備えており、
駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
有機エレクトロルミネッセンス表示装置であって、
映像信号書込みトランジスタがオン状態となり、データ線から映像信号書込みトランジスタを経由して駆動トランジスタのゲート電極に映像信号に相当する電圧が印加され、駆動トランジスタがオン状態となり、且つ、駆動トランジスタが電流供給部と接続されることによって第２ノードの電位が上昇し始めた時点を始点とし、映像信号書込みトランジスタがオフ状態となった時点を終点とした期間が長い有機エレクトロルミネッセンス素子は、該期間が短い有機エレクトロルミネッセンス素子よりも、コンデンサ部の容量が大きいことを特徴とする有機エレクトロルミネッセンス表示装置。
【請求項８】
（ａ）走査回路、
（ｂ）映像信号出力回路、
（ｃ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｍ×Ｎ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
（ｄ）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（ｅ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（ｆ）電流供給部、
を備え、
各有機エレクトロルミネッセンス素子は、駆動回路、及び、有機エレクトロルミネッセンス発光部を備えており、
駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
有機エレクトロルミネッセンス表示装置であって、
１本の走査線に接続されたＮ個の有機エレクトロルミネッセンス素子は、コンデンサ部の容量の値に基づき、少なくとも２つの範疇に分類されることを特徴とする有機エレクトロルミネッセンス表示装置。
【請求項９】
映像信号書込みトランジスタがオン状態となり、データ線から映像信号書込みトランジスタを経由して駆動トランジスタのゲート電極に映像信号に相当する電圧が印加され、駆動トランジスタがオン状態となり、且つ、駆動トランジスタが電流供給部と接続されることによって第２ノードの電位が上昇し始めた時点を始点とし、映像信号書込みトランジスタがオフ状態となった時点を終点とした期間が長い有機エレクトロルミネッセンス素子は、該期間が短い有機エレクトロルミネッセンス素子よりも、コンデンサ部の容量の値が大きな範疇に分類されることを特徴とする請求項８に記載の有機エレクトロルミネッセンス表示装置。
【請求項１０】
（ａ）走査回路、
（ｂ）映像信号出力回路、
（ｃ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｍ×Ｎ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
（ｄ）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（ｅ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（ｆ）電流供給部、
を備え、
各有機エレクトロルミネッセンス素子は、駆動回路、及び、有機エレクトロルミネッセンス発光部を備えており、
駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
有機エレクトロルミネッセンス表示装置であって、
映像信号書込みトランジスタがオン状態となり、データ線から映像信号書込みトランジスタを経由して駆動トランジスタのゲート電極に映像信号に相当する電圧が印加され、駆動トランジスタがオン状態となり、且つ、駆動トランジスタが電流供給部と接続されることによって第２ノードの電位が上昇し始めた時点を始点とし、映像信号書込みトランジスタがオフ状態となった時点を終点とした期間が長い有機エレクトロルミネッセンス素子は、該期間が短い有機エレクトロルミネッセンス素子よりも、映像信号書込みトランジスタの（チャネル幅／チャネル長）の値が大きいことを特徴とする有機エレクトロルミネッセンス表示装置。
【請求項１１】
（ａ）走査回路、
（ｂ）映像信号出力回路、
（ｃ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｍ×Ｎ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
（ｄ）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（ｅ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（ｆ）電流供給部、
を備え、
各有機エレクトロルミネッセンス素子は、駆動回路、及び、有機エレクトロルミネッセンス発光部を備えており、
駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
有機エレクトロルミネッセンス表示装置であって、
１本の走査線に接続されたＮ個の有機エレクトロルミネッセンス素子は、映像信号書込みトランジスタの（チャネル幅／チャネル長）の値に基づき、少なくとも２つの範疇に分類されることを特徴とする有機エレクトロルミネッセンス表示装置。
【請求項１２】
映像信号書込みトランジスタがオン状態となり、データ線から映像信号書込みトランジスタを経由して駆動トランジスタのゲート電極に映像信号に相当する電圧が印加され、駆動トランジスタがオン状態となり、且つ、駆動トランジスタが電流供給部と接続されることによって第２ノードの電位が上昇し始めた時点を始点とし、映像信号書込みトランジスタがオフ状態となった時点を終点とした期間が長い有機エレクトロルミネッセンス素子は、該期間が短い有機エレクトロルミネッセンス素子よりも、映像信号書込みトランジスタの（チャネル幅／チャネル長）の値が大きな範疇に分類されることを特徴とする請求項１１に記載の有機エレクトロルミネッセンス表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス表示装置に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と略称する）を発光素子として用いた有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と略称する）において、有機ＥＬ素子の輝度は、有機ＥＬ素子を流れる電流値によって制御される。そして、液晶表示装置と同様に、有機ＥＬ表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、単純マトリクス方式に比べて構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等、種々の利点を有する。
【０００３】
有機ＥＬ素子を構成する有機エレクトロルミネッセンス発光部（以下、単に、発光部と略称する）を駆動するための回路として、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００６−２１５２１３から周知である。この５Ｔｒ／１Ｃ駆動回路は、図３に示すように、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。ここで、駆動トランジスタＴDrvの他方のソース／ドレイン領域は第２ノードＮＤ2を構成し、駆動トランジスタＴDrvのゲート電極は第１ノードＮＤ1を構成する。
【０００４】
尚、これらのトランジスタ及びコンデンサ部については、後に詳しく説明する。
【０００５】
そして、図５にタイミングチャートを示すように、［期間−ＴＰ（５）1］において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とすることで、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、これによって、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０００６】
次いで、［期間−ＴＰ（５）2］において、閾値電圧キャンセル処理が行われる。即ち、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタＴEL_Cをオン状態とする。その結果、浮遊状態の第２ノードＮＤ2の電位が上昇し、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。この状態にあっては、第２ノードの電位は、概ね（ＶOfs−Ｖth）である。その後、［期間−ＴＰ（５）3］において、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタＴEL_Cをオフ状態とする。次に、［期間−ＴＰ（５）4］において、第１ノード初期化トランジスタＴND1をオフ状態とする。
【０００７】
次いで、［期間−ＴＰ（５）5］において、駆動トランジスタＴDrvに対する一種の書込み動作を実行する。具体的には、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を映像信号に相当する電圧［発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSig］とし、次いで、走査線ＳＣＬをハイレベルとすることによって映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。一方、第２ノードの電位は殆ど変化しない。それ故、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、以下の式（Ａ）のとおりとなる。
【０００８】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）    （Ａ）
【０００９】
その後、［期間−ＴＰ（５）6］において駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタＴEL_Cをオン状態とし、次いで、所定の時間（ｔ0）が経過した後、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。その結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（Ａ）から以下の式（Ｂ）のように変形される。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間（ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【００１０】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ    （Ｂ）
【００１１】
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の［期間−ＴＰ（５）7］においては、映像信号書込みトランジスタＴSigがオフ状態となり、第１ノードＮＤ1、即ち、駆動トランジスタＴDrvのゲート電極は浮遊状態となる一方、発光制御トランジスタＴEL_Cはオン状態を維持しており、発光制御トランジスタＴEL_Cのドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（Ｂ）の値を保持する。また、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（Ｃ）で表すことができる。
【００１２】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2    （Ｃ）
【００１３】
以上に概要を説明した５Ｔｒ／１Ｃ駆動回路の駆動等についても、後に詳しく説明する。
【００１４】
ところで、有機ＥＬ表示装置は、図４に回路の概念図を示すように、
（ａ）走査回路１０１、
（ｂ）映像信号出力回路１０２、
（ｃ）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｍ×Ｎ個の、２次元マトリクス状に配列された有機ＥＬ素子１０、
（ｄ）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（ｅ）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（ｆ）電流供給部１００、
を備えている。
【００１５】
ここで、各有機ＥＬ素子１０は、上述したとおり、５Ｔｒ／１Ｃ駆動回路、及び、発光部ＥＬＰを備えている。また、映像信号書込みトランジスタＴSigの動作は、走査回路１０１に接続された走査線ＳＣＬに印加される電位（映像信号書込みトランジスタ制御信号と呼ぶ）によって規定される。そして、上述した移動度補正処理の期間である［期間−ＴＰ（５）6］の始点は、より具体的には、映像信号書込みトランジスタＴSigがオン状態となり、データ線ＤＴＬから映像信号書込みトランジスタＴSigを経由して駆動トランジスタＴDrvのゲート電極に映像信号に相当する電圧ＶSigが印加され、駆動トランジスタＴDrvがオン状態となり、且つ、駆動トランジスタＴDrvが発光制御トランジスタＴEL_Cを介して電流供給部１００と接続されることによって第２ノードＮＤ2の電位が上昇し始めた時点である。一方、［期間−ＴＰ（５）6］の終点は、映像信号書込みトランジスタＴSigがオフ状態となった時点、即ち、走査線ＳＣＬがローレベルとなり、映像信号書込みトランジスタＴSigのゲート電極に低い電圧が印加された時点である。そして、移動度補正処理の期間である［期間−ＴＰ（５）6］の時間は、例えば、２〜４マイクロ秒と、非常に短い時間である。
【００１６】
【特許文献１】特開２００６−２１５２１３
【発明の開示】
【発明が解決しようとする課題】
【００１７】
ところで、走査回路１０１に接続され、第１の方向に延びる走査線ＳＣＬには、Ｎ個の有機ＥＬ素子１０のそれぞれを構成する映像信号書込みトランジスタＴSigのゲート電極が接続されている。従って、走査回路１０１の近くに位置する有機ＥＬ素子１０における映像信号書込みトランジスタＴSigのゲート電極に印加される映像信号書込みトランジスタ制御信号の波形（図１の（Ａ）参照）と、走査回路１０１から遠くに位置する有機ＥＬ素子１０における映像信号書込みトランジスタＴSigのゲート電極に印加される映像信号書込みトランジスタ制御信号の波形（図１の（Ｂ）参照）との間には、差異が生じる。尚、模式的に示す映像信号書込みトランジスタ制御信号の波形を、図１の（Ａ）、（Ｂ）、及び、後述する図２の（Ａ）、（Ｂ）においては「ＴSigのゲート電極の電位」で示す。そして、このような差異が生じると、上述した移動度補正処理の期間である［期間−ＴＰ（５）6］の時間ｔに差異Δｔが生じる（図１の（Ｂ）参照）。ここで、差異Δｔは、全期間ｔ0の１０％〜２０％となる場合もあり、決して、無視はできない差異である。尚、図１の（Ａ）、（Ｂ）、及び、後述する図２の（Ａ）、（Ｂ）において、Ｖoffは、映像信号書込みトランジスタＴSigがオフ状態となるときのゲート電極の電位である。
【００１８】
そして、このように［期間−ＴＰ（５）6］の時間ｔに差異Δｔが生じる結果、走査回路１０１の近くに位置する有機ＥＬ素子１０においては、第２ノードＮＤ2の電位上昇量（電位補正値）がΔＶであったものが（図１の（Ａ）参照）、走査回路１０１から遠くに位置する有機ＥＬ素子１０においては、第２ノードＮＤ2の電位上昇量（電位補正値）がΔＶ’（＞ΔＶ）となってしまい（図１の（Ｂ）の「Ｂ」で示した細い実線を参照のこと）、電位補正値に差異が生じる。その結果、同じ電圧ＶSigが入力されたとしても、走査回路１０１の近くに位置する有機ＥＬ素子１０と、走査回路１０１から遠くに位置する有機ＥＬ素子１０とでは、上述した式（Ｃ）から、輝度に差異が生じてしまい、輝度差によってシェーディング（グラデーション）が発生する原因となる。尚、図１の（Ａ）、（Ｂ）、及び、後述する図２の（Ａ）、（Ｂ）においては、［期間−ＴＰ（５）6］が経過した後の第２ノードＮＤ2の電位変化の図示を、図の簡素化のために、省略している。
【００１９】
従って、本発明の目的は、走査回路の近くに位置する有機ＥＬ素子と走査回路から遠くに位置する有機ＥＬ素子との間で、移動度補正処理に相違が生じ難い構成、構造を有する有機エレクトロルミネッセンス表示装置を提供することにある。
【課題を解決するための手段】
【００２０】
本発明の第１の態様〜第６の態様に係る有機エレクトロルミネッセンス表示装置は、
（ａ）走査回路、
（ｂ）映像信号出力回路、
（ｃ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｍ×Ｎ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
（ｄ）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（ｅ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（ｆ）電流供給部、
を備え、
各有機エレクトロルミネッセンス素子は、駆動回路、及び、有機エレクトロルミネッセンス発光部を備えており、
駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
有機エレクトロルミネッセンス表示装置である。
【００２１】
そして、上記の目的を達成するための本発明の第１の態様に係る有機エレクトロルミネッセンス表示装置は、映像信号書込みトランジスタがオン状態となり、データ線から映像信号書込みトランジスタを経由して駆動トランジスタのゲート電極に映像信号に相当する電圧が印加され、駆動トランジスタがオン状態となり、且つ、駆動トランジスタが電流供給部と接続されることによって第２ノードの電位が上昇し始めた時点を始点とし、映像信号書込みトランジスタがオフ状態となった時点を終点とした期間が長い有機エレクトロルミネッセンス素子は、該期間が短い有機エレクトロルミネッセンス素子よりも、駆動トランジスタの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv）が小さいことを特徴とする。
【００２２】
尚、以下の説明において、上述した「映像信号書込みトランジスタがオン状態となり、データ線から映像信号書込みトランジスタを経由して駆動トランジスタのゲート電極に映像信号に相当する電圧が印加され、駆動トランジスタがオン状態となり、且つ、駆動トランジスタが電流供給部と接続されることによって第２ノードの電位が上昇し始めた時点を始点とし、映像信号書込みトランジスタがオフ状態となった時点を終点とした期間」を、便宜上、『補正期間』と呼ぶ場合がある。
【００２３】
ここで、本発明の第１の態様に係る有機エレクトロルミネッセンス表示装置において、更には、補正期間が長い有機エレクトロルミネッセンス素子は、補正期間が短い有機エレクトロルミネッセンス素子よりも、映像信号書込みトランジスタの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）が大きい構成とすることができる。
【００２４】
また、上記の目的を達成するための本発明の第２の態様に係る有機エレクトロルミネッセンス表示装置にあっては、１本の走査線に接続されたＮ個の有機エレクトロルミネッセンス素子は、駆動トランジスタの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv）に基づき、少なくとも２つの範疇に分類されることを特徴とする。
【００２５】
ここで、本発明の第２の態様に係る有機エレクトロルミネッセンス表示装置において、補正期間が長い有機エレクトロルミネッセンス素子は、補正期間が短い有機エレクトロルミネッセンス素子よりも、駆動トランジスタの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv）が小さな範疇に分類される構成とすることができる。
【００２６】
更には、上記の好ましい構成を含む本発明の第２の態様に係る有機エレクトロルミネッセンス表示装置において、１本の走査線に接続されたＮ個の有機エレクトロルミネッセンス素子は、映像信号書込みトランジスタの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）に基づき、少なくとも２つの範疇に分類される構成とすることができ、更には、補正期間が長い有機エレクトロルミネッセンス素子は、補正期間が短い有機エレクトロルミネッセンス素子よりも、映像信号書込みトランジスタの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）が大きな範疇に分類される構成とすることができる。
【００２７】
また、上記の目的を達成するための本発明の第３の態様に係る有機エレクトロルミネッセンス表示装置にあっては、補正期間が長い有機エレクトロルミネッセンス素子は、補正期間が短い有機エレクトロルミネッセンス素子よりも、コンデンサ部の容量が大きいことを特徴とする。
【００２８】
また、上記の目的を達成するための本発明の第４の態様に係る有機エレクトロルミネッセンス表示装置にあっては、１本の走査線に接続されたＮ個の有機エレクトロルミネッセンス素子は、コンデンサ部の容量の値に基づき、少なくとも２つの範疇に分類されることを特徴とする。
【００２９】
ここで、本発明の第４の態様に係る有機エレクトロルミネッセンス表示装置にあっては、補正期間が長い有機エレクトロルミネッセンス素子は、補正期間が短い有機エレクトロルミネッセンス素子よりも、コンデンサ部の容量の値が大きな範疇に分類される構成とすることができる。
【００３０】
また、上記の目的を達成するための本発明の第５の態様に係る有機エレクトロルミネッセンス表示装置にあっては、補正期間が長い有機エレクトロルミネッセンス素子は、補正期間が短い有機エレクトロルミネッセンス素子よりも、映像信号書込みトランジスタの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）が大きいことを特徴とする。
【００３１】
また、上記の目的を達成するための本発明の第６の態様に係る有機エレクトロルミネッセンス表示装置にあっては、１本の走査線に接続されたＮ個の有機エレクトロルミネッセンス素子は、映像信号書込みトランジスタの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）に基づき、少なくとも２つの範疇に分類されることを特徴とする。
【００３２】
ここで、本発明の第６の態様に係る有機エレクトロルミネッセンス表示装置にあっては、補正期間が長い有機エレクトロルミネッセンス素子は、補正期間が短い有機エレクトロルミネッセンス素子よりも、映像信号書込みトランジスタの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）が大きな範疇に分類される構成とすることができる。
【００３３】
以上に説明した各種の好ましい構成を含む本発明の第１の態様〜第６の態様に係る有機エレクトロルミネッセンス表示装置（以下、単に、本発明と略称する）において、補正期間の長短は、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と略称する）と走査回路との位置関係、即ち、走査回路から遠くに有機ＥＬ素子が位置するか、近くに位置するかに依存する。但し、駆動回路の構成、構造、駆動方法に依存して、走査回路から遠くに位置する有機ＥＬ素子の方が、走査回路に近い位置に有機ＥＬ素子よりも、補正期間が長い場合もあるし、逆に、短い場合もある。また、走査線の一端に走査回路が設けられている場合もあるし、走査線の両端に走査回路が設けられている場合もある。前者の場合、走査線の一端に接続された有機ＥＬ素子における補正期間を基準としたとき、走査線の他端に接続された有機ＥＬ素子における補正期間の変化が最も大きい。一方、後者の場合、走査線の一端及び他端に接続された有機ＥＬ素子における補正期間を基準としたとき、走査線の中央部位に接続された有機ＥＬ素子における補正期間の変化が最も大きい。
【００３４】
本発明においては、１本の走査線に接続されたＮ個の有機ＥＬ素子において、走査回路からの遠近に応じて、順次、（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv，ＷSig／ＬSig）やコンデンサ部の容量を変化させてもよいし、複数の有機ＥＬ素子をグループ化して、１つのグループ内においては、（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv，ＷSig／ＬSig）やコンデンサ部の容量を同じとし、走査回路からの遠近に応じて、順次、グループにおける（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv，ＷSig／ＬSig）やコンデンサ部の容量を変化させてもよい。駆動回路を形成するための露光方式として、ステップ・アンド・リピート方式やステップ・アンド・スキャン方式を採用する場合、露光ショット単位と、グループ化された複数の有機ＥＬ素子の大きさ（面積）とを一致させれば、工程の合理化、フォトリソグラフィ技術において用いられる露光用フォトマスクの数の減少を図ることができる。
【００３５】
本発明において、走査回路、映像信号出力回路、走査線、データ線、電流供給部、有機エレクトロルミネッセンス発光部（以下、単に、発光部と呼ぶ場合がある）の構成、構造は、周知の構成、構造とすることができる。具体的には、発光部は、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。
【００３６】
駆動回路の詳細は後述するが、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路）、４つのトランジスタと１つのコンデンサ部から構成された駆動回路（４Ｔｒ／１Ｃ駆動回路と呼ぶ）、３つのトランジスタと１つのコンデンサ部から構成された駆動回路（３Ｔｒ／１Ｃ駆動回路と呼ぶ）、２つのトランジスタと１つのコンデンサ部から構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ）から構成することができる。
【００３７】
駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができるが、場合によっては、例えば、発光制御トランジスタにｐチャネル型の薄膜トランジスタを用いることもできる。更には、シリコン半導体基板に形成された電界効果トランジスタ（例えば、ＭＯＳトランジスタ）から構成することもできる。コンデンサ部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成するトランジスタ及びコンデンサ部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、絶縁層を介して、駆動回路を構成するトランジスタ及びコンデンサ部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。
【発明の効果】
【００３８】
補正期間が長い場合、前述したように駆動トランジスタのソース領域（第２ノード）における電位の上昇量ΔＶ（電位補正値）が大きくなる結果、前述した式（Ｃ）から、発光部を流れる電流が少なくなり、結局、発光部の輝度は、所望の輝度よりも低くなる。然るに、本発明の第１の態様に係る有機ＥＬ表示装置にあっては、補正期間の長い有機ＥＬ素子は、補正期間が短い有機ＥＬ素子よりも、駆動トランジスタの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv）が小さい。即ち、係る駆動トランジスタの動作速度は遅い。また、本発明の第３の態様に係る有機ＥＬ表示装置にあっては、有機ＥＬ素子を構成するコンデンサ部の容量が大きいので、コンデンサ部におけるチャージ量が大きくなる。そして、以上の結果として、第２ノードにおける電位の上昇量ΔＶ（電位補正値）の上昇速度が遅くなる。従って、同じ値の映像信号が複数の有機ＥＬ素子に入力された場合にあっても、走査線上の位置に依存することなく、複数の有機ＥＬ素子の第２ノードにおける電位の上昇量ΔＶ（電位補正値）を出来る限り一定にすることができる結果、走査回路の近くに位置する有機ＥＬ素子と走査回路から遠くに位置する有機ＥＬ素子との間で、移動度補正処理に相違が生じ難く、シェーディングが発生することを確実に防止することができる。以上の説明を纏めると以下のとおりである。
補正期間                            長い場合      短い場合
（チャネル幅／チャネル長）の値        小            大
トランジスタの動作速度                遅い          早い
電位の上昇量ΔＶの上昇速度            遅い          早い
補正期間                            長い場合      短い場合
コンデンサ部の容量                    大            小
コンデンサ部におけるチャージ量        大            小
電位の上昇量ΔＶの上昇速度            遅い          早い
【００３９】
また、本発明の第５の態様に係る有機ＥＬ表示装置にあっては、補正期間の長い有機ＥＬ素子は、補正期間が短い有機ＥＬ素子よりも、映像信号書込みトランジスタの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）が大きい。即ち、係る映像信号書込みトランジスタの動作速度が早い。従って、映像信号書込みトランジスタがオフ状態となるとき、走査線から映像信号書込みトランジスタのゲート電極に入力された映像信号書込みトランジスタ制御信号に直ちに応答することが可能となり、補正期間の延長（オン状態からオフ状態への遷移の遅延）を抑制することができる。従って、第２ノードにおける電位の上昇量ΔＶ（電位補正値）が、所望の値から逸脱することを抑制することができる。
【００４０】
あるいは又、本発明の第２の態様、第４の態様あるいは第６の態様に係る有機ＥＬ表示装置にあっては、１本の走査線に接続されたＮ個の有機ＥＬ素子は、駆動トランジスタや映像信号書込みトランジスタの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv，ＷSig／ＬSig）、あるいは、コンデンサ部の容量の値に基づき、少なくとも２つの範疇に分類される。従って、駆動トランジスタや映像信号書込みトランジスタの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv，ＷSig／ＬSig）あるいはコンデンサ部の容量の値を、走査回路から有機ＥＬ素子までの距離に応じて最適化を図ることで、同じ値の映像信号が複数の有機ＥＬ素子に入力された場合にあっても、走査線上の位置に依存することなく、複数の有機ＥＬ素子の第２ノードにおける電位の上昇量ΔＶ（電位補正値）を出来る限り一定にすることができる結果、走査回路の近くに位置する有機ＥＬ素子と走査回路から遠くに位置する有機ＥＬ素子との間で、移動度補正処理に相違が生じ難く、シェーディングが発生することを確実に防止することができる。
【発明を実施するための最良の形態】
【００４１】
以下、図面を参照して、実施例に基づき本発明を説明する。
【実施例１】
【００４２】
実施例１は、本発明の第１の態様及び第２の態様に係る有機ＥＬ表示装置に関する。
【００４３】
実施例１の有機ＥＬ表示装置、あるいは、後述する実施例２〜実施例３の有機ＥＬ表示装置は、図１９に回路の概念図を示すように、
（ａ）走査回路１０１、
（ｂ）映像信号出力回路１０２、
（ｃ）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｍ×Ｎ個の、２次元マトリクス状に配列された有機ＥＬ素子１０、
（ｄ）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（ｅ）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（ｆ）電流供給部１００、
を備えている。尚、図１９あるいは、後述する図４、図９、図１４においては、３×３個の有機ＥＬ素子１０を図示しているが、これは、あくまでも例示に過ぎない。
【００４４】
そして、各有機ＥＬ素子１０は、駆動回路、及び、発光部ＥＬＰを備えている。ここで、発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。また、走査線ＳＣＬの一端に走査回路１０１が設けられている。更には、走査回路１０１、映像信号出力回路１０２、走査線ＳＣＬ、データ線ＤＴＬ、電流供給部１００の構成、構造は、周知の構成、構造とすることができる。
【００４５】
駆動回路は、実施例１あるいは後述する実施例２〜実施例３にあっては、２つのトランジスタと１つのコンデンサ部Ｃ1から構成された駆動回路（２Ｔｒ／１Ｃ駆動回路）から構成されている。即ち、実施例１の駆動回路は、図１８に示すように、駆動トランジスタＴDrv、映像信号書込みトランジスタＴSig、及び、一対の電極を備えたコンデンサ部Ｃ1から構成されている。駆動トランジスタＴDrvは、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。また、映像信号書込みトランジスタＴSigも、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。
【００４６】
ここで、駆動トランジスタＴDrvにおいては、
（Ａ−１）一方のソース／ドレイン領域（以下、ドレイン領域と呼ぶ）は、電流供給部１００に接続されており、
（Ａ−２）他方のソース／ドレイン領域（以下、ソース領域と呼ぶ）は、発光部ＥＬＰに備えられたアノード電極に接続され、且つ、コンデンサ部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成する。
【００４７】
また、映像信号書込みトランジスタＴSigにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極は、走査線ＳＣＬに接続されている。
【００４８】
より具体的には、図２３に一部分の模式的な一部断面図を示すように、駆動回路を構成するトランジスタＴSig，ＴDrv及びコンデンサ部Ｃ1は支持体上に形成され、発光部ＥＬＰは、例えば、絶縁層を介して、駆動回路を構成するトランジスタＴSig，ＴDrv及びコンデンサ部Ｃ1の上方に形成されている。また、駆動トランジスタＴDrvの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図２３においては、駆動トランジスタＴDrvのみを図示する。映像信号書込みトランジスタＴSig、あるいは、後述するその他の駆動回路における種々のトランジスタは隠れて見えない。
【００４９】
より具体的には、駆動トランジスタＴDrvは、ゲート電極３１、ゲート絶縁層３２、半導体層３３、半導体層３３に設けられたソース／ドレイン領域３５、及び、ソース／ドレイン領域３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、コンデンサ部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及びコンデンサ部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴDrvの一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７（第２ノードＮＤ2に相当する）に接続されている。駆動トランジスタＴDrv及びコンデンサ部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１は配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７（第２ノードＮＤ2）とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
【００５０】
そして、実施例１の有機ＥＬ表示装置にあっては、映像信号書込みトランジスタＴSigがオン状態となり、データ線ＤＴＬから映像信号書込みトランジスタＴSigを経由して駆動トランジスタＴDrvのゲート電極に映像信号に相当する電圧ＶSig［発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSig］が印加され、駆動トランジスタＴDrvがオン状態となり、且つ、駆動トランジスタＴDrvが電流供給部１００と接続されることによって第２ノードＮＤ2の電位が上昇し始めた時点を始点とし、映像信号書込みトランジスタＴSigがオフ状態となった時点を終点とした期間（補正期間）が長い有機ＥＬ素子１０は、補正期間が短い有機ＥＬ素子１０よりも、駆動トランジスタＴDrvのチャネル形成領域における（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv）が小さい。
【００５１】
あるいは又、１本の走査線ＳＣＬに接続されたＮ個の有機ＥＬ素子１０は、駆動トランジスタＴDrvの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv）に基づき、少なくとも２つの範疇に分類されている。
【００５２】
ここで、補正期間の長短は、有機ＥＬ素子１０と走査回路１０１との位置関係、即ち、走査回路１０１から遠くに有機ＥＬ素子１０が位置するか、近くに位置するかに依存する。実施例１にあっては、走査回路１０１から遠くに位置する有機ＥＬ素子１０の方が、走査回路１０１の近くに位置する有機ＥＬ素子１０よりも、補正期間が長い（図１の（Ａ）及び（Ｂ）参照）。従って、走査回路１０１から遠くに位置する有機ＥＬ素子１０を構成する駆動トランジスタＴDrvの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv）を、走査回路１０１の近くに位置する有機ＥＬ素子１０を構成する駆動トランジスタＴDrvの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv）よりも、小さくする。
【００５３】
具体的には、例えば、駆動トランジスタＴDrvの（チャネル幅／チャネル長）の値が全て同じである有機ＥＬ素子１０から構成された有機ＥＬ表示装置を、複数、試作する。但し、それぞれの有機ＥＬ表示装置は、駆動トランジスタＴDrvの（チャネル幅／チャネル長）の値として、異なる値を有するものとする。そして、これらの有機ＥＬ表示装置試作品を動作させることによって、シェーディングの発生状態、発光輝度の状態を評価する。そして、これらの評価結果から、走査回路１０１から有機ＥＬ素子１０までの位置と、駆動トランジスタＴDrvの（チャネル幅／チャネル長）の値との関係を抽出し、１本の走査線ＳＣＬに接続されたＮ個の有機ＥＬ素子１０において、走査回路１０１から有機ＥＬ素子１０までの位置に応じて、係る有機ＥＬ素子１０を構成する駆動トランジスタＴDrvの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv）を決定すればよい。但し、以上に説明した方法は例示であり、その他の方法に基づき、走査回路１０１から有機ＥＬ素子１０までの位置に応じて、係る有機ＥＬ素子１０を構成する駆動トランジスタＴDrvの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv）を決定してもよい。
【００５４】
より具体的には、実施例１にあっては、１本の走査線ＳＣＬに接続されたＮ個の有機ＥＬ素子１０は、駆動トランジスタＴDrvの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv）に基づき、５つの範疇に分類されている。即ち、実施例１にあっては、Ｎ個の有機ＥＬ素子１０は、５つにグループ化されている。ここで、実施例１にあっては、補正期間が長い有機ＥＬ素子１０は、補正期間が短い有機ＥＬ素子１０よりも、駆動トランジスタＴDrvの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv）が小さな範疇に分類される。そして、１つのグループ内においては値（ＷDrv／ＬDrv）を同じとし、隣接するグループ間では、値（ＷDrv／ＬDrv）を、５％変化させた。
【００５５】
ところで、前述したように、走査回路１０１に接続され、第１の方向に延びる走査線ＳＣＬには、Ｎ個の有機ＥＬ素子１０のそれぞれを構成する映像信号書込みトランジスタＴSigのゲート電極が接続されている。従って、走査回路１０１の近くに位置する有機ＥＬ素子１０における映像信号書込みトランジスタＴSigのゲート電極に印加される映像信号書込みトランジスタ制御信号の波形と、走査回路１０１から遠くに位置する有機ＥＬ素子１０における映像信号書込みトランジスタＴSigのゲート電極に印加される映像信号書込みトランジスタ制御信号の波形との間には、図１の（Ａ）及び（Ｂ）に模式的に図示したような差異が生じる。そして、このような差異が生じると、前述した移動度補正処理の期間である［期間−ＴＰ（５）6］の時間ｔに差異Δｔが生じる。
【００５６】
然るに、実施例１にあっては、走査回路１０１から遠くに位置する有機ＥＬ素子１０における駆動トランジスタＴDrvの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv）が小さいので、係る駆動トランジスタＴDrvの動作速度は遅い。従って、係る駆動トランジスタＴDrvにおいては、第２ノードＮＤ2の電位上昇量（電位補正値）の上昇速度が遅い。以上のように、補正期間が長く、且つ、第２ノードＮＤ2の電位上昇量（電位補正値）の上昇速度が遅いので、同じ値の映像信号が複数の有機ＥＬ素子１０に入力された場合、走査回路１０１から遠くに位置する有機ＥＬ素子１０における第２ノードＮＤ2の電位上昇量（電位補正値）を、走査回路１０１の近くに位置する有機ＥＬ素子１０における第２ノードＮＤ2の電位上昇量ΔＶ（電位補正値）と同じあるいは近い値とすることができる（図１の（Ｂ）の「Ａ」で示された太い実線を参照のこと）。その結果、同じ電圧ＶSigが入力されたとき、走査回路１０１の近くに位置する有機ＥＬ素子１０と、走査回路１０１から遠くに位置する有機ＥＬ素子１０との間で、輝度に相違が生じ難く、輝度差に起因したシェーディングの発生を防止することができる。
【実施例２】
【００５７】
実施例２は、本発明の第３の態様及び第４の態様に係る有機ＥＬ表示装置に関する。実施例２における有機ＥＬ表示装置及び駆動回路の基本的な構成、構造は、実施例１において説明した有機ＥＬ表示装置及び駆動回路と同様とすることができるので、詳細な説明は省略する。
【００５８】
実施例２にあっては、補正期間が長い有機ＥＬ素子１０は、補正期間が短い有機ＥＬ素子１０よりも、コンデンサ部Ｃ1の容量が大きい。あるいは又、１本の走査線ＳＣＬに接続されたＮ個の有機ＥＬ素子１０は、コンデンサ部Ｃ1の容量の値に基づき、少なくとも２つの範疇に分類される。
【００５９】
具体的には、例えば、コンデンサ部Ｃ1の容量の値が全て同じである有機ＥＬ素子１０から構成された有機ＥＬ表示装置を、複数、試作する。但し、それぞれの有機ＥＬ表示装置は、異なるコンデンサ部Ｃ1の容量の値を有するものとする。そして、これらの有機ＥＬ表示装置試作品を動作させることによって、シェーディングの発生状態、発光輝度の状態を評価する。そして、これらの評価結果から、走査回路１０１から有機ＥＬ素子１０までの位置と、コンデンサ部Ｃ1の容量の値との関係を抽出し、１本の走査線ＳＣＬに接続されたＮ個の有機ＥＬ素子１０において、走査回路１０１から有機ＥＬ素子１０までの位置に応じて、係る有機ＥＬ素子１０を構成するコンデンサ部Ｃ1の容量の値を決定すればよい。但し、以上に説明した方法は例示であり、その他の方法に基づき、走査回路１０１から有機ＥＬ素子１０までの位置に応じて、係る有機ＥＬ素子１０を構成するコンデンサ部Ｃ1の容量の値を決定してもよい。
【００６０】
より具体的には、実施例２にあっては、１本の走査線ＳＣＬに接続されたＮ個の有機ＥＬ素子１０は、コンデンサ部Ｃ1の容量の値に基づき、５つの範疇に分類されている。即ち、実施例２にあっては、Ｎ個の有機ＥＬ素子１０は、５つにグループ化されている。ここで、実施例２にあっては、補正期間が長い有機ＥＬ素子１０は、補正期間が短い有機ＥＬ素子１０よりも、コンデンサ部Ｃ1の容量の値が大きな範疇に分類される。そして、１つのグループ内においてはコンデンサ部の容量の値を同じとし、隣接するグループ間では、コンデンサ部Ｃ1の容量の値を、５％変化させた。
【００６１】
実施例２にあっては、走査回路１０１から遠くに位置する有機ＥＬ素子１０におけるコンデンサ部Ｃ1の容量の値が大きいので、係る有機ＥＬ素子１０におけるチャージ量が大きくなる結果、第２ノードＮＤ2における電位の上昇量ΔＶ（電位補正値）の上昇速度は遅い。従って、同じ値の映像信号が複数の有機ＥＬ素子１０に入力された場合、走査回路１０１の近くに位置する有機ＥＬ素子１０における第２ノードＮＤ2の電位上昇量ΔＶ（電位補正値）と同じあるいは近い値とすることができる（図１の（Ｂ）の「Ａ」で示された太い実線を参照のこと）。その結果、同じ電圧ＶSigが入力されたとき、走査回路１０１の近くに位置する有機ＥＬ素子１０と、走査回路１０１から遠くに位置する有機ＥＬ素子１０との間で、輝度に相違が生じ難く、輝度差に起因したシェーディングの発生を防止することができる。
【００６２】
尚、実施例１において説明した映像信号書込みトランジスタの構成と、実施例２において説明したコンデンサ部の構成を組み合わせてもよい。
【実施例３】
【００６３】
実施例３は、本発明の第５の態様及び第６の態様に係る有機ＥＬ表示装置に関する。実施例３における有機ＥＬ表示装置及び駆動回路の基本的な構成、構造は、実施例１において説明した有機ＥＬ表示装置及び駆動回路と同様とすることができるので、詳細な説明は省略する。
【００６４】
実施例３にあっては、補正期間が長い有機ＥＬ素子１０は、補正期間が短い有機ＥＬ素子１０よりも、映像信号書込みトランジスタＴSigの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）が大きい。あるいは又、１本の走査線ＳＣＬに接続されたＮ個の有機ＥＬ素子１０は、映像信号書込みトランジスタＴSigの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）に基づき、少なくとも２つの範疇に分類される。
【００６５】
具体的には、例えば、映像信号書込みトランジスタＴSigの（チャネル幅／チャネル長）の値が全て同じである有機ＥＬ素子１０から構成された有機ＥＬ表示装置を、複数、試作する。但し、それぞれの有機ＥＬ表示装置は、映像信号書込みトランジスタＴSigの（チャネル幅／チャネル長）の値として、異なる値を有するものとする。そして、これらの有機ＥＬ表示装置試作品を動作させることによって、シェーディングの発生状態、発光輝度の状態を評価する。そして、これらの評価結果から、走査回路１０１から有機ＥＬ素子１０までの位置と、映像信号書込みトランジスタＴSigの（チャネル幅／チャネル長）の値との関係を抽出し、１本の走査線ＳＣＬに接続されたＮ個の有機ＥＬ素子１０において、走査回路１０１から有機ＥＬ素子１０までの位置に応じて、係る有機ＥＬ素子１０を構成する映像信号書込みトランジスタＴSigの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）を決定すればよい。但し、以上に説明した方法は例示であり、その他の方法に基づき、走査回路１０１から有機ＥＬ素子１０までの位置に応じて、係る有機ＥＬ素子１０を構成する映像信号書込みトランジスタＴSigの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）を決定してもよい。
【００６６】
より具体的には、実施例３にあっては、１本の走査線ＳＣＬに接続されたＮ個の有機ＥＬ素子１０は、映像信号書込みトランジスタＴSigの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）に基づき、５つの範疇に分類されている。即ち、実施例３にあっては、Ｎ個の有機ＥＬ素子１０は、５つにグループ化されている。ここで、実施例３にあっては、補正期間が長い有機ＥＬ素子１０は、補正期間が短い有機ＥＬ素子１０よりも、映像信号書込みトランジスタＴSigの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）が大きな範疇に分類される。そして、１つのグループ内においては値（ＷSig／ＬSig）の値を同じとし、隣接するグループ間では、値（ＷSig／ＬSig）を、７％変化させた。
【００６７】
実施例３にあっては、走査回路１０１から遠くに位置する有機ＥＬ素子１０における映像信号書込みトランジスタＴSigの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）が大きいので、係る映像信号書込みトランジスタＴSigの動作速度は早い。従って、映像信号書込みトランジスタＴSigがオフ状態となるとき、走査線ＳＣＬから映像信号書込みトランジスタＴSigのゲート電極に入力される映像信号書込みトランジスタ制御信号に直ちに応答することが可能となり、補正期間の延長（オン状態からオフ状態への遷移の遅延）を抑制することができる。従って、第２ノードＮＤ2における電位の上昇量ΔＶ（電位補正値）が、所望の値から逸脱することを防止することができる。
【００６８】
尚、実施例３において説明した映像信号書込みトランジスタの構成と、実施例１において説明した駆動トランジスタの構成を組み合わせてもよいし、実施例３において説明した映像信号書込みトランジスタの構成と、実施例２において説明したコンデンサ部の構成を組み合わせてもよいし、実施例３において説明した映像信号書込みトランジスタの構成と、実施例１において説明した駆動トランジスタの構成と、実施例２において説明したコンデンサ部の構成を組み合わせてもよい。
【００６９】
以下、５Ｔｒ／１Ｃ駆動回路、４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路、２Ｔｒ／１Ｃ駆動回路、及び、これらの駆動回路を用いた発光部ＥＬＰの駆動方法を説明する。尚、上述した『補正期間』は、以下の説明における移動度補正処理を実行するための期間に該当する。
【００７０】
有機ＥＬ表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されているが、以下の説明において、１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）から構成されているとする。また、各画素を構成する有機ＥＬ素子１０は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する有機ＥＬ素子１０が同時に駆動される。換言すれば、１つの行を構成する各有機ＥＬ素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書込む処理は、全ての画素について同時に映像信号を書込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【００７１】
ここで、原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する画素における１つの副画素を構成する有機ＥＬ素子１０に関する駆動、動作を説明するが、係る副画素あるいは有機ＥＬ素子１０を、以下、第（ｍ，ｎ）番目の副画素あるいは第（ｍ，ｎ）番目の有機ＥＬ素子１０と呼ぶ。そして、第ｍ行目に配列された各有機ＥＬ素子１０の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われる必要がある。一方、駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第ｍ番目の水平走査期間より先行して行うことができる。
【００７２】
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、有機ＥＬ表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、有機ＥＬ表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部は、非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（有機ＥＬ素子１０）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００７３】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【００７４】
［５Ｔｒ／１Ｃ駆動回路］
５Ｔｒ／１Ｃ駆動回路の等価回路図を図３に示し、概念図を図４を示し、駆動のタイミングチャートを模式的に図５に示し、各トランジスタのオン／オフ状態等を模式的に図６の（Ａ）〜（Ｄ）及び図７の（Ａ）〜（Ｅ）に示す。
【００７５】
この５Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【００７６】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、電流供給部１００（電圧ＶCC）に接続され、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域は、駆動トランジスタＴDrvの一方のソース／ドレイン領域に接続されている。また、発光制御トランジスタＴEL_Cのオン／オフ動作は、発光制御トランジスタＴEL_Cのゲート電極に接続された発光制御トランジスタ制御線ＣＬEL_Cによって制御される。尚、電流供給部１００は、有機ＥＬ素子１０の発光部ＥＬＰに電流を供給し、発光部ＥＬＰの発光を制御するために設けられている。また、発光制御トランジスタ制御線ＣＬEL_Cは、発光制御トランジスタ制御回路１０３に接続されている。
【００７７】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの一方のソース／ドレイン領域は、上述のとおり、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域に接続されている。即ち、駆動トランジスタＴDrvの一方のソース／ドレイン領域は、発光制御トランジスタＴEL_Cを介して、電流供給部１００に接続されている。一方、駆動トランジスタＴDrvの他方のソース／ドレイン領域は、
（１）発光部ＥＬＰのアノード電極、
（２）第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域、及び、
（３）コンデンサ部Ｃ1の一方の電極、
に接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴDrvのゲート電極は、
（１）映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域、
（２）第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域、及び、
（３）コンデンサ部Ｃ1の他方の電極、
に接続されており、第１ノードＮＤ1を構成する。
【００７８】
ここで、駆動トランジスタＴDrvは、有機ＥＬ素子１０の発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。有機ＥＬ素子１０の発光状態においては、駆動トランジスタＴDrvの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴDrvの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００７９】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2    （１）
【００８０】
このドレイン電流Ｉdsが有機ＥＬ素子１０の発光部ＥＬＰを流れることで、有機ＥＬ素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、有機ＥＬ素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００８１】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。そして、映像信号出力回路１０２からデータ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigが、一方のソース／ドレイン領域に供給される。尚、データ線ＤＴＬを介して、ＶSig以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、映像信号書込みトランジスタＴSigのオン／オフ動作は、映像信号書込みトランジスタＴSigのゲート電極に接続された走査線ＳＣＬによって制御される。
【００８２】
［第１ノード初期化トランジスタＴND1］
第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、第１ノード初期化トランジスタＴND1の一方のソース／ドレイン領域には、第１ノードＮＤ1の電位（即ち、駆動トランジスタＴDrvのゲート電極の電位）を初期化するための電圧ＶOfsが供給される。また、第１ノード初期化トランジスタＴND1のオン／オフ動作は、第１ノード初期化トランジスタＴND1のゲート電極に接続された第１ノード初期化トランジスタ制御線ＡＺND1によって制御される。第１ノード初期化トランジスタ制御線ＡＺND1は、第１ノード初期化トランジスタ制御回路１０４に接続されている。
【００８３】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、第２ノード初期化トランジスタＴND2の一方のソース／ドレイン領域には、第２ノードＮＤ2の電位（即ち、駆動トランジスタＴDrvのソース領域の電位）を初期化するための電圧ＶSSが供給される。また、第２ノード初期化トランジスタＴND2のオン／オフ動作は、第２ノード初期化トランジスタＴND2のゲート電極に接続された第２ノード初期化トランジスタ制御線ＡＺND2によって制御される。第２ノード初期化トランジスタ制御線ＡＺND2は、第２ノード初期化トランジスタ制御回路１０５に接続されている。
【００８４】
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCatが印加される。発光部ＥＬＰの寄生容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００８５】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【００８６】
ＶSig  ：発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）
・・・０ボルト〜１０ボルト
ＶCC   ：発光部ＥＬＰの発光を制御するための電流供給部の電圧
・・・２０ボルト
ＶOfs  ：駆動トランジスタＴDrvのゲート電極の電位（第１ノードＮＤ1の電位）を初期化するための電圧
・・・０ボルト
ＶSS   ：駆動トランジスタＴDrvのソース領域の電位（第２ノードＮＤ2の電位）を初期化するための電圧
・・・−１０ボルト
Ｖth   ：駆動トランジスタＴDrvの閾値電圧
・・・３ボルト
ＶCat  ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
【００８７】
以下、５Ｔｒ／１Ｃ駆動回路の動作説明を行う。尚、上述したように、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。後述する４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路、２Ｔｒ／１Ｃ駆動回路の説明においても同様である。
【００８８】
［期間−ＴＰ（５）-1］（図６の（Ａ）参照）
この［期間−ＴＰ（５）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｍ，ｎ）番目の有機ＥＬ素子１０が発光状態にある期間である。即ち、第（ｍ，ｎ）番目の副画素を構成する有機ＥＬ素子１０における発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉ’dsが流れており、第（ｍ，ｎ）番目の副画素を構成する有機ＥＬ素子１０の輝度は、係るドレイン電流Ｉ’dsに対応した値である。ここで、映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2はオフ状態であり、発光制御トランジスタＴEL_C及び駆動トランジスタＴDrvはオン状態である。第（ｍ，ｎ）番目の有機ＥＬ素子１０の発光状態は、第（ｍ＋ｍ’）行目に配列された有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。
【００８９】
図５に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。即ち、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間である。尚、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。
【００９０】
そして、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］において、第（ｍ，ｎ）番目の有機ＥＬ素子１０は非発光状態にある。即ち、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）1］、［期間−ＴＰ（５）3］〜［期間−ＴＰ（５）4］においては、発光制御トランジスタＴEL_Cはオフ状態であるので、有機ＥＬ素子１０は発光しない。尚、［期間−ＴＰ（５）2］においては、発光制御トランジスタＴEL_Cはオン状態となる。しかし、この期間においては後述する閾値電圧キャンセル処理が行われている。閾値電圧キャンセル処理の説明において詳しく述べるが、後述する式（２）を満たすことを前提とすれば、有機ＥＬ素子１０が発光することはない。
【００９１】
以下、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］の各期間について、先ず、説明する。尚、［期間−ＴＰ（５）1］の始期や、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【００９２】
［期間−ＴＰ（５）0］
上述したように、この［期間−ＴＰ（５）0］において、第（ｍ，ｎ）番目の有機ＥＬ素子１０は、非発光状態にある。映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2はオフ状態である。また、［期間−ＴＰ（５）-1］から［期間−ＴＰ（５）0］に移る時点で、発光制御トランジスタＴEL_Cがオフ状態となるが故に、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位は、（Ｖth-EL＋ＶCat）まで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
【００９３】
［期間−ＴＰ（５）1］（図６の（Ｂ）及び（Ｃ）参照）
この［期間−ＴＰ（５）1］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。即ち、［期間−ＴＰ（５）1］の開始時、第１ノード初期化トランジスタ制御回路１０４及び第２ノード初期化トランジスタ制御回路１０５の動作に基づき第１ノード初期化トランジスタ制御線ＡＺND1及び第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、この［期間−ＴＰ（５）1］の完了以前において、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。尚、第１ノード初期化トランジスタＴND1のオン状態及び第２ノード初期化トランジスタＴND2を同時にオン状態としてもよいし、第１ノード初期化トランジスタＴND1を先にオン状態としてもよいし、第２ノード初期化トランジスタＴND2を先にオン状態としてもよい。
【００９４】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【００９５】
［期間−ＴＰ（５）2］（図６の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇し、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト＞ＶSS）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【００９６】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat）    （２）
【００９７】
この［期間−ＴＰ（５）2］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。云い換えれば、発光部ＥＬＰの閾値電圧Ｖth-ELには依存しない。
【００９８】
［期間−ＴＰ（５）3］（図７の（Ａ）参照）
その後、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs−Ｖth＝−３ボルト）を保持する。
【００９９】
［期間−ＴＰ（５）4］（図７の（Ｂ）参照）
次いで、第１ノード初期化トランジスタ制御回路１０４の動作に基づき第１ノード初期化トランジスタ制御線ＡＺND1をローレベルとすることによって、第１ノード初期化トランジスタＴND1をオフ状態とする。第１ノードＮＤ1及び第２ノードＮＤ2の電位は、実質上、変化しない（実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる）。
【０１００】
次いで、［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］の各期間について説明する。尚、後述するように、［期間−ＴＰ（５）5］において書込み処理が行われ、［期間−ＴＰ（５）6］において移動度補正処理が行われる。上述したように、これらの処理は、第ｍ番目の水平走査期間内に行われる必要がある。説明の便宜のため、［期間−ＴＰ（５）5］の始期と［期間−ＴＰ（５）6］の終期とは、それぞれ、第ｍ番目の水平走査期間の始期と終期とに一致するものとして説明する。
【０１０１】
［期間−ＴＰ（５）5］（図７の（Ｃ）参照）
その後、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigとし、次いで、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。
【０１０２】
ここで、コンデンサ部Ｃ1の容量は値ｃ1であり、発光部ＥＬＰの寄生容量ＣELの容量は値ｃELである。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量の値をｃgsとする。駆動トランジスタＴDrvのゲート電極の電位がＶOfsからＶSig（＞ＶOfs）に変化したとき、コンデンサ部Ｃ1の両端の電位（第１ノードＮＤ1及び第２ノードＮＤ2の電位）は、原則として、変動する。即ち、駆動トランジスタＴDrvのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig−ＶOfs）に基づく電荷が、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。然るに、通常、値ｃELは、値ｃ1及び値ｃgsと比較して十分に大きな値である。従って、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の上昇は無視できる程度に小さい。そこで、以下、第１ノードＮＤ1の電位変動により生ずる第２ノードＮＤ2の電位変動は無視できるという前提に基づいて説明を行う。３ＴＲ／１Ｃ駆動回路を除く他の駆動回路においても同様である。駆動トランジスタＴDrvのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位をＶsとしたとき、Ｖgの値、Ｖsの値は以下のとおりとなる。それ故、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【０１０３】
Ｖg ＝ＶSig
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig−（ＶOfs−Ｖth）      （３）
【０１０４】
即ち、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１０５】
［期間−ＴＰ（５）6］（図７の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。
【０１０６】
一般に、駆動トランジスタＴDrvをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴDrvのゲート電極に同じ値の駆動信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生じると、有機ＥＬ表示装置の画面の均一的（ユニフォーミティ）が損なわれてしまう。
【０１０７】
従って、具体的には、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とし、次いで、所定の時間（ｔ0）が経過した後、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。そして、以上の結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
【０１０８】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ      （４）
【０１０９】
尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴDrvのソース領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（５）6］の全時間ｔ0は決定されている。そして、これによって、［期間−ＴＰ（５）6］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【０１１０】
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat）    （２’）
【０１１１】
［期間−ＴＰ（５）7］（図７の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。ところで、走査回路１０１の動作に基づき走査線ＳＣＬがローレベルとなる結果、映像信号書込みトランジスタＴSigがオフ状態となり、第１ノードＮＤ1、即ち、駆動トランジスタＴDrvのゲート電極は浮遊状態となる。一方、発光制御トランジスタＴEL_Cはオン状態を維持しており、発光制御トランジスタＴEL_Cのドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部１００（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
【０１１２】
ここで、上述したとおり、駆動トランジスタＴDrvのゲート電極は浮遊状態にあり、しかも、コンデンサ部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（４）の値を保持する。
【０１１３】
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）のように変形することができる。
【０１１４】
Ｉds＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2    （５）
【０１１５】
従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigの値から、駆動トランジスタＴDrvの移動度μに起因した第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域）における電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。そして、第（ｍ，ｎ）番目の有機ＥＬ素子１０の輝度は、係る電流Ｉdsに対応した値である。
【０１１６】
しかも、移動度μの大きな駆動トランジスタＴDrvほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig−ＶOfs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴDrvにおいても、駆動信号（輝度信号）ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。
【０１１７】
発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（５）-1］の終わりに相当する。
【０１１８】
以上によって、有機ＥＬ素子１０［第（ｍ，ｎ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【０１１９】
上述したように、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。しかしながら、実施例にて説明したとおり、実際の［期間−ＴＰ（５）6］の時間ｔは、走査回路１０１と有機ＥＬ素子１０との間の距離によって変動する。然るに、実施例にて説明したとおり、駆動トランジスタＴDrv、コンデンサ部Ｃ1、あるいは、映像信号書込みトランジスタＴSigの最適化を図ることで、同じ値の映像信号が複数の有機ＥＬ素子１０に入力された場合、走査回路１０１と有機ＥＬ素子１０との間の距離に拘わらず、電位補正値ΔＶを揃えることができ、シェーディング（グラデーション）の発生を確実に防止することができる。以下に説明する４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路、及び、２Ｔｒ／１Ｃ駆動回路においても、同様である。
【０１２０】
次に、４Ｔｒ／１Ｃ駆動回路に関する説明を行う。
【０１２１】
［４Ｔｒ／１Ｃ駆動回路］
４Ｔｒ／１Ｃ駆動回路の等価回路図を図８に示し、概念図を図９を示し、駆動のタイミングチャートを模式的に図１０に示し、各トランジスタのオン／オフ状態等を模式的に図１１の（Ａ）〜（Ｄ）及び図１２の（Ａ）〜（Ｄ）に示す。
【０１２２】
この４Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1が省略されている。即ち、この４Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第２ノード初期化トランジスタＴND2の４つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【０１２３】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【０１２４】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【０１２５】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の構成は、５Ｔｒ／１Ｃ駆動回路において説明した第２ノード初期化トランジスタＴND2の構成と同じであるので、詳細な説明は省略する。
【０１２６】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。
【０１２７】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１２８】
以下、４Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１２９】
［期間−ＴＰ（４）-1］（図１１の（Ａ）参照）
この［期間−ＴＰ（４）-1］は、例えば、前の表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１３０】
図１０に示す［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］は、図５に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］において、第（ｍ，ｎ）番目の有機ＥＬ素子１０は非発光状態にある。但し、４Ｔｒ／１Ｃ駆動回路の動作においては、図１０に示す［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）6］の他、［期間−ＴＰ（４）2］〜［期間−ＴＰ（４）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（４）2］の始期、及び、［期間−ＴＰ（４）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１３１】
以下、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（４）1］の始期や、［期間−ＴＰ（４）1］〜［期間−ＴＰ（４）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【０１３２】
［期間−ＴＰ（４）0］
この［期間−ＴＰ（４）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１３３】
［期間−ＴＰ（４）1］（図１１の（Ｂ）参照）
この［期間−ＴＰ（４）1］は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）1］に相当する。この［期間−ＴＰ（４）1］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。［期間−ＴＰ（４）1］の開始時、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。尚、［期間−ＴＰ（４）1］における第１ノードＮＤ1の電位は、［期間−ＴＰ（４）-1］における第１ノードＮＤ1の電位（前フレームのＶSigの値に応じて定まる）により左右されるので、一定の値をとるものではない。
【０１３４】
［期間−ＴＰ（４）2］（図１１の（Ｃ）参照）
その後、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位をＶOfsとし、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶSS（例えば、−１０ボルト）を保持する。その後、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。
【０１３５】
尚、［期間−ＴＰ（４）1］の開始と同時に、あるいは、［期間−ＴＰ（４）1］の途中で、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１３６】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１３７】
［期間−ＴＰ（４）3］（図１１の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇し、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１３８】
この［期間−ＴＰ（４）3］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１３９】
［期間−ＴＰ（４）4］（図１２の（Ａ）参照）
その後、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も、実質上、変化せず（実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる）、（ＶOfs−Ｖth＝−３ボルト）を保持する。
【０１４０】
次いで、［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）7］の各期間について説明する。これらの期間は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１４１】
［期間−ＴＰ（４）5］（図１２の（Ｂ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持し、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、ＶOfsから、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに切り替える。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１４２】
これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、式（３）で説明した値を得ることができる。
【０１４３】
即ち、４Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１４４】
［期間−ＴＰ（４）6］（図１２の（Ｃ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（４）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【０１４５】
［期間−ＴＰ（４）7］（図１２の（Ｄ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１４６】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（４）-1］の終わりに相当する。
【０１４７】
以上によって、有機ＥＬ素子１０［第（ｍ，ｎ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【０１４８】
次に、３Ｔｒ／１Ｃ駆動回路に関する説明を行う。
【０１４９】
［３Ｔｒ／１Ｃ駆動回路］
３Ｔｒ／１Ｃ駆動回路の等価回路図を図１３に示し、概念図を図１４を示し、駆動のタイミングチャートを模式的に図１５に示し、各トランジスタのオン／オフ状態等を模式的に図１６の（Ａ）〜（Ｄ）及び図１７の（Ａ）〜（Ｅ）に示す。
【０１５０】
この３Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2の２つのトランジスタが省略されている。即ち、この３Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、及び、駆動トランジスタＴDrvの３つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【０１５１】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【０１５２】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【０１５３】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-H及び電圧ＶOfs-Lも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs-H／ＶOfs-L以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。電圧ＶOfs-H及び電圧ＶOfs-Lの値として、限定するものではないが、例えば、
ＶOfs-H＝約３０ボルト
ＶOfs-L＝約０ボルト
を例示することができる。
【０１５４】
［ＣELとＣ1の値の関係］
後述するように、３Ｔｒ／１Ｃ駆動回路においては、データ線ＤＴＬを利用して第２ノードＮＤ2の電位を変化させる必要がある。より具体的には、第１ノードＮＤ1の電位の変化に応じて、第２ノードＮＤ2にも電位変化を生じさせる必要がある。上述した５Ｔｒ／１Ｃ駆動回路や４Ｔｒ／１Ｃの駆動回路においては、値ｃELは、値ｃ1及び値ｃgsと比較して十分に大きな値であるとし、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の上昇は無視できる程度に小さいとして扱った（後述する２Ｔｒ／１Ｃ駆動回路においても同様である）。一方、３Ｔｒ／１Ｃ駆動回路においては、値ｃ1を、設計上、他の駆動回路よりも大きい値（例えば、値ｃ1を値ｃELの約１／４〜１／３程度）に設定し、第１ノードＮＤ1の電位の変化に応じて、第２ノードＮＤ2に電位変化を生じさせる。
【０１５５】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１５６】
以下、３Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１５７】
［期間−ＴＰ（３）-1］（図１６の（Ａ）参照）
この［期間−ＴＰ（３）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１５８】
図１５に示す［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］は、図５に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］において、第（ｍ，ｎ）番目の有機ＥＬ素子１０は非発光状態にある。但し、３Ｔｒ／１Ｃ駆動回路の動作においては、図１５に示すように、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）6］の他、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（３）1］の始期、及び、［期間−ＴＰ（３）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１５９】
以下、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【０１６０】
［期間−ＴＰ（３）0］（図１６の（Ｂ）参照）
この［期間−ＴＰ（３）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１６１】
［期間−ＴＰ（３）1］（図１６の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（３）1］の開始時、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hとし、次いで、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs-Hとなる。上述したように、コンデンサ部Ｃ1の値ｃ1を、設計上、他の駆動回路よりも大きい値としたので、ソース領域の電位（第２ノードＮＤ2の電位）は上昇する。そして、発光部ＥＬＰの両端の電位差が閾値電圧Ｖth-ELを超えるので、電位発光部ＥＬＰは導通状態となるが、駆動トランジスタＴDrvのソース領域の電位は、再び、（Ｖth-EL＋ＶCat）まで、直ちに低下する。尚、この過程において、発光部ＥＬＰが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタＴDrvのゲート電極は電圧ＶOfs-Hを保持する。
【０１６２】
［期間−ＴＰ（３）2］（図１６の（Ｄ）参照）
その後、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hから電圧ＶOfs-Lへと変更することによって、第１ノードＮＤ1の電位は、ＶOfs-Lとなる。そして、第１ノードＮＤ1の電位の低下に伴い、第２ノードＮＤ2の電位も低下する。即ち、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶOfs-L−ＶOfs-H）に基づく電荷が、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。尚、後述する［期間−ＴＰ（３）3］における動作の前提として、［期間−ＴＰ（３）2］の終期において、第２ノードＮＤ2の電位がＶOfs-L−Ｖthよりも低いことが必要となる。ＶOfs-Hの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１６３】
［期間−ＴＰ（３）3］（図１７の（Ａ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs-L＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs-L−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs-L−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１６４】
この［期間−ＴＰ（３）3］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs-L−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１６５】
［期間−ＴＰ（３）4］（図１７の（Ｂ）参照）
その後、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs-L＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs-L−Ｖth＝−３ボルト）を保持する。
【０１６６】
次いで、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）7］の各期間について説明する。これらは、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１６７】
［期間−ＴＰ（３）5］（図１７の（Ｃ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持し、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigとする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１６８】
３Ｔｒ／１Ｃ駆動回路においては、第１ノードＮＤ1の電位の変化に応じて、第２ノードＮＤ2に電位変化が生じる。［期間−ＴＰ（３）5］において、第１ノードＮＤ1の電位が、ＶOfs-LからＶSigへと上昇する。このため、第２ノードＮＤ1の電位も、若干、上昇する。即ち、第２ノードＮＤ1の電位を、ＶOfs-L−Ｖth＋α・（ＶSig−ＶOfs-L）と表すことができる。但し、０＜α＜１であり、αの値はコンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣELの値等により定まる。
【０１６９】
これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、以下の式（３’）で説明した値を得ることができる。
【０１７０】
Ｖgs≒ＶSig−（ＶOfs-L−Ｖth）−α・（ＶSig−ＶOfs-L）      （３’）
【０１７１】
即ち、３Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１７２】
［期間−ＴＰ（３）6］（図１７の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（３）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【０１７３】
［期間−ＴＰ（３）7］（図１７の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１７４】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（４）-1］の終わりに相当する。
【０１７５】
以上によって、有機ＥＬ素子１０［第（ｍ，ｎ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【０１７６】
次に、２Ｔｒ／１Ｃ駆動回路に関する説明を行う。
【０１７７】
［２Ｔｒ／１Ｃ駆動回路］
２Ｔｒ／１Ｃ駆動回路の等価回路図を図１８に示し、概念図を図１９を示し、駆動のタイミングチャートを模式的に図２０に示し、各トランジスタのオン／オフ状態等を模式的に図２１の（Ａ）〜（Ｆ）に示す。
【０１７８】
この２Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1、発光制御トランジスタＴEL_C、及び、第２ノード初期化トランジスタＴND2の３つのトランジスタが省略されている。即ち、この２Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、及び、駆動トランジスタＴDrvの２つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【０１７９】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。但し、駆動トランジスタＴDrvのドレイン領域は電流供給部１００に接続されている。尚、電流供給部１００からは、発光部ＥＬＰの発光を制御するための電圧ＶCC-H、及び、駆動トランジスタＴDrvのソース領域の電位を制御するための電圧ＶCC-Lが供給される。ここで、電圧ＶCC-H及びＶCC-Lの値として、
ＶCC-H＝  ２０ボルト
ＶCC-L＝−１０ボルト
を例示することができるが、これらの値に限定するものではない。
【０１８０】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。
【０１８１】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１８２】
以下、２Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１８３】
［期間−ＴＰ（２）-1］（図２１の（Ａ）参照）
この［期間−ＴＰ（２）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１８４】
図２０に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］は、図５に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］において、第（ｍ，ｎ）番目の有機ＥＬ素子１０は非発光状態にある。但し、２Ｔｒ／１Ｃ駆動回路の動作においては、図２０に示すように、［期間−ＴＰ（２）3］の他、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）2］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（２）1］の始期、及び、［期間−ＴＰ（２）3］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１８５】
以下、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）3］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【０１８６】
［期間−ＴＰ（２）0］（図２１の（Ｂ）参照）
この［期間−ＴＰ（２）0］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）0］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの期間である。そして、この［期間−ＴＰ（２）0］において、第（ｍ，ｎ）番目の有機ＥＬ素子１０は、非発光状態にある。ここで、［期間−ＴＰ（２）-1］から［期間−ＴＰ（２）0］に移る時点で、電流供給部１００から供給される電圧を、ＶCC-Hから電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位はＶCC-Lまで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
【０１８７】
［期間−ＴＰ（２）1］（図２１の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（２）1］の開始時、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶCC-L（例えば、−１０ボルト）を保持する。
【０１８８】
上記の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１８９】
［期間−ＴＰ（２）2］（図２１の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、電流供給部１００から供給される電圧を、ＶCC-Lから電圧ＶCC-Hに切り替える。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇し、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１９０】
この［期間−ＴＰ（２）2］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１９１】
［期間−ＴＰ（２）3］（図２１の（Ｅ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理、及び、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigとする。その結果、第１ノードＮＤ1の電位はＶSigへと上昇し、駆動トランジスタＴDrvはオン状態となる。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とすることで、駆動トランジスタＴDrvをオン状態としてもよい。
【０１９２】
５Ｔｒ／１Ｃ駆動回路において説明したと異なり、駆動トランジスタＴDrvのドレイン領域には電流供給部１００から電位ＶCC-Hが印加されているので、駆動トランジスタＴDrvのソース領域の電位は上昇する。所定の時間（ｔ0）が経過した後、走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。尚、この［期間−ＴＰ（２）3］の全時間ｔ0は、第２ノードＮＤ2の電位が（ＶOfs−Ｖth＋ΔＶ）となるように、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【０１９３】
この［期間−ＴＰ（２）3］にあっても、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶは大きく、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶは小さい。
【０１９４】
［期間−ＴＰ（２）4］（図２１の（Ｆ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１９５】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（２）-1］の終わりに相当する。
【０１９６】
以上によって、有機ＥＬ素子１０［第（ｍ，ｎ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【０１９７】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した有機ＥＬ表示装置を構成する各種の構成要素の構成、構造は例示であり、適宜、変更することができる。本発明においては、補正期間（移動度補正処理を実行するための期間）の長短に応じて、駆動トランジスタＴDrvの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）を変化させ、あるいは又、コンデンサ部Ｃ1の容量の値を変化させ、あるいは又、映像信号書込みトランジスタＴSigの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）を変化させているが、係る変化量は、有機ＥＬ素子の製造時におけるバラツキの範囲を超える量である。
【０１９８】
例えば、２Ｔｒ／１Ｃ駆動回路の動作における［期間−ＴＰ（３）3］を２つの期間、［期間−ＴＰ（３）3］及び［期間−ＴＰ（３）’3］に分割し、［期間−ＴＰ（３）3］において、前述したとおり、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、［期間−ＴＰ（３）’3］において、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とすることで、駆動トランジスタＴDrvをオン状態としてもよい。この場合のタイミングチャートを模式的に図２２に示す。走査回路１０１の近くに位置する有機ＥＬ素子１０における映像信号書込みトランジスタＴSigのゲート電極に印加される映像信号書込みトランジスタ制御信号の波形（図２の（Ａ）参照）と、走査回路１０１から遠くに位置する有機ＥＬ素子１０における映像信号書込みトランジスタＴSigのゲート電極に印加される映像信号書込みトランジスタ制御信号の波形（図２の（Ｂ）参照）との間には、差異が生じる。
【０１９９】
このような駆動回路の駆動においては、走査回路１０１から遠くに位置する有機ＥＬ素子１０の方が、走査回路１０１の近くに位置する有機ＥＬ素子１０よりも、補正期間ｔがΔｔだけ、短い。従って、走査回路１０１の近くに位置する有機ＥＬ素子１０を構成する駆動トランジスタＴDrvの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv）を、走査回路１０１から遠くに位置する有機ＥＬ素子１０を構成する駆動トランジスタＴDrvの（チャネル幅／チャネル長）の値（ＷDrv／ＬDrv）よりも、小さくすればよい。あるいは又、走査回路１０１の近くに位置する有機ＥＬ素子１０を構成する映像信号書込みトランジスタＴSigの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）を、走査回路１０１から遠くに位置する有機ＥＬ素子１０を構成する映像信号書込みトランジスタＴSigの（チャネル幅／チャネル長）の値（ＷSig／ＬSig）よりも、大きくすればよい。あるいは又、補正期間が長い有機ＥＬ素子１０のコンデンサ部Ｃ1の容量を、補正期間が短い有機ＥＬ素子１０のコンデンサ部Ｃ1の容量よりも、大きくすればよい。
【図面の簡単な説明】
【０２００】
【図１】図１の（Ａ）及び（Ｂ）は、走査回路の近くに位置する有機エレクトロルミネッセンス素子を構成する映像信号書込みトランジスタのゲート電極に印加される映像信号書込みトランジスタ制御信号の波形と、走査回路から遠くに位置する有機エレクトロルミネッセンス素子を構成する映像信号書込みトランジスタのゲート電極に印加される映像信号書込みトランジスタ制御信号の波形等を模式的に示す図である。
【図２】図２の（Ａ）及び（Ｂ）は、図１の（Ａ）及び（Ｂ）に示した例とは異なる、走査回路の近くに位置する有機エレクトロルミネッセンス素子を構成する映像信号書込みトランジスタのゲート電極に印加される映像信号書込みトランジスタ制御信号の波形と、走査回路から遠くに位置する有機エレクトロルミネッセンス素子を構成する映像信号書込みトランジスタのゲート電極に印加される映像信号書込みトランジスタ制御信号の波形等を模式的に示す図である。
【図３】図３は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。
【図４】図４は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図である。
【図５】図５は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図６】図６の（Ａ）〜（Ｄ）は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図７】図７の（Ａ）〜（Ｅ）は、図６の（Ｄ）に引き続き、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図８】図８は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。
【図９】図９は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図である。
【図１０】図１０は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図１１】図１１の（Ａ）〜（Ｄ）は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１２】図１２の（Ａ）〜（Ｄ）は、図１１の（Ｄ）に引き続き、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１３】図１３は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。
【図１４】図１４は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図である。
【図１５】図１５は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図１６】図１６の（Ａ）〜（Ｄ）は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１７】図１７の（Ａ）〜（Ｅ）は、図１６の（Ｄ）に引き続き、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１８】図１８は、２トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。
【図１９】図１９は、２トランジスタ／１コンデンサ部から基本的に構成された駆動回路の概念図である。
【図２０】図２０は、２トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図２１】図２１の（Ａ）〜（Ｆ）は、２トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図２２】図２２は、２トランジスタ／１コンデンサ部から基本的に構成された駆動回路の、図２０に示したとは異なる駆動のタイミングチャートを模式的に示す図である。
【図２３】図２３は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。
【符号の説明】
【０２０１】
ＴSig・・・映像信号書込みトランジスタ、ＴDrv・・・駆動トランジスタ、ＴEL_C・・・発光制御トランジスタ、ＴND1・・・第１ノード初期化トランジスタ、ＴND2・・・第２ノード初期化トランジスタ、Ｃ1・・・コンデンサー部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部（発光部）、ＣEL・・・発光部ＥＬＰの寄生容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＣＬEL_C・・・発光制御トランジスタ制御線、ＡＺND1・・・第１ノード初期化トランジスタ制御線、ＡＺND2・・・第２ノード初期化トランジスタ制御線、１０・・・有機エレクトロルミネッセンス素子、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３５・・・ソース／ドレイン領域、３４・・・チャネル形成領域、３６・・・他方の電極、３７・・・一方の電極、３８，３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電流供給部、１０１・・・走査回路、１０２・・・映像信号出力回路、１０３・・・発光制御トランジスタ制御回路、１０４・・・第１ノード初期化トランジスタ制御回路、１０５・・・第２ノード初期化トランジスタ制御回路
【図１】
2008176141.tif 000003
【図２】
2008176141.tif 000004
【図３】
2008176141.tif 000005
【図４】
2008176141.tif 000006
【図５】
2008176141.tif 000007
【図６】
2008176141.tif 000008
【図７】
2008176141.tif 000009
【図８】
2008176141.tif 000010
【図９】
2008176141.tif 000011
【図１０】
2008176141.tif 000012
【図１１】
2008176141.tif 000013
【図１２】
2008176141.tif 000014
【図１３】
2008176141.tif 000015
【図１４】
2008176141.tif 000016
【図１５】
2008176141.tif 000017
【図１６】
2008176141.tif 000018
【図１７】
2008176141.tif 000019
【図１８】
2008176141.tif 000020
【図１９】
2008176141.tif 000021
【図２０】
2008176141.tif 000022
【図２１】
2008176141.tif 000023
【図２２】
2008176141.tif 000024
【図２３】
2008176141.tif 000025