(57)【要約】【課題】ＳｉＰの信頼性を低下させることなく且つチップの管理工数を増加させることなく、ＳｉＰ製造のリードタイムを短縮できるＳｉＰに適した半導体素子の実現。【解決手段】半導体基板の一方の主面に形成された電源電極13,14、接地電極16,17、切換電極15及び複数の電極18-23と、半導体基板内に形成された複数の配線を含む配線層と、半導体基板内に形成された回路部12と、を有し、切換電極に電源電極と同じ電位が加えられた場合に、複数の電極が、回路部に電気的に接続され、切換電極に接地電極と同じ電位が加えられた場合に、複数の電極のうちいずれか２つの電極が配線を介して電気的に接続される半導体素子。【選択図】図３
2008218704.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方の主面に形成された電源電極、接地電極、切換電極及び複数の電極と、
前記半導体基板内に形成された複数の配線を含む配線層と、
前記半導体基板内に形成された回路部と
を有し、
前記切換電極に前記電源電極と同じ電位が加えられた場合に、
前記複数の電極が、前記回路部に電気的に接続され、
前記切換電極に前記接地電極と同じ電位が加えられた場合に、
前記複数の電極のうちいずれか２つの電極が、前記配線を介して電気的に接続されることを特徴とする半導体素子。
【請求項２】
請求項１記載の半導体素子において、
前記切換電極に前記電源電極と同じ電位が加えられた場合に、前記半導体素子はマイクロコンピュ−タとして動作し、
前記切換電極に前記接地電極と同じ電位が加えられた場合に、前記半導体素子はターミナルチップとして動作することを特徴とする半導体素子。
【請求項３】
半導体基板の一方の主面に形成された電源電極、接地電極、切換電極及び複数の電極と、
前記半導体基板内に形成された複数の配線を含む配線層と、
前記半導体基板内に形成された回路部と
を有し、
前記切換電極に前記接地電極と同じ電位が加えられた場合に、
前記複数の電極が、前記回路部に電気的に接続され、
前記切換電極に前記電源電極と同じ電位が加えられた場合に、
前記複数の電極のうちいずれか２つの電極が、前記配線を介して電気的に接続されることを特徴とする半導体素子。
【請求項４】
請求項１記載の半導体素子複数個と、
前記複数個の半導体素子が配置された基板と、
前記基板上の電極と前記半導体素子の電極とを接続する第１のワイヤと、
前記半導体素子のうち１つの半導体素子の電極と、前記半導体素子とは別の半導体素子の電極とを接続する第２のワイヤと
を有することを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記１つの半導体素子はマイクロコンピュータとして動作し、
前記別の半導体素子はターミナルチップとして動作することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及び半導体装置に関し、特にマイクロコンピュータとしても、ターミナルチップとしても動作する半導体素子、及びその半導体素子を組み込んだＳｉＰ等の半導体装置に関する。
【背景技術】
【０００２】
近年、マイコン、ＲＯＭ、ＲＡＭ、周辺ＩＣなどを１パッケージに搭載した半導体装置が広く使用されている。このような半導体装置としては、マイコン、ＲＯＭ、ＲＡＭ、周辺ＩＣなどを１個のシリコンチップに搭載したシステム・オン・チップ（ＳｏＣ）と、マイコンチップ、ＲＯＭチップ、ＲＡＭチップ、周辺ＩＣチップなど種々のチップを１つのパッケージに搭載するシステム・イン・パッケージ（ＳｉＰ）と、が知られている。一般に、非常な大量の個数を生産する場合にはＳｏＣが、それ以下の個数の場合にはＳｉＰが有利であるといわれているが、ユーザの仕様に応じた製品を製造するまでの時間（リードタイム）を短くできるということから、ＳｉＰが見直されている。本発明は、ＳｉＰに関する。
【０００３】
ＳｉＰを設計及び製造する場合には、あらかじめ用意されている各種のマイコン、ＲＯＭ、ＲＡＭ、周辺ＩＣから、ユーザの仕様に応じた組合せを適宜選択し、ユーザの仕様を満たせるシステムを実現する。パッケージは、選択した組合せを搭載できることが必要であるのは言うまでもないが、ユーザの仕様であらかじめ決定されているのが一般的である。
【０００４】
図１は、従来のＳｉＰを説明する図である。図１の（Ａ）は、パッケージ１上にマイコン２と、専用ＩＣ（ＡＳＩＣ）３と、ＳＤＲＡＭ４と、フラッシュメモリ（ＲＯＭ）５と、を搭載して１パッケージにしたＳｉＰである。なお、マイコン２としてマイクロプロセッサを搭載する場合もあり、ここではマイコンはマイクロプロセッサを含むものとする。
【０００５】
図１の（Ａ）のＳｉＰでは、搭載された各チップ間の配線及び各チップとパッケージ１の（端子）電極間の配線が、例えばボンディングワイヤで行われる。ボンディングワイヤにより十分な信頼性で接続できる電極間の距離は制限される。
【０００６】
図１の（Ａ）示すように、搭載するチップを平面上に配置したのではユーザの要求するパッケージ内に配置できない場合が生じる。そこで、図１の（Ｂ）に示すように、パッケージ１上にメモリチップ６を搭載し、メモリチップ６の上にマイコンチップ７を搭載することが行われる。図１の（Ｃ）は、図１の（Ｂ）のＳｉＰの側面図であり、メモリチップ６及びマイコンチップ７の電極は、ボンディングワイヤ８でパッケージ１の電極に接続される。
【０００７】
前述のように、ＳｉＰの設計及び製造を行う場合、リードタイムが重要であり、あらかじめマイコン、ＲＯＭ、ＲＡＭ、周辺ＩＣの各要素について多種類の要素が用意されており、それらを選択して設計及び製造を行う。例えば、図１の（Ｂ）のようなＳｉＰで、パッケージ１に対して、マイコンチップ７及びメモリチップ６を選択して組み合わせる。ここで、図２の（Ａ）に示すように、メモリチップ６の上に配置されるマイコンチップ７が小さい場合が発生したとする。この場合、マイコンチップ７をメモリチップ６の上の右側に配置した場合、マイコンチップ７の左側の電極とパッケージ１の左側の電極との距離が長くなり、それに伴ってそれらの電極間を接続するワイヤも長くなり、高い信頼性で接続するのが難しくなるという問題が生じる。
【０００８】
そこで、図２の（Ｂ）に示すように、マイコンチップ７をメモリチップ６の上の中央に配置する場合が考えられる。しかし、この場合でもマイコンチップ７の両側の電極とパッケージ１の電極との間の距離が長く、同様の問題が生じる。
【０００９】
このような問題を解決するため、特許文献１は、ターミナルチップの使用を記載している。図２の（Ｃ）は、ターミナルチップの使用を説明する図である。図２の（Ｃ）に示すように、メモリチップ６上にマイコンチップ７とターミナルチップ９を配置する。ターミナルチップ９は左側と右側の電極を接続するパターンが形成されている。マイコンチップ７の右側の電極はパッケージ１の右側の電極に直接接続する。マイコンチップ７の左側の電極はターミナルチップ９の右側の電極に接続し、ターミナルチップ９の左側の電極をパッケージ１の左側の電極に接続する。これにより、マイコンチップ７の左側の電極は、パッケージ１の左側の電極に接続される。
【００１０】
マイコンチップ７は、サイズの異なるものが多種類用意されている。そのため、マイコンチップ７のサイズに応じて適当なサイズのターミナルチップ９を製造する。
【００１１】
【特許文献１】特開平２−１０９３４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ターミナルチップは、マイコン、ＲＯＭ、ＲＡＭ、周辺ＩＣなどの実際の回路構成要素に比べて単なる接続要素であり、ＳｉＰに搭載するチップを選択し、パッケージにおける配置を決定した後、ターミナルチップの必要性を判定した上で、専用のターミナルチップのサイズを決定して準備していた。上記のように、ターミナルチップは電極を接続するだけの簡単なパターンを有するだけであるが、専用のターミナルチップのサイズを決定して準備する場合でも、設計、ウエハプロセスが必要であり、準備が完了するまでにはそれなりの時間が必要であった。このようなターミナルチップの準備には、多くの工程が必要なだけでなく、準備までの時間が必要であり、ＳｉＰ製造のリードタイムを長くするという問題が発生している。
【００１３】
ターミナルチップについても各種のサイズのものを用意しておき、その中から適宜選択することも考えられるが、その分管理に要する費用が増加するという問題が生じる。
【００１４】
本発明は、このような問題を解決するもので、ＳｉＰの信頼性を低下させることなく且つチップの管理工数を増加させることなく、ＳｉＰ製造のリードタイムを短縮できるＳｉＰの実現を目的とする。
【課題を解決するための手段】
【００１５】
本発明によれば、上記目的を実現するため、システム・イン・パッケージ（ＳｉＰ）に搭載されるマイクロコンピュータ（マイコン）チップをターミナルチップとしても使用可能にし、ＳｉＰに搭載する本来のマイコンチップとして搭載するチップと、ターミナルチップとして搭載するチップと、を適宜選択してＳｉＰに搭載する。
【００１６】
本発明では、各種のサイズのものが用意されるマイコンチップを、ターミナルチップとしても使用可能にするので、各種サイズのターミナルチップが選択可能であり、別にターミナルチップを用意する必要がないので管理費用が増加しない。
【００１７】
本発明のＳｉＰに搭載するマイコンチップは、所定の電極に印加する電圧に応じて、マイクロコンピュータとして動作するか、ターミナルチップとして動作するかの選択が可能であるように構成する。
【００１８】
なお、マイコンチップにターミナルチップとして動作する場合の電極を別途設けて、マイコンチップとしても、ターミナルチップとしてもしよう可能なようにすることが考えられるが、これでは電極数が大幅に増加してしまうためチップサイズが大きくなるという問題を生じるので、マイコンチップの電極を共用して、所定の電極に印加する電圧に応じて接続が切り換えられるようにすることが望ましい。
【発明の効果】
【００１９】
本発明によれば、専用ターミナルチップは使用せずに、予めターミナルチップとしても動作するマイコンチップを使用するので、設計・製造のリードタイムを増加させず且つチップの管理工数を増加させずに、信頼性の高いＳｉＰを製造できる。
【発明を実施するための最良の形態】
【００２０】
図３（Ａ）は、本発明の実施例のシステム・イン・パッケージ（ＳｉＰ）上の構成を示す図である。図示のように、実施例のＳｉＰでは、パッケージ（図示せず）の上にメモリチップ６を配置し、その上にマイコンチップ１１Ａと、ターミナルチップとして動作するダミーマイコンチップ１１Ｂと、が配置されている。ここでは、マイコンチップ１１Ａとダミーマイコンチップ１１Ｂは同じマイコンチップであるが、異なるマイコンチップの場合もある。
【００２１】
参照番号１２はマイコンチップ内に設けられたマイコンチップ内部回路の部分を、１３と１４はＶｃｃ電源電極を、１５は切替電極を、１６と１７はグランド電極を、１８から２３は信号電極を、示す。電極１８と１９、２０と２１、２２と２３は対をなしており、ターミナルチップとして動作する場合には、導通する。実際には、非常に多数の信号電極が設けられているが、ここでは３対のみを示している。参照番号３１から３６は、メモリチップ６の電極を示し、４１から４８はパッケージに右側の電極を、５１から５６はパッケージに左側の電極を示す。
【００２２】
マイコンチップ１１Ａと１１Ｂの電極、メモリチップ６の電極及びパッケージの電極は、図示のようにボンディングワイヤで接続される。ここで、特に注目されるのは、マイコンチップ１１Ａの切替電極１５は、パッケージのＶｃｃ電源電極４４に接続されて、高電源電圧Ｖｃｃが印加され、マイコンチップ１１Ｂの切替電極１５は、マイコンチップ１１Ａのグランド電極１７に接続されて、低電源電圧Ｖｓｓが印加される点である。
【００２３】
図３の（Ｂ）は、マイコンチップの機能切替を説明する図である。マイコンチップ１１Ａ、１１Ｂには、マイコン内部回路１２に加えて、インバータ６１、６２と、電極１８と１９の組に対応したスイッチ６３から６６と、が設けられている。実際には、電極２０と２１、２２と２３の組に対してもそれぞれ４個のスイッチの組が設けられる。
【００２４】
切替電極１５に高電源電圧Ｖｃｃが印加された時には、スイッチ６３と６５が導通状態になり、スイッチ６４と６６が遮断状態になる。これにより、電極１８と１９はマイコン内部回路１２に接続された状態になる。一方、切替電極１５に低電源電圧（グランド電位）Ｖｓｓが印加された時には、スイッチ６４と６６が導通状態になり、スイッチ６３と６５が遮断状態になる。これにより、電極１８と１９は導通した状態、すなわち、ターミナルチップとして動作する状態になる。このように、本実施例で使用するマイコンチップ１１Ａ、１１Ｂは、電極１５と、２個のインバータと、ターミナルチップとして動作させる時に導通させる電極の対ごとに設けられる４個のスイッチを付加するだけで、マイコンチップとして動作させるか、ターミナルチップとして動作させるかが設定できるように構成されている。
【００２５】
図４は、実施例のＳｉＰを設計・製造する方法を示すフローチャートである。ここでは、上記のような、マイコンチップとして動作させるか、ターミナルチップとして動作させるかが設定できるマイコンチップが多種類用意されており、ＲＯＭチップ、ＲＡＭチップ、それらを統合したメモリチップ、周辺ＩＣチップなど他の要素チップも多種類用意されている。また、ユーザの仕様で、パッケージの種類はあらかじめ決められているとする。
【００２６】
ステップ１０１では、用意されている多種類のマイコンチップから、ユーザの仕様に応じて、マイコンチップとして動作させる真マイコンチップを選択する。この他にも、ユーザの仕様を満たすようにＲＯＭチップ、ＲＡＭチップ、それらを統合したメモリチップ、周辺ＩＣチップなど他の要素チップも、用意された中から選択する。そして、選択したチップのパッケージ上での配置を決定する。
【００２７】
ステップ１０２では、ステップ１０１で決定した配置からターミナルチップが必要であるかを判定する。必要なければ、従来と同様に、選択したチップをパッケージに配置して必要な配線を行う。
【００２８】
ターミナルチップが必要であると判定された時には、ステップ１０３で、決定した配置に応じてターミナルチップのサイズを決定する。
【００２９】
ステップ１０４では、用意されている多種類のマイコンチップから、ターミナルチップのサイズに応じて、もっとも適当なサイズのダミーマイコンチップを選択する。
【００３０】
ステップ１０５では、真マイコンチップ、ダミーマイコンチップ、及び他の要素チップをパッケージに搭載する。
【００３１】
ステップ１０６では、真マイコンチップの切替電極に高電源電圧Ｖｃｃを印加して、真マイコンチップがマイコンチップとして動作するように設定する。
【００３２】
ステップ１０７では、ダミーマイコンチップの切替電極に低電源電圧Ｖｓｓを印加して、ダミーマイコンチップがターミナルチップとして動作するように設定する。
【００３３】
ステップ１０８では、ボンディングワイヤで電極間を接続し、パッケージをモールドする。この後検査などを行ってＳｉＰが完成する。ここで、真マイコンチップの電極の一部は、ダミーマイコンチップの電極を介してパッケージの電極に接続される。
【００３４】
以上、本発明の実施例を説明した。マイコンチップの代わりにＲＯＭチップ、ＲＡＭチップ、それらを統合したメモリチップ、周辺ＩＣチップなど他の要素チップを、ターミナルチップとして使用することも考えられるが、一般にマイコンチップほどサイズの種類が用意されていない上、ＲＯＭチップ、ＲＡＭチップ、メモリチップは、集積度の関係でターミナルチップとして使用するための配線を設けるのが難しいので、マイコンチップをターミナルチップとして使用するのが適当である。
【産業上の利用可能性】
【００３５】
本発明は、システム・イン・パッケージ（ＳｉＰ）であれば、適用可能である。
【図面の簡単な説明】
【００３６】
【図１】従来のシステム・イン・パッケージ（ＳｉＰ）を説明する図である。
【図２】ＳｉＰにおけるターミナルチップの使用を説明する図である。
【図３】本発明の実施例のシステム・イン・パッケージ（ＳｉＰ）の構成を示す図である。
【図４】実施例のＳｉＰの製造方法を示すフローチャートである。
【符号の説明】
【００３７】
１    パッケージ
６    メモリチップ
１１Ａ    （真）マイコンチップ
１１Ｂ    （ダミー）マイコンチップ（ターミナルチップ）
１２    マイコン内部回路
１３、１４    高電圧電源電極
１５    切替電極
１６、１７    低電圧電源電極
【図１】
2008218704.tif 000003
【図２】
2008218704.tif 000004
【図３】
2008218704.tif 000005
【図４】
2008218704.tif 000006