(57)【要約】【課題】認識性の高い捺印を外面に有する半導体装置およびその製造方法を提供する。【解決手段】半導体装置１０は、捺印１６を外面に有する半導体装置であり、外面の一部であり金属から成る導電材料１４（金属面）に捺印１６が設けられ、捺印１６が形成される導電材料１４の表面を、他の前記金属面の表面よりも平滑面とする構成となっている。従って、外面を構成する金属面に捺印が形成されているので、捺印の経時劣化を抑止して、捺印の認識性を一定以上に保持することができる。更に、レーザーを照射することによる半導体装置の機械的強度の低下も抑止される。【選択図】図１
2008218524.tif 000002
【特許請求の範囲】
【請求項１】
捺印を外面に有する半導体装置であり、
前記外面の一部であり金属から成る導電材料に前記捺印が設けられ、
前記捺印が形成される前記導電材料の表面を、他の前記導電材料の表面よりも平滑面にすることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板に形成された２つのＭＯＳＦＥＴと、
前記半導体基板の第１主面に設けられた、両前記ＭＯＳＦＥＴのゲート電極およびソース電極と、
前記半導体基板の第２主面に設けられ、両前記ＭＯＳＦＥＴのドレイン領域に共通に接続された導電材料と、を具備し、
前記導電材料の表面には捺印が設けられ、
前記捺印が形成される前記導電材料の表面を、他の前記導電材料の表面よりも平滑にすることを特徴とする半導体装置。
【請求項３】
前記捺印は、前記導電材料の表面にレーザーを照射することで形成されることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
前記捺印には、メーカー名、特性、種別、製造年月日または製造番号のいずれかが含まれることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項５】
前記捺印がされる部分の前記導電材料を構成する結晶は、前記導電材料の他の部分よりも大きく形成されることを特徴とする請求項２記載の半導体装置。
【請求項６】
前記捺印がされる領域の前記導電材料の厚みは、他の領域の前記導電材料と実質的に同一であることを特徴とする請求項２記載の半導体装置。
【請求項７】
前記捺印は、前記導電材料にレーザーを照射して部分的に溶融させることで形成されることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項８】
前記捺印が成された前記導電材料の表面と、他の前記導電材料の表面との境界は、目視で判別することが可能であることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項９】
外面に捺印する工程を有する半導体装置の製造方法であり、
前記外面の一部である導電材料を部分的に溶融させることにより前記捺印を行うことを特徴とする半導体装置の製造方法。
【請求項１０】
半導体基板に２つの集積されたＭＯＳＦＥＴを形成する工程と、
前記半導体基板の第１主面に、各々の前記ＭＯＳＦＥＴのゲート電極およびソース電極を形成する工程と、
前記半導体基板の第２主面に、前記両ＭＯＳＦＥＴのドレイン領域に共通に接続された導電材料を配置する工程と、
前記導電材料の表面を部分的に溶融させることにより、前記導電材料の表面に捺印を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項１１】
レーザーを照射することで前記捺印を行うことを特徴とする請求項９または請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記レーザーを前記導電材料に照射することにより、前記導電材料を構成する結晶の粒径を大きくして、前記導電材料の抵抗値を引き下げることを特徴とする請求項１０記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、メーカー名等を特定するための捺印を外面に有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、ＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）と呼ばれる、内蔵される半導体素子と同等のサイズを有する半導体装置が開発されている。
【０００３】
これらのＣＳＰの中でも、特に小型化なものとしてＷＬＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ）がある。このＷＬＰの製造方法と構造を、図８を参照して説明する（例えば下記特許文献１を参照。）。
【０００４】
図８（Ａ）を参照して、先ず、半導体ウェハ１００には、多数の半導体装置部１０２が形成されている。各半導体装置部１０２には、拡散工程によりトランジスタ等が形成されている。更に、半導体装置部１０２の上面は、基板内部の素子と接続された電極１０３が形成され、この電極１０３の上部を露出させた状態で絶縁層１０１が形成されている。この絶縁層１０１の上面には配線１０４がパターニングされる。また、配線１０４の上面には、例えば半田等から成る外部電極１０５が溶着されている。このような構成の半導体ウェハ１００の裏面は、ダイシングシート１０６の上面に貼着される。更に、配線１０４がカバーされるように絶縁層１０１の上面は被覆層１１０により被覆されている。また、外部電極１０５が形成される領域の被覆層１１０には開口部が設けられている。
【０００５】
図８（Ｂ）を参照して、次に、高速で回転するブレード１０７を用いてウェハ１００を切断して各半導体装置部１０２を分離する。ブレード１０７により半導体ウェハ１００および絶縁層１０１が完全に切断される。分離された半導体装置部１０２が半導体装置と成る。
【０００６】
図８（Ｃ）に上記工程により製造される半導体装置１０８の断面を示す。図から明白なように、半導体装置１０８の平面的なサイズは、半導体基板１０９と略同様である。半導体装置１０８の平面的なサイズは、例えば５ｍｍ×５ｍｍ程度であり極めて小型である。また、半導体基板１０９の上面には、半導体装置の製造年月日や機種等を示す捺印（不図示）が形成されている。
【０００７】
ここで、捺印とは、半導体装置１０８を製造したメーカー名、製品の特性、製品の種別、製造年月日、製造番号等のいずれかまたは複数を含む情報であり、製品を特定できるものである。この捺印の形成方法としては、レーザー照射またはインク印刷等がある。一般的に、捺印は、半導体装置の外面に印刷される。
【特許文献１】特願２００４−１２８５２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述したＣＳＰである半導体装置１０８に捺印を形成しようとすると、半導体装置１０８の特性を劣化させてしまう問題があった。具体的には、例えば、図８（Ｃ）を参照して、半導体基板１０９の上面に導電材料を配置して、この導電材料を電流が通過する経路として用いる場合がある。この場合、上記した捺印は、半導体基板１０９の上面を被覆する導電材料の表面に形成される。そして、この導電材料の上面にインクを使用して捺印すると、捺印が容易に劣化してしまい、捺印文字の認識性が低下してしまう。一方、半導体基板１０９の上面を被覆する導電材料が部分的に削り込まれてしまう程度に、レーザーを照射すると、認識性の高い捺印が形成できる。しかしながら、導電材料が部分的に除去されてしまうので、導電材料の電気抵抗が高くなり、結果的に半導体装置１０８のオン抵抗が上昇してしまう問題が発生する。
【０００９】
更に、一般的な樹脂封止型の半導体装置に於いても、樹脂モールド体の外面にレーザーを照射して捺印すると、レーザー照射によりモールド体が劣化して、半導体装置全体の機械的強度が低下してしまう問題があった。
【００１０】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、認識性の高い捺印を外面に有する半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の半導体装置は、捺印を外面に有する半導体装置であり、前記外面の一部であり金属から成る導電材料に前記捺印が設けられ、前記捺印が形成される前記導電材料の表面を、他の前記導電材料の表面よりも平滑面にすることを特徴とする。
【００１２】
更に、本発明の半導体装置は、半導体基板と、前記半導体基板に形成された２つのＭＯＳＦＥＴと、前記半導体基板の第１主面に設けられた、両前記ＭＯＳＦＥＴのゲート電極およびソース電極と、前記半導体基板の第２主面に設けられ、両前記ＭＯＳＦＥＴのドレイン領域に共通に接続された導電材料と、を具備し、前記導電材料の表面には捺印が設けられ、前記捺印が形成される前記導電材料の表面を、他の前記導電材料の表面よりも平滑にすることを特徴とする。
【００１３】
本発明の半導体装置の製造方法は、外面に捺印する工程を有する半導体装置の製造方法であり、前記外面の一部である導電材料を部分的に溶融させることにより前記捺印を行うことを特徴とする。
【００１４】
更に、本発明の半導体装置の製造方法は、半導体基板に２つの集積されたＭＯＳＦＥＴを形成する工程と、前記半導体基板の第１主面に、各々の前記ＭＯＳＦＥＴのゲート電極およびソース電極を形成する工程と、前記半導体基板の第２主面に、前記両ＭＯＳＦＥＴのドレイン領域に共通に接続された導電材料を配置する工程と、前記導電材料の表面を部分的に溶融させることにより、前記導電材料の表面に捺印を形成する工程と、を有することを特徴とする。
【発明の効果】
【００１５】
本発明の半導体装置およびその製造方法によれば、外面を構成する導電材料に捺印が形成されているので、捺印の経時劣化を抑止して、捺印の認識性を一定以上に保持することができる。更に、レーザーを照射することによる半導体装置の機械的強度の低下も抑止される。
【００１６】
更に、本発明の半導体装置およびその製造方法によれば、導電材料の表面に捺印を設け、捺印が形成される領域を、他の領域よりも平滑にすることにより、捺印の外縁を識別可能としている。従って、導電材料の厚みを実質的に変化させることなく、導電材料表面に捺印が形成されるので、捺印に伴うオン抵抗の増加が抑止される。
【発明を実施するための最良の形態】
【００１７】
本実施の形態では、図１から図３を参照して、半導体装置の構成および、半導体装置が含まれる回路の構成を説明する。図１および図２は、本実施の形態の半導体装置１０の構成を示す図であり、図３は半導体装置が含まれる回路モジュールに組み込まれる電気回路を示す回路図である。
【００１８】
図１を参照して、本発明の半導体装置１０の構成を説明する。図１（Ａ）は半導体装置１０の斜視図であり、図１（Ｂ）は導電材料１４の上面の凹凸の度合いを示す拡大断面図である。
【００１９】
本実施の形態の半導体装置１０は、捺印１６を外面に有する半導体装置であり、外面の一部であり金属から成る導電材料１４（金属面）に捺印１６が設けられ、捺印１６が形成される導電材料１４の表面を、他の導電材料１４の表面よりも平滑面とする構成となっている。
【００２０】
半導体基板１２は、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）等からなる基板であり、内部には所定の素子が拡散技術により形成されている。本実施の形態では、半導体基板１２は、シリコンからなる厚みが数十μｍ程度の基板であり、内部には２つのＭＯＳＦＥＴが拡散技術を用いて形成されている。そして、両ＭＯＳＦＥＴのドレイン領域は、半導体基板１２の上面を覆うように形成された導電材料１４により共通に接続されている。また、半導体基板１２の上面は導電材料１４により被覆され、半導体基板１２の下面は、２つのＭＯＳＦＥＴのゲート電極およびソース電極が形成される（不図示）。
【００２１】
ここで、半導体基板１２の内部に構成される素子としては、ＭＯＳＦＥＴ以外の素子も採用可能であり、例えば、ＩＧＢＴ、バイポーラ型トランジスタ、ダイオード等の素子も考えられる。そして、これらの素子が、半導体基板１２の上面を被覆する導電材料１４により接続されても良い。
【００２２】
導電材料１４は、半導体基板１２の上面を全面的に被覆する金属膜から成る。導電材料１４は、例えば、厚みが数μｍ程度の金属膜から成り、半導体基板１２側からチタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）が順次積層されて形成されている。これらの中でも、ニッケル膜が最も厚みを有する層である。導電材料１４は、これらの金属膜をＣＶＤにより積層することで形成されている。
【００２３】
ここで、導電材料１４は、半導体基板１２の上面の全域を被覆する必要はなく、半導体基板１２の上面に於いて、導電材料１４が部分的に形成されても良い。更には、半導体基板１２の外周端部よりも内側に、導電材料１４の外周端部が位置しても良い。導電材料１４としては、半田等の金属を溶融して半導体基板１２の上面に塗布したものでも良いし、導電性接着材を介して半導体基板１２の上面に貼着された金属板でも良いし、メッキ膜でも良い。
【００２４】
捺印１６は、導電材料１４の上面に形成されている。上記したが、捺印とは、半導体装置１０を製造したメーカー名、製品の特性、製品の種別、製造年月日、製造番号等のいずれかまたは複数を含む情報であり、製品を特定するためのものである。ここでは、導電材料１４の上面にレーザーを照射して、部分的に導電材料１４を溶融して平坦化することにより、捺印１６がされる領域と、捺印１６が形成されない他の領域との境界を、視覚的に識別可能にしている。
【００２５】
図１（Ｂ）を参照して、半導体基板１２の上面を被覆する導電材料１４の上面は、捺印が形成される捺印領域１８と、捺印が形成されない他の領域である非捺印領域２０とに大別することができる。上述したように、本実施の形態では、導電材料１４はＣＶＤにより成膜されることから、非捺印領域２０の上面は凹凸を有する粗面となっている。具体的には、非捺印領域２０の上面は、例えば高低差が１μｍ程度の凹凸が形成されている面となっている。一方、捺印領域１８は、上記した非捺印領域２０よりは平滑な面となっている。例えば、捺印領域１８では、高低差が０．５ｍ程度のなだらかな凹凸形状となっている。これは、レーザー照射により捺印領域１８の上層が一端溶融された後に、再結晶するからである。
【００２６】
このことにより、粗面である非捺印領域２０と、平滑面である捺印領域１８との間の輪郭が明瞭となり、両者の境界を目視で判別可能となる。樹脂材料等と比較すると、金属からなる導電材料１４は経時劣化が少ないので、長時間が経過しても、捺印１６の劣化の虞は小さい。
【００２７】
更に、捺印領域１８は、導電材料１４の上部をレーザーにより部分的に溶融させることにより平坦化されている。従って、レーザーにより捺印領域１８は除去されていないので、捺印領域１８と非捺印領域２０とでは、実質的な厚みの差は無い。従って、使用状況下では、導電材料１４の主表面と平行に電流が流れるが、捺印領域１８を設けることによる断面積の減少は無いので、捺印領域１８を設けることは、オン抵抗に悪影響を及ぼさない。
【００２８】
更にまた、本実施の形態では、導電材料１４の主表面にレーザーを照射することにより、導電材料１４を部分的に溶融して、捺印領域１８を形成している。従って、捺印領域１８では、一端溶融されることにより、導電材料１４を構成している結晶粒（結晶の直径）が大型化している。即ち、捺印領域１８の導電材料１４を構成する金属の結晶粒は、非捺印領域２０のものよりも大きい。このことにより電気抵抗が低下して、装置全体のオン抵抗が低減されている。
【００２９】
図２を参照して、次に、半導体装置１０の構成を更に詳述する。図２（Ａ）は半導体装置１０を、ゲート電極等が形成される側から見た平面図であり、図２（Ｂ）は図２（Ａ）のＸ−Ｘ線に沿って半導体装置１０を切開した断面図である。
【００３０】
本実施の形態の半導体装置１０は、スイッチング素子であるパワーＭＯＳＦＥＴ（Ｑ１、Ｑ２）を１チップに集積化したＭＯＳＦＥＴチップである。
【００３１】
具体的には、図２（Ｂ）を参照して、半導体装置１０は、ドレイン領域となるＮ+型／Ｎ型半導体基板３３４と、Ｐ型のチャネル領域３３５と、チャネル領域３３５を貫通して設けたトレンチ３３６と、トレンチ３３６にゲート酸化膜３３７を介して埋め込まれたポリシリコンより成るゲート電極３３８と、トレンチ３３６に隣接して設けたＮ＋型のソース領域３３９と、ソース領域３３９に隣接して設けた基板ダイオードを形成するＰ＋型のボディ領域３４０とを有する。半導体基板３３４の絶縁膜３４１上にはソース領域３３９とボディ領域３４０にコンタクトしたアルミニウムのスパッタで形成された下地ソース電極３４２と、ゲート電極３３８に接続された下地ゲート電極３４３が設けられる。この下地ソース電極３４２と下地ゲート電極３４３上にはＰｄ／ＴｉあるいはＡｕ／ＴｉＷのバリアメタル層３４４を設け、この上に約２５μｍの高さに金メッキ層で形成した金バンプのソース電極３３１とゲート電極３３２を設けられる。また、半導体基板３３４の裏面全体にはドレイン電極３３３が設けられており、このドレイン電極が図１の導電材料１４に対応しており、そしてドレイン電極３３３の下面に捺印が行われる。
【００３２】
パワーＭＯＳＦＥＴＱ１、Ｑ２のソース電極３３１およびゲート電極３３２は図２（Ａ）より明白なように、チップの中心線Ｙ−Ｙに対して線対称に配置され、半導体基板３３４の大部分にソース電極３３１が設けられ、ゲート電極３３２は半導体基板３３４のコーナー部分に大きく離間して線対称に設けられている。これはフリップチップ法で対応する導電路に固着し易くするためである。
【００３３】
なお、ソース電極３３１とゲート電極３３２としては導電ボールに半田等のロウ材を付着した半田電極で形成しても良いし、半田付け可能な通常の平坦な電極でも良い。
【００３４】
図３を参照して、上記した半導体装置１０が組み込まれた電気回路の構成を説明する。ここでは、バッテリーマネージメントを行う保護回路が示されている。リチュウムイオン電池ＬｉＢに直列に２個のパワーＭＯＳＦＥＴＱ１、Ｑ２を接続し、リチュウムイオン電池ＬｉＢの電圧をコントロールＩＣで検知しながら２個のパワーＭＯＳＦＥＴＱ１、Ｑ２ のオンオフ制御を行って過充電、過放電あるいは負荷ショートからリチュウムイオン電池ＬｉＢを保護している。２個のパワーＭＯＳＦＥＴＱ１、Ｑ２はドレイン電極Ｄを共通接続し、両端にそれぞれのソース電極Ｓが配置され、各々のゲート電極ＧはコントロールＩＣに接続されている。本実施の形態では、２つのＭＯＳＦＥＴが１つの半導体装置１０に組み込まれている。
【００３５】
充電時には両端に電源が接続され、リチュウムイオン電池ＬｉＢに充電電流が矢印の方向に供給され充電を行う。リチュウムイオン電池ＬｉＢが過充電になるとコントロールＩＣで電圧の検出をして、パワーＭＯＳＦＥＴＱ２のゲート電圧がＨ(ハイレベル)からＬ（ローレベル）になり、パワーＭＯＳＦＥＴＱ２がオフして回路を遮断してリチュウムイオン電池ＬｉＢの保護をする。
【００３６】
放電時には両端は負荷に接続され、所定の電圧までは携帯端末の動作を行う。しかしリチュウムイオン電池ＬｉＢが過放電となるとコントロールＩＣで電圧を検知して、パワーＭＯＳＦＥＴＱ１のゲート電圧をＨからＬにしてパワーＭＯＳＦＥＴＱ１をオフして回路を遮断してリチュウムイオン電池ＬｉＢの保護を行う。
【００３７】
更に負荷ショート時あるいは過電流が流れた時はパワーＭＯＳＦＥＴＱ１、Ｑ２に大電流が流れ、パワーＭＯＳＦＥＴＱ１、Ｑ２の両端電圧が急激に上昇するので、この電圧をコントロールＩＣで検出して放電時と同様にパワーＭＯＳＦＥＴＱ１をオフして回路を遮断してリチュウムイオン電池ＬｉＢの保護を行う。しかし保護回路が動作するまでの短期間に大電流が流れるため、パワーＭＯＳＦＥＴＱ１、Ｑ２に対してせん頭ドレイン電流の大電流化が要求される。
【００３８】
上記した保護回路ではリチュウムイオン電池ＬｉＢに直列に２個のＮチャンネル型のパワーＭＯＳＦＥＴＱ１、Ｑ２が接続されるので、この２個のパワーＭＯＳＦＥＴＱ１、Ｑ２の低オン抵抗(ＲＤＳ(o n))が最も要求される項目である。本実施の形態では、図１を参照して、導電材料１４を部分的に溶融して結晶粒を大きくすることにより、導電材料の電気抵抗を少なくしてオン抵抗を低減させている。
【００３９】
次に、図４から図７を参照して、上記した構成の半導体装置の製造方法を説明する。
【００４０】
先ず、図４を参照して、半導体ウェハ３３にマトリックス状に配置された半導体装置部３２を形成する。図４（Ａ）は半導体ウェハ３３の斜視図であり、図４（Ｂ）はその断面図である。ここで、半導体装置部３２とは、１つの半導体装置（半導体素子）を構成する部位のことである。ここでは、十数個の半導体装置部３２が模式的に描かれているが、実際は、数百個〜数千個の半導体装置部３２が、１枚の半導体ウェハ３３（半導体基板３８）に形成される。
【００４１】
本実施の形態では、１つの半導体装置部３２に、２つのＭＯＳＦＥＴ（Ｑ１、Ｑ２）が拡散工程により形成されている。そして、半導体基板３８の上面を被覆する絶縁層の上面には、拡散された領域と電気的に接続された電極が形成されている。具体的には、各半導体装置部３２に、２つのソース電極３６および２つのゲート電極３４が形成される。
【００４２】
図５を参照して、次に、半導体基板３８（半導体ウェハ）のゲート電極３４等が設けられる面とは対向する面（図面では上面）に、導電材料１４を全面的に形成する。ここでは、ＣＶＤにより、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）からなる金属膜が順次堆積される。本工程により形成される導電材料１４の上面は、例えば１μｍ程度の高低差を有する凹凸面（粗面）となっている。
【００４３】
本工程により、各半導体装置部３２に形成されたＭＯＳＦＥＴであるＱ１およびＱ２のドレイン領域は、導電材料１４により共通に接続される。
【００４４】
ここで、導電材料１４は、例えば、無電界メッキ法や電解メッキ法により形成されても良いし、半田等により導電材料１４が形成されても良い。
【００４５】
図６を参照して、次に、半導体ウェハ３３の各半導体装置部３２に捺印を行う。図６（Ａ）は本工程で捺印１６が形成された半導体ウェハ３３の斜視図であり、図６（Ｂ）は半導体基板３８の断面図であり、図６（Ｃ）は捺印される捺印領域の断面図である。
【００４６】
図６（Ａ）および図６（Ｂ）を参照して、各半導体装置部３２を被覆する導電材料１４の上面に、レーザーを照射することにより、捺印１６を形成する。本工程では、レーザーの強度は、導電材料１４を切削しない程度に調整されている。
【００４７】
図６（Ｃ）を参照して、導電材料１４の上面にレーザーを照射すると、導電材料１４の上面が部分的に溶融されて再び硬化する。従って、レーザーが照射されて形成される捺印領域１８は、レーザーが照射されない領域である非捺印領域２０と比較して、平滑な面となっている。一例として、非捺印領域２０の表面が高低差１．０μｍ程度の凹凸を有するのに対して、捺印領域１８では高低差が０．５μｍ程度の凹凸となっている。
【００４８】
本工程により、平坦化された捺印領域１８と、レーザーが照射されてない非捺印領域２０との境界が明瞭となり、捺印１６の外縁を容易に認識することができる。
【００４９】
更に、本工程により、捺印領域１８の導電材料１４が溶融されるので、この部分の導電材料を構成する結晶粒子が大型化されて電気抵抗が低減し、結果的に半導体装置のオン抵抗が引き下げられる。
【００５０】
図７を参照して、次に、半導体ウェハの半導体基板３８を、高速で回転するダイシングブレード４４により切断して、各半導体装置部３２に分離する。具体的には、半導体ウェハの半導体基板３８と導電材料１４とを、ダイシングにより分離している。ここでは、ダイシングシート４２に半導体基板３８を貼着した後に、上記したダイシングを行っている。
【００５１】
ダイシングが終了した後は、分離された半導体装置部３２の上面に吸着コレット（不図示）を吸着させた後に、所定の箇所に搬送する。
【００５２】
以上の工程により、図１等に構造を示す半導体装置が製造される。
【００５３】
ここで、上記説明では、ＣＳＰ型の半導体装置を一例に説明を行ったが、他のタイプの半導体装置に対して本実施の形態の捺印を適用させることもできる。例えば、半導体素子等の回路素子が樹脂封止されるタイプの半導体装置に、本実施の形態が適用される場合は素子を封止する樹脂封止体の一部分を導電材料により被覆し、この導電材料の表面に上記した捺印１６を形成する。
【図面の簡単な説明】
【００５４】
【図１】本発明の半導体装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図である。
【図２】本発明の半導体装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
【図３】本発明の半導体装置を含む充電回路の回路図である。
【図４】本発明の半導体装置の製造方法を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図である。
【図５】本発明の半導体装置の製造方法を示す断面図である。
【図６】本発明の半導体装置の製造方法を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。
【図７】本発明の半導体装置の製造方法を示す断面図である。
【図８】従来の半導体装置の製造方法および半導体装置の構成を示す図であり、（Ａ）から（Ｃ）は断面図である。
【符号の説明】
【００５５】
１０            半導体装置
１２            半導体基板
１４            導電材料
１６            捺印
１８            捺印領域
２０            非捺印領域
３２            半導体装置部
３３            半導体ウェハ
３４            ゲート電極
３６            ソース電極
３８            半導体基板
４２            ダイシングシート
４４            ブレード
【図１】
2008218524.tif 000003
【図２】
2008218524.tif 000004
【図３】
2008218524.tif 000005
【図４】
2008218524.tif 000006
【図５】
2008218524.tif 000007
【図６】
2008218524.tif 000008
【図７】
2008218524.tif 000009
【図８】
2008218524.tif 000010