(57)【要約】【課題】  ヘテロ接合面をチャネルに用いる半導体装置において、安定したノーマリオフ動作を可能とする技術を提供する。【解決手段】  半導体装置は、窒化物半導体結晶と、前記窒化物半導体結晶の上側表面に絶縁層を介して対向するゲート電極を備えている。前記窒化物半導体結晶は、第１種類の窒化物半導体で構成された第１層と、前記第１層の上方に積層されているとともに第２種類の窒化物半導体で構成された第２層を備えている。前記第１層の少なくとも一部には、ｐ型の不純物を含むｐ型半導体領域が形成されている。前記第１層と前記第２層との境界面に形成されたヘテロ接合面は、（０００１）結晶面に垂直な結晶面上に位置している。そして、前記へテロ接合面の少なくとも一部には、前記ゲート電極が上方から対向しているとともに、前記ｐ型半導体領域が下方から対向している。【選択図】  図１
2008218813.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体結晶と、前記窒化物半導体結晶の上側表面に絶縁層を介して対向するゲート電極を備え、
前記窒化物半導体結晶は、第１種類の窒化物半導体で構成された第１層と、前記第１層の上方に積層されているとともに第２種類の窒化物半導体で構成された第２層を備え、
前記第１層の少なくとも一部には、ｐ型の不純物を含むｐ型半導体領域が形成されており、
前記第１層と前記第２層との境界面に形成されたヘテロ接合面は、（０００１）結晶面に垂直な結晶面上に位置しており、
前記へテロ接合面の少なくとも一部には、前記ゲート電極が上方から対向しているとともに、前記ｐ型半導体領域が下方から対向していることを特徴とする半導体装置。
【請求項２】
前記ｐ型半導体領域は、前記へテロ接合面から所定距離だけ離れた位置に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記へテロ接合面と前記ｐ型半導体領域との間に、ｎ型の不純物を含むｎ型半導体領域が形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記窒化物半導体結晶の上側表面に形成されているソース電極と、前記窒化物半導体結晶の下側表面に形成されているコレクタ電極をさらに備え、
前記ｐ型半導体領域は、前記ゲート電極の一部に前記ヘテロ接合面を介して対向しており、
前記ゲート電極の他の一部の下方には、前記ヘテロ接合面から前記ｐ型半導体領域の側方を通過して前記窒化物半導体結晶の下側表面に到る領域に、ｎ型の不純物を含むｎ型半導体領域が形成されていることを特徴とする請求項３の半導体装置。
【請求項５】
前記ｐ型半導体領域と前記ｎ型半導体領域が側方から互いに隣接する境界面の大部分は、（０００１）結晶面と角度を成す結晶面上に位置していることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記ｐ型半導体領域と前記ｎ型半導体領域が側方から互いに隣接する境界面の大部分は、（０００１）結晶面に垂直な結晶面上に位置していることを特徴とする請求項５に記載の半導体装置。
【請求項７】
半導体装置の製造方法であって、
主材料が第１種類の窒化物半導体であり、表面が（０００１）結晶面に垂直な結晶面であり、少なくとも一部にｐ型の不純物を含むｐ型半導体領域が形成されている窒化物半導体結晶を用意する工程と、
前記窒化物半導体結晶の表面に、（０００１）結晶面と角度を成す方向に伸びるトレンチを、前記ｐ型半導体領域を貫通する深さで形成するトレンチ形成工程と、
少なくとも前記トレンチの内部に、第１種類の窒化物半導体を結晶成長させる第１結晶成長工程と、
第１結晶成長工程後の窒化物半導体結晶の表面に、第２種類の窒化物半導体を結晶成長させる第２結晶成長工程と、
第２結晶成長工程後の窒化物半導体結晶の表面に、ｐ型半導体領域の少なくとも一部と対向するゲート電極を、ゲート絶縁膜を介在させて形成する工程と、
を備える半導体装置の製造方法。
【請求項８】
前記トレンチ形成工程では、（０００１）結晶面に垂直に伸びるトレンチを形成することを特徴とする請求項７に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体結晶を用いた半導体装置に関する。
【背景技術】
【０００２】
特許文献１に、窒化物半導体結晶を用いた半導体装置が開示されている。この半導体装置は、窒化物半導体結晶と、その窒化物半導体結晶の上側表面に絶縁層を介して対向するゲート電極を有している。窒化物半導体結晶は、第１種類の窒化物半導体（窒化ガリウム）で構成された第１層と、第１層の上側に積層されているとともに第２種類の窒化物半導体（窒化ガリウム・アルミニウム）で構成された第２層を有している。第１層と第２層はバンドギャップが互いに異なることから、両者の境界面はヘテロ接合面となっている。第１層と第２層とのヘテロ接合面の一部には、ゲート電極が一方側から対向している。特許文献１の半導体装置は、ヘテロ接合面をチャネルに用いる横型の電界効果トランジスタであり、いわゆるヘテロ接合電界効果トランジスタと称されるものである。
【０００３】
ヘテロ接合電界効果トランジスタでは、チャネルとなるヘテロ接合面を（０００１）結晶面上に形成すると、自発分極及びピエゾ分極に起因する内部電界の発生によって、ヘテロ接合面に高密度の２次元電子ガス層が形成される。ヘテロ接合面に高密度の２次元電子ガス層が形成されると、ゲート電極に電圧を印加していない時でも、ヘテロ接合面は多数の電子が走行可能な状態となる。従って、チャネルとなるヘテロ接合面を（０００１）結晶面上に形成した半導体装置は、ノーマリオン型の挙動を示すこととなる。
それに対して、特許文献１の半導体装置では、チャネルとなるヘテロ接合面を（１１−２０）結晶面上に形成している。（１１−２０）結晶面は、厚み方向に極性が変化しない無極性面である。そのことから、（１１−２０）結晶面上に形成したヘテロ接合面では、自発分極及びピエゾ分極が発生せず、２次元電子ガス層の密度は比較的に低くなる。その結果、ゲート電極に電圧を印加しない状態では、ヘテロ接合面における電子の走行が抑制される。特許文献１によれば、しきい値電圧は−０．４Ｖに上昇し、ほぼノーマリオフ型の動作特性を得ることができるという。
【０００４】
ここで、（１１−２０）という表記の「２」の前に付された「−」は、一般に「２」の上部に付すべき「バー」を示すものである。本願の明細書及び特許請求の範囲では、結晶面や結晶軸の表記を同様に行う。また、特に言及しない限り、例えば（１０−１０）結晶面という表記は、（１０−１０）結晶面とそれに等価な結晶面を含むものとする。同様に、例えば＜１０−１０＞結晶軸という表記は、＜１０−１０＞結晶軸とそれに等価な結晶軸を含むものとする。
【０００５】
【特許文献１】特開２００６−３２４４６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１の半導体装置は、しきい値電圧が依然として負の値のままであり、安定したノーマリオフ動作を実現するには不十分といえる。安定したノーマリオフ動作を実現するためには、ゲート電極に電圧を印加しない状態で、ヘテロ接合面における電子の走行をより強く禁止する必要がある。
本発明は、上記の課題を解決する。本発明は、ヘテロ接合面をチャネルに用いる半導体装置において、安定したノーマリオフ動作を可能とする技術を提供する。
【課題を解決するための手段】
【０００７】
本発明によって具現化される半導体装置は、窒化物半導体結晶と、前記窒化物半導体結晶の上側表面に絶縁層を介して対向するゲート電極を備えている。前記窒化物半導体結晶は、第１種類の窒化物半導体で構成された第１層と、前記第１層の上方に積層されているとともに第２種類の窒化物半導体で構成された第２層を備えている。前記第１層の少なくとも一部には、ｐ型の不純物を含むｐ型半導体領域が形成されている。前記第１層と前記第２層との境界面に形成されたヘテロ接合面は、（０００１）結晶面に垂直な結晶面上に位置している。そして、前記へテロ接合面の少なくとも一部には、前記ゲート電極が上方から対向しているとともに、前記ｐ型半導体領域が下方から対向している。
ここで、窒化物半導体結晶の上側表面とは、鉛直上方に位置する表面を意図するものではなく、半導体装置の各構成の位置関係を明確にするために便宜上定めるものである。本明細書および特許請求の範囲では、窒化物半導体結晶の複数の表面のうち、ゲート電極が配設された表面を上側表面と定め、上側表面に対向する表面を下側表面と定める。そして、下側表面から上側表面に向かう方向を上方と表現し、上側表面から下側表面に向かう方向を下方と表現し、上側表面及び下側表面に平行な方向を側方と表現する。
【０００８】
この半導体装置では、チャネルとなるヘテロ接合面が、（０００１）結晶面に垂直な結晶面上に形成されている。（０００１）結晶面に垂直な結晶面は、厚み方向に極性が変化しない無極性面である。そのことから、（０００１）結晶面に垂直な結晶面上に形成されたヘテロ接合面では、ヘテロ接合面に垂直な自発分極及びピエゾ分極は発生せず、２次元電子ガス層の密度は比較的に低くなる。
上記に加えて、この半導体装置では、ｐ型の不純物を含むｐ型半導体領域が、チャネルとなるヘテロ接合面に対向している。それにより、ゲート電極に電圧を印加していない状態では、ｐ型半導体領域から伸びる空乏層が、ヘテロ接合面における２次元電子ガス層の形成を抑制する。
以上により、ゲート電極に電圧を印加していない状態では、ヘテロ接合面における２次元電子ガス層の形成が十分に抑制され、ヘテロ接合面における電子の走行を禁止することができる。この半導体装置は、安定したノーマリオフ動作が可能である。
【０００９】
上記の半導体装置では、前記ｐ型半導体領域が、前記へテロ接合面から所定距離だけ離れた位置に形成されていることが好ましい。
それにより、ｐ型半導体領域とへテロ接合面との距離を適宜設定することによって、しきい値電圧を所望の値に設定した半導体装置を容易に具現化することが可能となる。
【００１０】
上記の半導体装置では、前記へテロ接合面と前記ｐ型半導体領域との間に、ｎ型の不純物を含むｎ型半導体領域が形成されていることが好ましい。
それにより、そのｎ型半導体領域の不純物濃度を適宜設定することによって、しきい値電圧を所望の値に設定した半導体装置を容易に具現化することが可能となる。
【００１１】
上記の半導体装置に、窒化物半導体結晶の上側表面に形成されているソース電極と、窒化物半導体結晶の下側表面に形成されているコレクタ電極を付加することによって、縦型の半導体装置を具現化することができる。この場合、前記ｐ型半導体領域は、前記ゲート電極の一部に前記ヘテロ接合面を介して対向していることが好ましい。そして、前記ゲート電極の他の一部の下方には、前記ヘテロ接合面から前記ｐ型半導体領域の側方を通過して前記窒化物半導体結晶の下側表面に到る領域に、ｎ型の不純物を含むｎ型半導体領域が形成されていることが好ましい。
それにより、平面型の半導体装置に比して、優れたオフ耐圧及びオン抵抗を有する半導体装置を具現化することができる。
【００１２】
上記した縦型の半導体装置では、前記ｐ型半導体領域と前記ｎ型半導体領域が側方から互いに隣接する境界面の大部分が、（０００１）結晶面と角度を成す結晶面上に位置していることが好ましい。ここで、大部分とは全体の半分を超える部分を意味する。
この特徴を具備する半導体装置は、結晶成長を利用して製造する際に、均質な結晶を成長させることができる。その結果、この特徴を具備する半導体装置は、均質な窒化物半導体結晶で構成することが容易であり、安定したノーマリオフ動作を実現することができる。
【００１３】
さらに、前記ｐ型半導体領域と前記ｎ型半導体領域が側方から互いに隣接する境界面の大部分は、（０００１）結晶面に垂直な結晶面上に位置していることが好ましい。
この特徴を具備する半導体装置は、結晶成長を利用して製造する際に、より均質な結晶を容易に成長させることができる。その結果、この特徴を具備する半導体装置は、より安定したノーマリオフ動作を実現することができる。
【００１４】
本発明の技術は、新規で有用な半導体装置の製造方法を提供する。この製造方法は、主材料が第１種類の窒化物半導体であり、表面が（０００１）結晶面に垂直な結晶面であり、少なくとも一部にｐ型の不純物を含むｐ型半導体領域が形成されている窒化物半導体結晶を用意する工程と、前記窒化物半導体結晶の表面に、（０００１）結晶面と角度を成す方向に伸びるトレンチを、前記ｐ型半導体領域を貫通する深さで形成するトレンチ形成工程と、少なくとも前記トレンチの内部に、第１種類の窒化物半導体を結晶成長させる第１結晶成長工程と、第１結晶成長工程後の窒化物半導体結晶の表面に、第２種類の窒化物半導体を結晶成長させる第２結晶成長工程と、第２結晶成長工程後の窒化物半導体結晶の表面にゲート絶縁膜を介して対向するゲート電極を、前記ｐ型半導体領域の少なくとも一部と対向する範囲に形成するゲート電極形成工程を備える。
【００１５】
この製造方法は、先に説明した縦型の半導体装置を好適に製造することができる。この製造方法では、（０００１）結晶面に垂直な結晶面である窒化物半導体結晶の表面に、（０００１）結晶面と角度を成す方向に伸びるトレンチを形成する。それにより、トレンチの長手方向に伸びる一対の側面は、（０００１）結晶面と角度を成す結晶面となり、III族元素の原子と窒素原子が混在する結晶面となる。従って、後の結晶成長において、一対の側面のそれぞれから結晶成長が略等しい速度で進行し、トレンチの内部に均質な結晶を形成することができる。
それに対して、例えば（０００１）結晶面と平行に伸びるトレンチを形成すると、トレンチの長手方向に伸びる一対の側面は（０００１）結晶面となる。この場合、一方の側面はIII族元素の原子のみが存在する（０００１）結晶面となり、他方の側面は窒素原子のみが存在する（０００１）結晶面となる。III元素の原子のみが存在する（０００１）結晶面からの結晶成長は、窒素原子のみが存在する（０００１）結晶面からの結晶成長よりも、その進行速度が顕著に遅くなる。その結果、トレンチの内部に均質な結晶を形成することが困難となる。
本発明に係る製造方法によれば、トレンチの内部に均質な結晶を形成し、安定したノーマリオフ動作を実現する半導体装置を製造することが可能となる。
【００１６】
上記した製造方法において、前記トレンチ形成工程では、（０００１）結晶面に垂直に伸びるトレンチを形成することが好ましい。
この製造方法によれば、トレンチの長手方向に伸びる側面を、（０００１）結晶面に垂直な結晶面とすることができる。それにより、それぞれの側面から結晶成長をより等しい速度で進行させ、トレンチの内部により均質な結晶を形成することができる。
【発明の効果】
【００１７】
本発明により、ヘテロ接合面をチャネルに用いる半導体装置において、安定したノーマリオフ動作を実現することが可能となる。高いオフ耐圧と低いオン抵抗を有するノーマリオフ型の半導体装置を具現化することが可能となる。
【発明を実施するための最良の形態】
【００１８】
最初に、以下に説明する実施例の主要な特徴を列記する。
（特徴１）  窒化物半導体結晶の上側表面は（１０−１０）結晶面に垂直な結晶面である。
（特徴２）  窒化物半導体結晶は、ドレイン領域を備えている。ドレイン領域は、ｎ型の不純物を比較的に高濃度に含むｎ型の半導体領域である。ドレイン領域は、第１種類の窒化物半導体で構成された第１層の最下層部に形成されており、窒化物半導体結晶の下側表面に露出している。ドレイン領域には、ドレイン電極がオーミック接触している。
（特徴３）  窒化物半導体結晶は、ソース領域を備えている。ソース領域は、ｎ型の不純物を比較的に高濃度に含むｎ型の半導体領域である。ソース領域は、第１種類の窒化物半導体で構成された第１層と第２種類の窒化物半導体で構成された第２層の両層に亘って形成されており、両層の境界面であるヘテロ接合面が通過している。ソース領域は、窒化物半導体結晶の上側表面に露出しており、ソース電極がオーミック接触している。
【実施例】
【００１９】
（実施例１）
図１は、実施例１の半導体装置１０の要部断面図を模式的に示している。図２は、図１中のII−II線における断面図を示している。図１、図２は、半導体装置１０の単位構造を模式的に示すものである。半導体装置１０には、図１、図２に示す単位構造が、図１、図２の左右方向に繰返し形成されている。
半導体装置１０は、窒化物半導体結晶２０と、ソース電極２８と、ドレイン電極３０と、ゲート電極３２を備えている。ソース電極２８は、窒化物半導体結晶２０の上側表面２０ａに形成されている。ドレイン電極３０は、窒化物半導体結晶２０の下側表面２０ｂに形成されている。ゲート電極３２は、窒化物半導体結晶２０の上側表面２０ａにゲート絶縁膜３４を介して形成されている。ソース電極２８とドレイン電極３０とゲート電極３２は金属電極である。ソース電極２８とドレイン電極３０は、チタン（Ｔｉ）とアルミニウム（Ａｌ）が積層された積層体によって構成されている。ゲート電極３２は、主にチタン（Ｔｉ）によって形成されている。ゲート絶縁膜３４は、酸化シリコン（ＳｉＯ２）によって構成されている。ソース電極２８とドレイン電極３０はオーミック電極であり、窒化物半導体結晶２０の上下の表面２０ａ、２０ｂにそれぞれオーミック接触している。
【００２０】
窒化物半導体結晶２０は、六方晶の構造を有する結晶体である。窒化物半導体結晶２０の上側表面２０ａは、（０００１）結晶面に垂直な（１０−１０）結晶面である。窒化物半導体結晶２０は、窒化ガリウム（ＧａＮ）で構成されたＧａＮ層２２（第１層）と、窒化ガリウム・アルミニウム（Ａｌ０．３Ｇａ０．７Ｎ）で構成されたＡｌＧａＮ層２４（第２層）を備えている。ＡｌＧａＮ層２４は、ＧａＮ層２２の上側に積層されている。窒化ガリウムと窒化ガリウム・アルミニウムのバンドギャップは互いに異なることから、ＧａＮ層２２とＡｌＧａＮ層２４との境界面２６はヘテロ接合面となっている。なお、窒化ガリウムのバンドギャップは、窒化ガリウム・アルミニウムのバンドギャップよりも狭い。以下、ＧａＮ層２２とＡｌＧａＮ層２４との境界面２６を単にヘテロ接合面２６と記すことがある。ヘテロ接合面２６は、窒化物半導体結晶２０の上側表面２０ａに平行であり、（０００１）結晶面に垂直な（１０−１０）結晶面上に形成されている。ヘテロ接合面２６の一部には、ゲート電極３２がゲート絶縁膜３４及びＡｌＧａＮ層２４を介して対向している。
【００２１】
ＧａＮ層２２は、導入した不純物の種類や濃度に応じて、ドレイン領域４２と、低濃度半導体領域４４、４８、５０と、ｐ型半導体領域４６と、ソース領域５４に区分することができる。同様に、ＡｌＧａＮ層２４は、ｉ型半導体領域５２とソース領域５４に区分することができる。ソース領域５４は、ＧａＮ層２２とＡｌＧａＮ層２４に亘って形成されており、その内部をヘテロ接合面が２６通過している。また、低濃度半導体領域４４、４８、５０は、窒化物半導体結晶２０の上下方向（厚み方向）に関して、ｐ型半導体領域４６よりも上方に位置する第１低濃度半導体領域５０と、ｐ型半導体領域４６の側方（上下位置が等しい）に位置する第２低濃度半導体領域４８と、ｐ型半導体領域４６よりも下方に位置する第３低濃度半導体領域４４に区分することができる。
【００２２】
ドレイン領域４２は、窒化ガリウムを主材料とする領域であり、ｎ型の不純物を比較的に高濃度に含むｎ＋型の領域である。ｎ型の不純物にはシリコン（Ｓｉ）が用いられており、その濃度は約３×１０１８ｃｍ−３に調整されている。ドレイン領域４２は、ＧａＮ層２２の最下層部に形成されている。ドレイン領域４２には、ドレイン電極３０がオーミック接触している。
低濃度半導体領域４４、４８、５０は、窒化ガリウムを主材料とする領域であり、ｎ型の不純物を比較的に低濃度に含むｎ−型の領域である。ｎ型の不純物にはシリコン（Ｓｉ）が用いられており、その濃度は約１×１０１６ｃｍ−３に調整されている。
第１低濃度半導体領域５０は、ヘテロ接合面２６の下側に形成されており、その一部がヘテロ接合面２６とｐ型半導体領域４６の間に介在している。
第２低濃度半導体領域４８は、第１低濃度半導体領域５０と第３低濃度半導体領域４４の間に形成されている。第２低濃度半導体領域４８は、ゲート電極３２の中間部の下方に形成されている。
第３低濃度半導体領域４４は、ドレイン領域４２の上側に形成されており、その一部がドレイン領域４２とｐ型半導体領域４６の間に介在している。低濃度半導体領域４４、４８、５０は、ゲート電極３２の中間部の下方に、ヘテロ接合面２６からドレイン領域４２まで伸びる一連のｎ−領域を形成している。
【００２３】
ｐ型半導体領域４６は、窒化ガリウムを主材料とする領域であり、ｐ型の不純物を含むｐ型の領域である。ｐ型の不純物にはマグネシウム（Ｍｇ）が用いられており、その濃度は約５×１０１９ｃｍ−３に調整されている。ｐ型半導体領域４６は、ソース電極２８とゲート電極３２の一部に対向する範囲に形成されている。図１に示すように、ｐ型半導体領域４６は、ヘテロ接合面２６を介してゲート電極３２の端部のみに対向しており、ゲート電極３２の中間部の下方にｐ型半導体領域４６は形成されていない。ゲート電極３２の中間部の下方には、低濃度半導体領域４４、４８、５０及びドレイン領域４２によって、ヘテロ接合面２６からｐ型半導体領域４６の側方を通過して窒化物半導体結晶２０の下側表面２０ｂに到るｎ型の半導体領域が形成されている。このｎ型の半導体領域４２、４４、４８、５０は、ゲート電極３２に電圧が印加されたときに電子が走行するチャネルの一部を構成する。
【００２４】
ソース領域５４は、ＧａＮ層２２とＡｌＧａＮ層２４に亘って形成されており、窒化物半導体結晶２０の上側表面２０ａに露出している。ソース領域５４は、ｎ型の不純物を比較的に高濃度に含むｎ＋型の領域である。ｎ型の不純物にはシリコン（Ｓｉ）が用いられており、その濃度は約３×１０１８ｃｍ−３に調整されている。ソース領域５４は、ソース電極２８の下に形成されており、ゲート電極３２の端部に対向する位置まで伸びている。
ｉ型半導体領域５２は、窒化ガリウム・アルミニウムを主材料とする領域であり、不純物が導入されていないｉ型の領域である。ｉ型半導体領域５２は、ゲート電極３２の中間部と第１低濃度半導体領域５０の間に位置している。ｉ型半導体領域５２と上部低濃度半導体領域５０との間に形成されたヘテロ接合面２６の一部には、ゲート電極３２が上方から対向しているとともに、ｐ型半導体領域４６が下方から対向している。なお、ｉ型半導体領域５２は、ｎ型の不純物を導入することによってｎ型の半導体領域とすることもできる。
【００２５】
図２に示すように、第２低濃度半導体領域４８は、（１０−１０）結晶面に平行な断面形状が矩形形状を有しており、その長手方向が＜０００１＞結晶軸方向に伸びている。第２低濃度半導体領域４８とｐ型半導体領域４６との境界面４６ａ、４６ｂは、両領域４６、４８が側方から互いに隣接していることから、（１０−１０）結晶面であるヘテロ接合面に垂直である。また、その境界面４６ａ、４６ｂのうち、第２低濃度半導体領域４８の長手方向に伸びる境界面４６ａは、（０００１）結晶面に垂直な（１１−２０）結晶面内に広がっている。即ち、第２低濃度半導体領域４８とｐ型半導体領域４６との境界面４６ａ、４６ｂの大部分（半分を超える部分）４６ｂは、（１０−１０）結晶面であるヘテロ接合面に垂直であるとともに、（０００１）結晶面に垂直な（１１−２０）結晶面内に広がっている。
第２低濃度半導体領域４８の幅寸法Ｌ１は、その長手寸法Ｌ２よりも十分に短く、本実施例ではＬ１＝２〜６μｍ、Ｌ２＝１．０ｍｍに設定されている。
【００２６】
次に、半導体装置１０の動作を説明する。半導体装置１０では、ヘテロ接合面２６が（１０−１０）結晶面上に形成されている。（１０−１０）結晶面は、その垂直方向に極性が変化しない無極性面である。そのことから、ヘテロ接合面２６に垂直な方向には、自発分極及びピエゾ分極が生じない。さらに、ｐ型半導体領域４６が、第２低濃度半導体領域５０を介してヘテロ接合面２６に対向している。それにより、ゲート電極３２に電圧を印加していない状態では、低濃度半導体領域４４、４８、５０に空乏層が形成され、その空乏層はヘテロ接合面２６まで伸びている。その結果、ゲート電極３２に電圧を印加していない状態では、低濃度半導体領域４４、４８、５０が空乏化されるとともに、ヘテロ接合面２６における２次元電子ガス層の形成が禁止される。半導体装置１０では、ゲート電極３２に電圧が印加されていない状態で、ソース電極２８とドレイン電極３０の間の通電が禁止される。
一方、ゲート電極３２に正の電圧を印加した状態では、低濃度半導体領域４４、４８、５０に形成されていた空乏層が縮小するとともに、ヘテロ接合面２６に２次元電子ガス層が形成される。換言すれば、低濃度半導体領域４４、４８、５０に形成されていた空乏層を縮小させ、ヘテロ接合面２６に２次元電子ガス層を形成させるためには、ゲート電極３２に比較的に大きな正の電圧を印加する必要がある。ゲート電極３２に正の電圧を印加すると、ヘテロ接合面２６や低濃度半導体領域４４、４８、５０は多数の電子が走行可能な状態となり、ソース電極２８とドレイン電極３０の間が通電可能な状態となる。このように、半導体装置１０は、安定したノーマリオフ動作を実現することができる。
【００２７】
半導体装置１０のしきい値電圧（オンするのに要するゲート電圧）は、低濃度半導体領域４４、４８、５０の不純物濃度、ｐ型半導体領域４８の不純物濃度、第１低濃度半導体領域５０の厚みｔ（図１参照）等によって変化する。あるいは、ｉ型半導体領域５２に例えばｎ型の不純物を導入することによっても変化する。従って、これらの設定を適宜変更することによって、所望のしきい値電圧を有する半導体装置１０を具現化することができる。
【００２８】
ヘテロ接合面２６は、特定の（１０−１０）結晶面上に限られず、（１０−１０）結晶面に等価な結晶面に形成することができる。あるいは、ヘテロ接合面２６は、例えば（１１−２０）結晶面等のように、（０００１）結晶面に垂直な結晶面上に形成してもよい。（０００１）結晶面に垂直な結晶面は、その垂直方向に極性が変化しない無極性面である。そのことから、ヘテロ接合面２６を、（０００１）結晶面上は避け、（０００１）結晶面に垂直な結晶面上に形成することによって、ヘテロ接合面２６に垂直な方向の自発分極及びピエゾ分極の発生を抑制することができる。それにより、ヘテロ接合面２６に発生する二次元電子ガスの密度を適度に抑制することができる。
【００２９】
（半導体装置１０の製造方法）
次に半導体装置１０の製造方法を説明する。
先ず、図３に示すように、ｎ＋型の窒化ガリウムを主材料とするとともに、その主表面が（１０−１０）結晶面である半導体基板４２（後にドレイン領域４２となる）を用意する。次に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を利用して、半導体基板４２上にｎ−型の窒化ガリウム層４４（後に第３低濃度半導体領域４４となる）を結晶成長させる。次に、ＭＯＣＶＤ法を利用して、ｎ−型の窒化ガリウム層４４上に、ｐ型の窒化ガリウム層４６（後にｐ型半導体領域４６となる）を結晶成長させる。
次に、図４に示すように、リソグラフィー技術とＲＩＥ技術を利用して、ｐ型の窒化ガリウム層４６を貫通し、ｎ−型の窒化ガリウム層４４に達するトレンチ４７を形成する。トレンチ４７は、図４の奥行き方向に伸びる筋状に形成する。即ち、トレンチ４７は、＜０００１＞結晶軸に平行に形成する。その結果、トレンチ４７の対向する一対の側面４７ａは、（１０−１０）結晶面及び（０００１）結晶面に垂直な（１１−２０）結晶面となる。
【００３０】
次に、図５に示すように、ＭＯＣＶＤ法を利用して、ｎ−型の窒化ガリウム層４４及びｐ型の窒化ガリウム層４６の上に、ｎ−型の窒化ガリウム層４８、５０（後に第２低濃度半導体領域４８と第１低濃度半導体領域５０となる）を結晶成長させる。このとき、トレンチ４７の内部では、一対の側面４７ａのそれぞれから結晶成長が進行する。先に説明したように、一対の側面４７ａは、（０００１）結晶面に垂直な（１１−２０）結晶面である。そのことから、結晶成長がそれぞれの側面４７ａから略等しい速度で進行する。それぞれの側面４７ａから結晶成長が略等しい速度で進行することにより、トレンチ４７の内部にｎ−型の窒化ガリウム層４８を均質に形成することができる。
【００３１】
上記に対して、例えばトレンチ４７を＜１１−２０＞結晶軸に平行に形成した場合、トレンチ４７の対向する一対の側面４７ａは（０００１）結晶面となる。この場合、一方の側面４７ａはガリウム原子のみが存在する（０００１）結晶面となり、他方の側面４７ａは窒素原子のみが存在する（０００１）結晶面となる。ガリウム原子のみが存在する（０００１）結晶面からの結晶成長は、窒素原子のみが存在する（０００１）結晶面からの結晶成長よりも、その進行速度が顕著に遅くなる。そのことから、トレンチ４７を＜１１−２０＞結晶軸に平行に形成してしまうと、トレンチ４７の内部における結晶成長に非対称性が生じ、トレンチ４７の内部にｎ−型の窒化ガリウム層４８を均質に形成することができなくなる。そのことから、トレンチ４７を形成する場合は、一対の側面４７ａが（０００１）結晶面と角度を成す結晶面となるように、トレンチ４７の伸びる方向を定めるとよい。結果的に、製造された半導体装置１０では、ｐ型半導体領域４６と第２低濃度半導体領域４８との境界面４６ａ、４６ｂの大部分４６ａが、（０００１）結晶面と角度を成す結晶面上に形成される。上記の観点から、実施例１の半導体装置１０では、ｐ型半導体領域４６と第２低濃度半導体領域４８との境界面４６ａ、４６ｂの大部分４６ａが、必ずしも（０００１）結晶面に垂直な（１１−２０）結晶面上に形成されていなくともよく、（０００１）結晶面と角度を成す結晶面上に形成されていればよい。
【００３２】
次に、図６に示すように、ＭＯＣＶＤ法を利用して、ｎ−型の窒化ガリウム層５０の上に、ｉ型の窒化ガリウム・アルミニウム層５２（後にｉ型半導体領域５２となる）を結晶成長させる。
次に、図７に示すように、イオン注入を実施してソース領域５２を形成する。このイオン注入時には、ｉ型の窒化ガリウム・アルミニウム層５２の上側表面に、ソース領域５２の形成範囲に開口が形成されたマスク（図示省略）を形成する。
以上までの工程によって、半導体装置１０の窒化物半導体結晶２０の成形が完了する。成形が完了した窒化物半導体結晶２０は、必要に応じて表面に保護層を形成した後、アニール処理が実施される。
【００３３】
次に、図８に示すように、ＣＶＤ法を利用して、ｉ型の窒化ガリウム・アルミニウム層５２の上に、酸化シリコン層３４（後にゲート絶縁膜３４となる）を成膜する。
次に、図９に示すように、リソグラフィー技術とエッチング技術を利用して、酸化シリコン層３４の一部を除去し、ソース領域５４の一部を露出させる。
次いで、ソース電極２８とドレイン電極３０とゲート電極３２を形成する。ソース電極２８はドレイン領域５４の上に形成し、ドレイン電極３０はドレイン領域４２の下に形成し、ゲート電極３２はゲート絶縁膜３４の上に形成する。以上の工程によって、図１に示す半導体装置１０を製造することができる。
【００３４】
（実施例２）
図１０は、実施例２の半導体装置１００の要部断面図を模式的に示している。実施例２の半導体装置１００は、横型のヘテロ接合電界効果トランジスタである。
半導体装置１００は、窒化物半導体結晶１２０と、ソース電極１２８と、ドレイン電極１３０と、ゲート電極１３２を備えている。ソース電極１２８は、窒化物半導体結晶１２０の上側表面１２０ａに形成されている。ドレイン電極１３０は、窒化物半導体結晶１２０の上側表面１２０ａに形成されている。ゲート電極１３２は、窒化物半導体結晶１２０の上側表面１２０ａにゲート絶縁膜３４を介して形成されている。ゲート電極１３２は、ソース電極１２８とドレイン電極１３０の間に位置している。
【００３５】
窒化物半導体結晶１２０は、六方晶の構造を有する単結晶体であり、上側表面１２０ａが（０００１）結晶面に垂直な（１０−１０）結晶面となっている。窒化物半導体結晶１２０は、窒化ガリウム（ＧａＮ）で構成されたＧａＮ層１２２（第１層）と、窒化ガリウム・アルミニウム（Ａｌ０．３Ｇａ０．７Ｎ）で構成されたＡｌＧａＮ層１２４（第２層）を備えている。ＡｌＧａＮ層１２４は、ＧａＮ層１２２の上側に積層されている。窒化ガリウムと窒化ガリウム・アルミニウムのバンドギャップは互いに異なることから、ＧａＮ層１２２とＡｌＧａＮ層１２４との境界面１２６はヘテロ接合面となっている。以下、ＧａＮ層１２２とＡｌＧａＮ層１２４との境界面１２６を単にヘテロ接合面１２６と記すことがある。ヘテロ接合面１２６は、窒化物半導体結晶１２０の上側表面１２０ａに平行であり、（０００１）結晶面に垂直な（１０−１０）結晶面上に形成されている。ヘテロ接合面１２６の一部には、ゲート電極１３２がゲート絶縁膜１３４及びＡｌＧａＮ層１２４を介して対向している。
【００３６】
ＧａＮ層１２２は、導入した不純物の種類や濃度に応じて、ｐ型半導体領域１４６と、低濃度半導体領域１５０と、ソース領域１５４と、ドレイン領域１５４に区分することができる。同様に、ＡｌＧａＮ層１２４は、ｉ型半導体領域１５２とソース領域１５４とドレイン領域１４２に区分することができる。ソース領域１５４とドレイン領域１４２は、ＧａＮ層１２２とＡｌＧａＮ層１２４に亘って形成されており、その内部をヘテロ接合面１２６が通過している。
【００３７】
ｐ型半導体領域１４６は、窒化ガリウムを主材料とする領域であり、ｐ型の不純物を含むｐ型の領域である。
低濃度半導体領域１５０は、窒化ガリウムを主材料とする領域であり、ｎ型の不純物を比較的に低濃度に含むｎ−型の領域である。低濃度半導体領域１５０は、ｐ型半導体領域１４６の上に形成されている。低濃度半導体領域１５０は、ヘテロ接合面１２６とｐ型半導体領域１４６の間に介在している。
ソース領域１５４は、ＧａＮ層１２２とＡｌＧａＮ層１２４に亘って形成されており、窒化物半導体結晶１２０の上側表面１２０ａに露出している。ソース領域１５４は、ｎ型の不純物を比較的に高濃度に含むｎ＋型の領域である。ソース領域１５４は、ソース電極１２８の下に形成されており、ゲート電極３２の一方の端部に対向する位置まで伸びている。
ドレイン領域１４２は、ＧａＮ層１２２とＡｌＧａＮ層１２４に亘って形成されており、窒化物半導体結晶１２０の上側表面１２０ａに露出している。ドレイン領域１４２は、ｎ型の不純物を比較的に高濃度に含むｎ＋型の領域である。ドレイン領域１４２は、ドレイン電極１３０の下に形成されており、ゲート電極１３２の他方の端部に対向する位置まで伸びている。
【００３８】
ｉ型半導体領域１５２は、窒化ガリウム・アルミニウムを主材料とする領域であり、不純物が導入されていないｉ型の領域である。ｉ型半導体領域１５２は、ゲート電極１３２の中間部と低濃度半導体領域１５０の間に位置している。ｉ型半導体領域１５２と低濃度半導体領域１５０との間に位置するヘテロ接合面１２６には、ゲート電極１３２が上方から対向しているとともに、ｐ型半導体領域１４６が下方から対向している。
【００３９】
次に、半導体装置１００の動作を説明する。半導体装置１００では、ヘテロ接合面１２６が（１０−１０）結晶面上に形成されている。（１０−１０）結晶面は、その垂直方向に極性が変化しない無極性面である。そのことから、ヘテロ接合面１２６では、自発分極及びピエゾ分極が生じない。さらに、ｐ型半導体領域１４６が、低濃度半導体領域１５０を介してヘテロ接合面１２６に対向している。それにより、ゲート電極１３２に電圧を印加していない状態では、低濃度半導体領域１５０に空乏層が形成され、その空乏層はヘテロ接合面１２６まで伸びている。その結果、ゲート電極１３２に電圧を印加していない状態では、ヘテロ接合面１２６における２次元電子ガス層の形成が禁止される。半導体装置１００では、ゲート電極１３２に電圧が印加されていない状態で、ソース電極１２８とドレイン電極１３０の間の通電が禁止される。
一方、ゲート電極１３２に正の電圧を印加した状態では、低濃度半導体領域１５０に形成されていた空乏層が縮小し、ヘテロ接合面１２６に２次元電子ガス層が形成される。ゲート電極１３２に正の電圧を印加すると、ヘテロ接合面１２６は多数の電子が走行可能な状態となり、ソース電極１２８とドレイン電極１３０の間が通電可能な状態となる。このように、半導体装置１００は、安定したノーマリオフ動作を実現することができる。
【００４０】
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。
本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００４１】
【図１】実施例１の半導体装置の単位構造を示す模式図。
【図２】図１中のII−II線断面図。
【図３】実施例１の半導体装置の第１の製造過程を示す図。
【図４】実施例１の半導体装置の第２の製造過程を示す図。
【図５】実施例１の半導体装置の第３の製造過程を示す図。
【図６】実施例１の半導体装置の第４の製造過程を示す図。
【図７】実施例１の半導体装置の第５の製造過程を示す図。
【図８】実施例１の半導体装置の第６の製造過程を示す図。
【図９】実施例１の半導体装置の第７の製造過程を示す図。
【図１０】実施例２の半導体装置の単位構造を示す模式図。
【符号の説明】
【００４２】
・１０、１００：半導体装置
・２０、１２０：窒化物半導体結晶
・２２、１２２：ＧａＮ層（第１層）
・２４、１２４：ＡｌＧａＮ層
・２６、１２６：ヘテロ接合面
・２８、１２８：ソース電極
・３０、１３０：ドレイン電極
・３２、１３２：ゲート電極
・３４、１３４：ゲート絶縁膜
・４２、１４２：ドレイン領域
・４４、４８、５０、１５０：低濃度半導体領域
・４６、１４６：ｐ型半導体領域
・５２、１５２：ｉ型半導体領域
・５４、１５４：ソース領域
【図１】
2008218813.tif 000003
【図２】
2008218813.tif 000004
【図３】
2008218813.tif 000005
【図４】
2008218813.tif 000006
【図５】
2008218813.tif 000007
【図６】
2008218813.tif 000008
【図７】
2008218813.tif 000009
【図８】
2008218813.tif 000010
【図９】
2008218813.tif 000011
【図１０】
2008218813.tif 000012