(57)【要約】【課題】    チャネル層としてＩｎＡｓ，ＩｎＧａＡｓまたはＩｎＳｂを用いることができ、電子供給層のｎ型不純物としてＳｉを用いることができるＨＥＭＴを提供する。【解決手段】    化合物半導体装置は、半導体基板と、半導体基板上に形成されたＩＩＩ−Ｖ族化合物半導体の積層構造であって、ＩｎＡｓ，ＩｎＳｂ等のチャネル層と電子供給層とを含み、電子供給層はＡｌＳｂ，ＩｎＡｌＳｂ等のＶ族元素としてＳｂを含むバリア層と該バリア層中に形成され、バリア層よりエネルギバンドギャップが狭く、Ｖ族元素としてＰ，Ａｓの少なくとも一方を含むが、Ｓｂを含まず、Ｓｉがドープされているが、キャリア電子が存在しないＩｎＡｓ等の量子化ドープ層を含む、積層構造と、積層構造の上に形成されたソース電極、ドレイン電極、ゲート電極と、を有する。【選択図】  図１
2008218598.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成されたＩＩＩ−Ｖ族化合物半導体の積層構造であって、チャネル層と電子供給層とを含み、前記電子供給層はＶ族元素としてＳｂを含むバリア層と該バリア層中に形成され、バリア層よりエネルギバンドギャップが狭く、Ｖ族元素としてＰ，Ａｓの少なくとも一方を含むが、Ｓｂを含まず、Ｓｉがドープされているが、キャリア電子が存在しない量子化ドープ層を含む、積層構造と、
前記積層構造の上に形成されたソース電極、ドレイン電極、ゲート電極と、
を有する化合物半導体装置。
【請求項２】
前記Ｖ族元素としてＳｂを含むバリア層はＡｌＳｂ，ＡｌＧａＳｂ，ＡｌＡｓＳｂのいずれかであり、前記チャネル層はＩｎＡｓ，ＩｎＧａＡｓのいずれかである請求項１記載の化合物半導体装置。
【請求項３】
前記Ｖ族元素としてＳｂを含むバリア層はＩｎＡｌＳｂであり、前記チャネル層はＩｎＳｂである請求項１記載の化合物半導体装置。
【請求項４】
前記量子化ドープ層はＩｎＡｓ，ＩｎＧａＡｓのいずれかである請求項１〜３のいずれか１項記載の化合物半導体装置。
【請求項５】
前記量子化ドープ層中のＳｉは面状、または全体にドープされている請求項１〜４のいずれか１項記載の化合物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置に関し、特にキャリア供給層からチャネル層にキャリアを供給する、いわゆる高電子移動度トランジスタ（high electron mobility transistor, ＨＥＭＴ）に関する。
【背景技術】
【０００２】
ＨＥＭＴは、超高速、低消費電力、高周波デバイスとして知られている。ミリ波（３０ＧＨｚ〜３００ＧＨｚ）、サブミリ波（３００ＧＨｚ〜３ＴＨｚ）領域で動作可能なＨＥＭＴとして、ＩｎＰ基板上に形成したＩｎＰ系ＨＥＭＴがある。ＩｎＰ系ＨＥＭＴのチャネル層材料として、ＩｎＰ基板に格子整合するＩｎ０．５３Ｇａ０．４７Ａｓが用いられてきた。ＩｎＧａＡｓ混晶においては、Ｉｎ組成が高くなるほど、電界によって輸送されるキャリア電子の有効質量が小さくなり、キャリア電子速度を高めることができる。なお、キャリア電子を単に電子と呼ぶ。よりいっそうの高速化のため、ＩｎＰ系ＨＥＭＴにおいて、チャネル層のＩｎＡｓ組成を７０％程度まで高めたＩｎ０．７Ｇａ０．３Ａｓも用いられている。高速化の目安である遮断周波数ｆＴが５６２ＧＨｚまで高められている。
【０００３】
ＨＥＭＴをより高速化する１つの手段は、チャネル層材料の電子の有効質量をより小さくすることである。ＩｎＧａＡｓ混晶であれば、ＩｎＡｓが最も電子の有効質量が小さい。ＩｎＳｂの電子の有効質量はさらに小さい。電子の有効質量は、Ｉｎ０．５３Ｇａ０．４７Ａｓで０．０４３ｍ０、Ｉｎ０．７Ｇａ０．３Ａｓで０．０３６ｍ０、ＩｎＡｓで０．０２２ｍ０、ＩｎＳｂで０．０１４ｍ０（ｍ０は電子の静止質量）である。チャネル層材料をＩｎＡｓやＩｎＳｂとすれば、電子速度が一層高まるので、ＴＨｚ動作の可能性もある。
【０００４】
ＩｎＡｓ、ないしＩｎＧａＡｓチャネル層の場合、電子を閉じ込めるバリア層はＡｌＳｂ，ＡｌＧａＳｂ、ないしＡｌＡｓＳｂを用いることが多い。ＡｌＳｂないしＡｌＧａＳｂは、ＩｎＡｓとの格子不整合が小さい。ＡｌＡｓＳｂは、ＩｎＡｓと格子整合させることもできる。ＡｌＳｂ／ＩｎＡｓヘテロ接合の伝導帯バンド不連続は１．３５ｅＶであり、ＩｎＡｓ層中に形成される２次元電子ガスの電子濃度をより高くすることができ、１×１０１３ｃｍ−２も可能であろう。ＩｎＳｂチャネル層の場合、バリア層はＩｎＡｌＳｂを用いることが多い。
【０００５】
電子供給層／チャネル層材料としＡｌＧａＡｓＳｂ／ＩｎＧａＡｓ系材料を用いるＨＥＭＴは、ＩｎＰ系ＨＥＭＴを凌駕できる超高速トランジスタとして期待される。電子供給層／チャネル層材料として、ＩｎＡｌＳｂ／ＩｎＳｂ系材料を用いるＨＥＭＴは、更なる高速化が期待される。ｎ型不純物としてＩＩＩ族サイトを置換するＳｉ，Ｓｎの代わりに、Ｖ族サイトを置換するＴｅを用いる方法もある。
【０００６】
特開平３−２５６３３６号は、電子供給層／チャネル層材料として、ＡｌＧａＩｎＡｓＳｂ／ＩｎＡｓＳｂ系材料を用いるＨＥＭＴを提案する。電子供給層としてＧａＳｂを用いると、ＩｎＡｓとの界面に２次元電子と２次元ホールとが同時に形成されることを指摘し、ＡｌｙＧａ１−ｙＳｂ電子供給層の場合、組成ｙを０＜ｙ≦０．３、ｎ型ドーピングをｎ≧３×１０１７ｃｍ−３とすることで、電子供給層の役割を果たせること等を教示する。
【０００７】
図４は、提案されている、ＩｎＡｓをチャネル層としたＨＥＭＴ構造の例を示す断面図である。ＧａＡｓ基板５１の上に、ｉ型Ａｌ０．２Ｇａ０．８Ｓｂまたはｉ型ＡｌＡｓ０．２Ｓｂ０．８のバッファ層５２、ｉ型ＩｎＡｓのチャネル層５３、ｎ型Ａｌ０．２Ｇａ０．８Ｓｂまたはｎ型ＡｌＡｓ０．２Ｓｂ０．８の電子供給層５４、ｎ型ＧａＡｓのコンタクト層５５を積層し、コンタクト層５５の上にゲート電極５６を挟んで、ソース電極５７、ドレイン電極５８を配置している。ｎ型不純物はＴｅである。
【０００８】
Ｔｅは毒性が強く、結晶成長装置の排気や、有毒物質対策にコストが掛かる。また、Ｓｉは拡散しにくいが、Ｔｅの拡散については未だ不明である。Ｔｅがチャネル層に拡散すると、特性を劣化させる可能性がある。Ｔｅをｎ型不純物として用いたＡｌＳｂ／ＩｎＡｓ系ＨＥＭＴの特性が期待されるほど良好でないことは、Ｔｅの拡散の可能性を懸念させる。Ｓｉは、毒性がなく、拡散しにくいことが知られており、取り扱い技術も確立している。
【０００９】
特開平９−２３７８８９号は、電子供給層／チャネル層材料として、ＩｎＡｌＡｓＳｂ／ＩｎＡｓまたはＩｎＡｓＳｂ系材料を用いるＨＥＭＴに関する。ＩｎＡｓと格子整合するＡｌＧａＡｓＳｂ電子供給層のＳｂ組成は８４．３％と大きく、ＳｉやＳｎがｐ型不純物となってしまうことを指摘し、電子供給層としてＩｎＡｌＡｓＳｂを用い、Ｓｂ組成を所定値以下に選択することにより、ＳｉやＳｎがｎ型不純物として機能することを教示する。
【００１０】
【特許文献１】特開平３−２５６３３６号公報
【特許文献２】特開平９−２３７８８９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、高速化を可能とするＨＥＭＴを提供することである。
【００１２】
本発明の他の目的は、チャネル層に対してポテンシャルバリアを形成する層をＶ族元素としてＳｂを含む層で形成し、かつｎ型不純物としてＳｉを用いることのできるＨＥＭＴを提供することである。
【００１３】
本発明のさらに他の目的は、チャネル層としてＩｎＡｓ，ＩｎＧａＡｓまたはＩｎＳｂを用いることができ、電子供給層のｎ型不純物としてＳｉを用いることができるＨＥＭＴを提供することである。
【課題を解決するための手段】
【００１４】
本発明の１観点によれば、
半導体基板と、
前記半導体基板上に形成されたＩＩＩ−Ｖ族化合物半導体の積層構造であって、チャネル層と電子供給層とを含み、前記電子供給層はＶ族元素としてＳｂを含むバリア層と該バリア層中に形成され、バリア層よりエネルギバンドギャップが狭く、Ｖ族元素としてＰ，Ａｓの少なくとも一方を含むが、Ｓｂを含まず、Ｓｉがドープされているが、キャリア電子が存在しない量子化ドープ層を含む、積層構造と、
前記積層構造の上に形成されたソース電極、ドレイン電極、ゲート電極と、
を有する化合物半導体装置
が提供される。
【発明の効果】
【００１５】
Ｖ族元素としてＳｂを含むバリア層を用い、バリア層よりエネルギバンドギャップが狭く、Ｖ族元素としてＰ，Ａｓの少なくとも一方を含むが、Ｓｂを含まず、Ｓｉがドープされているが、キャリア電子が存在しない量子化ドープ層をバリア層中に形成することにより、ｎ型不純物としてＳｉを用いることができる。量子化ドープ層のエネルギ準位を制御することにより、量子化ドープ層からチャネル層に電子を供給し、量子化ドープ層自身の伝導性はなくすことができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施例を説明する。
【００１７】
図１Ａ，１Ｂは、本発明の第１に実施例によるＨＥＭＴの構成を示す断面図、及びバンド構造を示すダイアグラムである。
【００１８】
図１Ａに示すように、半絶縁性ＧａＡｓ基板１０の上に、厚さ約２μｍのアンドープＡｌＳｂバッファ層１１、厚さ約１０ｎｍ〜１５ｎｍのアンドープＩｎＡｓチャネル層１２、厚さ約３ｎｍのアンドープＡｌＳｂ第１バリア層１３、厚さ２原子層〜約２ｎｍのＳｉをドープしたＩｎＡｓ量子化ドープ層１４、厚さ約１０ｎｍのアンドープＡｌＳｂ第２バリア層１６、厚さ約５ｎｍのアンドープＩｎＡｌＡｓバンド調整層１７が積層される。アンドープＡｌＳｂ第１バリア層１３は、量子化ドープ層１４とチャネル層１２を分離するスペーサ層としての機能を有する。
【００１９】
ＩｎＡｓ量子化ドープ層１４は、全体にＳｉがドープされるか、または面１５状にＳｉがデルタドーピングされる。デルタドーピングの場合、Ｓｉドープ面１５の上下にそれぞれ少なくとも１原子層のＩｎＡｓ層１４ａ、１４ｂを配置する。ＩｎＡｓにドープしたＳｉは、ＩＩＩ族サイトのＩｎを置換して、ｎ型不純物となる。また、ＡｌＳｂバリア層１３，１６に挟まれたＩｎＡｓ量子化ドープ層１４の厚さが約２ｎｍ以下であるため、強く１方向から量子化される。ＡｌＳｂバリア層１３，１６に挟まれた、ＩｎＡｓ量子化ドープ層１４の電子のエネルギ準位は、バリア高さ、幅などの条件に応じて変化する。基底準位を十分高くすると、キャリア電子を供給するが、その層自身にはキャリア電子が存在しない層となる。
【００２０】
図１Ｂは、図１Ａに示す積層構造のバンドダイアグラムを示す。折れ線ＥＣが伝導帯底部のポテンシャルを示し、折れ線ＥＶが価電子帯頂部のポテンシャルを示す。点線ＥＦはフェルミレベルを示す。ＩｎＡｓチャネル層１２／ＡｌＳｂ第１バリア層１３のヘテロ界面の伝導帯底部のバンド不連続は、１．３５ｅＶある。１方向から量子化した量子化ドープ層１４の量子化した基底エネルギ準位Ｅｂａｒｒ（０）は、チャネル層１２の低いエネルギ準位より十分高く、量子化ドープ層１４から電子がチャネル層１２に供給される。量子化ドープ層１４は、電子を失い、導電性は持たない。このように、第１バリア層１３、量子化ドープ層１４、第２バリア層１６は、協同して電子供給層１９を構成する。量子化ドープ層１４の厚さは、約３ｎｍ以下であり、より好ましくは約２ｎｍ以下である。
【００２１】
空乏化させる量子化ドープ層、チャネル層内のエネルギ準位は、条件を設定すれば算出することができる。実際にサンプルを形成し、測定して確認することがより好ましい。なお、量子化ドープ層１４をＩｎＡｓで構成する代わりに、ＩｎＧａＡｓで構成することもできる。
【００２２】
図２Ａ−２Ｅは、図１Ａに示す構造の製造方法の主要工程を示す断面図である。
【００２３】
図２Ａに示すように、半絶縁性ＧａＡｓ基板１０の上に、例えば厚さ約２μｍのアンドープＡｌＳｂバッファ層１１、厚さ約１５ｎｍのアンドープＩｎＡｓチャネル層１２、厚さ約３ｎｍのアンドープＡｌＳｂ第１バリア層１３、厚さ約１ｎｍのＩｎＡｓ層１４ａを分子線エピタキシ（ＭＢＥ）によりエピタキシャル成長し、面１５状にＳｉをデルタドーピングし、さらに厚さ１ｎｍのＩｎＡｓ層１４ｂ、厚さ約１０ｎｍのアンドープＡｌＳｂ第２バリア層１６、厚さ約５ｎｍのアンドープＩｎ０．５Ａｌ０．５Ａｓバンド調整層１７をＭＢＥによりエピタキシャル成長する。ＩｎＡｓ層１４ａ、１４ｂが合体して、Ｓｉドープの量子化ドープ層１４を構成する。Ｓｉのドーピング量としては、５×１０１２ｃｍ−２程度とする。なお、デルタドーピングに代え、Ｓｉを全体にドープしたＩｎＡｓ層１４を成長してもよい。エピタキシャル層を成長した後、エッチングまたはイオン注入により素子分離を行なう。
【００２４】
図２Ｂに示すように、アンドープＩｎ０．５Ａｌ０．５Ａｓバンド調整層１７の上に、Ｐｄ層、Ａｔ層、Ａｕ層を積層し、パターニングし、アニールを施して、ソース電極２１、ドレイン電極２２を形成する。
【００２５】
図２Ｃに示すように、日本ゼオン製ＺＥＰレジスト層３１、ポリジメチルグルタルイミド（poly-dimethylglutarimideＰＭＧＩ）レジスト層３２、ＺＥＰレジスト層３３を塗布し、３層レジスト層を形成する。
【００２６】
図２Ｄに示すように、電子線露光により、ＺＥＰレジスト層３３、ＰＭＧＩレジスト層３２に中広がりの開口を形成し、さらに電子線露光により、ＺＥＰレジスト層３１にゲート長に対応する狭幅の開口を形成する。
【００２７】
図２Ｅに示すように、Ｔｉ層、Ａｔ層、Ａｕ層を堆積する。その後、レジスト層３３，３２，３１を除去することで、ゲート電極２３をリフトオフで形成する。このようにして、図１Ａに示す構造を得る。
【００２８】
上記実施例においては、チャネル層の上に電子供給層を形成したが、電子供給層の構成はこれに限らない。
【００２９】
図３Ａに示すように、バッファ層１１の上に、下側電子供給層１８、チャネル層１２、上側電子供給層１９を積層し、その上にアンドープＩｎ０．５Ａｌ０．５Ａｓバンド調整層１７を成長してもよい。チャネル層１２の上下界面に２次元電子ガスが生じる。チャネル層の上下、または上下の少なくとも一方に電子供給層を形成すれば、ＨＥＭＴが形成できる。
【００３０】
なお、ＨＥＭＴの構成材料は、上記のものに限らない。
【００３１】
図３Ｂは、構成材料の組み合わせを示す表である。上記第１の実施例を含む第１種においては、チャネル層をＩｎＡｓ，またはＩｎＧａＡｓで構成し、バリア層をＡｌＳｂ，ＡｌＧａＳｂ，またはＡｌＡｓＳｂで構成する。第２種においては、チャネル層をＩｎＳｂで構成し、バリア層をＩｎＡｌＳｂで構成する。第１種、第２種共通に、Ｓｉをドープする量子化ドープ層はＩｎＡｓ，またはＩｎＧａＡｓとする。
【００３２】
以上実施例に沿って本発明を説明したが、本発明はこれらに限定される物ではない。例えば、量子化ドープ層以外の構成要件には、公知の種々の構成を採用することができる。その他、種々の変更、置換、改良、組合せ等が可能なことは当業者に自明であろう。
【図面の簡単な説明】
【００３３】
【図１】図１Ａ，１Ｂは、本発明の第１に実施例によるＨＥＭＴの構成を示す断面図、及びバンド構造を示すダイアグラムである。
【図２−１】／
【図２−２】図２Ａ−２Ｅは、図１Ａに示す構造の製造方法の主要工程を示す断面図である。
【図３】図３Ａは、電子供給層の配置の他の例を示す概略断面図、図３Ｂは、ＨＥＭＴの構成材料の組み合わせを示す表である。
【図４】図４は、従来例によるＨＥＭＴ構造の例を示す断面図である。
【符号の説明】
【００３４】
１０    半絶縁性ＧａＡｓ基板、
１１    バッファ層、
１２    チャネル層、
１３，１６    バリア層、
１４    量子化ドープ層、
１５    （Ｓｉデルタドーピング）面、
１７    バンド調整層、
２１    ソース電極、
２２    ドレイン電極、
２３    ゲート電極。
【図１】
2008218598.tif 000003
【図２−１】
2008218598.tif 000004
【図２−２】
2008218598.tif 000005
【図３】
2008218598.tif 000006
【図４】
2008218598.tif 000007