(57)【要約】【課題】本発明は、縦置き配置及び横置き配置の何れの配置にも用いることができる構成のＩ／Ｏセルを提供することを目的とする。【解決手段】半導体装置は、コア回路と、複数の電源電圧を供給する複数の電源配線と、複数の電源配線に複数のコンタクト位置を介して電気的に接続されコア回路と外部との間で信号を入出力するＩ／Ｏセルを含み、複数のコンタクト位置のうち異なる電源電圧に接続される異なるコンタクト位置がＩ／Ｏセルの長辺方向及び短辺方向の何れの方向においても同一直線上に位置しないように配置されることを特徴とする。【選択図】図７
2008218751.tif 000002
【特許請求の範囲】
【請求項１】
コア回路と、
複数の電源電圧を供給する複数の電源配線と、
該複数の電源配線に複数のコンタクト位置を介して電気的に接続され該コア回路と外部との間で信号を入出力するＩ／Ｏセル
を含み、該複数のコンタクト位置のうち異なる電源電圧に接続される異なるコンタクト位置が該Ｉ／Ｏセルの長辺方向及び短辺方向の何れの方向においても同一直線上に位置しないように配置されることを特徴とする半導体装置。
【請求項２】
該複数のコンタクト位置は該Ｉ／Ｏセル内で斜め方向に略一列に配置されることを特徴とする請求項１記載の半導体装置。
【請求項３】
該Ｉ／Ｏセルは、その長辺方向が該半導体装置のチップの辺に略平行となるように配置され、該半導体装置のチップの辺に略垂直な方向に複数個並べられることを特徴とする請求項１記載の半導体装置。
【請求項４】
複数の電源配線に複数のコンタクト位置を介して電気的に接続されコア回路と外部との間で信号を入出力するＩ／Ｏセルであって、
該複数のコンタクト位置のうち異なる電源電圧に接続される異なるコンタクト位置が該Ｉ／Ｏセルの長辺方向及び短辺方向の何れの方向においても同一直線上に位置しないように配置されることを特徴とするＩ／Ｏセル。
【請求項５】
該複数のコンタクト位置は該Ｉ／Ｏセル内で斜め方向に略一列に配置されることを特徴とする請求項４記載のＩ／Ｏセル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体装置に関し、詳しくは半導体装置のＩ／Ｏセルに関する。
【背景技術】
【０００２】
半導体集積回路においては、外部ピンとコア回路との信号の入出力は、リードフレーム、ボンディングワイヤ、パッド、及びＩ／Ｏセルを介して行われる。ここでＩ／Ｏセルとは、ボンディングワイヤ接続用の各パッドに対応して設けられる入出力用の半導体素子で構成された区画である。このＩ／Ｏセルには、入出力用の半導体素子に加え、静電破壊防止のための回路が設けられている場合もある。パッドとＩ／Ｏセルとの間の電気的接続は、多層配線を介して行われる。
【０００３】
近年半導体集積回路のピン数が多くなり、これに伴って、Ｉ／Ｏセル（入出力用の半導体素子が設けられる区画）の配列のピッチを小さくする必要がある。Ｉ／Ｏセルをコア回路領域の外周部に配置する場合、なるべく多くの数のＩ／Ｏセルを配置するために、Ｉ／Ｏセルの長さ方向がチップの辺と垂直になるように配置することが望ましい。
【０００４】
図１は、Ｉ／Ｏセルの長さ方向がチップの辺と垂直になるようにＩ／Ｏセルを配置した構成を示す図である。図１に示す半導体チップ１０は、コア回路１１、チップ外周部に配置された複数のＩ／Ｏセル１２、及び電源配線１３乃至１５を含む。電源配線１３乃至１５は、例えば２つの異なる電位の電源電圧と１つの接地電圧を供給する。
【０００５】
図２は、図１に示す部分Ａを拡大して示す図である。図２に示すように、Ｉ／Ｏセル１２には複数のコンタクト領域１６が設けられており、これらコンタクト領域１６が電源配線１３乃至１５に電気的に接続されている。Ｉ／Ｏセル１２は、電源配線１３乃至１５からコンタクト領域１６を介して電源電圧及び接地電圧を受け取る。図１及び図２に示されるように、Ｉ／Ｏセル１２は略長方形の領域であり、長さ方向（長辺の延展する方向）が半導体チップ１０の辺に垂直となるように、即ち幅方向（短辺の延展する方向）が半導体チップ１０の辺と水平となるように配置されている。
【０００６】
図１のようにＩ／Ｏセル１２を配置すると、狭いピッチで多数のピンを設けることができるという利点があるが、Ｉ／Ｏセル１２の長さ方向が半導体チップ１０の辺に垂直となるために、Ｉ／Ｏセル１２の長辺の長さ分だけチップサイズが大きくなってしまう。そこで、チップサイズを小さくしたいという要求が強い場合には、Ｉ／Ｏセル１２の長さ方向が半導体チップ１０の辺に対して平行になるように配置する構成が考えられる。
【０００７】
図３は、Ｉ／Ｏセルの長さ方向がチップの辺と平行になるようにＩ／Ｏセルを配置した構成を示す図である。図３において、図１と同一の構成要素は同一の番号で参照し、その説明は省略する。図３においては、複数のＩ／Ｏセル１２Ａが、その長さ方向が半導体チップ１０の辺と平行となるように配置されている。
【０００８】
図４は、図３に示す部分Ａを拡大して示す図である。図４に示すように、Ｉ／Ｏセル１２Ａには複数のコンタクト領域１７が設けられており、これらコンタクト領域１７が電源配線１３乃至１５に電気的に接続されている。Ｉ／Ｏセル１２Ａは、電源配線１３乃至１５からコンタクト領域１７を介して電源電圧及び接地電圧を受け取る。図３及び図４に示されるように、Ｉ／Ｏセル１２は略長方形の領域であり、長さ方向（長辺の延展する方向）が半導体チップ１０の辺に平行となるように、即ち幅方向（短辺の延展する方向）が半導体チップ１０の辺と垂直となるように配置されている。
【０００９】
図１及び図２に示すように配置されるＩ／Ｏセル１２と、図３及び図４に示すように配置されるＩ／Ｏセル１２Ａとでは、同一の設計のＩ／Ｏセルを用いることはできない。これは、図２に示すＩ／Ｏセル１２と電源配線１３乃至１５との電源コンタクト位置１６が、図４に示すＩ／Ｏセル１２Ａと電源配線１３乃至１５との電源コンタクト位置１７と異なるからである。
【００１０】
図５は、Ｉ／Ｏセルの電源コンタクト配置の断面図の一例を示す図である。図５において、半導体基板２０に複数のウェル２１が形成され、各ウェル２１内に拡散層２２が形成される。各ウェル２１内で隣接する拡散層２２の間には、ゲート電極２３が設けられ、トランジスタを構成している。これらトランジスタがＩ／Ｏセルの入出力用半導体素子であり、コンタクト、配線層の配線、ビア等を介して、パッド２６又はチップ内部のコア回路に接続される。パッド２６は、配線層の最上層の更に上に設けられた表面保護膜２７の開口部に設けられており、このパッド２６を例えばボンディングワイヤで外部のリードフレーム等に接続する。
【００１１】
図５において、コンタクト２４を介して拡散層２２に電気的に接続されている配線２５が電源配線であるとする。またこのコンタクト２４が、例えば図２に示す位置Ｂに設けられたコンタクトであるとする。仮に、図２のＩ／Ｏセル１２と図４のＩ／Ｏセル１２Ａとが同一設計のＩ／Ｏセルであるとすると、図２のＩ／Ｏセル１２内の位置Ｂに対応する図４のＩ／Ｏセル１２Ａ内のコンタクト位置は位置Ｃであるので、図４の位置Ｃのコンタクトが図５のコンタクト２４であることになる。しかし図２において位置Ｂに設けられたコンタクト領域１６が接続されているのは電源配線１３であり、図４において位置Ｃに設けられたコンタクト領域１７が接続されているのは電源配線１５である。従って、同一設計のＩ／Ｏセルの同一の回路部分（図５のコンタクト２４が接続される拡散層２２）が、図２の配置と図４の配置とでは、異なる電源配線（即ち異なる電源電圧）に接続されることになってしまう。このような理由から、図１及び図２に示す縦置き配置のＩ／Ｏセル１２と図３及び図４に示す横置き配置のＩ／Ｏセル１２Ａとでは、同一の設計のＩ／Ｏセルを用いることはできない。
【００１２】
従って、図１及び図２に示す縦置き配置及び図３及び図４に示す横置き配置の何れにも対応可能としておいて、何れか一方を適宜選択して実施するという場合、縦置き用及び横置き用それぞれに個別のＩ／Ｏセルを設計して用意しておく必要がある。これは設計工数即ち開発コストの増大につながり好ましくない。
【特許文献１】特開平７−１４９２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
以上を鑑みて本発明は、縦置き配置及び横置き配置の何れの配置にも用いることができる構成のＩ／Ｏセルを提供することを目的とする。
【課題を解決するための手段】
【００１４】
半導体装置は、コア回路と、複数の電源電圧を供給する複数の電源配線と、該複数の電源配線に複数のコンタクト位置を介して電気的に接続され該コア回路と外部との間で信号を入出力するＩ／Ｏセルを含み、該複数のコンタクト位置のうち異なる電源電圧に接続される異なるコンタクト位置が該Ｉ／Ｏセルの長辺方向及び短辺方向の何れの方向においても同一直線上に位置しないように配置されることを特徴とする。
【発明の効果】
【００１５】
本発明の少なくとも１つの実施例によれば、複数のコンタクト位置のうち異なる電源電圧に接続される異なるコンタクト位置がＩ／Ｏセルの長辺方向及び短辺方向の何れの方向においても同一直線上に位置しないようにＩ／Ｏセルを設計することで、Ｉ／Ｏセルを縦置きに配置しても横置きに配置しても、直線状に延びる電源配線に各コンタクトを適宜接続することが可能となる。従って、縦置き配置及び横置き配置の何れにも対応可能としておいて、何れか一方を適宜選択して実施するという場合、縦置き用及び横置き用に共通して１つのＩ／Ｏセルを設計して用意しておけばよい。これにより、従来のように個別のＩ／Ｏセルを設計して用意しておく場合と比較して、設計工数即ち開発コストを削減することが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１７】
図６は、本発明の実施例によるＩ／Ｏセルをその長さ方向がチップの辺と垂直になるように配置した構成を示す図である。図６に示す半導体チップ３０は、コア回路３１、チップ外周部に配置された複数のＩ／Ｏセル３２、及び電源配線３３乃至３５を含む。電源配線３３乃至３５は、例えば２つの異なる電位の電源電圧と１つの接地電圧を供給する。
【００１８】
図７は、図６に示す部分Ａを拡大して示す図である。図７に示すように、Ｉ／Ｏセル３２には複数のコンタクト領域３６が設けられており、これらコンタクト領域３６が電源配線３３乃至３５に電気的に接続されている。Ｉ／Ｏセル３２は、電源配線３３乃至３５からコンタクト領域３６を介して電源電圧及び接地電圧を受け取る。図６及び図７に示されるように、Ｉ／Ｏセル３２は略長方形の領域であり、長さ方向（長辺の延展する方向）が半導体チップ３０の辺に垂直となるように、即ち幅方向（短辺の延展する方向）が半導体チップ３０の辺と水平となるように配置されている。
【００１９】
図７に示されるように、本発明の実施例においては、複数の電源配線３３乃至３５に複数のコンタクト位置（コンタクト領域３６の位置）を介して電気的に接続されコア回路３１と半導体チップ３０外部との間で信号を入出力するＩ／Ｏセル３２において、複数のコンタクト位置のうち異なる電源電圧に接続される異なるコンタクト位置がＩ／Ｏセル３２の長辺方向及び短辺方向の何れの方向においても同一直線上に位置しないように配置されることを特徴とする。即ち、図７において、３つの異なる電源配線３３乃至３５に接続される３つのコンタクト領域３６が、矢印Ａ１で示すＩ／Ｏセル３２の長辺方向には同一直線上には位置しないように配置されている。また更に、３つの異なる電源配線３３乃至３５に接続される３つのコンタクト領域３６が、矢印Ａ２で示すＩ／Ｏセル３２の短辺方向にも同一直線上には位置しないように配置されている。より具体的には、複数のコンタクト位置は、Ｉ／Ｏセル３２内で斜め方向に略一列に配置されている。
【００２０】
図６のようにＩ／Ｏセル３２を配置すると、狭いピッチで多数のピンを設けることができるという利点があるが、Ｉ／Ｏセル３２の長さ方向が半導体チップ３０の辺に垂直となるために、Ｉ／Ｏセル３２の長辺の長さ分だけチップサイズが大きくなってしまう。そこで、チップサイズを小さくしたいという要求が強い場合には、Ｉ／Ｏセル３２の長さ方向が半導体チップ３０の辺に対して平行になるように配置する構成が考えられる。
【００２１】
図８は、Ｉ／Ｏセルの長さ方向がチップの辺と平行になるようにＩ／Ｏセルを配置した構成を示す図である。図８において、図６と同一の構成要素は同一の番号で参照し、その説明は省略する。図８においては、複数のＩ／Ｏセル３２が、その長さ方向が半導体チップ３０の辺と平行となるように配置されている。
【００２２】
図９は、図８に示す部分Ａを拡大して示す図である。図９に示すように、Ｉ／Ｏセル３２には複数のコンタクト領域３６が設けられており、これらコンタクト領域３６が電源配線３３乃至３５に電気的に接続されている。Ｉ／Ｏセル３２は、電源配線３３乃至３５からコンタクト領域３６を介して電源電圧及び接地電圧を受け取る。図８及び図９に示されるように、Ｉ／Ｏセル３２は略長方形の領域であり、長さ方向（長辺の延展する方向）が半導体チップ３０の辺に平行となるように、即ち幅方向（短辺の延展する方向）が半導体チップ３０の辺と垂直となるように配置されている。
【００２３】
図６及び図７に示すように配置されるＩ／Ｏセル３２と図８及び図９に示すように配置されるＩ／Ｏセル３２とは、同一の設計のＩ／Ｏセルである。即ち、図７に示すＩ／Ｏセル３２と電源配線３３乃至３５との電源コンタクト位置（領域）３６は、図９に示すＩ／Ｏセル３２と電源配線３３乃至３５との電源コンタクト位置（領域）３６と同一である。また１つのコンタクト領域３６に着目すると、その着目コンタクト領域３６は、図７の配置或いは図９の配置の何れの配置であっても、同一の電源配線に接続されている。
【００２４】
従来技術の場合と同様に図５を用いて説明する。図５において、コンタクト２４を介して拡散層２２に電気的に接続されている配線２５が電源配線であるとする。またこのコンタクト２４が、例えば図７に示す位置Ｂに設けられたコンタクトであるとする。図７のＩ／Ｏセル３２と図９のＩ／Ｏセル３２とは同一設計のＩ／Ｏセルであり、図７のＩ／Ｏセル３２内の位置Ｂに対応する図９のＩ／Ｏセル３２内のコンタクト位置は位置Ｃであるので、図９の位置Ｃのコンタクトが図５のコンタクト２４であることになる。図７において位置Ｂに設けられたコンタクト領域３６が接続されているのは電源配線３３であり、図９において位置Ｃに設けられたコンタクト領域３６が接続されているのは電源配線３３である。従って、同一設計のＩ／Ｏセルの同一の回路部分（図５のコンタクト２４が接続される拡散層２２）が、図７の配置と図９の配置とで、同一の電源配線（即ち同一の電源電圧）に接続される。
【００２５】
このように、複数のコンタクト位置のうち異なる電源電圧に接続される異なるコンタクト位置がＩ／Ｏセル３２の長辺方向及び短辺方向の何れの方向においても同一直線上に位置しないようにＩ／Ｏセル３２を設計すれば、Ｉ／Ｏセル３２を縦置きに配置しても横置きに配置しても、直線状に延びる電源配線に各コンタクトを適宜接続することが可能となる。従って、図６及び図７に示す縦置き配置及び図８及び図９に示す横置き配置の何れにも対応可能としておいて、何れか一方を適宜選択して実施するという場合、縦置き用及び横置き用に共通して１つのＩ／Ｏセルを設計して用意しておけばよい。これにより、従来のように個別のＩ／Ｏセルを設計して用意しておく場合と比較して、設計工数即ち開発コストを削減することが可能となる。
【００２６】
図１０は、本発明の実施例によるＩ／Ｏセルをその長さ方向がチップの辺と平行になるように配置した構成の変形例を示す図である。図１０において、図６と同一の構成要素は同一の番号で参照し、その説明は省略する。
【００２７】
図１０に示す半導体チップ３０Ａは、コア回路３１、チップ外周部に配置された複数のＩ／Ｏセル３２、及び電源配線３３乃至３５を含む。図１０に示す構成では、電源配線３３乃至３５が、半導体チップ３０Ａの外周部において３重に配置されている。即ち、コア回路３１の直ぐ外側に電源配線３３乃至３５の第１のセットが設けられ、その直ぐ外側に電源配線３３乃至３５の第２のセットが設けられ、更にまたその直ぐ外側に電源配線３３乃至３５の第３のセットが設けられている。
【００２８】
また複数のＩ／Ｏセル３２が、その長辺方向が半導体チップ３０Ａの辺に略平行となるように配置されるとともに、半導体チップ３０Ａの辺に略垂直な方向に複数個並べられる構成となっている。即ち、３重に設けられた電源配線の３つのセットそれぞれに対応してＩ／Ｏセル３２が半導体チップ３０Ａの辺に垂直な方向に３重に並べられる。
【００２９】
図１１は、図１０に示す部分Ａを拡大して示す図である。図１１に示すように、各々のＩ／Ｏセル３２には複数のコンタクト領域３６が設けられており、これらコンタクト領域３６が電源配線３３乃至３５に電気的に接続されている。各Ｉ／Ｏセル３２は、電源配線３３乃至３５からコンタクト領域３６を介して電源電圧及び接地電圧を受け取る。上述したように、３重に設けられた電源配線の３つのセットそれぞれに対応してＩ／Ｏセル３２が半導体チップの辺に垂直な方向に３重に並べられている。
【００３０】
図１０及び図１１に示すような配置は、Ｉ／Ｏセル３２を半導体チップの辺に垂直にｎ段並べた時のＩ／Ｏセル３２のｎ個の短辺の長さの合計が、１つのＩ／Ｏセル３２の長辺の長さよりも短ければ、図６に示す配置と比較してチップのサイズを小さくすることができる。即ち、Ｉ／Ｏセル３２の短辺の長さをＸ、長辺の長さをＹとした時に、Ｙ／Ｘを超えない数の段数であれば、Ｉ／Ｏセル３２を図１０及び図１１に示すように横置き配置にして複数段並べることで、図６に示すような縦置きの配置と比較してチップサイズを小さくすることができる。
【００３１】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【図面の簡単な説明】
【００３２】
【図１】Ｉ／Ｏセルの長さ方向がチップの辺と垂直になるようにＩ／Ｏセルを配置した構成を示す図である。
【図２】図１に示す部分Ａを拡大して示す図である。
【図３】Ｉ／Ｏセルの長さ方向がチップの辺と平行になるようにＩ／Ｏセルを配置した構成を示す図である。
【図４】図３に示す部分Ａを拡大して示す図である。
【図５】Ｉ／Ｏセルの電源コンタクト配置の断面図の一例を示す図である。
【図６】本発明の実施例によるＩ／Ｏセルをその長さ方向がチップの辺と垂直になるように配置した構成を示す図である。
【図７】図６に示す部分Ａを拡大して示す図である。
【図８】Ｉ／Ｏセルの長さ方向がチップの辺と平行になるようにＩ／Ｏセルを配置した構成を示す図である。
【図９】図８に示す部分Ａを拡大して示す図である。
【図１０】本発明の実施例によるＩ／Ｏセルをその長さ方向がチップの辺と平行になるように配置した構成の変形例を示す図である。
【図１１】図１０に示す部分Ａを拡大して示す図である。
【符号の説明】
【００３３】
３０  半導体チップ
３１  コア回路
３２  Ｉ／Ｏセル
３３〜３５  電源配線
３６  コンタクト領域
【図１】
2008218751.tif 000003
【図２】
2008218751.tif 000004
【図３】
2008218751.tif 000005
【図４】
2008218751.tif 000006
【図５】
2008218751.tif 000007
【図６】
2008218751.tif 000008
【図７】
2008218751.tif 000009
【図８】
2008218751.tif 000010
【図９】
2008218751.tif 000011
【図１０】
2008218751.tif 000012
【図１１】
2008218751.tif 000013