(57)【要約】【課題】ゲート電極の上方にコンタクトプラグを形成するときに、ゲート絶縁膜やゲート電極を構成する材料がエッチングされることが無く、高い信頼性を有するゲート電極を有する絶縁ゲート電界効果トランジスタを提供する。【解決手段】絶縁ゲート電界効果トランジスタは、ソース／ドレイン領域１３及びチャネル形成領域１２、ゲート電極２３、並びに、ゲート絶縁膜３０を備えており、ゲート絶縁膜３０は、ゲート電極２３とチャネル形成領域１２との間に形成されたゲート絶縁膜本体部３０Ａ、及び、ゲート絶縁膜本体部３０Ａからゲート電極２３の側面部２３Ａの途中まで延在するゲート絶縁膜延在部３０Ｂから構成されており、チャネル形成領域１２の表面を基準としたゲート電極２３の高さをＨGate、ゲート絶縁膜延在部３０Ａの高さをＨInsとしたとき、ＨIns＜ＨGateを満足する。【選択図】  図８
2008218962.tif 000002
【特許請求の範囲】
【請求項１】
（Ａ）ソース／ドレイン領域及びチャネル形成領域、
（Ｂ）チャネル形成領域の上方に形成されたゲート電極、並びに、
（Ｃ）ゲート絶縁膜、
を備えた絶縁ゲート電界効果トランジスタであって、
ゲート絶縁膜は、ゲート電極とチャネル形成領域との間に形成されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極の側面部の途中まで延在するゲート絶縁膜延在部から構成されており、
チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨInsとすると、ＨIns＜ＨGateを満足することを特徴とする絶縁ゲート電界効果トランジスタ。
【請求項２】
ゲート電極は、第１の金属材料から成る第１層、及び、第１の金属材料とは異なる第２の金属材料から成る第２層から構成されており、
第１層は、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成されており、
第２層は、ゲート電極の残部を占めており、
チャネル形成領域表面を基準としたときの、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1とすると、ＨMt-1＜ＨGateを満足することを特徴とする請求項１に記載の絶縁ゲート電界効果トランジスタ。
【請求項３】
ゲート電極の頂面に接続されたコンタクトプラグを更に備えており、
該コンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第２層が存在することを特徴とする請求項２に記載の絶縁ゲート電界効果トランジスタ。
【請求項４】
第２層は、外側層、及び、内側層の２層から構成されており、
第２層の外側層は、第１層上からゲート電極の側面部に亙り形成されており、
第２層の内側層は、ゲート電極の残部を占めていることを特徴とする請求項２に記載の絶縁ゲート電界効果トランジスタ。
【請求項５】
ゲート電極の頂面に接続されたコンタクトプラグを更に備えており、
該コンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には、少なくとも、内側層及び外側層のいずれか一方が存在することを特徴とする請求項４に記載の絶縁ゲート電界効果トランジスタ。
【請求項６】
ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
第１層は、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成されており、
第２層及び第３層は、積層状態にてゲート電極の残部を占めており、
チャネル形成領域表面を基準としたときの、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨMt-1＜ＨGate、ＨMt-1≒ＨMt-2を満足することを特徴とする請求項１に記載の絶縁ゲート電界効果トランジスタ。
【請求項７】
ゲート電極の頂面に接続されたコンタクトプラグを更に備えており、
該コンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第３層が存在することを特徴とする請求項６に記載の絶縁ゲート電界効果トランジスタ。
【請求項８】
０．１≦ＨIns／ＨGate≦０．９５
を満足し、且つ、
（ＨGate−ＨIns）≧５ｎｍを満足することを特徴とする請求項１に記載の絶縁ゲート電界効果トランジスタ。
【請求項９】
（Ａ）ソース／ドレイン領域及びチャネル形成領域、
（Ｂ）チャネル形成領域の上方に形成されたゲート電極、並びに、
（Ｃ）ゲート絶縁膜、
を備えた絶縁ゲート電界効果トランジスタであって、
ゲート絶縁膜は、ゲート電極とチャネル形成領域との間に形成されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極の頂面まで延在するゲート絶縁膜延在部から構成されており、
ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
第１層は、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成されており、
第２層及び第３層は、積層状態にてゲート電極の残部を占めており、
チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨMt-1＜ＨGate、ＨMt-2＜ＨGate、ＨMt-1≒ＨMt-2を満足することを特徴とする絶縁ゲート電界効果トランジスタ。
【請求項１０】
ゲート電極の頂面に接続されたコンタクトプラグを更に備えており、
該コンタクトプラグの底面と第１層の上端部との間には第３層が存在することを特徴とする請求項９に記載の絶縁ゲート電界効果トランジスタ。
タ。
【請求項１１】
０．１≦ＨMt-1／ＨGate≦０．９５
を満足し、且つ、
（ＨGate−ＨMt-1）≧５ｎｍを満足することを特徴とする請求項９に記載の絶縁ゲート電界効果トランジスタ。
【請求項１２】
（ａ）ソース／ドレイン領域及びチャネル形成領域、並びに、絶縁層、及び、チャネル形成領域の上方にゲート電極形成用開口部を備えた基体を準備し、
（ｂ）ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜を形成し、次いで、
（ｃ）ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜を選択的に除去し、以て、ゲート電極形成用開口部の底部に残されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極形成用開口部の側壁の途中まで延在するゲート絶縁膜延在部から構成されたゲート絶縁膜を得た後、
（ｄ）ゲート電極形成用開口部内を金属材料で埋め込むことでゲート電極を得る、
各工程を具備することを特徴とする絶縁ゲート電界効果トランジスタの製造方法。
【請求項１３】
前記工程（ｃ）におけるゲート電極形成用開口部の側壁に形成されたゲート絶縁膜の選択的な除去は、全面にレジスト層を形成した後、レジスト層をエッチバックしてゲート電極形成用開口部の下部にレジスト層を残し、次いで、ゲート電極形成用開口部の側壁上部に露出したゲート絶縁膜の部分を除去した後、レジスト層を除去する工程から成ることを特徴とする請求項１２に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項１４】
チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨInsとすると、ＨIns＜ＨGateを満足することを特徴とする請求項１２に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項１５】
ゲート電極は、第１の金属材料から成る第１層、及び、第１の金属材料とは異なる第２の金属材料から成る第２層から構成されており、
前記工程（ｂ）において、ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜及び第１層を、順次、形成し、
前記工程（ｃ）において、ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜及び第１層を選択的に除去し、以て、ゲート電極形成用開口部の底部に残されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極形成用開口部の側壁の途中まで延在するゲート絶縁膜延在部から構成されたゲート絶縁膜、並びに、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成された第１層を得ることを特徴とする請求項１２に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項１６】
前記工程（ｃ）におけるゲート電極形成用開口部の側壁に形成されたゲート絶縁膜及び第１層の選択的な除去は、全面にレジスト層を形成した後、レジスト層をエッチバックしてゲート電極形成用開口部の下部にレジスト層を残し、次いで、ゲート電極形成用開口部の側壁上部に露出した第１層の部分及びゲート絶縁膜の部分を除去した後、レジスト層を除去する工程から成ることを特徴とする請求項１５に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項１７】
前記工程（ｄ）において、ゲート電極形成用開口部の残部を第２の金属材料で埋め込むことで、第１層及び第２層から構成されたゲート電極を得ることを特徴とする請求項１５に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項１８】
前記工程（ｄ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み、
該コンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第２層が存在することを特徴とする請求項１７に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項１９】
第２層は、外側層、及び、内側層の２層から構成されており、
第２層の外側層は、第１層上からゲート電極の側面部に亙り形成されており、
第２層の内側層は、ゲート電極の残部を占めており、
前記工程（ｄ）において、ゲート電極形成用開口部内に形成された第１層の上及びゲート電極形成用開口部の側壁に亙り外側層を形成した後、残部を内側層で埋め込むことを特徴とする請求項１５に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項２０】
前記工程（ｄ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み、
該コンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には、少なくとも、内側層及び外側層のいずれか一方が存在することを特徴とする請求項１９に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項２１】
前記工程（ｄ）におけるゲート電極形成用開口部の残部への金属材料の埋め込みは、ゲート電極形成用開口部の下部に導電材料層を形成した後、全面に金属材料層を形成し、次いで、導電材料層と金属材料層とを化学的に反応させた後、未反応の金属材料層を除去する工程から成り、以て、導電材料層と金属材料層との化学的な反応によって第２の金属材料から成る第２層を得ることを特徴とする請求項１５に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項２２】
チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨIns、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1とすると、ＨIns＜ＨGate及びＨIns≒ＨMt-1を満足することを特徴とする請求項１５に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項２３】
前記工程（ｄ）におけるゲート電極形成用開口部内への金属材料の埋め込みは、ゲート電極形成用開口部の下部に導電材料層を形成した後、全面に金属材料層を形成し、次いで、導電材料層と金属材料層とを化学的に反応させた後、未反応の金属材料層を除去する工程から成り、以て、導電材料層と金属材料層との化学的な反応によってゲート電極を得ることを特徴とする請求項１２に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項２４】
ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
前記工程（ｂ）において、ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜、第１層及び第２層を、順次、形成し、
前記工程（ｃ）において、ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜、第１層及び第２層の一部を選択的に除去し、以て、ゲート電極形成用開口部の底部に残されたゲート絶縁膜本体部、ゲート絶縁膜本体部からゲート電極形成用開口部の側壁の途中まで延在するゲート絶縁膜延在部から構成されたゲート絶縁膜、及び、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成された第１層、並びに、ゲート電極形成用開口部内の第１層が形成された部分を埋める第２層を得ることを特徴とする請求項１２に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項２５】
前記工程（ｃ）におけるゲート電極形成用開口部の側壁に形成されたゲート絶縁膜、第１層及び第２層の選択的な除去は、全面にレジスト層を形成した後、エッチバック法にてゲート電極形成用開口部の側壁上部のゲート絶縁膜の部分、第１層の部分及び第２層の部分を除去した後、レジスト層を除去する工程から成ることを特徴とする請求項２４に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項２６】
前記工程（ｄ）において、ゲート電極形成用開口部の残部を第３の金属材料で埋め込むことで、第１層、第２層及び第３層から構成されたゲート電極を得ることを特徴とする請求項２４に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項２７】
前記工程（ｄ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み、
該コンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第３層が存在することを特徴とする請求項２６に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項２８】
チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨIns、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨIns＜ＨGate、ＨIns≒ＨMt-1≒ＨMt-2を満足することを特徴とする請求項２４に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項２９】
（ａ）ソース／ドレイン領域及びチャネル形成領域、並びに、絶縁層、及び、チャネル形成領域の上方にゲート電極形成用開口部を備えた基体を準備し、
（ｂ）ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜を形成し、次いで、
（ｃ）ゲート電極形成用開口部内を金属材料で埋め込むことでゲート電極を得る、
各工程を具備する絶縁ゲート電界効果トランジスタの製造方法であって、
ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
前記工程（ｃ）において、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成された第１層、並びに、ゲート電極形成用開口部内の第１層が形成された部分を埋める第２層を得た後、ゲート電極形成用開口部の残部を第３の金属材料で埋め込むことで、第１層、第２層及び第３層から構成されたゲート電極を得ることを特徴とする絶縁ゲート電界効果トランジスタの製造方法。
【請求項３０】
前記工程（ｃ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み、
該コンタクトプラグの底面と第１層の上端部との間には第３層が存在することを特徴とする請求項２９に記載の絶縁ゲート電界効果トランジスタの製造方法。
【請求項３１】
チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨIns、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨIns＜ＨGate、ＨIns≒ＨMt-1≒ＨMt-2を満足することを特徴とする請求項２９に記載の絶縁ゲート電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート電界効果トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
現在、所謂スケーリング則に基づきトランジスタの微細化を図ることにより、半導体装置の高集積化や動作速度の向上が図られている。絶縁ゲート電界効果トランジスタ（ＭＩＳＦＥＴ：Metal Insulator Semiconductor FET）の微細化に際しては、所謂短チャネル効果の影響を抑制することが必要となる。ゲート電極を半導体材料から構成する限り、短チャネル効果の要因の１つであるゲート電極の空乏化を効果的に抑制することはできない。そのため、ゲート電極を、金属や金属化合物等の導電材料から構成することが提案されている。ゲート電極を導電材料から形成する手法として、多結晶シリコン膜の代わりに例えば金属膜を成膜し、この金属膜を従来と同様にパターニングしてゲート電極の形成を行う方法の他、ゲート電極形成用開口部内に導電材料を埋め込む所謂ダマシン・プロセスによりゲート電極を形成する方法も提案されている（例えば、Atsushi Yagishita et al.,“High Performance Metal Gate MOSFETs Fabricated by CMP for 0.lμm Regime”, International Electron Devices Meeting 1998 Technical Digest pp.785-788(1998) （非特許文献１）を参照）。ダマシン・プロセスによりゲート電極を形成する方法においては、ダミーゲート電極を除去することにより形成したゲート電極形成用開口部内に、例えば酸化シリコンよりも比誘電率が大きい絶縁材料（例えば、酸化ハフニウム等）から成るゲート絶縁膜を形成し、次いで、ゲート電極を形成する。そして、これによって、絶縁ゲート電界効果トランジスタの特性の向上を図ることができる。
【０００３】
また、ゲート電極の仕事関数の最適化と、ゲート電極の低抵抗化とを両立させるために、ダマシン・プロセスによりゲート電極を形成する際に、先ず、ゲート電極形成用開口部内に好適な仕事関数を有する導電材料から成る薄膜状の第１層（仕事関数制御層）を形成し、次いで、より抵抗率（比抵抗）の小さい他の導電材料から成る第２層を形成することで、ゲート電極を構成することも提案されている。
【０００４】
絶縁ゲート電界効果トランジスタの微細化に伴い、ゲート電極やソース／ドレイン領域を覆う層間絶縁層に、ゲート電極の頂面やソース／ドレイン領域に接続されるコンタクトプラグを形成する際の、位置合わせ裕度が減少する。そのため、これらのコンタクトプラグを一連のプロセスに基づき同時に形成することが好ましい。コンタクトプラグは、層間絶縁層に、底部にゲート電極の頂面が露出したコンタクトプラグ形成用開口部と、底部にソース／ドレイン領域が露出したコンタクトプラグ形成用開口部とを形成した後、これらのコンタクトプラグ形成用開口部内にタングステン等を埋め込むことにより形成される。コンタクトプラグ形成用開口部は、周知のリソグラフィ技術及びエッチング技術に基づき形成される。
【０００５】
以下、従来のダマシン・プロセスによりゲート電極を形成する方法の概要を、シリコン半導体基板等の模式的な一部端面図である、図２の（Ａ）、図２０の（Ａ）、（Ｂ）、図２１の（Ａ）、（Ｂ）、図２２の（Ａ）、（Ｂ）、図２３の（Ａ）、（Ｂ）を参照して説明する。
【０００６】
［工程−１０］
先ず、チャネル形成領域１２及びソース／ドレイン領域１３、ＳｉＯ2から成る下層絶縁層２１、並びに、チャネル形成領域１２の上方にゲート電極形成用開口部２２を備えた基体１０を準備する（図２の（Ａ）参照）。
【０００７】
尚、基体１０の製造方法については、実施例１において詳しく説明する。また、参照番号１１はシリコン半導体基板であり、参照番号１３Ａはソース／ドレイン領域１３の上部の部分に形成されたシリサイド層であり、参照番号１７はＳｉＮから成るオフセットスペーサ、参照番号１８はＳｉＯ2から成る第１サイドウオール、参照番号１９はＳｉＮから成る第２サイドウオール、参照番号２０はＳｉＮから成るストレスライナー層である。
【０００８】
［工程−２０］
次いで、全面に、例えば、酸化ハフニウムから成るゲート絶縁膜６３０、ゲート電極の仕事関数を規定するための金属材料（ハフニウム・シリサイド）から成る薄膜状の第１層（仕事関数制御層）６３１、ＴｉＮから成るバリア層６３２Ａを、順次、形成する（図２０の（Ａ）参照）。
【０００９】
［工程−３０］
その後、所謂ブランケット・タングステンＣＶＤ法に基づき、全面にタングステンから成る第２層６３２を形成した後、ＣＭＰ法に基づいた平坦化処理を行い、下層絶縁層２１、並びに、オフセットスペーサ１７、第１サイドウオール１８及び第２サイドウオール１９上の第２層６３２、バリア層６３２Ａ、第１層６３１、ゲート絶縁膜６３０を除去する（図２０の（Ｂ）参照）。こうして、ゲート電極６２３を得ることができる。ここで、ゲート電極６２３は、チャネル形成領域１２の上方にゲート絶縁膜６３０を介して形成されており、第１層６３１、バリア層６３２Ａ、及び、第２層６３２から構成されている。また、ゲート絶縁膜６３０は、半導体基板１１の表面からゲート電極形成用開口部２２の側壁に亙り形成されている。
【００１０】
［工程−４０］
次に、全面に、層間絶縁層３４を形成する（図２１の（Ａ）参照）。
【００１１】
［工程−５０］
その後、フォトリソグラフィ技術及びドライエッチング技術に基づき、ゲート電極６２３の上方、及び、ソース／ドレイン領域１３の上方の層間絶縁層３４／下層絶縁層２１の部分にコンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成する。尚、図２１の（Ｂ）にコンタクトプラグ形成用開口部３５Ａの形成が完了した時点の状態、及び、コンタクトプラグ形成用開口部３５Ｂの形成途中の状態を図示し、図２２の（Ａ）にコンタクトプラグ形成用開口部３５Ｂの形成が完了した時点の状態を図示する。ここで、実際にはエッチング用のレジスト層が形成されているが、係るレジスト層の図示は省略している。
【００１２】
［工程−６０］
次いで、コンタクトプラグを形成するために、自然酸化膜等を除去するための前処理を行う。前処理が完了した時点の状態を図２２の（Ｂ）に図示する。
【００１３】
［工程−７０］
その後、全面に、Ｔｉ（下層）／ＴｉＮ（上層）から成る第２のバリア層３６を形成し（図２３の（Ａ）参照）、ブランケット・タングステンＣＶＤ法に基づき全面にタングステン層を形成した後、ＣＭＰ法に基づいた平坦化処理を行うことで、コンタクトプラグ形成用開口部３５Ａ，３５Ｂ内にコンタクトプラグ３７Ａ，３７Ｂを得ることができる（図２３の（Ｂ）参照）。
【００１４】
【非特許文献１】Atsushi Yagishita et al.,“High Performance Metal Gate MOSFETs Fabricated by CMP for 0.lμm Regime”, International Electron Devices Meeting 1998 Technical Digest pp.785-788(1998)
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ところで、このような製造方法によって得られる絶縁ゲート電界効果トランジスタにあっては、［工程−３０］（図２０の（Ｂ）参照）において、ゲート絶縁膜６３０及び第１層６３１の上端面が露出した状態にある。従って、［工程−５０］にあっては、コンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成するために、ＳｉＯ2から成る層間絶縁層３４をドライエッチングし（図２１の（Ｂ）参照）、引き続き、ＳｉＯ2から成る下層絶縁層２１、及び、ＳｉＮから成るストレスライナー層２０をドライエッチングするが（図２２の（Ａ）参照）、ドライエッチングの条件に依っては、ゲート電極６２３の頂面に露出したゲート絶縁膜６３０、あるいは、ゲート絶縁膜６３０及び第１層６３１がエッチングされてしまう。更には、［工程−６０］における前処理の条件に依っては、第１層６３１がエッチングされてしまう。
【００１６】
また、場合によっては、ストレスライナー層を再度形成するために、［工程−３０］（図２０の（Ｂ）参照）に引き続き、ＳｉＯ2から成る下層絶縁層２１を希フッ酸を用いて除去する場合があるが、希フッ酸によって、ハフニウム・シリサイドから成る第１層６３１がエッチングされてしまう。尚、希フッ酸を用いたウェットエッチングにおいては、通常、酸化ハフニウムから成るゲート絶縁膜６３０はエッチングされない。
【００１７】
あるいは又、図示していない半導体素子領域において、形成すべき層間絶縁層の層構成として、下から、ＳｉＮから成る下層層間絶縁層、ＳｉＯ2から成る層間絶縁層の積層構造を要求される場合がある。このような場合、ソース／ドレイン領域１３の上方における絶縁層／層間絶縁層の構成は、下から、ＳｉＮから成るストレスライナー層２０、ＳｉＯ2から成る下層絶縁層２１、ＳｉＮから成る下層層間絶縁層、ＳｉＯ2から成る上層層間絶縁層の４層構成となる。一方、ゲート電極６２３の上方における層間絶縁層の構成は、下から、ＳｉＮから成る下層層間絶縁層、ＳｉＯ2から成る上層層間絶縁層の２層構成となる。従って、上述した［工程−５０］と同様の工程にあっては、フォトリソグラフィ技術及びドライエッチング技術に基づき、ゲート電極６２３の上方、及び、ソース／ドレイン領域１３の上方の絶縁層／層間絶縁層の部分にコンタクトプラグ形成用開口部を形成するとき、ゲート電極６２３の上方にあっては、ＳｉＯ2から成る上層層間絶縁層、ＳｉＮから成る下層層間絶縁層の２層構成のエッチングを行う必要がある。一方、ソース／ドレイン領域１３の上方にあっては、ＳｉＯ2から成る上層層間絶縁層、ＳｉＮから成る下層層間絶縁層、ＳｉＯ2から成る下層絶縁層２１、ＳｉＮから成るストレスライナー層２０の４層構成のエッチングを行わなければならない。それ故、エッチング条件が非常に複雑になったり、エッチング選択比を十分にとれないといった問題が生じる。
【００１８】
そこで、［工程−３０］（図２０の（Ｂ）参照）に引き続き、ＳｉＯ2から成る下層絶縁層２１を希フッ酸を用いて除去した後、全面に、ＳｉＮ及びＳｉＯ2から成る層間絶縁層を形成すれば、ゲート電極６２３の上方にあっても、ソース／ドレイン領域１３の上方にあっても、ＳｉＯ2から成る上層層間絶縁層、及び、ＳｉＮから成る下層層間絶縁層（ソース／ドレイン領域１３の上方にあっては、更に、ＳｉＮから成るストレスライナー層２０）の２層構成のエッチングを行えばよい。これによって、エッチング条件が非常に複雑になったり、エッチング選択比を十分にとれないといった問題を回避することができる。しかしながら、ＳｉＯ2から成る下層絶縁層２１を希フッ酸を用いて除去するので、希フッ酸によって、ハフニウム・シリサイドから成る第１層６３１がエッチングされてしまうといった、上述したと同様の問題が生じる。
【００１９】
そして、以上の結果として、半導体基板１１の表面近傍の第１層６３１やゲート絶縁膜６３０が薄くなったり（図２２の（Ｂ）に円印で囲まれた領域を参照のこと）、消失するといった問題が生じ易い。そして、半導体基板１１の表面近傍の第１層６３１が薄くなると、ｎチャネル型絶縁ゲート電界効果トランジスタにおけるゲート電極の仕事関数と、ｐチャネル型絶縁ゲート電界効果トランジスタにおけるゲート電極の仕事関数との間の差異が無くなり、あるいは又、少なくなってしまう。また、このような状態になると、［工程−７０］において、コンタクトプラグ３７Ａを形成したとき、コンタクトプラグ３７Ａにボイドが発生し、コンタクトプラグ３７Ａの電気抵抗値の増加が生じたり、あるいは又、ゲート絶縁膜６３０の厚さが薄くなる結果、耐圧劣化が生じ易い。更には、コンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成するためにエッチングすべきゲート電極６２３の上方の部分とソース／ドレイン領域１３の上方の部分の構成材料が異なっているので、コンタクトプラグ形成用開口部３５Ａ，３５Ｂの形成条件の最適化を図り難いといった問題もある。
【００２０】
従って、本発明の目的は、ゲート電極の上方にコンタクトプラグを形成するときに、ゲート絶縁膜やゲート電極を構成する材料がエッチングされることが無く、高い信頼性を有するゲート電極を有する絶縁ゲート電界効果トランジスタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２１】
上記の目的を達成するための本発明の第１の態様に係る絶縁ゲート電界効果トランジスタは、
（Ａ）ソース／ドレイン領域及びチャネル形成領域、
（Ｂ）チャネル形成領域の上方に形成されたゲート電極、並びに、
（Ｃ）ゲート絶縁膜、
を備えた絶縁ゲート電界効果トランジスタであって、
ゲート絶縁膜は、ゲート電極とチャネル形成領域との間に形成されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極の側面部の途中まで延在するゲート絶縁膜延在部から構成されており、
チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨInsとすると、ＨIns＜ＨGateを満足することを特徴とする。
【００２２】
本発明の第１の態様に係る絶縁ゲート電界効果トランジスタにおいて、ゲート電極は、第１の金属材料から成る第１層、及び、第１の金属材料とは異なる第２の金属材料から成る第２層から構成されており；第１層は、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成されており；第２層は、ゲート電極の残部を占めており；チャネル形成領域表面を基準としたときの、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1とすると、ＨMt-1＜ＨGateを満足する構成とすることができる。尚、このような構成を、便宜上、『本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタ』と呼ぶ。そして、この場合、ＨIns≒ＨMt-1であることが好ましい。ここで、金属材料には、金属、合金、金属窒化物等の金属化合物が含まれる。以下の説明においても同様である。
【００２３】
本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタにおいては、ゲート電極の頂面に接続されたコンタクトプラグを更に備えており、このコンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第２層が存在する形態とすることができる。あるいは又、第２層は外側層及び内側層の２層から構成されており、第２層の外側層は第１層上からゲート電極の側面部に亙り形成されており、第２層の内側層はゲート電極の残部を占めている構成とすることができ、この場合、ゲート電極の頂面に接続されたコンタクトプラグを更に備えており、このコンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には、少なくとも、内側層及び外側層のいずれか一方が存在する形態とすることができる。
【００２４】
あるいは又、本発明の第１の態様に係る絶縁ゲート電界効果トランジスタにおいて、ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており；第１層は、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成されており；第２層及び第３層は、積層状態にてゲート電極の残部を占めており；チャネル形成領域表面を基準としたときの、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨMt-1＜ＨGate、ＨMt-1≒ＨMt-2を満足する構成とすることができる。尚、このような構成を、便宜上、『本発明の第１−Ｂの態様に係る絶縁ゲート電界効果トランジスタ』と呼ぶ。そして、この場合、ＨIns≒ＨMt-1≒ＨMt-2であることが好ましい。
【００２５】
本発明の第１−Ｂの態様に係る絶縁ゲート電界効果トランジスタにおいては、ゲート電極の頂面に接続されたコンタクトプラグを更に備えており；このコンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第３層が存在する形態とすることができる。
【００２６】
以上に説明した好ましい構成、態様を含む本発明の第１の態様に係る絶縁ゲート電界効果トランジスタにあっては、
０．１≦ＨIns／ＨGate≦０．９５
を満足し、且つ、
（ＨGate−ＨIns）≧５ｎｍを満足することが好ましい。
【００２７】
上記の好ましい構成を含む本発明の第１−Ａの態様あるいは第１−Ｂの態様に係る絶縁ゲート電界効果トランジスタにおいて、第１層はゲート電極の仕事関数を規定するための金属材料から成ることが好ましく（具体的には、第１層を構成する金属材料として、ｎチャネル型あるいはｐチャネル型絶縁ゲート電界効果トランジスタのチャネル形成領域との関係で好ましい仕事関数を有する金属材料を適宜選択すればよく、以下の説明においても同様である）、より具体的には、第１層は、ハフニウム、タンタル、チタン、モリブデン、ルテニウム、ニッケル、白金から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物（例えば、金属窒化物や、金属と半導体材料との化合物である金属シリサイド）から成り、第２層は、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）から成る群から構成された金属、該金属を含む合金から成ることが望ましい。また、第３層は、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）から成る群から構成された金属、該金属を含む合金から成ることが望ましい。尚、第１層を構成する材料として、より具体的には、チャネル形成領域がｎ型である場合には、ハフニウム（Ｈｆ）、タンタル（Ｔａ）等から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物、チャネル形成領域がｐ型である場合には、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物を選択することができるが、これに限定するものではない。あるいは又、第１層は、ハフニウム、タンタル、チタン、タングステン、モリブデン、ルテニウム、ニッケル、白金から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物（例えば、金属窒化物や、金属と半導体材料との化合物である金属シリサイド）から成り、第２層はシリサイド（具体的には、例えば、トリ・ニッケル・シリサイド［Ｎｉ3Ｓｉ］）から成ることが望ましい。
【００２８】
あるいは又、本発明の第１の態様に係る絶縁ゲート電界効果トランジスタにおいて、ゲート電極はシリサイド（具体的には、例えば、ｎチャネル型絶縁ゲート電界効果トランジスタにあってはニッケル・ダイシリサイド［ＮｉＳｉ2］、ニッケル・シリサイド［ＮｉＳｉ］、ｐチャネル型絶縁ゲート電界効果トランジスタにあってはトリ・ニッケル・シリサイド［Ｎｉ3Ｓｉ］）から成る構成とすることができる。尚、このような構成を、便宜上、『本発明の第１−Ｃの態様に係る絶縁ゲート電界効果トランジスタ』と呼ぶ。
【００２９】
上記の目的を達成するための本発明の第２の態様に係る絶縁ゲート電界効果トランジスタは、
（Ａ）ソース／ドレイン領域及びチャネル形成領域、
（Ｂ）チャネル形成領域の上方に形成されたゲート電極、並びに、
（Ｃ）ゲート絶縁膜、
を備えた絶縁ゲート電界効果トランジスタであって、
ゲート絶縁膜は、ゲート電極とチャネル形成領域との間に形成されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極の頂面まで延在するゲート絶縁膜延在部から構成されており、
ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
第１層は、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成されており、
第２層及び第３層は、積層状態にてゲート電極の残部を占めており、
チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨMt-1＜ＨGate、ＨMt-2＜ＨGate、ＨMt-1≒ＨMt-2を満足することを特徴とする。
【００３０】
本発明の第２の態様に係る絶縁ゲート電界効果トランジスタにあっては、ゲート電極の頂面に接続されたコンタクトプラグを更に備えており；このコンタクトプラグの底面と第１層の上端部との間には第３層が存在する形態とすることができる。
【００３１】
上記の好ましい形態を含む本発明の第２の態様に係る絶縁ゲート電界効果トランジスタにあっては、第１層はゲート電極の仕事関数を規定するための金属材料から成ることが好ましく、より具体的には、第１層は、ハフニウム、タンタル、チタン、モリブデン、ルテニウム、ニッケル、白金から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物（例えば、金属窒化物や、金属と半導体材料との化合物である金属シリサイド）から成り、第２層は、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）から成る群から構成された金属、該金属を含む合金から成ることが望ましい。また、第３層は、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）から成る群から構成された金属、該金属を含む合金から成ることが望ましい。尚、第１層を構成する材料として、より具体的には、チャネル形成領域がｎ型である場合には、ハフニウム（Ｈｆ）、タンタル（Ｔａ）等から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物を、チャネル形成領域がｐ型である場合には、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物を選択することができるが、これに限定するものではない。
【００３２】
以上に説明した好ましい構成、態様を含む本発明の第２の態様に係る絶縁ゲート電界効果トランジスタにあっては、
０．１≦ＨMt-1／ＨGate≦０．９５
を満足し、且つ、
（ＨGate−ＨMt-1）≧５ｎｍを満足することが好ましい。
【００３３】
上記の目的を達成するための本発明の第１の態様に係る絶縁ゲート電界効果トランジスタの製造方法は、
（ａ）ソース／ドレイン領域及びチャネル形成領域、並びに、絶縁層、及び、チャネル形成領域の上方にゲート電極形成用開口部を備えた基体を準備し、
（ｂ）ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜を形成し、次いで、
（ｃ）ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜を選択的に除去し、以て、ゲート電極形成用開口部の底部に残されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極形成用開口部の側壁の途中まで延在するゲート絶縁膜延在部から構成されたゲート絶縁膜を得た後、
（ｄ）ゲート電極形成用開口部内を金属材料で埋め込むことでゲート電極を得る、
各工程を具備することを特徴とする。
【００３４】
本発明の第１の態様に係る絶縁ゲート電界効果トランジスタの製造方法において、前記工程（ｃ）におけるゲート電極形成用開口部の側壁に形成されたゲート絶縁膜の選択的な除去は、全面にレジスト層を形成した後、レジスト層をエッチバックしてゲート電極形成用開口部の下部にレジスト層を残し、次いで、ゲート電極形成用開口部の側壁上部に露出したゲート絶縁膜の部分を除去した後、レジスト層を除去する工程から成る構成とすることができる。
【００３５】
そして、上記の好ましい構成を含む本発明の第１の態様に係る絶縁ゲート電界効果トランジスタの製造方法において、チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨInsとすると、ＨIns＜ＨGateを満足することが好ましい。
【００３６】
あるいは又、本発明の第１の態様に係る絶縁ゲート電界効果トランジスタの製造方法において、ゲート電極は、第１の金属材料から成る第１層、及び、第１の金属材料とは異なる第２の金属材料から成る第２層から構成されており；前記工程（ｂ）において、ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜及び第１層を、順次、形成し；前記工程（ｃ）において、ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜及び第１層を選択的に除去し、以て、ゲート電極形成用開口部の底部に残されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極形成用開口部の側壁の途中まで延在するゲート絶縁膜延在部から構成されたゲート絶縁膜、並びに、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成された第１層を得る構成とすることが望ましい。尚、このような構成を、便宜上、『本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタの製造方法』と呼ぶ。
【００３７】
そして、本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタの製造方法において、前記工程（ｃ）におけるゲート電極形成用開口部の側壁に形成されたゲート絶縁膜及び第１層の選択的な除去は、全面にレジスト層を形成した後、レジスト層をエッチバックしてゲート電極形成用開口部の下部にレジスト層を残し、次いで、ゲート電極形成用開口部の側壁上部に露出した第１層の部分及びゲート絶縁膜の部分を除去した後、レジスト層を除去する工程から成ることが好ましい。
【００３８】
あるいは又、上記の好ましい構成を含む本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタの製造方法においては、前記工程（ｄ）において、ゲート電極形成用開口部の残部を第２の金属材料で埋め込むことで、第１層及び第２層から構成されたゲート電極を得ることが好ましい。尚、このような構成を、便宜上、『本発明の第１−Ａ−１の態様に係る絶縁ゲート電界効果トランジスタの製造方法』と呼ぶ。そして、この場合、前記工程（ｄ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み、このコンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第２層が存在する形態とすることができる。
【００３９】
あるいは又、上記の好ましい構成を含む本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、第２層は外側層及び内側層の２層から構成されており、第２層の外側層は第１層上からゲート電極の側面部に亙り形成されており、第２層の内側層はゲート電極の残部を占めており、前記工程（ｄ）において、ゲート電極形成用開口部内に形成された第１層の上及びゲート電極形成用開口部の側壁に亙り外側層を形成した後、残部を内側層で埋め込む形態とすることができる。尚、このような構成を、便宜上、『本発明の第１−Ａ−２の態様に係る絶縁ゲート電界効果トランジスタの製造方法』と呼ぶ。そして、この場合、前記工程（ｄ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み、このコンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には、少なくとも、内側層及び外側層のいずれか一方が存在する形態とすることができる。
【００４０】
あるいは又、上記の好ましい構成を含む本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、前記工程（ｄ）におけるゲート電極形成用開口部の残部への金属材料の埋め込みは、ゲート電極形成用開口部の下部に導電材料層を形成した後、全面に金属材料層を形成し、次いで、導電材料層と金属材料層とを化学的に反応させた後、未反応の金属材料層を除去する工程から成り、以て、導電材料層と金属材料層との化学的な反応によって第２の金属材料から成る第２層を得ることが好ましく（尚、このような構成を、便宜上、『本発明の第１−Ａ−３の態様に係る絶縁ゲート電界効果トランジスタの製造方法』と呼ぶ）、更には、第１層は、ハフニウム、タンタル、チタン、タングステン、モリブデン、ルテニウム、ニッケル、白金から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物（例えば、金属窒化物や、金属と半導体材料との化合物である金属シリサイド）から成り、第２層はシリサイド（具体的には、例えば、トリ・ニッケル・シリサイド［Ｎｉ3Ｓｉ］）から成ることが望ましい。
【００４１】
以上に説明した各種の好ましい構成、態様を含む本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨIns、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1とすると、ＨIns＜ＨGate及びＨIns≒ＨMt-1を満足することが望ましい。
【００４２】
あるいは又、本発明の第１の態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、前記工程（ｄ）におけるゲート電極形成用開口部内への金属材料の埋め込みは、ゲート電極形成用開口部の下部に導電材料層を形成した後、全面に金属材料層を形成し、次いで、導電材料層と金属材料層とを化学的に反応させた後、未反応の金属材料層を除去する工程から成り、以て、導電材料層と金属材料層との化学的な反応によってゲート電極を得ることが望ましい。尚、このような構成を、便宜上、『本発明の第１−Ｂの態様に係る絶縁ゲート電界効果トランジスタの製造方法』と呼ぶ。そして、この場合、ゲート電極はシリサイド（具体的には、例えば、ｎチャネル型絶縁ゲート電界効果トランジスタにあってはニッケル・ダイシリサイド［ＮｉＳｉ2］、ニッケル・シリサイド［ＮｉＳｉ］、ｐチャネル型絶縁ゲート電界効果トランジスタにあってはトリ・ニッケル・シリサイド［Ｎｉ3Ｓｉ］）から成ることが望ましい。
【００４３】
あるいは又、本発明の第１の態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、
ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
前記工程（ｂ）において、ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜、第１層及び第２層を、順次、形成し、
前記工程（ｃ）において、ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜、第１層及び第２層の一部を選択的に除去し、以て、ゲート電極形成用開口部の底部に残されたゲート絶縁膜本体部、ゲート絶縁膜本体部からゲート電極形成用開口部の側壁の途中まで延在するゲート絶縁膜延在部から構成されたゲート絶縁膜、及び、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成された第１層、並びに、ゲート電極形成用開口部内の第１層が形成された部分を埋める第２層を得る構成とすることができる。尚、このような構成を、便宜上、『本発明の第１−Ｃの態様に係る絶縁ゲート電界効果トランジスタの製造方法』と呼ぶ。
【００４４】
そして、本発明の第１−Ｃの態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、前記工程（ｃ）におけるゲート電極形成用開口部の側壁に形成されたゲート絶縁膜、第１層及び第２層の選択的な除去は、全面にレジスト層を形成した後、エッチバック法にてゲート電極形成用開口部の側壁上部のゲート絶縁膜の部分、第１層の部分及び第２層の部分を除去した後、レジスト層を除去する工程から成る構成とすることができる。また、前記工程（ｄ）において、ゲート電極形成用開口部の残部を第３の金属材料で埋め込むことで、第１層、第２層及び第３層から構成されたゲート電極を得る構成とすることができ、この場合、更には、前記工程（ｄ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み；このコンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第３層が存在する形態とすることができる。
【００４５】
以上に説明した好ましい構成、形態を含む本発明の第１−Ｃの態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨIns、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨIns＜ＨGate、ＨIns≒ＨMt-1≒ＨMt-2を満足することが好ましい。
【００４６】
上記の目的を達成するための本発明の第２の態様に係る絶縁ゲート電界効果トランジスタの製造方法は、
（ａ）ソース／ドレイン領域及びチャネル形成領域、並びに、絶縁層、及び、チャネル形成領域の上方にゲート電極形成用開口部を備えた基体を準備し、
（ｂ）ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜を形成し、次いで、
（ｃ）ゲート電極形成用開口部内を金属材料で埋め込むことでゲート電極を得る、
各工程を具備する絶縁ゲート電界効果トランジスタの製造方法であって、
ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
前記工程（ｃ）において、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成された第１層、並びに、ゲート電極形成用開口部内の第１層が形成された部分を埋める第２層を得た後、ゲート電極形成用開口部の残部を第３の金属材料で埋め込むことで、第１層、第２層及び第３層から構成されたゲート電極を得ることを特徴とする。
【００４７】
本発明の第２の態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、前記工程（ｃ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み；このコンタクトプラグの底面と第１層の上端部との間には第３層が存在する形態とすることができる。
【００４８】
また、上記の好ましい形態を含む本発明の第２の態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨIns、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨIns＜ＨGate、ＨIns≒ＨMt-1≒ＨMt-2を満足することが好ましい。
【００４９】
上記の好ましい構成を含む本発明の第１−Ａの態様、第１−Ｂの態様、第１−Ｃの態様、あるいは、第２の態様に係る絶縁ゲート電界効果トランジスタの製造方法において、第１層は、ゲート電極の仕事関数を規定するための金属材料から成ることが好ましい。あるいは又、上記の好ましい構成を含む本発明の第１−Ａの態様、第１−Ｃの態様、あるいは、第２の態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、更には、第１層は、ハフニウム、タンタル、チタン、モリブデン、ルテニウム、ニッケル、白金から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物（例えば、金属窒化物や、金属と半導体材料との化合物である金属シリサイド）から成り、第２層は、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）から成る群から構成された金属、該金属を含む合金から成ることが望ましい。また、第３層は、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）から成る群から構成された金属、該金属を含む合金から成ることが望ましい。尚、第１層を構成する材料として、より具体的には、チャネル形成領域がｎ型である場合には、ハフニウム（Ｈｆ）、タンタル（Ｔａ）等から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物を、チャネル形成領域がｐ型である場合には、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物を選択することができるが、これに限定するものではない。
【００５０】
また、本発明の第１−Ａ−１の態様に係る絶縁ゲート電界効果トランジスタの製造方法において、ゲート電極形成用開口部の残部を第２の金属材料で埋め込む方法として、あるいは又、本発明の第１−Ａ−２の態様に係る絶縁ゲート電界効果トランジスタの製造方法において、ゲート電極形成用開口部の残部を内側層で埋め込む方法として、あるいは又、本発明の第１−Ｃの態様若しくは第２の態様に係る絶縁ゲート電界効果トランジスタの製造方法において、ゲート電極形成用開口部の残部を第３の金属材料で埋め込む方法として、各種の化学的気相成長（ＣＶＤ）法；電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種の物理的気相成長法（ＰＶＤ法）；電解メッキ法や無電解メッキ法といったメッキ法を挙げることができ、これらの方法を単独で行うか、あるいは又、適宜組み合わせて行えばよい。そして、その後、化学的・機械的研磨法（ＣＭＰ法）やエッチバック法等により平坦化処理を行うことが望ましい。
【００５１】
ここで、上述した本発明の第１−Ａ−３の態様あるいは第１−Ｂの態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、導電材料層の形成方法として、例えば、ＣＶＤ法やＰＶＤ法とエッチバック法との組合せを挙げることができるし、全面に金属材料層を形成する方法として、ＣＶＤ法やＰＶＤ法を挙げることができるし、導電材料層と金属材料層とを化学的に反応させる方法として加熱処理を挙げることができる。また、未反応の金属材料層を除去する方法として、ウェットエッチング法を挙げることができる。
【００５２】
以上に説明した各種の好ましい構成、態様を含む本発明の絶縁ゲート電界効果トランジスタにあっては、上述したように、全面に層間絶縁層が形成され、チャネル形成領域の上方に位置する層間絶縁層の部分には、ゲート電極の頂面に接続されたコンタクトプラグが設けられていることが望ましい。また、ゲート電極の側面部はサイドウオールに面していることが好ましく、このサイドウオールの少なくとも一部を構成する材料は、層間絶縁層を構成する材料と異なっていることが望ましい。ゲート電極の側面部と接するサイドウオールの部分を構成する材料として、具体的には、ＳｉＮを例示することができる。また、層間絶縁層として、ＳｉＯ2系材料、ＳｉＮ系材料とＳｉＯ2系材料の積層構造を挙げることができる。ソース／ドレイン領域の頂面は、コンタクト抵抗値の低減のためにシリサイド層から構成されていることが望ましい。また、ソース／ドレイン領域の上には、例えばＳｉＮから成るストレスライナー層を形成することが好ましく、これによって、チャネル形成領域に応力を加えることができる結果、絶縁ゲート電界効果トランジスタの駆動能力の向上を図ることができる。
【００５３】
また、以上に説明した各種の好ましい構成、態様を含む本発明の絶縁ゲート電界効果トランジスタの製造方法にあっては、上述したように、例えば、プラズマＣＶＤ法、高密度プラズマＣＶＤ法、常圧ＣＶＤ法といった各種のＣＶＤ法にて全面に層間絶縁層を形成した後、チャネル形成領域の上方に位置する層間絶縁層の部分に、例えば、フォトリソグラフィ技術及びドライエッチング技術に基づきコンタクトプラグ形成用開口部を形成し、係るコンタクトプラグ形成用開口部内に、例えばＣＶＤ法やＰＶＤ法に基づき導電材料を埋め込むことで、ゲート電極の頂面に接続されたコンタクトプラグを得る工程を更に備えていることが望ましい。また、絶縁層に設けられたゲート電極形成用開口部の側壁はサイドウオールから構成されていることが好ましく、このサイドウオールの少なくとも一部を構成する材料は、層間絶縁層を構成する材料と異なっていることが望ましい。ゲート電極の側面部と接するサイドウオールの部分を構成する材料として、具体的には、ＳｉＮを例示することができる。ソース／ドレイン領域の頂面には、コンタクト抵抗値の低減のためにシリサイド層を周知の方法に基づき形成することが望ましい。また、ソース／ドレイン領域の上には、例えばＳｉＮから成るストレスライナー層を、例えばＣＶＤ法に基づき形成することが好ましく、これによって、チャネル形成領域に応力を加えることができる結果、絶縁ゲート電界効果トランジスタの駆動能力の向上を図ることができる。
【００５４】
ここで、チャネル形成領域の上方に位置する層間絶縁層の部分に、例えば、フォトリソグラフィ技術及びドライエッチング技術に基づきコンタクトプラグ形成用開口部を形成した後において、コンタクトプラグ形成用開口部の底部に、ゲート絶縁膜や第１層（仕事関数制御層）が露出しないように、ゲート絶縁膜延在部の高さＨIns、ゲート電極の側面部の途中まで形成された第１層の部分の高さＨMt-1を決定することが重要である。
【００５５】
以上に説明した各種の好ましい構成、態様を含む本発明の第１の態様あるいは第２の態様に係る絶縁ゲート電界効果トランジスタあるいはその製造方法（以下、これらを総称して、単に、本発明と呼ぶ場合がある）において、ソース／ドレイン領域及びチャネル形成領域、並びに、絶縁層、及び、チャネル形成領域の上方にゲート電極形成用開口部を備えた基体を準備する方法、即ち、係る基体を作製する方法は、周知の方法とすればよい。また、ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜を除去する方法として、具体的には、ドライエッチング法やウェットエッチング法を挙げることができる。
【００５６】
本発明で用いられるソース／ドレイン領域やチャネル形成領域等を備えた基体として、シリコン半導体基板等の半導体基板の他、表面に半導体層が形成された支持体（例えば、ガラス基板、石英基板、表面に絶縁層が形成されたシリコン半導体基板、プラスチック基板、プラスチックフィルム等）を例示することができる。絶縁ゲート電界効果トランジスタは、例えば、半導体基板や半導体層のウェル領域等に形成される。絶縁ゲート電界効果トランジスタと絶縁ゲート電界効果トランジスタとの間には、例えば、トレンチ構造、ＬＯＣＯＳ構造、トレンチ構造とＬＯＣＯＳ構造の組合せから構成された素子分離領域が形成されていてもよい。更には、ＳＩＭＯＸ法や基板貼合せ法によって得られたＳＯＩ構造を有する基体を用いてもよく、この場合には、素子分離領域の形成は不要である。
【００５７】
ゲート絶縁膜を構成する材料として、従来から一般的に用いられているＳｉＯ2系材料、ＳｉＯＦ系材料あるいはＳｉＮ系材料（例えば、ＳｉＮやＳｉＯＮ）の他、比誘電率ｋ（＝ε／ε0）が概ね４．０以上の所謂高比誘電率材料を挙げることができる。高比誘電率材料としては、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）、ＨｆＳｉＯＮ、酸化アルミニウム（Ａｌ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ）といった金属酸化膜や、金属窒化膜を例示することができる。ゲート絶縁膜は１種類の材料から形成されていてもよいし、複数種類の材料から形成されていてもよい。また、ゲート絶縁膜は単一膜（複数の材料から成る複合膜を含む）であってもよいし、積層膜であってもよい。ｎチャネル型絶縁ゲート電界効果トランジスタのゲート絶縁膜とｐチャネル型絶縁ゲート電界効果トランジスタのゲート絶縁膜とは、同一材料から成る構成とすることもできるし、それぞれ異なる材料から成る構成とすることもできる。ゲート絶縁膜は広く周知の方法により形成することができる。特に、上述した高比誘電率材料から成るゲート絶縁膜を形成する方法として、ＡＬＤ（Atomic Layer Deposition）法、有機金属化学的気相成長法（ＭＯＣＶＤ法）、スパッタリング法等を例示することができる。
【００５８】
第１層（仕事関数制御層）の形成方法として、材料にも依るが、ＡＬＤ法、ＭＯＣＶＤ法を含む各種のＣＶＤ法、ＰＶＤ法を挙げることができる。また、第２層をシリサイドから構成する場合、シリサイド中に含まれる不純物の種類及び量を制御することで、あるいは又、例えば、シリサイドにアルミニウムイオンを適切にイオン注入することで、ｎチャネル型絶縁ゲート電界効果トランジスタとｐチャネル型絶縁ゲート電界効果トランジスタのゲート電極の仕事関数の値の最適化を図ることができる。
【００５９】
絶縁層や層間絶縁層を構成する材料として、上述したＳｉＯ2系材料やＳｉＮ系材料以外にも、ＳｉＯＦ系材料、ＳｉＣ、誘電率ｋ（＝ε／ε0）が例えば３．５以下の有機ＳＯＧ、ポリイミド系樹脂、フッ素系樹脂といった低誘電率絶縁材料（例えば、フルオロカーボン、アモルファス・テトラフルオロエチレン、ポリアリールエーテル、フッ化アリールエーテル、フッ化ポリイミド、パリレン、ベンゾシクロブテン、アモルファス・カーボン、シクロパーフルオロカーボンポリマー、フッ化フラーレン）を挙げることができ、あるいは又、絶縁層や層間絶縁層をこれらの材料の積層構造から構成することもできる。絶縁層や層間絶縁層の形成方法として、材料にも依るが、ＣＶＤ法やＰＶＤ法を挙げることができる。尚、絶縁層には上述したサイドウオールが包含される。
【００６０】
層間絶縁層に設けられるコンタクトプラグを構成する材料として、不純物がドーピングされた多結晶シリコンやタングステン（Ｗ）等の高融点金属材料を挙げることができる。コンタクトプラグは、層間絶縁層にコンタクトプラグ形成用開口部をＲＩＥ法といったドライエッチング法等により形成した後、周知の方法によりコンタクトプラグ形成用開口部内を上述した材料で埋め込むことにより形成することができる。具体的には、例えば、ブランケット・タングステンＣＶＤ法によりコンタクトプラグ形成用開口部内にタングステンを埋め込み、次いで、層間絶縁層上の余剰のタングステン層を除去することによりコンタクトプラグを形成することができる。尚、密着層としてのＴｉ層及びＴｉＮ層をコンタクトプラグ形成用開口部内に形成した後、ブランケット・タングステンＣＶＤ法によりコンタクトプラグ形成用開口部内にタングステンを埋め込むことが好ましい。
【００６１】
本発明において、「チャネル形成領域」とは、チャネルが形成され得る領域を意味し、現実にチャネルが形成されている領域のみを示すものではない。例えば、ゲート電極に対向して位置する半導体層や半導体基板の部分は、「チャネル形成領域」に該当する。本発明の絶縁ゲート電界効果トランジスタが組み込まれた半導体装置として、例えばＮＭＯＳとＰＭＯＳとから構成されたＣＭＯＳ半導体装置を挙げることができるし、ＮＭＯＳとＰＭＯＳに加えてバイポーラトランジスタを含むＢｉＣＭＯＳ半導体装置を挙げることもできる。
【発明の効果】
【００６２】
本発明にあっては、所謂ダマシン・プロセスによってゲート電極が完成した時点で、ゲート電極の頂面は、ゲート絶縁膜や、ゲート電極の仕事関数を規定するための第１層（仕事関数制御層）の上端面が露出した状態とはなっていない。従って、ゲート電極及びソース／ドレイン領域へのコンタクトプラグの形成のために層間絶縁層及び絶縁層をドライエッチングしてコンタクトプラグ形成用開口部を設け、また、コンタクトプラグ形成のための前処理を行うとき、あるいは又、下層絶縁層を除去する際、ゲート絶縁膜、あるいは、第１層、あるいは、ゲート絶縁膜及び第１層が、エッチングされてしまうといった現象の発生を確実に防止することができる。その結果、高い信頼性を有する絶縁ゲート電界効果トランジスタを提供することができるし、例えば、ｎチャネル型絶縁ゲート電界効果トランジスタにおけるゲート電極の仕事関数を、所望の値に確実に保持することができる。また、ゲート電極の幅の広狭に依存すること無く、高い信頼性を有するゲート電極を形成することができる。
【００６３】
また、場合によっては、ｎチャネル型絶縁ゲート電界効果トランジスタのゲート電極の頂面を構成する材料と、ｐチャネル型絶縁ゲート電界効果トランジスタのゲート電極の頂面を構成する材料とを、同じとすることが可能であるので、安定したエッチング条件で、確実に、コンタクトプラグ形成用開口部を層間絶縁層に形成することができる。
【発明を実施するための最良の形態】
【００６４】
以下、図面を参照して、実施例に基づき本発明を説明する。
【実施例１】
【００６５】
実施例１は、本発明の絶縁ゲート電界効果トランジスタ及びその製造方法に関し、より具体的には、本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタ、及び、本発明の第１−Ａ−１の態様及び第１−Ａ−２の態様に係る絶縁ゲート電界効果トランジスタの製造方法に関する。
【００６６】
実施例１の絶縁ゲート電界効果トランジスタは、図８の（Ａ）に模式的な一部端面図を示すように、
（Ａ）ソース／ドレイン領域１３及びチャネル形成領域１２、
（Ｂ）チャネル形成領域１２の上方に形成されたゲート電極２３、並びに、
（Ｃ）ゲート絶縁膜３０、
を備えた絶縁ゲート電界効果トランジスタである。尚、実施例１にあっては、絶縁ゲート電界効果トランジスタを、ｎチャネル型絶縁ゲート電界効果トランジスタとした。
【００６７】
ゲート電極２３等の拡大された模式図を図８の（Ｂ）に示すように、酸化ハフニウムから成るゲート絶縁膜３０は、ゲート電極２３とチャネル形成領域１２との間に形成されたゲート絶縁膜本体部３０Ａ、及び、ゲート絶縁膜本体部３０Ａからゲート電極２３の側面部２３Ａの途中まで延在するゲート絶縁膜延在部３０Ｂから構成されている。そして、図８の（Ｂ）に示すように、チャネル形成領域１２の表面を基準としたゲート電極２３の高さをＨGate、ゲート絶縁膜延在部３０Ｂの高さをＨInsとしたとき、ＨIns＜ＨGateを満足する。
【００６８】
実施例１の絶縁ゲート電界効果トランジスタにおいて、ゲート電極２３は、第１の金属材料（具体的には、ゲート電極２３の仕事関数を規定するための金属材料であり、より具体的には、ハフニウム・シリサイド［ＨｆＳｉX］）から成る第１層（仕事関数制御層）３１、及び、第１の金属材料とは異なる第２の金属材料から成る第２層３２から構成されている。そして、第１層３１は、チャネル形成領域１２に対向するゲート電極２３の底面部からゲート電極２３の側面部２３Ａの途中に亙り薄膜状に形成されており、第２層３２は、ゲート電極２３の残部を占めている。また、チャネル形成領域１２の表面を基準としたときの、ゲート電極２３の側面部２３Ａの途中まで形成された第１層３１の部分３１Ｂの高さをＨMt-1とすると、ＨMt-1＜ＨGateを満足する。ＨIns≒ＨMt-1である。尚、ゲート電極２３の底面部に形成された第１層の部分を参照番号３１Ａで示し、ゲート電極２３の側面部２３Ａの途中に亙り形成された第１層３１の部分を参照番号３１Ｂで示す。より具体的には、
ＨGate≒１００ｎｍ
ＨIns ≒  ５０ｎｍ
ＨMt-1≒  ５０ｎｍ
とした。後述する実施例２〜実施例３においても同様である。尚、実施例１にあっては、第２層３２は、薄膜状の外側層３２Ａ、及び、内側層３２Ｂの２層から構成されており、第２層３２の外側層３２Ａは、第１層３１上からゲート電極２３の側面部に亙り形成されており、第２層３２の内側層３２Ｂは、ゲート電極２３の残部を占めている。外側層３２ＡはＴｉＮから成り、内側層３２Ｂはタングステン（Ｗ）から成る。ここで、外側層３２Ａは、バリア層及び密着向上層として機能し、併せて、ＰＭＯＳにおけるゲート電極の仕事関数を規定するための金属材料層（仕事関数制御層）としての機能を有する。但し、外側層３２Ａの形成は必須ではなく、第２層３２を１層から構成することもできる。
【００６９】
実施例１の絶縁ゲート電界効果トランジスタにあっては、ゲート電極２３の側面部２３Ａはサイドウオールと接している。ここで、サイドウオールは、ゲート電極２３の側面部２３Ａに隣接して設けられたオフセットスペーサ１７、オフセットスペーサ１７の外側に位置する第１サイドウオール１８及び第２サイドウオール１９から構成されている。また、ソース／ドレイン領域１３の表面には、シリサイド層（具体的には、ニッケル・白金・シリサイド層）１３Ａが形成されている。更には、ソース／ドレイン領域１３の上方には、ＳｉＮから成るストレスライナー層２０が形成されており、ストレスライナー層２０の上には下層絶縁層２１が形成されている。下層絶縁層２１、ストレスライナー層２０、及び、サイドウオールによって絶縁層が構成されている。
【００７０】
また、下層絶縁層２１等の上には層間絶縁層３４が形成されており、チャネル形成領域１２の上方に位置する層間絶縁層３４の部分にはコンタクトプラグ形成用開口部３５Ａが設けられ、このコンタクトプラグ形成用開口部３５Ａ内にはタングステンから成り、ゲート電極２３の頂面に接続されたコンタクトプラグ３７Ａが設けられている。そして、このコンタクトプラグ３７Ａの底面とゲート絶縁膜延在部３０Ｂの上端部との間には、少なくとも、内側層３２Ｂ及び外側層３２Ａのいずれか一方が存在する。尚、第２層３２を１層から構成する場合には、コンタクトプラグ３７Ａの底面とゲート絶縁膜延在部３０Ｂの上端部との間には第２層３２が存在する。一方、ソース／ドレイン領域１３の上方に位置する層間絶縁層３４の部分にはコンタクトプラグ形成用開口部３５Ｂが設けられ、このコンタクトプラグ形成用開口部３５Ｂ内にはタングステンから成り、ソース／ドレイン領域１３を構成するシリサイド層１３Ａに接続されたコンタクトプラグ３７Ｂが設けられている。尚、参照番号１１はシリコン半導体基板であり、参照番号３６は、コンタクトプラグ３７Ａ，３７Ｂを形成するための第２のバリア層である。
【００７１】
シリコン半導体基板等の模式的な一部端面図である図１の（Ａ）、（Ｂ）、図２の（Ａ）、（Ｂ）、図３の（Ａ）、（Ｂ）、図４の（Ａ）、（Ｂ）、図５の（Ａ）、（Ｂ）、図６の（Ａ）、（Ｂ）、図７の（Ａ）、（Ｂ）、図８の（Ａ）、（Ｂ）を参照して、以下、実施例１の絶縁ゲート電界効果トランジスタの製造方法を説明する。
【００７２】
［工程−１００］
先ず、チャネル形成領域１２及びソース／ドレイン領域１３、並びに、ＳｉＯ2から成る下層絶縁層２１、並びに、チャネル形成領域１２の上方にゲート電極形成用開口部２２を備えた基体１０を準備する。
【００７３】
具体的には、シリコン半導体基板１１に素子分離領域（図示せず）を形成した後、シリコン半導体基板１１の表面にダミーゲート絶縁膜１４を形成し、次いで、ダミーポリシリコン層１５、ＳｉＮから成るハードマスク層を、順次、形成した後、フォトリソグラフィ技術及びドライエッチング技術に基づきダミーゲート電極１５’を形成する。ダミーゲート電極１５’は、ダミーポリシリコン層１５及びハードマスク１６の積層構造を有する。次いで、ＬＤＤ構造を形成するための不純物の浅いイオン注入を行った後、ダミーゲート電極１５’の側面にＳｉＮから成るオフセットスペーサ１７を形成し、更に、第１サイドウオール１８を形成するためのＳｉＯ2層、及び、第２サイドウオール１９を形成するためのＳｉＮ層を順次形成し、これらのＳｉＮ層及びＳｉＯ2層をエッチバックすることによって、オフセットスペーサ１７の外側に位置する第１サイドウオール１８及び第２サイドウオール１９を得ることができる。その後、不純物の深いイオン注入を行うことでソース／ドレイン領域１３を形成する。次に、全面にニッケル・白金層を形成し、加熱処理を施すことで、ソース／ドレイン領域１３の上部をシリサイド化することで、シリサイド層１３Ａを得ることができる。その後、未反応のニッケル・白金層を除去し、再度、加熱処理を行うことで、シリサイド層１３Ａの安定化を図る。以上によって、エクステンション領域とシリサイド層１３Ａ（低抵抗層）を備えたソース／ドレイン領域１３を得ることができる。ソース／ドレイン領域１３のエクステンション領域で挟まれた領域が、チャネル形成領域１２となる。その後、全面に、ＳｉＮから成るストレスライナー層２０を形成する。こうして、図１の（Ａ）に示す状態を得ることができる。
【００７４】
その後、全面にＳｉＯ2から成る下層絶縁層２１を形成した後、ＣＭＰ法に基づき平坦化処理を施すことで、下層絶縁層２１の一部及びハードマスク１６（場合によっては、更に、ダミーポリシリコン層１５の一部及びサイドウオールの一部）を除去する。こうして、図１の（Ｂ）に示す状態を得ることができる。
【００７５】
次いで、露出したダミーゲート電極１５’を、フッ素等のラジカルを使用するエッチング法によって除去し、更に、ダミーゲート絶縁膜１４を、例えば希フッ酸等のウェットエッチング法により除去する。こうして、図２の（Ａ）に示す状態を得ることができる。
【００７６】
［工程−１１０］
次いで、ゲート電極形成用開口部２２の底部に露出したチャネル形成領域１２の上、及び、ゲート電極形成用開口部２２の側壁に、ゲート絶縁膜３０を形成する。ところで、実施例１にあっては、ゲート電極２３は、第１の金属材料から成る第１層（仕事関数制御層）３１、及び、第１の金属材料とは異なる第２の金属材料から成る第２層３２から構成されている。従って、実施例１にあっては、ゲート電極形成用開口部２２の底部に露出したチャネル形成領域１２の上、及び、ゲート電極形成用開口部２２の側壁に、ゲート絶縁膜３０、及び、第１の金属材料から成る第１層３１を、順次、形成する。
【００７７】
具体的には、全面に、酸化ハフニウムから成り、厚さ３．０ｎｍのゲート絶縁膜３０を形成する（図２の（Ｂ）参照）。このゲート絶縁膜３０は、例えば、ＨｆＣｌ2とＮＨ3を原料ガスとして用いたＣＶＤ法に基づき形成することができるし、あるいは又、有機系のＨｆガスを原料ガスとして用いたＣＶＤ法に基づき形成することができるし、あるいは又、ハフニウム窒化物をターゲットとして用いたスパッタリング法に基づき窒化ハフニウム膜を形成した後、窒化ハフニウム膜を酸化することで形成することができるし、ＡＬＤ法に基づき形成することができる。
【００７８】
［工程−１２０］
次に、実施例１にあっては、スパッタリング法に基づき、全面に（具体的には、ゲート絶縁膜３０の上に）、ハフニウム・シリサイド（ＨｆＳｉX）から成り、厚さ１５ｎｍの第１層３１を形成する（図３の（Ａ）参照）。
【００７９】
［工程−１３０］
その後、ゲート電極形成用開口部２２の側壁に形成されたゲート絶縁膜３０を選択的に除去し、以て、ゲート電極形成用開口部２２の底部に残されたゲート絶縁膜本体部３０Ａ、及び、ゲート絶縁膜本体部３０Ａからゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部３０Ｂから構成されたゲート絶縁膜３０を得る。具体的には、ゲート電極形成用開口部２２の側壁に形成されたゲート絶縁膜３０の選択的な除去を、全面にレジスト層４０を形成した後、レジスト層４０をエッチバックしてゲート電極形成用開口部２２の下部にレジスト層４０を残し、次いで、ゲート電極形成用開口部２２の側壁上部に露出したゲート絶縁膜３０の部分を除去した後、レジスト層４０を除去する工程に基づき行う。
【００８０】
ところで、上述したとおり、ゲート電極２３は第１層３１及び第２層３２から構成されている。従って、ゲート電極形成用開口部２２の側壁に形成されたゲート絶縁膜３０及び第１層３１を選択的に除去することで、ゲート電極形成用開口部２２の底部に残されたゲート絶縁膜本体部３０Ａ、及び、ゲート絶縁膜本体部３０Ａからゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部３０Ｂから構成されたゲート絶縁膜３０、並びに、チャネル形成領域１２に対向するゲート電極２３の底面部からゲート電極２３の側面部２３Ａの途中に亙り形成された第１層３１を得る。ここで、ゲート電極２３の底面部に形成された第１層の部分を参照番号３１Ａで示し、ゲート電極２３の側面部２３Ａの途中に亙り形成された第１層３１の部分を参照番号３１Ｂで示している。
【００８１】
より具体的には、全面にレジスト層４０を形成した後、レジスト層４０をエッチバックしてゲート電極形成用開口部２２の下部にレジスト層４０を残す（図３の（Ｂ）参照）。レジスト層４０のエッチバックは、例えば、以下の条件で行えばよい。次いで、ゲート電極形成用開口部２２の側壁上部に露出した第１層３１の部分及びゲート絶縁膜３０の部分を、以下の条件に基づくドライエッチング法にて除去した後（図４の（Ａ）参照）、アッシング法に基づきレジスト層４０を除去する（図４の（Ｂ）参照）。
【００８２】
［レジスト層４０のエッチバック］
使用ガス：Ｏ2／Ｓ2Ｃｌ2／Ｎ2＝３０sccm／１０sccm／１０sccm
【００８３】
［第１層３１の部分及びゲート絶縁膜３０のドライエッチング］
使用ガス      ：Ｃｌ2／ＢＣｌ3＝３５sccm／１０sccm
ソースパワー  ：１０００Ｗ
バイアスパワー：１５０Ｗ
圧力          ：１．３Ｐａ（１０ミリトル）
基板温度      ：４０゜Ｃ
【００８４】
［工程−１４０］
次に、ゲート電極形成用開口部２２内を金属材料で埋め込むことでゲート電極２３を得る。具体的には、ゲート電極形成用開口部２２の残部を第２の金属材料で埋め込むことで、第１層３１及び第２層３２から構成されたゲート電極２３を得る。
【００８５】
より具体的には、先ず、スパッタリング法に基づき、全面にＴｉＮから成り、バリア層として機能する薄膜状の外側層３２Ａを形成する（図５の（Ａ）参照）。厚さ１０ｎｍの外側層３２Ａは、ＣＶＤ法、あるいは、スパッタリング法、あるいは、ＡＬＤ法（ＮＨ3ガス及びＴｉＣｌ4ガスを交互に使用）に基づき、形成することができる。尚、この前に、ＰＭＯＳを形成すべき領域のハフニウム・シリサイド（ＨｆＳｉX）から成る第１層を除去し、ＰＭＯＳを形成すべき領域上に、直接、ＴｉＮから成る外側層３２Ａを形成すれば、この外側層３２Ａは、ＰＭＯＳにおける仕事関数制御層、即ち、第１層として機能する。
【００８６】
その後、所謂ブランケット・タングステンＣＶＤ法に基づき、全面にタングステンから成り、厚さ０．２μｍの内側層３２Ｂを形成した後、ＣＭＰ法に基づいた平坦化処理を行い、下層絶縁層２１、並びに、オフセットスペーサ１７、第１サイドウオール１８及び第２サイドウオール１９上の内側層３２Ｂ及び外側層３２Ａを除去する（図５の（Ｂ）参照）。こうして、外側層３２Ａ及び内側層３２Ｂの２層から成る第２層３２から構成されたゲート電極２３を得ることができる。ここで、ゲート電極２３は、チャネル形成領域１２の上方にゲート絶縁膜３０を介して形成されており、第１層３１、並びに、第２層３２（外側層３２Ａ及び内側層３２Ｂ）から構成されている。ゲート電極２３の頂面は、第２層３２（外側層３２Ａ及び内側層３２Ｂ）から構成されているだけであり、第１層３１及びゲート絶縁膜３０は露出していない。尚、ゲート電極２３の頂面から、ゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部３０Ｂの上端部までの距離は、５ｎｍ以上あることが望ましい。従って、［工程−１３０］において、ゲート絶縁膜本体部３０Ａからゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部３０Ｂから構成されたゲート絶縁膜３０を得るとき、ゲート電極２３の頂面から、ゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部３０Ｂの上端部までの距離が５ｎｍ以上となるように、ゲート絶縁膜３０のエッチングを行う。
【００８７】
［工程−１５０］
次に、全面に、プラズマＣＶＤ法、高密度プラズマＣＶＤ法、あるいは、常圧ＣＶＤ法といったＣＶＤ法に基づき、ＳｉＯ2から成る層間絶縁層３４を形成する（図６の（Ａ）参照）。
【００８８】
［工程−１６０］
その後、フォトリソグラフィ技術及びドライエッチング技術に基づき、ゲート電極２３の上方、及び、ソース／ドレイン領域１３の上方の層間絶縁層３４にコンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成する。尚、図６の（Ｂ）にコンタクトプラグ形成用開口部３５Ａの形成が完了した時点の状態、及び、コンタクトプラグ形成用開口部３５Ｂの形成途中の状態を図示し、図７の（Ａ）にコンタクトプラグ形成用開口部３５Ｂの形成が完了した時点の状態を図示する。ここで、実際にはエッチング用のレジスト層が形成されているが、係るレジスト層の図示は省略している。
【００８９】
［工程−１７０］
次いで、コンタクトプラグを形成するために、自然酸化膜等を除去するための前処理を行う。前処理として、例えば、希フッ酸を用いた薬液処理、アルゴンガスを用いたスパッタリング処理、フッ素のラジカルを用いたエッチング処理を挙げることができる。
【００９０】
［工程−１８０］
その後、全面に、Ｔｉ（下層）／ＴｉＮ（上層）の積層構造から成る第２のバリア層３６をスパッタリング法に基づき形成し（図７の（Ｂ）参照）、ＷＦ6ガス、Ｈ2ガス、ＳｉＨ4ガスを用いたブランケット・タングステンＣＶＤ法（成膜温度：３５０゜Ｃ）に基づき全面にタングステン層を形成した後、ＣＭＰ法に基づいた平坦化処理を行うことで、コンタクトプラグ形成用開口部３５Ａ，３５Ｂ内にコンタクトプラグ３７Ａ，３７Ｂを得ることができる（図８の（Ａ）及び（Ｂ）参照）。その後、必要に応じて層間絶縁層３４の上に図示しない配線等を形成して、実施例１の絶縁ゲート電界効果トランジスタを完成させることができる。
【００９１】
実施例１にあっては、所謂ダマシン・プロセスによってゲート電極が完成した時点で、即ち、［工程−１４０］（図５の（Ｂ）参照）において、ゲート絶縁膜３０及び第１層３１の上端面が露出した状態にはない。従って、［工程−１６０］にあっては、コンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成するために、ＳｉＯ2から成る層間絶縁層３４をドライエッチングし（図６の（Ｂ）参照）、引き続き、ＳｉＯ2から成る下層絶縁層２１、及び、ＳｉＮから成るストレスライナー層２０をドライエッチングするが（図７の（Ａ）参照）、ゲート絶縁膜３０及び第１層３１が露出することがなく、従って、ゲート絶縁膜３０及び第１層３１がエッチングされてしまうといった現象が発生することはない。更には、［工程−１７０］における前処理によって、第１層３１がエッチングされてしまうこともない。それ故、得られたゲート電極２３の信頼性が低下することがない。また、［工程−１８０］において、コンタクトプラグ３７Ａを形成したとき、コンタクトプラグ３７Ａにボイドが発生することもない。更には、コンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成するためにエッチングすべきゲート電極２３の上方の部分とソース／ドレイン領域１３の上方の部分の構成材料が異なっているが、ゲート絶縁膜３０及び第１層３１の上端面が露出した状態にはないので、コンタクトプラグ形成用開口部３５Ａ，３５Ｂの形成条件の最適化を図り易い。
【実施例２】
【００９２】
実施例２は、実施例１の変形であり、具体的には、実施例２は、本発明の第１−Ａ−３の態様に係る絶縁ゲート電界効果トランジスタの製造方法に関する。
【００９３】
実施例２においては、第１層３１がハフニウム・シリサイド（ＨｆＳｉX）から成る点は実施例１と同じであるが、第２層２３２がニッケル・シリサイドから構成されている点が実施例１と相違している。また、第２層２３２の形成方法が実施例１と異なる。以下、図９の（Ａ）、（Ｂ）、図１０を参照して、実施例２の絶縁ゲート電界効果トランジスタの製造方法を説明する。
【００９４】
［工程−２００］
先ず、実施例１の［工程−１００］〜［工程−１３０］と同様の工程を実行する。
【００９５】
［工程−２１０］
その後、ゲート電極形成用開口部２２の残部への金属材料の埋め込みを、以下の方法に基づき行う。即ち、ゲート電極形成用開口部２２の下部に導電材料層５０を形成する。具体的には、全面にＣＶＤ法に基づきアモルファスシリコンから成る導電材料層５０を形成した後、エッチバック法にて導電材料層５０を厚さ方向にエッチングし、ゲート電極形成用開口部２２の下部に導電材料層５０を残す（図９の（Ａ）参照）。次に、スパッタリング法やＣＶＤ法に基づき、全面に、厚さ２０ｎｍのニッケルから成る金属材料層５１を形成する（図９の（Ｂ）参照）。その後、常圧において５８０゜Ｃ、６０秒の加熱処理を行うことで、導電材料層５０と金属材料層５１とを化学的に反応させ、ニッケル・シリサイド層を形成する。次いで、未反応の金属材料層５１を、ＨＣｌ／Ｈ2Ｏ2／Ｈ2Ｏを１：１：２の割合で混合した混合液に１５分、浸漬することで除去した後、再度、加熱処理を行うことで、ニッケル・シリサイド層の安定化を図る。こうして、導電材料層５０と金属材料層５１との化学的な反応によって第２の金属材料から成る第２層２３２を得ることができる（図１０参照）。
【００９６】
［アモルファスシリコンから成る導電材料層５０の形成条件］
使用ガス：ＳｉＨ4／Ｈｅ／Ｎ2＝１００sccm／４００sccm／２００sccm
圧力    ：７０Ｐａ
基板温度：４９０゜Ｃ
【００９７】
［工程−２２０］
次いで、実施例１の［工程−１５０］〜［工程−１８０］と同様の工程を実行することで、実施例２の絶縁ゲート電界効果トランジスタを完成させることができる。
【実施例３】
【００９８】
実施例３も、実施例１の変形であり、具体的には、実施例３は、本発明の第１−Ｃの態様に係る絶縁ゲート電界効果トランジスタ、及び、本発明の第１−Ｂの態様に係る絶縁ゲート電界効果トランジスタの製造方法に関する。
【００９９】
実施例３においては、ゲート電極３２３の全体がニッケル・シリサイド３３２から構成されている点が実施例１と相違している。また、ゲート電極３２３の形成方法が実施例１と異なる。以下、図１１の（Ａ）、（Ｂ）、図１２の（Ａ）、（Ｂ）を参照して、実施例３の絶縁ゲート電界効果トランジスタの製造方法を説明する。
【０１００】
［工程−３００］
先ず、実施例１の［工程−１００］〜［工程−１１０］と同様の工程を実行する。
【０１０１】
［工程−３１０］
その後、ゲート電極形成用開口部２２の側壁に形成されたゲート絶縁膜３０を選択的に除去し、以て、ゲート電極形成用開口部２２の底部に残されたゲート絶縁膜本体部３０Ａ、及び、ゲート絶縁膜本体部３０Ａからゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部３０Ｂから構成されたゲート絶縁膜３０を得る。具体的には、実施例１の［工程−１３０］と同様にして、全面にレジスト層を形成した後、レジスト層をエッチバックしてゲート電極形成用開口部２２の下部にレジスト層を残し、次いで、ゲート電極形成用開口部２２の側壁上部に露出したゲート絶縁膜３０の部分を除去した後、レジスト層を除去する。こうして、図１１の（Ａ）に示す状態を得ることができる。
【０１０２】
［工程−３２０］
次いで、ゲート電極形成用開口部２２内への金属材料の埋め込みを以下の方法で行う、即ち、ゲート電極形成用開口部２２の下部に導電材料層５０を形成した後、全面に金属材料層５１を形成し、次いで、導電材料層５０と金属材料層５１とを化学的に反応させた後、未反応の金属材料層５１を除去する。具体的には、実施例２の［工程−２１０］と同様の工程を実行すればよい（図１１の（Ｂ）、図１２の（Ａ）及び図１２の（Ｂ）参照）。
【０１０３】
［工程−３３０］
次いで、実施例１の［工程−１５０］〜［工程−１８０］と同様の工程を実行することで、実施例３の絶縁ゲート電界効果トランジスタを完成させることができる。
【実施例４】
【０１０４】
実施例４も、実施例１の変形であり、具体的には、実施例４は、本発明の第１−Ｂの態様に係る絶縁ゲート電界効果トランジスタ、及び、本発明の第１−Ｃの態様に係る絶縁ゲート電界効果トランジスタの製造方法に関する。
【０１０５】
実施例４の絶縁ゲート電界効果トランジスタにおいて、図１６の（Ａ）に模式的な一部端面図を示し、ゲート電極４２３等の拡大された模式図を図１６の（Ｂ）に示すように、ゲート電極４２３は、第１の金属材料から成る第１層４３１、第１の金属材料とは異なる第２の金属材料から成る第２層４３２、及び、第１の金属材料とは異なる第３の金属材料から成る第３層４３３から構成されている。具体的には、第１層（仕事関数制御層）４３１は、実施例１と同様に、第１の金属材料（具体的には、ハフニウム・シリサイド［ＨｆＳｉX］）から成る。また、第２層４３２は、実施例１と同様に、ＴｉＮから成る薄膜状の外側層４３２Ａ、及び、タングステン（Ｗ）から成る内側層４３２Ｂの２層から構成されている。ここで、実施例１と同様に、外側層４３２Ａは、バリア層及び密着向上層として機能し、併せて、ＰＭＯＳにおけるゲート電極の仕事関数を規定するための金属材料層（仕事関数制御層）としての機能を有する。但し、外側層４３２Ａの形成は必須ではなく、第２層４３２を１層から構成することもできる。更には、第３層４３３も、ＴｉＮから成り、バリア層及び密着向上層として機能する外側層４３３Ａ、及び、タングステン（Ｗ）から成る内側層４３３Ｂの２層から構成されている。
【０１０６】
そして、第２層４３２の外側層４３２Ａは、実施例１と同様に、チャネル形成領域１２に対向するゲート電極４２３の底面部からゲート電極４２３の側面部４２３Ａの途中に亙り薄膜状に形成されている。また、第２層４３２及び第３層４３３は、積層状態にてゲート電極４２３の残部を占めている。尚、チャネル形成領域１２の表面を基準としたときの、ゲート電極４２３の側面部４２３Ａの途中まで形成された第１層４３１の部分の高さをＨMt-1、第２層４３２と第３層４３３との界面の高さをＨMt-2とすると、ＨMt-1＜ＨGate、ＨMt-1≒ＨMt-2を満足する。更には、ＨIns≒ＨMt-1≒ＨMt-2である。尚、ゲート電極４２３の底面部に形成された第１層の部分を参照番号４３１Ａで示し、ゲート電極４２３の側面部４２３Ａの途中に亙り形成された第１層４３１の部分を参照番号４３１Ｂで示す。より具体的には、
ＨGate≒１００ｎｍ
ＨIns ≒  ５０ｎｍ
ＨMt-1≒  ５０ｎｍ
ＨMt-2≒  ５０ｎｍ
とした。
【０１０７】
更には、実施例４においては、実施例１と同様に、ゲート電極４２３の頂面に接続されたコンタクトプラグ３７Ａを更に備えており、このコンタクトプラグ３７Ａの底面とゲート絶縁膜延在部４３０Ｂの上端部との間には第３層４３３が存在する。
【０１０８】
以下、図１３の（Ａ）、（Ｂ）、図１４の（Ａ）、（Ｂ）、図１５、図１６の（Ａ）、（Ｂ）を参照して、実施例４の絶縁ゲート電界効果トランジスタの製造方法を説明する。
【０１０９】
［工程−４００］
先ず、ゲート電極形成用開口部２２の底部に露出したチャネル形成領域１２の上、及び、ゲート電極形成用開口部２２の側壁に、ゲート絶縁膜４３０、第１層４３１及び第２層４３２を、順次、形成する。具体的には、実施例１の［工程−１００］〜［工程−１２０］と同様の工程を実行する。次いで、実施例１の［工程−１４０］と同様にして、先ず、全面に、厚さ１０ｎｍのＴｉＮから成り、バリア層として機能する第２層における外側層４３２Ａを形成する（図１３の（Ａ）参照）。次いで、実施例１の［工程−１４０］と同様にして、ブランケット・タングステンＣＶＤ法に基づき、全面にタングステンから成り、厚さ０．２μｍの第２層における内側層４３２Ｂを形成する（図１３の（Ｂ）参照）。
【０１１０】
［工程−４１０］
その後、全面にレジスト層を形成した後、エッチバック法にてゲート電極形成用開口部２２の側壁上部のゲート絶縁膜４３０の部分、第１層４３１の部分及び第２層４３２の部分を除去した後、レジスト層を除去する。具体的には、全面にレジスト層を形成し、エッチバック法に基づき、下層絶縁層２１上の内側層４３２Ｂ及び外側層４３２Ａを除去し、更には、ゲート電極形成用開口部２２の内部において、第２層における内側層４３２Ｂ及び外側層４３２Ａ、並びに、第１層４３１、ゲート絶縁膜延在部４３０Ｂのそれぞれの一部分を選択的に除去した後、レジスト層を除去する。ＲＩＥ装置を用いたエッチバックは、以下の条件で行えばよい。こうして、ゲート電極形成用開口部２２の底部に残されたゲート絶縁膜本体部４３０Ａ、ゲート絶縁膜本体部４３０Ａからゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部４３０Ｂから構成されたゲート絶縁膜４３０、及び、チャネル形成領域１２に対向するゲート電極４２３の底面部からゲート電極４２３の側面部４２３Ａの途中に亙り形成された第１層４３１、並びに、ゲート電極形成用開口部２２内の第１層４３１が形成された部分を埋める第２層４３２（内側層４３２Ｂ及び外側層４３２Ａ）を得ることができる（図１４の（Ａ）参照）。
【０１１１】
［第２層における内側層４３２Ｂのエッチバック条件］
使用ガス：ＳＦ6＝１００sccm
圧力    ：１．３Ｐａ（１０ミリトル）
パワー  ：上部電極／下部電極＝８００Ｗ／２０Ｗ
［第２層における外側層４３２Ａ、第１層４３１、ゲート絶縁膜延在部４３０Ｂのエッチバック条件］
使用ガス：Ｃｌ2／ＢＣｌ3／Ａｒ＝７０sccm／３０sccm／１００sccm
圧力    ：０．８Ｐａ（６ミリトル）
パワー  ：上部電極／下部電極＝８００Ｗ／１００Ｗ
【０１１２】
［工程−４２０］
その後、ゲート電極形成用開口部２２の残部を第３の金属材料で埋め込む。具体的には、実施例１の［工程−１４０］と同様にして、全面に、ＴｉＮから成り、バリア層として機能する外側層４３３Ａを形成する（図１４の（Ｂ）参照）。厚さ１０ｎｍの第３層における外側層４３３Ａは、ＣＶＤ法、あるいは、スパッタリング法、あるいは、ＡＬＤ法（ＮＨ3ガス及びＴｉＣｌ4ガスを交互に使用）に基づき、形成することができる。
【０１１３】
次に、実施例１の［工程−１４０］と同様にして、ブランケット・タングステンＣＶＤ法に基づき、全面にタングステンから成り、厚さ０．２μｍの第３層における内側層４３３Ｂを形成した後、ＣＭＰ法に基づいた平坦化処理を行い、下層絶縁層２１、並びに、オフセットスペーサ１７、第１サイドウオール１８及び第２サイドウオール１９上の内側層４３３Ｂ及び外側層４３３Ａを除去する（図１５参照）。こうして、外側層４３３Ａ及び内側層４３３Ｂの２層から成る第３層４３３、外側層４３２Ａ及び内側層４３２Ｂの２層から成る第２層４３２、及び、第１層４３１から構成されたゲート電極４２３を得ることができる。ここで、ゲート電極４２３の頂面には、第１層４３１及びゲート絶縁膜４３０は露出していない。
【０１１４】
［工程−４３０］
次いで、実施例１の［工程−１５０］〜［工程−１８０］と同様の工程を実行することで、実施例４の絶縁ゲート電界効果トランジスタを完成させることができる(図１６の（Ａ）及び（Ｂ）参照）。ここで、コンタクトプラグ３７Ａの底面とゲート絶縁膜延在部４３０Ｂの上端部との間には第３層４３３が存在する。
【実施例５】
【０１１５】
実施例５は、本発明の第２の態様に係る絶縁ゲート電界効果トランジスタ、及び、本発明の第２の態様に係る絶縁ゲート電界効果トランジスタの製造方法に関する。
【０１１６】
実施例５の絶縁ゲート電界効果トランジスタは、図１９の（Ａ）に模式的な一部端面図を示し、ゲート電極５２３等の拡大された模式図を図１９の（Ｂ）に示すように、
（Ａ）ソース／ドレイン領域１３及びチャネル形成領域１２、
（Ｂ）チャネル形成領域１２の上方に形成されたゲート電極５２３、並びに、
（Ｃ）ゲート絶縁膜５３０、
を備えた絶縁ゲート電界効果トランジスタである。
【０１１７】
そして、ゲート絶縁膜５３０は、ゲート電極５２３とチャネル形成領域１２との間に形成されたゲート絶縁膜本体部５３０Ａ、及び、ゲート絶縁膜本体部５３０Ａからゲート電極５２３の頂面まで延在するゲート絶縁膜延在部５３０Ｂから構成されており、ゲート電極５２３は、第１の金属材料から成る薄膜状の第１層５３１、第１の金属材料とは異なる第２の金属材料から成る第２層５３２、及び、第１の金属材料とは異なる第３の金属材料から成る第３層５３３から構成されている。尚、第２層５３２は、外側層５３２Ａ及び内側層５３２Ｂから構成されており、第３層５３３は、外側層５３３Ａ及び内側層５３３Ｂから構成されている。実施例５の絶縁ゲート電界効果トランジスタにおける以上の構成要素は、実質的に、実施例４の絶縁ゲート電界効果トランジスタと同様とすることができる。
【０１１８】
実施例５にあっては、第１層５３１は、チャネル形成領域１２に対向するゲート電極５２３の底面部からゲート電極５２３の側面部５２３Ａの途中に亙り形成されており、第２層５３２及び第３層５３３は、積層状態にてゲート電極５２３の残部を占めている。また、図１９の（Ｂ）に示すように、チャネル形成領域１２の表面を基準としたときの、ゲート電極５２３の高さをＨGate、ゲート電極５２３の側面部５２３Ａの途中まで形成された第１層５３１の部分の高さをＨMt-1、第２層５３２と第３層５３３との界面の高さをＨMt-2とすると、ＨMt-1＜ＨGate、ＨMt-2＜ＨGate、ＨMt-1≒ＨMt-2を満足する。より具体的には、
０．１≦ＨMt-1／ＨGate≦０．９５
を満足し、且つ、
（ＨGate−ＨMt-1）≧５ｎｍを満足する。
【０１１９】
また、ゲート電極５２３の頂面に接続されたコンタクトプラグ３７Ａを更に備えており、このコンタクトプラグ３７Ａの底面と第１層５３１の上端部との間には第３層５３３が存在する。
【０１２０】
以下、図１７の（Ａ）、（Ｂ）、図１８、図１９の（Ａ）、（Ｂ）を参照して、実施例５の絶縁ゲート電界効果トランジスタの製造方法を説明する。
【０１２１】
［工程−５００］
先ず、ゲート電極形成用開口部２２の底部に露出したチャネル形成領域１２の上、及び、ゲート電極形成用開口部２２の側壁に、ゲート絶縁膜５３０を形成する。具体的には、実施例４の［工程−４００］と同様の工程を実行する。即ち、ゲート電極形成用開口部２２の底部に露出したチャネル形成領域１２の上、及び、ゲート電極形成用開口部２２の側壁に、ゲート絶縁膜５３０、第１層５３１及び第２層５３２を、順次、形成する。
【０１２２】
［工程−５１０］
その後、ゲート電極形成用開口部２２内を金属材料で埋め込むことでゲート電極５２３を得る。具体的には、全面にレジスト層を形成した後、エッチバック法にてゲート電極形成用開口部２２の側壁上部の第１層５３１の部分及び第２層５３２の部分を除去した後、レジスト層を除去する。より具体的には、全面にレジスト層を形成し、エッチバック法に基づき、下層絶縁層２１上の内側層５３２Ｂ及び外側層５３２Ａを除去し、更には、ゲート電極形成用開口部２２の内部において、第２層における内側層５３２Ｂ及び外側層５３２Ａ、並びに、第１層５３１のそれぞれの一部分を選択的に除去した後、レジスト層を除去する。尚、実施例４と異なり、ゲート絶縁膜５３０はエッチングしない。エッチバックの条件、例えば、エッチングに用いるガス、圧力、ＲＩＥ装置における上部電極や下部電極に加える電力、エッチング時間等を適切に選択することで、ゲート絶縁膜５３０をエッチングしない状態を達成することができる。こうして、ゲート電極形成用開口部２２の底部に残されたゲート絶縁膜本体部５３０Ａ、ゲート絶縁膜本体部５３０Ａからゲート電極形成用開口部２２の側壁の上端まで延在するゲート絶縁膜延在部５３０Ｂから構成されたゲート絶縁膜５３０、及び、チャネル形成領域１２に対向するゲート電極５２３の底面部からゲート電極５２３の側面部５２３Ａの途中に亙り形成された第１層５３１、並びに、ゲート電極形成用開口部２２内の第１層５３１が形成された部分を埋める第２層５３２（内側層５３２Ｂ及び外側層５３２Ａ）を得ることができる（図１７の（Ａ）参照）。      
【０１２３】
次いで、実施例４の［工程−４２０］と同様にして、ゲート電極形成用開口部２２の残部を第３の金属材料で埋め込む。こうして、外側層５３３Ａ及び内側層５３３Ｂの２層から成る第３層５３３、外側層５３２Ａ及び内側層５３２Ｂの２層から成る第２層５３２、及び、第１層５３１から構成されたゲート電極５２３を得ることができる（図１７の（Ｂ）及び図１８参照）。ここで、ゲート電極５２３の頂面には、第１層５３１は露出していない。
【０１２４】
［工程−５２０］
その後、希フッ酸を用いたウェットエッチング法に基づき下層絶縁層２１を除去する。
【０１２５】
［工程−５３０］
次いで、全面に、ＳｉＮから成るストレスライナー層２０’を再び形成した後、更に、全面にＳｉＯ2から成る層間絶縁層３４’を形成する。
【０１２６】
［工程−５４０］
その後、実施例１の［工程−１５０］〜［工程−１８０］と同様の工程を実行することで、実施例５の絶縁ゲート電界効果トランジスタを完成させることができる(図１９の（Ａ）及び（Ｂ）参照）。ここで、コンタクトプラグ３７Ａの底面と第１層５３１の上端部との間には第３層５３３が存在する。
【０１２７】
実施例５にあっては、［工程−５１０］が完了した時点で、ゲート電極５２３の頂面には第１層５３１は露出していない。従って、［工程−５２０］において、希フッ酸を用いたウェットエッチング法に基づき下層絶縁層２１を除去したとき、第１層５３１に損傷が発生することはない。また、［工程−５４０］において、コンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成する際、ゲート電極５２３の頂面の上方には、下から、ＳｉＮから成るストレスライナー層２０’、及び、ＳｉＯ2から成る層間絶縁層３４が形成されている。従って、［工程−５４０］にあっては、コンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成するために、ＳｉＯ2から成る層間絶縁層３４をドライエッチングし、引き続き、ＳｉＮから成るストレスライナー層２０’をエッチングするが、このとき、ゲート絶縁膜５３０に損傷が生じることはない。それ故、得られたゲート電極５２３の信頼性が低下することがない。また、［工程−５４０］において、コンタクトプラグ３７Ａを形成したとき、コンタクトプラグ３７Ａにボイドが発生することもない。更には、コンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成するためにエッチングすべきゲート電極５２３の上方の部分とソース／ドレイン領域１３の上方の部分の構成材料が異なっているが、第１層５３１の上端面が露出した状態にはないので、コンタクトプラグ形成用開口部３５Ａ，３５Ｂの形成条件の最適化を図り易い。
【０１２８】
以上、本発明を好ましい実施例に基づき説明したが、本発明は、これらの実施例に限定されるものではない。実施例において説明した絶縁ゲート電界効果トランジスタの構造、構成は例示であり、適宜、変更することができるし、実施例において説明した絶縁ゲート電界効果トランジスタの製造工程等も例示であり、適宜、変更することができる。
【０１２９】
実施例１にあっては、絶縁ゲート電界効果トランジスタをｎチャネル型絶縁ゲート電界効果トランジスタとしたが、ｐチャネル型絶縁ゲート電界効果トランジスタとする場合には、例えば、第１層をルテニウム（Ｒｕ）から構成すればよい。あるいは又、ゲート電極の構成材料を変えることによりゲート電極の仕事関数を好適な値とする代わりに、ゲート絶縁膜の構成材料を変えることにより、仕事関数の値を調整する方法も提案されており（例えば、特開２００６−２４５９４号公報）、係る方法を本発明に適用することもできる。
【０１３０】
また、実施例２あるいは実施例３にあっては、実施例１の［工程−１３０］と同様の工程において、レジスト層４０を形成する代わりに、ポリシリコン層５０をゲート電極形成用開口部２２の下部に形成し、次いで、第１層３１及びゲート絶縁膜３０をエッチングして（このとき、ポリシリコン層５０が一種のレジストとして機能する）、その後、金属材料層５１を形成し、シリサイド化するといった工程を採用してもよい。また、実施例１〜実施例４においても、ゲート電極を形成した後、フッ酸を用いたウェットエッチング法に基づき下層絶縁層を除去し、次いで、全面に、ＳｉＮから成るストレスライナー層を再び形成した後、更に、全面にＳｉＯ2から成る層間絶縁層を形成するといった工程を採用してもよい。
【図面の簡単な説明】
【０１３１】
【図１】図１の（Ａ）及び（Ｂ）は、実施例１の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図２】図２の（Ａ）及び（Ｂ）は、図１の（Ｂ）に引き続き、実施例１の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図３】図３の（Ａ）及び（Ｂ）は、図２の（Ｂ）に引き続き、実施例１の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図４】図４の（Ａ）及び（Ｂ）は、図３の（Ｂ）に引き続き、実施例１の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図５】図５の（Ａ）及び（Ｂ）は、図４の（Ｂ）に引き続き、実施例１の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図６】図６の（Ａ）及び（Ｂ）は、図５の（Ｂ）に引き続き、実施例１の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図７】図７の（Ａ）及び（Ｂ）は、図６の（Ｂ）に引き続き、実施例１の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図８】図８の（Ａ）は、図７の（Ｂ）に引き続き、実施例１の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図であり、図８の（Ｂ）は、ゲート電極等を拡大した模式的な一部断面図である。
【図９】図９の（Ａ）及び（Ｂ）は、実施例２の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図１０】図１０は、図９の（Ｂ）に引き続き、実施例２の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図１１】図１１の（Ａ）及び（Ｂ）は、実施例３の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図１２】図１２の（Ａ）及び（Ｂ）は、図１１の（Ｂ）に引き続き、実施例３の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図１３】図１３の（Ａ）及び（Ｂ）は、実施例４の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図１４】図１４の（Ａ）及び（Ｂ）は、図１３の（Ｂ）に引き続き、実施例４の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図１５】図１５は、図１４の（Ｂ）に引き続き、実施例４の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図１６】図１６の（Ａ）は、図１５に引き続き、実施例４の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図であり、図１６の（Ｂ）は、ゲート電極等を拡大した模式的な一部断面図である。
【図１７】図１７の（Ａ）及び（Ｂ）は、実施例５の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図１８】図１８は、図１７の（Ｂ）に引き続き、実施例５の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図１９】図１９の（Ａ）は、図１８に引き続き、実施例５の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図であり、図１９の（Ｂ）は、ゲート電極等を拡大した模式的な一部断面図である。
【図２０】図２０の（Ａ）及び（Ｂ）は、従来の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図２１】図２１の（Ａ）及び（Ｂ）は、図２０の（Ｂ）に引き続き、従来の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図２２】図２２の（Ａ）及び（Ｂ）は、図２１の（Ｂ）に引き続き、従来の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【図２３】図２３の（Ａ）及び（Ｂ）は、図２２の（Ｂ）に引き続き、従来の絶縁ゲート電界効果トランジスタの製造方法を説明するための半導体基板等の模式的な一部端面図である。
【符号の説明】
【０１３２】
１０・・・基体、１１・・・シリコン半導体基板、１２・・・チャネル形成領域、１３・・・ソース／ドレイン領域、１３Ａ・・・シリサイド層、１４・・・ダミーゲート絶縁膜、１５・・・ダミーポリシリコン層、１５’・・・ダミーゲート電極、１６・・・ハードマスク、１７・・・オフセットスペーサ、１８・・・第１サイドウオール、１９・・・第２サイドウオール、２０，２０’・・・ストレスライナー層、２１・・・下層絶縁層、２２・・・ゲート電極形成用開口部、２３，３２３，４２３，５２３・・・ゲート電極、２３Ａ，４２３Ａ，５２３Ａ・・・ゲート電極の側面部、３０，４３０，５３０・・・ゲート絶縁膜、３０Ａ，４３０Ａ，５３０Ａ・・・ゲート絶縁膜本体部、３０Ｂ，４３０Ｂ，５３０Ｂ・・・ゲート絶縁膜延在部、３１，３１Ａ，３１Ｂ，４３１，４３１Ａ，４３１Ｂ，５３１，５３１Ａ，５３１Ｂ・・・第１層、３２，２３２，４３２，５３２・・・第２層、３２Ａ，４３２Ａ，５３２Ａ・・・第２層の外側層、３２Ｂ，４３２Ｂ，５３２Ｂ・・・第２層の内側層、３３２・・・ニッケル・シリサイド、４３３，５３３・・・第３層、４３３Ａ，５３３Ａ・・・第３層の外側層、４３３Ｂ，５３３Ｂ・・・第３層の内側層、３４，３４’・・・層間絶縁層、３５Ａ，３５Ｂ・・・コンタクトプラグ形成用開口部、３６・・・第２のバリア層、３７Ａ，３７Ｂ・・・コンタクトプラグ、４０・・・レジスト層、５０・・・導電材料層、５１・・・金属材料層
【図１】
2008218962.tif 000003
【図２】
2008218962.tif 000004
【図３】
2008218962.tif 000005
【図４】
2008218962.tif 000006
【図５】
2008218962.tif 000007
【図６】
2008218962.tif 000008
【図７】
2008218962.tif 000009
【図８】
2008218962.tif 000010
【図９】
2008218962.tif 000011
【図１０】
2008218962.tif 000012
【図１１】
2008218962.tif 000013
【図１２】
2008218962.tif 000014
【図１３】
2008218962.tif 000015
【図１４】
2008218962.tif 000016
【図１５】
2008218962.tif 000017
【図１６】
2008218962.tif 000018
【図１７】
2008218962.tif 000019
【図１８】
2008218962.tif 000020
【図１９】
2008218962.tif 000021
【図２０】
2008218962.tif 000022
【図２１】
2008218962.tif 000023
【図２２】
2008218962.tif 000024
【図２３】
2008218962.tif 000025