(57)【要約】【課題】ゲート絶縁膜が素子分離膜端部の近傍で部分的に薄くなることを抑制でき、かつトランジスタのアクティブ領域の面積がばらつくことを抑制できる半導体装置の製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、積層膜１０ａ，１０ｂをマスクとしたエッチングにより溝１ａを形成する工程と、溝１ａ内に素子分離膜２を埋め込む工程と、マスク膜１０ａを除去する工程と、素子分離膜２上及びバッファー膜１０ａ上に絶縁膜１１を形成する工程と、絶縁膜１１をエッチバックすることにより、素子分離膜２のうちバッファー膜１０ａより上方に突出している部分の側壁、及び該側壁の近傍に位置するバッファー膜１０ａを、絶縁性サイドウォール１１で覆う工程と、バッファー膜１０ａのうち絶縁性サイドウォール１１に覆われていない部分を除去する工程とを具備する。【選択図】図２
2008218868.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板表面に第１の絶縁物からなるバッファー膜を形成し、該バッファー膜上にマスク膜を形成する工程と、
前記バッファー膜及び前記マスク膜に開口パターンを形成する工程と、
前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、前記半導体基板に溝を形成する工程と、
前記マスク膜上及び前記溝内に前記第１の絶縁物からなる第１の絶縁膜を形成し、前記マスク膜上に位置する前記第１の絶縁膜を除去することにより、前記溝内に素子分離膜を埋め込む工程と、
前記マスク膜を除去する工程と、
前記素子分離膜上及び前記バッファー膜上に、第２の絶縁物からなる第２の絶縁膜を形成する工程と、
前記第２の絶縁膜をエッチバックすることにより、前記素子分離膜のうち前記バッファー膜より上方に突出している部分の側壁上、及び該側壁の近傍に位置する前記バッファー膜上に、絶縁性サイドウォールを残す工程と、
前記バッファー膜のうち前記絶縁性サイドウォールが形成されていない領域をエッチングにより除去する工程と、
前記半導体基板を熱酸化することにより、トランジスタのゲート絶縁膜を形成する工程と、
を具備し、
前記第２の絶縁物は、前記バッファー膜をエッチングするときのエッチング条件において、前記第１の絶縁物よりエッチングされない物質である半導体装置の製造方法。
【請求項２】
前記バッファー膜を形成する工程は、前記半導体基板を熱酸化することにより前記バッファー膜としての熱酸化膜を形成する工程であり、
前記マスク膜を除去する工程と、前記第２の絶縁膜を形成する工程の間に、前記半導体基板を熱酸化することにより、前記熱酸化膜を厚くする工程を具備する請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体基板表面に第１の絶縁物からなるバッファー膜を形成し、該バッファー膜上にマスク膜を形成する工程と、
前記マスク膜及び前記バッファー膜に開口パターンを形成する工程と、
前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、前記半導体基板に溝を形成する工程と、
前記マスク膜上及び前記溝内に前記第１の絶縁物からなる第１の絶縁膜を形成し、前記積層膜上に位置する前記第１の絶縁膜を除去することにより、前記溝内に素子分離膜を埋め込む工程と、
前記素子分離膜及びその近傍に位置する前記マスク膜を、第２のマスク膜で覆う工程と、
前記第２のマスク膜をマスクとして前記マスク膜をドライエッチングし、さらに前記バッファー膜をエッチングすることにより、前記マスク膜及び前記バッファー膜を、前記素子分離膜の近傍に位置する部分を除いて除去する工程と、
前記第２のマスク膜を除去する工程と、
前記半導体基板を熱酸化することにより、トランジスタのゲート絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。
【請求項４】
半導体基板に形成された溝と、
前記溝に埋め込まれ、上面が前記半導体基板の表面より上方に位置する素子分離膜と、
前記素子分離膜のうち前記半導体基板の上面より上方に位置する部分の側壁上、及び前記素子分離膜の近傍に位置する前記半導体基板の表面上に形成された絶縁性保護膜と、
前記半導体基板の表面に形成されたゲート絶縁膜を有するトランジスタと、
を具備する半導体装置。
【請求項５】
前記絶縁性保護膜と前記半導体基板の表面の間の少なくとも一部に位置し、前記素子分離膜と同一の絶縁物からなるバッファー膜を具備する請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタを有する半導体装置の製造方法及び半導体装置に関する。特に本発明は、ゲート絶縁膜が素子分離膜端部で部分的に薄くなることを抑制でき、かつトランジスタのアクティブ領域の面積がばらつくことを抑制できる半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
図４の（Ａ）〜（Ｃ）は、第１の従来例に係る半導体装置の製造方法を説明するための断面図であり、図４（Ｄ）は図４（Ｃ）をゲート電極の延伸方向に沿って切断した面（Ａ−Ａ´断面に相当する断面）を示す図である。まず図４（Ａ）に示すように、シリコン基板１００を熱酸化することにより、シリコン基板１００上にバッファー膜であるパッド酸化膜１１０ａを形成し、次いでパッド酸化膜１１０ａ上に窒化シリコン膜１１０ｂを形成する。次いで、窒化シリコン膜１１０ｂ及びパッド酸化膜１１０ａに開口パターンを形成する。次いでこの開口パターンをマスクとして、シリコン基板１００をエッチングする。これによりシリコン基板１００には溝１００ａが形成される。次いで溝１００ａ内に、酸化シリコン膜からなる素子分離膜１０２を埋め込む。
【０００３】
次いで、図４（Ｂ）に示すように、窒化シリコン膜１１０ｂをエッチングにより除去し、さらにパッド酸化膜１１０ａをエッチングにより除去する。パッド酸化膜１１０ａを除去する工程において、素子分離膜１０２の端部もエッチングされ、溝１００ａの上端部が露出する（図４（Ｂ）において符号１０２ａで示す）。
【０００４】
次いで、図４（Ｃ）及び図４（Ｄ）に示すように、シリコン基板１００を熱酸化することにより、ゲート絶縁膜１０３を形成する。上記したように、溝１００ａの上端部が露出しているため、溝１００ａの上端部に位置するシリコン基板１００にもゲート絶縁膜１０３が形成される。溝１００ａの上端部においてゲート絶縁膜１０３は、図４（Ｄ）において符号１０３ａで示すように、他の部分と比較して薄くなる。
【０００５】
次いで、ゲート電極１０４、低濃度不純物領域１０６、サイドウォール１０５、並びにソース及びドレインとなる不純物領域１０７を形成する。このようにして、トランジスタが形成される。ゲート絶縁膜１０３に薄い部分１０３ａが存在すると、この薄い部分１０３ａで電界が集中し、ハンプのような特性不良が生じてしまい、かつトランジスタの特性にばらつきが生じてしまう。また、シリコン酸化膜は面方位によって特性が異なるが、溝１００ａの上端部に位置するゲート絶縁膜１０３は他の部分（面方位は（１００）面）と面方位が異なり、界面準位が大きく粗悪になっている。
【０００６】
図５の各図は、第２の従来例に係る半導体装置の製造方法を説明するための断面図である。まず図５（Ａ）に示すように、第１の従来例と同様の方法により、シリコン基板１００に溝１００ａを形成する。次いで、酸化シリコンをエッチングするエッチング液を用いたウェットエッチングを行い、開口パターンの側面に露出しているパッド酸化膜１１０ａの端面を後退させる。
【０００７】
次いで図５（Ｂ）に示すように、シリコン基板１００を熱酸化する。これにより、溝１００ａの側壁に熱酸化膜１００ｂが形成される。
【０００８】
次いで図５（Ｃ）に示すように、溝１００ａに素子分離膜１０２を埋め込む。その後の工程は、第１の従来例と同様である（例えば特許文献１参照）。本方法によれば、熱酸化膜１００ｂの形成により、溝１００ａの上端部は第１の従来例と比較してなだらかになり、この結果、ゲート絶縁膜１０３に薄い部分が生じることが抑制され、かつ溝１００ａの上端部に位置するゲート絶縁膜１０３と他の部分に位置するゲート絶縁膜１０３の間における面方位の差が小さくなる。
【０００９】
図６の各図は、第３の従来例に係る半導体装置の製造方法を説明するための断面図である。まず図６（Ａ）に示すように、シリコン基板１００上にパッド酸化膜１１０ａ及び窒化シリコン膜１１０ｂを形成し、パッド酸化膜１１０ａ及び窒化シリコン膜１１０ｂに開口パターン１１０ｄを形成する。次いで、窒化シリコン膜１１０ｂ上及び開口パターン内に位置するシリコン基板１００上に酸化シリコン膜１１０ｃを形成し、酸化シリコン膜１１０ｃに開口パターン１１０ｅを形成する。開口パターン１１０ｅは、開口パターン１１０ｄと重なっているが開口パターン１１０ｄより小さい。このため、シリコン基板１００に対して垂直な方向から見た場合、酸化シリコン膜１１０ｃの端部が開口パターン１１０ｄの内側に食み出している。
【００１０】
次いで、酸化シリコン膜１１０ｃをマスクとしてシリコン基板１００をエッチングする。これにより、溝１００ａが形成される。上記したように酸化シリコン膜１１０ｃの端部が開口パターン１１０ｄの内側に食み出しているため、パッド酸化膜１１０ａ及び窒化シリコン膜１１０ｂそれぞれの端と溝１００ａの上端の間には、スペースができる。
【００１１】
その後図６（Ｂ）に示すように、酸化シリコン膜１１０ｃを除去する。次いでシリコン基板１００を熱酸化する。これにより、溝１００ａの側壁に熱酸化膜１００ｂが形成される。次いで、溝１００ａ内に素子分離膜１０２を埋め込む。上記したように、パッド酸化膜１１０ａ及び窒化シリコン膜１１０ｂの端部と溝１００ａの端部の間にはスペースがあるため、素子分離膜１０２の端部は、溝１００ａの周囲に位置するシリコン基板１００上に位置しており、溝１００ａの上端部を覆っている。
【００１２】
その後の工程は、図６（Ｃ）に示すように、第２の従来例と同様である。本方法によれば、溝１００ａの上端部は素子分離膜１０２の端部で覆われているため、ゲート絶縁膜１０３に薄い部分が生じることが抑制され、かつゲート絶縁膜１０３内において面方位に差が生じることが抑制される（例えば特許文献２参照）。
【００１３】
【特許文献１】特開平１１−１４５２７３号公報（図４）
【特許文献１】特開平１１−７４３４０号公報（図２及び図３）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上記した第２の従来例では、パッド酸化膜の後退量によってトランジスタのアクティブ領域の面積が決まるが、ウェットエッチングの制御は難しい為、アクティブ領域の面積にばらつきが生じることがある。
【００１５】
また半導体装置の製造工程では、素子分離膜を形成した後の工程で、素子分離膜と同材料の膜をウェットエッチングにより除去することが多々あるが、そのときに素子分離膜もエッチングされてしまう。この場合、素子分離膜の端部が後退してアクティブ領域が広くなるが、上記したように、ウェットエッチングの制御は難しい為、アクティブ領域の面積にばらつきが生じることがある。この現象は、上記した第２及び第３の従来例でも抑制できない。
【００１６】
本発明は上記のような事情を考慮してなされたものであり、その目的は、ゲート絶縁膜が素子分離膜端部の近傍で部分的に薄くなることを抑制でき、かつトランジスタのアクティブ領域の面積がばらつくことを抑制できる半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板表面に第１の絶縁物からなるバッファー膜を形成し、該バッファー膜上にマスク膜を形成する工程と、
前記バッファー膜及び前記マスク膜に開口パターンを形成する工程と、
前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、前記半導体基板に溝を形成する工程と、
前記マスク膜上及び前記溝内に前記第１の絶縁物からなる第１の絶縁膜を形成し、前記マスク膜上に位置する前記第１の絶縁膜を除去することにより、前記溝内に素子分離膜を埋め込む工程と、
前記マスク膜を除去する工程と、
前記素子分離膜上及び前記バッファー膜上に、第２の絶縁物からなる第２の絶縁膜を形成する工程と、
前記第２の絶縁膜をエッチバックすることにより、前記素子分離膜のうち前記バッファー膜より上方に突出している部分の側壁上、及び該側壁の近傍に位置する前記バッファー膜上に、絶縁性サイドウォールを残す工程と、
前記バッファー膜のうち前記絶縁性サイドウォールが形成されていない領域をエッチングにより除去する工程と、
前記半導体基板を熱酸化することにより、トランジスタのゲート絶縁膜を形成する工程と、
を具備し、
前記第２の絶縁物は、前記バッファー膜をエッチングするときのエッチング条件において、前記第１の絶縁物よりエッチングされない物質である。
【００１８】
この半導体装置の製造方法によれば、前記バッファー膜を除去する工程の前に、前記素子分離膜のうち前記バッファー膜より上方に突出している部分の側壁上、及び該側壁の近傍に位置する前記バッファー膜上には、前記絶縁性サイドウォールが形成される。また、前記バッファー膜をエッチングするときのエッチング条件において、前記絶縁性サイドウォールを形成する前記第２の絶縁物は、前記バッファー膜を形成する前記第１の物質よりエッチングされない。従って、前記バッファー膜をエッチングにより除去する工程において、前記素子分離膜の端部が除去されることが抑制され、その結果、前記ゲート絶縁膜が前記素子分離膜の端部近傍で部分的に薄くなることを抑制できる。また、本方法において、前記トランジスタのアクティブ領域の面積のばらつきは、前記絶縁性サイドウォールの幅のばらつきに起因するが、このばらつきは、従来方法におけるウェットエッチングに起因したアクティブ領域のばらつきと比較して小さい。従って、従来方法と比較して、前記トランジスタのアクティブ領域の面積がばらつくことを抑制できる。
【００１９】
前記バッファー膜を形成する工程は、前記半導体基板を熱酸化することにより前記バッファー膜としての熱酸化膜を形成する工程である場合、前記マスク膜を除去する工程と、前記第２の絶縁膜を形成する工程の間に、前記半導体基板を熱酸化することにより、前記熱酸化膜を厚くする工程を具備してもよい。
【００２０】
本発明に係る他の半導体装置の製造方法は、半導体基板表面に第１の絶縁物からなるバッファー膜を形成し、該バッファー膜上にマスク膜を形成する工程と、
前記マスク膜及び前記バッファー膜に開口パターンを形成する工程と、
前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、前記半導体基板に溝を形成する工程と、
前記マスク膜上及び前記溝内に前記第１の絶縁物からなる第１の絶縁膜を形成し、前記積層膜上に位置する前記第１の絶縁膜を除去することにより、前記溝内に素子分離膜を埋め込む工程と、
前記素子分離膜及びその近傍に位置する前記マスク膜を、第２のマスク膜で覆う工程と、
前記第２のマスク膜をマスクとして前記マスク膜をドライエッチングし、さらに前記バッファー膜をエッチングすることにより、前記マスク膜及び前記バッファー膜を、前記素子分離膜の近傍に位置する部分を除いて除去する工程と、
前記第２のマスク膜を除去する工程と、
前記半導体基板を熱酸化することにより、トランジスタのゲート絶縁膜を形成する工程とを具備する。
【００２１】
この半導体装置の製造方法によれば、前記バッファー膜をエッチングする工程において、前記素子分離膜のうち前記バッファー膜より上方に突出している部分の側壁は前記マスク膜で覆われたままである。従って、前記バッファー膜を除去する工程において、前記素子分離膜の端部が除去されることが抑制され、その結果、前記ゲート絶縁膜が前記素子分離膜の端部近傍で部分的に薄くなることを抑制できる。また、本方法において、前記トランジスタのアクティブ領域の面積のばらつきは、ウェットエッチングに起因したアクティブ領域のばらつきと比較して小さい。従って、従来方法と比較して、前記トランジスタのアクティブ領域の面積がばらつくことを抑制できる。  
【００２２】
本発明に係る半導体装置は、半導体基板に形成された溝と、
前記溝に埋め込まれ、上面が前記半導体基板の表面より上方に位置する素子分離膜と、
前記素子分離膜のうち前記半導体基板の上面より上方に位置する部分の側壁上、及び前記素子分離膜の近傍に位置する前記半導体基板の表面上に形成された絶縁性保護膜と、
前記半導体基板の表面に形成されたゲート絶縁膜を有するトランジスタとを具備する。
この半導体装置において、前記絶縁性保護膜と前記半導体基板の表面の間の少なくとも一部に位置し、前記素子分離膜と同一の絶縁物からなるバッファー膜を具備してもよい。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して本発明の実施形態について説明する。図１の各図及び図２（Ａ）〜（Ｃ）図は、本発明の第１の実施形態に係る半導体装置の製造方法を説明する為の断面図であり、図２（Ｄ）は図２（Ｃ）のＡ−Ａ´断面に相当する断面を示す図である。本実施形態によって製造される半導体装置は、シリコン基板１に埋め込まれた素子分離膜２の側壁に、絶縁性のサイドウォール１１ａを有する。
【００２４】
まず図１（Ａ）に示すように、シリコン基板１を熱酸化することにより、シリコン基板１上にバッファー膜であるパッド酸化膜１０ａを形成する。次いでパッド酸化膜１０ａ上に窒化シリコン膜１０ｂを形成する。次いで、窒化シリコン膜１０ｂ及びパッド酸化膜１０ａ上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして窒化シリコン膜１０ｂ及びパッド酸化膜１０ａをエッチングする。これにより、窒化シリコン膜１０ｂ及びパッド酸化膜１０ａには開口パターンが形成される。次いでこの開口パターンをマスクとして、シリコン基板１をエッチングする。これによりシリコン基板１には溝１ａが形成される。
【００２５】
次いで溝１ａ内及び窒化シリコン膜１０ｂ上に、酸化シリコン膜をＣＶＤ法により形成する。次いで窒化シリコン膜１０ｂ上に位置する酸化シリコン膜を、エッチバック又はＣＭＰ法により除去する。これにより、窒化シリコン膜１０ｂ上に位置する酸化シリコン膜は除去され、溝１ａ内に、酸化シリコン膜で構成された素子分離膜２が埋め込まれる。
【００２６】
次いで、図１（Ｂ）に示すように、窒化シリコン膜１０ｂをエッチングにより除去する。この状態において、素子分離膜２の上端部の側壁は、例えば窒化シリコン膜１０ｂの厚さ分ほど露出する。
【００２７】
次いで図２（Ａ）に示すように、素子分離膜２上（側壁上端部上を含む）及びパッド酸化膜１０ａ上に、窒化シリコン膜１１をＣＶＤ法により形成する。なお、窒化シリコン膜１０ｂを除去する工程において、パッド酸化膜１０ａが部分的に除去される場合がある。この場合、窒化シリコン膜１０ｂを除去した後、窒化シリコン膜１１を形成する前に、シリコン基板１を熱酸化し、パッド酸化膜１０ａを厚くするのが好ましい。
【００２８】
次いで図２（Ｂ）に示すように、窒化シリコン膜１１をエッチバックする。これにより、素子分離膜２の上端部の側壁及びその近傍に位置するパッド酸化膜１０ａは、窒化シリコン膜からなるサイドウォール１１ａで覆われる。
【００２９】
次いで、パッド酸化膜１０ａをウェットエッチングする。このときのエッチング条件は、酸化シリコン膜が窒化シリコン膜よりエッチングされやすい条件にする。これにより、パッド酸化膜１０ａのうちサイドウォール１１ａで覆われていない部分は除去される。素子分離膜２の上端部の側壁及びその近傍に位置するパッド酸化膜１０ａは、サイドウォール１１ａで覆われているため、本工程において、素子分離膜２の端部はエッチングされず、その結果、溝１ａの上端部は露出しない。
【００３０】
次いで、シリコン基板１を熱酸化して犠牲酸化膜（図示せず）を形成し、この犠牲酸化膜をウェットエッチングにより除去する。上記したように素子分離膜２の上端部の側壁及びその近傍に位置するパッド酸化膜１０ａはサイドウォール１１ａで覆われているため、本工程においても素子分離膜２の端部はエッチングされず、その結果、溝１ａの上端部は露出しない。
【００３１】
次いで図２（Ｃ）及び図２（Ｄ）に示すように、シリコン基板１を熱酸化する。これによりシリコン基板１には、ゲート絶縁膜３が形成される。上記したように溝１ａの上端部は露出していないため、ゲート絶縁膜３に薄い部分は形成されない。
【００３２】
次いで、ゲート絶縁膜３及び素子分離膜２上にポリシリコン膜を形成し、このポリシリコン膜を選択的に除去する。これにより、ゲート絶縁膜３上にはゲート電極４が形成される。次いで、ゲート電極４及び素子分離膜２をマスクとして、シリコン基板１に不純物を導入する。これによりシリコン基板１には、低濃度不純物領域６が形成される。次いで、ゲート電極４上を含む全面上に絶縁膜を形成し、この絶縁膜をエッチバックする。これにより、ゲート電極４の側壁はサイドウォール５で覆われる。次いで、素子分離膜２、ゲート電極４、及びサイドウォール５をマスクとして、シリコン基板１に不純物を導入する。これによりシリコン基板１には、ソース及びドレインとなる不純物領域７が形成される。
このようにして、シリコン基板１にはトランジスタが形成される。
【００３３】
以上、本発明の第１の実施形態によれば、シリコン基板１に酸化シリコン膜で構成された素子分離膜２を埋め込んだ後、パッド酸化膜１０ａを除去する前に、素子分離膜２の上端部の側壁を、窒化シリコン膜からなるサイドウォール１１ａで覆っている。このため、パッド酸化膜１０ａを除去する工程及びその後の工程（例えば犠牲酸化膜を除去する工程）において、素子分離膜２の端部がエッチングされて溝１ａの上端部が露出することを防止できる。このため、ゲート絶縁膜３が素子分離膜２端部の近傍で部分的に薄くなることを抑制できる。
【００３４】
また、本実施形態においてアクティブ領域の面積のばらつきは、サイドウォール１１ａの幅のばらつきに起因するが、このばらつきは、従来方法におけるウェットエッチングに起因したアクティブ領域のばらつきと比較して小さい。従って、従来方法と比較して、トランジスタのアクティブ領域の面積がばらつくことを抑制できる。
【００３５】
図３の各図は、本発明の第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態に係る半導体装置の製造方法は、サイドウォール１１ａを形成せず、その代わりに素子分離膜２近傍に位置する窒化シリコン膜１０ｂを残す点を除いて、第１の実施形態と同様である。以下、第１の実施形態と同様の構成については同一の符号を付し、説明を省略する。
【００３６】
まず図３（Ａ）に示すように、シリコン基板１にパッド酸化膜１０ａ及び窒化シリコン膜１０ｂを形成し、さらにパッド酸化膜１０ａ及び窒化シリコン膜１０ｂに開口パターンを形成する。次いで、シリコン基板１に溝１ａを形成し、さらに溝１ａに素子分離膜２を埋め込む。これらの工程は、第１の実施形態と同様である。
【００３７】
次いで、素子分離膜２上及び窒化シリコン膜１０ｂ上にフォトレジスト膜５０を塗布し、フォトレジスト膜５０を露光及び現像する。これにより、窒化シリコン膜１０ｂ上に位置するフォトレジスト膜５０は、素子分離膜２の近傍に位置する部分を除いて除去される。
【００３８】
次いで図３（Ｂ）に示すように、フォトレジスト膜５０をマスクとして、窒化シリコン膜１０ｂをドライエッチングし、さらにパッド酸化膜１０ａをエッチング（ドライエッチング又はウェットエッチング）する。これにより、窒化シリコン膜１０ｂ及びパッド酸化膜１０ａは、素子分離膜２の上端部の側壁の近傍に位置する部分を除いて除去される。
【００３９】
次いで図３（Ｃ）に示すように、ゲート絶縁膜３、ゲート電極４、低濃度不純物領域６、サイドウォール５、及び不純物領域７を形成する。これらの形成方法は第１の実施形態と同様である。
本実施形態によっても第１の実施形態と同様の効果を得ることができる。
【００４０】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００４１】
【図１】各図は第１の実施形態に係る半導体装置の製造方法を説明するための断面図。
【図２】各図は図１の次の工程を説明するための断面図。
【図３】各図は第２の実施形態に係る半導体装置の製造方法を説明するための断面図。
【図４】各図は第１の従来例に係る半導体装置の製造方法を説明するための断面図。
【図５】各図は第２の従来例に係る半導体装置の製造方法を説明するための断面図。
【図６】各図は第３の従来例に係る半導体装置の製造方法を説明するための断面図。
【符号の説明】
【００４２】
１，１００…シリコン基板、１ａ，１００ａ…溝、２，１０２…素子分離膜、３，１０３…ゲート絶縁膜、４，１０４…ゲート電極、５，１１ａ，１０５…サイドウォール、６，１０６…低濃度不純物領域、７，１０７…不純物領域、１０ａ，１１０ａ…パッド酸化膜、１０ｂ，１１，１１０ｂ…窒化シリコン膜、５０…フォトレジスト膜、１００ｂ…熱酸化膜、１１０ｃ…酸化シリコン膜、１１０ｄ，１１０ｅ…開口パターン
【図１】
2008218868.tif 000003
【図２】
2008218868.tif 000004
【図３】
2008218868.tif 000005
【図４】
2008218868.tif 000006
【図５】
2008218868.tif 000007
【図６】
2008218868.tif 000008