(57)【要約】【課題】  高容量のＭＩＭキャパシタを有する半導体装置を提供することを目的とする。【解決手段】  半導体装置内部に、第一のキャパシタ電極１０３と、第一のキャパシタ電極１０３表面に形成された薄膜かつ膜質の良好な絶縁性の窒素含有銅シリサイド膜１０４ａを有するキャパシタ絶縁膜１０４と、キャパシタ絶縁膜１０４上に形成された第二のキャパシタ電極１０８により構成されるＭＩＭキャパシタを備えることにより、半導体装置のＭＩＭキャパシタの容量を向上する。【選択図】図１
2008147300.tif 000002
【特許請求の範囲】
【請求項１】
第一のキャパシタ電極と、
前記第一のキャパシタ電極表面に形成された窒素含有銅シリサイド膜を含むキャパシタ絶縁膜と、
前記キャパシタ絶縁膜上に形成された第二のキャパシタ電極と、
を備えることを特徴とする半導体装置。
【請求項２】
前記第二のキャパシタ電極は、前記キャパシタ絶縁膜の前記窒素含有銅シリサイド膜上に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第一のキャパシタ電極はその表面に凹部を有し、前記キャパシタ絶縁膜は前記第一のキャパシタ電極の前記凹部を含む表面に形成され、前記第二のキャパシタ電極は少なくとも前記第一のキャパシタ電極の前記凹部表面に形成された前記キャパシタ絶縁膜上に形成されていることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
半導体基板上方に形成された第一の絶縁層に第一の溝を形成する工程と、
前記第一の溝内部に、表面に銅を含有する第一のキャパシタ電極を形成する工程と、
前記第一の絶縁層上及び前記第一のキャパシタ電極上に第二の絶縁層を形成する工程と、
前記第二の絶縁層に第二の溝を形成して、前記第一のキャパシタ電極を露出する工程と、
露出した前記第一のキャパシタ電極表面に、シリコンを含むガスを暴露し、窒素を含むガスによりプラズマ処理を施して、自己整合的に窒素含有銅シリサイド膜を形成し、前記第一のキャパシタ電極表面に前記窒素含有銅シリサイド膜を含むキャパシタ絶縁膜を形成する工程と、
前記キャパシタ絶縁膜上に第二のキャパシタ電極を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板上方に形成された第一の絶縁層に第一の溝及び第一の配線形成用の溝を形成する工程と、
前記第一の溝内部に表面に銅を含有する第一のキャパシタ電極を、前記第一の配線形成用の溝内部に第一の配線を形成する工程と、
前記第一の絶縁層上、前記第一のキャパシタ電極上及び前記第一の配線上に第二の絶縁層を形成する工程と、
前記第二の絶縁層に第二の溝を形成し、前記第一のキャパシタ電極を露出する工程と、
露出した前記第一のキャパシタ電極表面に、シリコンを含むガスを暴露し、窒素を含むガスによりプラズマ処理を施して、自己整合的に窒素含有銅シリサイド膜を形成し、前記第一のキャパシタ電極表面に前記窒素含有銅シリサイド膜を含むキャパシタ絶縁膜を形成する工程と、
前記第二の絶縁層に第二の配線形成用又は導体パッド形成用の溝を形成し、前記第一の配線を露出する工程と、
前記キャパシタ絶縁膜上に第二のキャパシタ電極を、前記第二の配線形成用の溝内部に第二の配線又は前記導体パッド形成用の溝内部に導体パッドを形成する工程と、
を備えることを特徴とする半導体装置の製造方法。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特にＭＩＭ（metal insulator metal）キャパシタを有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩ（Large Scale Integrated Circuit）の高性能化要求に伴い、そのアプリケーションの一つである多層配線を用いたＭＩＭキャパシタの分野でも高い容量が求められている。
【０００３】
ここで、ＭＩＭキャパシタの容量特性は、キャパシタ電極の面積とキャパシタ絶縁膜の膜厚、膜質等によって決定される。そのため、高容量化のためには、キャパシタ電極の面積の拡張、またはキャパシタ絶縁膜の薄膜化、膜質の改善が必要になる。
【０００４】
しかしながら、ＬＳＩデザインの微細化も同時に求められているため、キャパシタ電極の面積の拡張には限度があり、現状では非常に困難といえる。
【０００５】
このため、キャパシタ絶縁膜の薄膜化、膜質の改善が求められているが、従来のキャパシタ絶縁膜は、スパッタリング法又はＣＶＤ（Chemical Vapor Deposition）法により形成されていたため（例えば、特許文献１参照。）、キャパシタ絶縁膜の薄膜化と膜質の改善を一定程度以上に同時に満足することは困難であり、半導体装置を十分に高容量化することができない恐れがある。
【特許文献１】特開２００２−３１９６２５号（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記問題点を解決するためになされたもので、高容量のＭＩＭキャパシタを有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様の半導体装置は、第一のキャパシタ電極と、前記第一のキャパシタ電極表面に形成された窒素含有銅シリサイド膜を含むキャパシタ絶縁膜と、キャパシタ絶縁膜上に形成された第二のキャパシタ電極を備えることを特徴とする。
【０００８】
また、本発明の別の態様の半導体装置の製造方法は、半導体基板上方に形成された第一の絶縁層に第一の溝を形成する工程と、前記第一の溝内部に、表面に銅を含有する第一のキャパシタ電極を形成する工程と、前記第一の絶縁層上及び前記第一のキャパシタ電極上に第二の絶縁層を形成する工程と、前記第二の絶縁層に第二の溝を形成して、前記第一のキャパシタ電極を露出する工程と、露出した前記第一のキャパシタ電極表面に、シリコンを含むガスを暴露し、窒素を含むガスによりプラズマ処理を施して、自己整合的に窒素含有銅シリサイド膜を形成し、前記第一のキャパシタ電極表面に前記窒素含有銅シリサイド膜を含むキャパシタ絶縁膜を形成する工程と、前記キャパシタ絶縁膜上に第二のキャパシタ電極を形成する工程を備えることを特徴とする。
【０００９】
また、本発明の別の態様の半導体装置の製造方法は、半導体基板上方に形成された第一の絶縁層に第一の溝及び第一の配線形成用の溝を形成する工程と、前記第一の溝内部に表面に銅を含有する第一のキャパシタ電極を、前記第一の配線形成用の溝内部に第一の配線を形成する工程と、前記第一の絶縁層上、前記第一のキャパシタ電極上及び前記第一の配線上に第二の絶縁層を形成する工程と、前記第二の絶縁層に第二の溝を形成し、前記第一のキャパシタ電極を露出する工程と、露出した前記第一のキャパシタ電極表面に、シリコンを含むガスを暴露し、窒素を含むガスによりプラズマ処理を施して、自己整合的に窒素含有銅シリサイド膜を形成し、前記第一のキャパシタ電極表面に前記窒素含有銅シリサイド膜を含むキャパシタ絶縁膜を形成する工程と、前記第二の絶縁層に第二の配線形成用又は導体パッド形成用の溝を形成し、前記第一の配線を露出する工程と、前記キャパシタ絶縁膜上に第二のキャパシタ電極を、前記第二の配線形成用の溝内部に第二の配線又は前記導体パッド形成用の溝内部に導体パッドを形成する工程を備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、高容量のＭＩＭキャパシタを有する半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照して説明する。
【実施例１】
【００１２】
まず、図１を参照して、本発明の実施例１に係る半導体装置の構成を説明する。図１は、本実施例に係る半導体装置を示す断面図である。
【００１３】
図１に示すように、本実施例に係る半導体装置は多層配線構造であり、素子等（図示を省略）が形成された単結晶シリコン等の半導体基板１００上に、シリコン酸化膜等を構成材料とする層間絶縁層１０１が積層されている。積層される層間絶縁層１０１内には、銅あるいは銅合金等を構成材料とする配線１０２、つまり配線層及びプラグが所定の設計位置に形成されており、それぞれが電気的に接続されて３次元の配線回路を構成している。
【００１４】
本実施例に係る半導体装置では、最上層の層間絶縁層１０１ａ（第一の絶縁層１０１ａ）に、配線回路の最上層部に位置する配線層１０２ａ（第一の配線１０２ａ）が形成され、さらに第一の配線１０２ａと同一材料、つまり銅あるいは銅合金等を構成材料としたＭＩＭキャパシタの下部電極（第一のキャパシタ電極１０３）が形成されている。また本実施例では、図示は省略するが、第一のキャパシタ電極１０３は、配線回路を構成する下層配線層とプラグを介して電気的に接続されて、配線回路の一部を構成している。
【００１５】
なお、本実施例の第一のキャパシタ電極１０３は、例えば矩形平面形状、多角形平面形状、円形平面形状等であり、後に説明する本実施例に係る半導体装置の製造方法における研磨工程時に、一定の平坦性を確保できるよう、研磨面である第一のキャパシタ電極１０３表面を含む第一の絶縁層１０１ａ表面全体に対して所望の被覆率を有している。
【００１６】
第一のキャパシタ電極１０３の表面には、第一のキャパシタ電極１０３表面の金属成分をシリサイド化して窒化処理を施した絶縁性の窒素含有金属シリサイド膜が形成されている。本実施例に係る半導体装置では、この窒素含有金属シリサイド膜は窒素含有銅シリサイド膜１０４ａであり、第一のキャパシタ電極１０３の表面を、シランガスに暴露し、さらに窒素を含む反応性ガス、例えばアンモニアガスを用いたプラズマ処理により形成された絶縁膜である。この窒素含有銅シリサイド膜１０４ａは、ＭＩＭキャパシタの電極間に挟持されるキャパシタ絶縁膜１０４として機能する。
【００１７】
第一の絶縁層１０１ａ上、第一の配線１０２ａ上及び第一のキャパシタ電極１０３上には、配線材料等の金属成分の拡散を防止するため、キャップ膜（第二の絶縁層１０５）が形成されている。ここで第二の絶縁層１０５には、例えば、シリコン炭化膜、シリコン窒化膜等が使用される。
【００１８】
第一の配線１０２ａ上及び窒素含有銅シリサイド膜１０４ａが形成された部分以外の第一のキャパシタ電極１０３上、さらにそれら近傍の第二の絶縁層１０５上には、金属成分拡散防止用に形成されたタンタル、タンタルナイトライド、チタンナイトライド等のバリア膜１０６を介して、アルミニウム等を構成材料とする導体パッド１０７が形成されている。導体パッド１０７は、第一の配線１０２ａ等を通して下部の配線回路と電気的に接続されている一方、その表面には、半導体装置内部とその外部との電気的信号の伝達を行うためのボンディングワイヤ（図示を省略）が接続されている。
【００１９】
第一のキャパシタ電極１０３表面に形成された窒素含有銅シリサイド膜１０４ａ上、さらにその近傍の第二の絶縁層１０５上には、バリア膜１０６を介して、導体パッド１０７と同様のアルミニウム等を構成材料とする第二のキャパシタ電極１０８が形成されている。この第二のキャパシタ電極１０８は、コンタクト（図示を省略）等を通じて第一のキャパシタ電極１０３と電位差が与えられることにより、第一のキャパシタ電極１０３及びキャパシタ絶縁膜１０４とともにキャパシタを構成する。
【００２０】
第二の絶縁層１０５上、導体パッド１０７上及び第二のキャパシタ電極１０８上には、外部応力等から配線回路等を保護するためのパッシベーション膜１０９が形成されている。パッシベーション膜１０９には、例えば、シリコン酸化膜、シリコンナイトライド、ポリイミド樹脂等が構成材料として使用されている。
【００２１】
次に、図２を参照して、本実施例に係る半導体装置の製造方法を説明する。図２は本実施例に係る半導体装置の製造方法を示す工程断面図である。
【００２２】
まず、図２（ａ）に示すように、単結晶シリコン等の半導体基板１００上に、ＣＶＤ法等を用いてシリコン酸化膜等の層間絶縁層１０１を形成する。さらに、フォトリソグラフィにより、層間絶縁層１０１上に形成したレジスト膜に配線形成用のパターンを形成した後、ＲＩＥ（Reactive Ion Etching）により、レジスト膜をマスクにして層間絶縁層１０１をエッチング除去し、層間絶縁層１０１に配線形成用の溝を形成する。続いて、スパッタリング法等により、層間絶縁層１０１上及び配線形成用の溝内部に、例えばタンタル等のバリア膜（図示を省略）及び銅等の導電材料を順に形成し、さらに配線形成用の溝外部の導電材料及びバリア膜をＣＭＰ（Chemical Mechanical Polishing）により順に研磨除去することにより、層間絶縁層内部に配線１０２を形成する。
【００２３】
次に、図２（ｂ）に示すように、層間絶縁層１０１上にさらに層間絶縁層１０１を積層した後、上層の層間絶縁層１０１に、上述と同様の方法により、下層の層間絶縁層１０１に形成された下層配線１０２と電気的に接続されるように上層配線１０２を形成する。さらに同様の工程により、所定の多層配線構造が形成されるように層間絶縁層１０１の積層と配線１０２形成を繰り返して、半導体基板１００上に層間絶縁層１０１及び配線回路を積層形成する。なお、層間絶縁層１０１のエッチング除去時にその下層に位置する層間絶縁層１０１がオーバーエッチングされないように、層間絶縁層１０１間に層間絶縁層１０１に対してエッチング選択比を有するシリコン炭化膜等のエッチングストッパー（図示を省略）を形成する。
【００２４】
本実施例では、最上層となる層間絶縁層１０１ａ（第一の絶縁層１０１ａ）を形成した後、第一の絶縁層１０１ａに、フォトリソグラフィ及びＲＩＥにより、最上層配線となる第一の配線１０２ａを形成するための溝（第一の配線形成用の溝１１０）を形成すると同時に、キャパシタの下部電極となる第一のキャパシタ電極１０３を形成するための溝（第一の溝１１１）を形成する。
【００２５】
次に、図２（ｃ）に示すように、第一の絶縁層１０１ａ上、第一の配線１０２ａ形成用の溝１１０内部及び第一の溝１１１内部に、スパッタリング法等により銅又は銅合金等の導電材料を埋め込み形成し、さらに第一の配線形成用の溝１１０外部及び第一の溝１１１外部の導電材料をＣＭＰにより研磨除去することにより、第一の配線形成用の溝１１０内部に第一の配線１０２ａ、第一の溝１１１内部に第一のキャパシタ電極１０３を形成する。
【００２６】
このとき本実施例では、ＣＭＰ研磨により第一の絶縁層１０１ａを露出させた後、研磨面全体に対する第一のキャパシタ電極１０３の被覆率が一定の範囲内となるよう、第一の溝１１１のサイズを適切に設計している。このため、研磨面の特定の部分、特に第一のキャパシタ電極１０３表面近傍における研磨レートの偏りを低減することができ、研磨面全体で研磨レートをほぼ均一に保ち、研磨面の平坦性を確保することができる。
【００２７】
また本実施例では、図示を省略するが、第一のキャパシタ電極１０３は、コンタクト等を介して、層間絶縁層１０１内部に形成されている配線１０２と電気的に接続され、配線回路の一部を構成する。
【００２８】
続いて、第一の絶縁層１０１ａ上、第一の配線１０２ａ上及び第一のキャパシタ電極１０３上に、ＣＶＤ法により、第一のキャパシタ電極１０３及び第一の配線１０２ａ材料の金属成分の拡散を防止するためのキャップ膜１０５（第二の絶縁層１０５）を形成する。第二の絶縁層１０５は、例えばシリコン炭化膜、シリコン窒化膜等を構成材料とする。
【００２９】
次に、図２（ｄ）に示すように、第二の絶縁層１０５に、フォトリソグラフィ及びＲＩＥにより、キャパシタの上部電極を形成するための第二の溝１１２を形成し、レジスト膜を灰化処理して、第一のキャパシタ電極１０３の一部を露出させる。
【００３０】
さらに、半導体装置を２００℃から４００℃程度の一定の高温雰囲気に保った１００ｓｃｃｍから２００ｓｃｃｍの低圧チャンバー内に保持し、露出した第一のキャパシタ電極１０３の銅を含有した表面部にシランガスを暴露して銅シリサイド膜を形成する。さらに、一定の低圧状態を維持したまま、アンモニアガスを供給し、高周波電界を加えることによりアンモニアプラズマ処理を施し、第一のキャパシタ電極１０３表面の銅シリサイド膜を窒化させることで自己整合的に絶縁性の窒素含有銅シリサイド膜１０４ａを形成する。ここで、窒素含有銅シリサイド膜１０４ａは、膜厚約４ｎｍ程度に形成され、キャパシタ絶縁膜１０４として機能する。
【００３１】
従来の半導体装置のＭＩＭキャパシタにおけるキャパシタ絶縁膜は、例えばシリコン窒化膜を主要構成材料としたものであり、スパッタリング法又はＣＶＤ法により成膜されていた。しかしながら、スパッタリング法によりキャパシタ絶縁膜を形成する場合には絶縁膜の薄膜化が困難であり、一方ＣＶＤ法によりキャパシタ絶縁膜を形成する場合には、絶縁膜に微量の不純物等が混入する場合があるため良好な膜質が得られない恐れがあった。従って、従来の半導体装置では、ＭＩＭキャパシタの高容量化を図ることが容易ではなかった。
【００３２】
これに対し、本実施例に係る半導体装置のキャパシタ絶縁膜１０４である窒素含有銅シリサイド膜１０４ａは、数ｎｍ程度に薄膜化することができ、かつ含有不純物の少ない良好な膜質であるため、ＭＩＭキャパシタの容量を高めることが可能である。
【００３３】
また一般的に、スパッタリング法又はＣＶＤ法によりキャパシタ絶縁膜を形成する場合には、キャパシタの下部電極上を含む全面にキャパシタ絶縁膜を一度形成した後、フォトリソグラフィ及びＲＩＥにより、キャパシタの下部電極上以外のキャパシタ絶縁膜をエッチング除去する必要があることが多い。
【００３４】
これに対し、本実施例に係るキャパシタ絶縁膜１０４の製造方法では、キャパシタの下部電極である第一のキャパシタ電極１０３表面にのみ自己整合的にキャパシタ絶縁膜１０４を形成することができるため、フォトリソグラフィ及びＲＩＥを省略することができ、製造方法を簡易化することができる。
【００３５】
次に、図２（ｅ）に示すように、第二の絶縁層１０５及び第二の溝１１２にレジスト膜を形成し、フォトリソグラフィ及びＲＩＥにより、第二の絶縁層１０５に導体パッド形成用の溝１１３を形成して、導体パッド形成用の溝１１３下方に第一の配線１０２ａ及び第一のキャパシタ電極１０３の一部を露出する。
【００３６】
次いで、図２（ｆ）に示すように、第二の溝１１２及び導体パッド形成用の溝１１３内部及び第二の絶縁層１０５上に、銅等の拡散防止用のタンタル等のバリア膜１０６をスパッタリング法等により形成する。
【００３７】
続いて、第二の溝１１２及び導体パッド形成用の溝１１３内部及び第二の絶縁層１０５上に、バリア膜１０６を介してアルミニウム等を材料とする導電材料をスパッタリング法等により埋め込み形成する。
【００３８】
さらに、ＲＩＥにより、第二の絶縁層１０５上のアルミニウム等を材料とする導電材料の一部及びその下部のバリア膜１０６を順にエッチング除去して、第二の溝１１２内部及びその近傍の第二の絶縁層１０５上にキャパシタの上部電極となる第二のキャパシタ電極１０８を、導体パッド形成用の溝１１３内部及びその近傍の第二の絶縁層１０５上に導体パッド１０７を、バリア膜１０６を介してそれぞれ形成する。次いで、第二の絶縁層１０５上、導体パッド１０７上及び第二のキャパシタ電極１０８上に、ＣＶＤ法等によりシリコン酸化膜、シリコン窒化膜、ポリイミド樹脂等のパッシベーション膜１０９を形成する。導体パッド１０７に、さらに信号入出力用の導電性ワイヤ（図示を省略）がパッシベーション膜１０９に設けた開口部（図示を省略）を通じてボンディング接続される。
【００３９】
ここで、第二のキャパシタ電極１０８は、第一のキャパシタ電極１０３表面の窒素含有銅シリサイド膜１０４ａを構成材料とするキャパシタ絶縁膜１０４上に形成されており、第一のキャパシタ電極１０３及びキャパシタ絶縁膜１０４とともに半導体装置のＭＩＭキャパシタを構成する。また導体パッド１０７は、第一の配線１０２ａ及び第一のキャパシタ電極１０３上に形成されており、配線回路と電気的に接続される。
【００４０】
なお本実施例では、第一のキャパシタ電極１０３上にも導体パッド１０７を形成しているが、第一のキャパシタ電極１０３上に導体パッド１０７を必ずしも形成しなくてよい。導体パッド１０７とは別のコンタクト等を介して、第一のキャパシタ電極１０３に所定の電位を与えるようにしてもよい。
【００４１】
以上の工程により製造される本実施例に係る半導体装置によれば、従来の半導体装置に比較して、ＭＩＭキャパシタのキャパシタ絶縁膜１０４の膜厚が薄膜化され、かつ膜質が改善されるため、容量を向上することができる。
【００４２】
また、本実施例に係る半導体装置の製造方法によれば、キャパシタ絶縁膜１０４を薄膜化し、その膜質を改善できるだけでなく、キャパシタ絶縁膜１０４をキャパシタの下部電極１０３表面に自己整合的に形成することができるため、従来の半導体装置の製造方法におけるキャパシタ絶縁膜の加工工程を一部省略することができ、製造方法を簡易化することができる。
【００４３】
なお、本実施例に係る半導体装置は、図３に示すように、第一のキャパシタ電極１０３と第二のキャパシタ電極１０８の間に、キャパシタ絶縁膜１０４として、窒素含有銅シリサイド膜１０４ａだけでなく、ＣＶＤ法により、例えばシリコン窒化膜、シリコン炭化窒素膜等を構成材料とする高誘電体膜１１４を更に形成し、高誘電体膜１１４上に第二のキャパシタ電極１０８を形成してもよい。
【００４４】
このように窒素含有銅シリサイド膜１０４ａ上に高誘電体膜１１４を形成することで、キャパシタ絶縁膜１０４の比誘電率を向上することができる。また、キャパシタ絶縁膜をＣＶＤ法のみにより形成した従来のキャパシタに比較して、キャパシタ絶縁膜の一部において膜質が向上されているため、キャパシタ容量を増加することができる。
【実施例２】
【００４５】
本発明の実施例２に係る半導体装置の構成について、図４を参照して説明する。図４は、本発明の実施例２に係る半導体装置を示す断面図である。本実施例は、ＭＩＭキャパシタが層間絶縁層内に形成されていることを特徴とし、それ以外の構成については実施例１とほぼ同様である。従って以下、本実施例の説明において、上述の実施例１に係る半導体装置の構成及びその製造方法と同様の部分については、同一符号を付して詳細な説明を省略する。
【００４６】
本実施例に係る半導体装置は、図４に示すように、半導体基板１００上に層間絶縁層２０１がエッチングストッパー１１５を介して積層されている多層配線構造である。層間絶縁層２０１内に形成される配線２０２は、プラグあるいは配線層であり、それぞれが所定位置に形成され、かつ電気的に接続されて配線回路を構成している。
【００４７】
また、プラグ２０２ａ（第一の配線２０２ａ）が形成された所定の層間絶縁層２０１ａ（第一の絶縁層２０１ａ）内には、ＭＩＭキャパシタの下部電極となる第一のキャパシタ電極２０３が形成されている。第一のキャパシタ電極２０３は、第一の配線２０２ａと同様の導電材料、例えば銅又は銅合金等の導電材料により構成されており、また配線層等に電気的に接続されることにより配線回路の一部を構成している。
【００４８】
第一のキャパシタ電極２０３表面には、実施例１に係る半導体装置と同様のキャパシタ絶縁膜２０４、つまり電極表面をシリサイド化してアンモニアプラズマで処理した絶縁性の窒素含有銅シリサイド膜１０４ａが形成されている。
【００４９】
第一の絶縁層２０１ａ上にはエッチングストッパー１１５を介して、上層の層間絶縁層２０１（第二の絶縁層２０１ｂ）が積層されており、第二の絶縁層２０１ｂ内にはプラグである第一の配線２０２ａと電気的に接続される上層配線層として第二の配線２０２ｂが形成されている。さらに、第二の絶縁層２０１ｂ内には第一のキャパシタ電極２０３表面のキャパシタ絶縁膜２０４上にキャパシタの上部電極となる第二のキャパシタ電極２０８が形成されている。
【００５０】
なお、図示を省略するが、第一、第二の配線２０２ａ、２０２ｂ及び第一、第二のキャパシタ電極２０３、２０８と第一、第二の絶縁層２０１ａ、２０１ｂの界面には、金属拡散を防止するためのバリア膜（図示を省略）が形成されている。
【００５１】
第二の絶縁層２０１ｂ上、第二のキャパシタ電極２０８上及び第二の配線２０２ｂ上には、エッチングストッパー１１５を介してさらに層間絶縁層２０１が形成されている。また、第二のキャパシタ電極２０８上及び第二の配線２０２ｂ上の層間絶縁層２０１内には、第二のキャパシタ電極２０８及び第二の配線２０２ｂと接するように上層配線２０２となるプラグがそれぞれ形成されており、第二のキャパシタ電極２０８及び第二の配線２０２ｂが配線回路の一部として構成されている。ここで第一、第二のキャパシタ電極２０３、２０８は、配線回路の一部としても機能しているが、キャパシタを構成するため、一定の電位差が与えられる。
【００５２】
次に、図５を参照して、本実施例に係る半導体装置の製造方法を説明する。図５は本実施例に係る半導体装置の製造方法を示す工程断面図である。
【００５３】
まず、図５（ａ）に示すように、半導体基板１００上に配線（図示を省略）を形成した層間絶縁層２０１を積層した後、所定の層間絶縁層２０１（第一の絶縁層２０１ａ）に、フォトリソグラフィ及びＲＩＥにより、プラグである第一の配線２０２ａを形成するための溝（第一の配線形成用の溝２１０）及びキャパシタの下部電極（第一のキャパシタ電極２０３）を形成するための第一の溝２１１を形成する。
【００５４】
次に、図５（ｂ）に示したように、第一の溝２１１、第一の配線形成用の溝２１０及び第一の絶縁層２０１ａ上に、スパッタリング法を用いて、銅又は銅合金等の導電材料を形成し、さらに第一の溝２１１外部及び第一の配線形成用の溝２１０外部の導電材料をＣＭＰにより研磨除去して、第一の溝２１１内部に第一のキャパシタ電極２０３を、第一の配線形成用の溝２１０内部に第一の配線２０２ａを形成する。
【００５５】
ここで、第一のキャパシタ電極２０３は、例えば第一の配線２０２ａであるプラグと類似する形状・サイズに設計されており、第一のキャパシタ電極２０３の被覆率を所望の範囲としているため、ＣＭＰ工程における第一のキャパシタ電極２０３近傍の研磨面領域の研磨レートは、他の研磨面領域の研磨レートとほぼ同等となる。このため、研磨面全体の平坦性を一定程度確保することが可能である。
【００５６】
次に、図５（ｃ）に示すように、第一の絶縁層２０１ａ上に、ＣＶＤ法等により、エッチングストッパー１１５及び第一の絶縁層２０１ａの上層層間絶縁層２０１となる第二の絶縁層２０１ｂを順次形成する。
【００５７】
さらに、フォトリソグラフィ及びＲＩＥにより、第二の絶縁層２０１ｂ及びエッチングストッパー１１５を順次除去して、キャパシタの上部電極となる第二のキャパシタ電極２０８を形成するための第二の溝２１２を形成し、第一のキャパシタ電極２０３を露出する。
【００５８】
続いて、半導体装置を高温の低圧チャンバー内に保持し、露出した第一のキャパシタ電極２０３の表面に、シランガスを暴露し、さらにアンモニアプラズマ処理を施して、キャパシタ絶縁膜２０４となる窒素含有銅シリサイド膜１０４ａを自己整合的に形成する。
【００５９】
次に、図５（ｄ）に示すように、フォトリソグラフィ及びＲＩＥにより、第二の絶縁層２０１ｂに、第一の配線２０２ａに電気的に接続される第二の配線２０２ｂを形成するための溝（第二の配線形成用の溝２１３）を形成し、第一の配線２０２ａを露出する。
【００６０】
次に、図５（ｅ）に示すように、スパッタリング法等により、銅又は銅合金等の導電材料を、第二の溝２１２、第二の配線形成用の溝２１３及び第二の絶縁層２０１ｂ上に形成し、ＣＭＰにより、第二の溝２１２外部かつ第二の配線形成用の溝２１３外部の導電材料を研磨除去して、第二の溝２１２内部に第二のキャパシタ電極２０８、第二の配線形成用の溝２１３内部に第二の配線２０２ｂをそれぞれ形成する。
【００６１】
次に、図５（ｆ）に示すように、第二の絶縁層２０１ｂ上に、エッチングストッパー１１５を介してさらに層間絶縁層２０１を形成し、層間絶縁層２０１内に第二の配線２０２ｂ及び第二のキャパシタ電極２０８に接続されるプラグとなる上層配線２０２を形成する。
【００６２】
以上の工程により製造される本実施例に係る半導体装置によれば、実施例１に係る半導体装置と異なりＭＩＭキャパシタが層間絶縁層２０１内部に形成されているが、実施例１に係る半導体装置と同様、従来の半導体装置に比較して、ＭＩＭキャパシタのキャパシタ絶縁膜２０４の膜厚が薄膜化され、かつ膜質が良好であるため、ＭＩＭキャパシタの容量を向上することができる。
【００６３】
また、本実施例に係る半導体装置の製造方法によれば、キャパシタ絶縁膜２０４をキャパシタの下部電極２０３表面に自己整合的に形成することができるため、従来の半導体装置の製造方法よりも製造方法を簡易にすることができる。
【００６４】
なお本実施例に係る半導体装置は、上述した構成に限定されるものではなく、他の構成を有する半導体装置であってもよい。以下、図６を参照して、本実施例に係る半導体装置の他の構成の例を説明する。図６は、本実施例に係る半導体装置の他の構成を示す断面図である。
【００６５】
図６（ａ）に示す半導体装置では、キャパシタの下部電極（第一のキャパシタ電極２０３）が形成されている第一の絶縁層２０１ａには、第一の配線３０２ａとして配線層が形成されており、キャパシタの上部電極（第二のキャパシタ電極２０８）が形成されている第二の絶縁層２０１ｂには、第二の配線３０２ｂとしてプラグが形成されている。
【００６６】
このような構成を有する半導体装置でも、上述した半導体装置と同様、第一、第二のキャパシタ電極２０３、２０８間に形成されたキャパシタ絶縁膜２０４が、キャパシタの下部電極２０３表面をシリサイド化し、さらにアンモニアプラズマ処理を施して自己整合的に形成された薄膜かつ膜質の良好な窒素含有銅シリサイド膜１０４ａであるため、従来の半導体装置に比較して、ＭＩＭキャパシタの容量を増加することができる。
【００６７】
また図６（ｂ）に示す半導体装置は、図６（ａ）に示した半導体装置の変形例であり、キャパシタの下部電極（第一のキャパシタ電極２０３）表面全体上に、上述した窒素含有銅シリサイド膜１０４ａを介しつつ、キャパシタ電極の上部電極（第二のキャパシタ電極２０８）が形成されている。
【００６８】
このような構成の半導体装置によれば、キャパシタ上部電極２０８のキャパシタ絶縁膜２０４との接触面積を増加させることができるため、より効果的に容量を増加することができる。
【００６９】
図６（ｃ）に示す半導体装置も、図６（ａ）に示した半導体装置の変形例であるが、キャパシタの下部電極（第一のキャパシタ電極２０３）表面に凹部２０３ａが形成されており、第一のキャパシタ電極の凹部２０３ａの表面に上述した窒素含有銅シリサイド膜１０４ａがキャパシタ絶縁膜２０４として形成され、さらに第一のキャパシタ電極の凹部２０３ａのキャパシタ絶縁膜２０４上にキャパシタ電極の上部電極（第二のキャパシタ電極２０８）が形成されている。
【００７０】
このような構成の半導体装置によれば、キャパシタ電極２０３、２０８とキャパシタ絶縁膜２０４との接触面積を増加させることができるため、ＭＩＭキャパシタの高容量化に有利である。
【００７１】
このキャパシタの下部電極２０３表面に凹部２０３ａを有する半導体装置の製造方法は、図５に示した半導体装置の製造方法とほぼ同様であるが、図５（ｃ）に示す製造工程において、ＲＩＥにより、キャパシタの上部電極を形成するための第二の溝２１２を形成してキャパシタの下部電極である第一のキャパシタ電極２０３を露出したあと、さらにＲＩＥにより露出した第一のキャパシタ電極２０３上部をエッチング除去して凹部２０３ａを形成する工程が追加される。また、この凹部２０３ａ形成工程においては、フォトリソグラフィ及びＲＩＥにより、第一のキャパシタ電極２０３の露出部の一部分の上部をエッチング除去して、露出した第一のキャパシタ電極２０３表面の一部分のみに凹部２０３ａを形成してもよい。
【００７２】
なお、本発明は、上述した実施例又は実施例の変形例に限定されるものではなく、発明の要旨を逸脱しない範囲で、種々、変更して実施できることができる。例えば、実施例１に示した半導体装置のキャパシタの下部電極１０３表面に、実施例２に示した半導体装置のような凹部２０３aを形成して、キャパシタ電極とキャパシタ絶縁膜の接触面積を増加し、ＭＩＭキャパシタの容量をさらに増加してもよい。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施例１に係る半導体装置の構成を示す断面図。
【図２】本発明の実施例１に係る半導体装置の製造方法を示す工程断面図。
【図３】本発明の実施例１に係る半導体装置の他の構成を示す断面図。
【図４】本発明の実施例２に係る半導体装置の構成を示す断面図。
【図５】本発明の実施例２に係る半導体装置の製造方法を示す工程断面図。
【図６】本発明の実施例２に係る半導体装置の他の構成を示す断面図。
【符号の説明】
【００７４】
１００  半導体基板  
１０１、２０１  層間絶縁層  
１０１ａ、２０１ａ  第一の絶縁層  
１０２、２０２、３０２  配線
１０２ａ、２０２ａ、３０２ａ  第一の配線  
１０２ｂ、２０２ｂ、３０２ｂ  第二の配線
１０３、２０３  第一のキャパシタ電極  
１０４、２０４  キャパシタ絶縁膜
１０４ａ、２０４ａ  窒素含有銅シリサイド膜
１０５、２０１ｂ  第二の絶縁層
１０６  バリア膜
１０７  導体パッド
１０８、２０８  第二のキャパシタ電極  
１０９  パッシベーション膜  
１１０、２１０  第一の配線形成用の溝  
１１１、２１１  第一の溝  
１１２、２１２  第二の溝
１１３  導体パッド形成用の溝
１１４  高誘電体膜
１１５  エッチングストッパー
２０３ａ  第一のキャパシタ電極の凹部
２１３  第二の配線形成用の溝 
【図１】
2008147300.tif 000003
【図２】
2008147300.tif 000004
【図３】
2008147300.tif 000005
【図４】
2008147300.tif 000006
【図５】
2008147300.tif 000007
【図６】
2008147300.tif 000008