(57)【要約】【課題】レベルシフト回路を備えた表示装置において、レベルシフト回路の誤動作を防止する。【解決手段】ＶＳＳ端子から延びたＶＳＳ電源線を途中で分岐させ、分岐した第１のＶＳＳ電源線ＳＬ１は絶縁基板１上を表示領域１０に沿って時計回りに延在させ、分岐したもう１本の第２のＶＳＳ電源線ＳＬ２は、絶縁基板１上を表示領域１０に沿って反時計回りに延在させる。そして、垂直走査回路２０、及び垂直走査回路２０用のレベルシフト回路５０Ｖ、５１Ｖ、５２Ｖ、５３Ｖは、第１のＶＳＳ電源線ＳＬ１に接続されてＶＳＳの供給を受け、レベルシフト回路５０Ｖ、５１Ｖ、５２Ｖ、５３Ｖは垂直走査回路２０よりＶＳＳ電源線の分岐点Ｐの近くに配置する。【選択図】図１
2008176038.tif 000002
【特許請求の範囲】
【請求項１】
基板上にマトリクス状に配置された複数の画素からなる画素領域と、
前記基板上に配置され、垂直走査制御信号に基づいて、前記画素領域の垂直方向に垂直走査を行う垂直走査回路と、
前記基板上に配置され、水平走査制御信号に基づいて、前記画素領域の水平方向に水平走査を行う水平走査回路と、
前記基板上に配置され、前記垂直走査制御信号をレベルシフトするための第１のレベルシフト回路と、
前記基板上に配置され、前記水平走査制御信号をレベルシフトするための第２のレベルシフト回路と、
前記基板上に配置され、前記第１及び第２のレベルシフト回路に電源を供給する電源線と、を備え、
前記電源線は、第１の電源線と第２の電源線に分岐して前記基板上に延在し、
前記水平走査回路及び前記第１のレベルシフト回路は前記第１の電源線に接続され、
前記第１のレベルシフト回路は前記水平走査回路より前記電源線の分岐点に近く配置され、
前記垂直走査回路及び前記第２のレベルシフト回路は前記第２の電源線に接続され、
前記第２のレベルシフト回路は前記垂直走査回路より前記分岐点に近く配置されたことを特徴とする表示装置。
【請求項２】
前記第１のレベルシフト回路の出力が印加され、前記第１の電源線に接続された第１のバッファ回路と、
前記第２のレベルシフト回路の出力が印加され、前記第２の電源線に接続された第２のバッファ回路と、を備え、
前記第１のバッファ回路は前記第１のレベルシフト回路と前記垂直走査回路の間に配置され、前記第２のバッファ回路は前記第２のレベルシフト回路と前記水平走査回路の間に配置されたことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１及び第２のレベルシフト回路は、電源電位の変化によってそれら入出力特性が変化するレベルシフト回路であることを特徴とする請求項１又は請求項２に記載の表示装置。
【請求項４】
基板上にマトリクス状に配置された複数の画素からなる画素領域と、
前記基板上に配置され、複数の垂直走査制御信号に基づいて、前記画素領域の垂直方向に垂直走査を行う垂直走査回路と、
前記基板上に配置され、複数の水平走査制御信号に基づいて、前記画素領域の水平方向に水平走査を行う水平走査回路と、
前記基板上に配置され、前記複数の垂直走査制御信号又は前記複数の水平走査制御信号をそれぞれレベルシフトするための複数のレベルシフト回路と、
前記基板上に設けられた電源端子から該基板上を延在し、前記複数のレベルシフト回路に電源を供給する電源線と、を備え、
前記複数のレベルシフト回路は前記垂直走査回路又は前記水平走査回路より前記電源端子に近く配置されると共に、周波数の低い垂直走査制御信号又は水平走査制御信号をレベルシフトするレベルシフト回路が周波数の高い垂直走査制御信号又は水平走査制御信号をレベルシフトするレベルシフト回路より前記電源端子に近く配置されたことを特徴とする表示装置。
【請求項５】
前記レベルシフト回路の出力が印加され、前記電源線に接続されたバッファ回路を備え、前記バッファ回路は前記レベルシフト回路と前記垂直走査回路の間に、
又は前記レベルシフト回路と前記水平走査回路の間に配置されたことを特徴とする請求項４に記載の表示装置。
【請求項６】
前記レベルシフト回路は、電源電位の変化によってその入出力特性が変化するレベルシフト回路であることを特徴とする請求項４又は請求項５に記載の表示装置。
【請求項７】
請求項１乃至請求項６のいずれか１つに記載の表示装置を有することを特徴とする電子機器。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示画面を備えた電子機器等に搭載されて用いられる表示装置に関し、特に、制御信号をレベルシフトするレベルシフト回路を備える表示装置に関する。
【背景技術】
【０００２】
一般に、液晶表示装置においては、水平走査回路、垂直走査回路がパネル内に内蔵されており、これらの走査回路の動作を制御するための制御信号はパネルの外部に設けられたＩＣから供給される。そこで、ＩＣから出力される制御信号の信号レベルをこれらの走査回路を動作させるために適した信号レベルに変換するために、パネル内にレベルシフト回路が設けられていた。この場合、水平走査回路、垂直走査回路及びレベルシフト回路は、パネル内に設けられた電源端子部から延在した電源線から電源の供給を受けていた。
【０００３】
レベルシフト回路を備えた液晶表示装置については、特許文献１に記載されている。
【特許文献１】特開２００４−１６３９６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、パネルの大型化に伴い、電源線の配線長が長くなることから配線抵抗が高くなり、また制御信号の高周波化に伴い、各回路の消費電流が増加することにより、電源線の電源端子から遠くなるほど、電源線の電位変化（ハイレベルの電源線の電位低下、ローレベルの電源線の電位上昇）が大きくなる。すると、そのような電源線の電位変化により、入出力特性の変動が起こるレベルシフト回路においては、誤動作を生じるおそれがあった。
【課題を解決するための手段】
【０００５】
本発明の表示装置は、基板上にマトリクス状に配置された複数の画素からなる画素領域と、前記基板上に配置され、垂直走査制御信号に基づいて、前記画素領域の垂直方向に垂直走査を行う垂直走査回路と、前記基板上に配置され、水平走査制御信号に基づいて、前記画素領域の水平方向に水平走査を行う水平走査回路と、前記基板上に配置され、前記垂直走査制御信号をレベルシフトするための第１のレベルシフト回路と、前記基板上に配置され、前記水平走査制御信号をレベルシフトするための第２のレベルシフト回路と、前記基板上に配置され、前記第１及び第２のレベルシフト回路に電源を供給する電源線と、を備え、前記電源線は、第１の電源線と第２の電源線に分岐して前記基板上を延在し、前記水平走査回路及び前記第１のレベルシフト回路は前記第１の電源線に接続され、前記第１のレベルシフト回路は前記水平走査回路より前記電源線の分岐点に近く配置され、前記垂直走査回路及び前記第２のレベルシフト回路は前記第２の電源線に接続され、前記第２のレベルシフト回路は前記垂直走査回路より前記分岐点に近く配置されたことを特徴とする。
【０００６】
本発明によれば、電源線を分岐させ、レベルシフト回路を分岐点に近く配置しているので、電源線の配線抵抗、電源線に流れる電流による電源線の電位変化が抑制され、レベルシフト回路の誤動作を防止することができる。
【０００７】
また、本発明の表示装置は、基板上にマトリクス状に配置された複数の画素からなる画素領域と、前記基板上に配置され、複数の垂直走査制御信号に基づいて、前記画素領域の垂直方向に垂直走査を行う垂直走査回路と、前記基板上に配置され、複数の水平走査制御信号に基づいて、前記画素領域の水平方向に水平走査を行う水平走査回路と、前記基板上に配置され、前記複数の垂直走査制御信号又は前記複数の水平走査制御信号をそれぞれレベルシフトするための複数のレベルシフト回路と、前記基板上に設けられた電源端子から該基板上を延在し、前記複数のレベルシフト回路に電源を供給する電源線と、を備え、前記複数のレベルシフト回路は前記垂直走査回路又は前記水平走査回路より前記電源端子に近く配置されると共に、周波数の低い垂直走査制御信号又は水平走査制御信号をレベルシフトするレベルシフト回路が周波数の高い垂直走査制御信号又は水平走査制御信号をレベルシフトするレベルシフト回路より前記電源端子に近く配置されたことを特徴とする。
【０００８】
本発明によれば、複数のレベルシフト回路は電源端子に近い所に配置されると共に、
複数のレベルシフト回路の中においても、周波数の高い制御信号をレベルシフトするレベルシフト回路は消費電流が大きいので電源端子から遠くに配置し、周波数の低い制御信号をレベルシフトするレベルシフト回路は消費電流が小さいので電源端子から遠くに配置することにより、電源線の電位変化を最小にして各レベルシフト回路の誤動作を防止することができる。
【発明の効果】
【０００９】
本発明の表示装置および電子機器によれば、垂直走査回路、水平走査回路の制御信号をレベルシフトするレベルシフト回路の誤動作を防止して、これらの走査回路を適切に制御することができる。これにより、パネルの大型化や制御信号の高周波化に対応することができる。
【発明を実施するための最良の形態】
【００１０】
本発明の実施形態による液晶表示装置について図面を参照して説明する。図１は表示画面を備えた携帯電話機、デジタルスチルカメラなどの電子機器に搭載されて用いられる液晶表示装置の平面図（レイアウト図）である。ガラス基板等の絶縁基板１上に表示領域１０（即ち画素領域）に隣接し、その垂直方向（Ｙ方向）に沿って、垂直走査信号を発生する垂直走査回路２０が配置され、水平方向（Ｘ方向）に沿って、水平走査信号を発生する水平走査回路３０、負電源電位を発生する負電源発生回路４０が配置されている。
【００１１】
表示領域１０には、複数の画素１０Ｐがマトリクス状に配置され、１つの画素１０Ｐは、データ線ＤＬに接続された画素ＴＦＴ１１と、この画素ＴＦＴ１１のドレインと接続された液晶素子１２及び保持容量１３を有している。画素ＴＦＴ１１のゲートには、ゲート線ＧＬが接続されている。画素ＴＦＴ１１のソースにはデータ線ＤＬが接続されている。ゲート線ＧＬには垂直走査回路２０から画素ＴＦＴ１１のスイッチングを制御するゲート信号が出力される。データ線ＤＬには水平走査回路３０からの走査信号に応じてビデオ信号が出力される。
【００１２】
また、垂直走査回路２０の垂直走査制御信号である、出力イネーブル信号ＥＮＢ、垂直クロックＣＫＶ、垂直スタート信号ＳＴＶ、垂直走査方向切り換え信号ＣＳＶをそれぞれレベルシフトするためのレベルシフト回路５０Ｖ、５１Ｖ、５２Ｖ、５３Ｖが配置されている。前記垂直走査制御信号は絶縁基板１の端部に沿って形成された端子群１Ｔの対応する端子に入力され、それらの端子から延びた信号線が対応するレベルシフト回路の入力端に接続されている。
【００１３】
また、水平走査回路３０の水平走査制御信号である、水平クロックＣＫＨ１，ＣＫＨ２、水平スタート信号ＳＴＨ、水平走査方向切り換え信号ＣＳＨをそれぞれレベルシフトするためのレベルシフト回路５０Ｈ、５１Ｈ、５２Ｈが配置されている。前記水平走査制御信号は絶縁基板１の端部に沿って形成された端子群１Ｔの対応する端子に入力され、それらの端子から延びた信号線が対応するレベルシフト回路の入力端に接続されている。
【００１４】
垂直走査回路２０、水平走査回路３０及び負電源発生回路４０のローレベルの電源電位はＶＳＳ（０Ｖ）であり、垂直走査回路２０のハイレベルの電源電位はＶＶＤＤ、水平走査回路３０及び負電源発生回路４０のハイレベルの電源電位はＨＶＤＤである。一方、前記垂直走査制御信号、前記水平走査制御信号は、絶縁基板１の外部に設けられたＩＣで作成され、ＶＳＳ（０Ｖ）〜ＶＤＤの間で変化する。ＶＤＤは、ＩＣの消費電力を低減するため、ＶＶＤＤ、ＨＶＤＤよりも低い値、例えば３Ｖに設定される。ＶＶＤＤ、ＨＶＤＤは回路の動作を保証し、画素１０Ｐに目標の電圧を速やかに書き込むために、例えば８．５Ｖに設定される。
【００１５】
そこで、前記垂直走査制御信号、前記水平走査制御信号のハイレベルの信号レベルをＶＶＤＤ、ＨＶＤＤに合わせるために前記レベルシフト回路が設けられている。垂直走査回路２０用のレベルシフト回路５０Ｖ、５１Ｖ、５２Ｖ、５３Ｖのハイレベルの電源電位はＶＶＤＤ、ローレベルの電源電位はＶＳＳに設定される。また、水平走査回路３０用のレベルシフト回路５０Ｈ、５１Ｈ、５２Ｈのハイレベルの電源電位はＨＶＤＤ、ローレベルの電源電位はＶＳＳに設定される。
【００１６】
ＶＶＤＤ、ＨＶＤＤ、ＶＳＳは端子群１Ｔの中のＶＶＤＤ端子、ＨＶＤＤ端子、ＶＳＳ端子から入力される。本発明の第１の特徴は、ＶＳＳ電源線と回路のレイアウトにある。すなわち、ＶＳＳ端子から延びたＶＳＳ電源線を途中で分岐させ、分岐した第１のＶＳＳ電源線ＳＬ１は絶縁基板１上を表示領域１０に沿って時計回りに延在させる。即ち、第１のＶＳＳ電源線ＳＬ１は、分岐点Ｐから出発して、表示領域１０に沿って垂直走査回路２０の方向に延び、直角に曲がって、垂直走査回路２０の中に延びて、垂直走査回路２０の端で終端する。
【００１７】
また、分岐したもう１本の第２のＶＳＳ電源線ＳＬ２は、絶縁基板１上を表示領域１０に沿って反時計回りに延在させる。即ち、第２のＶＳＳ電源線ＳＬ２は、分岐点Ｐから出発して、表示領域１０を囲むようにして、水平走査回路３０の方向に延び、直角に曲がって、水平走査回路３０、負電源発生回路４０の中に延びて、負電源発生回路４０の端で終端する。
【００１８】
そして、垂直走査回路２０、及び垂直走査回路２０用のレベルシフト回路５０Ｖ、５１Ｖ、５２Ｖ、５３Ｖは、第１のＶＳＳ電源線ＳＬ１に接続されてＶＳＳの供給を受け、レベルシフト回路５０Ｖ、５１Ｖ、５２Ｖ、５３Ｖは垂直走査回路２０よりＶＳＳ電源線の分岐点Ｐの近くに配置する。すなわち、レベルシフト回路５０Ｖ、５１Ｖ、５２Ｖ、５３Ｖと第１のＶＳＳ電源線ＳＬ１との各接続点の位置は垂直走査回路２０と第１のＶＳＳ電源線ＳＬ１との接続点より分岐点Ｐに近い。
【００１９】
また、水平走査回路３０、負電源発生回路４０、及び水平走査回路３０用のレベルシフト回路５０Ｈ、５１Ｈ、５２Ｈは、第２のＶＳＳ電源線ＳＬ２に接続されてＶＳＳの供給を受け、レベルシフト回路５０Ｈ、５１Ｈ、５２Ｈは水平走査回路３０、負電源発生回路４０よりＶＳＳ電源線の分岐点Ｐの近くに配置する。すなわち、レベルシフト回路５０Ｈ、５１Ｈ、５２Ｈと第２のＶＳＳ電源線ＳＬ２との各接続点の位置は水平走査回路３０、負電源発生回路４０と第２のＶＳＳ電源線ＳＬ２との接続点より分岐点Ｐに近い。
【００２０】
ＶＶＤＤ端子、ＨＶＤＤ端子は分離されて設けられており、ＶＶＤＤ端子から延びたＶＶＤＤ電源線ＶＬは絶縁基板１上を第１のＶＳＳ電源線ＳＬ１に沿って時計回りに延在し、ＨＶＤＤ端子から延びたＨＶＤＤ電源線ＨＬは絶縁基板１上を第２のＶＳＳ電源線ＳＬ２に沿って反時計回りに延在している。
【００２１】
このようなレイアウトによれば、前記レベルシフト回路に供給されるハイレベルの電源電位ＶＶＤＤ、ＨＶＤＤの降下、ローレベルの電源電位ＶＳＳの上昇を最小にして、レベルシフト回路の入出力特性の変動を抑制し、レベルシフト回路の誤動作を防止することができる。その理由について、図２のモデル回路を用いて説明する。回路１、回路２、回路３にそれぞれ消費電流Ｉ１，Ｉ２，Ｉ３が流れるとすると、ＶＤＤ配線の配線抵抗Ｒ１ａ，Ｒ２ａ，Ｒ３ａによってハイレベルの電源電位ＶＤＤの降下が生じ、ＶＳＳ配線の配線抵抗Ｒ１ｂ，Ｒ２ｂ，Ｒ３ｂによってローレベルの電源電位ＶＳＳの上昇が生じる。回路１の消費電流Ｉ１が大きい場合、ＶＤＤ端子、ＶＳＳ端子から遠い回路２、回路３におけるＶＤＤ、ＶＳＳの変化が大きくなってしまう。これに対して、回路１の消費電流Ｉ１が小さければ、各回路１，２，３におけるＶＤＤ、ＶＳＳの変化を最小にできる。前記レベルシフト回路は垂直走査回路２０、水平走査回路３０、負電源発生回路４０に比べて消費電流が小さく、電源電位の変化により入出力特性が影響を受け、動作マージンが小さくなりやすい。そこで、本発明は前記レベルシフト回路を電源端子の近くに配置した。
【００２２】
また、レベルシフト回路５０Ｖ、５１Ｖ、５２Ｖ、５０Ｈ、５１Ｈについては、それぞれの出力が印加され、その出力波形を整形するため（配線抵抗により鈍った波形を急峻にするため）のバッファ回路６０Ｖ、６１Ｖ、６２Ｖ、６０Ｈ、６１Ｈが設けられている。バッファ回路６０Ｖ、６１Ｖ、６２Ｖは、ＶＶＤＤ電源線ＶＬ、第１のＶＳＳ電源線ＳＬ１に接続されており、レベルシフト回路５０Ｖ、５１Ｖ、５２Ｖと垂直走査回路２０の間に配置されている。また、バッファ回路６０Ｈ、６１Ｈは、ＨＶＤＤ電源線ＨＬ、第２のＶＳＳ電源線ＳＬ２に接続されており、レベルシフト回路５０Ｈ、５１Ｈと水平走査回路３０の間に配置されている。
【００２３】
レベルシフト回路５３Ｖ、５２Ｈについては、それぞれ垂直走査方向切り換え信号ＣＳＶ、水平走査方向切り換え信号ＣＳＨをレベルシフトする回路であり、これらの信号は直流信号であるため、バッファ回路は設けられていない。
【００２４】
本発明の第２の特徴は、複数のレベルシフト回路、複数のバッファ回路の配置関係にある。水平走査系のレベルシフト回路５０Ｈ、５１Ｈ、５２Ｈについては、水平走査方向切り換え信号ＣＳＨをレベルシフトするレベルシフト回路５２Ｈが分岐点Ｐに最も近く配置され、水平スタート信号ＳＴＨをレベルシフトするレベルシフト回路５１Ｈがその次に分岐点Ｐに近く配置され、水平クロックＣＫＨ１，ＣＫＨ２をレベルシフトするレベルシフト回路５０Ｈが分岐点Ｐから最も遠くに配置されている。
【００２５】
水平走査方向切り換え信号ＣＳＨは直流信号であるためレベルシフト回路５２Ｈの消費電流は３つのレベルシフト回路５０Ｈ、５１Ｈ、５２Ｈの中で、最も小さい。水平スタート信号ＳＴＨの周期は１水平期間であり、レベルシフト回路５１Ｈ、バッファ回路６１Ｈの消費電流はその次に小さい。水平クロックＣＫＨ１，ＣＫＨ２は数百ナノ秒の周期であり、周波数は最も高いので、レベルシフト回路５０Ｈ、バッファ回路６０Ｈの消費電流は最も大きい。
【００２６】
このようなレイアウトによれば、図２のモデル回路で説明した原理により、各レベルシフト回路５０Ｈ、５１Ｈ、５２Ｈに供給されるハイレベルの電源電位ＶＶＤＤ、ＨＶＤＤの降下、ローレベルの電源電位ＶＳＳの上昇を最小にして、各レベルシフト回路の入出力特性の変動を抑制し、各レベルシフト回路の誤動作を防止することができる。
【００２７】
同様の理由により、垂直走査系のレベルシフト回路５０Ｖ、５１Ｖ、５２Ｖ、５３Ｖについては、垂直走査方向切り換え信号ＣＳＶをレベルシフトするレベルシフト回路５３Ｖが分岐点Ｐに最も近く配置され、垂直スタート信号ＳＴＶをレベルシフトするレベルシフト回路５２Ｖがその次に分岐点Ｐに近く配置され、垂直クロックＣＫＶをレベルシフトするレベルシフト回路５１Ｖがその次に分岐点Ｐに近く配置され、出力イネーブル信号ＥＮＢをレベルシフトするレベルシフト回路５０Ｖが分岐点Ｐから最も遠くに配置されている。
【００２８】
垂直走査方向切り換え信号ＣＳＶは直流信号であるため、レベルシフト回路５３Ｖの消費電流は４つのレベルシフト回路５０Ｖ、５１Ｖ、５２Ｖ、５３Ｖの中で、最も小さい。垂直スタート信号ＳＴＶの周期は１垂直期間であり、レベルシフト回路５２Ｖ、バッファ回路６２Ｖの消費電流はその次に小さい。垂直クロックＣＫＶの周期は２水平期間であり、レベルシフト回路５１Ｖ、バッファ回路６１Ｖの消費電流はその次に小さい。出力イネーブル信号ＥＮＢの周期は１水平期間であり、レベルシフト回路５０Ｖ、バッファ回路６０Ｖの消費電流は最も大きい。
【００２９】
図１においては、レベルシフト回路と対応するバッファ回路を近接して配置しているが、図３に示すように、複数のレベルシフト回路を複数のバッファ回路よりも分岐点Ｐの近くに配置してもよい。すなわち、水平走査系のバッファ回路６０Ｈ、６１Ｈは、レベルシフト回路５０Ｈ、５１Ｈ、５２Ｈより分岐点Ｐから遠くに配置される。これにより、レベルシフト回路５０Ｈ、５１Ｈ、５２Ｈに供給されるハイレベルの電源電位ＶＶＤＤ、ＨＶＤＤの降下、ローレベルの電源電位ＶＳＳの上昇を更に小さくすることができる。
【００３０】
同様に、垂直走査系のバッファ回路６０Ｖ、６１Ｖ、６２Ｖはレベルシフト回路５０Ｖ、５１Ｖ、５２Ｖ、５３Ｖより分岐点Ｐから遠くに配置される。
【００３１】
図４はレベルシフト回路、バッファ回路の回路図である。レベルシフト回路の入力部は、入力信号Ｖｉｎが印加されたＰＭＯＳ５１、ＰＭＯＳ５１と直列に接続され、ＶＶＤＤまたはＨＶＤＤがゲートに印加されたＮＭＯＳ５２から構成されている。ＮＭＯＳ５２は負荷抵抗として働く。レベルシフト回路の出力部は、ＰＭＯＳ５１とＮＭＯＳ５２の接続ノードＡがゲートに接続されたＰＭＯＳ５３、ＰＭＯＳ５３と直列に接続され、ＶＶＤＤまたはＨＶＤＤがゲートに印加されたＮＭＯＳ５４、２段のインバータ５５から構成されている。ＮＭＯＳ５４のソースには入力信号Ｖｉｎが印加されている。また、レベルシフト回路の出力端には４段のインバータ６１からなるバッファ回路が設けられている。バッファ回路はインバータに限らず、他の増幅器、例えばオペアンプによって形成してもよい。
【００３２】
このレベルシフト回路において、入力信号ＶｉｎはＶＳＳ〜ＶＤＤの間で変化するものとする。ＶＤＤは、ＶＶＤＤ、ＨＶＤＤより小さい。ここで、ＶＳＳ＝０Ｖ、ＶＤＤ＝３Ｖ、ＶＶＤＤ、ＨＶＤＤ＝８．５Ｖとして説明する。接続ノードＡの電位は入力信号Ｖｉｎのレベルに応じて、０Ｖと８．５Ｖの中間レベルのアナログ電位となる。接続ノードＢの電位は０Ｖ近く、８．５Ｖ近くまで変化するようになる。そして２段のインバータ５５により、レベルシフト回路の出力信号Ｖｏｕｔは、図５のように、０Ｖ〜８．５Ｖの間でフルスイングするようになる。したがって、レベルシフト回路によれば、０Ｖ〜３Ｖの入力信号Ｖｉｎを０Ｖ〜８．５Ｖの出力信号Ｖｏｕｔに変換することができる。通常、レベルシフト回路のしきい値は入力信号Ｖｉｎの中間の１．５Ｖに設定される。
【００３３】
しかし、ＶＳＳが上昇すると、接続ノードＡの電位が上昇し、レベルシフト回路のしきい値も上昇してしまう。また、ＶＶＤＤ、ＨＶＤＤが下降すると、接続ノードＡの電位が下降し、レベルシフト回路のしきい値も下降してしまう。即ち、レベルシフト回路の入出力特性が変化してしまう。これにより、レベルシフト回路の動作マージンの低下を招き、レベルシフトの誤動作を引き起こすおそれがある。そこで、上述した本発明のレイアウトを採用することにより、ＶＳＳの上昇、ＶＶＤＤ、ＨＶＤＤの下降が抑制され、レベルシフトの誤動作が防止される。
【００３４】
なお、図４のレベルシフト回路は、レベルシフト回路５０Ｖ、５１Ｖ、５２Ｖ、５３Ｖ、５１Ｈ、５２Ｈに適用される。レベルシフト回路５０Ｈは水平クロックＣＫＨ１，ＣＫＨ２（ＣＫＨ２はＣＫＨ１の反転クロック）を同時にレベルシフトする回路であり、両相入力・両相出力タイプのレベルシフト回路が用いられるが、基本的には、図４の回路と同じである。また、レベルシフト回路には図４の回路に限らず、様々な回路構成のものが知られているが、ＶＳＳの上昇、ＶＶＤＤ、ＨＶＤＤの下降によって入出力特性が変化するタイプのレベルシフト回路であれば、本発明の適用対象となり、本発明の効果を得ることができる。
【００３５】
図６は、垂直走査回路２０の回路図である。複数の垂直シフトレジスタユニットＳＲＶ１，ＳＲＶ２，ＳＲＶ３，・・・は、垂直クロックＣＫＶとその反転クロックに基づいて、垂直スタート信号ＳＴＶを順次転送する。複数の垂直シフトレジスタユニットＳＲＶ１，ＳＲＶ２，ＳＲＶ３，・・・には、ＶＶＤＤ電源線ＶＬからハイレベルの電源電位ＶＶＤＤが供給され、第１のＶＳＳ電源線ＶＳ１からローレベルの電源電位ＶＳＳが供給されている。垂直走査回路２０の走査方向、即ち、垂直スタート信号ＳＴＶの転送される方向は垂直走査切り換え信号ＣＳＶに応じて切り換えられる。
【００３６】
また、隣接する２つの垂直シフトレジスタユニットの出力、例えば、垂直シフトレジスタユニットＳＲＶ１の出力、垂直シフトレジスタユニットＳＲＶ２の出力、出力イネーブル信号ＥＮＢとの論理積をとるＮＡＮＤ回路２１が設けられている。出力イネーブル信号ＥＮＢは、ゲート線ＧＬに出力されるゲート信号間の重なりを防止し、それらの信号の相互干渉を無くすための信号である。ＮＡＮＤ回路２１の出力信号は、レベルシフタ回路ＬＳ１により、ＶＶＤＤ〜ＶＢＢで変化するようにレベル変換され、さらにインバータＩＮＶ１を通して、ゲート信号としてゲート線ＧＬに出力される。ＶＢＢは負電源発生回路４０によって発生された負電源電位である。
【００３７】
同様に、垂直シフトレジスタユニットＳＲＶ２の出力、垂直シフトレジスタユニットＳＲＶ３の出力、出力イネーブル信号ＥＮＢとの論理積をとるＮＡＮＤ回路２２が設けられている。ＮＡＮＤ回路２２の出力信号は、レベルシフタ回路ＬＳ２により、ＶＶＤＤ〜ＶＢＢで変化するようにレベル変換され、さらにインバータＩＮＶ２を通して、ゲート線ＧＬに出力される。
【００３８】
図７は、水平走査回路３０の回路図である。複数の水平シフトレジスタユニットＳＲＨ１，ＳＲＨ２，ＳＲＨ３，・・・は、水平クロックＣＫＨ１，ＣＫＨ２に基づいて、水平スタート信号ＳＴＨを順次転送する。複数の水平シフトレジスタユニットＳＲＨ１，ＳＲＨ２，ＳＲＨ３，・・・には、ＨＶＤＤ電源線ＨＬからハイレベルの電源電位ＨＶＤＤが供給され、第２のＶＳＳ電源線ＶＳ２からローレベルの電源電位ＶＳＳが供給されている。水平走査回路３０の走査方向、即ち、水平スタート信号ＳＴＨの転送される方向は水平走査切り換え信号ＣＳＨに応じて切り換えられる。
【００３９】
各水平シフトレジスタユニットＳＲＨ１，ＳＲＨ２，ＳＲＨ３，・・・の出力信号は、対応するＭＯＳスイッチ３１，３２，３３，・・・のゲートに印加される。ＭＯＳスイッチ３１，３２，３３，・・・のドレインにはビデオ線を通してビデオ信号Ｖｓｉｇが
印加される。ＭＯＳスイッチ３１，３２，３３，・・・は各水平シフトレジスタユニットＳＲＨ１，ＳＲＨ２，ＳＲＨ３，・・・の出力信号に応じて順番にオンし、ビデオ信号ＶｓｉｇはＭＯＳスイッチ３１，３２，３３，・・・を通して、対応するドレイン線ＤＬに出力される。
【００４０】
なお、上記実施形態では、ローレベルの電源電位を供給するＶＳＳ電源線を分岐させているが、ハイレベルの電源電位を供給する電源線を分岐させても良い。また、上記実施形態では、液晶表示装置を例として説明したが、本発明は、走査制御信号をレベルシフトするレベルシフト回路を備えた他の表示装置、例えば、有機エレクトロルミネッセンス表示装置等にも広く適用することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態に係る液晶表示装置を示す第１の平面図である。
【図２】液晶表示装置のモデル回路図である。
【図３】本発明の実施形態に係る液晶表示装置を示す第２の平面図である。
【図４】レベルシフト回路及びバッファ回路を示す回路図である。
【図５】レベルシフト回路の入出力特性を示す図である。
【図６】垂直走査回路の回路図である。
【図７】水平走査回路の回路図である。
【符号の説明】
【００４２】
１      絶縁基板                    １０  表示領域
１０Ｐ  画素                        ２０  垂直走査回路
３０  水平走査回路                  ４０  負電源発生回路
５０Ｖ〜５３Ｖ，５０Ｈ〜５２Ｈ  レベルシフト回路  
６０Ｖ〜６２Ｖ，６０Ｈ，６１Ｈ  バッファ回路
ＶＳ１  第１のＶＳＳ電源線          ＶＳ２  第２のＶＳＳ電源線
ＶＬ  ＶＶＤＤ電線                  ＨＬ  ＨＶＤＤ電源線  
ＧＬ  ゲート線                      ＤＬ  ドレイン線
【図１】
2008176038.tif 000003
【図２】
2008176038.tif 000004
【図３】
2008176038.tif 000005
【図４】
2008176038.tif 000006
【図５】
2008176038.tif 000007
【図６】
2008176038.tif 000008
【図７】
2008176038.tif 000009