(57)【要約】【課題】情報処理装置における演算処理ユニットの複数のマイクロプロセッサの障害の発生に対処してマイクロプロセッサ配下のメモリを有効に利用する。【解決手段】障害の生じたマイクロプロセッサ３ａを有する演算処理ユニット２ａのデータ切り替え制御部８ａと接続したデータ切り替え制御部８ｂを有する演算処理ユニット２ｂのマイクロプロセッサ３ｂを選択して障害の生じたマイクロプロセッサ３ａの配下のメモリ４ａ，４ｂ，４ｃ，４ｄのデータ転送を代行させる。障害の生じていないマイクロプロセッサ３ｂが障害の生じたマイクロプロセッサ３ａの配下のメモリ４ａ，４ｂ，４ｃ，４ｄのデータ転送を代行する構成とすることで、格別な予備プロセッサカードや予備の演算処理ユニットを冗長的に配備しなくても障害の生じたマイクロプロセッサ３ａの配下のメモリ４ａ，４ｂ，４ｃ，４ｄのデータ転送を実現できる。【選択図】図１６
2008250785.tif 000002
【特許請求の範囲】
【請求項１】
マイクロプロセッサとメモリの組み合わせからなる演算処理ユニットを複数組併設し、各演算処理ユニットのマイクロプロセッサを情報伝達可能に接続して並列的な演算処理を行なう情報処理装置のマイクロプロセッサに障害が生じた際に当該マイクロプロセッサの配下のメモリを利用するための情報処理装置の障害処理方法であって、
情報伝達経路を切り替えるためのデータ切り替え制御部を各演算処理ユニット毎にマイクロプロセッサとメモリとの間に設け、少なくとも２以上のデータ切り替え制御部を情報伝達可能に接続しておき、
何れかのマイクロプロセッサに障害が生じた際に、障害の生じたマイクロプロセッサを有する演算処理ユニットのデータ切り替え制御部と接続したデータ切り替え制御部を有する演算処理ユニットのマイクロプロセッサを選択して障害の生じたマイクロプロセッサのメモリのデータ転送を代行させ、
各データ切り替え制御部への転送データの入力元に応じ、当該データ切り替え制御部への転送データの入力元がメモリであって該データ切り替え制御部のマイクロプロセッサに障害が生じている場合と当該データ切り替え制御部への転送データの入力元がマイクロプロセッサであって転送先のアドレス指定が当該演算処理ユニットにおけるメモリの正規の物理アドレスを超えている場合に転送先の演算処理ユニットや転送先のタイプを指定するヘッダを転送データに添付する一方、当該データ切り替え制御部への転送データの入力元が他のデータ切り替え制御部であって転送先が当該データ切り替え制御部の演算処理ユニット内にある場合には転送データからヘッダを削除するようにしたことを特徴とする情報処理装置の障害処理方法。
【請求項２】
マイクロプロセッサとメモリの組み合わせからなる演算処理ユニットを複数組併設し、各演算処理ユニットのマイクロプロセッサを情報伝達可能に接続して並列的な演算処理を行なうようにした情報処理装置において、
情報伝達経路を切り替えるためのデータ切り替え制御部を各演算処理ユニット毎にマイクロプロセッサとメモリとの間に設け、少なくとも２以上のデータ切り替え制御部を情報伝達可能に接続すると共に、
各演算処理ユニットのマイクロプロセッサと該マイクロプロセッサが当該演算処理ユニットのデータ切り替え制御部を介して他の演算処理ユニット内のメモリのデータ転送を代行できる演算処理ユニットとの対応関係を記憶する利用可能ゲートウェイ記憶テーブルと、各演算処理ユニットのマイクロプロセッサと該マイクロプロセッサが当該演算処理ユニットのデータ切り替え制御部を介してメモリのデータ転送を代行している演算処理ユニットとの対応関係を記憶すると共に何れかのマイクロプロセッサに障害が生じた場合においては障害が生じたマイクロプロセッサが他の全ての演算処理ユニット内のメモリのデータ転送を代行しているものとして該マイクロプロセッサと演算処理ユニットとの対応関係を記憶する利用済みゲートウェイ記憶テーブルとを備えたテーブル格納メモリを配備し、
前記各データ切り替え制御部には、当該データ切り替え制御部が設けられた演算処理ユニットのマイクロプロセッサの障害の有無を記憶する状態記憶レジスタと、当該データ切り替え制御部が設けられた演算処理ユニットのメモリのデータ転送を代行すべきマイクロプロセッサを有する演算処理ユニットを記憶する転送代替マイクロプロセッサ記憶レジスタと、当該データ切り替え制御部が設けられた演算処理ユニットのマイクロプロセッサがメモリのデータ転送を代行すべき他の演算処理ユニットを記憶する転送代替ドメイン記憶レジスタと、当該データ切り替え制御部への転送データの入力元と前記状態記憶レジスタの状態を判定し、当該データ切り替え制御部への転送データの入力元がメモリであって前記状態記憶レジスタが障害を記憶している場合と当該データ切り替え制御部への転送データの入力元がマイクロプロセッサであって転送先のアドレス指定が当該演算処理ユニットにおけるメモリの正規の物理アドレスを超えている場合に転送先の演算処理ユニットや転送先のタイプを指定するヘッダを転送データに添付する一方、当該データ切り替え制御部への転送データの入力元が他のデータ切り替え制御部であって転送先が当該データ切り替え制御部の演算処理ユニット内にある場合には転送データからヘッダを削除するデータ変換部とを設け、
何れかの演算処理ユニットのマイクロプロセッサに障害が生じると、前記利用可能ゲートウェイ記憶テーブルと利用済みゲートウェイ記憶テーブルを参照して障害の生じたマイクロプロセッサのメモリのデータ転送を代行できる演算処理ユニットのうち前記利用済みゲートウェイ記憶テーブルに記憶されていないマイクロプロセッサを有する演算処理ユニットを選択して障害の生じたマイクロプロセッサのデータ切り替え制御部の転送代替マイクロプロセッサ記憶レジスタに記憶させる一方、前記選択された演算処理ユニットの転送代替ドメイン記憶レジスタに前記障害の生じたマイクロプロセッサを有する演算処理ユニットを記憶させると共に、前記選択された演算処理ユニットのマイクロプロセッサが当該演算処理ユニットのデータ切り替え制御部を介して前記障害の生じたマイクロプロセッサを有する演算処理ユニットのメモリのデータ転送を代行し、且つ、前記障害の生じたマイクロプロセッサが他の全ての演算処理ユニット内のメモリのデータ転送を代行しているものとして前記利用済みゲートウェイ記憶テーブルを更新設定し、前記障害の生じたマイクロプロセッサのデータ切り替え制御部の状態記憶レジスタに障害の発生を記憶させる運用状況更新設定手段を併設したことを特徴とする情報処理装置。
【請求項３】
前記運用状況更新設定手段が、前記各演算処理ユニットと独立したマイクロプロセッサによって構成されている請求項２記載の情報処理装置。
【請求項４】
前記運用状況更新設定手段が、情報処理装置のファームウェアによって構成されている請求項２記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロプロセッサとメモリの組み合わせからなる演算処理ユニットを複数組併設し、各演算処理ユニットのマイクロプロセッサを情報伝達可能に接続して並列的な演算処理を行なうようにした情報処理装置において一部の演算処理ユニットのマイクロプロセッサに障害が生じた際に当該マイクロプロセッサの配下のメモリを利用するための情報処理装置の障害処理方法および情報処理装置自体の改良に関する。
【背景技術】
【０００２】
マイクロプロセッサとメモリの組み合わせからなる演算処理ユニットを複数組併設し、各演算処理ユニットのマイクロプロセッサを情報伝達可能に接続して並列的な演算処理を行なうようにした情報処理装置が既に公知である。
【０００３】
従来、この種の情報処理装置では一部の演算処理ユニットのマイクロプロセッサに障害が生じた際に、マイクロプロセッサのみならず、当該マイクロプロセッサの配下にあるメモリも当時に使用不能となる問題があった。
【０００４】
メモリはマイクロプロセッサと同様に情報処理装置の価格に占める割合が大きく、実際には異常のないメモリが障害の生じたマイクロプロセッサと共に使用不能になることにはハードウェア資源の有効利用やコストパフォーマンスの観点から問題がある。
【０００５】
この種の問題に対処する技術としては、特許文献１に開示されるマルチプロセッサシステムのように、マイクロプロセッサとメモリを有する複数のプロセッサカードに対して１枚の予備プロセッサカードを設け、何れかのプロセッサカードに故障が生じた際に当該プロセッサカードの機能を予備プロセッサカードに全面的に引き継がせることで処理要求のコマンドの紛失を防止して処理を継続できるようにしたものが提案されている。
しかしながら、このマルチプロセッサシステムではプロセッサカードの機能を代替できる予備プロセッサカードが一枚だけであるため、複数のプロセッサカードに障害が生じた場合であっても、そのうちの１枚のプロセッサカードの機能を引き継げるに過ぎず、複数のプロセッサカードの障害に同時に対処することはできない。あるいは、複数のプロセッサカードの障害に対処すべく複数の予備プロセッサカードを設けるといったことも考えられるが、そうした場合、通常は使用しない予備プロセッサカードを同一システム上に何枚も配備しなければならず、コスト上の弊害が生じる。
【０００６】
【特許文献１】国際公開Ｗ０２００４／０７９５７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の課題は、前記従来技術の不都合を改善し、情報処理装置の構造自体に大きな改変を加えることなく、また、格別なプロトコルを利用することなく、情報処理装置における演算処理ユニットの複数のマイクロプロセッサの障害の発生にも対処してマイクロプロセッサの配下のメモリを有効に利用することのできる情報処理装置の障害処理方法および情報処理装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明における情報処理装置の障害処理方法は、マイクロプロセッサとメモリの組み合わせからなる演算処理ユニットを複数組併設し、各演算処理ユニットのマイクロプロセッサを情報伝達可能に接続して並列的な演算処理を行なう情報処理装置のマイクロプロセッサに障害が生じた際に当該マイクロプロセッサの配下のメモリを利用するための情報処理装置の障害処理方法であり、前記課題を達成するため、特に、
情報伝達経路を切り替えるためのデータ切り替え制御部を各演算処理ユニット毎にマイクロプロセッサとメモリとの間に設け、少なくとも２以上のデータ切り替え制御部を情報伝達可能に接続しておき、
何れかのマイクロプロセッサに障害が生じた際に、障害の生じたマイクロプロセッサを有する演算処理ユニットのデータ切り替え制御部と接続したデータ切り替え制御部を有する演算処理ユニットのマイクロプロセッサを選択して障害の生じたマイクロプロセッサのメモリのデータ転送を代行させ、
各データ切り替え制御部への転送データの入力元に応じ、当該データ切り替え制御部への転送データの入力元がメモリであって該データ切り替え制御部のマイクロプロセッサに障害が生じている場合と当該データ切り替え制御部への転送データの入力元がマイクロプロセッサであって転送先のアドレス指定が当該演算処理ユニットにおけるメモリの正規の物理アドレスを超えている場合に転送先の演算処理ユニットや転送先のタイプを指定するヘッダを転送データに添付する一方、当該データ切り替え制御部への転送データの入力元が他のデータ切り替え制御部であって転送先が当該データ切り替え制御部の演算処理ユニット内にある場合には転送データからヘッダを削除するようにしたことを特徴とする構成を有する。
【０００９】
障害の生じたマイクロプロセッサを有する演算処理ユニットのデータ切り替え制御部と接続したデータ切り替え制御部を有する演算処理ユニットのマイクロプロセッサを選択して障害の生じたマイクロプロセッサの配下のメモリのデータ転送を代行させる構成、つまり、複数ある演算処理ユニットの各々に設けられたマイクロプロセッサのうち、障害の生じていないマイクロプロセッサが障害の生じたマイクロプロセッサの配下のメモリのデータ転送を代行する構成であるから、格別な予備プロセッサカードや予備の演算処理ユニットを冗長的に配備しなくても、障害の生じたマイクロプロセッサの配下のメモリのデータ転送を実現することができる。更に、仮想マッピング技術を利用することで、障害の生じていないマイクロプロセッサが当該マイクロプロセッサの配下の正規のメモリとは別に２組以上の演算処理ユニットのメモリのデータ転送を代行することができ、また、障害の生じていない２以上のマイクロプロセッサを選択して障害の生じている他のマイクロプロセッサの配下のメモリのデータ転送を代行させることも可能であるから、２以上のマイクロプロセッサに障害が生じた場合でも、障害の生じている各マイクロプロセッサの配下のメモリのデータ転送を実現することが可能である。
また、マイクロプロセッサに障害が生じた場合、障害の生じたマイクロプロセッサの配下のメモリへのデータの書き込みや同メモリからのデータの読み出しは、障害の生じたマイクロプロセッサを有する演算処理ユニットのデータ切り替え制御部と当該データ切り替え制御部と接続した他の演算処理ユニットのデータ切り替え制御部とを介して行われることになるので、各データ切り替え制御部への転送データの入力元に応じ、データ切り替え制御部間でのデータ転送に必要とされる情報、すなわち、転送先の演算処理ユニットや転送先のタイプを指定するヘッダを各データ切り替え制御部の内部処理で転送データに添付したり削除したりすることにより、マイクロプロセッサとメモリとの間のデータ転送に用いられるプロトコルそれ自体は全く変更することなく、障害の生じているマイクロプロセッサの配下のメモリのデータ転送に対処することができる。
【００１０】
本発明における情報処理装置は、マイクロプロセッサとメモリの組み合わせからなる演算処理ユニットを複数組併設し、各演算処理ユニットのマイクロプロセッサを情報伝達可能に接続して並列的な演算処理を行なうようにした情報処理装置であり、前記と同様の課題を達成するため、
情報伝達経路を切り替えるためのデータ切り替え制御部を各演算処理ユニット毎にマイクロプロセッサとメモリとの間に設け、少なくとも２以上のデータ切り替え制御部を情報伝達可能に接続すると共に、
各演算処理ユニットのマイクロプロセッサと該マイクロプロセッサが当該演算処理ユニットのデータ切り替え制御部を介して他の演算処理ユニット内のメモリのデータ転送を代行できる演算処理ユニットとの対応関係を記憶する利用可能ゲートウェイ記憶テーブルと、各演算処理ユニットのマイクロプロセッサと該マイクロプロセッサが当該演算処理ユニットのデータ切り替え制御部を介してメモリのデータ転送を代行している演算処理ユニットとの対応関係を記憶すると共に何れかのマイクロプロセッサに障害が生じた場合においては障害が生じたマイクロプロセッサが他の全ての演算処理ユニット内のメモリのデータ転送を代行しているものとして該マイクロプロセッサと演算処理ユニットとの対応関係を記憶する利用済みゲートウェイ記憶テーブルとを備えたテーブル格納メモリを配備し、
前記各データ切り替え制御部には、当該データ切り替え制御部が設けられた演算処理ユニットのマイクロプロセッサの障害の有無を記憶する状態記憶レジスタと、当該データ切り替え制御部が設けられた演算処理ユニットのメモリのデータ転送を代行すべきマイクロプロセッサを有する演算処理ユニットを記憶する転送代替マイクロプロセッサ記憶レジスタと、当該データ切り替え制御部が設けられた演算処理ユニットのマイクロプロセッサがメモリのデータ転送を代行すべき他の演算処理ユニットを記憶する転送代替ドメイン記憶レジスタと、当該データ切り替え制御部への転送データの入力元と前記状態記憶レジスタの状態を判定し、当該データ切り替え制御部への転送データの入力元がメモリであって前記状態記憶レジスタが障害を記憶している場合と当該データ切り替え制御部への転送データの入力元がマイクロプロセッサであって転送先のアドレス指定が当該演算処理ユニットにおけるメモリの正規の物理アドレスを超えている場合に転送先の演算処理ユニットや転送先のタイプを指定するヘッダを転送データに添付する一方、当該データ切り替え制御部への転送データの入力元が他のデータ切り替え制御部であって転送先が当該データ切り替え制御部の演算処理ユニット内にある場合には転送データからヘッダを削除するデータ変換部とを設け、
何れかの演算処理ユニットのマイクロプロセッサに障害が生じると、前記利用可能ゲートウェイ記憶テーブルと利用済みゲートウェイ記憶テーブルを参照して障害の生じたマイクロプロセッサのメモリのデータ転送を代行できる演算処理ユニットのうち前記利用済みゲートウェイ記憶テーブルに記憶されていないマイクロプロセッサを有する演算処理ユニットを選択して障害の生じたマイクロプロセッサのデータ切り替え制御部の転送代替マイクロプロセッサ記憶レジスタに記憶させる一方、前記選択された演算処理ユニットの転送代替ドメイン記憶レジスタに前記障害の生じたマイクロプロセッサを有する演算処理ユニットを記憶させると共に、前記選択された演算処理ユニットのマイクロプロセッサが当該演算処理ユニットのデータ切り替え制御部を介して前記障害の生じたマイクロプロセッサを有する演算処理ユニットのメモリのデータ転送を代行し、且つ、前記障害の生じたマイクロプロセッサが他の全ての演算処理ユニット内のメモリのデータ転送を代行しているものとして前記利用済みゲートウェイ記憶テーブルを更新設定し、前記障害の生じたマイクロプロセッサのデータ切り替え制御部の状態記憶レジスタに障害の発生を記憶させる運用状況更新設定手段を併設したことを特徴とする構成を有する。
【００１１】
以上の構成において、テーブル格納メモリ内の利用可能ゲートウェイ記憶テーブルに各演算処理ユニットのマイクロプロセッサと該マイクロプロセッサが当該演算処理ユニットのデータ切り替え制御部を介して他の演算処理ユニット内のメモリのデータ転送を代行できる演算処理ユニットとの対応関係を記憶させ、また、テーブル格納メモリ内の利用可能ゲートウェイ記憶テーブルには、各演算処理ユニットのマイクロプロセッサと該マイクロプロセッサが当該演算処理ユニットのデータ切り替え制御部を介してメモリのデータ転送を代行している演算処理ユニットとの対応関係を記憶させておく。具体的には、データ切り替え制御部同士が相互に接続された演算処理ユニットのマイクロプロセッサの間でメモリのデータ転送の代行が可能である。データ切り替え制御部同士の接続の有無は情報処理装置の運用の前段階で明らかとなっているから、利用可能ゲートウェイ記憶テーブルの内容は予め設定しておくことができる。また、情報処理装置の運用の開始時点では障害の生じているマイクロプロセッサは存在しないから、テーブル格納メモリ内の利用済みゲートウェイ記憶テーブルは、演算処理ユニットのメモリのデータ転送を代行している演算処理ユニットは無いものとして初期設定される。
そして、何れかの演算処理ユニットのマイクロプロセッサに障害が生じると、情報処理装置の運用状況更新設定手段が、テーブル格納メモリ内の利用可能ゲートウェイ記憶テーブルと利用済みゲートウェイ記憶テーブルを参照し、障害の生じたマイクロプロセッサのメモリのデータ転送を代行できる演算処理ユニットのうち利用済みゲートウェイ記憶テーブルに記憶されていないマイクロプロセッサを有する演算処理ユニットを選択して障害の生じたマイクロプロセッサのデータ切り替え制御部の転送代替マイクロプロセッサ記憶レジスタに記憶させ、また、選択された側の演算処理ユニットの転送代替ドメイン記憶レジスタには、障害の生じたマイクロプロセッサを有する演算処理ユニットを記憶させる。従って、障害を生じているマイクロプロセッサを有する演算処理ユニットのデータ切り替え制御部は、この演算処理ユニットのメモリのデータ転送をどの演算処理ユニットのマイクロプロセッサが代替しているかを認識することができ、また、選択された側の演算処理ユニットのデータ切り替え制御部は、この演算処理ユニットのマイクロプロセッサがどの演算処理ユニットのメモリのデータ転送を代替しているかを認識することができる。
情報処理装置の運用状況更新設定手段は、更に、前記選択された演算処理ユニットのマイクロプロセッサが当該演算処理ユニットのデータ切り替え制御部を介して前記障害の生じたマイクロプロセッサを有する演算処理ユニットのメモリのデータ転送を代行し、且つ、前記障害の生じたマイクロプロセッサが他の全ての演算処理ユニット内のメモリのデータ転送を代行しているものとして利用済みゲートウェイ記憶テーブルを更新設定し、障害の生じたマイクロプロセッサのデータ切り替え制御部の状態記憶レジスタに障害の発生を記憶させる。
このようにして利用済みゲートウェイ記憶テーブルが更新設定される結果、その後、新たに別の演算処理ユニットのマイクロプロセッサに障害が生じたとしても、既に他の演算処理ユニットのメモリのデータ転送を代行しているマイクロプロセッサや其れ自体に障害の生じているマイクロプロセッサが障害の生じたマイクロプロセッサを有する演算処理ユニットのメモリのデータ転送を代行する対象として選択されることはなくなる。
一方、各演算処理ユニットのデータ切り替え制御部は、当該データ切り替え制御部への転送データの入力が確認される度に、当該転送データの入力元と状態記憶レジスタの状態を判定する。
そして、データ切り替え制御部への転送データの入力元がメモリであって状態記憶レジスタが障害を記憶している場合には、当該データ切り替え制御部のデータ変換部が、転送先の演算処理ユニットや転送先のタイプを指定するヘッダを転送データに添付する。つまり、データ切り替え制御部は各演算処理ユニットのマイクロプロセッサとメモリとの間に設けられているのであるから、転送データの入力元がメモリであるということは配下のメモリから転送データが入力されていることを意味し、この際、当該データ切り替え制御部の状態記憶レジスタが障害の発生を記憶していれば、この演算処理ユニットのマイクロプロセッサに転送データを入力することはできないので、当該データ切り替え制御部のデータ変換部によって、転送先の演算処理ユニットや転送先のタイプを指定するヘッダを転送データに添付した上で、当該データ切り替え制御部に接続した他の演算処理ユニットのデータ切り替え制御部に転送する。具体的には、転送先の演算処理ユニットとしては当該データ切り替え制御部の転送代替マイクロプロセッサ記憶レジスタに其の時点で記憶されている演算処理ユニットを指定し、また、転送先のタイプとしてはマイクロプロセッサを指定することになる。
また、当該データ切り替え制御部への転送データの入力元がマイクロプロセッサであって転送先のアドレス指定が当該演算処理ユニットにおけるメモリの正規の物理アドレスを超えている場合にも、当該データ切り替え制御部のデータ変換部が、転送先の演算処理ユニットや転送先のタイプを指定するヘッダを転送データに添付した上で、当該データ切り替え制御部に接続した他の演算処理ユニットのデータ切り替え制御部に転送する。前述した通り、データ切り替え制御部は各演算処理ユニットのマイクロプロセッサとメモリとの間に設けられているのであるから、転送データの入力元がマイクロプロセッサであるということは当該データ切り替え制御部を有する演算処理ユニットのマイクロプロセッサに障害が生じていないことを意味し、また、転送先のアドレス指定が当該演算処理ユニットにおけるメモリの正規の物理アドレスを超えているということは、この演算処理ユニットのマイクロプロセッサが仮想マッピング技術によって他の演算処理ユニットのマイクロプロセッサが行なうべきデータ転送を代替していることを意味するからである。具体的には、転送先の演算処理ユニットとしては当該データ切り替え制御部の転送代替ドメイン記憶レジスタに其の時点で記憶されている演算処理ユニットすなわち現時点で当該演算処理ユニットのマイクロプロセッサがデータ転送を代替しているマイクロプロセッサを有する演算処理ユニットを指定し、また、転送先のタイプとしてはメモリを指定することになる。
一方、当該データ切り替え制御部への転送データの入力元が他のデータ切り替え制御部であって転送先が当該データ切り替え制御部の演算処理ユニット内にある場合には、この転送データが最終的には当該演算処理ユニットのマイクロプロセッサもしくはメモリに入力されるものであって、この転送データに添付されたヘッダに記録された転送先のタイプによって其の宛先がマイクロプロセッサであるのかメモリであるのかは明らかであるから、当該データ切り替え制御部のデータ変換部は、転送データからヘッダを削除し、従来と同様にパケット変換を行い、この転送データを当該演算処理ユニットのマイクロプロセッサもしくはメモリに引き渡す。なお、この転送データの転送先が当該データ切り替え制御部の演算処理ユニット内にあるか否かについては、当初のヘッダに記録されている転送先の演算処理ユニットと当該データ切り替え制御部が配置されている演算処理ユニットとの関係に基いて判定可能である。当初のヘッダに記録されている転送先の演算処理ユニットと当該データ切り替え制御部が配置されている演算処理ユニットとが一致しない場合は、このデータ切り替え制御部を介して更に別のデータ切り替え制御部に当該データを転送する必要があることを意味するので、データ切り替え制御部のデータ変換部は、転送データからヘッダを削除する処理は行なわず、当該データ切り替え制御部に接続した他の演算処理ユニットのデータ切り替え制御部に当該転送データをそのまま転送することになる。
以上に述べた通り、マイクロプロセッサに障害が生じた場合には、障害の生じたマイクロプロセッサの配下のメモリへのデータの書き込みや同メモリからのデータの読み出しは、障害の生じたマイクロプロセッサを有する演算処理ユニットのデータ切り替え制御部と当該データ切り替え制御部と接続した他の演算処理ユニットのデータ切り替え制御部とを介して行われることになり、各データ切り替え制御部の間での転送データの受け渡しに際してのみ転送先の演算処理ユニットや転送先のタイプを指定するためのヘッダが利用されるに過ぎないから、マイクロプロセッサとメモリとの間のデータ転送に用いられるプロトコルそれ自体は全く変更することなく、障害の生じているマイクロプロセッサの配下のメモリのデータ転送に対処することができる。
しかも、複数ある演算処理ユニットの各々に設けられたマイクロプロセッサのうち、障害の生じていないマイクロプロセッサが障害の生じたマイクロプロセッサの配下のメモリのデータ転送を代行する構成であるから、格別な予備プロセッサカードや予備の演算処理ユニットを冗長的に配備しなくても、障害の生じたマイクロプロセッサの配下のメモリのデータ転送を実現することができる。仮想マッピング技術を利用することで、障害の生じていないマイクロプロセッサが当該マイクロプロセッサの配下の正規のメモリとは別に２組以上の演算処理ユニットのメモリのデータ転送を代行することができ、また、障害の生じていない２以上のマイクロプロセッサを選択して障害の生じている他のマイクロプロセッサの配下のメモリのデータ転送を代行させることも可能であるから、２以上のマイクロプロセッサに障害が生じた場合でも、障害の生じている各マイクロプロセッサの配下のメモリのデータ転送を実現することが可能である。
【００１２】
情報処理装置の運用状況更新設定手段は、前記各演算処理ユニットと独立したマイクロプロセッサによって構成してもよいし、あるいは、情報処理装置のファームウェアによって構成してもよい。
【発明の効果】
【００１３】
本発明における情報処理装置の障害処理方法および情報処理装置は、障害の生じたマイクロプロセッサを有する演算処理ユニットのデータ切り替え制御部と接続したデータ切り替え制御部を有する演算処理ユニットのマイクロプロセッサを選択して障害の生じたマイクロプロセッサの配下のメモリのデータ転送を代行させる構成、つまり、複数ある演算処理ユニットの各々に設けられたマイクロプロセッサのうち、障害の生じていないマイクロプロセッサが障害の生じたマイクロプロセッサの配下のメモリのデータ転送を代行する構成であるから、格別な予備プロセッサカードや予備の演算処理ユニットを冗長的に配備しなくても、障害の生じたマイクロプロセッサの配下のメモリのデータ転送を実現することができる。
【００１４】
更に、仮想マッピング技術を利用すれば、障害の生じていないマイクロプロセッサが当該マイクロプロセッサの配下の正規のメモリとは別に２組以上の演算処理ユニットのメモリのデータ転送を代行することができ、また、障害の生じていない２以上のマイクロプロセッサを選択して障害の生じている他のマイクロプロセッサの配下のメモリのデータ転送を代行させることも可能であるから、２以上のマイクロプロセッサに障害が生じた場合でも、障害の生じている各マイクロプロセッサの配下のメモリのデータ転送を実現することが可能である。
【００１５】
また、マイクロプロセッサに障害が生じた場合、障害の生じたマイクロプロセッサの配下のメモリへのデータの書き込みや同メモリからのデータの読み出しは、障害の生じたマイクロプロセッサを有する演算処理ユニットのデータ切り替え制御部と当該データ切り替え制御部と接続した他の演算処理ユニットのデータ切り替え制御部とを介して行われることになるので、各データ切り替え制御部への転送データの入力元に応じ、データ切り替え制御部間でのデータ転送に必要とされる情報、すなわち、転送先の演算処理ユニットや転送先のタイプを指定するヘッダを各データ切り替え制御部の内部処理で転送データに添付したり削除したりすることにより、マイクロプロセッサとメモリとの間のデータ転送に用いられるプロトコルそれ自体は全く変更することなく、障害の生じているマイクロプロセッサの配下のメモリのデータ転送に対処することができる。
【発明を実施するための最良の形態】
【００１６】
次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。
【００１７】
図１は本発明の障害処理方法を適用した一実施形態の情報処理装置の構成の概略について示したブロック図である。
【００１８】
情報処理装置１は、マイクロプロセッサとメモリの組み合わせからなる４組の演算処理ユニットを併設し、各演算処理ユニットのマイクロプロセッサを情報伝達可能に接続して並列的な演算処理を行なう情報処理装置である。
【００１９】
４組の演算処理ユニットの構成は同等であるので、ここでは、１つの演算処理ユニット２ａを取り上げて構造を説明する。演算処理ユニット２ａは、１つのマイクロプロセッサ３ａと４つのメモリ（Dual Inline Memory Module）４ａ，５ａ，６ａ，７ａを備え、マイクロプロセッサ３ａとメモリ４ａとの間に、情報伝達経路を切り替えるためのデータ切り替え制御部８ａが設けられている。
【００２０】
他の３つの演算処理ユニット２ｂ，２ｃ，２ｄに関しても其の構成は演算処理ユニット２ａと同等であり、このうち、演算処理ユニット２ａのデータ切り替え制御部８ａと演算処理ユニット２ｂのデータ切り替え制御部８ｂ、および、演算処理ユニット２ｃのデータ切り替え制御部８ｃと演算処理ユニット２ｄのデータ切り替え制御部８ｄとが情報伝達可能に接続されている。
【００２１】
また、各演算処理ユニット２ａ，２ｂ，２ｃ，２ｄのマイクロプロセッサ３a，３ｂ，３ｃ，３ｄは、並列的な演算処理を行なう関係上、その全てが情報伝達可能に接続されている。
【００２２】
次に、この実施形態に固有の構成要素であるデータ切り替え制御部８ａ，８ｂ，８ｃ，８ｄの構成について、データ切り替え制御部８ａを例にとって図２の機能ブロック図を参照して説明する。
【００２３】
データ切り替え制御部８ａには、当該データ切り替え制御部８ａが設けられた演算処理ユニット２ａのマイクロプロセッサ３ａの障害の有無を記憶するための状態記憶レジスタ９と、当該データ切り替え制御部８ａが設けられた演算処理ユニット２ａのマイクロプロセッサ３ａに障害が生じた際に此の演算処理ユニット２ａに設けられているメモリ４ａ，５ａ，６ａ，７ａのデータ転送を代行させるべき演算処理ユニットを記憶させるための転送代替マイクロプロセッサ記憶レジスタ１０と、当該データ切り替え制御部８ａが設けられた演算処理ユニット２ａのマイクロプロセッサ３ａがメモリのデータ転送を代行すべき他の演算処理ユニットを記憶するための転送代替ドメイン記憶レジスタ１１と、当該データ切り替え制御部８ａが設けられた演算処理ユニット２ａの番号をドメイン名として記憶するための自己ドメイン記憶レジスタ１２と、当該データ切り替え制御部８ａが設けられた演算処理ユニット２ａ内に実装可能なメモリの最大接続数を記憶するための接続メモリ数記憶レジスタ１３と、出力先切り替えスイッチ１４と、データ変換部１５、更には、ルーティングテーブル２２が備えられている。
【００２４】
なお、演算処理ユニット２ａ内にはメモリ４ａ，５ａ，６ａ，７ａの４個のメモリが設けられているが、最初のメモリ４ａに相当する値を０として規定しているので、接続メモリ数記憶レジスタ１３に実際に記憶される最大接続メモリ数の値は「３」である。
【００２５】
出力先切り替えスイッチ１４は、当該データ切り替え制御部８ａが設けられた演算処理ユニット２ａ内においてマイクロプロセッサ３ａとメモリ４ａとを接続する情報伝達経路と、メモリ４ａもしくはマイクロプロセッサ３ａの何れか一方と他の演算処理ユニット２ｂのデータ切り替え制御部８ｂとを接続する情報伝達経路と、メモリ４ａもしくはマイクロプロセッサ３ａの何れか一方と更に他の演算処理ユニットのデータ切り替え制御部とを接続する情報伝達経路の中から何れかの情報伝達経路を選択的に閉成するためのスイッチである。
【００２６】
また、データ変換部１５は、転送データのパケット変換を行うほか、出力先切り替えスイッチ１４を介してデータ切り替え制御部８ａに入出力される転送データに対して転送先となる演算処理ユニットや転送先のタイプ（メモリもしくはマイクロプロセッサの何れか）を指定するヘッダを添付したり削除したりする機能を備える。
具体的には、当該データ切り替え制御部８ａへの転送データの入力元と当該データ切り替え制御部８ａの状態記憶レジスタ９の状態を判定し、当該データ切り替え制御部８ａへの転送データの入力元がメモリ４ａ，５ａ，６ａ，７ａであって状態記憶レジスタ９が障害を記憶している場合と当該データ切り替え制御部８ａへの転送データの入力元がマイクロプロセッサ３ａであって転送先のアドレス指定が当該演算処理ユニット２ａにおけるメモリの正規の物理アドレス（接続メモリ数の値としては３）を超えている場合に転送先の演算処理ユニットや転送先のタイプを指定するヘッダを転送データに添付して他のデータ切り替え制御部（図１および図２の例ではデータ切り替え制御部８ｂ）に転送する一方、当該データ切り替え制御部８ａへの転送データの入力元が他のデータ切り替え制御部（図１および図２の例ではデータ切り替え制御部８ｂ）であって転送先が当該データ切り替え制御部８ａの演算処理ユニット２ａ内にある場合つまりヘッダによる転送先の指定が演算処理ユニット２ａである場合に転送データからヘッダを削除し、ヘッダによるタイプの指定に応じて当該転送データをマイクロプロセッサ３ａもしくはメモリ４ａ，５ａ，６ａ，７ａに引き渡す。
【００２７】
データ変換部１５の主要部は、データ切り替え制御部８ａに実装された切り替え制御用マイクロプロセッサ２３によって構成されており、出力先切り替えスイッチ１４は切り替え制御用マイクロプロセッサ２３によって駆動制御される。また、切り替え制御用マイクロプロセッサ２３は、状態記憶レジスタ９，転送代替マイクロプロセッサ記憶レジスタ１０，転送代替ドメイン記憶レジスタ１１，自己ドメイン記憶レジスタ１２，接続メモリ数記憶レジスタ１３，ルーティングテーブル２２に対してアクセス可能である。
【００２８】
転送データに添付されるヘッダの構成の概略を図３の概念図に示す。ヘッダの主要部はデータの転送先となる演算処理ユニット２ａ，２ｂ，２ｃ，２ｄの何れかを指定するためのドメイン指定部１９と、転送先がマイクロプロセッサであるのかメモリであるのかを指定するタイプ指定部２０とで構成される。
【００２９】
データ切り替え制御部８ａには、データの転送先とデータの転送経路との対応関係を記憶したルーティングテーブル２２が配備されているので、切り替え制御用マイクロプロセッサ２３は、データの転送先さえ明らかであれば、ルーティングテーブル２２からデータの転送先に対応するデータの転送経路を検索して、他のデータ切り替え制御部や他の演算処理ユニットのマイクロプロセッサ等を経由させて目的とする転送先にデータを転送することが可能である。
【００３０】
データ切り替え制御部８ｂ，８ｃ，８ｄの構成は基本的に前述のデータ切り替え制御部８ａの場合と同様であり、各データ切り替え制御部８ｂ，８ｃ，８ｄにおける出力先切り替えスイッチ１４の接続関係のみがデータ切り替え制御部８ａの場合と相違する。出力先切り替えスイッチ１４の接続関係は図１に示した通りであり、演算処理ユニット２ａのデータ切り替え制御部８ａと演算処理ユニット２ｂのデータ切り替え制御部８ｂ、および、演算処理ユニット２ｃのデータ切り替え制御部８ｃと演算処理ユニット２ｄのデータ切り替え制御部８ｄとが情報伝達可能に接続されている。
【００３１】
各演算処理ユニットのマイクロプロセッサと該マイクロプロセッサが当該演算処理ユニットのデータ切り替え制御部を介して他の演算処理ユニット内のメモリのデータ転送を代行できる演算処理ユニットとの対応関係を記憶する利用可能ゲートウェイ記憶テーブル１６と、各演算処理ユニットのマイクロプロセッサと該マイクロプロセッサが当該演算処理ユニットのデータ切り替え制御部を介してメモリのデータ転送を代行している演算処理ユニットとの対応関係を記憶する利用済みゲートウェイ記憶テーブル１７は、図１に示されるように、情報処理装置１の内部に設置された不揮発性ＲＡＭ等からなるテーブル格納メモリ１８の内部に設けられている。
【００３２】
利用可能ゲートウェイ記憶テーブル１６の論理構成を図４の概念図に、また、利用済みゲートウェイ記憶テーブル１７の論理構成を図５の概念図に示す。
【００３３】
図４に示した利用可能ゲートウェイ記憶テーブル１６の行方向の数字０，１，２，３の各々は演算処理ユニット２ａ，２ｂ，２ｃ，２ｄに対応し、また、列方向の数字０，１，２，３の各々はマイクロプロセッサ３ａ，３ｂ，３ｃ，３ｄに対応する。図１に示した例では演算処理ユニット２ａのデータ切り替え制御部８ａと演算処理ユニット２ｂのデータ切り替え制御部８ｂ、および、演算処理ユニット２ｃのデータ切り替え制御部８ｃと演算処理ユニット２ｄのデータ切り替え制御部８ｄとが情報伝達可能に接続されているから、演算処理ユニット２ａのメモリ４ａ，５ａ，６ａ，７ａのデータ転送を代替することが可能なのは演算処理ユニット２ｂのマイクロプロセッサ３ｂのみであり、利用可能ゲートウェイ記憶テーブル１６の第１行には初期設定時の処理で０，１，０，０が設定されることになる。ここで、〔演算処理ユニット２ａ，マイクロプロセッサ３ｂ〕に相当する〔１，２〕スポットに設定される値「１」は、演算処理ユニット２ｂのマイクロプロセッサ３ｂが演算処理ユニット２ａのマイクロプロセッサ３ａに替わって演算処理ユニット２ａのメモリ４ａ，５ａ，６ａ，７ａのデータ転送を代替することが可能であることを示す値である。また、演算処理ユニット２ｂのメモリ４ｂ，５ｂ，６ｂ，７ｂのデータ転送を代替することが可能なのは演算処理ユニット２ａのマイクロプロセッサ３ａのみであるから、利用可能ゲートウェイ記憶テーブル１６の第２行には初期設定時の処理で１，０，０，０が設定されることになる。前記と同様、〔演算処理ユニット２ｂ，マイクロプロセッサ３ａ〕に相当する〔２，１〕スポットに設定される値「１」は、演算処理ユニット２ａのマイクロプロセッサ３ａが演算処理ユニット２ｂのマイクロプロセッサ３ｂに替わって演算処理ユニット２ｂのメモリ４ｂ，５ｂ，６ｂ，７ｂのデータ転送を代替することが可能であることを示す値である。同様に、演算処理ユニット２ｃのメモリ４ｃ，５ｃ，６ｃ，７ｃのデータ転送を代替することが可能なのは演算処理ユニット２ｄのマイクロプロセッサ３ｄのみであるから、利用可能ゲートウェイ記憶テーブル１６の第３行には初期設定時の処理で０，０，０，１が設定される。〔演算処理ユニット２ｃ，マイクロプロセッサ３ｄ〕に相当する〔３，４〕スポットに設定される値「１」は、演算処理ユニット２ｄのマイクロプロセッサ３ｄが演算処理ユニット２ｃのマイクロプロセッサ３ｃに替わって演算処理ユニット２ｃのメモリ４ｃ，５ｃ，６ｃ，７ｃのデータ転送を代替することが可能であることを示す値である。また、演算処理ユニット２ｄのメモリ４ｄ，５ｄ，６ｄ，７ｄのデータ転送を代替することが可能なのは演算処理ユニット２ｃのマイクロプロセッサ３ｃのみであるから、利用可能ゲートウェイ記憶テーブル１６の第４行には初期設定時の処理で０，０，１，０が設定されることになる。〔演算処理ユニット２ｄ，マイクロプロセッサ３ｃ〕に相当する〔４，３〕スポットに設定される値「１」は、演算処理ユニット２ｃのマイクロプロセッサ３ｃが演算処理ユニット２ｄのマイクロプロセッサ３ｄに替わって演算処理ユニット２ｄのメモリ４ｄ，５ｄ，６ｄ，７ｄのデータ転送を代替することが可能であることを示す値である。
【００３４】
利用済みゲートウェイ記憶テーブル１７の論理構成も実質的には利用可能ゲートウェイ記憶テーブル１６の論理構成と同等であり、図５に示した利用済みゲートウェイ記憶テーブル１７の行方向の数字０，１，２，３の各々が演算処理ユニット２ａ，２ｂ，２ｃ，２ｄに対応し、また、列方向の数字０，１，２，３の各々がマイクロプロセッサ３ａ，３ｂ，３ｃ，３ｄに対応する。情報処理装置１の運用の開始時点では障害の生じているマイクロプロセッサは存在しないから、利用済みゲートウェイ記憶テーブル１７には、他の演算処理ユニット２ａ，２ｂ，２ｃ，２ｄのメモリのデータ転送を代行しているマイクロプロセッサは存在しないものとして、〔１，１〕スポット〜〔４，４〕スポットの全ての欄に、初期設定時の処理で、メモリのデータ転送を代行していないことを示す値「０」が図７のようにして設定される。具体的には、例えば、図７の利用済みゲートウェイ記憶テーブル１７における〔１，２〕スポットの値「０」は、演算処理ユニット２ｂのマイクロプロセッサ３ｂが演算処理ユニット２ａのマイクロプロセッサ３ａに替わって演算処理ユニット２ａのメモリ４ａ，５ａ，６ａ，７ａのデータ転送を代替していないことを示す値である。もし、仮に、利用済みゲートウェイ記憶テーブル１７における〔１，２〕スポットに値「１」が設定されていたとするなら、この値「１」の意味合いは、演算処理ユニット２ｂのマイクロプロセッサ３ｂが演算処理ユニット２ａのマイクロプロセッサ３ａに替わって演算処理ユニット２ａのメモリ４ａ，５ａ，６ａ，７ａのデータ転送を代替しているというものとなる。
【００３５】
この実施形態における運用状況更新設定手段は、図１に示されるように、各演算処理ユニット２ａ，２ｂ，２ｃ，２ｄと独立して情報処理装置１内に配備された障害処理用マイクロプロセッサ２１によって構成されている。
【００３６】
運用状況更新設定手段として機能する障害処理用マイクロプロセッサ２１は、データ切り替え制御部８ａ，８ｂ，８ｃ，８ｄの各切り替え制御用マイクロプロセッサ２３を介してデータ切り替え制御部８ａ，８ｂ，８ｃ，８ｄの各状態記憶レジスタ９と各転送代替マイクロプロセッサ記憶レジスタ１０および各転送代替ドメイン記憶レジスタ１１と各自己ドメイン記憶レジスタ１２ならびに各接続メモリ数記憶レジスタ１３に対して初期設定処理やデータの書き換え等の操作が行えるように、データ切り替え制御部８ａ，８ｂ，８ｃ，８ｄの全てに対して情報伝達可能に接続され、同時に、マイクロプロセッサ３ａ，３ｂ，３ｃ，３ｄに対しても各々のマイクロプロセッサ３ａ，３ｂ，３ｃ，３ｄからの障害通知信号等を読み込めるようにして接続され、更に、テーブル格納メモリ１８に対しても利用可能ゲートウェイ記憶テーブル１６や利用済みゲートウェイ記憶テーブル１７に対するデータの初期設定や参照および書き換え処理ができるようにして接続されている。
【００３７】
次に、演算処理ユニット２ａ，２ｂ，２ｃ，２ｄのデータ切り替え制御部８ａ，８ｂ，８ｃ，８ｄにおけるデータ変換部として機能する各切り替え制御用マイクロプロセッサ２３によって実行される初期化処理の概略について説明する。
【００３８】
ここではデータ切り替え制御部８ａの切り替え制御用マイクロプロセッサ２３が実行する初期化処理を例にとって説明するが、データ切り替え制御部８ｂ，８ｃ，８ｄの各切り替え制御用マイクロプロセッサ２３による初期化処理も実質的な内容は同等である。
【００３９】
システムの初期化に際し、データ切り替え制御部８ａの切り替え制御用マイクロプロセッサ２３は、まず、データ切り替え制御部８ａが演算処理ユニット２ａの配下にあることを示す値「０」をデータ切り替え制御部８ａの自己ドメイン記憶レジスタ１２に設定する（図８参照）。
【００４０】
これと同様、データ切り替え制御部８ｂの切り替え制御用マイクロプロセッサ２３はデータ切り替え制御部８ｂが演算処理ユニット２ｂの配下にあることを示す値「１」をデータ切り替え制御部８ｂの自己ドメイン記憶レジスタ１２に設定し、データ切り替え制御部８ｃの切り替え制御用マイクロプロセッサ２３はデータ切り替え制御部８ｃが演算処理ユニット２ｃの配下にあることを示す値「２」をデータ切り替え制御部８ｃの自己ドメイン記憶レジスタ１２に設定し、データ切り替え制御部８ｄの切り替え制御用マイクロプロセッサ２３はデータ切り替え制御部８ｄが演算処理ユニット２ｄの配下にあることを示す値「３」をデータ切り替え制御部８ｄの自己ドメイン記憶レジスタ１２に設定する。
【００４１】
次に、情報処理装置１の障害処理用マイクロプロセッサ２１によって実行される利用可能ゲートウェイ記憶テーブル１６の初期設定処理の概略について図９のフローチャートを参照して説明する。
【００４２】
初期設定処理を開始した障害処理用マイクロプロセッサ２１は、まず、演算処理ユニット２ａの配下にあるデータ切り替え制御部８ａに実装された切り替え制御用マイクロプロセッサ２３をポーリングしてデータ切り替え制御部８ａの出力先切り替えスイッチ１４が他のデータ切り替え制御部の出力先切り替えスイッチに接続されているか否かを確認し（ステップａ１）、データ切り替え制御部８ａの出力先切り替えスイッチ１４に接続されているデータ切り替え制御部を有する演算処理ユニットに対しては当該演算処理ユニットの配下のマイクロプロセッサが演算処理ユニット２ａのメモリ４ａ，５ａ，６ａ，７ａのデータ転送を代替することができるものと見做して利用可能ゲートウェイ記憶テーブル１６の〔演算処理ユニット２ａ，接続先の演算処理ユニットのマイクロプロセッサ〕スポットの欄に代替可能を示す値「１」を設定する一方（ステップａ２）、データ切り替え制御部８ａの出力先切り替えスイッチ１４に接続されていないデータ切り替え制御部を有する演算処理ユニットに対しては当該演算処理ユニットの配下のマイクロプロセッサは演算処理ユニット２ａのメモリ４ａ，５ａ，６ａ，７ａのデータ転送を代替することができないものと見做して利用可能ゲートウェイ記憶テーブル１６の〔演算処理ユニット２ａ，接続先されていない演算処理ユニットのマイクロプロセッサ〕スポットの欄に代替不能を示す値「０」を設定する（ステップａ３）。
【００４３】
既に述べた通り、図１に示した例では演算処理ユニット２ａのデータ切り替え制御部８ａと演算処理ユニット２ｂのデータ切り替え制御部８ｂが情報伝達可能に接続されているから、演算処理ユニット２ａのメモリ４ａ，５ａ，６ａ，７ａのデータ転送を代替することが可能なのは演算処理ユニット２ｂのマイクロプロセッサ３ｂのみとなり、利用可能ゲートウェイ記憶テーブル１６の第１行には図６に示されるように０，１，０，０が設定されることになる。
なお、〔１，１〕スポットの〔演算処理ユニット２ａ，演算処理ユニット２ａのマイクロプロセッサ３ａ〕の欄を「１」に設定するのは、マイクロプロセッサ３ａに障害が生じた場合にマイクロプロセッサ３ａの処理をマイクロプロセッサ３ａが代替することができないからである。
【００４４】
以下、障害処理用マイクロプロセッサ２１が、演算処理ユニット２ｂ，２ｃ，２ｄの配下にあるデータ切り替え制御部８ｂ，８ｃ，８ｄの替え制御用マイクロプロセッサ２３を順にポーリングして前記と同様に図９の初期設定処理を繰り返し実行することで、利用可能ゲートウェイ記憶テーブル１６の第２行に１，０，０，０を、利用可能ゲートウェイ記憶テーブル１６の第３行に０，０，０，１を、利用可能ゲートウェイ記憶テーブル１６の第４行に０，０，１，０を設定する（図６参照）。
【００４５】
また、情報処理装置１の運用の開始時点では障害の生じているマイクロプロセッサは存在しないから、利用済みゲートウェイ記憶テーブル１７には、他の演算処理ユニットのメモリのデータ転送を代行しているマイクロプロセッサは存在しないものとして、〔１，１〕スポット〜〔４，４〕スポットの全ての欄に、メモリのデータ転送を代行していないことを示す値「０」が障害処理用マイクロプロセッサ２１により図７のようにして設定され、同様に、各データ切り替え制御部８ａ，８ｂ，８ｃ，８ｄの状態記憶レジスタ９の全てには、これらのデータ切り替え制御部８ａ，８ｂ，８ｃ，８ｄが属する演算処理ユニット２ａ，２ｂ，２ｃ，２ｄのマイクロプロセッサ３ａ，３ｂ，３ｃ，３ｄに障害のないことを示す値「Enable」が、例えば、図８に示されるようにして設定される。
【００４６】
更に、演算処理ユニット２ａ，２ｂ，２ｃ，２ｄ内には何れも４個のメモリが設けられているので、データ切り替え制御部８ａ，８ｂ，８ｃ，８ｄの接続メモリ数記憶レジスタ１３には、例えば、データ切り替え制御部８ａを例にとって図８に示すように、全て「３」が設定されることになる。前述した通り、最大接続数を「３」とするのは最初のメモリに相当する値を０として規定しているからである。
【００４７】
次に、何れかの演算処理ユニットのマイクロプロセッサに障害が生じた場合に運用状況更新設定手段としての障害処理用マイクロプロセッサ２１が実行する状態記憶レジスタ９，転送代替マイクロプロセッサ記憶レジスタ１０，転送代替ドメイン記憶レジスタ１１および利用済みゲートウェイ記憶テーブル１７の設定更新処理について図１０のフローチャートを参照して説明する。
【００４８】
ここでは一例として演算処理ユニット２ａのマイクロプロセッサ３ａに障害が生じた場合について説明するが、他の演算処理ユニット２ｂ，２ｃ，２ｄのマイクロプロセッサ３ｂ，３ｃ，３ｄに障害が生じた場合の処理も此れと同様である。
【００４９】
演算処理ユニット２ａのマイクロプロセッサ３ａからの障害通知信号が検知されると、運用状況更新設定手段として機能する障害処理用マイクロプロセッサ２１は、まず、演算処理ユニット２ａに対応する情報を記憶した利用可能ゲートウェイ記憶テーブル１６の第１行と、同じく演算処理ユニット２ａに対応する情報を記憶した利用済みゲートウェイ記憶テーブル１７の第１行を検索し（ステップｂ１）、障害の生じたマイクロプロセッサ３ａの属する演算処理ユニット２ａに設けられているメモリ４ａ，５ａ，６ａ，７ａのデータ転送を代行することが可能なマイクロプロセッサが存在するか否かを判定し、存在するとした場合には、更に、そのマイクロプロセッサが他のマイクロプロセッサのデータ転送を代替することが可能な状態にあるか否かを判定する（ステップｂ２）。
図６の利用可能ゲートウェイ記憶テーブル１６の例では演算処理ユニット２ｂのマイクロプロセッサ３ｂが演算処理ユニット２ａのマイクロプロセッサ３ａの処理を代替でき（図６の〔１，２〕スポット参照）、かつ、図７の利用済みゲートウェイ記憶テーブル１７に示されるように、演算処理ユニット２ｂのマイクロプロセッサ３ｂは現時点では他の演算処理ユニットのメモリのデータ転送を代行していないから（図７の第２列参照）、新たに障害を生じた演算処理ユニット２ａのマイクロプロセッサ３ａの配下のメモリ４ａ，５ａ，６ａ，７ａのデータ転送を代替するマイクロプロセッサとして、演算処理ユニット２ｂのマイクロプロセッサ３ｂが選択されることになる。
【００５０】
従って、運用状況更新設定手段として機能する障害処理用マイクロプロセッサ２１は、マイクロプロセッサ３ｂを有する演算処理ユニット２ｂを表す値「１」を障害の生じたマイクロプロセッサ３ａを有する演算処理ユニット２ａのデータ切り替え制御部８ａにおける転送代替マイクロプロセッサ記憶レジスタ１０に設定することにより、演算処理ユニット２ａのメモリ４ａ，５ａ，６ａ，７ａのデータ転送を代行させるマイクロプロセッサとしてマイクロプロセッサ３ｂが選択されたことをデータ切り替え制御部８ａに記憶させると共に（ステップｂ３，図１１参照）、マイクロプロセッサ３ｂを有する演算処理ユニット２ｂのデータ切り替え制御部８ｂにおける転送代替ドメイン記憶レジスタ１１には、障害を生じたマイクロプロセッサ３ａを有する演算処理ユニット２ａを表す値「０」を設定することで、演算処理ユニット２ａのメモリ４ａ，５ａ，６ａ，７ａのデータ転送を代行するマイクロプロセッサとして自らのマイクロプロセッサ３ｂが選択されたことをデータ切り替え制御部８ｂに記憶させる（ステップｂ４，図１２参照）。
【００５１】
次いで、運用状況更新設定手段として機能する障害処理用マイクロプロセッサ２１は、障害の生じたマイクロプロセッサ３ａに対応する情報を記憶した利用済みゲートウェイ記憶テーブル１７の第１列のスポットの全てに代替不能を示す値「１」を設定することで、障害の生じたマイクロプロセッサ３ａが他の如何なるマイクロプロセッサのデータ転送も代替できなくなったことを記憶させると共に、障害の生じたマイクロプロセッサ３ａのデータ転送を代替することになったマイクロプロセッサ３ｂに対応する情報を記憶した利用済みゲートウェイ記憶テーブル１７の第２列のスポットの全てに代替不能を示す値「１」を設定することで、マイクロプロセッサ３ａのデータ転送の代替によってマイクロプロセッサ３ｂの負荷が増大するために該マイクロプロセッサ３ｂに更に他のマイクロプロセッサのデータ転送を代替する余力がなくなったことを記憶させる（ステップｂ５，図１３参照）。
ここで、利用済みゲートウェイ記憶テーブル１７の第１列のスポットの全てに代替不能を示す値「１」を設定する処理は、障害の生じたマイクロプロセッサ３ａが他の全ての演算処理ユニット２ｂ，２ｃ，２ｄ内のメモリのデータ転送を代行しているものと見做して利用済みゲートウェイ記憶テーブル１７を設定する場合の処理と実質的に同等である。
【００５２】
なお、この実施形態では１つのマイクロプロセッサが他の１つのマイクロプロセッサのデータ転送のみを代替することを前提としているが、マイクロプロセッサの処理能力や仮想マッピングの設定しだいでは、１つのマイクロプロセッサが他の２つ以上のマイクロプロセッサのデータ転送を代替することも可能であり、そのような場合は、障害の生じたマイクロプロセッサ３ａのデータ転送を代替することになったマイクロプロセッサ３ｂに対応する情報を記憶した利用済みゲートウェイ記憶テーブル１７の第２列のスポットの全てに代替不能を示す値「１」を設定する必要は必ずしもなく、利用済みゲートウェイ記憶テーブル１７の〔１，２〕スポットのみに代替不適を示す値「１」を設定し、このマイクロプロセッサ３ｂによって更に他のマイクロプロセッサのデータ転送を代替させる余地を残すようにしてもよい。
【００５３】
次いで、運用状況更新設定手段として機能する障害処理用マイクロプロセッサ２１は、障害の生じたマイクロプロセッサ３ａを有する演算処理ユニット２ａのデータ切り替え制御部８ａにおける状態記憶レジスタ９に障害の発生を示す値「Disable」を設定し、このデータ切り替え制御部８ａの属する演算処理ユニット２ａのマイクロプロセッサ３ａに障害が生じたことをデータ切り替え制御部８ａに記憶させて（ステップｂ６，図１４参照）、状態記憶レジスタ９，転送代替マイクロプロセッサ記憶レジスタ１０，転送代替ドメイン記憶レジスタ１１および利用済みゲートウェイ記憶テーブル１７の設定更新処理を終える。
【００５４】
次に、何れかの演算処理ユニットのマイクロプロセッサに障害が生じた状況下でデータ切り替え制御部８ａ，８ｂ，８ｃ，８ｄが実行する処理、特に、各データ切り替え制御部８ａ，８ｂ，８ｃ，８ｄにおいてデータ変換部１５として機能する切り替え制御用マイクロプロセッサ２３の処理動作について図１５のフローチャートを参照して説明する。
【００５５】
ここでは一例として、演算処理ユニット２ａのマイクロプロセッサ３ａに障害が生じ、マイクロプロセッサ３ａに代わって演算処理ユニット２ｂのマイクロプロセッサ３ｂが演算処理ユニット２ａのメモリ４ａ，５ａ，６ａ，７ａのデータ転送を代替する場合について説明するが、他の演算処理ユニット２ｂ，２ｃ，２ｄのマイクロプロセッサ３ｂ，３ｃ，３ｄに障害が生じた場合の処理も此れと同様である。
【００５６】
データ変換部１５として機能する切り替え制御用マイクロプロセッサ２３は、該切り替え制御用マイクロプロセッサ２３の設置されたデータ切り替え制御部への転送データの入力を定常的に見張っており、転送データの入力が確認される度に、当該転送データの入力元を判定する（ステップｃ１）。
【００５７】
ここで、データ切り替え制御部への転送データの入力元がメモリであった場合には、データ切り替え制御部が各演算処理ユニットのマイクロプロセッサとメモリとの間に設けられていることから、このデータ切り替え制御部と直接的に接続された同一演算処理ユニット内のメモリからのデータ転送であることが明らかである。
【００５８】
従って、データ変換部１５として機能する切り替え制御用マイクロプロセッサ２３は、更に、このデータ切り替え制御部の状態記憶レジスタ９の設定状態が「Enable」となっているのか「Disable」となっているのかを判定する（ステップｃ６）。
【００５９】
状態記憶レジスタ９の設定状態が「Enable」となっている場合には当該データ切り替え制御部を有する演算処理ユニットのマイクロプロセッサに障害が生じていないことを意味するので、データ変換部１５として機能する切り替え制御用マイクロプロセッサ２３は、出力先切り替えスイッチ１４を制御して当該演算処理ユニット内のメモリと当該演算処理ユニット内のマイクロプロセッサを接続し、メモリからの転送データを其のまま当該演算処理ユニット内のマイクロプロセッサに引き渡す（ステップｃ７）。
例えば、演算処理ユニット２ｂ内のメモリ４ｂ，５ｂ，６ｂ，７ｂからの転送データが演算処理ユニット２ｂ内のデータ切り替え制御部８ｂに入力された場合では、図１２に示されるように、データ切り替え制御部８ｂの状態記憶レジスタ９の設定状態が「Enable」となっているから、メモリ４ｂ，５ｂ，６ｂ，７ｂからの転送データがデータ切り替え制御部８ｂを介して其のまま当該演算処理ユニット２ｂ内のマイクロプロセッサ３ｂに引き渡されることになる（図１６のＸ１を参照）。
【００６０】
一方、ステップｃ６の判定結果が偽となった場合、つまり、状態記憶レジスタ９の設定状態が「Disable」となっている場合には、当該データ切り替え制御部を有する演算処理ユニットのマイクロプロセッサに障害が生じていることを意味するので、当該演算処理ユニットのマイクロプロセッサに配下のメモリからデータを転送することはできない。従って、この場合、データ変換部１５として機能する切り替え制御用マイクロプロセッサ２３は、転送先の演算処理ユニットや転送先のタイプを指定するヘッダを当該転送データに添付した上で（ステップｃ８）、出力先切り替えスイッチ１４を制御して当該データ切り替え制御部と接続関係にある他のデータ切り替え制御部に当該演算処理ユニット内のメモリを接続し、転送先に最も近いデータ切り替え制御部に当該メモリからの転送データを送出する（ステップｃ９）。
例えば、演算処理ユニット２ａ内のメモリ４ａ，５ａ，６ａ，７ａからの転送データが演算処理ユニット２ａ内のデータ切り替え制御部８ａに入力された場合では、図１４に示されるように、状態記憶レジスタ９の設定状態が「Disable」となっているから、データ切り替え制御部８ａの切り替え制御用マイクロプロセッサ２３は、図１４に示されるようなデータ切り替え制御部８ａの転送代替マイクロプロセッサ記憶レジスタ１０を参照して、転送先となる演算処理ユニット２ｂのマイクロプロセッサ３ｂを表す値「１」をドメイン指定部１９に設定し且つ転送先のタイプであるマイクロプロセッサをタイプ指定部２０に設定したヘッダを転送データに添付した上で、出力先切り替えスイッチ１４を当該データ切り替え制御部８ａと接続関係にあるデータ切り替え制御部８ｂに接続して、該演算処理ユニット２ａ内のメモリ４ａ，５ａ，６ａ，７ａからの転送データをデータ切り替え制御部８ｂに送出することになる（図１６のＸ３を参照）。
【００６１】
また、ステップｃ１の判定処理においてデータ切り替え制御部への転送データの入力元がマイクロプロセッサであった場合には、データ切り替え制御部が各演算処理ユニットのマイクロプロセッサとメモリとの間に設けられていることから、このデータ切り替え制御部と直接的に接続された同一演算処理ユニット内のマイクロプロセッサからのデータ転送であることが明らかである。
【００６２】
従って、データ変換部１５として機能する切り替え制御用マイクロプロセッサ２３は、更に、転送データの転送先のメモリのアドレス指定が当該演算処理ユニットにおけるメモリの正規の物理アドレスを超えているか否か、即ち、アドレス指定が最大接続数「３」の範囲内にあるのか、或いは、最大接続数「３」を超えた仮想マッピングの範囲（この実施形態では１つのマイクロプロセッサが他の１つのマイクロプロセッサのデータ転送のみを代替することを前提としているので仮想マッピングの際のアドレス指定の値は４〜７となる）にあるのかを判定する（ステップｃ２）。
【００６３】
アドレス指定が最大接続数「３」の範囲内にあってステップｃ２の判定結果が真となった場合には、当該演算処理ユニット内のメモリを宛先とした転送データであることを意味するので、データ変換部１５として機能する切り替え制御用マイクロプロセッサ２３は、出力先切り替えスイッチ１４を制御して当該演算処理ユニット内のメモリと当該演算処理ユニット内のマイクロプロセッサを接続し、マイクロプロセッサからの転送データを其のまま当該演算処理ユニット内のメモリに引き渡す（ステップｃ３）。
例えば、演算処理ユニット２ｂのマイクロプロセッサ３ｂから演算処理ユニット２ｂのメモリ４ｂ，５ｂ，６ｂ，７ｂにデータが転送される場合では、アドレス指定が最大接続数「３」の範囲内となるので、マイクロプロセッサ３ｂからの転送データがデータ切り替え制御部８ｂを介して其のまま当該演算処理ユニット２ｂ内のメモリ４ｂ，５ｂ，６ｂ，７ｂに引き渡されることになる（図１６のＸ１を参照）。
【００６４】
これに対し、ステップｃ２の判定結果が偽となった場合、つまり、アドレス指定が最大接続数「３」の範囲を超えていた場合には、この転送データは本来は当該演算処理ユニットのマイクロプロセッサを経由して転送されるべきものではないが、当該演算処理ユニットのマイクロプロセッサが他の演算処理ユニットのマイクロプロセッサのデータ転送を代替しているために転送の必要が生じたデータであるということを意味するから、データ変換部１５として機能する切り替え制御用マイクロプロセッサ２３は、転送先の演算処理ユニットや転送先のタイプを指定するヘッダを当該転送データに添付した上で（ステップｃ４）、出力先切り替えスイッチ１４を制御して当該データ切り替え制御部と接続関係にある他のデータ切り替え制御部に当該演算処理ユニット内のマイクロプロセッサを接続し、転送先に最も近いデータ切り替え制御部に当該演算処理ユニット内のマイクロプロセッサからの転送データを送出する（ステップｃ５）。
例えば、演算処理ユニット２ｂのマイクロプロセッサ３ｂからの転送データが演算処理ユニット２ｂ内のデータ切り替え制御部８ｂに入力され、その際にアドレス指定が最大接続数「３」の範囲を超えていたとすれば、この転送データは本来は演算処理ユニット２ｂのマイクロプロセッサ３ｂが転送すべきものではないが、マイクロプロセッサ３ａに障害が生じているために演算処理ユニット２ｂのマイクロプロセッサ３ｂが仮想マッピングのアドレスを利用して当該データ切り替え制御部８ｂに引き渡したものであると解されるので、データ切り替え制御部８ｂの切り替え制御用マイクロプロセッサ２３は、図１２に示されるようなデータ切り替え制御部８ｂの転送代替ドメイン記憶レジスタ１１を参照して、転送先となる演算処理ユニット２ａを表す値「０」をドメイン指定部１９に設定し且つ転送先のタイプであるメモリをタイプ指定部２０に設定したヘッダを転送データに添付した上で、出力先切り替えスイッチ１４を当該データ切り替え制御部８ｂと接続関係にあるデータ切り替え制御部８ａに接続して、該演算処理ユニット２ｂ内のマイクロプロセッサ３ｂからの転送データをデータ切り替え制御部８ａに送出することになる（図１６のＸ２を参照）。
【００６５】
また、ステップｃ１の判定処理においてデータ切り替え制御部への転送データの入力元が他のデータ切り替え制御部であった場合には、別の演算処理ユニット内のマイクロプロセッサもしくはメモリからのデータ転送であることが明らかである。
【００６６】
従って、データ変換部１５として機能する切り替え制御用マイクロプロセッサ２３は、更に、転送データのヘッダで指定されている転送先の演算処理ユニットが当該データ変換部１５のある演算処理ユニットと一致しているか否かを判定する（ステップｃ１０）。
【００６７】
転送データのヘッダで指定されている転送先の演算処理ユニットが当該データ変換部１５のある演算処理ユニットと一致している場合には、データ変換部１５として機能する切り替え制御用マイクロプロセッサ２３は、更に、転送データのヘッダで指定されているタイプがマイクロプロセッサであるのかメモリであるのかを判定し（ステップｃ１１）、メモリである場合には、転送先やタイプを指定するヘッダを当該転送データから削除し、従来と同様に転送データのパケット変換を行い（ステップｃ１２）、出力先切り替えスイッチ１４を制御して当該演算処理ユニット内のメモリと入力元のデータ切り替え制御部を接続し、入力元のデータ切り替え制御部からの転送データを当該演算処理ユニット内のメモリに引き渡す（ステップｃ１３）。
例えば、前述のステップｃ４，ｃ５の処理で演算処理ユニット２ｂのマイクロプロセッサ３ｂが仮想マッピングのアドレスを利用して演算処理ユニット２ｂのデータ切り替え制御部８ｂから送出した転送データが演算処理ユニット２ａのデータ切り替え制御部８ａに入力された場合では、転送先となる演算処理ユニット２ａを表す値「０」がドメイン指定部１９に設定され且つ転送先のタイプであるメモリがタイプ指定部２０に設定されたヘッダを有する転送データが演算処理ユニット２ｂのデータ切り替え制御部８ｂから演算処理ユニット２ａのデータ切り替え制御部８ａに入力されることになるので、転送データのヘッダで指定されている転送先の演算処理ユニットを表す値「０」と図１４に示すようなデータ切り替え制御部８ａの自己ドメイン記憶レジスタ１２の値「０」とが一致し、また、転送データのヘッダで指定されているタイプがメモリであるので、データ切り替え制御部８ａのデータ変換部１５として機能する切り替え制御用マイクロプロセッサ２３は、当該転送データから転送先となる演算処理ユニット２ａを表す値「０」（ドメイン指定部１９）とメモリを示すタイプ指定（タイプ指定部２０）とからなるヘッダを削除した上で、従来と同様に転送データのパケット変換を行い、出力先切り替えスイッチ１４を制御して当該演算処理ユニット２ａ内のメモリ４ａ，５ａ，６ａ，７ａと入力元のデータ切り替え制御部８ｂを接続し、入力元のデータ切り替え制御部８ｂからの転送データを当該演算処理ユニット２ａ内のメモリ４ａ，５ａ，６ａ，７ａに引き渡すことになる（図１６のＸ２を参照）。
なお、ここでいうパケット変換は、仮想マッピングによるアドレス指定を演算処理ユニット内で利用される本来のアドレス指定に戻すための操作であり、１つのマイクロプロセッサが他の１つのマイクロプロセッサのデータ転送のみを代替することを前提とし、メモリの最大接続数を「３」とした本実施形態においては、仮想マッピングによるアドレス指定から値「４」を減算することで演算処理ユニット内で利用される本来のアドレス指定に戻される。例えば、仮想マッピングによるアドレス指定が「７」〔演算処理ユニット２ｂ上で仮想された７番目（最初のメモリに相当する値を０として規定しているので実際には８番目）のメモリ〕であれば、「３」〔演算処理ユニット２ａ上で実質的に３番目（最初のメモリに相当する値を０として規定しているので実際には４番目）のメモリ〕に宛て先が変換される。
【００６８】
一方、ステップｃ１１の判定結果が偽となった場合、つまり、転送データのヘッダで指定されているタイプがマイクロプロセッサである場合には、データ変換部１５として機能する切り替え制御用マイクロプロセッサ２３は、転送先やタイプを指定するヘッダを当該転送データから削除し、従来と同様に転送データのパケット変換を行い（ステップｃ１４）、出力先切り替えスイッチ１４を制御して当該演算処理ユニット内のマイクロプロセッサと入力元のデータ切り替え制御部を接続し、入力元のデータ切り替え制御部からの転送データを当該演算処理ユニット内のマイクロプロセッサに引き渡す（ステップｃ１５）。
例えば、前述のステップｃ８，ｃ９の処理で演算処理ユニット２ａ内のメモリ４ａ，５ａ，６ａ，７ａの転送データが演算処理ユニット２ａ内のデータ切り替え制御部８ａから送出されて演算処理ユニット２ｂのデータ切り替え制御部８ｂに入力された場合においては、転送先となる演算処理ユニット２ｂを表す値「１」がドメイン指定部１９に設定され且つ転送先のタイプであるマイクロプロセッサがタイプ指定部２０に設定されたヘッダを有する転送データが演算処理ユニット２ａのデータ切り替え制御部８ａから演算処理ユニット２ｂのデータ切り替え制御部８ｂに入力されることになるので、転送データのヘッダで指定されている転送先の演算処理ユニットを表す値「１」と図１２に示すようなデータ切り替え制御部８ｂの自己ドメイン記憶レジスタ１２の値「１」とが一致し、また、転送データのヘッダで指定されているタイプがマイクロプロセッサであるので、データ切り替え制御部８ｂのデータ変換部１５として機能する切り替え制御用マイクロプロセッサ２３は、当該転送データから転送先となる演算処理ユニット２ｂを表す値「１」（ドメイン指定部１９）とマイクロプロセッサを示すタイプ指定（タイプ指定部２０）とからなるヘッダを削除した上で、従来と同様に転送データのパケット変換を行い、出力先切り替えスイッチ１４を制御して当該演算処理ユニット２ｂ内のマイクロプロセッサ３ｂと入力元のデータ切り替え制御部８ａを接続し、入力元のデータ切り替え制御部８ａからの転送データを当該演算処理ユニット２ｂ内のマイクロプロセッサ３ｂに引き渡すことになる（図１６のＸ３を参照）。
なお、ここでいうパケット変換は、演算処理ユニット内で利用されるアドレス指定を仮想マッピングによるアドレス指定に改めるための操作であり、１つのマイクロプロセッサが他の１つのマイクロプロセッサのデータ転送のみを代替することを前提とし、メモリの最大接続数を「３」とした本実施形態においては、演算処理ユニット内で利用されるアドレス指定に値「４」を加算することで仮想マッピング用のアドレスが生成される。例えば、演算処理ユニット内で利用されるアドレス指定が「３」〔演算処理ユニット２ａ上で実質的に３番目（最初のメモリに相当する値を０として規定しているので実際には４番目）のメモリ〕であれば、「７」〔演算処理ユニット２ｂ上で仮想される７番目（最初のメモリに相当する値を０として規定しているので実際には８番目）のメモリ〕に宛て先が変換される。
【００６９】
また、ステップｃ１０の判定結果が偽となった場合、つまり、転送データのヘッダで指定されている転送先の演算処理ユニットが当該データ変換部１５のある演算処理ユニットと一致していないと判定された場合においては、当該データ切り替え制御部が中継地点に過ぎず、該データ切り替え制御部を介して更に別のデータ切り替え制御部に当該データを転送する必要があることを意味するので、データ変換部１５として機能する切り替え制御用マイクロプロセッサ２３は、転送データからヘッダを削除する処理は行なわず、当該データ切り替え制御部に接続した他の演算処理ユニットのデータ切り替え制御部に当該転送データを其のまま転送することになる（ステップｃ１６）。
【００７０】
以上に述べた通り、この実施形態では、各演算処理ユニット２ａ，２ｂ，２ｃ，２ｄのマイクロプロセッサ３a，３ｂ，３ｃ，３ｄの何れかに障害が生じた場合、障害の生じたマイクロプロセッサの配下のメモリへのデータの書き込みや同メモリからのデータの読み出しを、障害の生じたマイクロプロセッサを有する演算処理ユニットのデータ切り替え制御部と当該データ切り替え制御部と接続した他の演算処理ユニットのデータ切り替え制御部とを介して行うようにしており、その際、各データ切り替え制御部の間での転送データの受け渡しに際してのみ転送先の演算処理ユニットや転送先のタイプを指定するためのヘッダを利用するようにしているので、マイクロプロセッサとメモリとの間のデータ転送に用いられるプロトコルそれ自体は全く変更することなく、障害の生じているマイクロプロセッサの配下のメモリのデータ転送に対処することができる。
【００７１】
しかも、複数ある演算処理ユニット２ａ，２ｂ，２ｃ，２ｄの各々に設けられたマイクロプロセッサ３a，３ｂ，３ｃ，３ｄのうち、障害の生じていないマイクロプロセッサが障害の生じたマイクロプロセッサの配下のメモリのデータ転送を代行する構成であるから、格別な予備プロセッサカードや予備の演算処理ユニットを冗長的に配備しなくても、障害の生じたマイクロプロセッサの配下のメモリのデータ転送を実現することができる。
【００７２】
ここでは障害の生じたマイクロプロセッサの配下の全てのメモリ、たとえば、マイクロプロセッサ３ａの配下のメモリ４ａ，４ｂ，４ｃ，４ｄを一纏めにしてデータ転送を他の１つのマイクロプロセッサ例えばマイクロプロセッサ３ｂで代替する例について述べたが、各メモリ毎、例えば、メモリ４ａ，４ｂ，４ｃ，４ｄ毎に異なるマイクロプロセッサをデータ転送代替用のマイクロプロセッサとして割り付けるといったことも技術的には可能である。
【００７３】
この実施形態では１つのマイクロプロセッサが他の１つのマイクロプロセッサのデータ転送のみを代替することを前提として説明したが、マイクロプロセッサの処理能力や仮想マッピングの設定しだいでは、１つのマイクロプロセッサが他の２つ以上のマイクロプロセッサのデータ転送を代替することも可能であり、また、障害の生じていない２以上のマイクロプロセッサを選択して障害の生じている他のマイクロプロセッサの配下のメモリのデータ転送を代行させること、例えば、マイクロプロセッサ３ａとマイクロプロセッサ３ｃに同時に障害が生じた場合にマイクロプロセッサ３ｂとマイクロプロセッサ３ｄにマイクロプロセッサ３aとマイクロプロセッサ３ｃのデータ転送の処理を代替させることもできるので、２以上のマイクロプロセッサに障害が生じた場合でも、障害の生じている各マイクロプロセッサの配下のメモリのデータ転送を容易に実現することが可能である。
【００７４】
運用状況更新設定手段としては、障害処理用マイクロプロセッサ２１のほか、情報処理装置１が他の装置の下位装置として機能するような場合においては上位装置側の制御プログラムを利用することができ、また、情報処理装置１に組み込まれたファームウェアによって実質的な運用状況更新設定手段を構成させることもできる。
【図面の簡単な説明】
【００７５】
【図１】本発明の障害処理方法を適用した一実施形態の情報処理装置の構成の概略について示したブロック図である。
【図２】同実施形態の情報処理装置のデータ切り替え制御部の構成について示した機能ブロック図である。
【図３】転送データに添付されるヘッダの構成の概略を示した概念図である。
【図４】同実施形態の情報処理装置における利用可能ゲートウェイ記憶テーブルの論理構成を示した概念図である。
【図５】同実施形態の情報処理装置における利用済みゲートウェイ記憶テーブルの論理構成を示した概念図である。
【図６】同実施形態の情報処理装置における利用可能ゲートウェイ記憶テーブルが初期設定された状態を示した概念図である。
【図７】同実施形態の情報処理装置における利用済みゲートウェイ記憶テーブルが初期設定された状態を示した概念図である。
【図８】同実施形態の情報処理装置におけるデータ切り替え制御部の各種レジスタの初期設定状態の一例を示した概念図である。
【図９】同実施形態の情報処理装置における各演算処理ユニットのデータ切り替え制御部によって実行される利用可能ゲートウェイ記憶テーブルの初期化処理の概略について示したフローチャートである。
【図１０】同実施形態の情報処理装置における何れかの演算処理ユニットのマイクロプロセッサに障害が生じた場合に運用状況更新設定手段としての障害処理用マイクロプロセッサが実行する状態記憶レジスタ，転送代替マイクロプロセッサ記憶レジスタ，転送代替ドメイン記憶レジスタおよび利用済みゲートウェイ記憶テーブルの設定更新処理の概略について示したフローチャートである。
【図１１】同実施形態の情報処理装置におけるデータ切り替え制御部の転送代替マイクロプロセッサ記憶レジスタの更新設定の一例を示した概念図である。
【図１２】同実施形態の情報処理装置におけるデータ切り替え制御部の転送代替ドメイン記憶レジスタの更新設定の一例を示した概念図である。
【図１３】同実施形態の情報処理装置における利用済みゲートウェイ記憶テーブルの更新設定の一例を示した概念図である。
【図１４】同実施形態の情報処理装置におけるデータ切り替え制御部の状態記憶レジスタの更新設定の一例を示した概念図である。
【図１５】同実施形態の情報処理装置におけるデータ切り替え制御部が実行する処理、特に、各データ切り替え制御部においてデータ変換部として機能する切り替え制御用マイクロプロセッサの処理動作について示したフローチャートである。
【図１６】同実施形態の情報処理装置における演算処理ユニットの１つに障害が生じた場合のデータ転送の流れの一例について示した概念図である。
【符号の説明】
【００７６】
１  情報処理装置
２a，２ｂ，２ｃ，２ｄ  演算処理ユニット
３a，３ｂ，３ｃ，３ｄ  マイクロプロセッサ
４ａ，４ｂ，４ｃ，４ｄ  メモリ（Dual Inline Memory Module）
５ａ，５ｂ，５ｃ，５ｄ  メモリ（Dual Inline Memory Module）
６ａ，６ｂ，６ｃ，６ｄ  メモリ（Dual Inline Memory Module）
７ａ，７ｂ，７ｃ，７ｄ  メモリ（Dual Inline Memory Module）
８ａ，８ｂ，８ｃ，８ｄ  データ切り替え制御部
９  状態記憶レジスタ
１０  転送代替マイクロプロセッサ記憶レジスタ    
１１  転送代替ドメイン記憶レジスタ
１２  自己ドメイン記憶レジスタ
１３  接続メモリ数記憶レジスタ
１４  出力先切り替えスイッチ
１５  データ変換部
１６  利用可能ゲートウェイ記憶テーブル
１７  利用済みゲートウェイ記憶テーブル
１８  テーブル格納メモリ
１９  ドメイン指定部
２０  タイプ指定部
２１  障害処理用マイクロプロセッサ（運用状況更新設定手段）
２２  ルーティングテーブル
２３  切り替え制御用マイクロプロセッサ
【図１】
2008250785.tif 000003
【図２】
2008250785.tif 000004
【図３】
2008250785.tif 000005
【図４】
2008250785.tif 000006
【図５】
2008250785.tif 000007
【図６】
2008250785.tif 000008
【図７】
2008250785.tif 000009
【図８】
2008250785.tif 000010
【図９】
2008250785.tif 000011
【図１０】
2008250785.tif 000012
【図１１】
2008250785.tif 000013
【図１２】
2008250785.tif 000014
【図１３】
2008250785.tif 000015
【図１４】
2008250785.tif 000016
【図１５】
2008250785.tif 000017
【図１６】
2008250785.tif 000018