(57)【要約】【課題】  半導体素子のメタル配線において、メタル配線に直接ＨＤＰ−ＣＶＤ酸化膜を形成した場合にはメタル配線が酸化されるという問題がある。またメタル配線をＳｉ３Ｎ４膜で酸化防止すると配線抵抗が高くなるという問題がある。【解決手段】  ＨＤＰ-ＣＶＤ酸化膜の成膜シーケンスにおいて、Ａｒガスを反応室内に導入した後Ｓｏｕｒｃｅ  Ｐｏｗｅｒ（ＲＦ  Ｐｏｗｅｒ）印加によりプラズマを励起させる。その後、キャリアガス（Ｈｅ）を反応室内に導入する。Ａｒ，Ｈｅガスのプラズマで基板を加熱した後、Ａｒガスの導入を止め、ＳｉＨ４ガスとＯ2ガスを同時に反応室内に導入と共に、Ｂｉｓａ  Ｐｏｗｅｒをランピングしながら印加する。このように、酸素雰囲気ガスを、成膜開始前に反応室内に導入しない事により、Ｗ配線の酸化を抑制する事が可能となる。【選択図】    図３
2008034673.tif 000002
【特許請求の範囲】
【請求項１】
プラズマＣＶＤ法による絶縁膜の形成方法において、半導体素子のメタル配線に酸素を含む絶縁膜を成膜する場合、成膜前に酸素を含むガスを流さない事を特徴とする絶縁膜の形成方法。
【請求項２】
前記酸素を含む絶縁膜は、成膜前にキャリアガスを導入し、ソースパワーにより半導体基板をプラズマ加熱した後に、シラン、酸素を原料ガスとしてバイアスパワーにより成膜することを特徴とする請求項１に記載の絶縁膜の形成方法。
【請求項３】
前記酸素を含む絶縁膜は、前記シランと酸素を同時に反応室に導入した後、バイアスパワーを印加して成膜させることを特徴とする請求項２に記載の絶縁膜の形成方法。
【請求項４】
前記シランと酸素を同時に反応室に導入する場合には、反応室内の急激な圧力変動を抑えるためランピングしながら徐々に反応室内に導入することを特徴とする請求項２に記載の絶縁膜の形成方法。
【請求項５】
前記バイアスパワーは、ランピングしながら印加することを特徴とする請求項２に記載の絶縁膜の形成方法。
【請求項６】
前記バイアスパワーは、１秒から１０秒間ランピングしながら印加することを特徴とする請求項５に記載の絶縁膜の形成方法。
【請求項７】
前記メタル配線は高融点金属を含むことを特徴とする請求項１に記載の絶縁膜の形成方法。
【請求項８】
前記メタル配線はタングステン（Ｗ）を含むことを特徴とする請求項７に記載の絶縁膜の形成方法。
【請求項９】
前記メタル配線はタングステン（Ｗ）と窒化タングステン（ＷＮ）を含むことを特徴とする請求項７に記載の絶縁膜の形成方法。
【請求項１０】
前記メタル配線はタングステン（Ｗ）と窒化チタン（ＴｉＮ）を含むことを特徴とする請求項７に記載の絶縁膜の形成方法。
【請求項１１】
請求項１乃至１０のいずれかに記載の絶縁膜の形成方法により形成された絶縁膜を備えたことを特徴とする半導体素子。
【請求項１２】
前記絶縁膜は、メタル配線に直接接触するように形成されたことを特徴とする請求項１１に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁膜の製造方法に関し、特にプラズマＣＶＤ法により酸素を含む絶縁膜を成膜する絶縁膜の形成方法に関するものである。
【背景技術】
【０００２】
最近の半導体素子は大規模集積化され、そのチップサイズは大きくなっている。チップサイズが大きくなると、半導体素子の内部を接続する配線長が長くなり、その結果配線抵抗が大きくなる。配線抵抗が大きくなり、配線遅延時間が大きくなることから、半導体素子は高速動作が出来なくなる。そのため大規模な半導体素子においては、低抵抗配線が必須になる。半導体素子においては複数の配線層が使用され、これらの低抵抗配線として、さまざまなメタル配線が使用されている。
【０００３】
これらのメタル配線は形成後に高温の熱処理される場合には、このメタル配線の材料として高融点金属や、高融点金属シリサイドあるいはポリサイド等が使用される。高温熱処理が無い場合には、アルミニウムや銅、あるいはこれらの合金が使用される。これらのメタル配線は形成後には層間絶縁膜を成膜することで絶縁される。この絶縁膜は一般的にはプラズマＣＶＤ法により成膜される。特にプラズマＣＶＤ法のなかでも、厚く成膜可能で、被覆性のよいことからＨＤＰ−ＣＶＤ（High Density Plasma Chemical Vapor Deposition）法が使用されている。
【０００４】
例えば大規模メモリにおいて、ゲート配線やビット配線は配線形成後に高温熱処理されることから高融点金属であるＷ（タングステン）が使用されている。しかしＷは酸素雰囲気で酸化されやすいという特性がある。Ｗ配線が酸化されると、配線抵抗が高くなる、あるいは密着性が悪化し、剥がれが生じるといった問題を引き起こす。このＷ配線の酸化防止として、Ｓｉ３Ｎ４（シリコン窒化）膜が使用される。しかしＳｉ３Ｎ４膜を使用した場合、Ｓｉ３Ｎ４膜無しに比べ配線抵抗が３０％程度アップするといった問題が発生する。そのため、Ｗ配線の厚膜化が必要となり、微細化ができないといった問題がある。
【０００５】
これらの問題点を図４〜８を参照して説明する。図４には酸化防止膜（Ｓｉ３Ｎ４膜）の有無による配線抵抗値を示す。図５に酸化されたＷ配線のＴＥＭ（Transmission Electron Microscope）画像の模式図、図６には酸化防止膜（Ｓｉ３Ｎ４膜）で覆ったＷ配線のＴＥＭ画像の模式図を示す。図７に従来の半導体素子のビット配線製造工程における断面図、図８には従来例のＨＤＰ−ＣＶＤ法の成膜シーケンス図を示す。
【０００６】
図７には、従来例としてＷを配線材料として使用したビット配線製造工程における断面図を示す。図７（Ａ）で、成膜したＷＮ（窒化タングステン）膜１、Ｗ（タングステン）膜２をエッチングし、所望のＷ配線３を形成する。本発明においてはＷＮ膜１及びＷ膜２で形成された配線を、総称してＷ配線３と呼称する。このときＷ配線３の上部にはＷエッチングの加工に使用したハードマスクとして、たとえばマスクＳｉ３Ｎ４膜４が残存している。ここでＷ配線３に直接ＨＤＰ−ＣＶＤ法により酸化膜を成膜した場合には、Ｗ配線が酸化される。Ｗ配線側面が酸化されることで、配線抵抗不良や剥がれが生ずるといった問題が発生する。
【０００７】
そこで、図７（Ｂ）に示すとおり、Ｗ配線３側面の酸化防止のためにＷ配線３形成後の半導体基板全体に、例えば３〜１０ｎｍ程度の膜厚の酸化防止Ｓｉ３Ｎ４膜５を成膜する。またここで半導体基板全面に成膜した酸化防止Ｓｉ３Ｎ４膜５をエッチバックし、半導体基板上面のＳｉ３Ｎ４膜を除去してもよい。酸化防止Ｓｉ３Ｎ４膜５をエッチバックした場合には、Ｗ配線の上面はマスクＳｉ３Ｎ４膜４、側面は酸化防止のＳｉ３Ｎ４膜５で覆われることになる。
【０００８】
その後、図７（Ｃ）に示すとおりＨＤＰ−ＣＶＤ酸化膜６を成膜する。酸化膜６はＨＤＰ−ＣＶＤ法で成膜され、その成膜シーケンスを図８に示す。一般的に反応ガスとしてＳｉＨ４（シラン）、Ｏ２（酸素）、キャリアガスとしてＨｅ（ヘリウム）、Ａｒ（アルゴン）等が使用される。ＨＤＰ−ＣＶＤ法の成膜シーケンスとしては、まずＡｒガスを反応室内に導入した後、Ｓｏｕｒｃｅ  ＰｏｗｅｒとしてのＲＦ  Ｐｏｗｅｒ印加によりプラズマを励起させる。その後、Ｏ２、キャリアガス（Ｈｅ）を反応室内に導入する。Ａｒ、Ｏ２、Ｈｅでのプラズマで基板を加熱した後、Ａｒガスの導入を止め、ＳｉＨ４ガスを反応室内に導入と共に、Ｂｉｓａ  Ｐｏｗｅｒをランピングしながら印加し、酸化膜を成膜する。
【０００９】
しかし、Ｗ配線３の酸化防止としてＳｉ３Ｎ４膜を使用した場合、図４に示すとおり、Ｓｉ３Ｎ４膜無しに比べ配線抵抗が３０％程度アップするといった問題がある。抵抗を低くするためにはＷ配線の厚膜化が必要となり、微細化ができないといった問題がある。この酸化防止膜（Ｓｉ３Ｎ４膜）で覆ったＷ配線のＴＥＭ画像の模式図を図６に示す。Ｗ配線３はＷＮ膜１とＷ膜２から構成され、その上面にはマスクＳｉ３Ｎ４膜４を備えている。半導体基板全面に酸化防止Ｓｉ３Ｎ４膜５が成膜された後に、ＨＤＰ−ＣＶＤ酸化膜６が成膜される。Ｗ配線３は酸化防止Ｓｉ３Ｎ４膜５により覆われることから、ＨＤＰ−ＣＶＤ酸化膜６の成膜時の酸化が防止される。
【００１０】
一方、パターニングされたＷ配線３に直接ＨＤＰ−ＣＶＤ酸化膜６を成膜した場合には、Ｗ配線が酸化される。この酸化されたＷ配線３のＴＥＭ画像の模式図を図５に示す。Ｗ配線３はＷＮ膜１とＷ膜２から構成され、その上面にはマスクＳｉ３Ｎ４膜４を備えている。この状態でＷ配線３に、直接ＨＤＰ−ＣＶＤ酸化膜６を成膜する。パターニングされたＷ配線３に直接ＨＤＰ−ＣＶＤ酸化膜６を成膜した場合には、ＨＤＰ−ＣＶＤ酸化膜６の成膜時にＷ配線３の側面が酸化され、Ｗ酸化物７となる。ここでは、ＷＮ膜１とＷ膜２はともに酸化されることから、ＷＮ膜１とＷ膜２の酸化物は区別することなくＷ酸化物７として示している。
【００１１】
このようにＷ配線３に直接ＨＤＰ−ＣＶＤ酸化膜６を成膜した場合には、Ｗ配線３が酸化され、Ｗ配線の幅は約２倍程度に大きくなる。このようにＷ配線３の幅が大幅の増大することで、Ｗ配線３間隔が狭くなる。そのためＷ配線３間にビアが形成できなくなる。またＷ配線が酸化されることで更なる配線抵抗の上昇や密着性悪化による剥がれを引き起こすことになる。
【００１２】
これらのプラズマＣＶＤに関する先行文献としては下記特許文献がある。特許文献１（特開２００２−３０５２３６）には、半導体基板をプラズマで加熱した後に、成膜用のサセプタに移動させ処理するプラズマ装置が開示されている。特許文献２（特開平６−８４８８８）には、絶縁膜の膜質を良くするために、チャンバー内に酸化性ガスを導入しプラズマ放電させた状態で、有機シランガスを導入し成膜する絶縁膜形成方法が開示されている。これらの先行文献においては、本願の課題に対する問題意識はなく、本願の成膜シーケンスとは異なるものである。
【００１３】
【特許文献１】特開２００２−３０５２３６号公報
【特許文献２】特開平６−８４８８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上記したように半導体素子には、さまざまなメタル配線が使用され、高温熱処理されるメタル配線の材料としてはＷ等の高融点金属配線が使用されている。しかし、Ｗ配線においては、Ｗ配線上に直接酸化膜を形成した場合にはＷ配線が酸化されるという問題がある。またＷ配線をＳｉ３Ｎ４膜で酸化防止すると配線抵抗が高くなるという問題がある。
【００１５】
本発明の目的は、これらの問題に鑑み、Ｗ配線において、酸化防止膜を成膜しなくてもＷ配線を酸化させることなく、酸素を含む絶縁膜を成膜することが可能な絶縁膜の形成方法を提供する事にある。
【課題を解決するための手段】
【００１６】
本願は上記した課題を解決するために、基本的には下記に記載される技術を採用するものである。またその技術要旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
【００１７】
本発明の絶縁膜の形成方法は、プラズマＣＶＤ法により半導体素子のメタル配線に酸素を含む絶縁膜を成膜する場合、成膜前に酸素を含むガスを流さない事を特徴とする。
【００１８】
本発明の絶縁膜の形成方法においては、前記酸素を含む絶縁膜は、成膜前にキャリアガスを導入し、ソースパワーにより半導体基板をプラズマ加熱した後に、シラン、酸素を原料ガスとしてバイアスパワーにより成膜することを特徴とする。
【００１９】
本発明の絶縁膜の形成方法においては、前記酸素を含む絶縁膜は、前記シランと酸素を同時に反応室に導入した後、バイアスパワーを印加して成膜させることを特徴とする。
【００２０】
本発明の絶縁膜の形成方法においては、前記シランと酸素を同時に反応室に導入する場合には、反応室内の急激な圧力変動を抑えるためランピングしながら徐々に反応室内に導入することを特徴とする。
【００２１】
本発明の絶縁膜の形成方法においては、前記バイアスパワーは、ランピングしながら印加することを特徴とする。
【００２２】
本発明の絶縁膜の形成方法においては、前記バイアスパワーは、１秒から１０秒間ランピングしながら印加することを特徴とする。
【００２３】
本発明の絶縁膜の形成方法においては、前記メタル配線は高融点金属を含むことを特徴とする。
【００２４】
本発明の絶縁膜の形成方法においては、前記メタル配線はタングステン（Ｗ）を含むことを特徴とする。
【００２５】
本発明の絶縁膜の形成方法においては、前記メタル配線はタングステン（Ｗ）と窒化タングステン（ＷＮ）を含むことを特徴とする。
【００２６】
本発明の絶縁膜の形成方法においては、前記メタル配線はタングステン（Ｗ）と窒化チタン（ＴｉＮ）を含むことを特徴とする。
【００２７】
本発明の半導体素子は、上記したいずれかに記載の絶縁膜の形成方法により形成された絶縁膜を備えたことを特徴とする。
【００２８】
本発明の半導体素子においては、前記絶縁膜は、メタル配線に直接接触するように形成されたことを特徴とする。
【発明の効果】
【００２９】
以上説明したように、本発明による成膜シーケンスを使用することにより、Ｗ配線の酸化を防ぐための防止膜(Ｓｉ３Ｎ４膜)を成膜することなく、ＨＤＰ−ＣＶＤ法による酸化膜を成膜することが可能となる効果がある。
【発明を実施するための最良の形態】
【００３０】
本発明の絶縁膜の形成方法について、図１〜図４を参照して説明する。図１にはＷ配線の模式図を示す。図２には半導体素子のビット配線製造工程における断面図、図３にはＨＤＰ−ＣＶＤ法の成膜シーケンス図を示す。図４には酸化防止膜（Ｓｉ３Ｎ４膜）の有無による配線抵抗値を示す。
【００３１】
図２には、本発明のＷ配線を使用したビット配線製造工程における断面図を示す。最初に半導体基板にＷＮ膜１、Ｗ膜２、マスクＳｉ３Ｎ４膜４を成膜する。その後図２（Ａ）に示すように、ＰＲ及びエッチング技術を用いてＷＮ膜１とＷ膜２からなるＷ配線３を形成する。また、このＷＮ（窒化タングステン）膜をＴｉＮ（窒化チタン）膜とすることもできる。
【００３２】
次に、図２（Ｂ）に示すとおり、Ｗ配線３に直接酸化膜を成膜する。酸化膜はＨＤＰ−ＣＶＤ法によるＨＤＰ−ＣＶＤ酸化膜６である。本発明におけるＨＤＰ−ＣＶＤ法による成膜シーケンスを図３に示す。ＨＤＰ-ＣＶＤ酸化膜６の成膜にはＳｉＨ４、Ｏ2、キャリアガス（Ｈｅ、Ａｒ）を使用する。成膜シーケンスは、最初にＡｒガスを反応室内に導入した後Ｓｏｕｒｃｅ  Ｐｏｗｅｒ（ＲＦ  Ｐｏｗｅｒ）印加によりプラズマを励起させる。その後、キャリアガス（Ｈｅ）を反応室内に導入する。Ａｒ，Ｈｅガスのプラズマで半導体基板を加熱した後、Ａｒガスの導入を止め、ＳｉＨ４ガスとＯ2ガスを同時に反応室内に導入すると共に、Ｂｉｓａ  Ｐｏｗｅｒを印加する。
【００３３】
Ｂｉｓａ  Ｐｏｗｅｒの印加は、ランピングしながら印加することが好ましい。このランピングは１秒から１０秒で設定値の１００％とする。さらに１秒から３秒で設定値の１００％とすることがより好ましい。同様にＳｉＨ４ガス及びＯ2ガスの流量も、反応室内の急激な圧力変動を抑えるためにランピングをしながら徐々に反応室内に導入される事が望ましい。
【００３４】
このように、酸素雰囲気ガスを、成膜開始（ＳｉＨ４ガス導入）前に反応室内に導入しない事により、Ｗ配線の酸化を抑制する事が可能となる。本発明のＨＤＰ-ＣＶＤ酸化膜の成膜シーケンスは最初にキャリアガス（Ａｒ、Ｈｅ）と、ＲＦ  Ｐｏｗｅｒにより半導体基板をプラズマ加熱する。Ａｒガスの導入を止め、ＳｉＨ４ガスとＯ2ガスを同時に反応室内に導入と共に、Ｂｉｓａ  Ｐｏｗｅｒをランピングしながら印加することで成膜する。
【００３５】
本発明の成膜シーケンスにおいては、酸素雰囲気ガスを、成膜開始（ＳｉＨ４ガス導入）前に反応室内に導入しない事により、Ｗ配線の酸化を抑制するものである。Ｗ配線は酸化防止Ｓｉ３Ｎ４膜がなくても酸化されないで、かつ酸化防止Ｓｉ３Ｎ４膜による配線抵抗が高くなることを防止できる。その結果図４に示すように、酸化防止Ｓｉ３Ｎ４膜がない、低い配線抵抗値が得られる。図４には、酸化防止Ｓｉ３Ｎ４膜がある場合（Ａ）、ない場合（Ｂ）における配線抵抗値の各半導体ウェハーの平均値を示している。
【００３６】
従来の成膜シーケンスを使用してＨＤＰ-ＣＶＤ酸化膜を成膜した場合、図５に示すとおりＨＤＰ-ＣＶＤ酸化膜成長時にＷ配線側面が酸化されてしまい、配線抵抗不良や剥がれが生ずるといった問題が発生する。しかし本発明においては、酸素雰囲気ガスを、成膜開始（ＳｉＨ４ガス導入）前に反応室内に導入しない事により、Ｗ配線の酸化を抑制する。そのために、Ｗ配線側面の酸化が防止できる。
【００３７】
また、Ｗ配線の酸化防止としてＳｉ３Ｎ４を使用した場合、図４に示すとおり、Ｓｉ３Ｎ４無しに比べ配線抵抗が３０％程度アップするといった問題がある。そのため配線の厚膜化が必要となり、微細化ができないといった問題がある。本発明の成膜シーケンスを使用することで、Ｗ配線の酸化防止としてＳｉ３Ｎ４を使用することがなくともＨＤＰ-ＣＶＤ酸化膜の成膜が可能となり、配線抵抗の上昇を抑えることが可能となる。
【００３８】
本願発明のＨＤＰ−ＣＶＤ酸化膜の形成方法においては、最初にキャリアガス（Ａｒ、Ｈｅ）と、ＲＦ  Ｐｏｗｅｒにより半導体基板をプラズマ加熱する。Ａｒガスの導入を止め、ＳｉＨ４ガスとＯ2ガスを同時に反応室内に導入と共に、Ｂｉｓａ  Ｐｏｗｅｒをランピングしながら印加する。本発明の成膜シーケンスにおいては、酸素雰囲気ガスを、成膜開始（ＳｉＨ４ガス導入）前に反応室内に導入しない事により、Ｗ配線の酸化を抑制することができる。Ｗ配線の酸化を防止できることからＷ配線に直接ＨＤＰ−ＣＶＤ酸化膜を成膜することが可能となる。本発明の形成方法により形成されたＨＤＰ-ＣＶＤ酸化膜を使用することで、微細加工可能な、低抵抗のＷ配線が得られる。微細加工可能な、低抵抗のＷ配線を使用することで高速動作可能な、大規模集積化された半導体装置が得られる。
【００３９】
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更して実施することが可能であり、これらの変更例も本願に含まれることはいうまでもない。例えば、本願発明においては、メタル配線としてＷ配線を用いて説明したが、特にＷ配線に限定されるものではなく、他の酸化されやすい金属膜においても本願の成膜シーケンスを使用できる。
【図面の簡単な説明】
【００４０】
【図１】本発明におけるＷ配線のＴＥＭ画像の模式図である。
【図２】本発明のＷ配線製造工程における断面図（Ａ），（Ｂ）である。
【図３】本発明におけるＨＤＰ-ＣＶＰ酸化膜の成膜シーケンス図である。
【図４】酸化防止Ｓｉ３Ｎ４膜有（Ａ）、無（Ｂ）による配線抵抗値を示す図である。
【図５】従来例における酸化されたＷ配線のＴＥＭ画像の模式図である。
【図６】従来例における酸化防止Ｓｉ３Ｎ４膜で覆ったＷ配線のＴＥＭ画像の模式図である。
【図７】従来例のＷ配線製造工程における断面図（Ａ），（Ｂ）、（Ｃ）である。
【図８】従来例におけるＨＤＰ−ＣＶＤ酸化膜の成膜シーケンス図である。
【符号の説明】
【００４１】
１    ＷＮ膜
２    Ｗ膜
３    Ｗ配線
４    マスクＳｉ３Ｎ４膜
５    酸化防止Ｓｉ３Ｎ４膜
６    ＨＤＰ−ＣＶＤ酸化膜
７    Ｗ酸化物
【図１】
2008034673.tif 000003
【図２】
2008034673.tif 000004
【図３】
2008034673.tif 000005
【図４】
2008034673.tif 000006
【図５】
2008034673.tif 000007
【図６】
2008034673.tif 000008
【図７】
2008034673.tif 000009
【図８】
2008034673.tif 000010