(57)【要約】      （修正有）【課題】半導体チップの表面のアースパッドと裏面の接地導体とを接続する手段を提供する。【解決手段】隣合う半導体チップの間に分割線を設定し、表面にアースパッドを有する複数の半導体チップを形成した半導体ウェハを準備し、半導体ウェハの表面の前記分割線に半導体チップの厚さより深い切込み溝を形成し、半導体ウェハの表面に、アースパッド及びアースパッドから分割線までの間を露出させた開口部を有するレジストマスクを形成し、開口部に露出するアースパッド上および切込み溝の側面に導電材料を堆積してアースパッドに電気的に接続する側面導体を形成し、マスクを除去し、半導体ウェハの表面に第１のサポートテープを貼付し、ウェハの裏面を半導体チップの厚さまで研磨し、半導体ウェハを分割して半導体チップを形成する工程と、研磨された半導体チップの裏面に、導電材料を堆積して側面導体に電気的に接続する接地導体を形成する工程とを備える。【選択図】なし【特許請求の範囲】
【請求項１】
おもて面に形成されたアースパッドと、裏面に形成された接地導体とを備えた半導体チップにおいて、
側面に、前記アースパッドと前記接地導体とを電気的に接続する側面導体を形成したことを特徴とする半導体チップ。
【請求項２】
隣合う半導体チップの間に分割線を設定し、おもて面にアースパッドを形成した複数の半導体チップを形成した半導体ウェハを準備する工程と、
該半導体ウェハのおもて面に、前記分割線を中心線とした、半導体チップの厚さより深い切込み溝を形成する工程と、
前記半導体ウェハのおもて面に、前記アースパッド、および該アースパッドから前記分割線までの間を露出させた開口部を有するレジストマスクを形成する工程と、
該レジストマスクをマスクとして、前記開口部に露出する前記アースパッド上および前記切込み溝の側面に導電材料を堆積して前記アースパッドに電気的に接続する側面導体を形成する工程と、
前記レジストマスクを除去し、前記半導体ウェハのおもて面に第１のサポートテープを貼付する工程と、
該第１のサポートテープが貼付された半導体ウェハの裏面を、前記半導体チップの厚さまで研磨し、前記半導体ウェハを個片に分割して半導体チップを形成する工程と、
該研磨された半導体チップの裏面に、導電材料を堆積して前記側面導体に電気的に接続する接地導体を形成する工程と、を備えることを特徴とする半導体チップの製造方法。
【請求項３】
隣合う半導体チップの間に分割線を設定し、おもて面に前記分割線まで延在するアースパッドを形成した複数の半導体チップを形成した半導体ウェハを準備する工程と、
該半導体ウェハのおもて面にサポート部材を貼付し、該半導体ウェハの裏面を、前記半導体チップの厚さまで研磨する工程と、
該研磨された半導体ウェハの裏面に、第２のサポートテープを貼付し、前記サポート部材を剥離する工程と、
該第２のサポートテープが貼付された半導体ウェハを、前記分割線を中心線として個片に分割して半導体チップを形成する工程と、
該個片に分割された半導体ウェハのおもて面に第１のサポートテープを貼付し、前記第２のサポートテープを剥離する工程と、
該第２のサポートテープを剥離した半導体ウェハの裏面から導電材料を堆積して、前記個片化された半導体チップの側面に前記アースパッドに電気的に接続する側面導体を形成すると共に、半導体チップの裏面に前記側面導体に電気的に接続する接地導体を形成する工程と、を備えることを特徴とする半導体チップの製造方法。
【請求項４】
隣合う半導体チップの間に分割線を設定し、おもて面にアースパッドを形成した複数の半導体チップを形成した半導体ウェハを準備する工程と、
該半導体ウェハのおもて面にサポート部材を貼付し、該半導体ウェハの裏面を、前記半導体チップの厚さまで研磨する工程と、
該研磨された半導体ウェハの裏面に、第２のサポートテープを貼付し、前記サポート部材を剥離する工程と、
該第２のサポートテープが貼付された半導体ウェハのおもて面に、前記分割線を中心線とした、半導体チップの厚さより浅い切込み溝を形成する工程と、
前記半導体ウェハのおもて面に、前記アースパッド、および該アースパッドから前記分割線までの間を露出させた開口部を有するレジストマスクを形成する工程と、
該レジストマスクをマスクとして、前記開口部に露出する前記アースパッド上および前記切込み溝の側面に導電材料を堆積して前記アースパッドに電気的に接続する側面導体を形成する工程と、
前記レジストマスクを除去し、前記半導体ウェハの裏面に第２のサポートテープを貼付する工程と、
該第２のサポートテープが貼付された半導体ウェハを、個片に分割して半導体チップを形成する工程と、を備えることを特徴とする半導体チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リードフレームやパッケージ等のアース板上に直接接合される半導体チップおよびその製造方法に関する。
【背景技術】
【０００２】
従来の半導体チップは、おもて面にソース電極（アースパッド）を形成した半導体ウェハの裏面に、ソース電極形成領域を開口したレジストマスクを形成してエッチングにより７０μｍ程度の深さの凹部を形成し、このレジストマスクの除去後に、凹部の底面にソース電極より小さい開口を有する新たなレジストマスク形成してエッチングによりソース電極に達する円錐台状の３０μｍ程度の深さのビアホール（バイアホール）を形成し、半導体ウェハの裏面、および凹部とビアホールの内部に半導体ウェハの裏面から蒸着等により導電体膜を形成して、おもて面のソース電極と裏面の接地導体とを電気的に接続するビアホールを形成している（例えば、特許文献１参照。）。
【特許文献１】特開昭６２−２１１９６２号公報（主に第２頁右下欄−第３頁左上欄、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記により形成された半導体チップは、パッケージのアース板上へダイスボンディングした後のアースパッドへのワイヤボンディングが不要であるので、半導体チップ同士の設置間隔を狭めてパッケージの小型化を図るためには有効な技術である。
しかしながら、上述した従来の技術においては、半導体ウェハの裏面からエッチングにより凹部およびアースパッドに達する円錐台状の３０μｍ程度の深さのバイアホールを形成して、おもて面のアースパッドと裏面の接地導体とを電気的に接続しているため、半導体チップが厚さが１００μｍ程度の場合に、直接バイアホールを形成すると、円錐台状に形成されるバイアホールの裏面への開口が大きくなりすぎ、バイアホールを形成することが困難になるという問題が生ずる。
【０００４】
このため、裏面に凹部を設けて半導体ウェハを部分的に薄くすると、抗折強度が低下して半導体ウェハを工程間で移動させるときや、半導体チップ間を切断して個片に分割するとき等に割れが生じやすくなると共に、個片化された半導体チップの実装工程におけるダイスボンディング時や電極パッドへのワイヤボンディング時等に割れが生じやすくなるという問題がある。
【０００５】
本発明は、上記の問題点を解決するためになされたもので、抗折強度を低下させることなく、半導体チップのおもて面のアースパッドと裏面の接地導体とを電気的に接続する手段を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記課題を解決するために、おもて面に形成されたアースパッドと、裏面に形成された接地導体とを備えた半導体チップにおいて、側面に、前記アースパッドと前記接地導体とを電気的に接続する側面導体を形成したことを特徴とする。
また、半導体チップの製造方法が、隣合う半導体チップの間に分割線を設定し、おもて面にアースパッドを形成した複数の半導体チップを形成した半導体ウェハを準備する工程と、該半導体ウェハのおもて面に、前記分割線を中心線とした、半導体チップの厚さより深い切込み溝を形成する工程と、前記半導体ウェハのおもて面に、前記アースパッド、および該アースパッドから前記分割線までの間を露出させた開口部を有するレジストマスクを形成する工程と、該レジストマスクをマスクとして、前記開口部に露出する前記アースパッド上および前記切込み溝の側面に導電材料を堆積して前記アースパッドに電気的に接続する側面導体を形成する工程と、前記レジストマスクを除去し、前記半導体ウェハのおもて面に第１のサポートテープを貼付する工程と、該第１のサポートテープが貼付された半導体ウェハの裏面を、前記半導体チップの厚さまで研磨し、前記半導体ウェハを個片に分割して半導体チップを形成する工程と、該研磨された半導体チップの裏面に、導電材料を堆積して前記側面導体に電気的に接続する接地導体を形成する工程と、を備えることを特徴とする。
【発明の効果】
【０００７】
これにより、本発明は、半導体チップの厚さに関わらず、その側面に形成した側面導体によりおもて面のアースパッドと裏面の接地導体とを電気的に接続することができ、半導体ウェハや半導体チップの抗折強度の低下を防止して半導体チップの製造および実装工程における歩留りを向上させることができるという効果が得られる。
【発明を実施するための最良の形態】
【０００８】
以下に、図面を参照して本発明による半導体チップおよびその製造方法の実施例について説明する。
【実施例１】
【０００９】
図１は実施例１の半導体チップの上面を示す説明図、図２は図１のＡ−Ａ断面線に沿った断面を示す説明図、図３は実施例１の側面導体形成前の半導体ウェハの上面を示す説明図、図４は実施例１の半導体チップのパッケージへの実装状態の上面を示す説明図、図５は図４のＢ−Ｂ断面線に沿った断面を示す説明図、図６は実施例１の半導体チップの製造方法を示す説明図である。
【００１０】
なお、図６に示す（ａ）は半導体ウェハに形成された２つの隣合う半導体チップの上面を示す拡大図、（ｂ）は（ａ）の図２と同様の断面線に沿った断面のみを示す断面図である（後述する図８、図９において同じ。）。
図１、図２において、１は半導体チップである。
２はアースパッドであり、半導体チップ１に形成された内部回路のアース端子に電気的に接続している。
【００１１】
３は電極パッドであり、半導体チップ１に形成された内部回路のアース端子を除く端子に電気的に接続している（アースパッド２および電極パッド３が形成された面をおもて面１ａという。）。
４は接地導体であり、半導体チップ１の裏面１ｂにＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタ法等によりチタン（Ｔｉ）や金（Ａｕ）等の導電材料を堆積して形成された導電層であって、後述するパッケージ１１の底板１２に接合されて半導体チップ１に形成された全てのアースパッド２を接地させる接地電極として機能する。
【００１２】
なお、接地導体４は単層でも複数の導電材料を積層した積層構造でも良いが、本実施例ではチタン層上に金層を積層した２層構造として形成されている。
５は側面導体であり、半導体チップ１のアースパッド２に近接する側面１ｃにＣＶＤ法やスパッタ法等によりチタンやニッケル（Ｎｉ）、金等の導電材料を堆積して形成された導電層であって、半導体チップ１に形成された全てのアースパッド２を半導体チップ１の外側でそれぞれ接地導体４と電気的に接続する機能を有している。
【００１３】
図３において、７は半導体ウェハであり、ガリウム砒素（ＧａＡｓ）等の化合物半導体を用いて形成された基板であって、半導体ウェハ７を個片に分割して複数の半導体チップ１を同時に製造するための分割線８（図３に示す２点差線）が縦横に設定されている。
図４、図５において、１１はパッケージであり、導電性セラミックスや銅（Ｃｕ）等の金属で形成された導電性を有する有底の枠体であって、その底板１２上には、複数の半導体チップ１のアースパッド２と側面導体５による接続された接地導体４が、銀（Ａｇ）ペースト等の導電性ペーストや半田等の導電性接合剤１３により接合され、各半導体チップの電極パッド３は金等で形成された金属細線であるワイヤ１４により接続されている。
【００１４】
これにより、底板１２が実装された全ての半導体チップ１の共通のアース板として機能すると共に、底板１２と側壁とで囲まれた内側の空間が複数の半導体チップ１を収納するチップ収納空間１５として機能する。
図６において、２１は第１のサポートテープであり、ＵＶテープや熱発泡テープ等の粘着性を有するテープであって、半導体ウェハ７の裏面７ｂを研磨するとき等に半導体ウェハ７のおもて面７ａの固定用として用いられる。
【００１５】
２２は第２のサポートテープであり、ＵＶテープや熱発泡テープ等の粘着性を有するテープであって、半導体ウェハ７を分割するとき等に半導体ウェハ７の裏面７ｂの固定用として用いられる。
２３はレジストマスクであり、フォトリソグラフィにより半導体ウェハ７のおもて面７ａ等に塗布されたポジ型またはネガ型のレジストを露光し、その後に現像処理して形成されるマスク部材である。
【００１６】
２５は切込み溝であり、半導体ウェハ７の切断に用いられる円盤状の砥石等で形成されたブレードにより、半導体ウェハ７のおもて面７ａを分割線８を中心線として切り込んで形成された溝である。
以下に、図６にＰで示す工程に従って本実施例の半導体チップの製造方法について説明する。
【００１７】
Ｐ１、おもて面７ａにアースパッド２および電極パッド３を形成した複数の半導体チップ１を形成し、隣合う半導体チップ１の間に分割線８を設定した図３に示す半導体ウェハ７を準備し、その裏面７ｂにＵＶテープからなる第２のサポートテープ２２を貼付して半導体ウェハ７を固定し、図示しないブレードを用いて半導体ウェハ７のおもて面７ａに分割線８を中心線とした切込み溝２５を形成する。
【００１８】
この場合に、切込み溝２５の深さは、半導体チップ１の厚さに後述する工程Ｐ４におけるバックグラインド時の研磨バラツキ（例えば、２０μｍ以上）を加えた長さより深く形成される。
Ｐ２、フォトリソグラフィにより半導体ウェハ７のおもて面７ａに、アースパッド２、およびアースパッド２から分割線８までの間を露出させた開口部２６を有するレジストマスク２３を形成する。
【００１９】
本実施例の半導体チップ１は、隣合う半導体チップ１の対向する側の同じ位置にそれぞれアースパッド２が形成されているので、半導体ウェハ７の外周縁部に配置された半導体チップ１の外周縁側のアースパッド２を露出させた開口部２６は前記と同様に形成され、他の中央部側の開口部２６は隣合う半導体チップ１の対向する側のそれぞれアースパッド２を内包する矩形形状に形成される。
【００２０】
Ｐ３、工程Ｐ２で形成したレジストマスク２３をマスクとして、半導体ウェハ２のおもて面７ａ側にＣＶＤ法によりチタンからなる導電材料を堆積して導電金属層２７を形成する。
これにより、開口部２６に露出するアースパッド２上、半導体ウェハ７のおもて面７ａおよび切込み溝２５の側面に導電材料が堆積され、切込み溝２５の側面、つまり半導体チップ１の側面１ｃに半導体チップ１に形成された全てのアースパッド２とそれぞれ電気的に接続する側面導体５が形成される。
【００２１】
Ｐ４、剥離剤を用いて工程Ｐ２で形成したレジストマスク２３を除去し、露出した半導体ウェハ７のおもて面７ａにＵＶテープからなる第１のサポートテープ２１を貼付して半導体ウェハ７を固定し、半導体ウェハ７の裏面７ｂを図示しないグラインダで、半導体チップ１の厚さまで研磨して切込み溝２５を露出させることにより、半導体ウェハ７を個片に分割して半導体チップ１を形成し、研磨された半導体チップ１の裏面１ｂに、ＣＶＤ法により導電材料としてチタンを次いで金を堆積してそれぞれの側面導体５に電気的に接続する接地導体４を形成する。
【００２２】
Ｐ５、側面導体５および接地導体４が形成された半導体チップ１の裏面１ｂに、第２のサポートテープ２２を貼付し、第１のサポートテープ２１に紫外光を照射して第１のサポートテープ２１を半導体ウェハ７のおもて面７ａから剥離する。
これにより、第２のサポートテープ２２上に、個片化された複数の半導体チップ１が移し変えられる。
【００２３】
このようにして形成された半導体チップ１は、第２のサポートテープ２２から剥されてチップトレイ等に収容され、ダイスボンディング工程においてパッケージ１１の底板１２上にその接地導体４を密着させて半田等の導電性接合剤１３により接合してパッケージ１１のチップ収納空間１５に実装し、その後にワイヤボンディング工程により各電極パッド３をワイヤ１４により接続して図４、図５に示す半導体パッケージを形成する。
【００２４】
上記のように、本実施例の半導体チップ１は、その側面１ｃに形成された側面導体５により、おもて面１ａのアースパッド２と裏面１ｂの接地導体４とを電気的に接続するので、半導体チップ１の厚さに関わらず、半導体チップ１に形成された全てのアースパッド２と接地導体４とを容易に接続することができ、半導体ウェハ７や半導体チップ１の抗折強度の低下を防止して半導体チップ１の製造および実装工程における歩留りを向上させることができる。
【００２５】
また、接地導体４が半導体チップ１の裏面１ｂに形成されているので、パッケージ１１の実装される半導体チップ１の共通のアース板としての底面１２に接合すれば、接地のためのアースパッド２と底板１２の接地配線エリアとの間のワイヤ１４による接地配線を省略することができ、底板１２に設定された接地配線エリアを不要にして、２つ以上の半導体チップを実装する場合の半導体チップ１間の設置間隔を限りなく狭めることが可能になり、高密度実装によるパッケージ１１の小型化を図ることができる他、接地配線が不要になるので、そのためのワイヤ１４の使用量を節減することができると共に、ワイヤボンディング工程の作業時間の短縮を図ることができる。
【００２６】
更に、凹部やバイアホールを形成するためのエッチング設備等の新たな設備の導入を無用にして、既存の製造ラインを用いて側面導体５によりアースパッド２と接地導体４とを接続した半導体チップ１の製造を行うことが可能になり、パッケージ１１の小型化を図るための半導体チップ１の製造ラインを早期に実現することができる。
以上説明したように、本実施例では、半導体ウェハのおもて面に、分割線を中心線とした半導体チップの厚さより深い切込み溝を形成し、その半導体ウェハのおもて面に形成したアースパッドおよびアースパッドから分割線までの間を露出させた開口部を有するレジストマスクをマスクとして、開口部に露出する切込み溝の側面に導電材料を堆積して側面導体を形成し、レジストマスクの除去後に、第１のサポートテープが貼付された半導体ウェハの裏面を半導体チップの厚さまで研磨して半導体ウェハを個片に分割して半導体チップを形成し、その半導体チップの裏面に導電材料を堆積して接地導体を形成し、半導体チップのおもて面のアースパッドと裏面の接地導体とを側面に形成された側面導体により電気的に接続するようにしたことによって、半導体チップの厚さに関わらず、その側面に形成した側面導体によりおもて面のアースパッドと裏面の接地導体とを電気的に接続することができ、半導体ウェハや半導体チップの抗折強度の低下を防止して半導体チップの製造および実装工程における歩留りを向上させることができる。
【実施例２】
【００２７】
図７は実施例２の側面導体形成前の半導体ウェハの上面を示す説明図、図８は実施例２の半導体チップの製造方法を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の半導体ウェハ７には、図７に示すように、上記実施例１と同様の分割線８が設定されると共に、その半導体チップ１のアースパッド３２は、実施例１のアースパッド２と同様の位置から分割線８まで延在して形成されている。
【００２８】
本実施例の半導体チップ１は、隣合う半導体チップ１の対向する側の同じ位置にそれぞれアースパッド３２が形成されているので、半導体ウェハ７の外周縁部に配置された半導体チップ１の外周縁側のアースパッド３２は前記と同様に形成され、他の中央部側のアースパッド３２は、隣合う半導体チップ１の対向する側のそれぞれアースパッド３２が接続された状態の矩形形状に形成されている。
【００２９】
以下に、図８にＰＡで示す工程に従って本実施例の半導体チップの製造方法について説明する。
ＰＡ１、おもて面７ａに電極パッド３および分割線８まで延在するアースパッド３２を形成した複数の半導体チップ１を形成し、隣合う半導体チップ１の間に分割線８を設定した図７に示す半導体ウェハ７を準備し、その半導体ウェハ７のおもて面７ａにサポート部材としてのＵＶテープからなる第１のサポートテープ２１を貼付して半導体ウェハ７を固定し、半導体ウェハ７の裏面７ｂを図示しないグラインダで図８（ｂ）に２点鎖線で示す厚さ分研磨して、半導体ウェハ７の裏面７ｂを半導体チップ１の厚さまで研磨する。
【００３０】
ＰＡ２、研磨された半導体ウェハ７の裏面７ｂに、ＵＶテープからなる第２のサポートテープ２２を貼付し、第１のサポートテープ２１に紫外光を照射して第１のサポートテープ２１を半導体ウェハ７のおもて面７ａから剥離し、第２のサポートテープ２２により固定された半導体ウェハ７を図示しないブレードにより分割線８を中心線として切断し、半導体ウェハ７を個片に分割して半導体チップ１を形成する。
【００３１】
ＰＡ３、個片に分割された半導体ウェハ７のおもて面７ａにＵＶテープからなる第１のサポートテープ２１を貼付し、第２のサポートテープ２２に紫外光を照射して第２のサポートテープ２２を半導体ウェハ７の裏面７ｂから剥離する。
ＰＡ４、第２のサポートテープ２２を剥離し、第１のサポートテープ２１により個々に固定された半導体チップ１の裏面１ｂ、つまり半導体ウェハ７の裏面７ｂから、ＣＶＤ法により導電材料としてチタンを次いで金を堆積して、個片化された半導体チップ１の側面１ｃに全てのアースパッド３２とそれぞれ電気的に接続する側面導体５を形成すると共に、半導体チップ１の裏面１ｂにそれぞれの側面導体５に電気的に接続する接地導体４を形成する。
【００３２】
この場合に、チタン層のみを形成した単層構造の側面導体５および接地導体４を形成するようにしてもよく、チタン層上にニッケル層を積層した積層構造であってもよい。
ＰＡ５、側面導体５および接地導体４が形成された半導体チップ１の裏面１ｂに第２のサポートテープ２２を貼付し、第１のサポートテープ２１に紫外光を照射して第１のサポートテープ２１を半導体ウェハ７のおもて面７ａから剥離する。
【００３３】
これにより、第２のサポートテープ２２上に、個片化された複数の半導体チップ１が移し変えられる。
その後のダイスボンディング工程およびワイヤボンディング工程は、上記実施例１と同様であるので、その説明を省略する。
このようにしても、上記実施例１と同様の構造を有する半導体チップ１を製造することができる。
【００３４】
なお、本実施例では、上記工程ＰＡ１において、サポート部材は第１のサポートテープであるとして説明したが、半導体ウェハ７の裏面７ａを研磨するときに、半導体ウェハ７のおもて面７ａを、ワックスを用いてサポート部材としてのガラス基板に貼付するようにしてもよい。
以上説明したように、本実施例では、裏面を半導体チップの厚さまで研磨した半導体ウェハを、分割線を中心線として個片に分割して半導体チップを形成し、個片に分割された半導体ウェハのおもて面に第１のサポートテープにより固定された半導体ウェハの裏面に、導電材料を堆積して個片化された半導体チップの側面に側面導体を、裏面に側面導体を形成し、半導体チップのおもて面のアースパッドと裏面の接地導体とを、側面に形成された側面導体により電気的に接続するようにしたことによって、上記実施例１と同様の効果を得ることができる。
【実施例３】
【００３５】
図９は実施例３の半導体チップの製造方法を示す説明図、図１０は実施例３の半導体チップのパッケージへの実装状態の断面を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の半導体ウェハ７は、図３に示す半導体ウェハ７である。
また、本実施例の半導体チップ１の上面は図１と同様であるが、図１０に示すように、その接地導体４は省略され、パッケージ１１の底面１２に塗布された銀ペースト等の導電性ペースト３１を半導体チップ１の側面１ｃに沿って盛り上げ、それぞれの側面導体５とアース板としての底面１２とを導電性ペースト３１を介して電気的に接続してチップ収納空間１５に実装される。
【００３６】
以下に、図９にＰＢで示す工程に従って本実施例の半導体チップの製造方法について説明する。
ＰＢ１、おもて面７ａにアースパッド２および電極パッド３を形成した複数の半導体チップ１を形成し、隣合う半導体チップ１の間に分割線８を設定した図３に示す半導体ウェハ７を準備し、上記実施例２の工程ＰＡ１と同様にして、サポート部材としてのＵＶテープからなる第１のサポートテープ２１により固定された半導体ウェハ７の裏面７ｂを半導体チップ１の厚さまで研磨する。
【００３７】
ＰＢ２、実施例２の工程ＰＡ２と同様にして、第１のサポートテープ２１を半導体ウェハ７のおもて面７ａから剥離し、第２のサポートテープ２２により固定された半導体ウェハ７を、図示しないブレードにより分割線８を中心線として切込み、半導体ウェハ７のおもて面７ａに切込み溝２５を形成する。
この場合に、切込み溝２５の深さは、半導体チップ１の厚さより浅い深さ、本実施例では３／４程度の深さに形成される。
【００３８】
その後の工程ＰＢ３、ＰＢ４の作動は、上記実施例１の工程Ｐ２、Ｐ３の作動と同様であるので、その説明を省略する。
ＰＢ５、半導体ウェハ７の裏面７ｂに、第２のサポートテープ２２を貼付して半導体ウェハ７を固定し、工程ＰＢ２で切込み溝２５を形成するために用いたブレードより薄いブレードにより分割線８を中心線として切断し、半導体ウェハ７を個片に分割して半導体チップ１を形成する。
【００３９】
これにより、第２のサポートテープ２２上に、個片化された複数の半導体チップ１が形成される。
このようにして形成された半導体チップ１は、第２のサポートテープ２２から剥されてチップトレイ等に収容され、ダイスボンディング工程においてパッケージ１１の底板１２上に塗布された導電性ペースト３１に半導体チップ１の裏面１ｂを密着させ、これを底板１２の方向に押圧して側面１ｃに沿って導電性ペースト３１を側面導体５に達するまで盛り上げ、その後に加熱硬化させて側面導体５と底面１２とを導電性ペースト３１により接合してパッケージ１１のチップ収納空間１５に半導体チップ１を実装し、その後にワイヤボンディング工程により各電極パッド３をワイヤ１４により接続して図１０に示す半導体パッケージを形成する。
【００４０】
なお、本実施例では、上記工程ＰＢ１において、サポート部材は第１のサポートテープであるとして説明したが、半導体ウェハ７の裏面７ａを研磨するときに、半導体ウェハ７のおもて面７ａを、ワックスを用いてサポート部材としてのガラス基板に貼付するようにしてもよい。
以上説明したように、本実施例では、裏面を半導体チップの厚さまで研磨した半導体ウェハのおもて面に、分割線を中心線として半導体チップの厚さより浅い切込み溝を形成し、その半導体ウェハのおもて面に形成したアースパッドおよびアースパッドから分割線までの間を露出させた開口部を有するレジストマスクをマスクとして、開口部に露出する切込み溝の側面に導電材料を堆積して側面導体を形成し、レジストマスクの除去後に、第２のサポートテープが貼付された半導体ウェハを個片に分割して半導体チップを形成するようにしたことによって、半導体チップの厚さに関わらず、その側面に形成した側面導体によりおもて面のアースパッドとアース板との間を導電性ペーストを介して電気的に接続することができ、半導体ウェハや半導体チップの抗折強度の低下を防止して半導体チップの製造および実装工程における歩留りを向上させることができる。
【００４１】
また、導電性ペーストを用いて側面導体を介してアースパッドを接地するようにしたことによって、接地導体の形成を省略して半導体チップの製造効率を向上させることができる。
このことは、アース板への熱伝導による放熱量の減少を許容できる半導体チップの製造において特に有効である。
【００４２】
なお、上記各実施例においては、半導体チップの製造に用いる第１および第２のサポートテープはＵＶテープであるとして説明したが、第１および第２のサポートテープは熱発泡テープ等であってもよく、これらを併用するようにしてもよい。
また、上記各実施例においては、アース板はパッケージの底板であるとして説明したが、導電性を有するリードフレーム等のフラットなフレームや被着体（サブストレート）であってもよい。
【００４３】
更に、上記各実施例においては、半導体ウェハはガリウム砒素等の化合物半導体を用いて形成された基板であるとして説明したが、半導体ウェハは前記に限らず、シリコン（Ｓｉ）等の導電性を有する基板であってもよい。この場合には側面導体や接地導体の下層に予め絶縁膜を形成しておくとよい。
【図面の簡単な説明】
【００４４】
【図１】実施例１の半導体チップの上面を示す説明図
【図２】図１のＡ−Ａ断面線に沿った断面を示す説明図
【図３】実施例１の側面導体形成前の半導体ウェハの上面を示す説明図
【図４】実施例１の半導体チップのパッケージへの実装状態の上面を示す説明図
【図５】図４のＢ−Ｂ断面線に沿った断面を示す説明図
【図６】実施例１の半導体チップの製造方法を示す説明図
【図７】実施例２の側面導体形成前の半導体ウェハの上面を示す説明図
【図８】実施例２の半導体チップの製造方法を示す説明図
【図９】実施例３の半導体チップの製造方法を示す説明図
【図１０】実施例３の半導体チップのパッケージへの実装状態の断面を示す説明図
【符号の説明】
【００４５】
１    半導体チップ
１ａ、７ａ  おもて面
１ｂ、７ｂ  裏面
１ｃ  側面
２    アースパッド
３    電極パッド
４    接地導体
５    側面導体
７    半導体ウェハ
８    分割線
１１  パッケージ
１２  底板
１３  導電性接合剤
１４  ワイヤ
１５  チップ収納空間
２１  第１のサポートテープ
２２  第２のサポートテープ
２３  レジストマスク
２５  切込み溝
２６  開口部
２７  導電金属層
３１  導電性ペースト
【図１】
2008147455.tif 000002
【図２】
2008147455.tif 000003
【図３】
2008147455.tif 000004
【図４】
2008147455.tif 000005
【図５】
2008147455.tif 000006
【図６】
2008147455.tif 000007
【図７】
2008147455.tif 000008
【図８】
2008147455.tif 000009
【図９】
2008147455.tif 000010
【図１０】
2008147455.tif 000011