(57)【要約】【課題】トランジスタ等のデバイス特性を精確に予測、制御し、特定部位の不良解析を行う、微細な半導体デバイスの半導体基板内のＰＮ接合位置を検出する方法を提供する。【解決手段】本発明の接合位置の検出方法は、半導体基板にて、Ｐ型不純物領域と、Ｎ型不純物領域との接合位置を検出する方法であり、観察対象の断面を露出させてサンプルを作成する断面露出工程と、断面を洗浄処理する断面処理工程と、断面に遷移金属を堆積させる堆積工程と、サンプルを加熱し、断面の半導体と遷移金属との合金を形成する第１熱処理工程と、過酸化水素水を含む溶液に、サンプルを浸漬する第１浸漬工程と、第１浸漬工程後にサンプルを加熱し、合金化反応を促進する第２熱処理工程と、フッ酸を含む溶液に、サンプルを浸漬し、合金をエッチングする第の浸漬工程と、Ｐ型不純物領域とＮ型不純物領域との合金のエッチング状態を観察し、接合界面を検出する検出工程とを有する。【選択図】図１
2008181935.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板において、Ｐ型不純物がドーピングされたＰ型不純物領域と、Ｎ型不純物がドーピングされたＮ型不純物領域との接合位置を検出する方法であり、
観察したい観察対象の断面を露出させてサンプルを作成する断面露出工程と、
該断面を洗浄処理する断面処理工程と、
前記断面に遷移金属を堆積させる堆積工程と、
前記サンプルを加熱し、断面の半導体と遷移金属との合金を形成する第１の熱処理工程と、
過酸化水素水を含む第１の溶液に、前記サンプルを浸漬する第１の浸漬工程と、
第１の浸漬工程後に前記サンプルを加熱し、合金化反応を促進する第２の熱処理工程と、
フッ酸を含む第２の溶液に、前記サンプルを浸漬し、前記合金をエッチングする第２の浸漬工程と、
Ｐ型不純物領域とＮ型不純物領域とにおける前記合金のエッチング状態を観察することにより、前記接合の界面を検出する検出工程と
を有することを特徴とする接合位置の検出方法。
【請求項２】
前記検出工程において、Ｐ型不純物領域とＮ型不純物領域とにおける前記合金のエッチングレートの差により、前記接合界面を検出することを特徴とする請求項１記載の接合位置の検出方法。
【請求項３】
前記半導体基板がシリコン基板であることを特徴とする請求項１または請求項２に記載の接合位置の検出方法。
【請求項４】
前記遷移金属がコバルトであることを特徴とする請求項１から請求項３のいずれかに記載の接合位置の検出方法。
【請求項５】
前記堆積工程において、前記遷移金属をスパッタリングにより堆積させることを特徴とする請求項１から請求項４のいずれかに記載の接合位置の検出方法。
【請求項６】
前記第１及び第２の熱処理工程において、ＲＴＡ（Rapid Thermal Annealing）を用いることを特徴とする請求項１から請求項５のいずれかに記載の接合位置の検出方法。
【請求項７】
前記第１の溶液が、塩酸及び過酸化水素水の混合溶液であることを特徴とする請求項１から請求項６のいずれかに記載の接合部の検出方法。
【請求項８】
前記第２の溶液が、希フッ酸であることを特徴とする請求項１から請求項７のいずれかに記載の接合部の検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置における、微小領域における冶金学的接合位置の検出方法に関するものである。
【背景技術】
【０００２】
近年、半導体の微細加工技術の発展に伴い、ＩＣ（Integrated Circuit）内部で使用されているトランジスタをはじめとする素子のサイズがますます微細化されている。
そして、トランジスタのゲート長は、先端プロセス技術を駆使して製造されており、すでに５０ｎｍ以下の寸法となっており、今後更に小さくなることが確実である。
このように、ＩＣを構成するトランジスタをはじめとする微小なデバイスを作製し、それらを正常に動作させるため、デバイスが構成される半導体基板に対してドーピングした不純物のプロファイル及び冶金学的なＰＮ接合位置を精確に把握する必要がある。
【０００３】
すなわち、トランジスタを構成するため、半導体基板にドーピングした不純物が、意図したよりも深く分布した場合、短チャネル効果が顕著になり、所望の電気的な特性が得られなくなると言った不具合が生じるため、プロセス工程における半導体基板での不純物のプロファイルの把握が必要となる。
また、半導体デバイス内で不良が生じた場合、不良解析を行う上においても、特定部分の不純物プロファイルや冶金学的接合位置を知ることにより、不良原因や不良部位を特定し、プロセス工程にフィードバックすることが可能となる。
【０００４】
さらに、次世代トランジスタにおける設計上の不純物プロファイルや、電気的特性等を、プロセス/デバイスシミュレーションを利用して予測する場合、既存プロセスにおいて使用されている半導体基板内の不純物プロファイルや冶金学的接合位置を知ることは、精度の高いシミュレーション結果を得るために重要なデータとなる。
この理由として、イオン注入技術によって半導体基板にドーピングされた不純物が、その後の所定の温度で加熱される熱処理により、半導体基板内にどの程度拡散するかが把握できなければ、次世代トランジスタの不純物プロファイルをシミュレーションする際に使用する拡散モデルを正しく選択することができない。
【０００５】
すなわち、シミュレーション結果と実験結果における実測データとの合わせ込みが精確に出来なければ、シミュレーションモデルの精度を高くすることができず、結果的にトランジスタの電気的特性を精度良く予測することができない。
以上から、微細な半導体デバイスの半導体基板内における冶金学的なＰＮ接合位置を高い精度にて検出することは、バイポーラやＭＯＳ（Metal-Oxide-Semiconductor）を始めとするトランジスタ等のデバイス特性を予測、制御したり、不良解析を行う上で重要な処理となっている。
【０００６】
半導体デバイスにおける半導体基板にドーピングされた不純物元素の分布を知る元素分析手法は幾つかある。
以下に、図を参照して、従来法による冶金学的なＰＮ接合位置の検出方法について説明する。上記検出方法として、図３のテーブルには、半導体デバイスの元素分析に良く用いられる分析方法をまとめる。
図３のテーブルに示すように、元素分析の方法は、使用するプローブにより大きく３種類に分類される。
【０００７】
ここで、電子をプローブとする方法のうち代表的なものとしては、ＡＥＳ（Auger Electron Spectroscopy）とＥＰＭＡ（Electron Probe MicroAnalysis）がある。
上記ＡＥＳは入射した電子線とサンプルとの相互作用により発生するAuger電子を検出し、ＥＰＭＡは入射した電子線によりサンプルより放射される特性Ｘ線を検出することでサンプル表面に存在する元素の分析を行う。
半導体デバイスにおける半導体基板内の不純物プロファイルや冶金学的なＰＮ接合位置を検出する際、入射する電子線を走査することにより、一次元あるいは二次元的な元素の分布を得ることが可能である。
【０００８】
また、光子をプローブとする方法のうち代表的なものとしては、ＸＰＳ（X-ray Photoelectron Spectroscopy）がある。
このＸＰＳによる分析手法は、超高真空中に置かれたサンプル表面に対し、Ｘ線を照射させ、サンプル表面に存在する電子をサンプル外に飛び出ださせ、その飛び出した電子の運動エネルギーと強度とを測定することにより、Ｘ線照射部固有の電子の結合エネルギーやエネルギー準位を知り、元素の分析を行うことで、ドーピングされた不純物の元素の分布を検出し、不純物プロファイルや冶金学的なＰＮ接合位置を検出する方法である。
【０００９】
また、イオンをプローブとする手法のうち代表的なものとしては、ＳＩＭＳ（Secondary Ion Mass Spectroscopyと、ＲＢＳ（Rutherford Back Scattering）がある。
イオンをサンプル表面に照射することにより、イオンの一部がサンプル表面の原子によって後方散乱され、残りのイオンはサンプル内部にて衝突を繰り返しながらエネルギーを失う。この際、サンプル表面の原子はスパッタされ、中性またはイオンの状態でサンプル外に飛び出すこととなる。そして、サンプル外に飛び出したイオンの質量を分析することにより、サンプル表面の元素分析を行う方法がＳＩＭＳである。
また、入射したイオンのうち、極僅かに後方散乱された（Rutherford散乱）イオンのエネルギーを測定することにより、サンプル表面の原子核の質量や密度等を分析する手法がＲＢＳである。
【００１０】
上記ＳＩＭＳやＸＰＳを使用し、半導体デバイスの半導体基板内における不純物プロファイルや冶金学的なＰＮ接合位置を検査する際、  サンプルの表面あるいは裏面からイオンミリング等の方法によるスパッタエッチングをしつつ、検査対象の所定の領域に存在する原子の数や電子の結合状態を検出することにより、不純物プロファイル及び冶金学的なＰＮ接合位置を求めることが可能である。
【００１１】
また、その他の半導体基板内の不純物プロファイルを求める方法として、サンプルをへき開した後に、ウェットエッチングを行い、電子顕微鏡にて、表面を観察する方法がある。
図４（ａ）はシリコン基板上にＮチャネル型ＭＯＳ（Metal Oxide Semiconductor）トランジスタを形成したサンプルをへき開した後、フッ硝酸を含む薬液でウェットエッチングした時の断面ＳＥＭ（Scanning Electron Microscopy）像であり、図４（ｂ）は図４（ａ）のＳＥＭ像をデフォルメした劈開部分の断面構造を示す模式図である。
また、図５（ａ）はＰチャネル型ＭＯＳトランジスタを形成したサンプルをへき開した後、フッ硝酸を含む薬液でウェットエッチングした時の断面ＳＥＭ像であり、図５（ｂ）は図５（ａ）のＳＥＭ像をデフォルメした劈開部分の断面構造を示す模式図である。
この図４はＮチャネル型ＭＯＳトランジスタ、図５はＰチャネル型トランジスタの断面ＳＥＭ像である。ヒ素（Ａs）やボロン（Ｂ）を高濃度にドーピングした領域のエッチングレートが速いため、高濃度の領域が選択的に除去される。その結果、トランジスタの拡散層部の冶金学的接合位置が概ね把握することが出来る。
【００１２】
また、走査型プローブ顕微鏡により形成した電界支援酸化膜の構造安定性が基板の導電型に強く依存することを利用して、不純物プロファイル及び冶金学的なＰＮ接合位置を求める手法もある（例えば、特許文献１参照）。
すなわち、Ｐ型導電型領域上に形成した電界支援酸化膜と、Ｎ型導電性領域上に形成した電界支援酸化膜とは、熱に対する膜の構造安定性が異なり、熱処理による膜の厚さの変化分に差が生じ、ＰＮ接合部分にて凹凸が発生する。このため、熱処理後に走査型プローブ顕微鏡を用いて表面の凹凸境界面の測定を行うことにより、ＰＮ接合の界面を検出することができ、容易にＰＮ接合位置を高い精度にて特定することができる。
【特許文献１】特開２００１−２３７２９０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述した方法にあっては、冶金学的なＰＮ接合位置を検出する際、各々の方法に以下に示す課題がある。
ＳＩＭＳ、ＸＰＳといった元素分析を用い、一次元または二次元の不純物プロファイルを求める場合、サンプルの表面あるいは裏面からイオンミリング等の方法によりスパッタエッチングしながら、ある領域に存在する原子の数や、電子の結合状態を検出する。
このため、ある特定のレイアウトパターン（例えば、特定のトランジスタ）や、微小領域（例えばドレイン端の不純物プロファイル）の分析を行うことが原理上において、非常に困難である。
すなわち、パターニングを行っていないサンプルを用いて測定を行うことにより、擬似的に不純物プロファイル及び冶金学的なＰＮ接合位置を求めている。
したがって、実際のパターンでは異なるプロファイルになっている可能性も高く、正確な不純物プロファイル及び冶金学的接合位置を求めることは困難であった。
【００１４】
また、電子線をプローブとして利用したＥＰＭＡにおいては、微小領域に存在する元素の分析を行うことは可能であるが、その分布を測定するためには多点測定を行わなければならないため、２次元的な評価を行う際に、測定点を非常に多くする必要があり、不純物プロファイル及び冶金学的なＰＮ接合位置を求めるには不向きであった。
【００１５】
また、半導体基板中の冶金学的なＰＮ接合位置を求める方法として、上述したウェットエッチングを用いる場合、シリコン基板のエッチング量を制御することが困難であり、実際のドーピングプロファイル以上にエッチングされるケースが多い。
図５（ｂ）に示すＳＥＭ像にあるように、Ｐチャネル型ＭＯＳトランジスタの拡散層部分のウェットエッチングレートが速いため、冶金学的なＰＮ接合位置を特定することが非常に困難である。
さらに、結晶欠陥が存在した場合はその領域もエッチングされてしまうため、実際に不純物がドーピングされた不純物プロファイル以上にエッチングされるケースが多く、正しい不純物プロファイル及び冶金学的なＰＮ接合位置を求めることが困難である。
【００１６】
また、走査型プローブ顕微鏡を用いた方法においても、微小領域に存在する元素の分析を行うことは可能であるが、その分布を測定するためには多点測定を行わなければならないため、２次元的な評価を行う際に、測定点を非常に多くする必要があり、不純物プロファイル及び冶金学的なＰＮ接合位置を求めるには不向きであった。
【００１７】
上述したように、従来例においては、半導体基板内における正確な実際の不純物プロファイルが把握できないため、実測値とシミュレーション結果との対比ができず、結果的に正確なシミュレーションモデルを得ることができない。
したがって、従来例には、デバイス構造のシミュレーション結果の精度を、デバイス作成に使用しているプロセスに対応させることができず、低い精度のシミュレーションしか行えないという問題があった。
また、従来例は、不良解析を行うにあたり、ある特定部位の正確な不純物プロファイルを得ることができないため、不良解析の精度が低く、不良原因の特定が困難であった。
【００１８】
本発明は、このような事情に鑑みてなされたものであり、トランジスタ等のデバイス特性を精確に予測、制御し、特定部位の不良解析を行うことが可能な、微細な半導体デバイスにおける半導体基板内の冶金学的なＰＮ接合位置を検出する方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明の接合位置の検出方法は、半導体基板において、Ｐ型不純物がドーピングされたＰ型不純物領域と、Ｎ型不純物がドーピングされたＮ型不純物領域との接合位置を検出する方法であり、観察したい観察対象の断面を露出させてサンプルを作成する断面露出工程と、該断面を洗浄処理する断面処理工程と、前記断面に遷移金属を堆積させる堆積工程と、前記サンプルを加熱し、断面の半導体と遷移金属との合金を形成する第１の熱処理工程と、過酸化水素水を含む第１の溶液に、前記サンプルを浸漬する第１の浸漬工程と、第１の浸漬工程後に前記サンプルを加熱し、合金化反応を促進する第２の熱処理工程と、フッ酸を含む第２の溶液に、前記サンプルを浸漬し、前記合金をエッチングする第２の浸漬工程と、Ｐ型不純物領域とＮ型不純物領域とにおける前記合金のエッチング状態を観察することにより、前記接合の界面を検出する検出工程とを特徴とする。
【００２０】
本発明の接合位置の検出方法は、前記検出工程において、Ｐ型不純物領域とＮ型不純物領域とにおける前記合金のエッチングレートの差により、前記接合界面を検出することを特徴とする。
【００２１】
本発明の接合位置の検出方法は、前記半導体基板がシリコン基板であることを特徴とする。
【００２２】
本発明の接合位置の検出方法は、前記遷移金属がコバルトであることを特徴とする。
【００２３】
本発明の接合位置の検出方法は、前記堆積工程において、前記遷移金属をスパッタリングにより堆積させることを特徴とする。
【００２４】
本発明の接合位置の検出方法は、前記第１及び第２の熱処理工程において、ＲＴＡ（Rapid Thermal Annealing）を用いることを特徴とする。
【００２５】
本発明の接合位置の検出方法は、前記第１の溶液が、塩酸及び過酸化水素水の混合溶液であることを特徴とする。
【００２６】
本発明の接合位置の検出方法は、前記第２の溶液が、希フッ酸であることを特徴とする。
【発明の効果】
【００２７】
以上説明したように、本発明によれば、微細な半導体デバイスの特定箇所の冶金学的なＰＮ接合位置を、Ｐ型の不純物領域とＮ型の不純物領域におけるコバルトシリサイドのエッチングレートの違いから、走査型電子顕微鏡（Scanning  Electron  Microscope：以下ＳＥＭと略す）による観察で、容易に二次元的にかつ可視的に特定することができる。
すなわち、本発明は、半導体基板の観察対象の断面に形成したコバルトシリサイドを、希フッ酸によりウェットエッチングし、このエッチングの際におけるエッチングレートの下地依存性により、Ｐ型不純物領域とＮ型不純物領域との接合界面を容易に検出することができる。
【００２８】
したがって、本発明によれば、実際に拡散層などがパターンニングされ、デバイスが構成された半導体基板内の不純物拡散量（及びプロファイル）と、シミュレーション結果とのフィッティングが可能となり、フィッティング結果として得られた精確な拡散モデル（イオンの種類、イオン注入量、注入エネルギー、拡散温度、拡散時間などのパラメータからなる拡散モデル）を利用し、次世代トランジスタのデバイス特性を精度良く予測し、制御することが可能となる。
また、本発明によれば、デバイスの半導体基板における微小領域の冶金学的な接合位置が高い精度にて、２次元的に把握できるようになるので、ＩＣ内部のデバイスの特定部位で発生した不良原因の解析を行うことも可能となる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の一実施形態による接合位置の検出方法を図面を参照して説明する。図１は同実施形態による接合位置の検出方法の工程順を示す概念図である。図２は図１の工程のフローに従い、サンプルを処理した後のサンプル断面構造の模式図である。この図２において、便宜的にＮチャネル型ＭＯＳトランジスタ１６、Ｐチャネル型ＭＯＳトランジスタ１７が並記されている。図２において、各不純物層部分に挿入したＳＥＭ像は、本実施形態の図１のフローに従いサンプルを処理した後のＮ型拡散層５、Ｐ型拡散層９、Ｎウェル３、Ｐウェル２の表面状態を観察したものである。
【００３０】
以下、図１のフローに従い、本実施形態による接合位置の検出の処理について説明する。
ステップＳ１において、観察対象のサンプル１２を作製するため、半導体基板、本実施形態においてはシリコン基板１から、不純物フロファイルあるいは冶金学的なＰＮ接合位置を解析したい領域を、ダイヤモンドカッターなどを用いてサンプル１２として切り出し、へき開、もしくはFocused Ion Beam（ＦＩＢ）を用いることによって、その観察面（以下、断面とする）１３を露出させる。
【００３１】
次に、ステップＳ２において、上記断面１３に形成された自然酸化膜を選択的に除去するため、シリコン基板１と酸化膜との選択比の高い薬液、例えばフッ化水素（以下、フッ酸）と水とを１：１００（ＨＦ：Ｈ２Ｏ）に希釈した希フッ酸（DHF：Dilute Hydrofluoric acid）溶液により、溶液温度２０℃、処理時間３０秒にてサンプル１２を洗浄することにより除去する。
また、サンプル１２の断面１３に対してＣＭＰ（Chemical Mechanical Planarization）により、化学的に断面１３の表面を研磨して平坦化及び自然酸化膜を除去する化学研磨を行ってもよい。
【００３２】
次に、ステップＳ３において、断面１３上に断面１３上に遷移金属、例えばコバルト膜１８を、スパッタリングにより堆積させる。ここで、断面１３上に対するコバルト膜１８は、基板温度を４００℃とし、真空度を１．３Pa（10mTorr）、ＲＦパワーを２kWの条件により、１０ｎｍの厚さに堆積する。
【００３３】
次に、ステップＳ４において、サンプル１２を加熱し、断面１３上のコバルト膜１８と、このコバルト膜１８と接合している断面１３のシリコンとを熱による反応で合金化させてコバルトシリサイドを形成させる。ここで、上記加熱は、例えばＲＴＡ（Rapid Thermal Annealing）により、窒素雰囲気中にて、基板温度６８０℃にて３０秒間行う。
【００３４】
次に、ステップＳ５において、断面１３上にてコバルトシリサイド膜を形成した際、シリコンと未反応である余剰のコバルトの除去処理を行う。この除去処理は、過酸化水素水を含む溶液、例えば、溶液の温度70℃、１：２：１０の割合の塩酸−過酸化水素水−Ｈ２Ｏの混合液（ＨＰＭ）１４に３分間、サンプル１２を浸漬することで行う。
【００３５】
次に、ステップＳ６において、サンプル１２を再度加熱し、断面１３上のコバルトシリサイド膜と、このコバルトシリサイド膜と接合している断面１３のシリコンとを熱による反応でシリサイド化を促進させる。すなわち、ステップＳ４における加熱により、準安定状態にあるコバルトシリサイドのシリコン原子とコバルト原子とのシリサイド反応を促進し、下地依存性のみがエッチングレートに影響を及ぼす状態になるように、安定した組成を有するシリサイドを形成する。ここで、上記加熱は、例えばＲＴＡにより、窒素雰囲気中にて、基板温度７９０℃にて１０秒間行う。
【００３６】
次に、ステップＳ７において、エッチング溶液にサンプル１２を浸漬させ、断面１３上のコバルトシリサイド膜のエッチングを行う。上記エッチング溶液は希フッ酸を含む溶液、例えば１：１００の割合の希フッ酸とＨ２Ｏとの混合液（ＤＨＦ）１５であり、この混合液１５に１０分間、サンプル１２を浸漬させ、コバルトシリサイド膜のエッチングを行う。
このウェットエッチングの際、Ｐ型不純物領域上とＮ型不純物領域上とのコバルトシリサイド膜のエッチングレートに下地依存性が生じる。
【００３７】
すなわち、上述したウェットエッチングの際、コバルトシリサイドのエッチングレートにおいて、下地（断面１３）にドーピングされているイオン種が、Ｎ型不純物（Ｐ：リン、Ａs：ヒ素）または、Ｐ型不純物（Ｂ：ボロン）のいずれであるかにより、エッチングレートが異なる。
Ｐ型不純物領域上のコバルトシリサイドのエッチングレートに比較し、Ｎ型不純物領域上のコバルトシリサイドのエッチングレートが大きいため、上述したウェットエッチングにおいて、Ｎ型不純物領域上のコバルトシリサイドが選択的にエッチングされることによって除去されることになる。このとき、エッチング時間は、Ｎ型不純物領域上のコバルトシリサイドが完全に除去され、Ｐ型不純物領域上のコバルトシリサイドが領域上に残る時間にて設定される。ここで、エッチングレートによっては、コバルト膜１８の堆積される厚さを調整し、Ｎ型不純物領域上のコバルトシリサイドが完全にエッチングされた際、Ｐ型不純物領域上のコバルトシリサイドが領域面全体に残るよう、形成されるコバルトシリサイドの膜厚を調整する。
【００３８】
次に、ステップＳ４において、断面１３をＳＥＭにて観察する。観察例を図２に示す。図２はＮ型及びＰ型にドーピングしたシリコン基板１の断面１２上にコバルトシリサイド形成し、このコバルトシリサイドをウェットエッチングした後、断面をＳＥＭにて観察した、ＭＯＳトランジスタの断面構造の模式図である。
断面１３上のコバルトシリサイドのエッチング状態を観察すると、上述したように、Ｎ型不純物をドーピングした領域においては、ウェットエッチングによりコバルトシリサイド膜が完全に除去され、一方、Ｐ型不純物をドーピングした領域においては、同一の時間のウェットエッチングにおいてコバルトシリサイド膜は除去されない状態で残っていることが確認できる。
【００３９】
すなわち、コバルトシリサイドが完全にエッチングされずに残置している領域と、完全にエッチングされた領域の界面を、Ｐ型不純物領とＮ型不純物領域との接合の界面として検出し、その界面から、ＰＮ接合の位置を検出することとなる。
上述したように、図２において、Ｎチャネル型ＭＯＳトランジスタ１７とＰチャネル型ＭＯＳトランジスタ１８との断面をＳＥＭで観察した際の各不純物層のコバルトシリサイドの状態がＳＥＭ像として示されている。
【００４０】
Ｎチャネル型ＭＯＳトランジスタ１６は、シリコン基板１に形成されたＰウェル２内に、ソース及びドレインとなるＮ型不純物のＮ型拡散層５と、ゲートマスク窒化膜８，ゲートタングステン７及びゲートポリシリコン６等から形成され、隣接する他のトランジスタとＳＴＩ（Shallow Trench Isolation）４により分離される構造となっている。
ここで、Ｎ型不純物層５上にはコバルトシリサイド膜が完全に除去され、一方、Ｐウェル２上に形成されたコバルトシリサイドが除去されずに残っている。このコバルトシリサイドが除去された部分とされていない部分との境界の存在により、Ｐウェル２と、Ｎ型不純物層５との冶金的なＰＮ接合位置が正確にＳＥＭ像により視認できる。
【００４１】
同様に、Ｐチャネル型ＭＯＳトランジスタ１７は、シリコン基板１に形成されたＮウェル３内に、ソース及びドレインとなるＰ型不純物のＰ型拡散層９と、ゲートマスク窒化膜８，ゲートタングステン７及びゲートポリシリコン６等から形成され、隣接する他のトランジスタとＳＴＩ４により分離される構造となっている。
ここで、Ｐ型不純物層９上に形成されたコバルトシリサイドが除去されずに残り、一方、Ｎウェル３上にはコバルトシリサイド膜が完全に除去されている。このコバルトシリサイドが除去された部分とされていない部分との境界の存在により、Ｎウェル３と、Ｐ型不純物層９との冶金的なＰＮ接合位置が正確にＳＥＭ像により視認できる。
【００４２】
したがって、Ｐ型不純物領域とＮ型不純物領域との両者の境界、すなわち、冶金学的なＰＮ接合位置が鮮明に観察可能となる。
すなわち、本発明によれば、断面に対し、スパッタリングにて堆積したコバルトとシリコン基板とを熱反応させてコバルトシリサイドを形成し、形成したコバルトシリサイドのウェットエッチングし、下地依存のエッチングレートにより、コバルトシリサイドが完全に除去された領域と除去されていない領域との境界を形成し、不純物プロファイルを正確に反映した界面を可視的に作ることができる。
【００４３】
上述したように、ある特定微小部位の、冶金学的なＰＮ接合位置及び半導体基板にイオン注入して拡散させた、拡散層の不純物濃度を含めたプロファイルを検出することができる。この観察結果から、不良解析において半導体デバイスの不良原因や、その不良部位の位置の特定が行える。また、シミュレーションに用いる拡散モデルの合わせ込みを高い精度にて行うことができ、不純物プロファイルのシミュレーション精度の向上を図ることができ、正確な不純物のプロファイルを推定することが可能となる。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態による接合位置の検出方法における処理の流れを示す概念図である。
【図２】形成したコバルトシリサイドをウェットエッチングにてエッチングした、サンプル１２（Ｎチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタ）の断面１３のＳＥＭ観察の模式図である。
【図３】主な分析方法を示すテーブルである。
【図４】フッ酸処理したサンプル（Ｎチャネル型ＭＯＳトランジスタ）の断面のＳＥＭ像である。
【図５】フッ酸処理したサンプル（Ｐチャネル型ＭＯＳトランジスタ）の断面のＳＥＭ像である。
【符号の説明】
【００４５】
１…シリコン基板
２…Ｐウェル
３…Ｎウェル
４…ＳＴＩ
５…Ｎ型拡散層
６…ゲートポリシリコン
７…ゲートタングステン
８…ゲートマスク窒化膜
９…Ｐ型拡散層
１２…サンプル
１３…断面
１４…混合液（ＨＰＭ）
１５…混合液（ＤＨＦ）
１６…Ｎチャネル型ＭＯＳトランジスタ
１７…Ｐチャネル型ＭＯＳトランジスタ
１８…コバルト膜
【図１】
2008181935.tif 000003
【図２】
2008181935.tif 000004
【図３】
2008181935.tif 000005
【図４】
2008181935.tif 000006
【図５】
2008181935.tif 000007