(57)【要約】【課題】トレンチ溝のコーナー部へのストレス集中を低減させ、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置と製造方法を提供する。【解決手段】半導体装置は、素子分離のためのトレンチ溝１０５が形成された半導体基板１０１を備えている。トレンチ溝１０５の内部には、絶縁膜１０６ａ、１０６ｂとから構成される第２の絶縁膜１０６が埋め込まれている。トレンチ溝１０５の上部の内面では、第１の絶縁膜１０７が半導体基板１０１と絶縁膜１０６ｂとの間に設けられている。第１の絶縁膜１０７を形成する際には、トレンチ溝１０５の内面のうち上部のみが酸化され、トレンチ溝１０５のコーナー部は酸化されない。【選択図】図１
2008034624.tif 000002
【特許請求の範囲】
【請求項１】
素子分離領域となる溝が形成された半導体基板と、
前記溝を埋める第１の絶縁膜と、
前記溝の上部の内面に、前記半導体基板と前記第１の絶縁膜とに挟まれて形成された第２の絶縁膜とを備えていることを特徴とする半導体装置。
【請求項２】
前記半導体基板はシリコン基板で構成されており、前記第２の絶縁膜はシリコン酸化物からなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の絶縁膜は、前記溝の上部を埋める第３の絶縁膜と、前記溝の下部を埋め、前記第３の絶縁膜よりも流動性の高い材料からなる第４の絶縁膜とを有していることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１の絶縁膜は、前記溝の上部を埋める第５の絶縁膜と、前記溝の下部を埋め、前記第５の絶縁膜と同一の材料からなる第６の絶縁膜とを有していることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記溝の下部の内面に、前記半導体基板と前記第１の絶縁膜とに挟まれて形成された第７の絶縁膜をさらに備えていることを特徴とする請求項１〜４のうちいずれか１つに記載の半導体装置。
【請求項６】
前記第７の絶縁膜は、シリコン窒化物からなることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記溝の下部では、前記半導体基板と前記第１の絶縁膜とに挟まれ、前記溝の上部では、前記第２の絶縁膜と前記第１の絶縁膜とに挟まれた第８の絶縁膜をさらに備えていることを特徴とする請求項１または２に記載の半導体装置。
【請求項８】
前記第８の絶縁膜は、シリコン窒化物からなることを特徴とする請求項７に記載の半導体装置。
【請求項９】
シリコン酸化膜、シリコン窒化膜が順次形成された半導体基板内に素子分離領域となる溝を形成する工程（ａ）と、
前記半導体基板上に第１の絶縁膜を堆積させ、前記溝に前記第１の絶縁膜を埋め込む工程（ｂ）と、
前記溝の下部に形成された部分を残して、前記第１の絶縁膜をエッチングする工程（ｃ）と、
前記溝の上部の内面に沿って、第２の絶縁膜を形成する工程（ｄ）と、
前記半導体基板上に第３の絶縁膜を堆積させ、前記溝の上部に前記第３の絶縁膜を埋め込む工程（ｅ）と、  
前記シリコン窒化膜が露出するまで前記第３の絶縁膜を除去した後に、前記シリコン窒化膜を除去し、素子分離構造を形成する工程（ｆ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１０】
前記半導体基板はシリコン基板で構成されており、前記第２の絶縁膜はシリコン酸化物からなることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記工程（ｄ）において、前記第２の絶縁膜が、酸素ラジカルを用いた酸化により形成されることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第３の絶縁膜は、前記第１の絶縁膜と同一の材料からなることを特徴とする請求項
９〜１１のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１３】
前記工程（ｆ）において、前記第３の絶縁膜のエッチングレートをＡ、前記シリコン酸化膜のエッチングレートをＢとすると、Ａ／Ｂ≦１．２であることを特徴とする請求項９〜１１のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１４】
前記第１の絶縁膜のエッチングレートが前記第３の絶縁膜のエッチングレートよりも大きいことを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記第１の絶縁膜は、前記第３の絶縁膜よりも流動性の高い材料からなることを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記工程（ａ）の後で且つ前記工程（ｂ）の前に、前記溝の内面および前記半導体基板上に第４の絶縁膜を形成する工程（ｇ）をさらに備えており、
前記工程（ｄ）において、前記溝の上部の内面および前記半導体基板上に形成された前記第４の絶縁膜を酸化することにより、前記溝の上部の内面に、前記第２の絶縁膜を形成することを特徴とする請求項９〜１５のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１７】
前記第４の絶縁膜は、シリコン窒化物からなることを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記工程（ｄ）の後で且つ前記工程（ｅ）の前に、前記第１の絶縁膜をエッチングして前記溝の下部の内面を露出させる工程（ｈ）と、前記工程（ｈ）の後で且つ前記工程（ｅ）の前に、前記溝の下部の内面、前記第２の絶縁膜、および前記半導体基板上に第５の絶縁膜を形成する工程（ｉ）とをさらに備えており、
前記工程（ｅ）において、前記第３の絶縁膜は、前記溝の下部にも埋め込まれることを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１９】
前記第５の絶縁膜は、シリコン窒化物からなることを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２０】
前記工程（ｈ）において、前記第１の絶縁膜のエッチングレートをＣ、前記第２の絶縁膜のエッチングレートをＤとすると、Ｃ／Ｄ≧３０であることを特徴とする請求項１８または１９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ同士を電気的に絶縁する素子分離構造を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、トランジスタ同士を電気的に絶縁分離する技術としてＬＯＣＯＳ（Localoxidation of Silicon)分離が広く使用されてきた。しかしながら、近年、トランジスタの急激な微細化が進むにつれ、ＬＯＣＯＳ分離では、バーズビークによるトランジスタ領域の縮小化や分離間耐圧の低下という問題が生じてきた。そこで、新たな素子分離技術としてトレンチ溝分離（トレンチ分離、ＳＴＩ（Shallow Trench Isoration)）技術が実用化されるようになった（例えば、非特許文献１参照）。
【０００３】
以下、従来のＳＴＩ構造の形成方法について図９を参照して説明する。図９（ａ）〜（ｄ）は、従来のＳＴＩ構造の製造方法を示す断面図である。
【０００４】
まず、図９（ａ）に示すように、例えばシリコンからなる半導体基板１上にシリコン酸化膜２、シリコン窒化膜３を順次堆積する。その後、シリコン窒化膜３上にレジスト４を形成し、リソグラフィー法によりトランジスタ形成領域のパターニングを行う。
【０００５】
次に、図９（ｂ）に示す工程において、ドライエッチングによりシリコン窒化膜３をエッチングし、トランジスタ形成領域を形成する。次いで、同じくドライエッチングにより半導体基板１およびシリコン酸化膜２をエッチングし、素子分離領域となるトレンチ溝５を形成する。
【０００６】
続いて、図９（ｃ）に示す工程において、形成したトレンチ溝５の内面に第１の絶縁膜７を形成する。その後、第２の絶縁膜６を半導体基板１の全面上に堆積させ、トレンチ溝５が完全に埋まるまで第２の絶縁膜６を埋め込む。ここで、第１の絶縁膜７としては、１０００℃〜１２００℃の高温で形成されたシリコン酸化膜がよく用いられる。また、第２の絶縁膜６としては、ＣＶＤ法を用いて形成されたＴＥＯＳ（Tetraethoxysilane）膜やＨＤＰ−ＮＳＧ(High Density Plasma−Nondoped Silicate Glass）膜がよく用いられる。
【０００７】
続いて、図９（ｄ）に示す工程において、第２の絶縁膜６をアニール処理した後、化学的機械研磨（ＣＭＰ）法により、トレンチ溝５に埋め込まれた第２の絶縁膜６をシリコン窒化膜３が露出するまで研磨する。さらに、リン酸を用いてシリコン窒化膜３を除去する事によりＳＴＩ構造が形成される。
【０００８】
ところで、図９（ｃ）に示す工程において、第１の絶縁膜７を形成する際には、半導体基板１のうちトレンチ溝５の内面部（以降、単に「トレンチ溝５の内面」と表記する）が酸化される。このとき、トレンチ溝５の底面のコーナー部では、トレンチ溝５の底面とトレンチ溝５の側面とからの酸化が同時に進むため、これらの酸化膜がぶつかりあうことで大きな応力が発生する。この応力は、第１の絶縁膜７が厚くなるほど、またはトレンチ溝５の幅が狭くなるほど増大する。そして、トレンチ溝５の底面のコーナー部に大きな応力が発生すると、該コーナー部から半導体基板１に結晶欠陥が起こり、素子分離特性が悪化するという問題が生じる。
【０００９】
この問題を解決するため、面異方性の溶解度を有する材料からなる半導体基板を用い、該半導体基板に素子分離用のトレンチ溝を形成し、その後、該半導体基板の溶解度が面異方性である性質を利用し、ウェットエッチングによってトレンチ溝のコーナー部の角度を緩和させる技術が提案されている（特許文献１参照）。この技術では、トレンチ溝のコーナー部をより緩やかな角度で形成することで、該コーナー部へのストレス集中を著しく低減させ、コーナー部における欠陥の発生を抑制させている。
【非特許文献１】B.Davari et al.、「IEDM Technical Digest」、p.92、1988
【特許文献１】特開平７−１６１８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記の技術ではトレンチ溝のコーナー部をより緩やかな角度に形成することが出来るが、トレンチ溝の底部には角度が約７２度となる新たなコーナー部が形成される。そのため、トレンチ溝の内面を酸化した場合、新たに形成されたコーナー部の先端には、その両側からの酸化膜がぶつかりあうことで応力が発生し、該応力により結晶欠陥を誘起してしまう恐れがある。
【００１１】
本発明は上記の不具合を解決するためになされたものであり、トレンチ溝のコーナー部へのストレス集中を低減させ、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の目的を達成するため、本発明の素子分離構造を有する半導体装置は、素子分離領域となる溝が形成された半導体基板と、前記溝を埋める第１の絶縁膜と、前記溝の上部の内面に、前記半導体基板と前記第１の絶縁膜とに挟まれて形成された第２の絶縁膜とを備えている。
【００１３】
この構成によると、第２の絶縁膜を形成する際に溝の内面のうち上部のみが酸化され、溝の下部は酸化されていない。そのため、溝の下部が酸化されることにより生じるコーナー部への応力を低減することができる。その結果、溝のコーナー部へのストレス集中を低減させ、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を実現することができる。
【００１４】
なお、前記半導体基板はシリコン基板で構成されており、前記第２の絶縁膜はシリコン酸化物からなることが好ましい。この場合、シリコン基板内に形成された溝の内面を酸化することで、シリコン酸化物からなる第２の絶縁膜を容易に形成することができるため、素子分離構造を有する半導体装置を比較的容易に形成することが可能となる。
【００１５】
また、本発明の半導体装置においては、前記第１の絶縁膜は、前記溝の上部を埋める第３の絶縁膜と、前記溝の下部を埋め、前記第３の絶縁膜よりも流動性の高い材料からなる第４の絶縁膜とを有していることが好ましい。これにより、より微細な溝を有する半導体装置であっても、ボイドの発生を抑制することができ、十分な素子分離特性を示す半導体装置を提供することができる。
【００１６】
また、前記第１の絶縁膜は、前記溝の上部を埋める第５の絶縁膜と、前記溝の下部を埋め、前記第５の絶縁膜と同一の材料からなる第６の絶縁膜とを有していてもよい。
【００１７】
また、本発明の半導体装置は、前記溝の下部の内面に、前記半導体基板と前記第１の絶縁膜とに挟まれて形成された第７の絶縁膜をさらに備えていることが好ましい。この場合、前記第７の絶縁膜は、シリコン窒化物からなることがより好ましい。この構成によれば、素子分離構造を形成した後に、酸素雰囲気下にて熱処理を行う工程（例えば、ゲート酸化膜形成工程）において、酸化種の溝の底部への侵入を防ぐことができるため、酸化による溝の底部への応力の増加を抑制することができる。その結果、素子分離構造を形成した後も、十分な素子分離特性を維持し、トランジスタの特性変動を抑制することができる半導体装置を実現することができる。
【００１８】
また、本発明の半導体装置の製造方法は、シリコン酸化膜、シリコン窒化膜が順次形成された半導体基板内に素子分離領域となる溝を形成する工程（ａ）と、前記半導体基板上に第１の絶縁膜を堆積させ、前記溝に前記第１の絶縁膜を埋め込む工程（ｂ）と、前記溝の下部に形成された部分を残して、前記第１の絶縁膜をエッチングする工程（ｃ）と、前記溝の上部の内面に沿って、第２の絶縁膜を形成する工程（ｄ）と、前記半導体基板上に第３の絶縁膜を堆積させ、前記溝の上部に前記第３の絶縁膜を埋め込む工程（ｅ）と、前記シリコン窒化膜が露出するまで前記第３の絶縁膜を除去した後に、前記シリコン窒化膜を除去し、素子分離構造を形成する工程（ｆ）とを備えている。
【００１９】
この製造方法によれば、工程（ｄ）において第２の絶縁膜を形成する際に、溝の内面のうち上部のみが酸化され、溝の下部は酸化されない。したがって、酸化することにより生じる溝のコーナー部への応力を低減させることができるため、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を製造することが可能となる。
【００２０】
また、前記工程（ｆ）において、前記第３の絶縁膜のエッチングレートをＡ、前記シリコン酸化膜のエッチングレートをＢとすると、Ａ／Ｂ≦１．２であることが好ましい。これにより、素子分離構造を形成した後、ゲート電極を形成する際に、半導体基板面に対してゲート電極が落ち込むことを抑制することができ、トレンチ溝の上端部におけるゲート絶縁膜の破壊などを防ぐことが可能となる。
【００２１】
また、前記第１の絶縁膜のエッチングレートが前記第３の絶縁膜のエッチングレートよりも大きいことが好ましい。さらに、前記第１の絶縁膜は、前記第３の絶縁膜よりも流動性の高い材料からなることがより好ましい。これにより、ボイドの発生を抑制しつつ第１の絶縁膜を溝に埋め込むことができ、さらに、効率よく第１の絶縁膜をエッチングすることができる。その結果、十分な素子分離特性を示す半導体装置を効率よく製造することが可能となる。
【発明の効果】
【００２２】
本発明の半導体装置およびその製造方法によれば、半導体基板内に素子分離のための溝が設けられており、該溝の内面の上部に絶縁膜が備えられている。絶縁膜を形成する際には、溝の内面の上部のみが酸化され、溝のコーナー部は酸化されない。したがって、溝のコーナー部のストレス集中を低減させ、酸化による該コーナー部における結晶欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を実現することが可能となる。
【発明を実施するための最良の形態】
【００２３】
（第１の実施形態）
以下、本発明の第１の実施形態に係る素子分離構造を有する半導体装置および該半導体装置の製造方法について図面を参照して説明する。
【００２４】
最初に、本実施形態の素子分離構造を有する半導体装置の構成について、図１を用いて説明する。図１は、本実施形態の半導体装置の構成を示す断面図である。
【００２５】
図１に示すように、本実施形態の半導体装置は、トレンチ溝１０５が形成され、シリコンなどからなる半導体基板１０１と、半導体基板１０１上に形成されたシリコン酸化膜１０２と、トレンチ溝１０５の上部の内面に形成された例えばシリコン酸化膜からなる第１の絶縁膜１０７と、トレンチ溝１０５の内部に形成された第２の絶縁膜１０６とを備えている。ここで、第２の絶縁膜１０６は、後述するように、それぞれ別の工程で形成された絶縁膜１０６ａと絶縁膜１０６ｂとから構成されている。また、第１の絶縁膜１０７に用いられるシリコン酸化膜は、例えば酸素ラジカルによってトレンチ溝１０５の内面を酸化することにより形成されている。第２の絶縁膜１０６としては、例えばＨＤＰ−ＮＳＧ(High Density Plasma−Nondoped Silicate Glass）膜が用いられる。
【００２６】
本実施形態の半導体装置は、素子分離のためのトレンチ溝１０５が形成された半導体基板１０１を備えている。トレンチ溝１０５の内部には、第２の絶縁膜１０６が埋め込まれ、且つ、トレンチ溝１０５の内面の一部には第１の絶縁膜１０７が形成されている。つまり、トレンチ溝１０５の下部の内面では、絶縁膜１０６ａが半導体基板１０１と隣接して設けられており、トレンチ溝１０５の上部の内面では、第１の絶縁膜１０７が半導体基板１０１と絶縁膜１０６ｂとの間に設けられている。この構成によると、第１の絶縁膜１０７を形成する際にトレンチ溝１０５の内面のうち上部のみが酸化され、トレンチ溝１０５の下部は酸化されない。そのため、トレンチ溝１０５の下部が酸化されることにより生じるトレンチ溝１０５のコーナー部への応力を低減することができる。その結果、トレンチ溝１０５のコーナー部へのストレス集中を低減させ、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を実現することができる。
【００２７】
また、本実施形態の半導体装置では、トレンチ溝１０５の上端が酸化されることで丸められているので、トレンチ溝１０５の上端に加わる応力が緩和されている。
【００２８】
なお、本発明の半導体装置では、半導体基板はシリコン基板で構成されており、第１の絶縁膜１０７はシリコン酸化物からなることが好ましい。この場合、シリコン基板内に形成されたトレンチ溝１０５の内面を酸化することにより、シリコン酸化物からなる第１の絶縁膜１０７を容易に形成することができる。
【００２９】
なお、本実施形態の半導体装置においては、トレンチ溝１０５の内部に形成される第２の絶縁膜１０６としてＨＤＰ−ＮＳＧ膜を用いたが、これに代えて、ＣＶＤ（化学気相成長）法により形成される絶縁膜、またはスピンコート法で塗布された後、熱処理を行うことにより形成される絶縁膜であってもよい。
【００３０】
次に、本発明の第１の実施形態に係る素子分離構造を有する半導体装置の製造方法について図２を用いて説明する。図２（ａ）〜（ｇ）は、本実施形態の半導体装置の製造方法を示す断面図である。
【００３１】
図２（ａ）に示す工程において、シリコンなどからなる半導体基板１０１上に、シリコン酸化膜１０２、シリコン窒化膜１０３を順次堆積する。その後、シリコン窒化膜１０３上にレジスト１０４を形成し、リソグラフィー法によりトランジスタ形成領域のパターニングを行う。
【００３２】
次に、図２（ｂ）に示す工程において、ドライエッチングによりシリコン窒化膜１０３をエッチングし、トランジスタ形成領域を形成する。次いで、同じくドライエッチングによりシリコン酸化膜１０２および半導体基板１０１をエッチングし、素子分離領域となるトレンチ溝１０５を形成する。
【００３３】
続いて、図２（ｃ）に示す工程において、半導体基板１０１の全面上にＨＤＰ−ＮＳＧ膜などからなる絶縁膜１０６ａを堆積させ、絶縁膜１０６ａをトレンチ溝１０５に埋め込む。
【００３４】
続いて、図２（ｄ）に示す工程において、化学的機械研磨（ＣＭＰ）法により、トレンチ溝１０５に埋め込まれた絶縁膜１０６ａを研磨して平坦化する。その後、トレンチ溝１０５の上部が露出するまで絶縁膜１０６ａをドライエッチングによりエッチバックを行う。
【００３５】
続いて、図２（ｅ）に示す工程において、トレンチ溝１０５の上部の露出面に例えばシリコン酸化膜からなる第１の絶縁膜１０７を形成する。このとき、酸素ラジカルを用いた１０００〜１２００℃の温度範囲における酸化を行うことにより、シリコン酸化膜を形成することが好ましい。この方法によれば、１０００℃以上の高温で処理することで、トレンチ溝１０５の上端を丸めることができるため、トレンチ溝１０５の上端に加わる応力を緩和することができる。また、絶縁物中での拡散距離が短い酸素ラジカルを用いることにより酸素ラジカルが半導体基板１０１の底部にまで到達しないので、半導体基板１０１の底部が酸化されることを防ぐことができる。
【００３６】
さらに、図２（ｆ）に示す工程において、半導体基板１０１の全面上に、絶縁膜１０６ａと同じ材料で構成される絶縁膜１０６ｂを堆積させ、トレンチ溝１０５の上部に絶縁膜１０６ｂを埋め込む。これにより、トレンチ溝１０５は絶縁膜１０６ａ、１０６ｂにより完全に埋め込まれた状態となる。
【００３７】
最後に、図２（ｇ）に示す工程において、絶縁膜１０６ｂを１０００〜１２００℃の温度範囲でアニール処理を行う。さらに、ＣＭＰ法により、トレンチ溝１０５の上部に埋め込まれた絶縁膜１０６ｂをシリコン窒化膜１０３が露出するまで研磨した後、シリコン窒化膜１０３をリン酸を用いて除去する事により、トレンチ溝１０５による素子分離構造を形成することができる。
【００３８】
以降、ここでは省略するが、トランジスタなどの素子を形成する工程、配線工程などを経て、本実施形態の素子分離構造を有する半導体装置を製造することができる。
【００３９】
本実施形態の半導体装置の製造方法によれば、図２（ｅ）に示す第１の絶縁膜１０７を形成する工程において、トレンチ溝１０５の内面のうち上部のみが酸化され、トレンチ溝１０５の下部は酸化されない。したがって、酸化することにより生じるトレンチ溝１０５のコーナー部への応力を低減させることができるため、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を製造することが可能となる。
【００４０】
なお、図２（ｄ）に示す工程において、トレンチ溝１０５の上部を露出させる際には、ＣＭＰ法によりＨＤＰ−ＮＳＧ膜を研磨して平坦化した後、トレンチ溝１０５の上部が露出するまでＨＤＰ−ＮＳＧ膜をドライエッチングによりエッチバックを行ったが、必ずしもＣＭＰ法を用いる必要はない。また、エッチバックもドライエッチングの代わりにウェットエッチングを用いて行ってもよい。
【００４１】
（第２の実施形態）
以下、本発明の第２の実施形態に係る素子分離構造を有する半導体装置および該半導体装置の製造方法について図面を参照して説明する。
【００４２】
最初に、本実施形態の素子分離構造を有する半導体装置の構成について、図３を用いて説明する。図３は、本実施形態の半導体装置の構成を示す断面図である。
【００４３】
図３に示すように、本実施形態の半導体装置は、トレンチ溝１０５が形成され、シリコンなどからなる半導体基板１０１と、半導体基板１０１上に形成された例えばシリコン酸化膜１０２と、トレンチ溝１０５の下部に形成された第２の絶縁膜１０６と、トレンチ溝１０５の上部の内面に形成された例えばシリコン酸化膜からなる第１の絶縁膜１０７と、トレンチ溝１０５の上部に形成された第３の絶縁膜１０８とを備えている。ここで、第１の絶縁膜１０７に用いられるシリコン酸化膜は、例えば酸素ラジカルによってトレンチ溝１０５の内面を酸化することにより形成されている。また、第２の絶縁膜１０６としては、例えばＳＯＧ（Spin on Glass）膜が用いられ、第３の絶縁膜１０８としては、例えばＨＤＰ−ＮＳＧ(High Density Plasma−Nondoped Silicate Glass）膜が用いられる。
【００４４】
本実施形態の半導体装置は、素子分離のためのトレンチ溝１０５が形成された半導体基板１０１を備えている。トレンチ溝１０５の下部および上部には、それぞれ第２の絶縁膜１０６および第３の絶縁膜１０８が埋め込まれ、さらにトレンチ溝１０５の上部の内面には、第１の絶縁膜１０７が形成されている。つまり、トレンチ溝１０５の下部の内面では、第２の絶縁膜１０６が半導体基板１０１と隣接して設けられており、トレンチ溝１０５の上部の内面では、第１の絶縁膜１０７が半導体基板１０１と第３の絶縁膜１０８との間に設けられている。この構成によると、第１の絶縁膜１０７を形成する際にトレンチ溝１０５の内面のうち上部のみが酸化され、トレンチ溝１０５の下部は酸化されない。そのため、トレンチ溝１０５の下部が酸化されることにより生じるトレンチ溝１０５のコーナー部への応力を低減することができる。その結果、第１の実施形態の半導体装置と同様に、トレンチ溝１０５のコーナー部へのストレス集中を低減させ、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を実現することができる。
【００４５】
また、本実施形態の半導体装置では、トレンチ溝１０５の上端が酸化されることで丸められているので、トレンチ溝１０５の上端に加わる応力が緩和されている。
【００４６】
また、本実施形態の半導体装置では、トレンチ溝１０５の内部に埋め込まれる絶縁膜として、第２の絶縁膜１０６と第３の絶縁膜１０８の２種類の絶縁膜が用いられており、この点において第１の実施形態の半導体装置と異なっている。ここで、第２の絶縁膜１０６は第３の絶縁膜１０８よりエッチングレートが大きく、流動性が高い材料で構成されていることが好ましい。また、第３の絶縁膜１０８のエッチングレートをＡ、シリコン酸化膜１０２のエッチングレートをＢとしたとき、Ａ／Ｂ≦１．２であることが好ましい。これにより、上述の効果に加えて、より微細なトレンチ溝を有する半導体装置であっても、ボイドの発生を抑制することができ、十分な素子分離特性を示す半導体装置を提供することができる。
【００４７】
なお、本実施形態の半導体装置では、トレンチ溝１０５の下部に埋め込む第２の絶縁膜１０６としてＳＯＧ膜を用いたが、オゾンＴＥＯＳ膜、ＢＰＳＧ膜（Boron Phosphorus Silicon Glass）、またはスピンコート法で塗布された後、熱処理を行うことにより形成される絶縁膜を用いてもよい。
【００４８】
次に、本発明の第２の実施形態に係る素子分離構造を有する半導体装置の製造方法について図４を用いて説明する。図４（ａ）〜（ｇ）は、本実施形態の半導体装置の製造方法を示す断面図である。
【００４９】
図４（ａ）に示す工程において、シリコンなどからなる半導体基板１０１上に、シリコン酸化膜１０２、シリコン窒化膜１０３を順次堆積する。その後、シリコン窒化膜１０３上にレジスト１０４を形成し、リソグラフィー法によりトランジスタ形成領域のパターニングを行う。
【００５０】
次に、図４（ｂ）に示す工程において、ドライエッチングによりシリコン窒化膜１０３をエッチングし、トランジスタ形成領域を形成する。次いで、同じくドライエッチングによりシリコン酸化膜１０２および半導体基板１０１をエッチングし、素子分離領域となるトレンチ溝１０５を形成する。
【００５１】
続いて、図４（ｃ）に示す工程において、半導体基板１０１の全面上にＳＯＧ膜などからなる第２の絶縁膜１０６を堆積させ、第２の絶縁膜１０６をトレンチ溝１０５に埋め込む。
【００５２】
続いて、図４（ｄ）に示す工程において、ＣＭＰ法により、トレンチ溝１０５に埋め込まれた第２の絶縁膜１０６を研磨して平坦化する。その後、トレンチ溝１０５の上部が露出するまで第２の絶縁膜１０６をドライエッチングによりエッチバックを行う。
【００５３】
続いて、図４（ｅ）に示す工程において、トレンチ溝１０５の上部の露出面に例えばシリコン酸化膜からなる第１の絶縁膜１０７を形成する。このとき、酸素ラジカルを用いた１０００〜１２００℃の温度範囲における酸化を行うことにより、シリコン酸化膜を形成することが好ましい。この方法によれば、１０００℃以上の高温で処理することで、トレンチ溝１０５の上端を丸めることができるため、トレンチ溝１０５の上端に加わる応力を緩和することができる。また、絶縁物中での拡散距離が短い酸素ラジカルを用いることにより酸素ラジカルが半導体基板１０１の底部にまで到達しないので、半導体基板１０１の底部が酸化されることを防ぐことができる。
【００５４】
さらに、図４（ｆ）に示す工程において、半導体基板１０１の全面上に、ＨＤＰ−ＮＳＧ膜などからなる第３の絶縁膜１０８を堆積させ、トレンチ溝１０５の上部に第３の絶縁膜１０８を埋め込む。これにより、トレンチ溝１０５は第２の絶縁膜１０６と第３の絶縁膜１０８により完全に埋め込まれた状態となる。
【００５５】
最後に、図４（ｇ）に示す工程において、第３の絶縁膜１０８を１０００〜１２００℃の温度範囲でアニール処理を行う。さらに、ＣＭＰ法により、トレンチ溝１０５の上部に埋め込まれた第３の絶縁膜１０８をシリコン窒化膜１０３が露出するまで研磨した後、シリコン窒化膜１０３をリン酸を用いて除去する事により、トレンチ溝１０５による素子分離構造を形成することができる。
【００５６】
以降、ここでは省略するが、トランジスタなどの素子を形成する工程、配線工程などを経て、本実施形態の素子分離構造を有する半導体装置を製造することができる。
【００５７】
本実施形態の半導体装置の製造方法によれば、図４（ｅ）に示す第１の絶縁膜１０７を形成する工程において、トレンチ溝１０５の内面のうち上部のみが酸化され、トレンチ溝１０５の下部は酸化されない。したがって、酸化することにより生じるトレンチ溝１０５のコーナー部への応力を低減させることができるため、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を製造することが可能となる。
【００５８】
また、本実施形態の半導体装置の製造方法において、第２の絶縁膜１０６は第３の絶縁膜１０８よりエッチングレートが大きく、流動性が高い材料で構成されていることが好ましい。これにより、図４（ｃ）に示す工程において、ボイドの発生を抑制しつつ第２の絶縁膜１０６をトレンチ溝１０５に埋め込むことができ、さらに、図４（ｄ）に示す工程において、効率よく第２の絶縁膜１０６をエッチングすることができる。
【００５９】
また、本実施形態の半導体装置の製造方法では、アニール処理後の第３の絶縁膜１０８のエッチングレートをＡ、シリコン酸化膜１０２のエッチングレートをＢとすると、Ａ／Ｂ≦１．２であることが好ましい。これにより、素子分離構造を形成した後、ゲート電極を形成する際に、半導体基板面に対してゲート電極が落ち込むことを抑制することができ、トレンチ溝１０５の上端部におけるゲート絶縁膜の破壊などを防ぐことが可能となる。
【００６０】
なお、図４（ｄ）に示す工程において、トレンチ溝１０５の上部を露出させる際には、ＣＭＰ法によりＨＤＰ−ＮＳＧ膜を研磨して平坦化した後、トレンチ溝１０５の上部が露出するまでＨＤＰ−ＮＳＧ膜をドライエッチングによりエッチバックを行ったが、必ずしもＣＭＰ法を用いる必要はない。また、エッチバックもドライエッチングの代わりにウェットエッチングを用いて行ってもよい。
【００６１】
（第３の実施形態）
以下、本発明の第３の実施形態に係る素子分離構造を有する半導体装置および該半導体装置の製造方法について図面を参照して説明する。
【００６２】
最初に、本実施形態の素子分離構造を有する半導体装置の構成について、図５を用いて説明する。図５は、本実施形態の半導体装置の構成を示す断面図である。
【００６３】
図５に示すように、本実施形態の半導体装置は、トレンチ溝１０５が形成され、シリコンなどからなる半導体基板１０１と、半導体基板１０１上に形成されたシリコン酸化膜１０２と、トレンチ溝１０５の下部の内面に形成された例えばシリコン窒化膜からなる第４の絶縁膜１０９と、トレンチ溝１０５の上部の内面に形成された例えばシリコン酸化膜からなる第１の絶縁膜１０７と、トレンチ溝１０５の内部に埋め込まれて形成された第２の絶縁膜１０６とを備えている。ここで、第２の絶縁膜１０６は、後述するように、それぞれ別の工程で形成された絶縁膜１０６ａと絶縁膜１０６ｂとから構成されている。また、第１の絶縁膜１０７に用いられるシリコン酸化膜は、例えば酸素ラジカルによって、トレンチ溝１０５の内面に設けられた第４の絶縁膜の一部を酸化することにより形成されている。また、第２の絶縁膜１０６としては、例えばＨＤＰ−ＮＳＧ膜が用いられる。
【００６４】
本実施形態の半導体装置は、素子分離のためのトレンチ溝１０５が形成された半導体基板１０１を備えている。トレンチ溝１０５の下部の内面および上部の内面には、それぞれ第４の絶縁膜１０９および第１の絶縁膜１０７が形成され、さらにトレンチ溝１０５の内部には、第２の絶縁膜１０６が埋め込まれている。つまり、トレンチ溝１０５の下部では、第４の絶縁膜１０９が半導体基板１０１と絶縁膜１０６ａとの間に設けられており、トレンチ溝１０５の上部では、第１の絶縁膜１０７が半導体基板１０１と絶縁膜１０６ｂとの間に設けられている。この構成によると、第１の絶縁膜１０７を形成する際にトレンチ溝１０５の内面のうち上部のみが酸化され、トレンチ溝１０５の下部は酸化されない。そのため、トレンチ溝１０５の下部が酸化されることにより生じるトレンチ溝１０５のコーナー部への応力を低減することができる。その結果、第１の実施形態の半導体装置と同様に、トレンチ溝１０５のコーナー部へのストレス集中を低減させ、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を実現することができる。
【００６５】
また、本実施形態の半導体装置は、トレンチ溝１０５の下部の内面にシリコン窒化膜などからなる第４の絶縁膜１０９を備えており、この点において第１の実施形態の半導体装置と異なっている。これにより、素子分離構造を形成した後に、酸素雰囲気下にて熱処理を行う工程（例えば、ゲート酸化膜形成工程）において、酸化種のトレンチ溝１０５の底部への侵入を防ぐことができるため、酸化によるトレンチ溝１０５の底部への応力の増加を抑制することができる。その結果、素子分離構造を形成した後も、十分な素子分離特性を維持し、トランジスタの特性変動を抑制させることができる素子分離構造を有する半導体装置を提供することができる。
【００６６】
また、本実施形態の半導体装置では、トレンチ溝１０５の上端が酸化されることで丸められているので、トレンチ溝１０５の上端に加わる応力が緩和されている。
【００６７】
なお、本実施形態の半導体装置においては、トレンチ溝１０５の内部に形成される第２の絶縁膜１０６としてＨＤＰ−ＮＳＧ膜を用いたが、これに代えて、ＣＶＤ法により形成される絶縁膜、またはスピンコート法で塗布された後、熱処理を行うことにより形成される絶縁膜であってもよい。
【００６８】
次に、本発明の第３の実施形態に係る素子分離構造を有する半導体装置の製造方法について図６を用いて説明する。図６（ａ）〜（ｇ）は、本実施形態の半導体装置の製造方法を示す断面図である。
【００６９】
図６（ａ）に示す工程において、シリコンなどからなる半導体基板１０１上に、シリコン酸化膜１０２、シリコン窒化膜１０３を順次堆積する。その後、シリコン窒化膜１０３上にレジスト１０４を形成し、リソグラフィー法によりトランジスタ形成領域のパターニングを行う。
【００７０】
次に、図６（ｂ）に示す工程において、ドライエッチングによりシリコン窒化膜１０３をエッチングし、トランジスタ形成領域を形成する。次いで、同じくドライエッチングによりシリコン酸化膜１０２および半導体基板１０１をエッチングし、素子分離領域となるトレンチ溝１０５を形成する。
【００７１】
続いて、図６（ｃ）に示す工程において、トレンチ溝１０５の内面およびシリコン窒化膜１０３上に、ＣＶＤ法により厚みが５ｎｍ程度の例えばシリコン窒化膜からなる第４の絶縁膜１０９を堆積させる。その後、半導体基板１０１の全面上にＨＤＰ−ＮＳＧ膜などからなる絶縁膜１０６ａを堆積させ、トレンチ溝１０５の内部に絶縁膜１０６ａを埋め込む。
【００７２】
続いて、図６（ｄ）に示す工程において、ＣＭＰ法により、トレンチ溝１０５に埋め込まれた絶縁膜１０６ａを研磨して平坦化する。その後、トレンチ溝１０５の上部が露出するまで絶縁膜１０６ａをドライエッチングによりエッチバックを行う。このとき、トレンチ溝１０５の内面の上部およびシリコン窒化膜１０３上に形成された第４の絶縁膜１０９が露出された状態となる。
【００７３】
続いて、図６（ｅ）に示す工程において、上述の図６（ｄ）の工程で露出された第４の絶縁膜１０９であるシリコン窒化膜を酸化することにより、第１の絶縁膜１０７となるシリコン酸化膜を形成する。このとき、酸素ラジカルを用いた１０００〜１２００℃の温度範囲における酸化を行うことにより、シリコン酸化膜を形成することが好ましい。この方法によれば、１０００℃以上の高温で処理することで、トレンチ溝１０５の上端を丸めることができるため、トレンチ溝１０５の上端に加わる応力を緩和することができる。また、絶縁物中での拡散距離が短い酸素ラジカルを用いることにより、酸素ラジカルが半導体基板１０１の底部にまで到達しないので半導体基板１０１の底部が酸化されることを防ぐことができる。
【００７４】
さらに、図６（ｆ）に示す工程において、半導体基板１０１の全面上に、絶縁膜１０６ａと同じ材料で構成される絶縁膜１０６ｂを堆積させ、トレンチ溝１０５の上部に絶縁膜１０６ｂを埋め込む。これにより、トレンチ溝１０５は絶縁膜１０６ａ、１０６ｂにより完全に埋め込まれた状態となる。
【００７５】
最後に、図６（ｇ）に示す工程において、絶縁膜１０６ｂを１０００〜１２００℃の温度範囲でアニール処理を行う。さらに、ＣＭＰ法により、トレンチ溝１０５の上部に埋め込まれた絶縁膜１０６ｂをシリコン窒化膜１０３が露出するまで研磨した後、シリコン窒化膜１０３をリン酸を用いて除去する事により、トレンチ溝１０５による素子分離構造を形成することができる。
【００７６】
以降、ここでは省略するが、トランジスタなどの素子を形成する工程、配線工程などを経て、本実施形態の素子分離構造を有する半導体装置を製造することができる。
【００７７】
本実施形態の半導体装置の製造方法によれば、図６（ｅ）に示す第１の絶縁膜１０７を形成する工程において、トレンチ溝１０５の内面のうち上部に形成された第４の絶縁膜１０９のみが酸化され、トレンチ溝１０５の下部に形成された第４の絶縁膜１０９は酸化されない。したがって、酸化することにより生じるトレンチ溝１０５のコーナー部への応力を低減させることができるため、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を製造することが可能となる。
【００７８】
また、本実施形態の半導体装置の製造方法では、図６（ｃ）に示す工程において、トレンチ溝１０５の下部の内面には、第４の絶縁膜１０９としてシリコン窒化膜が形成されている。これにより、素子分離構造を形成した後に、酸素雰囲気下にて熱処理を行う工程（例えば、ゲート酸化膜形成工程）において、酸化種のトレンチ溝１０５の底部への侵入を防ぐことができるため、酸化によるトレンチ溝１０５の底部への応力の増加を抑制することができる。したがって、十分な素子分離特性を維持し、トランジスタの特性変動を抑制させることができる素子分離構造を有する半導体装置を製造することができる。
【００７９】
なお、図６（ｄ）に示す工程において、トレンチ溝１０５の上部を露出させる際には、ＣＭＰ法によりＨＤＰ−ＮＳＧ膜を研磨して平坦化した後、トレンチ溝１０５の上部が露出するまでＨＤＰ−ＮＳＧ膜をドライエッチングによりエッチバックを行ったが、必ずしもＣＭＰ法を用いる必要はない。また、エッチバックもドライエッチングの代わりにウェットエッチングを用いて行ってもよい。
【００８０】
また、本実施形態の半導体装置の製造方法において、図６（ｃ）に示す工程では、ＣＶＤ法によりシリコン窒化膜からなる第４の絶縁膜１０９を堆積させる例を挙げたが、ＡＬＤ（原子層蒸着）法によりシリコン窒化膜を形成する方法を用いてもよい。あるいは、窒素プラズマ処理によりトレンチ溝１０５の内面のみを窒化して窒化膜を形成する方法を用いてもよいし、窒素、一酸化窒素、笑気ガス、アンモニア、NF3ガスから少なくとも選ばれるいずれかの雰囲気中でアニール処理または急速加熱処理を行うことで、トレンチ溝１０５の内面のみを窒化して窒化膜を形成する方法を用いてもよい。これらのトレンチ溝１０５の内面のみ窒化する方法では、シリコン窒化膜をより薄い膜厚で、制御性よく形成することができる。  
【００８１】
（第４の実施形態）
以下、本発明の第４の実施形態に係る素子分離構造を有する半導体装置および該半導体装置の製造方法について図面を参照して説明する。
【００８２】
最初に、本実施形態の素子分離構造を有する半導体装置の構成について、図７を用いて説明する。図７は、本実施形態の半導体装置の構成を示す断面図である。
【００８３】
図７に示すように、本実施形態の半導体装置は、トレンチ溝１０５が形成され、シリコンなどからなる半導体基板１０１と、半導体基板１０１上に形成されたシリコン酸化膜１０２と、トレンチ溝１０５の上部の内面に形成された例えばシリコン酸化膜からなる第１の絶縁膜１０７と、トレンチ溝１０５の下部の内面および第１の絶縁膜１０７上に形成された例えばシリコン窒化膜からなる第４の絶縁膜１０９と、トレンチ溝１０５の内部に埋め込まれて形成された第３の絶縁膜１０８とを備えている。ここで、第１の絶縁膜１０７に用いられるシリコン酸化膜は、例えば酸素ラジカルによってトレンチ溝１０５の内面を酸化することにより形成されている。また、第３の絶縁膜１０８としては、例えばＨＤＰ−ＮＳＧ膜が用いられる。
【００８４】
本実施形態の半導体装置は、素子分離のためのトレンチ溝１０５が形成された半導体基板１０１を備えている。トレンチ溝１０５の上部の内面には、第１の絶縁膜１０７が形成され、トレンチ溝１０５の下部の内面および第１の絶縁膜１０７上に第４の絶縁膜が形成されている。さらにトレンチ溝１０５の内部には、第３の絶縁膜１０８が埋め込まれている。つまり、トレンチ溝１０５の下部では、第４の絶縁膜１０９が半導体基板１０１と第３の絶縁膜１０８との間に設けられており、トレンチ溝１０５の上部では、半導体基板１０１と第３の絶縁膜１０８との間に、第１の絶縁膜１０７と第４の絶縁膜１０９とが順に設けられている。この構成によると、第１の絶縁膜１０７を形成する際にトレンチ溝１０５の内面のうち上部のみが酸化され、トレンチ溝１０５の下部は酸化されない。そのため、トレンチ溝１０５の下部が酸化されることにより生じるトレンチ溝１０５のコーナー部への応力を低減することができる。その結果、第１の実施形態の半導体装置と同様に、トレンチ溝１０５のコーナー部へのストレス集中を低減させ、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を実現することができる。
【００８５】
また、本実施形態の半導体装置は、トレンチ溝１０５の内面を全て覆うようにシリコン窒化膜などからなる第４の絶縁膜１０９が形成されている。これにより、素子分離構造を形成した後に、酸素雰囲気下にて熱処理を行う工程（例えば、ゲート酸化膜形成工程）において、トレンチ溝１０５の内面全域において酸化種が侵入するのを防ぐことができるため、酸化によるトレンチ溝１０５の内面に加わる応力の増加を抑制することができる。その結果、素子分離構造を形成した後も、トレンチ溝１０５の内部に加わる応力の変動が少なく、十分な素子分離特性を維持し、トランジスタの特性変動を抑制させることができる素子分離構造を有する半導体装置を提供することができる。
【００８６】
また、本実施形態の半導体装置では、トレンチ溝１０５の上端が酸化されることで丸められているので、トレンチ溝１０５の上端に加わる応力が緩和されている。
【００８７】
なお、本実施形態の半導体装置においては、トレンチ溝１０５の内部に形成される第３の絶縁膜１０８としてＨＤＰ−ＮＳＧ膜を用いたが、これに代えて、ＣＶＤ法により形成される絶縁膜、またはスピンコート法で塗布された後、熱処理を行うことにより形成される絶縁膜であってもよい。
【００８８】
次に、本発明の第４の実施形態に係る素子分離構造を有する半導体装置の製造方法について図８を用いて説明する。図８（ａ）〜（ｈ）は、本実施形態の半導体装置の製造方法を示す断面図である。
【００８９】
図８（ａ）に示す工程において、シリコンなどからなる半導体基板１０１上に、シリコン酸化膜１０２、シリコン窒化膜１０３を順次堆積する。その後、シリコン窒化膜１０３上にレジスト１０４を形成し、リソグラフィー法によりトランジスタ形成領域のパターニングを行う。
【００９０】
次に、図８（ｂ）に示す工程において、ドライエッチングによりシリコン窒化膜１０３をエッチングし、トランジスタ形成領域を形成する。次いで、同じくドライエッチングによりシリコン酸化膜１０２および半導体基板１０１をエッチングし、素子分離領域となるトレンチ溝１０５を形成する。
【００９１】
続いて、図８（ｃ）に示す工程において、半導体基板１０１の全面上にＳＯＧ膜などからなる第２の絶縁膜１０６を堆積させ、第２の絶縁膜１０６をトレンチ溝１０５に埋め込む。
【００９２】
続いて、図８（ｄ）に示す工程において、ＣＭＰ法により、トレンチ溝１０５に埋め込まれた第２の絶縁膜１０６を研磨して平坦化する。その後、トレンチ溝１０５の上部が露出するまで第２の絶縁膜１０６をドライエッチングによりエッチバックを行う。
【００９３】
続いて、図８（ｅ）に示す工程において、トレンチ溝１０５の上部の露出面に例えばシリコン酸化膜からなる第１の絶縁膜１０７を形成する。このとき、酸素ラジカルを用いた１０００〜１２００℃の温度範囲における酸化を行うことにより、シリコン酸化膜を形成することが好ましい。この方法によれば、１０００℃以上の高温で処理することで、トレンチ溝１０５の上端を丸めることができるため、トレンチ溝１０５の上端に加わる応力を緩和することができる。また、絶縁物中での拡散距離が短い酸素ラジカルを用いることにより、酸素ラジカルが半導体基板１０１の底部にまで到達しないので半導体基板１０１の底部が酸化されることを防ぐことができる。
【００９４】
さらに、図８（ｆ）に示す工程において、トレンチ溝１０５の下部に埋め込まれた第２の絶縁膜１０６をウェットエッチングにより除去する。その後、トレンチ溝１０５の内面およびシリコン窒化膜１０３上に、ＣＶＤ法により厚みが５ｎｍ程度のシリコン窒化膜からなる第４の絶縁膜１０９を堆積させる。
【００９５】
次に、図８（ｇ）に示す工程において、半導体基板１０１の全面上に、ＨＤＰ−ＮＳＧ膜などからなる第３の絶縁膜１０８を堆積させ、第４の絶縁膜１０９が内面に形成されたトレンチ溝１０５の内部に第３の絶縁膜１０８を埋め込む。
【００９６】
最後に、図８（ｈ）に示す工程において、第３の絶縁膜１０８を１０００〜１２００℃の温度範囲でアニール処理を行う。さらに、ＣＭＰ法により、トレンチ溝１０５の上部に埋め込まれた第３の絶縁膜１０８をシリコン窒化膜１０３が露出するまで研磨した後、シリコン窒化膜１０３をリン酸を用いて除去する事により、トレンチ溝１０５による素子分離構造を形成することができる。
【００９７】
以降、ここでは省略するが、トランジスタなどの素子を形成する工程、配線工程などを経て、本実施形態の素子分離構造を有する半導体装置を製造することができる。
【００９８】
本実施形態の半導体装置の製造方法によれば、図８（ｅ）に示す第１の絶縁膜１０７を形成する工程において、トレンチ溝１０５の内面のうち上部のみが酸化され、トレンチ溝１０５の下部は酸化されない。したがって、酸化することにより生じるトレンチ溝１０５のコーナー部への応力を低減させることができるため、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を製造することが可能となる。
【００９９】
また、本実施形態の半導体装置の製造方法では、図８（ｆ）に示す工程において、トレンチ溝１０５の内面全域には、第４の絶縁膜１０９としてシリコン窒化膜が形成されている。これにより、素子分離構造を形成した後に、酸素雰囲気下にて熱処理を行う工程（例えば、ゲート酸化膜形成工程）において、トレンチ溝１０５の内面において酸化種が侵入するのを防ぐことができるため、酸化によるトレンチ溝１０５の内面に加わる応力の増加を抑制することができる。その結果、素子分離構造を形成した後も、トレンチ溝１０５の内部に加わる応力の変動が少なく、十分な素子分離特性を維持し、トランジスタの特性変動を抑制させることができる素子分離構造を有する半導体装置を製造することができる。
【０１００】
また、本実施形態の半導体装置の製造方法において、第２の絶縁膜１０６は、図８（ｅ）に示す工程において、第１の絶縁膜１０７をトレンチ溝１０５の内面の上部のみに形成するために用いられ、その後の工程でトレンチ溝１０５から除去される。ここで、第２の絶縁膜１０６は第３の絶縁膜１０８よりエッチングレートが大きく、流動性が高い材料で構成されていることが好ましい。これにより、図８（ｅ）に示す工程において第２の絶縁膜１０６を短時間で容易にエッチングすることができるため、第２の絶縁膜１０６の代わりに、第３の絶縁膜１０８と同じ材料で構成する場合に比べて、効率的に素子分離構造を形成することが可能となる。
【０１０１】
また、本実施形態の製造方法では、図８（ｅ）に示す工程において、第２の絶縁膜１０６のエッチングレートをＡ、第１の絶縁膜１０７のエッチングレートをＢとすると、Ａ／Ｂ≧３０であることが好ましい。これにより、第２の絶縁膜１０６がエッチングされる間に、第１の絶縁膜１０７が必要以上にエッチングされ目減りしてしまうのを防ぐことができる。
【０１０２】
また、本実施形態の半導体装置の製造方法では、アニール処理後の第３の絶縁膜１０８のエッチングレートをＣ、シリコン酸化膜１０２のエッチングレートをＤとすると、Ｃ／Ｄ≦１．２であることが好ましい。これにより、素子分離構造を形成した後、ゲート電極を形成する際に、半導体基板面に対してゲート電極が落ち込むことを抑制することができ、トレンチ溝１０５の上端部におけるゲート絶縁膜の破壊などを防ぐことが可能となる。
【０１０３】
なお、図８（ｄ）に示す工程において、トレンチ溝１０５の上部を露出させる際には、ＣＭＰ法によりＳＯＧ膜を研磨して平坦化した後、トレンチ溝１０５の上部が露出するまでＳＯＧ膜をドライエッチングによりエッチバックを行ったが、必ずしもＣＭＰ法を用いる必要はない。
【０１０４】
また、本実施形態の半導体装置の製造方法において、図８（ｆ）に示す工程では、ＣＶＤ法によりシリコン窒化膜からなる第４の絶縁膜１０９を堆積させる例を挙げたが、ＡＬＤ法によりシリコン窒化膜を形成する方法を用いてもよい。あるいは、窒素プラズマ処理によりシリコン窒化膜を形成する方法を用いてもよい。これらのトレンチ溝１０５の内面のみ窒化する方法では、シリコン窒化膜をより薄い膜厚で、制御性よく形成することができる。
【産業上の利用可能性】
【０１０５】
本発明は、例えばトランジスタ同士を電気的に絶縁するトレンチ溝を用いた素子分離構造を有する半導体装置に有用である。
【図面の簡単な説明】
【０１０６】
【図１】本発明の第１の実施形態に係る素子分離構造を有する半導体装置の構成を示す断面図である。
【図２】（ａ）〜（ｇ）は、第１の実施形態の半導体装置の製造方法を示す断面図である。
【図３】本発明の第２の実施形態に係る素子分離構造を有する半導体装置の構成を示す断面図である。
【図４】（ａ）〜（ｇ）は、第２の実施形態の半導体装置の製造方法を示す断面図である。
【図５】本発明の第３の実施形態に係る素子分離構造を有する半導体装置の構成を示す断面図である。
【図６】（ａ）〜（ｇ）は、第３の実施形態の半導体装置の製造方法を示す断面図である。
【図７】本発明の第４の実施形態に係る素子分離構造を有する半導体装置の構成を示す断面図である。
【図８】（ａ）〜（ｈ）は、第４の実施形態の半導体装置の製造方法を示す断面図である。
【図９】（ａ）〜（ｄ）は、従来のＳＴＩ構造の製造方法を示す断面図である。
【符号の説明】
【０１０７】
１、１０１  半導体基板 
２          シリコン酸化膜 
３          シリコン窒化膜 
４          レジスト 
５          トレンチ溝 
６          第２の絶縁膜 
７          第１の絶縁膜 
１０２      シリコン酸化膜 
１０３      シリコン窒化膜 
１０４      レジスト 
１０５      トレンチ溝 
１０６      第２の絶縁膜
１０６ａ、１０６ｂ    絶縁膜
１０７      第１の絶縁膜 
１０８      第３の絶縁膜 
１０９      第４の絶縁膜
【図１】
2008034624.tif 000003
【図２】
2008034624.tif 000004
【図３】
2008034624.tif 000005
【図４】
2008034624.tif 000006
【図５】
2008034624.tif 000007
【図６】
2008034624.tif 000008
【図７】
2008034624.tif 000009
【図８】
2008034624.tif 000010
【図９】
2008034624.tif 000011