(57)【要約】【課題】  圧電体薄膜素子の耐電圧、圧電性を損なうことなく、基板と下電極間または下電極と圧電体薄膜の密着性を向上し、耐久性の向上を実現すること。【解決手段】  上電極の幅Ａ、圧電体層の幅Ｂ、下電極の幅ＣがＡ＜Ｂ、Ａ＜Ｃの関係であり、かつ下電極の圧電体層に対応する領域において上電極と対応しない領域の少なくとも一部分の表面粗さが、上電極と対応する領域より大きいこと。【選択図】  図５
2008055872.tif 000002
【特許請求の範囲】
【請求項１】
液体を吐出する吐出口と、前記吐出口に連通する圧力発生室、前記圧力発生室内に満たされた前記液体に圧力を与える振動板、前記振動板を変形させる圧電体素子を少なくとも有するインクジェットヘッドにおいて、
前記圧電体素子は圧電体層、前記圧電体層をはさんで対向する第1の電極および第2の電極を有し、
前記第1の電極の幅A、前記圧電体層の幅B、前記第2の電極の幅CがA＜BかつA＜Cの関係であり、前記第2の電極の前記圧電体層に対向する領域において第1の電極と対向しない領域の少なくとも一部分の表面粗さが、第1の電極と対向する領域より大きいことを特徴とする圧電体素子。
【請求項２】
前記第2の電極における前記第1の電極に対向する領域の平均粗さRaは5nm以下であり、かつ前記第1の電極と対向しない領域の少なくとも一部分の平均粗さRaは20nm以上であることを特徴とする請求項1に記載の圧電体素子。
【請求項３】
前記第1の電極、前記圧電体層、前記第2の電極が気相法による薄膜で形成されていることを特徴とする請求項１〜２のいずれかに記載の圧電体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液体に外部からエネルギーを加えることによって所望の液体を吐出する液体吐出ヘッドを構成する圧電体素子に関する。
【背景技術】
【０００２】
パソコンの印刷装置として液体吐出装置を用いたプリンタが、印字性能が良く低コストなので広く利用されるようになっている。この液体吐出装置には、熱エネルギーによって液に気泡を発生させその圧力により液滴を吐出させるもの、静電力により液体を吸引吐出させるもの、圧電体素子のような振動子による圧力を利用して液滴を吐出させるもの等が開発されている。
【０００３】
上記のうち圧電体素子を用いたものは、液滴量の制御が正確であることや吐出材料の制限が少ないことなどのメリットがあり印刷装置だけでなく配線描画などの産業用途にも利用されている。構成としては液体を吐出する吐出口に連通した流路と、流路の一部に形成された圧力発生室、この圧力発生室に対応して設けられた圧電体素子、この圧電体素子が接合された振動板などを有する。圧電体素子に所定の電圧を印加すると圧電体素子が伸縮することによって、圧電体素子と振動板とが一体となって変形して圧力発生室内の液が圧縮され、それにより吐出口から液滴が吐出する。
【０００４】
圧電体素子は特開平5-286131に見られるように、振動板の表面全体に成膜技術により均一な圧電材料層を形成し、この圧電材料層をリソグラフィ技術により圧力発生室に対応する形状に切り分けて各圧力発生室毎に独立するように圧電体素子を形成したものが提案されている。これによれば圧電体素子を振動板に貼付ける作業が不要となって、リソグラフィ技術という精密でかつ簡便な手法で圧電体素子を形成することができるばかりでなく、圧電体素子の厚みを薄くできて高密度化が可能になるという利点がある。
【０００５】
一般的に薄膜による圧電体素子は、基板上に下電極を形成し、この下電極上に圧電体薄膜を形成し、さらに圧電体薄膜上に上電極を形成して構成される。圧電体薄膜の結晶性は主として、基板材料、下電極材料、圧電体薄膜の化学組成、結晶化させる為の焼成時の温度・時間などにより制御出来る。
【０００６】
このような圧電体薄膜素子において、結晶化させる為の焼成後の残留応力による密着性の低下から、製造中または駆動中に、基板と下電極や下電極と圧電体薄膜において剥がれが生じるという問題がある。
【０００７】
これを解決する手段として、特開平08-112896、特開平09-092897に見られるように基板と下電極や下電極と圧電体薄膜の界面に形成する密着層を工夫して密着性の向上を実現することが提案されている。
【特許文献１】特開平5-286131号公報
【特許文献２】特開平08-112896号公報
【特許文献３】特開平09-092897号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら前記従来技術において密着層は、圧電体薄膜素子の圧電性、耐電圧と密接に関わっている。圧電体薄膜の焼成時において、圧電体薄膜、電極、密着層などを構成する金属の相互拡散が生じるためだと考えられる。密着層を変えることは圧電性、耐電圧に影響するので、その最適化は容易ではなく開発コストや製造コストの上昇につながる。最悪の場合、圧電性、耐電圧、密着性を満たした条件を見出せない可能性もある。
【０００９】
本発明はこのような事情に鑑みてなされたものであって、その目的は、液体吐出ヘッドに用いられる圧電体素子の圧電性や耐電圧を下げることなく基板と下電極や下電極と圧電体薄膜の密着性を簡便に向上し、耐久性を向上させることである。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために本発明では、液体を吐出する吐出口と、前記吐出口に連通する圧力発生室、前記圧力発生室内に満たされた前記液体に圧力を与える振動板、前記振動板を変形させる圧電体素子を少なくとも有するインクジェットヘッドにおいて、前記圧電体素子は圧電体層、前記圧電体層をはさんで対向する第1の電極および第2の電極を有し、前記第1の電極の幅A、前記圧電体層の幅B、前記第2の電極の幅CがA＜BかつA＜Cの関係であり、前記第2の電極の前記圧電体層に対向する領域において第1の電極と対向しない領域の少なくとも一部分の表面粗さが、第1の電極と対向する領域より大きいことを特徴とする。これにより、耐電圧、圧電性を低下させることなく、密着性を向上することが可能である。
【００１１】
また前記第2の電極における前記第1の電極に対向する領域の平均粗さRaは5nm以下であり、かつ前記第1の電極と対向しない領域の少なくとも一部分の平均粗さRaは20nm以上であることを特徴とする。これにより、耐電圧の向上と密着性の向上を実現することが出来る。
【００１２】
また前記第1の電極、前記圧電体層、前記第2の電極が気相法による薄膜で形成されていることを特徴とする。このような非常に薄い膜において第1、第2の特徴は特に有効である。
【発明の効果】
【００１３】
本発明によれば変位に寄与しない領域（上電極領域外）の基板表面や下電極表面を粗面化しているので、圧電体薄膜素子の耐電圧、圧電性を損なうことなく密着性を向上することができ、耐久性の向上を実現することができる。また、この方法によれば圧電体薄膜素子の特性に影響する密着層の工夫や変更を行う必要がないので開発コストを下げることが可能である。
【発明を実施するための最良の形態】
【００１４】
耐電圧、圧電性、密着性を満たすような圧電体素子を作成するために、従来は図2のように密着層を導入することが多い。201は基板、202は振動板が変位できるように形成された自由空間、203は振動板、204は下電極、205は圧電体薄膜、206は上電極、207、208は密着層である。207、208はどちらか一方だけを利用する場合もある。
【００１５】
密着層の導入による密着性向上には限界がある。例えば振動板と下電極の間にTiやTaを導入した場合、その膜厚を増すことで密着性を向上させることが出来るが、一方で耐電圧の低下が生じる。また、下電極と圧電体薄膜との間に密着層を形成した場合には、圧電体の焼成時に異相が生じたり圧電性が変化する恐れがあり、その最適化は容易ではない。
【００１６】
図3のように密着性を向上させるために粗面化する方法もある。しかし検討の結果、平均表面粗さRaで20nm以上で耐電圧が下がり、好ましくは5nm以下で良好な耐電圧であることが分かったので、単純に粗面化する方法を利用することはできない。
【００１７】
本発明による圧電体素子は、変位に寄与しない領域（上電極領域外）の基板表面や下電極表面を粗面化することで耐電圧、圧電性を損なうことなく密着性のさらなる向上を実現する。粗面化の程度としては平均表面粗さ20nm以上で密着性を高めることが検討の結果分かった。
【００１８】
図1は本発明による液体吐出ヘッドに適用する圧電体素子の実施態様例の断面模式図である。基板101には自由空間102が形成されている。自由空間上には振動板103、下電極104、圧電体薄膜105、上電極106、密着層107等が形成されている。
【００１９】
粗面化する面が振動板表面なら振動板と下電極、下電極表面なら下電極と圧電体薄膜の密着性が向上する。図１（a）の場合には下電極と圧電体薄膜の密着性が、図１（b）の場合には両方の界面の密着性が向上する。
【００２０】
本発明においては、上電極の幅A、圧電体薄膜の幅B、下電極の幅CがそれぞれA＜BかつA＜Cの関係で、下電極の圧電体層に対応する領域において上電極と対応しない領域の少なくとも一部分の表面粗さが、上電極と対応する領域より大きいことが必要である。A≧B、A≧Cの場合、上電極の直下に粗面化された下電極が形成され耐電圧を下げてしまうからである。粗面化の領域は圧電体薄膜の領域内のみに存在していても、圧電体薄膜の領域内外両方に存在していても構わない。
【００２１】
以下に、本発明を図面を用いて説明する。図4は本発明の液体吐出ヘッドに用いられる圧電体素子の製造方法を模式的に示す工程図である。以下に各工程について説明する。尚、以下の工程（a）〜（h）は図4（a）〜（h）に対応する。
【００２２】
(a)
基板401を用意する。本発明において、基板としてはSi基板やSOI基板、ガラス基板、MgO基板、Al2O3基板などを用いることができるが、微細加工技術による高密度な駆動回路を作成しやすい点や酸化して良質な絶縁膜を形成しやすい点から好適にSi基板もしくはSOI基板を用いる。基板を微細加工する方法としてはRIE／DeepRIE（ICP）などのドライエッチングやTMAH(テトラ・メチル・アンモニウム・ハイドライド)／KOH（水酸化カリウム）による異方性エッチング、サンドブラストなどによる方法が可能であるが、深い微細加工が容易なDeepRIE（ICP）を好適に用いる。
【００２３】
Si基板とSOI基板を比較した場合、Si層407、埋め込みSi酸化膜408、薄膜Si層409から成るSOI基板は、薄膜Siを振動板にすることで膜厚精度の良い、剛性の高い振動板を形成することができるのでより好ましい。以下、SOI基板を例に説明する。
【００２４】
(b)
基板に熱酸化法やCVD法などでSiO2を形成する。フォトリソ技術によって自由空間406を設けるための所望のエッチングマスク層402をSi側に形成する。
【００２５】
(c)
下電極403を形成する。下電極としては導電性が高く、圧電体薄膜形成工程等の焼成などに耐えうるものの中から適宜選択される。好ましいものの例としては、Pt、Au、Pd、Ir、Rh、Ruなどの貴金属材料が挙げられる。また、これら貴金属材料からなる合金や積層膜なども用いることができる。成膜方法としては膜厚制御が容易で膜厚分布も良好な蒸着法、スパッタ法などの気相法を用いる。厚さは適宜決定されてよいが、抵抗および応力の点から0.1〜1μm程度が好ましい。基板との密着性をあげるために、TiやTaなどを成膜するのが好ましい。厚さとしては耐電圧を低下させないために5nm〜30nmが好ましい。
【００２６】
基板と下電極の密着性をさらに向上するためには、基板表面所望の領域を粗面化する。粗面化は全体を粗面化した後に所望の領域を平滑化しても良いし、所望の場所のみ粗面化しても良い。粗面化の方法としては、ウェットエッチングによる方法、ドライエッチングによる方法、微粒子によるサンドブラストなどがあげられる。ドライエッチングには、プラズマエッチングや反応性イオンエッチングなどがある。プラズマエッチングはチャンバー内の電極間に基板を置き、エッチングガスを導入し、電極間にRFもしくはマイクロ波を用いてプラズマを発生させてエッチングを行なう方式であり、反応性イオンエッチングはカップリングコンデンサーを介して高周波を印加する電極側に基板を置き、基板側に電圧をかけてプラズマ中で発生したイオンを引きつけてエッチングする方式である。
【００２７】
本発明においては適切な平均粗さRaを実現できればどのような方法を使っても構わないが、制御性の点からはドライエッチングによる方法が好適に用いられる。エッチングガスとしては、N2、O2、Ar、Cl系、F系、CF系などのガスを用いることができる。生産性の点からは、ウェットエッチングによる方法が好適に用いられる。SiO2のエッチング液としては、HF、NH4Fの混合液などを用いる。
【００２８】
上電極の幅A、圧電体薄膜の幅B、下電極の幅CがそれぞれA＜B、A＜Cの関係となるように、本工程で下電極をパターニングしても良い。
【００２９】
(d)
下電極表面を粗面化する。（c）においてすでに基板表面が粗面化され、下電極表面の平均表面粗さが20nm以上であれば行う必要はない。
【００３０】
本工程における粗面化はプラズマによるドライエッチングによる方法を好適に用いる。ドライエッチングガスとしては、N2、O2、Ar、Cl系、F系などのガスを用いることができる。1種類もしくは混合して用いる。
【００３１】
(e)
下電極上に蒸着法、スパッタ法などの気相法を用いてチタン酸ジルコン酸鉛(PZT)等の圧電体薄膜404の成膜および焼成を行う。
【００３２】
(f)
圧電体薄膜上に上電極405を形成する。上電極としては電極として慣用されているものを利用することができ、Cu、Ag、Au、Pt、Pd、Ir、Rh、Ruなどの貴金属材料を用いることができる。上電極と圧電体薄膜の密着を上げるために、TiやTaなどを成膜するのが好ましい。
【００３３】
(g)
フォトリソ技術を利用して、上電極の幅A、圧電体薄膜の幅B、下電極の幅CがそれぞれA＜B、A＜Cの関係となるように上電極、圧電体薄膜、下電極のパターニングを行う。
【００３４】
(h)
DeepRIE（ICP）を用いて、自由空間406を形成する。SF6、C4F8を用いたBOSHプロセスを利用し、埋め込みSi酸化膜をエッチングストップ層にして自由空間を形成する。埋め込みSi酸化膜は変位の阻害となるので、ウェットまたはドライエッチングで除去する。
【００３５】
以上で本発明の液体吐出ヘッドに用いられる圧電体素子の製造工程が完了する。この後、図5のように吐出口などが形成された基板501を自由空間側に接合したり、図6のように振動板側に圧力発生室や吐出口などが形成された基板601を接合することで液体吐出ヘッドを製造することが出来る。
【００３６】
次に本発明の実施例を説明する。
【００３７】
［実施例１］
基板として6インチのSOI基板を利用する。構成としてはSi層が厚さ200μｍ、埋め込みSi酸化膜が0.5μm、薄膜Si層が5μmである。基板の表裏面に厚さ0.6μmのSi酸化膜を熱酸化法により形成した。さらに基板のSi層側表面にプラズマCVDによるSiO2を2μm形成した。リソグラフィ技術によりSi層側のSi酸化膜を、後にDeepRIE（ICP)によって圧力発生室を形成する際のエッチングマスクとなるようにパターニングした。
【００３８】
次に、OFPR(登録商標)-800（東京応化工業製）を所望のパターンに形成し、真空装置内にて高周波電極上に基板を置き、13.5ＭＨｚの高周波電力を電力密度0.40W/cm2で印加し、SF6とO2の混合ガスによる放電を10分間実施した（反応性イオンエッチング）平均粗さ30nmの凹凸領域を形成した。その後、剥離液にてOFPR(登録商標)-800は剥離した。
【００３９】
実施例1において上電極（Pt）幅80μm、圧電体薄膜（PZT）幅100μm、下電極は基板全体に成膜した。薄膜Si層表面は、上電極に対応する領域から3μm外側の全ての領域を粗面化する。
【００４０】
次にTi/Ptを0.5nm/300nmスパッタ法により成膜し、その後所望のパターニングを行った。その後、アモルファスPZT層をスパッタ法により3μm形成した。アモルファスPZT層は650℃の熱処理により無配向PZT層となる。形成した膜を酸素雰囲気中で昇温1℃/min、650℃で5hrアニールし、結晶化を行った。焼成後、室温まで1℃/minで徐冷を行った。
【００４１】
次にTi/Ptを3nm/300nmをスパッタ法により成膜し、その後所望のパターニングを行った。
【００４２】
次に、SF6、C4F8を用いたBOSHプロセスを利用したDeepRIEにより圧力発生室となる自由空間を形成した。その後、OFPR(登録商標)-800を薄膜Si層側表面全体に塗布した後、BHF溶液(NH4F+HF+H2O)に30分浸漬して埋め込みSi酸化膜を除去し、さらに剥離液にてOFPR(登録商標)-800も剥離した。
【００４３】
その後、吐出口などが形成された基板を接着剤にて貼り合せた。
【００４４】
完成したヘッドにおいて、30V、20kHzで駆動させたところ、5×1010パルス駆動させてもショートや剥がれなどの異常が生じなかった。
【００４５】
［実施例２］
基板として6インチのSOI基板を利用する。構成としてはSi層が厚さ200μｍ、埋め込みSi酸化膜が0.5μm、薄膜Si層が5μmである。基板の表裏面に厚さ0.6μmのSi酸化膜を熱酸化法により形成した。さらに基板のSi層側表面にプラズマCVDによるSiO2を2μm形成した。リソグラフィ技術によりSi層側のSi酸化膜を、後にDeepRIE（ICP）によって圧力発生室を形成する際のエッチングマスクとなるようにパターニングした。
【００４６】
次にTi/Ptを3nm/300nmをスパッタ法により成膜した。その後、OFPR(登録商標)-800を所望のパターンに形成し、真空装置内にて高周波電極と基板とのの間に13.5ＭＨｚの高周波電力を電力密度0.30W/cm2で印加し、高周波電極と基板との間にＮ2ガスによるグロー放電を10分実施した（プラズマエッチング）。平均粗さ25nmの凹凸領域を形成した。その後、剥離液にてOFPR(登録商標)-800は剥離した。
【００４７】
実施例2において上電極（Pt）幅80μm、圧電体薄膜（PZT）幅100μm、下電極は基板全体に成膜した。下電極表面は、上電極に対応する領域から3μm外側の全ての領域を粗面化した。
【００４８】
スパッタ法により成膜し、その後所望のパターニングを行った。その後、アモルファスPZT層をスパッタ法により3μm形成した。アモルファスPZT層は650℃の熱処理により無配向PZT層となる。形成した膜を酸素雰囲気中で昇温1℃/min、650℃で5hrアニールし、結晶化を行った。焼成後、室温まで1℃/minで徐冷を行った。
【００４９】
次にTi/Ptを3nm/300nmをスパッタ法により成膜し、その後所望のパターニングを行った。
【００５０】
次に、SF6、C4F8を用いたBOSHプロセスを利用したDeepRIEにより圧力発生室となる自由空間を形成した。その後、OFPR(登録商標)-800を薄膜Si層側表面全体に塗布した後、BHF溶液(NH4F+HF+H2O)に30分浸漬して埋め込みSi酸化膜を除去し、さらに剥離液にてOFPR(登録商標)-800も剥離した。
【００５１】
その後、吐出口などが形成された基板を接着剤にて貼り合せた。
【００５２】
完成したヘッドにおいて、30V、20kHzで駆動させたところ、5×1010パルス駆動させてもショートや剥がれなどの異常が生じなかった。
【図面の簡単な説明】
【００５３】
【図１】本発明における圧電素子の例。
【図２】従来の圧電素子の例。
【図３】下電極表面の粗面化の例。
【図４】本発明における圧電素子の形成フロー。
【図５】本発明における圧電素子を利用した液体吐出ヘッドの例。
【図６】本発明における圧電素子を利用した液体吐出ヘッドの例。
【符号の説明】
【００５４】
101  基板
102  自由空間
103  振動板
104  下電極
105  圧電体薄膜
106  上電極
107  振動板と下電極間の密着層
201  基板
202  自由空間
203  振動板
204  下電極
205  圧電体薄膜
206  上電極
207  振動板と下電極間の密着層
208  下電極と圧電体薄膜間の密着層
301  基板
302  自由空間
303  振動板
304  下電極
305  圧電体薄膜
306  上電極
307  振動板と下電極間の密着層
401  基板
402  エッチングマスク層
403  下電極
404  圧電体薄膜
405  上電極
406  自由空間
407  Si層
408  埋め込みSi酸化膜
409  薄膜Si層
410  SiO2
501  吐出口などが形成された基板
601  圧力発生室や吐出口などが形成された基板
【図１】
2008055872.tif 000003
【図２】
2008055872.tif 000004
【図３】
2008055872.tif 000005
【図４】
2008055872.tif 000006
【図５】
2008055872.tif 000007
【図６】
2008055872.tif 000008