(57)【要約】【課題】直流安定化電源回路において、出力電流制限のばらつきの低減する。【解決手段】出力トランジスタＱ１の出力電流Ｉｏに応じた検出電位Ｖ１に基づいて出力電流Ｉｏを制限するための出力電流制限回路２と、検出電位Ｖ１を生じさせる抵抗（検出用抵抗）Ｒ３のばらつきに起因する出力電流Ｉｏの制限のばらつきを補正する補正回路３と、を備えている。補正回路３は、抵抗Ｒ３と同一の製造プロセスにて製造され、且つ抵抗値の製造プロセスばらつきが抵抗Ｒ３と同じ傾向を有するように形成された抵抗（補正用抵抗）Ｒ５を備えており、この抵抗Ｒ５を用いて出力電流Ｉｏの制限のばらつきを補正するための補正用電流を生成する。【選択図】図１
2008176670.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子との間に出力トランジスタを備えた直流安定化電源回路において、
前記出力トランジスタの出力電流に応じた検出用電流に依存する検出電位に基づいて前記出力電流を制限するための出力電流制限回路と、
前記検出電位を生じさせる検出用抵抗の抵抗値に応じた電流値を有する補正用電流を前記出力電流制限回路に対して供給することにより、前記出力電流の制限のばらつきを補正する補正回路と、を備えた
ことを特徴とする直流安定化電源回路。
【請求項２】
前記出力電流制限回路は、前記検出用電流と前記補正用電流に基づいて、前記出力トランジスタの出力電流の制限を行う
ことを特徴とする請求項１に記載の直流安定化電源回路。
【請求項３】
前記補正回路は、前記検出用抵抗と同一の製造プロセスにて製造され、且つ、抵抗値の製造プロセスばらつきが前記検出用抵抗と同じ傾向を有するように形成された補正用抵抗を備え、その補正用抵抗を用いて前記補正用電流を生成する
ことを特徴とする請求項１または請求項２に記載の直流安定化電源回路。
【請求項４】
前記補正用抵抗は、抵抗値の温度依存性も前記検出用抵抗と同じ傾向を有するように形成されている
ことを特徴とする請求項３に記載の直流安定化電源回路。
【請求項５】
前記補正回路は、定電流を入力電流とする補正用カレントミラー回路を備え、前記補正用カレントミラー回路の入力側または出力側に前記補正用抵抗を設けることにより、前記補正用カレントミラー回路の出力電流を前記補正用電流として出力する
ことを特徴とする請求項３または請求項４に記載の直流安定化電源回路。
【請求項６】
前記出力電流制限回路は、前記検出電位を第１入力端子にて受け、前記検出電位を第２入力端子に与えられた基準電位と比較する差動アンプを備え、前記差動アンプの出力を用いることによって前記出力トランジスタの出力電流を制限する
ことを特徴とする請求項１〜請求項５の何れかに記載の直流安定化電源回路。
【請求項７】
前記差動アンプは、前記検出電位が前記基準電位よりも大きい場合に、前記出力トランジスタの出力電流を制限する
ことを特徴とする請求項６に記載の直流安定化電源回路。
【請求項８】
前記補正回路は、前記補正用抵抗の抵抗値が減少するに伴って前記補正用電流が増加するように回路形成され、
前記出力電流制限回路は、前記検出電位を第１入力端子にて受け、前記検出電位を第２入力端子に与えられた基準電位と比較する差動アンプを備え、
前記差動アンプは、前記検出電位が前記基準電位よりも大きい場合に前記出力トランジスタの出力電流を制限し、
前記補正用電流は、前記検出電位を上昇させるように流れる
ことを特徴とする請求項３〜請求項５の何れかに記載の直流安定化電源回路。
【請求項９】
前記補正回路は、前記補正用抵抗の抵抗値が減少するに伴って前記補正用電流も減少するように回路形成され、
前記出力電流制限回路は、前記検出電位を第１入力端子にて受け、前記検出電位を第２入力端子に与えられた基準電位と比較する差動アンプを備え、
前記差動アンプは、前記検出電位が前記基準電位よりも大きい場合に前記出力トランジスタの出力電流を制限し、
前記補正用電流は、前記基準電位を上昇させるように流れる
ことを特徴とする請求項３〜請求項５の何れかに記載の直流安定化電源回路。
【請求項１０】
前記出力電流制限回路は、前記第２入力端子に接続された基準用抵抗を備え、
前記検出用抵抗は、前記第１入力端子に接続され、
前記検出電位は、前記検出用抵抗に流れる電流によって決定される一方で、
前記基準電位は、前記基準用抵抗に流れる電流によって決定される
ことを特徴とする請求項６〜請求項９の何れかに記載の直流安定化電源回路。
【請求項１１】
前記検出用抵抗及び前記基準用抵抗は、可変抵抗である
ことを特徴とする請求項１０に記載の直流安定化電源回路。
【請求項１２】
前記出力電流制御回路は、前記検出用電流を比例倍して出力する検出用カレントミラー回路を備え、該検出用カレントミラー回路の出力電流を用いて前記出力トランジスタの出力電流を制限する
ことを特徴とする請求項１〜請求項５の何れかに記載の直流安定化電源回路。
【請求項１３】
前記検出用抵抗は、前記検出用カレントミラー回路の入力側に配置され、
前記検出用抵抗に、前記検出用電流だけでなく前記補正用電流も流れる
ことを特徴とする請求項１２に記載の直流安定化電源回路。
【請求項１４】
請求項１〜請求項１３の何れかに記載の直流安定化電源回路を用いた
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流安定化電源回路（直流安定化電源装置）に関し、特に、出力電流の制限機能を備えた直流安定化電源回路に関する。
【背景技術】
【０００２】
図７に、直流安定化電源回路の従来例の回路図（等価回路図）を示す。図７の直流安定化電源回路１０１（以下、単に「電源回路１０１」という）は、出力トランジスタＱ１、ドライブ用トランジスタＱ２、出力電圧Ｖｏを分圧するための分圧抵抗Ｒ１及びＲ２、誤差増幅器７、基準電圧源８、並びに出力電流制限回路１０２から構成される。
【０００３】
図８に、出力電流制限回路１０２の内部回路を具体化した電源回路１０１の回路図を示す。図８に示す出力電流制限回路１０２は、差動アンプ４、定電流源５、並びに抵抗Ｒ１０３及び抵抗Ｒ１０４から構成されている。図８において、差動アンプ４は、出力トランジスタＱ１のベース電流ＩB1と抵抗Ｒ１０３の抵抗値との積で表される電位ＶAと、定電流源５が出力する定電流Ｉ１と抵抗Ｒ１０４の抵抗値との積で表される電位ＶBとを比較する。
【０００４】
電源回路１０１の出力電流Ｉｏの増加に応じて出力トランジスタＱ１のベース電流ＩB1が増え、ＶAがＶBを上回ると、差動アンプ４は、誤差増幅器７から電流を引き抜き始め、最終的には誤差増幅器７からドライブ用トランジスタＱ２のベースに供給される電流がなくなる。このようにして、出力電流制限回路１０２（差動アンプ４）は、出力トランジスタＱ１のベース電流ＩB1を制限し、これによって出力電流Ｉｏに制限を加えるように働く。
【０００５】
ＶA＝ＶB、が成立する出力電流Ｉｏの大きさ、即ち、出力電流制限回路１０２が出力電流Ｉｏの増大に制限を加える閾値の電流を、出力ピーク電流（制限電流；制限値）ＩOPと呼ぶ。
【０００６】
出力ピーク電流ＩOPは、ＶA＝ＶBが成立する時の出力電流Ｉｏの大きさであるため、出力トランジスタＱ１の電流増幅率のばらつきや抵抗Ｒ１０３及びＲ１０４の抵抗値のばらつきの影響を受ける。
【０００７】
例えば、製造プロセスばらつき等に由来して抵抗Ｒ１０３の抵抗値が比較的大きくなった場合や抵抗Ｒ１０４の抵抗値が比較的小さくなった場合、より小さいベース電流ＩB1にて電位ＶAと電位ＶBが同じとなるため、出力ピーク電流ＩOPは小さくなる。また、製造プロセスばらつき等に由来して出力トランジスタＱ１の電流増幅率が小さくなった場合も、より小さい出力電流Ｉｏにて電位ＶAと電位ＶBが同じとなるため、出力ピーク電流ＩOPは小さくなる。同様の作用によって、出力ピーク電流ＩOPは、増大方向にもばらつく。
【０００８】
電源回路１０１の出力の定格電流（或いは、電源回路１０１を搭載した電源用ＩＣの定格電流）が３００ｍＡであるとした場合、通常、出力ピーク電流ＩOP（出力ピーク電流ＩOPの仕様値）は、３３０〜４００ｍＡ程度であることが望ましい。しかしながら、従来例における出力ピーク電流ＩOPは、上記の如く、抵抗Ｒ１０３及びＲ１０４の抵抗値のばらつきや電流増幅率のばらつきに大きく依存するため、その仕様値は３３０〜６００ｍＡ程度、或いはそれ以上となってしまう。
【０００９】
ところで、上述のような電源回路は、直流安定化電源用ＩＣ（直流安定化電源用集積回路）として、ＣＤ−ＲＯＭ（Compact Disk Read Only Memory）、ＤＶＤ−ＲＯＭ（Digital Versatile Disk Read Only Memory）、ＤＶＤ−ＲＡＭ（Digital Versatile Disk Random Access Memory）等に代表される記録媒体への記録や再生を行う電子機器に用いられることが多い。これらの電子機器は小型薄型化や低価格化が強く要求される。
【００１０】
一般的に、直流安定化電源用ＩＣへ投入する入力電圧を立ち上げると、その直流安定化電源用ＩＣが供給可能な最大電流（最大能力電流）、つまり出力ピーク電流ＩOPが瞬間的に流れる。このため、直流安定化電源用ＩＣの前段に設けられるデバイスの電流容量を、その出力ピーク電流ＩOPを供給可能なものにしておく必要がある。
【００１１】
仮に、従来の直流安定化電源用ＩＣを採用し、その出力電流の定格が上述したように３００ｍＡであるとした場合、出力ピーク電流ＩOPの仕様値は、例えば６００ｍＡ以上になってしまうため、前段に設けられるデバイスの電流容量を６００ｍＡ以上とする必要がある。このような電流容量の増大は、電子機器全体のサイズやコストを押し上げてしまう。
【００１２】
これに鑑み、本出願人は、出力トランジスタの特性ばらつきを補正する機能を備えた直流安定化電源回路を既に提案している（下記特許文献１参照）。これによって、出力トランジスタの特性ばらつきに起因する出力ピーク電流のばらつきを低減することが可能であるが、抵抗のばらつき対策に対して改善の余地がある。この手法では、出力ピーク電流のばらつきを低減すべく、例えば、出力トランジスタと形状が同一の補正用トランジスタを利用する。このため、出力トランジスタと、補正用トランジスタを含む制御用ＩＣとを、別のチップとして作成し、パッケージングの際、それらを組み立てるような２チップタイプの電源回路に対しては、出力ピーク電流のばらつき低減が難しくなる。
【００１３】
尚、下記特許文献２には、アーリー効果に起因する出力ピーク電流の変動を低減する回路が提案されている。しかしながら、抵抗のばらつきに対する考慮がなされていないため、出力ピーク電流のばらつき低減効果は不十分である。
【００１４】
また、下記特許文献３には、入力端子と出力トランジスタとの間に電流検出抵抗を挿入し、その電流検出抵抗に生じる電圧に基づいて出力電流の制限を行うことにより、出力ピーク電流のばらつきを低減する回路が提案されている。しかしながら、電流検出抵抗の抵抗値のばらつきやその抵抗値の温度変化に対する考慮がなされていないため、出力ピーク電流のばらつき低減効果は不十分である。また、電流検出抵抗の抵抗値を十分に小さくする必要があるため、その電流検出抵抗の占有面積が非常に大きくなってしまう。従って、特許文献３の技術は、直流安定化電源用ＩＣにとって最適な技術とは言えない。
【００１５】
【特許文献１】特開２００６−３５０９９４号公報
【特許文献２】特開２０００−２７０４６９号公報
【特許文献３】特開平３−１３６１１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述したように、出力ピーク電流ＩOPのばらつきの拡大は、前段に設けられるデバイスの電流容量の拡大を招く。電子機器全体のコストやサイズの低減を実現するためには、その前段のデバイスの電流容量を極力小さく抑える必要がある。つまり、出力ピーク電流ＩOPのばらつきを低減することが重要となってくる。
【００１７】
また、バイポーラトランジスタを用いた場合の問題を上述したが、電界効果トランジスタを用いた場合も同様の問題が生じる。
【００１８】
本発明は、上記の点に鑑み、出力電流制限のばらつきの低減に寄与する直流安定化電源回路を提供することを目的とする。特に、出力電流制限に関与する抵抗のばらつきに起因する出力電流制限のばらつきの低減に寄与する直流安定化電源回路を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記目的を達成するために本発明に係る直流安定化電源回路は、入力端子と出力端子との間に出力トランジスタを備えた直流安定化電源回路において、前記出力トランジスタの出力電流に応じた検出用電流に依存する検出電位に基づいて前記出力電流を制限するための出力電流制限回路と、前記検出電位を生じさせる検出用抵抗の抵抗値に応じた電流値を有する補正用電流を前記出力電流制限回路に対して供給することにより、前記出力電流の制限のばらつきを補正する補正回路と、を備えたことを特徴とする。
【００２０】
検出電位を生じさせる検出用抵抗がばらつけば、出力電流制限もばらつくが、検出用抵抗の抵抗値に応じた電流値を有する補正用電流を用いれば、検出用抵抗のばらつきを部分的に或いは完全に相殺することが可能となる。つまり、検出用抵抗のばらつきに起因する出力電流制限のばらつきを低減可能となる。
【００２１】
具体的には例えば、前記出力電流制限回路は、前記検出用電流と前記補正用電流に基づいて、前記出力トランジスタの出力電流の制限を行う。
【００２２】
また具体的には例えば、前記補正回路は、前記検出用抵抗と同一の製造プロセスにて製造され、且つ、抵抗値の製造プロセスばらつきが前記検出用抵抗と同じ傾向を有するように形成された補正用抵抗を備え、その補正用抵抗を用いて前記補正用電流を生成する。
【００２３】
このように形成された補正用抵抗の特性は検出用抵抗の特性と類似するようになるため、補正用抵抗を用いて上記の補正用電流を生成することが可能となる。
【００２４】
更に例えば、前記補正用抵抗は、抵抗値の温度依存性も前記検出用抵抗と同じ傾向を有するように形成されている。
【００２５】
また具体的には例えば、前記補正回路は、定電流を入力電流とする補正用カレントミラー回路を備え、前記補正用カレントミラー回路の入力側または出力側に前記補正用抵抗を設けることにより、前記補正用カレントミラー回路の出力電流を前記補正用電流として出力する。
【００２６】
上記の如く構成することにより、検出用抵抗の抵抗値に応じた電流値を有する補正用電流を得ることができる。
【００２７】
また例えば、前記出力電流制限回路は、前記検出電位を第１入力端子にて受け、前記検出電位を第２入力端子に与えられた基準電位と比較する差動アンプを備え、前記差動アンプの出力を用いることによって前記出力トランジスタの出力電流を制限する。
【００２８】
そして例えば、前記差動アンプは、前記検出電位が前記基準電位よりも大きい場合に、前記出力トランジスタの出力電流を制限する。
【００２９】
また例えば、前記補正回路は、前記補正用抵抗の抵抗値が減少するに伴って前記補正用電流が増加するように回路形成され、前記出力電流制限回路は、前記検出電位を第１入力端子にて受け、前記検出電位を第２入力端子に与えられた基準電位と比較する差動アンプを備え、前記差動アンプは、前記検出電位が前記基準電位よりも大きい場合に前記出力トランジスタの出力電流を制限し、前記補正用電流は、前記検出電位を上昇させるように流れる。
【００３０】
例えば、検出用抵抗の抵抗値が比較的小さくなった場合、補正用抵抗の抵抗値も比較的小さくなり、補正用電流が比較的大きくなる。検出用抵抗は検出電位を生じさせるものであるため、検出用抵抗の抵抗値が比較的小さくなれば検出電位も比較的低くなるが、比較的大きな補正用電流が検出電位を上昇させる方向に流れるため、検出用抵抗の抵抗値ばらつきに由来する検出電位の低下が部分的に或いは完全に相殺される。つまり、検出用抵抗のばらつきに起因する出力電流制限のばらつきを低減可能となる。
【００３１】
また例えば、前記補正回路は、前記補正用抵抗の抵抗値が減少するに伴って前記補正用電流も減少するように回路形成され、前記出力電流制限回路は、前記検出電位を第１入力端子にて受け、前記検出電位を第２入力端子に与えられた基準電位と比較する差動アンプを備え、前記差動アンプは、前記検出電位が前記基準電位よりも大きい場合に前記出力トランジスタの出力電流を制限し、前記補正用電流は、前記基準電位を上昇させるように流れる。
【００３２】
例えば、検出用抵抗の抵抗値が比較的小さくなった場合、補正用抵抗の抵抗値も比較的小さくなり、補正用電流が比較的小さくなる。検出用抵抗は検出電位を生じさせるものであるため、検出用抵抗の抵抗値が比較的小さくなれば検出電位も比較的低くなるが、検出電位の比較対象である基準電位の上昇に寄与する補正用電流も比較的小さくなるため、基準電位も比較的低くなる。つまり、検出用抵抗の抵抗値ばらつきに由来して検出電位と基準電位が同様に変動することになり、結果、出力電流制限のばらつきを低減可能となる。
【００３３】
また例えば、前記出力電流制限回路は、前記第２入力端子に接続された基準用抵抗を備え、前記検出用抵抗は、前記第１入力端子に接続され、前記検出電位は、前記検出用抵抗に流れる電流によって決定される一方で、前記基準電位は、前記基準用抵抗に流れる電流によって決定される。
【００３４】
そして例えば、前記検出用抵抗及び前記基準用抵抗は、可変抵抗である。
【００３５】
これにより、検出用抵抗と基準用抵抗の抵抗値を設計値により近づけることが可能となる。
【００３６】
また例えば、前記出力電流制御回路は、前記検出用電流を比例倍して出力する検出用カレントミラー回路を備え、該検出用カレントミラー回路の出力電流を用いて前記出力トランジスタの出力電流を制限する。
【００３７】
これにより、回路素子数の削減効果が期待される。
【００３８】
そして例えば、前記検出用抵抗は、前記検出用カレントミラー回路の入力側に配置され、  前記検出用抵抗に、前記検出用電流だけでなく前記補正用電流も流れる。
【００３９】
そして、上記の直流安定化電源回路を用いて電子機器を構成するようにすればよい。
【発明の効果】
【００４０】
本発明によれば、出力電流制限のばらつきの低減に寄与する直流安定化電源回路を提供することができる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明の実施の形態につき、図面を参照して具体的に説明する。或る実施形態に記載した事項は、矛盾なき限り、他の実施形態にも適用される。
【００４２】
＜＜第１実施形態＞＞
本発明に係る直流安定化電源回路（直流安定化電源装置）の第１実施形態を説明する。図１は、第１実施形態に係る直流安定化電源回路１（以下、単に「電源回路１」という）の回路図である。
【００４３】
電源回路１は、ＰＮＰ型のバイポーラトランジスタである出力トランジスタＱ１と、ＮＰＮ型のバイポーラトランジスタであるドライブ用トランジスタＱ２と、電源回路１の出力電流Ｉｏの大きさを制限するための出力電流制限回路２と、出力電流制限回路２によって制限される出力電流Ｉｏのばらつきを補正する（抑制する）補正回路３と、分圧抵抗Ｒ１及びＲ２と、誤差増幅器７と、基準電圧源８と、を有して構成される。
【００４４】
出力電流制限回路２は、差動アンプ４と、検出用抵抗としての抵抗Ｒ３と、基準用抵抗としての抵抗Ｒ４と、定電流源５と、を有して構成される。補正回路３は、ＰＮＰ型のバイポーラトランジスタであるトランジスタＱ３及びＱ４と、定電流源６と、補正用抵抗としての抵抗Ｒ５と、を有して構成される。
【００４５】
入力端子１０には、外部から被安定化電圧である入力電圧Ｖｉ（例えば、直流の１２Ｖ）が供給される。入力端子１０は、トランジスタＱ４のエミッタ、出力トランジスタＱ１のエミッタ及び定電流源５の入力側に共通接続されていると共に、抵抗Ｒ５を介してトランジスタＱ３のエミッタに接続されている。
【００４６】
出力トランジスタＱ１のコレクタは、電源回路１の出力電圧Ｖｏが出力されるべき出力端子１１に接続されていると共に、分圧抵抗Ｒ１とＲ２とから成る直列回路を介して０Ｖ電位（ＧＮＤ）に保たれているグランドライン９に接続されている。誤差増幅器７において、反転入力端子（−）には分圧抵抗Ｒ１とＲ２との接続点の電位が与えられ、非反転入力端子（＋）には基準電圧源８が出力するリファレンス電位Ｖｒｅｆが与えられている。
【００４７】
定電流源５の出力側は、差動アンプ４の非反転入力端子（＋）に接続されていると共に抵抗Ｒ４を介してグランドライン９に接続されている。定電流源５が出力する定電流（この定電流の電流値をＩ１にて表す）は、抵抗Ｒ４を介してグランドライン９に流れ込む。また、差動アンプ４の反転入力端子（−）は、ドライブ用トランジスタＱ２のエミッタと抵抗Ｒ３との接続点に接続されていると共に、抵抗Ｒ３を介してグランドライン９に接続されている。
【００４８】
トランジスタＱ４のベースとコレクタは短絡され、また、トランジスタＱ３とＱ４のベースは共通接続されている。定電流源６の入力側は、トランジスタＱ４のコレクタに接続され、定電流源６の出力側はグランドライン９に接続されている。定電流源６が出力する定電流（この定電流の電流値をＩ２にて表す）は、トランジスタＱ４のコレクタ電流として、グランドライン９に流れ込む。また、トランジスタＱ３のコレクタは、ドライブ用トランジスタＱ２のエミッタと抵抗Ｒ３との接続点に接続されている。
【００４９】
電源回路１（及び後述する他の実施形態の電源回路）は、例えば、半導体基板上への各種の層のエピタキシャル成長及び不純物拡散等によって作成されるが、トランジスタＱ４のコレクタ電流は定電流となっているため、該コレクタ電流の大きさは半導体の製造プロセスばらつきや周囲温度変化の影響を受けない。抵抗Ｒ４に流れる電流も定電流となっているため、同様である。
【００５０】
トランジスタＱ３及びＱ４は、トランジスタＱ４を入力側、トランジスタＱ３を出力側に設けたカレントミラー回路（補正用カレントミラー回路）を構成している。このカレントミラー回路は、トランジスタＱ４のコレクタ電流を入力電流とし、トランジスタＱ３のコレクタ電流を出力電流として出力する。
【００５１】
また、ドライブ用トランジスタＱ２のコレクタは出力トランジスタＱ１のベースに接続されている。そして、ドライブ用トランジスタＱ２のベースには、誤差増幅器７の出力と差動アンプ４の出力が与えられている。また、差動アンプ４の反転入力端子（−）の電位及び非反転入力端子（＋）の電位を、それぞれ検出電位Ｖ１（単に「Ｖ１」と記すこともある）及び基準電位Ｖ２（単に「Ｖ２」と記すこともある）と呼ぶ。
【００５２】
検出用抵抗としての抵抗Ｒ３と補正用抵抗としての抵抗Ｒ５との関係について説明する。この抵抗Ｒ３とＲ５の関係は、後述する他の実施形態でも同じである。
【００５３】
抵抗Ｒ３と抵抗Ｒ５は、同一の製造プロセスによって作成されている。即ち、例えば、電源回路１（及び後述する他の実施形態の電源回路）の全体或いは抵抗Ｒ３及びＲ５を半導体基板上に作成する場合、抵抗Ｒ３及びＲ５は不純物の拡散プロセス（拡散工程）などを含む複数のプロセスを経て作成されるが、その複数のプロセスを抵抗Ｒ３及びＲ５間で同じとする。この際、不純物の拡散量なども同一とする。同一の製造プロセスで作成された抵抗Ｒ３及びＲ５は、同一種類の抵抗体であると言える。
【００５４】
抵抗Ｒ３及び抵抗Ｒ５の抵抗値に対して目標となる設計値が定められるが、実際のそれらの抵抗値は、通常、設計値と一致せず、誤差（以下、抵抗値誤差という）を含む。また、抵抗の電気的特性として、抵抗値の温度依存性を表す温度係数が存在する。抵抗Ｒ３を作成する製造プロセスと抵抗Ｒ５を作成する製造プロセスが異なれば、抵抗Ｒ３とＲ５との間で、抵抗値誤差や温度係数が大きく異なってしまうという結果を招くが、両抵抗を同一の製造プロセスで作成することにより、両抵抗間における抵抗値誤差や温度係数をある程度一致させることができる。
【００５５】
しかし、抵抗値誤差や温度依存性（抵抗値の温度係数）は、同一の製造プロセスで作成していても、製造の度にばらつく。これを、製造プロセスばらつき（或いは、製造ばらつき）という。そこで、抵抗Ｒ３及びＲ５は、製造プロセスばらつきが同じ傾向を有するように形成される。つまり、抵抗Ｒ３の抵抗値と抵抗Ｒ５の抵抗値が製造プロセスばらつきによって同じ方向に同じ程度だけばらつくように、抵抗Ｒ３及びＲ５を形成するようにする。また更に、抵抗Ｒ３と抵抗Ｒ５の温度依存性が同じ傾向を有するように、即ち、抵抗Ｒ３の抵抗値と抵抗Ｒ５の抵抗値が同一の温度変化（電源回路の動作時の温度変化）に対して同じ方向に同じ程度だけ変化するように、抵抗Ｒ３及びＲ５は形成されている。尚、ここにおける温度とは、抵抗Ｒ３及びＲ５の周囲温度であり、電源回路１の周囲温度とも考えることができる。
【００５６】
上記のように抵抗Ｒ３及びＲ５との間で「製造プロセスばらつきと温度依存性が同じ傾向を有していること」を、以下、説明の便宜上、「特性類似性α」と呼ぶ。
【００５７】
抵抗Ｒ３及びＲ５が特性類似性αを有するためには、上述の如く同一の製造プロセスで作成した上で、抵抗Ｒ３と抵抗Ｒ５の形状及びサイズを同じにすることが最も好ましい。但し、形状及びサイズが「同じ」であるとは、製造誤差を含む、或る程度の幅を持った概念である。また、抵抗Ｒ３及びＲ５が特性類似性αを有しているのであれば、両抵抗の形状及びサイズを全く同じとする必要は必ずしもない。例えば、抵抗Ｒ３を半導体基板上に形成する場合、抵抗Ｒ３が形成された領域と、抵抗Ｒ３と他の素子とを分離するための分離拡散領域と、の距離は、抵抗Ｒ３の抵抗値に関係しない（抵抗Ｒ５も同様）。従って、抵抗Ｒ３とＲ５との間で、その距離が異なっていても構わない。
【００５８】
上記のように構成された図１の電源回路１において、誤差増幅器７は、分圧抵抗Ｒ１とＲ２との接続点の電位がリファレンス電位Ｖｒｅｆと一致するように、ドライブ用トランジスタＱ２のベース電流を制御することによって出力トランジスタＱ１のベース電流（ベース電位）を制御する。これにより、出力電圧Ｖｏは、所定の電圧値で安定化される。
【００５９】
抵抗Ｒ３には、出力トランジスタＱ１のベース電流とトランジスタＱ３のコレクタ電流が流れる。従って、出力トランジスタＱ１のベース電流（ベース電流の電流値）をＩB1で表し、トランジスタＱ３のコレクタ電流（コレクタ電流の電流値）をＩC3で表し、更に抵抗Ｒ３の抵抗値をＲ３で表すと、検出電位Ｖ１は、下式（１）によって表される（但し、ドライブ用トランジスタＱ２のベース電流を無視）。尚、以下の説明において、出力トランジスタＱ１のベース電流及びトランジスタＱ３のコレクタ電流を、それぞれ、単に、ＩB1及びＩC3にて表すことがある。
Ｖ１＝（ＩB1＋ＩC3）×Ｒ３  ・・・（１）
【００６０】
出力電流Ｉｏが、電源回路１が定常的に出力することができる定格電流以下である時、検出電位Ｖ１は基準電位Ｖ２より小さくなっている。一方、入力電圧Ｖｉの投入時等において一時的に上記定格電流を上回る出力電流Ｉｏが流れ、検出電位Ｖ１が基準電位Ｖ２よりも高くなると、差動アンプ４は、誤差増幅器７から電流を引き抜き始め、最終的には誤差増幅器７からドライブ用トランジスタＱ２のベースに供給される電流がなくなる。このようにして、出力電流制限回路２（差動アンプ４）は、出力トランジスタＱ１のベース電流ＩB1を制限し、これによって、出力トランジスタＱ１のコレクタ電流、すなわち出力電流Ｉｏに制限を加えるように働く。
【００６１】
ここで、Ｖ１＝Ｖ２、が成立する出力電流Ｉｏの大きさ、即ち、出力電流制限回路２が出力電流Ｉｏの増大に制限を加える閾値の電流を、出力ピーク電流（制限電流；制限値）ＩOPと呼ぶ。
【００６２】
検出電位Ｖ１を生じさせる抵抗Ｒ３の抵抗値のばらつきや温度変化は、出力ピーク電流ＩOPを変化させることになるが、補正用電流として機能するトランジスタＱ３のコレクタ電流ＩC3が、この変化を抑制する方向に作用する。
【００６３】
例えば、製造プロセスばらつきや温度変化に由来して抵抗Ｒ３の抵抗値が比較的小さくなった時、或る一定の出力電流Ｉｏに対する検出電位Ｖ１は低下する方向に向かう。しかしながら、この時、抵抗Ｒ５の抵抗値も小さくなるので、ＩC3が比較的大きくなり、結果、検出電位Ｖ１の低下が相殺される。
【００６４】
逆に、製造プロセスばらつきや温度変化に由来して抵抗Ｒ３の抵抗値が比較的大きくなった時、或る一定の出力電流Ｉｏに対する検出電位Ｖ１は上昇する方向に向かう。しかしながら、この時、抵抗Ｒ５の抵抗値も大きくなるので、ＩC3が比較的小さくなり、結果、検出電位Ｖ１の上昇が相殺される。
【００６５】
このように、抵抗Ｒ３の抵抗値とＩC3の変動が相反するため、抵抗Ｒ３の抵抗値変動に起因する検出電位Ｖ１の変動は小さくなり、この結果、出力ピーク電流ＩOPのばらつきも小さくなる。これは、抵抗Ｒ３とＲ５が上記特性類似性αを有していることに由来する。
【００６６】
尚、数ｍＡ〜数１０ｍＡ（ミリアンペア）程度のＩB1が流れるため、抵抗Ｒ３の抵抗値をかなり小さくしてやる必要がある。よって、抵抗Ｒ３は、ユニットセルにて形成されるのではなく、シート抵抗の低いエミッタ拡散抵抗やメタル配線抵抗を用いて形成され、更に抵抗の幅も広くなったような特別な形状の素子とされる場合が多い。その場合、抵抗Ｒ５、抵抗Ｒ３と同様に特別な形状の素子とされる。
【００６７】
＜＜第２実施形態＞＞
次に、本発明に係る直流安定化電源回路（直流安定化電源装置）の第２実施形態を説明する。図２は、第２実施形態に係る直流安定化電源回路１ａ（以下、単に「電源回路１ａ」という）の回路図である。図２において、図１と同一の部分には同一の符号を付し、原則として同一の部分の重複する説明を省略する。
【００６８】
電源回路１ａは、出力トランジスタＱ１と、ドライブ用トランジスタＱ２と、電源回路１ａの出力電流Ｉｏの大きさを制限するための出力電流制限回路２ａと、出力電流制限回路２ａによって制限される出力電流Ｉｏのばらつきを補正する（抑制する）補正回路３ａと、分圧抵抗Ｒ１及びＲ２と、誤差増幅器７と、基準電圧源８と、を有して構成される。つまり、電源回路１ａは、図１の電源回路１における出力電流制限回路２及び補正回路３を、出力電流制限回路２ａ及び補正回路３ａに置換した構成となっており、その他の点における回路構成及び動作は図１の電源回路１と一致している。以下、電源回路１との相違点に着目して説明を行い、一致点に関する説明を省略する。
【００６９】
補正回路３ａの構成要素は図１の補正回路３と同じである。但し、補正回路３ａにおいては、抵抗Ｒ５が、トランジスタＱ３とトランジスタＱ４とから成るカレントミラー回路の入力側に設けられている。より具体的には、補正回路３ａにおいては、入力端子１０が抵抗Ｒ５を介してトランジスタＱ４のエミッタに接続され、入力端子１０とトランジスタＱ３のエミッタは短絡されている。その他の点において、補正回路３ａと図１の補正回路３は同様である。
【００７０】
出力電流制限回路２ａの構成要素は図１の出力電流制限回路２と同じであり、それらの接続関係も図１の出力電流制限回路２と同じとなっている。但し、図１の出力電流制限回路２においてはトランジスタＱ３のコレクタが差動アンプ４の反転入力端子（−）に接続されていたが、出力電流制限回路２ａにおいては、トランジスタＱ３のコレクタが差動アンプ４の非反転入力端子（＋）に接続されている。その他の点において、出力電流制限回路２ａと図１の出力電流制限回路２は同様である。
【００７１】
このため、抵抗Ｒ４の抵抗値をＲ４で表すと、基準電位Ｖ２は、下式（２）によって表される。
Ｖ２＝（Ｉ１＋ＩC3）×Ｒ４  ・・・（２）
【００７２】
検出電位Ｖ１を生じさせる抵抗Ｒ３の抵抗値のばらつきや温度変化は、出力ピーク電流ＩOPを変化させることになるが、補正用電流として機能するトランジスタＱ３のコレクタ電流ＩC3が、この変化を抑制する方向に作用する。
【００７３】
例えば、製造プロセスばらつきや温度変化に由来して抵抗Ｒ３の抵抗値が比較的小さくなった時、或る一定の出力電流Ｉｏに対する検出電位Ｖ１は低下する方向に向かう。しかしながら、この時、抵抗Ｒ５の抵抗値も小さくなるので、ＩC3も比較的小さくなり、基準電位Ｖ２が比較的低くなる。
【００７４】
このように、抵抗Ｒ３の抵抗値の変動に対して検出電位Ｖ１と基準電位Ｖ２が同様に変化するため、出力ピーク電流ＩOPのばらつきも小さくなる。これは、抵抗Ｒ３とＲ５が上記特性類似性αを有していることに由来する。
【００７５】
また、第１実施形態、第２実施形態及び後述する他の全ての実施形態における抵抗Ｒ３とＲ４とＲ５を、外部信号等に応じて抵抗値を変化させることができる可変抵抗としてもよい。抵抗Ｒ３〜Ｒ５を、そのような可変抵抗とすれば、抵抗Ｒ３〜Ｒ５の抵抗値を設計値により近づけることが可能となる。つまり、製造プロセスばらつき等に起因する抵抗値のばらつきを大幅に低減することが可能となり、この結果、出力ピーク電流ＩOPのばらつきは、更に小さくなる。
【００７６】
図３に、図１の電源回路１における抵抗Ｒ３〜Ｒ５を可変抵抗に変形した直流安定化電源回路１ｂ（以下、単に「電源回路１ｂ」という）の回路図を示す。図２の電源回路１ａ及び後述する他の実施形態の電源回路に対しても、同様の変形が可能である。図３において、図１と同一の部分には同一の符号を付し、原則として同一の部分の重複する説明を省略する。電源回路１ｂは、図１の電源回路１における出力電流制限回路２及び補正回路３を、出力電流制限回路２ｂ及び補正回路３ｂに置換した構成となっており、その他の点における回路構成及び動作は図１の電源回路１と一致している。以下、電源回路１との相違点に着目して説明を行い、一致点に関する説明を省略する。
【００７７】
図１と図３の比較から分かるように、図３の電源回路１ｂにおいては、図１における抵抗Ｒ３が抵抗Ｒ１３及びＲ２３並びにスイッチ回路ＳＷ１に置換され、図１における抵抗Ｒ４が抵抗Ｒ１４及びＲ２４並びにスイッチ回路ＳＷ２に置換され、図１における抵抗Ｒ５が抵抗Ｒ１５及びＲ２５並びにスイッチ回路ＳＷ３に置換されている。
【００７８】
スイッチ回路ＳＷ１は、外部から供給される外部信号ａの信号レベルに応じて抵抗Ｒ１３又はＲ２３を差動アンプ４の反転入力端子（−）に接続する。差動アンプ４の反転入力端子（−）は、スイッチ回路ＳＷ１によって接続された抵抗（即ち、抵抗Ｒ１３又はＲ２３）を介してグランドライン９に接続される。スイッチ回路ＳＷ２は、外部から供給される外部信号ｂの信号レベルに応じて抵抗Ｒ１４又はＲ２４を差動アンプ４の非反転入力端子（＋）に接続する。差動アンプ４の非反転入力端子（＋）は、スイッチ回路ＳＷ２によって接続された抵抗（即ち、抵抗Ｒ１４又はＲ２４）を介してグランドライン９に接続される。スイッチ回路ＳＷ３は、外部から供給される外部信号ｃの信号レベルに応じて抵抗Ｒ１５又はＲ２５をトランジスタＱ３のエミッタに接続する。トランジスタＱ３のエミッタは、スイッチ回路ＳＷ３によって接続された抵抗（即ち、抵抗Ｒ１５又はＲ２５）を介して入力端子１０に接続される。
【００７９】
＜＜第３実施形態＞＞
ところで、図１〜図３に示す回路のように、定電流を用いて出力電流制限回路（２等）を構成すると、電源回路を構成する素子数が増加して電源回路を備えたＩＣ（集積回路）チップのコストアップを招く。この点に鑑み、素子数が少なく、定電流が不必要な電源回路を説明する実施形態として、第３実施形態を説明する。
【００８０】
図４は、第３実施形態に係る直流安定化電源回路１ｃ（以下、単に「電源回路１ｃ」という）の回路図である。図４において、図１と同一の部分には同一の符号を付し、原則として同一の部分の重複する説明を省略する。
【００８１】
電源回路１ｃは、出力トランジスタＱ１と、ドライブ用トランジスタＱ２と、電源回路１ｃの出力電流Ｉｏの大きさを制限するための出力電流制限回路２ｃと、出力電流制限回路２ｃによって制限される出力電流Ｉｏのばらつきを補正する（抑制する）補正回路３と、分圧抵抗Ｒ１及びＲ２と、誤差増幅器７と、基準電圧源８と、を有して構成される。つまり、電源回路１ｃは、図１の電源回路１における出力電流制限回路２を、出力電流制限回路２ｃに置換した構成となっており、その他の点における回路構成及び動作は図１の電源回路１と一致している。以下、電源回路１との相違点に着目して説明を行い、一致点に関する説明を省略する。
【００８２】
出力電流制限回路２ｃは、ＮＰＮ型のバイポーラトランジスタであるトランジスタＱ５及びＱ６と、抵抗Ｒ３及びＲ４と、を備える。
【００８３】
トランジスタＱ５において、ベースとコレクタは短絡され、トランジスタＱ５とＱ６のベースは共通接続されている。また、トランジスタＱ５のエミッタは抵抗Ｒ３を介してグランドライン９に接続され、トランジスタＱ６のエミッタは抵抗Ｒ４を介してグランドライン９に接続されている。
【００８４】
ドライブ用トランジスタＱ２のエミッタはトランジスタＱ５のコレクタに接続され、ドライブ用トランジスタＱ２のコレクタは出力トランジスタＱ１のベースに接続されている。そして、ドライブ用トランジスタＱ２のベースは、誤差増幅器７の出力端子とトランジスタＱ６のコレクタに共通接続されている。
【００８５】
電源回路１ｃにおいては、トランジスタＱ３のコレクタが、トランジスタＱ５のエミッタと抵抗Ｒ３との接続点に接続され、トランジスタＱ３のコレクタ電流ＩC3が抵抗Ｒ３を介してグランドライン９に流れ込む。
【００８６】
また、トランジスタＱ５及びＱ６は、トランジスタＱ５を入力側、トランジスタＱ６を出力側に設けたカレントミラー回路（検出用カレントミラー回路）を構成している。このカレントミラー回路は、カレントミラー回路の入力側の電流である出力トランジスタＱ１のベース電流ＩB1を比例倍した電流を、トランジスタＱ６のコレクタ電流として出力する。尚、トランジスタＱ５のエミッタと抵抗Ｒ３との接続点の電位（検出電位）をＶ１Aで表す。
【００８７】
出力電流Ｉｏの増加に応じて出力トランジスタＱ１のベース電流ＩB1が増えると、トランジスタＱ６は誤差増幅器７から電流を引き抜き始め、最終的には誤差増幅器７からドライブ用トランジスタＱ２のベースに供給される電流がなくなる。このようにして、電源回路１ｃにおける出力電流制限回路２ｃは、出力トランジスタＱ１のベース電流ＩB1を制限し、これによって出力電流Ｉｏに制限を加えるように働く。
【００８８】
電位Ｖ１Aを生じさせる抵抗Ｒ３の抵抗値のばらつきや温度変化は、出力ピーク電流ＩOPを変化させることになるが、補正用電流として機能するトランジスタＱ３のコレクタ電流ＩC3が、この変化を抑制する方向に作用する。
【００８９】
例えば、製造プロセスばらつきや温度変化に由来して抵抗Ｒ３の抵抗値が比較的小さくなった時、或る一定の出力電流Ｉｏに対する電位Ｖ１Aは低下する方向に向かう。しかしながら、この時、抵抗Ｒ５の抵抗値も小さくなるので、ＩC3が比較的大きくなり、結果、電位Ｖ１Aの低下が相殺される。
【００９０】
このように、抵抗Ｒ３の抵抗値とＩC3の変動が相反するため、抵抗Ｒ３の抵抗値変動に起因する電位Ｖ１Aの変動は小さくなり、この結果、出力ピーク電流ＩOPのばらつきも小さくなる。これは、抵抗Ｒ３とＲ５が上記特性類似性αを有していることに由来する。
【００９１】
図４の電源回路１ｃは、定電流源を用いることなく出力電流制限回路を形成するために第１実施形態の電源回路１を変形したものに相当するが、同様の変形を他の実施形態の電源回路（１ａ等）に適用することも可能である。
【００９２】
＜＜第４実施形態＞＞
第１〜第３実施形態では、出力トランジスタ等にバイポーラトランジスタを使用した電源回路例を示したが、出力トランジスタ等にＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）等の電界効果トランジスタを用いることも可能である。この場合、バイポーラトランジスタを電界効果トランジスタに置換したことに対応して回路構成が変更されるが、例として、図１の電源回路１に、この置換を適用したものを第４実施形態として説明する。勿論、図２〜図４の電源回路（１ａ、１ｂ及び１ｃ）に対しても同様の変形は可能である。
【００９３】
電界効果トランジスタを用いた直流安定化電源回路５１（以下、単に「電源回路５１」という）の回路図を図５に示す。図５において、図１と同一の部分には同一の符号を付し、原則として同一の部分の重複する説明を省略する。
【００９４】
電源回路５１は、出力トランジスタＭ１と、トランジスタＭ１０と、ドライブ用トランジスタＭ２と、電源回路５１の出力電流Ｉｏの大きさを制限するための出力電流制限回路５２と、出力電流制限回路５２によって制限される出力電流Ｉｏのばらつきを補正する（抑制する）補正回路５３と、分圧抵抗Ｒ１及びＲ２と、誤差増幅器７と、基準電圧源８と、を有して構成される。
【００９５】
出力電流制限回路５２は、差動アンプ４と、抵抗Ｒ３及びＲ４と、定電流源５と、を有して構成される。補正回路５３は、トランジスタＭ３及びＭ４と、定電流源６と、抵抗Ｒ５と、を有して構成される。出力トランジスタＭ１並びにトランジスタＭ３、Ｍ４及びＭ１０は、Ｐチャネル型のＭＯＳＦＥＴであり、ドライブ用トランジスタＭ２は、Ｎチャネル型のＭＯＳＦＥＴである。
【００９６】
入力端子１０には、外部から被安定化電圧である入力電圧Ｖｉ（例えば、直流の１２Ｖ）が供給される。入力端子１０は、トランジスタＭ４及びＭ１０並びに出力トランジスタＭ１の各ソースと定電流源５の入力側に共通接続されていると共に、抵抗Ｒ５を介してトランジスタＭ３のソースに接続されている。
【００９７】
出力トランジスタＭ１のドレインは、電源回路１の出力電圧Ｖｏが出力されるべき出力端子１１に接続されていると共に、分圧抵抗Ｒ１とＲ２とから成る直列回路を介してグランドライン９に接続されている。誤差増幅器７において、反転入力端子（−）には分圧抵抗Ｒ１とＲ２との接続点の電位が与えられ、非反転入力端子（＋）には基準電圧源８が出力するリファレンス電位Ｖｒｅｆが与えられている。
【００９８】
定電流源５の出力側は、差動アンプ４の非反転入力端子（＋）に接続されていると共に抵抗Ｒ４を介してグランドライン９に接続されている。また、差動アンプ４の反転入力端子（−）は、ドライブ用トランジスタＭ２のソースと抵抗Ｒ３との接続点に接続されていると共に、抵抗Ｒ３を介してグランドライン９に接続されている。トランジスタＭ１０のドレインは、トランジスタＭ１０及び出力トランジスタＭ１の各ゲートとドライブ用トランジスタＭ２のドレインに共通接続されている。ドライブ用トランジスタＭ２のゲートには、誤差増幅器７の出力と差動アンプ４の出力が与えられている。
【００９９】
トランジスタＭ４のゲートとドレインは短絡され、また、トランジスタＭ３とＭ４のゲートは共通接続されている。定電流源６の入力側は、トランジスタＭ４のドレインに接続され、定電流源６の出力側はグランドライン９に接続されている。定電流源６が出力する定電流（Ｉ２）は、トランジスタＭ４のドレイン電流として、グランドライン９に流れ込む。また、トランジスタＭ３のドレインは、ドライブ用トランジスタＭ２のソースと抵抗Ｒ３との接続点に接続されている。
【０１００】
トランジスタＭ３及びＭ４は、トランジスタＭ４を入力側、トランジスタＭ３を出力側に設けたカレントミラー回路（補正用カレントミラー回路）を構成している。このカレントミラー回路は、トランジスタＭ４のドレイン電流を入力電流とし、トランジスタＭ３のドレイン電流を出力電流として出力する。
【０１０１】
上記のように構成された電源回路５１において、誤差増幅器７は、分圧抵抗Ｒ１とＲ２との接続点の電位がリファレンス電位Ｖｒｅｆと一致するように、ドライブ用トランジスタＭ２のゲート電位を制御することによって出力電流Ｉｏを制御する。これにより、出力電圧Ｖｏは、所定の電圧値で安定化される。
【０１０２】
出力トランジスタＭ１とトランジスタＭ１０はカレントミラー回路を形成しており、出力トランジスタＭ１のドレイン電流、即ち電源回路５１の出力電流Ｉｏの大きさは、トランジスタＭ１０のドレイン電流の大きさに比例する。検出用電流（ＩM1）としてトランジスタＭ１０のドレイン電流は、ドライブ用トランジスタＭ２及び抵抗Ｒ３を介してグランドライン９に流れ込む。
【０１０３】
差動アンプ４は、反転入力端子（−）の電位である検出電位Ｖ１と非反転入力端子（＋）の電位である基準電圧Ｖ２とを比較し、検出電位Ｖ１が基準電位Ｖ２を上回ると誤差増幅器７の出力電位、即ちドライブ用トランジスタＭ２のゲート電位を降下させる。これによって、出力電流Ｉｏの増加が制限される。
【０１０４】
上記の如く回路形成しても、抵抗Ｒ３の抵抗値とトランジスタＭ３のドレイン電流（補正用電流）の変動が相反するため、抵抗Ｒ３の抵抗値変動に起因する検出電位Ｖ１の変動は小さくなり、この結果、出力ピーク電流ＩOPのばらつきも小さくなる。
【０１０５】
上述の各実施形態における電源回路は、抵抗Ｒ３のばらつきに対する補正を実現するが、出力トランジスタ（Ｑ１又はＭ１）の電気的特性（電流増幅率又は相互コンダクタンス）のばらつきに対する補正をも行うことによって、出力ピーク電流ＩOPの更なるばらつき低減が可能である。出力トランジスタの電気的特性のばらつきに対する補正手法として、例えば、上記特許文献１に記載の手法を用いればよい。
【０１０６】
図６に、従来の電源回路（図７及び図８参照）と各実施形態の電源回路における出力ピーク電流ＩOPの抵抗値ばらつき依存性を示す。図６において、横軸は、製造プロセスばらつきや温度変化に由来する抵抗Ｒ３の抵抗値ばらつきの程度を表しており、縦軸は、出力ピーク電流ＩOPを表している。
【０１０７】
図６において、実線６０及び破線６１は、検出用抵抗（Ｒ３又はＲ１０３）に着目した、出力ピーク電流ＩOPの抵抗値ばらつき依存性を表しており、実線６０は従来の電源回路におけるそれを、破線６１は、本発明の各実施形態の電源回路におけるそれを表している。
【０１０８】
図６に示す如く、各実施形態の電源回路における出力ピーク電流のばらつきの実力値Ｆは、従来の電源回路における出力ピーク電流のばらつきの実力値Ｅよりも小さい。よって、各実施形態で例示したように電源回路を形成すれば、出力ピーク電流の仕様値の範囲を狭めることができ、この結果、電子機器全体のコストやサイズ低減を実現することが可能となる。
【０１０９】
また、出力トランジスタとそれ以外の素子（出力電流制限回路や補正回路など）とを別の半導体チップ上に形成することも多い。最終的に、パッケージングの際、上述の電源回路が構成されるように、出力トランジスタを実装したチップとそれ以外の素子を実装したチップ（制御用ＩＣ）を組み合わせるのであるが、このような２チップタイプの電源回路においても、出力ピーク電流のばらつき低減作用は有効に機能する。
【０１１０】
＜＜変形等＞＞
第１〜第３実施形態では、出力トランジスタＱ１をＰＮＰ型のバイポーラトランジスタとしているが、出力トランジスタＱ１を含む各バイポーラトランジスタをＮＰＮ型とするかＰＮＰ型とするかは任意である。第４実施形態では、出力トランジスタＭ１をＰチャネル型のＭＯＳＦＥＴとしているが、出力トランジスタＭ１を含む各ＭＯＳＦＥＴをＰチャネル型とするかＮチャネル型とするかは任意である。
【０１１１】
また、各実施形態における電源回路において、バイポーラトランジスタとＭＯＳＦＥＴ等の電界効果トランジスタとを混在させても構わない。バイポーラトランジスタとＭＯＳＦＥＴを混在させる場合、各電源回路は、ＢｉＣＭＯＳプロセスによって形成することも可能である。
【産業上の利用可能性】
【０１１２】
本発明に係る直流安定化電源回路（直流安定化電源装置）は、各種の電子機器に好適である。電子機器として、ＣＤ−ＲＯＭ（Compact Disk Read Only Memory）、ＤＶＤ−ＲＯＭ（Digital Versatile Disk Read Only Memory）、ＤＶＤ−ＲＡＭ（Digital Versatile Disk Random Access Memory）等に代表される記録媒体への記録や再生を行う記録媒体ドライブ装置、携帯電話機及び携帯情報端末などが挙げられる。
【０１１３】
図９に、電源回路１（図１）を備えた、電子機器としての記録媒体ドライブ装置９０の外観図を示す。記録媒体ドライブ装置９０に内蔵された図示されない演算処理装置等の負荷は、電源回路１の出力電圧Ｖｏを駆動源として動作する。勿論、記録媒体ドライブ装置９０における電源回路１を、他の実施形態の電源回路に置換することもできる。
【０１１４】
また、本発明に係る直流安定化電源回路、或いは本発明に係る直流安定化電源回路から出力トランジスタを除いた回路は、例えば、直流安定化電源用ＩＣ（電源用集積回路）として、利用される。
【図面の簡単な説明】
【０１１５】
【図１】本発明の第１実施形態に係る直流安定化電源回路の回路図である。
【図２】本発明の第２実施形態に係る直流安定化電源回路の回路図である。
【図３】図１の直流安定化電源回路の変形例を示す回路図である。
【図４】本発明の第３実施形態に係る直流安定化電源回路の回路図である。
【図５】本発明の第４実施形態に係る直流安定化電源回路の回路図である。
【図６】従来の直流安定化電源回路と本発明に係る直流安定化電源回路における出力ピーク電流の抵抗値ばらつき依存性を示す図である。
【図７】従来の直流安定化電源回路の回路図である。
【図８】従来の直流安定化電源回路の回路図である。
【図９】図１の直流安定化電源回路を備えた記録媒体ドライブ装置の外観図である。
【符号の説明】
【０１１６】
１、１ａ、１ｂ、１ｃ  ５１  直流安定化電源回路
２、２ａ、２ｂ、２ｃ、５２  出力電流制限回路
３、３ａ、３ｂ、５３  補正回路
４  差動アンプ
５、６  定電流源
７  誤差増幅器
８  基準電圧源
９  グランドライン
１０  入力端子
１１  出力端子
Ｑ１、Ｍ１  出力トランジスタ
Ｑ２、Ｍ２  ドライブ用トランジスタ
Ｒ３、Ｒ４、Ｒ５  抵抗
【図１】
2008176670.tif 000003
【図２】
2008176670.tif 000004
【図３】
2008176670.tif 000005
【図４】
2008176670.tif 000006
【図５】
2008176670.tif 000007
【図６】
2008176670.tif 000008
【図７】
2008176670.tif 000009
【図８】
2008176670.tif 000010
【図９】
2008176670.tif 000011