(57)【要約】      （修正有）【課題】相変化抵抗メモリに記憶されるコンフィギュレーションデータのデータ保持時間が、後工程における高温により短縮するのを防ぐための方法を提供する。【解決手段】後工程の高温によるデータ保持特性への影響をなくすために、後工程前、または後工程中に抵抗メモリを冷却する冷却システムを設ける。また、後工程後にコンフィギュレーションデータを抵抗メモリから読み出すとともに、該データを該抵抗メモリに書き込みなおす。【選択図】図１
2008176906.tif 000002
【特許請求の範囲】
【請求項１】
抵抗メモリを試験し、上記抵抗メモリのコンフィギュレーションデータを得るテスタと、
後工程の温度が、上記抵抗メモリ内の上記コンフィギュレーションデータのデータ保持時間を短縮することを防ぐ後工程製造システムとを含むシステム。
【請求項２】
上記後工程製造システムは、
上記後工程前に上記抵抗メモリを冷却する冷却システムを含む請求項１に記載のシステム。
【請求項３】
上記後工程製造システムは、
上記後工程中に上記抵抗メモリを接触させる冷却された装置を含む請求項２に記載のシステム。
【請求項４】
上記後工程製造システムは、少なくとも数回の上記後工程後に、上記コンフィギュレーションデータを上記抵抗メモリから読み出すとともに、この上記抵抗メモリから読み出されたコンフィギュレーションデータを上記抵抗メモリに書き込みなおしてデータ保持特性を改善する請求項１に記載のシステム。
【請求項５】
上記テスタは、上記コンフィギュレーションデータを外部のデータベースに書き込み、  上記後工程製造システムは、上記コンフィギュレーションデータを上記外部のデータベースから取り出し、この上記外部のデータベースから取り出されたコンフィギュレーションデータを、少なくとも数回の上記後工程後に、上記抵抗メモリに書き込みなおす請求項１に記載のシステム。
【請求項６】
上記テスタは、上記コンフィギュレーションデータを上記抵抗メモリに書き込み、
上記後工程製造システムは、上記後工程前に、上記コンフィギュレーションデータを上記抵抗メモリから読み出すとともに、この上記抵抗メモリから読み出されたコンフィギュレーションデータを、少なくとも数回の上記後工程後に、上記抵抗メモリに書き込みなおす請求項１に記載のシステム。
【請求項７】
上記抵抗メモリは相変化メモリセルを含み、上記相変化メモリセルのそれぞれは、Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、Ｓｅ、および、Ｓのうちの少なくとも１つを含む請求項１に記載のシステム。
【請求項８】
相変化メモリを試験し、上記相変化メモリのコンフィギュレーションデータを得るテスタと、
後工程の温度が、上記相変化メモリ内の上記コンフィギュレーションデータのデータ保持時間を短縮することを防ぐ後工程製造システムとを含むシステム。
【請求項９】
上記後工程製造システムは、
上記後工程前に上記相変化メモリを冷却する冷却システムを含む請求項８に記載のシステム。
【請求項１０】
上記冷却システムは、上記相変化メモリをほぼ摂氏マイナス２０度まで冷却する請求項９に記載のシステム。
【請求項１１】
上記後工程製造システムは、上記後工程中に上記相変化メモリを接触させる冷却された装置を含む請求項９に記載のシステム。
【請求項１２】
上記冷却された装置は、上記後工程中に上記相変化メモリを支える冷却されたチップホルダを含む請求項１１に記載のシステム。
【請求項１３】
上記後工程製造システムは、少なくとも数回の後工程後に、上記コンフィギュレーションデータを上記相変化メモリから読み出すとともに、この上記相変化メモリから読み出されたコンフィギュレーションデータを上記相変化メモリに書き込みなおしてデータ保持特性を改善する請求項８に記載のシステム。
【請求項１４】
上記後工程製造システムは、上記相変化メモリをパッケージングした後に上記相変化メモリを試験するとともに、さらなるビット誤りに応じてチップ冗長性を活性化する請求項８に記載のシステム。
【請求項１５】
上記後工程製造システムは、上記相変化メモリをバーンインし、当該バーンイン後、上記コンフィギュレーションデータを上記相変化メモリから読み出し、この上記相変化メモリから読み出されたコンフィギュレーションデータを上記相変化メモリに書き込みなおしてデータ保持特性を改善する請求項８に記載のシステム。
【請求項１６】
上記相変化メモリは、上記後工程のはんだ付け温度とほぼ同等の結晶化温度を有する相変化材料を含む請求項８に記載のシステム。
【請求項１７】
上記テスタは、上記コンフィギュレーションデータを外部のデータベースに書き込み、  上記後工程製造システムは、上記コンフィギュレーションデータを上記外部のデータベースから取り出すとともに、この上記外部のデータベースから取り出されたコンフィギュレーションデータを、少なくとも数回の上記後工程後に、上記相変化メモリに書き込みなおす請求項８に記載のシステム。
【請求項１８】
上記テスタは、上記コンフィギュレーションデータを上記相変化メモリに書き込み、
上記後工程製造システムは、上記後工程前に、上記コンフィギュレーションデータを上記相変化メモリから読み出すとともに、この上記相変化メモリから読み出されたコンフィギュレーションデータを、少なくとも数回の上記後工程後に、上記相変化メモリに書き込みなおす請求項８に記載のシステム。
【請求項１９】
上記相変化メモリは、上記後工程のはんだ付け温度よりも低い結晶化温度を有する相変化材料を含む請求項８に記載のシステム。
【請求項２０】
上記相変化メモリは相変化メモリセルを含み、上記相変化メモリセルのそれぞれは、Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、Ｓｅ、および、Ｓのうちの少なくとも１つを含む請求項８に記載のシステム。
【請求項２１】
相変化メモリのコンフィギュレーションデータを得る手段と、
後工程の温度が上記相変化メモリの上記コンフィギュレーションデータのデータ保持時間を短縮させることを防ぐ手段とを含むシステム。
【請求項２２】
上記コンフィギュレーションデータのデータ保持時間を短縮させることを防ぐ手段は、上記後工程前に上記相変化メモリを冷却する手段を含む請求項２１に記載のシステム。
【請求項２３】
上記コンフィギュレーションデータのデータ保持時間を短縮させることを防ぐ手段は、上記相変化メモリを接触させて、上記後工程中に上記相変化メモリを冷却する手段を含む請求項２２に記載のシステム。
【請求項２４】
上記コンフィギュレーションデータのデータ保持時間を短縮させることを防ぐ手段は、少なくとも数回の上記後工程後に、上記コンフィギュレーションデータを上記相変化メモリから読み出す手段と、
上記相変化メモリから読み出されたコンフィギュレーションデータを上記相変化メモリに書き込んでデータ保持特性を改善する手段とを含む請求項２１に記載のシステム。
【請求項２５】
上記コンフィギュレーションデータを得る手段は、上記コンフィギュレーションデータを外部のデータベースに書き込む手段を含み、
上記コンフィギュレーションデータのデータ保持時間を短縮させることを防ぐ手段は、
上記コンフィギュレーションデータを上記外部のデータベースから取り出す手段と、
上記外部のデータベースから取り出されたコンフィギュレーションデータを、少なくとも数回の上記後工程後に、上記相変化メモリに書き込む手段とを含む請求項２１に記載のシステム。
【請求項２６】
上記コンフィギュレーションデータを得る手段は、上記コンフィギュレーションデータを上記相変化メモリに書き込む手段を含み、
上記コンフィギュレーションデータのデータ保持時間を短縮させることを防ぐ手段は、
上記後工程前に、上記コンフィギュレーションデータを上記相変化メモリから読み出す手段と、
上記相変化メモリから読み出されたコンフィギュレーションデータを、少なくとも数回の上記後工程後に、上記相変化メモリに書き込む手段とを含む請求項２１に記載のシステム。
【請求項２７】
相変化メモリのコンフィギュレーションデータを得る工程と、
後工程の温度が、上記相変化メモリの上記コンフィギュレーションデータのデータ保持時間を短縮させることを防ぐ工程とを含む相変化メモリ製造方法。
【請求項２８】
上記コンフィギュレーションデータのデータ保持時間を短縮させることを防ぐ工程は、
上記後工程前に上記相変化メモリを冷却する工程と、
上記相変化メモリを接触させて、上記後工程中に上記相変化メモリを冷却する工程とを含む請求項２７に記載の相変化メモリ製造方法。
【請求項２９】
上記接触させる工程は、上記相変化メモリを支えて、上記後工程中に上記相変化メモリを冷却する工程を含む請求項２８に記載の相変化メモリ製造方法。
【請求項３０】
上記コンフィギュレーションデータのデータ保持時間を短縮させることを防ぐ工程は、
少なくとも数回の上記後工程後に、上記コンフィギュレーションデータを上記相変化メモリから読み出す工程と、
上記相変化メモリから読み出されたコンフィギュレーションデータを、上記相変化メモリに書き込んでデータ保持特性を改善する工程とを含む請求項２７に記載の相変化メモリ製造方法。
【請求項３１】
上記コンフィギュレーションデータを得る手段は、上記コンフィギュレーションデータを外部のデータベースに書き込む工程を含み、
上記コンフィギュレーションデータのデータ保持時間を短縮させることを防ぐ工程は、
上記コンフィギュレーションデータを上記外部のデータベースから取り出す工程と、
上記外部のデータベースから取り出されたコンフィギュレーションデータを、少なくとも数回の上記後工程後に、上記相変化メモリに書きこむ工程とを含む請求項２７に記載の相変化メモリ製造方法。
【請求項３２】
上記コンフィギュレーションデータを得る手段は、上記コンフィギュレーションデータを上記相変化メモリに書き込む工程を含み、
上記コンフィギュレーションデータのデータ保持時間を短縮させることを防ぐ工程は、
上記コンフィギュレーションデータを、上記後工程前に、上記相変化メモリから読み出す工程と、
上記相変化メモリから読み出されたコンフィギュレーションデータを、少なくとも数回の上記後工程後に、上記相変化メモリに書き込む工程とを含む請求項２７に記載の相変化メモリ製造方法。
【請求項３３】
後工程における温度プロセス中の相変化メモリのデータ保持方法であって、
上記温度プロセス前に上記相変化メモリを冷却する工程と、
上記後工程中に冷却された装置によって上記相変化メモリを接触させる工程とを含むデータ保持方法。
【請求項３４】
上記相変化メモリを冷却する工程は、上記相変化メモリを摂氏０度未満に冷却する工程を含む請求項３３に記載のデータ保持方法。
【請求項３５】
上記相変化メモリを接触させる工程は、
上記後工程中に、冷却されたチップホルダによって上記相変化メモリを支える工程を含む請求項３３に記載のデータ保持方法。
【請求項３６】
相変化メモリ内に記憶されたコンフィギュレーションデータのデータ保持特性を改善するデータ保持特性改善方法であって、
後工程中に上記相変化メモリをはんだ付けする工程と、
上記はんだ付け後に、上記コンフィギュレーションデータを上記相変化メモリから読み出す工程と、
上記相変化メモリから読み出されたコンフィギュレーションデータを、はんだ付け工程後に、上記相変化メモリに書き込みなおして、上記上記相変化メモリ内の上記コンフィギュレーションデータのデータ保持特性を改善する工程とを含むデータ保持特性改善方法。
【請求項３７】
上記相変化メモリのパッケージング後に上記相変化メモリを試験する工程と、
さらなるビット誤りに応じてチップ冗長性を活性化する工程とを含む請求項３６に記載のデータ保持特性改善方法。
【請求項３８】
上記相変化メモリをバーンインする工程と、
上記相変化メモリのバーンイン後に、上記コンフィギュレーションデータを上記相変化メモリから読み出す工程と、
上記相変化メモリから読み出されたコンフィギュレーションデータを、上記バーンイン後に、上記相変化メモリに書き込みなおして最大限のデータ保持特性を達成する工程とを含む請求項３６に記載のデータ保持特性改善方法。
【請求項３９】
相変化メモリ内に記憶されたコンフィギュレーションデータのデータ保持特性を改善するデータ保持特性改善方法であって、
上記相変化メモリを試験する工程と、
上記相変化メモリの試験中に、上記コンフィギュレーションデータを得る工程と、
上記コンフィギュレーションデータを記憶する工程と、
上記後工程における温度プロセス後に、上記コンフィギュレーションデータを上記相変化メモリに書き込む工程とを含むデータ保持特性改善方法。
【請求項４０】
上記コンフィギュレーションデータを記憶する工程は、上記コンフィギュレーションデータを外部のデータベースに記憶する工程を含み、
上記コンフィギュレーションデータを書き込む工程は、
上記コンフィギュレーションデータを上記外部のデータベースから取り出す工程と、
上記外部のデータベースから取り出されたコンフィギュレーションデータを、上記後工程における上記温度プロセス後に、上記相変化メモリに書き込む工程とを含む請求項３９に記載のデータ保持特性改善方法。
【請求項４１】
上記コンフィギュレーションデータを記憶する工程は、上記コンフィギュレーションデータを上記相変化メモリに記憶する工程を含み、
上記コンフィギュレーションデータを書き込む工程は、
上記後工程における上記温度プロセス前に、上記コンフィギュレーションデータを上記相変化メモリから読み出す工程と、
上記相変化メモリから取り出されたコンフィギュレーションデータを、上記後工程における上記温度プロセス後に、上記相変化メモリに書き込む工程とを含む請求項３９に記載のデータ保持特性改善方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔背景技術〕
不揮発性メモリの１つの種類に抵抗メモリがある。抵抗メモリは、メモリ素子の抵抗値を利用して、１ビット以上のデータを記憶する。例えば、高い抵抗値を有するようにプログラムされたメモリ素子は、論理値「１」を示してもよく、低い抵抗値を有するようにプログラムされたメモリ素子は、論理値「０」を示してもよい。通常、上記メモリ素子の抵抗値は、電圧パルスまたは電流パルスを印加することによって、電気的に切換えられる。
【０００２】
抵抗メモリの１つの種類に、相変化メモリがある。相変化メモリは、抵抗メモリ素子内に相変化材料を用いている。上記相変化材料は、アモルファス状態および結晶状態と呼ばれる状態を含む少なくとも２つの異なる状態を示す。上記アモルファス状態はより無秩序な原子構造を含み、上記結晶状態はより規則的な格子を含む。上記アモルファス状態は、通常、上記結晶状態よりも高い抵抗率を示す。また、相変化材料には、例えば面心立方（ＦＣＣ）状態および六方最密充填状態のような多重結晶状態を示す材料もあり、これらは異なる抵抗率を有し、データを記憶するために用いられる。以下の説明では、上記アモルファス状態はより高い抵抗率を有する状態をいい、上記結晶状態はより低い抵抗率を有する状態をいう。
【０００３】
上記相変化材料における相変化は、可逆的に誘発され得る。この方法では、上記メモリは、温度変化に応じて、上記アモルファス状態から上記結晶状態に、および、上記結晶状態から上記アモルファス状態に変化し得る。上記相変化材料の温度を変化させることは、上記相変化材料自体に電流を流すことによって、または、上記相変化材料に隣接する抵抗ヒータに電流を流すことによって起こり得る。これらの方法のどちらによっても、上記相変化材料を制御可能に加熱することによって、上記相変化材料内に制御可能な相変化が引き起こされる。
【０００４】
相変化材料から成るアレイ状のメモリセルを含む相変化メモリは、上記相変化材料のメモリ状態を利用してデータを記憶するようにプログラムされることが可能である。このような相変化メモリデバイスにおいてデータを読み出し、データを書き込む１つの方法は、上記相変化材料に印加される電流パルスおよび／または電圧パルスを制御することである。電流および／または電圧のレベルは、通常、１つのメモリセルの相変化材料内に引き起こされた温度に対応している。
【０００５】
より高密度の相変化メモリを達成するために、相変化メモリセルは、マルチビットのデータを記憶することが可能である。相変化メモリセルにおけるマルチビットの記憶は、上記相変化材料が中間抵抗値または中間抵抗状態を有するようにプログラムすることによって実現することができる。上記中間抵抗値または上記中間抵抗状態では、上記マルチビット相変化メモリセルまたはマルチレベル相変化メモリセルは２つより多い状態が書き込まれることが可能である。上記相変化メモリセルが３つの異なる抵抗レベルのうちのいずれか一つの抵抗レベルにプログラムされるならば、１セル当り１．５ビットのデータを記憶することができる。上記相変化メモリセルが４つの異なる抵抗レベルのうちのいずれか一つの抵抗レベルにプログラムされるならば、１セル当り２ビットのデータを記憶することができる。その他も同様である。相変化メモリセルを中間抵抗値にプログラムするために、アモルファス性物質と共存する結晶性物質の数および従ってセルの抵抗は、好適な書き込み方法によって制御される。
【０００６】
相変化メモリのデータ保持性能は、上記メモリの温度履歴に大きく依存している。一般的に、不揮発性メモリのデータ保持特性は、８５度までの動作温度の場合には確実に１０年よりも長い。相変化メモリでは、データ保持特性は、主として上記相変化材料の１つの特性であり、上記相変化材料の結晶化温度によって決定される。Ｇｅ２Ｓｂ２Ｔｅ５のデータ保持性能は、１１０度までの動作温度の場合に約１０年である。相変化材料は、１５０度よりも高い温度において、より急速に結晶化し始め得る。
【０００７】
メモリデバイスは、いつも一定の周囲温度において動作するわけでなく、むしろこの周囲温度は大きく変動している。例えば、車のエンジン制御器のメモリデバイスは極端な温度になり、これは上記エンジンが動いていることに基づいている。この状態では、相変化メモリデバイスのデータ保持特性は、上記メモリデバイスに蓄積した（accumulated）温度バジェットに影響を受ける。さらに、データ保持特性については、単一ビットの相変化メモリセルよりも、マルチビットの相変化メモリセルの方がより危険度が高い。
【０００８】
一般的に、相変化メモリ製造工程には、試験工程とパッケージング工程とはんだ付け工程とが含まれ、これらは後工程と呼ばれる。試験工程では、上記相変化メモリダイの試験が行われ、テスタによって冗長活性化データ（redundancy activation data）および不良ブロック管理データ（bad block management data）のようなチップコンフィギュレーションデータが得られる。上記コンフィギュレーションデータは、試験時に上記相変化メモリ内に記憶されることが可能である。後工程には、上記相変化メモリのパッケージング工程およびはんだ付け工程中に上記相変化メモリの温度プロセスが含まれる。通常、温度プロセス中の温度は、１７５度またはそれよりも高く、データ保持特性に直接影響するか、または、上記相変化メモリの温度バジェットに影響を及ぼすこともある。試験時に得られるコンフィギュレーションデータは、通常動作の場合の上記相変化メモリデバイスの寿命の間は常に、上記相変化メモリ内に保持される必要がある。
【０００９】
この理由およびその他の理由から、本発明は必要である。
【００１０】
〔発明の要旨〕
本発明は、後工程の温度がデータ保持時間を短縮させることを防ぐシステムを提供する。本発明の一実施形態は、テスタと後工程製造システムとを含むシステムを提供する。上記テスタは、抵抗メモリを試験し、該抵抗メモリのコンフィギュレーションデータを得る。上記後工程製造システムは、後工程の温度が上記抵抗メモリ内の上記コンフィギュレーションデータのデータ保持時間を短縮させることを防ぐ。
【００１１】
〔図面の簡単な説明〕
添付の図面は、本発明のさらなる理解を提供するために含まれ、組み込まれ、本明細書の一部を構成する。上記図面は、本発明の実施形態を説明し、本発明の詳細な説明と共に、本発明の原理を説明するために有用である。本発明の他の実施形態、および、本発明の意図された多くの利点は、以下の詳細な説明を参照することによって、より良く理解されることは明らかであろう。上記図面の構成要素は、互いに相対的にスケールされるべきでなく、同様の参照番号は対応する類似の部材を示すものである。
【００１２】
図１は、本発明に係る相変化メモリ製造システムの一実施形態を示すブロック図である。
【００１３】
図２は、メモリデバイスの一実施形態を示すブロック図である。
【００１４】
図３は、様々な相変化材料の抵抗率と温度とを対比した一実施形態を示すグラフである。
【００１５】
図４は、温度プロセス前に相変化メモリダイを冷却する後工程装置の一実施形態を示す図である。
【００１６】
図５は、温度プロセス前に相変化メモリダイを冷却するシステムの一実施形態を示すフローチャートである。
【００１７】
図６は、相変化メモリダイのパッケージング工程またははんだ付け工程のいずれか１つの工程の前に、上記相変化メモリダイを冷却するシステムの一実施形態を示すフローチャートである。
【００１８】
図７は、温度プロセス後にコンフィギュレーションデータを読み出し、温度プロセスの後に上記コンフィギュレーションデータを上記相変化メモリに書き込みなおすシステムの一実施形態を示すフローチャートである。
【００１９】
図８は、パッケージング工程後にコンフィギュレーションデータを上記相変化メモリダイから読み出し、はんだ付け工程前に上記コンフィギュレーションデータを上記ダイに書き込みなおし、その後、はんだ付け工程後にコンフィギュレーションデータを上記ダイから読み出し、上記コンフィギュレーションデータを上記ダイに書き込みなおすシステムの一実施形態を示すフローチャートである。
【００２０】
図９は、温度プロセス前にコンフィギュレーションデータを読み出し、温度プロセス後に上記コンフィギュレーションデータを上記相変化メモリダイに書き込むシステムの一実施形態を示すフローチャートである。
【００２１】
図１０は、パッケージング工程前にコンフィギュレーションデータを上記相変化メモリダイから読み出し、パッケージング工程後に上記コンフィギュレーションデータを上記ダイに書き込みなおし、その後、はんだ付け工程前にコンフィギュレーションデータを上記ダイから読み出し、はんだ付け工程後に上記コンフィギュレーションデータを上記ダイに書き込みなおすシステムの一実施形態を示すフローチャートである。
【００２２】
図１１は、コンフィギュレーションデータをデータベースに書き込むシステムの一実施形態を示すフローチャートである。
【００２３】
図１２は、コンフィギュレーションデータをデータベースに書き込み、パッケージング工程後に上記データベースから上記コンフィギュレーションデータを上記相変化メモリダイに書き込み、その後、はんだ付け工程後に上記データベースから上記コンフィギュレーションデータを上記ダイに書き込むシステムの一実施形態を示すフローチャートである。
【００２４】
〔発明の詳細な説明〕
以下の詳細な説明においては、参照説明に、本明細書の一部を構成し、本発明が実施され得る特定の実施形態が図示されている添付の図面を引用する。これに関して、「上部（先端）」、「下部」、「前」、「後」、「先端」、「後端」などの方向を示す用語は、説明される図面の位置を参照する上で用いられる。本発明の実施形態での構成要素は、多数の異なる位置に配置することができるため、これら方向を示す用語は、図解の目的で用いられるのであって、決して制限されるものではない。本発明の範囲から逸脱することなく、他の実施形態が用いられ、構造的または論理的な変更がなされてもよいことを理解されたい。従って、以下の詳細な説明は、限定する意味に解釈されるものではなく、本発明の範囲は、添付の請求の範囲によって定義される。
【００２５】
図１は、本発明に係る相変化メモリ製造システム２０の一実施形態を示すブロック図である。システム２０は、テスタ２２と後工程装置２４とを含む。テスタ２２は、各相変化メモリダイ２６を試験し、各相変化メモリダイ２６の対応するコンフィギュレーションデータを得る。このコンフィギュレーションデータは、例えば、冗長活性化データおよび不良ブロック管理データなどである。一実施形態では、テスタ２２は、ウェハ状の個々の相変化メモリダイを試験するように構成されたウエハテスタである。他の実地形態では、テスタ２２は、任意の好適な種類のテスタであってもよい。
【００２６】
後工程装置２４は、試験を行った相変化メモリダイ２６を処理して、パッケージングされた相変化メモリデバイス２８を製造する。後工程中、各相変化メモリダイ２６には、相変化メモリダイ２６のパッケージング工程およびはんだ付け工程中に温度プロセスがなされる。上記対応するコンフィギュレーションデータは、テスタ２２または後工程装置２４によって、各相変化メモリダイ２６に書き込まれ、各相変化メモリダイ２６の寿命の間は常に、この相変化メモリダイ２６によって用いられる。システム２０は、上記温度プロセスがデータ保持特性に与える影響を低減させ、および／または、データ保持特性を改善させて、相変化メモリデバイス２８における上記コンフィギュレーションデータの最大限のデータ保持特性を達成する。
【００２７】
各相変化メモリダイ２６は、データを記憶する相変化メモリ素子を含み、各該相変化メモリ素子は、少なくとも２つの異なる状態に書き込まれることが可能な相変化材料を含む。上記少なくとも２つの異なる状態は、上記アモルファス状態および上記結晶状態を含む。上記相変化材料における相変化は、温度変化に応じて可逆的に誘発される。しかしながら、上記相変化材料の結晶化温度とほぼ同じ温度であるプロセス温度によって、結晶核がデータ保持特性を低下させるアモルファス性物質に形成される。また、上記相変化材料の上記結晶化温度よりも高いプロセス温度は、データ損失の原因となり得る。
【００２８】
一実施形態では、上記各相変化メモリ素子は、上記アモルファス状態および上記結晶状態を用いて１ビットのデータを記憶する。一実施形態では、上記各相変化メモリ素子は、上記アモルファス状態、上記結晶状態、および、１以上の中間抵抗状態を用いて１ビット以上のデータを記憶する。一実施形態では、各上記相変化メモリ素子は、上記アモルファス状態、上記結晶状態、および、２つの中間抵抗状態を用いて２ビットのデータを記憶する。他の実施形態では、各相変化メモリダイ２６は、任意の好適な状態において、任意の好適な数のデータビットを記憶する、任意の好適な種類の相変化メモリ素子を含む。
【００２９】
システム２０の一実施形態では、テスタ２２は、後工程前に、上記対応するコンフィギュレーションデータを各相変化メモリダイ２６に書き込む。後工程中に、相変化メモリダイ２６は、０度未満またはマイナス２０度までの温度か、またはそれ以下の温度のような低い温度に冷却される。また、後工程装置２４は冷却されたチップホルダを含み、該チップホルダは、はんだ付け工程およびパッケージング工程の間、各相変化メモリダイ２６を支えるために用いられる。相変化メモリダイ２６の低い始動温度および熱容量によって、相変化メモリ素子の温度は、該相変化メモリ素子の結晶化温度以下に保持される。この効果は、上記冷却されたチップホルダによって増強される。
【００３０】
システム２０の一実施形態では、テスタ２２は、後工程前に、上記対応するコンフィギュレーションデータを各相変化メモリダイ２６に書き込む。後工程中に、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度に近い温度になり、データ保持特性は低下する。データ保持特性を改善し、最大限のデータ保持特性を達成するために、温度プロセスの後に、上記コンフィギュレーションデータを相変化メモリダイ２６から読み出し、対応する相変化メモリダイ２６に書き込みなおす。
【００３１】
システム２０の一実施形態では、テスタ２２は、パッケージング工程およびはんだ付け工程を含む後工程前に、上記対応するコンフィギュレーションデータを各相変化メモリダイ２６に書き込む。後工程中に、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度に近い温度になり、データ保持特性が低下する。データ保持特性を改善し、最大限のデータ保持特性を達成するために、パッケージング工程の後に、上記コンフィギュレーションデータを相変化メモリダイ２６から読み出し、はんだ付け工程の前に、対応する相変化メモリダイ２６に書き込みなおす。次に、はんだ付け工程の後に、上記コンフィギュレーションデータを相変化メモリダイ２６から読み出し、その後、対応する相変化メモリダイ２６に書き込みなおす。
【００３２】
システム２０の一実施形態では、テスタ２２は、後工程前に、上記対応するコンフィギュレーションデータを各相変化メモリダイ２６に書き込む。後工程中では、温度プロセスの前に、上記コンフィギュレーションデータを各相変化メモリダイ２６から読み出す。相変化メモリダイ２６は、相変化メモリ素子の結晶化温度に近い温度または該結晶化温度以上の温度になり、データ保持時間が短縮されるか、または、データ損失が引き起こされる。データ保持特性を改善し、最大限のデータ保持特性を達成するために、上記コンフィギュレーションデータを、温度プロセスの後に対応する相変化メモリダイ２６に書き込みなおす。
【００３３】
システム２０の一実施形態では、テスタ２２は、パッケージング工程およびはんだ付け工程を含む後工程前に、対応するコンフィギュレーションデータを各相変化メモリダイ２６に書き込む。相変化メモリダイ２６は、相変化メモリ素子の結晶化温度に近い温度または該結晶化温度以上の温度になり、データ保持時間が短縮されるか、または、データ損失が引き起こされる。データ保持特性を改善し、最大限のデータ保持特性を達成するために、パッケージング工程の前に、上記コンフィギュレーションデータを各相変化メモリダイ２６から読み出す。パッケージング工程の後に、上記コンフィギュレーションデータを対応する相変化メモリダイ２６に書き込みなおす。次に、はんだ付け工程の前に、上記コンフィギュレーションデータを各相変化メモリダイ２６から読み出し、はんだ付け工程の後に、対応する相変化メモリダイ２６に書き込みなおす。
【００３４】
システム２０の一実施形態では、テスタ２２は、上記コンフィギュレーションデータをデータベースに書き込む。後工程中に、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度に近い温度または該結晶化温度以上の温度になり、データ保持時間が短縮されるか、または、データ損失が引き起こされる。後工程装置２４は、上記コンフィギュレーションデータを上記データベースから読み出し、温度プロセスの後に、対応する相変化メモリダイ２６に書き込む。
【００３５】
システム２０の一実施形態では、テスタ２２は、上記コンフィギュレーションデータをデータベースに書き込む。後工程中に、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度に近い温度または該結晶化温度以上の温度になり、データ保持時間が短縮されるか、または、データ損失が引き起こされる。後工程装置２４は、上記コンフィギュレーションデータを上記データベースから読み出し、パッケージング工程の後に、対応する相変化メモリダイ２６に書き込む。後工程装置２４は、同様に、上記コンフィギュレーションデータを上記データベースから読み出し、はんだ付け工程の後に対応する相変化メモリダイ２６に書き込む。
【００３６】
後工程装置２４は、パッケージング装置３０およびはんだ付け装置３２を含む。パッケージング装置３０は、相変化メモリダイ２６をパッケージングする。この工程は、接着硬化およびモールド硬化を含む。はんだ付け装置３２は、相変化メモリダイ２６をはんだ付けしてパッケージピンに電気的に接触させる。この工程は、はんだボールリフロー工程およびチップはんだ付け工程を含む。パッケージング工程中の温度プロセスは、接着硬化およびモールド硬化のために高温となり、はんだ付け工程中の温度プロセスは、はんだボールリフロー工程およびチップはんだ付け工程中に高温となる。一実施形態では、後工程中の接着硬化およびモールド硬化のためのサーマルバジェットは、１７５度で１時間半以上である。一実施形態では、はんだボールリフロー工程およびチップはんだ付け工程のための後工程中のサーマルバジェットは、１８０度で２０分以下である。任意の実施形態では、後工程の温度プロセス中の温度は十分に高いので、相変化メモリダイ２６のデータ保持特性を低下させるか、または、データ損失の原因となり得る。
【００３７】
動作中に、相変化メモリダイ２６は、テスタ２２に送られ、試験される。試験中に、各相変化メモリダイ２６のチップコンフィギュレーションデータが得られる。試験が行われた相変化メモリダイ２６は、後工程装置２４に送られ、そこで、相変化メモリダイ２６は、パッケージング装置３０によってパッケージされ、はんだ付け装置３２によってはんだ付けされる。上記コンフィギュレーションデータは、システム２０によって、相変化メモリダイ２６に保持されるか、または、相変化メモリダイ２６に書き込まれる。結果としてパッケージングされた各相変化メモリデバイス２８は、それに対応するコンフィギュレーションデータを含み、改善されたデータ保持特性および／または最大限のデータ保持特性を有する。
【００３８】
図２は、相変化メモリダイ２６のいずれか１つに類似したメモリデバイス１００の一実施形態を示すブロック図である。メモリデバイス１００は、書き込み回路１０２、分配回路１０４、メモリセル１０６ａ，１０６ｂ，１０６ｃ、制御回路１０８、およびセンス回路１１０を含む。一実施形態では、メモリセル１０６ａ〜１０６ｃは、マルチビットメモリセルであり、マルチレベルメモリセルとも呼ばれる。マルチレベルメモリセルでは、該セル内のアモルファス性物質と結晶性物質とが共存していることによって、中間抵抗値が実現される。他の実施形態では、メモリセル１０６ａ〜１０６ｃは、任意の好適な種類の抵抗メモリセルであってよい。
【００３９】
相変化メモリにおけるデータ保持特性に関連する温度バジェット（ＴＢ）は、以下のように定義される。
方程式Ｉ
ＴＢ＝∫α（Ｔ）Ｔ（ｔ）ｄｔ
ここで、
α（Ｔ）＝感度係数
Ｔ＝温度
ｔ＝時間
である。
【００４０】
感度係数α（Ｔ）は、メモリセル１０６ａ〜１０６ｃの２つ以上の各状態によって異なり、感度係数α（Ｔ）は、保持時間（ｔｒｅｔ−１）のほぼ逆数にスケールする。さらに、メモリセル１０６ａ〜１０６ｃのデータ保持特性は、受けた（exposed）温度バジェットだけでなく、メモリセル１０６ａ〜１０６ｃのサイクル期間によっても決定される。メモリデバイス１００の温度バジェット（ＴＢ）が最大閾値を超えた時点で、メモリセル１０６ａ〜１０６ｃに記憶されているデータは、危険にさらされる。
【００４１】
ここで用いるように、「電気的に結合された」という用語は、上記素子を互いに直接結合する必要があることを意味するものではなく、上記「電気的に結合された」素子間に介在素子が設けられることを意味するものでもない。
【００４２】
書き込み回路１０２は、信号経路１１２を介して分配回路１０４に、および、信号経路１１４を介して制御回路１０８に電気的に結合されている。制御回路１０８は、信号経路１１６を介して分配回路１０４に電気的に結合されており、分配回路１０４は、信号経路１２０を介してセンス回路１１０に電気的に結合されている。センス回路１１０は、信号経路１２２を介して制御回路１０８に電気的に結合されている。
【００４３】
分配回路１０４は、信号経路１１８ａ〜１１８ｃを介して各メモリセル１０６ａ〜１０６ｃに電気的に結合されている。分配回路１０４は、信号経路１１８ａを介してメモリセル１０６ａに電気的に結合されている。分配回路１０４は、信号経路１１８ｂを介してメモリセル１０６ｂに電気的に結合され、分配回路１０４は、信号経路１１８ｃを介してメモリセル１０６ｃに電気的に結合されている。一実施形態では、メモリセル１０６ａ〜１０６ｃは、メモリセルがアレイ状になったメモリセルであり、このメモリセルのアレイは、任意の好適な数のメモリセルを含む。
【００４４】
各メモリセル１０６ａ〜１０６ｃは、相変化メモリ材料を含み、該相変化メモリ材料は、温度変化の影響を受けて、アモルファス状態から結晶状態に、または、結晶状態からアモルファス状態に変動する。
【００４５】
本発明に基づけば、メモリセル１０６ａ〜１０６ｃの相変化材料は、様々な材料から成ることが可能である。一般的に、上記材料としては、元素周期表第５族元素を１つ以上含むカルコゲニド合金が有効である。一実施形態では、上記相変化材料は、ＧｅＳｂＴｅ、ＳｂＴｅ、ＧｅＴｅ、または、ＡｇＩｎＳｂＴｅのようなカルコゲニド化合物から成る。他の実施形態では、上記相変化材料は、ＧｅＳｂ、ＧａＳｂ、ＩｎＳｂ、または、ＧｅＧａＩｎＳｂのようなカルコゲニドを含まない材料である。他の実施形態では、上記相変化材料は、１以上の元素Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、Ｓｅ、およびＳを含む任意の好適な材料から成る。
【００４６】
制御回路１０８は、書き込み回路１０２およびセンス回路１１０の動作を制御する。制御回路１０８は、マイクロプロセッサ、マイクロコントローラ、または、書き込み回路１０２およびセンス回路１１０の動作を制御するための他の好適な論理回路を含む。制御回路１０８は、メモリセル１０６ａ〜１０６ｃの抵抗状態をプログラムするための書き込み回路１０２を制御する。制御回路１０８は、メモリセル１０６ａ〜１０６ｃの抵抗状態を読み出すためのセンス回路１１０を制御する。
【００４７】
書き込み回路１０２は、メモリセル１０６ａ〜１０６ｃにパルスを供給し、各メモリセル１０６ａ〜１０６ｃの相変化材料に抵抗レベルまたは抵抗状態をプログラムする。一実施形態では、書き込み回路１０２は、信号経路１１２を通して分配回路１０４に電圧パルスを供給し、分配回路１０４は、該電圧パルスを、信号経路１１８ａ〜１１８ｃを通してメモリセル１０６ａ〜１０６ｃに制御可能に与える。一実施形態では、分配回路１０４は複数のトランジスタを含み、該複数のトランジスタは、電圧パルスを各メモリセル１０６ａ〜１０６ｃに制御可能に与える。他の実施形態では、書き込み回路１０２は、信号経路１１２を通して分配回路１０４に電流パルスを供給し、分配回路１０４は、該電流パルスを、信号経路１１８ａ〜１１８ｃを通してメモリセル１０６ａ〜１０６ｃに制御可能に与える。
【００４８】
メモリセル１０６ａ〜１０６ｃのいずれか１つの相変化メモリセルをプログラムするために、書き込み回路１０２は、電流パルスまたは電圧パルスを生成し、ターゲットの相変化メモリセルの相変化材料を加熱する。一実施形態では、書き込み回路１０２は適切な電流パルスまたは電圧パルスを生成し、これらのパルスは分配回路１０４に供給し、適切なターゲットセルに分配される。上記電流パルスまたは上記電圧パルスの振幅および持続時間は、上記ターゲットセルがプログラムされる所定の状態に応じて、制御回路１０８によって制御される。通常、メモリセルの「セット」動作は、上記ターゲットセルの相変化材料をその結晶化温度以上（しかしその溶融温度以下）に、十分に長時間加熱し、上記結晶状態または部分的に結晶状態であり部分的にアモルファス状態である状態を実現することである。通常、メモリセルの「リセット」動作は、上記ターゲットセルの相変化材料をその溶融温度以上に加熱し、その後該材料を急冷することであり、これによって上記アモルファス状態または部分的に結晶状態であり部分的にアモルファス状態である状態を実現する。メモリセルは、部分的に「セット」パルスまたは部分的に「リセット」パルスを上記メモリセルに印加して上記相変化材料のアモルファスおよび結晶の割合を提供することによって、アモルファス状態と結晶状態との間の抵抗状態にプログラムされ得る。
【００４９】
センス回路１１０は、相変化材料の抵抗を検出し、メモリセル１０６ａ〜１０６ｃ内の相変化材料の抵抗状態を示す信号を提供する。センス回路１１０は、信号経路１２０を介してメモリセル１０６ａ〜１０６ｃの状態を読み出す。分配回路１０４は、信号経路１１８ａ〜１１８ｃを介して、センス回路１１０とメモリセル１０６ａ〜１０６ｃとの間に読み出し信号を制御可能に与える。一実施形態では、分配回路１０４は、センス回路１１０とメモリセル１０６ａ〜１０６ｃとの間に読み出し信号を制御可能に与える複数のトランジスタを含む。
【００５０】
センス回路１１０は、各メモリセル１０６ａ〜１０６ｃ内の相変化材料の２つ以上の状態をそれぞれ読み出すことができる。一実施形態では、上記相変化材料の抵抗を読み出すために、センス回路１１０は、選択されたセルの相変化材料を流れる電流を供給し、上記選択されたセルにおける電圧を読み出す。一実施形態では、センス回路１１０は、選択されたセルの相変化材料に電圧を供給し、上記選択されたセルを流れる電流を読み出す。一実施形態では、書き込み回路１０２は、上記選択されたセルに電圧を供給し、センス回路１１０は、上記選択されたセルを流れる電流を読み出す。一実施形態では、書き込み回路１０２は、上記選択されたセルを流れる電流を供給し、センス回路１１０は、上記選択されたセルにおける電圧を読み出す。
【００５１】
図３は、様々な相変化材料の抵抗率と温度とを対比した一実施形態を示すグラフ２５０である。グラフ２５０は、ｘ軸２５２に摂氏度で表された温度と、ｙ軸２５４にログスケールに表された抵抗率とを含む。２０ｓｃｃｍの窒素をドープしたＧｅＳｂは、参照番号２５６に示している。２０ｓｃｃｍの窒素をドープしたＡｇＩｎＳｂＴｅは、参照番号２５８に示している。６．０％のシリコンをドープしたＧｅＳｂＴｅは、参照番号２６０に示している。１１．５％のシリコンをドープしたＧｅＳｂＴｅは、参照番号２６２に示している。１４．３％のシリコンをドープしたＧｅＳｂＴｅは、参照番号２６４に示している。他の実施形態では、他の相変化材料およびドープする物質が用いられて、図４に示した特徴に類似した特徴を有する相変化材料を提供する。
【００５２】
温度が上昇するにつれて、上記６．０％のシリコンをドープしたＧｅＳｂＴｅは、結晶化が約１７５度から２６０度までの温度範囲で実質的に増加するような結晶化温度を有している。上記１１．５％のシリコンをドープしたＧｅＳｂＴｅ、および、１４．３％のシリコンをドープしたＧｅＳｂＴｅは、結晶化が約１８５度から２６０度までの温度範囲で実質的に増加するような結晶化温度を有している。上記２０ｓｃｃｍの窒素をドープしたＡｇＩｎＳｂＴｅは、結晶化が約２５０度から２７５度までの温度範囲で実質的に増加するような結晶化温度を有している。上記２０ｓｃｃｍの窒素をドープしたＡｇＩｎＳｂＴｅは、結晶化が約３００度から３２５度までの温度範囲で実質的に増加するような結晶化温度を有している。
【００５３】
パッケージング工程中の温度プロセスは、接着硬化およびモールド硬化のために高温となる。同様に、はんだ付け工程中の温度プロセスは、はんだボールリフロー工程およびチップはんだ付け工程中に高温となる。後工程中に達成された温度は十分に高いので、上記相変化材料に結晶化を誘発し、相変化メモリダイ２６のデータ保持特性を低下させる、もしくはデータ損失を引き起こす。一実施形態では、接着硬化およびモールド硬化のためのサーマルバジェットは、１７５度で１時間半以上である。一実施形態では、はんだボールリフロー工程およびチップはんだ付け工程のためのサーマルバジェットは、１８０度で２０分以下である。
【００５４】
図４は、温度プロセスの前に相変化メモリダイ２６を冷却する後工程装置３００の一実施形態を示す図である。後工程装置３００は、この冷却された相変化メモリダイ２６をパッケージングおよびはんだ付けして、パッケージングされた相変化メモリデバイス２８を製造する。パッケージングされた相変化メモリデバイス２８のそれぞれは、改善されたデータ保持特性および／または最大限のデータ保持特性を伴う上記コンフィギュレーションデータを有している。後工程装置３００は、（図１に示した）後工程装置２４に類似している。
【００５５】
後工程装置３００は、パッケージング装置３０２、はんだ付け装置３０４、冷却ユニット３０６、および、冷却されたチップホルダ３０８を含む。冷却ユニット３０６は、相変化メモリダイ２６を、０度未満またはマイナス２０度までの温度か、または、それ以下の温度のような低い温度に冷却する。冷却されたチップホルダ３０８は、冷却された相変化メモリダイ２６をパッケージングおよびはんだ付けするために、冷却された相変化メモリダイ２６を運ぶとともに支えて保持する。
【００５６】
パッケージング装置３０２は、冷却された相変化メモリダイ２６をパッケージングし、はんだ付け装置３２は、相変化メモリダイ２６をはんだ付けしてパッケージピンに電気的に接触させる。パッケージング工程中の温度プロセスは、接着硬化およびモールド硬化のために高温となり、はんだ付け工程中の温度プロセスは、はんだボールリフロー工程およびチップはんだ付け工程中に高温となる。一実施形態では、接着硬化およびモールド硬化のためのサーマルバジェットは、１７５度で１時間半以上である。一実施形態では、はんだボールリフロー工程およびチップはんだ付け工程のためのサーマルバジェットは、１８０度で２０分以下である。
【００５７】
動作中に、コンフィギュレーションデータは、後工程前に、（図１に示した）テスタ２２を介して各相変化メモリダイ２６に書き込まれる。後工程中に、冷却ユニット３０６は、相変化メモリダイ２６を低い温度に冷却し、冷却されたチップホルダ３０８は、はんだ付け工程および／またはパッケージング工程中に各冷却された相変化メモリダイ２６を運ぶとともに支えて保持する。パッケージング装置３０２は冷却された相変化メモリダイ２６をパッケージングする。この工程には、接着硬化およびモールド硬化のための温度プロセスが含まれる。はんだ付け装置３０４は、相変化メモリダイ２６をはんだ付けしてパッケージピンに電気的に接触させる。この工程には、はんだボールリフロー工程およびチップはんだ付け工程のための温度プロセスが含まれる。相変化メモリダイ２６の低い始動温度および熱容量によって、相変化メモリ素子の温度は、温度プロセス中に該相変化メモリ素子の結晶化温度以下に保持されている。この効果は、冷却されたチップホルダ３０８によって増強される。
【００５８】
後工程装置３００は、温度プロセスが相変化メモリデバイス２８内のコンフィギュレーションデータのデータ保持特性に与える影響を低減する。結果として生じるパッケージングされた各相変化メモリデバイス２８は、改善されたデータ保持特性および／または最大限のデータ保持特性を伴う上記コンフィギュレーションデータを有している。
【００５９】
図５は、温度プロセスの前に相変化メモリダイ２６を冷却するシステム２０の一実施形態を示すフローチャートである。参照番号４００では、テスタ２２は、各相変化メモリダイ２６を試験し、各相変化メモリダイ２６の対応するコンフィギュレーションデータを得る。このコンフィギュレーションデータは、冗長活性化データおよび不良ブロック管理データなどである。参照番号４０２では、テスタ２２は、後工程前に、上記対応するコンフィギュレーションデータを各相変化メモリダイ２６に書き込む。
【００６０】
後工程中の参照番号４０４では、冷却ユニット３０６が、相変化メモリダイ２６を０度未満かまたはマイナス２０度までの温度、または、それ以下の温度のような低い温度に冷却する。参照番号４０６では、冷却されたチップホルダ３０８が、冷却された相変化メモリダイ２６のパッケージング工程およびはんだ付け工程のために、冷却された相変化メモリダイ２６を運ぶとともに支えて保持する。参照番号４０８では、パッケージング装置３０２が、冷却された相変化メモリダイ２６をパッケージし（この工程は接着硬化およびモールド硬化のための温度プロセスを含む）、はんだ付け装置３０４が、相変化メモリダイ２６をはんだ付けしてパッケージピンに電気的に接触させる（この工程ははんだボールリフロー工程およびチップはんだ付け工程のための温度プロセスを含む）。
【００６１】
相変化メモリダイ２６の低い始動温度および熱容量によって、相変化メモリ素子の温度は、温度プロセス中の該相変化メモリ素子の結晶化温度以下に保持される。この効果は、冷却されたチップホルダ３０８によって増強される。参照番号４１０では、パッケージングされた各相変化メモリデバイス２８は、改善されたデータ保持特性および／または最大限のデータ保持特性を伴う上記コンフィギュレーションデータを有している。
【００６２】
図６は、温度プロセスの前に、相変化メモリダイ２６を冷却するシステム２０の一実施形態を示すフローチャートである。参照番号４２０では、テスタ２２は、各相変化メモリダイ２６を試験し、各相変化メモリダイ２６の対応するコンフィギュレーションデータを得る。このコンフィギュレーションデータは、冗長活性化データおよび不良ブロック管理データなどである。参照番号４２２では、テスタ２２は、後工程前に、上記対応するコンフィギュレーションデータを各相変化メモリダイ２６に書き込む。
【００６３】
後工程中の参照番号４２４では、冷却ユニット３０６は、相変化メモリダイ２６を０度未満またはマイナス２０度までの温度か、または、それ以下の温度のような低い温度に冷却する。参照番号４２６では、冷却された相変化メモリダイ２６は、パッケージングされているか、または、はんだ付けされている。相変化メモリダイ２６の低い始動温度および熱容量によって、相変化メモリ素子の温度は、温度プロセス中の該相変化メモリ素子の結晶化温度よりも下に保持されている。参照番号４２８では、パッケージングされた各相変化メモリデバイス２８は、改善されたデータ保持特性および／または最大限のデータ保持特性を伴う上記コンフィギュレーションデータを有している。
【００６４】
図７は、温度プロセスの後に、コンフィギュレーションデータを読み出し、温度プロセスの後に、上記コンフィギュレーションデータを相変化メモリダイ２６に書き込みなおすシステム２０の一実施形態を示すフローチャートである。参照番号５００では、テスタ２２は、各相変化メモリダイ２６を試験し、各相変化メモリダイ２６の対応するコンフィギュレーションデータを得る。このコンフィギュレーションデータは、冗長活性化データおよび不良ブロック管理データなどである。参照番号５０２では、テスタ２２は、後工程前に、上記対応するコンフィギュレーションデータを各相変化メモリダイ２６に書き込む。
【００６５】
参照番号５０４では、パッケージング装置３０が、相変化メモリダイ２６をパッケージングし（この工程は接着硬化およびモールド硬化のための温度プロセスを含む）、はんだ付け装置３２が、相変化メモリダイ２６をはんだ付けしてパッケージピンに電気的に接触させる（この工程ははんだボールリフロー工程およびチップはんだ付け工程のための温度プロセスを含む）。一実施形態では、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度に近い温度になり、データ保持特性が低下する。
【００６６】
参照番号５０６では、後工程装置２４は、温度プロセスの後に、相変化メモリダイ２６から上記コンフィギュレーションデータを読み出す。参照番号５０８では、後工程装置２４は、上記コンフィギュレーションデータを対応する相変化メモリダイ２６に書き込みなおす。参照番号５１０では、パッケージングされた各相変化メモリデバイス２８は、最大限のデータ保持特性を伴う上記コンフィギュレーションデータを有している。
【００６７】
追加的なプロセスの参照番号５１２では、後工程装置２４は、パッケージングされた相変化メモリデバイス２８に対し後工程テストを行い、パッケージングされた相変化メモリデバイス２８それぞれについての追加的なコンフィギュレーションデータを得る。さらなるビット誤りがパッケージングされた相変化メモリデバイス２８において検出されたならば、さらなるチップ冗長性がこのパッケージングされた相変化メモリデバイス２８において活性化される。
【００６８】
また、類似の方法をバーンイン処理の後に用いる。このバーンイン処理は、パッケージングされた相変化メモリデバイス２８を高温度と高電圧とによって動作させる工程を含む。追加的なプロセスの参照番号５１４では、パッケージングされた相変化メモリデバイス２８がバーンインされる。参照番号５０６では、後工程装置２４は、上記バーンイン処理後に、上記コンフィギュレーションデータを相変化メモリダイ２６から読み出す。参照番号５０８では、後工程装置２４は、上記バーンイン処理後に、上記コンフィギュレーションデータを対応する相変化メモリダイ２６に書き込みなおす。参照番号５１０では、バーンイン後のパッケージングされた各相変化メモリデバイス２８は、最大限のデータ保持特性を伴う上記コンフィギュレーションデータを有している。
【００６９】
図８は、パッケージング工程およびはんだ付け工程のそれぞれの工程の後に、コンフィギュレーションデータを読み出し、パッケージング工程およびはんだ付け工程のそれぞれの工程の後に、上記コンフィギュレーションデータを相変化メモリダイ２６に書き込みなおすシステム２０の一実施形態を示すフローチャートである。参照番号５２０では、テスタ２２は、各相変化メモリダイ２６を試験し、各相変化メモリダイ２６の対応するコンフィギュレーションデータを得る。このコンフィギュレーションデータは、冗長活性化データおよび不良ブロック管理データなどである。参照番号５２２では、テスタ２２は、パッケージング工程の前に、上記対応するコンフィギュレーションデータを各相変化メモリダイ２６に書き込む。
【００７０】
参照番号５２４では、パッケージング装置３０が、相変化メモリダイ２６をパッケージングする。この工程は、接着硬化およびモールド硬化のための温度プロセスを含む。一実施形態では、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度に近い温度になり、データ保持特性は低下する。参照番号５２６では、後工程装置２４は、パッケージング工程の後に、上記コンフィギュレーションデータを相変化メモリダイ２６から読み出す。参照番号５２８では、後工程装置２４は、上記コンフィギュレーションデータを対応する相変化メモリダイ２６に書き込みなおす。
【００７１】
参照番号５３０では、はんだ付け装置３２は、相変化メモリダイ２６をはんだ付けしてパッケージピンに電気的に接触させる。この工程は、はんだボールリフロー工程およびチップはんだ付け工程のための温度プロセスを含んでいる。一実施形態では、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度に近い温度になり、データ保持特性は低下する。参照番号５３２では、後工程装置２４は、はんだ付け工程の後に、コンフィギュレーションデータを相変化メモリダイ２６から読み出す。参照番号５３４では、後工程装置２４は、上記コンフィギュレーションデータを対応する相変化メモリダイ２６に書き込む。参照番号５３６では、パッケージングされた各相変化メモリダイ２６は、最大限のデータ保持特性を伴う上記コンフィギュレーションデータを有している。
【００７２】
図９は、温度プロセスの前に、コンフィギュレーションデータを読み出し、温度プロセスの後に、該コンフィギュレーションデータを再び書き込むシステム２０の一実施形態を示すフローチャートである。参照番号６００では、テスタ２２は、各相変化メモリダイを試験し、各相変化メモリダイ２６の対応するコンフィギュレーションデータを得る。このコンフィギュレーションデータは、冗長活性化データおよび不良ブロック管理データなどである。参照番号６０２では、テスタ２２は、後工程前に、上記対応するコンフィギュレーションデータを各相変化メモリダイ２６に書き込む。
【００７３】
参照番号６０４では、後工程装置２４は、温度プロセスの前に、上記コンフィギュレーションデータを相変化メモリダイ２６から読み出す。参照番号６０６では、パッケージング装置３０が、相変化メモリダイ２６をパッケージングし（この工程は接着硬化およびモールド硬化のための温度プロセスを含む）、はんだ付け装置３２が、相変化メモリダイ２６をはんだ付けしてパッケージピンに電気的に接触させる（この工程ははんだボールリフロー工程およびチップはんだ付け工程のための温度プロセスを含む）。一実施形態では、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度に近い温度になり、データ保持特性が低下する。一実施形態では、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度よりも高い温度になり、データ損失が引き起こされ得る。
【００７４】
参照番号６０８では、後工程装置２４は、上記コンフィギュレーションデータを対応する相変化メモリダイ２６に書き込みなおす。参照番号６１０では、パッケージングされた各相変化メモリデバイス２８は、最大限のデータ保持特性を伴う上記コンフィギュレーションデータを有している。
【００７５】
図１０は、パッケージング工程およびはんだ付け工程のそれぞれの工程の前に、コンフィギュレーションデータを読み出し、パッケージング工程およびはんだ付け工程のそれぞれの工程の後に、上記コンフィギュレーションデータを書き込みなおすシステム２０の一実施形態を示すフローチャートである。参照番号６２０では、テスタ２２は、各相変化メモリダイ２６を試験し、各相変化メモリダイ２６の対応するコンフィギュレーションデータを得る。このコンフィギュレーションデータは、冗長活性化データおよび不良ブロック管理データなどである。参照番号６２２では、テスタ２２は、上記対応するコンフィギュレーションデータを各相変化メモリダイ２６に書き込む。
【００７６】
参照番号６２４では、後工程装置２４は、パッケージング工程の前に、上記コンフィギュレーションデータを相変化メモリダイ２６から読み出す。参照番号６２６では、パッケージング装置３０は、相変化メモリダイ２６をパッケージングする。この工程は、接着硬化およびモールド硬化のための温度プロセスを含む。一実施形態では、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度に近い温度になり、データ保持特性が低下する。一実施形態では、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度よりも高い温度になり、データ損失が引き起こされ得る。
【００７７】
参照番号６２８では、後工程装置２４は、パッケージング工程の後に、上記コンフィギュレーションデータを上記対応する相変化メモリダイ２６に書き込みなおす。参照番号６３０では、後工程装置２４は、はんだ付け工程の前に、上記コンフィギュレーションデータを相変化メモリダイ２６から読み出す。参照番号６３２では、はんだ付け装置３２は、相変化メモリダイ２６をはんだ付けしてパッケージピンに電気的に接触させる。この工程は、はんだボールリフロー工程およびチップはんだ付け工程のための温度プロセスを含む。一実施形態では、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度に近い温度になり、データ保持特性が低下する。一実施形態では、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度よりも高い温度になり、データ損失が引き起こされ得る。
【００７８】
参照番号６３４では、後工程装置２４は、はんだ付け工程の後に、上記コンフィギュレーションデータを上記対応する相変化メモリダイ２６に書き込みなおす。参照番号６３６では、パッケージングされた各相変化メモリデバイス２８は、最大限のデータ保持特性を伴う上記コンフィギュレーションデータを有している。
【００７９】
図１１は、コンフィギュレーションデータをデータベースに書き込むシステム２０の一実施形態を示すフローチャートである。上記コンフィギュレーションデータは、温度プロセスの後に、上記データベースから読み出され、相変化メモリダイ２６に書き込まれる。
【００８０】
参照番号７００では、テスタ２２は、各相変化メモリダイ２６を試験し、各相変化メモリダイ２６の対応するコンフィギュレーションデータを得る。このコンフィギュレーションデータは、冗長活性化データおよび不良ブロック管理データなどである。参照番号７０２では、テスタ２２は、上記対応するコンフィギュレーションデータをデータベースに書き込む。
【００８１】
参照番号７０４では、パッケージング装置３０は、相変化メモリダイ２６をパッケージングし、この工程は接着硬化およびモールド硬化のための温度プロセスを含む。はんだ付け装置３２は、相変化メモリダイ２６をはんだ付けしてパッケージピンに電気的に接触させる。この工程ははんだボールリフロー工程およびチップはんだ付け工程のための温度プロセスを含む。一実施形態では、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度に近い温度になり、データ保持特性が低下する。一実施形態では、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度よりも高い温度になり、データ損失が引き起こされ得る。
【００８２】
参照番号７０６では、後工程装置２４は、上記コンフィギュレーションデータを上記データベースから読み出す。参照番号７０８では、後工程装置２４は、上記コンフィギュレーションデータを対応する相変化メモリダイ２６に書き込みなおす。参照番号７１０では、パッケージングされた各相変化メモリデバイス２８は、最大限のデータ保持特性を伴う上記コンフィギュレーションデータを有している。
【００８３】
図１２は、コンフィギュレーションデータをデータベースに書き込むシステム２０の一実施形態を示すフローチャートである。上記コンフィギュレーションデータは、パッケージング工程およびはんだ付け工程のそれぞれの工程の後に、上記データベースから読み出され、相変化メモリダイ２６に書き込まれる。
【００８４】
参照番号７２０では、テスタ２２は各相変化メモリダイ２６を試験し、各相変化メモリダイ２６の対応するコンフィギュレーションデータを得る。このコンフィギュレーションデータは、冗長活性化データおよび不良ブロック管理データなどである。参照番号７２２では、テスタ２２は、上記対応するコンフィギュレーションデータをデータベースに書き込む。
【００８５】
参照番号７２４では、パッケージング装置３０が、相変化メモリダイ２６をパッケージングする。この工程は接着硬化およびモールド硬化のための温度プロセスを含む。一実施形態では、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度に近い温度になり、データ保持特性が低下する。一実施形態では、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度よりも高い温度になり、データ損失が引き起こされ得る。
【００８６】
参照番号７２６では、後工程装置２４は、パッケージング工程の後に、上記コンフィギュレーションデータを上記データベースから読み出す。参照番号７２８では、後工程装置２４は、上記コンフィギュレーションデータを対応する相変化メモリダイ２６に書き込みなおす。
【００８７】
参照番号７３０では、はんだ付け装置３２が、相変化メモリダイ２６をはんだ付けしてパッケージピンに電気的に接触させる。この工程は、はんだボールリフロー工程およびチップはんだ付け工程のための温度プロセスを含む。一実施形態では、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度に近い温度になり、データ保持特性が低下する。一実施形態では、相変化メモリダイ２６は、相変化メモリ素子の結晶化温度よりも高い温度になり、データ損失が引き起こされ得る。
【００８８】
参照番号７３２では、後工程装置２４は、はんだ付け工程の後に、上記コンフィギュレーションデータを上記データベースから読み出す。参照番号７３４では、後工程装置２４は、上記コンフィギュレーションデータを対応する相変化メモリダイ２６に書き込みなおす。参照番号７３６では、パッケージングされた各相変化メモリデバイス２８は、最大限のデータ保持特性を伴う上記コンフィギュレーションデータを有している。
【００８９】
本明細書に特定の実施形態を記載および説明してきたが、様々な代替の実施形態および／または同等の実施形態を、本発明の範囲から逸脱することなく、図示して説明したこの特定の実施形態の代わりに用いてもよいことは、当業者に明らかであろう。本願は、本明細書に記載した上記特定の実施形態の任意の適合または変更をカバーすることを意図するものである。従って本発明は、特許請求の範囲とそれに同等のものによってのみ限定されることを意図している。
【図面の簡単な説明】
【００９０】
【図１】本発明に係る相変化メモリ製造システムの一実施形態を示すブロック図である。
【図２】メモリデバイスの一実施形態を示すブロック図である。
【図３】様々な相変化材料の抵抗率と温度とを対比した一実施形態を示すグラフである。
【図４】温度プロセス前に相変化メモリダイを冷却する後工程装置の一実施形態を示す図である。
【図５】温度プロセス前に相変化メモリダイを冷却するシステムの一実施形態を示すフローチャートである。
【図６】相変化メモリダイのパッケージング工程またははんだ付け工程のいずれか１つの工程の前に、上記相変化メモリダイを冷却するシステムの一実施形態を示すフローチャートである。
【図７】温度プロセス後にコンフィギュレーションデータを読み出し、温度プロセスの後に上記コンフィギュレーションデータを上記相変化メモリに書き込みなおすシステムの一実施形態を示すフローチャートである。
【図８】パッケージング工程後にコンフィギュレーションデータを上記相変化メモリダイから読み出し、はんだ付け工程前に上記コンフィギュレーションデータを上記ダイに書き込みなおし、その後、はんだ付け工程後にコンフィギュレーションデータを上記ダイから読み出し、上記コンフィギュレーションデータを上記ダイに書き込みなおすシステムの一実施形態を示すフローチャートである。
【図９】温度プロセス前にコンフィギュレーションデータを読み出し、温度プロセス後に上記コンフィギュレーションデータを上記相変化メモリダイに書き込むシステムの一実施形態を示すフローチャートである。
【図１０】パッケージング工程前にコンフィギュレーションデータを上記相変化メモリダイから読み出し、パッケージング工程後に上記コンフィギュレーションデータを上記ダイに書き込みなおし、その後、はんだ付け工程前にコンフィギュレーションデータを上記ダイから読み出し、はんだ付け工程後に上記コンフィギュレーションデータを上記ダイに書き込みなおすシステムの一実施形態を示すフローチャートである。
【図１１】コンフィギュレーションデータをデータベースに書き込むシステムの一実施形態を示すフローチャートである。
【図１２】コンフィギュレーションデータをデータベースに書き込み、パッケージング工程後に上記データベースから上記コンフィギュレーションデータを上記相変化メモリダイに書き込み、その後、はんだ付け工程後に上記データベースから上記コンフィギュレーションデータを上記ダイに書き込むシステムの一実施形態を示すフローチャートである。
【図１】
2008176906.tif 000003
【図２】
2008176906.tif 000004
【図３】
2008176906.tif 000005
【図４】
2008176906.tif 000006
【図５】
2008176906.tif 000007
【図６】
2008176906.tif 000008
【図７】
2008176906.tif 000009
【図８】
2008176906.tif 000010
【図９】
2008176906.tif 000011
【図１０】
2008176906.tif 000012
【図１１】
2008176906.tif 000013
【図１２】
2008176906.tif 000014
【外国語明細書】
2008176906000001.pdf