(57)【要約】【課題】  本発明の目的は、ファセットが形成されることのない良好な半導体装置および該半導体装置の製造方法を提供することにある。【解決手段】  本発明の半導体装置１０は、半導体の結晶面方位が（１００）面で規定される面に、化学気相成長法で単結晶成長させ、外面の結晶面方位が（１００）面を有する方形環状のエピ層を同心状に備えた半導体装置において、内郭のエピ層における方形環状の角から伸長して外郭のエピ層に直角に接し、外面の結晶面方位が（１００）面の伸長エピ層５を備えることを特徴とする。【選択図】      図１
2008034574.tif 000002
【特許請求の範囲】
【請求項１】
半導体の結晶面方位が（１００）面で規定される面に、化学気相成長法で単結晶成長させ、外面の結晶面方位が（１００）面を有する方形環状のエピ層を同心状に備えた半導体装置において、
内郭のエピ層における方形環状の角から伸長して外郭のエピ層に直角に接し、外面の結晶面方位が（１００）面の伸長エピ層を備えることを特徴とする半導体装置。
【請求項２】
前記各エピ層および前記伸長エピ層は、所定の線幅を有する線形状であり、
前記伸長エピ層および前記外郭のエピ層の接合部がＴ字状に形成されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記各エピ層および前記伸長エピ層は、前記面に予め形成された溝を埋設するように形成されることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記各エピ層および前記伸長エピ層は、前記溝を埋設するように成長させた後、所定の高さ寸法になるようにエッチバックが施されていることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記各エピ層および前記伸長エピ層は、ガードリングであることを特徴とする請求項１記載の半導体装置。
【請求項６】
半導体の結晶面方位が（１００）面で規定される面に、外面の結晶面方位が（１００）面を有する方形環状のエピ層を同心状に備える半導体装置の製造方法において、
内郭のエピ層における方形環状の角から伸長して外郭のエピ層に直角に接し、外面の結晶面方位が（１００）面の伸長エピ層を備えるためのマスクを形成するマスク処理をおこなうこと、
前記マスク形成後に、当該マスクによって保護されない領域に化学気相成長法により前記各エピ層を選択的に成長させるエピ処理を行なうことを特徴とする半導体装置の製造方法。
【請求項７】
前記マスク処理は、前記各エピ層および前記伸長エピ層が所定の線幅を有する線形状に形成されるべくマスクを形成することを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記マスク処理は、前記伸長エピ層および前記外郭のエピ層の接合部をＴ字状に形成すべく、マスクを形成することを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記マスク処理後に、前記線幅に応じた溝を前記面に形成する溝形成処理を行ない、
前記エピ処理は、前記面に予め形成された溝を埋設するように前記各エピ層および前記伸長エピ層を形成することを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記溝を埋設するように前記各エピ層および前記伸長エピ層を成長させた後、所定の高さ寸法になるようにエッチバック処理を行なうことを特徴とする請求項９記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に外面の結晶面方位が（１００）面を有する方形環状のエピ層を同心状に備えた半導体装置および該半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置は、特許文献１に開示されているように、電界強度を緩和するためのガードリングと称される方形環状のエピ層を多重に備えている。ところで、半導体には結晶面方位があり、例えば結晶面方位が（１１０）面で規定される面に、方形のエピ層を形成するためのマスクを形成し化学気相成長法を施すこと、例えば非特許文献１のｆｉｇ１（ａ）に示されているようにエピ層が形成されるが、その４辺にはファセットと称されるエピ層の成長不良を招いてしまう。
【０００３】
また、非特許文献１、非特許文献２および非特許文献３に示されているように、結晶面方位が（１００）面で規定される面に、外面の結晶面方位が（１００）になるように方形のエピ層を形成するためのマスクを形成した後、化学気相成長法を施すと、例えば非特許文献１のｆｉｇ１（ｂ）に示されているように、方形のエピ層の４隅にだけファセットが形成される。すなわち、図３に示すように方形環状のエピ層の各角において、２７０度の外角側に対応する９０度の内角側にファセットが形成される。
【０００４】
しかし、非特許文献１、非特許文献２および非特許文献３（例えば非特許文献２の図１（ｂ）の右図）には、２７０度の外角ができないように方形のマスクを形成し、その後化学気相成長法を行い、外面の結晶面方位が（１００）の線状のエピ層を形成すると、当該エピ層にはファセットが形成されないことも開示している。
【特許文献１】特開２００６−０６６６０９
【非特許文献１】Ｅｎｄｏ，Ｎ．，Ｋａｓａｉ，Ｎ．，Ｉｓｈｉｔａｎｉ，Ａ．，Ｋｉｊａｊｉｍａ，Ｈ．ａｎｄ  Ｋｕｒｏｇｉ，Ｙ．：Ｓｃａｌｅｄ  ＣＭＯＳ  Ｔｅｃｈｎｏｌｏｇｙ  Ｕｓｉｎｇ  ＳＥＧ  Ｉｓｏｌａｔｉｏｎ  ａｎｄ  Ｂｕｒｉｅｄ  Ｗｅｌｌ  Ｐｒｏｃｅｓｓ，ＩＥＥＥ  Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ  Ｄｅｖ．，ＥＤ−３３，１１：１６５９−１６６６，１９８６．
【非特許文献２】電子情報通信学会論文誌  ＣＩＩ  Ｖｏｌ．Ｊ７２−Ｃ−ＩＩ  Ｎｏ．５  ｐｐ．４６９−４７７  １９８９年５月「Ｓｉ選択エピ成長とＣＭＯＳ素子分離への適用」
【非特許文献３】Ｉｓｈｉｔａｎｉ，Ａ．，Ｔａｋａｄａ，Ｔ．，Ｏｈｓｈｉｔａ，Ｙ．，：Ｃｈａｒｇｅ  ｔｒａｎｓｆｅｒ  ａｄｓｏｒｐｔｉｏｎ  ｉｎ  ｓｉｌｉｃｏｎ  ｖａｐｅｒ−ｐｈａｓｅ  ｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ，Ｊｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｓ  ６３（２）：３９０−３９４，１５  Ｊａｎｕａｒｙ  １９８８
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ファセットは、前記したようにマスクを用いて選択的にエピ層を形成するとき、２７０度などの広角（外角側）に対応する内角側に形成される。すなわち、所定の幅寸法を有して同心状に配置される方形環状のエピ層を備えた従来の半導体装置では、図３に示すように方形環状のエピ層の各外角が２７０度の広角を有しており、当該各外角に対応する内角側にファセットが形成され、このファセットによる不具合が問題となっていた。
【０００６】
ファセットが形成されないようにするためには、前記したように２７０度を有する広角ができないようにマスクを形成し、その後化学気相成長法を行なって外面の結晶面方位が（１００）の線状のエピ層を形成する必要があり、それを実現するための発明が望まれていた。
【０００７】
従って、本発明は上記した事情に鑑みてなされたものであり、本発明の目的は、ファセットが形成されることのない半導体装置および該半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、前記目的を達成するために創案されたものであり、半導体の結晶面方位が（１００）面で規定される面に、化学気相成長法で単結晶成長させ、外面の結晶面方位が（１００）面を有する方形環状のエピ層を同心状に備えた半導体装置において、内郭のエピ層における方形環状の角から伸長して外郭のエピ層に直角に接し、外面の結晶面方位が（１００）面の伸長エピ層を備えることを特徴とする。
【０００９】
各エピ層および伸長エピ層は、所定の線幅を有する線形状であり、伸長エピ層および外郭のエピ層の接合部がＴ字状に形成されることを特徴とする。
各エピ層および伸長エピ層は、面に予め形成された溝を埋設するように形成されることを特徴とする。
【００１０】
各エピ層および伸長エピ層は、溝を埋設するように成長させた後、所定の高さ寸法になるようにエッチバックが施されていることを特徴とする。
各エピ層および伸長エピ層は、ガードリングであることを特徴とする。
【００１１】
半導体の結晶面方位が（１００）面で規定される面に、外面の結晶面方位が（１００）面を有する方形環状のエピ層を同心状に備える半導体装置の製造方法において、内郭のエピ層における方形環状の角から伸長して外郭のエピ層に直角に接し、外面の結晶面方位が（１００）面の伸長エピ層を備えるためのマスクを形成するマスク処理をおこなうこと、
前記マスク形成後に、当該マスクによって保護されない領域に化学気相成長法により前記各エピ層を選択的に成長させるエピ処理を行なうことを特徴とする。
【００１２】
マスク処理は、各エピ層および伸長エピ層が所定の線幅を有する線形状に形成されるべくマスクを形成することを特徴とする。
【００１３】
マスク処理は、伸長エピ層および外郭のエピ層の接合部がＴ字状に形成すべく、マスクを形成することを特徴とする。
【００１４】
マスク処理後に、線幅に応じた溝を前記面に形成する溝形成処理を行ない、
エピ処理は、面に予め形成された溝を埋設するように各エピ層および伸長エピ層を形成することを特徴とする。
【００１５】
溝を埋設するように前記各エピ層および伸長エピ層を成長させた後、所定の高さ寸法になるようにエッチバック処理を行なうことを特徴とする請求項９記載の半導体装置の製造方法。
【発明の効果】
【００１６】
本発明の半導体装置は外面の結晶面方位が（１００）面を有する方形環状のエピ層を多重に備えており、内郭のエピ層における方形環状の角から伸長して外郭のエピ層に直角に接することにより、最外郭のエピ層の外角を除く全ての角がファセットを招くことのない９０度となり、２７０度の広角を有する箇所で生じるファセットの発生を防止することができ、ファセットによる不具合による特性の劣化を防止することができ、良好な特性の半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を用いて、本発明の実施の形態を詳細に説明するが、以下の説明では、実施の形態に用いる図面について同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。
【実施例１】
【００１８】
本発明の半導体装置の特徴を図１の図を用いて説明するに先立ち、当該半導体装置の概要を図２の平面図を用いて説明する。
本発明の半導体装置１０は、図２に示すように、シリコンなどの半導体基板１の一方の面にゲート２およびソース３と、それらの周囲を取り囲む複数の線状のガードリング４とを備えており、更に図示しない他方の面にドレインを備えている。
ところで、本発明の半導体装置１０は、ガードリング４に特徴があることから、当該ガードリング４以外の例えばゲート２、ソース３およびドレインの説明は割愛する。
【００１９】
本発明の半導体装置１０のガードリング４は、後述する伸長エピ層を除くと、略方形の環状形状を有しており、この方形環状によりゲート２およびソース３を取り囲むべく、複数のガードリング４が同心状に多重的に配置されている。
【００２０】
ところで、前記したガードリング４は半導体基板１において半導体の結晶面方位が（１００）面で規定される一方の面に予め形成された溝を埋設するように、化学気相成長法によるエピタキシャル層（以降、エピ層と略称する）の成長で形成されている。
【００２１】
半導体基板１に予め形成される溝は所定の溝幅寸法を有しており、当該溝は半導体の結晶方位を考慮して形成されている。具体的には化学気相成長法によって埋設するガードリング４（エピ層）の外面の結晶面方位が（１００）を有するように、〈１００〉で示されるシリコンの結晶軸方位に沿って溝が形成されている。
【００２２】
ここで、本発明の特徴を図１を用いて詳細に説明する。
本発明の半導体装置１０は、図１に示すように、方形環状のガードリング４における角部に特徴がある。
すなわち、本発明の半導体装置１０は、方形環状のエピ層が同心状に多重的に配置されているガードリング４において、内郭のエピ層の角から伸長し、その外側を取り囲む外郭のエピ層に直角に接する伸長エピ層５を備えている。
【００２３】
ところで、各エピ層および伸長エピ層は所定の線幅寸法を有する線状の形状であり、本発明の半導体装置１０は、図１に示すように内郭のエピ層から伸長する伸長エピ層５と当該伸長エピ層５が接する外郭のエピ層との接合部がＴ字形状を有しており、これにより、同心状に配置される複数のガードリング４において、最外郭のガードリング４における外周を成す角を除いて、全ての角が９０度を有する。
【００２４】
ここで、化学気相成長法によって成長させる層と半導体の結晶方位との関係を説明する。
半導体基板における結晶面方位が（１００）面で規定される面に、化学気相成長法を行なうことで当該面上にエピ層が半導体基板面の結晶面方位に従って形成され、そのエピ層の表面の結晶面方位が（１００）面を有する。
【００２５】
ところで、結晶面方位が（１００）面で規定される面に、結晶軸方位〈１１０〉軸に垂直な面が側面となるようにパターニングされたマスクを施して化学気相成長法を行なって方形のエピ層を形成すると、非特許文献１、非特許文献２および非特許文献３に開示されているように、エピ層のマスクに接する部位、すなわち各辺にファセットと称される成長不良が生じる。
【００２６】
また、結晶面方位が（１００）面で規定される面に、結晶軸方位〈１００〉軸に垂直な面が側面となるようにパターニングされたマスクを施して化学気相成長法で方形のエピ層を形成すると、非特許文献１、非特許文献２および非特許文献３に開示されているように、エピ層の角、すなわち２７０度の広角を有するエピ層の外角側の角にファセットが生じる。
【００２７】
しかしながら、非特許文献１、非特許文献２および非特許文献３（例えば非特許文献２の図１（ｂ）の右図）には、結晶軸方位〈１００〉軸に垂直な面が側面となるようにパターニングされたマスクを２７０度の広角ができないように形成し、その後化学気相成長法を行なって外面の結晶面方位が（１００）を有する線状のエピ層を形成すると、各辺および各角にファセットが生じることのない良好なエピ層を形成することができる。
【００２８】
ところで、本発明の半導体装置１０は、方形環状のガードリング４において２７０度の広角ができないように、内郭のエピ層の角から伸長して外郭のエピ層と直角に接する伸長エピ層５を備えており、該伸長エピ層５により最外郭のガードリングの外角を除いて伸長エピ層と外郭のエピ層との接合部における各角が９０度を有しており、いわゆる接合部がＴ字状に形成される。
【００２９】
尚、発明者は実験を行なって、方形環状のガードリング４において、内郭のエピ層の角から伸長して外郭のエピ層と直角に接する伸長エピ層５により、該伸長エピ層と外郭のエピ層との接合部における角度が９０度を有するＴ字状に形成しても、最外郭のエピ層の外角を除く全ての部位（各角）に、ファセットができないことを確認している。
【００３０】
ところで、前記した形状のガードリングを備えた半導体装置１０は、各エピ層および伸長エピ層の側面を含む表面の全てが（１００）面を有するように結晶面方位が整えられており、換言すると化学気相成長法で選択的に成長させる各エピ層および伸長エピ層の表面の全てが（１００）面を有するようにマスクが施され、その後の化学気相成長法で所望形状のエピ層がガードリングとして形成される。
【００３１】
ここで、本発明の半導体装置１０の製造方法の特徴、特にガードリング４および伸長エピ層５の製造方法を中心に説明を行なう。
先ず、半導体基板１表面にマスクとして、例えば熱酸化膜やCVD酸化膜等を形成し、当該マスクを半導体基板１の結晶方位軸〈１００〉に垂直な面が当該マスクの側面になるようにパターニングし、当該パターニングされたマスクを用いて、半導体基板１に溝を形成する。この時、溝の側面の結晶面方位は（１００）となる。
【００３２】
具体的には、オリエンテーションフラットにより結晶方位が規定される半導体基板１において、当該オリエンテーションフラットが（１００）面になるように半導体基板１を形成する。この半導体基板１を用いて、マスクの側面（辺）がオリエンテーションフラットと水平又は垂直となるようにパターニングすれば、前記溝の側面を（１００）面に形成することが出来る。更に、当該マスクのパターニングおよび前記溝の形状は、例えば２５００〜３０００μｍの縦寸法および２５００〜３０００μｍの横幅寸法の方形環状であり、かつ２μｍの溝幅寸法および３０μｍの溝深さ寸法を有する方形環状の溝を複数本同心状に形成する。
【００３３】
このとき、伸長エピ層のための溝も形成されており、内郭の溝の角から伸長し、外郭の溝に直角に接する溝が形成される。尚、伸長エピ層のための溝幅寸法および溝深さ寸法と、方形環状のための溝幅寸法および溝深さ寸法とが同じ寸法になるように形成することが好ましい。
【００３４】
尚、同心状に配置される方形環状の溝の間隔は、当該半導体装置１０の耐圧仕様等に応じて適宜設計されている。
【００３５】
次にマスク面以外の半導体基板１に形成された前記溝内表面に選択的にエピタキシャル層を成長させる化学気相成長法を行なって溝を埋設し、当該溝の溝深さ寸法以上にエピ層および伸長エピ層を成長させるエピ処理を行なう。
ところで、エピ処理によって形成される伸長エピ層が接するエピ層との接合部は、全てＴ字状に形成されることから、例えば２７０度の広角を有することなく、接合部における全ての角が９０度に形成される。これにより、例えばファセットができてしまう２７０度の広角が最外郭のエピ層の外角のみにしか形成されず、当該外角を除く全ての角が、伸長エピ層５によってファセットを招くことの無い９０度に形成される。
【００３６】
その後、エピ層の高さ寸法および伸長エピ層の高さ寸法が所定の高さ寸法になるようにエピ層および伸長エピ層にエッチングを行なうエッチバック処理を行なう。このとき、エピ層および伸長エピ層にファセットが形成されていると、エッチバックによりファセットが形成される箇所はファセットが形成されない箇所よりも低くなり、所定の高さ寸法を得ることができず、所望形状のエピ層および伸長エピ層を形成することができないことから、半導体装置の特性劣化を招く原因となる。
【００３７】
しかし、本発明の半導体装置１０は、前記したように伸長エピ層５によって、当該伸長エピ層５とエピ層との接合部をＴ字状に形成することができ、最外郭のエピ層の外角を除く、全ての角がファセットを招かない９０度となる。これにより、本発明の半導体装置１０は、接合部が伸長エピ層５によってＴ字状に形成されることから、ファセットが形成されることなく、ファセットの形成による特性の劣化を招くことのない良好な半導体装置を提供することができる。
【００３８】
ところで、本発明の半導体装置１０は、最外郭のエピ層の外角が２７０度の広角を有することから、最外郭の外角に対応する箇所にファセットが形成されてしまうので、ファセットができる箇所まで空乏層が伸長する前に、ブレークダウンを招くように設計することが好ましい。
【００３９】
前記した実施例では、ガードリング４のための溝を形成した後、当該溝を埋設する半導体装置１０を例に説明を行なったが、これに限る必要は無く、ガードリング４のための溝を設けない半導体装置にも本発明を適用することができる。
【００４０】
また、前記した実施例は半導体装置１０としてトランジスタを例に説明を行ったが、本発明はこれに限るものではなく、半導体装置１０がダイオードなどであっても良い。またその他、ガードリングを用いて周辺構造部の耐圧を出すその他の半導体装置に本発明を適用してもよい。
【００４１】
本明細中の（１００）面と表記している面は（１００）面と等価な（１００）（０１０）（００１）（‐１００）（０‐１０）（００‐１）を全て含む。また、本明細中で〈１００〉で規定している軸は、〈１００〉〈０１０〉〈００１〉〈‐１００〉〈０‐１０〉〈００‐１〉を全て含む。尚、前記表記において、「‐」は、その後ろに続く数字上の「バー」を示す。
【図面の簡単な説明】
【００４２】
【図１】本発明の半導体装置の特徴を示す平面図（図２における位置Ａの拡大図）である。
【図２】本発明の半導体装置の概略図である。
【図３】従来の半導体装置におけるファセットの形成箇所を示す図である。
【符号の説明】
【００４３】
１  半導体基板
２  ゲート
３  ソース
４  ガードリング
５  伸長エピ層
１０  半導体装置
【図１】
2008034574.tif 000003
【図２】
2008034574.tif 000004
【図３】
2008034574.tif 000005