(57)【要約】【課題】実装面積が大幅に縮小されたハイブリッドＩＣ回路を実現する。【解決手段】本発明では、インダクタンス素子として、高透磁率を有すると共に電気的に絶縁性の磁性体コア（１０）の内部にコイル素子（１１）が埋設されたインダクタンス素子（４）を用い、コイル素子を封止する磁性体コア（１０）の２つの外周面（４ａ，４ｂ）を実装面として利用する。一方の実装面（４ｂ）は当該インダクタンス素子をＰＣボード（１７）上に実装するための実装面として用い、他方の実装面（４ａ）はＩＣ回路及び受動回路素子を実装するための実装面として利用する。この結果、複数の回路素子が積層されたハイブリッドＩＣ回路が実現される。【選択図】  図２
2008099378.tif 000002
【特許請求の範囲】
【請求項１】
インダクタンス素子と、ＩＣ回路チィップと、各種回路素子とを有するハイブリッドＩＣ回路であって、
前記インダクタンス素子は、高透磁率の磁性体コアと、磁性体コアの内部に埋設された１個又は複数個のコイル素子とを有し、
前記磁性体コアは、当該インダクタンス素子を基板上に実装するための第１の実装面と、第１の実装面と対向する第２の実装面とを有し、
前記ＩＣ回路チィップは、磁性体コアの第２の実装面に実装されていることを特徴とするハイブリッドＩＣ回路。
【請求項２】
請求項１に記載のハイブリッドＩＣ回路において、前記インダクタンス素子は、絶縁性コーティングされた磁性体粉末とコイル素子とを一体的にプレス成型加工することにより製造され、又は電気的絶縁性のバインダ中に高透磁率の磁性体粉末が混合された混合粉末とコイル素子とをプレス成型加工することにより製造されたインダクタンス素子であることを特徴とするハイブリッドＩＣ回路。
【請求項３】
請求項２に記載のハイブリッドＩＣ回路において、前記回路素子はキャパシタを含み、前記ＩＣ回路チィップとキャパシタとが磁性体コアの第２の実装面上に実装されていることを特徴とするハイブリッドＩＣ回路。
【請求項４】
請求項３に記載のハイブリッドＩＣ回路において、前記ＩＣ回路チィップ及びキャパシタは、樹脂基板、フレキシブル基板、又はセラミック基板、アルミナ基板等の回路基板上に表面実装され、当該回路基板が前記磁性体コアの第２の実装面上に装着されていることを特徴とするハイブリッドＩＣ回路。
【請求項５】
請求項３に記載のハイブリッドＩＣ回路において、前記磁性体コアの第２の実装面上に導体パターン及び接続端子が直接形成され、前記ＩＣ回路チィップ及びキャパシタは前記第２の実装面上に直接表面実装されていることを特徴とするハイブリッドＩＣ回路。
【請求項６】
請求項１から５までのいずれか１項に記載のハイブリッドＩＣ回路において、前記磁性体コアの第１の実装面にはコイル素子に接続した端子が形成され、磁性体コアの第２の実装面又は第２の実装面上に装着した回路基板にはＩＣ回路チィップに接続した端子が形成され、磁性体コアの第１の実装面に形成された端子と第２の実装面又は回路基板に形成された端子とが接続導体を介して相互接続されていることを特徴とするハイブリッドＩＣ回路。
【請求項７】
インダクタンス素子と、スィッチング素子を含むＩＣ回路チィップと、入力側コンデンサと、出力側コンデンサとを有するＤＣ−ＤＣコンバータであって、
前記インダクタンス素子は、高透磁率の磁性体コアと、磁性体コアの内部に埋設された１個又は複数個のコイル素子とを有し、
前記磁性体コアは、当該ＤＣ−ＤＣコンバータを基板上に実装するための第１の実装面と、当該第１の実装面と対向する第２の実装面とを有し、
前記ＩＣ回路チィップ、入力側コンデンサ、及び出力側コンデンサが、前記磁性体コアの第２の実装面に実装されていることを特徴とするＤＣ−ＤＣコンバータ。
【請求項８】
請求項７に基板のＤＣ−ＤＣコンバータにおいて、前記インダクタンス素子は、磁性体コア中に埋設した単一のコイル素子を有し、当該ＤＣ−ＤＣコンバータは降圧型のＤＣ−ＤＣコンバータとして動作することを特徴とするＤＣ−ＤＣコンバータ。
【請求項９】
請求項７に記載のＤＣ−ＤＣコンバータにおいて、前記インダクタンス素子は、磁性体コア中に埋設され互いに対向する複数個のコイル素子を有し、当該ＤＣ−ＤＣコンバータは昇圧型又は昇降圧型のＤＣ−ＤＣコンバータとして動作することを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタンス素子を有するハイブリッドＩＣ回路に関するものである。
また、本発明は、降圧型（非絶縁型）又は昇降圧型（絶縁型）のＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
ＡＶ機器や情報処理装置等の各種電子機器には、ＤＣ−ＤＣコンバータやインバータ回路等の各種電源回路素子が用いられている。例えば、端末装置のLSIに電力を供給する場合降圧型のＤＣ−ＤＣコンバータが用いられ、降圧された直流電圧がLSIに供給されている。また、放電灯の点灯回路においては、ＤＣ−ＤＣコンバータにより直流電源電圧が昇圧され、昇圧された直流電圧がインバータ回路に供給されている。ＤＣ−ＤＣコンバータは、主としてスィッチング素子を含むＩＣ回路と、インダクタンス素子と、入出力コンデンサから構成されている。一方、インダクタンス素子は、漏れ磁束が発生し周囲の回路素子に輻射ノイズを与えるため、回路基板の設計上インダクタンス素子の配置位置は極めて重要である。
【０００３】
輻射ノイズが軽減されたインダクタンス素子として、電気的絶縁性のバインダ中に高透磁率の磁性体粉末が混合された混合粉末とコイル素子とをプレス成型加工することにより製造されたチョークコイルが既知である（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開２００６−１３０６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述したように、チョークコイルやトランス等のインダクタンス素子は、漏れ磁束を発生し周囲の回路素子に輻射ノイズを与えるため、周辺の回路素子の誤動作の原因となってしまう。そのため、回路基板上においてインダクタンス素子と周辺回路素子との間に必要なスペースを設ける必要があり、回路基板の小型化の妨げとなっている。特に、携帯端末やノート型パソコンの分野においては小型化する要請が強いため、電源回路の占める空間的なスペースをできるだけ小さくし、実装面積をできるだけ縮小することが強く要請されている。また、輻射ノイズの軽減されたインダクタンス素子として、コイルが磁性体コアの内部に埋設されたインダクタンス素子が知られているが、プリント回路基板（印刷板）上に単に実装されているにすぎず、依然として空間的な改善が行われていないのが実情である。
【０００６】
本発明の目的は、実装面積が大幅に縮小されたハイブリッドＩＣ回路を実現することにある。
【課題を解決するための手段】
【０００７】
本発明によるハイブリッドＩＣ回路は、インダクタンス素子と、ＩＣ回路チィップと、各種回路素子とを有するハイブリッドＩＣ回路であっで、
前記インダクタンス素子は、高透磁率の磁性体コアと、磁性体コアの内部に埋設された１個又は複数個のコイル素子とを有し、
前記磁性体コアは、当該インダクタンス素子を基板上に実装するための第１の実装面と、第１の実装面と対向する第２の実装面とを有し、
前記ＩＣ回路チィップは、磁性体コアの第２の実装面上に実装されていることを特徴とする。
【０００８】
本発明は、磁性体コアの内部にコイル素子が埋設されたインダクタンス素子の特有の効果を利用したハイブリッドＩＣ回路に関するものである。この形式のインダクタンス素子は、絶縁性コーティングされた高透磁率の磁性体粉末とコイル素子とを金型内に配置し、プレス成型加工により製造される。従って、高透磁率の磁性体コアの内部にコイル素子が埋設された構造を有し、磁性体コアは、コイル素子に対するコアとして作用するだけでなく、外部素子に対する強い磁気シールド効果を発揮する。よって、当該インダクタンス素子は、漏洩磁束がほとんど発生しない格別な効果を有している。この磁気シールド効果について、本発明者が種々の実験を行った結果、インダクタンス素子の外周面上にＩＣ回路を直接実装しても、輻射ノイズがほとんど発生せず、ＩＣ回路が正常な動作を行うことが確認された。
【０００９】
本発明は上述した技術思想に立脚し、内部にコイル素子が埋設されている磁性体コアの外周面上にＩＣ回路チィップ及び各種回路素子を直接実装する。実装に際し、磁性体コアの互いに対向する２つの平面を利用し、一方の平面は当該インダクタンス素子をプリント回路基板上に実装するために使用する第１の実装面とし、対向する第２の平面はＩＣ回路及び各種回路素子を実装するための第２の実装面とする。このように実装面を規定することにより、複数の回路素子が積層されたハイブリッド型のＩＣ回路が実現され、インダクタンス素子を含むＩＣ回路の実装面積を大幅に縮小することができる。特に、当該インダクタンス素子は、金型成型加工により製造され、磁性体コアの外形形状は所望の形状に設定することが可能であるため、所望の面積及び形状の実装面を容易に形成することが可能である。
【００１０】
ここで、インダクタンス素子とは、単一のコイル素子が磁性体コア中に埋設されたインダクタ及び互いに対向する複数のコイル素子が埋設されたトランスの両方を含むものである。コイル素子は、断面が円形の導線が巻回されたコイル素子及び断面が長方形の導線が巻回されたコイル素子の両方を用いることができる。
【００１１】
インダクタンス素子は、接続端子の形状を適切な形状とすることにより、表面実装型の素子として形成することができ、或いは端子の先端がＰＣボードから突出した所謂DIP型の素子としても形成することができる。
【００１２】
本発明によるハイブリッドＩＣ回路の好適実施例は、回路素子はキャパシタを含み、ＩＣ回路チィップとキャパシタとが磁性体コアの第２の実装面上に実装されていることを特徴とする。ＩＣ回路チィップ及びキャパシタは占める体積が大きいため、これらの素子をインダクタンス素子の第２の実装面上に実装することにより、ハイブリッドＩＣ回路が占める実装面積を大幅に縮小することが可能である。さらに、インダクタンス素子の磁性体コアが放熱板として機能するため、発熱量の大きい大容量のＩＣ回路を実装するのに好適である。
【００１３】
本発明によるハイブリッドＩＣ回路の別の好適実施例は、ＩＣ回路チィップ及びキャパシタは、樹脂基板、フレキシブル基板、又はセラミック基板を含む回路基板上に表面実装され、当該回路基板が前記磁性体コアの第２の平面上に装着されていることを特徴とする。
【００１４】
本発明によるハイブリッドＩＣ回路の別の好適実施例は、磁性体コアの第１の実装面にはコイル素子に接続した端子が形成され、磁性体コアの第２の実装面又は第２の実装面上に装着した回路基板にはＩＣ回路に接続した第２の端子が形成され、磁性体コアの第１の実装面に形成された端子と第２の実装面側に形成された端子とが接続導体を介して相互接続されていることを特徴とする。
【００１５】
本発明によるＤＣ−ＤＣコンバータは、インダクタンス素子と、スィッチング素子（スィッチングトランジスタ又はＭＯＳＦＥＴ）を含むＩＣ回路チィップと、入力側コンデンサと、出力側コンデンサとを有するＤＣ−ＤＣコンバータであって、
前記インダクタンス素子は、高透磁率の磁性体コアと、磁性体コアの内部に埋設された１個又は複数個のコイル素子とを有し、
前記磁性体コアは、当該ＤＣ−ＤＣコンバータを基板上に実装するための第１の実装面と、当該第１の実装面と対向する第２の実装面とを有し、
前記ＩＣ回路チィップ、入力側コンデンサ、及び出力側コンデンサが、前記磁性体コアの第２の実装面に実装されていることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、電気的絶縁性の高透磁率材料の磁性体コアの内部にコイル素子が埋設されたインダクタンス素子を用い、磁性体コアの外周面を回路素子を実装するための実装面として利用しているので、ＩＣ回路チィップ及び各種回路素子を積層構造体として実装することが可能である。この結果、インダクタンス素子を有するＩＣ回路の実装面積を大幅に縮小することができる。さらに、ＩＣ回路チィップを磁性体コア上に実装した場合、磁性体コアがヒートシンクとしても機能するので、発熱量の大きい大容量ＩＣ回路を実装するのに好適である。
【発明の実施の形態】
【００１７】
図１〜図３は本発明によるハイブリッドＩＣ回路をＤＣ−ＤＣコンバータに適用した例を示し、図１は分解斜視図、図２は実装状態を示す線図的断面図、図３はＤＣ−ＤＣコンバータの主要な回路素子を示す回路図である。当該ＤＣ−ＤＣコンバータは、一例として１２Ｖの入力電圧Ｖinを５Ｖの出力電圧Ｖoutに降圧して出力する非絶縁型のＤＣ−ＤＣコンバータとする。入力端子Ｖinと出力端子Ｖoutとの間に入力側コンデンサ（入力側キャパシタ）１、スィッチングトランジスタ及び各種回路素子が集積回路として構成されているＩＣ回路２、ダイオード３、単一のコイル素子から成るインダクタンス素子４、及び出力側コンデンサ（出力側キャパシタ）５を順次接続する。本例では、当該ＤＣ−ＤＣコンバータの構成要素のうち、入力側コンデンサ１、ＩＣ回路２、ダイオード３、インダクタンス素子４及び出力側コンデンサ５を個別の実装部品として実装する。
【００１８】
本発明では、インダクタンス素子４として、金型内に絶縁性コーティングされた磁性体粉末とコイル素子とを配置し、プレス成型加工（圧縮成型加工）により製造されるインダクタンス素子４を用いる。このインダクタンス素子は、高透磁率を有し電気的に絶縁性の磁性体コア１０の内部にコイル素子１１が封止された形態のインダクタンス素子である。従って、コイル１１から発生する磁束は磁性体コア１０により磁気シールドされ、天面方向にはほとんど漏洩することはない。また、高透磁率の磁性体粉末は絶縁性コーティングされているため、コイルを磁気シールドする磁性体コア自体が電気的に絶縁性である。従って、漏洩磁束による輻射ノイズが天面方向にほとんど発生しないため、他の回路素子をインダクタンス素子に近接して配置でき又はインダクタンス素子上に直接配置することが可能である。このようなインダクタンス素子の特性に基づき、本発明では、インダクタンス素子４上に入出力コンデンサ１及び５、ＩＣ回路チィップ２、ダイオード３を実装する。
【００１９】
当該インダクタンス素子の形状は、プレス成型加工により所望の形状に成型でき、本例では、２つの対向する面を有する直方体の形状に成型し、互いに対向する第１及び第２の平面４ａ及び４ｂ（図１参照）を実装面として利用する。尚、本例では、断面が矩形の素子を用いたが、断面が円形に成型された素子を利用することも可能である。断面が円形のインダクタンス素子は、電解コンデンサが搭載されているＰＣボード上に配置する場合、実装面積の有効利用が図られる利点がある。
【００２０】
図１を参照するに、入力側コンデンサ１、ＩＣ回路２、ダイオード３及び出力側コンデンサ５は、回路基板１２上に面実装する。回路基板として、例えば樹脂基板、フレキシブル基板又はセラミック基板等の各種回路基板を用いることができる。回路基板１２には、エッチング等により導体パターン及び接続端子が形成され、当該回路基板１２はインダクタンス素子４の第１の実装面４ａ上に装着する。
【００２１】
図２に示すように、インダクタンス素子４の第２の実装面４ｂには、磁性体コア１０の内部に収納されているコイル素子１１と接続する端子１３及び１４が形成される。これらの端子は、プレス成型加工時に同時に形成することができる。
【００２２】
図１に示すように、本例では、表面実装用の６個の接続導体１５ａ〜１５ｆを用いて、第２の実装面に形成されコイル素子に接続されている端子１３及び１４と回路基板１２上に形成され各回路素子とを接続する。接続導体１５ａ〜１５ｆは、カシメにより磁性体コアに固定する。尚、図２において、接続導体１５ｂ及び１５ｅだけを示す。このように、表面実装用の接続導体を用いることにより、当該ハイブリッドＩＣ回路は、ＰＣボード１６上に表面実装される。さらに、別の接続導体１５ｇを設けることができ、当該接続導体１５ｇは、出力をＯＮ／ＯＦＦする機能を有するハイブリッドＩＣを形成するときに追加実装される。
【００２３】
本例のハイブリッドＩＣ回路は、ＰＣボード上に面実装されているが、勿論、所謂DIP型の実装部品として構成することも可能である。この場合、図１の左側に図示した突起を有する接続導体を用いることにより、DIP型のハイブリッドＩＣ回路としてＰＣボード上に実装することができる。
【００２４】
図４は昇圧型のＤＣ−ＤＣコンバータの一例の回路構成を示す線図である。尚、図３で用いた部材と同一の部材には同一符号を付す。本例では、インダクタンス素子４として、１次側巻線と２次側巻線とを有するトランスで構成する。本発明によるインダクタンス素子の磁性体コアは、高透磁率を有すると共に電気的に絶縁性であるため、２つのコイル素子を対向するように配置してプレス成型加工するだけで１次側と２次側とが絶縁されたトランスが製造される。インダクタンス素子としてトランスを用いることより、昇圧型のＤＣ−ＤＣコンバータが実現され、昇圧型のＤＣ−ＤＣコンバータにおいても磁性体コアの２つの面を実装面として利用し、積層構造とすることにより積層型のハイブリッドＩＣ回路が実現される。尚、２次側巻線として複数個のコイル素子を有するトランスを用いことにより昇降圧型ＤＣ−ＤＣコンバータが製造され、昇降圧型のＤＣ−ＤＣコンバータを積層型のハイブリッドＩＣ回路として実現することが可能である。
【００２５】
次に、本発明によるハイブリッドＩＣ回路に用いられるインダクタンス素子について説明する。本発明においては、絶縁性コーティングされた磁性体粉末とコイル素子とを一体的にプレス成型加工することにより製造され、又は電気的絶縁性のバインダ中に高透磁率の磁性体粉末が混合された混合体粉末とコイル素子とをプレス成型加工することにより製造されたインダクタンス素子が用いられる。強磁性体粉末として、例えば、鉄、ケイ化鉄、パーマロイ（Fe-Ni）、スーパーマロイ（Fe-Ni-Mo）、センダスト、窒化鉄、鉄アルミ合金、鉄コバルト合金等から選択した１種又は２種以上の磁性体金属を用いることができる。また、強磁性体粉末をコーティングする絶縁材料又は絶縁性のバインダとして、酸化シリコン等の各種無機材料や有機材料から選択した絶縁性材料が用いられる。具体的には、例えば酸化硅素、水ガラス、フェノール樹脂、シリコーン樹脂、エポキシ樹脂等から選択される。
【００２６】
本発明は上述した実施例だけに限定されず種々の変形や変更が可能である。例えば、上述した実施例では、フレキシブル基板等の回路基板上にＩＣ回路チィップ及びキャパシタ等を表面実装し、当該回路基板を磁性体コアの実装面に実装する構成としたが、ＩＣ回路チィップ等を磁性体コアの実装面上に直接表面実装することも可能である。すなわち、本発明による磁性体コアは高透磁率を有すると共に電気的に絶縁性であるため、磁性体コアの実装面上に銅等から成る導体層を形成し、エッチング処理により導体パターン及び接続端子を直接形成し、当該実装面上にＩＣ回路や回路素子を直接表面実装することも可能である。あるいは、フレキシブル基板等のパターンのみを転写させ、パターン導体をインダクタンス素子と一緒にプレス処理して密着形成して導体パターンを形成したり、導体ペーストを用いてインダクタンス素子の実装面上に導体パターンを形成し、又はスパッタ法によりインダクタンス素子上に導体パターンを形成することも可能である。さらに、接続導体についても、磁性体コアの側面上にエッチングにより導体パターンを形成し、導体パターンによりインダクタンス素子に接続された端子とＩＣ回路に接続した端子とを相互接続することも可能である。
【００２７】
また、上述した実施例では、ＤＣ−ＤＣコンバータを例にして説明したが、本発明はインダクタンス素子を有する各種のＩＣ回路にも適用することができ、ＡＣ−ＤＣコンバータにも適用される。また、液晶表示装置のバックライトの点灯回路に用いられるインバータ回路にも適用され、さらにはモータを駆動する駆動回路にも適用することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明によるハイブリッドＩＣ回路の分解斜視図である。
【図２】本発明によるハイブリッドＩＣ回路の線図的断面図である。
【図３】降圧型ＤＣ−ＤＣコンバータの一例の回路構成を示す回路図である。
【図４】昇降圧型のＤＣ−ＤＣコンバータの回路構成を示す回路図である。
【符号の説明】
【００２９】
１  入力キャパシタ
２  ＩＣ回路
３  ダイオード
４  インダクタンス素子
５  出力キャパシタ
１０  磁性体コア
１１  コイル素子
１２  回路基板
１３，１４  端子
１５ａ〜１５ｆ  接続導体
１６  ＰＣボード
【図１】
2008099378.tif 000003
【図２】
2008099378.tif 000004
【図３】
2008099378.tif 000005
【図４】
2008099378.tif 000006