(57)【要約】【課題】小型でありながら静電気対策部品として優れた特性を備え、量産可能な薄膜バリスタおよびその製造方法を提供する。【解決手段】基材１１表面にSiO2絶縁体膜１２を備えた基板１０を用い、電子ビーム蒸着によりAu電極による下部電極１３を形成し、その表面に、Bi2O3を１５ｗｔ％、Er2O3を２ｗｔ％含んだZnO焼結体をターゲットとして用い、高周波マグネトロンスパッタ法によりZnOバリスタ薄膜１４を形成し、その表面に電子ビーム蒸着によりAu電極による上部電極１５を形成する。【選択図】図３
2008218592.tif 000002
【特許請求の範囲】
【請求項１】
ランタノイド系元素Er，Sm，Yb，Gdのうち少なくとも1つとBiとが添加されているZnO薄膜を備えたことを特徴とする薄膜バリスタ。
【請求項２】
基板と、該基板上に形成された下部電極と、該下部電極上に形成されたZnO薄膜と、該ZnO薄膜上に形成された上部電極と、を備えた請求項１に記載の薄膜バリスタ。
【請求項３】
基板と、該基板上に形成されたZnO薄膜と、該ZnO薄膜上に形成された上部電極と、を備えた請求項１に記載の薄膜バリスタ。
【請求項４】
請求項１〜３のいずれかに記載の薄膜バリスタの製造方法であって、
ZnOにランタノイド系酸化物Er2O3，Sm2O3，Yb2O3，Gd2O3の少なくとも1つとBi2O3とを含む焼結体をターゲットとして用いた高周波マグネトロンスパッタ法により前記ZnO薄膜を形成したことを特徴とする薄膜バリスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基板上にバリスタ特性を示す薄膜を形成してなる薄膜バリスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
ZnO薄膜に異種元素をドーピングして非線形Ｉ−Ｖ特性（バリスタ特性）を付与した薄膜バリスタに関して特許文献１〜５が開示されている。
【０００３】
〔特許文献１：特開昭５８−１０１４０３号公報〕
ZnOにバリスタとして有効なBi2O3などの添加物を加えたターゲットと、BaOやCaOなどのアルカリ土類金属酸化物ターゲットとを用い、それぞれをＲＦスパッタ法で薄膜をガラス基板上にアルカリ土類酸化膜−ZnOバリスタ膜の順に積層し、その後、水中にてアルカリ土類金属酸化物を溶解し、バリスタ膜のみを分離し、１２００℃で焼成することが示されている。
【０００４】
〔特許文献２：特開昭５８−８６７０４号公報〕
Pt電極を形成したアルミナ基板上に、ZnO，Bi2O3，Co2O3，MnO2，Sb2O3，Cr2O3，NiOからなる焼結体ターゲットを用いたＲＦスパッタ法にて薄膜を形成し、その後、空気中で９５０℃の熱処理を行ない、薄膜バリスタを形成することが示されている。添加物としては他に、Ba，Sr，Pr，Pbなども開示されていて、熱処理温度は５００℃以上としている。
【０００５】
〔特許文献３：特開昭６３−２０２００３号公報〕
(1)下部電極を有する基体上にZnO焼結体ターゲットを用いて形成されたZnO多結晶薄膜の上に、Bi2O3，Co2O3，MnO2，Sb2O3，Bi，Cr2O3，NiOなどからなる組み合わせの焼結体ターゲットを用い、数１０ｎｍの厚さの添加物薄膜を形成する。(2)その後、添加物をZnO膜中に拡散・偏析させるために、空気中またはArガス中で４００℃〜７００℃の熱処理を行なう。(3)熱処理を行なった後のZnO上の添加物薄膜を酸性の溶液で除去したのち、Alなどの上層電極を真空蒸着などにより形成する。という方法でバリスタ素子を製造することが示されている。
【０００６】
〔特許文献４：特開平４−７５３０１号公報〕
低抵抗Si単結晶基板上に、ZnO，SrTiO3からなる単層膜またはこれらの組み合わせ、ZnO(SrTiO3)−Bi2O3膜などの３層膜や更なる多層膜の組み合わせ、もしくはBi2O3をPr6O11膜，CoO膜，MnOまたはSb2O3との混合物からなる膜に置き換えたものとZnO，SrTiO3膜との組み合わせ、などの構造からなるバリスタ薄膜が示されている。
【０００７】
〔特許文献５：特開平４−２３４１０２号公報〕
基板上にSi膜が形成されていて、その上にZnO，SrTiO3からなる単層膜またはこれらの組み合わせ、ZnO(SrTiO3)−Bi2O3膜などの３層膜あるいはそれらの組み合わせ、もしくはBi2O3をPr6O11膜，CoO膜，MnOまたはSb2O3との混合物からなる膜に置き換えたものとZnO，SrTiO3膜との組み合わせ、などの構造からなるバリスタ薄膜が示されている。
【特許文献１】特開昭５８−１０１４０３号公報
【特許文献２】特開昭５８−  ８６７０４号公報
【特許文献３】特開昭６３−２０２００３号公報
【特許文献４】特開平  ４−  ７５３０１号公報
【特許文献５】特開平  ４−２３４１０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
近年、携帯機器の小型化、高密度実装化が急速に進んでいる。このため、半導体ＩＣを中心とした素子の静電気耐量が低下する傾向が強くなっている。このような背景のもと、静電気対策部品として、バリスタの需要が増大しつつあり、小型化、高密度実装化の要請にともない、小型でありながら静電気対策部品として優れた特性が求められている。
【０００９】
バリスタの技術的な動向としては大きく分けて２つあり、１つは低容量化による高速信号への対応を図るもの、もう１つはＥＭＩフィルタなどと共に１チップに収めて多機能化を図るものである。そして共通の傾向として低電圧化に注力されている。
【００１０】
一方、バリスタの薄膜化は古くから検討されているが、製品化されている薄膜バリスタは未だに見当たらない。
【００１１】
前記特許文献１〜５についても次のような解決すべき課題があった。
（１）特許文献１，２，３では薄膜形成後に高温の熱処理を行なっている。薄膜バリスタのみを形成するのであれば、素子自体に悪影響を与えない限り問題はないが、その他の薄膜受動素子との複合化を考えると、高温熱処理はプロセス条件や使用材料の制約となるため、極力低温プロセスで製造できることが望ましい。特に最近のように、樹脂基板や機能性有機材料を用いるという条件下では４００〜５００℃以上という高温熱処理は大きな障害となる。
【００１２】
（２）特許文献３ではバリスタ母材薄膜と添加物薄膜の２層（または多層）構造薄膜として成膜した後に熱処理によって添加物を拡散・偏析させるという複数のプロセスを経るので工程数が多い。これにより歩留まりの低下やコスト高を招くという懸念がある。
さらに、特許文献１では水中で膜を分離するといった複雑な工程も必要である。
【００１３】
（３）特許文献４では、低抵抗Si単結晶基板にバリスタ薄膜を直接形成する構造であるので、薄膜バリスタのみを形成するだけであれば制約はないが、その他の薄膜受動素子との複合化を考えた場合、バリスタ素子を電気的に分離することができず、複合化は不可能となる。
【００１４】
（４）特許文献５では、基板上に多結晶SiあるいはアモルファスSi層を形成した上に、バリスタ薄膜を形成するが、電気抵抗の高い絶縁体膜の上にバリスタ薄膜が形成されない限り、上記（３）と同様の問題が生じる。
【００１５】
（５）また特許文献４，５では、非線形電流電圧特性を発現させる有効な添加物として、Bi酸化物、Pr酸化物が使用される。このうち、Pr6O11は有用な材料ではあるが、吸湿性が非常に高いため、工業的に採用される代表的な製法であるスパッタリング用のターゲットを作製することが極めて難しい。Pr6O11を直径１０〜２０ｍｍのペレット状に焼き固めて、たとえばZnO焼結ターゲットの上に置いて添加することは可能ではあるが、再現性・生産性の面で難がある。また、一定時間大気に曝されたペレットは、その吸湿性のため形が崩れて粉状になってしまう。さらに、薄膜への添加物として使用した後においても、耐湿特性の面から素子の電気的特性の劣化が懸念される。
【００１６】
そこで、この発明の目的は、上述の各種問題を解消して、小型でありながら静電気対策部品として優れた特性を備え、量産可能な薄膜バリスタおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
前記課題を解消するために、この発明は次のように構成する。
（１）この発明の薄膜バリスタは、ランタノイド系元素Er，Sm，Yb，Gdのうち少なくとも1つとBiとが添加されているZnO薄膜をバリスタ特性を示す膜として備える。
【００１８】
（２）前記ZnO薄膜を基板上で下部電極と上部電極膜とで挟むように積層する。
【００１９】
（３）前記基板の上面にZnO薄膜を備え、その上面に上部電極を備えたものとする。
【００２０】
（４）前記ZnO薄膜は、ZnOにランタノイド系酸化物のEr2O3，Sm2O3，Yb2O3，Gd2O3の少なくとも1つとBi2O3とを含む焼結体をターゲットとして用いた高周波マグネトロンスパッタ法により形成する。
【発明の効果】
【００２１】
この発明によれば、次のような効果を奏する。
（１）ZnO薄膜において、BiはZnO粒界面の欠陥濃度を増大させ、界面準位の形成に関与しており、ランタノイド系元素Er，Sm，Yb，Gdは、これらの準位形成を促進する効果をもっていると考えられる。
【００２２】
この発明によれば、Biとともにランタノイド系元素Er，Sm，Yb，Gdのうち少なくとも1つを添加したことにより優れた（非線形係数αの高い）バリスタ特性が得られ、他の薄膜受動素子との集積化が可能となる。また、Pr酸化物、特にPr6O11を用いないので量産性があり、素子形成後の吸湿性による電気的特性の劣化の問題も避けられる。
【００２３】
（２）前記ZnO薄膜を基板上で下部電極と上部電極膜とで挟むように積層することにより、キャパシタ機能を兼ね備えることができる。
【００２４】
（３）ZnO薄膜を上部電極で面内方向に挟むことになり、バリスタの容量を小さくでき、高速応答性に優れた素子を形成できる。
【００２５】
（４）ZnO薄膜は、ZnOにランタノイド系酸化物Er2O3，Sm2O3，Yb2O3，Gd2O3の少なくとも1つとBi2O3とを含む焼結体をターゲットとして用いた高周波マグネトロンスパッタ法で形成することにより、例えばガラスやシリコン、セラミックなどの上に薄膜バリスタを室温で形成できるため、種々の受動素子との集積化が可能となる。しかも工業的に安定な工程で製造できる。
【発明を実施するための最良の形態】
【００２６】
この発明は、ZnO（酸化亜鉛）への代表的な添加物であるBi2O3に加えて、薄膜ではこれまで試されていないランタノイド系酸化物を共ドープしたZnO薄膜にてバリスタ特性が現れることを見出したことに基づいている。
【００２７】
この発明の薄膜バリスタは、ランタノイド系元素Er，Sm，Yb，Gdのうち少なくとも1つとBiとが添加されているZnO薄膜を薄膜バリスタとして用いる。
具体的にはランタノイド系酸化物であるEr2O3，Sm2O3，Yb2O3，Gd2O3のうち少なくとも１つをターゲットに対する添加物とする。
【００２８】
この発明の薄膜バリスタの製造方法は、基板上にZnO薄膜を成膜する際に、上記異種元素を同時にドーピングする。また、薄膜作製時の基板温度は室温であることを基本とし、成膜後の熱処理も行なわない。このことにより、様々な薄膜受動素子と複合化する際にプロセス温度の制約が無くなり、薄膜化による大きな効果が得られる。
【００２９】
ここで、各種薄膜のＩ−Ｖ特性の測定結果を図１に示す。図１において各種添加物は次のとおりである。
【００３０】
(A)  CeO2、(B)  Pr6O11、(C)  Sm2O3、(D)  Gd2O3、(E)  Dy2O3
(F)  Ho2O3、(G)  Er2O3、(H)  Yb2O3、(I)  添加なし
また、図１の各図下の電圧値，電流値は１ｄｉｖの値である。例えば図１（Ａ）CeO2の場合、横軸は５００ｍＶ／ｄｉｖ、縦軸は１０ｍＡ／ｄｉｖである。
【００３１】
これらのランタノイド系の酸化物は、直径１０ｍｍ、厚さ５ｍｍのペレットをZnO，B i2O3からなるターゲットの上に置いた。この添加方法により、第１の実施例のErと同程度の添加量（１．８〜２．０ｗｔ％）になっているものと考えられる。
【００３２】
図１に示したとおり、これらの中でPr6O11が最も優れた特性を示し、Sm2O3，Er2O3もそれに次ぐ良好なバリスタ初期特性を示した。Gd2O3，Yb2O3はある程度の非線形性を示すが、その度合いは弱い。CeO2，Dy2O3，Ho2O3をドープしたものはほとんどその効果が見られず、ランタノイド系元素を添加しない場合のＩ−Ｖ特性と同じく、ほぼ線形的なＩ−Ｖ特性となった。
【００３３】
Er2O3，Sm2O3などは、焼結ペレットで、ZnOターゲット上に置いてドープすることや、予め所定量をZnO中に混ぜ込んだ混合焼結ターゲットを用いて高周波マグネトロンスパッタリング（以下、「ＲＦスパッタ」という。）することが可能である。一方、Pr6O11は、その吸湿性が高いため、混合焼結ターゲットを作製することは困難で、ペレットをZnOターゲット上に置いてスパッタリングによって添加する方法を採用した。その場合でも、一度大気中に曝したペレットは、水分を吸収することにより数時間〜十数時間といった短期間で変質して形状が崩れてしまうため、試験的には使用できるが、工業的には実用的ではない。
【００３４】
そこで、この発明ではランタノイド系元素のうちCe，Dy，Ho，Pr以外のランタノイド系元素をBiとともに添加物として用いることによってバリスタ特性を発現させる。
【００３５】
ZnO薄膜にてバリスタ特性が得られたメカニズムは以下に述べるように推定している。
通常、基板上に作製されたZnO薄膜はｃ軸が優先配向した柱状構造をとり、GaやAlなどのキャリアを発生する添加物を適量ドーピングすると良好な導電体となる。ここにBi2O3を添加するとZnOの柱状構造はくずれ、多結晶構造となる。
【００３６】
図２はBi2O3を添加したZnO薄膜のＸ線回折による解析結果である。ここで横軸は回折角（２θ）、縦軸は相対強度である。ZnOに対してBi2O3が１０ｗｔ％程度添加されると、ZnOの柱状構造はくずれ、図２に見られるような(002)以外の面が現れる多結晶構造となる。Bi2O3の添加量が３４ｗｔ％程度となると(002)の面も殆ど無くなる。
【００３７】
このように多結晶構造となると、電極によってサンドイッチ構造とした場合に、上下の電極間には必ず結晶粒界が存在し、そこに存在する界面準位による電気的な障壁によって電圧−電流の非線形性が得られる。
【００３８】
ここで、Biはイオン半径が大きいので、ZnO粒界面の欠陥濃度を増大させ、界面準位の形成に関与しており、ランタノイド系元素Er，Sm，Yb，Gdは、これらの準位形成を促進する効果をもっていると考えられる。
【００３９】
この発明によれば、薄膜バリスタをガラスやシリコン、セラミックなどの基板上に室温で作りこむことができ、種々の受動素子との集積化が可能となる。また、薄膜バリスタの形成方法にはスパッタリング法が適用でき、そのターゲットにはZnO、Bi2O3に対してランタノイド系酸化物であるEr2O3，Sm2O3，Yb2O3，Gd2O3の少なくとも1つを混合させた混合物を焼結したものが使用でき、工業的に安定した薄膜の製造が可能となる。
【実施例】
【００４０】
《第１の実施例》
図３は第１の実施例である薄膜バリスタの断面図である。この図３に示すように薄膜バリスタ１００は、基材１１、絶縁体層１２、下部電極１３、ZnOバリスタ薄膜１４、上部電極１５を備えている。
【００４１】
図３に示した薄膜バリスタ１００は次のようにして製造した。
基板１０として、厚さ５００μｍのSi基材１１の表面に厚さ５００ｎｍのSiO2絶縁体層１２を形成したものを用いた。
【００４２】
この基板１０の表面にAuを電子ビーム蒸着して、厚さ３００ｎｍの下部電極１３を形成した。
【００４３】
その後、以下の条件でＲＦスパッタによりZnOバリスタ薄膜１４を成膜した。
【００４４】
［ターゲット］
ZnO焼結体に、Bi2O3を１５ｗｔ％、Er2O3を２ｗｔ％含んだ厚さ５ｍｍ、直径１００ｍｍの焼結体をバッキングプレートに貼り付けたものを用いた。
【００４５】
このターゲットに用いる焼結体は、Bi2O3，Er2O3の各原料をボールミルで粉砕し、これを型に入れて焼結させることにより形成し、この焼結体を銅製のバッキングプレートに接合した。
【００４６】
なお、バリスタ電圧以上の電圧での導電性改善を目的としてGaも添加するために、Gaペレットをターゲットの上に置いた。このGaペレットは、直径１０ｍｍ、厚さ５ｍｍのGa2O3焼結体であり、１個をエロージョンエリアに置いた。
【００４７】
［ＲＦスパッタ］
ターゲットに対向させて基板１０をセットし、背圧１．０×１０−４Ｐａ台まで排気した後にArガスを導入し、圧力２．ｌ×１０−１Ｐａ、ＲＦパワー２５０Ｗ、基板加熱なし、の条件で６０分間成膜を行なった。
成膜後の熱処理は行なっていない。
【００４８】
続いて、ZnOバリスタ薄膜１４の表面にAuを電子ビーム蒸着して厚さ３００ｎｍの上部電極１５を形成した。その際、概ねｌｍｍ角の穴のあいたステンレスマスクをZnOバリスタ薄膜１４に密着させた状態で電子ビーム蒸着を行うことによって、ドット状のパターンに形成した。
【００４９】
なお、前記ターゲットは、焼結酸化物で安定しているので、複数回使用しても全く問題がない。
【００５０】
成膜したZnOバリスタ薄膜の概要は次のとおりである。
・膜厚：約６００ｎｍ
・膜組成（ｗｔ％）：ZnO…７８．７％，Bi2O3…１６．８％，Er2O3…１．８％，Ga2O3…２．７％
図３に示した薄膜バリスタによれば、一方の上部電極−ZnOバリスタ薄膜−下部電極−ZnOバリスタ薄膜−他方の上部電極の経路で電圧が印加される。
【００５１】
図４は、隣接する上部電極の２つを電極としたＩ−Ｖ特性の測定結果である。ここで横軸は１Ｖ／ｄｉｖの電圧値、縦軸は０．５ｍＡ／ｄｉｖの電流値である。このように、電流値がｌｍＡとなるバリスタ電圧は約２．５Ｖと低く、非線形係数αは約１４程度と高い値が得られている。
【００５２】
このように酸化物焼結ターゲットを用いたＲＦスパッタにより成膜し、その後も基板を加熱することなしにバリスタ特性の得られる薄膜層を形成することができた。また、添加物を母材のZnO形成時に同時に導入しているため、成膜後の熱処理による拡散や膜の分離といった特別のプロセスを必要としない。
【００５３】
なお、基板にはSi／SiO2を用いたが、これに限らずガラスやセラミックなどの基板上にも形成できる。
【００５４】
以上の効果から明らかなように、本発明によれば様々な基板上に低温で薄膜バリスタ素子を構成できるため、前後のプロセスで形成する薄膜受動素子と組み合わせて、多機能な電子部品を製造できるようになる。さらに、上下電極間の容量を利用して薄膜キャパシタとして機能させることも可能である。
【００５５】
《第２の実施例》
図５は第２の実施例である薄膜バリスタの断面図である。この図５に示すように薄膜バリスタ１０１は、基材１１、絶縁体層１２、ZnOバリスタ薄膜１４、上部電極１６，１７を備えている。
【００５６】
基板１０として、厚さ５００μｍのSi基材１１の表面に厚さ５００ｎｍのSiO2絶縁体層１２を形成したものを用いた。下部電極は形成せず、基板１０の表面に直接ZnOバリスタ薄膜を形成した。このZnOバリスタ薄膜は第１の実施例と同じ条件で成膜した。
【００５７】
上部電極１６，１７として、種々のギャップ幅、ギャップ長をもつＩＤＴ電極（Interdigital Transducer （櫛形電極））を形成することで、主として面内方向を電流が流れる薄膜バリスタを形成した。すなわち、図５において、上部電極１６と１７とでZnOバリスタ薄膜１４を交互に面方向に挟み込むようにこれらの上部電極１６，１７を配置している。
【００５８】
このような構造でも第１の実施例の場合と同様の効果が得られるが、ZnOバリスタ薄膜１４を面方向に電極間で挟み込む構造であるので、電極間容量を小さくすることができ、高速応答性に優れた素子を構成できる。
【図面の簡単な説明】
【００５９】
【図１】この発明の実施形態およびその比較例を含む各種薄膜のＩ−Ｖ特性の測定結果を示す図である。
【図２】Bi2O3を添加したZnO薄膜のＸ線回折による解析結果である。
【図３】この発明の第１の実施例である薄膜バリスタの断面図である。
【図４】同実施例である薄膜バリスタのＩ−Ｖ特性の測定結果を示す図である。
【図５】この発明の第２の実施例である薄膜バリスタの断面図である。
【符号の説明】
【００６０】
１０−基板
１１−基材
１２−絶縁体層
１３−下部電極
１４−ZnOバリスタ薄膜
１５、１６，１７−上部電極
１００，１０１−薄膜バリスタ
【図１】
2008218592.tif 000003
【図２】
2008218592.tif 000004
【図３】
2008218592.tif 000005
【図４】
2008218592.tif 000006
【図５】
2008218592.tif 000007