(57)【要約】【課題】半導体素子を形成するためにエピタキシャル成長された半導体層による湾曲を抑制したシリコン基板を提供すること。【解決手段】シリコン基板１において、窒化物系化合物半導体層２の成長によって凹状に反る方向に加わる圧縮応力と拮抗する応力が、シリコン基板１の窒素不純物濃度分布に対応した密度またはサイズの分布を有する酸素析出物の膨張力によって与えられたことを特徴とする、実質的に平坦な主面を有するシリコン基板、およびその製造方法。【選択図】図１
2008251704.tif 000002
【特許請求の範囲】
【請求項１】
一の主面からまたは該主面近傍の所定の深さから裏面まで、連続的または段階的に減少する窒素不純物の濃度分布を有し、
該窒素不純物の濃度分布に概ね対応して分布する酸素析出物を有することを特徴とするシリコン基板。
【請求項２】
前記主面にシリコンよりも熱膨張率の大きい半導体材料の層をさらに備えることを特徴とする請求項１に記載のシリコン基板。
【請求項３】
前記半導体材料は、窒化物系化合物半導体であることを特徴とする請求項２に記載のシリコン基板。
【請求項４】
所定濃度以上の酸素不純物を有するシリコン基板に窒素不純物を拡散させて、前記シリコン基板の主面からまたは前記主面近傍の所定の深さから裏面まで、連続的または段階的に減少する窒素不純物の濃度分布を設ける工程と、
前記シリコン基板を熱処理する工程と
を有することを特徴とするシリコン基板の製造方法。
【請求項５】
前記シリコン基板の主面に窒化物系化合物半導体層を成長する工程をさらに有することを特徴とする請求項４に記載のシリコン基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板及びその製造方法に関し、より詳しくは、窒化物系化合物半導体を成膜するための基板として用いられるシリコン基板及びその製造方法に関する。
【０００２】
窒化物系化合物半導体素子、例えば、窒化ガリウム（ＧａＮ）を用いた電界効果トランジスタは、４００℃近い高温環境下においても動作する固体素子として注目されている。
【０００３】
ＧａＮ系化合物半導体素子を形成するための基板として、ＧａＮ基板を用いることが好ましいが、ＳｉやＧａＡｓのような大口径の単結晶基板の作成については、開発途上にある。そこで、ＧａＮ基板の代替基板として、サファイア基板、ＳｉＣ基板、シリコン基板等が一般に使用される。
【０００４】
サファイア基板を使用する場合には、その上に異種材料であるＧａＮ系化合物半導体を成長することになるが、それらの格子定数や熱膨張率には違いがある。そのため、サファイア基板上にＡｌＮを形成して格子の歪みを緩和させ、その上にＧａＮを成長させることが下記の特許文献１に記載されている。しかし、そのようなサファイア基板であっても、ＧａＮを成長させた後の冷却によって基板のＧａＮ成長面側が凸状に反ってしまうという問題は解決されなかった。
【０００５】
これに対し、サファイア基板の表面に形成されるＧａＮ層の膜厚分布を最適化することによって反りの影響を相殺することが特許文献１に記載されている。また、サファイア基板上にエピタキシャル成長される窒化物系化合物半導体による応力を抑制するために、サファイア基板にイオンを打ち込むことによって基板にアモルファス的な構造の中間層を形成し、その中間層によって応力による歪みを吸収、緩和することが特許文献２に記載されている。なお、特許文献２には、反りの発生を防止して形成した窒化物系化合物半導体層をサファイア基板から剥離して自立単結晶基板を刺繍的に形成することが記載されている。
【０００６】
一方窒化物系半導体からなる電子デバイスを形成する基板として、シリコン基板を使用することが特許文献３に記載されている。
【０００７】
例えば、ＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ）をシリコン基板上に形成する場合には、ＭＯＣＶＤ法などのエピタキシャル結晶成長法によって単結晶のシリコン基板上にＡｌＮからなる介在層を形成し、さらに介在層上にＧａＮをエピタキシャル成長してバッファ層を形成する。それらの層は、複数回繰り返して重畳されることもある。そのようなバッファ層の上に、電子走行層、電子供給層及びコンタクト層を順次形成し、コンタクト層の表面にソース電極、ドレイン電極及びゲート電極が形成される。
【特許文献１】特開平４−２９７０２３号公報
【特許文献２】特開２００５−３０６６８０号公報
【特許文献３】特開２００５−５７２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、シリコン基板上にＧａＮなどの窒化物系化合物半導体をエピタキシャル成長させると、窒化物系化合物半導体の熱膨張率が基板の熱膨張率よりも大きいため、窒化物系化合物半導体層が窒化物系化合物半導体を成長させる側へ凹状に湾曲してしまう。つまり、シリコン基板の熱膨張率は４．２×１０−６K−１であるのに対し、窒化物系化合物半導体として例えばＧａＮ層の熱膨張率は５．６×１０−６K−１であるため、窒化物系化合物半導体層を成長させた後、基板を常温まで冷却すると、窒化物系化合物半導体層は、シリコン基板よりも大きく収縮するため基板表面に圧縮応力がかかり、結果として基板は、窒化物系化合物半導体層が成長している面側へ凹状に湾曲する。
【０００９】
そして、湾曲した状態では、エピタキシャル成長層やその上の金属膜などをフォトリソグラフィ法で形成する場合、露光の際に焦点合わせが難しくなるなどの不都合が生じる。
【００１０】
これに対して、シリコン基板についても特許文献２、特許文献３に記載の方法を採用することも考えられるが、その反りの向きは、サファイア基板を使用する場合とは逆であり、しかもシリコン基板とサファイア基板では格子定数、硬度等が異なるため、そのまま上記の方法を採用することはできない。
【００１１】
本発明の目的は、シリコン基板よりも大きい熱膨張率を持つ半導体材料の層をエピタキシャル成長させても、シリコン基板の湾曲を抑制することができるシリコン基板及びその製造方法を提供することである。
【課題を解決するための手段】
【００１２】
上記の課題を解決するための本発明の第１の態様は、一の主面からまたは該主面近傍の所定の深さから裏面まで、連続的または段階的に減少する窒素不純物の濃度分布を有し、該窒素不純物の濃度分布に概ね対応して分布する酸素析出物を有することを特徴とするシリコン基板である。
【００１３】
本発明の第２の態様は、前記第１の態様に記載のシリコン基板において、前記主面にシリコンよりも熱膨張率の大きい半導体材料の層をさらに備えることを特徴とする。
【００１４】
本発明の第３の態様は、前記第２の態様に記載のシリコン基板において、前記半導体材料は、窒化物系化合物半導体であることを特徴とする。
【００１５】
本発明の第４の態様は、所定濃度以上の酸素不純物を有するシリコン基板に窒素不純物を拡散させて、前記シリコン基板の主面からまたは前記主面近傍の所定の深さから裏面まで、連続的または段階的に減少する窒素不純物の濃度分布を作製する工程と、前記シリコン基板を熱処理することによって、前記窒素不純物の濃度分布に概ね対応して分布する酸素析出物を析出させる工程とを有することを特徴とするシリコン基板の製造方法である。
【００１６】
本発明の第５の態様は、前記第４の態様に記載のシリコン基板の製造方法において、前記シリコン基板の主面に窒化物系化合物半導体層を成長する工程をさらに有することを特徴とするシリコン基板の製造方法である。
【発明の効果】
【００１７】
本発明によれば、一の主面からまたは該主面近傍の所定の深さから裏面まで、連続的または段階的に減少する窒素不純物の濃度分布を有し、該窒素不純物の濃度分布に概ね対応して分布する酸素析出物を有している。
【００１８】
これにより、シリコン基板の一の主面にシリコンよりも熱膨張率の大きい半導体材料の層を形成しても、該層による圧縮応力は酸素析出物の析出による膨張力と拮抗し、シリコン基板の主面は実質的に平坦になるとともに、シリコン基板上に形成したシリコンよりも熱膨張率の大きい半導体材料の層も平坦になり、半導体デバイスを成長するのに好適なシリコン基板を得ることができる。
【発明を実施するための最良の形態】
【００１９】
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
（第1の実施の形態）
図１は、本発明の第1の実施の形態に係るシリコン基板を示す断面図である。
【００２０】
図1において、シリコン基板１の主面１ａには窒化物系化合物半導体層２として例えばＧａ、Ａｌ、Ｉｎ等の窒化物および／またはこれらを組み合わせた層が成長されている。窒化物系化合物半導体の熱膨張率はシリコンよりも大きいため、シリコン基板上に高温で窒化物系化合物半導体層２を成長させた後、基板を常温に戻すと、シリコン基板１の主面１ａには、シリコン基板１を凹状に湾曲させる応力が生じる。
【００２１】
一方、シリコン基板１の内部には窒素不純物が含まれており、主面及び主面近傍で濃度が最も高く、裏面に近づくほど低くなっている。例えば濃度は、最も高いところで１×１０１２ｃｍ−３〜２×１０１５ｃｍ−３程度である。
さらに、シリコン基板の内部には酸素析出物３も含まれている。式（１）は、シリコン基板内での酸素析出（ＳｉＯ２）の反応式である。
２Ｓｉ＋２Ｏｉ→ＳｉＯ２＋Ｓｉｉ                                      （１）
ここで右辺のＳｉｉは、上記反応によって生じる、結晶格子位置に入らない自己格子間原子である。
【００２２】
窒素不純物は、シリコン基板１の内部の原子空孔を保持し、式（１）右辺の自己格子間原子を消費させる効果を有するため、窒素不純物濃度の高いところでは、式（１）の右辺への反応が進み、酸素析出物の析出が促進される。このため、酸素析出物３は、窒素不純物濃度分布に依存してシリコン基板１の主面または主面近傍で密度が最も高く、且つサイズが大きくなり、裏面に近づくほど密度が低くなり、サイズも小さくなる。従って、酸素析出物の密度とサイズの差により、シリコン基板１の主面１ａ側の膨張力が裏面側の膨張力に比べて大きくなる。
【００２３】
前記膨張力は、窒化物系化合物半導体とシリコンの熱膨張率差に起因する圧縮応力と拮抗しているため、主面１ａ及び窒化物系化合物半導体層２は実質的に平坦となる。なお、窒化物系化合物半導体層は、ＧａＮに限らずＡｌＮ、ＡｌＧａＮ、ＳｉＮ、ＩｎＧａＮ等ほかの窒化物系化合物半導体を成長してもよく、以下の他の実施の形態でも同様である。
【００２４】
シリコン基板１の直径と厚さは、特に限定されるものではないが、酸素析出物３の密度分布やサイズ分布などを調整することにより、シリコン基板１の主面１ａの反り量Ｂがシリコン基板１の直径ｄに対して±０．０２％の範囲内であるようにする。また、反りの安定のために、シリコン基板１の厚さは５２５μｍ以上であることが好ましい。なお、反り量は、基板の厚さ方向に対して、同一面の最も突出した位置と最も窪んだ位置の差で表される。
【００２５】
（第２の実施の形態）
図２は、本発明の第２の実施の形態である、第１の実施の形態のシリコン基板上に形成されたＨＥＭＴ（High Electron Mobility Transistor）を示す断面図である。
【００２６】
図２において、シリコン基板１の主面１ａ上には、ＡｌＮ、ＧａＮまたはＡｌＧａＮよりなる厚さ５０ｎｍの介在層１１と、ＧａＮ層とＡｌＧａＮ層を交互に積層した厚さが約２μｍのバッファ層１２と、厚さ５００ｎｍのＧａＮよりなる電子走行層１３と、厚さ２０ｎｍのＡｌＧａＮよりなる電子供給層１４と、厚さ２０ｎｍのＧａＮよりなるコンタクト層１５がＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法等により約１０００℃の基板温度で順次積層される。
【００２７】
コンタクト層１５は、ゲート領域がエッチングにより除去され、その領域の電子供給層１４上にはゲート電極５Gが形成されている。さらに、ゲート電極１６の両側方のコンタクト層１５上にはそれぞれソース電極５Sとドレイン電極５Dが形成されている。
【００２８】
以上説明したように、本実施の形態に係るＨＥＭＴ１００では、第1の実施の形態のシリコン基板１の主面１ａ上に、窒化物系化合物半導体からなる介在層１１、バッファ層１２、ｐ−ＧａＮからなる電子走行層１３等を順次積層するため、フォトリソグラフィにおける露光焦点ずれ等の問題が解消される。
【００２９】
（第３の実施の形態）
図３は、本発明の第３の実施の形態である、第１の実施の形態のシリコン基板上に形成されたMOSFET（Metal Oxide Semiconductor Field Effect Transistor）を示す断面図である。
【００３０】
図３において、シリコン基板１の主面１ａ上には、例えばＭＯＣＶＤ法によってＡｌＮからなる厚さ４０ｎｍの介在層１１を形成し、ＧａＮからなる第１の層とＡｌＮからなる第２の層が交互に積層することで厚さが約２μｍのバッファ層１２を形成する。
【００３１】
次に、半導体動作層となるｐ−ＧａＮ層をバッファ層１２上にエピタキシャル成長させる。このときｐ型不純物としてＭｇを用い、その濃度を５×１０１６ｃｍ−３とする。
【００３２】
次に、ｐ−ＧａＮ層に対し、イオン注入（Ion Implantation）によってＳｉを添加する。その際、Ｓｉの打ち込み深さは、３００±１００ｎｍ程度とし、Ｓｉ濃度は、リサーフ層４ｄに対応する領域では、１×１０１７ｃｍ−３、コンタクト層２４ｂ、２４ｃに対応する領域では１×１０２０ｃｍ−３とする。その後、１２００℃で活性化アニールを１分間行う。これによって、バッファ層１２上に、ｐ型半導体層２４ａ、リサーフ層２４ｄおよびコンタクト層２４ｂ、２４ｃを備えた半導体層２４が形成される。
【００３３】
次に、ＰＣＶＤ（Plasma  Chemical Vapor Deposition）法によって半導体層４上に、例えばＳｉO２またはＡｌ２Ｏ３からなる酸化膜を５０〜１００ｎｍの厚さに成膜し、フォトリソグラフィと、緩衝弗酸（ＢＨＦ）によるエッチングとによってゲート酸化膜５Ｇｂを形成する。その後、リフトオフ法等によってコンタクト層２４ｃ、２４ｂ上に、例えばＴｉ／Ａｌ、Ｔｉ／ＡｌＳｉ／Ｍｏ等からなる金属膜を成膜し、６００℃の熱処理を１０分間行うことで、オーミック電極としてのソース電極５Ｓおよびドレイン電極５Ｄを形成する。さらに、リフトオフ法等によってゲート酸化膜５Ｇｂ上に、例えばＮｉ／Ａｌ、ＷＳｉ、ポリシリコン等からなる金属膜を成膜してゲート電極５Ｇａを形成する。
【００３４】
以上説明したように、本実施の形態に係る電界効果トランジスタ２００では、第1の実施の形態のシリコン基板１の主面１ａ上に、窒化物系化合物半導体からなる介在層１１、バッファ層１２、ｐ−ＧａＮからなる半導体動作層２４ａ等を順次積層するため、リソグラフィにおける露光の際に焦点がずれることがなく、精密な描画を行うことができる。
【００３５】
(第４の実施の形態) 
図４は、本発明の第４の実施の形態である、第１の実施の形態のシリコン基板の形成工程を示す断面図である。また、図５は、第４の実施の形態に係るシリコン基板の形成工程のフローチャートである。
【００３６】
まず、図４（ａ）に示すように、中〜高酸素濃度、例えば１．０×１０１８ｃｍ−３以上の固溶酸素濃度（Ｏｉ）を有するシリコン基板１を用意する。その様なシリコン基板１は、例えばそのような固溶酸素濃度を有するシリコン単結晶棒をチョクラルスキー（ＣＺ）法等により作成した後に、そのシリコン単結晶棒をスライサによりウェハ状に輪切りにして基板とし、ついで、主面に平坦化のための研磨等の処理を行うことにより形成される。
【００３７】
次に図４（ｂ）に示すようにシリコン基板１の主面１ａに窒化物系化合物半導体層２を、例えばＭＯＣＶＤ法などにより高温で成長する。
【００３８】
続いて、図４（ｃ）に示す様に、例えば窒素ガス雰囲気中にシリコン基板１を置き、基板温度を１０００℃に設定して１時間で高温拡散熱処理を行うと、窒化物系化合物半導体層２の窒素原子の一部は、シリコン基板１の主面１ａからシリコン基板１の内部に向かって拡散し、深さ方向の窒素不純物濃度は、図６に例示するような分布になる。
【００３９】
そして、シリコン基板１をランピング加熱により例えば、基板温度を１０００℃に設定し、１時間で酸素析出物（ＳｉＯ２）を形成すると、酸素析出物は、窒素濃度分布に依存してシリコン基板１の主面１ａまたは主面近傍で密度が最も高く、且つサイズが大きくなり、裏面に近づくほど密度が低くなり、サイズも小さくなる。従って、酸素析出物の密度と大きさの差により、シリコン基板１の主面１ａ側の膨張力が裏面側の膨張力に比べて大きくなり、その結果シリコン基板は窒化物系化合物半導体層を成長させた側に凸状に湾曲する。
【００４０】
このシリコン基板１を室温まで冷却すると、窒化物系化合物半導体層２の収縮力が酸素析出物３の膨張力と拮抗し、主面１ａと窒化物系化合物半導体層２は、図４（ｄ）に示すように平坦となる。
【００４１】
窒化物系化合物半導体層２の厚さによってシリコン基板１の主面１ａにかかる圧縮応力が変化するが、上記ランピング加熱の温度や時間を制御することによって酸素析出物による膨張力を調整し、平坦な基板を得ることができる。
【００４２】
ところで、シリコン基板１に窒素不純物の分布を形成する方法としては、上記の様に基板上の窒化物系化合物半導体層２から熱処理によって拡散させるものに限らず、イオン注入等によってシリコン基板へ窒素不純物をドーピングし熱拡散させるものや、高温雰囲気下でシリコン基板表面にNH３等の窒素原料ガスをフローさせることによって基板内部へ拡散させるものであってもよい。
【００４３】
また、高温拡散熱処理やランピング加熱は、独立した工程で行う必要はなく、たとえばシリコン基板１の主面１ａ上に窒化物系化合物半導体を成長する工程と並行して実施してもよい。また、高温拡散熱処理でシリコン基板１を加熱することにより、酸素析出物が所望の分布になる場合にはランピング加熱は省略してもよい。
【００４４】
以上説明したように、本発明によるシリコン基板を用いれば、基板上に熱膨張係数の異なる半導体層を形成しても、基板が反ることがなく、平坦な基板および半導体を得ることができ、フォトリソグラフィにおける露光の際に焦点ずれを起こすことなく、精密な描画をすることができる。
【００４５】
上記実施例では、本発明によるシリコン基板上に形成される半導体デバイスとして、ＨＥＭＴ及びＭＯＳＦＥＴを説明したが、本発明はこれらの実施例に限定されることはなく、製造工程においてリソグラフィ等、マスキングを行なうデバイスであれば適用可能である。
【図面の簡単な説明】
【００４６】
【図１】図１は、本発明の第１の実施の形態に係るシリコン基板を示す断面図である。
【図２】図２は、本発明の第２の実施の形態である、第1の実施の形態のシリコン基板上に形成される高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）を示す断面図である。
【図３】図３は、本発明の第３の実施の形態である、第1の実施の形態のシリコン基板上に形成されるMOS（Metal Oxide Semiconductor）FET（電界効果トランジスタ：Field Effect Transistor）を示す断面図である。
【図４】図４（ａ）〜（ｄ）は、本発明の第４の実施の形態に係るシリコン基板の形成工程を示す断面図である。
【図５】図５は、本発明の第4の実施の形態に係るシリコン基板の形成工程のフローチャートである。
【図６】図６は、本発明の実施の形態に係るシリコン基板内の窒素濃度分布および酸素析出物の密度分布を示す図である。
【符号の説明】
【００４７】
１：シリコン基板
１ａ：主面
２：窒化物系化合物半導体層
３：酸素析出物
５Gａ：ゲート電極
５Ｇｂ：ゲート酸化膜
５Ｓ：ソース電極
５Ｄ：ドレイン電極
６：窒素の拡散
１１：介在層
１２：バッファ層
１３：電子走行層
１４：電子供給層
１５：コンタクト層
【図１】
2008251704.tif 000003
【図２】
2008251704.tif 000004
【図３】
2008251704.tif 000005
【図４】
2008251704.tif 000006
【図５】
2008251704.tif 000007
【図６】
2008251704.tif 000008