(57)【要約】【課題】リカバリ時における跳ね上がり電圧を抑制し、記跳ね上がり電圧に基づくノイズあるいは振動を低減する。  【解決手段】第１電極と、該第１の電極上に積層した第１導電型の第１半導体層１と、該第１半導体層上に積層した第１導電型の第２半導体層２と、該第２半導体層上に積層した第１導電型の第３半導体層３と、該第３半導体層上に積層した第２導電型の第４半導体層４と、該第４半導体層上に積層した第２電極を備え、前記第２半導体層の層厚は３０μｍ以上である。【選択図】図１
2008251679.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、該第１の電極上に積層した第１導電型の第１半導体層と、該第１半導体層上に積層した第１導電型の第２半導体層と、該第２半導体層上に積層した第１導電型の第３半導体層と、該第３半導体層上に積層した第２導電型の第４半導体層と、該第４半導体層上に積層した第２電極を備え、前記第２半導体層の層厚は３０μｍ以上であることを特徴とするダイオード。
【請求項２】
第１電極と、該第１の電極上に積層した第１導電型の第１半導体層と、該第１半導体層上に積層した第１導電型の第２半導体層と、該第２半導体層上に積層した第１導電型の第３半導体層と、該第３半導体層上に積層した第２導電型の第４半導体層と、該第４半導体層上に積層した第２電極を備え、前記第３半導体層の抵抗率は２５ないし１００Ωｃｍ、層厚は３０ないし５０μｍであり、前記第２半導体層の抵抗率は２Ωｃｍより大きく且つ前記第３半導体層の抵抗率より小さく、層厚は３０μｍ以上であることを特徴とする特徴とするダイオード。
【請求項３】
請求項１記載のダイオードにおいて、
前記第３半導体層の抵抗率は２５ないし１００Ωｃｍ、層厚は３０μｍないし５０μｍであり、前記第２半導体層の抵抗率は２Ωｃｍより大きく且つ前記第３半導体層の抵抗率より小さく、厚さが３０ないし５０μｍの範囲であることを特徴とするダイオード。
【請求項４】
請求項１記載のダイオードにおいて、
前記第３半導体層の抵抗率は４５ないし２００Ωｃｍ、層厚は６０μｍないし１１０μｍであり、前記第２半導体層の抵抗率は２Ωｃｍより大きく且つ前記第３半導体層の抵抗率より小さく、層厚は３０ないし６０μｍであることを特徴とするダイオード。
【請求項５】
請求項１記載のダイオードにおいて、
前記第３半導体層の抵抗率は１００ないし３００Ωｃｍ、層厚は１５０μｍないし２８０μｍであり、前記第２半導体層の抵抗率は２Ωｃｍより大きく且つ前記第３半導体層の抵抗率より小さく、層厚は３０ないし６０μｍであることを特徴とするダイオード。
【請求項６】
請求項１記載のダイオードにおいて、
前記第３半導体層の抵抗率は１８０ないし５００Ωｃｍ、層厚は２５０μｍないし３５０μｍであり、前記第２半導体層の抵抗率は２Ωｃｍより大きく且つ前記第３半導体層の抵抗率より小さく、層厚は３０ないし６０μｍであることを特徴とするダイオード。
【請求項７】
請求項１記載のダイオードにおいて、
前記第３半導体層の抵抗率は２００ないし６００Ωｃｍ、層厚は２８０μｍないし３７０μｍであり、前記第２半導体層の抵抗率は２Ωｃｍより大きく且つ前記第３半導体層の抵抗率より小さく、層厚は３０ないし６０μｍであることを特徴とするダイオード。
【請求項８】
請求項１記載のダイオードにおいて、
前記第３半導体層の抵抗率は３００ないし８００Ωｃｍ、層厚は４００μｍないし５９０μｍであり、前記第２半導体層の抵抗率は２Ωｃｍより大きく且つ前記第３半導体層の抵抗率より小さく、層厚は３０ないし６０μｍであることを特徴とするダイオード。
【請求項９】
請求項１記載のダイオードにおいて、
前記第３半導体層の抵抗率は４００ないし１０００Ωｃｍ、層厚は５５０μｍないし７６０μｍであり、前記第２半導体層の抵抗率は２Ωｃｍより大きく且つ前記第３半導体層の抵抗率より小さく、層厚は３０ないし６０μｍであることを特徴とするダイオード。
【請求項１０】
請求項１記載のダイオードにおいて、
前記第４半導体層の層厚は電子の拡散長以下であることを特徴とするダイオード。
【請求項１１】
請求項１記載のダイオードにおいて、
前記第４半導体層の層厚は０．３μｍないし７μｍであることを特徴とするダイオード。
【請求項１２】
請求項１記載のダイオードにおいて、
前記第４半導体層と前記第３半導体層との接合部近傍のキャリアライフタイムを、前記第２半導体層よりも短くすることを特徴とするダイオード。
【請求項１３】
請求項１記載のダイオードにおいて、
前記第２半導体層の不純物濃度はカソードからアノードに向かって低くなる分布をしていることを特徴とするダイオード。
【請求項１４】
第１電極と、該第１の電極上に積層した第１導電型の第１半導体層と、該第１半導体層上に積層した第１導電型の第２半導体層と、該第２半導体層上に積層した第１導電型の第３半導体層と、該第３半導体層上に積層した第２導電型の第４半導体層と、該第４半導体層上に積層した第２電極を有し、前記第３半導体の層厚は３０μｍ以上であるダイオードを備えたことを特徴とするパワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードに係り、特に、リカバリ時における跳ね上がり電圧を抑制することのできるダイオードに関する。
【背景技術】
【０００２】
図１６は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いて、インダクタンス成分を含む負荷をスイッチング駆動する回路の例を示す図である。ここで図１６（ａ）はＩＧＢＴがオフしたときにダイオードおよび負荷Ｌｄに流れる電流を示す。また、図１６（ｂ）はＩＧＢＴがオンしたときに流れる電流を示す。
【０００３】
ＩＧＢＴのオフ時には負荷インダクタンスＬｄとダイオードの順方向に電流が流れる。ここでＩＧＢＴがオンすると、ＩＧＢＴにはＬｄに流れる電流とダイオードのリカバリ電流が重畳された電流が流れる。
【０００４】
図１９は、リカバリ電流とダイオードの逆方向電圧を示す図である。リカバリ電流をｉとするとダイオードにかかる跳ね上がり電圧（ダイオードのターンオフ時にかかる逆電圧）はＬｓ×ｄｉ／ｄｔで表される。この電流変化率ｄｉ／ｄｔが大きくなると跳ね上がり電圧が高くなる。この跳ね上がり電圧がトリガとなり、図１６（ｂ）に示されるダイオードの寄生容量と浮遊インダクタンスＬｓによるＬＣ共振による振動が起こる。更にｄｉ／ｄｔが大きくなると、跳ね上がり電圧がダイオードの素子耐圧を超えてダイオードが破壊される。このリカバリ電流は、ダイオードの順方向に電流が流れることにより蓄積された過剰キャリアに起因している。このため過剰キャリアがなくなると急激に電流が減少する。このため、電流変化率ｄｉ／ｄｔが大きくなる。  
図１７は、特許文献１に示されるダイオードの断面図を示す図である。ｎ＋層と第１のｎ−層ｎ−（１）の間にｎ＋より不純物濃度が低く、且つ第１のｎ−層より不純物濃度が高く、且つ少数キャリアライフタイムが第一のｎ−層とほぼ同等の第２のｎ−層ｎ−（２）を設けたものである。
【０００５】
第１のｎ−層は不純物濃度が低いため空乏層が伸びやすく、電界が緩和されるため耐圧が低下しない。一方、第２のｎ−層は不純物濃度が高いため、空乏層は第２のｎ−層で止まる。第２のｎ−層のライフタイムは第１のｎ−層とほぼ同じであるため、キャリアが急激に減少することがない。このため、電流変化率が小さくなり、跳ね上がり電圧または共振による電流電圧の振動ノイズを抑制できることが示されている。
【０００６】
図１８は、特許文献２に示されるダイオードの断面構造および不純物濃度分布を示す図である。Ｐ層１４とＮ＋層１３の間にＰ層に向かって不純物濃度の低くなるＮ−層１１ａとＮ層１２ａを備え、Ｎ−層とＮ層の境界の不純物濃度を等しくすると共に、Ｎ−層の濃度勾配をＮ層の濃度勾配以上としたものである。また、Ｎ−層の厚みが逆耐圧により空乏層が伸びる距離以上としたものである。
【０００７】
逆回復時において、時間の経過と共にＮ−層中を空乏層が伸びるにつれて、その先端部の不純物濃度が徐々に高くなるため、空乏層の伸びる速度が徐々に遅くなり、逆回復電流ピーク後の逆回復電流はなかなか零にならず、電流変化率が小さいソフトリカバリー波形となり、その結果サージ電圧の発生が抑制される。更に、逆回復動作時に逆電圧の変動によって空乏層の伸びる距離が増加しても、この逆耐圧による空乏層は、Ｎ層の不純物濃度が徐々に高くなるためＮ＋層には達せずＮ層の途中で止まり、それにより、Ｎ層の空乏層の達していない残りの領域に蓄積されていた過剰キャリアがゆっくり消滅し、ソフトリカバリーとなることが示されている。
【特許文献１】特開２０００−２２８４０４公報
【特許文献２】特開平８−３１６５００公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ダイオードの導通損失低減のためには、ｎ−層、Ｎ−層、Ｎ層などのドリフト層の厚さを薄くするのがよい。しかし、ドリフト層を薄くすると耐圧が下がる。
【０００９】
前記図１７に示すような従来のダイオードでは、第１のｎ−層と第２のｎ−層のトータル厚さを薄くして損失を低減する。このとき、耐圧を低下させずに、跳ね上がり電圧またはノイズを抑制し、且つこの厚さを最も薄くするには、次のようにすると最も効果的である。
【００１０】
まず、第１のｎ−層の不純物濃度を低くし、第１のｎ−層を耐圧を低下させないように最も薄くする。
【００１１】
次に、第２のｎ−層を可能な限り薄くする。そのためには、逆電圧時に空乏層が第２のｎ−層に進入しないような不純物濃度にするとよい。また、この濃度はキャリアライフタイムが短くならないような濃度にすることが肝要である。
【００１２】
前記特許文献１，２には、空乏層がｎ＋層に達していなければ、蓄積されていた過剰キャリアがゆっくり減少し、電流変化率が小さくなり、ソフトリカバリーとなると述べられている。
【００１３】
しかしながら、発明者らは、第２のｎ−層を可能な限り薄くしてゆくと、空乏層がｎ＋層に達していないにもかかわらず、電流変化率が大きくなり、素子を破壊するほどの高い跳ね上がり電圧やノイズが発生する問題があることを発見した。
【００１４】
また、図１８に示されるような従来のダイオードでは、Ｎ−層にはＰ層から離れるに従って濃度が高くなる濃度勾配があり、Ｎ−層中のカソード側の電界強度が弱くなる。従って、図１７のダイオードと同じ素子耐圧を得るために必要なＮ−層の厚さは、図１７の第１のｎ−層よりも厚くなる。すなわち導通損失が増加するなどの問題がある。また、異なる二つの濃度勾配を作るための製作プロセスが複雑になる。
【００１５】
本発明は、これらの問題点に鑑みてなされたもので、リカバリ時における跳ね上がり電圧を抑制することのできるダイオードを提供するものである。
【課題を解決するための手段】
【００１６】
本発明は上記課題を解決するため、次のような手段を採用した。
【００１７】
第１電極と、該第１の電極上に積層した第１導電型の第１半導体層と、該第１半導体層上に積層した第１導電型の第２半導体層と、該第２半導体層上に積層した第１導電型の第３半導体層と、該第３半導体層上に積層した第２導電型の第４半導体層と、該第４半導体層上に積層した第２電極を備え、前記第２半導体層の層厚は３０μｍ以上である
【発明の効果】
【００１８】
本発明は、以上の構成を備えるため、リカバリ時における跳ね上がり電圧を抑制することのできるダイオードを提供することができる。また、また、前記跳ね上がり電圧に基づくノイズあるいは振動を低減することができる。
【発明を実施するための最良の形態】
【００１９】
図１は、本実施形態にかかるダイオードにおける不純物濃度を示す図である。カソード側にはｎ＋層１が形成されている。ｎ＋層１に接してｎ層２が形成され、ｎ層２に接してｎ−層３が形成されている。ｎ−層３に接してｐ層４が形成され、ｐ層４にはアノード側に形成されている。ｎ層２の幅Ｃは３０μｍ以上である。
【００２０】
図２は、リカバリ時のダイオードの不純物濃度、電界強度分布、キャリア分布を示す図である。キャリア分布は上に凸の分布をする。すなわち、ｎ層２のアノード側には逆電圧を保持するための電界があり、カソード側にはｎ層とｎ＋層境界の拡散電位に起因する電界があるためである。このキャリア分布の勾配により、キャリアは拡散し、ダイオード外に吐き出される。このように、キャリアはアノードとカソードの２方向に拡散するため、再結合による減少に比べて、キャリアは急激に減少する。これが、空乏層がｎ＋層に達していないにもかかわらず、ｄｉ／ｄｔが急変し大きくなる理由である。
【００２１】
図３（ａ）は、ｎ層２の幅（厚み）Ｃが３０μｍ以上のダイオードのリカバリ電流、電圧の波形を示す。この例では、リカバリ電流の変化率ｄｉ／ｄｔが小さいため、振動はほとんど発生しない。また、跳ね上がり電圧は耐圧の６００Ｖ以下である。
【００２２】
図３（ｂ）は、幅Ｃが３０μｍ未満のダイオードのリカバリ電流、電圧の波形を示す。空乏層がｎ＋層に達していないにもかかわらず、電流が最大になった後の約５０ｎｓ後に、ｄｉ／ｄｔが急変し大きくなっている。この急変により、跳ね上がり電圧が高くなり、振動が発生する。跳ね上がり電圧が耐圧より高いとダイオードが破壊することがある。
【００２３】
次に、ドリフト層を薄くできる実用的なデバイスパラメータにおいて、このｄｉ／ｄｔの急変が、ｎ層２の幅Ｃのみに依存し、且つＣは３０μｍに臨界点があることを説明する。
【００２４】
図４は、前記幅Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。ダイオードは６００Ｖの耐圧を持つ。図１６に示す回路を用い、浮遊インダクタンスＬｓの評価条件を実用的な範囲に振って計算（シミュレーション）した。Ｃを狭くしてゆくとｄｉ／ｄｔが緩やかに減少し、更に狭くすると３０μｍを境に急激に大きくなる。すなわち、Ｌｓの値に依存せず３０μｍに臨界点が存在し、ゆえに高い跳ね上がり電圧や振動を抑制するにはＣを３０μｍ以上にする必要がある。ここで、Ｌｓの実用的な範囲とは１Ａあたりに換算すると３μＨ〜４５μＨであり、この範囲で前記の臨界性が成立する。例えば、このＬｓを２００Ａのモジュールに換算した場合は、３μＨ／２００Ａ≦Ｌｓ≦４５μＨ／２００Ａ、すなわち、１５ｎＨ≦Ｌｓ≦２２５ｎＨで前記の臨界性が見られる。
【００２５】
図５は、前記幅Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。ダイオードは６００Ｖの耐圧を持つ。図１６に示す回路を用い、温度の評価条件を実用的な範囲に振って計算した。Ｃを狭くしてゆくとｄｉ／ｄｔが緩やかに減少し、更に狭くすると３０μｍを境に急激に大きくなる。すなわち、３０μｍに臨界点が存在し、ゆえに高い跳ね上がり電圧や振動を抑制するにはＣを３０μｍ以上にする必要がある。ここで、実用的な温度範囲とは−４０℃〜１７５℃であり、この範囲にて上記の臨界性が成立する。
【００２６】
図６は、前記幅Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。ダイオードは６００Ｖ耐圧を持つ。図１６に示す回路を用い、ドリフト層のキャリアライフタイムのデバイスパラメータを実用的な範囲に振って計算した。Ｃを狭くしてゆくとｄｉ／ｄｔが緩やかに減少し、更に狭くすると３０μｍを境に急激に大きくなる。すなわち、ドリフト層のキャリアライフタイムに依存せず３０μｍに臨界点が存在し、ゆえに高い跳ね上がり電圧や振動を抑制するにはＣを３０μｍ以上にする必要がある。ここで、実用的なキャリアライフタイムの範囲とは５０ｎｓ〜２５μｓであり、この範囲にて上記の臨界性が成立する。
【００２７】
図７は、前記幅Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。ダイオードは６００Ｖの耐圧を持つ。図１６に示す回路を用い、導通時の電流値を振って計算した。Ｃを狭くしてゆくとｄｉ／ｄｔが緩やかに減少し、更に狭くすると３０μｍを境に急激に大きくなる。すなわち、導通時の電流に依存せず３０μｍに臨界点が存在し、ゆえに高い跳ね上がり電圧や振動を抑制するにはＣを３０μｍ以上にする必要がある。ここで、電流の範囲とは１０〜４００Ａ／ｃｍ２であり、この範囲にて上記の臨界性が成立する。
【００２８】
図８は、前記幅Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。ダイオードは６００Ｖの耐圧を持つ。図１６に示す回路を用い、ＩＧＢＴのゲート抵抗（ダイオードにかかる逆電圧のｄＶ／ｄｔ）の評価条件を振って計算した。Ｃを狭くしてゆくとｄｉ／ｄｔが緩やかに減少し、更に狭くすると３０μｍを境に急激に大きくなる。すなわち、ダイオードにかかる逆電圧のｄＶ／ｄｔに依存せず３０μｍに臨界点が存在し、ゆえに高い跳ね上がり電圧や振動を抑制するにはＣを３０μｍ以上にする必要がある。これはＩＧＢＴのゲート抵抗値を調整してカソード・アノード間電圧の電源電圧に到達する時間が、ドリフト層のキャリアライフタイムよりも短くした場合に上記の臨界性が成立する。
【００２９】
計算に用いた６００Ｖダイオードのデバイスパラメータは実用的な値であり、図１におけるｎ−層３の抵抗率は２５〜１００Ωｃｍ、厚さは３０μｍ〜５０μｍである。ｎ層２の抵抗率はキャリアライフタイムを短くしないために、２Ωｃｍのより大きくしなければならない。これらのパラメータを使用した場合に、リカバリ電流変化率ｄｉ／ｄｔを小さくして、高い跳ね上がり電圧や振動を抑制するためには、Ｃを３０μｍ以上にする必要がある。
【００３０】
図９は、前記幅Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。ダイオードは１２００Ｖの耐圧を持つ。ここでも、Ｃを狭くしてゆくとｄｉ／ｄｔは緩やかに上昇するが、更に狭くすると３０μｍを境に急激に大きくなる。すなわち、３０μｍに臨界点が存在し、ゆえに高い跳ね上がり電圧や振動を抑制するにはＣを３０μｍ以上にする必要がある。
【００３１】
ここでも以下の条件、すなわち、カソード・アノード間電圧の電源電圧に到達する時間がドリフト層のキャリアライフタイムよりも短い場合において、３．４μＨ≦Ｌｓ≦４０μＨ（１Ａあたり換算）、−４０℃≦温度≦１７５℃、５０ｎｓ≦キャリアライフタイム≦４０μｓ、１０Ａ／ｃｍ２≦導通時の電流≦２５０Ａ／ｃｍ２の範囲の値を実用的な評価条件とする。デバイスパラメータに依存せず、３０μｍに臨界点が存在し、ゆえに高い跳ね上がり電圧や振動を抑制するにはＣを３０μｍ以上にする必要があることは、６００Ｖのダイオードと同じである。
【００３２】
計算に用いた１２００Ｖダイオードのデバイスパラメータは実用的な値であり、図１におけるｎ−層３の抵抗率は４５〜２００Ωｃｍ、厚さは６０μｍ〜１１０μｍである。ｎ層２の抵抗率はキャリアライフタイムを短くしないために、２Ωｃｍより大きくしなければならない。これらのパラメータを使用した場合に、リカバリ電流変化率ｄｉ／ｄｔを小さくして、高い跳ね上がり電圧や振動を抑制するためには、Ｃを３０μｍ以上にする必要がある。
【００３３】
図１０は、前記幅Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。ダイオードは３３００Ｖの耐圧を持つ。ここでも、Ｃを狭くしてゆくとｄｉ／ｄｔが緩やかに上昇するが、更に狭くすると３０μｍを境に急激に大きくなる。すなわち、３０μｍに臨界点が存在し、ゆえに高い跳ね上がり電圧や振動を抑制するにはＣを３０μｍ以上にする必要がある。
【００３４】
ここでも以下の条件、すなわち、カソード・アノード間電圧の電源電圧に到達する時間がドリフト層のキャリアライフタイムよりも短い場合において、４８μＨ≦Ｌｓ≦３００μＨ（１Ａあたり換算）、−４０℃≦温度≦１７５℃、５００ｎｓ≦キャリアライフタイム≦２０００μｓ、５Ａ／ｃｍ２≦導通時の電流≦１００Ａ／ｃｍ２の範囲の値を実用的な評価条件とする。デバイスパラメータに依存せず、３０μｍに臨界点が存在し、ゆえに高い跳ね上がり電圧や振動を抑制するにはＣを３０μｍ以上にする必要があることは、６００Ｖ，１２００Ｖのダイオードと同じである。
【００３５】
計算に用いた３３００Ｖダイオードのデバイスパラメータは実用的な値であり、図１におけるｎ−層３の抵抗率は２００〜６００Ωｃｍ、厚さは２８０μｍ〜３７０μｍである。ｎ層２の抵抗率はキャリアライフタイムを短くしないために、２Ωｃｍのより大きくしなければならない。これらのパラメータを使用した場合に、リカバリ電流変化率ｄｉ／ｄｔ  を小さくして、高い跳ね上がり電圧や振動を抑制するためには、Ｃを３０μｍ以上にする必要がある。
【００３６】
図１１は、前記幅Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。ダイオードは６５００のＶ耐圧を持つ。ここでも、Ｃを狭くしてゆくとｄｉ／ｄｔが緩やかに上昇するが、更に狭くすると３０μｍを境に急激に大きくなる。すなわち、３０μｍに臨界点が存在し、ゆえに高い跳ね上がり電圧や振動を抑制するにはＣを３０μｍ以上にする必要がある。ここでも以下の条件、すなわち、カソード・アノード間電圧の電源電圧に到達する時間がドリフト層のキャリアライフタイムよりも短い場合において、２７μＨ≦Ｌｓ≦２１０μＨ（１Ａあたり換算）、−４０℃≦温度≦１７５℃、１μｓ≦キャリアライフタイム≦３０００μｓ、５Ａ／ｃｍ２≦導通時の電流≦８０Ａ／ｃｍ２の範囲の値を実用的な評価条件とする。デバイスパラメータに依存せず、３０μｍに臨界点が存在し、ゆえに高い跳ね上がり電圧や振動を抑制するにはＣを３０μｍ以上にする必要があることは、６００Ｖ，１２００Ｖ，３３００Ｖのダイオードと同じである。
【００３７】
計算に用いた６５００Ｖダイオードのデバイスパラメータは実用的な値であり、図１におけるｎ−層３の抵抗率は４００〜１０００Ωｃｍ、厚さは５５０μｍ〜７６０μｍである。ｎ層２の抵抗率はキャリアライフタイムを短くしないために、２Ωｃｍのより大きくしなければならない。これらのパラメータを使用した場合に、リカバリ電流変化率ｄｉ／ｄｔ  を小さくして、高い跳ね上がり電圧や振動を抑制するためには、Ｃを３０μｍ以上にする必要がある。
【００３８】
以上のようにドリフト層を薄く出来る実用的なデバイスパラメータと評価条件において、このｄｉ／ｄｔの急変が、前記幅Ｃのみに依存し、且つＣが３０μｍに臨界点があることは、発明者らが見出した新規の事項である。
【００３９】
次に、図１を用いて、本実施形態におけるダイオードの不純物濃度について説明する。前述のように、ダイオードのカソード側にはｎ＋層１が形成されている。ｎ＋層１に接してｎ層２が形成され、ｎ層２に接してｎ−層３が形成されている。Ｎ−層３に接してｐ層４が形成され、ｐ層４にはアノード側に形成されている。ｎ層２のｎ層２の幅（厚み）Ｃは３０μｍ以上である。
【００４０】
６００Ｖ前後の耐圧をもつダイオードのｎ−層３の抵抗率は２５〜１００Ωｃｍ、厚さは３０μｍ〜５０μｍであり、ｎ層２の厚さは３０μｍ以上である必要がある。
【００４１】
１２００Ｖ前後の耐圧をもつダイオードのｎ−層３の抵抗率は４５〜２００Ωｃｍ、厚さは６０μｍ〜１１０μｍであり、ｎ層２の厚さは３０μｍ以上である必要がある。
【００４２】
１７００Ｖ前後の耐圧をもつダイオードのｎ−層３の抵抗率は１００〜３００Ωｃｍ、厚さは１５０μｍ〜２８０μｍであり、ｎ層２の厚さは３０μｍ以上である必要がある。  ２５００Ｖ前後の耐圧をもつダイオードのｎ−層３の抵抗率は１８０〜５００Ωｃｍ、厚さは２５０μｍ〜３５０μｍであり、ｎ層２の厚さは３０μｍ以上である必要がある。  ３３００Ｖ前後の耐圧をもつダイオードのｎ−層３の抵抗率は２００〜６００Ωｃｍ、厚さは２８０μｍ〜３７０μｍであり、ｎ層２の厚さは３０μｍ以上である必要がある。  ４５００Ｖ前後の耐圧をもつダイオードのｎ−層３の抵抗率は３００〜８００Ωｃｍ、厚さは４００μｍ〜５９０μｍであり、ｎ層２の厚さは３０μｍ以上である必要がある。  ６５００Ｖ前後の耐圧をもつダイオードのｎ−層３の抵抗率は４００〜１０００Ωｃｍ、厚さは５５０μｍ〜７６０μｍであり、ｎ層２の厚さは３０μｍ以上である必要がある。  それぞれのダイオードのｎ層２の抵抗率はｎ−層３の抵抗率より小さく、且つ２Ωｃｍのより大きい必要がある。２Ωｃｍよりも抵抗率が小さくなるとキャリアライフタイムが短くなり、リカバリ時の電流変化率ｄｉ／ｄｔが大きくなるからである。
【００４３】
図１２は、本実施形態のダイオードの断面図である。
【００４４】
図１２（ａ）では、カソード電極１０に接してｎ＋層１が形成されている。ｎ＋層１に接してｎ層２が形成され、ｎ層２に接してｎ−層３が形成されている。Ｎ−層３に接してｐ層４が形成され、ｐ層４に接してアノード電極１１が形成されている。ｎ層２の前記幅Ｃは３０μｍ以上である。これは従来からのＰｉＮダイオードに本発明の構造を適用したものであり、従来のＰｉＮダイオードよりも低損失でリカバリの跳ね上がり電圧や振動を抑制したダイオードができる。
【００４５】
図１２（ｂ）では、図１２（ａ）のｎ−層３の中にｐ層４が形成され、ｎ−層３とｐ層４の両方にアノード電極１１が接している。ｐ層４は島状に形成しても良いし、図に対して奥行き方向にストライプ状に形成しても良い。こうすることで表面のホールの注入効率を下げることが出来る。リカバリ電流を小さくすることが出来るため、従来のＰｉＮダイオードよりも低損失でリカバリの跳ね上がり電圧や振動を抑制したダイオードができる。特に前記図１２（ａ）の例よりもリカバリ損失が低減できる。
【００４６】
図１２（ｃ）では、図１２（ｂ）の例に示すアノード電極１１に接して、ｐ層４よりも不純物濃度の低いｐ層５がｐ層４よりも浅く形成されている。ｎ−層３の表面に結晶欠陥が存在するときに、阻止状態において、この不純物濃度の低いｐ層５が空乏層の表面への伸長を抑制し、結晶欠陥への到達を防ぐ。そのために、阻止状態における漏れ電流を低減することができる。
【００４７】
図１２（ｄ）では、図１２（ｂ）に示すアノード電極１１に接して、ｐ層４よりも不純物濃度の低いｐ層５がｐ層４よりも深く形成されている。これは結晶欠陥がｐ層４よりも深い場合において、漏れ電流を低減するのに有効である。
【００４８】
それぞれの構造のｐ層４の厚さは、電子の拡散長以下であることが好ましい。電子の拡散長以下にする場合は厚さを０．３μｍ〜７μｍの間にすると良い。そうすることで、導通時にｐ層４またはｐ層５とｎ−層の接合近傍のキャリア密度が低くなり、リカバリ時の最大電流値が小さくなるからである。これは電流変化率ｄｉ／ｄｔを低減するために有効である。
【００４９】
また、ｐ層４、ｐ層５とｎ−層の接合近傍のキャリアライフタイムを、ｎ−層３とｎ層４よりも短くしても良い。そうすることで、導通時にｐ層４またはｐ層５とｎ−層の接合近傍のキャリア密度が低くなり、リカバリ時の最大電流値が小さくなる。これも電流変化率ｄｉ／ｄｔを低減するために有効である。
【００５０】
図１３は、不純物濃度の他の例を示す図である。カソード側にはｎ＋層１が形成されている。ｎ＋層１に接してｎ層２が形成され、ｎ層２に接してｎ−層３が形成されている。ｎ−層３に接してｐ層４が形成され、ｐ層４にはアノード側に形成されている。本実施例の特徴はｎ層２の不純物濃度がカソードからアノードに向かって低くなる分布をしていることである。ここでも、ｎ層２の前記幅Ｃは３０μｍ以上にする。こうすることで、空亡層がカソードに伸長するにつれて、その伸長速度が遅くなる。キャリアが緩やかに吐き出されることになるために電流変化率の急激な上昇が抑制されるため、高い跳ね上がり電圧や振動を抑制し、より低ノイズ化か可能になる。
【００５１】
図１４は、上述した本発明のダイオードを用いて作成したパワー半導体モジュールの例を説明する図である。
【００５２】
図１４（ａ）は、本発明のダイオードのカソードにＩＧＢＴのコレクタを接続し、ダイオードのアノードにエミッタを接続している。本発明のダイオードをモジュールに採用すれば、低損失でリカバリ時の跳ね上がり電圧や振動を抑制したパワーモジュールを作成することができる。
【００５３】
図１４（ｂ）は、本発明のダイオードを用いて２素子一体型のパワー半導体モジュールを構成した例を示す。本発明のダイオードのカソードにＩＧＢＴのコレクタを接続し、ダイオードのアノードにエミッタを接続し、一つのユニットを構成している。一つのユニットのコレクタにもう一つのユニットのエミッタを接続し、一つのモジュールを構成している。本発明のダイオードをモジュールに採用すれば、低損失でリカバリ時の跳ね上がり電圧や振動を抑制したパワーモジュールを作成することができる。
【００５４】
図１４（ｃ）は、本発明のダイオードを用いて６素子一体型のパワー半導体モジュールを構成した例を示す。本発明のダイオードのカソードにＩＧＢＴのコレクタを接続し、ダイオードのアノードにエミッタを接続し、一つのユニットを構成している。一つのユニットのコレクタにもう一つのユニットのエミッタを接続し、一つの相を構成している。３つの相のそれぞれのコレクタ同士を接続し、３つの相のそれぞれのエミッタ同士を接続してモジュールを構成している。本発明のダイオードをモジュールに採用すれば、低損失でリカバリ時の跳ね上がり電圧や振動を抑制したパワーモジュールを作成することができる。
【００５５】
図１５は、本発明のダイオードを搭載した半導体パワーモジュールを電力変換装置の一つであるインバータ装置に適用した例を示す図である。前記半導体パワーモジュールを用いることにより、低損失でリカバリ時の跳ね上がり電圧や振動を抑制したインバータ装置が実現できる。このように本発明の電力変換装置を使用することにより、たとえば電力を動力源として駆動する車両の低ノイズ化を図ることができる。
【００５６】
以上説明したように、本発明の実施形態によれば、実用的なデバイスパラメータをもつダイオードにおいて、ダイオードを低損失化しながら、実用的な評価条件において、電流変化率の急激な上昇を抑制することができる。このため、跳ね上がり電圧や振動を抑制し、低ノイズ化を図ることができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施形態にかかるダイオードの不純物濃度を示す図である。
【図２】リカバリ時におけるダイオードの不純物濃度、電界強度分布、キャリア分布を示す図である。
【図３】ｎ層２の幅（厚み）Ｃとダイオードのリカバリ電流、電圧波形との関連を示す図である。
【図４】ｎ層２の幅（厚み）Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。
【図５】ｎ層２の幅（厚み）Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。
【図６】ｎ層２の幅（厚み）Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。
【図７】ｎ層２の幅（厚み）Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。
【図８】ｎ層２の幅（厚み）Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。
【図９】ｎ層２の幅（厚み）Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。
【図１０】ｎ層２の幅（厚み）Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。
【図１１】ｎ層２の幅（厚み）Ｃとリカバリ電流変化率ｄｉ／ｄｔとの関係を示す図である。
【図１２】本実施形態のダイオードの断面図である。
【図１３】不純物濃度の他の例を示す図である。
【図１４】本発明のダイオードを用いて作成したパワー半導体モジュールの例を説明する図である。
【図１５】本発明のダイオードを搭載した半導体パワーモジュールをインバータ装置に適用した例を示す図である。
【図１６】ＩＧＢＴを用いて、インダクタンス成分を含む負荷を駆動する回路の例を示す図である。
【図１７】従来のダイオードの断面図を示す図である。
【図１８】従来のダイオードの断面構造および不純物濃度分布を示す図である。
【図１９】リカバリ電流とダイオードの逆方向電圧を示す図である。
【符号の説明】
【００５８】
１  ｎ＋層
２  ｎ層
３  ｎ−層
４  ｐ層
５  ｐ層
１０  カソード電極
１１  アノード電極
１１ａ  Ｎ−層
１２ａ  Ｎ層
１３  Ｎ＋層
１４  ｐ層
１５  アノード電極
１６  カソード電極
【図１】
2008251679.tif 000003
【図２】
2008251679.tif 000004
【図３】
2008251679.tif 000005
【図４】
2008251679.tif 000006
【図５】
2008251679.tif 000007
【図６】
2008251679.tif 000008
【図７】
2008251679.tif 000009
【図８】
2008251679.tif 000010
【図９】
2008251679.tif 000011
【図１０】
2008251679.tif 000012
【図１１】
2008251679.tif 000013
【図１２】
2008251679.tif 000014
【図１３】
2008251679.tif 000015
【図１４】
2008251679.tif 000016
【図１５】
2008251679.tif 000017
【図１６】
2008251679.tif 000018
【図１７】
2008251679.tif 000019
【図１８】
2008251679.tif 000020
【図１９】
2008251679.tif 000021