(57)【要約】【課題】本発明は、複数の半導体チップ間の信号の伝送速度を高速化することのできる半導体装置を提供することを課題とする。【解決手段】信号用電極パッド６１Ａ〜６３Ａを有すると共に、平面視四角形とされた第１乃至第３の半導体チップ１２〜１４と、第１乃至第３の半導体チップ１２〜１４が実装されると共に、信号用電極パッド６１Ａ〜６３Ａと電気的に接続されるバスライン５１を有した配線基板１１と、を備えた半導体装置１０であって、第１乃至第３の半導体チップ１２〜１４の角部１２Ａ〜１４Ａに信号用電極パッド６１Ａ〜６３Ａを設け、配線基板１１に配置された第１の半導体チップ１２の角部１２Ａの近傍に第２及び第３の半導体チップ１３，１４の角部１３Ａ，１４Ａを配置すると共に、信号用電極パッド６１Ａ〜６３Ａをバスライン５１にシリアル接続した。【選択図】図３
2008251703.tif 000002
【特許請求の範囲】
【請求項１】
信号用電極パッドを有すると共に、平面視四角形とされた第１乃至第３の半導体チップと、
前記第１乃至第３の半導体チップに設けられた前記信号用電極パッドと電気的に接続されるバスラインを有すると共に、前記第１乃至第３の半導体チップが実装される配線基板と、を備えた半導体装置であって、
前記信号用電極パッドを前記第１乃至第３の半導体チップの１つの角部に設け、前記配線基板に実装された前記第１の半導体チップの前記角部の近傍に前記第２及び第３の半導体チップの前記角部を配置すると共に、前記第１乃至第３の半導体チップに設けられた前記信号用電極パッドを前記バスラインにシリアル接続したことを特徴とする半導体装置。
【請求項２】
前記第２及び第３の半導体チップは、前記第１の半導体チップの前記角部を構成する２つの側面のうち、いずれか一方の側面と対向するように配置することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１乃至第３の半導体チップが前記信号用電極パッドを複数有していた場合、複数の前記信号用電極パッドのうち、高速で伝送させる必要性のある信号が通過する前記信号用電極パッドを前記第１乃至第３の半導体チップの前記角部の角に近接させて配置することを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
信号用電極パッドを有すると共に、平面視四角形とされた第１乃至第４の半導体チップと、
前記第１乃至第４の半導体チップに設けられた前記信号用電極パッドと電気的に接続されるバスラインを有すると共に、前記第１乃至第４の半導体チップが実装される配線基板と、を備えた半導体装置であって、
前記信号用電極パッドを前記第１乃至第４の半導体チップの１つの角部に設け、前記配線基板に実装された前記第１の半導体チップの前記角部の近傍に前記第２乃至第４の半導体チップの前記角部を配置すると共に、前記第１乃至第４の半導体チップに設けられた前記信号用電極パッドを前記バスラインにシリアル接続したことを特徴とする半導体装置。
【請求項５】
前記第２及び第３の半導体チップを、前記第１の半導体チップの前記角部を構成する２つの側面のうち、いずれか一方の側面と対向するように配置すると共に、
前記第４の半導体チップの前記角部を構成する２つの側面を、前記第２及び第３の半導体チップの前記角部を構成する一方の側面と対向するように配置したことを特徴とする請求項４記載の半導体装置。
【請求項６】
前記第１乃至第４の半導体チップが前記信号用電極パッドを複数有していた場合、複数の前記信号用電極パッドのうち、高速で伝送させる必要性のある信号が通過する前記信号用電極パッドを前記第１乃至第４の半導体チップの前記角部の角に近接させて配置することを特徴とする請求項４又は５記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に信号用電極パッドを有した複数の半導体チップと、複数の半導体チップに設けられた信号用電極パッド間を電気的に接続するバスラインを有する配線基板と、を備えた半導体装置に関する。
【背景技術】
【０００２】
図１は、従来の半導体装置の平面図であり、図２は、図１に示す半導体装置のＮ−Ｎ線方向の断面図である。
【０００３】
図１及び図２を参照するに、従来の半導体装置３００は、配線基板３０１と、複数の半導体チップ３０３〜３０６とを有する。配線基板３０１は、基板本体３０８と、バスライン３１１〜３１３とを有する。
【０００４】
基板本体３０８は、バスライン３１１〜３１３を形成するための基板である。バスライン３１１〜３１３は、基板本体３０８上に設けられている。バスライン３１１〜３１３は、複数の半導体チップ３０３〜３０６の配列方向がバスライン３１１〜３１３の長手方向となるように配置されている。バスライン３１１，３１２は、複数の半導体チップ３０３〜３０６とパラレル接続されることにより、複数の半導体チップ２０３〜２０６間の信号の伝送を行うためのものである。また、バスライン３１１は、バスライン３１２よりも高速で伝送する必要性のある信号を伝送するためのバスラインである。バスライン３１３は、複数の半導体チップ３０３〜３０６と電気的に接続されている。バスライン３１３は、複数の半導体チップ３０３〜３０６に電源を供給するためのバスラインである。
【０００５】
複数の半導体チップ３０３〜３０６は、バスライン３１１〜３１３の延在方向に順次配列されている。半導体チップ３０３は、バスライン３１１〜３１３の一方の端部側に配置されている。半導体チップ３０３は、アンダーフィル樹脂３１７を介して、配線基板３０１に実装されている。半導体チップ３０３は、信号用電極パッド３０３Ａ〜３０３Ｄと、電源用電極パッド３０３Ｅ，３０３Ｆとを有する。信号用電極パッド３０３Ａ，３０３Ｂは、バンプ３１５を介して、バスライン３１１と電気的に接続されている。信号用電極パッド３０３Ｃ，３０３Ｄは、バンプ３１５を介して、バスライン３１２と電気的に接続されている。電源用電極パッド３０３Ｅ，３０３Ｆは、バンプ３１５を介して、バスライン３１３と電気的に接続されている。
【０００６】
半導体チップ３０４は、半導体チップ３０３と隣り合うように配置されている。半導体チップ３０４は、アンダーフィル樹脂３１７を介して、配線基板３０１に実装されている。半導体チップ３０４は、信号用電極パッド３０４Ａ〜３０４Ｄと、電源用電極パッド３０４Ｅ，３０４Ｆとを有する。信号用電極パッド３０４Ａ，３０４Ｂは、バンプ３１５を介して、バスライン３１１と電気的に接続されている。信号用電極パッド３０４Ｃ，３０４Ｄは、バンプ３１５を介して、バスライン３１２と電気的に接続されている。電源用電極パッド３０４Ｅ，３０４Ｆは、バンプ３１５を介して、バスライン３１３と電気的に接続されている。
【０００７】
半導体チップ３０５は、半導体チップ３０４と隣り合うように配置されている。半導体チップ３０５は、アンダーフィル樹脂３１７を介して、配線基板３０１に実装されている。半導体チップ３０５は、信号用電極パッド３０５Ａ〜３０５Ｄと、電源用電極パッド３０５Ｅ，３０５Ｆとを有する。信号用電極パッド３０５Ａ，３０５Ｂは、バンプ３１５を介して、バスライン３１１と電気的に接続されている。信号用電極パッド３０５Ｃ，３０５Ｄは、バンプ３１５を介して、バスライン３１２と電気的に接続されている。電源用電極パッド３０５Ｅ，３０５Ｆは、バンプ３１５を介して、バスライン３１３と電気的に接続されている。
【０００８】
半導体チップ３０６は、半導体チップ３０５と隣り合うように配置されている。半導体チップ３０６は、アンダーフィル樹脂３１７を介して、配線基板３０１に実装されている。半導体チップ３０６は、信号用電極パッド３０６Ａ〜３０６Ｄと、電源用電極パッド３０６Ｅ，３０６Ｆとを有する。信号用電極パッド３０６Ａ，３０６Ｂは、バンプ３１５を介して、バスライン３１１と電気的に接続されている。信号用電極パッド３０６Ｃ，３０６Ｄは、バンプ３１５を介して、バスライン３１２と電気的に接続されている。電源用電極パッド３０６Ｅ，３０６Ｆは、バンプ３１５を介して、バスライン３１３と電気的に接続されている。
【０００９】
上記構成とされた半導体チップ３０３〜３０６は、同一機能を有した半導体チップである。半導体チップ３０３〜３０６は、例えば、メモリー用半導体チップを用いることができる。複数の半導体チップ３０３〜３０６と配線基板３０１との間には、アンダーフィル樹脂３１７が充填されている。
【００１０】
このように、従来の半導体装置３００では、複数の半導体チップ３０３〜３０６間に配置された部分のバスライン３１１〜３１３の長さを略等しくすることにより、ビット毎の進みや遅れが発生することを抑制していた（例えば、特許文献１参照。）。
【特許文献１】特開２００３−３３０７０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来の半導体装置３００では、バスライン３１１〜３１３の延在方向に複数の半導体チップ３０３〜３０６を配置した状態で、複数の半導体チップ３０３〜３０６とバスライン３１１〜３１３とをパラレル接続させていたため、半導体チップ３０３〜３０６間に配置された部分のバスライン３１１〜３１３の長さが長くなってしまう。これにより、半導体チップ３０３〜３０６間の信号の伝送速度を高速化することが困難であるという問題があった。
【００１２】
そこで本発明は、複数の半導体チップ間の信号の伝送速度を高速化することのできる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一観点によれば、信号用電極パッドを有すると共に、平面視四角形とされた第１乃至第３の半導体チップと、前記第１乃至第３の半導体チップに設けられた前記信号用電極パッドと電気的に接続されるバスラインを有すると共に、前記第１乃至第３の半導体チップが実装される配線基板と、を備えた半導体装置であって、前記信号用電極パッドを前記第１乃至第３の半導体チップの１つの角部に設け、前記配線基板に実装された前記第１の半導体チップの前記角部の近傍に前記第２及び第３の半導体チップの前記角部を配置すると共に、前記第１乃至第３の半導体チップに設けられた前記信号用電極パッドを前記バスラインにシリアル接続したことを特徴とする半導体装置が提供される。
【００１４】
本発明によれば、信号用電極パッドを第１乃至第３の半導体チップの１つの角部に設け、配線基板に実装された第１の半導体チップの角部の近傍に第２及び第３の半導体チップの角部を配置すると共に、第１乃至第３の半導体チップに設けられた信号用電極パッドをバスラインにシリアル接続することにより、第１乃至第３の半導体チップ間に配置された部分のバスラインの長さを従来よりも短くすることが可能となるため、第１乃至第３の半導体チップ間における信号の伝送速度を高速化することができる。
【００１５】
本発明の他の観点によれば、信号用電極パッドを有すると共に、平面視四角形とされた第１乃至第４の半導体チップと、前記第１乃至第４の半導体チップに設けられた前記信号用電極パッドと電気的に接続されるバスラインを有すると共に、前記第１乃至第４の半導体チップが実装される配線基板と、を備えた半導体装置であって、前記信号用電極パッドを前記第１乃至第４の半導体チップの１つの角部に設け、前記配線基板に実装された前記第１の半導体チップの前記角部の近傍に前記第２乃至第４の半導体チップの前記角部を配置すると共に、前記第１乃至第４の半導体チップに設けられた前記信号用電極パッドを前記バスラインにシリアル接続したことを特徴とする半導体装置が提供される。
【００１６】
本発明によれば、信号用電極パッドを第１乃至第４の半導体チップの１つの角部に設け、配線基板に実装された第１の半導体チップの角部の近傍に第２乃至第４の半導体チップの角部を配置すると共に、第１乃至第４の半導体チップに設けられた信号用電極パッドをバスラインにシリアル接続することにより、第１乃至第４の半導体チップ間に配置された部分のバスラインの長さを従来よりも短くすることが可能となるため、第１乃至第４の半導体チップ間における信号の伝送速度を高速化することができる。
【発明の効果】
【００１７】
本発明によれば、複数の半導体チップ間の信号の伝送速度を高速化することができる。
【発明を実施するための最良の形態】
【００１８】
次に、図面に基づいて本発明の実施の形態について説明する。
【００１９】
（第１の実施の形態）
図３及び図４は、本発明の第１の実施の形態に係る半導体装置の平面図であり、図５は、図３に示す半導体装置のＡ−Ａ線方向の断面図である。
【００２０】
図３〜図５を参照するに、第１の実施の形態の半導体装置１０は、配線基板１１と、同じ機能を有した第１〜第３の半導体チップ１２〜１４とを有する。
【００２１】
配線基板１１は、基板本体１７と、貫通ビア２１〜２８，３１〜３４と、パッド３６〜３９，４１〜４８と、バスライン５１〜５４とを有する。基板本体１７は、板状とされている。基板本体１７は、貫通ビア２１〜２８，３１〜３４、パッド３６〜３９，４１〜４８、及びバスライン５１〜５４を形成するためのものである。
【００２２】
貫通ビア２１〜２４は、第１の半導体チップ１２と第２の半導体チップ１３との間に位置する部分の基板本体１７を貫通するように設けられている。貫通ビア２１は、第１の半導体チップ１２の角部１２Ａの近傍に配置されている。貫通ビア２１は、その上端部がパッド３６と接続されており、下端部がバスライン５１と接続されている。貫通ビア２２は、貫通ビア２１と貫通ビア２３との間に配置されている。貫通ビア２２は、その上端部がパッド３７と接続されており、下端部がバスライン５２と接続されている。
【００２３】
貫通ビア２３は、貫通ビア２２と貫通ビア２４との間に配置されている。貫通ビア２３は、その上端部がパッド３８と接続されており、下端部がバスライン５３と接続されている。貫通ビア２４は、第１の半導体チップ１２の角部１２Ｂの近傍に配置されている。貫通ビア２４は、その上端部がパッド３９と接続されており、下端部がバスライン５４と接続されている。貫通ビア２１〜２４の材料としては、例えば、Ｃｕを用いることができる。
【００２４】
貫通ビア２５〜２８は、第２の半導体チップ１３の側面１３Ｃの近傍に位置する部分の基板本体１７を貫通するように設けられている。第２の半導体チップ１３の側面１３Ｃは、第２の半導体チップ１３の角部１３Ａを構成する２つの側面１３Ｃ，１３Ｄのうちの一方の側面である。貫通ビア２５は、第２の半導体チップ１３の角部１３Ａの近傍に配置されている。貫通ビア２５は、その上端部がパッド４１と接続されており、下端部がバスライン５１と電気的に接続されている
貫通ビア２６は、貫通ビア２５と貫通ビア２７との間に配置されている。貫通ビア２６は、その上端部がパッド４２と接続されており、下端部がバスライン５２と接続されている。貫通ビア２７は、貫通ビア２６と貫通ビア２８との間に配置されている。貫通ビア２７は、その上端部がパッド４３と接続されており、下端部がバスライン５３と電気的に接続されている。貫通ビア２８は、第２の半導体チップ１３の角部１３Ｂの近傍に配置されている。貫通ビア２８は、その上端部がパッド４４と接続されており、下端部がバスライン５４と接続されている。貫通ビア２５〜２８の材料としては、例えば、Ｃｕを用いることができる。
【００２５】
貫通ビア３１〜３４は、第１の半導体チップ１２と第３の半導体チップ１４との間に位置する部分の基板本体１７を貫通するように設けられている。貫通ビア３１は、第３の半導体チップ１４の角部１４Ａの近傍に配置されている。貫通ビア３１は、その上端部がパッド４５と接続されており、下端部がバスライン５１と電気的に接続されている。貫通ビア３２は、貫通ビア３１と貫通ビア３３との間に配置されている。貫通ビア３２、その上端部がパッド４６と接続されており、下端部がバスライン５２と接続されている。
【００２６】
貫通ビア３３は、貫通ビア３２と貫通ビア３４との間に配置されている。貫通ビア３３は、その上端部がパッド４７と接続されており、下端部がバスライン５３と電気的に接続されている。貫通ビア３４は、第３の半導体チップ１４の角部１４Ｂの近傍に配置されている。貫通ビア３４は、その上端部がパッド４８と接続されており、下端部がバスライン５４と接続されている。貫通ビア３１〜３４の材料としては、例えば、Ｃｕを用いることができる。
【００２７】
パッド３６は、貫通ビア２１の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド３６は、貫通ビア２１の上端部と接続されている。パッド３７は、貫通ビア２２の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド３７は、貫通ビア２２の上端部と接続されている。パッド３８は、貫通ビア２３の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド３８は、貫通ビア２３の上端部と接続されている。パッド３９は、貫通ビア２４の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド３９は、貫通ビア２４の上端部と接続されている。パッド３６〜３９は、第１の半導体チップ１２を配線基板１１にワイヤボンディング接続するためのパッドである。
【００２８】
パッド４１は、貫通ビア２５の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド４１は、貫通ビア２５の上端部と接続されている。パッド４２は、貫通ビア２６の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド４２は、貫通ビア２６の上端部と接続されている。パッド４３は、貫通ビア２７の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド４３は、貫通ビア２７の上端部と接続されている。パッド４４は、貫通ビア２８の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド４４は、貫通ビア２８の上端部と接続されている。パッド３６〜３９は、第２の半導体チップ１３を配線基板１１にワイヤボンディング接続するためのパッドである。
【００２９】
パッド４５は、貫通ビア３１の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド４５は、貫通ビア３１の上端部と接続されている。パッド４６は、貫通ビア３２の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド４６は、貫通ビア３２の上端部と接続されている。パッド４７は、貫通ビア３３の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド４７は、貫通ビア３３の上端部と接続されている。パッド４８は、貫通ビア３４の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド４８は、貫通ビア３４の上端部と接続されている。パッド４５〜４８は、第３の半導体チップ１４を配線基板１１にワイヤボンディング接続するためのパッドである。
【００３０】
バスライン５１は、高速で伝送する必要のある信号を伝送するためのものである。バスライン５１は、基板本体１７の下面１７Ｂに設けられている。バスライン５１は、接続部５１Ａ〜５１Ｃと、配線部５１Ｄ〜５１Ｅとを有する。接続部５１Ａは、貫通ビア２５の形成位置に対応する部分の基板本体１７の下面１７Ｂに設けられている。接続部５１Ａは、貫通ビア２５の下端部と接続されている。接続部５１Ｂは、貫通ビア２１の形成位置に対応する部分の基板本体１７の下面１７Ｂに設けられている。接続部５１Ｂは、貫通ビア２１の下端部と接続されている。接続部５１Ｃは、貫通ビア３１の形成位置に対応する部分の基板本体１７の下面１７Ｂに設けられている。接続部５１Ｃは、貫通ビア３１の下端部と接続されている。
【００３１】
配線部５１Ｄは、接続部５１Ａと接続部５１Ｂとの間に位置する部分の基板本体１７の下面１７Ｂに設けられている。配線部５１Ｄは、その一方の端部が接続部５１Ａと接続されており、他方の端部が接続部５１Ｂと接続されている。配線部５１Ｅは、接続部５１Ｂと接続部５１Ｃとの間に位置する部分の基板本体１７の下面１７Ｂに設けられている。配線部５１Ｅは、その一方の端部が接続部５１Ｂと接続されており、他方の端部が接続部５１Ｃと接続されている。配線部５１Ｆは、基板本体１７の下面１７Ｂに設けられている。配線部５１Ｆは、その一方の端部が接続部５１Ｃと接続されている。
【００３２】
バスライン５２は、バスライン５１が伝送する信号よりも低速で伝送可能な信号を伝送するためのものである。バスライン５２は、バスライン５１よりも外側に位置する部分の基板本体１７の下面１７Ｂに配置されている。バスライン５２は、接続部５２Ａ〜５２Ｃと、配線部５２Ｄ〜５２Ｆとを有する。接続部５２Ａは、貫通ビア２６の形成位置に対応する部分の基板本体１７の下面１７Ｂに設けられている。接続部５２Ａは、貫通ビア２６の下端部と接続されている。接続部５２Ｂは、貫通ビア２２の形成位置に対応する部分の基板本体１７の下面１７Ｂに設けられている。接続部５２Ｂは、貫通ビア２２の下端部と接続されている。接続部５２Ｃは、貫通ビア３２の形成位置に対応する部分の基板本体１７の下面１７Ｂに設けられている。接続部５２Ｃは、貫通ビア３２の下端部と接続されている。
【００３３】
配線部５２Ｄは、接続部５２Ａと接続部５２Ｂとの間に位置する部分の基板本体１７の下面１７Ｂに設けられている。配線部５２Ｄは、その一方の端部が接続部５２Ａと接続されており、他方の端部が接続部５２Ｂと接続されている。配線部５２Ｅは、接続部５２Ｂと接続部５２Ｃとの間に位置する部分の基板本体１７の下面１７Ｂに設けられている。配線部５２Ｅは、その一方の端部が接続部５２Ｂと接続されており、他方の端部が接続部５２Ｃと接続されている。配線部５２Ｆは、基板本体１７の下面１７Ｂに設けられている。配線部５２Ｆは、その一方の端部が接続部５２Ｃと接続されている。また、接続部５２Ａ，５２Ｃ間のバスライン５２の長さは、接続部５１Ａ，５１Ｃ間のバスライン５１の長さよりも長くなるように設定されている。
【００３４】
バスライン５３は、第１〜第３の半導体チップ１２〜１４に電源を供給するためのバスラインである。バスライン５３は、バスライン５２よりも外側に位置する部分の基板本体１７の下面１７Ｂに配置されている。バスライン５３は、接続部５３Ａ〜５３Ｃと、配線部５３Ｄ〜５３Ｆとを有する。接続部５３Ａは、貫通ビア２７の形成位置に対応する部分の基板本体１７の下面１７Ｂに設けられている。接続部５３Ａは、貫通ビア２７の下端部と接続されている。接続部５３Ｂは、貫通ビア２３の形成位置に対応する部分の基板本体１７の下面１７Ｂに設けられている。接続部５３Ｂは、貫通ビア２３の下端部と接続されている。接続部５３Ｃは、貫通ビア３３の形成位置に対応する部分の基板本体１７の下面１７Ｂに設けられている。接続部５３Ｃは、貫通ビア３３の下端部と接続されている。
【００３５】
配線部５３Ｄは、接続部５３Ａと接続部５３Ｂとの間に位置する部分の基板本体１７の下面１７Ｂに設けられている。配線部５３Ｄは、その一方の端部が接続部５３Ａと接続されており、他方の端部が接続部５３Ｂと接続されている。配線部５３Ｅは、接続部５３Ｂと接続部５３Ｃとの間に位置する部分の基板本体１７の下面１７Ｂに設けられている。配線部５３Ｅは、その一方の端部が接続部５３Ｂと接続されており、他方の端部が接続部５３Ｃと接続されている。配線部５３Ｆは、基板本体１７の下面１７Ｂに設けられている。配線部５３Ｆは、その一方の端部が接続部５３Ｃと接続されている。また、接続部５３Ａ，５３Ｃ間のバスライン５３の長さは、接続部５２Ａ，５２Ｃ間のバスライン５２の長さよりも長くなるように設定されている。
【００３６】
第１の半導体チップ１２は、第１の半導体チップ１２の角部１２Ａがパッド３６，４５の近傍に位置するように、基板本体１７の上面１７Ａに固定されている。第１の半導体チップ１２は、平面視四角形とされており、信号用電極パッド６１Ａ，６１Ｂと、電源用電極パッド６１Ｃ，６１Ｄとを有する。
【００３７】
信号用電極パッド６１Ａは、高速で伝送する必要のある信号が通過するパッドである。信号用電極パッド６１Ａは、第１の半導体チップ１２の角部１２Ａの角１２Ａ−１に近接するように設けられている。信号用電極パッド６１Ａは、金属ワイヤ６５を介して、パッド３６と電気的に接続されている。これにより、信号用電極パッド６１Ａは、バスライン５１と電気的に接続される。
【００３８】
信号用電極パッド６１Ｂは、バスライン５１が伝送する信号よりも低速で伝送可能な信号が通過するパッドである。信号用電極パッド６１Ｂは、第１の半導体チップ１２の角部１２Ａに設けられている。信号用電極パッド６１Ｂは、金属ワイヤ６５を介して、パッド３７と電気的に接続されている。これにより、信号用電極パッド６１Ｂは、バスライン５２と電気的に接続される。
【００３９】
電源用電極パッド６１Ｃは、信号用電極パッド６１Ｂと電源用電極パッド６１Ｄとの間に配置されている。電源用電極パッド６１Ｃは、金属ワイヤ６５を介して、パッド３８と電気的に接続されている。これにより、電源用電極パッド６１Ｃは、バスライン５３と電気的に接続される。
【００４０】
電源用電極パッド６１Ｄは、第１の半導体チップ１２の角部１２Ｂに設けられている。電源用電極パッド６１Ｄは、金属ワイヤ６５を介して、パッド３９と電気的に接続されている。これにより、電源用電極パッド６１Ｄは、バスライン５４と電気的に接続される。電源用電極パッド６１Ｃ，６１Ｄは、第１の半導体チップ１２に電源を供給するためのパッドである。
【００４１】
上記構成とされた第１の半導体チップ１２としては、例えば、メモリー用半導体チップやＣＰＵ用半導体チップ等を用いることができる。
【００４２】
第２の半導体チップ１３は、第２の半導体チップ１３の角部１３Ａが第１の半導体チップ１２の角部１２Ａの近傍に位置するように、基板本体１７の上面１７Ａに固定されている。第２の半導体チップ１３の側面１３Ｄ（角部１３Ａを構成する側面）は、第１の半導体チップ１２の側面１２Ｃ（角部１２Ａを構成する側面）と対向している。第２の半導体チップ１３は、平面視四角形とされており、信号用電極パッド６２Ａ，６２Ｂと、電源用電極パッド６２Ｃ，６２Ｄとを有する。
【００４３】
信号用電極パッド６２Ａは、高速で伝送する必要のある信号が通過するパッドである。信号用電極パッド６２Ａは、第２の半導体チップ１３の角部１３Ａの角１３Ａ−１に近接するように設けられている。信号用電極パッド６２Ａは、金属ワイヤ６６を介して、パッド４１と電気的に接続されている。これにより、信号用電極パッド６２Ａは、バスライン５１と電気的に接続される。
【００４４】
信号用電極パッド６２Ｂは、バスライン５１が伝送する信号よりも低速で伝送可能な信号が通過するパッドである。信号用電極パッド６２Ｂは、第２の半導体チップ１３の角部１３Ａに設けられている。信号用電極パッド６２Ｂは、金属ワイヤ６６を介して、パッド４２と電気的に接続されている。これにより、信号用電極パッド６２Ｂは、バスライン５２と電気的に接続される。
【００４５】
電源用電極パッド６２Ｃは、信号用電極パッド６２Ｂと電源用電極パッド６２Ｄとの間に配置されている。電源用電極パッド６２Ｃは、金属ワイヤ６６を介して、パッド４３と電気的に接続されている。これにより、電源用電極パッド６２Ｃは、バスライン５３と電気的に接続される。
【００４６】
電源用電極パッド６２Ｄは、第２の半導体チップ１３の角部１３Ｂに設けられている。電源用電極パッド６２Ｄは、金属ワイヤ６６を介して、パッド４４と電気的に接続されている。これにより、電源用電極パッド６２Ｄは、バスライン５４と電気的に接続される。電源用電極パッド６２Ｃ，６２Ｄは、第２の半導体チップ１３に電源を供給するためのパッドである。
【００４７】
上記構成とされた第２の半導体チップ１３としては、例えば、メモリー用半導体チップやＣＰＵ用半導体チップ等を用いることができる。
【００４８】
第３の半導体チップ１４は、第３の半導体チップ１４の角部１４Ａが第１の半導体チップ１２の角部１２Ａの近傍に位置するように、基板本体１７の上面１７Ａに固定されている。第３の半導体チップ１４の側面１４Ｃ（角部１４Ａを構成する側面）は、第１の半導体チップ１２の側面１２Ｄ（角部１２Ａを構成する側面）と対向している。第３の半導体チップ１４は、平面視四角形とされており、信号用電極パッド６３Ａ，６３Ｂと、電源用電極パッド６３Ｃ，６３Ｄとを有する。
【００４９】
信号用電極パッド６３Ａは、高速で伝送する必要のある信号が通過するパッドである。信号用電極パッド６３Ａは、第３の半導体チップ１４の角部１４Ａの角１４Ａ−１に近接するように設けられている。信号用電極パッド６３Ａは、金属ワイヤ６７を介して、パッド４５と電気的に接続されている。これにより、信号用電極パッド６３Ａは、バスライン５１と電気的に接続される。
【００５０】
信号用電極パッド６３Ｂは、バスライン５１が伝送する信号よりも低速で伝送可能な信号が通過するパッドである。信号用電極パッド６３Ｂは、第３の半導体チップ１４の角部１４Ａ近傍に設けられている。信号用電極パッド６３Ｂは、金属ワイヤ６７を介して、パッド４６と電気的に接続されている。これにより、信号用電極パッド６３Ｂは、バスライン５２と電気的に接続される。
【００５１】
電源用電極パッド６３Ｃは、信号用電極パッド６３Ｂと電源用電極パッド６３Ｄとの間に設けられている。電源用電極パッド６３Ｃは、金属ワイヤ６７を介して、パッド４７と電気的に接続されている。これにより、電源用電極パッド６３Ｃは、バスライン５３と電気的に接続される。
【００５２】
電源用電極パッド６３Ｄは、第３の半導体チップ１４の角部１４Ｂに設けられている。電源用電極パッド６３Ｄは、金属ワイヤ６７を介して、パッド４８と電気的に接続されている。これにより、電源用電極パッド６３Ｄは、バスライン５４と電気的に接続される。電源用電極パッド６３Ｃ，６３Ｄは、第３の半導体チップ１４に電源を供給するためのパッドである。
【００５３】
上記構成とされた第３の半導体チップ１４としては、例えば、メモリー用半導体チップやＣＰＵ用半導体チップ等を用いることができる。
【００５４】
上記構成とされた半導体装置１０では、第１乃至第３の半導体チップ１２〜１４に設けられた信号用電極パッド６１Ａ〜６３Ａが、３つの接続部間に配置された部分の長さが最も短いバスライン５１に対してシリアル接続されると共に、第１乃至第３の半導体チップ１２〜１４に設けられた信号用電極パッド６１Ｂ〜６３Ｂがバスライン５１の次に長さの短いバスライン５２に対してシリアル接続されている。
【００５５】
本実施の形態の半導体装置によれば、第１乃至第３の半導体チップ１２〜１４の角部１２Ａ〜１４Ａに信号用電極パッド６１Ａ，６１Ｂ，６２Ａ，６２Ｂ，６３Ａ，６３Ｂを設け、配線基板１１に配置された第１の半導体チップ１２の角部１２Ａの近傍に第２及び第３の半導体チップ１３，１４の角部１３Ａ，１４Ａを配置すると共に、信号用電極パッド６１Ａ〜６３Ａをバスライン５１にシリアル接続し、信号用電極パッド６１Ｂ〜６３Ｂをバスライン５２にシリアル接続することにより、接続部５１Ａ〜５１Ｃ間に配置された部分のバスライン５１の長さ、及び接続部５２Ａ〜５２Ｃ間に配置された部分のバスライン５２の長さを従来よりも短くすることが可能となるため、第１乃至第３の半導体チップ１２〜１４間における信号の伝送速度を高速化することができる。
【００５６】
また、配線基板１１に配置された第１の半導体チップ１２の角部１２Ａの近傍に第２及び第３の半導体チップ１３，１４の角部１３Ａ，１４Ａを配置すると共に、第２及び第３の半導体チップ１３，１４を第１の半導体チップ１２の角部１２Ａを構成する２つの側面１２Ｃ，１２Ｄのいずれか一方と対向するように配置することにより、接続部５１Ａ〜５１Ｃ間に配置された部分のバスライン５１の長さ、及び接続部５２Ａ〜５２Ｃ間に配置された部分のバスライン５２の長さをさらに短くすることが可能となる。
【００５７】
また、高速で伝送する必要のある信号が通過する信号用電極パッド６１Ａ，６２Ａ，６３Ａを第１乃至第３の半導体チップ１２〜１４の角部１２Ａ〜１４Ａの角１２Ａ−１〜１４Ａ−１に近接させて配置することにより、信号用電極パッド６１Ａ，６２Ａ，６３Ａが接続されるバスライン５１の長さ（接続部５１Ａ〜５１Ｃ間に配置された部分のバスライン５１の長さ）を他のバスライン５２〜５４よりも短くすることができる。
【００５８】
なお、配線基板１１上における第１乃至第３の半導体チップ１２〜１４の配設位置は、本実施の形態に限定されない。例えば、第２及び第３の半導体チップ１３，１４を第１の半導体チップ１２の角部１２Ａを構成する２つの側面１２Ｃ，１２Ｄと対向しないように配置した状態で、第１の半導体チップ１２の角部１２Ａの近傍に第２及び第３の半導体チップ１３，１４の角部１３Ａ，１４Ａを配置してもよい。
【００５９】
（第２の実施の形態）
図６及び図７は、本発明の第２の実施の形態に係る半導体装置の平面図であり、図８は、図６に示す半導体装置のＢ−Ｂ線方向の断面図である。
【００６０】
図６〜図８を参照するに、第２の実施の形態の半導体装置７０は、配線基板７１と、同じ機能を有した第１乃至第４の半導体チップ１２〜１４，７２とを有する。
【００６１】
配線基板７１は、第１の実施の形態で説明した配線基板１１の構成に、さらに貫通ビア７４〜７７及びパッド８１〜８４を設けると共に、配線基板１１に設けられたバスライン５１〜５４の代わりにバスライン８６〜８９を設けた以外は配線基板１１と同様に構成される。
【００６２】
貫通ビア７４〜７７は、第３の半導体チップ１３と第４の半導体チップ７２との間に位置する部分の基板本体１７を貫通するように設けられている。貫通ビア７４は、第４の半導体チップ７２の角部７２Ａの近傍に配置されている。貫通ビア７４は、その上端部がパッド８１と接続されており、下端部がバスライン８６と接続されている貫通ビア７５は、貫通ビア７４と貫通ビア７６との間に配置されている。貫通ビア７５は、その上端部がパッド８２と接続されており、下端部がバスライン８７と接続されている。
【００６３】
貫通ビア７６は、貫通ビア７５と貫通ビア７７との間に配置されている。貫通ビア７６は、その上端部がパッド８３と接続されており、下端部がバスライン８８と接続されている。貫通ビア７７は、第４の半導体チップ７２の角部７２Ｂの近傍に配置されている。貫通ビア７７は、その上端部がパッド８４と接続されており、下端部がバスライン８９と接続されている。貫通ビア７４〜７７の材料としては、例えば、Ｃｕを用いることができる。
【００６４】
パッド８１は、貫通ビア７４の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド８１は、貫通ビア７４の上端部と接続されている。パッド８２は、貫通ビア７５の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド８２は、貫通ビア７５の上端部と接続されている。パッド８３は、貫通ビア７６の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド８３は、貫通ビア７６の上端部と接続されている。パッド８４は、貫通ビア７７の形成位置に対応する部分の基板本体１７の上面１７Ａに設けられている。パッド８４は、貫通ビア７７の上端部と接続されている。パッド８１〜８４は、第４の半導体チップ７２を配線基板７１にワイヤボンディング接続するためのパッドである。
【００６５】
バスライン８６は、高速で伝送する必要のある信号を伝送するバスラインである。バスライン８６は、基板本体１７の下面１７Ｂに設けられている。バスライン８６は、第１の実施の形態で説明したバスライン５１の構成に、接続部９１及び配線部９２を設けた以外はバスライン５１と同様に構成されている。接続部９１は、貫通ビア７４の形成位置に対応する部分の基板本体１７の下面１７Ｂに設けられている。接続部９１は、貫通ビア７４の下端部と接続されている。配線部９２は、接続部５１Ａと接続部９１との間に位置する部分の基板本体１７の下面１７Ｂに設けられている。配線部９２は、一方の端部が接続部５１Ａと接続されており、他方の端部が接続部９１と接続されている。
【００６６】
バスライン８７は、バスライン８６が伝送する信号よりも低速で伝送可能な信号を伝送するバスラインである。バスライン８７は、基板本体１７の下面１７Ｂに設けられている。バスライン８７は、第１の実施の形態で説明したバスライン５２の構成に、接続部９３及び配線部９４を設けた以外はバスライン５２と同様に構成されている。接続部９３は、貫通ビア７５の形成位置に対応する部分の基板本体１７の下面１７Ｂに設けられている。接続部９３は、貫通ビア７５の下端部と接続されている。配線部９４は、接続部５２Ａと接続部９３との間に位置する部分の基板本体１７の下面１７Ｂに設けられている。配線部９４は、その一方の端部が接続部５２Ａと接続されており、他方の端部が接続部９３と接続されている。配線部９４の長さは、配線部９２の長さよりも長くなるように設定されている。
【００６７】
バスライン８８は、基板本体１７の下面１７Ｂに設けられている。バスライン８８は、第１の実施の形態で説明したバスライン５３の構成に、接続部９６及び配線部９７を設けた以外はバスライン５３と同様に構成されている。接続部９６は、貫通ビア７６の形成位置に対応する部分の基板本体１７の下面１７Ｂに設けられている。接続部９６は、貫通ビア７６の下端部と接続されている。配線部９７は、接続部５３Ａと接続部９６との間に位置する部分の基板本体１７の下面１７Ｂに設けられている。配線部９７は、その一方の端部が接続部５３Ａと接続されており、他方の端部が接続部９６と接続されている。配線部９７の長さは、配線部９４の長さよりも長くなるように設定されている。
【００６８】
バスライン８９は、基板本体１７の下面１７Ｂに設けられている。バスライン８８は、第１の実施の形態で説明したバスライン５４の構成に、接続部９８及び配線部９９を設けた以外はバスライン５４と同様に構成されている。接続部９８は、貫通ビア７７の形成位置に対応する部分の基板本体１７の下面１７Ｂに設けられている。接続部９８は、貫通ビア７７の下端部と接続されている。配線部９９は、接続部５４Ａと接続部９８との間に位置する部分の基板本体１７の下面１７Ｂに設けられている。配線部９９は、その一方の端部が接続部５４Ａと接続されており、他方の端部が接続部９８と接続されている。配線部９９の長さは、配線部９７の長さよりも長くなるように設定されている。
【００６９】
第４の半導体チップ７２は、第４の半導体チップ７２の角部７２Ａが第１の半導体チップ１２の角部１２Ａの近傍に位置するように、基板本体１７の上面１７Ａに固定されている。第４の半導体チップ７２は、平面視四角形とされている。
第４の半導体チップ７２の角部７２Ａを構成する２つの側面７２Ｃ，７２Ｄのうち、側面７２Ｃは第３の半導体チップ１４の側面１４Ｄと対向しており、側面７２Ｄは第２の半導体チップ１３の側面１３Ｃと対向している。第４の半導体チップ７２は、信号用電極パッド１０２Ａ，１０２Ｂと、電源用電極パッド１０２Ｃ，１０２Ｄとを有する。
【００７０】
信号用電極パッド１０２Ａは、高速で伝送する必要のある信号が通過するパッドである。信号用電極パッド１０２Ａは、第４の半導体チップ７２の角部７２Ａの角７２Ａ−１に近接するように設けられている。信号用電極パッド１０２Ａは、金属ワイヤ１０４を介して、パッド８１と電気的に接続されている。これにより、信号用電極パッド１０２Ａは、バスライン８６と電気的に接続される。
【００７１】
信号用電極パッド１０２Ｂは、バスライン８６が伝送する信号よりも低速で伝送可能な信号が通過するパッドである。信号用電極パッド１０２Ｂは、第４の半導体チップ７２の角部７２Ａ近傍に設けられている。信号用電極パッド１０２Ｂは、金属ワイヤ１０４を介して、パッド８２と電気的に接続されている。これにより、信号用電極パッド１０２Ｂは、バスライン８７と電気的に接続される。
【００７２】
電源用電極パッド１０２Ｃは、信号用電極パッド１０２Ｂと電源用電極パッド１０２Ｄとの間に配置されている。電源用電極パッド１０２Ｃは、金属ワイヤ１０４を介して、パッド８３と電気的に接続されている。これにより、電源用電極パッド１０２Ｃは、バスライン８８と電気的に接続される。
【００７３】
電源用電極パッド１０２Ｄは、第４の半導体チップ７２の角部７２Ｂ近傍に設けられている。電源用電極パッド１０２Ｄは、金属ワイヤ１０４を介して、パッド８４と電気的に接続されている。これにより、電源用電極パッド１０２Ｄは、バスライン８９と電気的に接続される。電源用電極パッド１０２Ｃ，１０２Ｄは、第４の半導体チップ７２に電源を供給するためのパッドである。
【００７４】
上記構成とされた第４の半導体チップ７２としては、例えば、メモリー用半導体チップやＣＰＵ用半導体チップ等を用いることができる。
【００７５】
上記構成とされた半導体装置７０では、第１乃至第４の半導体チップ１２〜１４，７２に設けられた信号用電極パッド６１Ａ〜６３Ａ，１０２Ａが４つの接続部間に配置された部分の長さが最も短いバスライン８６に対してシリアル接続されると共に、第１乃至第４の半導体チップ１２〜１４，７２に設けられた信号用電極パッド６１Ｂ〜６３Ｂ，１０２Ｂがバスライン８６の次に長さの短いバスライン８７に対してシリアル接続されている。
【００７６】
本実施の形態の半導体装置によれば、第１乃至第４の半導体チップ１２〜１４，７２の角部１２Ａ〜１４Ａ，７２Ａに信号用電極パッド６１Ａ，６１Ｂ，６２Ａ，６２Ｂ，６３Ａ，６３Ｂ，１０２Ａ，１０２Ｂを設け、配線基板７１に配置された第１の半導体チップ１２の角部１２Ａの近傍に第２乃至第４の半導体チップ１３，１４，７２の角部１３Ａ，１４Ａ，７２Ａを配置すると共に、信号用電極パッド６１Ａ〜６３Ａ，１０２Ａをバスライン８６にシリアル接続し、信号用電極パッド６１Ｂ〜６３Ｂ，１０２Ｂをバスライン８７にシリアル接続することにより、接続部５１Ａ〜５１Ｃ，９１間に配置された部分のバスライン８６の長さ、及び接続部５２Ａ〜５２Ｃ，９３間に配置された部分のバスライン８７の長さを従来よりも短くすることが可能となるため、第１乃至第４の半導体チップ１２〜１４，７２間における信号の伝送速度を高速化することができる。
【００７７】
また、第４の半導体チップ１２の角部７２Ａを構成する２つの側面７２Ｃ，７２Ｄのうち、いずれか一方の側面１２Ｃ，１２Ｄと対向するように第２及び第３の半導体チップ１３，１４を配置することにより、接続部５１Ａ〜５１Ｃ，９１間に配置された部分のバスライン８６の長さ、及び接続部５２Ａ〜５２Ｃ，９３間に配置された部分のバスライン８７の長さをさらに短くすることが可能となる。
【００７８】
また、高速で伝送する必要のある信号が通過する信号用電極パッド６１Ａ〜６３Ａ，１０２Ａを第１乃至第４の半導体チップ１２〜１４，７２の角部１２Ａ〜１４Ａ，７２Ａの角１２Ａ−１〜１４Ａ−１，７２Ａ−１に近接させて配置することにより、信号用電極パッド６１Ａ〜６３Ａ，１０２Ａが接続されるバスライン８６の長さを他のバスライン８７〜８９よりも短くすることができる。
【００７９】
（第３の実施の形態）
図９及び図１０は、本発明の第３の実施の形態に係る半導体装置の平面図であり、図１１は、図１０に示す半導体装置のＣ−Ｃ線方向の断面図である。
【００８０】
図９〜図１１を参照するに、第３の実施の形態の半導体装置１１０は、同じ機能を有した第１乃至第３の半導体チップ１１２〜１１４と、配線基板１１５とを有する。
【００８１】
第１の半導体チップ１１２は、後述する基板本体１１７の下面１１７Ｂに固定されている。第１の半導体チップ１１２は、平面視四角形とされている。第１の半導体チップ１１２は、第１の実施の形態で説明した第１の半導体チップ１２に設けられた信号用電極パッド６１Ａ，６１Ｂ及び電源用電極パッド６１Ｃ，６１Ｄを第１の半導体チップ１１２の角部１１２Ａ，１１２Ｂ間に配置した以外は第１の半導体チップ１２と同様に構成されている。信号用電極パッド６１Ａは、第１の半導体チップ１１２の角部１１２Ａの角１１２Ａ−１に近接して配置されており、信号用電極パッド６１Ｂは、第１の半導体チップ１１２の角部１１２Ａに配置されている。
【００８２】
第２の半導体チップ１１３は、第２の半導体チップ１１３の角部１１３Ａが第１の半導体チップ１１２の角部１１２Ａの近傍に配置されると共に、第２の半導体チップ１１３の側面１１３Ｃが第１の半導体チップ１１２の側面１１２Ｄと対向するように、後述する基板本体１１７の下面１１７Ｂに固定されている。第２の半導体チップ１１３は、平面視四角形とされている。第２の半導体チップ１１３は、第１の実施の形態で説明した第２の半導体チップ１３に設けられた信号用電極パッド６２Ａ，６２Ｂ及び電源用電極パッド６２Ｃ，６２Ｄを第２の半導体チップ１１３の角部１１３Ａ，１１３Ｂ間に配置した以外は第２の半導体チップ１３と同様に構成されている。信号用電極パッド６２Ａは、第２の半導体チップ１１３の角部１１３Ａの角１１３Ａ−１に近接するように配置されており、信号用電極パッド６２Ｂは、第２の半導体チップ１１３の角部１１３Ａに配置されている。
【００８３】
第３の半導体チップ１１４は、第３の半導体チップ１１４の角部１１４Ａが第１の半導体チップ１１２の角部１１２Ａの近傍に配置されると共に、第３の半導体チップ１１４の側面１１４Ｄが第１の半導体チップ１１２の側面１１２Ｃと対向するように、後述する基板本体１１７の下面１１７Ｂに固定されている。第３の半導体チップ１１４は、平面視四角形とされている。第３の半導体チップ１１４は、第１の実施の形態で説明した第３の半導体チップ１４に設けられた信号用電極パッド６３Ａ，６３Ｂ及び電源用電極パッド６３Ｃ，６３Ｄを第３の半導体チップ１１４の角部１１４Ａ，１１４Ｂ間に配置した以外は第３の半導体チップ１４と同様に構成されている。信号用電極パッド６３Ａは、第３の半導体チップ１１４の角部１１４Ａの角１１４Ａ−１に近接するように配置されており、信号用電極パッド６３Ｂは、第３の半導体チップ１１４の角部１１４Ａに配置されている。
【００８４】
配線基板１１５は、基板本体１１７と、バスライン１２１〜１２４とを有する。基板本体１１７は、板状とされており、貫通部１２６〜１２８を有する。貫通部１２６は、信号用電極パッド６１Ａ，６１Ｂ及び電源用電極パッド６１Ｃ，６１Ｄと対向する部分の基板本体１１７を貫通するように形成されている。貫通部１２７は、信号用電極パッド６２Ａ，６２Ｂ及び電源用電極パッド６２Ｃ，６２Ｄと対向する部分の基板本体１１７を貫通するように形成されている。貫通部１２８は、信号用電極パッド６３Ａ，６３Ｂ及び電源用電極パッド６３Ｃ，６３Ｄと対向する部分の基板本体１１７を貫通するように形成されている。
【００８５】
バスライン１２１は、配線部１３１〜１３３を有する。配線部１３１は、信号用電極パッド６１Ａと信号用電極パッド６２Ａとの間に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１３１は、一方の端部が金属ワイヤ１３５を介して信号用電極パッド６１Ａと電気的に接続されており、他方の端部が金属ワイヤ１３６を介して信号用電極パッド６２Ａと電気的に接続されている。
【００８６】
配線部１３２は、信号用電極パッド６１Ａと信号用電極パッド６３Ａとの間に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１３２は、一方の端部が金属ワイヤ１３７を介して信号用電極パッド６１Ａと電気的に接続されており、他方の端部が金属ワイヤ１３８を介して信号用電極パッド６３Ａと電気的に接続されている。配線部１３３は、信号用電極パッド６３Ａの近傍に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１３３は、一方の端部が金属ワイヤ１３９を介して信号用電極パッド６３Ａと電気的に接続されている。
【００８７】
バスライン１２２は、バスライン１２１の外側に位置する部分の基板本体１１７の上面１１７Ａに配置されている。バスライン１２２は、配線部１４１〜１４３を有する。配線部１４１は、信号用電極パッド６１Ｂと信号用電極パッド６２Ｂとの間に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１４１は、一方の端部が金属ワイヤ１４５を介して信号用電極パッド６１Ｂと電気的に接続されており、他方の端部が金属ワイヤ１４６を介して信号用電極パッド６２Ｂと電気的に接続されている。
【００８８】
配線部１４２は、信号用電極パッド６１Ｂと信号用電極パッド６３Ｂとの間に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１４２は、一方の端部が金属ワイヤ１４７を介して信号用電極パッド６１Ｂと電気的に接続されており、他方の端部が金属ワイヤ１４８を介して信号用電極パッド６３Ｂと電気的に接続されている。配線部１４３は、信号用電極パッド６３Ｂの近傍に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１４３は、一方の端部が金属ワイヤ１４９を介して信号用電極パッド６３Ｂと電気的に接続されている。
【００８９】
バスライン１２３は、配線部１５１〜１５３を有する。配線部１５１は、電源用電極パッド６１Ｃと電源用電極パッド６２Ｃとの間に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１５１は、一方の端部が金属ワイヤ１５５を介して電源用電極パッド６１Ｃと電気的に接続されており、他方の端部が金属ワイヤ１５６を介して電源用電極パッド６２Ｃと電気的に接続されている。
【００９０】
配線部１５２は、電源用電極パッド６１Ｃと電源用電極パッド６３Ｃとの間に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１５２は、一方の端部が金属ワイヤ１５７を介して電源用電極パッド６１Ｃと電気的に接続されており、他方の端部が金属ワイヤ１５８を介して電源用電極パッド６３Ｃと電気的に接続されている。配線部１５３は、電源用電極パッド６３Ｃの近傍に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１５３は、一方の端部が金属ワイヤ１５９を介して電源用電極パッド６３Ｃと電気的に接続されている。
【００９１】
バスライン１２４は、配線部１６１〜１６３を有する。配線部１６１は、電源用電極パッド６１Ｄと電源用電極パッド６２Ｄとの間に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１６１は、一方の端部が金属ワイヤ１６５を介して電源用電極パッド６１Ｄと電気的に接続されており、他方の端部が金属ワイヤ１６６を介して電源用電極パッド６２Ｄと電気的に接続されている。
【００９２】
配線部１６２は、電源用電極パッド６１Ｄと電源用電極パッド６３Ｄとの間に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１６２は、一方の端部が金属ワイヤ１６７を介して電源用電極パッド６１Ｄと電気的に接続されており、他方の端部が金属ワイヤ１６８を介して電源用電極パッド６３Ｄと電気的に接続されている。配線部１６３は、電源用電極パッド６３Ｄの近傍に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１６３は、一方の端部が金属ワイヤ１６９を介して電源用電極パッド６３Ｄと電気的に接続されている。
【００９３】
バスライン１２１は、上記説明したバスライン１２１〜１２４の中で、第１乃至第３の半導体チップ１１２〜１１４間に配置された２つの配線部（例えば、バスライン１２１の場合は配線部１３１，１３２）の長さが最も長さの短いバスラインである。また、バスライン１２２は、第１乃至第３の半導体チップ１１２〜１１４間に配置された２つの配線部（例えば、バスライン１２２の場合は配線部１４１，１４２）の長さがバスライン１２１の次に短いバスラインである。
【００９４】
上記構成とされた半導体装置１１０では、信号用電極パッド６１Ａ〜６３Ａが最も長さの短いバスライン１２１に対してシリアル接続されると共に、第１乃至第３の半導体チップ１１２〜１１４に設けられた信号用電極パッド６１Ｂ〜６３Ｂがバスライン１２１の次に長さの短いバスライン１２２に対してシリアル接続されている。
【００９５】
本実施の形態の半導体装置によれば、第１乃至第３の半導体チップ１１２〜１１４の１つの角部１１２Ａ〜１１４Ａに信号用電極パッド６１Ａ，６１Ｂ，６２Ａ，６２Ｂ，６３Ａ，６３Ｂを設け、配線基板１１５に配置された第１の半導体チップ１１２の角部１１２Ａの近傍に第２及び第３の半導体チップ１１３，１１４の角部１１３Ａ，１１４Ａを配置すると共に、信号用電極パッド６１Ａ〜６３Ａをバスライン１２１にシリアル接続し、信号用電極パッド６１Ｂ〜６３Ｂをバスライン１２２にシリアル接続することにより、第１乃至第３の半導体チップ１１２〜１１４間に配置された部分のバスライン１２１，１２２の長さを従来よりも短くすることが可能となるため、第１乃至第３の半導体チップ１１２〜１１４間における信号の伝送速度を高速化することができる。
【００９６】
また、第１の半導体チップ１１２の角部１１２Ａを構成する２つの側面１１２Ｃ，１１２Ｄのうち、いずれか一方の側面１１２Ｃ，１１２Ｄと対向するように第２及び第３の半導体チップ１１３，１１４を配置することにより、第１乃至第３の半導体チップ１１２〜１１４間に配置された部分のバスライン１２１，１２２の長さをさらに短くすることが可能となる。
【００９７】
また、高速で伝送する必要のある信号が通過する信号用電極パッド６１Ａ，６２Ａ，６３Ａを第１乃至第３の半導体チップ１１２〜１１４の角部１１２Ａ〜１１４Ａの角１１２Ａ−１〜１１４Ａ−１に近接させて配置することにより、信号用電極パッド６１Ａ，６２Ａ，６３Ａが接続されるバスライン１２１の長さを他のバスライン１２２〜１２４よりも短くすることができる。
【００９８】
なお、第１の半導体チップ１１２の角部１１２Ａの近傍に第２及び第３の半導体チップ１１３，１１４の角部１１３Ａ，１１４Ａが配置されていればよく、第２及び第３の半導体チップ１１３，１１４の配設位置は、本実施の形態に限定されない。
【００９９】
（第４の実施の形態）
図１２及び図１３は、本発明の第４の実施の形態に係る半導体装置の平面図であり、図１４は、図１２に示す半導体装置のＤ−Ｄ線方向の断面図である。図１２〜図１４において、第３の実施の形態の半導体装置１１０と同一構成部分には同一符号を付す。
【０１００】
図１２〜図１４を参照するに、第４の実施の形態の半導体装置１７５は、配線基板１７６と、同じ機能を有した第１乃至第４の半導体チップ１１２〜１１４，１７７とを有する。
【０１０１】
配線基板１７６は、第３の実施の形態で説明した配線基板１１５に設けられた基板本体１１７に貫通部１７８を形成すると共に、配線基板１１５に設けられたバスライン１２１〜１２４の代わりにバスライン１８１〜１８４を設けた以外は配線基板１１５と同様に構成される。
【０１０２】
貫通部１７８は、第４の半導体チップ１７７の配設領域に対応する部分の基板本体１１７に設けられている。貫通部１７８は、第４の半導体チップ１７７に設けられた後述する信号用電極パッド１０２Ａ，１０２Ｂ及び電源用電極パッド１０２Ｃ，１０２Ｄを露出するように形成されている。
【０１０３】
バスライン１８１は、第３の実施の形態で説明したバスライン１２１の構成に配線部１８６を設けた以外はバスライン１２１と同様に構成される。配線部１８６は、信号用電極パッド６２Ａと信号用電極パッド１０２Ａとの間に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１８６は、その一方の端部が金属ワイヤ１９１を介して信号用電極パッド６２Ａと電気的に接続されており、他方の端部が金属ワイヤ１９２を介して信号用電極パッド１０２Ａと電気的に接続されている。配線部１８６は、第２の半導体チップ１１３と第４の半導体チップ１７７との間に配置された配線部の中で最も長さの短い配線部である。
【０１０４】
バスライン１８２は、第３の実施の形態で説明したバスライン１２２の構成に配線部１８７を設けた以外はバスライン１２２と同様に構成される。配線部１８７は、信号用電極パッド６２Ｂと信号用電極パッド１０２Ｂとの間に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１８７は、一方の端部が金属ワイヤ１９３を介して信号用電極パッド６２Ｂと電気的に接続されており、他方の端部が金属ワイヤ１９４を介して信号用電極パッド１０２Ｂと電気的に接続されている。配線部１８７は、第２の半導体チップ１１３と第４の半導体チップ１７７との間に配置された配線部の中で配線部１８６の次に長さの短い配線部である。
【０１０５】
バスライン１８３は、第３の実施の形態で説明したバスライン１２３の構成に配線部１８８を設けた以外はバスライン１２３と同様に構成される。配線部１８８は、電源用電極パッド６２Ｂと電源用電極パッド１０２Ｂとの間に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１８８は、一方の端部が金属ワイヤ１９５を介して電源用電極パッド６２Ｃと電気的に接続されており、他方の端部が金属ワイヤ１９６を介して電源用電極パッド１０２Ｃと電気的に接続されている。
【０１０６】
バスライン１８４は、第３の実施の形態で説明したバスライン１２４の構成に配線部１８９を設けた以外はバスライン１２４と同様に構成される。配線部１８９は、電源用電極パッド６２Ｄと電源用電極パッド１０２Ｄとの間に位置する部分の基板本体１１７の上面１１７Ａに設けられている。配線部１８９は、一方の端部が金属ワイヤ１９７を介して電源用電極パッド６２Ｄと電気的に接続されており、他方の端部が金属ワイヤ１９８を介して電源用電極パッド１０２Ｄと電気的に接続されている。
【０１０７】
第４の半導体チップ１７７は、第４の半導体チップ１７７の角部１７７Ａが第１の半導体チップ１１２の角部１１２Ａの近傍に配置されると共に、第４の半導体チップ１７７の側面１７７Ｃが第２の半導体チップ１１２の側面１１３Ｄと対向し、第４の半導体チップ１７７の側面１７７Ｄが第３の半導体チップ１１４の側面１１４Ｃと対向するように、基板本体１１７の上面１１７Ａに固定されている。第４の半導体チップ１７７は、平面視四角形とされている。第４の半導体チップ１７７は、第２の実施の形態で説明した第４の半導体チップ７２に設けられた信号用電極パッド１０２Ａ，１０２Ｂ及び電源用電極パッド１０２Ｃ，１０２Ｄを第４の半導体チップ１７７の角部１７７Ａ，１７７Ｂ間に配置した以外は第４の半導体チップ７２と同様に構成されている。信号用電極パッド１０２Ａは、第４の半導体チップ１７７の角部１７７Ａの角１７７Ａ−１に近接するように配置されており、信号用電極パッド１０２Ｂは、第４の半導体チップ１７７の角部１７７Ａに配置されている。第４の半導体チップ１７７としては、例えば、メモリー用半導体チップやＣＰＵ用半導体チップ等を用いることができる。
【０１０８】
上記構成とされた半導体装置１７５では、信号用電極パッド６１Ａ〜６３Ａ，１０２Ａが第１乃至第４の半導体チップ１１２〜１１４，１７７間に配置された部分の長さが最も短いバスライン１８１に対してシリアル接続されると共に、信号用電極パッド６１Ｂ〜６３Ｂ，１０２Ｂが第１乃至第４の半導体チップ１１２〜１１４，１７７間に配置された部分の長さがバスライン１８１の次に短いバスライン１８２に対してシリアル接続されている。
【０１０９】
本実施の形態の半導体装置によれば、第１乃至第４の半導体チップ１１２〜１１４，１７７の１つの角部１１２Ａ〜１１４Ａ，１７７Ａに信号用電極パッド６１Ａ，６１Ｂ，６２Ａ，６２Ｂ，６３Ａ，６３Ｂ，１０２Ａ，１０２Ｂを設け、配線基板１７６に配置された第１の半導体チップ１１２の角部１１２Ａの近傍に第２乃至第４の半導体チップ１１３，１１４，１７７の角部１１３Ａ，１１４Ａ，１７７Ａを配置すると共に、信号用電極パッド６１Ａ〜６３Ａ，１０２Ａをバスライン１８１にシリアル接続し、信号用電極パッド６１Ｂ〜６３Ｂ，１０２Ｂをバスライン１８２にシリアル接続することにより、第１乃至第４の半導体チップ１１２〜１１４，１７７間に配置された部分のバスライン１８１（具体的には配線部１３１，１３２，１８６），１８２（具体的には配線１４１，１４２，１８７）の長さを短くすることが可能となるため、第１乃至第４の半導体チップ１１２〜１１４，１７７間における信号の伝送速度を高速化することができる。
【０１１０】
また、第２及び第３の半導体チップ１１３，１１４を、第１の半導体チップ１１２の角部１１２Ａを構成する２つの側面１１２Ｃ，１１２Ｄのうち、いずれか一方の側面１１２Ｃ，１１２Ｄと対向するように配置すると共に、第４の半導体チップ１７７の角部１７７Ａを構成する２つの側面１７７Ｃ，１７７Ｄを第２及び第３の半導体チップ１１３，１１４の側面１３Ｃ，１４Ｄと対向するように配置することにより、第１乃至第４の半導体チップ１１２〜１１４，１７７間に配置された部分のバスライン１８１，１８２の長さをさらに短くすることが可能となる。
【０１１１】
また、高速で伝送する必要のある信号が通過する信号用電極パッド６１Ａ〜６３Ａ，１０２Ａを第１乃至第４の半導体チップ１１２〜１１４，１７７の角部１１２Ａ〜１１４Ａ，１７７Ａの角１１２Ａ−１〜１１４Ａ−１，１７７Ａ−１に近接させて配置することにより、信号用電極パッド６１Ａ〜６３Ａ，１０２Ａが電気的に接続されるバスライン１８１の長さ（第１乃至第４の半導体チップ１１２〜１１４，１７７間に配置された部分のバスライン１８１の長さ）を他のバスライン１８２〜１８４よりも短くすることができる。
【０１１２】
（第５の実施の形態）
図１５は、本発明の第５の実施の形態に係る半導体装置の平面図であり、図１６は、図１５に示す半導体装置のＥ−Ｅ線方向の断面図である。図１５及び図１６において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
【０１１３】
図１５及び図１６を参照するに、第５の実施の形態の半導体装置１９０は、同じ機能を有した第１乃至第３の半導体チップ１９２〜１９４と、配線基板１９５とを有する。
【０１１４】
第１の半導体チップ１９２は、平面視四角形とされており、アンダーフィル樹脂１９６を介して、配線基板１９５上にフリップチップ接続されている。第１の半導体チップ１９２は、第１の実施の形態で説明した第１の半導体チップ１２に設けられた信号用電極パッド６１Ａ，６１Ｂ及び電源用電極パッド６１Ｃ，６１Ｄを第１の半導体チップ１９２の角部１９２Ａ，１９２Ｂ間に配置した以外は第１の半導体チップ１２と同様に構成されている。信号用電極パッド６１Ａは、第１の半導体チップ１９２の角部１９２Ａの角１９２Ａ−１に近接して配置されている。信号用電極パッド６１Ｂは、角１９２Ａ−１からやや離間した位置の角部１９２Ａに配置されている。
【０１１５】
第２の半導体チップ１９３は、平面視四角形とされており、アンダーフィル樹脂１９６を介して、配線基板１９５上にフリップチップ接続されている。第２の半導体チップ１９３は、第２の半導体チップ１９３の角部１９３Ａが第１の半導体チップ１９２の角部１９２Ａの近傍に配置されると共に、第２の半導体チップ１９３の側面１９３Ｃが第１の半導体チップ１９２の側面１９２Ｄと対向するように配置されている。第２の半導体チップ１９３は、第１の実施の形態で説明した第２の半導体チップ１３に設けられた信号用電極パッド６２Ａ，６２Ｂ及び電源用電極パッド６２Ｃ，６２Ｄを第２の半導体チップ１９３の角部１９３Ａ，１９３Ｂ間に配置した以外は第２の半導体チップ１３と同様に構成される。信号用電極パッド６２Ａは、第２の半導体チップ１９３の角部１９３Ａの角１９３Ａ−１に近接して配置されている。信号用電極パッド６２Ｂは、角１９３Ａ−１からやや離間した位置の角部１９３Ａに配置されている。
【０１１６】
第３の半導体チップ１９４は、平面視四角形とされており、アンダーフィル樹脂１９６を介して、配線基板１９５上にフリップチップ接続されている。第３の半導体チップ１９４は、第３の半導体チップ１９４の角部１９４Ａが第１の半導体チップ１９２の角部１９２Ａの近傍に配置されると共に、第３の半導体チップ１９４の側面１９４Ｄが第１の半導体チップ１９２の側面１９２Ｃと対向するように配置されている。第３の半導体チップ１９４は、第１の実施の形態で説明した第３の半導体チップ１４に設けられた信号用電極パッド６３Ａ，６３Ｂ及び電源用電極パッド６３Ｃ，６３Ｄを第３の半導体チップ１９４の角部１９４Ａ，１９４Ｂ間に配置した以外は第３の半導体チップ１４と同様に構成されている。信号用電極パッド６３Ａは、第３の半導体チップ１９４の角部１９４Ａの角１９４Ａ−１に近接して配置されており、信号用電極パッド６３Ｂは、角１９４Ａ−１からやや離間した位置の角部１９４Ａに配置されている。
【０１１７】
図１７は、図１５に示す配線基板の平面図である。図１７において、Ｆは第１の半導体チップ１９２が配設される領域、Ｇは第２の半導体チップ１９３が配設される領域、Ｈは第３の半導体チップ１９４が配設される領域をそれぞれ示している。
【０１１８】
図１５〜図１７を参照するに、配線基板１９５は、基板本体１９７と、バスライン２０１〜２０４とを有する。基板本体１９７は、板状とされている。基板本体１９７は、バスライン２０１〜２０４を形成するためのものである。
【０１１９】
バスライン２０１は、高速で伝送する必要のある信号を伝送するバスラインである。バスライン２０１は、基板本体１９７の上面１９７Ａに設けられている。バスライン２０１は、接続部２０１Ａ〜２０１Ｃと、配線部２０１Ｄ〜２０１Ｆとを有する。接続部２０１Ａは、信号用電極パッド６１Ａと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２０１Ａは、バンプ２０６を介して、信号用電極パッド６１Ａと電気的に接続されている。接続部２０１Ｂは、信号用電極パッド６２Ａと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２０１Ｂは、バンプ２０６を介して、信号用電極パッド６２Ａと電気的に接続されている。接続部２０１Ｃは、信号用電極パッド６３Ａと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２０１Ｃは、バンプ２０６を介して、信号用電極パッド６３Ａと電気的に接続されている。
【０１２０】
配線部２０１Ｄは、接続部２０１Ａと接続部２０１Ｂとの間に位置する部分の基板本体１９７の上面１９７Ａに設けられている。配線部２０１Ｄは、その一方の端部が接続部２０１Ａと接続されており、他方の端部が接続部２０１Ｂと接続されている。配線部２０１Ｅは、接続部２０１Ａと接続部２０１Ｃとの間に位置する部分の基板本体１９７の上面１９７Ａに設けられている。配線部２０１Ｅは、その一方の端部が接続部２０１Ａと接続されており、他方の端部が接続部２０１Ｃと接続されている。配線部２０１Ｆは、基板本体１９７の上面１９７Ａに設けられている。配線部２０１Ｆは、その一方の端部が接続部２０１Ｃと接続されている。
【０１２１】
バスライン２０２は、バスライン２０１が伝送する信号よりも低速で伝送可能な信号を伝送するためのものである。バスライン２０２は、バスライン２０１の形成位置よりも外側に位置する部分の基板本体１９７の上面１９７Ａに設けられている。バスライン２０２は、接続部２０２Ａ〜２０２Ｃと、配線部２０２Ｄ〜２０２Ｆとを有する。接続部２０２Ａは、信号用電極パッド６１Ｂと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２０２Ａは、バンプ２０６を介して、信号用電極パッド６１Ｂと電気的に接続されている。接続部２０２Ｂは、信号用電極パッド６２Ｂと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２０２Ｂは、バンプ２０６を介して、信号用電極パッド６２Ｂと電気的に接続されている。接続部２０２Ｃは、信号用電極パッド６３Ｂと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２０２Ｃは、バンプ２０６を介して、信号用電極パッド６３Ｂと電気的に接続されている。
【０１２２】
配線部２０２Ｄは、接続部２０２Ａと接続部２０２Ｂとの間に位置する部分の基板本体１９７の上面１９７Ａに設けられている。配線部２０２Ｄは、その一方の端部が接続部２０２Ａと接続されており、他方の端部が接続部２０２Ｂと接続されている。配線部２０２Ｅは、接続部２０２Ａと接続部２０２Ｃとの間に位置する部分の基板本体１９７の上面１９７Ａに設けられている。配線部２０２Ｅは、その一方の端部が接続部２０２Ａと接続されており、他方の端部が接続部２０２Ｃと接続されている。配線部２０２Ｆは、基板本体１９７の上面１９７Ａに設けられている。配線部２０２Ｆは、その一方の端部が接続部２０２Ｃと接続されている。
【０１２３】
バスライン２０３は、第１乃至第３の半導体チップ１９２〜１９４に電源を供給するためのものである。バスライン２０３は、バスライン２０２の形成位置よりも外側に位置する部分の基板本体１９７の上面１９７Ａに設けられている。バスライン２０３は、接続部２０３Ａ〜２０３Ｃと、配線部２０３Ｄ〜２０３Ｆとを有する。接続部２０３Ａは、電源用電極パッド６１Ｃと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２０３Ａは、バンプ２０６を介して、電源用電極パッド６１Ｃと電気的に接続されている。接続部２０３Ｂは、電源用電極パッド６２Ｃと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２０３Ｂは、バンプ２０６を介して、電源用電極パッド６２Ｃと電気的に接続されている。接続部２０３Ｃは、電源用電極パッド６３Ｃと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２０３Ｃは、バンプ２０６を介して、電源用電極パッド６３Ｃと電気的に接続されている。
【０１２４】
配線部２０３Ｄは、接続部２０３Ａと接続部２０３Ｂとの間に位置する部分の基板本体１９７の上面１９７Ａに設けられている。配線部２０３Ｄは、その一方の端部が接続部２０３Ａと接続されており、他方の端部が接続部２０３Ｂと接続されている。配線部２０３Ｅは、接続部２０３Ａと接続部２０３Ｃとの間に位置する部分の基板本体１９７の上面１９７Ａに設けられている。配線部２０３Ｅは、その一方の端部が接続部２０３Ａと接続されており、他方の端部が接続部２０３Ｃと接続されている。配線部２０３Ｆは、基板本体１９７の上面１９７Ａに設けられている。配線部２０３Ｆは、その一方の端部が接続部２０３Ｃと接続されている。
【０１２５】
バスライン２０４は、第１乃至第３の半導体チップ１９２〜１９４に電源を供給するためのものである。バスライン２０４は、バスライン２０３の形成位置よりも外側に位置する部分の基板本体１９７の上面１９７Ａに設けられている。バスライン２０４は、接続部２０４Ａ〜２０４Ｃと、配線部２０４Ｄ〜２０４Ｆとを有する。接続部２０４Ａは、電源用電極パッド６１Ｄと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２０４Ａは、バンプ２０６を介して、電源用電極パッド６１Ｄと電気的に接続されている。接続部２０４Ｂは、電源用電極パッド６２Ｄと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２０４Ｂは、バンプ２０６を介して、電源用電極パッド６２Ｄと電気的に接続されている。接続部２０４Ｃは、電源用電極パッド６３Ｄと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２０４Ｃは、バンプ２０６を介して、電源用電極パッド６３Ｄと電気的に接続されている。
【０１２６】
配線部２０４Ｄは、接続部２０４Ａと接続部２０４Ｂとの間に位置する部分の基板本体１９７の上面１９７Ａに設けられている。配線部２０４Ｄは、その一方の端部が接続部２０４Ａと接続されており、他方の端部が接続部２０４Ｂと接続されている。配線部２０４Ｅは、接続部２０４Ａと接続部２０４Ｃとの間に位置する部分の基板本体１９７の上面１９７Ａに設けられている。配線部２０４Ｅは、その一方の端部が接続部２０４Ａと接続されており、他方の端部が接続部２０４Ｃと接続されている。配線部２０４Ｆは、基板本体１９７の上面１９７Ａに設けられている。配線部２０４Ｆは、その一方の端部が接続部２０４Ｃと接続されている。
【０１２７】
上記構成とされた半導体装置１９０では、第１乃至第３の半導体チップ１９２〜１９４に設けられた信号用電極パッド６１Ａ〜６３Ａが、３つの接続部間に配置された部分の長さが最も短いバスライン２０１に対してシリアル接続されると共に、第１乃至第３の半導体チップ１２〜１４に設けられた信号用電極パッド６１Ｂ〜６３Ｂがバスライン２０１の次に長さの短いバスライン２０２に対してシリアル接続されている。
【０１２８】
本実施の形態の半導体装置によれば、第１乃至第３の半導体チップ１９２〜１９４の角部１９２Ａ〜１９４Ａに信号用電極パッド６１Ａ，６１Ｂ，６２Ａ，６２Ｂ，６３Ａ，６３Ｂを設け、配線基板１９５に配置された第１の半導体チップ１９２の角部１９２Ａの近傍に第２及び第３の半導体チップ１９３，１９４の角部１９３Ａ，１９４Ａを配置すると共に、信号用電極パッド６１Ａ〜６３Ａをバスライン２０１にシリアル接続し、信号用電極パッド６１Ｂ〜６３Ｂをバスライン２０２にシリアル接続することにより、接続部２０１Ａ〜２０１Ｃ間に配置された部分のバスライン２０１の長さ、及び接続部２０２Ａ〜２０２Ｃ間に配置された部分のバスライン２０２の長さを従来よりも短くすることが可能となるため、第１乃至第３の半導体チップ１９２〜１９４間における信号の伝送速度を高速化することができる。
【０１２９】
また、配線基板１９５に配置された第１の半導体チップ１９２の角部１９２Ａの近傍に第２及び第３の半導体チップ１９３，１９４の角部１９３Ａ，１９４Ａを配置すると共に、第２及び第３の半導体チップ１９３，１９４を第１の半導体チップ１９２の角部１９２Ａを構成する２つの側面１９２Ｃ，１９２Ｄのいずれか一方と対向するように配置することにより、接続部２０１Ａ〜２０１Ｃ間に配置された部分のバスライン２０１の長さ、及び接続部２０２Ａ〜２０２Ｃ間に配置された部分のバスライン２０２の長さをさらに短くすることが可能となる。
【０１３０】
また、高速で伝送する必要のある信号が通過する信号用電極パッド６１Ａ，６２Ａ，６３Ａを第１乃至第３の半導体チップ１９２〜１９４の角部１９２Ａ〜１９４Ａの角１９２Ａ−１〜１９４Ａ−１に近接させて配置することにより、信号用電極パッド６１Ａ，６２Ａ，６３Ａが接続されるバスライン２０１の長さ（接続部２０１Ａ〜２０１Ｃ間に配置された部分のバスライン２０１の長さ）を他のバスライン２０２〜２０４よりも短くすることができる。
【０１３１】
なお、配線基板１９５上における第１乃至第３の半導体チップ１９２〜１９４の配設位置は、本実施の形態に限定されない。例えば、第２及び第３の半導体チップ１９３，１９４を第１の半導体チップ１９２の角部１９２Ａを構成する２つの側面１９２Ｃ，１９２Ｄと対向しないように配置した状態で、第１の半導体チップ１９２の角部１９２Ａの近傍に第２及び第３の半導体チップ１９３，１９４の角部１９３Ａ，１９４Ａを配置してもよい。
【０１３２】
（第６の実施の形態）
図１８は、本発明の第６の実施の形態に係る半導体装置の平面図であり、図１９は、図１８に示す半導体装置のＩ−Ｉ線方向の断面図である。図１８及び図１９において、第５の実施の形態の半導体装置１９０と同一構成部分には同一符号を付す。
【０１３３】
図１８及び図１９を参照するに、第６の実施の形態の半導体装置２１０は、同じ機能を有した第１乃至第４の半導体チップ１９２〜１９４，２１１と、配線基板２１２とを有する。
【０１３４】
第４の半導体チップ２１１は、アンダーフィル樹脂１９６を介して、配線基板２１２上にフリップチップ接続されている。第４の半導体チップ２１１の角部２１１Ａが第１の半導体チップ１９２の角部１９２Ａの近傍に配置されると共に、第４の半導体チップ２１１の側面２１１Ｃが第２の半導体チップ１９３の側面１９３Ｄと対向し、第４の半導体チップ２１１の側面２１１Ｄが第３の半導体チップ１９４の側面１９４Ｃと対向するように配置されている。第４の半導体チップ２１１は、平面視四角形とされている。第４の半導体チップ２１１は、第２の実施の形態で説明した第４の半導体チップ７２に設けられた信号用電極パッド１０２Ａ，１０２Ｂ及び電源用電極パッド１０２Ｃ，１０２Ｄを第４の半導体チップ２１１の角部２１１Ａ，２１１Ｂ間に配置した以外は第４の半導体チップ７２と同様に構成される。信号用電極パッド１０２Ａは、第４の半導体チップ２１１の角部２１１Ａの角２１１Ａ−１に近接して配置されており、信号用電極パッド１０２Ｂは、信号用電極パッド１０２Ａからやや離間した位置の角部２１１Ａに配置されている。
【０１３５】
図２０は、図１８に示す配線基板の平面図である。図２０において、Ｊは第４の半導体チップ２１１が配設される領域を示している。
【０１３６】
図１８〜図２０を参照するに、配線基板２１２は、第５の実施の形態で説明した配線基板１９５に設けられたバスライン２０１〜２０４の代わりにバスライン２１５〜２１８を設けた以外は配線基板１９５と同様に構成される。
【０１３７】
バスライン２１５は、第５の実施の形態で説明したバスライン２０１の構成に接続部２２１及び配線部２２２を設けた以外はバスライン２０１と同様に構成される。接続部２２１は、信号用電極パッド１０２Ａと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２２１は、バンプ２０６を介して、信号用電極パッド１０２Ａと電気的に接続されている。配線部２２２は、接続部２０１Ｂと接続部２２１との間に位置する部分の基板本体１９７の上面１９７Ａに設けられている。配線部２２２は、一方の端部が接続部２０１Ｂと接続されており、他方の端部が接続部２２１と接続されている。配線部２２２の長さは、後述する配線部２２４，２２６，２２８よりも長さが短くなるように設定されている。
【０１３８】
バスライン２１６は、第５の実施の形態で説明したバスライン２０２の構成に接続部２２３及び配線部２２４を設けた以外はバスライン２０２と同様に構成される。接続部２２３は、信号用電極パッド１０２Ｂと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２２３は、バンプ２０６を介して、信号用電極パッド１０２Ｂと電気的に接続されている。配線部２２４は、接続部２０２Ｂと接続部２２３との間に位置する部分の基板本体１９７の上面１９７Ａに設けられている。配線部２２４は、一方の端部が接続部２０２Ｂと接続されており、他方の端部が接続部２２３と接続されている。配線部２２４の長さは、後述する配線部２２６，２２８よりも長さが短くなるように設定されている。
【０１３９】
バスライン２１７は、第５の実施の形態で説明したバスライン２０３の構成に接続部２２５及び配線部２２６を設けた以外はバスライン２０３と同様に構成される。接続部２２５は、電源用電極パッド１０２Ｃと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２２５は、バンプ２０６を介して、電源用電極パッド１０２Ｃと電気的に接続されている。配線部２２６は、接続部２０３Ｂと接続部２２５との間に位置する部分の基板本体１９７の上面１９７Ａに設けられている。配線部２２６は、一方の端部が接続部２０３Ｂと接続されており、他方の端部が接続部２２５と接続されている。
【０１４０】
バスライン２１８は、第５の実施の形態で説明したバスライン２０４の構成に接続部２２７及び配線部２２８を設けた以外はバスライン２０４と同様に構成される。接続部２２７は、電源用電極パッド１０２Ｄと対向する部分の基板本体１９７の上面１９７Ａに設けられている。接続部２２７は、バンプ２０６を介して、電源用電極パッド１０２Ｄと電気的に接続されている。配線部２２８は、接続部２０４Ｂと接続部２２７との間に位置する部分の基板本体１９７の上面１９７Ａに設けられている。配線部２２８は、一方の端部が接続部２０４Ｂと接続されており、他方の端部が接続部２２７と接続されている。
【０１４１】
上記構成とされた半導体装置２１０では、第１乃至第４の半導体チップ１９２〜１９４，２１１に設けられた信号用電極パッド６１Ａ〜６３Ａ，１０２Ａが第１乃至第４の半導体チップ１９２〜１９４，２１１間に配置された部分の長さが最も短いバスライン２１５に対してシリアル接続されると共に、第１乃至第４の半導体チップ１９２〜１９４，２１１に設けられた信号用電極パッド６１Ｂ〜６３Ｂ，１０２Ｂが第１乃至第４の半導体チップ１９２〜１９４，２１１間に配置された部分の長さがバスライン２１５の次に短いバスライン２１６に対してシリアル接続されている。
【０１４２】
本実施の形態の半導体装置によれば、第１乃至第４の半導体チップ１９２〜１９４，２１１の１つの角部１９２Ａ〜１９４Ａ，２１１Ａに信号用電極パッド６１Ａ，６１Ｂ，６２Ａ，６２Ｂ，６３Ａ，６３Ｂ，１０２Ａ，１０２Ｂを設け、配線基板２１２に配置された第１の半導体チップ１９２の角部１９２Ａの近傍に第２乃至第４の半導体チップ１９３，１９４，２１１の角部１９３Ａ，１９４Ａ，２１１Ａを配置すると共に、信号用電極パッド６１Ａ〜６３Ａ，１０２Ａをバスライン２１５にシリアル接続し、信号用電極パッド６１Ｂ〜６３Ｂ，１０２Ｂをバスライン２１６にシリアル接続することにより、第１乃至第４の半導体チップ１９２〜１９４，２１１間に配置された部分のバスライン２１５，２１６の長さを短くすることが可能となるため、第１乃至第４の半導体チップ１９２〜１９４，２１１間における信号の伝送速度を高速化することができる。
【０１４３】
また、第２及び第３の半導体チップ１９３，１９４を、第１の半導体チップ１９２の角部１９２Ａを構成する２つの側面１９２Ｃ，１９２Ｄのうちのいずれか一方と対向するように配置すると共に、第４の半導体チップ２１１の角部２１１Ａを構成する２つの側面２１１Ｃ，２１１Ｄと第２及び第３の半導体チップ１９３，１９４の角部１９３Ａ，１９４Ａを構成する側面１９３Ｃ，１９４Ｄとを対向させて配置することにより、第１乃至第４の半導体チップ１９２〜１９４，２１１間に配置された部分のバスライン２１５，２１６の長さをさらに短くすることが可能となる。
【０１４４】
また、高速で伝送する必要のある信号が通過する信号用電極パッド６１Ａ〜６３Ａ，１０２Ａを第１乃至第４の半導体チップ１９２〜１９４，２１１の角部１９２Ａ〜１９４Ａ，２１１Ａの角１９２Ａ−１〜１９４Ａ−１，２１１Ａ−１に近接させて配置することにより、信号用電極パッド６１Ａ〜６３Ａ，１０２Ａが電気的に接続されるバスライン２１５の長さ（接続部２０１Ａ〜２０１Ｃ，２２１間に配置された部分のバスライン２１５の長さ）を他のバスライン２１６〜２１８よりも短くすることができる。
【０１４５】
（第７の実施の形態）
図２１は、本発明の第７の実施の形態に係る半導体装置の平面図であり、図２２は、図２１に示す半導体装置のＫ−Ｋ線方向の断面図である。
【０１４６】
図２１及び図２２を参照するに、第７の実施の形態の半導体装置２３０は、異なる機能を有した第１乃至第４の半導体チップ２３１〜２３４と、配線基板２３５とを有する。第１の半導体チップ２３１は、アンダーフィル樹脂１９６を介して、配線基板２３５にフリップチップ接続されている。第１の半導体チップ２３１は、平面視四角形とされており、信号用電極パッド２３７Ａと、外部入出力用電極パッド２３８Ａ〜２３８Ｃとを有する。信号用電極パッド２３７Ａは、第１の半導体チップ２３１の角部２３１Ａに設けられている。外部入出力用電極パッド２３８Ａ〜２３８Ｃは、角部２３１Ａから離間した位置に設けられている。第１の半導体チップ２３１としては、例えば、外部信号を入出力可能なＩ／Ｏコントローラ用の半導体チップを用いることができる。
【０１４７】
第２の半導体チップ２３２は、アンダーフィル樹脂１９６を介して、配線基板２３５にフリップチップ接続されている。第２の半導体チップ２３２は、第２の半導体チップ２３２の角部２３２Ａが第１の半導体チップ２３１の角部２３１Ａの近傍に位置すると共に、第２の半導体チップ２３２の側面２３２Ｃが第１の半導体チップ２３１の側面２３１Ｃと対向するように配置されている。第２の半導体チップ２３２は、平面視四角形とされており、信号用電極パッド２３９Ａを有する。信号用電極パッド２３９Ａは、第２の半導体チップ２３２の角部２３２Ａに設けられている。第２の半導体チップ２３２としては、例えば、ＣＰＵ用の半導体チップを用いることができる。
【０１４８】
第３の半導体チップ２３３は、アンダーフィル樹脂１９６を介して、配線基板２３５にフリップチップ接続されている。第３の半導体チップ２３３は、第３の半導体チップ２３３の角部２３３Ａが第１の半導体チップ２３１の角部２３１Ａの近傍に位置すると共に、第３の半導体チップ２３３の側面２３３Ｄが第１の半導体チップ２３１の側面２３１Ｄと対向するように配置されている。第３の半導体チップ２３３は、平面視四角形とされており、信号用電極パッド２４１Ａを有する。信号用電極パッド２４１Ａは、第３の半導体チップ２３３の角部２３３Ａに設けられている。第３の半導体チップ２３３としては、例えば、メモリー用の半導体チップを用いることができる。
【０１４９】
第４の半導体チップ２３４は、アンダーフィル樹脂１９６を介して、配線基板２３５にフリップチップ接続されている。第４の半導体チップ２３４の角部２３４Ａは、第１の半導体チップ２３１の角部２３１Ａの近傍に配置されている。第４の半導体チップ２３４の側面２３４Ｃは、第３の半導体チップ２３３の側面２３３Ｃと対向しており、第４の半導体チップ２３４の側面２３４Ｄは、第２の半導体チップ２３２の側面２３２Ｄと対向している。第４の半導体チップ２３４は、平面視四角形とされており、信号用電極パッド２４２Ａを有する。信号用電極パッド２４２Ａは、第４の半導体チップ２３４の角部２３４Ａに設けられている。第４の半導体チップ２３４としては、例えば、ＣＰＵ用の半導体チップを用いることができる。
【０１５０】
図２３は、図２１に示す配線基板の平面図である。
【０１５１】
図２１〜図２３を参照するに、配線基板２３５は、基板本体２４４と、バスライン２４５と、外部信号入出力用配線２４７〜２４９とを有する。基板本体２４４は、板状とされている。基板本体２４４は、バスライン２４５及び外部信号入出力用配線２４７〜２４９を形成するための基板である。
【０１５２】
バスライン２４５は、信号を伝送するためのバスラインである。バスライン２４５は、接続部２５１〜２５４と、配線部２５７〜２５９とを有する。接続部２５１は、信号用電極パッド２３７Ａと対向する部分の基板本体２４４の上面２４４Ａに設けられている。接続部２５１は、バンプ２０６を介して、信号用電極パッド２３７Ａと電気的に接続されている。接続部２５２は、信号用電極パッド２３９Ａと対向する部分の基板本体２４４の上面２４４Ａに設けられている。接続部２５２は、バンプ２０６を介して、信号用電極パッド２３９Ａと電気的に接続されている。
【０１５３】
接続部２５３は、信号用電極パッド２４１Ａと対向する部分の基板本体２４４の上面２４４Ａに設けられている。接続部２５３は、バンプ２０６を介して、信号用電極パッド２４１Ａと電気的に接続されている。接続部２５４は、信号用電極パッド２４２Ａと対向する部分の基板本体２４４の上面２４４Ａに設けられている。接続部２５４は、バンプ２０６を介して、信号用電極パッド２４２Ａと電気的に接続されている。
【０１５４】
配線部２５７は、接続部２５１，２５２間に位置する部分の基板本体２４４の上面２４４Ａに設けられている。配線部２５７は、その一方の端部が接続部２５１と接続されており、他方の端部が接続部２５２と接続されている。配線部２５８は、接続部２５２，２５４間に位置する部分の基板本体２４４の上面２４４Ａに設けられている。配線部２５８は、その一方の端部が接続部２５２と接続されており、他方の端部が接続部２５４と接続されている。配線部２５９は、接続部２５３，２５４間に位置する部分の基板本体２４４の上面２４４Ａに設けられている。配線部２５８は、その一方の端部が接続部２５３と接続されており、他方の端部が接続部２５４と接続されている。第１乃至第４の半導体チップ２３１〜２３４の信号用電極パッド２３７Ａ，２３９Ａ，２４１Ａ，２４２Ａは、上記構成とされたバスライン２４５にシリアル接続されている。
【０１５５】
外部信号入出力用配線２４７は、外部入出力用電極パッド２３８Ａと対向する部分の基板本体２４４の上面２４４Ａに設けられている。外部信号入出力用配線２４７は、バンプ２０６を介して、外部入出力用電極パッド２３８Ａと電気的に接続されている。外部信号入出力用配線２４８は、外部入出力用電極パッド２３８Ｂと対向する部分の基板本体２４４の上面２４４Ａに設けられている。外部信号入出力用配線２４８は、バンプ２０６を介して、外部入出力用電極パッド２３８Ｂと電気的に接続されている。外部信号入出力用配線２４９は、外部入出力用電極パッド２３８Ｃと対向する部分の基板本体２４４の上面２４４Ａに設けられている。外部信号入出力用配線２４９は、バンプ２０６を介して、外部入出力用電極パッド２３８Ｃと電気的に接続されている。
【０１５６】
本実施の形態の半導体装置によれば、異なる機能を有した第１乃至第４の半導体チップ２３１〜２３４の角部２３１Ａ〜２３４Ａに信号用電極パッド２３７Ａ，２３９Ａ，２４１Ａ，２４２Ａを設け、第１の半導体チップ２３１の角部２３１Ａの近傍に第２乃至第４の半導体チップ２３２〜２３４の角部２３２Ａ〜２３４Ａを配置すると共に、信号用電極パッド２３７Ａ，２３９Ａ，２４１Ａ，２４２Ａをバスライン２１５にシリアル接続することにより、バスライン２４５の長さを従来よりも短くすることが可能となるため、第１乃至第４の半導体チップ２３２〜２３４間における信号の伝送速度を高速化することができる。
【０１５７】
なお、本実施の形態では、異なる機能を有した４つの第１乃至第４の半導体チップ２３１〜２３４を配線基板２３１に設けた場合を例に挙げて説明したが、異なる機能を有した３つの半導体チップを配線基板２３１に設けて、バスライン２４５にシリアル接続させてもよい。この場合、本実施の形態と同様な効果を得ることができる。
【０１５８】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【０１５９】
本発明は、信号用電極パッドを有した複数の半導体チップと、複数の半導体チップに設けられた信号用電極パッドと電気的に接続されるバスラインを有した配線基板とを備えた半導体装置に適用できる。
【図面の簡単な説明】
【０１６０】
【図１】従来の半導体装置の平面図である。
【図２】図１に示す半導体装置のＮ−Ｎ線方向の断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の平面図（その１）である。
【図４】本発明の第１の実施の形態に係る半導体装置の平面図（その２）である。
【図５】図３に示す半導体装置のＡ−Ａ線方向の断面図である。
【図６】本発明の第２の実施の形態に係る半導体装置の平面図（その１）である。
【図７】本発明の第２の実施の形態に係る半導体装置の平面図（その２）である。
【図８】図６に示す半導体装置のＢ−Ｂ線方向の断面図である。
【図９】本発明の第３の実施の形態に係る半導体装置の平面図（その１）である。
【図１０】本発明の第３の実施の形態に係る半導体装置の平面図（その２）である。
【図１１】図１０に示す半導体装置のＣ−Ｃ線方向の断面図である。
【図１２】本発明の第４の実施の形態に係る半導体装置の平面図（その１）である。
【図１３】本発明の第４の実施の形態に係る半導体装置の平面図（その２）である。
【図１４】図１２に示す半導体装置のＤ−Ｄ線方向の断面図である。
【図１５】本発明の第５の実施の形態に係る半導体装置の平面図である。
【図１６】図１５に示す半導体装置のＥ−Ｅ線方向の断面図である。
【図１７】図１５に示す配線基板の平面図である。
【図１８】本発明の第６の実施の形態に係る半導体装置の平面図である。
【図１９】図１８に示す半導体装置のＩ−Ｉ線方向の断面図である。
【図２０】図１８に示す配線基板の平面図である。
【図２１】本発明の第７の実施の形態に係る半導体装置の平面図である。
【図２２】図２１に示す半導体装置のＫ−Ｋ線方向の断面図である。
【図２３】図２１に示す配線基板の平面図である。
【符号の説明】
【０１６１】
１０，７０，１１０，１７５，１９０，２１０，２３０  半導体装置
１１，７１，１１５，１７６，１９５，２１２，２３５  配線基板
１２，１１２，１９２，２３１  第１の半導体チップ
１２Ａ，１２Ｂ，１３Ａ，１３Ｂ，１４Ａ，１４Ｂ，７２Ａ，７２Ｂ，１１２Ａ，１１２Ｂ，１１３Ａ，１１３Ｂ，１１４Ａ，１１４Ｂ，１７７Ａ，１７７Ｂ，１９２Ａ，１９２Ｂ，１９３Ａ，１９３Ｂ，１９４Ａ，１９４Ｂ，２１１Ａ，２３１Ａ〜２３４Ａ  角部
１２Ｃ，１２Ｄ，１３Ｃ，１３Ｄ，１４Ｃ，１４Ｄ，７２Ｃ，７２Ｄ，１１２Ｃ，１１２Ｄ，１１３Ｃ，１１３Ｄ，１１４Ｃ，１１４Ｄ，１７７Ｃ，１７７Ｄ，１９２Ｃ，１９２Ｄ，１９３Ｃ，１９３Ｄ，１９４Ｃ，１９４Ｄ，２１１Ｃ，２１１Ｄ，２３１Ｃ，２３１Ｄ，２３２Ｃ，２３２Ｄ，２３３Ｃ，２３３Ｄ，２３４Ｃ，２３４Ｄ  側面
１２Ａ−１，１３Ａ−１，１４Ａ−１，７２Ａ−１，１１２Ａ−１，１１３Ａ−１，１１４Ａ−１，１７７Ａ−１，１９２Ａ−１，１９３Ａ−１，１９４Ａ−１，２１１Ａ−１  角
１３，１１３，１９３，２３２  第２の半導体チップ
１４，１１４，１９４，２３３  第３の半導体チップ
１７，１１７，１９７，２４４  基板本体
１７Ａ，１１７Ａ，１９７Ａ，２４４Ａ  上面
１７Ｂ，１１７Ｂ  下面
２１〜２８，３１〜３４，７４〜７７  貫通ビア
３６〜３９，４１〜４８，８１〜８４  パッド
５１〜５４，８６〜８９，１２１〜１２４，１８１〜１８４，２０１〜２０４，２１５〜２１８，２４５  バスライン
５１Ａ〜５１Ｃ，５２Ａ〜５２Ｃ，５３Ａ〜５３Ｃ，５４Ａ〜５４Ｃ，９１，９３，９６，９８，２０１Ａ〜２０１Ｃ，２０２Ａ〜２０２Ｃ，２０３Ａ〜２０３Ｃ，２０４Ａ〜２０４Ｃ，２２１，２２３，２２５，２２７，２５１〜２５４  接続部
５１Ｄ〜５１Ｆ，５２Ｄ〜５２Ｆ，５３Ｄ〜５３Ｆ，５４Ｄ〜５４Ｆ，９２，９４，９７，９９，１３１〜１３３，１４１〜１４３，１５１〜１５３，１６１〜１６３，１８６〜１８９，２０１Ｄ〜２０１Ｆ，２０２Ｄ〜２０２Ｆ，２０３Ｄ〜２０３Ｆ，２０４Ｄ〜２０４Ｆ，２２２，２２４，２２６，２２８，２５７〜２５９  配線部
６１Ａ，６１Ｂ，６２Ａ，６２Ｂ，６３Ａ，６３Ｂ，１０２Ａ，１０２Ｂ，２３７Ａ，２３９Ａ，２４１Ａ，２４２Ａ  信号用電極パッド
６１Ｃ，６１Ｄ，６２Ｃ，６２Ｄ，６３Ｃ，６３Ｄ，１０２Ｃ，１０２Ｄ  電源用電極パッド
６５〜６７，１０４，１３５，１３５〜１３９，１４５〜１４９，１５５〜１５９，１６５〜１６９，１９１〜１９８  金属ワイヤ
７２，１７７，２１１，２３４  第４の半導体チップ
１２６〜１２８，１７８  貫通部
１９６  アンダーフィル樹脂
２０６  バンプ
２３８Ａ〜２３８Ｃ  外部入出力用電極パッド
２４７〜２４９  外部信号入出力用配線
【図１】
2008251703.tif 000003
【図２】
2008251703.tif 000004
【図３】
2008251703.tif 000005
【図４】
2008251703.tif 000006
【図５】
2008251703.tif 000007
【図６】
2008251703.tif 000008
【図７】
2008251703.tif 000009
【図８】
2008251703.tif 000010
【図９】
2008251703.tif 000011
【図１０】
2008251703.tif 000012
【図１１】
2008251703.tif 000013
【図１２】
2008251703.tif 000014
【図１３】
2008251703.tif 000015
【図１４】
2008251703.tif 000016
【図１５】
2008251703.tif 000017
【図１６】
2008251703.tif 000018
【図１７】
2008251703.tif 000019
【図１８】
2008251703.tif 000020
【図１９】
2008251703.tif 000021
【図２０】
2008251703.tif 000022
【図２１】
2008251703.tif 000023
【図２２】
2008251703.tif 000024
【図２３】
2008251703.tif 000025