(57)【要約】【課題】基板を貫通する開口部内に埋め込まれる導電層と、基板やパッドとの熱膨張係数の差により生じるクラックや剥がれを抑制できる半導体装置とその製造方法を提供する。【解決手段】半導体基板１０のアクティブ面に電子素子（固体撮像素子１１）が形成され、アクティブ面上で電子素子の周辺部に電子素子に接続してパッド電極１２が形成されている。ここで、半導体基板１０のアクティブ面の反対側の面からパッド電極に向けて半導体基板１０の途中の深さまで第１開口部Ｈ１が形成され、第１開口部Ｈ１の底面からパッド電極１２に達するように、第１開口部Ｈ１より径が小さい第２開口部Ｈ２が形成されている。また、上記の第１開口部Ｈ１及び第２開口部Ｈ２の側壁面を被覆して絶縁層２０が形成され、絶縁層２０の内側において、少なくとも絶縁層２０の内壁面と第２開口部Ｈ２の底面を被覆して導電層２１が形成されている構成とする。【選択図】図１
2008227335.tif 000002
【特許請求の範囲】
【請求項１】
アクティブ面に電子素子が形成された半導体基板と、
前記アクティブ面上で前記電子素子の周辺部に前記電子素子に接続して形成されたパッド電極と、
前記半導体基板の前記アクティブ面の反対側の面から前記パッド電極に向けて前記半導体基板の途中の深さまで形成された第１開口部と、
前記第１開口部の底面から前記パッド電極に達するように形成され、前記第１開口部より径が小さい第２開口部と、
前記第１開口部及び前記第２開口部の側壁面を被覆して形成された絶縁層と、
前記絶縁層の内側において、少なくとも前記絶縁層の内壁面と前記第２開口部の底面を被覆して形成された導電層と
を有することを特徴とする半導体装置。
【請求項２】
前記第２開口部の径が、前記第１開口部の径の０．７倍以下である
請求項１に記載の半導体装置。
【請求項３】
前記第１開口部の深さが、前記半導体基板の厚みの０．５倍以上かつ０．９倍以下である
請求項１に記載の半導体装置。
【請求項４】
前記絶縁層は、前記第１開口部の側壁面を被覆する部分が、前記第２開口部の側壁面を被覆する部分より厚く形成されている
請求項１に記載の半導体装置。
【請求項５】
前記半導体基板の前記アクティブ面に対向して配置されたパッケージ基板と、
前記電子素子を気密封止するように、前記半導体基板上の前記電子素子の周辺部と前記パッケージ基板の間隙に形成された封止樹脂層と、
をさらに有する
請求項１に記載の半導体装置。
【請求項６】
前記電子素子が固体撮像素子である
請求項１に記載の半導体装置。
【請求項７】
半導体基板のアクティブ面に電子素子を形成し、前記アクティブ面上で前記電子素子の周辺部に前記電子素子に接続してパッド電極を形成する工程と、
前記半導体基板の前記アクティブ面の反対側の面から前記パッド電極に向けて前記半導体基板の途中の深さまで第１開口部を形成する工程と、
前記第１開口部の底面から前記パッド電極に達するように、前記第１開口部より径が小さい第２開口部を形成する工程と、
前記第１開口部及び前記第２開口部の側壁面を被覆して絶縁層を形成する工程と、
前記絶縁層の内側において、少なくとも前記絶縁層の内壁面と前記第２開口部の底面を被覆して導電層を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項８】
前記第２開口部を形成する工程において、前記第２開口部の径を前記第１開口部の径の０．７倍以下とする
請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１開口部を形成する工程において、前記第１開口部の深さを前記半導体基板の厚みの０．５倍以上かつ０．９倍以下とする
請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記絶縁層を形成する工程において、前記第１開口部の側壁面を被覆する部分が、前記第２開口部の側壁面を被覆する部分より厚くなるように前記絶縁層を形成する
請求項７に記載の半導体装置の製造方法。
【請求項１１】
前記半導体基板上の前記電子素子の周辺部に封止樹脂層を形成する工程と、
前記半導体基板の前記アクティブ面に対向して前記封止樹脂層上にパッケージ基板を配置し、前記パッケージ基板及び前記封止樹脂層によって前記電子素子を気密封止する工程と
をさらに有する
請求項７に記載の半導体装置の製造方法。
【請求項１２】
前記半導体基板の前記アクティブ面に前記電子素子を形成する工程において、固体撮像素子を形成する
請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、固体撮像装置などが気密封止されたパッケージ形態の半導体装置などの基板を貫通する配線を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
固体撮像装子の小型化の一例として、撮像素子エリア外の周辺部に接着材層を形成し、固体撮像素子の上部にガラスなどの透明板を配置して接着剤層で固着して封止し、撮像素子エリアを気密に保つ方法が、特許文献１などに開示されている。
【０００３】
上記のような構成の固体撮像素子の外部電極の取り出し方法としては、ドライエッチング法などによって固体撮像素子のアクティブ面とは反対側の面からアクティブ面上に配置されたアルミニウムなどからなるパッド電極に達する貫通開口部を形成し、その内壁部に固体撮像素子を構成するシリコン基板と絶縁を保つための絶縁層を形成し、パッド電極と電気的に接続させる銅などの導電層を貫通開口部内に充填あるいは貫通開口部の側壁に被着させて形成する。
このように、アクティブ面の裏面より外部電極を取り出すことによって、固体撮像素子と同じサイズで固体撮像装置のパッケージ化を実現でき、固体撮像装置の小型化が可能である。
【特許文献１】特開２００６−１２８７１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記の特許文献１の半導体装置において、貫通開口部内に充填あるいは貫通開口部の側壁に被着された導電層とシリコン基板は、それらの熱膨張係数に差があることから、導電層の形成以降に施される樹脂の固化やハンダのリフローなどのための熱処理によって、貫通開口部のパッド電極に達する底部と側壁の角部近傍からシリコン基板側にクラックが発生してしまうという問題がある。
【０００５】
また、上記の導電層の熱処理による熱膨張によって、パッド電極のアルミニウムなどを突き上げ、導電層とパッド電極の界面での剥がれや、パッド電極と接着剤層の剥がれが発生してしまうという問題がある。
【０００６】
解決しようとする課題は、貫通開口部内に埋め込まれる導電層と、基板やパッド電極との熱膨張係数の差によって発生するクラックや剥がれを抑制することが困難であることである。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、アクティブ面に電子素子が形成された半導体基板と、前記アクティブ面上で前記電子素子の周辺部に前記電子素子に接続して形成されたパッド電極と、前記半導体基板の前記アクティブ面の反対側の面から前記パッド電極に向けて前記半導体基板の途中の深さまで形成された第１開口部と、前記第１開口部の底面から前記パッド電極に達するように形成され、前記第１開口部より径が小さい第２開口部と、前記第１開口部及び前記第２開口部の側壁面を被覆して形成された絶縁層と、前記絶縁層の内側において、少なくとも前記絶縁層の内壁面と前記第２開口部の底面を被覆して形成された導電層とを有する。
【０００８】
上記の本発明の半導体装置は、半導体基板のアクティブ面に電子素子が形成され、アクティブ面上で電子素子の周辺部に電子素子に接続してパッド電極が形成されている。ここで、半導体基板のアクティブ面の反対側の面からパッド電極に向けて半導体基板の途中の深さまで第１開口部が形成され、第１開口部の底面からパッド電極に達するように、第１開口部より径が小さい第２開口部が形成されている。また、上記の第１開口部及び第２開口部の側壁面を被覆して絶縁層が形成され、絶縁層の内側において、少なくとも絶縁層の内壁面と第２開口部の底面を被覆して導電層が形成されている。
【０００９】
また、本発明の半導体装置の製造方法は、半導体基板のアクティブ面に電子素子を形成し、前記アクティブ面上で前記電子素子の周辺部に前記電子素子に接続してパッド電極を形成する工程と、前記半導体基板の前記アクティブ面の反対側の面から前記パッド電極に向けて前記半導体基板の途中の深さまで第１開口部を形成する工程と、前記第１開口部の底面から前記パッド電極に達するように、前記第１開口部より径が小さい第２開口部を形成する工程と、前記第１開口部及び前記第２開口部の側壁面を被覆して絶縁層を形成する工程と、前記絶縁層の内側において、少なくとも前記絶縁層の内壁面と前記第２開口部の底面を被覆して導電層を形成する工程とを有する。
【００１０】
上記の本発明の半導体装置の製造方法は、半導体基板のアクティブ面に電子素子を形成し、アクティブ面上で電子素子の周辺部に電子素子に接続してパッド電極を形成する。
次に、半導体基板のアクティブ面の反対側の面からパッド電極に向けて半導体基板の途中の深さまで第１開口部を形成し、第１開口部の底面からパッド電極に達するように、第１開口部より径が小さい第２開口部を形成する。
次に、第１開口部及び第２開口部の側壁面を被覆して絶縁層を形成し、絶縁層の内側において、少なくとも絶縁層の内壁面と第２開口部の底面を被覆して導電層を形成する。
【発明の効果】
【００１１】
本発明の半導体装置は、貫通開口部として、第１開口部とそれより径が小さい第２開口部からなる構成とすることで、貫通開口部内に埋め込まれる導電層と、基板やパッド電極との熱膨張係数の差によって発生するクラックや剥がれを抑制することできる。
【００１２】
本発明の半導体装置の製造方法は、貫通開口部として第１開口部とそれより径が小さい第２開口部を形成することで、貫通開口部内に埋め込まれる導電層と、基板やパッド電極との熱膨張係数の差によって発生するクラックや剥がれを抑制することできる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明の半導体装置及びその製造方法の実施の形態について、図面を参照して説明する。
【００１４】
第１実施形態
図１（ａ）は本実施形態に係る半導体装置の模式断面図であり、図１（ｂ）は図１（ａ）の要部拡大図である。
本実施形態に係る半導体装置は、ＣＭＯＳイメージセンサなどの固体撮像素子を有する半導体チップにおいて固体撮像素子を気密封止してパッケージ化したものである。
【００１５】
例えば、シリコンなどからなる半導体基板１０のアクティブ面に、ＣＭＯＳイメージセンサなどの固体撮像素子１１が形成されている。
また、例えば、半導体基板１０のアクティブ面上で、固体撮像素子１１の周辺部に固体撮像素子１１に接続してパッド電極１２が形成されている。
また、例えば、半導体基板１０のアクティブ面に対向して、ガラスなどの透明基板からなるパッケージ基板１４が配置され、さらに半導体基板１０上の固体撮像素子１１の周辺部とパッケージ基板１４の間隙に封止樹脂層１３が形成され、固体撮像素子１１が気密封止されている。
【００１６】
また、例えば、半導体基板１０のアクティブ面の反対側の面から、パッド電極１２に向けて半導体基板１０の途中の深さまで第１開口部Ｈ１が形成されており、第１開口部Ｈ１の底面からパッド電極１２に達するように、第１開口部Ｈ１より径が小さい第２開口部Ｈ２が形成されている。
【００１７】
例えば、第１開口部Ｈ１及び第２開口部Ｈ２の側壁面を被覆して酸化シリコンなどの絶縁層２０が形成されており、また、絶縁層２０の内側において、少なくとも絶縁層２０の内壁面と第２開口部Ｈ２の底面を被覆して銅などからなる導電層２１が形成されている。
上記の絶縁層２０は半導体基板１０と導電層２１の短絡を避けるための層であり、絶縁層２０と導電層２１は、半導体基板１０のアクティブ面の反対側の面上において開口部の外部にまで引き出されて、引き出し電極となっている。
半導体基板１０のアクティブ面の反対側の面を被覆してソルダレジストなどの保護膜２２が形成されており、保護膜２２に導電層２１の一部を露出させる開口部が設けられ、ハンダボールバンプや金スタッドバンプなどのバンプ２３が形成されている。
以上のようにして、本実施形態に係る半導体装置が構成されている。
【００１８】
本実施形態に係る半導体装置は、例えば、バンプ２３を介して、実装基板などにマウントされて用いられたり、あるいはメモリ素子などが形成された他の基板などにマウントされてモジュール化されて用いられる。
【００１９】
図２は本実施形態に係る半導体装置の各部分のサイズを説明するための模式図である。
上記の半導体装置において、好ましくは、第２開口部Ｈ２の径ａ２が、第１開口部Ｈ１の径ａ１の０．７倍以下であり、さらに好ましくは０．５倍以下である。
後述する製造方法において説明するように、パッド電極１２に対する第２開口部Ｈ２のアライメントの自由度を増加させることが可能である。
【００２０】
また、好ましくは、第１開口部Ｈ１の深さｂ１が、半導体基板１０の厚みＢの０．５倍以上かつ０．９倍以下である。
第１開口部Ｈ１の深さｂ１を半導体基板１０の厚みＢの０．５倍未満とした場合は、第２開口部Ｈ２のアスペクト比が大きくなりすぎ、第２開口部Ｈ２の開口や導電層での埋め込み工程などが困難となってきて、ＴＡＴ（Turn Around Time）が長くなってしまう可能性がある。また、０．９倍を超えると、第２開口部Ｈ２が形成される部分の半導体基板１０の厚みが薄くなりすぎるため、第２開口部Ｈ２の形成時やその後の信頼性サイクルにおいて不具合が生じる可能性が高くなる。
【００２１】
例えば、半導体基板１０の厚みＢが２００μｍ、第１開口部Ｈ１の径ａ１が８０μｍ、深さｂ１が１６０μｍ、第２開口部Ｈ２の径ａ２が３０μｍ、深さｂ２が４０μｍとすることで、良好な貫通開口部の形状を実現できる。
【００２２】
また、好ましくは、絶縁層２０は、第１開口部Ｈ１の側壁面を被覆する部分の厚みｃ１が、第２開口部Ｈ２の側壁面を被覆する部分の厚みｃ２より厚い。
径の大きい第１開口部Ｈ１の部分での絶縁層の厚みｃ１を厚く、第２開口部Ｈ２の部分での絶縁層２０の厚みを薄くすることで、導電層と半導体基板１０間の寄生容量を低減して半導体装置の低消費電力化が実現でき、また、径の小さい第２開口部Ｈ２部分の導電体での良好な埋め込みが可能である。
【００２３】
上記の絶縁層２０は、例えば酸化シリコンなど１つの絶縁性材料で形成されていることが好ましいが、複数の材料で形成されていてもよい。
例えば、絶縁層２０全体を酸化シリコンで形成する場合、後述する製造方法において説明するように、第１開口部Ｈ１と第２開口部Ｈ２の側壁面を被覆して酸化シリコン膜を形成した後、第２開口部Ｈ２の即壁面の部分を除去し、第２開口部Ｈ２の即壁面の部分に酸化シリコン膜を改めて形成しながら、第１開口部Ｈ１の部分の絶縁層を厚膜化することで、上記の構成の絶縁層とすることができる。
【００２４】
従来技術において問題である基板を貫通する開口部の内壁に導電層が形成された構成において、クラックや剥がれを防止するためには、導電層の径をより小さくすることが効果的である。例えば、単純に貫通開口部の径を小さくすることが考えられるが、この場合、貫通開口部の加工性が悪くなり、パッド電極に達する開口部を形成することが非常に困難となってしまう。また、貫通開口部の径を小さくすると導電層を形成するときの導電体の埋め込み性が悪化してしまい、導電層を形成することが非常に困難となってしまう。
【００２５】
また、貫通開口部の径は従来と同様にして、壁面に形成する酸化シリコン膜の厚みを厚くして、導電層の径を小さくすることが考えられるが、この場合でも、導電層を形成するための空間の径が小さくなるので、導電体の埋め込み性が悪化してしまい、導電層を形成することが非常に困難となってしまう。
【００２６】
本実施形態の半導体装置では、貫通開口部として、第１開口部とそれより径が小さい第２開口部からなる構成とすることで、貫通開口部内に埋め込まれる導電層と、基板やパッド電極との熱膨張係数の差によって発生するクラックや剥がれを抑制することできる。
さらに、径が小さい部分は第２開口部のみであり、貫通開口部の形成も容易であり、また、貫通開口部内での導電体の埋め込み性の悪化を招かずに実現可能である。
【００２７】
次に、上記の本実施形態の半導体装置の製造方法について、図３〜８を参照して説明する。
まず、図３（ａ）に示すように、例えば、シリコンなどからなる半導体基板１０のアクティブ面に、ＣＭＯＳイメージセンサなどの固体撮像素子１１を形成し、また、半導体基板１０のアクティブ面上で、固体撮像素子１１の周辺部に固体撮像素子１１に接続してパッド電極１２を形成する。
【００２８】
次に、図３（ｂ）に示すように、例えば、スピンコート法などにより感光性樹脂層を塗布し、半導体基板１０上の固体撮像素子１１の周辺部においてパッド電極１２を被覆する領域の樹脂を残し、固体撮像素子１１の領域の樹脂を除去するように露光及び現像を行い、半導体基板１０上の固体撮像素子１１の周辺部に封止樹脂層１３を形成する。
封止樹脂層１３で被覆される領域は、次工程で貼り合わせるパッケージ基板との密着強度に関連するため適宜最適な値を選択する必要があるが、好ましくは、パッド電極１２の幅よりも大きく、封止樹脂層１３を除去すべき領域から１０μｍ以上離れた内側までとすることが好ましい。封止樹脂層を除去すべき領域のギリギリまで形成してしまうと、次工程のパッケージ基板との貼り合わせ工程で、封止樹脂のはみ出しがあった場合に不具合が発生してしまう可能性がある。
【００２９】
次に、図４（ａ）に示すように、例えば、半導体基板１０のアクティブ面に対向して封止樹脂層１３上にガラスなどの透明基板からなるパッケージ基板１４を配置し、パッケージ基板１４及び封止樹脂層１３によって固体撮像素子１１を気密封止する。
上記の封止樹脂層１３としては、パッド電極１２を被覆する部分とガラスなどの透明基板からなるパッケージ基板１４を気密封止する部分を単一の封止樹脂層で形成しているが、複数の封止樹脂材料で封止樹脂層を形成してもよい。
図４（ｂ）は図４（ａ）の要部拡大図であり、以降の工程は拡大図により説明する。
【００３０】
次に、図５（ａ）に示すように、例えば、半導体基板１０のアクティブ面の反対側の面にフォトリソグラフィ工程により第１開口部を開口するパターンのレジスト膜（不図示）を形成し、ＲＩＥ（反応性イオンエッチング）などの異方性ドライエッチング処理を施して、パッド電極１２に向けて半導体基板１０の途中の深さまでの第１開口部Ｈ１を形成する。
ここで、第１開口部Ｈ１の深さを半導体基板１０の厚みの０．５倍以上かつ０．９倍以下とすることが好ましい。
【００３１】
次に、図５（ｂ）に示すように、例えば、ＣＶＤ（化学気相成長）法により、第１開口部Ｈ１の側壁面及び底面を被覆して数１００ｎｍ〜数μｍの膜厚で酸化シリコンを堆積させ、絶縁層２０を形成する。
【００３２】
次に、図６（ａ）に示すように、例えば、フォトリソグラフィ工程により第１開口部の底面部分を開口するパターンのレジスト膜（不図示）を形成し、ＲＩＥなどの異方性ドライエッチング処理により、第１開口部Ｈ１の底面部分の絶縁層を除去する。
【００３３】
次に、図６（ｂ）に示すように、例えば、ＹＡＧレーザの４次高調波（２６６ｎｍ）あるいはＡｒＦエキシマレーザなどのレーザ光の照射により、第１開口部Ｈ１の底面からパッド電極１２に達するように、第１開口部Ｈ１より径が小さい第２開口部Ｈ２を形成する。
例えば、ＹＡＧレーザの４次高調波（２６６ｎｍ）を用いると、１０μｍ以下の径の開口部を形成することが可能である。
ここで、好ましくは、第２開口部Ｈ２の径を第１開口部Ｈ１の径の０．７倍以下とし、さらに好ましくは０．５倍以下とする。
また、上記の第１開口部Ｈ１の深さについての好ましい範囲から、第２開口部の深さの好ましい範囲は半導体基板１０の厚みの０．１倍より大きく、かつ０．５倍より小さいことが好ましい。特に、第１開口部Ｈ１の開口工程でのウェハ面内での加工ばらつきが３〜５％あることから、例えば半導体基板の厚みが２００μｍである場合、１０μｍ程度のマージンが必要であり、第２開口部Ｈ２の深さとしては１０μｍ以上とすることが好ましい。
【００３４】
次に、図７（ａ）に示すように、例えばＣＶＤ法により、第２開口部Ｈ２の即壁面の部分に酸化シリコン膜を形成して絶縁層２０を形成し、かつ、第１開口部Ｈ１の部分においては絶縁層２０を厚膜化する。
上記の工程により、絶縁層２０として、第１開口部Ｈ１の側壁面を被覆する部分が、第２開口部Ｈ２の側壁面を被覆する部分より厚くなるように形成することができる。
【００３５】
次に、図７（ｂ）に示すように、例えば、スパッタリングによる銅のシード層の形成及び銅の電解メッキ処理などにより、絶縁層２０の内側において、少なくとも絶縁層２０の内壁面と第２開口部Ｈ２の底面を被覆して、銅からなる導電層２１を形成する。
【００３６】
次に、図８（ａ）に示すように、例えば、フォトリソグラフィ工程により所定のパターンのレジスト膜（不図示）を形成し、ＲＩＥなどの異方性ドライエッチング処理により、導電層２１及び絶縁層２０をパターン加工し、半導体基板１０のアクティブ面の反対側の面上において開口部の外部にまで引き出された引き出し電極とする。
次に、半導体基板１０のアクティブ面の反対側の面を被覆し、第１開口部Ｈ１及び第２開口部Ｈ２の内側を埋め込んで、ソルダレジストなどの保護膜２２を形成する。保護膜２２には、バンプ形成領域において導電層２１を露出させる開口部を形成する。
上記の保護膜としては、第１開口部Ｈ１及び第２開口部Ｈ２の内側を埋め込む部分と半導体基板１０のアクティブ面の反対側の面を被覆する部分を同一の絶縁層材料で形成しているが、それぞれ別の絶縁性材料で形成してもよい。
【００３７】
次に、図８（ｂ）に示すように、例えば、保護膜２２の開口部においてハンダボールバンプや金スタッドバンプなどのバンプ２３を形成する。
以上のようにして、本実施形態に係る半導体装置を形成することができる。
この後の工程としては、例えば上記の工程をウェハレベルで行った場合、ダイシング処理を行って個片化する。
【００３８】
本実施形態の半導体装置の製造方法によれば、貫通開口部として第１開口部とそれより径が小さい第２開口部を形成することで、貫通開口部内に埋め込まれる導電層と、基板やパッド電極との熱膨張係数の差によって発生するクラックや剥がれを抑制することできる。
【００３９】
近年、半導体装置のさらなる低消費電力化や高速化が望まれており、貫通開口部に埋め込まれる導電層の持つ寄生容量の低減も望まれている。貫通開口部内部の導電層の低容量化に対しては、貫通開口部の側壁に形成する導電材料層とシリコン基板間に形成される絶縁層を厚くすることによって、低容量化を図ることが可能である。シリコンとの絶縁を保つための絶縁材（たとえば酸化シリコンなど）の形成に対しては、カバレッジの均一性を保つためにＣＶＤ法等が一般的に用いられているが、径が先細りとなる形状の従来の貫通開口部形状では絶縁層を厚くすると開口部底部近傍での導電層の埋め込み性が悪化し、低容量化するために絶縁層を厚くつけようとすると時間がかかってしまい、ＴＡＴが長くなるという課題もあった。
【００４０】
本実施形態の半導体装置では、絶縁膜を２回形成するので、容易に絶縁膜の厚みを厚くすることができ、また、厚くするのは径の大きい第１開口部だけで、第２開口部では絶縁膜を薄く形成できるので、導電層の埋め込み性の悪化も防止できる。
【００４１】
また、検査時にパッド電極に残されるプローブ痕が貫通開口部の形成領域と重なってしまうと、パッド腐食といった不具合を発生させる可能性もあった。
図９（ａ）は、パッド電極におけるプローブ痕と第２開口部の開口領域を示すレイアウト図である。パッド電極Ｐ上で、プローブ痕Ｔと第２開口部Ｈ２の開口領域が重ならないようにレイアウトされている。
本実施形態の半導体装置の製造方法では、実際にパッド電極に達する第２開口部をレーザ照射で形成することにより、高精度に位置合わせをして第２開口を形成できるので、合わせずれを低減でき、これによって図９（ａ）に示すように、プローブ痕を避けて貫通開口部を形成することができる。
【００４２】
また、貫通開口部の微細化は、デバイスの裏面からボンディングパッドに貫通開口部を形成してコンタクトするため、アライメント精度との兼ね合いから、貫通開口部の位置ずれ等が発生し、ウェハ全体での歩留まりを下げてしまう可能性があるため、ボンディングパッドの微細化が困難であり、デバイスサイズの小型化に対して不利となっていた。
【００４３】
図９（ｂ）は、パッド電極に対する第１開口部と第２開口部のレイアウト図である。
本実施形態の半導体装置の製造方法では、実際にパッド電極に達する第２開口部をレーザ照射で形成することにより、合わせずれを低減でき、図９（ｂ）に示すように、第１開口部Ｈ１がパッド電極Ｐに対してずれてしまっても、第１開口部Ｈ１とパッド電極Ｐに有る程度の重なりがあれば、高精度に第２開口部Ｈ２を形成できる。これによってパッド電極の大きさを縮小可能であり、装置の小型化が実現できる。
【００４４】
第２実施形態
図１０は、本実施形態に係る半導体装置の断面図である。
第１実施形態に係る半導体装置が、例えば、メモリ素子などが形成された他の基板３０上の配線３１上にバンプ２３を介してマウントされて、モジュール化されており、例えば実装基板にマウントされて用いられる。
この他、第１実施形態に係る半導体装置は、種々の実装基板や半導体基板などにマウントして用いることが可能である。
【００４５】
上記の本発明の各実施形態に係る半導体装置によれば、以下の効果を享受できる。
上記のように、本実施形態の半導体装置においては、パッド電極部とのコンタクトをとる開口部（第２開口部）径を小さくすることによって、開口部に形成される導電層の熱膨張の影響を低減することが可能となり、高信頼性を達成することができる。
また、パッド電極とコンタクトする部分を除いて、より径の大きい第１開口部で形成されており、貫通開口部形成のＴＡＴを短くすることができ、また、厚いウェハでも適用することができるため、ハンドリング性の向上も達成できる。
さらに、パッド電極とのコンタクトはより径の小さい第２開口部で行うため、貫通開口部とパッド電極の位置あわせ（アライメント）の自由度が向上し、半導体ウェハの検査時におけるプローブ痕を避けて貫通開口部を形成できるため、貫通開口部の歩留まりを向上できる。
また、より径の小さい第２開口部を形成することによって、パッド電極の小型化も達成できる。
また、第１開口部の壁面上に絶縁層が第２開口部と比べて厚膜化されており、開口部の内側の導電層と半導体基板の間の寄生容量を低減できる。
【００４６】
本発明は上記の説明に限定されない。
例えば、ＣＭＯＳイメージセンサなどの固体撮像装置を気密封止してパッケージ化された半導体装置に限らず、その他の電子素子を気密封止した半導体装置にも適用できる。
さらに、電子素子を気密封止した形態の半導体装置に限定されず、基板を貫通する配線を有していれば、本発明を適用できる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００４７】
本発明の半導体装置は、固体撮像装置などが気密封止されたパッケージ形態の半導体装置などの基板を貫通する配線を有する半導体装置に適用できる。
本発明の半導体装置の製造方法は、固体撮像装置などが気密封止されたパッケージ形態の半導体装置などの基板を貫通する配線を有する半導体装置の製造方法に適用できる。
【図面の簡単な説明】
【００４８】
【図１】図１（ａ）は本発明の第１実施形態に係る半導体装置の模式断面図であり、図１（ｂ）は図１（ａ）の要部拡大図である。
【図２】図２は本発明の第１実施形態に係る半導体装置の各部分のサイズを説明するための模式図である。
【図３】図３（ａ）及び（ｂ）は本発明の第１実施形態の半導体装置の製造方法の製造工程を示す断面図である。
【図４】図４（ａ）及び（ｂ）は本発明の第１実施形態の半導体装置の製造方法の製造工程を示す断面図である。
【図５】図５（ａ）及び（ｂ）は本発明の第１実施形態の半導体装置の製造方法の製造工程を示す断面図である。
【図６】図６（ａ）及び（ｂ）は本発明の第１実施形態の半導体装置の製造方法の製造工程を示す断面図である。
【図７】図７（ａ）及び（ｂ）は本発明の第１実施形態の半導体装置の製造方法の製造工程を示す断面図である。
【図８】図８（ａ）及び（ｂ）は本発明の第１実施形態の半導体装置の製造方法の製造工程を示す断面図である。
【図９】図９（ａ）は本発明の第１実施形態の半導体装置にパッド電極におけるプローブ痕と第２開口部の開口領域を示すレイアウト図であり、図９（ｂ）はパッド電極に対する第１開口部と第２開口部のレイアウト図である。
【図１０】図１０は本発明の第２実施形態に係る半導体装置の模式断面図である。
【符号の説明】
【００４９】
１０…半導体基板、１１…固体撮像素子、１２…パッド電極、１３…封止樹脂層、１４…パッケージ基板、２０…絶縁層、２１…導電層、２２…ソルダレジスト膜、２３…バンプ、３０…メモリ基板、３１…配線、Ｈ１…第１開口部、Ｈ２…第２開口部、Ｔ…プローブ痕、Ｐ…パッド電極
【図１】
2008227335.tif 000003
【図２】
2008227335.tif 000004
【図３】
2008227335.tif 000005
【図４】
2008227335.tif 000006
【図５】
2008227335.tif 000007
【図６】
2008227335.tif 000008
【図７】
2008227335.tif 000009
【図８】
2008227335.tif 000010
【図９】
2008227335.tif 000011
【図１０】
2008227335.tif 000012
【手続補正書】
【提出日】平成20年5月1日(2008.5.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
固体撮像装置の小型化の一例として、撮像素子エリア外の周辺部に接着材層を形成し、固体撮像素子の上部にガラスなどの透明板を配置して接着剤層で固着して封止し、撮像素子エリアを気密に保つ方法が、特許文献１などに開示されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
上記の絶縁層２０は、例えば酸化シリコンなど１つの絶縁性材料で形成されていることが好ましいが、複数の材料で形成されていてもよい。
例えば、絶縁層２０全体を酸化シリコンで形成する場合、後述する製造方法において説明するように、第１開口部Ｈ１と第２開口部Ｈ２の側壁面を被覆して酸化シリコン膜を形成した後、第２開口部Ｈ２の側壁面の部分を除去し、第２開口部Ｈ２の即壁面の部分に酸化シリコン膜を改めて形成しながら、第１開口部Ｈ１の部分の絶縁層を厚膜化することで、上記の構成の絶縁層とすることができる。