(57)【要約】【課題】寄生トランジスタの発生を抑制することができ、高性能化を図ることができ、かつゲート絶縁耐圧劣化を抑制することで高信頼性を得ることができる薄膜トランジスタ、その製造方法、半導体装置及び表示装置を提供する。【解決手段】ゲート絶縁膜を挟んで半導体層とゲート電極とが交差配置された構造を有する薄膜トランジスタであって、上記半導体層は、チャネル部の端部が傾斜しており、上記ゲート絶縁膜は、チャネル部の端部と重なる部分の酸化シリコン換算膜厚が、チャネル部の中央部と重なる部分の酸化シリコン換算膜厚よりも大きい薄膜トランジスタ。【選択図】図２−９
2008027981.tif 000002
【特許請求の範囲】
【請求項１】
ゲート絶縁膜を挟んで半導体層とゲート電極とが交差配置された構造を有する薄膜トランジスタであって、
該半導体層は、チャネル部の端部が傾斜しており、
該ゲート絶縁膜は、チャネル部の端部と重なる部分の酸化シリコン換算膜厚が、チャネル部の中央部と重なる部分の酸化シリコン換算膜厚よりも大きい
ことを特徴とする薄膜トランジスタ。
【請求項２】
前記ゲート絶縁膜は、チャネル部の端部と重なる部分が、チャネル部の中央部と重なる部分を構成する材料から構成され、該チャネル部の端部と重なる部分の膜厚が、チャネル部の中央部と重なる部分の膜厚よりも大きいことを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
前記ゲート絶縁膜は、下側ゲート絶縁膜及び上側ゲート絶縁膜からなり、
前記チャネル部の中央部は、上側ゲート絶縁膜が積層され、
前記チャネル部の端部は、下側ゲート絶縁膜及び上側ゲート絶縁膜が積層されたことを特徴とする請求項１記載の薄膜トランジスタ。
【請求項４】
前記ゲート絶縁膜は、下側ゲート絶縁膜及び上側ゲート絶縁膜からなり、
前記チャネル部の中央部は、下側ゲート絶縁膜が積層され、
前記チャネル部の端部は、下側ゲート絶縁膜及び上側ゲート絶縁膜が積層されたことを特徴とする請求項１記載の薄膜トランジスタ。
【請求項５】
請求項２記載の薄膜トランジスタを製造する方法であって、
該製造方法は、半導体層上にゲート絶縁膜を形成する工程と、
チャネル部の中央部に積層されたゲート絶縁膜の上部を除去する工程とを含むことを特徴とする薄膜トランジスタの製造方法。
【請求項６】
請求項４記載の薄膜トランジスタを製造する方法であって、
該製造方法は、半導体層上に下側ゲート絶縁膜及び上側ゲート絶縁膜を形成する工程と、
チャネル部の中央部に積層された上側ゲート絶縁膜を除去する工程とを含むことを特徴とする薄膜トランジスタの製造方法。
【請求項７】
前記下側ゲート絶縁膜は、上側ゲート絶縁膜と異なる材料からなることを特徴とする請求項６記載の薄膜トランジスタの製造方法。
【請求項８】
請求項１〜４のいずれかに記載の薄膜トランジスタを含んで構成されたことを特徴とする半導体装置。
【請求項９】
請求項１〜４のいずれかに記載の薄膜トランジスタを含んで構成されたことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、その製造方法、半導体装置及び表示装置に関する。より詳しくは、画素のスイッチング素子等として好適に用いられる薄膜トランジスタ、その製造方法、半導体装置及び表示装置に関するものである。
【背景技術】
【０００２】
液晶表示装置は、薄型・軽量・低消費電力といった特長を活かし、幅広い分野で利用されている。例えば、アクティブマトリクス駆動方式の液晶表示装置は、薄膜トランジスタ（以下、「ＴＦＴ」ともいう。）等のスイッチング素子が画素毎に設けられており、スイッチング素子がオンになると駆動電圧が画素に書き込まれ、スイッチング素子がオフになった後も保持容量素子によって駆動電圧は保持されるものであり、クロストークが少ない鮮明な画像を提供することができる。したがって、パーソナルコンピュータ（ＰＣ）、携帯電話、携帯情報端末（ＰＤＡ）等のモバイル情報機器及びカーナビゲーション等のディスプレイ装置として多用されている。
【０００３】
ところで、画素のスイッチング素子等としてトップゲート構造を有するＴＦＴを形成する場合、ゲート絶縁膜の段差被覆性（ステップカバレージ）を確保し、高い絶縁耐圧を得るために、ゲート絶縁膜の下に設けられる半導体層の端部にテーパ（傾斜）が付けられることがある。例えば、端部のテーパ角（断面形状における側面の傾斜角度）が１０〜４５°であるチャネル層（半導体層）と、チャネル層上に形成され、チャネル層と交差するゲート電極と、ゲート電極の両側のチャネル層に形成されたソース／ドレイン領域とを有するＴＦＴの構成が開示されている（例えば、特許文献１参照。）。
【０００４】
しかしながら、このようなＴＦＴによれば、チャネル層にホウ素やリン等の不純物イオンをドープしたときに、チャネル層の端部における単位面積当たりのドーピング量がチャネル層の中央部における単位面積当たりのドーピング量よりも小さくなるため、チャネル層の端部には、チャネル層の中央部よりも小さい閾値でオンになる寄生トランジスタが発生し、その結果、オフ電流が大きくなってしまうという点で改善の余地があった。
【０００５】
このように半導体層の端部に形成したテーパ（傾斜）により、寄生トランジスタが発生することは、例えば特許文献２の中でも説明されている。したがって、寄生トランジスタの発生を抑制するとともに、高い絶縁耐圧を有するＴＦＴが求められていた。
【０００６】
これに対し、オフ電流の低減、及び、絶縁耐圧の高耐圧化を図るための半導体装置として、半導体島とゲート電極との間の距離が半導体島の中央部より半導体島の周辺部で長い薄膜トランジスタが設けられた半導体装置が開示されている（例えば、特許文献３参照。）。しかしながら、特許文献３の半導体装置によれば、薄膜トランジスタの高性能化を図ろうとした場合に、ゲート絶縁耐圧劣化が起こりやすくなり、信頼性の面で充分でないという点で改善の余地があった。
【特許文献１】特開２０００−３１４９３号公報
【特許文献２】特開２００３−２５８２６２号公報
【特許文献３】特開平８−２７４３３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記現状に鑑みてなされたものであり、寄生トランジスタの発生を抑制することができ、高性能化を図ることができ、かつゲート絶縁耐圧劣化を抑制することで高信頼性を得ることができる薄膜トランジスタ、その製造方法、半導体装置及び表示装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明者は、寄生トランジスタの発生を抑制することができ、高性能化を図ることができ、かつゲート絶縁耐圧劣化を抑制することで高信頼性を得ることができる薄膜トランジスタについて種々検討したところ、まず、ゲート絶縁膜のうち、チャネル部の端部と重なる部分の膜厚がチャネル部の中央部と重なる部分の膜厚よりも大きい構成によれば、チャネル部の端部と重なる部分の膜厚が薄くなることによる寄生トランジスタの発生を抑制し、オフ電流を低減することができることに着目した。なお、ゲート絶縁膜が２以上の絶縁膜を積層した構造を有する場合には、ゲート絶縁膜を構成する絶縁材料として酸化シリコン以外の絶縁材料が用いられることが多く、このような場合には、ゲート絶縁膜のうち、チャネル部の端部と重なる部分の物理的な膜厚ではなく、該部分の酸化シリコン換算膜厚が寄生トランジスタの発生に関係する。したがって、寄生トランジスタの発生を抑制するためには、ゲート絶縁膜のうち、チャネル部の端部と重なる部分の酸化シリコン換算膜厚を、チャネル部の中央部と重なる部分の酸化シリコン換算膜厚よりも大きくすることが重要であることを見いだした。
【０００９】
また、薄膜トランジスタを高性能化するためには、ゲート絶縁膜のうち、チャネル部と重なる部分の膜厚を小さくする必要があり、更に検討したところ、ゲート絶縁膜が２以上の絶縁膜を積層した構造を有する場合には、ゲート絶縁膜のうち、半導体層側に配置され、チャネル部と界面を形成する絶縁膜（以下「下側ゲート絶縁膜」ともいう。）の膜厚及び膜質が重要であることを見いだした。したがって、ゲート絶縁膜のうち、チャネル部の端部と重なる部分の酸化シリコン換算膜厚を、チャネル部の中央部と重なる部分の酸化シリコン換算膜厚よりも大きくしても、特許文献３の半導体装置のように、チャネル部の端部が垂直に形成されていると、薄膜トランジスタの高性能化を図るべく下側ゲート絶縁膜の膜厚を小さくしたときに、チャネル部の端部と重なる領域で、下側ゲート絶縁膜の段切れが起こりやすくなり、その結果、ゲート絶縁耐圧劣化が起こりやすくなり、信頼性の面で充分でないことを本発明者は見いだした。
【００１０】
他方、半導体層のうち、チャネル部の端部が傾斜している場合には、チャネル部にホウ素やリン等の不純物イオンをドープしたときに、不純物イオンの単位面積当たりのドーピング量がチャネル部の中央部よりも端部で小さくなるため、チャネル部の端部には、チャネル部の中央部よりも小さい閾値でオンになる寄生トランジスタが発生するおそれがあることが知られている。
【００１１】
しかしながら、本発明者は、半導体層のうち、チャネル部の端部を傾斜させることにより、ゲート絶縁膜が２以上の絶縁膜を積層した構造を有する場合でも、下側ゲート絶縁膜の段差被覆性（ステップカバレージ）を向上させることができるため、下側ゲート絶縁膜の膜厚を小さくすることで薄膜トランジスタの高性能化を図ることができることを見いだした。また、これによれば、特許文献３の半導体装置のようにチャネル部の端部が垂直に形成されている場合と比べて、ゲート絶縁膜全体の段差被覆性も向上させることができるため、ゲート絶縁耐圧劣化を抑制することができる結果、高信頼性を得ることができることを見いだした。更に、ゲート絶縁膜のうち、チャネル部の端部と重なる部分の酸化シリコン換算膜厚を、チャネル部の中央部と重なる部分の酸化シリコン換算膜厚よりも大きくしているため、不純物イオンの単位面積当たりのドーピング量がチャネル部の中央部よりもチャネル部の端部で小さくなることによる寄生トランジスタの発生も抑制することができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
【００１２】
すなわち、本発明は、ゲート絶縁膜を挟んで半導体層とゲート電極とが交差配置された構造を有する薄膜トランジスタであって、上記半導体層は、チャネル部の端部が傾斜しており、上記ゲート絶縁膜は、チャネル部の端部と重なる部分の酸化シリコン換算膜厚が、チャネル部の中央部と重なる部分の酸化シリコン換算膜厚よりも大きい薄膜トランジスタである。
以下、本発明を詳述する。
【００１３】
本発明の薄膜トランジスタは、ゲート絶縁膜を挟んで半導体層とゲート電極とが交差配置された構造を有するものである。ゲート絶縁膜の材質としては、特に限定されず、例えば、酸化シリコン（ＳｉＯ２）、ＳｉＯ２よりも誘電率が低い材料として、ＳｉＯＦ、ＳｉＯＣ等、ＳｉＯ２よりも誘電率が高い材料として、四窒化三ケイ素（Ｓｉ３Ｎ４）等の窒化シリコン（ＳｉＮｘ（ｘは正数））、シリコンオキシナイトライド（ＳｉＮＯ）、二酸化チタン（ＴｉＯ２）、三酸化二アルミニウム（Ａｌ２Ｏ３）、五酸化二タンタル（Ｔａ２Ｏ５）等の酸化タンタル、二酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）等が挙げられる。ゲート電極の材質としては、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）等の高融点金属、高融点金属の窒化物等を含んだ化合物等が用いられる。半導体層の材質としては、廉価性及び量産性の観点から、シリコンが好ましく、高移動度を実現する観点から、ポリシリコン、連続粒界結晶（ＣＧ）シリコン等がより好ましい。
【００１４】
本明細書で「交差配置」とは、一方が他方を横切るように配置された状態をいう。本発明の薄膜トランジスタにおいて、半導体層の端部は、１つ以上存在し、例えば平面視したときの半導体層の形状が四角形である場合には４つ存在するが、ゲート電極は、半導体層の端部の少なくとも一つを横切るように配置されていればよく、好ましくは、半導体層の対向する２つの端部を横切り、平面視したときにゲート電極と半導体層とが十字を描いている形態である。本発明の薄膜トランジスタは、上記半導体層、ゲート絶縁膜及びゲート電極を構成要素として有するものである限り、その他の構成要素を有していても有さなくてもよく、特に限定されない。上記薄膜トランジスタは、例えば、絶縁基板上や基板上に設けられた絶縁膜上に上述の積層構造を有していてもよい。また、本発明の薄膜トランジスタは、トップゲート構造を有していてもよく、デュアルゲート構造を有していてもよく、ボトムゲート構造を有していてもよい。
【００１５】
上記半導体層は、チャネル部の端部が傾斜している。本明細書で「チャネル部」とは、半導体層のうち、ゲート電極と重なる部分をいう。これによれば、ゲート絶縁膜全体の段差被覆性を向上させることができる。その結果、ゲート絶縁耐圧劣化を抑制することができ、信頼性を向上させることができる。また、ゲート絶縁膜が２以上の絶縁膜を積層した構造を有する場合であっても、下側ゲート絶縁膜の段差被覆性を向上させることができるため、薄膜トランジスタの高性能化を図ることができる。
【００１６】
上記半導体層は、通常は、チャネル部の中央部を構成する上面の断面形状が略水平であり、チャネル部の端部を構成する側面の断面形状が順テーパ状である。本明細書で「上面の断面形状が略水平」とは、上面が、チャネル部を構成する下面や絶縁基板を構成する上面と略平行な状態をいう。「略平行な状態」とは、完全に平行な状態のみならず、完全に平行な状態と同視できる範囲で平行でない状態も含むものである。「傾斜」及び「順テーパ状」とはそれぞれ、テーパ角（断面形状の基板面に対する傾斜角度）が「略水平」な状態よりも大きく、９０°未満である状態及び形状をいう。本発明において、チャネル部の端部のテーパ角は、３０〜７０°であることが好ましい。３０°未満であると、薄膜トランジスタのサイズが大きくなりすぎるおそれがあり、７０°を超えると、ゲート絶縁耐圧劣化が起こり、充分な信頼性が得られなくなるおそれがある。
【００１７】
上記ゲート絶縁膜は、チャネル部の端部と重なる部分の酸化シリコン換算膜厚が、チャネル部の中央部と重なる部分の酸化シリコン換算膜厚よりも大きい。これによれば、酸化シリコン換算膜厚がチャネル部の中央部よりもチャネル部の端部で小さくなることや、チャネル部にホウ素やリン等の不純物イオンをドープしたときに不純物イオンの単位面積当たりのドーピング量がチャネル部の中央部よりもチャネル部の端部で小さくなることにより、チャネル部の中央部よりも小さい閾値でオンになるトランジスタ（寄生トランジスタ）がチャネル部の端部に発生するのを抑制することができるため、オフ電流を低減することができる。一般的には、寄生トランジスタの発生を抑制する効果を得ようとすると、ゲート絶縁耐圧劣化を抑制する効果が得られなくなることが多く、ゲート絶縁耐圧劣化を抑制する効果を得ようとすると、寄生トランジスタの発生を抑制する効果が得られなくなることが多い。これらに対し、本発明の薄膜トランジスタは、両方の効果を奏することができるという点で好適である。
【００１８】
本明細書で「チャネル部の端部と重なる部分の酸化シリコン換算膜厚」とは、チャネル部の端部と重なる部分全域における酸化シリコン換算膜厚の平均値をいう。「チャネル部の中央部と重なる部分の酸化シリコン換算膜厚」とは、チャネル部の中央部と重なる部分全域における酸化シリコン換算膜厚の平均値をいう。チャネル部の端部は、通常２つあるが、本発明では、少なくとも１つの端部と重なる部分の酸化シリコン換算膜厚が、チャネル部の中央部と重なる部分の酸化シリコン換算膜厚よりも大きければよく、両方の端部と重なる部分の酸化シリコン換算膜厚が、チャネル部の中央部と重なる部分の酸化シリコン換算膜厚よりも大きいことが好ましい。なお、チャネル部の２つの端部と重なる部分における酸化シリコン換算膜厚の平均値は、同一であってもよく、互いに異なってもよい。
【００１９】
上記チャネル部の端部と重なる部分の酸化シリコン換算膜厚は、チャネル部の中央部と重なる部分の酸化シリコン換算膜厚よりも１０ｎｍ以上大きいことが好ましい。１０ｎｍ未満であると、寄生トランジスタの発生を抑制する効果を充分に得ることができなくなるおそれがある。
【００２０】
本発明の薄膜トランジスタにおける好ましい形態としては、（１）上記ゲート絶縁膜は、チャネル部の端部と重なる部分が、チャネル部の中央部と重なる部分を構成する材料から構成され、上記チャネル部の端部と重なる部分の膜厚が、チャネル部の中央部と重なる部分の膜厚よりも大きい形態、（２）上記ゲート絶縁膜は、下側ゲート絶縁膜及び上側ゲート絶縁膜からなり、上記チャネル部の中央部は、上側ゲート絶縁膜が積層され、上記チャネル部の端部は、下側ゲート絶縁膜及び上側ゲート絶縁膜が積層された形態、（３）上記ゲート絶縁膜は、下側ゲート絶縁膜及び上側ゲート絶縁膜からなり、上記チャネル部の中央部は、下側ゲート絶縁膜が積層され、上記チャネル部の端部は、下側ゲート絶縁膜及び上側ゲート絶縁膜が積層された形態が挙げられる。これらの形態によれば、ゲート絶縁膜のうち、チャネル部の端部と重なる部分の酸化シリコン換算膜厚が、チャネル部の中央部と重なる部分の酸化シリコン換算膜厚よりも大きくなることから、寄生トランジスタが発生するのを抑制することができる。
【００２１】
上記（１）の形態について、「チャネル部の端部と重なる部分の膜厚」とは、チャネル部の端部と重なる部分全域における物理的な膜厚の平均値をいう。「チャネル部の中央部と重なる部分の膜厚」とは、チャネル部の中央部と重なる部分全域における物理的な膜厚の平均値をいう。（１）の形態では、チャネル部の端部と重なる部分、及び、チャネル部の中央部と重なる部分は、単層構造を有していてもよく、積層構造を有していてもよいが、薄膜トランジスタの高性能化を図る観点から、積層構造を有することが好ましい。なお、積層構造を有する場合には、チャネル部の端部と重なる部分とチャネル部の中央部と重なる部分とで、ゲート絶縁膜の積層数及び積層順序が同一であるが、それらを構成する少なくとも１層の膜厚が互いに異なっていればよい。また、チャネル部の端部と重なる部分の膜厚は、チャネル部の中央部と重なる部分の膜厚よりも１０ｎｍ以上大きいことが好ましい。１０ｎｍ未満であると、寄生トランジスタの抑制効果を充分に得ることができなくなるおそれがある。
【００２２】
上記（２）及び（３）の形態では、（１）の形態と異なり、チャネル部の端部と重なる部分とチャネル部の中央部と重なる部分とで、ゲート絶縁膜の積層数が異なっている。上記下側ゲート絶縁膜は、上側ゲート絶縁膜と同一の材料からなってもよく、異なる材料からなってもよい。また、下側ゲート絶縁膜及び上側ゲート絶縁膜はそれぞれ、単層構造を有していてもよく、積層構造を有していてもよい。
【００２３】
本発明はまた、上記（１）の形態を有する薄膜トランジスタを製造する方法であって、上記製造方法は、半導体層上にゲート絶縁膜を形成する工程と、チャネル部の中央部に積層されたゲート絶縁膜の上部を除去する工程とを含む薄膜トランジスタの製造方法でもある。これによれば、半導体層と下側ゲート絶縁膜との界面がエッチング等によって剥き出しにされないため、薄膜トランジスタの特性異常を低減することができる。
【００２４】
本発明は更に、上記（３）の形態を有する薄膜トランジスタを製造する方法であって、上記製造方法は、半導体層上に下側ゲート絶縁膜及び上側ゲート絶縁膜を形成する工程と、チャネル部の中央部に積層された上側ゲート絶縁膜を除去する工程とを含む薄膜トランジスタの製造方法でもある。これによっても、半導体層と下側ゲート絶縁膜との界面がエッチング等によって剥き出しにされないため、薄膜トランジスタの特性異常を低減することができる。この製造方法を用いる場合、上記下側ゲート絶縁膜は、上側ゲート絶縁膜と異なる材料からなることが好ましい。これによれば、上側ゲート絶縁膜を除去する工程をエッチングによって行う場合、異なるゲート絶縁膜でエッチングを終了させることができることから、ゲート絶縁膜の膜厚制御を容易に行うことができる。なお、上側ゲート絶縁膜を除去する工程をエッチングによって行う場合、エッチャントとしては、下側ゲート絶縁膜と上側ゲート絶縁膜とのエッチング選択比が、（下側ゲート絶縁膜のエッチングレート）／（上側ゲート絶縁膜のエッチングレート）＝１／４以上であるものが好ましい。
【００２５】
本発明はそして、上記薄膜トランジスタを含んで構成された半導体装置又は表示装置でもある。本発明の薄膜トランジスタによれば、オフ電流を低減することができることから、高品質な半導体装置及び表示装置を提供することができる。なお、半導体装置としては、例えば、ＭＯＳトランジスタ等が挙げられる。また、表示装置としては、例えば、液晶表示装置、有機エレクトロルミネセンス表示装置等が挙げられる。
【発明の効果】
【００２６】
本発明の薄膜トランジスタによれば、半導体層のうち、チャネル部の端部が傾斜していることから、ゲート絶縁膜全体の段差被覆性も向上させることができるため、ゲート絶縁耐圧劣化を抑制し、信頼性を向上させることができる。また、ゲート絶縁膜が２以上の絶縁膜を積層した構造を有する場合でも、下側ゲート絶縁膜の段差被覆性を向上させることができるため、薄膜トランジスタの高性能化を図ることができる。更に、ゲート絶縁膜のうち、チャネル部の端部と重なる部分の酸化シリコン換算膜厚がチャネル部の中央部と重なる部分の酸化シリコン換算膜厚よりも大きいことから、チャネルの端部にチャネル部の中央部よりも小さい閾値でオンになるトランジスタが発生するのを抑制することができる。
【発明を実施するための最良の形態】
【００２７】
以下に実施形態を掲げ、本発明を更に詳細に説明するが、本発明はこれらの実施例のみに限定されるものではない。
【００２８】
本発明は、シリコン層（半導体層）の平坦部（中央部）と端部とで、ゲート絶縁膜の膜厚を変化させることで、薄膜トランジスタ（ＴＦＴ）の閾値を制御し、シリコン層の端部領域に発生する寄生トランジスタの閾値を高い側へシフトさせることで、寄生トランジスタの発生を抑制するものである。
【００２９】
図１は、ＴＦＴのドレイン電流（Ｉｄ）対ゲート電圧（Ｖｇ）特性を示す図である。なお、二本の実線はそれぞれ、正常なＮチャネル（Ｎｃｈ）ＴＦＴ及びＰチャネル（Ｐｃｈ）ＴＦＴを表す。二本の点線はそれぞれ、寄生トランジスタの発生が見られるＴＦＴを表す。本発明によれば、Ｎｃｈ及びＰｃｈＴＦＴの寄生トランジスタの閾値をそれぞれ高閾値側にシフトさせることができるため、寄生トランジスタの発生を抑制することができる。なお、図１に示すように、寄生トランジスタの発生が見られるＰｃｈＴＦＴのＩｄ−Ｖｇ特性は、正常なＰｃｈＴＦＴとほぼ同一である。
【００３０】
＜実施形態１＞
図２−１〜２−９は、本発明の実施形態１に係るＴＦＴの製造工程を示す断面模式図である。なお、図の左側は、ＰｃｈＴＦＴの形成を表し、右側は、ＮｃｈＴＦＴの形成を表す。
【００３１】
（１）アンダーコート層及び半導体層の形成工程
図２−１に示すように、プラズマ化学気相成長（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）法等により、基板１０上に、アンダーコート層１１（下層：シリコン酸窒化膜（ＳｉＮＯ）膜１１ａ、上層：酸化シリコン（ＳｉＯ２）膜１１ｂ）とアモルファスシリコン（ａ−Ｓｉ）層１２とをこの順に形成する。アンダーコート層１１の膜厚は、特に限定されないが、例えばＳｉＮＯ膜１１ａの膜厚を３０〜７０ｎｍとし、ＳｉＯ２膜１１ｂの膜厚を５０〜１５０ｎｍとすればよい。また、ａ−Ｓｉ層１２の膜厚も特に限定されないが、例えば３０〜７０ｎｍとすればよい。
【００３２】
ＳｉＮＯ膜１１ａを形成するための原料ガスとしては、モノシラン（ＳｉＨ４）、亜酸化窒素ガス（Ｎ２Ｏ）及びアンモニア（ＮＨ３）の混合ガス等が挙げられる。また、ＳｉＯ２膜１１ｂの原料ガスとしては、テトラエチルオルトシリケート（ＴＥＯＳ）ガス等が挙げられる。更に、ａ−Ｓｉ層１２を形成するための原料ガスとしては、例えば、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）等が挙げられる。なお、アンダーコート層１１としては、原料ガスとしてモノシラン（ＳｉＨ４）及びアンモニア（ＮＨ３）の混合ガス等を用いて形成された窒化シリコン（ＳｉＮｘ（ｘは正数））膜等を用いてもよい。
【００３３】
次に、ａ−Ｓｉ層１２を多結晶化するため、略６００℃の熱処理により、固相結晶成長（Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ；ＳＰＣ）を行う。このとき、ＳＰＣの前に、ニッケル（Ｎｉ）等の金属触媒を塗布して、連続粒界結晶シリコン（ＣＧシリコン）化するための前処理を行ってもよい。ところで、ＳＰＣを行っただけでは、結晶粒径が小さくなり、結晶粒径は大きくとも粒内に結晶欠陥が多数含まれる等の理由により、ポリシリコン（ｐ−Ｓｉ）の電界効果移動度が低くなる等の好ましくない特性が生じることがある。そこで、ＳＰＣの後に、レーザ光としてエキシマレーザ光を用いたレーザアニール法により、ポリシリコン（ｐ−Ｓｉ）の結晶粒の品質を向上させることが好ましい。レーザ光としては、固体レーザ光等を用いてもよい。最後に、フォトリソグラフィ法により、レジスト膜をパターニングし、更にエッチングすることによって、ｐ−Ｓｉ層を所望の形状に成形し、図２−２に示すように、テーパ角が４５°の島状のｐ−Ｓｉ層（半導体層）１３ａ及び１３ｂを形成する。
【００３４】
（２）ゲート絶縁膜の形成工程
次に、図２−３に示すように、ゲート絶縁膜１４（ＳｉＯ２膜（下側ゲート絶縁膜）１４ａ、ＳｉＮｘ膜（上側ゲート絶縁膜）１４ｂ）を連続形成する。ＳｉＯ２膜１４ａ及びＳｉＮｘ膜１４ｂの膜厚は特に限定されないが、例えば、それぞれ３０〜１５０ｎｍとすればよい。下側ゲート絶縁膜１４ａの材質は特に限定されず、ＳｉＮｘ膜、ＳｉＯＮ膜等を用いてもよい。
【００３５】
（３）チャネルドーピング工程
次に、図２−４に示すように、ＮｃｈＴＦＴ及びＰｃｈＴＦＴの閾値を制御するため、イオンドーピング法等により、基板全面に不純物としてボロンをドーピングすることによって、ドープ層を形成する。ドーピングされるボロンの濃度は、特に限定されないが、例えば、１０１２〜１０１４ｉｏｎ／ｃｍ２とすればよい。なお、ＰｃｈＴＦＴの閾値制御が必要でない場合、このドーピングは、行わなくともよい。次に、ＮｃｈＴＦＴの閾値を制御するため、フォトリソグラフィ法により、ＰｃｈＴＦＴの形成領域をレジスト膜で被覆した後、ＮｃｈＴＦＴの形成領域にのみイオンドーピング法等により、ボロンを所定量チャネルドーピングすることによって、Ｎｃｈドープ層を形成する。Ｎｃｈドープ層にドーピングされるボロンの濃度は、特に限定されないが、例えば、１０１２〜１０１４ｉｏｎ／ｃｍ２とすればよい。このとき、ホットキャリア劣化対策のため、ゲートオーバーラップ（Ｇａｔｅ  Ｏｖｅｒｌａｐ  ｏｆ  Ｄｒａｉｎ；ＧＯＬＤ）構造が必要な場合には、フォトリソグラフィ法によりレジスト膜を所望の形状にパターン形成し、リンを所定量ドーピングしてもよい。なお、チャネルドーピングは、ゲート絶縁膜１４のエッチング前に行うことも可能である。
【００３６】
（４）上側ゲート絶縁膜のエッチング工程
次に、図２−５に示すように、フォトリソグラフィ法によりレジスト膜をパターン形成し、このレジスト膜を用いて、上側ゲート絶縁膜１４ｂをエッチングする。これにより、チャネル部に積層された上側ゲート絶縁膜１４ｂを下側ゲート絶縁膜１４ａまでエッチングした構造を得る。これによれば、ＴＦＴで重要なｐ−Ｓｉ層１３ａ及び１３ｂとゲート絶縁膜１４との界面がエッチングによって、剥き出しにならないため、ＴＦＴの特性異常を生じにくい。また、下側ゲート絶縁膜１４ａと上側ゲート絶縁膜１４ｂとが異なる材料で形成されることから、ゲート絶縁膜１４の膜厚制御が容易である。
【００３７】
以上により、ｐ−Ｓｉ層１３ａ及び１３ｂのチャネル部の中央部と重なる部分における酸化シリコン（ＳｉＯ２）換算膜厚を例えば５０ｎｍにした場合、表１に示すように、チャネル部の端部と重なる部分におけるＳｉＯ２換算膜厚をチャネル部の中央部と重なる部分におけるＳｉＯ２換算膜厚よりも大きくすることによって、チャネル部のＮｃｈ及びＰｃｈの閾値に対し、チャネル部の端部に発生する寄生トランジスタの閾値を高い側にシフトすることができるので、寄生トランジスタの発生を抑制することができる。なお、表１中の閾値の変化量は、チャネル部の中央部と重なる部分、及び、チャネル部の端部と重なる部分におけるＳｉＯ２換算膜厚がともに５０ｎｍであるときの閾値からの変化量を示している。
【００３８】
【表１】
2008027981.tif 000003
【００３９】
（５）ゲート電極の形成工程
次に、図２−６に示すように、スパッタ等を用いて、窒化タンタル（ＴａＮ）膜１５ａ、タングステン（Ｗ）膜１５ｂを形成する。ＴａＮ膜１５ａ及びＷ膜１５ｂの膜厚は特に限定されず、例えば、ＴａＮ膜１５ａの膜厚は４０〜６０ｎｍとすればよく、Ｗ膜１５ｂの膜厚は３００〜４００ｎｍとすればよい。次に、フォトリソグラフィ法により、レジスト膜を所望の形状にパターン形成した後、アルゴン（Ａｒ）、六フッ化硫黄（ＳＦ６）、四フッ化炭素（ＣＦ４）、酸素（Ｏ２）、塩素（Ｃｌ２）等の混合ガス分量を調整したエッチングガスを用いてドライエッチングを行い、２層構造のゲート電極１５を形成する。ゲート電極１５に用いられる金属としては、タンタル（Ｔａ）、モリブデン（Ｍｏ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）等の低抵抗金属、表面が平坦で特性の安定した高融点金属等が挙げられる。また、ゲート電極１５は、上記複数の材料からなる積層体としてもよい。
【００４０】
（６）ソース・ドレイン電極の形成工程
次に、図示しないが、Ｎｃｈ及びＰｃｈＴＦＴの拡散領域を形成するため、フォトリソグラフィ法によりレジスト膜を所望の形状にパターン形成した後、ＮｃｈＴＦＴではリンを、ＰｃｈＴＦＴではボロンをイオンドーピング法等により高濃度にイオンドーピングする。ドーピングされるリン及びボロンの濃度は、特に限定されないが、例えば、１０１５〜１０１７ｉｏｎ／ｃｍ２とすればよい。このとき、必要に応じて、更にフォトリソグラフィ法によりレジスト膜を所望の形状にパターン形成し、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造にしてもよい。また、半導体層１３ａ及び１３ｂにＣＧシリコンを用いる場合には、残留金属触媒の好ましくない影響を排除するために、リン等のゲッタリング材料のドーピングも同時に行ってもよい。次に、ｐ−Ｓｉ層１３ａ及び１３ｂ中に存在している不純物イオンを活性化させるために、略６００℃、４時間の熱活性化処理を行う。これにより、拡散領域の電気伝導性を向上させることができる。なお、拡散領域の電気伝導性は特に限定されないが、抵抗率の値で、２５℃において１ｋΩ／□以下であることが好ましい。活性化の方法としては、その他、エキシマレーザ光を照射する方法等が挙げられる。この結果として、ＮｃｈＴＦＴは、チャネル部と、ｎ＋領域からなる外側拡散部とを有することとなる。一方、ＰｃｈＴＦＴは、チャネル部と、ｐ＋外側拡散部とを有することとなる。
【００４１】
（７）層間絶縁膜の形成工程
次に、図２−７に示すように、ＰＥＣＶＤ法により膜厚８００〜１２００ｎｍの層間絶縁膜１６を形成する。層間絶縁膜１６の材質としては、ＳｉＮｘ膜、ＳｉＯＮ膜、ＳｉＯ２膜等が挙げられる。層間絶縁膜１６は、上記材料の積層膜であってもよい。
【００４２】
（８）コンタクト部の形成工程
次に、図２−８に示すように、フォトリソグラフィ法により、レジスト膜を所望の形状にパターン形成した後、フッ酸系のエッチング溶液を用いて層間絶縁膜１６及びゲート絶縁膜１４のウェットエッチングを行い、コンタクトホールを形成する。また、微細加工時には、ドライエッチングや、ドライエッチングとウェットエッチングとを組み合わせて形成するとよい。
（９）アニーリング処理工程
次に、半導体層１３ａ及び１３ｂの品質を更に改善するため、略４００℃で水素化アニーリング処理を行う。
【００４３】
（１０）ソースメタルの形成工程
次に、図２−９に示すように、スパッタ法等で膜厚１００〜２００ｎｍのチタン（Ｔｉ）膜、膜厚５００〜１０００ｎｍのアルミニウム−ケイ素（Ａｌ−Ｓｉ）系合金膜、膜厚１００〜２００ｎｍのＴｉ膜の順で、金属薄膜を形成する。次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターン形成した後、ドライエッチングにより金属薄膜のパターニングを行い、ソース配線１８を形成する。
【００４４】
実施形態１で作製されたＴＦＴによれば、ｐ−Ｓｉ層１３ａ及び１３ｂのチャネル部の端部がテーパ角４５°で傾斜していることから、ゲート絶縁膜１４の段差被覆性を充分に得ることができる結果、ゲート絶縁耐圧劣化を抑制することができる。また、ゲート絶縁膜１４は、ｐ−Ｓｉ層１３ａ及び１３ｂのチャネル部の中央部と重なる部分の酸化シリコン換算膜厚がチャネル部の端部と重なる部分の酸化シリコン換算膜厚よりも大きいことから、チャネル部の端部に発生する寄生トランジスタの閾値を高い側にシフトすることができるので、寄生トランジスタの発生を抑制することができる。
【００４５】
＜実施形態２＞
図３−１〜３−３は、本発明の実施形態２に係る薄膜トランジスタの製造工程を示す断面模式図である。なお、図の左側は、ＰｃｈＴＦＴの形成領域を表し、右側は、ＮｃｈＴＦＴの形成領域を表す。
（１）アンダーコート層及び半導体層の形成工程
図２−１及び２−２に示すように、実施形態１と同様に行う。
【００４６】
（２）ゲート絶縁膜の形成工程
次に、図３−１に示すように、ＴＥＯＳガスを用いて、半導体層１３ａ及び１３ｂ上にＳｉＯ２膜（ゲート絶縁膜）１４を形成する。ＳｉＯ２膜１４の膜厚は特に限定されないが、例えば、膜厚３０〜１５０ｎｍとすればよい。ゲート絶縁膜１４の材質は特に限定されず、その他、ＳｉＮｘ膜、ＳｉＯＮ膜等を用いてもよい。ＳｉＮｘ膜及びＳｉＯＮ膜を形成するための原料ガスとしては、アンダーコート層１１の形成で述べたものと同様のものが挙げられる。
【００４７】
（３）チャネルドーピング工程
図３−２に示すように、実施形態１と同様に行う。
（４）ゲート絶縁膜のエッチング工程
図３−３に示すように、チャネル部の中央部にあるゲート絶縁膜１４を途中までエッチングして薄膜化する。この構造によれば、ＴＦＴで重要なｐ−Ｓｉ層１３ａ及び１３ｂとゲート絶縁膜１４との界面がエッチングによって、剥き出しにならないため、ＴＦＴの特性異常を生じにくい。
（５）ゲート電極形成工程〜ソースメタルの形成工程
実施形態１と同様に行う。
【００４８】
実施形態２で作製されたＴＦＴによっても、ｐ−Ｓｉ層１３ａ及び１３ｂのチャネル部の端部がテーパ角４５°で傾斜しており、ゲート絶縁膜１４は、ｐ−Ｓｉ層１３ａ及び１３ｂのチャネル部の中央部と重なる部分の酸化シリコン換算膜厚がチャネル部の端部と重なる部分の酸化シリコン換算膜厚よりも大きいことから、実施形態１と同様の作用効果を得ることができる。
【００４９】
＜実施形態３＞
図４−１〜４−４、及び、５−１〜５−４は、本発明の実施形態３に係る薄膜トランジスタの製造工程を示す断面模式図である。なお、図の左側は、ＰｃｈＴＦＴの形成を表し、右側は、ＮｃｈＴＦＴの形成を表す。
（１）アンダーコート層及び半導体層の形成工程
図２−１及び２−２に示すように、実施形態１と同様に行う。
【００５０】
（２）下側ゲート絶縁膜の形成工程
図４−１に示すように、ＴＥＯＳガスを用いて、半導体層１３ａ及び１３ｂ上にＳｉＯ２膜（下側ゲート絶縁膜）１４ａを形成する。ＳｉＯ２膜１４ａの膜厚は特に限定されないが、例えば、膜厚３０〜１５０ｎｍとすればよい。下側ゲート絶縁膜１４ａの材質は特に限定されず、その他、ＳｉＮｘ膜、ＳｉＯＮ膜等を用いてもよい。また、下側ゲート絶縁膜１４ａは、図５−１に示すように、複数の材料からなる積層体としてもよい。ＳｉＮｘ膜及びＳｉＯＮ膜を形成するための原料ガスとしては、アンダーコート層１１の形成で述べたものと同様のものが挙げられる。
【００５１】
（３）チャネルドーピング工程
図４−２及び５−２に示すように、実施形態１と同様に行う。
（４）下側ゲート絶縁膜のエッチング工程
図４−３及び５−３に示すように、チャネル部の中央部に積層された下側ゲート絶縁膜１４ａを半導体層１３ａ及び１３ｂの表面までエッチングする。
【００５２】
（５）上側ゲート絶縁膜の形成工程
次に、図４−４及び５−４に示すように、原料ガスとしてＴＥＯＳガスを用いて、上側ゲート絶縁膜１４ｂを形成する。上側ゲート絶縁膜１４ｂの膜厚は特に限定されないが、例えば、３０〜１００ｎｍとすればよい。上側ゲート絶縁膜１４ｂの材質は特に限定されず、その他、ＳｉＮｘ膜、ＳｉＯＮ膜等を用いてもよい。また、上側ゲート絶縁膜１４ｂは、複数の材料からなる積層体としてもよい。ＳｉＮｘ膜及びＳｉＯＮ膜を形成するための原料ガスとしては、アンダーコート層１１の形成で述べたものと同様のものが挙げられる。
【００５３】
（６）ゲート電極形成工程〜ソースメタルの形成工程
実施形態１と同様に行う。
【００５４】
実施形態３で作製されたＴＦＴによっても、ｐ−Ｓｉ層１３ａ及び１３ｂのチャネル部の端部がテーパ角４５°で傾斜しており、ゲート絶縁膜１４は、ｐ−Ｓｉ層１３ａ及び１３ｂのチャネル部の中央部と重なる部分の酸化シリコン換算膜厚がチャネル部の端部と重なる部分の酸化シリコン換算膜厚よりも大きいことから、実施形態１と同様の作用効果を得ることができる。
【図面の簡単な説明】
【００５５】
【図１】本発明により、Ｎチャネル（Ｎｃｈ）及びＰチャネル（Ｐｃｈ）ＴＦＴの寄生トランジスタの発生が抑制される様子を示す図である。
【図２−１】（ａ）及び（ｂ）はそれぞれ、アンダーコート層の形成工程を示す平面模式図及び断面模式図である（実施形態１〜３）。
【図２−２】（ａ）及び（ｂ）はそれぞれ、半導体層の形成工程を示す平面模式図及び断面模式図である（実施形態１〜３）。
【図２−３】（ａ）及び（ｂ）はそれぞれ、ゲート絶縁膜の形成工程を示す平面模式図及び断面模式図である（実施形態１）。
【図２−４】（ａ）及び（ｂ）はそれぞれ、チャネルドーピング工程を示す平面模式図及び断面模式図である（実施形態１）。
【図２−５】（ａ）及び（ｂ）はそれぞれ、上側ゲート絶縁膜のエッチング工程を示す平面模式図及び断面模式図である（実施形態１）。
【図２−６】（ａ）及び（ｂ）はそれぞれ、ゲート電極の形成工程を示す平面模式図及び断面模式図である（実施形態１）。
【図２−７】（ａ）及び（ｂ）はそれぞれ、層間絶縁膜の形成工程を示す平面模式図及び断面模式図である（実施形態１）。
【図２−８】（ａ）及び（ｂ）はそれぞれ、コンタクト部の形成工程を示す平面模式図及び断面模式図である（実施形態１）。
【図２−９】（ａ）及び（ｂ）はそれぞれ、ソースメタルの形成工程を示す平面模式図及び断面模式図である（実施形態１）。
【図３−１】（ａ）及び（ｂ）はそれぞれ、ゲート絶縁膜のエッチング工程を示す平面模式図及び断面模式図である（実施形態２）。
【図３−２】（ａ）及び（ｂ）はそれぞれ、チャネルドーピング工程を示す平面模式図及び断面模式図である（実施形態２）。
【図３−３】（ａ）及び（ｂ）はそれぞれ、ゲート絶縁膜のエッチング工程を示す平面模式図及び断面模式図である（実施形態２）。
【図４−１】（ａ）及び（ｂ）はそれぞれ、下側ゲート絶縁膜の形成工程を示す平面模式図及び断面模式図である（実施形態３）。
【図４−２】（ａ）及び（ｂ）はそれぞれ、チャネルドーピング工程を示す平面模式図及び断面模式図である（実施形態３）。
【図４−３】（ａ）及び（ｂ）はそれぞれ、下側ゲート絶縁膜のエッチング工程を示す平面模式図及び断面模式図である（実施形態３）。
【図４−４】（ａ）及び（ｂ）はそれぞれ、上側ゲート絶縁膜の形成工程を示す断面模式図である（実施形態３）。
【図５−１】（ａ）及び（ｂ）はそれぞれ、下側ゲート絶縁膜の形成工程を示す平面模式図及び断面模式図である（実施形態３）。
【図５−２】（ａ）及び（ｂ）はそれぞれ、チャネルドーピング工程を示す平面模式図及び断面模式図である（実施形態３）。
【図５−３】（ａ）及び（ｂ）はそれぞれ、下側ゲート絶縁膜のエッチング工程を示す平面模式図及び断面模式図である（実施形態３）。
【図５−４】（ａ）及び（ｂ）はそれぞれ、上側ゲート絶縁膜の形成工程を示す断面模式図である（実施形態３）。
【符号の説明】
【００５６】
１０：基板
１１：アンダーコート層
１１ａ：アンダーコート層の下層部
１１ｂ：アンダーコート層の上層部
１２：アモルファスシリコン（ａ−Ｓｉ）層
１３ａ、１３ｂ：ポリシリコン（ｐ−Ｓｉ）層
１４：ゲート絶縁膜
１４ａ：下側ゲート絶縁膜
１４ｂ：上側ゲート絶縁膜
１５：ゲート電極
１５ａ：ゲート電極の下層部
１５ｂ：ゲート電極の上層部
１６：層間絶縁膜
１７ａ〜１７ｅ：コンタクトホール
１８ａ〜１８ｅ：ソース配線
【図１】
2008027981.tif 000004
【図２−１】
2008027981.tif 000005
【図２−２】
2008027981.tif 000006
【図２−３】
2008027981.tif 000007
【図２−４】
2008027981.tif 000008
【図２−５】
2008027981.tif 000009
【図２−６】
2008027981.tif 000010
【図２−７】
2008027981.tif 000011
【図２−８】
2008027981.tif 000012
【図２−９】
2008027981.tif 000013
【図３−１】
2008027981.tif 000014
【図３−２】
2008027981.tif 000015
【図３−３】
2008027981.tif 000016
【図４−１】
2008027981.tif 000017
【図４−２】
2008027981.tif 000018
【図４−３】
2008027981.tif 000019
【図４−４】
2008027981.tif 000020
【図５−１】
2008027981.tif 000021
【図５−２】
2008027981.tif 000022
【図５−３】
2008027981.tif 000023
【図５−４】
2008027981.tif 000024