(57)【要約】【課題】情報処理装置内部のモジュールに対して供給電圧を可変とする構成とした場合であっても、モジュールの入力インタフェースにおける信号の判別が適切に行われる多値入力インタフェースを提供する。【解決手段】Ｍ（自然数）値レベル信号を伝送する１つ又は複数のデータ線と、Ｍ値レベル信号の情報位置を示す信号伝送クロックを伝送するクロック線とを含む信号バスに接続される多値入力インタフェースであって、レベル可変な回路電源電圧に応じた複数の電圧出力を複数の可変比較基準出力として発生する閾値発生部と、信号伝送クロックに同期してＭ値レベル信号と複数の可変比較基準出力とを比較し、Ｍ値レベル信号の瞬時値に対応した論理出力を発生するレベル判定部と、論理出力をデータ信号に変換する論理回路部と、を備える。【選択図】図３
2008171393.tif 000002
【特許請求の範囲】
【請求項１】
情報処理装置内外の複数のモジュール相互間を接続する信号バスであって、
Ｍ値レベル信号を伝送する１つ又は複数のデータ線と、
前記Ｍ値レベル信号の情報位置を示す信号伝送クロックを伝送するクロック線と、を備え、
前記情報処理装置のシステムクロック信号は非離散的な波形の周期信号であり、
前記信号伝送クロック信号は、前記システムクロック信号の波形の最大振幅値を前記Ｍ値に応じて分割し、各分割値に対応する前記システムクロック信号の各位相を信号波形の立ち上がり又は立ち下がり位置としてなる、多値信号バス。
【請求項２】
前記Ｍ値レベル信号の最大値及び前記システムクロック信号波形の最大振幅値が前記モジュールに供給される可変供給電圧に応じて設定される、請求項１に記載の多値信号バス。
【請求項３】
前記システムクロック信号が正弦波である、請求項１に記載の多値信号バス。
【請求項４】
前記Ｍ値が自然数である、請求項１又は２に記載の多値信号バス。
【請求項５】
Ｍ値レベル信号を伝送する１つ又は複数のデータ線と、前記Ｍ値レベル信号の情報位置を示す信号伝送クロックを伝送するクロック線とを含む信号バスに接続される多値入力インタフェースであって、
レベル可変な供給電圧に応じた複数の電圧出力を複数の可変比較基準出力として発生する閾値発生部と、
前記信号伝送クロックに同期して、前記Ｍ値レベル信号と前記複数の可変比較基準出力とを比較して前記Ｍ値レベル信号の瞬時値に対応した論理出力を発生するレベル判定部と、
前記論理出力をデータ信号に変換する論理回路部と、
を備える多値入力インタフェース。
【請求項６】
前記レベル判定部は複数のレベル比較器を含む、請求項５記載の多値入力インタフェース。
【請求項７】
前記論理回路部は前記複数のレベル比較器の出力に基づいて前記Ｍ値レベル信号のレベルに対応したＭ値よりも少ない値のＮ値のデータ信号を出力する、請求項５又は６に記載の多値入力インタフェース。
【請求項８】
前記Ｍ，Ｎは自然数である、請求項５乃至７のいずれかに記載の多値入力インタフェース。
【請求項９】
前記レベル判定部及び前記論理回路はＭＯＳトランジスタを含み、該ＭＯＳトランジスタには前記レベル可変な供給電圧に応じたバックゲート電圧が印加されてその閾値が可変に調整される、請求項５乃至８に記載の多値入力インタフェース。
【請求項１０】
請求項１乃至４のいずれかに記載の多値信号バスを備える情報処理装置。
【請求項１１】
請求項５乃至９のいずれかに記載の多値入力インタフェースを備える情報処理装置。
【請求項１２】
前記情報処理装置が携帯電話機である、請求項１０又は１１に記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は情報処理装置の省電力化技術に関し、特に、回路電源電圧を可変として省電力化を図る情報処理装置に好適な、信号バス、多値入出力インタフェース技術に関する。
【背景技術】
【０００２】
従来、デジタルＩＣを動作させるために電源からＩＣに供給される電源電圧（供給電圧）は５ボルトや３．３ボルトなどに固定化されていた。しかし、コンピュータシステムなどの情報処理装置の低消費電力化を実現させるために、アプリケーションプログラム等のＣＰＵの負荷の程度に対応して供給電圧を５ボルトから３．３ボルトへ連続的に変化させたり、システムの動作クロック周波数を高域から低域に連続的に変化させている。例えば、特開平８−４４４６５号公報には、マイクロプロセッサの動作クロック周波数を負荷に応じて連続的に変化させると共に、当該動作クロック周波数に応じた電源電圧をマイクロプロセッサに供給して適切な動作速度と消費電力の低減の両立を図る手法が提案されている。
【０００３】
【特許文献１】特開平８−４４４６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、電源電圧を連続的に変化させると、情報処理装置内の各モジュールを相互に接続する信号バスにおける伝送信号のレベルも変化する。また、各モジュールの信号バスに接続された入力インタフェースにおける信号値判別のための閾値を伝送信号のレベル変化に対応して適宜に修正（例えば、連続的に変更）しなければならない。
【０００５】
この電源電圧の変更に応じた閾値の変更をＣＰＵで行う場合には、電源電圧の監視と入出力インタフェースにおける閾値変更のための内部制御プログラム（電力制御、電圧制御）を実行する負荷が発生する。また、ＣＰＵに電源供給系の制御を完全に依存すると、情報処理装置内のモジュールへの供給電圧やモジュール相互間を伝送する信号等の信頼性がＣＰＵにも依存することになって好ましくない。
【０００６】
また、出願人は上述した情報処理装置の低消費電力化の実現のために、更に、多値信号を用いることによって（データ伝送速度を低下させずに）信号バスにおける信号数（信号線数）を減らすこともを検討しており、電源電圧を連続的に変化しても使用することができる多値入力インタフェースが必要であるが、そのようなものは存在しない。
【０００７】
よって、本発明の目的は、情報処理装置内部のモジュールに対して供給電圧を可変とする構成とした場合であっても、モジュールの入力インタフェースにおける信号の判別が適切に行われ、多値信号に対しても適用できる、信号バス、多値入力インタフェース及びこれ等を用いた情報処理装置を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するため本発明の多値信号バスは、情報処理装置内外の複数のモジュール相互間を接続する信号バスであって、Ｍ（自然数）値レベル信号を伝送する１つ又は複数のデータ線と、上記Ｍ値レベル信号の情報位置を示す信号伝送クロックを伝送するクロック線と、を備え、上記情報処理装置のシステムクロック信号は非離散的な波形の周期信号であり、上記信号伝送クロック信号は、上記システムクロック信号の波形の最大振幅値を上記Ｍ値に応じて分割し、各分割値に対応する上記システムクロック信号の各位相を信号波形の立ち上がり又は立ち下がり位置としてなる。
【０００９】
かかる構成することによって、モジュールへの供給電圧の変更に応じて信号バスの信号振幅を可変とした信号バスを提供することが可能となる。また、１つの信号線で多値レベルを伝送するので、信号バスの情報伝送量を増すことが可能となる。また、より少ない信号線数で同等の情報量を伝送することが可能となる。1つのシステムクロック信号につき、複数値を伝送することができるので伝送効率が高く、具合がよい。また、システムクロック信号を非離散的（非デジタル）な波形とし、この波形を利用して信号伝送クロックを形成しているので信号バスにおける高調波ノイズの発生が減少する。
【００１０】
上記Ｍ値レベル信号の最大値及び上記システムクロック信号波形の最大振幅値が上記モジュールに供給される可変供給電圧に応じて設定されることが望ましい。それにより、モジュールに供給される電源電圧が変更されたときに、各電源電圧にＭ値レベル信号の振幅を比例させることによってレベル弁別（識別）をし易くすることが可能となる。
【００１１】
上記システムクロック信号が正弦波であることが望ましい。それにより、信号バス系における高調波の発生やそのレベルを抑制し、ノイズを低減すること可能となる。
【００１２】
本発明の多値入力インタフェースは、Ｍ（自然数）値レベル信号を伝送する１つ又は複数のデータ線と、上記Ｍ値レベル信号の情報位置を示す信号伝送クロックを伝送するクロック線とを含む信号バスに接続される多値入力インタフェースであって、レベル可変な供給電圧に応じた複数の電圧出力を複数の可変比較基準出力として発生する閾値発生部と、上記信号伝送クロックに同期して、上記Ｍ値レベル信号と上記複数の可変比較基準出力とを比較して上記Ｍ値レベル信号の瞬時値に対応した論理出力を発生するレベル判定部と、上記論理出力をデータ信号に変換する論理回路部と、を備える。
【００１３】
かかる構成とすることによって、情報処理装置内部のモジュールに対して供給電圧を可変とした構成であっても、信号バスに接続されるモジュールの入力インタフェースにおける多値信号のレベル判別（情報判別）が適切に行われて具合がよい。
【００１４】
例えば、上記レベル判定部は複数のレベル比較器を含む。レベル比較器はウインドコンバータであってもよい。
【００１５】
上記論理回路部は上記複数のレベル比較器の出力に基づいて上記Ｍ値レベル信号のレベルに対応したＭ値よりも少ない値のＮ値のデータ信号を出力する。ここで、上記Ｍ，Ｎは１よりも大きい自然数である。例えば、Ｎが２の場合は２値論理回路によって、２よりも大きいＮ値であるときにはＮ値論理回路（例えば、４ビット処理回路、１６ビット処理回路、３２ビット処理回路、…）によってデータ処理を行うことができる。
【００１６】
上記レベル判定部及び上記論理回路はＭＯＳトランジスタを含み、該ＭＯＳトランジスタには上記レベル可変な供給電圧に応じたバックゲート電圧が印加されてその閾値が可変に調整されることが望ましい。モジュールへの供給電圧の変更に対応して論理素子を構成するトランジスタの閾値が適切に変更されることによって、供給電圧を連続的に可変として省電力を図る情報処理装置の可変電圧範囲の拡大及びトランジスタ動作の安定を図ることが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照しつつ説明する。
【００１８】
まず、情報処理装置（コンピュータシステム）の電源電圧可変化による省電力化について図２を参照して説明する。同図はＣＰＵチップあるいはＣＰＵを含むモジュールの動作電圧を連続的に可変とする場合の説明図である。
【００１９】
同図において、横軸はＣＰＵ（又はデータバス）の動作クロック周波数［ＧＨｚ］、縦軸はＣＰＵ又はＣＰＵモジュールに供給する電源電圧〔Ｖ〕を示している。例えば、情報処理装置（コンピュータシステム）が実行するアプリケーションがテレビ放送、ＤＶＤなどの動画や多チャンネル音声等を処理するものであるときは、データ処理量が膨大であるので、ＣＰＵの処理能力を高めるべく動作クロック周波数を最高周波数近傍に引き上げる。また、動作電圧も高く設定してトランジスタの負荷駆動能力を高めて高速動作を可能とする。実行アプリケーションがテキスト処理であるときは、ＣＰＵのデータ処理量は少ないので、ＣＰＵの消費電力を抑制するべく動作クロック周波数を低い周波数に下げる。動作電圧も低く設定してトランジスタに流れる電流を抑制して電力消費を抑制する。インターネットやコンテンツ（マルチメディア）閲覧の場合には、ＣＰＵの消費電力と処理能力とをバランスさせるべく動作クロック周波数をテキスト処理と動画処理との中間に設定する。動作電圧も中間的な値に設定する。また、図示しない入力部（キーボード、マウス、通信等）の待ち状態では、最小電圧／最小周波数により待機状態となり、入力部のイベントにより上記の目的別状態で動作する。
【００２０】
なお、出願人は上記情報処理装置の省電力化に関し、別途の出願（特開２００４−３３６０１０号公報）において、例えば、図１５に示すように、ＭＯＳトランジスタの全回路ブロックのバックゲート電位を制御することによって回路ブロック毎にトランジスタ動作をコントロールする技術を提案している。この技術を用いることによって電源電圧を連続的に変化しても（ある程度の電圧範囲内で）動作し得るようにＭＯＳトランジスタの閾値を制御することができ、低電圧であってもＶＬＳＩチップを機能させることが可能である。
【００２１】
図１５はＶＬＳＩチップのウェル構造を示している。Ｐ型基板６４０にはそれぞれ独立したＮウェル６４１、６４２、６４４、６４５が各々形成され、さらに、Ｎウェル６４１内にはＰウェル６４３が形成され、Ｎウェル６４４内にはＰウェル６４６が形成されたトリプルウェル構造となっている。Ｐウェル６４３はＮＭＯＳトランジスタＭＮｉを形成するためのウェルであり、そのウェル電位ＶPWiは同トランジスタＭＮｉのバックゲート電位を示している。また、Ｎウェル６４２はＰＭＯＳトランジスタＭＰｉを形成するためのウェルであり、そのウェル電位ＶNWiは同トランジスタＭＰｉのバックゲート電位を示している。また、Ｎウェル４５、Ｐウェル４６は回路ブロック内の論理素子を構成するＰＭＯＳトランジスタ、ＮＭＯＳトランジスタを形成するためのウェルである。ウェル電位ＶPiはＮＭＯＳトランジスタのバックゲート電位を示しており、ウェル電位ＶNiはＰＭＯＳトランジスタのバックゲート電位を示している。
【００２２】
このように、ＣＰＵの動作クロック周波数と動作電圧とを実行アプリケーションや各種イベントの発生・消滅に応じて連続的に設定することによって、コンピュータシステムの電力の節約と不自由のない処理能力の提供との両立を図る。
【００２３】
図１は、このような電源電圧を連続的に可変としたコンピュータシステムを概略的に説明するブロック図である。
【００２４】
同図において、可変電圧供給源１０はコンピュータシステム内の各部に動作電源電圧を供給する電源回路であり、図示しない電池（又は外部交流電源を直流に変換するＡＣ−ＤＣコンバータ）の出力をＤＣ−ＤＣコンバータによってＣＰＵからの指令信号に応じたレベルの供給電圧Ｖｄｄに設定する。
【００２５】
後に詳細に説明されるクロック信号発生部２０はシステムクロックに基づいてコンピュータシステムの各種クロック信号を生成する。このクロック信号にはデータの伝送クロック信号が含まれる。伝送クロック信号は信号バス３０の伝送クロック線３１を介して各機能モジュール４１〜４３に供給される。信号バス３０は伝送クロック線３１の他にｎ本のデータ線３２を含んでいる。
【００２６】
各データ線３２には、後述の図１３及び図１４に示すような、電圧レベルが連続的に変化する（アナログ）多値のデータ信号（多値入力信号）が各モジュールから出力される。この多値入力信号は、伝送クロックの立ち上がり位置、立ち下がり位置、あるいは立ち上がり及び立ち下がりの両位置に同期した位相位置（信号の時間軸上の位置）の電圧レベルに情報が定義されている。図１３の例では、４値（「０」，「１」，「２」及び「３」の４値（Ｍ＝４））の例が、同図中に点線の正弦波で示されるシステムクロック信号の１クロック分の区間について示されている。
【００２７】
この信号バス３０によってモジュール４１〜４３は相互に接続されている。モジュール
４１はＣＰＵのＬＳＩチップあるいはＬＳＩチップを搭載したボードである。ＣＰＵはＯ
Ｓ、アプリケーションプログラムを実行する他、前述の可変電圧供給源１０の供給電圧制
御を行う。モジュール４２はＲＡＭのＬＳＩチップあるいはＬＳＩチップを搭載したボー
ドである。モジュール４３は外部機器とデータ伝送を行うＩ／ＯのＬＳＩチップあるいはＬＳＩチップを搭載したボードである。なお、モジュール４１〜４３は複数設けられる各種の機能モジュールの一部を代表して表示されている。各モジュールには可変電圧供給源１０から可変電源電圧Ｖｄｄが供給されている。
【００２８】
次に、信号バス１０に接続される多値入力インタフェースについて説明する。
【００２９】
図３は、機能モジュール内の構成例１を概略的に示しており、多値入力信号のレベルを判別するための閾値電圧を形成する閾値基準発生部４１０、多値入力信号をデータ信号（二進値）に変換する多値入力インタフェース４２０、変換されたデータ信号を使用して所定のデータ処理を実行する二進値論理の論理回路部４３０、データ処理された結果（二進値）を伝送クロックに同期してＤ−Ａ変換して多値信号に変換して信号バスに出力する多値出力インタフェース４４０を備えている。
【００３０】
図４は、閾値基準発生部４１０の構成例を示しており、可変電圧供給源１０から供給される（可変）電圧Ｖｄｄからブリーダ抵抗による抵抗分圧回路によって比較基準電圧Ｌ１〜Ｌｎを形成して、多値入力インタフェース４２０、論理回路部４３０、多値出力インタフェース４４０に供給する。図４（Ａ）は、多値信号が二値の場合、同図（Ｂ）は多値信号が二値の場合、同図（Ｃ）は多値信号が四値の場合を示している。可変電圧Ｖｄｄの各レベルに応じて比較基準電圧Ｌ１〜Ｌｎは設定される。
【００３１】
図５及び図６は、多値入力インタフェース４２０の構成を説明する説明図である。多値入力インタフェース４２０は、複数のレベル比較器と、各レベル比較器の出力に基づいてレベルに対応するデータに変換する論理回路によって構成される。論理回路は供給される伝送クロック信号３１に同期してレベル判別を行うことによって情報位置を正しく判別する。論理回路は後段の論理回路部４３０で取り扱うデータ形式（二値論理、多値論理）に対応してデータ変換を行う。
【００３２】
図５（Ａ）の例では、二値（０，１）のｎ個の入力信号を二値のｎ個のデータ信号（信号線数ｎ本）に変換している。図５（Ｂ）の例では、三値（０，１，２）のｎ個の入力信号を二値の２ｎ個のデータ信号（信号線数２ｎ本）に変換している。図５（Ｂ）の例では、三値（０，１，２）のｎ個の入力信号を二値の２ｎ個のデータ信号（信号線数２ｎ本）に変換している。図６の例では、四値（０，１，２，３）のｎ個の入力信号を二値の２ｎ個のデータ信号（信号線数２ｎ本）に変換している。
【００３３】
なお、上述したように、後段の多値論理処理に対応して、１つの多値入力信号について、値に応じて４ビット出力、８ビット出力、１６ビット出力、３２ビット出力、６４ビット出力、１２８ビット出力、…などとすることができる。例えば、図１３に示すシステムクロックの１クロック期間相当の多値入力信号の情報を８ビット相当のデータ信号とし、これをシリアルデータ（信号線数１）として、あるいはパラレルデータとして（信号線数８）として後段の論理回路部４３０に送ることができる。
【００３４】
なお、データ信号には、アドレス情報、コマンド（指令）、データ（数値）など種々のものが含まれる。
【００３５】
また、上述した閾値判別を行うレベル比較器は、入力信号が所定値の範囲内にあるかどうかを判別可能なウインドコンパレータに置き換えることが可能である。また、閾値判別を行うレベル比較器はＡ−Ｄ変換器で代用することもできる。
【００３６】
前述したように、後段の二進論理で構成される論理回路部４３０は各モジュールの目的に応じた所定のデータ処理を実行して、処理結果（二進値）を伝送クロックに同期してＤ−Ａ変換し、多値出力信号（多値レベル信号）Ｏ１〜Ｏｎに変換して信号バス３０に出力する。例えば、論理回路部４３０がメモリ（記憶部）モジュールである場合には、書き込み指令、書き込みアドレス、書き込みデータに対応して該当アドレスにデータを記憶する。また、読み出し命令、読み出しアドレスに対応して該当アドレスから読み出したデータを信号バス３０に出力する。
【００３７】
図７は、他の実施例を説明する説明図である。同図において図３と対応する部分には同一符号を付し、かかる部分の説明は省略する。
【００３８】
この実施例では、クロック信号発生部２０が出力する正弦波のシステムクロック信号の振幅電圧Ｅｍａｘを利用している。閾値基準発生部４１０はシステムクロック信号を振幅電圧Ｅｍａｘを直流電圧Ｅｍａｘに変換する回路を備え、当該電圧Ｅｍａｘを既述抵抗分圧回路のバイアス電源としている。
【００３９】
図８は、他の実施例を説明する説明図である。同図において図７と対応する部分には同一符号を付し、かかる部分の説明は省略する。
【００４０】
この実施例では、論理回路部４３０を多値論理で構成している。多値入力インタフェース４２０の既述論理回路は多値論理用のデータとして多値入力信号を変換する。また、多値出力インタフェース４４０は論理回路部４３０が出力する多値論理出力をＤ−Ａ変換器によって対応する多値レベルの出力信号に伝送クロックに同期して変換する。
【００４１】
このように、各モジュールへの供給電圧が（連続的に）変更され、それによって信号バスの多値信号レベルが変動する場合であっても、供給電圧の変動に応じた閾値電圧を得て多値入力信号のレベル弁別（信号レベルに基づくデータ復調）を行うので電源電圧を連続的に変化させる制御方式（図２参照）のコンピュータシステムにおいて判別の安定な多値入力インタフェースを得ることが可能となる。
【００４２】
図９は、伝送クロック信号を出力するクロック信号発生部２０を説明する説明図である。
【００４３】
同図（Ａ）に示すように、クロック信号発生部２０は、概略、正弦波のシステムクロック信号（第１クロック信号）Ｓを発生する正弦波発振器２１０、システムクロック信号Ｓをレベル増幅する増幅器２２０、システムクロック信号Ｓから伝送クロック信号（第２クロック信号）を形成する位相角度検出部２３０等によって構成されている。位相角度検出部２３０は、複数（この例では、４つ）のウインドコンパレータと、論理回路等によって構成される（図５参照）。増幅器２２０及び位相角度検出部２３０には可変電圧供給電源１０からＣＰＵ４１の電圧設定指令信号によって設定された電源電圧Ｖｄｄが供給される。システムクロック信号Ｓの振幅ｍａｘは電源電圧Ｖｄｄに応じて設定される。
【００４４】
同図（Ｂ）は、位相角度検出部２３０の動作を説明する説明図である。位相角度検出部２３０は、正弦波システムクロック信号Ｓの振幅値をｎ分割し、各分割点に対応する信号の位相（時間軸上の位置）を伝送クロック信号の波形の立ち上がり又は立ち下がりとしている。このようにすることで、伝送クロック信号のパルス信号波形の幅を変化させ、可及的に伝送クロック信号の周波数スペルトル成分を分散させ、奇数Ｎ次高調波成分を抑制することが可能となる。
【００４５】
この図（Ｂ）の例では、ｎ分割として四閾値ｌ１，ｌ２，ｌ３，ｌ４を設定している。
【００４６】
図（Ｃ）の例では、ｎ分割として四閾値（０〜π（０度〜１８０度）で四値ｌ１，ｌ２，ｌ３，ｌ４、π〜２π（１８０度〜３６０度）で四値ｌ１，ｌ２'，ｌ３'，ｌ４）を設定している。０〜πの範囲とπ〜２πの範囲とで閾値を少しずらしている。閾値のずれ加減はウインドコンパレータの検出幅によって設定することができる。これによって、伝送クロック信号の波形が左右対称となって特定の周波数成分（スペクトル）のレベルが増加することを回避している。閾値を示す線の左側（位相０度の表示線近傍）に当該閾値での信号波形の立ち上がり又は立ち下がりを意味する矢印が示されている。上述の手法によって、システムクロック信号（正弦波）Ｓの一周期について伝送クロックを形成した例が同図（Ｃ）の下欄に示されている。
【００４７】
図１０は、位相角度検出部２３０における、ｎ分割として五閾値（前半周期０〜πで五値ｌ１，ｌ２，ｌ３，ｌ４，ｌ５、後半周期π〜２πで五値ｌ１'，ｌ２'，ｌ３'，ｌ４'，ｌ５'）を設定した例を示している。この例においても、ウインドコンパレータの下限値と上限値とを利用して０〜πの範囲とπ〜２πの範囲とで閾値を少しずらしている。ずらすことによって、伝送クロック信号の波形が左右対称となって特定の周波数成分（スペクトル）のレベルが増加することを回避することが可能である。
【００４８】
図１１は、クロック信号発生部２０の他の構成例を説明する説明図である。同図において図９（Ａ）と対応する部分には同一符号を付している。
【００４９】
図１１に示すように、クロック信号発生部２０は、正弦波のシステムクロック信号Ｓ１及びＳ２を発生する正弦波発振器２１０及び２１２、２つのシステムクロック信号Ｓ１及びＳ２をそれぞれレベル増幅する増幅器２２０及び２２２、レベル調整されたシステムクロック信号Ｓ１及びＳ２から伝送クロック信号を形成する位相角度検出部２３２等によって構成されている。増幅器２２０及び位相角度検出部２３０には可変電圧供給電源１０からＣＰＵ４１の電圧設定指令信号によって設定された電源電圧Ｖｄｄが供給される。システムクロック信号Ｓ１の振幅Ｅｍａｘは電源電圧Ｖｄｄに応じて設定される。
【００５０】
図１２（Ａ）及び同（Ｂ）に示すように、システムクロック信号Ｓ１及びＳ２はπ／２（９０度）の位相差を有している。位相角度検出部２３２においては、図９（Ｂ）の例と同様にして、システムクロック信号Ｓ１から伝送クロック信号１（図１２（Ｄ））を形成する。また、位相角度検出部２３２は、システムクロック信号Ｓ２から、０〜πで「Ｈ」となり、π〜２πで「Ｌ」となる矩形波（図図（Ｃ））を得て、この矩形波と伝送クロック信号１とを所定論理（例えば、０〜πで伝送クロック信号１をそのまま、π〜２πで伝送クロック信号１を反転）によって合成し、伝送クロック信号２（図図（Ｅ））を形成する。
【００５１】
伝送クロック信号２は、図１２（Ａ）に示されるように、システムクロック信号Ｓ１の０〜πの範囲においては位相０度の表示線近傍に示されている矢印の向きにしたがって、当該閾値での信号波形の立ち上がり又は立ち下がりが設定されている。また、システムクロック信号Ｓ１のπ〜２πの範囲においては位相２π（３６０度）の表示線近傍に示されている矢印の向きにしたがって、当該閾値での信号波形の立ち上がり又は立ち下がりが設定されている。
【００５２】
このようにして形成された伝送クロック信号は、信号バス３０の伝送クロック信号となり、各モジュールの多値入力インタフェースに供給される。前述した図１３及び１４に示すように、多値入力インタフェースでは伝送クロック信号に同期して多値信号のレベルを判別することによってレベルに定義された値を判別する。また、多値出力インタフェースでは伝送クロック信号に同期して内部データ信号を多値信号（レベル信号）に変換（Ｄ−Ａ変換）して信号バス３０に出力する。
【００５３】
以上説明したように本発明の実施例によれば、供給電圧／システムクロック信号に基づいてデバイス内の閾値を可変できるため、ＣＰＵなどによる閾値設定制御が必要ないのでコンピュータシステムを制御するＣＰＵの制御負荷が軽くなる。また、ハードウェアでの構成となるためデバイス内での動作品質が向上する。閾値を複数段設けることにより、容易に多値理論に基づいた論理デバイスを実現できる。
【００５４】
また、本発明の実施例によれば、単一周波数成分のクロック（例えば、正弦波）をシステムクロック信号として使用しているので、Ｎ次高調波による信号伝達歪み、複数デバイスへの伝送の際の周波数成分の遅延特性の相違による位相ひずみを最小限に抑制することが可能である。Ｎ次高調波の抑制により、情報処理装置やデバイスからの輻射ノイズを軽減することができ結果的に低消費電力化にも貢献できる。また、位相の異なる単一周波数成分クロックを組み合わせて周波数の異なるクロックを容易に得ることもでき、具合がよい。
【００５５】
本発明は、テレビ等の情報機器や、携帯電話、携帯用パソコン、ＰＤＡ等の携帯機器にも適用可能である。本発明を携帯機器に適用した場合には、上述した種々の効果（低消費電力、動作品質の向上、ＣＰＵ負担の軽減）が特に顕著である。同様に、本発明は、車両等の移動体にも適用可能であり、携帯機器に適用した場合と同様の効果を有する。
【００５６】
図１６は、本発明の実施例による回路を利用した携帯電話を示す説明図である。同図（Ａ）は携帯電話７００の外観を示しており、同図（Ｂ）は、内部構成の例を示している。携帯電話７００は、携帯電話７００の動作を制御する制御回路７１０と、電池７３０とを備えている。電池７３０は、制御回路７１０に電源を供給する。なお、電池７３０は燃料電池等でもよい。制御回路７１０は、ＭＰＵ７１２と周辺回路７１４とを備えている。ＭＰＵ７１２は図１のＣＰＵ４１に相当し、周辺回路７１４は、図３の回路４１０，４２０，４３０、４４０を含んでいる。この制御回路７１０内において、上記実施例で説明した種々の処理を実現することが可能である。
【図面の簡単な説明】
【００５７】
【図１】本発明の多値入力インタフェースを備える情報処理装置の例を説明する説明図である。
【図２】電源電圧を連続的に変化させることができる情報処理装置を説明する説明図である。
【図３】情報処理装置内の機能モジュールの例を説明する説明図である。
【図４】閾値電圧発生部の構成例を説明する回路図である。
【図５】多値入力インタフェースの構成例を示すブロック回路図である。
【図６】多値入力インタフェースの他の構成例を示すブロック回路図である。
【図７】他の機能モジュール（クロック信号電圧利用）の例を説明する説明図である。
【図８】他の機能モジュール（多値論理）の例を説明する説明図である。
【図９】クロック信号発生部の構成例を説明する説明図である。
【図１０】他の伝送クロックの形成例を説明する説明図である。
【図１１】他のクロック信号発生部の構成例を説明する説明図である。
【図１２】伝送クロックの形成例を説明する説明図である。
【図１３】伝送クロック信号の使用例を説明する説明図である。
【図１４】伝送クロック信号の他の使用例を説明する説明図である。
【図１５】バックゲート電圧制御を説明する説明図である。
【図１６】本発明の応用例を説明する説明図である。
【符号の説明】
【００５８】
１０  可変電圧電源（回路電源）、２０  クロック信号発生部、３０  信号バス、４１〜４３  各種機能のモジュール、２１０，２１２  発振器、２３０，２３２  位相角度検出器、４１０  閾値基準発生部、４２０  多値入力インタフェース、４３０  論理回路部、４４０  多値出力インタフェース
【図１】
2008171393.tif 000003
【図２】
2008171393.tif 000004
【図３】
2008171393.tif 000005
【図４】
2008171393.tif 000006
【図５】
2008171393.tif 000007
【図６】
2008171393.tif 000008
【図７】
2008171393.tif 000009
【図８】
2008171393.tif 000010
【図９】
2008171393.tif 000011
【図１０】
2008171393.tif 000012
【図１１】
2008171393.tif 000013
【図１２】
2008171393.tif 000014
【図１３】
2008171393.tif 000015
【図１４】
2008171393.tif 000016
【図１５】
2008171393.tif 000017
【図１６】
2008171393.tif 000018