(57)【要約】【課題】ＯＮ電流が高い半導体装置、かかる半導体装置を備えた高性能の半導体回路、高性能な電気光学装置および信頼性の高い電子機器を提供すること。【解決手段】半導体装置１は、ｐ型有機半導体層８とｎ型有機半導体層７とが互いに接合されたｐｎ接合体９と、当該ｐｎ接合体９のｐ型有機半導体層８とｎ型有機半導体層７との界面付近に位置するソース電極４およびドレイン電極５と、ｐ型有機半導体層８およびｎ型有機半導体層７の少なくとも一方にゲート絶縁層６を介して接合されたゲート電極３とを有し、ソース電極４およびドレイン電極５は、それぞれ、ｐ型有機半導体層８とｎ型有機半導体層７の双方に接触するように配置されている。【選択図】図１
2008227419.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型有機半導体層とｎ型有機半導体層とが互いに接合されたｐｎ接合体と、
当該ｐｎ接合体の前記ｐ型有機半導体層と前記ｎ型有機半導体層との界面付近に位置するソース電極およびドレイン電極と、
前記ｐ型有機半導体層および前記ｎ型有機半導体層の少なくとも一方にゲート絶縁層を介して接合されたゲート電極とを有し、
前記ソース電極および前記ドレイン電極は、それぞれ、前記ｐ型有機半導体層と前記ｎ型有機半導体層の双方に接触するように配置されていることを特徴とする半導体装置。
【請求項２】
ゲート電極と、ソース電極と、ドレイン電極と、ゲート絶縁層と、ｐ型有機半導体層とｎ型有機半導体層とが互いに接合されたｐｎ接合体とを有し、
当該ｐｎ接合体は、前記ｐ型有機半導体層および前記ｎ型有機半導体層のそれぞれが前記ソース電極および前記ドレイン電極の双方に接触するように、前記ソース電極と前記ドレイン電極との間に配置され、
前記ｐｎ接合体の前記ｐ型有機半導体層および前記ｎ型有機半導体層の少なくとも一方に前記ゲート絶縁層を介して前記ゲート電極が接合されていることを特徴とする半導体装置。
【請求項３】
前記ゲート電極は、前記ｎ型有機半導体層に第１のゲート絶縁層を介して接合された第１のゲート電極と、
前記ｐ型有機半導体層に第２のゲート絶縁層を介して接合された第２のゲート電極とを有する請求項１または２に記載の半導体装置。
【請求項４】
前記ソース電極および前記ドレイン電極は、それぞれ、複数の層を積層してなる積層体で構成されている請求項１ないし３のいずれかに記載の半導体装置。
【請求項５】
前記積層体は、仕事関数の異なる材料で構成される２つの層を含むものである請求項４に記載の半導体装置。
【請求項６】
前記２つの層の間に、保護層を有する請求項５に記載の半導体装置。
【請求項７】
前記保護層は、アルミニウムまたはアルミニウムを主とする合金で構成されるものである請求項６に記載の半導体装置。
【請求項８】
前記積層体中の各層のうち、前記ｎ型有機半導体層との接触面積が大きい層が、その他の層よりも仕事関数が低い材料で構成されている請求項４ないし７のいずれかに記載の半導体装置。
【請求項９】
前記仕事関数の低い材料は、アルミニウム、カルシウムまたはアルミニウムもしくはカルシウムを７０％以上含む材料で構成されるものである請求項８に記載の半導体装置。
【請求項１０】
前記積層体中の各層のうち、前記ｐ型有機半導体層との接触面積が大きい層が、その他の層よりも仕事関数が高い材料で構成されている請求項４ないし９のいずれかに記載の半導体装置。
【請求項１１】
前記仕事関数の高い材料は、金または金を主とする合金で構成されるものである請求項１０に記載の半導体装置。
【請求項１２】
前記ｐ型有機半導体層および前記ｎ型有機半導体層は、それぞれ、半導体特性を有する発光性の有機材料で構成されるものである請求項１ないし１１のいずれかに記載の半導体装置。
【請求項１３】
基板を有し、
前記ゲート電極は、前記基板に内蔵されているものである請求項１ないし１２のいずれかに記載の半導体装置。
【請求項１４】
請求項１ないし１３のいずれかに記載の半導体装置を備えることを特徴とする半導体回路。
【請求項１５】
請求項１４に記載の半導体回路を備えることを特徴とする電気光学装置。
【請求項１６】
請求項１５に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体回路、電気光学装置および電子機器に関するものである。
【背景技術】
【０００２】
近年、半導体的な電気伝導を示す有機材料（有機半導体材料）を使用した半導体装置の開発が進められている。この半導体装置は、薄型軽量化に適すること、可撓性を有すること、材料コストが安価であること等の長所を有しており、フレキシブルディスプレイ等のスイッチング素子として期待されている。
このような半導体装置の中でも有機電界効果トランジスタには、チャネルがｐ型有機半導体とｎ型有機半導体の積層構造からなるものがある（例えば、特許文献１）。
この構造を用いる目的は、トランジスタのＯＮ／ＯＦＦ比を高めることと、ゲート電圧の正負に応じてｎ型特性とｐ型特性の両方の特性（バイポーラ特性）を引き出すことにある。
【０００３】
この有機電界効果トランジスタの構造をもう少し詳しく述べると、基板上に、ゲート電極、ゲート絶縁膜、ソース電極およびドレイン電極、そしてｎ型有機半導体膜、ｐ型有機半導体膜を、この順番に積層した構造からなる。
なお、ｎ型有機半導体膜とｐ型有機半導体膜との積層順序は、逆の場合もある。
このような有機電界効果トランジスタのゲート電圧を正にした場合、ｎ型有機半導体膜のゲート絶縁膜と接する部分に開かれたチャネルが形成される。そして、ソース電極とドレイン電極の間に電子をキャリヤとする電流が流れる。これはｎ型駆動である。
【０００４】
一方、ゲート電圧を負にした場合、ｐ型有機半導体膜のｎ型有機半導体膜と接する部分に開かれたチャネルが形成される。そして、ソース電極とドレイン電極の間にホールをキャリヤとする電流が流れる。これはｐ型駆動である。この場合、ｎ型有機半導体膜に開かれたチャネルが形成されることはなく、ｎ型有機半導体膜はゲート絶縁膜の一部として機能する。
【０００５】
しかしながら、上記ｐ型駆動の場合、ソース電極およびドレイン電極と開かれたチャネルとの間にｐｎ接合が存在する。しかも、その２つのｐｎ接合が逆方向で直列につながっている（バックトゥバック構造）。
そのため、ソース電極とドレイン電極との間を流れる電流は、このバックトゥバック構造で遮断されてしまう。その結果、得られるＯＮ電流は極めて小さなものとなるという問題を引き起こす。
この問題は、ｎ型有機半導体膜とｐ型有機半導体膜の積層順序を入れ替えても解決しない。入れ替えを行なった場合、ｎ型駆動のときに同じ問題が生ずる。
また、ソース電極とドレイン電極をｎ型有機半導体膜およびｐ型有機半導体膜よりも上側に形成しても、p型駆動とｎ型駆動のどちらかにこの問題が必ず生ずる。
【０００６】
【特許文献１】特開平８-２２８０３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ＯＮ電流が高い半導体装置、かかる半導体装置を備えた高性能の半導体回路、高性能な電気光学装置および信頼性の高い電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的は、下記の本発明により達成される。
本発明に係る半導体装置は、ｐ型有機半導体層とｎ型有機半導体層とが互いに接合されたｐｎ接合体と、
当該ｐｎ接合体の前記ｐ型有機半導体層と前記ｎ型有機半導体層との界面付近に位置するソース電極およびドレイン電極と、
前記ｐ型有機半導体層および前記ｎ型有機半導体層の少なくとも一方にゲート絶縁層を介して接合されたゲート電極とを有し、
前記ソース電極および前記ドレイン電極は、それぞれ、前記ｐ型有機半導体層と前記ｎ型有機半導体層の双方に接触するように配置されていることを特徴とする。
これにより、電流がいわゆるバックトゥバック構造で遮断されないので、高いＯＮ電流を得ることができる。その結果、ＯＮ／ＯＦＦを向上させることができる。
【０００９】
本発明に係る半導体装置は、ゲート電極と、ソース電極と、ドレイン電極と、ゲート絶縁層と、ｐ型有機半導体層とｎ型有機半導体層とが互いに接合されたｐｎ接合体とを有し、
当該ｐｎ接合体は、前記ｐ型有機半導体層および前記ｎ型有機半導体層のそれぞれが前記ソース電極および前記ドレイン電極の双方に接触するように、前記ソース電極と前記ドレイン電極との間に配置され、
前記ｐｎ接合体の前記ｐ型有機半導体層および前記ｎ型有機半導体層の少なくとも一方に前記ゲート絶縁層を介して前記ゲート電極が接合されていることを特徴とする。
これにより、電流がいわゆるバックトゥバック構造で遮断されず、電子が流れる距離が短いので、より高いＯＮ電流を得ることができる。
【００１０】
本発明の半導体装置では、前記ゲート電極は、前記ｎ型有機半導体層に第１のゲート絶縁層を介して接合された第１のゲート電極と、
前記ｐ型有機半導体層に第２のゲート絶縁層を介して接合された第２のゲート電極とを有することが好ましい。
これにより、２つのゲート電極を独立に駆動することができるので、ｎ型有機半導体とｐ型有機半導体とを独立制御することができる。
【００１１】
本発明の半導体装置では、前記ソース電極および前記ドレイン電極は、それぞれ、複数の層を積層してなる積層体で構成されていることが好ましい。
これにより、各層に異なる材料を用いることができるので、該材料の選定により有機半導体への電子の注入効率、ホールの注入効率を高めることができる。
本発明の半導体装置では、前記積層体は、仕事関数の異なる材料で構成される２つの層を含むものであることが好ましい。
これにより、ｎ型有機半導体層に電子を、ｐ型有機半導体層にホールを効率よく注入することができるので、ＯＮ電流をより大きくすることができる。
【００１２】
本発明の半導体装置では、前記２つの層の間に、保護層を有することが好ましい。
これにより、活性の高い層を保護することができる。
本発明の半導体装置では、前記保護層は、アルミニウムまたはアルミニウムを主とする合金で構成されるものであることが好ましい。
これにより、活性の高い層を確実に保護することができるとともに、保護層に積層される層の密着性を高めることができる。
【００１３】
本発明の半導体装置では、前記積層体中の各層のうち、前記ｎ型有機半導体層との接触面積が大きい層が、その他の層よりも仕事関数が低い材料で構成されていることが好ましい。
これにより、電子をｎ型有機半導体層により効率よく注入することができるので、ＯＮ電流をより一層大きくすることができる。
【００１４】
本発明の半導体装置では、前記仕事関数の低い材料は、アルミニウム、カルシウムまたはアルミニウムもしくはカルシウムを７０％以上含む材料で構成されるものであることが好ましい。
これにより、電子をｎ型有機半導体層に確実に注入することができる。
本発明の半導体装置では、前記積層体中の各層のうち、前記ｐ型有機半導体層との接触面積が大きい層が、その他の層よりも仕事関数が高い材料で構成されていることが好ましい。
これにより、ホールをｐ型有機半導体層により効率よく注入することができるので、ＯＮ電流をより一層大きくすることができる。
【００１５】
本発明の半導体装置では、前記仕事関数の高い材料は、金または金を主とする合金で構成されるものであることが好ましい。
これにより、ホールをｐ型有機半導体層に確実に注入することができる。
本発明の半導体装置では、前記ｐ型有機半導体層および前記ｎ型有機半導体層は、それぞれ、半導体特性を有する発光性の有機材料で構成されるものであることが好ましい。
これにより、発光強度の高い発光トランジスタとして機能することができる。
本発明の半導体装置では、基板を有し、
前記ゲート電極は、前記基板に内蔵されているものであることが好ましい。
これにより、ゲート電極と基板とが一体化されているので、半導体装置を小型化できるとともに、当該装置を容易に製造することができる。
【００１６】
本発明に係る半導体回路は、本発明の半導体装置を備えることを特徴とする。
これにより、設計の自由度が高く、高性能かつ小型の半導体回路が得られる。
本発明に係る電気光学装置は、本発明の半導体回路を備えることを特徴とする。
これにより、高性能な電気光学装置が得られる。
本発明に係る電子機器は、本発明の電気光学装置を備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の半導体装置、半導体回路、電気光学装置および電子機器について、好適な実施形態に基づいて詳細に説明する。
＜半導体装置＞
＜第１実施形態＞
まず、本発明の半導体装置の第１実施形態について説明する。
図１は、本発明の半導体装置の第１実施形態を示す概略縦断面図である。なお、以下の説明では、図１中の上側を「上」、下側を「下」と言う。
【００１８】
図１に示す半導体装置１は、基板２とゲート電極３とを兼ねる基板兼ゲート電極２３の上面にゲート絶縁層６が形成され、その上面にｎ型有機半導体層７が形成されている。このｎ型有機半導体層７の上部には、３層の積層体で構成されたソース電極４およびドレイン電極５が互いに離間して設けられている。そして、このソース電極４およびドレイン電極５を含むｎ型有機半導体層７の上面を覆うようにｐ型有機半導体層８が形成されている。すなわち、図１に示す半導体装置１は、ボトムゲート型の半導体装置１である。
【００１９】
以下、半導体装置１の各部の構成について、順次説明する。
基板兼ゲート電極２３は、半導体装置１を構成する各層（各部）を支持するとともに、それ自身が導電性を有し、ゲート電極３として機能するものである。
基板兼ゲート電極２３の構成材料は、導電性を有する基板２であればよく、例えば、ｎ型またはｐ型のシリコン基板のように絶縁性の基板２にホウ素やリンなどをドープして導電体化したドープ基板、ガリウム砒素基板のような化合物半導体基板、金属基板等が挙げられる。これらのうち、ドープ基板が好ましい。これにより、ドープされる絶縁性の基板２が加工性に優れ、強度も高いので、半導体装置１の各層を支持しつつ、基板兼ゲート電極２３を薄膜化することができる。
【００２０】
なお、基板兼ゲート電極２３は、基板２の全体がドープされていてもその一部がドープされていてもよい。
絶縁性の基板２としては、例えば、ガラス基板、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、芳香族ポリエステル（液晶ポリマー）ポリイミド（ＰＩ）等で構成されるプラスチック基板（樹脂基板）、石英基板、シリコン基板、金属基板、ガリウム砒素基板等を用いることができる。
【００２１】
基板兼ゲート電極２３の平均厚さは、特に限定されないが、０．５〜５００μｍであることが好ましく、１０〜３００μｍであることがより好ましい。
なお、基板２とゲート電極３とは、一体的ではなく別個独立に形成されていてもよい。
基板兼ゲート電極２３上には、ゲート絶縁層６が設けられている。
ゲート絶縁層６は、後述するソース電極４およびドレイン電極５に対して、ゲート電極３（基板兼ゲート電極２３）を絶縁するものである。
ゲート絶縁層６の構成材料としては、絶縁性の材料であれば特に限定されず、有機材料、無機材料のいずれも使用可能である。
【００２２】
有機材料としては、例えば、ポリメチルメタクリレート、ポリビニルフェノール、ポリイミド、ポリスチレン、ポリビニルアルコール、ポリビニルアセテート、ポリビニルフェノール等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
無機材料としては、シリカ、窒化珪素、酸化アルミ、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００２３】
ゲート絶縁層６の平均厚さは、特に限定されないが、１０〜５０００ｎｍであるのが好ましく、１００〜２０００ｎｍであるのがより好ましい。ゲート絶縁層６の厚さを前記範囲とすることにより、ゲート絶縁層６の厚さが寸法精度のよい厚さとなるので、ソース電極４およびドレイン電極５とゲート電極３（基板兼ゲート電極２３）とを確実に絶縁することができる。その結果、半導体装置１の動作電圧を低くすることができる。
なお、ゲート絶縁層６は、単層構成のものに限定されず、複数層の積層構成のものであってもよい。
【００２４】
ゲート絶縁層６上には、ｎ型有機半導体層７が設けられている。このｎ型有機半導体層７は、キャリアとして電子が流れる層である。
ｎ型有機半導体層７の構成材料は、特に限定されず、例えば、下記一般式（Ｉ）に示すような化合物、フタロシアニンのような各種金属錯体、Ｃ６０、Ｃ８２、ディスプロシウム（Ｄｙ）を内包したＣ８２のような各種フラーレン類、各種カーボンナノチューブ類、発光性の有機化合物等が挙げられる。これらの化合物は、２種以上組み合せて用いることができる。
【００２５】
【化１】
2008227419.tif 000003
（式中、Ｒは、ハロゲン原子などの置換基を有していてもよい炭素数１〜１０のアルキル基、フッ素原子、塩素原子、臭素原子などのハロゲン原子を示す。）
【００２６】
このような材料のうち、特に一般式（Ｉ）で表される化合物が好ましく、その中でもＲがベンゼン環のｐ位に結合したトリフルオロメチル基であることがより好ましい。
このような化合物は、発光性を有するので、発光性の半導体装置１を得ることできる。この場合、この半導体装置１はＯＮ電流が大きいので、発光強度をより大きくすることができる。
【００２７】
ｎ型有機半導体層７の平均厚さは、特に限定されないが、１〜２００ｎｍであるのが好ましく、１０〜１００ｎｍであるのがより好ましい。
なお、ｎ型有機半導体層７は、２種類以上のｎ型有機半導体材料で構成されていてもよいが、単一のｎ型有機半導体材料で構成されているのが好ましい。これにより、ｎ型有機半導体層７の製造工程が簡素化され、半導体装置１を、容易に、かつ低コストで製造することができる。
【００２８】
ｎ型有機半導体層７の上部には、ソース電極４およびドレイン電極５が、チャネル長Ｌ方向に沿って、所定距離離間して併設されている。このソース電極４およびドレイン電極５は、それぞれ、後述するｐ型有機半導体層８の形成により、ｎ型有機半導体層７とｐ型有機半導体層８との界面に接触して配置されている。
これらのソース電極４およびドレイン電極５の構成材料としては、例えば、Ｃａ、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕ、Ｎｂ、Ａｇ、Ｉｎ、Ｎｉ、Ｎｄ、Ｃｏまたはこれらを含む合金等の金属材料、それらの酸化物等、導電性有機材料等が挙げられる。これらは、２種以上組み合せて用いることができる。
【００２９】
金属材料の酸化物としては、例えば、ＩＴＯ、ＦＴＯ、ＡＴＯ、ＳｎＯ２等が挙げられる。
導電性有機材料としては、例えば、ポリアセチレン、ポリピロール、ＰＥＤＯＴ（ｐｏｌｙ−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）のようなポリチオフェン、ポリアニリン、ポリ（ｐ−フェニレン）、ポリ（ｐ−フェニレンビニレン）、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等の導電性高分子材料等が挙げられる。
【００３０】
その他、ソース電極４およびドレイン電極５の構成材料として、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素材料を挙げることもできる。
ソース電極４およびドレイン電極５の平均厚さは、特に限定されないが、それぞれ、３０〜３００ｎｍであることが好ましく、５０〜１５０ｎｍであることがより好ましい。
ソース電極４とドレイン電極５との間の距離（離間距離）、すなわち、チャネル長Ｌは、２〜３０μｍであることが好ましく、５〜２０μｍであることがより好ましい。
【００３１】
チャネル長Ｌが前記下限値より小さすぎると、得られた半導体装置１同士でチャネル長Ｌに誤差が生じ、半導体装置特性がばらつくおそれがある。
一方、チャネル長Ｌが前記上限値より大きすぎると、しきい値電圧の絶対値が大きくなるとともに、ドレイン電流の値が小さくなり、半導体装置１の特性が不十分となるおそれがある。
【００３２】
また、チャネル長Ｌに直交する方向のチャネル幅は、０．１〜５ｍｍであることが好ましく、０．５〜３ｍｍであることがより好ましい。
チャネル幅が前記下限値より小さすぎると、ドレイン電流の値が小さくなり、半導体装置１の特性が不十分となるおそれがある。
一方、チャネル幅が前記上限値より大きすぎると、半導体装置１が大型化してしまうおそれがある。また、寄生容量の増大や、ゲート絶縁層６を介した基板兼ゲート電極２３へのリーク電流（ゲートリーク電流）の増大を招くおそれがある。
【００３３】
このようなソース電極４およびドレイン電極５は、それぞれ、複数の層を積層した積層体で構成されていることが好ましい。これにより、チャネル領域を移動するキャリアに応じて、各層に異なる材料を用いることができる。その結果、ｎ型有機半導体層７および／またはｐ型有機半導体層８へのキャリア（電子、ホール）の注入効率を高めることができる。
【００３４】
本実施形態では、ソース電極４およびドレイン電極５は、それぞれ、仕事関数の異なる材料で構成される２つの層を含む３層の層を積層した積層体で構成されている。
すなわち、ソース電極４は、下端面がｎ型有機半導体層７の上面と接する第１の層４１と、上端面がｐ型有機半導体層８と接する第２の層４２と、第１の層４１と第２の層４２との間に位置する保護層４３とを有している。
【００３５】
第１の層４１は、ソース電極４の積層体の下端層に位置している。そのため、第１の層４１は、他の層よりもｎ型有機半導体層７との接触面積が大きい層である。この第１の層４１は、ｎ型有機半導体層７に電子を注入する機能を有する。
第１の層４１を構成する材料は、他の層、本実施形態では第２の層４２および保護層４３よりも仕事関数の低い材料であることが好ましい。これにより、電子を第１の層４１からｎ型有機半導体層７に効率よく注入することができる。
第１の層４１を構成する材料としては、第２の層４２や保護層４３を構成する材料よりも仕事関数が小さければ特に限定されず、例えば、Ａｌ、Ｃａや、Ａｌおよび／またはＣａを７０％以上含む材料などが挙げられる。
【００３６】
本実施形態では、第１の層４１は、例えばカルシウムで構成されていることが好ましい。カルシウムは、仕事関数が小さく、活性が高いので、電子をｎ型有機半導体層７により効率よく注入することができる。
第１の層４１の平均厚さは、特に限定されないが、２〜１００ｎｍであることが好ましく、５〜３０ｎｍであることがより好ましい。
【００３７】
第２の層４２は、ソース電極４の積層体の上端層に位置している。そのため、第２の層４２は、他の層よりもｐ型有機半導体層８との接触面積が大きい層である。この第２の層４２は、ｐ型有機半導体層８にホールを注入する機能を有する。
第２の層４２を構成する材料は、他の層、本実施形態では第１の層４１および保護層４３よりも仕事関数の高い材料であることが好ましい。これにより、ホールをｐ型有機半導体層８に効率よく注入することができる。
第２の層４２を構成する材料としては、第１の層４１や保護層４３を構成する材料よりも仕事関数が大きければ特に限定されず、例えば、Ｐｄ、Ｐｔ、Ａｕ、Ｎｉ、Ｃｕやこれらを主とする合金などが挙げられる。
【００３８】
本実施形態では、第２の層４２は、例えば金で構成されていることが好ましい。金は、仕事関数が大きいので、ホールをｐ型有機半導体層８により効率よく注入することができる。
第２の層４２の平均厚さは、特に限定されないが、２〜１００ｎｍであることが好ましく、５〜３０ｎｍであることがより好ましい。
【００３９】
保護層４３は、第１の層４１と第２の層４２とに接して設けられている。この保護層４３は、第１の層４１を保護する機能を有する。
保護層４３を構成する材料は、第１の層４１よりも仕事関数が高い材料であれば特に限定されない。例えば、Ａｌ、Ｐｄ、Ｐｔ、Ａｕ、Ｎｉ、Ｃｕまたはこれらを主とする合金などが挙げられる。
【００４０】
本実施形態では、保護層４３は、例えばアルミニウムで構成されていることが好ましい。第１の層４１を構成するカルシウムは、前述した効果を有する一方、化学的に活性であるので、不安定な物質である。そのため、半導体装置１の駆動により、第１の層４１が劣化するおそれがある。そこで、保護層４３をアルミニウムで構成することにより、アルミニウムはカルシウムよりも仕事関数が大きいので、第１の層４１の上端面を適切に保護することができる。
また、アルミニウムは、金との密着性が高いので、保護層４３と第２の層４２とを強固に接合することができる。
保護層４３の平均厚さは、特に限定されないが、２〜１００ｎｍであることが好ましく、５〜３０ｎｍであることがより好ましい。
【００４１】
ドレイン電極５は、下端面がｎ型有機半導体層７の上面に接する第１の層５１と、上端面がｐ型有機半導体層８と接する第２の層５２と、第１の層５１と第２の層５２との間に位置する保護層５３とを有している。
第１の層５１、第２の層５２および保護層５３は、それぞれソース電極４の第１の層４１、第２の層４２および保護層４３に対応している。そのため、構成材料、膜厚などの条件は、それぞれ、ソース電極４の第１の層４１、第２の層４２、保護層４３と同様である。
【００４２】
ソース電極４およびドレイン電極５を含むｎ型有機半導体層７上には、ソース電極４、ドレイン電極５およびｎ型有機半導体層７に接してｐ型有機半導体層８が形成されている。すなわち、ゲート絶縁層６上に、ｎ型有機半導体層７とｐ型有機半導体層８との間にソース電極４およびドレイン電極５を含むｐｎ接合体が形成されている。このｐ型有機半導体層８は、キャリアとしてホールが流れる層である。
【００４３】
ｐ型有機半導体層の構成材料は、特に限定されないが、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、下記一般式（ＩＩ）で表される化合物またはこれらの誘導体のような低分子の有機半導体材料や、ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、フルオレン−ビチオフェン共重合体またはこれらの誘導体、ポリビニルアントラセン、ポリチオフェン、ポリ（ｐ−フェニレンビニレン）、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂のような高分子の有機半導体材料、発光性を示す低分子または高分子の有機半導体材料などが挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００４４】
【化２】
2008227419.tif 000004
【００４５】
このうち、一般式（ＩＩ）で表される化合物または高分子の有機半導体材料を主材料として用いるのが好ましい。
一般式（ＩＩ）で表される化合物は、発光性を有するので、発光性の半導体装置１を得ることできる。この場合、この半導体装置１はＯＮ電流が大きいので、発光強度を大きくすることができる。
【００４６】
一方、高分子の有機半導体材料は、ｐ型有機半導体層８の薄型化・軽量化が可能であり、可撓性にも優れるため、フレキシブルディスプレイのスイッチング素子等として用いられる薄膜半導体装置に適している。  
また、ｐ型有機半導体層８は、低温で成膜可能であることが好ましい。これにより、低コストで作製することが可能になる。また、安価なフレキシブル基板であるプラスチック基板を用いることが可能になるという効果が得られる。
このようなことから、高分子の有機半導体材料（共役系高分子材料）としては、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体、ポリアリールアミンまたはこれらの誘導体のうちの少なくとも１種を主成分とするものを用いるのが特に好ましい。
【００４７】
ｐ型有機半導体層８の平均厚さは、特に限定されないが、１〜２００ｎｍ程度であるのが好ましく、１０〜１００ｎｍ程度であるのがより好ましい。
なお、ｐ型有機半導体層８は、２種類以上のｐ型有機半導体材料で構成されていてもよいが、単一のｐ型有機半導体材料で構成されているのが好ましい。これにより、ｐ型有機半導体層８の製造工程が簡素化され、半導体装置１を、容易に、かつ低コストで製造することができる。
【００４８】
このような半導体装置１は、例えば、次のように動作する。
ソース電極４およびドレイン電極５の間を通電した状態で、基板兼ゲート電極２３にゲート電圧（正または負）を印加すると、ｎ型有機半導体層７のゲート絶縁層６との界面付近またはｐ型有機半導体層のｎ型有機半導体層７との界面付近にチャネルが形成される。そして、チャネル領域をキャリアが移動することで、ソース電極４とドレイン電極５との間に電流が流れる。
【００４９】
すなわち、基板兼ゲート電極２３に電圧が印加されていないＯＦＦ状態では、ソース電極４とドレイン電極５との間に電圧を印加しても、ｎ型有機半導体層７およびｐ型有機半導体層８中にほとんどキャリアが存在しないため、微少な電流しか流れない。
基板兼ゲート電極２３に正の電圧が印加されているＯＮ状態では、ｎ型有機半導体層７のゲート絶縁層６に面した部分に電荷が誘起され、チャネル（電子の流路）が形成される。この状態でソース電極４とレイン電極５との間に電圧を印加すると、チャネル領域７１を通って電流が流れる。このような動作は、いわゆる、ｎ型駆動である。
【００５０】
一方、基板兼ゲート電極２３に負の電圧が印加されているＯＮ状態では、ｐ型有機半導体層８のｎ型有機半導体層７に面した部分に電荷が誘起され、チャネル（ホールの流路）が形成される。この状態でソース電極４およびドレイン電極５の間に電圧を印加すると、チャネル領域８１を通って電流が流れる。このような動作は、いわゆる、ｐ型駆動である。
なお、以上のような半導体装置１の製造方法は、後に詳細に説明する。
【００５１】
＜第２実施形態＞
次に、本発明の半導体装置の第２実施形態について説明する。
図２は、本発明の半導体装置の第２実施形態を示す概略図である。なお、以下の説明では、図２中の上側を「上」、下側を「下」と言う。
以下、第２実施形態にかかる半導体装置について説明するが、前記第１実施形態にかかる半導体装置との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００５２】
図２に示す半導体装置１は、基板２と第１のゲート電極３１とを兼ねる基板兼ゲート電極２３の上面に第１のゲート絶縁層６１が形成され、その上面にｎ型有機半導体層７が形成されている。このｎ型有機半導体層７の上部には、３層の積層体で構成されたソース電極４およびドレイン電極５が互いに離間して設けられている。このソース電極４およびドレイン電極５を含むｎ型有機半導体層７の上面を覆うようにｐ型有機半導体層８が形成されている。そして、ｐ型有機半導体層８の上面に第２のゲート絶縁層６２が形成され、その上面に第２のゲート電極３２が形成されている。すなわち、図２に示す半導体装置１は、ダブルゲート型の半導体装置１である。
【００５３】
以下、半導体装置１の各部の構成について、順次説明する。
なお、第１のゲート電極３１は、第１実施形態のゲート電極３、第１の絶縁層６１は、第１実施形態のゲート絶縁層６と同義である。
ｐ型有機半導体層８上には、ソース電極４とドレイン電極５との間、および、ソース電極４およびドレイン電極５の一部を覆うように、第２のゲート絶縁層６２が設けられている。この第２のゲート絶縁層６２は、ソース電極４およびドレイン電極５に対して第２のゲート電極３２を絶縁するものである。
【００５４】
第２のゲート絶縁層６２の構成材料、平均厚さは、第１の実施形態のゲート絶縁層６の構成材料、平均厚さと同様である。
なお、第２のゲート絶縁層６２は、単層構成のものに限定されず、複数層の積層構成のものであってもよい。
第２のゲート絶縁層６２の上面には、第１のゲート電極３１（基板兼ゲート電極２３）と互いに電気的に独立した第２のゲート電極３２が設けられている。
【００５５】
第２のゲート電極３２の構成材料としては、第１実施形態で説明したソース電極４およびドレイン電極５で挙げた材料と同様の材料が挙げられる。
第２のゲート電極９０の平均厚さは、特に限定されないが、０．１〜５０００ｎｍ程度であるのが好ましく、１〜５０００ｎｍ程度であるのがより好ましく、１０〜５０００ｎｍ程度であるのがさらに好ましい。
【００５６】
このような半導体装置１は、基板兼ゲート電極２３を用いてｎ型有機半導体層７を制御し、第２のゲート電極３２を用いてｐ型有機半導体層８を制御することができるので、ｎ型有機半導体層７とｐ型有機半導体層８とを独立に制御することができる。その結果、半導体装置１を高機能化、多機能化することができる。
特に、ｎ型有機半導体層７の構成材料およびｐ型有機半導体層８の構成材料に、それぞれ発光性の有機材料を用いた場合、発光に必要な電子とホールの注入量を独立制御できる。そのため、発光強度を大きくすることができるとともに、発光強度の制御を簡単に行うことができる。
【００５７】
なお、ソース電極４、ドレイン電極５、ｎ型有機半導体層７、ｐ型有機半導体層８は、第１実施形態と同様である。
このような半導体装置１では、ソース電極４およびドレイン電極５の間を通電した状態で、基板兼ゲート電極２３、第２のゲート電極３２にゲート電圧（正または負）を印加すると、ソース電極４とドレイン電極５との間にチャネルが形成される。そして、チャネル領域をキャリアが移動することで、ソース電極４とドレイン電極５との間に電流が流れる。
【００５８】
以下、本実施形態の半導体装置１の動作について、基板兼ゲート電極２３および第２のゲート電極３２への電圧の印加の組合せを場合分けして説明する。
［１］基板兼ゲート電極２３と第２のゲート電極３２とに電圧を印加しない場合
この場合、半導体装置１はＯＦＦ状態となり、ソース電極４およびドレイン電極５との間に電圧を印加しても、ｎ型有機半導体層７およびｐ型有機半導体層８中にほとんどキャリアが存在しないため、微少な電流しか流れない。
【００５９】
［２］基板兼ゲート電極２３にのみ電圧を印加した場合
基板兼ゲート電極２３に正の電圧を印加したＯＮ状態では、ｎ型有機半導体層７の第１の絶縁層６１に面した部分に電荷が誘起され、チャネル（電子の流路）が形成される。この状態でソース電極４およびドレイン電極５の間に電圧を印加すると、チャネル領域７１を通って電流が流れる。このような動作は、いわゆる、ｎ型駆動である。
一方、基板兼ゲート電極２３に負の電圧を印加したＯＮ状態では、ｐ型有機半導体層８のｎ型有機半導体層７に面した部分に電荷が誘起され、チャネル（ホールの流路）が形成される。この状態でソース電極４およびドレイン電極５の間に電圧を印加すると、チャネル領域８１を通って電流が流れる。このような動作は、いわゆる、ｐ型駆動である。
【００６０】
［３］第２のゲート電極３２にのみ電圧を印加した場合
第２のゲート電極３２に正の電圧を印加したＯＮ状態では、ｎ型有機半導体層７のｐ型有機半導体層８に面した部分に電荷が誘起され、チャネル（電子の流路）が形成される。この状態でソース電極４およびドレイン電極５の間に電圧を印加すると、チャネル領域７２を通って電流が流れる。このような動作は、いわゆる、ｎ型駆動である。
一方、第２のゲート電極３２に負の電圧を印加したＯＮ状態では、ｐ型有機半導体層８の第２の絶縁層６２に面した部分に電荷が誘起され、チャネル（ホールの流路）が形成される。この状態でソース電極４およびドレイン電極５の間に電圧を印加すると、チャネル領域８２を通って電流が流れる。このような動作は、いわゆる、ｐ型駆動である。
【００６１】
［４］基板兼ゲート電極２３と第２のゲート電極３２とに電圧を印加した場合
［４-１］基板兼ゲート電極２３と第２のゲート電極３２とに正の電圧を印加した場合
基板兼ゲート電極２３の電圧印加に由来する電荷が、ｎ型有機半導体層７の第１の絶縁層６１に面した部分に誘起され、チャネル（電子の流路）が形成される。
また、第２のゲート電極３２の電圧印加に由来する電荷が、ｎ型有機半導体層７のｐ型有機半導体層８に面した部分に誘起され、チャネル（電子の流路）が形成される。
この状態でソース電極４およびドレイン電極５の間に電圧を印加すると、チャネル領域７１、７２を通って電流が流れる。このような動作は、いわゆる、ｎ型駆動である。
【００６２】
［４-２］基板兼ゲート電極２３と第２のゲート電極３２とに負の電圧を印加した場合
基板兼ゲート電極２３の電圧印加に由来する電荷が、ｐ型有機半導体層８のｎ型有機半導体層７に面した部分に誘起され、チャネル（ホールの流路）が形成される。
また、第２のゲート電極３２の電圧印加に由来する電荷が、ｐ型有機半導体層８の第２の絶縁層６２に面した部分に誘起され、チャネル（ホールの流路）が形成される。
この状態でソース電極４およびドレイン電極５の間に電圧を印加すると、チャネル領域８１、８２を通って電流が流れる。このような動作は、いわゆる、ｐ型駆動である。
【００６３】
［４-３］基板兼ゲート電極２３に正、第２のゲート電極３２に負の電圧を印加した場合
基板兼ゲート電極２３の電圧印加に由来する電荷が、ｎ型有機半導体層７の第１の絶縁層６１に面した部分に誘起され、チャネル（電子の流路）が形成される。
また、第２のゲート電極３２の電圧印加に由来する電荷が、ｐ型有機半導体層８の第２の絶縁層６２に面した部分に誘起され、チャネル（ホールの流路）が形成される。
この状態でソース電極４およびドレイン電極５の間に電圧を印加すると、チャネル領域７１、８２を通って電流が流れる。このような動作は、いわゆる、ｐ型、ｎ型駆動である。
【００６４】
［４-４］基板兼ゲート電極２３に負、第２のゲート電極３２に正の電圧を印加した場合
基板兼ゲート電極２３の電圧印加に由来する電荷が、ｐ型有機半導体層８のｎ型有機半導体層７に面した部分に誘起され、チャネル（ホールの流路）が形成される。
また、第２のゲート電極３２の電圧印加に由来する電荷が、ｎ型有機半導体層７のｐ型有機半導体層８に面した部分に誘起され、チャネル（電子の流路）が形成される。
【００６５】
この状態でソース電極４およびドレイン電極５の間に電圧を印加すると、チャネル領域８１、７２を通って電流が流れる。このような動作は、いわゆる、ｐ型、ｎ型駆動である。
このような半導体装置１は、例えば、次のようにして製造することができる。以下、本実施形態の半導体装置１を製造する方法について説明する。
【００６６】
図３および４は、図２に示す半導体装置の製造方法を説明するための概略縦断面図である。なお、以下の説明では、図３、４中の上側を「上」、下側を「下」と言う。
図２に示す半導体装置１の製造方法は、［Ａ１］基板兼ゲート電極２３上に第１のゲート絶縁層６１を形成する工程と、［Ａ２］第１のゲート絶縁層６１上にｎ型有機半導体層７を形成する工程と、［Ａ３］ｎ型有機半導体層７上にソース電極４およびドレイン電極５を形成する工程と、［Ａ４］ソース電極４およびドレイン電極５を覆うように、ｎ型有機半導体層７上にｐ型有機半導体層８を形成する工程と、［Ａ５］第２のゲート電極３２上に第２のゲート絶縁層６２を形成する工程と、［Ａ６］ｐ型有機半導体層８に第２のゲート電極３２が形成されれた第２のゲート絶縁層６２を接合する工程とを有する。以下、各工程について順次説明する。
なお、［Ａ４］工程までで、第１実施形態の半導体装置１が得られる。
【００６７】
［Ａ１］第１のゲート絶縁層形成工程
まず、図３（ａ）に示すように、例えば、基板２にホウ素がヘビードープされたシリコン基板（基板兼ゲート電極２３）を用意する。
ドープの方法は、例えば、酸化ホウ素の溶液を水素でバブリングしながら、マイクロ波プラズマＣＶＤ法などにより行うことができる。
なお、ホウ素のドープは、例えば、シリコン基板全体であってもよく、一部であってもよい。
また、ドープする材料は、特に限定されず、例えば、リン、アルミニウム、アンチモンなどが挙げられる。
【００６８】
次に、図３（ｂ）に示すように、得られた基板兼ゲート電極２３の上面に第１のゲート絶縁層６１を形成する。
例えば、基板兼ゲート電極２３上がシリコン基板で構成されている場合、熱酸化法により、基板兼ゲート電極２３上にシリカ（ＳｉＯ２）で構成されたゲート絶縁層６１を形成することができる。
【００６９】
また、ゲート絶縁層６１を無機材料で構成する場合、ゲート絶縁層６１は、例えば、ＣＶＤ法、ＳＯＧ法により形成することができる。また、原材料にポリシラザンを用いることにより、ゲート絶縁層６１として、シリカ膜、窒化珪素膜を湿式プロセスで成膜することが可能となる。
また、ゲート絶縁層６１を有機高分子材料で構成する場合、ゲート絶縁層６１は、有機高分子材料またはその前駆体を含む溶液を、基板兼ゲート電極２３上に塗布（供給）した後、必要に応じて、この塗膜に対して後処理（例えば、加熱、赤外線の照射、超音波の付与等）を施すことにより形成することができる。
有機高分子材料またはその前駆体を含む溶液を、基板兼ゲート電極２３上へ塗布（供給）する方法としては、例えば、スピンコート法やディップコート法のような塗布法、インクジェット印刷法（液滴吐出法）やスクリーン印刷法のような印刷法等が挙げられる。
【００７０】
［Ａ２］ｎ型有機半導体層形成工程
図３（ｃ）に示すように、ゲート絶縁層６１上に、ｎ型有機半導体層７を形成する。
ｎ型有機半導体層７は、蒸着法あるいは、前駆体を用いて可溶性にすることで、スピンコーター方式やディップ方式等を用いた塗布法、インクジェット方式やスクリーン印刷方式等を用いた印刷法等を用いて塗膜を形成した後、この塗膜に対してアニール処理を行うことで、所望のものに形成することが可能である。
【００７１】
［Ａ３］ソース電極およびドレイン電極形成工程
次に、ｎ型有機半導体層７上にソース電極４およびドレイン電極５を形成する。
まず、図３（ｄ）に示すように、第１の層４１、５１を形成する。そして、図４（ｅ）に示すように、第１の層４１、５１上に、保護層４３、５３、第２の層４２、５２の順で順次積層する。
【００７２】
各層の形成方法は、例えば、マスクを用いた、スパッタリング法などの真空成膜法、プラズマＣＶＤ、熱ＣＶＤ、レーザーＣＶＤのような化学蒸着法（ＣＶＤ）、真空蒸着、イオンプレーティング等の乾式メッキ法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、溶射法、ゾル・ゲル法、ＭＯＤ法、シート材の接合等により形成することができる。
なお、各層の形成においては、連続的に行うことが好ましい。これにより、各層の密着性が良好なソース電極４およびドレイン電極５を得ることができる。
【００７３】
［Ａ４］ｐ型有機半導体層形成工程
図４（ｆ）に示すように、ソース電極４およびドレイン電極５を覆うように、ｎ型有機半導体層７上にｐ型有機半導体層８を形成する。
ｐ型有機半導体層８を高分子の有機半導体材料で構成する場合、スピンコーター方式やディップ方式等を用いた塗布法、インクジェット方式やスクリーン印刷方式等を用いた印刷法等を用いて形成することができる。
【００７４】
また、ｐ型有機半導体層８を低分子の有機半導体材料で構成する場合、蒸着法あるいは、前駆体を用いて可溶性にすることで、スピンコーター方式やディップ方式等を用いた塗布法、インクジェット方式やスクリーン印刷方式等を用いた印刷法等を用いて塗膜を形成した後、この塗膜に対してアニール処理を行うことで、所望のものに形成することが可能である。
【００７５】
なお、ｐ型有機半導体層８の形成領域は、図示の構成に限定されず、ソース部４とドレイン部５との間の領域（チャネル領域）にのみ形成してもよい。これにより、同一基板上に、複数の半導体装置１を並設する場合に、各装置１のｐ型機半導体層８を独立して形成することにより、リーク電流、各素子間のクロストークを抑えることができる。また、有機半導体材料の使用量を削減することができ、製造コストの削減を図ることもできる。
以上のような工程により、図１に示すような第１実施形態の半導体装置１を製造することができる。
【００７６】
［Ａ５］第２のゲート絶縁層形成工程
次に、図４（ｇ）に示すように、第２のゲート電極３２に第２のゲート絶縁層６２を形成する。
第２のゲート絶縁層６２は、第１のゲート絶縁層６１と同様の方法により形成することができる。
【００７７】
［Ａ６］第２のゲート絶縁層接合工程
最後に、図４（ｈ）に示すように、ｐ型有機半導体層８の上面に第２のゲート電極３２が形成された第２のゲート絶縁層６２を接合する。
この接合は、例えば、第２のゲート絶縁層６２をｐ型有機半導体層８上に接触させ、第２のゲート絶縁層６２を第２のゲート電極３２の上側から押し付けて固定することによ行うことができる。
この押し付け固定の方法は、特に限定されず、例えば、第２のゲート絶縁層６２とｐ型有機半導体層８との界面に接着剤等を介して貼り付けるようにしてもよく、ｐ型有機半導体層８に対して、第２のゲート絶縁層６２を圧着するようにしてもよい。
以上のような工程を経て、図２に示す半導体装置１が得られる。
【００７８】
＜第３実施形態＞
次に、本発明の半導体装置の第３実施形態について説明する。
図５は、本発明の半導体装置の第３実施形態を示す概略図である。なお、以下の説明では、図５中の上側を「上」、下側を「下」と言う。
以下、第３実施形態にかかる半導体装置について説明するが、前記第１実施形態にかかる半導体装置との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００７９】
図５に示す半導体装置１は、ソース電極４およびドレイン電極５がそれぞれ保護層４３、５３を有さず、２層の積層体で構成されていること以外は第１実施形態と同様である。
ソース電極４は、下端面がｎ型有機半導体層７の上面に接する第１の層４１と、上端面がｐ型有機半導体層８と接する第２の層４２とを有している。
ドレイン電極５は、下端面がｎ型有機半導体層７の上面に接する第１の層５１と、上端面がｐ型半導体層８と接する第２の層５２とを有している。
【００８０】
このように、第１実施形態と異なり、保護層４３、５３を有しないので、簡便かつ迅速にソース電極４およびドレイン電極５を形成することができる。
このような第１の層４１、５１は、本実施形態では、例えばアルミニウムで構成されていることが好ましい。アルミニウムは、比較的仕事関数が低い材料であるので、電子をｎ型有機半導体層７に効率よく注入することができる。
なお、本実施形態にかかる半導体装置１においても、前記第１実施形態と同様の作用・効果が得られる。
【００８１】
＜第４実施形態＞
次に、本発明の半導体装置の第４実施形態について説明する。
図６は、本発明の半導体装置の第４実施形態を示す概略図である。なお、以下の説明では、図６中の上側を「上」、下側を「下」と言う。
以下、第４実施形態にかかる半導体装置について説明するが、前記第１実施形態にかかる半導体装置との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００８２】
図６に示す半導体装置１は、ソース電極４およびドレイン電極５がそれぞれ積層体で構成されている代わりに、単層で構成されていること以外は第１実施形態と同様である。
ソース電極４およびドレイン電極５を構成する材料は、本実施形態では、例えば、アルミニウムであることが好ましい。アルミニウムは比較的仕事関数が低い材料であるので、電子をｎ型有機半導体層７に効率よく注入することができる。
また、ソース電極４およびドレイン電極５がそれぞれ単層であるので、より一層簡便かつ迅速にソース電極４およびドレイン電極５を形成することができる。
なお、本実施形態にかかる半導体装置１においても、前記第１実施形態と同様の作用・効果が得られる。
【００８３】
＜第５実施形態＞
次に、本発明の半導体装置の第５実施形態について説明する。
図７は、本発明の半導体装置の第５実施形態を示す概略図である。なお、以下の説明では、図７中の上側を「上」、下側を「下」と言う。
以下、第５実施形態にかかる半導体装置について説明するが、前記第１実施形態にかかる半導体装置との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００８４】
本実施形態にかかる半導体装置１は、ｎ型有機半導体層７とｐ型有機半導体層８の積層順が異なることと、ソース電極４およびドレイン電極５の各層の積層順が異なること以外は、第１実施形態と同様である。
すなわち、図７に示す本実施形態の半導体装置１は、基板２とゲート電極３とを兼ねる基板兼ゲート電極２３の上面にゲート絶縁層６が形成され、その上面にｐ型有機半導体層８が形成されている。このｐ型有機半導体層８の上部には、３層の積層体で構成されたソース電極４およびドレイン電極５が互いに離間して設けられている。そして、このソース電極４およびドレイン電極５を含むｐ型有機半導体層８の上面を覆うようにｎ型有機半導体層７が形成されている。
【００８５】
ソース電極４は、下端面がｐ型有機半導体層８の上面に接する第２の層４２と、上端面がｎ型半導体層７と接する第１の層４１と、第１の層４１と第２の層４２との間に位置する保護層４３とを有している。
ドレイン電極５は、下端面がｐ型有機半導体層８の上面に接する第２の層５２と、上端面がｎ型有機半導体層７と接する第１の層５１と、第１の層５１と第２の層５２との間に位置する保護層５３とを有している。
このような半導体装置１の製造方法は、第２実施形態で説明した［Ａ２］〜［Ａ４］工程の順を、［Ａ４］〜［Ａ２］工程の順で行えばよい。
なお、本実施形態にかかる半導体装置１においても、前記第１実施形態と同様の作用・効果が得られる。
【００８６】
＜第６実施形態＞
次に、本発明の半導体装置の第６実施形態について説明する。
図８は、本発明の半導体装置の第６実施形態を示す概略図である。なお、以下の説明では、図８中の上側を「上」、下側を「下」と言う。
以下、第６実施形態にかかる半導体装置について説明するが、前記第１実施形態にかかる半導体装置との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００８７】
図８に示す半導体装置１は、基板兼ゲート電極２３を用いる代わりに、基板２とゲート電極３とを別個に用いていること以外は、第１実施形態と同様である。
すなわち、図８に示す本実施形態の半導体装置１は、基板２の上面にゲート電極３が形成され、このゲート電極３を含む基板２上に、ゲート電極３を覆うようにゲート絶縁層６が形成されている。このゲート絶縁層６の上面にｎ型有機半導体層７が形成されている。このｎ型有機半導体層７の上部には、３層の積層体で構成されたソース電極４およびドレイン電極５が互いに離間して設けられている。そして、このソース電極４およびドレイン電極５を含むｎ型有機半導体層７の上面を覆うようにｐ型有機半導体層８が形成されている。
【００８８】
このように、基板２上にゲート電極３を形成することにより、半導体装置１内に所定の導電性材料で構成されたゲート電極３が存在するので、半導体装置１を駆動不良を起すことなく、確実に駆動することができる。
基板２の構成材料としては、第１実施形態で説明した絶縁性の基板が挙げられる。
また、基板２の平均厚さは、第１実施形態で説明した基板兼ゲート電極２３と同様の厚さである。
【００８９】
ゲート電極３の構成材料は、第１実施形態で説明したソース電極４およびドレイン電極５と同様の材料が挙げられる。
また、ゲート電極３の平均厚さは、第２実施形態で説明した第２のゲート電極３２と同様である。
なお、本実施形態にかかる半導体装置１においても、前記第１実施形態と同様の作用・効果が得られる。
【００９０】
＜第７実施形態＞
次に、本発明の半導体装置の第７実施形態について説明する。
図９は、本発明の半導体装置の第７実施形態を示す概略図である。なお、以下の説明では、図９中の上側を「上」、下側を「下」と言う。
以下、第７実施形態にかかる半導体装置について説明するが、前記第１実施形態にかかる半導体装置との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００９１】
図９に示す半導体装置１は、ソース電極４とドレイン電極５との間にｎ型有機半導体層７とｐ型有機半導体層８とが互いに接合されたｐｎ接合体が配置されていること以外は、第１実施形態と同様である。
すなわち、本実施形態の半導体装置１は、基板２とゲート電極３とを兼ねる基板兼ゲート電極２３の上面にゲート絶縁層６が形成され、その上部に３層の積層体で構成されたソース電極４およびドレイン電極５が互いに離間して設けられている。そして、ソース電極４とドレイン電極５との間を埋めるようにｐｎ接合体が形成されている。このｐｎ接合体９は、ソース電極４とドレイン電極５とに接触して、ゲート層絶縁層６の上面に配置されている。
【００９２】
このように、ソース電極４とドレイン電極５との間にｐｎ接合体が配置されることにより、ｎ型有機半導体層７のゲート絶縁層６との界面付近（チャネル領域７１）とｐ型有機半導体層８のｎ型有機半導体層７との界面付近（チャネル領域８１）とが、ソース電極４とドレイン電極５との間に形成される。そのため、電子が移動する距離とホールが移動する距離とをより短くすることができる。その結果として、半導体装置１のＯＮ電流大きくすることができ、ＯＮ/ＯＦＦが向上する。
なお、本実施形態にかかる半導体装置１においても、前記第１実施形態と同様の作用・効果が得られる。
このような半導体装置１は、例えば、次のようにして製造することができる。
【００９３】
以下、本実施形態の半導体装置１を製造する方法について説明する。
図９に示す本実施形態の半導体装置１の製造方法は、［Ｂ１］基板兼ゲート電極２３上にゲート絶縁層６を形成する工程と、［Ｂ２］ゲート絶縁層６上にｎ型有機半導体層７を形成する工程と、［Ｂ３］ｎ型有機半導体層７上にｐ型有機半導体層８を形成する工程と、［Ｂ４］ｎ型有機半導体層７とｐ型有機半導体層８とが積層されたｐｎ接合体９を挟むようにソース電極４とドレイン電極５を形成する工程とを有する。以下、各工程について順次説明する。
【００９４】
［Ｂ１］ゲート絶縁層形成工程
ゲート絶縁層の形成は、［Ａ１］工程と同様の方法で行う。
［Ｂ２］ｎ型有機半導体層形成工程
ｎ型有機半導体層７の形成は、例えば、ゲート絶縁層６の上面にｐｎ接合体９に対応する開口部を有するマスクを設置することにより、［Ａ２］工程と同様の方法で行うことができる。
【００９５】
［Ｂ３］ｐ型有機半導体層形成工程
ｐ型有機半導体層８の形成は、［Ｂ２］工程に引き続いて、前記マスクを用いて、［Ａ４］工程と同様の方法で行うことができる。これにより、ｐｎ接合体９が得られる。
［Ｂ４］ソース電極およびドレイン電極形成工程
ゲート絶縁層６からマスクを除去する。プレート状のマスクを用いた場合、例えば、マスクをゲート絶縁層６から離反することにより除去することができる。
【００９６】
次に、ｐ型有機半導体層８およびゲート絶縁層６の上面にソース電極４およびドレイン電極５に対応する開口部を有するマスクを設置し、［Ａ３］工程と同様の方法でソース電極４およびドレイン電極５を形成する。
その後、当該マスクをｐ型有機半導体層８およびゲート絶縁層６から除去する。
以上のような工程を経て、図９に示す半導体装置１が得られる。
なお、ゲート絶縁層６上にソース電極４およびドレイン電極５を形成（［Ｂ４］工程）した後、ソース電極４とドレイン電極５との間にｎ型有機半導体層７（［Ｂ２］工程）と、ｐ型有機半導体層８（［Ｂ３］工程）とを接合してｐｎ接合体９を形成してもよい。
【００９７】
＜半導体回路および電気光学装置＞
次に、前述したような半導体装置１を備えるアクティブマトリクス装置（本発明の半導体回路）が組み込まれた本発明の電気光学装置について、電気泳動表示装置を一例に説明する。
図１０は、電気泳動表示装置の実施形態を示す縦断面図、図１１は、図１０に示す電気泳動表示装置が備えるアクティブマトリクス装置の構成を示すブロック図である。
図１０に示す電気泳動表示装置２００は、基板５００上に設けられたアクティブマトリクス装置と、このアクティブマトリクス装置に電気的に接続された電気泳動表示部４００とで構成されている。
【００９８】
図１１に示すように、アクティブマトリクス装置３００は、互いに直交する複数のデータ線３０１と、複数の走査線３０２と、これらのデータ線３０１と走査線３０２との各交点付近に設けられた半導体装置１とを有している。
そして、半導体装置１が有するゲート電極３は走査線３０２に、ソース電極４はデータ線３０１に、ドレイン電極５は後述する画素電極（個別電極）４０１に、それぞれ接続されている。
【００９９】
図１０に示すように、電気泳動表示部４００は、基板５００上に、順次積層された、画素電極４０１と、マイクロカプセル４０２と、透明電極（共通電極）４０３および透明基板４０４とを有している。
そして、マイクロカプセル４０２がバインダ材４０５により、画素電極４０１と透明電極４０３との間に固定されている。
【０１００】
画素電極４０１は、マトリクス状に、すなわち、縦横に規則正しく配列するように分割されている。
各カプセル４０２内には、それぞれ、特性の異なる複数種の電気泳動粒子、本実施形態では、電荷および色（色相）の異なる２種の電気泳動粒子４２１、４２２を含む電気泳動分散液４２０が封入されている。
【０１０１】
このような電気泳動表示装置２００では、１本あるいは複数本の走査線３０２に選択信号（選択電圧）を供給すると、この選択信号（選択電圧）が供給された走査線３０２に接続されている半導体装置１がＯＮとなる。
これにより、かかる半導体装置１に接続されているデータ線３０１と画素電極４０１とは、実質的に導通する。このとき、データ線３０１に所望のデータ（電圧）を供給した状態であれば、このデータ（電圧）は画素電極４０１に供給される。
【０１０２】
これにより、画素電極４０１と透明電極４０３との間に電界が生じ、この電界の方向、強さ、電気泳動粒子４２１、４２２の特性等に応じて、電気泳動粒子４２１、４２２は、いずれかの電極に向かって電気泳動する。
一方、この状態から、走査線３０２への選択信号（選択電圧）の供給を停止すると、半導体装置１はＯＦＦとなり、かかる半導体装置１に接続されているデータ線３０１と画素電極４０１とは非導通状態となる。
【０１０３】
したがって、走査線３０２への選択信号の供給および停止、あるいは、データ線３０１へのデータの供給および停止を適宜組み合わせて行うことにより、電気泳動表示装置２００の表示面側（透明基板４０４側）に、所望の画像（情報）を表示させることができる。
特に、本実施形態にかかる電気泳動表示装置２００では、電気泳動粒子４２１、４２２の色を異ならせていることにより、多階調の画像を表示することが可能となっている。
【０１０４】
また、本実施形態にかかる電気泳動表示装置２００は、アクティブマトリクス装置３００を有することにより、特定の走査線３０２に接続された半導体装置１を選択的かつ確実にＯＮ／ＯＦＦすることができるので、クロストークの問題が生じにくく、また、回路動作の高速化が可能であることから、高品位の画像（情報）を得ることができる。
また、本実施形態にかかる電気泳動表示装置２００は、低い駆動電圧で作動するため、省電力化が可能である。
【０１０５】
なお、前述したような半導体装置１を備えるアクティブマトリクス装置が組み込まれた電気光学装置は、このような電気泳動表示装置２００への適用に限定されるものではなく、例えば、液晶装置、有機または無機ＥＬ装置等の表示装置、あるいは発光装置に適用することもできる。
また、前記各実施形態では、それぞれ、２つのゲート電極を備えた半導体装置について説明したが、本発明の半導体装置は、３つ以上のゲート電極を備えていてもよい。
【０１０６】
＜電子機器＞
このような電気泳動表示装置２００は、各種電子機器に組み込むことができる。以下、電気泳動表示装置２００を備える本発明の電子機器について説明する。
＜＜電子ペーパー＞＞
まず、本発明の電子機器を電子ペーパーに適用した場合の実施形態について説明する。
【０１０７】
図１２は、本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。
この図に示す電子ペーパー６００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体６０１と、表示ユニット６０２とを備えている。
このような電子ペーパー６００では、表示ユニット６０２が、前述したような電気泳動表示装置２００で構成されている。
【０１０８】
＜＜ディスプレイ＞＞
次に、本発明の電子機器をディスプレイに適用した場合の実施形態について説明する。
図１３は、本発明の電子機器をディスプレイに適用した場合の実施形態を示す図であり、（ａ）は断面図、（ｂ）は平面図である。
この図に示すディスプレイ８００は、本体部８０１と、この本体部８０１に対して着脱自在に設けられた電子ペーパー６００とを備えている。なお、この電子ペーパー６００は、前述したような構成、すなわち、図１３に示す構成と同様のものである。
【０１０９】
本体部８０１は、その側部（図中、右側）に電子ペーパー６００を挿入可能な挿入口８０５が形成され、また、内部に二組の搬送ローラ対８０２ａ、８０２ｂが設けられている。電子ペーパー６００を、挿入口８０５を介して本体部８０１内に挿入すると、電子ペーパー６００は、搬送ローラ対８０２ａ、８０２ｂにより挟持された状態で本体部８０１に設置される。
【０１１０】
また、本体部８０１の表示面側（下図（ｂ）中、紙面手前側）には、矩形状の孔部８０３が形成され、この孔部８０３には、透明ガラス板８０４が嵌め込まれている。これにより、本体部８０１の外部から、本体部８０１に設置された状態の電子ペーパー６００を視認することができる。すなわち、このディスプレイ８００では、本体部８０１に設置された状態の電子ペーパー６００を、透明ガラス板８０４において視認させることで表示面を構成している。
【０１１１】
また、電子ペーパー６００の挿入方向先端部（図中、左側）には、端子部８０６が設けられており、本体部８０１の内部には、電子ペーパー６００を本体部８０１に設置した状態で端子部８０６が接続されるソケット８０７が設けられている。このソケット８０７には、コントローラー８０８と操作部８０９とが電気的に接続されている。
このようなディスプレイ８００では、電子ペーパー６００は、本体部８０１に着脱自在に設置されており、本体部８０１から取り外した状態で携帯して使用することもできる。
また、このようなディスプレイ８００では、電子ペーパー６００が、前述したような電気泳動表示装置２００で構成されている。
【０１１２】
なお、本発明の電子機器は、以上のようなものへの適用に限定されず、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、電気泳動表示装置２００を適用することが可能である。
【０１１３】
以上、本発明の半導体装置、半導体回路、電気光学装置および電子機器について説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の半導体装置、半導体回路、電気光学装置および電子機器の各部の構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。
また、本発明の半導体装置の構成は、前記各実施形態のうち、２つ以上を組み合わせた構成であってもよい。
また、本発明の半導体装置は、基板２を用いないで、ゲート電極３自体に基板の強度を持たせてもよい。
【実施例】
【０１１４】
次に、本発明の具体的実施例について説明する。
１．半導体装置の製造
（実施例１）
＜１＞ゲート絶縁層形成工程
まず、ヘビードープされたシリコン基板を用意した。
このシリコン基板の表面を、４００℃で３時間熱酸化した。これにより、シリコン酸化膜（ゲート絶縁層）を形成した。
なお、シリコン酸化膜の厚さは、４００ｎｍであった。
＜２＞ｎ型有機半導体層形成工程
次に、下記式（ＩＩＩ）で表される化合物を真空蒸着（真空度２×１０−４Ｐａ）によりシリコン酸化膜上に供給して、成膜した。これにより、ｎ型有機半導体層を得た。
なお、ｎ型有機半導体層の厚さは、１００ｎｍであった。
【０１１５】
【化３】
2008227419.tif 000005
【０１１６】
＜３＞ソース電極およびドレイン電極形成工程
得られたｎ型有機半導体層上に、ソース電極およびドレイン電極に対応する開口部を有するマスクを設置した。
そして、カルシウムをｎ型有機半導体層のソース電極およびドレイン電極に対応する部位に、真空蒸着（真空度２×１０−４Ｐａ）により供給した。これにより、ｎ型有機半導体層上にソース電極の第１の層およびドレイン電極の第１の層が形成された。
【０１１７】
なお、ソース電極の第１の層およびドレイン電極の第１の層のいずれの膜厚も、３０ｎｍであった。
引き続き、同様の方法により、各第１の層上にアルミニウムを真空蒸着した。これにより、各第１の層上に保護層が積層された。この保護層の厚さは、３０ｎｍであった。
さらに、同様の方法により、各保護層上に金を真空蒸着した。これにより、各保護層上に第２の層が積層された。この第２の層の厚さは、３０ｎｍであった。
なお、チャネル幅は１ｍｍ、チャネル長は１０μｍであった。
【０１１８】
＜４＞ｐ型有機半導体層形成工程
次に、ソース電極、ドレイン電極を形成したｎ型有機半導体層上に、下記式で表される化合物を真空蒸着（真空度２×１０−４Ｐａ）により供給し、成膜した。これにより、ｐ型有機半導体層を形成した。
なお、ｐ型有機半導体層の膜厚は１００ｎｍであった。
【０１１９】
【化４】
2008227419.tif 000006
【０１２０】
以上の工程により、図１に示すような半導体装置を得た。
（実施例２）
実施例１の＜１＞工程と同様に行い、シリコン酸化膜が形成されたシリコン基板を得た。
次に、このシリコン基板の酸化膜側の面を実施例１で得られた半導体装置のｐ型有機半導体層上に押し付けて固定し、接合した。これにより、図２に示すようなダブルゲート型の半導体装置を得た。
【０１２１】
（実施例３）
実施例１において、ソース電極およびドレイン電極の第１の層をアルミニウムに代え、保護層を形成しない以外は、実施例１と同様に行い、図５に示すような半導体装置を得た。
（実施例４）
実施例１において、ソース電極およびドレイン電極の第１の層をアルミニウムに代え、保護層、第２の層を形成しない以外は、実施例１と同様に行い、図６に示すような半導体装置を得た。
【０１２２】
（実施例５）
実施例１において、ｎ型有機半導体層形成、ソース電極およびドレイン電極の第１の層形成、保護層形成、第２の層形成、ｐ型有機半導体層形成の順番を逆にした以外は、実施例１と同様に行い、図７に示すような半導体装置を得た。
（実施例６）
実施例１において、ヘビードープされたシリコン基板を用いる代わりに、シリコン基板上に金を真空蒸着（真空度２×１０−４Ｐａ）により成膜してゲート電極を形成した以外は実施例１と同様に行い、図８に示すような半導体装置を得た。
なお、ゲート電極の厚さは、３０ｎｍであった。
【０１２３】
（実施例７）
＜１＞ゲート絶縁層形成工程
実施例１と同様にして行い、シリコン基板にゲート絶縁層を形成した。
＜２＞ｎ型有機半導体層形成工程
このゲート絶縁層上に、ｐｎ接合体に対応する開口部を有するマスクを設置した。
次に、実施例１と同様にして行い、ｎ型有機半導体層を形成した。
【０１２４】
＜３＞ｐ型有機半導体層形成工程
引き続き、実施例１と同様にして行い、ｐ型有機半導体層を形成した。
＜４＞ソース電極およびドレイン電極形成工程
ゲート絶縁層からマスクを除去した。次に、ｐ型有機半導体層およびゲート絶縁層の上面にソース電極およびドレイン電極に対応する開口部を有するマスクを設置した。
そして、実施例１と同様に行い、ソース電極およびドレイン電極を形成した。
以上により、図９に示すような半導体装置を得た。
【０１２５】
（比較例１）
＜１＞ゲート絶縁層形成工程
実施例１と同様にして行い、シリコン基板にゲート絶縁層を形成した。
＜２＞ソース電極およびドレイン電極形成工程
このゲート絶縁層上に、ソース電極およびドレイン電極に対応する開口部を有するマスクを設置した。
次に、実施例１と同様にして行い、ソース電極およびドレイン電極を形成した。
【０１２６】
＜３＞ｎ型有機半導体層形成工程
次に、ゲート絶縁層からマスクを除去した。
そして、実施例１と同様にして行い、ソース電極およびドレイン電極を覆うように、ゲート絶縁層上にｎ型有機半導体層を形成した。
＜４＞ｐ型有機半導体層形成工程
実施例１と同様にして行い、ｐ型有機半導体層を形成した。
以上により、従来型の半導体装置を得た。
【０１２７】
２．評価
各実施例および比較例で製造した半導体装置について、半導体パラメータアナライザー（アジレント・テクノロジー社製：４１５６Ｃ）を用いて、ＯＮ電流値およびＯＦＦ電流値を測定し、ＯＮ／ＯＦＦ比を求めた。具体的な測定方法は以下に示す。
＜１＞ＯＮ電流
ゲート電圧を−４０Ｖとし、ソース電極とドレイン電極との電位差を３０Ｖとして、ソース電極とドレイン電極との間に流れる電流の値を測定した。
＜２＞ＯＦＦ電流
ゲート電圧を印加しないときに、ソース電極とドレイン電極との間に流れる電流の値を測定した。
＜３＞ＯＮ／ＯＦＦ比
ゲート電圧が０Ｖのときと、ゲート電圧が−４０Ｖのときのドレイン電流の比から求めた。
その結果、各実施例の半導体装置は、比較例の半導体装置に比較して、ＯＮ電流値が１０〜２０％程度高かった。そのため、ＯＮ／ＯＦＦ比も１０〜２０％程度高かった。
以上の結果から、ソース電極およびドレイン電極がｎ型有機半導体層とｐ型有機半導体層とに接触しているので、ＯＮ電流が高い半導体装置を得ることができた。
【図面の簡単な説明】
【０１２８】
【図１】本発明の半導体装置の第１実施形態を示す概略縦断面図である。
【図２】本発明の半導体装置の第２実施形態を示す概略縦断面図である。
【図３】図１、２に示す半導体装置の製造方法を説明するための図（縦断面図）である。
【図４】図１、２に示す半導体装置の製造方法を説明するための図（縦断面図）である。
【図５】本発明の半導体装置の第３実施形態を示す概略縦断面図である。
【図６】本発明の半導体装置の第４実施形態を示す概略縦断面図である。
【図７】本発明の半導体装置の第５実施形態を示す概略縦断面図である。
【図８】本発明の半導体装置の第６実施形態を示す概略縦断面図である。
【図９】本発明の半導体装置の第７実施形態を示す概略縦断面図である。
【図１０】電気泳動表示装置の実施形態を示す縦断面図である。
【図１１】図１０に示す電気泳動表示装置が備えるアクティブマトリクス装置の構成を示すブロック図である。
【図１２】本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。
【図１３】本発明の電子機器をディスプレイに適用した場合の実施形態を示す図である。
【符号の説明】
【０１２９】
１……半導体装置  ２……基板  ２３……基板兼ゲート電極  ３……ゲート電極  ３１……第１のゲート電極  ３２……第２のゲート電極  ４……ソース電極  ４１……第１の層  ４２……第２の層  ４３……保護層  ５……ドレイン電極  ５１……第１の層  ５２……第２の層  ５３……保護層  ６……ゲート絶縁層  ６１……第１のゲート絶縁層  ６２……第２のゲート絶縁層  ７……ｎ型有機半導体層  ７１、７２……チャネル領域  ８……ｐ型有機半導体層  ８１、８２……チャネル領域  ９……ｐｎ接合体  ２００……電気泳動表示装置  ３００……アクティブマトリクス装置  ３０１……データ線  ３０２……走査線  ４００……電気泳動表示部  ４０１……画素電極  ４０２……マイクロカプセル  ４２０……電気泳動分散液  ４２１、４２２……電気泳動粒子  ４０３……透明電極  ４０４……透明基板  ４０５……バインダ材  ５００……基板  ６００……電子ペーパー  ６０１……本体  ６０２……表示ユニット  ８００……ディスプレイ  ８０１……本体部  ８０２ａ、８０２ｂ……搬送ローラ対  ８０３……孔部  ８０４……透明ガラス板  ８０５……挿入口  ８０６……端子部  ８０７……ソケット  ８０８……コントローラー  ８０９……操作部
【図１】
2008227419.tif 000007
【図２】
2008227419.tif 000008
【図３】
2008227419.tif 000009
【図４】
2008227419.tif 000010
【図５】
2008227419.tif 000011
【図６】
2008227419.tif 000012
【図７】
2008227419.tif 000013
【図８】
2008227419.tif 000014
【図９】
2008227419.tif 000015
【図１０】
2008227419.tif 000016
【図１１】
2008227419.tif 000017
【図１２】
2008227419.tif 000018
【図１３】
2008227419.tif 000019