(57)【要約】【課題】メモリスティックカードのデータ転送レートを従来のものよりも速くすることを目的とし、従来のデータ転送方法とは異なる方法でデータ転送をし得るメモリスティックカードを提供する。【解決手段】本発明は、従来の方式でデータの転送に用いていた４つの端子のうち、２つずつペアにして、それぞれのペアになった２つの端子を用いて差動信号方式でデータ転送を行うようにし、従来のデータ転送方式との切り替え機構を備える。【選択図】図２
2008027112.tif 000002
【特許請求の範囲】
【請求項１】
複数の端子を備え、外部の機器に装着されてデータの入出力を行うメモリスティックカードであって、１つの端子を介して１ビットずつデータの入出力を行う通常入出力制御手段と、２つの端子を介して差動信号方式で１ビットずつデータの入出力を行う差動信号式入出力制御手段と、自カードを装着した外部の機器からの要求に基づいて、前記通常入出力制御手段と前記差動信号式入出力制御手段とを切り替えていずれかの入出力制御手段にデータの入出力を行わせる切り替え手段とを備えることを特徴とするメモリスティックカード。
【請求項２】
前記通常入出力制御手段がデータの入出力に用いる前記１つの端子は、前記差動信号式入出力制御手段が用いる前記２つの端子のうちの片方の端子である
ことを特徴とする請求項１記載のメモリスティックカード。
【請求項３】
前記２つの端子は、長尺状の金属片であり、長尺方向がほぼ平行になるように設けられることを特徴とする請求項１記載のメモリスティックカード。
【請求項４】
前記複数の端子には、自カードを装着した外部の機器からの前記要求を受ける端子を含むことを特徴とする請求項１記載のメモリスティックカード。
【請求項５】
前記メモリスティックカードは、更にデータを記憶する記憶手段と、更に１つの通常入出力制御手段を備え、両通常入出力制御手段は、前記差動信号式入出力制御手段がデータの入出力に用いる２つの端子それぞれを用いて１ビットずつデータの入出力を行い、前記切り替え手段は、前記記憶手段と自機を装着している外部の機器との間で、両通常入出力制御手段にデータの入出力を行わせる場合の総データ量を、前記差動信号式入出力制御手段でデータの入出力を行わせる場合は２回に分けて時分割で入出力させることを特徴とする請求項１記載のメモリスティックカード。
【請求項６】
前記差動信号方式は、電圧差動信号方式と電流差動信号方式の両方式サポート或はどちらかの片方式サポートを特徴とする請求項１記載のメモリスティックカード。
【請求項７】
メモリスティックカードが接続されて当該メモリスティックカードとのデータの通信を、自機が備える複数の端子を介して行うホストコントローラであって、１つの端子を介して１ビットずつデータの入出力を行う通常入出力制御手段と、２つの端子を介して差動信号方式で１ビットずつデータの入出力を行う差動信号方式でデータの入出力を行う差動信号式入出力制御手段と、自機に接続されたメモリスティックカードが差動信号方式でのデータの入出力に対応しているか否かを読み取る読取手段と、自機が装着したメモリスティックカードが差動信号方式でのデータの入出力に対応しているか否かに基づいて、前記通常入出力制御手段と前記差動信号式入出力制御手段とを切り替えていずれかの入出力制御手段にデータの入出力を行わせる切り替え手段とを備えることを特徴とするホストコントローラ。
【請求項８】
前記通常入出力制御手段がデータの入出力に用いる前記１つの端子は、前記差動信号式入出力制御手段が用いる前記２つの端子のうちの片方の端子である
ことを特徴とする請求項７記載のホストコントローラ。
【請求項９】
前記２つの端子は、長尺状の金属片であり、長尺方向がほぼ平行に設けられることを特徴とする請求項７記載のホストコントローラ。
【請求項１０】
前記複数の端子には、装着したメモリスティックカードへの要求を伝達する端子を含むことを特徴とする請求項７記載のホストコントローラ。
【請求項１１】
前記差動信号方式は、電圧差動信号方式と電流差動信号方式の両方式サポート或はどちらかの片方式サポートを特徴とする請求項７記載のホストコントローラ。
【請求項１２】
前記ホストコントローラは、更にデータを記憶する記憶手段と、更に１つの通常入出力制御手段を備え、両通常入出力制御手段は、前記差動信号式入出力制御手段がデータの入出力に用いる２つの端子それぞれを用いて１ビットずつデータの入出力を行い、前記切り替え手段は、前記記憶手段と自機を装着している外部の機器との間で、両通常入出力制御手段にデータの入出力を行わせる場合の総データ量を、前記差動信号式入出力制御手段でデータの入出力を行わせる場合は２回に分けて時分割で入出力させることを特徴とする請求項７記載のホストコントローラ。
【請求項１３】
前記ホストコントローラは更に、メモリスティックカードが動作するための供給電圧を供給する電圧供給手段を備え、前記切り替え手段は更に、前記通常入出力制御手段でデータの入出力を行う場合と、前記差動信号式入出力制御手段でデータの入出力を行う場合とでメモリスティックカードに対する前記供給電圧を変えることを特徴とする請求項７記載のホストコントローラ。
【請求項１４】
前記ホストコントローラは更に、メモリスティックカードが動作するための供給電流を供給する電流供給手段を備え、前記切り替え手段は更に、前記通常入出力制御手段でデータの入出力を行う場合と、前記差動信号式入出力制御手段でデータの入出力を行う場合とでメモリスティックカードに対する前記供給電流を変えることを特徴とする請求項７記載のホストコントローラ。
【請求項１５】
前記ホストコントローラは更に、差動信号を生成あるいは複合する差動信号変換部を備え、前記差動信号式入出力制御手段がデータの入出力に用いる２つの端子と前記差動信号変換部とをつなぐデータ線は略平行に設けられることを特徴とする請求項７記載のホストコントローラ。
【請求項１６】
前記読取手段は、前記差動信号式入出力制御手段がデータ転送に用いる電圧より高い電圧を生成する電圧生成部と、前記電圧生成部によって生成される電圧を自機が装着したメモリスティックカードに出力する出力部と、前記出力部によって出力された電圧に対する一定時間内におけるメモリスティックカードの応答波形を読み取る応答読取部とを備え、前記切り替え手段は、前記応答読取部がメモリスティックカードからの当該電圧に対する当該メモリスティックカードが差動信号方式に対応していることを示した応答波形を読み取った場合に、前記差動信号式入出力制御手段にデータの入出力を行わせることを特徴とする請求項７記載のホストコントローラ。
【請求項１７】
メモリスティックカードにおけるデータの入出力方法であって、１つの端子を介して１ビットずつデータの入出力を行う通常入出力制御ステップと、２つの端子を介して１ビットずつデータの入出力を行う差動信号方式でデータの入出力を行う差動信号式入出力制御ステップと、自カードが装着された外部の機器からの要求に基づいて、前記通常入出力制御ステップと前記差動信号式入出力制御ステップとを切り替えていずれかの入出力制御ステップでデータの入出力を行う切り替えステップとを含むことを特徴とするデータ入出力方法。
【請求項１８】
メモリスティックカードが接続されて当該メモリスティックカードとのデータの通信を、複数の端子を介して行うホストコントローラにおけるデータ入出力方法であって、１つの端子を介して１ビットずつデータの入出力を行う通常入出力制御ステップと、２つの端子を介して１ビットずつデータの入出力を行う差動信号方式でデータの入出力を行う差動信号式入出力制御ステップと、自機に接続されたメモリスティックカードが差動信号方式でのデータの入出力に対応しているか否かを読み取る読取ステップと、自機が装着したメモリスティックカードが差動信号方式でのデータの入出力に対応しているか否かに基づいて、前記通常入出力制御ステップと前記差動信号式入出力制御ステップとを切り替えていずれかの入出力制御ステップでデータの入出力を行わせる切り替えステップとを備えることを特徴とするデータ入出力方法。
【請求項１９】
メモリスティックカード搭載のコンピュータにデータの入出力をさせるプログラムであって、１つの端子を介して１ビットずつデータの入出力を行う通常入出力制御ステップと、２つの端子を介して１ビットずつデータの入出力を行う差動信号方式でデータの入出力を行う差動信号式入出力制御ステップと、自カードが装着された外部の機器からの要求に基づいて、前記通常入出力制御ステップと前記差動信号式入出力制御ステップとを切り替えていずれかの入出力制御ステップでデータの入出力を行う切り替えステップとを含むことを特徴とするデータ入出力プログラム。
【請求項２０】
メモリスティックカードを装着して当該メモリスティックカードとのデータの通信を、自機が備える複数の端子を介してホストコントローラのコンピュータに行わせるデータ入出力プログラムであって、１つの端子を介して１ビットずつデータの入出力を行う通常入出力制御ステップと、２つの端子を介して１ビットずつデータの入出力を行う差動信号方式でデータの入出力を行う差動信号式入出力制御ステップと、自機が装着したメモリスティックカードが差動信号方式でのデータの入出力に対応しているか否かを読み取る読取ステップと、自機が装着したメモリスティックカードが差動信号方式でのデータの入出力に対応しているか否かに基づいて、前記通常入出力制御ステップと前記差動信号式入出力制御ステップとを切り替えていずれかの入出力制御ステップでデータの入出力を行わせる切り替えステップとを備えることを特徴とするホストコントローラにおけるデータ入出力プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリスティックカード及びメモリスティックカードが接続されるホストコントローラに関し、特にデータ入出力方法に関する。
【０００２】
ここでのメモリスティックカードは、メモリスティックＰＲＯカード、メモリスティック（マジックゲート／高速データ伝送対応）カード、メモリスティックＰＲＯ  Ｄｕｏカード、メモリスティックＤｕｏ（マジックゲート／高速データ伝送対応）カード、メモリスティックカード、マジックゲート メモリスティックカード、メモリスティックＤｕｏカード、マジックゲート メモリスティックＤｕｏカード、メモリスティック(メモリセレクト機能付)カード、メモリスティック−ＲＯＭカード、メモリスティックＩＯ拡張カードすべてのメモリスティックカード種類を含む。
【背景技術】
【０００３】
近年メモリスティックカードは大容量化しており、その記憶容量が５１２ＭＢ、あるいは１ＧＢのものが販売されている。また、メモリスティックカードのデータ転送速度に関しては１９.７ＭＢ／ｓのものが販売されている。
【０００４】
特許文献１はメモリスティックカードのバスステートに関する、特許文献２はメモリスティックカードの基本特許である。
【特許文献１】特開２００３−２４１９１８号公報
【特許文献２】国際公開第０３／０１０９３９号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、メモリスティックカードの大容量化に伴い、従来の転送速度では、もはや快適にデータの転送ができるとはいえなくなってきている。
【０００６】
そこで、上記課題を鑑み、従来のメモリスティックカードよりも速い転送速度でデータの転送を行い得るメモリスティックカードを提供することを第１の目的とする。また、当該メモリスティックカードが接続されることになる外部機器もまた当該メモリスティックカードに対応している必要があるのでその外部機器を提供することを第２の目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明に係るメモリスティックカードは、複数の端子を備え、外部の機器に装着されてデータの入出力を行うメモリスティックカードであって、１つの端子を介して１ビットずつデータの入出力を行う通常入出力制御手段と、２つの端子を介して差動信号方式で１ビットずつデータの入出力を行う差動信号式入出力制御手段と、自カードを装着した外部の機器からの要求に基づいて、前記通常入出力制御手段と前記差動信号式入出力制御手段とを切り替えていずれかの入出力制御手段にデータの入出力を行わせる切り替え手段とを備えることを特徴としている。
【０００８】
ここでいう入出力とは入力もしくは出力のいずれか一方を示す。
【発明の効果】
【０００９】
上記のような構成により、本発明に係るメモリスティックカードは、自カードが装着されたホストコントローラとの間でデータのやり取りを従来の方法と差動信号方式の２通りのデータ通信方式でデータのやり取りを行うことができ、差動信号方式でデータのやり取りを行った場合には、従来のデータ通信方式よりも速くなる。
【００１０】
従来のメモリスティックカードにおけるデータ転送方式（以下、従来の転送方式を通常方式という）では１本の信号線で１ビットのデータを転送する形をとり、計４本の信号線で４ビットのデータ転送を行っている。この方式の場合、高速でデータの転送を行うと高周波を発生するために周囲の機器に悪影響を与える問題があり、また逆に周囲の機器からの影響も受けやすく、外乱に弱くなり、データの破損率が高くなるという問題がある。
【００１１】
一方、差動信号方式は２本の信号線を使って１ビットのデータ転送を行う方式であり、ノイズに強く高速でデータ転送が行えるという特性がある。また、通常のデータ転送方式とは異なり、２本の信号線でそれぞれ逆位相のデータ転送を行っているので、それぞれの高周波が発生させる影響を打ち消し合う形になるので、周囲の機器に与える影響も少なくなり、且つ外乱にも強くなる。
【００１２】
前記差動信号方式は、電圧差動信号方式と電流差動信号方式の両方式サポート或はどちらかの片方式サポートを特徴とする。以下の差動方式は電圧差動方式と電流差動方式の両方を指す。
【００１３】
また、前記メモリスティックカードにおいて、前記通常入出力制御手段がデータの入出力に用いる前記１つの端子は、前記差動信号式入出力制御手段が用いる前記２つの端子のうちの片方の端子であることとしてもよい。
【００１４】
これにより、メモリスティックカードは、通常方式によるデータ転送と差動信号方式によるデータ転送とでデータの転送に用いられる端子を共有することができ、従来のメモリスティックカードに新たに端子を設置する必要がないのでメモリスティックカードの製作上新たに端子の設置スペースを設ける必要もなく、またその分の製作コストも発生しない。
【００１５】
また、前記メモリスティックカードにおいて、前記２つの端子は、長尺状の金属片であり、長尺方向がほぼ平行になるように設けられることとしてもよい。
【００１６】
これにより、メモリスティックカードにおいて、端子がおよそ平行に設けられることで差動信号方式によるデータの入出力を行う場合に発生する高周波の影響が正しく打ち消し合うようになる。
【００１７】
また、前記メモリスティックカードにおいて、前記複数の端子には、自カードを装着した外部の機器からの前記要求を受ける端子を含むこととしてもよい。
【００１８】
これにより、メモリスティックカードは自カードを装着した外部の機器からの要求を受け付けてデータを転送したり、外部の機器からのデータを受け付けることができる。
【００１９】
また、前記メモリスティックカードは、更にデータを記憶する手段と、更に１つの通常入出力制御手段を備え、両通常入出力制御手段は、前記差動信号式入出力制御手段がデータの入出力に用いる２つの端子それぞれを用いて１ビットずつデータの入出力を行い、前記切り替え手段は、前記記憶手段と自カードを装着している外部の機器との間で、両通常入出力制御手段にデータの入出力を行わせる場合の総データ量を、前記差動信号式入出力制御手段でデータの入出力を行わせる場合は２回に分けて時分割で入出力させることとしてもよい。
【００２０】
これにより、メモリスティックカードは、通常方式の場合と差動信号方式の場合とで同量のデータを入出力できる。なお、差動信号方式の方はデータ転送レートが高いので、通常方式の場合よりもデータの入出力にかかる時間が遅くなることはない。
【００２１】
また、メモリスティックカードが接続されて当該メモリスティックカードとのデータの通信を、自機が備える複数の端子を介して行うホストコントローラであって、１つの端子を介して１ビットずつデータの入出力を行う通常入出力制御手段と、２つの端子を介して差動信号方式で１ビットずつデータの入出力を行う差動信号方式でデータの入出力を行う差動信号式入出力制御手段と、自機に接続されたメモリスティックカードが差動信号方式でのデータの入出力に対応しているか否かを読み取る読取手段と、自機が装着したメモリスティックカードが差動信号方式でのデータの入出力に対応しているか否かに基づいて、前記通常入出力制御手段と前記差動信号式入出力制御手段とを切り替えていずれかの入出力制御手段にデータの入出力を行わせる切り替え手段とを備えることとしてもよい。
【００２２】
これにより、ホストコントローラは自機が装着したメモリスティックカードが差動信号方式でのデータの入出力に対応しているか否かを判断して装着したメモリスティックカードに応じてデータの入出力方法を変えてデータの入出力を行うことができるようになる。
【００２３】
また、前記ホストコントローラにおいて、前記通常入出力制御手段がデータの入出力に用いる前記１つの端子は、前記差動信号式入出力制御手段が用いる前記２つの端子のうちの片方の端子であることとしてもよい。
【００２４】
これにより、ホストコントローラにおいて、通常方式によるデータ転送と差動信号方式によるデータ転送とでデータの転送に用いられる端子を共有することができ、従来のホストコントローラに新たに端子を設置する必要がないのでホストコントローラの製作上新たに端子の設置スペースを設ける必要もなく、また製作コストも発生しない。
【００２５】
また、前記ホストコントローラにおいて、前記２つの端子は、長尺状の金属片であり、長尺方向がほぼ平行に設けられることとしてもよい。
【００２６】
これにより、ホストコントローラにおいて、端子がおよそ平行に設けられることで差動信号方式によるデータの入出力を行う場合に発生する高周波の影響が正しく打ち消し合うようになる。
【００２７】
また、前記ホストコントローラにおいて、前記複数の端子には、装着したメモリスティックカードへの要求を伝達する端子を含むこととしてもよい。
【００２８】
これにより、ホストコントローラは自カードが装着したメモリスティックカードに対して通常方式でのデータ入出力なのか、あるいは、差動信号方式でのデータ入出力なのかといった要求を伝えることができる。
【００２９】
また、前記ホストコントローラは、更にデータを記憶する記憶手段と、更に１つの通常入出力制御手段を備え、両通常入出力制御手段は、前記差動信号式入出力制御手段がデータの入出力に用いる２つの端子それぞれを用いて１ビットずつデータの入出力を行い、前記切り替え手段は、前記記憶手段と自機に装着しているメモリスティックカードとの間で、両通常入出力制御手段にデータの入出力を行わせる場合の総データ量を、前記差動信号式入出力制御手段でデータの入出力を行わせる場合は２回に分けて時分割で入出力させることとしてもよい。
【００３０】
これにより、ホストコントローラは、通常方式の場合と差動信号方式の場合とで同量のデータを入出力できる。なお、差動信号方式の方はデータ転送レートが高いので、通常方式の場合よりもデータの入出力にかかる時間が遅くなることはない。
【００３１】
また、前記ホストコントローラは更に、メモリスティックカードが動作するための供給電圧を供給する電圧供給手段を備え、前記切り替え手段は更に、前記通常入出力制御手段でデータの入出力を行う場合と、前記差動信号式入出力制御手段でデータの入出力を行う場合とでメモリスティックカードに対する前記供給電圧を変えることとしてもよい。
【００３２】
これにより、ホストコントローラは従来の方式と差動信号方式でメモリスティックカードが動作するための供給電圧を変えることができる。差動信号方式は、従来のものよりも少ない供給電圧でデータの入出力を行うことができ、これにより供給電圧を軽減し、省電力の効果が見込める。
【００３３】
また、前記ホストコントローラは更に、差動信号を生成あるいは複合する差動信号変換部を備え、前記差動信号式入出力制御手段がデータの入出力に用いる２つの端子と前記差動信号変換部とをつなぐ信号線は略平行に設けられることとしてもよい。
【００３４】
これにより、ホストコントローラにおいて、接続端子と差動信号変換器とをつなぐ２本の信号線は平行に設けられるので、差動信号方式でデータ入出力を行う場合に、発生する高周波が効率よく打ち消し合うことができる。
【００３５】
また、前記ホストコントローラにおいて、前記読取手段は、前記差動信号式入出力制御手段がデータ転送に用いる電圧より高い電圧を生成する電圧生成部と、前記電圧生成部によって生成される電圧を自機が装着したメモリスティックカードに出力する出力部と、前記出力部によって出力された電圧に対する一定時間内におけるメモリスティックカードの応答波形を読み取る応答読取部とを備え、前記切り替え手段は、前記応答読取部がメモリスティックカードからの当該電圧に対する当該メモリスティックカードが差動信号方式に対応していることを示した応答波形を読み取った場合に、前記差動信号式入出力制御手段にデータの入出力を行わせることとしてもよい。
【００３６】
これにより、ホストコントローラは、自機が装着したメモリスティックカードに対して差動信号方式で動作する前に、当該メモリスティックカードが差動信号方式でのデータ入出力に対応しているかどうかを識別するために、一定の電圧を一定時間ホストコントローラにより与えられ、これに対し、メモリスティックカードは一定時間の間、メモリスティックカードが差動信号方式でのデータ入出力に対応しているかを示す応答波形を返すことでホストコントローラはメモリスティックカードが差動信号方式でのデータ入出力に対応しているかどうかを認識できる。
【００３７】
また、前記ホストコントローラにおいて、前記読取手段は、前記差動信号式入出力制御手段がデータ転送に用いる電流より高い電流を生成する電流生成部と、前記電流生成部によって生成される電流を自機が装着したメモリスティックカードに出力する出力部と、前記出力部によって出力された電流に対する一定時間内におけるメモリスティックカードの応答波形を読み取る応答読取部とを備え、前記切り替え手段は、前記応答読取部がメモリスティックカードからの当該電流に対する当該メモリスティックカードが差動信号方式に対応していることを示した応答波形を読み取った場合に、前記差動信号式入出力制御手段にデータの入出力を行わせることとしてもよい。
【００３８】
これにより、ホストコントローラは、自機が装着したメモリスティックカードに対して差動信号方式で動作する前に、当該メモリスティックカードが差動信号方式でのデータ入出力に対応しているかどうかを識別するために、一定の電流を一定時間ホストコントローラにより与えられ、これに対し、メモリスティックカードは一定時間の間、メモリスティックカードが差動信号方式でのデータ入出力に対応しているかを示す応答波形を返すことでホストコントローラはメモリスティックカードが差動信号方式でのデータ入出力に対応しているかどうかを認識できる。
【００３９】
また、メモリスティックカードにおけるデータの入出力方法であって、１つの端子を介して１ビットずつデータの入出力を行う通常入出力制御ステップと、２つの端子を介して１ビットずつデータの入出力を行う差動信号方式でデータの入出力を行う差動信号式入出力制御ステップと、自カードが装着された外部の機器からの要求に基づいて、前記通常入出力制御ステップと前記差動信号式入出力制御ステップとを切り替えていずれかの入出力制御ステップでデータの入出力を行う切り替えステップとを含むこととしてもよい。
【００４０】
また、メモリスティックカードが接続されて当該メモリスティックカードとのデータの通信を、複数の端子を介して行うホストコントローラにおけるデータ入出力方法であって、１つの端子を介して１ビットずつデータの入出力を行う通常入出力制御ステップと、２つの端子を介して１ビットずつデータの入出力を行う差動信号方式でデータの入出力を行う差動信号式入出力制御ステップと、自機に接続されたメモリスティックカードが差動信号方式でのデータの入出力に対応しているか否かを読み取る読取ステップと、自機が装着したメモリスティックカードが差動信号方式でのデータの入出力に対応しているか否かに基づいて、前記通常入出力制御ステップと前記差動信号式入出力制御ステップとを切り替えていずれかの入出力制御ステップでデータの入出力を行わせる切り替えステップとを備えることとしてもよい。
【００４１】
また、メモリスティックカード搭載のコンピュータにデータの入出力をさせるプログラムであって、１つの端子を介して１ビットずつデータの入出力を行う通常入出力制御ステップと、２つの端子を介して１ビットずつデータの入出力を行う差動信号方式でデータの入出力を行う差動信号式入出力制御ステップと、自カードが装着された外部の機器からの要求に基づいて、前記通常入出力制御ステップと前記差動信号式入出力制御ステップとを切り替えていずれかの入出力制御ステップでデータの入出力を行う切り替えステップとを含むこととしてもよい。
【００４２】
また、メモリスティックカードを装着して当該メモリスティックカードとのデータの通信を、自機が備える複数の端子を介してホストコントローラのコンピュータに行わせるデータ入出力プログラムであって、１つの端子を介して１ビットずつデータの入出力を行う通常入出力制御ステップと、２つの端子を介して１ビットずつデータの入出力を行う差動信号方式でデータの入出力を行う差動信号式入出力制御ステップと、自機が装着したメモリスティックカードが差動信号方式でのデータの入出力に対応しているか否かを読み取る読取ステップと、自機が装着したメモリスティックカードが差動信号方式でのデータの入出力に対応しているか否かに基づいて、前記通常入出力制御ステップと前記差動信号式入出力制御ステップとを切り替えていずれかの入出力制御ステップでデータの入出力を行わせる切り替えステップとを備えることとしてもよい。
【００４３】
この、方法もしくはプログラムにより、メモリスティックカードあるいは当該メモリスティックカードを装着してデータ入出力を行うホストコントローラは、従来の方式と差動信号方式のどちらか一方でのデータ入出力が行え、それらを相手が差動信号方式でのデータ入出力に対応しているか否かによって切り替えることができる。
【発明を実施するための最良の形態】
【００４４】
以下、本発明の一実施形態であるメモリスティックカード及び当該メモリスティックカードが接続されるホストコントローラについて図面を用いて説明する。
【００４５】
＜概要＞
本発明のメモリスティックカードは、従来のメモリスティックカードのデータ入出力方法に加えて差動信号方式によるデータ入出力を行えるようにしたものであり、自カードが接続されたホストコントローラが差動信号方式でのデータ入出力に対応しているか否かによって入出力方法を換えるものである。
【００４６】
また、当該メモリスティックカードに対応するべくポータブルデバイスなどのホスト装置もまたそれに対応する必要があり、メモリスティックカードとほぼ同様の機構を備える。当該ホスト装置もまた本発明の一環である。
【００４７】
ここで差動信号方式によるデータ入出力についてその詳細を説明しておく。
【００４８】
通常方式は、通常１ビットずつデータの入出力を行うのに１本の信号線で電圧の高低（例えば、０Ｖと３Ｖ）で「０」と「１」を表していた。これを高速でデータ転送を行うと先にも記したように高周波が発生し、外乱に弱くなり、また、周囲の機器に与える影響も大きくなるため、その転送速度には限りがある。
【００４９】
一方差動信号方式では２本の信号線を用いて１ビットずつデータの入出力を行う。その方法は、一方の信号線には、図３（ａ）のようなデータを流したとすると、もう一方の信号線には、図３（ｂ）のような、図３（ａ）の全く逆位相のデータを流す。そして片側の方の電位からもう一方の方の電位の差分を取り、その値が一定値以上なら「１」、一定値以下なら「０」を示すというものである。図３では、「Ｄ０＋」＝６００ｍＶ時「Ｄ０−」＝０ｍＶ、差分値は６００ｍＶ−０ｍＶ＝６００ｍＶなら「１」を示す、逆に「Ｄ０＋」＝３００ｍＶ時「Ｄ０−」＝３００ｍＶ、差分値は３００ｍＶ−３００ｍＶ＝０ｍＶなら「０」を示すというものである。この２本の信号線は互いに平行に、且つ隣接するように設けられ、そうすることで電磁ノイズと外乱電磁ノイズとを同時に打ち消し合っている。差動信号の場合、図３に示すように高い方の電位を６００ｍＶ強、低い方の電位を０Ｖとしており、通常方式のように０Ｖと３Ｖで表していた場合よりも、メモリスティックカードが動作するためにホスト装置から供給される電圧も少なくてすむ。
【００５０】
同じく、電流差動方式では一方の信号線には、図１０（ａ）（Ｄ０＋）のようなデータを流したとすると、もう一方の信号線には、図１０（ｂ）（Ｄ０−）のような、図１０（ａ）（Ｄ０＋）の全く逆位相のデータを流す。そして片側の方の電流からもう一方の方の電流の差分を取り、その値が一定値以上なら「１」、一定値以下なら「０」を示すというものである。図１０では「Ｄ０＋」＝０.３ｍＡ時「Ｄ０−」＝−０.３ｍＡ、差分値は０.３ｍＡ−(−０.３ｍＡ)＝０.６ｍＡなら「１」を示す、逆に「Ｄ０＋」＝０ｍＡ時「Ｄ０−」＝０ｍＡ、差分値は０ｍＡ−０ｍＡ＝０ｍＡなら「０」を示すというものである。
【００５１】
＜構成＞
図１は、メモリスティックカードがホストコントローラに接続された本発明の使用形態を示した構成図である。
【００５２】
メモリスティックカード１００はメモリスティックカードスロット１４０に装着されてホスト装置１３０内部のホストコントローラ１２０と接続される。ホスト装置１３０としては具体的にはメモリスティックカード１００とデータの入出力を行えるパソコン、あるいはプリンタなどが挙げられる。基本的にはメモリスティックカード１００の構成は従来のメモリスティックカードと変わらない。
【００５３】
メモリスティックカード１００は、接続端子１〜１０と、Ｉ／Ｆドライバ１０１と、メモリ１０２とを含んで構成される。
【００５４】
接続端子１〜１０は、ホスト装置１３０との間でデータの入出力や電源供給やコマンドなどを受諾する。具体的には図２を用いて説明する。図２（ａ）はメモリスティックカード１００の構成図であり、同図の接続端子１〜１０で用いられるデータ伝送の通常方式の場合を図２（ｂ）に、差動信号方式の場合を図２（ｃ）に示した。本発明に係るメモリスティックカード１００は双方のデータ入出力を可能としている。
【００５５】
図２（ｂ）は、従来の場合のデータ入出力方式におけるピン配置を示した従来ピン配置表２００である。従来ピン配置表２００には、ピン番号２０１に対応して、それぞれのピンの名前２０２と内容２０３を記してある。接続端子３、４、５、７はそれぞれデータ入出力に用いられる。接続端子２は、ホストコントローラからのバス状態を受諾するために用いられる。また、接続端子１及び１０は、グラウンドとして接地されており、接続端子９は、メモリスティックカード１００が動作するための電源供給のために用いられる。接続端子６はＭＳカード挿抜検出に用いられる。そして接続端子８は、クロック入力供給のために用いられる。
【００５６】
一方、差動信号方式の場合は、図２（ｃ）の差動信号ピン配置表２１０に示している。差動信号ピン配置表２１０には、ピン番号２１１に対応して、それぞれのピンの名前２１２と内容２１３を記してある。従来の場合と異なる点は、データ入出力用のピンであり、接続端子３と接続端子４、及び、接続端子５と接続端子７をそれぞれ１セットにして、それぞれで二つの端子を用いて１ビットずつ別のデータの入出力を行う。接続端子３と接続端子４は対になっており、接続端子４に流れるデータは、接続端子３に流れるデータの完全に逆位相のものが流れる。接続端子５と接続端子７も対になっており、接続端子５を流れるデータは接続端子７を流れるデータの逆位相のデータが流れる。
【００５７】
Ｉ／Ｆドライバ１０１は、メモリスティックカード１００を制御するものであり、ホスト装置１３０からのコマンドを受けてメモリ１０２に記録されているデータを出力したり、ホスト装置１３０からデータを受け取ってメモリ１０２に書き込む機能を有する。
【００５８】
メモリ１０２は、各種データを記憶する機能を有する。このデータは過去においてユーザによって指定されたデータを記憶しており、ホスト装置１３０はメモリスティックカード規格によって定められているプロトコルに従ってこれらを読み出したり、メモリ１０２に新たに別のデータを書き込んだりすることができる。また、メモリスティックカード１００は、図示していないがレジスタセットを備え、自カードが差動信号方式でのデータ入出力に対応しているという情報を記憶している。メモリスティックカード１００が差動信号方式で対応していない場合には、通常方式でのデータ入出力を行うという情報を保持している。具体的には、データ入出力の方式を示す領域に差動信号方式でのデータ入出力に対応しているならば「１」、していないならば「０」を保持している。これは一例であり、区別できればどのような値でも構わない。なお、ここでは差動信号方式でのデータ入出力に対応している場合は通常方式でのデータ入出力にも対応しているものとする。
【００５９】
一方、ホストコントローラ１２０もメモリスティックカード１００とほぼ同様の機構を備えており、通常のパソコンやプリンタのメモリスティックカードスロットの機構とほぼ同様の構成を備える。ホストコントローラ１２０は、メモリスティックカード１００の接続端子１〜１０と接続するための接続端子１１〜２０を備え、Ｉ／Ｆドライバ１２１を備える。Ｉ／Ｆドライバ１２１は、図示していないがホスト装置１３０内部のＣＰＵやメモリに接続され、ＣＰＵからの命令により、メモリスティックカード１００とのデータの入出力を行う機能を有する。ホストコントローラ１２０のそれぞれの接続端子の用途もまた、図２を用いて説明したメモリスティックカード１００の接続端子のものと同様の内容になる。
【００６０】
なお、図１は模式的に示した構成図であり、実際にはメモリスティックカード１００の接続端子と、ホストコントローラは実際に接触することになる。
【００６１】
次に、通常方式と差動信号方式のデータ入出力の切り替えを行うために、メモリスティックカードのＩ／Ｆドライバ及びホストコントローラのＩ／Ｆドライバが備える切り替え機構について図４を用いて説明する。
【００６２】
図４は、メモリスティックカードもしくはホストコントローラのＩ／Ｆドライバが保持し、データ転送用の接続端子３、４、５、７に接続されている切り替え機構の構成を示した構成図である。切り替え機構は、８ビットバッファ４００、４１０、４２０、４３０、８ビット→４ビットパラレルシリアル変換器４０１、４ビット→８ビットシリアルパラレル変換器４１１、８ビット→２ビットパラレルシリアル変換器４２１、２ビット→８ビットシリアルパラレル変換器４３１、４ビットバッファ４０２、４１２、４２２、４３２、差動信号生成器４２７、４２８、差動信号復元器４３７、４３８を含んで構成される。
【００６３】
バッファ４００、４１０、４２０、４３０はそれぞれデータバス４５０を介してメモリから受け取ったデータを一時的に保存する機能を有する。
【００６４】
８ビット→４ビットパラレルシリアル変換器４０１は、データバス４５０を介して８ビットのパラレルデータで送られてくるデータを４ビットのシリアルデータにシリアル変換する機能を有する。４ビット→８ビットシリアルパラレル変換器４１１は、４ビットのシリアルデータで送られてくるデータを８ビットのパラレルデータにパラレル変換する機能を有する。８ビット→２ビットパラレルシリアル変換器４２１は、データバス４５０を介して８ビットのパラレルデータで送られてくるデータを２ビットのシリアルデータにシリアル変換する機能を有する。２ビット→８ビットシリアルパラレル変換器４３１は、２ビットのシリアルデータで送られてくるデータを８ビットのパラレルデータにパラレル変換する機能を有する。
【００６５】
シリアルパラレル変換器、及びパラレルシリアル変換器は、メモリスティックカード内部、及びホストコントローラ内部ではパラレル転送でデータ転送が行われているが、メモリスティックカードホストコントローラ間ではシリアル転送でデータ転送が行われるので設置されている。また、それぞれの機器内部では８ビットのパラレルデータがやり取りされているが、メモリスティックカードホストコントローラ間では通常方式では４ビット、差動信号方式では２ビットずつデータの入出力を行うのでその、変換のためにも設置されている。
【００６６】
差動信号生成器４２７、４２８はそれぞれ入力されたデータを差動信号で送れる状態に変換する機能を有する。具体的には「０」と「１」で表されていたデータを３００ｍＶと６００ｍＶで表されるデータと、そのデータが反転して逆位相になった３００ｍＶと０ｍＶで表されるデータ２つのデータに分けられる。
【００６７】
差動信号復元器４３７、４３８は、それぞれ入力される二つの差動信号で表されるデータをもとの通常方式で扱えるデータに変換する機能を有する。差動信号生成器から相手機器の差動信号復元器までのデータを送信するための２本の信号線は、高速転送した場合に発生する高周波の影響を打ち消し合わせるために、ほぼ平行に隣接して設けられる。
【００６８】
４ビットバッファ４０２、４１２、４２２、４３２はそれぞれ４ビットのデータを一時的に記憶する機能を有し信号線４４３、４４４、４４５、４４７とのデータ入出力、及び、パラレルシリアル変換器とのデータ入出力を行う。
【００６９】
ＮＡＮＤ回路４０３、４１３、４２３、４３３はそれぞれ順に通常方式でのデータ読み出し、通常方式でのデータ書き込み、差動信号方式でのデータ読み出し、差動信号方式でのデータ書き込みの場合に動作し、それぞれ入力される信号が共に真のときに、接続先のバッファやパラレルシリアル変換器に動作することを伝える機能を有する。また、信号線４０６、４１６は通常のクロック入力を行うための信号線で、信号線４２６、４３６は差動信号方式用の高速クロック入力を行うための信号線である。
【００７０】
４ビットバッファ４０２、４１２、４２２、４３２はそれぞれ信号線４４３、４４４、４４５、４４７に接続されており、信号線４４３、４４４、４４５、４４７はそれぞれ接続端子３、４、５、７に接続されている。
【００７１】
＜動作＞
１．メモリスティックカードの動作
次に、本実施の形態のメモリスティックカード１００の動作を図６、図７に示すフローチャートを用いて説明する。
【００７２】
まず、メモリスティックカードがホストコントローラに接続された場合に行う初期化について、図６のフローチャートを用いて説明する。
【００７３】
まず、メモリスティックカード１００は、ユーザの手によりホスト装置１３０に装着される（ステップＳ６０１）。メモリスティックカードが接続されることでメモリスティックカードの初期化処理が開始される（ステップＳ６０３）。そしてＩ／Ｆドライバ１０１は、メモリ１０２内のレジスタに記憶してある自カードが差動信号方式によるデータ転送が可能なメモリスティックカードであるという情報を読み出し、その情報を端子３、４、５、７からホストコントローラ１２０に先ず通常伝送方式で出力する（ステップＳ６０５）。次にホストコントローラ１２０からのメモリスティックカードのデータ入出力方式の設定要求を受け付ける（ステップＳ６０７）。データ入出力方式の設定が差動信号方式での要求の場合は（ステップＳ６０７のＹＥＳ）、自カード内の設定レジスタに差動信号方式でのデータ入出力であることを記憶し、以降のデータ入出力は差動信号方式で行われることになる（ステップＳ６０９）。そしてその後、その他の初期化処理、例えばメモリスティックカードの残り容量の設定、あるいはメモリスティックカードのフォーマットなどが行われ（ステップＳ６１３）、初期化工程を終了する。データ入出力方式の設定が通常方式での要求の場合には（ステップＳ６０７のＮＯ）、設定レジスタに通常方式でのデータ入出力であることを記憶し、以降のデータ入出力は通常方式で行われることになる（ステップＳ６１１）。なお、この初期化処理はメモリスティックカードがホストコントローラに接続されたときの１回のみでよく、データ入出力を行うたびに行う必要はない。但し、メモリスティックカードが一旦ホストコントローラからはずされ、再度装着された場合には、初期化する必要がある。
【００７４】
次にメモリスティックカードのデータ入出力の動作について図７を用いて説明する。メモリスティックカードは初期化後設定されたデータ伝送方式でホストコントローラからのデータ伝送要求命令を待機する（ステップＳ７０１）。データ伝送要求があった場合、ホストコントローラ１２０から、データ読み出し、もしくはデータ書き込みの要求を、初期化時設定されているデータ伝送方式で接続端子３、４、５、７を介して受け付ける（ステップＳ７０３のＹＥＳ）。要求を受け付けていない場合（ステップＳ７０３のＮＯ）は、メモリスティックカード１００は、待機状態になっている。
【００７５】
データ読み出し、もしくはデータ書き込み要求を受け付けたメモリスティックカード１００は、自カードのデータ入出力の方式が差動信号方式に設定されているかどうかを見る（ステップＳ７０５）。差動信号方式で設定されている場合（ステップＳ７０５のＹＥＳ）は、差動信号方式でデータの入出力を行う（ステップＳ７０７）。通常方式で設定されている場合（ステップＳ７０５のＮＯ）は、通常方式でデータの入出力を行う（ステップＳ７０９）。
【００７６】
そして、ホストコントローラ１２０からの指示による全データを入出力し終えて終了する（ステップＳ７１１）。
【００７７】
２．ホストコントローラの動作
続いて、ホストコントローラ１２０側の動作を図８及び図９に示すフローチャートを用いて説明する。
【００７８】
まずホストコントローラ１２０からメモリスティックカードの初期化について説明する。
【００７９】
まず、ホストコントローラ１２０にユーザによりメモリスティックカードが装着され、ホストコントローラ１２０はメモリスティックカードの装着を検知する（ステップＳ８０１）。メモリスティックカード１００の接続を検知したホストコントローラ１２０はメモリスティックカード１００の初期化を開始する（ステップＳ８０３）。まずメモリスティックカードのレジスタにあるメモリスティックカードのデータを読み出し（ステップＳ８０５）、メモリスティックカードが差動信号方式によるデータ入出力に対応しているか否かを読み出す（ステップＳ８０７）。
【００８０】
メモリスティックカードが差動信号方式に対応している場合には（ステップＳ８０７のＹＥＳ）、メモリスティックカードのデータ入出力方法を設定レジスタに差動信号方式で設定する（ステップＳ８０９）。一方メモリスティックカードが差動信号方式でのデータ入出力に対応していなかった場合には（ステップＳ８０７のＮＯ）、メモリスティックカードのデータ入出力方法を設定レジスタに通常方式で設定する（ステップＳ８１１）。そしてその他の初期化処理を行い（ステップＳ８１３）、終了する。なお、この初期化処理はメモリスティックカードがホストコントローラに接続されたときの１回のみでよく、データ入出力を行うたびに行う必要はない。但し、メモリスティックカードが一旦ホストコントローラからはずされ、再度装着された場合には、初期化する必要がある。
【００８１】
次にホストコントローラ１２０側から見たデータ入出力の動作を図９のフローチャートを用いて説明する。
【００８２】
ホストコントローラ１２０は、ユーザからのデータ読み出し、もしくはデータ書き込み要求があるかどうかを見る（ステップＳ９０１）。あった場合は（ステップＳ９０１のＹＥＳ）、まずメモリスティックカードのデータ入出力方式が差動信号方式で設定されているかどうかを見て（ステップＳ９０３）、差動信号方式で設定されている場合は（ステップＳ９０３のＹＥＳ）、差動信号方式でデータの入出力を設定する（ステップＳ９０５）。通常方式で設定されていた場合は（ステップＳ９０３のＮＯ）、通常方式でデータの入出力を設定する（ステップＳ９０７）。そして接続端子３、４、５、７を介してデータ読み出し、あるいはデータ書き込み要求を送る（ステップＳ９０９）。その後指定されたサイズ分データの入出力を行う（ステップＳ９１１）。指定されたデータの入出力を全て終えて終了する（ステップＳ９１３）。
【００８３】
３．切り替え機構の動作
次に、切り替えの動作について、図４の切り替え機能の構成図を用いて説明する。ここではメモリスティックカード１００の場合を説明するが、ホストコントローラ１２０も同様の機構を持つ。その違いはメモリスティックカードは接続端子２と接続端子３、４、５、７が表す制御コマンドを使用してホスト装置１３０から受け取ったコマンドの内容で切り替えを行うのに対し、ホストコントローラ１２０はホスト装置１３０から直接コマンドを受け取って動作することぐらいであるのでホストコントローラ１２０の場合については説明を省略する。
【００８４】
まず、通常方式でのホスト装置へのデータリード、つまりメモリスティックカードからホストコントローラにデータを出力する場合には、メモリスティックカードは接続端子２と接続端子３、４、５、７が表す制御コマンドを使用して、ホストコントローラはホスト装置のＣＰＵからの命令により、信号線４０４に通常方式でのデータ出力であることを示し、信号線４０５を介してリード要求であることを示したデータが流れる。ＮＡＮＤ回路４０３を介して二つのデータは合成され、８ビットバッファ４００と、８ビット→４ビットパラレルシリアル変換器４０１と、４ビットバッファ４０２に伝えられ、動作することが決定する。なお、このとき各回路はクロック入力線４０６を介して入力される通常クロックの動作タイミングで動作する。この通常クロックは、メモリスティックカードの場合には接続端子８を介してホストコントローラ１２０からベースとして供給され、ホストコントローラ１２０の場合はホスト装置１３０内部のクロック発生装置からベースとして供給される。ＮＡＮＤ回路を用いているのは実機を作成する上でＡＮＤ回路よりも容易であるためである。
【００８５】
８ビットバッファ４００は、データバス４５０を介して取得したデータを一時的に記憶し、パラレルシリアル変換器４０１に出力する。パラレルシリアル変換器４０１は、８ビットバッファ４００から出力されてくる８ビットのパラレルデータを４ビットのシリアルデータに変換し、４ビットバッファ４０２に出力する。４ビットバッファ４０２は、信号線４４３、４４４、４４５、４４７を介してデータを出力する。信号線４４３、４４４、４４５、４４７はそれぞれ１ビットずつ電位の高低をもってデータの出力を行う。
【００８６】
次に、通常方式でのデータライト、つまりメモリスティックカードがホストコントローラからデータを受け取る場合には、信号線４１４を介して通常方式でのデータ入出力であること、信号線４１５を介してデータライトであることを示したデータが流れ、８ビットバッファ４１０、シリアルパラレル変換器４１１、４ビットバッファ４１２を動作させる信号が流れ、通常方式でのデータライトを行うことが決定する。
【００８７】
信号線４４３、４４４、４４５、４４７を介してデータを４ビットバッファ４１２に一時的に記憶し、バッファ４１２はホストコントローラから受け取ったデータを４ビット→８ビットシリアルパラレル変換器４１１に出力する。４ビット→８ビットシリアルパラレル変換器４１１は受け取った４ビットのシリアルデータを８ビットのパラレルデータにパラレル変換し、８ビットバッファ４１０に出力する。８ビットバッファ４１０は、受け取ったデータをデータバス４５０を介してメモリに送信し、受け取った全てのデータがメモリに記憶されたら終了する。なお、このとき各回路はクロック入力線４１６を介して入力される通常クロックの動作タイミングで動作する。この通常クロックは、メモリスティックカードの場合には接続端子８を介してホストコントローラ１２０からベースとして供給され、ホストコントローラ１２０の場合はホスト装置１３０内部のクロック発生装置（図示せず）からベースとして供給される。
【００８８】
次に差動信号方式のデータリードの場合について説明する。
【００８９】
メモリスティックカードは接続端子２と接続端子３、４、５、７が表す制御コマンドを使用して、ホスト装置のＣＰＵからの命令により、信号線４２４に差動信号方式でのデータ出力であることを示し、信号線４２５を介してリード要求であることを示したデータが流れる。ＮＡＮＤ回路４２３を介して二つのデータは合成され、８ビットバッファ４２０と、８ビット→２ビットパラレルシリアル変換器４２１と、４ビットバッファ４２２に伝えられ、動作することが決定する。
【００９０】
８ビットバッファ４２０は、データバス４５０を介して取得したデータを一時的に記憶し、８ビット→２ビットパラレルシリアル変換器４２１に出力する。８ビット→２ビットパラレルシリアル変換器４２１は、８ビットバッファ４２０から出力されてくる８ビットのパラレルデータを２ビットのシリアルデータに変換して出力する。出力されたデータは差動信号生成器４２７、４２８で差動信号に変換され、変換して生成された差動信号は４ビットバッファ４２２に一時的に記憶される。４ビットバッファ４２２は、信号線４４３、４４４、４４５、４４７を介してデータを出力する。信号線４４３、４４４、４４５、４４７はそれぞれ１ビットずつ電位の高低をもってデータの出力を行う。なお、このとき各回路はクロック入力線４２６を介して入力される高速クロックの動作タイミングで動作する。この高速クロックは、メモリスティックカードの場合には接続端子８を介してホストコントローラ１２０からベースとして供給され、ホストコントローラ１２０の場合はホスト装置１３０内部の通常よりも速い高速クロックを発生する高速クロック発生装置からベースとして供給される。
【００９１】
最後に差動信号方式のデータライトの場合について説明する。
【００９２】
信号線４３４を介して差動信号方式でのデータ入出力であること、信号線４３５を介してデータライトであることを示したデータが流れ、８ビットバッファ４３０、２ビット→８ビットシリアルパラレル変換器４３１、４ビットバッファ４３２を動作させる信号が流れ、通常方式でのデータライトを行うことが決定する。
【００９３】
信号線４４３、４４４、４４５、４４７を介してデータを４ビットバッファ４３２は一時的に記憶する。４ビットバッファ４３２から出力されたデータは差動信号復元器４３７、４３８で４ビット差動信号か２ビット通常信号に復元され、２ビット→８ビットシリアルパラレル変換器４３１に出力する。２ビット→８ビットシリアルパラレル変換器４３１は受け取った２ビットのシリアルデータを８ビットのパラレルデータにパラレル変換し、８ビットバッファ４３０に出力する。８ビットバッファ４３０は、受け取ったデータをデータバス４５０を介してメモリ１０２に送信し、受け取った全てのデータがメモリ１０２に記憶されたら終了する。なお、このとき各回路はクロック入力線４３６を介して入力される高速クロックの動作タイミングで動作する。この高速クロックは、メモリスティックカードの場合には接続端子８を介してホストコントローラ１２０からベースとして供給され、ホストコントローラ１２０の場合はホスト装置１３０内部の、通常よりも速い高速クロックを発生する高速クロック発生装置からベースとして供給される。
【００９４】
＜補足＞
以上、本発明に関するメモリスティックカード、及びホストコントローラについて上記実施の形態に基づいて説明してきたが本発明がこれに限定されるものではないことは言うまでもない。以下、その変形例について説明する。
【００９５】
（１）上記実施の形態においてはメモリスティックカードの現在の規格に従って表記したが、メモリスティックカードの規格が変更、例えば端子の数などの変更、が行われた場合には本発明に係るメモリスティックカードもそれに対応するものとする。
【００９６】
（２）上記実施の形態においてホストコントローラはメモリスティックカードが差動信号方式に対応しているか否かを、その情報を格納しているレジスタから読み出すことで行っているが、これはレジスタに限定されるものではなく、ただ記憶していればよい。レジスタの代替品としては、ホストコントローラ側からの特殊な信号に対して特定の波形の信号を返すことで差動信号方式に対応していることを示すこととしても良い。
【００９７】
例えば図５に示すように、接続端子５、７には鎖線５０１、５０３のようにホストコントローラ側から一定パターンの電圧を所定時間ＴＫだけ送信し、メモリスティックカードは自カードが差動信号方式でのデータ入出力に対応していた場合、時間ＴＫの間で時間ＴＣだけ定められたパターンの信号５０２、５０４を返すことでメモリスティックカードが差動信号方式に対応していることを認識することとしてもよい。信号５０２、５０４の波形は事前に定められている。
【００９８】
（３）上記実施の形態においては、データの入出力を行う際には３番端子、４番端子、５番端子、７番端子を用いていたがこれはピン配置の一例にしかすぎず、この端子配置に限るものではなく、データの入出力に用いる端子を増やしたりしてもよい。ただし、差動信号で転送する二つの端子は隣接することが望ましい。
【００９９】
（４）上記実施の形態においては、メモリスティックカード１００、並びにホストコントローラ１２０は、通常方式と差動信号方式の両方に対応しているとして説明してきたが、メモリスティックカードが差動信号方式でのデータ入出力のみ行うようになれば、ホストコントローラもまた差動信号方式でのデータ入出力のみ行うようにして切り替え機構を備えないようにしてもよい。本発明は、メモリスティックカードが通常方式から差動信号方式でのデータ入出力へと移行する場合の過渡期を想定してなされた発明であり、差動信号方式に完全に移行してしまえば切り替え機構は必要なくなる。
【０１００】
（５）上記実施の形態においては、高速クロック発生装置はもとから高速クロックを発生させることとしたが、ただ単に通常クロックを逓倍したものを信号線４２６、４３６を介して回路に入力することとしても良い。
【０１０１】
（６）上記実施の形態においては、メモリスティックカード１００は接続端子２の状態と接続端子３、４、５、７とでコマンド／データが表されている中で、差動信号方式と通常方式の切り替えを行っているが、コマンドの時は通常方式、データの時は差動信号方式と動的に切り替えてもよい。
【産業上の利用可能性】
【０１０２】
本発明は、メモリスティックカード、及びそのメモリスティックカードが接続されるホストコントローラとして活用することができる。
【図面の簡単な説明】
【０１０３】
【図１】メモリスティックカードがホストコントローラに接続された状態の構成図
【図２】メモリスティックカードのピン配置を示したピン配置表を示す図
【図３】電圧差動信号に用いられる波形を示すための説明図
【図４】切り替え装置の構成を示した構成図
【図５】メモリスティックカードが差動信号方式に対応しているか否かを判別する際の波形図
【図６】メモリスティックカードの初期化時データ伝送方式識別動作を示したフローチャート
【図７】メモリスティックカードのデータ伝送時データ伝送方式での動作を示したフローチャート
【図８】ホストコントローラのメモリスティックカード初期化時データ伝送方式識別動作を示したフローチャート
【図９】ホストコントローラのメモリスティックカードデータ伝送時データ伝送方式での動作を示したフローチャート
【図１０】電流差動信号に用いられる波形を示すための説明図
【符号の説明】
【０１０４】
１〜１０、１１〜２０  接続端子
１００  メモリスティックカード
１０１  Ｉ／Ｆドライバ
１０２  メモリ
１２０  ホストコントローラ
１３０  ホスト装置
１４０  メモリスティックカードスロット
４００、４１０、４２０、４３０  ８ビットバッファ
４０１  ８ビット→４ビットパラレルシリアル変換器
４０２、４１２、４２２、４３２  ４ビットバッファ
４０３、４１３、４２３、４３３  ＮＡＮＤ回路
４０４、４１４、４２４、４３４  通信方式入力線
４０５、４１５、４２５、４３５  コマンド内容入力線
４０６、４１６  通常クロック入力線
４１１  ４ビット→８ビットシリアルパラレル変換器
４２１  ８ビット→２ビットパラレルシリアル変換器
４２６、４３６  高速クロック入力線
４２７、４２８  差動信号生成器
４３１  ２ビット→８ビットシリアルパラレル変換器
４３７、４３８  差動信号復元器
【図１】
2008027112.tif 000003
【図２】
2008027112.tif 000004
【図３】
2008027112.tif 000005
【図４】
2008027112.tif 000006
【図５】
2008027112.tif 000007
【図６】
2008027112.tif 000008
【図７】
2008027112.tif 000009
【図８】
2008027112.tif 000010
【図９】
2008027112.tif 000011
【図１０】
2008027112.tif 000012