(57)【要約】【課題】  列毎にＡＤ変換回路を有し、デジタル化した信号を演算処理する固体撮像装置において、水平間引き動作を行い、複数のレジスタ回路にそれぞれ保持される信号で演算を行うと、間引かれる、すなわち読み出されない列のＡＤ変換器及びレジスタ回路は動作に関与しない状態になり、回路の利用効率の面で検討の余地があった。【解決手段】  ある列のレジスタ回路と、異なる列のレジスタ回路とを接続する手段を設ける。【選択図】  図１
2008259179.tif 000002
【特許請求の範囲】
【請求項１】
各々が入射光をアナログ電気信号に変換して出力する、行列状に配列された複数の画素と、
前記複数の画素の各列に設けられ、前記画素からのアナログ電気信号をデジタル信号に変換し、該デジタル信号を出力端子から出力するＡＤ変換器と、
前記複数の画素の各列に設けられ、前記ＡＤ変換器の前記出力端子から出力された前記デジタル信号を入力端子に受けて、該デジタル信号を保持するレジスタ回路と、
前記ＡＤ変換器の出力端子と、該ＡＤ変換器とは異なる前記複数の画素の列に設けられた前記レジスタ回路の入力端子とを接続する、または、前記レジスタ回路の出力端子と、該レジスタ回路とは異なる前記複数の画素の列に設けられた前記レジスタ回路の入力端子とを接続する接続手段と、
を有し、
前記レジスタ回路の各々は、
同一の前記画素を選択している同一期間において取得した、
前記同一の前記画素の前記光電変換素子から溢れた電荷に基づくデジタル信号と、前記光電変換素子から溢れなかった電荷に基づくデジタル信号と、を保持することを特徴とする固体撮像装置。
【請求項２】
複数の前記レジスタ回路の出力端子の各々から並列に出力された前記デジタル信号に演算処理を施して出力しうる演算処理装置をさらに有することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記演算処理は、加算、減算、及び平均化の少なくとも一つを含むことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の固体撮像装置の駆動方法であって、
水平間引き読み出しを行う場合には、
読み出す列の前記画素に基づく前記デジタル信号を、読み出さない列の前記レジスタ回路に転送することを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に、列毎にＡＤ変換回路を有し、得られた複数のデジタル信号に演算処理を施すことを特徴とした固体撮像装置及び固体撮像装置の駆動方法に関する。
【背景技術】
【０００２】
従来の固体撮像装置においては、動画などの高速動作を必要とする用途では、行列状に配列された画素のうち、例えば各画素で入射光を変換したアナログ電気信号を１列おきに読み出す、いわゆる水平間引き読み出し（以下、水平間引き動作と同義）が知られている。
【０００３】
また、ＡＤ変換回路を画素の列毎に設け、デジタル化した信号を演算処理することが特許文献１に開示されている。具体的には、１画素列あたり２つのレジスタ回路を設け、同一画素の２つの異なる信号レベルを記憶した後、デジタル領域で両者の差分を演算するイメージセンサについての記載がある。
【特許文献１】特開２００６−０２５１８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述の特許文献１に開示されるような回路構成で水平間引き動作を行い、複数のレジスタ回路にそれぞれ保持される信号で演算を行うと、間引かれる、すなわち読み出されない列のＡＤ変換器及びレジスタ回路は動作に関与しない状態になる。これは、回路の利用効率の面で検討の余地がある。
【課題を解決するための手段】
【０００５】
上記課題を解決するための本発明は、各々が入射光をアナログ電気信号に変換して出力する、行列状に配列された複数の画素と、前記複数の画素の各列に設けられ、前記画素からのアナログ電気信号をデジタル信号に変換し、該デジタル信号を出力端子から出力するＡＤ変換器と、前記複数の画素の各列に設けられ、前記ＡＤ変換器の前記出力端子から出力された前記デジタル信号を入力端子に受けて、該デジタル信号を保持するレジスタ回路と、前記ＡＤ変換器の出力端子と、該ＡＤ変換器とは異なる前記複数の画素の列に設けられた前記レジスタ回路の入力端子とを接続する、または、前記レジスタ回路の出力端子と、該レジスタ回路とは異なる前記複数の画素の列に設けられた前記レジスタ回路の入力端子とを接続する接続手段と、を有し、前記レジスタ回路の各々は、同一の前記画素を選択している同一期間において取得した、前記同一の前記画素の前記光電変換素子から溢れた電荷に基づくデジタル信号と、前記光電変換素子から溢れなかった電荷に基づくデジタル信号と、を保持することを特徴とする固体撮像装置である。
【発明の効果】
【０００６】
本発明によれば、水平間引き動作を行い、複数のレジスタ回路に保持されるデジタル信号を用いて演算を行う場合でも、動作に関与しないレジスタ回路の数を低減でき、回路の利用効率を向上させることができる。
【発明を実施するための最良の形態】
【０００７】
以下では、本発明に係る実施の形態を説明する。
【実施例１】
【０００８】
最初に本発明の一実施形態に係る固体撮像装置の回路構成を説明する。次に、水平間引き動作において、読み出す列のレジスタ回路に保持されたデジタル信号を、読み出さない列のレジスタ回路に転送して、同列の異なる行の画素に基づく複数のデジタル信号に演算処理を施す動作を説明する。
【０００９】
図１は、本発明の一実施形態に係る固体撮像装置を表すブロック図である。画素部１００には、その各々が入射光を電荷に変換する光電変換素子を含み、アナログ電気信号として出力する画素１０３が行列状に水平６画素、垂直４画素で配列されている。一行を構成する画素１０３は行選択線１０４で共通に垂直走査回路１０１と接続されており、選択された行選択線１０４に接続された６画素が同時に選択される。行選択信号をＰｖ１からＰｖ４まで順次ハイにすることで１行目から４行目までの画素を順次選択する。
【００１０】
行選択線１０４によって選択された行の画素から出力されるアナログ電気信号は、一列の画素が共通に接続される垂直出力線１０５を介して、１列ごとに設けられたＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）回路１１４に入力される。ＣＤＳ回路１１４は、アナログ電気信号に含まれるノイズレベルと、信号レベルとの差分処理を行うことでノイズキャンセルを行う。図１では垂直出力線１０５が直接ＣＤＳ回路に接続されているが、画素部１００と、ＣＤＳ１１４との間に、画素からのアナログ電気信号を増幅するための増幅器を接続し、アナログ電気信号に重畳されるノイズ成分の影響を低減してもよい。ノイズキャンセルされた各列のアナログ電気信号は、１列毎に設けられているＡＤ変換器（ＡＤＣ）１０６に入力される。ＡＤＣ１０６に入力されたアナログ電気信号は、デジタル信号へと変換される。デジタル信号は、ＡＤ変換器の出力端子から出力され、画素の１列毎に設けられたレジスタ回路１０７はこれを入力端子に受けて保持する。
【００１１】
レジスタ回路１０７に保持されたデジタル信号は、水平走査回路１０２でレジスタ回路１０７を適宜選択することでレジスタ回路１０７の出力端子から水平出力線に出力される。例えば、水平走査回路１０２が列選択信号をＰｈ１４、Ｐｈ２４、・・・の順番でハイに遷移させると、各レジスタ回路に保持されているデジタル信号は、レジスタ回路１乃至レジスタ回路６から水平出力線１１２に順次出力される。水平出力線１１２に出力されたデジタル信号は、セレクタ１１０を介して出力される。
【００１２】
また、水平走査回路１０２は、列選択信号Ｐｈ１５、Ｐｈ２５、・・・の順番でハイにすることで、レジスタ回路１乃至６の各々に保持されたデジタル信号を順次水平出力線１１３に出力させる。水平出力線１１２及び１１３にデジタル信号を同時に出力すると、水平出力線１１２及び１１３が並列に接続されている演算回路１０９において、両デジタル信号で加算、減算、平均化などの演算処理を施し、その演算結果を、セレクタ１１０を介して出力する。ここでは２本の水平出力線が演算回路１０９に接続されているが、３本以上の水平出力線を接続する、すなわち３以上のデジタル信号に対して演算を施す構成であっても良い。
【００１３】
本実施形態では、水平出力線１１２と水平出力線１１３とに読み出された２つのデジタル信号に演算処理を施して得られた信号と、水平出力線１１２に読み出された演算処理を施されていないデジタル信号と、をセレクタ１１０によって選択して出力している。
【００１４】
本実施形態では、水平６画素列を、３画素列毎に２つのブロックとしているが、ブロックあたりの画素列を増やしたり、３以上のブロックに分割したりしても、本発明の効果は変わらない。
【００１５】
図２に示すタイミングチャートは、図１に示す固体撮像装置において、水平間引き動作を行いつつ、同一列の２画素の信号を加算する動作を表すものである。以下、図２に則して説明する。初期状態として、レジスタ回路１乃至レジスタ回路６に書き込まれているデータは０とする。
【００１６】
ここでは画素１１から画素４１が含まれる画素列に着目して説明する。まず、行選択信号Ｐｖ１がハイとなり、１行目の読み出し期間の動作が開始する。ステータスの水平ブランキング中には、画素１１からアナログ電気信号が垂直出力線１０５に出力され、ＣＤＳ１にてノイズキャンセルされる。ノイズキャンセルされた信号は、ＡＤ変換ステータスでＡＤＣ１によってＡＤ変換され、デジタル信号として出力される。ライトステータスでは、列選択信号Ｐｈ１１がハイレベルに遷移することでＡＤＣ１がレジスタ回路１と接続され、デジタル信号はレジスタ回路１に書き込まれる。
【００１７】
続いて、行選択信号Ｐｖ１のローレベルへの遷移と入れ替わりに行選択信号Ｐｖ２がハイレベルとなり、２行目の画素の読み出し動作が開始する。２行目の水平ブランキングステータスにおいては、２行目の画素の読み出しと並行して、レジスタ回路１からレジスタ回路２への転送動作が行われる。まず列選択信号Ｐｈ２３がハイになり、レジスタ回路２に保持されているデジタル信号（ここでは０）がレジスタ回路３へ転送される。次に、列選択信号Ｐｈ１３がハイとなり、レジスタ回路１に保持されていた画素１１に基づくデジタル信号がレジスタ回路２へ転送される。
【００１８】
水平ブランキングステータスにおいてＣＤＳ１でノイズキャンセルされた画素２１からのアナログ電気信号は、ＡＤ変換ステータスでデジタル信号に変換されてから、続くライトステータスで列選択信号Ｐｈ１１のハイへの遷移によりレジスタ回路１に書き込まれる。レジスタ１への書き込みが終了し、行選択信号Ｐｖ２がローレベルとなり、２行目の動作が終了する。
【００１９】
３行目の動作は行選択信号Ｐｖ３のハイレベルへの遷移によって開始し、水平ブランキングステータスで、レジスタ回路２に保持されたデジタル信号、すなわち画素１１に基づくデジタル信号がレジスタ３へ転送される。その後、列選択信号Ｐｈ１３のハイレベルへの遷移によりレジスタ回路１に保持されたデジタル信号、すなわち画素２１に基づくデジタル信号がレジスタ２へ転送される。同じく３行目の水平ブランキングステータスでは、画素３１からのアナログ電気信号が垂直出力線１０５に読み出され、ＣＤＳ１でノイズキャンセルされる。ノイズキャンセルされたアナログ電気信号はＡＤ変換ステータスにおいてＡＤＣ１でデジタル信号に変換されて出力され、ライトステータスでレジスタ回路１に書き込まれる。
【００２０】
続く水平転送のステータスでは、列選択信号Ｐｈ１４及びＰｈ３５が同時にハイになり、レジスタ回路１及び３に保持された信号、すなわち画素３１及び１１に基づくデジタル信号がそれぞれ水平出力線１１２及び１１３に出力される。演算回路１０９に並列に入力された２つのデジタル信号は演算回路１０９の内部で加算されて、セレクタ１１０を介して出力される。ここでセレクタ１１０から出力される信号を模式的に表したものが図２の出力信号で、例えば１１＋３１は、画素１１に基づくデジタル信号と画素３１に基づくデジタル信号を加算したものが出力されていることを表している。
【００２１】
４行目以降の動作においても３行目と同様の動作が繰り返され、同じ列の画素に基づくデジタル信号を１行おきに加算して出力する。このような１行おきの加算は、例えばベイヤー配列のように２×２の繰り返し単位を持つカラーフィルタが画素部の上に設けられている場合に、同じ色の画素からの信号同士を加算する場合に用いることができる。
【００２２】
上記では水平６画素のうち左側３列に着目して説明した。水平転送ステータスにおいてレジスタ回路４及び６に保持されたデジタル信号を水平出力線１１２及び１１３に出力させるタイミングが、左側のそれとは異なっている以外は、右側の３列も左側のブロックと同じタイミングで動作を行う。ここでは、加算を例にとって説明したが、演算回路１０９で行われる演算は、平均化処理や差分処理であっても良い。
【００２３】
次に、図１に示す固体撮像装置の駆動方法において、間引きも加算も行わずに出力する場合の動作を、図３を用いて説明する。この駆動方法は、静止画撮影等で、高い解像度が求められる場合に行う駆動方法である。
【００２４】
全ての画素から信号を読み出す本駆動方法においては、各行の読み出し期間中に水平転送動作が行われる。まず、１行目の水平ブランキング及びＡＤ変換ステータスでは、１行目の画素からのアナログ電気信号が、ＣＤＳでノイズキャンセルされ、ＡＤＣからノイズキャンセルされたデジタル信号として出力される。
【００２５】
次のライトステータスでは列選択信号Ｐｈ１１、Ｐｈ２１、・・・が同時にハイになり、各列のＡＤＣから出力されるデジタル信号が各列のレジスタ回路に保持される。
【００２６】
続く水平転送ステータスにおいて、列選択信号Ｐｈ１４、Ｐｈ２４、・・・が順番にハイとなり、各レジスタ回路に保持されたデジタル信号が水平出力線１１２へ順次出力される。水平出力線１１２に出力されたデジタル信号は、セレクタ１１０を介して固体撮像装置の外部へと出力される。
【００２７】
２行目以降についても同様に動作を行うことで、図１に示す固体撮像装置において全画素の信号を順次出力することができる。
【００２８】
以上で説明した本発明の一実施形態によれば、レジスタ回路の出力端子と、このレジスタ回路とは異なる画素の列に設けられたレジスタ回路の入力端子とを接続する接続手段を有するので、水平間引き加算動作を行う場合に、従来と比較して動作に関与しないレジスタ回路の数を低減でき、回路の利用効率を向上させることができる。なお、本実施例において接続手段とは、図１において、ｎ列目の画素について、列選択信号Ｐｈｎ３がハイになった時に導通する経路を指す。また、図３に示した駆動を行うことで、図１に示した固体撮像装置において、全画素の信号を読み出すことが可能となる。
【実施例２】
【００２９】
光電変換素子から溢れた電荷に基づく信号と、光電変換素子から溢れなかった電荷に基づく信号とを異なるタイミングで読み出し、これらの信号に増幅や加算などの演算処理を施すことで、ダイナミックレンジを拡大する固体撮像装置が一般に知られている。ここでは、水平間引き動作において、読み出す画素列のレジスタ回路に保持されたデジタル信号を、読み出されない列のレジスタ回路に転送することで、同一の画素から得られた複数の信号を演算処理する駆動方法について説明する。
【００３０】
図４に示したタイミングチャート図は、本発明の別の実施形態による駆動方法を示すもので、水平６画素、垂直４画素のうち、２、３、５、及び６列目の画素を読み出さない水平間引き動作を示している。読み出される１及び４列目の画素については、１画素あたり２度の読み出し動作を行って得られた２つの異なる信号を演算処理して固体撮像装置の外部に出力している。
【００３１】
図４において、行選択信号Ｐｖ１がハイレベルの期間、１行目の画素が選択される。１行目の１度目の水平ブランキングステータスでは、１行目の画素の光電変換素子から溢れた電荷をアナログ電気信号に変換してそれぞれの垂直出力線に読み出し、読み出されたアナログ電気信号を、続く１度目のＡＤ変換ステータスでデジタル信号に変換する。デジタル信号は、１度目のライトステータスでレジスタ回路１に保持される。
【００３２】
次に、２度目の水平ブランキングステータスでは、１度目の水平ブランキングステータスで読み出されなかった、つまりフォトダイオードから溢れなかった電荷に基づくアナログ電気信号が垂直信号線に読み出される。これと並行して列選択信号Ｐｈ１３がハイレベルになり、１度目のライトステータスでレジスタ回路１に保持されたデジタル信号が、レジスタ回路２に転送される。２度目の水平ブランキングステータスで読み出されたアナログ電気信号は、続く２度目のＡＤ変換ステータスでデジタル信号に変換され、２度目のライトステータスでレジスタ回路１に保持される。
【００３３】
レジスタ回路１及び２に保持されたデジタル信号は、水平転送ステータスにおいてそれぞれ水平信号線１１２及び１１３に出力され、演算回路１０９で加算や増幅等の演算処理を施されて広ダイナミックレンジの画素信号を生成している。図４中、出力信号において、例えば１１´＋１１とあるのは、１１´がフォトダイオードから溢れた信号、１１がフォトダイオードから溢れなかった信号を意味している。
【００３４】
２行目以降についても、上と同様の動作を行うことによって、広ダイナミックレンジの画像を得ることができる。
【００３５】
以上で説明した本発明の一実施形態によれば、レジスタ回路の出力端子と、このレジスタ回路とは異なる画素の列に設けられたレジスタ回路の入力端子とを接続する接続手段を有するので、水平間引き動作を行いつつ広ダイナミックレンジの画像を得る場合に、従来と比較して動作に関与しないレジスタ回路の数を低減でき、回路の利用効率を向上させることができる。なお、本実施例において接続手段とは、図１において、ｎ列目の画素について、列選択信号Ｐｈｎ３がハイに遷移した時に、異なるレジスタ回路同士を接続する経路を指す。
【実施例３】
【００３６】
図５を用いて本発明に係る他の実施形態を説明する。本実施例では、水平間引き動作において、読み出さない画素列のレジスタ回路に、読みだす画素列の遮光画素に基づくデジタル信号を保持させて、読み出す画素列のレジスタ回路に保持された有効画素に基づくデジタル信号との差分信号を出力する。具体的には、行選択信号Ｐｖ１によって選択される１行目の画素が、光量に依存しないアナログ電気信号を出力する遮光画素（オプティカルブラック画素、ＯＢ画素）であり、奇数列目の画素列のみが読み出されるものとして１列目の画素列に着目して説明する。
【００３７】
図５において、１行目の水平ブランキングステータスでは上述の実施例と同様に、ＯＢ画素である画素１１からアナログ電気信号が読み出され、ＣＤＳ１においてノイズキャンセルされる。続くＡＤ変換ステータスでデジタル変換された信号は、ライトステータスにおいて列選択信号Ｐｈ１１及びＰｈ１２がハイレベルとなることでレジスタ回路１とレジスタ回路２に保持される。
【００３８】
行選択信号Ｐｖ２がハイレベルとなる２行目の選択期間では、水平ブランキング及びＡＤ変換ステータスで画素２１に基づくアナログ電気信号がノイズキャンセルされた上でデジタル信号に変換される。ライトステータスで列選択信号Ｐｈ１１がハイレベルになり、有効画素である画素２１に基づくデジタル信号がレジスタ回路１に保持される。
【００３９】
水平転送ステータスでは列選択信号Ｐｈ１４及びＰｈ２５が同時にハイレベルになり、水平出力線１１２には画素２１に基づくデジタル信号が、水平出力線１１３にはＯＢ画素である画素１１に基づくデジタル信号が出力される。これらのデジタル信号は演算回路１０９に入力され、画素２１に基づくデジタル信号からＯＢ画素に基づくデジタル信号を減算する処理を含む演算処理を施した信号がセレクタ１１０を介して出力される。
【００４０】
３行目以降においても、ライト期間で有効画素に基づくデジタル信号がレジスタ回路１に保持され、水平転送ステータスで、ＯＢ画素に基づくデジタル信号との差分演算を行う動作が繰り返される。
【００４１】
以上で説明した本発明の一実施形態によれば、ＡＤ変換器の出力端子と、このＡＤ変換器とは異なる画素の列に設けられたレジスタ回路の入力端子とを接続する接続手段を有するので、水平間引き動作を行い、さらにＯＢ画素を用いた補正処理を行う場合に、従来と比較して動作に関与しないレジスタ回路の数を低減でき、回路の利用効率を向上させることができる。本実施例において接続手段とは、列選択信号Ｐｈ１２、Ｐｈ２２、・・・がハイレベルになったときに導通する経路を指す。
【００４２】
なお、上述の各実施例ではセレクタ１１０を含む構成を示したが、例えば水平出力線１１２及び１１３のいずれか一方にのみ信号が出力された場合には、演算処理を施さずに出力するように演算回路１０９を構成することでセレクタ１１０を省略しても良い。
【実施例４】
【００４３】
本発明の実施例４に係る撮像システム２００の概略構成及び概略動作を、図６を用いて説明する。図６は、本実施例に係る撮像システム２００の構成図である。
【００４４】
撮像システム２００は、光学系１１０、固体撮像装置１２０、及び、信号処理部１８０を備える。信号処理部１８０は、信号処理回路部１３０、記録／通信部１４０、タイミング制御回路部１５０、システムコントロール回路部１６０、及び、再生／表示部１７０を含む。
【００４５】
光学系１１０は、固体撮像装置１２０の撮像面である画素配列へ被写体の像を形成する。
【００４６】
固体撮像装置１２０は、例えば実施例１に係る固体撮像装置である。固体撮像装置１２０は、画素配列に形成された被写体の像を画像信号に変換する。固体撮像装置１２０は、その画像信号を画素配列から読み出して信号処理回路部１３０へ出力する。
【００４７】
信号処理回路部１３０は、予め決められた方法にしたがって、固体撮像装置１２０から供給された画像信号に対して、例えば、画像データの圧縮処理のような信号処理を行う。信号処理回路部１３０は、信号処理された画像データを記録／通信部１４０及び再生／表示部１７０へ供給する。
【００４８】
記録／通信部１４０は、信号処理回路部１３０から供給された画像データを、不図示の記録媒体に記録したり、同じく不図示の外部装置へ送信したりする。あるいは、記録／通信部１４０は、記録媒体から画像データを読み出して再生／表示部１７０へ供給したり、不図示の入力部から所定の指示を受け取ってシステムコントロール回路部１６０へ供給したりする。
【００４９】
再生／表示部１７０は、信号処理回路部１３０又は記録／通信部１４０から供給された画像データを、表示デバイスに表示する。
【００５０】
タイミング制御回路部１５０は、固体撮像装置１２０を駆動するタイミングを制御するための信号を供給するもので、モード切り換え手段としての役割を有する。例えば、水平間引き動作を行うモードで駆動させるための信号を供給したり、全画素の信号を読み出すモードで駆動させるための信号を供給したりする。
【００５１】
システムコントロール回路部１６０は、所定の指示の情報を記録／通信部１４０から受け取る。システムコントロール回路部１６０は、所定の指示に応じて、光学系１１０、記録／通信部１４０、再生／表示部１７０、及びタイミング制御回路部１５０を制御する。例えば、全画素読み出しモードや間引き読み出しモードで、光学系１１０、記録／通信部１４０、再生／表示部１７０、及びタイミング制御回路部１５０をそれぞれのモードに応じて制御する。
【００５２】
本実施例によれば、間引き動作時において、信号を読み出されない画素の列に設けられたレジスタ回路にデジタル信号を保持させることができる。これにより、水平間引き動作を行う場合に、動作に関与しないレジスタ回路の数を低減でき、回路の利用効率を向上させながら、加算、平均、減算（差分）といった演算処理を実現できる。
【００５３】
上述の実施例ではいずれも、固体撮像装置の内部に演算回路１０９及びセレクタ１１０とが含まれる構成を挙げてきたが、これらは必ずしも固体撮像装置１２０の内部に設ける必要はない。例えば、図６において、信号処理回路部の中に設けられてもよい。この場合には、固体撮像装置１２０の半導体基板上の面積を低減でき、なおかつ、上述した効果が得られる。本発明において重要なのは、水平間引き動作を行う場合に、信号を読み出されない画素の列に設けられたレジスタ回路にデジタル信号を保持させることができる構成を有していることである。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施形態に係る固体撮像装置のブロック図
【図２】本発明の第一の実施形態に係る固体撮像装置の駆動方法を示すタイミングチャート図
【図３】本発明の第一の実施形態に係る固体撮像装置の駆動方法を示すタイミングチャート図
【図４】本発明の他の実施形態に係る固体撮像装置の駆動方法を示すタイミングチャート
【図５】本発明の第三の実施形態に係る固体撮像装置の駆動方法を示すタイミングチャート図
【図６】本発明の第四の実施形態に係る撮像システムのブロック図
【符号の説明】
【００５５】
１００  画素部
１０１  垂直走査回路
１０２  水平走査回路
１０３  画素
１０４  行選択線
１０５  垂直出力線
１０６  ＡＤ変換器
１０７  レジスタ回路
１０８  接続手段
１０９  演算回路
１１０  セレクタ
１１１  列選択信号
１１２、１１３  水平出力線
１１４  ＣＤＳ回路
１１０  光学系
１２０  固体撮像装置
１３０  信号処理回路部
１４０  記録／通信部
１５０  タイミング制御回路部
１６０  システムコントロール回路部
１７０  再生／表示部
１８０  信号処理部
２００  撮像システム
【図１】
2008259179.tif 000003
【図２】
2008259179.tif 000004
【図３】
2008259179.tif 000005
【図４】
2008259179.tif 000006
【図５】
2008259179.tif 000007
【図６】
2008259179.tif 000008