(57)【要約】      （修正有）【課題】高密度で実装することができ、接続信頼性が高く、簡単な工程で製造することができる半導体装置を提供する。【解決手段】表面に接続用電極１２を有すると共に裏面に端子電極１３を有する配線基板１１における当該裏面に、少なくとも第１の半導体チップ３０ａおよび第２の半導体チップ３０ｂが積重された状態で封止されてなり、第１の半導体チップ３０ａは、表面に形成された複数の表面電極３１と、半導体チップ３０ａの裏面に形成され、表面電極３１の各々に半導体チップ３０ａの厚み方向に貫通して伸びる短絡部３２を介して電気的に接続された複数の裏面電極３３と、表面電極３１上に形成された弾性異方導電素子３４とを有してなり、第２の半導体チップ３０ｂは、表面に形成された複数の表面電極３１と、この表面電極３１上に形成された弾性異方導電素子３４とを有してなる。【選択図】図１
2008251867.tif 000002
【特許請求の範囲】
【請求項１】
表面に接続用電極を有すると共に裏面に端子電極を有する配線基板における当該裏面に、少なくとも第１の半導体チップおよび第２の半導体チップが積重された状態で封止されてなり、
前記第１の半導体チップは、表面に形成された複数の表面電極と、当該半導体チップの裏面に形成され、前記表面電極の各々に当該半導体チップの厚み方向に貫通して伸びる短絡部を介して電気的に接続された複数の裏面電極と、前記表面電極上に形成された弾性異方導電素子とを有してなり、
前記第２の半導体チップは、表面に形成された複数の表面電極と、この表面電極上に形成された弾性異方導電素子とを有してなることを特徴とする半導体装置。
【請求項２】
表面に接続用電極を有すると共に裏面に端子電極を有する配線基板における当該裏面に、n 個（但し、ｎは３以上の整数である。）の半導体チップが積重された状態で封止されてなり、
前記配線基板側から数えて１〜ｎ−１番目の半導体チップは、表面に形成された複数の表面電極と、当該半導体チップの裏面に形成され、前記表面電極の各々に当該半導体チップの厚み方向に貫通して伸びる短絡部を介して電気的に接続された複数の裏面電極と、前記表面電極上に形成された弾性異方導電素子とを有してなり、
前記配線基板側から数えてｎ番目の半導体チップは、表面に形成された複数の表面電極と、この表面電極上に形成された弾性異方導電素子とを有してなり、
前記半導体チップの各々の表面電極は、前記弾性異方導電素子を介して当該半導体チップの直下に位置する半導体素子の裏面電極または配線基板の端子電極に電気的に接続されていることを特徴とする半導体装置。
【請求項３】
弾性異方導電素子の各々は、弾性高分子物質中に、磁性を示す導電性粒子が、厚み方向に並ぶよう配向した状態で含有されてなることを特徴とする請求項１または請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体チップが実装された半導体装置に関するものである。
【背景技術】
【０００２】
近年、いわゆるデジタル家電機器や、携帯情報端末機器などの電子機器の進展に伴い、これらの電子機器に搭載される半導体集積回路に対し、小型化・高機能化の要求が高まっている。このため、これまでマザーボード上に互いに機能の異なる複数の半導体装置例えばＭＰＵやＤＲＡＭ等を搭載することによって実現されていた高度なシステム機能を、単一の半導体チップによって実現するＳＯＣ（システム・オン・チップ）技術や、複数の半導体チップを単一のパッケージ内に実装するＳＩＰ（システム・イン・パッケージ）技術が注目されている。特に、ＳＩＰは、ＳＯＣに比して、低コストでかつ短期間で設計することが可能な点、システム設計の自由度が大きい点などで有利であるため、次世代の電子機器などに搭載される半導体装置としてその開発が盛んに進められている。
【０００３】
このようなＳＩＰとしては、配線基板上にその厚み方向に複数の半導体チップが積重されてなる積層型のものが知られており、かかる積層型のＳＩＰにおいては、従来、配線基板および各半導体チップ間の電気的接続手段としては、ワイヤーボンディングが用いられている（特許文献１参照。）。
しかしながら、ワイヤーボンディングによって電気的接続を行う場合には、配線基板の表面に半導体チップが配置される領域の他に半導体チップの電極に接続するための端子電極が形成される領域が必要となるために、実装密度が低くなって小型化が困難であること、半導体チップ間の電気的接続は配線基板を介して行われるため、電極間の配線が相当に長くなると共に、配線基板には、その表面に形成された接続用電極と裏面に形成された端子電極とを電気的に接続するための配線の他に、半導体チップ同士を電気的に接続するための配線が必要となるので、配線密度の高い配線基板を使用しなければならず、従って、半導体チップ間のインダクタンスや電気抵抗が増加する結果、高速伝送が困難となったり、高周波回路を搭載することが困難となったりすることなどの問題がある。
【０００４】
このような問題を解決するために、（ａ）半田よりなる突起状の表面電極と、この表面電極に厚み方向に貫通して伸びる短絡部を介して電気的に接続された裏面電極とを有する複数の半導体チップを、表面電極が直下の半導体チップの裏面電極上に位置するよう配置し、加熱処理により表面電極を裏面電極に融着することによって電気的に接続する手段（特許文献２参照。）、（ｂ）表面に形成された突起状の第１の電極と、厚み方向に伸びる貫通孔の内壁面に沿って形成され、第１の電極に電気的に接続された第２の電極とを有する複数の半導体チップを、第１の電極を第２の電極が形成された貫通孔内に圧入してかしめることによって電気的に接続する手段（特許文献３参照。）などが提案されている。
このような手段によれば、小型かつ高速伝送が可能で、高周波回路にも適用可能な半導体装置を得ることができる。
然るに、上記（ａ）の手段においては、実装工程において、半導体チップ間および半導体チップと基板との間の電気的接続を達成するために加熱処理が必要となるので、製造プロセス全体が煩雑となる、という問題がある。
一方、（ｂ）の手段では、半導体チップにおける第１の電極の寸法（突出高さや径）にはバラツキがあり、しかも、実装時における第１の電極と第２の電極との位置ずれの許容度が小さいため、かしめによって全ての電極を確実に接続することは実際上困難であり、従って、実装工程において歩留りが低下し、また、接続信頼性の高い半導体装置が得られない、という問題がある。
更に、これらの半導体装置においては、電極間の接続部分が破損することを防止するために半導体チップ間に封止材が充填されるが、このような構成では、当該半導体装置を使用したときに、搭載された各半導体チップの放熱が十分に行われず、その結果、早期に故障が生じやすい、という問題がある。
【０００５】
【特許文献１】特開平１１−２０４７２０号公報
【特許文献２】特開２０００−２６０９３４号公報
【特許文献３】特開２００５−３４０３８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、以上のような事情に基づいてなされたものであって、その第１の目的は、高い密度で実装することができ、接続信頼性が高く、しかも、簡単な工程で製造することができる半導体装置を提供することにある。
本発明の第２の目的は、上記の第１の目的に加えて、搭載された半導体チップの放熱が十分に行われ、早期に故障が生ずることがない半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、表面に接続用電極を有すると共に裏面に端子電極を有する配線基板における当該裏面に、少なくとも第１の半導体チップおよび第２の半導体チップが積重された状態で封止されてなり、
前記第１の半導体チップは、表面に形成された複数の表面電極と、当該半導体チップの裏面に形成され、前記表面電極の各々に当該半導体チップの厚み方向に貫通して伸びる短絡部を介して電気的に接続された複数の裏面電極と、前記表面電極上に形成された弾性異方導電素子とを有してなり、
前記第２の半導体チップは、表面に形成された複数の表面電極と、この表面電極上に形成された弾性異方導電素子とを有してなることを特徴とする。
【０００８】
また、本発明の半導体装置は、表面に接続用電極を有すると共に裏面に端子電極を有する配線基板における当該裏面に、n 個（但し、ｎは３以上の整数である。）の半導体チップが積重された状態で封止されてなり、
前記配線基板側から数えて１〜ｎ−１番目の半導体チップは、表面に形成された複数の表面電極と、当該半導体チップの裏面に形成され、前記表面電極の各々に当該半導体チップの厚み方向に貫通して伸びる短絡部を介して電気的に接続された複数の裏面電極と、前記表面電極上に形成された弾性異方導電素子とを有してなり、
前記配線基板側から数えてｎ番目の半導体チップは、表面に形成された複数の表面電極と、この表面電極上に形成された弾性異方導電素子とを有してなり、
前記半導体チップの各々の表面電極は、前記弾性異方導電素子を介して当該半導体チップの直下に位置する半導体素子の裏面電極または配線基板の端子電極に電気的に接続されていることを特徴とする。
【０００９】
本発明の半導体装置においては、弾性異方導電素子の各々は、弾性高分子物質中に、磁性を示す導電性粒子が、厚み方向に並ぶよう配向した状態で含有されてなることが好ましい。
【発明の効果】
【００１０】
上記の構成の半導体装置によれば、半導体チップの各々には、その表面電極上に弾性異方導電素子が形成されており、当該弾性異方導電素子によって、半導体チップ間または半導体チップと配線基板との電気的接続が達成されるため、実装工程において加熱処理が不要となり、従って、簡単な工程により、半導体装置を製造することができる。
また、配線基板の表面に半導体チップが配置される領域の他に端子電極が形成される領域を形成することが不要となるため、高い密度で実装することができる。
また、電極間の接続部分が弾性異方導電素子よりなることにより、当該接続部分が衝撃などによって破損することがないため、半導体チップ間に封止材を充填することが不要となる。従って、半導体チップ間に間隙を形成することができ、これにより、半導体装置を使用したときに、搭載された各半導体チップの放熱が十分に行われ、その結果、早期に故障が生じることがない。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について詳細に説明する。
〔第１の実施の形態〕
図１は、本発明に係る第１の実施の形態の半導体装置の構成を示す説明用断面図である。
この半導体装置１０においては、表面（図において下面）に板状の接続用電極１２を有すると共に裏面（図において上面）に端子電極１３を有する矩形の配線基板１１が設けられている。この配線基板１１の接続用電極１２の各々は、当該配線基板１１に形成された内部配線（図示省略）によって端子電極１３に電気的に接続されている。
配線基板１１の裏面には、それぞれ表面に集積回路（図示省略）が形成された第１の半導体チップ３０ａ、第２の半導体チップ３０ｂおよび第３の半導体チップ３０ｃが積重されている。具体的には、配線基板１１の裏面に、第１の半導体チップ３０ａがその表面が配線基板１１に対向するよう配置され、この第１の半導体チップ３０ａの裏面に、第２の半導体チップ３０ｂがその表面が第１の半導体チップ３０ａに対向するよう配置され、この第２の半導体チップ３０ｂの裏面に、第３の半導体チップ３０ｃがその表面が第２の半導体チップ３０ｂに対向するよう配置されている。
そして、第１の半導体チップ３０ａ、第２の半導体チップ３０ｂおよび第３の半導体チップ３０ｃは、配線基板１１に対して厚み方向に加圧された状態で封止材３５によって封止されている。
【００１２】
配線基板１１を構成する基板材料としては、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂などが挙げられる。
また、配線基板１１の厚みは、例えば５０〜５００μｍである。
【００１３】
第１の半導体チップ３０ａおよび第２の半導体チップ３０ｂの各々は、その表面に形成された複数の平板状の表面電極３１と、この表面電極３１の各々に連結された、当該第１の半導体チップ３０ａまたは当該第２の半導体チップ３０ｂの厚み方向に貫通して伸びる複数の短絡部３２と、この短絡部３２の各々に連結され、当該第１の半導体チップ３０ａおよび当該第２の半導体チップ３０ｂの裏面に形成された複数の平板状の裏面電極３３とを有し、裏面電極３３の各々は、短絡部３２を介し表面電極３１に電気的に接続されている。また、第３の半導体チップ３０ｃは、その表面に形成された平板状の表面電極３１を有する。
第１の半導体チップ３０ａ、第２の半導体チップ３０ｂおよび第３の半導体チップ３０ｃにおける表面電極３１および裏面電極３３を形成する材料としては、金、銅、アルミニウムなどが挙げられる。
第１の半導体チップ３０ａ、第２の半導体チップ３０ｂおよび第３の半導体チップ３０ｃは、それぞれ同種の集積回路が形成されたものであっても、異なる種類の集積回路が形成されたものであってもよい。また、集積回路としては、フラッシュメモリと称されるＥＥＰＲＯＭ、ＤＲＡＭ、ＭＰＵなどの回路が挙げられる。
【００１４】
第１の半導体チップ３０ａ、第２の半導体チップ３０ｂおよび第３の半導体チップ３０ｃの各々の表面電極３１上には、弾性異方導電素子３４が当該表面電極３１に一体的に形成され、図示の例では、第１の半導体チップ３０ａ、第２の半導体チップ３０ｂおよび第３の半導体チップ３０ｃの各々の表面における弾性異方導電素子３４の周囲に、絶縁膜４０が形成されている。ここで、弾性異方導電素子３４は、絶縁膜４０の表面より突出した状態で形成されていることが好ましい。
弾性異方導電素子３４は、図２に拡大して示すように、弾性高分子物質中に磁性を示す導電性粒子Ｐが厚み方向に並ぶよう配向した状態で含有されて構成されている。
【００１５】
弾性異方導電素子３４を形成する弾性高分子物質としては、架橋構造を有する高分子物質が好ましい。このような弾性高分子物質を得るために用いることのできる硬化性の高分子物質形成材料としては、種々のものを用いることができ、その具体例としては、ポリブタジエンゴム、天然ゴム、ポリイソプレンゴム、スチレン−ブタジエン共重合体ゴム、アクリロニトリル−ブタジエン共重合体ゴムなどの共役ジエン系ゴムおよびこれらの水素添加物、スチレン−ブタジエン−ジエンブロック共重合体ゴム、スチレン−イソプレンブロック共重合体などのブロック共重合体ゴムおよびこれらの水素添加物、クロロプレン、ウレタンゴム、ポリエステル系ゴム、エピクロルヒドリンゴム、シリコーンゴム、エチレン−プロピレン共重合体ゴム、エチレン−プロピレン−ジエン共重合体ゴムなどが挙げられる。これらの中では、耐久性、成形加工性および電気特性の観点から、シリコーンゴムを用いることが好ましい。
シリコーンゴムとしては、液状シリコーンゴムを架橋または縮合したものが好ましい。液状シリコーンゴムは、その粘度が歪速度１０-1ｓｅｃで１０5 ポアズ以下のものが好ましく、縮合型のもの、付加型のもの、ビニル基やヒドロキシル基を含有するものなどのいずれであってもよい。具体的には、ジメチルシリコーン生ゴム、メチルビニルシリコーン生ゴム、メチルフェニルビニルシリコーン生ゴムなどを挙げることができる。
また、シリコーンゴムは、その分子量Ｍｗ（標準ポリスチレン換算重量平均分子量をいう。以下同じ。）が１０，０００〜４０，０００のものであることが好ましい。また、得られる弾性異方導電素子３４に良好な耐熱性が得られることから、分子量分布指数（標準ポリスチレン換算重量平均分子量Ｍｗと標準ポリスチレン換算数平均分子量Ｍｎとの比Ｍｗ／Ｍｎの値をいう。以下同じ。）が２以下のものが好ましい。
【００１６】
弾性異方導電素子３４に含有される導電性粒子Ｐとしては、後述する方法により当該粒子を容易に厚み方向に並ぶよう配向させることができることから、磁性を示す導電性粒子が用いられる。このような導電性粒子の具体例としては、鉄、コバルト、ニッケルなどの磁性を有する金属の粒子若しくはこれらの合金の粒子またはこれらの金属を含有する粒子、またはこれらの粒子を芯粒子とし、当該芯粒子の表面に金、銀、パラジウム、ロジウムなどの導電性の良好な金属のメッキを施したもの、あるいは非磁性金属粒子若しくはガラスビーズなどの無機物質粒子またはポリマー粒子を芯粒子とし、当該芯粒子の表面に、ニッケル、コバルトなどの導電性磁性金属のメッキを施したものなどが挙げられる。
これらの中では、ニッケル粒子を芯粒子とし、その表面に導電性の良好な金のメッキを施したものを用いることが好ましい。
芯粒子の表面に導電性金属を被覆する手段としては、特に限定されるものではないが、例えば化学メッキまたは電解メッキ法、スパッタリング法、蒸着法などが用いられている。
【００１７】
導電性粒子Ｐとして、芯粒子の表面に導電性金属が被覆されてなるものを用いる場合には、良好な導電性が得られることから、粒子表面における導電性金属の被覆率（芯粒子の表面積に対する導電性金属の被覆面積の割合）が４０％以上であることが好ましく、さらに好ましくは４５％以上、特に好ましくは４７〜９５％である。
また、導電性金属の被覆量は、芯粒子の０．５〜５０質量％であることが好ましく、より好ましくは２〜３０質量％、さらに好ましくは３〜２５質量％、特に好ましくは４〜２０質量％である。被覆される導電性金属が金である場合には、その被覆量は、芯粒子の０．５〜３０質量％であることが好ましく、より好ましくは２〜２０質量％、さらに好ましくは３〜１５質量％である。
【００１８】
また、導電性粒子Ｐの数平均粒子径は、３〜２０μｍであることが好ましく、より好ましくは５〜１５μｍである。この数平均粒子径が過小である場合には、後述する製造方法において、導電性粒子Ｐを厚み方向に配向させることが困難となることがある。一方、この数平均粒子径が過大である場合には、微細な弾性異方導電素子３４を形成することが困難となることがある。
また、導電性粒子Ｐの粒子径分布（Ｄｗ／Ｄｎ）は、１〜１０であることが好ましく、より好ましくは１．０１〜７、さらに好ましくは１．０５〜５、特に好ましくは１．１〜４である。
また、導電性粒子Ｐの形状は、特に限定されるものではないが、高分子物質形成材料中に容易に分散させることができる点で、球状のもの、星形状のものあるいはこれらが凝集した２次粒子であることが好ましい。
また、導電性粒子Ｐとして、その表面がシランカップリング剤などのカップリング剤や潤滑剤で処理されたものを適宜用いることができる。カップリング剤や潤滑剤で粒子表面を処理することにより、得られる弾性異方導電素子３４の耐久性が向上する。
【００１９】
このような導電性粒子Ｐは、弾性異方導電素子３４中に体積分率で１０〜４０％、特に１５〜３５％となる割合で含有されていることが好ましい。この割合が過小である場合には、厚み方向に十分に高い導電性を有する弾性異方導電素子３４が得られないことがある。一方、この割合が過大である場合には、得られる弾性異方導電素子３４は脆弱なものとなりやすく、必要な弾性が得られないことがある。
また、弾性異方導電素子３４の厚みは、２０〜１００μｍであることが好ましく、より好ましくは２５〜７０μｍである。この厚みが過小である場合には、当該弾性異方導電素子３４には十分な凹凸吸収能が得られないことがある。一方、この厚みが過大である場合には、得られる半導体装置の厚みが相当に大きくなるため、好ましくない。
【００２０】
絶縁膜４０は、レジスト材料、感光性絶縁膜材料より形成することができる。レジスト材料としては、例えばＪＳＲ（株）製の品名：ＴＨＢシリーズを好ましく用いることができる。また、感光性絶縁膜材用としては、感光性ポリイミド材料を用いることが好ましく、例えばＪＳＲ（株）製の品名：ＷＰＲシリーズを好ましく用いることができる。
絶縁膜４０の厚みは、弾性異方導電素子３４の厚みと同等若しくは弾性異方導電素子３４の厚みより僅かに小さいものであることが好ましい。このような構成によれば、半導体チップを積層した際に表面電極３１と裏面電極３３とを弾性異方導電素子３４により容易に電気的に接続することができる。
【００２１】
このような弾性異方導電素子３４および絶縁膜４０は、例えば以下のようにして形成することができる。
先ず、図３に示すように、表面に形成された複数の表面電極３１を有する、多数の集積回路が形成されたウエハ１を製造し、このウエハ１の表面に、表面電極３１が露出するパターン孔４１を有する絶縁膜４０を形成する。一方、硬化されて弾性高分子物質となる液状の高分子物質形成材料中に導電性粒子が含有されてなる導電性エラストマー用材料を調製し、この導電性エラストマー材料を、絶縁膜４０のパターン孔４１内に充填することにより、図４に示すように、絶縁膜４０のパターン孔４１内に導電性エラストマー用材料層３４Ａを形成する。この導電性エラストマー用材料層３４Ａにおいては、導電性粒子が均一に分散した状態で含有されている。
以上において、導電性エラストマー用材料を、絶縁膜４０のパターン孔４１内に充填する方法としては、スクリーン印刷による方法を好適に用いることができる。
【００２２】
次いで、導電性エラストマー用材料層３４Ａの表面およびウエハ１の裏面に例えば一対の電磁石を配置し、当該電磁石を作動させることにより、導電性エラストマー用材料層３４Ａの厚み方向に平行磁場を作用させる。その結果、導電性エラストマー用材料層３４Ａにおいては、当該導電性エラストマー用材料層３４Ａ中に分散されている導電性粒子Ｐが、厚み方向に並ぶよう配向する。
そして、この状態において、導電性エラストマー用材料層３４Ａを硬化処理することにより、図５に示すように、弾性高分子物質中に、導電性粒子Ｐが厚み方向に並ぶよう配向した状態で含有されてなる弾性異方導電素子３４が形成される。
以上において、導電性エラストマー用材料層３４Ａの硬化処理は、平行磁場を作用させたままの状態で行うこともできるが、平行磁場の作用を停止させた後に行うこともできる。
導電性エラストマー用材料層３４Ａに作用される平行磁場の強度は、平均で０．０２〜２．５テスラとなる大きさが好ましい。
導電性エラストマー用材料層３４Ａの硬化処理は、使用される材料によって適宜選定されるが、通常、加熱処理によって行われる。具体的な加熱温度および加熱時間は、導電性エラストマー用材料層３４Ａを構成する高分子物質用材料などの種類、導電性粒子Ｐの移動に要する時間などを考慮して適宜選定される。
【００２３】
このようにして、弾性異方導電素子３４を形成した後、絶縁膜４０に対してエッチング処理を行って当該絶縁膜４０の厚みを小さくすることにより、図６に示すように、弾性異方導電素子３４を絶縁膜４０より突出した状態とする。
ここで、絶縁膜４０をエッチング処理するためのエッチング剤としては、これらの絶縁膜４０を構成する材料に応じて適宜選択される。
そして、ウエハ１をダイシングすることにより、弾性異方導電膜３４および絶縁膜４０が形成された半導体チップが得られる。
【００２４】
封止材３５を構成する材料としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、シリコーン樹脂、およびこれらの樹脂から選択された１種類以上の樹脂を含む樹脂材料などが挙げられる。
【００２５】
そして、第１の半導体チップ３０ａは、その弾性異方導電素子３４が配線基板１１の端子電極１３の直上に位置するよう配置され、第２の半導体チップ３０ｂは、その弾性異方導電素子３４が第１の半導体チップ３０ａの裏面電極３３上に位置するよう配置され、更に、第３の半導体チップ３０ｃは、その弾性異方導電素子３４が第２の半導体チップ３０ｂ上に位置するよう配置されている。そして、この状態で、配線基板１１に対して、各半導体チップが加圧されることにより、第１の半導体チップ３０ａの表面電極３１の各々は、配線基板１１の端子電極１３に電気的に接続され、第２の半導体チップ３０ｂの表面電極３１の各々は第１の半導体チップ３０ａの裏面電極３３に電気的に接続され、第３の半導体チップ３０ｃの表面電極３１の各々は、第２の半導体チップ３０ｂの裏面電極３３に電気的に接続されている。
【００２６】
上記の第１の実施の形態の半導体装置１０によれば、第１の半導体チップ３０ａ〜第３の半導体チップ３０ｃの各々には、その表面電極３１上に弾性異方導電素子３４が形成されており、当該弾性異方導電素子３４によって、配線基板１１と第１の半導体チップ３０ａとの間、第１の半導体チップ３０ａと第２の半導体チップ３０ｂとの間および第３の半導体チップ３０ｃとの間の電気的接続が達成されるため、実装工程において加熱処理が不要となり、従って、簡単な工程により、半導体装置を製造することができる。
また、配線基板１１の表面に第１の半導体チップ３０ａが配置される領域の他に端子電極３３が形成される領域を形成することが不要となるため、高い密度で実装することかできる。
【００２７】
〔第２の実施の形態〕
図７は、本発明に係る第２の実施の形態の半導体装置の構成を示す説明用断面図であり、図８は、第２の実施の形態の半導体装置における弾性異方導電素子を拡大して示す説明用断面図である。この半導体装置１０は、各半導体チップの表面に絶縁膜が形成されておらず、これにより、配線基板１１と第１の半導体チップ３０ａとの間および各半導体チップ間に間隙Ｓが形成されていることを除き、第１の実施の形態の半導体装置と同様の構成である。
この半導体装置１０における各半導体チップは、絶縁膜４０および弾性異方導電膜３４を形成した後、当該絶縁膜４０を除去することを除き、第１の実施の形態の半導体装置と同様にして製造することができる。
上記の第２の実施の形態の半導体装置１０によれば、第１の実施の形態の半導体装置による効果に加えて、以下のような効果が得られる。
すなわち、配線基板１１と第１の半導体チップ３０ａとの間および各半導体チップの間の電極間の接続部分が弾性異方導電素子３４よりなることにより、当該接続部分が衝撃などによって破損することがないため、配線基板１１と第１の半導体チップ３０ａとの間および各半導体チップの間に封止材を充填することが不要となる。従って、配線基板１１と第１の半導体チップ３０ａとの間および各半導体チップの間に間隙Ｓを形成することができ、これにより、半導体装置を使用したときに、搭載された各半導体チップの放熱が十分に行われるので、早期に故障が生じることがない。
【００２８】
本発明は、上記の実施の形態に限定されず、以下のように、種々の変更を加えることが可能である。
（１）本発明の半導体装置においては、搭載される半導体チップの数は３つに限定されず、図９に示すように、第１の半導体チップ３０ａおよび第２の半導体チップ３０ｂの２つの半導体チップが積重されて搭載されていてもよく、また、４つ以上の半導体チップが積重されて搭載されていてもよい。
具体的には、配線基板上にｎ個の半導体チップが積重されて搭載される場合には、配線基板側から数えて１番目からｎ−１番目までの半導体チップは、それぞれ複数の表面電極および裏面電極を有するものとされ、一方、配線基板側から数えてｎ番目の半導体チップは、複数の表面電極を有するものとされ、各半導体チップは、表面電極上に弾性異方導電素子が一体的に形成されて構成される。
そして、本発明においては、搭載される半導体チップの数ｎが例えば８個以上である場合に、上記の効果が一層発揮される。
（２）第１の実施の形態において、絶縁膜の厚みより大きい厚みを有する弾性異方導電素子を形成する方法、すなわち弾性異方導電素子を絶縁膜の表面から突出した状態に形成する方法として、以下の方法を採用することができる。
ウエハの表面に、例えば感光性絶縁膜材料によって、表面電極が露出するパターン孔を有する所期の厚みの絶縁膜を形成し、この絶縁膜の表面に、当該絶縁膜のパターン孔に連通するパターン孔を有するレジスト層を形成する。ここで、レジスト層の厚みは、当該レジスト層の厚みと絶縁膜の厚みとの合計が目的とする弾性異方導電素子の厚みとなるよう設定される。次いで、絶縁膜のパターン孔およびレジスト層のパターン孔内に導電性エラストマー材料を充填して導電性エラストマー用材料層を形成し、当該導電性エラストマー用材料層を硬化処理することにより、弾性異方導電素子を形成する。その後、絶縁膜の表面からレジスト層を除去することにより、絶縁膜の表面から突出した状態の弾性異方導電素子が得られる。
このような方法によれば、レジスト層の厚みを調整することにより、所要の突出高さを有する弾性異方導電素子を容易にかつ確実に形成することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明に係る第１の実施の形態の半導体装置の構成を示す説明用断面図である。
【図２】第１の実施の形態の半導体装置における弾性異方導電素子を拡大して示す説明用断面図である。
【図３】多数の集積回路が形成されたウエハに絶縁膜が形成された状態を示す説明用断面図である。
【図４】絶縁膜のパターン孔内に導電性エラストマー用材料層が形成された状態を示す説明用断面図である。
【図５】絶縁膜のパターン孔内に弾性異方導電素子が形成された状態を示す説明用断面図である。
【図６】絶縁膜の厚みを小さくして弾性異方導電素子が突出した状態を示す説明用断面図である。
【図７】本発明に係る第２の実施の形態の半導体装置の構成を示す説明用断面図である。
【図８】第２の実施の形態の半導体装置における弾性異方導電素子を拡大して示す説明用断面図である。
【図９】本発明に係る半導体装置の他の例における構成を示す説明用断面図である。
【符号の説明】
【００３０】
１  ウエハ
１０  半導体装置
１１  配線基板
１２  接続用電極
１３  端子電極
３０ａ  第１の半導体チップ
３０ｂ  第２の半導体チップ
３０ｃ  第３の半導体チップ
３１  表面電極
３２  短絡部
３３  裏面電極
３４  弾性異方導電素子
３４Ａ  導電性エラストマー用材料層
３５  封止材
４０  絶縁膜
４１  パターン孔
Ｐ  導電性粒子
Ｓ  間隙
【図１】
2008251867.tif 000003
【図２】
2008251867.tif 000004
【図３】
2008251867.tif 000005
【図４】
2008251867.tif 000006
【図５】
2008251867.tif 000007
【図６】
2008251867.tif 000008
【図７】
2008251867.tif 000009
【図８】
2008251867.tif 000010
【図９】
2008251867.tif 000011