(57)【要約】      （修正有）【課題】半導体チップを実装部に実装する際の位置合わせ精度を向上させることが可能な光半導体装置を提供すること。【解決手段】本発明は、半導体チップ３５の表面及び裏面のいずれかに設けられ実装部４０の第１接合面４３と接合される第１電極２０と、半導体チップ３５の側面、表面及び裏面のいずれかに設けられ、かつ第１接合面４３に対し交差する実装部４０に設けられた第２接合面４５と接合される第２電極３０と、を具備する光半導体装置である。【選択図】図５
2008198716.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの表面及び裏面のいずれかに設けられ実装部の第１接合面と接合される第１電極と、
前記半導体チップの側面、表面及び裏面のいずれかに設けられ、かつ第１接合面に対し交差する前記実装部に設けられた前記第２接合面と接合される第２電極と、
を具備することを特徴とする光半導体装置。
【請求項２】
半導体チップと、
前記半導体チップの表面及び裏面の少なくとも一方に設けられた第１電極と、
前記半導体チップの側面、表面及び裏面のいずれかに設けられた第２電極と、
前記半導体チップを搭載する実装部と、
前記位置合わせ部の平面上に設けられ前記第１電極と接合される第１接合面と、
前記実装部の前記平面に対し交差する前記実装部の側面上に設けられ前記第２電極と接合する第２接合面と、
を具備することを特徴とする光半導体装置。
【請求項３】
前記第２電極は、前記半導体チップの表面及び裏面のいずれかに設けられ、前記半導体チップの側面に偏った領域に選択的に設けられてなることを特徴とする請求項１または２記載の光半導体装置。
【請求項４】
前記第２電極は、前記半導体チップの表面及び裏面のいずれかに設けられ、前記半導体チップの側面から前記第２電極の側面までの距離が３μｍ以下であることを特徴とする請求項１または２記載の光半導体装置。
【請求項５】
前記光半導体装置は、半導体レーザまたは受光素子であることを特徴とする請求項１または２記載の光半導体装置。
【請求項６】
前記第２電極は、前記半導体チップの側面に形成され表面側から裏面側に連通する切り欠き部に設けられてなることを特徴とする請求項１または２記載の光半導体装置。
【請求項７】
前記第１接合面または前記第２接合面に接続された外部接続用ボンディングワイヤ領域にボンディングワイヤが接続されてなることを特徴とする請求項２記載の光半導体装置。
【請求項８】
前記半導体チップは、前記第１接合面にフリップチップボンディングされてなることを特徴とする請求項２記載の光半導体装置。
【請求項９】
前記第１接合面が設けられた前記実装部の一部は導電性であることを特徴とする請求項２記載の光半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体装置に関し、特に半導体チップの側面から電気的な信号を入出力する光半導体装置に関する。
【背景技術】
【０００２】
パッケージ、実装基板や冶具等の実装部に半導体チップが実装された光半導体装置として、例えば、特許文献１には、半導体レーザチップがサブマウント上に実装された光半導体装置が開示されている。特許文献１の図１を参照に、半導体レーザチップが表面（クラッド層や活性層等の動作層側の面）を下にサブマウントに実装されている。半導体レーザチップの表面にはオーミック電極が設けられ、オーミック電極はサブマウントと電気的に接続している。半導体レーザチップの裏面（半導体基板側の面）にもオーミック電極が設けられ、オーミック電極にはボンディングワイヤが接合している。
【特許文献１】特開２００１−１３５８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１のような技術では、半導体チップと実装部との位置合わせ精度を向上させるためには、画像認識により位置合わせすることとなる。画像認識を用いた位置合わせは製造コストが高くなる。また、画像認識精度により位置合わせ精度が制約される。特に、半導体レーザチップは数μｍの精度で位置合わせることが要求されている。これを実現するため画像認識を用いず簡単で高度な位置合わせが求められている。
【０００４】
さらに、半導体レーザチップは表面と裏面とに電気信号を入出力する。このため、表面と裏面とのうち一方をサブマウント等上に実装し、他方をワイヤボンディングする。よって、表面または裏面のいずれか上にボンディングワイヤが接合される。このとき、半導体レーザチップの活性層にダメージが入ってしまう。
【０００５】
本発明は上記課題に鑑みなされたものであり、半導体チップを実装部に実装する際の位置合わせ精度を向上させることが可能な光半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、半導体チップの表面及び裏面のいずれかに設けられ実装部の第１接合面と接合される第１電極と、前記半導体チップの側面、表面及び裏面のいずれかに設けられ、かつ第１接合面に対し交差する前記実装部に設けられた前記第２接合面と接合される第２電極と、を具備することを特徴とする光半導体装置である。本発明によれば、第２接合面と第２電極とを接合することにより、半導体チップの横方向の位置を簡単に精度よく定めることができる。つまり、第２接合面を位置合わせの基準面とすることができるため、半導体チップと実装部との位置合わせ精度を向上させることができる。第２接合面を位置合わせの基準面として用いるのに加え、第２接合面と第２電極とを接合することができる。これにより、第２接合面を介し電気信号の入出力ができるため半導体チップへのボンディングが不要となる。
【０００７】
本発明は、半導体チップと、前記半導体チップの表面及び裏面の少なくとも一方に設けられた第１電極と、前記半導体チップの側面、表面及び裏面のいずれかに設けられた第２電極と、前記半導体チップを搭載する実装部と、記位置合わせ部の平面上に設けられ前記第１電極と接合される第１接合面と、前記実装部の前記平面に対し交差する前記実装部の側面上に設けられ前記第２電極と接合する第２接合面と、を具備することを特徴とする光半導体装置である。本発明によれば、第２接合面と第２電極とを接合することにより、半導体チップの横方向の位置を簡単に精度よく定めることができる。
【０００８】
上記構成において、前記第２電極は、前記半導体チップの表面及び裏面のいずれかに設けられ、前記半導体チップの側面に偏った領域に選択的に設けられてなる構成とすることができる。この構成によれば、半導体チップを分割する領域に第２電極が形成されていないため、半導体チップの分割を容易に行うことができる。
【０００９】
上記構成において、前記第２電極は、前記半導体チップの表面及び裏面のいずれかに設けられ、前記半導体チップの側面から前記第２電極の側面までの距離が３μｍ以下である構成とすることができる。この構成によれば、第２電極と第２接合面との接合を強固にすることができる。
【００１０】
上記構成において、前記光半導体装置は、半導体レーザまたは受光素子である構成とすることができる。この構成によれば、半導体チップの位置合わせ精度が要求される半導体レーザまたは受光素子において、半導体チップの横方向の位置を簡単に精度よく定めることができる。
【００１１】
上記構成において、前記第２電極は、前記半導体チップの側面に形成され表面側から裏面側に連通する切り欠き部に設けられてなる構成とすることができる。この構成よれば、光半導体装置を小型化することができる。
【００１２】
上記構成において、前記第１接合面または前記第２接合面に接続された外部接続用ボンディングワイヤ領域にボンディングワイヤが接続されてなる構成とすることができる。また、上記構成において、前記半導体チップは、前記第１接合面にフリップチップボンディングされてなる構成とすることができる。さらに、前記第１接合面が設けられた前記実装部の一部は導電性である構成とすることができる。
【発明の効果】
【００１３】
本発明によれば、第２接合面と第２電極とを接合することにより、半導体チップの横方向の位置を簡単に精度よく定めることができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照に本発明の実施例について説明する。
【実施例１】
【００１５】
図１（ａ）から図５を用い実施例１に係る光半導体装置の製造方法について説明する。図１（ａ）から図１（ｄ）は半導体レーザチップの製造工程を示す断面模式図である。図１（ａ）を参照に、Ｓｉ（シリコン）をドープしたｎ型ＧａＡｓ基板１０上に、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用い、動作層１８として、ＡｌＧａＩｎＰ（アルミニウムガリウムインジウムリン）からなるｎ型の第２クラッド層１２、ＩｎＧａＰ／ＡｌＧａＩｎＰのＭＱＷ（多重量子井戸）からなる活性層１４、Ｚｎ（亜鉛）をドープしたＡｌＧａＩｎＰ層からなるｐ型の第１クラッド層１６を成長する。動作層１８に活性層１４まで除去された溝部２４を形成する。活性層１４の中央部がレーザ光を出射する発光領域２６（図２（ａ）以降を参照）である。
【００１６】
図１（ｂ）のように、基板１０の表面（動作層１８が形成された側の面）の一部領域の第１クラッド層１６上にＡｕ等からなる第１電極２０を蒸着法またはメッキ法を用い形成する。図１（ｃ）のように、基板１０の裏面を研磨し基板１０の厚さを薄くする。図１（ｄ）のように、基板１０の裏面（基板１０側の面）全面にＡｕ等からなる第３電極２２を蒸着法またはメッキ法を用い形成する。
【００１７】
図２（ａ）は図１（ｄ）の状態で基板１０の表面を下にした斜視図である。複数の半導体レーザチップが配列し一体となっている。図２（ｂ）を参照に、基板１０等を切断し、半導体レーザチップ３５に分割する。分割はレーザ分離法、ダイシング法またはスクライブ法を用いることができる。図２（ｃ）を参照に、各半導体レーザチップ３５の側面が上になるように半導体レーザチップ３５を配列する。各半導体レーザチップ３５の側面にＡｕ（金）等からなる第２電極３０を蒸着法またはメッキ法を用い形成する。
【００１８】
図３（ａ）は半導体レーザチップ３５を搭載するサブマウント４０（実装部）の一部の斜視図である。サブマウント４０は例えばセラミック等の絶縁材料からなる。サブマウント４０の正面からみた形状はＬ字状であり、サブマウント４０はベース部４１ａと突起部４１ｂとを有している。ベース部４１ａの上面は、半導体レーザチップ３５の第１電極２０が接合する第１接合面４３である。第１接合面４３上には、Ａｕ（金）等からなる電極４７が設けられ、電極４７上にＰｂ（鉛）、ＡｕＳｎ（金錫）または半田等のろう材４２が設けられている。突起部４１ｂの内側面は、半導体レーザチップ３５の第２電極３０が接合する第２接合面４５である。第２接合面４５にはＡｕ等からなる電極４９が設けられ、電極４９には、Ｐｂ（鉛）、ＡｕＳｎ（金錫）または半田等のろう材４４が設けられている。このように、第１接合面４３はサブマウント４０の平面（ベース部４１ａの上面）に設けられており、第２接合面４５はサブマウント４０の平面と交差するサブマウント４０の側面（突起部４１ｂの内側面）に設けられている。
【００１９】
図３（ｂ）を参照に、半導体レーザチップ３５を第２接合面４５に当接させる（矢印７０）。これにより、半導体レーザチップ３５を実装する横方向の位置が定まる。半導体レーザチップ３５を第１接合面４３に当接させる（矢印７２）。第１接合面４３と第２接合面４５とのなす角度は、半導体レーザチップ３５の表面と側面とのなす角度とほぼ同じであることが好ましい。これにより、半導体レーザチップ３５の第１電極２０と第１接合面４３とをほぼ平行とすることができる。このとき、第１電極２０を第１接合面４３と接合することで、発光領域２６をサブマウント４０の近くに配置することができる。これにより、発光領域２６において発生した熱を第１接合面４３を介し効率よく放熱させることができる。このように、半導体レーザチップ３５を第１接合面４３にフリップチップボンディングすることができる。
【００２０】
図４を参照に、第１接合面４３において、ろう材４２と第１電極２０とが接している。第２接合面４５において、ろう材４４と第２電極３０とが接している。サブマウント４０の温度を上昇させると、ろう材４２が溶融し第１電極２０が第１接合面４３に接合される。同様に、ろう材４４が溶融し第２電極３０が第２接合面４５に接合される。
【００２１】
図５を参照に、サブマウント４０は、例えばセラミック等の絶縁性基板に配線パターンが設けられた基板５０上に搭載されている。なお、基板５０にはパッド５２及び５４が設けられている。電極４７からパッド５２に接続されるボンディングワイヤ５６及び電極４９からパッド５４に接続されるボンディングワイヤ５８を形成する。これにより、半導体レーザチップ３５の第１電極２０はパッド５２に電気的に接続され、第２電極３０がパッド５４に電気的に接続される。以上により実施例１に係る光半導体装置が完成する。
【００２２】
実施例１に係る光半導体装置は、図５のように、半導体レーザチップ３５の表面（動作層１８側の面）に設けられた第１電極２０と半導体レーザチップ３５の側面方向から電気信号を入出力するための第２電極３０とを有している。そして、サブマウント４０（実装部）は、第１電極２０と電気的に接合する電極４７と第２電極３０と電気的に接合する電極４９とを有している。つまり、サブマウント４０に実装される前の半導体レーザは、半導体レーザチップ３５の表面に設けられサブマウント４０の第１接合面４３と接合される第１電極２０と、半導体レーザチップ３５の側面に設けられ、かつ第１接合面４３に対し交差するサブマウント４０に設けられた第２接合面４５と接合される第２電極３０と、を有している。
【００２３】
実施例１によれば、半導体レーザチップ３５に入出力する電気的信号を半導体レーザチップ３５の表面と側面方向とから入出力する。側面方向から入出力された電気信号は、第２電極３０を介し第３電極２２に接続される。このため、半導体レーザチップ３５にボンディングワイヤを設けなくともよい。これにより、半導体レーザチップ３５にワイヤボンディングする際に半導体レーザチップ３５に導入されるダメージを低減させることができる。さらに、第２電極３０と第２接合面４５とが接合しているため、図３（ｂ）のように、半導体レーザチップ３５をサブマウント４０に実装する際に、第２接合面４５で半導体レーザチップ３５の横方向の位置合わせを行うことができる。よって、半導体レーザチップ３５の位置合わせの際、画像認識を用いなくともよく簡単で高度な位置合わせが可能となる。
【００２４】
実施例１に係る光半導体装置の製造は、図４のように、半導体レーザチップ３５の下面に設けられた第１電極２０とサブマウント４０に設けられた第１接合面４３上の電極４７とを電気的に接合し、かつ半導体レーザチップ３５に設けられた第２電極３０とサブマウント４０に設けられた第２接合面４５上の電極４９とを、半導体レーザチップ３５の側面方向から電気信号が入出力するように電気的に接合する。第１電極２０と第１接合面４３とを接合する工程と、第２電極３０と第２接合面４５とを接合する工程とは別々に行われてもよいが、図４のように、同時に行われることが好ましい。
【００２５】
また、図３（ｂ）のように、半導体レーザチップ３５を実装する際に、第２電極３０を第２接合面４５に当接し、その後、第１電極２０を第１接合面４３に当接する。第２電極３０を第２接合面４５に当接することにより、半導体レーザチップ３５の横方向の位置を精度よく定めることができる。
【実施例２】
【００２６】
実施例２は第２電極が半導体レーザチップの表面または裏面に設けられた例である。図６（ａ）は実施例２に係る光半導体装置の製造工程の斜視図である。実施例１の図２（ａ）に対し、半導体レーザチップ３５ａの裏面には、第３電極２２以外に第３電極２２より膜厚が十分厚いＡｕ等からなる第２電極２３が裏面のうち側面側に設けられている。その他の構成は実施例１の図２（ａ）と同じであり説明を省略する。
【００２７】
図６（ｂ）は図６（ａ）の基板１０を切断した後の半導体レーザチップ３５ａの斜視図である。実施例１の半導体レーザチップ３５に対し、半導体レーザチップ３５ａの側面には第２電極は設けられていない。半導体レーザチップ３５ａにおいては、半導体レーザチップ３５ａの裏面のうち側面側に設けられた第２電極２３が十分厚いため、図４と同様に、第２電極２３と第２接合面４５のろう材４４とを接合させることができる。
【００２８】
図７（ａ）は実施例２の変形例１に係る光半導体装置の製造工程の斜視図である。実施例２の図６（ａ）に対し、半導体レーザチップ３５ｂの裏面には第３電極２２が設けられておらず、裏面のうち側面側に第２電極２３が設けられている。その他の構成は実施例２の図６（ａ）と同じであり説明を省略する。
【００２９】
図７（ｂ）は図７（ａ）の基板１０を切断した後の半導体レーザチップ３５ｂの斜視図である。半導体レーザチップ３５ｂの側面には第２電極は設けられていない。実施例２と同様に、半導体レーザチップ３５ｂの裏面のうち側面側に設けられた第２電極２３が十分厚いため、図４と同様に第２電極２３と第２接合面４５のろう材４４とを接合させることができる。
【００３０】
図８（ａ）は実施例２の変形例２に係る光半導体装置の製造工程の斜視図である。実施例１の図２（ａ）に対し、半導体レーザチップ３５ｃの裏面には第３電極２２が設けられていない。半導体レーザチップ３５ｃの表面のうち側面側に第２電極２８が設けられている。第２電極２８は第２クラッド層１２と電気的に接続している。その他の構成は実施例１の図２（ａ）と同じであり説明を省略する。
【００３１】
図８（ｂ）は図８（ａ）の基板１０を切断した後の半導体レーザチップ３５ｃの斜視図である。半導体レーザチップ３５ｃの側面には第２電極は設けられていない。半導体レーザチップ３５ｃの表面の側面側に設けられた第２電極２８が十分厚いため、図４と同様に第２電極２８と第２接合面４５のろう材４４とを接合させることができる。
【００３２】
実施例２及びその変形例は、半導体レーザチップ３５ａ、３５ｂまたは３５ｃの側面に第２電極３０を設けず、半導体レーザチップ３５ａ、３５ｂまたは３５ｃの裏面または表面に第２電極２３または２８を設けている。これにより、図２（ｃ）のように半導体レーザチップ３５に分割後、半導体レーザチップ３５の配置を個々に変更し、半導体レーザチップ３５の側面に第２電極３０を形成する工程を省略することができる。よって、半導体装置の製造工程を簡略化することができる。実施例１及び実施例２のように、第２電極３０、２３または２８は、半導体レーザチップ３５の表面、裏面及び側面のいずれかに設けられていればよい。
【００３３】
また、実施例２の変形例１及び２においては、半導体レーザチップ３５ｂまたは３５ｃの裏面に第３電極２２が形成されていない。つまり、半導体レーザチップ３５ｂまたは３５ｃを分割する領域に電極等の金属膜が形成されていない。これにより、半導体レーザチップ３５ｂまたは３５ｃの分割を容易に行うことができる。一方、実施例２では、半導体レーザチップ３５ａの裏面全体に第３電極２２または第２電極２３が設けられているため、基板１０の電界を均一にすることができる。
【００３４】
さらに、実施例２及びその変形例のように、第２電極２３または２８は、半導体レーザチップ３５の表面及び裏面のいずれかに設けられ、半導体レーザチップ３５の側面に偏った領域に選択的に設けられていることが好ましい。このように、第２電極２３を半導体レーザチップ３５ａの側面側にのみ設けることで、第２電極２３を裏面全体に形成するのに比較し、例えばメッキ形成時間を短縮化できる。さらに、前述のように、半導体レーザチップ３５を分割する領域に第２電極２３等の厚い金属膜が形成されておらず、半導体レーザチップ３５の分割を容易に行うことができる。
【００３５】
さらに、第２電極２３、２８は、半導体レーザチップ３５のいずれかの側面から第２電極２３または２８の側面までの距離が３μｍ以下であることが好ましい。これにより、ろう材４４が第２電極２３または２８まで回り込むことが容易となり、第２電極２３または２８と第２接合面４５との接合が強固となる。
【００３６】
なお、実施例２及びその変形例において、第２電極２３または２８は半導体レーザチップ３５ａから３５ｃの表面または裏面の半導体に溝を設け、溝内に埋め込むように形成してもよい。
【実施例３】
【００３７】
実施例３は、サブマウントの一部が導電性の例である。図９（ａ）は実施例３のサブマウントの斜視図である。図９（ａ）を参照に、サブマウント４０ａのベース部４１ｃは例えばＣｕ（銅）等の導電性の材料からなり、突出部４１ｄはセラミック等の絶縁性材料からなる。ベース部４１ｃには、直接ろう材４２が設けられている。突出部４１ｄには、図３と同様に、電極４９及びろう材４４が設けられている。図９（ｂ）は実施例３に係る光半導体装置の斜視図である。半導体レーザチップ３５をサブマウント４０ａに実装すると、第１電極２０はベース部４１ｃを介し基板５０の配線５１に電気的に接続される。一方、第２電極３０はワイヤ５８を介し基板５０のパッド５４に接続される。その他の構成は実施例１の図５と同じであり説明を省略する。
【実施例４】
【００３８】
実施例４は、サブマウントの一部が導電性である別の例である。図１０（ａ）は実施例４のサブマウントの斜視図である。図１０（ａ）を参照に、サブマウント４０ｃのベース部４１ｅは例えばセラミック等の絶縁性の材料からなり、突出部４１ｆは導電性材料からなる。ベース部４１ｅには、上面（第１接合面４３）から下面にかけて電極４７ａが設けられている。突出部４１ｆには直接ろう材４４が設けられている。図１０（ｂ）は実施例４に係る光半導体装置の斜視図である。サブマウント４０ｃを基板５０に実装し、半導体レーザチップ３５をサブマウント４０ｃに実装すると、第１電極２０は電極４７ａを介し基板５０に設けられた配線５１ａに電気的に接続される。一方、第２電極３０は突出部４１ｆを介し基板５０に設けられ配線５１ｂに接続される。その他の構成は実施例１の図５と同じであり説明を省略する。
【実施例５】
【００３９】
実施例５は、サブマウントの一部が導電性であるさらに別の例である。図１１（ａ）は実施例５のサブマウントの斜視図（ベース部を透視して図示している）である。図１１（ａ）を参照に、サブマウント４０ｄのベース部４１ｇは、例えばセラミック等の絶縁性の材料からなり、ベース部４１ｇの上面に電極４７が、下面に電極４７ｂが設けられている。電極４７と電極４７ｂとは、ベース部４１ｇを貫通しＡｕ等の導電性材料が充填されたバイアホール５３により接続されている。突出部４１ｆは実施例４の図１０（ａ）と同じである。図１１（ｂ）は実施例５の基板５０の斜視図である。基板５０の上面には、配線５１ｂ及び５１ｃが設けられている。図１２は実施例５に係る光半導体装置の斜視図である。サブマウント４０ｄを基板５０に実装し、半導体レーザチップ３５をサブマウント４０ｄに実装すると、第１電極２０は電極４７、バイアホール５３を介し基板５０に設けられた配線５１ｃに電気的に接続される。一方、第２電極３０は突出部４１ｆを介し基板５０に設けられ配線５１ｂに接続される。その他の構成は実施例１の図５と同じであり説明を省略する。
【実施例６】
【００４０】
実施例６は、サブマウントの一部が導電性であるさらに別の例である。図１３（ａ）は実施例６のサブマウントの斜視図である。図１３（ａ）を参照に、サブマウント４０ｅのベース部４１ｈは、絶縁部４１ｉ及び４１ｋと導電部４１ｊとからなる。突出部４１ｆは実施例４の図１０（ａ）と同じである。図１３（ｂ）は実施例６に係る光半導体装置の斜視図である。サブマウント４０ｅを基板５０に実装し、半導体レーザチップ３５をサブマウント４０ｅに実装すると、第１電極２０は、導電部４１ｊを介し基板５０に設けられた配線５１ｃに電気的に接続される。一方、第２電極３０は突出部４１ｆを介し基板５０に設けられ配線５１ｂに接続される。その他の構成は実施例１の図５と同じであり説明を省略する。
【００４１】
実施例３、５及び６のように、第１接合面４３が設けられたベース部４１ｃ、４１ｇまたは４１ｈの一部または全部（実装部の一部）を導電性とすることもできる。また、実施例４から６のように、第２接合面４５が設けられた突起部４１ｆの一部または全部を導電性とすることもできる。これにより、サブマウント４０からボンディングワイヤを用いず基板５０と接続することができる。また、実施例１及び３のように、第１接合面４３に接続された電極４７または第２接合面４４に接続された電極４５（外部接続用ボンディングワイヤ領域）にボンディングワイヤ５６または５８が接続されていてもよい。
【実施例７】
【００４２】
実施例７はサブマウントの形状が異なる例である。図１４は実施例７に係る光半導体装置の一部の斜視図である。サブマウント４０ｂは第１接合面４３及び第２接合面４５以外に第３接合面５７を有している。実施例１の図３（ｂ）の工程の際に、半導体レーザチップ３５を第２接合面４５とともに第３接合面５７にも当接させることができる。これにより、半導体レーザチップ３５の位置精度が横方向だけでなく奥行き方向についても向上する。
【００４３】
また、サブマウントは、第２接合面４５と半導体レーザチップ３５を挟んで対向する位置に第４接合面を有する構成でもよい。この構成では、半導体レーザチップ３５の両側面に設けられた第２電極を第２接合面４５及び第４接合面（第２接合面に対向して設けられた接合面）の少なくとも一方に接合することができる。これにより、半導体レーザチップはいずれの側面に第２電極を有していてもサブマウントに搭載することができる。
【実施例８】
【００４４】
実施例８は半導体レーザチップの別の例である。図１５は実施例８の半導体レーザチップ３５ｄの斜視図である。図１５を参照に、実施例１の半導体レーザチップ３５の溝部２４がなく、側面付近の第１クラッド層１６及び活性層１４が除去されメサ構造を有している。その他の構成は実施例１の図２（ｃ）と同じであり説明を省略する。このように、半導体レーザチップの構成は適宜選択することができる。例えば、半導体レーザチップ３５において、表面（動作層１８側の面）側の電極からサブマウント４０の電極４９に接続できる構造の場合には、半導体レーザチップ３５の表面（動作層１８側の面）を上にサブマウント４０に実装してもよい。つまり、半導体レーザチップ３５の裏面（基板１０側の面）が下面、表面が上面となるように実装してもよい。この場合、第１電極は半導体レーザチップの裏面に設けられる。すなわち、第１電極は半導体レーザチップの表面及び裏面のいずれかに設けられていればよい。
【実施例９】
【００４５】
実施例９は半導体レーザチップのさらに別の例である。図１６は実施例９の半導体レーザチップ３５ｅの斜視図である。図１６を参照に、第２電極３０ａが、半導体レーザチップ３５ｅの側面に形成され表面側から裏面側に連通する切り欠き部３６に設けられている。その他の構成は実施例１の図２（ｃ）と同じであり説明を省略する。実施例６によれば、第２電極３０ａが切り欠き部３６に設けられているため、光半導体装置のサイズを小さくすることができる。なお、切り欠き部３６の形状は半円柱以外にも、四角柱や多角柱でもよい。さらに、第２電極３０ａは、切り欠き部３６全体に充填されていなくともよい。第２電極３０ａは、電極４９と接合することができれば、切り欠き部３６の一部に設けられていてもよい。
【００４６】
実施例１から実施例９においては、半導体チップとして半導体レーザチップを例に説明したが、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｍｉｔｉｎｇ  Ｄｉｏｄｅ）や受光素子等の光半導体装置のチップであってもよい。しかしながら、半導体レーザチップは、一般的に、ｎ型の裏面とp型の表面との間に電流を流す。そのため、半導体レーザチップ３５の表面をサブマウント４０上に実装すると、特許文献１のように、半導体レーザチップ３５の裏面にボンディングワイヤを形成することとなる。このため、半導体レーザチップ３５にダメージを受け易い。よって、半導体チップが半導体レーザチップの場合に本発明を適用することが特に有効である。また、受光素子チップは、例えば光ファイバからの光を高い感度で受光するために、所定の位置に実装することが求められる。よって、半導体チップが受光素子チップの場合に本発明を適用することにより、受光チップの実装精度が向上する。さらに、実装部としてサブマウントの例を説明したが、実装部はパッケージや配線基板等、半導体チップを実装するものであればよい。
【００４７】
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００４８】
【図１】図１（ａ）から図１（ｄ）は実施例１に係る光半導体装置の製造工程を示す断面模式図である。
【図２】図２（ａ）から図２（ｃ）は実施例１に係る光半導体装置の製造工程を示す斜視図（その1）である。
【図３】図３（ａ）及び図３（ｂ）は実施例１に係る光半導体装置の製造工程を示す斜視図（その２）である。
【図４】図４は実施例１に係る光半導体装置の製造工程を示す斜視図（その２）である。
【図５】図５は実施例１に係る光半導体装置の製造工程を示す斜視図（その４）である。
【図６】図６（ａ）及び図６（ｂ）は実施例２に係る光半導体装置の製造工程を示す斜視図である。
【図７】図７（ａ）及び図７（ｂ）は実施例２の変形例１に係る光半導体装置の製造工程を示す斜視図である。
【図８】図８（ａ）及び図８（ｂ）は実施例２の変形例２に係る光半導体装置の製造工程を示す斜視図である。
【図９】図９（ａ）は実施例３のサブマウント、図９（ｂ）は実施例３に係る光半導体装置の斜視図である。
【図１０】図１０（ａ）は実施例４のサブマウント、図１０（ｂ）は実施例４に係る光半導体装置の斜視図である。
【図１１】図１１（ａ）は実施例５のサブマウント、図１１（ｂ）は実施例５の基板の斜視図である。
【図１２】図１２は実施例５に係る光半導体装置の斜視図である。
【図１３】図１３（ａ）は実施例６のサブマウント、図１３（ｂ）は実施例６に係る光半導体装置の斜視図である。
【図１４】図１４は実施例７に係る光半導体装置の斜視図である。
【図１５】図１５は実施例８に係る半導体チップの斜視図である。
【図１６】図１６は実施例９に係る半導体チップの斜視図である。
【符号の説明】
【００４９】
１０          基板
１２          第２クラッド層
１４          活性層
１６          第１クラッド層
１８          動作層
２０          第１電極
２２          第３電極
３０、２３，２８  第２電極
３５          半導体レーザチップ
３６          切り欠き部
４０          サブマウント
４２、４４    ろう材
４３          第１接合面
４５          第２接合面
４７、４９    電極
５０          基板
５２、５４    パッド
５６、５８    ボンディングワイヤ
【図１】
2008198716.tif 000003
【図２】
2008198716.tif 000004
【図３】
2008198716.tif 000005
【図４】
2008198716.tif 000006
【図５】
2008198716.tif 000007
【図６】
2008198716.tif 000008
【図７】
2008198716.tif 000009
【図８】
2008198716.tif 000010
【図９】
2008198716.tif 000011
【図１０】
2008198716.tif 000012
【図１１】
2008198716.tif 000013
【図１２】
2008198716.tif 000014
【図１３】
2008198716.tif 000015
【図１４】
2008198716.tif 000016
【図１５】
2008198716.tif 000017
【図１６】
2008198716.tif 000018