(57)【要約】【課題】  必要とされる抵抗要素を効率よく組み込んだプローブカードを提供することを目的とする。【解決手段】  それぞれ複数の導電層を積層することにより、入力信号用プローブ１２１及び出力信号用プローブ１２２を多層状に形成する。入力信号用プローブ１２１には、出力信号用プローブ１２２における金属層に対応する一部の導電層を抵抗層１１３で形成することにより、導電層の一部に抵抗層１１３が含まれた構成とする。これにより、複数の導電層を積層させてコンタクトプローブを製造する工程中に、入力信号用プローブ１２１については一部の導電層を抵抗層１１３に置き換えて形成することによって抵抗要素を電路に挿入し、必要とされる抵抗要素を効率よく組み込むことができる。【選択図】  図５
2008198956.tif 000002
【特許請求の範囲】
【請求項１】
複数のコンタクトプローブを備えたプローブカードであって、上記コンタクトプローブはコンタクト部とこのコンタクト部を支える支持部とを有し、所定方向に積層された複数層の導電層によって上記支持部が構成されており、上記コンタクトプローブのうち所定のコンタクトプローブについて、上記支持部を構成する複数の導電層の一部に抵抗層を含ませたことを特徴とするプローブカード。
【請求項２】
外部装置から信号が入力され、あるいは、上記外部装置へ信号を出力するための第１の電極パッドと、
上記外部装置から信号が入力される第２の電極パッドと、
被検査対象に接触して電気的に接続される第１、第２及び第３のコンタクトプローブとを備え、
上記第１のコンタクトプローブが、上記第１の電極パッドと一対一に接続され、
上記第２及び第３のコンタクトプローブが、ともに上記第２の電極パッドに接続され、ともに上記第１のコンタクトプローブよりも高い抵抗値を有することを特徴とするプローブカード。
【請求項３】
上記第１、第２及び第３のコンタクトプローブは、いずれも上記信号の導通経路を横断する２以上の導電層からなり、
上記第２及び第３のコンタクトプローブを構成する一部の上記導電層が、上記第１のコンタクトプローブにおいて対応する上記導電層よりも抵抗率の高い材料で形成されていることを特徴とする請求項１に記載のプローブカード。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体ウエハに形成された半導体デバイスの電気的特性を検査する際に使用されるプローブカードに関するものである。さらに詳しくは、コンタクトプローブに接続される抵抗素子を備えたプローブカードに関するものである。
【背景技術】
【０００２】
半導体ウエハには数百のＩＣチップがマトリクス状に配置されており、このＩＣチップの電気的特性の検査は、テスター装置からＩＣチップの電極に所定の電圧を供給し、ＩＣチップの動作状況を確認することによって行われている。このテスター装置とＩＣチップの電極との接続の手段としてプローブカードが用いられる。
【０００３】
すなわち、プローブカードは、ＩＣチップに対応して、電源電圧用コンタクトプローブ、グランド用コンタクトプローブおよび信号用コンタクトプローブを有しており、これらのコンタクトプローブをＩＣチップの電極に接触させ、供給される電源電圧に応じてＩＣチップから出力される信号をテスター装置に伝達している。
【０００４】
複数のＩＣチップを同時に検査する場合には、テスター装置から供給される電源電圧をプローブカードにおいて並列に分割して複数のＩＣチップのそれぞれに同時に印加する事が行われる。この方法はシェアードテスト法と呼ばれている。このシェアードテスト法を行う場合には分割したそれぞれの電源電圧用コンタクトプローブに保護抵抗として抵抗要素を設ける必要があり、一般的には、プローブカード基板の配線に抵抗素子を組み込むことが行われるが、近年、ＩＣチップにおける電極数の増加に伴ってプローブカードの配線ピッチが高密度になり、抵抗素子を設けることが困難になりつつある。
【０００５】
この抵抗素子をプローブカードの構成に組み込む手段として、プローブカード基板とは別に抵抗アレーボードを配置することおよびコンタクトプローブが実装される多層基板内あるいは基板表面に抵抗素子を組み込むことが提案されている（特許文献１）。
【特許文献１】特開２０００−３３２０６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
シェアードテスト法などにおいて必要とされる保護抵抗要素をプローブカードに組み込むにあたっては、できるだけ製作工程を増やさないことおよびカード基板表面からコンタクトプローブの先端までの高さ、例えば約２０ｍｍの高さの範囲内において構成しなければならないなどの制約があるため、さらに便利な抵抗要素の構成が望まれていた。
【０００７】
この発明は、上記の事情に鑑みてなされたものであり、必要とされる抵抗要素を効率よく組み込んだプローブカードを提供することを目的とする。
【課題を解決するための手段】
【０００８】
必要とされる抵抗要素を効率よく組み込むために本発明の発明者は、プローブカードに使用されるコンタクトプローブの製造方法の特殊性に着眼し、複数の導電層を積層させて所望の形状のコンタクトプローブを作成する一貫した製造工程の場合には、所定のコンタクトプローブについては、一部の導電層を抵抗層に置き換えて形成することによって、所定のコンタクトプローブの抵抗値を他のコンタクトプローブに比べて高い抵抗値となるようにしたものである。
【０００９】
第１の本発明によるプローブカードは、複数のコンタクトプローブを備えたプローブカードであって、上記コンタクトプローブはコンタクト部とこのコンタクト部を支える支持部とを有し、所定方向に積層された複数層の導電層によって上記支持部が構成されており、上記コンタクトプローブのうち所定のコンタクトプローブについて、上記支持部を構成する複数の導電層の一部に抵抗層を含ませて構成される。
【００１０】
このような構成によれば、複数のコンタクトプローブのうち所定のコンタクトプローブについて、複数層の導電層を積層することにより構成される支持部の導電層の一部に抵抗層を含ませることにより、抵抗要素を電路に挿入することができる。これにより、複数の導電層を積層させてコンタクトプローブを製造する工程中に、所定のコンタクトプローブについては一部の導電層を抵抗層に置き換えて形成することによって、必要とされる抵抗要素を効率よく組み込むことができる。
【００１１】
第２の本発明によるプローブカードは、外部装置から信号が入力され、あるいは、上記外部装置へ信号を出力するための第１の電極パッドと、上記外部装置から信号が入力される第２の電極パッドと、被検査対象に接触して電気的に接続される第１、第２及び第３のコンタクトプローブとを備え、上記第１のコンタクトプローブが、上記第１の電極パッドと一対一に接続され、上記第２及び第３のコンタクトプローブが、ともに上記第２の電極パッドに接続され、ともに上記第１のコンタクトプローブよりも高い抵抗値を有するように構成される。
【００１２】
このような構成によれば、第２の電極パッドに接続された第２及び第３のコンタクトプローブの抵抗値が比較的高く設定されることにより、第２又は第３のコンタクトプローブの一方で短絡が生じた場合であっても、他方のコンタクトプローブから規定値以上の電圧で被検査対象に信号を入力することができる。したがって、被検査対象の一部が不良品であり、その被検査対象に信号を供給するためのコンタクトプローブにおいて短絡が生じた場合であっても、他の良品の被検査対象への入力信号が低下して不良品と検出されるのを防止することができるので、被検査対象の検査を良好に行うことができる。
【００１３】
特に、上記構成によれば、第２の電極パッドに接続された第２及び第３のコンタクトプローブの抵抗値を、第１の電極パッドと一対一に接続された第１のコンタクトプローブよりも高く設定するだけの簡単な構成で、被検査対象の検査を良好に行うことができる。
【００１４】
第３の本発明によるプローブカードは、上記構成に加えて、上記第１、第２及び第３のコンタクトプローブが、いずれも上記信号の導通経路を横断する２以上の導電層からなり、上記第２及び第３のコンタクトプローブを構成する一部の上記導電層が、上記第１のコンタクトプローブにおいて対応する上記導電層よりも抵抗率の高い材料で形成されて構成される。
【００１５】
このような構成によれば、それぞれ信号の導通経路を横断する２以上の導電層からなる第１、第２及び第３のコンタクトプローブのうち、第２及び第３のコンタクトプローブを構成する一部の導電層を、第１のコンタクトプローブにおいて対応する導電層よりも抵抗率の高い材料で形成するといった簡単な構成で、抵抗要素を電路に挿入することができる。これにより、複数の導電層を積層させてコンタクトプローブを製造する工程中に、第２及び第３のコンタクトプローブについては一部の導電層を抵抗率の高い材料で形成することによって、必要とされる抵抗要素を効率よく組み込むことができる。
【発明の効果】
【００１６】
本発明によれば、複数のコンタクトプローブのうち所定のコンタクトプローブについて、複数層の導電層を積層することにより構成される支持部の導電層の一部に抵抗層を含ませることにより、必要とされる抵抗要素を効率よく組み込むことができる。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明の実施の形態によるプローブカード１の一例を示した図であり、（ａ）は平面図、（ｂ）は側面図を示している。このプローブカード１は、多数のコンタクトプローブ１２が形成されたコンタクト基板１１と、このコンタクト基板１１を保持するメイン基板１０と、メイン基板１０及びコンタクト基板１１を電気的に接続する複数のフレキシブル基板１６とを備えている。コンタクト基板１１は、複数のフレキシブル基板１６を介してメイン基板１０から吊り下げられ、これらのフレキシブル基板１６によって制限される範囲内において、メイン基板１０に対して変位自在かつ揺動自在となっている。
【００１８】
メイン基板１０の周縁部には、後述するテスター装置２の信号端子と導通させるための多数の電極パッド１３が形成されている。これらの電極パッド１３は、メイン基板１０の多層配線を介して、より中央寄りの位置に形成されているマイクロコネクタ１７の端子にそれぞれ接続されている。各フレキシブル基板１６は、その一端部が複数の分岐端に分岐しており、各分岐端がマイクロコネクタ１７に対して着脱可能に構成されている。
【００１９】
コンタクト基板１１には、平板状に形成された薄いシリコン基板からなり、その下面に多数のコンタクトプローブ１２が形成され、その上面をメイン基板１０の下面に対向させた状態で吊り下げられている。コンタクト基板１１の下面には複数本の配線（不図示）が放射状に延びるように形成されており、各配線におけるコンタクト基板１１の中央部側の端部が、対応するコンタクトプローブ１２に接続されている。コンタクト基板１１は、その上面の周縁部において各フレキシブル基板１６の他端部に接続されている。
【００２０】
図２は、プローブカード１及びテスター装置２の電気的構成の一例を示した回路図である。このプローブカード１は、メイン基板１０が外部装置としてのテスター装置２に接続され、テスター装置２からの信号をコンタクトプローブ１２から被検査対象に入力するとともに、この入力信号に基づいて被検査対象から出力される信号をテスター装置２へ伝送する。ここでは、複数のＩＣチップ３を被検査対象として検査を行う場合について説明する。
【００２１】
各コンタクトプローブ１２は、コンタクト基板１１の基板面に片持ち支持され、検査時には、その先端部が対応するＩＣチップ３に接触する。これらのコンタクトプローブ１２には、ＩＣチップ３へ信号を入力するための入力信号用プローブ１２１と、この入力信号に基づいてＩＣチップ３から出力される信号を伝送するための出力信号用プローブ１２２とが含まれる。これらの入力信号用プローブ１２１及び出力信号用プローブ１２２は、それぞれ同一形状に形成されている。
【００２２】
また、メイン基板１０に形成されている複数の電極パッド１３は、メイン基板１０及びフレキシブル基板１６を介してコンタクト基板１１に至る複数本の配線を介して、対応するコンタクトプローブ１２に接続されている。上記複数本の配線には、電極パッド１３に接続された１本の信号線から分岐し、それぞれ異なるコンタクトプローブ１２に接続されている複数本の分岐線１４と、電極パッド１３を対応するコンタクトプローブ１２に一対一に接続する複数本の非分岐線１５とが含まれる。
【００２３】
この例では、分岐線１４と接続されている電極パッド１３が、テスター装置２から信号が入力される入力信号用パッド１３１を構成し、非分岐線１５と接続されている電極パッド１３が、テスター装置２へ信号を出力するための出力信号用パッド１３２を構成している。入力信号用パッド１３１は、分岐線１４を介して複数の入力信号用プローブ１２１に接続されており、出力信号用パッド１３２は、非分岐線１５を介して出力信号用プローブ１２２と一対一に接続されている。
【００２４】
テスター装置２には、プロセッサからなる制御部２１と、この制御部２１にそれぞれ接続されたドライバ２２及び複数のコンパレータ２３とが備えられている。ドライバ２２は、入力信号線４を介してプローブカード１の入力信号用パッド１３１に接続されている。一方、複数のコンパレータ２３は、出力信号線５を介して、対応する各出力信号用パッド１３２と一対一に接続されている。
【００２５】
検査時には、テスター装置２の制御部２１からドライバ２２を介して出力されたテスト信号が、入力信号線４、入力信号用パッド１３１及び複数の分岐線１４を通って、複数の入力信号用プローブ１２１に供給される。そして、各入力信号用プローブ１２１に接触しているＩＣチップ３にテスト信号が入力され、そのテスト信号に対する各ＩＣチップ３の応答信号が、各ＩＣチップ３に接触している出力信号用プローブ１２２へ出力される。
【００２６】
各ＩＣチップ３からの応答信号は、各出力信号用プローブ１２２に一対一に対応付けられた非分岐線１５、出力信号用パッド１３２及び出力信号線５を通り、対応するコンパレータ２３を介して制御部２１に入力される。このようにして、制御部２１は、各ＩＣチップ３へ入力したテスト信号に対する応答信号を受信し、その応答信号に基づいて各ＩＣチップ３の電気的特性の検査を行う。
【００２７】
なお、図１には示していないが、コンタクト基板１１に形成されている多数のコンタクトプローブ１２には、検査時にテスター装置２から各ＩＣチップ３へ電源電圧を供給するための電源電圧用プローブと、テスター装置２を介して接地されるグランド用プローブとが含まれている。
【００２８】
本実施の形態では、いわゆるＭＥＭＳ(Micro Electro Mechanical Systems)技術を用いて、コンタクト基板１１上に金属材料を積層することにより、多数のコンタクトプローブ１２が形成されている。すなわち、各コンタクトプローブ１２は、その根元部から先端部に向かって信号の導通経路を横断する２以上の導電層が積層されることにより形成されている。この例では、出力信号用プローブ１２２を構成している導電層は、いずれも金属材料により形成されている。一方、入力信号用プローブ１２１は、その一部の導電層が出力信号用プローブ１２２を構成している金属材料よりも抵抗率の高い材料で形成された抵抗層とされ、他の導電層が出力信号用プローブ１２２と同一の金属材料により形成されている。これにより、各入力信号用プローブ１２１は、出力信号用プローブ１２２と比べて、金属材料間に直列接続された抵抗Ｒを有する構成となっている。
【００２９】
このような構成により、各入力信号用プローブ１２１は、いずれも出力信号用プローブ１２２より高い抵抗値に設定されている。したがって、検査時にいずれかのＩＣチップ３において短絡が生じた場合であっても、他のＩＣチップ３に継続して規定値以上の電圧で信号を入力することができる。これにより、一部のＩＣチップ３が不良品であり、そのＩＣチップ３において短絡が生じた場合であっても、他の良品のＩＣチップ３への入力信号の電圧が低下して不良品と検出されるのを防止することができるので、被検査対象の検査を良好に行うことができる。
【００３０】
図３は、コンタクト基板１１の基板面上にコンタクトプローブ１２を形成する際の工程の一例を示した概略断面図である。コンタクトプローブ１２を形成する際には、まず、図３（ａ）に示すように、コンタクト基板１１の基板面上に感光性有機物質からなるフォトレジストを塗布することによりレジスト層１１１を形成する。その後、レジスト層１１１の表面を選択的に露光してフォトリソグラフィを行うことにより、図３（ｂ）に示すようにレジスト層１１１を部分的に除去する。
【００３１】
そして、レジスト層１１１が除去された部分に、電気めっきなどにより金属層１１２を形成することによって、図３（ｃ）に示すように、コンタクト基板１１の基板面上にレジスト層１１１及び金属層１１２からなる第１層目が形成される。金属層１１２を形成する金属材料としては、例えば、ニッケルコバルト（Ｎｉ−Ｃｏ）、パラジウムニッケル（Ｐｄ−Ｎｉ）、パラジウムコバルト（Ｐｄ−Ｃｏ）、タングステン（Ｗ）、ニッケルタングステン（Ｎｉ−Ｗ）などの弾性のある導電性の金属材料を用いることができる。
【００３２】
その後、フォトレジストを再び塗布することにより、図３（ｄ）に示すように、第１層目の上方を覆うレジスト層１１１を形成する。そして、このレジスト層１１１の表面に対して、第１層目の複数の金属層１１２のうち一部の金属層１１２に対向する部分を露光してフォトリソグラフィを行うことにより、図３（ｅ）に示すようにレジスト層１１１を部分的に除去し、一部の金属層１１２の表面を露出させる。
【００３３】
このようにして露出させた金属層１１２の表面に、スパッタリング等により金属材料よりも抵抗率の高い材料からなる抵抗層１１３を形成することにより、図３（ｆ）に示すように、レジスト層１１１及び抵抗層１１３からなる第２層目が形成される。上記抵抗層１１３は、例えば、シリコン（Ｓｉ）やゲルマニウム（Ｇｅ）などの半導体材料により形成される。シリコンの抵抗率は約１００Ω・ｍ、ゲルマニウムの抵抗率は約５Ω・ｍであり、上記金属材料と比べるとはるかに大きい抵抗率を有している。
【００３４】
その後、フォトレジストを再び塗布することにより、図３（ｇ）に示すように、第２層目の上方を覆うレジスト層１１１を形成する。そして、このレジスト層１１１の表面に対して、第１層目の各金属層１１２に対向する部分を露光してフォトリソグラフィを行うことにより、図３（ｈ）に示すようにレジスト層１１１を部分的に除去する。これにより、金属層１１２の上方に抵抗層１１３が形成されていない部分については、第１層目の金属層１１２の表面が露出し、金属層１１２の上方に抵抗層１１３が形成されている部分については、第２層目の抵抗層１１３の表面が露出する。
【００３５】
このようにして露出させた抵抗層１１３及び金属層１１２の表面に、それぞれ金属材料からなる金属層１１２を形成することにより、図３（ｉ）に示すように、第２層目の抵抗層１１３の上方に第３層目の金属層１１２が形成されるとともに、第１層目の金属層１１２の上方に、第２層目及び第３層目に跨る金属層１１２が形成される。その後、フォトレジストの塗布、露光及び電気めっきなどを繰り返して多数の金属層１１２を積層した後、溶剤等を用いてフォトレジストを溶かすことにより、図３（ｊ）に示すようにレジスト層１１１が除去され、多数のコンタクトプローブ１２が形成される。
【００３６】
図４は、コンタクト基板１１の基板面上にコンタクトプローブ１２を形成する際の工程の他の例を示した概略断面図である。この例における図４（ａ）〜（ｆ）の工程は、図３（ａ）〜（ｆ）に示した工程と同様である。すなわち、コンタクト基板１１の基板面上にフォトレジストを塗布することによりレジスト層１１１を形成した後（図４（ａ））、フォトリソグラフィによりレジスト層１１１を部分的に除去し（図４（ｂ））、そのレジスト層１１１が除去された部分に電気めっきなどで金属層１１２を形成することにより（図４（ｃ））、第１層目を形成する。そして、フォトレジストを再び塗布することによりレジスト層１１１を形成した後（図４（ｄ））、一部の金属層１１２に対向する部分を露光してフォトリソグラフィを行うことにより、その金属層１１２の表面を露出させ（図４（ｅ））、当該表面にスパッタリング等により抵抗層１１３を形成する（図４（ｆ））。
【００３７】
その後の工程は、図３の例とは異なり、抵抗層１１３が表面に形成されていない金属層１１２に対向する部分を露光してフォトリソグラフィを行うことにより、図４（ｇ）に示すようにレジスト層１１１を部分的に除去し、抵抗層１１３が形成されていない１層目の金属層１１２の表面を露出させる。このようにして露出させた金属層１１２の表面に、２層目の金属層１１２を形成することにより、図４（ｈ）に示すように、第１層目の金属層１１２の上方に第２層目の金属層１１２が積層される。その後、フォトレジストの塗布、露光及び電気めっきなどを繰り返して多数の金属層１１２を積層した後、溶剤等を用いてフォトレジストを溶かすことにより、図４（ｉ）に示すようにレジスト層１１１が除去され、多数のコンタクトプローブ１２が形成される。
【００３８】
上記の図３及び図４に示した各工程では、金属層１１２を積層する過程で、第２層目の一部に抵抗層１１３を形成するような態様について説明したが、このような態様に限らず、任意の第ｎ層目（ｎは自然数）に抵抗層１１３を形成するような態様であってもよい。また、１層にのみ抵抗層１１３を形成するような態様に限らず、２以上の導電層を抵抗層１１３とするような態様であってもよい。この場合、互いに隣接する２以上の導電層を抵抗層１１３としてもよいし、互いに隣接しない２以上の導電層を抵抗層１１３としてもよい。また、金属層１１２及び抵抗層１１３とともにレジスト層１１１を積層した後、レジスト層１１１を除去するような態様について説明したが、例えば銅などの犠牲層を金属層１１２及び抵抗層１１３とともに積層した後、その犠牲層を除去するような態様であってもよい。
【００３９】
上記の例に代表されるようなコンタクトプローブ１２の形成工程を採用することにより、出力信号用プローブ１２２、電源電圧用プローブ及びグランド用プローブからなる第１群のコンタクトプローブ１２については、積層する全ての導電層を金属材料からなる金属層１１２で形成し、入力信号用プローブ１２１からなる第２群のコンタクトプローブ１２については、出力信号用プローブ１２２で金属層１１２が形成される導電層に対応する一部の導電層を半導体材料からなる抵抗層１１３で形成し、他の導電層を金属材料からなる金属層で形成することができる。これにより、入力信号用プローブ１２１については、一部の対向する金属層１１２の間に抵抗層１１３が挟まれた構造で形成し、抵抗層１１３が入力信号用プローブ１２１における信号の導通経路を横断することにより、抵抗層１１３を通らなければ信号が入力信号用プローブ１２１を通過できないような構造とすることができる。すなわち、電路に対して実質的に直列接続の抵抗素子に相当するように抵抗層１１３を配置することができる。
【００４０】
図５は、コンタクトプローブ１２の構成例を示した概略側面図であり、（ａ）は入力信号用プローブ１２１、（ｂ）は出力信号用プローブ１２２を示している。図６は、コンタクトプローブ１２の他の構成例を示した概略側面図であり、（ａ）は入力信号用プローブ１２１、（ｂ）は出力信号用プローブ１２２を示している。図５（ａ）及び図６（ａ）に示す入力信号用プローブ１２１は、上記の図３又は図４に示すようなコンタクトプローブ１２の形成工程により、出力信号用プローブ１２２、電源電圧用プローブ及びグランド用プローブと同一工程内で形成される。
【００４１】
図５（ａ）及び図６（ａ）に示す入力信号用プローブ１２１は、それぞれコンタクト基板１１の基板面に片持ち支持されており、基板面に固定された根元部１２１ａと、ＩＣチップ３に接触するコンタクト部１２１ｂと、根元部１２１ａ及びコンタクト部１２１ｂを連結するビーム部１２１ｃとが、多層技術を用いて一体的に形成されている。根元部１２１ａ及びビーム部１２１ｃは、コンタクト部１２１ｂを支える支持部１２１ｄを構成している。図５（ｂ）及び図６（ｂ）に示す出力信号用プローブ１２２は、根元部１２２ａ、コンタクト部１２２ｂ及びビーム部１２２ｃが多層技術を用いて一体的に形成されることにより、入力信号用プローブ１２１と同様の外形を有しており、根元部１２２ａ及びビーム部１２２ｃが支持部１２２ｄを構成している。
【００４２】
図５及び図６には表れていないが、入力信号用プローブ１２１及び出力信号用プローブ１２２は、それぞれ複数の導電層が積層されることにより多層状に形成されている。入力信号用プローブ１２１には、出力信号用プローブ１２２における金属層１１２に対応する一部の導電層が抵抗層１１３で形成されることにより、導電層の一部に抵抗層１１３が含まれた構成となっている。これにより、複数の導電層を積層させてコンタクトプローブ１２を製造する工程中に、入力信号用プローブ１２１については一部の導電層を抵抗層１１３に置き換えて形成することによって抵抗要素を電路に挿入し、必要とされる抵抗要素を効率よく組み込むことができる。
【００４３】
抵抗層１１３は、入力信号用プローブ１２１における信号の導通経路を横断するような構成であれば、根元部１２１ａ、コンタクト部１２１ｂ及びビーム部１２１ｃのいずれの部分に形成されていてもよい。図５（ａ）の例では、ビーム部１２１ｃにおけるコンタクト部１２１ｂとの境界部に抵抗層１１３が１層だけ形成されている。一方、図６（ａ）の例では、根元部１２１ａにおけるビーム部１２１ｃとの境界部、及び、コンタクト部１２１ｂにおけるビーム部１２１ｃとの境界部に、２層の抵抗層１１３が形成されている。図５（ａ）の例では、コンタクト部１２１ｂの断面積がビーム部１２１ｃよりも小さく形成されることにより、コンタクト部１２１ｂの単位長さ当たりの抵抗値がビーム部１２１ｃよりも小さくなっているが、抵抗層１１３を形成することにより、断面積の相違に基づく抵抗値と比べてはるかに大きい抵抗値を付与することができる。
【００４４】
通常、テスター装置２のドライバ２２から出力可能な電流には上限値がある。ここで、当該上限値を例えば３０ｍＡとし、正常に検査を行うためには各分岐線１４に供給される信号に２Ｖ以上の電圧が必要であるとすると、抵抗層１１３には７０Ω以上の抵抗値が必要である。この場合、抵抗層１１３の抵抗値を１００Ωに設定しようとしたときには、抵抗層１１３の断面積を６５０μｍ×３０μｍと仮定すると、抵抗率が約１００Ω・ｍのシリコンであれば厚さを０．０２μｍ程度とし、抵抗率が約５Ω・ｍのゲルマニウムであれば厚さを０．４μｍ程度とすればよい。
【００４５】
本実施の形態では、入力信号用プローブ１２１を構成する一部の導電層を半導体材料で形成し、他の導電層を金属材料で形成するといった簡単な構成で、入力信号用プローブ１２１の抵抗値を出力信号用プローブ１２２よりも高く設定することができ、これにより、入力信号の電圧低下を防止して、被検査対象の検査を良好に行うことができる。なお、入力信号用プローブ１２１の抵抗値が高い場合には、入力信号用プローブ１２１を介して各ＩＣチップ３に入力される信号がなまり、信号の品質が低下するため、抵抗値の高い入力信号用プローブ１２１は、処理速度の遅いＩＣチップ３に適用するのが望ましい。
【００４６】
このように、入力信号用プローブ１２１を構成する一部の導電層を半導体材料で形成することにより、出力信号用プローブ１２２と同一形状で抵抗値を高くすることができる。これにより、出力信号用プローブ１２２とは異なる形状で入力信号用プローブ１２１を形成することによって抵抗値を高くするような構成と比較して、入力信号用プローブ１２１及び出力信号用プローブ１２２の弾性特性に差異が生じるのを防止できる。これにより、ＩＣチップ３との接触時に、入力信号用プローブ１２１又は出力信号用プローブ１２２の一方が接触不良を起こすのを防止できる。また、弾性特性に差異が生じないように入力信号用プローブ１２１を出力信号用プローブ１２２とは異なる形状に形成するのは困難であるが、本実施の形態では、入力信号用プローブ１２１を構成する一部の導電層を半導体材料で形成するだけで、入力信号用プローブ１２１及び出力信号用プローブ１２２を同一形状とすることができるので、製造工程を簡略化でき、製造コストを低減することができる。
【００４７】
ただし、入力信号用プローブ１２１の一部の導電層を半導体材料で形成するような構成に限らず、出力信号用プローブ１２２を形成している金属材料よりも抵抗率が高い材料であれば、他の材料で上記一部の導電層が形成されるような構成であってもよい。
【００４８】
また、入力信号用プローブ１２１の中にも、出力信号用プローブ１２２と同様に、テスター装置２のドライバ２２に対して１本の非分岐線１５を介して一対一に接続されているものが含まれていてもよい。この場合、分岐線１４を介してテスター装置２に接続されている入力信号用プローブ１２１の抵抗値が、上述のような構成により、非分岐線１５を介してテスター装置２に接続されている入力信号用プローブ１２１の抵抗値よりも高く設定されていてもよい。
【００４９】
また、上記実施の形態では、２以上の入力信号用プローブ１２１が分岐線１４を介して入力信号用パッド１３１に接続された構成について説明したが、２以上の入力信号用プローブ１２１が共通の入力信号用パッド１３１に対して並列接続されるような構成であれば、分岐していない配線を介して接続されるような構成であってもよい。
【００５０】
上記実施の形態では、被検査対象の一例として、複数のＩＣチップ３にコンタクトプローブ１２を接触させる場合について説明したが、このプローブカード１は、ＩＣチップ３に限らず、他の半導体装置の電極に接触させて使用することも可能である。
【００５１】
また、上記実施の形態では、コンタクト基板１１上に導電層を積層することによりコンタクトプローブ１２を形成するような製造方法について説明したが、コンタクトプローブ１２がコンタクト基板１１以外の基板上に導電層を積層することにより形成された後、コンタクト基板１１上に取り付けられるような方法であってもよい。すなわち、コンタクト基板１１以外の基板上に犠牲層で固定された複数のコンタクトプローブ１２を積層技術により形成し、それらのコンタクトプローブ１２を犠牲層で固定された状態のまま一体的なブロックとしてコンタクト基板１１上に実装した後、犠牲層を除去するような方法であってもよい。
【００５２】
なお、上記実施の形態では、コンタクト基板１１としてシリコン基板を使用して、このコンタクト基板１１上に導電層を積層することによってコンタクトプローブ１２を形成し、この導電層の一部に抵抗層を組み込んで積層したものを説明したが、コンタクト基板１１としてシリコン基板を使用することから、半導体プロセス技術を使用して、このコンタクトプローブ１２の抵抗値の補正に必要な構成を作ることが可能になる。
【００５３】
図７は、コンタクト基板１１の基板面上にコンタクトプローブ１２を形成する他の方法を示した概略図である。この例では、コンタクトプローブ１２に組み込んだ抵抗層１１３の抵抗値が設定値より低い場合、あるいは抵抗値を変更させる必要がある場合に、シリコン基板からなるコンタクト基板１１の基板面における所定の部分に、不純物を添加して抵抗領域３１を形成することにより抵抗値を補正する方法について説明する。
【００５４】
より具体的には、まず図７（ａ）の断面図及び図７（ｂ）の平面図に示すように、コンタクト基板１１の基板面上に１つ又は複数の抵抗領域３１を形成した後、その抵抗領域３１の表面の少なくとも一部を覆うように金属層（導電層）３２を形成し、この金属層３２上にコンタクトプローブ１２を形成する。これにより、金属層３２は、分岐線１４又は非分岐線１５の一部を構成する配線として機能する。すなわち、この状態では、図７（ａ）の金属層３２に対応付けて上方に示した等価回路３３の通り、金属層３２により形成される導電路中に抵抗Ｒは存在しない。
【００５５】
このようにして抵抗領域３１及び金属層３２を形成した後、図７（ｃ）に示すように、必要に応じて金属層３２の一部を抵抗領域３１上で断線させると、図７（ｃ）の金属層３２に対応付けて上方に示した等価回路３４の通り、金属層３２により形成される導電路中に抵抗領域３１からなる抵抗Ｒが実質的に直列接続されることになる。
【００５６】
一方、コンタクトプローブ１２の抵抗値を下げるには、コンタクトプローブ１２の表面に露出している抵抗層１１３の表面に導電層を形成することによって、コンタクトプローブ１２の根元部とコンタクト部とをつなぐ導電路の抵抗値を低下させることが可能になる。このような抵抗値の調整は、コンタクトプローブ１２を導電層を積層することによって形成し、この導電層の一部に抵抗層を組み込んで積層したことによるもので、この発明の実施の形態と半導体プロセス技術との組み合わせによる様々な改良が期待できる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態によるプローブカードの一例を示した図であり、（ａ）は平面図、（ｂ）は側面図を示している。
【図２】プローブカード及びテスター装置の電気的構成の一例を示した回路図である。
【図３】コンタクト基板の基板面上にコンタクトプローブを形成する際の工程の一例を示した概略断面図である。
【図４】コンタクト基板の基板面上にコンタクトプローブを形成する際の工程の他の例を示した概略断面図である。
【図５】コンタクトプローブの構成例を示した概略側面図であり、（ａ）は入力信号用プローブ、（ｂ）は出力信号用プローブを示している。
【図６】コンタクトプローブの他の構成例を示した概略側面図であり、（ａ）は入力信号用プローブ、（ｂ）は出力信号用プローブを示している。
【図７】コンタクト基板の基板面上にコンタクトプローブを形成する他の方法を示した概略断面図である。
【符号の説明】
【００５８】
１  プローブカード
２  テスター装置
３  ＩＣチップ
１１  コンタクト基板
１２  コンタクトプローブ
１３  電極パッド
１４  分岐線
１５  非分岐線
１１２  金属層
１１３  抵抗層
１２１  入力信号用プローブ
１２２  出力信号用プローブ
１３１  入力信号用パッド
１３２  出力信号用パッド
Ｒ  抵抗
【図１】
2008198956.tif 000003
【図２】
2008198956.tif 000004
【図３】
2008198956.tif 000005
【図４】
2008198956.tif 000006
【図５】
2008198956.tif 000007
【図６】
2008198956.tif 000008
【図７】
2008198956.tif 000009