(57)【要約】      （修正有）【課題】  ＥＳＤの耐圧を向上させつつ電流利用効率の低下を抑制する、面発光型半導体レーザを提供する。【解決手段】  ＶＣＳＥＬ１０は、基板１２上にレーザ光を出射する構造体３０と、ＥＳＤ対策用の構造体４０−１〜４０−８を含んでいる。構造体３０は、メサタイプであり、その周囲が溝３２によって半導体層が除去されており、その頂部にはｐ側上部電極層２４ａが形成されている。上部電極層２４ａにはレーザ出射用の開口部２８ａが形成されている。構造体４０−１〜４０−８は、非メサタイプであり、その周囲に離間された溝４２が形成され、その上部電極層２４ｂは配線層５０によって上部電極層２４ａに接続されている。構造体３０の上部電極層２４ａから下部ＤＢＲ１４に至る電流経路の抵抗は、構造体４０−１〜４０−８の上部電極層２４ｂから下部ＤＢＲ１４に至る電流経路の抵抗よりも小さい。【選択図】      図１
2008027949.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
基板上に形成されたレーザ光を出射する第１の構造体と、
基板上に形成された第２の構造体とを含み、
第１の構造体は、第１導電型の半導体多層膜、活性層、第１の導電領域が形成された第１の電流狭窄層、第２導電型の半導体多層膜、および当該第２導電型の半導体多層膜に電気的に接続される第１の金属層を含み、第１の金属層にはレーザ光が出射される開口部が形成されており、
第２の構造体は、第１導電型の半導体多層膜、活性層、第２の導電領域が形成された第２の電流狭窄層、第２導電型の半導体多層膜、および当該第２導電型の半導体多層膜に電気的に接続される第２の金属層を含み、
第１の構造体における第１の金属層から第１導電型の半導体多層膜に至る第１の電流経路の抵抗が、第２の構造体における第２の金属層から第１導電型の半導体多層膜に至る第２の電流経路の抵抗よりも小さく、かつ、第１の金属層と第２の金属層が電気的に接続されている、面発光型半導体レーザ装置。
【請求項２】
第２の構造体は、複数の構造体を含み、複数の構造体の各々が第１導電型の半導体多層膜、活性層、第２の導電領域が形成された第２の電流狭窄層、第２導電型の半導体多層膜、および当該第２導電型の半導体多層膜に電気的に接続される第２の金属層を含む、請求項１に記載の面発光型半導体レーザ装置。
【請求項３】
第１の構造体の第１の電流狭窄層の第１の導電領域の抵抗が第２の電流狭窄層の第２の導電領域の抵抗よりも小さい、請求項１または２に記載の面発光型半導体レーザ装置。
【請求項４】
第１の構造体の第１の導電領域の面積は、第２の構造体の第２の導電領域の面積よりも大きい、請求項１ないし３いずれか１つに記載の面発光型半導体レーザ装置。
【請求項５】
第２の構造体の第２の電流経路は、第２の金属層と第２導電型半導体多層膜との間に高抵抗領域を含む、請求項１に記載の面発光型半導体レーザ装置。
【請求項６】
前記高抵抗領域は、第１の金属層が接続される第２導電型の半導体多層膜の不純物濃度よりも濃度が低い高抵抗膜である、請求項５に記載の面発光型半導体レーザ装置。
【請求項７】
前記高抵抗領域は、第２導電型の半導体多層膜にイオン注入された領域である、請求項５に記載の面発光型半導体レーザ装置。
【請求項８】
第１の金属層は第２導電型の半導体多層膜にオーミック接続され、第２の金属層は第２導電型の半導体多層膜にショットキー接続される、請求項１に記載の面発光型半導体レーザ装置。
【請求項９】
第１の構造体の第１の電流経路は、第２の構造体の第２の電流経路よりも短い、請求項１または２に記載の面発光型半導体レーザ装置。
【請求項１０】
前記基板は、第１導電型の半導体基板であり、第１の構造体の第１の電流経路は、第１の金属層から半導体基板の裏面に形成された裏面電極までを含み、第２の構造体の第２の電流通路は、第２の金属層から第１導電型の半導体多層膜に電気的に接続された電極までを含む、請求項９に記載の面発光型半導体レーザ装置。
【請求項１１】
第１および第２の金属層に一定の駆動電流が与えられたとき、第１の構造体がレーザ発振し、第２の構造体がレーザ発振しないように第１の構造体の第１の電流経路の抵抗および第２の構造体の第２の電流経路の抵抗が決定されている、請求項１ないし１０いずれか１つに記載の面発光型半導体レーザ装置。
【請求項１２】
第１および第２の電流狭窄層の第１および第２の導電領域は、酸化領域によって囲まれている、請求項１ないし１１いずれか１つに記載の面発光型半導体レーザ装置。
【請求項１３】
第１の構造体の周囲には、第２導電型の半導体多層膜から第１導電型の半導体多層膜に至る深さの第１の溝が形成されている、請求項１ないし１２いずれか１つに記載の面発光型半導体レーザ装置。
【請求項１４】
第２の構造体の周囲には、第２導電型の半導体多層膜から第１導電型の半導体多層膜に至る深さの第２の溝が形成されている、請求項１ないし１２いずれか１つに記載の面発光型半導体レーザ装置。
【請求項１５】
第１または第２の溝は、断続的に形成された複数の溝を含む、請求項１３または１４に記載の面発光型半導体レーザ装置。
【請求項１６】
請求項１ないし１５いずれか１つに記載の面発光型半導体レーザ装置において、第１の構造体の開口部のみからレーザ光が出射するように、第１および第２の金属層に与える駆動電流の範囲を設定する、面発光型半導体レーザの駆動方法。
【請求項１７】
請求項１ないし１５いずれか１つに記載の面発光型半導体レーザ装置と光学部材を実装したモジュール。
【請求項１８】
前記モジュールはさらに、面発光型半導体レーザ装置へ駆動電流を供給する駆動回路を含み、当該駆動回路は、第1の構造体がレーザ発振し、第２の構造体がレーザ発振しない範囲で駆動電流を供給する、請求項１７に記載のモジュール。
【請求項１９】
請求項１７または１８に記載されたモジュールと、モジュールから発せられたレーザ光を光媒体を介して送信する送信手段とを備えた、光送信装置。
【請求項２０】
請求項１７または１８に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送装置。
【請求項２１】
請求項１７または１８に記載されたモジュールと、モジュールから発せられたレーザ光を送信する送信手段とを備えた、光送信システム。
【請求項２２】
請求項１７または１８に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複写機やプリンタなどの画像形成装置や光通信装置等の光源に用いられる面発光型半導体レーザ（Vertical-Cavity Surface-Emitting Laser:以下、ＶＣＳＥＬと称する）に関する。
【背景技術】
【０００２】
ＶＣＳＥＬは、半導体基板の主面側から光を放出するタイプのレーザダイオードとして、複写機や光通信装置などの光源として利用されている。ＶＣＳＥＬは、他の半導体装置と同様に、製造工程中あるいは回路基板等への実装時に、静電気等の高電圧に晒されることがある。素子内部に静電放電（Electrostatic discharge 以下ＥＳＤという）が生じると、瞬時に大きなスパイク電流が流れるため、素子の破壊または劣化が生じ、正常な動作を行い得ない故障の原因となる。
【０００３】
特許文献１は、基板上に、レーザ光を出射する第１の選択酸化型のメサと、レーザ光の出射を抑制する第２の選択酸化型のメサとを形成し、第２のメサを設けることで酸化アパーチャーの面積を増加させ、ＥＳＤに対する耐圧を高くする技術を開示している。
【０００４】
【特許文献１】特開２００５−２５２２４０号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示されているように、レーザ光を出射する第１のメサと別個に第２のメサを基板上に形成し、第１のメサと第２のメサによる導電領域の面積を増加させることで、ＥＳＤによる耐圧を向上させることができるが、その一方において、第１のメサと第２のメサの導電領域（電流狭窄層）の径が等しいと、通常の駆動時に印加された電流のうちの約半分が利用されずに無駄に消費されてしまい、電流利用効率が悪いという課題があった。特に、第２のメサの導電領域の径が第１のメサの導電領域よりも大きい場合には、その利用効率の低下は尚更高くなる。
【０００６】
本発明は、上記従来の課題を解決するものであり、ＥＳＤの耐圧を向上させつつ電流利用効率の低下を抑制する、面発光型半導体レーザを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る面発光型半導体レーザ装置は、基板と、基板上に形成されたレーザ光を出射する第１の構造体と、基板上に形成された第２の構造体とを含み、第１の構造体は、第１導電型の半導体多層膜、活性層、第１の導電領域が形成された第１の電流狭窄層、第２導電型の半導体多層膜、および当該第２導電型の半導体多層膜に電気的に接続される第１の金属層を含み、第１の金属層にはレーザ光が出射される開口部が形成されており、第２の構造体は、第１導電型の半導体多層膜、活性層、第２の導電領域が形成された第２の電流狭窄層、第２導電型の半導体多層膜、および当該第２導電型の半導体多層膜に電気的に接続される第２の金属層を含み、第１の構造体における第１の金属層から第１導電型の半導体多層膜に至る第１の電流経路の抵抗が、第２の構造体における第２の金属層から第１導電型の半導体多層膜に至る第２の電流経路の抵抗よりも小さく、かつ、第１の金属層と第２の金属層が電気的に接続されている。
【０００８】
好ましくは、第２の構造体は、複数の構造体を含み、複数の構造体の各々が第１導電型の半導体多層膜、活性層、第２の導電領域が形成された第２の電流狭窄層、第２導電型の半導体多層膜、および当該第２導電型の半導体多層膜に電気的に接続される第２の金属層を含む。
【０００９】
好ましくは、第１の構造体の第１の電流狭窄層の第１の導電領域の抵抗が第２の電流狭窄層の第２の導電領域の抵抗よりも小さく、第１の構造体の第１の導電領域の面積は、第２の構造体の第２の導電領域の面積よりも大きい。
【００１０】
第２の構造体の第２の電流経路は、第２の金属層と第２導電型半導体多層膜との間に高抵抗領域を含むことができ、高抵抗領域は、第１の金属層が接続される第２導電型の半導体多層膜の不純物濃度よりも濃度が低い高抵抗膜、あるいは、２導電型の半導体多層膜にプロトン等のイオンを注入して形成された領域である。第１の金属層は第２導電型の半導体多層膜にオーミック接続され、第２の金属層は第２導電型の半導体多層膜にショットキー接続されるようにしてもよい。
【００１１】
さらに第１の構造体の第１の電流経路は、第２の構造体の第２の電流経路よりも短い。好ましくは、基板は、第１導電型の半導体基板であり、第１の構造体の第１の電流経路は、第１の金属層から半導体基板の裏面に形成された裏面電極までを含み、第２の構造体の第２の電流通路は、第２の金属層から第１導電型の半導体多層膜に電気的に接続されたイントラキャビティ電極までを含む。
【００１２】
好ましくは、第１の構造体がレーザ発振し、第２の構造体がレーザ発振しないように第１の構造体の第１の電流経路の抵抗および第２の構造体の第２の電流経路の抵抗が決定されている。好ましくは面発光型半導体レーザ装置を含むモジュールは、面発光型半導体レーザ装置へ駆動電流を供給する駆動回路を含み、当該駆動回路は、第1の構造体がレーザ発振し、第２の構造体がレーザ発振しない範囲で駆動電流を供給する。
【発明の効果】
【００１３】
本発明によれば、レーザ光を出射する第１の構造体と第２の構造体を基板上に形成し、第２の構造体における電流経路の抵抗が第１の構造体における電流経路の抵抗よりも高くするようにしたので、通常のレーザ駆動時に、第２の構造体へ供給される電流の割合を小さくすることができ、言い換えれば、第１の構造体へ供給される電流の割合を高くすることができ、その結果、駆動電流の利用効率の低下を抑制することができる。また、ＥＳＤ等の高電流が印加された場合には、第１および第２の構造体の合算された通電領域の面積によりＥＳＤ耐圧を向上させることができる。さらに、電流経路の抵抗が大きい第２の構造体を複数設けることで、従来構造と比較して、第１の構造体のレーザ発振するしきい値電流を低下させることができ、その結果、第１の構造体におけるレーザ発振が容易となり、このことは駆動電流の利用効率の低下を抑制することにもつながる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の最良の実施の形態について図面を参照して詳細に説明する。
【実施例】
【００１５】
図１（ａ）は、本発明の第１の実施例に係るＶＣＳＥＬの概略平面図、図１（ｂ）はそのＡ−Ａ線断面を拡大した図である。本実施例のＶＣＳＥＬ１０は、ｎ型ＧａＡｓ基板１２、ｎ型のＡｌＧａＡｓ系半導体膜を多層積層した下部ＤＢＲ(Distributed Bragg Reflector:分布ブラック型反射鏡)１４、活性層１６、ｐ型のＡｌＡｓ層からなる電流狭窄層１８、ｐ型のＡｌＧａＡｓ系半導体膜を多層積層した上部ＤＢＲ２０、絶縁膜２２、絶縁膜２２上にパターン形成されたｐ側上部電極層２４、基板の裏面に形成されたｎ側下部電極層２６を含んで構成される。
【００１６】
基板上には、レーザ光を出射するメサタイプの構造体３０と、構造体３０を中心に放射状に広がる８つの非メサタイプの構造体４０−１、４０−２、・・・４０−８が形成されている。構造体３０は、円筒状のポストまたはメサ構造をしており、その周囲がリング状もしくは環状の溝３２（図では理解を容易にするために黒く塗りつぶしている）によって囲まれている。溝３２は、好ましくは上部ＤＢＲ２０から下部ＤＢＲ１４の一部に至る深さまで積層された半導体層をエッチングして形成されている。ここでは、このような連続した１つの溝３２によって全周囲を除去された構造体３０をメサタイプと呼んでいる。
【００１７】
一方、構造体４０−１〜４０−８は、その周囲に部分的もしくは断続的に複数の溝や穴が形成されており、構造体４０−１〜４０−８の各々は、円弧状の４つの溝４２（図では理解を容易にするため黒く塗りつぶしている）によって囲まれている。４つの溝４２を仮想的に延長して結べばほぼ円形になる。ここでは、このような断続的または部分的な溝によって囲まれた構造体を非メサタイプと呼んでいる。溝４２は、好ましくは、溝３２と同時にエッチング形成され、上部ＤＢＲ２０から下部ＤＢＲ１４の一部に至るまでの深さを有している。
【００１８】
構造体３０のメサの頂部には、円形状の上部電極層２４ａが形成されており、上部電極層２４ａの中央にはレーザ出射窓となる円形状の開口部２８ａが形成されている。構造体３０はその周囲を絶縁膜２２によって覆われ、構造体３０の頂部において絶縁膜２２にコンタクトホールが形成されている。上部電極層２４ａは、コンタクトホールを介して上部ＤＢＲ２０の最上層であるｐ型ＧａＡｓコンタクト層にオーミック接続される。
【００１９】
構造体３０の電流狭窄層１８は溝３２に露出された状態で酸化され、そのとき、電流狭窄層１８の外縁に環状の酸化領域１８ａ（図中、ハッチング）が形成される。酸化領域１８ａは高抵抗領域であり、酸化領域１８ａによって囲まれた円形の導電領域に電流が閉じ込められる。また、酸化領域１８ａの屈折率により導電領域内に発振されたレーザ光が閉じ込められる。
【００２０】
構造体４０−１〜４０−８は、構造体３０と同様の半導体層を含んで構成される。構造体４０−１〜４０−８の頂部には、円形状の上部電極層２４ｂが形成されており、上部電極層２４ｂの中央には円形状の開口部２８ｂが形成されている。上部電極層２４ｂは、絶縁膜２２に形成されたコンタクトホールを介して上部ＤＢＲ２０の最上層のｐ型ＧａＡｓコンタクト層にオーミック接続されている。各構造体の上部電極層２４ｂは、配線層５０によって構造体３０の上部電極層２４ａに接続され、さらに、上部電極層２４ａは、配線層５２によって基板表面に絶縁膜２２を介して形成された円形状の電極パッド５４に接続されている。電極パッド５４は、ＶＣＳＥＬに駆動電流を注入するものであり、電極パッド５４は、図示しないボンディングワイヤが接続される。
【００２１】
構造体４０−１〜４０−８の電流狭窄層１８には、溝４２に露出されたときに酸化された酸化領域１８ｂ（図中、ハッチング）が形成されている。１つの構造体は４つの溝４２に囲まれているが、４つの溝４２から酸化を進行させると、４つの酸化領域１８ｂが重複し、電流狭窄層１８には４つの酸化領域１８ｂによって包囲された実質的に円形状の導電領域が形成されることになる。
【００２２】
次に、構造体３０および構造体４０−１〜４０−８の好ましい設計値を図２に示す。構造体３０の周囲に８つの構造体４０−１〜４０−８が形成されたとき、図２（ａ）に示すように、構造体３０の電流狭窄層１８の導電領域の径は約１５μｍであり、構造体４０−１〜４０−８の各々の電流狭窄層１８の導電領域の径は約５μｍである。構造体３０における上部電極層２４ａから下部電極層２６に至る電流経路の抵抗は約４０Ωであり、構造体４０−１〜４０−８の各々の上部電極層２４ｂから下部電極層２６に至る電流経路の抵抗は約３２０Ωである。構造体３０と各構造体４０−１〜４０−８は、電流狭窄層１８の導電領域の径を除き、ほぼ同様の構成であるため、両者の電流経路の抵抗の差は、実質的に両者の導電領域の面積の差を反映していることになる。
【００２３】
ＶＣＳＥＬ１０に６．４ｍＡの駆動電流が印加されると、両者の抵抗の差から、構造体３０に流れる電流は３．２ｍＡであり、各々の構造体４０−１〜４０−８に流れる電流は０．４ｍＡとなる。
【００２４】
ＶＣＳＥＬは、低電流領域で抵抗値が急激に高くなるため、小さい面積の導電領域の構造体４０−１〜４０−８があると、それらの構造体の各導電領域に流れる電流が減る（抵抗も高い）。さらにＶＣＳＥＬへの電流値が上がっていくと、抵抗は下がるため、構造体３０への導電領域への電流が増加する。そのため、従来例のように同じ若しくは大きなサイズの構造体を２つ置く場合に比べて、電流利用効率の低下を少なくすることができる。
【００２５】
図２（ｂ）は、構造体を１４個に増加したときの導電領域の径、抵抗、通電電流をそれぞれ示している。６．４ｍＡの駆動電流を印加すると、サイズの小さな構造体は、それぞれ０．１４ｍＡ（全体で２．８ｍＡ）の電流が流れ、構造体３０には４．４ｍＡの電流が流れる。サイズの小さな構造体の数を増加することによって、それらの構造体における消費電力を全体の約３割にとどめ、レーザ出射用である構造体３０の電流利用効率を全体の約７割にすることができる。
【００２６】
図３は、従来例と本実施例のＶＣＳＥＬの出力特性を比較する図である。縦軸は光出力[mW]、横軸は電流[mA]を示し、上から順に、ＥＳＤ対策がないＶＣＳＥＬ（レーザ出射用の構造体の他に構造体が形成されていないもの）、本実施例に係る１４個の構造体が形成されたＶＣＳＥＬ、従来例のＶＣＳＥＬ（レーザ出射用の構造体と同サイズの構造体が１つ形成されたＶＣＳＥＬ）を示している。このグラフは、実験データではないが、ＶＣＳＥＬのＩ−Ｌ特性から理論的に計算したものである。従来例のＶＣＳＥＬは、ＥＳＤ対策のないＶＣＳＥＬと比較して光出力が約半分程度に低下している。つまり、電流利用効率が半分しかない。これに対して本実施例のＶＣＳＥＬは、従来例のＶＣＳＥＬよりも光出力が高く、従って、従来例よりも電流利用効率が高くなっていることがわかる。さらに本実施例のＶＣＳＥＬは、従来例のＶＣＳＥＬよりもしきい値電流が低くなっているため、低電流でレーザ発振し易くなることも結果として電流利用効率の低下を抑制している。
【００２７】
上記したように、ＥＳＤ対策用の構造体、例えば４０−１〜４０−８、の電流狭窄層の導電領域の径は、レーザ出射用の構造体の導電領域の径よりも小さいことが望ましいが、径をあまり小さくしすぎると、ＶＣＳＥＬ全体の駆動電流の通電面積が小さくなり、ＥＳＤ耐圧の向上を十分に図ることができない。その一方において、ＥＳＤ対策用の構造体の導電領域の径が大きくなると、通常の駆動時に、ＥＳＤ対策用の構造体にも一定の電流が流れ、そこでレーザ発振してしまう。そこで、ＥＳＤ対策用の構造体の導電領域の径は、通常の駆動時に、ＥＳＤ対策用の構造体がレーザ発振しないような径、すなわち抵抗にすることが望ましい。これにより、ＥＳＤ対策用の構造体の上部電極層２４ｂの開口部２８ｂからレーザ光が出射されることはない。勿論、ＥＳＤ対策用の構造体は、そもそもレーザ光を出射する必要がないため、図４に示すように、構造体４０−１〜４０−８の上部電極層２４ｂに開口部を形成しないようにしてもよい。
【００２８】
上記実施例では、構造体４０−１〜４０−８の導電領域の面積を構造体３０のものより小さく、構造体４０−１〜４０−８の電流経路の抵抗を高くしたが、導電領域の面積を大きくする以外にも構造体４０−１〜４０−８の電流経路の抵抗を高くすることができる。以下の説明では、便宜上、レーザ光を出射する構造体を参照番号６０とし、ＥＳＤ対策用の構造体を参照番号７０とし、構造体６０および７０の構成は、図１の構造体と同様とする。
【００２９】
図５（ａ）に示すように、ＥＳＤ対策用の構造体７０の上部電極層２４ｂが上部ＤＢＲ２０と接続される領域に、プロトンをイオン注入し、上部ＤＢＲ２０に高抵抗領域１００を形成する。一方、レーザ出射用の構造体６０の上部電極層２４ａは、ｐ型上部ＤＢＲ２０の最上層のｐ型ＧａＡｓ層２０ａとオーミック接続される。これにより、構造体７０における上部金属層２４ｂから上部ＤＢＲ２０への電流経路の抵抗を構造体６０における電流経路の抵抗よりも高くすることができる。
【００３０】
図５（ｂ）に示すように、構造体７０の上部電極層２４ｂがｐ型の上部ＤＢＲ２０に直接接続されるようにする。すなわち、上部ＤＢＲ２０の最上層であるｐ型ＧａＡｓコンタクト層２０ａを、上部電極層２４ｂが接続される領域から除去し、ｐ型ＡｌＧａＡｓ層を露出させる。ｐ型ＡｌＧａＡｓ層は、コンタクト層２０ａよりも不純物濃度が低く、上部電極層２４ｂが接続されたときショットキー接続となる。一方、構造体６０の上部電極層２４ａは上部ＤＢＲ２０の最上層であるＧａＡｓコンタクト層２０ａにオーミック接続される。これにより、構造体７０における上部金属層２４ｂから上部ＤＢＲ２０への電流経路の抵抗を構造体６０における電流経路の抵抗よりも高くすることができる。
【００３１】
図５（ｃ）に示すように、構造体７０の上部電極層２４ｂが高抵抗膜１１０を介してｐ型ＧａＡｓコンタクト層２０ａに接続されようにする。例えば、上部金属層２４ｂが接続される領域に、コンタクト層２０ａよりも不純物濃度が低い高抵抗膜１１０を形成する。一方、構造体６０の上部電極層２４ａは、上部ＤＢＲ２０の最上層であるｐ型ＧａＡｓコンタクト層２０ａにオーミック接続される。これにより、構造体７０における上部金属層２４ｂから上部ＤＢＲ２０への電流経路の抵抗を構造体６０における電流経路の抵抗よりも高くすることができる。
【００３２】
また、図６に示すように、構造体７０に隣接してｎ型下部ＤＢＲ１４の一部が露出する領域を形成し、そこに絶縁膜２２のコンタクトホールを介して下部ＤＢＲ１４に接続されるｎ側電極層１２０を形成する。ｎ側電極層１２０は、いわゆるイントラキャビティ構造の電極である。構造体７０のｐ側上部電極層２４ｂから注入された電流は、上部ＤＢＲ２０、電流狭窄層１８、活性層１６、および下部ＤＢＲ１４を介してｎ側電極層１２０へ通じる。一方、構造体６０のｐ側上部電極層２４ａから注入された電流は、上部ＤＢＲ２０、電流狭窄層１８、活性層１６、下部ＤＢＲ１４、およびｎ型ＧａＡｓ基板１２を介してｎ側下部電極層２６へ通じる。構造体７０における電流経路を構造体６０における電流経路よりも長くすることで、構造体７０の電流経路の抵抗を高くすることができる。
【００３３】
図５や図６に示す方法を用いてＥＳＤ対策用構造体の抵抗をレーザ出射用構造体の抵抗よりも高くした場合には、必ずしも、ＥＳＤ対策用の構造体の電流狭窄層の導電領域の径または面積を、レーザ出射用の構造体の導電領域の径または面積より小さくする必要はない。
【００３４】
次に、ＶＣＳＥＬ上に形成されるレーザ出射用の構造体とＥＳＤ対策用の構造体のレイアウト例を説明する。図７に示すレイアウトでは、構造体６０がメサタイプであり、溝１３０によって全周囲を除去された円筒状またはポスト構造をしている。一方、構造体７０は、非メサタイプであり、その周囲は溝１３０によって完全に除去されておらず、部分的に半導体層が残っている。
【００３５】
溝１３０は、上部ＤＢＲ２０から下部ＤＢＲ１４の一部が露出するまでの深さに形成され、構造体６０の全周囲を覆い、かつ構造体７０の左側に半導体層が一定の幅で残存する架橋部１３２を除き構造体７０を覆っている。構造体６０の上部電極層２４ａは、レーザ光を出射するための開口部２８ａが中央に形成された環状体であって、構造体６０の頂部において絶縁膜２２に形成されたコンタクトホールを介して上部ＤＢＲ２０の最上層のＧａＡｓコンタクト層にオーミック接続されている。
【００３６】
構造体６０の上部電極層２４ａは、その側壁、溝１３０の表面、構造体７０の側面を延在する配線層５０によって構造体７０の上部電極層２４ｂに接続されている。構造体７０の上部電極層２４ｂは、絶縁膜２２に形成されたコンタクトホールを介して上部ＤＢＲ２０のコンタクト層とオーミック接続されるが、その中央にはレーザ出射用の開口部が形成されていない。上部電極層２４ｂは、絶縁膜２２を介して架橋部１３２上を延在する配線層５２に接続され、この配線層５２は、電極パッド５４に接続されている。ここでは、構造体７０のサイズを構造体６０よりも大きくしており、すなわち、電流狭窄層１８の導電領域の面積を大きくしているが、この場合、図５や図６で例示したような方法により構造体７０における電流経路の抵抗を構造体６０の抵抗よりも大きくする。
【００３７】
図８に示すレイアウトは、構造体６０および構造体７０の双方が非メサタイプになっている。構造体６０の周囲は、４つのほぼ円弧状の溝１４０−１、１４０−２、１４０−３、１４０−４が形成されている。溝１４０−３と溝１４０−４の間には、半導体層をエッチングされずに残った細長い第１の架橋部１４２が形成され、第１の架橋部１４２が構造体７０まで延びている。
【００３８】
構造体７０は、その周囲が溝１５０によって除去されているが、第１の架橋部１４２に加えて第２の架橋部１５２が残存している。構造体６０の上部電極層２４ａは、絶縁膜２２を介して第１の架橋部１４２上を延在する配線層５０に接続され、配線層５０は、溝１５０を通過して構造体７０の上部電極層２４ｂに接続される。上部電極層２４ｂは、絶縁膜２２を介して第２の架橋部１５２上を延在する配線層５２に接続され、この配線層５２は電極パッド５４に接続される。
【００３９】
さらに他のレイアウト例を図９に示す。図９（ａ）は、メサタイプの構造体６０と、非メサタイプの構造体７０が形成されている。構造体６０の周囲は、溝１６０が形成されているが、構造体７０の周囲にはＣ溝１６２が形成されている。図９（ｂ）は、非メサタイプの構造体６０と非メサタイプの構造体７０である。基板上に、同心円状の２つのＣ溝１７０、１７２（図中、ハッチングで表示）が形成され、外側のＣ溝１７２が構造体７０を取り囲み、内側のＣ溝１７０が構造体６０を取り囲む。構造体７０は、リング状となり、その頂部にＣ型のｐ側上部電極層２４ｂが形成される。
【００４０】
図９（ｃ）は、図９（ｂ）のレイアウトの変形であり、構造体６０を覆う溝１７４（図中、ハッチングで表示）が円弧状にになっている。構造体６０の上部電極層２４ａと構造体７０の上部電極層２４ｂとが一体となって扇型を構成し、配線層５２を介して電極パッド５４に接続されている。
【００４１】
図６および図７のレイアウトは、構造体６０、構造体７および電極パッド５４の中心がほぼ直線状に並んでいるが、図９のレイアウトは、構造体６０と構造体７０とを近接しているためチップサイズを小さくすることができる。
【００４２】
次に、図１に示すＶＣＳＥＬの具体的な構成例を説明する。有機金属気相成長(ＭＯＣＶＤ)法により、ｎ型ＧａＡｓ基板１２上に順に、Ｓｉキャリア濃度１×１０18ｃｍ-3、膜厚０．２μｍ程度のｎ型ＧａＡｓバッファ層、キャリア濃度１×１０18ｃｍ-3、総膜厚約４μｍ、それぞれの膜厚が媒質内波長の１／４となるＡｌ0.9Ｇａ0.1ＡｓとＡｌ0.12Ｇａ0.88Ａｓからなる４０．５周期の下部ｎ型ＤＢＲ１４、アンドープ下部Ａｌ0.6Ｇａ0.4Ａｓスぺーサー層とアンドープ量子井戸活性層(膜厚７０ｎｍＧａＡｓ量子井戸層３層と膜厚５０ｎｍＡｌ0.3Ｇａ0.7Ａｓ障壁層４層とで構成されている)とアンドープ上部Ａｌ0.6Ｇａ0.4Ａｓスぺーサー層とで構成された膜厚が媒質内波長となる活性層１６、炭素キャリア濃度が１×１０18ｃｍ-3、総膜厚が約３μｍ、それぞれの膜厚が媒質内波長の１／４となるＡｌ0.9Ｇａ0.1ＡｓとＡｌ0.12Ｇａ0.88Ａｓからなる３０周期の上部ｐ型ＤＢＲ２０を順次積層する。上部ＤＢＲ２０の最下層には、電流狭窄層１８として機能するｐ型のＡｌＡｓ層が含まれている。上部ＤＢＲ２０の最上層には、キャリア濃度１×１０19ｃｍ-3、膜厚２０ｎｍのｐ型のＧａＡｓコンタクト層が含まれている。
【００４３】
また、ＤＢＲの電気的抵抗を下げるために、Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.12Ｇａ0.88Ａｓの界面にＡｌ組成を９０％から３０％に段階的に変化させた膜厚が２０ｎｍ程度の領域を設けることも可能である。
【００４４】
絶縁膜２２は、例えばＳｉＯＮであり、ｐ側上部電極層２４ａ、２４ｂは、例えば、金（Ａｕ）とチタン（Ｔｉ）を積層したものである。ｎ側下部電極層２６は、例えば金とＧｅ（ゲルマニウム）を積層したものである。
【００４５】
基板上に溝３２、４２を形成し、溝３２、４２によって構造体３０および構造体４０−１〜４０−８の側面を露出させた後、電流狭窄層１８が酸化される。例えば３４０℃の水蒸気雰囲気に基板を一定時間晒し、電流狭窄層１８であるｐ型ＡｌＡｓ層が露出した側面から一定距離だけ内部へ向けて酸化される。これにより、ＡｌＡｓ層の外縁に酸化領域１８ａ、１８ｂが形成され、この酸化領域１８ａ、１８ｂによって未酸化の導電領域が取り囲まれる。未酸化の領域は電流および光を閉じ込める領域となる。
【００４６】
上記実施例では、基板上にレーザ発光用の構造体が１つ形成されたシングルスポットタイプのＶＣＳＥＬを示したが、これに限らず、複数のレーザ発光用の構造体が基板上に形成されたマルチスポットタイプであっても本発明を適用することができる。さらに、上記実施例では、ＡｌＧａＡｓ系の半導体層を用いたＶＣＳＥＬを示したが、勿論、これ以外のＩＩＩ−Ｖ族化合物半導体層を用いたＶＣＳＥＬであってもよい。
【００４７】
図１０は、ＶＣＳＥＬチップが実装された半導体レーザ装置のパッケージ（モジュール）例を示す概略断面を示す図である。パッケージ３００では、金属ステム３３０上のサブマウント３２０上に、ＶＣＳＥＬアレイが形成されたチップ３１０が固定されている。導電性のリード３４０、３４２は、ステム３３０の貫通孔（図示省略）内に挿入され、一方のリード３４０は、チップ３１０の裏面に形成されたｎ側の下部電極２６に電気的に接続され、他方のリード３４２は、チップ３１０の上面に形成された電極パッド５４（図１を参照）にボンディングワイヤ等を介して電気的に接続される。
【００４８】
キャップ３５０の出射窓３５２内にボールレンズ３６０が固定されている。ボールレンズ３６０の光軸は、開口部２８ａの中心とほぼ一致するように位置決めされる。また、チップ３１０とボールレンズ３６０との距離は、チップ３１０からのレーザ光の放射角度θ内にボールレンズ３６０が含まれるように調整される。リード３４０、３４２間に順方向の電圧が印加されると、チップ３１０からレーザ光が出射され、ボールレンズ３６０を介して外部へ出力される。なお、キャップ内に、ＶＣＳＥＬの発光状態をモニターするための受光素子を含ませるようにしてもよい。
【００４９】
図１１は、さらに他のパッケージの構成を示す図であり、好ましくは、後述する空間伝送システムに使用される。同図に示すパッケージ３０２は、ボールレンズ３６０を用いる代わりに、キャップ３５０の中央の出射窓３５２内に平板ガラス３６２を固定している。平板ガラス３６２の中心は、チップ３１０の光軸と一致するように位置決めされる。チップ３１０と平板ガラス３６２との距離は、平板ガラス３６２の開口径がチップ３１０からのレーザ光の放射角度θ以上になるように調整されている。
【００５０】
図１２は、図１１に示すパッケージまたはモジュールを光送信装置に適用したときの構成を示す断面図である。光送信装置４００は、ステム３３０に固定された円筒状の筐体４１０と、筐体４１０の端面に一体に形成されたスリーブ４２０と、スリーブ４２０の開口４２２内に保持されるフェルール４３０と、フェルール４３０によって保持される光ファイバ４４０とを含んで構成される。
【００５１】
ステム３３０の円周方向に形成されたフランジ３３２には、筐体４１０の端部が固定される。フェルール４３０は、スリーブ４２０の開口４２２に正確に位置決めされ、光ファイバ４４０の光軸がボールレンズ３６０の光軸に整合される。フェルール４３０の貫通孔４３２内に光ファイバ４４０の芯線が保持されている。
【００５２】
チップ３１０の表面から出射されたレーザ光は、ボールレンズ３６０によって集光され、集光された光は、光ファイバ４４０の芯線に入射され、送信される。上記例ではボールレンズ３６０を用いているが、これ以外にも両凸レンズや平凸レンズ等の他のレンズを用いることができる。さらに、光送信装置４００は、リード３４０、３４２に電気信号を印加するための駆動回路を含むものであってもよい。さらに、光送信装置４００は、光ファイバ４４０を介して光信号を受信するための受信機能を含むものであってもよい。
【００５３】
図１３は、図１１に示すパッケージを空間伝送システムに用いたときの構成を示す図である。空間伝送システム５００は、パッケージ３００と、集光レンズ５１０と、拡散板５２０と、反射ミラー５３０とを含んでいる。空間伝送システム５００では、パッケージ３００に用いられたボールレンズ３６０を用いる代わりに、集光レンズ５１０を用いている。集光レンズ５１０によって集光された光は、反射ミラー５３０の開口５３２を介して拡散板５２０で反射され、その反射光が反射ミラー５３０へ向けて反射される。反射ミラー５３０は、その反射光を所定の方向へ向けて反射させ、光伝送を行う。空間伝送の光源の場合には、マルチスポット型のＶＣＳＥＬを用い、高出力を得るようにしてもよい。
【００５４】
図１４は、ＶＣＳＥＬを光源に利用した光伝送システムの一構成例を示す図である。光伝送システム６００は、ＶＣＳＥＬが形成されたチップ３１０を含む光源６１０と、光源６１０から放出されたレーザ光の集光などを行う光学系６２０と、光学系６２０から出力されたレーザ光を受光する受光部６３０と、光源６１０の駆動を制御する制御部６４０とを有する。制御部６４０は、ＶＣＳＥＬを駆動するための駆動パルス信号を光源６１０に供給する。光源６１０から放出された光は、光学系６２０を介し、光ファイバや空間伝送用の反射ミラーなどにより受光部６３０へ伝送される。受光部６３０は、受光した光をフォトディテクターなどによって検出する。受光部６３０は、制御信号６５０により制御部６４０の動作（例えば光伝送の開始タイミング）を制御することができる。
【００５５】
次に、光伝送システムに利用される光伝送装置の構成について説明する。図１５は、光伝送装置の外観構成を示している。光伝送装置７００は、ケース７１０、光信号送信／受信コネクタ接合部７２０、発光／受光素子７３０、電気信号ケーブル接合部７４０、電源入力部７５０、動作中を示すＬＥＤ７６０、異常発生を示すＬＥＤ７７０、ＤＶＩコネクタ７８０、送信回路基板／受信回路基板７９０を有している。
【００５６】
光伝送装置７００を用いた映像伝送システムを図１６に示す。映像伝送システム８００は、映像信号発生装置８１０、画像表示装置８２０、ＤＶＩ用電気ケーブル８３０、送信モジュール８４０、受信モジュール８５０、映像信号伝送光信号用コネクタ８６０、光ファイバ８７０、制御信号用ケーブルコネクタ８８０、電源アダプタ８９０、ＤＶＩ用電気ケーブル９００を含んでいる。映像信号発生装置８１０で発生された映像信号を液晶ディスプレイなどの画像表示装置８２０に伝送するため、図１５に示す光伝送装置を利用している。
【００５７】
上記実施例は例示的なものであり、これによって本発明の範囲が限定的に解釈されるべきものではなく、本発明の構成要件を満足する範囲内で他の方法によっても実現可能であることは言うまでもない。
【産業上の利用可能性】
【００５８】
本発明に係る面発光型半導体レーザ装置は、プリンタ等の画像形成装置の光源や、通信用の光源として広く利用される。
【図面の簡単な説明】
【００５９】
【図１】図１（ａ）は本発明の第１の実施例に係るＶＣＳＥＬの概略平面図、図１（ｂ）はそのＡ−Ａ線断面を拡大した図である。
【図２】ＶＣＳＥＬの構造体の好ましい設計値を示す図である。
【図３】本実施例のＶＣＳＥＬと従来のＶＣＳＥＬとの出力特性を比較する図である。
【図４】図１に示すＶＣＳＥＬの変形例である。
【図５】ＥＳＤ対策用構造体の電流経路の抵抗を高くする例を説明する図であり、ＶＣＳＥＬ上に形成されたレーザ光出射用の構造体とＥＳＤ対策用構造体の断面図を示す。
【図６】ＥＳＤ対策用構造体の電流経路の抵抗を高くする他の例を説明する図である。
【図７】本実施例に係るＶＣＳＥＬのレイアウト例を示し、図７（ａ）はＶＣＳＥＬの概略平面図、図７（ｂ）はそのＢ−Ｂ線断面図である。
【図８】本実施例に係るＶＣＳＥＬのレイアウト例を示し、図８（ａ）はＶＣＳＥＬの概略平面図、図８（ｂ）はそのＢ−Ｂ線断面図である。
【図９】図９（ａ）ないし（ｃ）は、本実施例に係るＶＣＳＥＬの他のレイアウト例を示す概略平面図である。
【図１０】ＶＣＳＥＬが形成された半導体チップを実装したパッケージの構成を示す概略断面図である。
【図１１】他のパッケージの構成を示す概略断面図である。
【図１２】図１０に示すパッケージを用いた光送信装置の構成を示す概略断面図である。
【図１３】図１１に示すパッケージを空間伝送システムに用いたときの構成を示す図である。
【図１４】光伝送システムの構成を示すブロック図である。
【図１５】光伝送装置の外観構成を示す図である。
【図１６】図１３の光伝送装置を利用した映像伝送システムを示す図である。
【符号の説明】
【００６０】
１０：ＶＣＳＥＬ                    １２：基板
１４：下部ＤＢＲ                    １６：活性層
１８：電流狭窄層                    １８ａ、１８ｂ：酸化領域
２０：上部ＤＢＲ                    ２２：絶縁膜
２４ａ、２４ｂ：上部電極層          ２６：下部電極層
２８ａ、２８ｂ：開口部              ３０：構造体
３２：溝                            ４０−１〜４０−８：構造体
４２：溝                            ５０：配線層
５２：配線層                        ５４：電極パッド
６０：レーザ光出射用構造体          ７０：ＥＳＤ対策用構造体
１００：高抵抗領域                １１０：高抵抗膜
１２０：ｎ側電極層                １３０：溝
１３２：架橋部                    １４０−１〜１４０−４：溝
１４２：第１の架橋部              １５０：溝
１５２：第２の架橋部              １６０：溝
１７０、１７２：Ｃ溝              １７４：円弧状の溝
【図１】
2008027949.tif 000003
【図２】
2008027949.tif 000004
【図３】
2008027949.tif 000005
【図４】
2008027949.tif 000006
【図５】
2008027949.tif 000007
【図６】
2008027949.tif 000008
【図７】
2008027949.tif 000009
【図８】
2008027949.tif 000010
【図９】
2008027949.tif 000011
【図１０】
2008027949.tif 000012
【図１１】
2008027949.tif 000013
【図１２】
2008027949.tif 000014
【図１３】
2008027949.tif 000015
【図１４】
2008027949.tif 000016
【図１５】
2008027949.tif 000017
【図１６】
2008027949.tif 000018