(57)【要約】【課題】  ｐｎ接合ダイオードでは、順方向電圧印加時にｎ−型半導体層に少数キャリアが注入されるため、逆回復時間ｔｒｒが大きい問題がある。一方、ショットキーバリアダイオードでは、ショットキー接合領域におけるリーク電流が大きくなる問題がある。【解決手段】  ｎ−型半導体層に互いに分離した島状のｐ型半導体領域を複数設ける。ｎ−型半導体層上を被覆する絶縁膜に第１開口部および第２開口部を設けて金属層を設ける。動作領域の最外周のｐ型半導体領域と隣接するｎ−型半導体層は第１開口部を介して、また内側のｐ型半導体領域は第２開口部を介して、金属層とコンタクトする。全てのｐ型半導体領域は金属層とオーミック接合を形成し、最外周のｎ−型半導体層のみ金属層とショットキー接合を形成する。ショットキー接合面積が小さくなるのでリーク電流を低減でき、また分離したｐ型半導体領域と、動作領域端部のショットキー接合領域によって、逆回復時間ｔｒｒを向上させることができる。【選択図】    図１
2008251922.tif 000002
【特許請求の範囲】
【請求項１】
一導電型半導体基板と、
該半導体基板上に設けられた一導電型半導体層と、
該一導電型半導体層に互いに離間して設けられた複数の逆導電型半導体領域と、
該一導電型半導体層の一主面に設けられた絶縁膜と、
該絶縁膜に設けられ一の前記逆導電型半導体領域および該一の逆導電型半導体領域に接する前記一導電型半導体層が露出する第１開口部と、
前記絶縁膜に設けられ他の前記逆導電型半導体領域が露出する第２開口部と、
前記絶縁膜上に設けられ、前記第１開口部および第２開口部を介して前記逆導電型半導体領域とコンタクトする金属層と、
を具備することを特徴とするダイオード。
【請求項２】
前記第１開口部は、前記第２開口部の周囲に設けられることを特徴とする請求項１に記載のダイオード。
【請求項３】
前記金属層は、前記逆導電型半導体領域とオーミック接合することを特徴とする請求項１に記載のダイオード。
【請求項４】
前記金属層は、前記第１開口部から露出した前記一導電型半導体層とショットキー接合することを特徴とする請求項１に記載のダイオード。
【請求項５】
隣り合う前記逆導電型半導体領域間の前記半導体層の表面は前記絶縁膜により被覆されることを特徴とする請求項１に記載のダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードに関し、特にリーク電流の低減と、スイッチングタイムの高速化を実現したダイオードに関する。
【背景技術】
【０００２】
ダイオードの代表的な構造として、ｐｎ接合ダイオードとショットキーバリアダイオードが知られている。
【０００３】
図５には、ｐｎ接合ダイオード１１０の断面図を示す。
【０００４】
ｐｎ接合ダイオード１１０は、ｎ＋型シリコン半導体基板１１１上にｎ−型半導体層１１２を積層した基板ＳＢ’表面の動作領域ＯＲに、高濃度のｐ型不純物を拡散するなどしたｐ型不純物領域１１３およびガードリング１１７を設ける。基板ＳＢ’表面に設けた絶縁膜１１５上にアノード電極１１８を設け、アノード電極１１８は絶縁膜１１５の１つの開口部ＯＰ’を介してｐ型不純物領域１１３とコンタクトする。ｎ＋型シリコン半導体基板１１１の裏面には、全面にカソード電極１１９を設ける（例えば特許文献１参照。）。
【０００５】
図６は、従来のショットキーバリアダイオード１２０を示す断面図である。
【０００６】
基板ＳＢ’はｎ＋型半導体基板１２１にｎ−半導体層１２２を積層したものである。ｎ−型半導体層１２２の動作領域ＯＲには、複数に分離された高濃度のｐ型不純物によるｐ＋型不純物領域１２３が複数設けられ、ｎ−型半導体層１２２の表面には開口部ＯＰ’を有する絶縁膜１２５を設け、開口部ＯＰ’を介してｎ−型半導体層１２２とショットキー接合を形成する金属層１２６を設ける。この金属層１２６は例えばＴｉである。更に金属層１２６全面を覆ってアノード電極１２８となるＡｌ層を設ける。半導体基板ＳＢ’外周には耐圧を確保するために高濃度のＰ型不純物を拡散したガードリング１２７が設けられ、その一部が金属層１２６とコンタクトする。基板ＳＢ’裏面はカソード電極１２９が設けられる。
【０００７】
このダイオード（以下ＪＢＳ：Junction  Barrier  Schottky  Diode）１２０に逆バイアスを印加すると、図６の如くｐ＋型不純物領域１２３からｎ−型半導体層１２２に空乏層５０が広がる。隣り合うｐ＋型不純物領域１２３の離間距離をその空乏層５０がピンチオフする幅以下に設けることで、逆バイアス印加時にショットキー接合部でリーク電流が発生しても、空乏層５０により遮断できるものである。すなわち、金属層１２６の特性として、リーク電流特性をそれほど考慮せずに、順方向電圧特性の低いものを選択することができる（例えば特許文献２参照。）。
【特許文献１】特開平１０−３３５６７９号公報（第２０頁、第３７図）
【特許文献２】特開２０００−２６１００４号公報  （第２−４頁、第１、３図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図５の如き、ｐｎ接合ダイオード１１０は、一般的には逆方向降伏電圧が高いため、高耐圧用途に採用されることが多いが、順方向電圧ＶＦ特性も高いため消費電力が大きい問題がある。
【０００９】
また、ｐｎ接合ダイオード１１０では、スイッチングタイムの増加や、逆回復損失の増大によりスイッチング特性が劣化する問題もある。
【００１０】
すなわち、順方向電圧印加時にはｐ型不純物領域からｎ−型半導体層に少数キャリアであるホールが注入される。この状態で逆方向電圧を印加した場合、ｎ−型半導体層１２２に蓄積された少数キャリアの引き抜きあるいは再結合を経た後でないと、電流が遮断できない。つまり少数キャリアの引き抜きあるいは再結合に要する時間（逆回復時間ｔｒｒ）が増大し、これがスイッチングタイムの増加や、逆回復損失の増大によりスイッチング特性の劣化の要因となる。
【００１１】
これを解決するために、いわゆるライフタイムキラーと呼ばれる重金属をｎ−型半導体層１１２にドープする方法が知られているが、重金属のドープ量が多すぎても抵抗増加による順方向電圧特性が劣化する問題があった。
【００１２】
逆回復時間ｔｒｒを短縮する方法として、ｐ型不純物領域の不純物濃度を低減し、ドリフト層となるｎ−型半導体層１２２へのホール注入量を減少させることが考えられる。
【００１３】
しかし、ｐ型不純物領域の不純物濃度を低減すると、当然ながらｎ−型半導体層１２２でのキャリア（ホール）蓄積量が低減するため、伝導度変調効果の減少につながる。従って、定格電流付近での順方向電圧ＶＦが増大する問題がある。
【００１４】
一方、ショットキーバリアダイオードは、一般的には順方向電圧特性が低く、スイッチング時間（逆回復時間ｔｒｒ）が短い特性を有している。しかし、ｎ−型半導体層と金属層とがショットキー接合を形成するため、ショットキー接合界面でのリーク電流が高い問題がある。
【００１５】
そこで、図６の如きＪＢＳ１２０が採用され、ショットキー接合界面でリーク電流が発生した場合であっても空乏層５０のピンチオフを利用してこれを遮断し、リーク電流の低減を図っている。
【００１６】
しかし、この方法は理論的には可能であっても実際には空乏層５０のみでリーク電流の経路を完全に遮断するのは困難である。空乏層５０は電圧印加により発生するが、例えば４０Ｖ程度の耐圧のＪＢＳ１２０では、ｎ−型半導体層１２２の比抵抗が低いため、空乏層５０が設計値通りに十分広がらない場合もある。図６の構造では１カ所でも空乏層５０の広がりが十分でなくピンチオフできない領域があれば、リーク電流を抑制することは不可能である。
【００１７】
またＪＢＳ１２０においても、スイッチングタイムが増加する問題がある。例えば約０．６Ｖを超える順方向電圧ＶＦでＪＢＳ１２０を動作させると、ｐ＋型半導体領域１２３からｎ−型半導体層１２２へ少数キャリア（ホール）が注入されやすい状態となる。
【００１８】
この状態で逆方向電圧を印加すると、ｐｎ接合ダイオード１１０の場合と同様に、ｎ−型半導体層１２２に蓄積された少数キャリアの引き抜きあるいは再結合を経た後、ｎ−型半導体層１２２に空乏層５０が広がる。つまりＪＢＳ１２０においても、逆回復時間ｔｒｒが増加し、スイッチングタイムの増加やスイッチング特性が劣化する問題があった。
【課題を解決するための手段】
【００１９】
本発明は、かかる課題に鑑みてなされ、第１に、一導電型半導体基板と、該半導体基板上に設けられた一導電型半導体層と、該一導電型半導体層に互いに離間して設けられた複数の逆導電型半導体領域と、該一導電型半導体層の一主面に設けられた絶縁膜と、該絶縁膜に設けられ一の前記逆導電型半導体領域および該一の逆導電型半導体領域に接する前記一導電型半導体層が露出する第１開口部と、前記絶縁膜に設けられ他の前記逆導電型半導体領域が露出する第２開口部と、前記絶縁膜上に設けられ、前記第１開口部および第２開口部を介して前記逆導電型半導体領域とコンタクトする金属層と、を具備することにより解決するものである。
【発明の効果】
【００２０】
本実施形態によれば、第１に、動作領域において周辺部のみでｎ−型半導体層がショットキー接合を形成し、ｐ型不純物領域は金属層とオーミック接合を形成して動作領域の大部分でｐｎ接合ダイオードとして動作する。このため、ショットキー接合領域の面積の低減によるリーク電流の低減が実現する。
【００２１】
第２に、動作領域の周辺部ではｎ−型半導体層と金属層がショットキー接合し、金属からのキャリアの供給がほぼ無限なので、耐圧を得る場合に有効となる。
【００２２】
第３に、動作領域のｐ型半導体領域は、複数に分離された領域であるので、ｐｎ接合ダイオードより逆回復時間ｔｒｒを低減することができる。本実施形態では、動作領域はそのほとんどの領域においてｐ型半導体領域とオーミック接合を形成し、ｐｎ接合ダイオードとして機能する。しかし、動作領域の全面にｐ型半導体領域を形成したｐｎ接合ダイオード（図５参照）と比較して、ｐ型半導体領域の総体積を小さくして電荷量を低減する。このため、順方向電圧印加時のｎ−型半導体層への少数キャリア（ホール）の注入を低減できる。すなわち、逆方向電圧印加時にホールの引き抜きや再結合の時間も短くなり逆回復時間ｔｒｒを短縮できる。
【００２３】
第４に、ショットキー接合領域を有することによりｐｎ接合ダイオードより、逆回復時間ｔｒｒを低減することができる。ショットキー接合領域では、電子のみの移動でホールの移動がないため逆方向電圧印加時にｎ−型半導体層中に蓄積した少数キャリア（ホール）をショットキー接合領域に集結した電子と再結合させて消滅させることができる。
【００２４】
これにより従来のｐｎ接合ダイオード（図５）と比較して逆回復時間ｔｒｒの低減によるスイッチング時間の低減や、スイッチング特性の改善に寄与できる。
【発明を実施するための最良の形態】
【００２５】
本発明の実施の形態を図１から図４を用いて詳細に説明する。
【００２６】
図１には、本実施形態のダイオードを示す。図１（Ａ）（Ｂ）はダイオード１００の一主面における平面図であり、図１（Ｃ）は図１（Ａ）（Ｂ）のａ−ａ線の断面図である。図１（Ａ）は、ダイオード表面の金属層を省略した図であり、図１（Ｂ）は金属層と絶縁膜のパターンを示す図である。
【００２７】
本発明のダイオードは、一導電型半導体基板１と、一導電型半導体層２と、逆導電型半導体領域３と、絶縁膜５と、第１開口部ＯＰ１と、第２開口部ＯＰ２と、金属層７とから構成される。
【００２８】
図１（Ａ）（Ｃ）を参照して、基板ＳＢは、高濃度の一導電型（以下ｎ＋型）シリコン半導体基板１上にｎ−型半導体層２を積層してなる。ｎ−型半導体層２は、例えばエピタキシャル層である。
【００２９】
ｎ−型半導体層２には複数の逆導電型半導体領域３が設けられる。逆導電型半導体領域３は、例えばｎ−型半導体層２にトレンチ１０を形成してトレンチ１０内に高濃度のｐ型不純物を導入したポリシリコン層を埋設した領域であり、以下ｐ型半導体領域３と称する。
【００３０】
トレンチ１０は、それぞれ等しい所定の距離で離間して、ｎ−型半導体層２に多数設けられる。トレンチ１０間の距離ｄ１は例えば１μｍ〜１０μｍ程度である。後に詳述するが、互いに隣接するｐ型半導体領域３は等間隔で配置する必要があり、図１（Ａ）の如く、基板ＳＢの一主面のパターンにおいて正六角形状が望ましい。正六角形状の場合、トレンチ１０の開口幅（対角線幅）ｄ２は例えば１０μｍである。
【００３１】
これらのトレンチ１０にそれぞれ高濃度のｐ型不純物がドープされたポリシリコンが埋め込まれ、これにより互いに等しい距離ｄで離間した複数のｐ型半導体領域３が設けられる。
【００３２】
尚、ｐ型半導体領域３はトレンチ１０にポリシリコンを埋設した構成に限らず、ｎ−型半導体層２に、好適には上記のパターンで、互いに等距離で離間して高濃度のｐ型不純物を拡散した領域であってもよい。しかし、ｐ型半導体領域３のそれぞれの距離ｄ１で一主面におけるパターンを正確に形成するには、トレンチ１０にポリシリコンを埋設する構成が好適であり、以下本実施形態ではこの構成を用いて説明する。
【００３３】
全てのｐ型半導体領域３を囲んでその外側には、リング状に、他のｐ型（ｐ＋型）半導体領域４を設ける。他のｐ＋型半導体領域４は、ダイオード１００の逆方向電圧印加時の耐圧を確保するために設けられた、ガードリング４である。ガードリング４は、ｐ型半導体領域３と同様にトレンチ内に高濃度のｐ型不純物をドープしたポリシリコンを埋設した領域あるいは、ｎ−型半導体層２に高濃度のｐ型不純物を拡散した領域である。
【００３４】
本実施形態では、ガードリング４の内側の領域を、ダイオード１００として主に機能するする領域として動作領域ＯＲと称する。
【００３５】
ガードリング４の外側には、空乏層の広がりを抑制する高濃度のｎ型不純物領域９が設けられる。ｎ型不純物領域９上には、ｎ型不純物領域９に接してシールドメタル１１が設けられる。
【００３６】
図１（Ｃ）を参照して、基板ＳＢ（ｎ−型半導体層２）の一主面には絶縁膜５が設けられる。絶縁膜５は複数の開口部ＯＰを有する例えば酸化膜である。開口部ＯＰは、図１（Ａ）に示す一主面のパターンにおいて、全て動作領域ＯＲ内に設けられ、動作領域ＯＲの端部付近に位置する第１開口部ＯＰ１と、第１開口部ＯＰ１の内側に配置された第２開口部ＯＰ２がある。
【００３７】
第１開口部ＯＰ１は、動作領域ＯＲの最外周に位置する複数のｐ型半導体領域（以下最外ｐ型半導体領域）３ａが露出するように、連続した１つのリング状に設けられる。また第１開口部ＯＰ１からは最外ｐ型半導体領域３ａに接するｎ−型半導体層２およびガードリング４の一部も露出する。ｐ型不純物領域３の深さは、ガードリング４より浅い。
【００３８】
より詳細には、第１開口部ＯＰ１の内周は、最外ｐ型半導体領域３ａのそれぞれの一部に沿って且つ連続するようにパターンニングされる。第１開口部ＯＰ１の外周は、最外ｐ型半導体領域３ａより更に外側でこれらに隣接するｎ−型半導体層２と、ガードリング４の一部が露出するようにパターンニングされる。
【００３９】
第１開口部ＯＰ１から露出するｎ−型半導体層２の面積は、動作領域ＯＲのｎ−型半導体層２の総面積の例えば１０％程度である。
【００４０】
第２開口部ＯＰ２は、第１開口部ＯＰ１の内側に設けられる。第２開口部ＯＰ２は、最外ｐ型半導体領域３ａに囲まれたｐ型半導体領域３ｂと同じパターンに設けられ、すなわち第２開口部ＯＰ２からはｐ型半導体領域３ｂのみが露出する。尚、ｐ型半導体領域３は、説明の便宜上、最外ｐ型半導体領域３ａ、ｐ型半導体領域３ｂ（または総じてｐ型半導体領域３）と称するが、既述の如く、全て同一パターンであり構成も同じである。
【００４１】
つまり、絶縁膜５には、最外ｐ型半導体領域３ａおよびこれと隣接するｎ−型半導体層２が連続して露出する１つの第１開口部ＯＰ１と、第１開口部ＯＰ１の内側でｐ型半導体領域３ｂと同一パターンの複数の第２開口部ＯＰ２とが設けられる。
【００４２】
図１（Ｂ）（Ｃ）を参照して、金属層７は、絶縁膜５上に設けられ、第１開口部ＯＰ１および第２開口部ＯＰ２を介してｐ型半導体領域３とコンタクトする。金属層７は、例えばアルミニウム（Ａｌ）層であり、第１開口部ＯＰ１および第２開口部ＯＰ２からそれぞれ露出するｐ型半導体領域３およびガードリング４の一部とオーミック接合を形成する。同時に、第１開口部ＯＰ１から露出するｎ−型半導体層２とショットキー接合を形成する。
【００４３】
絶縁膜５は、隣り合うｐ型半導体領域３間のｎ−型半導体層２上を被覆している。従って、最外ｐ型不純物領域３ａを含んでこれより内側では金属層７はｐ型半導体領域３（３ａ、３ｂ）のみとオーミック接合を形成し、ｐｎ接合ダイオードとして機能する。一方、動作領域ＯＲの端部に限り、金属層７はｎ−型半導体層２とショットキー接合を形成する。金属層７は、ダイオード１００のアノード電極Ａとなる。
【００４４】
基板ＳＢの他の主面（ｎ＋型シリコン半導体基板１表面）には、ダイオード１００のカソード電極ＣＡとなる金属層８が設けられる。
【００４５】
このように本実施形態のダイオード１００では、チップサイズを同一と仮定して図６に示す従来のＪＢＳ１２０と比較した場合、ショットキー接合面積がＪＢＳ１２０の例えば１０％程度とわずかである。
【００４６】
すなわち、ショットキー接合面積が小さい分、ショットキー接合界面で発生するリーク電流を低減することができる。
【００４７】
また、図５に示す従来のｐｎ接合ダイオードと比較して、逆回復時間ｔｒｒを短縮することができる。
【００４８】
以下、図２を参照して更に説明する。図２は、図１に示す動作領域ＯＲの概要を示す拡大断面図であり、図２（Ａ）が順方向電圧を印加した状態を示し、図２（Ｂ）が順方向電圧印加から逆方向電圧印加に遷移する状態を示し、図２（Ｃ）が逆方向電圧を印加した状態を示す。尚、図２においてガードリングは省略している。
【００４９】
図２（Ａ）の如く、オン状態でアノード電極Ａ−カソード電極ＣＡ間に順方向電圧が印加されると、ｐ型半導体領域３からｎ−型半導体層２に少数キャリア（ホール）が注入され、ｎ−型半導体層２（ドリフト層）の伝導度が変調されるとともにダイオード１０５が導通し、電流Ｉがアノード電極Ａ−カソード電極ＣＡ間に流れる。
【００５０】
ｐｎ接合ダイオード１００は伝導度変調型素子であり、ｐ型半導体領域３からｎ−型半導体層２にホールが注入される。このとき例えば、図５に示す従来のｐｎ接合ダイオード１１０と同一チップサイズとして比較すると、本実施形態では、ｐ型半導体領域３をそれぞれ分離した複数の島状に形成することにより、ｐ型半導体領域３の総体積が小さくなり、従来のｐ型不純物領域１１３より電荷量が少なくなる。従って、従来のｐｎ接合ダイオード１１０と比較してｎ−型半導体層２に注入される少数キャリア（ホール）の量も低減できる。
【００５１】
その後、図２（Ｂ）の如くダイオード１００をオフ状態にするため、順方向電圧印加から逆方向電圧印加に転じると、ｎ−型半導体層２に蓄積された少数キャリアの引き抜きあるいは再結合をした後、空乏層が広がる。
【００５２】
ここで、上述したとおり本実施形態ではｐ型半導体領域３の電荷量が、従来のｐｎ接合ダイオード１１０と比較して少ないため、順方向電圧印加時にｎ−型半導体層２に蓄積された少数キャリアの量も減少する。従って、少数キャリアの引き抜きまたは再結合の時間（逆回復時間：ｔｒｒ）を短縮することができる。
【００５３】
更に、本実施形態のダイオード１００は、第１開口部ＯＰ１において金属層７とｎ−半導体層２がショットキー接合を形成する。
【００５４】
ショットキー接合領域Ｊでは、電子のみの移動でホールの移動がないため、逆方向電圧印加時にｎ−型半導体層２中に蓄積した少数キャリア（ホール）をショットキー接合領域Ｊに集結した電子と再結合させて少数キャリアを消滅させることができる。
【００５５】
これにより従来のｐｎ接合ダイオード１１０（図５）と比較して、逆回復時間ｔｒｒを低減することができ、スイッチング時間の低減や、逆回復損失の低減によるスイッチング特性の改善に寄与できる。
【００５６】
次に、図２（Ｃ）を参照して、逆方向電圧印加により、少数キャリアは消滅し、ｎ−型半導体層２中に空乏層が広がり、電流を遮断する。
【００５７】
ここで、ｐ型半導体領域３の形状は、逆方向電圧印加時に空乏層５０が均等に広がってエピタキシャル層２を埋め尽くせるよう、各々均等な離間距離で配置されることが必要であるので、正六角形状が最適である。
【００５８】
また、ｐ型半導体領域３の離間距離がある程度確保できる場合は、正六角形状に開口されたマスクを用いてエピタキシャル層２にｐ型不純物をイオン注入して拡散した拡散領域でもよい。しかし、離間距離が狭い場合は不純物拡散領域では横方向への広がりが避けられないため、トレンチ１０にポリシリコン３２を埋設したｐ型半導体領域３を採用する方が好ましい。
【００５９】
図３は、本実施形態のダイオード１００（実線）と、図６に示す従来のＪＢＳ１２０（破線）のリーク電流特性を比較した図である。
【００６０】
このように、本実施形態では、ショットキー接合領域の面積が小さいため、同一チップサイズであればリーク電流が大幅に低減でき、良好なリーク電流特性を得ることができる。
【００６１】
次に、図４を参照して本発明のダイオードの製造方法を説明する。
【００６２】
第１工程（図４（Ａ））：ｎ＋型半導体基板１にｎ−型半導体層２を積層した基板ＳＢを準備し、酸化膜などを所望のパターンにエッチングしたマスクＭを全面に生成する。マスクＭから露出したｎ−型半導体層２表面を異方性エッチングし、深さ例えば４μｍ程度のトレンチ１０を形成する。基板ＳＢの一主面におけるトレンチ１０のパターンは正六角形状であり、その幅（対角線幅）は例えば１０μｍ程度である。トレンチ１０間の距離ｄ１は互いに等間隔であり、例えば１μｍ〜１０μｍ程度である。
【００６３】
第２工程（図４（Ｂ））：マスクＭを除去し高濃度のｐ型不純物がドープされたポリシリコンを堆積し、トレンチ１０内にもポリシリコンを埋め込む。またノンドープのポリシリコンを堆積後、高濃度のｐ型不純物を導入しても良い。そして、全面のエッチバックによりトレンチ１０内のみポリシリコンを残し、ｎ−型半導体層２表面を露出する。
【００６４】
その後、酸化膜を全面に形成し、熱処理によりポリシリコン中のｐ型不純物を活性化し、ｐ型半導体領域３を形成する。
【００６５】
また、ｐ型半導体領域３を不純物のイオン注入と拡散で形成する場合には、第２工程においてトレンチを形成せず、マスクＭを介してｎ−型半導体層２に不純物を注入し、拡散する。
【００６６】
絶縁膜５を所望のパターンでエッチングして、第１開口部とＯＰ１および第２開口部ＯＰ２を形成する。
【００６７】
第１開口部ＯＰ１は、動作領域の端部で１つのリング状に形成される。また第２開口部ＯＰ２は、第１開口部ＯＰ１より内側に、所定の距離で離間して複数形成される。第２開口部ＯＰ２は正六角形状であり、その幅は例えば１０μｍ程度である。また第２開口部ＯＰ２間の距離ｄ２は互いに等間隔で離間される。
【００６８】
第３工程（図４（Ｃ））：その後、基板ＳＢの一主面にＡｌ層などによる金属層７を形成する。金属層は、ｐ型半導体領域３とオーミック接合を形成し、第１開口部ＯＰ１から露出したｎ−型半導体層２表面とショットキー接合を形成してアノード電極Ａとなる。
【００６９】
更に、基板ＳＢの他の主面に蒸着金属層８などによるカソード電極ＣＡを形成する。
【図面の簡単な説明】
【００７０】
【図１】本発明のダイオードを説明するための（Ａ）平面図、（Ｂ）平面図、（Ｃ）断面図である。
【図２】本発明のダイオードを説明するための断面図である。
【図３】本発明のダイオードを説明するための特性図である。
【図４】本発明のダイオードの製造方法を説明するための断面図である。
【図５】従来のｐｎ接合ダイオードを説明する断面図である。
【図６】従来のショットキーバリアダイオードを説明する断面図である。
【符号の説明】
【００７１】
１    ｎ＋型シリコン半導体基板
２    ｎ−型半導体層
３、３ｂ  ｐ型半導体領域
３ａ  最外ｐ型半導体領域
４    ガードリング
５    酸化膜
７    金属層（アノード電極）
８    蒸着金属層（カソード電極）
１０  トレンチ
５０  空乏層
１００    ダイオード
１１１        ｎ＋型シリコン半導体基板
１１２        ｎ−型半導体層
１１５        絶縁膜
１１７        ガードリング
１１８        アノード電極
１１９        カソード電極
１１３        ｐ＋型不純物領域
１１０      ｐｎ接合ダイオード  
１２０        ショットキーバリアダイオード（ＪＢＳ）
１２１        ｎ＋型シリコン半導体基板
１２２        ｎ−型半導体層
１２３        ｐ＋型不純物領域
１２５        絶縁膜
１２６        金属層
１２７        ガードリング
１２８        アノード電極
１２９        カソード電極
ＳＢ、ＳＢ’  半導体基板
ＯＲ  動作領域
ＯＰ１  第１開口部
ＯＰ２  第２開口部
ＯＰ’  開口部
【図１】
2008251922.tif 000003
【図２】
2008251922.tif 000004
【図３】
2008251922.tif 000005
【図４】
2008251922.tif 000006
【図５】
2008251922.tif 000007
【図６】
2008251922.tif 000008