(57)【要約】【課題】電源装置の大型化、コストアップを生じることなく、簡単安価な構成により、必要に応じて外部からの制御信号に応じて出力制御を行なえる電源装置を提供する。【解決手段】コントロールユニット３０の制御に基づき周期毎に出力電圧を調整するＤＣ／ＤＣコンバータから電源装置を構成し、コントロールユニット３０からの設定信号に基づき出力電圧を低下させる際に導通する放電回路Ｈを設ける。放電回路Ｈは、設定信号ＤＣＨＲＧに応じてその導通、及び非導通を制御されるスイッチ素子Ｑ０１と、スイッチ素子Ｑ０１の導通時にＤＣ／ＤＣコンバータの出力コンデンサＣ００２に発生する余剰電荷を充電し、スイッチ素子Ｑ０１の非導通時にグランドへ放電する抵抗Ｒ０３、及びコンデンサＣ０１から成るＣＲ放電回路により構成する。【選択図】図１
2008253051.tif 000002
【特許請求の範囲】
【請求項１】
外部の制御手段の制御に基づき周期毎に出力電圧を調整するＤＣ／ＤＣコンバータを有するとともに、外部の制御手段からの設定信号に基づき出力電圧を低下させる際に導通する放電回路を有する電源装置において、
前記放電回路は、前記設定信号に応じてその導通、及び非導通を制御されるスイッチ素子と、前記スイッチ素子の導通時にＤＣ／ＤＣコンバータの出力コンデンサに発生する余剰電荷を充電し、前記スイッチ素子の非導通時にグランドへ放電するＣＲ放電回路を有することを特徴とする電源装置。
【請求項２】
請求項１に記載の電源装置であって、前記ＣＲ放電回路は、前記ＤＣ／ＤＣコンバータの出力と前記スイッチ素子の一端に接続される充電用の第１の抵抗と、前記スイッチ素子の他端とグランドの間に並列接続された放電用の第２の抵抗及びコンデンサを有し、前記スイッチ素子の制御端子が外部の制御手段からの設定信号により制御されることを特徴とする電源装置。
【請求項３】
請求項２に記載の電源装置であって、前記放電用の第２の抵抗及びコンデンサから成る回路の時定数が、前記スイッチ素子の非導通時の時間幅よりも小さく設定されることを特徴とする電源装置。
【請求項４】
請求項１に記載の電源装置であって、外部の制御手段から前記ＤＣ／ＤＣコンバータの出力電圧を調整するための出力電圧設定信号を受信した後、外部の制御手段から前記設定信号を受信し、これにより、前記ＤＣ／ＤＣコンバータの出力電圧を低下させる時、前記ＣＲ放電回路による充放電動作を行うことを特徴とする電源装置。
【請求項５】
請求項１〜５のいずれかに記載の電源装置を用いてインクジェット記録ヘッドの駆動電圧を供給する記録装置であって、温度検知手段を介して検出した前記記録ヘッドの温度情報に基づいて一定周期で前記ＤＣ／ＤＣコンバータの出力電圧を低下させるか否かを決定する制御を行うことを特徴とする記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部の制御手段からの設定信号によって、出力電圧を調整するＰＷＭスイッチング方式の降圧型ＤＣ／ＤＣコンバータによる電源装置、および該電源装置を用いる記録装置に関する。
【背景技術】
【０００２】
ＰＷＭスイッチング方式の降圧型ＤＣ／ＤＣコンバータは、電子機器等などにおいて、駆動源や電子回路などの負荷への電力供給に用いられている。ＰＷＭスイッチング方式の降圧型ＤＣ／ＤＣコンバータは、出力電圧を設定するための目標電圧値と出力電圧からの帰還電圧値とを比較する定値制御により、設定された一定の出力電圧を生成する。
【０００３】
負荷へ供給する出力電圧を調整するＤＣ／ＤＣコンバータは、外部の制御手段としてのコントロールユニットや電子機器からの信号で、フィードバック定電圧制御の目標電圧値を変える事で出力電圧を調整する。もしくは、出力電圧からの帰還電圧に電流加算する事で帰還電圧値を変化させ、出力電圧を調整する。
【０００４】
ここで、従来の出力電圧を調整するＰＷＭスイッチング方式の降圧型ＤＣ／ＤＣコンバータの動作を説明する。
【０００５】
図９は、従来の降圧型ＤＣ／ＤＣコンバータの基本構成を示している。この図９では、目標電圧値をＤ／Ａコンバータによって調整するＤＣ／ＤＣコンバータの動作を説明する。
【０００６】
図示したＰＷＭスイッチング方式の降圧型ＤＣ／ＤＣコンバータでは、図示しない電源ユニットから供給されるＤＣ／ＤＣコンバータの入力電圧ＶＨｉｎがスイッチング素子Ｑ１０１に入力される。スイッチング素子Ｑ１０１及びダイオードＤ１０１において変換された交流出力はリアクタＬ１０１を介して出力され、出力電圧ＶＨを負荷へ供給する。
【０００７】
スイッチング素子Ｑ１０１の直流側にはコンデンサＣ００１が、交流側にはリアクタＬ１０１を介してコンデンサＣ００２が接続され、リアクタＬ１０１とコンデンサＣ００２で平滑回路を構成している。
【０００８】
また、平滑回路の出力端から検出された出力電圧信号ＶＨは、抵抗Ｒ１０１、及び抵抗Ｒ１０２により抵抗分圧されたその帰還電圧がＰＷＭ制御ＩＣ２００内の誤差増幅器２０２に入力され定電圧フィードバック制御されている。
【０００９】
定電圧フィードバック制御を行う回路は、誤差増幅器２０２、ＰＷＭ比較器２０３を含むＰＷＭ制御ＩＣ２００、及び、抵抗Ｒ１０３、Ｒ１０４、Ｒ１０５、Ｒ１０６、コンデンサＣ００３から構成されている。
【００１０】
放電回路部Ｈは、スイッチ素子Ｑ０１と抵抗Ｒ０１から構成されている。
【００１１】
スイッチ素子Ｑ０１の一方はＧＮＤに接続され、また、他方は、抵抗Ｒ０１を介して、ＶＨ出力に接続されている。また、スイッチ素子Ｑ０１の制御端子は、コントロールユニット３０に接続されている。
【００１２】
スイッチ素子Ｑ０１は、コントロールユニット３０からのＤＣＨＲＧ信号によってオンまたはオフする。例えば、スイッチ素子Ｑ０１はＤＣＨＲＧ信号がＨレベルの時に導通し、Ｌレベルのとき遮断する。
【００１３】
次に出力電圧を調整する制御を説明する。
【００１４】
誤差増幅器２０２は、Ｄ／Ａコンバータ２０１から供給される基準電圧Ｖｒｅｆと、抵抗Ｒ１０１、Ｒ１０２からフィードバックされた出力電圧ＶＨの帰還電圧を入力する。
【００１５】
誤差増幅器２０２からの出力信号は、ＰＷＭデューティ比を決定するＰＷＭ比較器２０３に入力される。ＰＷＭ比較器２０３の出力がＰＷＭ制御ＩＣ２００の出力信号として、ＭＯＳドライブ回路２０４を通してスイッチング素子Ｑ１０１を制御している。
【００１６】
なお、誤差増幅器２０２の反転端子、出力端子間に接続される抵抗Ｒ１０５、Ｒ１０６、コンデンサＣ００３は位相補償回路の一例である。
【００１７】
Ｄ／Ａコンバータ２０１の設定信号ＤＡ_Ｓは、電子機器のコントロールユニット３０に接続され、Ｄ／Ａコンバータ２０１の出力端子Ａｏｕｔから出力されるＶｒｅｆは、抵抗Ｒ１０３、Ｒ１０４で分圧され誤差増幅器２０２の反転端子に接続されている。
【００１８】
Ｄ/Ａコンバータ２０１は、コントロールユニット３０からのデジタル信号によりＶｒｅｆ端子の電圧を調整し、誤差増幅器２０２の反転端子に抵抗Ｒ１０３、Ｒ１０４により抵抗分圧されたＶｒｅｆ‘の電圧として供給する。
【００１９】
ここで、例えば８ビットのＤ／Ａコンバータを用いればＶｒｅｆ電圧は２＾８（２の８乗、以下「＾」によりべき乗を示す）すなわち２５６段階に調節できる。
【００２０】
誤差増幅器２０２の非反転端子は、ＤＣ／ＤＣコンバータの出力ＶＨとグランド間を抵抗Ｒ１０１、Ｒ１０２で分圧した分圧点に接続され、出力電圧ＶＨが
ＶＨ＝Ｖｒｅｆ＊（Ｒ１０１＋Ｒ１０２）／Ｒ１０２    …（１）
の目標電圧になるようにＰＷＭ比較器２０３によりフィードバック制御が行われる。出力電圧ＶＨは、最大電圧をＶＨｍａｘ、最小電圧をＶＨｍｉｎとするとＶＨｍａｘからＶＨｍｉｎまでの電圧は２５６段階に調整可能となる。
【００２１】
一例として、２４Ｖ〜１９Ｖ  の出力電圧範囲を８ビットのＤ／Ａコンバータで２＾８（２５６）段階に調節可能なＤＣ／ＤＣコンバータを例に説明する。この場合、Ｄ／Ａコンバータの制御データ１ビット分に相当する電圧変化は、（２４Ｖ−１９Ｖ）／  ２＾８≒１９.５ｍＶとなる。
【００２２】
図９のようなスイッチング素子Ｑ１０１とＧＮＤ間のローサイド側にダイオードを利用したＰＷＭ制御方式のＤＣ／ＤＣコンバータは、いわば低コストな構成であるといえる。このような構成において、出力電圧を上昇させる場合は、（定値制御の目標電圧値を切り替える、または帰還電圧値を切り替えることで）フィードバック制御により、ハイサイド側のＭＯＳ-ＦＥＴのオンデューティー幅を広げる。これにより、入力側から電力が供給され、出力電圧を上昇させる制御となり、出力電圧を上昇させる時間は、ＤＣ／ＤＣコンバータのフィードバックループの応答時間により決定される。
【００２３】
一方、出力電圧を低下させる際には、Ｄ／ＡコンバータのＶｒｅｆが変化しても、ＤＣ／ＤＣコンバータの出力電圧ＶＨはすぐに低下できない。これは、すでに出力コンデンサには、出力電圧を低下させる前の電圧で電荷が蓄えられており、蓄えられている電荷を放電する経路が負荷電流、又は出力電圧からの帰還電圧を生成している出力端に挿入された分圧抵抗しかないためである。
【００２４】
ここで、一般的に帰還電圧を決定している分圧抵抗は、ＤＣ／ＤＣコンバータの電力変換効率を悪化させないように数ｋΩ〜数十ｋΩの定数が使われており、分圧抵抗に流れる電流は多くても数ｍＡの電流しか流れていない。
【００２５】
したがって、軽負荷時、例えば負荷電流０Ａ時に出力電圧を低下させるには、すでに出力コンデサに蓄えられてしまっている余剰電荷を放電する経路がない。このため、従来では、図９のようにスイッチ素子Ｑ０１、抵抗Ｒ０１を出力端に直列に挿入した放電回路部Ｈを駆動することによって、出力コンデンサに蓄えられた余剰電荷をＧＮＤへ放電して出力電圧を低下させる構成が用いられている。
【００２６】
また、同様な放電回路部Ｈとして、出力電圧を低下させる際に、出力端のコンデンサ電荷を放電するための放電回路部Ｈの構成が提案されている（たとえば下記の特許文献１）。
【００２７】
この特許文献１では、ＤＣ／ＤＣコンバータの出力電圧として必要となる全ての電圧範囲において出力電圧を規定された時間内に目標とする電圧値に低下させるために、放電回路部Ｈを駆動する信号は、出力電圧の設定値によらず常に一定のパルス幅としている。
【特許文献１】特開２００５−１６８２３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
上記で説明した出力電圧を調整するＤＣ／ＤＣコンバータは、予め設定電圧がコントロールユニットで決定されており、例えば負荷側の部品バラツキや、環境変動に対するエネルギー補正をするために出力電圧を調整する機能を持ち負荷へ電源電圧及び駆動電力を供給している。
【００２９】
このような電子機器に電源電圧を供給するＤＣ／ＤＣコンバータでは、ある出力電圧値を供給中にコントロールユニットから出力電圧を変更し、調整する設定信号を受け出力電圧を短時間で変化させる必要がある。
【００３０】
このようなＤＣ／ＤＣコンバータが、ある出力電圧Ｖｏで動作中に、コントロールユニットから、出力電圧Ｖ１（Ｖｏ＞Ｖ１）へ変更する設定信号が出力された場合について図１０の波形を用いて動作を説明する。
【００３１】
出力電圧を変更する設定信号（Ｄ／Ａ＿Ｓ）を受信する以前では、ＤＣ／ＤＣコンバータの負荷電流が０Ａであるとすると、入力側からの電力は、ＤＣ／ＤＣコンバータの内部損失分を供給するだけでよい。このため、スイッチング素子Ｑ１０１は、ほとんどのスイッチング周期のあいだオフ状態であるＤｕｔｙ０％の動作となっている。
【００３２】
ここで、図１０の時間ｔ０からt１の間でコントロールユニット３０から出力電圧をＶｏからＶ１（Ｖｏ＞Ｖ１）へ変更する設定信号（Ｄ／Ａ＿Ｓ）が入力されると、Ｄ／Ａコンバータ２０１の出力は低下する（不図示）。これにより、ＤＣ／ＤＣコンバータの目標設定電圧が変更される。
【００３３】
ＤＣ／ＤＣコンバータの目標設定電圧が設定された後、ｔ２からｔ４の区間において、コントロールユニット３０から予め設定された一定のパルス幅のＤＣＨＲＧ信号が送信される。
【００３４】
ｔ２のタイミングでコントロールユニット３０からＨレベルのＤＣＨＲＧ信号を受信すると、スイッチ素子Ｑ０１が導通する。ここで、ｔ１からｔ４の間は、出力から負荷電流が取られないため、ｔ１からｔ２のＤＣＨＲＧ信号を受信するまでの時間ではＶＨ電圧はＶｏのまま変化しない。ｔ２のタイミングでスイッチ素子Ｑ０１が導通すると、抵抗Ｒ０１を介してＧＮＤへ放電電流が流れコンデンサＣ００２（ＶＨ）の電位はＶoから目標電圧値のＶ1へ向けて減少しタイミングｔ３で目標電圧Ｖｏに達する。
【００３５】
タイミングｔ２からｔ３の区間の出力電圧は、
Ｖ１＝Ｖ０＊ｅｘｐ（−ｔ／（Ｃ００２＊Ｒ１））  （２）
抵抗Ｒ０１に流れる電流は、Ｖ１より、ＩR01＝Ｖ１／Ｒ０１となる。
【００３６】
ＤＣＨＲＧ信号のパルス幅は、ｔ２からｔ４まで出力されているため、タイミングｔ３からｔ４の区間では、出力電圧はすでに目標電圧Ｖ１まで低下する。このとき、ＤＣ／ＤＣはＶ１で定電圧制御しているため、抵抗Ｒ０１には出力電圧Ｖ１が印加され続けてしまう。
【００３７】
タイミングｔ４でＤＣＨＲＧ信号がＬレベルとなるとスイッチ素子Ｑ０１はオフし一連のＶＨ変調制御が終了する。なお、以上では、スイッチ素子Ｑ０１のオン抵抗は０Ωであるものと想定している。
＜放電回路部Ｈの導通時間＞
図９のＤＣ／ＤＣコンバータの出力電圧調整範囲がＶＨｍａｘからＶＨｍｉｎとし、出力電圧ＶＨをある初期電圧Ｖｏから目標電圧Ｖ１へ低下させる場合、出力コンデンサＣ００２の容量をＣ００２[μF]、放電抵抗Ｒ０１[Ω]とし、放電回路部Ｈのスイッチ素子Ｑ０１のオン抵抗を無視すると、出力電圧ＶＨがＶ１まで低下させるのに必要なパルス幅は次式で表せる。
【００３８】
ｔ＝−Ｃ００２＊Ｒ０１＊ＬＮ（Ｖ１／Ｖ０）    （３）
例えば、一例として上記式に容量Ｃを２２０μＦ、放電抵抗Ｒ０１を１００Ωとすると、例えば２４Ｖから２３Ｖへ１.０Ｖ低下させる場合は、０.９３６ｍｓのパルス幅が必要となる。また２０Ｖから１９Ｖへ１.０Ｖ低下させる場合は１.１２８ｍｓのパルス幅が必要となる。
【００３９】
上記式（３）から、ＶｏとＶ１の電位差が大きい程、出力電圧ＶＨを低下させる時間が長くなり、また、出力コンデンサＣ００２の容量が大きい程、放電回路部Ｈを駆動するパルス幅は長くなる事がわかる。
【００４０】
このように、一定電圧を低下させるための放電回路部Ｈの導通時間は、出力コンデンサＣ００２が決まっていると初期設定及び目標電圧によって変わる。
【００４１】
たとえば、ＶＨｍａｘを２４Ｖ、ＶＨｍｉｎを１９Ｖに設定可能なＤＣ／ＤＣコンバータでは、ＶＨ電圧を２４Ｖから１９Ｖへ低下させる放電時間が最大となる。
【００４２】
ここで、この条件を上記回路定数に当てはめると、２４Ｖから１９Ｖへ５Ｖ低下させる場合は５．１３２ｍｓの放電時間が必要となり、ＶＨ電圧出力範囲を目標電圧へ調整するためには５.１３２ｍｓの一定のパルス幅で放電回路部Ｈを駆動することになる。
【００４３】
すなわち、ＤＣ／ＤＣコンバータの設定可能な全ての電圧範囲において、一定のパルス幅で規定された時間内で目標とする電圧値に低下させるためは、５.１３２ｍｓのパルス幅が必要となる。
【００４４】
さらに、特許文献１に記載のように、常に一定のパルス幅で放電回路部Ｈを駆動して、ＤＣ／ＤＣコンバータの全ての出力電圧範囲において出力電圧を規定された時間内に目標とする電圧値に低下させるＤＣ／ＤＣコンバータについて説明する。
【００４５】
出力電圧を調整するＤＣ／ＤＣコンバータの一例として、２４Ｖ〜１９Ｖの出力電圧範囲を８ビットのＤ／Ａコンバータで２＾８（２５６）段階に調節可能なＤＣ／ＤＣコンバータとすると、Ｄ／Ａコンバータ１ビット分の電圧変化は、（２４Ｖ−１９Ｖ）／  ２＾８≒１９.５ｍＶとなる。
【００４６】
つまり、ＤＣ／ＤＣコンバータの出力を２４Ｖから１９Ｖへ低下させる際も、２４Ｖから１９.５ｍＶ低下させる際も５.１３２ｍｓの一定のパルス幅で放電回路部Ｈを駆動し、出力電圧を低下させることとなる。
【００４７】
ここで、全ての出力電圧範囲を一定のパルス幅で放電回路部Ｈを駆動し、出力電圧を低下させるための最大時間は、
ｔ＝−Ｃ００２＊Ｒ０１＊ＬＮ（ＶＨｍｉｎ／ＶＨｍａｘ）    （４）
となる。
【００４８】
したがって、ＤＣ／ＤＣコンバータが出力する全ての出力範囲を一定のパルス幅で決められた一定電圧を低下させるためには、最大出力電圧ＶＨｍａｘと最低出力電圧ＶＨｍｉｎから決まる最大電圧変化幅△ＶＨｍａｘ（△ＶＨｍａｘ＝ＶＨｍａｘ−ＶＨｍｉｎ）を満足する導通時間でＤＣＨＲＧ信号のパルス幅が決定される。すなわち、この一例の説明では、２４Ｖから１９Ｖへの変調を満たす５.１３２ｍｓの導通時間を全ての出力範囲で与える事で、全ての出力範囲で電圧を低下させる事が可能である。
【００４９】
<抵抗印加電力>
次に、放電抵抗に印加される電力について説明する。
【００５０】
図９のように出力電圧を調整するＤＣ／ＤＣコンバータでは、出力電圧はＶＨｍａｘ〜ＶＨｍｉｎの出力電圧幅を持つ。よって、スイッチ素子Ｑ０１が導通した時に放電抵抗に印加される電圧値もＶＨｍａｘ〜ＶＨｍｉｎの間の電圧値となる。また印加電圧は出力電圧を変調するＤＣ／ＤＣコンバータのため必ず一定とはならない。例えば、出力電圧が２４Ｖから１９Ｖまで出力電圧を変化するＤＣ／ＤＣコンバータの場合は、放電抵抗に２４Ｖから１９Ｖの電圧が印加される場合がある。
【００５１】
ここで、放電抵抗が１００Ωの場合は、２４Ｖの場合、印加されつづける電力は５．７６Ｗ、１９Ｖの場合３.６１Ｗとなり、出力電圧２４Ｖの時には１９Ｖの時よりも電力は約１.６倍となる。
【００５２】
また、このような出力端にスイッチ素子と抵抗を直列接続した放電回路部Ｈでは、出力電圧を低下させる際に出力電圧が目標値まで低下しても放電回路部Ｈのスイッチ素子が導通している間は放電抵抗に出力電圧ＶＨが印加され続けてしまう。これにより、放電抵抗には、一定の放電電流が流れ続ける、つまり、一定の電力が印加され続けてしまう。
【００５３】
すなわち、全ての出力で電圧範囲を一定のパルス幅で放電回路部Ｈを導通して出力電圧範囲を低下させる場合は、最大電圧２４ＶからＤ／Ａコンバータ１Ｂｉｔ分の電圧を低下させる場合に放電抵抗には、最大の電力が印加される。
【００５４】
ところで一般的に抵抗は、図１１のようなパルス限界電力曲線でワンパルス時の限界電力が規定されている。図１１はリード抵抗のパルス限界電力曲線の一例であり、０.１７Ｗから２Ｗの５種類の定格電力、及び抵抗サイズのパルス限界電力曲線を表している図である。これは、抵抗の種類（金属皮膜、カーボン、酸化金属、ヒューズ抵抗、等）、メーカに関わらず各々の抵抗で規定されている。
【００５５】
一般的に抵抗は、電力が印加される時間が長くなるほど限界電力は低下する。また定格電力が高い抵抗ほど抵抗サイズは大きくパルス限界電力曲線の限界値も高いが、抵抗サイズが大きいと実装スペースが大きくなりコストが高くなる傾向がある。
【００５６】
先述の式（４）により、出力容量Ｃ００２、出力電圧範囲ＶＨｍａｘ、ＶＨｍｉｎが決まっていると、出力電圧を低下させる時間ｔは放電抵抗の抵抗値によって決まる。
【００５７】
また、抵抗に印加する最大電力は、最大電圧ＶＨｍａｘから、Ｄ／Ａコンバータ１Ｂｉｔ分（１９．５ｍＶ）のＶＨ電圧を低下させた時となる。
【００５８】
図１２に放電抵抗Ｒ０１の定数を変えて、全ての電圧範囲を低下させるために必要となる放電時間、及び放電回路部Ｈに印加される電力を計算した結果を示す。
【００５９】
図１２の必要放電時間は、式１のＶＨｍａｘ：２４Ｖ、ＶＨｍｉｎ：１９Ｖ、Ｃ００２：２２０μＦとして、Ｒ０１は１０Ω〜２２０Ωまでの抵抗値で計算したパルス値である。
【００６０】
また、抵抗印加電力は、計算を簡単にするため、２４Ｖの出力電圧のまま放電回路部Ｈを導通した時に抵抗に印加される電力を算出した値である。すなわち抵抗印加電力は、２４Ｖ×２４Ｖ／Ｒ０１で計算し、抵抗に印加される最大電力を計算している。
【００６１】
さらに、図１３は図１２の結果をパルス限界電力曲線にプロットしたものである。図１２、図１３から明らかなように、抵抗値が大きい程、印加電力は小さく、定格電力の小さい抵抗を使用できるが、放電回路部Ｈの導通時間、すなわち出力電圧を低下させるための放電回路部Ｈを駆動するパルス幅が長くなってしまうことが判る。
【００６２】
また、抵抗値を小さくすると、出力電圧は短時間で低下させる事が出来るが、抵抗に印加される電力が大きくなり、定格電力、抵抗サイズの大きな抵抗とする必要がある。
【００６３】
以上から明らかなように、常に一定のパルス幅で放電回路を駆動して、ＤＣ／ＤＣコンバータの全ての出力電圧範囲において出力電圧を規定された時間内に目標とする出力電圧値に低下させるには、放電抵抗の抵抗値を小さくする必要がある。
【００６４】
しかしながら、抵抗のパルス限界電力曲線内で使用するには、定格電力・抵抗サイズの大きな抵抗を使用しなければならない。また、実装スペースが小さいサイズの抵抗を使用するには、抵抗に印加する電力をパルス限界電力曲線内に収める必要があるため、従来構成では出力電圧を目標値に低下させる時間が長くなってしまう傾向があった。
【００６５】
この点を考慮すると、大きな定格電力、電源部のサイズの大型化を避けるためには、小さな定格電力・サイズの抵抗を並列接続して抵抗に印加される電力を低減し、放電時間を早くするような対策が必要であり、コストアップにつながる、という問題があった。
【００６６】
本発明の課題は、上記の事情に鑑み、電源装置の大型化、コストアップを生じることなく、簡単安価な構成により、必要に応じて外部からの制御信号に応じて出力制御を行なえるようにすることにある。
【課題を解決するための手段】
【００６７】
上記課題を解決するため、本発明においては、外部の制御手段の制御に基づき周期毎に出力電圧を調整するＤＣ／ＤＣコンバータを有するとともに、外部の制御手段からの設定信号に基づき出力電圧を低下させる際に導通する放電回路を有する電源装置において、
前記放電回路は、前記設定信号に応じてその導通、及び非導通を制御されるスイッチ素子と、前記スイッチ素子の導通時にＤＣ／ＤＣコンバータの出力コンデンサに発生する余剰電荷を充電し、前記スイッチ素子の非導通時にグランドへ放電するＣＲ放電回路を有する構成を採用した。
【発明の効果】
【００６８】
上記放電回路は、特定のタイミング、特に、出力電圧を一定電圧幅低下させる時に放電回路に設けられたスイッチ素子の導通期間で出力コンデンサの余剰電荷を放電回路に設けられたコンデンサへ充電し、導通区間で充電した電荷を非導通期間で放電する。例えば、次の放電回路のスイッチ素子の導通タイミングまでの非導通期間で放電する。
【００６９】
すなわち本発明の電源装置の放電回路は、前記スイッチ素子の導通期間で、出力コンデンサから抵抗を介して放電回路内のコンデンサへ出力電圧を低下させる分の電荷を移動させる。そして、前記スイッチ素子の非導通期間を利用して、放電回路内に備えられたコンデンサに移動した電荷をグラウンドへ放電する。これにより、放電抵抗の定格電力、サイズを大きくすることなく短時間で出力電圧を目標電圧値に低下させることができる、という優れた効果を得られる。
【発明を実施するための最良の形態】
【００７０】
以下、図面を参照して、本発明を実施するための最良の形態の一例として、記録装置、特にインクジェット記録方式を用いた記録装置における電源部の構成を実施例として示す。なお、以下では、上述の従来例と同一ないし相当する部材には同一の参照符号を用い、その詳細な説明は省略するものとする。
【実施例】
【００７１】
＜記録装置の全体構成＞
図６、図７は、本発明を採用した電源回路を適用可能な記録装置の構成を示している。
【００７２】
この記録装置は、インクジェット記録方式により構成されている。図６に示すように、この記録装置は各色の記録を受け持つ４個のインクジェット記録ヘッド、Ｂｋ（ブラック）ヘッド２−１、Ｙ（イエロー）ヘッド２−２、Ｍ（マゼンタ）ヘッド２−３、Ｃ（シアン）ヘッド２−４を有する。これら記録ヘッドは、インクタンク１−１〜１−４と一体に構成されている。
【００７３】
これら記録ヘッドおよびインクタンクは、光学的ホームポジションセンサ（以下ＨＰセンサという。図６では不図示）、及びここでは不図示のＤＣ／ＤＣコンバータ５０とともに、ヘッドキャリッジ３に塔載される。
【００７４】
ヘッドキャリッジ３は、キャリッジ駆動モータ５の駆動力を伝達する駆動ベルト４の一部に連結され、走査方向に対して平行に配置されたガイドシャフト６Ａ、６Ｂに対して移動可能に取り付けられている。
【００７５】
そして、キャリジ駆動モータ５の駆動力により、インクジェット記録ヘッド２−１〜２−４の吐出面に対向して配置されたプラテン７上に不図示の媒体給送装置から給送される記録紙の全幅にわたって、往復運動して該記録紙への記録を行う構成となっている。
【００７６】
また、キャリッジ駆動モータ５は、ガイドシャフト６Ａに平行に配置されたキャリッジエンコーダ４０３（図７参照）の信号を使い、より精度良くヘッドキャリッジ３に搭載された記録ヘッドの吐出位置を制御するように駆動が制御される。
【００７７】
前述のインクジェット記録ヘッド２−１〜２−４は、記録紙の記録面に対向する吐出面に、インクの吐出を行う細いパイプ状の複数のヘッドノズル口が並設されている。また、各ヘッドに一体化されたインクタンク１−１〜１−４から供給されるインクに吐出エネルギーを与えるヒーターがノズル口近傍に設けられている。
【００７８】
記録ヘッド２−１〜２−４のノズル口は、それぞれヘッドキャリッジ３の走査方向に対して垂直方向に配列されるように構成され、さらに４個の記録ヘッドはキャリッジ走査方向に並んで配置される。
【００７９】
また、ヘッドキャリッジ３上のＨＰセンサ（不図示）は、初期動作においてヘッドキャリッジ３がガイドシャフト６Ａ、６Ｂ上を移動した際に、基準位置検出用突起物１２を検出することにより記録動作の走査方向の基準位置（キャリッジホームポジション）を決定するために用いられる。
【００８０】
上述のインクジェット記録装置は、外部のホスト機器などから入力された画像情報制御コマンドなどのデータを後述する不図示の印字制御部で受け取り、受け取ったデータに従って各色の画像データに展開する。しかる後に、展開されたインクジェットデータを転送すると共にキャリッジ３を走査させ、必要なタイミングでインク吐出を行う一連の記録動作を制御する。
【００８１】
印字制御部とキャリッジ３はフレキシブルケーブル１３によって接続され、各種信号およびＤＣ／ＤＣコンバータ５０に必要な電力の供給を受ける。
＜記録装置の制御系の構成＞
図７は、図６の記録装置の制御系の構成を示している。図７のコントロールユニット３０は、ＡＳＩＣ３１と記憶部であるＲＯＭ３２、ＲＡＭ３３と、外部装置であるホスト機器５１に対するインターフェイス回路３４を含む。
【００８２】
また、コントロールユニット３０は、キャリッジ駆動モータ５および紙送りモータ１０を駆動するドライバ・リセット回路３５を含む。また、ドライバ・リセット回路３５は、ヘッドキャリッジ３上に塔載されたＨＰセンサ８の出力を読み取り、ホームポジション検出に基づくリセット動作を行う。ＡＳＩＣ３１は、ドライバ・リセット回路３５を補って各種制御を行う論理回路から構成される。
【００８３】
インクジェット記録ヘッド２の吐出タイミング制御および駆動を行うヘッド制御部は上記のＡＳＩＣ３１の中に構成される。
【００８４】
キャリッジ駆動モータ５には、たとえばステッピングモータを用いることができる。ＡＳＩＣ３１はヘッドキャリッジ３を移動させるため、ドライバ・リセット回路３５にキャリッジ駆動モータ５の信号を送出する。また、ＡＳＩＣ３１は、さらに同時に走査方向基準位置からの動作信号数及び、キャリッジエンコーダ４０３の信号を管理することにより現在ヘッドキャリッジ３がどの位置にいるかについて常に把握している。
【００８５】
ヘッドキャリッジ３が移動し、搭載された記録ヘッド２−１〜２−４がインク吐出を行うべき場所に達した時には、ＡＳＩＣ３１がインク吐出を行うように制御する。
【００８６】
なお、キャリッジ駆動モータ５の駆動パルスの管理だけでも走査方向の印字位置の検出は可能である。しかしながら、本実施例では、キャリッジ３の位置検出をより精度良く行うために専用のキャリッジエンコーダ４０３を設け、エンコーダの信号も利用してキャリッジ位置検出を行う構成としている。
【００８７】
ＡＳＩＣ３１は、ＣＰＵを含み、ＲＯＭ３２に予め格納されているプログラム、あるいはホスト機器５１からインターフェイス回路３４を介して入力される制御コマンドに従ってインクジェット記録装置の動作全般の制御を行う。
【００８８】
ＲＯＭ３２には、ＡＳＩＣ３１が動作するためのプログラムやヘッド制御に必要な各種テーブルデータ、文字データを作成するためのキャラクターデータ等が搭載されている。
【００８９】
インターフェイス回路３４は、ホスト機器５１からインクジェット記録制御のための制御コマンドや制御データの入出力が行われる際のインターフェイス部である。
【００９０】
ＲＡＭ３３は、ＡＳＩＣ３１の演算時などのワークエリアあるいは、ホスト機器５１からインターフェイス回路３４を介して入力された記録データおよび制御コードの一時格納エリアを含んでいる。また、記録データをヘッドのノズルに対応したビットデータに展開した後、格納するプリントバッファもＲＡＭ３３上に構成される。
【００９１】
電源ユニット９は、コントロールユニット３０にＶｃｃ電圧、ドライバ・リセット回路３５及び紙送りモータ１０、キャリッジ駆動モータ５にＶｍ電圧、及びＤＣ/ＤＣコンバータ５０にＶＨｉｎ電圧を供給している。
【００９２】
温度検知手段４４は、記録ヘッド２の温度を検出するもので、各色ヘッド２−１〜２−４のノズルヒーターの近傍に設置され、各色ヘッドのノズルヒーターの温度を検出している。
【００９３】
温度検知手段４４は、温度データに誘導・重畳されるノイズ成分を除去するための不図示のフィルタ回路を有する。検出された記録ヘッド２の温度データのアナログ電圧値は、デジタル値に変換する不図示のＡ／Ｄコンバータを通って、アナログ値からデジタル値に変換され、ＡＳＩＣ３１に送られる。
【００９４】
このうち、フィルタ回路は、コントロールユニット３０と可動部であるヘッドキャリッジ３を接続しているフレキシブルケーブル１３で伝送される温度データに誘導・重畳されるノイズ成分を除去するための帯域制限回路である。フィルタ回路により、コントロールユニット３０からの信号であるクロック信号、駆動信号などの高周波信号から伝播・重畳するノイズ成分を温度データから除去することができる。なお、実際のフィルタ回路の構成としては、抵抗、コンデンサで構成される低域通過フィルタの構成が好ましい。
【００９５】
また、記録動作時、記録ヘッド２の温度上昇によって記録ヘッド内のインク流路にある発泡吐出される前のインク温度も上昇する。このため、温度検知手段４４で検出した記録ヘッド２のインクの吐出温度からインクが膜沸騰に至るまでの温度差△Ｔが記録ヘッド２の温度によって異なってくる。従って、発泡前インクの温度が異なるとインク吐出のためのインク発泡エネルギーも変化するため安定したインク吐出のためにエネルギー調整が必要となる。この点を考慮し、温度差△Ｔによるインク発泡に最適なインク吐出エネルギー調整を行なうべく、ＤＣ／ＤＣコンバータ５０の出力電圧値を△Ｖ変化させることによってインク発泡エネルギーを補正する。
＜ＤＣ／ＤＣコンバータ＞
図１は、上述の記録装置の電源装置、すなわち、ＤＣ／ＤＣコンバータ（５０）の構成を示している。図１の電源装置は、コントロールユニットからの設定信号によって出力電圧を調整するＰＷＭスイッチング方式の降圧型ＤＣ／ＤＣコンバータとして動作する。
【００９６】
図１において、放電回路部Ｈ部以外の構成は図９の従来例と共通であるので、ここではこの共通部分の説明は省略し、本実施例における放電回路部Ｈの構成および動作につき説明する。
【００９７】
図１の放電回路部Ｈは、ＶＨ出力とＧＮＤ端子間に設けられ、スイッチ素子Ｑ０１、コンデンサＣ０１、コンデンサＣ０１の充電用の抵抗Ｒ０２、放電用のＲ０３、から構成される。
【００９８】
抵抗Ｒ０２は、一方をＶＨ出力に、他方をスイッチ素子Ｑ０１に接続されている。スイッチ素子Ｑ０１の他方には、抵抗Ｒ０３、コンデンサＣ０１が並列接続でＧＮＤに接続されている。スイッチ素子Ｑ０１は、コントロールユニット３０からのＤＣＨＲＧ信号によってオンまたはオフする。
【００９９】
ここで、コントロールユニット３０からのＤＣＨＲＧ信号がＨレベルの時に、スイッチ素子Ｑ０１は導通し、Ｌレベルのときにスイッチ素子Ｑ０１は遮断する。ＤＣＨＲＧ信号がＨレベルの時にスイッチ素子Ｑ０１はオン状態になり、ＤＣＨＲＧ信号がＬレベルの時にスイッチ素子Ｑ０１はオフ状態となる。このように、ＤＣＨＲＧ信号に基づき、スイッチ素子Ｑ０１のオン／オフを切替える。
【０１００】
抵抗Ｒ０２は、スイッチ素子Ｑ０１の導通時にＤＣ／ＤＣコンバータの出力コンデンサＣ００２からコンデンサＣ０１へ電荷を移動させコンデンサＣ０１を充電する。また、抵抗Ｒ０２は、スイッチ素子Ｑ０１の導通時の電流を制限する役割を有する。抵抗Ｒ０３は、スイッチ素子Ｑ０１の非導通時にコンデンサＣ０１の電荷を放電するための抵抗である。
【０１０１】
次に、ＤＣ／ＤＣコンバータが、ある出力電圧Ｖｏで動作中に、コントロールユニットから、出力電圧Ｖ１（Ｖｏ＞Ｖ１）へ変更する設定信号が出力された場合について図２〜図４の波形を用いて動作を説明する。
【０１０２】
図２は図１の回路の各部の波形を示している。また、図３、及び図４は、図１の回路において、一例としてＲ０２：２２Ω、Ｒ０３：１００Ω、Ｃ０１：１００μＦ、Ｃ００２：２２０μＦの回路定数を採用した場合を説明するものである。
【０１０３】
特に、図３は出力電圧ＶＨを２４Ｖから１９Ｖへ低下させる時に必要なＤＣＨＲＧ信号のパルス幅のシミュレーションを示している。すなわち、図３は、上記定数のＤＣ／ＤＣコンバータの全ての出力電圧範囲を低下させるための放電回路部Ｈを駆動するパルス幅を示しており、シミュレーションで算出した結果、２４Ｖから１９Ｖへ低下させるのに必要なパルス幅は１．６０６ｍｓとなった。
【０１０４】
また、図４は図３から求めた最大パルス幅（１.６０６ｍｓ）のパルス幅のＤＣＨＲＧ信号を与え、ＶＨ出力２４ＶのままＤＣＨＲＧ信号入力後２ｍｓまでの各部の電圧・電流シミュレーション波形を示している。なお、ここで、ＶＨ出力を２４Ｖのままとしているのは、一定のパルス幅でＶＨ出力を２４ＶからＤ／Ａコンバータ１Ｂｉｔ分低下させる際に抵抗に印加される電力計算を近似して最大電力を計算しているためである。
【０１０５】
図５は放電抵抗に印加される電力をシミュレーションした結果を示している。
【０１０６】
出力電圧を変更する設定信号を受信する以前では、ＤＣ／ＤＣコンバータの負荷電流が０Ａであるとすると、入力側からの電力は、ＤＣ／ＤＣコンバータの内部損失分を供給するだけでよい。このため、スイッチング素子Ｑ１０１は、ほとんどのスイッチング周期のあいだオフ状態であるＤｕｔｙ０％の動作となっている。
【０１０７】
ここで、図２の時間ｔ０からt１の間でコントロールユニット３０から出力電圧をＶｏからＶ１（Ｖｏ＞Ｖ１）へ変更する設定信号が入力されると、Ｄ／Ａコンバータ２０１の出力は低下し（不図示）、ＤＣ／ＤＣコンバータの目標設定電圧が変更される。
【０１０８】
次に、ｔ２のタイミングでコントロールユニット３０からＨレベルのＤＣＨＲＧ信号を受信すると、スイッチ素子Ｑ０１が導通する。ここで、区間ｔ１からｔ４の間は、出力から負荷電流が取られないため、区間ｔ１からｔ２の間のＶＨ電圧はＶｏのまま変化しない。また、コンデンサＣ０１は抵抗Ｒ０３によってＧＮＤに接続されているため、コンデンサＣ０１に蓄えられている電荷は無い。よって、スイッチ素子Ｑ０１が導通すると抵抗Ｒ０２を介してコンデンサＣ０１へ充電電流が流れる。
【０１０９】
この充電電流は、図２のようにスイッチ素子Ｑ０１が導通した直後、抵抗Ｒ０２に印加される電位がＶｏで最大となる。図２、図３から判るように抵抗Ｒ０２に流れる電流におけるピーク電流Ｉｐ１は、Ｉｐ１＝Ｖｏ/Ｒ２となる（ここではＱ０１のオン抵抗は０Ωであるものと想定して説明している）。
【０１１０】
これにより、コンデンサＣ０１の電位は、時間ｔ２から抵抗Ｒ０２を介して徐々に充電され上昇する。またＤＣ／ＤＣコンバータの定電圧制御回路は、目標電圧がＶ１へ設定変更されているため、出力電圧がＶ１よりも高い電圧の間は、入力からの電力供給は発生しない。よって、コンデンサＣ００２（ＶＨ２）の電位はＶoから目標電圧値Ｖ1へ向けて減少する。
【０１１１】
コンデンサＣ０１は、抵抗Ｒ０２を介し充電され電位が上昇していくが、抵抗Ｒ０２の両端電圧は徐々に低下し抵抗Ｒ０２の電流は時間と共に減少する。コンデンサＣ０１の電位が上昇してくるとコンデンサＣ０１の電位に比例した電流がＧＮＤへ放電する放電抵抗Ｒ０３に流れる。
【０１１２】
ここで、抵抗Ｒ０２と抵抗Ｒ０３は、Ｒ０２＜＜Ｒ０３の関係となっているため抵抗Ｒ０３の電流は抵抗Ｒ０２に対して（ｔ２〜ｔ４の区間で）小さい。
【０１１３】
続いて、区間ｔ２〜ｔ３でコンデンサＣ００２の余剰電荷がコンデンサＣ０１へ移動すると、出力ＶＨは設定電圧Ｖｏで定電圧制御がかかる。また図ではＤＣＨＲＧ信号は、ｔ４まで出力されているが、仮にＤＣＨＲＧ信号が例えば無限大に印加された場合は、コンデンサＣ００２の電圧Ｖｃは最終的にＶｃ＝Ｖｏ×Ｒ０３/Ｒ０２+Ｒ０３まで充電される。また抵抗Ｒ０２、Ｒ０３の電流Ｉｒ２、Ｉｒ３はＩｒ２＝Ｉｒ３＝Ｖｏ／（Ｒ０２+Ｒ０３）で一定となり、抵抗分圧で決定される一定値に収束する。
【０１１４】
すなわち、出力ＶＨは、放電回路部Ｈが導通した直後ｔ２で、抵抗Ｒ０２に流れる電流が最大値となりその後は指数関数的に減少し、最終的にはＶｏ／（Ｒ０２+Ｒ０３）まで減少する。抵抗Ｒ０３の電流は放電回路部Ｈが導通した直後ｔ２から徐々に上昇し、ｔ４の最大値まで上昇する。その後、ｔ４からｔ５までコンデンサＣ０１に蓄積されている電荷が放電される。このｔ４からｔ５までの期間は、コンデンサＣ０１は抵抗Ｒ０２と接続されていない期間である。言い換えると放電回路部Ｈのスイッチ素子Ｑ０１は動作しない期間である。
【０１１５】
また、図４において抵抗Ｒ０２の印加電圧は、時間ｔ２で最大となり、徐々に低下していく。また、抵抗Ｒ０３に印加される電圧は、図４のｔ４のタイミングで最大となり、スイッチ素子Ｑ０１がオフしたｔ４以降は、スイッチ素子Ｑ０１がオフしているため、抵抗Ｒ０２の印加電圧は０Ｖとなり電力印加も０となる。さらに、タイミングｔ４以降では、コンデンサＣ０１に充電された電荷抵抗Ｒ０３でＧＮＤへ放電するが、スイッチ素子Ｑ０１がオフしコンデンサＣ０１を充電する経路は無い状態のため、抵抗Ｒ０３に印加される電力は徐々に低下していく。
【０１１６】
図５は、図４のシミュレーション結果から抵抗Ｒ０２、Ｒ０３に印加される電力を図１１、及び図１３と同じパルス限界電力曲線にプロットしたものである。
【０１１７】
図５では、電力曲線を両対数で表示しているため、０.０１ms〜ｔ４までの時間の抵抗Ｒ０２、Ｒ０３に発生する電力をプロットしている。
【０１１８】
この図５から明らかなように、Ｒ０２：２２Ω、Ｒ０３：１００Ω、Ｃ：１００μＦでは、全ての電圧範囲を１.６０６ｍｓで出力電圧を低下させる事が可能である事が判る。
【０１１９】
抵抗Ｒ０３の電力は、図５のｔ４のタイミングで最大となり、スイッチ素子Ｑ０１がオフしたｔ４以降の電力は徐々に低下し、図５では、０.１７Ｗの限界電力曲線に対して十分な低い印加電力となっている。
【０１２０】
すなわち、図５から抵抗Ｒ０２は０.２５Ｗの定格電力内にあり、抵抗Ｒ０３は定格電力０.１７Ｗの定格電力内に収まり、１.６０６ｍｓのパルス幅で全ての電圧範囲を目標電圧値に低下させることが出来る事が判る。
【０１２１】
これに対して、従来の回路では、１．６ｍｓのパルス幅で全ての電圧範囲を調整するには、図１３に示されるように、放電抵抗は３３Ω以下とし、しかも０.５Ｗの定格電力の抵抗が必要となっていた。
【０１２２】
なお、上記説明では、スイッチ素子Ｑ０１のオン抵抗を０ΩとしてＤＣ／ＤＣコンバータの出力とスイッチ素子Ｑ０１の間にＲ０２に抵抗を使用しているが、抵抗Ｒ０２の変わりにスイッチ素子Ｑ０１のオン抵抗を用いてコンデンサＣ０２へ充電しても良い。
【０１２３】
スイッチ素子Ｑ０１のオン抵抗を利用し、コンデンサＣ０２へ充電する際に、スイッチ素子Ｑ０１の安全動作領域（ＡＳＯ）内で使用することにより出力コンデンサＣ００２から放電回路部Ｈ内のコンデンサＣ０２へ充電することが可能となり、放電回路部Ｈの非導通期間でＣ０２の電圧を放電する放電抵抗Ｒ０３のみの構成で良くなる。
【０１２４】
放電抵抗Ｒ０３は、放電回路部Ｈの非導通期間でコンデンサＣ０２を放電するため、大きな定格電力は必要ない。
【０１２５】
ここで、コンデンサＣ０１は、出力電圧ＶＨの出力コンデンサＣ００２に対して、低下させる電圧△ＶＨ分の電荷を移動できれば良い。例えばＤＣ／ＤＣコンバータの出力電圧範囲がＶＨｍａｘ〜ＶＨｍｉｎ、一回の設定電圧幅の最大値を△ＶＨｍａｘ、コンデンサＣ００２の容量Ｃとすると、ＶＨｍａｘから△Ｖｍａｘ低下させる時にコンデンサＣ００２に発生する余剰電荷の最大値は、△Ｑｍａｘ＝Ｃ×△ＶＨｍａｘ／ＶＨｍａｘとなる。よって、コンデンサＣ０１の容量は、出力コンデンサＣ００２の容量に対し△ＶＨｍａｘ／ＶＨｍａｘの比の２倍〜３倍以上の容量が必要となる。
【０１２６】
また抵抗Ｒ３は、ＶＨ電圧を変調させる周期、すなわちＤＣＨＲＧ信号がＬレベルの時間内にコンデンサＣ０１の電荷をＧＮＤレベルに抵抗Ｒ３を介して放電できれば良いため、コンデンサＣ０１と抵抗Ｒ３の時定数τは、ＶＨ電圧を変調する周期以下として定数、及び定格電力値を設計・選定すれば良い。なお、ＤＣＨＲＧ信号に関して、出力電圧を上昇する場合にもＤＣＨＲＧ信号を用いるような仕様を採用しても良いが、ＤＣＨＲＧ信号は、出力電圧を低下させる場合のみ受信することが望ましい。
【０１２７】
また、図２では、1回の設定信号の入力に対して１回の放電処理（ｔ２〜ｔ５）を行っていたが、例えば、放電処理（ｔ２〜ｔ５）を複数回（２回、３回、等）行っても構わない。
＜記録装置の出力電圧の制御例＞
図８に、上記のＤＣ／ＤＣコンバータを備えた記録装置における、記録ヘッドの温度検出タイミング及び出力電圧変調制御の例を示す。
【０１２８】
プリンタが起動（ステップＳ０）すると、コントロールユニット３０は、まず取り付けられた記録ヘッドのインク吐出特性のバラツキを示すデータ等のヘッド情報信号を検出すると共に記録ヘッドの温度情報を取得しベース温度として保存する（ステップＳ１）。
【０１２９】
次にステップＳ１で取得した情報に基づいた、ヘッド駆動電圧を供給するように設定する電圧データをＤＣ／ＤＣコンバータへ送信する（ステップＳ２）。
【０１３０】
続いて、プリンタが記録を開始する準備が整った時点で、記録ヘッドの電源電圧を起動するＶＨ出力許可信号をＤＣ／ＤＣコンバータへ出力し（ステップＳ３）、記録が開始される（ステップＳ４）。
【０１３１】
記録中は、ヘッド温度は一定間隔で取得され（ステップＳ５）、一定間隔で検出しているヘッド温度とベース温度Ｔｏに一定温度以上の変化があるか判断する（ステップＳ６ａ、Ｓ６ｂ）。この図８では、一例としてベース温度Ｔｏに対して５℃の変化を検出するようにしている（ステップＳ６ａ、Ｓ６ｂ）。
【０１３２】
一定温度以上の変化があった場合には、ＶＨ変調制御を行い（ステップＳ７）、ベース温度をＴｏからＴｎ−１に更新し（ステップＳ８）、ヘッドランク−温度テーブルを参照し（ステップＳ９）、Ｄ／Ａコンバータにデジタル信号を送信する（ステップＳ１０）。
【０１３３】
ここで、ヘッド温度の上昇によるインク吐出量の上昇は、駆動電圧を高くし、パルス幅を短くする制御を行なうことにより、ヘッド温度上昇に伴うインク吐出量の増大を抑えることができる。一方、ヘッド温度が下降した場合には、駆動電圧を低くし、パルス幅を長くする。以上のように、ヘッド温度に基づき、駆動電圧とパルス幅を変更する制御を行う。
【０１３４】
そこで、ヘッド温度が高くなった場合には、ステップＳ１０でＤ／Ａコンバータ２０１の出力を変更する処理で終わり（ステップＳ１０ａ）、ＤＣ／ＤＣコンバータのＶＨ電圧を高くする。ヘッド温度が低くなった場合には、Ｄ／Ａコンバータにデジタル信号を送信した（ステップＳ１０ｂ）後に、ＤＣＨＲＧ信号を送信（ステップＳ１１）する。
【０１３５】
このように、ＤＣＨＲＧ信号を送信（ステップＳ１１）することにより、放電回路部Ｈのスイッチ素子を駆動してＤＣ／ＤＣコンバータの出力コンデンサの余剰電荷を放電回路部Ｈのコンデンサに充電しＶＨ電圧を目標電圧値に短時間で低下させることができる。これにより、コンデンサに充電した電荷は次のステップＳ１１までの時間でＧＮＤへ放電できる。
【０１３６】
ステップＳ１１以降の説明を、図２を用いて補足する。例えば、ステップＳ５へ戻り、上述したシーケンスを行う。ここで、例えば、タイミングｔ５の後、更に温度が低下している（ステップＳ６ｂでＹｅｓ）ならば、ｔ０からｔ５のシーケンスを行う。
【０１３７】
なお、図８の例では、ヘッド温度は一定間隔で取得するシーケンスとして記載しているが、プリンタの動作、たとえばキャリッジの一走査毎の動作に連動してスキャン毎にヘッド温度を取得しても良い。
【０１３８】
また、本実施例では、ステップＳ１１の区間が、放電回路部Ｈのスイッチ素子Ｑ０１の導通開始となり、出力コンデンサＣ００２の余剰電荷を放電回路部Ｈ内のコンデンサＣ０１に充電している。また、ステップＳ１１から次のステップＳ１１の区間で、コンデンサＣ０１に充電された電荷を抵抗Ｒ０３を介してＧＮＤへ放電する構成となっている。これにより、コンデンサＣ０１と抵抗Ｒ０３の時定数は、ステップＳ１１と次のステップＳ１１の時間幅以下に設定しておけばよい。
【０１３９】
なお、以上では、電源電圧を変化させる要因として、記録ヘッドの温度変動を考えた。しかしながら、電源電圧を変化させる要因としては、記録ヘッドの温度変動だけではなく、吐出するインク液滴の大きさを変化させるための吐出エネルギーを調整するなどの場合にも適用可能である。その場合、たとえば吐出エネルギーを低下させるためにＤＣ／ＤＣコンバータの出力を低下させるような制御において、上記の放電制御を行うことができる。
【０１４０】
また、上記実施例において、放電回路部Ｈは、キャリッジ上に実装されるＤＣ／ＤＣコンバータが実装される基板内に設置しているが、記録ヘッドが形成されているシリコンウェハー上に形成可能な素子で構成しても良い。
【０１４１】
以上に示したように、本実施例によれば、放電回路部Ｈのスイッチ素子の導通開始と共に、出力コンデンサの余剰電荷を放電回路部Ｈ内のコンデンサへ充電する。そして、コンデンサに充電された電荷をスイッチ素子の導通区間よりも長い時間の非導通区間で抵抗を介してＧＮＤへ放電する構成としている。このため従来よりも各抵抗の定格電力やサイズを大きくしたり、並列接続する事なく出力電圧を目標電圧値に短時間で低下させる事が可能となる。
【図面の簡単な説明】
【０１４２】
【図１】本発明を採用したＤＣ／ＤＣコンバータ構成の電源装置を示す回路図である。
【図２】図１の回路の各部の波形を示した波形図である。
【図３】図１の回路で出力電圧を２４Ｖから１９Ｖに電圧を変調した時の必要な変調時間を示した波形図である。
【図４】図１の回路の各部の波形をシミュレーションした結果を示す波形図である。
【図５】図１の回路で放電抵抗に印加される電力をパルス限界電力曲線としてプロットした波形図である。
【図６】本発明に係る電源装置を採用した記録装置の要部構成を示した斜視図である。
【図７】図６の記録装置の制御系の構成を示すブロック図である。
【図８】本発明の電源装置を採用した記録装置における電源制御手順を示したフローチャート図である。
【図９】従来の放電回路部を含むＤＣ／ＤＣコンバータの構成を示した回路図である。
【図１０】図９の回路の各部の波形を示す波形図である。
【図１１】放電抵抗のパルス限界電力曲線を説明する波形図である。
【図１２】図９の回路の必要放電パルス幅と放電抵抗に印加される最大印加電力を示した表図である。
【図１３】図９の回路の放電時間と放電抵抗に印加される電力をパルス限界電力曲線にプロットした波形図である。
【符号の説明】
【０１４３】
Ｈ  放電回路部
Ｑ０１  スイッチ素子
２−１、２−２、２−３、２−４  インクジェット記録ヘッド
３  ヘッドキャリッジ
５  キャリッジ駆動モータ
１０  紙送リモータ
３０  コントロールユニット
３１  ＡＳＩＣ
３２  ＲＯＭ
３３  ＲＡＭ
３５  ドライバ・リセット回路
２００  ＰＷＭ制御ＩＣ
２０２  誤差増幅器
２０３  ＰＷＭ比較器
２０４  ＭＯＳドライブ回路
【図１】
2008253051.tif 000003
【図２】
2008253051.tif 000004
【図３】
2008253051.tif 000005
【図４】
2008253051.tif 000006
【図５】
2008253051.tif 000007
【図６】
2008253051.tif 000008
【図７】
2008253051.tif 000009
【図８】
2008253051.tif 000010
【図９】
2008253051.tif 000011
【図１０】
2008253051.tif 000012
【図１１】
2008253051.tif 000013
【図１２】
2008253051.tif 000014
【図１３】
2008253051.tif 000015