(57)【要約】【課題】外部接続端子を有する半導体装置に、電気特性試験とバーンイン試験と外部接続端子の形成とをウェハ状態で一括して、かつ各部に損傷を与えることなく行うことが出来る電極構造を具備させる。【解決手段】半導体基板１の電極パッド２上に形成する突起電極４を、上面中央部に位置する第１の平坦領域１４ａと、それを囲んで上面外周部近傍に位置する第２の平坦領域１４ｂと、両領域１４ａ，１４ｂの間の第１の凸領域１４ｃとを有する構造とする。これにより、凹凸形状の突起電極４上で電気特性検査を行うことで電極パッド２下へのダメージを避けることができる。電気特性検査によって不良と判定された半導体装置を共通配線から電気的に切り離す際に第１の平坦領域１４ａのみに不導体被膜６を形成することができ、バーンイン試験および外部接続端子の形成を確実に安定して行うことが可能となる。【選択図】図３
2008027929.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された複数の電極パッドと、前記電極パッド上に形成された突起電極とを備え、前記突起電極は、上面中央部に位置する第１の平坦領域と前記第１の平坦領域を囲んで上面外周部近傍に位置する第２の平坦領域と前記第１の平坦領域と前記第２の平坦領域との間に位置する凸領域とを有することを特徴とする半導体装置。
【請求項２】
半導体基板上に形成された複数の電極パッドと、前記電極パッド上に形成された突起電極とを備え、前記突起電極は、上面中央部に位置する第１の平坦領域と前記第１の平坦領域を囲んで上面外周部近傍に位置する第２の平坦領域と前記第１の平坦領域と前記第２の平坦領域の少なくとも一方の領域に位置する凹領域とを有することを特徴とする半導体装置。
【請求項３】
前記第１の平坦領域と前記第２の平坦領域の少なくとも一方の領域に凹領域を含んでいることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記突起電極の前記凸領域は、前記電極パッド上と前記電極パッドの下の少なくとも一方に配置した凸部に基づいて形成されたことを特徴とする請求項１または３に記載の半導体装置。
【請求項５】
前記凸部は環状凸部であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
複数個の前記凸部が、前記電極パッドの上面の中心部から外周部に向かう任意の直線を想定したときに少なくとも１個の凸部において交わるように並んでいることを特徴とする請求項４に記載の半導体装置。
【請求項７】
複数個の前記凸部が、互いの間に前記突起電極の高さよりも小さな間隔をおいて環状に並んでいることを特徴とする請求項４に記載の半導体装置。
【請求項８】
前記突起電極の前記凹領域は、前記電極パッドの上面に設けた凹部に基づいて形成されたことを特徴とする請求項２または３に記載の半導体装置。
【請求項９】
前記凹部は前記電極パッドの上面に形成した環状溝であることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記凸部は絶縁材料よりなることを特徴とする請求項４記載の半導体装置。
【請求項１１】
前記電極パッドの内の少なくとも１つが半導体素子形成領域上に形成されていることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項１２】
前記電極パッドの上に外部接続端子が形成されたことを特徴とする請求項１〜３、１１の何れか１項に記載の半導体装置。
【請求項１３】
半導体基板上に複数の電極パッドを形成する工程と、
前記電極パッド上に所定の形状の凸部を形成する工程と、
前記凸部上を含む前記電極パッドの上に電極材料を配置して、上面中央部に位置する第１の平坦領域と、前記第１の平坦領域を囲んで上面外周部近傍に位置する第２の平坦領域と、前記第１の平坦領域と前記第２の平坦領域との間に位置する凸領域とを有する突起電極を形成する工程と、
前記突起電極に接触して前記半導体素子の電気的特性検査を行う工程と、
前記電気特性検査の後に前記突起電極に接触してバーンイン試験を行う工程と、
前記バーンイン試験の後に前記突起電極上に外部接続端子を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１４】
半導体基板上に複数の電極パッドを形成する工程と、
前記電極パッド上に所定の形状の凹部を形成する工程と、
前記凹部上を含む前記電極パッドの上に電極材料を配置して、
上面中央部に位置する第１の平坦領域と、前記第１の平坦領域を囲んで上面外周部近傍に位置する第２の平坦領域と、前記第１の平坦領域と前記第２の平坦領域の少なくとも一方の領域に位置する凹領域とを有する突起電極を形成する工程と、
前記突起電極に接触して前記半導体素子の電気的特性検査を行う工程と、
前記電気特性検査の後に前記突起電極に接触してバーンイン試験を行う工程と、
前記バーンイン試験の後に前記突起電極上に外部接続端子を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１５】
半導体基板上に複数の電極パッドを形成する工程と、
前記電極パッド上に所定の形状の凸部および凹部を形成する工程と、
前記凸部上および凹部上を含む前記電極パッドの上に電極材料を配置して、上面中央部に位置する第１の平坦領域と、前記第１の平坦領域を囲んで上面外周部近傍に位置する第２の平坦領域と、前記第１の平坦領域と前記第２の平坦領域との間に位置する凸領域と、前記第１の平坦領域と前記第２の平坦領域の少なくとも一方の領域に位置する凹領域とを有する突起電極を形成する工程と、
前記突起電極に接触して前記半導体素子の電気的特性検査を行う工程と、
前記電気特性検査の後に前記突起電極に接触してバーンイン試験を行う工程と、
前記バーンイン試験の後に前記突起電極上に外部接続端子を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１６】
前記電極パッド上に所定の形状の凸部を形成する工程は、前記電極パッド上面の少なくとも一部が露出するように半導体基板の主面を覆う絶縁膜を形成する工程と同時に行うことを特徴とする請求項１３または請求項１５のいずれか１項に記載の半導体装置の製造方法。
【請求項１７】
前記外部接続端子を形成する工程まではウェハ状態で行い、その後に個片に分割することを特徴とする請求項１３から請求項１６のいずれか１項に記載の半導体装置の製造方法。
【請求項１８】
請求項１から請求項１２のいずれか１項に記載の半導体装置の検査方法であって、
半導体ウェハに形成した複数の半導体装置の電気特性検査を最上層にある突起電極に接触して行い、前記電気特性検査で不良と判定された半導体装置を、バーンイン試験用の突起電極の凸領域と凹領域の内の少なくとも一方で囲まれる中央領域にのみ絶縁性の樹脂を配置することにより共通配線から電気的に切り離し、その後に、前記複数の半導体装置の突起電極の中央領域にプローブ電極を接触させて一括してバーンイン試験を行うことを特徴とする半導体装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、その製造方法および検査方法に関し、特に、外部接続端子を有する半導体装置をウェハ状態で一括して製造および検査するための電極構造に関する。
【背景技術】
【０００２】
近年、情報通信機器や事務用電子機器の小型化および高機能化が進められるに伴ない、これらの電子機器に搭載される半導体集積回路装置（以下、半導体装置あるいは半導体チップという）に、小型化、入出力用の外部端子の数を増加することが要求されている。
【０００３】
半導体チップの周縁部に電極パッドを形成してワイヤボンディング法で外部回路に接続する従来の方式によっては、これらの要求を満たすことは困難になってきている。そのため、電極パッドを能動領域上に形成し、バンプと呼ばれる外部接続端子を介して外部回路と接続するフリップチップ方式が採用されるようになってきた。
【０００４】
一方、半導体製造プロセスの著しい進化に伴って、半導体チップの構造も微細化、高集積化が進み、配線材料として比較的抵抗の小さい銅配線が用いられたり、層間絶縁膜として比誘電率の低い、いわゆるＬｏｗ−ｋ材料が用いられたりするケースが多くなってきている。
【０００５】
しかし微細化、高集積化が進んだ半導体チップでは外部からの応力等によって能動領域がダメージを受けやすく、それを防止するために、特に上記のフリップチップ方式を用いて外部回路と接続する場合に、異方性導電シート（ＡＣＦ）等を用いた圧接接続よりも半田バンプを用いた溶融接続が注目されている。半田バンプをアルミニウム（Ａｌ）などの電極パッド上に形成する方法としては、大別して２つの方法がある。
【０００６】
１つは電気めっき法を用いる方法である。半導体ウェハ上に形成された複数の半導体装置の表面の電極パッド上に開口部を有するように絶縁膜を全面に形成し、次にバリアメタルおよびシードメタルからなる金属層をウェハ全面に形成し、その金属層上に前記電極パッド上に開口部を有するようにめっきレジストパターンを形成してから、電気めっき法により、前記開口部にアンダーバンプメタル（以下ＵＢＭと呼ぶ）を形成し、そのＵＢＭ上に半田めっきを行った後、めっきレジストパターンを除去し、不要な金属層をエッチング除去し、最後に熱処理を行うことによって、半田バンプを形成する。
【０００７】
もう１つは印刷法あるいはボール搭載法を用いる方法である。半導体ウェハ上に形成された複数の半導体装置の表面の電極パッド上に開口部を有するように絶縁膜を全面に形成し、前記開口部より露出した電極パッド上に例えば無電解めっき法を用いてＵＢＭを形成し、そのＵＢＭ上にスクリーン印刷やボール搭載などの方法で半田ペーストあるいは半田ボールを載置した後、熱処理を行うことによって、半田バンプを形成する。
【０００８】
ところで、半田バンプのような外部接続端子を有する半導体装置は回路基板に複数個実装されることが多く、その内の１個でも異常があれば装置全体が不良となってしまうため、個々の半導体装置には高い信頼性が要求され、個々の半導体装置の異常の有無を調べる検査が重要な課題となってきている。かかる検査としては、電気特性検査および、その後に行われるバーンイン試験が挙げられるが、それぞれ、信頼性が高く、且つ低コストであることが要求される。しかし近年の傾向として、上記のように電極パッドが能動領域上に形成されたり、層間絶縁膜としてＬｏｗ−ｋ材料が用いられたりすることが多くなってきたため、検査の過程において、半導体装置がダメージを受けてしまう可能性が高くなってきた。
【０００９】
上述の半田バンプを形成して溶融接続を行うタイプの半導体装置でも、実装時のダメージは低減されるものの、検査の過程でダメージ受けることが多くなってきた。従来のように電極パッド上で電気特性検査あるいはその後のバーンイン試験を行うと、層間絶縁膜にクラックが入ったり、電気特性に悪影響を及ぼしたりすることがある。それを避けるために半田バンプ形成後に電気特性検査を行うと、半田バンプの表面に検査プローブを接触させることでバンプが変形してしまい、実装に悪影響を及ぼすことがある。変形を全くあるいはほとんど生じずに電気特性検査を行うことができたとしても、その後にバーンイン試験を行うには次のような問題がある。
【００１０】
バーンイン試験は、取り扱いの容易さと、コスト的に有利であることから、ウェハ状態で一括して行うようになってきており、そのためには、同一ウェハに形成された複数の半導体装置に同時に電源や信号を印加して動作させる必要がある。しかし電源や信号をそれぞれの半導体装置に個別に供給することは、数多くの配線をウェハ上から引き回すことを要し、現実的でない。出来る限り多くの電極を共通化して、独立して引き出す必要のある配線数を減らす必要がある。ところが配線を共通化すると、共通配線された半導体装置の１つに異常電流が流れたりすると、他の半導体装置にもその影響が及び、正常なバーンイン試験を実施することが出来なくなる。つまり、共通配線された半導体装置のなかに１つでも不良品が存在すると、共通化された全ての半導体装置のバーンイン試験が正常に行われなくなるのである。それを防止するためには、電気特性検査で不良と判定された半導体装置を共通配線から電気的に切り離す必要がある。
【００１１】
アルミ等からなる電極パッド上でバーンイン試験を行う従来の方式では、事前の電気特性検査において不具合が検出された半導体装置について、バーンイン検査で使用される共通の電源線又は信号線が接続される電極パッドを不導体被膜で覆うことにより、不良品のバーンイン試験用電極パッドを共通配線から電気的に切り離すようにしている（例えば特許文献１）。これに対し、半田バンプ上で電気特性検査を行う方式では、その後のバーンイン試験も半田バンプ上で行う必要があり、電気特性検査で不良と判定された半導体装置のバーンイン試験用半田バンプを共通配線から電気的に切り離すために、その半田バンプを不導体被膜で覆うことが必要となる。しかし通常の不導体被膜は液状材料を塗布して硬化させているものであり、略球状に形成された半田バンプ上に確実に不導体被膜を形成することは困難である。
【００１２】
電気特性検査について言うと、プロービングの際に電極パッド下へダメージを与えないために、予め電極パッド上に凹凸を有する突起電極を形成することが提案されている。凹凸化させることによって接触抵抗を低減するのである（例えば特許文献２）。突起電極の上面周縁部を環状に高く形成することでプロービングの際の接触不良を防止する構造も開示されている（例えば特許文献３）。しかるに、これらの方法は、半田バンプを形成するために電解めっき法を用いる場合には適用できない。半田めっきを行う時点ではウェハ全面に金属層が形成されているためである。電気特性検査は、電極パッド上で行うか、半田バンプ形成後に行うかのどちらかとなる。
【００１３】
半田バンプを電解めっき法でない方法を用いて形成する場合、つまり印刷法あるいはボール搭載法を用いて形成する場合には、次のように突起電極を形成して、その突起電極上で電気特性検査を行うことができる。図９（ａ）（ｂ）に示すように、半導体基板１上に電極パッド２を形成し、半導体基板１上および電極パッド２の周縁部上に絶縁膜３を形成し、絶縁膜３の開口部３ａから露出した電極パッド２上および電極パッド２の周縁部に載った絶縁膜３の段差部上に、ＮｉおよびＡｕからなる突起電極４をＵＢＭとして無電解めっき法などにより形成する。この上に半田バンプ５を形成することになる。このような突起電極４上で電気特性検査を行うと、突起電極４の表面にＡｕ膜が存在しているため、プローブの荷重を低く設定しても電気的接続を確保することが可能であり、電極パッド２の下へのダメージを低減できる。電気特性検査後にそのままのウェハ状態でバーンイン試験を行うには、不良と判定された半導体装置のバーンイン試験用の突起電極４を共通配線から電気的に切り離す。図１０はそのために突起電極４上に不導体被膜６を形成した状態を示す。このようにしておけば、ウェハ状態で一括してバーンイン試験を行っても、不良品に異常電流が流れることがない。
【特許文献１】特許第３３９５３０４号公報
【特許文献２】特開２００１−１７４５１４号公報
【特許文献３】特許第３３４８６８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
バーンイン試験後にウェハ状態で一括して半田バンプを印刷法やボール搭載法で形成する場合には、電気特性検査における良否判定にかかわらず、全ての突起電極４上に半田バンプ５を形成することになる。不良の半導体装置の突起電極４上にも半田バンプ５を形成することになる。
【００１５】
しかしその場合、上述したように不良の半導体装置の突起電極４上には不導体被膜６が形成されているため、その部分に半田ペーストを印刷したり半田ボールを搭載したりしても突起電極４に金属接合されることはなく、流れ出てしまい、良品の半導体装置上に異形バンプが形成されてしまうことがあった。それを防止するために、不導体被膜６を絶縁膜３の段差部の内側のみ、つまりバーンインプローブが接触する部分にのみ形成しようとしても、液状膜材料が段差部を乗り越えてしまう確率は高く、半田バンプ５を安定して突起電極４上に形成することはできない。
【００１６】
一方で、不導体被膜６を突起電極４の全面に確実に形成することは、球状の半田バンプ５上に形成するほどに困難ではないが、液状膜材料の塗布量を多くする必要があり、隣接する良品にまで不導体被膜が形成されてしまい、接続不良や外観不良を生じさせてしまう恐れもあった。
【００１７】
本発明は上述の問題を解決するためになされたものであり、外部接続端子を有する半導体装置に、電気特性試験とバーンイン試験と外部接続端子の形成とをウェハ状態で一括して、かつ各部に損傷を与えることなく行うことが出来る電極構造を具備させることを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するために、本発明の半導体装置は、半導体基板上に形成された複数の電極パッドと、前記電極パッド上に形成された突起電極とを備え、前記突起電極は、上面中央部に位置する第１の平坦領域と前記第１の平坦領域を囲んで上面外周部近傍に位置する第２の平坦領域と前記第１の平坦領域と前記第２の平坦領域との間に位置する凸領域とを有することを特徴とする。
【００１９】
また本発明の半導体装置は、半導体基板上に形成された複数の電極パッドと、前記電極パッド上に形成された突起電極とを備え、前記突起電極は、上面中央部に位置する第１の平坦領域と前記第１の平坦領域を囲んで上面外周部近傍に位置する第２の平坦領域と前記第１の平坦領域と前記第２の平坦領域の少なくとも一方の領域に位置する凹領域とを有することを特徴とする。
【００２０】
上記の第１の構成の半導体装置において、前記第１の平坦領域と前記第２の平坦領域の少なくとも一方の領域に凹領域を含んでいてよい。
これらの半導体装置では、凹凸形状の突起電極上で電気特性検査を行うことができるので、プロービングの際の接触抵抗を低減し、電極パッド下へのダメージを避けることができる。ウェハ状態で検査を行っている場合には、前記電気特性検査によって不良と判定された半導体装置をバーンイン試験に先立って共通配線から電気的に切り離すべく、前記突起電極に不導体被膜を形成する際に、凸領域および／または凹領域によって囲まれた中央部の前記第１の平坦領域のみに不導体被膜を形成することができ、バーンイン試験を確実に行うことが可能となる。バーンイン試験では全ての電極パッドを使用するわけではないが、全ての電極パッドに上記の電極構造が実現されていても何ら問題は無く、検査及び外部接続端子の形成ならびに実装を行うことが出来る。
【００２１】
前記突起電極の前記凸領域は、前記電極パッド上と前記電極パッドの下の少なくとも一方に配置した凸部に基づいて形成されていることを特徴とする。電極パッドの下の基板面に凸部を設けてから電極パッドを形成するか、あるいは、平坦な基板面に電極パッドを形成してから凸部を配置しておけば、その上に設ける前記突起電極は追従して表面に凸領域が容易に形成されることになる。かかる突起電極の表面全体は同一の電極材料からなるため電気特性検査が容易となる。電気特性検査の後に不導体被膜を形成する場合にはこの凸領域が堰として機能する。
【００２２】
前記凸部は環状凸部であることを特徴とする。このようにすると、環状凸部に基づく環状の凸領域が存在することになり、不導体被膜を形成する場合に外周部へと流れるのを容易に抑えることができ、成膜が容易かつ確実となる。
【００２３】
複数個の前記凸部が、前記電極パッドの上面の中心部から外周部に向かう任意の直線を想定したときに少なくとも１個の凸部において交わるように並んでいることを特徴とする。複数個の前記凸部が、互いの間に前記突起電極の高さよりも小さな間隔をおいて環状に並んでいることを特徴とする。これらの構造でも、環状あるいは略環状の凸領域が存在することになり、不導体被膜の成膜が容易かつ確実となる。
【００２４】
前記突起電極の前記凹領域は、前記電極パッドの上面に設けた凹部に基づいて形成されたことを特徴とする。電極パッドの上面に凹部が存在すると、その上に設ける前記突起電極は追従して表面に凹領域が容易に形成されることになる。電気特性検査の後に不導体被膜を形成する場合にはこの凹領域に溜められて外周部へと流れるのが抑えられるので、領域を限定した不導体被膜の形成が可能となる。
【００２５】
前記凹部は前記電極パッドの上面に形成した環状溝であることを特徴とする。環状溝に基づく環状の凹領域が存在することになり、不導体被膜を形成する場合に外周部へと流れるのを抑えることができ、成膜が容易かつ確実となる。
【００２６】
前記凸部は絶縁材料で構成されていてよい。このようにすると、電極パッドの上又は下に絶縁層を形成する際に同時に前記凸部を形成できるので、工程数を増やすことなく上述の効果を得ることができる。
【００２７】
前記電極パッドの内の少なくとも１つが半導体素子形成領域上に形成されていてよい。電極パッド上の突起電極が上述したように凹凸を有し、プロービングの際の接触抵抗を低減するので、電極パッドの下の半導体素子にダメージを与えることなく電気特性検査およびバーンイン試験を行うことが出来る。
【００２８】
前記電極パッドの上に外部接続端子が形成されていることを特徴とする。このようにすると、前記電極パッドの下にダメージを与えることなく実装することが出来る。かかる外部接続端子を形成する際には、突起電極の外周部分で金属接合が確保することができ、所定の位置からずれることで周囲に悪影響を及ぼすことがない。
【００２９】
本発明にかかる半導体装置の製造方法は、半導体基板上に複数の電極パッドを形成する工程と、前記電極パッド上に所定の形状の凸部を形成する工程と、前記凸部上を含む前記電極パッドの上に電極材料を配置して、上面中央部に位置する第１の平坦領域と前記第１の平坦領域を囲んで上面外周部近傍に位置する第２の平坦領域と前記第１の平坦領域と前記第２の平坦領域との間に位置する凸領域とを有する突起電極を形成する工程と、前記突起電極に接触して前記半導体素子の電気的特性検査を行う工程と、前記電気特性検査の後に前記突起電極に接触してバーンイン試験を行う工程と、前記バーンイン試験の後に前記突起電極上に外部接続端子を形成する工程とを含むことを特徴とする。
【００３０】
本発明にかかる他の半導体装置の製造方法は、半導体基板上に複数の電極パッドを形成する工程と、前記電極パッド上に所定の形状の凹部を形成する工程と、前記凹部上を含む前記電極パッドの上に電極材料を配置して、上面中央部に位置する第１の平坦領域と前記第１の平坦領域を囲んで上面外周部近傍に位置する第２の平坦領域と前記第１の平坦領域と前記第２の平坦領域の少なくとも一方の領域に位置する凹領域とを有する突起電極を形成する工程と、前記突起電極に接触して前記半導体素子の電気的特性検査を行う工程と、前記電気特性検査の後に前記突起電極に接触してバーンイン試験を行う工程と、前記バーンイン試験の後に前記突起電極上に外部接続端子を形成する工程とを含むことを特徴とする。
【００３１】
本発明にかかるさらに他の半導体装置の製造方法は、半導体基板上に複数の電極パッドを形成する工程と、前記電極パッド上に所定の形状の凸部および凹部を形成する工程と、前記凸部上および凹部上を含む前記電極パッドの上に電極材料を配置して、上面中央部に位置する第１の平坦領域と、前記第１の平坦領域を囲んで上面外周部近傍に位置する第２の平坦領域と、前記第１の平坦領域と前記第２の平坦領域との間に位置する凸領域と、前記第１の平坦領域と前記第２の平坦領域の少なくとも一方の領域に位置する凹領域とを有する突起電極を形成する工程と、前記突起電極に接触して前記半導体素子の電気的特性検査を行う工程と、前記電気特性検査の後に前記突起電極に接触してバーンイン試験を行う工程と、前記バーンイン試験の後に前記突起電極上に外部接続端子を形成する工程とを含むことを特徴とする。
【００３２】
これらの方法によれば、従来の半導体装置の製造方法に比較して大きな変更を加えることなく、凸領域および／または凹領域を有する突起電極を形成することができ、それにより、電気特性検査で不良と判定された半導体装置の突起電極の中央部にある前記第１の平坦領域のみに不導体被膜を形成すること、その不導体被膜を利用してバーンイン試験を確実に行うことが可能となる。その後の外部接続端子の形成においては、前記第２の平坦領域で前記突起電極と外部接続端子との金属接合が確保出来るので隣接チップに不具合が生じることもない。
【００３３】
上記した半導体装置の製造方法において、前記電極パッド上に所定の形状の凸部を形成する工程は、前記電極パッド上面の少なくとも一部が露出するように半導体基板の主面を覆う絶縁膜を形成する工程と同時に行うことができる。このようにすると、従来の半導体装置の製造方法に比較して、工程数を増加することなく、突起電極を形成することが出来るので、製造コストを上昇させること無く同様の効果を得ることが可能となる。
【００３４】
上記した半導体装置の製造方法において、前記外部接続端子を形成する工程まではウェハ状態で行い、その後に個片に分割することができる。このようにすると、前述のバーンイン試験における不導体被膜形成処理が容易に確実に行われるばかりでなく、バーンイン試験や外部接続端子形成工程をウェハ状態で行うことにより、半導体装置の製造コストを大幅に下げることが可能となる。
【００３５】
本発明の半導体装置の検査方法は、半導体ウェハに形成した複数の半導体装置の電気特性検査を最上層にある突起電極に接触して行い、前記電気特性検査で不良と判定された半導体装置を、バーンイン試験用の突起電極の凸領域と凹領域の内の少なくとも一方で囲まれる中央領域にのみ絶縁性の樹脂を配置することにより共通配線から電気的に切り離し、その後に、前記複数の半導体装置の突起電極の中央領域にプローブ電極を接触させて一括してバーンイン試験を行うことを特徴とする。このようにすると、少量の絶縁性樹脂で確実に不導体被膜を形成すること、またウェハ状態で一括してバーンイン試験を実施することが可能となり、生産効率を高め、製造コストを削減することが可能となる。
【発明の効果】
【００３６】
本発明によれば、電極パッド上に形成する突起電極の表面の外周部近傍に凸領域と凹領域の少なくとも一方を配することにより、前記領域よりも内側の領域のみに不導体被膜を形成することが可能となるとともに、半田により外部接続端子を形成する際には前記領域よりも外側の領域の金属部分を使用して確実に金属接合することが可能となる。
【００３７】
したがって、半導体ウェハに複数個形成された半導体装置について、不良と判定された半導体装置のバーンイン試験用電極を前記不導体被膜を形成することで確実に共通配線から電気的に遮断することができ、そのうえでウェハ状態で一括してバーンイン試験、続いて外部接続端子の形成を行うことができる。よって、外部接続端子を有する信頼性の高い半導体装置を製造コストや製造リードタイムを低減して製造することが出来る。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１（ａ）は本発明の第１の実施形態にかかる半導体装置の電極構造を示す平面図であり、図１（ｂ）は同電極構造の図１（ａ）におけるＡ−Ａ’断面図である。
【００３９】
図１（ａ）（ｂ）において、半導体基板１上にＡｌからなる電極パッド２が形成されており、半導体基板１上および電極パッド２の周縁部上にチッ化シリコンからなる絶縁膜３が形成されるとともに、絶縁膜３の開口部３ａから露出した電極パッド２上に絶縁膜３と同一材料よりなる環状の突起物１１が形成されている。そして電極パッド２上および突起物１１上および電極パッド２の周縁部に載った絶縁膜３の段差部上にわたって突起電極４が形成されている。
【００４０】
突起電極４は、無電解めっき法などによるＮｉおよびＡｕの２層構造を有している。突起電極４の上面には、その中央部に位置する第１の平坦領域１４ａ（以下、第１平坦領域１４ａという）と、第１平坦領域４ａを囲み外周部近傍に位置する第２の平坦領域１４ｂ（以下、第２平坦領域１４ｂという）とが形成されるとともに、第１平坦領域１４ａと第２平坦領域１４ｂとの間、および、第２平坦領域１４ｂの外周側に、それぞれ第１平坦領域１４ａと第２平坦領域１４ｂよりも突出した第１の凸領域１４ｃ（以下、第１凸領域１４ｃという）と第２の凸領域１４ｄ（以下、外周部凸領域１４ｄという）とが形成されている。
【００４１】
上記の電極構造を有する半導体装置の製造方法および検査方法について図２および図３を用いて説明する。
図２（ａ）に示すように、半導体基板（半導体ウェハ）１に、主面上に半導体集積回路素子を持った半導体集積回路装置１０（以下、半導体チップ１０という）を複数個形成し、各半導体チップ１０の領域に複数の電極パッド２（２ａ，２ｂ）を形成する。２ａは後のバーンイン試験に使用される電極パッド、２ｂはそれ以外の電極パッドである。
【００４２】
次に、図２（ｂ）に示すように、ウェハ全面にチッ化シリコンからなる絶縁膜（パッシベーション膜）３を形成し、電極パッド２ａ，２ｂ上に開口部３ａを形成するのと同時に環状の突起物１１を形成する。
【００４３】
次に、図２（ｃ）に示すように、電極パッド２ａ，２ｂ上に無電解めっき法によりＮｉおよびＡｕをこの順で積層して突起電極４（４ａ，４ｂ）を形成する。４ａは電極パッド２ａ上に形成されバーンイン試験に使用される突起電極、４ｂは電極パッド２ｂ上に形成された突起電極である。無電解めっき法を用いると、電極パッド２ａ，２ｂの金属面から等方的に前記金属Ｎｉ，Ａｕが成長するので、突起電極４ａ，４ｂは電極パッド２ａ，２ｂの表面の形状に追従し、上述した第１平坦領域１４ａ、第２平坦領域１４ｂとともに、環状突起物１１および絶縁膜３の段差部に基づく第１凸領域１４ｃ、外周部凸領域１４ｄが形成される。
【００４４】
次に、図２（ｄ）に示すように、突起電極４ａ，４ｂ上にプローブ１２を接触させて電気特性検査を行う。そして不良と判定された半導体チップ１０ａと、良品と判定された半導体チップ１０ｂとに区分する。
【００４５】
次に、図２（ｅ）に示すように、不良と判定された半導体チップ１０ａのバーンイン試験に使用される突起電極４ａに、当該半導体チップ１０ａを共通配線から電気的に切り離すための不導体被膜６を形成する。このときに、図３に拡大して示したように、突起電極４ａ上の第１平坦領域１４ａにのみ不導体被膜６を形成する。
【００４６】
次に、図２（ｆ）に示すように、不良および良品の半導体チップ１０ａ，１０ｂの突起電極４ａに一括してバーンインプローブ１３を接触させてバーンイン試験を行う。バーンインプローブ１３は第１平坦領域１４ａに接触するように設計されたものを用いる。
【００４７】
次に、図２（ｇ）に示すように、突起電極４ａ，４ｂに半田ペーストを印刷した後に溶融させることにより、外部接続端子としての半田バンプ５を形成する。不良および良品の半導体チップ１０ａ，１０ｂにも同様に一括して半田バンプ５を形成することになる。
【００４８】
最後に、図２（ｈ）に示すように、ダイシングにより個々の半導体チップ１０ａ，１０ｂに分割する。
以上の方法によれば、上述の電極構造を形成するので、凹凸形状の突起電極４上で電気特性検査を行うことができ、プロービングの際の接触抵抗を低減し、電極パッド２の下へのダメージを避けることができる。突起電極４の上面には第１平坦領域１４ａと第２平坦領域１４ｂとの間に第１凸領域１４ｃが存在するので、第１平坦領域１４ａのみに不導体被膜６を形成することができ、したがって、電気特性検査において不良と判定された半導体チップ１０ａを共通配線から電気的に切り離し、ウェハ状態のまま一括してバーンイン試験を行うことが可能となるとともに、不導体被膜６が形成された突起電極４ａ上にも半田バンプ５を安定して形成することが可能となる。突起電極４の第１凸領域１４ｃは、半導体基板１と電極パッド２とを覆う保護膜（パッシベーション膜）３から、電極パッド２を露出させる開口部３ａを形成するのと同時に環状の突起物１１を形成するだけで、その突起物１１に倣わせて形成できるので、工程数を増加させることがない。
【００４９】
つまり、ウェハ状態で一括して、電極パッド２の下にダメージを与えることなく、電気特性検査とバーンイン試験と半田バンプ５の形成とを行うことができ、実装の際のダメージも少ない半田バンプ５を有する半導体装置を、効率よく、安価に製造することが可能となる。
【００５０】
なお、電極パッド２の材料は上記のＡｌに限られず、例えばＣｕ等を用いてもよい。絶縁膜３の材料はチッ化シリコンに限られず、シリコン酸化物などでもよい。突起電極４は、後述する半田からなる外部接続端子のＵＢＭとして機能するものであり、ＮｉおよびＡｕからなる２層構造に限られず、半田と電極パッド２との密着性と、半田との濡れ性が確保できる材料であればよく、例えば、Ｔｉ、Ｃｕ、Ｎｉの３層構造であってもよい。半田バンプ５の形成方法は、印刷法に限られず、フラックスを全面に塗布した後に半田ボールを載置して溶融させるボール搭載法等を用いてもよい。環状の突起物１１は絶縁膜３と同一の材料に限られず、突起を形成可能な材料であればよく、ポリイミド等の絶縁材料やＡｌ、Ｃｕ等の金属材料であってもよい。
【００５１】
図４（ａ）は本発明の第２の実施形態にかかる半導体装置の電極構造を示す平面図であり、図４（ｂ）は同電極構造の図４（ａ）におけるＢ−Ｂ’断面図である。
この電極構造が、第１の実施形態のものと相違するのは、絶縁膜３の開口部３ａから露出する電極パッド２の上面に環状の溝１５が形成されている点である（突起物１１はない）。そしてこのことにより、電極パッド２上および溝１５上および絶縁膜３の段差部上にわたって形成する突起電極４の上面に、その中央部に位置する第１平坦領域１４ａと、前記第１平坦領域１４ａを囲み外周部近傍に位置する第２平坦領域１４ｂと、第２平坦領域１４ｂの外周側の外周部凸領域１４ｄとが形成されるとともに、第２平坦領域１４ｂの一部に溝１５に倣った環状の第１凹領域１４ｅが形成されている点である。
【００５２】
上記の電極構造を有する半導体装置の製造方法および検査方法について図５および図６を用いて説明する。
第１の実施形態と同様に、図５（ａ）に示すように、半導体基板（半導体ウェハ）１に、主面上に半導体集積回路素子を持った半導体チップ１０を複数個形成し、各半導体チップ１０の領域に複数の電極パッド２（２ａ，２ｂ）を形成する。
【００５３】
次に、図５（ｂ）に示すように、ウェハ全面にチッ化シリコンからなる絶縁膜（パッシベーション膜）３を形成し、電極パッド２ａ，２ｂ上に開口部３ａを形成する。
次に、図５（ｃ）に示すように、電極パッド２ａに環状の溝１５をドライエッチングによって形成する。ここでは、バーンイン試験に使用する電極パッド２ａのみに溝１５を形成した。
【００５４】
次に、図５（ｄ）に示すように、電極パッド２ａ，２ｂ上に無電解めっき法によりＮｉおよびＡｕをこの順で積層して突起電極４（４ａ，４ｂ）を形成する。無電解めっき法を用いたことにより、電極パッド２ａ，２ｂの金属面から等方的に前記金属Ｎｉ，Ａｕが成長し、上述した第１平坦領域１４ａ、第２平坦領域１４ｂ、外周部凸領域１４ｄとともに、環状溝１５に基づく第１凹領域１４ｅが形成される。
【００５５】
次に、図５（ｅ）に示すように、突起電極４ａ，４ｂ上にプローブ１２を接触させて電気特性検査を行う。そして不良と判定された半導体チップ１０ａと、良品と判定された半導体チップ１０ｂとに区分する。
【００５６】
次に、図５（ｆ）に示すように、不良と判定された半導体チップ１０ａのバーンイン試験に使用される突起電極４ａに、当該半導体チップ１０ａを共通配線から電気的に切り離すための不導体被膜６を形成する。このときに、図６に拡大して示したように、突起電極４ａ上の第１平坦領域１４ａ、および第１凹領域１４ｅを含む第２平坦領域１４ｂにのみ不導体被膜６を形成し、外周部凸領域１４ｄには不導体被膜８が形成されないようにする。
【００５７】
次に、図５（ｇ）に示すように、不良および良品の半導体チップ１０ａ，１０ｂの突起電極４ａ，４ｂに一括してバーンインプローブ１３を接触させてバーンイン試験を行う。
次に、図５（ｈ）に示すように、突起電極４ａ，４ｂに半田ペーストを印刷した後に溶融させることにより、外部接続端子としての半田バンプ５を形成する。不良および良品の半導体チップ１０ａ，１０ｂにも同様に一括して半田バンプ５を形成することになる。
【００５８】
最後に、図５（ｉ）に示すように、ダイシングにより個々の半導体チップ１０ａ，１０ｂに分割する。
以上の方法によれば、第１の実施形態と同様に、上述の電極構造を形成するので、凹凸形状の突起電極４上で電気特性検査を行うことができ、プロービングの際の接触抵抗を低減し、電極パッド２の下へのダメージを避けることができる。突起電極４ａの上面には第１平坦領域１４ａおよび第２平坦領域１４ｂよりも窪んだ第１凹領域１４ｅが存在するので、これらの領域１４ａ，１４ｂ，１４ｅのみに不導体被膜６を形成することができ、したがって、電気特性検査において不良と判定された半導体チップ１０ａを共通配線から電気的に切り離し、ウェハ状態のまま一括してバーンイン試験を行うことが可能となるとともに、不導体被膜６が形成された突起電極４ａ上にも半田バンプ５を形成することが可能となる。突起電極４ａの第１凹領域１４ｅは、電極パッド２ａのエッチングによる環状の溝１５によって形成されているので、突起電極４ａ電極パッド２ａの密着性をさらに強固なものにすることが出来る。
【００５９】
つまり、ウェハ状態で一括して、電極パッド２の下にダメージを与えることなく、電気特性検査とバーンイン試験と半田バンプ５の形成とを行うことができ、実装の際のダメージも少ない半田バンプ５を有する半導体装置を、効率よく、安価に製造することが可能となる。
【００６０】
図７（ａ）は本発明の第３の実施形態にかかる半導体装置の電極構造を示す平面図であり、図７（ｂ）は同電極構造の図７（ａ）におけるＣ−Ｃ’断面図である。
この電極構造が、第１の実施形態のものと相違するのは、絶縁膜３の開口部３ａから露出した電極パッド２上に、絶縁膜３と同一材料よりなる突起物１６が複数個、不連続に配置され、さらに電極パッド２上および突起物１６上および絶縁膜３の一部上にＡｌからなる上層電極パッド１７が形成され、この上層電極パッド１７上に突起電極４が形成されている点である。複数個の突起物１６は、電極パッド２の表面中心部から外周部に向かって任意の直線を想定したときに、少なくとも１箇所は突起物１６を通過するように配置されている。つまり複数個の突起物１６は、電極パッド２の上面中心部の周りに、互いに内周外周に位置しつつ３６０度にわたって並んでいる。
【００６１】
このことにより、電極パッド２上および突起物１６上および絶縁膜３の一部上にわたって形成された上層電極パッド１７、さらにその上に形成された突起電極４は、突起物１６上および絶縁膜３に載った部分が凸形状となっている。すなわち、突起電極４の上面には、その中央部に位置する第１平坦領域１４ａと、前記第１平坦領域１４ａを囲み外周部近傍に位置する第２平坦領域１４ｂと、第２平坦領域１４ｂの外周側の外周部凸領域１４ｄとが形成されるとともに、第１平坦領域１４ａと第２平坦領域１４ｂとの間に、前記複数の不連続な突起物１６に追従する略環状の第１凸領域１４ｃが形成されている。
【００６２】
図８（ａ）は本発明の第４の実施形態にかかる半導体装置の電極構造を示す平面図であり、図８（ｂ）は同電極構造の図８（ａ）におけるＤ−Ｄ’断面図である。
この電極構造が、第１の実施形態のものと相違するのは、半導体基板１上に、Ａｌからなる電極パッド２が中央部に窪み１８を持って形成されており、半導体基板１上および電極パッド２の周縁部上にチッ化シリコンからなる絶縁膜３とポリイミドからなる絶縁膜１９とが形成され、絶縁膜３の内周端まで覆った絶縁膜１９の開口部１９ａから露出した電極パッド２上に絶縁膜１９と同一材料よりなる突起物２０が複数個、不連続に、略環状となるように配置され、窪み１８ｂを含む電極パッド２上および突起物２０上および電極パッド２の周縁部に載った絶縁膜１９の段差部上にわたって突起電極４が形成されている点である。突起物２０は電極パッド２上、窪み１８よりも外周側に、互いに約４ｕｍの間隔をあけて配列されており、突起電極４は約５ｕｍの厚みにて形成されている。
【００６３】
このことにより、突起電極４の上面には、その中央部に位置する第１平坦領域１４ａと、前記第１平坦領域１４ａを囲み外周部近傍に位置する第２平坦領域１４ｂと、第２平坦領域１４ｂの外周側の外周部凸領域１４ｄとが形成されるとともに、第１平坦領域１４ａと第２平坦領域１４ｂとの間に第１平坦領域１４ａ，第２の平坦領域１４ｂよりも凸な第１凸領域１４ｃが形成され、第１平坦領域１４ａ自体の中央部に第１平坦領域１４ａよりも窪んだ第３平坦領域１６ｆが形成されている。第１凸領域１４ｃは、突起物２０どうしの間隔を突起電極４の厚みより小さく設定しているため、略環状となっている。
【００６４】
上述の第３あるいは第４の実施形態の半導体装置の電極構造によっても、電極パッド２の下にダメージを与えることなく電気特性検査を行うことが可能で、かつ突起電極４の表面に凸部あるいは凹凸を有することで、バーンイン試験に際して前記電気特性検査で不良と判定された半導体チップ１０ａに対して不導体被膜６を流れ止めして容易に形成することができ、共通配線からバーンイン試験用電極を電気的に切り離すことが可能となる。前記突起電極４の外周部分には金属表面が露出しているため、半田バンプ５を形成する際にも不導体被膜６が形成された不良チップの存在の有無にかかわらず、ウェハ状態で一括して半田バンプ５を形成することが可能となる。
【００６５】
本発明は、上述した実施の形態に限定されず、本発明の範囲内で適宜変更することが可能である。
【産業上の利用可能性】
【００６６】
本発明によれば、外部接続端子を有する半導体装置を製造するにあたり、電極パッドの下にダメージを与えることなく、電気特性検査およびウェハ状態での一括バーンイン試験が可能であり、バーンイン試験後の外部接続端子の形成もウェハ状態で一括して行うことが可能なので、微細化、高集積化された半導体装置を安価で信頼性高く製造することができる。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１の実施形態にかかる半導体装置の電極構造を示す一部拡大図
【図２】図１の電極構造の電極を持った半導体装置の製造方法および検査方法を示す断面図
【図３】図２の工程途中で不導体被膜を形成した状態を示す断面図
【図４】本発明の第２の実施形態にかかる半導体装置の電極構造を示す一部拡大図
【図５】図４の電極構造の電極を持った半導体装置の製造方法および検査方法を示す断面図
【図６】図５の工程途中で不導体被膜を形成した状態を示す断面図
【図７】本発明の第３の実施形態にかかる半導体装置の電極構造を示す一部拡大図
【図８】本発明の第３の実施形態にかかる半導体装置の電極構造を示す一部拡大図
【図９】従来の半導体装置の電極構造を示す一部拡大図
【図１０】図９の電極構造の電極を持った半導体装置の製造工程途中で不導体被膜を形成した状態を示す断面図
【符号の説明】
【００６８】
１    半導体基板
２    電極パッド
３    絶縁膜
４    突起電極
５    半田バンプ
６    不導体被膜
10    半導体チップ
11    環状の突起物
12    プローブ
13    バーンインプローブ
14a   第１の平坦領域
14b   第２の平坦領域
14c   第１の凸領域
14d   外周部凸領域
14e   第１の凹領域
14f   第２の凹領域
15    環状の溝
16    突起物
18    窪み
19    絶縁膜
20    突起物
【図１】
2008027929.tif 000003
【図２】
2008027929.tif 000004
【図３】
2008027929.tif 000005
【図４】
2008027929.tif 000006
【図５】
2008027929.tif 000007
【図６】
2008027929.tif 000008
【図７】
2008027929.tif 000009
【図８】
2008027929.tif 000010
【図９】
2008027929.tif 000011
【図１０】
2008027929.tif 000012