(57)【要約】【課題】ナノ構造体のような微細構造体を高度に配列するため、微細構造体を所望の場所に、所望の方向に配列するための方法を実現することを目的とする。【解決手段】それぞれ独立した電位を与えうる３つの電極を形成した絶縁基板を用意する基板準備工程と、上記絶縁基板上に微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記３つの電極にそれぞれ電圧を印加して、上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程を含む。【選択図】図１５
2008260073.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ独立した電位が与えられる３つの電極を単位とする微細構造体配列領域を１乃至複数形成した絶縁基板を用意する基板準備工程と、
上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、
上記３つの電極にそれぞれ電圧を印加して上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程と
を含むことを特徴とする微細構造体の配列方法。
【請求項２】
上記３つの電極のうち第１の電極と第２の電極とで上記微細構造体配列領域を規定し、上記微細構造体配列領域中において、上記第１の電極と第２の電極との間に第３の電極を配置するように形成し、
上記微細構造体配列工程の際に、上記第３の電極に基準電位を与え、上記第１及び第２の電極に交流電位を与えることを特徴とする請求項１に記載の微細構造体の配列方法。
【請求項３】
上記第１及び第２の電極に与える交流電位は同一の周波数を有し、１５０°〜２１０°の位相差を有することを特徴とする請求項２に記載の微細構造体の配列方法。
【請求項４】
上記微細構造体配列工程中に、上記第１及び第２の電極に、第３の電極に対してオフセット電圧を加えるオフセット電圧印加動作を行なうことを特徴とする請求項１乃至３のいずれか１項に記載の微細構造体の配列方法。
【請求項５】
上記オフセット電圧印加動作において、上記第１及び第２の電極にオフセット電圧を与える時間差は、０．１秒以下であることを特徴とする請求項４に記載の微細構造体の配列方法。
【請求項６】
上記オフセット電圧印加動作において、上記第１及び第２の電極に与えるオフセット電圧が等しいことを特徴とする請求項４または５に記載の微細構造体の配列方法。
【請求項７】
上記オフセット電圧印加動作を反復して行なうことを特徴とする請求項４乃至６のいずれか１項に記載の微細構造体の配列方法。
【請求項８】
上記オフセット電圧印加動作を１〜１０秒の間隔で行なうことを特徴とする請求項７に記載の微細構造体の配列方法。
【請求項９】
上記第１及び第２の電極に与えられる電位の平均が、第３の電極に与えられる基準電位と異なることを特徴とする請求項２に記載の微細構造体の配列方法。
【請求項１０】
それぞれ独立した電位が与えられる第４、第５及び第６の電極を単位とする微細構造体配列領域を１乃至複数形成した絶縁基板を用意する基板準備工程と、
上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、
上記３つの電極に電圧を印加して、上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程を含み、
上記微細構造体配列工程は、第１の微細構造体を第４及び第５の電極にわたって配列させる第１の微細構造体配列工程と、第２の微細構造体を第５及び第６の電極にわたって配列させる第２の微細構造体配列工程とを含み、
上記第１の微細構造体配列工程においては、上記第５及び第６の電極に基準電位を与えるとともに第４の電極に基準電位とは異なる電位を与え、
上記第２の微細構造体配列工程においては、上記第４及び第５の電極に基準電位を与えるとともに第６の電極に基準電位とは異なる電位を与えることを特徴とする微細構造体の配列方法。
【請求項１１】
上記第１の微細構造体塗布工程中に、第６の電極に、第４及び第５の電極に対してオフセット電圧を与えることを特徴とする請求項１０に記載の微細構造体の配列方法。
【請求項１２】
上記微細構造体は、上記電極の形成方向に対してほぼ垂直方向に配列されることを特徴とする請求項１乃至１１のいずれか１項に記載の微細構造体の配列方法。
【請求項１３】
上記微細構造体は、微細構造体に誘起された電荷によって生じる反発力以上の距離を隔てた位置に配列されることを特徴とする請求項１乃至１２のいずれか１項に記載の微細構造体の配列方法。
【請求項１４】
請求項１乃至１３のいずれか１項に記載の微細構造体の配列方法を用いて形成されたデバイスを備えることを特徴とする集積回路装置。
【請求項１５】
請求項１乃至１３のいずれか１項に記載の微細構造体の配列方法を用いて形成されたデバイスを備えることを特徴とする表示装置。
【請求項１６】
基板と、
上記基板上に形成された３つの電極と、
上記３つの電極間に、上記電極の形成方向とほぼ垂直方向に橋渡しするようにほぼ等間隔に配置した微細構造体と
を有することを特徴とする微細構造体を配列した基板。
【請求項１７】
上記微細構造体は、微細構造体に誘起される電荷の反発力以上の距離を隔てて配置されることを特徴とする請求項１６に記載の微細構造体を配列した基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子に関する。より詳細には、微細構造体を所望の位置に配列する方法及び微細構造体を所望の位置に配列した基板、並びに微細構造体を所望の位置に配列する方法を用いて形成されたデバイスを備える集積回路装置及び表示装置に関する。
【背景技術】
【０００２】
近年、ナノワイヤー、ナノチューブなどのナノ構造体をデバイスとして用いる検討がさかんになされている。例えば、特許文献１には、シリコンナノワイヤーを複数束ねた量子細線トランジスタとその製造方法が開示されている。また、多数のシリコン量子細線を大面積基板上にアッセンブリする方法が、非特許文献１に示されている。非特許文献１に記載の方法は、ラングミュアー・ブロジェット（Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔ）法を利用し、作製したシリコン量子細線を分離後に大面積基板上に分配するというものである
【特許文献１】特開２００５-１９７６１２号公報
【非特許文献１】Ｎａｎｏ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．３，Ｎｏ．７（２００３）ｐ．９５１−９５４
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の方法では、ナノ構造体を十分に制御良く配列しているわけではない。ナノ構造体をデバイスとして用いて集積回路や表示装置などを製造するためには、ナノ構造体を高度に配列させる技術が必須である。ここで、高度な配列とは、ナノ構造体を所望の場所に、所望の方向に配列させることを指している。
本発明は、ナノ構造体のような微細構造体を高度に配列するため、微細構造体を所望の場所に、所望の方向に配列するための方法を実現することを目的とする。また微細構造体を所望の場所に、所望の方向に配列した基板、並びに所望の場所に、所望の方向に配列した微細構造体を用いて形成したデバイスを備える集積回路及び表示素子を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記課題を解決するため、本発明の第１の発明である微細構造体の配列方法は、それぞれ独立した電位が与えられる３つの電極を単位とする微細構造体配列領域を１乃至複数形成した絶縁基板を用意する基板準備工程と、上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記３つの電極にそれぞれ電圧を印加して上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程とを含むことを特徴としている。
【０００５】
上記構成によれば、微細構造体を、所望の場所、かつ、所望の方向に制御良く配列させ、いわゆる高度な配列が可能となる。したがって、本発明により高度に配列した微細構造体をデバイスとして用いることにより、集積回路や表示装置などを高性能にし、また歩留りよく製造することが可能となる。
更には、３つの電極を有するために、電圧のかけかたの自由度が飛躍的に増大するため、シリコンナノワイヤーの配列を非常に改善することが可能となる。
【０００６】
一実施形態では、上記３つの電極のうち第１の電極と第２の電極とで上記微細構造体配列領域を規定し、上記微細構造体配列領域中において、上記第１の電極と第２の電極との間に第３の電極を配置するように形成し、上記微細構造体配列工程の際に、上記第３の電極に基準電位を与え、上記第１及び第２の電極に交流電位を与えることを特徴としている。
上記形態によれば、微細構造体が電気的に中性ではなく、正味として正又は負に帯電している場合であっても安定して微細構造体を高度に配列させることができる。
【０００７】
また、一実施形態では、上記第１及び第２の電極に与える交流電位は同一の周波数を有し、１５０°〜２１０°の位相差を有することを特徴としている。
上記形態によれば、第１の電極と第２の電極とにかける電圧（振幅）に対して、第１の電極と第２の電極とにかかる相対電圧を十分大きくすることができるので、微細構造体の配列に要する電界の強さを確保しつつ、好まざる場所に吸着する微細構造体を大幅に減らすことが可能となる。
【０００８】
また、一実施形態では、上記３つの電極のうち第１の電極と第２の電極とで微細構造体配列領域を規定し、上記第１の電極及び第２の電極との間に第３の電極を延在させ、上記微細構造体配列工程中に、上記第１及び第２の電極に、第３の電極に対してオフセット電圧を加えるオフセット電圧印加動作を行なうことを特徴としている。
上記形態によれば、電極間に配列した微細構造体はそのままに、好まざる場所に吸着した微細構造体のみを除去することができる。したがって、広い範囲で均一に、所望の場所のみに微細構造体を高度に配列させることが可能となる。
【０００９】
また、一実施形態では、上記オフセット電圧印加動作において、上記第１及び第２の電極にオフセット電圧を与える時間差は、０．１秒以下であることを特徴としている。
上記形態によれば、電極間に配列した微細構造体の配列を大きく乱すことなく、好まざる場所に吸着した微細構造体のみを除去することができる。
【００１０】
また、一実施形態では、上記オフセット電圧印加動作において、上記第１及び第２の電極に与えるオフセット電圧が等しいことを特徴としている。
上記形態によってもまた、電極間に配列した微細構造体の配列を大きく乱すことなく、好まざる場所に吸着した微細構造体のみを除去することができる。
【００１１】
また、一実施形態では、上記オフセット電圧印加動作を反復して行なうことを特徴としている。
上記形態によれば、電極間に配列した微細構造体はそのままに、好まざる場所に吸着した微細構造体のみを除去することができる。
更には、上記オフセット電圧印加動作を反復して行なうため、好まざる場所にシリコンナノワイヤーが吸着せず、電極間にまで浮遊して、そこで配列させることができる。そのため、配列に要する時間を大幅に短縮することができる。
【００１２】
また、一実施形態では、上記オフセット電圧印加動作を１〜１０秒の間隔で行なうことを特徴としている。
上記形態によれば、好まざる場所に吸着した微細構造体を電極から十分離れさせることができるとともに、再び電極に吸着してしまう現象を防ぐことができる。したがって、微細構造体の配列に要する時間を大幅に短縮する効果を最大限享受することができる。
【００１３】
また、一実施形態では、上記第１及び第２の電極に与えられる電位の平均が、第３の電極に与えられる基準電位と異なることを特徴としている。
上記形態によれば、微細構造体の配列密度を制御することが可能となる。
【００１４】
本発明の第２の発明である微細構造体の配列方法は、それぞれ独立した電位が与えられる第４、第５及び第６の電極を単位とする微細構造体配列領域を１乃至複数形成した絶縁基板を用意する基板準備工程と、上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記３つの電極に電圧を印加して、上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程を含み、上記微細構造体配列工程は、第１の微細構造体を第４及び第５の電極にわたって配列させる第１の微細構造体配列工程と、第２の微細構造体を第５及び第６の電極にわたって配列させる第２の微細構造体配列工程とを含み、上記第１の微細構造体配列工程においては、上記第５及び第６の電極に基準電位を与えるとともに第４の電極に基準電位とは異なる電位を与え、上記第２の微細構造体配列工程においては、上記第４及び第５の電極に基準電位を与えるとともに第６の電極に基準電位とは異なる電位を与えることを特徴としている。
上記構成によれば、微細構造体を、所望の場所、かつ、所望の方向に制御良く配列させ、高度な配列が可能となる。したがって、この微細構造体をデバイスとして用いることにより、集積回路や表示装置などを高性能にし、また歩留りよく製造することが可能となる。
更には、２種類の微細構造体をそれぞれの所望の場所に選択的に配列することが可能となる。
【００１５】
一実施形態では、上記第１の微細構造体塗布工程中に、第６の電極に、第４及び第５の電極に対してオフセット電圧を与えることを特徴としている。
上記形態によれば、２種類の微細構造体をそれぞれの所望の場所に選択的に配列させる際に、好まざる微細構造体が混入するのを防ぐことができる。
【００１６】
また、本発明の微細構造体の配列方法は、上記微細構造体が、上記電極の形成方向に対してほぼ垂直方向に配列あれることを特徴とする。
上記形態によれば、微細構造体が同方向に配列するので、微細構造体を高度に配列することができる。
【００１７】
また、本発明の微細構造体の配列方法は、上記微細構造体が上記微細構造体配列工程において、微細構造体に誘起された電荷によって生じる反発力以上の距離を隔てた位置に配列されることを特徴とする。
上記形態によれば、微細構造体がほぼ等間隔に配列され、高度に配列することができる。
【００１８】
本発明の第３の発明である集積回路装置は、本発明の微細構造体の配列方法を用いて形成されたデバイスを備えることを特徴としている。
上記構成によれば、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いてデバイスが形成されているので、集積回路装置を高性能にし、また歩留りを大幅に向上させることが可能となる。
【００１９】
本発明の第４の発明である表示装置は、本発明の微細構造体の配列方法を用いて形成されたデバイスを備えることを特徴としている。
上記構成によれば、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いてデバイスが形成されているので、表示装置を高性能にし、また歩留りを大幅に向上させることが可能となる。
【００２０】
また、本発明は別の観点によれば、微細構造体を配列した基板であって、基板と、上記基板上に形成された３つの電極と、上記３つの電極間に、上記電極の形成方向と垂直方向に橋渡しするようにほぼ等間隔に配置した微細構造体とを有することを特徴とする。
上記形態によれば、微細構造体が高度に配列した基板を得ることができる。
【００２１】
また、本発明の微細構造体を配列した基板は、上記微細構造体が微細構造体に誘起される電荷の反発力以上の距離を隔てて配置されることを特徴とする。
上記形態によれば、微細構造体が更に高度に配列した基板を得ることができる。
【発明の効果】
【００２２】
本発明の第１の発明である微細構造体の配列方法によれば、微細構造体を、所望の場所、かつ、所望の方向に制御良く高度に配列させることが可能となる。したがって、微細構造体をデバイスとして用いて集積回路や表示装置などを高性能にし、また歩留りよく製造することが可能となる。
更には、３つの電極を有するために、電圧のかけかたの自由度が飛躍的に増大するため、シリコンナノワイヤーの配列を非常に改善することが可能となる。
【００２３】
本発明の第２の発明である微細構造体の配列方法によれば、微細構造体を、所望の場所、かつ、所望の方向に制御良く配列させることが可能となる。したがって、微細構造体をデバイスとして用いて集積回路や表示装置などを高性能にし、また歩留りよく製造することが可能となる。
更には、２種類の微細構造体をそれぞれの所望の場所に選択的に配列することが可能となる。
【００２４】
本発明の第３の発明である集積回路装置によれば、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いて形成されたデバイスを備えているので、集積回路装置を高性能にし、また歩留りを大幅に向上させることが可能となる。
【００２５】
本発明の第４の発明である表示装置によれば、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いて形成されたデバイスを備えているので、表示装置を高性能にし、またの歩留りを大幅に向上させることが可能となる。
【発明を実施するための最良の形態】
【００２６】
本発明でいう微細構造体とは、例えばナノワイヤー、ナノチューブ、量子細線を含んでいる。材質は、金属、半導体、誘電体、若しくはそれらの積層からなる。半導体の材料としては、シリコン、ＧａＡｓ、ＧａＮ、ＳｉＣ、カーボンナノチューブなどを用いることができる。金属の材料としては、金、銀、銅、鉄、タングステン、タングステンナイトライド、アルミニウム、タンタルやそれらの合金などを用いることができる。また誘電体としては、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、酸化アルミニウム、酸化チタン、酸化ハフニウム、などを用いることができる。これら材料若しくはそれらの積層からなるナノワイヤー、ナノチューブ、量子細線は、例えばナノワイヤーであればＶＬＳ（Vapor-Liquid-Slid）法、ナノチューブであればＨｉＰＣＯ（High Pressure Carbon Monoxide）法が代表的であり、これらにより製造することができる。
本発明で用いられるナノワイヤー、ナノチューブ、量子細線の寸法は、全てのディメンジョンがナノスケールである必要はない。例えば、直径が数１０ｎｍ〜数μｍ、長さが数μｍ〜数１００μｍのナノワイヤーあるいはマイクロワイヤーは、本発明の微細構造体に含まれる。棒状の微細構造体の場合、その太さが概ね１μｍ未満、長さが数１０μｍのものを指している。したがって、本発明は、いわゆるナノオーダからミクロンオーダーの微細構造体に適用できる。
【００２７】
図１に、微細構造体の例を示す。図１には、微細構造体の長さ方向の中心線を含む面での断面図と、長さ方向とは垂直方向の面での断面図が示されている。図１（ａ）は、単層のナノワイヤー又はナノチューブ１１である。図１（ｂ）は、ナノワイヤー又はナノチューブ２１に、絶縁体２２がコーティングされた２層構造を有している。図１（ｃ）は、ナノワイヤー又はナノチューブ３１に、絶縁体３２がコーティングされ、更に金属膜３３がコーティングされた３重構造を有している。微細構造体は、必ずしも円柱形状ではなく、図１（ｄ）のように、板状であってもよい。図１（ｄ）では、例えば、４１は板状の導電体、４２は絶縁体、４３は金属膜とすることができる。更には、ナノワイヤー又はナノチューブが多角形（例えば三角形や六角形）であってもよい。微細構造体に用いる材料や、導電型（微細構造体が半導体を含む場合）、構造を適切に選ぶことにより、スイッチング素子、発光素子、抵抗素子などを形成することができる。
【００２８】
以降、微細構造体の配列に関する実施形態では、図１（ｃ）の構造を有する微細構造体を配列する場合について説明する。より具体的には、シリコンよりなるナノワイヤー３１に、シリコン酸化膜よりなる絶縁膜３２がコーティングされ、更にＴａＡｌＮからなる金属膜３３がコーティングされた微細構造体を配列した場合について説明するが、図１（ａ）〜図１（ｄ）に示した構造の微細構造体でもかまわない。以降、この微細構造体をシリコンナノワイヤーと呼ぶこととする。
配列に用いたシリコンナノワイヤーのサイズは、太さが約１５０ｎｍ、長さが約２５μｍである。より詳しくは、シリコンよりなるナノワイヤー３１の半径が約４５ｎｍ、シリコン酸化膜よりなる絶縁膜３２の膜厚が約１５ｎｍ、ＴａＡｌＮからなる金属膜３３の膜厚が約１５ｎｍである。これらの数値は一例であり、本発明はこれに限定されない。
【００２９】
また、微細構造体のデバイスとしての応用に関する実施形態では、図１（ｂ）の構造を有する微細構造体をデバイスとして応用する場合について説明するが、図１（ａ）〜図１（ｄ）に示した構造の微細構造体でもかまわない。より具体的には、シリコンよりなるナノワイヤー２１に、シリコン酸化膜よりなる絶縁膜２２がコーティングされた微細構造体をデバイスとして応用した場合について説明する。
デバイスとしての応用に用いたシリコンナノワイヤーのサイズは、太さが約１２０ｎｍ、長さが約２５μｍである。より詳しくは、シリコンよりなるナノワイヤー２１の半径が約４５ｎｍ、シリコン酸化膜よりなる絶縁膜２２の膜厚が約１５ｎｍである。これらの数値は一例であり、本発明はこれに限定されない。
【００３０】
（本発明の基本構成）
本発明の基本構成を、図２〜図１０により説明する。図２は、本発明の基本構成に用いる絶縁基板を示すものであり、図３及び図６〜９は、本発明の基本構成に用いる微細構造体の配列方法の手順を説明する図であり、図４及び図１０は微細構造体が配列する原理を説明する図であり、図５は微細構造体を配列する際に電極に与える好ましい電位を説明する図である。
【００３１】
本発明の基本構成において、微細構造体の配列方法は、それぞれ独立した電位を与えうる２つの電極を形成した絶縁基板上に微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記２つの電極に対し、互いに異なる少なくとも２パターンの電圧を印加することにより、上記微細構造体塗布工程により塗布された微細構造体を上記電極のパターンで規定される位置に配列させる微細構造体配列工程を含むものである。以下に、図を用いて詳細に説明する。
【００３２】
シリコンナノワイヤーを配列する絶縁基板を図２に示す。絶縁基板１１１はガラス、セラミック、アルミナ、樹脂のような絶縁体、またはシリコンのような半導体表面にシリコン酸化膜を形成し、表面が絶縁性を有するような基板である。ガラス基板を用いる場合は、表面にシリコン酸化膜、シリコン窒化膜のような下地絶縁膜を形成するのが望ましい。
【００３３】
このような絶縁基板１１１の表面に、金属電極１２１、１２２を形成する。金属電極１２１、１２２は、印刷技術を利用して、所望の電極形状に形成することができる。または金属膜及び感光体膜を一様に積層し、所望の電極パターンを露光し、エッチングして形成することができる。
図２では省略されているが、金属電極１２１、１２２には外部から電位を与えられるよう、パッドが形成されている。金属電極１２１、１２２が対向する部分（図２中、ＮＷで示される領域）にシリコンナノワイヤーが配列することとなる。図２では、シリコンナノワイヤーが配列する領域が２×２個配列されているが、無論任意の個数配列することができる。
【００３４】
なお、微細構造体配列領域NWにおける金属電極１２１、１２２間の距離Ｓは、シリコンナノワイヤーの長さよりやや小さいのが好ましい。本発明の基本構成において実験では、シリコンナノワイヤーの長さが約２５μｍである時、距離Ｓは、１６〜２２μｍとした場合が、最も効率的にシリコンナノワイヤーを配列させることができた。即ち、距離Ｓは、シリコンナノワイヤーの６０〜９０％程度にするとよい。更には８０〜９０％が望ましい。図２〜図１０において、電極とシリコンナノワイヤーの大きさは、見やすくするために、距離Ｓとシリコンナノワイヤーの長さの関係を正しく表していない。
【００３５】
次に、絶縁基板１１１上にシリコンナノワイヤーを配列する手順を示す。まず、図３（図２のＡ−Ｂの矢視断面図）に示すように、絶縁基板１１１上に、シリコンナノワイヤー１３１を含んだイソプロピルアルコール（ＩＰＡ）１４１を薄く塗布する。ＩＰＡ１４１の外に、エチレングリコール、プロピレングリコール、メタノール、エタノール、アセトン、またはそれらの混合物でもよい。或いは、ＩＰＡ１４１は、他の有機物からなる液体、水などを用いることができる。従って、ＩＰＡ１４１は、シリコンナノワイヤー１３１を含んだ液体を指すこともある。
ただし、液体を通じて金属電極１２１、１２２間に大きな電流が流れてしまうと、金属電極１２１、１２２間に所望の電圧差を印加できなくなってしまう。そのような場合には、金属電極１２１、１２２を覆うように、絶縁基板１１１表面全体に、１０ｎｍ〜３０ｎｍ程度の絶縁膜をコーティングすればよい。
【００３６】
シリコンナノワイヤーを含むＩＰＡ１４１を塗布する厚さは、次にシリコンナノワイヤーを配列する工程で、シリコンナノワイヤーが配列できるよう、液体中でシリコンナノワイヤーが移動できる厚さである。従って、シリコンナノワイヤーの太さ以上であり、例えば、数μｍ〜数ｍｍである。塗布する厚さは薄すぎると、シリコンナノワイヤーが移動し難くなり、厚すぎると、液体を乾燥する時間が長くなる。好ましくは、１００μｍ〜５００μｍである。
また、ＩＰＡの量に対して、シリコンナノワイヤーの量は、  １×１０4本／ｃｍ3  〜  １×１０7本／ｃｍ3  が好ましい。
シリコンナノワイヤーを含むＩＰＡ１４１を塗布するために、シリコンナノワイヤーを配列させる金属電極の外周囲に枠を形成し、その枠内にシリコンナノワイヤーを含むＩＰＡ１４１を所望の厚さになるよう充填するとよい。しかしシリコンナノワイヤーを含むＩＰＡ１４１が粘性を有する場合は、枠を必要とせずに、所望の厚さに塗布することが可能である。
ＩＰＡやエチレングリコール、プロピレングリコール、・・・・・、またはそれらの混合物、或いは、他の有機物からなる液体、または水などの液体は、シリコンナノワイヤーの配列工程のためには粘性が低いほど望ましく、また加熱により蒸発しやすい方が望ましい。
【００３７】
次に、金属電極１２１、１２２間に電位差を与える。本発明の基本構成では、１Ｖの電位差とするのが適当であった。金属電極１２１と１２２の電位差は、０．１〜１０Ｖを印加することができるが、０．１Ｖ以下ではシリコンナノワイヤーの配列が悪くなり、１０Ｖ以上では金属電極間の絶縁が問題になり始める。従って、１〜５Ｖが好ましく、更には１Ｖ程度とするのが好ましい。
【００３８】
図４に、シリコンナノワイヤー１３２が金属電極１２１、１２２上に配列する原理を示す。金属電極１２１に電位ＶLを、１２２に電位ＶR（ＶL＜ＶR）を与えると、金属電極１２１には負電荷が、金属電極１２２には正電荷が、それぞれ誘起される。そこにシリコンナノワイヤー１３２が接近すると、シリコンナノワイヤーのうち金属電極１２１に近い側に正電荷が、金属電極１２２に近い側に負電荷が、それぞれ誘起される。シリコンナノワイヤーに電荷が誘起されるのは静電誘導による。すなわち、電界中に置かれた導体は、導体内部の電界が０となるまで導体表面に電荷が誘起されることによる。その結果、各電極とシリコンナノワイヤーとの間に静電力により引力が働き、シリコンナノワイヤーは、金属電極１２１、１２２間に生じる電機力線に沿い、かつ各シリコンナノワイヤーに誘起された電荷がほぼ等しいので、電荷による反発力により、ほぼ等間隔に一定方向に規則正しく配列する。
【００３９】
本発明の基本構成では、シリコンナノワイヤーの最外層は金属膜でコーティングされていたが、誘電体からなる微細構造体を用いた場合であっても、ほぼ同様な原理により電極上に配列させることが可能である。誘電体からなる微細構造体の場合は、図１０に示すように、電位差を与えられた金属電極１２１、１２２間に発生した外部電場により誘電体が分極することにより表面に電荷が誘起される。誘電体からなるナノワイヤー１９２には、図１０に示すように電荷が誘起される。例えば、金属電極１２１（マイナスの電位を持つ）の近傍では、金属電極１２１に近い側に正電荷１９６が、金属電極１２１に遠い側に負電荷１９７が誘起する。金属電極１２１に誘起された負電荷１９５と、ナノワイヤー１９２に誘起した正電荷１９６は互いに引き合うが、金属電極１２１に誘起された負電荷１９５と、ナノワイヤー１９２に誘起した負電荷１９７は互いに反発する。しかしながら、金属電極１２１、１２２によって形成される電界は、金属電極に近いほど強くなる。
【００４０】
そのため、ナノワイヤーに誘起された正電荷１９６に働く力（引力）は、負電荷１９７に働く力（斥力）よりも大きい。したがって、金属電極１２１とナノワイヤー１９２との間には、正味で引力が働くのである。金属電極１２２とナノワイヤー１９２との間に働く力も同様である。
以上の理由により、誘電体からなる微細構造体を用いた場合であっても電極上に配列させることができる。なお、勾配のある電界中に置かれた誘電体が、電極に吸引される原理については、例えば、「Dielectrophoresis, H.A.Pohl, Cambridge University Press, New York, 1978」に記載されている。それゆえ、微細構造体の材質は、金属、半導体、誘電体、若しくはそれらの積層のいずれであっても良いのである。
【００４１】
以上のように、本発明は微細構造体が金属電極間に発生した外部電場により、微細構造体に電荷を発生させ、電荷の引力により金属電極に微細構造体を吸着させるので、微細構造体の大きさは、液体中で移動可能な大きさであることが必要である。従って、微細構造体の大きさは、液体の塗布量（厚さ）により変化する。液体の塗布量が少ない場合は、微細構造体はナノスケールでなければならないが、液体の塗布量が多い場合は、ミクロンオーダーであってもかまわない。
【００４２】
微細構造体が電気的に中性ではなく、正味として正又は負に帯電している場合は、金属電極１２１、１２２間に静的な電位差（ＤＣ）を与えるだけでは、微細構造体を安定して配列することができない。例えば、シリコンナノワイヤー１３２が正味として正に帯電した場合は、正電荷が誘起されている電極１１２との引力が相対的に弱くなる。そのため、シリコンナノワイヤー１３２の配列が非対称になってしまのである。
そのような場合は、図５に示すように、金属電極１２１、１２２間にＡＣを印加することが好ましい。図５においては、電極１２１に基準電位を、電極１２２には振幅ＶPPL／２のＡＣ電圧を印加している。こうすることにより、シリコンナノワイヤー１３２が正味として帯電している場合でも、配列を対象に保つことができるのである。
【００４３】
なお、本発明の基本構成では、電極１２２に与える交流電圧の周波数は、１０Ｈｚ〜１ＭＨｚとするのが好ましかった。電極１２２に与える交流電圧の周波数が１０Ｈｚ未満のときは、シリコンナノワイヤー１３２が激しく振動し、配列が乱されることが度々あった。一方、電極１２２に与える交流電圧の周波数が１ＭＨｚ以上の時は、シリコンナノワイヤーが電極に吸着される力が弱くなり、外部の擾乱により配列が乱されることがあった。５０Ｈｚ〜１ｋＨｚとするのが最も配列が安定し、より好ましかった。
更に、ＡＣ電圧は、正弦波に限らず、矩形波、三角波、ノコギリ波など、周期的に変動するものであればよい。なお、ＶPPLは１Ｖ程度とするのが好ましかった。
【００４４】
シリコンナノワイヤーが配列を始めてしばらくすると、図６及び図７に模式的に示すように、シリコンナノワイヤーが配列した。シリコンナノワイヤーにハッチングして示す。図７は、図６のＣ−Ｄにおける矢視断面図である。微細構造体配列領域（金属電極１２１、１２２が対向する部分）には、シリコンナノワイヤー１３２がほぼ等間隔で、金属電極とは垂直方向に整列して配列した。シリコンナノワイヤーがほぼ等間隔に並んでいるのは、シリコンナノワイヤーに誘起された電荷によりシリコンナノワイヤー間に反発力が働いていることを示している。
【００４５】
シリコンナノワイヤーは、微細構造体配列領域以外においても吸着した。これを図６にシリコンナノワイヤー１３３として示した。このように、所望でない場所に吸着するシリコンナノワイヤー１３３の存在は、シリコンナノワイヤーを余計に添加しなければならなくなるばかりでなく、シリコンナノワイヤーをデバイスとして用いたときに、歩留りの低下を招くこととなる。
そのため、金属電極１２１、１２２間にＡＣを印加しつつ、ＩＰＡをゆっくり流して所望でない場所に吸着したシリコンナノワイヤー１３３を除去した。この場合、ＩＰＡまたは塗布液はシリコンナノワイヤーを含まない方が好ましい。不所望な場所に付着したシリコンナノワイヤー１３３は、所望の場所に付着したシリコンナノワイヤー１３２に比べて電極への吸着力が弱いため、図８及び図９に模式的に示すように、好まざる場所に吸着したシリコンナノワイヤー１３３を除去することができた。図９は、図８のＥ−Ｆにおける矢視断面図である。
【００４６】
以上のようにして、金属電極１２１，１２２上に、シリコンナノワイヤー１３２を配列させた後、基板を加熱または一定時間放置することにより、液体を蒸発させて乾燥させ、シリコンナノワイヤー１３２を金属電極１２１と１２２間の電気力線に沿って、等間隔に配列させ固着させる。
以上のように、本発明の基本構成によれば、微細構造体（シリコンナノワイヤー）を、所望の場所、かつ、所望の方向に制御良く高度に配列させることが可能となる。したがって、微細構造体をデバイスとして用いて集積回路や表示装置などを高性能にし、また歩留りよく製造することが可能となる。
【００４７】
（実施形態１）
本実施形態を、図１１〜図１８により説明する。図１１は本実施形態に用いる絶縁基板を示すものであり、図１２は微細構造体が配列する原理を説明する図であり、図１３は微細構造体を配列する際に電極に与える好ましい電位の第１の例を示す図であり、図１４は微細構造体を配列する際に電極に与える好ましい電位の第２の例を示す図であり、図１５はその際の微細構造体の配列の状態を説明する図であり、図１６はその際に得られる効果が生じる原理を説明する図であり、図１７は微細構造体を配列する際に電極に与える好ましい電位の第３の例を示す図であり、図１８は微細構造体を配列する際に電極に与える好ましい電位の第４の例を示す図である。
【００４８】
本発明の微細構造体の配列方法は、本発明の第１の発明である微細構造体の配列方法は、それぞれ独立した電位が与えられる３つの電極を単位とする微細構造体配列領域を１乃至複数形成した絶縁基板を用意する基板準備工程と、上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記３つの電極にそれぞれ電圧を印加して上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程とを含ものである。以下に、図を用いて詳細に説明する。
【００４９】
シリコンナノワイヤーを配列する絶縁基板を図１１に示す。絶縁基板２１１の表面には、金属電極２２１、２２２、２２３が形成されている。図１１では省略されているが、金属電極２２１、２２２、２２３には外部から電位を与えられるよう、パッドが形成されている。金属電極２２１、２２２が対向する部分（図１１中、微細構造体配列領域ＮＷ）にシリコンナノワイヤーが配列することとなる。
本実施形態は、上記本発明の基本構成の場合と異なり、金属電極２２１と２２２との間に、金属電極２２３が配置されている。すなわち、微細構造体配列領域ＮＷにおいて、３つの電極が金属電極２２１（第１の電極）２２３（第３の電極）、２２２（第２の電極）の順に並んでいる。言い換えれば、上記微細構造体配列領域において、上記第１の電極と第２の電極との間に第３の電極が通過する。更には、上記微細構造体配列領域であるか否かに関わらず、第１の電極及び第２の電極との間に第３の電極が延在している。
図１１では、微細構造体配列領域ＮＷが２×２個配列されているが、無論任意の個数任意に配列することができる。
【００５０】
絶縁基板２１１、金属電極２２１、２２２、２２３の構造及び形成方法は、本発明の基本構成と同じである。図１１に示す金属電極２２２は、ハッチングしているが、特別な意味はなく、表示を明瞭にするだけのものである。
なお、金属電極２２１、２２２間の距離Ｓは、シリコンナノワイヤーの長さよりやや小さいのが好ましい。本実施形態で行なった実験では、シリコンナノワイヤーの長さは約２５μｍであった。この時の距離Ｓは、１６〜２２μｍとした場合が、最も効率的にシリコンナノワイヤーを配列させることができた。即ち、距離Ｓは、シリコンナノワイヤーの６０〜９０％程度にするとよい。更には８０〜９０％が望ましい。
【００５１】
絶縁基板上２１１上にシリコンナノワイヤーを配列するためには、上記本発明の基本構成の場合と同様に、まず、絶縁基板２１１上に、シリコンナノワイヤーを含んだＩＰＡを薄く塗布する。ＩＰＡのかわりに、他の有機物からなる液体、水などを用いることができる。ＩＰＡを塗布する厚さは上記本発明の基本構成と同じである。ただし、液体を通じて金属電極２２１、２２２、２２３間に大きな電流が流れてしまうと、金属電極２２１、２２２、２２３間に所望の電圧差を印加できなくなってしまう。そのような場合には、金属電極２２１、２２２、２２３を覆うように、絶縁基板２１１表面全体に、１０ｎｍ〜３０ｎｍ程度の絶縁膜をコーティングすればよい。
【００５２】
次に、金属電極２２１、２２２、２２３間に電位差を与える。上記本発明の基本構成の時と異なるのは、３つの電極を有するために、電圧のかけかたの自由度が飛躍的に増大することである。そのため、以下に示すように、シリコンナノワイヤーの配列を非常に改善することが可能となる。
図１２は実施形態１において、微細構造体が配列する原理を説明する図であり、金属電極２２１、２２２（それぞれＶL、ＶRを印加）に誘起された電荷と、シリコンナノワイヤーに誘起された電荷とが引き合うためにシリコンナノワイヤー２３２が配列する。この点では、上記本発明の基本構成の場合（金属電極が２つの場合）と、シリコンナノワイヤーが配列する原理は全く同じである。すなわち、本実施形態１の金属電極２２１、２２２は、上記本発明の基本構成の金属電極１２１、１２２に対応する。本実施形態１では、それに加えて、金属電極２２３に電位ＶCを独立に印加することができる。以下に、金属電極２２１、２２２、２２３間に与える、好ましい電位の例を記す。
【００５３】
（第１の好ましい電位の例）
第１の好ましい電位の例を、図１３に示す。金属電極２２３（第３の電極）に基準電位を与え、金属電極２２１（第１の電極）及び２２２（第２の電極）に交流電位を与える。このようにＡＣ電位を与えることにより、微細構造体が電気的に中性ではなく、正味として正又は負に帯電している場合であっても安定して配列させることができる。
好ましい周波数は、本発明の基本構成の場合と同様に、１０Ｈｚ〜１ＭＨｚとするのが好ましく、５０Ｈｚ〜１ｋＨｚとするのがより好ましかった。その理由は、本発明の基本構成で説明した通りである。金属電極２２３に対して、金属電極２２１と２２２に印加する電位差は、０．１〜１０Ｖが好ましい。０．１Ｖ以下ではシリコンナノワイヤーの配列が悪くなり、１０Ｖ以上では金属電極間の絶縁が問題になり始める。従って、１〜５Ｖが好ましく、更には１Ｖ程度とするのが好ましい。
【００５４】
また、金属電極２２１（第１の電極）及び２２２（第２の電極）に与える交流電位は、同じ周波数を有し、１５０°〜２１０°の位相差（Δφ）を有することが好ましい。図１
３は、１８０°の位相差を有する場合を示している。図１３の例では、金属電極２２１（第１の電極）及び２２２（第２の電極）に与える交流の振幅は、それぞれＶPPL／２、ＶPPR／２である。
【００５５】
しかしながら、金属電極２２１（第１の電極）と２２２（第２の電極）とにかかる相対電圧は、ＶPPL／２＋ＶPPR／２となる。ＶPPL＝ＶPPRの場合は、ＶPPL／２＋ＶPPR／２＝ＶPPLとなり、実効的な電位差は２倍に達する。すなわち、金属電極２２１（第１の電極）及び２２２（第２の電極）に与える交流の振幅を１／２にしても、配列に要する電界の強さを確保することができる。
一方、各電極に印加される電圧は１／２になるため、上記本発明の基本構成において、図６でみられた、好まざる場所に吸着したシリコンナノワイヤー１３３を大幅に減らすことが可能となる。Δφは必ずしも１８０°である必要はなく、１５０°〜２１０°の範囲
にあれば、十分効果を奏することができる。
以上のように、第１の好ましい電位の例を適用することにより、広い範囲で均一に、所望の場所に微細構造体を等間隔に同方向に配列させることができる。
【００５６】
（第２の好ましい電位の例）
第２の好ましい電位の例を、図１４に示す。まず、第１の好ましい電位の例と同様に、金属電極２２３（第３の電極）に基準電位を与え、金属電極２２１（第１の電極）及び２２２（第２の電極）に基準電位と異なる電位（ここでは交流電位）を与え、シリコンナノワイヤーを配列させておく。このとき、図１５に示すように、金属電極２２１（第１の電極）及び２２２（第２の電極）との間に、シリコンナノワイヤー２３２が配列するが、好まざる場所に吸着したシリコンナノワイヤー２３３も存在する。
ここで、金属電極２２１（第１の電極）及び２２２（第２の電極）に、それぞれほぼ同時にオフセット電圧（ＶDCL1、ＶDCR1）を印加する。それにより、シリコンナノワイヤー２３２は電極間に配列したまま、好まざる場所に吸着したシリコンナノワイヤー２３３のみを除去することができる。
【００５７】
第２の好ましい電位の例では、ＶPPL＝ＶPPR＝０．５Ｖ、ＶDCL1＝ＶDCR1＝０．３Ｖとした。その場合、好まざる場所に吸着したシリコンナノワイヤー２３３は電極から勢いよく離れていくのが観察された。一方、電極間に配列したシリコンナノワイヤー２３２は、電極上を僅かに動いたものの、しばらくした後に安定し、配列を崩すことはなかった。なお、ＶDCL1＝ＶDCR1＝−０．３Ｖとした場合も、シリコンナノワイヤー２３２は電極間に配列したまま、好まざる場所に吸着したシリコンナノワイヤー２３３のみを除去することができた。
なお、ＶPPL＝ＶPPRは、０．１〜５Ｖが好ましい範囲として適用することができ、さらには０．３〜２Ｖが好ましい。またＶDCL1＝ＶDCR1＝は、０．１〜３Ｖが好ましい範囲として適用することができ、さらには０．０５〜１Ｖが好ましい。
【００５８】
ところで、上記本発明の基本構成では、好まざる場所に吸着したシリコンナノワイヤー１３３を除去するために、ＩＰＡの流れを利用したが、本実施形態１では、好まざる場所に吸着したシリコンナノワイヤー２３３を電気的に除去している。この方法は、広い範囲で微細構造体を配列させるのに特に適した方法である。なぜならば、ＩＰＡの流れを広い範囲で均一にするためには、非常に緻密な制御が必要であるが、広い範囲で同じ強さの電界を発生させるのは、電極のパターンを適切に設計するだけでよく、非常に容易であるからである。
【００５９】
以上のように、好まざる場所に吸着したシリコンナノワイヤー２３３のみを除去することができるメカニズムは完全に解明されたわけではないが、以下のような理由によると考えられる。図１６は、そのメカニズムを説明する図である。絶縁基板２１１上に、金属電極２２１（第１の電極）及び金属電極２２２（第２の電極）が形成されている。更に、金属電極２２１、２２２間には、金属電極２２３（第３の電極）が形成されている。
【００６０】
ここで、図１４に示すようなオフセット電圧を印加した場合、ＡＣ成分を無視すると、図１６に記したように、金属電極２２１及び金属電極２２２（第１の電極及び第２の電極）には相対的に正のＤＣ成分が、金属電極２２３には相対的に負のＤＣ成分がそれぞれ印加されているとみなすことができる。それにより、電極から電極へとＩＰＡ中に存在する微量のイオンの流れが発生し、ＩＰＡ中に対流を引き起こす。この対流が好まざる場所に吸着したシリコンナノワイヤー２３３を除去するのである。実験において観察された、除去された後のシリコンナノワイヤーの動きは、図１６に描かれたような対流が存在することを示唆していた。なお、オフセット電圧の極性を反転すると、ＩＰＡの対流の方向が反転することが確認できた。
【００６１】
好まざる場所に吸着したシリコンナノワイヤー２３３は、ＩＰＡの対流により除去されるが、微細構造体配列領域に配列したナノワイヤー２３２は相対的に吸着力が強いため、ＩＰＡの対流により除去されない。以上のようなメカニズムにより、好まざる場所に吸着したシリコンナノワイヤー２３３のみを除去することができると考えられる。
上記原理から推測できるように、好まざる場所に吸着したシリコンナノワイヤー２３３を除去するためには、ＩＰＡ中に対流を起こす必要があり、そのためには、ＩＰＡ中を電流が流れる必要がある。したがって、金属電極２２１、２２２、２２３はＩＰＡと直接触れているか、トンネル電流を流すようなごく薄い絶縁膜（例えば５ｎｍ以下）を介して触れていることが好ましい。実際、金属電極２２１、２２２、２２３を１００ｎｍのシリコン酸化膜で覆った場合、ＩＰＡ中に対流は起きなかった。ただし、この場合であっても、微細構造体配列領域にシリコンナノワイヤーを配列することはできた。
【００６２】
以上のように、第２の好ましい電位の例を適用することにより、広い範囲で均一に、所望の場所のみに微細構造体を配列させることが可能となる。
なお、金属電極２２１（第１の電極）及び２２２（第２の電極）にオフセット電圧（ＶDCL1、ＶDCR1）を印加するタイミングは、必ずしも完全に同時である必要はない。ただし、片側の金属電極のみにオフセット電圧が印加された状態が長く続くと、電極間に配列したシリコンナノワイヤー２３２の配列が大きく乱れてしまう。したがって、金属電極２２１（第１の電極）及び２２２（第２の電極）にオフセット電圧を与える時間差は、０．１秒以下であることが好ましい。
【００６３】
更には、金属電極２２１（第１の電極）及び２２２（第２の電極）に印加するオフセット電圧（ＶDCL1、ＶDCR1）は、必ずしも完全に同じである必要はない。ただし、ＶDCL1とＶDCR1とが大きく異なると、電極間に配列したシリコンナノワイヤー２３２の配列が大きく乱れてしまう。したがって、上記第１及び第２の電極に与えるオフセット電圧が等しいことが最も好ましい。
【００６４】
（第３の好ましい電位の例）
第３の好ましい電位の例を、図１７に示す。この例は、第２の好ましい電位の例において、金属電極２２１（第１の電極）及び２２２（第２の電極）にオフセット電圧（ＶDCL1、ＶDCR1）を与える動作を反復して行なうものである。
この好ましい電位の例を適用すれば、当然第２の好ましい電位の例で得られる効果を得ることができる。それ以外にも、以下に述べる効果を奏することができる。
【００６５】
この例では、金属電極２２１（第１の電極）及び２２２（第２の電極）にオフセット電圧（ＶDCL1、ＶDCR1）与える動作を反復して行なうため、好まざる場所にシリコンナノワイヤーが吸着せず、電極間にまで浮遊して、そこで配列する。そのため、配列に要する時間を大幅に短縮することができる。
実験によると、オフセット電圧を与える動作を全く行なわない場合は、７分間の電圧を印加し続けたとき（ＶPPL＝ＶPPR＝０．５Ｖ、１００Ｈｚ）、電極間（図１５に示す幅Ｗ＝４０μｍ）には３個程度のシリコンナノワイヤーが吸着した。一方、８秒間に１回の割合でオフセット電圧を与える動作を加えた場合は（ＶDCL1＝ＶDCR1＝０．３Ｖ）、電極間には１０個以上のシリコンナノワイヤーが吸着した。図１５ではシリコンナノワイヤーは６個だけ示している。
【００６６】
以上のように、第３の好ましい電位の例を適用することにより、微細構造体の配列に要する時間を大幅に短縮することが可能となる。
なお、金属電極２２１（第１の電極）及び２２２（第２の電極）にオフセット電圧を与える動作の間隔（Ｔ１、Ｔ２）は、１〜１０秒であることが好ましい。Ｔ１及びＴ２が１秒未満の場合、好まざる場所に吸着したシリコンナノワイヤー２３３が電極から十分離れる前に、シリコンナノワイヤー２３３に対して逆方向のトルクが働き、その結果として電極の近くで振動する現象が見られた。この場合、好まざる場所に吸着したシリコンナノワイヤー２３３を除去することができなくなる。一方、Ｔ１及びＴ２が１０秒を超える場合、一度電極から離れたシリコンナノワイヤー２３３が、再び電極に吸着してしまう現象が見られた。この場合、シリコンナノワイヤーが好ましい場所（電極間）にまで浮遊して、そこで配列する効率が落ちてしまう。それゆえ、Ｔ１及びＴ２を１〜１０秒とすることにより、微細構造体の配列に要する時間を大幅に短縮する効果を最大限享受することができる。
【００６７】
（第４の好ましい電位の例）
第４の好ましい電位の例を、図１８に示す。この例は、第１の好ましい電位の例において、金属電極２２１（第１の電極）及び金属電極２２２（第２の電極）に与えられる電位の平均が、金属電極２２３（第３の電極）に与えられる基準電位と異なる（ＶDCL2、ＶDCR2）ようにしたものである。
【００６８】
我々は、ＶDCL2、ＶDCR2を正にしたとき、シリコンナノワイヤーの間隔Ｄ（図１５参照）が広がり、ＶDCL2、ＶDCR2を負にしたとき、Ｄ（図１５参照）が狭まることを見出した。ＶDCL2＝ＶDCR2＝＋０．３ＶのときＤは３．５μｍ程度、ＶDCL2＝ＶDCR2＝−０．３ＶのときＤは２．５μｍ程度となるようである。
このように、金属電極２２１（第１の電極）及び金属電極２２３（第３の電極）に与えられる電位の平均が、金属電極２２２（第２の電極）に与えられる基準電位と異なることにより、微細構造体の配列密度を制御することが可能となる。ＶDCL2＝ＶDCR2は、±０．１〜２Ｖが好ましい範囲であり、より好ましくは０．２〜０．６Ｖである。
これは、図１６で説明したようなＩＰＡの対流が起きていることと関連しているようである。微細構造体配列領域では、金属電極２２１、２２２（第１、第２の電極）と金属電極２２３との距離が他の場所に比べて接近している。そのため、対流の向きが変化し、シリコンナノワイヤー同士を接近させ、又は離す効果を与えていると考えられる。
【００６９】
（実施形態２）
本実施形態を、図１９〜図２５により説明する。図１９は、本実施形態に用いる絶縁基板を示すものであり、図２０〜図２３は、本実施形態における微細構造体の配列方法の手順を説明する図であり、図２４は本実施形態における微細構造体の配列工程の途中の状態を示す図であり、図２５は図２４の状態において電極に与える好ましい電位を説明する図である。
【００７０】
本発明の微細構造体の配列方法は、それぞれ独立した電位が与えられる第４、第５及び第６の電極を単位とする微細構造体配列領域を１乃至複数形成した絶縁基板を用意する基板準備工程と、上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記３つの電極に電圧を印加して、上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程を含み、上記微細構造体配列工程は、第１の微細構造体を第４及び第５の電極にわたって配列させる第１の微細構造体配列工程と、第２の微細構造体を第５及び第６の電極にわたって配列させる第２の微細構造体配列工程とを含み、上記第１の微細構造体配列工程においては、上記第５及び第６の電極に基準電位を与えるとともに第４の電極に基準電位とは異なる電位を与え、上記第２の微細構造体配列工程においては、上記第４及び第５の電極に基準電位を与えるとともに第６の電極に基準電位とは異なる電位を与えるものである。
上記を簡潔に表現すると、本発明の微細構造体の配列方法は、２種類の微細構造体をそれぞれの所望の場所に選択的に配列する配列方法ということになる。以下に、図を用いて詳細に説明する。
【００７１】
シリコンナノワイヤーを配列する絶縁基板を図１９に示す。絶縁基板３１１の表面には、金属電極３２４、３２５、３２６が形成されている。図１９では省略されているが、金属電極３２４、３２５、３２６には外部から電位を与えられるよう、パッドが形成されている。金属電極３２４、３２５が対向する部分（図１９中、微細構造体配列領域ＮＷ１）に第１のシリコンナノワイヤーが配列され、金属電極３２５、３２６が対向する部分（図１９中、微細構造体配列領域ＮＷ２）に第２のシリコンナノワイヤーが配列されることとなる。図１９では、微細構造体配列領域NW１、NW２が２×２個配列されているが、無論任意の個数任意に配列することができる。
このような絶縁基板、金属電極の構造及び形成方法は、本発明の基本構成で説明したのと同じである。
【００７２】
なお、金属電極３２４、３２５間の距離Ｓ１は、第１のシリコンナノワイヤーの長さよりやや小さいのが好ましく、金属電極３２５、３２６間の距離Ｓ２は、第２のシリコンナノワイヤーの長さよりやや小さいのが好ましく、本発明の基本構成と同じである。
絶縁基板上３１１上にシリコンナノワイヤーを配列するためには、例えば以下の手順を行なえばよい。まず、絶縁基板３１１上に、第１のシリコンナノワイヤーを含んだＩＰＡを薄く塗布する。ＩＰＡのかわりに、他の有機物からなる液体、水などを用いることができる。塗布する液体およびその液体の塗布厚さは、本発明の基本構成と同じである。ただし、液体を通じて金属電極３２４、３２５、３２６間に大きな電流が流れてしまうと、金属電極３２４、３２５、３２６間に所望の電圧差を印加できなくなってしまう。そのような場合には、金属電極３２４、３２５、３２６を覆うように、絶縁基板３１１表面全体に、１０ｎｍ〜３０ｎｍ程度の絶縁膜をコーティングすればよい。
【００７３】
次に、金属電極３２４、３２５、３２６に電圧を印加する。図２０に、金属電極３２４（第４の電極）、３２５（第５の電極）、３２６（第６の電極）に与える、好ましい電位（それぞれＶL、ＶC、ＶR）の例を記す。金属電極３２５、３２６には基準電圧が印加され、金属電極３２４には振幅ＶPPL／２の交流電圧が印加される。金属電極３２４と３２５との間には、振幅ＶPPL／２の交流電圧が印加される。そのため、図２１に示すように、金属電極３２４、３２５が対向する部分に第１のシリコンナノワイヤー３３４が配列する。一方、金属電極３２５と３２６との間には、電圧が印加されない。そのため、金属電極３２５、３２６が対向する部分にはシリコンナノワイヤーは配列しない。以上が、第１の微細構造体配列工程となる。
【００７４】
次に、基板を乾燥させることにより第１のシリコンナノワイヤー３３４を基板に固着させる。その後、絶縁基板３１１上に、第２のシリコンナノワイヤーを含んだＩＰＡを薄く塗布する。
次に、金属電極３２４、３２５、３２６に電圧を印加する。図２２に、金属電極３２４、３２５、３２６間に与える、好ましい電位（それぞれＶL、ＶC、ＶR）の例を記す。金属電極３２４、３２５には基準電圧が印加され、金属電極３２６には振幅ＶPPR／２の交流電圧が印加される。金属電極３２５と３２６との間には、振幅ＶPPR／２の交流電圧が印加される。そのため、図２３に示すように、金属電極３２５、３２６が対向する部分に第２のシリコンナノワイヤー３３５が配列する。一方、金属電極３２４と３２５との間には、電圧が印加されない。そのため、金属電極３２４、３２５が対向する部分には第２のシリコンナノワイヤーは配列しない。以上が、第２の微細構造体配列工程となる。
以上の手順により、２種類の微細構造体をそれぞれの所望の場所に選択的に配列することができる。例えば、第１の種類の微細構造体をＮＭＯＳナノワイヤーとし、第２の種類の微細構造体をＰＭＯＳナノワイヤーとすることができる。これにより、ＣＭＯＳ構造を構成することができる。
【００７５】
ところで、上記第１のナノ構造配列工程において、図２４に示すように、好まざる場所に吸着した第１のシリコンナノワイヤー３３６が吸着することがある。ここで、好まざる場所とは、金属電極３２６上、特に、金属電極３２５、３２６が対向する部分を指す。この部分は将来第２のシリコンナノワイヤー３３５が配列する場所であり、ここに第１のシリコンナノワイヤー３３４が残ると、シリコンナノワイヤーをデバイス化したときに不良の原因となる。
【００７６】
このような、好まざる場所に吸着した第１のシリコンナノワイヤー３３６を除去するために、金属電極３２４、３２５、３２６間に与える、第１の微細構造体配列工程として好ましい電位（それぞれＶL、ＶC、ＶR）の例を、図２５に示す。既に述べた第１の微細構造体配列工程（図２０）と異なるのは、金属電極３２６に、オフセット電圧（ＶDCR）を与える動作を行なう点である。このオフセット電圧を与えた瞬間、好まざる場所に吸着した第１のシリコンナノワイヤー３３６が、電極から勢いよく離れていくのが観察された。このような動作を行なうことにより、２種類の微細構造体をそれぞれの所望の場所に選択的に配列させる際に、好まざる微細構造体が混入するのを防ぐことができる。
オフセット電圧（ＶDCR）は、０．１〜５Ｖが好ましい範囲であり、さらには０．３〜２Ｖが好ましい。
【００７７】
(実施形態３)
本実施形態３は、上記実施形態１、２で配列した微細構造体を、デバイス化及び集積回路化した例を示す。既に述べたように、本実施形態では、図１（ｂ）の構造を有する微細構造体をデバイスとして応用する場合について説明する。
本実施形態について、図２６及び図２７に基づいて説明する。本実施形態においては、集積回路装置の具体例として、２つのナノワイヤー素子（Ｎチャネル型及びＰチャネル型）を同一基板上に配置した場合を説明する。もちろん、本発明の集積回路装置は、同一基板上に異なる機能を有する３つ以上の素子を備える構成であってもよい。
図２６は、本発明に係る集積回路装置の一部である集積回路装置１を構成する基板上の配線を示す平面図である。なお、説明の便宜上、図２６には図示していないが、本実施形態の集積回路装置１は、層間絶縁膜４７１（図２７に図示）を備えている。層間絶縁膜４７１の構成については、図２７を参照して説明する。
【００７８】
図２６を参照すると、集積回路装置１の基板４１１上には、異なる機能を有する２つのナノワイヤー素子として、Ｎ型の電界効果トランジスタ（以下、「ＮＭＯＳ：ｎ  ｔｙｐｅ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ」と称する）およびＰ型の電界効果トランジスタ（以下、「ＰＭＯＳ：ｐ  ｔｙｐｅ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ」と称する）が配置されている。また、集積回路装置１の基板４１１上に配置される素子は、異なる材質を有する素子であってもよい。
【００７９】
ＮＭＯＳは、複数のナノワイヤー４３７を配列することにより形成されており、ＰＭＯＳは、複数のナノワイヤー４３８を配列することにより形成されている。
ＮＭＯＳを構成しているナノワイヤー４３７とＰＭＯＳを構成しているナノワイヤー４３８は、２つの共有配線、すなわち、メタル配線４５１およびメタル配線４５４を有している。また、ナノワイヤー４３７は、メタル配線４５２と接続されており、また、ナノワイヤー４３８は、メタル配線４５３と接続されている。
図２６に示す集積回路において、メタル配線４５１は入力端子に接続され、メタル配線４５４は出力端子に接続されている。また、メタル配線４５２は接地端子に接続され、メタル配線４５３は電源端子に接続されている。
【００８０】
上記基板４１１は、表面が絶縁性であることが好ましく、例えば、絶縁体、表面に絶縁膜を形成した半導体、表面に絶縁膜が形成された導電体などが、本実施形態の基板として好適に用いられる。また、集積回路装置を表示装置の液晶パネル内に組み込む場合、基板４１１は、絶縁性を有し、かつ透明であることが好ましい。例えば、ガラスおよび透明な樹脂などを材料とする基板が挙げられる。
本実施形態に用いられているＰＭＯＳは、上述のように複数のナノワイヤー４３８を配列することにより構成されている。また、１本のナノワイヤー４３８は、ＰＭＯＳとしての機能を有している。本実施形態に用いられるナノワイヤー４３８について、図２７を用いて説明する。
【００８１】
図２７は、図２６に示される集積回路装置１に層間絶縁膜１６１が形成された場合を示しており、図２６に示すＧ−Ｈの矢視断面図である。基板４１１上にナノワイヤー４３８が配列されており、ナノワイヤー４３８は、ワイヤーの形状を有する半導体から形成されるコアおよびコアを被う絶縁膜４６１から構成されている。また、コアは、Ｐ型の導電型を有する領域４６１、Ｎ型の導電型を有する領域４６２およびＰ型の導電型を有する領域４６３を備えている。
ナノワイヤー４３８の絶縁膜４６１には、メタル配線４５１が接続されており、ナノワイヤー４３８と、基板４１１、メタル配線４５１、メタル配線４５２およびメタル配線４５４との接触部分以外は、層間絶縁膜４７１に被われている。
上記領域４８２は、絶縁膜４６１を介してメタル配線４５１と接続されており、入力端子に接続されたメタル配線４５１がゲート電極として機能することにより、ナノワイヤー４３８のチャネル領域として機能する。つまり、領域４８２を被う絶縁膜４６１は、ゲート絶縁膜として機能している。
【００８２】
コアとメタル配線４５３とは、領域４８３において接続されており、コアとメタル配線４５４とは、領域４８１において接続されている。領域４８３は、電源端子に接続されたメタル配線４５３と接続され、ナノワイヤー４３８のソース領域となっている。また、領域４８１は、出力端子に接続されたメタル配線４５４と接続され、ナノワイヤー４３８のドレイン領域となっている。
なお、上記ＰＭＯＳと同様に、本実施形態に用いられているＮＭＯＳは、上述のように複数のナノワイヤー４３７を配列することにより構成されている。また、１本のナノワイヤー４３７は、ＮＭＯＳとしての機能を有している。本実施形態に用いられるナノワイヤー４３７については、ナノワイヤー４３８の場合と導電型が反対となるほかは、ほぼ同様であるので説明を省略する。
なお、図２７中、４２４及び４２５は、ナノワイヤーを配列させる際に用いた電極である。
【００８３】
本実施形態では、既に述べたように、ナノワイヤー４３７、４３８がそれぞれＮＭＯＳ及びＰＭＯＳとなっている。ナノワイヤーをＮＭＯＳ又はＰＭＯＳとするためには、ナノワイヤーを基板に配列した後に、不純物イオンを注入し、活性化アニールを行なえばよい。若しくは、予め不純物を導入し、活性化アニールを経たナノワイヤーを基板に配列してもよい。後者の場合は、基板が活性化アニールの高温にさらされないため、フレキシブル基板化が容易となる利点を有する。
【００８４】
より具体的には、ナノワイヤー４３７をＮＭＯＳにするためには、例えば、メタル配線４５１を形成した段階で、このメタル配線４５１をマスクとして、ナノワイヤー４３７の存する領域のみにｎ型の導電型を与える不純物イオン（例えば砒素イオン）を注入する。その後、ナノワイヤー４３８をＰＭＯＳにするために、メタル配線４５１をマスクとして、ナノワイヤー４３８の存する領域のみにｐ型の導電型を与える不純物イオン（例えばボロンイオン）を注入する。その後、不純物を活性化するアニール（例えば５００℃〜９００℃）を行なえばよい。
他の方法では、あらかじめｎ＋／ｐ／ｎ＋（ＮＭＯＳ）又はｐ＋／ｎ／ｐ＋（ＰＭＯＳ）の不純物プロファイルを持つシリコンナノワイヤーを形成しておく。このようなシリコンナノワイヤーを形成するためには、例えば、シリコンナノワイヤーの成長中に、ｎ型を与える不純物、ｐ型を与える不純物、ｎ型を与える不純物を順番に導入すればよい（ｎ＋／ｐ／ｎ＋構造のナノワイヤーを形成する場合）。その後は、各シリコンナノワイヤーを、それぞれ基板の所定の場所に配列すればよい。
【００８５】
層間絶縁膜及び上部メタル配線は、ＬＳＩプロセスや液晶ＴＦＴプロセスで用いられるプロセスを適用することができる。
本発明に係る集積回路装置において１つのナノワイヤー素子を構成するナノワイヤーの本数は、１０〜２００本であることが好ましい。例えば、１本のナノワイヤーの駆動電流のばらつきが１５％である場合、１０本のナノワイヤーからなるナノワイヤー素子の駆動電流のばらつきは約４．７％となる。駆動電流のばらつきが５％を下回るので十分な量産歩留りを得ることができる。つまり、９本以下のナノワイヤー構成されるナノワイヤー素子では、駆動電流のばらつきが大きく、十分な量産歩留りを得ることができない。
また、直径５０ｎｍのナノワイヤーを１００ｎｍのピッチで２００本配列させた場合、ナノワイヤー素子の寸法（図１５におけるＷ）は２０μｍとなる。ナノワイヤー素子は、微少なサイズを有するナノワイヤーから構成されるため、小型化した素子に適している。しかし、２００本を越えるナノワイヤーを配列した場合、ナノワイヤー素子は２０μｍを超えるサイズとなってしまい、画素駆動用のトランジスタとして用いるにはデバイスサイズが大きくなり過ぎるという問題が生ずる。
【００８６】
図２６に示される集積回路装置１は、ＮＭＯＳおよびＰＭＯＳから構成されるインバータ回路である。
本実施形態においては、ＮＭＯＳとＰＭＯＳの組み合わせた具体例として、インバータ回路（ＮＯＴ回路）を示している。しかし、本発明に係るナノワイヤー素子を組み合わせることにより構築可能な回路としては、これに限定されず、ＡＮＤ回路、ＮＡＮＤ回路、ＮＯＲ回路およびＸＯＲ回路などを構築することができる。また、これらの回路を組み合わせてより複雑な論理回路を構築することができる。
以上のように、本実施形態の集積回路装置は、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いて形成されている。したがって、集積回路装置の歩留りを大幅に向上させることが可能となる。
【００８７】
（実施形態４）
本実施形態は、上記実施形態で配列した微細構造体を、表示装置に応用した例を示す。
本発明の集積回路装置を搭載した表示装置について、図２８を用いて説明する。図２８は、本実施形態の表示装置の平面図である。
表示装置の表示パネル２は、同一の透明基板５１１上に、表示部５７１、論理回路部５７２、論理回路部５７３、論理回路部５７４および論理回路部５７５を備える構成となっている。表示装置が液晶表示装置の場合、表示部５７１には、マトリックス状に配置された画素の駆動に必要となるナノワイヤートランジスタおよび画素電極等がマトリックス状に形成される。
また、画素電極の代わりに複数のナノワイヤーから構成された発光素子を用いた場合、表示パネル内に論理回路および自発光画素を備えた表示装置を実現することができる。論理回路部５７２、論理回路部５７３、論理回路部５７４または論理回路部５７５においては、ナノワイヤートランジスタから構成される論理回路によって、画像処理やその他の演算等を行なう。
【００８８】
従来、画素駆動用、画像処理用のトランジスタとしては、ＴＦＴが用いられていたが、これらをナノワイヤー素子に置き換えることにより以下のような効果を得ることができる。
まず、一般的なＴＦＴのゲート絶縁膜の形成には、ＴＥＯＳ（Ｔｅｔｒａ  ｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｌｉｃａｔｅ）を用いたＣＶＤ（Ｃｈｅｍａｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）酸化膜が用いられている。このため、ＴＦＴは、熱酸化によりゲート絶縁膜を形成する単結晶シリコン基板を用いて作製したＭＯＳトランジスタと比較して、相互コンダクタンスが低く、かつ相互コンダクタンスのばらつきが大きい。
一方、ナノワイヤーを用いたＭＯＳトランジスタは、コアの材質としてシリコン単結晶を用いることができ、サラウンドゲート型の完全空乏化トランジスタを形成することができる。このため、ナノワイヤーＭＯＳトランジスタは、従来のＭＯＳトランジスタと比較しても、相互コンダクタンスが高く、かつ相互コンダクタンスのばらつきの小さいトランジスタを実現することができる。
【００８９】
このため、本発明の集積回路装置と表示部を同一基板上に備える表示装置は、ＴＦＴを用いた表示装置と比較して高性能とすることができる。それゆえ、表示装置の駆動電圧を下げ、低消費電力化することができる。
次に、表示装置がＴＦＴを備える構成とするためには、表示装置の製造とＴＦＴの製造を独立して行なうことができないため、巨大な真空装置、堆積装置など大規模な設備が必要である。しかし、ナノワイヤーの製造工程と表示装置の製造工程とが独立しているため、比較的小さな設備によって表示装置を製造することができる。その結果、表示装置の製造コストを大幅に下げることが可能となる。
また、本実施形態の表示装置は、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いて形成されている。したがって、表示装置の歩留りを大幅に向上させることが可能となる。
【産業上の利用可能性】
【００９０】
本発明によれば、微細構造体を、所望の場所、かつ、所望の方向に制御良く配列させることが可能となる。微細構造体は、スイッチング素子、メモリ素子、発光素子、抵抗素子等とすることができるので、微細構造体からなるデバイスを集積した集積回路装置、表示装置等に広く適応可能である。
【図面の簡単な説明】
【００９１】
【図１】本発明で微細構造体の配列方法において用いられる微細構造体を示す図である。
【図２】本発明の基本構成に用いられる絶縁基板を説明する図である。
【図３】本発明の基本構成において、絶縁基板上に微細構造体を配列する手順を説明する図である。
【図４】本発明の基本構成において、微細構造体が配列する原理を説明する図である。
【図５】本発明の基本構成において、微細構造体を配列する際に電極に与える好ましい電位を説明する図である。
【図６】本発明の基本構成において、絶縁基板上に微細構造体を配列する手順を説明する図である。
【図７】本発明の基本構成において、絶縁基板上に微細構造体を配列する手順を説明する図であり、図６のＣ−Ｄにおける矢視断面図である。
【図８】本発明の基本構成において、絶縁基板上に微細構造体を配列する手順を説明する図である。
【図９】本発明の基本構成において、絶縁基板上に微細構造体を配列する手順を説明する図であり、図８のＥ−Ｆにおける矢視断面図である。
【図１０】本発明の基本構成において、微細構造体が配列する原理を説明する図である。
【図１１】実施形態１に用いられる絶縁基板を説明する図である。
【図１２】実施形態１において、微細構造体が配列する原理を説明する図である。
【図１３】微細構造体を配列する際に電極に与える、実施形態１の第１の好ましい電位の例を示す図である。
【図１４】微細構造体を配列する際に電極に与える、実施形態１の第２の好ましい電位の例を示す図である。
【図１５】実施形態１の第２の好ましい電位を電極に与えたときの微細構造体の状態を説明する図である。
【図１６】実施形態１の第２の好ましい電位を与えたときに得られる効果が生じる原理を説明する図である。
【図１７】微細構造体を配列する際に電極に与える、実施形態１の第３の好ましい電位の例を示す図である。
【図１８】微細構造体を配列する際に電極に与える、実施形態１の第４の好ましい電位の例を示すである。
【図１９】実施形態２に用いられる絶縁基板を説明する図である。
【図２０】実施形態２の第１の微細構造体配列工程において、電極に与える好ましい電位を説明する図である。
【図２１】実施形態２の第１の微細構造体配列工程後の、微細構造体の配列状態を示す図である。
【図２２】実施形態２の第２の微細構造体配列工程において、電極に与える好ましい電位を説明する図である。
【図２３】実施形態２の第２の微細構造体配列工程後の、微細構造体の配列状態を示す図である。
【図２４】実施形態２の第１の微細構造体配列工程後に、好まざる場所に微細構造体が吸着した場合の微細構造体の配列状態を示す図である。
【図２５】図２４における、好まざる場所に吸着した微細構造体を除去するのに適した、電極に与える好ましい電位を説明する図である。
【図２６】実施形態３の集積回路装置の一部である集積回路装置１を構成する基板上の配線を示す平面図である。
【図２７】図２６のＧ−Ｈにおける矢視断面図である。
【図２８】実施形態４の表示装置の平面図である。
【符号の説明】
【００９２】
１  集積回路装置
２  表示パネル
１１、２１，３１  微細ワイヤーまたは微細チューブ
２２，３２，４２  絶縁体
４１  導電体
２１１，３１１  絶縁基板
２２１，２２２，２２３，３２１，３２２，３２３  金属電極
２３１，２３２，２３３，３３４，３３５，３３６  シリコンナノワイヤー
４７１  層間絶縁膜
４３７，４３８  ナノワイヤー
４５１、４５２、４５３、４５４  メタル配線
５１１  透明基板
５７１  表示部
５７２、５７３、５７４、５７５  論理回路部
【図１】
2008260073.tif 000003
【図２】
2008260073.tif 000004
【図３】
2008260073.tif 000005
【図４】
2008260073.tif 000006
【図５】
2008260073.tif 000007
【図６】
2008260073.tif 000008
【図７】
2008260073.tif 000009
【図８】
2008260073.tif 000010
【図９】
2008260073.tif 000011
【図１０】
2008260073.tif 000012
【図１１】
2008260073.tif 000013
【図１２】
2008260073.tif 000014
【図１３】
2008260073.tif 000015
【図１４】
2008260073.tif 000016
【図１５】
2008260073.tif 000017
【図１６】
2008260073.tif 000018
【図１７】
2008260073.tif 000019
【図１８】
2008260073.tif 000020
【図１９】
2008260073.tif 000021
【図２０】
2008260073.tif 000022
【図２１】
2008260073.tif 000023
【図２２】
2008260073.tif 000024
【図２３】
2008260073.tif 000025
【図２４】
2008260073.tif 000026
【図２５】
2008260073.tif 000027
【図２６】
2008260073.tif 000028
【図２７】
2008260073.tif 000029
【図２８】
2008260073.tif 000030