(57)【要約】      （修正有）【課題】受動部品を有する場合であっても小型化が可能な半導体モジュールを提供する。【解決手段】半導体モジュール１は、インターポーザ２と、能動面３Ａと裏面３Ｂとを有し、裏面３Ｂがインターポーザの第１面２Ａと対向するように配置された半導体チップ３と、半導体チップの能動面に接続された受動部品４とを備えており、半導体チップの能動面に形成された第２の端子６とインターポーザに掲載された第１の端子５を電気的に接続し、受動部品と第２の端子を配線７で電気的に接続する。【選択図】図１
2008027970.tif 000002
【特許請求の範囲】
【請求項１】
インターポーザと、
能動面と裏面とを有し、前記裏面が前記インターポーザと対向するように配置された半導体チップと、
前記半導体チップの前記能動面に接続された受動部品と、を備えたことを特徴とする半導体モジュール。
【請求項２】
前記半導体チップの前記能動面側に形成され、前記インターポーザに形成された第１の端子と電気的に接続可能な第２の端子と、
前記半導体チップの前記能動面側に形成され、前記第２の端子と前記受動部品とを電気的に接続する配線とを備えたことを特徴とする請求項１記載の半導体モジュール。
【請求項３】
前記半導体チップの前記能動面側に形成され、前記受動部品と電気的に接続する第３の端子を有し、
前記配線は、前記第２の端子と前記第３の端子とを接続することを特徴とする請求項２記載の半導体モジュール。
【請求項４】
前記第２の端子及び前記第３の端子のそれぞれは前記受動部品に対して少なくとも２つ形成され、
前記第２の端子どうしの間隔は、前記第３の端子どうしの間隔よりも大きいことを特徴とする請求項３記載の半導体モジュール。
【請求項５】
前記第１の端子と前記第２の端子とはワイヤーボンディングで接続されていることを特徴とする請求項２〜４のいずれか一項記載の半導体モジュール。
【請求項６】
前記半導体チップは、前記インターポーザの一方の面の第１の領域に実装され、
さらに、前記インターポーザの前記一方の面のうち前記第１の領域以外の第２の領域に接続された受動部品を有することを特徴とする請求項１〜５のいずれか一項記載の半導体モジュール。
【請求項７】
能動面と裏面とを有する半導体チップを形成する動作と、
インターポーザに、前記裏面が前記インターポーザと対向するように前記半導体チップを実装する動作と、
前記インターポーザに実装された前記半導体チップの前記能動面に受動部品を接続する動作と、を含むことを特徴とする半導体モジュールの製造方法。
【請求項８】
前記インターポーザと前記半導体チップとは、ダイボンディングによって接続されることを特徴とする請求項７記載の製造方法。
【請求項９】
前記半導体チップの前記能動面側に、前記インターポーザに形成された第１の端子と電気的に接続可能な第２の端子、前記受動部品と電気的に接続される第３の端子、及び前記第２の端子と前記第３の端子とを電気的に接続する配線のそれぞれを、スパッタリング法及びめっき法の少なくとも一方に基づいて形成することを特徴とする請求項７又は８記載の製造方法。
【請求項１０】
前記第１の端子と前記第２の端子とは、ワイヤーボンディングによって電気的に接続されることを特徴とする請求項９記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。
【背景技術】
【０００２】
電子機器の小型化及び高性能化等を目的として、複数の半導体チップ及び受動部品等をインターポーザ上に搭載することによってモジュールを形成する、ＭＣＭ（Multi Chip Module）、ＳｉＰ（System in a Package）等と呼ばれる半導体モジュールが案出されている。下記特許文献には、半導体モジュールに関する技術の一例が開示されている。
【特許文献１】特開平５−２０６３７９号公報
【特許文献２】特開平１１−２２００８９号公報
【特許文献３】特開２００２−３５９３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
受動部品を有する半導体モジュールにおいて、インターポーザ上に半導体チップと受動部品とを並べて配置する場合、受動部品を配置するための領域を確保しなければならず、半導体モジュールの小型化、特に、インターポーザの表面と平行な面内における半導体モジュールの小型化が困難となる。
【０００４】
本発明はこのような事情に鑑みてなされたものであって、受動部品を有する場合であっても小型化が可能な半導体モジュール及び半導体モジュールの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の課題を解決するため、本発明は以下の構成を採用する。
【０００６】
本発明は、インターポーザと、能動面と裏面とを有し、前記裏面が前記インターポーザと対向するように配置された半導体チップと、前記半導体チップの前記能動面に接続された受動部品と、を備えたことを特徴とする半導体モジュールを提供する。
【０００７】
本発明によれば、裏面がインターポーザと対向するように配置された半導体チップの能動面に受動部品を接続するようにしたので、半導体モジュールの小型化、特にインターポーザの表面と平行な面内における半導体モジュールの小型化を実現することができる。
【０００８】
本発明の半導体モジュールにおいて、前記半導体チップの前記能動面側に形成され、前記インターポーザに形成された第１の端子と電気的に接続可能な第２の端子と、前記半導体チップの前記能動面側に形成され、前記第２の端子と前記受動部品とを電気的に接続する配線とを備えた構成を採用することができる。
【０００９】
こうすることにより、半導体チップの能動面に接続された受動部品とインターポーザとを電気的に接続することができる。
【００１０】
本発明の半導体モジュールにおいて、前記半導体チップの前記能動面側に形成され、前記受動部品と電気的に接続する第３の端子を有し、前記配線は、前記第２の端子と前記第３の端子とを接続する構成を採用することができる。
【００１１】
こうすることにより、受動部品を半導体チップの能動面に形成された第３の端子に電気的に接続することで、受動部品と半導体チップ及びインターポーザの少なくとも一方とを電気的に接続することができる。
【００１２】
本発明の半導体モジュールにおいて、前記第２の端子及び前記第３の端子のそれぞれは前記受動部品に対して少なくとも２つ形成され、前記第２の端子どうしの間隔は、前記第３の端子どうしの間隔よりも大きい構成を採用することができる。
【００１３】
こうすることにより、半導体チップの第２の端子とインターポーザの第１の端子とを円滑に接続することができる。
【００１４】
本発明の半導体モジュールにおいて、前記第１の端子と前記第２の端子とはワイヤーボンディングで接続されている構成を採用することができる。
【００１５】
こうすることにより、半導体チップの能動面に接続された受動部品と、半導体チップの裏面と対向するように配置されたインターポーザとを、ワイヤーを介して電気的に接続することができる。
【００１６】
本発明の半導体モジュールにおいて、前記半導体チップは、前記インターポーザの一方の面の第１の領域に実装され、さらに、前記インターポーザの前記一方の面のうち前記第１の領域以外の第２の領域に接続された受動部品を有する構成を採用することができる。
【００１７】
こうすることにより、インターポーザの一方の面のうち、半導体チップが実装される第１の領域以外の第２の領域を有効に利用することができる。
【００１８】
また本発明は、能動面と裏面とを有する半導体チップを形成する動作と、インターポーザに、前記裏面が前記インターポーザと対向するように前記半導体チップを実装する動作と、前記インターポーザに実装された前記半導体チップの前記能動面に受動部品を接続する動作と、を含む半導体モジュールの製造方法を提供する。
【００１９】
本発明によれば、裏面がインターポーザと対向するようにインターポーザに実装された半導体チップの能動面に受動部品を接続するようにしたので、半導体モジュールの小型化、特にインターポーザの表面と平行な面内における半導体モジュールの小型化を実現することができる。
【００２０】
本発明の半導体モジュールの製造方法において、前記インターポーザと前記半導体チップとは、ダイボンディングによって接続される構成を採用することができる。
【００２１】
こうすることにより、インターポーザと半導体チップとを良好に接続することができる。
【００２２】
本発明の半導体モジュールの製造方法において、前記半導体チップの前記能動面側に、前記インターポーザに形成された第１の端子と電気的に接続可能な第２の端子、前記受動部品と電気的に接続される第３の端子、及び前記第２の端子と前記第３の端子とを電気的に接続する配線のそれぞれを、スパッタリング法及びめっき法の少なくとも一方に基づいて形成する構成を採用することができる。
【００２３】
こうすることにより、半導体チップの能動面に、第２の端子、第３の端子、及び配線を効率良く高精度に形成することができる。
【００２４】
本発明の半導体モジュールの製造方法において、前記第１の端子と前記第２の端子とは、ワイヤーボンディングによって電気的に接続される構成を採用することができる。
【００２５】
こうすることにより、半導体チップの能動面に接続された受動部品と、半導体チップの裏面と対向するように配置されたインターポーザとを、ワイヤーを介して電気的に良好に接続することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の説明においては、ＸＹＺ直交座標系を設定し、このＸＹＺ直交座標系を参照しつつ各部材の位置関係について説明する。そして、水平面内における所定方向をＸ軸方向、水平面内においてＸ軸方向と直交する方向をＹ軸方向、Ｘ軸方向及びＹ軸方向のそれぞれに直交する方向（すなわち鉛直方向）をＺ軸方向とする。また、Ｘ軸、Ｙ軸、及びＺ軸まわりの回転方向をそれぞれ、θＸ、θＹ、及びθＺ方向とする。
【００２７】
＜第１実施形態＞
第１実施形態について説明する。図１は、第１実施形態に係る半導体モジュール１を模式的に示す斜視図、図２は、図１のＡ−Ａ線断面矢視図に相当する断面図である。また、図３は、第１実施形態に係る半導体モジュール１の一部を拡大した平面図である。
【００２８】
図１、図２、及び図３において、半導体モジュール１は、インターポーザ２と、能動面３Ａと裏面３Ｂとを有し、裏面３Ｂがインターポーザ２と対向するように配置された半導体チップ３と、半導体チップ３の能動面３Ａに接続された受動部品４とを備えている。
【００２９】
インターポーザ２は、例えばエポキシ樹脂、ポリイミド樹脂等の合成樹脂、セラミックス、及びガラス等の絶縁性の材料によって形成された基板と、その基板に形成された導電性の配線パターンとを備えている。
【００３０】
半導体チップ３は、シリコン基板を含み、トランジスタ、メモリ素子等を含む電子回路（集積回路）を有する。半導体チップ３の能動面３Ａには、少なくとも集積回路が形成されている。
【００３１】
受動部品４は、抵抗、コンデンサ、及びインダクタ等を含む。本実施形態においては、受動部品４は、半導体チップ３の能動面３Ａに複数配置されている。
【００３２】
インターポーザ２の第１面（表面）２Ａには、第１の端子５が形成されている。半導体チップ３の能動面３Ａ側（＋Ｚ側）には、インターポーザ２に形成された第１の端子５と電気的に接続可能な第２の端子６が形成されている。また、半導体チップ３の能動面３Ａ側には、第２の端子６と受動部品４とを電気的に接続する配線７が形成されている。
【００３３】
また、半導体チップ３の能動面３Ａ側には、受動部品４と電気的に接続する第３の端子８が形成されている。そして、配線７は、第２の端子６と第３の端子８とを接続するように形成されている。第２の端子６と第３の端子８とが配線７を介して電気的に接続されることによって、第３の端子８と電気的に接続された受動部品４と第２の端子６とが配線７を介して電気的に接続される。
【００３４】
第１の端子５、第２の端子６、及び第３の端子８のそれぞれはパッド（ランド）である。第１の端子５、第２の端子６、及び第３の端子８のそれぞれの表面は、例えば金（Ａｕ）によって形成されている。以下の説明においては、第１の端子５を適宜、第１パッド５、と称し、第２の端子６を適宜、第２パッド６、と称し、第３の端子８を適宜、第３パッド８、と称する。
【００３５】
第３パッド８は、複数の受動部品４のそれぞれに対応するように、半導体チップ３の能動面３Ａ側において複数形成されている。また、本実施形態においては、第３パッド８は、１つの受動部品４に対して少なくとも２つ形成されている。図１においては、受動部品４は、半導体チップ３の能動面３Ａ側に６つ配置されており、第３パッド８は、１つの受動部品４に対して２つずつ形成され、全部で１２箇所に形成されている。
【００３６】
第２パッド６は、複数の第３パッド８のそれぞれに対応するように、半導体チップ３の能動面３Ａ側において複数形成されている。本実施形態においては、第２パッド６は、全部で１２箇所に形成されており、能動面３Ａの＋Ｙ側の辺の近傍、及び能動面３Ａの−Ｙ側の辺の近傍において、Ｘ軸方向と平行な方向に並ぶように形成されている。
【００３７】
配線７は、複数の第２パッド６及び第３パッド８のそれぞれに対応するように、半導体チップ３の能動面３Ａ側において複数形成されている。配線７は、複数の第２パッド６と複数の第３パッド８とのそれぞれを接続するように、全部で１２本形成されている。
【００３８】
また、本実施形態においては、半導体チップ３の能動面３Ａ側には、能動面３Ａの集積回路と接続する第４パッド（第４の端子）１０が複数設けられている。本実施形態においては、第４パッド１０は、第２パッド６の間に形成されている。本実施形態においては、第２パッド６と第４パッド１０とは、Ｘ軸方向と平行な方向に並ぶように配置されている。
【００３９】
また、インターポーザ２の第１面２Ａには、半導体チップ３に形成された第４パッド１０に対応するように、第５パッド（第５の端子）１１が複数形成されている。本実施形態においては、第５パッド１１は、第１パッド５の間に形成されている。本実施形態においては、第１パッド５と第５パッド１１とは、Ｘ軸方向と平行な方向に並ぶように配置されている。
【００４０】
本実施形態においては、半導体チップ３は、インターポーザ２の第１面２Ａに対してフェースアップボンディングされている。半導体チップ３は、インターポーザ２に対してダイボンディングによって実装されており、半導体チップ３の裏面３Ｂと、インターポーザ２の第１面２Ａの一部の領域２１とが、ダイボンディングするための接着剤３５によって接続されている。ダイボンディングするための接着剤（ダイボンディングペースト）３５としては、例えば導電性樹脂、無鉛はんだ等を用いることができる。
【００４１】
以下の説明において、インターポーザ２の表面のうち、半導体チップ３が実装される領域２１を適宜、第１領域２１、と称する。
【００４２】
そして、インターポーザ２の第１面２Ａに形成された第１パッド５と、半導体チップ３の能動面３Ａに形成された第２パッド６とは、ワイヤーボンディングによって接続されている。ワイヤーボンディングするためのワイヤー９は、例えば、金（Ａｕ）、アルミニウム（Ａｌ）によって形成可能である。
【００４３】
同様に、インターポーザ２の第１面２Ａに形成された第５パッド１１と、半導体チップ３の能動面３Ａに形成された第４パッド１０とは、ワイヤーボンディングによって接続されている。
【００４４】
また、本実施形態においては、インターポーザ２の第１面２Ａのうち半導体チップ３が実装された第１領域２１以外の第２領域２２にも、受動部品４’が接続されている。受動部品４’は、インターポーザ２の第１面２Ａに形成された第６パッド（第６の端子）１２と電気的に接続される。本実施形態においては、受動部品４’及びその受動部品４’と接続される第６パッド１２は、第１領域２１に実装された半導体チップ３を囲むように複数設けられている。
【００４５】
また、インターポーザ２のうち、半導体チップ３が実装される第１面２Ａとは反対側の第２面（裏面）２Ｂには、例えばマザーボード等の外部機器と電気的に接続可能な第７の端子１３が形成されている。本実施形態においては、第７の端子１３は、はんだボールによって形成されている。
【００４６】
また、インターポーザ２の第１面２Ａ側に搭載された半導体チップ３、受動部品４、４’、ワイヤー９等は、樹脂１４によって覆われている。樹脂１４は型（モールド）を形成する。
【００４７】
次に、半導体モジュール１を製造する手順の一例について説明する。なお、本実施形態においては、半導体モジュール１の半導体チップ３を形成する際、図６に示すように、同一のシリコン基板（ウエハ）１００上に半導体チップ３を複数一括して形成し、その後ダイシング（切断）して個片化することによって、半導体チップ３が得られるが、以下の図４及び図５を用いた説明においては、簡単のため、１つの半導体チップ３を形成する場合について説明する。
【００４８】
シリコン基板に、後に半導体チップ３の一部となる集積回路を含む第１面３Ａと第２面３Ｂとが形成される。能動面３Ａと裏面３Ｂとを有する半導体チップ３が形成された後、図４（ａ）に示すように、半導体チップ３の能動面３Ａ上に第１絶縁層３１が形成されるとともに、その第１絶縁層３１上に第２絶縁層３２が形成される。第１絶縁層３１は、例えばＳｉＯ２、ＳｉＮを含む。第２絶縁層３２は、例えば硼燐珪酸ガラス（ＢＰＳＧ）を含む。なお、第２絶縁層３２がＳｉＯ２、ＳｉＮ等を含んでもよい。
【００４９】
第１絶縁層３１及び第２絶縁層３２に開口（スルーホール）が形成され、そのスルーホールに導電部３３が形成される。導電部３３は、能動面３Ａの集積回路の少なくとも一部と電気的に接続する。
【００５０】
そして、図４（ｂ）に示すように、第２絶縁層３２上に、第２パッド６、配線７、第３パッド８、及び第４パッド１０が同時に形成される。
【００５１】
ここで、図４及び図５を用いた以下の説明において、図中、左側（＋Ｙ側）が、第４パッド１０を含むＹＺ平面と平行な断面図を示し、右側（−Ｙ側）が、配線７及び第２、第３パッド６、８を含むＹＺ平面と平行な断面図を示すものとする。すなわち、図４及び図５は、図１のＡ−Ａ線断面矢視図に相当する。
【００５２】
本実施形態においては、第２パッド６、配線７、第３パッド８、及び第４パッド１０は同じ材料によって形成される。また、本実施形態においては、第３パッド８及び第４パッド１０のそれぞれが、導電部３３を介して、能動面３Ａに形成された集積回路と電気的に接続される。
【００５３】
各パッド６、８、１０及び配線７は、例えばスパッタリング法、めっき法等の所定の手法を用いて第２絶縁層３２上に形成される。本実施形態においては、第２絶縁層３２上に、チタン（Ｔｉ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、及び金（Ａｕ）の少なくとも１つからなる第１の導電層が形成された後、その第１の導電層を覆うように、金（Ａｕ）からなる第２の導電層が形成される。これにより、各パッド６、８、１０の表面（最表層）は、金（Ａｕ）によって形成される。
【００５４】
このように、本実施形態においては、半導体チップ３の能動面３Ａ側（＋Ｚ側）に、インターポーザ２に形成された第１パッド５と電気的に接続可能な第２パッド６、受動部品４と電気的に接続される第３パッド８、及び第２パッド６と第３パッド８とを電気的に接続する配線７のそれぞれが、スパッタリング法及びめっき法の少なくとも一方に基づいて、同時に形成される。
【００５５】
次に、図４（ｃ）に示すように、各パッド６、８、１０、及び配線７を含む第２絶縁層３２上にパッシベーション膜３４が形成される。パッシベーション膜３４は、例えばスピンコート法、ディッピング法、スプレーコート法、液滴吐出法（インクジェット法）等の所定の手法により形成可能である。
【００５６】
次に、図４（ｄ）に、パッシベーション膜３４のうち、各パッド６、８、１０、及び配線７に対応する領域が、フォトリソグラフィ法、及びエッチング法等の所定の手法によって除去される。これにより、各パッド６、８、１０等がパッシベーション膜３４から露出する。
【００５７】
そして、図６に示すように、ダイシング装置１１０によって、複数の半導体チップ３を含むシリコン基板１００がダイシング（切断）され、個片化されて、各パッド６、８、１０、及び配線７を含む半導体チップ３が形成される。
【００５８】
次に、図５（ａ）に示すように、半導体チップ３がインターポーザ２に実装される。半導体チップ３とインターポーザ２とは、ダイボンディングによって接続される。半導体チップ３は、裏面３Ｂがインターポーザ２の第１面２Ａと対向するように、インターポーザ２の第１面２Ａに実装される。半導体チップ３のうち能動面３Ａとは反対側の裏面３Ｂをインターポーザ２の第１面２Ａに接着剤（ダイボンディングペースト）３５を介して接続する（ダイボンディングする）ことによって、インターポーザ２に半導体チップ３が実装（フェースアップ実装）される。上述のように、ダイボンディングペースト３５としては、例えば導電性樹脂、無鉛はんだ等を用いることができる。なお、ダイボンディングペースト３５は、例えばインクジェット法、ディスペンス法、印刷法等を用いて、半導体チップ３の裏面３Ｂ及びインターポーザ２の第１面２Ａの第１領域２１の少なくとも一方に供給可能である。
【００５９】
次に、図５（ｂ）に示すように、インターポーザ２に実装された半導体チップ３の能動面３Ａ側に受動部品４が接続される。本実施形態においては、受動部品４と半導体チップ３の能動面３Ａ側の第３パッド８とが、導電性材料を含む接着剤を介して電気的に接続（ボンディング）される。受動部品４と第３パッド８とを電気的に接続するための接着剤としては、例えば導電性樹脂、無鉛はんだ等を用いることができる。なお、接着剤は、例えばインクジェット法、ディスペンス法、印刷法等を用いて、受動部品４及び半導体チップ３の第３パッド８の少なくとも一方に供給可能である。
【００６０】
次に、図５（ｃ）に示すように、インターポーザ２の第１パッド５と半導体チップ３の第２パッド６とが、ワイヤーボンディングによって電気的に接続される。上述のように、ワイヤーボンディングするためのワイヤー９は、例えば、金（Ａｕ）、アルミニウム（Ａｌ）によって形成可能である。
【００６１】
なお、ここでは、半導体チップ３に受動部品４を接続した後、第１パッド５と第２パッド６とをワイヤーボンディングによって接続しているが、第１パッド５と第２パッド６とをワイヤーボンディングによって接続した後、半導体チップ３に受動部品４を接続するようにしてもよい。
【００６２】
また、半導体チップ３に受動部品４を接続する前及び後の少なくとも一方において、インターポーザ２の第５パッド１１と半導体チップ３の第４パッド１０とが、ワイヤーボンディングによって電気的に接続される。
【００６３】
次に、インターポーザ２の第１面２Ａの第２領域２２に受動部品４’が接続される。受動部品４’とインターポーザ２の第６パッド１２とは、導電性材料を含む接着剤を介して電気的に接続（ボンディング）される。受動部品４’と第６パッド１２とを電気的に接続するための接着剤としては、例えば導電性樹脂、無鉛はんだ等を用いることができる。なお、接着剤は、例えばインクジェット法、ディスペンス法、印刷法等を用いて、受動部品４’及びインターポーザ２の第６パッド１２の少なくとも一方に供給可能である。
【００６４】
そして、図５（ｄ）に示すように、インターポーザ２の第１面２Ａ側に搭載された半導体チップ３、受動部品４、４’、ワイヤー９等を覆うように、モールドを形成するための樹脂１４が供給される。
【００６５】
また、インターポーザ２のうち、半導体チップ３が実装される第１面２Ａとは反対側の第２面２Ｂには、例えばマザーボード等の外部機器と電気的に接続可能なはんだボール等の第７の端子１３が形成される。
【００６６】
以上説明したように、本実施形態によれば、裏面３Ｂがインターポーザ２と対向するように配置された半導体チップ３の能動面３Ａ側に受動部品４を接続するようにしたので、半導体モジュール１の小型化、特に、インターポーザ２の第１面２Ａと平行な面内（ＸＹ平面内）における半導体モジュール１の小型化を実現することができる。
【００６７】
すなわち、受動部品４を有する半導体モジュール１において、全ての受動部品４を例えばインターポーザ２の第１面２Ａに設け、インターポーザ２上に半導体チップ３と受動部品４とを並べるように配置する場合、受動部品４を配置するための領域を確保しなければならず、半導体モジュール１の小型化、特に、インターポーザ２の第１面２Ａと平行な面内（ＸＹ平面内）における半導体モジュール１の小型化が困難となる。
【００６８】
本実施形態においては、半導体モジュール１に搭載される受動部品の少なくとも一部を半導体チップ３の能動面３Ａ上に搭載するようにしたので、半導体モジュール１の小型化、特にインターポーザ２の第１面２Ａと平行な面内（ＸＹ平面内）における半導体モジュール１の小型化を実現することができる。
【００６９】
また、本実施形態においては、半導体モジュール１に搭載される受動部品の一部は、インターポーザ２の第１面２Ａのうち、半導体チップ３が実装される第１領域２１以外の第２領域２２に接続されるので、インターポーザ２の第１面２Ａの第２領域２２を有効に利用することができる。
【００７０】
また、本実施形態においては、受動部品４が搭載される半導体チップ３の能動面３Ａ上には、インターポーザ２の第１パッド５と電気的に接続可能な第２パッド６が形成されるとともに、受動部品４と第２パッド６とを電気的に接続するための第３パッド８及び配線７が形成され、第１パッド５と第２パッド６とはワイヤーボンディングで接続されるので、半導体チップ３の能動面３Ａに接続された受動部品４とインターポーザ２とを電気的に接続することができる。
【００７１】
また、受動部品４を半導体チップ３の能動面３Ａに形成された第３パッド８に電気的に接続することで、受動部品４と半導体チップ３の能動面３Ａ（集積回路）とを電気的に接続することができる。
【００７２】
＜第２実施形態＞
次に、第２実施形態について説明する。以下の説明において、上述の実施形態と同一又は同等の構成部分については同一の符号を付し、その説明を簡略若しくは省略する。
【００７３】
図７は、第２実施形態に係る半導体モジュール１の一部を拡大した平面図である。上述の第１実施形態と同様、第２実施形態に係る半導体モジュール１の半導体チップ３においても、第２パッド６及び第３パッド８のそれぞれは、１つの受動部品４に対して少なくとも２つ形成されている。そして、第２実施形態においては、第２パッド６どうしの間隔Ｌ１は、第３パッド８どうしの間隔Ｌ２よりも大きい。そして、配線７は、互いに対応する第２パッド６と第３パッド８とを接続するように、ＸＹ平面内において折れ曲がるように形成されている。
【００７４】
第２パッド６どうしの間隔Ｌ１を大きくしたことにより、半導体チップ３の第２パッド６とインターポーザ２の第１パッド５との接続作業、本実施形態においてはワイヤーボンディング作業を、円滑に実行することができる。
【００７５】
なお、上述の各実施形態においては、インターポーザ２の第１面２Ａの第２領域２２にも受動部品４’が接続されているが、受動部品４’を設けないようにしてもよい。こうすることにより、第２領域２２を小さくすることができ、インターポーザ２の表面（第１面）２Ａと平行な面内におけるインターポーザ２の大きさを小さくすることができ、ひいては半導体モジュール１を更に小型化することができる。
【図面の簡単な説明】
【００７６】
【図１】第１実施形態に係る半導体モジュールを模式的に示す斜視図である。
【図２】第１実施形態に係る半導体モジュールの側断面図であって、図１のＡ−Ａ線断面矢視図に相当する図である。
【図３】第１実施形態に係る半導体モジュールの一部を拡大した平面図である。
【図４】第１実施形態に係る半導体モジュールを製造する手順の一例を説明するための図である。
【図５】第１実施形態に係る半導体モジュールを製造する手順の一例を説明するための図である。
【図６】第１実施形態に係る半導体モジュールを製造する手順の一例を説明するための図である。
【図７】第２実施形態に係る半導体モジュールの一部を拡大した平面図である。
【符号の説明】
【００７７】
１…半導体モジュール、２…インターポーザ、２Ａ…第１面、３…半導体チップ、３Ａ…能動面、３Ｂ…裏面、４…受動部品、５…第１の端子、６…第２の端子、７…配線、８…第３の端子、２１…第１領域、２２…第２領域
【図１】
2008027970.tif 000003
【図２】
2008027970.tif 000004
【図３】
2008027970.tif 000005
【図４】
2008027970.tif 000006
【図５】
2008027970.tif 000007
【図６】
2008027970.tif 000008
【図７】
2008027970.tif 000009