(57)【要約】【課題】空洞部内において上下方向からそれぞれ成長してくる埋め込み酸化膜同士の密着性を向上できるようにした半導体装置の製造方法を提供する。【解決手段】Ｓｉ基板１上にＳｉＧｅ層とＳｉ層５を順次形成し、Ｓｉ層５とＳｉＧｅ層とを部分的にエッチングして、ＳｉＧｅ層の側面を露出させる溝を形成する。次に、フッ硝酸溶液を用いて上記溝を介してＳｉＧｅ層をエッチングすることによって、Ｓｉ基板１とＳｉ層５との間に空洞部２５を形成する。そして、空洞部２５の内部に面するＳｉ基板１の上面及びＳｉ層５の下面をそれぞれ熱酸化してＳｉＯ2膜２７を形成する。次に、このＳｉＯ2膜２７をウェットエッチングで除去する。その後、空洞部２５の内部に面するＳｉ基板１の上面及びＳｉ層５の下面をそれぞれ熱酸化してＢＯＸ層３１を形成する。【選択図】図３
2008198803.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１半導体層を形成する工程と、
前記第１半導体層上に第２半導体層を形成する工程と、
前記第２半導体層と前記第１半導体層とを部分的にエッチングして、前記第１半導体層の側面を露出させる第１溝を形成する工程と、
前記第２半導体層よりも前記第１半導体層の方がエッチングされ易いエッチング条件で、前記第１溝を介して前記第１半導体層をエッチングすることによって、前記半導体基板と前記第２半導体層との間に空洞部を形成する工程と、
前記空洞部の内部に面する前記半導体基板の上面及び前記第２半導体層の下面にそれぞれラフネス低減処理を施す工程と、
前記ラフネス低減処理を施した後で、前記空洞部の内部に面する前記半導体基板の上面及び前記第２半導体層の下面をそれぞれ熱酸化して埋め込み酸化膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２半導体層を形成する工程と、前記空洞部を形成する工程との間に、
前記第２半導体層と前記第１半導体層とを部分的にエッチングして、前記第２半導体層と前記第１半導体層とを貫く第２溝を形成する工程と、
前記第２半導体層を支持する支持体を少なくとも前記第２溝内に形成する工程と、をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ラフネス低減処理は、
前記空洞部の内部に面する前記半導体基板の上面及び前記第２半導体層の下面をそれぞれ熱酸化して犠牲酸化膜を形成する工程と、
前記第１溝を介して前記犠牲酸化膜をエッチングする工程と、を含むことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記ラフネス低減処理は、
前記空洞部の内部に面する前記半導体基板の上面及び前記第２半導体層の下面にそれぞれ水素アニール処理を施す工程、を含むことを特徴とする請求項１から請求項３の何れか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、半導体基板にＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造を形成する技術に関する。
【背景技術】
【０００２】
バルクウェハ上にＳＯＩ構造にする手法として、例えば特許文献１や非特許文献１に開示された方法がある。この非特許文献１に開示された方法はＳＢＳＩ法と呼ばれ、バルク基板上に部分的にＳＯＩ構造を形成する方法である。ＳＢＳＩ法では、Ｓｉ基板上にＳｉ／ＳｉＧｅ層を成膜し、ＳｉとＳｉＧｅとのエッチングレートの違いを利用してＳｉＧｅ層のみを選択的に除去することにより、Ｓｉ基板とＳｉ層との間に空洞部を形成する。次に、空洞部の内部に面するＳｉ基板の上面及びＳｉ層の下面を熱酸化することにより、Ｓｉ基板とＳｉ層との間にＳｉＯ2膜（以下、ＢＯＸ層ともいう。）を形成する。そして、Ｓｉ基板上にＣＶＤ法でＳｉＯ2等を成膜し、これをＣＭＰで平坦化し、さらに、希フッ酸（ＨＦ）溶液等でエッチングすることで、ＢＯＸ層上のＳｉ層（以下、ＳＯＩ層ともいう。）表面を露出させる。
【特許文献１】特開２００５−３５４０２４号公報
【非特許文献１】Ｔ．Ｓａｋａｉ  ｅｔ  ａｌ．“Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＢｏｎｄｉｎｇＳｉ  Ｉｓｌａｎｄｓ（ＳＢＳＩ）  ｆｏｒ  ＬＳＩ  Ａｐｐｌｉｃａｔｉｏｎ”，Ｓｅｃｏｎｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  ＳｉＧｅ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ，Ｍｅｅｔｉｎｇ  Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、図５（ａ）に示すように、上記のＢＯＸ層１３１の形成工程では、空洞部の内部に面するＳｉ基板１０１の上面及びＳｉ層１０５の下面を熱酸化することにより、Ｓｉ基板１０１からＳｉＯ2膜１３１ａを成長させると共に、Ｓｉ層１０５からＳｉＯ2膜１３１ｂを成長させる。そして、これらＳｉＯ2膜１３１ａ及び１３１ｂを空洞部内部の高さ方向の中心付近で密着させてＢＯＸ層１３１を形成する。
【０００４】
しかしながら、このような方法では、ＳｉＯ2膜１３１ａ及び１３１ｂ同士を完全に密着させることは困難であり、後の工程（例えば、ＳＯＩ層表面を露出させるためのＣＭＰ工程や、希ＨＦ溶液を用いたウェットエッチング工程など）でＳｉＯ2膜１３１ａ上からＳｉＯ2膜１３１ｂが剥離し、ＳｉＯ2膜１３１ｂと共にその上に形成されているパターン等がＳｉ基板１上から剥がれてしまうおそれがあった（問題点）。
【０００５】
本発明者は現在までの調査結果から、ＳＢＳＩ法では、ＳｉＧｅ層をフッ硝酸溶液でエッチングした後のＳｉ基板及びＳｉ層の表面ラフネス（ｒｏｕｇｈｎｅｓｓ：粗さ）が大きいこと、及び、表面ラフネスが大きいＳｉ基板及びＳｉ層の各表面を熱酸化すると、それぞれに形成されるＳｉＯ2膜の表面ラフネスも大きくなる、ということを見出した。そして、このＳｉＯ2膜の表面ラフネスが大きいことが原因で、上記問題点が生じているのではないか、という考えに至った。
【０００６】
即ち、図５（ｂ）に示すように、ＳＢＳＩ法では、例えばフッ硝酸溶液を用いてＳｉＧｅ層を除去することによって空洞部１２５を形成するが、Ｓｉ基板１０１及びＳｉ層１０５の各表面はフッ硝酸溶液に触れることで粗くなってしまう。次に、空洞部１２５の内部に面するＳｉ基板１０１の上面及びＳｉ層１０５の下面を熱酸化して、図５（ａ）に示したようにＳｉＯ2膜１３１ａ及び１３１ｂを形成するが、熱酸化を開始する前のＳｉ基板１０１の上面及びＳｉ層１０５の下面は両方とも粗くなっているので、この粗さがＳｉＯ2膜１３１ａの上面及びＳｉＯ2膜１３１ｂの下面にも反映されてしまう。その結果、ＳｉＯ2膜１３１ａ及び１３１ｂの界面に微小な隙間が多数残り、ＳｉＯ2膜１３１ａ及び１３１ｂ同士の密着性が低くなっているのではないか、と本発明者は考えている。
本発明は、本発明者によるこのような知見（即ち、課題の発見）に基づいてなされたものであって、空洞部内において上下方向からそれぞれ成長してくる埋め込み酸化膜同士の密着性を向上できるようにした半導体装置の製造方法の提供を目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、発明１の半導体装置の製造方法は、半導体基板上に第１半導体層を形成する工程と、前記第１半導体層上に第２半導体層を形成する工程と、前記第２半導体層と前記第１半導体層とを部分的にエッチングして、前記第１半導体層の側面を露出させる第１溝を形成する工程と、前記第２半導体層よりも前記第１半導体層の方がエッチングされ易いエッチング条件で、前記第１溝を介して前記第１半導体層をエッチングすることによって、前記半導体基板と前記第２半導体層との間に空洞部を形成する工程と、前記空洞部の内部に面する前記半導体基板の上面及び前記第２半導体層の下面にそれぞれラフネス低減処理を施す工程と、前記ラフネス低減処理を施した後で、前記空洞部の内部に面する前記半導体基板の上面及び前記第２半導体層の下面をそれぞれ熱酸化して埋め込み酸化膜を形成する工程と、を含むことを特徴とするものである。
【０００８】
発明２の半導体装置の製造方法は、発明１の半導体装置の製造方法において、前記第２半導体層を形成する工程と、前記空洞部を形成する工程との間に、前記第２半導体層と前記第１半導体層とを部分的にエッチングして、前記第２半導体層と前記第１半導体層とを貫く第２溝を形成する工程と、前記第２半導体層を支持する支持体を少なくとも前記第２溝内に形成する工程と、をさらに含むことを特徴とするものである。
【０００９】
発明３の半導体装置の製造方法は、発明１又は発明２の半導体装置の製造方法において、前記ラフネス低減処理は、前記空洞部の内部に面する前記半導体基板の上面及び前記第２半導体層の下面をそれぞれ熱酸化して犠牲酸化膜を形成する工程と、前記第１溝を介して前記犠牲酸化膜をエッチングする工程と、を含むことを特徴とするものである。
発明４の半導体装置の製造方法は、発明１から発明３の何れか一の半導体装置の製造方法において、前記ラフネス低減処理は、前記空洞部の内部に面する前記半導体基板の上面及び前記第２半導体層の下面にそれぞれ水素アニール処理を施す工程、を含むことを特徴とするものである。
【００１０】
本発明１〜４に係る半導体装置の製造方法によれば、半導体基板の上面から上側に向けて成長する埋め込み酸化膜の表面ラフネスと、第２半導体層の下面から下側に向けて成長する埋め込み酸化膜の表面ラフネスとを共に低減することができ、これら上下方向から成長してくる埋め込み酸化膜同士を空洞部内で良好に密着させることができる。これにより、埋め込み酸化膜上に形成される第２半導体層や、この第２半導体層に形成されるパターン等の、半導体基板上からの剥がれを防止することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
（１）第１実施形態
図１〜図３は本発明の第１実施形態に係る半導体装置の製造方法を示す図である。詳しく説明すると、図１（ａ）及び図２（ａ）は第１実施形態に係る半導体装置の製造方法を示す平面図であり、図１（ｂ）及び図２（ｂ）は、図１（ａ）及び図２（ａ）をＸ１−Ｘ´１線及びＸ２−Ｘ´２線でそれぞれ切断したときの断面図であり、図１（ｃ）及び図２（ｃ）は、図１（ａ）及び図２（ａ）をＹ１−Ｙ´１線及びＹ２−Ｙ´２線でそれぞれ切断したときの断面図である。また、図３（ａ）〜（ｅ）は、Ｙ２−Ｙ´２断面における、図２（ｃ）以降の製造方法を示す断面図である。
【００１２】
まず始めに、図１（ａ）〜（ｃ）において、シリコン（Ｓｉ）基板１上に図示しないシリコンバッファ（Ｓｉ−ｂｕｆｆｅｒ）層を形成し、その上に単結晶のシリコンゲルマニウム（ＳｉＧｅ）層３と単結晶のＳｉ層５とを順次積層する。これらＳｉ−ｂｕｆｆｅｒ層、ＳｉＧｅ層３及びＳｉ層５は、例えばエピタキシャル成長法で連続して形成する。次に、Ｓｉ層５を熱酸化してその表面に図示しないシリコン酸化（ＳｉＯ2）膜を形成し、さらに、ＣＶＤ法により、ＳｉＯ2膜上の全面に図示しないシリコン窒化（ＳｉＮ）膜を形成する。このＳｉＮ膜は、Ｓｉ層５表面の酸化を防止するための酸化防止膜として機能すると共に、後の工程でＣＭＰ（化学的機械研磨）を行う際のストッパー層としても機能する。なお、Ｓｉ層５を覆うＳｉＯ2膜の形成方法は熱酸化に限られることはなく、例えばＣＶＤ法で形成しても良い。
【００１３】
次に、フォトリソグラフィー及びエッチング技術によって、素子分離領域（即ち、ＳＯＩ構造を形成しない領域）と平面視で重なる領域のＳｉＮ膜（図示せず）、ＳｉＯ2膜（図示せず）、Ｓｉ層５、ＳｉＧｅ層３、Ｓｉ−ｂｕｆｆｅｒ層を部分的に順次エッチングする。これにより、Ｓｉ層５やＳｉＧｅ層３などを貫いてＳｉ基板１を底面とする支持体穴ｈを形成する。なお、支持体穴ｈを形成するエッチング工程では、Ｓｉ基板１の表面でエッチングを止めるようにしてもよいし、図１（ｂ）に示すように、Ｓｉ基板１をオーバーエッチングして凹部を形成するようにしてもよい。
【００１４】
次に、支持体穴ｈを埋め込むようにしてＳｉ基板１上の全面に支持体膜１１を形成する。そして、図２（ａ）〜（ｃ）に示すように、フォトリソグラフィー及びエッチング技術によって、素子分離領域と平面視で重なる領域の支持体膜１１、ＳｉＮ膜（図示せず）、ＳｉＯ2膜（図示せず）、Ｓｉ層５、ＳｉＧｅ層３及びＳｉ−ｂｕｆｆｅｒ層（図示せず）を順次、部分的にエッチングする。これにより、支持体膜１１、ＳｉＮ膜及びＳｉＯ2膜からなる支持体２１を形成すると共に、Ｓｉ基板１を底面としＳｉ層５やＳｉＧｅ層３などの各側面を露出させる溝Ｈを形成する。ここで、溝Ｈは、後の工程でＳｉＧｅ層３をエッチングする際に、エッチング液の導入口として使うものである。
【００１５】
なお、溝Ｈを形成するエッチング工程では、Ｓｉ基板１の表面でエッチングを止めるようにしてもよいし、ＳｉＧｅの厚さの途中でエッチングを止めてもよいし、図２（ｃ）に示すように、Ｓｉ基板１をオーバーエッチングして凹部を形成するようにしてもよい。また、図２（ａ）において、支持体穴ｈ及び溝Ｈによって平面視で囲まれた長方形の領域が、素子領域（即ち、ＳＯＩ構造を形成する領域）である。
【００１６】
次に、溝Ｈを介して例えばフッ硝酸溶液をＳｉ層５及びＳｉＧｅ層３のそれぞれの側面に接触させて、ＳｉＧｅ層３を選択的にエッチングして除去する。これにより、図３（ａ）に示すように、Ｓｉ層５とＳｉ基板１との間に空洞部２５を形成する。フッ硝酸溶液を用いたウェットエッチングでは、Ｓｉと比べてＳｉＧｅのエッチングレートが大きい（即ち、Ｓｉに対するエッチングの選択比が大きい）ので、Ｓｉ基板１やＳｉ−ｂｕｆｆｅｒ層、Ｓｉ層５を残しつつＳｉＧｅ層だけをエッチングして除去することが可能である。空洞部２５の形成途中から、Ｓｉ層５はその上面と側面とが支持体２１によって支えられることとなる。なお、このフッ硝酸溶液を用いたＳｉＧｅ層の除去工程では、空洞部２５の内部に面するＳｉ基板１の上面及びＳｉ層５の下面もフッ硝酸溶液で軽くエッチングされ、その表面ラフネスが大きくなる。
【００１７】
次に、Ｓｉ基板１及びＳｉ層５に対してラフネス低減処理を施す。即ち、図３（ｂ）に示すように、Ｓｉ基板１を酸素（Ｏ2）等の酸化雰囲気中に配置して熱処理（即ち、熱酸化処理）し、比較的薄い膜厚の熱酸化（ＳｉＯ2）膜２７を形成する。ここで、「比較的薄い膜厚」とは、後の工程で形成するＢＯＸ層と比べて薄く、空洞部２５が完全には埋まらない（即ち、隙間を残す）程度の膜厚のことを意味する。この熱酸化により、Ｓｉ基板１及びＳｉ層５の（表面ラフネスが大きい）表面は、ＳｉＯ2膜２７中に取り込まれることとなる。
なお、ＳｉＯ2膜２７の膜厚を「空洞部２５が完全には埋まらない」ように薄くするための処理条件は、熱酸化前の空洞部２５内部の高さ（即ち、空洞部２５の厚み）によって異なってくるので、半導体装置を製造する前に実験又はシミュレーションを行って、最適な熱処理温度、熱処理時間、ガス種及びガス流量等を求めておくことが好ましい。
【００１８】
次に、このＳｉＯ2膜２７を例えば希フッ酸（ＨＦ）溶液を用いてウェットエッチングし、ＳｉＯ2膜２７を完全に除去する。これにより、図３（ｃ）に示すように、空洞部２５の内部に面するＳｉ基板１の上面及びＳｉ  層５の下面において、それぞれ表面ラフネスが低減された状態となる。
なお、本発明では、上記のラフネス低減処理として、図３（ｂ）に示すＳｉの熱酸化工程と、図３（ｃ）に示すＳｉＯ2のエッチング工程とを複数回繰り返して行っても良い。上記熱酸化及びその後のエッチング工程とを複数回繰り返すことで、Ｓｉ基板１及びＳｉ  層５の表面ラフネスをよりいっそう低減することができる。
【００１９】
次に、図３（ｄ）に示すように、Ｓｉ基板１及びＳｉ層５を熱酸化して、空洞部内にＳｉＯ2膜（即ち、ＢＯＸ層）３１を形成する。この熱酸化の工程では、Ｓｉ基板１の上面から空洞部内に向かってＳｉＯ2膜３１ａが成長すると共に、Ｓｉ層５の下面から空洞部内に向かってＳｉＯ2膜３１ｂが成長する。そして、これら上下方向から成長してくるＳｉＯ2膜３１ａ及び３１ｂは、空洞部内部の高さ方向の中心付近で密着する。
【００２０】
ここで、本実施の形態では、ＳｉＯ2膜３１ａ及び３１ｂを形成する直前のＳｉ基板１上面及びＳｉ層５下面は、その表面ラフネスが上記のラフネス低減処理によって低減されており、その表面状態は粗さの少ない滑らかな状態となっている。そして、この粗さの少ない滑らかな状態は、図３（ｄ）の熱酸化工程で、空洞部内に向かって成長するＳｉＯ2膜３１ａの上面及びＳｉＯ2膜３１ｂの下面にそれぞれ反映される。それゆえ、ＳｉＯ2膜３１ａ及び３１ｂ同士の密着性を高めることができ、隙間の少ないＢＯＸ層３１を形成することができる。
【００２１】
ＢＯＸ層３１を形成した後は、ＣＶＤなどの方法により、Ｓｉ基板１上の全面に絶縁膜を形成して溝Ｈを埋め込む。絶縁膜は、例えばＳｉＯ2である。次に、この絶縁膜及びその下の支持体２１を例えばＣＭＰにより平坦化する。さらに、例えば熱リン酸溶液や希ＨＦ溶液を用いて、支持体２１下に形成されていた図示しないＳｉＮ膜やＳｉＯ2膜をウェットエッチングし、除去する。
【００２２】
これにより、図３（ｅ）に示すように、Ｓｉ層（即ち、ＳＯＩ層）５上から絶縁膜３３等が完全に取り除かれて、ＳＯＩ領域のＳｉ基板１上に、ＢＯＸ層３１及びＳＯＩ層５からなるＳＯＩ構造が完成する。ＳＯＩ領域以外のＳｉ基板１上には絶縁膜３３や支持体が埋め込まれており、この部分が素子分離層として機能する。Ｓｉ基板１上にＳＯＩ構造を形成した後は、例えば、ＳＯＩ層５上にＭＯＳトランジスタ等を形成する。
【００２３】
このように、本発明の第１実施形態によれば、Ｓｉ基板１の上面から成長するＳｉＯ2膜３１ａの表面ラフネスと、Ｓｉ層５の下面から成長するＳｉＯ2膜３１ｂの表面ラフネスを共に低減することができ、これらＳｉＯ2膜３１ａ及び３１ｂ同士を良好に密着させることができる。従って、ＳｉＯ2膜３１ａ及び３１ｂの界面に隙間が少なく、ＳｉＯ2膜３１ａ及び３１ｂ同士の結合強度が高いＢＯＸ層３１を形成することができ、例えば、ＢＯＸ層３１形成後に上記界面への希ＨＦ溶液の進入等を防ぐことができる。これにより、ＳｉＯ2膜３１ａ上からＳｉＯ2膜３１ｂが剥離してしまうことを防止することができ、ＳｉＯ2膜３１ｂと共に、ＳＯＩ層５や、このＳＯＩ層５に形成されるパターン等がＳｉ基板１上から剥がれてしまうことを防ぐことができる。
【００２４】
（２）第２実施形態
上記の第１実施形態では、Ｓｉ基板１及びＳｉ層５に対するラフネス低減処理として、熱酸化膜の形成及びその除去工程を１回、又は複数回繰り返し行うことについて説明した。しかしながら、本発明のラフネス低減処理はこれに限られることはない。例えば、ラフネス低減処理として、空洞部２５を形成する工程と、ＢＯＸ層３１を形成する工程との間に、１１００℃程度の高温水素アニールを行っても良い。第２実施形態では、この高温水素アニールを行う場合について説明する。
【００２５】
図４（ａ）〜（ｃ）は、本発明の第２実施形態に係る半導体装置の製造方法を示す図である。図４（ａ）〜（ｃ）は、図３（ａ）〜（ｃ）と同様に、図２（ａ）のＹ２−Ｙ´２断面における図２（ｃ）以降の製造方法を示す断面図である。図４（ａ）〜（ｃ）において、図３（ａ）〜（ｅ）と同一の構成及び同一の機能を有する部分には同一の符号を付し、その詳細な説明を省略する。
【００２６】
図４（ａ）において、空洞部２５を形成する工程までは第１実施形態と同じである。図４（ａ）に示すように、空洞部２５を形成した後で、上記のラフネス低減処理として、Ｓｉ層５及び支持体２１等を含むＳｉ基板１全体に高温水素アニールを施す。ここで、高温水素アニールの処理温度は、例えば１１００℃程度（１０００℃以上、１２００℃以下）である。また、使用するガス種は、例えば、水素（Ｈ2）ガスのみ、又はＨ2ガス及び希ガスのみを含む混合ガスである。希ガスとしては、例えばアルゴン（Ａｒ）ガスを使用することができる。このような高温水素アニールをＳｉ層５を含むＳｉ基板１全体に施すことによって、図４（ｂ）に示すように、空洞部２５の内部に面するＳｉ基板１上面及びＳｉ層５下面の表面ラフネスを低減することができ、その表面状態を粗さの少ない滑らかな状態とすることができる。
【００２７】
これ以降の製造工程は第１実施形態と同様である。即ち、図４（ｃ）に示すように、Ｓｉ基板１及びＳｉ層５に上下を挟まれた空洞部内に熱酸化でＢＯＸ層３１を形成する。この第２実施形態においても、Ｓｉ基板１上面及びＳｉ層５下面の表面ラフネスが低く、滑らかな状態は、空洞部内に向かって成長するＳｉＯ2膜３１ａの上面及びＳｉＯ2膜３１ｂの下面にそれぞれ反映される。従って、ＳｉＯ2膜３１ａ及び３１ｂ同士の密着性を高めることができ、隙間の少ないＢＯＸ層３１を形成することができる。これにより、第１実施形態と同様の効果を奏することができる。
【００２８】
上記の第１、第２実施形態では、Ｓｉ基板１が本発明の「半導体基板」に対応し、ＳｉＧｅ層３が本発明の「第１半導体層」に対応し、Ｓｉ層５が本発明の「第２半導体層」に対応している。また、支持体穴ｈが本発明の「第２溝」に対応し、溝Ｈが本発明の「第１溝」に対応している。さらに、ＳｉＯ2膜２７が本発明の「犠牲酸化膜」に対応し、ＳｉＯ2膜（ＢＯＸ層）３１が本発明の「埋め込み酸化膜」に対応している。また、１１００℃程度の高温水素アニールが本発明の「水素アニール処理」に対応している。
【００２９】
なお、本実施の形態では、ラフネス低減処理として、熱酸化膜の形成及びその除去を行う場合（第１実施形態）と、高温水素アニールを施す場合（第２実施形態）とについてそれぞれ説明したが、本発明では、これらを組み合わせて行っても良い。即ち、熱酸化膜の形成及びその除去を行った後で、高温水素アニールを施し、その後、ＢＯＸ層３１を形成しても良い。或いは、高温水素アニールを施した後で、熱酸化膜の形成及びその除去を行い、その後、ＢＯＸ層３１を形成しても良い。熱酸化膜の形成及びその除去と、高温水素アニールは、どちらを先に行っても良い。
このように、２種類のラフネス低減処理を組み合わせて行うことにより、空洞部２５に面するＳｉ基板１上面及びＳｉ層５下面のそれぞれの表面ラフネスをよりいっそう低減することができ、ＳｉＯ2膜３１ａ及び３１ｂ同士の密着性をよりいっそう高めることが可能となる。
【図面の簡単な説明】
【００３０】
【図１】第１実施形態に係る半導体装置の製造方法を示す図（その１）。
【図２】第１実施形態に係る半導体装置の製造方法を示す図（その２）。
【図３】第１実施形態に係る半導体装置の製造方法を示す図（その３）。
【図４】第２実施形態に係る半導体装置の製造方法を示す図（その４）。
【図５】従来例に係る半導体装置の製造方法とその問題点を説明する図（その５）。
【符号の説明】
【００３１】
１  Ｓｉ基板、３  ＳｉＧｅ層、５  Ｓｉ層（ＳＯＩ層）、１１  支持体膜、２１  支持体、２５  空洞部、２７  ＳｉＯ2膜（犠牲酸化膜）、３１、３１ａ、３１ｂ  ＳｉＯ2膜（ＢＯＸ層）、３３  絶縁膜、
【図１】
2008198803.tif 000003
【図２】
2008198803.tif 000004
【図３】
2008198803.tif 000005
【図４】
2008198803.tif 000006
【図５】
2008198803.tif 000007