(57)【要約】【課題】結晶欠陥を抑制して良好な表面性を有するとともに、凹凸の表面段差を小さく抑制したエピタキシャル層を形成することができるＩＩＩ−Ｖ族窒化物系半導体基板及びその製造方法を提供する。【解決手段】ＩＩＩ−Ｖ族窒化物系半導体基板は、同一の結晶方位をもつＩＩＩ−Ｖ族窒化物系の半導体単結晶により構成されている。結晶成長時に（０００１）Ｃ面で成長した領域とＣ面以外の結晶面であるファセット面で成長した領域との段差は、エッチング速度及びエッチング量を制御することで、０．３μｍ以下となるように形成されている。【選択図】図４
2008254970.tif 000002
【特許請求の範囲】
【請求項１】
ＩＩＩ−Ｖ族窒化物系の半導体単結晶により構成され、
前記半導体単結晶は、結晶成長時に（０００１）Ｃ面で成長した領域と前記（０００１）Ｃ面以外の結晶面であるファセット面で成長した領域との段差が０．３μｍ以下を満足するように、エッチング速度及びエッチング量を制御することで、エッチング処理を施された表面を有してなることを特徴とするＩＩＩ−Ｖ族窒化物系半導体基板。
【請求項２】
前記段差が更に、０．０５μｍ以下であることを特徴とする請求項１記載のＩＩＩ−Ｖ族窒化物系半導体基板。
【請求項３】
前記エッチング速度及び前記エッチング量が、次の関係を満足してなることを特徴とする請求項１又は２記載のＩＩＩ−Ｖ族窒化物系半導体基板。
０＜（エッチング速度）×（エッチング量）≦２．００
【請求項４】
前記エッチング速度及び前記エッチング量が更に、次の関係を満足してなることを特徴とする請求項２記載のＩＩＩ−Ｖ族窒化物系半導体基板。
０＜（エッチング速度）×（エッチング量）≦０．５０
【請求項５】
前記エッチング処理が、不活性ガスを用いたエッチングであることを特徴とする請求項１〜４のいずれかに記載のＩＩＩ−Ｖ族窒化物系半導体基板。
【請求項６】
前記半導体単結晶にエピタキシャル法によりエピタキシャル層を堆積してなり、
前記エピタキシャル層は、前記半導体単結晶と同一の結晶方位をもつ単結晶基材により構成されてなることを特徴とする請求項１記載のＩＩＩ−Ｖ族窒化物系半導体基板。
【請求項７】
下地基板上にＩＩＩ−Ｖ族窒化物系の半導体単結晶を成長させた後、前記半導体単結晶の表面に、エッチング速度及びエッチング量が次の関係を満足するようにエッチング処理を行うことを特徴とするＩＩＩ−Ｖ族窒化物系半導体基板の製造方法。
０＜（エッチング速度）×（エッチング量）≦２．００
【請求項８】
前記エッチング速度及び前記エッチング量が更に、次の関係を満足することを特徴とする請求項７記載のＩＩＩ−Ｖ族窒化物系半導体基板の製造方法。
０＜（エッチング速度）×（エッチング量）≦０．５０
【請求項９】
前記エッチング速度及び前記エッチング量は、結晶成長時に（０００１）Ｃ面で成長した領域と前記（０００１）Ｃ面以外の結晶面であるファセット面で成長した領域との段差と、前記エッチング量及び前記エッチング速度の乗算値との近似曲線を算出し、前記近似曲線に基づいて求めることを特徴とする請求項７又は８記載のＩＩＩ−Ｖ族窒化物系半導体基板の製造方法。
【請求項１０】
前記エッチング処理に先だって、前記半導体単結晶の表面全体に化学機械研磨を行うことを特徴とする請求項７又は８記載のＩＩＩ−Ｖ族窒化物系半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、結晶欠陥を抑制して良好な表面性を有するＩＩＩ−Ｖ族窒化物系半導体基板及びその製造方法に係わり、特に、凹凸の表面段差を小さく抑制したエピタキシャル層を形成することができるＩＩＩ−Ｖ族窒化物系半導体基板及びその製造方法に関する。
【背景技術】
【０００２】
従来から、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウムアルミニウム（ＧａＡｌＮ）等のＩＩＩ−Ｖ族窒化物系半導体材料は、禁制帯幅が十分大きく、バンド間遷移も直接遷移型であるため、半導体レーザ素子や発光ダイオードなどの短波長発光素子への適用が盛んに検討されている。また、電子の飽和ドリフト速度が大きいこと、へテロ接合による２次元キャリアガスの利用が可能であることなどから、電界効果トランジスタなどの電子素子への応用も期待されている。
【０００３】
これらの素子を構成するＩＩＩ−Ｖ族窒化物系半導体層は、有機金属成長法（ＭＯＶＰＥ）、分子線気相成長法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）等の気相成長法を用いて下地基板上にエピタキシャル成長を行うことにより作製される。ところが、ＩＩＩ−Ｖ族窒化物系半導体層と格子定数が整合する下地基板が存在しない。そのため、良質の成長層を得ることは困難であり、得られたＩＩＩ−Ｖ族窒化物系半導体層中には多くの結晶欠陥が含まれていた。その結晶欠陥は、素子特性の向上を阻害する要因となるので、ＩＩＩ−Ｖ族窒化物系半導体層中の結晶欠陥を低減する検討が盛んに行われてきた。
【０００４】
結晶欠陥が比較的に少ないＩＩＩ族窒化物系結晶を得る方法としては、下地基板であるサファイア等の異種基板（サファイア基板）上に低温堆積緩衝層（バッファ層）を形成し、その低温堆積緩衝層上にエピタキシャル成長層（エピ層）を形成する方法が知られている。この低温堆積緩衝層を用いた結晶成長法では、先ず、サファイア基板上にＡｌＮ又はＧａＮを５００℃付近で堆積し、アモルファス状の膜、あるいは多結晶を一部含む連続膜を形成する。次いで、このサファイア基板を１０００℃付近に昇温することにより膜の一部を蒸発させ、あるいは結晶化させて密度の高い結晶核を形成する。これを成長の核として比較的に結晶性のよいＧａＮ膜（ＧａＮ基板）を得ることができる。
【０００５】
しかしながら、この低温堆積緩衝層を形成する方法を用いても、得られたＧａＮ基板には貫通転位や空孔等の結晶欠陥が存在するという問題点を有しており、この低温堆積緩衝層を形成する方法は、現在望まれている高性能の素子を得るのに依然として不十分であった。
【０００６】
以上の事情に鑑み、結晶成長用の基板としてＧａＮ基板を用い、このＧａＮ基板上に素子を構成する半導体多層膜を形成する方法が盛んに検討されている。ここで、本願明細書においては、結晶成長用のＧａＮ基板を自立したＧａＮ基板（ＧａＮ自立基板）という。このＧａＮ自立基板を得る方法としては、例えばＥＬＯ（Epitaxial Lateral Overgrowth）技術が知られている（例えば、非特許文献１参照）。このＥＬＯ法は、下地基板に開口部を有するマスクを形成し、そのマスクの開口部からラテラル成長させることにより転位の少ないＧａＮ層を得る技術である。
【０００７】
このＥＬＯ法を用いると、例えばサファイア基板上にＧａＮ層を形成した後、そのサファイア基板をエッチング等により除去することで、ＧａＮ自立基板を得ることができる（例えば、特許文献１参照）。
【０００８】
ＥＬＯ法をさらに発展させた方法としては、例えばＦＩＥＬＯ（Facet-Initiated Epitaxial Lateral Overgrowth）法がある（例えば、非特許文献２参照）。このＦＩＥＬＯ法は、酸化シリコンマスクを用いて選択成長を行う点ではＥＬＯ法と共通するが、選択成長の際にマスク開口部にファセットを形成することにより転位の伝播方向を変え、エピ層の上面に至る貫通転位を低減する技術である。このＦＩＥＬＯ法を用いて、例えばサファイア基板上に厚膜のＧａＮ層を成長させ、その後、サファイア基板を除去すれば、結晶欠陥の少ない良質なＧａＮ自立基板を得ることができる。
【０００９】
低転位のＧａＮ自立基板を得る他の方法としては、例えばＤＥＥＰ（Dislocation Elimination by the Epi-growth with Inverted-Pyramidal Pits）法がある（例えば、特許文献２参照）。このＤＥＥＰ法は、ＧａＡｓ基板上にパターニングした窒化珪素等のマスクを用いてＧａＮ層を成長させ、意図的に、結晶表面にファセット面で囲まれたピット（穴）を多数個形成し、そのピットの底部に転位を集積させることにより、その他の領域を低転位化するものである。
【００１０】
上述したＥＬＯ法、ＦＩＥＬＯ法、及びＤＥＥＰ法は、結晶成長の初期に結晶成長界面にファセット面を露出しながら、結晶を成長させる。結晶成長中に伝播してくる転位は、ファセット面により進行方向を曲げる性質を有している。これを利用して、転位が結晶表面に到達しないようにすることで、基板表面の転位密度を減らすことができる。また、結晶成長界面に、ファセット面で囲まれたピットを形成して維持しながら、結晶を成長させると、転位はピットの底部に高密度に集積する。転位がピット底部に集積すれば、互いにぶつかった転位が消滅するか、あるいは転位ループを形成して基板表面への進行が止まるという作用を有しており、基板表面の転位密度を効果的に減少させることができる。
【００１１】
ＧａＮ自立基板は、サファイア等の異種基板上に厚くエピタキシャル成長した結晶を、成長後に剥離するか、あるいは除去することで半導体用の基板として用いるので、結晶成長初期のへテロエピ成長界面近傍は、どうしても転位の発生を小さく抑えることが困難である。このため、高密度に発生した転位を、基板とする厚膜エピ結晶成長中に低減し、最終的に、基板表面で低転位化を実現しなければならない。そこで、上述したＥＬＯ法、ＦＩＥＬＯ法、及びＤＥＥＰ法のようにファセットを形成することにより転位の伝播方向を変えて結晶表面を低転位化する。そして、厚くエピタキシャル成長した結晶の成長後、結晶表面に残ったファセット面による凹凸がなくなるまで研削して平坦に加工する。基板裏面も、所定の厚さに達するまで平坦に加工する。結晶表面には、結晶成長時に（０００１）Ｃ面で成長した領域とファセット面で成長した領域とが混在する。このファセット面で成長した領域は、Ｃ面成長した領域よりも、酸素が多くドープされていることが分かっている（例えば、特許文献３参照）。
【００１２】
結晶表面に残ったファセット面による凹凸がなくなるまで研削した結晶表面は、ザラザラであるので研磨しなければならない。その結晶表面に対して、粗研磨、精密研磨、化学機械研磨（ＣＭＰ：Chemical-Mechanical-Polishing）というように３段階の研磨を行うことで、結晶表面を平滑にする。物理的な研磨作用をするものとして、シリコンカーバイド、アルミナ、ダイヤモンド等の遊離砥粒を使うが、砥粒の粒径を順次小さいものにすることにより結晶表面の粗度を下げてミラー面とすることができる。
【００１３】
一方、ＣＭＰは、ケミカル効果とメカニカル効果を複合させた方式、ケモメカニカル効果を利用した方式、メカノケミカル効果を応用した方式などの「メカニカル＋ケミカル」研磨全体にわたる広い範囲のメカニズムを包含する研磨方法である。しかしながら、ＣＭＰによる最終の研磨加工・仕上げ加工では、結晶表面に表面損傷が残るという問題点があった（例えば、特許文献４参照）。表面損傷が基板表面に存在すると、その表面上に成長した電子デバイスの特性を劣化させるという問題点などがあった。その一例としては、例えばレーザーダイオードの出力を低下させたり、あるいはレーザーダイオードの寿命を劣化させたりする。
【００１４】
上記特許文献４に記載された技術では、エッチングガスを用いたエッチング（例えば、反応性イオンエッチング、プラズマエッチング、サーマルエッチング）を行うことによりＧａＮ自立基板表面を厚さ０．０１〜１０μｍだけ削り、ＧａＮ自立基板表面の表面損傷を除去するとしている。
【００１５】
また、粗研磨、精密研磨、ＣＭＰの３段階の研磨を進めるごとに、ファセット面で囲まれたピットの直下にあって、転位が高密度に存在するストライプコアという欠陥集合領域にくぼみ状の段差が発生し、その段差が次第に大きくなるという問題点があった（例えば、特許文献５参照）。この段差が発生したＧａＮ自立基板表面にエピタキシャル成長させると、エピ層自体にも段差が生じる。エピ層に段差があると、その上に良好な素子部分を作製することができない。
【００１６】
上記特許文献５に記載された技術では、弱アルカリ性（ＮＨ４ＯＨ）の薬剤を使ってＣＭＰを行うこととしている。これにより、Ｃ面成長した領域と欠陥集合領域との段差を０．５μｍ以下に小さくすると、その上にエピタキシャル成長させたエピ層の段差も小さくなるとしている。
【特許文献１】特開平１１−２５１２５３号公報
【特許文献２】特開２００３−１６５７９９号公報
【特許文献３】特開２００２−３７３８６４号公報
【特許文献４】特許第３５４６０２３号公報
【特許文献５】特開２００４−３３５６４６号公報
【非特許文献１】Appl.Phys.Lett.71(18)1638(1997)
【非特許文献２】A.Usui,et al.,Jpn. J. Appl. Phys. Vol.40(2001)pp.L140-L143
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本件発明者等は、鋭意研究した結果、上記特許文献５に記載された技術のような最終の研磨であるＣＭＰにあっては、ＧａＮ自立基板表面には、結晶成長時にＣ面成長した領域とファセット面で成長した領域での段差は発生しないことを知った。しかしながら、ＣＭＰを行った後に、エッチングガスを用いたエッチング（ガスエッチング）により、ＣＭＰで発生したＧａＮ自立基板の表面損傷を除去する場合は、上記特許文献４に記載された技術のようにＧａＮ自立基板表面を０．０１〜１０μｍの厚さだけ削っても、結晶成長時にＣ面成長した領域とファセット面で成長した領域での段差が発生することを知った。
【００１８】
結晶成長時にＣ面成長した領域とファセット面で成長した領域では、含まれる不純物濃度が大きく異なるので、物理的・化学的性質が大きく異なる。ガスエッチングは化学作用が強い。そのため、エッチング速度に差などが生じてしまうので、結晶成長時にＣ面成長した領域とファセット面で成長した領域とに段差が発生すると考えられる。
【００１９】
本件発明者等は更に、結晶成長の反応管の材質として一般的に用いられている石英に含まれる硅素（Ｓｉ）に関して、ＧａＮ自立基板の表面の組成をＳＩＭＳ（Secondary Ion Mass Spectroscopy）によって分析したところ、結晶成長時にファセット面で成長した領域ではＳｉ濃度が６×１０１８ｃｍ−３であったが、結晶成長時にＣ面成長した領域ではＳｉ濃度が１×１０１７ｃｍ−３未満であることが分かった。このことは、結晶成長時にＣ面成長した領域とファセット面で成長した領域とでは、化学的・物理的な性質が異なるということを示唆する。
【００２０】
ＧａＮ自立基板には、結晶成長時にＣ面成長した領域とファセット面で成長した領域との間に段差が存在するので、このＧａＮ自立基板上にエピ層をエピタキシャル成長させた場合は、ＧａＮ自立基板の段差を引き継いで、エピ層にも段差が生じることとなる。このようなＧａＮ自立基板を用いて半導体レーザ素子などの電子デバイスを作製すると、へき界面が乱れたり、クラッド層や活性層などが設計通りに機能せずに歩留まりが低下したりする。
【００２１】
本発明は、上記従来の課題を解消するためになされたものであり、結晶欠陥を抑制して良好な表面性を有するとともに、凹凸の表面段差を小さく抑制したエピタキシャル層を形成することを可能としたＩＩＩ−Ｖ族窒化物系半導体基板及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００２２】
本件発明者等は、上記課題を解決すべく、半導体単結晶表面の最終表面処理について熱意検討を重ねたところ、例えばエッチング速度及びエッチング量などのエッチング条件を制御することで、結晶成長時にＣ面で成長した領域とファセット面で成長した領域との段差をある特定の寸法以下を満足するように形成することができるようになり、結晶成長用の基板として実用上に問題を生じないことを見出し、本発明に至った。
【００２３】
即ち本発明は、ＩＩＩ−Ｖ族窒化物系の半導体単結晶により構成され、前記半導体単結晶は、結晶成長時に（０００１）Ｃ面で成長した領域と前記（０００１）Ｃ面以外の結晶面であるファセット面で成長した領域との段差が０．３μｍ以下を満足するように、エッチング速度及びエッチング量を制御することで、エッチング処理を施された表面を有してなることを特徴とするＩＩＩ−Ｖ族窒化物系半導体基板にある。
【００２４】
更に本発明は、下地基板上にＩＩＩ−Ｖ族窒化物系の半導体単結晶を成長させた後、前記半導体単結晶の表面に、エッチング速度及びエッチング量が次の関係を満足するようにエッチング処理を行うことを特徴とするＩＩＩ−Ｖ族窒化物系半導体基板の製造方法にある。
【００２５】
０＜（エッチング速度）×（エッチング量）≦２．００
【発明の効果】
【００２６】
本発明の好適なＩＩＩ−Ｖ族窒化物系半導体基板にあっては、結晶成長時にＣ面成長した領域とファセット面で成長した領域との段差が０．３μｍ以下を満たすようにエッチング処理を行う場合は、エッチング速度及びエッチング量を、０＜（エッチング速度）×（エッチング量）≦２．００の関係に設定することが好ましい。その段差が０．０５μｍ以下を満たすようにエッチング処理を行う場合は、エッチング速度及びエッチング量を、０＜（エッチング速度）×（エッチング量）≦０．５０の関係に設定することが好ましい。不活性ガスを用いたエッチングにより表面処理を施すことが好適である。
【００２７】
本発明の好適なＩＩＩ−Ｖ族窒化物系半導体基板は、ＩＩＩ−Ｖ族窒化物系の半導体単結晶にエピタキシャル法によりエピタキシャル層を堆積することができる。そのエピタキシャル層は、ＩＩＩ−Ｖ族窒化物系の半導体単結晶と同一の結晶方位をもつ単結晶基材により構成されていることが好ましい。
【００２８】
本発明のＩＩＩ−Ｖ族窒化物系半導体基板の製造方法においては、結晶成長時にＣ面成長した領域とファセット面で成長した領域との段差を０．３μｍ以下に安定化させる場合は、エッチング速度及びエッチング量が、０＜（エッチング速度）×（エッチング量）≦２．００の関係を満足するようにエッチング処理を行うこと、あるいはエッチング速度及びエッチング量が、０＜（エッチング速度）×（エッチング量）≦０．５０の関係を満足するようにエッチング処理を行うことのいずれの方法を採用してもよい。エッチング処理に先だって、半導体単結晶の表面全体に化学機械研磨を行うことが好適である。
【００２９】
エッチング量及びエッチング速度としては、エッチング量及びエッチング速度の乗算値と、結晶成長時にＣ面成長した領域及びファセット面で成長した領域の段差とをＸ軸及びＹ軸にプロットすることにより散布図を作成し、その散布図に対して、例えば最小二乗法により各点の近似曲線を算出し、その近似曲線の傾きを得ることで、エッチング量及びエッチング速度を得ることができる。
【００３０】
本発明は、半導体単結晶の結晶成長時にＣ面成長した領域とファセット面で成長した領域との段差が０．３μｍ以下の範囲内に安定化させることが可能になり、半導体単結晶上に堆積したエピ層の段差を０．５μｍ以下の範囲内に小さく安定化させることができるようになる。エピ層の段差を小さく抑制することができるので、トランジスタやダイオード等の電子デバイスの特性や均一性などを向上させることが可能となり、歩留まりを向上させることができるようになる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の好適な実施の形態を具体的に説明する。
【００３２】
本発明の実施の形態に係る半導体単結晶基板は、半導体多層膜を形成する下地基板ではない。この半導体単結晶基板は、下地基板となるサファイア等の異種基板上に常法により結晶成長された半導体単結晶成長用の基板である。半導体単結晶基板に使用される単結晶としては、例えば同一の結晶方位をもつＩＩＩ−Ｖ族窒化物系単結晶を用いることができる。ＩＩＩ−Ｖ族窒化物系単結晶としては、例えばＡｌＮ単結晶、ＧａＮ単結晶及びＡｌＧａＮ単結晶等が挙げられる。同一の結晶方位を有する同一のＩＩＩ−Ｖ族窒化物系半導体単結晶から構成することにより、半導体単結晶基板の厚さの変動幅を防止することができる。
【００３３】
半導体単結晶基板の製造方法としては、例えばＥＬＯ法、ＦＩＥＬＯ法及びＤＥＥＰ法などの従来の製法と同一の製造技術を使って製造することができる。これらの製造技術を使い、例えばサファイア基板上にＧａＮ層を形成した後、そのサファイア基板をエッチングにより除去することでＧａＮ自立基板を得ることができる。このＧａＮ自立基板は、高密度に発生した転位の伝播方向を、厚膜エピ結晶成長中に発生させるファセットにより変えることで、結晶表面を低転位化している。この結晶表面には、結晶成長時に（０００１）Ｃ面で成長した領域とファセット面で成長した領域とが混在している。本発明の実施の形態では、特に限定するものではないが、粗研磨、精密研磨、化学機械研磨（ＣＭＰ）などの表面処理加工により、結晶表面のファセット面による凹凸がなくなるまで、結晶表面を平坦に研削したり、研磨したりする。最終研磨であるＣＭＰとしては、例えば水酸化アンモニウム（ＮＨ４ＯＨ）を使用することが好ましい。
【００３４】
ＣＭＰを行った後のＧａＮ自立基板表面に、例えばＢｒ系ガス、Ｆ系ガス等の不活性ガスを用いた反応性イオンエッチング（ＲＩＥ）処理を行うことで、ＣＭＰによって残された表面損傷を除去することができる。ＧａＮ自立基板にＲＩＥ処理を行った後、得られたＧａＮ自立基板上にエピタキシャル法によりエピタキシャル成長させてエピ層を形成することができる。そのエピ層は、例えばＧａＮ系単結晶基材からなり、ＩＩＩ−Ｖ族窒化物系半導体単結晶と同一の結晶方位を有していることが好適である。
【００３５】
結晶成長時に（０００１）Ｃ面成長した領域とＣ面以外の結晶面であるファセット面で成長した領域では、含まれる不純物濃度が異なり、物理的・化学的性質が異なる。そのため、ＣＭＰ後のＧａＮ自立基板表面にＲＩＥ処理を行うことで、ＣＭＰによる表面損傷を除去しようとすると、Ｃ面成長領域とファセット面成長領域とで凹凸の段差が発生する。その段差は、ＲＩＥのエッチング速度及びエッチング量などのエッチング条件を制御することで小さくすることができる。エッチング処理としては、ＲＩＥ以外の任意の方法を用いてもよく、例えばサーマルエッチング、プラズマエッチングなどを使用することができる。
【００３６】
ＧａＮ自立基板にＣＭＰを行った後、エッチング速度及びエッチング量などのエッチング条件を制御してＲＩＥ処理を行うことで、結晶成長時にＣ面成長した領域とファセット面で成長した領域との段差が、初期の目的とする０．３μｍ以下の範囲内に安定化するように、ＧａＮ自立基板を形成することができる。ＧａＮ自立基板表面の段差が０．３μｍ以下となるようにバラツキを抑制する場合は、特に限定されるものではないが、エッチング速度及びエッチング量が、０＜［エッチング速度（μｍ／ｈ）］×［エッチング量（μｍ）］≦２．００の関係を満足するようにエッチング処理を行うことが好適である。ＧａＮ自立基板表面の段差を０．３μｍ以下に抑制することで、ＧａＮ自立基板上に堆積したエピ層の段差が０．５μｍ以下となるように、ＧａＮ自立基板上にエピ層を形成することができる。エピ層の許容段差の最大値としては、０．５μｍ程度であることが好ましい。
【００３７】
更に好ましくは、ＧａＮ自立基板表面の段差が、０．０５μｍ以下であることが望ましい。この場合は、ＧａＮ自立基板に堆積したエピ層の段差を０．１μｍ以下に形成することができる。ＧａＮ自立基板表面の段差が０．０５μｍ以下となるようにバラツキを抑制する場合は、特に限定されるものではないが、エッチング速度及びエッチング量が、０＜［エッチング速度（μｍ／ｈ）］×［エッチング量（μｍ）］≦０．５０の関係を満足するようにエッチング処理を行うことが好適である。
【００３８】
エッチング速度及びエッチング量が、０＜［エッチング速度（μｍ／ｈ）］×［エッチング量（μｍ）］≦２．００の関係を満足するようにエッチング処理を行うこと、あるいはエッチング速度及びエッチング量が、０＜［エッチング速度（μｍ／ｈ）］×［エッチング量（μｍ）］≦０．５０の関係を満足するようにエッチング処理を行うことのいずれの方法を採用しても、ＧａＮ自立基板表面の段差を小さく安定化させることができるようになり、エピ層の段差も小さく抑えることができる。これにより、トランジスタやダイオード等の電子デバイスの歩留まりを向上させることができるようになり、電子デバイスの性能を改善することができる。
【００３９】
ＩＩＩ−Ｖ族窒化物系半導体基板の表面処理を施すために実用上に問題を生じないエッチング量及びエッチング速度は、例えばエッチング量及びエッチング速度の乗算値とＧａＮ自立基板表面の段差との近似曲線に基づいて求めることができる。その一例としては、例えばエッチング量及びエッチング速度の乗算値とＧａＮ自立基板表面の段差とをＸ軸及びＹ軸にプロットすることにより散布図を作成する。その散布図に対して、最小二乗法により各点の近似点を通過する近似曲線を算出し、その近似曲線の傾きを得る。これにより、エッチング量及びエッチング速度の乗算値と、エッチング量及びエッチング速度のそれぞれの値とを設定することができる。
【実施例１】
【００４０】
以下に、本発明の更に具体的な実施の形態として、表１〜表５及び図１〜図４を参照しながら実施例を詳細に説明する。
【００４１】
ＩＩＩ−Ｖ族窒化物系半導体単結晶成長用の基板として、常法により結晶成長されたＧａＮ自立基板を用いた。ＧａＮ自立基板の研磨としては、固定砥粒を有する砥石（ダイヤモンド）で粗研磨した後、遊離砥粒を有する平均粒径１μｍの砥石（ダイヤモンド）によって精密研磨した。その後、遊離砥粒を有する平均粒径０．１μｍの砥石（ダイヤモンド）と水酸化アンモニウム（ＮＨ４ＯＨ）を用いてＣＭＰを行った。ＣＭＰを行った後、塩素ガスを含有するエッチングガスを用いたＲＩＥにより、ＧａＮ自立基板の表面損傷を除去した。そして、結晶成長時にＣ面成長した領域とファセット面で成長した領域との段差（以下、基板段差という。）量を、接触式段差計（例えば、アルバック社製）を用いて調査した。
【００４２】
一般的にＲＩＥでは、炉内の圧力を低く、投入電力を大きく、ガス供給量を多くするほどエッチング速度は増大する。そこで、炉内圧力、投入電力、ガス供給量をある特定の値に設定するとともに、ＲＩＥのエッチング時間を変更することによりエッチング速度を変化させたときのＧａＮ自立基板の基板段差量を調査した。
【００４３】
以下の表１に、実施例１におけるＲＩＥのエッチング時間を変更することによりエッチング速度を変化させたときのＲＩＥ条件、及びＲＩＥ後の基板段差量の結果をまとめて表す。
【００４４】
【表１】
2008254970.tif 000003
【００４５】
表１において、ＲＩＥ条件としては、投入電力を２５〜３００Ｗの範囲内で２５Ｗずつ増加させて１２通りとし、炉内圧力を１０Ｐａとし、ガス供給量を５０ｓｃｃｍとし、エッチング量を１．２μｍとし、炉内＆基板温度を２５℃とした。そして、エッチング時間を３０〜３６０分の範囲内で様々に変更させてＲＩＥ処理を行い、エッチング速度を０．２〜２．４μｍ／ｈの範囲内で０．２μｍ／ｈずつ変化させた。
【００４６】
表１から明らかなように、エッチング速度は、投入電力、エッチング時間を変更することにより変化させることができるが、ＧａＮ自立基板の基板段差は、エッチング速度の変化に伴って増大することが分かる。その対応する結果を図１のグラフ上にプロットしている。
【００４７】
図１は、上述のごとくＲＩＥ処理された実施例１によるＧａＮ自立基板の基板段差量とエッチング速度との一例をグラフで示している。
【００４８】
同図から明らかなように、エッチング速度が１．０μｍ／ｈ以下である場合は、ＧａＮ自立基板の基板段差が、緩やかに増大することが分かる。エッチング速度が１．０μｍ／ｈを越えると、ＧａＮ自立基板の基板段差は、エッチング速度の変化に伴って急激に増大することが理解できる。
【００４９】
以上の点から、エッチング速度を低下させることで、ＧａＮ自立基板の基板段差を小さくすることができるようになるが、いずれにしても、ＧａＮ自立基板表面を所定の厚さだけ削っても、投入電力、エッチング時間及びエッチング速度を適切に設定しなければ、ＧａＮ自立基板の基板段差を小さく抑えられないことが理解できる  
【実施例２】
【００５０】
更に、上記実施例１と同様の手順によってＧａＮ自立基板を作製した。そして、炉内圧力、投入電力、ガス供給量をある特定の値に設定するとともに、ＲＩＥのエッチング時間を変更することによりエッチング量を変化させたときのＧａＮ自立基板の基板段差量を接触式段差計により調査した。
【００５１】
以下の表２に、実施例２におけるＲＩＥのエッチング時間を変更することでエッチング量を変化させたときのＲＩＥ条件、及びＲＩＥ後の基板段差量の結果をまとめて表す。
【００５２】
【表２】
2008254970.tif 000004
【００５３】
表２に示すＲＩＥ条件としては、エッチング時間を１５〜１５０分の範囲内で１５分ずつ長くして１０通りとし、炉内圧力を１０Ｐａとし、投入電力を１５０Ｗとし、ガス供給量を５０ｓｃｃｍとし、エッチング速度を１．２μｍ／ｈとし、炉内＆基板温度を２５℃とした。そして、エッチング時間を１５〜１５０分の範囲内で１５分ずつ長くしてＲＩＥ処理を行い、エッチング量を０．３〜３μｍの範囲内で０．３μｍずつ変更させた。
【００５４】
表２から明らかなように、エッチング量は、エッチング時間の変化に伴って漸次増加し、ＧａＮ自立基板の基板段差は、エッチング量の変化に伴って増大することが分かる。その対応する結果を図２のグラフ上にプロットしている。
【００５５】
図２は、上述のごとくＲＩＥ処理された実施例２によるＧａＮ自立基板の基板段差量とエッチング量との一例をグラフで示している。
【００５６】
同図から明らかなように、エッチング量が０．９μｍ以下である場合は、ＧａＮ自立基板の基板段差が、緩やかに増大する。エッチング量が０．９μｍを越えると、ＧａＮ自立基板の基板段差は、エッチング量の変化に伴って急激に増大することが分かる。
【００５７】
以上の点から、エッチング量を減少させることで、ＧａＮ自立基板の基板段差を小さくすることができるようになるが、いずれにしても、エッチング速度を一定に確保することでＧａＮ自立基板表面を削っても、エッチング量を適切に設定しなければ、ＧａＮ自立基板の基板段差を小さく安定化させることはできないことが理解できる。
【実施例３】
【００５８】
更に、上記実施例１と同様の手順によってＧａＮ自立基板を作製した。そして、上記調査結果に基づいて、ＲＩＥのエッチング時間及びエッチング速度を変化させたときのＧａＮ自立基板の基板段差量、及びＧａＮ自立基板上にエピ成長されたＧａＮ系のエピ層のエピ段差量を接触式段差計によりそれぞれ調査した。
【００５９】
以下の表３に、実施例３におけるＲＩＥのエッチング時間及びエッチング速度を変化させたときのＲＩＥ条件、ＲＩＥ後のＧａＮ自立基板の基板段差量及びエピ層のエピ段差量の結果をまとめて表す。
【００６０】
【表３】
2008254970.tif 000005
【００６１】
表３に示すＲＩＥ条件としては、投入電力を２０〜２５０Ｗの１８通りとし、炉内圧力を１０Ｐａとし、ガス供給量を５０ｓｃｃｍとし、エッチング量を１．２μｍとし、炉内＆基板温度を２５℃とした。そして、エッチング時間を３６〜３６０分の範囲内で様々に変更させ、エッチング速度を０．２〜２．０μｍ／ｈの範囲内で様々に変化させてＲＩＥ処理を行った。
【００６２】
表３から明らかなように、基板段差がＧａＮ自立基板に発生すると、エピ層にもエピ段差が生じることになるが、いずれにしても、ＧａＮ自立基板の基板段差を小さく抑制することができなければ、エピ層のエピ段差も小さくすることはできないことが分かる。その対応する結果を図３のグラフ上にプロットしている。
【００６３】
図３は、上述のごとくＲＩＥ処理された実施例３によるＧａＮ自立基板の基板段差量とエピ層のエピ段差量との関係をグラフで示している。
【００６４】
同図から理解できるように、ＧａＮ自立基板の基板段差が初期の目的とする０．３μｍであるとき、エピ層のエピ段差が０．５μｍに達している。そのエピ段差が０．５μｍ以下であるエピ層を得るのには、ＧａＮ自立基板の基板段差が０．３μｍ以下で十分である。その基板段差が０．３μｍを超えると、エピ段差を０．５μｍ以下にすることはできない。
【００６５】
以上の点から、ＧａＮ自立基板の基板段差を０．３μｍ以下にすることで、エピ段差を０．５μｍ以下の値に抑制することができるということが分かる。ＧａＮ自立基板の基板段差を最も好ましい値である０．０５μｍ以下にすることで、エピ段差を０．１μｍ以下の値に抑制することができるということが分かる。
【実施例４】
【００６６】
更に、上記実施例１と同様の手順によってＧａＮ自立基板を作製した。そして、上記調査結果に基づいて、ＲＩＥのエッチング量を変更させることによりエッチング速度を変化させたときのＧａＮ自立基板の基板段差量を接触式段差計により調査した。
【００６７】
以下の表４及び表５に、実施例４におけるＲＩＥのエッチング量を変更させることによりエッチング速度を変化させたときのＲＩＥ条件と、ＲＩＥ後のＧａＮ自立基板の基板段差量と、エッチング量及びエッチング速度の関係とをまとめて表す。
【００６８】
【表４】
2008254970.tif 000006
【００６９】
【表５】
2008254970.tif 000007
【００７０】
表４及び表５に示すＲＩＥ条件としては、投入電力を２５〜３００Ｗの範囲内で２５Ｗずつ増加させて１２通りとし、炉内圧力を１０Ｐａとし、ガス供給量を５０ｓｃｃｍとし、炉内＆基板温度を２５℃とした。そして、ＲＩＥのエッチング時間を３０分、６０分、９０分、１２０分の４通りとし、それらのエッチング時間ごとにエッチング量を０．１〜４．８μｍの範囲内でそれぞれ０．１μｍ、０．２μｍ、０．３μｍ、０．４μｍずつ変更させることによりエッチング速度を変化させたときのＧａＮ自立基板の基板段差量を接触式段差計により調査した。
【００７１】
表４及び表５から明らかなように、ＲＩＥのエッチング量とエッチング速度とは相関関係を有するが、そのエッチング量とエッチング速度とのそれぞれが、定量的に増大しても、ＧａＮ自立基板の基板段差量が大きくばらついていることが分かる。
【００７２】
表４及び表５の結果に基づいて、エッチング量とエッチング速度との乗算値とＧａＮ自立基板の基板段差量とをＸ軸及びＹ軸にアーレニウスプロットすることにより散布図を作成した。アーレニウスプロットして得られた散布図に対して、最小二乗法により各点の近似点を通過する近似曲線の式ｙ＝−０．０３３５ｘ６＋０．４８１３ｘ５−２．６４５７ｘ４＋７．０７４１ｘ３−９．８８０６ｘ２＋９．３５９８ｘ＋０．０８４５を算出した。その近似曲線の傾きを求めて確実度係数Ｒ−二乗値（Ｒ２＝０．９９３９）が１に近い高精度の近似曲線を作成した。この近似曲線の傾きから、ＧａＮ自立基板の基板段差が０．３μｍ以下を満足するエッチング量とエッチング速度との乗算値を設定することができる。エッチング量とエッチング速度との乗算値などのパラメータを選択することにより不良製品の発生を低減することができるようになり、高い歩留りを維持することができる。その結果を図４に示している。
【００７３】
図４は、上述のごとくＲＩＥ処理された実施例４によるエッチング量とエッチング速度との乗算値とＧａＮ自立基板の基板段差量とをプロットしたグラフと、そのプロットにより得られた分布の全体を示す近似曲線とを示す図である。
【００７４】
同図から理解できるように、０．３μｍ以下の基板段差をもつＧａＮ自立基板を得るのには、［エッチング速度（μｍ／ｈ）］×［エッチング量（μｍ）］≦２．００の関係を有するようにエッチング量とエッチング速度との制御を要することが理解できる。このエッチング条件でＲＩＥ処理を行えば、ＲＩＥの投入電力とエッチング時間のいずれを採っても、ＧａＮ自立基板の基板段差を初期の目的とする０．３μｍ以下にすることができるようになる。その基板段差を０．３μｍ以下にすることで、図３に示すように、エピ層のエピ段差を０．５μｍ以下に抑制することができる。更に、０．０５μｍ以下の基板段差をもつＧａＮ自立基板を得るのには、［エッチング速度（μｍ／ｈ）］×［エッチング量（μｍ）］≦０．５０の関係を有するようにエッチング量とエッチング速度との制御を要することが理解できる。その基板段差が０．０５μｍのときは、図３に示すように、エピ層の段差を０．１μｍにすることができる。
【００７５】
以上の点から、［エッチング速度（μｍ／ｈ）］×［エッチング量（μｍ）］≦２．００の範囲内でエッチング速度及びエッチング量を制御することで、ＧａＮ自立基板の基板段差を実用的に全く支障の生じない０．３μｍ以下に安定化させて、０．５μｍ以下のエピ段差をもつエピ層が得られることが理解できる。更に、［エッチング速度（μｍ／ｈ）］×［エッチング量（μｍ）］≦０．５０の範囲内でエッチング速度及びエッチング量を制御することで、ＧａＮ自立基板の基板段差を０．０５μｍ以下に安定化させることができるようになり、エピ段差を０．１μｍ以下に抑制することができる。これにより、品質が確実に維持できるＧａＮ自立基板が効果的に得られる。
【００７６】
以上説明したように、エッチング速度及びエッチング量を制御することで、ＧａＮ自立基板の基板段差を０．３μｍ以下、好ましくは０．０５μｍ以下に安定化させることができる。これにより、エピ段差を０．５μｍ以下、好ましくは０．１μｍ以下に小さく抑えることができるようになる。凹凸の段差の傾斜角や深さのバラツキを抑制することができるので、製品価値を低下させることはないことが理解できる。
【００７７】
なお、上記各実施例では、ＧａＮ自立基板にＲＩＥ処理を行うことで、ＣＭＰによる表面損傷を除去したが、エッチング処理としては、例えばプラズマエッチングによりＧａＮ自立基板の表面処理加工を行うことができる。プラズマエッチングの条件として、例えば炉内温度を１０００℃とし、基板温度を１０００℃とし、水素ガス流量を５Ｌ／ｍｉｎとし、エッチング速度を１．２μｍ／ｈとし、エッチング量を１．２μｍとした場合は、［エッチング速度（μｍ／ｈ）］×［エッチング量（μｍ）］≦２．００の範囲内でエッチング速度及びエッチング量を制御しているので、Ｃ面成長領域とファセット面成長領域との段差を約０．１５μｍ程度に抑制することができる。従って、本発明は、上記実施の形態及び実施例に限定されるものではなく、その発明の趣旨を逸脱しない範囲内で様々な設計変更が可能である。
【産業上の利用可能性】
【００７８】
本発明のＩＩＩ−Ｖ族窒化物系半導体基板としては、例えばＬＥＤや半導体レーザなどの半導体発光素子及び半導体受光素子等の製造に効果的に使用することができる。
【図面の簡単な説明】
【００７９】
【図１】ＲＩＥのエッチング速度と、結晶成長時にＣ面成長した領域及びファセット面で成長した領域の段差量との関係を示すグラフである。
【図２】ＲＩＥのエッチング量と、結晶成長時にＣ面成長した領域及びファセット面で成長した領域の段差量との関係を示すグラフである。
【図３】結晶成長時にＣ面成長した領域及びファセット面で成長した領域の段差量と、エピ層の段差量との関係を示すグラフである。
【図４】ＲＩＥのエッチング量とエッチング速度との乗算値と、結晶成長時にＣ面成長した領域及びファセット面で成長した領域の段差量とをプロットしたグラフと、そのプロットにより得られた分布の全体を示す近似曲線とを示す図である。
【図１】
2008254970.tif 000008
【図２】
2008254970.tif 000009
【図３】
2008254970.tif 000010
【図４】
2008254970.tif 000011