(57)【要約】  【課題】  本願発明は、高利得で高速動作に適したバイポーラトランジスタを提供するものである。より具体的な技術的な側面では、本願発明はトランジスタを微細化した際に、高利得と高速性を実現できるバイポーラトランジスタを提供することにある。  【解決手段】  本願発明は、ベース領域の側面に、ベース領域よりバンドギャップが広い外部ベース領域を設けた構造を有する。ベース領域はシリコン・ゲルマニウムが代表例である。【選択図】  図１
2008226896.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、この上部に、第１導電型の第１の半導体層と、該第１の半導体層上に設けられた第２導電型の第２の半導体層と、前記第１の半導体層上に設けられ該第２の半導体層と側面で接する第２導電型の第３の半導体層と、前記第２の半導体層上に設けられた第１導電型の第４の半導体層を有し、且つ前記第３の半導体層のバンドギャップが前記第２の半導体層のバンドギャップより広いことを特徴とする半導体装置。
【請求項２】
前記第１の半導体層と、前記第２および第３の半導体層との間に、第１導電型の第５の半導体層を有し、該第５の半導体層のバンドギャップが前記第１の半導体層のバンドギャップより狭いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の半導体層と、前記第５の半導体層との間に、前記第１の半導体層より不純物濃度が低い第１導電型の第６の半導体層を有することを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第２の半導体層と、前記第４の半導体層との間に、前記第４の半導体層より不純物濃度が低い第１導電型の第７の半導体層を有することを特徴とする請求項１〜３に記載の半導体装置。
【請求項５】
前記半導体装置が、前記第１の半導体層をコレクタ、前記第２と第３の半導体層をベース、前記第４の半導体をエミッタとするバイポーラトランジスタであることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、半導体層の横方向に電流の流れるのを防止した構造を有する半導体装置に関するものである。本構造は、特に、高利得で高速動作に適したバイポーラトランジスタに用いて有用であり、更には、例えば、シリコン・ゲルマニウムをベース層として用いたバイポーラトランジスタに適用して有用なものである。
【背景技術】
【０００２】
バイポーラトランジスタの高利得化と高速化を図るためには、コレクタ電流の担い手である電子が可能な限り１次元的に、エミッタからベースを抜けてコレクタに流れるようにする必要がある。しかしながら、電流の流れが半導体基板に垂直であるバイポーラトランジスタにおいては、トランジスタの構成要素である各層を引き出すための領域が必要である。それ故、ベース領域の周囲には端子の引き出しのために必要な領域（以下、外部ベースと記す）を設ける。その結果、電子の一部が外部ベースを経由してベース端子に流れ、利得が低下する。また、コレクタに達する電子の一部はエミッタの周辺で２次元的に広がり、通過するベースの距離が長くなり速度が低下するなどの問題を生じる。
【０００３】
シリコン・ゲルマニウムをベース層として用いたバイポーラトランジスタでは、ベース層のゲルマニウムの組成比によって、高利得化と高速化が図られている。その例は、例えば２００３年  ＩＥＤＭ  テクニカル  ダイジェスト（ＩＥＤＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ）ｐ．１１３である（非特許文献１）。シリコンよりバンドギャップの小さいシリコン・ゲルマニウム層をベースに用い、そのバンドギャップ差により、電子のベースへの注入を増加させ、高利得化を実現している。又、これによって、ベース層を薄層化・高濃度化することができ、良好な高速動作性能を得ることができる。
【０００４】
【非特許文献１】２００３年  ＩＥＤＭ  テクニカル  ダイジェスト（ＩＥＤＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ）ｐ．１１３
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本願発明の目的は、半導体層の横方向に電流の流れるのを防止した構造を有する半導体装置を提供するものである。わけても、本願発明は、この構造を適用して、高利得で高速動作に適したバイポーラトランジスタを提供するものである。バイポーラトランジスタに関して、より具体的な技術的な側面では、本願発明はトランジスタを微細化した際に、高利得と高速性を実現できるバイポーラトランジスタを提供することにある。
【０００６】
こうした目的を実現するため、本願発明の代表的な例であるシリコン・ゲルマニウム層をベース層として用いたバイポーラトランジスタを例として、解決すべき課題を以下に説明する。
【０００７】
図２は、これまでのシリコン・ゲルマニウムをベース層に用いたバイポーラトランジスタのモデル構造の断面図である。こうしたバイポーラトランジスタには、次のような課題がある。
【０００８】
図３Ａ及び図３Ｂにバイポーラトランジスタの主要部の拡大断面図を示す。図３Ａは本願発明に関するもの、図３Ｂは図２に例示したこれまでの例に関するものである。符号３は低濃度ｎ型シリコン層、４は低濃度ｎ型シリコン・ゲルマニウム層、５はｐ型シリコン・ゲルマニウム層（ベース層）、６は高濃度シリコン層（エミッタ層）、７は高濃度ｐ型シリコン層(外部ベース層)、１１、１２はシリコン酸化膜、及び５０、５１は電子電流の流れである。図２に例示したシリコン・ゲルマニウムをベース層に用いたバイポーラトランジスタの主要部分では、図３Ｂに例示されるように、電子電流の流れ５０はエミッタ層６の周辺部において、ベース層５内で横方向に大きく広がって流れる。このため、エミッタ端部近傍のベース層内で電子が通過する距離が長くなり、速度の低下を招いてしまう。この動作速度低下は、エミッタを微細化することによって、エミッタ周辺の割合がエミッタ底面に比べて大きくなり、周辺に流れる電子電流の割合が増加し、一層顕著になる。
【０００９】
更に、電子電流の一部はエミッタ６の周辺部からベース５を横方向に流れて（電子電流５１）ベース電流となり、利得の低下を生じてしまう。この利得低下は、前述の動作速度低下と同様の理由により、エミッタを微細化することによって、一層顕著になる。
【００１０】
本願発明は、エミッタを微細化しても、高利得・高速性がほとんど損なわれない半導体装置、わけてもバイポーラ・トランジスタを提供せんとするものである。
【００１１】
本願発明は、わけても単結晶シリコン・ゲルマニウム層をベース層として用いたバイポーラトランジスタにおいて有用である。
【課題を解決するための手段】
【００１２】
本願発明は、エミッタの周辺部において、電子電流がベース内で横方向に広がらず、更に、電子電流がエミッタ周辺部からベース電極に流れないように構成することである。よって、エミッタを微細化して、エミッタ周辺の割合がエミッタ底面に比べて大きくなっても、動作速度と利得の顕著な低下を生じず、良好な特性を得ることができる。
【００１３】
以下に、本願発明の主な諸形態を列挙する。
【００１４】
本願発明の代表的な半導体装置は、第２導電型の第２の半導体層、例えば図１で言えば、第２導電型の第３の半導体層である外部ベース領域７のバンドギャップが、ベース領域５のバンドギャップより広いことを特徴とするものである。
【００１５】
前記第１の半導体層と、前記第２および第３の半導体層との間に、第１導電型の第５の半導体層を有し、該第５の半導体層のバンドギャップが前記第１の半導体層のバンドギャップより狭くすれば好適である。
【００１６】
前記第１の半導体層と、前記第５の半導体層との間に、前記第１の半導体層より不純物濃度が低い第１導電型の第６の半導体層を有しても良い。
【００１７】
前記第２の半導体層と、前記第４の半導体層との間に、前記第４の半導体層より不純物濃度が低い第１導電型の第７の半導体層を有すれば好適である。
【００１８】
前記第１の半導体層と、前記第３の半導体層との間の一部に、第１の絶縁膜を有すれば好適である。
【００１９】
前記第２の半導体層下の一部に、周囲より不純物濃度が高い第１導電型の第８の半導体層を有すれば好適である。
【００２０】
前記第１、第３および第４の半導体層の上面の少なくとも一部に金属もしくは金属化合物を有すれば好適である。
【００２１】
前記第２の半導体層が単結晶シリコン・ゲルマニウム層で、バンドギャップをゲルマニウムの組成比で制御すれば好適である。
【００２２】
前記半導体装置は、前記第１の半導体層をコレクタ、前記第２と第３の半導体層をベース、前記第４の半導体をエミッタとするバイポーラトランジスタに好適である
【発明の効果】
【００２３】
本願発明は、第１の観点によれば、半導体層の横方向に電流の流れるのを防止した構造を有する半導体装置を提供することが出来る。
【００２４】
本願発明は、その他の観点によれば、高利得で高速動作に適したバイポーラトランジスタを提供することが出来る。
【発明を実施するための最良の形態】
【００２５】
本願発明に係る半導体装置の好適な具体的な実施の形態の代表例は、バイポーラトランジスタであるので、この形態をもって説明する。
【００２６】
本願発明に係るバイポーラトランジスタは次の構成を有する。即ち、本願発明は、コレクタ領域となる第１導電型の第１の半導体層と、該第１の半導体層表面上に設けられたベース領域となる第２導電型の第２の半導体層と、前記第１の半導体層表面上に設けられ該第２の半導体層と側面で接する外部ベース領域となる第２導電型の第３の半導体層と、前記第２の半導体層上に設けられたエミッタ領域となる第１導電型の第４の半導体層を有し、前記第３の半導体層のバンドギャップが前記第２の半導体層のバンドギャップより広いことを特徴とするものである。
【００２７】
この実施の形態は、例えば、前記第３の半導体層がシリコンで、前記第２の半導体層がシリコン・ゲルマニウム層である場合、外部ベース領域となる第３の半導体層のバンドギャップが、ベース領域となる第２の半導体層のバンドギャップより広いため、電子電流はそのバンドギャップ差によりブロックされ、外部ベース領域へ流れない。よって、電子電流はほぼ１次元的にエミッタからコレクタに向かって流れ、利得や動作速度の低下を生じず、良好な特性を得ることができる。
【００２８】
本願発明におけるベース、エミッタ、およびコレクタの厚さは通例のバイポーラトランジスタでの設計に準じて十分である。例えば、ベース層は５ｎｍより１００ｎｍ程度、エミッタ層は１０ｎｍより２００ｎｍ程度が多用される。又、コレクタ層はその厚さは本願発明の効果にそれほど大きな影響はないが、多くは０．１μｍより１μｍ程度で設計される。また、ベース層のゲルマニウムの組成比は５％より２５％程度が通例である。
【００２９】
尚、本願発明の代表的な実施の形態としてシリコン・ゲルマニウムをベース層とした例を用いて説明するが、本願発明は各種半導体材料、即ち、バイポーラ・トランジスタを構成出来る半導体材料であれば適用可能なものである。
【００３０】
各種半導体材料として、例えばＩＩＩ−Ｖ族化合物半導体材料、ＩＩ−ＶＩ族化合物半導体材料などを用いても実施出来ることは言うまでもない。ＩＩＩ−Ｖ族化合物半導体材料の例としては例えば、（Ａｌ、Ｇａ、Ｉｎ）と（Ａｓ、Ｐ、Ｓｂ、Ｎ）との混晶を代表例をしてあげることが出来る。それらは、例えば、ＡｌＡｓ、ＡｌＰ、ＡｌＳｂ、ＡｌＮ、ＧａＡｓ、ＧａＰ、ＧａＳｂ、ＧａＮ、ＩｎＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＮなどである。更には、これらの３元素および４元素など混晶をも用い得る。
【００３１】
また、ＩＩ−ＶＩ族化合物半導体材料としては、例えばＺｎ、Ｃｄ、Ｈｇのカルコゲナイド系混晶が代表的な例である。
【００３２】
次に、本発明に係る半導体装置の更に具体的な実施の形態につき、添付図面を参照しながら以下詳細に説明する。
【００３３】
＜実施例１＞
図１は、本発明に係る第１の実施の形態を示すバイポーラトランジスタの断面図である。要点は次の通りである。シリコン・ゲルマニウムのベース層５（第２の導電型の第２の半導体層）の側面に、ベース層５よりバンドギャップが広いシリコンもしくはシリコン・ゲルマニウムの外部ベース層７（第２の導電型の第３の半導体層）を接続して設けている。ここで、外部ベース層７にシリコン・ゲルマニウムを用いる場合は、ベース層５よりゲルマニウムの組成比を小さくすることで、バンドギャップを広くすればよい。又、エミッタ層６（第１の導電型の第４の半導体層）の周辺端から外部ベース層７までの距離は、ベース層５の厚さにも依存するが、５ｎｍより１００ｎｍ程度に設定する。
【００３４】
以下、図１に示した構造のバイポーラトランジスタの製造方法を図１、図５Ａ及び図５Ｂを用いて説明する。尚、図５Ａ及び図５Ｂは製造方法を示す装置の断面図である。
【００３５】
半導体基板１上の全面もしくは一部に高濃度ｎ型シリコンのコレクタ層２（第１の導電型の第１の半導体層）を、エピタキシャル成長や不純物拡散により形成する。次いで、全面に低濃度ｎ型シリコン層３、低濃度ｎ型シリコン・ゲルマニウム層４、高濃度ｐ型シリコンの外部ベース層７（第２の導電型の第３の半導体層）を順次エピタキシャル成長する。絶縁膜１１を形成の後、パターンニングにより、絶縁膜の開口部６６を形成する。次いで、シリコン・ゲルマニウム層に対してシリコンを選択的にエッチングできるアルカリ系のウエットエッチングにより、絶縁膜の開口部６６直下の高濃度ｐ型シリコン外部ベース層７をエッチングして、その開口部７７を形成する（図５Ａ）。
【００３６】
次いで、ｐ型シリコン・ゲルマニウムのベース層５（第２の導電型の第２の半導体層）を高濃度ｐ型シリコン外部ベース層７の開口部７７内のみに選択的にエピタキシャル成長し、その後、高濃度ｎ型シリコンのエミッタ層６（第１の導電型の第４の半導体層）を形成しパターンニングする（図５Ｂ）。
【００３７】
次いで、絶縁膜１１をパターンニングし、絶縁膜１２を堆積し、エミッタ、ベースおよびコレクタの各領域に開口部を形成して、この開口部を覆ってエミッタ電極１０１、ベース電極１０２、コレクタ電極１０３を形成し、半導体装置が形成される。この状態の断面図が図１である。
【００３８】
尚、実施例において、半導体層について、不純物濃度の高濃度或いは低濃度とは、特段に言及がない限り、これらはバイポーラトランジスタ分野において、通例、用いている不純物濃度を用いるものである。以下の各実施例においても同様である。
【００３９】
次いで、図１に示したバイポーラトランジスタにおいて、高利得で高速動作に適した特性を実現できることを説明する。
【００４０】
図３Ａに、図１の例に対応する電子電流の流れを示す。図１に例示したシリコン・ゲルマニウムをベース層５に、シリコンを外部ベース層６に用いたバイポーラトランジスタでは、図３Ａに示すように、電子はエミッタ６の周辺部において、横方向に大きく広がらずに流れる。これは、シリコン・ゲルマニウムのベース層５の周囲に接続して設けたシリコンもしくはシリコン・ゲルマニウムの外部ベース層７のバンドギャップが、ベース層５よりも広いためである。このため、電子が通過する距離はエミッタ端部のベース層内でも短く、高速動作を実現できる。
【００４１】
又、シリコン・ゲルマニウムのベース層５の周囲に接続して設けたシリコンの外部ベース層７のバンドギャップが、ベース層５よりも広いため、電子はエミッタ６の周辺部から外部ベース層７へ流れ込まず（図３Ｂに例示した電子電流５１が生じない）、利得の低下を生じることがなく、高利得を実現できる。
【００４２】
外部ベース層７のゲルマニウム組成比を変化した際の利得を考察するために、図４に利得比の外部ベース層のゲルマニウム組成比依存性を示した。横軸が外部ベースのＧｅ組成比、縦軸が利得比である。ここで、外部ベース層のゲルマニウム組成比を変化した場合の利得比は、外部ベース層のゲルマニウム組成比がベース層のゲルマニウム組成比と同じ２０％の場合を１としている。その結果、外部ベースのゲルマニウム組成比を５％減少すると利得比が約２倍に、又、外部ベースのゲルマニウム組成比を２０％減少してシリコンにすると利得比が約１０倍に増加している。即ち、本願発明を用いれば、利得は外部ベースのゲルマニウム組成比を減少することで、大幅に向上できることが分かる。尚、前述の材料の特性として、バンドギャップを用いたが、本例に即せば、シリコン・ゲルマニウムのゲルマニウム組成比での材料のバンドギャップに相応する。
【００４３】
上記の本願発明の特徴は、エミッタを微細化した際により効果的となる。即ち、エミッタを微細化して、エミッタ周辺の割合がエミッタ底面に比べて大きくなっても、前述の電子電流の振る舞いから、動作速度と利得の顕著な低下を生じず、良好な特性を得ることができる。即ち、本願発明は、エミッタを微細化しても、高利得・高速性がほとんど損なわれない半導体装置、わけてもバイポーラ・トランジスタを提供が可能となる。
【００４４】
本例により、利得が高く高速性の優れたバイポーラトランジスタを形成できる。その結果、このトランジスタを用いることによって、回路の低電力化・高速化・高性能化を実現できる。
【００４５】
＜実施例２＞
図６は、本発明に係る半導体装置の第２の実施の形態を示すバイポーラトランジスタの断面図である。実施例１と同様に、シリコン・ゲルマニウムのベース層５の側面に、ベース層５よりバンドギャップが広いシリコンもしくはシリコン・ゲルマニウムの外部ベース層７を接続して設けている。実施例２では、エミッタ層６とベース層５との間に、エミッタ層より不純物濃度が２桁程度低い低濃度ｎ型シリコン層８を設けている。ここで、低濃度ｎ型シリコン層８の厚さは、５ｎｍより５０ｎｍ程度に設定する。これによって、エミッタ・ベース間の接合容量を低減でき、低電流動作時においても高速の動作性能を実現することができる。なお、本例では、低濃度ｎ型シリコン層８は絶縁膜１１の開口部内のみに設けているが、エミッタ層６の底面の全域や絶縁膜１１と接する側面に設けても良い。
【００４６】
尚、実施例を示す断面図では、代表例である図１と同様の部位については、同じ符号を付し、特に必要のある場合を除いて説明を省略する。以下の実施例においても同様である。
【００４７】
＜実施例３＞
図７は、本発明に係る第３の実施の形態を示すバイポーラトランジスタの断面図である。実施例２と同様に、エミッタ層６とベース層５との間に、低濃度ｎ型シリコン層８を設けて、エミッタ・ベース間の接合容量を低減している。この点では、実施例２と同様であるが、設ける位置を異にしている。即ち、実施例３では、低濃度ｎ型シリコン層８を絶縁膜１１の開口部の下面に設けている。これよって、高速化を図るためにベース層５を薄層化する必要がある場合、もしくは、外部ベース層の抵抗を低減するために外部ベース層を厚膜化する必要がある場合でも、利得が高く低電流動作時において高速性の優れたバイポーラトランジスタを形成できる。
【００４８】
＜実施例４＞
図８は、本発明に係る半導体装置の第４の実施の形態を示すバイポーラトランジスタの断面図である。本実施例では、高濃度ｎ型シリコンのコレクタ層２と、低濃度ｎ型シリコン層３との間の一部に、絶縁膜１３を設けている。これによって、コレクタ・ベース間の接合容量を低減でき、高速の動作性能を実現することができる。なお、本例で設けた絶縁膜１３は、外部ベース層７と高濃度コレクタ層２との間の適当な位置に一部もしくは全域のいずれかに設ければ良い。
【００４９】
＜実施例５＞
図９は、本発明に係る第５の実施の形態を示すバイポーラトランジスタの断面図である。実施例５では、ベース層５の下にｎ型シリコン層３やｎ型シリコン・ゲルマニウム層４より不純物濃度が１桁程度高いｎ型層９を設けている。これにより、トランジスタの動作速度性能をより一層向上できる。但し、これによってトランジスタのコレクタ・ベース間の接合容量の増大や耐圧の低下を伴うため、必要に応じてｎ型層９は外部ベース層７と高濃度コレクタ層２との間の適当な位置に設ければよい。尚、ｎ型層９は、例えば図５Ａの段階において、絶縁膜の開口部６６もしくは高濃度ｐ型シリコン外部ベース層の開口部７７を形成した後に、ｎ型不純物をイオン注入することで、ベース層５の直下に自己整合的に形成することができる。
【００５０】
＜実施例６＞
図１０は、本発明に係る第６の実施の形態を示すバイポーラトランジスタの断面図である。本実施例では、エミッタ層６、外部ベース層７、およびコレクタ層２のそれぞれの上面の一部もしくは全面にシリサイド膜（シリコンと金属の反応膜）もしくは金属膜２１、２２、２３を設けている。これらによって、それぞれの多結晶シリコン層と電極１０１、１０２、１０３との接触抵抗を低減でき、直列抵抗を低減できる。本願発明に係るバイポーラトランジスタでは、寄生抵抗の低減により高速動作が可能となる。尚、ここで、前記金属膜２１、２２、２３は、Ｔｉ、Ｎｉ、Ｃｏなどの高耐熱性金属、更には、こうした金属の金属化合物をも用いることが出来る。金属化合物の代表的な例は、これらの金属のシリサイドである。
【００５１】
又、電極１０１、１０２、１０３を設ける部分に形成するコンタクト孔形成時に、膜厚の異なる絶縁膜をエッチングする場合でも、シリサイド膜（シリコンと金属の反応膜）もしくは金属膜２１、２２、２３がエッチングのストッパーとなるため、より安定にトランジスタの作製が可能になる。なお、上記シリサイド膜（シリコンと金属の反応膜）もしくは金属膜は、それぞれの層を露出した後に、金属膜を堆積してシリコンと反応させた後で余分な部分を除去するか、多結晶シリコン層上に選択的に堆積する方法によって容易に形成可能である。
【００５２】
以上の各実施の形態において、その任意のいくつか、あるいは全ての組み合わせを用いることができる。又、半導体としてＧａＡｓ等の他の半導体を用いても本発明の装置を実現できる。又、各実施例でのｐ型、ｎ型の導電型を逆に用いることが出来るのはもちろんである。また、実施例のバイポーラトタンジスタの動作をエミッタとコレクタを逆にしても可能である。更に、各実施例とＭＯＳトランジスタなどの既存の半導体装置との共存も可能である。更に、本発明の好適な実施例について説明したが、本発明は前記実施の形態に限定されることなく、本発明の精神を逸脱しない範囲内において種々の設計変更をなし得ることはもちろんである。
【００５３】
本願発明は、エミッタを微細化してエミッタ周辺の割合がエミッタ底面に比べて大きくなっても、高利得や高速動作がほとんど変化しない特性を有する半導体装置を提供することが出来る。
【００５４】
本願発明では、シリコン・ゲルマニウム層をベース層として用い、エミッタを微細化しても高利得で高速動作のバイポーラトランジスタを提供することが出来る。
【００５５】
本発明の諸実施の形態をもって説明したように、本願発明によれば高利得で高速動作に適したバイポーラトランジスタを提供できる。又、低電力性の向上にも効果的である。以上のことから、本発明によるトランジスタは、携帯電話などのマイクロ波から衝突防止レーダーなどのミリ波帯の無線通信システム用や、都市間や装置間の大容量データ伝送用の集積回路に用いられる可能性が高い。
【００５６】
以下に本願発明の実施の諸形態を列挙する。
（１）半導体基板と、この上部に、第１導電型の第１の半導体層と、該第１の半導体層上に設けられた第２導電型の第２の半導体層と、前記第１の半導体層上に設けられ該第２の半導体層と側面で接する第２導電型の第３の半導体層と、前記第２の半導体層上に設けられた第１導電型の第４の半導体層を有し、且つ前記第３の半導体層のバンドギャップが前記第２の半導体層のバンドギャップより広いことを特徴とする半導体装置。
（２）前記第１の半導体層と、前記第２および第３の半導体層との間に、第１導電型の第５の半導体層を有し、該第５の半導体層のバンドギャップが前記第１の半導体層のバンドギャップより狭いことを特徴とする前項（１）に記載の半導体装置。
（３）前記第１の半導体層と、前記第５の半導体層との間に、前記第１の半導体層より不純物濃度が低い第１導電型の第６の半導体層を有することを特徴とする前項（２）に記載の半導体装置。
（４）前記第２の半導体層と、前記第４の半導体層との間に、前記第４の半導体層より不純物濃度が低い第１導電型の第７の半導体層を有することを特徴とする前項（１）〜（３）に記載の半導体装置。
（４）前記第１の半導体層と、前記第３の半導体層との間の一部に、第１の絶縁膜を有することを特徴とする前項（１）〜（４）に記載の半導体装置。
（６）前記第２の半導体層下の一部に、周囲より不純物濃度が高い第１導電型の第８の半導体層を有することを特徴とする前項（１）〜（５）に記載の半導体装置。
（７）前記第１、第３および第４の半導体層の上面の少なくとも一部に、金属もしくは金属化合物を有することを特徴とする前項（１）〜（６）に記載の半導体装置。
（８）前記第２の半導体層が単結晶シリコン・ゲルマニウム層で、バンドギャップをゲルマニウムの組成比で制御することを特徴とする前項（１）〜（７）に記載の半導体装置。
（９）前記半導体装置が、前記第１の半導体層をコレクタ、前記第２と第３の半導体層をベース、前記第４の半導体をエミッタとするバイポーラトランジスタであることを特徴とする前項（１）〜（８）に記載の半導体装置。
【図面の簡単な説明】
【００５７】
【図１】図１は本発明に係る第１の実施の形態を示すバイポーラトランジスタの断面図である。
【図２】図２はこれまでのバイポーラトランジスタの代表的モデルの断面図である。
【図３Ａ】図３Ａは図１に示したバイポーラトランジスタの主要部分を拡大し、電子電流の流れを示した断面図である。
【図３Ｂ】図３Ｂは図２に示したバイポーラトランジスタの主要部分を拡大し、電子電流の流れを示した断面図である。
【図４】図４は本発明に係るバイポーラトランジスタにおける利得比の外部ベース層のゲルマニウム組成比依存性を示した特性図である。
【図５Ａ】図５Ａは図１に示したバイポーラトランジスタの製造工程順に示した装置の断面図である。
【図５Ｂ】図５Ｂは図１に示したバイポーラトランジスタの製造工程順に示した装置の断面図である。
【図６】図６は本発明に係る第２の実施の形態を示すバイポーラトランジスタの断面図である。
【図７】図７は本発明に係る第３の実施の形態を示すバイポーラトランジスタの断面図である。
【図８】図８は本発明に係る第４の実施の形態を示すバイポーラトランジスタの断面図である。
【図９】図９は本発明に係る第５の実施の形態を示すバイポーラトランジスタの断面図である。
【図１０】図１０は本発明に係る第６の実施の形態を示すバイポーラトランジスタの断面図である。
【符号の説明】
【００５８】
１…シリコン基板、２…高濃度ｎ型シリコン層、３、８…低濃度ｎ型シリコン層、４…低濃度ｎ型シリコン・ゲルマニウム層、５…ｐ型シリコン・ゲルマニウム層、６…高濃度ｎ型シリコン層、７…高濃度ｐ型シリコン層、９…ｎ型拡散層、１１、１２、１３…シリコン酸化膜、２１、２２、２３…金属もしくはシリサイド膜（シリコンと金属の反応膜）、１０１、１０２、１０３…電極
【図１】
2008226896.tif 000003
【図２】
2008226896.tif 000004
【図３Ａ】
2008226896.tif 000005
【図３Ｂ】
2008226896.tif 000006
【図４】
2008226896.tif 000007
【図５Ａ】
2008226896.tif 000008
【図５Ｂ】
2008226896.tif 000009
【図６】
2008226896.tif 000010
【図７】
2008226896.tif 000011
【図８】
2008226896.tif 000012
【図９】
2008226896.tif 000013
【図１０】
2008226896.tif 000014