(57)【要約】【課題】高品質な画像を表示可能な電気光学装置を製造する。【解決手段】電気光学装置の製造方法は、基板（１０）上に下地絶縁膜（１２）を形成する工程と、下地絶縁膜上に半導体膜（１ａａ）を形成する工程と、半導体膜に対してエッチング処理を施すことにより、半導体膜を所定パターンにパターニングすることで、トランジスタ（３０）を構成する半導体層（１ａ）を形成すると共に、このエッチング処理を下地絶縁膜に対しても施すことにより、下地絶縁膜の上側表面に凹部（８１０）を形成する工程と、トランジスタを構成するゲート電極（３ｂ）を、半導体層上におけるチャネル領域（１ａ’）に重なる本体部（３ｂ１）及びこの本体部から凹部内の少なくとも一部に延設された延設部（３ｂ２）を有するように形成する工程とを含む。【選択図】図７
2008216940.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、画素電極と、該画素電極と電気的に接続されたトランジスタとを備えた電気光学装置を製造する電気光学装置の製造方法であって、
前記基板上に下地絶縁膜を形成する工程と、
前記下地絶縁膜上に半導体膜を形成する工程と、
前記半導体膜に対してエッチング処理を施して前記半導体膜をパターニングすることで、前記トランジスタを構成する半導体層を形成すると共に、前記エッチング処理を前記下地絶縁膜に対しても施すことにより、前記下地絶縁膜の上側表面に凹部を形成する工程と、
前記トランジスタを構成するゲート電極を、前記半導体層におけるチャネル領域に重なる本体部及び該本体部から前記凹部内の少なくとも一部に延設された延設部を有するように形成する工程と、
前記トランジスタと電気的に接続されるように、前記画素電極を形成する工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項２】
前記ゲート電極を形成する工程は、前記ゲート電極を、遮光性導電材料を含んでなるように形成することを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記下地絶縁膜よりも下層側に、前記半導体層に少なくとも部分的に重なると共に遮光性材料を含んでなるように、下側遮光膜を形成する工程を含むことを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置の製造方法の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）がリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。このような遮光手段或いは遮光膜について、例えば特許文献１では、ＴＦＴのゲート電極として機能する走査線を、チャネル領域の脇に形成された溝内にも形成することにより遮光性を高める技術が開示されている。
【０００３】
【特許文献１】特開２００４−１７０９１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述したような溝は、ＴＦＴを構成する半導体層が所定パターンで形成された後に、この半導体層の下地となる下地絶縁膜における所定位置にエッチング処理が施されることにより形成される。このため、溝を形成する工程の分だけ、電気光学装置の製造プロセスにおける製造工程数が増加してしまうおそれがあるという技術的問題点がある。
【０００５】
本発明は、例えば上述した問題点に鑑みなされたものであり、製造工程数の増加を伴うことなく、ＴＦＴにおける光リーク電流の発生を低減でき、高品質な画像を表示可能な電気光学装置を製造する電気光学装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明に係る電気光学装置の製造方法は上記課題を解決するために、基板上に、画素電極と、該画素電極と電気的に接続されたトランジスタとを備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に下地絶縁膜を形成する工程と、前記下地絶縁膜上に半導体膜を形成する工程と、前記半導体膜に対してエッチング処理を施して前記半導体膜をパターニングすることで、前記トランジスタを構成する半導体層を形成すると共に、前記エッチング処理を前記下地絶縁膜に対しても施すことにより、前記下地絶縁膜の上側表面に凹部を形成する工程と、前記トランジスタを構成するゲート電極を、前記半導体層におけるチャネル領域に重なる本体部及び該本体部から前記凹部内の少なくとも一部に延設された延設部を有するように形成する工程と、前記トランジスタと電気的に接続されるように、前記画素電極を形成する工程とを含む。
【０００７】
本発明に係る電気光学装置の製造方法によって製造される電気光学装置の動作時には、例えばデータ線から画素電極へ供給される画像信号がトランジスタによって制御され、複数の画素電極が配列された画素領域において、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタがオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。
【０００８】
本発明に係る電気光学装置の製造方法によれば、先ず、例えば石英基板或いはガラス基板等の基板上に、下地絶縁膜を例えばシリコン酸化膜等から形成する。この際、下地絶縁膜は、典型的には、基板上の全面に形成される。次に、下地絶縁膜上に、例えば基板の全面に亘って、例えばポリシリコン膜からなる半導体膜を形成した後、半導体膜をエッチング処理によりパターニングすることで、トランジスタを構成する半導体層を画素毎に形成する。次に、トランジスタを構成するゲート電極を、半導体層におけるチャネル領域に、例えばゲート絶縁膜を介して重なるように形成することで、トランジスタを形成する。ゲート電極は、例えば金属膜等の遮光性導電膜から形成され、トランジスタのチャネル領域に上層側から入射する光を遮光する内蔵遮光膜としても機能する。よって、トランジスタにおける光リーク電流の発生を低減できる。尚、トランジスタを形成する工程には、通常の半導体集積化技術を用いることができる。
【０００９】
本発明では特に、半導体膜に対して施すエッチング処理を下地絶縁膜に対しても施すことにより、下地絶縁膜の上側表面に凹部を形成する。更に、ゲート電極を形成する工程は、ゲート電極を、チャネル領域に重なる本体部と該本体部から凹部内の少なくとも一部に延設された延設部とを有するように形成する。
【００１０】
よって、延設部は、３次元的に見て、半導体層におけるチャネル領域に隣接した、壁状の遮光体として形成される。言い換えれば、延設部は、半導体層におけるチャネル領域を側面側から覆う側壁遮光体として形成される。従って、半導体層におけるチャネル領域に対して斜めに入射する光、或いは、半導体層の側面側からチャネル領域に入射する光（即ち、基板面に沿った成分を有する光）を、凹部内に形成された延設部によって遮ることができる。つまり、ゲート電極を、半導体層の近傍に配置された壁状の遮光体としての延設部を有するように形成することができ、半導体層に対して斜めに入射する光を遮る遮光性（即ち、半導体層の側面の遮光性）を強化できる。この結果、画像表示におけるフリッカや画素ムラを低減できる。
【００１１】
更に、凹部は、半導体膜をパターニングする際のエッチング処理が下地絶縁膜に対しても施される（即ち、例えば、半導体膜に対してエッチング処理を施す際、下地絶縁膜に対してオーバーエッチングが施されるようにエッチング条件が設定される）ことにより、下地絶縁膜の上側表面に形成される。即ち、半導体膜のパターニングと下地絶縁膜における凹部の形成とは、同一機会に行われる。言い換えれば、トランジスタを構成する半導体層と下地絶縁膜における凹部とは、共通のエッチング処理によって形成される。よって、当該電気光学装置の製造プロセスにおける製造工程数の増加を殆ど或いは全く招かない。言い換えれば、仮に、半導体膜をパターニングする際のエッチング処理とは異なるエッチング処理によって半導体層の近傍に凹部を形成する場合と比較して、製造工程数を削減できる。
【００１２】
加えて、仮に、半導体膜をパターニングする際のエッチング処理とは異なるエッチング処理によって、半導体層の近傍に凹部を形成する場合には、凹部を形成するためのエッチング処理を、半導体層から例えば少なくとも公差分（即ち、所望の位置からの位置ずれマージン分）だけ離れて施す必要がある。しかるに本発明によれば、半導体膜をパターニングする際のエッチング処理を下地絶縁膜に対しても施すことにより凹部を形成するので、凹部を半導体層により近い位置に形成することができる。よって、壁状の遮光体としての延設部を半導体層により近い位置に形成することができる。従って、半導体層の側面の遮光性を強化できる。
【００１３】
以上説明したように、本発明に係る電気光学装置の製造方法によれば、製造工程数の増加を招くことなく、ＴＦＴにおける光リーク電流の発生を低減でき、高品質な画像を表示可能な電気光学装置を製造することが可能である。
【００１４】
本発明に係る電気光学装置の製造方法の一態様では、前記ゲート電極を形成する工程は、前記ゲート電極を、遮光性導電材料を含んでなるように形成する。
【００１５】
この態様によれば、ゲート電極を、例えばタングステン（Ｗ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等の高融点金属材料等の遮光性導電材料を含んでなるように形成する。よって、ゲート電極を、トランジスタに入射する光を遮光する遮光膜として確実に機能させることができる。
【００１６】
本発明に係る電気光学装置の製造方法の他の態様では、前記下地絶縁膜よりも下層側に、前記半導体層に少なくとも部分的に重なると共に遮光性材料を含んでなるように、下側遮光膜を形成する工程を含む。
【００１７】
この態様によれば、下側遮光膜によって、基板における裏面反射や、複板式のプロジェクタ等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などである、基板側から装置内に入射する戻り光からトランジスタを遮光できる。よって、トランジスタにおける光リーク電流の発生をより確実に低減できる。
【００１８】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００１９】
以下図面を参照しながら、本発明に係る電気光学装置の製造方法の実施形態を説明する。尚、本実施形態では、電気光学装置の一例として、駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例に挙げる。
【００２０】
＜第１実施形態＞
先ず、本実施形態に係る液晶装置の製造方法を用いて製造される、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置の平面図であり、図２は、図１のＨ−Ｈ’線断面図である。
【００２１】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板２０も、ＴＦＴアレイ基板１０と同様に、透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されている。ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素電極が設けられた画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００２２】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００２３】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００２４】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００２５】
対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００２６】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用ＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。画素電極９ａは、ＩＴＯ膜などの透明導電膜からなり、配向膜は、ポリイミド膜などの有機膜からなる。他方、対向基板２０上には、格子状又はストライプ状の遮光膜２３が形成された後に、その全面に亘って対向電極２１が設けられており、更には最上層部分に配向膜が形成されている。対向電極２１は、ＩＴＯ膜などの透明導電膜からなり、配向膜は、ポリイミド膜などの有機膜からなる。このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。
【００２７】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００２８】
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００２９】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及び本発明に係る「トランジスタ」の一例としてのＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、本実施形態に係る液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００３０】
ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、・・・、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００３１】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００３２】
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０の一方の電極は、画素電極９ａと並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線３００に接続されている。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。
【００３３】
次に、上述の動作を実現する画素部の具体的な構成について、図４及び図５を参照して説明する。ここに図４は、相隣接する複数の画素部の平面図である。図５は、図４のＡ−Ａ’線断面図である。尚、図４及び図５では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。図４及び図５では、説明の便宜上、画素電極９ａより上側に位置する部分の図示を省略している。
【００３４】
図４において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられている。画素電極９ａの縦横の境界にそれぞれ沿ってデータ線６ａ及び走査線３ａが設けられている。即ち、走査線３ａは、Ｘ方向に沿って延びており、データ線６ａは、走査線３ａと交差するように、Ｙ方向に沿って延びている。走査線３ａ及びデータ線６ａが互いに交差する個所の各々には画素スイッチング用のＴＦＴ３０が設けられている。
【００３５】
走査線３ａ、データ線６ａ、蓄積容量７０、下側遮光膜１１ａ、中継層９３及びＴＦＴ３０は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域内に配置されている。即ち、これらの走査線３ａ、データ線６ａ、蓄積容量７０、中継層９３、下側遮光膜１１ａ及びＴＦＴ３０は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。
【００３６】
図４及び図５において、ＴＦＴ３０は、半導体層１ａと、走査線３ａの一部として形成されたゲート電極３ｂとを含んで構成されている。
【００３７】
半導体層１ａは、例えばポリシリコンからなり、Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。
【００３８】
データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃはそれぞれ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域間に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【００３９】
図４及び図５において、ゲート電極３ｂは、走査線３ａの一部として形成されている。走査線３ａは、Ｘ方向に沿って延びるように形成されている。走査線３ａのうちチャネル領域１ａ’と重なる部分がゲート電極３ｂとして機能する。ゲート電極３ｂ及び半導体層１ａ間は、ゲート絶縁膜２によって絶縁されている。
【００４０】
本実施形態では特に、走査線３ａは、タングステンシリサイド（ＷＳｉ）膜から形成されている。よって、走査線３ａは、ＴＦＴ３０に入射する光を遮る遮光膜として確実に機能することができる。特に、走査線３ａのうちチャネル領域１ａ’に重なる部分であるゲート電極３ｂによって、チャネル領域１ａ’に上層側から入射する光を確実に遮ることができる。従って、ＴＦＴ３０における光リーク電流の発生を低減できる。
【００４１】
尚、図６を参照して後に詳細に説明するが、ＴＦＴ３０を構成する半導体層１ａの下地となる下地絶縁膜１２には、半導体層１ａが設けられた表面から窪んだ凹部８１０が形成されており、ゲート電極３ｂは、凹部８１０内に延設された延設部３ｂ２を有している。
【００４２】
図４及び図５において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも下地絶縁膜１２を介して下層側には、下側遮光膜１１ａが格子状に設けられている。下側遮光膜１１ａは、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料からなる。下側遮光膜１１ａは、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などである、ＴＦＴアレイ基板１０側から装置内に入射する戻り光からＴＦＴ３０のチャネル領域１ａ’及びその周辺を遮光する。
【００４３】
図５において、下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。
【００４４】
図５において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも層間絶縁膜４１を介して上層側には、蓄積容量７０が設けられている。
【００４５】
蓄積容量７０は、下部容量電極７１と上部容量電極３００ａが誘電体膜７５を介して対向配置されることにより形成されている。
【００４６】
上部容量電極３００ａは、容量線３００の一部として形成されている。容量線３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設されている。上部容量電極３００ａは、容量線３００を介して定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。上部容量電極３００ａは、例えばＡｌ（アルミニウム）、Ａｇ（銀）等の金属又は合金を含んだ非透明な金属膜から形成されており、ＴＦＴ３０を遮光する上側遮光膜（内蔵遮光膜）としても機能する。尚、上部容量電極３００ａは、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。この場合には、上部容量電極３００ａの内臓遮光膜としての機能を高めることができる。
【００４７】
下部容量電極７１は、ＴＦＴ３０の画素電極側ソースドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極７１は、コンタクトホール８３を介して画素電極側ソースドレイン領域１ｅと電気的に接続されると共に、コンタクトホール８４を介して中継層９３に電気的に接続されている。更に、中継層９３は、コンタクトホール８５を介して画素電極９ａに電気的に接続されている。即ち、下部容量電極７１は、中継層９３と共に画素電極側ソースドレイン領域１ｅ及び画素電極９ａ間の電気的な接続を中継する。下部容量電極７１は、導電性のポリシリコンから形成されている。よって、蓄積容量７０は、所謂ＭＩＳ構造を有している。尚、下部容量電極７１は、画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極３００ａとＴＦＴ３０との間に配置される、光吸収層或いは遮光膜としての機能も有する。
【００４８】
誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン（ＳｉＯ２）膜、或いは窒化シリコン（ＳｉＮ）膜等から構成された単層構造、或いは多層構造を有している。
【００４９】
尚、下部容量電極７１を、上部容量電極３００ａと同様に金属膜から形成してもよい。即ち、蓄積容量７０を、金属膜−誘電体膜（絶縁膜）−金属膜の３層構造を有する、所謂ＭＩＭ構造を有するように形成してもよい。この場合には、導電性のポリシリコン等を用いて下部容量電極７１を構成する場合に比べて、液晶装置の駆動時に、当該液晶装置全体で消費される消費電力を低減でき、且つ各画素部における素子の高速動作が可能になる。
【００５０】
図５において、ＴＦＴアレイ基板１０上の蓄積容量７０よりも層間絶縁膜４２を介して上層側には、データ線６ａ及び中継層９３が設けられている。層間絶縁膜４１及び４２間には、部分的に絶縁膜６１が介在している。
【００５１】
データ線６ａは、半導体層１ａのデータ線側ソースドレイン領域１ｄに、層間絶縁膜４１、絶縁膜６１及び層間絶縁膜４２を貫通するコンタクトホール８１を介して電気的に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する機能も有している。
【００５２】
中継層９３は、層間絶縁膜４２上においてデータ線６ａと同層に形成されている。データ線６ａ及び中継層９３は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜４２上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線６ａ及び中継層９３を同一工程で形成できるため、装置の製造プロセスを簡便にできる。
【００５３】
図５において、画素電極９ａは、データ線６ａよりも層間絶縁膜４３を介して上層側に形成されている。画素電極９ａは、下部容量電極７１、コンタクトホール８３、８４及び８５並びに中継層９３を介して半導体層１ａの画素電極側ソースドレイン領域１ｅに電気的に接続されている。コンタクトホール８５は、層間絶縁層４３を貫通するように形成された孔部の内壁にＩＴＯ等の画素電極９ａを構成する導電材料が成膜されることによって形成されている。画素電極９ａの上側表面には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。
【００５４】
以上に説明した画素部の構成は、図４に示すように、各画素部に共通である。画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されている。
【００５５】
次に、上述した画素部のうちＴＦＴに関する構成について、図６を参照して詳細に説明する。ここに図６は、図４のＢ−Ｂ’線断面図である。尚、図６では、層間絶縁膜４２より上層側の構成要素については図示を省略している。
【００５６】
図６に示すように、下地絶縁膜１２には、凹部８１０が形成されている。凹部８１０は、下地絶縁膜１２の上側表面のうち、半導体層１ａが形成される部分を除く部分が、半導体層１ａが形成される部分よりも窪むように形成されている。尚、図７を参照して後に詳細に説明するが、凹部８１０は、半導体層１ａの前駆膜である半導体膜１ａａをパターニングする際のエッチング処理が下地絶縁膜１２に対しても施されることにより、下地絶縁膜１２の上側表面に形成される。
【００５７】
ゲート電極３ｂは、半導体層１ａのチャネル領域１ａ’に重なる本体部３ｂ１と凹部８１０内に延設された延設部３ｂ２とを有している。延設部３ｂ２は、３次元的に見て、半導体層１ａにおけるチャネル領域１ａ’に隣接した、壁状の遮光体として形成されている。言い換えれば、ゲート電極として機能する走査線３ａは、半導体層１ａのチャネル領域１ａの上面及び側面を覆うように形成されている。従って、半導体層１ａにおけるチャネル領域１ａ’に対して斜めに入射する光（即ち、Ｘ方向或いはＹ方向に沿った成分を有する光、例えば、図６中、矢印Ｐ１で示す方向に沿って入射する光）を、凹部８１０内に形成された延設部３ｂ２によって遮ることができる。つまり、延設部３ｂ２によって、半導体層１ａの側面の遮光性を強化できる。この結果、ＴＦＴ３０における光リーク電流を低減でき、画像表示におけるフリッカや画素ムラを低減できる。
【００５８】
次に、上述した本実施形態に係る液晶装置の製造方法について、図４から図６に加えて、図７を参照して説明する。ここに図７は、本実施形態に係る液晶装置の製造プロセスの各工程を示す工程図であり、図６に示した断面図に対応して示してある。尚、以下では、本実施形態に係る液晶装置の画素スイッチング用ＴＦＴを形成する工程について主に説明することとする。
【００５９】
先ず、図７（ａ）に示す工程において、ＴＦＴアレイ基板１０上の画像表示領域１０ａに、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等を積層して、所定パターンの下側遮光膜１１ａを形成する。この際、下側遮光膜１１ａは、所定パターンとして、後に形成するＴＦＴ３０と重なる部分を有するように、概ね格子状に形成される。
【００６０】
続いて、ＴＦＴアレイ基板１０の全面に下地絶縁膜１２を形成する。下地絶縁膜１２は、例えば、常圧又は減圧ＣＶＤ（Chemical Vapor Deposition）法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ等のシリケートガラス膜、窒化膜や酸化シリコン膜等から形成される。尚、下地絶縁膜１２の形成後、その表面を、ＣＭＰ処理（Chemical Mechanical Polishing）等の平坦化処理を施すことにより平坦化してもよい。
【００６１】
続いて、下地絶縁膜１２上に、例えばポリシリコン膜等の半導体膜１ａａを形成する。
【００６２】
次に、図７（ｂ）に示す工程において、半導体膜１ａａ上に所定パターンのレジスト膜５１０を形成した後、半導体膜１ａａに対してレジスト膜５１０を介してエッチング処理（図中、下向き矢印で示している）を施す。これにより、ＴＦＴ３０を構成する半導体層１ａを画素毎に形成する。この際、本実施形態では特に、半導体膜１ａａに対して施すエッチング処理を下地絶縁膜１２に対しても施すことにより、下地絶縁膜１２の上側表面に凹部８１０を形成する。即ち、半導体膜１ａａに対してエッチング処理を施す際、下地絶縁膜１２に対してオーバーエッチングが施されるように（即ち、図中、破線よりも下方にまでエッチング処理が施されるように）エッチング条件を設定する。このため、半導体膜１ａａのパターニングと下地絶縁膜１２における凹部８１０の形成とは、同一機会に行われる。よって、当該液晶装置の製造プロセスにおける製造工程数の増加を殆ど或いは全く招かない。言い換えれば、仮に、半導体膜１ａａをパターニングする際のエッチング処理とは異なるエッチング処理によって、下地絶縁膜１２に凹部８１０を形成する場合と比較して、製造工程数を削減できる。
【００６３】
このようなエッチング処理を行った後、レジスト膜５１０を除去する。
【００６４】
次に、図７（ｃ）に示す工程において、半導体層１ａを熱酸化することにより、半導体層１ａ上にゲート絶縁膜２を形成する。
【００６５】
続いて、ゲート電極３ｂを含む走査線３ａを、図４中のＸ方向に沿って延びるように、例えばタングステンシリサイド（ＷＳｉ）等の遮光性導電材料から形成する。この際、ゲート電極３ｂは、チャネル領域に重なる本体部３ｂ１と、この本体部３ｂ１から凹部８１０内に延設された延設部３ｂ２とを有するように形成される。図６を参照して上述したように、延設部３ｂ２によって、半導体層１ａの側面の遮光性を強化できる。
【００６６】
本実施形態では特に、上述したように、半導体膜１ａａに対して施すエッチング処理を下地絶縁膜１２に対しても施すことにより、下地絶縁膜１２の上側表面に凹部８１０を形成する。よって、延設部３ｂ２を半導体層１ａにより近い位置に形成することができる。即ち、仮に、半導体膜１ａａをパターニングする際のエッチング処理とは異なるエッチング処理によって、半導体層１ａの近傍に凹部を形成する場合には、この凹部を形成するためのエッチング処理を、半導体層１ａから例えば少なくとも公差分だけ離れて施す必要がある。しかるに本実施形態によれば、半導体膜１ａａをパターニングする際のエッチング処理を下地絶縁膜１２に対しても施すことにより凹部８１０を形成するので、凹部８１０を半導体層１ａにより近い位置に形成することができる。よって、半導体層１ａの側面に対する壁状の遮光体としての延設部３ｂ２を半導体層１ａにより近い位置に形成することができる。従って、半導体層１ａの側面の遮光性を更に強化できる。
【００６７】
その後、図５において、半導体層１ａに対して、不純物イオンをドープすることにより、半導体層１ａにデータ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅを形成して、ＴＦＴ３０を形成する。尚、ＴＦＴ３０を形成する工程には、通常の半導体集積化技術を用いることができる。続いて、ＴＦＴアレイ基板１０の全面に層間絶縁膜４１を形成する。層間絶縁膜４１は、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ等のシリケートガラス膜、窒化膜や酸化シリコン膜等から形成される。尚、層間絶縁膜４１の形成後、その表面を、例えばＣＭＰ処理等によって平坦化してもよい。続いて、層間絶縁膜４１の表面の所定位置にエッチング処理を施し、画素電極側ソースドレイン領域１ｅに達する深さのコンタクトホール８３を開孔する。続いて、導電性のポリシリコン膜を積層し、所定パターンの下部容量電極７１を形成する。下部容量電極７１は、コンタクトホール８３によって画素電極側ソースドレイン領域１ｅとひとつながりに接続される。続いて、絶縁膜６１を層間絶縁膜４１及び下部容量電極７１上に積層する。続いて、絶縁膜６１上に、所定パターンのレジストを積層し、エッチングを行うことにより、下部容量電極７１が露出するように開口を形成する。このとき、絶縁膜６１が、下部容量電極７１の上に乗り上げた部分を残すように形成する。このような絶縁膜６１を形成することにより、絶縁膜６１を形成しない場合と比較して、下部容量電極７１の端面と後に形成する上部容量電極３００ａの端面との層間距離を増大させることができるので、下部容量電極７１の端面と上部容量電極３００ａの端面間の意図しない電流リークの発生を防止できる。続いて、所定パターンの誘電体膜７５を、例えば窒化シリコン膜から形成する。続いて、誘電体膜７５上にＡｌ膜を積層して、所定のパターンの上部容量電極３００ａ（言い換えれば、容量線３００（図４参照））を形成することで、蓄積容量７０を形成する。続いて、ＴＦＴアレイ基板１０の全面に層間絶縁膜４２を積層する。続いて、その表面の所定位置にエッチングを施し、コンタクトホール８１及び８４を開孔する。続いて、層間絶縁膜４２上に、データ線６ａ及び中継層９３を形成する。データ線６ａは、絶縁膜６１、層間絶縁膜４１及び４２を貫通するコンタクトホール８１によって、データ線側ソースドレイン領域１ｄとひとつながりに接続する。中継層９３は、コンタクトホール８４によって、下部容量電極７１とひとつながりに接続する。続いて、ＴＦＴアレイ基板１０の全面に層間絶縁膜４３を積層する。続いて、その表面の所定位置にエッチングを施し、コンタクトホール８５を開孔する。続いて、層間絶縁膜４３の表面の所定位置に画素電極９ａを形成する。画素電極９ａは、コンタクトホール８５によって、中継層９３とひとつながりに接続する。
【００６８】
以上説明した液晶装置の製造方法によれば、上述した液晶装置を製造することができる。ここで特に、半導体膜１ａａに対して施すエッチング処理を下地絶縁膜１２に対しても施すことにより、下地絶縁膜１２の上側表面に凹部８１０を形成するので、凹部８１０を形成するための工程を別個に設けるなど工程数を増加させる必要がなく、ゲート電極３ｂを、凹部８１０内に延設された延設部３ｂ２を有するように形成できる。このような延設部３ｂ２によって、半導体層１ａの側面の遮光性を高め、ＴＦＴ３０における光リーク電流の発生を低減できる。
【００６９】
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置の製造方法もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００７０】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ’線断面図である。
【図３】第１実施形態に係る液晶装置の複数の画素部の等価回路図である。
【図４】第１実施形態に係る液晶装置の複数の画素部の平面図である。
【図５】図４のＡ−Ａ’線断面図である。
【図６】図４のＢ−Ｂ’線断面図である。
【図７】第１実施形態に係る液晶装置の製造プロセスの各工程を示す工程図である。
【符号の説明】
【００７１】
１ａ…半導体層、１ａ’…チャネル領域、１ａａ…半導体膜、３ａ…走査線、３ｂ、３ｂ１、３ｂ２…ゲート電極、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…下側遮光膜、１２…下地絶縁膜、２０…対向基板、２１…対向電極、２３…遮光膜、３０…ＴＦＴ、５０…液晶層、５２…シール材、５３…額縁遮光膜、７０…蓄積容量、７１…下部容量電極、７５…誘電体膜、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、３００ａ…上部容量電極、８１０…凹部
【図１】
2008216940.tif 000003
【図２】
2008216940.tif 000004
【図３】
2008216940.tif 000005
【図４】
2008216940.tif 000006
【図５】
2008216940.tif 000007
【図６】
2008216940.tif 000008
【図７】
2008216940.tif 000009