(57)【要約】【課題】電流電圧変換利得を制御可能な構成において出力における波形歪みを低減しつつ、入力の帯域制限を緩和すること。【解決手段】この光受信器１は、フォトダーオード２からの電流信号ＩＩＮが入力される増幅器４と、増幅器４の入力端子３ａと出力端子３ｂとの間に並列に接続された複数の帰還抵抗部５ａ，５ｂ，５ｃ，５ｄ，５ｅとを備え、これらの帰還抵抗部５ａ，５ｂ，５ｃ，５ｄ，５ｅのうちの１つである帰還抵抗部５ａは抵抗Ｒ１，Ｒ２で構成され、他の帰還抵抗部５ｂ，５ｃ，５ｄ，５ｅは、半導体スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４と、半導体スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を挟むように半導体スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４に直列に接続された抵抗を有する。【選択図】図１
2008227948.tif 000002
【特許請求の範囲】
【請求項１】
受光素子からの電流信号が入力される増幅器と、
前記増幅器の入力端子と出力端子との間に並列に接続された複数の帰還抵抗部とを備え、
前記複数の帰還抵抗部のうちの少なくとも１つの帰還抵抗部は抵抗素子で構成され、前記複数の帰還抵抗部のうちの他の帰還抵抗部は、半導体スイッチ素子と、前記半導体スイッチ素子を挟むように前記半導体スイッチ素子に直列に接続された第１及び第２抵抗素子とを有する、
ことを特徴とする光受信器。
【請求項２】
受光素子からの電流信号が入力される増幅器と、
前記増幅器の入力端子と出力端子との間に直列に接続された複数の帰還抵抗部とを備え、
前記複数の帰還抵抗部のうちの少なくとも１つの帰還抵抗部は、抵抗素子と該抵抗素子に並列に接続された半導体スイッチ素子とを含み、
前記入力端子及び前記出力端子と前記半導体スイッチ素子とのそれぞれの間には、該スイッチ素子に直列に接続された抵抗素子を有する、
ことを特徴とする光受信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信において光信号を受信する光受信器に関するものである。
【背景技術】
【０００２】
従来から、光ファイバ等を使用した光通信において光信号を受信するために光受信器が用いられている。この光受信器には、トランスインピーダンスアンプ（前置増幅回路）が内蔵され、トランスインピーダンスアンプによって受光素子から入力された電流信号が、電流−電圧変換および増幅される。
【０００３】
例えば、下記特許文献１には、受光素子に接続された増幅器と、その増幅器の入出力間に接続された複数の帰還抵抗と、それぞれの帰還抵抗と増幅器の入力点との間に接続された複数のスイッチとからなる前置増幅回路が開示されている。この前置増幅回路では、スイッチを制御することにより全体の帰還抵抗の値が可変にされて電流電圧変換利得を制御する。また、同文献には、帰還抵抗として可変抵抗を用い、増幅器としてオープンループ利得を制御可能なものを用いた構成も開示されている。このような構成を用いて、最小受信光で利得を確保し、最大受信光では回路飽和による出力波歪みを防止する。
【特許文献１】特開２００１−１９６８７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述したような複数の帰還抵抗を切り替えて制御する場合には、ＭＯＳトランジスタ等のスイッチの寄生容量の影響により、帯域制限や電流電圧変換の周波数利得においてピーキングが生じてしまう傾向にあった。また、帰還抵抗を可変抵抗にすることにより、回路飽和による出力歪みは低減されるが、帰還抵抗のスイッチ手段自体にも寄生成分（寄生容量等）があり、これによる出力波形歪みや帯域劣化を防ぐことができない。
【０００５】
そこで、本発明は、かかる課題に鑑みて為されたものであり、電流電圧変換利得を制御可能な構成において出力における波形歪みを低減しつつ、入力の帯域制限を緩和することが可能な光受信器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の光受信器は、受光素子からの電流信号が入力される増幅器と、増幅器の入力端子と出力端子との間に並列に接続された複数の帰還抵抗部とを備え、複数の帰還抵抗部のうちの少なくとも１つの帰還抵抗部は抵抗素子で構成され、複数の帰還抵抗部のうちの他の帰還抵抗部は、半導体スイッチ素子と、半導体スイッチ素子を挟むように半導体スイッチ素子に直列に接続された第１及び第２抵抗素子とを有する。
【０００７】
また、本発明の光受信器は、受光素子からの電流信号が入力される増幅器と、増幅器の入力端子と出力端子との間に直列に接続された複数の帰還抵抗部とを備え、複数の帰還抵抗部のうちの少なくとも１つの帰還抵抗部は、抵抗素子と該抵抗素子に並列に接続された半導体スイッチ素子とを含み、入力端子及び出力端子と半導体スイッチ素子とのそれぞれの間には、該スイッチ素子に直列に接続された抵抗素子を有する。
【０００８】
このような光受信器においては、増幅器と帰還抵抗部とを含む前置増幅回路をその入力側及び出力側から見た場合には、半導体スイッチ素子を挟んで抵抗素子が配置されている。これにより、半導体スイッチ素子によって帰還抵抗部全体の抵抗値が制御可能にされる構成において、増幅器の入力端子及び出力端子に半導体スイッチ素子の寄生成分が直に配置されないので、出力の周波数特性におけるピーキングの発生、及び入力の帯域制限の発生を効果的に防止することができる。
【発明の効果】
【０００９】
本発明の光受信器によれば、電流電圧変換利得を制御可能な構成において出力における波形歪みを低減しつつ、入力の帯域制限を緩和することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しつつ本発明に係る光受信器の製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。
【００１１】
［第１実施形態］
図１は、本発明の第１実施形態に係る光受信器１を示す回路図である。同図に示すように、光受信器１は、外部からの入力光を受光して入力光強度に応じた電流信号ＩＩＮを生成するアバランシェフォトダイオード、ＰＩＮフォトダーオード等のＰＤ（受光素子）２と、ＰＤ２のアノードに接続され、ＰＤ２によって生成される電流信号ＩＩＮを電流−電圧変換及び増幅して出力電圧ＶＯＵＴを生成するトランスインピーダンスアンプ３とを備えている。
【００１２】
詳細には、トランスインピーダンスアンプ３は、その入力端子３ａと出力端子３ｂとの間に接続された増幅器４と、入力端子３ａと出力端子３ｂとの間で増幅器４に対して並列に接続された複数の帰還抵抗部５ａ，５ｂ，５ｃ，５ｄ，５ｅと、帰還抵抗部５ｂ，５ｃ，５ｄ，５ｅに接続されたコントローラ（制御回路）６とから構成されている。
【００１３】
増幅器４は、２つの増幅器用トランジスタＴ１，Ｔ２、及び抵抗素子ＲＣ１，ＲＣ２，ＲＥ１，ＲＥ２を含む増幅回路である。この増幅器用トランジスタＴ１のベースには、入力端子３ａを介してＰＤ２のアノードが接続され、そのコレクタには、コレクタ抵抗ＲＣ１を介してバイアス電圧ＶＣＣが印加され、そのエミッタは、エミッタ抵抗ＲＥ１を介して接地されている。増幅器用トランジスタＴ２のベースは、増幅器用トランジスタＴ１のコレクタに接続され、増幅器用トランジスタＴ２のコレクタは、コレクタ抵抗ＲＣ２を介してバイアス電圧ＶＣＣが印加され、そのエミッタは、エミッタ抵抗ＲＥ２を介して接地されている。この増幅器用トランジスタＴ２のコレクタに出力端子３ｂが接続されている。このような構成により、増幅器４は、入力された電流信号ＩＩＮの増減に応じた出力電圧ＶＯＵＴを生成する。
【００１４】
このような増幅器４の増幅器用トランジスタＴ１のベースと増幅器用トランジスタＴ２のエミッタとの間、すなわち、入力端子３ａと出力端子３ｂとの間において増幅器用トランジスタＴ２を挟んだ状態で、互いに並列に複数の帰還抵抗部５ａ，５ｂ，５ｃ，５ｄ，５ｅが接続されている。複数の帰還抵抗部のうちの１つである帰還抵抗部５ａは、２つの抵抗Ｒ１，Ｒ２が直列に接続された構成を有する。これに対して、帰還抵抗部５ｂは、半導体スイッチＳＷ１と、半導体スイッチＳＷ１を挟むように半導体スイッチＳＷ１に直列に接続された抵抗Ｒ３，Ｒ４からなる。同様に、帰還抵抗部５ｃ，５ｄ，５ｅは、それぞれ、半導体スイッチＳＷ２，ＳＷ３，ＳＷ４を挟むように直列抵抗が接続された回路構成を有する。すなわち、複数の帰還抵抗部５ａ，５ｂ，５ｃ，５ｄ，５ｅのうちの帰還抵抗部５ａ以外のものは、半導体スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を抵抗で挟むような構成を成している。これらの半導体スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４としては、ＩＣに内蔵できるという点でＭＯＳトランジスタが好適に用いられる。
【００１５】
複数の帰還抵抗部５ａ，５ｂ，５ｃ，５ｄ，５ｅによって構成される帰還抵抗は、全体の抵抗値に応じた増幅器４に対する負帰還作用を有する。従って、帰還抵抗部５ａ，５ｂ，５ｃ，５ｄ，５ｅ全体の抵抗値によって、トランスインピーダンスアンプ３における電流−電圧変換利得が決定される。例えば、全体の帰還抵抗値が大きい場合は、電流−電圧変換利得の絶対値は大きくなり、全体の帰還抵抗値が小さい場合は、電流−電圧変換利得の絶対値は小さくなる。
【００１６】
帰還抵抗部５ｂ，５ｃ，５ｄ，５ｅのそれぞれの半導体スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の制御端子には、コントローラ６が接続されている。このコントローラ６は、外部からの制御信号Ｓに応じて、半導体スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を選択的に切り換える。具体的には、コントローラ６には、外部から２ビットのデジタル信号が制御信号Ｓとして入力される。そこで、コントローラ６は、この制御信号Ｓに応じて半導体スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の中から任意の数及び組み合わせのスイッチをオンさせることによって、帰還抵抗部５ｂ，５ｃ，５ｄ，５ｅの２つの抵抗間を選択的に導通させる。このようなコントローラ６の機能により、帰還抵抗部５ａ，５ｂ，５ｃ，５ｄ，５ｅ全体の抵抗値の大きさが、制御信号Ｓに応じて段階的に選択可能にされる。
【００１７】
以上説明した光受信器１の作用について、比較例と対比しつつ説明する。
【００１８】
光受信器１においては、帰還抵抗部５ｂ，５ｃ，５ｄ，５ｅは半導体スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４が２つの抵抗に挟まれた構造を有するが、他の構成として図２に示すように、半導体スイッチＳＷ９１の入力側に１つの抵抗Ｒ９１が接続されたような構成も採りうる。この場合、半導体スイッチＳＷ９１のソース及びドレインには寄生容量が存在するので、増幅器用トランジスタＴ２のエミッタ抵抗ＲＥ２に並列にこの寄生容量が接続されるのと等価になる。従って、入力周波数によって増幅器用トランジスタＴ２の電流増幅率の変動が生じる結果、出力電圧ＶＯＵＴの周波数特性にピーキングが生じる。このピーキングは出力電圧ＶＯＵＴにおいて波形リンギング等の悪影響を及ぼす。
【００１９】
また、図３に示すように、半導体スイッチＳＷ９２の出力側に１つの抵抗Ｒ９２が接続されたような構成も採りうる。この場合、トランスインピーダンスアンプ３の入力端子から見た場合に、半導体スイッチＳＷ９１の寄生容量分だけ入力容量が増加するため、トランスインピーダンスアンプ３の帯域特性を劣化させる。この帯域特性の劣化を防ぐために帰還抵抗値を小さくする方法もあるが、これではトランスインピーダンスアンプ３の感度を低下させてしまう。
【００２０】
これに対して、光受信器１の帰還抵抗部５ｂにおいては、半導体スイッチＳＷ１がトランスインピーダンスアンプ３の入力端子３ａ及び出力端子３ｂに直に配置されずに、抵抗Ｒ３又は抵抗Ｒ４を挟んで配置されている。これにより、半導体スイッチＳＷ１の寄生容量が入力側又は出力側に配置されることによる影響を抑えることができる。すなわち、トランスインピーダンスアンプ３の出力電圧ＶＯＵＴの周波数特性におけるピーキングの発生、及び入力の帯域制限の発生を効果的に防止することができる。
【００２１】
次に、表１には、本実施形態の光受信器１の効果を説明するために電流−電圧変換利得、帯域特性、及びピーキング有無をシミュレーションした結果を示す。表１における「抵抗を分割設置」の場合は、図４に示すような等価回路における各特性をシミュレーションした。具体的には、ＰＤ２を電流源ＩＩＮと容量550fFのコンデンサとの並列回路で置き換え、バイアス電圧ＶＣＣが3.3V、増幅器用トランジスタＴ１のコレクタ抵抗が1.5KΩ、増幅器用トランジスタＴ２のコレクタ抵抗及びエミッタ抵抗が900Ωであるとし、帰還抵抗部をオン状態のＭＯＳトランジスタが抵抗値3.75kΩの２つの抵抗で挟まれた構成であるとした。これに対して、「ＭＯＳトランジスタ無し」の場合は、図４の帰還抵抗部においてＭＯＳトランジスタが無い場合、「出力側にＭＯＳトランジスタ設置」においては、図４の帰還抵抗部の出力側に直にＭＯＳトランジスタが配置された場合、「入力側にＭＯＳトランジスタ設置」においては、図４の帰還抵抗部の入力側に直にＭＯＳトランジスタが配置された場合を想定した。また、ピーキング有無は、出力電圧のＶＯＵＴの周波数特性において、低周波のフラット部分から上昇したピークが存在するか否かで判定し、帯域は低周波のフラット部分から３ｄＢ下降した周波数までの帯域を測定した。
【表１】
2008227948.tif 000003
【００２２】
この結果により、出力側にＭＯＳトランジスタを配置する場合に発生する利得ピーキングや、入力側にＭＯＳトランジスタを配置する場合に発生する帯域劣化が、ＭＯＳトランジスタの両端に帰還抵抗を分割して配置することにより抑えられ、良好な特性が得られることが分かる。従って、このような帰還抵抗部が並列接続された構成は、複数の帰還抵抗を切り替える際に有利な構成である。
【００２３】
［第２実施形態］
次に、本発明の第２実施形態について説明する。
【００２４】
図５は、本発明の第２実施形態に係る光受信器２１を示す回路図である。同図に示す光受信器２１は、第１実施形態に係る光受信器１と比較すると、帰還抵抗部に関する構成が異なっている。
【００２５】
具体的には、光受信器２１のトランスインピーダンスアンプ２３は、その入力端子３ａと出力端子３ｂとの間において増幅器用トランジスタＴ２を挟んだ状態で、互いに直列に接続された複数の帰還抵抗部２５ａ，２５ｂ，２５ｃ，２５ｄを含んでいる。これらの帰還抵抗部のうちの入力端子３ａ及び出力端子３ｂに直接接続された帰還抵抗部２５ａ，２５ｄは、それぞれ、１つの抵抗Ｒ２１，Ｒ２４から構成されている。これに対して、入力端子３ａ及び出力端子３ｂと他の帰還抵抗部を介して接続されている帰還抵抗部２５ｂ，２５ｃは、それぞれ、１つの抵抗Ｒ２２，Ｒ２３とその抵抗Ｒ２２，Ｒ２３に並列に接続された１つの半導体スイッチＳＷ２１，ＳＷ２２を有する。このように、入力端子３ａ又は出力端子３ｂに直接接続されていない帰還抵抗部は、抵抗とスイッチ素子とが並列に接続された構成をとっている。これにより、入力端子３ａ及び出力端子３ｂと半導体スイッチＳＷ２１，ＳＷ２２とのそれぞれの間には、半導体スイッチＳＷ２１，ＳＷ２２と直列に接続された抵抗が備えられていることになる。
【００２６】
複数の帰還抵抗部２５ｂ，２５ｃのそれぞれの半導体スイッチＳＷ２１，ＳＷ２２の制御端子には、コントローラ６が接続されている。コントローラ６は、制御信号Ｓに応じて半導体スイッチＳＷ２１，ＳＷ２２を選択的に切り替えることにより、抵抗Ｒ２２，Ｒ２３の両端を短絡させる。このようにして、帰還抵抗部２５ａ，２５ｂ，２５ｃ，２５ｄ全体の抵抗値の大きさが段階的に制御される。
【００２７】
このような光受信器２１によっても、半導体スイッチＳＷ２１，ＳＷ２２の寄生容量が入力側又は出力側に配置されることによる影響を抑えることができる。すなわち、トランスインピーダンスアンプ２３の出力電圧ＶＯＵＴの周波数特性におけるピーキングの発生、及び入力の帯域制限の発生を効果的に防止することができる。
【００２８】
表２〜４には、本実施形態の光受信器２１の効果を説明するために電流−電圧変換利得及び帯域特性をシミュレーションした結果を示す。表２は、高速モード（半導体スイッチＳＷ２１：オン、半導体スイッチＳＷ２２：オン）時、表３は、中速モード（半導体スイッチＳＷ２１：オフ、半導体スイッチＳＷ２２：オン）時、表４は、低速モード（半導体スイッチＳＷ２１：オフ、半導体スイッチＳＷ２２：オフ）時における等価回路における各特性をシミュレーションした。具体的には、ＰＤ２を電流源ＩＩＮと容量435fFのコンデンサとの並列回路で置き換え、バイアス電圧ＶＣＣが3.3V、増幅器用トランジスタＴ１のコレクタ抵抗が200Ω、増幅器用トランジスタＴ２のコレクタ抵抗及びエミッタ抵抗が130Ωであるとし、帰還抵抗部の抵抗Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４をそれぞれ、700Ω，700Ω，2100Ω，700Ωとした。各表２〜４における接続態様「入力側抵抗無し」は、抵抗Ｒ２１を取り除き、かつ抵抗Ｒ２４の抵抗値を倍にした構成が想定され、接続態様「出力側抵抗無し」は、抵抗Ｒ２４を取り除き、かつ抵抗Ｒ２１の抵抗値を倍にした構成が想定されている。これらのシミュレーション結果は、入力側や出力側にＭＯＳトランジスタスイッチを配置することによる帯域劣化が、入力側及び出力側に抵抗を配置することにより抑えられ、特に高速モードで良好な特性を得られていることを意味している。また、中速モードでも本実施形態の利点は同様であり、低速モードでも悪影響が及ぼされていないことがわかる。
【表２】
2008227948.tif 000004
【表３】
2008227948.tif 000005
【表４】
2008227948.tif 000006
【００２９】
なお、本発明は、前述した実施形態に限定されるものではない。光受信器１において互いに並列に接続された帰還抵抗部、又は光受信器２１において互いに直列に接続された帰還抵抗部は、特定の数には限定されず、例えば、帰還抵抗を帰還抵抗部５ａ，５ｂのみで構成してもよい。
【００３０】
また、光受信器２１において入力端子３ａ又は出力端子３ｂに直接接続されていない帰還抵抗部２５ｂ，２５ｃの一部がスイッチ素子を含まない構成であってもよい。また、光受信器２１の帰還抵抗部が、図６に示す構成であってもよい。すなわち、帰還抵抗部が、半導体スイッチと抵抗とからなる並列回路であって、その並列回路が半導体スイッチの入力端子３ａ又は出力端子３ｂ側の電流端子に直列に接続された抵抗をさらに備えるものであってもよい。このとき、入力端子３ａ又は出力端子３ｂに接続された抵抗のみからなる帰還抵抗部は不要となる。
【００３１】
また、帰還抵抗部５ｂ，５ｃ，５ｄ，５ｅ，２５ｂ，２５ｃに含まれる半導体スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ２１，ＳＷ２２としては、バイポーラトランジスタ等の他のスイッチ素子を用いてもよい。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１実施形態に係る光受信器を示す回路図である。
【図２】図１の帰還抵抗部とは別の構成を示す回路図である。
【図３】図１の帰還抵抗部とは別の構成を示す回路図である。
【図４】本実施形態の光受信器の効果を説明するための等価回路を示す回路図である。
【図５】本発明の第２実施形態に係る光受信器を示す回路図である。
【図６】図５の帰還抵抗部の変形例を示す回路図である。
【符号の説明】
【００３３】
１，２１…光受信器、２…フォトダーオード（受光素子）、３，２３…トランスインピーダンスアンプ、３ａ…入力端子、３ｂ…出力端子、４…増幅器、５ａ，５ｂ，５ｃ，５ｄ，５ｅ，２５ａ，２５ｂ，２５ｃ，２５ｄ…帰還抵抗部、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４…抵抗素子、ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ２１，ＳＷ２２…半導体スイッチ。      
【図１】
2008227948.tif 000007
【図２】
2008227948.tif 000008
【図３】
2008227948.tif 000009
【図４】
2008227948.tif 000010
【図５】
2008227948.tif 000011
【図６】
2008227948.tif 000012