(57)【要約】【課題】簡単な構成で増幅の効率を高めることができる増幅装置を提供する。【解決手段】検波器１は供給された入力信号を検波し、入力信号の電力を電圧に変換して、入力信号のエンベロープを出力する。コンパレータ回路２は、出力された入力信号のエンベロープが基準電圧以上となった場合にＨｉｇｈレベルとなるパルス信号を出力する。そして、このコンパレータ回路３から出力されるパルス信号を増幅器３において所望の値に増幅し、コンデンサ４により固定のドレイン電圧端子にＡＣ結合させて固定電圧Ｖｄに加算する。このように構成することで、固定電圧Ｖｄの値を低下させることが可能となり、増幅の効率を高めることができる。【選択図】      図１
2008227598.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を第１の信号と第２の信号とに分配する分配手段と、
外部から与えられる駆動信号のレベルに基づいて飽和出力レベルが制御され、前記分配された第１の信号を増幅する増幅器と、
前記第２の信号を検波してこの第２の信号の検波信号を出力する検波器と、
前記検波器から出力された検波信号を基準値と比較し、前記検波信号が前記基準値と比べて高いレベルにある場合にＨｉｇｈレベルとなるパルス信号を出力する比較器と、
前記パルス信号を固定レベル信号と加算して前記駆動信号を生成する生成手段と
を具備することを特徴とする増幅装置。
【請求項２】
前記増幅器に入力される第１の入力信号を前記駆動信号の位相に合わせて遅延させる遅延素子をさらに具備することを特徴とする請求項１記載の増幅装置。
【請求項３】
前記生成手段は、前記パルス信号を交流結合により前記固定レベル信号と加算することを特徴とする請求項１記載の増幅装置。
【請求項４】
前記増幅器は、外部から印加されるドレイン電圧のレベルにより飽和出力レベルが制御され、前記分配された第１の信号を増幅するＦＥＴ（Field Effect Transistor：電界効果トランジスタ）であり、
前記生成手段は、前記パルス信号を前記固定レベル信号と加算して前記ドレイン電圧を生成することを特徴とする請求項１記載の増幅装置。
【請求項５】
前記増幅器は、主増幅器と副増幅器とを備えるドハティ型増幅器であり、前記主増幅器は、前記駆動信号のレベルに基づいて飽和出力レベルが制御され、前記分配された第１の信号を増幅することを特徴とする請求項１記載の増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＣＤＭＡ（Code Division Multiple Access）やＯＦＤＭ（Orthogonal Frequency Division Multiplex）等のマイクロ波通信に用いられる増幅装置に関する。
【背景技術】
【０００２】
ＣＤＭＡやＯＦＤＭ等のように、平均電力に対するピーク電力が高い信号を増幅するには、増幅器の平均出力電力より、増幅器の飽和レベルを高くする（バックオフをとる）必要がある。しかし、飽和レベルからバックオフをとって使用すると、増幅器の効率は低下してしまう。この問題を解決する手段の１つとして、エンベロープ・トラッキングという手法がある。エンベロープ・トラッキングとは、入力信号の包絡線（エンベロープ）の瞬時電力の大きさに応じて、ＦＥＴ（Field Effect Transistor：電界効果トランジスタ）のドレイン電圧を制御する手法である。エンベロープ信号が大きい時に、ドレイン電圧を高くし、飽和出力レベルを高くすることでＦＥＴを常に飽和出力に近い状態で使用することができる。これにより、電力消費の増加を防ぎ増幅器の効率を高めることが可能となる（例えば、特許文献１を参照。）。
【特許文献１】米国特許第６，０９７，２５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、現状の携帯電話で使用されているＣＤＭＡ信号のエンベロープ波形の周波数は数ＭＨｚ程度であるため、ＦＥＴのドレイン電圧を供給する通常のＤＣ／ＤＣコンバータをこの速度で効率よく制御するのは困難である。このため、上記エンベロープ・トラッキングの手法を適用してもエンベローブに応じて増幅器のドレイン電圧を制御する回路の消費電力が増大し、増幅器の効率を改善することができないという問題があった。
【０００４】
この発明は上記事情に着目してなされたもので、その目的とするところは、簡単な構成で増幅の効率を高めることができる増幅装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するためにこの発明に係わる増幅装置は、入力信号を第１の信号と第２の信号とに分配する分配手段と、外部から与えられる駆動信号のレベルに基づいて飽和出力レベルが制御され、前記分配された第１の信号を増幅する増幅器と、前記第２の信号を検波してこの第２の信号の検波信号を出力する検波器と、前記検波器から出力された検波信号を基準値と比較し、前記検波信号が前記基準値と比べて高いレベルにある場合にＨｉｇｈレベルとなるパルス信号を出力する比較器と、前記パルス信号を固定レベル信号と加算して前記駆動信号を生成する生成手段とを具備することを特徴とする。
【０００６】
上記構成による増幅装置では、検波された入力信号のエンベロープの瞬時電力の大きさに基づいたパルス信号を出力し、このパルス信号のレベルに応じた駆動信号を生成して増幅器に与える。このように構成することで、簡易な構成でエンベロープ・トラッキング回路を実現することが可能となる。
【発明の効果】
【０００７】
この発明によれば、簡単な構成で増幅の効率を高めることができる増幅装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照しながら本発明の実施の形態を詳細に説明する。  
（第１の実施形態）  
図１は、この発明に係る増幅装置の第１の実施形態を示すブロック図である。  
増幅装置１００は、検波器１と、コンパレータ回路２と、増幅器３と、コンデンサ４と、コイル５と、ＦＥＴ６と、遅延素子７とを備える。図１において、入力信号は２系統に分配されて、検波器１と遅延素子７とにそれぞれ供給される。検波器１は、供給された入力信号を検波し、入力信号の電力を電圧に変換して、入力信号のエンベロープを出力する。検波器１の出力にはコンパレータ回路２が接続される。
【０００９】
図２は、コンパレータ回路２の動作を説明する図である。コンパレータ回路２には、検波器１から出力されたエンベロープ（包絡線）と、例えば、図２に示すような平均電力レベルよりも６ｄＢ高い値に対応した基準電圧とが与えられる。コンパレータ回路２は、例えば入力信号のエンベロープが基準電圧以上となった場合にＨｉｇｈレベルとなる、パルス信号を出力する。
【００１０】
このコンパレータ回路３から出力されるパルス信号を増幅器３において所望の振幅に調整し、コンデンサ４により固定のドレイン電圧端子に交流（ＡＣ：Alternating Current）結合させて固定電圧Ｖｄに加算する。遅延素子７は、ＦＥＴ６に入力される入力信号をドレイン電圧の位相に合わせて遅延させる。
【００１１】
さて、図３にＣＤＭＡ信号のＣＣＤＦ（Complementary Cumulative Distribution Function）カーブの一例を示す。図２において、横軸は発生確率、縦軸は平均電力からの瞬時電力のレベル差である。この例ではピークの電力は９ｄＢ程度であるが、平均電力から６ｄＢ以上の瞬時電力が発生する確率は１％程度であることを示している。よって、この時間のみ飽和を防ぐようにする。
【００１２】
すなわち、増幅装置１００において、固定電圧Ｖｄの値は、瞬時電力が平均電力から６ｄＢ分高いレベルまで対応できる値に調整しておく。コンパレータ回路２は、上記１％の発生確率に相当する６ｄＢ以上の瞬時電力が入力された時に、Ｈｉｇｈレベルとなるパルス信号を出力する。このパルス信号の振幅電圧分を増幅器３によって調節し、コンデンサ４を介して固定電圧Ｖｄに加算する。この加算された電圧をＦＥＴ６が飽和を避ける電圧とすることにより、常時動作では瞬時電力で３ｄＢ分、固定電圧Ｖｄの値を低下させることができる。
【００１３】
図４は、上記パルス信号をコンデンサ４によりＡＣ結合する動作を説明する模式的な図である。例えば、固定の電圧Ｖｄが＋１０Ｖであり、これに２Ｖｐ−ｐのパルス信号をコンデンサ４によりＡＣ結合させると、パルス信号のＤｕｔｙ比が５０％であればＦＥＴ６にかかる電圧は＋９〜＋１１Ｖとなる。一方、Ｄｕｔｙ比が１０％であれば、ＦＥＴ６にかかる電圧は＋９．８Ｖ〜＋１１．８Ｖとなる。同様に、Ｄｕｔｙ比が１％であればＦＥＴ６にかかる電圧は＋９．９８Ｖ〜＋１１．９８Ｖとなる。このように、Ｄｕｔｙ比が低くなるほど、コンデンサ４によるＡＣ結合により、固定電圧Ｖｄにパルス信号の振幅電圧分だけ加算された電圧がＦＥＴ６に印加される。したがって、上記図２においては瞬時電力が基準電圧（６ｄＢ）より３ｄＢ分増加した場合に、この加算された２Ｖ（またはその調整値）の電圧により飽和を防ぐことができればよい。
【００１４】
また、増幅器３は加算する電圧２Ｖ分のみ出力できればよく、飽和時に必要なドレイン電圧１２Ｖ分を出力する必要はない。このため、エンベローブ信号を増幅する回路の消費電力を削減できるため、従来の、エンベローブ信号を増幅する回路の消費電力が大きく、増幅器全体の効率が改善できないという問題も解決することができる。
【００１５】
以上述べたように上記第１の実施形態では、検波器１は供給された入力信号を検波し、入力信号の電力を電圧に変換して、入力信号のエンベロープを出力する。コンパレータ回路２は、出力された入力信号のエンベロープが基準電圧以上となった場合にＨｉｇｈレベルとなるパルス信号を出力する。そして、このコンパレータ回路３から出力されるパルス信号を増幅器３において所望の値に増幅し、コンデンサ４により固定のドレイン電圧端子にＡＣ結合させて固定電圧Ｖｄに加算する。このように構成することで、固定電圧Ｖｄの値を低下させることが可能となり、増幅の効率を高めることができる。
【００１６】
また、エンベローブ信号を増幅する増幅器２の出力電圧は固定電圧Ｖｄからの不足分だけを出力できればよいので、エンベローブ増幅器２の消費電力を削減でき、増幅器全体の消費電力を削減できる。  
すなわち、検波された入力信号のエンベロープが確率的にわずかな時間のみ基準電圧を越えるとＨｉｇｈレベルとなるパルス信号が出力され、このパルス信号を増幅器の駆動信号として加算することで、擬似的にエンベロープ・トラッキングを実現することが可能となる。なお、図１のいずれの素子（増幅器以外）も、ＣＤＭＡなどの高周波に対応可能であるものとする。したがって上記第１の実施形態によれば、従来のエンベロープに対応した補正回路を用いることなく簡単な構成で増幅装置全体の効率を向上させることができる。
【００１７】
（第２の実施形態）  
第２の実施形態は、上記第１の実施形態の手法をドハティ型増幅器（以下ドハティアンプと称する）に適用したものである。  
図４は、この発明に係る増幅装置の第２の実施形態を示すブロック図である。増幅装置２００は、検波器１と、コンパレータ回路２と、増幅器３と、コンデンサ４と、コイル５と、遅延素子７と、増幅器８と、ドハティアンプ９とを備える。図４において、図１と同一構成の部分には同一符号を付し、詳しい説明は省略する。
【００１８】
ドハティアンプ９は、ハイブリッド回路９１と、主増幅器となるキャリアアンプ９２と、副増幅器となるピークアンプ９３と、インピーダンス整合器９４とを備える。キャリアアンプ９２は、入力信号の電力レベルにかかわらず増幅を行う。これに対し、ピークアンプ９３は、瞬時入力電力が十分大きい場合にのみオン状態となり入力信号を増幅するものである。
【００１９】
増幅装置２００において、遅延素子７により遅延された入力信号は、増幅器８において所定の値に増幅されハイブリッド回路９１に供給される。ハイブリッド回路９１は、供給された信号を２系統に分配し、一方をキャリアアンプ９２に入力し、他方をピークアンプ９３に入力する。
【００２０】
上記第１の実施形態による擬似的なエンベロープ・トラッキングの手法により、入力信号のエンベロープの瞬時電力の大きさに基づいたパルス信号が出力され、キャリアアンプ９２には、このパルス信号のレベルに応じた駆動信号が供給される。そして、キャリアアンプ９２の出力はピークアンプ９３の出力と合成され、インピーダンス整合器９４を介して出力信号として取り出される。
【００２１】
キャリアアンプ９２とピークアンプ９３が同じ飽和電力であるＦＥＴを用いた理想的なドハティアンプ９の効率は６ｄＢバックオフ点にピークを持つ。もし、入力信号の平均電力とピーク電力との差が９ｄＢ程度であれば、9ｄＢ分ドレイン電圧を制御する必要はなく、３ｄＢ分ドレイン電圧を制御することにより、９ｄＢバックオフ点におけるドハティアンプ９の効率を更に改善することができる。
【００２２】
すなわち、飽和電力から３ｄＢ低下までは上記擬似的なエンベロープ・トラッキングを行い、３ｄＢから９ｄＢまで飽和電力から低下する場合にはドハティ回路が動作することにより、増幅器の飽和レベルから９ｄＢバックオフをとった動作点で使用しても、効率を高めることができる。したがって、上記第２の実施形態のようにドハティアンプ９など他の効率改善方法にこの発明における擬似的なエンベロープ・トラッキングの手法を併用することにより、更に効率を改善することが可能となる。なお、上記第２の実施形態において、図４ではキャリアアンプ９２側にのみ擬似的なエンベロープ・トラッキング機能を設けているが、ピークアンプ９３側にも設けてもよいし、キャリアアンプ９２、ピークアンプ９３の両方に用いてもよい。
【００２３】
なお、この発明は、上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００２４】
【図１】この発明に係る増幅装置の第１の実施形態を示すブロック図。
【図２】コンパレータ回路の動作を説明する図。
【図３】ＣＤＭＡ信号のＣＣＤＦカーブの一例を示す図。
【図４】パルス信号をコンデンサによりＡＣ結合する動作を説明する模式的な図。
【図５】この発明に係る増幅装置の第２の実施形態を示すブロック図。
【符号の説明】
【００２５】
１００…第１の実施形態の増幅装置、１…検波器、２…コンパレータ回路、３…増幅器、４…コンデンサ、５…コイル、６…ＦＥＴ、７…遅延素子、２００…第２の実施形態の増幅装置、８…増幅器、９…ドハティアンプ、９１…ハイブリッド回路、９２…キャリアアンプ、９３…ピークアンプ、９４…インピーダンス整合器
【図１】
2008227598.tif 000003
【図２】
2008227598.tif 000004
【図３】
2008227598.tif 000005
【図４】
2008227598.tif 000006
【図５】
2008227598.tif 000007