(57)【要約】【課題】  ｐｎ接合ダイオードでは、順方向電圧印加時にｎ−型半導体層に少数キャリアが注入されるため、逆回復時間ｔｒｒが大きい問題がある。一方、ショットキーバリアダイオードでは、ショットキー接合領域におけるリーク電流が大きくなる問題がある。【解決手段】  基板の第１主面に互いに分離した島状のｐ型半導体領域を複数設ける。ｎ−型半導体層上を被覆する第１絶縁膜に第１開口部を設けて第１金属層を設ける。動作領域のｐ型半導体領域は第１開口部を介して第１金属層とコンタクトし、ｐｎ接合ダイオードとして機能する。ショットキー接合領域が存在しないのでリーク電流を低減できる。また、分離したｐ型半導体領域によりアノード側の電子の消滅を抑制し伝導度変調効果を高めることができる。更に基板の第２主面に設けた第２絶縁膜、第２開口部によって第２金属層と基板の第２主面とを選択的にコンタクトさせ、これによっても伝導度変調効果を高めることができる。【選択図】    図１
2008251925.tif 000002
【特許請求の範囲】
【請求項１】
高濃度の一導電型半導体基板に一導電型半導体層を積層した基板と、
前記一導電型半導体層に互いに離間して設けられた複数の逆導電型半導体領域と、
前記基板の一主面に設けられた絶縁膜と、
該絶縁膜に設けられ前記逆導電型半導体領域が露出する開口部と、
前記絶縁膜上に設けられ、前記開口部を介して前記逆導電型半導体領域とコンタクトする金属層と、
を具備することを特徴とするダイオード。
【請求項２】
前記逆導電型半導体領域の不純物の電荷量は、前記半導体層の不純物の電荷量の１倍〜２倍であることを特徴とする請求項１に記載のダイオード。
【請求項３】
前記金属層は、前記逆導電型半導体領域とオーミック接合することを特徴とする請求項１に記載のダイオード。
【請求項４】
隣り合う前記逆導電型半導体領域間の前記半導体層の表面は前記絶縁膜により被覆されることを特徴とする請求項１に記載のダイオード。
【請求項５】
高濃度の一導電型半導体基板に一導電型半導体層を積層した基板と、
前記一導電型半導体層に互いに離間して設けられた複数の逆導電型半導体領域と、
前記基板の第１主面に設けられた第１絶縁膜と、
該第１絶縁膜に設けられ前記逆導電型半導体領域が露出する第１開口部と、
前記第１絶縁膜上に設けられ、前記第１開口部を介して前記逆導電型半導体領域とコンタクトする第１金属層と、
前記基板の第２主面に設けられた第２絶縁膜と、
該第２絶縁膜に選択的に設けられた複数の第２開口部と、
前記第２絶縁膜を覆って設けられ前記第２開口部を介して前記第２主面とコンタクトする第２金属層と、
を具備することを特徴とするダイオード。
【請求項６】
前記第２開口部の面積は、前記第２主面に対して３５％〜８０％であることを特徴とする請求項５に記載のダイオード。
【請求項７】
前記第２開口部は、均等な形状を有し互いに均等な距離で離間して設けられることを特徴とする請求項５に記載のダイオード。
【請求項８】
前記第２開口部は、正六角形状であることを特徴とする請求項５に記載のダイオード。
【請求項９】
前記逆導電型半導体領域の不純物の電荷量は、前記半導体層の不純物の電荷量の１倍〜２倍であることを特徴とする請求項５に記載のダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードに関し、特にリーク電流の低減と、スイッチングタイムの高速化を実現したダイオードに関する。
【背景技術】
【０００２】
ダイオードの代表的な構造として、ｐｎ接合ダイオードとショットキーバリアダイオードが知られている。
【０００３】
図１３には、ｐｎ接合ダイオード１１０の断面図を示す。
【０００４】
ｐｎ接合ダイオード１１０は、ｎ＋型シリコン半導体基板１１１上にｎ−型半導体層１１２を積層した基板ＳＢ’表面の動作領域ＯＲに、高濃度のｐ型不純物を拡散するなどしたｐ型不純物領域１１３およびガードリング１１７を設ける。基板ＳＢ’表面に設けた絶縁膜１１５上にアノード電極１１８を設け、アノード電極１１８は絶縁膜１１５の１つの開口部ＯＰ’を介してｐ型不純物領域１１３とコンタクトする。ｎ＋型シリコン半導体基板１１１の裏面には、全面にカソード電極１１９を設ける（例えば特許文献１参照。）。
【０００５】
図１４は、従来のショットキーバリアダイオード１２０を示す断面図である。
【０００６】
基板ＳＢ’はｎ＋型半導体基板１２１にｎ−半導体層１２２を積層したものである。ｎ−型半導体層１２２の動作領域ＯＲには、複数に分離された高濃度のｐ型不純物によるｐ＋型不純物領域１２３が複数設けられ、ｎ−型半導体層１２２の表面には開口部ＯＰ’を有する絶縁膜１２５を設け、開口部ＯＰ’を介してｎ−型半導体層１２２とショットキー接合を形成する金属層１２６を設ける。この金属層１２６は例えばＴｉである。更に金属層１２６全面を覆ってアノード電極１２８となるＡｌ層を設ける。半導体基板ＳＢ’外周には耐圧を確保するために高濃度のＰ型不純物を拡散したガードリング１２７が設けられ、その一部が金属層１２６とコンタクトする。基板ＳＢ’裏面はカソード電極１２９が設けられる。
【０００７】
このダイオード（以下ＪＢＳ：Junction  Barrier  Schottky  Diode）１２０に逆バイアスを印加すると、図１４の如くｐ＋型不純物領域１２３からｎ−型半導体層１２２に空乏層５０が広がる。隣り合うｐ＋型不純物領域１２３の離間距離をその空乏層５０がピンチオフする幅以下に設けることで、逆バイアス印加時にショットキー接合部でリーク電流が発生しても、空乏層５０により遮断できるものである。すなわち、金属層１２６の特性として、リーク電流特性をそれほど考慮せずに、順方向電圧特性の低いものを選択することができる（例えば特許文献２参照。）。
【特許文献１】特開平１０−３３５６７９号公報（第２０頁、第３７図）
【特許文献２】特開２０００−２６１００４号公報  （第２−４頁、第１、３図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１３の如き、ｐｎ接合ダイオード１１０は、一般的には逆方向降伏電圧が高いため、高耐圧用途に採用されることが多いが、順方向電圧ＶＦ特性も高いため消費電力が大きい問題がある。
【０００９】
また、ｐｎ接合ダイオード１１０では、スイッチングタイムの増加や、逆回復損失の増大によりスイッチング特性が劣化する問題もある。
【００１０】
すなわち、順方向電圧印加時にはｐ型不純物領域からｎ−型半導体層に少数キャリアであるホールが注入される。この状態で逆方向電圧を印加した場合、ｎ−型半導体層１２２に蓄積された少数キャリアの引き抜きあるいは再結合を経た後でないと、電流が遮断できない。つまり少数キャリアの引き抜きあるいは再結合に要する時間（逆回復時間ｔｒｒ）が増大し、これがスイッチングタイムの増加や、逆回復損失の増大によりスイッチング特性の劣化の要因となる。
【００１１】
これを解決するために、いわゆるライフタイムキラーと呼ばれる重金属をｎ−型半導体層１１２にドープする方法が知られているが、重金属のドープ量が多すぎても抵抗増加による順方向電圧特性が劣化する問題があった。
【００１２】
逆回復時間ｔｒｒを短縮する方法として、ｐ型不純物領域の不純物濃度を低減し、ドリフト層となるｎ−型半導体層１２２へのホール注入量を減少させることが考えられる。
【００１３】
しかし、ｐ型不純物領域の不純物濃度を低減すると、当然ながらｎ−型半導体層１２２でのキャリア（ホール）蓄積量が低減するため、伝導度変調効果の減少につながる。従って、定格電流付近での順方向電圧ＶＦが増大する問題がある。
【００１４】
一方、ショットキーバリアダイオードは、一般的には順方向電圧特性が低く、スイッチング時間（逆回復時間ｔｒｒ）が短い特性を有している。しかし、ｎ−型半導体層と金属層とがショットキー接合を形成するため、ショットキー接合界面でのリーク電流が高い問題がある。
【００１５】
そこで、図１４の如きＪＢＳ１２０が採用され、ショットキー接合界面でリーク電流が発生した場合であっても空乏層５０のピンチオフを利用してこれを遮断し、リーク電流の低減を図っている。
【００１６】
しかし、この方法は理論的には可能であっても実際には空乏層５０のみでリーク電流の経路を完全に遮断するのは困難である。空乏層５０は電圧印加により発生するが、例えば４０Ｖ程度の耐圧のＪＢＳ１２０では、ｎ−型半導体層１２２の比抵抗が低いため、空乏層５０が設計値通りに十分広がらない場合もある。図１４の構造では１カ所でも空乏層５０の広がりが十分でなくピンチオフできない領域があれば、リーク電流を抑制することは不可能である。
【００１７】
またＪＢＳ１２０においても、スイッチングタイムが増加する問題がある。例えば約０．６Ｖを超える順方向電圧ＶＦでＪＢＳ１２０を動作させると、ｐ＋型半導体領域１２３からｎ−型半導体層１２２へ少数キャリア（ホール）が注入されやすい状態となる。
【００１８】
この状態で逆方向電圧を印加すると、ｐｎ接合ダイオード１１０の場合と同様に、ｎ−型半導体層１２２に蓄積された少数キャリアの引き抜きあるいは再結合を経た後、ｎ−型半導体層１２２に空乏層５０が広がる。つまりＪＢＳ１２０においても、逆回復時間ｔｒｒが増加し、スイッチングタイムの増加やスイッチング特性が劣化する問題があった。
【課題を解決するための手段】
【００１９】
本発明は、かかる課題に鑑みてなされ、第１に、高濃度の一導電型半導体基板に一導電型半導体層を積層した基板と、前記一導電型半導体層に互いに離間して設けられた複数の逆導電型半導体領域と、前記基板の一主面に設けられた絶縁膜と、該絶縁膜に設けられ前記逆導電型半導体領域が露出する開口部と、前記絶縁膜上に設けられ、前記開口部を介して前記逆導電型半導体領域とコンタクトする金属層と、を具備することにより解決するものである。
【００２０】
第２に、高濃度の一導電型半導体基板に一導電型半導体層を積層した基板と、前記一導電型半導体層に互いに離間して設けられた複数の逆導電型半導体領域と、前記基板の第１主面に設けられた第１絶縁膜と、該第１絶縁膜に設けられ前記逆導電型半導体領域が露出する第１開口部と、前記第１絶縁膜上に設けられ、前記第１開口部を介して前記逆導電型半導体領域とコンタクトする第１金属層と、前記基板の第２主面に設けられた第２絶縁膜と、該第２絶縁膜に選択的に設けられた複数の第２開口部と、前記第２絶縁膜を覆って設けられ前記第２開口部を介して前記第２主面とコンタクトする第２金属層と、を具備することにより解決するものである。
【発明の効果】
【００２１】
本実施形態によれば、第１に、基板の第１主面に分離した複数のｐ型半導体領域を設け、第１主面に設けた第１絶縁膜に第１開口部を設けてｐ型半導体領域のみを露出させ、第１金属層（表面電極）を設ける構造を採用することにより、動作領域においてｎ−型半導体層とショットキー接合を形成する領域が存在しなくなり、リーク電流を低減できる。
【００２２】
第２に、動作領域のｐ型半導体領域は、複数に分離された領域であるので、図１３に示す従来の全面にｐ型不純物領域を形成したｐｎ接合ダイオードより逆回復時間ｔｒｒを低減することができる。本実施形態では、動作領域において金属層がｐ型半導体領域とオーミック接合を形成し、ｐｎ接合ダイオードとして機能する。しかし、動作領域の全面にｐ型半導体領域を形成したｐｎ接合ダイオード（図１３参照）と比較して、ｐ型半導体領域の総体積を小さくして電荷量を低減する。このため順方向電圧印加時のｎ−型半導体層への少数キャリア（ホール）の注入を低減できる。すなわち、逆方向電圧印加時にホールの引き抜きや再結合の時間も短くなり逆回復時間ｔｒｒを短縮できる。
【００２３】
第３に、従来のｐｎ接合ダイオードと比較して、アノード側の電子の消滅を低減するので、伝導度変調にかかわる電子量が多くなり、伝導度変調効果を高めることができ、順方向電圧特性を改善できる。
【００２４】
第４に、基板の第２主面を覆う第２絶縁膜に第２開口部を設け、第２絶縁膜上に設けた第２金属層（裏面電極）と基板の第２主面とをコンタクトさせることにより、第２金属層のコンタクト面積を低減できる。これにより、基板の第２主面近傍において少数キャリア（ホール）の蓄積効果を増大させることができる。
【００２５】
逆回復時間ｔｒｒ低減のために、ダイオードのｐ型不純物領域の電荷量を低減すると、伝導度変調効果が低減する問題があるが、本実施形態ではｐ型不純物領域の電荷量を低減した構成であっても、第２主面近傍において伝導度変調効果を増加させることができるので、ある電流ポイントにおける順方向電圧ＶＦの増大を防止できる。
【００２６】
第５に、第２金属層のコンタクト（開口部）総面積を半導体基板の第２主面の面積の３５％〜８０％程度にすることにより、第２金属層付近における少数キャリアの蓄積に起因する順方向電圧ＶＦの低減効果が、電流経路の狭小化による抵抗の増加分を上回ることができる。従って、従来構造において順方向電圧ＶＦが増大していた定格電流付近において、順方向電圧ＶＦを低減することができる。
【００２７】
第６に、複数の開口部は正六角形状の均等なパターンで、且つ互いに均等な距離で離間することにより、キャリアが一箇所に集中することなく均一に引き抜きくことができ、またドリフト電流の経路を均一にすることができる。
【発明を実施するための最良の形態】
【００２８】
本発明の実施の形態を図１から図１２を用いて詳細に説明する。
【００２９】
まず図１から図４を参照して、本発明の第１の実施形態について説明する。
【００３０】
図１には、本実施形態のダイオードを示す。図１（Ａ）（Ｂ）はダイオード１００の第１主面Ｓｆ１における平面図であり、図１（Ｃ）は図１（Ａ）（Ｂ）のａ−ａ線の断面図である。図１（Ａ）は、ダイオード表面の金属層を省略した図であり、図１（Ｂ）は金属層と絶縁膜のパターンを示す図である。
【００３１】
第１の実施形態のダイオード１００は、一導電型半導体基板１と、一導電型半導体層２と、逆導電型半導体領域３と、第１絶縁膜５と、第１開口部ＯＰ１と、第１金属層７とから構成される。
【００３２】
図１（Ａ）（Ｃ）を参照して、基板ＳＢは、高濃度の一導電型（以下ｎ＋型）シリコン半導体基板１上にｎ−型半導体層２を積層してなる。ｎ−型半導体層２は、例えばエピタキシャル層である。
【００３３】
基板ＳＢの第１主面Ｓｆ１となるｎ−型半導体層２表面には複数の逆導電型半導体領域３が設けられる。逆導電型半導体領域３は、例えばｎ−型半導体層２にトレンチ１０を形成してトレンチ１０内に高濃度のｐ型不純物を導入したポリシリコン層を埋設した領域であり、以下ｐ型半導体領域３と称する。
【００３４】
トレンチ１０は、それぞれ等しい所定の距離で離間して、ｎ−型半導体層２に多数設けられる。トレンチ１０間の距離ｄ１は例えば１μｍ〜１０μｍ程度である。後に詳述するが、互いに隣接するｐ型半導体領域３は等間隔で配置する必要があり、図１（Ａ）の如く、基板ＳＢの第１主面のパターンにおいて正六角形状が望ましい。正六角形状の場合、トレンチ１０の開口幅（対角線幅）ｄ２は例えば１０μｍである。
【００３５】
これらのトレンチ１０にそれぞれ高濃度のｐ型不純物がドープされたポリシリコンが埋め込まれ、これにより互いに等しい距離ｄ１で離間した複数のｐ型半導体領域３が設けられる。
【００３６】
尚、ｐ型半導体領域３はトレンチ１０にポリシリコンを埋設した構成に限らず、ｎ−型半導体層２に、好適には上記のパターンで、互いに等距離で離間して高濃度のｐ型不純物を拡散した領域であってもよい。しかし、ｐ型半導体領域３のそれぞれの距離ｄ１で第１主面Ｓｆ１におけるパターンを正確に形成するには、トレンチ１０にポリシリコンを埋設する構成が好適であり、以下本実施形態ではこの構成を用いて説明する。
【００３７】
全てのｐ型半導体領域３を囲んでその外側には、リング状に、他のｐ型（ｐ＋型）半導体領域４を設ける。他のｐ＋型半導体領域４は、ダイオード１００の逆方向電圧印加時の耐圧を確保するために設けられた、ガードリング４である。ガードリング４は、ｐ型半導体領域３と同様にトレンチ内に高濃度のｐ型不純物をドープしたポリシリコンを埋設した領域あるいは、ｎ−型半導体層２に高濃度のｐ型不純物を拡散した領域である。
【００３８】
本実施形態では、ガードリング４の内側の領域を、ダイオード１００として主に機能するする領域として動作領域ＯＲと称する。
【００３９】
ガードリング４の外側には、空乏層の広がりを抑制する高濃度のｎ型不純物領域９が設けられる。ｎ型不純物領域９の上にはｎ型不純物領域９に接してシールドメタル１３が設けられる。
【００４０】
図１（Ｃ）を参照して、基板ＳＢ（ｎ−型半導体層２）の第１主面Ｓｆ１には第１絶縁膜５が設けられる。第１絶縁膜５は複数の第１開口部ＯＰ１を有する例えば酸化膜である。第１開口部ＯＰ１は、図１（Ａ）に示す第１主面Ｓｆ１のパターンにおいて、全て動作領域ＯＲ内に設けられる。また第１絶縁膜５には、ガードリング４の一部が露出する他の開口部ＯＰ１’が設けられる。
【００４１】
第１開口部ＯＰ１は、動作領域ＯＲの全てのｐ型半導体領域３と同じパターンに設けられる。すなわち第１開口部ＯＰ１からはｐ型半導体領域３のみが露出し、動作領域ＯＲのｎ−型半導体層２は第１絶縁膜５により被覆される。ｐ型不純物領域３の深さは、ガードリング４より浅い。また他の開口部ＯＰ１’からはガードリング４の一部が露出する。
【００４２】
図１（Ｂ）（Ｃ）を参照して、第１金属層７は、第１絶縁膜５上に設けられ、第１開口部ＯＰ１を介してｐ型半導体領域３とコンタクトする。第１金属層７は、例えばアルミニウム（Ａｌ）層であり、ｐ型半導体領域３のみとオーミック接合を形成する。すなわち、ダイオード１００は、ｐｎ接合ダイオードとして機能し、第１金属層７はアノード電極Ａとなる。
【００４３】
基板ＳＢの第２主面Ｓｆ２（ｎ＋型シリコン半導体基板１表面）には、ダイオード１００のカソード電極ＣＡとなる第２金属層８が設けられる。
【００４４】
このように本実施形態のダイオード１００では、動作領域ＯＲにおいてショットキー接合領域が存在しない。従って、図１４に示す従来のＪＢＳ１２０と同一チップサイズで比較した場合、ショットキー接合面積が存在しない分、ショットキー接合界面で発生するリーク電流を低減することができる。
【００４５】
また、図１３に示す従来のｐｎ接合ダイオードと比較して、逆回復時間ｔｒｒを短縮することができる。
【００４６】
以下、図２を参照して更に説明する。図２は、図１に示す動作領域ＯＲの概要を示す拡大断面図であり、図２（Ａ）が順方向電圧を印加した状態を示し、図２（Ｂ）が順方向電圧印加から逆方向電圧印加に遷移する状態を示し、図２（Ｃ）が逆方向電圧を印加した状態を示す。尚、図２においてガードリングは省略している。
【００４７】
図２（Ａ）の如く、オン状態でアノード電極Ａ−カソード電極ＣＡ間に順方向電圧が印加されると、ｐ型半導体領域３からｎ−型半導体層２に少数キャリア（ホール）が注入され、ｎ−型半導体層２（ドリフト層）の伝導度が変調されるとともにダイオード１００が導通し、電流Ｉがアノード電極Ａ−カソード電極ＣＡ間に流れる。
【００４８】
ｐｎ接合ダイオード１００は伝導度変調型素子であり、ｐ型半導体領域３からｎ−型半導体層２にホールが注入される。このとき例えば、図１３に示す従来のｐｎ接合ダイオード１１０と同一チップサイズとして比較すると、本実施形態では、ｐ型半導体領域３をそれぞれ分離した複数の島状に形成することにより、ｐ型半導体領域３の総体積が小さくなり、従来のｐ型不純物領域１１３より電荷量が少なくなる。従って、従来のｐｎ接合ダイオード１１０と比較してｎ−型半導体層２に注入される少数キャリア（ホール）の量も低減できる。
【００４９】
そしてアノード電極Ａの接触面積が小さくなっているため電極からの電子の消滅が減少し、すなわちアノード側（基板ＳＢの第１主面Ｓｆ１側）の電子の消滅を減らすことができる。そのため伝導度変調効果がより有効となり、従来のｐｎ接合ダイオードと比較して順方向電圧ＶＦをほぼ同等にできる。
【００５０】
その後、図２（Ｂ）の如くダイオード１００をオフ状態にするため、順方向電圧印加から逆方向電圧印加に転じると、ｎ−型半導体層２に蓄積された少数キャリアの引き抜きあるいは再結合をした後、空乏層が広がる。
【００５１】
ここで、上述したとおり本実施形態ではｐ型半導体領域３の電荷量が、従来のｐｎ接合ダイオード１１０と比較して少ないため、順方向電圧印加時にｎ−型半導体層２に蓄積された少数キャリアの量も減少する。従って、少数キャリアの引き抜きまたは再結合の時間（逆回復時間：ｔｒｒ）を短縮することができる。
【００５２】
これにより従来のｐｎ接合ダイオード１１０（図１３）と比較して、逆回復時間ｔｒｒを低減することができ、スイッチング時間の低減や、逆回復損失の低減によるスイッチング特性の改善に寄与できる。
【００５３】
次に、図２（Ｃ）を参照して、逆方向電圧印加により、少数キャリアは消滅し、ｎ−型半導体層２中に空乏層５０が広がり電流を遮断する。
【００５４】
ここで、ｐ型半導体領域３の形状は、逆方向電圧印加時に空乏層１０が均等に広がってエピタキシャル層２を埋め尽くせるよう、各々均等な離間距離で配置されることが必要であるので、正六角形状が最適である。
【００５５】
また、ｐ型半導体領域３の離間距離がある程度確保できる場合は、正六角形状に開口されたマスクを用いてエピタキシャル層２にｐ型不純物をイオン注入して拡散した拡散領域でもよい。しかし、離間距離が狭い場合は不純物拡散領域では横方向への広がりが避けられないため、トレンチ１０にポリシリコン３２を埋設したｐ型半導体領域３を採用する方が好ましい。
【００５６】
本実施形態では、ｐ型半導体領域３の不純物の電荷量は、ｎ−型半導体層２の不純物の電荷量の１倍〜２倍である。
【００５７】
図３は、順方向電圧ＶＦと逆方向電圧ＶＲに対する、ｐ型不純物とｎ型不純物の電荷比（ｐ／ｎ電荷比）の依存性を示す図である。図３（Ａ）が順方向電圧ＶＦの場合であり、図３（Ｂ）が逆方向電圧ＶＲの場合であり、それぞれの縦軸が電圧、横軸がｐ／ｎ電荷比である。ｐ／ｎ電荷比は、図１に示す本実施形態の構造において、ｐ型半導体領域３とｎ−型半導体層２の電荷比を変化させ、順方向電圧ＶＦと逆方向電圧ＶＲを測定した。
【００５８】
より具体的には、ｎ−型半導体層２の電荷量を固定し、ｐ型半導体領域３深さを変更することによりｐ／ｎ電荷比を変化させた。また２種類（５Ｅ１５ｃｍ−３、１Ｅ１６ｃｍ−３）のｐ型半導体領域３の不純物濃度について、測定した。
【００５９】
これによれば、順方向電圧ＶＦは一次的な依存性ではなく、ｐ層に一定量以上のホールが存在しても順方向電圧ＶＦはほとんど変わらない。つまり、図３（Ａ）より、ｐ／ｎ電荷比が０．５〜２の場合、順方向電圧ＶＦはほとんど変化していない。また、逆方向電圧ＶＲはｐ／ｎ電荷比が１以上で逆方向電圧ＶＲの安定領域となる。この結果より、本実施形態のｐ型半導体領域３の不純物の電荷量は、ｎ−型半導体層２の不純物の電荷量の１倍〜２倍とする。
【００６０】
図４は、本実施形態のダイオード１００（実線）と、図１４に示す従来のＪＢＳ１２０（破線）のリーク電流特性を比較した図である。縦軸が逆方向電流（リーク電流）ＩＲであり、横軸が逆方向電圧ＶＲである。
【００６１】
このように、本実施形態では、ショットキー接合領域の面積が小さいため、同一チップサイズであればリーク電流が大幅に低減でき、良好なリーク電流特性を得ることができる。
【００６２】
次に、図５から図１０を参照して、本発明の第２の実施形態について説明する。第２の実施形態は、基板ＳＢの第２主面に設ける第２金属層の構造が、第１の実施形態と異なるものである。従って、第１の実施形態と同一構成要素については同一符号で示し、その説明を省略する。
【００６３】
第２の実施形態のダイオード１０５は、一導電型半導体基板１と、一導電型半導体層２と、逆導電型半導体領域３と、第１絶縁膜５と、第１開口部ＯＰ１と、第１金属層７と、第２絶縁膜１１と、第２開口部ＯＰ２と、第２金属層１２と、から構成される。
【００６４】
図５および図６は、第２の実施形態のダイオード１０５を示す図であり、図５がダイオード１０５の断面図、図６（Ａ）が第２主面Ｓｆ２の第２絶縁膜１１の平面図、図６（Ｂ）が第２主面Ｓｆ２側の第２金属層１２を設けた平面図である。尚、図５は、図６のｂ−ｂ線断面図である。また、第１主面Ｓｆ１側の構成は、第１の実施形態（図１（Ａ）（Ｂ））と同様である。
【００６５】
図５および図６（Ａ）を参照して、基板ＳＢの第２主面Ｓｆ２側には、全面に第２絶縁膜１１が設けられる。第２絶縁膜１１は例えば酸化膜であり、複数の第２開口部ＯＰ２が選択的に設けられる。
【００６６】
それぞれの第２開口部ＯＰ２は、均等な形状（大きさ）で、第２開口部ＯＰ２の中心部からの距離が互いに均等な距離で離間して配置される。その結果、第２開口部ＯＰ２間の離間距離ｄ３（図６（Ａ））は等間隔となる。第２開口部ＯＰ２の形状は、正六角形状である。第２開口部ＯＰ２の総面積は、半導体基板ＳＢの第２主面Ｓｆ２に対して３５％〜８０％である。
【００６７】
一例として半導体基板ＳＢの第２主面の面積（チップサイズ）が、例えば３ｍｍ角程度の場合、１つの第２開口部ＯＰ２の面積は１０００μｍ２程度であり、それぞれ１５μｍ程度離間して設けられる。
【００６８】
図５を参照して、第２金属層１２は、第２絶縁膜１１を覆って第２主面Ｓｆ２側に設けられ、図６（Ｂ）の破線で示す第２開口部ＯＰ２を介して半導体基板ＳＢの第２主面（ｎ＋型シリコン半導体基板１）とコンタクトし、ダイオード１０５のカソード電極ＣＡとなる。
【００６９】
第２金属層１２は、例えば、第２主面Ｓｆ２側からＴｉ−Ｎｉ−Ａｇの多層金属構造である。チップサイズが０．６ｍｍ角以上と大きい場合は、リードフレーム等の支持材３０とダイオード１０５との固着に共晶を採用すると、ムラができ易く、振動で割れが発生するなど好ましくない。そこで、チップサイズが大きい場合には接着材にて固着することが望ましい。
【００７０】
また、例えばチップサイズが０．６ｍｍ角より小さい場合、リードフレーム等の支持材３０とダイオード１０５とを共晶にて固着できるので、この場合の第２金属層１２は、第２主面Ｓｆ２側からＮｉＣｒ−Ａｕの多層金属構造を採用し、支持材（例えば銅（Ｃｕ））と共晶させて固着する。
【００７１】
第２主面Ｓｆ２では、第２開口部ＯＰ２を設けた第２絶縁膜１１を覆って第２金属層１２が設けられる。これにより、第２金属層１２と基板ＳＢ（ｎ＋型シリコン半導体基板１）とのトータルのコンタクト面積は、基板ＳＢの面積の３５％〜８０％となる。しかし、第２金属層１２と、リードフレーム等の支持材３０との固着面積は、基板ＳＢの面積（チップサイズ）を維持でき、従来どおりの固着強度を確保できる（図５参照）。
【００７２】
第２の実施形態では、第２金属層１２と基板ＳＢとのコンタクト面積を低減することにより、第２金属層１２近傍において少数キャリア（ホール）の消滅を減らすことができ、伝導度変調効果を向上させることができる。
【００７３】
図７は、ダイオード１０５に順方向電圧ＶＦを印加した場合の、第２金属層１２付近の拡大断面図である。
【００７４】
第１金属層７（アノード電極Ａ）に正電位を印加し、第２金属層１２（カソード電極ＣＡ）に負電位を印加すると、ｐ型不純物領域３からｎ−型半導体層２にホールの注入が生じ、ｎ−型半導体層２（ドリフト層）の伝導度が変調されるとともに半導体装置２０が導通し、電流が第１電極５から第２金属層１２に向かって流れる。
【００７５】
このとき第２金属層１２付近において、第２絶縁膜１１の第２開口部ＯＰ２付近の少数キャリア（ホール）は、第２金属層１２に引き抜かれるが、第２開口部ＯＰ２の周辺では第２絶縁膜１１に阻まれた少数キャリア（ホール）が蓄積する。その結果伝導度変調効果が増加し、順方向電圧ＶＦが低減する。
【００７６】
また、第１の実施形態と同様に基板ＳＢの第１主面Ｓｆ１側において、ｐ型半導体領域３を複数に分離した島状に形成する。これにより、例えば図１３に示す従来のｐｎ接合ダイオード１１０と同一チップサイズとして比較すると、本実施形態では、ｐ型半導体領域３の総体積が小さくなり、従来のｐ型不純物領域１１３より電荷量が少なくなる。従って、従来のｐｎ接合ダイオード１１０と比較してｎ−型半導体層２に注入される少数キャリア（ホール）の量も低減できる。
【００７７】
更に、第２の実施形態では、アノード電極Ａの接触面積が小さくなっているため電極からの電子の消滅が減少し、すなわちアノード側（基板ＳＢの第１主面Ｓｆ１側）の電子の消滅を減らすことができる。
【００７８】
そのため伝導度変調効果がより有効となり、従来のｐｎ接合ダイオードと比較して順方向電圧ＶＦをほぼ同等にできる。
【００７９】
上述したがｐ型半導体領域３は、逆回復時間ｔｒｒ低減のため、その不純物濃度を低減し、不純物の電荷量を従来のｐｎ接合ダイオード１１０と比較して減少させている。具体的には、ｐ型半導体領域３の不純物の電荷量はｎ−型半導体層２の不純物の電荷量の１倍〜２倍である。
【００８０】
この場合、ドリフト層であるｎ−型半導体層２に注入される少数キャリア（ホール）が低減するので、この点では伝導度変調効果が低減してしまう。
【００８１】
また、第２絶縁膜１１はドリフト電流の経路を狭小化するので、電流の抵抗が若干増加する。
【００８２】
しかし、第２の実施形態ではカソード側において、選択的に第２金属層１２をコンタクトさせ、また第２開口部ＯＰ２の面積および配置を適切に選択することにより、電流の抵抗増加分と、少数キャリアの注入量の低減分を上回る伝導度変調効果を得ることができる。従って、逆回復時間ｔｒｒの低減と、伝導度変調効果を高めることによる順方向電圧ＶＦの低減を実現できる。
【００８３】
図８および図９は、ｐ型半導体領域３の不純物濃度による順方向電圧ＶＦ−順方向電流ＩＦ特性を説明する図である。
【００８４】
図８は、従来構造（図１３）のｐｎ接合ダイオード１１０におけるｐ型不純物領域１１３の２種類の不純物濃度についての順方向電圧ＶＦ−順方向電流ＩＦ特性を示しており、破線が、ｐ型不純物領域１１３の不純物濃度が２．５Ｅ１８ｃｍ−３の場合であり、実線が、ｐ型不純物領域１１３の不純物濃度が１．０Ｅ１５ｃｍ−３の場合である。
【００８５】
これによれば、順方向電流ＩＦが５（Ａ）の場合、ｐ型不純物領域の不純物濃度を低減することにより、順方向電圧ＶＦが０．３Ｖ程度増加することがわかる。
【００８６】
図９は、従来のｐｎ接合ダイオード１１０と、第２の実施形態のダイオード１０５の第１主面Ｓｆ１を従来のｐｎ接合ダイオード１１０とした場合の順方向電流ＩＦ−順方向電圧ＶＦ特性を比較した図である。破線が従来構造の如くカソード電極１１９が基板ＳＢ’の全面とコンタクトした場合であり、実線が本実施形態の如く、第２電極１２（カソード電極ＣＡ）と基板ＳＢとのコンタクト面積が、基板ＳＢの総面積の２分の１の場合である。またｐ型半導体領域３の不純物濃度は、図８に示した、１．０Ｅ１５ｃｍ−３の場合である。
【００８７】
このように本実施形態によれば、第２電極１２と半導体基板ＳＢとのコンタクト面積を低減（例えばチップ総面積の２分の１）にすることにより、順方向電流ＩＦが約０．１Ａ以上の場合に同じ順方向電流ＩＦにおける順方向電圧ＶＦを低減することができる。
【００８８】
図８で、ｐ型不純物領域の濃度を低濃度にしたとき、順方向電流ＩＦが約１Ａまでは順方向電圧ＶＦも低い（低ＶＦ）が、順方向電流ＩＦが約１Ａを超えた領域で、同じ順方向電流ＩＦにおける順方向電圧ＶＦが増大してしまう（図８）。
【００８９】
しかし、本実施形態においてコンタクト面積を低減することにより、順方向電流ＩＦが約０．１Ａ以上の領域で、順方向電圧ＶＦを逆転させ、同じ順方向電流ＩＦにおける順方向電圧ＶＦ値を低減できる。なお、順方向電流ＩＦが約０．１Ａ以下では第２電極（カソード電極）が全面でコンタクトする方がよいが、これは同じ不純物濃度で第２電極を全面に設けた場合と、その２分の１の面積の場合を比較しているからである。
【００９０】
ｐ型不純物領域（ｐ型半導体領域３）が高濃度（図８）の場合と比べれば、低濃度の方が順方向電流ＩＦが約１Ａ以下で低ＶＦであり（図８）、順方向電圧ＶＦが大きくなる約０．1Ａ以下(図９)でも従来構造（ｐ型不純物領域１１３が高濃度でカソード電極が全面でコンタクトするｐｎ接合ダイオード１１０）より低ＶＦにできる。
【００９１】
尚、第２絶縁膜１１は電流の経路を狭小化するので、電流の抵抗が若干増加するが、第２開口部ＯＰ２の面積および配置を適切に選択することにより、電流の抵抗増加分を上回る伝導度変調効果を得ることができる。
【００９２】
図１０は、第２開口部ＯＰ２の開口率と順方向電圧ＶＦとの関係を示す図である。横軸が、第２主面の面積に対する第２開口部ＯＰ２の総面積の割合を示す開口率［％］であり、縦軸がそれぞれの開口率における順方向電圧ＶＦ［Ｖ］である。
【００９３】
これにより、第２開口部ＯＰ２の総面積が、半導体基板ＳＢの第２主面の総面積の２分の１の場合に、最も順方向電圧ＶＦの低減を実現することができる。
【００９４】
次に、図１１および図１２を参照して第２の実施形態のダイオード１０５の製造方法を説明する。
【００９５】
第１工程（図１１（Ａ））：ｎ＋型半導体基板１にｎ−型半導体層２を積層した基板ＳＢを準備し、酸化膜などを所望のパターンにエッチングしたマスクＭを第１主面Ｓｆ１の全面に生成する。マスクＭから露出したｎ−型半導体層２表面を異方性エッチングし、深さ例えば４μｍ程度のトレンチ１０を形成する。基板ＳＢの一主面におけるトレンチ１０のパターンは正六角形状であり、その幅（対角線幅）は例えば１０μｍ程度である。トレンチ１０間の距離ｄ１は互いに等間隔であり、例えば１μｍ〜１０μｍ程度である。
【００９６】
第２工程（図１１（Ｂ））：マスクＭを除去し高濃度のｐ型不純物がドープされたポリシリコンを堆積し、トレンチ１０内にもポリシリコンを埋め込む。またノンドープのポリシリコンを堆積後、高濃度のｐ型不純物を導入しても良い。そして、全面のエッチバックによりトレンチ１０内のみポリシリコンを残し、ｎ−型半導体層２表面を露出する。
【００９７】
その後、酸化膜を全面に形成し、熱処理によりポリシリコン中のｐ型不純物を活性化し、ｐ型半導体領域３を形成する。
【００９８】
また、ｐ型半導体領域３を不純物のイオン注入と拡散で形成する場合には、第２工程においてトレンチを形成せず、マスクＭを介してｎ−型半導体層２に不純物を注入し、拡散する。
【００９９】
絶縁膜５を堆積し、絶縁膜５を所望のパターンでエッチングして、第１開口部とＯＰ１および他の開口部ＯＰ１’を形成する。
【０１００】
第１開口部ＯＰ１は、所定の距離で離間して複数形成される。第１開口部ＯＰ１は正六角形状であり、その幅は例えば１０μｍ程度である。また第１開口部ＯＰ１間の距離ｄ２は互いに等間隔で離間される。
【０１０１】
第３工程（図１１（Ｃ））：その後、基板ＳＢの第１主面Ｓｆ１側にＡｌ層などによる第１金属層７を形成する。第１金属層７は、第１開口部ＯＰ１から露出したｐ型半導体領域３とオーミック接合を形成してアノード電極Ａとなる。
【０１０２】
第４工程（図１２（Ａ））：基板ＳＢの第２主面Ｓｆ２に酸化膜などの第２絶縁膜１１を設ける。第２絶縁膜１１上に所望のパターンのマスク（不図示）を設けて第２絶縁膜１１をエッチングし、第２開口部ＯＰ２を形成する。
【０１０３】
第２開口部ＯＰ２は、それぞれ均等な形状（大きさ）で、第２開口部ＯＰ２の中心部からの距離が互いに均等な距離で離間するように形成され、その形状は、正六角形状である。
【０１０４】
また、第２開口部ＯＰ２の総面積は、基板ＳＢの第２主面Ｓｆ２の面積に対して３５％〜８０％程度になるように形成する。
【０１０５】
第５工程（図１２（Ｂ））：その後、第２絶縁膜１１上に、蒸着によりＴｉ−Ｎｉ−Ａｇまたは、ＮｉＣｒ−Ａｕの第２金属層１２を形成する。これにより、第２開口部ＯＰ２を介して基板ＳＢの第２主面Ｓｆ２（ｎ＋型シリコン半導体基板１）と選択的にコンタクトする、カソード電極ＣＡを形成する。
【０１０６】
尚、第１の実施形態の場合は、図１２（Ａ）の第４工程において、第２絶縁膜１１を形成せず、Ｔｉ−Ｎｉ−Ａｇ等の第２金属層８を基板ＳＢの第２主面Ｓｆ２の全面に直接、蒸着などし、カソード電極ＣＡを形成する。
【図面の簡単な説明】
【０１０７】
【図１】本発明のダイオードを説明するための（Ａ）平面図、（Ｂ）平面図、（Ｃ）断面図である。
【図２】本発明のダイオードを説明するための断面図である。
【図３】本発明のダイオードを説明するための特性図である。
【図４】本発明のダイオードを説明するための特性図である。
【図５】本発明のダイオードを説明するための断面図である。
【図６】本発明のダイオードを説明するための平面図である。
【図７】本発明のダイオードを説明するための断面図である。
【図８】本発明のダイオードを説明するための特性図である。
【図９】本発明のダイオードを説明するための特性図である。
【図１０】本発明のダイオードを説明するための特性図である。
【図１１】本発明のダイオードの製造方法を説明するための断面図である。
【図１２】本発明のダイオードの製造方法を説明するための断面図である。
【図１３】従来のｐｎ接合ダイオードを説明するための断面図である。
【図１４】従来のショットキーバリアダイオードを説明するための断面図である。
【符号の説明】
【０１０８】
１    ｎ＋型シリコン半導体基板
２    ｎ−型半導体層
３    ｐ型半導体領域  
４    ガードリング
５    第１絶縁膜
７    第１金属層（アノード電極）
８、１２    第２金属層（カソード電極）
９    ｎ型不純物領域
１０  トレンチ
１１  第２絶縁膜
５０  空乏層
１００、１０５    ダイオード
１１０      ｐｎ接合ダイオード  
１１１        ｎ＋型シリコン半導体基板
１１２        ｎ−型半導体層
１１５        絶縁膜
１１７        ガードリング
１１８        アノード電極
１１９        カソード電極
１１３        ｐ＋型不純物領域
１２０        ショットキーバリアダイオード（ＪＢＳ）
１２１        ｎ＋型シリコン半導体基板
１２２        ｎ−型半導体層
１２３        ｐ＋型不純物領域
１２５        絶縁膜
１２６        金属層
１２７        ガードリング
１２８        アノード電極
１２９        カソード電極
ＳＢ、ＳＢ’  半導体基板
ＯＲ  動作領域
ＯＰ１  第１開口部
ＯＰ２  第２開口部
ＯＰ１’    他の開口部
【図１】
2008251925.tif 000003
【図２】
2008251925.tif 000004
【図３】
2008251925.tif 000005
【図４】
2008251925.tif 000006
【図５】
2008251925.tif 000007
【図６】
2008251925.tif 000008
【図７】
2008251925.tif 000009
【図８】
2008251925.tif 000010
【図９】
2008251925.tif 000011
【図１０】
2008251925.tif 000012
【図１１】
2008251925.tif 000013
【図１２】
2008251925.tif 000014
【図１３】
2008251925.tif 000015
【図１４】
2008251925.tif 000016