(57)【要約】      （修正有）【課題】階調電圧選択回路におけるトランジスタのＤＳ（ドレイン−ソース）間のリーク電流を測定する。【解決手段】Ｄ／Ａコンバータにおける第一の階調電圧選択回路１４３は、第一の表示データ（Ｄ２，Ｄ１）に基づいて、第一群のトランジスタＭｐ１〜Ｍｐ６を制御し、第一極性の所望の階調電圧を選択する。第二の階調電圧選択回路１４５は、第二の表示データ（Ｄ２，Ｄ１）に基づいて、第二群のトランジスタＭｎ１〜Ｍｎ６を制御し、第二極性の所望の階調電圧を選択する。テストスイッチ回路２４は、テスト信号がオンになったときに、第一の階調電圧信号線と、第二の階調電圧信号線とを短絡させることによって、第一群のトランジスタＭｐ１〜Ｍｐ６、若しくは、第二群のトランジスタＭｎ１〜Ｍｎ６における特定のトランジスタについて、そのドレイン−ソース間のリーク電流を測定することを可能とする。【選択図】図８
2008216442.tif 000002
【特許請求の範囲】
【請求項１】
供給される２つの表示データをＤ／Ａコンバータにより異なる極性の階調電圧に変換して出力する表示パネルのデータ側駆動回路であって、
前記Ｄ／Ａコンバータは、
第一の表示データに基づいて、第一群のトランジスタを制御し、第一極性の所望の階調電圧を選択する第一の階調電圧選択回路と、
第二の表示データに基づいて、第二群のトランジスタを制御し、第二極性の所望の階調電圧を選択する第二の階調電圧選択回路と、
前記第一の階調電圧選択回路によって選択された前記第一極性の所望の階調電圧を伝達する第一の階調電圧信号線と、
前記第二の階調電圧選択回路によって選択された前記第二極性の所望の階調電圧を伝達する第二の階調電圧信号線と、
テスト信号に応じて動作するテストスイッチ回路とを具備し、
前記テストスイッチ回路は、テスト信号がオンになったときに、前記第一の階調電圧信号線と、前記第二の階調電圧信号線とを短絡させることによって、前記第一群のトランジスタにおける特定の一つ又は複数のトランジスタ、若しくは、前記第二群のトランジスタにおける特定の一つ又は複数のトランジスタについて、そのドレイン−ソース間のリーク電流を測定することを可能とする
表示パネルのデータ側駆動回路。
【請求項２】
テスト信号に応じて、第一のテスト用表示データを生成する第一のテスト用表示データ生成回路と、
テスト信号に応じて、第二のテスト用表示データを生成する第二のテスト用表示データ生成回路と
を具備する請求項１記載の表示パネルのデータ側駆動回路。
【請求項３】
前記第一のテスト用表示データ生成回路は、テスト信号がオンになったときに、予め定められた論理に従って、前記第一のテスト用表示データを生成し、
当該第一のテスト用表示データは、
前記第一の表示データが、ｍビットからなるとした場合、当該第一のテスト用表示データを入力して、前記第一群のトランジスタを制御する前記第一の階調電圧選択回路において、［イ］そのｍビットの中の一のビットの論理によって、階調電圧の選択又は非選択を制御する一つ又は複数のトランジスタを、全てオフにし、［ロ］その他のｍ−１個のビットについては、各々のビットの論理によって、階調電圧の選択又は非選択を制御する一つ又は複数のトランジスタを、全てオンにし、
前記第二のテスト用表示データ生成回路は、テスト信号がオンになったときに、予め定められた論理に従って、前記第二のテスト用表示データを生成し、
当該第二のテスト用表示データは、
当該第二のテスト用表示データを入力して、前記第二群のトランジスタを制御する前記第二の階調電圧選択回路において、少なくとも一つの階調電圧を選択するものである
請求項２記載の表示パネルのデータ側駆動回路。
【請求項４】
供給される複数の階調基準電圧により、前記第一の階調電圧選択回路に所定個数の前記第一極性の階調電圧を供給する第一の階調電圧生成回路と、
供給される複数の階調基準電圧により、前記第二の階調電圧選択回路に、所定個数の前記第二極性の階調電圧を供給する第二の階調電圧生成回路とを具備し、
テスト信号がオンの場合において、
前記第一の階調電圧生成回路は、前記複数の階調基準電圧の入力端子の少なくとも１つの入力端子に前記第一極性のテスト電圧を供給し、
前記第二の階調電圧生成回路は、前記複数の階調基準電圧の入力端子の少なくとも１つの入力端子に前記第二極性のテスト電圧を供給する
請求項１〜３いずれか１項に記載の表示パネルのデータ側駆動回路。
【請求項５】
前記第一の階調電圧生成回路は、テスト信号に応じて動作する第一のテストスイッチを有し、
当該第一のテストスイッチは、テスト信号がオンになると、前記第一の階調電圧生成回路から供給される階調電圧を伝達する各々の信号線を短絡し、
前記第二の階調電圧生成回路は、テスト信号に応じて動作する第二のテストスイッチを有し、
当該第二のテストスイッチは、テスト信号がオンになると、前記第二の階調電圧生成回路から供給される階調電圧を伝達する各々の信号線を短絡する
請求項４記載の表示パネルのデータ側駆動回路。
【請求項６】
供給される２つの表示データをＤ／Ａコンバータにより異なる極性の階調電圧に変換して出力する表示パネルのデータ側駆動回路のテスト方法であって、
前記Ｄ／Ａコンバータは、
第一の表示データに基づいて第一極性の所望の階調電圧を選択する第一の階調電圧選択回路と、第二の表示データに基づいて第二極性の所望の階調電圧を選択する第二の階調電圧選択回路とを備え、
前記第一の階調電圧選択回路に前記第一極性のテスト電圧を供給するとともに前記第二の階調電圧選択回路に前記第二極性のテスト電圧を供給し、
テスト信号がオンになったとき、前記第一および第二の階調電圧選択回路の一方を他方の出力への電気経路として用いて、他方の入出力間のリーク電流を測定する
表示パネルのデータ側駆動回路のテスト方法。
【請求項７】
テスト信号に応じて、前記第一および第二の表示データまたは第一および第二のテスト用表示データが生成される
ことを特徴とする請求項６記載の表示パネルのデータ側駆動回路のテスト方法。
【請求項８】
テスト信号がオンになったとき、前記第一および第二の階調電圧選択回路の出力間が短絡し、前記第一および第二のテスト用表示データにより前記第一および第二の階調電圧選択回路が制御される
ことを特徴とする請求項７記載の表示パネルのデータ側駆動回路のテスト方法。
【請求項９】
前記第一の階調電圧選択回路は第一群のトランジスタ、前記第二の階調電圧選択回路は第二群のトランジスタを有し、
テスト信号がオンになったとき、前記第一群および第二群のトランジスタの一方の入出力間の少なくとも１経路に含まれるトランジスタを全てオンさせ、他方の入出力間の全ての経路に含まれる少なくとも１つのトランジスタを全てオフさせる
ことを特徴とする請求項８記載の表示パネルのデータ側駆動回路のテスト方法。
【請求項１０】
前記第一群および第二群のトランジスタは、
テスト信号がオフになったとき、前記第一および第二の表示データとして、相反する論理の倍ビットからなる第一および第二の倍ビット表示データで制御され、
テスト信号がオンになったとき、前記第一および第二のテスト用表示データとして、同一論理の倍ビットからなる第一および第二のテスト用倍ビット表示データで制御される
ことを特徴とする請求項９記載の表示パネルのデータ側駆動回路のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルのデータ側駆動回路、及びそのテスト方法に関する。
【背景技術】
【０００２】
図１を参照して、液晶表示装置について説明する。液晶表示装置１００は、例えば、携帯電話、携帯情報端末などの携帯情報機器や、ノートパソコン、デスクトップパソコン、あるいはテレビなどの表示装置として用いられる。図示するように、液晶表示装置１００は、液晶表示パネル１０１と、データ側駆動回路１０２と、走査側駆動回路１０３と、電源回路１０４と、制御回路１０５とを具備している。液晶表示パネル１０１は、図中、横方向に配列され、縦方向に延びるデータ線１０６と、縦方向に配列され、横方向に延びる走査線１０７とを有する。各画素は、ＴＦＴ（Thin Film Transistor）１０８と、画素容量１０９と、液晶素子１１０とにより構成される。ＴＦＴ１０８のゲート端子は、走査線１０７に、ソース（ドレイン）端子は、データ線１０６に、それぞれ接続されている。また、ＴＦＴ１０８のドレイン（ソース）端子には、画素容量１０９及び液晶素子１１０がそれぞれ接続されている。画素容量１０９及び液晶素子１１０において、ＴＦＴ１０８と接続しない側の端子１１１は、例えば、図示せぬ共通電極に接続されている。データ側駆動回路１０２は、表示データに基づいた電圧値を有する画像信号を出力して、データ線１０６を駆動する。走査側駆動回路１０３は、ＴＦＴ１０８の選択／非選択電圧を出力して、走査線１０７を駆動する。制御回路１０５は、走査側駆動回路１０３およびデータ側駆動回路１０２による駆動タイミングなどをコントロールする。電源回路１０４は、データ側駆動回路１０２が出力する信号電圧や、走査側駆動回路１０３が出力する選択／非選択電圧を生成するのに用いる電源電圧を生成して、各駆動回路１０２，１０３に供給する。
【０００３】
この種の液晶表示装置において、表示パネルを交流駆動（又は反転駆動）する方式として、フィールド反転、ライン反転、カラム反転、およびドット反転が知られている。フィールド反転方式とは、表示パネルの画面全体を同極性として１フレーム毎に反転させる方式である。ライン反転方式とは、行（走査線）毎に逆極性にして反転させる方式である。カラム反転方式とは、列（データ線）毎に逆極性にして反転させる方式である。ドット反転方式とは、ライン反転とカラム反転とを組み合わせて市松模様パターンで反転させる方式である。これらの方式のうち、カラム反転とドット反転は、通常、コモン一定駆動方式で交流駆動される。コモン一定駆動方式とは，画素の共通電極の電位を一定に保ち，データ側駆動回路からの画像信号のみの極性を反転する駆動方式である。また、カラム反転とドット反転の場合、データ側駆動回路は複数のデータ線に極性の異なる２種類の画像信号を同時に印加する機能を備えたものとなる。画像信号の極性とは，所定の基準電位（以下，「コモンレベル」という。）を基準として正極性、負極性で定義される。コモンレベルは、通常、データ側駆動回路の高圧駆動電源として用いられる電源電圧ＶＤＤ２の１／２の電圧付近に設定される。尚、共通電極の電位は、表示パネルのフィードスルー補正のために、コモンレベルとは異なる電位に設定される。
【０００４】
図２は、ドット反転方式に用いられるデータ側駆動回路の詳細を説明するブロック図である。図２におけるデータ側駆動回路は、シフトレジスタ１１２と、データレジスタ１１３と、データラッチ回路１１４と、レベルシフタ１１５と、Ｄ／Ａ（デジタル／アナログ）コンバータ１１６と、出力回路１１７とを含む。図２に示すデータ側駆動回路は、正負の電圧を交互に出力するための２系統の回路系列を有するタイプのものである。すなわち、極性反転信号によって、コモンレベルを基準として、正極性および負極性の電圧を奇数出力と偶数出力とで交互に出力し、正負の振幅関係を保って、液晶表示パネルを交流駆動する。図２において、データレジスタ１１３は、シフトレジスタ１１２の各段の出力に応答し、制御されるｍ（自然数）ビットの表示データ（Ｄm，Ｄm-1，…，Ｄk，…，Ｄ2，Ｄ1）を並列にラッチする。データラッチ回路１１４は、データレジスタ１１３からのｍビットの表示データを、データラッチ信号に応答して、一括でラッチする。図２に示すタイプのデータ側駆動回路は、ラッチされたｍビットの表示データ（Ｄm，Ｄm-1，…，Ｄk，…，Ｄ2，Ｄ1）から、２ｍビットの倍ビット表示データ（Ｄm，ＤmＢ，Ｄm-1，Ｄm-1Ｂ，…，Ｄk，ＤkＢ，…，Ｄ2，Ｄ2Ｂ，Ｄ1，Ｄ1Ｂ）を生成する。ここで、Ｄk＝”Ｈ”のとき、ＤkＢ＝”Ｌ”であり、Ｄk＝”Ｌ”のとき、ＤkＢ＝”Ｈ”であるので、情報量としては、ｍビットのままである（Ｋ＝１，２，…，ｍ）。レベルシフタ１１５は、２ｍビットの倍ビット表示データについて、その電圧値を昇圧する。Ｄ／Ａコンバータ１１６は、２ｍビットの倍ビット表示データに基づいて、２m個の階調電圧の中から、所望の階調電圧を選択する。出力回路１１７は、選択された階調電圧を、オペアンプで増幅し、出力する。図２において、データ側駆動回路には、ｍビットの表示データが、２ｎ個入力され、２ｎ個の画像信号Ｓ２ｎ，Ｓ２ｎ−１，Ｓ２ｎ−２，…，Ｓ２，Ｓ１が出力されている。正負の２系統の回路系列を有するタイプなので、入力する表示データと、出力される画像信号とが偶数個になっている。
【０００５】
図３に、Ｄ／Ａコンバータ１１６の詳細を示す。電源回路１０４から供給される階調基準電圧は、γ補正抵抗１１８によって、液晶素子１１０における透過率の非直線性を補正する階調電圧に補正される。図３の場合では、正極性の２m個の階調電圧と、負極性の２m個の階調電圧とが生成される。生成された正極性の階調電圧については、２ｍビットの倍ビット表示データを入力する正極性階調電圧選択回路（ＰｃｈＤＡＣ）１１９によって、いずれか一つの階調電圧が選択される。また、生成された負極性の階調電圧については、２ｍビットの倍ビット表示データを入力する負極性階調電圧選択回路（ＮｃｈＤＡＣ）１２０によって、いずれか一つの階調電圧が選択される。選択された階調電圧は、切替スイッチ１２１と、オペアンプ１２２，１２３とを介して、出力回路１１７から出力される。切替スイッチ１２１がストレート状態のとき、奇数出力Ｓ２ｎ−１，Ｓ２ｎ−３，Ｓ２ｎ−５，…，Ｓ１には、正極性の階調電圧が現れ、偶数出力Ｓ２ｎ，Ｓ２ｎ−２，Ｓ２ｎ−４，…，Ｓ２には、負極性の階調電圧が現れる。また、切替スイッチ１２１がクロス状態のとき、奇数出力Ｓ２ｎ−１，Ｓ２ｎ−３，Ｓ２ｎ−５，…，Ｓ１には、負極性の階調電圧が現れ、偶数出力Ｓ２ｎ，Ｓ２ｎ−２，Ｓ２ｎ−４，…，Ｓ２には、正極性の階調電圧が現れる。階調電圧は、走査線１０７毎に選択され、画像信号として、データ線１０６に出力される。走査線１０７が一巡することで、１フレーム（１画面）が表示される。
【０００６】
このようなデータ側駆動回路の特性試験を行う場合、特に回路規模の大きい階調電圧選択回路におけるリーク電流が問題となる。階調電圧選択回路の特性試験に関しては、特開平１１−２６４８５５号公報（特許文献１参照）に記載された「集積回路装置」の発明が知られる。特許文献１においては、所定個数の抵抗を直列接続し、前記抵抗の少なくとも１個の接続点に補正電源電圧を供給し、全接続点に階調電圧を生成するラダー抵抗を具備する。また、データ信号を供給し、前記ラダー抵抗からの前記階調電圧の１つを選択するＲＯＭデコーダを具備する。また、前記ＲＯＭデコーダのリーク電流を測定するテスト回路を具備する。さらに、前記テスト回路が前記リーク電流の測定時に前記所定個数の各抵抗を短絡する短絡手段を有する。
【０００７】
【特許文献１】特開平１１−２６４８５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１の発明では、γ補正抵抗と階調電圧選択回路との間に切替スイッチ部を設け、この切替スイッチによってγ補正抵抗を分離し、階調電圧選択回路の試験を実施する。しかしながら、当該試験では、階調電圧選択回路におけるトランジスタのＧＳ（ゲート−ソース）間のリーク電流は測定出来るものの、ＤＳ（ドレイン−ソース）間のリーク電流は測定出来ない。本発明の課題は、階調電圧選択回路におけるトランジスタのＤＳ（ドレイン−ソース）間のリーク電流を測定することである。
【課題を解決するための手段】
【０００９】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１０】
本発明による表示パネルのデータ側駆動回路は、供給される２つの表示データをＤ／Ａコンバータ（１１，２１，３１）により異なる極性の階調電圧に変換して出力する。前記Ｄ／Ａコンバータ（１１，２１，３１）は、第一の階調電圧選択回路（１４３）と、第二の階調電圧選択回路（１４５）と、第一の階調電圧信号線と、第二の階調電圧信号線と、テストスイッチ回路（２４）とを具備する。第一の階調電圧選択回路（１４３）は、第一の表示データ（Ｄ２，Ｄ１）に基づいて、第一群のトランジスタ（Ｍｐ１〜Ｍｐ６）を制御し、第一極性の所望の階調電圧を選択する。第二の階調電圧選択回路（１４５）は、第二の表示データ（Ｄ２，Ｄ１）に基づいて、第二群のトランジスタ（Ｍｎ１〜Ｍｎ６）を制御し、第二極性の所望の階調電圧を選択する。第一の階調電圧信号線は、前記第一の階調電圧選択回路（１４３）によって選択された前記第一極性の所望の階調電圧を伝達する。第二の階調電圧信号線は、前記第二の階調電圧選択回路（１４５）によって選択された前記第二極性の所望の階調電圧を伝達する。テストスイッチ回路（２４）は、テスト信号に応じて動作する。前記テストスイッチ回路（２４）は、テスト信号がオンになったときに、前記第一の階調電圧信号線と、前記第二の階調電圧信号線とを短絡させることによって、前記第一群のトランジスタ（Ｍｐ１〜Ｍｐ６）における特定の一つ又は複数のトランジスタ、若しくは、前記第二群のトランジスタ（Ｍｎ１〜Ｍｎ６）における特定の一つ又は複数のトランジスタについて、そのドレイン−ソース間のリーク電流を測定することを可能とする。
【００１１】
本発明による表示パネルのデータ側駆動回路のテスト方法は、供給される２つの表示データをＤ／Ａコンバータ（１１，２１，３１）により異なる極性の階調電圧に変換して出力する。前記Ｄ／Ａコンバータ（１１，２１，３１）は、第一の表示データに基づいて第一極性の所望の階調電圧を選択する第一の階調電圧選択回路（１４３）と、第二の表示データに基づいて第二極性の所望の階調電圧を選択する第二の階調電圧選択回路（１４５）とを備える。前記第一の階調電圧選択回路（１４３）に前記第一極性のテスト電圧を供給するとともに前記第二の階調電圧選択回路（１４５）に前記第二極性のテスト電圧を供給する。テスト信号がオンになったとき、前記第一および第二の階調電圧選択回路（１４３，１４５）の一方を他方の出力への電気経路として用いて、他方の入出力間のリーク電流を測定する。
【発明の効果】
【００１２】
本発明によれば、階調電圧選択回路におけるトランジスタのＤＳ（ドレイン−ソース）間のリーク電流を測定することができる。
【発明を実施するための最良の形態】
【００１３】
図４に、本発明によるデータ側駆動回路の一例を説明するブロック図を示す。図４でも、データ側駆動回路は、ドット反転方式に用いられ、正負の電圧を交互に出力するための２系統の回路系列を有するタイプのものである。図４に示すように、本発明によるデータ側駆動回路では、テスト信号がオンになるとテスト用倍ビット表示データを生成するテスト状態設定回路１０が設けられている。また、Ｄ／Ａコンバータ１１は、テスト信号がオンになると、通常状態からテスト状態に切り替わる。以下、理解を容易にするために、ｍビットの表示データを２ｎ個入力して、２ｎ個の画像信号を出力するデータ側駆動回路であって、ｍ＝２，ｎ＝１のものを例示して、詳細に説明する。
【００１４】
＝＝第一の実施の形態＝＝
図５は、ｍ＝２，ｎ＝１のデータ側駆動回路における第一の実施の形態を示すブロック図である。図５において、データ側駆動回路は、データレジスタ１３１と、データラッチ回路１３２と、テスト状態設定回路２０と、レベルシフタ１３３と、Ｄ／Ａコンバータ２１と、出力回路１３５とを含む。データレジスタ１３１は、不図示のシフトレジスタの２段の出力に応答し、制御される２ビットの表示データ（Ｄ２，Ｄ１）を並列にラッチする。データラッチ回路１３２は、データレジスタ１３１からの２ビットの表示データを、データラッチ信号に応答して、一括でラッチする。テスト状態設定回路２０は、正極側のテスト用倍ビット表示データ生成回路２２と、負極側のテスト用倍ビット表示データ生成回路２３とを具備する。各生成回路２２，２３は、テスト信号がオフの時、ラッチされた２ビットの表示データ（Ｄ２，Ｄ１）から、４ビットの倍ビット表示データ（Ｄ２，Ｄ２Ｂ，Ｄ１，Ｄ１Ｂ）を生成する。ここで、Ｄk＝”Ｈ”のとき、ＤkＢ＝”Ｌ”であり、Ｄk＝”Ｌ”のとき、ＤkＢ＝”Ｈ”である（Ｋ＝１，２）。また、各生成回路２２，２３は、テスト信号がオンのとき、ラッチされた２ビットの表示データ（Ｄ２，Ｄ１）から、４ビットのテスト用倍ビット表示データ（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）を生成する。レベルシフタ１３３は、４ビットの倍ビット表示データについて、その電圧値を昇圧する。Ｄ／Ａコンバータ２１は、４ビットの倍ビット表示データに基づいて、４個の階調電圧の中から、所望の階調電圧を選択する。出力回路１３５、選択された階調電圧を、オペアンプで増幅し、出力する。図５において、データ側駆動回路には、２ビットの表示データが、２個入力され、２個の画像信号Ｓ２，Ｓ１が出力されている。図中、第１切替スイッチと、第２切替スイッチとは、極性反転信号によって制御される。極性反転信号がオフの場合、第１切替スイッチと、第２切替スイッチとは、ストレート状態となる。このとき、図面左側の回路系列に投入される第一表示データに応じた画像信号Ｓ１には、正極性の階調電圧が現れ、右側の回路系列に投入される第二表示データに応じた画像信号Ｓ２には、負極性の階調電圧が現れる。一方、極性反転信号がオンの場合、第１切替スイッチと、第２切替スイッチとは、クロス状態となる。このとき、図面左側の回路系列に投入される第一表示データに応じた画像信号Ｓ１には、負極性の階調電圧が現れ、右側の回路系列に投入される第二表示データに応じた画像信号Ｓ２には、正極性の階調電圧が現れる。図５において、Ｄ／Ａコンバータ２１には、正極性階調電圧生成回路１４２と、正極性階調電圧選択回路１４３と、負極性階調電圧生成回路１４４と、負極性階調電圧選択回路１４５と、テストスイッチ回路２４とが設けられている。正極性階調電圧生成回路１４２は、階調基準電圧から、正極性の４階調の階調電圧を生成する。正極性階調電圧選択回路１４３は、４ビットの倍ビット表示データに基づいて、正極性の階調電圧のいずれかを選択する。負極性階調電圧生成回路１４４は、階調基準電圧から、負極性の４階調の階調電圧を生成する。負極性階調電圧選択回路１４５は、４ビットの倍ビット表示データに基づいて、負極性の階調電圧��いずれかを選択する。テストスイッチ回路２４は、テスト信号がオフの場合に開放状態となり、テスト信号がオンの場合に短絡状態となる。
【００１５】
図６及び図７を参照して、テスト状態設定回路２０の詳細を説明する。図６は、正極側のテスト用倍ビット表示データ生成回路２２の構成を例示する図である。まず、テスト信号がオフの場合における正極側のテスト用倍ビット表示データ生成回路２２の動作について説明する。テスト信号がオフの場合、アンド回路ＡＮＤ１がオフとなり、インバータＩＮＶ１がオンになり、トランジスタＰ１，Ｎ１がオンになり、トランジスタＰ２，Ｎ２がオフになるので、Ｄ２２には、インバータＩＮＶ２及びトランジスタＰ１，Ｎ１を介して、Ｄ２の反転出力が得られる。すなわち、Ｄ２１＝Ｄ２，Ｄ２２＝Ｄ２Ｂである。また、テスト信号がオフの場合、アンド回路ＡＮＤ１がオフとなり、インバータＩＮＶ１がオンになり、トランジスタＰ３，Ｎ３がオンになり、トランジスタＰ４，Ｎ４がオフになるので、Ｄ１２には、インバータＩＮＶ３及びトランジスタＰ３，Ｎ３を介して、Ｄ１の反転出力が得られる。すなわち、Ｄ１１＝Ｄ１，Ｄ１２＝Ｄ１Ｂである。次に、テスト信号がオンの場合における正極側のテスト用倍ビット表示データ生成回路２２の動作について説明する。極性反転信号がオフの場合、アンド回路ＡＮＤ１がオフになるので、Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２は、テスト信号がオフの場合と同様になる。すなわち、Ｄ２１＝Ｄ２，Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１，Ｄ１２＝Ｄ１Ｂである。極性反転信号がオンの場合、アンド回路ＡＮＤ１がオンとなり、インバータＩＮＶ１がオフになり、トランジスタＰ１，Ｎ１がオフになり、トランジスタＰ２，Ｎ２がオンになるので、Ｄ２２には、トランジスタＰ２，Ｎ２を介して、Ｄ２が現れる。すなわち、Ｄ２１＝Ｄ２２＝Ｄ２である。また、極性反転信号がオンの場合、アンド回路ＡＮＤ１がオンとなり、インバータＩＮＶ１がオフになり、トランジスタＰ３，Ｎ３がオフになり、トランジスタＰ４，Ｎ４がオンになるので、Ｄ１２には、トランジスタＰ４，Ｎ４を介して、Ｄ１が現れる。すなわち、Ｄ１１＝Ｄ１２＝Ｄ１である。以上説明したように、正極側のテスト用倍ビット表示データ生成回路２２は、テスト信号と極性反転信号とが共にオンの時に、Ｄ２１＝Ｄ２２＝Ｄ２，Ｄ１１＝Ｄ１２＝Ｄ１を出力し、いずれか一方がオフの時に、Ｄ２１＝Ｄ２，Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１，Ｄ１２＝Ｄ１Ｂを出力する。
【００１６】
図７は、負極側のテスト用倍ビット表示データ生成回路２３の構成を例示する図である。まず、テスト信号がオフの場合における負極側のテスト用倍ビット表示データ生成回路２３の動作について説明する。テスト信号がオフの場合、アンド回路ＡＮＤ２がオフとなり、インバータＩＮＶ５がオンになり、トランジスタＰ５，Ｎ５がオンになり、トランジスタＰ６，Ｎ６がオフになるので、Ｄ２１には、トランジスタＰ５，Ｎ５を介して、Ｄ２が得られる。同時に、Ｄ２２には、インバータＩＮＶ７を介して、Ｄ２Ｂが得られる。すなわち、Ｄ２１＝Ｄ２，Ｄ２２＝Ｄ２Ｂである。また、、テスト信号がオフの場合、アンド回路ＡＮＤ２がオフとなり、インバータＩＮＶ５がオンになり、トランジスタＰ７，Ｎ７がオンになり、トランジスタＰ８，Ｎ８がオフになるので、Ｄ１１には、トランジスタＰ７，Ｎ７を介して、Ｄ１が得られる。同時に、Ｄ１２には、インバータＩＮＶ９を介して、Ｄ１Ｂが得られる。すなわち、Ｄ１１＝Ｄ１，Ｄ１２＝Ｄ１Ｂである。次に、テスト信号がオンの場合における負極側のテスト用倍ビット表示データ生成回路２３の動作について説明する。極性反転信号がオンの場合、インバータＩＮＶ４がオフになり、アンド回路ＡＮＤ２がオフになるので、Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２は、テスト信号がオフの場合と同様になる。すなわち、Ｄ２１＝Ｄ２，Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１，Ｄ１２＝Ｄ１Ｂである。極性反転信号がオフの場合、インバータＩＮＶ４がオンになり、アンド回路ＡＮＤ２がオンになり、インバータＩＮＶ５がオフになり、トランジスタＰ５，Ｎ５がオフになり、トランジスタＰ６，Ｎ６がオンになるので、Ｄ２１には、インバータＩＮＶ６及びトランジスタＰ６，Ｎ６を介して、Ｄ２Ｂが現れる。すなわち、Ｄ２１＝Ｄ２２＝Ｄ２Ｂである。また、極性反転信号がオフの場合、インバータＩＮＶ４がオンになり、アンド回路ＡＮＤ２がオンになり、インバータＩＮＶ５がオフになり、トランジスタＰ７，Ｎ７がオフになり、トランジスタＰ８，Ｎ８がオンになるので、Ｄ１１には、インバータＩＮＶ８及びトランジスタＰ８，Ｎ８を介して、Ｄ１Ｂが現れる。同時に、Ｄ１２には、インバータＩＮＶ９を介して、Ｄ１Ｂが得られる。すなわち、Ｄ１１＝Ｄ１２＝Ｄ１Ｂである。以上説明したように、負極側のテスト用倍ビット表示データ生成回路２３は、テスト信号がオンで、かつ、極性反転信号がオフの時に、Ｄ２１＝Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１２＝Ｄ１Ｂを出力し、テスト信号がオフ、又は、極性反転信号がオンの時に、Ｄ２１＝Ｄ２，Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１，Ｄ１２＝Ｄ１Ｂを出力する。
【００１７】
続いて、図８を参照して、Ｄ／Ａコンバータ２１の詳細を説明する。図８において、Ｄ／Ａコンバータ２１は、正極性階調電圧生成回路１４２と、正極性階調電圧選択回路１４３と、負極性階調電圧生成回路１４４と、負極性階調電圧選択回路１４５と、テストスイッチ回路２４とを具備している。正極性階調電圧生成回路１４２は、ラダー抵抗Ｒ１，Ｒ２，Ｒ３を有し、テスト信号がオフの通常状態の場合、階調基準電圧Ｖ１，Ｖ２（Ｖ１＞Ｖ２）を端子Ｖ１，Ｖ２（電圧と同一記号で表す）に入力して、４（＝２2）階調の正極性階調電圧γｐ１〜γｐ４を供給する。また、テスト信号がオンのテスト状態の場合、端子Ｖ１，Ｖ２の少なくともどれか１つの端子にテスト電圧ＶＴＥＳＴＶＰを入力して、４（＝２2）階調の正極性階調電圧γｐ１〜γｐ４の出力端からテスト電圧ＶＴＥＳＴＶＰを供給する。負極性階調電圧生成回路１４４は、ラダー抵抗Ｒ３，Ｒ２，Ｒ１を有し、テスト信号がオフの通常状態の場合、階調基準電圧Ｖ３，Ｖ４（Ｖ１＞Ｖ２＞Ｖ３＞Ｖ４）を端子Ｖ３，Ｖ４（電圧と同一記号で表す）に入力して、４（＝２2）階調の負極性階調電圧を供給する。また、テスト信号がオンのテスト状態の場合、端子Ｖ３，Ｖ４の少なくともどれか１つの端子にテスト電圧ＶＴＥＳＴＶＮ（ＶＴＥＳＴＶＰ＞ＶＴＥＳＴＶＮ）を入力して、４（＝２2）階調の負極性階調電圧γｎ１〜γｎ４の出力端からテスト電圧ＶＴＥＳＴＶＮを供給する。正極性階調電圧選択回路１４３は、トランジスタＭｐ１〜Ｍｐ６を有し、テスト信号がオフの通常状態の場合、４（＝２×２）ビットからなる正極側の倍ビット表示データに基づいて、いずれかの正極性階調電圧を選択する。テスト信号がオンのテスト状態の場合については、後述する。負極性階調電圧選択回路１４５は、トランジスタＭｎ１〜Ｍｎ６を有し、テスト信号がオフの通常状態の場合、４（＝２×２）ビットからなる負極側の倍ビット表示データに基づいて、いずれかの負極性階調電圧を選択する。テスト信号がオンのテスト状態の場合については、後述する。テストスイッチ回路２４は、テスト信号に応じて、テスト信号がオンのテスト状態の場合、正極性階調電圧選択回路１４３によって選択された正極性階調電圧を伝達する階調電圧信号線と、負極性階調電圧選択回路１４５によって選択された負極性階調電圧を伝達する階調電圧信号線とを短絡させる。
【００１８】
［８−１］テスト信号がオフの通常状態におけるＤ／Ａコンバータ２１の動作について説明する。このとき、テストスイッチ回路２４においては、インバータＩＮＶ１０がオンになるので、トランジスタＰ９，Ｎ９からなるテストスイッチＴＥＳＴＳＷ１はオフとなる。従って、Ｄ／Ａコンバータ２１から出力回路１３５へ、選択された正極性階調電圧及び選択された負極性階調電圧が伝達される。なお、テスト信号がオフのとき、テスト状態設定回路２０は、正極側の倍ビット表示データ及び負極側の倍ビット表示データとして、Ｄ２１＝Ｄ２，Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１，Ｄ１２＝Ｄ１Ｂを出力した。
【００１９】
［８−１−１］極性反転信号がオフの場合について説明する。このとき、正極側の倍ビット表示データには、第一表示データに基づいて生成される倍ビット表示データが現れ、負極側の倍ビット表示データには、第二表示データに基づいて生成される倍ビット表示データが現れる。
【００２０】
正極性階調電圧選択回路１４３においては、第一表示データのＤ２が”Ｈ”の場合、トランジスタＭｐ２，Ｍｐ４がオンになり、トランジスタＭｐ１，Ｍｐ３がオフになるので、階調電圧γｐ２，γｐ４が選択され、階調電圧γｐ１，γｐ３が選択されない。第一表示データのＤ２が”Ｈ”の場合において、第一表示データのＤ１が”Ｈ”のとき、トランジスタＭｐ６がオンになり、トランジスタＭｐ５がオフになるので、階調電圧γｐ４が選択され、階調電圧γｐ１，γｐ２，γｐ３が選択されない。第一表示データのＤ２が”Ｈ”の場合において、第一表示データのＤ１が”Ｌ”のとき、トランジスタＭｐ５がオンになり、トランジスタＭｐ６がオフになるので、階調電圧γｐ２が選択され、階調電圧γｐ１，γｐ３，γｐ４が選択されない。一方、第一表示データのＤ２が”Ｌ”の場合、トランジスタＭｐ１，Ｍｐ３がオンになり、トランジスタＭｐ２，Ｍｐ４がオフになるので、階調電圧γｐ１，γｐ３が選択され、階調電圧γｐ２，γｐ４が選択されない。第一表示データのＤ２が”Ｌ”の場合において、第一表示データのＤ１が”Ｈ”のとき、トランジスタＭｐ６がオンになり、トランジスタＭｐ５がオフになるので、階調電圧γｐ３が選択され、階調電圧γｐ１，γｐ２，γｐ４が選択されない。第一表示データのＤ２が”Ｌ”の場合において、第一表示データのＤ１が”Ｌ”のとき、トランジスタＭｐ５がオンになり、トランジスタＭｐ６がオフになるので、階調電圧γｐ１が選択され、階調電圧γｐ２，γｐ３，γｐ４が選択されない。以上説明したように、階調電圧γｐ１は、第一表示データ（Ｄ２，Ｄ１）＝（Ｌ，Ｌ）のときに選択され、階調電圧γｐ２は、第一表示データ（Ｄ２，Ｄ１）＝（Ｈ，Ｌ）のときに選択され、階調電圧γｐ３は、第一表示データ（Ｄ２，Ｄ１）＝（Ｌ，Ｈ）のときに選択され、階調電圧γｐ４は、第一表示データ（Ｄ２，Ｄ１）＝（Ｈ，Ｈ）のときに選択される。
【００２１】
負極性階調電圧選択回路１４５においては、第二表示データのＤ２が”Ｈ”の場合、トランジスタＭｎ１，Ｍｎ３がオンになり、トランジスタＭｎ２，Ｍｎ４がオフになるので、階調電圧γｎ２，γｎ４が選択され、階調電圧γｎ１，γｎ３が選択されない。第二表示データのＤ２が”Ｈ”の場合において、第二表示データのＤ１が”Ｈ”のとき、トランジスタＭｎ５がオンになり、トランジスタＭｎ６がオフになるので、階調電圧γｎ４が選択され、階調電圧γｎ１，γｎ２，γｎ３が選択されない。第二表示データのＤ２が”Ｈ”の場合において、第二表示データのＤ１が”Ｌ”のとき、トランジスタＭｎ６がオンになり、トランジスタＭｎ５がオフになるので、階調電圧γｎ２が選択され、階調電圧γｎ１，γｎ３，γｎ４が選択されない。一方、第二表示データのＤ２が”Ｌ”の場合、トランジスタＭｎ２，Ｍｎ４がオンになり、トランジスタＭｎ１，Ｍｎ３がオフになるので、階調電圧γｎ１，γｎ３が選択され、階調電圧γｎ２，γｎ４が選択されない。第二表示データのＤ２が”Ｌ”の場合において、第二表示データのＤ１が”Ｈ”のとき、トランジスタＭｎ５がオンになり、トランジスタＭｎ６がオフになるので、階調電圧γｎ３が選択され、階調電圧γｎ１，γｎ２，γｎ４が選択されない。第二表示データのＤ２が”Ｌ”の場合において、第二表示データのＤ１が”Ｌ”のとき、トランジスタＭｎ６がオンになり、トランジスタＭｎ５がオフになるので、階調電圧γｎ１が選択され、階調電圧γｎ２，γｎ３，γｎ４が選択されない。以上説明したように、階調電圧γｎ１は、第二表示データ（Ｄ２，Ｄ１）＝（Ｌ，Ｌ）のときに選択され、階調電圧γｎ２は、第二表示データ（Ｄ２，Ｄ１）＝（Ｈ，Ｌ）のときに選択され、階調電圧γｎ３は、第二表示データ（Ｄ２，Ｄ１）＝（Ｌ，Ｈ）のときに選択され、階調電圧γｎ４は、第二表示データ（Ｄ２，Ｄ１）＝（Ｈ，Ｈ）のときに選択される。
【００２２】
［８−１−２］極性反転信号がオンの場合について説明する。このとき、正極側の倍ビット表示データには、第二表示データに基づいて生成される倍ビット表示データが現れ、負極側の倍ビット表示データには、第一表示データに基づいて生成される倍ビット表示データが現れる。正極性階調電圧選択回路１４３においては、階調電圧γｐ１は、第二表示データ（Ｄ２，Ｄ１）＝（Ｌ，Ｌ）のときに選択され、階調電圧γｐ２は、第二表示データ（Ｄ２，Ｄ１）＝（Ｈ，Ｌ）のときに選択され、階調電圧γｐ３は、第二表示データ（Ｄ２，Ｄ１）＝（Ｌ，Ｈ）のときに選択され、階調電圧γｐ４は、第二表示データ（Ｄ２，Ｄ１）＝（Ｈ，Ｈ）のときに選択される。また、負極性階調電圧選択回路１４５においては、階調電圧γｎ１は、第一表示データ（Ｄ２，Ｄ１）＝（Ｌ，Ｌ）のときに選択され、階調電圧γｎ２は、第一表示データ（Ｄ２，Ｄ１）＝（Ｈ，Ｌ）のときに選択され、階調電圧γｎ３は、第一表示データ（Ｄ２，Ｄ１）＝（Ｌ，Ｈ）のときに選択され、階調電圧γｎ４は、第一表示データ（Ｄ２，Ｄ１）＝（Ｈ，Ｈ）のときに選択される。
【００２３】
［８−２］テスト信号がオンのテスト状態におけるＤ／Ａコンバータ２１の動作について説明する。端子Ｖ１，Ｖ２の少なくともどれか１つの端子にテスト電圧ＶＴＥＳＴＶＰ、例えば、電源電圧ＶＤＤ２が入力され、端子Ｖ３，Ｖ４の少なくともどれか１つの端子にテスト電圧ＶＴＥＳＴＶＮ、例えば、接地電位が入力される。テスト電圧ＶＴＥＳＴＶＰ，ＶＴＥＳＴＶＮのどちらかが電流計を介して入力される。このとき、テストスイッチ回路２４においては、インバータＩＮＶ１０がオフになるので、トランジスタＰ９，Ｎ９からなるテストスイッチＴＥＳＴＳＷ１はオンとなる。従って、正極性階調電圧選択回路１４３によって選択された正極性階調電圧を伝達する階調電圧信号線と、負極性階調電圧選択回路１４５によって選択された負極性階調電圧を伝達する階調電圧信号線とが短絡される。
【００２４】
［８−２−１］極性反転信号がオフの場合について説明する。このとき、テスト状態設定回路２０は、正極側のテスト用倍ビット表示データについては、Ｄ２１＝Ｄ２，Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１，Ｄ１２＝Ｄ１Ｂを出力した。一方、負極側のテスト用倍ビット表示データについては、Ｄ２１＝Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１２＝Ｄ１Ｂを出力した。また、正極側の倍ビット表示データには、第一表示データに基づいて生成される倍ビット表示データが現れ、負極側の倍ビット表示データには、第二表示データに基づいて生成される倍ビット表示データが現れた。当例においては、テスト時には、第一表示データ（Ｄ２，Ｄ１）＝第二表示データ（Ｄ２，Ｄ１）として、テストを行うこととする。
【００２５】
［８−２−１−１］トランジスタＭｎ１〜Ｍｎ４のＤＳ間におけるリーク電流をテストする。データ側駆動回路に、第一表示データ（Ｄ２，Ｄ１）＝第二表示データ（Ｄ２，Ｄ１）＝（Ｈ，Ｌ）を投入する。正極性階調電圧選択回路１４３においては、正極側のテスト用倍ビット表示データとして、（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）＝（Ｈ，Ｌ，Ｌ，Ｈ）が入力される。従って、トランジスタＭｐ２，Ｍｐ４，Ｍｐ５がオンになり、トランジスタＭｐ１，Ｍｐ３，Ｍｐ６がオフになる。その結果、通常状態において階調電圧γｐ２が出力される経路が選択される。これにより、テスト電圧ＶＴＥＳＴＶＰは、この選択された経路とテストスイッチ回路２４を介して、負極性階調電圧選択回路１４５によって選択される負極性階調電圧を伝達する階調電圧信号線に印加される。負極性階調電圧選択回路１４５においては、負極側のテスト用倍ビット表示データとして、（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）＝（Ｌ，Ｌ，Ｈ，Ｈ）が入力される。従って、トランジスタＭｎ５，Ｍｎ６がオンになり、トランジスタＭｎ１，Ｍｎ２，Ｍｎ３，Ｍｎ４がオフになる。その結果、トランジスタＭｎ１〜Ｍｎ４には、そのＤＳ間に、トランジスタＭｎ５，Ｍｎ６を介してテスト電圧ＶＴＥＳＴＶＰと、負極性階調電圧生成回路１４４を介してテスト電圧ＶＴＥＳＴＶＮとが印加される。このときの電流値を測定することにより、トランジスタＭｎ１〜Ｍｎ４のＤＳ間におけるリーク電流をテストすることができる。
【００２６】
［８−２−１−２］トランジスタＭｎ５，Ｍｎ６のＤＳ間におけるリーク電流をテストする。データ側駆動回路に、第一表示データ（Ｄ２，Ｄ１）＝第二表示データ（Ｄ２，Ｄ１）＝（Ｌ，Ｈ）を投入する。正極性階調電圧選択回路１４３においては、正極側のテスト用倍ビット表示データとして、（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）＝（Ｌ，Ｈ，Ｈ，Ｌ）が入力される。従って、トランジスタＭｐ１，Ｍｐ３，Ｍｐ６がオンになり、トランジスタＭｐ２，Ｍｐ４，Ｍｐ５がオフになる。その結果、通常状態において階調電圧γｐ３が出力される経路が選択される。これにより、テスト電圧ＶＴＥＳＴＶＰは、この選択された経路とテストスイッチ回路２４を介して、負極性階調電圧選択回路１４５によって選択される負極性階調電圧を伝達する階調電圧信号線に印加される。負極性階調電圧選択回路１４５においては、負極側のテスト用倍ビット表示データとして、（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）＝（Ｈ，Ｈ，Ｌ，Ｌ）が入力される。従って、トランジスタＭｎ１，Ｍｎ２，Ｍｎ３，Ｍｎ４がオンになり、トランジスタＭｎ５，Ｍｎ６がオフになる。その結果、トランジスタＭｎ５，Ｍｎ６には、そのＤＳ間に、テスト電圧ＶＴＥＳＴＶＰと、負極性階調電圧生成回路１４４およびトランジスタＭｎ１〜Ｍｎ４を介してテスト電圧ＶＴＥＳＴＶＮとが印加される。このときの電流値を測定することにより、トランジスタＭｎ５，Ｍｎ６のＤＳ間におけるリーク電流をテストすることができる。
【００２７】
［８−２−２］極性反転信号がオンの場合について説明する。このとき、テスト状態設定回路２０は、正極側のテスト用倍ビット表示データについては、Ｄ２１＝Ｄ２２＝Ｄ２，Ｄ１１＝Ｄ１２＝Ｄ１を出力した。一方、負極側のテスト用倍ビット表示データについては、Ｄ２１＝Ｄ２，Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１，Ｄ１２＝Ｄ１Ｂを出力した。また、正極側の倍ビット表示データには、第二表示データに基づいて生成される倍ビット表示データが現れ、負極側の倍ビット表示データには、第一表示データに基づいて生成される倍ビット表示データが現れた。当例においても、極性反転信号がオフの場合と同様に、テスト時には、第一表示データ（Ｄ２，Ｄ１）＝第二表示データ（Ｄ２，Ｄ１）として、テストを行うこととする。
【００２８】
［８−２−２−１］トランジスタＭｐ１〜Ｍｐ４のＤＳ間におけるリーク電流をテストする。データ側駆動回路に、第一表示データ（Ｄ２，Ｄ１）＝第二表示データ（Ｄ２，Ｄ１）＝（Ｈ，Ｌ）を投入する。負極性階調電圧選択回路１４５においては、負極側のテスト用倍ビット表示データとして、（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）＝（Ｈ，Ｌ，Ｌ，Ｈ）が入力される。従って、トランジスタＭｎ１，Ｍｎ３，Ｍｎ６がオンになり、トランジスタＭｎ２，Ｍｎ４，Ｍｎ５がオフになる。その結果、通常状態において階調電圧γｎ２が出力される経路が選択される。これにより、テスト電圧ＶＴＥＳＴＶＮは、この選択された経路とテストスイッチ回路２４を介して、正極性階調電圧選択回路１４３によって選択される正極性階調電圧を伝達する階調電圧信号線に印加される。正極性階調電圧選択回路１４３においては、正極側のテスト用倍ビット表示データとして、（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）＝（Ｈ，Ｈ，Ｌ，Ｌ）が入力される。従って、トランジスタＭｐ５，Ｍｐ６がオンになり、トランジスタＭｐ１，Ｍｐ２，Ｍｐ３，Ｍｐ４がオフになる。その結果、トランジスタＭｐ１〜Ｍｐ４には、そのＤＳ間に、正極性階調電圧生成回路１４２を介してテスト電圧ＶＴＥＳＴＶＰと、トランジスタＭｐ５，Ｍｐ６を介してテスト電圧ＶＴＥＳＴＶＮとが印加される。このときの電流値を測定することにより、トランジスタＭｐ１〜Ｍｐ４のＤＳ間におけるリーク電流をテストすることができる。
【００２９】
［８−２−２−２］トランジスタＭｐ５，Ｍｐ６のＤＳ間におけるリーク電流をテストする。データ側駆動回路に、第一表示データ（Ｄ２，Ｄ１）＝第二表示データ（Ｄ２，Ｄ１）＝（Ｌ，Ｈ）を投入する。負極性階調電圧選択回路１４５においては、負極側のテスト用倍ビット表示データとして、（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）＝（Ｌ，Ｈ，Ｈ，Ｌ）が入力される。従って、トランジスタＭｎ２，Ｍｎ４，Ｍｎ５がオンになり、トランジスタＭｎ１，Ｍｎ３，Ｍｎ６がオフになる。その結果、通常状態において階調電圧γｎ３が出力される経路が選択される。これにより、テスト電圧ＶＴＥＳＴＶＮは、この選択された経路とテストスイッチ回路２４を介して、正極性階調電圧選択回路１４３によって選択される正極性階調電圧を伝達する階調電圧信号線に印加される。正極性階調電圧選択回路１４３においては、正極側のテスト用倍ビット表示データとして、（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）＝（Ｌ，Ｌ，Ｈ，Ｈ）が入力される。従って、トランジスタＭｐ１，Ｍｐ２，Ｍｐ３，Ｍｐ４がオンになり、トランジスタＭｐ５，Ｍｐ６がオフになる。その結果、トランジスタＭｐ５，Ｍｐ６には、そのＤＳ間に、正極性階調電圧生成回路１４２およびトランジスタＭｐ１，Ｍｐ２，Ｍｐ３，Ｍｐ４を介してテスト電圧ＶＴＥＳＴＶＰと、テスト電圧ＶＴＥＳＴＶＮとが印加される。このときの電流値を測定することにより、トランジスタＭｐ５，Ｍｐ６のＤＳ間におけるリーク電流をテストすることができる。
【００３０】
＝＝第二の実施の形態＝＝
図９は、ｍ＝２，ｎ＝１のデータ側駆動回路における第二の実施の形態を示すブロック図である。図９において、テスト状態設定回路３０は、正極側のテスト用倍ビット表示データ生成回路３２と、負極側のテスト用倍ビット表示データ生成回路３３とを具備する。各生成回路３２，３３は、テスト信号がオフの時、２ビットの表示データ（Ｄ２，Ｄ１）から、４ビットの倍ビット表示データ（Ｄ２，Ｄ２Ｂ，Ｄ１，Ｄ１Ｂ）を生成する。ここで、Ｄk＝”Ｈ”のとき、ＤkＢ＝”Ｌ”であり、Ｄk＝”Ｌ”のとき、ＤkＢ＝”Ｈ”である（Ｋ＝１，２）。また、各生成回路３２，３３は、テスト信号がオンの時、２ビットの表示データ（Ｄ２，Ｄ１）から、４ビットのテスト用倍ビット表示データ（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）を生成する。Ｄ／Ａコンバータ３１は、４ビットの倍ビット表示データに基づいて、４個の階調電圧の中から、所望の階調電圧を選択する。後述するように、Ｄ／Ａコンバータ３１における正極性階調電圧生成回路３４には、テストスイッチＴＥＳＴＳＷ２が設けられ、負極性階調電圧生成回路３５には、テストスイッチＴＥＳＴＳＷ３が設けられる。
【００３１】
図１０及び図１１を参照して、テスト状態設定回路３０の詳細を説明する。図１０は、正極側のテスト用倍ビット表示データ生成回路３２の構成を例示する図である。まず、テスト信号がオフの場合における正極側のテスト用倍ビット表示データ生成回路３２の動作について説明する。テスト信号がオフの場合、インバータＩＮＶ１１がオンになり、オア回路ＯＲ１がオンになり、アンド回路ＡＮＤ５の一方の入力がオンになるので、アンド回路ＡＮＤ５の他方の入力であるＤ２が、Ｄ２１として出力される。また、インバータＩＮＶ１１がオンになり、トランジスタＰ１０，Ｎ１０がオンになるので、Ｄ２がインバータＩＮＶ１２によって反転され、トランジスタＰ１０，Ｎ１０を介して、Ｄ２Ｂが、Ｄ２２として出力される。また、インバータＩＮＶ１１がオンになり、オア回路ＯＲ１がオンになり、アンド回路ＡＮＤ６の一方の入力がオンになるので、アンド回路ＡＮＤ６の他方の入力であるＤ１が、Ｄ１１として出力される。また、インバータＩＮＶ１１がオンになり、トランジスタＰ１２，Ｎ１２がオンになるので、Ｄ１がインバータＩＮＶ１３によって反転され、トランジスタＰ１２，Ｎ１２を介して、Ｄ１Ｂが、Ｄ１２として出力される。すなわち、Ｄ２１＝Ｄ２，Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１，Ｄ１２＝Ｄ１Ｂである。次に、テスト信号がオンの場合における正極側のテスト用倍ビット表示データ生成回路３２の動作について説明する。極性反転信号がオフの場合、インバータＩＮＶ１１がオフになり、オア回路ＯＲ１がオフになり、アンド回路ＡＮＤ５がオフになるので、Ｄ２１＝”Ｌ”になる。また、インバータＩＮＶ１１がオフになり、トランジスタＰ１０，Ｎ１０がオフになり、トランジスタＰ１１，Ｎ１１がオンになり、極性反転信号を入力するアンド回路ＡＮＤ３がオフになるので、Ｄ２２＝”Ｌ”になる。また、インバータＩＮＶ１１がオフになり、オア回路ＯＲ１がオフになり、アンド回路ＡＮＤ６がオフになるので、Ｄ１１＝”Ｌ”になる。また、インバータＩＮＶ１１がオフになり、トランジスタＰ１２，Ｎ１２がオフになり、トランジスタＰ１３，Ｎ１３がオンになり、極性反転信号を入力するアンド回路ＡＮＤ４がオフになるので、Ｄ１２＝”Ｌ”になる。すなわち、Ｄ２１＝Ｄ２２＝Ｄ１１＝Ｄ１２＝”Ｌ”である。極性反転信号がオンの場合、オア回路ＯＲ１がオンになり、アンド回路ＡＮＤ５の一方の入力がオンになるので、Ｄ２１＝Ｄ２になる。また、インバータＩＮＶ１１がオフになり、トランジスタＰ１０，Ｎ１０がオフになり、トランジスタＰ１１，Ｎ１１がオンになり、アンド回路ＡＮＤ３の一方の入力がオンになるので、Ｄ２２＝Ｄ２になる。また、オア回路ＯＲ１がオンになり、アンド回路ＡＮＤ６の一方の入力がオンになるので、Ｄ１１＝Ｄ１になる。また、インバータＩＮＶ１１がオフになり、トランジスタＰ１２，Ｎ１２がオフになり、トランジスタＰ１３，Ｎ１３がオンになり、アンド回路ＡＮＤ４の一方の入力がオンになるので、Ｄ１２＝Ｄ１になる。すなわち、Ｄ２１＝Ｄ２２＝Ｄ２，Ｄ１１＝Ｄ１２＝Ｄ１である。以上説明したように、正極側のテスト用倍ビット表示データ生成回路３２は、テスト信号がオフの時に、Ｄ２１＝Ｄ２，Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１，Ｄ１２＝Ｄ１Ｂを出力し、テスト信号がオンで、極性反転信号がオフの時に、Ｄ２１＝Ｄ２２＝Ｄ１１＝Ｄ１２＝”Ｌ”を出力し、テスト信号と極性反転信号とが共にオンの時に、Ｄ２１＝Ｄ２２＝Ｄ２，Ｄ１１＝Ｄ１２＝Ｄ１を出力する。
【００３２】
図１１は、負極側のテスト用倍ビット表示データ生成回路３３の構成を例示する図である。まず、テスト信号がオフの場合における負極側のテスト用倍ビット表示データ生成回路３３の動作について説明する。テスト信号がオフの場合、インバータＩＮＶ１５がオンになり、トランジスタＰ１４，Ｎ１４がオンになり、トランジスタＰ１５，Ｎ１５がオフになるので、Ｄ２１＝Ｄ２になる。また、インバータＩＮＶ１５がオンになり、オア回路ＯＲ２がオンになり、ナンド回路ＮＡＮＤ３の一方の入力がオンになるので、Ｄ２２＝Ｄ２Ｂになる。また、インバータＩＮＶ１５がオンになり、トランジスタＰ１６，Ｎ１６がオンになり、トランジスタＰ１７，Ｎ１７がオフになるので、Ｄ１１＝Ｄ１になる。また、インバータＩＮＶ１５がオンになり、オア回路ＯＲ２がオンになり、ナンド回路ＮＡＮＤ４の一方の入力がオンになるので、Ｄ１２＝Ｄ１Ｂになる。すなわち、Ｄ２１＝Ｄ２，Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１，Ｄ１２＝Ｄ１Ｂである。次に、テスト信号がオンの場合における負極側のテスト用倍ビット表示データ生成回路３３の動作について説明する。極性反転信号がオフの場合、インバータＩＮＶ１５がオフになり、トランジスタＰ１４，Ｎ１４がオフになり、トランジスタＰ１５，Ｎ１５がオンになり、インバータＩＮＶ１４がオンになり、ナンド回路ＮＡＮＤ１の一方の入力がオンになるので、Ｄ２１＝Ｄ２Ｂになる。また、インバータＩＮＶ１４がオンになり、オア回路ＯＲ２がオンになり、ナンド回路ＮＡＮＤ３の一方の入力がオンになるので、Ｄ２２＝Ｄ２Ｂになる。また、インバータＩＮＶ１５がオフになり、トランジスタＰ１６，Ｎ１６がオフになり、トランジスタＰ１７，Ｎ１７がオンになり、インバータＩＮＶ１４がオンになり、ナンド回路ＮＡＮＤ２の一方の入力がオンになるので、Ｄ１１＝Ｄ１Ｂになる。また、インバータＩＮＶ１４がオンになり、オア回路ＯＲ２がオンになり、ナンド回路ＮＡＮＤ４の一方の入力がオンになるので、Ｄ１２＝Ｄ１Ｂになる。すなわち、Ｄ２１＝Ｄ２Ｂ，Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１Ｂ，Ｄ１２＝Ｄ１Ｂである。極性反転信号がオンの場合、インバータＩＮＶ１５がオフになり、トランジスタＰ１４，Ｎ１４がオフになり、トランジスタＰ１５，Ｎ１５がオンになり、インバータＩＮＶ１４がオフになり、ナンド回路ＮＡＮＤ１の一方の入力がオフになるので、Ｄ２１＝”Ｈ”になる。また、インバータＩＮＶ１４がオフになり、インバータＩＮＶ１５がオフになり、オア回路ＯＲ２がオフになり、ナンド回路ＮＡＮＤ３の一方の入力がオフになるので、Ｄ２２＝”Ｈ”になる。また、インバータＩＮＶ１５がオフになり、トランジスタＰ１６，Ｎ１６がオフになり、トランジスタＰ１７，Ｎ１７がオンになり、インバータＩＮＶ１４がオフになり、ナンド回路ＮＡＮＤ２の一方の入力がオフになるので、Ｄ１１＝”Ｈ”になる。また、インバータＩＮＶ１４がオフになり、インバータＩＮＶ１５がオフになり、オア回路ＯＲ２がオフになり、ナンド回路ＮＡＮＤ４の一方の入力がオフになるので、Ｄ１２＝”Ｈ”になる。すなわち、Ｄ２１＝Ｄ２２＝Ｄ１１＝Ｄ１２＝”Ｈ”である。以上説明したように、負極側のテスト用倍ビット表示データ生成回路３３は、テスト信号がオフの時に、Ｄ２１＝Ｄ２，Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１，Ｄ１２＝Ｄ１Ｂを出力し、テスト信号がオンで、極性反転信号がオフの時に、Ｄ２１＝Ｄ２Ｂ，Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１Ｂ，Ｄ１２＝Ｄ１Ｂを出力し、テスト信号と極性反転信号とが共にオンの時に、Ｄ２１＝Ｄ２２＝Ｄ１１＝Ｄ１２＝”Ｈ”を出力する。
【００３３】
続いて、図１２を参照して、Ｄ／Ａコンバータ３１の詳細を説明する。図１２において、Ｄ／Ａコンバータ３１は、正極性階調電圧生成回路３４と、正極性階調電圧選択回路１４３と、負極性階調電圧生成回路３５と、負極性階調電圧選択回路１４５と、テストスイッチ回路２４とを具備している。正極性階調電圧生成回路３４は、ラダー抵抗Ｒ１，Ｒ２，Ｒ３を有し、テスト信号がオフの通常状態の場合、階調基準電圧Ｖ１，Ｖ２（Ｖ１＞Ｖ２）を入力して、４（＝２2）階調の正極性階調電圧γｐ１〜γｐ４を供給する。また、テスト信号がオンのテスト状態の場合、端子Ｖ１，Ｖ２の少なくともどれか１つの端子にテスト電圧ＶＴＥＳＴＶＰを入力して、４（＝２2）階調の正極性階調電圧γｐ１〜γｐ４の出力端からテスト電圧ＶＴＥＳＴＶＰを供給する。このとき、インバータＩＮＶ１６がオフになることにより、テストスイッチＴＥＳＴＳＷ２がオンになるので、正極性階調電圧生成回路３４は、正極性階調電圧γｐ１〜γｐ４の全出力端からラダー抵抗Ｒ１，Ｒ２，Ｒ３を介さずに、テスト電圧ＶＴＥＳＴＶＰを供給する。負極性階調電圧生成回路３５は、ラダー抵抗Ｒ３，Ｒ２，Ｒ１を有し、テスト信号がオフの通常状態の場合、階調基準電圧Ｖ３，Ｖ４（Ｖ３＞Ｖ４）を入力して、４（＝２2）階調の負極性階調電圧γｎ４〜γｎ１を供給する。また、テスト信号がオンのテスト状態の場合、端子Ｖ３，Ｖ４の少なくともどれか１つの端子にテスト電圧ＶＴＥＳＴＶＮを入力して、負極性階調電圧γｎ１〜γｎ４の出力端からテスト電圧ＶＴＥＳＴＶＮを供給する。このとき、インバータＩＮＶ１７がオフになることにより、テストスイッチＴＥＳＴＳＷ３がオンになるので、負極性階調電圧生成回路３５は、負極性階調電圧γｎ１〜γｎ４の全出力端からラダー抵抗Ｒ１，Ｒ２，Ｒ３を介さずに、テスト電圧ＶＴＥＳＴＶＮを供給する。
【００３４】
［１２−１］テスト信号がオフの通常状態におけるＤ／Ａコンバータ３１の動作については、図８におけるＤ／Ａコンバータ２１の動作と同様なので、説明を省略する。
【００３５】
［１２−２］テスト信号がオンのテスト状態におけるＤ／Ａコンバータ３１の動作について説明する。第１の実施の形態の場合と同様に、正極性階調電圧生成回路３４にテスト電圧ＶＴＥＳＴＶＰが入力され、負極性階調電圧生成回路３５にテスト電圧ＶＴＥＳＴＶＮが入力される。このとき、テストスイッチ回路２４においては、テストスイッチＴＥＳＴＳＷ１がオンになるので、正極性階調電圧選択回路１４３によって選択される正極性階調電圧を伝達する階調電圧信号線と、負極性階調電圧選択回路１４５によって選択される負極性階調電圧を伝達する階調電圧信号線とが短絡される。また、テストスイッチＴＥＳＴＳＷ２，ＴＥＳＴＳＷ３がオンになるので、正極性階調電圧選択回路１４３には、正極性階調電圧生成回路３４の正極性階調電圧γｐ１〜γｐ４の全出力端からラダー抵抗Ｒ１，Ｒ２，Ｒ３を介さずに、テスト電圧ＶＴＥＳＴＶＰが供給され、負極性階調電圧選択回路１４５には、負極性階調電圧生成回路３５の負極性階調電圧γｎ１〜γｎ４の全出力端からラダー抵抗Ｒ１，Ｒ２，Ｒ３を介さずに、テスト電圧ＶＴＥＳＴＶＮが供給される。
【００３６】
［１２−２−１］極性反転信号がオフの場合について説明する。このとき、テスト状態設定回路３０は、正極側のテスト用倍ビット表示データについては、Ｄ２１＝Ｄ２２＝Ｄ１１＝Ｄ１２＝”Ｌ”を出力した。一方、負極側のテスト用倍ビット表示データについては、Ｄ２１＝Ｄ２Ｂ，Ｄ２２＝Ｄ２Ｂ，Ｄ１１＝Ｄ１Ｂ，Ｄ１２＝Ｄ１Ｂを出力した。また、正極側の倍ビット表示データには、第一表示データに基づいて生成される倍ビット表示データが現れ、負極側の倍ビット表示データには、第二表示データに基づいて生成される倍ビット表示データが現れた。当例においては、テスト時には、第一表示データ（Ｄ２，Ｄ１）＝第二表示データ（Ｄ２，Ｄ１）として、テストを行うこととする。
【００３７】
［１２−２−１−１］トランジスタＭｎ１〜Ｍｎ４のＤＳ間におけるリーク電流をテストする。データ側駆動回路に、第一表示データ（Ｄ２，Ｄ１）＝第二表示データ（Ｄ２，Ｄ１）＝（Ｈ，Ｌ）を投入する。正極性階調電圧選択回路１４３においては、正極側のテスト用倍ビット表示データとして、（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）＝（Ｌ，Ｌ，Ｌ，Ｌ）が入力される。従って、トランジスタＭｐ１〜Ｍｐ６がオンになる。その結果、通常状態において階調電圧γｐ１〜γｐ４が出力される全ての経路が選択され、これにより、テスト電圧ＶＴＥＳＴＶＰが、この選択された全経路とテストスイッチ回路２４を介して、負極性階調電圧選択回路１４５によって選択される負極性階調電圧を伝達する階調電圧信号線に印加される。負極性階調電圧選択回路１４５においては、負極側のテスト用倍ビット表示データとして、（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）＝（Ｌ，Ｌ，Ｈ，Ｈ）が入力される。従って、トランジスタＭｎ５，Ｍｎ６がオンになり、トランジスタＭｎ１，Ｍｎ２，Ｍｎ３，Ｍｎ４がオフになる。その結果、トランジスタＭｎ１〜Ｍｎ４には、そのＤＳ間に、トランジスタＭｎ５，Ｍｎ６を介してテスト電圧ＶＴＥＳＴＶＰと、負極性階調電圧生成回路３５を介してテスト電圧ＶＴＥＳＴＶＮとが印加される。このときの電流値を測定することにより、トランジスタＭｎ１〜Ｍｎ４のＤＳ間におけるリーク電流をテストすることができる。当例においては、テスト電圧が、正極性階調電圧生成回路３４および負極性階調電圧生成回路３５のラダー抵抗Ｒ３，Ｒ２，Ｒ１を介さず、また、正極性階調電圧選択回路１４３の全経路を介してトランジスタＭｎ１〜Ｍｎ４のＤＳ間に供給され、第一の実施の形態の場合より、より精度の高いリーク電流のテストが可能となる。
【００３８】
［１２−２−１−２］トランジスタＭｎ５，Ｍｎ６のＤＳ間におけるリーク電流をテストする。データ側駆動回路に、第一表示データ（Ｄ２，Ｄ１）＝第二表示データ（Ｄ２，Ｄ１）＝（Ｌ，Ｈ）を投入する。トランジスタＭｎ１〜Ｍｎ４のＤＳ間におけるリーク電流をテストする場合と同様に、テスト電圧ＶＴＥＳＴＶＰが、負極性階調電圧選択回路１４５によって選択される負極性階調電圧を伝達する階調電圧信号線に印加される。負極性階調電圧選択回路１４５においては、負極側のテスト用倍ビット表示データとして、（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）＝（Ｈ，Ｈ，Ｌ，Ｌ）が入力される。従って、トランジスタＭｎ１，Ｍｎ２，Ｍｎ３，Ｍｎ４がオンになり、トランジスタＭｎ５，Ｍｎ６がオフになる。その結果、トランジスタＭｎ５，Ｍｎ６には、そのＤＳ間に、テスト電圧ＶＴＥＳＴＶＰと、負極性階調電圧生成回路３５およびトランジスタＭｎ１〜Ｍｎ４を介してテスト電圧ＶＴＥＳＴＶＮとが印加される。このときの電流値を測定することにより、トランジスタＭｎ５，Ｍｎ６のＤＳ間におけるリーク電流をテストすることができる。当例においては、テスト電圧が、正極性階調電圧生成回路３４および負極性階調電圧生成回路３５のラダー抵抗Ｒ３，Ｒ２，Ｒ１を介さず、また、正極性階調電圧選択回路１４３の全経路を介してトランジスタＭｎ５，Ｍｎ６のＤＳ間に供給され、第一の実施の形態の場合より、より精度の高いリーク電流のテストが可能となる。
【００３９】
［１２−２−２］極性反転信号がオンの場合について説明する。このとき、テスト状態設定回路３０は、正極側のテスト用倍ビット表示データについては、Ｄ２１＝Ｄ２２＝Ｄ２，Ｄ１１＝Ｄ１２＝Ｄ１を出力した。一方、負極側のテスト用倍ビット表示データについては、Ｄ２１＝Ｄ２２＝Ｄ１１＝Ｄ１２＝”Ｈ”を出力した。また、正極側の倍ビット表示データには、第二表示データに基づいて生成される倍ビット表示データが現れ、負極側の倍ビット表示データには、第一表示データに基づいて生成される倍ビット表示データが現れた。当例においても、極性反転信号がオフの場合と同様に、テスト時には、第一表示データ（Ｄ２，Ｄ１）＝第二表示データ（Ｄ２，Ｄ１）として、テストを行うこととする。
【００４０】
［１２−２−２−１］トランジスタＭｐ１〜Ｍｐ４のＤＳ間におけるリーク電流をテストする。データ側駆動回路に、第一表示データ（Ｄ２，Ｄ１）＝第二表示データ（Ｄ２，Ｄ１）＝（Ｈ，Ｌ）を投入する。負極性階調電圧選択回路１４５においては、負極側のテスト用倍ビット表示データとして、（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）＝（Ｈ，Ｈ，Ｈ，Ｈ）が入力される。従って、トランジスタＭｎ１〜Ｍｎ６がオンになる。その結果、通常状態において階調電圧γｎ１〜γｎ４が出力される全ての経路が選択され、これにより、テスト電圧ＶＴＥＳＴＶＮが、この選択された経路とテストスイッチ回路２４を介して、正極性階調電圧選択回路１４３によって選択される正極性階調電圧を伝達する階調電圧信号線に印加される。正極性階調電圧選択回路１４３においては、正極側のテスト用倍ビット表示データとして、（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）＝（Ｈ，Ｈ，Ｌ，Ｌ）が入力される。従って、トランジスタＭｐ５，Ｍｐ６がオンになり、トランジスタＭｐ１，Ｍｐ２，Ｍｐ３，Ｍｐ４がオフになる。その結果、トランジスタＭｐ１〜Ｍｐ４には、そのＤＳ間に、正極性階調電圧生成回路３４を介してテスト電圧ＶＴＥＳＴＶＰと、トランジスタＭｐ５，Ｍｐ６を介してテスト電圧ＶＴＥＳＴＶＮとが印加される。このときの電流値を測定することにより、トランジスタＭｐ１〜Ｍｐ４のＤＳ間におけるリーク電流をテストすることができる。当例においては、テスト電圧が、正極性階調電圧生成回路３４および負極性階調電圧生成回路３５のラダー抵抗Ｒ３，Ｒ２，Ｒ１を介さず、また、負極性階調電圧選択回路１４５の全経路を介してトランジスタＭｐ１〜Ｍｐ４のＤＳ間に供給され、第一の実施の形態の場合より、より精度の高いリーク電流のテストが可能となる。
【００４１】
［１２−２−２−２］トランジスタＭｐ５，Ｍｐ６のＤＳ間におけるリーク電流をテストする。データ側駆動回路に、第一表示データ（Ｄ２，Ｄ１）＝第二表示データ（Ｄ２，Ｄ１）＝（Ｌ，Ｈ）を投入する。トランジスタＭｐ１〜Ｍｐ４のＤＳ間におけるリーク電流をテストする場合と同様に、テスト電圧ＶＴＥＳＴＶＮが、正極性階調電圧選択回路１４３によって選択される正極性階調電圧を伝達する階調電圧信号線に印加される。正極性階調電圧選択回路１４３においては、正極側のテスト用倍ビット表示データとして、（Ｄ２１，Ｄ２２，Ｄ１１，Ｄ１２）＝（Ｌ，Ｌ，Ｈ，Ｈ）が入力される。従って、トランジスタＭｐ１，Ｍｐ２，Ｍｐ３，Ｍｐ４がオンになり、トランジスタＭｐ５，Ｍｐ６がオフになる。その結果、トランジスタＭｐ５，Ｍｐ６には、そのＤＳ間に、正極性階調電圧生成回路３４およびトランジスタＭｐ１〜Ｍｐ４を介してテスト電圧ＶＴＥＳＴＶＰと、テスト電圧ＶＴＥＳＴＶＮとが印加される。このときの電流値を測定することにより、トランジスタＭｐ５，Ｍｐ６のＤＳ間におけるリーク電流をテストすることができる。当例においては、テスト電圧が、正極性階調電圧生成回路３４および負極性階調電圧生成回路３５のラダー抵抗Ｒ３，Ｒ２，Ｒ１を介さず、また、負極性階調電圧選択回路１４５の全経路を介してトランジスタＭｐ５，Ｍｐ６のＤＳ間に供給され、第一の実施の形態の場合より、より精度の高いリーク電流のテストが可能となる。
【図面の簡単な説明】
【００４２】
【図１】図１は、液晶表示装置について説明する図である。
【図２】図２は、データ側駆動回路の詳細を説明するブロック図である。
【図３】図３は、Ｄ／Ａコンバータの詳細を示す図である。
【図４】図４は、本発明によるデータ側駆動回路の一例を説明するブロック図である。
【図５】図５は、第一の実施の形態を示すブロック図である。
【図６】図６は、正極側のテスト用倍ビット表示データ生成回路の構成を例示する図である。
【図７】図７は、負極側のテスト用倍ビット表示データ生成回路の構成を例示する図である。
【図８】図８は、Ｄ／Ａコンバータの詳細を説明する図である。
【図９】図９は、第二の実施の形態を示すブロック図である。
【図１０】図１０は、正極側のテスト用倍ビット表示データ生成回路の構成を例示する図である。
【図１１】図１１は、負極側のテスト用倍ビット表示データ生成回路の構成を例示する図である。
【図１２】図１２は、Ｄ／Ａコンバータの詳細を説明する図である。
【符号の説明】
【００４３】
１０，２０，３０  テスト状態設定回路
１１，２１，３１，１１６  Ｄ／Ａコンバータ
２２，２３，３２，３３  テスト用倍ビット表示データ生成回路
２４  テストスイッチ回路
３４，１４２  正極性階調電圧生成回路
３５，１４４  負極性階調電圧生成回路
１００  液晶表示装置
１０１  液晶表示パネル
１０２  データ側駆動回路
１０３  走査側駆動回路
１０４  電源回路
１０５  制御回路
１０６  データ線
１０７  走査線
１０８  ＴＦＴ
１０９  画素容量
１１０  液晶素子
１１１  端子
１１２  シフトレジスタ
１１３，１３１  データレジスタ
１１４，１３２  データラッチ回路
１１５，１３３  レベルシフタ
１１７，１３５  出力回路
１１８  γ補正抵抗
１１９，１４３  正極性階調電圧選択回路
１２０，１４５  負極性階調電圧選択回路
１２１，１４０，１４１  切替スイッチ
１２２，１２３  オペアンプ
【図１】
2008216442.tif 000003
【図２】
2008216442.tif 000004
【図３】
2008216442.tif 000005
【図４】
2008216442.tif 000006
【図５】
2008216442.tif 000007
【図６】
2008216442.tif 000008
【図７】
2008216442.tif 000009
【図８】
2008216442.tif 000010
【図９】
2008216442.tif 000011
【図１０】
2008216442.tif 000012
【図１１】
2008216442.tif 000013
【図１２】
2008216442.tif 000014