(57)【要約】【課題】シグナル波形の立ち上がりの遅延防止などを図り、良好な電気的特性を示すことが可能なビルドアップ多層基板を提供する。【解決手段】絶縁性材料からなるコア基板の両側に複数の絶縁層を含むとともに複数の配線パターンを含む第１のビルドアップ層、及び複数の絶縁層を含むとともに複数の配線パターンを含む第２のビルドアップ層を設け、前記第２のビルドアップ層において、最下層に位置する配線パターンの信号導入部に対し、その上方においてグランドパターンを形成することなく、かつその上層において、電気的に非接触のダミーの金属パッドを形成するようにしてビルドアップ多層基板を構成する。【選択図】図２
2008227234.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性材料からなるコア基板と、
前記コア基板の主面上において順次に形成された複数の絶縁層を含む第１のビルドアップ層と、
前記コア基板の裏面上において順次に形成された複数の絶縁層を含む第２のビルドアップ層とを具え、
前記第１のビルドアップ層を構成する前記複数の絶縁層それぞれの主面上及び裏面上の少なくとも一方には互いに電気的に接続された配線パターンが形成されてなるとともに、前記第２のビルドアップ層を構成する前記複数の絶縁層それぞれの主面上及び裏面上の少なくとも一方には互いに電気的に接続された配線パターンが形成されてなり、
前記第２のビルドアップ層において、最下層に位置する配線パターンの信号導入部に対し、その上方においてグランドパターンを形成することなく、かつその上層において、電気的に非接触のダミーの金属パッドを形成したことを特徴とする、ビルドアップ多層基板。
【請求項２】
前記ダミーの金属パッドは、前記配線パターンと同一の材料からなることを特徴とする、請求項１に記載のビルドアップ多層基板。
【請求項３】
前記ダミーの金属パッドは、前記信号導入部と略同一の大きさを有することを特徴とする、請求項１又は２に記載のビルドアップ多層基板。
【請求項４】
前記ビルドアップ多層基板は、前記第２のビルドアップ層の下方において複数の半田ボールを具えることによってボールグリッドアレイ状の多層基板を構成し、前記信号導入部へは前記半田ボールを介して所定の信号が入力されるように構成したことを特徴とする、請求項１〜３のいずれか一に記載のビルドアップ多層基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コア基板、その両側の主面上において複数の絶縁層を含むビルドアップ層が形成されてなるビルドアップ多層基板に関する。
【背景技術】
【０００２】
近年、携帯情報端末や通信端末に代表される電子機器では、高機能化及び小型化がめざましい。これらの電子機器に用いられる半導体チップを多層プリント配線板に高密度実装する形態として、半導体チップを直接多層プリント配線板に表面実装するフリップチップ方式が採用されている。このような多層プリント配線板としては、コア基板と、コア基板上に絶縁層と導体層（配線パターン）とを交互に積層したビルドアップ層と、このビルドアップ層の上面にはんだバンプを介して半導体チップが実装される実装用電極とを備えた、いわゆるビルドアップ多層基板が用いられている。
【０００３】
図１は、ビルドアップ多層基板上に半導体チップが積層されてなる、従来のプリント配線板の一例を示す側断面図である。図１に示すように、プリント配線板１０は、ビルドアップ多層基板２０の実装面２０Ａにバンプ３１を介して半導体素子３０が実装されるものである。半導体素子３０は必要に応じて任意のものから構成することができる。例えば数ＧＨｚ以上の周波数で駆動させるＩＣチップなどとすることができる。
【０００４】
一方、ビルドアップ多層基板２０は、その厚さ方向の略中心部においてコア基板２１を有するとともに、その両側においてコア基板２１の主面上に第１のビルドアップ層２２及び第２のビルドアップ層２３が設けられている。
【０００５】
第１のビルドアップ層２２は、２つの絶縁層２２１及び２２２を含み、これら絶縁層の主面上には配線パターン２２３、２２４、及び２２５が形成されている。また、各配線パターンは、その厚さ方向において絶縁層２２１及び２２２を貫通するようにして形成された層間接続体であるビア２２７及び２２８によって互いに電気的に接続されている。第２のビルアップ層２３は、２つの絶縁層２３１及び２３２を含み、これら絶縁層の主面上には配線パターン２３３、２３４、及び２３５が形成されている。また、各配線パターンは、その厚さ方向において絶縁層２３１及び２３２を貫通するようにして形成された層間接続体であるビア２３７及び２３８によって互いに電気的に接続されている。
【０００６】
また、コア基板２１中には、スルーホール導体２１１が形成されており、このスルーホール導体２１１が配線パターン２２３及び２３３と電気的に接続されてなることにより、第１のビルドアップ層２２及び第２のビルドアップ層２３中に含まれる上述した配線パターンは互いにコア基板２１を介して電気的に接続されることになる。なお、第１のビルドアップ層２２中に含まれる配線パターン２２３、２２４及び２２５、並びに第２のビルドアップ層２３中に含まれる配線パターン２３３、２３４及び２３５は、それぞれグランド電位に接続されており、グランド（ＧＮＤ）パターンとして機能する。
【０００７】
さらに、第２のビルドアップ層２３の下方には、半田ボール４０が設けられ、図示しないマザーボードなどに搭載できるようになっている。
【特許文献１】特開２００６−６６５９７号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述したような従来のプリント配線基板においては、シグナル波形の立ち上がりが遅くなるなど良好な電気的特性を得ることができないでいた。
【０００９】
したがって、本発明は、シグナル波形の立ち上がりの遅延防止などを図り、良好な電気的特性を示すことが可能なビルドアップ多層基板を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成すべく、本発明は、
絶縁性材料からなるコア基板と、
前記コア基板の主面上において順次に形成された複数の絶縁層を含む第１のビルドアップ層と、
前記コア基板の裏面上において順次に形成された複数の絶縁層を含む第２のビルドアップ層とを具え、
前記第１のビルドアップ層を構成する前記複数の絶縁層それぞれの主面上及び裏面上の少なくとも一方には互いに電気的に接続された配線パターンが形成されてなるとともに、前記第２のビルドアップ層を構成する前記複数の絶縁層それぞれの主面上及び裏面上の少なくとも一方には互いに電気的に接続された配線パターンが形成されてなり、
前記第２のビルドアップ層において、最下層に位置する配線パターンの信号導入部に対し、その上方においてグランドパターンを形成することなく、かつその上層において、電気的に非接触のダミーの金属パッドを形成したことを特徴とする、ビルドアップ多層基板に関する。
【００１１】
本発明者は、上記課題を解決すべく鋭意検討を実施した。その結果、上述したようなシグナル波形の立ち上がり遅延は、例えば図１において、第２のビルドアップ層２３を構成する配線パターン２３５における信号導入部２３５Ａと、その上方、すなわちビルドアップ層の、マザーボードに実装される側からＩＣが実装される側への方向に位置する配線パターン２３３及び２３４との間において静電容量が形成され、この静電容量の形成によって上述したようなシグナル波形の立ち上りの遅延を生じることを見出した。
【００１２】
かかる問題に鑑みて、本発明者は、配線パターン２３３及び２３４の信号導入部２３５Ａに相当するにＧＮＤパターンを形成しないようにした。したがって、下方に位置する配線パターン２３５の信号導入部２３５Ａと、その上方に位置する配線パターン２３４との間に静電容量を形成することがないので、上述のようなシグナル波形の立ち上り遅延を抑制することができる。
【００１３】
一方、上述のようにして上方に位置する配線パターン２３３及び２３４において、信号導入部２３５Ａに相当する部分にＧＮＤパターンを形成しないようにすると、いわゆるメタルバランスを欠き、ビルドアップ多層基板全体として見た場合に反りの問題が発生したり、その後のメッキ処理などに悪影響を及ぼしたりする場合がある。かかる問題に鑑みて、本発明では、配線パターン２３３及び／又は２３４のＧＮＤパターン削除部分において、周囲の配線パターンと電気的に接触しないようなダミーの金属パッドを設けるようにしている。したがって、このようなダミーの金属パッドによってメタルバランスを確保することができ、上述した反りの問題やメッキ処理の問題などを排除することができる。
【００１４】
なお、本発明の一態様においては、前記ダミーの金属パッドは、前記配線パターンと同一の材料から構成することができる。これによって、ビルドアップ多層基板全体として見た場合に、上述したメタルバランスをより良好に確保することができる。
【００１５】
また、本発明の他の態様においては、前記ダミーの金属パッドは、前記信号導入部と略同一の大きさを有するようにすることができる。この場合においても、上述したメタルバランスをより良好に確保することができる。
【００１６】
さらに、本発明のその他の態様においては、前記ビルドアップ多層基板は、前記第２のビルドアップ層の下方において複数の半田ボールを具えることによってボールグリッドアレイ状の多層基板を構成し、前記信号導入部へは前記半田ボールを介して所定の信号が入力されるように構成することができる。これによって、前記ビルドアップ多層基板は、上述したようなマザーボードなどへの搭載を容易に行うことができるようになる。
【発明の効果】
【００１７】
以上説明したように、本発明によれば、シグナル波形の立ち上がりの遅延防止などを図り、良好な電気的特性を示すことが可能なビルドアップ多層基板を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について説明する。
図２は、本発明のビルドアップ多層基板の一例を示す側断面図である。なお、図１に示す構成要素と同一あるいは類似の構成要素に関しては同じ参照数字を用いて表している。
【００１９】
図２に示すように、ビルドアップ多層基板２０は、その厚さ方向の略中心部においてコア基板２１を有するとともに、その両側においてコア基板２１の主面上に第１のビルドアップ層２２及び第２のビルドアップ層２３が設けられている。
【００２０】
第１のビルアップ層２２は、２つの絶縁層２２１及び２２２を含み、これら絶縁層の主面上には配線パターン２２３、２２４、及び２２５が形成されている。また、各配線パターンは、その厚さ方向において絶縁層２２１及び２２２を貫通するようにして形成された層間接続体であるビア２２７及び２２８によって互いに電気的に接続されている。第２のビルドアップ層２３は、２つの絶縁層２３１及び２３２を含み、これら絶縁層の主面上には配線パターン２３３、２３４、及び２３５が形成されている。また、各配線パターンは、その厚さ方向において絶縁層２３１及び２３２を貫通するようにして形成された層間接続体であるビア２３７及び２３８によって互いに電気的に接続されている。
【００２１】
また、コア基板２１中には、スルーホール導体２１１が形成されており、このスルーホール導体２１１が配線パターン２２３及び２３３と電気的に接続されてなることにより、第１のビルドアップ層２２及び第２のビルドアップ層２３中に含まれる上述した配線パターンは互いにコア基板２１を介して電気的に接続されることになる。なお、第１のビルドアップ層２２中に含まれる配線パターン２２３、２２４及び２２５、並びに第２のビルドアップ層２３中に含まれる配線パターン２３３、２３４及び２３５は、それぞれグランド電位に接続されており、グランド（ＧＮＤ）パターンとして機能する。
【００２２】
さらに、第２のビルドアップ層２３の下方には、半田ボール４０が設けられ、図示しないマザーボードなどに搭載できるようになっている。
【００２３】
本例においては、第２のビルドアップ層２３を構成する配線パターン２３５における信号導入部２３５Ａの上方に位置する配線パターン２３４において、信号導入部２３４Ｂを残存させるのみで、その周囲においてＧＮＤパターンを信号導入部２３５Ａと略同一となるような大きさで形成しないようにしている。また、配線パターン２３４のさらに上方に位置する配線パターン２３３において、信号導入部２３５Ａと略同一となるような大きさでＧＮＤパターンを形成しないようにしている。したがって、配線パターン２３３及び２３４と配線パターン２３５の信号導入部２３５Ａとの間で静電容量を形成することがないので、従来問題となっていたようなシグナル波形の立ち上り遅延を抑制することができる。
【００２４】
また、配線パターン２３３のＧＮＤパターン削除部分において、周囲の配線パターンと電気的に接触しないようなダミーの金属パッド４２を設けるようにしているので、ビルドアップ多層基板２０全体としてのメタルバランスを確保することができ、反りの問題やメッキ処理の問題などを排除することができる。
【００２５】
なお、本実施形態では、ダミーの金属パッド４２は、信号導入部２３５Ａと略同一の大きさを有するようにしているので、上述したメタルバランスをより良好に確保することができる。
【００２６】
また、ダミーの金属パッド４２は、上述した配線パターンと同一の材料、例えば銅などからから構成することができる。これによって、ビルドアップ多層基板全体として見た場合に、上述したメタルバランスをより良好に確保することができる。
【００２７】
コア基板２１は、ＢＴ（ビスマレイミド−トリアジン）樹脂やガラスエポキシ樹脂等から構成することができる。第１のビルドアップ層２２及び第２のビルドアップ層２３を構成する各絶縁層は、変成エポキシ系樹脂、ポリフェニレンエーテル系樹脂、ポリイミド系樹脂、及びシアノエステル系樹脂などから構成することができる。また、各配線パターン及びスルーホール導体、並びに各ビアについては電気的良導体、例えば銅などから構成することができる。
【００２８】
次に、図２に示すビルドアップ多層基板２０の製造方法の一例について説明する。なお、ビルドアップ多層基板の製造方法については、例えば「ビルドアップ多層プリント配線板技術」（日刊工業新聞社、２０００年６月２０日発行）に詳述に記載されているので、ここでは、その製造方法の概略について説明する。
【００２９】
最初に、図３に示すように、上述のように、ＢＴ樹脂やガラスエポキシ樹脂等から構成されるスルーホールが形成されたコア基板２１を準備し、このコア基板２１に対して例えば無電解メッキを施し、前記スルーホールの内壁面上に無電解銅メッキ層を形成してスルーホール導体２１１を形成する。次いで、コア基板２１の両側の主面上に例えば無電解銅メッキ層を形成し、その後、所定のパターン形状の感光性メッキレジストを前記無電解メッキ層上に形成し、露光及び現像処理を行って第１のビルドアップ層２２の配線パターン２２３を形成するとともに、第２のビルドアップ層２３の配線パターン２３３を形成する。また、この配線パターン２３３と同一の平面レベルにおいて、上述した電気的に非接触のダミーの金属パッド４２を形成する。
【００３０】
次いで、コア基板２１の両側において各ビルドアップ層を構成する絶縁層２２１及び２３１を形成する。この絶縁層は、上述した変成エポキシ系樹脂などからなるシートを準備し、これをコア基板２１の主面に貼り付けることによって形成する。なお、前記シート、すなわち前記絶縁層の厚さは約２０〜８０μｍである。
【００３１】
次いで、図４に示すように、上述のようにして形成した絶縁層２２１及び２３１に対して炭酸ガスレーザやＵＶレーザ、ＹＡＧレーザ、エキシマレーザなどを照射して、穴開け加工を実施し、続いて、絶縁層２２１及び２３１の表面（穴の内壁や底面を含む）に例えば無電解メッキ処理などを施し、前記レーザ照射によって形成された穴を埋設するようにして無電解銅メッキ層を形成する。次いで、このようにして得た無電解メッキ層上に所定のパターンに形成されたフォトレジストを形成し、露光・現像する。これにより、絶縁層２２１及び２３１上には配線パターン２２４及び２３４が形成されるとともに、穴内には前記銅メッキが充填されてなるビア（フィルドビア）２２８及び２３８が形成される。
【００３２】
また、配線パターン２３４は、後に形成される配線パターン２３５の信号導入部２３５Ａに相当する部分にＧＮＤパターンを形成することなく、信号導入部２３４Ｂのみが残存するようにする。
【００３３】
次いで、図５に示すように、再度上述した変成エポキシ系樹脂などからなるシートを準備し、これを配線パターン２２４及び２３４を覆うようにして絶縁層２２１及び２３１上に貼り付け、それぞれ第１のビルドアップ層２２及び第２のビルドアップ層２３を構成する絶縁層２２２及び２３２を形成する。
【００３４】
その後、このようにして形成した絶縁層２２２及び２３２に対して、上記同様に炭酸ガスレーザやＵＶレーザ、ＹＡＧレーザ、エキシマレーザなどを照射して、穴開け加工を実施し、続いて、絶縁層２２２及び２３２の表面（穴の内壁や底面を含む）に例えば無電解メッキ処理などを施し、前記レーザ照射によって形成された穴を埋設するようにして無電解銅メッキ層を形成する。次いで、このようにして得た無電解メッキ層上に所定のパターンに形成されたフォトレジストを形成し、露光・現像する。これにより、絶縁層２２２及び２３２上には配線パターン２２５及び２３５が形成されるとともに、穴内には前記銅メッキが充填されてなるビア（フィルドビア）２２７及び２３７が形成される。
【００３５】
さらに、絶縁層２２２の表面および、絶縁層２３２の表面は、ソルダーレジストによってほぼ全体的に覆われている。ソルダーレジストの所定箇所には、配線パターン２２５および２３５の一部を露出させる開口部が形成されている。
【００３６】
その後、下側に位置する第２のビルドアップ層２３の表面に露出している配線パターン２３５上に半田ボール４０を設けることによって図２に示すような本発明のビルドアップ多層基板２０を得ることができる。
【００３７】
以上、本発明について具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【００３８】
例えば、上記具体例では、ビルドアップ層を２層の絶縁層を含むように構成しているが、必要に応じて３層以上とすることができる。また、各絶縁層を貫通するようにして形成しているビアは穴内を総て銅メッキで埋設するようにしているが、少なくとも内壁面に銅メッキ層が付着し、穴の中心部においては樹脂層が残存するようにすることもできる。さらに、半田ボール２５の代わりにＴ字型の接続導体を設けるようにすることもできる。
【図面の簡単な説明】
【００３９】
【図１】従来のプリント配線板の一例を示す側断面図である。
【図２】本発明のビルドアップ多層基板の一例を示す側断面図である。
【図３】図２に示すビルドアップ多層基板の製造方法における一工程を示す側断面図である。
【図４】図２に示すビルドアップ多層基板の製造方法において、図３に示す工程の次の工程を示す側断面図である。
【図５】図２に示すビルドアップ多層基板の製造方法において、図４に示す工程の次の工程を示す側断面図である。
【符号の説明】
【００４０】
１０  プリント配線板
２０  ビルドアップ多層基板
２１  コア基板
２２  第１のビルドアップ層
２３  第２のビルドアップ層
２１１  スルーホール導体
２２１，２２２  第１のビルドアップ層における絶縁層
２２３，２２４，２２５  第１のビルドアップ層における配線パターン
２２７，２２８  第１のビルドアップ層における（フィルド）ビア
２３１，２３２  第２のビルドアップ層における絶縁層
２３３，２３４，２３５  第２のビルドアップ層における配線パターン
２３７，２３８  第２のビルドアップ層における（フィルド）ビア
３０  半導体素子
３１  バンプ
４０  半田ボール
４１  ダミーの金属パッド
【図１】
2008227234.tif 000003
【図２】
2008227234.tif 000004
【図３】
2008227234.tif 000005
【図４】
2008227234.tif 000006
【図５】
2008227234.tif 000007