(57)【要約】【課題】トンネル接合を有する窒化物半導体発光素子の駆動電圧を低くすることができるとともに光取り出し効率を高くすることができる窒化物半導体発光素子の製造方法を提供する。【解決手段】基板上に第１のｎ型窒化物半導体層、発光層およびインジウムを含むｐ型窒化物半導体トンネル接合層をこの順序で形成する工程と、ｐ型窒化物半導体トンネル接合層上にｐ型窒化物半導体トンネル接合層よりもバンドギャップが大きい窒化物半導体蒸発抑制層をｐ型窒化物半導体トンネル接合層の形成時の基板温度よりも１５０℃高い温度以下の基板温度で形成する工程と、窒化物半導体蒸発抑制層上に第２のｎ型窒化物半導体層を窒化物半導体蒸発抑制層の形成時の基板温度よりも高い基板温度で形成する工程と、を含む、窒化物半導体発光素子の製造方法である。【選択図】図１０
2008130877.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、第１のｎ型窒化物半導体層、発光層、およびインジウムを含むｐ型窒化物半導体トンネル接合層をこの順序で形成する工程と、
前記ｐ型窒化物半導体トンネル接合層上に、前記ｐ型窒化物半導体トンネル接合層よりもバンドギャップが大きい窒化物半導体蒸発抑制層を前記ｐ型窒化物半導体トンネル接合層の形成時の基板温度よりも１５０℃高い温度以下の基板温度で形成する工程と、
前記窒化物半導体蒸発抑制層上に、第２のｎ型窒化物半導体層を前記窒化物半導体蒸発抑制層の形成時の基板温度よりも高い基板温度で形成する工程と、を含む、窒化物半導体発光素子の製造方法。
【請求項２】
前記ｐ型窒化物半導体トンネル接合層上に前記ｐ型窒化物半導体トンネル接合層とトンネル接合を形成するｎ型窒化物半導体トンネル接合層を形成した後に、前記ｎ型窒化物半導体トンネル接合層上に前記窒化物半導体蒸発抑制層を形成することを特徴とする、請求項１に記載の窒化物半導体発光素子の製造方法。
【請求項３】
前記第２のｎ型窒化物半導体層の形成時の基板温度が９００℃以上１０００℃以下の温度であることを特徴とする、請求項１または２に記載の窒化物半導体発光素子の製造方法。
【請求項４】
前記窒化物半導体蒸発抑制層を５ｎｍ以上の厚さに形成することを特徴とする、請求項１から３のいずれかに記載の窒化物半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体発光素子の製造方法に関し、特に、トンネル接合を有する窒化物半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
従来から、ｐ型窒化物半導体層側が光取り出し側となっている窒化物半導体発光ダイオード素子においては、ｐ型窒化物半導体層上に形成されるｐ側電極については以下の３つの条件を満たすことが求められている。
【０００３】
まず、第１番目の条件としては、窒化物半導体発光ダイオード素子から発光した光に対して透過率が高いことである。次に、第２番目の条件として、注入される電流を発光層の面内に十分に拡散させることができる抵抗率および厚さを有していることである。最後に、第３番目の条件として、ｐ型窒化物半導体層との接触抵抗が低いことである。
【０００４】
ｐ型窒化物半導体層側が光取り出し側となっている窒化物半導体発光ダイオード素子のｐ型窒化物半導体層上に形成されるｐ側電極としては、従来、パラジウムやニッケル等の金属膜からなる半透明金属電極がｐ型窒化物半導体層の全面に形成されていた。しかしながら、このような半透明金属電極は、窒化物半導体発光ダイオード素子から発光した光に対する透過率が５０％程度と低いために光取り出し効率が低下し、高輝度の窒化物半導体発光ダイオード素子を得ることは困難であるという問題があった。
【０００５】
そこで、パラジウムやニッケル等の金属膜からなる半透明金属電極に代えて、ＩＴＯ（Indium Tin Oxide）からなる透明導電膜をｐ型窒化物半導体層の全面に形成することによって光取り出し効率を向上させた高輝度の窒化物半導体発光ダイオード素子が製造されている。このような透明導電膜が形成された窒化物半導体発光ダイオード素子においては懸念されていた透明導電膜とｐ型窒化物半導体層との接触抵抗も熱処理等によって改善されている。
【０００６】
また、特許文献１には、ｐ型窒化物半導体層上にｐ型窒化物半導体層とトンネル接合を形成するｎ型窒化物半導体層を形成し、そのｎ型窒化物半導体層上にｐ側電極を形成した構成の窒化物半導体発光ダイオード素子が開示されている。このような構成の窒化物半導体発光ダイオード素子は、ｐ側電極から注入された電流をトンネル接合を形成する低抵抗のｎ型窒化物半導体層で広げることができるために光取り出し効率が高くなる。
【特許文献１】特開２００２−３１９７０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＩＴＯからなる透明導電膜は、高温にすると光学的性質が不可逆的に変化し、可視光の透過率が低下するという問題があった。また、ＩＴＯからなる透明導電膜を用いた場合には、可視光の透過率が低下するのを防止するために、ＩＴＯからなる透明導電膜の形成後のプロセスの温度領域が制限されてしまうという問題があった。さらに、ＩＴＯからなる透明導電膜は大電流密度の動作で劣化し、黒色化するという問題もあった。
【０００８】
また、特許文献１に記載のようなトンネル接合を有する構成の窒化物半導体発光ダイオード素子において、トンネル接合におけるキャリアのトンネリング確率は一般的に以下の式（１）で表わされる。
【０００９】
Ｔｔ＝ｅｘｐ（（−８π（２ｍe）1/2Ｅｇ3/2）／（３ｑｈε））  …（１）
なお、上記の式（１）において、Ｔｔはトンネリング確率を示し、ｍeは伝導電子の有効質量を示し、Ｅｇはエネルギギャップを示し、ｑは電子の電荷を示し、ｈはプランク定数を示し、εはトンネル接合部にかかる電界を示している。
【００１０】
上記の式（１）で表わされるように、トンネリング確率Ｔｔを上げ、トンネル接合部の電圧ロスを低減させるためには、まずトンネル接合部にかかる電界εを大きくすることが必要である。そして、電界εを大きくするためにはトンネル接合を形成するｎ型窒化物半導体層とｐ型窒化物半導体層とのそれぞれの接合部におけるイオン化不純物濃度を大きくすることが必要である。
【００１１】
しかしながら、窒化物半導体はｐ型ドーパントとして一般的に用いられているマグネシウムによって形成されるアクセプタ準位が価電子帯に対して深く、活性化率が小さいため、イオン化不純物濃度の高いｐ型窒化物半導体を得ることが困難である。
【００１２】
さらに、上記の式（１）で表わされるように、トンネリング確率Ｔｔを上げるためにはトンネル接合部のエネルギギャップＥｇを下げることも必要である。
【００１３】
以上の事情を考慮すると、特許文献１の中で最も好ましい構成は、特許文献１の実施例４等におけるキャリア濃度が１×１０19／ｃｍ3のｐ型Ｉｎ0.18Ｇａ0.82Ｎ層とキャリア濃度が１×１０20／ｃｍ3のｎ型Ｉｎ0.18Ｇａ0.82Ｎ層とのトンネル接合を有する構成であると考えられる。
【００１４】
しかしながら、これらの実施例では、ｎ型Ｉｎ0.18Ｇａ0.82Ｎ層の形成後に１０５０℃という高温に加熱されるため、その高温の加熱時にトンネル接合を形成するｐ型Ｉｎ0.18Ｇａ0.82Ｎ層およびｎ型Ｉｎ0.18Ｇａ0.82Ｎ層を構成するＩｎ（インジウム）が蒸発してトンネル接合部のエネルギギャップＥｇが大きくなってしまい、トンネリング確率が下がり、トンネル接合部における電圧ロスが大きくなって、駆動電圧が大きく上昇するという問題があった。
【００１５】
また、トンネリング確率を上げるために、トンネル接合を形成するｐ型ＩｎＧａＮ層およびｎ型ＩｎＧａＮ層のそれぞれの層のＩｎ組成比を大きくした場合には、トンネル接合を形成するｐ型ＩｎＧａＮ層およびｎ型ＩｎＧａＮ層のバンドギャップが発光層のバンドギャップよりも小さくなってしまい、発光層から放射される光がこれらの層で吸収されて光取り出し効率が低くなるという問題もあった。
【００１６】
上記の事情に鑑みて、本発明の目的は、トンネル接合を有する窒化物半導体発光素子の駆動電圧を低くすることができるとともに、光取り出し効率を高くすることができる窒化物半導体発光素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
本発明は、基板上に第１のｎ型窒化物半導体層、発光層およびＩｎを含むｐ型窒化物半導体トンネル接合層をこの順序で形成する工程と、ｐ型窒化物半導体トンネル接合層上にｐ型窒化物半導体トンネル接合層よりもバンドギャップが大きい窒化物半導体蒸発抑制層をｐ型窒化物半導体トンネル接合層の形成時の基板温度よりも１５０℃高い温度以下の基板温度で形成する工程と、窒化物半導体蒸発抑制層上に第２のｎ型窒化物半導体層を窒化物半導体蒸発抑制層の形成時の基板温度よりも高い基板温度で形成する工程と、を含む、窒化物半導体発光素子の製造方法である。
【００１８】
また、本発明の窒化物半導体発光素子の製造方法においては、ｐ型窒化物半導体トンネル接合層上にｐ型窒化物半導体トンネル接合層とトンネル接合を形成するｎ型窒化物半導体トンネル接合層を形成した後に、ｎ型窒化物半導体トンネル接合層上に窒化物半導体蒸発抑制層を形成することができる。
【００１９】
また、本発明の窒化物半導体発光素子の製造方法においては、第２のｎ型窒化物半導体層の形成時の基板温度が９００℃以上１０００℃以下の温度であることが好ましい。
【００２０】
また、本発明の窒化物半導体発光素子の製造方法においては、窒化物半導体蒸発抑制層を５ｎｍ以上の厚さに形成することが好ましい。
【発明の効果】
【００２１】
本発明によれば、トンネル接合を有する窒化物半導体発光素子の駆動電圧を低くすることができるとともに、光取り出し効率を高くすることができる窒化物半導体発光素子の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の窒化物半導体発光素子の製造方法の一例について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００２３】
まず、図１の模式的断面図に示すように、基板１上に、第１のｎ型窒化物半導体層２をたとえばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法等により成長させる。ここで、基板１としては、たとえば、シリコン基板、ヒ化ガリウム基板、炭化ケイ素基板、酸化亜鉛基板またはサファイア基板等を用いることができる。また、第１のｎ型窒化物半導体層２としては、たとえばｎ型不純物がドーピングされた窒化物半導体結晶を成長させることができる。なお、本発明においてｎ型不純物としては、たとえばＳｉ（シリコン）またはＧｅ（ゲルマニウム）等を用いることができる。また、基板１と第１のｎ型窒化物半導体層２との間には、たとえば、窒化物半導体からなる低温バッファ層および／またはアンドープの窒化物半導体層等の他の層を形成してもよい。
【００２４】
次に、図２の模式的断面図に示すように、第１のｎ型窒化物半導体層２上にたとえばＭＯＣＶＤ法等により発光層３を成長させる。ここで、発光層３としては、たとえば単一量子井戸（ＳＱＷ）構造または多重量子井戸（ＭＱＷ）構造を有する窒化物半導体結晶を成長させることができ、代表的には、ＩｎxＧａ1-xＮ層とＩｎyＧａ1-yＮ層との積層体（０＜ｘ＜１、０≦ｙ＜０．２、ｘ＞ｙ）を成長させることができる。また、第１のｎ型窒化物半導体層２と発光層３との間には他の層を形成してもよい。
【００２５】
次いで、図３の模式的断面図に示すように、発光層３上にｐ型窒化物半導体層４をたとえばＭＯＣＶＤ法等により成長させる。ここで、ｐ型窒化物半導体層４としては、たとえばｐ型不純物がドーピングされた窒化物半導体結晶を成長させることができ、代表的には、ｐ型ＡｌzＧａ1-zＮ層（０＜ｚ＜１）またはｐ型ＧａＮ層等を成長させることができる。なお、本発明においてｐ型不純物としては、たとえばＭｇ（マグネシウム）またはＺｎ（亜鉛）等を用いることができる。また、発光層３とｐ型窒化物半導体層４との間には他の層を形成してもよい。
【００２６】
続いて、図４の模式的断面図に示すように、ｐ型窒化物半導体層４上にＩｎを含むｐ型窒化物半導体トンネル接合層５をたとえばＭＯＣＶＤ法等により成長させる。ｐ型窒化物半導体トンネル接合層５としては、たとえば、Ｍｇ等のｐ型不純物がドーピングされたＩＩＩ族元素の窒化物半導体結晶を成長させることができる。なお、ｐ型窒化物半導体層４とｐ型窒化物半導体トンネル接合層５との間には他の層を形成してもよい。
【００２７】
次に、図５の模式的断面図に示すように、ｐ型窒化物半導体トンネル接合層５上にｎ型窒化物半導体トンネル接合層６をたとえばＭＯＣＶＤ法等により成長させる。ここで、ｎ型窒化物半導体トンネル接合層６としては、たとえば、ｐ型窒化物半導体トンネル接合層５とトンネル接合を形成するｎ型不純物がドーピングされた窒化物半導体結晶を成長させることができる。
【００２８】
ｎ型窒化物半導体トンネル接合層６においてはドナー準位を浅くして、イオン化不純物濃度を好ましくは１×１０19／ｃｍ3以上、より好ましくは５×１０19／ｃｍ3以上とすることができるため、ｎ型窒化物半導体トンネル接合層６側への空乏層の広がりを数ｎｍ以下にすることができる。したがって、ｎ型窒化物半導体トンネル接合層６は、数ｎｍ程度の厚さでトンネル接合層としての機能を十分に発揮し得るため、厚さを薄くすることで光取り出し効率を確保しながらエネルギギャップを小さくすることによってトンネリング確率を向上させることが可能になると考えられる。
【００２９】
なお、ｎ型窒化物半導体トンネル接合層６にはｎ型不純物のみがドーピングされてもよいが、ｎ型不純物とともにｐ型不純物がドーピングされてもよい。ｎ型不純物とともにｐ型不純物をドーピングした場合には、直下のｐ型窒化物半導体トンネル接合層５からのｐ型不純物の拡散によるｐ型窒化物半導体トンネル接合層５の結晶性の悪化を抑止したり、ｐ型不純物によって空乏層内にエネルギ準位を形成してトンネリング確率を向上させることも可能となる。
【００３０】
次に、図６の模式的断面図に示すように、ｎ型窒化物半導体トンネル接合層６上にｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６からのＩｎの蒸発を抑制するためのｎ型窒化物半導体蒸発抑制層７をたとえばＭＯＣＶＤ法等により成長させる。ここで、ｎ型窒化物半導体蒸発抑制層７はｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６よりもバンドギャップが大きく、ｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６の成長時の基板温度よりも１５０℃高い温度以下の基板温度で成長させられる。
【００３１】
たとえば、ｐ型窒化物半導体トンネル接合層５が、Ｍｇがドーピングされたｐ型ＩｎＧａＮ層からなる場合には、Ｉｎ組成比が大きい方がＭｇの活性化率を高くすることができるため、Ｍｇのドーピング濃度に対して高いイオン化不純物濃度が得られ上記の式（１）のトンネル接合部にかかる電界εを大きくすることができる。また、ｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６のそれぞれのＩｎ組成比が大きい方が上記の式（１）のエネルギギャップＥｇを小さくすることができる。そして、上記の式（１）のトンネル接合部にかかる電界εを大きくし、エネルギギャップＥｇを小さくすることによって、上記の式（１）のトンネリング確率Ｔｔを大きくすることができる。
【００３２】
しかしながら、ｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６のそれぞれのＩｎ組成比を大きくすることにより、ｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６のそれぞれのバンドギャップが発光層３のバンドギャップよりも小さくなった場合には発光層３から放射される光がｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６で吸収されて光取り出し効率が低下するため、ｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６の厚さはできるだけ薄い方が好ましい。
【００３３】
したがって、本発明のように、ｎ型窒化物半導体トンネル接合層６上にｎ型窒化物半導体蒸発抑制層７を形成した場合には、ｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６からのＩｎの蒸発を抑制することができるため、ｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６の厚さをそれぞれ薄くした場合でもｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６のＩｎ組成比を高く保つことができ、トンネリング確率Ｔｔを大きくすることができる。
【００３４】
これにより、本発明においては、ｎ型窒化物半導体蒸発抑制層７が形成されていない特許文献１に記載の素子よりも、トンネル接合部における電圧ロスを低減することができ、駆動電圧を低減した素子を作製することができる。
【００３５】
さらに、本発明においては、ｎ型窒化物半導体蒸発抑制層７のバンドギャップはｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６のバンドギャップよりも大きいことから、ｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６で吸収されなかった光は、ｎ型窒化物半導体蒸発抑制層７においてもほとんど吸収されない。したがって、本発明においては、光取り出し効率を向上させた素子を作製することができる。
【００３６】
また、ｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６からのＩｎの蒸発を抑制するためには、ｎ型窒化物半導体蒸発抑制層７はｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６の成長時の基板温度よりも１５０℃高い温度以下の基板温度で成長させることが必要である。また、ｎ型窒化物半導体蒸発抑制層７の結晶性を向上させる観点からはｎ型窒化物半導体蒸発抑制層７の成長時の基板温度の下限をｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６の成長時の基板温度と同一にすることが好ましい。
【００３７】
なお、ｎ型窒化物半導体蒸発抑制層７としては、たとえば、窒化物半導体結晶を成長させることができ、代表的には、ｎ型ＧａＮまたはｎ型ＩｎＧａＮを成長させることができる。
【００３８】
また、ｎ型窒化物半導体蒸発抑制層７がｎ型ＧａＮからなる場合には、ｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６からのＩｎの蒸発を抑制する観点から、ｎ型窒化物半導体蒸発抑制層７は５ｎｍ以上の厚さに形成することが好ましい。
【００３９】
また、上記においては、ｎ型窒化物半導体トンネル接合層６上にｎ型窒化物半導体蒸発抑制層７を成長させる場合について説明したが、本発明においては、Ｉｎを含むｐ型窒化物半導体トンネル接合層５上に直接ｎ型窒化物半導体蒸発抑制層７を成長させ、ｐ型窒化物半導体トンネル接合層５とｎ型窒化物半導体蒸発抑制層７とによってトンネル接合を形成することもできる。この場合も、ｎ型窒化物半導体蒸発抑制層７のバンドギャップはｐ型窒化物半導体トンネル接合層５よりも大きくなる。
【００４０】
次に、図７の模式的断面図に示すように、ｎ型窒化物半導体蒸発抑制層７上に第２のｎ型窒化物半導体層８をｎ型窒化物半導体蒸発抑制層７の成長時の基板温度よりも高い基板温度でたとえばＭＯＣＶＤ法等により成長させる。また、ｎ型窒化物半導体蒸発抑制層７と第２のｎ型窒化物半導体層８との間には他の層を形成してもよい。
【００４１】
ここで、第２のｎ型窒化物半導体層８としては、たとえば、ｎ型不純物がドーピングされたＩＩＩ族元素の窒化物半導体結晶を成長させることができるが、なかでも第２のｎ型窒化物半導体層８は、注入された電流を拡散し、光を透過させる層として活性層３よりもバンドギャップが大きく、また抵抗率の低い層であることが好ましい。
【００４２】
また、第２のｎ型窒化物半導体層８の結晶性を向上させ、かつ低抵抗な層とするためには、第２のｎ型窒化物半導体層８の成長時の基板温度を、ｐ型窒化物半導体トンネル接合層５、ｎ型窒化物半導体トンネル接合層６およびｎ型窒化物半導体蒸発抑制層７の成長時の基板温度よりも高くすることが好ましく、９００℃以上１０００℃以下とすることが好ましい。
【００４３】
ｎ型窒化物半導体蒸発抑制層７の成長時の基板温度が１０００℃よりも高い場合には、発光層３の結晶性が悪化して発光効率が低下するおそれがある。また、９００℃未満の場合には第２のｎ型窒化物半導体層８の結晶性が悪化するとともに高抵抗となるおそれがある。
【００４４】
次に、図８の模式的断面図に示すように、第１のｎ型窒化物半導体層２の表面の一部が露出するまでエッチングを行なう。
【００４５】
その後、図９の模式的断面図に示すように、正電極となるｐ側電極１２を第２のｎ型窒化物半導体層８上に形成するとともに、負電極となるｎ側電極１３を第１のｎ型窒化物半導体層２の表面上に形成する。
【００４６】
そして、上記のｐ側電極１２およびｎ側電極１３を形成した後のウエハを複数のチップに分割することによって、窒化物半導体発光素子が得られる。
【００４７】
本発明によって作製された窒化物半導体発光素子は、ｎ型窒化物半導体蒸発抑制層７によって、ｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６からのＩｎの蒸発を抑制することができ、高いＩｎ組成比のｐ型窒化物半導体トンネル接合層５およびｎ型窒化物半導体トンネル接合層６を薄く形成することができることから、駆動電圧が低く、高い光取り出し効率を有する素子となる。
【００４８】
なお、図１０に、上記のｐ型窒化物半導体層４から第２のｎ型窒化物半導体層８までの成長時の基板温度の変化の一例を示す。図１０において、横軸は層厚を示しており、右側に進むにつれて基板１から離れることを示している。また、図１０において、縦軸は基板温度を示しており、上側が基板温度が高く、下側が基板温度が低いことを示している。
【００４９】
ここでは、ｎ型窒化物半導体蒸発抑制層７が、ｐ型窒化物半導体トンネル接合層５の成長時の基板温度と同一またはそれから１５０℃高い基板温度の範囲で成長させられており、第２のｎ型窒化物半導体層８が９００℃以上１０００℃以下の基板温度の範囲で成長させられている。
【実施例】
【００５０】
（実施例１）
実施例１においては、図１１の模式的断面図に示す構成の窒化物半導体発光ダイオード素子を作製した。ここで、実施例１の窒化物半導体発光ダイオード素子は、サファイア基板１０１上に、ＧａＮバッファ層１０２、ｎ型ＧａＮ下地層１０３、ｎ型ＧａＮコンタクト層１０４、発光層１０５、ｐ型ＡｌＧａＮクラッド層１０６、ｐ型ＧａＮ層１０７、ｐ型ＩｎＧａＮトンネル接合層１０８、ｎ型ＩｎＧａＮトンネル接合層１０９、ｎ型ＧａＮ蒸発抑制層１１０およびｎ型ＧａＮ層１１１がこの順序で積層され、ｎ型ＧａＮ層１１１の表面上にパッド電極１１２が形成され、ｎ型ＧａＮコンタクト層１０４の表面上にパッド電極１１３が形成された構成を有している。
【００５１】
まず、サファイア基板１０１をＭＯＣＶＤ装置の反応炉内にセットした。そして、その反応炉内に水素を流しながらサファイア基板１０１の温度を１０５０℃まで上昇させて、サファイア基板１０１の表面（Ｃ面）のクリーニングを行なった。
【００５２】
次に、サファイア基板１０１の温度を５１０℃まで低下させ、キャリアガスとして水素、原料ガスとしてアンモニアおよびＴＭＧ（トリメチルガリウム）を反応炉内に流して、サファイア基板１０１の表面（Ｃ面）上にＧａＮバッファ層１０２をＭＯＣＶＤ法により約２０ｎｍの厚さでサファイア基板１０１上に成長させた。
【００５３】
次いで、サファイア基板１０１の温度を１０５０℃まで上昇させて、キャリアガスとして水素、原料ガスとしてアンモニアおよびＴＭＧ、不純物ガスとしてシランを反応炉内に流して、Ｓｉがドーピングされたｎ型ＧａＮ下地層１０３（キャリア濃度：１×１０18／ｃｍ3）をＭＯＣＶＤ法により６μｍの厚さでＧａＮバッファ層１０２上に成長させた。
【００５４】
続いて、キャリア濃度が５×１０18／ｃｍ3となるようにＳｉをドーピングしたこと以外はｎ型ＧａＮ下地層１０３と同様にして、ｎ型ＧａＮコンタクト層１０４をＭＯＣＶＤ法により０．５μｍの厚さでｎ型ＧａＮ下地層１０３上に成長させた。
【００５５】
次に、サファイア基板１０１の温度を７００℃まで低下させ、キャリアガスとして水素、原料ガスとしてアンモニア、ＴＭＧおよびＴＭＩ（トリメチルインジウム）を反応炉内に流して、ｎ型ＧａＮコンタクト層１０４上に２．５ｎｍの厚さのＩｎ0.25Ｇａ0.75Ｎ層と１８ｎｍの厚さのＧａＮ層とを交互に６周期ＭＯＣＶＤ法により成長させて、多重量子井戸構造を有する発光層１０５をｎ型ＧａＮコンタクト層１０４上に形成した。なお、発光層１０５の形成時において、ＧａＮ層を成長させる際にはＴＭＩを反応炉内に流していないことは言うまでもない。
【００５６】
次いで、サファイア基板１０１の温度を９５０℃まで上昇させ、キャリアガスとして水素、原料ガスとしてアンモニア、ＴＭＧおよびＴＭＡ（トリメチルアルミニウム）、不純物ガスとしてＣＰ２Ｍｇ（シクロペンタジエニルマグネシウム）を反応炉内に流して、Ｍｇが１×１０20／ｃｍ3の濃度でドーピングされたＡｌ0.15Ｇａ0.85Ｎからなるｐ型ＡｌＧａＮクラッド層１０６をＭＯＣＶＤ法により約３０ｎｍの厚さで発光層１０５上に成長させた。
【００５７】
次に、サファイア基板１０１の温度を９５０℃に保持したままで、キャリアガスとして水素、原料ガスとしてアンモニアおよびＴＭＧ、不純物ガスとしてＣＰ２Ｍｇを反応炉内に流して、Ｍｇが１×１０20／ｃｍ3の濃度でドーピングされたＧａＮからなるｐ型ＧａＮ層１０７をＭＯＣＶＤ法によりｐ型ＡｌＧａＮクラッド層１０６上に０．１μｍの厚さに成長させた。
【００５８】
その後、サファイア基板１０１の温度を７００℃まで低下させ、キャリアガスとして窒素、原料ガスとしてアンモニア、ＴＭＧおよびＴＭＩ、不純物ガスとしてＣＰ２Ｍｇを反応炉内に流して、Ｍｇが１×１０20／ｃｍ3の濃度でドーピングされたＩｎ0.25Ｇａ0.75Ｎからなるｐ型ＩｎＧａＮトンネル接合層１０８をＭＯＣＶＤ法によりｐ型ＧａＮ層１０７上に２０ｎｍの厚さに成長させた。
【００５９】
その後、サファイア基板１０１の温度を７００℃に保持したままで、キャリアガスとして窒素、原料ガスとしてアンモニア、ＴＭＧおよびＴＭＩ、不純物ガスとしてシランを反応炉内に流して、Ｓｉが１×１０20／ｃｍ3の濃度でドーピングされたＩｎ0.25Ｇａ0.75Ｎからなるｎ型ＩｎＧａＮトンネル接合層１０９をＭＯＣＶＤ法によりｐ型ＩｎＧａＮトンネル接合層１０８上に４ｎｍの厚さに成長させた。
【００６０】
その後、サファイア基板１０１の温度を６００℃〜９００℃の間の所定の温度に設定し、ＴＭＩのみを止めて、Ｓｉが１×１０20／ｃｍ3の濃度でドーピングされたＧａＮからなるｎ型ＧａＮ蒸発抑制層１１０をｎ型ＩｎＧａＮトンネル接合層１０９上に１５ｎｍの厚さに成長させた。
【００６１】
その後、サファイア基板１０１の温度を９５０℃まで上昇させて、キャリアガスとして水素、原料ガスとしてアンモニアおよびＴＭＧ、不純物ガスとしてシランを反応炉内に流して、Ｓｉが１×１０19／ｃｍ3の濃度でドーピングされたＧａＮからなるｎ型ＧａＮ層１１１をＭＯＣＶＤ法によりｎ型ＧａＮ蒸発抑制層１１０上に２００ｎｍの厚さに成長させた。
【００６２】
次に、サファイア基板１０１の温度を７００℃まで低下させ、キャリアガスとして窒素を反応炉内に流してアニーリングを行なった。
【００６３】
そして、上記のアニーリング後のウエハを反応炉から取り出し、そのウエハの最上層のｎ型ＧａＮ層１１１の表面上に所定の形状にパターンニングされたマスクを形成した。そして、ＲＩＥ（Reactive Ion Etching）法により、上記のウエハの一部についてｎ型ＧａＮ層１１１側からエッチングを行ない、ｎ型ＧａＮコンタクト層１０４の表面の一部を露出させた。
【００６４】
そして、ｎ型ＧａＮ層１１１の表面上にパッド電極１１２を形成し、ｎ型ＧａＮコンタクト層１０４の表面上にパッド電極１１３を形成した。ここで、パッド電極１１２およびパッド電極１１３は、ｎ型ＧａＮ層１１１の表面上およびｎ型ＧａＮコンタクト層１０４の表面上にそれぞれＴｉ層とＡｌ層を順次積層することによって同時に形成された。その後、ウエハを複数のチップに分割することによって、図１１の模式的断面図に示す構成を有する実施例１の窒化物半導体発光ダイオード素子を作製した。
【００６５】
図１２に、実施例１の窒化物半導体発光ダイオード素子のｎ型ＧａＮ蒸発抑制層１１０の成長時のサファイア基板１０１の温度と駆動電圧との関係を示す。なお、図１２において、縦軸は２０ｍＡの電流注入時の駆動電圧（Ｖ）を示し、横軸はｎ型ＧａＮ蒸発抑制層１１０の成長時のサファイア基板１０１の温度（℃）を示している。
【００６６】
図１２に示すように、ｎ型ＧａＮ蒸発抑制層１１０の成長時のサファイア基板１０１の温度が７００℃のときが最も駆動電圧が低く、８５０℃を超えると駆動電圧が飛躍的に上昇した。
【００６７】
これは、サファイア基板１０１の温度が８５０℃を超えた条件（すなわち、ｐ型ＩｎＧａＮトンネル接合層１０８およびｎ型ＩｎＧａＮトンネル接合層１０９の成長時のサファイア基板１０１の温度である７００℃よりも１５０℃高い８５０℃よりもさらにサファイア基板１０１の温度が高い条件）でｎ型ＧａＮ蒸発抑制層１１０を成長させると、その直下のｐ型ＩｎＧａＮトンネル接合層１０８とｎ型ＩｎＧａＮトンネル接合層１０９のＩｎが蒸発して、トンネル接合部におけるトンネリング確率が下がったためと考えられる。
【００６８】
（実施例２）
ｎ型ＩｎＧａＮトンネル接合層１０９を成長させるところまでは実施例１と同一の条件および同一の方法で作製した。
【００６９】
そして、ｎ型ＩｎＧａＮトンネル接合層１０９の成長後、サファイア基板１０１の温度を７００℃に保持したままで、ＴＭＩのみを止め、Ｓｉが１×１０20／ｃｍ3の濃度でドーピングされたＧａＮからなるｎ型ＧａＮ蒸発抑制層１１０をＭＯＣＶＤ法によりｎ型ＩｎＧａＮトンネル接合層１０９上に１５ｎｍの厚さに成長させた。
【００７０】
その後、サファイア基板１０１の温度を７００℃〜１０５０℃の間の所定の温度に設定し、キャリアガスとして水素、原料ガスとしてアンモニアおよびＴＭＧ、不純物ガスとしてシランを反応炉内に流して、Ｓｉが１×１０19／ｃｍ3の濃度でドーピングされたＧａＮからなるｎ型ＧａＮ層１１１をＭＯＣＶＤ法によりｎ型ＧａＮ蒸発抑制層１１０上に２００ｎｍの厚さに成長させた。
【００７１】
その後は、実施例１と同一の条件および同一の方法で、実施例２の窒化物半導体発光ダイオード素子を作製した。
【００７２】
図１３に、実施例２の窒化物半導体発光ダイオード素子のｎ型ＧａＮ層１１１の成長時のサファイア基板１０１の温度と駆動電圧との関係を示す。なお、図１３において、縦軸は２０ｍＡの電流注入時の駆動電圧（Ｖ）を示し、横軸はｎ型ＧａＮ層１１１の成長時のサファイア基板１０１の温度（℃）を示している。
【００７３】
図１３に示すように、ｎ型ＧａＮ層１１１の成長時のサファイア基板１０１の温度が７００℃から９００℃にかけて駆動電圧は低減するが、９００℃を超えると駆動電圧はほとんど低減しなかった。
【００７４】
ｎ型ＧａＮ層１１１の成長時のサファイア基板１０１の温度が７００℃から９００℃にかけて駆動電圧が低減した要因としては、ｎ型ＧａＮ層１１１の結晶性が向上し、抵抗率が低下したこと、ならびにｎ型ＧａＮ層１１１の成長時の昇温過程において、ｎ型ＧａＮ蒸発抑制層１１０の存在によってｐ型ＩｎＧａＮトンネル接合層１０８のＩｎの蒸発が抑制され、Ｍｇの活性化率が上がったことが考えられる。
【００７５】
また、図１４に、実施例２の窒化物半導体発光ダイオード素子のｎ型ＧａＮ層１１１の成長時のサファイア基板１０１の温度と光出力との関係を示す。なお、図１４において、縦軸は光出力を相対値で示しており、横軸はｎ型ＧａＮ層１１１の成長時のサファイア基板１０１の温度（℃）を示している。
【００７６】
図１４に示すように、ｎ型ＧａＮ層１１１の成長時のサファイア基板１０１の温度が７００℃から１０００℃にかけては光出力はほぼ一定であるが、１０００℃を超えると光出力は大きく低下した。これは、ｎ型ＧａＮ層１１１の成長時のサファイア基板１０１の温度が１０００℃を超えた場合には、発光層１０５の結晶性が悪化して、発光効率が低下したためと考えられる。
【００７７】
以上の結果から、ｎ型ＧａＮ層１１１の成長時のサファイア基板１０１の温度は９００℃以上１０００℃以下であることが好ましいことがわかった。
【００７８】
（実施例３）
ｐ型ＩｎＧａＮトンネル接合層１０８を成長させるところまでは実施例１と同一の条件および同一の方法で作製した。
【００７９】
そして、ｐ型ＩｎＧａＮトンネル接合層１０８の成長後、サファイア基板１０１の温度を７００℃に保持したままで、ＴＭＩのみを止め、Ｓｉが１×１０20／ｃｍ3の濃度でドーピングされたＧａＮからなるｎ型ＧａＮ蒸発抑制層１１０をＭＯＣＶＤ法によりｐ型ＩｎＧａＮトンネル接合層１０８上に０〜１５ｎｍの厚さに成長させた。
【００８０】
その後は、実施例１と同一の条件および同一の方法で、実施例３の窒化物半導体発光ダイオード素子を作製した。
【００８１】
図１５に、実施例３の窒化物半導体発光ダイオード素子のｎ型ＧａＮ蒸発抑制層１１０の厚さと駆動電圧との関係を示す。なお、図１５において、縦軸は２０ｍＡの電流注入時の駆動電圧（Ｖ）を示し、横軸はｎ型ＧａＮ蒸発抑制層１１０の厚さ（ｎｍ）を示している。
【００８２】
図１５に示すように、ｎ型ＧａＮ蒸発抑制層１１０の厚さが５ｎｍよりも薄くなった場合には飛躍的に駆動電圧が上昇することがわかった。これは、ｎ型ＧａＮ蒸発抑制層１１０の厚さが５ｎｍよりも薄い場合には、ｎ型ＧａＮ蒸発抑制層１１０の成長後の昇温過程において、ｐ型ＩｎＧａＮトンネル接合層１０８とｎ型ＩｎＧａＮトンネル接合層１０９のＩｎが蒸発しているためと考えられる。
【００８３】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００８４】
本発明によれば、トンネル接合を有し、青色光（たとえば、波長４３０ｎｍ以上４９０ｎｍ以下）を発光する窒化物半導体発光ダイオード素子等の窒化物半導体発光素子の駆動電圧を低くすることができるとともに、光取り出し効率を高くすることができる。
【図面の簡単な説明】
【００８５】
【図１】本発明の窒化物半導体発光素子の製造方法の一例の一工程を図解する模式的な断面図である。
【図２】本発明の窒化物半導体発光素子の製造方法の一例の一工程を図解する模式的な断面図である。
【図３】本発明の窒化物半導体発光素子の製造方法の一例の一工程を図解する模式的な断面図である。
【図４】本発明の窒化物半導体発光素子の製造方法の一例の一工程を図解する模式的な断面図である。
【図５】本発明の窒化物半導体発光素子の製造方法の一例の一工程を図解する模式的な断面図である。
【図６】本発明の窒化物半導体発光素子の製造方法の一例の一工程を図解する模式的な断面図である。
【図７】本発明の窒化物半導体発光素子の製造方法の一例の一工程を図解する模式的な断面図である。
【図８】本発明の窒化物半導体発光素子の製造方法の一例の一工程を図解する模式的な断面図である。
【図９】本発明の窒化物半導体発光素子の製造方法の一例の一工程を図解する模式的な断面図である。
【図１０】本発明の窒化物半導体発光素子の製造方法におけるｐ型窒化物半導体層から第２のｎ型窒化物半導体層までの成長時の基板温度の変化の一例を示す図である。
【図１１】実施例１〜３の窒化物半導体発光ダイオード素子の模式的な断面図である。
【図１２】実施例１の窒化物半導体発光ダイオード素子のｎ型ＧａＮ蒸発抑制層の成長時のサファイア基板の温度と駆動電圧との関係を示す図である。
【図１３】実施例２の窒化物半導体発光ダイオード素子のｎ型ＧａＮ層の成長時のサファイア基板の温度と駆動電圧との関係を示す図である。
【図１４】実施例２の窒化物半導体発光ダイオード素子のｎ型ＧａＮ層の成長時のサファイア基板の温度と光出力との関係を示す図である。
【図１５】実施例３の窒化物半導体発光ダイオード素子のｎ型ＧａＮ蒸発抑制層の厚さと駆動電圧との関係を示す図である。
【符号の説明】
【００８６】
１  基板、２  第１のｎ型窒化物半導体層、３  発光層、４  ｐ型窒化物半導体層、５  ｐ型窒化物半導体トンネル接合層、６  ｎ型窒化物半導体トンネル接合層、７  ｎ型窒化物半導体蒸発抑制層、８  第２のｎ型窒化物半導体層、１２  ｐ側電極、１３  ｎ側電極、１０１  サファイア基板、１０２  ＧａＮバッファ層、１０３  ｎ型ＧａＮ下地層、１０４  ｎ型ＧａＮコンタクト層、１０５  発光層、１０６  ｐ型ＡｌＧａＮクラッド層、１０７  ｐ型ＧａＮ層、１０８  ｐ型ＩｎＧａＮトンネル接合層、１０９  ｎ型ＩｎＧａＮトンネル接合層、１１０  ｎ型ＧａＮ蒸発抑制層、１１１  ｎ型ＧａＮ層、１１２，１１３  パッド電極。
【図１】
2008130877.tif 000003
【図２】
2008130877.tif 000004
【図３】
2008130877.tif 000005
【図４】
2008130877.tif 000006
【図５】
2008130877.tif 000007
【図６】
2008130877.tif 000008
【図７】
2008130877.tif 000009
【図８】
2008130877.tif 000010
【図９】
2008130877.tif 000011
【図１０】
2008130877.tif 000012
【図１１】
2008130877.tif 000013
【図１２】
2008130877.tif 000014
【図１３】
2008130877.tif 000015
【図１４】
2008130877.tif 000016
【図１５】
2008130877.tif 000017