(57)【要約】【課題】静電気による検査用ＴＦＴの破壊、および検査用ＴＦＴに接続する配線の断線を防ぐことが可能な液晶表示装置を提供すること。【解決手段】半導体配線群１は、検査用ＴＦＴ２２ｒ、２２ｇ、２２ｂおよび２３の各ソースに接続するソース配線３１〜３４同士を接続する。半導体配線群２は、検査用ＴＦＴ２２ｒ、２２ｇ、２２ｂおよび２３の各ドレインに接続するドレイン配線４１〜４４同士を接続する。剥離帯電などで発生した静電気は、隣接するソース配線へも分散される。したがって、静電気が流入した検査用ＴＦＴ２２および２３の静電気による破壊、および検査用ＴＦＴ２２および２３に接続する配線の断線を防止することができる。【選択図】図１
2008216997.tif 000002
【特許請求の範囲】
【請求項１】
表示領域内にマトリクス状に形成されたスイッチング素子に対して走査信号を供給するゲート配線と、
前記スイッチング素子に対して映像信号を供給するソース配線と、
を備えた液晶表示装置であって、
さらに表示領域外の領域に配置され、かつ前記ゲート配線または前記ソース配線に接続した複数の検査用スイッチング素子と、
前記検査用スイッチング素子のソース電極同士を、高抵抗素子で電気的に接続する配線とを備えた、液晶表示装置。
【請求項２】
前記高抵抗素子は半導体材料により構成された、請求項１記載の液晶表示装置。
【請求項３】
前記半導体材料はアモルファスシリコンである、請求項２記載の液晶表示装置。
【請求項４】
前記スイッチング素子は薄膜トランジスタである、請求項１記載の液晶表示装置。
【請求項５】
前記複数の薄膜トランジスタのゲート電極同士を接続する共通配線を有し、
前記共通配線には、前記ゲート電極の間において、他の領域に比べて抵抗率の高い領域が介在している、請求項４記載の液晶表示装置。
【請求項６】
前記抵抗率の高い領域が、ＩＴＯで形成された、請求項５記載の液晶表示装置。
【請求項７】
表示領域内にマトリクス状に形成されたスイッチング素子に対して走査信号を供給するゲート配線と、
前記スイッチング素子に対して映像信号を供給するソース配線と、
を備えた液晶表示装置であって、
さらに表示領域外の領域に配置され、かつ前記ゲート配線または前記ソース配線に接続した複数の検査用スイッチング素子と、
前記検査用スイッチング素子のドレイン電極同士を、高抵抗素子で電気的に接続する配線とを備えた、液晶表示装置。
【請求項８】
前記高抵抗素子は半導体材料により構成された、請求項７記載の液晶表示装置。
【請求項９】
前記半導体材料はアモルファスシリコンである、請求項８記載の液晶表示装置。
【請求項１０】
前記スイッチング素子は薄膜トランジスタである、請求項７記載の液晶表示装置。
【請求項１１】
前記複数の薄膜トランジスタのゲート電極同士を接続する共通配線を有し、
前記共通配線には、前記ゲート電極の間において、他の領域に比べて抵抗率の高い領域が介在している、請求項１０記載の液晶表示装置。
【請求項１２】
前記抵抗率の高い領域が、ＩＴＯで形成された、請求項１１記載の液晶表示装置。
【請求項１３】
表示領域内にマトリクス状に形成されたスイッチング素子に対して走査信号を供給するゲート配線と、
前記スイッチング素子に対して映像信号を供給するソース配線と、
を備えた液晶表示装置であって、
さらに表示領域外の領域に配置され、かつ前記ゲート配線または前記ソース配線に接続した複数の検査用スイッチング素子と、
前記検査用スイッチング素子のソース電極同士およびドレイン電極同士を、高抵抗素子で電気的に接続する配線とを備えた、液晶表示装置。
【請求項１４】
前記高抵抗素子は半導体材料により構成された、請求項１３記載の液晶表示装置。
【請求項１５】
前記半導体材料はアモルファスシリコンである、請求項１４記載の液晶表示装置。
【請求項１６】
前記スイッチング素子は薄膜トランジスタである、請求項１３記載の液晶表示装置。
【請求項１７】
前記複数の薄膜トランジスタのゲート電極同士を接続する共通配線を有し、
前記共通配線には、前記ゲート電極の間において、他の領域に比べて抵抗率の高い領域が介在している、請求項１６記載の液晶表示装置。
【請求項１８】
前記抵抗率の高い領域が、ＩＴＯで形成された、請求項１７記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス方式の液晶表示装置に関するものである。
【背景技術】
【０００２】
現在、液晶表示装置の生産効率の向上、および生産コストを低減させるために、セル工程において、液晶表示パネルの一括点灯画像検査が行われている。一括点灯画像検査とは、例えば、全画面を一括表示させる場合、ソース配線およびゲート配線を、それぞれ共通の検査用スイッチング素子に接続し、ソース配線およびゲート配線に同一の信号を印加することによって、液晶表示装置の画素を一括して点灯させ、輝点や線欠陥の有無を調べる簡易画像検査のことである。
【０００３】
一括点灯画像検査に用いられる複数の検査用スイッチング素子は、例えば、液晶表示装置のアレイ工程において、あらかじめ検査用薄膜トランジスタ（以下、検査用ＴＦＴという）として形成される。検査用ＴＦＴは、液晶表示装置の駆動ＩＣを設置する場所に形成されており、ソース配線またはゲート配線と、検査用信号入力パッドとの間に形成される。また、検査用ＴＦＴは、検査用信号入力パッドに入力された検査用信号を、ソース配線またはゲート配線に印加して、表示領域の画素中のスイッチング素子を一括して制御する（例えば、特許文献１参照）。
【０００４】
検査用ＴＦＴの動作について、図４を用いて詳しく説明する。
【０００５】
図４は、従来のカラー液晶表示装置の一部を模式的に示した構成図である。図４に示す液晶表示装置は、アレイ基板２１上に、検査用ＴＦＴ２２および２３と、検査用信号入力パッド２４〜２６と、画素２７とを備える。画素２７は、表示領域３０に配置され、それ以外のものは、表示領域外に配置される。なお、図４に示す液晶表示装置では、対向電極、および対向電極に接続する対向電極用検査配線の表示を省略している。
【０００６】
以下では、赤色の画素を一括点灯させる場合を例にして説明する。
【０００７】
まず、検査用ＴＦＴ２２および２３のオン／オフを切り替える制御信号を検査用信号入力パッド２６に入力する。制御信号は、共通配線３５を介して検査用ＴＦＴ２２および２３の各ゲートに印加される。これにより、検査用ＴＦＴ２２および２３はオン状態となる。次に、検査用信号入力パッド２５に検査用ゲート信号を入力する。これにより、ゲート配線１１ａおよび１１ｂに検査用ゲート信号が印加される。
【０００８】
続いて、検査用信号入力パッド２４ｒに検査用ソース信号を入力する。既に制御信号が検査用ＴＦＴ２２ｒのゲートに印加されているため、検査用ＴＦＴ２２ｒはオン状態となっている。このため、検査用信号入力パッド２４ｒに入力された検査用ソース信号は、ソース配線１２ａおよび１２ｂに印加される。これにより、表示領域３０中の全ての赤色の画素２７ｒが一括して点灯する。ソース配線やゲート配線の断線、赤色の画素２７ｒのスイッチング素子の破壊などがあれば、線欠陥や輝点として認識される。
【０００９】
同様に、検査用信号入力パッド２４ｇに検査用ソース信号を入力すれば、表示領域３０中の緑色の画素２７ｇを一括して点灯させることができる。また、検査用信号入力パッド２４ｂに検査用ソース信号を入力すれば、表示領域中の青色の画素２７ｂを一括して点灯させることができる。
【００１０】
このように、高価なＩＣ素子等を搭載する前のセル工程において、一括点灯画像検査を行うことによって不良品を検出できるため、液晶表示装置の全体としての生産効率の向上および生産コストの低減が可能となる。なお、図４を用いて説明した一括点灯画像検査の方法は一例であり、この他の一括点灯画像検査の方法として、表示領域をいくつかの領域に分割して、それぞれの領域を一括点灯させてもよい。また、表示領域中の全ての画素を一括点灯させてもよい。
【特許文献１】特開２０００−１５５３０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、液晶表示装置の製造工程では、剥離帯電やサージ電圧などを原因として、静電気が発生する場合がある。検査用ＴＦＴは、表示領域中の画素のスイッチング素子よりも容量が大きなコンデンサーとしても機能できるため、静電気が蓄積されやすい。検査用ＴＦＴに蓄積された静電気は、検査用ＴＦＴの破壊、または検査用ＴＦＴ周辺の配線の断線等の原因となる。
【００１２】
従来の液晶表示装置では、表示領域中の画素に形成されたスイッチング素子が静電気によって破壊されることを防ぐための対策が講じられている。しかしながら、表示領域外に形成される検査用ＴＦＴは、表示領域から離れた位置に形成されているため、表示領域の静電気対策の恩恵を受けることができない。さらに、静電気による検査用ＴＦＴの破壊、または検査用ＴＦＴ周辺の配線の断線などが生じると、一括点灯画像検査が不可能となるという問題がある。
【００１３】
本発明は、上記の従来の液晶表示装置の課題を考慮し、静電気による検査用スイッチング素子の破壊、または検査用スイッチング素子に接続する配線の断線を従来より低減することが可能な液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、第１の本発明は、表示領域内にマトリクス状に形成されたスイッチング素子に対して走査信号を供給するゲート配線と、
前記スイッチング素子に対して映像信号を供給するソース配線と、
を備えた液晶表示装置であって、
さらに表示領域外の領域に配置され、かつ前記ゲート配線または前記ソース配線に接続した複数の検査用スイッチング素子と、
前記検査用スイッチング素子のソース電極同士を、高抵抗素子で電気的に接続する配線とを備えた、液晶表示装置である。
【００１５】
また、第２の本発明は、前記高抵抗素子は半導体材料により構成された、上記第１記載の液晶表示装置である。
【００１６】
また、第３の本発明は、前記半導体材料はアモルファスシリコンである、上記第２の本発明の液晶表示装置である。
【００１７】
また、第４の本発明は、前記スイッチング素子は薄膜トランジスタである、上記第１の本発明の液晶表示装置である。
【００１８】
また、第５の本発明は、前記複数の薄膜トランジスタのゲート電極同士を接続する共通配線を有し、
前記共通配線には、前記ゲート電極の間において、他の領域に比べて抵抗率の高い領域が介在している、上記第４の本発明の液晶表示装置である。
【００１９】
また、第６の本発明は、前記抵抗率の高い領域が、ＩＴＯで形成された、上記第５の本発明の液晶表示装置である。
【００２０】
また、第７の本発明は、表示領域内にマトリクス状に形成されたスイッチング素子に対して走査信号を供給するゲート配線と、
前記スイッチング素子に対して映像信号を供給するソース配線と、
を備えた液晶表示装置であって、
さらに表示領域外の領域に配置され、かつ前記ゲート配線または前記ソース配線に接続した複数の検査用スイッチング素子と、
前記検査用スイッチング素子のドレイン電極同士を、高抵抗素子で電気的に接続する配線とを備えた、液晶表示装置である。
【００２１】
また、第８の本発明は、前記高抵抗素子は半導体材料により構成された、上記第７の本発明の液晶表示装置である。
【００２２】
また、第９の本発明は、前記半導体材料はアモルファスシリコンである、上記第８の本発明の液晶表示装置である。
【００２３】
また、第１０の本発明は、前記スイッチング素子は薄膜トランジスタである、上記第７の本発明の液晶表示装置である。
【００２４】
また、第１１の本発明は、前記複数の薄膜トランジスタのゲート電極同士を接続する共通配線を有し、
前記共通配線には、前記ゲート電極の間において、他の領域に比べて抵抗率の高い領域が介在している、上記第１０の本発明の液晶表示装置である。
【００２５】
また、第１２の本発明は、前記抵抗率の高い領域が、ＩＴＯで形成された、上記第１１の本発明の液晶表示装置である。
【００２６】
また、第１３の本発明は、表示領域内にマトリクス状に形成されたスイッチング素子に対して走査信号を供給するゲート配線と、
前記スイッチング素子に対して映像信号を供給するソース配線と、
を備えた液晶表示装置であって、
さらに表示領域外の領域に配置され、かつ前記ゲート配線または前記ソース配線に接続した複数の検査用スイッチング素子と、
前記検査用スイッチング素子のソース電極同士およびドレイン電極同士を、高抵抗素子で電気的に接続する配線とを備えた、液晶表示装置である。
【００２７】
また、第１４の本発明は、前記高抵抗素子は半導体材料により構成された、上記第１３の本発明の液晶表示装置である。
【００２８】
また、第１５の本発明は、前記半導体材料はアモルファスシリコンである、上記第１４の本発明の液晶表示装置である。
【００２９】
また、第１６の本発明は、前記スイッチング素子は薄膜トランジスタである、上記第１３の本発明の液晶表示装置である。
【００３０】
また、第１７の本発明は、前記複数の薄膜トランジスタのゲート電極同士を接続する共通配線を有し、
前記共通配線には、前記ゲート電極の間において、他の領域に比べて抵抗率の高い領域が介在している、上記第１６の本発明の液晶表示装置である。
【００３１】
また、第１８の本発明は、前記抵抗率の高い領域が、ＩＴＯで形成された、上記第１７の本発明の液晶表示装置である。
【発明の効果】
【００３２】
本発明によれば、静電気による検査用スイッチング素子の破壊、または検査用スイッチング素子に接続する配線の断線を従来より低減できる液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明にかかる実施の形態について、図面を参照しながら説明する。
【００３４】
（実施の形態１）
図１は、本発明の実施の形態１に係る液晶表示装置の一部を拡大して模式的に表した上面図である。図１は、図４に示す領域Ａに相当する部分を拡大した図である。図１において、図４と同じ構成を示すものについては、同じ参照符号を付し、その説明を省略する。
【００３５】
本実施の形態の液晶表示装置は、図４に示す構成要素と、図１に示す半導体配線群１と、半導体配線群２とを有する。
【００３６】
半導体配線群１は、検査用ＴＦＴ２２ｒ、２２ｇ、２２ｂおよび２３の各ソースに接続するソース配線３１〜３４同士を接続する。半導体配線群２は、検査用ＴＦＴ２２ｒ、２２ｇ、２２ｂおよび２３の各ドレインに接続するドレイン配線４１〜４４同士を接続する。なお、図１に示す半導体配線群１および２は、簡略化して模式的に示されている。半導体配線群１および２の詳細な構造については、後述する。
【００３７】
半導体配線群１および２は、アルミニウムなどの金属材料で形成されるソース配線３１〜３４およびドレイン配線４１〜４４よりも抵抗率が高い材料で形成されており、例えば、アモルファスシリコンで形成される。
【００３８】
次に、半導体配線群１および２の構造を、図２を用いて説明する。
【００３９】
図２は、実施の形態１の液晶表示装置の半導体配線群１の断面図である。以下では、半導体配線群１を例にして説明する。図２に示すように、半導体配線１ａは、アルミニウムなどで形成されたソース配線３１と３２とを接続する。同様に、半導体配線１ｂは、ソース配線３２と３３とを接続し、半導体配線１ｃは、ソース配線３３と３４とを接続する。上述したように、図１に示す半導体配線群１は、ソース配線３１〜３４を横断するように図示されているが、実際の半導体配線群１は、図２に示すように、ソース配線とアレイ基板２１との間に形成されており、隣接するソース配線同士を接続する半導体配線１ａ〜１ｃによって構成される。
【００４０】
続いて、本実施の形態に係る液晶表示装置の半導体配線群１および２の作用とその効果について説明する。
【００４１】
まず、静電気が発生していない状態について説明する。上述したように、半導体配線群１は、ソース配線同士を接続している。このため、ソース配線３１〜３４をそれぞれ流れる信号が、半導体配線群１を介して隣接する配線に漏洩することが考えられる。しかしながら、半導体配線群１は、抵抗率の高い半導体材料で形成されるため、静電気が発生しない状態において、半導体配線群１を介して信号が漏洩することはほとんどない。また、半導体配線群１に信号が漏洩したとしても、漏洩した信号のレベルは、無視することができるレベルであるため、液晶表示装置の表示品質に影響を与えることはない。
【００４２】
次に、例えば、アレイ工程やアレイ基板の搬送過程において、静電気が発生した場合について説明する。検査用ＴＦＴ２２および２３が、上述したようにコンデンサー容量としても機能するため、静電気が発生した場合、静電気は、検査用ＴＦＴ２２および／または検査用ＴＦＴ２３に流入する。しかしながら、発生した静電気は高電圧であるため、例えば、静電気が、検査用ＴＦＴ２３に流入した場合、半導体配線群１を介して、ソース配線３１に隣接するソース配線３２等にも流入する。この結果、発生した静電気は、隣接するソース配線へも分散される。したがって、静電気が流入した検査用ＴＦＴ２２および２３の静電気による破壊、あるいは検査用ＴＦＴ２２および２３に接続する配線の断線を防止することができる。なお、ここでは、半導体配線群１を例にして説明したが、半導体配線群２においても上記の説明を適用することができる。
【００４３】
次に、半導体配線群１および２の形成方法について説明する。半導体配線群１および２をアモルファスシリコンで形成する場合、半導体配線群は、従来の薄膜トランジスタの製造工程においてアモルファスシリコン層を形成する工程を用いて形成することができる。
【００４４】
なお、ソース配線３１〜３４が、本発明のソース配線の一例であり、ドレイン配線４１〜４４が、本発明のドレイン配線の一例であり、検査用ＴＦＴ２２および２３が、本発明の検査用スイッチング素子の一例であり、半導体配線群１、２が本発明の配線の一例である。
【００４５】
このように、検査用ＴＦＴのソース配線同士およびドレイン配線同士を接続することにより、剥離帯電等で発生した静電気を周辺のソース配線またはドレイン配線に分散させることができる。それによって、高電圧の静電気が１箇所に集中することがなくなるため、検査用ＴＦＴの破壊を防ぐことができる。したがって、セル工程における一括点灯画像検査を確実に実施することが可能となり、液晶表示装置の生産効率の低下を抑制することができる。
【００４６】
なお、本実施の形態では、半導体配線群１を例にして説明したが、半導体配線群２においても上記の説明を適用することができる。
【００４７】
（実施の形態２）
図３は、本発明の実施の形態２に係る液晶表示装置の一部を拡大して模式的に表した上面図である。図３は、図４に示す領域Ａを拡大して示したものであり、図１と同じ構成要素には、同じ参照符号を付している。以下、図１を用いて説明した半導体配線群１、２などと同じ構成要素についてはその説明を省略し、本実施の形態に係る液晶表示装置の共通配線について、詳しく説明する。
【００４８】
まず、検査用ＴＦＴのゲートに蓄積される静電気による影響について説明する。
【００４９】
従来の液晶表示装置において、検査用ＴＦＴ２２および２３の各ゲートは、図４に示すように、アルミニウムなどの金属材料で形成された共通配線３５を介して、検査用信号入力パッド２６に接続する。したがって、検査用ＴＦＴのゲートと共通配線３５とは、実質上、一つの大きなコンデンサー容量を形成している。すなわち、検査用ＴＦＴのゲートと共通配線３５とは、非常に大きな電荷（静電気）を蓄積することが可能になる。この結果、一つの大きなコンデンサー容量に蓄積された静電気により、検査用ＴＦＴが破壊される可能性が高くなる。
【００５０】
次に、本実施の形態に係る液晶表示装置の共通配線について詳しく説明する。
【００５１】
図３に示すように、本実施の形態に係る液晶表示装置の共通配線３６の構成は、従来の液晶表示装置の共通配線３５（図４参照）の構成と異なる。本実施の形態に係る液晶表示装置の共通配線３６は、アルミニウムなどの金属材料などを用いて形成された金属配線部３６ａ〜３６ｄと、高抵抗部３７ａ〜３７ｃとで構成される。本発明の抵抗率の高い領域の一例である高抵抗部３７ａ〜３７ｃは、検査用ＴＦＴ２２および２３のゲート間に介在する。また、金属配線部３６ａ〜３６ｄは、共通配線３６の高抵抗部が形成された領域以外の領域を形成している。
【００５２】
金属配線部３６ａ〜３６ｄは、従来の液晶表示装置の共通配線３５と同様に、アルミニウムなどの金属材料が用いられる。一方、高抵抗部３７ａ〜３７ｃは、金属配線部３６ａ〜３６ｄよりも抵抗率が高い材料で形成されており、例えば、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などが用いられる。
【００５３】
共通配線３６の高抵抗部３７ａ〜３７ｃを介在させることによって、検査用ＴＦＴ２２および２３のゲートによって構成される一つの大きな容量の静電容量値を小さくすることができる。一つの大きなコンデンサー容量に蓄積される静電気の量を抑制することができるため、例えば、アレイ工程より後に配置されているセル工程において静電気が発生したとしても、検査用ＴＦＴ２２および２３の破壊の危険性を抑制できる。また、共通配線３６に高抵抗部３７ａ〜３７ｃを介在させることによって、静電気が発生した際のピーク電流のピーク値を抑制することができる。この結果、静電気が発生したとしても、検査用ＴＦＴに流入する電流（ピーク電流）の最大値を、高抵抗部が介在しない共通配線を用いる場合より小さくできるため、検査用ＴＦＴの静電気による破壊を抑制することができる。
【００５４】
次に、共通配線３６の形成方法について説明する。まず、金属配線部３６ａ〜３６ｄの形成方法を説明する。アレイ工程のソース電極およびドレイン電極を形成する工程において、ソース電極およびドレイン電極とともに、共通配線３６の金属配線部３６ａ〜３６ｄを形成することができる。
【００５５】
また、高抵抗部３７ａ〜３７ｃと画素電極（図示省略）とが同じ材料で形成される場合、アレイ工程の画素電極を形成する工程において、画素電極とともに、高抵抗部３７ａ〜３７ｃを形成することができる。一方、高抵抗部３７ａ〜３７ｃを、画素電極を形成する材料と異なる材料で形成する場合、高抵抗部３７ａ〜３７ｃを形成する工程を、アレイ工程に追加する必要がある。このように、高抵抗部３７ａ〜３７ｃを画素電極と同じ材料で形成した方が、アレイ工程を従来の工程から大きく変更することなく共通配線３６を形成することができるため、望ましい。
【００５６】
アレイ工程において、検査用ＴＦＴ２２および２３の各ゲートは、高抵抗部３７ａ〜３７ｃが形成されるまで、それぞれ個別の容量を形成している。すなわち、高抵抗部３７ａ〜３７ｃが形成される前であれば、各金属配線部３６ａ〜３６ｄ同士が互いに電気的につながらないので、検査用ＴＦＴ２２および２３の各ゲートと共通配線３６とは、一つの大きな容量を形成することができない。この結果、高抵抗部３７ａ〜３７ｃが形成される前であれば、たとえ静電気が発生したとしても、検査用ＴＦＴ２２および２３の各ゲートに流入する静電気の量は、一つの大きな容量が形成された後の場合と比較して、抑制される。したがって、アレイ工程において発生する静電気による検査用ＴＦＴの破壊の危険性を低減することができる。
【００５７】
このように、本実施の形態の液晶表示装置は、アレイ工程における静電気による検査用ＴＦＴの破壊、およびセル工程における静電気による検査用ＴＦＴの破壊のそれぞれ危険性を抑制する。したがって、液晶表示装置の製造工程で発生する静電気によって発生する検査用ＴＦＴの破壊の危険性を抑制することができる。
【００５８】
なお、実施の形態２において、液晶表示装置は、高抵抗部３７ａ〜３７ｃと、半導体配線群１および２とを形成して、検査用ＴＦＴ２２および２３が静電気により破壊される危険性を抑制できるものとして説明したが、高抵抗部３７ａ〜３７ｃのみを形成してもよい。この場合、アレイ工程より後のセル工程などで発生する静電気を分散させる効果は、高抵抗部３７ａ〜３７ｃと、半導体配線群１および２とを組み合わせた場合よりも小さくなる。
【００５９】
なお、上記実施の形態では、ソース配線３１〜３４およびドレイン配線４１〜４４に半導体配線群１および２を設けるものとして説明したが、これに限らず、例えば半導体配線群１または２のどちらかのみを設けてもよい。この場合、半導体配線群１および２を設けた場合と比べて、静電気を分散する効果は小さくなる。
【００６０】
また、上記実施の形態では、半導体配線群１および２は、検査用ＴＦＴのソースまたはドレインに接続する配線同士を接続するものとして説明したが、これに限らず、例えば検査用ＴＦＴのソース同士およびドレイン同士を接続させてもよい。
【００６１】
また、上記実施の形態では、薄膜トランジスタを本発明の検査用スイッチング素子の一例として説明したが、これに限られるものではない。例えば、検査用スイッチング素子として、薄膜トランジスタやＭＯＳトランジスタなどの電界効果型トランジスタ、またはダイオードなどの非線形素子を用いることができる。
【産業上の利用可能性】
【００６２】
本発明に係る液晶表示装置は、静電気による検査用スイッチング素子の破壊、または検査用スイッチング素子に接続する配線の断線を従来よりも低減することができ、アクティブマトリクス方式の液晶表示装置等として有用である。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施の形態１の液晶表示装置の一部を模式的に表した上面図
【図２】本発明の実施の形態１の液晶表示装置の半導体配線群１の断面図
【図３】本発明の実施の形態２の液晶表示装置の一部を模式的に表した上面図
【図４】従来の液晶表示装置の一部を模式的に示した構成図
【符号の説明】
【００６４】
１、２  半導体配線群
１ａ、１ｂ、１ｃ、  半導体配線
１１ａ、１１ｂ  ゲート配線
１２ａ、１２ｂ  ソース配線
２１  アレイ基板
２２、２２ｒ、２２ｇ、２２ｂ、２３  検査用ＴＦＴ
２４、２４ｒ、２４ｇ、２４ｂ、２５、２６  検査用信号入力パッド
２７、２７ｂ、２７ｇ、２７ｒ  画素
３０  表示領域
３１、３２、３３、３４  ソース配線
３５、３６  共通配線
３６ａ、３６ｂ、３６ｃ、３６ｄ  金属配線部
３７ａ、３７ｂ、３７ｃ  高抵抗部
４１、４２、４３、４４  ドレイン配線  
【図１】
2008216997.tif 000003
【図２】
2008216997.tif 000004
【図３】
2008216997.tif 000005
【図４】
2008216997.tif 000006