(57)【要約】      （修正有）【課題】オフ状態における高周波信号の絶縁性を向上すると共に、オン状態における挿入損失および線形性を損なわない高周波スイッチ装置を提供する。【解決手段】高周波信号を入出力する第１の端子、第２の端子と、制御電圧を印加する第３の端子１０５、および第３の端子１０５にハイレベル電圧もしくはローレベル電圧を選択的に印加して、ソース・ドレイン間を電気的に導通もしくは遮断するスイッチトランジスタ１０１を備え、スイッチトランジスタ１０１のゲート１０５と第４の端子１０６に接続され、第５の端子１０７に印加された電圧によって抵抗値の制御をすることのできる可変抵抗装置１０２により構成され、可変抵抗装置１０２はスイッチトランジスタ１０１のオン、オフ状態に応じてその抵抗値を変化させることを特徴とする高周波スイッチ装置。【選択図】図１
2008017416.tif 000002
【特許請求の範囲】
【請求項１】
高周波スイッチ装置であって、
直列に接続された１つ以上のスイッチトランジスタと、
前記１つ以上のスイッチトランジスタに対応する１つ以上の抵抗素子とを備え、
前記各スイッチトランジスタは、高周波信号を入出力する第１の端子および第２の端子と、制御電圧を印加する第３の端子とを有し、前記第３の端子に印加された電圧によって前記第１と第２の端子間を電気的に導通もしくは遮断し、
前記スイッチトランジスタの第３の端子のそれぞれは、対応する前記抵抗素子の一端に接続され、
前記抵抗素子のそれぞれの他端は、制御電圧が印加される第４の端子に接続され、
前記１つ以上の抵抗素子の内少なくとも１つは、第５の端子より印加される電圧によって抵抗値を制御する可変抵抗装置である
ことを特徴とする高周波スイッチ装置。
【請求項２】
前記高周波半導体スイッチ装置は、さらに
第６、７および第８の端子と、
第６および第７の端子間で高周波信号を伝達する経路とを有し、
前記直列に接続された１つ以上のスイッチトランジスタの一端は、前記経路上の任意の箇所に接続され、
前記直列に接続された１つ以上のスイッチトランジスタの他端は、前記第８の端子に接続される
ことを特徴とする請求項１記載の高周波半導体スイッチ装置。
【請求項３】
前記１つ以上のスイッチトランジスタのうち少なくとも１つは、複数の第３の端子を備えたマルチゲートトランジスタであり、
前記マルチゲートスイッチトランジスタが備える複数の第３の端子は、それぞれ抵抗素子を介して前記第４の端子に接続され、
前記抵抗素子の内少なくとも１つが前記可変抵抗装置である
ことを特徴とする、請求項１または２に記載の高周波スイッチ装置。
【請求項４】
前記高周波半導体スイッチ装置は、さらに、
前記第４の端子に印加される電圧を受けて前記第５の端子に所定の電圧を印加する電圧変換装置を備える
ことを特徴とする、請求項１から３のいずれかに記載の高周波スイッチ装置。
【請求項５】
前記可変抵抗装置は前記スイッチトランジスタのオン状態において高抵抗、オフ状態において低抵抗となる
ことを特徴とする、請求項１から４のいずれかに記載の高周波スイッチ装置。
【請求項６】
前記可変抵抗装置は、第１の抵抗素子と、ソースおよびドレインを介して直列に接続された１つ以上のトランジスタとを備え、
前記１つ以上のトランジスタのゲートはそれぞれ前記第５の端子に接続され、
前記第１の抵抗素子の一方の端子は前記第３の端子に接続され、
前記第１の抵抗素子の他方の端子は直列に接続された１つ以上のトランジスタの一端に接続され、
直列に接続された１つ以上のトランジスタの他端は前記第４の端子に接続される
ことを特徴とする請求項１から５のいずれかに記載の高周波スイッチ装置。
【請求項７】
前記可変抵抗装置は、さらに、第２の抵抗素子を備え、
前記第２の抵抗素子は、（ａ）直列に接続された１つ以上のトランジスタ、（ｂ）直列に接続された１つ以上のトランジスタおよび前記第１の抵抗素子、のいずれかに対して並列に接続される
ことを特徴とする請求項６記載の高周波スイッチ装置。
【請求項８】
前記可変抵抗装置は、さらに、第２の抵抗素子を備え、
前記第２の抵抗素子は、直列に接続された１つ以上のトランジスタおよび前記第１の抵抗素子に対して並列に接続される
ことを特徴とする請求項７記載の高周波スイッチ装置。
【請求項９】
前記第２の抵抗素子は、直列に接続された前記トランジスタと同数の、直列に接続された複数の抵抗からなり、
隣接する抵抗同士の接点と隣接するトランジスタ同士の接点とが互いに接続されている
ことを特徴とする請求項７または８のいずれかに記載の高周波スイッチ装置。
【請求項１０】
前記第２の抵抗素子抵抗値は前記第１の抵抗素子より大きい
ことを特徴とする請求項７から９のいずれかに記載の高周波スイッチ装置。
【請求項１１】
前記可変抵抗装置は、さらに、前記１つ以上のトランジスタのうち少なくとも１つに対応する第３の抵抗素子を備え、
前記第３の抵抗素子は、対応するトランジスタのゲートおよび前記第５の端子間に挿入されることを特徴とする請求項６から１０のいずれかに記載の高周波スイッチ装置。
【請求項１２】
前記１つ以上のトランジスタのうち少なくとも１つは、複数のゲートを備えたマルチゲートトランジスタである
ことを特徴とする、請求項６から１１のいずれかに記載の高周波スイッチ装置。
【請求項１３】
前記第１、第２の抵抗素子のいずれかに、インダクター素子を含む
こと特徴とする請求項６から１２のいずれかに記載の高周波スイッチ装置。
【請求項１４】
前記電圧変換装置は、前記第４の端子から入力される信号を反転して前記第５の端子に出力するインバーター回路であり、
前記１つ以上のトランジスタは、エンハンスメント型トランジスタである
ことを特徴とする請求項４記載の高周波スイッチ装置。
【請求項１５】
前記第５の端子に任意の定電圧が印加されている
ことを特徴とする請求項６から１３のいずれかに記載の高周波スイッチ装置。
【請求項１６】
前記第５の端子が接地され、前記トランジスタはデプレッション型トランジスタであることを特徴とする請求項１５に記載の高周波スイッチ装置。
【請求項１７】
請求項１記載の高周波スイッチ装置である第１のスイッチ装置と、
請求項１記載の高周波スイッチ装置である第２のスイッチ装置とを備え、
前記第１のスイッチ装置は第６の端子と第７の端子間に挿入され、
前記第２のスイッチ装置は第８の端子と第７の端子間に挿入され、
前記第１のスイッチ装置の前記第４の端子と前記第２のスイッチ装置の前記第５の端子とが接続され、
前記第２のスイッチ装置の前記第５の端子と前記第１のスイッチ装置の前記４の端子とが接続される
ことを特徴とする高周波スイッチ装置。
【請求項１８】
前記スイッチトランジスタおよび、前記電圧変換装置が、同一の半導体チップ上に集積されることを特徴とする請求項１から１７のいずれかに記載の高周波スイッチ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ半導体装置、および無線通信装置に内蔵された高周波スイッチ装置に関するものであり、特に低挿入損失および高アイソレーション、低歪特性の要求される高周波スイッチ装置およびこれを用いた無線通信装置に適したものである。この高周波スイッチ装置は携帯電話等の無線端末のアンテナスイッチとして使用される。
【背景技術】
【０００２】
今日、自動車電話や携帯電話をはじめとする移動体通信の発展は目覚しく世界各国において様々な移動体通信システムの運用が行われている。これら移動体通信システムでは、通信システムの信号処理にトランジスタが使用されている。
【０００３】
軽量、小型が重要視される移動機では小型化、低消費電力を同時に実現する半導体集積回路素子が多く実用化されている。特に、携帯端末においてアンテナで送受信した無線信号の切り替えをする高周波スイッチ装置は、高いハンドリングパワーや低損失、高アイソレーションなど高い性能を要求されており、Ｓｉ電界効果トランジスタ（ＦＥＴ）を用いた集積回路やＧａＡｓ電界効果トランジスタを用いたモノリシック マイクロウェーブ集積回路（ＭＭＩＣ）が用いられている。
【０００４】
高周波スイッチ装置の一般的な基本構成を図１９（ａ）に示す。高周波信号を入出力するソース１９０３、ドレイン１９０４と制御電圧を印加するゲート１９０５を有するスイッチトランジスタ１９０１を備え、スイッチトランジスタ１９０１のゲート１９０５は高抵抗の抵抗素子１９０２を介してコントロール端子１９０６に接続されている。
【０００５】
以下、スイッチトランジスタ１９０１にピンチオフ電圧Vp=-1VのＮタイプのデプレッション型ＦＥＴを用いた例でスイッチトランジスタの動作を説明する。スイッチトランジスタ１９０１をオン状態にするハイレベル電圧を電源電圧３Ｖ、オフ状態にするローレベル電圧を接地電圧０Ｖとする。また、ソースとドレインには常に３Ｖの電圧が印加されている。
【０００６】
ゲートにハイレベル電圧が印加されたときは、ゲートとソース、ゲートとドレイン間の電圧差は０Ｖでスイッチトランジスタはオン状態となり、ソース・ドレイン間は導通する。スイッチがオンの状態において、ソース・ドレイン間は等価回路上抵抗値Ｒｏｎを持つ抵抗素子としてみなすことができる。
【０００７】
一方、ゲートにローレベル電圧が印加されたときは、ゲートとソース、ゲートとドレイン間の電圧差はそれぞれ−３Ｖで、スイッチトランジスタはオフ状態となり、ソース・ドレイン間は遮断される。スイッチトランジスタのオフ状態において、ソース・ドレイン間は等価回路上容量Ｃｏｆｆを備えた容量素子としてみなすことができる。図２０は、スイッチトランジスタのオフ状態におけるソース・ドレイン容量Ｃｏｆｆの特性を示す図である。同図に示すように、スイッチトランジスタのオフ状態におけるソース・ドレイン間容量Ｃｏｆｆはゲートとソース、ゲートとドレイン間の電圧差をそれぞれピンチオフ電圧Vpより大きな負の電圧差とすることで低減され、高いアイソレーションを得ることができる。
【０００８】
スイッチトランジスタを等価回路として考えると、ゲート・ソース間にゲート・ソース容量Ｃｇｓ、ゲート・ドレイン間にゲート・ドレイン容量Ｃｇｄをそれぞれ持つ。本来ソース・ドレイン間を伝達するべき高周波信号の一部は、この容量素子を介してゲートに流れ込み、挿入損失の増大、信号歪の増大などの問題を生じる。特に、スイッチトランジスタのオン状態はオフ状態に比べてゲート空乏層が広がっていないためＣｇｓ、Ｃｇｄはオフの状態より大きく、損失が大きい。
【０００９】
そこで、スイッチトランジスタ１９０１のゲート１９０５に高抵抗の抵抗素子１９０２を接続することで、ゲートからコントロール端子１９０６を見たインピーダンスを高くし、ゲートからコントロール端子へ高周波信号の流れ込みを抑制し、低損失、低歪を実現している。
【００１０】
また、スイッチトランジスタのゲートに高い抵抗値を持つ抵抗素子を接続することで、ゲートから先の回路を高周波信号の経路を等価回路上無視することが可能となり、図１９（ｂ）、（ｃ）に示すように、オン状態ではソース・ドレイン間を抵抗値Ｒｏｎの抵抗素子接続した構成、オフ状態をソース・ドレイン間を容量値Ｃｏｆｆの容量素子として考えることができる。（従来例として、特許文献１、２参照）
【特許文献１】特開平１１−１３６１１１号公報（第２-３頁、図８、図１０）
【特許文献２】特開２００４−３２０４３９号公報（第４−５頁、図１））
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、スイッチトランジスタのオフ状態において、実際にスイッチトランジスタのゲートに印加されている電圧はコントロール端子に印加された０Ｖではなく、スイッチトランジスタのゲートリーク電流とスイッチトランジスタのゲートに接続された抵抗素子による電圧降下により０〜０．３Ｖ程度となる。このため抵抗素子の抵抗値を大きくすると、スイッチトランジスタのオフ状態においてスイッチトランジスタのゲート・ソース、ゲート・ドレイン間の電圧差は意図した負の電圧差とならないため、高周波信号のアイソレーションが不十分となるという問題が生じる。
【００１２】
また、高周波信号による自己バイアス効果で、ゲートとソース、ゲートとドレイン間それぞれの電圧差は高周波信号の振幅により変動するため、スイッチトランジスタのゲート・ソース、ゲート・ドレイン間に十分な電圧差のない状態では、高周波信号の振幅のピークにおいて、スイッチトランジスタのゲートとソース、ドレイン間の電圧差はピンチオフ電圧より高くなるため、スイッチトランジスタが一時的に導通し、アイソレーションの劣化、信号歪の増大が生じる。
【００１３】
一方で前に述べたように、スイッチトランジスタのゲートに抵抗素子接続しない、もしくは抵抗値を小さい場合、オン状態におけるスイッチトランジスタのゲートからコントロール端子への高周波信号の流れ込みによる損失の増大および信号歪の増大という問題が生じる。
【００１４】
本発明は、かかる従来の問題を解決し、スイッチトランジスタのオフ状態におけるアイソレーションおよび信号歪の劣化を防止すると共に、オン状態における低挿入損失および低信号歪を実現することを目的とする。
【課題を解決するための手段】
【００１５】
前記の目的を達成するために、本発明に係わる高周波スイッチ装置は、高周波信号を入出力する第１の端子（ソース）、第２の端子（ドレイン）と、制御電圧を印加する第３の端子（ゲート）、およびゲートに電圧を印加して、ソース・ドレイン間を電気的に導通もしくは遮断するスイッチトランジスタを備えた高周波スイッチ装置であり、前記スイッチトランジスタを１つ以上備え、前記スイッチトランジスタのゲートは、それぞれ抵抗素子を介して第４の端子（第１のコントロール端子）に接続し、前記１つ以上スイッチトランジスタのソース・ドレインの端子は直列に接続し、前記抵抗素子の内１つ以上が第５（第２のコントロール端子）の端子より印加される電圧によって抵抗値を制御する可変抵抗装置である。
【００１６】
この構成によれば、１つ以上のスイッチトランジスタのゲートは可変抵抗装置を介して第１のコントロール端子に接続しており、前記可変抵抗装置は第２のコントロール端子に所定の電圧を印加することで所望の抵抗値に制御することすることができる。また、スイッチトランジスタ１個ないし、複数のスイッチトランジスタが互いにソース・ドレインで直列接続した構成、いずれの高周波スイッチにおいても、スイッチトランジスタのゲートと第１のコントロール端子に接続した抵抗素子の内いずれか１個以上が可変抵抗装置であれば上記の効果は得られるが、構成内すべてのスイッチトランジスタのゲートに可変抵抗装置が接続された構成の方が好ましい。
【００１７】
また、複数の可変抵抗装置を備えた高周波スイッチ装置において、各可変抵抗装置は独立に抵抗値を制御することもできる。
【００１８】
ここで、前記高周波半導体スイッチ装置は、第６、７および第８の端子と、第６および第７の端子間で高周波信号を伝達する経路とを有し、前記直列に接続された１つ以上のスイッチトランジスタの一端は、前記経路上の任意の箇所に接続され、前記直列に接続された１つ以上のスイッチトランジスタの他端は、前記第８の端子に接続されるようにしてもよい。
【００１９】
この構成によれば、１つ以上のスイッチトランジスタのゲートは可変抵抗装置を介して第１のコントロール端子に接続しており、前記可変抵抗装置は第２のコントロール端子に所定の電圧を印加することで所望の抵抗値に制御することすることができる。また、スイッチトランジスタ１個ないし、複数のスイッチトランジスタが互いにソース・ドレインで直列接続した構成、いずれの高周波スイッチにおいても、スイッチトランジスタのゲートと第１のコントロール端子に接続した抵抗素子の内いずれか１個以上が可変抵抗装置であれば上記の効果は得られるが、構成内すべてのスイッチトランジスタのゲートに可変抵抗装置が接続された構成の方が好ましい。
【００２０】
また、複数の可変抵抗装置を備えた高周波スイッチ装置において、各可変抵抗装置は独立に抵抗値を制御することもできる。
【００２１】
また、前記スイッチトランジスタは、複数のゲートを備えたマルチゲートトランジスタであり、前記マルチゲートスイッチトランジスタの備える複数のゲートは抵抗素子を介して第１のコントロール端子に接続し、前記抵抗素子の内１つ以上が第２のコントロール端子より印加される電圧によって抵抗値を制御されるようにしてもよい。
【００２２】
この構成によれば、マルチゲートトランジスタをスイッチトランジスタに用いた高周波スイッチ装置において、シングルゲートトランジスタをスイッチトランジスタに用いた高周波スイッチ装置と同様、スイッチトランジスタのゲート接続した抵抗素子を可変抵抗装置に置き換えることができる。
【００２３】
ここで、前記高周波スイッチ装置は、さらに、第１のコントロール端子に印加される電圧を受けて第２のコントロール端子に所定の電圧を印加する電圧変換装置を備える構成としてもよい。
【００２４】
この構成によれば、第１のコントロール端子に印加される電圧によってスイッチトランジスタと可変抵抗装置を同時に制御することができるため、可変抵抗装置の制御電圧を印加するための端子を設ける必要がない。
【００２５】
ここで、前記可変抵抗装置は前記スイッチトランジスタのオン状態において高抵抗、オフ状態において低抵抗となるようにしてもよい。この場合、前記可変抵抗装置はスイッチトランジスタのゲートに前記スイッチトランジスタがオン状態となる電圧が印加された場合に高抵抗、スイッチトランジスタのゲートに前記スイッチトランジスタがオフ状態となる電圧が印加された場合に低抵抗となる様、制御電圧が第２のコントロール端子より印加される。
【００２６】
この構成によると、スイッチトランジスタがオンの状態において可変抵抗装置を高抵抗とする電圧が第５の端子より印加され、スイッチトランジスタのゲートに漏れる高周波信号を抑制し、スイッチトランジスタがオフの状態において可変抵抗装置を低抵抗とする電圧が第５の端子より印加され、スイッチトランジスタのゲートに印加される電圧の電圧降下を抑制することができる。
【００２７】
例えば、スイッチトランジスタにピンチオフ電圧Vp=-1VのＮタイプのデプレッション型ＦＥＴを用い、スイッチトランジスタをオン状態にするハイレベル電圧を電源電圧３Ｖ、オフ状態にするローレベル電圧を接地電圧０Ｖとし、ソースとドレインには常に３Ｖの電圧が印加されている場合、前記第４の端子にハイレベル電圧が印加された場合、第５の端子には前記可変抵抗装置の抵抗値が高抵抗となる電圧が印加され、前記第４の端子にローレベル電圧が印加された場合、第５の端子には前記可変抵抗装置の抵抗値が低抵抗となる電圧が印加さる。
【００２８】
この構成により、スイッチトランジスタがオン状態においてスイッチトランジスタのゲートに高抵抗の抵抗素子が接続されることによる低損失、低歪と、オフ状態においてスイッチトランジスタのゲートに低抵抗の抵抗素子が接続されることによる高アイソレーション、低歪を同時に実現することが可能となる。
【００２９】
また、スイッチトランジスタのオフ状態において、スイッチトランジスタのゲートに接続された抵抗素子による電圧降下の影響が低減され、所望の電圧がゲートに印加されるため、低電圧動作が可能となる。
【００３０】
ここで、前記可変抵抗装置は第１の抵抗素子と、１個ないし複数個のトランジスタを備えた構成であり、前記第１の抵抗素子の一方の端子はスイッチトランジスタのゲートに接続し、前記トランジスタのゲートはそれぞれ第２のコントロール端子に接続し、前記トランジスタのソース、ドレインは直列に接続して、前記第１の抵抗素子のもう一方の端子と前記第１のコントロール端子に接続するようにしてもよい。
【００３１】
この構成によると、第２のコントロール端子に電圧を印加することで前記トランジスタのオン抵抗を制御することにより、可変抵抗装置の抵抗値を制御することができる。
【００３２】
また、トランジスタのオフ時において、トランジスタは高周波信号に対して低インピーダンスとなり十分に高周波信号を遮断しないことがあるため、前記トランジスタを複数備え、それぞれのソース、ドレインが直列に接続し、第１のコントロール端子と第１の抵抗素子に接続される構成が望ましい。
【００３３】
ここで、前記可変抵抗装置は、第１、第２の抵抗素子と１つ以上のトランジスタを備え、前記第１の抵抗素子の一方の端子はスイッチトランジスタのゲートに接続し、前記トランジスタのゲートはそれぞれ第２のコントロール端子に接続し、前記トランジスタのソース、ドレインは直列に接続して、前記第１の抵抗素子と第１のコントロール端子に接続し、前記第２の抵抗素子の一方の端子は第１のコントロール端子と前記トランジスタ間のノードに接続し、前記第２の抵抗素子のもう一方の端子は前記第１の抵抗素子と前記トランジスタ間のノードと接続するようにしてもよい。
【００３４】
この構成によると、第２のコントロール端子に印加された電圧により、前記トランジスタのオン、オフ状態を切り替えることで可変抵抗装置の抵抗値を制御することができる。また、第２のコントロール端子にハイレベル電圧もしくはローレベル電圧を印加することで可変抵抗装置を制御することができる。
【００３５】
第１の抵抗素子の抵抗値をＲ１、第２の抵抗素子の抵抗値をＲ２とすると、トランジスタのオン状態における抵抗Ｒｏｎは数Ωと小さいため、前記トランジスタのオン状態における可変抵抗装置の抵抗値はＲ１、前記トランジスタのオフ状態における可変抵抗装置の抵抗値はＲ１＋Ｒ２となり、第１の抵抗素子と第２の抵抗素子の抵抗値により、可変抵抗素子の抵抗値の設計をすることができる。
【００３６】
また、トランジスタのオフ時において、１個トランジスタは高周波信号に対して低インピーダンスであり十分に高周波信号を遮断しないため、前記トランジスタを複数備え、前記トランジスタのソース、ドレインが互いに直列に接続されて、第１のコントロール端子と第１の抵抗素子に接続される構成が望ましい。
【００３７】
ここで、前記において、前記第２の抵抗素子の一方の端子は前記第１のコントロール端子と前記トランジスタ間のノードに接続し、もう一方の端子は前記第１の抵抗素子と前記スイッチトランジスタのゲート間のノード、と接続するようにしてもよい。
【００３８】
上記構成によれば、第１の抵抗素子の抵抗値をＲ１、第２の抵抗素子の抵抗値をＲ２とすると、トランジスタのオン状態における抵抗Ｒｏｎは数Ωと小さいため、前記トランジスタのオン状態における可変抵抗装置の抵抗値はＲ１Ｒ２／（Ｒ１＋Ｒ２）、前記トランジスタのオフ状態における可変抵抗装置の抵抗値はＲ２となり、第１の抵抗素子と第２の抵抗素子の抵抗値により、可変抵抗素子の抵抗値を設計することができる。
【００３９】
ここで、前記可変抵抗装置は、前記トランジスタを複数備え、第２の抵抗素子は、直列に接続された前記トランジスタと同数の抵抗素子からなり、抵抗素子同士の接点とトランジスタ同士の接点が互いに接続していてもよい。
【００４０】
この構成によれば、複数個のトランジスタを直列接続した構成において、第１のコントロール端子から印加された電圧は直列に接続された各抵抗素子の接点を介して各トランジスタのソース、ドレインに印加されるため、各トランジスタのソース・ドレイン電圧が安定し、トランジスタを安定に動作させることができる。
【００４１】
ここで、前記第２の抵抗素子抵抗値は前記第１の抵抗素子より大きいようにしてもよい。
【００４２】
上記構成によれば、第１の抵抗素子の抵抗値より第２の抵抗素子の抵抗値を大きくすることで前記トランジスタのオン状態、オフ状態によって変化する可変抵抗装置の抵抗変動幅を大きくすることが可能となる。
【００４３】
ここで、前記トランジスタの内、１つ以上のトランジスタのゲートは第３の抵抗素子を介して第２のコントロール端子に接続するようにしてもよい。
【００４４】
この構成によれば、トランジスタのゲートは高周波信号に対して低インピーダンスであり十分に高周波信号を遮断しないため、スイッチトランジスタのゲートから可変抵抗装置に入った高周波信号の一部はトランジスタのゲートから第２のコントロール端子に漏れる。そこで、トランジスタのゲートと第２のコントロール端子間に第３の抵抗素子を挿入し、トランジスタのゲートを高インピーダンスとすることで、前記トランジスタのゲートを介して前記第２のコントロール端子に漏れる高周波信号を抑えることができ、低損失、低信号歪を得ることができる。
【００４５】
ここで、前記トランジスタは複数のゲートを備えたマルチゲートトランジスタであってもよい。
【００４６】
この構成によれば、シングルゲートのトランジスタに対して、小型、低容量の点で優れたマルチゲートトランジスタを前記トランジスタとして用いることにより、高周波信号に対して高いインピーダンスを備えた可変抵抗装置を提供することができる。
【００４７】
また、特にスイッチトランジスタにマルチゲートトランジスタを用いた高周波スイッチ装置の構成においては、スイッチトランジスタと可変抵抗装置内のトランジスタを同一の半導体プロセスによって形成することができるため、高集積化、低コスト化で優れた高周波スイッチ装置を提供することができる。
【００４８】
ここで、前記第１、第２の抵抗素子のいずれか１つ以上にインダクター素子を有する構成としてもよい。
【００４９】
この構成によれば、高周波信号に対して高いインピーダンスを備えたインダクター素子を第１、第２の抵抗素子のいずれかと置き換えることにより、特に可変抵抗装置の低抵抗状態において、第１のコントロール端子に印加される電圧からの電圧降下がなく、また高周波信号に対して高インピーダンスである可変抵抗装置を備えた高周波スイッチ装置を提供することができる。
【００５０】
ここで、前記電圧変換装置は前記第１のコントロール端子に入力、前記第第２のコントロール端子に出力が接続されたインバーター回路であり、前記可変抵抗装置内のトランジスタはエンハンスメント型トランジスタであるようにしてもよい。
【００５１】
この構成によれば、第１のコントロール端子に入力されたハイレベル、ローレベル電圧はインバーター回路によりローレベル、ハイレベル電圧に変換されて第２のコントロール端子に印加される。可変抵抗装置の制御のために新たに外部入力端子を設けることなく、高アイソレーション、低損失の高周波スイッチ装置を提供することができる。
【００５２】
ここで、第２のコントロール端子に任意の定電圧が印加された構成としてもよい。
この構成によれば、第１のコントロール端子に印加されたハイレベル、ローレベル電圧によって抵抗値を切り替える可変抵抗装置を提供することができる。
【００５３】
ここで、前記トランジスタにデプレッション型のトランジスタを用い、前記第２のコントロール端子が接地された構成としてもよい。
【００５４】
この構成によれば、第１のコントロール端子に印加されたハイレベル、ローレベル電圧によって抵抗値を切り替える可変抵抗装置を提供することができる。特に、デプレッション型のトランジスタをスイッチトランジスタとして用いた高周波スイッチ装置においては、スイッチトランジスタと可変抵抗内のトランジスタを同一プロセスにて形成することができるため、更なる高集積化、低コスト化ができる。
【００５５】
また、本発明の高周波スイッチは、前記高周波スイッチ装置である第１のスイッチ装置と、前記高周波スイッチ装置である第２のスイッチ装置とを備え、前記第１のスイッチ装置は第６の端子と第７の端子間に挿入され、前記第２のスイッチ装置は第８の端子と第７の端子間に挿入され、前記第１のスイッチ装置の前記第４の端子と前記第２のスイッチ装置の前記第５の端子とが接続され、前記第２のスイッチ装置の前記第５の端子と前記第１のスイッチ装置の前記４の端子とが接続されるように構成してもよい。
【００５６】
この構成によれば、２つに分岐した高周波信号の経路それぞれに互い違いにオン、オフをするスイッチトランジスタを備えた構成において、第１の経路のスイッチトランジスタと第２の経路の可変抵抗装置の制御電圧、第２の経路のスイッチトランジスタと第１の経路の可変抵抗装置の入力の制御電圧を共通化することで、制御端子を増やすことなく可変抵抗装置を備えた、低損失、高アイソレーションの高周波スイッチ装置を提供することができる。
【００５７】
ここで、前記スイッチトランジスタおよび可変抵抗装置が、同一の半導体チップ上に集積されるようにしてもよい。
【００５８】
この構成によれば、可変抵抗装置に用いるトランジスタをスイッチトランジスタと同一プロセスで形成することにより同一半導体チップ上に集積化することができ、高集積、低コストで、低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することができる。
【発明の効果】
【００５９】
本発明に係わる高周波スイッチ装置によれば、オフ状態においてスイッチトランジスタのゲートに印加される制御電圧の電圧降下によるアイソレーションの劣化および信号歪みの劣化が生じず、かつオン状態において低損失、低歪みである高周波スイッチ装置を提供することにある。
【発明を実施するための最良の形態】
【００６０】
（第１の実施形態）
本発明に係わる第１の実施形態について図面を参照しながら説明する。図１は本発明の第１の実施形態の高周波スイッチ装置として、本発明の高周波スイッチ装置の基本構成図を示す。図１に示すように、高周波信号を入出力する第１の端子（ソース）１０３、第２の端子（ドレイン）１０４と、制御電圧を印加する第３の端子（ゲート）１０５、およびゲート１０５にハイレベル電圧もしくはローレベル電圧を選択的に印加して、ソース・ドレイン間を電気的に導通もしくは遮断するスイッチトランジスタ１０１と、スイッチトランジスタ１０１のゲート１０５と第４の端子（第１のコントロール端子）１０６に接続され、第５の端子（第２のコントロール端子）１０７に印加された電圧によって抵抗値の制御をすることのできる可変抵抗装置１０２より、高周波スイッチ装置は構成されている。
【００６１】
可変抵抗装置１０２の内部構成については後で述べるとして、上記のように構成された高周波スイッチ装置の動作について述べる。図２（ａ）、（ｂ）に第１の実施形態において可変抵抗装置１０２の抵抗値を変化させたときのスイッチ特性の変動について、スイッチトランジスタ１０１にデプレッション型のｎ型ＦＥＴを用いた場合の高周波特性を示す。
【００６２】
実施例１の高周波スイッチ装置において、ソース１０３、ドレイン１０４にそれぞれ３Ｖ、第１のコントロール端子１０６に３Ｖのバイアスを印加して、ソース１０３に２６ｄＢｍの高周波信号を入力したときのスイッチトランジスタ１０１がオン状態における、ドレイン１０４での出力信号の挿入損失と２次高調波歪を図２（ａ）に示す。また図２（ｂ）に、実施例１の高周波スイッチ装置において、ソース１０３、ドレイン１０４にそれぞれ３Ｖ、第４の端子１０６に０Ｖのバイアスを印加して、ソース１０３に２６ｄＢｍの高周波信号を入力したときのスイッチトランジスタ１０１がオフ状態における、ドレイン１０４での出力信号の挿入損失と２次高調波歪を示す。
【００６３】
図２（ａ）に示すように、スイッチトランジスタ１０１がオン状態において、可変抵抗装置１０２の抵抗値が高いほど挿入損失、２次高調波歪ともに良化する。可変抵抗素子１０２が低抵抗の場合、スイッチトランジスタのゲート１０５から第１のコントロール端子１０６への経路は高周波信号の経路として無視できなくなるため、ソース１０３から入力された高周波信号の一部はスイッチトランジスタのゲート１０５より第１のコントロール端子１０６へ漏れ、第１のコントロール端子へ漏れた高周波信号により損失が増加する。また、一般的にトランジスタのゲート・ソース間容量Ｃｇｓ、ゲート・ドレイン間容量Ｃｇｄはそれぞれゲート・ドレイン間、ソース・ドレイン間の電圧差Ｖｇｓ，Ｖｇｄによってそれぞれ変化する非線形素子である。スイッチトランジスタ１０１のゲート１０５へ漏れた高周波信号は非線形素子であるＣｇｓ，Ｃｇｄで変調され、２次高調波歪が増加する。
【００６４】
一方、可変抵抗素子１０２が高抵抗の場合、スイッチトランジスタ１０１のソース１０３とドレイン１０４への経路に対して、ゲート１０５への経路はインピーダンスが高く、ゲート１０５への高周波信号の漏れは低減される。また、ゲート１０５への高周波信号の漏れ低減によりゲート・ソース容量Ｃｇｓ，ゲート・ドレイン容量Ｃｇｄで変調される高周波信号が減少するため、２次高調波は減少する。以上２点より、スイッチトランジスタ１０１のオン状態において可変抵抗装置１０２は高い抵抗値を有することで、低損失、低信号歪を実現することができる。
【００６５】
しかし、図２（ｂ）に示すように、スイッチトランジスタ１０１がオフ状態において、挿入損失（アイソレーション）は可変抵抗装置１０２が低抵抗において良化し、２次高調波歪の可変抵抗装置１０２の抵抗値依存は約１ｋΩの抵抗値においてピークを持つ。スイッチトランジスタにデプレッション型ＦＥＴを用いた場合、スイッチトランジスタをオフ状態とするためにはゲート・ソース間、ゲート・ドレイン間それぞれに強い負の電圧差がかかっている必要がある。図２（ｂ）の特性例ではスイッチトランジスタ１０５に０Ｖが印加され、ゲート・ソース間、ゲート・ドレイン間の電位差はそれぞれＶｇｓ＝Ｖｇｄ＝−３Ｖとなることを意図しているが、実際には可変抵抗装置１０２の抵抗とスイッチトランジスタ１０１のゲートリーク電流による電圧降下によって、ゲート・ソース間、ゲート・ドレイン間の電位差はそれぞれＶｇｓ＝Ｖｇｄ＝−３〜−２．７Ｖとなる。ゲート・ソース間、ゲート・ドレイン間にかかる逆方向の電厚差Ｖｇｓ，Ｖｇｄは小さくなる。図２０のように、スイッチトランジスタ１０１の負の電圧差Ｖｇｓ，Ｖｇｄが小さくなると、ソース・ドレイン容量Ｃｏｆｆは大きくなり、アイソレーションは劣化する。
【００６６】
また、図２０にあるように、スイッチトランジスタ１０１のゲート・ソース間、ゲート・ドレイン間の負の電圧差Ｖｇｓ，Ｖｇｄが小さくなると、Ｖｇｓ，Ｖｇｄの変動に対するソース・ドレイン間容量Ｃｏｆｆの変動量は増加するため、Ｃｏｆｆの非線形成分の増加により高周波信号は歪やすくなり２次高調波歪が増加する。図２において可変抵抗１０２の抵抗値が５００Ω付近から低抵抗となった場合に２次高調波歪が劣化するメカニズムについては、スイッチトランジスタのオン状態と同じであるため割愛する。
【００６７】
つまり、スイッチトランジスタのゲート１０５に接続される抵抗素子の最適な抵抗値はスイッチトランジスタ１０１のオン状態、オフ状態によって異なる。そこで、可変抵抗装置１０２がスイッチトランジスタのオン状態、オフ状態に応じて最適な抵抗値を持つよう可変抵抗装置１０２の抵抗値を制御することで、低損失、高アイソレーション、低信号歪の高周波スイッチを提供することができる。
【００６８】
また、オフ時に可変抵抗１０２の抵抗値を低くすることで、ゲート・ソース間、ゲート・ドレイン間の電圧降下の影響が低減されるため電源電圧Ｖｄｄを低減することができる。
【００６９】
また、図２に示すスイッチトランジスタ１０１にデプレッション型のＦＥＴを用いた高周波スイッチ装置の場合、可変抵抗装置１０２の抵抗値はスイッチトランジスタ１０１のオフ時に１００〜１ｋΩ、オン時に１０ＫΩ以上となる様制御されることが望ましいと言える。しかしながら、スイッチトランジスタ１０１の電気的特性、バイアス条件等の設計によって、最適な抵抗値は異なる。例えば、上記の高周波スイッチ装置で、ソース１０３、ドレイン１０４に印加する電圧をそれぞれ５Ｖに設定すると、可変抵抗装置１０２のスイッチトランジスタがオフ状態における最適抵抗値は２０ｋΩ程度となる。
【００７０】
（第２の実施形態）
図３に本発明の第２の実施形態を示す。第１から第３のスイッチトランジスタ３０１、３０２、３０３を備え、それぞれのスイッチトランジスタはソース、ドレインで直列に接続し、高周波信号を入出力する第１、第２の端子に接続している。第１のスイッチトランジスタ３０１のゲートは可変抵抗装置３０４を介して制御電圧を印加する第１のコントロール端子に、第２、第３のスイッチトランジスタのゲートにはそれぞれ第１、第２の抵抗素子３０５、３０６を介して第１のコントロール端子に接続している。
【００７１】
より高いハンドリングパワーを得るためにスイッチトランジスタを３個直列に接続し、第１のスイッチトランジスタのゲートに可変抵抗装置３０４が接続されている。複数段のスイッチトランジスタが直列接続された構成の高周波スイッチ装置において、１個ないし複数のスイッチトランジスタのゲートに抵抗素子の換わりに可変抵抗装置を接続することで低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することができる。
【００７２】
特に、第１の端子３０７より高周波信号が入力されたとき、第２、第３のスイッチトランジスタ３０２、３０３に比べて、第１のスイッチトランジスタ３０１のハンドリングする電力は大きくなるため、挿入損失、アイソレーション、信号歪に対して影響が大きい。そこで、スイッチトランジスタ３０１のゲートに可変抵抗装置３０４を接続し、抵抗値を最適化することでより低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することができる。
【００７３】
本発明の第２の実施形態ではスイッチトランジスタ３個を接続した構成であるが、当然のことながら接続するスイッチトランジスタの数は任意である。また、第２、第３・・・と複数個のスイッチトランジスタのゲートに可変抵抗装置を接続することで、更なる低損失、高アイソレーション、低信号歪を得ることができる。さらに、複数の可変抵抗装置を備えた構成では、各スイッチトランジスタに応じてそれぞれ独立した抵抗値を持つ可変抵抗装置とすることでスイッチ特性を向上することもできる。
【００７４】
（第３の実施形態）
図４に本発明の第３の実施形態を示す。上記第２の実施形態においては、高周波信号の入出力端子である第１の端子３０７と第２の端子３０８の経路のオン、オフを切り替えるスイッチ装置であったが、第３の実施形態では第１の端子４０７と第２の端子４０８の経路から第３の端子４０９へ分岐する経路のオン、オフを切り替える構成となっている。
【００７５】
第２の実施形態と同様に、より高いハンドリングパワーを得るためにスイッチトランジスタを３個直列に接続し、第１のスイッチトランジスタのゲートに可変抵抗装置４０４が接続されている。複数段のスイッチトランジスタが直列接続された構成の高周波スイッチ装置において、１個ないし複数のスイッチトランジスタのゲートに抵抗素子の換わりに可変抵抗装置を接続することで低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することができる。また、任意のスイッチトランジスタを接続した構成、複数のスイッチトランジスタのゲートに可変抵抗装置を接続する構成、複数の可変抵抗装置を備えた場合、各可変抵抗装置を独立に制御する構成により、更なる低損失化、高アイソレーション化、低信号歪化ができる。
【００７６】
（第４の実施形態）
図５に本発明の第４の実施形態を示す。第４の実施形態は、第２の実施形態と第３の実施形態を組み合わせた構成で、第１から第６のスイッチトランジスタ５０１〜５０６を備え、それぞれのスイッチトランジスタのゲートには第１の可変抵抗装置５０７、第１、第２の抵抗素子５０８、５０９、第２の可変抵抗装置５１０、第３、第４の抵抗素子５１１、５１２が接続され、第１の可変抵抗装置５０７と第１、第２の抵抗素子のもう一方の端子は第１のコントロール端子５１３に接続され、第２の可変抵抗装置５０７と第３、第４の抵抗素子のもう一方の端子は第２のコントロール端子５１４に接続され、第１の可変抵抗装置の制御端子５１５は第１のコントロール端子５１４に接続され、第２の可変抵抗装置の制御端子５１６は第２のコントロール端子に接続された、ＳＰＤＴ（Single Pole Double Throw）構成である。
【００７７】
この構成において、第１〜第３のスイッチトランジスタ５０１〜５０３と第４〜第６のスイッチトランジスタ５０４〜５０６は一方がオンの場合は他方はオフ、一方がオフの場合は他方はオンとなる動作をする。この構成により、第１の可変抵抗装置の制御端子と第４〜第６のスイッチトランジスタ５０４〜５０６の制御端子を共用化し、第２の可変抵抗装置の制御端子と第１〜第３のスイッチトランジスタ５０１〜５０３の制御端子を共用化することで、可変抵抗装置の制御のために新たに外部入力端子を設けることなく、可変抵抗装置を備えたＳＰＤＴ構成を提供することができる。
【００７８】
また第２の実施形態同様、任意のスイッチトランジスタを接続した構成、複数のスイッチトランジスタのゲートに可変抵抗装置を接続する構成、複数の可変抵抗装置を備えた場合、各可変抵抗装置を独立に制御する構成により、更なる低損失化、高アイソレーション化、低信号歪化を得ることができる。
【００７９】
（第５の実施形態）
図６に第５の実施形態を示す。第５の実施形態は、第１の実施形態から、スイッチトランジスタ６０１は複数のゲートを備えたマルチゲートトランジスタであり、スイッチトランジスタ６０１の１個ないし複数のゲートに可変抵抗装置６０２が接続されている。小型化、高アイソレーションに優れたマルチゲートトランジスタをスイッチトランジスタに用いることで、高アイソレーションを得ることが可能である。
【００８０】
第５の実施形態の高周波スイッチ装置の動作については、第１および第２の実施形態と同様である。
【００８１】
（第６の実施形態）
図７に第６の実施形態を示す。第６の実施形態は、第１の実施形態から、可変抵抗装置７０２の制御電圧を印加する第２のコントロール端子７０６が、スイッチトランジスタ７０１の制御電圧を印加する第１のコントロール端子７０５からの入力電圧を受けて、第２のコントロール端子７０６に所定の電圧を出力する電圧変換装置７０７に接続されていることを特徴とする。
【００８２】
この構成により、可変抵抗装置は電圧変換装置７０７を介して第３の端子７０５に印加された電圧により制御できるため、可変抵抗装置７０２の制御のために新たに外部入力端子を設ける必要がない。
【００８３】
（第７の実施形態）
図８に第７の実施形態を示す。第７の実施形態は、第１の実施形態において、可変抵抗装置８０９は、第１の抵抗素子８０４と第１、第２のトランジスタ８０２、８０３を備え、第１、第２のトランジスタ８０２、８０３はソース・ドレインで直列に接続されて、第１のコントロール端子８０７と第１の抵抗素子８０４に接続し、第１の抵抗素子８０４のもう一方の端子はスイッチトランジスタ８０１のゲートに接続し、第１、第２のトランジスタ８０３、８０４のゲートは第２のコントロール端子８０８に接続されることを特徴とする。
【００８４】
この構成によれば、第２のコントロール端８０８に印加した電圧で第１、第２のトランジスタのオン抵抗を制御することで、可変抵抗装置８０９の抵抗値を制御することができる。また、高周波信号に対してトランジスタのソース・ドレイン容量が低インピーダンスとなるため、トランジスタのオン抵抗制御により可変抵抗装置８０９を高抵抗としても、高周波信号を十分に遮断することはできないため、十分な効果をえることができない。そこで、第７の実施形態では、第１、第２のトランジスタ８０２、８０３を直列に接続することで、容量成分を低減している。尚、この構成では、トランジスタ２個を直列接続した構成としているが、トランジスタは１個ないし任意の複数個の直列接続によって構成することができる。
【００８５】
また、この構成によれば、可変抵抗装置８０９の抵抗値の最小の抵抗値は第１の抵抗素子８０４の抵抗値Ｒ１で決まる。Ｒ１の値はスイッチトランジスタの特性、動作周波数帯、ハンドリングパワー、電源電圧などによって決まるが、例えば図２に示す高周波スイッチ装置の場合、５００Ω〜１ＫΩが適当である。第１の抵抗素子８０４はこの他にサージに対するバッファとして作動する。
【００８６】
（第８の実施形態）
図９に第８の実施形態を示す。第８の実施形態は、第７の実施形態において、直列に接続した第１、第２のトランジスタ９０２、９０３と並列に接続された第２の抵抗素子９０５を備えることを特徴とする。
【００８７】
この構成によると、可変抵抗装置９１０の抵抗値は、第５の端子９０９にハイレベル、ローレベル電圧を印加して第１、第２のトランジスタ９０２、９０３のオン、オフを切り替えることで抵抗値制御ができる。第１の抵抗９０４の抵抗値をＲ１、第２の抵抗９０５の抵抗値をＲ２、第１、第２のトランジスタ９０２、９０３のオン時のオン抵抗をそれぞれＲｏｎ１、Ｒｏｎ２とすると、Ｒｏｎ１、Ｒｏｎ２は数Ω程度であり、Ｒ１，Ｒ２＞＞Ｒｏｎ１，Ｒｏｎ２の関係となるため、可変抵抗装置９１０の抵抗値は、第１、第２のトランジスタ９０２，９０３がオンの状態においてＲ１、オフの状態においてＲ１＋Ｒ２となる。
【００８８】
また、第７の実施形態同様、トランジスタ２個を直列接続した構成としているが、トランジスタは１個ないし任意の複数個の直列接続によって構成することで、高周波信号に対して十分な高インピーダンスを得ることができる。
【００８９】
（第９の実施形態）
図１０に第９の実施形態を示す。第８の実施形態において、第２の抵抗素子１００５の一方の端子は第１のコントロール端子１００８に接続し、もう一方の端子はスイッチトランジスタ１００１のゲートに接続することを特徴とする。
【００９０】
この構成によると、可変抵抗装置１０１０の抵抗値は、第２のコントロール端子１００９にハイレベル、ローレベル電圧を印加して第１、第２のトランジスタ１００２、１００３のオン、オフを切り替えることで抵抗値制御ができる。第１の抵抗１００４の抵抗値をＲ１、第２の抵抗１００５の抵抗値をＲ２、第１、第２のトランジスタ１００２、１００３のオン時のオン抵抗をそれぞれＲｏｎ１、Ｒｏｎ２とすると、Ｒｏｎ１、Ｒｏｎ２は数Ω程度であり、Ｒ１，Ｒ２＞＞Ｒｏｎ１，Ｒｏｎ２の関係となるため、可変抵抗装置１０１０の抵抗値は、第１、第２のトランジスタ１００２，１００３がオンの状態においてＲ１Ｒ２／（Ｒ１＋Ｒ２）、オフの状態においてＲ２となる。
【００９１】
この構成による高周波スイッチ装置の動作は、第８の実施形態と同様である。
【００９２】
（第１０の実施形態）
図１１に第１０の実施形態を示す。第８の実施形態において、第２の抵抗素子は第２Ａ、第２Ｂの抵抗素子１１０５、１１０６の直列接続からなり、第２Ａ、第２Ｂの抵抗素子１１０５、１１０６の接点１１１３と、第１、第２のトランジスタ１１０２、１１０３の接点１１１２とが接続されていることを特徴とする。
【００９３】
この構成によると、可変抵抗装置１１１１の抵抗値は、第２のコントロール端子１１１０にハイレベル、ローレベル電圧を印加して第１、第２のトランジスタ１１０２、１１０３のオン、オフを切り替えることで抵抗値制御ができる。第１、第２のトランジスタ１１０２、１１０３がオフの状態において、第１、第２のトランジスタの接点１１１２の電圧は第１、第２の抵抗素子１１０５、１１０６を介して第１のコントロール端子１１０９と同レベルの電圧となるため、第１、第２のトランジスタ１１０２、１１０３は安定したトランジスタ動作が可能となる。
【００９４】
第８の実施形態にあるように、第１、第２のトランジスタの接点１１１２と第２Ａ、第２Ｂの抵抗素子１１０５、１１０６の接点１１１３が接続されていない場合、特に第１、第２のトランジスタ１１０２、１１０３がオフの状態において、第１、第２のトランジスタの接点１１１２の電位は浮いた状態となり、第１、第２のトランジスタのオフする以前における電位が残る。このため、第１、第２のトランジスタ１１０２、１１０３のオフ状態の印加電圧は、オフ以前の電位状態によって変化することとなり、動作が不安定となる。
【００９５】
また、図１１の第１０の実施形態によると、２個のトランジスタと２個の抵抗素子からなる構成であるが、任意の複数個のトランジスタと、トランジスタと同数の小抵抗素子によって構成することができる。
【００９６】
（第１１の実施形態）
図１２に第１１の実施形態を示す。第７の実施形態において、第１、第２のトランジスタ１２０２、１２０３のゲートはそれぞれ、第３Ａの抵抗素子１２０５、第３Ｂの抵抗素子１２０６を介して第２のコントロール端子１２１０に接続されていることを特徴とする。
【００９７】
この構成によると、第１、第２のトランジスタ１２０２、１２０３においてもトランジスタのゲート・ソース容量、ゲート・ドレイン容量によるトランジスタのゲートへの高周波信号の漏れを第３Ａの抵抗素子１２０５、第３Ｂの抵抗素子１２０６によって抑制することができ、可変抵抗装置１２１１を高周波信号に対して高インピーダンスとし、高周波信号の遮断性を向上することができる。
【００９８】
（第１２の実施形態）
図１３に第１２の実施形態を示す。第７の実施形態において、第１、第２のトランジスタが２個のゲートを備えた第１のマルチゲートトランジスタ１３０２に置き換わることを特徴とする。
【００９９】
この構成によると、シングルゲートのトランジスタに換えてマルチゲートのトランジスタを用いることにより、省スペースで、高い高周波信号の遮断性を備えた可変抵抗装置１３０８を備えた高周波スイッチ装置を提供することができる。
【０１００】
また、スイッチトランジスタ１３０１にルチゲートトランジスタを用いた場合、スイッチトランジスタ１３０１と第１のトランジスタ１３０２を同一プロセスにて形成することが可能である。
【０１０１】
尚、第１のトランジスタにゲートを２個備えたマルチゲートトランジスタを実施形態として挙げたが、任意の数のゲートを備えたマルチゲートトランジスタで形成することができる。
【０１０２】
（第１３の実施形態）
図１４に示す第１３の実施形態では、第７の実施形態において、第1の抵抗素子が第1のインダクター１４０４に置き換わることを特徴とする。
【０１０３】
この構成によると、第１のインダクター１４０４を備えることで高周波信号に対して高いインピーダンスを備えながら、第４の端子１４０７に印加された電圧は電圧降下なくスイッチトランジスタ１４０１のゲートに印加されることを特徴とする。
【０１０４】
同様に、第８の実施形態における第２の抵抗素子、第１１の実施形態における第３の抵抗素子それぞれについても、インダクターに置き換えることで上記と同様の降下を得ることができる。また、前記インダクターは抵抗素子と直列に接続することでさらに高周波信号に対して高いインピーダンスを得ることができる。
【０１０５】
（第１４の実施形態）
図１５に示す第１４の実施形態では、第６の実施形態において、特に可変抵抗装置１５０７はエンハンスメント型トランジスタである第１、第２のトランジスタ１５０２、１５０３と、第1の抵抗素子１５０４と、第２Ａ、第２Ｂの小抵抗素子１５０２、１５０３を備え、第１、第２の抵抗素子１５０２、１５０３はソース・ドレインで直列に接続して第１のコントロール端子１５１３と第１の抵抗素子１５０４に接続し、第１の抵抗素子１５０４のもう一方の端子はスイッチトランジスタ１６０１のゲートに接続し、第２Ａ、第２Ｂの小抵抗素子１５０２、１５０３は第１、第２のトランジスタ１５０２、１５０３のソース、ドレインそれぞれに並列に接続し、電圧変換装置１５１０は第３のトランジスタ１５０８にデプレッション型トランジスタ、第４のトランジスタにエンハンスメント型トランジスタを備え、電源端子１５１５には電源電圧が印加され、第１のコントロール端子１５１３の入力を変換して、第２のコントロール端子１５１４に出力するDCFL(Direct Coupled FET Logic)形式のインバーター回路であることを特徴とする。
【０１０６】
この構成によると、第１のコントロール端子１５１３より印加されたハイレベル、ローレベル電圧はインバーター回路１５１０に入力され、ローレベル、ハイレベル電圧にそれぞれ変換されて、第２のコントロール端子１５１４に印加される。ハイレベル電圧を電源電圧と同じ３Ｖ、ローレベル電圧を接地電圧０Ｖとすると、第１のコントロール端子１５１３にハイレベル電圧が印加されたとき、第１、第２のトランジスタ１５０２、１５０３のゲート・ソース、ゲート・ドレイン間にかかる電圧差は−３Ｖとなり、第１、第２のトランジスタ１５０２、１５０３はオフ状態となり、第１の抵抗素子１５０４の抵抗値をＲ１、第２Ａ、第２Ｂの小抵抗素子１５０５、１５０６の抵抗値をそれぞれＲ２Ａ、Ｒ２Ｂとすると、可変抵抗装置１５０７の抵抗値はＲ１＋Ｒ２Ａ＋Ｒ２Ｂとなる。第１のコントロール端子１５１３にローレベル電圧が印加されたとき、第１、第２のトランジスタ１５０２、１５０３のゲート・ソース、ゲート・ドレイン間にかかる電圧差は３Ｖとなり、第１、第２のトランジスタ１５０２、１５０３はオン状態となり、可変抵抗装置１５０７の抵抗値はＲ１となる。
【０１０７】
上記の動作および構成によって、可変抵抗装置１５０７の制御のために新たに外部入力端子を設けることのない低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することができる。
【０１０８】
また、電圧変換装置１５１０はDCFL形式の他、BFL(Buffered FET Logic)、SCFL(Source Coupled FET Logic)、CMOS 等の一般的な基本回路形式を、インバーター回路以外にも、NOR等の一般的な論理回路を用いることができる。
【０１０９】
（第１５の実施形態）
図１６に示す第１５の実施形態では、第１０の実施形態において、第１、第２のトランジスタ１６０２、１６０３にデプレッション型のトランジスタを用い、第２のコントロール端子１６１０は接地されていることを特徴とする。
【０１１０】
ハイレベル電圧を電源電圧と同じ３Ｖ、ローレベル電圧を接地電圧０Ｖとし、第１、第２のトランジスタ１６０２、１６０３のピンチオフ電圧をー１Ｖとすると、第１のコントロール端子１６０９にハイレベル電圧が印加されたとき、第１、第２のトランジスタ１６０２、１６０３のゲート・ソース、ゲート・ドレイン間にかかる電圧差は−３Ｖとなり、第１、第２のトランジスタ１６０２、１６０３はオフ状態となり、第１の抵抗素子１６０４の抵抗値をＲ１、第２Ａ、第２Ｂの小抵抗素子１６０５、１６０６の抵抗値をそれぞれＲ２Ａ、Ｒ２Ｂとすると、可変抵抗装置１６１１の抵抗値はＲ１＋Ｒ２Ａ＋Ｒ２Ｂとなる。第１のコントロール端子１６０９にローレベル電圧が印加されたとき、第１、第２のトランジスタ１６０２、１６０３のゲート・ソース、ゲート・ドレイン間にかかる電圧差は０Ｖとなり、第１、第２のトランジスタ１６０２、１６０３はオン状態となり、可変抵抗装置１６１１の抵抗値はＲ１となる。
【０１１１】
上記の動作および構成によって、可変抵抗装置１５０７の動作のために新たに制御端子を設けることなく可変抵抗装置を備えた低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することができる。
【０１１２】
また、第２のコントロール端子１６１０は接地以外に任意の固定電圧を印加することで同様に動作する可変抵抗装置を得ることができる。但し、印加する電圧Ｖｃは、第１のコントロール端子に印加されるハイレベル電圧Ｖｄｄ、ローレベル電圧０、第１、第２のトランジスタのピンチオフ電圧をＶｐとして、
Ｖｃ＞Ｖｐ＞Ｖｃ−Ｖｄｄ
となる電源電圧、固定電圧、ピンチオフ電圧の条件を満たさなければならない。
【０１１３】
上記条件を満たす場合、第１、第２のトランジスタはデプレッション型である必要はない。
【０１１４】
（第１６の実施形態）
図１７に示す第１６の実施の形態は、第４の実施形態において、特に、第１、第２の可変抵抗装置１７２６、１７２７はそれぞれ、２個のトランジスタと、５個の抵抗素子からなり、第１の可変抵抗装置１７２６は、第１、第２のトランジスタ１７０３、１７０４は直列に接続し、第１のコントロール端子１７２５と第１の抵抗素子１７０５に接続され、第２Ａ、第２Ｂの抵抗素子１７０６、１７０７はそれぞれ第１、第２のトランジスタ１７０３、１７０４のソース、ドレインに並列に接続され、第１、第２のトランジスタのゲートはそれぞれ、第３Ａ、第３Ｂの抵抗素子１７０８、１７０９を介して第２のコントロール端子１７２４に接続されている。
【０１１５】
また、第２の可変抵抗装置１７２７は、第３、第４のトランジスタ１７１３、１７１４は直列に接続し、第２のコントロール端子１７２４と第４の抵抗素子１７１５に接続され、第５Ａ、第５Ｂの抵抗素子１７１６、１７１７はそれぞれ第３、第４のトランジスタ１７１３、１７１４のソース、ドレインに並列に接続され、第３、第４のトランジスタのゲートはそれぞれ、第６Ａ、第６Ｂの抵抗素子１７１８、１７１９を介して第１のコントロール端子１７２５に接続されている。
【０１１６】
上記構成により、可変抵抗装置の動作のために新たに制御端子を設けることなく、可変抵抗装置を備えた低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することができる。
【０１１７】
（第１７の実施形態）
図１８に示す第１６の実施の形態は、第１６の実施の形態において、特に、第２のコントロール端子１８３０は、第１のコントロール端子１８３１に印加された電圧を入力とするＥＤインバーター回路１８２６の出力端子と接続することを特徴とする。
【０１１８】
上記構成により、１個の制御端子により制御することのできる可変抵抗装置を備えたＳＰＤＴ構成の高周波スイッチ装置を提供することができる。
【０１１９】
各実施形態において、ハイレベル電圧として、電源電圧、ローレベル電圧として接地電圧の例を示したが、ハイレベルハイレベル電圧はトランジスタをオン状態にできる電圧であればよく、またローレベル電圧はトランジスタをオフ状態にできる電圧であればよい。
【０１２０】
各実施形態において、スイッチトランジスタの直列接続は１，２ないし３個の直列接続として説明したが、スイッチトランジスタの接続数は任意でよく、また本発明の効果に対して影響するものではない。
【０１２１】
また、任意の第１〜第１７の実施の形態を組み合わせることにより、更なる低損失、高アイソレーション、低信号歪の高周波スイッチ装置を提供することが可能である。
【０１２２】
本発明の各機能ブロックである、スイッチトランジスタ、可変抵抗装置、電圧変換装置はそれぞれ別の半導体チップ上に形成する場合、スイッチトランジスタで１チップ、可変抵抗装置と電圧変換装置で１チップ等、任意の２個の機能ブロックを１半導体チップ上に形成する場合、スイッチトランジスタと可変抵抗装置と電圧変換装置を１半導体チップ上に形成する場合があるが、いずれのチップ構成においても効果に影響するものではない。しかし、３機能ブロックを１チップに集積することで構成が単純化され、集積化ができるため好ましい。また、本発明を形成する最適な半導体基板として、Ｓｉ、ＧａＡｓ基板が好ましい。
【０１２３】
本発明に係わる高周波スイッチ装置によれば、オフ状態においてスイッチトランジスタのゲートに印加される制御電圧の電圧降下によるアイソレーションの劣化および信号歪みの劣化が生じず、かつオン状態において低損失、低歪みである高周波スイッチ装置を提供することにある。
【産業上の利用可能性】
【０１２４】
本発明の高周波スイッチ装置は、自動車電話や携帯電話をはじめとする移動体通信システムにおける無線装置に用いられる高周波スイッチに適しており、例えば、アンテナスイッチや高周波の切り替え部などに適している。
【図面の簡単な説明】
【０１２５】
【図１】本発明の第１の実施形態の高周波スイッチ装置の基本構成を示す回路図である。
【図２】（ａ）スイッチトランジスタ１０１がオン状態におけるスイッチ特性を示す図である。（ｂ）スイッチトランジスタ１０１がオフ状態におけるスイッチ特性を示す図である。
【図３】本発明の第２の実施形態の高周波スイッチ装置を示す回路図である。
【図４】本発明の第３の実施形態の高周波スイッチ装置を示す回路図である。
【図５】本発明の第４の実施形態の高周波スイッチ装置を示す回路図である。
【図６】本発明の第５の実施形態の高周波スイッチ装置を示す回路図である。
【図７】本発明の第６の実施形態の高周波スイッチ装置を示す回路図である。
【図８】本発明の第７の実施形態の高周波スイッチ装置を示す回路図である。
【図９】本発明の第８の実施形態の高周波スイッチ装置を示す回路図である。
【図１０】本発明の第９の実施形態の高周波スイッチ装置を示す回路図である。
【図１１】本発明の第１０の実施形態の高周波スイッチ装置を示す回路図である。
【図１２】本発明の第１１の実施形態の高周波スイッチ装置を示す回路図である。
【図１３】本発明の第１２の実施形態の高周波スイッチ装置を示す回路図である。
【図１４】本発明の第１３の実施形態の高周波スイッチ装置を示す回路図である。
【図１５】本発明の第１４の実施形態の高周波スイッチ装置を示す回路図である。
【図１６】本発明の第１５の実施形態の高周波スイッチ装置を示す回路図である。
【図１７】本発明の第１６の実施形態の高周波スイッチ装置を示す回路図である。
【図１８】本発明の第１７の実施形態の高周波スイッチ装置を示す回路図である。
【図１９】従来の高周波スイッチ装置の基本構成を示す回路図である。
【図２０】スイッチトランジスタのオフ状態におけるソース・ドレイン容量のバイアス依存を示す図である。
【符号の説明】
【０１２６】
１０１  スイッチトランジスタ
１０２  可変抵抗装置
１０３  第１の端子（ソース）
１０４  第２の端子（ドレイン）
１０５  第３の端子（ゲート）
１０６  第４の端子（第１のコントロール端子）
１０７  第５の端子（第２のコントロール端子）
３０１〜３０３  スイッチトランジスタ
３０４  可変抵抗装置
３０５〜３０６  抵抗素子
６０１  マルチゲートトランジスタ
７０７  電圧変換装置
８０１  スイッチトランジスタ
８０２  第１のトランジスタ
８０３  第２のトランジスタ
８０４  第１の抵抗素子
８０７  第１のコントロール端子
８０８  第２のコントロール端子
８０９  可変抵抗装置
１１０５  第１の小抵抗素子
１１０６  第２の小抵抗素子
１１１２  第１のトランジスタと第２のトランジスタの接点
１１１３  第１の小抵抗素子と第２の小抵抗素子の接点
１４０３  インダクター素子
１５０８  デプレッション型トランジスタ
１５０９  エンハンスメント型トランジスタ
１５１０  ＥＤインバーター
１６０５〜１６０６  デプレッション型トランジスタ
【図１】
2008017416.tif 000003
【図２】
2008017416.tif 000004
【図３】
2008017416.tif 000005
【図４】
2008017416.tif 000006
【図５】
2008017416.tif 000007
【図６】
2008017416.tif 000008
【図７】
2008017416.tif 000009
【図８】
2008017416.tif 000010
【図９】
2008017416.tif 000011
【図１０】
2008017416.tif 000012
【図１１】
2008017416.tif 000013
【図１２】
2008017416.tif 000014
【図１３】
2008017416.tif 000015
【図１４】
2008017416.tif 000016
【図１５】
2008017416.tif 000017
【図１６】
2008017416.tif 000018
【図１７】
2008017416.tif 000019
【図１８】
2008017416.tif 000020
【図１９】
2008017416.tif 000021
【図２０】
2008017416.tif 000022