(57)【要約】【課題】  装置の大型化を招くことなく、導通時の損失が少ない炭化珪素半導体装置を再現性よく得ることを目的とする。【解決手段】  第１導電型領域４と第２導電型領域５とが表層部に形成された半導体層２０と、前記第１導電型領域４とオーミックコンタクトを形成する第１の金属を前記半導体層２０と合金化した第１合金９ａと、前記第２導電型領域５とオーミックコンタクトを形成する第２の金属を前記半導体層２０と合金化した第２合金９ｂとを有し、前記第１合金９ａと前記第２合金９ｂが前記半導体層２０の表面に混在するように形成された複合合金層９と、を備えた。【選択図】  図１
2008130811.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型領域と第２導電型領域とが表層部に形成された半導体層と、
前記第１導電型領域とオーミックコンタクトを形成する第１の金属を前記半導体層と合金化した第１合金と、前記第２導電型領域とオーミックコンタクトを形成する第２の金属を前記半導体層と合金化した第２合金とを有し、前記第１合金と前記第２合金が前記半導体層の表面に混在するように形成された複合合金層と、
を備えてなる炭化珪素半導体装置。
【請求項２】
前記第１導電型領域がｎ型炭化珪素、前記第２導電型領域がｐ型炭化珪素の場合、前記第１の金属はＮｉであり、前記第２の金属はＡｌ、Ｔｉ、Ｃｏのいずれかであることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
第１導電型領域と第２導電型領域とが表層部に形成された半導体層を有する炭化珪素半導体装置の製造方法であって、
前記第１導電型領域とオーミックコンタクトを形成する第１の金属の膜を前記半導体層の表面に形成する第１金属膜形成工程と、
第１の処理温度で熱処理し、前記第１の金属の膜を凝集させて前記第１の金属の凝集体を形成する第１金属配置工程と、
前記第２導電型領域とオーミックコンタクトを形成する第２の金属の膜を、前記半導体層の表面に形成させる第２金属膜形成工程と、
前記第１の処理温度より高い第２の処理温度で熱処理し、前記半導体層と接する前記第１の金属を前記半導体層と反応させて第１合金を生成するとともに、前記半導体層と接する前記第２の金属を前記半導体層と反応させて第２合金を生成し、前記第１合金と前記第２合金とが前記半導体層の表面に混在する複合合金層を形成する複合合金層形成工程と、
を含んでなる炭化珪素半導体装置の製造方法。
【請求項４】
前記第１導電型領域がｎ型炭化珪素、前記第２導電型領域がｐ型炭化珪素の場合、前記第１の金属はＮｉであり、前記第２の金属はＡｌ、Ｔｉ、Ｃｏのいずれかであることを特徴とする請求項３に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記第１の処理温度が２００〜７００℃の範囲内にあることを特徴とする請求項３又は請求項４に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記第２の処理温度が６００〜１２００℃の範囲内にあることを特徴とする請求項３又は請求項４に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
炭化珪素半導体を用いたＭＯＳＦＥＴ（電界効果型トランジスタ）では、半導体素子と外部回路とのコンタクトを形成する際に、第１導電型領域と第２導電型領域とで、接触抵抗が低いオーミックコンタクトを形成する金属が異なる。そのため、導通時の損失を小さくするには、第１導電型領域と第２導電型領域に異なる金属を用いてオーミックコンタクトを形成することが望ましい。しかし、領域ごとに異なる金属を用いてオーミックコンタクトを形成すると単位トランジスタの繰り返しピッチの拡張による装置の大型化や、工程数の増大等の不具合が生じる。そこで、複数の金属を層状に積層して、第１導電型領域と第２導電型領域に共通の組成の金属を使用したオーミックコンタクトが提案されている。（例えば特許文献１参照。）
【０００３】
【特許文献１】特開２００５−２７７２４０号公報（段落０００６、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のような層状の金属を使用して、第１導電型領域と第２導電型領域の両者に対して低抵抗なオーミックコンタクトを形成するには、各金属の膜厚や熱処理温度等の調整が必要であり、しかもその最適範囲は狭いものとなる。一方、実際の工程では、第１導電型領域や第２導電型領域の表面粗さや不純物濃度等の条件にはばらつきがあり、その条件に対してオーミックコンタクトを形成可能な最適範囲が変化するため、均一な特性をもった半導体装置を再現性よく製造することが困難であった。
【０００５】
この発明は、上記のような問題点を解決するためになされたものであり、装置の大型化を招くことなく、導通時の損失が少ない炭化珪素半導体装置を再現性よく得ることを目的とする。
【課題を解決するための手段】
【０００６】
炭化珪素半導体装置を、第１導電型領域と第２導電型領域とが表層部に形成された半導体層と、前記第１導電型領域とオーミックコンタクトを形成する第１の金属を前記半導体層と合金化した第１合金と、前記第２導電型領域とオーミックコンタクトを形成する第２の金属を前記半導体層と合金化した第２合金とを有し、前記第１合金と前記第２合金とが前記半導体層の表面に混在するように形成された複合合金層と、を備えてなることにした。
【発明の効果】
【０００７】
上記の構成によれば、第１導電型領域と第２導電型領域に対して共通に形成された複合合金層によって、第１導電型領域には第１の金属との合金によるオーミックコンタクトが、第２導電型領域には第２の金属との合金によるオーミックコンタクトが形成されるので、装置の大型化を招くことなく、導通時の損失が少ない炭化珪素半導体装置が再現性よく得られる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
本発明の実施の形態１の炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置の素子構造を図１に示す。炭化珪素半導体装置の一例として、第１導電型領域をｎ型、第２導電型領域をｐ型にて形成した炭化珪素ＭＯＳＦＥＴの断面構造を示す。また、本発明の実施の形態１の炭化珪素半導体装置の製造方法を図２に示す。
【０００９】
図中、１は高濃度のｎ型（以下ｎ＋型と示す。）炭化珪素基板（第１導電型の炭化珪素基板）、２は低濃度のｎ型（以下ｎ-型と示す。）ドリフト領域（第１導電型の炭化珪素ドリフト領域）、３はｐ型ベース領域（第２導電型の炭化珪素ベース領域）、４はｎ＋型ソース領域（第１導電型の炭化珪素ソース領域）、５はｐ＋型コンタクト領域（第２導電型の炭化珪素コンタクト領域）、６はゲート酸化膜、７はゲート電極、８は層間絶縁膜、９は複合合金層、１０は配線層、１１はドレイン電極、１２は裏面配線層、２０は半導体層、をそれぞれ示す。
【００１０】
本発明の実施の形態１の炭化珪素半導体装置の製造方法を図２（ａ）〜図２（ｄ）に基づき説明する。
まず、半導体ウェハに図２（ａ）に示すような上部にコンタクトホール３０を形成する段階までを説明する。図中最下層に示すｎ＋型炭化珪素基板１のウェハ上に、エピタキシャル結晶成長法により、ｎ型の炭化珪素からなるドリフト領域２を形成する。エピタキシャル結晶成長後、ドリフト領域２の表層部の所定領域にレジストをマスクとして不純物イオンを注入して、ｐ型ベース領域３を形成する。ｐ型となる不純物としては、例えばアルミニウム（Ａｌ）が挙げられる。
【００１１】
次に、前記ｐ型ベース領域３の中に、レジストをマスクとして不純物イオンを注入し、前記ｐ型ベース領域３の表層部にｎ＋型ソース領域４を形成する。前記ｎ＋型ソース領域４は深さ０．１〜１μｍとし、ｎ型となる不純物としては、例えば窒素（Ｎ）挙げられ、１×１０１８〜１×１０２１ｃｍ−３の濃度範囲に入ることが望ましい。不純物濃度は深さ方向に均一であっても、表面近傍で高くなるよう分布してもよく、このように高濃度の不純物濃度に制御することにより、ｎ＋型ソース領域４は第１の金属となるニッケル（Ｎｉ）と接触抵抗の低いオーミックコンタクトを形成することが可能となる。
【００１２】
さらにレジストをマスクとして前記ｐ型ベース領域３の中に不純物イオンを注入し、前記ｐ型ベース領域３の表層部で前記ｎ＋型ソース領域４の中央部にｐ＋型コンタクト領域５を形成する。不純物の濃度は、１×１０１８〜１×１０２１ｃｍ−３の範囲に入ることが望ましく、深さ方向に均一であっても、表面近傍で高くなるよう分布してもよい。このように高濃度の不純物濃度に制御することにより、ｐ＋型コンタクト領域５は第２の金属となるアルミニウム（Ａｌ）、チタン（Ｔｉ）、又はコバルト（Ｃｏ）等と接触抵抗の低いオーミックコンタクトを形成することが可能となる。また、これにより、半導体層２０の表層部には、第１導電型領域（ｎ型）と第２導電型領域（ｐ型）の両領域が形成される。
【００１３】
その後、１５００℃以上の高温でアニール処理を行い、注入したイオンを活性化させる。
【００１４】
次に、熱酸化によって半導体層２０の上部全面にＳｉＯ２からなるゲート酸化膜６を成膜し、さらにその上からポリシリコン膜のゲート電極７を成膜する。その後、前記ソース領域４と前記コンタクト領域５の表面を覆うゲート酸化膜６とゲート電極７をエッチングにより除去し、その上に層間絶縁膜８を形成する。
【００１５】
次に、前記ソース領域４と前記コンタクト領域５の上の層間絶縁膜８をエッチング除去してコンタクトホール３０を開口する。すると、図２（ａ）のように、前記半導体層２０の内、前記ソース領域４と前記コンタクト領域５がコンタクトホール３０の底部から露出した状態となる。
【００１６】
次に図２（ｂ）に示すように、第２金属膜形成工程として、前記コンタクトホール３０の底部から露出した前記半導体層２０の表面に第２の金属の膜２２Ｍを形成させる。第２の金属としては、第２導電型領域がｐ型なので、上述したアルミニウム（Ａｌ）やチタン（Ｔｉ）またはコバルト（Ｃｏ）を使用する。本実施の形態では、蒸着法によって膜厚みが１〜１００ｎｍの範囲に入るように、さらに望ましくは１〜１０ｎｍの範囲に入るように、前記半導体層２０の表面にアルミニウムを堆積させた。
【００１７】
その後、第２金属配置工程として、真空中または不活性ガス中でアルミニウムが前記半導体層２０と反応する温度以下である２００〜７００℃（第１の処理温度）に昇温して熱処理を行う。すると、図２（ｃ）に示すように前記第２の金属の膜２２Ｍが半導体層２０の表面で凝縮し、直径が膜の厚みの数倍となる数ｎｍ〜数１００ｎｍ程度の凝集体となり、第２の金属の凝集体２２Ｃが半導体層２０の表面に分散して配置される。
【００１８】
第２の金属の凝集体２２Ｃの直径としては、ソース領域４及びコンタクト領域５の表面に偏りなく分散させるために、コンタクトホール３０の大きさの数１０〜１００分の１以下の大きさが望ましい。本実施の形態におけるＭＯＳＦＥＴのコンタクトホール３０の開口の大きさは数μｍ角程度であり、凝集体の直径としては数１００ｎｍ以下に調整することが望ましく、数１０ｎｍ以下であればなお望ましい。また、凝集体の直径の下限は、凝集制御が容易で、かつ後述する工程で配置される第１の金属との影響が少なくなる数ｎｍ以上に保つことが望ましい。凝集体の直径は上述したように凝集前の膜厚みの数倍程度になるので、第２の金属の膜２２Ｍの膜厚みは１〜１００ｎｍの範囲に入るように、さらに１〜１０ｎｍの範囲に入るように形成することが望ましい。
【００１９】
また、ｎ型である炭化珪素基板１の裏側には、第１の金属であるＮｉの膜３１を形成する。本実施の形態では、スパッタリングによりＮｉ膜３１を形成した。
【００２０】
また、上記第２の金属を半導体層２０の表面に配置する際に、あらかじめウェハの温度を２００〜７００℃の範囲内に昇温させておくことにより、直接凝集体の状態で堆積させることも可能である。
【００２１】
次に、第１金属膜形成工程として、図２（ｄ）に示すように、第１の金属の膜２１Ｍをウェハの表面に蒸着法によって形成する。第１の金属としては、第１導電型領域をｎ型（第２導電型領域はｐ型となる）としたので、ニッケル（Ｎｉ）を使用し、このとき、第１の金属の膜２１Ｍは、前記半導体層２０の表面の内、前記第２の金属の凝集体２２Ｃが配置されていない部分については、半導体層２０の表面上に直接形成され、第２の金属の凝集体２２Ｃが配置されている部分については、第２の金属の凝集体２２Ｃ上に形成される。つまり第１の金属の膜２２Ｍは、第２の金属の凝集体２２Ｃの隙間部分を埋めるように前記半導体層２０の表面および第２の金属の凝集体２２Ｃの上に形成されるとともに、コンタクトホール３０内部を含めたウェハ上部全面に形成される。
【００２２】
なお、上記第１の金属の膜２１Ｍや第２の金属の膜２２Ｍを形成するには、蒸着法以外にスパッタ法、ＩＣＢ（Ion Cluster Beam）法、ＭＢＥ（Molecular Beam Epitaxy）法、ＣＢＥ（Chemical Beam Epitaxy）法、ＣＶＤ（Chemical Vapor Deposition）法などを用いることができる。
【００２３】
また、上記第２の金属の膜２２Ｍの形成から第１の金属の膜２１Ｍを形成する間は、第１の金属や第２の金属または半導体層２０の空気中の水分や酸素による酸化、又は水分や酸素の吸着が生じないように、ウェハを外気に触れさせないようにすることが望ましい。
【００２４】
次に、複合合金層形成工程として、ウェハ全体を第１の処理温度より高い６００℃〜１２００℃程度の設定温度（第２の処理温度）で真空中または不活性ガス中で１０秒〜３０分間熱処理する。この温度で熱処理することにより、ウェハと接している第１の金属であるＮｉは炭化珪素部分と反応して合金（ニッケルシリサイド）化し、ウェハと接している第２の金属も炭化珪素部分と反応して合金（各金属シリサイド）化する。本実施の形態では、半導体層２０と直接接している第２の金属の凝集体２２Ｃと半導体層２０とが反応して第２合金９ｂが生成し、半導体層２０と直接接している第１の金属の膜２１Ｍと半導体層２０とが反応して第１合金９ａが生成し、第１合金９ａと第２合金９ｂが前記半導体層２０の表面に斑状に混在した複合合金層９が形成される。また、前記炭化珪素基板１の表面（図中下側）にもＮｉ膜３１との反応による合金層が形成される。
【００２５】
なお、第１合金９ａと第２合金９ｂは半導体層２０の面方向に混在していればよいのであって、前記第２の金属の凝集体２２Ｃを形成する際の条件を変化させて、各合金が縞状や格子状に分散するようにしてもよい。
【００２６】
上記第１合金９ａの内、第１導電型であるｎ型のソース領域４部分に形成された部分がオーミックコンタクトを形成する。そして、上記第２合金９ｂの内、第２導電型領域であるｐ型のコンタクト領域５部分に形成された部分がオーミックコンタクトを形成する。また、ｎ型である炭化珪素基板１と第１の金属であるＮｉの膜３１との反応により形成された合金層は全面でオーミックコンタクトを形成し、ドレイン電極１１として機能する。
【００２７】
そして、ウェハを硫酸やリン酸などの酸によって洗浄し、炭化珪素部分に接触せず合金化しなかった未反応の第２の金属の凝集体２２Ｃ、及び第１の金属の膜２１Ｍを除去する。その後、酸素プラズマなどのドライプロセスによって熱処理に伴い析出するグラファイト層を除去すれば、さらに信頼性の高いオーミックコンタクトを形成することができる。
【００２８】
最後に、配線層形成工程として、ウェハ上部に外部回路と接続される配線層１０を、ウェハ下部のドレイン電極１１に裏面接続配線１２を形成して、図１に示す炭化珪素半導体装置が得られる。配線層１０はアルミニウム膜をパターニングしてスパッタリングし、電流を取出すために十分な断面積が得られるようウェハの上面を埋めるように形成され、複合合金層９と直接接続される。つまり、配線層１０は複合合金層９を介して、第１導電型であるｎ型のソース領域４及び第２導電型であるｐ型のコンタクト領域５に接続されることになる。裏面接続配線１２は、Ｎｉや金（Ａｕ）などをスパッタリングして形成することができる。
【００２９】
次に、上記実施の形態による製造方法で得られた炭化珪素半導体の動作について説明する。
ゲート電極７に電圧を印加していない場合は、ゲート電極７の直下にあるベース領域３にチャネルが形成されないので、配線層１０と裏面接続配線１２間に高電圧を印加しても、配線層１０と裏面接続配線１２間に電流が流れることはなく、いわゆるオフ状態となる。
【００３０】
一方、ゲート電極７に正の電圧を印加すると、ゲート電極７の直下にあるベース領域３にチャネルが形成されてソース領域４からドリフト領域２間に電子が流れるように、いわゆるオン状態になるので、配線層１０と裏面接続配線１２間に電圧を印加すると、複合合金層９−ソース領域４−ベース領域３−ドリフト領域２−炭化珪素基板１−ドレイン電極１１の経路で電流が流れるようになる。
【００３１】
このとき、配線層１０と裏面接続配線１２間のオン抵抗は、配線層１０−半導体素子間のコンタクト抵抗（配線層１０〜ソース領域４間、炭化珪素半導体基板１〜裏面接続配線１２間）と、半導体素子内部の抵抗（ソース領域４−ベース領域３−ドリフト領域２−炭化珪素基板１）で規定される。
【００３２】
半導体素子内部の抵抗については、炭化珪素半導体を用いることによって、珪素半導体に比較して低抵抗を実現することができる。
【００３３】
配線層１０−半導体素子間のコンタクト抵抗については、上述したように炭化珪素半導体と接触する金属によって異なる。本実施の形態によれば、第１導電型であるソース領域４と配線層１０は、複合合金層９を介して接続されているので、ソース領域４と配線層１０との界面に混在した第１合金９ａによるオーミックコンタクトにより、ソース領域４と配線層１０との接触抵抗が低減され、導通時の損失を低く保つことができる。
【００３４】
一方、第２導電型であるコンタクト領域５と配線層１０も複合合金層９を介して接続されているので、コンタクト領域５と配線層１０との界面に混在した第２合金９ｂによるオーミックコンタクトにより、コンタクト領域５と配線層１０との接触抵抗も低減され、導通時の損失を低く保つことができる。
【００３５】
さらに、本実施の形態によれば、第１導電型であるｎ型ソース領域４と配線層１０との界面では、ｎ型炭化珪素とオ−ミックコンタクトを形成できる第１の金属が直接ｎ型ソース領域４と接触し、第２導電型であるｐ型コンタクト領域５と配線層１０との界面でもｐ型炭化珪素とオ−ミックコンタクトを形成できる第２の金属が直接ｐ型コンタクト領域と接触している。そのため、オーミックコンタクトを形成させるための熱処理条件や合金層厚み等の許容範囲が広くなり、実際のプロセスで処理するウェハの表面状態の粗さ（ラフネス）や酸化膜等のコンタクト阻害膜の残渣状況にばらつきがあっても、均質なオーミックコンタクトを形成できるので、安定した低抵抗を実現し、歩留まりや品質の安定性を向上させることができる。
【００３６】
また、配線層と、第１導電型領域及び第２導電型領域とのオーミックコンタクトを共通の工程により形成した複合合金層により形成できるので、単位素子を小さく形成して装置の大型化を招くことなく導通時の損失を低減することが容易となる。
【００３７】
なお、第１導電型領域、第２導電型領域との接触抵抗は低いほど望ましいが、実際の半導体装置では、それぞれの領域での抵抗の寄与が異なる場合があり、必ずしも両者の抵抗が同様の低抵抗である必要はない。例えば、本実施の形態におけるＭＯＳＦＥＴにおいて、ソース領域４への接触抵抗は、導通時の損失に影響を与えるので、接触抵抗を低減したときの効果が大きい。一方、コンタクト領域５では、ベース領域３の電位をアースに固定する程度のオーミックコンタクトであればよい。このような場合、本実施の形態によれば、第１合金９ａの面積と第２合金９ｂの面積の割合を制御し、ソース領域４と配線層１０との抵抗を優先して低減させて導通時の損失をより効率的に低減することが可能となる。
【００３８】
なお、本実施の形態では、第２導電型領域に対してオーミックコンタクトを形成できる第２の金属の凝集体２２Ｃを配置した後に、第１導電型領域に対してオーミックコンタクトを形成できる第１の金属の膜２１Ｍを形成したが、その逆でもよい。つまり、第１導電型領域に対してオーミックコンタクトを形成できる第１の金属の凝集体を配置した後に、第２導電型領域に対してオーミックコンタクトを形成できる第２の金属の膜を形成しても同様の効果を得ることができる。
【００３９】
また、第２の金属の凝集体２２Ｃを配置した後に熱処理を行い、第２の金属と半導体層２０とを反応させて、半導体層２０の表面に第２合金９ｂを形成し、その後に第１の金属の膜２１Ｍを形成して再度熱処理を行って複合合金層９を形成するようにしてもよい。
【００４０】
なお、上記各実施の形態では第１導電型領域としてｎ型、第２導電型領域としてｐ型を用いる例について説明したが、逆に第１導電型領域としてｐ型、第２導電型領域としてｎ型を用いても同様の効果を得ることができる。
【図面の簡単な説明】
【００４１】
【図１】実施の形態１の製造方法によって得られた炭化珪素半導体装置の断面図である。
【図２】実施の形態１の炭化珪素半導体装置の製造方法を示す図である。
【符号の説明】
【００４２】
１  炭化珪素半導体基板、  ２  ドリフト領域、  ３  ベース領域、  ４  ソース領域（第１導電型）、  ５  コンタクト領域（第２導電型）、  ９  複合合金層、  ９ａ  第１合金、  ９ｂ  第２合金、  １０  配線層、  ２０  半導体層、  ２１Ｍ  第１の金属の膜、  ２２Ｍ  第２の金属の膜、  ２２Ｃ  第２の金属の凝集体、    
【図１】
2008130811.tif 000003
【図２】
2008130811.tif 000004