(57)【要約】【課題】大きな容量比を持つＭＥＭＳ可変容量を実現する。【解決手段】本発明の例に関わるＭＥＭＳ可変容量システムは、第１及び第２ポートＰ１，Ｐ２の間に直列に接続されるＭＥＭＳ可変容量ＶＣと、ＭＥＭＳ可変容量ＶＣを駆動するための第１電源回路ＰＳ１と、第１及び第２ポートＰ１，Ｐ２の間に電気信号とは異なる一定の電位差ＶP12を印加するための第２電源回路ＰＳ２とを備える。【選択図】図１
2008130613.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２ポートの間に直列に接続されるＭＥＭＳ可変容量と、前記ＭＥＭＳ可変容量を駆動するための第１電源回路と、前記第１及び第２ポートの間に電気信号とは異なる一定の電位差を印加するための第２電源回路とを具備することを特徴とするＭＥＭＳ可変容量システム。
【請求項２】
前記ＭＥＭＳ可変容量は、前記第１ポートに接続される第１下部電極と、前記第２ポートに接続される第２下部電極と、前記第１及び第２下部電極の上部に配置され、前記第１電源回路により駆動される駆動電極とから構成されることを特徴とする請求項１に記載のＭＥＭＳ可変容量システム。
【請求項３】
前記ＭＥＭＳ可変容量は、前記第１ポートに接続される下部電極と、前記第２ポートに接続され、前記下部電極の上部に配置され、前記第１電源回路により駆動される駆動電極とから構成されることを特徴とする請求項１に記載のＭＥＭＳ可変容量システム。
【請求項４】
第１及び第２ポートの間に互いに並列に接続される複数のＭＥＭＳ可変容量と、前記複数のＭＥＭＳ可変容量の各々を独立に駆動するための第１電源回路と、前記第１及び第２ポートの間に電気信号とは異なる一定の電位差を印加するための第２電源回路とを具備し、前記第２電源回路は、前記複数のＭＥＭＳ可変容量のうちの少なくとも１つが駆動される度に前記第１及び第２ポートの間に電位差を印加することを特徴とするＭＥＭＳ可変容量システム。
【請求項５】
第１及び第２ポートの間に互いに並列に接続される複数のＭＥＭＳ可変容量と、前記複数のＭＥＭＳ可変容量の各々を独立に駆動するための第１電源回路と、前記第１及び第２ポートの間に電気信号とは異なる一定の電位差を印加するための第２電源回路とを具備し、前記第２電源回路は、前記複数のＭＥＭＳ可変容量の駆動の有無にかかわらず、前記第１及び第２ポートの間に電位差を印加し続けることを特徴とするＭＥＭＳ可変容量システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロマシン又はＭＥＭＳ（Micro-Electro-Mechanical Systems）技術を利用する可変容量に関する。
【背景技術】
【０００２】
マイクロマシン又はＭＥＭＳ技術を利用する素子の一つに可変容量がある。このような可変容量をＭＥＭＳ可変容量と称する。ＭＥＭＳ可変容量は、駆動電極をアクチュエータにより駆動することにより、２つのポート間の容量値を変化させる点に特徴を有する（例えば、特許文献１を参照）。
【０００３】
ここで、ＭＥＭＳ可変容量の状態に関しては、駆動電極がそれに対向する電極に絶縁層を介してくっついた状態（容量値が最大の状態）をプルイン状態とし、そのために必要な電圧をプルイン電圧とする。
【０００４】
また、駆動電極がそれに対向する電極（正確には絶縁層）から離れる電圧をプルアウト電圧とし、駆動電極がそれに対向する電極から離れた状態をプルアウト状態とする。
【０００５】
デジタル型ＭＥＭＳ可変容量の容量値は、両電極が絶縁層を介してくっついた状態（距離ｄmin）と離れた状態（距離ｄmax）の２値をとる。プルイン電圧以上の電圧を両電極に与えると、両電極の距離はｄminとなり、プルアウト電圧以下の電圧を両電極に与えると、両電極の距離はｄmaxになる。
【０００６】
ＭＥＭＳ可変容量の問題点の一つは、最大容量値と最小容量値との差（容量比）を十分に大きくとることができない、という点にある。
【０００７】
その原因は、  
i)  駆動電極及びそれに対向する電極の表面が粗いことに起因し、プルイン状態で両電極の間に隙間が生じること、  
ii)  駆動電極又はそれに対向する電極に残留応力による反りが発生し、プルイン状態で両電極の間に隙間が生じること  
にある。
【０００８】
いずれの原因も、駆動電極とそれに対向する電極との密着性に関するものである。
【特許文献１】特願２００３−２６４１２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の例では、大きな容量比を持つＭＥＭＳ可変容量を実現するためのＭＥＭＳ可変容量システムを提案する。
【課題を解決するための手段】
【００１０】
本発明の例に関わるＭＥＭＳ可変容量システムは、第１及び第２ポートの間に直列に接続されるＭＥＭＳ可変容量と、ＭＥＭＳ可変容量を駆動するための第１電源回路と、第１及び第２ポートの間に電気信号とは異なる一定の電位差を印加するための第２電源回路とを備える。
【００１１】
本発明の例に関わるＭＥＭＳ可変容量システムは、第１及び第２ポートの間に互いに並列に接続される複数のＭＥＭＳ可変容量と、複数のＭＥＭＳ可変容量の各々を独立に駆動するための第１電源回路と、第１及び第２ポートの間に電気信号とは異なる一定の電位差を印加するための第２電源回路とを備え、第２電源回路は、複数のＭＥＭＳ可変容量のうちの少なくとも１つが駆動される度に第１及び第２ポートの間に電位差を印加する。
【００１２】
本発明の例に関わるＭＥＭＳ可変容量システムは、第１及び第２ポートの間に互いに並列に接続される複数のＭＥＭＳ可変容量と、複数のＭＥＭＳ可変容量の各々を独立に駆動するための第１電源回路と、第１及び第２ポートの間に電気信号とは異なる一定の電位差を印加するための第２電源回路とを備え、第２電源回路は、複数のＭＥＭＳ可変容量の駆動の有無にかかわらず、第１及び第２ポートの間に電位差を印加し続ける。
【発明の効果】
【００１３】
本発明の例によれば、大きな容量比を持つＭＥＭＳ可変容量を実現できる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００１５】
１．  概要  
本発明の例は、第１及び第２ポートの間にＭＥＭＳ可変容量が直列に接続されるシリーズ型を対象とする。従って、第１及び第２ポートが短絡され、両ポートと接地点との間にＭＥＭＳ可変容量が接続されるシャント型については、本発明の例から除かれる。
【００１６】
このようなＭＥＭＳ可変容量において、アクチュエータの駆動電圧とは別に、第１及び第２ポートの間に電位差を印加する。
【００１７】
この電位差は、駆動電極とそれに対向する電極（第１ポートに接続される第１下部電極及び／又は第２ポートに接続される第２下部電極）との間に静電引力を発生させる。これにより、プルイン状態での両電極の密着性が向上し、大きな容量比を持つＭＥＭＳ可変容量を実現できる。
【００１８】
２．  実施の形態  
次に、最良と思われるいくつかの実施の形態について説明する。
【００１９】
(1)   第１実施の形態  
図１は、第１実施の形態のＭＥＭＳ可変容量システムを示している。
【００２０】
ＭＥＭＳ可変容量ＶＣは、第１ポートＰ１と第２ポートＰ２の間に直列に接続される。ＭＥＭＳ可変容量ＶＣは、第１電源回路ＰＳ１により駆動される。駆動電圧Ｖactがプルイン電圧ＶPULL-IN以上のとき、ＭＥＭＳ可変容量ＶＣの容量値は最大Ｃmaxとなり、駆動電圧Ｖactがプルアウト電圧ＶPULL-OUT以下のとき、ＭＥＭＳ可変容量ＶＣの容量値は最小Ｃminになる。
【００２１】
第２電源回路ＰＳ２は、第１ポートＰ１と第２ポートＰ２の間に電位差ＶP12を印加する。この電位差ＶP12は、電気信号により第１ポートＰ１と第２ポートＰ２の間に発生する電位差とは異なり、一定値を有する。
【００２２】
図２は、駆動電圧Ｖactと電位差ＶP12との関係を示している。
【００２３】
駆動電圧Ｖactは、プルイン電圧PULL-IN以上の値であるため、駆動電圧ＶactがＭＥＭＳ可変容量ＶＣに与えられると、その容量値は最大Ｃmaxになる。ＭＥＭＳ可変容量ＶＣの容量値を最小Ｃminにするときは、プルアウト電圧ＶPULL-OUT以下の電圧（例えば、０Ｖ）を与えればよい。
【００２４】
駆動電圧Ｖactが与えられると、これに合わせて、第１ポートＰ１と第２ポートＰ２の間に一定の電位差ＶP12が印加される。この電位差ＶP12は、ＭＥＭＳ可変容量ＶＣの駆動電極とそれに対向する電極との密着性を向上させるのに十分な大きさを有する。
【００２５】
電位差ＶP12の値は、駆動電圧Ｖactとは独立に決定できる。例えば、電位差ＶP12の値は、駆動電圧Ｖactと同じにしてもよいし、異ならせてもよい。
【００２６】
図３は、ＭＥＭＳ可変容量の構造例を示している。図４は、図３のＩＶ−ＩＶ線に沿う断面図、図５は、図３のＶ−Ｖ線に沿う断面図である。
【００２７】
半導体基板１１上には、絶縁層１２が形成される。絶縁層１２上には、第１ポートＰ１に接続される下部電極１３及び第２ポートＰ２に接続される下部電極１４が形成される。
【００２８】
下部電極１３，１４は、互いに幅ｄ１だけ離れて配置されており、キャパシタを構成している。第２電源回路ＰＳ２は、第１及び第２ポートＰ１，Ｐ２の間に電位差ＶP12を印加する。また、下部電極１３，１４は、厚さｄ２を有する絶縁層１５により覆われる。
【００２９】
絶縁層１２上には、アンカー１６が形成され、アンカー１６上には、アンカー１６に固定されるアクチュエータＡＣＴが形成される。
【００３０】
アクチュエータＡＣＴは、本例の場合、圧電素子であり、導電層１７と、導電層上の圧電層１８と、圧電層１８上の導電層１９とからなる３層構造を有する。圧電層１８は、圧電材料から構成される。導電層１７，１９には、第１電源回路ＰＳ１が接続される。
【００３１】
第１電源回路ＰＳ１は、アクチュエータＡＣＴの動作を制御する。例えば、駆動電圧Ｖactは、導電層１９に印加され、導電層１７は、接地電圧Ｖgndに設定される。
【００３２】
ここで、本例では、アクチュエータＡＣＴを圧電型（圧電素子）としているが、これに限られることはない。アクチュエータＡＣＴは、静電型、又は、圧電力と静電力の両方を利用するハイブリッド型であってもよい。
【００３３】
さらに、可動である限り、アクチュエータＡＣＴの種類については、何でも構わない。熱による変形を利用する熱型、電磁力を利用する電磁型などのアクチュエータＡＣＴも採用可能である。
【００３４】
アクチュエータＡＣＴには、絶縁層２０を介して駆動電極（上部電極）２１が結合される。駆動電極２１の周囲は、空洞（キャビティ）であるため、駆動電極２１は、電気的にフローティング状態であり、かつ、アクチュエータＡＣＴと共に可動な状態になっている。
【００３５】
そして、ＭＥＭＳ可変容量の容量値は、下部電極１３，１４と駆動電極２１との間の距離により決定される。
【００３６】
即ち、プルイン状態では、駆動電極２１が絶縁層１５に接触しているため、下部電極１３，１４と駆動電極２１との距離ｄminは、絶縁層１５の厚さｄ２になる。また、この時、第１ポートＰ１と第２ポートＰ２の間には、電位差ＶP12が印加されるため、下部電極１３，１４と駆動電極２１との密着性が向上する。
【００３７】
プルアウト状態では、駆動電極２１が絶縁層１５から離れ、下部電極１３，１４と駆動電極２１との距離ｄmaxは、ｄ３になる。
【００３８】
図６は、電位差ＶP12を印加したときの様子を示している。
【００３９】
第１ポートＰ１と第２ポートＰ２の間に電位差ＶP12を印加すると、下部電極１３，１４とフローティング状態の駆動電極２１の間に静電引力が発生する。従って、プルイン状態における下部電極１３，１４と駆動電極２１との密着性が向上し、最大容量値Ｃmaxが増加するため、大きな容量比を実現できる。
【００４０】
図７は、プルイン電圧ＶPULL-INと電位差ＶP12との関係を示している。
【００４１】
この関係は、図３乃至図５のＭＥＭＳ可変容量を対象としてテストしたときの測定結果である。
【００４２】
プルイン電圧ＶPULL-INは、電位差ＶP12の増加に概ね比例して低下することが分かる。プルイン電圧ＶPULL-INが低下すれば、それに合わせて、駆動電圧Ｖactも低下させることが可能になる。
【００４３】
この例では、電位差ＶP12が40V以上になると、プルイン電圧ＶPULL-INが0Vになるため、電位差ＶP12は、40V未満にすることが好ましい。
【００４４】
図８は、最大容量値Ｃmaxと電位差ＶP12との関係を示している。
【００４５】
この関係も、図７と同様に、図３乃至図５のＭＥＭＳ可変容量を対象としてテストしたときの測定結果である。
【００４６】
駆動電圧Ｖactは、図７の関係によって決まるプルイン電圧ＶPULL-INとする。
【００４７】
電位差ＶP12が大きくなるほど、下部電極と駆動電極の間に発生する静電引力が強くなるため、最大容量値Ｃmaxも大きくなることが分かる。例えば、電位差ＶP12が10Vのときは、電位差ＶP12が0Vのときの最大容量Ｃmaxの数倍の最大容量Ｃmaxを得ることができる。
【００４８】
このように、電位差ＶP12として数V〜10V与えただけで、大きな容量比を実現できるため、シリーズ型ＭＥＭＳ可変容量において電位差ＶP12を印加することが非常に有効であることが分かる。
【００４９】
例えば、アクチュエータの構造を最適化し、駆動電圧Ｖact及び電位差ＶP12を共に3V以下とすれば、低電圧化と容量比の増大とを同時に実現できる。
【００５０】
(2)   第２実施の形態  
第２実施の形態は、第１実施の形態の変形例であり、電位差ＶP12を印加する期間とその大きさに関する。  
ＭＥＭＳ可変容量システムについては、第１実施の形態と同じであるため、ここでは、その説明を省略する。
【００５１】
図９は、駆動電圧Ｖactと電位差ＶP12との関係を示している。
【００５２】
駆動電圧Ｖactは、プルイン電圧PULL-IN以上の値であるため、駆動電圧ＶactがＭＥＭＳ可変容量ＶＣに与えられると、その容量値は最大Ｃmaxになる。ＭＥＭＳ可変容量ＶＣの容量値を最小Ｃminにするときは、プルアウト電圧ＶPULL-OUT以下の電圧（例えば、０Ｖ）を与えればよい。
【００５３】
第１ポートＰ１と第２ポートＰ２の間には、駆動電圧Ｖactに関係なく、一定の電位差ＶP12を印加する。本例では、最初の駆動電圧Ｖactが与えられると、電位差ＶP12を印加し、また、この後、駆動電圧Ｖactの印加を止めても、電位差ＶP12を印加し続ける。
【００５４】
電位差ＶP12については、下部電極と駆動電極の密着性を向上させるのに十分な大きさとする。
【００５５】
但し、本例の場合、電位差ＶP12の値には以下の制限がある。
【００５６】
即ち、本例では、駆動電圧Ｖactの印加を止めても、電位差ＶP12を印加し続けるため、電位差ＶP12の値は、それ自体でプルイン状態を作ることがなく、かつ、駆動電圧Ｖactの印加を止めた後にプルアウト状態を作ることができる値であることが必要である。
【００５７】
尚、図１０に示すように、電位差ＶP12は、最初の駆動電圧Ｖactを印加する前から与えてもよく、さらに、最後の駆動電圧Ｖactの印加を止めた後に与え続けてもよい。
【００５８】
(3)   第３実施の形態  
第３実施の形態は、第１及び第２ポートの間に複数のＭＥＭＳ可変容量が並列に接続されるシステムに関する。
【００５９】
図１１は、第３実施の形態のＭＥＭＳ可変容量システムを示している。
【００６０】
ＭＥＭＳ可変容量ＶＣ１，ＶＣ２，・・・は、第１ポートＰ１と第２ポートＰ２の間に並列に接続される。ＭＥＭＳ可変容量ＶＣ１，ＶＣ２，・・・は、第１電源回路ＰＳ１により駆動される。
【００６１】
例えば、ＭＥＭＳ可変容量ＶＣ１は、駆動電圧Ｖact1により駆動され、駆動電圧Ｖact1がプルイン電圧ＶPULL-IN以上のとき、ＭＥＭＳ可変容量ＶＣ１の容量値は最大Ｃ１maxとなり、駆動電圧Ｖact1がプルアウト電圧ＶPULL-OUT以下のとき、ＭＥＭＳ可変容量ＶＣ１の容量値は最小Ｃ１minになる。
【００６２】
同様に、ＭＥＭＳ可変容量ＶＣ２は、駆動電圧Ｖact2により駆動され、駆動電圧Ｖact2がプルイン電圧ＶPULL-IN以上のとき、ＭＥＭＳ可変容量ＶＣ２の容量値は最大Ｃ２maxとなり、駆動電圧Ｖact2がプルアウト電圧ＶPULL-OUT以下のとき、ＭＥＭＳ可変容量ＶＣ２の容量値は最小Ｃ２minになる。
【００６３】
第２電源回路ＰＳ２は、第１ポートＰ１と第２ポートＰ２の間に電位差ＶP12を印加する。この電位差ＶP12は、電気信号により第１ポートＰ１と第２ポートＰ２の間に発生する電位差とは異なり、一定値を有する。
【００６４】
図１２は、駆動電圧Ｖact1,Ｖact2と電位差ＶP12との関係を示している。
【００６５】
駆動電圧Ｖact1は、ＭＥＭＳ可変容量ＶＣ１のプルイン電圧PULL-IN以上の値であるため、駆動電圧Ｖact1がＭＥＭＳ可変容量ＶＣ１に与えられると、その容量値は最大Ｃ１maxになる。ＭＥＭＳ可変容量ＶＣ１の容量値を最小Ｃ１minにするときは、ＭＥＭＳ可変容量ＶＣ１のプルアウト電圧ＶPULL-OUT以下の電圧（例えば、０Ｖ）を与えればよい。
【００６６】
また、駆動電圧Ｖact2は、ＭＥＭＳ可変容量ＶＣ２のプルイン電圧PULL-IN以上の値であるため、駆動電圧Ｖact2がＭＥＭＳ可変容量ＶＣ２に与えられると、その容量値は最大Ｃ２maxになる。ＭＥＭＳ可変容量ＶＣ２の容量値を最小Ｃ２minにするときは、ＭＥＭＳ可変容量ＶＣ２のプルアウト電圧ＶPULL-OUT以下の電圧（例えば、０Ｖ）を与えればよい。
【００６７】
駆動電圧Ｖact1,Ｖact2が与えられると、これに合わせて、第１ポートＰ１と第２ポートＰ２の間に一定の電位差ＶP12が印加される。この電位差ＶP12は、ＭＥＭＳ可変容量ＶＣ１，ＶＣ２の駆動電極とそれに対向する電極との密着性を向上させるのに十分な大きさを有する。
【００６８】
電位差ＶP12の値は、駆動電圧Ｖact1,Ｖact2とは独立に決定できる。例えば、電位差ＶP12の値は、駆動電圧Ｖact1,Ｖact2のうちの１つと同じにしてもよいし、駆動電圧Ｖact1,Ｖact2とは異ならせてもよい。
【００６９】
このように、第１及び第２ポートの間に複数のＭＥＭＳ可変容量が並列に接続されるシステムにおいても、各々のＭＥＭＳ可変容量について大きな容量比を実現することができる。
【００７０】
(4)   第４実施の形態  
第４実施の形態は、第３実施の形態の変形例であり、電位差ＶP12を印加する期間とその大きさに関する。
【００７１】
ＭＥＭＳ可変容量システムについては、第３実施の形態と同じであるため、ここでは、その説明を省略する。
【００７２】
図１３は、駆動電圧Ｖact1,Ｖact2と電位差ＶP12との関係を示している。
【００７３】
第１ポートＰ１と第２ポートＰ２の間には、駆動電圧Ｖact1,Ｖact2に関係なく、一定の電位差ＶP12を印加する。
【００７４】
本例では、駆動電圧Ｖact1が与えられると、電位差ＶP12を印加し、また、この後、駆動電圧Ｖact1の印加を止めても、電位差ＶP12を印加し続ける。従って、この後、さらに、駆動電圧Ｖact2を印加したときには、第１及び第２ポートＰ１，Ｐ２の間に電位差ＶP12が印加されている。
【００７５】
電位差ＶP12については、下部電極と駆動電極の密着性を向上させるのに十分な大きさとする。
【００７６】
但し、本例の場合、電位差ＶP12の値には以下の制限がある。
【００７７】
即ち、本例では、駆動電圧Ｖact1の印加を止めても、電位差ＶP12を印加し続けるため、電位差ＶP12の値は、それ自体でプルイン状態を作ることがなく、かつ、駆動電圧Ｖact1の印加を止めた後にプルアウト状態を作ることができる値であることが必要である。
【００７８】
尚、図１４に示すように、電位差ＶP12は、駆動電圧Ｖact1を印加する前から与えてもよく、さらに、駆動電圧Ｖact2の印加を止めた後に与え続けてもよい。
【００７９】
(5)   第５実施の形態  
第５実施の形態は、ＭＥＭＳ可変容量の構造に関する。
【００８０】
図３乃至図５のＭＥＭＳ可変容量は、駆動電極（上部電極）２１が電気的にフローティング状態であるが、駆動電極２１は、下部電極１３，１４のうちの１つに電気的に接続されていても構わない。
【００８１】
図１５は、ＭＥＭＳ可変容量の構造例を示している。図１６は、図１５のＸＶＩ−ＸＶＩ線に沿う断面図、図１７は、図１５のＸＶＩＩ−ＸＶＩＩ線に沿う断面図である。
【００８２】
半導体基板１１上には、絶縁層１２が形成される。絶縁層１２上には、第１ポートＰ１に接続される下部電極１３及び第２ポートＰ２に接続される下部電極１４が形成される。
【００８３】
第２電源回路ＰＳ２は、第１及び第２ポートＰ１，Ｐ２の間に電位差ＶP12を印加する。また、下部電極１３，１４は、厚さｄ２を有する絶縁層１５により覆われる。
【００８４】
絶縁層１２上には、アンカー１６が形成され、アンカー１６上には、アンカー１６に固定されるアクチュエータＡＣＴが形成される。
【００８５】
アクチュエータＡＣＴは、導電層１７と、導電層上の圧電層１８と、圧電層１８上の導電層１９とからなる３層構造を有する。圧電層１８は、圧電材料から構成される。導電層１７，１９には、第１電源回路ＰＳ１が接続される。
【００８６】
第１電源回路ＰＳ１は、アクチュエータＡＣＴの動作を制御する。例えば、駆動電圧Ｖactは、導電層１９に印加され、導電層１７は、接地電圧Ｖgndに設定される。
【００８７】
ここで、アクチュエータＡＣＴに関しては、第１実施の形態と同様に、圧電型に限られることはない。
【００８８】
アクチュエータＡＣＴは、静電型、又は、圧電力と静電力の両方を利用するハイブリッド型であってもよいし、熱による変形を利用する熱型、又は、電磁力を利用する電磁型であってもよい。
【００８９】
アクチュエータＡＣＴには、絶縁層２０を介して駆動電極（上部電極）２３が結合される。駆動電極２３は、さらに、導電ピラー２２により下部電極１３に電気的に接続される。
【００９０】
駆動電極２３の周囲は、空洞（キャビティ）であるため、駆動電極２３は、アクチュエータＡＣＴと共に可動な状態になっている。
【００９１】
そして、本例の場合、ＭＥＭＳ可変容量の容量値は、下部電極１４と駆動電極２３との間の距離により決定される。
【００９２】
即ち、プルイン状態では、駆動電極２３が絶縁層１５に接触しているため、下部電極１４と駆動電極２３との距離ｄminは、絶縁層１５の厚さｄ２になる。また、この時、第１ポートＰ１と第２ポートＰ２の間には、電位差ＶP12が印加されるため、下部電極１４と駆動電極２３との密着性が向上する。
【００９３】
プルアウト状態では、駆動電極２３が絶縁層１５から離れ、下部電極１４と駆動電極２３との距離ｄmaxは、ｄ３になる。
【００９４】
このような構造によれば、電位差ＶP12によって、下部電極１４と駆動電極２３の間に静電引力が発生し、プルイン時における両者の密着性が向上する。従って、ＭＥＭＳ可変容量の容量比の増大を図ることができる。
【００９５】
尚、駆動電極２３は、下部電極１３ではなく、下部電極１４に電気的に接続してもよい。
【００９６】
３．  適用例  
図１８は、本発明の例に関わるＭＥＭＳ可変容量をアンテナ整合回路に適用した場合のシステムを示している。
【００９７】
ＭＥＭＳ可変容量ＶＣは、シリーズ型である。従って、第１ポートＰ１には、アンテナ２４と送受信回路２５の接続点を接続し、第２ポートＰ２には、電位差ＶP12を生成する第２電源回路ＰＳ２を接続する。
【００９８】
第２ポートＰ２と第２電源回路ＰＳ２との間には、第２電源回路ＰＳ２を高周波信号の経路からアイソレートするために、ＬＣ回路が接続される。
【００９９】
ここで、ＭＥＭＳ可変容量ＶＣをシャント型とした場合には、図１９に示すように、ＭＥＭＳ可変容量の一端は、アンテナ２４から送受信回路２５までの高周波信号の経路に接続され、その他端は、電源回路ＰＳ’に接続される。
【０１００】
つまり、図１８と図１９とを比較すれば明らかなように、本発明の例は、シリーズ型ＭＥＭＳ可変容量を使用する点に特徴を有する。
【０１０１】
４．  まとめ  
本発明の例によれば、大きな容量比を持つＭＥＭＳ可変容量を実現できる。
【０１０２】
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０１０３】
【図１】第１実施の形態のＭＥＭＳ可変容量システムを示す図。
【図２】第１実施の形態の駆動電圧Ｖactと電位差ＶP12の関係を示す波形図。
【図３】ＭＥＭＳ可変容量の構造例を示す平面図。
【図４】図３のＩＶ−ＩＶ線に沿う断面図。
【図５】図３のＶ−Ｖ線に沿う断面図。
【図６】電位差ＶP12により静電引力が発生する様子を示す図。
【図７】電位差ＶP12とプルイン電圧ＶPULL-INとの関係を示す図。
【図８】電位差ＶP12と最大容量Ｃmaxの関係を示す図。
【図９】第２実施の形態の駆動電圧Ｖactと電位差ＶP12の関係を示す波形図。
【図１０】図９の電位差ＶP12の変形例を示す波形図。
【図１１】第３実施の形態のＭＥＭＳ可変容量システムを示す図。
【図１２】第３実施の形態の駆動電圧Ｖact1,Ｖact2と電位差ＶP12の関係を示す波形図。
【図１３】第４実施の形態の駆動電圧Ｖact1,Ｖact2と電位差ＶP12の関係を示す波形図。
【図１４】図１３の電位差ＶP12の変形例を示す波形図。
【図１５】ＭＥＭＳ可変容量の構造例を示す平面図。
【図１６】図１５のＸＶＩ−ＸＶＩ線に沿う断面図。
【図１７】図１５のＸＶＩＩ−ＸＶＩＩ線に沿う断面図。
【図１８】適用例としてのアンテナ整合回路を示す回路図。
【図１９】比較例としてのアンテナ整合回路を示す回路図。
【符号の説明】
【０１０４】
１１：  半導体基板、  １２，１５，２０：  絶縁層、  １３，１４：  下部電極、  １６：  アンカー、  １７，１９：  導電層、  １８：  圧電層、  ２１，２３：  駆動電極（上部電極）、  ２２：  導電ピラー、  ２４：  アンテナ、  ２５：  送受信回路、  ＶＣ，ＶＣ１，ＶＣ２：  ＭＥＭＳ可変容量、  ＰＳ１：  第１電源回路、  ＰＳ２：  第２電源回路、  Ｐ１：  第１ポート、  Ｐ２：  第２ポート、  Ｌ：  インダクタ、  Ｃ：  キャパシタ。
【図１】
2008130613.tif 000003
【図２】
2008130613.tif 000004
【図３】
2008130613.tif 000005
【図４】
2008130613.tif 000006
【図５】
2008130613.tif 000007
【図６】
2008130613.tif 000008
【図７】
2008130613.tif 000009
【図８】
2008130613.tif 000010
【図９】
2008130613.tif 000011
【図１０】
2008130613.tif 000012
【図１１】
2008130613.tif 000013
【図１２】
2008130613.tif 000014
【図１３】
2008130613.tif 000015
【図１４】
2008130613.tif 000016
【図１５】
2008130613.tif 000017
【図１６】
2008130613.tif 000018
【図１７】
2008130613.tif 000019
【図１８】
2008130613.tif 000020
【図１９】
2008130613.tif 000021