(57)【要約】【課題】バッファメモリの容量を増加させることなく、コントローラの処理負荷を低減させる。【解決手段】コントローラと、ネットワークで接続された外部機器との間に介在するネットワーク制御回路であって、前記コントローラ及び共有メモリとバスにて接続されており、前記外部機器との間で、前記ネットワーク間におけるデータ伝送のための周期毎に予め定められた容量のデータの送受信を行う送受信部と、送受信のためのデータを格納するためのバッファメモリと、前記周期内のうち、前記コントローラが前記バスを使用していない所定期間において、前記バッファメモリの格納状態に応じて、前記容量以内のデータを前記バッファメモリから取り出して、前記共有メモリに書き込み、または前記共有メモリから読み出して、前記バッファメモリに格納するリードライト部とを含む。【選択図】図４
2008130043.tif 000002
【特許請求の範囲】
【請求項１】
コントローラと、ネットワークで接続された外部機器との間に介在するネットワーク制御回路であって、
前記コントローラ及び共有メモリとバスにて接続されており、
前記外部機器との間で、前記ネットワーク間におけるデータ伝送のための周期毎に予め定められた容量のデータの送受信を行う送受信手段と、
送受信のためのデータを格納するためのバッファメモリと、
前記周期内のうち、前記コントローラが前記バスを使用していない所定期間において、前記バッファメモリの格納状態に応じて、前記容量以内のデータを前記バッファメモリから取り出して、前記共有メモリに書き込み、または前記共有メモリから読み出して、前記バッファメモリに格納するリードライト手段と
を含むことを特徴とするネットワーク制御回路。
【請求項２】
前記ネットワーク制御回路は、
前記コントローラによりカウント値が設定され、その後デクリメント動作を行うカウント手段を含み、
前記所定期間とは、前記設定されたカウント値が初期値に戻るまでの期間である
ことを特徴とする請求項１記載のネットワーク制御回路。
【請求項３】
前記リードライト手段は、
前記コントローラより前記バスへのアクセス許可を示すバスアクセス許可信号を受信する受信手段を含み、
前記所定期間とは、前記受信手段がバスアクセス許可信号を受信している期間である
ことを特徴とする請求項１記載のネットワーク制御回路。
【請求項４】
前記リードライト手段は、
前記コントローラより前記バスの開放を要求する緊急バス開放要求信号を受信する受信手段と、
緊急バス開放要求信号がアサートされている期間、前記リードライト手段による処理を強制的に中断し、その後、緊急バス開放要求信号がネゲートされると、前記リードライト手段に処理を再開させる制御手段と
を含むことを特徴とする請求項２または３記載のネットワーク制御回路。
【請求項５】
前記データは、音楽データであり、符号化の際のサンプリングレートと同様の周期で前記送受信手段により送受信される
ことを特徴とする請求項２から４の何れかに記載のネットワーク制御回路。
【請求項６】
前記バッファメモリの容量は、前記外部機器に対して、前記周期内で送受信可能な最大データ量に基づく
ことを特徴とする請求項１記載のネットワーク制御回路。
【請求項７】
コントローラと、ネットワークで接続された外部機器との間に介在するネットワーク制御回路であって、
前記コントローラとバスにて接続されており、
前記外部機器との間で、前記ネットワーク間におけるデータ伝送のための周期毎に予め定められた容量のデータの送受信を行う送受信手段と、
送受信のためのデータを格納するためのバッファメモリと、
前記コントローラによる前記共有メモリへのアクセスを受け付ける受け付け手段と、
前記周期内に、前記バッファメモリに格納されている前記容量のデータを前記バスとは別のバスに接続されている共有メモリに書き込み、または前記共有メモリから前記容量のデータを読み出す第一リードライト手段と、
前記コントローラによる前記共有メモリへのアクセスを受け付けた場合に、前記共有メモリにアクセスし、前記共有メモリに対しデータのリードライトを行う第二リードライト手段と、
前記コントローラによる前記共有メモリへのアクセスを受け付けた場合に、前記受け付け手段によるアクセスの受け付けから前記第二リードライト手段による前記共有メモリへのアクセス終了までの間、前記コントローラによる前記共有メモリへの新たなアクセスを抑制するためのウェイト信号を前記コントローラに送信する送信手段と
を含むことを特徴とするネットワーク制御回路。
【請求項８】
前記コントローラによる前記共有メモリへのアクセスは、前記共有メモリにおける何れのアドレスへのアクセスか指定するものであり、
前記ネットワーク制御回路は、
前記共有メモリにおける所定のアドレス範囲を示す情報を格納している格納手段と、
前記コントローラが前記共有メモリにおける前記所定のアドレス範囲内のアドレスにアクセスしようとした場合に、前記コントローラのみを前記共有メモリにアクセスさせる制御手段と
を含むことを特徴とする請求項７記載のネットワーク制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バス調停技術に関する。
【背景技術】
【０００２】
従来、ＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）を用いたバス調停を行う技術が開示されている。例えば、一つのバスに複数のデバイスが接続されたシステムにおいて、あるデバイスがバスに接続された共有メモリに対してアクセスする場合には、コントローラに対してバスの開放要求を行い、コントローラからバスの開放承認を受けた後に共有メモリへのアクセスを行う（特許文献１参照）。
【０００３】
ところで、バスに接続されたデバイスが大容量のデータを共有メモリに記憶する場合がある。例えば、ネットワークで接続された外部機器との間でデータの送受信を行うネットワーク制御回路は、外部機器から受信したデータを共有メモリに記憶するが、データサイズがＣＤあるいはＤＶＤ１枚分に相当するサイズとなる場合がある。このような場合であっても、ネットワーク制御回路は共有メモリに対してアクセスする場合には、コントローラに対してバスの開放要求を行う必要がある。結果として、ネットワーク制御回路は大容量のデータを共有メモリに記憶するために、コントローラに対して頻繁にバスの開放要求を行うことになる。
【特許文献１】特開平７−２８７４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ネットワーク制御回路からのバスの開放要求が頻繁に発生すると、その都度コントローラはバスの開放処理を行う必要があり、処理の負荷が重くなるという問題がある。
これを解決するために、ネットワーク制御回路にデータを一時的に格納するための大容量のバッファメモリを搭載することで、バスの開放要求の発生頻度を減少させることも考えられるが、この場合には、ネットワーク制御回路に大きなリソースが求められることになり、コスト面から望ましくない。このように、コントローラの処理負荷とネットワーク制御回路に搭載するバッファメモリの容量は、トレードオフの関係にあり、両方の負担を軽減するのは困難である。
【０００５】
本発明は上記問題に鑑みてなされたものであって、バッファメモリの容量を増加させることなく、コントローラの処理負荷を低減させるネットワーク制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明はコントローラと、ネットワークで接続された外部機器との間に介在するネットワーク制御回路であって、前記コントローラ及び共有メモリとバスにて接続されており、前記外部機器との間で、前記ネットワーク間におけるデータ伝送のための周期毎に予め定められた容量のデータの送受信を行う送受信手段と、送受信のためのデータを格納するためのバッファメモリと、前記周期内のうち、前記コントローラが前記バスを使用していない所定期間において、前記バッファメモリの格納状態に応じて、前記容量以内のデータを前記バッファメモリから取り出して、前記共有メモリに書き込み、または前記共有メモリから読み出して、前記バッファメモリに格納するリードライト手段とを含むことを特徴とするネットワーク制御回路である。
【発明の効果】
【０００７】
本発明は、上記の構成を備えることにより、ネットワーク制御回路は前記コントローラに対しバスの開放要求を行うことなく、共有メモリにアクセスすることができる。したがって、コントローラはバスの開放処理を行う必要がなく、コントローラにおける処理効率を向上させることができる。
また、前記周期内のうち、前記コントローラが前記バスを使用していない所定期間において、ネットワーク制御回路による前記共有メモリへのアクセス期間が確保される。これにより、前記アクセス期間において、バッファメモリの格納状態に応じて、最大で前記周期内で送受信可能なデータ量と同様のデータ量を、共有メモリに書き込み、あるいは共有メモリから読み出すことができる。すなわち、各周期毎に予め定められた容量のデータを送受信しても、当該周期内において、同様のデータ量を共有メモリに書き込み、あるいは共有メモリから読み出すことができるので、大容量のバッファメモリを搭載する必要はない。
【０００８】
ここで、前記ネットワーク制御回路は、前記コントローラによりカウント値が設定され、その後デクリメント動作を行うカウント手段を含み、前記所定期間とは、前記設定されたカウント値が初期値に戻るまでの期間であるとしてもよい。
これにより、簡単な構成でネットワーク制御回路のアクセス期間を確保することができ、コントローラにより設定されたカウント値が初期値に戻るまでの期間において、ネットワーク制御回路による前記共有メモリへのアクセス期間が確保されるため、大容量のバッファメモリを搭載する必要はない。また、コントローラは全てのバス管理を自身ですることができるので、性能の見積もりが容易になる。
【０００９】
ここで、前記リードライト手段は、前記コントローラより前記バスへのアクセス許可を示すバスアクセス許可信号を受信する受信手段を含み、前記所定期間とは、前記受信手段がバスアクセス許可信号を受信している期間であるとしてもよい。
これにより、簡単な構成でネットワーク制御回路のアクセス期間を確保することができ、前記受信手段がバスアクセス許可信号を受信している期間において、ネットワーク制御回路による前記共有メモリへのアクセス期間が確保されるため、大容量のバッファメモリを搭載する必要はない。また、コントローラは全てのバス管理を自身ですることができるので、性能の見積もりが容易になる。
【００１０】
ここで、前記リードライト手段は、前記コントローラより前記バスの開放を要求する緊急バス開放要求信号を受信する受信手段と、緊急バス開放要求信号がアサートされている期間、前記リードライト手段による処理を強制的に中断し、その後、緊急バス開放要求信号がネゲートされると、前記リードライト手段に処理を再開させる制御手段とを含むとしてもよい。
【００１１】
これにより、ネットワーク制御回路がバスを使用している場合において、コントローラに緊急の処理が要求された場合であっても、コントローラは処理を実行することができる。
ここで、コントローラと、ネットワークで接続された外部機器との間に介在するネットワーク制御回路であって、前記コントローラとバスにて接続されており、前記外部機器との間で、前記ネットワーク間におけるデータ伝送のための周期毎に予め定められた容量のデータの送受信を行う送受信手段と、送受信のためのデータを格納するためのバッファメモリと、前記コントローラによる前記共有メモリへのアクセスを受け付ける受け付け手段と、前記周期内に、前記バッファメモリに格納されている前記容量のデータを前記バスとは別のバスに接続されている共有メモリに書き込み、または前記共有メモリから前記容量のデータを読み出す第一リードライト手段と、前記コントローラによる前記共有メモリへのアクセスを受け付けた場合に、前記共有メモリにアクセスし、前記共有メモリに対しデータのリードライトを行う第二リードライト手段と、前記コントローラによる前記共有メモリへのアクセスを受け付けた場合に、前記受け付け手段によるアクセスの受け付けから前記第二リードライト手段による前記共有メモリへのアクセス終了までの間、前記コントローラによる前記共有メモリへの新たなアクセスを抑制するためのウェイト信号を前記コントローラに送信する送信手段とを含むことを特徴とするネットワーク制御回路としてもよい。
【００１２】
これにより、コントローラはネットワーク制御回路の前記バスへのアクセス制御を行う必要がないので、コントローラにおける処理を軽減することができる。また、ネットワーク制御回路は周期内に送受信可能なデータ量と同様のデータ量を、前記周期内に、前記共有メモリに書き込み、または前記共有メモリから読み出すことができるので、大容量のバッファメモリを搭載する必要はない。
【００１３】
ここで、前記コントローラによる前記共有メモリへのアクセスは、前記共有メモリにおける何れのアドレスへのアクセスか指定するものであり、前記ネットワーク制御回路は、前記共有メモリにおける所定のアドレス範囲を示す情報を格納している格納手段と、前記コントローラが前記共有メモリにおける前記所定のアドレス範囲内のアドレスにアクセスしようとした場合に、前記コントローラのみを前記共有メモリにアクセスさせる制御手段とを含むとしてもよい。
【００１４】
これにより、例えばコントローラが共有メモリのデータを用いた演算処理を一定時間内に行わなければいけない場合において、アクセスタイムの伸長を回避することができるので、演算処理を一定時間内に終えることを保障することができる。
【発明を実施するための最良の形態】
【００１５】
（実施の形態１）
＜概要＞
先ず始めに、本発明に係るネットワーク制御回路３０の概要について説明する。図１に示すシステムは、カーナビゲーション装置１００、ＣＤチェンジャー２００、及びネットワーク３００を含んで構成される車載ネットワークシステムである。車載ネットワークは、車内でＤＶＤの映像などを楽しむためのマルチメディア用ネットワークであり、例えば、ＭＯＳＴ（Ｍｅｄｉａ  Ｏｒｉｅｎｔｅｄ  Ｓｙｓｔｅｍｓ  Ｔｒａｎｓｐｏｒｔ）である。ＭＯＳＴはプラスチック光ファイバ（ＰＯＦ）を使用したリングトポロジを基本としたネットワークであり、カーナビゲーション装置やオーディオ、ＥＴＣ（Ｅｌｅｃｔｒｏｎｉｃ  Ｔｏｌｌ  Ｃｏｌｌｅｃｔｉｏｎ）などの機器が相互接続される。
【００１６】
本発明に係るネットワーク制御回路３０は、カーナビゲーション装置１００内に用いられ、ネットワーク３００を介してＣＤチェンジャー２００との間でデータの送受信を行う機能を有する。送受信の対象となるデータは、例えば、地図情報や音楽データ等である。
以上が、ネットワーク制御回路３０の概要である。
続いて、本発明に係るネットワーク制御回路３０について図面を参照しながらさらに詳細に説明する。
＜構成＞
図２は、カーナビゲーション装置１００の内部構成を示す構成図である。図２に示すように、カーナビゲーション装置１００は、コントローラ１０、メモリ回路２０、及びネットワーク制御回路３０を含んで構成される。
【００１７】
コントローラ１０、メモリ回路２０、及びネットワーク制御回路３０はそれぞれ相互に、アドレスバス４１及びデータバス４２で接続されている。コントローラ１０は、リードライト信号４３と、ネットワーク制御回路３０にアクセスするときにアサートされるセレクト信号４４と、メモリ回路２０にアクセスするときにアサートされるセレクト信号４５とをネットワーク制御回路３０に出力する。ネットワーク制御回路３０は、メモリ回路２０にアクセスするときにアサートされるセレクト信号４７と、リードライト信号４８とをメモリ回路２０に出力する。
【００１８】
なお、これ以降の説明ではアドレスバス４１、データバス４２、及びリードライト信号４８をまとめてバスと称して説明を行う。
（コントローラ１０のリードライト機能）
コントローラ１０は、メモリ回路２０にアクセスし、データを書き込み、あるいは読み込む機能を有する。
（コントローラ１０のアクセスタイム設定機能）
コントローラ１０は、キャッシュとの間でデータを送受信する場合などのように、メモリ回路２０にアクセスしない場合に、所定の期間、バスの占有主体をネットワーク制御回路３０に移す機能を有する。具体的には、ネットワーク制御回路３０に搭載されたカウンタ３３にアクセス許可期間を設定することによりバスの占有主体を移す。所定の期間とは、例えば、ネットワーク３００の基本周期内における所定の期間であり、ネットワーク制御回路３０がネットワーク３００の基本周期内に受信可能なデータ量をメモリ回路２０に書き込むのに必要な期間である。ここでネットワーク３００の基本周期とは、１フレームを送信または受信するのに要する期間、すなわち、フレームにおけるプリアンブルを検出してから次のフレームにおけるプリアンブルを検出するまでの期間である。フレームについては後述する。
【００１９】
これにより、ネットワーク３００の基本周期内において、コントローラ１０がメモリ回路２０にアクセスしていない所定の期間を、ネットワーク制御回路３０によるバスの占有期間とするので、ネットワーク制御回路３０におけるバッファメモリ３２の大容量化を妨げることができる。なお、アクセス許可期間を設定するタイミングは、コントローラ１０がメモリ回路２０にアクセスしていない時点であればよく、特に限定されない。例えば、コントローラ１０の設定により、基本周期内のうち、コントローラ１０による最初のメモリ回路２０へのアクセスが終了した時点で行うとしてもよい。ただし、基本周期内において、ネットワーク制御回路３０が予め定められたアクセス許可期間だけメモリ回路２０にアクセスできることを保障できるタイミングで設定する。なお、コントローラ１０がメモリ回路２０にアクセスする頻度はシステムに依存する。
（コントローラ１０の緊急バス解放要求機能）
コントローラ１０は、ネットワーク制御回路３０がバスを使用している場合において、緊急の処理を行う必要があるときに、緊急バス解放要求信号４６をネットワーク制御回路３０に出力する機能を有する。緊急バス解放要求信号４６は、ネットワーク制御回路３０のバスへのアクセスを強制的に中断して、コントローラ１０にバスへのアクセス権を移すものである。
【００２０】
このように、緊急バス解放要求機能を有することで、ネットワーク制御回路３０がバスを使用している場合であっても、コントローラ１０の処理環境を確保することができる。
（コントローラ１０の通常機能）
コントローラ１０は、カーナビゲーション装置１００全体の各種制御や各種演算を行う。例えば、道路情報に基づいて図示しない表示装置に道路地図を表示させ、図示しないＧＰＳ等の位置検出装置の検出に基づいて車両の現在位置および進行方向を示すポインタを表示させる。
【００２１】
なお、コントローラ１０は、ネットワーク３００の基本周期と同じ周期で動作するが、通常は誤差が生じる。
メモリ回路２０は、例えば、フラッシュメモリである。コントローラ１０、及びネットワーク制御回路３０によりデータが書き込まれる。
ネットワーク制御回路３０は、ネットワーク制御部３１、バッファメモリ３２、カウンタ３３、バスアクセス回路３４を含んで構成される。
【００２２】
ネットワーク制御部３１は、ネットワーク３００で接続されたＣＤチェンジャー２００からデータを受信し、受信したデータをバッファメモリ３２に格納する機能を有する。また、バッファメモリ３２に格納されているデータをＣＤチェンジャー２００に送信する機能を有する。この際、ネットワーク制御部３１はデータ転送サイズに従い、当該サイズ分のデータをバッファメモリ３２から読み出し、ＣＤチェンジャー２００に送信する。
【００２３】
バッファメモリ３２には、ネットワーク制御部３１により、ＣＤチェンジャー２００から受信したデータが格納される。また、バスアクセス回路３４により、メモリ回路２０に記憶されているデータが格納される。また、バッファメモリ３３は、バスアクセス回路３４にエンプティ信号４９を出力する。エンプティ信号４９は、バッファメモリ３２にデータが格納されていない場合にアサートされる信号である。
【００２４】
カウンタ３３には、コントローラ１０よりネットワーク制御回路３０のバスへのアクセス許可期間が設定される。カウンタ３３は、アクセス許可期間が設定された後、自動的にデクリメント動作を行う機能を有する。また、バスアクセス回路３４にカウンタ一致信号５０を出力する。カウンタ一致信号５０は、カウンタ値が初期値の場合にアサートされる信号である。具体的には初期値は０である。
（バスアクセス回路３４のインタフェース機能）
バスアクセス回路３４は、バスとのインタフェースである。すなわち、コントローラ１０がネットワーク制御回路３０の内部回路にアクセスするときのインタフェースとしての機能を有し、コントローラ１０がメモリ回路２０にアクセスするときのインタフェースとしての機能も有する。コントローラ１０がメモリ回路２０にアクセスするときのインタフェースとしての機能を果たす場合において、コントローラ１０から出力されたセレクト信号４５はセレクト信号４７として、リードライト信号４３はリードライト信号４８として、メモリ回路２０に出力する。
【００２５】
また、バスアクセス回路３４は、バッファメモリ３２に格納されたデータをメモリ回路２０に書き込む機能を有し、メモリ回路２０に記憶されているデータを読み出し、バッファメモリ３２に格納する機能を有する。かかる機能を果たす場合においては、バスアクセス回路３４がセレクト信号４７、及びリードライト信号４８を生成する。
このように、バスアクセス回路３４はコントローラ１０からのアクセスとネットワーク制御回路３０からのアクセスに応じて適切に、セレクト信号４７、及びリードライト信号４８を生成する機能を有する。
（バスアクセス回路３４のリードライト機能）
バスアクセス回路３４は、ネットワーク制御回路３０がメモリ回路２０にアクセスする場合において、エンプティ信号４９、及びカウンタ一致信号５０の状態に応じて、メモリ回路２０へのアクセスを行う。具体的には、ＣＤチェンジャー２００からデータを受信する場合には、エンプティ信号４９、及びカウンタ一致信号５０がネゲートされているときに、バッファメモリ３２からデータを読み出し、メモリ回路２０に書き込む。ＣＤチェンジャー２００にデータを送信する場合には、カウンタ一致信号５０がネゲートされているときにメモリ回路２０からデータを読み出し、バッファメモリ３２にデータを格納する。
＜データ＞
続いて、本発明に係るデータ構造について説明する。図３はＭＯＳＴにおけるデータのデータ構造を示す図である。ＭＯＳＴのデータは、基本周期を単位として転送される。ＭＯＳＴの基本周期におけるデータは、６４バイトで構成され、例えば、ＣＤのサンプリングレートである４４．１ｋＨｚと同じフレームレートで送信される。４４．１ｋＨｚのサンプリングレートで２２．５Ｍｂｐｓのデータ転送速度になる。
【００２６】
また、ネットワーク３００上には一つだけタイミングマスタが存在し、ネットワーク制御回路３０、及びＣＤチェンジャー２００は、タイミングマスタのクロックソースに同期して動作する。ＭＯＳＴデータもクロックソースに同期して転送される。基本周期におけるＭＯＳＴデータの各フィールドは図３のように規定されている。同期データと非同期データの領域は合わせて６０バイト分になるが、同期データと非同期データの境界はシステムによって可変である。データの領域は、ネットワーク制御回路３０を含む複数のデバイスにより時分割に使用される。ここで、図３に示される１フレームとは、ネットワーク制御回路３０が基本周期内に送受信可能なデータ量であり、データ領域６０バイトのうちの所定の領域である。以下のタイムチャートでは、１フレームは４バイトであるとして説明する。また、制御チャネルが２バイト、そのほかプリアンブルやパリティなどが２バイトである。また、基本周期におけるＭＯＳＴのデータにはデータ転送サイズが含まれる。制御チャネルは機器の操作、例えば、ＣＤチェンジャーの「再生」や「停止」などのアプリケーションメッセージや、ネットワーク管理情報をやり取りするコントロールメッセージを転送するために使用される。プリアンブルは、ＭＯＳＴのデータの先頭を表す４ビットのデータである。プリアンブルからネットワークの基本周期は開始する。パリティは、データのエラー検出のための１ビットのデータである。データ転送サイズは、転送すべきデータのサイズを示す情報である。なお、制御チャネルには基本周期におけるＭＯＳＴデータ当たり２バイトが割り当てられているが、実際には１６周期分のデータからなる３２バイト単位で制御メッセージが転送される。
＜タイムチャート＞
次に、図４を用いてＣＤチェンジャー２００からのデータ受信時におけるネットワーク制御回路３０のバスへのアクセス仕様を説明する。本図はネットワーク３００の基本周期をＴｃｙｃｌｅとし、Ｔｃｙｃｌｅ内にネットワーク制御回路３０がＣＤチェンジャー２００から４バイトのデータを受信する時のバスへのアクセスを示している。ただし、ここではアクセス許可期間の設定は、上記で例示したように、基本周期内のうち、コントローラ１０による最初のメモリ回路２０へのアクセスが終了した時点で行われるものとする。
【００２７】
図中における第一段は、バスの占有状態を示す。また、実際にバスにアクセスをしている期間を矢印（図中の←→）で表現し、そのアクセスを行っているデバイスを矢印の上に記載している。第二段は、バスの占有主体の遷移を示す。また、バスに対してアクセスが許可されているデバイスを記載している。第三段は、カウンタ３３のカウント値の変移を示す。第四段は、カウンタ一致信号５０の状態を示す。第五段は、エンプティ信号４９の状態を示す。
【００２８】
本図に示すように、ネットワーク３００の基本周期の開始から（Ａ）点までは、コントローラ１０がバスの占有主体であり、バスの占有状態から明らかなように、コントローラ１０はバスにアクセスしている。よって、（Ａ）点にてアクセスが終了すると、ネットワーク制御回路３０にアクセス許可期間を設定する。すなわち、図中の（Ａ）点にて、コントローラ１０はカウンタ３３に“４”を書き込む。カウンタ３３はその後、自動的にデクリメント動作を行い、（Ｂ）点にてカウント値が初期値に戻っている。しかし、（Ａ）点から（Ｂ）点までの期間において、エンプティ信号４９はアサートされたままである。すなわち、未だバッファメモリ３２にデータは受信されておらず、バスの占有状態からも明らかなように、実際にバスにアクセスしデータを書き込むことはできない。
【００２９】
次に（Ｃ）点では、ＣＤチェンジャー２００からの受信データがバッファメモリ３２に格納されたため、エンプティ信号４９がネゲートされたことを示している。また、（Ｄ）点は、基本周期内で受信すべきデータ量の全てを受信し終えた点を示している。当該基本周期内では、ネットワーク制御回路３０はすでに（Ａ）点から（Ｂ）点において、アクセス許可期間を与えられているので、これ以上与えられることはない。すなわち、（Ｂ）点以降の「バスの占有主体」は再びコントローラ１０に戻り、コントローラ１０がバスにアクセスする。
【００３０】
続いて（Ｅ）点は、次の周期におけるデータの受信開始点を示しており、（Ｇ）点は、基本周期内で受信すべきデータ量の全てを受信し終えた点を示している。この期間において、新たに４バイトのデータを受信することになる。
新たな周期の開始から（Ｆ）点までは、コントローラ１０がバスの占有主体であり、バスの占有状態から明らかなように、当該期間内に一度だけコントローラ１０はバスにアクセスしている。よって、（Ｆ）点にてアクセスが終了すると、ネットワーク制御回路３０にアクセス許可期間を設定する。すなわち（Ｆ）点にて、コントローラ１０はカウンタ３３に“４”を書き込む。カウンタ３３はその後、自動的にデクリメント動作を行い、（Ｈ）点にてカウント値が初期値に戻っている。ここで（Ｆ）点から（Ｈ）点までは「バスの占有主体」がネットワーク制御回路３０に移り、エンプティ信号４９及びカウンタ一致信号５０はネゲートされているので、この期間にメモリ回路２０への受信データの書き込みを行う。
【００３１】
（Ｈ）点では、カウンタ３３が初期値に戻るため、カウンタ一致信号５０がアサートされている。しかし、メモリ回路２０に４バイト分の受信データの書き込みが完了したものの、当該周期内で新たにデータを受信しているため、エンプティ信号４９はアサートされることはない。なお、（Ｈ）点以降の「バスの占有主体」は再びコントローラ１０に戻り、コントローラ１０がバスにアクセスする。
【００３２】
なお、上述したカウンタ３３の設定値はＴｃｙｃｌｅ内にネットワーク制御回路３０がメモリ回路２０に対してアクセスする回数と同一にしている。つまり、Ｔｃｙｃｌｅ内にＣＤチェンジャー２００から受信するデータ量（４バイト）と、ネットワーク制御回路３０がメモリ回路２０に対して書き込むデータ量（４バイト）を同一にすることで、バッファメモリ３２は少なくともＴｃｙｃｌｅ内でＣＤチェンジャー２００から受信する最大データ量の倍の容量、すなわち８バイトを備えていればよいことになる。これはつまり、構築するシステムに応じてバッファメモリ３２の容量を最適化できることを表している。
【００３３】
また、アクセス許可期間内にメモリ回路２０書き込むデータ量はバッファメモリ３２の格納状況に応じて異なり、例えば、ネットワーク３００からの受信が完了しておらず、２バイトしかバッファメモリ３２に格納されていない場合には、当該期間内に２バイトのデータのみがメモリ回路２０に書き込まれることになる。しかし、その場合であっても、次の基本周期内の所定期間においてアクセス許可期間が与えられるため、バッファメモリ３２に格納されるデータの容量が８バイトを超えることはない。
【００３４】
続いて、図５は、図４に示したタイムチャートにおけるバッファメモリ３２に格納されるデータ容量の変移を示す図である。縦軸はバッファメモリ３２に格納されているデータ容量の変移を示す。横軸は周期を示す。基本周期内の（Ｃ）点から（Ｄ）点において、４バイトのデータがバッファメモリ３２に格納されている。基本周期内で受信できるデータ量は４バイトであるので、当該周期内では、これ以上のデータがバッファメモリ３２に格納されることはない。次の周期の（Ｅ）点から（Ｇ）点において、再び４バイトのデータが格納されている。すなわち、（Ｇ）点においては、バッファメモリ３２に８バイトのデータが格納されているはずであるが、（Ｆ）点において、カウンタ３３にアクセス許可期間が設定されるため、（Ｆ）点から（Ｈ）点において、４バイトのデータがメモリ回路２０に書き込まれることになる。つまり、ＦＩＦＯ方式により、（Ｃ）点から（Ｄ）点において格納された４バイトのデータが、（Ｆ）点から（Ｈ）点において、メモリ回路２０に書き込まれるため、（Ｈ）点においてバッファメモリ３２に格納されているデータの容量は８バイトではなく、４バイトになる。なお、（Ｆ）点から（Ｇ）点においては、バッファメモリ３２へのデータの格納と、メモリ回路２０へのデータの書き込みとが同時に行われることになる。
【００３５】
このように、基本周期内において４バイトのデータをメモリ回路２０に書き込む期間をネットワーク制御回路３０に確保してやることにより、バッファメモリ３２は８バイトを備えていればよいので、バッファメモリ３２の大容量化を防ぐことができる。
一方、ネットワーク３００に対してデータ送信する場合も同様にＴｃｙｃｌｅ内にネットワーク制御回路３０が４バイト分の送信データをメモリ回路２０からリードし、ネットワーク３００に対して送信する。
＜緊急バス開放要求信号４６が出力された場合のタイムチャート＞
続いて、コントローラ１０からネットワーク制御回路３０に緊急バス開放要求信号４６が出力された場合について、図６を用いて説明する。図６における第一段から第五段までは、図４と同様である。第六段は、緊急バス開放要求信号４６の状態を示す。
【００３６】
図中の（Ａ）点では、ＣＤチェンジャー２００からの受信データがバッファメモリ３２に格納されたため、エンプティ信号４９がネゲートされたことを示している。ネットワーク３００の基本周期の開始から（Ｂ）点までは、コントローラ１０がバスの占有主体であり、バスの占有状態から明らかなように、コントローラ１０はバスにアクセスしている。よって、（Ｂ）点にてアクセスが終了すると、ネットワーク制御回路３０にアクセス許可期間を設定する。すなわち、（Ｂ）点にて、コントローラ１０はカウンタ３３に“４”を書き込む。カウンタ３３はその後、自動的にデクリメント動作を行うが、（Ｃ）点において緊急バス解放要求信号４６がアサートされている。これにより、ネットワーク制御回路３０はバスへのアクセスを停止した後に、（Ｃ）点にて「バスの占有主体」をコントローラ１０に戻す。これ以降はコントローラ１０がバスを占有し、「バスの占有主体」をネットワーク制御回路３０に戻す直前の（Ｄ）点でカウンタ３３の値をリードし、ネットワーク制御回路３０のバスへのアクセス残存時間を確認する。その後、（Ｅ）点にて緊急バス解放要求信号４６をネゲートして「バスの占有主体」をネットワーク制御回路３０に移すことで、（Ｅ）点から（Ｆ）点まではネットワーク制御回路３０がバスを占有する。
【００３７】
このように本機能により、コントローラ１０のバスに対する緊急のアクセスが可能となる。
なお、ある周期内に緊急バス解放要求信号４６がアサートされることにより、ネットワーク制御回路３０はバスへのアクセスを停止した後に、「バスの占有主体」をコントローラ１０に戻すが、コントローラ１０がバスを占有する期間が長期に亘り、当該周期内にネットワーク制御回路３０に対し、メモリ回路２０への所定期間のアクセスを保障できない場合が考えられる。この場合には、次の周期にて調整するようにしてもよい。すなわち、ある周期内において、カウント値として２を保持したまま、次の周期に入った場合には、当該周期内においては、カウント値として６だけメモリ回路２０にアクセスできるようにするとしてもよい。
【００３８】
なお、システムによっては上記の緊急バス解放要求信号４６を受け付けたことを示す信号や、カウンタ一致信号５０をコントローラ１０に対して出力することも可能である。
また、図７に示すようにカウンタ一致信号に相当するバスアクセス許可信号５１をコントローラ１０ａからバスアクセス回路３４ａに直接出力するとしてもよい。バスアクセス許可信号５１はコントローラ１０ａの汎用ポートを使用すればよく、バスへのアクセスを行う時に汎用ポートを“１”とし、バスへのアクセスを終了する時に“０”になるよう出力ポートの値を変更すればよい。この場合には、汎用ポートはコントローラ１０ａの内部資源のため、コントローラ１０ａから見て外部資源にあたるカウンタへのライトアクセスよりも早く、かつ容易に行えるというメリットがある。
【００３９】
以上のように本実施形態によれば、ネットワークの基本周期（Ｔｃｙｃｌｅ）内のうち、所定期間をネットワーク制御回路３０のアクセス時間として確保し、当該所定期間内に基本周期内に送受信可能なデータ量をメモリ回路２０に書き込み、あるいはメモリ回路２０から読み出すことで、ネットワーク制御回路３０に搭載されるバッファメモリ３２はネットワーク３００の基本周期内に送受信できる最大データ量の倍の容量を備えていればよいので、ネットワーク制御回路３０に大容量のバッファメモリ３２を搭載する必要はない。また、コントローラ１０のバス開放処理をなくすことで、システム全体の処理効率を向上させることができる。
（第二実施形態）
続いて、第二実施形態について説明する。第二実施形態は、ネットワーク制御回路３０ｂがコントローラ１０ｂに対してウェイト信号７０を送出することによりアクセス制御する実施の形態である。
【００４０】
図８は、第二実施形態におけるカーナビゲーション装置１００ｂの内部構成を示す内部構成図である。図８に示すように、カーナビゲーション装置１００ｂは、コントローラ１０ｂ、メモリ回路２０、及びネットワーク制御回路３０ｂを含んで構成される。ただし、コントローラ１０ｂとネットワーク制御回路３０ｂとはそれぞれ、アドレスバス６１、データバス６２、リードライト信号６３、コントローラ１０ｂがネットワーク制御回路３０ｂにアクセスするときにアサートされるセレクト信号６４、コントローラ１０ｂがメモリ回路２０にアクセスするときにアサートされるセレクト信号６５、及びネットワーク制御回路３０ｂがコントローラ１０ｂに対してアクセス制御を行うためのウェイト信号７０で接続されており、また、ネットワーク制御回路３０ｂと、メモリ回路２０とはそれぞれ、アドレスバス６６、データバス６７、リードライト信号６８、及びセレクト信号６９で接続されている。
【００４１】
コントローラ１０ｂは、メモリ回路２０にアクセスし、データを書き込み、あるいは読み込む機能を有する。また、ネットワーク制御回路３０ｂからウェイト信号７０を受信する。ウェイト信号７０は、メモリ回路２０へのアクセスが開始された時に“０”に変化し、メモリ回路２０へのアクセスが完了した時に“１”に変化する信号である。
メモリ回路２０は、第一実施形態と同様である。
【００４２】
ネットワーク制御回路３０ｂは、ネットワーク制御部３１、バッファメモリ３２、バスアクセス回路３４ｂ、及びエリアレジスタ３５を含んで構成される。
ネットワーク制御部３１ｂは、ネットワーク３００で接続されたＣＤチェンジャー２００からデータを受信し、受信したデータをバッファメモリ３２に格納する機能を有する。また、基本周期内において、データ転送サイズに従い、共有メモリに記憶されている当該サイズ分のデータを取り出し、ＣＤチェンジャー２００に送信する機能を有する。
【００４３】
バッファメモリ３２は、第一実施形態と同様である。
バスアクセス回路３４ｂは、コントローラ１０ｂ、及びメモリ回路２０とはそれぞれ別のバスで接続されており、コントローラ１０ｂに対して、コントローラ１０ｂのアクセス制御を行うウェイト信号７０を出力する。
また、セレクト信号６９はセレクト信号６５と、ネットワーク制御回路３０ｂがメモリ回路２０にアクセスする時に生成するセレクト信号とを重畳したものであり、リードライト信号６８はリードライト信号６３と、ネットワーク制御回路３０ｂがメモリ回路２０にアクセスする時に生成するリードライト信号とを重畳したものであり、いずれもコントローラ１０ｂからのアクセスの有無、エリア一致信号７１の状態、及びエンプティ信号４９の状態に基づいて、バスアクセス回路３４ｂによりメモリ回路２０へのアクセス制御が行われる。
【００４４】
具体的には、バスアクセス回路３４ｂはコントローラ１０ｂによるメモリ回路２０へのアクセスがあった場合において、エリア一致信号７１の状態に応じて、ネットワーク制御回路３０ｂによるメモリ回路２０へのアクセスを制限する。すなわち、エリア一致信号４９がアサートされている場合には、コントローラ１０ｂからのアクセスのみがメモリ回路２０に対して行われる。
【００４５】
また、コントローラによるメモリ回路へのアクセスがない場合において、基本周期内にネットワーク３００の基本周期内に送受信可能なデータ量をメモリ回路に対しリードライトすべく、ネットワーク制御回路３０ｂからのアクセスがメモリ回路２０に対して行われる。より具体的には、ネットワーク制御回路３０ｂがメモリ回路２０にアクセスする場合において、エンプティ信号４９の状態に応じて、メモリ回路２０へのアクセスを行う。すなわち、ＣＤチェンジャー２００からデータを受信する場合には、エンプティ信号４９がネゲートされているときに、バッファメモリ３２からデータを読み出し、メモリ回路２０に書き込む。ただし、ＣＤチェンジャー２００にデータを送信する場合には、ネットワーク制御部３１ｂが基本周期内に、データ転送サイズに示されるサイズ分のデータをメモリ回路２０から読み出し、ＣＤチェンジャーに送信する。
【００４６】
エリアレジスタ３５には、メモリ回路２０における所定のアドレス範囲が設定される。ここで、所定のアドレス範囲とは、コントローラ１０ｂによるメモリ回路２０に対するアクセスにおいて、アクセススピードの低下が許容されないアドレス範囲を示す。また、エリアレジスタ３５は、バスアクセス回路３４ｂにエリア一致信号７１を出力する。エリア一致信号７１は、アドレスバスの値がエリアレジスタ３５に設定されたアドレスの範囲内であるときにアサートされる信号である。
＜データ受信時におけるタイムチャート＞
続いて、図９を用いてネットワーク３００からのデータ受信時におけるバスへのアクセス仕様を説明する。なお、図９ではネットワーク制御回路３０ｂはネットワーク３００からの受信データをメモリ回路２０の１１〜１４番地に順に格納していくものとする。また、エリアレジスタ３５には、２０番地〜５０番地のアドレス範囲が設定されているものとする。
【００４７】
図９において、第一段はアドレスバス６１を示す。第二段はセレクト信号６４を示す。第三段はリードライト信号６３を示す。第四段はウェイト信号７０を示す。第五段はアドレスバス６６を示す。第六段はセレクト信号６９を示す。第七段はリードライト信号６８を示す。第八段はエンプティ信号４９を示す。また、第一段、第五段における数字はメモリ回路２０の番地を示す。
【００４８】
（Ａ）期間ではコントローラ１０ｂがメモリ回路２０の１番地にアクセスしているが、この時点では、バッファメモリ３２にデータが格納されていないため、エンプティ信号４９はアサートされている。この時、アドレスバス６１、セレクト信号６４、リードライト信号６３は各々アドレスバス６６、セレクト信号６９、リードライト信号６８としてメモリ回路２０に対して出力される。また、コントローラ１０ｂはウェイト信号７０が“０”から“１”に変化するまで、アドレスバス６１、セレクト信号６４、リード／ライト信号６３を保持し続けなければならないものとする。
【００４９】
（Ｇ）点ではバッファメモリ３２にネットワーク３００からの受信データが格納されたことでエンプティ信号４９がネゲートされており、バスアクセス回路３４ｂはこれを受けて（Ｂ）期間の開始時点でメモリ回路２０へのライトアクセスを開始しようとする。しかしながら、この時にコントローラ１０ｂからメモリ回路２０の２番地に対するアクセスが同時に発生しているため、バスアクセス回路３４ｂは、まずバッファメモリ３２のデータをメモリ回路２０の１１番地に書き込んだ後に、コントローラ１０ｂの２番地へのアクセスを行う。この間、コントローラ１０ｂに対するウェイト信号７０は（Ａ）期間のアクセスに比べて伸長しており、コントローラ１０ｂはネットワーク制御回路３０ｂがメモリ回路２０にアクセスしたことを意識することなく、アクセスを完了する。エンプティ信号４９は、バッファメモリ３２のデータがメモリ回路２０の１１番地に書き込まれた後、アサートされる。
【００５０】
このように、コントローラ１０ｂはネットワーク制御回路３０ｂのバスへのアクセス制御を行う必要がない。
次に（Ｈ）点では、再びバッファメモリ３２にネットワーク３００からの受信データが格納されたことでエンプティ信号４９がネゲートされており、バスアクセス回路３４ｂはこれを受けて（Ｃ）期間の開始時点でメモリ回路２０へのライトアクセスを開始しようとする。（Ｃ）期間ではコントローラ１０ｂからのアクセスがないため、バスアクセス回路３４ｂはメモリ回路２０の１２番地に受信データを格納している。エンプティ信号４９は、バッファメモリ３２のデータがメモリ回路２０の１２番地に書き込まれた後、アサートされる。
【００５１】
次に、（Ｄ）期間ではコントローラ１０ｂが２５番地にアクセスしようとしているが、このアドレスはエリアレジスタ３５に設定されたアドレス範囲（２０番地〜５０番地）に含まれるため、この期間内ではコントローラ１０ｂからのアクセスのみがメモリ回路２０に対して行われる。これにより、（Ｂ）期間のようにウェイト信号７０が伸長されることがなく、コントローラ１０ｂは最短の時間でメモリ回路２０へのアクセスを完了することができる。これは、例えばコントローラ１０ｂが処理するタスクの中にメモリ回路２０のデータを用いた演算処理を一定時間内に行わなければいけない場合等、アクセスタイムの伸長を回避する必要がある場合に特に有効である。
【００５２】
次に（Ｉ）点では、再びバッファメモリ３２にネットワーク３００からの受信データが格納されたことでエンプティ信号４９がネゲートされている。（Ｅ）期間のコントローラ１０ｂによるメモリ回路２０へのアクセスは３番地で、エリアレジスタ３５の設定範囲外となるため、（Ｂ）期間と同様のアクセスが行われる。エンプティ信号４９は、バッファメモリ３２のデータがメモリ回路２０の１３番地に書き込まれた後、アサートされる。また（Ｊ）点では、再びバッファメモリ３２にネットワーク３００からの受信データが格納されたことでエンプティ信号４９がネゲートされており、（Ｆ）期間はコントローラ１０ｂからのアクセスがないため（Ｃ）期間と同様のアクセスが行われている。なお、（Ｆ）期間の最後でメモリ回路２０に４バイトの受信データを書き込む動作が完了し、エンプティ信号４９はアサートされる。
＜データ送信時におけるタイムチャート＞
続いて、図１０を用いてネットワーク３００からのデータ送信時におけるバスへのアクセス仕様を説明する。なお、図１０では、ネットワーク制御回路３０ｂはメモリ回路２０の１１〜１４番地に順にアクセスし、データを読み出し、読み出したデータをバッファメモリ３２に格納することなく、ネットワーク制御部３１ｂに送るものとする。また、エリアレジスタ３５には、２０番地〜５０番地のアドレス範囲が設定されているものとする。
【００５３】
図１０において、第一段はアドレスバス６１を示す。第二段はセレクト信号６４を示す。第三段はリードライト信号６３を示す。第四段はウェイト信号７０を示す。第五段はアドレスバス６６を示す。第六段はセレクト信号６９を示す。第七段はリードライト信号６８を示す。また、第一段、第五段における数字はメモリ回路２０の番地を示す。
（Ａ）期間ではコントローラ１０ｂがメモリ回路２０の１番地にアクセスしている。この時、アドレスバス６１、セレクト信号６４、リードライト信号６３は各々アドレスバス６６、セレクト信号６９、リードライト信号６８としてメモリ回路２０に対して出力される。また、コントローラ１０ｂはウェイト信号７０が“０”から“１”に変化するまで、アドレスバス６１、セレクト信号６４、リード／ライト信号６３を保持し続けなければならないものとする。
【００５４】
（Ｂ）期間の開始時点で、バスアクセス回路３４ｂはメモリ回路２０へのリードアクセスを開始しようとする。しかしながら、この時にコントローラ１０ｂからメモリ回路２０の２番地に対するアクセスが同時に発生しているため、バスアクセス回路３４ｂは、データ転送サイズに示されるサイズ分のデータを読み出し、ネットワーク制御部３１ｂに送信する。すなわち、メモリ回路２０の１１番地から１４番地までのデータを読み込み、ネットワーク制御部３１ｂにデータを送信した後に、コントローラ１０ｂの２番地へのアクセスを行う。この間、コントローラ１０ｂに対するウェイト信号７０は（Ａ）期間のアクセスに比べて伸長しており、コントローラ１０ｂはネットワーク制御回路３０ｂがメモリ回路２０にアクセスしたことを意識することなく、アクセスを完了する。
【００５５】
（Ｃ）期間ではコントローラ１０ｂがメモリ回路２０の１９番地にアクセスしており、（Ｄ）期間ではコントローラ１０ｂがメモリ回路２０の３番地にアクセスしている。
（補足）
以上、本発明に係るネットワーク制御装置について、実施の形態に基づいて説明したが、本発明は上記の実施の形態に限られないことは勿論である。
【００５６】
上記実施の形態では、ネットワークの基本周期とコントローラ１０の周期に誤差があることを前提としていたが、ネットワークの基本周期とコントローラ１０の周期が等価であることが保障される場合には、バッファメモリの容量をさらに低減することができる。基本周期内に受信したデータを当該基本周期内にメモリ回路２０に書き込め、あるいはメモリ回路２０から読み出すことができるようになるからである。すなわち、第一実施形態の例を用いると、Ｔｃｙｃｌｅ内にＣＤチェンジャー２００から受信するデータ量（４バイト）と、ネットワーク制御回路３０がメモリ回路２０に対して書き込むデータ量（４バイト）を同一にすることで、バッファメモリ３２の容量はＴｃｙｃｌｅ内でＣＤチェンジャー２００から受信する最大データ量（４バイト）とすることができる。
【００５７】
上記第二実施形態では、図８に示すように、コントローラからネットワーク制御回路に出力されるセレクト信号は、セレクト信号６４、６５の二本であったが、図１１のようにセレクト信号６５をなくしてコントローラとネットワーク制御回路３０ｃとをセレクト信号６４のみでアクセスするようにしてもよい。これにより、セレクト信号が１本しかない安価なコントローラ１０ｃでもシステムを構築することが可能になる。
【００５８】
上記実施の形態では、車載ネットワークはＭＯＳＴとしたが、これに限らず、ＣＡＮ(Ｃｏｎｔｒｏｌｌｅｒ  Ａｒｅａ  Ｎｅｔｗｏｒｋ)でもよいし、ＩＤＢ−１３９４でもよい。
上記実施の形態では、ネットワーク制御装置はカーナビゲーション装置に用いられるとしたが、これに限らない。例えば飛行機や電車、船舶などにおける車載ネットワークに接続される機器に用いられるとしてもよい。
【産業上の利用可能性】
【００５９】
本発明を構成するネットワーク制御回路は、製造産業において経営的に、また継続的及び反復的に製造し、販売することができる。特に、複数のデバイスがバスアクセスを行うシステムにおいて、バスアクセスの調停が頻繁に発生するシステムに用いられるネットワーク制御回路として有用である。
【図面の簡単な説明】
【００６０】
【図１】システム図である。
【図２】カーナビゲーション装置１００の内部構成を示す内部構成図である。
【図３】データ構造を示す図である。
【図４】ＣＤチェンジャー２００からのデータ受信時におけるネットワーク制御回路３０のバスへのアクセス仕様を示す図である。
【図５】バッファメモリ３２に格納されるデータ容量の変移を示す図である。
【図６】コントローラ１０からネットワーク制御回路３０に緊急バス開放要求信号４６が出力された場合におけるネットワーク制御回路３０のバスへのアクセス仕様を示す図である。
【図７】カーナビゲーション装置１００ａの内部構成を示す内部構成図である。
【図８】カーナビゲーション装置１００ｂの内部構成を示す内部構成図である。
【図９】ネットワーク３００からのデータ受信時におけるバスへのアクセス仕様を示す図である。
【図１０】ネットワーク３００からのデータ送信時におけるバスへのアクセス仕様を示す図である。
【図１１】カーナビゲーション装置１００ｃの内部構成を示す内部構成図である。
【符号の説明】
【００６１】
１００、１００ａ、１００ｂ、１００ｃ  カーナビゲーション装置
２００  ＣＤチェンジャー
３００  ネットワーク
１０、１０ａ、１０ｂ、１０ｃ  コントローラ
２０  メモリ回路
３０、３０ａ、３０ｂ、３０ｃ  ネットワーク制御回路
３１、３１ｂ  ネットワーク制御部
３２  バッファメモリ
３３  カウンタ
３４、３４ａ、３４ｂ、３４ｃ  バスアクセス回路
３５  エリアレジスタ
４１、６１、６６  アドレスバス
４２、６２、６７  データバス
４３、４８、６３、６８  リードライト信号
４４、４５、４７、６４、６５、６９  セレクト信号
４６  緊急バス開放要求信号
４９  エンプティ信号
５０  カウンタ一致信号
５１  バスアクセス許可信号
７０  ウェイト信号
７１  エリア一致信号
【図１】
2008130043.tif 000003
【図２】
2008130043.tif 000004
【図３】
2008130043.tif 000005
【図４】
2008130043.tif 000006
【図５】
2008130043.tif 000007
【図６】
2008130043.tif 000008
【図７】
2008130043.tif 000009
【図８】
2008130043.tif 000010
【図９】
2008130043.tif 000011
【図１０】
2008130043.tif 000012
【図１１】
2008130043.tif 000013