(57)【要約】【課題】伝送されるデータを複数のデータ列に分離して、並列処理を行う場合においても、使用する位相吸収メモリの数を増やさなくてすむ無瞬断切替装置を提供する。【解決手段】複数の伝送経路の無瞬断切替を行う無瞬断切替装置であって、複数の伝送経路から受信した受信データの各々を、複数のデータ列に分離して、分離したデータ列の各々のビット幅を拡張して、ビット幅を拡張した複数のデータ列を多重化したビット幅拡張データを位相吸収メモリに記憶する。そして、位相吸収メモリからビット幅拡張データを読み出して、読み出したビット幅拡張データを複数のデータ列に分離して、ビット幅を元に戻して、ビット幅を元に戻した複数のデータ列を多重化する。【選択図】図１
2008227892.tif 000002
【特許請求の範囲】
【請求項１】
複数の伝送経路の無瞬断切替を行う無瞬断切替装置であって、
前記複数の伝送経路から受信した受信データの各々を、複数のデータ列に分離する受信データ分離手段と、
前記受信データ分離手段により分離されたデータ列の各々のビット幅を拡張するビット幅変換手段と、
前記ビット幅変換手段によりビット幅を拡張された複数のデータ列を多重化してビット幅拡張データとするビット幅拡張データ多重化手段と、
前記ビット幅拡張データを記憶する位相吸収メモリと、
前記位相吸収メモリから前記ビット幅拡張データを読み出す読み出し手段と、
前記読み出し手段により読み出されたビット幅拡張データを、複数のデータ列に分離するビット幅拡張データ分離手段と、
前記ビット幅拡張データ分離手段により分離されたデータ列の各々のビット幅を、前記ビット幅変換手段によりビット幅が拡張される前のビット幅に戻すビット幅復元手段と、
前記ビット幅復元手段により元のビット幅に戻されたデータ列を多重化するビット幅復元データ多重化手段と、を有することを特徴とする無瞬断切替装置。
【請求項２】
前記ビット幅変換手段は、前記受信データ分離手段により分離されたデータ列の各々を分割して複数の分割データを得るデータ列分割手段と、
各々が前記分割データを記憶する複数の記憶手段と、
前記複数の記憶手段の各々からデータを読み出し、読み出したデータを並列にして１つのデータとするビット幅拡張手段と、を有することを特徴とする請求項１記載の無瞬断切替装置。
【請求項３】
前記ビット幅復元手段は、前記ビット幅拡張データ分離手段により分離されたデータ列の各々を分割して複数の分割データを得るデータ列分割手段と、
各々が前記分割データのビット幅を縮小する複数のビット幅縮小手段と、
各々が前記ビット幅縮小手段の各々によりビット幅を縮小されたデータを記憶する複数の記憶手段と、を有することを特徴とする請求項１記載の無瞬断切替装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、現用系伝送経路と予備系伝送経路の切り替えを無瞬断で行う無瞬断切替装置に関する。
【背景技術】
【０００２】
伝送システムでは、伝送経路に障害が発生した場合を考慮して、複数の伝送経路を設けている。そして、複数の伝送経路の内の１つを現用系伝送経路とし、残りを予備系伝送経路としている。現用系伝送経路で障害が発生した場合は、データの伝送を行う経路を予備系伝送経路に切り替えて、データの伝送を継続している。現用系伝送経路と予備系伝送経路では経路長が異なる場合があるため、現用系伝送経路を用いて伝送されるデータと、予備系伝送経路を用いて伝送されるデータとの間には、伝送遅延時間に差が生じることがある。伝送遅延時間に差がある状態で、現用系伝送経路と予備系伝送経路の切り替えを行うと、データの不連続が発生する。現用系伝送経路の伝送遅延時間が、予備系伝送経路の伝送遅延時間よりも遅れているときに、伝送経路を現用系伝送経路から予備系伝送経路に切り替えると、伝送遅延時間の差の分だけデータが失われる。逆に、予備系伝送経路の伝送遅延時間が、現用系伝送経路の伝送遅延時間よりも遅れているときに、伝送経路を現用系伝送経路から予備系伝送経路に切り替えると、伝送遅延時間の差の分だけデータが重複する。
【０００３】
無瞬断切替装置では、現用系伝送経路と予備系伝送経路との間の伝送遅延時間の差を、位相吸収メモリを用いて吸収することにより、データの不連続を発生させることなく、現用系伝送経路と予備系伝送経路の切り替えを行っている。無瞬断切替装置は、現用系伝送経路及び予備系伝送経路の各々から伝送されたデータを、それぞれ異なる位相吸収メモリに記憶している。そして、位相吸収メモリの各々から同一のデータを同時に読み出すことにより、現用系伝送経路及び予備系伝送経路の伝送遅延時間の差を吸収している（例えば、特許文献１〜３参照）。
【０００４】
しかし、伝送されるデータの容量が大きく（例えば、２．４Ｇｂｐｓ以上）なると、信号処理を行う速度を速くする必要があり、処理が困難となる。それ故、伝送されるデータを複数のデータ列に分離して、並列処理を行うことにより、信号処理を行う速度を低くする手段が用いられている。
【特許文献１】特開平１１−２２５０９５号公報
【特許文献２】特開平１１−２０５２６７号公報
【特許文献３】特開平１１−２８９２７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記した如く装置においては、伝送されるデータを複数のデータ列に分離して、並列処理を行っている。それ故、分離したデータ列の個数分の位相吸収メモリが必要となり、使用するメモリの個数が増加することになる。このように、多くのメモリを用いる場合、基盤におけるメモリの占有面積は大きくなり、装置の大きさが増加する。また、消費電力やコストも増加する。
【０００６】
本発明は上記した点に鑑みてなされたものであり、伝送されるデータを複数のデータ列に分離して、並列処理を行う場合においても、使用する位相吸収メモリの数を増やさなくてすむ無瞬断切替装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の無瞬断切替装置は、複数の伝送経路の無瞬断切替を行う無瞬断切替装置であって、複数の伝送経路から受信した受信データの各々を、複数のデータ列に分離する受信データ分離手段と、受信データ分離手段により分離されたデータ列の各々のビット幅を拡張するビット幅変換手段と、ビット幅変換手段によりビット幅を拡張された複数のデータ列を多重化してビット幅拡張データとするビット幅拡張データ多重化手段と、ビット幅拡張データを記憶する位相吸収メモリと、位相吸収メモリからビット幅拡張データを読み出す読み出し手段と、読み出し手段により読み出されたビット幅拡張データを、複数のデータ列に分離するビット幅拡張データ分離手段と、ビット幅拡張データ分離手段により分離されたデータ列の各々のビット幅を、ビット幅変換手段によりビット幅が拡張される前のビット幅に戻すビット幅復元手段と、ビット幅復元手段により元のビット幅に戻されたデータ列を多重化するビット幅復元データ多重化手段と、を有することを特徴とする。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施例について図面を参照しつつ詳細に説明する。
【０００９】
図１は、本発明に係る無瞬断切替装置の実施例を示している。無瞬断切替装置１は、伝送経路ａからの受信データａ及び伝送経路ｂからの受信データｂを受信して、受信データａ及び受信データｂの誤り検出を行う。そして、伝送経路ａ及び伝送経路ｂの内、誤りが検出されていない伝送経路を選択して、選択した伝送経路からの受信データを出力する。尚、ここでは伝送経路はＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）で構成されているとする。
【００１０】
受信データ分離手段２１ａは、伝送経路ａから受信した受信データａを、複数のデータ列、例えば、４個のデータ列に分離する。ＰＴＲ解釈部２２ａは、受信データ分離手段２１ａが分離した４個のデータ列の各々について、収容されたＶＣパス毎にＡＵポインタの解釈を行い、Ｊ１バイトの検出等を行う。ＭＦ検出部２３ａは、受信データ分離手段２１ａが分離した４個のデータ列の各々について、収容されたＶＣパス毎にマルチフレーム番号の検出を行う。誤り検出部２４ａは、受信データ分離手段２１ａが分離した４個のデータ列の各々について、収容されたＶＣパス毎にデータに誤りが発生しているかどうかを検出する。ビット幅変換手段２５ａは、受信データ分離手段２１ａが分離した４個のデータ列の各々について、データのビット幅を８ビットから３２ビットに拡張する。ビット幅拡張データ多重化手段２６ａは、ビット幅変換手段２５ａによりビット幅を８ビットから３２ビットに拡張された４個のデータ列を多重化して１個のビット幅拡張データとする。位相吸収メモリ２７ａは、メモリ制御部１１からの制御に従い、ビット幅拡張データを記憶する。また、位相吸収メモリ２７ａは、メモリ制御部１１からの制御に従い、記憶しているビット幅拡張データを読み出して、読み出したビット幅拡張データをビット幅拡張データ分離手段２８ａに向けて送出する。ビット幅拡張データ分離手段２８ａは、位相吸収メモリ２７ａから読み出されたビット幅拡張データを、再び４個のデータ列に分離する。ビット幅復元手段２９ａは、ビット幅拡張データ分離手段２８ａが分離した４個のデータ列の各々について、データのビット幅を３２ビットから８ビットに戻す。
【００１１】
受信データ分離手段２１ｂは、伝送経路ｂから受信した受信データｂを、複数のデータ列、例えば、４個のデータ列に分離する。ＰＴＲ解釈部２２ｂは、受信データ分離手段２１ｂが分離した４個のデータ列の各々について、収容されたＶＣパス毎にＡＵポインタの解釈を行い、Ｊ１バイトの検出等を行う。ＭＦ検出部２３ｂは、受信データ分離手段２１ｂが分離した４個のデータ列の各々について、収容されたＶＣパス毎にマルチフレーム番号の検出を行う。誤り検出部２４ｂは、受信データ分離手段２１ｂが分離した４個のデータ列の各々について、収容されたＶＣパス毎にデータに誤りが発生しているかどうかを検出する。ビット幅変換手段２５ｂは、受信データ分離手段２１ｂが分離した４個のデータ列の各々について、データのビット幅を８ビットから３２ビットに拡張する。ビット幅拡張データ多重化手段２６ｂは、ビット幅変換手段２５ｂによりビット幅を８ビットから３２ビットに拡張された４個のデータ列を多重化して１個のビット幅拡張データとする。位相吸収メモリ２７ｂは、メモリ制御部１１からの制御に従い、ビット幅拡張データを記憶する。また、位相吸収メモリ２７ｂは、メモリ制御部１１からの制御に従い、記憶しているビット幅拡張データを読み出して、読み出したビット幅拡張データをビット幅拡張データ分離手段２８ｂに向けて送出する。ビット幅拡張データ分離手段２８ｂは、位相吸収メモリ２７ｂから読み出されたビット幅拡張データを、再び４個のデータ列に分離する。ビット幅復元手段２９ｂは、ビット幅拡張データ分離手段２８ｂが分離した４個のデータ列の各々について、データのビット幅を３２ビットから８ビットに戻す。
【００１２】
選択制御部１２は、誤り検出部２４ａ及び誤り検出部２４ｂの誤り検出結果に基づいて、収容されたＶＣパス毎に伝送経路ａ及び伝送経路ｂの内、受信データに誤りが検出されていない伝送経路を選択する。選択部１３は、選択制御部１２が選択した伝送経路から受信したデータをＰＴＲ生成部１４に向けて送出する。ＰＴＲ生成部１４は、ＳＤＨフレームに対するＪ１バイトの位置からポインタを生成して、ポインタの付け替えを行う。ビット幅復元データ多重化手段１５は、分離している４個のデータ列を多重化して、元の１つのデータ列として出力する。
【００１３】
図２は、ビット幅変換手段２５ａの構成を示している。ビット幅変換手段２５ａは、４つのビット幅変換部２５１〜２５４から構成されている。ビット幅変換部２５１〜２５４の各々は、ビット幅が８ビットのデータを、ビット幅が３２ビットのデータに変換する。受信データ分離手段２１ａにより分離された４個のデータ列の各々は、ビット幅変換部２５１〜２５４の各々で、ビット幅を８ビットから３２ビットに拡張される。尚、図示しないがビット幅変換手段２５ｂもビット幅変換手段２５ａと同様の構成である。
【００１４】
図３は、ビット幅変換部２５１の構成を示している。入力された８ビットのデータは順次、メモリ３０１〜３０４に書き込まれる。そして、メモリ３０１〜３０４の各々から８ビットのデータを読み出して、読み出したデータを並列にすることで３２ビットのデータを生成する。尚、図示しないが他のビット幅変換部２５２〜２５４もビット幅変換部２５１と同様の構成である。
【００１５】
図４は、ビット幅復元手段２９ａの構成を示している。ビット幅復元手段２９ａは、４つのビット幅復元部２９１〜２９４から構成されている。ビット幅復元部２９１〜２９４の各々は、ビット幅が３２ビットのデータを、ビット幅が８ビットのデータに変換する。ビット幅拡張データ分離手段２８ａにより分離された４個のデータ列の各々は、ビット幅復元部２９１〜２９４の各々で、ビット幅を３２ビットから８ビットに戻される。尚、図示しないがビット幅復元手段２９ｂもビット幅復元手段２９ａと同様の構成である。
【００１６】
図５は、ビット幅復元部２９１の構成を示している。入力された３２ビットのデータは、ＶＣパス毎に分割されて、ビット幅縮小手段４０１〜４１２に入力される。ビット幅縮小手段４０１〜４１２の各々で、ビット幅を３２ビットから８ビットに縮小されたデータの各々は、ＶＣパス１用メモリ５０１〜ＶＣパス３６用メモリ５１２の各々に記憶される。そして、多重化部５００は、ＶＣパス１用メモリ５０１〜ＶＣパス３６用メモリ５１２から順次、８ビットのデータを読み出して出力する。尚、図示しないが他のビット幅復元部２９２〜２９４もビット幅復元部２９１と同様の構成である。
【００１７】
以下で、無瞬断切替装置１の動作について説明する。
【００１８】
伝送経路ａから受信した受信データは、受信データ分離手段２１ａにより、複数のデータ列、例えば、４個のデータ列に分離される。このときの受信データと、分離された４個のデータ列の状態を図６に示す。なお４個のデータ列に分離する時、どのＶＣパスをどの列にするかは図６に限ったものではなく、処理のし易いように変更してもかまわない。受信データ６００は、４個のデータ列６０１〜６０４に分離されている。ここで、受信データ６００及びデータ列６０１〜６０４に付されている番号は、無瞬断切替装置１に収容されているＶＣパスの番号に対応している。ここでは、無瞬断切替装置１に４８個のＶＣパスが収容されているとする。受信データ６００の中で、ＶＣパス番号１〜４、ＶＣパス番号１７〜２０及びＶＣパス番号３３〜３６のデータは、データ列６０１に分離されている。受信データ６００の中で、ＶＣパス番号５〜８、ＶＣパス番号２１〜２４及びＶＣパス番号３７〜４０のデータは、データ列６０２に分離されている。受信データ６００の中で、ＶＣパス番号９〜１２、ＶＣパス番号２５〜２８及びＶＣパス番号４１〜４４のデータは、データ列６０３に分離されている。受信データ６００の中で、ＶＣパス番号１３〜１６、ＶＣパス番号２９〜３２及びＶＣパス番号４５〜４８のデータは、データ列６０４に分離されている。このとき、伝送経路ａから受信した受信データのデータレートが２．４８８３２Ｇｂｐｓであるとすると、受信データを４個のデータ列に分離した後の処理速度は、７７．７６ＭＨｚとなる。
【００１９】
受信データ分離手段２１ａにより、分離された４個のデータ列６０１〜６０４の各々は、ＰＴＲ解釈部２２ａで、収容されたＶＣパス毎にＡＵポインタの解釈がおこなわれ、Ｊ１バイトの検出やＡＩＳの検出等が行われる。そして、４個のデータ列６０１〜６０４の各々は、ＭＦ検出部２３ａにて、収容されたＶＣパス毎にマルチフレーム番号の検出が行われる。マルチフレーム番号の検出が行われた後、４個のデータ列６０１〜６０４の各々は、誤り検出部２４ａにて、収容されたＶＣパス毎にデータに誤りが発生しているかどうかの検出が行われる。データに誤りが発生しているかどうかの検出は、例えば、Ｂ３バイトに基づいて行われる。データのフレーム単位にＢＩＰ（ビットインタリーブパリティ）演算を行い、その演算結果と、次のフレームのＢ３バイトを比較する。比較結果が不一致の場合、データに誤りが発生していることが検出される。
【００２０】
誤り検出の行われた後、４個のデータ列６０１〜６０４の各々は、ビット幅変換手段２５ａにより、データのビット幅を８ビットから３２ビットに拡張される。図７に４個のデータ列６０１〜６０４の内の１つ、データ列６０１のビット幅を８ビットから３２ビットに拡張するときの動作を示す。ここで、データ列６０１に付されている番号は、ＶＣパスの番号に対応し、さらに括弧内の番号はそのＶＣパスのＪ１バイトからの位置（１がＪ１バイト）を示している。ビット幅変換手段２５ａに入力されたデータ列６０１は、収容されたそれぞれのＶＣパス毎に、Ｊ１バイトを先頭としてメモリ３０１からメモリ３０４へ順次繰り返し書き込みが行なわれる。メモリ３０１〜メモリ３０４の各々は、ＶＣパス毎に区分けされており、対応する領域にデータが書き込まれる。そして、ＶＣパス毎にメモリ３０１〜メモリ３０４の全てに書き込みが完了したかどうかを確認して、書き込みの完了したＶＣパスのデータを、メモリ３０１〜メモリ３０４から読み出して、読み出した８ビットのデータを並列にして３２ビットのデータにしている。例えば、メモリ３０１〜メモリ３０４にＶＣパス番号１のデータの書き込みが完了したとする。この場合、メモリ３０１〜メモリ３０４の各々から８ビットのＶＣパス番号１のデータを同時に読み出す。そして、読み出した８ビットのデータを並列にすることにより３２ビットのデータとする。このようにして、ビット幅変換手段２５ａに入力された８ビットのデータ列６０１は、３２ビットのデータ列７０１に変換されて出力される。ここで、入力されるデータ列６０１の処理速度が７７．７６ＭＨｚで、メモリ３０１〜メモリ３０４からの読み出しの帯域が書き込みの帯域の倍であるとする。この場合、３２ビットに変換されたデータ列７０１の処理速度は、３８．８８ＭＨｚとなる。他のデータ列６０２〜６０４もデータ列６０１と同様に、３２ビットのデータ列に変換される。
【００２１】
受信データ分離手段２１ａにより、分離された４個のデータ列の各々は、３２ビットのデータ列に変換された後、ビット幅拡張データ多重化手段２６ａにより多重化されて、１個のビット幅拡張データとなる。４個のデータ列６０１〜６０４を多重化したビット幅拡張データの例を図８に示す。ここで、３２ビットに変換されたデータ列の処理速度が３８．８８ＭＨｚであるとすると、４個のデータ列が多重化されたビット幅拡張データの処理速度は、１５５．５２ＭＨｚとなる。そして、ビット幅拡張データは、位相吸収メモリ２７ａのインタフェースに合致した形式（例えばＱＤＲ２ＳＲＡＭの１８ビット２バースト）に変換された後に記憶される。位相吸収メモリ２７ａは、ＶＣパス毎に区分けされており、対応する領域にデータが書き込まれる。
【００２２】
位相吸収メモリ２７ａに記憶されているビット幅拡張データは、メモリ制御部１１からの読み出し制御信号に基づいて、位相吸収メモリ２７ａから読み出されたデータは位相吸収メモリのインタフェースから図８に示したビット幅拡張データに変換されてビット幅拡張データ分離手段２８ａに向けて送出される。メモリ制御部１１は、伝送経路ａからの受信データと伝送経路ｂからの受信データの伝送遅延時間を吸収するように、位相吸収メモリ２７ａ及び２７ｂに向けた読み出し制御信号を生成する。伝送経路ａ及び伝送経路ｂから受信した受信データにおいて、送信側にて構成したマルチフレーム（例えば、Ｊ１バイトを使用した６４マルチフレーム）からマルチフレーム番号を検出することにより、伝送経路ａと伝送経路ｂの伝送遅延時間の差を計算することができる。この伝送遅延時間の差を吸収するように、メモリ制御部１１で、読み出し制御信号が生成される。伝送経路ａからの受信データが、伝送経路ｂからの受信データに対して遅れている場合は、位相吸収メモリ２７ｂからの読み出しを、位相吸収メモリ２７ａからの読み出しに合わせるように遅らせる。逆に伝送経路ｂからの受信データが、伝送経路ａからの受信データに対して遅れている場合は、位相吸収メモリ２７ａからの読み出しを、位相吸収メモリ２７ｂからの読み出しに合わせるように遅らせる。
【００２３】
位相吸収メモリ２７ａから読み出されたビット幅拡張データは、ビット幅拡張データ分離手段２８ａにより、再び４個のデータ列に分離される。このとき分離された４個のデータ列の例を図９に示す。なお４個のデータ列に分離する時、どのＶＣパスをどの列にするかは図９に限ったものではなく、処理のし易いように変更してもかまわない。ビット幅拡張データ分離手段２８ａに入力されるビット幅拡張データが図８に示す内容であるとすると、ビット幅拡張データは、図９に示すように４個のデータ列９０１〜９０４に分離される。ここで、分離されるデータ列９０１の処理速度は３８．８８ＭＨｚである。
【００２４】
分離された４個のデータ列の各々は、ビット幅復元手段２９ａにより、データのビット幅を３２ビットから８ビットに戻される。図１０に４個のデータ列９０１〜９０４の内の１つ、データ列９０１のビット幅を３２ビットから８ビットに戻すときの動作を示す。データ列９０１は、ＶＣパス毎に分割されて、ビット幅縮小手段４０１〜４１２に順に入力される。ビット幅縮小手段４０１〜４１２の各々は、入力された３２ビットのデータを８ビット単位に時分割して（１５５．５２ＭＨｚで処理）８ビットのデータに変換する。ビット幅縮小手段４０１〜４１２の各々により、８ビットに変換されたデータは、ＶＣパス１用メモリ５０１〜ＶＣパス３６用メモリ５１２の各々に記憶される。そして、ＶＣパス１用メモリ５０１から順に８ビットのデータを読み出して、８ビットのデータ列１００１として出力する。他のデータ列９０２〜９０４もデータ列９０１と同様に、データのビット幅を３２ビットから８ビットに戻されて出力される。ビット幅復元手段２９ａから出力される８ビットのデータ列は、選択部１３に送出される。
【００２５】
伝送経路ｂから受信した受信データも、伝送経路ａから受信した受信データと同様に処理されて、選択部１３に送出される。
【００２６】
選択部１３は、選択制御部１２が選択した伝送経路から受信した受信データをＰＴＲ生成部１４に向けて送出する。選択制御部１２は、誤り検出部２４ａ及び誤り検出部２４ｂの誤り検出結果に基づいて、収容されたＶＣパス毎に伝送経路ａ及び伝送経路ｂの内、受信データに誤りが検出されていない伝送経路を選択する。尚、選択制御部１２は、ＰＴＲ解釈部２２ａ及びＰＴＲ解釈部２２ｂで行われたＡＩＳの検出に基づいて、ＡＩＳの発生していない伝送経路を選択するようにすることもできる。ＰＴＲ解釈部２２ａ及びＰＴＲ解釈部２２ｂは、受信データのＡＵポインタのＨ１バイト及びＨ２バイトの全てが「１」である場合に、ＡＩＳの発生を検出する。
【００２７】
ＰＴＲ生成部１４は、選択部１３からデータを受信すると、収容されたＶＣパス毎にＳＤＨフレームに対するＪ１バイトの位置からポインタを生成して、ポインタの付け替えを行う。そして、ＰＴＲ生成部１４は、ビット幅復元データ多重化手段１５に向けてデータを送出する。ビット幅復元データ多重化手段１５は、ＰＴＲ生成部１４からデータを受信すると、分離している４個のデータ列を多重化して、元の１つのデータ列として出力する。このとき、ビット幅復元データ多重化手段１５に入力される４個のデータ列と、多重化された１つのデータ列の内容を図１１に示す。入力された４個のデータ列１１０１〜１１０４は、１つのデータ列１１００に多重化される。そして、多重化されたデータ列１１００が、ビット幅復元データ多重化手段１５から出力される。
【００２８】
上記説明したように、本発明の無瞬断切替装置によれば、伝送されるデータを複数のデータ列に分離して、そのデータ列のビット幅を拡張して、ビット幅を拡張したデータ列を１つに多重化して位相吸収メモリに記憶している。それ故、伝送されるデータを複数のデータ列に分離して、並列処理を行う場合においても、使用する位相吸収メモリの数を増やす必要がない。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施例である無瞬断切替装置を示すブロック図である。
【図２】図１の無瞬断切替装置のビット幅変換手段を示すブロック図である。
【図３】図１の無瞬断切替装置のビット幅変換部を示すブロック図である。
【図４】図１の無瞬断切替装置のビット幅復元手段を示すブロック図である。
【図５】図１の無瞬断切替装置のビット幅復元部を示すブロック図である。
【図６】図１の無瞬断切替装置のデータ分離動作を示すブロック図である。
【図７】図１の無瞬断切替装置のビット幅変換動作を示すブロック図である。
【図８】図１の無瞬断切替装置のビット幅拡張データを示すブロック図である。
【図９】図１の無瞬断切替装置のデータ分離動作を示すブロック図である。
【図１０】図１の無瞬断切替装置のビット幅復元動作を示すブロック図である。
【図１１】図１の無瞬断切替装置の多重化の動作を示すブロック図である。
【符号の説明】
【００３０】
１  無瞬断切替装置
１１  メモリ制御部
１２  選択制御部
１３  選択部
１４  ＰＴＲ生成部
１５  ビット幅復元データ多重化手段
２１ａ、２１ｂ  受信データ分離手段
２２ａ、２２ｂ  ＰＴＲ解釈部
２３ａ、２３ｂ  ＭＦ検出部
２４ａ、２４ｂ  誤り検出部
２５ａ、２５ｂ  ビット幅変換手段
２６ａ、２６ｂ  ビット幅拡張データ多重化手段
２７ａ、２７ｂ  位相吸収メモリ
２８ａ、２８ｂ  ビット幅拡張データ分離手段
２９ａ、２９ｂ  ビット幅復元手段
【図１】
2008227892.tif 000003
【図２】
2008227892.tif 000004
【図３】
2008227892.tif 000005
【図４】
2008227892.tif 000006
【図５】
2008227892.tif 000007
【図６】
2008227892.tif 000008
【図７】
2008227892.tif 000009
【図８】
2008227892.tif 000010
【図９】
2008227892.tif 000011
【図１０】
2008227892.tif 000012
【図１１】
2008227892.tif 000013