(57)【要約】【課題】ＥＳＬの増大を招くことなく、積層型薄膜コンデンサの小型化・大面積化を図る。【解決手段】  Ｓｉ基板１ａ上のＳｉＯ２絶縁膜２ａにはマイクロレンズアレイ２Ａが形成されており、その上に、下部Ｐｔ電極４ａ，下部ＢＳＴ膜５ａ，中間Ｐｔ電極６ａ，上部ＢＳＴ膜７ａ，上部Ｐｔ電極８ａが順に成膜され、コンデンサが形成される。その上には、ＳｉＯ２絶縁膜１３ａを介して各電極に接続する給電部２１ａが形成される。電極層や誘電体層は、いずれもＳｉＯ２絶縁膜２ａのマイクロレンズアレイ形状とほぼ類似したものになり、占有面積を変えることなくコンデンサ容量が増加する。同一の容量という条件であれば、占有面積が低減され、ＥＬＳの増加も抑制できる。このＥＳＬ抑制効果は、単層型薄膜コンデンサよりも積層型薄膜コンデンサのほうが大きい。【選択図】図１
2008251885.tif 000002
【特許請求の範囲】
【請求項１】
薄膜の誘電体と電極を基板上に交互に積層した積層型薄膜コンデンサの製造方法であって、
前記基板上に曲面形状を形成する工程，
この曲面形状が形成された基板上に、前記誘電体と電極の薄膜を交互に積層する工程，
を含むことを特徴とする積層型薄膜コンデンサの製造方法。
【請求項２】
前記曲面形状が、凸形状，凹形状のいずれか一方もしくは両方であることを特徴とする請求項１記載の積層型薄膜コンデンサの製造方法。
【請求項３】
前記基板の主面が、前記曲面形状と平面形状を組み合わせた形状であることを特徴とする請求項２記載の積層型薄膜コンデンサの製造方法。
【請求項４】
薄膜の誘電体と電極を基板上に交互に積層した積層型薄膜コンデンサであって、
前記基板上に曲面形状が形成されており、この曲面形状が形成された基板上に前記誘電体と電極の薄膜を交互に形成した積層構造を備えたことを特徴とする積層型薄膜コンデンサ。
【請求項５】
前記曲面形状が、凸形状，凹形状のいずれか一方もしくは両方であることを特徴とする請求項４記載の積層型薄膜コンデンサ。
【請求項６】
前記基板の主面が、前記曲面形状と平面形状を組み合わせた形状であることを特徴とする請求項５記載の積層型薄膜コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型薄膜コンデンサ及びその製造方法に関し、特にその大容量化のための改良に関する。
【背景技術】
【０００２】
電気製品の小型・軽量・高性能化の要求に対応するため、部品実装の高密度化が進んでおり、各種電子部品の小型化が要求されるに至っている。積層型薄膜コンデンサは、例えば基板/絶縁膜/下部電極/誘電体薄膜層/中間電極/上部誘電体薄膜層/上部電極からなる構造を有しているが、同様に小型化が要求されており、同時に大容量・高耐圧・低ＥＳＬ（等価直列インダクタンス）化も要望されている。例えば、大容量化に着目した場合、その基本的な手法としては、大面積化，誘電体膜の薄膜化，誘電体の比誘電率増加の方法がある。しかし、大面積化は部品の小型化に反し、誘電体膜の薄膜化は耐圧を低下させる。また、誘電体の比誘電率増加は、材料による限界があり、現状ＢＳＴ（チタン酸バリウムストロンチウム，（Ｂａ，Ｓｒ）ＴｉＯ３）等の材料の有する誘電率が最大値であって、この値からの更なる増加は当面技術的に困難である。
【０００３】
このような状況下で薄膜コンデンサの小型化，大容量化，高耐圧化を実現するものとして、下記特許文献１に記載された「薄膜キャパシタおよびその製造方法」や、下記特許文献２に記載された電解コンデンサ用陰極材料がある。これらは、基板に曲面の凹凸形状を形成して表面積を大きくし、大容量化を図る方法である。更に、下記特許文献３に記載された「誘電体薄膜コンデンサの製造方法」は、基板にギザギザの形状を形成して、同様に大容量化を図る方法である。
【特許文献１】特開平８−１４８３７９号公報
【特許文献２】特開平５−１３２８２号公報
【特許文献３】特開２０００−３１３８７公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の薄膜コンデンサでは、電極膜／誘電体薄膜／電極膜の単層コンデンサの場合は大容量化が図れるが、面積の増加に従いESLも増加するという問題があった。
【０００５】
本発明は、以上の点に着目したもので、ＥＳＬの増大を招くことなく、コンデンサの小型化・大面積化を図ることを、その目的とする。
【課題を解決するための手段】
【０００６】
前記目的を達成するため、本発明は、薄膜の誘電体と電極を基板上に交互に積層した積層型薄膜コンデンサの製造方法であって、前記基板上に曲面形状を形成する工程，この曲面形状が形成された基板上に、前記誘電体と電極の薄膜を交互に積層する工程，を含むことを特徴とする。他の発明は、薄膜の誘電体と電極を基板上に交互に積層した積層型薄膜コンデンサであって、前記基板上に曲面形状が形成されており、この曲面形状が形成された基板上に前記誘電体と電極の薄膜を交互に形成した積層構造を備えたことを特徴とする。主要な形態の一つは、前記曲面形状が、凸形状，凹形状のいずれか一方もしくは両方であることを特徴とする。他の形態の一つは、前記基板の主面が、前記曲面形状と平面形状を組み合わせた形状であることを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
【発明の効果】
【０００７】
本発明によれば、基板が曲面形状である部分を有するために、誘電体と電極の積層構造も曲面形状となり、コンデンサとしての面積が増大し、容量が増大する。この結果、同一の容量という条件であれば、占有面積を低減することができ、ＥＬＳの増加も抑制できる。しかも、このＥＳＬ抑制効果は、単層型薄膜コンデンサよりも積層型薄膜コンデンサのほうが大きい。
【発明を実施するための最良の形態】
【０００８】
以下、本発明を実施するための最良の形態を、実施例に基づいて詳細に説明する。
【実施例１】
【０００９】
最初に、図１〜図９を参照しながら、本発明の実施例１について説明する。図１(A)には、本実施例の積層型薄膜コンデンサの主要断面が示されている。この例は、本発明を誘電体が２層の積層型薄膜コンデンサに適用した場合の例である。Ｓｉ基板１ａ上には、ＳｉＯ２絶縁膜２ａが形成されている。このＳｉＯ２絶縁膜２ａには、半球のレンズ形状が連続するマイクロレンズアレイ２Ａが形成されている。図１(B)には、ＳｉＯ２絶縁膜２ａ上のマイクロレンズアレイ２Ａの様子が斜視図として示されている。
【００１０】
ＳｉＯ２絶縁膜２ａ上には、更に、下部Ｐｔ電極４ａ，下部ＢＳＴ膜５ａ，中間Ｐｔ電極６ａ，上部ＢＳＴ膜７ａ，上部Ｐｔ電極８ａが順に成膜され、これらの積層構造によってコンデンサが形成される。その上には、ＳｉＯ２絶縁膜１３ａを介して各電極に接続する給電部２１ａが形成されている。詳細は後述する。
【００１１】
このように、マイクロレンズアレイ２Ａが形成されたＳｉＯ２絶縁膜２ａ上にコンデンサを積層形成しているため、電極層や誘電体層は、いずれもＳｉＯ２絶縁膜２ａのマイクロレンズアレイ形状とほぼ類似したものになる。これにより、積層型薄膜コンデンサの占有面積を変えることなく、コンデンサとしての面積を増加させることができる。
【００１２】
次に、図３〜図９を参照しながら前記実施例の積層型薄膜コンデンサの製造プロセスの一例を説明する。
【００１３】
＜積層MIM形成＞
最初に、図３〜図５を参照して、積層ＭＩＭ形成工程を説明する。Ｓｉ基板１ａ上に、例えば１０μｍの厚さのＳｉＯ２絶縁膜２ａをＣＶＤ法で形成する（図３(A)参照）。次に、ＳｉＯ２絶縁膜２ａ上にレジストを塗布し、マイクロレンズ形成用マスク（図示せず）を用いてパターンを形成する。そして、多数の半球状のレジストアレイ３ａを形成するとともに、１００℃のポストアニール，ＵＶ照射，２５０℃の乾燥をそれぞれ行う（図３(B)参照）。次に、レジストアレイ３ａをマスクとして、ＳｉＯ２絶縁膜２ａ表面に、例えば直径５μｍの半球のマイクロレンズアレイ２Ａを形成する（図３(C)参照）。
【００１４】
次に、下部Ｐｔ電極４ａ，下部ＢＳＴ膜５ａ，中間Ｐｔ電極６ａ，上部ＢＳＴ膜７ａ，上部Ｐｔ電極８ａを、順に同一チェンバ内で連続スパッタ成膜を行う（図３(D)参照）。このときの各層の膜厚は、例えば、下部Ｐｔ電極４ａ：１５０ｎｍ，下部ＢＳＴ膜５ａ：２５０ｎｍ，中間Ｐｔ電極６ａ：１５０ｎｍ，上部ＢＳＴ膜７ａ：２５０ｎｍ，上部Ｐｔ電極８ａ：１５０ｎｍとする。その後、アニールを６５０℃で行う。次に、積層型薄膜コンデンサ形成用にパターニングした膜厚１．５μｍのレジスト９ａを、上部Ｐｔ電極８ａ上に形成する（図３(E)参照）。
【００１５】
次に、前記レジスト９ａをマスクとし、ＢＣｌ３ガスをプロセスガスに使用したＲＩＥ（Reactive Ion Etching）を行い、ウエハ上の下部Ｐｔ電極４ａ，下部ＢＳＴ膜５ａ，中間Ｐｔ電極６ａ，上部ＢＳＴ膜７ａ，上部Ｐｔ電極８ａを、各積層型薄膜コンデンサ単位の大きさの四角形に分離する（図４(A)参照）。このとき、下地のＳｉＯ２絶縁膜２ａをできる限りエッチングしない条件で、ＲＩＥを行うようにする。この工程の後、酸素ガス主体のアッシング工程及びウエット洗浄工程により、レジスト９ａを剥離除去する（図４(B)参照）。次に、下部Ｐｔ電極４ａ用のコンタクトホール形成のため、四角形の積層型薄膜コンデンサの一部が露出するように、膜厚１．５μｍのレジスト１０ａをパターニングする（図４(C)参照）。
【００１６】
その後、レジスト１０ａをマスクとし、ＢＣｌ３ガスをプロセスガスに使用してＲＩＥを行い、下部ＢＳＴ膜５ａ，中間Ｐｔ電極６ａ，上部ＢＳＴ膜７ａ，上部Ｐｔ電極８ａをエッチングする（図４(D)参照）。この際に、ＢＳＴ−ＲＩＥ時の発光を観察することで、下部Ｐｔ電極４ａでエッチングをストップする。このときも、同様に、下地のＳｉＯ２絶縁膜２ａをできる限りエッチングしない条件で、ＲＩＥを行うようにする。
【００１７】
次に、前記レジスト１０ａを、酸素ガス主体のアッシング工程及びウエット洗浄工程により剥離除去する（図５(A)参照）。そして、例えば、膜厚１．５μｍのレジスト１１ａを、中間Ｐｔ電極６ａ用のコンタクトホール形成のためにパターニング形成する（図５(B)参照）。次に、このレジスト１１ａをマスクとし、ＢＣｌ３ガスをプロセスガスに使用してＲＩＥを行い、上部ＢＳＴ膜７ａ，上部Ｐｔ電極８ａをエッチングする（図５(C)参照）。この際も、同様に、ＢＳＴ−ＲＩＥ時の発光を観察することで、中間Ｐｔ電極６ａでエッチングをストップさせる。その後、レジスト１１ａを、酸素ガス主体のアッシング工程及びウエット洗浄工程により剥離除去する（図５(D)参照）。
【００１８】
＜積層ＭＩＭのコンタクトビア形成＞
次に、積層ＭＩＭのコンタクトビア形成工程について説明する。例えば、１５０ｎｍの膜厚のＡｌ２Ｏ３膜１２ａを主面上にスパッタ成膜するとともに（図６(A)参照）、更にその上に、３μｍの厚さのＳｉＯ２絶縁膜１３ａをＣＶＤ法で形成する（図６(B)参照）。次に、コンタクトホールパターンを転写した膜厚４μｍのレジスト１４ａを、ＳｉＯ２絶縁膜１３ａ上に形成する（図６(C)参照）。そして、このレジスト１４ａをマスクとし、Ｃ４Ｆ８／Ｏ２／Ａｒガスを用いたＲＩＥによりＳｉＯ２絶縁膜１３ａをエッチングした後、ＢＣｌ３ガスを用いたＲＩＥによりＡｌ２Ｏ３膜１２ａをエッチングする（図６(D)参照）。この結果、同図に示すように、コンタクトホール１４Ａが形成される。
【００１９】
次に、酸素ガス主体のアッシング工程及びウエット洗浄工程によりレジスト１４ａを剥離除去する（図７(A)参照）。次に、例えば５０ｎｍの膜厚のＴａバリア膜／１００ｎｍの膜厚のＣｕシード層１５ａを、それぞれスパッタ成膜する。このとき、ウエハ表面上のみならず、前記コンタクトホール１４Ａ内の全面に、Ｔａバリア膜／Ｃｕシード層１５ａを形成する（図７(B)参照）。更に、電解Ｃｕメッキを行い、前記コンタクトホール１４Ａの内側全てをＣｕメッキ膜１６ａで埋める（図７(C)参照）。次に、ＳｉＯ２絶縁膜１３ａ上面にあるＣｕメッキ膜１６ａ及びＴａバリア膜／Ｃｕシード層１５ａを、ＣＭＰ工程で除去する（図８(A)参照）。この結果Ｃｕビア（Ｖｉａ）１６Ａが形成され、これらが積層型薄膜コンデンサ電極部に給電するためのコンタクトとなる。
【００２０】
＜給電部形成＞
次に、積層型薄膜コンデンサ電極部への給電部形成工程について説明する。例えば、２００ｎｍの膜厚のＳｉＮ絶縁膜１７ａを、プラズマＣＶＤで主面上に成膜する（図８(B)参照）。そしてその上に、１．５μｍの厚さのレジスト１８ａをスピン塗布法で形成し、コンタクトビアホールパターンを転写する（図８(C)参照）。次に、このレジスト１８ａをマスクとし、Ｃ４Ｆ８／Ｏ２／Ａｒガスを用いたＲＩＥによりＳｉＮ絶縁膜１７ａをエッチングする（図９(A)参照）。次に、レジスト１８ａを、ウエット工程により剥離除去する（図９(B)参照）。その後、Ｎｉ１９ａ，Ａｕ２０ａの順でメッキを行い、給電部２１ａを形成する（図９(C)参照）。
【００２１】
次に、本実施例のマイクロレンズアレイ構造の積層型薄膜コンデンサと、平面型の積層型薄膜コンデンサとの特性のシミュレーション結果を比較する。なお、図１(A)に示した本実施例に対して、平面型の積層型薄膜コンデンサは、図１(C)に示すようになる。両者の対応要素には同一の数字を用い、これに本実施例は「ａ」を付し、従来技術は「ｂ」を付している。Ｓｉ基板１ｂ上のＳｉＯ２絶縁膜２ｂ上に、下部Ｐｔ電極４ｂ，下部ＢＳＴ膜５ｂ，中間Ｐｔ電極６ｂ，上部ＢＳＴ膜７ｂ，上部Ｐｔ電極８ｂが順に成膜され、これらの積層構造によってコンデンサが形成される。その上には、ＳｉＯ２絶縁膜１３ｂを介して各電極に接続する給電部２１ｂが形成されている。
【００２２】
図２(A)は、本実施例と従来技術である平坦な基板上に形成されたコンデンサのキャパシタンスを比較して示すグラフである。同図のように、本実施例のキャパシタンスは、従来技術よりも２倍大きくなっている。図２(B)は、両者のＥＳＬを比較して示すグラフである。同図のように、本実施例のＥＳＬは、従来技術よりも１．５倍に抑制できている。これは、凹凸の基板上にコンデンサを形成するため、Ｐｔ電極も凹凸形状となり、Ｐｔ電極での磁界が相殺され、ＥＳＬの抑制に寄与すると考えられる。
【００２３】
以上の容量及びＥＳＬの比較結果を積層型薄膜コンデンサ特性に与える影響全体から判断すると、容量が２倍にも増加したのに対しＥＳＬの増加は１．５倍程度であり、同一の容量という条件であれば、本実施例のほうが占有面積を低減することができ、ＥＬＳの増加も抑制できる。さらにこのＥＳＬ抑制効果は、単層型薄膜コンデンサよりも積層型薄膜コンデンサのほうが大きい。
【実施例２】
【００２４】
次に、図１０を参照しながら、本発明の実施例２を説明する。上述した実施例１は、マイクロレンズアレイ２ＡをＳｉＯ２絶縁膜２ａ上に形成したが、図１０(A)の実施例は、マイクロレンズアレイ２Ａの代わりに、円筒型のシリンドリカルレンズアレイ２ＡＣを形成した例である。同図の＃１０−＃１０線に沿って矢印方向に見た断面は、図１(A)と同様になる。
【００２５】
同図(B)は、前記実施例１のマイクロレンズアレイ２Ａの間に、逆方向のマイクロレンズアレイ２ＡＭを形成した例である。ＳｉＯ２絶縁膜２ａの主面を示すと、同図(C)のようになる。本例によれば、コンデンサとしての面積が、前記実施例１よりも更に増大する。また、積層型薄膜コンデンサが滑らかな曲面となるため、鋭角部分における電界の集中が低減されるようになる。上述した特許文献３のスクラッチ構造の場合、キャパシタンスを２倍にするにはスクラッチ頂上の形状が６０°の鋭角になることに相当し、頂上付近で電界集中が発生して耐圧が少なくとも１０％以上は低下する。このように、本実施例によれば、耐圧の低下を招くことなくコンデンサ容量の増大を図ることができる。なお、上述した図１０(A)の実施例においても、本例のようにシリンドリカルレンズアレイ２ＡＣの間に逆方向のシリンドリカルレンズアレイを形成すれば、同様にコンデンサ容量の増大，耐圧の向上を図ることができる。
【実施例３】
【００２６】
次に、図１１及び図１２を参照しながら、本発明の実施例３について説明する。上述した実施例は、いずれも平坦なＳｉ基板１ａ上のＳｉＯ２絶縁膜２ａにマイクロレンズアレイなどの凹凸曲面を形成したが、本実施例は、それらの凹凸曲面をＳｉ基板１ａ上に形成した例である。図１１(A)は、上述した図１の実施例と比較して、Ｓｉ基板１ａ上にマイクロレンズアレイ１Ｘを形成した点が異なる。Ｓｉ基板１ａ上にレジストを塗布し、その後、Ｃｌ２／Ｏ２系のガスでエッチングを行うことで、マイクロレンズアレイ１Ｘを形成することができる。その上には、例えばＣＶＤ法によって、３μｍの厚さのＳｉＯ２絶縁膜２ａを成膜する。成膜後の様子を示すと、図１１(B)のようになる。以後は、上述した実施例１と同様である。
【００２７】
図１２(A)は、前記図１０(A)においてＳｉ基板１ａ上にシリンドリカルレンズアレイ１Ｙを形成した例である。図１２(B)は、前記図１０(B)においてＳｉ基板１ａ上に凸のマイクロレンズアレイ１Ｚ,凹のマイクロレンズアレイ１ＺＭを形成した例である。Ｓｉ基板１ａ及びＳｉＯ２絶縁膜２ａの部分を示すと、図１２(C)のようになる。
【００２８】
なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることができる。例えば、以下のものも含まれる。
(1)前記実施例では、Ｓｉ基板１ａのＳｉＯ２絶縁膜２ａ上に下部Ｐｔ電極４ａを積層形成したが、ＳｉＯ２絶縁膜２ａと下部Ｐｔ電極４ａとの間に、ＴｉＯｘ膜などを挿入して密着性を改善するようにしてもよい。
(2)前記実施例で示した材料は一例であり、適宜変更してよい。例えば、電極材料としてＰｔの代わりに、Ｒｕ，Ｉｒ，Ａｇ，Ｐｄ，Ｎｉ，Ｃｕなどの金属の他、ＩｒＯ２，ＲｕＯ２，ＳｒＲｕＯ３，ＬａＮｉＯ３などの導電性金属酸化物等を用いてもよいし、誘電体材料であるＢＳＴの代わりに、ＳＴＯ，ＴａｘＯｙ，ＢａＴｉＯ３，ＰｂＺｒＴｉＯ３（ＰＺＴ）などの誘電体材料の他、Ａｌ２Ｏ３やＳｉＯ２などの絶縁体を骨材としたガラスセラミックス等を用いてもよいし、ＭＩＭ部保護膜のＡｌ２Ｏ３膜の代わりに、ＴｉＮ，ＴａＮ，ＴｉｘＯｙ，ＴａｘＯｙなどを用いてもよい。更に、Ｃｕ−メッキ膜用のバリア膜として、Ｔａの代わりにＴａＮ，ＴａＳｉＮ，ＴｉＳｉＮなどを用いてもよい。
(3)各部の膜厚や成膜方法，加工方法についても、同様に各種の公知技術を適用してよい。例えば、成膜法に関しては、スパッタ法，蒸着法，ＣＶＤ法，スピンコート法等の方法が挙げられる。表面形状も４角形，円形などとしてよいし、薄膜コンデンサの積層数も、誘電体が２層の場合に限定されるものではなく、３層以上であってもかまわない。
(4)前記実施例に示したマイクロレンズアレイやシリンドリカルレンズアレイなどの凹凸の形状としては、完全な球形ないし円筒形である必要はない。また、球形，紡錘形などの各種の形状を組み合わせるようにしてもよい。
(5)前記実施例では、Ｓｉを基板として用いたが、Ａｌ２Ｏ３，ＳｉＯ２，ＳｉＣなどの絶縁体基板を用いるようにしてもよい。
【産業上の利用可能性】
【００２９】
本発明によれば、ＥＳＬの増大を招くことなく、積層型薄膜コンデンサの大容量化を図ることができるので、Bluetooth（登録商標）やワイヤレスＬＡＮなどのＲＦ（高周波）モジュールの周辺回路や、ＲＦ−ＭＥＭＳ（Micro Electro Mechanical Systems）などに好適である。
【図面の簡単な説明】
【００３０】
【図１】(A)は本発明の実施例１の積層型薄膜コンデンサの主要断面図，(B)は基板表面の形状を示す斜視図，(C)は従来技術の積層型薄膜コンデンサの主要断面図である。
【図２】前記実施例と従来技術との特性を比較するグラフで、(A)はキャパシタンス，(B)はＥＳＬを示す。
【図３】前記実施例１の製造工程を示す図である。
【図４】前記実施例１の製造工程を示す図である。
【図５】前記実施例１の製造工程を示す図である。
【図６】前記実施例１の製造工程を示す図である。
【図７】前記実施例１の製造工程を示す図である。
【図８】前記実施例１の製造工程を示す図である。
【図９】前記実施例１の製造工程を示す図である。
【図１０】本発明の実施例２を示す図である。
【図１１】本発明の実施例３を示す図である。
【図１２】本発明の実施例３を示す図である。
【符号の説明】
【００３１】
１ａ：Ｓｉ基板
２ａ：ＳｉＯ２絶縁膜
１Ｘ，１Ｚ，１ＺＭ，２Ａ，２ＡＭ：マイクロレンズアレイ
１Ｙ，２ＡＣ：シリンドリカルレンズアレイ
３ａ：レジストアレイ
４ａ：下部Ｐｔ電極
５ａ：下部ＢＳＴ膜
６ａ：中間Ｐｔ電極
７ａ：上部ＢＳＴ膜
８ａ：上部Ｐｔ電極
９ａ：レジスト
１０ａ：レジスト
１１ａ：レジスト
１２ａ：Ａｌ２Ｏ３膜
１３ａ：ＳｉＯ２絶縁膜
１４ａ：レジスト
１４Ａ：コンタクトホール
１５ａ：Ｔａバリア膜／Ｃｕシード層
１６ａ：Ｃｕメッキ膜
１６Ａ：Ｃｕビア
１７ａ：ＳｉＮ絶縁膜
１８ａ：レジスト
１９ａ：Ｎｉ
２０ａ：Ａｕ
２１ａ：給電部
【図１】
2008251885.tif 000003
【図２】
2008251885.tif 000004
【図３】
2008251885.tif 000005
【図４】
2008251885.tif 000006
【図５】
2008251885.tif 000007
【図６】
2008251885.tif 000008
【図７】
2008251885.tif 000009
【図８】
2008251885.tif 000010
【図９】
2008251885.tif 000011
【図１０】
2008251885.tif 000012
【図１１】
2008251885.tif 000013
【図１２】
2008251885.tif 000014