(57)【要約】【課題】等化回路を構成する各素子の帯域特性が有限である等化回路において、等化特性を最大限に引き出す。【解決手段】入力信号を複製して重み付けを行い、複製されて重み付けされた信号を元の入力信号に重ね合わせることで信号波形を等化する回路において、複製された信号の帯域を制限し、複製されて重み付けされた信号を元の入力信号から減算する。【選択図】図１
2008017427.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を複製して重み付けを行う第一の手段と、複製されて重み付けされた信号を元の入力信号に重ね合わせる第二の手段とを備えた等化回路において、
前記第一の手段で複製された信号の帯域を制限する手段を備え、前記第二の手段は前記元の入力信号から前記複製されて重み付けされた信号を減算する
ことを特徴とする等化回路。
【請求項２】
前記第一の手段は、入力信号から複数の複製信号を生成してそれぞれに異なる遅延を与える手段を含み、前記帯域を制限する手段は前記複数の複製信号の帯域を制限する請求項１記載の等化回路。
【請求項３】
前記帯域を制限する手段は、前記複数の複製信号にそれぞれ重み付けを行って加算した信号の帯域を制限する請求項２記載の等化回路。
【請求項４】
前記帯域を制限する手段は前記第一の手段の伝達特性によって実現される請求項１または２記載の等化回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディジタルデータ信号の伝送に関する。特に、受信したデータ信号の波形を等化して識別再生する等化回路に関する。
【背景技術】
【０００２】
近年のディジタル伝送システムの高速化に伴い、伝送路における信号品質劣化は無視できなくなっている。光伝送システムでは伝送路の損失のみならず、波長分散（ＧＶＤ）や偏波モード分散（ＰＭＤ）、さらにマルチモードファイバを用いたシステムでは、モード分散による波形劣化が大きな課題である。特に、ＰＭＤの状態は時間と共に変化していくため、静的な波形補償では対応できず、伝送路の状態変化に追随して等化条件を最適化していく適応等化技術が検討されてきた。
【０００３】
従来、小型かつ低コストな解決策のひとつとして、電気回路による適応波形等化技術が適用されている。代表的な等化回路として、トランスバーサル型等化回路（Finite Impulse Response Filter、有限インパルス応答フィルタとも呼ばれる）と、再帰形等化回路（Infinite Response filter、無限インパルス応答フィルタとも呼ばれる）とが広く通信システムに利用されている（非特許文献１参照）。
【０００４】
トランスバーサル型等化回路は、分配回路によって入力信号の複製（「レプリカ」という）を複数作り、遅延回路によって各レプリカに異なる遅延を与え、さらに、各レプリカに乗算回路によって信号強度の重み付けをして重ね合わせて出力する。分配数（段数）、および各レプリカの重み付け設定を変更することで、等化回路の伝達関数を変更することができ、多様な波形等化を実現可能である。受信波形を時間軸でずらして、重み付けして加算または減算を行うことにより、符号間干渉部分を抑圧し、送信波形に近い波形へ整形することができる。伝送路の状態変化が前もってわからないため、各レプリカの重み付け設定を最適条件となるように自己学習させるのが適応等化である。
【非特許文献１】M.Nakamura, H.Nosaka, M.Ida,K.Kurishima and M.Tokumitsu, TuG4, OFC2004, "Electrical PMD equalizer ICs for a40-Gbit/s transmission"
【非特許文献２】「新編  画像解析ハンドブック」高木幹雄、下田陽久監修、東京大学出版会、2004年9月、ISBN4-13-061119-4
【発明の開示】
【発明が解決しようとする課題】
【０００５】
トランスバーサル型等化回路の解析や設計は、通常は各素子の帯域を無限大として行っている。しかし、実際の素子は増幅器やアナログ演算回路であり、変調速度が高速になると必ずしも十分な帯域を確保できるとは限らず、所望の特性を得ることは困難であった。
【０００６】
特に、等化回路を構成する遅延回路の遅延時間を延長しようとすると、回路構成上、帯域が狭くなるため、最適な遅延時間を得ることと帯域の確保とを両立させることは困難であった。
【０００７】
本発明は、このような課題を解決し、等化回路を構成する各素子の帯域特性が有限である等化回路において、等化特性を最大限に引き出すことを目的とする。
【課題を解決するための手段】
【０００８】
本発明の等化回路は、入力信号を複製して重み付けを行う第一の手段と、複製されて重み付けされた信号を元の入力信号に重ね合わせる第二の手段とを備えた等化回路において、前記第一の手段で複製された信号の帯域を制限する手段を備え、前記第二の手段は前記元の入力信号から前記複製されて重み付けされた信号を減算することを特徴とする。
【０００９】
画像処理の分野では、ピントのぼけた写真を鮮鋭化する「アンシャープマスク」と呼ばれる技法が知られている（非特許文献２参照）。本発明は、これと類似の技術をディジタル伝送システム用の等化回路に応用したものである。ディジタル画像処理でラプラシアンフィルタと呼ばれるものはこの技法をディジタル処理で近似するものであるが、ディジタル的な処理に対しても、通常、アンシャープマスクという呼称を用いている。
【００１０】
前記第一の手段は、入力信号から複数の複製信号を生成してそれぞれに異なる遅延を与える手段を含み、前記帯域を制限する手段は前記複数の複製信号のそれぞれの帯域を制限することもできる。前記帯域を制限する手段は、前記複数の複製信号を別々に帯域制限してもよく、前記複数の複製信号にそれぞれ重み付けを行って加算した信号の帯域を制限してもよい。
【００１１】
前記帯域を制限する手段を前記第一の手段の伝達特性によって実現することができる。
【発明の効果】
【００１２】
本発明では、各素子の帯域特性が有限であることを積極的に利用している。本発明によれば、等化回路を構成する各回路の帯域特性が有限であっても、等化回路の特性を最大限に引き出すことができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の実施例を説明する。
【実施例１】
【００１４】
図１に本発明第一実施例の等化回路を示すブロック構成図である。この実施例は、ディレイ時間をもたない２段のトランスバーサル型等化回路で本発明を実施したものであり、入力信号を複製して重み付けを行う第一の手段として分配回路１１および乗算回路１３を備え、複製されて重み付けされた信号を元の入力信号に重ね合わせる第二の手段として減算回路１４を備える。ここで本実施例の特徴とするところは、分配回路１１で複製された信号の帯域を制限する帯域制限回路１２を備え、減算回路１４は、元の入力信号から乗算回路１３の出力を減算することにある。
【００１５】
入力信号は分配回路１１により二つに分けられ、一方が主信号、他方が補正信号となる。補正信号は帯域制限回路１２により帯域制限され、乗算回路１３によって重み付けされ、減算回路１４により主信号から減算される。重み付けと帯域制限は逆の順番に行ってもよい。なお、帯域制限回路１２を独立した回路として設けるのではなく、乗算回路１３の特性を調整することで実現することもできる。
【００１６】
主信号の帯域もある程度制限することもできるが、その場合、帯域が変調速度の２分の１以下となると急激に特性が劣化するため、帯域は変調速度の２分の１以上とすることが必要である。
【００１７】
図２は数値解析による本実施例の信号品質改善効果の例を示す。この例は、４４Ｇｂｉｔ／ｓのＤＱＰＳＫ信号を伝送した場合の偏波分散による品質劣化を計算したものであり、横軸に偏波による群遅延時間差（ＤＧＤ）、縦軸に信号品質（Quality、Ｑ値）を示す。Ｑ値が大きいほど、信号品質がよい。
【００１８】
ＤＧＤの大きい場合に特に品質の改善が得られている。ＤＧＤが小さい場合、すなわち元々波形歪が少ない場合には、帯域制限された信号を足し合わせることが品質の劣化を招くことは容易に想像されることである。そのため、より好ましくは、波形歪の大きさに応じて、足し合わせる信号の強度、ならびに帯域制限の程度を変更する適応制御が必要となる。簡易法としては、帯域制限された信号を付加することによる品質劣化を、伝送性能に影響を及ぼさない範囲で許容し、帯域制限の程度、もしくは加える強度、あるいはその双方を固定にしてもよい。
【実施例２】
【００１９】
図３は本発明第二実施例の等化回路を示すブロック構成図である。この実施例はディレイ時間をもつ３段のトランスバーサル型等化回路に本発明を実施したものであり、入力信号を複製して重み付けを行う第一の手段として分配回路２１、乗算回路２３、分配回路２５および乗算回路２８を備え、分配回路２１、２５で生成された複数の複製信号にそれぞれに異なる遅延を与える遅延回路２４、２６を備え、複製されて重み付けされた信号を元の入力信号に重ね合わせる第二の手段として加算回路２９および減算回路３０を備える。ここで本実施例の特徴とするところは、分配回路２１、２５でそれぞれ複製された信号のそれぞれの帯域を制限する帯域制限回路２２、２７を備え、減算回路３０は、入力信号から乗算回路２３および２８の出力信号を減算することにある。
【００２０】
本実施例では、分配回路３４で分配された信号（２段目）の一方を主信号とし、分配回路２１で分配された信号（１段目）と分配回路２５で分配された他方の信号（３段目）を補正信号としている。遅延回路２４は、主信号に遅延を与えることで、１段目の補正信号に相対的に負の遅延を与えている。二つの補正信号はそれぞれ、帯域制限回路２２、２７で帯域制限され、乗算回路２３、２８で重み付けされて、加算回路２９により加算される。この加算された信号を減算回路３０で主信号から減算する。
【００２１】
帯域制限回路２２、２７を独立した回路として設けるのではなく、遅延回路２４、２６、乗算回路２３、２８、あるいは加算回路２９などの特性を調整して実現することもできる。
【実施例３】
【００２２】
図４は本発明第三実施例の等化回路を示すブロック構成図である。この実施例はディレイ時間をもつ３段のトランスバーサル型等化回路に本発明を実施したものであり、入力信号を複製して重み付けを行う第一の手段として分配回路３１、乗算回路３２、分配回路３４および乗算回路３６を備え、分配回路３１、３４で生成された複数の複製信号にそれぞれに異なる遅延を与える遅延回路３３、３６を備え、複製されて重み付けされた信号を元の入力信号に重ね合わせる第二の手段として加算回路３７および減算回路３９を備える。ここで本実施例の特徴とするところは、帯域制限回路３８が加算回路３７の出力に設けられ、複数の複製信号にそれぞれ重み付けを行って加算した信号の帯域を制限することにある。
【００２３】
図５は数値解析による本実施例による信号品質改善効果の例を示す。この例は４４Gｂｉｔ／ｓのＤＱＰＳＫ信号を伝送した場合の計算結果であり、偏波による群遅延時間差（ＤＧＤ）が３５ｐｓの場合において、補正信号の帯域制限による等化特性の改善効果を計算したものである。横軸は補正信号の帯域制限幅、横軸は信号品質を示す。Ｑ値が大きいほど信号品質が良いことを表している。帯域制限がない場合に比較して、帯域を変調速度のほぼ０．３倍に制限した場合に、等化回路を通過した後の信号は最も良い特性を示している。
【００２４】
上述した実施形態は、信号品質劣化要因としてＤＧＤ、変調方式としてＤＱＰＳＫ方式を使用した計算例であるが、品質劣化要因は群速度分散（ＧＶＤ）や増幅器の自然放出光雑音（ＡＳＥ）、その他の要因であっても同様に適応でき、また、変調方式もＮＲＺ方式を始めとして任意の方式に適用できる。等化回路の段数もここで述べたものに限定されるものではない。
【産業上の利用可能性】
【００２５】
本発明によれば、回路を構成する各素子の帯域特性が有限であっても、良好な特性が得られる。
【図面の簡単な説明】
【００２６】
【図１】本発明第一実施例の等化回路を示すブロック構成図。
【図２】数値解析による本実施例の信号品質改善効果の例を示す図。
【図３】本発明第二実施例の等化回路を示すブロック構成図。
【図４】本発明第三実施例の等化回路を示すブロック構成図。
【図５】数値解析による本実施例による信号品質改善効果の例を示す図。
【符号の説明】
【００２７】
１１、２１、２５、３１、３４  分配回路
１２、２２、２７、３８  帯域制限回路
１３、２３、２８、３２、３６  乗算回路
１４、３０、３９  減算回路
２４、２６、３３、３５  遅延回路
２９、３７  加算回路
【図１】
2008017427.tif 000003
【図２】
2008017427.tif 000004
【図３】
2008017427.tif 000005
【図４】
2008017427.tif 000006
【図５】
2008017427.tif 000007