(57)【要約】【課題】容量素子の容量を変更する際に、容量素子の大きさを変更する必要がなく、かつ工程を大きく変更する必要がない半導体装置の製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、半導体基板１に素子分離膜２を形成する工程と、半導体基板１上及び素子分離膜２上に半導体膜１０を形成する工程と、半導体膜１０に不純物を導入する工程と、半導体膜１０を選択的に除去することにより、素子分離膜２上に下部電極１０ａを形成する工程と、下部電極１０ａを熱酸化することにより、下部電極１０ａ上に絶縁膜１１を形成する工程と、絶縁膜１１上に上部電極１２を形成する工程とを具備する。半導体膜１０に不純物を導入する工程において、形成すべき絶縁膜１１の厚さに応じて半導体膜１０に導入する不純物量を変える。【選択図】図１
2008251566.tif 000002
【特許請求の範囲】
【請求項１】
複数種類の半導体装置を製造する半導体装置の製造方法であって、
前記複数種類の半導体装置それぞれは、下部電極、前記下部電極上に位置する絶縁膜、及び前記絶縁膜上に位置する上部電極を有する容量素子を具備し、
前記容量素子は、前記半導体装置の種類ごとに前記絶縁膜の厚さが異なり、
前記半導体装置を形成する工程は、
半導体基板に素子分離膜を形成する工程と、
前記半導体基板上及び前記素子分離膜上に半導体膜を形成する工程と、
前記半導体膜に不純物を導入する工程と、
前記半導体膜を選択的に除去することにより、前記素子分離膜上に前記下部電極を形成する工程と、
前記下部電極を熱酸化することにより前記絶縁膜を形成する工程と、
前記上部電極を形成する工程と、
を具備し、
前記絶縁膜を形成するときの熱酸化条件は前記半導体装置の種類によらず略同一であり、
前記半導体膜に不純物を導入する工程において、前記半導体装置の種類によって前記半導体膜に導入する不純物量を変えることにより、前記絶縁膜の厚さを前記半導体装置の種類ごとに変える半導体装置の製造方法。
【請求項２】
複数種類の半導体装置を製造する半導体装置の製造方法であって、
前記複数種類の半導体装置それぞれは、下部電極、前記下部電極上に位置する第1の絶縁膜、前記第１の絶縁膜上に位置する第２の絶縁膜、及び前記第１の絶縁膜上に位置する上部電極を有する容量素子を具備し、
前記容量素子は、前記半導体装置の種類ごとに前記第１の絶縁膜の厚さが異なり、
前記半導体装置を形成する工程は、
半導体基板に素子分離膜を形成する工程と、
前記半導体基板上及び前記素子分離膜上に半導体膜を形成する工程と、
前記半導体膜に不純物を導入する工程と、
前記半導体膜を選択的に除去することにより、前記素子分離膜上に前記下部電極を形成する工程と、
前記下部電極を熱酸化することにより前記第１の絶縁膜を形成する工程と、
前記第２の絶縁膜を形成する工程と、
前記上部電極を形成する工程と、
を具備し、
前記絶縁膜を形成するときの熱酸化条件は前記半導体装置の種類によらず略同一であり、
前記半導体膜に不純物を導入する工程において、前記半導体装置の種類によって前記半導体膜に導入する不純物量を変えることにより、前記第１の絶縁膜の厚さを前記半導体装置の種類ごとに変える半導体装置の製造方法。
【請求項３】
複数種類の半導体装置を製造する半導体装置の製造方法であって、
前記複数種類の半導体装置それぞれは、第１素子領域に位置する第１のトランジスタ、第２素子領域に位置していて前記第１のトランジスタよりゲート絶縁膜が薄い第２のトランジスタ、及び素子分離膜上に位置する容量素子を具備し、
前記容量素子は、下部電極、前記下部電極上に位置する第1の絶縁膜、前記第１の絶縁膜上に位置する第２の絶縁膜、及び前記第１の絶縁膜上に位置する上部電極を有しており、前記半導体装置の種類ごとに前記第１の絶縁膜の厚さが異なり、
前記半導体装置を形成する工程は、
半導体基板に前記素子分離膜を形成することにより、前記第１素子領域及び前記第２素子領域を相互に分離する工程と、
前記半導体基板上及び前記素子分離膜上に半導体膜を形成する工程と、
前記半導体膜に不純物を導入する工程と、
前記半導体膜を選択的に除去することにより、前記素子分離膜上に前記下部電極を形成する工程と、
前記下部電極を熱酸化することにより前記第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上及び前記第２素子領域に位置する前記半導体基板上に前記第２の絶縁膜を形成する工程と、
前記第２の絶縁膜をマスクとして前記半導体基板を熱酸化することにより、前記第２素子領域に、前記第１のトランジスタの第１ゲート絶縁膜を形成する工程と、
前記第２素子領域に位置する前記半導体基板上の前記第２の絶縁膜を除去する工程と、
前記半導体基板を熱酸化することにより、前記第２素子領域に、前記第２のトランジスタの第２ゲート絶縁膜を形成する工程と、
前記上部電極、前記第１のゲート絶縁膜上に位置する第１ゲート電極、前記第２のゲート絶縁膜上に位置する第２ゲート電極を形成する工程と、
を具備し、
前記絶縁膜を形成するときの熱酸化条件は前記半導体装置の種類によらず略同一であり、
前記半導体膜に不純物を導入する工程において、前記半導体装置の種類によって前記半導体膜に導入する不純物量を変えることにより、前記第１の絶縁膜の厚さを前記半導体装置の種類ごとに変える半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量素子を有する半導体装置の製造方法に関する。特に本発明は、容量素子の容量を変更する際に、容量素子の大きさを変更する必要がなく、かつ工程を大きく変更する必要がない半導体装置の製造方法に関する。
【背景技術】
【０００２】
図５は、素子分離膜１０２上に形成された容量素子の構成を説明するための断面図である。この容量素子は、ポリシリコンからなる下部電極１１０、下部電極１１０上に形成された熱酸化膜１１１、熱酸化膜１１１上及びその周囲に位置する素子分離膜１０２上に形成された窒化シリコン膜１１３、並びに窒化シリコン膜１１３上に位置していてポリシリコンからなる上部電極１１２を有している（例えば特許文献１参照）。なお、素子分離膜１０２はシリコン基板１００に形成されているが、シリコン基板１００には、容量素子が形成される前に、図示しない不純物領域（例えばトランジスタのウェル）が形成されている場合もある。
【０００３】
【特許文献１】特開平５−２９１４９９号公報（第２段落）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
例えば図５に示した構造を有する容量素子を有する半導体装置において、多品種少量生産に対応する為には容量素子の容量を様々な値にする必要がある。容量素子の容量を変化させる方法としては、容量素子の面積（大きさ）を変える方法、窒化シリコン膜の膜厚を変える方法、及び熱酸化膜の厚さを変える方法がある。しかし、容量素子の面積を変えることはマスク形状等多くの工程に変更を加える必要があり、高コストになる。また、窒化シリコン膜は、例えば他のプロセスのマスク膜を兼ねている場合があるが、このような場合、窒化シリコン膜の膜厚を変えることはできない。
【０００５】
また、熱酸化膜の厚さを変える方法としては、熱酸化条件を変えることが一般的であるが、熱酸化条件を変更すると、熱酸化膜形成前に半導体基板に形成された不純物領域の濃度プロファイルが変化してしまう。この濃度プロファイルの変化を不純物導入条件の変更により補正することは難しい為、熱酸化膜の厚さを変えるために熱酸化条件を変えることは、現実的ではない。
【０００６】
本発明は上記のような事情を考慮してなされたものであり、その目的は、容量素子の容量を変更する際に、容量素子の大きさを変更する必要がなく、かつ工程を大きく変更する必要がない半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、  複数種類の半導体装置を製造する半導体装置の製造方法であって、
前記複数種類の半導体装置それぞれは、下部電極、前記下部電極上に位置する絶縁膜、及び前記絶縁膜上に位置する上部電極を有する容量素子を具備し、
前記容量素子は、前記半導体装置の種類ごとに前記絶縁膜の厚さが異なり、
前記半導体装置を形成する工程は、
半導体基板に素子分離膜を形成する工程と、
前記半導体基板上及び前記素子分離膜上に半導体膜を形成する工程と、
前記半導体膜に不純物を導入する工程と、
前記半導体膜を選択的に除去することにより、前記素子分離膜上に前記下部電極を形成する工程と、
前記下部電極を熱酸化することにより前記絶縁膜を形成する工程と、
前記上部電極を形成する工程と、
を具備し、
前記絶縁膜を形成するときの熱酸化条件は前記半導体装置の種類によらず略同一であり、
前記半導体膜に不純物を導入する工程において、前記半導体装置の種類によって前記半導体膜に導入する不純物量を変えることにより、前記絶縁膜の厚さを前記半導体装置の種類ごとに変える。
【０００８】
この半導体装置の製造方法によれば、前記半導体膜に導入する不純物量を変えることで、前記絶縁膜を形成するときの熱酸化条件を変えなくても、前記絶縁膜の厚さを変えることができる。このため、容量素子の容量を変更する際に、容量素子の大きさを変更する必要がなく、かつ工程を大きく変更する必要がなくなる。
【０００９】
本発明に係る他の半導体装置の製造方法は、複数種類の半導体装置を製造する半導体装置の製造方法であって、
前記複数種類の半導体装置それぞれは、下部電極、前記下部電極上に位置する第1の絶縁膜、前記第１の絶縁膜上に位置する第２の絶縁膜、及び前記第１の絶縁膜上に位置する上部電極を有する容量素子を具備し、
前記容量素子は、前記半導体装置の種類ごとに前記第１の絶縁膜の厚さが異なり、
前記半導体装置を形成する工程は、
半導体基板に素子分離膜を形成する工程と、
前記半導体基板上及び前記素子分離膜上に半導体膜を形成する工程と、
前記半導体膜に不純物を導入する工程と、
前記半導体膜を選択的に除去することにより、前記素子分離膜上に前記下部電極を形成する工程と、
前記下部電極を熱酸化することにより前記第１の絶縁膜を形成する工程と、
前記第２の絶縁膜を形成する工程と、
前記上部電極を形成する工程と、
を具備し、
前記絶縁膜を形成するときの熱酸化条件は前記半導体装置の種類によらず略同一であり、
前記半導体膜に不純物を導入する工程において、前記半導体装置の種類によって前記半導体膜に導入する不純物量を変えることにより、前記第１の絶縁膜の厚さを前記半導体装置の種類ごとに変える。
【００１０】
本発明に係る他の半導体装置の製造方法は、複数種類の半導体装置を製造する半導体装置の製造方法であって、
前記複数種類の半導体装置それぞれは、第１素子領域に位置する第１のトランジスタ、第２素子領域に位置していて前記第１のトランジスタよりゲート絶縁膜が薄い第２のトランジスタ、及び素子分離膜上に位置する容量素子を具備し、
前記容量素子は、下部電極、前記下部電極上に位置する第1の絶縁膜、前記第１の絶縁膜上に位置する第２の絶縁膜、及び前記第１の絶縁膜上に位置する上部電極を有しており、前記半導体装置の種類ごとに前記第１の絶縁膜の厚さが異なり、
前記半導体装置を形成する工程は、
半導体基板に前記素子分離膜を形成することにより、前記第１素子領域及び前記第２素子領域を相互に分離する工程と、
前記半導体基板上及び前記素子分離膜上に半導体膜を形成する工程と、
前記半導体膜に不純物を導入する工程と、
前記半導体膜を選択的に除去することにより、前記素子分離膜上に前記下部電極を形成する工程と、
前記下部電極を熱酸化することにより前記第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上及び前記第２素子領域に位置する前記半導体基板上に前記第２の絶縁膜を形成する工程と、
前記第２の絶縁膜をマスクとして前記半導体基板を熱酸化することにより、前記第２素子領域に、前記第１のトランジスタの第１ゲート絶縁膜を形成する工程と、
前記第２素子領域に位置する前記半導体基板上の前記第２の絶縁膜を除去する工程と、
前記半導体基板を熱酸化することにより、前記第２素子領域に、前記第２のトランジスタの第２ゲート絶縁膜を形成する工程と、
前記上部電極、前記第１のゲート絶縁膜上に位置する第１ゲート電極、前記第２のゲート絶縁膜上に位置する第２ゲート電極を形成する工程と、
を具備し、
前記絶縁膜を形成するときの熱酸化条件は前記半導体装置の種類によらず略同一であり、
前記半導体膜に不純物を導入する工程において、前記半導体装置の種類によって前記半導体膜に導入する不純物量を変えることにより、前記第１の絶縁膜の厚さを前記半導体装置の種類ごとに変える。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の実施形態について説明する。図１の各図は、本発明の第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態は、それぞれが容量素子を具備する複数種類の半導体装置を製造する方法であるが、容量素子の容量は、半導体装置の種類によって異なる。本実施形態に係る半導体装置の製造方法において、半導体装置の種類によって変更される点は、下部電極となるポリシリコン膜に導入する不純物量のみである。
【００１２】
まず図１（Ａ）に示すように、シリコン基板１に素子分離膜２をＬＯＣＯＳ酸化法により形成する。次いで、素子分離膜２上にポリシリコン膜１０をＣＶＤ法により形成する。次いで、ポリシリコン膜１０に不純物を導入する。ここで導入する不純物量を変えることにより、後述する熱酸化膜１１の形成工程で、熱酸化条件（熱酸化時間及び処理温度）を変えなくても熱酸化膜１１の厚さを変えることができる。
【００１３】
次いで、図１（Ｂ）に示すように、ポリシリコン膜１０上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてポリシリコン膜１０をエッチングする。これにより、素子分離膜２上には容量素子の下部電極１０ａが形成される。またポリシリコン膜１０は、下部電極１０ａとなる部分以外は除去される。その後、レジストパターンを除去する。
【００１４】
次いで、下部電極１０ａを熱酸化する。これにより、下部電極１０ａ上には熱酸化膜１１が形成される。熱酸化膜１１の厚さは、上記したように、ポリシリコン膜１０（すなわち下部電極１０ａ）に導入された不純物量によって変えることができ、このため、熱酸化条件（熱酸化時間及び処理温度）を変える必要がない。
【００１５】
次いで、熱酸化膜１１上及び素子分離膜２上に、ポリシリコン膜を形成する。次いで、このポリシリコン膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてポリシリコン膜をエッチングする。これにより、熱酸化膜１１上には容量素子の上部電極１２が形成される。その後、レジストパターンを除去する。
【００１６】
以上、本発明に係る半導体装置の製造方法によれば、ポリシリコン膜１０（すなわち下部電極１０ａ）に導入する不純物量を変えることにより、熱酸化条件を変えなくても熱酸化膜１１の厚さを変えることができ、その結果、容量素子の容量を変えることができる。ポリシリコン膜１０に導入する不純物量は、不純物の導入時間によって変えることができる。従って、容量素子の容量を変えることにより複数種類の半導体装置を製造する場合に、容量素子の大きさを変更する必要がなく、かつ工程を大きく変更する必要がない。
【００１７】
図２は、本発明の第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態によって製造される半導体装置は、熱酸化膜１１と上部電極１２の間に窒化シリコン膜１３を有する点を除いて、第１の実施形態によって製造される半導体装置と同様の構成である。窒化シリコン膜１３は、熱酸化膜１１上及びその周囲に位置する素子分離膜２上に形成されている。
【００１８】
本実施形態に係る半導体装置の製造方法は、以下の点を除いて第１の実施形態と同様である。まず、熱酸化膜１１を形成した後、上部電極１２となるポリシリコン膜を形成する前に、熱酸化膜１１上及び素子分離膜２上に窒化シリコン膜を形成する工程、この窒化シリコン膜上にレジストパターンを形成する工程、このレジストパターンをマスクとして窒化シリコン膜をエッチングすることにより窒化シリコン膜１３を形成する工程、及びレジストパターンを除去する工程を具備する。また、上部電極１２となるポリシリコン膜は、窒化シリコン膜１３上及び素子分離膜２上に形成される。
以上、本実施形態によっても第２の実施形態と同様の効果を得ることができる。
【００１９】
図３及び図４の各図は、本発明の第３の実施形態に係る半導体装置の製造方法を説明するための断面図である。本方法によって製造される半導体装置は、第２の実施形態に示した容量素子、第１トランジスタ、及び第１トランジスタよりゲート絶縁膜が薄い第２トランジスタを有する。また、容量素子の容量は、半導体装置の種類によって異なる。本実施形態に係る半導体装置の製造方法において、半導体装置の種類によって変更される点は、下部電極となるポリシリコン膜に導入する不純物量のみである。以下、第２の実施形態と同様の構成については同一の符号を付し、説明を省略する。
【００２０】
まず図３（Ａ）に示すように、シリコン基板１に素子分離膜２を形成し、第１トランジスタが形成される第１素子領域１ａ、及び第２トランジスタが形成される第２素子領域１ｂを、互いに分離する。次いで、第１素子領域１ａに位置するシリコン基板に第２導電型の不純物を導入し、ウェル２０ａを形成する。次いで、素子分離膜２上及びシリコン基板１上にポリシリコン膜１０を形成し、ポリシリコン膜１０に不純物を導入する。
【００２１】
次いで、図３（Ｂ）に示すように、ポリシリコン膜１０上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてポリシリコン膜１０をエッチングする。これにより、素子分離膜２上には容量素子の下部電極１０ａが形成される。またポリシリコン膜１０は、下部電極１０ａとなる部分以外は除去される。その後、レジストパターンを除去する。
【００２２】
次いで、下部電極１０ａを熱酸化する。これにより、下部電極１０ａ上には熱酸化膜１１が形成される。熱酸化膜１１の厚さは、第２の実施形態と同様に、ポリシリコン膜１０（すなわち下部電極１０ａ）に導入された不純物量によって変えることができる。
【００２３】
次いで、図３（Ｂ）に示すように、熱酸化膜１１上、素子分離膜２上、及びシリコン基板１上に窒化シリコン膜１３を形成する。次いで、窒化シリコン膜１３上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして窒化シリコン膜１３をエッチングする。これにより、第１素子領域１ａに位置するシリコン基板１上及びその周囲に位置する窒化シリコン膜１３は、除去される。次いで、窒化シリコン膜１３及び素子分離膜２をマスクとして、シリコン基板１を熱酸化する。これにより、第１素子領域１ａに位置するシリコン基板１には、第１トランジスタのゲート絶縁膜３ａが形成される。
【００２４】
その後、図４（Ａ）に示すように、窒化シリコン膜１３上、ゲート絶縁膜３ａ上、及び素子分離膜２上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして窒化シリコン膜１３をエッチングする。これにより、窒化シリコン膜１３は、熱酸化膜１１上及びその周囲に位置する部分を除いて除去される。
【００２５】
次いで、第２素子領域１ｂに位置するシリコン基板１に、第２導電型の不純物を導入することにより、第２トランジスタのウェル２０ｂを形成する。次いで、素子分離膜２をマスクとしてシリコン基板１を熱酸化する。これにより、第２素子領域１ｂに位置するシリコン基板１には、第２トランジスタのゲート絶縁膜３ｂが形成される。
【００２６】
次いで、図４（Ｂ）に示すように、ゲート絶縁膜３ａ，３ｂ上、素子分離膜２上、及び窒化シリコン膜１３上にポリシリコン膜を形成する。次いで、このポリシリコン膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてポリシリコン膜をエッチングする。これにより、ゲート絶縁膜３ａ上には第１トランジスタのゲート電極４ａが形成され、ゲート電極３ｂ上には第２トランジスタのゲート電極４ｂが形成され、窒化シリコン膜１３上には容量素子の上部電極１２が形成される。このようにして、素子分離膜２上には容量素子が形成される。その後、レジストパターンを除去する。
【００２７】
次いで、ゲート電極４ａ，４ｂ、及び素子分離膜２をマスクとして、シリコン基板１に第１導電型の不純物を導入する。これにより、第１素子領域１ａに位置するシリコン基板１には第１トランジスタの低濃度不純物領域６ａが形成され、第２素子領域１ｂに位置するシリコン基板１には第２トランジスタの低濃度不純物領域６ｂが形成される。次いで、ゲート電極４ａ，４ｂを含む全面上に絶縁膜を形成し、この絶縁膜をエッチバックする。これにより、ゲート電極４ａ，４ｂの側壁にはサイドウォール５ａ，５ｂが形成される。次いで、ゲート電極４ａ，４ｂ、サイドウォール５ａ，５ｂ、及び素子分離膜２をマスクとして、シリコン基板１に第１導電型の不純物を導入する。これにより、第１素子領域１ａに位置するシリコン基板１には、第１トランジスタのソース及びドレインとなる不純物領域７ａが形成され、第２素子領域１ｂに位置するシリコン基板１には、第２トランジスタのソース及びドレインとなる不純物領域７ｂが形成される。
このようにして、第１素子領域１ａには第１トランジスタが形成され、第２素子領域１ｂには第２トランジスタが形成される。
【００２８】
以上、本発明の第３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。また、窒化シリコン膜１３は、ゲート絶縁膜３ａを形成するときのマスク膜も兼ねているが、例えば窒化シリコン膜１３を厚くしすぎると、窒化シリコン膜１３が素子分離膜２に与える応力が大きくなり、この結果、ゲート絶縁膜３ａの端部、すなわち素子分離膜２の近傍に位置するゲート絶縁膜３ａが薄くなることがある。しかし、本実施形態によれば、熱酸化膜１１の厚さによって容量素子の容量を調節しているため、容量素子の容量を調節することを目的として窒化シリコン膜１３の厚さを増減させる必要がない。このため、ゲート絶縁膜３ａの端部が薄くなることを抑制できる。
【００２９】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００３０】
【図１】各図は第１の実施形態に係る半導体装置の製造方法を説明するための断面図。
【図２】第２の実施形態に係る半導体装置の構成を説明するための断面図。
【図３】各図は第３の実施形態に係る半導体装置の製造方法を説明するための断面図。
【図４】各図は図３の次の工程を説明するための断面図。
【図５】容量素子の構成を説明するための断面図。
【符号の説明】
【００３１】
１，１００…シリコン基板、２，１０２…素子分離膜、３ａ，３ｂ…ゲート絶縁膜、４ａ，４ｂ…ゲート電極、５ａ，５ｂ…サイドウォール、６ａ，６ｂ…低濃度不純物領域、７ａ，７ｂ…不純物領域、１０…ポリシリコン膜、１０ａ，１１０…下部電極、１１，１１１…熱酸化膜、１２，１１２…上部電極、１３，１１３…窒化シリコン膜、２０ａ，２０ｂ…ウェル
【図１】
2008251566.tif 000003
【図２】
2008251566.tif 000004
【図３】
2008251566.tif 000005
【図４】
2008251566.tif 000006
【図５】
2008251566.tif 000007