(57)【要約】【課題】ドライバ全体の回路規模を低減すること。【解決手段】本発明のドライバ（１）は、第１メモリ（１０）と、アドレス制御回路（２０）と、表示駆動回路（３０）と、第２メモリ（６０）とを具備している。第１メモリ（１０）は、複数のメモリセル（１１）と冗長メモリセル（１２）とを含んでいる。アドレス制御回路（２０）は、不良メモリセルを表す不良アドレス情報（Ｗ２）に基づいて、複数のメモリセル（１１）のうちの不良メモリセルを冗長メモリセル（１２）に置き換える。表示駆動回路（３０）は、表示パネル（１００）の表示品位を特定する表示品位特定情報（Ｗ１）に基づいて、第１メモリ（１０）に格納される表示データ（ＤＬ）を表示パネル（１００）に表示する。第２メモリ（６０）には、上記の表示品位特定情報（Ｗ１）と上記の不良アドレス情報（Ｗ２）とが記録されている。【選択図】図１
2008216980.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリセルと冗長メモリセルとを含む第１メモリと、
不良メモリセルを表す不良アドレス情報に基づいて、前記複数のメモリセルのうちの前記不良メモリセルを前記冗長メモリセルに置き換えるアドレス制御回路と、
表示パネルの表示品位を特定する表示品位特定情報に基づいて、前記第１メモリに格納される前記表示データを前記表示パネルに表示する表示駆動回路と、
前記表示品位特定情報と前記不良アドレス情報とが記録された第２メモリと、
を具備するドライバ。
【請求項２】
プログラム制御回路、
を更に具備し、
前記第２メモリは、
表示品位特定情報記憶領域と、
不良アドレス情報記憶領域と、
を備え、
前記プログラム制御回路は、
前記表示品位特定情報を前記表示品位特定情報記憶領域に記録し、
前記複数のメモリセルの各々がテストされ、前記複数のメモリセルのうちの少なくとも１つのメモリセルが前記不良アドレスを表している場合、前記不良アドレス情報を前記不良アドレス情報記憶領域に記録する、
請求項１に記載のドライバ。
【請求項３】
前記第２メモリは、不揮発性メモリとして、フラッシュメモリ、ＥＰＲＯＭ｛Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）｝、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）のいずれかを表す、
請求項２に記載のドライバ。
【請求項４】
前記第２メモリは、不揮発性メモリとして、電気ヒューズを表す、
請求項２に記載のドライバ。
【請求項５】
前記表示品位特定情報記憶領域、前記不良アドレス情報記憶領域は、前記電気ヒューズとして電気ヒューズ群を含み、
前記プログラム制御回路は、
前記表示品位特定情報記憶領域の電気ヒューズ群のうちの、切断されるべき電気ヒューズに電流を流して、前記表示品位特定情報を前記表示品位特定情報記憶領域に記録し、
前記不良アドレス情報記憶領域の電気ヒューズ群のうちの、切断されるべき電気ヒューズに電流を流して、前記不良アドレス情報を前記不良アドレス情報記憶領域に記録する、
請求項４に記載のドライバ。
【請求項６】
前記複数のメモリセルの各々をアクセスしてテストするＢＩＳＴ（Ｂｕｉｌｔ−Ｉｎ  Ｓｅｌｆ−Ｔｅｓｔ）回路、
を更に具備し、
前記ＢＩＳＴ回路は、前記複数のメモリセルのうちの少なくとも１つのメモリセルが前記不良アドレスを表す場合、前記不良アドレス情報を前記プログラム制御回路に出力する、
請求項２〜５のいずれかに記載のドライバ。
【請求項７】
電源を監視し、前記電源から電源電圧が投入されたときに、電源投入信号を前記ＢＩＳＴ回路に出力するパワーオン監視回路、
を更に具備し、
前記ＢＩＳＴ回路は、前記電源投入信号に応じて、前記複数のメモリセルの各々をアクセスしてテストを実行する、
請求項６に記載のドライバ。
【請求項８】
前記表示品位特定情報が表す前記表示品位は、ユーザにより変更可能であり、
前記プログラム制御回路は、
前記表示品位特定情報記憶領域のアクセス権を表すアクセス権コマンドを保持し、
前記表示品位の変更を表す表示品位変更情報とコマンドとを含む命令がユーザによって与えられたときに、前記コマンドと前記アクセス権コマンドが一致した場合、前記表示品位特定情報記憶領域をアクセスし、前記表示品位変更情報に基づいて前記表示品位特定情報を変更する、
請求項２〜７のいずれかに記載のドライバ。
【請求項９】
前記表示品位特定情報は、
前記表示パネルを製造するパネルメーカーに関する第１表示品位特定情報と、
前記ドライバを製造する表示デバイスメーカーに関する第２表示品位特定情報と、
を含み、
前記表示品位特定情報記憶領域は、
前記第１表示品位特定情報が記録される第１表示品位特定情報記憶領域と、
前記第２表示品位特定情報が記録される第２表示品位特定情報記憶領域と、
を含む請求項２に記載のドライバ。
【請求項１０】
電源を監視し、前記電源から電源電圧が投入されたときに、電源投入信号を出力するパワーオン監視回路、
を更に具備し、
前記プログラム制御回路は、
前記電源投入信号に応じて、それぞれ前記第１、第２表示品位特定情報及び前記不良アドレス情報を前記第１、第２表示品位特定情報記憶領域及び前記不良アドレス情報記憶領域から読み出すための第１〜第３読出信号を前記第２メモリに出力するシーケンサと、
前記表示駆動回路により参照されるパネル用レジスタ及び表示デバイス用レジスタと、
前記アドレス制御回路により参照される不良アドレス用レジスタと、
を備え、
前記第２メモリは、
前記第１〜第３読出信号に応じて、それぞれ、前記第１、第２表示品位特定情報及び前記不良アドレス情報を前記第１、第２表示品位特定情報記憶領域及び前記不良アドレス情報記憶領域から読み出し、前記パネル用レジスタ、前記表示デバイス用レジスタ及び前記不良アドレス用レジスタに格納するセンスアンプ、
を更に備える請求項９に記載のドライバ。
【請求項１１】
前記パネルメーカー、前記表示デバイスメーカー、前記第１メモリを製造するメモリデバイスメーカーが、それぞれ、テスト時に、第１〜第３テスタを用いて、前記第１、第２表示品位特定情報及び前記不良アドレス情報と、前記第１、第２表示品位特定情報記憶領域及び前記不良アドレス情報記憶領域を表すアドレスと、を含む第１〜第３書込命令を入力し、
前記プログラム制御回路は、
前記第１〜第３書込命令を解読する命令コマンドデコーダと、
前記命令コマンドデコーダにより解読された前記第１〜第３書込命令に従って、それぞれ、前記第１、第２表示品位特定情報及び前記不良アドレス情報を前記第１、第２表示品位特定情報記憶領域及び前記不良アドレス情報記憶領域に書き込む制御部、
を備える請求項１０に記載のドライバ。
【請求項１２】
前記パネルメーカー、前記表示デバイスメーカー、前記メモリデバイスメーカーが、それぞれ、テスト時に、前記第１〜第３テスタを用いて、前記第１、第２表示品位特定情報及び前記不良アドレス情報と、前記第１、第２表示品位特定情報記憶領域及び前記不良アドレス情報記憶領域を表すアドレスと、を含む第１〜第３読出命令を入力し、
前記命令コマンドデコーダは、前記第１〜第３読出命令を解読し、
前記制御部は、前記命令コマンドデコーダにより解読された前記第１〜第３読出命令に従って、それぞれ、前記第１、第２表示品位特定情報及び前記不良アドレス情報を前記第１、第２表示品位特定情報記憶領域及び前記不良アドレス情報記憶領域から読み出すための前記第１〜第３読出信号を前記第２メモリに出力し、
前記センスアンプは、
前記第１〜第３読出信号に応じて、それぞれ、前記第１、第２表示品位特定情報及び前記不良アドレス情報を前記第１、第２表示品位特定情報記憶領域及び前記不良アドレス情報記憶領域から読み出し、前記パネル用レジスタ、前記表示デバイス用レジスタ及び前記不良アドレス用レジスタに格納する、
請求項１１に記載のドライバ。
【請求項１３】
前記パネルメーカー、前記表示デバイスメーカー、前記メモリデバイスメーカーが、それぞれ、テスト時に、前記第１〜第３テスタを用いて、前記パネル用レジスタ、前記表示デバイス用レジスタ及び前記不良アドレス用レジスタを表すアドレス、を含む第１〜第３レジスタ読出命令を入力し、
前記命令コマンドデコーダは、
前記第１〜第３レジスタ読出命令を解読し、
前記第１〜第３レジスタ読出命令に従って、それぞれ、前記第１、第２表示品位特定情報及び前記不良アドレス情報を前記パネル用レジスタ、前記表示デバイス用レジスタ及び前記不良アドレス用レジスタから読み出し、前記第１〜第３テスタに出力する、
請求項１２に記載のドライバ。
【請求項１４】
前記第２メモリは、不揮発性メモリとして、ＯＴＰ｛Ｏｎｅ  Ｔｉｍｅ  ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）｝を表す、
請求項１１〜１３のいずれかに記載のドライバ。
【請求項１５】
前記第２メモリは、
１番目から最終番目までこの順に使用される複数のバンク、
を更に備え、
前記複数のバンクの各々は、前記第１、第２表示品位特定情報記憶領域及び前記不良アドレス情報記憶領域を有し、
前記パネルメーカーが、前記第１テスタを用いて、前記複数のバンクのうちの、現在有効であるバンクを消去するための消去命令を入力し、
前記命令コマンドデコーダは、前記消去命令を解読し、
前記制御部は、前記命令コマンドデコーダにより解読された前記消去命令に従って、前記バンクを無効にして、前記複数のバンクのうちの前記バンクの次のバンクを有効にし、
前記次のバンクの前記第１、第２表示品位特定情報記憶領域及び前記不良アドレス情報記憶領域にそれぞれ前記第１、第２表示品位特定情報及び前記不良アドレス情報が記録される、
請求項１４に記載のドライバ。
【請求項１６】
前記第１メモリは、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を表す、
請求項１０〜１５のいずれかに記載のドライバ。
【請求項１７】
前記第２メモリは、
前記表示品位特定情報を記録する領域と、
前記不良アドレス情報を記録する領域と、
を備え、
前記表示品位特定情報を記録する領域と前記不良アドレス情報を記録する領域は、同一のメモリチップ上に設けられている
請求項１に記載のドライバ。
【請求項１８】
前記メモリチップは、
前記表示品位特定情報を記録する領域と前記不良アドレス情報を記録する領域とを共有するセンスアンプ、
を備える請求項１７に記載のドライバ。
【請求項１９】
請求項１〜１８のいずれかに記載のドライバと、
前記ドライバに接続された表示パネルと、
を具備する表示装置。
【請求項２０】
複数のメモリセルと冗長メモリセルとを含む第１メモリを備えるドライバを用いて、表示データを表示パネルに表示する方法であって、
前記表示部の表示品位を特定する表示品位特定情報と、不良メモリセルを表す不良アドレス情報とを第２メモリに記録するステップと、
前記不良アドレス情報に基づいて、前記複数のメモリセルのうちの前記不良メモリセルを前記冗長メモリセルに置き換えるステップと、
前記表示品位特定情報に基づいて、前記第１メモリに格納される前記表示データを前記表示パネルに表示するステップと、
を具備する表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルが接続されるドライバに関する。
【背景技術】
【０００２】
携帯電話機やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）で例示される携帯端末が普及されている。その携帯端末には、ドライバと表示パネルとを具備する表示装置が搭載され、表示パネルとして、一般的にＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）が採用されている。
【０００３】
ドライバは、情報を保持するための専用素子と、プログラム制御回路と、与えられた表示データを格納するメモリとを具備している。プログラム制御回路は、表示パネルの表示品位を特定する表示品位特定情報を専用素子に記録する。ドライバは、専用素子に記録された表示品位特定情報に基づいて、メモリに格納される表示データを表示パネルに表示する（特許文献１、２参照）。特許文献１において、上記の専用素子としてＥＥＰＲＯＭ｛電気的に消去可能なＰＲＯＭ；Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）｝が挙げられ、特許文献２において、上記の専用素子としてジャンパースイッチ回路、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＥＰＲＯＭが挙げられている。
【０００４】
【特許文献１】特開２００３−２４１７３０号公報
【特許文献２】特開２００４−２１０６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ドライバは、表示品位特定情報を保持する専用素子以外にも、他の用途で使用される専用素子を具備することがある。複数の専用素子のそれぞれに対して複数のプログラム制御回路を対応付ける場合、複数のプログラム制御回路によりドライバ全体で回路規模が大きくなってしまう。
【課題を解決するための手段】
【０００６】
以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００７】
本発明のドライバ（１）は、第１メモリ（１０）と、アドレス制御回路（２０）と、表示駆動回路（３０）と、第２メモリ（６０）とを具備している。第１メモリ（１０）は、複数のメモリセル（１１）と冗長メモリセル（１２）とを含んでいる。アドレス制御回路（２０）は、不良メモリセルを表す不良アドレス情報（Ｗ２）に基づいて、複数のメモリセル（１１）のうちの不良メモリセルを冗長メモリセル（１２）に置き換える。表示駆動回路（３０）は、表示パネル（１００）の表示品位を特定する表示品位特定情報（Ｗ１）に基づいて、第１メモリ（１０）に格納される表示データ（ＤＬ）を表示パネル（１００）に表示する。第２メモリ（６０）には、上記の表示品位特定情報（Ｗ１）と上記の不良アドレス情報（Ｗ２）とが記録されている。
【発明の効果】
【０００８】
上述のように、本発明のドライバ（１）では、表示品位特定情報（Ｗ１）と不良アドレス情報（Ｗ２）とを同一の記憶方式で記録している。これにより、表示品位特定情報（Ｗ１）を記録する専用素子と、不良アドレス情報（Ｗ２）を記録する専用素子とを別々に作成する必要がない。また、専用素子を別々に作成した場合、プログラム制御回路（５０）における回路規模が大きくなるが、本発明では、専用素子を別々に作成する必要がないため、プログラム制御回路（５０）のうちの、表示品位特定情報（Ｗ１）を記録する機能と、不良アドレス情報（Ｗ２）を記録する機能とを共通化することができる。これにより、プログラム制御回路（５０）の回路規模を低減することができ、ドライバ（１）全体の回路規模も低減することができる。
【０００９】
また、本発明のドライバ（１）では、プログラム方式として、レーザートリミングヒューズを採用しないで、上記の第２メモリ（６０）を採用している。レーザートリミングヒューズを採用した場合、レーザートリミングヒューズにレーザを照射するための開口窓がドライバ（１）に設けられる。この場合、実装工程によっては、外部から開口窓を介してドライバ（１）内にゴミが入ってしまう恐れがある。ゴミが入ってしまった場合、実装後の動作においてドライバ（１）内の配線や回路などでショートしてしまう可能性がある。一方、第２メモリ（６０）を採用した場合、開口窓をドライバ（１）に設ける必要がない。また、第２メモリ（６０）を採用した場合、ドライバ（１）内にレーザを照射するのではなく、ドライバ（１）内に情報を送ることにより、表示品位特定情報（Ｗ１）、不良アドレス情報（Ｗ２）を記録することができるため、実装後にプログラムすることが可能である。第２メモリ（６０）としては、例えば不揮発性メモリ（６０）が好ましい。
【発明を実施するための最良の形態】
【００１０】
以下に添付図面を参照して、本発明の実施形態によるドライバについて詳細に説明する。
【００１１】
（第１実施形態）
図１は、本発明の第１実施形態によるドライバ１が適用されるシステムの構成を示している。このシステムは、ドライバ１と、表示パネル１００と、電源２００とを具備している。ドライバ１と表示パネル１００は表示装置を構成する。電源２００は、ドライバ１に電源電圧Ｖを供給する。表示パネル１００としては、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）が例示される。
【００１２】
ドライバ１は、メモリ（メモリセルアレイ）１０と、アドレス制御回路２０と、表示駆動回路３０と、ＩＦバッファ回路４０と、プログラム制御回路５０と、不揮発性メモリ６０とを具備している。
【００１３】
ＩＦバッファ回路４０は、メモリ１０、アドレス制御回路２０、プログラム制御回路５０と、外部の装置とに接続されたインターフェース（ＩＦ）である。
【００１４】
メモリ１０は、メモリセルがマトリクス上に配置され、複数のメモリセル１１と、冗長メモリセル１２とを含んでいる。冗長メモリセル１２は１つ以上存在し、その冗長メモリセル１２を冗長メモリセル１２−１〜１２−ｎ（ｎは１以上の整数）と表記する。メモリとしては、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が例示される。
【００１５】
不揮発性メモリ６０は、表示品位特定情報記憶領域６１と、不良アドレス情報記憶領域６２とを備えている。表示品位特定情報記憶領域６１は、表示品位特定情報記憶領域６１−１〜６１−ｍ（ｍは１以上の整数）を含んでいる。不良アドレス情報記憶領域６２は、不良アドレス情報記憶領域６２−１〜６２−ｎを含んでいる。不良アドレス情報記憶領域６２−１〜６２−ｎは、それぞれ冗長メモリセル１２−１〜１２−ｎに対応している。
【００１６】
プログラム制御回路５０は、クロック信号（この場合、内部クロック信号）に同期して動作する。例えば、表示パネル１００の表示品位を特定する表示品位特定情報Ｗ１が、外部の装置からＩＦバッファ回路４０を介してプログラム制御回路５０に与えられる。この場合、プログラム制御回路５０は、不揮発性メモリ６０の表示品位特定情報記憶領域６１−１〜６１−ｍのうちの、空いている表示品位特定情報記憶領域を選択し、選択された表示品位特定情報記憶領域に表示品位特定情報Ｗ１を記録する。例えば、複数のメモリセル１１の各々がテストされ、複数のメモリセル１１のうちの少なくとも１つのメモリセルが不良アドレス（不良ビットのアドレス）を表している。この場合、不良アドレス（不良メモリセル）を表す不良アドレス情報Ｗ２が、外部の装置からＩＦバッファ回路４０を介してプログラム制御回路５０に与えられる。このとき、プログラム制御回路５０は、不揮発性メモリ６０の不良アドレス情報記憶領域６２−１〜６２−ｎのうちの、空いている不良アドレス情報記憶領域を選択し、選択された不良アドレス情報記憶領域に不良アドレス情報Ｗ２を記録する。このように、表示品位特定情報Ｗ１と不良アドレス情報Ｗ２とが同一の記憶方式で記録される。
【００１７】
アドレス制御回路２０は、クロック信号（内部クロック信号）に同期して動作する。アドレス制御回路２０は、不良アドレス情報記憶領域６２に記録された不良アドレス情報Ｗ２に基づいて、複数のメモリセル１１のうちの不良メモリセルを冗長メモリセル１２に置き換える。表示データＤＡが、外部の装置からＩＦバッファ回路４０を介してメモリ１０に格納され、１表示ラインを表示パネル１００に表示するためのアドレスＡＤＤが、外部の装置からＩＦバッファ回路４０を介してアドレス制御回路２０に与えられる。この場合、アドレス制御回路２０は、メモリ１０に格納される表示データＤＡから、１表示ライン分の表示データＤＬを表示駆動回路３０に出力する。
【００１８】
表示駆動回路３０は、クロック信号（内部クロック信号）に同期して動作し、ソースドライバ、ゲートドライバを備えている。表示駆動回路３０は、表示品位特定情報記憶領域６１に記録された表示品位特定情報Ｗ１に基づいて、表示データＤＬを表示パネル１００に表示する。
【００１９】
不揮発性メモリ６０は、フラッシュメモリ、ＥＰＲＯＭ｛Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）｝、ＥＥＰＲＯＭ（電気的に消去可能なＰＲＯＭ；Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）のいずれかを表している。図２に示されるように、本実施形態では、フラッシュメモリであり、上記の表示品位特定情報記憶領域６１−１〜６１−ｍ、不良アドレス情報記憶領域６２−１〜６２−ｎの各々は、セクタであるものとする。
【００２０】
図３は、図１のプログラム制御回路５０の動作を示すフローチャートである。
【００２１】
表示品位特定情報Ｗ１が、外部の装置からＩＦバッファ回路４０を介してプログラム制御回路５０に与えられる（ステップＳ１−ＹＥＳ）。この場合、プログラム制御回路５０は、不揮発性メモリ６０の表示品位特定情報記憶領域６１−１〜６１−ｍのうちの、空いている表示品位特定情報記憶領域を選択し、選択された表示品位特定情報記憶領域に表示品位特定情報Ｗ１を記録する（ステップＳ２）。表示品位特定情報Ｗ１としては、表示コントラストの微調整に関する情報が例示される。例えば、表示品位特定情報Ｗ１が対向電極信号ＶＣＯＭの調整に関する情報である場合、その情報を表示品位特定情報記憶領域６１−１に記録する。表示品位特定情報Ｗ１がＬＣＤ駆動電圧の設定値の調整に関する情報である場合、その情報を表示品位特定情報記憶領域６１−２に記録する。本発明の第１実施形態によるドライバ１では、表示品位特定情報記憶領域６１として表示品位特定情報記憶領域６１−１〜６１−ｍを確保することにより、ｍ種類の表示品位特定情報Ｗ１をそれぞれ表示品位特定情報記憶領域６１−１〜６１−ｍに記録することができる。
【００２２】
複数のメモリセル１１の各々がテストされた結果、複数のメモリセル１１のうちの不良アドレス（不良メモリセル）を表す不良アドレス情報Ｗ２が、外部の装置からＩＦバッファ回路４０を介してプログラム制御回路５０に与えられる（ステップＳ３−ＹＥＳ）。この場合、プログラム制御回路５０は、不揮発性メモリ６０の不良アドレス情報記憶領域６２−１〜６２−ｎのうちの、空いている不良アドレス情報記憶領域を選択し、選択された不良アドレス情報記憶領域に不良アドレス情報Ｗ２を記録する（ステップＳ４）。本発明の第１実施形態によるドライバ１では、不良アドレス情報記憶領域６２−１〜６２−ｎはそれぞれ冗長メモリセル１２−１〜１２−ｎに対応しているため、ｎ種類の不良アドレス情報Ｗ２をそれぞれ不良アドレス情報記憶領域６２−１〜６２−ｎに記録することができる。
【００２３】
なお、ステップＳ１、Ｓ２とステップＳ３、Ｓ４は順不同である。
【００２４】
上述のように、本発明の第１実施形態によるドライバ１によれば、表示品位特定情報Ｗ１と不良アドレス情報Ｗ２とを同一の記憶方式で記録している。これにより、表示品位特定情報Ｗ１を記録する専用素子と、不良アドレス情報Ｗ２を記録する専用素子とを別々に作成する必要がない。また、専用素子を別々に作成した場合、プログラム制御回路５０の回路規模が大きくなるが、本発明では、専用素子を別々に作成する必要がないため、プログラム制御回路５０のうちの、表示品位特定情報Ｗ１を記録する機能と、不良アドレス情報Ｗ２を記録する機能とを共通化することができる。これにより、プログラム制御回路５０の回路規模を低減することができ、ドライバ１全体の回路規模も低減することができる。
【００２５】
また、本発明の第１実施形態によるドライバ１によれば、プログラム方式として、レーザートリミングヒューズを採用しないで、不揮発性メモリ６０としてフラッシュメモリを採用している。レーザートリミングヒューズを採用した場合、レーザートリミングヒューズにレーザを照射するための開口窓がドライバ１に設けられる。この場合、実装工程によっては、外部から開口窓を介してドライバ１内にゴミが入ってしまう恐れがある。ゴミが入ってしまった場合、実装後の動作においてドライバ１内の配線や回路などでショートしてしまう可能性がある。一方、フラッシュメモリを採用した場合、開口窓をドライバ１に設ける必要がない。また、フラッシュメモリを採用した場合、ドライバ１内にレーザを照射するのではなく、ドライバ１内に情報を送ることにより、表示品位特定情報Ｗ１、不良アドレス情報Ｗ２を記録することができるため、実装後にプログラムすることが可能である。
【００２６】
また、本発明の第１実施形態によるドライバ１によれば、メモリ１０用のプログラムの応用として、メモリ１０がＤＲＡＭである場合、実装後のセルホールド劣化による不良メモリセルを救済することができる。
【００２７】
（第２実施形態）
第２実施形態では、前述（第１実施形態）と重複する説明を省略し、前述と同一の構成については同符合を付している。
【００２８】
図４に示されるように、不揮発性メモリ６０は、電流溶断型ヒューズとして電気ヒューズを表している。本実施形態では、上記の表示品位特定情報記憶領域６１−１〜６１−ｍ、不良アドレス情報記憶領域６２−１〜６２−ｎの各々は、上記の電気ヒューズとして電気ヒューズ群Ｆ１〜ＦＮ（Ｎは１以上の整数）を含んでいるものとする。
【００２９】
表示品位特定情報Ｗ１が、外部の装置からＩＦバッファ回路４０を介してプログラム制御回路５０に与えられる（ステップＳ１−ＹＥＳ）。この場合、プログラム制御回路５０は、不揮発性メモリ６０の表示品位特定情報記憶領域６１−１〜６１−ｍのうちの、空いている表示品位特定情報記憶領域を選択する。プログラム制御回路５０は、選択された表示品位特定情報記憶領域の電気ヒューズ群Ｆ１〜ＦＮのうちの、切断されるべき電気ヒューズに電流を流して、選択された表示品位特定情報記憶領域に表示品位特定情報Ｗ１を記録する（ステップＳ２）。例えば、Ｎが１２であり、切断されるべき電気ヒューズがＦ９〜Ｆ１１であるものとする。この場合、切断されない電気ヒューズＦ１〜Ｆ８は、“０”を表し、切断された電気ヒューズＦ９〜Ｆ１１は、“１”を表している。本発明の第２実施形態によるドライバ１では、表示品位特定情報記憶領域６１として表示品位特定情報記憶領域６１−１〜６１−ｍを確保することにより、ｍ種類の表示品位特定情報Ｗ１をそれぞれ表示品位特定情報記憶領域６１−１〜６１−ｍに記録することができる。
【００３０】
複数のメモリセル１１の各々がテストされた結果、複数のメモリセル１１のうちの不良アドレス（不良メモリセル）を表す不良アドレス情報Ｗ２が、外部の装置からＩＦバッファ回路４０を介してプログラム制御回路５０に与えられる（ステップＳ３−ＹＥＳ）。この場合、プログラム制御回路５０は、不揮発性メモリ６０の不良アドレス情報記憶領域６２−１〜６２−ｎのうちの、空いている不良アドレス情報記憶領域を選択する。プログラム制御回路５０は、選択された不良アドレス情報記憶領域の電気ヒューズ群Ｆ１〜ＦＮのうちの、切断されるべき電気ヒューズに電流を流して、選択された不良アドレス情報記憶領域に不良アドレス情報Ｗ２を記録する（ステップＳ４）。例えば、Ｎが１２であり、切断されるべき電気ヒューズがＦ９〜Ｆ１１であるものとする。この場合、切断されない電気ヒューズＦ１〜Ｆ８は、“０”を表し、切断された電気ヒューズＦ９〜Ｆ１１は、“１”を表している。本発明の第２実施形態によるドライバ１では、不良アドレス情報記憶領域６２−１〜６２−ｎはそれぞれ冗長メモリセル１２−１〜１２−ｎに対応しているため、ｎ種類の不良アドレス情報Ｗ２をそれぞれ不良アドレス情報記憶領域６２−１〜６２−ｎに記録することができる。
【００３１】
上述のように、本発明の第２実施形態によるドライバ１によれば、プログラム方式として、レーザートリミングヒューズを採用しないで、不揮発性メモリ６０として電気ヒューズ（電気ヒューズ群Ｆ１〜ＦＮ）を採用している。レーザートリミングヒューズを採用した場合、レーザートリミングヒューズにレーザを照射するための開口窓がドライバ１に設けられる。この場合、実装工程によっては、外部から開口窓を介してドライバ１内にゴミが入ってしまう恐れがある。ゴミが入ってしまった場合、実装後の動作においてドライバ１内の配線や回路などでショートしてしまう可能性がある。一方、電気ヒューズ群Ｆ１〜ＦＮを採用した場合、開口窓をドライバ１に設ける必要がない。また、電気ヒューズ群Ｆ１〜ＦＮを採用した場合、ドライバ１内にレーザを照射するのではなく、ドライバ１内に情報を送って、その情報に対応する電気ヒューズを切断することにより、表示品位特定情報Ｗ１、不良アドレス情報Ｗ２を記録することができるため、実装後にプログラムすることが可能である。
【００３２】
（第３実施形態）
第３実施形態では、前述（第１、第２実施形態）と重複する説明を省略し、前述と同一の構成については同符合を付している。
【００３３】
図５は、本発明の第３実施形態によるドライバ１が適用されるシステムの構成を示している。ドライバ１は、更に、ＢＩＳＴ（Ｂｕｉｌｔ−Ｉｎ  Ｓｅｌｆ−Ｔｅｓｔ）回路７０を具備している。
【００３４】
ＢＩＳＴ回路７０は、クロック信号（内部クロック信号）に同期して動作する。
【００３５】
図６は、図５のＢＩＳＴ回路７０及びプログラム制御回路５０の動作を示すフローチャートである。
【００３６】
ＢＩＳＴ回路７０は、複数のメモリセル１１の各々をテストするＢＩＳＴ処理を実行する（ステップＳ１１）。ＢＩＳＴ処理が実行された結果、複数のメモリセル１１のうちの少なくとも１つのメモリセルが不良アドレス（不良ビットのアドレス）を表している（ステップＳ１２−ＹＥＳ）。この場合、ＢＩＳＴ回路７０は、不良アドレス（不良メモリセル）を表す不良アドレス情報Ｗ２をプログラム制御回路５０に出力する（ステップＳ１３）。このとき、プログラム制御回路５０は、前述のステップＳ４を実行する（ステップＳ１４）。即ち、プログラム制御回路５０は、不揮発性メモリ６０の不良アドレス情報記憶領域６２−１〜６２−ｎのうちの、空いている不良アドレス情報記憶領域を選択し、選択された不良アドレス情報記憶領域に不良アドレス情報Ｗ２を記録する。
【００３７】
このように、本発明の第３実施形態によるドライバ１によれば、メモリ１０用のプログラムの応用として、自己回復機能を実現することができる。
【００３８】
（第４実施形態）
第４実施形態では、前述（第１〜第３実施形態）と重複する説明を省略し、前述と同一の構成については同符合を付している。
【００３９】
図７は、本発明の第４実施形態によるドライバ１が適用されるシステムの構成を示している。ドライバ１は、更に、パワーオン監視回路８０を具備している。
【００４０】
図８は、図７のパワーオン監視回路８０、ＢＩＳＴ回路７０及びプログラム制御回路５０の動作を示すフローチャートである。
【００４１】
パワーオン監視回路８０は、電源２００を監視する（ステップＳ２１）。電源２００から電源電圧Ｖがドライバ１に投入されたときに（ステップＳ２１−ＹＥＳ）、パワーオン監視回路８０は、電源投入信号ＰＯＮをＢＩＳＴ回路７０に出力する（ステップＳ２２）。このとき、前述のステップＳ１１〜Ｓ１４が実行される。即ち、ＢＩＳＴ回路７０は、電源投入信号ＰＯＮに応じて、複数のメモリセル１１の各々をテストし（ステップＳ１１）、不良アドレスを表す不良アドレス情報Ｗ２をプログラム制御回路５０に出力する（ステップＳ１２−ＹＥＳ、Ｓ１３）。プログラム制御回路５０は、不揮発性メモリ６０の不良アドレス情報記憶領域６２−１〜６２−ｎのうちの、空いている不良アドレス情報記憶領域を選択し、選択された不良アドレス情報記憶領域に不良アドレス情報Ｗ２を記録する（ステップＳ１４）。
【００４２】
このように、本発明の第４実施形態によるドライバ１によれば、メモリ１０用のプログラムの応用として、パワーオンセルフテストと組み合わせることにより、最終製品での自己回復機能を実現することができる。
【００４３】
（第５実施形態）
第５実施形態では、前述（第１〜第４実施形態）と重複する説明を省略し、前述と同一の構成については同符合を付している。
【００４４】
図９は、本発明の第５実施形態によるドライバ１が適用されるシステムの構成を示している。このシステムは、更に、入力部３００を具備している。
【００４５】
表示品位特定情報Ｗ１が表す表示品位は、ユーザが入力部３００を操作することにより変更可能である。このときに、ユーザによって、表示品位特定情報Ｗ１が不揮発性メモリ６０の表示品位特定情報記憶領域６１に記録されればよいが、不揮発性メモリ６０の不良アドレス情報記憶領域６２に誤って記録されるのは好ましくない。また、表示品位特定情報記憶領域６１、不良アドレス情報記憶領域６２が電気ヒューズ群Ｆ１〜ＦＮ（電流溶断型ヒューズ）であり、不良アドレス情報記憶領域６２に誤って記録される場合も、より好ましくない。
【００４６】
そこで、第５実施形態では、表示品位特定情報記憶領域６１に対して、ユーザにアクセス権を与え、不良アドレス情報記憶領域６２に対して、ユーザにアクセス権を与えない。この場合、プログラム制御回路５０は、表示品位特定情報記憶領域６１のアクセス権を表すアクセス権コマンドＷ１ＣＭＤを保持している。これに関する動作について説明する。
【００４７】
図１０は、図９の入力部３００及びプログラム制御回路５０の動作を示すフローチャートである。
【００４８】
ユーザは、入力部３００を操作して、表示品位の変更を表す表示品位変更情報Ｗ１’と、コマンドＷ１’ＣＭＤと、を含む命令を、ＩＦバッファ回路４０を介してプログラム制御回路５０に与える（ステップＳ３１）。この場合、プログラム制御回路５０は、命令に含まれるコマンドＷ１’ＣＭＤと、自己が保持するアクセス権コマンドＷ１ＣＭＤとを照合する（ステップＳ３２）。コマンドＷ１’ＣＭＤとアクセス権コマンドＷ１ＣＭＤとが一致した場合（ステップＳ３２−ＹＥＳ）、表示品位特定情報記憶領域６１をアクセスし（ステップＳ３３）、命令に含まれる表示品位変更情報Ｗ１’に基づいて表示品位特定情報Ｗ１を変更する（ステップＳ３４）。
【００４９】
このように、本発明の第５実施形態によるドライバ１によれば、表示パネル１００用のプログラムの応用として、ユーザが表示品位特定情報Ｗ１を不揮発性メモリ６０の表示品位特定情報記憶領域６１に記録可能にすることにより、ユーザが好む表示品位に変更することができる。また、不揮発性メモリ６０の表示品位特定情報記憶領域６１に対して、ユーザにアクセス権を与え、不良アドレス情報記憶領域６２に対して、ユーザにアクセス権を与えなくすることにより、ドライバ１の仕様を保証することができる。
【００５０】
（第６実施形態）
第６実施形態では、前述（第１〜第５実施形態）と重複する説明を省略し、前述と同一の構成については同符合を付している。
【００５１】
図１１は、本発明の第６実施形態によるドライバ１が適用されるシステムの構成を示している。
【００５２】
ドライバ１は、更に、パワーオン監視回路８０を具備している。パワーオン監視回路８０は、電源２００から電源電圧Ｖがドライバ１に投入されたか否かを監視する。
【００５３】
不揮発性メモリ６０は、ＯＴＰ｛Ｏｎｅ  Ｔｉｍｅ  ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）｝を表している。不揮発性メモリ６０は、１番目から最終番目までこの順に使用される複数のバンク６０−１〜６０−４と、センスアンプ６３と、を更に備えている。この不揮発性メモリ６０をメモリチップとした場合、複数のバンク６０−１〜６０−４とセンスアンプ６３は、同一のメモリチップ上に設けられている。ここで、複数のバンク６０−１〜６０−４のうちの、１つのバンクとして、バンク６０−１が有効であるものとする。
【００５４】
複数のバンク６０−１〜６０−４の各々は、３２×１６ビットの記憶領域を有している。この記憶領域［３２×１６ビット］は、３０×１６ビットの表示品位特定情報記憶領域６１と、２×１６ビットの不良アドレス情報記憶領域６２と、に分けられる。即ち、表示品位特定情報記憶領域６１［３０×１６ビット］と不良アドレス情報記憶領域６２［２×１６ビット］は、センスアンプ６３を共有する。表示品位特定情報記憶領域６１［３０×１６ビット］は、３０×１６ビットの第１表示品位特定情報記憶領域６１と、２×１６ビットの第２表示品位特定情報記憶領域６１と、を含んでいる。例えば、ｍを３２とした場合、第１表示品位特定情報記憶領域６１［２８×１６ビット］は、表示品位特定情報記憶領域６１−１〜６１−２８に対応し、第２表示品位特定情報記憶領域６１［２×１６ビット］は、表示品位特定情報記憶領域６１−２９〜６１−３０に対応する。ｎを２とした場合、不良アドレス情報記憶領域６２［２×１６ビット］は、不良アドレス情報記憶領域６２−１〜６２−２に対応する。
【００５５】
前述の表示品位特定情報Ｗ１は、表示パネル１００を製造するパネルメーカーに関する第１表示品位特定情報Ｗ１−１と、ドライバ１を製造する表示デバイスメーカーに関する第２表示品位特定情報Ｗ１−２と、を含んでいる。そこで、バンク６０−１の第１表示品位特定情報記憶領域６１［２８×１６ビット］には、第１表示品位特定情報Ｗ１−１が記録され、バンク６０−１の第２表示品位特定情報記憶領域６１［２×１６ビット］には、第２表示品位特定情報Ｗ１−２が記録される。バンク６０−１の不良アドレス情報記憶領域６２［２×１６ビット］には、前述の不良アドレス情報Ｗ２が記録される。
【００５６】
プログラム制御回路５０は、シーケンサ５１、５２と、Ｒ（リード）／Ｗ（ライト）制御部５３と、命令コマンドデコーダ５４と、ＯＴＰ用ロジック回路５５と、パネル・表示デバイス用レジスタ５６と、不良アドレス用レジスタ５７と、を備えている。パネル・表示デバイス用レジスタ５６は、パネル用レジスタ５６−１と、表示デバイス用レジスタ５６−２と、を含んでいる。シーケンサ５１は、電源２００から電源電圧Ｖがドライバ１に投入されたときに、第１表示品位特定情報Ｗ１−１、第２表示品位特定情報Ｗ１−２、不良アドレス情報Ｗ２をバンク６０−１の第１表示品位特定情報記憶領域６１［２８×１６ビット］、第２表示品位特定情報記憶領域６１［２×１６ビット］、不良アドレス情報記憶領域６２［２×１６ビット］から読み出すための読出信号を出力する。シーケンサ５２は、顧客データ（パネルメーカーに関するデータ）の追加書き込みを行うための信号。シーケンサ５２については、本発明と直接関係しないので、その説明を省略する。Ｒ／Ｗ制御部５３は、それぞれ読出命令、書込命令に対する制御信号（読出信号、書込信号）を出力する。命令コマンドデコーダ５４は、入力される読出命令、書込命令を解読する。ＯＴＰ用ロジック回路５５は、シーケンサ５１、５２、Ｒ／Ｗ制御部５３からの信号を、不揮発性メモリ６０（ＯＴＰ）に適した信号に変換する。
【００５７】
図１２に示されるように、バンク６０−１の第１表示品位特定情報記憶領域６１［２８×１６ビット］、第２表示品位特定情報記憶領域６１［２×１６ビット］、不良アドレス情報記憶領域６２［２×１６ビット］は、エンドユーザ（ユーザ）にアクセス権がなく、それぞれ、テスト時に、パネルメーカー、表示デバイスメーカー、メモリ１０を製造するメモリデバイスメーカーにアクセス権がある。即ち、パネルメーカー、表示デバイスメーカー、メモリデバイスメーカーは、テスト時に、第１表示品位特定情報記憶領域６１［２８×１６ビット］、第２表示品位特定情報記憶領域６１［２×１６ビット］、不良アドレス情報記憶領域６２［２×１６ビット］を操作することができる。表示デバイスメーカーとメモリデバイスメーカーは同じメーカーでもよく、例えば、表示デバイスメーカーは、ドライバ１を製造する工程（部門）と、メモリ１０を製造する工程（部門）とに分けることもできる。
【００５８】
メモリ１０は、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を表している。この場合、電源２００から電源電圧Ｖがドライバ１に投入されたときに、不良アドレス情報Ｗ２によって、メモリ１０の複数のメモリセル１１のうちの不良アドレスを冗長メモリセル１２に置き換える必要がある。
【００５９】
そこで、図１３に示されるように、電源２００から電源電圧Ｖがドライバ１に投入されたときに、ドライバ１は、第１表示品位特定情報Ｗ１−１、第２表示品位特定情報Ｗ１−２、不良アドレス情報Ｗ２をバンク６０−１の第１表示品位特定情報記憶領域６１［２８×１６ビット］、第２表示品位特定情報記憶領域６１［２×１６ビット］、不良アドレス情報記憶領域６２［２×１６ビット］から自動的に読み出すことが好ましい。
【００６０】
図１４は、本発明の第６実施形態によるドライバ１の動作（パワーオン自動読出動作）を説明するための図であり、図１５は、図１４のパワーオン監視回路８０、プログラム制御回路５０及びセンスアンプ６３の動作を示すフローチャートである。
【００６１】
パワーオン監視回路８０は、電源２００を監視する（ステップＳ４１）。電源２００から電源電圧Ｖがドライバ１に投入されたときに（ステップＳ４１−ＹＥＳ）、パワーオン監視回路８０は、電源投入信号ＰＯＮをシーケンサ５１に出力する（ステップＳ４２）。シーケンサ５１は、電源投入信号ＰＯＮに応じて、それぞれ第１、第２表示品位特定情報Ｗ１−１、Ｗ１−２及び不良アドレス情報Ｗ２をバンク６０−１の第１、第２表示品位特定情報記憶領域６１［２８×１６ビット］、［２×１６ビット］及び不良アドレス情報記憶領域６２［２×１６ビット］から読み出すための第１〜第３読出信号を、ＯＴＰ用ロジック回路を介して、不揮発性メモリ６０に出力する（ステップＳ４３）。
【００６２】
センスアンプ６３は、第１〜第３読出信号に応じて、それぞれ、第１、第２表示品位特定情報Ｗ１−１、Ｗ１−２及び不良アドレス情報Ｗ２をバンク６０−１の第１、第２表示品位特定情報記憶領域６１［２８×１６ビット］、［２×１６ビット］及び不良アドレス情報記憶領域６２［２×１６ビット］から読み出す（ステップＳ４４）。センスアンプ６３は、それぞれ、その第１、第２表示品位特定情報Ｗ１−１、Ｗ１−２及び不良アドレス情報Ｗ２をパネル用レジスタ５６−１、表示デバイス用レジスタ５６−２及び不良アドレス用レジスタ５７に格納する（ステップＳ４５）。
【００６３】
不良アドレス用レジスタ５７は、アドレス制御回路２０により参照される。即ち、アドレス制御回路２０は、不良アドレス情報記憶領域６２［２×１６ビット］に記録された不良アドレス情報Ｗ２に基づいて、複数のメモリセル１１のうちの不良メモリセルを冗長メモリセル１２に置き換える。アドレス制御回路２０は、メモリ１０に格納される表示データＤＡから、１表示ライン分の表示データＤＬを表示駆動回路３０に出力する。
【００６４】
パネル用レジスタ５６−１及び表示デバイス用レジスタ５６−２は、表示駆動回路３０により参照される。即ち、表示駆動回路３０は、それぞれパネル用レジスタ５６−１、表示デバイス用レジスタ５６−２に記録された第１、第２表示品位特定情報Ｗ１−１、Ｗ１−２に基づいて、表示データＤＬを表示パネル１００に表示する。
【００６５】
このように、本発明の第６実施形態によるドライバ１によれば、電源２００から電源電圧Ｖがドライバ１に投入されたときに、ドライバ１は、第１表示品位特定情報Ｗ１−１、第２表示品位特定情報Ｗ１−２、不良アドレス情報Ｗ２をバンク６０−１の第１表示品位特定情報記憶領域６１［２８×１６ビット］、第２表示品位特定情報記憶領域６１［２×１６ビット］、不良アドレス情報記憶領域６２［２×１６ビット］から自動的に読み出すことができる。
【００６６】
（第７実施形態）
第７実施形態では、前述（第１〜第６実施形態）と重複する説明を省略し、前述と同一の構成については同符合を付している。
【００６７】
第７実施形態では、パネルメーカー、表示デバイスメーカー、メモリデバイスメーカーは、それぞれ、画像調整、画像／回路調整、回路（メモリ１０）調整を行うために、テスタを用いてテストを実施する。この場合、図１３に示されるように、パネルメーカー、表示デバイスメーカー、メモリデバイスメーカーが、それぞれ、テスト時に、第１表示品位特定情報Ｗ１−１、第２表示品位特定情報Ｗ１−２、不良アドレス情報Ｗ２がバンク６０−１の第１表示品位特定情報記憶領域６１［２８×１６ビット］、第２表示品位特定情報記憶領域６１［２×１６ビット］、不良アドレス情報記憶領域６２［２×１６ビット］に書き込まれるか否かをチェックする。また、パネルメーカー、表示デバイスメーカー、メモリデバイスメーカーが、それぞれ、テスト時に、第１表示品位特定情報Ｗ１−１、第２表示品位特定情報Ｗ１−２、不良アドレス情報Ｗ２がバンク６０−１の第１表示品位特定情報記憶領域６１［２８×１６ビット］、第２表示品位特定情報記憶領域６１［２×１６ビット］、不良アドレス情報記憶領域６２［２×１６ビット］から読み出されるか否かをチェックする。
【００６８】
図１６は、本発明の第７実施形態によるドライバ１の動作（書込動作）を説明するための図であり、図１７は、図１６のプログラム制御回路５０の動作を示すフローチャートである。
【００６９】
上述のように、パネルメーカー、表示デバイスメーカー、メモリデバイスメーカーは、それぞれ、テスト時に、テスタを用いる。パネルメーカー、表示デバイスメーカー、メモリデバイスメーカーがそれぞれ所有するテスタを区別するために、パネルメーカー、表示デバイスメーカー、メモリデバイスメーカーが使用するテスタをそれぞれ第１〜第３テスタ（以下、テスタ９１〜９３）と称する。パネルメーカー、表示デバイスメーカー、メモリデバイスメーカーは、それぞれ、テスタ９１〜９３からＩＦバッファ回路４０を介してプログラム制御回路５０の命令コマンドデコーダ５４に第１〜第３書込命令を入力する（ステップＳ５１）。第１〜第３書込命令は、それぞれ、第１、第２表示品位特定情報Ｗ１−１、Ｗ１−２及び不良アドレス情報Ｗ２と、バンク６０−１の第１、第２表示品位特定情報記憶領域６１［２８×１６ビット］、［２×１６ビット］及び不良アドレス情報記憶領域６２［２×１６ビット］を表すアドレスと、を含んでいる。
【００７０】
命令コマンドデコーダ５４は、第１〜第３書込命令を解読する（ステップＳ５２）。制御部５３は、命令コマンドデコーダ５４により解読された第１〜第３書込命令に従って、それぞれ、第１、第２表示品位特定情報Ｗ１−１、Ｗ１−２及び不良アドレス情報Ｗ２を、ＯＴＰ用ロジック回路を介して、バンク６０−１の第１、第２表示品位特定情報記憶領域６１［２８×１６ビット］、［２×１６ビット］及び不良アドレス情報記憶領域６２［２×１６ビット］に書き込む（ステップＳ５３）。
【００７１】
図１８は、本発明の第７実施形態によるドライバ１の動作（読出動作）を説明するための図であり、図１９は、図１８のプログラム制御回路５０及びセンスアンプ６３の動作を示すフローチャートである。
【００７２】
パネルメーカー、表示デバイスメーカー、メモリデバイスメーカーは、それぞれ、テスタ９１〜９３からＩＦバッファ回路４０を介してプログラム制御回路５０の命令コマンドデコーダ５４に第１〜第３読出命令を入力する（ステップＳ６１）。第１〜第３読出命令は、それぞれ、第１、第２表示品位特定情報Ｗ１−１、Ｗ１−２及び不良アドレス情報Ｗ２と、バンク６０−１の第１、第２表示品位特定情報記憶領域６１［２８×１６ビット］、［２×１６ビット］及び不良アドレス情報記憶領域６２［２×１６ビット］を表すアドレスと、を含んでいる。
【００７３】
命令コマンドデコーダ５４は、第１〜第３読出命令を解読する（ステップＳ６２）。制御部５３は、命令コマンドデコーダ５４により解読された第１〜第３読出命令に従って、それぞれ、第１、第２表示品位特定情報Ｗ１−１、Ｗ１−２及び不良アドレス情報Ｗ２をバンク６０−１の第１、第２表示品位特定情報記憶領域６１［２８×１６ビット］、［２×１６ビット］及び不良アドレス情報記憶領域６２［２×１６ビット］から読み出すための第１〜第３読出信号を、ＯＴＰ用ロジック回路を介して、不揮発性メモリ６０に出力する（ステップＳ６３）。
【００７４】
センスアンプ６３は、第１〜第３読出信号に応じて、それぞれ、第１、第２表示品位特定情報Ｗ１−１、Ｗ１−２及び不良アドレス情報Ｗ２をバンク６０−１の第１、第２表示品位特定情報記憶領域６１［２８×１６ビット］、［２×１６ビット］及び不良アドレス情報記憶領域６２［２×１６ビット］から読み出す（ステップＳ６４）。センスアンプ６３は、それぞれ、その第１、第２表示品位特定情報Ｗ１−１、Ｗ１−２及び不良アドレス情報Ｗ２をパネル用レジスタ５６−１、表示デバイス用レジスタ５６−２及び不良アドレス用レジスタ５７に格納する（ステップＳ６５）。
【００７５】
不良アドレス用レジスタ５７は、アドレス制御回路２０により参照される。即ち、アドレス制御回路２０は、不良アドレス情報記憶領域６２［２×１６ビット］に記録された不良アドレス情報Ｗ２に基づいて、複数のメモリセル１１のうちの不良メモリセルを冗長メモリセル１２に置き換える。アドレス制御回路２０は、メモリ１０に格納される表示データＤＡから、１表示ライン分の表示データＤＬを表示駆動回路３０に出力する。
【００７６】
パネル用レジスタ５６−１及び表示デバイス用レジスタ５６−２は、表示駆動回路３０により参照される。即ち、表示駆動回路３０は、それぞれパネル用レジスタ５６−１、表示デバイス用レジスタ５６−２に記録された第１、第２表示品位特定情報Ｗ１−１、Ｗ１−２に基づいて、表示データＤＬを表示パネル１００に表示する。
【００７７】
このように、本発明の第７実施形態によるドライバ１によれば、パネルメーカー、表示デバイスメーカー、メモリデバイスメーカーが、それぞれ、テスト時に、第１表示品位特定情報Ｗ１−１、第２表示品位特定情報Ｗ１−２、不良アドレス情報Ｗ２がバンク６０−１の第１表示品位特定情報記憶領域６１［２８×１６ビット］、第２表示品位特定情報記憶領域６１［２×１６ビット］、不良アドレス情報記憶領域６２［２×１６ビット］に書き込まれるか否かをチェックすることができる。また、パネルメーカー、表示デバイスメーカー、メモリデバイスメーカーが、それぞれ、テスト時に、第１表示品位特定情報Ｗ１−１、第２表示品位特定情報Ｗ１−２、不良アドレス情報Ｗ２がバンク６０−１の第１表示品位特定情報記憶領域６１［２８×１６ビット］、第２表示品位特定情報記憶領域６１［２×１６ビット］、不良アドレス情報記憶領域６２［２×１６ビット］から読み出されるか否かをチェックすることができる。
【００７８】
（第８実施形態）
第８実施形態では、前述（第１〜第７実施形態）と重複する説明を省略し、前述と同一の構成については同符合を付している。
【００７９】
前述の第７実施形態において、パネルメーカー、表示デバイスメーカー、メモリデバイスメーカーが、それぞれ、テスト時に、第１表示品位特定情報Ｗ１−１、第２表示品位特定情報Ｗ１−２、不良アドレス情報Ｗ２をバンク６０−１の第１表示品位特定情報記憶領域６１［２８×１６ビット］、第２表示品位特定情報記憶領域６１［２×１６ビット］、不良アドレス情報記憶領域６２［２×１６ビット］から読み出している。これに対して、第８実施形態では、図１３に示されるように、パネルメーカー、表示デバイスメーカー、メモリデバイスメーカーが、それぞれ、テスト時に、バンク６０−１の第１表示品位特定情報記憶領域６１［２８×１６ビット］、第２表示品位特定情報記憶領域６１［２×１６ビット］、不良アドレス情報記憶領域６２［２×１６ビット］から読み出された第１表示品位特定情報Ｗ１−１、第２表示品位特定情報Ｗ１−２、不良アドレス情報Ｗ２がパネル用レジスタ５６−１、表示デバイス用レジスタ５６−２及び不良アドレス用レジスタ５７に格納されているか否かをチェックすることが好ましい。
【００８０】
図２０は、本発明の第８実施形態によるドライバ１の動作（読出動作）を説明するための図であり、図２１は、図２０のプログラム制御回路５０の動作を示すフローチャートである。
【００８１】
パネルメーカー、表示デバイスメーカー、メモリデバイスメーカーは、それぞれ、テスタ９１〜９３からＩＦバッファ回路４０を介してプログラム制御回路５０の命令コマンドデコーダ５４に第１〜第３レジスタ読出命令を入力する（ステップＳ７１）。第１〜第３レジスタ読出命令は、それぞれ、パネル用レジスタ５６−１、表示デバイス用レジスタ５６−２及び不良アドレス用レジスタ５７を表すアドレス、を含んでいる。
【００８２】
命令コマンドデコーダ５４は、第１〜第３レジスタ読出命令を解読する（ステップＳ７２）。制御部５３は、命令コマンドデコーダ５４により解読された第１〜第３レジスタ読出命令に従って、それぞれ、第１、第２表示品位特定情報Ｗ１−１、Ｗ１−２及び不良アドレス情報Ｗ２をパネル用レジスタ５６−１、表示デバイス用レジスタ５６−２及び不良アドレス用レジスタ５７から読み出す。制御部５３は、それぞれ、その第１、第２表示品位特定情報Ｗ１−１、Ｗ１−２及び不良アドレス情報Ｗ２をテスタ９１〜９３に出力する（ステップＳ７３）。
【００８３】
このように、本発明の第８実施形態によるドライバ１によれば、パネルメーカー、表示デバイスメーカー、メモリデバイスメーカーが、それぞれ、テスト時に、バンク６０−１の第１表示品位特定情報記憶領域６１［２８×１６ビット］、第２表示品位特定情報記憶領域６１［２×１６ビット］、不良アドレス情報記憶領域６２［２×１６ビット］から読み出された第１表示品位特定情報Ｗ１−１、第２表示品位特定情報Ｗ１−２、不良アドレス情報Ｗ２がパネル用レジスタ５６−１、表示デバイス用レジスタ５６−２及び不良アドレス用レジスタ５７に格納されているか否かをチェックすることができる。
【００８４】
（第９実施形態）
第９実施形態では、前述（第１〜第８実施形態）と重複する説明を省略し、前述と同一の構成については同符合を付している。
【００８５】
前述の第６〜８実施形態において、不揮発性メモリ６０の複数のバンク６０−１〜６０−４のうちの、現在有効であるバンク６０−１を消去したい場合がある。しかし、不揮発性メモリ６０がＯＴＰである場合、電気的に消去できない。これに対して、第９実施形態では、図１３に示されるように、パネルメーカーが、テスト時に、バンク６０−１をバンク６０−２に切り替えることにより、これをバンク６０−１の消去として代用する。
【００８６】
図２２は、本発明の第９実施形態によるドライバ１の動作（消去動作）を説明するための図であり、図２３は、図２２のプログラム制御回路５０の動作を示すフローチャートである。
【００８７】
パネルメーカーは、テスタ９１からＩＦバッファ回路４０を介してプログラム制御回路５０の命令コマンドデコーダ５４に、現在有効であるバンク６０−１を消去するための消去命令を入力する（ステップＳ８１）。
【００８８】
命令コマンドデコーダ５４は、消去命令を解読する（ステップＳ８２）。制御部５３は、命令コマンドデコーダ５４により解読された消去命令に従って、バンク６０−１を無効にして、複数のバンク６０−１〜６０−４のうちのバンク６０−１の次のバンク６０−２を有効にする。即ち、バンク６０−１からバンク６０−２に切り替える（ステップＳ８３）。
【００８９】
これにより、バンク６０−２の第１、第２表示品位特定情報記憶領域６１［２８×１６ビット］、［２×１６ビット］及び不良アドレス情報記憶領域６２［２×１６ビット］には、それぞれ、第１、第２表示品位特定情報Ｗ１−１、Ｗ１−２及び不良アドレス情報Ｗ２が記録される。
【００９０】
このように、パネルメーカーがテスタ９１を用いて１回目に消去命令を入力した場合、バンク６０−１が無効になり、バンク６０−１の次のバンク６０−２が有効になる。同様に、パネルメーカーがテスタ９１を用いて２回目に消去命令を入力した場合、バンク６０−２が無効になり、バンク６０−２の次のバンク６０−３が有効になる。同様に、パネルメーカーがテスタ９１を用いて３回目に消去命令を入力した場合、バンク６０−３が無効になり、バンク６０−３の次のバンク６０−４が有効になる。本発明の第９実施形態によるドライバ１では、バンクの数を４つとして、３回まで消去可能としているが、これに限定されない。バンクの数を増やすことにより、消去可能な回数も増やすことができる。
【００９１】
このように、本発明の第９実施形態によるドライバ１によれば、不揮発性メモリ６０がＯＴＰである場合、パネルメーカーが、テスト時に、バンクを切り替えることにより、これをバンクの消去として代用することができる。
【図面の簡単な説明】
【００９２】
【図１】図１は、本発明の第１実施形態によるドライバ１が適用されるシステムの構成を示している。
【図２】図２は、図１の不揮発性メモリ６０としてフラッシュメモリを示している。
【図３】図３は、図１のプログラム制御回路５０の動作を示すフローチャートである。
【図４】図４は、本発明の第２実施形態によるドライバ１の不揮発性メモリ６０として電気ヒューズを示している。
【図５】図５は、本発明の第３実施形態によるドライバ１が適用されるシステムの構成を示している。
【図６】図６は、図５のＢＩＳＴ回路７０及びプログラム制御回路５０の動作を示すフローチャートである。
【図７】図７は、本発明の第４実施形態によるドライバ１が適用されるシステムの構成を示している。
【図８】図８は、図７のパワーオンセルフテスト制御回路８０、ＢＩＳＴ回路７０及びプログラム制御回路５０の動作を示すフローチャートである。
【図９】図９は、本発明の第５実施形態によるドライバ１が適用されるシステムの構成を示している。
【図１０】図１０は、図９の入力部３００及びプログラム制御回路５０の動作を示すフローチャートである。
【図１１】図１１は、本発明の第６実施形態によるドライバ１が適用されるシステムの構成を示している。
【図１２】図１２は、図１１の第１、第２表示品位特定情報記憶領域６１、不良アドレス情報記憶領域６２におけるアクセス権（操作可能）を表している。
【図１３】図１３は、本発明の第６〜第９実施形態によるドライバ１を説明するための図である。
【図１４】図１４は、本発明の第６実施形態によるドライバ１の動作（パワーオン自動読出動作）を説明するための図である。
【図１５】図１５は、図１４のパワーオン監視回路８０、プログラム制御回路５０及びセンスアンプ６３の動作を示すフローチャートである。
【図１６】図１６は、本発明の第７実施形態によるドライバ１の動作（書込動作）を説明するための図である。
【図１７】図１７は、図１６のプログラム制御回路５０の動作を示すフローチャートである。
【図１８】図１８は、本発明の第７実施形態によるドライバ１の動作（読出動作）を説明するための図である。
【図１９】図１９は、図１８のプログラム制御回路５０及びセンスアンプ６３の動作を示すフローチャートである。
【図２０】図２０は、本発明の第８実施形態によるドライバ１の動作（読出動作）を説明するための図である。
【図２１】図２１は、図２０のプログラム制御回路５０の動作を示すフローチャートである。
【図２２】図２２は、本発明の第９実施形態によるドライバ１の動作（消去動作）を説明するための図である。
【図２３】図２３は、図２２のプログラム制御回路５０の動作を示すフローチャートである。
【符号の説明】
【００９３】
１    ドライバ、
１０    メモリ（メモリセルアレイ）、
１１    メモリセル、
１２、１２−１〜１２−ｎ    冗長メモリセル、
２０    アドレス制御回路、
３０    表示駆動回路（ソースドライバ、ゲートドライバ）、
４０    ＩＦバッファ回路、
５０    プログラム制御回路、
５１、５２    シーケンサ、
５３    Ｒ（リード）／Ｗ（ライト）制御部、
５４    命令コマンドデコーダ、
５５    ＯＴＰ用ロジック回路、
５６    パネル・表示デバイス用レジスタ、
５６−１    パネル用レジスタ、
５６−２    表示デバイス用レジスタ、
５７    不良アドレス用レジスタ、
６０    不揮発性メモリ（フラッシュメモリ、ＥＰＲＯＭ、ＥＥＰＲＯＭ）（電気ヒューズ）、
６０−１〜６０−４    バンク、
６１、６１−１〜６１−ｍ    表示品位特定情報記憶領域、
６２、６２−１〜６２−ｎ    不良アドレス情報記憶領域、
６３    センスアンプ、
７０    ＢＩＳＴ回路、
８０    パワーオン監視回路、
９１〜９３    テスタ、
１００    表示パネル、
２００    電源、
３００    入力部、
ＡＤＤ  アドレス、
ＤＡ    表示データ、
ＤＬ    表示データ（１表示ライン分）、
Ｆ１〜ＦＮ    電気ヒューズ群、
ＰＯＮ    電源投入信号、
Ｖ    電源電圧、
Ｗ１    表示品位特定情報、
Ｗ１−１    第１表示品位特定情報、
Ｗ１−２    第２表示品位特定情報、
Ｗ２    不良アドレス情報、
Ｗ１ＣＭＤ    領域アクセス権コマンド、
Ｗ１’    表示品位変更情報、
Ｗ１’ＣＭＤ    コマンド、
【図１】
2008216980.tif 000003
【図２】
2008216980.tif 000004
【図３】
2008216980.tif 000005
【図４】
2008216980.tif 000006
【図５】
2008216980.tif 000007
【図６】
2008216980.tif 000008
【図７】
2008216980.tif 000009
【図８】
2008216980.tif 000010
【図９】
2008216980.tif 000011
【図１０】
2008216980.tif 000012
【図１１】
2008216980.tif 000013
【図１２】
2008216980.tif 000014
【図１３】
2008216980.tif 000015
【図１４】
2008216980.tif 000016
【図１５】
2008216980.tif 000017
【図１６】
2008216980.tif 000018
【図１７】
2008216980.tif 000019
【図１８】
2008216980.tif 000020
【図１９】
2008216980.tif 000021
【図２０】
2008216980.tif 000022
【図２１】
2008216980.tif 000023
【図２２】
2008216980.tif 000024
【図２３】
2008216980.tif 000025