(57)【要約】      （修正有）【課題】誘電体層のドライエッチングによる損傷が低減され、漏れ電流の少ないキャパシタの製造方法を提供すること。【解決手段】キャパシタ１００の製造方法は、基板１０の上に、下部電極層２０ａと、一般式ＡＢＯ３で示されるペロブスカイト型酸化物が好適な誘電体層３０ａと、上部電極層４０ａと、を順次積層する工程と、上部電極層４０ａの上にパターニングされたマスク層５０を形成する工程と、マスク層５０をマスクとして、少なくとも上部電極層４０ａと誘電体層３０ａとをパターニングする工程と、マスク層５０を除去する工程と、基板１０側にＲＦバイアスを印加したプラズマ処理を行って、誘電体層３０の露出面にプラズマを接触させるプラズマ処理工程と、を含む。【選択図】図５
2008251889.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に、下部電極層と、誘電体層と、上部電極層と、を順次積層する工程と、
前記上部電極層の上にパターニングされたマスク層を形成する工程と、
前記マスク層をマスクとして、少なくとも前記上部電極層と前記誘電体層とをパターニングする工程と、
前記マスク層を除去する工程と、
前記誘電体層の露出面にプラズマを接触させるプラズマ処理工程と、
を含む、キャパシタの製造方法。
【請求項２】
請求項１において、
前記プラズマ処理工程は、チャンバ内の圧力が０．２６Ｐａないし５．０Ｐａで行われる、キャパシタの製造方法。
【請求項３】
請求項１において、
前記プラズマ処理工程は、チャンバ内の圧力が０．２６Ｐａないし１．０Ｐａで行われる、キャパシタの製造方法。
【請求項４】
請求項１ないし請求項３のいずれかにおいて、
前記プラズマ処理工程は、Ｎ２、Ｎｅ、およびＨｅから選ばれる少なくとも１種を含むガスを用いて行われる、キャパシタの製造方法。
【請求項５】
請求項１ないし請求項４のいずれかにおいて、
前記プラズマ処理工程は、酸素を含むガスを用いて行われる、キャパシタの製造方法。
【請求項６】
請求項１ないし請求項５のいずれかにおいて、
前記プラズマ処理工程は、フッ素を含むガスを用いて行われる、キャパシタの製造方法。
【請求項７】
請求項１ないし請求項６のいずれかにおいて、
前記プラズマ処理工程の後に熱処理が行われる、キャパシタの製造方法。
【請求項８】
請求項1ないし請求項７のいずれかにおいて、
前記プラズマ処理工程の前に熱処理が行われる、キャパシタの製造方法。
【請求項９】
請求項1ないし請求項８のいずれかにおいて、
前記プラズマ処理工程の後に、少なくとも前記誘電体層の露出面に絶縁膜を成膜する工程を含む、キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタの製造方法に関する。
【背景技術】
【０００２】
電子デバイスに含まれるキャパシタは、一般に、無機酸化物からなる誘電体層を２つの電極層によって挟んだ構造を有する。この構造を有することによって、電極を通じて誘電体層に、電荷を蓄積したり伸縮等の変形を生じさせることができる。キャパシタの性能を高める上では、各部位の特性を改良することのほかに、キャパシタが製造工程で受ける損傷を最小限にする必要がある。
【０００３】
キャパシタが製造工程で受ける損傷としては、２つの電極間に生じる漏れ電流の増加や界面の劣化による信頼性の低下などがある。特にキャパシタをドライエッチングにてパターニングする工程では、直接誘電体にプラズマが作用するため漏れ電流の増加が大きい。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
キャパシタのドライエッチングによる漏れ電流の増加は、発明者の研究によれば、キャパシタの側面、すなわち誘電体層の側面を伝わって主に生じることが分かってきた。当該側面付近の誘電体は、ドライエッチングにより組成ずれが発生すること、結晶性がイオンの衝突により破壊されること、また、プラズマ中の電荷が注入されること、などがこの部位の漏れ電流を増大させている原因と考えられる。
【０００５】
本発明の目的は、誘電体層の損傷が低減され、漏れ電流の少ないキャパシタの製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明にかかるキャパシタの製造方法は、
基板の上に、下部電極層と、誘電体層と、上部電極層と、を順次積層する工程と、
前記上部電極層の上にパターニングされたマスク層を形成する工程と、
前記マスク層をマスクとして、少なくとも前記上部電極層と前記誘電体層とをパターニングする工程と、
前記マスク層を除去する工程と、
前記誘電体層の露出面にプラズマを接触させるプラズマ処理工程と、
を含む。
【０００７】
このようにすれば、キャパシタの誘電体層の損傷が回復され、漏れ電流の低減されたキャパシタを得ることができる。
【０００８】
本発明にかかるキャパシタの製造方法において、前記プラズマ処理工程は、チャンバ内の圧力が０．２６Ｐａないし５．０Ｐａであることができる。
【０００９】
このようにすれば、特に効果的にキャパシタの誘電体層の損傷が回復する。
【００１０】
本発明にかかるキャパシタの製造方法において、前記プラズマ処理工程は、チャンバ内の圧力が０．２６Ｐａないし１．０Ｐａであることができる。
【００１１】
このようにすれば、キャパシタの誘電体層の損傷を完全に回復させることができる。
【００１２】
本発明にかかるキャパシタの製造方法において、前記プラズマ処理工程は、Ｎ２、Ｎｅ、およびＨｅから選ばれる少なくとも１種を用いて行われることができる。
【００１３】
このようにすれば、ガスのエッチング作用によりキャパシタがエッチングされるのを最小限に抑えることができる。
【００１４】
本発明にかかるキャパシタの製造方法において、前記プラズマ処理工程は、酸素を含むガスを用いて行われることができる。
【００１５】
本発明にかかるキャパシタの製造方法において、前記プラズマ処理工程は、フッ素を含むガスを用いて行われることができる。
【００１６】
このようにすれば、キャパシタがエッチングされるのを防ぎつつ、さらに効果的にキャパシタの誘電体層の損傷を回復できる。
【００１７】
本発明にかかるキャパシタの製造方法は、前記プラズマ処理工程の後に熱処理が行われることができる。
【００１８】
本発明にかかるキャパシタの製造方法は、前記プラズマ処理工程の前に熱処理が行われることができる。
【００１９】
このようにすれば、漏れ電流に関与する誘電体層の損傷を回復し、その上、漏れ電流に直接関与しないその他の誘電体層の損傷をも回復することができる。
【００２０】
本発明にかかるキャパシタの製造方法は、前記プラズマ処理工程の後に、少なくとも前記誘電体層の露出面に絶縁膜を成膜する工程を含むことができる。
【００２１】
このようにすれば、前記誘電体層の露出面の損傷が前記プラズマ処理工程により回復された後、当該露出面が大気等と接触しなくなり信頼性を向上することができる。
【発明を実施するための最良の形態】
【００２２】
以下に本発明の実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明の一例を説明するものである。
【００２３】
１．キャパシタの製造方法
本実施形態のキャパシタ１００の製造方法について、図１ないし図５を参照しながら説明する。図１ないし図５は、キャパシタ１００の製造工程を模式的に示す断面図である。
【００２４】
本実施形態の製造方法は、図１に示すように、基板１０の上に、下部電極層２０ａと、誘電体層３０ａと、上部電極層４０ａと、を順次積層する工程を含む。
【００２５】
最初に基板１０を準備する。基板１０は、キャパシタ１００の基体であり、たとえばキャパシタ１００が圧電アクチュエータに用いられる場合には、酸化ジルコニウム、窒化シリコン、酸化シリコンなどの無機酸化物基板、ステンレス鋼などの合金の板状体とすることができる。また、キャパシタ１００が記憶素子に用いられる場合には、基体１０は、層間絶縁層や配線層を含む半導体基板とすることができる。また、基板１０は、２種以上の板状体の積層構造であってもよい。
【００２６】
次に、下部電極層２０ａを基体１０の上に積層する。下部電極２０ａは、たとえば、スパッタ法、真空蒸着、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などの方法で形成されることができる。下部電極層２０ａの厚みは、たとえば１００ｎｍ〜３００ｎｍとすることができる。下部電極層２０ａの材質は、導電性を有する物質である限り、特に限定されない。たとえば、下部電極層２０ａの材質には、ニッケル、イリジウム、白金などの各種の金属、それらの導電性酸化物（たとえば酸化イリジウムなど）、ストロンチウムとルテニウムの複合酸化物、ランタンとニッケルの複合酸化物などを用いることができる。また、下部電極層２０ａは、前記例示した材料の単層でもよいし、複数の材料を積層した構造であってもよい。
【００２７】
次に誘電体層３０ａを下部電極層２０ａの上に積層する。たとえば、誘電体層３０ａは、ゾルゲル法、ＣＶＤ法などにより形成されることができる。ゾルゲル法においては、原料溶液塗布、予備加熱、結晶化アニールの一連の作業を数回繰り返して所望の膜厚にしても良い。誘電体層３０の厚みは、５０ｎｍ〜１５００ｎｍとすることができる。誘電体層３０ａの材質としては、たとえば一般式ＡＢＯ３（Ａは、Ｐｂを含み、Ｂは、ＺｒおよびＴｉを含む。）で示されるペロブスカイト型酸化物が好適に用いられる。これらのうち、チタン酸ジルコン酸鉛（ＰＺＴ）やニオブ酸チタン酸ジルコン酸鉛（ＰＺＴＮ）などは、圧電性を示す材料として好適である。また、バリウム、スロトンチウム、チタンの複合酸化物（ＢＳＴ）やスロトンチウム、ビスマス、タンタルの複合酸化物（ＳＢＴ）などは強誘電性を示す材料として好適である。
【００２８】
次に上部電極層４０ａを誘電体層３０ａの上に積層する。上部電極層４０ａは、スパッタ法、真空蒸着、ＣＶＤ法などの方法で形成されることができる。上部電極層４０ａの厚みは、たとえば５０ｎｍ〜２００ｎｍとすることができる。上部電極層４０ａの材質は、導電性を有する物質である限り、特に限定されない。上部電極層４０ａの材質は、ニッケル、イリジウム、金、白金などの各種の金属、それらの導電性酸化物（たとえば酸化イリジウムなど）、ストロンチウムとルテニウムの複合酸化物、ランタンとニッケルの複合酸化物などを用いることができる。また、上部電極層４０ａは、例示した材料の単層でもよいし、複数の材料を積層した構造であってもよい。
【００２９】
こうして図１に示すような積層構造が形成されるが、本工程中に、さらに誘電体層３０ａのアニール工程や、各種の表面処理工程を付加してもよい。
【００３０】
本実施形態の製造方法は、図２に示すように、上部電極層４０ａの上にパターニングされたマスク層５０を形成する工程を含む。マスク層５０は、公知のフォトリソグラフ技術で用いられるものとすることができる。また、マスク層５０としては、ハードマスクとしてランタンとニッケルの複合酸化物を用いてもよく、さらにこのようなハードマスクを前述のフォトリソグラフ技術に用いるマスクと組み合わせて用いてもよい。
【００３１】
本実施形態の製造方法は、図３に示すように、マスク層５０をマスクとして、少なくとも上部電極層４０ａと誘電体層３０ａとをエッチングしてパターニングする工程を含む。この工程は、上部電極層４０ａ、誘電体層３０ａ、必要に応じて下部電極層２０ａをエッチングして行う。図３に示した例では、上部電極層４０ａおよび誘電体層３０ａをエッチングした状態を示しているが、さらに下部電極層２０ａをエッチングしてもよい。エッチングの方法には、ドライエッチング、ウェットエッチング、または、それらの組み合わせを用いることができる。例えば、上部電極層４０ａはハロゲンガスとアルゴンガスの混合ガス、圧電体層３０ａはハロゲンガスとフロンガスの混合ガスを用いたドライエッチングによれば良好なパターニングが行える。ドライエッチングを選択する場合は、一般的なプラズマドライエッチングを行うことができる。プラズマドライエッチングの条件としては、一般的なものでよく、たとえば、圧力０．５Ｐａ、プラズマソースの電力１０００Ｗ、ＲＦバイアスの電力を４５０Ｗとして行うことができる。
【００３２】
本実施形態の製造方法は、図４に示すように、マスク層５０を除去する工程を含む。マスク層５０は、アッシングによって除去されることができる。アッシングは、公知の方法で行うことができる。アッシングの条件としては、たとえば、アッシングのためのガスとしてＯ２とＮ２を用い、圧力２６６Ｐａ、プラズマソースの電力９００Ｗ、ＲＦバイアスの電力を０Ｗとして行うことができる。
【００３３】
本実施形態の製造方法において、上記３つの一連の工程すなわち、マスク層５０の形成工程、上部電極層４０ａと誘電体層３０ａのパターニング工程、およびアッシング工程は、複数回繰り返して含んでもよい。
【００３４】
以上のように図４に示すようなキャパシタ構造が形成されるが、本実施形態の製造方法においては、この後に基板１０側にＲＦバイアスを印加したプラズマ処理を行って、誘電体層３０の露出面にプラズマを接触させるプラズマ処理工程（以下、「プラズマ処理」ということがある。）を含む点に最大の特徴がある。このようなプラズマ処理は、従来技術においては、行われないのが普通である。その理由としては、アッシングの工程が終了した後に、アッシングに供した装置からキャパシタを取り出す前に再び真空度を高めるような工程がプロセス上必要ないためである。しかしながら、本実施形態のキャパシタの製造方法は、上述したようなアッシング工程までのプロセスを経た誘電体層３０の露出面付近の誘電体が損傷を受けている可能性があるという知見に基づき、この損傷を回復するためのプラズマ処理を含むものである。ここでいう損傷とは、たとえば、前述のドライエッチングによって生じる酸素の欠損や、アッシングによって生じる電荷の蓄積などを指している。さらに、アッシング工程後においても、例えば、キャパシタ上に保護膜を形成するような場合、キャパシタと保護膜との密着性を高めるためにプラズマで表面処理を行った場合にも誘電体層３０は損傷を受ける。本実施形態の製造方法におけるプラズマ処理は、誘電体層３０の露出面の損傷を修復するために行われる。図５は、本工程において、誘電体層３０の露出面にプラズマが接触する様子を模式的に示している。
【００３５】
本実施形態のプラズマ処理のプラズマは、発生方法に制限はなく、二極放電型、マグネトロン放電型、無電極放電型などの公知の方法で発生させることができる。また、プラズマ処理にヘリコン波プラズマや誘導結合プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）（ＩＣＰ）を用いることは、高密度のプラズマであるためより好適である。プラズマ処理は、基板１０側にＲＦバイアスを印加して行われる。基板１０側のＲＦバイアスがわずかでも印加されていれば好適なプラズマ処理を行うことができる。基板１０側にＲＦバイアスが印加されることで、基板１０側へのプラズマ粒子の引き込みが多く生じ、これにより本工程の修復効果が発生する。ＲＦバイアスの電力の実効値は基板１０の面積によって変化する。たとえば、６インチウエハを基板１０に用いた場合には、５０Ｗ以上あれば十分である。また、ＲＦバイアスの電力が大きすぎると基板に対するイオン衝撃のエネルギーが大きくなり基板をエッチングする効果が強くなり好ましくない。
【００３６】
本実施形態の製造方法のプラズマ処理工程において、プラズマ処理が行われるときの圧力は、低いほど良い。特に５Ｐａ以下、さらに好適には１Ｐａ以下が良い。そして、このような圧力帯でプラズマを発生するのに適したチャンバは、本工程において自由に選択することができ、当該チャンバ内で本工程のプラズマ処理を行うことができる。
【００３７】
また、チャンバに導入してプラズマとするガスとしては、誘電体層３０のエッチングが優先して生じないように、比較的軽いガスが好適である。プラズマのソースガスとしては、特に限定されないが、酸素（Ｏ２）、窒素（Ｎ２）、一酸化二窒素（Ｎ２Ｏ）、三フッ化窒素（ＮＦ３）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、四フッ化炭素（ＣＦ４）、一酸化炭素（ＣＯ）など、およびこれらの２種類以上の混合ガスが好適である。これらの中でも窒素、ネオン、ヘリウムは、不活性で軽いガスであるため誘電体層３０のエッチング効果が低く特に好適である。また、酸素、一酸化二窒素、一酸化炭素などのガスを選択した場合に生じる、酸素を含んだプラズマは、ガス中の酸素が酸化物である誘電体層３０を保護するためエッチング効果が小さくなる点で好適である。さらに、酸素とフッ素を含んだ混合ガスによって発生するプラズマは、特に誘電体層３０の損傷の回復効果に優れており好適である。
【００３８】
本実施形態のキャパシタの製造方法は、上記のようなプラズマ処理工程を有するため、誘電体層３０の損傷を回復させることができ、漏れ電流の少ないキャパシタ１００を提供することができる。
【００３９】
本実施形態のキャパシタの製造方法は、上述のプラズマ処理の前または後もしくは両方に熱処理工程を含むことができる。このような熱処理としては、拡散炉やＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｌｉｎｇ）装置内に基板ごと配置する方法、基板に電磁波を照射する方法などが挙げられる。熱処理の温度は、５００℃ないし１０００℃とすることができる。具体的には、たとえば誘電体層３０の結晶性を回復する目的であれば６００℃ないし８００℃とするのが好適である。本実施形態の製造方法において、このような熱処理工程を含むことによって、誘電体層３０の露出面だけでなく全体の結晶欠陥等を修復させることができる。
【００４０】
本実施形態のキャパシタの製造方法は、さらに、プラズマ処理の後に、少なくとも誘電体層３０の露出面に絶縁膜を成膜する工程を含むことができる。絶縁膜の材質としては、たとえば酸化アルミニウム、酸化シリコンなどが好適である。絶縁膜の厚さは特に限定されない。絶縁膜は、たとえば、蒸着、スパッタ、ＣＶＤなどの方法により形成することができる。
【００４１】
この絶縁膜を成膜する工程は、本実施形態のプラズマ処理の後に行われるが、前述の熱処理工程との前後関係は特に限定されない。プラズマ処理は、誘電体層３０の露出面にプラズマ粒子が接触する必要があるのに対して、本熱処理工程はその必要がないためである。すなわちプラズマ処理は、誘電体に直接作用させる必要があるため、誘電体の露出面に絶縁膜や保護膜などが被覆された後では効果がない。一方、熱処理は、側壁が被覆された後でも効果がある。よって、熱処理とプラズマ処理は処理をする順序に制限はないが、プラズマ処理は誘電体が被覆される前に行う必要がある。
【００４２】
このような絶縁層を成膜する工程を含むことにより、誘電体層３０の露出面の損傷がプラズマ処理により回復された後、当該露出面が大気等と接触しなくなりキャパシタの信頼性を向上することができる。すなわち、誘電体層３０の露出面が、還元性の気体や水などの物質と接触することを妨げるため、誘電体層３０の還元などの劣化が生じにくくなるため、たとえばキャパシタの寿命を向上することができる。
【００４３】
２．実験例
以下に本実施形態のキャパシタの製造方法をさらに具体的に説明するための実験例を述べる。
【００４４】
２．１．実験例１
図６および図７は、本実験例で用いたキャパシタの構造を模式的に示す断面図である。図６に示すキャパシタの構造（ａ）は、上部電極が下部電極よりも大きいため、上部電極と下部電極の間を流れる漏れ電流において、誘電体層の側面を流れる電流の寄与がほとんどない構造を有する。一方、図７に示すキャパシタの構造（ｂ）は、上部電極が下部電極よりも小さく、誘電体層の側面を流れる漏れ電流の寄与が大きい構造を有する。図８は、図６および図７に示した構造の異なるキャパシタの漏れ電流を比較したグラフである。グラフの縦軸は漏れ電流の値（構造（ｂ）の２０Ｖの値で規格化してある）を示し、横軸は測定電圧を示す。構造（ａ）と構造（ｂ）の場合の漏れ電流をそれぞれグラフ中の（ａ）、（ｂ）で示し、構造（ｂ）において、さらにプラズマ処理を行ったキャパシタの漏れ電流をグラフ中に（ｃ）として示した。プラズマ処理の条件は、０．２６Ｐａの酸素プラズマ、プラズマソース電力９００Ｗ、ＲＦバイアス電力５０Ｗ、処理時間１０秒間であった。また、誘電体層にはＰＺＴを用いた。構造（ａ）と構造（ｂ）を比較すると、グラフから明らかなように、誘電体層の側面の影響が大きい構造（ｂ）のほうが漏れ電流が約１００倍大きいことが分かった。すなわち、誘電体層の側面の損傷により漏れ電流が増加していることが分かった。この漏れ電流の増加の程度は損傷の受け方により異なる。このキャパシタにプラズマ処理を行うと、グラフ中（ｃ）に示す漏れ電流のプロットが構造（ａ）のプロットと重なることが分かる。すなわち、プラズマ処理により、誘電体層の側面を流れる漏れ電流が極めて小さくなることが分かった。
【００４５】
図９は、プラズマ処理時の圧力が漏れ電流に与える効果を示している。図９において、縦軸、横軸は図８と同じである。誘電体層の側面に損傷を受けたキャパシタ（プラズマ処理なし）に、０．２６Ｐａから８０Ｐａまでの圧力の範囲で、酸素プラズマによるプラズマ処理を行った。他のパラメータはプラズマソース電力９００Ｗ、ＲＦバイアス電力５０Ｗ、処理時間２０秒間である。漏れ電流の値は、プラズマ処理なしの２０Ｖの値で規格化してある。また、図１０にはプラズマ処理後の２０Ｖでの漏れ電流の値を横軸を圧力としてプロットしてある。
【００４６】
図９および図１０から明らかなように、圧力２０Ｐａ以下のプラズマ処理により、キャパシタの漏れ電流は小さくなり、誘電体層の側面の損傷が回復していることが分かった。また、圧力が低いほどその効果が大きかった。特に、５Ｐａ以下では誘電体層の側面の損傷の漏れ電流への影響をほとんどなくすることができた。さらには１Ｐａ以下では、誘電体層の側面の損傷を完全に回復したと同様の漏れ電流の値を得ることができた。逆に２０Ｐａ以上では誘電体層の側面に損傷を与え漏れ電流が増大し、８０Ｐａではプラズマ処理を行う前の値より１０００倍以上漏れ電流が増加した。
【００４７】
図１１は、プラズマ処理を行う前後の漏れ電流値を、基板面内の各位置（各場所）において測定した結果である。図１１の横軸は、測定した位置を、オリフラからの距離に対応させて示した。図１１の縦軸は、印加電圧２０Ｖのときの漏れ電流の値をプラズマ処理前の漏れ電流の最大値を１として規格化して示してある。図１１を見ると、プラズマ処理を行う前に生じていたウエハの面内での漏れ電流の分布が、プラズマ処理によりほぼ消失することが分かった。また、プラズマ処理により、ウエハ面内全ての領域において、漏れ電流の値が著しく低減されることが分かった。
【００４８】
表１には、プラズマ処理の条件を種々変えて漏れ電流を測定した実験結果を示す。表１中の結果欄は、プラズマ処理を行った場合に著しく漏れ電流が減少した場合を○で示し、変化がない場合は△、漏れ電流が増加した場合を×で示した。表１を見ると、ガスの種類に関係なく、低圧力で基板側にＲＦバイアスが印加された場合に良好な結果が得られることが分かる。また、ＲＦバイアスの電力は、５０Ｗで十分に誘電体層３０の露出面を修復する効果があることが分かる。また、ＲＦバイアスがない場合、圧力に関係なくキャパシタの特性に変化がないことが分かる。また、図９にも示したようにＲＦバイアスがある場合、圧力が高いとキャパシタは損傷を受けて漏れ電流が増加することが分かる。以上のことから、プラズマ処理による損傷の回復効果が大きいのは、低圧力でＲＦバイアスが印加された場合であることが分かった。
【００４９】
【表１】
2008251889.tif 000003
【００５０】
２．２．実験例２
図１２は、図７に示すような構造のキャパシタにおける、プラズマ処理前および酸素ガスを用いたプラズマ処理後、および酸素と四フッ化炭素の混合ガスを用いたプラズマ処理後の各キャパシタの漏れ電流測定結果を示す。図１２の縦軸は漏れ電流の値をプラズマ処理前の２０Ｖの漏れ電流の値で規格化したものである。図１２の横軸は測定電圧である。図１２を見ると、プラズマ処理前に比較して、酸素ガスを用いたプラズマ処理を行ったキャパシタ、および酸素／四フッ化炭素混合ガスを用いたプラズマ処理を行ったキャパシタの漏れ電流はいずれも著しく減少していることが分かった。また、酸素ガスのみを用いたプラズマ処理の効果よりも酸素／四フッ化炭素の混合ガスを用いたプラズマ処理の効果のほうが漏れ電流を低減する効果が優れていた。
【００５１】
酸素ガスのみを用いたプラズマによって損傷の回復効果は得ることができる。しかしなから、この例のように誘電体層の膜質や電極材料、誘電体層のエッチング条件によっては、回復効果が必ずしも完全でない場合がある。このような場合には、図１２から分かるように、酸素およびフッ素の両方を含んだプラズマ（例えば酸素と四フッ化炭素の混合ガスを用いたプラズマ）を用いると、より効果的なプラズマ処理が行えることが分かる。このときのプラズマ処理の条件は、たとえば、流量比で四フッ化炭素８０％、酸素２０％、１．０Ｐａ、ＲＦバイアス電力５０Ｗで１０秒間処理である。また逆に、フッ素には、誘電体層を化学的にエッチングする作用があり、誘電体層を劣化させる懸念があるが、酸素を含んだガスを混合してプラズマを発生させ、これを用いたプラズマ処理を行うことで、フッ素のエッチング作用を抑えることができるともいえる。
【００５２】
２．３．実験例３
キャパシタの誘電体層の損傷の回復のための処理として前記のプラズマ処理と一般的な熱処理とで回復機構に差異があるかを調べた。図１３に熱処理で回復処理を行ったキャパシタ、プラズマ処理で回復処理を行ったキャパシタ、および回復処理を行っていないキャパシタ（図中、初期と記載）の漏れ電流の測定結果を示す。縦軸、横軸は図１２と同じである。回復処理前のキャパシタには図９で示した圧力８０Ｐａのプラズマ処理で強制的に大きな損傷を与えたものを用いた。熱処理は、酸素雰囲気、６００℃、５分間の処理を行った。プラズマ処理は０．２６Ｐａ、酸素プラズマで、ＲＦバイアス電力５０Ｗ、１０秒間の処理を行った。図１３から明らかなように、キャパシタの誘電体層の露出面が受けた損傷は、熱処理を行うと漏れ電流値として１桁程度しか回復しないのに対し、プラズマ処理を行うと漏れ電流値として４桁以上回復できることが分かった。
【００５３】
図１４には、キャパシタをドライエッチングで形成した直後（図１３で示したような大きな損傷は与えていない）に当該キャパシタのヒステリシスループと、キャパシタ形成後、熱処理（ＲＴＡ処理）を行ったキャパシタのヒステリシスループとを示した。キャパシタ形成後、プラズマ処理を行ったキャパシタのヒステリシスループは、ドライエッチング直後のキャパシタのヒステリシスループと同じ形であったため、グラフの見やすさの便宜上ここでは示していない。この図から、熱処理を行うことにより、ヒステリシスループの形状の角型性が向上することが分かった。また、熱処理により、残留分極（２Ｐｒ）が約１０％増加することが分かった。一方、プラズマ処理は、ヒステリシスループに顕著な変化を生じさせないことが分かった。以上から、熱処理とプラズマ処理は、それぞれ単独ではキャパシタの誘電体層全体を完全には回復させないことが分かった。すなわち漏れ電流は、特にプラズマ処理によって効果的に低減され、ヒステリシスループの形状は、特に熱処理によって効果的に良好なものとすることができることが分かった。
【００５４】
上述した本実施形態にかかるキャパシタ１００の製造方法は、たとえば、インクジェットプリンタ等に用いられる液体噴射ヘッドなどの製造方法に適用することができる。また上述した本実施形態にかかるキャパシタ１００の製造方法は、たとえば不揮発性メモリに用いられる記憶素子の製造方法に適用されることができる。
【００５５】
本発明は、上述した実施形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施形態で説明した構成と実質的に同一の構成（たとえば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００５６】
【図１】本発明にかかる製造方法の工程を模式的に示す断面図。
【図２】本発明にかかる製造方法の工程を模式的に示す断面図。
【図３】本発明にかかる製造方法の工程を模式的に示す断面図。
【図４】本発明にかかる製造方法の工程を模式的に示す断面図。
【図５】本発明の製造方法の工程および得られるキャパシタを模式的に示す断面図。
【図６】実験例のキャパシタの構造を模式的に示す断面図。
【図７】実験例のキャパシタの構造を模式的に示す断面図。
【図８】漏れ電流を測定した結果を示すグラフ。
【図９】漏れ電流を測定した結果を示すグラフ。
【図１０】漏れ電流を測定した結果を示すグラフ。
【図１１】漏れ電流を測定した結果を示すグラフ。
【図１２】漏れ電流を測定した結果を示すグラフ。
【図１３】漏れ電流を測定した結果を示すグラフ。
【図１４】ヒステリシスを測定した結果を示すグラフ。
【符号の説明】
【００５７】
１０  基板、２０，２０ａ  下部電極層、３０，３０ａ  誘電体層、
４０，４０ａ  上部電極層、５０  マスク層、１００  キャパシタ
【図１】
2008251889.tif 000004
【図２】
2008251889.tif 000005
【図３】
2008251889.tif 000006
【図４】
2008251889.tif 000007
【図５】
2008251889.tif 000008
【図６】
2008251889.tif 000009
【図７】
2008251889.tif 000010
【図８】
2008251889.tif 000011
【図１０】
2008251889.tif 000012
【図１１】
2008251889.tif 000013
【図９】
2008251889.tif 000014
【図１２】
2008251889.tif 000015
【図１３】
2008251889.tif 000016
【図１４】
2008251889.tif 000017