(57)【要約】【課題】特定の方向にラテラルに成長させた多結晶半導体膜を用いて、しきい値電圧の異なる複数の薄膜トランジスタを備えた半導体装置を提供する。【解決手段】特定の方向にラテラルに成長させた第１の結晶質半導体層１４を用いて形成された第１の薄膜トランジスタと、特定の方向にラテラルに成長させた第２の結晶質半導体層１８を用いて形成された第２の薄膜トランジスタとを備え、第１の結晶質半導体層１４の結晶成長方向１０と、第１の薄膜トランジスタのチャネル方向１５とのなす角度が±１０°以下であり、第２の結晶質半導体層１８の結晶成長方向１０と、第２の薄膜トランジスタのチャネル方向１９とのなす角度が８０°以上１００°以下である半導体装置。【選択図】図１
2008171951.tif 000002
【特許請求の範囲】
【請求項１】
特定の方向にラテラルに成長させた第１の結晶質半導体層を用いて形成された第１の薄膜トランジスタと、
特定の方向にラテラルに成長させた第２の結晶質半導体層を用いて形成された第２の薄膜トランジスタと
を備え、
前記第１の結晶質半導体層の結晶成長方向と、前記第１の薄膜トランジスタのチャネル方向とのなす角度が±１０°以下であり、
前記第２の結晶質半導体層の結晶成長方向と、前記第２の薄膜トランジスタのチャネル方向とのなす角度が８０°以上１００°以下である半導体装置。
【請求項２】
前記第２の薄膜トランジスタのしきい値電圧は、前記第１の薄膜トランジスタのしきい値電圧よりも高い請求項１に記載の半導体装置。
【請求項３】
前記第１の薄膜トランジスタはデプレッション型であり、前記第２の薄膜トランジスタはエンハンスメント型である請求項２に記載の半導体装置。
【請求項４】
前記第１および第２の薄膜トランジスタはＥ／Ｄ型インバータ回路を構成している請求項３に記載の半導体装置。
【請求項５】
（ａ）非晶質半導体膜を特定の方向にラテラルに成長させることにより、結晶質半導体膜を得る工程と、
（ｂ）前記結晶質半導体膜をパターニングすることにより、第１および第２の島状半導体層を形成する工程と、
（ｃ）前記第１の島状半導体層を用いて第１の薄膜トランジスタを形成する工程であって、前記第１の薄膜トランジスタのチャネル方向は前記第１の島状半導体層の結晶成長の方向と±２０°以下の角度をなす、工程と、
（ｄ）前記第２の島状半導体層を用いて第２の薄膜トランジスタを形成する工程であって、前記第２の薄膜トランジスタのチャネル方向は前記第２の島状半導体層の結晶成長の方向と７０°以上１１０°以下の角度をなす、工程とを
包含する半導体装置の製造方法。
【請求項６】
前記第１および第２の薄膜トランジスタは、それぞれ、デプレッション型およびエンハンスメント型の薄膜トランジスタである請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１および第２の島状半導体層に対して、同一の工程でチャネルドーピングを行う請求項５または６に記載の半導体装置の製造方法。
【請求項８】
前記工程（ａ）は、前記非晶質半導体膜をレーザービームで一定方向に照射し、前記レーザービームの走査方向に結晶成長させる工程を含む請求項５から７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記第１および第２の薄膜トランジスタを含むインバータ回路を形成する工程をさらに包含する請求項５から８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記工程（ａ）は、ＣＷラテラル結晶化法により非晶質半導体膜を結晶成長させる工程を含む請求項５から９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記工程（ａ）は、逐次的横方向結晶成長法により非晶質半導体膜を結晶成長させる工程を含む請求項５から９のいずれかに記載の半導体装置の製造方法。
【請求項１２】
請求項１から４のいずれかに記載の半導体装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）は、絶縁表面を有する基板上に数十ｎｍ〜数百ｎｍの半導体薄膜をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法等で成膜し、この半導体薄膜を活性層として用いている。
【０００３】
ＴＦＴに用いられる半導体薄膜は、非晶質半導体膜および多結晶半導体膜に大別される。一般に、多結晶半導体膜の電界効果移動度は非晶質半導体膜の電界効果移動度よりも高いため、多結晶半導体膜を用いたＴＦＴは、非晶質半導体膜を用いたＴＦＴよりも高速に動作することが可能である。
【０００４】
ＴＦＴは、例えばアクティブマトリクス型表示装置（液晶表示装置や有機ＥＬ表示装置など）のスイッチング素子として広く用いられている。このような表示装置では、一般的に、複数のＴＦＴが画素に対応して表示部内に設けられる（画素ＴＦＴ）。また、近年、表示部に信号を供給する駆動回路（駆動回路の一部であってもよい）を画素ＴＦＴと同じ基板（ＴＦＴ基板）に形成した表示装置が実用化されている。さらに、従来の駆動回路よりも高速で動作することが求められる機能回路を同一基板上に形成する構成も提案されている。
【０００５】
このような機能回路に使用されるＴＦＴを構成するためには、より高い移動度を有する高品質な多結晶半導体膜を形成する必要がある。そこで、非晶質シリコン膜に対して特定の方向にレーザービームを照射することにより、横方向（ラテラル）に結晶を成長させる技術（以下「横方向結晶法」）が提案されている。横方向結晶法を用いると、より大きな結晶粒を形成できるため、結晶粒界密度を低減でき、高い移動度を実現できる。
【０００６】
横方向結晶法としては、例えば、逐次的横方向結晶成長法（ＳＬＳ：Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）が非特許文献１に開示されている。ＳＬＳ法では、非晶質半導体膜のある領域に選択的にエキシマレーザビームを照射することにより、その領域を固化させて結晶粒を形成する。この後に、エキシマレーザビームを相対的に走査し、その結晶粒の一部を含む領域に選択的に次のエキシマレーザビームを照射する。これを繰り返すことにより、エキシマレーザビームの走査方向に結晶粒をラテラル成長（横成長）させることができる。
【０００７】
また、連続発振レーザー（ＣＷ（ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ）レーザー）を用いて非晶質シリコン膜を結晶化させるＣＷラテラル結晶化（ＣＬＣ：ＣＷ  ｌａｓｅｒ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）と呼ばれる技術が知られている（例えば特許文献１の従来技術欄）。
【０００８】
さらに、特許文献２には、非晶質シリコン膜にエキシマレーザー光を照射して結晶化させてポリシリコン膜を得た後、そのポリシリコン膜を選択的に改質するＳＥＬＡＸ（Ｓｅｌｅｃｔｉｖｅｌｙ  Ｅｎｌａｒｇｉｎｇ  Ｌａｓｅｒ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）と呼ばれる手法が記載されている。この手法では、ポリシリコン膜のうち駆動回路を形成しようとする領域に対して、パルス変調レーザー光あるいは擬似ＣＷレーザー光を選択的に照射しながら所定の方向に走査することにより、結晶サイズの大きい不連続改質領域を形成する。
【０００９】
このような横方向結晶法によって得られた多結晶半導体膜は、通常、複数の島状の多結晶半導体層にパターニングされ、各島状の多結晶半導体層を活性層とする複数のＴＦＴを形成する。一般に、高い移動度を得るために、これらのＴＦＴのチャネル方向は、多結晶半導体膜の結晶成長の方向に略平行になるように設計される。
【００１０】
一方、基板上に形成された複数のＴＦＴを所望の回路で利用するためには、各ＴＦＴのしきい値電圧を独立に制御することが必要である。
【００１１】
一般的に、しきい値電圧の制御は、アクセプターあるいはドナーとなる不純物をＴＦＴのチャネル領域に導入することによって行われる（チャネルドープ）。例えば、しきい値を正の方向に上げるためにはボロン（Ｂ）を、負の方向に下げるためにはリン（Ｐ）を、各ＴＦＴの半導体層（ポリシリコン層）におけるチャネル領域にイオン注入する。
【００１２】
このようなチャネルドープを利用して、同一の結晶質半導体膜から、しきい値電圧の異なる複数のＴＦＴを形成しようとすると、ドーピングマスクを用いて一部のＴＦＴにのみ選択的にチャネルドープを行う必要があり、製造工程が複雑になる。例えばＥ／Ｄ型インバータ回路を構成するエンハンスメント型ＴＦＴとデプレッション型ＴＦＴとを形成しようとすると、少なくとも一方のＴＦＴに対して選択的なチャネルドープが行われ、場合によっては、条件の異なる複数回の選択的なチャネルドープが行われる。
【００１３】
また、特許文献３には、非晶質半導体膜から動作型（エンハンスメント型、デプレッション型）の異なるＴＦＴを形成する方法が開示されている。この方法では、部分的に厚さの異なるドーピングマスクを利用して、非晶質半導体膜に対する１回のドーピングで、ソース・ドレイン領域を形成するとともに、一部のＴＦＴに対する選択的なチャネルドープを行う。
【特許文献１】特開２００４−２４１４８６号公報
【特許文献２】特開２００４−５４１６８号公報
【特許文献３】特開平４−２０６８３６号公報
【非特許文献１】Ｍａｒｋ  Ａ．  Ｃｒｏｗｄｅｒら、「Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｉｎｇ  ｆｏｒ  Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  Ｓｉ  ＴＦＴｓ」、ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥＳ、２００４年４月、第５１巻、第４号、第５６０〜５６８頁
【発明の開示】
【発明が解決しようとする課題】
【００１４】
このように、従来は、各ＴＦＴのしきい値電圧を独立に制御するために、一部のＴＦＴに対する選択的なチャネルドープを行う必要があった。そのため、簡便なプロセスで、しきい値電圧の異なる複数のＴＦＴを作製することは困難であった。
【００１５】
本発明は、上記事情に鑑みてなされたものであり、その主な目的は、特定の方向にラテラルに成長させた多結晶半導体膜を用いて、結晶成長の方向に起因する異方性を利用することにより、しきい値電圧の異なる薄膜トランジスタを形成することにある。
【課題を解決するための手段】
【００１６】
本発明の半導体装置は、特定の方向にラテラルに成長させた第１の結晶質半導体層を用いて形成された第１の薄膜トランジスタと、特定の方向にラテラルに成長させた第２の結晶質半導体層を用いて形成された第２の薄膜トランジスタとを備え、前記第１の結晶質半導体層の結晶成長方向と、前記第１の薄膜トランジスタのチャネル方向とのなす角度が±１０°以下であり、前記第２の結晶質半導体層の結晶成長方向と、前記第２の薄膜トランジスタのチャネル方向とのなす角度が８０°以上１００°以下である。
【００１７】
ある好ましい実施形態において、前記第２の薄膜トランジスタのしきい値電圧は、前記第１の薄膜トランジスタのしきい値電圧よりも高い。
【００１８】
ある好ましい実施形態において、前記第１の薄膜トランジスタはデプレッション型であり、前記第２の薄膜トランジスタはエンハンスメント型である。
【００１９】
前記第１および第２の薄膜トランジスタはＥ／Ｄ型インバータ回路を構成していてもよい。
【００２０】
本発明の半導体装置の製造方法は、（ａ）非晶質半導体膜を特定の方向にラテラルに成長させることにより、結晶質半導体膜を得る工程と、（ｂ）前記結晶質半導体膜をパターニングすることにより、第１および第２の島状半導体層を形成する工程と、（ｃ）前記第１の島状半導体層を用いて第１の薄膜トランジスタを形成する工程であって、前記第１の薄膜トランジスタのチャネル方向は前記第１の島状半導体層の結晶成長の方向と±１０°以下の角度をなす工程と、（ｄ）前記第２の島状半導体層を用いて第２の薄膜トランジスタを形成する工程であって、前記第２の薄膜トランジスタのチャネル方向は前記第２の島状半導体層の結晶成長の方向と８０°以上１００°以下の角度をなす工程とを包含する。
【００２１】
ある好ましい実施形態において、前記第１および第２の薄膜トランジスタは、それぞれ、デプレッション型およびエンハンスメント型の薄膜トランジスタである。
【００２２】
前記第１および第２の島状半導体層に対して、同一の工程でチャネルドーピングを行ってもよい。
【００２３】
前記工程（ａ）は、前記非晶質半導体膜をレーザービームで一定方向に照射し、前記レーザービームの走査方向に結晶成長させる工程を含んでもよい。
【００２４】
前記第１および第２の薄膜トランジスタを含むインバータ回路を形成する工程をさらに包含してもよい。
【００２５】
前記工程（ａ）は、ＣＷラテラル結晶化法により非晶質半導体膜を結晶成長させる工程を含んでもよいし、逐次的横方向結晶成長法により非晶質半導体膜を結晶成長させる工程を含んでもよい。
【００２６】
本発明の電子機器は、上記半導体装置を備える。
【発明の効果】
【００２７】
本発明によれば、ラテラルに結晶成長させた多結晶半導体膜を用いて、結晶成長の方向に起因する異方性を利用することにより、しきい値電圧の異なる複数のＴＦＴを簡便に形成できる。特に、チャネル方向が結晶成長の方向に略平行になるように構成されたＴＦＴと、チャネル方向が結晶成長方向に略垂直になるように構成されたＴＦＴとを形成し、それぞれ、デプレッション形ＴＦＴ、エンハンスメント形ＴＦＴとして用いると有利である。
【００２８】
本発明は、動作型の異なるＴＦＴを含む回路、例えばＥ／Ｄ型インバータ回路などに好適に適用される。
【発明を実施するための最良の形態】
【００２９】
本願発明者らは、特定の方向にラテラルに成長させた多結晶半導体膜では、結晶成長方向に平行な方向と結晶成長方向に垂直な方向との間で移動度が異なることに注目し、結晶成長方向とチャネル方向とのなす角度を変えることによって、ＴＦＴのしきい値電圧を制御できるという知見を得た。具体的には、ＴＦＴのチャネル方向が結晶成長方向と略平行であれば、しきい値電圧は低くなり、チャネル方向と結晶成長方向とのなす角度が直角に近づくにつれて、しきい値電圧は高くなる。
【００３０】
本願発明者らは、上記知見に基づいて、チャネル方向と結晶成長方向とがなす角度を制御することにより、同一基板上にしきい値電圧の異なるＴＦＴを簡便に形成できるプロセスを見出し、本発明に至った。
【００３１】
以下、図面を参照しながら、本発明による好ましい実施形態を説明する。
【００３２】
まず、本実施形態で用いる結晶質半導体膜の形成方法を説明する。図１（ａ）は、特定の方向にラテラルに成長させた結晶質半導体膜の結晶質領域を例示する模式的な拡大平面図である。ここでは、基板上に形成された非晶質半導体膜に対して連続発振レーザービームを方向（走査方向）１０に沿って４０ｃｍ／ｓｅｃの速度で移動させている。連続発振レーザービームのビーム寸法を２００μｍ×２０μｍ、波長を５３２ｎｍとする。これにより、走査方向１０に沿って結晶成長が進行し、走査方向１０に長い（例えば２μｍ以上）結晶粒１２を有する結晶質半導体膜２０が得られる。
【００３３】
次に、図１（ａ）に示すようなラテラルに結晶化させた結晶質半導体膜２０を用いて薄膜トランジスタを形成する方法を説明する。
【００３４】
上記の方法で得られた結晶質半導体膜２０のパターニングを行うことにより、薄膜トランジスタの活性層となる複数の島状半導体層を形成する。この後、各島状半導体層に対して、公知の方法で不純物を注入することにより、ソース・ドレイン領域とチャネル領域とを形成する。
【００３５】
図１（ｂ）は、本実施形態における島状半導体層を例示する模式的な平面図である。基板１の上には、第１および第２島状半導体層１４、１８を含む複数の島状半導体層が配置されている。第１島状半導体層１４は、ソース領域１４ｓ、ドレイン領域１４ｄおよびそれらの領域の間に配置されたチャネル領域１４ｃを有している。第１島状半導体層１４におけるソース領域１４ｓおよびドレイン領域１４ｄは、第１島状半導体層１４を活性層とする薄膜トランジスタのチャネル方向１５が結晶質半導体膜における結晶成長の方向、すなわち上記走査方向１０に略平行になるように配置されている。また、第２島状半導体層１８は、ソース領域１８ｓ、ドレイン領域１８ｄおよびそれらの領域の間に配置されたチャネル領域１８ｃを有している。第２島状半導体層１８のソース領域１８ｓおよびドレイン領域１８ｄは、第２島状半導体層１８を活性層とする薄膜トランジスタのチャネル方向１９が、上記走査方向１０に略垂直になるように配置されている。
【００３６】
続いて、上記第１および第２島状半導体層１４、１８をそれぞれ活性層とする薄膜トランジスタ（図示せず）を形成する。ここで、第１島状半導体層１４を活性層とする薄膜トランジスタ（「第１薄膜トランジスタ」とする）では、チャネル方向１５が走査方向１０に略平行であるため、第２島状半導体層１８を活性層とする薄膜トランジスタ（「第２薄膜トランジスタ」とする）よりも高いチャネル移動度が得られる。これは、結晶粒が走査方向１０に結晶化しており、結晶化方向には電流に対して障壁となる粒界が少ないからである。また、粒界が少ないと界面準位が少ないため、第１薄膜トランジスタのしきい値電圧は、第２薄膜トランジスタのしきい値電圧よりも１〜１．５Ｖ程度低くなる。
【００３７】
このように、ラテラルに成長させた結晶質半導体膜２０を用いて、チャネル方向の異なる複数の薄膜トランジスタを形成すると、結晶構造の異方性に起因して、しきい値電圧の異なる薄膜トランジスタが得られる。従って、複雑な工程を要する選択的なチャネルドープを行うことなく、簡便なプロセスで、各ＴＦＴのしきい値電圧を独立に制御できる。
【００３８】
図１（ｂ）に示す例では、第１薄膜トランジスタのチャネル方向１５は、走査方向１０と平行であるが、チャネル方向１５と走査方向１０とのなす角度は±１０°以下であればよく、第２薄膜トランジスタのチャネル方向１９と走査方向１０とのなす角度も９０°に限定されず、８０°以上１００°以下であればよい。チャネル方向１５、１９が上記範囲内であれば、第１薄膜トランジスタのチャネル領域１４ｃにおける粒界密度は、第２薄膜トランジスタのチャネル領域１８ｃの粒界密度よりも十分に小さくできるため、第１および第２の薄膜トランジスタのしきい値電圧の差を十分に確保できる。より好ましくは、チャネル方向１５と走査方向１０とのなす角度は±５°以下、第２薄膜トランジスタのチャネル方向１９と走査方向１０とのなす角度は８５°以上９５°以下である。
【００３９】
また、このようなしきい値電圧の差を利用して、動作型の異なるＴＦＴを形成してもよい。具体的には、第１島状半導体層１４を用いてデプレッション型ＴＦＴ、第２島状半導体層１８を用いてエンハンスメント型ＴＦＴを形成すると、これらのＴＦＴを含む倫理回路に適用できるので有利である。
【００４０】
なお、各薄膜トランジスタのしきい値電圧を調整するために、チャネルドープを行ってもよい。このとき、第１および第２島状半導体層１４、１８に対するチャネルドープを同一の条件で同時に行うことが好ましい。これにより、一回のチャネルドープで、第１および第２の薄膜トランジスタのしきい値電圧の制御を行うことが可能になる。
【００４１】
本実施形態における結晶化方法は、図１（ａ）を参照しながら例示した方法に限定されない。連続発振レーザーの代わりにパルス発振レーザーを用いることもでき、例えば前述したＳＬＳ法を用いてもよい。さらに、特開平８−１４８４２８号公報に提案されているように、走査方向の異なる複数回のレーザー走査を行ってもよい。また、結晶化後、特許文献２に記載されたＳＥＬＡＸ処理を行い、結晶質シリコン膜を選択的に改質してもよい。
【００４２】
なお、本明細書における「結晶成長の方向」とは、結晶質半導体膜または島状半導体層を構成する結晶粒の長手方向を意味し、典型的には、レーザー結晶化を行う際のレーザーの走査方向と略一致する。なお、走査方向の異なる複数回のレーザー走査を行う場合、結晶成長の方向は、複数回のレーザー走査のうち何れかの走査方向と略一致する。
【００４３】
結晶質半導体膜や島状半導体層における結晶成長の方向は、例えばＥＢＳＰ（Ｅｌｅｃｔｒｏｎ  Ｂａｃｋ  Ｓｃａｔｔｅｒｉｎｇ  Ｐａｔｔｅｒｎ）法による結晶方位測定などにより特定できる。図２（ａ）は、ＣＬＣ法を用いて結晶化された結晶質半導体膜の面方位分布をＥＢＳＰ法によって測定した結果を示す図である。この図では、個々の微小領域に分けてその結晶方位を特定し、それをつなぎ合わせてマッピングした後、隣接する各マッピング点間の面方位の傾角が一定値以下（ここでは５°以下）のものを同色で塗り分け、結晶方向の分布を浮かび上がらせたものである。ここでは、図の上下方向ｙはレーザー走査方向に平行であり、この方向に関する結晶方位分布を示している。また、図２（ｂ）は、結晶方位の標準三角形を示す図である。この測定結果から、各結晶粒はレーザー走査方向ｙと略平行に成長していることが確認できる。
【００４４】
本実施形態で用いる結晶質半導体膜は、図１（ａ）に例示するように、複数の結晶粒を有している。高い移動度を得るためには結晶粒のサイズは大きい方が好ましく、例えば結晶粒における結晶成長の方向に沿った長さ（平均値）は２μｍ以上、結晶成長の方向と垂直な方向に沿った長さ（平均値）は１μｍ以上である。また、これらの長さは、何れも、第１および第２薄膜トランジスタのチャネル長よりも大きいことが好ましい。
【００４５】
（第１実施形態）
以下、図面を参照しながら、本発明による半導体装置の第１実施形態を説明する。本実施形態は、ラテラルに成長させた結晶質半導体膜を用いて形成されたＥ／Ｄ型インバータ回路である。
【００４６】
まず、本実施形態のインバータ回路の作製方法の一例を説明する。図３（ａ）〜（ｄ）は、本実施形態のインバータ回路の作製方法を説明するための模式的な工程図であり、基板表面を上方から見た斜視図である。
【００４７】
図示しないが、ガラス基板の上に、Ｐ−ＣＶＤ法などにより、酸化珪素膜（ＳｉＯ2、厚さ：２００ｎｍ）および非晶質珪素膜（α―Ｓｉ、厚さ：５０ｎｍ）をこの順に形成する。
【００４８】
次いで、図３（ａ）に示すように、公知のフォトリソグラフィー工程により、ガラス基板２２の上に形成されたα―Ｓｉ膜２３のパターニングを行い、後述するレーザー照射工程で照射位置を制御するためのレーザー照射用マーカー２８、ＴＦＴの活性層を形成するためのＴＦＴ形成領域３２、および後述するフォトリソグラフィー工程でマスク合わせに使用するためのパターニング用マーカー３４を形成する。
【００４９】
続いて、図３（ｂ）に示すように、ＴＦＴ形成領域３２をレーザーで照射することにより、結晶質半導体膜３３を得る。本実施形態では、連続発振レーザー（ＣＷレーザー）を方向（走査方向）３８に沿って走査することにより、レーザー照射を行う。以下に、レーザー照射方法を具体的に説明する。
【００５０】
レーザー照射装置に、ＣＡＤデータなどを用いて作製した照射パターンを予め記憶させておく。その後、レーザー照射装置のステージ上に基板２２を設置して、画像認識などによりマーカー２８の位置を正確に把握し、基板２２の角度を調整する。次に、マーカー２８を基準として、予めレーザー照射装置に記憶させておいた照射パターンに沿って、レーザーを走査方向３８に沿って照射する。レーザービームの寸法は２００×２０μｍ、波長は５３２ｎｍとする。また、レーザーの移動速度は、４０ｃｍ／ｓｅｃとする。これにより、ＴＦＴ形成領域３２が走査方向３８に沿って結晶化されて、走査方向３８に長い（例えば２μｍ以上）結晶粒を有する結晶質半導体膜３３が得られる。
【００５１】
このとき、Ａ／Ｏシャッターなどの高速動作可能なシャッターを用いて、レーザーのＯＮ／ＯＦＦを行うことにより、パターニング用マーカー３４がレーザーで照射されないようにする。一方、レーザー照射用マーカー２８は、その後の工程で使用されないため、レーザーで照射されても構わないが、レーザー照射によりマーカー２８が剥離して（膜剥がれ）歩留まりを低下させるおそれがあるので、照射されないことが好ましい。
【００５２】
この後、上記のレーザー照射によって得られた結晶質半導体膜３３に対して、公知のフォトリソグラフィー工程を用いてパターニングを行うことにより、図３（ｃ）に示すようなＴＦＴの活性層となる島状半導体層４０、４２を形成する。パターニングの際には、マーカー３４を用いて位置合わせを行う。なお、このとき、マーカー３４とは別に、ゲート電極合わせ用のマーカー（図示せず）を形成しておき、後の工程で、このマーカーを用いてゲート電極の位置合わせを行ってもよい。
【００５３】
次いで、図３（ｄ）に示すように、公知のＴＦＴ形成プロセスと同様のプロセスにより、島状半導体層４０を活性層とするデプレッション型（Ｄ型）の薄膜トランジスタ４４および島状半導体層４２を活性層とするエンハンスメント型（Ｅ型）の薄膜トランジスタ４６を形成し、Ｅ／Ｄ型インバータ回路を構成する。
【００５４】
具体的には、島状半導体層４０、４２に対して不純物を注入することにより、それぞれ、ソース領域４０ｓ、４２ｓおよびドレイン領域４０ｄ、４２ｄを形成する。島状半導体層４０、４２において、ソース領域４０ｓ、４２ｓおよびドレイン領域４０ｄ、４２ｄの間に位置する領域４０ｃ、４２ｃは、チャネル領域となる。この後、ゲート絶縁膜（図示せず）を介して、チャネル領域４０ｃ、４２ｃを覆うようにゲート電極４０Ｇ、４２Ｇをそれぞれ設ける。続いて、層間絶縁膜（図示せず）を形成し、層間絶縁膜に形成されたコンタクトホールを介して、ソース領域４０ｓ、４２ｓにそれぞれ接続されたソース電極（図示せず）と、ドレイン領域４０ｄ、４２ｄにそれぞれ接続されたドレイン電極（図示せず）とを設ける。このようにして、薄膜トランジスタ４４、４６が得られる。得られたデプレッション型の薄膜トランジスタ４４のチャネル方向４５は、走査方向３８、すなわち結晶成長の方向に略平行であり、エンハンスメント型の薄膜トランジスタ４６のチャネル方向４７は、走査方向３８に略垂直である。
【００５５】
本実施形態では、薄膜トランジスタ４４、４６を、それぞれ、デプレッション型およびエンハンスメント型ＴＦＴとして機能させるために、島状半導体層４０、４２のチャネル領域４０ｃ、４２ｃに不純物（例えばＢ）を注入することにより（チャネルドープ）、しきい値電圧の制御を行ってもよい。このとき、島状半導体層４０に対するチャネルドープと、島状半導体層４２に対するチャネルドープとを同一の条件（加速電圧、ドーズ量など）で同時に行うことが好ましい。
【００５６】
上記方法で得られたＤ型およびＥ型薄膜トランジスタ４４、４６のそれぞれの電流電圧特性を図４に例示する。また、本実施形態において、これらの薄膜トランジスタ４４、４６を用いて形成されたＥ／Ｄ型インバータ回路の構成を図５に示す。
【００５７】
なお、本実施形態では、基板２２に垂直な方向から見て長方形状の島状半導体層４０、４２を形成したが、島状半導体層の形状はこれに限定されない。例えば、島状半導体層４０と島状半導体層４２とをＬ字型に連結させたパターンを形成し、このＬ字型のパターン上に、Ｄ型薄膜トランジスタ４４のドレイン電極およびチャネル領域４０ｃとＥ型薄膜トランジスタ４６のソース電極とを図４に示す出力端子Ｖoutに接続するための配線を形成することもできる。
【００５８】
また、本実施形態では、特定の一方向３８にラテラルに成長させた結晶質半導体膜を用いているが、代わりに、結晶成長方向の異なる複数の結晶質領域を有する結晶質半導体膜を用いてもよい。そのような結晶質半導体膜は、例えば、非晶質半導体膜の結晶化を行う際に、非晶質半導体膜の位置に応じてレーザーの走査方向を変えて結晶成長させることによって形成できる。このような結晶質半導体膜を用いると、チャネル方向が互いに平行であっても、チャネル方向と結晶成長方向との間の角度が異なる複数のＴＦＴを作製できる。
【００５９】
本発明によれば、簡便なプロセスで、しきい値電圧や動作型の異なる複数のＴＦＴを形成できる。本発明は、Ｅ／Ｄ型インバータ回路やそれを含む半導体装置に好適に適用できる。特に、同一基板上にアクティブマトリクス部と周辺駆動回路部とを構成するドライバモノリシック型アクティブマトリクス基板に本発明を適用すると、簡便なプロセスで周辺駆動回路を構成でき、かつ、製造コストを低減できるので有利である。
【産業上の利用可能性】
【００６０】
本発明は、しきい値電圧の異なる少なくとも２つのＴＦＴを備えた半導体素子、回路、半導体装置、それらを備えた表示装置などの電子機器に広く適用される。例えば、Ｅ／Ｄ型インバータ回路などの倫理回路や、そのような回路を含む高性能半導体装置（液晶表示装置や有機ＥＬ表示装置、密着型イメージセンサー、三次元ＩＣなど）に好適に用いられ得る。
【図面の簡単な説明】
【００６１】
【図１】（ａ）および（ｂ）は、それぞれ、本発明で用いる結晶質半導体膜を説明するための拡大平面図、および本発明における半導体層の構成を示す模式的な平面図である。
【図２】（ａ）は、本発明による第1実施形態の結晶質半導体膜の結晶方向分布を測定した結果を例示する図であり、（ｂ）は結晶方位の標準三角形を示す図である。
【図３】（ａ）〜（ｄ）は、本発明による第１の実施形態の製造方法を説明するための工程図であり、基板表面を上方から見た斜視図である。
【図４】本発明による第１の実施形態のＥ型およびＤ型薄膜トランジスタの電流電圧特性を示すグラフである。
【図５】本発明による第１の実施形態のＥ／Ｄ型インバータ回路を示す等価回路図である。
【符号の説明】
【００６２】
１、２２                  基板
１０、３８                レーザーの走査方向
１４、１８、４０、４２    島状半導体層
１４ｓ、１８ｓ、４０ｓ、４２ｓ        ソース領域
１４ｃ、１８ｃ、４０ｃ、４２ｃ        チャネル領域
１４ｄ、１８ｄ、４０ｄ、４２ｄ        ドレイン領域
１５、１９、４５、４７    チャネル方向
１２                      結晶粒
２０                      結晶質半導体膜
【図１】
2008171951.tif 000003
【図３】
2008171951.tif 000004
【図４】
2008171951.tif 000005
【図５】
2008171951.tif 000006
【図２】
2008171951.tif 000007