(57)【要約】【課題】受光素子に印加される電圧の急峻な変化を抑制しつつ、装置自体が大型化することを防止できる光結合装置を提供する。【解決手段】出力端子５、６間に抵抗Ｒ１とコンデンサＣ１の直列回路を接続するとともに、コンデンサＣ１と並列にバリスタ４を接続する。また、これらの共通接続点は、抵抗Ｒ２を介してフォトトライアック１２の他方の主端子に接続する。これにより、フォトトライアック１２の他方の主端子には、抵抗Ｒ１とコンデンサＣ１およびバリスタ４の容量成分からなるＬＰＦを介して交流電源８からの交流電圧が印加される。【選択図】図１
2008198719.tif 000002
【特許請求の範囲】
【請求項１】
入力部としての発光素子と、出力部としての受光素子と、負荷が接続される出力端子と、前記負荷側から前記受光素子へ印加される電圧の急峻な変化を抑制するために前記出力端子間に接続された抵抗とコンデンサの直列回路とを備えた光結合装置において、
前記コンデンサと並列にバリスタが接続されていることを特徴とする光結合装置。
【請求項２】
前記出力端子間に接続されたサイリスタを有し、
前記サイリスタのゲート端子に前記受光素子の一端が接続され、前記抵抗と前記コンデンサの共通接続点に前記受光素子の他端が接続されていることを特徴とする請求項１記載の光結合装置。
【請求項３】
前記コンデンサ、前記バリスタおよび前記受光素子は、互いに並列に接続されていることを特徴とする請求項１記載の光結合装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷側から受光素子へ印加される電圧の急峻な変化を抑制する回路を備えた光結合装置に関する。
【背景技術】
【０００２】
従来、光結合素子、例えばフォトトライアックカプラを用いてサイリスタまたはトライアック（双方向サイリスタ）を点弧して負荷に印加する交流電圧を制御する光結合装置がある（例えば特許文献１参照）。図５は、この種の光結合装置の構成の一例を示している。光結合装置１は、フォトトライアックカプラ２、トライアック３、抵抗Ｒ１〜Ｒ３、コンデンサＣ１およびバリスタ４から構成されている。この光結合装置１の出力端子５、６間には、負荷７および交流電源８が直列に接続されている。
【０００３】
上記構成の光結合装置１によれば、交流電源８から出力端子５、６に至る電源ラインに外来ノイズなどが重畳されても、抵抗Ｒ１とコンデンサＣ１がＬＰＦの役割を果たし、フォトトライアックカプラ２の受光素子（フォトトライアック）に印加される電圧の急峻な変化を抑制できる。従って、フォトトライアックカプラ２は、発光素子（ＬＥＤ）がオフされている間、上記ノイズなどにより受光素子が誤ってオンすることがなく、トライアック３の誤点弧を防止できる。また、上記電源ラインにサージ電圧などが重畳されても、電源ライン間に設けられたバリスタ４の電圧クランプ作用により、フォトトライアックカプラ２およびトライアック３に過大な電圧が印加されることを防止できる。
【特許文献１】実開平６−２６３２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記構成の光結合装置１において、上記ノイズを除去しフォトトライアックカプラ２の誤動作を確実に防止するためには、このノイズのピーク値や周期などに応じてコンデンサＣ１の静電容量を最適な値に設定する必要があり、ノイズの種類によっては大きな静電容量を必要とする場合がある。しかし、コンデンサは、耐圧が同じであれば静電容量が大きくなるほどサイズも大きくなるのが一般的である。このため、上記誤動作を確実に防止しようとすると、光結合装置１自体の大型化を招いてしまうという問題があった。
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的は、受光素子に印加される電圧の急峻な変化を抑制しつつ、装置自体が大型化することを防止できる光結合装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の光結合装置によれば、出力端子間に接続された抵抗とコンデンサの直列回路により、負荷側から受光素子へ印加される電圧の急峻な変化が抑制される。また、コンデンサと並列に接続されたバリスタにより、負荷側から受光素子へのサージ電圧の印加も防止される。そして、このバリスタは、通常、容量成分を含んで構成されており、この静電容量にコンデンサの静電容量を加えたものが上記電圧の急峻な変化を抑制する作用に寄与することになる。従って、上記電圧の急峻な変化を抑制するために必要とするコンデンサの静電容量は、バリスタの静電容量の分だけ小さくでき、コンデンサのサイズも同様に小さくすることが可能となり、その分、装置自体の大型化を防止することができる。
【０００７】
請求項２記載の光結合装置によれば、発光素子への入力に基づいて受光素子、ひいてはサイリスタの導通状態を制御することにより、出力端子に接続される負荷に印加する電圧が制御される。この場合も、装置自体が大型化することなく、負荷側から受光素子およびサイリスタへ印加される電圧の急峻な変化およびサージ電圧の印加を抑制できる。
【０００８】
請求項３記載の光結合装置によれば、発光素子への入力に基づいて受光素子の導通状態を制御することにより、出力端子に接続される負荷に印加する電圧が制御される。この場合も、装置自体が大型化することなく、負荷側から受光素子へ印加される電圧の急峻な変化およびサージ電圧の印加を抑制できる。
【発明を実施するための最良の形態】
【０００９】
（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図３を参照しながら説明する。
図１は、光結合装置（ソリッドステートリレー）の構成を示しており、図５と同一の構成部分には同一符号を付している。光結合装置１は、フォトトライアックカプラ２、双方向サイリスタであるトライアック３（本発明でいうサイリスタに相当）、抵抗Ｒ１〜Ｒ３、コンデンサＣ１およびバリスタ４から構成されている。この光結合装置１の出力端子５、６間には、抵抗負荷７（負荷に相当）および交流電源８が直列に接続されている。
【００１０】
フォトトライアックカプラ２は、発光素子であるＬＥＤ１１、受光素子であるフォトトライアック１２およびゼロクロス回路１３を有している。ＬＥＤ１１は、アノードが直流電源Ｖｃに接続され、カソードが電流制限用の抵抗Ｒ３を介して図示しない制御回路に接続されており、制御回路から与えられる制御信号Ｓａにより通電が制御されるようになっている。
【００１１】
トライアック３は、フォトトライアック１２よりも出力電流の定格値が大きいものであり、各主端子がそれぞれ出力端子５および６に接続されている。トライアック３のゲート端子（制御端子）は、フォトトライアック１２の一方の主端子に接続されている。出力端子５、６間には、抵抗Ｒ１とコンデンサＣ１の直列回路が接続されており、その共通接続点は、抵抗Ｒ２を介してフォトトライアック１２の他方の主端子に接続されている。また、コンデンサＣ１と並列にバリスタ４が接続されている。これにより、出力端子５、６間には、抵抗Ｒ１とバリスタ４の直列回路も接続されていることになる。
【００１２】
次に、本実施形態の作用および効果について図２および図３も参照しながら説明する。
まず、図２に基づいて光結合装置１の基本動作を説明する。図２は、光結合装置１の基本動作を示す波形図であり、（ａ）は制御信号Ｓａ、（ｂ）は交流電源８の電圧、（ｃ）は抵抗負荷７の端子間電圧を示している。
【００１３】
制御信号Ｓａが直流電源の電圧Ｖｃ（Ｈレベル）のときには、ＬＥＤ１１は通電されず、フォトトライアック１２およびトライアック３はオフ状態である。ここで、制御信号Ｓａが０Ｖ（Ｌレベル）に変化すると、ＬＥＤ１１に順電流が流れる（時刻ｔ１）。しかし、時刻ｔ１の時点では、交流電源８の電圧が０Ｖ付近でないためゼロクロス回路１３の作用により、フォトトライアック１２はオンしない。その後、交流電源８の電圧が０Ｖ付近に達すると、フォトトライアック１２がオンし、これに伴いトライアック３がオンする（時刻ｔ２）。これにより、抵抗負荷７に対する交流電圧の印加が開始される。
【００１４】
その後、制御信号ＳａがＨレベルに変化すると、ＬＥＤ１１への通電が停止される（時刻ｔ３）。しかし、時刻ｔ３の時点では、トライアックの特性上、フォトトライアック１２およびトライアック３はオフしない。フォトトライアック１２およびトライアック３は、それぞれに流れる電流が保持電流未満になった時点、つまり交流電源８の電圧が０Ｖ付近になった時点でオフする（時刻ｔ４）。これにより、抵抗負荷７に対する交流電圧の印加が停止される。
【００１５】
さて、本実施形態においては、出力端子５、６間に抵抗Ｒ１とコンデンサＣ１の直列回路を接続するとともに、コンデンサＣ１と並列にバリスタ４を設けたが、このバリスタ４は、一般に図３に示す等価回路で表すことができる。すなわち、バリスタ４は、可変抵抗Ｒｚと容量成分Ｃｚとの並列回路で表される。従って、フォトトライアック１２の一方の主端子には、抵抗Ｒ１とコンデンサＣ１および容量成分Ｃｚからなるローパスフィルタ（ＬＰＦ）を介して交流電源８からの交流電圧が印加されるようになっている。
【００１６】
これにより、コンデンサＣ１の静電容量に、バリスタ４の容量成分Ｃｚの静電容量を加えた合成静電容量が、フォトトライアック１２の一方の主端子に印加される電圧の急峻な変化を抑制する作用に寄与することになる。すなわち、コンデンサＣ１の静電容量を、バリスタ４の容量成分Ｃｚの静電容量分だけ小さくしても同様の抑制効果が得られることになる。この結果、コンデンサＣ１のサイズを小さくすることができ、その分、光結合装置１自体のサイズを小さくすることができる。
【００１７】
上記合成静電容量を含んだＬＰＦによりフォトトライアック１２の一方の主端子に印加される電圧の急峻な変化が抑制される。従って、フォトトライアックカプラ２において、ＬＥＤ１１がオフされている間、印加される電圧に重畳したノイズなどによりフォトトライアック１２が誤点弧することがなく、ひいてはトライアック３の誤点弧を防止できる。
【００１８】
出力端子５、６間に抵抗Ｒ１とバリスタ４の直列回路を接続した。従って、出力端子５、６間にサージ電圧などの異常電圧が印加されても、抵抗Ｒ１による電圧降下およびバリスタ４の電圧クランプ作用により、フォトトライアック１２およびトライアック３にはその最大定格電圧を超える電圧が印加されることがない。
【００１９】
（第２の実施形態）
図４は、本発明の第２の実施形態を示す光結合装置の構成図である。この図４に示す光結合装置２１は、図１に示した光結合装置１に対し、トライアック３を省いた点が異なっているが、その他の構成部分については同一であり、図１と同一符号を付している。
上記構成によれば、制御信号ＳａによりＬＥＤ１１の通電を制御して、フォトトライアック１２の導通状態を制御し、交流電源８から抵抗負荷７に印加する電圧を制御する場合であっても、第１の実施形態と同様の作用および効果が得られる。
【００２０】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形又は拡張が可能である。
抵抗Ｒ２は、フォトトライアック１２のターンオン時、コンデンサＣ１にチャージされた電荷によりフォトトライアック１２へ流れる突入電流が小さい場合には設けなくてもよい。また、フォトトライアック１２がこの突入電流に耐え得る仕様である場合にも設けなくてもよい。
【００２１】
光結合装置１のトライアック３のゲート端子と出力端子６との間に抵抗を挿入してもよい。このように構成すれば、ゲート端子に与えられるゲート信号に対するノイズからの保護能力を高めることができ、この面からもフォトトライアック１２およびトライアック３の誤点弧を防止できる。
フォトトライアック１２およびトライアック３のターンオン時に流れる突入電流に各素子が耐え得る仕様であれば、フォトトライアックカプラ２は、ゼロクロス回路１３を有していない、非ゼロクロスタイプのものでもよい。
【００２２】
サイリスタとして、双方向サイリスタであるトライアック３を用いたが、負荷に印加する電圧の種類に応じて、例えば逆阻止サイリスタ（ＳＣＲ）などを用いてもよい。発光素子および受光素子として、フォトトライアックカプラ２のＬＥＤ１１およびフォトトライアック１２を用いたが、点弧するサイリスタの種類または負荷に印加する電圧の種類に応じて、例えばフォトサイリスタカプラのＬＥＤおよびフォトサイリスタを用いてもよい。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施形態を示すもので、光結合装置の構成図
【図２】光結合装置の基本動作を示す波形図
【図３】バリスタの等価回路図
【図４】本発明の第２の実施形態を示す図１相当図
【図５】従来技術を示す図１相当図
【符号の説明】
【００２４】
図面中、１、２１は光結合装置、３はトライアック（サイリスタ）、４はバリスタ、５、６は出力端子、７は抵抗負荷（負荷）、１１はＬＥＤ（発光素子）、１２はフォトトライアック（受光素子）、Ｃ１はコンデンサ、Ｒ１は抵抗を示す。
【図１】
2008198719.tif 000003
【図２】
2008198719.tif 000004
【図３】
2008198719.tif 000005
【図４】
2008198719.tif 000006
【図５】
2008198719.tif 000007