(57)【要約】【課題】従来技術では、ハードウェアをモデル化する際、ハードウェア記述言語を用いて実装するか、C,C++言語等のソフトウェア記述言語で実装する方式しかなかった。HDL言語を用いて記述した場合、構成情報を固定値として持つ必要があるため、ハードウェア構成が変わる度に作り直しが必要となっていた。一方ソフトウェア記述言語を用いてハードウェアモデルを作成した場合、HDL言語のように時間を直接制御することができないため、タイミング制御が複雑となり、モデルのタイミング検証に多大な工数が生じていた。【解決手段】本発明は、周辺装置のハードウェアモデルの構成制御部分をソフトウェアモデル化し、タイミング制御及びインターフェースモデル部分を自動生成する機能を有することによりハードウェアモデルを効率よく作成する。【選択図】図１
2008171158.tif 000002
【特許請求の範囲】
【請求項１】
ソフトウェアとハードウェアの協調検証を効率的に実施するシステムであって、該ハー
ドウェアモデルの構成情報生成手段と、該ハードウェアのタイミングモデル及びハードウ
ェア・ソフトウェア間インターフェースの生成手段を有するハードウェア・ソフトウェア
協調検証システム。
【請求項２】
上記ハードウェアの検証モデルを自動生成する手段を要したハードウェアモデル検証シ
ステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソフトウェアとハードウェアの協調検証を効率よく実施するためのハードウ
ェアモデル生成方法、及び、これを用いたソフトウェアとハードウェアの協調検証システ
ムに関する。
【背景技術】
【０００２】
ハードウェアとソフトウェアの協調検証環境において、メモリ等の周辺装置の動作をモ
デル化したハードウェアモデルを作成する必要がある。
【０００３】
従来技術では、ハードウェアをモデル化する際、ハードウェア記述言語(以下HDL言語)
を用いて実装するか、C,C++言語等のソフトウェア記述言語で実装する方式しかなかった
。HDL言語を用いて記述した場合、構成情報（例えばデータ長やアドレス長等）を固定値
として持つ必要があるため、ハードウェア構成が変わる度に作り直しが必要となっていた
。また、HDLシミュレータを用いてデバッグを行うため、機能のデバッグに多大な工数が
生じるデメリットもあった。一方C,C++言語等のソフトウェア記述言語を用いてハードウ
ェアモデルを作成した場合、構成情報等のパラメタ化は容易となり、機能的なデバッグも
ソフトデバッガで効率良く実施可能であるが、HDL言語のように時間を直接制御すること
ができないため、タイミング制御が複雑となり、モデルのタイミング検証に多大な工数が
生じていた。
【０００４】
【特許文献１】特開2006-139729号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明では、作成するハードウェアモデルを構成制御部とタイミング制御部に分解し、
構成制御部はソフトウェア記述言語でモデル化し、タイミング制御部はハードウェア記述
言語で記述することとした。また、拡張性・再利用性を考慮し、構成要素についてはすべ
てパラメタで指定できる仕組みとした。
【０００６】
しかしながら、一つのハードウェアモデルを構成制御部とタイミング制御部に分解し、
異なる言語方式で実装すると、構成制御部とタイミング制御部のインターフェースが複雑
になるため、インターフェース部分は従来手法同様、ハードウェアの仕様が変わる度に作
り直しが必要となってしまう課題があった。本発明では、パラメタファイルの指定をもと
にインターフェース部分のモデルを自動生成するインターフェース自動生成部を設けるこ
とにより、ハードウェアモデルを低コストで実現可能とした。
【課題を解決するための手段】
【０００７】
本発明は、周辺装置のハードウェアモデルを作成する際、構成制御を行うソフトウェア
モデルとタイミング制御記述したHDL雛形ファイル及びインターフェース雛形ファイル、
設定用のパラメタファイルを用意することとした。インターフェース自動作成部は、パラ
メタファイルの情報から、ハードウェアモデルに必要なHDLファイル及びインターフェー
スモデルを自動生成し、ソフトウェアモデルと組合せることにより、ハードウェアモデル
の動作を安価に実現することを可能とする。
【発明の効果】
【０００８】
従来、ハードウェアモデルを作成する場合は、少しずつ動作が違うモデルを毎回作成し
なければならず、効率面での損失や作り直した部分の品質が低下するという問題があった
。しかしながら、本発明によれば、例えばメモリ容量の変更や動作タイミングの変更に強
いハードウェアモデルを実現することが可能となり低コストで複数のハードウェアモデル
を生成することが可能となる。
【０００９】
以上により、本発明によれば、ソフトウェアとハードウェアの協調検証におけるハード
ウェアモデル作成を従来に比べ安価に行うことが可能となる。また、ハードウェアのみの
検証を行う場合でも、ハードウェアモデルを低コストで作成・検証することが可能となる
ため、ハードウェア検証を効率良く行うことが可能である。
【発明を実施するための最良の形態】
【００１０】
LSI開発において購入品として使用するA社のCAM(Controlable)の仕様書に基づき、ハー
ドウェアモデルを構築・検証を始めていたが、開発途中でB社のCAMに変更となった。A社
のCAMとB社のCAM仕様の相違点は、バス幅の違いとメモリ動作タイミングの違い１箇所だ
けであった。しかしながら、HDLモデルで作成していた場合、バス幅をいたるところで使
用していたため、複数箇所の修正とモデルの検証をやり直す必要が生じるが、本発明によ
れば、パラメタファイルの修正だけでハードウェアモデルが生成可能である。
【００１１】
また、製品開発を継続して行う場合、前製品で利用した周辺ハードウェアの仕様が更新
されることは頻繁にあり、その度にハードウェアモデルを作りなおし検証しなおす必要が
あったが、本発明によればパラメタファイルの修正だけでハードウェアモデルが生成可能
となる。
【００１２】
図１に示す本発明の１実施例では、メモリモデルの例を示す。２０２パラメタファイル
には、３０１アドレス長、３０２データ長、３０３データ書き込みタイミング、３０４デ
ータ読み出しタイミング(それぞれクロック数)が記述されている。
【００１３】
２０１インターフェース自動生成部は、３０１アドレス長に対応した置換文字列を２０
３HDL雛形ファイル内でサーチし２０２パラメタファイルに記述された値に置き換える。
同様に３０２データ長、３０３データ書き込みタイミング、３０４データ読み出しタイミ
ングについてもそれらに対応した置換文字列を２０３HDL雛形ファイル内でサーチし置き
換えを実施する。２０１インターフェース自動生成部は、２０３HDL雛形ファイルの置き
換えた結果を論理コンパイルし、１０２HDLモデルを作成する。
【００１４】
また、同様に３０１アドレス長、３０２データ長、３０３データ書き込みタイミング、
３０４データ読み出しタイミングに対応した文字列を２０４インターフェース雛形ファイ
ル内でサーチし、２０２パラメタファイルに記述された値に置き換える。
【００１５】
その後、２０１インターフェース自動生成部は、２０４インターフェース雛形ファイル
を置き換えた結果をコンパイルし、１０３インターフェースモデルを作成する。
【００１６】
１０４ソフトウェアモデルは、メモリモデルの基本動作（Read、Write）および各種機
能（ロード・ダンプ・トレース等）を有しているが、各種パラメタが変更されることを前
提とし、アドレス及びデータを固定長として持つのでは無く、可変長のアドレスとデータ
を取り扱うことができるモデルを作成する。
【００１７】
本発明では、２０１インターフェース自動生成部が、２０２パラメタファイルに記述さ
れた３０１アドレス長、３０２データ長、３０３データ書き込みタイミング、３０４デー
タ読み出しタイミングに対応した内容を１０２HDLモデル、１０３インターフェースモデ
ルに反映することが可能である。例えばメモリデータ長が変更された場合、従来技術では
、ハードウェアモデルの作り直しが必要であり多大な工数を有していたが、２０２パラメ
タファイルを変更し２０２インターフェース自動生成部により１０２HDLモデル、１０３
インターフェースモデルに変更を反映するだけでハードウェアモデルの変更が可能であり
、効率良くハードウェア・ソフトウェア協調検証を行うことが可能となる。
【００１８】
図２はメモリ動作を表すタイミングチャートである。１０１HDLシミュレータは、シミ
ュレーション実行中にメモリへのデータ書き込みが発生すると、１０２HDLモデルのデー
タ値を１０３インターフェースモデルに伝播し、１０４ソフトウェアモデルにデータを書
き込むが、この時インターフェースモデルでは、３０３データ書き込みタイミングに対応
したクロック時間経過後にソフトウェアモデルに書き込みデータを書き込む。また、メモ
リからデータを読み出す場合は、１０１HDLシミュレータから１０２HDLモデル及び１０３
インターフェースモデルを経由してメモリからデータが読み出されるが、インターフェー
スモデルにより３０４読み出しタイミングに対応したクロック時間経過後に１０２HDLモ
デル及び１０１HDLシミュレータにデータが渡される。このような制御により、１０４ソ
フトウェアモデルは時間制御を気にすることなく動作可能となり、ハードウェアモデルを
安価に実現可能な効率の良いハードウェアとソフトウェアの協調検証を可能としている。
【産業上の利用可能性】
【００１９】
本発明は、ハードウェアとソフトウェアの協調検証またはハードウェア検証に用いられ
、従来技術より効率良くハードウェアまたはソフトウェアの検証を行うことが可能である
。
【図面の簡単な説明】
【００２０】
【図１】実施例の構成を示す図である。
【図２】シミュレーション時の動作を説明したシーケンス図である。
【符号の説明】
【００２１】
１０１…HDLシミュレータ、１０２…ＨＤＬモデル、１０３…インターフェースモデル、１０４…ソフトウェアモデル、１３１…メモリへのデータ書き込み要求、１３３…メモリからのデータ読み出し要求、２０１…インターフェース自動生成プログラム、２０２…パラメタファイル、２０３…ＨＤＬ雛形ファイル、２０４…インターフェース雛形ファイル。
【図１】
2008171158.tif 000003
【図２】
2008171158.tif 000004