(57)【要約】【課題】高感度で画素回路の検査を実行することができ、また検査時間を短縮することが可能なＴＦＴアレイ基板、その検査方法および表示装置を提供する。【解決手段】ソースまたはドレインの一方が駆動用ＴＦＴのドレインと電気的に接続され、他方が隣接する列の信号線と電気的に接続された検査用ＴＦＴを備え、駆動用ＴＦＴの出力電流を隣接列の信号線を介して検査する。このとき、検出電流経路となる信号線の電位が固定される。また、検査用ＴＦＴのゲートは次行の走査線に接続される。【選択図】図１
2008052111.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板上に一方向に間隔をおいて配列された複数の信号線と、
前記信号線に交差するように他方向に間隔をおいて配列された複数の走査線と、
前記複数の信号線のうちの一の信号線と前記複数の走査線の一の走査線とに対応する位置に配置され、前記一の走査線の走査信号で選択された際の前記一の信号線の信号に応じた電流を画素電極に供給する画素回路とを備え、
前記画素回路は、ソース電極およびドレイン電極の一方が前記画素電極に接続され、ソース電極およびドレイン電極の他方が前記一の信号線に隣接する信号線に接続され、ゲート電極が前記一の走査線に隣接する走査線に接続される検査用トランジスタを含む、ＴＦＴアレイ基板。
【請求項２】
絶縁基板と、
前記絶縁基板上に一方向に間隔をおいて配列された複数の信号線と、
前記信号線に交差するように他方向に間隔をおいて配列された複数の走査線と、
前記複数の信号線のうちの一の信号線と前記複数の走査線のうちの一の走査線とに対応する位置に設置され、前記一の走査線の走査信号で選択された際の前記一の信号線の信号に応じた電流を画素電極に供給する画素回路とを備え、
前記画素回路は、
前記一の走査線に並行するように配設されたテスト信号線と、
ソース電極およびドレイン電極の一方が前記画素電極に接続され、ソース電極およびドレイン電極の他方が前記一の信号線に隣接する信号線に接続され、ゲート電極が前記一の走査線に隣接する走査線に接続される検査用トランジスタを含む、ＴＦＴアレイ基板。
【請求項３】
互いに隣接する２本の信号線で構成される一対の信号線の一方を信号供給回路に接続し、
前記一対の信号線のうちの他方を電流検出端子に接続するように切り替えるスイッチ回路をさらに備えた、請求項１または２記載のＴＦＴアレイ基板。
【請求項４】
前期信号供給回路は、前記複数の信号線の一端側に設けられ、
前記電流検出端子および前記スイッチ回路は、前記複数の信号線の他端側に設けられ、前記複数の検査端子および前記スイッチ回路は、前記複数の画素回路を含む画素領域を挟むように前記信号供給回路の反対側に配置される、請求項３に記載のＴＦＴアレイ基板。
【請求項５】
絶縁基板と、絶縁基板上に一方向に間隔をおいて配列された複数の信号線と、信号線に交差するように他方向に間隔をおいて配列された複数の走査線と、複数の信号線のうちの一の信号線と前記複数の走査線の一の走査線とに対応する位置に配置され、前記一の走査線の走査信号で選択された際の前記一の信号線の信号に応じた電流を画素電極に供給する画素回路とを備え、画素回路は、ソース電極およびドレイン電極の一方が前記画素電極に接続され、ソース電極およびドレイン電極の他方が前記一の信号線に隣接する信号線に接続され、ゲート電極が前記一の走査線に隣接する走査線に接続される検査用トランジスタを含む、ＴＦＴアレイ基板を検査するＴＦＴアレイの検査方法であって、
互いに隣接する２本の信号線で構成される一対の信号線のうちの一方の信号線に対して信号を供給し、
前記複数の走査線のうちの一本の走査線を活性化して、前記信号を前記選択された走査線に対応する画素回路に入力し、
前記検査用トランジスタを介して、前記一対の信号線のうちの他方の信号線に流れる電流を測定する、ＴＦＴアレイの検査方法。
【請求項６】
絶縁基板と、絶縁基板上に一方向に間隔をおいて配列された複数の信号線と、信号線に交差するように他方向に間隔をおいて配列された複数の走査線と、複数の信号線のうちの一の信号線と前記複数の走査線の一の走査線とに対応する位置に配置され、前記一の走査線の走査信号で選択された際の前記一の信号線の信号に応じた電流を画素電極に供給する画素回路とを備え、画素回路は、前記一の走査線に並行するように配設されたテスト信号線と、ソース電極およびドレイン電極の一方が前記画素電極に接続され、ソース電極およびドレイン電極の他方が前記一の信号線に隣接する信号線に接続され、ゲート電極が前記一の走査線に隣接する走査線に接続される検査用トランジスタを含む、ＴＦＴアレイ基板を検査するＴＦＴアレイの検査方法であって、
互いに隣接する２本の信号線で構成される一対の信号線のうちの一方の信号線に対して信号を供給し、
前記複数の走査線のうちの一本の走査線を活性化して、前記信号を前記選択された走査線に対応する画素回路に入力し、
前記検査用トランジスタを介して、前記一対の信号線のうちの他方の信号線に流れる電流を測定する、ＴＦＴアレイの検査方法。
【請求項７】
前記一対の信号線のうちの一方の信号線に対して信号を供給し、他方の信号線に流れる電流を検出する状態で走査線を順次走査して検査した後、前記一対の信号線のうちの他方の信号線に対して信号を供給し、前記一方の信号線に流れる電流を検出する状態に切り替えて、走査線を順次走査して検査する、請求項５または請求項６に記載のＴＦＴアレイの検査方法。
【請求項８】
テスト時において、前記一対の信号線のうちの一方の信号線は、所定電位に固定され、
前記一方の信号線の電位に応じた前記一対の信号線のうちの他方の信号線に流れる電流を測定する、請求項５または請求項６に記載のＴＦＴアレイの検査方法。
【請求項９】
前記所定電位は、前記一方の信号線を介して前記画素回路に入力される信号に応じた電流が前記画素電極と接続される表示素子へ流れる際の前記画素電極の電位近傍に設定される、請求項８に記載のＴＦＴアレイの検査方法。
【請求項１０】
絶縁基板と、
前記絶縁基板上に一方向に間隔をおいて配列された複数の信号線と、
前記信号線に交差するように他方向に間隔をおいて配列された複数の走査線と、
前記複数の信号線のうちの一の信号線と前記複数の走査線の一の走査線とに対応する位置に配置され、前記一の走査線の走査信号で選択された際の前記一の信号線の信号に応じた電流を画素電極に供給する画素回路と、
前記複数の信号線を選択的に駆動する信号線駆動部と、
前記複数の走査線を選択的に駆動する走査線駆動部とを備え、
前記画素回路は、ソース電極およびドレイン電極の一方が前記画素電極に接続され、ソース電極およびドレイン電極の他方が前記一の信号線に隣接する信号線に接続され、ゲート電極が前記一の走査線に隣接する走査線に接続される検査用トランジスタを含む、表示装置。
【請求項１１】
絶縁基板と、
前記絶縁基板上に一方向に間隔をおいて配列された複数の信号線と、
前記信号線に交差するように他方向に間隔をおいて配列された複数の走査線と、
前記複数の信号線のうちの一の信号線と前記複数の走査線の一の走査線とに対応する位置に配置され、前記一の走査線の走査信号で選択された際の前記一の信号線の信号に応じた電流を画素電極に供給する画素回路と、
前記複数の信号線を選択的に駆動する信号線駆動部と、
前記複数の走査線を選択的に駆動する走査線駆動部とを備え、
前記画素回路は、
前記一の走査線に並行するように配設されたテスト信号線と、
ソース電極およびドレイン電極の一方が前記画素電極に接続され、ソース電極およびドレイン電極の他方が前記一の信号線に隣接する信号線に接続され、ゲート電極が前記一の走査線に隣接する走査線に接続される検査用トランジスタを含む、表示装置。
【請求項１２】
互いに隣接する２本の信号線で構成される一対の信号線の一方を信号供給回路に接続し、
前記一対の信号線のうちの他方を電流検出端子に接続するように切り替えるスイッチ回路をさらに備えた、請求項１０または１１記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、発光素子を駆動するＴＦＴが絶縁基板上に形成されたＴＦＴアレイ基板、その検査方法および表示装置に関する。
【背景技術】
【０００２】
近年、携帯情報端末やテレビジョン受像機向けに有機ＥＬ（electroluminescence）等を発光素子として用いた表示装置が盛んに開発されている。有機ＥＬ等の発光素子を各画素に備えた自発光型表示装置は、色再現性や視野角などの面から良好な視認性を有し、また動画表示特性にも優れている。
【０００３】
このような表示装置のうちアクティブマトリクス方式のものは、ガラスやフィルムなどの絶縁基板上に形成されたトランジスタ（薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））や有機トランジスタなど）により各画素の発光素子が駆動される。
【０００４】
アクティブマトリクス方式の有機ＥＬ表示装置の画素回路としては種々の方式が提案されている。
【０００５】
図１７は、種々の方式に従う画素回路を説明する図である。
例えば、画素回路に信号電圧を書き込む方式として、図１７（ａ）に示す２トランジスタ方式（ＣＣＧ（Conductance Controlled Grayscale）方式）や、図１７（ｂ）に示す電圧プログラム方式や、画素回路に信号電流を書き込む方式として、図１７（ｃ）示すカレントミラー方式、あるいは図１７（ｄ）に示す電流プログラム方式（カレントコピー方式）等が知られている。
【０００６】
一方、ＴＦＴ（薄膜トランジスタ）が形成された絶縁基板上に発光素子を成膜する工程における製造コストは比較的高くなるため発光素子の成膜工程後に実施される点灯検査にて、ＴＦＴアレイ基板（特に画素回路を構成するＴＦＴ）に起因する不良を除去することは、生産コスト上多大なロスとなる。
【０００７】
この点で、液晶表示装置に比べ、有機ＥＬ表示装置においては、画素回路の構成が複雑でより多くのＴＦＴを用いる構成であるため、画素回路のＴＦＴ不良が発生する確率が高く、また発光素子を電流駆動する駆動用ＴＦＴの性能に従ってむら等の表示状態が大きく左右されることになる。
【０００８】
このため、発光素子の成膜前のＴＦＴアレイ基板の状態において、画素回路の検査を短時間かつ高精度にて実現可能なＴＦＴアレイ基板の検査方法が必要となってくる。
【０００９】
特許文献１には、ＴＦＴアレイ基板とその検査方法が示されており、各画素回路の駆動用ＴＦＴのドレインには検査容量の一端が接続され、他端が次段のゲート線に接続される。画素部の電源供給線はスイッチを介して電源供給引出し端子に接続される。そして、検査時には駆動用ＴＦＴの出力電流により各画素回路の検査容量を充電し、駆動用ＴＦＴをオフさせた後、電源供給線を充電時とは異なる電位に設定し、各画素回路の駆動用ＴＦＴを順次動作させて検査容量の保持電荷を電源供給線に放電させることにより電源供給線に発生する電圧を電源供給線引出し端子にて検出することで、画素回路の駆動用ＴＦＴの検査を行う方式が示されている。
【００１０】
また、特許文献２には、画素電極に電源またはＧＮＤを接続するコモン配線を２系統に分割し、画素電極と２系統のいずれか一方を接続することにより駆動用ＴＦＴに電流経路を与えるためのスイッチ用ＴＦＴを設けている。そして、ＴＦＴアレイ基板の検査時には、２系統のコモン配線を異なる電位を画素検査毎に交互に切替えて、それぞれ電流供給と電流排出を繰り返しながら画素回路の駆動用ＴＦＴの検査を行う方式が示されている。
【特許文献１】特開２００２−３２０３５号公報（４頁３２行〜６頁３０行、図１〜図３）
【特許文献２】特開２００５−１０７１２９号公報（７頁３０行〜９頁２５行、図１〜図５）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記の特許文献１においては、検査用容量を用いて駆動電流を間接的に検出する場合、検出電圧は電源配線などの電荷読出しに利用する配線の寄生容量の影響を受けるため、十分な検出電圧を得ることができず、検出感度の確保が難しい。検出感度を上げるために検査用容量を大きくすることが考えられるが、画素レイアウト上の制約があるため容量を大きくするにも限界がある。このため、むら等の表示状態に大きく影響する駆動用ＴＦＴの電流出力特性を十分に把握することが難しいという問題がある。
【００１２】
また、各画素の検査用容量の充電電荷を駆動用ＴＦＴにより順次動作させて読み出すので、駆動用ＴＦＴをオフさせた状態でのリーク電流により充電電荷がリークしてしまい、先に電荷を読み出す画素回路と後に読み出す画素回路とでは検出結果が異なるため、精度よく駆動用ＴＦＴの出力特性を把握することが難しいという問題もある。
【００１３】
また、特許文献２では、２系統コモン配線の電流供給と電流排出を切り替えながら順次駆動用ＴＦＴの出力電流を検出する場合、コモン配線の電位を電流供給／排出のたびに切替える必要があるが、コモン配線は発光素子駆動時に発生する電圧降下を駆動に問題ない程度まで下げるために配線幅を広くしておく必要があることに加え、クロスする他の配線が多いため、寄生容量が大きく、コモン配線の電位を切り替える際に電位が整定するまでに時間がかかるという問題がある。このため、コモン配線の電位整定するまでの待ち時間をいれて検査する必要があり、検査時間にロスが発生するという問題がある。
【００１４】
また、特許文献２では、２系統のコモン配線の電位を変化させずに奇数番目の画素を順次検査した後、２系統のコモン配線の電位を入れ替えて偶数番目の画素を順次検査する方法が示されているが、例えば奇数番目の検査が終了して次の奇数番目の検査に移る際、偶数番目の画素を一旦選択する必要があり、この期間は電流検出には使用することができないので、検査時間にロスが生じるという問題がある。
【００１５】
本発明は、高感度で画素回路の検査を実行することができ、また検査時間を短縮することが可能なＴＦＴアレイ基板、その検査方法および表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明に係るＴＦＦアレイ基板は、絶縁基板と、絶縁基板上に一方向に間隔をおいて配列された複数の信号線と、信号線に交差するように他方向に間隔をおいて配列された複数の走査線と、複数の信号線のうちの一の信号線と複数の走査線の一の走査線とに対応する位置に配置され、一の走査線の走査信号で選択された際の一の信号線の信号に応じた電流を画素電極に供給する画素回路とを備える。画素回路は、ソース電極およびドレイン電極の一方が画素電極に接続され、ソース電極およびドレイン電極の他方が一の信号線に隣接する信号線に接続され、ゲート電極が一の走査線に隣接する走査線に接続される検査用トランジスタを含む。
【００１７】
本発明に係る別のＴＦＴアレイ基板は、絶縁基板と、絶縁基板上に一方向に間隔をおいて配列された複数の信号線と、信号線に交差するように他方向に間隔をおいて配列された複数の走査線と、複数の信号線のうちの一の信号線と複数の走査線のうちの一の走査線とに対応する位置に設置され、一の走査線の走査信号で選択された際の一の信号線の信号に応じた電流を画素電極に供給する画素回路とを備える。画素回路は、一の走査線に並行するように配設されたテスト信号線と、ソース電極およびドレイン電極の一方が画素電極に接続され、ソース電極およびドレイン電極の他方が一の信号線に隣接する信号線に接続され、ゲート電極が一の走査線に隣接する走査線に接続される検査用トランジスタを含む。
【００１８】
本発明に係る検査方法は、絶縁基板と、絶縁基板上に一方向に間隔をおいて配列された複数の信号線と、信号線に交差するように他方向に間隔をおいて配列された複数の走査線と、複数の信号線のうちの一の信号線と複数の走査線の一の走査線とに対応する位置に配置され、一の走査線の走査信号で選択された際の一の信号線の信号に応じた電流を画素電極に供給する画素回路とを備え、画素回路は、ソース電極およびドレイン電極の一方が画素電極に接続され、ソース電極およびドレイン電極の他方が一の信号線に隣接する信号線に接続され、ゲート電極が一の走査線に隣接する走査線に接続される検査用トランジスタを含む、ＴＦＴアレイ基板を検査するＴＦＴアレイの検査方法であって、互いに隣接する２本の信号線で構成される一対の信号線のうちの一方の信号線に対して信号を供給し、複数の走査線のうちの一本の走査線を活性化して、信号を選択された走査線に対応する画素回路に入力し、検査用トランジスタを介して、一対の信号線のうちの他方の信号線に流れる電流を測定する。
【００１９】
本発明に係る別の検査方法は、絶縁基板と、絶縁基板上に一方向に間隔をおいて配列された複数の信号線と、信号線に交差するように他方向に間隔をおいて配列された複数の走査線と、複数の信号線のうちの一の信号線と複数の走査線の一の走査線とに対応する位置に配置され、一の走査線の走査信号で選択された際の一の信号線の信号に応じた電流を画素電極に供給する画素回路とを備え、画素回路は、一の走査線に並行するように配設されたテスト信号線と、ソース電極およびドレイン電極の一方が画素電極に接続され、ソース電極およびドレイン電極の他方が一の信号線に隣接する信号線に接続され、ゲート電極が一の走査線に隣接する走査線に接続される検査用トランジスタを含む、ＴＦＴアレイ基板を検査するＴＦＴアレイの検査方法であって、互いに隣接する２本の信号線で構成される一対の信号線のうちの一方の信号線に対して信号を供給し、複数の走査線のうちの一本の走査線を活性化して、信号を選択された走査線に対応する画素回路に入力し、検査用トランジスタを介して、一対の信号線のうちの他方の信号線に流れる電流を測定する。
【００２０】
本発明に係る表示装置は、絶縁基板と、絶縁基板上に一方向に間隔をおいて配列された複数の信号線と、信号線に交差するように他方向に間隔をおいて配列された複数の走査線と、複数の信号線のうちの一の信号線と複数の走査線の一の走査線とに対応する位置に配置され、一の走査線の走査信号で選択された際の一の信号線の信号に応じた電流を画素電極に供給する画素回路と、複数の信号線を選択的に駆動する信号線駆動部と、複数の走査線を選択的に駆動する走査線駆動部とを備える。画素回路は、ソース電極およびドレイン電極の一方が画素電極に接続され、ソース電極およびドレイン電極の他方が一の信号線に隣接する信号線に接続され、ゲート電極が一の走査線に隣接する走査線に接続される検査用トランジスタを含む。
【００２１】
本発明に係る別の表示装置は、絶縁基板と、絶縁基板上に一方向に間隔をおいて配列された複数の信号線と、信号線に交差するように他方向に間隔をおいて配列された複数の走査線と、複数の信号線のうちの一の信号線と複数の走査線の一の走査線とに対応する位置に配置され、一の走査線の走査信号で選択された際の一の信号線の信号に応じた電流を画素電極に供給する画素回路と、複数の信号線を選択的に駆動する信号線駆動部と、複数の走査線を選択的に駆動する走査線駆動部とを備える。画素回路は、一の走査線に並行するように配設されたテスト信号線と、ソース電極およびドレイン電極の一方が画素電極に接続され、ソース電極およびドレイン電極の他方が一の信号線に隣接する信号線に接続され、ゲート電極が一の走査線に隣接する走査線に接続される検査用トランジスタを含む。
【発明の効果】
【００２２】
本発明のＴＦＴアレイ基板、ＴＦＴアレイ基板の検査方法および表示装置は、画素回路は、ソース電極およびドレイン電極の一方が画素電極に接続され、ソース電極およびドレイン電極の他方が一の信号線に隣接する信号線に接続され、ゲート電極が一の走査線に隣接する走査線に接続される検査用トランジスタを含む構成であるため、隣接する信号線を介して画素電極に流れる電流を検査することができ、検査精度を向上することができる。また、検査用トランジスタを走査する走査線を別途設ける必要がないため、画素回路の構成やレイアウトが容易になり、画素回路面積を縮小することができるとともに、当該画素回路の出力電流の検出と次行または次列の画素回路への信号供給を並行して行えるので、検査時間を短縮することが可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰返さない。
【００２４】
（実施の形態１）
図１は、本発明の実施の形態１に従うＴＦＴアレイ基板の画素回路領域を示す図である。
【００２５】
図１を参照して、ここでは、画素回路領域は、行列状に配置された複数の画素回路１を含み、一例として、ここでは、ｎ行２ｍ列の行列状に配置された画素回路１について説明する。画素回路のアドレスＰ（ｋ．ｌ）は、ｋ行目およびｌ列目の画素回路１を指し示すものとする。本例においては、アドレスＰ（１．１）、・・・、Ｐ（１．２ｍ）、・・・、Ｐ（ｎ．２ｍ）が１つずつの画素回路に割り当てられているものとする。
【００２６】
なお、ここでは、行に沿って設けられた画素回路１を画素回路行および列に沿って設けられた画素回路１を画素回路列として説明する。
【００２７】
本発明の実施の形態１に従う画素回路部は、絶縁基板上に一方向に間隔をおいて配列され、表示する画像に応じた電圧信号を供給するための複数の信号線Ｄ１〜Ｄ２ｍ＋１と、信号線に交差するように他方向に間隔をおいて配列された画素回路１を走査するための複数の走査線Ｇ１〜Ｇｎ＋１とを備える。画素回路１は、複数の信号線のうちの一の信号線と複数の走査線の一の走査線とに対応する位置に配置され、一の走査線の走査信号で選択された際の一の信号線の信号に応じた電流を画素電極に供給する。
【００２８】
複数の信号線Ｄ１〜Ｄ２ｍ＋１の各々は、列に沿って設けられ、列に沿って設けられた画素回路の両側にそれぞれ対応して設けられ、かつ隣接する２つの列に沿って設けられた画素回路で共有するように設けられる。また、複数の走査線Ｇ１〜Ｇｎ＋１は、行に沿って設けられた画素回路の両側に一本ずつ設けられ、かつ隣接する２つの行に沿って設けられた画素回路で共有するように設けられる。また、画素回路行にそれぞれ対応して複数の電源供給線ＶＤＤが設けられる。なお、後述するが、信号線Ｄ２ｍ＋１は、検査用の信号線として用いられ、電圧信号は供給されない。
【００２９】
ここで、アドレスＰ（１．１）の画素回路１について具体的構成について説明する。その他の画素回路についても同様である。
【００３０】
画素回路１は、薄膜トランジスタ２，４，６と、保持用キャパシタ３とを備える。なお、ここでは、ここでは、発光表示素子として有機ＥＬ素子を用いるものとし、画素回路として、前述した２トランジスタを用いる方式に本発明を適用した場合について説明する。なお、一例として薄膜トランジスタ２（以下、選択用ＴＦＴ２とも称する）は、ＮチャネルＭＯＳトランジスタであり、薄膜トランジスタ４（以下、駆動用ＴＦＴ４とも称する）は、ＰチャネルＭＯＳトランジスタであり、薄膜トランジスタ６（以下、検査用ＴＦＴ６とも称する）は、ＮチャネルＭＯＳトランジスタとする。
【００３１】
選択用ＴＦＴ２は、ドレインが対応する信号線Ｄ１と接続され、ソースが保持用キャパシタ３の一端及び駆動用ＴＦＴ４のゲートと接続され、ゲートが対応する走査線Ｇ１と接続される。この対応する行の走査線が活性化されることにより選択ＴＦＴ２は導通する。
【００３２】
保持用キャパシタ３の他端は、電源供給線ＶＤＤと接続され、信号線Ｄ１から入力される表示する画像に応じた電圧信号を画像信号として保持用キャパシタ３に保持する。
【００３３】
駆動用ＴＦＴ４は、ゲートが保持用キャパシタ３および選択用ＴＦＴ２のソースと接続され、ソースが電源供給線ＶＤＤと接続され、ドレインが有機ＥＬ素子７と結合される画素電極５とそれぞれ接続される。
【００３４】
ここで、画素電極５の上層には、ＴＦＴアレイ基板の成型工程の後工程である有機ＥＬ成膜工程にて有機ＥＬ膜が形成されるが、有機ＥＬ成膜工程前のＴＦＴアレイ基板の状態では少なくとも有機ＥＬ素子７および画素電極５と反対側の有機ＥＬ素子７と結合されるカソード電極８は存在しないので、本例においては、図中において点線で示している。
【００３５】
保持用キャパシタ３に保持される保持電圧は、駆動用ＴＦＴ４のゲートに印加され、ドレイン側に電流出力経路が形成されたとき、駆動用ＴＦＴ４は保持電圧に応じた駆動電流を供給する。
【００３６】
本構成においては、この駆動用ＴＦＴ４から出力される駆動電流を検査するための電流経路を形成するための検査用ＴＦＴ６が設けられ、そのドレインは画素電極５と接続され、ドレインは隣接する信号線Ｄ２と接続され、ゲートは次行の走査線Ｇ２とそれぞれ接続される。
【００３７】
図２は、本発明の実施の形態１に従うＴＦＴアレイ基板全体の構成を示す図である。
図２を参照して、ＴＦＴアレイ基板１４は、図１で説明した複数の画素回路が形成される画素回路領域１２と、画素回路領域１２の周囲に画素回路領域１２を囲むようにして設けられ、後述する有機ＥＬ素子のカソード電極となるいわゆるＩＴＯ（Indium Tin Oxide）等で形成される透明電極とＴＦＴアレイ基板との電気的接続をとるためのカソード配線領域１３（図中で斜線にて示される）と、第１および第２の端子群１０，１１とを備える。第１の端子群１０は、ＴＦＴアレイ基板１４の一辺側（本例においては上辺側）に設けられ、各信号線Ｄ１，Ｄ２，・・・，Ｄ２ｍ，Ｄ２ｍ＋１、電源供給線ＶＤＤおよびカソード配線領域１３と接続されるカソード配線ＣＡＴＨにそれぞれ対応して設けられ、外部との間で配線接続に用いられる複数の端子を含む。第２の端子群１１は、ＴＦＴアレイ基板１４の他の一辺側（本例においては左辺側）に設けられ、各走査線Ｇ１，Ｇ２，・・・，Ｇｎ＋１にそれぞれ対応して設けられ、外部との間で配線接続に用いられる複数の端子を含む。
【００３８】
次に、本発明の実施の形態１に従うＴＦＴアレイ基板１４の検査時の動作について説明する。
【００３９】
まず、複数の画素回路のうち、まず奇数列の画素回路を検査し、これらの検査が終了後、偶数列の検査を実行する。奇数列の検査時には、奇数列の信号線Ｄ１，Ｄ３，・・・，Ｄ２ｍ＋１に対して信号電圧の印加を行うが、偶数列の信号線Ｄ２，Ｄ４，・・・，Ｄ２ｍに対しては信号電圧の印加は行わず、電流検出経路として用いる。また、偶数列の検査時には、偶数列の信号線Ｄ２，Ｄ４，・・・，Ｄ２ｍに対して信号電圧の印加を行うが、奇数列の信号線Ｄ１，Ｄ３，・・・，Ｄ２ｍ＋１に対しては信号電圧の印加は行わず、信号線Ｄ１，Ｄ３，・・・，Ｄ２ｍ＋１は電流検出経路として用いる。
【００４０】
ここで、画素回路１の電圧印加時（画素書込み時）と電流出力時における信号線の電位状態について説明する。
【００４１】
図３は、駆動用ＴＦＴの特性と有機ＥＬ素子の特性とを説明する図である。
上述した図１に示される画素回路１の駆動用ＴＦＴ４が有機ＥＬ素子７に電流を供給するときには、図３に示されるように駆動用ＴＦＴ４のドレイン電流特性と有機ＥＬ素子７の電圧−電流特性から決まる動作点電位が駆動用ＴＦＴ３のドレイン電位となる。このことから、駆動用ＴＦＴ３の出力電流を検出する画素検査を行う場合、電流出力時のドレイン電位をこの動作点電位付近に設定して検査することにより、実際の有機ＥＬ素子の駆動状態を想定して検査することが可能である。なお、ここでは、駆動用ＴＦＴ４のソースと接続される電源供給線ＶＤＤの電位レベルをＶｄｄとして示している。この電位Ｖｄｄを基点として左側に行くほど駆動用ＴＦＴ４のドレイン・ソース間電圧およびゲート・ソース間電圧の絶対値が大きくなる。
【００４２】
しかしながら、この電位と書込み時に信号線から印加される電位とは必ずしも一致しないため、同じ信号線により電圧の印加と出力電流の検出を行うと、電圧印加時から電流検出時で信号線に電位差（図３に示される左上がりの矢印）が発生することになる。信号線には、多数の走査線や電源供給線が交差しているため配線間容量に伴う寄生容量はかなり大きくなり、２インチクラスの有機ＥＬ表示装置で数ｐＦ程度にまで達することになる。
【００４３】
一方、有機ＥＬ素子を駆動する電流値は有機ＥＬ素子の発光効率や要求される表示輝度にも依存するが、同サイズのもので一般的に、１ｕＡ以下の微小な電流となる。例えば信号線の寄生容量を５ｐＦ、上記の信号線に生じる電位差を２Ｖとすると、電流出力時に信号線の電位が整定するまでに要する時間を単純に試算すると、２０μｓ程度となる。
【００４４】
この場合、外部の電流検出器により検出を開始するまでに、２０μｓ程度の待ち時間を考慮して検出を開始しないと、正確な電流が計測できないことを意味しており、全画素回路を逐次測定する場合には画素回路数分（例えばＱｕａｒｔｅｒ  ＶＧＡ（３２０×２４０ピクセル）クラスのものでも２３万回路）の積算となり、行単位に並列測定できたとしても行数分の積算となり、無視できないレベルとなってくる。
【００４５】
検出器の応答時間なども考慮した時間が１回の検出に要する時間となるが、上記の待ち時間を短縮することは、画素回路の検査の所要時間を短縮する上で極めて重要である。
【００４６】
図４は、本発明の実施の形態１に従う電流検出器２７の構成を説明する図である。
図４（ａ）を参照して、本発明の実施の形態１に従う電流検出器２７は、入出力端子２０ａ，２０ｂと、電源端子２６と、出力端子２５と、スイッチ２１ａ，２２ｂと、オペアンプ２２と、検出抵抗２４と、基準電圧Ｖｒｅｆを供給する電源２３とを備える。
【００４７】
入出力端子２０ａは、ＴＦＴアレイ基板１４の奇数列の信号線と電気的に接続され、入出力端子２０ｂは、ＴＦＴアレイ基板１４の偶数列の信号線と電気的に接続される。スイッチ２１ａは、選択信号ＴＳの入力に応答して入出力端子２０ａとノードＮａ０およびＮｂ０のいずれか一方とを電気的に結合する。スイッチ２１ｂは、選択信号ＴＳの入力に応答して入出力端子２０ｂとノードＮａ１およびＮｂ１のいずれか一方とを電気的に結合する。
【００４８】
例えば、奇数列の画素回路を検査する場合、選択信号ＴＳが「Ｈ」レベルである場合には、スイッチ２１ａにおいては、ノードＮａ０を介して電源端子２６と入出力端子２０ａとを結合する。これにより、電圧源２８から電源端子２６へ供給された所定電圧Ｖｓが、スイッチ２１ａ、入出力端子２０ａを経由して奇数列の信号線へ入力される。
【００４９】
スイッチ２１ｂにおいては、ノードＮａ１を介して入出力端子２０ｂとオペアンプ２２の反転入力ノードとが結合され、オペアンプ２２を用いて偶数列の信号線から出力される駆動用ＴＦＴの出力電流を計測する。ここで、オペアンプ２２は、その反転入力ノードと出力ノードとの間に検出抵抗２４を接続して電流検出器を構成する。
【００５０】
一方、偶数列の画素回路を検査する場合、選択信号ＴＳが「Ｌ」レベルである場合には、スイッチ２１ｂにおいては、ノードＮｂ１を介して電源端子２６と入出力端子２０ｂとを結合する。これにより、電圧源２８から電源端子２６へ供給された所定電圧Ｖｓが、スイッチ２１ｂ、入出力端子２０ｂを経由して偶数列の信号線へ入力される。
【００５１】
スイッチ２１ａにおいては、ノードＮｂ０を介して入出力端子２０ａとオペアンプ２２の反転入力ノードとが結合され、オペアンプ２２を用いて奇数列の信号線から出力される駆動用ＴＦＴの出力電流を計測する。
【００５２】
検出電流は、Ｉ＝（Ｖｒｅｆ−Ｖｏｕｔ）／Ｒにより求められる。ここで、Ｖｒｅｆは、オペアンプの非反転入力ノードに印加する基準電圧、Ｖｏｕｔは、オペアンプの出力電圧、Ｒは、検出抵抗２４の抵抗値とする。
【００５３】
この回路では、反転入力ノードと非反転入力ノードとが仮想短絡となり、基準電圧Ｖｒｅｆが反転入力ノードにも現れ、非反転入力ノードからみた入力インピーダンスは、Ｒｉｎ＝Ｒ／ＧＡとなり、極めて小さい値となる。なお、ここで、ＧＡは、オペアンプ２２の開ループゲインとする。すなわち、非反転入力ノードまでの配線抵抗を小さくすれば、駆動用ＴＦＴ４からの駆動電流が出力される経路となる信号線の電位を基準電圧Ｖｒｅｆに固定することができる。
【００５４】
これにより、上記の電流検出器を用いることで、駆動電流が流れる検出側の信号線電位の変動が生じない構成とすることができ、電流検出を開始するまでの待ち時間を短縮することが可能となる。
【００５５】
なお、ここで、基準電圧Ｖｒｅｆは、有機ＥＬ素子の電気的特性が予め判っている場合には、図３において説明した画素回路の駆動用ＴＦＴ４により電流供給がなされるときの動作点付近の電圧すなわち画素電極の電位近傍に設定するのが望ましい。これは、駆動用ＴＦＴ４のチャネル長変調やキンク効果の影響により、動作点が移動すると出力される電流も変化するためであり、実際の有機ＥＬ素子を駆動する条件を想定して駆動用ＴＦＴ４の出力電流をより正確に測定するためである。
【００５６】
図４（ｂ）は、ＴＦＴアレイ基板１４と、電流検出器２７との接続関係を説明する図である。
【００５７】
図４（ｂ）を参照して、ここでは、ＴＦＴアレイ基板１４において、電圧供給線ＶＤＤ、カソード配線ＣＡＴＨ、信号線Ｄ１〜Ｄ２ｍ＋１とそれぞれ接続される複数の端子が示されており、それぞれ端子ＴＶＤＤ，ＴＣＡＴＨ，ＴＤ１〜ＴＤ２ｍ＋１が示されている。そして、信号線Ｄ１〜Ｄ２ｍ＋１にそれぞれ対応する端子ＴＤ１〜ＴＤ２ｍ＋１と駆動用ＴＦＴ４の駆動電流を測定する電流検出器２７が設けられる。具体的には、奇数列および偶数列の信号線にそれぞれ対応する２つずつの端子毎に対応して電流検出器２７が設けられ、プローバ（図示せず）により対応する奇数列および偶数列に対応する端子と入出力端子２０ａと２０ｂとが接続される。同様にして、奇数列および偶数列の信号線Ｄ３，Ｄ４とそれぞれ接続される端子ＴＤ３，ＴＤ４に対応して電流検出器２７が設けられる。また、信号線Ｄ２ｍ−３，Ｄ２ｍ−２とそれぞれ接続される端子ＴＤ２ｍ−３，ＴＤ２ｍ−２に対応して電流検出器２７が設けられる。また、信号線Ｄ２ｍ−１，Ｄ２ｍとそれぞれ接続される端子ＴＤ２ｍ−１，ＴＤ２ｍに対応して電流検出器２７が設けられる。また、信号線Ｄ２ｍ＋１と接続される端子ＴＤ２ｍ＋１に対応して電流検出器２７が設けられ、この場合には、端子ＴＤ２ｍ＋１は、入出力端子２０ａと接続され、入出力端子２０ｂはオープン状態とされる。
【００５８】
後述するが、例えば、奇数列の画素回路を検査する場合、選択信号ＴＳが「Ｈ」レベルである場合には、上述したように電圧源２８から電源端子２６へ供給された所定電圧Ｖｓが入出力端子２０ａを経由して奇数列の信号線へ入力される。具体的には、例えば電流検出器２７の入出力端子２０ａから端子ＴＤ１に入力され、偶数列の信号線に対応する端子ＴＤ２から入出力端子２０ｂに対して駆動用ＴＦＴの出力電流が流れて電流検出器２７において電流が計測される。同様にして端子ＴＤ３，・・・，ＴＤ２ｍ−３，ＴＤ２ｍ−１，ＴＤ２ｍ＋１に所定電圧Ｖｓが入力され、端子ＴＤ４，・・・，ＴＤ２ｍ−２，ＴＤ２ｍから入出力端子２０ｂに対して駆動用ＴＦＴの出力電流が流れて電流検出器２７において電流が計測される。なお、端子ＴＤ２ｍ＋１と接続された電流検出器２７の入出力端子２０ｂは、オープン状態であるため電流は計測されない。
【００５９】
一方、偶数列の画素回路を検査する場合、選択信号ＴＳが「Ｌ」レベルである場合には、上述したように電圧源２８から電源端子２６へ供給された所定電圧Ｖｓが入出力端子２０ｂを経由して偶数列の信号線へ入力される。具体的には、例えば電流検出器２７の入出力端子２０ｂから端子ＴＤ２に入力される。この場合、後述するが偶数列の信号線に対応する端子ＴＤ３から入出力端子２０ａに対して駆動用ＴＦＴの出力電流が流れて電流検出器２７において電流が計測される。すなわち、隣接する電流検出器２７を用いて電流が計測される。
【００６０】
同様にして端子ＴＤ４，・・・，ＴＤ２ｍ−２，ＴＤ２ｍに所定電圧Ｖｓが入力され、端子ＴＤ５（図示せず），・・・，ＴＤ２ｍ−１，ＴＤ２ｍ＋１から入出力端子２０ａに対して駆動用ＴＦＴの出力電流が流れて隣接する電流検出器２７において電流が計測される。この場合、端子ＴＤ１と接続される電流検出器２７において電流は計測されない。
【００６１】
図５は、本発明の実施の形態１に従う画素回路の検査方式について説明する図である。
図５（ａ）は、奇数列の画素回路に対して検査を実行する場合（奇数列画素の検査）を説明する図である。
【００６２】
奇数列画素の検査においては、上述したように奇数列の信号線には信号電圧を印加し、奇数列の画素回路の駆動用ＴＦＴから出力される電流を隣接する偶数列（本実施の形態では右隣の偶数列として説明する。）の信号線を経由して検出する。
【００６３】
具体的には、選択信号ＴＳ（「Ｈ」レベル）に従って、電圧源２８から電源端子２６へ供給された所定電圧Ｖｓが入出力端子２０ａを経由して奇数列の信号線Ｄ１，Ｄ３，・・・へ入力される。そして、偶数列の信号線線Ｄ２，Ｄ４，・・・，Ｄ２ｍを介して入出力端子２０ｂに駆動用ＴＦＴの出力電流が流れて電流検出器２７において電流が計測される。
【００６４】
さて、１行目の画素回路１においては、例えば時刻Ｔ１において、１行目の画素回路を走査する走査線Ｇ１が活性化状態となると、画像信号が奇数列の画素回路に画像信号を供給するための信号線Ｄ１，Ｄ３，・・・，Ｄ２ｍ-１から１行目の画素回路の駆動用ＴＦＴ４のゲートに印加される。なお、右端の信号線Ｄ２ｍ＋１は、右端列の画素回路からの検出電流の読出し経路として用いられるのみであるため、画像信号の印加を行わないようにすることも可能である。
【００６５】
このように、信号書込みの画素アドレスとしては、１行目の画素アドレスＰ（１．１）、Ｐ（１．３）、・・・、Ｐ（１．２ｍ−１）として示される。ここでは、簡略して画素アドレスＰ（１．２ｘ−１）と表記されている。
【００６６】
時刻Ｔ２において、次の２行目の画素回路１を走査すべく走査線Ｇ１が非活性レベルとなり走査線Ｇ２が活性化レベルとなると、１行目の画素アドレスＰ（１．２ｘ−１）に対応する画素回路の選択用ＴＦＴ２が非導通となるが保持用キャパシタ３の保持電圧が駆動用ＴＦＴ４のゲートに印加され続ける。
【００６７】
このとき、次行の走査線Ｇ２の活性化により１行目の画素アドレスＰ（１．２ｘ−１）に対応する画素回路の検査用ＴＦＴ６が導通状態となり、駆動用ＴＦＴ４からの出力電流が隣接する偶数列の信号線へ出力される。
【００６８】
このときの電流検出器２７の出力は同図に示すようになり、時刻Ｔ３から検出電流経路の配線容量に充電された電荷が放電するなどして、過渡電流が流れたのち、出力はあるレベルに整定する。このような過渡状態を経過後、図中矢印にて示すような所定のタイミングで電流検出器２７の出力をサンプリングしたのち、必要に応じてＡ／Ｄ変換処理を行ってデジタル信号に変換した後、パーソナル・コンピュータなどのコントローラに検出結果として送出する。ここでは、１行目の画素アドレスＰ（１．２ｘ−１）に対応する画素回路の検出結果が出力される場合が示されている。具体的には、１行目の画素アドレスＰ（１．１）、Ｐ（１．３）、・・・、Ｐ（１．２ｍ-１）に対応する画素回路である。
【００６９】
このとき、外乱ノイズの影響を除去するために、サンプリング点を複数として平均化処理を行うことも可能である。
【００７０】
そして、また、時刻Ｔ２において、２行目の画素回路１おいては、２行目の走査線Ｇ２が活性化すると画像信号が信号線Ｄ１，Ｄ３，・・・，Ｄ２ｍ−１から２行目の画素回路の駆動用ＴＦＴ４のゲートに印加される。つまり、信号書込みの画素アドレスは２行目の画素アドレスＰ（２．１）、Ｐ（２．３）、・・・、Ｐ（２．２ｍ−１）として示される。ここでは、簡略して画素アドレス（２．２ｘ−１）と表記されている。
【００７１】
そして、上記と同様の動作を順次走査線を活性化レベルとして走査しながら、奇数列の先頭の１行目から最終のｎ行目までの検査を行い、奇数列の画素回路検査が終了する。
【００７２】
なお、順次走査線の活性化レベルは操作に従って変化するが、電流検出器２７のスイッチ２１ａ，２１ｂは、選択信号ＴＳ（「Ｈ」レベル）に従って、ノードＮａ０と入出力端子２０ａとを電気的に結合し、ノードＮａ１と入出力端子２０ｂとを電気的に結合した状態を維持し続ける。
【００７３】
図５（ｂ）は、偶数列の画素回路に対して検査を実行する場合（偶数列画素の検査）を説明する図である。
【００７４】
偶数列画素の検査においては、上述したように偶数列の信号線には信号電圧を印加し、偶数列の画素回路の駆動用ＴＦＴから出力される電流を隣接する奇数列（本実施の形態では右隣の奇数列として説明する。）の信号線を経由して検出する。
【００７５】
具体的には、選択信号ＴＳ（「Ｌ」レベル）に従って、電圧源２８から電源端子２６へ供給された所定電圧Ｖｓが入出力端子２０ｂを経由して偶数列の信号線Ｄ２，Ｄ４，・・・へ入力される。そして、奇数列の信号線線Ｄ３，Ｄ５，・・・，Ｄ２ｍ＋１を介して入出力端子２０ａに駆動用ＴＦＴの出力電流が流れて電流検出器２７において電流が計測される。なお、左端の奇数列の信号線Ｄ１は、奇数列の画素回路に対する検査の際の画像信号の印加経路として用いられるため、偶数列画素の検査の際には、用いられない。すなわち出力電流は流れない。
【００７６】
さて、１行目の画素回路１においては、例えば時刻Ｔ１ａにおいて、１行目の画素回路を走査する走査線Ｇ１が活性化状態となると、画像信号が偶数列の画素回路に画像信号を供給するための信号線Ｄ２，Ｄ４，・・・，Ｄ２ｍから１行目の画素回路の駆動用ＴＦＴ４のゲートに印加される。このように、信号書込みの画素アドレスとしては、簡略して１行目の画素アドレスＰ（１．２ｘ）と表記されている。
【００７７】
時刻Ｔ２ａにおいて、次の２行目の画素回路１を走査すべく走査線Ｇ１が非活性レベルとなり走査線Ｇ２が活性化レベルとなると、１行目の画素アドレスＰ（１．２ｘ）に対応する画素回路の選択用ＴＦＴ２が非導通となるが保持用キャパシタ３の保持電圧が駆動用ＴＦＴ４のゲートに印加され続ける。
【００７８】
このとき、次行の走査線Ｇ２の活性化により１行目の画素アドレスＰ（１．２ｘ）に対応する画素回路の検査用ＴＦＴ６が導通状態となり、駆動用ＴＦＴ４からの出力電流が隣接する奇数列の信号線へ出力される。
【００７９】
このときの電流検出器２７の出力は同図に示すようになり、時刻Ｔ３ａから検出電流経路の配線容量に充電された電荷が放電するなどして、過渡電流が流れたのち、出力はあるレベルに整定する。このような過渡状態を経過後、図中矢印にて示すような所定のタイミングで電流検出器２７の出力をサンプリングしたのち、必要に応じてＡ／Ｄ変換処理を行ってデジタル信号に変換した後、パーソナル・コンピュータなどのコントローラに検出結果として送出する。ここでは、１行目の画素アドレスＰ（１．２ｘ）に対応する画素回路の検出結果が出力される場合が示されている。具体的には、１行目の画素アドレスＰ（１．２）、Ｐ（１．４）、・・・、Ｐ（１．２ｍ）に対応する画素回路である。
【００８０】
そして、上述したように奇数列の画素回路検査と同様に、順次走査線を活性化レベルとして走査しながら、偶数列の先頭の１行目から最終のｎ行目までの検査を行い、偶数列の画素回路検査が終了する。
【００８１】
そして、コントローラにて、検出電流の検出結果について、所定の閾値レベル以上か否かを判定して、所定の閾値レベル未満であれば画素回路欠陥として判定する。また、全画素回路の電流値のバラツキを算出・判定することにより、より詳細な画素回路の判定を行うことも可能である。さらに、画素回路へ書き込む信号レベルを複数レベルとして検査を行うことも可能である。具体的には、電流検出器の基準電圧を設定することにより検出側の信号線電位を複数レベルとして、画素回路を構成する駆動用ＴＦＴの特性をより詳細に検査し確認することも可能である。
【００８２】
本発明の実施の形態１に従う検査方式は、順次走査線の活性化レベルは操作に従って変化するが、電流検出器２７のスイッチ２１ａ，２１ｂは、選択信号ＴＳ（「Ｌ」レベル）に従って、ノードＮａ１と入出力端子２０ａとを電気的に結合し、ノードＮａ０と入出力端子２０ｂとを電気的に結合した状態を維持し続ける。
【００８３】
すなわち、当該構成においては、偶数列画素の検査および奇数列画素の検査の各々において、画素回路への書込に使用する信号線と、駆動用ＴＦＴからの出力電流を検出する経路として使用する信号線とが分離されており、信号線の電位変動が生じない方式となっている。したがって、検出側の信号線電位が固定されるため電位の変動により検出電流の整定時間が長くなることを防止して、検査時間のロスを抑制することが可能である。また、画素回路へ信号を供給する信号線と画素回路からの出力電流を検出する信号線と頻繁に切り替えることなく検査することが可能であり、切り替えに伴う検査時間のロスを防ぐことができる。
【００８４】
次に、上記のＴＦＴアレイ基板を用いた表示装置としての有機ＥＬ表示パネルを用いた構成について説明する。
【００８５】
図６は、有機ＥＬ表示パネルの構成を説明する図である。
上述したＥＬ成膜工程前のＴＦＴアレイ基板の状態での画素回路検査にて良品と判定され、有機ＥＬ成膜工程等を経て有機ＥＬ表示パネル３０の形態となっているものとする。
【００８６】
表示装置を説明する前に、まずＴＦＴアレイ基板を用いた有機ＥＬ表示パネル３０について説明する。ここでは、ＥＬ素子の発光をＴＦＴアレイ基板とは反対側に取り出して表示するトップエミッション構造として説明する。
【００８７】
図７は、有機ＥＬ表示パネル３０の画素部及び端子付近の断面構造図である。
図７を参照して、ガラス等の絶縁基板５０上に下地膜５１が形成されており、その上にアイランド化された半導体層５２が形成されている。半導体層５２の上にはゲート絶縁膜５３を挟んでゲート電極５４が形成されている。半導体層５２のソース側にはゲート絶縁膜５３や層間絶縁膜５７を貫通するコンタクトホール５５ａが形成され、ソース電極５６ａと接続されている。なお、半導体層５２を用いて形成されたトランジスタは、図１の構成の駆動用ＴＦＴ４に対応するものである。あるいは、後述する図１２で説明する電流プログラム方式の画素回路の場合には、画素電極接続用ＴＦＴ１１４に対応するものである。
【００８８】
一方、半導体層５２のドレイン側にも同様のコンタクトホール５５ｂが形成され、ドレイン電極５６ｂと接続されている。ドレイン電極５６ｂと同層にあるソース電極５６ａは保護膜５９やさらに上層の平坦化膜６０を貫通するコンタクトホール５８にて平坦化膜６０上層の画素電極６１と接続される。保護膜５９の上には表面を平坦化するための平坦化膜６０が形成されており、その上層に画素電極等が形成される。画素電極６１の周縁には画素分離膜６２が形成されており、画素分離膜６２を形成後に有機ＥＬ層６３が成膜されている。さらに有機ＥＬ層６３の上にはＩＴＯ等の透明電極６４が形成され、画素エリア周辺にてカソード配線６５と接続がとられる。カソード配線６５はソース電極５６ａやドレイン電極５６ｂと同層にて形成しても良いが、さらにその上層に画素電極６１と同層の金属材料を成膜することも可能である。
【００８９】
このカソード配線６５は、図２で説明した画素回路領域１２の周囲に設けられたカソード配線領域１３に設けられるものである。ＴＦＴアレイ基板側の封止部７０は、保護膜５７が最上層に形成されており、透明なカバーガラス６７の周囲は紫外線硬化樹脂などの封止材６８にてＴＦＴアレイ基板と封止されている。
【００９０】
再び、図６を参照して、有機ＥＬ表示パネル３０を構成するＴＦＴアレイ基板の上辺側端子１０と接続されるように信号線ドライバＩＣ３１（水平ドライバ）が搭載されたＴＣＰ３６が実装されている。信号線ドライバＩＣ３１は、シフトレジスタ回路３２、ラッチ回路３３、Ｄ／Ａ変換回路３４、バッファ回路３５を含む。
【００９１】
また、ＴＦＴアレイ基板３０の左辺側端子１１と接続されるように、走査線ドライバＩＣ３７（垂直ドライバ）が搭載されたＴＣＰ３８が実装されている。
【００９２】
次に、表示装置の動作について説明する。
図８は、図６に示される表示装置の動作を説明する図である。
【００９３】
図８を参照して、走査線ドライバＩＣ３７に内蔵されたシフトレジスタ回路（図示せず）にはスタートパルスＳＰＶ及びシフトクロックＣＬＫＶが入力され、順次シフトパルスを発生する。これらの信号に基づいて、走査線を介して画素回路を順次走査する走査信号が生成される。ここでは、時刻Ｔ１０において、スタートパルスＳＰＶの入力に従って所定周期のシフトクロックＣＬＫＶが供給される場合が示されている。
【００９４】
また、信号線ドライバＩＣに内蔵のシフトレジスタ回路３２にも同様にスタートパルスＳＰＨ及びシフトクロックＣＬＫＨが入力され、順次シフトパルスを発生する。このシフトパルスに基づいて、入力されるデジタル画像信号Ｒ［５：０］、Ｇ［５：０］、Ｂ［５：０］がラッチ回路３３にてラッチされる。（ここでは、デジタル画像信号は０〜５番目までの各色６ビットの信号として示している。）
そして、ラッチ回路３３にてラッチされた１行の表示に対応する信号に線順次化されたデジタル画像信号は、Ｄ／Ａ変換回路３４にてアナログ信号に変換され、バッファ回路３５を介して各列の信号線Ｄ１，Ｄ２，・・・，Ｄ２ｍ-１，Ｄ２ｍに供給される。ここでは、時刻Ｔ１０に第１行目の走査線Ｇ１が活性化されて第１行目の画素回路に対して書込みが実行され、時刻Ｔ１１に第２行目の走査線Ｇ２が活性化されて第２行目の画素回路に対して書込みが実行される。以下、同様にして、昇順的に順次上述したように走査線が活性化されて書込みが実行される。
【００９５】
このとき前述したように、各画素回路１においては、対応する信号線からの電圧信号に応じて駆動用ＴＦＴから駆動電流が出力される。ここで、画素電極に電気的に接続された検査用ＴＦＴのゲートを次ラインの走査線に接続した構成としているので、当該走査線が活性化されて、書込みが終了した後、次のラインの走査線が活性化して対応する画素回路への書込みを実行する際に、前のラインの検査用ＴＦＴが導通することになる。このため駆動用ＴＦＴからの駆動電流は隣接する信号線を介して、有機ＥＬ素子よりも出力インピーダンスの低いバッファ回路へと分流することになる。そのため書込みが完了した後、次ラインの書込み期間は有機ＥＬ発光素子への電流が低下する。例えば時刻Ｔ１０に第１行目の走査線Ｇ１を活性化させて第１行目の画素回路に対して書込みを実行した後、時刻Ｔ１１に第２行目の走査線Ｇ２を活性化させた場合、第１行目の画素回路の検査用ＴＦＴが導通することになるので、時刻Ｔ１１から第１行目の画素回路の有機ＥＬ発光素子に対して流れる電流が低下することになる。
【００９６】
しかしながら、次ラインの走査が終了後、さらに次の次次ラインの走査に移ると、次ライン走査線は非活性となり、検査用ＴＦＴは非導通となるので、隣接信号線への分流経路は遮断される。具体的には、例えば時刻Ｔ１１に第２行目の走査線Ｇ２を活性化させた後、時刻Ｔ１２に第３行目の走査線Ｇ３を活性化させた場合、第２行目の走査線Ｇ２は被活性化状態に設定される。したがって、時刻Ｔ１２において、第１行目の画素回路の検査用ＴＦＴは非導通状態に設定され、駆動用ＴＦＴの出力電流は再び有機ＥＬ発光素子に対して流れ、所定の発光強度にて発光し、所望の画面表示が行われる。
【００９７】
したがって、書込みが終了してから次ライン走査期間中、有機ＥＬ発光素子への電流が低下するため発光強度が低下するが、フレーム期間に比べ極めて短期間であり、電流が低下することによる画面表示への影響は殆どないものと考えられる。
【００９８】
（実施の形態２）
本発明の実施の形態２に従う構成においては、水平ドライバ回路及び走査線ドライバ回路をＴＦＴアレイ基板に内蔵する形態について説明する。
【００９９】
図９は本発明の実施の形態２に従うＴＦＴアレイ基板の構成を説明する図である。
図９を参照して、ＴＦＴアレイ基板８０には例えば低温ポリシリコンＴＦＴを用いて水平ドライバ回路８１及び走査線ドライバ回路８９が構成されており、例えば画素回路領域１２の上辺側に水平ドライバ回路８１を、左辺側に走査線ドライバ回路８９が配置される。
【０１００】
水平ドライバ回路８１は、実施の形態１における有機ＥＬ表示パネルの構成として説明したのと同様に、シフトレジスタ回路８２、ラッチ回路８３、Ｄ／Ａ変換回路８４、バッファ回路８５とで構成されている。
【０１０１】
また、水平ドライバ回路８１と画素回路領域１２との間には、水平ドライバ回路８１の出力信号の各信号線への供給を制御する出力制御回路８６が設けられる。
【０１０２】
出力制御回路８６は、一端が水平ドライバ回路８１の出力端と接続され、他端が画素回路領域１２に設けられる奇数列及び偶数列の信号線にそれぞれ接続されたスイッチ回路８７及び８８を含む。本例においては、一例として奇数列の信号線Ｄ１，Ｄ３，・・・Ｄ２ｍ−１の信号線に対応してスイッチ回路８７が設けられ、偶数列の信号線Ｄ２，Ｄ４，・・・，Ｄ２ｍの信号線に対応してスイッチ回路８８が設けられて、水平ドライバ回路８１から画素回路領域１２への出力信号の供給が制御される。
【０１０３】
奇数列の信号線に接続されたスイッチ回路８７は、出力イネーブル信号ＯＥoが活性化したときに導通し、また偶数列の信号線に接続されたスイッチ回路８８は出力イネーブル信号ＯＥeが活性化したときに導通する。ここで、右端の信号線Ｄ２ｍ+１は、実施の形態１の構成で説明したように検査時において、右端列の画素回路１からの読出電流を検出する経路を構成するのみで、信号の印加には使用されないため、スイッチ回路８７を接続する必要は無いためここでは、記載されていないがレイアウトパターンの均一性を確保する観点から設けることも可能である。
【０１０４】
ＴＦＴアレイ基板８０の端部である画素回路領域１２の上辺側には信号入力用端子９０が配置され、水平ドライバ回路８１及び走査線ドライバ回路８９を制御する制御信号やデジタル画像信号Ｒ［５：０］，Ｇ［５：０］，Ｂ［５：０］、出力制御回路８６を制御する出力イネーブル信号ＯＥo、ＯＥeを供給する配線、及び各画素回路１に接続された電源供給線ＶＤＤやカソード配線ＣＡＴＨは信号入力用端子９０と接続されて外部から信号および電圧の供給が実行されるものとする。
【０１０５】
また、ＴＦＴアレイ基板８０の端部である画素回路領域１２の下辺側には検査用回路９１が内蔵されるとともに複数の検査用端子９４が配置されている。検査用端子９４は、ＴＦＴアレイ基板８０の端部において検査用回路９１と接続され、検査用回路９１を制御するとともに、検査用回路９１を介して流れる電流を外部に供給する。
【０１０６】
具体的に説明すると、検査用回路９１は、偶数列の信号線である信号線Ｄ２，Ｄ４，・・・，Ｄ２ｍに一端が接続され、他端が検査用端子９４に接続されたスイッチ回路９２と、奇数列の信号線Ｄ３，Ｄ５，・・・，Ｄ２ｍ＋１に一端が接続され、他端が検査用端子９４に接続されたスイッチ回路９３とを含む。
【０１０７】
スイッチ回路９２は、検査用端子９４を介して外部から入力されるセレクト信号ＳＥＬoに応答して導通し、スイッチ回路９３は、検査用端子９４を介して外部から入力されるセレクト信号ＳＥＬeに応答して導通する。例えば、セレクト信号ＳＥＬo，ＳＥＬeが「Ｈ」レベルに設定された場合に、スイッチ回路９２，９３が導通し、「Ｌ」レベルに設定された場合にスイッチ回路９２，９３が非導通状態に設定されるものとする。
【０１０８】
図１０は、ＴＦＴアレイ基板８０の検査用端子９４と接続される電流検出器１００の構成を説明する図である。
【０１０９】
図１０を参照して、本発明の実施の形態２に従う電流検出器１００は、電流検出器２７と比較して、スイッチ２１ａ，２２ｂと、入出力端子２０ａ，２０ｂと、電源端子２６とが削除され、新たに入力端子１０１が設けられた構成である。
【０１１０】
具体的には、電流検出器１００は、入力端子１０１と、出力端子２５と、オペアンプ２２と、検出抵抗２４と、基準電圧Ｖｒｅｆを供給する電源２３とを備える。
【０１１１】
入力端子１０１は、検査用端子９４と接続されてスイッチ９２，９３のいずれか一方を介して奇数列あるいは偶数列に対応する信号線に流れる電流の供給を受ける。
【０１１２】
例えば、入力端子１０１は、上述したようにセレクト信号ＳＥＬoが「Ｈ」レベルに設定された場合には、スイッチ９２が導通して、奇数列に対応する信号線からの電流の供給を受ける。一方、セレクト信号ＳＥＬeが「Ｈ」レベルに設定された場合には、スイッチ９３が導通して、偶数列に対応する信号線からの電流の供給を受ける。
【０１１３】
そして、図４で説明したのと同様に上述したようにオペアンプ２２を用いて偶数列あるいは奇数列の信号線からの出力電流が計測される。ここで、オペアンプ２２は、その反転入力ノードと出力ノードとの間に検出抵抗２４を接続して電流検出器を構成する。
【０１１４】
次に、ＴＦＴアレイ基板状態での検査における動作を説明する。
図１１は、本発明の実施の形態２に従う画素回路の検査方式について説明する図である。
【０１１５】
図１１（ａ）は、奇数列の画素回路に対して検査を実行する場合（奇数列画素の検査）を説明する図である。
【０１１６】
奇数列画素の検査においては、上述したように奇数列の信号線には信号電圧を印加し、奇数列の画素回路の駆動用ＴＦＴから出力される電流を隣接する偶数列（本実施の形態では右隣の偶数列として説明する。）の信号線を経由して検出する。
【０１１７】
具体的には、上述したように水平ドライバ回路８１を構成するシフトレジスタ回路８２にスタートパルスＳＰＨ及びシフトクロックＣＬＫＨが入力され、順次シフトパルスが上述したように生成される。このシフトパルスに基づいて、入力されるデジタル画像信号Ｒ［５：０］，Ｇ［５：０］，Ｂ［５：０］がラッチ回路８３にてラッチされる。（ここでは、デジタル画像信号は各色６ビットの信号として示している。）
そして、ラッチ回路８３において、ラッチされ、１行の表示に対応する信号に線順次化されたデジタル画像信号がＤ／Ａ変換回路８４にてアナログ信号に変換され、バッファ回路８５を介して水平ドライバ回路８１から出力される。
【０１１８】
また、上述したように走査線ドライバ回路８９に内蔵されたシフトレジスタ回路（図示せず）にはスタートパルスＳＰＶ及びシフトクロックＣＬＫＶが入力され、順次シフトパルスを発生し、これらをもとに、走査線を介して画素回路を順次走査する走査信号を生成する。
【０１１９】
そして、本発明の実施の形態２に従う構成においては、奇数列の画素回路を検査する場合、出力イネーブル信号ＯＥoが活性化状態となり、また出力イネーブル信号ＯＥeは非活性状態となる。これに応答して、スイッチ回路８７が導通し、スイッチ回路８８は非導通状態となる。それゆえ、奇数列の信号線Ｄ１，Ｄ３，・・・，Ｄ２ｍ-１には水平ドライバ回路８１から出力される所定の電圧が印加される。また、偶数列の信号線Ｄ２，Ｄ４，・・・，Ｄ２ｍはスイッチ８８を介して水平ドライバ回路８１から切り離されている。
【０１２０】
一方、セレクト信号ＳＥＬeは、活性化状態となり、検査用回路９１のスイッチ回路９３が導通状態となり偶数列Ｄ２，Ｄ４，・・・，Ｄ２ｍが検査用端子９４を介して上述した電流検出器１００とそれぞれ電気的に接続された状態となる。また、セレクト信号ＳＥＬoは非活性状態であり、奇数列の信号線Ｄ１，Ｄ３，・・・，Ｄ２ｍ+１は検査用端子９４と切り離されている。本例においては、時刻Ｔ０ｂに出力イネーブル信号ＯＥoおよびセレクト信号ＳＥＬeが活性化状態とされ、出力イネーブル信号ＯＥeおよびセレクト信号ＳＥＬoが非活性化状態とされた場合が示されている。
【０１２１】
さて、１行目の画素回路１においては、例えば時刻Ｔ１ｂにおいて、１行目の画素回路を走査する走査線Ｇ１が活性化状態となると、画像信号が奇数列の画素回路に画像信号を供給するための信号線Ｄ１，Ｄ３，・・・，Ｄ２ｍ-１から１行目の画素回路の駆動用ＴＦＴ４のゲートに印加される。なお、右端の信号線Ｄ２ｍ＋１は、右端列の画素回路からの検出電流の読出し経路として用いられるのみであるため、画像信号の印加は行われない構成となっている。
【０１２２】
このように、信号書込みの画素アドレスとしては、１行目の画素アドレスＰ（１．１）、Ｐ（１．３）、・・・、Ｐ（１．２ｍ−１）として示される。ここでは、簡略して画素アドレスＰ（１．２ｘ−１）と表記されている。
【０１２３】
時刻Ｔ２ｂにおいて、次の２行目の画素回路１を走査すべく走査線Ｇ１が非活性レベルとなり走査線Ｇ２が活性化レベルとなると、１行目の画素アドレスＰ（１．２ｘ−１）に対応する画素回路の選択用ＴＦＴ２が非導通となるが保持用キャパシタ３の保持電圧が駆動用ＴＦＴ４のゲートに印加され続ける。
【０１２４】
このとき、次行の走査線Ｇ２の活性化により１行目の画素アドレスＰ（１．２ｘ−１）に対応する画素回路の検査用ＴＦＴ６が導通状態となり、駆動用ＴＦＴ４からの出力電流が隣接する偶数列の信号線へ出力される。
【０１２５】
このときの電流検出器１００の出力は同図に示すようになり、時刻Ｔ３ｂから検出電流経路の配線容量に充電された電荷が放電するなどして、過渡電流が流れたのち、出力はあるレベルに整定する。このような過渡状態を経過後、図中矢印にて示すような所定のタイミングで電流検出器１００の出力をサンプリングしたのち、必要に応じてＡ／Ｄ変換処理を行ってデジタル信号に変換した後、パーソナル・コンピュータなどのコントローラに検出結果として送出する。ここでは、１行目の画素アドレスＰ（１．２ｘ−１）に対応する画素回路の検出結果が出力される場合が示されている。具体的には、１行目の画素アドレスＰ（１．１）、Ｐ（１．３）、・・・、Ｐ（１．２ｍ-１）に対応する画素回路である。
【０１２６】
このとき、外乱ノイズの影響を除去するために、サンプリング点を複数として平均化処理を行うことも可能である。
【０１２７】
そして、また、時刻Ｔ２ｂにおいて、２行目の画素回路１おいては、２行目の走査線Ｇ２が活性化すると画像信号が信号線Ｄ１，Ｄ３，・・・，Ｄ２ｍ−１から２行目の画素回路の駆動用ＴＦＴ４のゲートに印加される。つまり、信号書込みの画素アドレスは２行目の画素アドレスＰ（２．１）、Ｐ（２．３）、・・・、Ｐ（２．２ｍ−１）として示される。ここでは、簡略して画素アドレス（２．２ｘ−１）と表記されている。
【０１２８】
そして、上記と同様の動作を順次走査線を活性化レベルとして走査しながら、奇数列の先頭の１行目から最終のｎ行目までの検査を行い、奇数列の画素回路検査が終了する。
【０１２９】
図１１（ｂ）は、偶数列の画素回路に対して検査を実行する場合（偶数列画素の検査）を説明する図である。
【０１３０】
偶数列画素の検査においては、上述したように偶数列の信号線には信号電圧を印加し、偶数列の画素回路の駆動用ＴＦＴから出力される電流を隣接する奇数列（本実施の形態では右隣の奇数列として説明する。）の信号線を経由して検出する。
【０１３１】
具体的には、上述したように水平ドライバ回路８１を構成するシフトレジスタ回路８２にスタートパルスＳＰＨ及びシフトクロックＣＬＫＨが入力され、順次シフトパルスが上述したように生成される。このシフトパルスに基づいて、入力されるデジタル画像信号Ｒ［５：０］，Ｇ［５：０］，Ｂ［５：０］がラッチ回路８３にてラッチされる。（ここでは、デジタル画像信号は各色６ビットの信号として示している。）
そして、ラッチ回路８３において、ラッチされ、１行の表示に対応する信号に線順次化されたデジタル画像信号がＤ／Ａ変換回路８４にてアナログ信号に変換され、バッファ回路８５を介して水平ドライバ回路８１から出力される。
【０１３２】
また、上述したように走査線ドライバ回路８９に内蔵されたシフトレジスタ回路（図示せず）にはスタートパルスＳＰＶ及びシフトクロックＣＬＫＶが入力され、順次シフトパルスを発生し、これらをもとに、走査線を介して画素回路を順次走査する走査信号を生成する。
【０１３３】
そして、本発明の実施の形態２に従う構成においては、偶数列の画素回路を検査する場合、出力イネーブル信号ＯＥeが非活性化状態となり、また出力イネーブル信号ＯＥoは活性状態となる。これに応答して、スイッチ回路８８が導通し、スイッチ回路８７は非導通状態となる。それゆえ、偶数列の信号線Ｄ２，Ｄ４，・・・，Ｄ２ｍには水平ドライバ回路８１から出力される所定の電圧が印加される。また、奇数列の信号線Ｄ１，Ｄ３，Ｄ５，・・・，Ｄ２ｍ−１はスイッチ８７を介して水平ドライバ回路８１から切り離されている。
【０１３４】
一方、セレクト信号ＳＥＬoは、活性化状態となり、検査用回路９１のスイッチ回路９２が導通状態となり偶数列Ｄ３，Ｄ５，・・・，Ｄ２ｍ＋１が検査用端子９４を介して上述した電流検出器１００とそれぞれ電気的に接続された状態となる。また、セレクト信号ＳＥＬeは非活性状態であり、偶数列の信号線Ｄ２，Ｄ４，・・・，Ｄ２ｍは検査用端子９４と切り離されている。本例においては、時刻Ｔ０ｃに出力イネーブル信号ＯＥeおよびセレクト信号ＳＥＬoが活性化状態とされ、出力イネーブル信号ＯＥoおよびセレクト信号ＳＥＬeが非活性化状態とされた場合が示されている。
【０１３５】
さて、１行目の画素回路１においては、例えば時刻Ｔ１ｃにおいて、１行目の画素回路を走査する走査線Ｇ１が活性化状態となると、画像信号が偶数列の画素回路に画像信号を供給するための信号線Ｄ２，Ｄ４，・・・，Ｄ２ｍから１行目の画素回路の駆動用ＴＦＴ４のゲートに印加される。このように、信号書込みの画素アドレスとしては、簡略して１行目の画素アドレスＰ（１．２ｘ）と表記されている。
【０１３６】
時刻Ｔ２ｃにおいて、次の２行目の画素回路１を走査すべく走査線Ｇ１が非活性レベルとなり走査線Ｇ２が活性化レベルとなると、１行目の画素アドレスＰ（１．２ｘ）に対応する画素回路の選択用ＴＦＴ２が非導通となるが保持用キャパシタ３の保持電圧が駆動用ＴＦＴ４のゲートに印加され続ける。
【０１３７】
このとき、次行の走査線Ｇ２の活性化により１行目の画素アドレスＰ（１．２ｘ）に対応する画素回路の検査用ＴＦＴ６が導通状態となり、駆動用ＴＦＴ４からの出力電流が隣接する奇数列の信号線へ出力される。
【０１３８】
このときの電流検出器１００の出力は同図に示すようになり、時刻Ｔ３ｃから検出電流経路の配線容量に充電された電荷が放電するなどして、過渡電流が流れたのち、出力はあるレベルに整定する。このような過渡状態を経過後、図中矢印にて示すような所定のタイミングで電流検出器１００の出力をサンプリングしたのち、必要に応じてＡ／Ｄ変換処理を行ってデジタル信号に変換した後、パーソナル・コンピュータなどのコントローラに検出結果として送出する。ここでは、１行目の画素アドレスＰ（１．２ｘ）に対応する画素回路の検出結果が出力される場合が示されている。具体的には、１行目の画素アドレスＰ（１．２）、Ｐ（１．４）、・・・、Ｐ（１．２ｍ）に対応する画素回路である。
【０１３９】
そして、上述したように奇数列の画素回路検査と同様に、順次走査線を活性化レベルとして走査しながら、偶数列の先頭の１行目から最終のｎ行目までの検査を行い、偶数列の画素回路検査が終了する。
【０１４０】
そして、実施の形態１で説明したのと同様、コントローラにて、検出電流の検出結果について、所定の閾値レベル以上か否かを判定して、所定の閾値レベル未満であれば画素回路欠陥として判定する。また、全画素回路の電流値のバラツキを算出・判定することにより、より詳細な画素回路の判定を行うことも可能である。さらに、画素回路へ書き込む信号レベルを複数レベルとして検査を行うことも可能である。具体的には、電流検出器の基準電圧を設定することにより検出側の信号線電位を複数レベルとして、画素回路を構成する駆動用ＴＦＴの特性をより詳細に検査し確認することも可能である。
【０１４１】
当該構成のＴＦＴアレイ基板に対して、実施の形態１の図７で説明したようなＥＬ成膜工程等を経た構造にて有機ＥＬ表示パネルとなった場合においても実施の形態１と同様の表示動作により所望の画像表示が行われる。
【０１４２】
なお、実施の形態１および２に従う構成においては、図１７（ａ）に示した２トランジスタ型の画素回路に対して検査用ＴＦＴを用いた構成について説明したが、図１７（ｂ）に示した電圧プログラム型のような電圧書込み型の画素回路についても同様に適用可能である。
【０１４３】
なお、有機ＥＬ成膜工程等を経て有機ＥＬ表示パネルすなわち表示装置となった後、表示領域の下辺封止領域の外側にて切断することが本構成においては可能である。具体的には、図９で示されるようにＫ−Ｋの箇所（二点鎖線で示す）で切断することにより、検査用回路や検査用端子を切り落としてしまうことにより、有機ＥＬ表示パネルである表示装置の最終形態においては不要なこれらを切断することにより額縁領域が広がることを防止し、小型化することが可能である。
【０１４４】
（実施の形態３）
本発明の実施の形態３においては、電流書込型の画素回路について、図１７（ｄ）に示した電流プログラム方式を使用したＴＦＴアレイ基板とその検査方法について説明する。
【０１４５】
図１２は、本発明の実施の形態３に従うＴＦＴアレイ基板の画素回路領域を示す図である。
【０１４６】
図１２を参照して、ここでは、画素回路領域は、行列状に配置された複数の画素回路１１０を含み、一例として、ここでは、ｎ行２ｍ列の行列状に配置された画素回路１１０について説明する。画素回路のアドレスＰ（ｋ．ｌ）は、ｋ行目およびｌ列目の画素回路１１０を指し示すものとする。本例においては、アドレスＰ（１．１）、・・・、Ｐ（１．２ｍ）、・・・、Ｐ（ｎ．２ｍ）が１つずつの画素回路に割り当てられているものとする。
【０１４７】
なお、ここでは、行に沿って設けられた画素回路１１０を画素回路行および列に沿って設けられた画素回路１１０を画素回路列として説明する。
【０１４８】
本発明の実施の形態１に従う画素回路領域は、表示する画像に応じた電圧信号を供給するための複数の信号線Ｄ１〜Ｄ２ｍ＋１と、画素回路１１０を走査するための複数の走査線Ｇ１ａ，Ｇ１ｂ〜Ｇｎａ，Ｇｎｂとを備える。複数の信号線Ｄ１〜Ｄ２ｍ＋１の各々は、列に沿って設けられ、列に沿って設けられた画素回路の両側にそれぞれ対応して設けられ、かつ隣接する２つの列に沿って設けられた画素回路で共有するように設けられる。また、複数の走査線Ｇ１ａ，Ｇ１ｂ〜Ｇｎａ，Ｇｎｂは、行に沿って設けられた画素回路にそれぞれ対応して２本ずつ設けられ、それぞれ対応する画素回路を挟むようにして一方側および他方側に設けられる。また、画素回路行にそれぞれ対応して複数の電源供給線ＶＤＤが設けられる。なお、上述したように信号線Ｄ２ｍ＋１は、検査用の信号線として用いられ、電圧信号は供給されない。なお、走査線Ｇ１ｂ，Ｇ２ｂ，Ｇｎｂは、他の走査線に並行するように配設され、検査用のために駆動される走査線（テスト信号線）であり、通常の表示時には駆動されないものである。
【０１４９】
ここで、アドレスＰ（１．１）の画素回路１１０について具体的構成について説明する。その他の画素回路についても同様である。
【０１５０】
画素回路１１０は、薄膜トランジスタ１１１〜１１７と、保持用キャパシタ１１３とを備える。なお、ここでは、ここでは、発光表示素子として有機ＥＬ素子を用いるものとし、画素回路として、図１７（ｄ）に示した電流プログラム型画素回路に対して、検査用ＴＦＴ１１７が付加された構成となっている。
【０１５１】
なお、一例として薄膜トランジスタ１１１（以下、選択用ＴＦＴ１１１とも称する）および薄膜トランジスタ１１２（以下、ダイオード接続用ＴＦＴ１１２とも称する）は、ＮチャネルＭＯＳトランジスタであり、薄膜トランジスタ１１３（以下、駆動用ＴＦＴ１１３とも称する）および薄膜トランジスタ１１４（以下、画素電極接続用ＴＦＴ１１４とも称する）は、ＰチャネルＭＯＳトランジスタであり、薄膜トランジスタ１１７（以下、検査用ＴＦＴ１１７とも称する）は、ＮチャネルＭＯＳトランジスタとする。
【０１５２】
選択用ＴＦＴ１１１のソースは、対応する信号線Ｄ１と接続され、ゲートは走査線Ｇ１ａと接続される。また、ドレインは駆動用ＴＦＴ１１３および画素電極接続用ＴＦＴ１１４の接続ノードＮｔと接続される。また、ダイオード接続用ＴＦＴ１１２のソースは、接続ノードＮｔと接続され、ドレインが保持用キャパシタ１１５の一端および駆動用ＴＦＴ１１３のゲートと接続され、ゲートが対応する走査線Ｇ１ａと接続される。保持用キャパシタ１１５は、一端が駆動用ＴＦＴ１１３のゲートおよびダイオード接続用ＴＦＴ１１２のドレインと接続される。他端が電源電圧ＶＤＤの供給を受ける電源線と接続される。
【０１５３】
駆動用ＴＦＴ１１３は、ソースが電源電圧ＶＤＤの供給を受ける電源線と接続され、ドレインがノードＮｔと接続され、ゲートがキャパシタ１１５の一端およびダイオード接続用ＴＦＴ１１２のドレインと接続される。画素電極接続用ＴＦＴ１１４は、ソースが接続ノードＮｔと接続され、ドレインが画素電極１１６と接続され、ゲートは走査線Ｇ１ａと接続される。そして、検査用ＴＦＴ１１７は、ドレインが画素電極１１６と接続され、ゲートは走査線Ｇ１ｂと接続され、ソースが隣接する信号線（右隣）と接続される。
【０１５４】
なお、画素電極１１６の上層にはＴＦＴアレイ工程の後工程である有機ＥＬ成膜工程にて有機ＥＬ膜が形成されるが、有機ＥＬ成膜工程前のＴＦＴアレイ基板の状態では少なくとも有機ＥＬ素子７やカソード電極８は存在しないので、図中には点線で示している。
【０１５５】
保持用キャパシタ１１５に保持される保持電圧は、駆動用ＴＦＴ１１３のゲートに印加され、ドレイン側に電流出力経路が形成されたとき、駆動用ＴＦＴ１１３は、保持電圧に応じた駆動電流を供給する。
【０１５６】
本構成においては、この駆動用ＴＦＴ１１３から出力される駆動電流を検査するための電流経路を形成するための検査用ＴＦＴ１１７が設けられ、そのドレインは画素電極１１６と接続され、ソースは隣接する信号線Ｄ２と接続され、ゲートは走査線Ｇ１ｂと接続される。
【０１５７】
なお、ＴＦＴアレイ基板は、実施の形態１の図２で説明した構成と同様である。具体的には、画素回路１を画素回路１１０に置換した構成である。図２の構成においては、走査線Ｇ１〜Ｇｎ＋１にそれぞれ対応して第２の端子群１１が設けられる構成について説明したが、本発明の実施の形態３に従う構成は、Ｇ１ａ，Ｇ１ｂ〜Ｇｎａ，Ｇｎｂにそれぞれ対応して第２の端子群１１が設けられる点が異なる。その他の点については、同様であるのでその詳細な説明は繰り返さない。
【０１５８】
また、実施の形態１の図４で説明した電流検出器を用いることにより画素回路の検査を実行することができる。
【０１５９】
図１３は、本発明の実施の形態３に従う画素回路の検査方式について説明する図である。
【０１６０】
図１３（ａ）は、奇数列の画素回路に対して検査を実行する場合（奇数列画素の検査）を説明する図である。
【０１６１】
奇数列画素の検査においては、上述したように奇数列の信号線には信号電圧を印加し、奇数列の画素回路の駆動用ＴＦＴから出力される電流を隣接する偶数列（本実施の形態では右隣の偶数列として説明する。）の信号線を経由して検出する。
【０１６２】
具体的には、上述したように選択信号ＴＳ（「Ｈ」レベル）に従って、電圧源２８から電源端子２６へ供給された所定電圧Ｖｓが入出力端子２０ａを経由して奇数列の信号線Ｄ１，Ｄ３，・・・へ入力される。そして、偶数列の信号線線Ｄ２，Ｄ４，・・・，Ｄ２ｍを介して入出力端子２０ｂに駆動用ＴＦＴの出力電流が流れて電流検出器２７において電流が計測される。
【０１６３】
さて、１行目の画素回路１１０においては、例えば時刻Ｔ１ｄにおいて、１行目の画素回路を走査する走査線Ｇ１ａが活性化状態となると、ダイオード接続用ＴＦＴ１１２が導通し、駆動用ＴＦＴ１１３のゲート−ドレイン間が接続されてダイオード接続状態となる。また、走査線Ｇ１ａが活性化状態となると、選択用ＴＦＴ１１１が導通するため対応する信号線からダイオード接続状態となった駆動用ＴＦＴ１１３のソース−ドレイン間に電流が流れ、ゲート電圧が保持用キャパシタ１１５に保持される。一方、画素電極接続用ＴＦＴ１１４は非導通状態である。画像信号が奇数列の画素回路に画像信号を供給するための信号線Ｄ１，Ｄ３，・・・，Ｄ２ｍ-１から１行目の画素回路の駆動用ＴＦＴ１１３のゲートに印加される。なお、右端の信号線Ｄ２ｍ＋１は、右端列の画素回路からの検出電流の読出し経路として用いられるのみであるため、画像信号の印加を行わないようにすることも可能である。
【０１６４】
このように、信号書込みの画素アドレスとしては、１行目の画素アドレスＰ（１．１），Ｐ（１．３），・・・、Ｐ（１．２ｍ−１）として示される。ここでは、簡略して画素アドレスＰ（１．２ｘ−１）と表記されている。
【０１６５】
時刻Ｔ２ｄにおいて、１行目の画素回路１１０の検出電流を出力するために走査線Ｇ１ａが非活性レベルとなり走査線Ｇ１ｂが活性化レベルとなる。これに伴い、１行目の画素アドレスＰ（１．２ｘ−１）に対応する画素回路の選択用ＴＦＴ１１１およびダイオード接続用ＴＦＴ１１２が非導通となる。一方、画素電極接続用ＴＦＴ１１４が導通状態となる。このとき書込時において、保持用キャパシタ１１５に保持された保持電圧に応じたゲート電圧で駆動用ＴＦＴ１１３のドレイン電流が流れる。そして、時刻Ｔ２ｄにおいて、１行目の画素回路を操作する走査線Ｇ１ｂが活性化状態となるため１行目の画素アドレスＰ（１．２ｘ−１）に対応する画素回路の検査用ＴＦＴ１１７が導通状態となり、画素電極接続用ＴＦＴ１１４を介して駆動用ＴＦＴ１１３からの出力電流が隣接する偶数列の信号線へ出力される。
【０１６６】
このときの電流検出器２７の出力は同図に示すようになり、時刻Ｔ３ｄから検出電流経路の配線容量に充電された電荷が放電するなどして、過渡電流が流れたのち、出力はあるレベルに整定する。このような過渡状態を経過後、図中矢印にて示すような所定のタイミングで電流検出器２７の出力をサンプリングしたのち、必要に応じてＡ／Ｄ変換処理を行ってデジタル信号に変換した後、パーソナル・コンピュータなどのコントローラに検出結果として送出する。ここでは、１行目の画素アドレスＰ（１．２ｘ−１）に対応する画素回路の検出結果が出力される場合が示されている。具体的には、電流検出の画素アドレスの１行目の画素アドレスＰ（１．１）、Ｐ（１．３）、・・・、Ｐ（１．２ｍ−１）に対応する画素回路である。ここでは、簡略して画素アドレス（１．２ｘ−１）と表記されている。
【０１６７】
このとき、外乱ノイズの影響を除去するために、サンプリング点を複数として平均化処理を行うことも可能である。
【０１６８】
そして、また、同時に時刻Ｔ２ｄにおいて、２行目の画素回路１１０においては、２行目の走査線Ｇ２ａが活性化される。これに伴い、画像信号が信号線Ｄ１，Ｄ３，・・・，Ｄ２ｍ−１から２行目の画素回路の駆動用ＴＦＴ１１３のゲートに印加される。これに伴い信号電流が対応する信号線からダイオード接続された駆動用ＴＦＴ１１３のソース−ドレイン間に流れる。つまり、信号書込みの画素アドレスは２行目の画素アドレスＰ（２．１）、Ｐ（２．３）、・・・、Ｐ（２．２ｍ−１）として示される。ここでは、簡略して画素アドレス（２．２ｘ−１）と表記されている。そして、上述したように電流検出画素のアドレスは１行目の画素アドレスＰ（１．１）、Ｐ（１．３）、・・・、Ｐ（１．２ｍ−１）に対応する画素回路である。
【０１６９】
そして、上記と同様の動作を順次走査線を活性化レベルとして走査しながら、奇数列の先頭の１行目から最終のｎ行目までの検査を行い、奇数列の画素回路検査が終了する。
【０１７０】
なお、順次走査線の活性化レベルは操作に従って変化するが、電流検出器２７のスイッチ２１ａ，２１ｂは、選択信号ＴＳ（「Ｈ」レベル）に従って、ノードＮａ０と入出力端子２０ａとを電気的に結合し、ノードＮａ１と入出力端子２０ｂとを電気的に結合した状態を維持し続ける。
【０１７１】
図１３（ｂ）は、偶数列の画素回路に対して検査を実行する場合（偶数列画素の検査）を説明する図である。
【０１７２】
偶数列画素の検査においては、上述したように偶数列の信号線には信号電圧を印加し、偶数列の画素回路の駆動用ＴＦＴから出力される電流を隣接する奇数列（本実施の形態では右隣の奇数列として説明する。）の信号線を経由して検出する。
【０１７３】
具体的には、上述したように選択信号ＴＳ（「Ｌ」レベル）に従って、電圧源２８から電源端子２６へ供給された所定電圧Ｖｓが入出力端子２０ｂを経由して偶数列の信号線Ｄ２，Ｄ４，・・・へ入力される。そして、奇数列の信号線線Ｄ３，Ｄ５，・・・，Ｄ２ｍ＋１を介して入出力端子２０ａに駆動用ＴＦＴの出力電流が流れて電流検出器２７において電流が計測される。なお、左端の奇数列の信号線Ｄ１は、奇数列の画素回路に対する検査の際の画像信号の印加経路として用いられるため、偶数列画素の検査の際には、用いられない。すなわち出力電流は流れない。
【０１７４】
さて、１行目の画素回路１１０においては、例えば時刻Ｔ１ｅにおいて、１行目の画素回路を走査する走査線Ｇ１ａが活性化状態となると、画像信号が偶数列の画素回路に画像信号を供給するための信号線Ｄ２，Ｄ４，・・・，Ｄ２ｍから１行目の画素回路の駆動用ＴＦＴ１１３のゲートに印加される。このように、信号書込みの画素アドレスとしては、簡略して１行目の画素アドレスＰ（１．２ｘ）と表記されている。
【０１７５】
時刻Ｔ２ｅにおいて、１行目の画素回路１１０の検出電流を出力するために走査線Ｇ１ａが非活性レベルとなり走査線Ｇ１ｂが活性化レベルとなる。これに伴い、１行目の画素アドレスＰ（１．２ｘ）に対応する画素回路の選択用ＴＦＴ１１１およびダイオード接続用ＴＦＴ１１２が非導通となる。一方、画素電極接続用ＴＦＴ１１４が導通状態となる。このとき書込時において、保持用キャパシタ１１５に保持された保持電圧に応じたゲート電圧で駆動用ＴＦＴ１１３のドレイン電流が流れる。
【０１７６】
そして、時刻Ｔ２ｅにおいて、１行目の画素回路を操作する走査線Ｇ１ｂが活性化状態となるため１行目の画素アドレスＰ（１．２ｘ）に対応する画素回路の検査用ＴＦＴ１１７が導通状態となり駆動用ＴＦＴ１１３からの出力電流が隣接する偶数列の信号線へ出力される。
【０１７７】
このときの電流検出器２７の出力は同図に示すようになり、時刻Ｔ３ｅから検出電流経路の配線容量に充電された電荷が放電するなどして、過渡電流が流れたのち、出力はあるレベルに整定する。このような過渡状態を経過後、図中矢印にて示すような所定のタイミングで電流検出器２７の出力をサンプリングしたのち、必要に応じてＡ／Ｄ変換処理を行ってデジタル信号に変換した後、パーソナル・コンピュータなどのコントローラに検出結果として送出する。ここでは、１行目の画素アドレスＰ（１．２ｘ）に対応する画素回路の検出結果が出力される場合が示されている。具体的には、１行目の画素アドレスＰ（１．２）、Ｐ（１．４）、・・・、Ｐ（１．２ｍ）に対応する画素回路である。ここでは、簡略して画素アドレス（１．２ｘ）と表記されている。
【０１７８】
そして、上述したように奇数列の画素回路検査と同様に、順次走査線を活性化レベルとして走査しながら、偶数列の先頭の１行目から最終のｎ行目までの検査を行い、偶数列の画素回路検査が終了する。
【０１７９】
そして、コントローラにて、検出電流の検出結果について、所定の閾値レベル以上か否かを判定して、所定の閾値レベル未満であれば画素回路欠陥として判定する。また、全画素回路の電流値のバラツキを算出・判定することにより、より詳細な画素回路の判定を行うことも可能である。さらに、画素回路へ書き込む信号レベルを複数レベルとして検査を行うことも可能である。具体的には、電流検出器の基準電圧を設定することにより検出側の信号線電位を複数レベルとして、画素回路を構成する駆動用ＴＦＴの特性をより詳細に検査し確認することも可能である。
【０１８０】
本発明の実施の形態３に従う検査方式は、順次走査線の活性化レベルは操作に従って変化するが、電流検出器２７のスイッチ２１ａ，２１ｂは、選択信号ＴＳ（「Ｌ」レベル）に従って、ノードＮａ１と入出力端子２０ａとを電気的に結合し、ノードＮａ０と入出力端子２０ｂとを電気的に結合した状態を維持し続ける。
【０１８１】
すなわち、当該構成においては、偶数列画素の検査および奇数列画素の検査の各々において、画素回路への書込に使用する信号線と、駆動用ＴＦＴからの出力電流を検出する経路として使用する信号線とが分離されており、信号線の電位変動が生じない方式となっている。したがって、検出側の信号線電位が固定されるため電位の変動により検出電流の整定時間が長くなることを防止して、検査時間のロスを抑制することが可能である。また、画素回路へ信号を供給する信号線と画素回路からの出力電流を検出する信号線と頻繁に切り替えることなく検査することが可能であり、切り替えに伴う検査時間のロスを防ぐことができる。
【０１８２】
なお、本実施の形態３に従う構成においては、検査用ＴＦＴ１１７のゲートを次ラインの走査線ではなく、別途設けた走査線Ｇ１ｂ，Ｇ２ｂ，・・・，Ｇｎｂに接続した構成としている。これにより、上記の実施の形態１で説明した構成においては、表示装置における表示モードで動作するとき書き込み電流の分流が生じる点について説明したが、別途設けた走査線Ｇ１ｂ，Ｇ２ｂ，・・・，Ｇｎｂを表示モードにおいて活性化しないことにより分流を防止することができる。これにより、発光強度を低下させることなく所定の発光強度にて発光し、所望の画面表示を実行可能である。
【０１８３】
（実施の形態４）
本発明の実施の形態４に従う構成においては、水平ドライバ回路及び走査線ドライバ回路をＴＦＴアレイ基板に内蔵する形態について説明する。
【０１８４】
図１４は、本発明の実施の形態４に従うＴＦＴアレイ基板の構成を示す図である。
図１４を参照して、ＴＦＴアレイ基板１２０には例えば低温ポリシリコンＴＦＴを用いて水平ドライバ回路１３１及び走査線ドライバ回路１３９が構成されており、例えば画素回路領域１２１の上辺側に水平ドライバ回路１３１を、左辺側に走査線ドライバ回路１３９が配置される。
【０１８５】
水平ドライバ回路１３１は、実施の形態１における有機ＥＬ表示パネルの構成として説明したのと同様に、シフトレジスタ回路１３２、ラッチ回路１３３、Ｄ／Ａ変換回路１３４と、電圧−電流変換回路１３５とで構成されている。
【０１８６】
また、水平ドライバ回路１３１と画素回路領域１２１との間には、水平ドライバ回路１３１の出力信号の各信号線への供給を制御する出力制御回路１３６が設けられる。
【０１８７】
出力制御回路１３６は、一端が水平ドライバ回路１３１の出力端と接続され、他端が画素回路領域１２１に設けられる奇数列及び偶数列の信号線にそれぞれ接続されたスイッチ回路１３７及び１３８を含む。本例においては、一例として奇数列の信号線Ｄ１，Ｄ３，・・・Ｄ２ｍ−１の信号線に対応してスイッチ回路１３７が設けられ、偶数列の信号線Ｄ２，Ｄ４，・・・Ｄ２ｍの信号線に対応してスイッチ回路１３８が設けられて、水平ドライバ回路１３１から画素回路領域１２１への出力信号の供給が制御される。
【０１８８】
奇数列の信号線に接続されたスイッチ回路１３７は、出力イネーブル信号ＯＥoが活性化したときに導通し、また偶数列の信号線に接続されたスイッチ回路１３８は出力イネーブル信号ＯＥeが活性化したときに導通する。ここで、右端の信号線Ｄ２ｍ+１は、実施の形態１の構成で説明したように検査時において、右端列の画素回路１１０からの読出電流を検出する経路を構成するのみで、信号の印加には使用されないため、スイッチ回路１３７を接続する必要は無いためここでは、記載されていないがレイアウトパターンの均一性を確保する観点から設けることも可能である。
【０１８９】
ＴＦＴアレイ基板１２０の端部である画素回路領域１２１の上辺側には信号入力用端子１４１が配置され、水平ドライバ回路１３１及び走査線ドライバ回路１３９を制御する制御信号やデジタル画像信号Ｒ［５：０］，Ｇ［５：０］，Ｂ［５：０］、出力制御回路１３６を制御する出力イネーブル信号ＯＥo、ＯＥeを供給する配線、及び各画素回路１１０に接続された電源供給線ＶＤＤやカソード配線ＣＡＴＨは信号入力用端子１４１と接続されて外部から信号および電圧の供給が実行されるものとする。
【０１９０】
また、ＴＦＴアレイ基板１２０の左辺側に設けられた走査線ドライバ回路１３９と、画素回路領域１２１との間には、各行にそれぞれ対応してＡＮＤ回路１４０が設けられる。ＡＮＤ回路１４０は、一方の入力ノードがテストイネーブル信号ＴＥＳＴの入力を受け、他方の入力ノードが次の行の隣接する走査線と接続され、対応する行の走査線の一本を駆動する。具体的には、１行目に対応して設けられたＡＮＤ回路１４０は、一方の入力ノードにテストイネーブル信号ＴＥＳＴの入力を受け、他方の入力ノードが次行の走査線Ｇ２ａと接続されて、ＡＮＤ論理演算結果に基づいて走査線Ｇ１ｂを駆動する。同様にして、２行目に対応して設けられたＡＮＤ回路１４０は、一方の入力ノードにテストイネーブル信号ＴＥＳＴの入力を受け、他方の入力ノードが次行の走査線Ｇ３ａと接続されて、ＡＮＤ論理演算結果に基づいて走査線Ｇ２ｂを駆動する。ｎ行目に対応して設けられたＡＮＤ回路１４０は、一方の入力ノードにテストイネーブル信号ＴＥＳＴの入力を受け、他方の入力ノードがｎ行目の画素回路１１０の検査時に走査線ドライバ回路１３９から供給される活性化信号の入力を受けてＡＮＤ論理演算結果に基づいて走査線Ｇｎｂを駆動する。
【０１９１】
なお、テストイネーブル信号ＴＥＳＴは、上辺側に設けられた信号入力用端子１４１から入力されるものとする。
【０１９２】
また、ＴＦＴアレイ基板１２０の端部である画素回路領域１２１の下辺側には検査用回路１４２が内蔵されるとともに複数の検査用端子１４５が配置されている。検査用端子１４５は、ＴＦＴアレイ基板１２０の端部において検査用回路１４２と接続され、検査用回路１４２を制御するとともに、検査用回路１４２を介して流れる電流を外部に供給する。
【０１９３】
具体的に説明すると、検査用回路１４２は、偶数列の信号線である信号線Ｄ２，Ｄ４，・・・，Ｄ２ｍに一端が接続され、他端が検査用端子１４５に接続されたスイッチ回路１４４と、奇数列の信号線Ｄ３，Ｄ５，・・・，Ｄ２ｍ＋１に一端が接続され、他端が検査用端子１４５に接続されたスイッチ回路１４３とを含む。
【０１９４】
スイッチ回路１４３は、検査用端子１４５を介して外部から入力されるセレクト信号ＳＥＬoに応答して導通し、スイッチ回路１４４は、検査用端子１４５を介して外部から入力されるセレクト信号ＳＥＬeに応答して導通する。例えば、セレクト信号ＳＥＬo，ＳＥＬeが「Ｈ」レベルに設定された場合に、スイッチ回路１４３，１４４が導通し、「Ｌ」レベルに設定された場合にスイッチ回路１４３，１４４が非導通状態に設定されるものとする。
【０１９５】
次に、ＴＦＴアレイ基板状態での検査における動作を説明する。
なお、上記したのと同様に電流検出回路として図１０で説明した電流検出器１００が用いられるものとする。
【０１９６】
図１５は、本発明の実施の形態４に従う画素回路の検査方式について説明する図である。
【０１９７】
図１５（ａ）は、奇数列の画素回路に対して検査を実行する場合（奇数列画素の検査）を説明する図である。
【０１９８】
奇数列画素の検査においては、上述したように奇数列の信号線には信号電圧を印加し、奇数列の画素回路の駆動用ＴＦＴから出力される電流を隣接する偶数列（本実施の形態では右隣の偶数列として説明する。）の信号線を経由して検出する。
【０１９９】
具体的には、上述したように水平ドライバ回路１３１を構成するシフトレジスタ回路１３２にスタートパルスＳＰＨ及びシフトクロックＣＬＫＨが入力され、順次シフトパルスが上述したように生成される。このシフトパルスに基づいて、入力されるデジタル画像信号Ｒ［５：０］，Ｇ［５：０］，Ｂ［５：０］がラッチ回路８３にてラッチされる。（ここでは、デジタル画像信号は各色６ビットの信号として示している。）
そして、ラッチ回路１３３において、ラッチされ、１行の表示に対応する信号に線順次化されたデジタル画像信号がＤ／Ａ変換回路１３４にてアナログ信号に変換され、電圧−電流変換回路１３５により信号電流に変換され、各信号線へ供給される。
【０２００】
また、上述したように走査線ドライバ回路１３９に内蔵されたシフトレジスタ回路（図示せず）にはスタートパルスＳＰＶ及びシフトクロックＣＬＫＶが入力され、順次シフトパルスを発生し、これらをもとに、走査線を介して画素回路を順次走査する走査信号を生成する。
【０２０１】
そして、本発明の実施の形態４に従う構成においては、奇数列の画素回路を検査する場合、出力イネーブル信号ＯＥoが活性化状態となり、また出力イネーブル信号ＯＥeは非活性状態となる。これに応答して、スイッチ回路１３７が導通し、スイッチ回路１３８は非導通状態となる。それゆえ、奇数列の信号線Ｄ１，Ｄ３，・・・，Ｄ２ｍ-１には水平ドライバ回路１３１から出力される所定の電圧が印加される。また、偶数列の信号線Ｄ２，Ｄ４，・・・，Ｄ２ｍはスイッチ１３８を介して水平ドライバ回路１３１から切り離されている。
【０２０２】
一方、セレクト信号ＳＥＬeは、活性化状態となり、検査用回路１４２のスイッチ回路１４４が導通状態となり偶数列Ｄ２，Ｄ４，・・・，Ｄ２ｍが検査用端子１４５を介して上述した電流検出器１００とそれぞれ電気的に接続された状態となる。また、セレクト信号ＳＥＬoは非活性状態であり、奇数列の信号線Ｄ１，Ｄ３，・・・，Ｄ２ｍ+１は検査用端子１４５と切り離されている。本例においては、時刻Ｔ０ｆに出力イネーブル信号ＯＥoおよびセレクト信号ＳＥＬeが活性化状態とされ、出力イネーブル信号ＯＥeおよびセレクト信号ＳＥＬoが非活性化状態とされた場合が示されている。
【０２０３】
さて、１行目の画素回路１１０においては、例えば時刻Ｔ１ｆにおいて、１行目の画素回路を走査する走査線Ｇ１ａが活性化状態となると、ダイオード接続用ＴＦＴ１１２が導通し、駆動用ＴＦＴ１１３のゲート−ドレイン間が接続されてダイオード接続状態となる。また、走査線Ｇ１ａが活性化状態となると、選択用ＴＦＴ１１１が導通するため対応する信号線からダイオード接続状態となった駆動用ＴＦＴ１１３のソース−ドレイン間に電流が流れ、ゲート電圧が保持用キャパシタ１１５に保持される。一方、画素電極接続用ＴＦＴ１１４は非導通状態である。画像信号が奇数列の画素回路に画像信号を供給するための信号線Ｄ１，Ｄ３，・・・，Ｄ２ｍ-１から１行目の画素回路の駆動用ＴＦＴ１１３のゲートに印加される。なお、右端の信号線Ｄ２ｍ＋１は、右端列の画素回路からの検出電流の読出し経路として用いられるのみであるため、画像信号の印加を行わないようにすることも可能である。
【０２０４】
このように、信号書込みの画素アドレスとしては、１行目の画素アドレスＰ（１．１）、Ｐ（１．３）、・・・、Ｐ（１．２ｍ−１）として示される。ここでは、簡略して画素アドレスＰ（１．２ｘ−１）と表記されている。
【０２０５】
時刻Ｔ２ｆにおいて、次の２行目の画素回路１１０を走査すべく走査線Ｇ１ａが非活性レベルとなり走査線Ｇ２ａが活性化レベルとなると、１行目の画素アドレスＰ（１．２ｘ−１）に対応する画素回路の選択用ＴＦＴ１１１およびダイオード接続用ＴＦＴ１１２が非導通となる。一方、走査線Ｇ１ａが非活性レベルである「Ｌ」レベルに設定されると画素電極接続用ＴＦＴ１１４が導通状態となる。このとき書込時において、保持用キャパシタ１１５に保持された保持電圧に応じたゲート電圧で駆動用ＴＦＴ１１３のドレイン電流が流れる。
【０２０６】
さらに、検査時においては、上記したテストイネーブル信号ＴＥＳＴは、活性化されて「Ｈ」レベルに設定されているため、走査線Ｇ２ａが活性化レベルになると１行目の画素回路に対応するＡＮＤ回路１４０は、対応する走査線Ｇ１ｂを活性化させて「Ｈ」レベルに設定する。これに伴い、次行の走査線Ｇ２ａの活性化により１行目の画素アドレスＰ（１．２ｘ−１）に対応する画素回路１１０の検査用ＴＦＴ１１７が導通状態となり、駆動用ＴＦＴ１１３からの出力電流が隣接する偶数列の信号線へ出力される。
【０２０７】
このときの電流検出器１００の出力は同図に示すようになり、時刻Ｔ３ｆから検出電流経路の配線容量に充電された電荷が放電するなどして、過渡電流が流れたのち、出力はあるレベルに整定する。このような過渡状態を経過後、図中矢印にて示すような所定のタイミングで電流検出器１００の出力をサンプリングしたのち、必要に応じてＡ／Ｄ変換処理を行ってデジタル信号に変換した後、パーソナル・コンピュータなどのコントローラに検出結果として送出する。ここでは、１行目の画素アドレスＰ（１．２ｘ−１）に対応する画素回路の検出結果が出力される場合が示されている。具体的には、１行目の画素アドレスＰ（１．１）、Ｐ（１．３）、・・・、Ｐ（１．２ｍ-１）に対応する画素回路である。ここでは、簡略して画素アドレス（１．２ｘ−１）と表記されている。
【０２０８】
このとき、外乱ノイズの影響を除去するために、サンプリング点を複数として平均化処理を行うことも可能である。
【０２０９】
そして、また、時刻Ｔ２ｆにおいて、２行目の画素回路１１０においては、２行目の走査線Ｇ２ａが活性化される。これに伴い、画像信号が信号線Ｄ１，Ｄ３，・・・，Ｄ２ｍ−１から２行目の画素回路の駆動用ＴＦＴ１１３のゲートに印加される。これに伴い、信号電流が対応する信号線からダイオード接続された駆動用ＴＦＴ１１３のソース−ドレイン間に流れる。つまり、信号書込みの画素アドレスは２行目の画素アドレスＰ（２．１）、Ｐ（２．３）、・・・、Ｐ（２．２ｍ−１）として示される。ここでは、簡略して画素アドレス（２．２ｘ−１）と表記されている。
【０２１０】
そして、上記と同様の動作を順次走査線を活性化レベルとして走査しながら、奇数列の先頭の１行目から最終のｎ行目までの検査を行い、奇数列の画素回路検査が終了する。
【０２１１】
図１５（ｂ）は、偶数列の画素回路に対して検査を実行する場合（偶数列画素の検査）を説明する図である。
【０２１２】
偶数列画素の検査においては、上述したように偶数列の信号線には信号電圧を印加し、偶数列の画素回路の駆動用ＴＦＴから出力される電流を隣接する奇数列（本実施の形態では右隣の奇数列として説明する。）の信号線を経由して検出する。
【０２１３】
具体的には、上述したように水平ドライバ回路１３１を構成するシフトレジスタ回路１３２にスタートパルスＳＰＨ及びシフトクロックＣＬＫＨが入力され、順次シフトパルスが上述したように生成される。このシフトパルスに基づいて、入力されるデジタル画像信号Ｒ［５：０］，Ｇ［５：０］，Ｂ［５：０］がラッチ回路１３３にてラッチされる。（ここでは、デジタル画像信号は各色６ビットの信号として示している。）
そして、ラッチ回路１３３において、ラッチされ、１行の表示に対応する信号に線順次化されたデジタル画像信号がＤ／Ａ変換回路１３４にてアナログ信号に変換され、電圧−電流変換回路１３５により信号電流に変換され、各信号線へ供給される。
【０２１４】
また、上述したように走査線ドライバ回路１３９に内蔵されたシフトレジスタ回路（図示せず）にはスタートパルスＳＰＶ及びシフトクロックＣＬＫＶが入力され、順次シフトパルスを発生し、これらをもとに、走査線を介して画素回路を順次走査する走査信号を生成する。
【０２１５】
そして、本発明の実施の形態４に従う構成においては、偶数列の画素回路を検査する場合、出力イネーブル信号ＯＥeが非活性化状態となり、また出力イネーブル信号ＯＥoは活性状態となる。これに応答して、スイッチ回路１３８が導通し、スイッチ回路１３７は非導通状態となる。それゆえ、偶数列の信号線Ｄ２，Ｄ４，・・・，Ｄ２ｍには水平ドライバ回路８１から出力される所定の電圧が印加される。また、奇数列の信号線Ｄ１，Ｄ３，Ｄ５，・・・，Ｄ２ｍ−１はスイッチ１３７を介して水平ドライバ回路８１から切り離されている。
【０２１６】
一方、セレクト信号ＳＥＬoは、活性化状態となり、検査用回路１４２のスイッチ回路４３が導通状態となり偶数列Ｄ３，Ｄ５，・・・，Ｄ２ｍ＋１が検査用端子１４５を介して上述した電流検出器１００とそれぞれ電気的に接続された状態となる。また、セレクト信号ＳＥＬeは非活性状態であり、偶数列の信号線Ｄ２，Ｄ４，・・・，Ｄ２ｍは検査用端子１４５と切り離されている。本例においては、時刻Ｔ０ｇに出力イネーブル信号ＯＥeおよびセレクト信号ＳＥＬoが活性化状態とされ、出力イネーブル信号ＯＥoおよびセレクト信号ＳＥＬeが非活性化状態とされた場合が示されている。
【０２１７】
さて、１行目の画素回路１１０においては、例えば時刻Ｔ１ｇにおいて、１行目の画素回路を走査する走査線Ｇ１ａが活性化状態となると、画像信号が偶数列の画素回路に画像信号を供給するための信号線Ｄ２，Ｄ４，・・・，Ｄ２ｍから１行目の画素回路の駆動用ＴＦＴ１１３のゲートに印加される。このように、信号書込みの画素アドレスとしては、簡略して１行目の画素アドレスＰ（１．２ｘ）と表記されている。
【０２１８】
時刻Ｔ２ｇにおいて、次の２行目の画素回路１１０を走査すべく走査線Ｇ１ａが非活性レベルとなり走査線Ｇ２ａが活性化レベルとなると、１行目の画素アドレスＰ（１．２ｘ）に対応する画素回路の選択用ＴＦＴ１１１およびダイオード接続用ＴＦＴ１１２が非導通となる。一方、走査線Ｇ１ａが非活性レベルである「Ｌ」レベルに設定されると画素電極接続用ＴＦＴ１１４が導通状態となる。このとき書込時において、保持用キャパシタ１１５に保持された保持電圧に応じたゲート電圧で駆動用ＴＦＴ１１３のドレイン電流が流れる。
【０２１９】
さらに、検査時においては、上記したテストイネーブル信号ＴＥＳＴは、活性化されて「Ｈ」レベルに設定されているため、走査線Ｇ２ａが活性化レベルになると１行目の画素回路に対応するＡＮＤ回路１４０は、対応する走査線Ｇ１ｂを活性化させて「Ｈ」レベルに設定する。これに伴い、次行の走査線Ｇ２ａの活性化により１行目の画素アドレスＰ（１．２ｘ）に対応する画素回路１１０の検査用ＴＦＴ１１７が導通状態となり、駆動用ＴＦＴ１１３からの出力電流が隣接する偶数列の信号線へ出力される。
【０２２０】
このときの電流検出器１００の出力は同図に示すようになり、時刻Ｔ３ｇから検出電流経路の配線容量に充電された電荷が放電するなどして、過渡電流が流れたのち、出力はあるレベルに整定する。このような過渡状態を経過後、図中矢印にて示すような所定のタイミングで電流検出器１００の出力をサンプリングしたのち、必要に応じてＡ／Ｄ変換処理を行ってデジタル信号に変換した後、パーソナル・コンピュータなどのコントローラに検出結果として送出する。ここでは、１行目の画素アドレスＰ（１．２ｘ）に対応する画素回路の検出結果が出力される場合が示されている。具体的には、１行目の画素アドレスＰ（１．２）、Ｐ（１．４）、・・・、Ｐ（１．２ｍ）に対応する画素回路である。ここでは、簡略して画素アドレス（１．２ｘ）と表記されている。
【０２２１】
そして、上述したように奇数列の画素回路検査と同様に、順次走査線を活性化レベルとして走査しながら、偶数列の先頭の１行目から最終のｎ行目までの検査を行い、偶数列の画素回路検査が終了する。
【０２２２】
そして、実施の形態１で説明したのと同様、コントローラにて、検出電流の検出結果について、所定の閾値レベル以上か否かを判定して、所定の閾値レベル未満であれば画素回路欠陥として判定する。また、全画素回路の電流値のバラツキを算出・判定することにより、より詳細な画素回路の判定を行うことも可能である。さらに、画素回路へ書き込む信号レベルを複数レベルとして検査を行うことも可能である。具体的には、電流検出器の基準電圧を設定することにより検出側の信号線電位を複数レベルとして、画素回路を構成する駆動用ＴＦＴの特性をより詳細に検査し確認することも可能である。
【０２２３】
なお、有機ＥＬ成膜工程等を経て有機ＥＬ表示パネルすなわち表示装置となった後、表示領域の下辺封止領域の外側にて切断することが本構成においては可能である。具体的には、図１４で示されるようにＬ−Ｌの箇所（二点鎖線で示す）で切断することにより、検査用回路や検査用端子を切り落としてしまうことにより、有機ＥＬ表示パネルである表示装置の最終形態においては不要なこれらを切断することにより額縁領域が広がることを防止し、小型化することが可能である。
【０２２４】
次に、ＥＬ成膜工程等を経て実施の形態１で図７をもとに説明したような構造にて有機ＥＬ表示パネルとなった場合の表示動作について説明する。
【０２２５】
図１６は、図１４に示されるＴＦＴアレイ基板上に対してＥＬ成膜工程を施して表示装置を形成した場合の動作を説明する図である。
【０２２６】
図１６を参照して、走査線ドライバ回路１３９に内蔵されたシフトレジスタ回路（図示せず）にはスタートパルスＳＰＶ及びシフトクロックＣＬＫＶが入力され、順次シフトパルスを発生する。これらの信号に基づいて、走査線を介して画素回路を順次走査する走査信号が生成される。ここでは、時刻Ｔ１０ａにおいて、スタートパルスＳＰＶの入力に従って所定周期のシフトクロックＣＬＫＶが供給される場合が示されている。
【０２２７】
また、水平ドライバ回路１３１に内蔵のシフトレジスタ回路１３２にも同様にスタートパルスＳＰＨ及びシフトクロックＣＬＫＨが入力され、順次シフトパルスを発生する。このシフトパルスに基づいて、入力されるデジタル画像信号Ｒ［５：０］、Ｇ［５：０］、Ｂ［５：０］がラッチ回路３３にてラッチされる。（ここでは、デジタル画像信号は０〜５番目までの各色６ビットの信号として示している。）
そして、ラッチ回路１３３にてラッチされた１行の表示に対応する信号に線順次化されたデジタル画像信号は、Ｄ／Ａ変換回路１３４にてアナログ信号に変換され、電圧−電流変換回路１３５により信号電流に変換され、各信号線へ供給される。
【０２２８】
ここでは、時刻Ｔ１０ａに第１行目の走査線Ｇ１ａが活性化されて第１行目の画素回路に対して書込みが実行され、時刻Ｔ１１ａに第２行目の走査線Ｇ２ａが活性化されて第２行目の画素回路に対して書込みが実行される。以下、同様にして、昇順的に順次上述したように走査線が活性化されて書込みが実行される。
【０２２９】
なお、表示動作ではテストイネーブル信号ＴＥＳＴが常時非活性状態にされる。したがって、第２行目の走査線Ｇ２ａが活性化された場合であっても第１行目の走査線Ｇ１ａは非活性化状態を維持する。すなわち、検査用ＴＦＴ１１７が導通することはない。したがって、表示動作において、実施の形態１および２で説明したように検査用ＴＦＴが導通することにより、有機ＥＬ発光素子への電流が低下することはない。
【０２３０】
したがって、例えば時刻Ｔ１０ａに第１行目の走査線Ｇ１ａを活性化させて第１行目の画素回路に対して書込みを実行した後、時刻Ｔ１１ａに第２行目の走査線Ｇ２ａを活性化させた場合であっても第１行目の画素回路に対応する検査用ＴＦＴ１１７は導通しないので有機ＥＬ発光素子に対して流れる電流が低下することはなく、所定の発光強度にて発光し、所望の画面表示が行われる。
【０２３１】
なお、実施の形態３及び４は図１７（ｄ）に示した電流プログラム型画素回路を使用した形態につき説明したが、例えば図１７（ｃ）に示したカレントミラー型のような電流書込型画素回路を使用する場合にも同様にして適用することが可能である。
【０２３２】
また、実施の形態１および２に従う構成においては、検査用ＴＦＴのゲートを次行の走査線と接続するように構成したが、実施の形態３および４に従う構成の如く、分離して別の走査線を設けて同様の方式とすることにより、表示装置における表示時には当該走査線を非活性にすることにより、検査用ＴＦＴが導通しないように設計することも可能である。
【０２３３】
なお、上記各実施の形態では、画素検査をＴＦＴアレイ基板状態において行う場合について主に説明したが、有機ＥＬ成膜工程等を経て有機ＥＬ表示パネルとなった後にも画素回路検査を行うことも可能である。これは、有機ＥＬ素子のインピーダンスが高い（ＭΩオーダー）のに比べ、電流検出器の入力インピーダンスは上述したように極めて低いため、駆動用ＴＦＴから出力される電流のほとんどが検査用ＴＦＴから信号線を介して電流検出器側に流れるためである。
【０２３４】
従って、本実施の形態による表示装置では、有機ＥＬ表示パネルの画素回路の検査も可能であり、表示画面の点欠陥等の不具合が有機ＥＬ素子にあるのか画素回路にあるのかなどの分析が可能となる。
【０２３５】
また、図９および図１４に従う構成においては、水平ドライバ回路の出力検査も可能である。すなわち、スタートパルスやシフトクロックの供給を停止するなどして走査線ドライバ回路の動作も停止させて走査線を常時非活性状態にする。そして、画素回路を検査するときに画素回路へ供給した水平ドライバ回路からの出力電圧もしくは電流を画素回路領域の下辺側に設けた検査用回路及び検査用端子を経由して、外部の電圧測定器や電流測定器にて測定する。電流測定の場合には、例えば図１０に示した電流検出器を用いて計測することが可能である。
【０２３６】
また、低温ポリシリコンＴＦＴを用いてＴＦＴアレイ基板に水平ドライバ回路を内蔵する場合、低温ポリシリコンＴＦＴの特性バラツキによって発生する同回路の出力バラツキを回路の工夫等により抑えることが重要となる。この出力バラツキが大きいと表示パネルとしたときにスジ状のむらが発生することになる。
【０２３７】
従って、ＴＦＴアレイ検査にて水平ドライバ回路の出力バラツキや出力欠陥を検査することは、このような不具合をＴＦＴアレイ基板工程の段階で未然に防ぐ意味でも有用である。
【０２３８】
また、上記の実施の形態において、電流検出器の前段に適宜、マルチプレクサを配することにより、電流検出器の数を減らすことが可能である。さらに、検査用回路の後段に適宜、マルチプレクサを配することにより、検査用端子の数を減らすことも同様に可能である。
【０２３９】
また、上記の実施の形態においては、走査線を行方向、信号線を列方向に形成するよう構成したが、走査線を列方向、信号線を行方向とすることも当然に可能である。
【０２４０】
さらに、上記の実施の形態においては、有機ＥＬ素子のカソード側が共通の透明電極に接続されるカソードコモンの構成として説明したが、アノード側を共通電極に接続するアノードコモンの構成にすることも可能である。このときは、電流の向きに応じて、適宜、ソース、ドレインを入れ替えることにより可能である。また、使用するＴＦＴの型を適宜変更することにより実現可能である。
【０２４１】
また，本発明の実施の形態に従う構成においては、検査用ＴＦＴは右隣の列に対応する信号線と接続されるように構成したが、左隣の列に対応する信号線と接続されるように構成することも可能である。
【０２４２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０２４３】
【図１】本発明の実施の形態１に従うＴＦＴアレイ基板の画素回路領域を示す図である。
【図２】本発明の実施の形態１に従うＴＦＴアレイ基板全体の構成を示す図である。
【図３】駆動用ＴＦＴの特性と有機ＥＬ素子の特性とを説明する図である。
【図４】本発明の実施の形態１に従う電流検出器２７の構成を説明する図である。
【図５】本発明の実施の形態１に従う画素回路の検査方式について説明する図である。
【図６】有機ＥＬ表示パネルの構成を説明する図である。
【図７】有機ＥＬ表示パネル３０の画素部及び端子付近の断面構造図である。
【図８】図６に示される表示装置の動作を説明する図である。
【図９】本発明の実施の形態２に従うＴＦＴアレイ基板の構成を説明する図である。
【図１０】ＴＦＴアレイ基板８０の検査用端子９４と接続される電流検出器１００の構成を説明する図である。
【図１１】本発明の実施の形態２に従う画素回路の検査方式について説明する図である。
【図１２】本発明の実施の形態３に従うＴＦＴアレイ基板の画素回路領域を示す図である。
【図１３】本発明の実施の形態３に従う画素回路の検査方式について説明する図である。
【図１４】本発明の実施の形態４に従うＴＦＴアレイ基板の構成を示す図である。
【図１５】本発明の実施の形態４に従う画素回路の検査方式について説明する図である。
【図１６】図１４に示されるＴＦＴアレイ基板上に対してＥＬ成膜工程を施して表示装置を形成した場合の動作を説明する図である。
【図１７】種々の方式に従う画素回路を説明する図である。
【符号の説明】
【０２４４】
１，１１０  画素回路、２，１１１，１１２  選択用ＴＦＴ、３，４  保持用キャパシタ、４，１１３  駆動用ＴＦＴ、５  画素用電極、６，１１７  検査用ＴＦＴ、１２，１２１  画素回路領域、３１，８１，１３１  水平ドライバ回路、５０  絶縁基板、９１，１４２  検査用回路、８７，８８，９２，９３，１３７，１３８，１４３，１４４  スイッチ回路、９０，１４１  信号入力用端子、９４，１４５  検査用端子。
【図１】
2008052111.tif 000003
【図２】
2008052111.tif 000004
【図３】
2008052111.tif 000005
【図４】
2008052111.tif 000006
【図５】
2008052111.tif 000007
【図６】
2008052111.tif 000008
【図７】
2008052111.tif 000009
【図８】
2008052111.tif 000010
【図９】
2008052111.tif 000011
【図１０】
2008052111.tif 000012
【図１１】
2008052111.tif 000013
【図１２】
2008052111.tif 000014
【図１３】
2008052111.tif 000015
【図１４】
2008052111.tif 000016
【図１５】
2008052111.tif 000017
【図１６】
2008052111.tif 000018
【図１７】
2008052111.tif 000019