(57)【要約】【課題】積層配線を含む周辺回路部と撮像部とを同一のウェハ上に形成する場合であっても、チップ内の高低差を低減することで、カラーフィルタなどの膜厚ムラを抑制し、感度や色調の均一性を保持することのできる固体撮像素子を提供する。【解決手段】半導体基板１上に、入射光に応じた信号電荷を発生する光電変換部を少なくとも含む撮像部１０と、発生した信号電荷に応じた信号および素子駆動用信号を撮像部１０に対して入出力する周辺回路部２０と、を備える固体撮像素子１００であって、撮像部１０と周辺回路部２０との間の半導体基板１表面にフィールド絶縁膜８１を形成しこれを除去することで、周辺回路部２０の基板表面高さＨ２を撮像部１０の基板表面高さＨ１より低くする。【選択図】図２
2008198828.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、入射光に応じた信号電荷を発生する光電変換部を少なくとも含む撮像部と、発生した前記信号電荷に応じた信号および素子駆動用信号を前記撮像部に対して入出力する周辺回路部と、を備える固体撮像素子であって、
前記撮像部と前記周辺回路部との間の前記半導体基板表面にフィールド絶縁膜を形成しこれを除去することで、前記周辺回路部の基板表面高さを前記撮像部の基板表面高さより低く形成したことを特徴とする固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記フィールド絶縁膜の形成および除去を複数回行うことで、前記周辺回路部の基板表面高さを前記撮像部の基板表面高さよりさらに下げる段部が形成されたことを特徴とする固体撮像素子。
【請求項３】
請求項１又は請求項２記載の固体撮像素子であって、
前記周辺回路部が複数の配線層を有し、該配線層の前記撮像部側の端部が、階段状の段付き部を形成していることを特徴とする固体撮像素子。
【請求項４】
半導体基板上に、入射光に応じた信号電荷を発生する光電変換部を少なくとも含む撮像部と、発生した前記信号電荷に応じた信号および素子駆動用信号を前記撮像部に対して入出力する周辺回路部と、を備える固体撮像素子の製造方法であって、
前記半導体基板表面の前記撮像部を残した前記周辺回路部が含まれる領域にフィールド絶縁膜を形成するステップと、
形成された前記フィールド絶縁膜を除去するステップと、
を少なくとも有し、前記周辺回路部の基板表面高さを前記撮像部の基板表面高さより低く形成することを特徴とする固体撮像素子の製造方法。
【請求項５】
請求項４記載の固体撮像素子の製造方法であって、
前記フィールド絶縁膜を形成して除去するステップを、複数回繰り返し行うことを特徴とする固体撮像素子の製造方法。
【請求項６】
請求項５記載の固体撮像素子の製造方法であって、
前記フィールド絶縁膜の形成起点を、前記フィールド絶縁膜を繰り返し形成する毎に前記撮像部側から順次離反させて設定することを特徴とする固体撮像素子の製造方法。
【請求項７】
請求項４〜請求項６のいずれか１項記載の固体撮像素子の製造方法であって、
前記フィールド絶縁膜が除去された半導体基板表面に絶縁層を形成し、該絶縁層上に配線層を形成する際、前記撮像部と前記周辺回路部との間で前記配線層の端部に階段状の段差が生じるように前記配線層を形成することを特徴とする固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に、撮像部と該撮像部に対して信号を入出力する周辺回路部とを備えた固体撮像素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、ビデオカメラや電子カメラなどに使用される固体撮像素子は、更なる高画質化や高機能化が進められている。この固体撮像素子は、１つの半導体チップに多数の画素を２次元配列して構成された撮像部と、この撮像部の外側に配置される周辺回路部とを有している。画素部では、入射した光に応じてフォトダイオード（光電変換素子）が信号電荷を発生し、周辺回路部では、撮像部で発生した信号電荷を駆動信号に基づいて画像信号として取り出し、外部へ出力している。
周辺回路部には、撮像部からの画素信号を取り出す配線、および撮像部からの画素信号に所定の信号処理、例えばＣＤＳ（相関二重サンプリング）、ゲイン制御、Ａ／Ｄ変換等を施す信号処理回路、ならびに撮像画素部の各画素を駆動して画素信号の出力を制御する駆動制御回路等が設けられている。そして、これら撮像部と周辺回路部とは平坦状の半導体基板上に形成されている（例えば特許文献１参照）。
【特許文献１】特開平１０−２０００８８号公報
【特許文献２】特開２００３−２７３３４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記特許文献１等に記載の構成のように、撮像素子の製造プロセスにおいては、撮像部に配線メタル層が存在せず、撮像部外の周辺回路部に配線メタル層が形成される。このため、図７に示すように、同一ウェハに撮像部と周辺部のロジック等の信号処理回路を形成する場合、信号処理回路の配線積層部上端と、撮像部上端の高低差Ｈが大きくなっていた。このような高低差Ｈが大きいと、配線メタル層を形成した後で撮像部に平坦化膜や保護膜やカラーフィルタ層やマイクロレンズ等の光学層を形成するときに、撮像部と周辺回路部で配線メタル層の積層厚さ分の段差が生じる。その結果、カラーフィルタなどの厚さにムラが生じ、感度や色調の均一性が低下する不利があった。
また、周辺回路部の配線メタル層を完全に覆うように平坦化膜を成膜すると、撮像部上の平坦化膜厚が必要以上に厚くなるので、受光した光が光電変換部に到達する割合が減少して撮像素子の感度が低下したり、Ｆ値依存性が大きくなるという不具合が発生する。この段差の影響で、平坦化膜の膜厚が段差近傍と段差から離れたところで異なるので、撮像素子の感度ムラを生じさせるという特性不良を発生させることがある。
そして、固体撮像素子の高機能化に伴って周辺回路部では多層配線化がすすみ、２層、３層、あるいはこれ以上の配線層が形成される傾向にあり、上記の問題が一層顕著となる。
本発明は上記状況に鑑みてなされたもので、積層配線を含む周辺回路部と撮像部とを同一のウェハ上に形成する場合であっても、チップ内の高低差を低減することで、カラーフィルタなどの膜厚ムラを抑制し、感度や色調の均一性を保持することのできる固体撮像素子を提供することを目的としている。  
【課題を解決するための手段】
【０００４】
本発明に係る上記目的は下記構成により達成される。
（１）  半導体基板上に、入射光に応じた信号電荷を発生する光電変換部を少なくとも含む撮像部と、発生した前記信号電荷に応じた信号および素子駆動用信号を前記撮像部に対して入出力する周辺回路部と、を備える固体撮像素子であって、
前記撮像部と前記周辺回路部との間の前記半導体基板表面にフィールド絶縁膜を形成しこれを除去することで、前記周辺回路部の基板表面高さを前記撮像部の基板表面高さより低く形成したことを特徴とする固体撮像素子。
【０００５】
この固体撮像素子によれば、撮像部と周辺回路部との間の半導体基板表面にフィールド絶縁膜を形成しこれを除去することで、周辺回路部の基板表面高さを撮像部の基板表面高さより低く形成したので、周辺回路部において配線層が多層化して総膜厚が増加しても、撮像部との高低差が低減される。また、撮像部上の平坦化膜厚が必要以上に厚くされることがなくなる。
【０００６】
（２）  （１）記載の固体撮像素子であって、
前記フィールド絶縁膜の形成および除去を複数回行うことで、前記周辺回路部の基板表面高さを前記撮像部の基板表面高さよりさらに下げる段部が形成されたことを特徴とする固体撮像素子。
【０００７】
この固体撮像素子によれば、複数回フィールド絶縁膜の形成および除去を行うことで、形成される段部の高低差を任意に増加させることができる。
【０００８】
（３）  （１）又は（２）２記載の固体撮像素子であって、
前記周辺回路部が複数の配線層を有し、該配線層の前記撮像部側の端部が、階段状の段付き部を形成していることを特徴とする固体撮像素子。
【０００９】
この固体撮像素子によれば、配線層の撮像部側の端部が、階段状の段付き部を形成することで、局所的な段差が低減されて、配線層の端部を巨視的に滑らかにすることができる。これにより、膜厚などの成膜品質が向上して、固体撮像素子の感度や色均一性がより改善される。
【００１０】
（４）  半導体基板上に、入射光に応じた信号電荷を発生する光電変換部を少なくとも含む撮像部と、発生した前記信号電荷に応じた信号および素子駆動用信号を前記撮像部に対して入出力する周辺回路部と、を備える固体撮像素子の製造方法であって、
前記半導体基板表面の前記撮像部を残した前記周辺回路部が含まれる領域にフィールド絶縁膜を形成するステップと、
形成された前記フィールド絶縁膜を除去するステップと、
を少なくとも有し、前記周辺回路部の基板表面高さを前記撮像部の基板表面高さより低く形成することを特徴とする固体撮像素子の製造方法。
【００１１】
この固体撮像素子の製造方法によれば、撮像部と周辺回路部との間の半導体基板表面にフィールド絶縁膜を形成しこれを除去し、周辺回路部の基板表面高さを撮像部の基板表面高さより低く形成するので、周辺回路部において配線層が多層化して総膜厚が増加しても、撮像部との高低差が低減される。また、撮像部上の平坦化膜厚が必要以上に厚くされことがなくなる。
【００１２】
（５）  （４）記載の固体撮像素子の製造方法であって、
前記フィールド絶縁膜を形成して除去するステップを、複数回繰り返し行うことを特徴とする固体撮像素子の製造方法。
【００１３】
この固体撮像素子の製造方法によれば、フィールド絶縁膜を形成して除去するステップを繰り返し行うことで、形成される段部の高低差を任意に増加させることができる。
【００１４】
（６）  （５）記載の固体撮像素子の製造方法であって、
前記フィールド絶縁膜の形成起点を、前記フィールド絶縁膜を繰り返し形成する毎に前記撮像部側から順次離反させて設定することを特徴とする固体撮像素子の製造方法。
【００１５】
この固体撮像素子の製造方法によれば、半導体基板に階段状の段差を形成することができる。
【００１６】
（７）  （４）〜（６）のいずれか１項記載の固体撮像素子の製造方法であって、
前記フィールド絶縁膜が除去された半導体基板表面に絶縁層を形成し、該絶縁層上に配線層を形成する際、前記撮像部と前記周辺回路部との間で前記配線層の端部に階段状の段差が生じるように前記配線層を形成することを特徴とする固体撮像素子の製造方法。
【００１７】
この固体撮像素子の製造方法によれば、配線層の撮像部側の端部に階段状の段差を形成することで、局所的な段差が低減されて、配線層の端部を巨視的に滑らかにすることができる。これにより、膜厚などの成膜品質が向上して、固体撮像素子の感度や色調の均一性がより改善される。
【発明の効果】
【００１８】
本発明によれば、フィールド絶縁膜の形成及び除去によって段差部を設け、周辺回路部が半導体基板の撮像部より低い位置に形成される。これにより、積層配線を含む周辺回路部と撮像部とを同一のウェハ上に形成する場合であっても、カラーフィルタなどの膜厚ムラを抑制し、感度や色調の均一性を保持することができる。
また、後段の製造プロセスにおいて透明な上層平坦化層や光学層などの上層膜を撮像部から周辺回路部に亘って略同じ高さに成膜できる。これにより、上層膜の膜厚が、段差部近傍の部位と段差部から離れた部位とで大きく異なることがなくなり、受光した光が上層膜中を透過する距離の違いにより、段差部近傍の部位と段差部から離れた部位とで撮像部の感度に差が生じることを防止できる。よって、固体撮像素子の感度ムラの発生が防止される。
さらに、撮像部の厚みの増加が抑えられることで、各層内の光路長が短くなって、ケラレ等の受光性能の低下が抑制でき、感度低下やＦ値依存性を解消することができる。
【発明を実施するための最良の形態】
【００１９】
本発明に係る固体撮像素子の好適な実施の形態について、図面を参照して詳細に説明する。
図１は本発明に係る固体撮像素子の概念的な平面図、図２は図１に示すＡ−Ｂ断面を示す一部拡大断面図である。
図１に示すように、本発明に係る固体撮像素子１００は、シリコン基板である半導体基板１に形成され、複数の光電変換部（フォトダイオード）１１と、各光電変換部１１が発生する信号電荷を読み取り夫々を転送する複数の垂直電荷転送路１３と、複数の垂直電荷転送路１３から転送される信号電荷を受けてこれを転送する水平転送路１５と、水平電荷転送路１５の終端部に接続され転送されてくる信号電荷を電圧信号に変換して出力する出力部１７と、を含む撮像部１０を有する。また、固体撮像素子１００は、垂直転送駆動および水平転送駆動を行うための駆動信号を撮像部１０に入力するとともに、撮像部１０からの画像信号を出力する信号処理回路を含む周辺回路部２０を有する。周辺回路部２０は撮像部１０の近くに並設されており、固体撮像素子１００の入出力インターフェース機能と信号処理機能を有している。
【００２０】
そして、図２にＡ−Ｂ断面を示すように、固体撮像素子１００の周辺回路部２０は、撮像部１０よりも半導体基板１の低い位置に形成されており、この撮像部１０と周辺回路部２０との間の異なる基板高さを接続する接続部３０が形成されている。
撮像部１０は、ポリシリコンからなる電荷転送用の電極７２がシリコン基板１上に形成されており、最上層を平坦化層３で覆っている。
周辺回路部２０は、平坦化層３の上にメタル配線７５が複数段（図示例では一例として３段）にわたって設けられ、これらのメタル配線７５は層間絶縁膜７７により覆われ、最上層のメタル配線７５は絶縁膜７９により覆われている。
【００２１】
接続部３０の位置のシリコン基板１には、ＳｉＯ２膜であるフィールド絶縁膜８１が形成されている。このフィールド絶縁膜８１による段部８３によって、撮像部１０の基板高さＨ１と周辺回路部２０の基板高さＨ２の差を発生させている。
【００２２】
図３はフィールド絶縁膜による段部を複数形成した様子を示す図２と同位置の断面図である。
この場合には、２回のフィールド絶縁膜の形成により段部８５，８７が生じることで、撮像部１０の基板高さＨ１と周辺回路部２０の基板高さＨ３の差を、図２におけるＨ２よりも大きくさせている。
【００２３】
ここで、上記のようなフィールド絶縁膜によって、周辺回路部２０の基板高さＨ２を撮像部１０の基板高さＨ１より低くする方法について説明する。
図４に図３のＣ、Ｄ部におけるフィールド絶縁膜による段部の形成手順（ａ）〜（ｄ）を示した。
図４（ａ）に示すように、シリコン基板１上に熱酸化によってシリコン酸化膜９１を形成する。そして、撮像部１０側となる境界Ｄの位置までをシリコン窒化膜９３によって覆い、このシリコン窒化膜９３をマスクとして用い、シリコン酸化膜９１を介してシリコン基板１を選択的に熱酸化させてＬＯＣＯＳ（local oxidation of silicon)と呼ばれるフィールド絶縁膜８１Ａを形成する。
【００２４】
次に、図４（ｂ）に示すように、形成したフィールド絶縁膜８１、シリコン酸化膜９１、シリコン窒化膜９３の全層を剥離し、段部８５の形成されたシリコン基板１表面を露出する。
【００２５】
そして、図４（ｃ）に示すように、前述のＤの位置からＣの位置に境界をずらして、再度（ａ）と同方法でフィールド絶縁膜８１Ｂを形成する。
【００２６】
次いで、図４（ｄ）に示すように、再度全層を剥離し、新たな段部８７の形成されたシリコン基板１表面を露出する。
【００２７】
このように、フィールド絶縁膜の形成起点を、フィールド絶縁膜を繰り返し形成する毎に撮像部側から順次離反させて設定することにより、シリコン基板１に階段状の段差を形成することができる。図示例では２段の例を示しているが、これに限らず、必要に応じて任意の段数とすることができる。フィールド酸化による段付け方法は、シリコン基板１へのダメージが少ないため、段数が増加しても素子の特性に影響を及ぼすことはない。
【００２８】
この構成によれば、機能付加などにより周辺回路部２０が多層配線化された場合でも、周辺回路部２０のシリコン基板表面が撮像部１０のシリコン基板表面よりも予め低く形成されているので、周辺回路部２０の総膜厚が増加しても、撮像部１０に成膜される上層膜の膜厚が必要以上に厚くされることを防止できる。これにより、段差部近傍の部位と段差部から離れた部位とで大きく異なることがなくなり、受光した光が上層膜中を透過する距離の違いにより、段差部近傍の部位と段差部から離れた部位とで撮像部の感度に差が生じることを防止できる。よって、固体撮像素子の感度ムラの発生が防止される。また、カラーフィルタやレンズ等のムラが低減され、固体撮像素子の感度や色調の均一性が改善される。
【００２９】
そして、周辺回路部２０の配線層は平坦化層等の保護層により撮像部１０よりも深層から覆われているので、後段の製造プロセスにおいて、平坦化層を成膜してエッチバックする場合でも、周辺回路部２０の配線層が平坦化層から露出することがなくなる。これにより、絶縁破壊を生じたり配線層が損傷を受ける等の不具合を生じることなく、また、成膜の厚みを必要以上に増加させる製造プロセスに変更する必要もなく素子全体の厚みを薄くできる。
【００３０】
さらに、撮像部１０の厚みの増加が抑えられることで、図示はしないが、受光部であるフォトダイオードから表面層であるマイクロレンズまでの距離が短縮でき、各層内の光路長が短くなって、光の吸収が小さくなり、遮光膜や転送電極などによる光のケラレ等の受光性能の低下が抑制できる。これにより、感度低下やＦ値依存性を解消することができる。
【００３１】
また、画素部１０と周辺回路部２０との間に接続部３０を形成することで、接続部３０の傾斜面に配線を形成することができ、例えば、スルーホールなどを形成して導通を図る構成と比較して、格段に配線構造を簡略化できる。
【００３２】
上記の効果は、ＣＣＤ型の固体撮像素子に限らず、例えばＣＭＯＳ型の固体撮像素子についても同様である。
【００３３】
次に、本発明にかかる固体撮像素子の他の実施の形態を説明する。
図５は、図３に示す周辺回路部における層間絶縁膜の端部を階段状にした様子を示す断面図である。
図５に示すように、フィールド絶縁膜が除去されたシリコン基板１表面に絶縁層として平坦化層３を形成した後、この平坦化層３上に層間絶縁膜７７を形成する際、撮像部１０と周辺回路部２０との間で層間配線層７７の端部に階段状の段差が生じるようにする。つまり、層間絶縁膜７７をエッチングによりパターニングする際に、撮像部１０と周辺回路部２０に対する境界位置をずらしてマスク処理することで、撮像部１０から周辺回路部２０に向けて徐々に厚膜となる階段状の段付き部Ｅ１，Ｅ２，Ｅ３を形成する。
【００３４】
この構成によれば、層間絶縁膜７７の段付き部Ｅ１，Ｅ２，Ｅ３によって、巨視的には滑らかに撮像部１０と周辺回路部２０とが接続される。これにより、局所的な段差が軽減されて、後段の製造プロセスにおける成膜品質が向上し、固体撮像素子の感度や色調の均一性がさらに改善される。
【００３５】
ここで、上記構成の固体撮像素子に対する出力部付近の一構成例を図６に示す。
図６は水平転送路１５の終端部と出力部１７（図１参照）の要部拡大平面図である。
水平電荷転送路１５のチャネル領域ＣＨは、終端に近づくにつれ次第に幅を減少させ、やがて一定の幅となってフローティングディフュージョンＦＤの高濃度不純物領域３１を囲むように続く。チャネル領域ＣＨの上方には、第１多結晶シリコン転送電極Ｐ１、第２多結晶シリコン転送電極Ｐ２が配置されている。
【００３６】
左端の第１多結晶転送電極Ｐ１の左側には、多結晶シリコン層によって出力ゲート電極３３が形成されている。出力ゲート３３から一定距離離れた位置のチャネル領域ＣＨ内にフローティングディフュージョンＦＤのＮ＋型高濃度不純物領域３１が形成されている。シリコン基板１の表面には酸化シリコン層が形成されるが、この高濃度不純物領域３１上には開口を有している。
【００３７】
一方、チャネル領域ＣＨに隣接する位置に、埋め込み型の不純物拡散層からなる配線３５が形成されている。ＦＤの高濃度不純物領域３１は、酸化シリコン層の開口を通じてゲート電極３７の一端側に接続されており、ゲート電極３７の他端側は配線３５の上に配置されている。配線３５は、ソース電位ＶＳＳに接続される配線３５Ａと、出力ドレインＯＤ（ドレイン電位ＶＤＤ）への配線３５Ｂとを有する。
【００３８】
また、ＦＤ領域に転送された電荷をリセット廃棄するため、高濃度不純物領域３１より先方にはリセットトランジスタ３９が形成されている。すなわち、チャネル領域ＣＨが高濃度不純物領域３１の先方に延在され、この延設されたチャネル領域ＣＨを横断するようにリセットゲートＲＳへのゲート電極４１が形成されている。リセットゲートＲＳへの電極４１を挟んだチャネル領域ＣＨの図中左側には、リセットドレインＲＤへの配線４３が形成されている。また、電極４１のチャネル領域ＣＨとは反対側の端部にはリセットゲートＲＳへの配線４５が接続されている。リセットドレインＲＤに電圧を印加し、リセットゲートＲＳに電圧を印加してフローティングディフュージョンＦＤの電荷を引き抜くことにより、フローティングディフュージョンＦＤの電荷がクリアされる。なお、図６に示したゲート電極や配線の線幅や形状、面積等は概念的に示すものであり、正確なものではない。
【００３９】
上記の配線３５Ａ，３５Ｂ、４３，４５は、接続部３０を通じて周辺回路部２０まで延設されており、周辺回路部２０において出力ドレインＯＤ、リセットドレインＲＤ、リセットゲートＲＳ等に接続されている。
【００４０】
撮像部１０と周辺回路部２０との間の接続部３０においては、前述のようにフィールド絶縁膜により形成されたシリコン基板の傾斜面に沿って、Ａｓ＋やＰ＋等のイオン注入により形成されたＮ型高濃度不純物拡散層からなる各配線３５Ａ，３５Ｂ、４３，４５（これらの配線は出力部の一例であり、この他にも複数の配線が存在する）が敷設される。なお、シリコン基板と配線３５Ａ，３５Ｂ、４３，４５との間には適宜な絶縁層が介装される。
【００４１】
また、各配線３５Ａ，３５Ｂ、４３，４５は、不純物拡散層からなる配線とする代わりに、ポリシリコン、又はアルミやＷ、Ｍｏなど高融点金属等の金属配線からなる配線、あるいはこれらの組み合わせで形成することもできる。この構成によれば、製造プロセスを簡略化できる。
【産業上の利用可能性】
【００４２】
以上のように、本発明の固体撮像素子は、周辺回路部が半導体基板の撮像部より低い位置に形成されており、積層配線を含む周辺回路部と撮像部とを同一のウェハ上に形成する場合であっても、チップ内の高低差が低減されることで、カラーフィルタなどの膜厚ムラを抑制できるため、固体撮像素子の感度や色調の均一性を保持できる。また、撮像部でケラレ等の受光性能の低下が抑制でき感度低下やＦ値依存性を解消可能となる。このため高品位なデジタルカメラなどの固体撮像装置に対して本発明を適用することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明に係る固体撮像素子の概念的な平面図である。
【図２】図１に示すＡ−Ｂ断面を示す一部拡大断面図である。
【図３】フィールド絶縁膜による段部を複数形成した様子を示す図２と同位置の断面図である。
【図４】図３のＣ、Ｄ部におけるフィールド絶縁膜による段部の形成手順（ａ）〜（ｄ）を示す説明図である。
【図５】図３に示す周辺回路部における層間絶縁膜の端部を階段状にした様子を示す断面図である。
【図６】水平転送路の終端部と出力部の要部拡大平面図である。
【図７】従来の固体撮像素子の構造例を示す断面図である。
【符号の説明】
【００４４】
１  半導体基板
３  平坦化層
１０  撮像部
１１  光電変換部
１３  垂直電荷転送路
１５  水平電荷転送路
１７  出力部
２０  周辺回路部
３０  接続部
３１  高濃度不純物領域
３３  出力ゲート電極
３５，３５Ａ，３５Ｂ  配線
３７  ゲート電極
３９  リセットトランジスタ
４１  ゲート電極
４３  リセットドレインへの配線
４５  リセットゲートへの配線
７５  メタル配線
７７  層間絶縁膜
７９  絶縁膜
８１  フィールド絶縁膜
８３，８５，８７  段部
９１  シリコン酸化膜
９３  シリコン窒化膜
１００  固体撮像素子
ＣＨ  チャネル領域
Ｅ１，Ｅ２，Ｅ３  段付き部
【図１】
2008198828.tif 000003
【図２】
2008198828.tif 000004
【図３】
2008198828.tif 000005
【図４】
2008198828.tif 000006
【図５】
2008198828.tif 000007
【図６】
2008198828.tif 000008
【図７】
2008198828.tif 000009