(57)【要約】【課題】光電流の出力を大きくするとともに出力のばらつきを小さくすることを可能にする。【解決手段】ｐ型半導体領域と、ｎ型半導体領域と、前記ｐ型半導体領域と前記ｎ型半導体領域との間に形成され、前記ｐ型半導体領域および前記ｎ型半導体領域よりも不純物の濃度が低いｉ型半導体領域と、前記ｐ型半導体領域に接続されるアノード電極と、前記ｎ型半導体領域に接続されるカソード電極と、を備えている横型ｐｉｎ構造の光センサ素子において、前記アノード電極と前記カソード電極との間の逆バイアス電圧をＶｄ、とし、前記逆バイアス電圧Ｖｄが飽和電圧よりも小さい第１領域におけるＩｐ−Ｖｄ特性のＶｄ＝０での接線と、前記逆バイアス電圧Ｖｄが飽和電圧Ｖｓａｔ以上の第２領域におけるＩｐ−Ｖｄ特性の直線との交点における逆バイアス電圧ＶｄをＶ１とすると、前記光電流の検出時に印加する逆バイアス電圧Ｖｂは      Ｖ１＜Ｖｂ＜Ｖｓａｔを満たす。【選択図】図４
2008226903.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたｐ型半導体領域と、
前記基板上に形成されたｎ型半導体領域と、
前記ｐ型半導体領域と前記ｎ型半導体領域との間の前記基板上に形成され、前記ｐ型半導体領域および前記ｎ型半導体領域よりも不純物の濃度が低いｉ型半導体領域と、
前記ｐ型半導体領域、前記ｎ型半導体領域、および前記ｉ型半導体領域を覆うように形成された絶縁膜と、
前記絶縁膜上に形成され前記ｐ型半導体領域に接続されるアノード電極と、
前記絶縁膜上に形成され前記ｎ型半導体領域に接続されるカソード電極と、
を備え、
前記アノード電極と前記カソード電極との間の逆バイアス電圧をＶｄ、前記ｉ型半導体領域に光を照射した際に前記アノード電極と前記カソード電極との間に流れる光電流をＩｐ、Ｉｐ−Ｖｄ特性における飽和電圧をＶｓａｔとし、前記逆バイアス電圧Ｖｄが飽和電圧Ｖｓａｔよりも小さい第１領域におけるＩｐ−Ｖｄ特性のＶｄ＝０での接線と、前記逆バイアス電圧Ｖｄが飽和電圧Ｖｓａｔ以上の第２領域におけるＩｐ−Ｖｄ特性の直線との交点における逆バイアス電圧ＶｄをＶ１とすると、
前記光電流の検出時に印加する逆バイアス電圧Ｖｂは
Ｖ１＜Ｖｂ＜Ｖｓａｔ
を満たすことを特徴とする光センサ素子。
【請求項２】
基板と、
前記基板上に形成されたｐ型半導体領域と、
前記基板上に形成されたｎ型半導体領域と、
前記ｐ型半導体領域と前記ｎ型半導体領域との間の前記基板上に形成され、前記ｐ型半導体領域および前記ｎ型半導体領域よりも不純物の濃度が低いｉ型半導体領域と、
前記ｐ型半導体領域、前記ｎ型半導体領域、および前記ｉ型半導体領域を覆うように形成された絶縁膜と、
前記絶縁膜上に形成され前記ｐ型半導体領域に接続されるアノード電極と、
前記絶縁膜上に形成され前記ｎ型半導体領域に接続されるカソード電極と、
を備え、
前記アノード電極と前記カソード電極との間の逆バイアス電圧をＶｄ、前記ｉ型半導体領域に光を照射した際に前記アノード電極と前記カソード電極との間に流れる光電流をＩｐ、Ｉｐ−Ｖｄ特性における飽和電圧をＶｓａｔとすると、
前記光電流の検出時に印加する逆バイアス電圧Ｖｂは
Ｖｓａｔ＜Ｖｂ＜１．２×Ｖｓａｔ
を満たすことを特徴とする光センサ素子。
【請求項３】
前記ｐ型半導体領域、前記ｎ型半導体領域、および前記ｉ型半導体領域は多結晶シリコンであることを特徴とする請求項１または２記載の光センサ素子。
【請求項４】
前記ｉ型半導体領域は、前記ｐ型半導体領域よりも不純物濃度の低いｐ−型半導体領域となっていることを特徴とする請求項１乃至３のいずれかに記載の光センサ素子。
【請求項５】
前記ｉ型半導体領域は、前記ｎ型半導体領域よりも不純物濃度の低いｎ−型半導体領域となっていることを特徴とする請求項１乃至３のいずれかに記載の光センサ素子。
【請求項６】
前記絶縁膜と、前記ｐ型半導体領域、前記ｎ型半導体領域、および前記ｉ型半導体領域との間に、前記ｐ型半導体領域、前記ｎ型半導体領域、および前記ｉ型半導体領域を覆うように形成されたゲート絶縁膜と、前記ｉ型半導体領域の一部の領域を覆うように前記ゲート絶縁膜上に設けられたゲート電極とを更に備えていることを特徴とする請求項１乃至５のいずれかに記載の光センサ素子。
【請求項７】
ｐ型半導体領域と、ｎ型半導体領域と、前記ｐ型半導体領域と前記ｎ型半導体領域との間に形成され、前記ｐ型半導体領域および前記ｎ型半導体領域よりも不純物の濃度が低いｉ型半導体領域と、前記ｐ型半導体領域に接続されるアノード電極と、前記ｎ型半導体領域に接続されるカソード電極と、を備えている横型ｐｉｎ構造の光センサ素子を駆動する光センサ素子の駆動方法において、
前記アノード電極と前記カソード電極との間の逆バイアス電圧をＶｄ、前記ｉ型半導体領域に光を照射した際に前記アノード電極と前記カソード電極との間に流れる光電流をＩｐ、Ｉｐ−Ｖｄ特性における飽和電圧をＶｓａｔとし、前記逆バイアス電圧Ｖｄが飽和電圧Ｖｓａｔよりも小さい第１領域におけるＩｐ−Ｖｄ特性のＶｄ＝０での接線と、前記逆バイアス電圧Ｖｄが飽和電圧Ｖｓａｔ以上の第２領域におけるＩｐ−Ｖｄ特性の直線との交点における逆バイアス電圧ＶｄをＶ１とすると、
前記光電流の検出時に
Ｖ１＜Ｖｂ＜Ｖｓａｔ
を満たす逆バイアス電圧Ｖｂが印加することを特徴とする光センサ素子の駆動方法。
【請求項８】
ｐ型半導体領域と、ｎ型半導体領域と、前記ｐ型半導体領域と前記ｎ型半導体領域との間に形成され、前記ｐ型半導体領域および前記ｎ型半導体領域よりも不純物の濃度が低いｉ型半導体領域と、前記ｐ型半導体領域に接続されるアノード電極と、前記ｎ型半導体領域に接続されるカソード電極と、を備えている横型ｐｉｎ構造の光センサ素子を駆動する光センサ素子の駆動方法において、
前記アノード電極と前記カソード電極との間の逆バイアス電圧をＶｄ、前記ｉ型半導体領域に光を照射した際に前記アノード電極と前記カソード電極との間に流れる光電流をＩｐ、Ｉｐ−Ｖｄ特性における飽和電圧をＶｓａｔとすると、
前記光電流の検出時に
Ｖｓａｔ＜Ｖｂ＜１．２×Ｖｓａｔ
を満たす逆バイアス電圧Ｖｂを印加することを特徴とする光センサ素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、横型ｐｉｎ構造ダイオード型の光センサ素子およびその駆動方法に関する。
【背景技術】
【０００２】
近年、基板上にＣＶＤ法などにより成膜した多結晶シリコンやアモルファスシリコンを用いた光検出素子（例えば、フォトダイオード）の開発が盛んにおこなわれており、フォトダイオードを基板上にマトリクス状に配置することで、平面型の照度検出器が実現されている。液晶ディスプレイなどに用いられている薄膜トランジスタ（ＴＦＴ）アレイの技術を転用することで、これらのフォトダイオードをガラス基板などの上に形成することができる。
【０００３】
従来の一般的なフォトダイオードでは、ｐｉｎ構造を基板に垂直に配置した縦型ｐｉｎ構造や、ｐｉｎ構造を基板に平行に配置した横型ｐｉｎ構造において逆バイアスを印加しておき、光を照射した際の光電流を測定することで光の照度を検出していた（例えば、特許文献１参照）。
【特許文献１】特開２００５−７９４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、縦型ｐｉｎ構造では、フォトダイオード駆動用のＴＦＴと同一のプロセスで形成することができないために、工程数が増加する、という課題があった。
【０００５】
一方、横型ｐｉｎ構造では、フォトダイオード駆動用のＴＦＴと同一のプロセスで形成することは可能であるが、光電流の大きさが小さくなる、という課題があった。また、光電流を大きくするために、フォトダイオードの受光部であるｉ領域のｐ領域とｎ領域で挟まれた方向の長さを長くした場合、同じ構造のフォトダイオードの間で光電流の値がばらつく、といった課題があった。
【０００６】
本発明は、上記事情を考慮してなされたものであって、光電流の出力が大きくかつ出力のばらつきを小さくすることのできる光センサ素子およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第１の態様による光センサ素子は、基板と、前記基板上に形成されたｐ型半導体領域と、前記基板上に形成されたｎ型半導体領域と、前記ｐ型半導体領域と前記ｎ型半導体領域との間の前記基板上に形成され、前記ｐ型半導体領域および前記ｎ型半導体領域よりも不純物の濃度が低いｉ型半導体領域と、前記ｐ型半導体領域、前記ｎ型半導体領域、および前記ｉ型半導体領域を覆うように形成された絶縁膜と、前記絶縁膜上に形成され前記ｐ型半導体領域に接続されるアノード電極と、前記絶縁膜上に形成され前記ｎ型半導体領域に接続されるカソード電極と、を備え、前記アノード電極と前記カソード電極との間の逆バイアス電圧をＶｄ、前記ｉ型半導体領域に光を照射した際に前記アノード電極と前記カソード電極との間に流れる光電流をＩｐ、Ｉｐ−Ｖｄ特性における飽和電圧をＶｓａｔとし、前記逆バイアス電圧Ｖｄが飽和電圧Ｖｓａｔよりも小さい第１領域におけるＩｐ−Ｖｄ特性のＶｄ＝０での接線と、前記逆バイアス電圧Ｖｄが飽和電圧Ｖｓａｔ以上の第２領域におけるＩｐ−Ｖｄ特性の直線との交点における逆バイアス電圧ＶｄをＶ１とすると、
前記光電流の検出時に印加する逆バイアス電圧Ｖｂは
Ｖ１＜Ｖｂ＜Ｖｓａｔ
を満たすことを特徴とする。
【０００８】
また、本発明の第２の態様による光センサ素子は、基板と、前記基板上に形成されたｐ型半導体領域と、前記基板上に形成されたｎ型半導体領域と、前記ｐ型半導体領域と前記ｎ型半導体領域との間の前記基板上に形成され、前記ｐ型半導体領域および前記ｎ型半導体領域よりも不純物の濃度が低いｉ型半導体領域と、前記ｐ型半導体領域、前記ｎ型半導体領域、および前記ｉ型半導体領域を覆うように形成された絶縁膜と、前記絶縁膜上に形成され前記ｐ型半導体領域に接続されるアノード電極と、前記絶縁膜上に形成され前記ｎ型半導体領域に接続されるカソード電極と、を備え、
前記アノード電極と前記カソード電極との間の逆バイアス電圧をＶｄ、前記ｉ型半導体領域に光を照射した際に前記アノード電極と前記カソード電極との間に流れる光電流をＩｐ、Ｉｐ−Ｖｄ特性における飽和電圧をＶｓａｔとすると、
前記光電流の検出時に印加する逆バイアス電圧Ｖｂは
Ｖｓａｔ＜Ｖｂ＜１．２×Ｖｓａｔ
を満たすことを特徴とする。
【０００９】
また、本発明の第３の態様による光センサ素子の駆動方法は、ｐ型半導体領域と、ｎ型半導体領域と、前記ｐ型半導体領域と前記ｎ型半導体領域との間に形成され、前記ｐ型半導体領域および前記ｎ型半導体領域よりも不純物の濃度が低いｉ型半導体領域と、前記ｐ型半導体領域に接続されるアノード電極と、前記ｎ型半導体領域に接続されるカソード電極と、を備えている横型ｐｉｎ構造の光センサ素子を駆動する光センサ素子の駆動方法において、
前記アノード電極と前記カソード電極との間の逆バイアス電圧をＶｄ、前記ｉ型半導体領域に光を照射した際に前記アノード電極と前記カソード電極との間に流れる光電流をＩｐ、Ｉｐ−Ｖｄ特性における飽和電圧をＶｓａｔとし、前記逆バイアス電圧Ｖｄが飽和電圧Ｖｓａｔよりも小さい第１領域におけるＩｐ−Ｖｄ特性のＶｄ＝０での接線と、前記逆バイアス電圧Ｖｄが飽和電圧Ｖｓａｔ以上の第２領域におけるＩｐ−Ｖｄ特性の直線との交点における逆バイアス電圧ＶｄをＶ１とすると、
前記光電流の検出時に
Ｖ１＜Ｖｂ＜Ｖｓａｔ
を満たす逆バイアス電圧Ｖｂが印加することを特徴とする。
【００１０】
また、本発明の第４の態様による光センサ素子の駆動方法は、ｐ型半導体領域と、ｎ型半導体領域と、前記ｐ型半導体領域と前記ｎ型半導体領域との間に形成され、前記ｐ型半導体領域および前記ｎ型半導体領域よりも不純物の濃度が低いｉ型半導体領域と、前記ｐ型半導体領域に接続されるアノード電極と、前記ｎ型半導体領域に接続されるカソード電極と、を備えている横型ｐｉｎ構造の光センサ素子を駆動する光センサ素子の駆動方法において、
前記アノード電極と前記カソード電極との間の逆バイアス電圧をＶｄ、前記ｉ型半導体領域に光を照射した際に前記アノード電極と前記カソード電極との間に流れる光電流をＩｐ、Ｉｐ−Ｖｄ特性における飽和電圧をＶｓａｔとすると、
前記光電流の検出時に
Ｖｓａｔ＜Ｖｂ＜１．２×Ｖｓａｔ
を満たす逆バイアス電圧Ｖｂを印加することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、光電流の出力を大きくすることができるとともに出力のばらつきを小さくすることができる。
【発明を実施するための最良の形態】
【００１２】
まず、本発明の実施形態を説明する前に、本発明に至った経緯について説明する。
【００１３】
本発明者達は、同じ横型ｐｉｎ構造のフォトダイオードの間で光電流の値がばらつくことについて詳細に調べた。すると、以下のことがわかったので、これを、図面を参照して説明する。
【００１４】
まず、横型ｐｉｎ構造のフォトダイオードの代表的な構成の断面を図８に示す。基板上１０１上に絶縁膜からなるアンダーコート層１０２が設けられ、アンダーコート層１０２上に、多結晶シリコンからなるｐ型の不純物が高濃度に注入されたｐ型半導体領域（以下、ｐ＋領域と記す）１０３、不純物の濃度が低いｉ型半導体領域（以下、ｉ領域と記す）１０４、ｎ型の不純物が高濃度に注入されたｎ型半導体領域（以下、ｎ＋領域と記す）１０５が形成されている。ｉ領域はｐ型の不純物が低濃度に注入されたｐ型半導体（以下、ｐ−と記す）、あるいはｎ型の不純物が低濃度に注入されたｎ型半導体（以下、ｎ−と記す）としてもよい。ｐ＋領域およびｎ＋領域のキャリア濃度は１×１０１８ｃｍ−３以上、ｉ領域のキャリア濃度は１×１０１７ｃｍ−３以下とすればよい。
【００１５】
ｐ＋領域１０３、ｉ領域１０４、およびｎ＋領域１０５を覆うようにシリコン酸化膜１０６が形成されており、シリコン酸化膜１０６上には、シリコン酸化膜１０８が形成されている。このシリコン酸化膜１０８上には金属などからなるアノード電極１０９、カソード電極１１０が形成されている。アノード電極１０９はシリコン酸化膜１０８およびシリコン酸化膜１０６に設けられたコンタクト１１２を介してｐ＋領域１０３と接続され、カソード電極１１０はシリコン酸化膜１０８およびシリコン酸化膜１０６に設けられたコンタクト１１３を介してｎ＋領域１０５と接続されている。シリコン酸化膜１０６、アノード電極１０９、カソード電極１１０の上にはシリコン窒化膜１１１が形成されている。上記構造をとることで、多結晶シリコンのｐ＋領域１０３、ｉ領域１０４、ｎ＋領域１０５を有するｐｉｎ型のダイオード１１４が形成される。
【００１６】
続いて、フォトダイオード１１４の駆動原理について簡単に説明する。アノード電極１０９に対してカソード電極１１０に正の電圧を印加した場合、ダイオード１１４に対しては逆バイアス電圧がかかる。ｉ領域１０４がｎ−の場合、ｐ＋領域１０３とｉ領域１０４の境界からｉ領域１０４に空乏層が広がる。一方、ｉ領域１０４がｐ−の場合、ｎ＋領域１０５とｉ領域１０４の境界からｉ領域１０４に空乏層が広がる。ダイオード１１４に光を照射しない暗状態ではアノード電極１０９とカソード電極１１０の間に微小な暗電流が流れる。ｉ領域１０４に光を照射した状態で逆バイアス電圧を印加すると、ｉ領域１０４の空乏層において光を吸収することにより発生した電子と正孔のキャリアが、ｉ領域１０４に生じた電界によって移動し、電子はカソード電極１１０に、正孔はアノード電極１０９に到達するために光電流として検出することができる。光照射により発生するキャリアの数は照射した光の量にほぼ比例するので、光電流の大きさを測定することで照度を測定することが可能となり、ダイオードを照射光強度の測定素子として用いることができる。
【００１７】
フォトダイオードに照射する照射光強度と、フォトダイオードに印加する逆バイアス電圧Ｖｄ、出力である光電流Ｉｐについて本発明者達が詳細に調べたところ、光電流Ｉｐと逆バイアス電圧Ｖｄ、およびｐ型半導体領域とｎ型半導体領域で挟まれる方向のｉ型半導体領域の長さＬｉの間に相関があることを新たに見出したので、これを説明する。
【００１８】
図９に、光電流Ｉｐの逆バイアス電圧Ｖｄ依存性を示す。この図９からわかるように、光電流Ｉｐは逆バイアス電圧Ｖｄが小さい領域では単調増加し、逆バイアス電圧Ｖｄがある一定の値より大きい場合ではほぼ一定の値となる。光電流Ｉｐがほぼ一定の値となるときの逆バイアス電圧Ｖｄを飽和電圧Ｖｓａｔ、そのときの光電流Ｉｐを飽和電流Ｉｓａｔとする。飽和電圧の定義としては、色温度３０００Ｋ、照度１０００Ｌｘのハロゲン光を幅Wμｍのフォトダイオードに照射した際に、光電流Ｉｐの増加量ｄＩｐを逆バイアス電圧Ｖｄの増加量ｄＶｄで割った値ｄＩｐ／ｄＶｄが
（ｄＩｐ／ｄＶｄ）＜α×Ｗ               （１）
となる電圧とすればよい。ここで、αは定数であり、例えば１×１０−１３Ａ／Ｖ／μｍとすればよい。
【００１９】
逆バイアス電圧Ｖｄが飽和電圧Ｖｓａｔより大きい場合には、ｉ領域の空乏層に発生したキャリアはほとんど全てアノード電極やカソード電極に到達するため、逆バイアス電圧Ｖｄにほとんど依存せず、
Ｉｐ＝Ｉｓａｔ               （２）
と近似できる。図９の（ＩＩ）で示される領域を照射光律速領域と定義する。
【００２０】
飽和電流Ｉｓａｔの値は、ｉ領域の空乏層に単位時間当たりに発生する電荷量とほぼ等しく、単色光の場合は単位面積あたりの照射光強度Ｐ、ｉ領域の空乏層の面積Ｓ、電子の電荷ｑ、光吸収時の量子効率η、光の波長λ、光の速度ｃ、プランク定数ｈを用いて
Ｉｓａｔ＝（Ｐ×Ｓ×η×ｑ×λ）／（ｈ×ｃ）       （３）
と表すことができ、ｉ領域の空乏層の面積Ｓに比例する。単色光ではない場合でも、飽和電流Ｉｓａｔがｉ領域の空乏層の面積Ｓに比例する。
【００２１】
一方、逆バイアス電圧Ｖｄが飽和電圧Ｖｓａｔより小さい場合には、ｉ領域に発生したキャリアのうち、アノード電極やカソード電極に到達したキャリアのみ光電流Ｉｐとして検出することができ、逆バイアス電圧Ｖｄが小さくなるとともに光電流Ｉｐも減少する。図９で（Ｉ）で示される領域を寿命律速領域と定義する。寿命律速領域で逆バイアス電圧Ｖｄが小さくなると光電流Ｉｐが小さくなる、という現象は、キャリアの再結合による電流取出し効率の低下により説明できる。
【００２２】
キャリアの再結合は、ｉ領域に発生した光キャリアが、ドリフト中に粒界にある準位などにトラップされるため、電流として取り出せなくなる、という現象である。逆バイアス電圧Ｖｄを印加した場合にｉ領域の電荷に印加される電界強度Ｅｉは
Ｅｉ＝Ｖｄ／Ｌｉ                         （４）
で表される。ｉ領域の端部に生じた光キャリアがＬｉだけドリフトするのに要する時間ｔ１は、キャリアの移動度をμとすると
ｔ１＝Ｌ１／（μ×Ｅｉ）＝Ｌｉ２／（μ×Ｖｄ）         （５）
となり、キャリアの再結合の寿命τがｔ１より短ければ、発生した光キャリアがトラップされてしまう。
【００２３】
ｉ領域の長さＬｉを変化させた場合の飽和電流Ｉｓａｔを図１０に示す。飽和電流ＩｓａｔはＬｉにほぼ比例しているが、これは式（３）から説明できる。また、このモデルに従えば、キャリアの再結合の寿命τ、移動度μが一定だとすれば、飽和電圧Ｖｓａｔは式（５）においてｔ１がτに等しい時の逆バイアス電圧Ｖｄの値として求められるため、ｉ領域の長さＬｉの関数として
Ｖｓａｔ＝Ｌｉ２／（μ×τ）           （６）
と表すことができる。ｉ領域の長さＬｉを変化させて測定したＩｐ−Ｖｄ曲線から式（１）より求めた飽和電圧Ｖｓａｔと、式（６）に対してμ、τを定数として計算して求めた飽和電圧Ｖｓａｔを図１１に示す。測定値から求めた飽和電圧Ｖｓａｔが計算値とよく一致しており、寿命律速領域ではキャリアの再結合寿命により光電流Ｉｐが逆バイアス電圧Ｖｄに依存して決まることが新たに明らかとなった。
【００２４】
逆バイアス電圧Ｖｄが小さい寿命律速領域ではｉ領域の長さＬｉに生じた電子および正孔のキャリアのうち、ｎ＋領域１０５の近傍にある電子およびｐ＋領域１０３の近傍にある正孔のみが電流として取り出すことができ、その他のキャリアは再結合により消滅してしまう。逆バイアス電圧Ｖｄを大きくすると、一定の時間の間にキャリアが移動できる距離は逆バイアス電圧Ｖｄにほぼ比例して長くなる。このため、寿命律速領域の光電流Ｉｐ１は逆バイアス電圧Ｖｄにほぼ比例する項を含むため、式（７）のような形で表すことができる。
Ｉｐ１＝Ａ×Ｖｄ＋Ｂ                        （７）
ここでＡ、Ｂはそれぞれ定数である。また、逆バイアス電圧Ｖｄが飽和電圧Ｖｓａｔより大きい照射光律速領域では、光電流Ｉｐは逆バイアス電圧Ｖｄの大きさにほとんど依存せず、一定の値となるため、照射光律速領域での光電流Ｉｐ２は式（２）より
Ｉｐ２＝Ｃ＝Ｉｓａｔ                      （８）
ここでＣは定数である。実際には寿命律速領域でも逆バイアス電圧Ｖｄが飽和電圧Ｖｓａｔに近づくにつれて、二つの領域の間を遷移するため、光電流Ｉｐの値は式（７）からずれてしまう。
【００２５】
上述のように、光電流Ｉｐの逆バイアス電圧Ｖｄに対する依存性は、照射光律速領域と寿命律速領域に分類できることがわかった。
【００２６】
さらに、本発明者達は、特性Ｖｄ−Ｉｐの照射光律速領域と寿命律速領域の間で、光センサ素子間の光電流Ｉｐのばらつきが大きく変動することを新たに見出した。ここで、光電流Ｉｐの素子間のばらつきとは、同じ形状となるよう作製した光センサ素子に対し、同じ照度の光を照射し、同じ逆バイアス電圧Ｖｄを印加した場合に、出力として得られる光電流Ｉｐの大きさのばらつきを指す。ばらつきの指標として、電流値の絶対値の大きさによらない指標を導入する必要があるため、同じ形状となるよう作製した複数の光センサ素子に対し、同じ照度の光を照射し、同じ逆バイアス電圧を印加して光電流を測定した際の光電流の標準偏差をσＩ、光電流Ｉｐの平均値をＩａｖｅとしたときに、次の式（９）で決まるξをばらつきの大きさの指標とした。
ξ＝σＩ／Ｉａｖｅ                 （９）
【００２７】
ξの逆バイアス電圧Ｖｄに対する依存性を調べたところ、図１２に示すようにξとＶｄの関係も２つの領域に分けられ、図９の寿命律速領域に相当するＶｄの領域ではばらつきが大きい一方、照射光律速領域に相当するＶｄの領域ではばらつきが小さく、ほぼ一定値となることを見出した。寿命律速領域の中でも、式（７）と式（８）の交点で求まるＶ１に対し、
Ｖ１＜Ｖｄ＜Ｖｓａｔ               （１０）
となる、遷移領域では、逆バイアス電圧ＶｄがＶ１より小さい領域よりもばらつきξが大幅に低減することが分かった。
【００２８】
ばらつきの原因としては、半導体膜や絶縁膜、電極など、素子を構成する各要素部分の基板面内方向および膜厚方向でのサイズのばらつき、各要素部分の膜質のばらつきなどが想定される。照射光律速領域でのばらつきが小さいことから、素子間でのｉ領域の面積Ｓ、光吸収時の量子効率ηのばらつきは小さいと考えられる。一方、寿命律速領域でのばらつきが大きいことから、キャリアの移動度μやキャリアの寿命τが素子間でばらついていると想定される。多結晶シリコンでは隣接する結晶粒の間に粒界が存在し、その部分に再結合中心が多数存在し、キャリアが粒界でトラップされる確率が高いが、結晶粒の大きさや再結合中心の密度を均質に制御することは非常に困難であるため、μやτが素子間で大きくばらつくことは容易に類推される。上記のような詳細な検討をおこなうことにより、フォトダイオードを寿命律速領域で使用した場合、出力である光電流がばらついてしまう、ということをはじめて見出した。
【００２９】
以下、本発明の実施形態を、図面を参照して詳細に説明する。
【００３０】
（第１実施形態）
本発明の第１実施形態による光センサ素子を説明する。本実施形態の光センサ素子は、横型ｐｉｎ構造ダイオードであって、その平面図を図１に断面図を図２に示す。
【００３１】
ガラス基板１上に、プラズマＣＶＤ(Chemical Vapor Deposition)法などによりシリコン窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）などからなるアンダーコート層２が５０ｎｍ〜２００ｎｍの厚さで成膜されている。そして、アンダーコート層２上に多結晶シリコン膜が５０ｎｍ〜１００ｎｍ程度の厚さで成膜される。この多結晶シリコン膜は、１×１０１９ｃｍ−３程度の高濃度のボロンがドープされたｐ＋領域３と、１×１０１９ｃｍ−３程度の高濃度のリンがドープされたｎ＋領域５と、ｐ＋領域３とｎ＋領域５との間に設けられｐ＋領域３およびｎ＋領域５と比較して不純物の濃度が低いｉ領域４と、からなる。ｉ領域４は、１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３程度のリンやボロンがドープされていてもよい。これらのｐ＋領域３、ｉ領域４、およびｎ＋領域５を覆うように膜厚が５０ｎｍ〜２００ｎｍ程度のシリコン酸化膜６が成膜されている。このシリコン酸化膜６上には、シリコン酸化膜８が２００ｎｍ〜６００ｎｍ程度の膜厚で形成されている。シリコン酸化膜８上には、Ｍｏ−Ｗ合金やＡｌやＭｏなどの金属などからなるアノード電極９およびカソード電極１０が４００ｎｍ〜６００ｎｍ程度の厚さで形成されている。アノード電極９はシリコン酸化膜８およびシリコン酸化膜６に設けられたコンタクト１２を介してｐ＋領域３と接続され、カソード電極１０はシリコン酸化膜８およびシリコン酸化膜６に設けられたコンタクト１３を介してｎ＋領域５と接続されている。シリコン酸化膜８、アノード電極９、およびカソード電極１０を覆うようにシリコン窒化膜１１が成膜されている。ｐ＋領域３とｎ＋領域５とに挟まれたｉ領域４の長さＬｉは２０μｍであり、Ｌｉと直交する向きでのｉ領域４の幅Ｗは６０μｍとなっている。このような構造をとることで、横型ｐｉｎ構造のフォトダイオード１４が形成されている。
【００３２】
本実施形態のフォトダイオード１４について、図３に示すように基板１の裏面より１０００Ｌｘの照射光１５を照射した場合の、フォトダイオードに印加する逆バイアス電圧Ｖｄと光電流Ｉｐとの関係を求めた結果を図４に示す。逆バイアス電圧Ｖｄが小さい寿命律速領域では逆バイアス電圧Ｖｄとともに光電流Ｉｐも増加するが、ある一定の電圧以上になるとＩｐはＶｄによらずほぼ一定となることがわかる。Ｉｐがほぼ一定となる領域を照射光律速領域とし、照射光律速領域となるＶｄの最小値を飽和電圧Ｖｓａｔとする。飽和電圧Ｖｓａｔの求め方としては、例えば色温度３０００Ｋ、照度１０００Ｌｘのハロゲン光を幅Ｗμｍのフォトダイオード１４に照射した際に、光電流Ｉｐの増加量ｄＩｐを逆バイアス電圧Ｖｄの増加量ｄＶｄで割った値ｄＩｐ／ｄＶｄが
（ｄＩｐ／ｄＶｄ）＜α×Ｗ            （１１）
となる電圧とすればよい。ここで、αは定数であり、例えば１×１０−１３Ａ／Ｖ／μｍとすればよい。
【００３３】
逆バイアス電圧Ｖｄが飽和電圧Ｖｓａｔより小さい領域として定義される寿命律速領域内でのＩｐ−Ｖｄ特性のＶｄ＝０における接線として
Ｉｐ１＝Ａ×Ｖｄ＋Ｂ           （１２）
を求めた。
【００３４】
なお、Ｉｐ−Ｖｄ特性のＶｄ＝０における接線の求め方としては、Ｖｄ＝０近辺の電圧を印加した際の光電流Ｉｐの値に対し、最小２乗法により線形近似で求めることができる。例えば、Ｖｄ＝０からＶｄ＝Ｖｓａｔ／２０の範囲を５等分し、Ｖｄ＝０、Ｖｄ＝Ｖｓａｔ／１００、Ｖｄ＝２×Ｖｓａｔ／１００、Ｖｄ＝３×Ｖｓａｔ／１００、Ｖｄ＝４×Ｖｓａｔ／１００、Ｖｄ＝５×Ｖｓａｔ／１００の６点に対して、光電流Ｉｐの値を測定して最小２乗法により線形近似をすることができる。
【００３５】
照射光律速領域での光電流Ｉｐ２はほぼ一定であり、飽和電圧Ｖｓａｔにおける光電流Ｉｐの値であるＣを定数として
Ｉｐ２＝Ｃ＝Ｉｓａｔ            （１３）
と近似できる。ｉ領域４の幅Ｗが６０μｍ、長さＬｉが２０μｍのフォトダイオードに、図３に示す矢印の方向から色温度３０００Ｋ、照度１０００Ｌｘのハロゲン光を照射した際の光電流Ｉｐの逆バイアス電圧Ｖｄ依存性から、
Ｖｓａｔ＝８Ｖ
Ａ＝３．０×１０−１１Ａ／Ｖ      （１４）
Ｂ＝２．０×１０−１１Ａ         （１５）
Ｃ＝１．７×１０−１０Ａ
と求めることができた。この値を用いて
Ｉｐ１＝Ｉｐ２
となる逆バイアス電圧ＶｄであるＶ１を求めたところ、
Ｖ１＝５．０Ｖ                 （１６）
が得られた。
【００３６】
同じ形状となるように作製した１５個のフォトダイオード１４に対して同様の測定を行い、その標準偏差をσＩ、平均値をＩａｖｅとしたときのばらつきξは
ξ＝σＩ／Ｉａｖｅ                 （１７）
と表される。このばらつきξの逆バイアス電圧Ｖｄ依存性を図５に示す。逆バイアス電圧Ｖｄが小さい寿命律速領域ではＶｄとともにξが減少し、ばらつきが小さくなっていることがわかる。光電流Ｉｐの値が逆バイアス電圧Ｖｄにほとんど依存しない照射光律速領域では、ばらつきξの値もほとんど変動していない。
【００３７】
一方、光を吸収する面積Ｓを大きくするために、ｉ領域４の長さＬｉを大きくすると、式（３）より飽和電流Ｉｓａｔが増大する一方で、式（６）により飽和電圧Ｖｓａｔも増大してしまう。逆バイアス電圧Ｖｄは消費電力やデバイスの耐圧などによる制約があるため、必要以上に大きくすることは望ましくない。飽和電圧Ｖｓａｔは式（６）に示すようにｉ領域４の長さＬｉの関数であり、逆バイアス電圧Ｖｄが飽和電圧Ｖｓａｔとなる時のｉ領域４の長さＬｉをＬｉｓａｔとすると
Ｌｉｓａｔ＝（μ×τ×Ｖｓａｔ）１／２       （１８）
と求められる。
【００３８】
光電流の検出時に印加する逆バイアス電圧Ｖｂを
Ｖ１＜Ｖｂ＜Ｖｓａｔ                       （１９）
を満たすようなｉ領域４の長さＬｉとすることにより、フォトダイオードは寿命律速領域の中でも照射光律速領域に近い遷移的な領域での動作を行なうことになる。このため、ｉ領域４の長さＬｉの長さをＬｉｓａｔよりも長くすることができ、照射光律速領域で用いるよりもｉ領域４の長さＬｉを長く取ることで光電流Ｉｐが大きくかつばらつきξを０．１まで低減したフォトダイオードを得ることができた。
【００３９】
（第２実施形態）
次に、本発明の第２実施形態はＴＦＴアレイであって、基板上に第１実施形態の横型ｐｉｎ構造ダイオード型の光センサ素子と、薄膜トランジスタとをマトリクス状に配列したＴＦＴアレイを形成し、光センサが一体形成されたＴＦＴ−ＬＣＤを実現している。
【００４０】
光電流検出時に印加する逆バイアス電圧Ｖｂを
Ｖｓａｔ＜Ｖｂ＜１．２×Ｖｓａｔ               （２０）
を満たすように、逆バイアス電圧Ｖｂを飽和電圧Ｖｓａｔよりも大きく取ることで、照射光律速領域での動作を行なうことが可能となり、光電流のばらつきξを寿命律速領域で動作させるよりも低減させることができる。飽和電圧Ｖｓａｔは素子により最大２０％程度ばらつくため、式（２０）を満たすようにｉ領域４の長さＬｉを選ぶことで、必要以上に逆バイアス電圧Ｖｂを大きくすることなく、照射光律速領域でフォトダイオードを動作することにより、ばらつきξを０．０５まで低減することができた。
【００４１】
（第３実施形態）
次に、本発明の第３実施形態による横型ｐｉｎ構造ダイオード型光センサ素子を説明する。本実施形態の光センサ素子（フォトダイオード）の平面図および断面図をそれぞれ図６、図７に示す。
【００４２】
本実施形態の光センサ素子は、図１および図２に示す第１実施形態の光センサ素子において、ｉ領域４の一部の領域を覆うようにシリコン酸化膜（ゲート絶縁膜）６上にゲート電極７を設けた構成となっている。本実施形態においては、ｉ領域４の上記一部の領域は、アノード電極９側に設けられ、ｉ領域４の長さＬｉよりも長さは短いがｉ領域４と同じ幅Ｗを有している。なお、このゲート電極７はシリコン酸化膜８によって覆われている。
【００４３】
本実施形態の光センサ素子においても、第１実施形態と同様に、光電流検出時に印加する逆バイアス電圧Ｖｂを
Ｖ１＜Ｖｂ＜Ｖｓａｔ                 （１９）
を満たすようなｉ領域４の長さＬｉとすることにより、フォトダイオードは寿命律速領域の中でも照射光律速領域に近い遷移的な領域での動作を行なうことになる。これにより、ｉ領域４の長さＬｉの長さをＬｉｓａｔよりも長くすることが可能となり、照射光律速領域で用いるよりもｉ領域４の長さＬｉを長く取ることで光電流Ｉｐが大きくかつばらつきξを０．１まで低減したフォトダイオードを得ることができた。
【００４４】
また、第２実施形態で説明したように、光電流検出時に印加する逆バイアス電圧Ｖｂを
Ｖｓａｔ＜Ｖｂ＜１．２×Ｖｓａｔ    （２０）
を満たすように、逆バイアス電圧Ｖｂを飽和電圧Ｖｓａｔよりも大きく取ることで、照射光律速領域での動作を行なうことになり、光電流Ｉｐのばらつきξを寿命律速領域で動作させるよりも低減させることができる。飽和電圧Ｖｓａｔは素子により最大２０％程度ばらつくため、式（２０）に示す条件を満たすようにｉ領域４の長さＬｉを選ぶことで、必要以上に逆バイアス電圧Ｖｄを大きくすること無く、照射光律速領域でフォトダイオードを動作することにより、ばらつきξを０．０５まで低減することができた。これは、複数個配置されたフォトダイオードに対して共通の逆バイアス電圧Ｖｄを印加する場合、素子によって飽和電圧Ｖｓａｔがばらつくため、平均的な飽和電圧Ｖｓａｔよりも大きな電圧を印加しないと、照射光律速領域で動作しないフォトダイオードが生じてしまう。一方、逆バイアス電圧Ｖｄを必要以上に大きくすることは望ましくない。飽和電圧Ｖｓａｔの、素子によるばらつきは最大２０％程度のため、逆バイアス電圧Ｖｄを１．２×Ｖｓａｔより大きくすると、全ての素子に対して飽和電圧Ｖｓａｔより大きな電圧を印加することになり、必要以上に高い逆バイアス電圧Ｖｄを印加することになる。また、逆バイアス電圧Ｖｄを飽和電圧Ｖｓａｔより大きく、１．２×Ｖｓａｔより小さい電圧を印加することで、素子の飽和電圧Ｖｓａｔがばらついた場合でも、照射光律速領域で動作する素子の割合が増加し、結果として光り電流Ｉｐのばらつきを低減することができる。
【００４５】
以上説明したように、本発明の各実施形態によれば、光電流の出力が大きくかつ出力のばらつきを小さくすることができる。
【図面の簡単な説明】
【００４６】
【図１】第１実施形態の光センサ素子の平面図。
【図２】第１実施形態の光センサ素子の断面図。
【図３】Ｉｐ−Ｖｐ特性を求めるために第１実施形態の光センサ素子に光を照射したときの断面図。
【図４】光センサ素子のＩｐ−Ｖｐ特性を示す図。
【図５】光センサ素子の光電流のばらつきの逆バイアス電圧依存性を示す図。
【図６】第３実施形態の光センサ素子の平面図。
【図７】第３実施形態の光センサ素子の断面図。
【図８】一般的な光センサ素子の断面図。
【図９】光センサ素子のＩｐ−Ｖｐ特性を示す図。
【図１０】光センサ素子の飽和電流のｉ領域の長さ依存性を示す図。
【図１１】光センサ素子の飽和電圧のｉ領域の長さ依存性を示す図。
【図１２】光センサ素子の光電流のばらつきの逆バイアス電圧依存性を示す図。
【符号の説明】
【００４７】
１  ガラス基板
２  アンダーコート層
３  ｐ＋領域
４  ｉ領域
５  ｎ＋領域
６  シリコン酸化膜
７  ゲート電極
８  シリコン酸化膜
９  アノード電極
１０  カソード電極
１１  シリコン窒化膜
１２  アノード電極とｐ＋領域を接続するコンタクト
１３  カソード電極とｎ＋領域を接続するコンタクト
１４  フォトダイオード
１５  照射光
１０１  基板
１０２  アンダーコート層
１０３  ｐ＋領域
１０４  ｉ領域
１０５  ｎ＋領域
１０６  シリコン酸化膜
１０７  ゲート電極
１０８  シリコン酸化膜
１０９  アノード電極
１１０  カソード電極
１１１  シリコン窒化膜
１１４  フォトダイオード
【図１】
2008226903.tif 000003
【図２】
2008226903.tif 000004
【図３】
2008226903.tif 000005
【図４】
2008226903.tif 000006
【図５】
2008226903.tif 000007
【図６】
2008226903.tif 000008
【図７】
2008226903.tif 000009
【図８】
2008226903.tif 000010
【図９】
2008226903.tif 000011
【図１０】
2008226903.tif 000012
【図１１】
2008226903.tif 000013
【図１２】
2008226903.tif 000014