(57)【要約】【課題】低コストで製造可能な信頼性の高い半導体装置と、当該半導体装置の製造方法を提供する。【解決手段】電極パッドが形成された半導体チップと、前記電極パッド上に形成された電気接続部材と、前記半導体チップ上に形成された絶縁層と、前記電気接続部材に接続される導電パターンと、を有する半導体装置であって、前記導電パターンには、前記電気接続部材に対応した開口部が形成されるとともに、前記開口部に埋設される導電性ペーストにより、当該導電パターンと当該電気接続部材が電気的に接続されていることを特徴とする半導体装置。【選択図】図１
2008130993.tif 000002
【特許請求の範囲】
【請求項１】
基板の半導体チップに相当する領域に形成された電極パッド上に、電気接続部材を形成する第１の工程と、
前記基板上に絶縁層と導電層を形成する第２の工程と、
前記導電層をパターンエッチングして導電パターンを形成するとともに前記電気接続部材を露出させる第３の工程と、
前記導電パターンと前記電気接続部材を導電性ペーストによって電気的に接続する第４の工程と、
前記基板を個片化する第５の工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の工程では、ボンディングワイヤによって前記電気接続部材が形成されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２の工程では、前記導電層上に別の導電層が形成され、
前記第３の工程では、前記導電層と前記別の導電層が異なる形状にパターンエッチングされることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記第３の工程では、前記別の導電層のパターンエッチングによって、外部接続端子が形成されるための電極パッドが形成されることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記第２の工程では、前記別の導電層上にさらに別の導電層が形成され、
前記第３の工程では、前記さらに別の導電層のパターンエッチングによって、外部接続端子が形成されるための導電性ポストが形成されることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記第４の工程は、
感光性導電性ペーストよりなる層を形成する工程と、
前記感光性導電性ペーストよりなる層をフォトリソグラフィ法によりパターニングする工程と、を有することを特徴とする請求項１乃至５のいずれか１項記載の半導体装置の製造方法。
【請求項７】
前記第４の工程は、
フォトリソグラフィ法によりパターニングされたマスクパターンを形成する工程と、
前記マスクパターンをマスクにして前記導電性ペーストを形成する工程と、を有することを特徴とする請求項１乃至５のいずれか１項記載の半導体装置の製造方法。
【請求項８】
電極パッドが形成された半導体チップと、
前記電極パッド上に形成された電気接続部材と、
前記半導体チップ上に形成された絶縁層と、
前記絶縁層上に形成される導電パターンと、を有する半導体装置であって、
前記導電パターンには、前記電気接続部材に対応した開口部が形成されるとともに、前記開口部に埋設される導電性ペーストにより、当該導電パターンと当該電気接続部材とが電気的に接続されていることを特徴とする半導体装置。
【請求項９】
前記電気接続部材はボンディングワイヤにより形成されることを特徴とする請求項８記載の半導体装置。
【請求項１０】
前記導電パターン上には、外部接続端子が形成されるための電極パッドまたは導電性ポストが形成されていることを特徴とする請求項８または９記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップサイズパッケージングを適用した半導体装置と、当該半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体チップのパッケージング構造は様々なタイプのものが提案されているが、例えばパッケージングの小型化に伴い、半導体チップのデバイス形成面のパッシベーション層（保護層）上に再配線（パッケージングのための配線）を形成する、いわゆるチップサイズパッケージングと呼ばれる構造が提案されていた。
【０００３】
上記のチップサイズパッケージングでは、例えば半導体チップの電極パッド上にボンディングワイヤよってバンプなどの電気接続部材を形成し、当該電気接続部材に接続される再配線を形成してパッケージング（半導体装置）を形成する方法が提案されていた。（例えば特許文献１参照）。
【特許文献１】特開平９−６４０４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記の特許文献１（特開平９−６４０４９号公報）にかかる方法では、ボンディングによって形成された電気接続部材に接続される再配線を形成する場合に、当該電気接続部材の高さ調整（レベリング）を行う必要が生じてしまう問題があった。
【０００５】
例えば、上記のボンディングワイヤによって形成される電気接続部材（バンプ）は、例えばボンディング装置を用いて形成され、ボンディングワイヤの電極パッドへの接合と、当該接合後のボンディングワイヤの切断を連続的に行うことにより形成される。
【０００６】
このため、上記のボンディングワイヤにより形成されるバンプは、形成される面（電極パッド）からの高さにばらつきが生じてしまい、そのままではバンプに接続される再配線を形成することが困難となってしまう。このため、バンプに所定の加重を加えてバンプを平坦化する工程が必要となる。
【０００７】
このようなバンプの平坦化は、通常はウェハレベルで（ダイシングによるチップの個片化前に）行われる。しかし、例えば近年主流となってきている直径が３００ｍｍのウェハでは、ウェハ面内に多数形成される上記のバンプの平坦化を行った場合に、平坦化後の高さのばらつきが大きくなってしまう問題が発生してしまう。
【０００８】
例えば、バンプの高さのばらつきが大きくなると、バンプに接続される再配線とバンプとの接続状態にばらつきが生じ、半導体装置（パッケージング）の信頼性が低下してしまう問題が生じてしまう。
【０００９】
また、上記の特許文献１（特開平９−６４０４９号公報）にかかる方法では、バンプを覆うように絶縁層を形成しているため、バンプを露出するために絶縁層を研磨する研磨工程が必要となってしまう。また、当該研磨工程の後に再配線を形成するためには、例えば無電解メッキ法を用いる場合には絶縁層の表面を荒らす処理（いわゆるデスミア処理）が必要になり、メッキ層を形成するための処理が複雑になってしまう。このため、半導体装置（パッケージ）製造のコストアップの原因となってしまう。
【００１０】
また、スパッタリング法やＣＶＤ法などにより導電層を形成することも可能であるが、これらの方法は真空処理容器を有する高価な成膜装置が必要となるため、製造コストのアップにつながり、現実的ではない。
【００１１】
そこで、本発明では、上記の問題を解決した新規で有用な半導体装置と、当該半導体装置の製造方法を提供することを統括的課題としている。
【００１２】
本発明の具体的な課題は、低コストで製造可能な信頼性の高い半導体装置と、当該半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の第１の観点では、上記の課題を、基板の半導体チップに相当する領域に形成された電極パッド上に、電気接続部材を形成する第１の工程と、前記基板上に絶縁層と導電層を形成する第２の工程と、前記導電層をパターンエッチングして導電パターンを形成するとともに前記電気接続部材を露出させる第３の工程と、前記導電パターンと前記電気接続部材を導電性ペーストによって電気的に接続する第４の工程と、前記基板を個片化する第５の工程と、を有することを特徴とする半導体装置の製造方法により、解決する。
【００１４】
また、本発明の第２の観点では、上記の課題を、電極パッドが形成された半導体チップと、前記電極パッド上に形成された電気接続部材と、前記半導体チップ上に形成された絶縁層と、前記絶縁層上に形成される導電パターンと、を有する半導体装置であって、前記導電パターンには、前記電気接続部材に対応した開口部が形成されるとともに、前記開口部に埋設される導電性ペーストにより、当該導電パターンと当該電気接続部材とが電気的に接続されていることを特徴とする半導体装置により、解決する。
【発明の効果】
【００１５】
本発明によれば、低コストで製造可能な信頼性の高い半導体装置と、当該半導体装置の製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１６】
本発明に係る半導体装置の製造方法では、１）基板の半導体チップに相当する領域に形成された電極パッド上に、電気接続部材を形成する第１の工程と、２）前記基板上に絶縁層と導電層を形成する第２の工程と、３）前記導電層をパターンエッチングして導電パターンを形成するとともに前記電気接続部材を露出させる第３の工程と、４）前記導電パターンと前記電気接続部材を導電性ペーストによって電気的に接続する第４の工程と、５）前記基板を個片化する第５の工程と、を有することを特徴としている。
【００１７】
上記の半導体装置の製造方法では、前記基板上（前記絶縁層上）に形成された前記導電パターンと、例えばバンプよりなる前記電気接続部とを前記導電性ペーストによって電気的に接続することが特徴である。また、このために前記基板上（前記絶縁層上）に形成された前記導電層をパターニング（パターンエッチング）して前記導電パターン（パターン配線）を形成するにあたって、該導電パターンに前記電気接続部材を露出させるためのパターニング（例えば導電パターンへの開口部の形成）を行っている。上記の導電性ペーストは、例えば、当該開口部を埋設するようにして、前記導電パターンと前記電気接続部との電気的な接続を行っている。
【００１８】
このため、上記の半導体装置の製造方法により形成される半導体装置は、前記電気接続部材と前記導電パターンとが電気的に接続される面積が大きくなり、かつ、前記電気接続部材と前記導電パターンとが導電性ペースト内の金属粒子により金属接合化され、該電気接続部材と該導電パターンの電気的な接続の信頼性が良好となる。
【００１９】
また、上記の製造方法によれば、前記電気接続部材と前記導電パターンの電気的な接続の信頼性が、該電気接続部材の高さのばらつきの影響を受けにくくなる。このため、例えばボンディング（ボンディングワイヤ）を用いて形成される、比較的高さのばらつきの大きいバンプなどの電気接続部材を用いて、容易な方法で接続の信頼性が良好な再配線を形成することが可能となる。また、上記の方法では、前記絶縁層から前記電気接続部材の突起部を露出させるための研削工程が不要となっている。
【００２０】
また、上記の製造方法では、メッキ液を用いるメッキ工程や、減圧処理を必要とするスパッタリング工程などが不要となっていることも特徴である。例えば、上記のメッキ工程やスパッタリング工程は、複雑な処理や高価な処理装置を必要とするため、半導体装置の製造コストを増大させる要因となる場合がある。
【００２１】
一方で本発明による製造方法では、メッキ工程やスパッタリング工程を必要とせず、単純な方法で容易に半導体装置を製造することが可能となっており、従来の方法に比べて製造コストが抑制される効果を奏する。
【００２２】
次に、上記の本発明による半導体装置の構造と、その製造方法のさらに具体的な例について、図面に基づき以下に説明する。
【実施例１】
【００２３】
図１は、実施例１による半導体装置の構造を模式的に示した断面図である。図１を参照するに、本実施例による半導体装置１００の概略は、半導体チップ１０１上に再配線（パッケージングのための配線）が形成されてなる構造となっている。上記の構造は、チップサイズパッケージング（ＣＳＰ）構造と呼ばれる場合がある。
【００２４】
上記の半導体チップ１０１のデバイス形成面にはデバイス（図示せず）に接続される電極パッド１０３が形成され、電極パッド１０３以外のデバイス形成面は保護層（パッシベーション層）１０２で覆われている。また、電極パッド１０３上には、例えばバンプよりなる電気接続部材１０４が形成されている。さらに、半導体チップ１０１上（保護層１０２上）には、絶縁層１０５が形成され、絶縁層１０５上には電気接続部材１０４と電気的に接続される導電パターン（パターン配線）１０６が形成されている。
【００２５】
さらに、導電パターン１０６上には、導電パターン１０６の一部を露出させるように絶縁層（ソルダーレジスト層）１０８が形成され、絶縁層１０８から露出する導電パターン１０６上には、例えばはんだバンプよりなる外部接続端子１０９が設置されている。
【００２６】
本実施例による半導体装置１００においては、導電パターン１０６には、電気接続部材１０４に対応した開口部１０６ａが形成されるとともに、開口部１０６ａに埋設される導電性ペースト１０７により、導電パターン１０６と電気接続部材１０４が電気的にかつ金属接合により接続されていることが特徴である。
【００２７】
このため、電気接続部材１０４（電極パッド１０３）と導電パターン１０６の電気的な接続の信頼性が良好となる効果を奏する。例えば、特開平９−６４０４９号公報に開示された発明のように、電気接続部材（バンプ）と導電パターンを係合させて電気的な接続を行う場合には、電気接続部材と導電パターンとの電気的な接続の信頼性を良好とするための十分な接触面積を確保することが困難であり、電気的な接続の信頼性を確保することが実質的に困難である。
【００２８】
一方で、本実施例による半導体装置では、上記の導電性ペースト１０７を、導電パターン１０６に形成された開口部１０６ａを埋設するように設置しているため、電気接続部材１０４と導電パターン１０６とが電気的に接続されるための接触面積が大きくなり、かつ、導電性ペースト内の金属粒子により金属接合化されたメタライズ構造を有しているため、電気的な接続の信頼性が良好となっている。
【００２９】
さらに、上記の構造では、電気接続部材１０４と導電パターン１０６の電気的な接続の信頼性が電気接続部材１０４の高さのばらつきの影響を受けにくくなり、半導体装置の信頼性が良好となっている。
【００３０】
例えば、最近主流になっている３００ｍｍウェハを用いて半導体装置を製造する場合、ウェハ（基板）や製造に用いる治具の反りを抑制して、ウェハの面内の処理、例えば電気接続部材の高さのばらつきを抑制することは困難になってきている。このため、上記の半導体装置では、その構造上の特徴により、電気接続部材１０４と導電パターン１０６の電気的な接続の信頼性が上記の製造上のばらつきの影響を受けにくくなっている。
【００３１】
また、上記の構造は、例えば、メッキ法やスパッタリング法などの複雑な処理を経ることなく、単純な方法で製造が可能である特徴を有している。上記の製造方法については、図４Ａ以下で後述する。
【００３２】
上記の構造において、例えば、保護層１０２は、Ｓｉ３Ｎ４あるいはＳｉＮ、ＳｉＯＮなどより、電極パッド１０３はＡｌより、電気接続部材１０４はＡｕバンプより、絶縁層１０５は樹脂材料（例えば、ＮＣＦ、Ｎｏｎ  ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）より、導電パターン１０６はＣｕより、導電性ペースト１０７はＡｇあるいはＣｕペーストより、絶縁層１０８はソルダーレジスト層より、外部接続端子１０９ははんだより構成されるが、上記の材料は一例であり、これらに限定されるものではない。
【００３３】
また、上記の半導体装置１００は、例えば以下に示すように変形・変更することも可能である。
【実施例２】
【００３４】
図２は、実施例２による半導体装置の構造を模式的に示した断面図である。ただし、以下の図においては、先に説明した部分には同一の符号を付し、説明を省略する場合がある（以下の実施例においても同様）。
【００３５】
図２を参照するに、本実施例による半導体装置１００Ａでは、導電パターン１０６上に、外部接続端子１０９に対応する電極パッド１１０が形成されている点が実施例１の場合（半導体装置１００）と相違し、これ以外の構造は実施例１の場合と同様である。
【００３６】
電極パッド１１０は、例えば、Ｓｎ、Ｎｉ、Ｔｉなどにより構成されるが、これらの材料に限定されるものではない。上記の電極パッド１１０は、導電パターン１０６と異なる形状に、例えば絶縁層１０８の開口部や外部接続端子１０９の形状に対応する形状にパターニングされて形成される。このように、導電パターン１０６上には、別の導電パターン（例えば電極パッド１１０）が形成されていてもよい。
【実施例３】
【００３７】
図３は、実施例３による半導体装置の構造を模式的に示した断面図である。図３を参照するに、本実施例による半導体装置１００Ｂでは、以下の２点で実施例２の場合（半導体装置１００Ａ）と相違し、これ以外の構造は実施例２の場合と同様である。
【００３８】
まず、本実施例よる半導体装置１００Ｂでは、電極パッド１１０上に、外部接続端子１０９に対応する、例えばＣｕよりなる導電性ポスト１１２が形成されている。また、ソルダーレジスト層よりなる絶縁層１０８に換えて、例えば、封止樹脂（モールド樹脂など）よりなる絶縁層１１１が形成され、絶縁層１１１が導電性ポスト１１２の側壁を覆うように形成されている。
【００３９】
上記の構造を有しているため、半導体装置１００Ｂにおいては、マザーボードなどの接続対象基板に接続される場合に、導電パターン１０６（半導体チップ１０１）および外部接続端子１０９に係る応力が緩和される効果を奏する。
【００４０】
次に、上記の半導体装置の製造方法について、実施例１による半導体装置１００，実施例２による半導体装置１００Ａ，実施例３による半導体装置１００Ｂの順で以下に説明する。
【実施例４】
【００４１】
図４Ａ〜図４Ｍは、図１に示した半導体装置１００の製造方法の一例を手順を追って示す図である。
【００４２】
まず、図４Ａに示す工程において、公知の方法により、デバイスが形成された領域１０１ａを複数（例えば格子状に）有する、基板（Ｓｉウェハ）１０１Ａを製造する。基板１０１Ａの厚さは、例えば５００μｍ乃至７７５μｍ程度とする。上記の領域１０１ａは、１つの半導体チップに相当する領域である。領域１０１ａ上には、以下に説明する工程において再配線（導電層）が形成された後、基板１０１Ａがダイシングによって切断されて半導体装置（半導体チップ）が個片化される。
【００４３】
上記の領域１０１ａの、デバイスが形成されたデバイス形成面１０１ｂには電極パッド１０３が形成されている。また、デバイス形成面１０１Ａの、電極パッド１０３以外の部分は、例えばＳｉＮ（Ｓｉ３Ｎ４）よりなる保護層（パッシベーション層）１０２により保護されている。
【００４４】
図４Ｂは、図４Ａに示す基板１０１Ａの１つの領域１０１ａを拡大して示した図である。図４Ｂ以下の図については領域１０１ａが複数形成された基板１０１Ａのうち、１つの領域１０１ａを例にとって、半導体装置の製造方法について説明する。
【００４５】
次に、図４Ｃに示す工程において、電極パッド１０３上に、例えばワイヤボンディング装置を用いて、ＡｕあるいはＣｕよりなるボンディングワイヤにより形成される電気接続部材１０４を形成する。上記のワイヤボンディング装置は、ボンディングワイヤの電極パッド１０３への接合と、当該接合後のボンディングワイヤの切断を連続的に行うことで、突起部を有するバンプよりなる電気接続部材１０４を形成する。
【００４６】
また、電気接続部材１０４としては、ＣｕやＡｕメッキ膜、無電解メッキにより形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜などを用いてもよい。
【００４７】
次に、図４Ｄに示す工程において、基板１０１Ａ上（保護層１０２上）に、例えばエポキシ系の樹脂材料よりなる絶縁層１０５を形成する。絶縁層１０５の厚さは、例えば２０μｍ乃至１００μｍ程度とする。絶縁層１０５は、例えばフィルム状の樹脂のラミネート（貼り付け）により、または、液状樹脂の塗布により形成される。また、絶縁層１０５からは、電気接続部材１０４の突起部が露出するようにされることが好ましい。
【００４８】
また、絶縁層１０５は上記の材料（ＮＣＦ）に限定されず、様々な絶縁材料（樹脂材料）を用いて形成することが可能である。例えば、絶縁層１０５として、ＮＣＰ（Ｎｏｎ  ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）や、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ、異方性導電フィルム）、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ、異方性導電ペースト）と呼ばれる樹脂材料、もしくは、通常用いられるいわゆるビルドアップ樹脂（フィラー入りのエポキシ樹脂）などを用いてもよい。
【００４９】
次に、絶縁層１０５上に、例えば薄い銅箔よりなる導電層１０６Ａを貼り付ける。また、この場合、絶縁層１０５と導電層１０６Ａが予め積層された積層構造を半導体チップ１０１（保護層１０２）上に貼り付けてもよい。導電層１０６Ａの厚さは、例えば、２乃至１８μｍとする。
【００５０】
次に、図４Ｅに示す工程において、絶縁層１０５を含む、図４Ｅに示す構造を加熱した状態で、導電層１０６Ａの上面から導電層１０６Ａを押圧して、熱硬化性の絶縁層１０５を硬化させる。ここで、導電層１０６Ａの下面と絶縁層１０５が良好に密着し、絶縁層１０５と導電層１０６Ａの密着性が良好とされる。なお、押圧・硬化後の絶縁層１０５の厚さは、例えば、１０乃至６０μｍ程度となる。
【００５１】
次に、図４Ｆに示す工程において、導電層１０６Ａをパターンエッチングして、導電パターン（パターン配線）１０６を形成するとともに、導電パターン１０６に電気接続部材を露出させる開口部１０６ａを形成する。すなわち、本工程においては、導電層１０６Ａがパターンエッチングされることで、上記の開口部１０６ａを有する導電パターン１０６が形成される。
【００５２】
上記のパターンエッチングは、所定のマスクパターン（図示せず）をマスクにしたエッチングにより行うことができる。上記のマスクパターンは、液状レジストの塗布、またはフィルム状レジストの貼り付けにより形成されたレジスト層を、公知のフォトリソグラフィ法を用いてパターニングすることで形成することができる。また、上記のパターンエッチングの後、当該マスクパターンは剥離される。
【００５３】
次に、図４Ｇ〜図４Ｋに示す工程において、上記の導電パターン１０６と、電気接続部材１０４とを導電性ペーストにより電気的に接続する。また、導電性ペーストは、例えば感光性のものと非感光性の通常の導電性ペーストがあるが、本実施例ではまず感光性ペーストを用いる方法について説明する。
【００５４】
感光性ペーストは、感光性のレジストと同様にフォトリソグラフィ法（露光・現像によるパターニング）を適用することが可能であり、微細なパターンを構成することが容易である。しかし、感光性レジストは高価な材料であるため、現像により除去される領域ができるだけ少なくなるように、すなわち感光性レジストよりなる層が形成される領域ができるだけ小さくなるようにすることが好ましい。
【００５５】
このため、以下に示すように、例えばメタルマスク（もしくはステンシルマスク）を用いることにより、開口部１０６ａを含む導電パターン１０６および絶縁層１０５上の所定の領域に感光性レジストよりなる層を形成した後、フォトリソグラフィ法によるパターニングを適用することが好ましい。すなわち、以下の例では、加工精度が粗いマスクを用いた印刷のパターニングと、加工精度の良好なフォトリソグラフィ法によるパターニングを併用することになる。
【００５６】
例えば、図４Ｇに示す工程において、開口部Ｍａが形成されたメタルマスクＭ１を導電パターン１０６上、絶縁層１０５上に設置する。この場合、開口部Ｍａからは、開口部１０６ａを含む導電パターン１０６の一部と、絶縁層１０５の一部が露出する。
【００５７】
次に、感光性導電性ペーストを印刷塗布し、開口部Ｍａに対応する導電パターン１０６上、絶縁層１０５上に感光性導電性ペーストよりなる層（ペーストパターン１０７Ａ）を形成する。ペーストパターン１０７Ａは、開口部１０６ａを埋設して、開口部１０６ａから露出する電気接続部材１０４にまで到達する。すなわち、ペーストパターン１０７Ａを介して電気接続部材１０４と導電パターン１０６とが接続されることになる。
【００５８】
次に、図４Ｈに示す工程において、メタルマスクＭ１を除去する。
【００５９】
次に、図４Ｉに示す工程において、開口部Ｍｂが形成されたフォトマスクＭ２をペーストパターン１０７Ａ上に設置する。この場合、開口部Ｍｂからは、ペーストパターン１０７Ａの一部が露出することになる。この場合、開口部Ｍｂの形状は、パターニングされる導電性ペーストの形状に対応している。
【００６０】
次に、フォトマスクＭ２に例えばＵＶ光を照射して、開口部Ｍｂから露出する感光性レジストよりなる層（ペーストパターン１０７Ａ）の一部を露光させる。
【００６１】
次に、図４Ｊに示す工程においてフォトマスクＭ２を除去し、ペーストパターン１０７Ａの現像を行った後、図４Ｋに示す工程で、加熱によるペーストパターン１０７Ａの硬化を行うことで、導電性ペースト１０７を形成することができる。
【００６２】
次に、図４Ｌに示す工程において、必要に応じて導電パターン（Ｃｕ）１０６の粗化処理もしくは黒化処理を行った後、絶縁層１０５、導電性ペースト１０７、および導電パターン１０６の一部を覆うように、ソルダーレジスト層よりなる絶縁層１０８を形成する。また、絶縁層１０８に形成される開口部１０８Ａからは、導電パターン１０６の一部が露出するようにする。
【００６３】
次に、図４Ｍに示す工程において、必要に応じて、基板１０１Ａの裏面から基板１０１の研削を行う。例えば、基板１０１Ａの厚さは１００μｍ乃至３００μｍ程度とされる。
【００６４】
さらに、必要に応じて、図１で先に示した外部接続端子（例えばはんだバンプ）１０９を、開口部１０８Ａから露出する導電パターン１０６上に形成する。
【００６５】
次に、基板１０１Ａのダイシング（切断）を行い、基板１０１Ａを、図４Ａに示した領域１０１ａ毎に個片化し、図１に示す半導体装置１００を製造することができる。
【００６６】
上記の半導体装置の製造方法では、基板１０１Ａ上（絶縁層１０２上）に形成された導電パターン１０６と、例えばバンプよりなる電気接続部１０４とを、導電性ペースト１０７によって電気的に接続していることが特徴である。
【００６７】
また、このために基板１０１Ａ上（絶縁層１０２上）に形成された導電層をパターニング（パターンエッチング）して導電パターン１０６（パターン配線）を形成するにあたって、上記のパターニングとともに、導電パターン１０６に電気接続部材１０４を露出させるための開口部１０６ａの形成（パターニング）を同時に行っている。上記の導電性ペースト１０７は、開口部１０６ａを埋設するようにして、導電パターン１０６と電気接続部１０４とを電気的に接続している。
【００６８】
このため、電気接続部材１０４と導電パターン１０６とが電気的に接続される面積が大きくなり、かつ、前記電気接続部材と前記導電パターンとが導電性ペースト内の金属粒子により金属接合化され、電気接続部材１０４と導電パターン１０６の電気的な接続の信頼性が良好となっている。
【００６９】
また、上記の製造方法によれば、電気接続部材１０４と導電パターン１０６の電気的な接続の信頼性が、電気接続部材１０４の高さのばらつきの影響を受けにくくなる。
【００７０】
例えば、特開平９−６４０４９号公報に開示された従来の半導体装置の製造方法では、ウェハの全面に形成された電気接続部材（バンプ）を平坦化する必要が生じてしまう。これは、上記の従来の方法では、バンプに係合させるように導電パターン（導電層）を形成しているためである。
【００７１】
例えば、ボンディングワイヤを用いて形成されるバンプは、１０μｍ程度は高さにばらつきが生じてしまうことが知られている。このため、従来の方法で当該バンプに接続される再配線を形成する場合には、バンプの高さを揃える、いわゆるレベリング工程を行わないと配線の接続の信頼性が低下する問題が発生してしまう。しかし、現在主流になっている大口径の３００ｍｍウェハでは、ウェハの全面にわたってバンプの平坦化を良好な精度で実施することは実質的に困難となっていた。
【００７２】
一方で、本実施例による半導体装置の製造方法では、電気接続部材１０４の直上の導電層１０６に開口部１０６ａを形成し、開口部１０６ａを導電性ペーストで埋設して電気接続部材１０４と導電パターン１０６の電気的な接続を図っている。このため、電気接続部材１０４と導電パターン１０６の電気的な接続の信頼性が、電気接続部材１０４の高さのばらつきの影響を受けにくくなっている。
【００７３】
したがって、本実施例の製造方法によれば、例えばボンディング（ボンディングワイヤ）を用いて形成される、比較的高さのばらつきの大きいバンプなどの電気接続部材１０４を用いて、容易な方法で接続の信頼性が良好な再配線を形成することが可能となる。
【００７４】
また、上記の製造方法では、メッキ液を用いるメッキ工程や、減圧処理を必要とするスパッタリング工程などが不要となって製造工程が単純となっていることも特徴である。例えば、メッキ工程では、基板をメッキ液に浸す必要があり、製造工程が複雑となってしまう問題があった。また、例えば、絶縁膜（樹脂膜）上に無電解メッキを形成する場合には、デスミア処理と呼ばれるエッチング液による絶縁膜の粗化処理が必要となり、製造工程が複雑となるともに、製造コストが上昇する要因となっていた。
【００７５】
また、スパッタリング工程が必要となると、内部が減圧状態となり、プラズマ励起が可能な高価な処理装置が必要となり、処理時間が長くなることと合わせて、半導体装置の製造コストが増大してしまう要因となってしまう。
【００７６】
一方で、本実施例による製造方法では、上記のメッキ工程やスパッタリング工程が不要となり、単純な方法で良好な信頼性を有する半導体装置を製造することが可能となっている。このため、従来の方法に比べて製造コストが抑制される効果を奏する。
【００７７】
また、上記の実施例においては、感光性の導電ペーストを用いているが、一般的で安価な導電性ペーストを用いることも可能である。次に、上記の一般的な非感光性の導電性ペーストを用いる例について説明する。
【実施例５】
【００７８】
図５Ａ〜図５Ｆは、実施例５による半導体装置の製造方法を手順を追って示す図である。但し、本実施例で特に説明しない工程は実施例４の場合と同様とする。本実施例による製造方法では、まず実施例４の図４Ａ〜図４Ｆに示した工程を実施する。
【００７９】
次に、図５Ａに示す工程において、絶縁層１０５と導電パターン１０６を覆うように、感光性のレジスト層ｍ３を形成する。レジスト層ｍ３は、液状レジストの塗布またはフィルム状レジストの貼り付けにより形成することができる。
【００８０】
次に、図５Ｂに示す工程において、フォトマスクＭ４をレジスト層ｍ３上に設置して、レジスト層ｍ３にＵＶ光を照射してレジスト層ｍ３の露光を行う。この場合、フォトマスクＭ４の形状（レジスト層ｍ３を覆う部分）は、導電性ペーストが印刷塗布される部分に対応している。
【００８１】
次に、図５Ｃに示す工程において、レジスト層ｍ３の現像を行い、開口部Ｍｃを有するマスクパターンＭ３を形成する。すなわち、マスクパターンＭ３のパターニングは、フォトリソグラフィ法によって行っている。
【００８２】
次に、図５Ｄに示す工程において、一般的な非感光性の導電性ペーストを開口部Ｍｃに対応する部分に印刷塗布し、さらに図５Ｅに示す工程において、上記の塗布された導電性ペーストを加熱により硬化させることで、導電性ペースト１０７が形成される。
【００８３】
さらに、図５Ｆに示す工程において、マスクパターンＭ３を剥離する。以下は、実施例４の図４Ｋ〜図４Ｍに示す工程を実施することで、図１に示した半導体装置１００を製造することができる。
【００８４】
本実施例によれば、一般的で安価な非感光性の導電ペーストを良好な精度でパターニングし、導電パターン１０６と電気接続部１０４とを電気的に接続する導電性ペースト１０７を形成している。
【実施例６】
【００８５】
次に、図２に示した半導体装置１００Ａの製造方法について、図６Ａ〜図６Ｄを用いて手順を追って説明する。但し、本実施例で特に説明しない工程は実施例４の場合と同様とする。本実施例による製造方法では、まず実施例４の図４Ａ〜図４Ｃに示した工程を実施する。
【００８６】
次に、図６Ａに示す工程において、実施例４の図４Ｄに示した工程と同様にして絶縁層１０５と導電層１０６Ａを形成した後、導電層１０６Ａ上に導電層（別の導電層）１１０Ａを形成する。または、予め導電層１０６Ａと導電層１１０Ａが貼り付けられた積層構造を絶縁層１０５に貼り付けてもよい。導電層１１０Ａは、例えば、Ｓｎ、Ｎｉ、Ｔｉにより構成することができるが、これらの材料に限定されるものではない。導電層１１０Ａの厚さは、例えば２μｍとすることができる。
【００８７】
次に、図６Ｂに示す工程において、実施例４の図４Ｅに示した工程と同様にして、絶縁層１０５を含む、図６Ｂに示す構造を加熱した状態で、導電層１１０Ａの上面から導電層１１０Ａを押圧して、熱硬化性の絶縁層１０５を硬化させる。ここで、導電層１０６Ａの下面と絶縁層１０５が良好に密着し、絶縁層１０５と導電層１０６Ａの密着性が良好とされる。
【００８８】
次に、図６Ｃに示す工程において、導電層１１０Ａをパターンエッチングして、電極パッド１１０を形成する。上記のパターンエッチングは、所定のマスクパターン（図示せず）をマスにしたエッチングにより行うことができる。上記のマスクパターンは、液状レジストの塗布、またはフィルム状レジストの貼り付けにより形成されたレジスト層を、公知のフォトリソグラフィ法を用いてパターニングすることで形成することができる。また、上記の工程において、導電層１０６Ａはエッチングストッパ層として機能する。また、上記のパターンエッチングの後、当該マスクパターンは剥離される。
【００８９】
次に、図６Ｄに示す工程において、図４Ｆに示した工程と同様にして、導電層１０６Ａをパターンエッチングして、導電パターン（パターン配線）１０６を形成するとともに、導電パターン１０６に電気接続部材を露出させる開口部１０６ａを形成する。
【００９０】
以下は、実施例４の図４Ｇ〜図４Ｍまでの工程と同様の工程を実施することで、図２に示した半導体装置１００Ａを製造することができる。
【００９１】
本実施例による製造方法では、導電パターン１０６上に、導電パターン１０６と異なる形状にパターニングされた電極パッド１１０がさらに形成されている。このように、導電パターン１０６上には、様々な形状の導電パターンが形成されてもよい。
【実施例７】
【００９２】
次に、図３に示した半導体装置１００Ｂの製造方法について、図７Ａ〜図７Ｅを用いて手順を追って説明する。但し、本実施例で特に説明しない工程は実施例４または実施例５の場合と同様とする。本実施例による製造方法では、まず実施例４の図４Ａ〜図４Ｃに示した工程を実施する。
【００９３】
次に、図７Ａに示す工程において、実施例６の図６Ａに示した工程と同様にして絶縁層１０５と導電層１０６Ａ、１１０Ａを形成した後、導電層１１０Ａ上に導電層（さらに別の導電層）１１２Ａを形成する。または、予め導電層１０６Ａ、１１０Ａ，１１２Ａが形成された積層構造を絶縁層１０５に貼り付けてもよい。導電層１１２Ａは、例えば、Ｃｕにより構成することができるが、この材料に限定されるものではない。導電層１１２Ａの厚さは、例えば５０μｍ乃至１００μｍとすることができる。
【００９４】
次に、図７Ｂに示す工程において、実施例４の図４Ｅに示した工程と同様にして、絶縁層１０５を含む、図７Ｂに示す構造を加熱した状態で、導電層１１２Ａの上面から導電層１１２Ａを押圧して、熱硬化性の絶縁層１０５を硬化させる。ここで、導電層１０６Ａの下面と絶縁層１０５が良好に密着し、絶縁層１０５と導電層１０６Ａの密着性が良好とされる。
【００９５】
次に、図７Ｃに示す工程において、導電層１１２Ａをパターンエッチングして、導電性ポスト１１２を形成する。上記のパターンエッチングは、所定のマスクパターン（図示せず）をマスクにしたエッチングにより行うことができる。上記のマスクパターンは、液状レジストの塗布、またはフィルム状レジストの貼り付けにより形成されたレジスト層を、公知のフォトリソグラフィ法を用いてパターニングすることで形成することができる。
【００９６】
また、上記のマスクパターンをマスクにして、さらに導電層１１０Ａのパターンエッチングを行い、電極パッド１１０を形成する。上記のパターンエッチングの後、当該マスクパターンは剥離される。
【００９７】
次に、図７Ｄに示す工程において、図４Ｆに示した工程と同様にして、導電層１０６Ａをパターンエッチングして、導電パターン（パターン配線）１０６を形成するとともに、導電パターン１０６に電気接続部材を露出させる開口部１０６ａを形成する。
【００９８】
以下は、実施例４の図４Ｇ〜図４Ｍまでの工程と同様の工程を実施することで、図３に示した半導体装置１００Ａを製造することができる。但し、本実施例の場合には、ソルダーレジスト層よるなる絶縁層１０８に換えて、モールド樹脂よりなる絶縁層１１１を形成する。
【００９９】
本実施例による製造方法では、電極パッド１１０上に、さらに導電性ポスト１１２が形成されることが特徴である。このため、半導体装置をマザーボードなどの接続対象基板に接続する場合に、導電パターン１０６（半導体チップ１０１）および外部接続端子１０９に係る応力が緩和される効果を奏する。
【実施例８】
【０１００】
また、実施例４による半導体装置の製造方法は、例えば以下のように変形することが可能である。但し、本実施例で特に説明しない工程は実施例４の場合と同様とする。本実施例による製造方法では、まず実施例４の図４Ａ〜図４Ｃに示した工程を実施する。
【０１０１】
次に、図８Ａに示す工程において、支持層１２０に支持された（支持層１２０と積層された）導電層１０６Ａを、絶縁層１０５に貼り付ける。
【０１０２】
次に、図８Ｂに示す工程において、図４Ｅに示した工程と同様にして、絶縁層１０５を加熱した状態で、支持層１２０の上面から支持層１２０を押圧して、熱硬化性の絶縁層１０５を硬化させる。ここで、導電層１０６Ａの下面と絶縁層１０５が良好に密着し、絶縁層１０５と導電層１０６Ａの密着性が良好とされる。この後、支持層１２０を除去し、図８Ｂに示す状態とする。
【０１０３】
以下は、実施例４の図４Ｇ〜図４Ｍまでの工程と同様の工程を実施することで、図１に示した半導体装置１００を製造することができる。
【０１０４】
本実施例によれば、導電層１０６Ａが支持層１２０で支持された状態で（積層された状態で）絶縁層１０５に貼り付けられるため、導電層１０６Ａが薄い場合であっても導電層１０６Ａの破損を防止し、安定に導電層１０５への貼り付けを行うことが可能となる。
【０１０５】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【産業上の利用可能性】
【０１０６】
本発明によれば、低コストで製造可能な信頼性の高い半導体装置と、当該半導体装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【０１０７】
【図１】実施例１による半導体装置を示す図である。
【図２】実施例２による半導体装置を示す図である。
【図３】実施例３による半導体装置を示す図である。
【図４Ａ】図１の半導体装置の製造方法を示す図（その１）である。
【図４Ｂ】図１の半導体装置の製造方法を示す図（その２）である。
【図４Ｃ】図１の半導体装置の製造方法を示す図（その３）である。
【図４Ｄ】図１の半導体装置の製造方法を示す図（その４）である。
【図４Ｅ】図１の半導体装置の製造方法を示す図（その５）である。
【図４Ｆ】図１の半導体装置の製造方法を示す図（その６）である。
【図４Ｇ】図１の半導体装置の製造方法を示す図（その７）である。
【図４Ｈ】図１の半導体装置の製造方法を示す図（その８）である。
【図４Ｉ】図１の半導体装置の製造方法を示す図（その９）である。
【図４Ｊ】図１の半導体装置の製造方法を示す図（その１０）である。
【図４Ｋ】図１の半導体装置の製造方法を示す図（その１１）である。
【図４Ｌ】図１の半導体装置の製造方法を示す図（その１２）である。
【図４Ｍ】図１の半導体装置の製造方法を示す図（その１３）である。
【図５Ａ】図１の半導体装置の製造方法の変形例を示す図（その１）である。
【図５Ｂ】図１の半導体装置の製造方法の変形例を示す図（その２）である。
【図５Ｃ】図１の半導体装置の製造方法の変形例を示す図（その３）である。
【図５Ｄ】図１の半導体装置の製造方法の変形例を示す図（その４）である。
【図５Ｅ】図１の半導体装置の製造方法の変形例を示す図（その５）である。
【図５Ｆ】図１の半導体装置の製造方法の変形例を示す図（その６）である。
【図６Ａ】図２の半導体装置の製造方法を示す図（その１）である。
【図６Ｂ】図２の半導体装置の製造方法を示す図（その２）である。
【図６Ｃ】図２の半導体装置の製造方法を示す図（その３）である。
【図６Ｄ】図２の半導体装置の製造方法を示す図（その４）である。
【図７Ａ】図３の半導体装置の製造方法を示す図（その１）である。
【図７Ｂ】図３の半導体装置の製造方法を示す図（その２）である。
【図７Ｃ】図３の半導体装置の製造方法を示す図（その３）である。
【図７Ｄ】図３の半導体装置の製造方法を示す図（その４）である。
【図８Ａ】図１の半導体装置の製造方法の別の変形例を示す図（その１）である。
【図８Ｂ】図１の半導体装置の製造方法の別の変形例を示す図（その２）である。
【符号の説明】
【０１０８】
１００，１００Ａ，１００Ｂ  半導体装置
１０１  半導体チップ
１０１Ａ  基板
１０１ａ  領域
１０１ｂ  デバイス面
１０２  保護層
１０３  電極パッド
１０４  電気接続部材
１０５  絶縁層
１０６  導電パターン
１０６Ａ  導電層
１０７  導電性ペースト
１０８，１１１  絶縁層
１０９  外部接続端子
１１０  電極パッド
１１２  導電性ポスト
１２０  支持層
Ｍ１，Ｍ２，Ｍ３，Ｍ４  マスクパターン
Ｍａ，Ｍｂ，Ｍｃ  開口部
ｍ３  レジスト層
【図１】
2008130993.tif 000003
【図２】
2008130993.tif 000004
【図３】
2008130993.tif 000005
【図４Ａ】
2008130993.tif 000006
【図４Ｂ】
2008130993.tif 000007
【図４Ｃ】
2008130993.tif 000008
【図４Ｄ】
2008130993.tif 000009
【図４Ｅ】
2008130993.tif 000010
【図４Ｆ】
2008130993.tif 000011
【図４Ｇ】
2008130993.tif 000012
【図４Ｈ】
2008130993.tif 000013
【図４Ｉ】
2008130993.tif 000014
【図４Ｊ】
2008130993.tif 000015
【図４Ｋ】
2008130993.tif 000016
【図４Ｌ】
2008130993.tif 000017
【図４Ｍ】
2008130993.tif 000018
【図５Ａ】
2008130993.tif 000019
【図５Ｂ】
2008130993.tif 000020
【図５Ｃ】
2008130993.tif 000021
【図５Ｄ】
2008130993.tif 000022
【図５Ｅ】
2008130993.tif 000023
【図５Ｆ】
2008130993.tif 000024
【図６Ａ】
2008130993.tif 000025
【図６Ｂ】
2008130993.tif 000026
【図６Ｃ】
2008130993.tif 000027
【図６Ｄ】
2008130993.tif 000028
【図７Ａ】
2008130993.tif 000029
【図７Ｂ】
2008130993.tif 000030
【図７Ｃ】
2008130993.tif 000031
【図７Ｄ】
2008130993.tif 000032
【図８Ａ】
2008130993.tif 000033
【図８Ｂ】
2008130993.tif 000034