(57)【要約】【課題】駆動電圧の異なる集積回路を同一の半導体基板に親和性よく形成することを可能にした半導体装置を提供する。【解決手段】周辺回路１６の周囲を取り囲むように素子分離絶縁膜１８が形成されている。周辺回路１６は、半導体基板１７の表面においてＣＣＤイメージセンサ１１との間で素子分離されている。周辺回路１６下には、高エネルギー、高濃度で酸素イオンを注入し、熱処理を施してなる埋め込み絶縁層（ＳＩＭＯＸ絶縁層）３２が形成されている。この埋め込み絶縁層３２は、素子分離絶縁膜１８の下部に接続されている。周辺回路１６は、ＣＭＯＳ回路からなり、駆動電圧が低い。周辺回路１６は、駆動電圧の高いＣＣＤイメージセンサ１１から完全に絶縁分離されており、この絶縁分離により集積回路間の駆動電圧の影響が遮断されている。【選択図】図３
2008130795.tif 000002
【特許請求の範囲】
【請求項１】
第１集積回路及び第２集積回路を同一の半導体基板に形成してなる半導体装置において、
前記第１集積回路は、前記第２集積回路より駆動電圧が高く、
前記第２集積回路は、前記半導体基板の表層に形成された素子分離絶縁膜と、前記半導体基板の表面から所定の深さ位置に形成された埋め込み絶縁層とによって前記第１集積回路から完全に絶縁分離されていることを特徴とする半導体装置。
【請求項２】
前記半導体基板は、シリコン基板であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記埋め込み絶縁層は、前記半導体基板に酸素イオンを注入し、熱処理を施してなるＳＩＭＯＸ絶縁層であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記素子分離絶縁膜は、前記第２集積回路の周囲を取り囲んでいることを特徴とする請求項１から３いずれか１項に記載の半導体装置。
【請求項５】
前記素子分離絶縁膜は、ＳＴＩ法によって形成されたものであることを特徴とする請求項１から４いずれか１項に記載の半導体装置。
【請求項６】
前記素子分離絶縁膜は、選択酸化法によって形成されたものであることを特徴とする請求項１から５いずれか１項に記載の半導体装置。
【請求項７】
前記第１集積回路は、ＣＣＤイメージセンサであることを特徴とする請求項１から６いずれか１項に記載の半導体装置。
【請求項８】
前記第２集積回路は、前記ＣＣＤイメージセンサの駆動及び信号処理を行う周辺回路であることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記第２集積回路は、ＣＭＯＳ回路からなることを特徴とする請求項１から８いずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の集積回路を半導体基板に形成してなる半導体装置に関する。
【背景技術】
【０００２】
入射光を画素ごとに設けられたフォトダイオードにて光電変換を行い、光電変換によって生成された信号電荷を電荷検出部にて信号電圧に変換する固体撮像装置として、ＣＣＤ（charge coupled device）イメージセンサ及びＣＭＯＳ（complementary metal oxide semiconductor）イメージセンサが知られている。ＣＣＤイメージセンサとＣＭＯＳイメージセンサとでは、信号電荷を信号電圧に変換する方式が異なる。
【０００３】
ＣＣＤイメージセンサは、出力部に１つの電荷検出部を備え、各画素において蓄積された信号電荷をそれぞれ電荷転送部によって電荷検出部まで運び、そこで初めて信号電圧に変換して出力するものであり、ＣＣＤ（電荷結合素子）によって構成された電荷転送部を有することから、そのように名付けられている。
【０００４】
ＣＭＯＳイメージセンサは、各画素に電荷検出部を備え、各画素にて信号電圧の生成を行うように構成されており、各画素をＸＹアドレス方式で選択して信号電圧を取得することができる。ＣＭＯＳイメージセンサは、高電圧駆動を要する電荷転送部を備えないため、駆動電圧が３Ｖ程度と低く、一般的なＣＭＯＳ製造プロセスを流用して製造されることから、そのように名付けられている。ＣＭＯＳイメージセンサは、イメージセンサ以外のＣＭＯＳ回路と同一の半導体基板（同一のチップ）に形成することが容易であり、ＣＭＯＳイメージセンサをドライバ回路や画像処理回路などの周辺回路と同一半導体基板上に混載したシステムオンチップ（ＳＯＣ：system on a chip）が実現されている（例えば、特許文献１参照）。
【特許文献１】特開２００６−１４８９３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＣＣＤイメージセンサは、電荷転送部の駆動のために１５Ｖ程度の高い駆動電圧が必要であるため、ＣＣＤイメージセンサを低電圧駆動の周辺回路と同一半導体基板に形成した場合には、ＣＣＤイメージセンサに印加される高電圧が基板内を通じて周辺回路に影響し、動作が不安定となる。通常、同一半導体基板に形成された複数の集積回路は、基板内のウェル間のＰＮ接合によってそれぞれ電気的に分離されているが、駆動電圧の影響を集積回路間で完全に遮断することはできない。このように、ＣＣＤイメージセンサ及びその周辺回路に代表される、駆動電圧の異なる集積回路のＳＯＣ化が阻まれている。
【０００６】
本発明は、上記問題点を考慮してなされたものであり、駆動電圧の異なる集積回路を同一の半導体基板に親和性よく形成することを可能にした半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の半導体装置は、第１集積回路及び第２集積回路を同一の半導体基板に形成してなる半導体装置において、前記第１集積回路は、前記第２集積回路より駆動電圧が高く、前記第２集積回路は、前記半導体基板の表層に形成された素子分離絶縁膜と、前記半導体基板の表面から所定の深さ位置に形成された埋め込み絶縁層とによって前記第１集積回路から完全に絶縁分離されていることを特徴とする。
【０００８】
前記半導体基板は、シリコン基板であることを特徴とする。
【０００９】
前記埋め込み絶縁層は、前記半導体基板に酸素イオンを注入し、熱処理を施してなるＳＩＭＯＸ絶縁層であることを特徴とする。
【００１０】
前記素子分離絶縁膜は、前記第２集積回路の周囲を取り囲んでいることを特徴とする。
【００１１】
前記素子分離絶縁膜は、ＳＴＩ法によって形成されたものであることを特徴とする。なお、前記素子分離絶縁膜は、選択酸化法によって形成されたものであってもよい。
【００１２】
前記第１集積回路は、ＣＣＤイメージセンサであることを特徴とする。
【００１３】
前記第２集積回路は、前記ＣＣＤイメージセンサの駆動及び信号処理を行う周辺回路であることを特徴とする。なお、前記第２集積回路は、ＣＭＯＳ回路からなる。
【発明の効果】
【００１４】
本発明によれば、半導体基板の表層に形成された素子分離絶縁膜と、半導体基板の表面から所定の深さ位置に形成された埋め込み絶縁層とによって低電圧駆動される集積回路（第２集積回路）を完全に絶縁分離することにより、高電圧駆動される集積回路（第１集積回路）から第２集積回路への駆動電圧の影響が遮断することができる。これにより、駆動電圧の異なる集積回路を同一の半導体基板に親和性よく形成することが可能となる。
【００１５】
また、第１集積回路をＣＣＤイメージセンサ、第２集積回路をＣＭＯＳ回路から構成されるＣＣＤイメージセンサの周辺回路とすることにより、周辺回路側のウェル層を浅くし、周辺回路の動作速度の向上を図ることができるとともに、ＣＣＤイメージセンサ側では、光電変換に必要な深いウェル層を確保することができる。
【発明を実施するための最良の形態】
【００１６】
図１において、半導体装置１０は、ＣＣＤイメージセンサ１１と、ＣＣＤイメージセンサ１１の駆動及び信号処理を行う周辺回路１６とが同一の半導体基板１７に形成されて１チップ化（ＳＯＣ化）された撮像モジュールである。周辺回路１６は、ドライバ回路１２、Ａ／Ｄコンバータ１３、画像処理回路１４、入出力回路１５からなる。なお、これらの回路の他、メモリや圧縮処理回路などを周辺回路１６中に含めてもよい。
【００１７】
周辺回路１６の周囲を取り囲むように素子分離絶縁膜（フィールド酸化膜）１８が形成されており、周辺回路１６は、半導体基板１７の表面においてＣＣＤイメージセンサ１１との間で素子分離されている。また、周辺回路１６下には、後述するＳＩＭＯＸ（separation by implanted oxygen）法によって埋め込み絶縁層（ＳＩＭＯＸ絶縁層）３２（図３参照）が形成されている。この埋め込み絶縁層３２は、素子分離絶縁膜１８の下部に接続されている。周辺回路１６は、絶縁体によって周囲及び底部が完全に取り囲まれ、半導体基板１７内においてＣＣＤイメージセンサ１１から完全に絶縁分離されている。
【００１８】
図２は、ＣＣＤイメージセンサ１１の構成を示す。２次元マトリクス状に配置され、入射光を信号電荷に変換して蓄積する複数のフォトダイオード（ＰＤ、光電変換素子）２０と、ＰＤ２０の垂直列毎に配され、読み出しゲート２１を介してＰＤ２０から読み出された信号電荷を垂直方向に転送する複数の垂直転送部（ＶＣＣＤ）２２とによって撮像領域２３が構成されている。
【００１９】
ＶＣＣＤ２２は、複数の垂直転送電極を備え、垂直転送電極に印加される垂直転送パルスφＶ１〜φＶ４によって４相駆動される。これらの垂直転送電極のうち、第１及び第３の垂直転送パルスφＶ１，φＶ３が印加される転送電極は、読み出しゲート２１のゲート電極を兼ねている。ＶＣＣＤ２２に読み出された信号電荷は、１水平走査期間の周期で水平転送部（ＨＣＣＤ）２４に転送される。ＨＣＣＤ２４は、各ＶＣＣＤ２２の出力端に共通に接続されており、ＶＣＣＤ２２から転送された１走査線分の信号電荷を水平方向に転送する。ＨＣＣＤ２４は、複数の水平転送電極を備え、水平転送電極に印加される水平転送パルスφＨ１，φＨ２によって２相駆動される。
【００２０】
ＨＣＣＤ２４の出力端には、フローティングディフュージョンアンプからなる電荷検出部２５が配されている。この電荷検出部２５は、ＨＣＣＤ２４の出力端へ転送されてきた信号電荷を検出して電圧信号に変換し、各ＰＤ２０に対応した画素信号を時系列的に出力する。
【００２１】
ＣＣＤイメージセンサ１１の駆動には、垂直転送パルスφＶ１〜φＶ４として、例えば、１５Ｖ／０Ｖ／−７Ｖの３値のクロックパルスが用いられ、水平転送パルスφＨ１，φＨ２として、例えば、５Ｖ／０Ｖの２値のクロックパルスが用いられる。また、ＣＣＤイメージセンサ１１は、縦型オーバーフロードレイン構造による電子シャッタの機能を備えており、ＰＤ２０の不要電荷を半導体基板１７に排出するために、半導体基板１７には、約２０Ｖという大きな振幅のパルスが印加される。このように、ＣＣＤイメージセンサ１１の駆動には、高電圧が要される。
【００２２】
これらの駆動パルスは、ドライバ回路１２によって発生され、ＣＣＤイメージセンサ１１に入力される。ＣＣＤイメージセンサ１１から出力された画素信号は、Ａ／Ｄコンバータ１３に入力され、デジタル化される。Ａ／Ｄコンバータ１３によってデジタル化された画素信号は、画像処理回路１４に入力され、色補間、色補正、γ補正、ホワイトバランスなどの信号処理が施されて、画像データに変換される。画像処理回路１４によって生成された画像データは、入出力回路１５を介して外部出力される。
【００２３】
図３は、半導体装置１０の断面構造を示す。半導体基板１７は、ｎ型シリコン基板からなり、ＣＣＤイメージセンサ１１が形成されるＣＣＤイメージセンサ領域３０と、周辺回路１６が形成される周辺回路領域３１とに分けられている。周辺回路領域３１は、ＳＴＩ（shallow trench isolation）法によって形成された素子分離絶縁膜１８によって区画されており、周辺回路領域３１の半導体基板１７内の深部には、ＳＩＭＯＸ法によって、表面から一定の深さに埋め込み絶縁層３２が形成されている。埋め込み絶縁層３２の周部は、素子分離絶縁膜１８の下部に接続されており、周辺回路１６を絶縁分離している。
【００２４】
ＣＣＤイメージセンサ領域３０には、ｐ型不純物が導入されてなるｐウェル層３３が形成されている。ｐウェル層３３は、埋め込み絶縁層３２より深い領域まで形成されている。このｐウェル層３３中には、ｎ型半導体層からなり、信号電荷（電子）を蓄積する電荷蓄積部３４が形成されている。電荷蓄積部３４は、遮光膜３５の開口３５ａ下に広がっており、一端は、ｐウェル層３３の表面に達している。電荷蓄積部３４とその下のｐウェル層３３との界面に形成されるｐｎ接合部が、ＰＤ２０を構成している。
【００２５】
電荷蓄積部３４の表層には、暗電流の発生を抑制するようにｐ型不純物が高濃度に注入されたｐ＋層３６が形成されている。遮光膜３５下のｐウェル層３３の表層には、ｎ型半導体層からなる垂直転送チャネル３７が形成されており、垂直転送チャネル３７は、ｐウェル層３３を介して電荷蓄積部３４と離間している。この離間部分及び垂直転送チャネル３７の上方には、ゲート絶縁膜３８を介して、垂直転送電極３９が形成されている。
【００２６】
垂直転送チャネル３７は、垂直転送電極３９とによって、ＶＣＣＤ２２を構成している。また、垂直転送チャネル３７と電荷蓄積部３４との離間部分は、その上方に延在した垂直転送電極３９とによって、読み出しゲート２１を構成している。電荷蓄積部３４に蓄積された信号電荷は、垂直転送電極３９に印加される読み出しパルスに応じて垂直転送チャネル３７に移送され、その後、垂直転送電極３９に印加される垂直転送パルスに応動して転送チャネル３７内を移動する。
【００２７】
遮光膜３５は、層間絶縁膜４０を介して、垂直転送電極３９上を覆っており、ＰＤ２０のみに光を入射させるように開口３５ａが形成されている。そして、遮光膜３５上及び開口３５ａを覆うように平坦化層が形成され、さらに平坦化層上には、カラーフィルタやマイクロレンズなどが形成されているが、これらの図示及び説明は省略する。また、ＣＣＤイメージセンサ１１には、図示した画素部分（撮像領域２３）の他、ＨＣＣＤ２４や電荷検出部２５なども含まれるが、これらの図示は省略する。
【００２８】
周辺回路１６はＣＭＯＳ回路からなり、周辺回路領域３１には、ＣＭＯＳ回路の主構成要素であるＮｃｈトランジスタ４１及びＰｃｈトランジスタ４２を図示している。周辺回路領域３１の表層は、素子分離絶縁膜１８及び埋め込み絶縁層３２により絶縁分離されており、この絶縁分離された領域内に、ｐウェル層４３及びｎウェル層４４が形成されている。
【００２９】
ｐウェル層４３の表層には、Ｎｃｈトランジスタ４１のソース・ドレインとして機能するｎ＋型層４５，４６が所定間隔離間して形成されており、チャネル領域となる離間部分の上方には、ゲート絶縁膜４７を介してゲート電極４８が形成されている。また、ｎウェル層４４の表層には、Ｐｃｈトランジスタ４２のソース・ドレインとして機能するｐ＋型層４９，５０が所定間隔離間して形成されており、チャネル領域となる離間部分の上方には、ゲート絶縁膜５１を介してゲート電極５２が形成されている。さらに基板上には、平坦化膜、コンタクトプラグ、配線層などが設けられるが、これらの図示及び説明は省略する。
【００３０】
このように、周辺回路１６は、ＳＯＩ（silicon on insulator）上に形成されており、半導体基板１７が埋め込み絶縁層３２によって深さ方向に分断され、周辺回路１６下のウェル層が浅くなっているため、周辺回路１６のソース・ドレインとウェル層との間の接合容量が小さく、動作速度が向上する。また、周辺回路１６は、３Ｖ程度の電圧で低電圧駆動される回路であり、高電圧駆動されるＣＣＤイメージセンサ１１とは、絶縁体により完全素子分離されている。これにより、ＣＣＤイメージセンサ１１に印加される駆動電圧の影響が周辺回路１６に及ばず、周辺回路１６の動作が安定化する。
【００３１】
なお、ＣＣＤイメージセンサ１１のｐウェル層３３は、光電変換を行う光の波長帯域に応じた深さが必要であるため、ＣＣＤイメージセンサ１１をＳＯＩによって絶縁分離するのではなく、上記の構成のように、周辺回路１６をＳＯＩによって絶縁分離するのが好ましい。
【００３２】
次に、図４及び図５を用いて半導体装置１０の製造方法を示す。まず、図４（Ａ）に示すように、ｎ型不純物が導入された半導体基板（ｎ型シリコン基板）１７を用意する（この段階では、半導体基板１７はウェーハ状態である。）。次いで、図４（Ｂ）に示すように、フォトリソグラフィ技術により、ＣＣＤイメージセンサ領域３０を覆うようにレジストマスク６０を形成し、上方から、高エネルギー（例えば、１８０ＫｅＶ）、高濃度（例えば、１×１０１８ａｔｏｍｓ／ｃｍ２）で酸素（Ｏ２）イオンを注入した後、高温熱処理（例えば、１３５０℃、アルゴン＋酸素）を行うことにより、周辺回路領域３１の表面から所定の深さ位置に、酸化シリコン（ＳｉＯ２）からなる埋め込み絶縁層３２を形成する。
【００３３】
次いで、図４（Ｃ）に示すように、半導体基板１７上の周辺回路領域３１の周囲、つまり埋め込み絶縁層３２の周囲のみを露呈させるようにレジストマスク６１を形成し、このレジストマスク６１に基づいてドライエッチングを行い、少なくとも埋め込み絶縁層３２が形成されている深さに達するようにトレンチ（溝）６２を形成する。
【００３４】
次いで、図５（Ａ）に示すように、ＣＶＤ（chemical vapor deposition）法により、半導体基板１７の表面全体にトレンチ埋め込み用のシリコン酸化膜（ＳｉＯ２）６３を堆積し、図５（Ｂ）に示すように、ＣＭＰ（chemical mechanical polish）法により、シリコン酸化膜６３をトレンチ６２部分にのみ残すように、表面全体を研磨することにより、素子分離絶縁膜１８を形成する。素子分離絶縁膜１８は、埋め込み絶縁層３２の周囲と接続される。これにより、周辺回路領域３１にはＳＯＩ構造が形成される。
【００３５】
そして、図５（Ｃ）に示すように、周辺回路領域３１を覆うようにレジストマスク６４を形成し、上方から、ｐ型不純物（例えば、Ｂ＋イオン）を注入して、ＣＣＤイメージセンサ領域３０の表面から埋め込み絶縁層３２より深い位置まで達するようにｐウェル層３３を形成する。この後、周知の半導体プロセス技術を実施し、ウェーハ状態の半導体基板１７をチップ状に切断することにより、図３に示した半導体装置１０を形成することができる。
【００３６】
なお、上記実施形態では、素子分離絶縁膜１８をＳＴＩ法によって形成しているが、本発明はこれに限定されるものではなく、素子分離絶縁膜１８を選択酸化（ＬＯＣＯＳ：local oxidation of silicon）法によって形成することも可能である。この場合には、図４（Ｃ）の段階で、レジストマスク６１に代えて、耐酸化性のシリコン窒化膜（Ｓｉ３Ｎ４）を用いて選択酸化用のマスクを形成する。この状態で熱酸化を行うことにより、マスクで覆われていない部分が局所的に酸化され、素子分離絶縁膜１８が形成される。
【００３７】
また、上記実施形態では、高電圧駆動される第１集積回路としてＣＣＤイメージセンサ１１、低電圧駆動される第２集積回路としてＣＣＤイメージセンサ１１の周辺回路１６を例示しているが、本発明はこれに限定されるものではない。本発明は、駆動電圧の異なる集積回路をＳＯＣ化する場合に、各半導体回路の種類に依らず、広く適用可能である。
【図面の簡単な説明】
【００３８】
【図１】半導体装置の構成を示す平面図である。
【図２】ＣＣＤイメージセンサの構成を示す模式図である。
【図３】半導体装置の構成を示す断面図である。
【図４】半導体装置の製造方法を示す断面図である。
【図５】半導体装置の製造方法（図４の続き）を示す断面図である。
【符号の説明】
【００３９】
１０  半導体装置
１１  ＣＣＤイメージセンサ（第１集積回路）
１６  周辺回路（第２集積回路）
１７  半導体基板
１８  素子分離絶縁膜
３０  ＣＣＤイメージセンサ領域
３１  周辺回路領域
３２  埋め込み絶縁層（ＳＩＭＯＸ絶縁層）
４１  Ｎｃｈトランジスタ
４２  Ｐｃｈトランジスタ
６０，６１，６４  レジストマスク
６２  トレンチ
６３  シリコン酸化膜
【図１】
2008130795.tif 000003
【図２】
2008130795.tif 000004
【図３】
2008130795.tif 000005
【図４】
2008130795.tif 000006
【図５】
2008130795.tif 000007