(57)【要約】【課題】スイッチング損失を低減しながら、構成部品の点数を減らす。【解決手段】本回路１を、直流電源ＶＳの正極線に直列に接続された第１リアクトルＬ１及び第１ダイオードＤ１と、第１リアクトルＬ１及び第１ダイオードＤ１の連結点ａと直流電源ＶＳの負極線との間に接続され、制御部で生成されたオンオフ制御信号に基づきスイッチング動作する主スイッチング素子ＳＷ１と、第１ダイオードＤ１の出力端と負極線との間に接続された平滑用の第１コンデンサＣ１と、主スイッチング素子ＳＷ１のオフ動作時に、主スイッチング素子ＳＷ１をゼロ電圧スイッチング動作させるゼロ電圧スイッチング回路１０と、を備えるように構成する。【選択図】図１
2008017564.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の正極線に直列に接続された第１リアクトル及び第１ダイオードと、
第１リアクトル及び第１ダイオードの連結点と直流電源の負極線との間に接続され、制御部で生成されたオンオフ制御信号に基づきスイッチング動作する主スイッチング素子と、
第１ダイオードの出力端と負極線との間に接続された第１コンデンサと、
主スイッチング素子のオフ動作時に、主スイッチング素子をゼロ電圧スイッチング動作させるゼロ電圧スイッチング回路と、
を備えてなり、
ゼロ電圧スイッチング回路は、
第１リアクトル及び主スイッチング素子の連結点と直流電源の負極線との間に第２ダイオードを介して接続された第２コンデンサと、
第２ダイオード及び第２コンデンサの連結点と第１リアクトルの入力点との間に直列に接続された第２リアクトル及び補助スイッチング素子と、
を備えてなり、
オンオフ制御信号による主スイッチング素子のオフ動作時に、第２コンデンサは、主スイッチング素子に流れていた電流の電荷によって充電され、主スイッチング素子をゼロ電圧スイッチング動作させる、
ことを特徴とする昇圧チョッパ。
【請求項２】
オンオフ制御信号による主スイッチング素子のオン動作時に、補助スイッチング素子は、制御部で生成されたオン制御信号によってオン動作し、
補助スイッチング素子のオン動作と同時に、第２コンデンサ及び第２リアクトルは、第２コンデンサに充電された電荷を所定の放電時間で放電させることによって、補助スイッチング素子をゼロ電流スイッチング動作させ、
放電時間の経過後に、第１リアクトル及び第２リアクトルは、第２リアクトルに貯えられたエネルギーを所定の移行時間で第１リアクトルへ移行させ、第２リアクトルに流れる電流を減少させることによって、移行時間の経過後に、オン動作した補助スイッチング素子をゼロ電流スイッチング動作によりオフ動作させる、
請求項１に記載の昇圧チョッパ。
【請求項３】
請求項２に記載の昇圧チョッパの制御方法であって、
制御部は、オンオフ制御信号による主スイッチング素子のオン動作時に、オン制御信号によって補助スイッチング素子をオン動作させる、
ことを特徴とする昇圧チョッパの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力の電圧を所定の電圧に昇圧する昇圧チョッパに関する。
【背景技術】
【０００２】
昇圧チョッパの損失は、スイッチング素子に関連する損失の占める割合が大きいことが知られている。このスイッチング素子の損失には、オン損失（オン期間に発生する損失）とスイッチング損失（オン及びオフする瞬間に発生する損失）とがある。特に昇圧比が大きな昇圧チョッパの場合、出力側の電圧が高いため、オン及びオフする瞬間にスイッチング素子に加わる電圧が高くスイッチング損失が大きくなる。
【０００３】
このうち、オフ時のスイッチング損失は、今まで流れていた電流を急に遮断しスイッチング素子に加わる電圧も一連の動作過程で最大であるため、すなわちＶ×Ｉが大きいため、相当大きくなるのが一般的である。一方、オン時のスイッチング損失は、今まで流れていなかった電流を急に流し出す動作であり、電路や他の構成素子のインダクタンスの作用で急には電流が増加し得ないため比較的小さいものであった。
【０００４】
従来、このようなスイッチング損失を抑制する技術として、特許文献１に記載されたものが知られている。この技術は、系統連系インバータにおいて、昇圧手段とインバータ手段との間にゼロ電圧スイッチング手段を接続し、制御部によって、昇圧手段及びインバータ手段のスイッチング動作時に、スイッチング素子のすべてをゼロ電圧でスイッチングさせるように、ゼロ電圧スイッチング手段内に共振回路を形成してなるものである。この技術によれば、共振回路を動作させて、直流正負母線間をゼロ電圧にしてソフトスイッチングを実現でき、スイッチング損失の軽減を図ることができる。
【０００５】
【特許文献１】特許第３６５５８０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、この技術は、スイッチング素子のすべてをゼロ電圧でスイッチングさせるものであり、オン時またはオフ時に関わらず、スイッチング損失のすべてを無くすようにするものである。したがって、スイッチング素子のオフ時だけでなく、前述のように損失が比較的小さいオン時についても無くそうとするため、構成部品の点数が多くなる点で問題があった。
【０００７】
そこで、本発明では上記課題を鑑み、比較的スイッチング損失の大きいオフ時においてのみスイッチング素子をゼロ電圧スイッチングさせることで、スイッチング損失を大幅に低減しながら、構成部品の点数を減らすことができる昇圧チョッパの提供を課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、請求項１の発明に係る昇圧チョッパは、直流電源の正極線に直列に接続された第１リアクトル及び第１ダイオードと、第１リアクトル及び第１ダイオードの連結点と直流電源の負極線との間に接続され、制御部で生成されたオンオフ制御信号に基づきスイッチング動作する主スイッチング素子と、第１ダイオードの出力端と負極線との間に接続された第１コンデンサと、主スイッチング素子のオフ動作時に、主スイッチング素子をゼロ電圧スイッチング動作させるゼロ電圧スイッチング回路と、を備えてなり、ゼロ電圧スイッチング回路は、第１リアクトル及び主スイッチング素子の連結点と直流電源の負極線との間に第２ダイオードを介して接続された第２コンデンサと、第２ダイオード及び第２コンデンサの連結点と第１リアクトルの入力点との間に直列に接続された第２リアクトル及び補助スイッチング素子と、を備えてなり、オンオフ制御信号による主スイッチング素子のオフ動作時に、第２コンデンサは、主スイッチング素子に流れていた電流の電荷によって充電され、主スイッチング素子をゼロ電圧スイッチング動作させるように構成される。
【０００９】
請求項２の発明に係る昇圧チョッパは、オンオフ制御信号による主スイッチング素子のオン動作時に、補助スイッチング素子が、制御部で生成されたオン制御信号によってオン動作し、補助スイッチング素子のオン動作と同時に、第２コンデンサ及び第２リアクトルは、第２コンデンサに充電された電荷を所定の放電時間で放電させることによって、補助スイッチング素子をゼロ電流スイッチング動作させ、放電時間の経過後に、第１リアクトル及び第２リアクトルは、第２リアクトルに貯えられたエネルギーを所定の移行時間で第１リアクトルへ移行させ、第２リアクトルに流れる電流を減少させることによって、移行時間の経過後に、オン動作した補助スイッチング素子をゼロ電流スイッチング動作によりオフ動作させるように構成される。
【００１０】
請求項３の発明に係る昇圧チョッパの制御方法は、請求項２に記載の昇圧チョッパの制御方法であって、制御部は、オンオフ制御信号による主スイッチング素子のオン動作時に、オン制御信号によって補助スイッチング素子をオン動作させるように構成される。
【発明の効果】
【００１１】
請求項１の発明によれば、ゼロ電圧スイッチング回路によって、比較的スイッチング損失の大きいオフ動作時においてのみ主スイッチング素子をゼロ電圧スイッチング動作させるので、スイッチング損失を大幅に低減しながら、構成部品の点数を減らすことが可能となる。
【００１２】
請求項２、３の発明によれば、主スイッチング素子のオン動作時に補助スイッチング素子のオン動作によって第２コンデンサを放電させるので、主スイッチング素子のオフ時のゼロ電圧スイッチング動作を継続して行うことができる。また、補助スイッチング素子のオン及びオフ動作を共にゼロ電流スイッチング動作とすることができ、スイッチング損失を低減できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を具体化した実施の形態を、図面に基づいて詳細に説明する。
図１は、本発明に係る昇圧チョッパ（以下、本回路とする）を示す回路図である。本回路１は、直流電源ＶＳと負荷ＲＬとの間に接続され、直流電源ＶＳから供給された電圧を所定の電圧に昇圧して負荷ＲＬに出力するように構成されている。
【００１４】
本回路１は、直流電源ＶＳの正極線に直列に接続された第１リアクトルＬ１及び第１ダイオードＤ１と、第１リアクトルＬ１及び第１ダイオードＤ１の連結点ａと直流電源ＶＳの負極線との間に接続され制御部（図示略）で生成されたオンオフ制御信号に基づきスイッチング動作する主スイッチング素子ＳＷ１と、第１ダイオードＤ１の出力端と負極線との間に接続された平滑用の第１コンデンサＣ１と、主スイッチング素子ＳＷ１のオフ動作時に、主スイッチング素子ＳＷ１をゼロ電圧スイッチング動作させるゼロ電圧スイッチング回路１０と、を備えて構成されている。
【００１５】
ゼロ電圧スイッチング回路１０は、第１リアクトルＬ１及び主スイッチング素子ＳＷ１の連結点ａと直流電源ＶＳの負極線との間に第２ダイオードＤ２を介して接続された第２コンデンサＣ２と、第２ダイオードＤ２及び第２コンデンサＣ２の連結点ｂと第１リアクトルＬ１の入力点ｃとの間に直列に接続された第２リアクトルＬ２及び補助スイッチング素子としてのサイリスタＳＷ２と、を備えて構成されている。
【００１６】
次に、上記構成の本回路１による昇圧動作を説明する。
図２（ａ）〜（ｇ）に示すように、先ず、主スイッチング素子ＳＷ１がオフすると（サイリスタＳＷ２はすでにオフしている）、主スイッチング素子ＳＷ１に流れていた昇圧用の第１リアクトルＬ１の電流は、第２ダイオードＤ２を介して第２コンデンサＣ２を充電する。このとき、第２コンデンサＣ２の電圧は直線的に上昇する。主スイッチング素子ＳＷ１には第２コンデンサＣ２の電圧が印可されるためゼロ電圧スイッチング（ＺＶＳ）動作が行われる。このため主スイッチング素子ＳＷ１のオフ時のスイッチング損失はほぼゼロとなる。第２コンデンサＣ２の電圧が出力電圧に達すると、第１リアクトルＬ１の電流は第１ダイオードＤ１を介して負荷側に流れるようになり負荷ＲＬの電圧を上昇する。
【００１７】
次に主スイッチング素子ＳＷ１がオンすると、第１リアクトルＬ１の電流は再び主スイッチング素子ＳＷ１に流れる。このときは、ハードスイッチングとなるため、オン時のスイッチング損失は従来技術と同じである。
主スイッチング素子ＳＷ１のオンと同時に、制御部から短時間のオン制御信号がサイリスタＳＷ２に加えられ、サイリスタＳＷ２もオンする。この時第２コンデンサＣ２に充電された電荷は、Ｃ２−Ｌ２−ＳＷ２−ＶＳ−Ｃ２の経路で放電を開始するが、第２リアクトルＬ２の作用により放電電流Ｉ（ＳＷ２）はゼロから増加していくため、サイリスタＳＷ２のオン時のスイッチング損失はゼロ電流スイッチング（ＺＣＳ）動作によってゼロとなる。
【００１８】
また第２コンデンサＣ２の電圧は所定の放電時間ｔ１の経過後にゼロになるが、このとき放電電流は最大となる。第２コンデンサＣ２からの放電は、ここで停止するが、第２リアクトルＬ２は電流を継続して流そうとするため、主スイッチング素子ＳＷ１に流れていた電流の一部又は全てが、Ｌ２−ＳＷ２−Ｌ１−Ｄ２−Ｌ２の経路で急に流れ始める。この電流は、第２リアクトルＬ２に貯えられたエネルギーが第１リアクトルＬ１へ移行するに従い徐々に減少し、所定の移行時間ｔ２後に移行が完了しゼロになる。その間、主スイッチング素子ＳＷ１に流れる第１リアクトルＬ１の電流は徐々に増加し、最後に再び第１リアクトルＬ１の全電流を流すようになる。なお、第２リアクトルＬ２に流れる電流がゼロになると、サイリスタＳＷ２には第２リアクトルＬ２の作用により逆電圧が印加されサイリスタＳＷ２はオフする。このときのサイリスタＳＷ２のスイッチングもＺＣＳであり、スイッチング損失はゼロとなる。結局、サイリスタＳＷ２の損失は、オン損失のみとなる。
【００１９】
上記構成の昇圧チョッパ１によれば、ゼロ電圧スイッチング回路１０によって、比較的スイッチング損失の大きいオフ動作時においてのみ主スイッチング素子ＳＷ１をゼロ電圧スイッチング動作させるので、スイッチング損失を大幅に低減しながら、構成部品の点数を減らすことが可能となる。
【００２０】
また、主スイッチング素子ＳＷ１のオン動作時にサイリスタＳＷ２のオン動作によって第２コンデンサＣ２を放電させるので、主スイッチング素子ＳＷ１のオフ時のゼロ電圧スイッチング動作を継続して行うことができる。また、サイリスタＳＷ２のオンオフ動作をゼロ電流スイッチング動作とすることができ、スイッチング損失を低減できる。
【００２１】
図３は、本発明に係る昇圧チョッパの他の実施形態を示す回路図である。本回路２１は、ゼロ電圧スイッチング回路２０が、第１リアクトルＬ１及び主スイッチング素子ＳＷ１の連結点ａと直流電源ＶＳの負極線との間に第２ダイオードＤ２を介して接続された第２コンデンサＣ２と、第２ダイオードＤ２及び第２コンデンサＣ２の連結点ｂと第１リアクトルＬ１の入力点ｃとの間に直列に接続された第２リアクトルＬ２、補助スイッチング素子としてのＦＥＴＳＷ３、及び第３ダイオードＤ３を備えて構成されている。本回路２１によっても、ＦＥＴＳＷ３を主スイッチング素子ＳＷ１と同時にオンオフ制御した場合には、図１の回路１と同様の作用効果を得ることができる。
【００２２】
尚、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で各部の形状並びに構成を適宜に変更して実施することも可能である。例えば、補助スイッチング素子を、サイリスタ、ＦＥＴに限らず、他種のスイッチング素子を使用しても良い。また、図３のＳＷ２をＦＥＴのみとし、ＳＷ１と同時にオンオフ制御した場合には、Ｃ２−Ｌ２−ＳＷ２−ＶＳ−Ｃ２の経路を別の共振電流が流れるが、その影響が軽微な場合には、図１の回路１と同様の効果が得られる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態を示す回路図である。
【図２】図１における（ａ）第１リアクトルＬ１の電流波形図、（ｂ）主スイッチング素子ＳＷ１の電流波形図、（ｃ）主スイッチング素子ＳＷ１の電圧波形図、（ｄ）サイリスタＳＷ２の電流波形図、（ｅ）サイリスタＳＷ２の電圧波形図、（ｆ）第２コンデンサＣ２の電圧波形図、及び（ｇ）第１ダイオードＤ１の電流波形図である。
【図３】本発明の他の実施形態を示す回路図である。
【符号の説明】
【００２４】
１・・昇圧チョッパ、１０・・ゼロ電圧スイッチング回路、Ｃ１・・第１コンデンサ、Ｃ２・・第２コンデンサ、Ｄ１・・第１ダイオード、Ｄ２・・第２ダイオード、Ｌ１・・第１リアクトル、Ｌ２・・第２リアクトル、ＲＬ・・負荷、ＳＷ１・・主スイッチング素子、ＳＷ２・・補助スイッチング素子としてのサイリスタ、ＳＷ３・・補助スイッチング素子としてのＦＥＴ、ＶＳ・・直流電源。
【図１】
2008017564.tif 000003
【図２】
2008017564.tif 000004
【図３】
2008017564.tif 000005