(57)【要約】【課題】小さなオーバーヘッドで均一なトランジスタの動作特性が得られる半導体装置（チップ）の実現。【解決手段】チップ1内が複数のブロックB1,B2に分割された半導体装置であって、チップごとのトランジスタ特性バラツキ情報を設定する全体設定回路11と、各ブロックごとに設けられ、各ブロックの基板バイアス電位を制御する複数のエリア回路12と、トランジスタ特性バラツキ情報を全体設定回路から各エリア回路に伝送する伝送経路13と、を備え、各エリア回路12は、各ブロックの基板バイアス電位を出力するブロック基板電圧発生回路25,27と、各ブロックにおけるトランジスタの動作特性に影響するバラツキ要因を測定すると共に、測定したバラツキ要因及び伝送されたトランジスタ特性バラツキ情報に基づいて、基板バイアス電位値を制御するエリア測定回路21,22,23と、を備える。【選択図】図２
2008227155.tif 000002
【特許請求の範囲】
【請求項１】
チップ内が複数のブロックに分割された半導体装置であって、
チップごとのトランジスタ特性バラツキ情報を設定する全体設定回路と、
各ブロックごとに設けられ、各ブロックの基板バイアス電位を制御する複数のエリア回路と、
前記全体設定回路が設定したトランジスタ特性バラツキ情報を前記複数のエリア回路に伝送する伝送経路と、を備え、
各エリア回路は、
各ブロックの基板バイアス電位を出力するブロック基板電圧発生回路と、
各ブロックにおけるトランジスタの動作特性に影響するバラツキ要因を測定すると共に、測定したバラツキ要因及び前記全体設定回路から前記伝送経路を介して伝送された前記トランジスタ特性バラツキ情報に基づいて、前記ブロック基板電圧発生回路の出力する基板バイアス電位値を制御するエリア測定回路と、を備えることを特徴とする半導体装置。
【請求項２】
前記エリア測定回路は、前記バラツキ要因として、対応する前記ブロックにおける電源電圧を測定することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記エリア測定回路は、前記バラツキ要因として、対応する前記ブロックにおける温度を測定することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記全体設定回路は、製造時に測定されたチップごとのトランジスタ特性バラツキに応じたデータを出力するように設定されるヒューズ設定回路を備えることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記伝送経路は、前記全体設定回路から複数の前記エリア回路のそれぞれに順に接続されており、
各エリア回路は、前記伝送経路を介して入力されるデジタルデータを、前記全体設定回路からのクロックに応じてシフトするシフトレジスタを備え、前記シフトレジスタの出力を前記伝送経路を介して次段に出力し、所定のタイミングで前記シフトレジスタのデータを取り込むか、または前記シフトレジスタにデータを設定することを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にチップ内を複数のブロックに分割して、ブロックごとに基板バイアス電位を制御可能にした半導体装置に関する。
【背景技術】
【０００２】
半導体装置のチップは、製造工程のバラツキに起因して、チップごとにトランジスタの特性（動作速度）バラツキがある。そこで、基板バイアスを調整して所定のトランジスタ特性が得られるようにすることが行われている。図１の（Ａ）は、そのような従来例の構成を示す図である。図１の（Ａ）に示すように、半導体装置（チップ）１は、トランジスタ特性バラツキを測定するトランジスタ（Ｔｒ）バラツキ設定回路２と、測定したトランジスタ特性バラツキに基づいて基板に印加する基板バイアス電位を発生する電圧発生回路３と、を備える。Ｔｒバラツキ設定回路２は、リングオシレータなどの発振周期を検出してトランジスタ特性バラツキを測定する。
【０００３】
半導体チップ内では、電源配線の抵抗に起因してチップ内の位置に応じて電源電圧降下（ドロップ）を生じ、チップ内の位置に応じてトランジスタの特性バラツキが生じる。チップが大規模化すれば、その分バラツキも大きくなると共に、電源電圧だけでなくチップ内の位置に応じて温度バラツキも生じ、これもトランジスタの特性バラツキを生じる。
【０００４】
このようなトランジスタの特性バラツキ発生の対策として、電源電圧ドロップに応じた遅延量を与えてシミュレーションやタイミング検証を行い、正常な動作を保証することが行われる。しかし、配置及び配線後に、電源電圧ドロップを計算して遅延量を計算し直すには時間と労力を要するという問題があった。
【０００５】
また、温度バラツキを考慮した検証は、半導体装置の動作状態に応じて異なるため不可能であった。
【０００６】
このような問題を解決するため、特許文献１から４に記載されるように、半導体チップを複数のブロックに分割して、各ブロックごとに基板バイアス電位を調整することが提案されている。図１の（Ｂ）は、各ブロックごとに基板バイアス電位を調整可能にした半導体チップの構成を示す図である。図１の（Ｂ）に示すように、半導体チップ１を複数のブロックＢ１、Ｂ２、…に分割し、各ブロックにＴｒバラツキ測定回路４と、電圧発生回路５と、を設け、各Ｔｒバラツキ測定回路４は、リングオシレータなどでブロックごとのトランジスタ特性バラツキを測定し、測定した結果に応じて各電圧発生回路５の発生するブロックごとの基板バイアス電位を制御する。このような構成により、チップ全体で均一なトランジスタの動作特性が得られる。
【０００７】
【特許文献１】特開２００５−１６６６９８
【特許文献２】特開平１０−１９０４４４
【特許文献３】特開２０００−１３４０８８
【特許文献４】特開２００４−１６５６４９
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、図１の（Ｂ）に示すように、各ブロックごとにＴｒバラツキ測定回路４及び電圧発生回路５を設ける構成は、回路規模の大きなＴｒバラツキ測定回路４を多数設ける必要があるため、半導体チップ全体でのオーバーヘッドが大きくなり、チップ面積の増加やコスト増加などの問題を生じる。
【０００９】
本発明は、このような問題を解決するもので、小さなオーバーヘッドで均一なトランジスタの動作特性が得られる半導体装置（チップ）の実現を目的とする。
【課題を解決するための手段】
【００１０】
上記目的を実現するため、本発明の半導体装置は、チップごとのトランジスタ特性バラツキ情報を設定する全体設定回路をチップに１個設け、各ブロックの基板バイアス電位を制御するエリア回路を各ブロックごとに設け、全体設定回路が測定したトランジスタ特性バラツキ情報を伝送経路を介して各エリア回路に伝送し、各エリア回路は、各ブロックにおけるトランジスタの動作特性に影響するバラツキ要因をエリア測定回路で測定し、全体設定回路から伝送されたトランジスタ特性バラツキ情報を合わせて、ブロックごとに設けられたブロック基板電圧印加回路の出力する基板バイアス電位値を制御する。
【００１１】
本発明によれば、リングオシレータなどの規模の大きな回路を必要とする全体設定回路はチップに１個設け、ブロックごとに測定する必要のあるバラツキ要因は各ブロックで測定し、伝送されたトランジスタ特性バラツキ情報とバラツキ要因を合わせてブロックごとの基板バイアス電位を設定するので、ブロックごとに高精度の基板バイアス電位制御が行え、回路規模の大きな回路は全体で共通にしているので、オーバーヘッドを小さくできる。
【００１２】
エリア測定回路の測定するバラツキ要因としては、ブロックにおける電源電圧ブロックにおける温度などがある。
【００１３】
本発明によるブロックごとの基板バイアス電位制御は、周期的に行って、その間は設定を保持しても、常時行ってもよい。
【００１４】
全体設定回路から伝送経路を介して伝送されるトランジスタ特性バラツキ情報は、デジタルデータであることが望ましい。
【００１５】
エリア測定回路は、バラツキ要因をＡ／Ｄ変換器でデジタルデータに変換した後利用しても、アナログ信号のまま利用してもよい。デジタルデータの場合には、トランジスタ特性バラツキデータと合わせて、組合せ路またはルックアップテーブルで処理し、電圧値をデジタルデータに応じて選択する選択回路で基板バイアス電位を選択する。アナログ信号のまま利用する時には、デジタルデータに応じて電圧値選択する選択回路に供給する電圧値が、バラツキ要因のアナログ信号に応じて変化するように構成する。
【００１６】
全体設定回路は、チップごとのトランジスタ特性バラツキを測定して、測定したトランジスタバラツキを設定する。なお、全体設定回路を、製造時に測定されたチップごとのトランジスタ特性バラツキに応じたデータを出力するように設定されるヒューズ設定回路で構成することも可能である。
【００１７】
伝送経路は、トランジスタ特性バラツキデータのビット数分の本数のデータ線で実現する。
【００１８】
また、伝送経路は、全体設定回路から複数のエリア回路のそれぞれに順に接続されており、各エリア回路は、伝送経路を介して入力されるデジタルデータを、全体設定回路からのクロックに応じてシフトするシフトレジスタを備え、シフトレジスタの出力を伝送経路を介して次段に出力し、所定のタイミングでシフトレジスタのデータを取り込むか、またはシフトレジスタにデータを設定するようにしても実現できる。これにより、各エリア回路で測定した電源電圧値、温度などのバラツキ要因のデータを全体設定回路で収集して、チップ全体の状態を把握した上で、各ブロックの基板バイアス電位を最適な値に設定することも可能である。
【発明の効果】
【００１９】
本発明によれば、電源電圧や温度などのトランジスタの動作特性に影響するバラツキ要因をブロックごとに測定し、チップ全体のトランジスタの動作特性と合わせて、各ブロックの基板バイアス電位を制御するので、チップ全体で均一なトランジスタの動作特性が得られる。しかも、回路規模の大きな回路部分は全体設定回路に共通化しているので、オーバーヘッドを小さくできる。
【発明を実施するための最良の形態】
【００２０】
図２は、本発明の第１実施例の半導体装置（チップ）の全体構成を示す図である。図２に示すように、第１実施例の半導体チップでは、チップは複数のブロックＢ１、Ｂ２、…に分割されており、トランジスタ（Ｔｒ）バラツキ設定回路１１が設けられており、各ブロックは、エリア回路１２を有する。Ｔｒバラツキ設定回路１１と複数のエリア回路１２の間には、Ｔｒバラツキデータを伝送する共通の信号線１３が設けられている。信号線１３の本数は、Ｔｒバラツキデータのビット数と同じである。
【００２１】
Ｔｒバラツキ設定回路１１は、特許文献１から４に記載されたように、リングオシレータなどを備え、製造工程で決まるチップにおけるトランジスタの動作特性（動作速度）を測定して、そのデータを信号線１３に出力する構成とすることも可能であるが、本実施例では、ヒューズＲＯＭで構成され、製造工程で測定されたチップにおけるトランジスタの動作速度に応じたデータが製造工程で設定され、ヒューズＲＯＭのデータが信号線１３に出力される構成となっている。ヒューズＲＯＭを使用することにより、回路が簡単で小型にでき、半導体チップの起動時のセットアップ動作も不要になる。
【００２２】
図３は、第１実施例のエリア回路１２の構成を示す図であり、すべてのエリア回路は同じ構成を有する。図３に示すように、エリア回路１２は、ブロックの電源電圧ＶＤＤＩをデジタルデータに変換するＡ／Ｄ変換器（ＡＤＣ）２１と、ブロックの温度に対応する電圧をデジタルデータに変換するＡＤＣ２２と、デコーダ２３と、セレクタ２４と、参照電圧発生回路２５と、チャージポンプ回路２７と、を有する。図示のように、基板全体の基準電圧ＶＣＣとグランドの間に抵抗Ｒ１とダイオードＤ１を直列に接続すると、温度によりダイオードＤ１の両端の電圧が変化するので、抵抗Ｒ１とダイオードＤ１の接続ノードの電圧を測定することによりブロックの温度を検出することができる。
【００２３】
参照電圧発生回路２５は、ラダー抵抗Ｒｎ１，Ｒｎ２，…Ｒｎｍと、ラダー抵抗のノードの１つを選択するスイッチ列と、定電流源２６を有し、スイッチ列のうちの１つのスイッチを選択することにより、基準電圧ＶＣＣをラダー抵抗で分割した電圧を選択することができる。
【００２４】
デコーダ２３は、組合せ回路またはルックアップテーブルで構成され、信号線１３上に出力されているＴｒバラツキデータ、ＡＤＣ２１の出力するブロック電源電圧データ、及びＡＤＣ２２の出力するブロック温度データに応じて、ブロックの基板バイアス電位の設定データを生成して、セレクタ２４に出力する。セレクタ２４は、設定データに応じて参照電圧発生回路２５のスイッチ列の１つのスイッチを選択する。これにより、Ｔｒバラツキデータ、ブロック電源電圧データ及びブロック温度データに応じた参照電圧Ｖｒｅｆが選択されてチャージポンプ回路２７に出力される。
【００２５】
図４は、チャージポンプ回路２７の回路構成を示す図である。この回路は、同期して切り替わる２個のスイッチＳＷ１、ＳＷ２と、ダイオードＤ２と、容量Ｃ１、Ｃ２と、を図示のように接続したものである。ＳＷ１とＳＷ２を破線で示す状態にすると、容量Ｃ１は参照電圧Ｖｒｅｆに充電される。次に、ＳＷ１とＳＷ２を実線で示す状態にすると、容量Ｃ１の一方の端子が基準電圧ＶＣＣになるので、容量Ｃ１の他方の端子からはＶＣＣ＋Ｖｒｅｆが出力される。このＶＣＣ＋Ｖｒｅｆは、逆流防止のダイオードＤ２を介して容量Ｃ２を充電すると共に、ブロックの基板バイアス電位Ｖｏｕｔとして出力される。
【００２６】
以上のようにして、各エリア回路は、Ｔｒバラツキデータ、ブロック電源電圧データ及びブロック温度データに適合したブロックの基板バイアス電位Ｖｏｕｔを出力する。各エリア回路は、周期的にＡＤＣ２１、２２の出力（新しいデータ）を読み取り、それに応じてブロックの基板バイアス電位Ｖｏｕｔが設定される。読み取りの周期が短ければ、ブロックの基板バイアス電位Ｖｏｕｔは実質的に動的に変化することになり、周期が長ければ静的に維持されることになる。
【００２７】
図５は、第２実施例のエリア回路１２におけるデコーダ回路２３の部分の構成を示す図である。第２実施例の半導体チップは、デコーダ回路２３の部分が図５の構成を有する以外は、第１実施例と同じ構成を有する。図５に示すように、第２実施例のエリア回路１２では、ＡＤＣ２１が削除され、直列に接続された抵抗Ｒ１とダイオードＤ１にブロックの電源電圧ＶＤＤＩが供給される点が第１実施例と異なる。直列に接続された抵抗Ｒ１とダイオードＤ１にブロックの電源電圧ＶＤＤＩが供給されるので、ＡＤＣ２２に入力される電圧は、ブロックの電源電圧ＶＤＤＩとブロックの温度の両方により決定される。言い換えれば、ブロックの電源電圧ＶＤＤＩとブロックの温度の両方のデータを合わせて測定することになる。他の部分は、第１実施例と同じであるので、説明を省略する。
【００２８】
図６は、第３実施例のエリア回路１２におけるデコーダ回路２３の部分の構成を示す図である。第３実施例の半導体チップは、デコーダ回路２３にはＴｒバラツキデータのみが入力され、ラダー抵抗の電源にＶＣＣの代わりに、直列に接続された抵抗Ｒ２とダイオードＤ２を介してＶＤＤＩから電圧が印加される点が第１実施例と異なる。この構成により、参照電圧発生回路２５が発生する電圧は、ブロックの電源電圧ＶＤＤＩとブロックの温度の両方の影響を受けて変動するので、デコーダ２３によりＴｒバラツキデータに応じた設定データを出力すれば、Ｔｒバラツキデータ、ブロック電源電圧データ及びブロック温度データに応じた参照電圧Ｖｒｅｆが出力される。他の部分は、第１実施例と同じであるので、説明を省略する。
【００２９】
第１から第３実施例では、各エリア回路が組合せ回路やルックアップテーブルによりブロックの基板バイアス電位を演算していた。次に説明する本発明の第４実施例では、すべての演算はＴｒバラツキ設定回路１１で行い、各エリア回路は、ブロックの電源電圧及び温度の測定と基板バイアス電位の設定のみを行う。
【００３０】
図７は、本発明の第４実施例の半導体装置（チップ）の全体構成を示す図である。Ｔｒバラツキ設定回路１１は、簡単なマイクロコンピュータを有して簡単な演算及び制御が行えるように構成されている。なお、トランジスタ動作特性は、第１実施例と同様にヒューズＲＯＭで設定してもよいが、Ｔｒバラツキ設定回路１１にリングオシレータ設けてトランジスタの動作特性（速度）データを測定する構成としてもよい。
【００３１】
参照番号１４は、データを転送するデータ信号線を示し、データはシリアルデータに変換して転送されるので、データ信号線は１本である。参照番号１５は、モード（ＭＯＤＥ）信号、切替（ＳＥＬ）信号及びクロックの３本の制御信号線を示す。図示のように、データ信号線１４は、Ｔｒバラツキ設定回路１１から各エリア回路１２に順に接続され、再びＴｒバラツキ設定回路１１に戻るように接続されている。制御信号線１５は、Ｔｒバラツキ設定回路１１から各エリア回路１２に共通に接続されている。
【００３２】
図８は、本発明の第４実施例のエリア回路１２の構成を示す図である。図示のように、エリア回路１２には、３本の制御信号線（ＭＯＤＥ、ＳＥＬ、Ｃｌｏｃｋ）が接続され、さらに前段のエリア回路１２からデータ信号線（ＩＮＰＵＴ）が接続され、次段のエリア回路１２にデータ信号線（ＯＵＴＰＵＴ）が接続される。
【００３３】
図示のように、エリア回路１２は、温度・電源電圧検出回路４１と、基板（バイアス）電位設定回路４２と、３個のフリップ・フロップ（ＦＦ）４４Ａから４４Ｃと、３個のＦＦの入力を切り替えるスイッチ４３Ａから４３Ｃと、を有する。温度・電源電圧検出回路４１は、図３のブロックの電源電圧を測定するＡＤＣ２１と、ブロックの温度を測定する抵抗Ｒ１、ダイオードＤ１及びＡＤＣ２２と、ＡＤＣ２１の出力とＡＤＣ２２の出力を切り替えるセレクタと、を有し、ＡＤＣ２１とＡＤＣ２２の出力を選択して出力するように構成されている。また、基板電位設定回路４２は、図３のセレクタ２４、参照電圧発生回路２５及びチャージポンプ回路２７で構成される。
【００３４】
図９は、第４実施例におけるデータ転送動作を説明するタイムチャートであり、（Ａ）は各エリア回路１２から測定データをＴｒバラツキ設定回路１１に送る場合を示し、（Ｂ）はＴｒバラツキ設定回路１１から各エリア回路１２に基板電位設定データを転送して設定する場合を示す。
【００３５】
図９の（Ａ）に示すように、Ｔｒバラツキ設定回路１１が各エリア回路のデータを収集する時には、ＭＯＤＥ及びＳＥＬを”低（０）”にする。これに応じて、各エリア回路の温度・電源電圧検出回路４１は、測定した温度データ（３ビット）を出力する。スイッチ４３Ａから４３ＣはＳＥＬが”０”であるので、温度データはＦＦ４４Ａから４４Ｃに入力される。ここで、Ｃｌｏｃｋパルスが出されると、ＦＦ４４Ａから４４Ｃは入力されている温度データをラッチする。次に、ＳＥＬを”高（１）”に変えると、スイッチ４３Ａから４３Ｃは、前段のエリア回路からのデータ出力（ＯＵＴＰＵＴ）または前段のＦＦの出力を選択するように切り替わる。言い換えれば、エリア回路の個数×３段のシフトレジスタが構成される。この状態で、Ｃｌｏｃｋパルスを加えると、前段のＦＦのデータがジダンに伝送され、１ビットずつＴｒバラツキ設定回路１１に入力される。従って、エリア回路の個数×３個のＣｌｏｃｋパルスを加えると、すべてのエリア回路の温度データがＴｒバラツキ設定回路１１に転送される。
【００３６】
温度データの転送が終了した後、同様の動作で、各ブロックの電源電圧データを、Ｔｒバラツキ設定回路１１に転送する。
【００３７】
Ｔｒバラツキ設定回路１１は、上記のようにして収集した各ブロックの温度データ及び電源電圧データから、各ブロックの基板バイアス電位を決定し、そのための設定データを決定する。
【００３８】
そして、図９の（Ｂ）に示すように、Ｔｒバラツキ設定（メイン）回路１１は、ＭＯＤＥを”０”に、ＳＥＬを”１”にする。これにより上記のように、エリア回路の個数×３段のシフトレジスタが構成される。この状態で、最後のエリア回路に転送する設定データから順に、Ｃｌｏｃｋに同期してデータ信号線１４に出力する。エリア回路の個数×３個のＣｌｏｃｋパルスを加えると、すべてのエリア回路のＦＦに対応する設定データが保持されて出力された状態になる。この状態で、ＭＯＤＥを”０”から”１”に変化させると、各エリア回路１２の基板電位設定回路４２はＦＦ４４Ａから４４Ｃの出力を取り込み、セレクタ２４に出力する。これにより、各ブロックで設定データに対応した基板バイアス電位が設定される。
【００３９】
以上、本発明の実施例を説明したが、各種の変形例が可能であるのはいうまでもない。
（付記１）
チップ内が複数のブロックに分割された半導体装置であって、
チップごとのトランジスタ特性バラツキ情報を設定する全体設定回路と、
各ブロックごとに設けられ、各ブロックの基板バイアス電位を制御する複数のエリア回路と、
前記全体設定回路が測定したトランジスタ特性バラツキ情報を前記複数のエリア回路に伝送する伝送経路と、を備え、
各エリア回路は、
各ブロックの基板バイアス電位を出力するブロック基板電圧発生回路と、
各ブロックにおけるトランジスタの動作特性に影響するバラツキ要因を測定すると共に、測定したバラツキ要因及び前記全体設定回路から前記伝送経路を介して伝送された前記トランジスタ特性バラツキ情報に基づいて、前記ブロック基板電圧発生回路の出力する基板バイアス電位値を制御するエリア測定回路と、を備えることを特徴とする半導体装置。（１、図２）
（付記２）
前記エリア測定回路は、前記バラツキ要因として、対応する前記ブロックにおける電源電圧を測定することを特徴とする付記１に記載の半導体装置。（２、図３）
（付記３）
前記エリア測定回路は、前記バラツキ要因として、対応する前記ブロックにおける温度を測定することを特徴とする付記１に記載の半導体装置。（２、図３）
（付記４）
前記エリア測定回路は、前記基板バイアス電位値の制御を周期的に行い、次の制御まで設定した前記基板バイアス電位値を維持することを特徴とする付記１に記載の半導体装置。
（付記５）
前記全体設定回路から前記伝送経路を介して伝送される前記トランジスタ特性バラツキ情報は、デジタルデータであることを特徴とする付記１に記載の半導体装置。
（付記６）
前記エリア測定回路は、前記バラツキ要因をデジタルデータに変換するＡ／Ｄ変換器を備えることを特徴とする付記２または３に記載の半導体装置。
（付記７）
前記エリア測定回路は、デジタルデータに応じて電圧値を選択する選択回路を備え、前記バラツキ要因のアナログ信号に応じて選択する電圧値が変化することを特徴とする付記２または３に記載の半導体装置。
（付記８）
前記全体設定回路は、チップごとのトランジスタ特性バラツキを測定して、測定したトランジスタバラツキを設定することを特徴とする付記１に記載の半導体装置。
（付記９）
前記全体設定回路は、製造時に測定されたチップごとのトランジスタ特性バラツキに応じたデータを出力するように設定されるヒューズ設定回路を備えることを特徴とする付記１に記載の半導体装置。（４）
（付記１０）
前記伝送経路は、前記全体設定回路から複数の前記エリア回路のそれぞれに順に接続されており、
各エリア回路は、前記伝送経路を介して入力されるデジタルデータを、前記全体設定回路からのクロックに応じてシフトするシフトレジスタを備え、前記シフトレジスタの出力を前記伝送経路を介して次段に出力し、所定のタイミングで前記シフトレジスタのデータを取り込むか、または前記シフトレジスタにデータを設定することを特徴とする付記１に記載の半導体装置。（５、図７、図８）
（付記１１）
前記全体設定回路は、前記伝送経路を介して複数の前記エリア回路で測定した前記バラツキ要因のデータを収集して、各ブロックの基板バイアス電位値を決定し、決定した基板バイアス電位値を示すコードを前記伝送経路を介して複数の前記エリア回路に伝送し、
各エリア回路の前記ブロック基板電圧発生回路は、伝送されたコードに従って基板バイアス電位を生成することを特徴とする付記１０に記載の半導体装置。
【産業上の利用可能性】
【００４０】
本発明は、チップ全体に亘りトランジスタの均一な動作特性（速度）が要求される半導体装置（チップ）に適用される。
【図面の簡単な説明】
【００４１】
【図１】基板バイアス電位制御の従来例の構成を説明する図である。
【図２】本発明の第１実施例の半導体装置（チップ）の全体構成を示す図である。
【図３】第１実施例のエリア回路の構成を示す図である。
【図４】チャージポンプ回路の実施例の構成を示す図である。
【図５】本発明の第２実施例のエリア回路の構成を示す図である。
【図６】本発明の第３実施例のエリア回路の構成を示す図である。
【図７】本発明の第４実施例の半導体装置の全体構成を示す図である。
【図８】第４実施例のエリア回路の構成を示す図である。
【図９】第４実施例におけるデータ転送動作を示すタイムチャートである。
【符号の説明】
【００４２】
１    半導体装置（チップ）
１１    トランジスタ（Ｔｒ）バラツキ設定回路（メイン回路）
１２    エリア回路
１３    （データ）信号線
１４    データ信号線
１５    制御信号線
２３    デコーダ
２４    セレクタ
２５    参照電圧発生回路
２７    チャージポンプ回路
【図１】
2008227155.tif 000003
【図２】
2008227155.tif 000004
【図３】
2008227155.tif 000005
【図４】
2008227155.tif 000006
【図５】
2008227155.tif 000007
【図６】
2008227155.tif 000008
【図７】
2008227155.tif 000009
【図８】
2008227155.tif 000010
【図９】
2008227155.tif 000011