(57)【要約】【課題】モジュールとして組み込まれた演算処理機能を容易にテストできる集積回路及びそのテスト条件設定方法並びにプログラムを提供する。【解決手段】パターン発生、変倍及び編集の各モジュール２５〜２７と、演算処理対象のデータを各モジュール２５〜２７に入力するか否かを切り替えるための切り替え部２１〜２４と、各モジュール２５〜２７及び切り替え部２１〜２４の処理条件を設定する複数のレジスタ１４〜２０とを備え、モジュールごとに演算処理を実行するか否かを選択可能なＡＳＩＣ１００であって、パターン発生、変倍及び編集の各モジュール２５〜２７の少なくとも一つを用いたテストを行う際のテスト条件が記憶された記憶部２８３を備え、外部装置からの指示に応じて各レジスタ１４〜２０にテスト条件に応じたレジスタ値を設定するレジスタ設定部２８を有する。【選択図】図１
2008226186.tif 000002
【特許請求の範囲】
【請求項１】
複数の演算処理モジュールと、演算処理対象のデータを各演算処理モジュール入力するか否かを切り替えるための切り替え手段と、前記各演算処理モジュール及び前記切り替え手段の処理条件を設定する複数のレジスタとを備え、前記演算処理モジュールごとに演算処理を実行するか否かを選択可能な集積回路であって、
前記演算処理モジュールの少なくとも一つを用いたテストを行う際のテスト条件が記憶されたテスト条件記憶手段を備え、外部装置からの指示に応じて前記各レジスタにテスト条件に応じたレジスタ値を設定するレジスタ設定手段を有することを特徴とする集積回路。
【請求項２】
前記演算処理モジュールは、前記演算処理対象のデータに対して画像処理を行うことを特徴とする集積回路。
【請求項３】
前記演算処理モジュールの少なくとも一つは、前記演算処理対象のデータを生成する機能を有することを特徴とする請求項１又は２記載の集積回路。
【請求項４】
前記レジスタ設定手段は、前記各レジスタのｂｉｔ情報を検出し、該ｂｉｔ情報を前記テスト条件とに基づいて、前記各レジスタにレジスタ値を設定することを特徴とする請求項１から３のいずれか１項記載の集積回路。
【請求項５】
前記レジスタ設定手段は、前記外部装置からテストに用いる演算処理モジュールとテスト回数とを前記指示として取得することを特徴とする請求項１から４のいずれか１項記載の集積回路。
【請求項６】
複数の演算処理モジュールと、演算処理対象のデータを各演算処理モジュール入力するか否かを切り替えるための切り替え手段と、前記各演算処理モジュール及び前記切り替え手段の処理条件を設定する複数のレジスタと、前記演算処理モジュールの少なくとも一つを用いたテストを行う際のテスト条件が記憶されたテスト条件記憶手段とを備え、前記演算処理モジュールごとに演算処理を実行するか否かを選択可能であり、外部装置からの指示に応じて前記各レジスタにテスト条件に応じたレジスタ値を設定するレジスタ設定手段を有することを特徴とする集積回路のテスト条件設定方法であって、
前記外部装置からの指示により、前記テスト条件記憶手段に記憶されているテスト条件に応じたレジスタ値を前記各レジスタに設定することを特徴とする集積回路のテスト条件設定方法。
【請求項７】
複数の演算処理モジュールと、演算処理対象のデータを各演算処理モジュール入力するか否かを切り替えるための切り替え手段と、前記各演算処理モジュール及び前記切り替え手段の処理条件を設定する複数のレジスタと、前記演算処理モジュールの少なくとも一つを用いたテストを行う際のテスト条件が記憶されたテスト条件記憶手段とを備え、前記演算処理モジュールごとに演算処理を実行するか否かを選択可能であり、外部装置からの指示に応じて前記各レジスタにテスト条件に応じたレジスタ値を設定するレジスタ設定手段を有することを特徴とする集積回路のテスト条件をコンピュータに設定させるテスト条件設定プログラムであって、
前記外部装置からの指示に応じて、前記コンピュータが前記テスト条件記憶手段に記憶されているテスト条件に応じたレジスタ値を前記各レジスタに設定することを特徴とする集積回路のテスト条件設定プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路に関し、特に、複数の演算処理モジュールを備えた集積回路及びそのテスト条件設定方法並びにプログラムに関する。
【背景技術】
【０００２】
従来、特定の演算処理がモジュール化して組み込まれた集積回路は、ＡＳＩＣと呼ばれ、様々な電子機器に適用されている。
【０００３】
例えば、画像処理装置には、パターン発生、変倍、回転、編集などといった各画像処理がモジュール化されて組み込まれた集積回路が用いられている。
【０００４】
このような集積回路に対しては、テストを行って正常に動作することを確認する必要がある。
【０００５】
図６に、従来のＡＳＩＣ２００の構成を示す。
ＡＳＩＣ２００は、入力端子１、レジスタＩ／Ｆ２、レジスタ群３、切り替え部４〜７、パターン発生モジュール８、変倍モジュール９、編集モジュール１０及び出力端子０を有する。
入力端子１は、前段に接続された不図示の装置（ＣＰＵなど）から画像データが入力される端子である。レジスタＩ／Ｆ２は、前段に接続された不図示の装置から制御信号が入力されるＩ／Ｆである。レジスタ群３は、各切り替え部４〜７やモジュール８〜１０を制御するためのコマンドが格納されている。切り替え部４〜７は、画像データのデータラインを切り替える。パターン発生モジュール８は、任意の画像パターンを発生させる処理を行う。変倍モジュール９は、画像の倍率を変換する処理を行う。編集モジュール１０は、画像のトリミングや拡張などの処理を行う。出力端子０は、後段に接続された不図示の装置へ画像データを出力するための端子である。
【０００６】
通常動作の際には、前段の装置からレジスタＩ／Ｆ２を介して制御信号が入力され、それに応じてレジスタ３１〜３７の値が設定される。例えば、切り替え部４をＤ１−Ｄ２、切り替え部５をＤ３−Ｄ４、切り替え部６をＤ５−Ｄ６、切り替え部７をＤ７−Ｄ８としてデータラインを設定し、画像データに対してパターン発生、変倍、編集の各処理を施して出力端子０から出力する。
【０００７】
テスト動作の際には、前段の装置からレジスタＩ／Ｆ２を介して制御信号が入力され、レジスタ３１〜３７に対して通常動作とは異なるテスト専用の設定がなされる。例えば、変倍モジュール９のみテストする場合には、切り替え部４をＤ１−Ｔ１、切り替え部５をＴ１−Ｄ４、切り替え部６をＤ５−Ｔ２、切り替え部７をＴ３−Ｄ８としてデータラインを設定し、変倍モジュールに処理条件（拡大・縮小、縦倍率、横倍率など）を設定する。各切り替え部４〜７と変倍モジュール９における処理条件とをレジスタ３２、３４〜３７に設定した後に、入力端子１を介して画像データを入力すると、設定された処理条件で変倍モジュール９において変倍処理が施された画像データが出力端子０から出力される。
【０００８】
このように、レジスタＩ／Ｆ２を介してレジスタ群３にテスト条件（データライン及び各モジュールでの処理条件）を設定することにより、任意のモジュールについてテストを行うことが可能である。
【特許文献１】特開平１０−１０５５３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、近年のＡＳＩＣには多種多様な機能モジュールが組み込まれているため、レジスタにはテスト条件として多数の値を設定しなければならない。テスト条件としてレジスタに設定する値に誤りがあると（例えば、画像処理ＡＳＩＣにおいて走査開始位置が走査終了位置よりも後に設定される値であったりすると）、正しいテスト結果が得られず、ＡＳＩＣ内のモジュールを正しく評価できないという問題があった。
【００１０】
特許文献１には、選択された機能モジュール内部のレジスタのアドレスを自動的に生成する回路を設けたデータ処理装置が開示されているが、直接レジスタを設定するか間接的にレジスタを設定するのかの違いであり、テスト条件に合った設定を正しく行わなければモジュールを正しく評価できないことには変わりはない。
【００１１】
本発明はかかる問題に鑑みてなされたものであり、モジュールとして組み込まれた演算処理機能を容易にテストできる集積回路及びそのテスト条件設定方法並びにプログラムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明は、第１の態様として、複数の演算処理モジュールと、演算処理対象のデータを各演算処理モジュール入力するか否かを切り替えるための切り替え手段と、各演算処理モジュール及び切り替え手段の処理条件を設定する複数のレジスタとを備え、演算処理モジュールごとに演算処理を実行するか否かを選択可能な集積回路であって、演算処理モジュールの少なくとも一つを用いたテストを行う際のテスト条件が記憶されたテスト条件記憶手段を備え、外部装置からの指示に応じて各レジスタにテスト条件に応じたレジスタ値を設定するレジスタ設定手段を有することを特徴とする集積回路を提供するものである。
【００１３】
本発明の第１の態様においては、演算処理モジュールは、演算処理対象のデータに対して画像処理を行うことが好ましい。また、演算処理モジュールの少なくとも一つは、演算処理対象のデータを生成する機能を有することが好ましい。また、レジスタ設定手段は、各レジスタのｂｉｔ情報を検出し、該ｂｉｔ情報をテスト条件とに基づいて、各レジスタにレジスタ値を設定することが好ましい。また、レジスタ設定手段は、外部装置からテストに用いる演算処理モジュールとテスト回数とを指示として取得することが好ましい。
【００１４】
また、上記目的を達成するため、本発明は、第２の態様として、複数の演算処理モジュールと、演算処理対象のデータを各演算処理モジュール入力するか否かを切り替えるための切り替え手段と、各演算処理モジュール及び切り替え手段の処理条件を設定する複数のレジスタと、演算処理モジュールの少なくとも一つを用いたテストを行う際のテスト条件が記憶されたテスト条件記憶手段とを備え、演算処理モジュールごとに演算処理を実行するか否かを選択可能であり、外部装置からの指示に応じて各レジスタにテスト条件に応じたレジスタ値を設定するレジスタ設定手段を有することを特徴とする集積回路のテスト条件設定方法であって、外部装置からの指示により、テスト条件記憶手段に記憶されているテスト条件に応じたレジスタ値を各レジスタに設定することを特徴とする集積回路のテスト条件設定方法を提供するものである。
【００１５】
また、上記目的を達成するため、本発明は、第３の態様として、複数の演算処理モジュールと、演算処理対象のデータを各演算処理モジュール入力するか否かを切り替えるための切り替え手段と、各演算処理モジュール及び切り替え手段の処理条件を設定する複数のレジスタと、演算処理モジュールの少なくとも一つを用いたテストを行う際のテスト条件が記憶されたテスト条件記憶手段とを備え、演算処理モジュールごとに演算処理を実行するか否かを選択可能であり、外部装置からの指示に応じて各レジスタにテスト条件に応じたレジスタ値を設定するレジスタ設定手段を有することを特徴とする集積回路のテスト条件をコンピュータに設定させるテスト条件設定プログラムであって、外部装置からの指示に応じて、コンピュータがテスト条件記憶手段に記憶されているテスト条件に応じたレジスタ値を各レジスタに設定することを特徴とする集積回路のテスト条件設定プログラムを提供するものである。
【発明の効果】
【００１６】
本発明によれば、モジュールとして組み込まれた演算処理機能を容易にテストできる集積回路及びそのテスト条件設定方法並びにプログラムを提供できる。
【発明を実施するための最良の形態】
【００１７】
本発明の好適な実施の形態にかかる集積回路について説明する。図１に、本実施形態に係るＡＳＩＣの構成を示す。ＡＳＩＣ１００は、入力端子１１、レジスタＩ／Ｆ１２、ＵＩ１３、レジスタ１４〜２０、切り替え部２１〜２４、パターン発生モジュール２５、変倍モジュール２６、編集モジュール２７、レジスタ設定部２８及び出力端子２９を有する。ＵＩ１３及びレジスタ設定部２８を以外の各部は従来のＡＳＩＣと同様である。
【００１８】
通常動作時には、従来のＡＳＩＣと同様に、前段の装置（ＣＰＵなど）からレジスタＩ／Ｆ１２を介して制御信号が入力され、それに応じてレジスタ１４〜２０の値が設定される。レジスタ１４〜２０は設定された値に応じて各切り替え部２１〜２４及びモジュール２５〜２７を制御し、データラインと各モジュールにおける処理条件とを指定する。前段の装置から入力端子１１を介して入力された画像データは、設定されたデータライン上の各モジュールにおいて処理がなされたのち、外部端子２９から出力される。
【００１９】
テスト動作時には、どのテストを何回行うのかといったテスト条件が制御信号としてＵＩ１３を介してレジスタ設定部２８に入力される。入力された内容は、計数部２８１及び指示部２８２に保存される。なお、同一条件でのテストを繰り返すだけでなく、複数の条件でテストを行うように設定することも可能である。例えば、「条件Ａ、条件Ｂ、条件Ｃで各１回ずつ」のような設定も可能である。
【００２０】
また、実行するテストに関する設定内容（レジスタの値）は記憶部２８３から読み出され、レジスタ設定部２８から各レジスタ１４〜２０に出力される。
【００２１】
各モジュールに対応するレジスタの設定値の一例を図２に示す。各レジスタの設定値はそれぞれ所定ビットのパラメータの組み合わせたものである。例えば、変倍モジュール２６に関する設定は、主走査方向に縮小するか拡大するのかを示す「主走査変倍モード（縮／拡）」、副走査方向に縮小するのか拡大するのかを示す「副走査変倍モード（縮／拡）」、主走査方向の変倍率を示す「主走査変倍率」、副走査方向の変倍率を示す「副走査変倍率」の各パラメータを組み合わせることによって行われる。これらの値はテストの種類に応じた所定値である。
【００２２】
図３に、テスト動作の流れを示す。
レジスタ設定部２８は、ＵＩ１３を介して入力された制御信号に基づいて、テスト対象のモジュールとテスト回数とを認識する（ステップＳ１）。テスト対象モジュールとテスト回数とは指示部２８２及び計数部２８１にそれぞれ記憶される。
【００２３】
前段の装置から入力端子を介して画像データを入力する。入力する画像の種類は任意である。例えば、ランダムデータやインクリメントデータなどを用いることができる。
【００２４】
レジスタ設定部２８は、レジスタの対応を判断する（ステップＳ３）。まず、レジスタ設定部２８はモジュール２５〜２７のうちテスト対象として認識したものからｂｉｔ情報を取得する（ステップＳ３１）。そして、レジスタ設定部２８は、記憶部２８３に記憶されているテーブルを用いて、取得したｂｉｔ情報に対応する設定情報を取得する（ステップＳ３２）。レジスタ設定部２８は、記憶部２８３から取得した設定情報を基に、テスト対象のレジスタにあった値の設定方法を選択する（ステップＳ３３）。
【００２５】
レジスタの設定方法を選択したのち、レジスタ設定部２８は選択した設定情報に基づいてレジスタ１４〜１６の値を設定し、処理条件を定める（ステップＳ４）。
【００２６】
また、レジスタ設定部は、レジスタ１７〜２０の値を設定し、データラインを指定する（ステップＳ５）。図４に、データラインの一例を示す。図中に太線で示すのがデータラインである。ここでは、切り替え部２１をＤ１−Ｄ２、切り替え部２２をＤ３−Ｔ２、切り替え部２３をＴ２−Ｄ６、切り替え部２４をＤ７−Ｄ８としており、これにより、パターン発生モジュール２５と編集モジュール２７とがテスト対象のモジュールとして設定されたこととなる。
【００２７】
データラインが指定されたらテスト動作を実行し、１回のテストが終わるごとにレジスタ設定部２８でカウントアップする。カウント値が計数部２８１に記憶されている値に達したらテストを完了する（ステップＳ６／Ｙｅｓ、Ｓ７）。
計数部２８１に記憶されている値に達していなければ（ステップＳ６／Ｎｏ）、再びレジスタ設定及びデータライン設定を行ってテスト動作を実行し、カウント値が計数部２８１に記憶されている値に達するまで繰り返す。
【００２８】
なお、図５に示すように、ＡＳＩＣ１００内にテストに使用できるデータを生成する機能を備えたモジュール（この例ではパターン発生モジュール２５）を含んでいる場合には、そのモジュールにおいて生成したデータを用いてＡＳＩＣ１００をテストすることも可能である。図中にこの場合のデータラインを太線で示す。
【００２９】
このように、本実施形態に係る集積回路は、レジスタに対するテスト条件の設定をユーザによる手作業で行う必要がない。これにより、ヒューマンエラーに起因するテスト条件の設定不良を防止できる。
【００３０】
なお、上記実施形態は本発明の好適な実施の一例であり、本発明はこれに限定されることはない。
例えば、上記実施形態では、レジスタ設定部２８がテスト動作のたびにレジスタ１４〜２０からｂｉｔ情報を取得する構成を例としたが、ｂｉｔ情報を記憶部に記憶させておくようにしても良い。ｂｉｔ情報を記憶部に記憶させておけば、テスト実行時の工程数を減らせるため処理を高速でき、また回路構成も簡略化できる。ただし、ｂｉｔ情報をレジスタ１４〜２０から取得するようにした方が記憶部２８３の容量が小さくてすむため、記憶部２８３のサイズダウンを優先するのか、処理の高速化及び回路の簡略化を優先に応じてどちらの構成を選択するかを決定することが好ましい。
また、上記実施形態では画像処理用のＡＳＩＣを例に説明したが、画像処理用に限らずあらゆる演算処理用の集積回路に適用可能であることは言うまでもない。
このように、本発明は様々な変形が可能である。
【図面の簡単な説明】
【００３１】
【図１】本発明の好適な実施の形態に係るＡＳＩＣの構成を示す図である。
【図２】各モジュールに対応するレジスタの設定値の一例を示す図である。
【図３】本発明の好適な実施の形態に係るＡＳＩＣにおけるテスト動作の流れを示す図である。
【図４】データラインの一例を示す図である。
【図５】テストに用いるデータをＡＳＩＣ内のモジュールにおいて生成する場合のデータラインを示す図である。
【図６】従来のＡＳＩＣの構成を示す図である。
【符号の説明】
【００３２】
１１    入力端子
１２    レジスタＩ／Ｆ
１３    ＵＩ
１４、１５、１６、１７、１８、１９、２０    レジスタ
２１、２２、２３、２４    切り替え部
２５    パターン発生モジュール
２６    変倍モジュール
２７    編集モジュール
２８    レジスタ設定部
２９    出力端子
１００    ＡＳＩＣ
【図１】
2008226186.tif 000003
【図２】
2008226186.tif 000004
【図３】
2008226186.tif 000005
【図４】
2008226186.tif 000006
【図５】
2008226186.tif 000007
【図６】
2008226186.tif 000008