(57)【要約】【課題】シリコン基板を備え、高周波信号を導通させたときに発生する高調波が小さい半導体装置を提供する。【解決手段】半導体装置１において、シリコン基板２上にシリコン酸化膜３を形成し、その上に配線６及び配線８を設ける。配線６は、周波数が５００ＭＨｚ以上であり、電力が２０ｄＢｍ以上である高周波信号が流れる高周波配線とし、配線８は一定電位が印加される定電位配線とする。そして、シリコン基板２におけるシリコン酸化膜３に接する領域に、アクセプタとしてのホウ素を導入し、ホウ素ドーピング層９を形成する。ホウ素ドーピング層９の厚さは１μｍ以下とし、ホウ素の面濃度は４．０×１０１０乃至３．５×１０１１ｃｍ−２とする。【選択図】図１
2008227084.tif 000002
【特許請求の範囲】
【請求項１】
周波数が５００ＭＨｚ以上であり、電力が２０ｄＢｍ以上の高周波信号が入力される半導体装置であって、
シリコン基板と、
前記シリコン基板上に形成されたシリコン酸化膜と、
前記シリコン酸化膜上に設けられ、前記高周波信号が流れる高周波配線と、
前記シリコン酸化膜上に設けられ、一定電位が印加される定電位配線と、
前記シリコン基板における前記シリコン酸化膜に接する領域に形成され、アクセプタが導入されたアクセプタ導入層と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記アクセプタ導入層の厚さは１μｍ以下であり、前記アクセプタ導入層における前記アクセプタの面濃度は、４．０×１０１０乃至３．５×１０１１ｃｍ−２であることを特徴とする請求項１記載の半導体装置。
【請求項３】
周波数が５００ＭＨｚ以上であり、電力が２０ｄＢｍ以上の高周波信号が入力される半導体装置であって、
シリコン基板と、
前記シリコン基板上に形成されたシリコン酸化膜と、
前記シリコン酸化膜上に設けられ、前記高周波信号が流れる高周波配線と、
前記シリコン酸化膜上に設けられ、一定電位が印加される定電位配線と、
前記シリコン基板の表面に対して垂直な方向から見て、前記シリコン酸化膜における前記高周波配線と前記定電位配線との間の領域に形成され、前記シリコン基板に到達する溝と、
を備えたことを特徴とする半導体装置。
【請求項４】
周波数が５００ＭＨｚ以上であり、電力が２０ｄＢｍ以上の高周波信号が入力される半導体装置であって、
シリコン基板と、
前記シリコン基板上に形成されたシリコン酸化膜と、
前記シリコン酸化膜上に設けられた複数のトランジスタと、
前記シリコン基板の表面に対して垂直な方向から見て、前記シリコン酸化膜における前記トランジスタ間の領域に形成され、前記シリコン基板に到達する溝と、
を備えたことを特徴とする半導体装置。
【請求項５】
前記溝の底面は、前記シリコン基板と前記シリコン酸化膜との界面から１μｍ以上下方に位置していることを特徴とする請求項３または４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、シリコン基板を備え高周波信号が入力される半導体装置に関する。
【背景技術】
【０００２】
従来より、周波数が５００ＭＨｚ以上の高周波信号（以下、「ＲＦ（Radio Frequency）信号」ともいう）を扱う半導体装置には、ＧａＡｓ（ガリウム砒素）又はＩｎＰ（インジウム燐）などの化合物半導体を使用することが多かった。この理由は、これらの化合物半導体はシリコンよりも電子の移動度が大きく高速動作に有利であること、及び、これらの化合物半導体では、容易に半絶縁性基板を得ることができ、寄生容量を低減できることなどである。
【０００３】
しかし、化合物半導体は、シリコンと比較して材料コストが高く、また、ウェーハの大口径化が困難であるため、半導体装置を製造する際のプロセスコストも高いという問題がある。一方、近年、シリコン基板においても、比抵抗が１ｋΩｃｍ以上である半絶縁性の基板が得られるようになってきており、また、シリコン基板を用いた半導体装置の電流利得遮断周波数も、１０ＧＨｚ以上が得られるようになってきている。このため、高周波用途の半導体装置にも、徐々にシリコン基板が使われつつある。また、高周波用途の半導体装置においては、シリコン基板上に厚い絶縁膜を形成し、この絶縁膜上に回路及び配線などを形成することにより、回路及び配線とシリコン基板との間の寄生容量を低減し、半導体装置の動作を高速化する技術が開示されている（例えば、非特許文献１参照。）。
【０００４】
しかしながら、シリコン基板上に高周波回路を形成した半導体装置においては、ＲＦ信号の高調波、特に、第２次高調波が大きくなるという問題がある。
【０００５】
【非特許文献１】C.Tinella, et. al.,"0.13/spl mu/m CMOS SOI SP6T antenna switch for multi-standard handsets", 2006 Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems. Dig. pp.58-61, 2006
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、シリコン基板を備え、高周波信号を導通させたときに発生する高調波が小さい半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、周波数が５００ＭＨｚ以上であり、電力が２０ｄＢｍ以上の高周波信号が入力される半導体装置であって、シリコン基板と、前記シリコン基板上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に設けられ、前記高周波信号が流れる高周波配線と、前記シリコン酸化膜上に設けられ、一定電位が印加される定電位配線と、前記シリコン基板における前記シリコン酸化膜に接する領域に形成され、アクセプタが導入されたアクセプタ導入層と、を備えたことを特徴とする半導体装置が提供される。
【０００８】
本発明の他の一態様によれば、周波数が５００ＭＨｚ以上であり、電力が２０ｄＢｍ以上の高周波信号が入力される半導体装置であって、シリコン基板と、前記シリコン基板上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に設けられ、前記高周波信号が流れる高周波配線と、前記シリコン酸化膜上に設けられ、一定電位が印加される定電位配線と、前記シリコン基板の表面に対して垂直な方向から見て、前記シリコン酸化膜における前記高周波配線と前記定電位配線との間の領域に形成され、前記シリコン基板に到達する溝と、を備えたことを特徴とする半導体装置が提供される。
【０００９】
本発明の更に他の一態様によれば、周波数が５００ＭＨｚ以上であり、電力が２０ｄＢｍ以上の高周波信号が入力される半導体装置であって、シリコン基板と、前記シリコン基板上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に設けられた複数のトランジスタと、前記シリコン基板の表面に対して垂直な方向から見て、前記シリコン酸化膜における前記トランジスタ間の領域に形成され、前記シリコン基板に到達する溝と、を備えたことを特徴とする半導体装置が提供される。
【発明の効果】
【００１０】
本発明によれば、シリコン基板を備え、高周波信号を導通させたときに発生する高調波が小さい半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しつつ、本発明の実施形態について説明する。  
先ず、本発明の第１の実施形態について説明する。  
図１は、本実施形態に係る半導体装置を例示する平面図であり、  
図２は、図１に示すＡ−Ａ’線による断面図であり、  
図３は、横軸にシリコン基板とシリコン酸化膜との界面からの距離をとり、縦軸にホウ素濃度をとって、シリコン基板におけるホウ素濃度の深さ方向のプロファイルを例示するグラフ図である。
【００１２】
図１及び図２に示すように、本実施形態に係る半導体装置１は、周波数が５００ＭＨｚ以上であり、電力が２０ｄＢｍ（＝１００ｍＷ）以上の高周波信号（ＲＦ信号）が入力される半導体装置であり、例えば、移動体通信機のアンテナと送信回路及び受信回路との間に設けられる高周波スイッチ回路である。
【００１３】
半導体装置１においては、例えばホウ素（ボロン：Ｂ）などのＰ型不純物が導入されたＰ型の単結晶シリコン（Ｓｉ）からなるシリコン基板２が設けられており、シリコン基板２上には、シリコン酸化物（ＳｉＯ２）からなるシリコン酸化膜３が設けられている。シリコン酸化膜３はシリコン基板２に接しており、その厚さは例えば１μｍである。シリコン酸化膜３上には、高周波回路４が設けられており、この高周波回路４に対してＲＦ信号を入出力するボンディングパッド５が例えば３ヶ所設けられており、高周波回路４と各ボンディングパッド５とを接続する配線６が例えば３本設けられている。また、シリコン酸化膜３上には、接地電位（ＧＮＤ）が印加されるボンディングパッド７と、このボンディングパッド７に接続された配線８が設けられている。
【００１４】
そして、シリコン基板２におけるシリコン酸化膜３に接する領域には、アクセプタ導入層としてのホウ素ドーピング層９が形成されている。ホウ素ドーピング層９には、シリコン基板２におけるホウ素ドーピング層９以外の領域よりも高い濃度でホウ素が導入されている。ホウ素ドーピング層９は、例えば、シリコン基板２とシリコン酸化膜３との界面１０の全面に形成されている。
【００１５】
ホウ素ドーピング層９の厚さは例えば１μｍ以下であり、ホウ素ドーピング層９におけるホウ素の面濃度は、例えば、４．０×１０１０乃至３．５×１０１１ｃｍ−２である。すなわち、シリコン基板２における界面１０から深さ１μｍまでの領域におけるホウ素の面濃度は、シリコン基板２の板厚中央部、すなわち、厚さ１μｍの上層部及び厚さ５μｍの下層部を除いた部分における厚さが１μｍの層のホウ素面濃度よりも、例えば、４．０×１０１０乃至３．５×１０１１ｃｍ−２だけ高い。
【００１６】
図３に示すように、一例では、シリコン基板２におけるホウ素濃度は、シリコン基板２の上面付近、すなわち、シリコン酸化膜３との界面１０付近において最も高く、深さが深くなるほど低くなり、ある深さからは一定値となる。例えば、ホウ素濃度は、界面１０付近においては約５×１０１５ｃｍ−３であり、界面１０から約０．６μｍの位置までは、深さが深くなるにつれて単調減少し、界面１０から約０．６μｍの位置で約５×１０１２ｃｍ−３となり、それより深い位置では略一定となっている。すなわち、シリコン基板２の平均ホウ素濃度は、約５×１０１２ｃｍ−３である。従って、ホウ素ドーピング層９の下面は界面１０から０．６μｍ下方にあり、ホウ素ドーピング層９の厚さは０．６μｍであると言える。
【００１７】
また、この例では、界面１０から深さ１μｍまでの領域におけるホウ素の面濃度は、５．１０×１０１０ｃｍ−２である。一方、シリコン基板２の板厚中央部、すなわち、厚さ１μｍの上層部及び厚さ５μｍの下層部を除いた部分における平均ホウ素濃度は、５×１０１２ｃｍ−３である。このため、この板厚中央部における厚さが１μｍ（＝１０−４ｃｍ）の領域におけるホウ素の面濃度は、５×１０８ｃｍ−２（＝０．０５×１０１０ｃｍ−２）である。従って、界面１０から深さ１μｍまでの領域のホウ素面濃度は、基板のそれ以外の領域における厚さが１μｍの層のホウ素面濃度よりも、５．０５×１０１０ｃｍ−２（＝５．１０×１０１０−０．０５×１０１０ｃｍ−２）だけ高い。
【００１８】
なお、上述の例では、ホウ素濃度の深さ方向のプロファイルにおいて、ホウ素濃度が界面１０付近において最大値をとる例を示したが、本実施形態はこれに限定されず、ホウ素濃度は界面１０から離隔した位置において最大値をとってもよい。例えば、界面１０から下方に０．４μｍ程度離隔した位置で最大値をとってもよい。
【００１９】
次に、上述の半導体装置１の製造方法について説明する。  
先ず、ホウ素濃度が５×１０１２ｃｍ−３であるシリコン基板２を用意する。そして、このシリコン基板２に対して熱酸化処理を行い、その上面に厚さが例えば１μｍのシリコン酸化膜３を形成する。次に、シリコン基板２に対して、上方からホウ素のイオン注入を行う。このイオン注入の条件は、例えば、加速電圧を３５０ｋｅＶとし、ドーズ量を１．５×１０１１ｃｍ−２とする。これにより、ホウ素がシリコン酸化膜３を通過して、シリコン基板２内におけるシリコン酸化膜３に接する領域に注入される。次に、注入したホウ素を活性化させるために、熱処理を行う。この熱処理の条件は、例えば、温度を９５０℃とし、保持時間を１分間とする。これにより、ホウ素ドーピング層９が形成される。その後、フォトリソグラフィプロセスを適用して、シリコン酸化膜３上に、高周波回路４、ボンディングパッド５、配線６、ボンディングパッド７及び配線８を形成する。この結果、半導体装置１が製造される。
【００２０】
次に、本実施形態の作用効果について、比較例と比較して説明する。  
図４は、本実施形態の比較例に係る半導体装置を例示する断面図である。  
なお、図４に示す半導体装置の平面図は、図１と同様な図になる。  
図４に示すように、比較例に係る半導体装置１０１においては、シリコン基板２におけるシリコン酸化膜３に接する領域に、ホウ素ドーピング層９（図２参照）が形成されていない。半導体装置１０１における上記以外の構成は、上述の本実施形態に係る半導体装置１と同様である。また、半導体装置１０１の製造方法は、上述の半導体装置１の製造方法において、ホウ素のイオン注入を省略した方法である。
【００２１】
このような半導体装置１０１においては、シリコン酸化膜３の界面１０における未結合手が正電荷として作用するため、シリコン基板２における界面１０に接する領域に電子が集まり、この電子が界面キャリアとなって界面キャリア層１０２が形成される。本比較例のように、熱酸化法によって厚さが１μｍのシリコン酸化膜を形成した場合、界面キャリアの面濃度は５×１０１０乃至１．０×１０１１ｃｍ−２程度となる。
【００２２】
そして、半導体装置１０１の高周波回路４に対してＲＦ信号を入力すると、ＲＦ信号が導通する配線６と接地電位が印加される配線８との間の電圧変化によって界面キャリアが移動し、シリコン基板２内で電流が発生する。これにより、ＲＦ信号の高調波が発生する。
【００２３】
これに対して、図２に示すように、本実施形態の半導体装置１においては、シリコン基板２における界面１０に接する領域にホウ素ドーピング層９が形成されている。このため、このホウ素ドーピング層９がホール源となり、界面１０の近傍に集まった電子を電荷補償し、導通に寄与する界面キャリアを減少させる。一例では、導電に寄与する界面キャリアの面濃度は、０．０５×１０１０ｃｍ−２まで減少する。この結果、配線６にＲＦ信号を導通させても、高調波の発生が抑制される。一般には、周波数が５００ＭＨｚ以上であり、電力が２０ｄＢｍ以上の高周波信号を入力すると、高調波の発生が顕著となるため、本実施形態に係る半導体装置は、周波数が５００ＭＨｚ以上であり、電力が２０ｄＢｍ以上の高周波信号が入力される用途に好適である。
【００２４】
以下、本実施形態の効果を示す試験例について説明する。  
図５は、本試験例において使用した試験材を示す平面図であり、  
図６は、本試験例において使用した試験装置を示すブロック図である。  
図５に示すように、試験材１１においては、前述の第１の実施形態と同様に、シリコン基板２（図２参照）上にシリコン酸化膜３が形成され、その上に３本の配線１２が相互に平行に配列されたテストパターンが形成されている。また、本実施形態の実施例に係る試験材１１においては、シリコン基板２の上面付近にホウ素ドーピング層９（図２参照）が形成されており、比較例に係る試験材１１においては、ホウ素ドーピング層が形成されていない。
【００２５】
図６に示すように、試験装置２０１においては、高周波信号源２０２、高周波パワーアンプ２０３、スペクトルアナライザ２０４、１対のＳＭＡ（Sub Miniature Type A）ケーブル２０５及び１対の高周波プローブ２０６が設けられている。そして、１対の高周波プローブ２０６を試験材１１の配線１２の両端部に接触させることにより、高周波信号源２０２、高周波パワーアンプ２０３、一方のＳＭＡケーブル２０５、一方の高周波プローブ２０６、配線１２、他方の高周波プローブ２０６、他方のＳＭＡケーブル２０５及びスペクトルアナライザ２０４を、この順に直列に接続する。
【００２６】
この状態で、高周波信号源２０２、高周波パワーアンプ２０３及びスペクトルアナライザ２０４を作動させることにより、高周波信号源２０２から出力されたＲＦ信号が高周波パワーアンプ２０３によって増幅され、一方のＳＭＡケーブル２０５及び高周波プローブ２０６を介して、配線１２の一端部に入力される。このとき、ＲＦ信号は中央の配線１２のみに入力され、両側の配線１２には接地電位が印加される。そして、配線１２を伝導したＲＦ信号は、配線１２の他端部から他方の高周波プローブ２０６及びＳＭＡケーブル２０５を介してスペクトルアナライザ２０４に入力され、スペクトルアナライザ２０４によって中央の配線１２と両端の配線１２との間の電位差が検出され、第２次高調波の強度が測定される。
【００２７】
例えば、試験材１１に対して、周波数が２ＧＨｚであるＲＦ信号を入力すると、入力振幅が３５ｄＢｍのとき、特性インピーダンスを５０Ωとすると、電圧振幅は約１８Ｖであり、第２次高調波の大きさは下記表１のようになった。表１より、本発明の実施例においては、比較例と比べて第２次高調波の発生が抑制されていた。
【００２８】
【表１】
2008227084.tif 000003
【００２９】
ホウ素ドーピング層９においては、少しでもホウ素が導入されていれば、その分、実効的な界面キャリアは減少するため、高調波の発生を抑制する効果が得られる。しかしながら、この効果を確実に得るためには、ホウ素ドーピング層９におけるホウ素の面濃度は、界面キャリアの面濃度と同程度以上であることが好ましい。シリコン酸化膜３の厚さを実用的な厚さである０．１μｍ以上とすれば、界面キャリアの面濃度は４．０×１０１０ｃｍ−２以上となるため、ホウ素ドーピング層９におけるホウ素の面濃度は４．０×１０１０ｃｍ−２以上であることが好ましい。一方、上述の如く、界面キャリアの面濃度は５×１０１０乃至１．０×１０１１ｃｍ−２程度であり、単結晶シリコン中の電子の移動度は約１４００ｃｍ２／Ｖ・ｓｅｃであり、正孔の移動度は４００ｃｍ２／Ｖ・ｓｅｃである。従って、ホウ素の面濃度を３．５×１０１１ｃｍ−２（＝１４００／４００×１．０×１０１１ｃｍ−２）とすれば、計算上、全ての界面キャリアを電荷補償できることになる。よって、ホウ素ドーピング層９におけるホウ素の面濃度は、４．０×１０１０乃至３．５×１０１１ｃｍ−２とすることが好ましい。
【００３０】
なお、本実施形態において、ホウ素ドーピング層９の形成条件は上述の条件には限定されない。例えば、シリコン絶縁膜３の厚さを２μｍとした場合には、イオン注入時の加速電圧は１．１ＭｅＶ程度とすることが好ましい。また、ドーピングしたホウ素を活性化させるための熱処理条件も、９５０℃及び１分間に限定されず、ホウ素が活性化すればよい。  
【００３１】
更に、上述の例では、熱酸化法によってシリコン酸化膜３を形成した後に、イオン注入によってホウ素をシリコン基板２に導入する方法を説明したが、本実施形態はこれに限定されない。例えば、シリコン基板２に固体拡散又はイオン注入によってホウ素ドーピング層９を形成した後、ＴＥＯＳ（Tetra-Etyl-Ortho-Silicate：正珪酸四エチル（Si(OC2H5)4））を原料とした常圧ＣＶＤ法（Chemical Vapor Deposition法：化学気相成長法）によってＳｉＯ２膜を堆積させることにより、シリコン酸化膜３を形成してもよい。このように、シリコン酸化膜３の形成方法又は材料を変更すると、界面キャリアの濃度も変化するが、熱酸化膜を０．１μｍの厚さに形成した場合に発生する界面キャリア濃度である４×１０１０ｃｍ−２より小さくなる可能性は低い。従って、ホウ素の面濃度を４×１０１０ｃｍ−２以上とすれば、界面キャリアを確実に電荷補償することができる。
【００３２】
次に、本発明の第２の実施形態について説明する。  
図７は、本実施形態に係る半導体装置を例示する断面図である。  
図７は、図１に示す高周波回路４に用いられ、周波数が５００ＭＨｚ以上、電力が２０ｄＢｍ以上の高周波信号（ＲＦ信号）が導通されるＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：金属酸化物半導体電界効果トランジスタ）の断面図である。このＭＯＳＦＥＴは、ＳＯＩ（Silicon On Insulator）基板上に形成されている。
【００３３】
すなわち、半導体装置２１においては、ＳＯＩ（Silicon On Insulator）基板２２が設けられている。ＳＯＩ基板２２においては、ホウ素（Ｂ）がドーピングされ、比抵抗が１ｋΩ・ｃｍ以上であるＰ型の高抵抗シリコン基板２３が設けられており、この高抵抗シリコン基板２３上に、シリコン酸化膜としてのＢＯＸ（Buried Oxide：埋込酸化物）層２４が設けられており、ＢＯＸ層２４上にシリコン層２５が設けられている。ＢＯＸ層２４の厚さは例えば２μｍであり、シリコン層２５の厚さは例えば０．１３μｍである。
【００３４】
シリコン層２５においては、シリコン酸化物からなり、ＢＯＸ層２４まで到達する素子分離領域２６が形成されており、素子分離領域２６によって区画された領域に、ＭＯＳＦＥＴ２７が形成されている。すなわち、シリコン層２５内に、１対のｎ＋型層からなるソース領域２８及びドレイン領域２９が形成されており、ソース領域２８とドレイン領域２９との間がチャネル領域３０となっている。また、シリコン層２５上であってチャネル領域３０の直上域にはゲート酸化膜３１が形成されており、その上にゲート電極３２が設けられており、ゲート電極３２の側方にはサイドウォール３３が設けられている。一方、シリコン層２５内におけるソース領域２８及びドレイン領域２９にそれぞれ接する領域には、オーミックコンタクト層３４及び３５が形成されており、オーミックコンタクト層３４の表面にはソース電極３６が設けられており、オーミックコンタクト層３５の表面にはドレイン電極３７が設けられている。
【００３５】
そして、高抵抗シリコン基板２３におけるＢＯＸ層２４に接する領域には、ホウ素ドーピング層３９が形成されている。ホウ素ドーピング層３９の厚さは例えば１μｍ以下であり、ホウ素の面濃度は例えば４．０×１０１０乃至３．５×１０１１ｃｍ−２である。すなわち、高抵抗シリコン基板２３におけるＢＯＸ層２４との界面３８から深さ１μｍまでの領域におけるホウ素の面濃度は、高抵抗シリコン基板２３における厚さ１μｍの上層部及び厚さ５μｍの下層部を除いた部分における厚さが１μｍの層のホウ素の面濃度よりも、４．０×１０１０乃至３．５×１０１１ｃｍ−２だけ高い。
【００３６】
次に、本実施形態に係る半導体装置２１の製造方法について説明する。  
図８（ａ）乃至（ｃ）は、本実施形態に係る半導体装置の製造方法を例示する工程断面図である。  
先ず、図８（ａ）に示すように、比抵抗が１ｋΩ・ｃｍ以上であり、ホウ素がドーピングされたＰ型の高抵抗シリコン基板２３を用意する。次に、高抵抗シリコン基板２３に熱酸化処理を施し、高抵抗シリコン基板２３の表面に、ＢＯＸ層２４を厚さ２μｍまで成長させる。次に、スマートカット法によりシリコン板をＢＯＸ層２４に貼り合わせることにより、シリコン層２５を形成する。これにより、ＳＯＩ基板２２が作製される。
【００３７】
次に、図８（ｂ）に示すように、ＳＯＩ基板２２のシリコン層２５に素子分離領域２６を形成する。その後、図８（ｃ）に示すように、ホウ素をイオン注入する。このときのイオン注入条件は、例えば、加速電圧を１．１５ＭｅＶ、ドーズ量を３．０×１０１１ｃｍ−２とする。これにより、ホウ素のイオンが、シリコン層２５又は素子分離領域２６を通過し、ＢＯＸ層２４を通過して高抵抗シリコン基板２３に到達し、高抵抗シリコン基板２３におけるＢＯＸ層２４に接する領域に、ホウ素ドーピング層３９を形成する。
【００３８】
次に、図７に示すように、通常のＭＯＳＦＥＴの製造方法に従い、イオン注入によってチャネル領域３０を形成し、チャネル領域３０上にゲート酸化膜３１を形成し、ゲート酸化膜３１上にゲート電極３２を形成し、ゲート電極３２をマスクとしてＮ型不純物をイオン注入することによりソース領域２８及びドレイン領域２９を形成し、ゲート電極３２の側面を覆うようにサイドウォール３３を形成し、イオン注入によりオーミックコンタクト層３４及び３５を形成し、活性化アニールを行い、オーミックコンタクト層３４及び３５の表面にオーミック層を形成することによりソース電極３６及びドレイン電極３７を形成することにより、ＭＯＳＦＥＴ２７を作製する。その後、層間絶縁膜（図示せず）及び配線（図示せず）を形成する。
【００３９】
次に、本実施形態の作用効果について、比較例と比較して説明する。  
図９は、本実施形態の比較例に係る半導体装置を例示する断面図である。  
図９に示すように、比較例に係る半導体装置１２１においては、高抵抗シリコン基板２３におけるＢＯＸ層２４に接する領域に、ホウ素ドーピング層３９（図７参照）が形成されていない。半導体装置１２１における上記以外の構成は、上述の本実施形態に係る半導体装置２１と同様である。また、半導体装置１２１の製造方法は、上述の半導体装置２１の製造方法において、ホウ素のイオン注入を省略した方法である。
【００４０】
半導体装置１２１においては、高抵抗シリコン基板２３におけるＢＯＸ層２４との界面３８に接する領域に電子が出現する。この電子が界面キャリアとなり、界面キャリア層１２２が形成される。界面キャリアの濃度は、ＢＯＸ層２４の膜質及び厚さに依存し、ＢＯＸ層２４が熱酸化膜である場合、ＢＯＸ層２４の膜厚が０．１μｍ以上のときは、界面キャリアの面濃度は４．０×１０１０ｃｍ−２以上となり、膜厚が２．０μｍのときは、界面キャリアの面濃度は７．０×１０１０ｃｍ−２となる。
【００４１】
このような半導体装置１２１にＲＦ信号を入力すると、界面キャリアが界面３８に沿って移動することにより、高調波が発生する。これに対して、本実施形態に係る半導体装置２１においては、ホウ素ドーピング層３９により界面キャリアが電荷補償されるため、ＲＦ信号を入力しても、高調波の発生が抑制される。
【００４２】
次に、本発明の第３の実施形態について説明する。  
図１０は、本実施形態に係る半導体装置を例示する平面図であり、  
図１１は、本実施形態に係る半導体装置を例示する回路図である。  
本実施形態に係る半導体装置は、前述の第２の実施形態において示したＭＯＳＦＥＴを高周波スイッチ回路に適用した例であり、特に、シャント型ＳＰＤＴ（Single-Pole Double-Throw）スイッチ回路に適用した例である。
【００４３】
図１０に示すように、本実施形態に係る半導体装置４１においては、ＳＯＩ基板上に形成された層間絶縁膜４０上に、アンテナ端子に接続されるアンテナパッド４２と、第１のＲＦ端子、例えば、外部の送信回路（図示せず）のＲＦ端子に接続される送信パッド４３と、第２のＲＦ端子、例えば、外部の受信回路（図示せず）のＲＦ端子に接続される受信パッド４４と、接地電位が印加されるＧＮＤパッド４５及び４６とが設けられている。なお、上述の各パッドと端子との接続関係、並びに、「アンテナパッド」、「送信パッド」、「受信パッド」及び「ＧＮＤパッド」の名称は、説明を容易にするための便宜上のものである。すなわち、アンテナパッド４２は必ずしもアンテナに接続されなくてもよく、送信パッド４３及び受信パッド４４は必ずしも送信回路及び受信回路に接続されなくてもよく、ＧＮＤパッド４５及び４６に印加される定電位は必ずしも接地電位でなくてもよい。つまり、半導体装置４１の使用目的は任意であり、アンテナ、送信回路及び受信回路間のスイッチングには限定されない。
【００４４】
また、半導体装置４１には、アンテナパッド４２を送信パッド４３に接続するか遮断するかを切替えるためのＭＯＳＦＥＴが配設されたスルーＭＯＳＦＥＴ領域４７と、アンテナパッド４２を受信パッド４４に接続するか遮断するかを切替えるためのＭＯＳＦＥＴが配設されたスルーＭＯＳＦＥＴ領域４８と、送信パッド４３をＧＮＤパッド４５に接続するか遮断するかを切替えるためのＭＯＳＦＥＴが配設されたシャントＭＯＳＦＥＴ領域４９と、受信パッド４４をＧＮＤパッド４５に接続するか遮断するかを切替えるためのＭＯＳＦＥＴが配設されたシャントＭＯＳＦＥＴ領域５０とが設けられている。
【００４５】
更に、半導体装置４１には、アンテナパッド４２をスルーＭＯＳＦＥＴ領域４７及び４８に接続するための配線が配設された配線領域５１と、スルーＭＯＳＦＥＴ領域４７を送信パッド４３に接続するための配線が配設された配線領域５２と、スルーＭＯＳＦＥＴ領域４８を受信パッド４４に接続するための配線が配設された配線領域５３と、送信パッド４３をシャントＭＯＳＦＥＴ領域４９に接続するための配線が配設された配線領域５４と、受信パッド４４をシャントＭＯＳＦＥＴ領域５０に接続するための配線が配設された配線領域５５と、シャントＭＯＳＦＥＴ領域４９をＧＮＤパッド４５に接続するための配線が配設された配線領域５６と、シャントＭＯＳＦＥＴ領域５０をＧＮＤパッド４６に接続するための配線が配設された配線領域５７とが設けられている。各配線領域においては、例えば、１枚の連続した金属膜により１本の配線が形成されていてもよく、相互に離隔した複数本の配線が形成されていてもよい。更にまた、半導体装置４１には、ロジック回路が配設されたロジック回路領域５８が設けられている。ロジック回路領域５８には、コントロール回路５９が形成されている。
【００４６】
図１１に示すように、スルーＭＯＳＦＥＴ領域４７においては、アンテナパッド４２と送信パッド４３との間にトランジスタＴ１１及びＴ１２が直列に接続されており、スルーＭＯＳＦＥＴ領域４８においては、アンテナパッド４２と受信パッド４４との間にトランジスタＴ２１及びＴ２２が直列に接続されている。また、シャントＭＯＳＦＥＴ領域４９においては、送信パッド４３とＧＮＤパッド４５との間にトランジスタＴ３１及びＴ３２が直列に接続されており、シャントＭＯＳＦＥＴ領域５０においては、受信パッド４４とＧＮＤパッド４６との間にトランジスタＴ４１及びＴ４２が直列に接続されている。
【００４７】
上述の各トランジスタは、高周波スイッチング素子としてのＭＯＳＦＥＴであり、その構造は前述の第２の実施形態におけるＭＯＳＦＥＴ２７と同様である。そして、トランジスタＴ１１〜Ｔ４２のゲート電極は、それぞれ抵抗Ｒｇ１１〜Ｒｇ４２を介してコントロール回路５９に接続されている。また、トランジスタＴ１１〜Ｔ４２のソース・ドレイン間には、それぞれ抵抗Ｒｄ１１〜Ｒｄ４２が並列に接続されている。抵抗Ｒｄ１１〜Ｒｄ４２は、各トランジスタのソース・ドレイン間のバイアス電圧を一定に保つためのものである。また、ＳＯＩ基板２２上には、各ＭＯＳＦＥＴを覆うように層間絶縁膜（図示せず）が形成されており、上述の各配線領域に配設された配線（図示せず）は、この層間絶縁膜上に形成されている。
【００４８】
次に、本実施形態に係る半導体装置４１の作用効果について説明する。  
コントロール回路５９は、抵抗Ｒｇ１１〜Ｒｇ４２を介して各トランジスタＴ１１〜Ｔ４２のゲート電極の電位を制御することにより、各トランジスタを導通又は非導通状態とし、ＲＦ信号を導通させるか遮断するかを切替える。例えば、スルーＭＯＳＦＥＴ領域４７のトランジスタＴ１１及びＴ１２、並びに、シャントＭＯＳＦＥＴ領域５０のトランジスタＴ４１及びＴ４２を導通状態とし、スルーＭＯＳＦＥＴ領域４８のトランジスタＴ２１及びＴ２２、並びに、シャントＭＯＳＦＥＴ領域４９のトランジスタＴ３１及びＴ３２を非導通状態とすると、送信パッド４３がアンテナパッド４２に接続され、送信回路から出力されたＲＦ信号がアンテナから発信される。また、スルーＭＯＳＦＥＴ領域４８のトランジスタＴ２１及びＴ２２、並びに、シャントＭＯＳＦＥＴ領域４９のトランジスタＴ３１及びＴ３２を導通状態とし、スルーＭＯＳＦＥＴ領域４７のトランジスタＴ１１及びＴ１２、並びに、シャントＭＯＳＦＥＴ領域５０のトランジスタＴ４１及びＴ４２を非導通状態とすると、アンテナパッド４２が受信パッド４４に接続され、アンテナによって受信されたＲＦ信号が受信回路に入力される。
【００４９】
このような動作によって、スルーＭＯＳＦＥＴ領域４７及び４８、配線領域５１、５２及び５３、送信パッド４３及び受信パッド４４にはＲＦ信号が流れるが、ＧＮＤパッド４５及び４６には接地電位が印加され続ける。このため、図９に示す半導体装置のように、ホウ素ドーピング層３９（図７参照）が形成されていない場合は、ＲＦ信号と接地電位との間の電圧に反応して界面キャリアが移動する。この結果、ＲＦ信号に起因する高調波が発生する。なお、このような界面キャリアの移動は、ＲＦ信号が導通する配線５２、５３と接地電位が印加されるＧＮＤパッド４５、４６との間の領域６０（図１０参照）において、特に顕著である。これに対して、本実施形態に係る半導体装置４１においては、ホウ素ドーピング層３９が形成されているため、界面キャリアが電荷補償され、高調波の発生が抑制される。
【００５０】
以下、数値の一例を挙げて、本実施形態の効果を定量的に説明する。  
先ず、ホウ素をドーピングしていないＳＯＩ基板（比較例）と、ホウ素をドーピングしたＳＯＩ基板（実施例）とを作製した。両基板とも、高抵抗シリコン基板２３の厚さを７２５μｍとし、比抵抗を１ｋΩ・ｃｍとし、ＢＯＸ層２４の厚さは２μｍとし、シリコン層２５の厚さは０．１３μｍとした。このとき、比較例のＳＯＩ基板においては、ホウ素ドーピング層３９を形成していないため、界面キャリアとして電子が生成し、その濃度は７．０×１０１０ｃｍ−２となった。一方、実施例のＳＯＩ基板においては、加速電圧を１．１５ＭｅＶとし、ドーズ量を３．０×１０１１ｃｍ−２としてホウ素をイオン注入し、ホウ素ドーピング層３９を形成した。このとき、高抵抗シリコン基板２３に導入されるドーピング濃度は７．８×１０１０ｃｍ−２となった。従って、この場合、導通に寄与する界面キャリアはホールとなり、その濃度は０．８×１０１０ｃｍ−２となった。なお、ホールは電子よりも移動度が小さいため、同じ濃度であっても導通に対する寄与は電子よりも小さい。
【００５１】
そして、これらのＳＯＩ基板に、上述の高周波スイッチ回路を形成した。このとき、各トランジスタ（ＭＯＳＦＥＴ）をＮＭＯＳとし、ゲート長（Ｌｇ）を０．２５μｍとすると、閾値電圧（Ｖｔｈ）は０．５Ｖとなり、オン抵抗（Ｒｏｎ）は１．５Ωｍｍとなり、オフ容量（Ｃｏｆｆ）は０．２８ｐＦ／ｍｍとなった。また、ゲート幅（Ｗｇ）は、スルーＮＭＯＳ（Ｔ１１〜Ｔ２２）については０．６ｍｍとし、シャントＮＭＯＳ（Ｔ３１〜Ｔ４２）については０．２ｍｍとし、ゲート付加抵抗（Ｒｇ１１〜Ｒｇ４２）をそれぞれ１０ｋΩとし、ソース・ドレイン間付加抵抗（Ｒｄ１１〜Ｒｄ４２）をそれぞれ１０ｋΩとした。
【００５２】
そして、これらの半導体装置において、スルーＭＯＳＦＥＴ領域４７及びシャントＭＯＳＦＥＴ領域５０を構成するＮＭＯＳのゲート電極に＋３Ｖの電位を印加して導通状態とし、スルーＭＯＳＦＥＴ領域４８及びシャントＭＯＳＦＥＴ領域４９を構成するＮＭＯＳのゲート電極に０Ｖの電位（接地電位）を印加して非導通状態とした上で、周波数が９００ＭＨｚのＲＦ信号を送信パッド４３からアンテナパッド４２に導通させ、第２次高調波を測定したところ、下記表２に示す結果が得られた。表２より、実施例においては、比較例と比べて第２次高調波の発生が抑制されていた。
【００５３】
【表２】
2008227084.tif 000004
【００５４】
なお、本実施形態においては、高抵抗シリコン基板２３の比抵抗を１ｋΩ・ｃｍ以上としたが、これは、ＭＯＳＦＥＴの寄生容量を下げるためである。従って、ＭＯＳＦＥＴの寄生容量が高周波スイッチ回路の性能に影響を及ぼさない範囲であれば、高抵抗シリコン基板２３の比抵抗は１ｋΩ・ｃｍ未満であってもよい。また、高抵抗シリコン基板２３の導電型はＰ型に限定されず、Ｎ型であってもよい。
【００５５】
また、本実施形態においては、ＢＯＸ層２４の厚さを２μｍとしたが、これもＭＯＳＦＥＴの寄生容量を下げるためである。すなわち、ＳＯＩ基板のメリットは、厚いＢＯＸ層を設けることにより、その上に形成した素子とシリコン基板との間の寄生容量を低減し、素子の高速化を図ることにある。これに対して、ＳＯＩ基板ではない通常の基板にＣＭＯＳを形成すると、寄生容量の大きさはイオン注入によって形成されたウェルによって決定されてしまい、ＳＯＩ基板を使用する場合よりも大きくなる。ところが、ＳＯＩ基板においてＢＯＸ層の厚さを０．１μｍ程度まで薄くすると、ＭＯＳＦＥＴの寄生容量の大きさが、通常の基板に形成されたＭＯＳＦＥＴの寄生容量の大きさと同レベルになってしまい、ＳＯＩ基板を用いるメリットがなくなってしまう。また、プロセス変更が必要となって開発コストが増大する。このため、ＢＯＸ層２４の厚さは、０．１μｍ以上とすることが好ましい。
【００５６】
更に、本実施形態においては、スマートカット法によってＳＯＩ基板を作製する例を示したが、本発明はこれに限定されず、例えば、シリコン基板に酸素イオンを打ち込んだ後、アニール処理によりシリコンと酸素とを化学反応させてＢＯＸ層を形成するＳＩＭＯＸ法（Separation by Inplanted Oxygen法）によってＳＯＩ基板を作製してもよい。
【００５７】
更にまた、本実施形態においては、各スルーＭＯＳＦＥＴ領域及び各シャントＭＯＳＦＥＴ領域において、それぞれ２個のＭＯＳＦＥＴを直列に接続する例を示したが、後述する第４の実施形態においても示すように、ＭＯＳＦＥＴの数は２個には限定されない。一般に、パワーハンドリングを向上させるために、２個以上のＭＯＳＦＥＴを直列に配置する（スタックする）が、その場合、スタック数が増加しても同じ特性を得るためには、各ＭＯＳＦＥＴのゲート幅も、スタック数に比例させて増大させる必要がある。従って、スタック数が大きいほど各段のソース・ドレインの面積が増大する。この場合、ＳＯＩ基板ではない通常の基板においては、ソース・ドレインの面積が増大することにより、シリコン基板を流れるＲＦ信号が増大し、素子分離性が低下する。これに対して、本実施形態においては、ＳＯＩ基板を使用しているため、ＭＯＳＦＥＴと高抵抗シリコン基板２３との間が厚いＢＯＸ層で絶縁されている。これにより、シリコン基板を介してＭＯＳＦＥＴ間に電流が流れることがなく、ゲート幅を大きくしても特性が低下することがない。
【００５８】
更にまた、前述の第１乃至第３の実施形態においては、界面キャリアを電荷補償するためのアクセプタとしてホウ素（Ｂ）を使用する例を示したが、本発明はこれに限定されず、他のアクセプタを使用してもよい。但し、シリコン酸化膜を厚く形成し、このシリコン酸化膜を貫通させてアクセプタを注入する場合には、加速電圧に対して最も貫通力が高いホウ素が好適である。
【００５９】
次に、本発明の第４の実施形態について説明する。  
図１２は、本実施形態に係る半導体装置を例示する回路図であり、
図１３は、本実施形態に係る半導体装置を例示する平面図であり、  
図１４は、図１３に示すＢ−Ｂ’線による断面図である。  
なお、図１３においては、説明の便宜上、半導体装置の表面と平行に、Ｘ方向及びＹ方向からなる直交座標系を設定している。後述する他の平面図においても同様である。
【００６０】
本実施形態に係る半導体装置は、前述の第３の実施形態と同様に、ＳＯＩ基板にＭＯＳＦＥＴを形成して作製されたものであり、周波数が５００ＭＨｚ以上であり、電力が２０ｄＢｍ以上の高周波信号が入力される半導体装置であるが、前述の第１乃至第３の実施形態とは異なり、ホウ素ドーピング層が形成されていない。その替わりに、本実施形態においては、ＳＯＩ基板のシリコン層及びＢＯＸ層に、高抵抗シリコン基板まで到達する溝が形成されている。後述する第５乃至第８の実施形態も同様である。
【００６１】
図１２に示すように、本実施形態に係る半導体装置６１の回路の基本的な構成は、前述の第３の実施形態（図１１参照）と同じである。すなわち、アンテナパッド６２と送信パッド６３との間、及びアンテナパッド６２と受信パッド６４との間に、それぞれ、スルーＭＯＳＦＥＴ領域６７及び６８が接続されており、送信パッド６３とＧＮＤパッド６５との間、及び受信パッド６４とＧＮＤパッド６６との間に、それぞれ、シャントＭＯＳＦＥＴ領域６９及び７０が接続されている。各パッド及び各ＭＯＳＦＥＴ領域の機能は、前述の第３の実施形態と同様である。
【００６２】
そして、各ＭＯＳＦＥＴ領域には、耐電力特性を向上させるために、ｎ個（ｎは２以上の整数）のＮＭＯＳトランジスタが直列に接続（スタック）されている。各トランジスタの閾値電圧をＶｔｈとし、オフ電圧をＶｏｆｆとし、ＭＯＳＦＥＴ領域全体のインピーダンスをＺ０とし、ＭＯＳＦＥＴ領域全体の最大許容電力をＰｍａｘとするとき、Ｐｍａｘは下記数式１によって表すことができる。下記数式１により、例えば、Ｖｔｈ＝１．０Ｖ、Ｖｏｆｆ＝０Ｖ、Ｚ０＝５０Ωであるとき、３５ｄＢｍの電力を導通させるためには、１８段（ｎ＝１８）のスタックが必要であることがわかる。
【００６３】
【数１】
2008227084.tif 000005
【００６４】
また、各ＮＭＯＳのゲート電極には、コントロール回路７９から抵抗Ｒｇ１１〜Ｒｇ４ｎを介して電位が供給されるようになっており、各ＮＭＯＳのソース・ドレイン間には、それぞれ抵抗Ｒｄ１１〜Ｒｄ４ｎが並列に接続されている。
【００６５】
一方、図１３に示すように、本実施形態に係る半導体装置６１は、前述の第３の実施形態に係る半導体装置４１（図１０参照）と比較して、レイアウトが異なっている。  
先ず、半導体装置６１のレイアウトにおける第３の実施形態に係る半導体装置４１と共通する部分から説明する。半導体装置６１の表面における略半分の領域、すなわち、−Ｙ方向側の領域には、ロジック回路領域７８が設けられており、このロジック回路領域７８にコントロール回路７９（図１２参照）が形成されている。そして、半導体装置６１の表面における残りの略半分の領域、すなわち、＋Ｙ方向側の領域には、ＲＦ信号が通過する信号通過領域が設けられている。信号通過領域における＋Ｙ側の端部であって、Ｘ方向中央部には、アンテナパッド６２が設けられており、アンテナパッド６２から−Ｙ方向に延びるように、配線領域７１が設けられている。そして、信号通過領域のレイアウトは、アンテナパッド６２及び配線領域７１の中心線に関して、Ｘ方向について対称である。このようなレイアウトは、後述する他の実施形態においても同様である。
【００６６】
次に、半導体装置６１のレイアウトにおける本実施形態に特有な部分について説明する。配線領域７１の−Ｙ方向側の部分から見て、−Ｘ方向側には、スルーＭＯＳＦＥＴ領域６７が設けられており、更に−Ｘ方向側には配線領域７２が設けられている。配線領域７２はスルーＭＯＳＦＥＴ領域６７よりも＋Ｙ方向側まで延出しており、配線領域７２の＋Ｙ方向側には送信パッド６３が設けられている。送信パッド６３は半導体装置６１の−Ｘ＋Ｙ側の角部に配置されている。送信パッド６３から＋Ｘ方向に向かって、配線領域７４、シャントＭＯＳＦＥＴ領域６９、配線領域７６及びＧＮＤパッド６５がこの順に１列に設けられており、ＧＮＤパッド６５が終端となっている。ＧＮＤパッド６５はアンテナパッド６２から見て−Ｘ方向に位置しており、一定の距離だけ離隔している。これにより、アンテナパッド６２、配線領域７１、スルーＭＯＳＦＥＴ領域６７、配線領域７２、送信パッド６３、配線領域７４、シャントＭＯＳＦＥＴ領域６９、配線領域７６及びＧＮＤパッド６５に囲まれるように、Ｌ字形の隙間領域８０が形成されており、この隙間領域８０内にＬ字形の溝８１が形成されている。
【００６７】
一方、アンテナパッド６２及び配線領域７１の＋Ｘ方向側には、スルーＭＯＳＦＥＴ領域６８、配線領域７３、受信パッド６４、配線領域７５、シャントＭＯＳＦＥＴ領域７０、配線領域７７及びＧＮＤパッド６６が、アンテナパッド６２及び配線領域７１の中心線に関して、スルーＭＯＳＦＥＴ領域６７、配線領域７２、送信パッド６３、配線領域７４、シャントＭＯＳＦＥＴ領域６９、配線領域７６及びＧＮＤパッド６５とそれぞれ対称となるように配置されている。そして、これらの領域に囲まれるように、Ｌ字形の隙間領域８２が形成されており、隙間領域８２内にＬ字形の溝８３が形成されている。溝８１と溝８３とは、アンテナパッド６２及び配線領域７１の中心線に関して相互に対称である。
【００６８】
半導体装置６１において、アンテナパッド６２、送信パッド６３及び受信パッド６４は、ＲＦ信号が流れる高周波配線であり、また、配線領域７１、スルーＭＯＳＦＥＴ領域６７及び６８、配線領域７２及び７３には、ＲＦ信号が流れる高周波配線が配設されている。一方、ＧＮＤパッド６５及び６６は接地電位が印加される定電位配線であり、また、配線領域７６及び７７、シャントＭＯＳＦＥＴ領域６９及び７０、配線領域７４及び７５には、接地電位が印加される定電位配線が配設されている。従って、上方、すなわち、高抵抗シリコン基板２３の表面に対して垂直な方向から見て、溝８１及び８３は、高周波配線と定電位配線との間の領域に形成されている。
【００６９】
図１４に示すように、溝８１は、層間絶縁膜４０、シリコン層２５及びＢＯＸ層２４を貫通し、高抵抗シリコン基板２３に到達し、高抵抗シリコン基板２３中まで掘り込まれている。溝８１の底面は、高抵抗シリコン基板２３とＢＯＸ層２４との界面３８から１μｍ以上下方に位置している。溝８３についても同様である。また、溝８１及び８３のそれぞれの底面の周辺長は、例えば２０μｍ以上である。
【００７０】
次に、本実施形態の作用効果について、比較例と比較して説明する。  
図１５は、本実施形態の比較例に係る半導体装置を例示する平面図であり、  
図１６は、図１５に示すＣ−Ｃ’線による断面図である。  
図１５及び図１６に示すように、本比較例に係る半導体装置１６１においては、溝８１及び８３（図１４参照）が形成されていない。半導体装置１６１における上記以外の構成は、上述の本実施形態に係る半導体装置６１と同様である。
【００７１】
比較例に係る半導体装置１６１においては、高抵抗シリコン層２３におけるＢＯＸ層２４との界面３８の近傍に、電子からなる界面キャリアが発生する。そして、上述の高周波配線にＲＦ信号が流れると、定電位配線との間に高周波電界が発生し、これによって界面キャリアが移動することによって、高次高調波が発生する。
【００７２】
一方、本実施形態に係る半導体装置６１においても、高抵抗シリコン層２３における界面３８の近傍には、界面キャリアが発生する。そして、高周波配線にＲＦ信号が流れると、定電位配線との間に高周波電界が発生する。しかしながら、本実施形態においては、高周波配線と定電位配線との間に溝８１及び８３が形成されており、溝内にはシリコン酸化物が存在しないため、溝の底面には界面キャリアが存在しない。このため、界面キャリアの移動経路のうち、高周波配線と定電位配線とを結ぶ最短経路が分断されている。これにより、界面キャリアの移動経路がこの溝を迂回する分だけ長くなり、界面キャリアの移動が抑制される。また、溝８１及び８３が形成されている分だけ、界面３８の面積が減少し、界面キャリアの総数自体が減少する。このように、本実施形態においては、界面キャリアの移動が抑制され、総数が減少することにより、高次高調波の発生が抑制される。界面キャリアの移動経路を迂回させて界面キャリアの移動を抑制する効果を確実に得るためには、各溝の底面の周辺長は、２０μｍ以上であることが好ましい。
【００７３】
また、本実施形態においては、アンテナパッド６２から見て、送信パッド６３側及び受信パッド６４側の双方に、溝が形成されている。これにより、送信パッド６３とアンテナパッド６２との間の電流経路に大きさが２０ｄＢｍ以上の大電力ＲＦ信号が流れる場合であっても、アンテナパッド６２と受信パッド６４との間の電流経路に大電力ＲＦ信号が流れる場合であっても、高調波の発生を抑制することができる。通常、移動体通信機のアンテナと送信回路及び受信回路との接続を切替える高周波スイッチ回路においては、アンテナと受信回路との間に流れるＲＦ信号は、送信回路とアンテナとの間に流れるＲＦ信号よりも小さい。このため、アンテナパッドと受信パッドとの間には、溝を形成しないことも可能である。しかし、本実施形態のように、送信側及び受信側の双方に溝を形成しておけば、送信パッド６３と受信パッド６４とを逆に接続することもできる。
【００７４】
以下、数値の一例を挙げて、本実施形態の効果を定量的に説明する。  
上述の本実施形態に係る半導体装置６１及び比較例に係る半導体装置１６１において、各部の寸法及び特性を以下のように設定した。すなわち、ＳＯＩ基板２２については、高抵抗シリコン基板２３として比抵抗が１ｋΩであるＰ型のシリコンウェーハを使用し、ＢＯＸ層２４の厚さを２μｍとし、シリコン層２５の厚さを０．１μｍとした。このようなＳＯＩ基板２２においては、界面３８の近傍に生成する界面キャリアの濃度は、７．０×１０１０ｃｍ−２であった。
【００７５】
そして、このＳＯＩ基板２２の表面及びその上方に、通常のＣＭＯＳプロセスにてＮＭＯＳを形成し、配線及びパッドを形成した。このとき、ゲート長（Ｌｇ）は０．２５μｍとした。これにより、閾値電圧（Ｖｔｈ）は１．０Ｖとなり、オン抵抗（Ｒｏｎ）は１．５Ωｍｍとなり、オフ容量（Ｃｏｆｆ）は０．２８ｐＦ／ｍｍとなった。また、ゲート幅（Ｗｇ）は、スルーＮＭＯＳ（Ｔ１１〜Ｔ２ｎ）のそれぞれについては９．０ｍｍとし、シャントＮＭＯＳ（Ｔ３１〜Ｔ４ｎ）のそれぞれについては３．６ｍｍとし、スタック数（ｎ）を１８とし、ゲート付加抵抗（Ｒｇ１１〜Ｒｇ４ｎ）をそれぞれ１０ｋΩとし、ソース・ドレイン間付加抵抗（Ｒｄ１１〜Ｒｄ４ｎ）をそれぞれ１０ｋΩとした。更に、層間絶縁膜４０は、複数の絶縁層及び複数の配線層を交互に積層して作製し、全体の膜厚を１μｍとした。更に、各パッドの形状は、一辺が１００μｍの正方形状とし、アンテナパッド６２とＧＮＤパッド６５との間の距離、及びアンテナパッド６２とＧＮＤパッド６６との間の距離は、それぞれ３０μｍとした。
【００７６】
そして、本実施形態に係る半導体装置６１については、図１３に示すように、溝８１及び８３を形成した。このとき、溝８１及び８３は界面３８から１μｍ下方まで形成し、その幅は２０μｍとした。一方、比較例に係る半導体装置については、溝を形成しなかった。
【００７７】
このように形成された半導体装置のアンテナパッド６２に対して、周波数が９００ＭＨｚであり、大きさが３５ｄＢｍであるＲＦ信号を入力し、第２次高調波を測定した。溝が形成されていない半導体装置（比較例）においては、第２次高調波の強度は−７５ｄＢｃであった。これに対して、溝が形成された半導体装置（実施例）においては、第２次高調波の強度は−８０ｄＢｃであった。これらの結果から、本実施形態によれば、第２次高調波の発生を抑制できることが実証された。
【００７８】
なお、本実施形態においては、溝８１及び８３がシリコン基板２３中に１μｍ以上掘り込まれている例を示したが、溝８１及び８３はシリコン基板２３に到達していればよい。これにより、溝８１及び８３の底面においては、シリコン基板２３の上方からＢＯＸ層２４が除去されるため、界面キャリアが存在できない領域となり、界面キャリアの移動を妨げることができる。
【００７９】
また、前述の第３の実施形態と同様に、本実施形態においても、高抵抗シリコン層２３の比抵抗及び導電型、ＢＯＸ層２４の厚さ、ＳＯＩ基板２２の作製方法、パッドの数などは任意である。更に、本実施形態においては、半導体装置がＳＰＤＴスイッチ回路であり、２つのＲＦ端子、すなわち、送信回路のＲＦ端子及び受信回路のＲＦ端子に接続される例を示したが、接続されるＲＦ端子が３個以上である多ポートスイッチ回路においても、本発明は有効である。
【００８０】
次に、本発明の第５の実施形態について説明する。  
図１７は、本実施形態に係る半導体装置を例示する平面図である。  
図１７に示すＤ−Ｄ’線による断面図は、図１４においてアンテナパッド６２を配線領域７２内の配線に置き換えた図となる。  
また、本実施形態に係る半導体装置の回路図は、図１２と同様である。
【００８１】
図１７に示すように、本実施形態に係る半導体装置９１は、前述の第４の実施形態に係る半導体装置６１（図１３参照）と比較して、レイアウトが異なっている。但し、半導体装置９１において、−Ｙ方向側の略半分の領域にはロジック回路領域７８が設けられており、＋Ｙ方向側の略半分の領域には信号通過領域が設けられており、信号通過領域のレイアウトは、アンテナパッド６２及び配線領域７１の中心線に関して、Ｘ方向について対称である点は、第４の実施形態に係る半導体装置６１と同様である。
【００８２】
以下、半導体装置９１のレイアウトにおける半導体装置６１とは異なる部分について説明する。アンテナパッド６２及び配線領域７１から見て−Ｘ方向側には、これらの領域に接するように、スルーＭＯＳＦＥＴ領域６７が設けられており、その更に−Ｘ方向側には、配線領域７２が設けられている。配線領域７２の−Ｙ方向側の端部は−Ｘ方向に延出しており、配線領域７２は全体としてＬ字形をなしている。そして、配線領域７２の延出部分の延長線上、すなわち、−Ｘ方向側には、送信パッド６３が設けられている。送信パッド６３は、信号通過領域の−Ｘ−Ｙ側の角部に配置されている。また、送信パッド６３から＋Ｙ方向に向かって、配線領域７４、シャントＭＯＳＦＥＴ領域６９、配線領域７６及びＧＮＤパッド６５がこの順に１列に設けられており、ＧＮＤパッド６５が終端となっている。ＧＮＤパッド６５は、半導体装置９１の−Ｘ＋Ｙ側の角部に配置されている。これにより、配線領域７２、送信パッド６３、配線領域７４、シャントＭＯＳＦＥＴ領域６９、配線領域７６及びＧＮＤパッド６５に三方を囲まれるように、Ｙ方向に延びる短冊状の隙間領域８０が形成されており、この隙間領域８０内に短冊状の溝８１が形成されている。
【００８３】
一方、アンテナパッド６２及び配線領域７１の＋Ｘ方向側には、スルーＭＯＳＦＥＴ領域６８、配線領域７３、受信パッド６４、配線領域７５、シャントＭＯＳＦＥＴ領域７０、配線領域７７及びＧＮＤパッド６６が、アンテナパッド６２及び配線領域７１の中心線に関して、スルーＭＯＳＦＥＴ領域６７、配線領域７２、送信パッド６３、配線領域７４、シャントＭＯＳＦＥＴ領域６９、配線領域７６及びＧＮＤパッド６５とそれぞれ対称となるように配置されている。そして、配線領域７３、受信パッド６４、配線領域７５、シャントＭＯＳＦＥＴ領域７０、配線領域７７及びＧＮＤパッド６６に三方を囲まれるように、Ｙ方向に延びる短冊状の隙間領域８２が形成されており、隙間領域８２内に短冊状の溝８３が形成されている。溝８１と溝８３とは、アンテナパッド６２及び配線領域７１の中心線に関して相互に対称である。
【００８４】
本実施形態の作用効果は、前述の第４の実施形態と同様である。  
以下、数値の一例を挙げて、本実施形態の効果を定量的に説明する。  
図１８は、本実施形態の比較例に係る半導体装置を例示する平面図である。  
図１８に示すＥ−Ｅ’線による断面図は、図１６においてアンテナパッド６２を配線領域７２内の配線に置き換えた図となる。  
図１８に示すように、本比較例に係る半導体装置１９１においては、溝８１及び８３（図１７参照）が形成されていない。半導体装置１９１における上記以外の構成は、上述の本実施形態に係る半導体装置９１と同様である。
【００８５】
本実施形態に係る半導体装置９１及び比較例に係る半導体装置１９１において、各部の寸法及び特性を前述の第４の実施形態と同様に設定した。このとき、配線領域７２とＧＮＤパッド６５との間の距離、及び、配線領域７３とＧＮＤパッド６６との間の距離は、それぞれ３０μｍとした。なお、ＳＯＩ基板２２に生成する界面キャリアの濃度は、７．０×１０１０ｃｍ−２であった。そして、第４の実施形態と同様な条件でＲＦ信号を入力し、第２次高調波を測定した。その結果、溝が形成されていない半導体装置（比較例）においては、第２次高調波の強度は−７５ｄＢｃであった。これに対して、溝が形成されている半導体装置（実施例）においては、第２次高調波の強度は−８０ｄＢｃであった。これらの結果から、本実施形態によれば、第２次高調波の発生を抑制できることが実証された。
【００８６】
次に、本発明の第６の実施形態について説明する。  
図１９は、本実施形態に係る半導体装置を例示する平面図であり、  
図２０は、図１９に示すＦ−Ｆ’線による断面図である。  
図１９及び図２０に示すように、本実施形態に係る半導体装置９２においては、前述の第５の実施形態に係る半導体装置９１（図１８参照）と比較して、溝８１が−Ｙ方向により一層延出しており、配線領域７２に配設された配線７２ａの下方をトンネル状に通過している。同様に、溝８３も−Ｙ方向により一層延出しており、配線領域７３に配設された配線の下方をトンネル状に通過している。また、アンテナパッド６２及び配線領域７１の中心線の直下域において、Ｙ方向に延びる溝８４が形成されている。溝８４は、溝８１及び８３と同様に、層間絶縁膜４０、シリコン層２５及びＢＯＸ層２４を貫通して高抵抗シリコン基板２３まで到達しており、例えば、高抵抗シリコン基板２３において１μｍの深さまで掘り込まれている。従って、溝８４は、アンテナパッド６２及び配線領域７１の下方をトンネル状に通過している。本実施形態における上記以外の構成は、前述の第５の実施形態と同様である。
【００８７】
次に、本実施形態の作用効果について説明する。  
本実施形態においては、溝８１が配線領域７２の下方を通過して延びていることにより、スルーＭＯＳＦＥＴ領域６７とシャントＭＯＳＦＥＴ領域６９との間の界面キャリアの移動をより効率的に抑制することができる。また、溝８３が配線領域７３の下方を通過して延びていることにより、スルーＭＯＳＦＥＴ領域６８とシャントＭＯＳＦＥＴ領域７０との間の界面キャリアの移動をより効率的に抑制することができる。更に、溝８４が形成されていることにより、スルーＭＯＳＦＥＴ領域６７とルーＭＯＳＦＥＴ領域６８との間の界面キャリアの移動を抑制することができる。
【００８８】
これにより、あるＭＯＳＦＥＴ領域に大電力のＲＦ信号が流れたときに、このＭＯＳＦＥＴ領域から他のＭＯＳＦＥＴ領域に向かう界面キャリアの移動経路をより効率的に分断することができるため、高調波の発生をより効果的に抑制することができる。例えば、送信パッド６３からアンテナパッド６２に向けて大電力のＲＦ信号が流れる場合には、スルーＭＯＳＦＥＴ領域６７にＲＦ信号が流れるが、このとき、スルーＭＯＤＳＦＥＴ領域６７の直下域に存在している界面キャリアが、他のシャントＭＯＳＦＥＴ領域６９及び７０、並びにオフ状態のスルーＭＯＳＦＥＴ領域６８に伝播することがない。この結果、高次高調波の発生をより効果的に抑えることができる。本実施形態における上記以外の作用効果は、前述の第５の実施形態と同様である。
【００８９】
次に、本発明の第７の実施形態について説明する。  
図２１は、本実施形態に係る半導体装置を例示する平面図である。  
図２１に示すように、本実施形態に係る半導体装置９３は、前述の第５の実施形態に係る半導体装置９１（図１７参照）と比較して、溝８１及び８３の替わりに、各ＭＯＳＦＥＴ領域を囲む連続した溝８５が形成されている点が異なっている。本実施形態における上記以外の構成は、前述の第５の実施形態と同様である。
【００９０】
本実施形態に係る半導体装置９３においては、スルーＭＯＳＦＥＴ領域６７及び６８並びにシャントＭＯＳＦＥＴ領域６９及び７０が、それぞれ、溝８５によって周囲を囲まれて区画されている。これにより、界面キャリアの移動をより効果的に抑制することができる。本実施形態における上記以外の作用効果は、前述の第５の実施形態と同様である。
【００９１】
次に、本発明の第８の実施形態について説明する。  
本実施形態においては、図１５又は図１８に示す半導体装置において、スルーＭＯＳＦＥＴ領域６７及び６８、並びに、シャントＭＯＳＦＥＴ領域６９及び７０のうち少なくとも１つ以上の領域において、スタックされたＭＯＳＦＥＴ間に溝が形成されている。すなわち、上方から見て、ＢＯＸ層２４におけるＭＯＳＦＥＴ間の領域に、ＢＯＸ層２４を貫通し、高抵抗シリコン層２３に到達する溝が形成されている。これにより、このＭＯＳＦＥＴ領域内において、あるＭＯＳＦＥＴの動作によって生じた電界が、界面キャリアを介して他のＭＯＳＦＥＴに伝播することを抑制できるため、高次高調波の発生を抑制することができる。例えば、１段目にスタックされたＭＯＳＦＥＴの直下域に存在する界面キャリアが、２段目以降にスタックされたＭＯＳＦＥＴの直下域に伝播することを抑制できるため、高次高調波の発生を抑えることができる。
【００９２】
なお、前述の第４乃至第８の実施形態において、溝の内部は空気層としてもよく、絶縁物を埋め込んでもよい。絶縁物を埋め込む場合には、この絶縁物の種類は、高抵抗シリコン基板に界面キャリアを発生させないようなものとすることが好ましく、従って、シリコン酸化物以外の絶縁物が好ましい。但し、埋め込んだ絶縁膜と高抵抗シリコン基板との間に界面キャリアが発生する場合でも、溝を高抵抗シリコン基板中に掘り込むことにより、掘り込んだ分だけ界面キャリアの伝播経路を長くすることができるため、界面キャリアの移動を抑制し、高調波の発生を抑えることができる。この効果を確実に得るためには、溝の掘り込み量を１μｍ以上とすることが好ましい。すなわち、溝の底面を高抵抗シリコン基板とＢＯＸ層との界面から１μｍ以上下方に位置させることが好ましい。
【００９３】
以上、実施形態を参照して本発明を説明したが、本発明はこれらの実施形態には限定されない。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。また、前述の各実施形態は、相互に組み合わせて実施することもできる。例えば、前述の第１乃至第３の実施形態のように、シリコン基板とシリコン酸化膜との界面近傍にホウ素ドーピング層を形成し、且つ、前述の第４乃至第７の実施形態のように、高周波配線と定電位配線との間にシリコン基板まで到達する溝を形成してもよい。また、これに加えて、前述の第８の実施形態のように、ＭＯＳＦＥＴ間にも溝を形成してもよい。
【００９４】
更に、前述の各実施形態においては、半導体装置がスイッチ回路である例を示したが、本発明はこれに限定されず、シリコン基板上にシリコン酸化膜が形成され、ＲＦ信号が入力される半導体装置であれば、好適に適用することができる。例えば、ＦＢＡＲ（Film Bulk Acoustic Resonator）型フィルタ又はＭＥＭＳ（Micro Electro Mechanical System：微小電子機械システム）スイッチなどの受動素子のみで構成される半導体装置も、本発明の範囲に含まれる。
【図面の簡単な説明】
【００９５】
【図１】本発明の第１の実施形態に係る半導体装置を例示する平面図である。
【図２】図１に示すＡ−Ａ’線による断面図である。
【図３】横軸にシリコン基板とシリコン酸化膜との界面からの距離をとり、縦軸にホウ素濃度をとって、シリコン基板におけるホウ素濃度の深さ方向のプロファイルを例示するグラフ図である。
【図４】本実施形態の比較例に係る半導体装置を例示する断面図である。
【図５】本実施形態の試験例において使用した試験材を示す平面図である。
【図６】本試験例において使用した試験装置を示すブロック図である。
【図７】本発明の第２の実施形態に係る半導体装置を例示する断面図である。
【図８】（ａ）乃至（ｃ）は、本実施形態に係る半導体装置の製造方法を例示する工程断面図である。
【図９】本実施形態の比較例に係る半導体装置を例示する断面図である。
【図１０】本発明の第３の実施形態に係る半導体装置を例示する平面図である。
【図１１】本実施形態に係る半導体装置を例示する回路図である。
【図１２】本発明の第４の実施形態に係る半導体装置を例示する回路図である。
【図１３】本実施形態に係る半導体装置を例示する平面図である。
【図１４】図１３に示すＢ−Ｂ’線による断面図である。
【図１５】本実施形態の比較例に係る半導体装置を例示する平面図である。
【図１６】図１５に示すＣ−Ｃ’線による断面図である。
【図１７】本発明の第５の実施形態に係る半導体装置を例示する平面図である
【図１８】本実施形態の比較例に係る半導体装置を例示する平面図である。
【図１９】本発明の第６の実施形態に係る半導体装置を例示する平面図である。
【図２０】図１９に示すＦ−Ｆ’線による断面図である。
【図２１】本発明の第７の実施形態に係る半導体装置を例示する平面図である。
【符号の説明】
【００９６】
１  半導体装置、２  シリコン基板、３  シリコン酸化膜、４  高周波回路、５、７  ボンディングパッド、６、８  配線、９  ホウ素ドーピング層、１０  界面、１１  試験材、１２  配線、２１  半導体装置、２２  ＳＯＩ基板、２３  高抵抗シリコン基板、２４  ＢＯＸ層、２５  シリコン層、２６  素子分離領域、２７  ＭＯＳＦＥＴ、２８  ソース領域、２９  ドレイン領域、３０  チャネル領域、３１  ゲート酸化膜、３２  ゲート電極、３３  サイドウォール、３４、３５  オーミックコンタクト層、３６  ソース電極、３７  ドレイン電極、３８  界面、３９  ホウ素ドーピング層、４０  層間絶縁膜、４１  半導体装置、４２  アンテナパッド、４３  送信パッド、４４  受信パッド、４５、４６  ＧＮＤパッド、４７、４８  スルーＭＯＳＦＥＴ領域、４９、５０  シャントＭＯＳＦＥＴ領域、５１〜５７  配線領域、５８  ロジック回路領域、５９  コントロール回路、６０  領域、６１、９１、９２、９３  半導体装置、６２  アンテナパッド、６３  送信パッド、６４  受信パッド、６５、６６  ＧＮＤパッド、６７、６８  スルーＭＯＳＦＥＴ領域、６９、７０  シャントＭＯＳＦＥＴ領域、７１〜７７  配線領域、７２ａ  配線、７８  ロジック回路領域、７９  コントロール回路、８０、８２  隙間領域、８１、８３、８４、８５  溝、１０１、１２１、１６１、１９１  半導体装置、１０２、１２２  界面キャリア層、２０１  試験装置、２０２  高周波信号源、２０３  高周波パワーアンプ、２０４  スペクトルアナライザ、２０５  ＳＭＡケーブル、２０６  高周波プローブ、Ｔ１１〜Ｔ４ｎ  トランジスタ、Ｒｄ１１〜Ｒｄ４ｎ、Ｒｇ１１〜Ｒｇ４ｎ  抵抗
【図１】
2008227084.tif 000006
【図２】
2008227084.tif 000007
【図３】
2008227084.tif 000008
【図４】
2008227084.tif 000009
【図５】
2008227084.tif 000010
【図６】
2008227084.tif 000011
【図７】
2008227084.tif 000012
【図８】
2008227084.tif 000013
【図９】
2008227084.tif 000014
【図１０】
2008227084.tif 000015
【図１１】
2008227084.tif 000016
【図１２】
2008227084.tif 000017
【図１３】
2008227084.tif 000018
【図１４】
2008227084.tif 000019
【図１５】
2008227084.tif 000020
【図１６】
2008227084.tif 000021
【図１７】
2008227084.tif 000022
【図１８】
2008227084.tif 000023
【図１９】
2008227084.tif 000024
【図２０】
2008227084.tif 000025
【図２１】
2008227084.tif 000026