(57)【要約】【課題】コレクタ−ベース間の寄生容量を好適に抑制することのできる半導体装置およびその製造方法を提供する。【解決手段】Ｐ型シリコン基板１の主表面ＳにＬＯＣＯＳからなる素子分離層として、活性領域を区画する第１の絶縁分離膜５ａと、この第１の絶縁分離膜５ａよりも厚さが薄く、且つ、活性領域を第１の活性領域６と第２の活性領域７とに分離する第２の絶縁分離膜５ｂを形成する。Ｐ型シリコン基板１にイオン注入を行うことでコレクタ領域２を形成する。この際、絶縁分離層の直下におけるピーク深さ（コレクタ領域２内のＮ型不純物の濃度がピークとなる位置の主表面Ｓからの深さ）を活性領域の直下におけるピーク深さに比して浅く形成するとともに、第２の絶縁分離膜５ｂの直下のピーク深さを第１の絶縁分離膜５ａの直下のピーク深さに比して深く形成する。【選択図】図１
2008251775.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主表面に設けられた第１の絶縁分離膜と、
前記第１の絶縁分離膜に囲まれた活性領域と、
前記半導体基板の主表面に設けられ、前記第１の絶縁分離膜よりも厚さが薄く、前記活性領域を第１の活性領域と第２の活性領域に分離する第２の絶縁分離膜と、
前記第１の活性領域に形成された不純物層と、
前記第２の活性領域に形成されたベース領域およびその上のエミッタ領域と、
を備え、
前記第２の絶縁分離膜の直下では、前記第１の絶縁分離膜の直下に比べて、不純物の濃度がピークとなる位置の主表面からの深さが深くされてなるコレクタ領域を有することを特徴とした半導体装置。
【請求項２】
半導体基板の主表面に設けられた第１の絶縁分離膜と、
前記第１の絶縁分離膜に囲まれた活性領域と、
前記半導体基板の主表面に設けられ、この主表面からの高さが前記第１の絶縁分離膜の主表面からの高さよりも低く、前記活性領域を第１の活性領域と第２の活性領域に分離する第２の絶縁分離膜と、
前記第１の活性領域に形成された不純物層と、
前記第２の活性領域に形成されたベース領域およびその上のエミッタ領域と、
を備え、
前記第２の絶縁分離膜の直下では、前記第１の絶縁分離膜の直下に比べて、不純物の濃度がピークとなる位置の主表面からの深さが深くされてなるコレクタ領域を有することを特徴とした半導体装置。
【請求項３】
前記第１の絶縁分離膜の直下では、前記活性領域の直下に比べて、前記不純物の濃度がピークとなる位置の主表面からの深さが浅くされてなることを特徴とした請求項１または２に記載の半導体装置。
【請求項４】
前記コレクタ領域は前記１の絶縁分離膜および前記第２の絶縁分離膜が設けられた前記半導体基板に対してイオン注入を行うことで形成されていることを特徴とした請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
半導体基板の主表面に、活性領域を区画する第１の絶縁分離膜と、この第１の絶縁分離膜よりも厚さが薄く、且つ、前記活性領域を第１の活性領域と第２の活性領域に分離する第２の絶縁分離膜とを形成する工程と、
前記第１の絶縁分離膜および前記第２の絶縁分離膜が形成された前記半導体基板に対してイオン注入を行い、コレクタ領域を形成する工程と、
前記第１の活性領域に不純物層を形成する工程と、
前記第２の活性領域にベース領域およびその上にエミッタ領域を形成する工程と、
を備えることを特徴とした半導体装置の製造方法。
【請求項６】
半導体基板の主表面に、活性領域を区画する第１の絶縁分離膜と、この第１の絶縁分離膜よりも主表面からの高さが低く、且つ、前記活性領域を第１の活性領域と第２の活性領域に分離する第２の絶縁分離膜とを形成する工程と、
前記第１の絶縁分離膜および前記第２の絶縁分離膜が形成された前記半導体基板に対してイオン注入を行い、コレクタ領域を形成する工程と、
前記第１の活性領域に不純物層を形成する工程と、
前記第２の活性領域にベース領域およびその上にエミッタ領域を形成する工程と、
を備えることを特徴とした半導体装置の製造方法。
【請求項７】
前記第２の絶縁分離膜は、前記第１の絶縁分離膜と同じ厚さに形成した後、選択的にエッチングして薄くしていることを特徴とした請求項５または６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
携帯電話、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といったポータブルエレクトロニクス機器の高機能化に伴い、高集積化、高速化を実現するシステムＬＳＩが求められている。高速動作のシステムＬＳＩを実現するモジュールとしてベース層がシリコンゲルマニウム（ＳｉＧｅ）からなるヘテロ接合バイポーラトランジスタが注目されている（たとえば、特許文献１参照）。
【０００３】
図５を用いて特許文献１に記載のバイポーラトランジスタ（半導体装置）の構成について説明する。図５は従来の半導体装置の主要な構成を示す概略断面図である。
【０００４】
従来の半導体装置は、Ｐ型シリコンの半導体基板１０１上にＮ型シリコンからなるエピタキシャル膜を積層し、これをコレクタ領域１１２とする。このコレクタ領域１１２と半導体基板１０１との間にはＮ型埋め込み層１１２ａが設けられ、エミッタ−コレクタ導通時におけるコレクタ領域の導電経路として機能する。また、こうしたコレクタ領域１１２の一部にはＬＯＣＯＳ（Local Oxidation of Silicon）からなる素子分離層１０５が形成され、コレクタ領域１１２の主表面Ｓをシリコンの露出した２つの活性領域１０６，１０７に絶縁分離している。そして、それらの一方（活性領域１０６）には高濃度のＮ型不純物の注入されたコレクタ引出部１０８が形成され、他方（活性領域１０７）にはベース領域１０３およびエミッタ領域１０４が形成されている。そして、コレクタ引出部１０８にコレクタ電極を、ベース領域１０３にベース電極を、エミッタ領域１０４にエミッタ電極を電気的に接続することで、バイポーラトランジスタ（半導体装置）が形成されている。
【特許文献１】特開２００２−１６０７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来は、コレクタ領域１１２の形成にエピタキシャル技術を採用し、半導体基板１０１上にその成膜を行っている。しかしながら、このエピタキシャル技術による成膜は生産効率が悪いため、半導体装置の製造コスト増の一因となっていた。こうした製造コスト増を抑制し、半導体装置の低コスト化を図るため、ＬＯＣＯＳからなる素子分離層１０５を設けた半導体基板１０１に対してＮ型不純物のイオン注入を行うことでコレクタ領域１１２を形成する方法が採用される。
【０００６】
図６はイオン注入によりコレクタ領域を形成した半導体装置の概略断面図である。イオン注入法によれば、主表面Ｓからの深さ方向にＮ型不純物の濃度分布を有するコレクタ領域１１２が形成され、さらにＮ型不純物の濃度がピークとなる位置を中心に、Ｎ型不純物の濃度が特に高い高濃度層１１２ａが形成される。この高濃度層１１２ａは、先のＮ型埋め込み層に相当し、エミッタ−コレクタ導通時にコレクタ領域１１２内部での主たる導電経路となる。
【０００７】
そして、ＬＯＣＯＳからなる素子分離層１０５を介してイオン注入を行うため、コレクタ領域１１２内のＮ型不純物濃度がピークとなる位置の主表面Ｓからの深さ（ピーク深さ）が素子分離層１０５の直下と活性領域１０６，１０７の直下とで異なって形成される。具体的には、素子分離層１０５の直下におけるピーク深さｐ１は活性領域１０６，１０７の直下におけるピーク深さｐ０に比べて浅く形成される。また、これとともに素子分離層１０５の直下では活性領域１０６，１０７に比べてコレクタ領域１１２における主表面Ｓ
からの高濃度層１１２ａの分布位置も浅くされる。
【０００８】
しかしながら、こうした構造では、図６中の破線円Ｘで示される活性領域１０６と活性領域１０７との間を絶縁分離する素子分離層１０５の側面近傍（活性領域１０７側）においてベース領域１０３と高濃度層１１２ａとの間が近接している。このため、素子分離層１０５の側面近傍のＮ型不純物濃度が高まってしまい、コレクタ−ベース間寄生容量（接合容量）が増加することになる。
【０００９】
一方、上記対策として、素子分離層１０５の直下におけるピーク深さｐ１を従来と同じピーク深さｐ０に調整することで、コレクタ−ベース間寄生容量の増加を抑えることができる。しかしながら、この場合には、活性領域１０７の直下におけるピーク深さがさらに深い位置となり、エミッタ領域１０４から高濃度層１１２ａまでの距離が長くなる。このため、エミッタ領域側からコレクタ領域に流れる電子の移動時間が長くなり、トランジスタの動作速度の低下を招くことになる。
【００１０】
したがって、イオン注入によりコレクタ領域を形成する従来のバイポーラトランジスタ（半導体装置）においては、ＬＯＣＯＳからなる素子分離層に起因したコレクタ−ベース間寄生容量の増大が避け難いものとなっていた。
【００１１】
本発明はこうした課題に鑑みてなされたものであり、その目的は、コレクタ−ベース間の寄生容量を好適に抑制することのできる半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明に係る半導体装置は、半導体基板の主表面に設けられた第１の絶縁分離膜と、第１の絶縁分離膜に囲まれた活性領域と、半導体基板の主表面に設けられ、第１の絶縁分離膜よりも厚さが薄く、活性領域を第１の活性領域と第２の活性領域に分離する第２の絶縁分離膜と、第１の活性領域に形成された不純物層と、第２の活性領域に形成されたベース領域およびその上のエミッタ領域と、を備え、第２の絶縁分離膜の直下では、第１の絶縁分離膜の直下に比べて、不純物の濃度がピークとなる位置の主表面からの深さが深くされてなるコレクタ領域を有することを特徴とする。
【００１３】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板の主表面に、活性領域を区画する第１の絶縁分離膜と、この第１の絶縁分離膜よりも厚さが薄く、且つ、活性領域を第１の活性領域と第２の活性領域に分離する第２の絶縁分離膜とを形成する工程と、第１の絶縁分離膜および第２の絶縁分離膜が形成された半導体基板に対してイオン注入を行い、コレクタ領域を形成する工程と、第１の活性領域に不純物層を形成する工程と、第２の活性領域にベース領域およびその上にエミッタ領域を形成する工程と、を備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、コレクタ−ベース間の寄生容量を好適に抑制することのできる半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１６】
図１は本実施形態に係るバイポーラトランジスタ（半導体装置）の概略断面図である。本実施形態の半導体装置は、ＮＰＮ接合型のトランジスタとして構成され、イオン注入によりＰ型シリコン基板１に形成されたＮ型導電層のコレクタ領域２と、そのコレクタ領域
２上に形成されたＰ型導電層のベース領域３およびその上のＮ型導電層のエミッタ領域４とを備えている。
【００１７】
コレクタ領域２は主表面Ｓからの深さ方向に濃度分布を有するＮ型不純物を含む。そして、このＮ型不純物の濃度がピークとなる位置を中心に、Ｎ型不純物の濃度が特に高い高濃度層２ａが形成されている。この高濃度層２ａはエミッタ−コレクタ導通時にコレクタ領域２内部での主たる導電経路となる。
【００１８】
Ｐ型シリコン基板１の主表面ＳにはＬＯＣＯＳからなる素子分離層が形成されている。この素子分離層は、所定の活性領域を区画する第１の絶縁分離膜５ａと、この第１の絶縁分離膜５ａよりも厚さが薄く、且つ、活性領域を２つの領域（第１の活性領域６、第２の活性領域７）に分離する第２の絶縁分離膜５ｂとを有している。
【００１９】
第１の活性領域６には不純物層として高濃度のＮ型不純物の注入されたコレクタ引出部８が形成され、第２の活性領域７にはベース領域３およびエミッタ領域４が形成されている。なお、コレクタ引出部８の下面は素子分離層（第１の絶縁分離膜５ａ、第２の絶縁分離膜５ｂ）の下面よりも下方に迫り出すように形成されている。
【００２０】
そして、コレクタ引出部８にコレクタ電極を、ベース領域３にベース電極を、エミッタ領域４にエミッタ電極を電気的に接続することでバイポーラトランジスタ（半導体装置）が形成されている。
【００２１】
ここで、本実施形態の半導体装置では、第１の絶縁分離膜５ａの直下および第２の絶縁分離膜５ｂの直下におけるピーク深さｐ１およびピーク深さｐ２は、活性領域（第１の活性領域６、第２の活性領域７）の直下におけるピーク深さｐ０に比べていずれも浅く形成されている。そして、第２の絶縁分離膜５ｂの直下におけるピーク深さｐ２は、第１の絶縁分離膜５ａの直下におけるピーク深さｐ１に比べて深く形成されている。また、これらとともにコレクタ領域２内の高濃度層２ａは各ピーク深さ（ピーク深さｐ０〜ｐ２）の位置に対応してその分布位置が変化している。
【００２２】
上記構成とすることにより、図１中の破線円Ｙで示されるコレクタ引出部８の周縁付近では第１の絶縁分離膜５ａの直下の浅く分布する高濃度層２ａとコレクタ引出部８がより近接するようになる。このため、図５に示したＮ型埋め込み層１１２ａのように、高濃度層２ａに対応する部分が深さ一定の位置に設けられている場合に比べて、コレクタ引出部８と高濃度層２ａとの間の導電抵抗が低く抑えられ、コレクタ抵抗の低減を図ることができる。
【００２３】
一方、第２の絶縁分離膜５ｂの直下におけるピーク深さｐ２を第１の絶縁分離膜５ａの直下におけるピーク深さｐ１よりも深くしたことで、上記のようにエミッタ−コレクタ間の耐圧の確保と第１の絶縁分離膜５ａ側でコレクタ抵抗の低減とを図りつつも、コレクタ−ベース間の接合容量を低減することができる。これは、図１中の破線円Ｘで示される第２の絶縁分離膜５ｂの側面近傍（第２の活性領域７側）においてベース領域３と高濃度層２ａとの間隔が、第２の絶縁分離膜５ｂ直下のピーク深さが第１の絶縁分離膜５ａ直下のピーク深さと同じ場合と比べて広がったためである。したがって、本実施形態の半導体装置では、コレクタ抵抗の低減を図りながらも、コレクタ−ベース間の寄生容量の増大が好適に抑制される。
【００２４】
図２および図３は本実施形態に係る半導体装置の製造プロセスを説明するための概略断面図である。
【００２５】
まず、図２（Ａ）に示すように、熱酸化法を用いてＰ型シリコン基板１の主表面Ｓに熱
酸化膜９を、たとえば、膜厚１０ｎｍ程度で形成する。さらに、この熱酸化膜９の上に、減圧ＣＶＤ（Chemical Vapor Deposition）法によりシリコン窒化膜１０を、たとえば、膜厚１００ｎｍ程度で形成する。
【００２６】
図２（Ｂ）に示すように、リソグラフィ法により所定パターンのレジストマスク（図示せず）を設け、ドライエッチングによりシリコン窒化膜１０の不要な部分を除去する。これにより、少なくとも活性領域（図１参照）となる部分を覆うように所定パターンのシリコン窒化膜１０ａが形成される。この際、第２の絶縁分離膜５ｂが形成される部分（図１参照）の開口幅Ｗを、少なくとも第１の絶縁分離膜５ａが形成される部分よりも開口幅の狭い４００ｎｍ程度とする。
【００２７】
図２（Ｃ）に示すように、酸素（Ｏ２）雰囲気中において１１００℃程度の温度下で加熱処理することによって酸化を行い、Ｐ型シリコン基板１の主表面ＳにＬＯＣＯＳからなる素子分離層を、たとえば、膜厚４００ｎｍ程度で形成する。この素子分離層には、所定の活性領域を囲む第１の絶縁分離膜５ａ部分と、こうした活性領域を２つの領域（第１の活性領域６、第２の活性領域７）に分離する第２の絶縁分離膜５ｂ部分とが含まれる。ここで、第１の絶縁分離膜５ａの膜厚Ｔ１は、シリコン窒化膜１０ａのない領域の開口幅が十分広いために、４００ｎｍ程度に仕上がり、第２の絶縁分離膜５ｂの膜厚Ｔ２は、シリコン窒化膜１０ａのない領域の開口幅Ｗが４００ｎｍ程度と狭く酸化が抑制されるために、２４０ｎｍ程度に仕上がる。
【００２８】
次に、図３（Ａ）に示すように、希フッ酸および燐酸を用いてシリコン窒化膜１０ａを除去する。引き続き、希フッ酸を用いて熱酸化膜９に相当する部分を除去する。これにより、Ｐ型シリコン基板１の主表面ＳにＬＯＣＯＳからなる素子分離層として、所定の活性領域を囲んで区画する第１の絶縁分離膜５ａと、この第１の絶縁分離膜５ａよりも厚さが薄く、且つ、活性領域を２つの領域（第１の活性領域６、第２の活性領域７）に分離する第２の絶縁分離膜５ｂとが形成される。また、こうしたＬＯＣＯＳからなる素子分離層はＰ型シリコン基板１の主表面Ｓからその一部が上方に突出して形成され、第１の絶縁分離膜５ａではその表面Ｓ１が主表面Ｓから高さＨ１だけ突出し、第２の絶縁分離膜５ｂではその表面Ｓ２が主表面Ｓから高さＨ２だけ突出している。
【００２９】
図３（Ｂ）に示すように、Ｐ型シリコン基板１の第１の活性領域６以外の部分にレジストマスク（図示せず）を設けてＮ型不純物のイオン注入を行う。その後、熱処理による活性化を行い、第１の活性領域６にコレクタ引出部８となる不純物層（高濃度のＮ型導電層）を形成する。イオン注入条件は、たとえば、燐（Ｐ）を１００ｋＶ程度の加速電圧で、３×１０１５ｃｍ−２程度のドーズ量とする。熱処理条件は、たとえば、窒素（Ｎ２）雰囲気中９５０℃で２時間程度とする。これにより、コレクタ引出部８の下面は素子分離層（特に第１の絶縁分離膜５ａ）の下面よりも下方に迫り出すように形成される。
【００３０】
図３（Ｃ）に示すように、Ｐ型シリコン基板１上のコレクタ領域２以外の部分にレジストマスク（図示せず）を設けてＮ型不純物のイオン注入を行う。その後、熱処理による活性化を行い、コレクタ領域２（高濃度層２ａ）となるＮ型導電層を形成する。イオン注入条件は、たとえば、Ｎ型不純物として燐（Ｐ）を、主表面Ｓの垂直方向から７°傾斜した角度で、７００ｋＶ程度の加速電圧で、１×１０１４ｃｍ−２程度のドーズ量とする。熱処理条件は、たとえば、窒素（Ｎ２）雰囲気中９５０℃で３０分程度とする。この注入条件では、イオンが基板内の原子に万遍なく衝突するため、Ｎ型不純物はＰ型シリコン基板１の注入表面から一定の深さにまで注入される。このため、第１の絶縁分離膜５ａの表面Ｓ１、第２の絶縁分離膜５ｂの表面Ｓ２、及び活性領域（第１の活性領域６、第２の活性領域７）の主表面Ｓのそれぞれの表面からそれぞれの注入深さｄ０，ｄ１，ｄ２の位置にまでＮ型不純物が注入されることになる。これにより、第１の絶縁分離膜５ａの直下およ
び第２の絶縁分離膜５ｂの直下におけるピーク深さｐ１およびピーク深さｐ２は、活性領域（第１の活性領域６、第２の活性領域７）の直下におけるピーク深さｐ０に比べていずれも浅く形成される。そして、第２の絶縁分離膜５ｂの直下におけるピーク深さｐ２は第１の絶縁分離膜５ａの直下におけるピーク深さｐ１に比べて深く形成される。また、コレクタ領域２内の高濃度層２ａの分布位置は各ピーク深さ（ピーク深さｐ０〜ｐ２）に対応して形成される。
【００３１】
最後に、図１に示したように、第２の活性領域７上にＰ型導電層のベース領域３を形成し、さらにその上にＮ型導電層のエミッタ領域４を形成する。そして、コレクタ引出部８にコレクタ電極を、ベース領域３にベース電極を、エミッタ領域４にエミッタ電極を電気的に接続することで本実施形態のバイポーラトランジスタ（半導体装置）を製造することができる。
【００３２】
本実施形態の半導体装置およびその製造方法によれば、以下の効果を得ることができるようになる。
【００３３】
（１）第１の活性領域６と第２の活性領域７との間に設けられた第２の絶縁分離膜５ｂの直下におけるピーク深さｐ２を、第１の絶縁分離膜５ａの直下におけるピーク深さｐ１よりも深くしたことで、第２の絶縁分離膜５ｂの側面近傍（第２の活性領域７側）においてベース領域３と高濃度層２ａとの間隔が、第２の絶縁分離膜５ｂ直下のピーク深さが第１の絶縁分離膜５ａ直下のピーク深さと同じ場合と比して広がるため、コレクタ−ベース間寄生容量（接合容量）を低減することができる。
【００３４】
（２）第１の絶縁分離膜５ａの直下におけるピーク深さｐ１を、活性領域（第１の活性領域６、第２の活性領域７）の直下におけるピーク深さｐ０よりも浅くしたことで、コレクタ引出部８の周縁付近では第１の絶縁分離膜５ａの直下の浅く形成された高濃度層２ａとコレクタ引出部８とが近接するようになる。このため、第２の活性領域７の直下と第１の絶縁分離膜５ａの直下とでピーク深さが等しい場合に比べて、コレクタ引出部８と高濃度層２ａとの間の導電抵抗が低く抑えられ、コレクタ抵抗の低減を図ることができる。したがって、コレクタ抵抗の低減を図りながらも、コレクタ−ベース間の寄生容量の増大を好適に抑制することができる。
【００３５】
（３）イオン注入法を採用してコレクタ領域２を形成したことで、従来のようにエピタキシャル技術を採用して形成する場合に比べて、製造コストを抑制することができ、半導体装置の低コスト化を図ることができる。
【００３６】
（４）イオン注入によるコレクタ領域２の形成時に、第１の活性領域６と第２の活性領域７との間に設ける第２の絶縁分離膜５ｂの厚さ（膜厚Ｔ２）を、第１の絶縁分離膜５ａに比して選択的に薄く形成するだけの変更で、それらの直下のピーク深さを変化させている。そのため、上記（１）および（２）に記載のような好適なバイポーラトランジスタ（半導体装置）を容易に製造することができる。
【００３７】
なお、本発明は、上記した実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうるものである。
【００３８】
上記実施形態では、図２（Ｃ）に示した工程において、第１の絶縁分離膜５ａに比べて薄膜化された第２の絶縁分離膜５ｂの形成を、第２の絶縁分離膜５ｂに対応する領域に開口幅Ｗ（４００ｎｍ程度）の開口部を有するシリコン窒化膜１０ａを用いて形成する例を示したが、本発明はこれに限らない。たとえば、同様の開口幅Ｗを有する開口部を２箇所以上併設したシリコン窒化膜を用いて形成してもよい。また、隣接する開口部の間隔をさ
らに狭く設計し、熱酸化後にバーズビーク部分を連結させて隣接する絶縁分離膜を１つの絶縁分離膜として機能するように形成してもよい。これらの場合にも上記効果を享受することができる。
【００３９】
上記実施形態では、第１の活性領域６と第２の活性領域７との間に設ける第２の絶縁分離膜５ｂを薄膜化する方法として、図２（Ｃ）で説明した工程において、シリコン窒化膜１０ａの開口幅Ｗを第１の絶縁分離膜５ａが形成される部分よりも狭い４００ｎｍ程度にして形成する例を示したが、本発明はこれに限らない。たとえば、図４（Ａ）〜（Ｃ）に示すように、第２の絶縁分離膜５ｂの厚さを第１の絶縁分離膜５ａの厚さと同じに形成した後、第２の絶縁分離膜５ｂ以外の部分にレジストマスクＰＲを設け、エッチング技術により第２の絶縁分離膜５ｂの一部を選択的にエッチング除去して薄膜化してもよい。
【００４０】
また、図２（Ｂ）で説明した工程を経て製造したＰ型シリコン基板１に対して、第１の絶縁分離膜５ａ以外の部分にレジストマスクを設けて砒素（Ａｓ）や燐（Ｐ）などの不純物を注入し、レジストマスクを除去した後、図２（Ｃ）で説明したように熱酸化して素子分離層（第１の絶縁分離膜５ａ、第２の絶縁分離膜５ｂ）を形成してもよい。このようにすることで、不純物が注入された領域（第１の絶縁分離膜５ａに対応）では酸化速度が速くなるため、不純物が注入されていない領域（第２の絶縁分離膜５ｂに対応）に比べてその膜厚が相対的に厚く形成される。この結果、第２の絶縁分離膜５ｂを第１の絶縁分離膜５ａに比べて薄膜化することができる。
【００４１】
さらに、図２（Ｂ）で説明した工程を経て製造したＰ型シリコン基板１に対して、第２の絶縁分離膜５ｂ以外の部分にレジストマスクを設けて窒素（Ｎ２）不純物を注入し、レジストマスクを除去した後、図２（Ｃ）で説明したように熱酸化して素子分離層（第１の絶縁分離膜５ａ、第２の絶縁分離膜５ｂ）を形成するようにしてもよい。この場合には、窒素（Ｎ２）不純物が注入された領域（第２の絶縁分離膜５ｂに対応）では酸化が抑制され、不純物が注入されていない領域（第１の絶縁分離膜５ａに対応）に比べて膜厚を相対的に薄く形成することができる。
【００４２】
上記のような各種方法により第２の絶縁分離膜５ｂを第１の絶縁分離膜５ａに比べて薄膜化した場合にも上記（１）、（２）、及び（４）の効果を享受することができる。
【００４３】
上記実施形態では、Ｎ型不純物を７°傾斜した角度で注入した例を示したが、本発明はこれに限らない。たとえば、Ｐ型シリコン基板１の主表面Ｓに垂直な角度で注入してもよい。
【００４４】
Ｎ型不純物を垂直に注入する場合には、注入表面からの構成物質の性状の違いにより素子分離層直下と活性領域直下におけるピーク深さがさらに変化する。具体的には、活性領域ではチャネリング現象（イオン注入時に一部のイオンが原子とほとんど衝突せずに基板深部まで異常透過する現象）が発生し、Ｎ型不純物がＰ型シリコン基板１のより深くまで添加されるようになる。一方、素子分離層の形成された領域では、イオンが素子分離層を透過中はチャネリング現象が発生せず、その分だけＮ型不純物の形成される領域の深さが浅くなる。したがって、活性領域直下におけるＮ型不純物のピーク深さを同じに設計する場合には、素子分離層直下ではさらに浅く形成されるため、コレクタ−ベース間寄生容量（接合容量）の増加がより深刻な問題となる。
【００４５】
本発明のように第１の活性領域６と第２の活性領域７との間に設ける第２の絶縁分離膜５ｂの厚さ（膜厚Ｔ２）を第１の絶縁分離膜５ａの厚さ（膜厚Ｔ１）に比べて薄く形成した上で垂直イオン注入することで、第２の絶縁分離膜５ｂの形成された領域では、イオン透過後にチャネリング現象がより早く発生するため、第１の絶縁分離膜５ａの形成された領域よりもその厚さの差分だけＮ型不純物の形成される領域の深さを深くすることができ
る。このため、上記効果を同様に享受することができる。
【００４６】
上記実施形態では、ＮＰＮ接合型のトランジスタを備える半導体装置に本発明を適用した例を示したが、これに限らない。たとえば、Ｐ型導電層からなるコレクタ領域、Ｎ型導電層からなるベース領域およびＰ型導電層からなるエミッタ領域を有するＰＮＰ接合型のトランジスタにも本発明は同様に適用可能である。また、素子分離層を有するバイポーラトランジスタであれば、たとえば、シリコンゲルマニウム（ＳｉＧｅ）へテロ接合型などのバイポーラトランジスタにも本発明を適用することができる。
【図面の簡単な説明】
【００４７】
【図１】本実施形態に係る半導体装置の概略断面図。
【図２】（Ａ）〜（Ｃ）本実施形態に係る半導体装置の製造工程の概略断面図。
【図３】（Ａ）〜（Ｃ）本実施形態に係る半導体装置の製造工程の概略断面図。
【図４】（Ａ）〜（Ｃ）本実施形態に係る半導体装置の別の製造工程の概略断面図。
【図５】従来の半導体装置の主要な構成を示す概略断面図。
【図６】イオン注入によりコレクタ領域を形成した半導体装置の概略断面図。
【符号の説明】
【００４８】
１  Ｐ型シリコン基板、２  コレクタ領域、２ａ  高濃度層、３  ベース領域、４  エミッタ領域、５ａ  第１の絶縁分離膜、５ｂ  第２の絶縁分離膜、６  第１の活性領域、７  第２の活性領域、８  コレクタ引出部。
【図１】
2008251775.tif 000003
【図２】
2008251775.tif 000004
【図３】
2008251775.tif 000005
【図４】
2008251775.tif 000006
【図５】
2008251775.tif 000007
【図６】
2008251775.tif 000008