(57)【要約】      （修正有）【課題】コネクタ等に接続された多芯ケーブルの接続を正常接続、オープン接続、ショート接続、クロス接続の他に、これらの複合した接続を識別できるようする。【解決手段】被検査ケーブルの各芯線１３の一端が接続されるもので、タンデム接続した２つのバス・トランシーバ８の前段出力側のバス信号線は第１のコネクタＡ９の各芯線１３に接続されている。外部クロック信号の入力を受けて、外部クロック信号入力数に対応する端子信号をアクティブにするとともに、外部クロック信号の入力中に発生させる内部パルス信号に同期して、対応する端子選択信号をアクティブする。第１の芯線情報１４を取得する第１の芯線情報取得回路６８と、第１の芯線情報取得回路６８から送出されたバス選択信号４を受けて、第２の芯線情報１５を取得する第２の芯線情報取得回路６９で構成し、これにより端子信号の関係を識別することで接続状態を検出する。【選択図】図１
2008045960.tif 000002
【特許請求の範囲】
【請求項１】
検査対象とする端子信号を制御するデコード手段と，目的とする芯線情報を取得するのに必要な信号の選択手段と，被検査ケーブルの一端が接続される第１のコネクタＡを有するものであって，複数のバス・トランシーバに接続されている各々のバス信号線は，被検査ケーブルの各芯線に１対１で対応しているものであって，外部クロック信号や内部パルス信号の入力に同期して，検査対象とする端子信号やバス・トランシーバの制御信号を順次にオン・オフ動作せしめる手段と，タンデムに接続した２つのバス・トランシーバの前段出力側から第１のコネクタＡと後段のバス・トランシーバへ第１の芯線情報を送出する手段とを備えた，データ送出側の第１の芯線情報取得回路と，前記被検査ケーブルの他端が接続される第２のコネクタＡを有するものであって，前記被検査ケーブルの各芯線に対応する前記複数のバス・トランシーバに接続されたバス信号線は，第１のコネクタＢから第２のコネクタＡ，Ｂを通じて送出されてきた第１の芯線情報を受けて，送出されてきた制御信号を受けてバス・トランシーバを順次にオン・オフ動作せしめる手段と，バス・トランシーバ出力側から第２の芯線情報を送出する手段とを備えた，データ受信側の第２の芯線情報取得回路と，第１の芯線情報取得回路の後段バス・トランシーバ出力側から送出された第１の芯線情報と，第２の芯線情報取得回路のバス・トランシーバ出力側から送出されてきた第２の芯線情報を受けて，芯線情報入力制御回路でパラレルデータをシリアルデータに変換する手段と，前記第１の芯線情報と第２の芯線情報を取得して検査すれば，前記１つの芯線と他の芯線を含む各芯線との間で接続状態の違いを識別することができ，正常接続、オープン接続、ショート接続、クロス接続あるいは，これらが複合した接続の違いを識別する手段と，検査結果を表示する手段とを有するケーブル検査装置。
【請求項２】
検査対象とする端子信号を制御するデコード手段と，目的とする芯線情報を取得するのに必要な信号の選択手段と，被検査ケーブルの一端が接続される第１のコネクタＡを有するものであって，複数のバス・トランシーバに接続されている各々のバス信号線は，被検査ケーブルの各芯線に１対１で対応しているものであって，外部クロック信号や内部パルス信号の入力に同期して，検査対象とする端子信号やバス・トランシーバの制御信号を順次にオン・オフ動作せしめる手段と，タンデムに接続した２つのバス・トランシーバの前段のみを使用し，前段出力側から第１のコネクタＡへ芯線情報を送出する手段とを備えた，データ送出側の第１の芯線情報取得回路と，第１のコネクタＢのみに接続された被検査ケーブルの他端から芯線の一本を選択して端子検査信号を取得する手段と，その芯線が第１のコネクタＢの何番端子に接続されているのかを検出する手段と，検査結果を表示する手段とを有するケーブル検査装置。
【請求項３】
検査対象とする端子信号を制御するデコード手段と，目的とする芯線情報を取得するのに必要な信号の選択手段と，被検査ケーブルの一端が接続される第１のコネクタＡを有するものであって，複数のバス・トランシーバに接続されている各々のバス信号線は，被検査ケーブルの各芯線に１対１で対応しているものであって，外部クロック信号や内部パルス信号の入力に同期して，検査対象とする端子信号やバス・トランシーバの制御信号を順次にオン・オフ動作せしめる手段と，タンデムに接続した２つのバス・トランシーバの前段出力側から第１のコネクタＡと後段のバス・トランシーバへ第１の芯線情報を送出する手段とを備えた，データ送出側の第１の芯線情報取得回路と，前記被検査ケーブルの他端が接続される第２のコネクタＡを有するものであって，前記被検査ケーブルの各芯線に対応する前記複数のバス・トランシーバに接続されたバス信号線は，第１のコネクタＢから第２のコネクタＡ，Ｂを通じて送出されてきた第１の芯線情報を受けて，送出されてきた制御信号を受けてバス・トランシーバを順次にオン・オフ動作せしめる手段と，バス・トランシーバ出力側から第２の芯線情報を送出する手段とを備えた，データ受信側の第２の芯線情報取得回路と，第１の芯線情報取得回路の後段バス・トランシーバ出力側から送出された第１の芯線情報と，第２の芯線情報取得回路のバス・トランシーバ出力側から送出されてきた第２の芯線情報を受けて，芯線情報入力制御回路でパラレルデータをシリアルデータに変換する手段と，基準ケーブルの第１の芯線情報と，第２の芯線情報を記憶する手段と，被検査ケーブルから取得した第１の芯線情報と，第２の芯線情報を記憶回路から読み出した基準ケーブルの第１の芯線情報と，第２の芯線情報を比較して接続が一致しているか否かを識別する手段と，比較結果を表示する手段とを有するケーブル検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，コネクタ等に接続した多芯ケーブルの接続状態を検査するためのケーブル検査装置である。
【背景技術】
【０００２】
従来，作成された多芯ケーブルの接続検査は，例えば，図２０のように導電ブザー（２６）などを用い，作業者による手作業で行われていた。人手による接続検査作業は一般的に下記のような手順を踏む。作業者Ａ（２０）は芯線（１３）が配線された第１のコネクタＢ（１１）の第１のコネクタＢ１番端子（２２）に導電ブザーリード線Ａ（２７）を接触させておく。そして，作業者Ｂ（２１）が第２のコネクタＢ（１２）の第２のコネクタＢ１番端子（２４）にもう一方の導電ブザーリード線Ｂ（２８）を接触させて，この間の導通検査を行う。誤配線をなくすために，作業者Ａ（２０）は第１のコネクタＢ１番端子（２２）に導電ブザーリード線Ａ（２７）を接触させたままにしておき，作業者Ｂ（２１）が第２のコネクタＢ（１２）に接触させる導電ブザーリード線Ｂ（２８）を第２のコネクタＢ１番端子（２４）から最終端子である第２のコネクタＢ６４番端子（２５）まで移動を繰り返しながら，１端子毎にそれぞれの端子間で導通検査を行う。上記の作業を第１のコネクタＢ（１１）の最終端子である第１のコネクタＢ６４番端子（２３）まで繰り返して接続検査作業が終了することになる。
【特許文献１】特開２００３−７５４９７号公開特許公報
【特許文献２】特開２００１−１６５９８６号公開特許公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記した従来技術では，２名の作業者が必要であり作業効率が悪いという問題がある。また，コネクタの端子間は非常に狭いため，あるいは根気が必要な単純作業であるために，間違えて検査対象でない隣端子などにリード線を接触させてしまうという接続ミスも発生しやすく，作業性が悪いという問題もある。
【０００４】
一般的に，ある程度の規模をもつ装置を製造する場合においては，装置全体を大きな一つのユニットにすることは極めて稀であり，通常は搬入時の利便性やメンテナンス性を考慮して複数のユニットに分割して設計するのが普通である。各ユニット間の接続は，このようなコネクタ接続ケーブルを使用して着脱可能にするが，大規模な装置ではこのコネクタ接続ケーブルが多用されるため，接続検査作業に多大な時間を必要としている現実がある。
【０００５】
本発明は，上記した従来技術の問題点を考慮したもので，本発明の目的は，芯線間の接続状態を識別可能にしたことで，自動的で作業効率が良いケーブル検査装置を提供することにある。
【課題を解決するための手段】
【０００６】
本願の第１の発明によるケーブル検査装置は，検査対象とする端子信号を制御するデコード手段と目的とする芯線情報を取得するのに必要な信号の選択手段と，被検査ケーブルの一端が接続される第１のコネクタＡを有するものであって，複数のバス・トランシーバに接続されている各々のバス信号線は，被検査ケーブルの各芯線に１対１で対応しているものであって，外部クロック信号や内部パルス信号の入力に同期して，検査対象とする端子信号やバス・トランシーバの制御信号を順次にオン・オフ動作せしめる手段と，タンデムに接続した２つのバス・トランシーバの前段出力側から第１のコネクタＡと後段のバス・トランシーバへ第１の芯線情報を送出する手段とを備えた，データ送出側の第１の芯線情報取得回路と，前記被検査ケーブルの他端が接続される第２のコネクタＡを有するものであって，前記被検査ケーブルの各芯線に対応する前記複数のバス・トランシーバに接続されたバス信号線は，第１のコネクタＢから第２のコネクタＡ，Ｂを通じて送出されてきた第１の芯線情報を受けて，送出されてきた制御信号を受けてバス・トランシーバを順次にオン・オフ動作せしめる手段と，バス・トランシーバ出力側から第２の芯線情報を送出する手段とを備えた，データ受信側の第２の芯線情報取得回路と，第１の芯線情報取得回路の後段バス・トランシーバ出力側から送出された第１の芯線情報と，第２の芯線情報取得回路のバス・トランシーバ出力側から送出されてきた第２の芯線情報を受けて，芯線情報入力制御回路でパラレルデータをシリアルデータに変換する手段と，前記第１の芯線情報と第２の芯線情報を取得して検査すれば，前記１つの芯線と他の芯線を含む各芯線との間で接続状態の違いを識別することができ，正常接続、オープン接続、ショート接続、クロス接続あるいは，これらが複合した接続の違いを識別する手段と，検査結果を表示するような構成にしたことにある。
【０００７】
本願の第２の発明によるケーブル検査装置は，検査対象とする端子信号を制御するデコード手段と目的とする芯線情報を取得するのに必要な信号の選択手段と，被検査ケーブルの一端が接続される第１のコネクタＡを有するものであって，複数のバス・トランシーバに接続されている各々のバス信号線は，被検査ケーブルの各芯線に１対１で対応しているものであって，外部クロック信号や内部パルス信号の入力に同期して，検査対象とする端子信号やバス・トランシーバの制御信号を順次にオン・オフ動作せしめる手段と，タンデムに接続した２つのバス・トランシーバの前段のみを使用し，前段出力側から第１のコネクタＡへ芯線情報を送出する手段とを備えた，データ送出側の第１の芯線情報取得回路と，第１のコネクタＢのみに接続された被検査ケーブルの他端から芯線の一本を選択して端子検査信号を取得する手段と，その芯線が第１のコネクタＢの何番端子に接続されているのかを検出する手段と，検査結果を表示するような構成にしたことにある。
【０００８】
本願の第３の発明によるケーブル検査装置は，検査対象とする端子信号を制御するデコード手段と，目的とする芯線情報を取得するのに必要な信号の選択手段と，被検査ケーブルの一端が接続される第１のコネクタＡを有するものであって，複数のバス・トランシーバに接続されている各々のバス信号線は，被検査ケーブルの各芯線に１対１で対応しているものであって，外部クロック信号や内部パルス信号の入力に同期して，検査対象とする端子信号やバス・トランシーバの制御信号を順次にオン・オフ動作せしめる手段と，タンデムに接続した２つのバス・トランシーバの前段出力側から第１のコネクタＡと後段のバス・トランシーバへ第１の芯線情報を送出する手段とを備えた，データ送出側の第１の芯線情報取得回路と，前記被検査ケーブルの他端が接続される第２のコネクタＡを有するものであって，前記被検査ケーブルの各芯線に対応する前記複数のバス・トランシーバに接続されたバス信号線は，第１のコネクタＢから第２のコネクタＡ，Ｂを通じて送出されてきた第１の芯線情報を受けて，送出されてきた制御信号を受けてバス・トランシーバを順次にオン・オフ動作せしめる手段と，バス・トランシーバ出力側から第２の芯線情報を送出する手段とを備えた，データ受信側の第２の芯線情報取得回路と，第１の芯線情報取得回路の後段バス・トランシーバ出力側から送出された第１の芯線情報と，第２の芯線情報取得回路のバス・トランシーバ出力側から送出されてきた第２の芯線情報を受けて，芯線情報入力制御回路でパラレルデータをシリアルデータに変換する手段と，基準ケーブルの第１の芯線情報と，第２の芯線情報を記憶する手段と，被検査ケーブルから取得した第１の芯線情報と，第２の芯線情報を記憶回路から読み出した基準ケーブルの第１の芯線情報と，第２の芯線情報を比較して接続が一致しているか否かを識別する手段と，比較結果を表示するような構成にしたことにある。
【発明の効果】
【０００９】
本発明に係わる落橋防止方法は叙上の構成、作用を有するので次の効果を有する。
【００１０】
本発明によれば，正常接続の検出，オープン接続の検出，ショート接続の検出，クロス接続の検出に加えて，これらの接続が複合したときの識別を可能にした。また，端子検査用クリップ（１６）に接触している被検査ケーブルの芯線（１３）の任意の一本が被検査コネクタの何番端子に接続されているのかを検出できるようにした。そして，基準ケーブルと被検査ケーブルの芯線情報を比較することで同一接続か否かの判定を可能にした。数字表示器（７１）に二色表示（赤・緑）ＬＥＤを使用したことで，現在アクティブ中の端子信号（３）を赤色で表示し，ショート接続等の異常接続を検出した場合には，その接続先を緑色で表示している。（表示の切り替えは約０.８秒間隔で行われ，ＲＥＳＥＴスイッチ（４４）が押下されるまで繰り返す。）二色表示のために解り易く，簡単に不良個所の特定ができるようにしている。また、被検査ケーブルのコネクタ端子に一本ずつ信号を印加し，他端においてどの端子に信号が現れたかを検査し，あるいは記憶手段に記憶されている基準ケーブルの芯線情報と比較することにより，正確な検査ができるため作業効率を向上させることができるという効果がある。
【発明を実施するための最良の形態】
【００１１】
以下に，図面を参照して本発明の実施の形態を詳細に説明する。
図１は本発明のケーブル検査装置の構成を示すブロック図である。ＣＰＵ（５７）はクロック信号制御回路（５８），端子信号制御回路（５９），端子選択信号制御回路（６０），バス選択信号制御回路（６１）等を管理し，装置全体の動作を制御している。クロック信号制御回路（５８）は，ＳＴＡＲＴスイッチ（４２ａ）及びＤＡＴＡ比較スイッチ（５０ａ）からの信号を受けて外部クロック信号（１）の発生や停止を制御している。この外部クロック信号（１）は検査の基本となる信号でＣＰＵ（５７）に入力され，入力数を管理するカウンタや端子信号（３）の制御等に使用する。
【００１２】
端子信号制御回路（５９）は，クロック信号制御回路（５８）から供給される外部クロック信号（１）の入力を受けて，端子信号１（３ａ，３ｄ，３ｇ，３ｊ）〜１６（３ｃ，３ｆ，３ｉ，３Ｌ）の１６通りの端子信号（３）を発生させるデコード回路である。そして，この端子信号（３）を受けるバス・トランシーバ（８）は，各々８本のバス信号線を制御できるもので，これを第１芯線情報取得回路（６８）ではタンデムに接続したものを４組で合計８個を使用しており，前段出力側のバス信号線は第１コネクタＡ（９）の各端子に接続されていて各々が対応している。また，第２芯線情報取得回路（６９）では単独で８個を使用しており，入力側のバス信号線は第２コネクタＡ（１０）の各端子に接続されていて各々が対応している。このため，全部で６４本のバス信号線を制御する必要があり，端子信号制御回路（５９）はデコード動作を最大４回繰り返すことになる。
また，第１芯線情報取得回路（６８）の後段及び第２芯線情報取得回路（６９）の出力側バス・トランシーバ（８）はオープンコレクタタイプであり，各々に対応するバス信号線をワイヤードＯＲ接続にすることで，出力側のバス信号線は８本になっている。
したがって，一度に出力できるのは８ビットの信号であり，第１芯線情報（１４）及び第２芯線情報（１５）はそれぞれ８回に分けて出力されることになる。図３（ｂ）のように，外部クロック信号（１）の入力数によって選択する端子選択信号（５）を変えることにより，結果的に端子信号１（３ａ）〜６４（３Ｌ）をデコードしていることになる。外部クロック信号（１）の入力数が１〜１６の時には，端子選択信号０（５ａ）を選択して端子信号１（３ａ）〜１６（３ｃ）がデコードされる。外部クロック信号（１）の入力数が１７〜３２の時には，端子選択信号１（５ｂ）を選択して端子信号１７（３ｄ）〜３２（３ｆ）がデコードされる。このようにして，外部クロック信号（１）の入力数が３３〜４６の時には，端子選択信号２（５ｃ）を選択して端子信号３３（３ｇ）〜４６（３ｉ）がデコードされ，外部クロック信号（１）の入力数が４７〜６４の時には，端子選択信号３（５ｄ）を選択して端子信号４７（３ｊ）〜６４（３L）がデコードされる。
【００１３】
バス選択信号制御回路（６１）は，外部クロック信号（１）が入力されている間に，ＣＰＵ（５７）内部で発生させる内部パルス信号（２）を受けて，バス選択信号０（４ａ）〜７（４Ｈ）の８通りのバス選択信号（４）を発生させるデコード回路である。図１-ａのように，１回目の内部パルス信号（２ａ）でバス選択信号０（４ａ）を選択し，２回目の内部パルス信号（２ｂ）でバス選択信号１（４ｂ）を選択する。このようにして，８回目の内部パルス信号（２Ｈ）でバス選択信号７（４Ｈ）を選択するまで，順次内部パルス信号（２）の立ち上がり毎に変化する。上記のように，バス選択信号（４）を８回に分けて選択している理由は，バス・トランシーバ（８）が一度に８本のバス信号線しか制御できないためで，６４本のバス信号線を扱うには８回に分けて芯線情報を取得する必要があるためである。
【００１４】
また，上記したように端子選択信号（５）を４回に分けて選択している理由は，端子信号制御回路（５９）からデコードされる信号が１６ビットであるためである。
このように，端子選択信号（５）とバス選択信号（４）の組み合わせによりバス信号線の重複を回避することができ，また対応するバス信号線を選択することができるため，結果的に目的とする芯線情報を取得することができる。
図１のように，第１の芯線情報取得回路（６８）の前段のバス・トランシーバ（８）に端子選択信号（５）を接続し，後段及び第２の芯線情報取得回路（６９）のバス・トランシーバ（８）にバス選択信号（４）を接続している。
このように，端子選択信号（５）とバス選択信号（４）を組合せて目的とする芯線情報を取得しているが，図２は各信号の対応関係を示す一覧表である。
【００１５】
第１，第２の芯線情報取得回路（６８，６９）で扱う信号は，プルアップ抵抗（７）を通じてＶＣＣ（６）（例えば５Ｖ）に接続されているため通常は「Ｈ」レベル電位である。
検査対象とする端子信号（３）をアクティブ（「Ｌ」レベル電位にする）にした時，芯線の接続状態により違いはあるものの，第１のコネクタＡ（９）及び第２のコネクタＡ（１０）には信号の変化を検出（「Ｈ」レベル電位から「Ｌ」レベル電位になる）するが，この「Ｌ」レベル電位を検出した時の被検査コネクタの端子番号と端子信号（３）との関係を知ることができれば接続の形態を知ることができる。
この部分についての詳細は後述する。
なお，本項以降に“〜をアクティブにする”という表現があった場合は，信号を「Ｌ」レベル電位にすることを意味している。
【００１６】
以下，実施の形態について記述する。
まず，実施の形態というのは，第１のコネクタＡ（９）と第２のコネクタＡ（１０）に第１のコネクタＢ（１１）と第２のコネクタＢ（１２）を装着して，被検査ケーブルの芯線（１３）の接続検査を行う機能である。
【００１７】
図３（ａ）は，端子信号１（３ａ）及び端子信号２（３ｂ）をアクティブ時に，芯線情報を取得するのに必要な信号を時系列にして表したものである。
また，図３（ｂ）は，外部クロック信号（１）の入力数によって変化する端子選択信号（５）を時系列にして表したものである。
【００１８】
バス選択信号（４）の切替は，外部クロック信号（１）が入力中に内部パルス信号（２）の立ち上がりに同期して行っている。
外部クロック信号（１ａ）が入力されると同時に，端子信号１（３ａ）がアクティブな状態になり，この時に内部パルス信号（２ａ）が入力されると，その立ち上がりに同期してバス選択信号０（４ａ）もアクティブになる。
次に，内部パルス信号（２ｂ）が入力されると，その立ち上がりに同期してバス選択信号１（４ｂ）がアクティブになる。
このように，バス選択信号０（４ａ）〜バス選択信号７（４Ｈ）は内部パルス信号（２）の入力毎に順次変化していくことになる。
この様にして，第１の芯線情報（１４）と第２の芯線情報（１５）を取得すれば，端子信号１（３ａ）をアクティブ時の全芯線情報を取得することができる。
【００１９】
また，次の外部クロック信号（１ｂ）が入力されると同時に，端子信号２（３ｂ）がアクティブな状態になり，この時に内部パルス信号（２ａ）が入力されると，その立ち上がりに同期してバス選択信号０（４ａ）もアクティブになる。
次に，内部パルス信号（２ｂ）が入力されると，その立ち上がりに同期してバス選択信号１（４ｂ）がアクティブになる。
このように，バス選択信号０（４ａ）〜バス選択信号７（４Ｈ）は内部パルス信号（２）の入力毎に順次変化していくことになる。
この様にして，第１の芯線情報（１４）と第２の芯線情報（１５）を取得すれば，端子信号２（３ｂ）をアクティブ時の全芯線情報を取得することができる。
【００２０】
上記の動作を繰り返し実行すれば，全ての端子信号（３）の全ての芯線情報を取得することができる。
【００２１】
検査対象にある端子信号（３）をアクティブ時に取得した，第１の芯線情報（１４）と第２の芯線情報（１５）の各々のビットデータは，被検査コネクタの端子番号にそれぞれ対応しているので，現在検査中のビットが「Ｌ」レベル電位を検出すれば，被検査ケーブルの芯線（１３）は接続していることになり，「Ｈ」レベル電位であれば未接続ということになる。
したがって，取得した芯線情報について各々のビットデータの状態を調べれば，被検査コネクタに接続された芯線（１３）の端子番号を知ることができる。
【００２２】
実際には，第１の芯線情報（１４）と第２の芯線情報（１５）の全ビットを反転させた第１の芯線反転情報と第２の芯線反転情報を芯線情報として使用する。
第１の芯線反転情報と第２の芯線反転情報を使用するのは，意味のある接続を「Ｈ」レベル電位で検出するためである。
【００２３】
ＣＰＵ（５７）は，８ビットのマイクロコンピュ−タであるため，データ長は１バイトである。
接続状態を判定するのに必要な信号及びデータは以下の通りである。
キャリー信号（以降はＣＹ信号と記述）は，取得した芯線情報の各々のビットデータから被検査コネクタに接続されている端子番号を検出するのに必要な信号である。
外部クロック信号カウンタは，端子信号（３）を管理しているカウンタである。
ビットシフトカウンタは，ビットデータのシフト回数を管理しているカウンタである。
第１の状態判定データは，第１の芯線情報取得回路（６８）から取得した第１の芯線情報（１４）を基にして，接続状態に応じた固有の数値をセットするものであり，ここに格納されている数値で接続状態の違いを判定している。
第２の状態判定データは，第２の芯線情報取得回路（６９）から取得した第２の芯線情報（１５）を基にして，接続状態に応じた固有の数値をセットするものであり，ここに格納されている数値で接続状態の違いを判定している。
【００２４】
ＣＰＵ（５７）の持つ機能の一つである右シフト命令を実行すると，ＬＳＢ（最下位ビット）を右に押し出す動作をするが，この時に必要な信号がＣＹ信号である。
右シフト命令実行前のＬＳＢが「Ｈ」レベル電位であれば，右シフト命令実行時にＣＹ信号は「Ｈ」レベル電位になる。
取得した第１芯線反転情報と第２芯線反転情報について，各々のビットデータを右シフト実行時にＣＹ信号が「Ｈ」レベル電位であれば，そのビットに対応している被検査コネクタの端子は導通状態にあり，接続していると判断できる。
【００２５】
外部クロック信号カウンタは，外部クロック信号（１）入力される毎にインクリメントする。したがって，外部クロック信号カウンタの数値と外部クロック信号（１）の入力数は常時一致していることになる。
つまり，外部クロック信号カウンタの数値を見れば，現在アクティブ中の端子信号（３）
を知ることができる。
【００２６】
ビットシフトカウンタは，取得した第１の芯線反転情報と第２の芯線反転情報について各々６４ビットのビットデータを右シフトする毎にインクリメントする。第１の芯線反転情報と第２の芯線反転情報のビットデータは，同じタイミングでシフト動作をすることは無く，ビットシフトカウンタの数値はそれぞれ独立して変化する。
【００２７】
第１の状態判定データと第２の状態判定データは，ともにＢＩＴ１，ＢＩＴ０の２ビットのみを使用する。（ＢＩＴ７〜ＢＩＴ２は未使用で，常時ＯＦＦ（０）である。）
第１の状態判定データと第２の状態判定データの当該ビットは，外部クロック信号カウンタの数値とＣＹ信号が「Ｈ」レベル電位を検出した時のビットシフトカウンタの数値で変化する。
第１の状態判定データ及び第２の状態判定データのＢＩＴ０がＯＮ（１）になる条件は下記の通りである。
ビットシフトカウンタの数値が外部クロック信号カウンタの数値と一致時にＣＹ信号が
「Ｈ」レベル電位を検出するとＢＩＴ０がＯＮ（１）になる。
第１の状態判定データ及び第２の状態判定データのＢＩＴ１がＯＮ（１）になる条件は下記の通りである。
ビットシフトカウンタの数値が外部クロック信号カウンタの数値と不一致時にＣＹ信号が「Ｈ」レベル電位を検出するとＢＩＴ１がＯＮ（１）になる。
【００２８】
このように，第１の状態判定データと第２の状態判定データのＢＩＴ０，ＢＩＴ１は接続状態により変化するが，図４は接続状態と対応ＢＩＴの関係を示す一覧表である。
図４を見ると解るように，クロス接続とショート接続あるいはオープン接続とショート接続が複合した接続では，接続状態により検査結果は違ってくる。
クロス接続とショート接続が複合した時の接続は，下記のようになる。
ショート接続先がクロス接続先の端子番号に絡む接続を含む場合はショート接続と認識し，ショート接続先がクロス接続先の端子番号に関係しない接続を含む場合は複合接続と認識する。
また，オープン接続とショート接続が複合した時の接続は，下記のようになる。
第１コネクタＢ（１１）と第２コネクタＢ（１２）の両方にショート接続があり，そのショート接続先が両方とも同じ端子番号に接続している場合はショート接続と認識し，第２コネクタＢ（１２）にのみショート接続がある場合はオープン接続と認識する。
そして，上記以外にショート接続があった場合は複合接続と認識する。
基本的に，上記のような結果になるが詳細については後述する。
【００２９】
図５が，実施の形態での検査時の概略接続図である。
実施の形態では，第１のコネクタＡ（９）と第２のコネクタＡ（１０）にそれぞれ第１のコネクタＢ（１１）と第２のコネクタＢ（１２）を装着し，ＳＴＡＲＴスイッチ（４２）の押下で接続検査を開始する。正常接続以外の接続を確認した場合には，現在アクティブ中の端子信号（３）で一時停止をして，外部クロック信号カウンタあるいは後述するエラーＮＯ表示カウンタの数値を数字表示器に転送して接続端子番号を表示し，当該するいずれかのＬＥＤ（３３〜３６）を点灯するのと同時に，報知ブザー（３２）を短く発報する。ＳＴＡＲＴスイッチ（４２）の再押下で，一時停止以降の端子信号（３）をアクティブにして検査を続行する。上記動作を，外部クロック信号カウンタの数値が６４になるまで，あるいは検査端子設定スイッチ（３０）で設定した数値になるまで繰り返し実行する。検査が終了すると，検査終了ＬＥＤ（４０）を点灯するのと同時に，報知ブザー（３２）を少し長めに発報する。
【００３０】
図６〜図２１のコネクタ接続図は，第１のコネクタＢ（１１）と第２のコネクタＢ（１２）間の被検査ケーブルの芯線（１３）について，１番端子から１６番端子迄の接続例を示したものである。
【００３１】
図６，図２２は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，正常接続時のものである。
本項以降に記載のある，コネクタ接続図及びビットデータ表を示す図は全て外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のものである。
したがって，本項以降に記載のある外部クロック信号カウンタの数値は全て８になる。
図２２のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報（７５）は，ともに８回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で０１Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が１）
第２の状態判定データは１６進表記で０１Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続は正常接続であると判断できる。
【００３２】
図７，図２３は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，オープン接続時のものである。
図２３のデータを見ると解るように，第１の芯線反転情報は８回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８になる。
第２の芯線反転情報は一度もＣＹ信号が「Ｈ」レベル電位を検出していない。
（ＣＹ信号を検出していないのでビットシフトカウンタは無視する。）
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で０１Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が１）
第２の状態判定データは１６進表記で００Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が０）
第１の状態判定データと第２の状態判定データの組合せから，この接続はオープン接続であると判断できる。
【００３３】
図８，図２４は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，ショート接続時のものである。
図９は，第１のコネクタＢ（１１）の８番端子と１２番端子がショート接続している場合の
コネクタ接続図である。
図２４のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報は，ともに８回と１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１２になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続はショート接続であると判断できる。
【００３４】
また，下記の接続についても全てショート接続であると判断できる。
１）第２のコネクタＢ（１２）にのみショート接続があった場合の接続。
２）第１のコネクタＢ（１１）と第２のコネクタＢ（１２）の両方にショート接続があり，第１のコネクタＢ（１１）と第２のコネクタＢ（１２）でショート接続先が同じ場合の接続。
３）第１のコネクタＢ（１１）と第２のコネクタＢ（１２）の両方にショート接続があり，第１のコネクタＢ（１１）と第２のコネクタＢ（１２）でショート接続先が違う場合の接続。
【００３５】
図９，図２５は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，クロス接続時のものである。
図１０は，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子が接続し，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子が互いにクロス接続している場合のコネクタ接続図である。
図２５のデータを見ると解るように，第１の芯線反転情報は８回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８になる。
第２の芯線反転情報は１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は１２になる。
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時にキャリーフラグは「Ｈ」レベル電位を検出している。
第２の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で０１Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１０Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が０）
第１の状態判定データと第２の状態判定データの組合せから，この接続はクロス接続であると判断できる。
【００３６】
クロス／ショート接続とはクロス接続とショート接続が複合した接続のことである。
考えられる接続は，本項以降に記述するように８通りある。
この接続の場合，ショート接続先の状態により検査結果は違ってくる。
詳細は後述するが，ショート接続先がクロス接続先の端子番号に絡む接続を含む場合はショート接続と認識し，ショート接続先がクロス接続先の端子番号に関係しない接続の場合は複合接続と認識する。
【００３７】
図１０，図２６は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続１時のものである。
図１０は，第１のコネクタＢ（１１）の８番端子と９番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子がクロス接続している場合のコネクタ接続図である。
（この接続では，第１のコネクタＢ（１１）の８番端子のショート接続先である９番端子は
第２のコネクタＢ（１２）の８番端子のクロス接続先である第１のコネクタＢ（１１）の１２番端子とは違う端子番号に接続している。）
図２６のデータを見ると解るように，第１の芯線反転情報は８回と９回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と９になる。
第２の芯線反転情報は９回と１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は９と１２になる。
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出している。
第２の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１０Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が０）
第１の状態判定データと第２の状態判定データの組合せから，この接続は複合接続であると判断できる。
【００３８】
図１１，図２７は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続２時のものである。
図１１は，第１のコネクタＢ（１１）の８番端子と１２番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子がクロス接続している場合のコネクタ接続図である。
この接続では，第１のコネクタＢ（１１）の８番端子のショート接続先である１２番端子は第２のコネクタＢ（１２）の８番端子のクロス接続先である第１のコネクタＢ（１１）の１２番端子と同じ端子番号に接続している。
図２７のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報はともに８回と１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１２になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続はショート接続であると判断できる。
【００３９】
図１２，図２８は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続３時のものである。
図１２は，第２のコネクタＢ（１２）の１０番端子と１２番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子がクロス接続している場合のコネクタ接続図である。
（この接続では，第２のコネクタＢ（１２）の１２番端子のショート接続先である１０番端子は第１のコネクタＢ（１１）の１２番端子のクロス接続先である第２のコネクタＢ（１２）の８番端子とは違う端子番号に接続している。）
図２８のデータを見ると解るように，第１の芯線反転情報は８回と１０回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１０になる。
第２の芯線反転情報は１０回と１２回右シフトをした時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は１０と１２になる。
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出している。
第２の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１０Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続は複合接続であると判断できる。
【００４０】
図１３，図２９は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続４時のものである。
図１３は，第２のコネクタＢ（１２）の８番端子と１２番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子がクロス接続している場合のコネクタ接続図である。
この接続では，第２のコネクタＢ（１２）の１２番端子のショート接続先である８番端子は第１のコネクタＢ（１１）の１２番端子のクロス接続先である第２のコネクタＢ（１２）の８番端子と同じ端子番号に接続してい
図２９のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報はともに８回と１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１２になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続はショート接続であると判断できる。
【００４１】
図１４，図３０は外部クロック信号カウンタの数値が８の時端子信号（３）の８番目の信号をアクティブ時、のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続５時のものである。
図１４は，第１のコネクタＢ（１１）の８番端子と１０番端子にショート接続があり，第２のコネクタＢ（１２）の１１番端子と１２番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子がクロス接続している場合のコネクタ接続図である。
この接続では，第１のコネクタＢ（１１）の８番端子のショート接続先である１０番端子は第２のコネクタＢ（１２）の８番端子のクロス接続先である第１のコネクタＢ（１１）の１２番端子とは違う端子番号に接続し，第２のコネクタＢ（１２）の１２番端子のショート接続先である１１番端子は第１のコネクタＢ（１１）の１２番端子のクロス接続先である第２のコネクタＢ（１２）の８番端子とは違う端子番号に接続している。
図３０のデータを見ると解るように，第１の芯線反転情報は８回と１０回それに
１１回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１０と１１になる。
第２の芯線反転情報は１０回と１１回それに１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は１０と１１と１２になる。
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出している。
第２の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１０Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が０）
第１の状態判定データと第２の状態判定データの組合せから，この接続は複合接続であると判断できる。
【００４２】
図１５，図３１は外部クロック信号カウンタの数値が８の時、端子信号（３）の８番目の信号をアクティブ時、のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続６時のものである。
図１５は，第１のコネクタＢ（１１）の８番端子と１２番端子にショート接続があり，第２のコネクタＢ（１２）の１１番端子と１２番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子がクロス接続している場合のコネクタ接続図である。
この接続では，第１のコネクタＢ（１１）の８番端子のショート接続先である１２番端子は第２のコネクタＢ（１２）の８番端子のクロス接続先である第１のコネクタＢ（１１）の１２番端子と同じ端子番号に接続し，第２のコネクタＢ（１２）の１２番端子のショート接続先である１１番端子は第１のコネクタＢ（１１）の１２番端子のクロス接続先である第２のコネクタＢ（１２）の８番端子とは違う端子番号に接続している。
図３１のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報はともに８回と１１回それに１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１１と１２になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続はショート接続であると判断できる。
【００４３】
図１６，図３２は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続７時のものである。
図１６は，第１のコネクタＢ（１１）の８番端子と９番端子にショート接続があり，第２のコネクタＢ（１２）の８番端子と１２番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と検査コネクタＡ（３０）の１２番端子がクロス接続している場合のコネクタ接続図である。
この接続では，第１のコネクタＢ（１１）の８番端子のショート接続先である９番端子は第２のコネクタＢ（１２）の８番端子のクロス接続先である第１のコネクタＢ（１１）の１２番端子とは違う端子番号に接続し，第２のコネクタＢ（１２）の１２番端子のショート接続先である８番端子は第１のコネクタＢ（１１）の１２番端子のクロス接続先である第２のコネクタＢ（１２）の８番端子と同じ端子番号に接続している。
図３２のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報はともに８回と９回それに１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と９と１２になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続はショート接続であると判断できる。
【００４４】
図１７，図３３は外部クロック信号カウンタの数値が８の時、端子信号（３）の８番目の信号をアクティブ時、のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続８時のものである。
図１７は，第１のコネクタＢ（１１）の８番端子と１２番端子にショート接続があり，第２のコネクタＢ（１２）の８番端子と１２番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子がクロス接続している場合のコネクタ接続図である。
この接続では，第１のコネクタＢ（１１）の８番端子のショート接続先である１２番端子は第２のコネクタＢ（１２）の８番端子のクロス接続先である第１のコネクタＢ（１１）の１２番端子と同じ端子番号に接続し，第２のコネクタＢ（１２）の１２番端子のショート接続先である８番端子は第１のコネクタＢ（１１）の１２番端子のクロス接続先である第２のコネクタＢ（１２）の８番端子と同じ端子番号に接続している。
図３３のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報はともに８回と１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１２になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続はショート接続であると判断できる。
【００４５】
オープン／ショート接続とはオープン接続とショート接続が複合している場合の接続のことである。考えられる接続は，本項以降に記述するように４通りある。
この接続の場合，図４のようにショート接続先の状態により検査結果は違ってくる。
詳細は後述するが，第１のコネクタＢ（１１）と第２のコネクタＢ（１２）の両方にショート接続があり，そのショート接続先が両方とも同じ端子番号に接続している場合はショート接続と認識し，第２のコネクタＢ（１２）にのみにショート接続がある場合はオープン接続と認識する。
そして，上記以外にショート接続があった場合は複合接続と認識する。
【００４６】
図１８，図３４は外部クロック信号カウンタの数値が８の時、端子信号（３）の８番目の信号をアクティブ時、のコネクタ接続図とビットデータ表を示す図であり，オープン／ショート接続１時のものである。
図１８は，第１のコネクタＢ（１１）の８番端子と１２番端子にショート接続があり，更にオープン接続があった場合のコネクタ接続図である。
図３４のデータを見ると解るように，第１の芯線反転情報は８回と１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１２になる。
第２の芯線反転情報は１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は１２になる。
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出している。
第２の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１０Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が０）
第１の状態判定データと第２の状態判定データの組合せから，この接続は複合接続であると判断できる。
【００４７】
図１９，図３５は外部クロック信号カウンタの数値が８の時、端子信号（３）の８番目の信号をアクティブ時、のコネクタ接続図とビットデータ表を示す図であり，オープン／ショート接続２時のものである。
図１９は，第２のコネクタＢ（１２）の８番端子と１２番端子にショート接続があり，更にオープン接続があった場合のコネクタ接続図である。
図３５のデータを見ると解るように，第１の芯線反転情報は８回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８になる。
第２の芯線反転情報はＣＹ信号が「Ｈ」レベル電位を検出していない。
ＣＹ信号を検出していないのでビットシフトカウンタは無視する。
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で０１Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が１）
第２の状態判定データは１６進表記で００Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が０）
第１の状態判定データと第２の状態判定データの組合せから，この接続はオープン接続であると判断できる。
【００４８】
図２０，図３６は外部クロック信号カウンタの数値が８の時、端子信号（３）の８番目の信号をアクティブ時、のコネクタ接続図とビットデータ表を示す図であり，オープン／ショート接続３時のものである。
図２０は，第１のコネクタＢ（１１）の８番端子と１２番端子にショート接続があり，第２のコネクタＢ（１２）の１２番端子と１５番端子にショート接続があり，更にオープン接続があった場合のコネクタ接続図である。
図３６のデータを見ると解るように，第１の芯線反転情報は８回と１２回そして１５回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１２と１５になる。
第２の芯線反転情報は１２回と１５回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は１２と１５になる。
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出している。
第２の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１０Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が０）
第１の状態判定データと第２の状態判定データの組合せから，この接続は複合接続であると判断できる。
【００４９】
図２１，図３７は外部クロック信号カウンタの数値が８の時、端子信号（３）の８番目の信号をアクティブ時、のコネクタ接続図とビットデータ表を示す図であり，オープン／ショート接続４時のものである。
図２１は，第１のコネクタＢ（１１）の８番端子と１２番端子にショート接続があり，第２のコネクタＢ（１２）の８番端子と１２番端子にショート接続があり，更にオープン接続があった場合のコネクタ接続図である。
図３７のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報はともに８回と１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１２になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続はショート接続であると判断できる。
【００５０】
図３８は，実施の形態における接続検査の全体的な手順を示すフロー図である。
図３９は，接続状態の違いを識別するための具体的な手順を示すフロー図であるが，第２の芯線情報取得回路（６９）から取得した芯線情報を検査する手順を示している。
以下に，図３９のフロー図を基に手順を記述する。
【００５１】
まず，使用するカウンタやデータについて初期化が必要であれば実行しておく。次に，第２の芯線反転情報が格納している先頭アドレスをアドレスポインタにセットして該当する芯線情報を作業用データメモリに読み込む。ここでは，第２の芯線反転情報０のデータが読み込まれることになる。アドレスカウンタに初期値として８をセットする。第２の芯線反転情報０〜７を８回に分けて読み込む必要があるので初期値は８になる
【００５２】
８ビットシフトカウンタに初期値として８をセットする。扱うデータが８ビット長なので８回シフトする必要があるので初期値は８になる
【００５３】
次に，ビットシフトカウンタをインクリメントするが，最初に初期化しているので，初回実行時には１がセットされる。以降は実行毎に現在値＋１がセットされることになる。
【００５４】
ここで，第２の状態判定データについてＢＩＴ１の内容を判定する。ＢＩＴ１が０の時には，エラーＮＯ表示カウンタをインクリメントする。ＢＩＴ１が１の時には，エラーＮＯ表示カウンタの更新はしていない。前記したように，外部クロック信号カウンタの数値とビットシフトカウンタの数値が違っている時には，第２の状態判定データのＢＩＴ１がＯＮ（１）になる。つまり，現在アクティブになっている端子信号（３）に対してＣＹ信号が１を検出したビットが違っているので異常接続があったと判断できる。異常接続時には，エラーＮＯ表示カウンタの現在値を保持しているので，このデータを数字表示器に出力すれば異常接続先が表示できることになる。
【００５５】
次に，ＣＹ信号をクリアしてから作業用データメモリの芯線情報を１ビット右シフトしてからＣＹ信号の状態をチェックする。ＣＹ信号が「Ｈ」レベル電位であれば，外部クロック信号カウンタの数値とビットシフトカウンタの数値を比較する。外部クロック信号カウンタの数値とビットシフトカウンタの数値が一致時には，第２の状態判定データのＢＩＴ０に１をセットし，不一致時には１をセットする。
【００５６】
次に，８ビットシフトカウンタをデクリメントしてから数値を確認する。８ビットシフトカウンタが０でなければ，８回実行していないので前記の説明に戻る。
８ビットシフトカウンタが０であれば次工程に進む。
【００５７】
第２の芯線反転情報のアドレスポインタをインクリメントして，該当する芯線情報を作業用データメモリに読み込む。上記では，第２の芯線反転情報０のデータが読み込まれているので，今度は第２の芯線反転情報１のデータが読み込まれることになる。このように，以降は実行毎に現在値＋１がセットされることになる。
【００５８】
次に，アドレスカウンタをデクリメントしてから数値を確認する。アドレスカウンタが０でなければ，８回実行していないので前記の説明に戻る。アドレスカウンタが０であれば，６４ビットのシフトが終了したことになる。
【００５９】
次に，第１の芯線情報取得回路（６８）から取得した芯線情報の検査も必要になるが，エラーＮＯ表示カウンタを使用しない以外の動作は同じなので省略する。
【実施例１】
【００６０】
以下，実施例１について記述する。実施例１は、第１コネクタＡ（９）に第１コネクタＢ（１１）を装着して，他端の未配線の芯線（１３）の中から任意の一本を抽出し，端子検査用クリップ（１６）に接触することで，第１コネクタＢ（１１）の何番端子に接続されているのかを検査するものである。
【００６１】
図４０が、実施例１での検査時の概略接続図であるそして，図４１が，実施例１における接続検査の全体的な手順を示すフロー図である。端子検査用クリップ（１６）に接触している被検査ケーブルの芯線（１３）は，端子検査信号（１９）としてＣＰＵに入力される。この端子検査信号（１９）が，「Ｌ」レベル電位を検出すると被検査ケーブルの芯線（１３）は導通状態にあり，この時の外部クロック信号カウンタの数値が，接続されている第１コネクタＢ（１１）の端子番号ということになる。
【００６２】
端子検査信号（１９）を取得するのに必要な信号は、基本的に実施の形態で検査する時と
同じであるが、バス選択信号（４）が未使用なところだけが相違している。
【００６３】
検査対象にある端子信号（３）をアクティブ時に，端子検査信号（１９）が「Ｌ」レベル電位を検出したら，現在アクティブ中の端子信号（３）で一時停止をして，外部クロック信号カウンタの数値を数字表示器（３１）に転送して端子番号を表示するのと同時に，報知ブザー（３２）を短く発報する。ＳＴＡＲＴスイッチ（４２）の再押下で，一時停止以降の端子信号（３）をアクティブにして検査を続行する。上記動作を，外部クロック信号カウンタの数値が６４になるまで繰り返し実行する。端子検査信号（１９）が，検査終了時までに一度も「Ｌ」レベル電位を検出できなかった時には端子未検出ＬＥＤ（３７）及び検査終了ＬＥＤ（４０）を点灯し，報知ブザー（３２）を少し長めに発報する。
【実施例２】
【００６４】
以下，実施例２について記述する。図５は、実施の形態での検査時の概略接続図であるが、実施例２でも全く同じであるが、図１の記憶回路（６３）が追加で必要になる。記憶回路（６３）は，Ｉ２Ｃバス対応のシリアルＥＥＰＲＯＭを制御している。
【００６５】
図４２は，実施例２における接続検査手順を示すフロー図である。実施例２は，基準ケーブルの芯線情報をＥＥＰＲＯＭに書き込む機能と，ＥＥＰＲＯＭに書き込まれた芯線情報を読み出して，被検査ケーブルから取得した芯線情報と比較検査をする機能がある。
【００６６】
本装置では，上記機能の識別を図４３のＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）の状態によって区別している。ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）が未点灯時には書き込み機能で動作し，点灯時には比較検査機能で動作をする。
【００６７】
基準ケーブルの芯線情報をＥＥＰＲＯＭに書き込む手順は下記のようになる。まず，第１の芯線情報取得回路（６８）から取得した第１の芯線情報（１４）の全ビットを反転した第１の芯線反転情報を，ＥＥＰＲＯＭに書き込むためのアドレス指定をする。そして，第１の芯線反転情報の該当するビットデータを送信用バッファにセットしてからＥＥＰＲＯＭへ転送するが，具体的な書き込み手順はＩ２Ｃバス規格に準拠する。次に，アドレスをインクリメントして，上記の動作を８回繰り返して実行すれば，端子信号１（３ａ）をアクティブ時に取得した全芯線情報を書き込むことができる。上記動作を，全端子信号（３）に対して実行すれば第１の芯線反転情報の全芯線情報をＥＥＰＲＯＭに書き込むことができる。
【００６８】
次に，第２の芯線情報取得回路（６９）から取得した芯線情報を書き込むが，ＥＥＰＲＯＭのアドレスが重複しないように指定をすること以外の手順は同じである。上記動作を，全端子信号（３）に対して実行すれば第２の芯線反転情報の全芯線情報をＥＥＰＲＯＭに書き込むことができる。書き込み終了時には，ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）を点灯して比較検査機能で動作するようになる。
【００６９】
データ比較検査の動作は下記の手順で行う。被検査ケーブルの芯線情報取得方法は，実施の形態と全く同じである。ただし，検査端子設定スイッチ（３０）は機能しないため，全端子信号（３）の芯線情報を取得することになる。
【００７０】
まず，第１の芯線反転情報をＥＥＰＲＯＭから読み出すためにアドレス指定をする。そして，ＥＥＰＲＯＭへアクセスすることで第１の芯線反転情報の該当するビットデータが受信用バッファにセットされるが，具体的な読み出し手順はＩ２Ｃバス規格に準拠する。
次に，アドレスをインクリメントして，上記の動作を８回繰り返して実行すれば，端子信号１（３ａ）をアクティブ時に取得した第１の芯線反転情報の全芯線情報を読み出すことできる。上記動作を，全端子信号（３）に対して実行すれば第１の芯線反転情報の全芯線情報をＥＥＰＲＯＭから読み出すことできる。
【００７１】
次に，第２の芯線反転情報をＥＥＰＲＯＭから読み出すが，アドレス指定の重複を避ける以外の手順は同じである。上記動作を，全端子信号（３）に対して実行すれば第２の芯線反転情報の全芯線情報をＥＥＰＲＯＭから読み出すことできる。
【００７２】
図４２は，実施例２におけるデータ比較検査手順を示すフロー図である。被検査ケーブルの芯線情報取得を行うと同時に，基準ケーブルの芯線情報をＥＥＰＲＯＭから読み出して一回毎にデータ比較検査を行う。この時，両者の芯線情報が一致しなければ，その時点でデータ比較検査作業を中断して不一致ＬＥＤ（３９）を点灯する。芯線情報が一致していれば，そのままデータ比較検査作業を進めていき全端子信号（３）の検査終了時に全芯線情報が一致すれば，基準ケーブルと被検査ケーブルは同一接続と判断できるので，検査終了ＬＥＤ（４０）と一致ＬＥＤ（３８）を点灯する。
【００７３】
図４３は，本装置の外観図である。
操作ボックス（２９）とコネクタボックス（５３）は別ユニットにしてあるが，一体型にしても機能は同じである。図４４が，各スイッチの動作を示すフロー図である。電源投入時には，実施の形態あるいは実施例２が選択されるようになっている。基本的に，検査中あるいは異常接続検出時に点灯するＬＥＤ（例えば，オープン接続ＬＥＤ等）が点灯中以外は，各スイッチは有効になる。必ず必要ではないが，検査を開始する前にはＲＥＳＥＴスイッチ（４４）を押下して装置を初期化しておいた方が良い。    
【００７４】
ＳＴＡＲＴスイッチ（４２）が有効な条件下で押下すると，ＳＴＡＲＴスイッチＬＥＤ（４３）が点灯し，実施の形態あるいは実施例１で動作をする。
ＭＯＤＥスイッチ_ＬＥＤ（４７）が未点灯時には，実施の形態で検査を行い，点灯時には，実施例１で検査を行うことになる。実施の形態で検査中に，正常接続以外の接続を確認した場合，実施例１で検査中に，端子検査信号（１９）が「Ｌ」レベル電位を検出した場合には，現在アクティブ中の端子信号（３）で一時停止をして，外部クロック信号カウンタやあるいは後述するエラーＮＯ表示カウンタの数値を数字表示器に転送して接続端子番号を表示し，当該するいずれかのＬＥＤ（３３〜３７）を点灯するのと同時に，報知ブザー（３２）を短く発報する。ＳＴＡＲＴスイッチ（４２）の再押下で，一時停止以降の端子信号（３）をアクティブにして検査を続行する。上記動作を，外部クロック信号カウンタの数値が６４になるまで，あるいは検査端子設定スイッチ（３０）で設定した数値になるまで繰り返し実行する。
【００７５】
ＭＯＤＥスイッチ（４６）を押下して検査モードを変更するが，押下条件が有効であれば検査モードの変更が可能である。
ＭＯＤＥスイッチ_ＬＥＤ（４７）が未点灯時にＭＯＤＥスイッチ（４６）を押下すると，ＭＯＤＥスイッチＬＥＤ（４７）が点灯し，実施の形態から実施例１に検査モードを変更することができる。実施例１は，端子検査用クリップ（１６）に接触している芯線（１３）の任意の一本が第１のコネクタＢ（１１）の何番端子に接続されているのかを検査するものである。また，ＭＯＤＥスイッチ_ＬＥＤ（４７）が点灯時にＭＯＤＥスイッチ（４６）を押下すると，ＭＯＤＥスイッチＬＥＤ（４７）が消灯し，実施例１から実施の形態に検査モードを変更することができる。
【００７６】
ＤＡＴＡ比較スイッチ（５０）が有効な条件下で押下すると，ＤＡＴＡ比較スイッチＬＥＤ（５１）が点灯し，実施例２で動作をする。実施例２では，ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）の状態により動作内容が変わってくる。ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）が消灯時の動作は下記の通りである。ＤＡＴＡ比較スイッチ（５０）を押下すると，ＤＡＴＡ比較スイッチＬＥＤ（５１）が点灯し，ＥＥＰＲＯＭに芯線情報の書き込みを行う。書き込みを実行中は，ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）を点滅させて，終了後に点灯させている。したがって，上記動作を実行時には，基準ケーブルを第１のコネクタＢ（１１）及び第２のコネクタＢ（１２）に装着しておく必要がある。また，ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）が点灯時の動作は下記の通りである。ＤＡＴＡ比較スイッチ（５０）を押下すると，ＤＡＴＡ比較スイッチＬＥＤ（５１）が点灯し，ＥＥＰＲＯＭに記憶してある基準ケーブルの芯線情報を読み出して，被検査ケーブルから取得した芯線情報と比較して接続の一致／不一致の判定を行う。一連の動作を実行中は，ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）を点滅させて，終了後に点灯させている。したがって，上記動作を実行時には，被検査ケーブルを第１のコネクタＢ（１１）及び第２のコネクタＢ（１２）に装着しておく必要がある。ＰＣ接続スイッチ（４８）が有効な条件下で押下すると，ＰＣ接続スイッチＬＥＤ（４９）が点灯してＰＣ接続モードになる。ＰＣ接続モードは制御をパソコンなどの外部装置に移行するモードである。ＰＣ接続スイッチ（４８）が有効な条件下にあり，ＰＣ接続スイッチＬＥＤ（４９）の点灯時に再押下すれば，制御を本装置に戻すことができる。ＲＥＳＥＴスイッチ（４４）は，検査の中断や装置を初期化する時に使用する。ＲＥＳＥＴスイッチ（４４）押下中は，ＲＥＳＥＴスイッチＬＥＤ（４５）を点灯する。ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）を消灯して，ＥＥＰＲＯＭのデータを消去する時には，少し長めに（約２秒）押下しておく。
【００７７】
実施例２で，検査を実行中はＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）を点滅する。実施の形態では，接続検査の結果に応じて下記のＬＥＤを点灯する。正常接続を検出時には，検査終了時に検査終了ＬＥＤ（４０）のみを点灯する。オープン接続を検出時には，オープンエラーＬＥＤ（３３）を点灯する。ショート接続を検出時には，ショートエラーＬＥＤ（３４）を点灯する。クロス接続を検出時には，クロスエラーＬＥＤ（３５）を点灯する。
複合接続を検出時には，複合エラーＬＥＤ（３６）を点灯する。実施例１では，検査中に端子検査信号（１９）が一度も「Ｌ」レベル電位を検出できなかった場合には，検査終了時に端子未検出ＬＥＤ（３７）を点灯する。検査終了時には，検査終了ＬＥＤ（４０）を点灯する。実施の形態では，検査端子設定スイッチ（３０）で接続検査端子数が設定可能なため，被検査コネクタの端子数に合わせて設定を変更すれば検査時間が短縮できる。
報知ブザー（３２）は，検査終了時にはやや長く（約０.８秒程），異常接続検出時には短く（約０.２秒程）発報する。端子検査ソケット（１８），端子検査クリップケーブル（１７），端子検査用クリップ（１６）は，実施例１で使用する。報知ブザーチェックソケット（５４），報知ブザーチェッククリップケーブル（５５），報知ブザーチェック用クリップ（５６）は，導通か否かを報知ブザーの発報音で知りたい場合に使用する。報知ブザーチェックソケット（５４）は，基本的に常時使用できるようにしている。
【図面の簡単な説明】
【００７８】
【図１】本装置のブロック構成図である。
【図２】各信号の対応関係の一覧表を示す図である。
【図３（ａ）（ｂ）】検査に必要な信号の関係を示す時系列図である。
【図４】接続状態と対応ＢＩＴの関係の一覧表を示す図である。
【図５】実施の形態で第１／第２の芯線情報を取得する回路の概略構成図である。
【図６】実施の形態で検査時の正常接続時のコネクタ接続図である。
【図７】実施の形態で検査時のオープン接続時のコネクタ接続図である。
【図８】実施の形態で検査時のショート接続時のコネクタ接続図である。
【図９】実施の形態で検査時のクロス接続時のコネクタ接続図である。
【図１０】実施の形態で検査時のクロス／ショート接続１時のコネクタ接続図である。
【図１１】実施の形態で検査時のクロス／ショート接続２時のコネクタ接続図である。
【図１２】実施の形態で検査時のクロス／ショート接続３時のコネクタ接続図である。
【図１３】実施の形態で検査時のクロス／ショート接続４時のコネクタ接続図である。
【図１４】実施の形態で検査時のクロス／ショート接続５時のコネクタ接続図である。
【図１５】実施の形態で検査時のクロス／ショート接続６時のコネクタ接続図である。
【図１６】実施の形態で検査時のクロス／ショート接続７時のコネクタ接続図である。
【図１７】実施の形態で検査時のクロス／ショート接続８時のコネクタ接続図である。
【図１８】実施の形態で検査時のオープン／ショート接続１時のコネクタ接続図である。
【図１９】実施の形態で検査時のオープン／ショート接続２時のコネクタ接続図である。
【図２０】実施の形態で検査時のオープン／ショート接続３時のコネクタ接続図である。
【図２１】実施の形態で検査時のオープン／ショート接続４時のコネクタ接続図である。
【図２２】正常接続時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図２３】オープン接続時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図２４】ショート接続時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図２５】クロス接続時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図２６】クロス／ショート接続１時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図２７】クロス／ショート接続２時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図２８】クロス／ショート接続３時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図２９】クロス／ショート接続４時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３０】クロス／ショート接続５時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３１】クロス／ショート接続６時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図を示す図である。
【図３２】クロス／ショート接続７時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３３】クロス／ショート接続８時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３４】オープン／ショート接続１時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３５】オープン／ショート接続２時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３６】オープン／ショート接続３時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３７】オープン／ショート接続４時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３８（ａ）（ｂ）】本装置における実施の形態で検査時のフロー図である。
【図３９（ａ）（ｂ）】本装置における実施の形態で接続判定手順を示すフロー図である。
【図４０】実施例１で芯線情報を取得する回路の概略構成図である。
【図４１（ａ）（ｂ）】本装置における実施例１で検査時のフロー図である。
【図４２（ａ）（ｂ）】本装置における実施例２で検査時のフロー図である。
【図４３】本装置の外観図である。
【図４４（ａ）（ｂ）】本装置のスイッチと実施の形態の関係を示すフロー図である。
【図４５（ａ）（ｂ）】本装置における実施の形態で接続の違いを識別するフロー図である。
【図４６】本装置における実施の形態で接続の違いを表示するフロー図である。
【図４７】人手による被検査ケーブルの接続検査作業図である。
【符号の説明】
【００７９】
1                 
外部クロック信号
2                 
内部パルス信号
3                 
端子信号
4                 
バス選択信号
5                 
端子選択信号
6                 
VCC  ：電子回路の＋電源
7                 
プルアップ抵抗
8                 
バス・トランシーバ
9                 
第１コネクタＡ
10             
第２コネクタＡ
11             
第１コネクタＢ
12             
第２コネクタＢ
13             
芯線
14             
第１芯線情報
15             
第２芯線情報
16             
端子検査用クリップ
17             
端子検査クリップケーブル
18             
端子検査ソケット
19             
端子検査信号
20             
作業者Ａ
21             
作業者Ｂ
22             
第１コネクタＢ１番端子
23             
第１コネクタＢ６４番端子
24             
第２コネクタＢ１番端子
25             
第２コネクタＢ６４番端子
26             
導電ブザー
27             
導電ブザーリード線Ａ
28             
導電ブザーリード線Ｂ
29             
操作ボックス
30             
検査端子設定スイッチ
31             
数字表示器  ：二色表示（赤・緑）
32             
報知ブザー
33             
オープンエラーＬＥＤ
34             
ショートエラーＬＥＤ
35             
クロスエラーＬＥＤ
36             
複合エラーＬＥＤ
37             
端子未検出ＬＥＤ
38             
一致ＬＥＤ
39             
不一致ＬＥＤ
40             
検査終了ＬＥＤ
41             
ＷＲＩＴＥ/ＲＥＡＤ_ＬＥＤ
42             
ＳＴＡＲＴスイッチ
43             
ＳＴＡＲＴスイッチＬＥＤ
44             
ＲＥＳＥＴスイッチ
45             
ＲＥＳＥＴスイッチＬＥＤ
46             
ＭＯＤＥスイッチ
47             
ＭＯＤＥスイッチＬＥＤ
48             
ＰＣ接続スイッチ
49             
ＰＣ接続スイッチＬＥＤ
50             
ＤＡＴＡ比較スイッチ
51             
ＤＡＴＡ比較スイッチＬＥＤ
52             
中継コネクタ＆中継ケーブル線
53             
コネクタボックス
54             
報知ブザーチェックソケット
55             
報知ブザーチェッククリップケーブル
56             
報知ブザーチェック用クリップ
57             
ＣＰＵ
58             
外部クロック信号制御回路
59             
端子信号制御回路
60             
端子選択信号制御回路
61             
バス選択信号制御回路
62             
芯線情報入力制御回路
63             
記憶回路
64             
通信制御回路
65             
検査端子設定スイッチ入力制御回路
66             
表示機器制御回路
67             
数字表示器制御回路
68             
第１芯線情報取得回路
69             
第２芯線情報取得回路













【図１】
2008045960.tif 000003
【図２】
2008045960.tif 000004
【図３ａ】
2008045960.tif 000005
【図３ｂ】
2008045960.tif 000006
【図４】
2008045960.tif 000007
【図５】
2008045960.tif 000008
【図６】
2008045960.tif 000009
【図７】
2008045960.tif 000010
【図８】
2008045960.tif 000011
【図９】
2008045960.tif 000012
【図１０】
2008045960.tif 000013
【図１１】
2008045960.tif 000014
【図１２】
2008045960.tif 000015
【図１３】
2008045960.tif 000016
【図１４】
2008045960.tif 000017
【図１５】
2008045960.tif 000018
【図１６】
2008045960.tif 000019
【図１７】
2008045960.tif 000020
【図１８】
2008045960.tif 000021
【図１９】
2008045960.tif 000022
【図２０】
2008045960.tif 000023
【図２１】
2008045960.tif 000024
【図２２】
2008045960.tif 000025
【図２３】
2008045960.tif 000026
【図２４】
2008045960.tif 000027
【図２５】
2008045960.tif 000028
【図２６】
2008045960.tif 000029
【図２７】
2008045960.tif 000030
【図２８】
2008045960.tif 000031
【図２９】
2008045960.tif 000032
【図３０】
2008045960.tif 000033
【図３１】
2008045960.tif 000034
【図３２】
2008045960.tif 000035
【図３３】
2008045960.tif 000036
【図３４】
2008045960.tif 000037
【図３５】
2008045960.tif 000038
【図３６】
2008045960.tif 000039
【図３７】
2008045960.tif 000040
【図３８ａ】
2008045960.tif 000041
【図３８ｂ】
2008045960.tif 000042
【図３９ａ】
2008045960.tif 000043
【図３９ｂ】
2008045960.tif 000044
【図４０】
2008045960.tif 000045
【図４１ａ】
2008045960.tif 000046
【図４１ｂ】
2008045960.tif 000047
【図４２ａ】
2008045960.tif 000048
【図４２ｂ】
2008045960.tif 000049
【図４３】
2008045960.tif 000050
【図４４ａ】
2008045960.tif 000051
【図４４ｂ】
2008045960.tif 000052
【図４５ａ】
2008045960.tif 000053
【図４５ｂ】
2008045960.tif 000054
【図４６】
2008045960.tif 000055
【図４７】
2008045960.tif 000056
【手続補正書】
【提出日】平成18年8月29日(2006.8.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，コネクタ等に接続した多芯ケーブルの接続状態を検査するためのケーブル検査装置である。
【背景技術】
【０００２】
従来，作成された多芯ケーブルの接続検査は，例えば，図４７のように導電ブザー（２６）などを用い，作業者による手作業で行われていた。人手による接続検査作業は一般的に下記のような手順を踏む。作業者Ａ（２０）は芯線（１３）が配線された第１のコネクタＢ（１１）の第１のコネクタＢ１番端子（２２）に導電ブザーリード線Ａ（２７）を接触させておく。そして，作業者Ｂ（２１）が第２のコネクタＢ（１２）の第２のコネクタＢ１番端子（２４）にもう一方の導電ブザーリード線Ｂ（２８）を接触させて，この間の導通検査を行う。誤配線をなくすために，作業者Ａ（２０）は第１のコネクタＢ１番端子（２２）に導電ブザーリード線Ａ（２７）を接触させたままにしておき，作業者Ｂ（２１）が第２のコネクタＢ（１２）に接触させる導電ブザーリード線Ｂ（２８）を第２のコネクタＢ１番端子（２４）から最終端子である第２のコネクタＢ６４番端子（２５）まで移動を繰り返しながら，１端子毎にそれぞれの端子間で導通検査を行う。上記の作業を第１のコネクタＢ（１１）の最終端子である第１のコネクタＢ６４番端子（２３）まで繰り返して接続検査作業が終了することになる。
【特許文献１】特開２００３−７５４９７号公開特許公報
【特許文献２】特開２００１−１６５９８６号公開特許公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記した従来技術では，２名の作業者が必要であり作業効率が悪いという問題がある。また，コネクタの端子間は非常に狭いため，あるいは根気が必要な単純作業であるために，間違えて検査対象でない隣端子などにリード線を接触させてしまうという接続ミスも発生しやすく，作業性が悪いという問題もある。
【０００４】
一般的に，ある程度の規模をもつ装置を製造する場合においては，装置全体を大きな一つのユニットにすることは極めて稀であり，通常は搬入時の利便性やメンテナンス性を考慮して複数のユニットに分割して設計するのが普通である。各ユニット間の接続は，このようなコネクタ接続ケーブルを使用して着脱可能にするが，大規模な装置ではこのコネクタ接続ケーブルが多用されるため，接続検査作業に多大な時間を必要としている現実がある。
【０００５】
本発明は，上記した従来技術の問題点を考慮したもので，本発明の目的は，芯線間の接続状態を識別可能にしたことで，自動的で作業効率が良いケーブル検査装置を提供することにある。
【課題を解決するための手段】
【０００６】
本願の第１の発明によるケーブル検査装置は，検査対象とする端子信号を制御するデコード手段と目的とする芯線情報を取得するのに必要な信号の選択手段と，被検査ケーブルの一端が接続される第１のコネクタＡを有するものであって，複数のバス・トランシーバに接続されている各々のバス信号線は，被検査ケーブルの各芯線に１対１で対応しているものであって，外部クロック信号や内部パルス信号の入力に同期して，検査対象とする端子信号やバス・トランシーバの制御信号を順次にオン・オフ動作せしめる手段と，タンデムに接続した２つのバス・トランシーバの前段出力側から第１のコネクタＡと後段のバス・トランシーバへ第１の芯線情報を送出する手段とを備えた，データ送出側の第１の芯線情報取得回路と，前記被検査ケーブルの他端が接続される第２のコネクタＡを有するものであって，前記被検査ケーブルの各芯線に対応する前記複数のバス・トランシーバに接続されたバス信号線は，第１のコネクタＢから第２のコネクタＡ，Ｂを通じて送出されてきた第１の芯線情報を受けて，送出されてきた制御信号を受けてバス・トランシーバを順次にオン・オフ動作せしめる手段と，バス・トランシーバ出力側から第２の芯線情報を送出する手段とを備えた，データ受信側の第２の芯線情報取得回路と，第１の芯線情報取得回路の後段バス・トランシーバ出力側から送出された第１の芯線情報と，第２の芯線情報取得回路のバス・トランシーバ出力側から送出されてきた第２の芯線情報を受けて，芯線情報入力制御回路でパラレルデータをシリアルデータに変換する手段と，前記第１の芯線情報と第２の芯線情報を取得して検査すれば，前記１つの芯線と他の芯線を含む各芯線との間で接続状態の違いを識別することができ，正常接続、オープン接続、ショート接続、クロス接続あるいは，これらが複合した接続の違いを識別する手段と，検査結果を表示するような構成にしたことにある。
【０００７】
本願の第２の発明によるケーブル検査装置は，検査対象とする端子信号を制御するデコード手段と目的とする芯線情報を取得するのに必要な信号の選択手段と，被検査ケーブルの一端が接続される第１のコネクタＡを有するものであって，複数のバス・トランシーバに接続されている各々のバス信号線は，被検査ケーブルの各芯線に１対１で対応しているものであって，外部クロック信号や内部パルス信号の入力に同期して，検査対象とする端子信号やバス・トランシーバの制御信号を順次にオン・オフ動作せしめる手段と，タンデムに接続した２つのバス・トランシーバの前段のみを使用し，前段出力側から第１のコネクタＡへ芯線情報を送出する手段とを備えた，データ送出側の第１の芯線情報取得回路と，第１のコネクタＢのみに接続された被検査ケーブルの他端から芯線の一本を選択して端子検査信号を取得する手段と，その芯線が第１のコネクタＢの何番端子に接続されているのかを検出する手段と，検査結果を表示するような構成にしたことにある。
【０００８】
本願の第３の発明によるケーブル検査装置は，検査対象とする端子信号を制御するデコード手段と，目的とする芯線情報を取得するのに必要な信号の選択手段と，被検査ケーブルの一端が接続される第１のコネクタＡを有するものであって，複数のバス・トランシーバに接続されている各々のバス信号線は，被検査ケーブルの各芯線に１対１で対応しているものであって，外部クロック信号や内部パルス信号の入力に同期して，検査対象とする端子信号やバス・トランシーバの制御信号を順次にオン・オフ動作せしめる手段と，タンデムに接続した２つのバス・トランシーバの前段出力側から第１のコネクタＡと後段のバス・トランシーバへ第１の芯線情報を送出する手段とを備えた，データ送出側の第１の芯線情報取得回路と，前記被検査ケーブルの他端が接続される第２のコネクタＡを有するものであって，前記被検査ケーブルの各芯線に対応する前記複数のバス・トランシーバに接続されたバス信号線は，第１のコネクタＢから第２のコネクタＡ，Ｂを通じて送出されてきた第１の芯線情報を受けて，送出されてきた制御信号を受けてバス・トランシーバを順次にオン・オフ動作せしめる手段と，バス・トランシーバ出力側から第２の芯線情報を送出する手段とを備えた，データ受信側の第２の芯線情報取得回路と，第１の芯線情報取得回路の後段バス・トランシーバ出力側から送出された第１の芯線情報と，第２の芯線情報取得回路のバス・トランシーバ出力側から送出されてきた第２の芯線情報を受けて，芯線情報入力制御回路でパラレルデータをシリアルデータに変換する手段と，基準ケーブルの第１の芯線情報と，第２の芯線情報を記憶する手段と，被検査ケーブルから取得した第１の芯線情報と，第２の芯線情報を記憶回路から読み出した基準ケーブルの第１の芯線情報と，第２の芯線情報を比較して接続が一致しているか否かを識別する手段と，比較結果を表示するような構成にしたことにある。
【発明の効果】
【０００９】
本発明に係わるケーブル検査装置は叙上の構成、作用を有するので次の効果を有する。
【００１０】
本発明によれば，正常接続の検出，オープン接続の検出，ショート接続の検出，クロス接続の検出に加えて，これらの接続が複合したときの識別を可能にした。また，端子検査用クリップ（１６）に接触している被検査ケーブルの芯線（１３）の任意の一本が被検査コネクタの何番端子に接続されているのかを検出できるようにした。そして，基準ケーブルと被検査ケーブルの芯線情報を比較することで同一接続か否かの判定を可能にした。数字表示器（３１）に二色表示（赤・緑）ＬＥＤを使用したことで，現在アクティブ中の端子信号（３）を赤色で表示し，ショート接続等の異常接続を検出した場合には，その接続先を緑色で表示している。（表示の切り替えは約０.８秒間隔で行われ，ＲＥＳＥＴスイッチ（４４）が押下されるまで繰り返す。）二色表示のために解り易く，簡単に不良個所の特定ができるようにしている。また、被検査ケーブルのコネクタ端子に一本ずつ信号を印加し，他端においてどの端子に信号が現れたかを検査し，あるいは記憶手段に記憶されている基準ケーブルの芯線情報と比較することにより，正確な検査ができるため作業効率を向上させることができるという効果がある。
【発明を実施するための最良の形態】
【００１１】
以下に，図面を参照して本発明の実施の形態を詳細に説明する。
図１は本発明のケーブル検査装置の構成を示すブロック図である。ＣＰＵ（５７）はクロック信号制御回路（５８），端子信号制御回路（５９），端子選択信号制御回路（６０），バス選択信号制御回路（６１）等を管理し，装置全体の動作を制御している。クロック信号制御回路（５８）は，ＳＴＡＲＴスイッチ（４２ａ）及びＤＡＴＡ比較スイッチ（５０ａ）からの信号を受けて外部クロック信号（１）の発生や停止を制御している。この外部クロック信号（１）は検査の基本となる信号でＣＰＵ（５７）に入力され，入力数を管理するカウンタや端子信号（３）の制御等に使用する。
【００１２】
端子信号制御回路（５９）は，クロック信号制御回路（５８）から供給される外部クロック信号（１）の入力を受けて，端子信号１（３ａ，３ｄ，３ｇ，３ｊ）〜１６（３ｃ，３ｆ，３ｉ，３Ｌ）の１６通りの端子信号（３）を発生させるデコード回路である。そして，この端子信号（３）を受けるバス・トランシーバ（８）は，各々８本のバス信号線を制御できるもので，これを第１芯線情報取得回路（６８）ではタンデムに接続したものを４組で合計８個を使用しており，前段出力側のバス信号線は第１コネクタＡ（９）の各端子に接続されていて各々が対応している。また，第２芯線情報取得回路（６９）では単独で８個を使用しており，入力側のバス信号線は第２コネクタＡ（１０）の各端子に接続されていて各々が対応している。このため，全部で６４本のバス信号線を制御する必要があり，端子信号制御回路（５９）はデコード動作を最大４回繰り返すことになる。
また，第１芯線情報取得回路（６８）の後段及び第２芯線情報取得回路（６９）の出力側バス・トランシーバ（８）はオープンコレクタタイプであり，各々に対応するバス信号線をワイヤードＯＲ接続にすることで，出力側のバス信号線は８本になっている。
したがって，一度に出力できるのは８ビットの信号であり，第１芯線情報（１４）及び第２芯線情報（１５）はそれぞれ８回に分けて出力されることになる。図３（ｂ）のように，外部クロック信号（１）の入力数によって選択する端子選択信号（５）を変えることにより，結果的に端子信号１（３ａ）〜６４（３Ｌ）をデコードしていることになる。外部クロック信号（１）の入力数が１〜１６の時には，端子選択信号０（５ａ）を選択して端子信号１（３ａ）〜１６（３ｃ）がデコードされる。外部クロック信号（１）の入力数が１７〜３２の時には，端子選択信号１（５ｂ）を選択して端子信号１７（３ｄ）〜３２（３ｆ）がデコードされる。このようにして，外部クロック信号（１）の入力数が３３〜４６の時には，端子選択信号２（５ｃ）を選択して端子信号３３（３ｇ）〜４６（３ｉ）がデコードされ，外部クロック信号（１）の入力数が４７〜６４の時には，端子選択信号３（５ｄ）を選択して端子信号４７（３ｊ）〜６４（３L）がデコードされる。
【００１３】
バス選択信号制御回路（６１）は，外部クロック信号（１）が入力されている間に，ＣＰＵ（５７）内部で発生させる内部パルス信号（２）を受けて，バス選択信号０（４ａ）〜７（４Ｈ）の８通りのバス選択信号（４）を発生させるデコード回路である。図１-ａのように，１回目の内部パルス信号（２ａ）でバス選択信号０（４ａ）を選択し，２回目の内部パルス信号（２ｂ）でバス選択信号１（４ｂ）を選択する。このようにして，８回目の内部パルス信号（２Ｈ）でバス選択信号７（４Ｈ）を選択するまで，順次内部パルス信号（２）の立ち上がり毎に変化する。上記のように，バス選択信号（４）を８回に分けて選択している理由は，バス・トランシーバ（８）が一度に８本のバス信号線しか制御できないためで，６４本のバス信号線を扱うには８回に分けて芯線情報を取得する必要があるためである。
【００１４】
また，上記したように端子選択信号（５）を４回に分けて選択している理由は，端子信号制御回路（５９）からデコードされる信号が１６ビットであるためである。
このように，端子選択信号（５）とバス選択信号（４）の組み合わせによりバス信号線の重複を回避することができ，また対応するバス信号線を選択することができるため，結果的に目的とする芯線情報を取得することができる。
図１のように，第１の芯線情報取得回路（６８）の前段のバス・トランシーバ（８）に端子選択信号（５）を接続し，後段及び第２の芯線情報取得回路（６９）のバス・トランシーバ（８）にバス選択信号（４）を接続している。
このように，端子選択信号（５）とバス選択信号（４）を組合せて目的とする芯線情報を取得しているが，図２は各信号の対応関係を示す一覧表である。
【００１５】
第１，第２の芯線情報取得回路（６８，６９）で扱う信号は，プルアップ抵抗（７）を通じてＶＣＣ（６）（例えば５Ｖ）に接続されているため通常は「Ｈ」レベル電位である。
検査対象とする端子信号（３）をアクティブ（「Ｌ」レベル電位にする）にした時，芯線の接続状態により違いはあるものの，第１のコネクタＡ（９）及び第２のコネクタＡ（１０）には信号の変化を検出（「Ｈ」レベル電位から「Ｌ」レベル電位になる）するが，この「Ｌ」レベル電位を検出した時の被検査コネクタの端子番号と端子信号（３）との関係を知ることができれば接続の形態を知ることができる。
この部分についての詳細は後述する。
なお，本項以降に“〜をアクティブにする”という表現があった場合は，信号を「Ｌ」レベル電位にすることを意味している。
【００１６】
以下，実施の形態について記述する。
まず，実施の形態というのは，第１のコネクタＡ（９）と第２のコネクタＡ（１０）に第１のコネクタＢ（１１）と第２のコネクタＢ（１２）を装着して，被検査ケーブルの芯線（１３）の接続検査を行う機能である。
【００１７】
図３（ａ）は，端子信号１（３ａ）及び端子信号２（３ｂ）をアクティブ時に，芯線情報を取得するのに必要な信号を時系列にして表したものである。
また，図３（ｂ）は，外部クロック信号（１）の入力数によって変化する端子選択信号（５）を時系列にして表したものである。
【００１８】
バス選択信号（４）の切替は，外部クロック信号（１）が入力中に内部パルス信号（２）の立ち上がりに同期して行っている。
外部クロック信号（１ａ）が入力されると同時に，端子信号１（３ａ）がアクティブな状態になり，この時に内部パルス信号（２ａ）が入力されると，その立ち上がりに同期してバス選択信号０（４ａ）もアクティブになる。
次に，内部パルス信号（２ｂ）が入力されると，その立ち上がりに同期してバス選択信号１（４ｂ）がアクティブになる。
このように，バス選択信号０（４ａ）〜バス選択信号７（４Ｈ）は内部パルス信号（２）の入力毎に順次変化していくことになる。
この様にして，第１の芯線情報（１４）と第２の芯線情報（１５）を取得すれば，端子信号１（３ａ）をアクティブ時の全芯線情報を取得することができる。
【００１９】
また，次の外部クロック信号（１ｂ）が入力されると同時に，端子信号２（３ｂ）がアクティブな状態になり，この時に内部パルス信号（２ａ）が入力されると，その立ち上がりに同期してバス選択信号０（４ａ）もアクティブになる。
次に，内部パルス信号（２ｂ）が入力されると，その立ち上がりに同期してバス選択信号１（４ｂ）がアクティブになる。
このように，バス選択信号０（４ａ）〜バス選択信号７（４Ｈ）は内部パルス信号（２）の入力毎に順次変化していくことになる。
この様にして，第１の芯線情報（１４）と第２の芯線情報（１５）を取得すれば，端子信号２（３ｂ）をアクティブ時の全芯線情報を取得することができる。
【００２０】
上記の動作を繰り返し実行すれば，全ての端子信号（３）の全ての芯線情報を取得することができる。
【００２１】
検査対象にある端子信号（３）をアクティブ時に取得した，第１の芯線情報（１４）と第２の芯線情報（１５）の各々のビットデータは，被検査コネクタの端子番号にそれぞれ対応しているので，現在検査中のビットが「Ｌ」レベル電位を検出すれば，被検査ケーブルの芯線（１３）は接続していることになり，「Ｈ」レベル電位であれば未接続ということになる。
したがって，取得した芯線情報について各々のビットデータの状態を調べれば，被検査コネクタに接続された芯線（１３）の端子番号を知ることができる。
【００２２】
実際には，第１の芯線情報（１４）と第２の芯線情報（１５）の全ビットを反転させた第１の芯線反転情報と第２の芯線反転情報を芯線情報として使用する。
第１の芯線反転情報と第２の芯線反転情報を使用するのは，意味のある接続を「Ｈ」レベル電位で検出するためである。
【００２３】
ＣＰＵ（５７）は，８ビットのマイクロコンピュ−タであるため，データ長は１バイトである。
接続状態を判定するのに必要な信号及びデータは以下の通りである。
キャリー信号（以降はＣＹ信号と記述）は，取得した芯線情報の各々のビットデータから被検査コネクタに接続されている端子番号を検出するのに必要な信号である。
外部クロック信号カウンタは，端子信号（３）を管理しているカウンタである。
ビットシフトカウンタは，ビットデータのシフト回数を管理しているカウンタである。
第１の状態判定データは，第１の芯線情報取得回路（６８）から取得した第１の芯線情報（１４）を基にして，接続状態に応じた固有の数値をセットするものであり，ここに格納されている数値で接続状態の違いを判定している。
第２の状態判定データは，第２の芯線情報取得回路（６９）から取得した第２の芯線情報（１５）を基にして，接続状態に応じた固有の数値をセットするものであり，ここに格納されている数値で接続状態の違いを判定している。
【００２４】
ＣＰＵ（５７）の持つ機能の一つである右シフト命令を実行すると，ＬＳＢ（最下位ビット）を右に押し出す動作をするが，この時に必要な信号がＣＹ信号である。
右シフト命令実行前のＬＳＢが「Ｈ」レベル電位であれば，右シフト命令実行時にＣＹ信号は「Ｈ」レベル電位になる。
取得した第１芯線反転情報と第２芯線反転情報について，各々のビットデータを右シフト実行時にＣＹ信号が「Ｈ」レベル電位であれば，そのビットに対応している被検査コネクタの端子は導通状態にあり，接続していると判断できる。
【００２５】
外部クロック信号カウンタは，外部クロック信号（１）入力される毎にインクリメントする。したがって，外部クロック信号カウンタの数値と外部クロック信号（１）の入力数は常時一致していることになる。
つまり，外部クロック信号カウンタの数値を見れば，現在アクティブ中の端子信号（３）
を知ることができる。
【００２６】
ビットシフトカウンタは，取得した第１の芯線反転情報と第２の芯線反転情報について各々６４ビットのビットデータを右シフトする毎にインクリメントする。第１の芯線反転情報と第２の芯線反転情報のビットデータは，同じタイミングでシフト動作をすることは無く，ビットシフトカウンタの数値はそれぞれ独立して変化する。
【００２７】
第１の状態判定データと第２の状態判定データは，ともにＢＩＴ１，ＢＩＴ０の２ビットのみを使用する。（ＢＩＴ７〜ＢＩＴ２は未使用で，常時ＯＦＦ（０）である。）
第１の状態判定データと第２の状態判定データの当該ビットは，外部クロック信号カウンタの数値とＣＹ信号が「Ｈ」レベル電位を検出した時のビットシフトカウンタの数値で変化する。
第１の状態判定データ及び第２の状態判定データのＢＩＴ０がＯＮ（１）になる条件は下記の通りである。
ビットシフトカウンタの数値が外部クロック信号カウンタの数値と一致時にＣＹ信号が
「Ｈ」レベル電位を検出するとＢＩＴ０がＯＮ（１）になる。
第１の状態判定データ及び第２の状態判定データのＢＩＴ１がＯＮ（１）になる条件は下記の通りである。
ビットシフトカウンタの数値が外部クロック信号カウンタの数値と不一致時にＣＹ信号が「Ｈ」レベル電位を検出するとＢＩＴ１がＯＮ（１）になる。
【００２８】
このように，第１の状態判定データと第２の状態判定データのＢＩＴ０，ＢＩＴ１は接続状態により変化するが，図４は接続状態と対応ＢＩＴの関係を示す一覧表である。
図４を見ると解るように，クロス接続とショート接続あるいはオープン接続とショート接続が複合した接続では，接続状態により検査結果は違ってくる。
クロス接続とショート接続が複合した時の接続は，下記のようになる。
ショート接続先がクロス接続先の端子番号に絡む接続を含む場合はショート接続と認識し，ショート接続先がクロス接続先の端子番号に関係しない接続を含む場合は複合接続と認識する。
また，オープン接続とショート接続が複合した時の接続は，下記のようになる。
第１コネクタＢ（１１）と第２コネクタＢ（１２）の両方にショート接続があり，そのショート接続先が両方とも同じ端子番号に接続している場合はショート接続と認識し，第２コネクタＢ（１２）にのみショート接続がある場合はオープン接続と認識する。
そして，上記以外にショート接続があった場合は複合接続と認識する。
基本的に，上記のような結果になるが詳細については後述する。
【００２９】
図５が，実施の形態での検査時の概略接続図である。
実施の形態では，第１のコネクタＡ（９）と第２のコネクタＡ（１０）にそれぞれ第１のコネクタＢ（１１）と第２のコネクタＢ（１２）を装着し，ＳＴＡＲＴスイッチ（４２）の押下で接続検査を開始する。正常接続以外の接続を確認した場合には，現在アクティブ中の端子信号（３）で一時停止をして，外部クロック信号カウンタあるいは後述するエラーＮＯ表示カウンタの数値を数字表示器（３１）に転送して接続端子番号を表示し，当該するいずれかのＬＥＤ（３３〜３６）を点灯するのと同時に，報知ブザー（３２）を短く発報する。ＳＴＡＲＴスイッチ（４２）の再押下で，一時停止以降の端子信号（３）をアクティブにして検査を続行する。上記動作を，外部クロック信号カウンタの数値が６４になるまで，あるいは検査端子設定スイッチ（３０）で設定した数値になるまで繰り返し実行する。検査が終了すると，検査終了ＬＥＤ（４０）を点灯するのと同時に，報知ブザー（３２）を少し長めに発報する。
【００３０】
図６〜図２１のコネクタ接続図は，第１のコネクタＢ（１１）と第２のコネクタＢ（１２）間の被検査ケーブルの芯線（１３）について，１番端子から１６番端子迄の接続例を示したものである。
【００３１】
図６，図２２は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，正常接続時のものである。
本項以降に記載のある，コネクタ接続図及びビットデータ表を示す図は全て外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のものである。
したがって，本項以降に記載のある外部クロック信号カウンタの数値は全て８になる。
図２２のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報は，ともに８回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で０１Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が１）
第２の状態判定データは１６進表記で０１Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続は正常接続であると判断できる。
【００３２】
図７，図２３は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，オープン接続時のものである。
図２３のデータを見ると解るように，第１の芯線反転情報は８回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８になる。
第２の芯線反転情報は一度もＣＹ信号が「Ｈ」レベル電位を検出していない。
（ＣＹ信号を検出していないのでビットシフトカウンタは無視する。）
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で０１Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が１）
第２の状態判定データは１６進表記で００Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が０）
第１の状態判定データと第２の状態判定データの組合せから，この接続はオープン接続であると判断できる。
【００３３】
図８，図２４は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，ショート接続時のものである。
図９は，第１のコネクタＢ（１１）の８番端子と１２番端子がショート接続している場合の
コネクタ接続図である。
図２４のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報は，ともに８回と１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１２になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続はショート接続であると判断できる。
【００３４】
また，下記の接続についても全てショート接続であると判断できる。
１）第２のコネクタＢ（１２）にのみショート接続があった場合の接続。
２）第１のコネクタＢ（１１）と第２のコネクタＢ（１２）の両方にショート接続があり，第１のコネクタＢ（１１）と第２のコネクタＢ（１２）でショート接続先が同じ場合の接続。
３）第１のコネクタＢ（１１）と第２のコネクタＢ（１２）の両方にショート接続があり，第１のコネクタＢ（１１）と第２のコネクタＢ（１２）でショート接続先が違う場合の接続。
【００３５】
図９，図２５は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，クロス接続時のものである。
図１０は，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子が接続し，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子が互いにクロス接続している場合のコネクタ接続図である。
図２５のデータを見ると解るように，第１の芯線反転情報は８回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８になる。
第２の芯線反転情報は１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は１２になる。
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時にＣＹ信号は「Ｈ」レベル電位を検出している。
第２の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で０１Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１０Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が０）
第１の状態判定データと第２の状態判定データの組合せから，この接続はクロス接続であると判断できる。
【００３６】
クロス／ショート接続とはクロス接続とショート接続が複合した接続のことである。
考えられる接続は，本項以降に記述するように８通りある。
この接続の場合，ショート接続先の状態により検査結果は違ってくる。
詳細は後述するが，ショート接続先がクロス接続先の端子番号に絡む接続を含む場合はショート接続と認識し，ショート接続先がクロス接続先の端子番号に関係しない接続の場合は複合接続と認識する。
【００３７】
図１０，図２６は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続１時のものである。
図１０は，第１のコネクタＢ（１１）の８番端子と９番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子がクロス接続している場合のコネクタ接続図である。
（この接続では，第１のコネクタＢ（１１）の８番端子のショート接続先である９番端子は
第２のコネクタＢ（１２）の８番端子のクロス接続先である第１のコネクタＢ（１１）の１２番端子とは違う端子番号に接続している。）
図２６のデータを見ると解るように，第１の芯線反転情報は８回と９回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と９になる。
第２の芯線反転情報は９回と１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は９と１２になる。
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出している。
第２の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１０Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が０）
第１の状態判定データと第２の状態判定データの組合せから，この接続は複合接続であると判断できる。
【００３８】
図１１，図２７は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続２時のものである。
図１１は，第１のコネクタＢ（１１）の８番端子と１２番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子がクロス接続している場合のコネクタ接続図である。
この接続では，第１のコネクタＢ（１１）の８番端子のショート接続先である１２番端子は第２のコネクタＢ（１２）の８番端子のクロス接続先である第１のコネクタＢ（１１）の１２番端子と同じ端子番号に接続している。
図２７のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報はともに８回と１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１２になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続はショート接続であると判断できる。
【００３９】
図１２，図２８は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続３時のものである。
図１２は，第２のコネクタＢ（１２）の１０番端子と１２番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子がクロス接続している場合のコネクタ接続図である。
（この接続では，第２のコネクタＢ（１２）の１２番端子のショート接続先である１０番端子は第１のコネクタＢ（１１）の１２番端子のクロス接続先である第２のコネクタＢ（１２）の８番端子とは違う端子番号に接続している。）
図２８のデータを見ると解るように，第１の芯線反転情報は８回と１０回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１０になる。
第２の芯線反転情報は１０回と１２回右シフトをした時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は１０と１２になる。
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出している。
第２の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１０Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続は複合接続であると判断できる。
【００４０】
図１３，図２９は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続４時のものである。
図１３は，第２のコネクタＢ（１２）の８番端子と１２番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子がクロス接続している場合のコネクタ接続図である。
この接続では，第２のコネクタＢ（１２）の１２番端子のショート接続先である８番端子は第１のコネクタＢ（１１）の１２番端子のクロス接続先である第２のコネクタＢ（１２）の８番端子と同じ端子番号に接続してい
図２９のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報はともに８回と１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１２になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続はショート接続であると判断できる。
【００４１】
図１４，図３０は外部クロック信号カウンタの数値が８の時端子信号（３）の８番目の信号をアクティブ時、のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続５時のものである。
図１４は，第１のコネクタＢ（１１）の８番端子と１０番端子にショート接続があり，第２のコネクタＢ（１２）の１１番端子と１２番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子がクロス接続している場合のコネクタ接続図である。
この接続では，第１のコネクタＢ（１１）の８番端子のショート接続先である１０番端子は第２のコネクタＢ（１２）の８番端子のクロス接続先である第１のコネクタＢ（１１）の１２番端子とは違う端子番号に接続し，第２のコネクタＢ（１２）の１２番端子のショート接続先である１１番端子は第１のコネクタＢ（１１）の１２番端子のクロス接続先である第２のコネクタＢ（１２）の８番端子とは違う端子番号に接続している。
図３０のデータを見ると解るように，第１の芯線反転情報は８回と１０回それに
１１回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１０と１１になる。
第２の芯線反転情報は１０回と１１回それに１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は１０と１１と１２になる。
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出している。
第２の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１０Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が０）
第１の状態判定データと第２の状態判定データの組合せから，この接続は複合接続であると判断できる。
【００４２】
図１５，図３１は外部クロック信号カウンタの数値が８の時、端子信号（３）の８番目の信号をアクティブ時、のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続６時のものである。
図１５は，第１のコネクタＢ（１１）の８番端子と１２番端子にショート接続があり，第２のコネクタＢ（１２）の１１番端子と１２番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子がクロス接続している場合のコネクタ接続図である。
この接続では，第１のコネクタＢ（１１）の８番端子のショート接続先である１２番端子は第２のコネクタＢ（１２）の８番端子のクロス接続先である第１のコネクタＢ（１１）の１２番端子と同じ端子番号に接続し，第２のコネクタＢ（１２）の１２番端子のショート接続先である１１番端子は第１のコネクタＢ（１１）の１２番端子のクロス接続先である第２のコネクタＢ（１２）の８番端子とは違う端子番号に接続している。
図３１のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報はともに８回と１１回それに１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１１と１２になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続はショート接続であると判断できる。
【００４３】
図１６，図３２は外部クロック信号カウンタの数値が８の時（端子信号（３）の８番目の信号をアクティブ時）のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続７時のものである。
図１６は，第１のコネクタＢ（１１）の８番端子と９番端子にショート接続があり，第２のコネクタＢ（１２）の８番端子と１２番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と検査コネクタＡ（３０）の１２番端子がクロス接続している場合のコネクタ接続図である。
この接続では，第１のコネクタＢ（１１）の８番端子のショート接続先である９番端子は第２のコネクタＢ（１２）の８番端子のクロス接続先である第１のコネクタＢ（１１）の１２番端子とは違う端子番号に接続し，第２のコネクタＢ（１２）の１２番端子のショート接続先である８番端子は第１のコネクタＢ（１１）の１２番端子のクロス接続先である第２のコネクタＢ（１２）の８番端子と同じ端子番号に接続している。
図３２のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報はともに８回と９回それに１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と９と１２になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続はショート接続であると判断できる。
【００４４】
図１７，図３３は外部クロック信号カウンタの数値が８の時、端子信号（３）の８番目の信号をアクティブ時、のコネクタ接続図とビットデータ表を示す図であり，クロス／ショート接続８時のものである。
図１７は，第１のコネクタＢ（１１）の８番端子と１２番端子にショート接続があり，第２のコネクタＢ（１２）の８番端子と１２番端子にショート接続があり，第１のコネクタＢ（１１）の８番端子と第２のコネクタＢ（１２）の１２番端子，第２のコネクタＢ（１２）の８番端子と第１のコネクタＢ（１１）の１２番端子がクロス接続している場合のコネクタ接続図である。
この接続では，第１のコネクタＢ（１１）の８番端子のショート接続先である１２番端子は第２のコネクタＢ（１２）の８番端子のクロス接続先である第１のコネクタＢ（１１）の１２番端子と同じ端子番号に接続し，第２のコネクタＢ（１２）の１２番端子のショート接続先である８番端子は第１のコネクタＢ（１１）の１２番端子のクロス接続先である第２のコネクタＢ（１２）の８番端子と同じ端子番号に接続している。
図３３のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報はともに８回と１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１２になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続はショート接続であると判断できる。
【００４５】
オープン／ショート接続とはオープン接続とショート接続が複合している場合の接続のことである。考えられる接続は，本項以降に記述するように４通りある。
この接続の場合，図４のようにショート接続先の状態により検査結果は違ってくる。
詳細は後述するが，第１のコネクタＢ（１１）と第２のコネクタＢ（１２）の両方にショート接続があり，そのショート接続先が両方とも同じ端子番号に接続している場合はショート接続と認識し，第２のコネクタＢ（１２）にのみにショート接続がある場合はオープン接続と認識する。
そして，上記以外にショート接続があった場合は複合接続と認識する。
【００４６】
図１８，図３４は外部クロック信号カウンタの数値が８の時、端子信号（３）の８番目の信号をアクティブ時、のコネクタ接続図とビットデータ表を示す図であり，オープン／ショート接続１時のものである。
図１８は，第１のコネクタＢ（１１）の８番端子と１２番端子にショート接続があり，更にオープン接続があった場合のコネクタ接続図である。
図３４のデータを見ると解るように，第１の芯線反転情報は８回と１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１２になる。
第２の芯線反転情報は１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は１２になる。
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出している。
第２の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１０Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が０）
第１の状態判定データと第２の状態判定データの組合せから，この接続は複合接続であると判断できる。
【００４７】
図１９，図３５は外部クロック信号カウンタの数値が８の時、端子信号（３）の８番目の信号をアクティブ時、のコネクタ接続図とビットデータ表を示す図であり，オープン／ショート接続２時のものである。
図１９は，第２のコネクタＢ（１２）の８番端子と１２番端子にショート接続があり，更にオープン接続があった場合のコネクタ接続図である。
図３５のデータを見ると解るように，第１の芯線反転情報は８回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８になる。
第２の芯線反転情報はＣＹ信号が「Ｈ」レベル電位を検出していない。
ＣＹ信号を検出していないのでビットシフトカウンタは無視する。
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で０１Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が１）
第２の状態判定データは１６進表記で００Ｈとなる。（ＢＩＴ１が０，ＢＩＴ０が０）
第１の状態判定データと第２の状態判定データの組合せから，この接続はオープン接続であると判断できる。
【００４８】
図２０，図３６は外部クロック信号カウンタの数値が８の時、端子信号（３）の８番目の信号をアクティブ時、のコネクタ接続図とビットデータ表を示す図であり，オープン／ショート接続３時のものである。
図２０は，第１のコネクタＢ（１１）の８番端子と１２番端子にショート接続があり，第２のコネクタＢ（１２）の１２番端子と１５番端子にショート接続があり，更にオープン接続があった場合のコネクタ接続図である。
図３６のデータを見ると解るように，第１の芯線反転情報は８回と１２回そして１５回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１２と１５になる。
第２の芯線反転情報は１２回と１５回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は１２と１５になる。
第１の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出している。
第２の芯線反転情報は，外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１０Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が０）
第１の状態判定データと第２の状態判定データの組合せから，この接続は複合接続であると判断できる。
【００４９】
図２１，図３７は外部クロック信号カウンタの数値が８の時、端子信号（３）の８番目の信号をアクティブ時、のコネクタ接続図とビットデータ表を示す図であり，オープン／ショート接続４時のものである。
図２１は，第１のコネクタＢ（１１）の８番端子と１２番端子にショート接続があり，第２のコネクタＢ（１２）の８番端子と１２番端子にショート接続があり，更にオープン接続があった場合のコネクタ接続図である。
図３７のデータを見ると解るように，第１の芯線反転情報と第２の芯線反転情報はともに８回と１２回右シフトを実行した時にＣＹ信号が「Ｈ」レベル電位を検出している。
したがって，ビットシフトカウンタの意味ある数値は８と１２になる。
第１の芯線反転情報と第２の芯線反転情報はともに，外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にＣＹ信号は「Ｈ」レベル電位を検出しているので，第１の状態判定データ及び第２の状態判定データは下記のようになる。
第１の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第２の状態判定データは１６進表記で１１Ｈとなる。（ＢＩＴ１が１，ＢＩＴ０が１）
第１の状態判定データと第２の状態判定データの組合せから，この接続はショート接続であると判断できる。
【００５０】
図３８は，実施の形態における接続検査の全体的な手順を示すフロー図である。
図３９は，接続状態の違いを識別するための具体的な手順を示すフロー図であるが，第２の芯線情報取得回路（６９）から取得した芯線情報を検査する手順を示している。
以下に，図３９のフロー図を基に手順を記述する。
【００５１】
まず，使用するカウンタやデータについて初期化が必要であれば実行しておく。次に，第２の芯線反転情報が格納している先頭アドレスをアドレスポインタにセットして該当する芯線情報を作業用データメモリに読み込む。ここでは，第２の芯線反転情報０のデータが読み込まれることになる。アドレスカウンタに初期値として８をセットする。第２の芯線反転情報０〜７を８回に分けて読み込む必要があるので初期値は８になる
【００５２】
８ビットシフトカウンタに初期値として８をセットする。扱うデータが８ビット長なので８回シフトする必要があるので初期値は８になる
【００５３】
次に，ビットシフトカウンタをインクリメントするが，最初に初期化しているので，初回実行時には１がセットされる。以降は実行毎に現在値＋１がセットされることになる。
【００５４】
ここで，第２の状態判定データについてＢＩＴ１の内容を判定する。ＢＩＴ１が０の時には，エラーＮＯ表示カウンタをインクリメントする。ＢＩＴ１が１の時には，エラーＮＯ表示カウンタの更新はしていない。前記したように，外部クロック信号カウンタの数値とビットシフトカウンタの数値が違っている時には，第２の状態判定データのＢＩＴ１がＯＮ（１）になる。つまり，現在アクティブになっている端子信号（３）に対してＣＹ信号が１を検出したビットが違っているので異常接続があったと判断できる。異常接続時には，エラーＮＯ表示カウンタの現在値を保持しているので，このデータを数字表示器（３１）に出力すれば異常接続先が表示できることになる。
【００５５】
次に，ＣＹ信号をクリアしてから作業用データメモリの芯線情報を１ビット右シフトしてからＣＹ信号の状態をチェックする。ＣＹ信号が「Ｈ」レベル電位であれば，外部クロック信号カウンタの数値とビットシフトカウンタの数値を比較する。外部クロック信号カウンタの数値とビットシフトカウンタの数値が一致時には，第２の状態判定データのＢＩＴ０に１をセットし，不一致時にはＢＩＴ１に１をセットする。
【００５６】
次に，８ビットシフトカウンタをデクリメントしてから数値を確認する。８ビットシフトカウンタが０でなければ，８回実行していないので前記の説明に戻る。
８ビットシフトカウンタが０であれば次工程に進む。
【００５７】
第２の芯線反転情報のアドレスポインタをインクリメントして，該当する芯線情報を作業用データメモリに読み込む。上記では，第２の芯線反転情報０のデータが読み込まれているので，今度は第２の芯線反転情報１のデータが読み込まれることになる。このように，以降は実行毎に現在値＋１がセットされることになる。
【００５８】
次に，アドレスカウンタをデクリメントしてから数値を確認する。アドレスカウンタが０でなければ，８回実行していないので前記の説明に戻る。アドレスカウンタが０であれば，６４ビットのシフトが終了したことになる。
【００５９】
次に，第１の芯線情報取得回路（６８）から取得した芯線情報の検査も必要になるが，エラーＮＯ表示カウンタを使用しない以外の動作は同じなので省略する。
【実施例１】
【００６０】
以下，実施例１について記述する。実施例１は、第１コネクタＡ（９）に第１コネクタＢ（１１）を装着して，他端の未配線の芯線（１３）の中から任意の一本を抽出し，端子検査用クリップ（１６）に接触することで，第１コネクタＢ（１１）の何番端子に接続されているのかを検査するものである。
【００６１】
図４０が、実施例１での検査時の概略接続図であるそして，図４１が，実施例１における接続検査の全体的な手順を示すフロー図である。端子検査用クリップ（１６）に接触している被検査ケーブルの芯線（１３）は，端子検査信号（１９）としてＣＰＵに入力される。この端子検査信号（１９）が，「Ｌ」レベル電位を検出すると被検査ケーブルの芯線（１３）は導通状態にあり，この時の外部クロック信号カウンタの数値が，接続されている第１コネクタＢ（１１）の端子番号ということになる。
【００６２】
端子検査信号（１９）を取得するのに必要な信号は、基本的に実施の形態で検査する時と
同じであるが、バス選択信号（４）が未使用なところだけが相違している。
【００６３】
検査対象にある端子信号（３）をアクティブ時に，端子検査信号（１９）が「Ｌ」レベル電位を検出したら，現在アクティブ中の端子信号（３）で一時停止をして，外部クロック信号カウンタの数値を数字表示器（３１）に転送して端子番号を表示するのと同時に，報知ブザー（３２）を短く発報する。ＳＴＡＲＴスイッチ（４２）の再押下で，一時停止以降の端子信号（３）をアクティブにして検査を続行する。上記動作を，外部クロック信号カウンタの数値が６４になるまで繰り返し実行する。端子検査信号（１９）が，検査終了時までに一度も「Ｌ」レベル電位を検出できなかった時には端子未検出ＬＥＤ（３７）及び検査終了ＬＥＤ（４０）を点灯し，報知ブザー（３２）を少し長めに発報する。
【実施例２】
【００６４】
以下，実施例２について記述する。図５は、実施の形態での検査時の概略接続図であるが、実施例２でも全く同じであるが、図１の記憶回路（６３）が追加で必要になる。記憶回路（６３）は，Ｉ２Ｃバス対応のシリアルＥＥＰＲＯＭを制御している。
【００６５】
図４２は，実施例２における接続検査手順を示すフロー図である。実施例２は，基準ケーブルの芯線情報をＥＥＰＲＯＭに書き込む機能と，ＥＥＰＲＯＭに書き込まれた芯線情報を読み出して，被検査ケーブルから取得した芯線情報と比較検査をする機能がある。
【００６６】
本装置では，上記機能の識別を図４３のＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）の状態によって区別している。ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）が未点灯時には書き込み機能で動作し，点灯時には比較検査機能で動作をする。
【００６７】
基準ケーブルの芯線情報をＥＥＰＲＯＭに書き込む手順は下記のようになる。まず，第１の芯線情報取得回路（６８）から取得した第１の芯線情報（１４）の全ビットを反転した第１の芯線反転情報を，ＥＥＰＲＯＭに書き込むためのアドレス指定をする。そして，第１の芯線反転情報の該当するビットデータを送信用バッファにセットしてからＥＥＰＲＯＭへ転送するが，具体的な書き込み手順はＩ２Ｃバス規格に準拠する。次に，アドレスをインクリメントして，上記の動作を８回繰り返して実行すれば，端子信号１（３ａ）をアクティブ時に取得した全芯線情報を書き込むことができる。上記動作を，全端子信号（３）に対して実行すれば第１の芯線反転情報の全芯線情報をＥＥＰＲＯＭに書き込むことができる。
【００６８】
次に，第２の芯線情報取得回路（６９）から取得した芯線情報を書き込むが，ＥＥＰＲＯＭのアドレスが重複しないように指定をすること以外の手順は同じである。上記動作を，全端子信号（３）に対して実行すれば第２の芯線反転情報の全芯線情報をＥＥＰＲＯＭに書き込むことができる。書き込み終了時には，ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）を点灯して比較検査機能で動作するようになる。
【００６９】
データ比較検査の動作は下記の手順で行う。被検査ケーブルの芯線情報取得方法は，実施の形態と全く同じである。ただし，検査端子設定スイッチ（３０）は機能しないため，全端子信号（３）の芯線情報を取得することになる。
【００７０】
まず，第１の芯線反転情報をＥＥＰＲＯＭから読み出すためにアドレス指定をする。そして，ＥＥＰＲＯＭへアクセスすることで第１の芯線反転情報の該当するビットデータが受信用バッファにセットされるが，具体的な読み出し手順はＩ２Ｃバス規格に準拠する。
次に，アドレスをインクリメントして，上記の動作を８回繰り返して実行すれば，端子信号１（３ａ）をアクティブ時に取得した第１の芯線反転情報の全芯線情報を読み出すことできる。上記動作を，全端子信号（３）に対して実行すれば第１の芯線反転情報の全芯線情報をＥＥＰＲＯＭから読み出すことできる。
【００７１】
次に，第２の芯線反転情報をＥＥＰＲＯＭから読み出すが，アドレス指定の重複を避ける以外の手順は同じである。上記動作を，全端子信号（３）に対して実行すれば第２の芯線反転情報の全芯線情報をＥＥＰＲＯＭから読み出すことできる。
【００７２】
図４２は，実施例２におけるデータ比較検査手順を示すフロー図である。被検査ケーブルの芯線情報取得を行うと同時に，基準ケーブルの芯線情報をＥＥＰＲＯＭから読み出して一回毎にデータ比較検査を行う。この時，両者の芯線情報が一致しなければ，その時点でデータ比較検査作業を中断して不一致ＬＥＤ（３９）を点灯する。芯線情報が一致していれば，そのままデータ比較検査作業を進めていき全端子信号（３）の検査終了時に全芯線情報が一致すれば，基準ケーブルと被検査ケーブルは同一接続と判断できるので，検査終了ＬＥＤ（４０）と一致ＬＥＤ（３８）を点灯する。
【００７３】
図４３は，本装置の外観図である。
操作ボックス（２９）とコネクタボックス（５３）は別ユニットにしてあるが，一体型にしても機能は同じである。図４４が，各スイッチの動作を示すフロー図である。電源投入時には，実施の形態あるいは実施例２が選択されるようになっている。基本的に，検査中あるいは異常接続検出時に点灯するＬＥＤ（例えば，オープン接続ＬＥＤ等）が点灯中以外は，各スイッチは有効になる。必ず必要ではないが，検査を開始する前にはＲＥＳＥＴスイッチ（４４）を押下して装置を初期化しておいた方が良い。       
【００７４】
ＳＴＡＲＴスイッチ（４２）が有効な条件下で押下すると，ＳＴＡＲＴスイッチＬＥＤ（４３）が点灯し，実施の形態あるいは実施例１で動作をする。
ＭＯＤＥスイッチ_ＬＥＤ（４７）が未点灯時には，実施の形態で検査を行い，点灯時には，実施例１で検査を行うことになる。実施の形態で検査中に，正常接続以外の接続を確認した場合，実施例１で検査中に，端子検査信号（１９）が「Ｌ」レベル電位を検出した場合には，現在アクティブ中の端子信号（３）で一時停止をして，外部クロック信号カウンタやあるいは後述するエラーＮＯ表示カウンタの数値を数字表示器（３１）に転送して接続端子番号を表示し，当該するいずれかのＬＥＤ（３３〜３７）を点灯するのと同時に，報知ブザー（３２）を短く発報する。ＳＴＡＲＴスイッチ（４２）の再押下で，一時停止以降の端子信号（３）をアクティブにして検査を続行する。上記動作を，外部クロック信号カウンタの数値が６４になるまで，あるいは検査端子設定スイッチ（３０）で設定した数値になるまで繰り返し実行する。
【００７５】
ＭＯＤＥスイッチ（４６）を押下して検査モードを変更するが，押下条件が有効であれば検査モードの変更が可能である。
ＭＯＤＥスイッチ_ＬＥＤ（４７）が未点灯時にＭＯＤＥスイッチ（４６）を押下すると，ＭＯＤＥスイッチＬＥＤ（４７）が点灯し，実施の形態から実施例１に検査モードを変更することができる。実施例１は，端子検査用クリップ（１６）に接触している芯線（１３）の任意の一本が第１のコネクタＢ（１１）の何番端子に接続されているのかを検査するものである。また，ＭＯＤＥスイッチ_ＬＥＤ（４７）が点灯時にＭＯＤＥスイッチ（４６）を押下すると，ＭＯＤＥスイッチＬＥＤ（４７）が消灯し，実施例１から実施の形態に検査モードを変更することができる。
【００７６】
ＤＡＴＡ比較スイッチ（５０）が有効な条件下で押下すると，ＤＡＴＡ比較スイッチＬＥＤ（５１）が点灯し，実施例２で動作をする。実施例２では，ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）の状態により動作内容が変わってくる。ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）が消灯時の動作は下記の通りである。ＤＡＴＡ比較スイッチ（５０）を押下すると，ＤＡＴＡ比較スイッチＬＥＤ（５１）が点灯し，ＥＥＰＲＯＭに芯線情報の書き込みを行う。書き込みを実行中は，ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）を点滅させて，終了後に点灯させている。したがって，上記動作を実行時には，基準ケーブルを第１のコネクタＢ（１１）及び第２のコネクタＢ（１２）に装着しておく必要がある。また，ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）が点灯時の動作は下記の通りである。ＤＡＴＡ比較スイッチ（５０）を押下すると，ＤＡＴＡ比較スイッチＬＥＤ（５１）が点灯し，ＥＥＰＲＯＭに記憶してある基準ケーブルの芯線情報を読み出して，被検査ケーブルから取得した芯線情報と比較して接続の一致／不一致の判定を行う。一連の動作を実行中は，ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）を点滅させて，終了後に点灯させている。したがって，上記動作を実行時には，被検査ケーブルを第１のコネクタＢ（１１）及び第２のコネクタＢ（１２）に装着しておく必要がある。ＰＣ接続スイッチ（４８）が有効な条件下で押下すると，ＰＣ接続スイッチＬＥＤ（４９）が点灯してＰＣ接続モードになる。ＰＣ接続モードは制御をパソコンなどの外部装置に移行するモードである。ＰＣ接続スイッチ（４８）が有効な条件下にあり，ＰＣ接続スイッチＬＥＤ（４９）の点灯時に再押下すれば，制御を本装置に戻すことができる。ＲＥＳＥＴスイッチ（４４）は，検査の中断や装置を初期化する時に使用する。ＲＥＳＥＴスイッチ（４４）押下中は，ＲＥＳＥＴスイッチＬＥＤ（４５）を点灯する。ＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）を消灯して，ＥＥＰＲＯＭのデータを消去する時には，少し長めに（約２秒）押下しておく。
【００７７】
実施例２で，検査を実行中はＷＲＩＴＥ／ＲＥＡＤ_ＬＥＤ（４１）を点滅する。実施の形態では，接続検査の結果に応じて下記のＬＥＤを点灯する。正常接続を検出時には，検査終了時に検査終了ＬＥＤ（４０）のみを点灯する。オープン接続を検出時には，オープンエラーＬＥＤ（３３）を点灯する。ショート接続を検出時には，ショートエラーＬＥＤ（３４）を点灯する。クロス接続を検出時には，クロスエラーＬＥＤ（３５）を点灯する。
複合接続を検出時には，複合エラーＬＥＤ（３６）を点灯する。実施例１では，検査中に端子検査信号（１９）が一度も「Ｌ」レベル電位を検出できなかった場合には，検査終了時に端子未検出ＬＥＤ（３７）を点灯する。検査終了時には，検査終了ＬＥＤ（４０）を点灯する。実施の形態では，検査端子設定スイッチ（３０）で接続検査端子数が設定可能なため，被検査コネクタの端子数に合わせて設定を変更すれば検査時間が短縮できる。
報知ブザー（３２）は，検査終了時にはやや長く（約０.８秒程），異常接続検出時には短く（約０.２秒程）発報する。端子検査ソケット（１８），端子検査クリップケーブル（１７），端子検査用クリップ（１６）は，実施例１で使用する。報知ブザーチェックソケット（５４），報知ブザーチェッククリップケーブル（５５），報知ブザーチェック用クリップ（５６）は，導通か否かを報知ブザーの発報音で知りたい場合に使用する。報知ブザーチェックソケット（５４）は，基本的に常時使用できるようにしている。
【図面の簡単な説明】
【００７８】
【図１】本装置のブロック構成図である。
【図２】各信号の対応関係の一覧表を示す図である。
【図３（ａ）（ｂ）】検査に必要な信号の関係を示す時系列図である。
【図４】接続状態と対応ＢＩＴの関係の一覧表を示す図である。
【図５】実施の形態で第１／第２の芯線情報を取得する回路の概略構成図である。
【図６】実施の形態で検査時の正常接続時のコネクタ接続図である。
【図７】実施の形態で検査時のオープン接続時のコネクタ接続図である。
【図８】実施の形態で検査時のショート接続時のコネクタ接続図である。
【図９】実施の形態で検査時のクロス接続時のコネクタ接続図である。
【図１０】実施の形態で検査時のクロス／ショート接続１時のコネクタ接続図である。
【図１１】実施の形態で検査時のクロス／ショート接続２時のコネクタ接続図である。
【図１２】実施の形態で検査時のクロス／ショート接続３時のコネクタ接続図である。
【図１３】実施の形態で検査時のクロス／ショート接続４時のコネクタ接続図である。
【図１４】実施の形態で検査時のクロス／ショート接続５時のコネクタ接続図である。
【図１５】実施の形態で検査時のクロス／ショート接続６時のコネクタ接続図である。
【図１６】実施の形態で検査時のクロス／ショート接続７時のコネクタ接続図である。
【図１７】実施の形態で検査時のクロス／ショート接続８時のコネクタ接続図である。
【図１８】実施の形態で検査時のオープン／ショート接続１時のコネクタ接続図である。
【図１９】実施の形態で検査時のオープン／ショート接続２時のコネクタ接続図である。
【図２０】実施の形態で検査時のオープン／ショート接続３時のコネクタ接続図である。
【図２１】実施の形態で検査時のオープン／ショート接続４時のコネクタ接続図である。
【図２２】正常接続時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図２３】オープン接続時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図２４】ショート接続時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図２５】クロス接続時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図２６】クロス／ショート接続１時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図２７】クロス／ショート接続２時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図２８】クロス／ショート接続３時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図２９】クロス／ショート接続４時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３０】クロス／ショート接続５時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３１】クロス／ショート接続６時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図を示す図である。
【図３２】クロス／ショート接続７時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３３】クロス／ショート接続８時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３４】オープン／ショート接続１時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３５】オープン／ショート接続２時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３６】オープン／ショート接続３時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３７】オープン／ショート接続４時における外部クロック信号カウンタの数値が８の時のビットデータ表を示す図である。
【図３８（ａ）（ｂ）】本装置における実施の形態で検査時のフロー図である。
【図３９（ａ）（ｂ）】本装置における実施の形態で接続判定手順を示すフロー図である。
【図４０】実施例１で芯線情報を取得する回路の概略構成図である。
【図４１（ａ）（ｂ）】本装置における実施例１で検査時のフロー図である。
【図４２（ａ）（ｂ）】本装置における実施例２で検査時のフロー図である。
【図４３】本装置の外観図である。
【図４４（ａ）（ｂ）】本装置のスイッチと実施の形態の関係を示すフロー図である。
【図４５（ａ）（ｂ）】本装置における実施の形態で接続の違いを識別するフロー図である。
【図４６】本装置における実施の形態で接続の違いを表示するフロー図である。
【図４７】人手による被検査ケーブルの接続検査作業図である。
【符号の説明】
【００７９】
1     
外部クロック信号
2     
内部パルス信号
3     
端子信号
4     
バス選択信号
5     
端子選択信号
6     
VCC  ：電子回路の＋電源
7     
プルアップ抵抗
8     
バス・トランシーバ
9     
第１コネクタＡ
10 
第２コネクタＡ
11 
第１コネクタＢ
12 
第２コネクタＢ
13 
芯線
14 
第１芯線情報
15 
第２芯線情報
16 
端子検査用クリップ
17 
端子検査クリップケーブル
18 
端子検査ソケット
19 
端子検査信号
20 
作業者Ａ
21 
作業者Ｂ
22 
第１コネクタＢ１番端子
23 
第１コネクタＢ６４番端子
24 
第２コネクタＢ１番端子
25 
第２コネクタＢ６４番端子
26 
導電ブザー
27 
導電ブザーリード線Ａ
28 
導電ブザーリード線Ｂ
29 
操作ボックス
30 
検査端子設定スイッチ
31 
数字表示器  ：二色表示（赤・緑）
32 
報知ブザー
33 
オープンエラーＬＥＤ
34 
ショートエラーＬＥＤ
35 
クロスエラーＬＥＤ
36 
複合エラーＬＥＤ
37 
端子未検出ＬＥＤ
38 
一致ＬＥＤ
39 
不一致ＬＥＤ
40 
検査終了ＬＥＤ
41 
ＷＲＩＴＥ/ＲＥＡＤ_ＬＥＤ
42 
ＳＴＡＲＴスイッチ
43 
ＳＴＡＲＴスイッチＬＥＤ
44 
ＲＥＳＥＴスイッチ
45 
ＲＥＳＥＴスイッチＬＥＤ
46 
ＭＯＤＥスイッチ
47 
ＭＯＤＥスイッチＬＥＤ
48 
ＰＣ接続スイッチ
49 
ＰＣ接続スイッチＬＥＤ
50 
ＤＡＴＡ比較スイッチ
51 
ＤＡＴＡ比較スイッチＬＥＤ
52 
中継コネクタ＆中継ケーブル線
53 
コネクタボックス
54 
報知ブザーチェックソケット
55 
報知ブザーチェッククリップケーブル
56 
報知ブザーチェック用クリップ
57 
ＣＰＵ
58 
外部クロック信号制御回路
59 
端子信号制御回路
60 
端子選択信号制御回路
61 
バス選択信号制御回路
62 
芯線情報入力制御回路
63 
記憶回路
64 
通信制御回路
65 
検査端子設定スイッチ入力制御回路
66 
表示機器制御回路
67 
数字表示器制御回路
68 
第１芯線情報取得回路
69  第２芯線情報取得回路