(57)【要約】【課題】配線遅延を効果的に改善することができるハードマクロ及び当該ハードマクロを使用する半導体集積回路の製造方法を提供すること。【解決手段】ハードマクロ１０は、少なくとも一つのリピータの機能を実現可能なセルを配置することができる大きさの空白領域が設けられているレイアウトパターンを有する。ハードマクロ１０を使用する半導体集積回路装置の製造方法は、ハードマクロ１０のレイアウトパターンを配置するステップ（Ｓ１２）と、空白領域をリピータセルの配置可能領域に設定するステップ（Ｓ１６）と、空白領域にリピータセルを自動配置するステップ（Ｓ１８）と、自動配置したリピータセルに対する配線を行うステップ（Ｓ２０）と、を含む。【選択図】図４
2008251599.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つのリピータの機能を実現可能なセルを配置することができる大きさの空白領域が設けられているレイアウトパターンを有するハードマクロを使用する半導体集積回路装置の製造方法であって、
前記ハードマクロのレイアウトパターンを配置するステップと、
前記空白領域をリピータセルの配置可能領域に設定するステップと、
前記空白領域にリピータセルを自動配置するステップと、
前記自動配置したリピータセルに対する配線を行うステップと、を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２】
少なくとも一つのリピータの機能を実現可能なセルを配置することができる大きさの空白領域が設けられているレイアウトパターンを有するハードマクロを使用する半導体集積回路装置の製造方法であって、
前記ハードマクロのレイアウトパターンを配置するステップと、
前記空白領域をベーシックセルの配置可能領域に設定するステップと、
前記空白領域にリピータの機能を実現可能な少なくとも一つのベーシックセルを自動配置するステップと、
前記自動配置したベーシックセルを使用して前記リピータの機能を実現するように所定の配線層で配線接続を行うステップと、
前記リピータの機能が実現されたベーシックセルに対する配線を行うステップと、を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項３】
請求項１又は２において、
前記空白領域をリピータセル又はベーシックセルの配置可能領域に設定するステップでは、
前記空白領域に、前記ハードマクロの外部において論理セル又は前記ベーシックセルを自動配置するために作成されるＲＯＷのいずれかと行方向の幅及び行方向の位置が同一となるように、前記リピータセル又は前記ベーシックセルを自動配置するためのＲＯＷを作成することを特徴とする半導体集積回路装置の製造方法。
【請求項４】
請求項２又は請求項２に従属する請求項３において、
前記空白領域をベーシックセルの配置可能領域に設定するステップでは、
前記空白領域に、前記ハードマクロの外部において前記ベーシックセルを自動配置するための配置枠と同一の形状及び大きさを有する、前記ベーシックセルを自動配置するための配置枠を、前記ハードマクロの外部において前記ベーシックセルを自動配置するための配置枠のいずれかと列方向の位置が同一となるように作成することを特徴とする半導体集積回路装置の製造方法。
【請求項５】
リピータの機能を実現可能な少なくとも一つのベーシックセルが配置されているベーシックセル領域が設けられているレイアウトパターンを有するハードマクロを使用する半導体集積回路装置の製造方法であって、
前記ハードマクロのレイアウトパターンを配置するステップと、
前記ベーシックセルを使用して前記リピータの機能を実現するように所定の配線層で配線接続を行うステップと、
前記リピータの機能が実現されたベーシックセルに対する配線を行うステップと、を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項６】
半導体集積回路装置の設計製造に使用されるハードマクロであって、
少なくとも一つのリピータの機能を実現可能なセルを配置することができる大きさの空白領域が設けられているレイアウトパターンを有することを特徴とするハードマクロ。
【請求項７】
半導体集積回路装置の設計製造に使用されるハードマクロであって、
リピータの機能を実現可能な少なくとも一つのベーシックセルが配置されているベーシックセル領域が設けられているレイアウトパターンを有することを特徴とするハードマクロ。
【請求項８】
請求項６又は７において、
前記空白領域又は前記ベーシックセル領域は、
前記レイアウトパターンの中央付近の所定の領域に設けられていることを特徴とするハードマクロ。
【請求項９】
請求項１乃至５のいずれかに記載された半導体集積回路装置の製造方法によって製造された半導体集積回路装置を含むことを特徴とするマイクロコンピュータ。
【請求項１０】
請求項９に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の製造方法、ハードマクロ、マイクロコンピュータ、電子機器に関する。
【背景技術】
【０００２】
半導体集積回路装置の内部配線が長くなると配線遅延が増大し、信号を高速に伝搬させることができなくなるので、高速処理が必要な場合には内部配線を極力短くするのが望ましい。しかし、例えば、レイアウトサイズの大きいマクロ（ＩＰ）を間に挟む２つのブロック間で配線を行う場合、マクロ上を通過させて最短距離で配線しても配線長を効果的に短くすることができない。このような場合において、配線遅延を改善するために、特開２０００−１００９４９号公報において、マクロのレイアウトを変更してマクロ中にリピータを挿入し、挿入したリピータを中継してブロック間配線をするレイアウト方法が提案されている。
【特許文献１】特開２０００−１００９４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上記のレイアウト方法では、マクロのレイアウトを変更しなければならないため、ソフトマクロ（ソフトＩＰ）には適用できるがハードマクロ（ハードＩＰ）には適用できないという問題がある。また、マクロのレイアウト変更を伴うため、レイアウト変更後にマクロ内部の動作タイミングを再度検証する必要があり、設計工数が増大するという問題がある。さらに、マクロ内部の動作タイミングの制約が厳しい場合等には、レイアウト変更後の動作タイミングが制約を満たすことができない可能性もある。
【０００４】
本発明は、以上のような問題点に鑑みてなされたものであり、配線遅延を効果的に改善することができるハードマクロ及び当該ハードマクロを使用する半導体集積回路の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
（１）本発明は、
少なくとも一つのリピータの機能を実現可能なセルを配置することができる大きさの空白領域が設けられているレイアウトパターンを有するハードマクロを使用する半導体集積回路装置の製造方法であって、
前記ハードマクロのレイアウトパターンを配置するステップと、
前記空白領域をリピータセルの配置可能領域に設定するステップと、
前記空白領域にリピータセルを自動配置するステップと、
前記自動配置したリピータセルに対する配線を行うステップと、を含むことを特徴とする半導体集積回路装置の製造方法である。
【０００６】
リピータは、デジタル信号を中継するための論理素子であり、バッファやインバータであってもよい。
【０００７】
空白領域は、バルク上にトランジスタ、抵抗、コンデンサ等の素子が形成されていない領域であればよい。例えば、空白領域においてリピータの機能が実現可能である限り、空白領域の外部に配置された論理セル間の配線や電源配線等が空白領域を通過していてもよい。空白領域は、一つであってもよいし、複数存在してもよい。
【０００８】
リピータの機能を実現可能なセルを配置することができる大きさとは、例えば、リピータの機能を有する論理セル（スタンダードセル）を配置可能な大きさであってもよいし、配線接続によりリピータの機能を実現可能なベーシックセルを配置可能な大きさであってもよい。
【０００９】
ハードマクロのレイアウトパターンを配置するステップでは、自動配置配線ツール等を使用してハードマクロを自動配置してもよいし、設計者が手動で配置してもよい。
【００１０】
空白領域をリピータセルの配置可能領域に設定するステップでは、ハードマクロの配置領域全体を配置禁止領域に設定した後、空白領域を配置可能領域に設定してもよいし、ハードマクロの配置領域全体を配置可能領域に設定した後、空白領域以外の領域を配置禁止領域に設定してもよい。リピータセルは、ハードマクロの外部のデジタルブロックで使用される汎用のバッファやインバータと同種類の論理セルであってもよいし、専用の論理セルであってもよい。
【００１１】
本発明によれば、ハードマクロの空白領域にリピータを配置することができるので、ハードマクロの上を通過する配線の配線遅延を改善することができる。ハードマクロが複数の空白領域を有する場合は、リピータを配置する位置の制約が緩くなるので配線遅延をより効果的に改善することができる。また、本発明によれば、ハードマクロの外部を迂回させて配線する必要がないので、面積コストを削減することができる。さらに、本発明によれば、空白領域にリピータセルを配置配線するだけなので、ハードマクロのレイアウトパターンを変更する必要がなく、ハードマクロ内部の動作タイミングを再度検証する必要もないので、設計工数を削減することができる。
【００１２】
（２）本発明は、
少なくとも一つのリピータの機能を実現可能なセルを配置することができる大きさの空白領域が設けられているレイアウトパターンを有するハードマクロを使用する半導体集積回路装置の製造方法であって、
前記ハードマクロのレイアウトパターンを配置するステップと、
前記空白領域をベーシックセルの配置可能領域に設定するステップと、
前記空白領域にリピータの機能を実現可能な少なくとも一つのベーシックセルを自動配置するステップと、
前記自動配置したベーシックセルを使用して前記リピータの機能を実現するように所定の配線層で配線接続を行うステップと、
前記リピータの機能が実現されたベーシックセルに対する配線を行うステップと、を含むことを特徴とする半導体集積回路装置の製造方法である。
【００１３】
空白領域をベーシックセルの配置可能領域に設定するステップでは、ハードマクロの配置領域全体を配置禁止領域に設定した後、空白領域を配置可能領域に設定してもよいし、ハードマクロの配置領域全体を配置可能領域に設定した後、空白領域以外の領域を配置禁止領域に設定してもよい。ベーシックセルは、ハードマクロの外部のデジタルブロックで使用されるベーシックセルと同種類のベーシックセルであってもよいし、他の種類のベーシックセルであってもよい。
【００１４】
本発明によれば、ハードマクロの空白領域でリピータの機能を実現することができるので、ハードマクロの上を通過する配線の配線遅延を改善することができる。また、本発明によれば、ハードマクロの外部を迂回させて配線する必要がないので、面積コストを削減することができる。さらに、本発明によれば、空白領域でリピータの機能を実現するだけなので、ハードマクロのレイアウトパターンを変更する必要がなく、ハードマクロ内部の動作タイミングを再度検証する必要もないので、設計工数を削減することができる。
【００１５】
（３）本発明は、
前記空白領域をリピータセル又はベーシックセルの配置可能領域に設定するステップでは、
前記空白領域に、前記ハードマクロの外部において論理セル又は前記ベーシックセルを自動配置するために作成されるＲＯＷのいずれかと行方向の幅及び行方向の位置が同一となるように、前記リピータセル又は前記ベーシックセルを自動配置するためのＲＯＷを作成することを特徴とする半導体集積回路装置の製造方法である。
【００１６】
本発明によれば、空白領域の行方向の配置条件をハードマクロの外部と同一条件にすることができるので、列方向のすべての配線について最小ピッチで配線することが可能となり、配線領域を削減することができる。従って、面積コストを削減することができる。
【００１７】
（４）本発明は、
前記空白領域をベーシックセルの配置可能領域に設定するステップでは、
前記空白領域に、前記ハードマクロの外部において前記ベーシックセルを自動配置するための配置枠と同一の形状及び大きさを有する、前記ベーシックセルを自動配置するための配置枠を、前記ハードマクロの外部において前記ベーシックセルを自動配置するための配置枠のいずれかと列方向の位置が同一となるように作成することを特徴とする半導体集積回路装置の製造方法である。
【００１８】
本発明によれば、空白領域の列方向の配置条件をハードマクロの外部と同一条件にすることができるので、行方向のすべての配線について最小ピッチで配線することが可能となり、配線領域を削減することができる。従って、面積コストを削減することができる。
【００１９】
（５）本発明は、
リピータの機能を実現可能な少なくとも一つのベーシックセルが配置されているベーシックセル領域が設けられているレイアウトパターンを有するハードマクロを使用する半導体集積回路装置の製造方法であって、
前記ハードマクロのレイアウトパターンを配置するステップと、
前記ベーシックセルを使用して前記リピータの機能を実現するように所定の配線層で配線接続を行うステップと、
前記リピータの機能が実現されたベーシックセルに対する配線を行うステップと、を含むことを特徴とする半導体集積回路装置の製造方法である。
【００２０】
ベーシックセル領域に含まれるベーシックセルの配線接続によってリピータの機能が実現可能である限り、例えば、ベーシックセル領域の外部に配置された論理セル間の配線や電源配線等がベーシックセル領域を通過していてもよい。ベーシックセル領域は、一つであってもよいし、複数存在してもよい。
【００２１】
本発明によれば、ハードマクロのベーシックセル領域でリピータの機能を実現することができるので、ハードマクロの上を通過する配線の配線遅延を改善することができる。ハードマクロが複数のベーシック領域を有する場合は、リピータを配置する位置の制約が緩くなるので配線遅延をより効果的に改善することができる。また、本発明によれば、ハードマクロの外部を迂回させて配線する必要がないので、面積コストを削減することができる。さらに、本発明によれば、ベーシックセル領域でリピータセルを実現するだけなので、ハードマクロのレイアウトパターンを変更する必要がなく、ハードマクロ内部の動作タイミングを再度検証する必要もないので、設計工数を削減することができる。
【００２２】
（６）本発明は、
半導体集積回路装置の設計製造に使用されるハードマクロであって、
少なくとも一つのリピータの機能を実現可能なセルを配置することができる大きさの空白領域が設けられているレイアウトパターンを有することを特徴とするハードマクロである。
【００２３】
（７）本発明は、
半導体集積回路装置の設計製造に使用されるハードマクロであって、
リピータの機能を実現可能な少なくとも一つのベーシックセルが配置されているベーシックセル領域が設けられているレイアウトパターンを有することを特徴とするハードマクロである。
【００２４】
（８）本発明は、
前記空白領域又は前記ベーシックセル領域は、
前記レイアウトパターンの中央付近の所定の領域に設けられていることを特徴とするハードマクロである。
【００２５】
中央付近の所定の領域は、レイアウトパターンの重心付近の領域であってもよい。例えば、レイアウトパターンが長方形状の場合であれば２つの対角線の交点付近の領域であってもよく、当該交点を含む領域であってもよい。
【００２６】
本発明によれば、ハードマクロの中央付近でリピータの機能を実現することができるので、ハードマクロの上を縦方向、横方向又は斜め方向に通過する配線のいずれに対しても配線遅延を効果的に改善することができる。
【００２７】
（９）本発明は、
上記のいずれかに記載された半導体集積回路装置の製造方法によって製造された半導体集積回路装置を含むことを特徴とするマイクロコンピュータである。
【００２８】
（１０）本発明は、
上記に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器である。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３０】
１．半導体集積回路装置の製造方法、半導体集積回路装置、ハードマクロ
図１は、本実施の形態のハードマクロのレイアウトパターンの第１の例を説明するための図である。
【００３１】
ハードマクロ（ハードＩＰ）１０のレイアウトパターンには、５つの空白領域１０Ｓ−１〜１０Ｓ−５が設けられている。空白領域１０Ｓ−１〜１０Ｓ−５は、少なくとも一つのリピータの機能を実現可能な大きさの空白領域である。ハードマクロ１０のレイアウトパターンの空白領域１０Ｓ−１〜１０Ｓ−５以外の領域には、ハードマクロの機能を実現するための多数の論理セル、論理セル間の配線、電源配線等が敷き詰められている。リピータセルの配置により配線ショートが生じなければ、論理セル間の配線や電源配線等の配線が空白領域１０Ｓ−１〜１０Ｓ−５を通過していてもよい。
【００３２】
図２は、本実施の形態のハードマクロのレイアウトパターンの第２の例を説明するための図である。
【００３３】
ハードマクロ（ハードＩＰ）１０のレイアウトパターンには、５つのベーシックセル領域１０Ｂ−１〜１０Ｂ−５が設けられている。ベーシックセル領域１０Ｂ−１〜１０Ｂ−５には、リピータの機能を実現可能な少なくとも一つのベーシックセルが配置されている。ハードマクロ１０のレイアウトパターンのベーシックセル領域１０Ｂ−１〜１０Ｂ−５以外の領域には、ハードマクロの機能を実現するための多数の論理セル、論理セル間の配線、電源配線等が敷き詰められている。ベーシックセルを使用して配線接続のみでリピータの機能を実現することができるのであれば、論理セル間の配線や電源配線等の配線がベーシックセル領域１０Ｂ−１〜１０Ｂ−５を通過していてもよい。
【００３４】
図３は、本実施の形態のハードマクロを使用して製造された半導体集積回路装置の構成例を説明するための図である。
【００３５】
半導体集積回路装置１００は、ハードマクロ１０と２つのブロック２０及び３０を含んで構成されている。ブロック２０は、２つのバッファ２２及び２４（他の論理セルでもよい）を含んで構成されている。また、ブロック３０は、２つのバッファ３２及び３４（他の論理セルでもよい）を含んで構成されている。半導体集積回路装置１００のレイアウトにおいて、例えば、ブロック２０とブロック３０の間にハードマクロ１０が配置されている場合、ハードマクロ１０の上に配線を通してバッファ２２の出力とバッファ３２の入力を接続したとしても配線が長くなる場合がある。配線が長くなると配線の寄生抵抗や寄生容量が増大するため、配線遅延が増大する。配線遅延を改善するために、バッファ２２とバッファ３２の間にはリピータ１２が挿入されており、バッファ２２及びバッファ３２とリピータ１２はそれぞれ配線４２及び５２で接続されている。配線４２及び５２をともに比較的短くすることにより、配線遅延を改善することができる。同様に、バッファ２４とバッファ３４の間にはリピータ１４が挿入されており、バッファ２４及びバッファ３４とリピータ１４はそれぞれ配線４４及び５４で接続されている。この２つのリピータ１２及び１４は、ハードマクロ１０のレイアウトパターンの空白領域又はベーシックセル領域において実現されている。
【００３６】
図４は、本実施の形態のハードマクロを使用する半導体集積回路装置の製造方法におけるリピータセルの挿入のためのフローチャートの例である。図５は、図４のフローチャートにおける処理を開始する前のレイアウト状態を示す図である。図６〜図１１は、図４のフローチャートにおける各ステップ（ステップＳ１０〜Ｓ２０）での処理が終了した後のレイアウト状態を説明するための図である。以下、図５〜図１１を参照しながら図４のフローチャートについて説明する。
【００３７】
まず、図４のリピータセル挿入フローを開始する前において、半導体集積回路装置１００のレイアウトパターン上には、何も配置されていない（図５参照）。なお、図５では半導体集積回路装置１００のレイアウトパターン上に何も配置されていないが、少なくともデジタルブロックが配置されていない状態であればよく、例えば、所定の電源配線のみ行われていたり、アナログブロックが配置されていても構わない。例えば、既にアナログブロックが配置されている場合は、デジタルブロックの配置領域についてのみ図４のフローを適用することができる。
【００３８】
まず、半導体集積回路装置１００のデジタルブロック配置領域にＲＯＷを作成する（ステップＳ１０）。例えば、設計者が、所定の自動配置ツールに対してＲＯＷ情報を設定してもよい。図６は、ＲＯＷを作成した後の半導体集積回路装置１００のレイアウトパターンを示している。図６において、列方向に沿った辺が長い長方形状のＲＯＷ１０１〜ＲＯＷ１２０は、セルを配置可能な領域であることを示しており、行方向に連続して順番に作成されている。ＲＯＷ１０１〜ＲＯＷ１２０は隣接して作成されていてもよいし、例えば、配線領域として使用するための所定の間隔を空けて作成されていてもよい。
【００３９】
次に、半導体集積回路装置１００のデジタルブロック配置領域のいずれかにハードマクロ１０を配置する（ステップＳ１２）。例えば、所定の自動配置ツールがデジタルブロック全体の接続情報に基づいてハードマクロ１０を自動配置してもよいし、設計者が所定の位置にハードマクロ１０を配置してもよい。図７は、ハードマクロを配置した後の半導体集積回路装置１００のレイアウトパターンを示している。図７において、ハードマクロ１０はＲＯＷ１０６〜１１５と重なって配置されている。ハードマクロ１０は、２つの空白領域１０Ｓ−１及び１０Ｓ−２を有している。
【００４０】
次に、ハードマクロの配置領域と重なっているＲＯＷを削除する（ステップＳ１４）。ハードマクロの配置領域に他のブロックのセルが配置されないようにするための処理である。例えば、設計者が、所定の自動配置ツールに対してＲＯＷ情報を削除するように設定してもよい。図８は、ハードマクロの配置領域と重なっているＲＯＷを削除した後の半導体集積回路装置１００のレイアウトパターンを示している。図８において、図７で説明したＲＯＷ１０６〜１１５のうちハードマクロ１０と重なっている部分が削除されている。その結果、例えば、ＲＯＷ１０６は２つの部分１０６−１と１０６−２に分割されている。ＲＯＷ１０７〜１１５についても同様にそれぞれ２つの部分に分割されている。
【００４１】
次に、ハードマクロの空白領域にＲＯＷを作成する（ステップＳ１６）。ハードマクロの空白領域をリピータセル又はベーシックセルの配置可能領域に設定するための処理である。例えば、設計者が、所定の自動配置ツールに対してＲＯＷ情報を設定してもよい。図９は、ハードマクロの空白領域にＲＯＷを作成した後の半導体集積回路装置１００のレイアウトパターンを示している。図９において、空白領域１０Ｓ−１及び１０Ｓ−２にそれぞれＲＯＷ１０９−３及び１１２−３が作成されている。ここで、ＲＯＷ１０９−３及び１１２−３は、ハードマクロ１０の外部において論理セル又はベーシックセルを自動配置するために作成されるＲＯＷ１０１〜１２０のいずれかと行方向の幅及び行方向の位置が同一となるように作成されていることが望ましい。図９において、ＲＯＷ１０９−３は、ＲＯＷ１０９−１及び１０９−２と行方向の幅及び行方向の位置が同一になるように作成されている。同様に、ＲＯＷ１１２−３は、ＲＯＷ１１２−１及び１１２−２と行方向の幅及び行方向の位置が同一となるように作成されている。従って、列方向のすべての配線について最小ピッチで配線することが可能となる。
【００４２】
また、ゲートアレイ方式で半導体集積回路装置１００を製造する場合は、空白領域を配置可能領域に設定するための処理として、空白領域にベーシックセルを自動配置するための配置枠を作成するようにしてもよい。図１２は、ＲＯＷ１０１〜１２０に作成されたベーシックセルの配置枠を示している。配置枠１３０は、所定の種類のベーシックセルと同一の形状及び大きさを有しており、ＲＯＷ１０１、１０３、１０５、１０７−１、１０７−２、１０９−１、１０９−２、１１１―１、１１１−２、１１３−１、１１３−２、１１５−１、１１５−２、１１７、１１９において、列方向に隣接して敷き詰められるように作成されている。配置枠１４０は配置枠１３０と同一の形状及び大きさを有する配置枠であるが、配置枠１３０に配置されるベーシックセルに対して配置枠１４０に配置されるベーシックセルをフリップさせるために、配置枠１３０と配置枠１４０の行方向の向きが逆の関係になっている。配置枠１４０は、ＲＯＷ１０２、１０４、１０６−１、１０６−２、１０８−１、１０８−２、１１０−１、１１０−２、１１２―１、１１２−２、１１４−１、１１４−２、１１６、１１８、１２０において、列方向に隣接して敷き詰められるように作成されている。配置枠１５０は、所定の種類のベーシックセルと同一の形状及び大きさを有しており、ＲＯＷ１０９−２において列方向に隣接して敷き詰められるように作成されている。同様に、配置枠１６０は、所定の種類のベーシックセルと同一の形状及び大きさを有しており、ＲＯＷ１１２−２において列方向に隣接して敷き詰められるように作成されている。ここで、配置枠１５０及び１６０は、ハードマクロ１０の外部においてベーシックセルを自動配置するための配置枠１３０及び１４０と同一の形状及び大きさを有する。さらに、配置枠１５０及び１６０は、配置枠１３０及び１４０のと列方向の位置が同一となるように作成されている。従って、行方向のすべての配線について最小ピッチで配線することが可能となる。
【００４３】
次に、ハードマクロの空白領域にリピータを自動配置する（ステップＳ１８）。ハードマクロの空白領域にスタンダードセルとして用意されているリピータセルを自動配置する処理であってもよいし、ハードマクロの空白領域にベーシックセルを自動配置し、ベーシックセルを使用して所定の配線層の配線接続でリピータの機能を実現する処理であってもよい。例えば、所定の自動配置ツールがデジタルブロック全体の接続情報及びハードマクロのレイアウト情報に基づいてベーシックセルを自動配置してもよい。ここで、ハードマクロ以外のデジタルブロックの配置領域にもセルの自動配置が行われるようにしてもよい。図１０は、ハードマクロの空白領域にリピータを自動配置した後の半導体集積回路装置１００のレイアウトパターンを示している。図１０において、空白領域１０Ｓ−１及び１０Ｓ−２にそれぞれ作成されたＲＯＷ１０９−３及び１１２−３にリピータ１２及び１４が配置されている。ここで、自動配置ツールによる自動配置を行う場合、タイミング制約を満たすために、同一のブロックに含まれるセルは比較的近い位置に集中して配置される傾向がある。例えば、図１０では、ブロック２０に含まれるセル及びブロック３０に含まれるセルは、ハードマクロ１０を挟んでそれぞれ近い位置に集中して配置されている。従って、図１０において、図３で説明したバッファ２２とバッファ３２を接続すると、配線をハードマクロ１０の上を通したとしても配線長が長くなり、配線遅延が大きくなってしまう。そのため、バッファ２２とバッファ３２を結ぶ直線上に位置する空白領域１０Ｓ−１に作成されたＲＯＷ１０９−３にリピータ１２が自動配置されている。同様の理由により、バッファ２４とバッファ３４を結ぶ直線上に位置する空白領域１０Ｓ−２に作成されたＲＯＷ１１２−３にリピータ１４が自動配置されている。
【００４４】
次に、自動配置したリピータに対して自動配線する（ステップＳ２０）。スタンダードセルとして用意されているリピータセルに対する自動配線処理であってもよいし、リピータの機能が実現されたベーシックセルに対する配線処理であってもよい。例えば、所定の自動配線ツールがデジタルブロック全体の接続情報及びレイアウト情報に基づいて自動配線処理を行ってもよい。ここで、ハードマクロ以外のデジタルブロックの配置領域においても自動配線が行われるようにしてもよい。図１１は、配置したリピータに対して自動配線した後の半導体集積回路装置１００のレイアウトパターンを示している。図１１において、図３で説明した通り、バッファ２２とリピータ１２は配線４２で接続されており、バッファ３２とリピータ１２は配線５２で接続されている。同様に、バッファ２４とリピータ１４は配線４４で接続されており、バッファ３４とリピータ１４は配線５４で接続されている。バッファ２２とバッファ３２の間にリピータ１２が挿入され、バッファ２４とバッファ３４の間にリピータ１４が挿入されることによって、配線遅延が改善される。
【００４５】
２．マイクロコンピュータ
図１３は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【００４６】
本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＲＯＭ７１０、ＲＡＭ７２０、ＭＭＵ７３０、ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＭＡコントローラ５７０、割り込みコントローラ５８０、通信制御回路５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置６６０、プリスケーラ６７０、クロック停止制御回路７４０及びそれらを接続する汎用バス６８０、専用バス７５０等、各種ピン６９０等を含む。
【００４７】
３．電子機器
図１４に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。
【００４８】
ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。
【００４９】
音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。
【００５０】
図１５（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。
【００５１】
図１５（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。
【００５２】
図１５（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。
【００５３】
本実施の形態のマイクロコンピュータを図１５（Ａ）〜図１５（Ｃ）の電子機器に組みむことにより、低価格でコストパフォーマンスの高い電子機器を短期間で提供することができる。
【００５４】
なお、本実施形態を利用できる電子機器としては、図１５（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。
【００５５】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【００５６】
例えば、図４のフローチャートでは、ステップＳ１４においてハードマクロの配置領域と重なっているＲＯＷを削除し、ステップＳ１６においてハードマクロの空白領域にＲＯＷを作成することにより、ハードマクロの空白領域を配置可能領域に設定しているが、これに限られない。例えば、ステップＳ１４をハードマクロの配置領域の全体を配置禁止領域に設定する処理を行うステップに変更し、ステップＳ１６をハードマクロの空白領域について配置禁止領域の設定を削除する処理を行うステップに変更してもよい。
【００５７】
また、図４のフローチャートでは、空白領域を有するハードマクロを使用する処理フローであるが、ベーシックセル領域を有するハードマクロを使用する処理フローに変形してもよい。例えば、ステップＳ１６及びＳ１８を、ハードマクロのベーシックセル領域に配置されているベーシックセルを使用してリピータの機能を実現するように所定の配線層で配線接続を行うステップに変更してもよい。なお、この場合は、ハードマクロのベーシックセル領域に配置されているベーシックセルと同種類のベーシックセルを使用してハードマクロの外部のデジタルブロックの論理を実現するのが望ましい。また、ステップＳ１２において、ハードマクロのベーシックセル領域に配置されているベーシックセルの行方向の位置が、ハードマクロの外部においてベーシックセルを自動配置するために作成されるＲＯＷのいずれかと同一となるようにハードマクロを配置するのが望ましい。さらに、ステップＳ１２において、ハードマクロのベーシックセル領域に配置されているベーシックセルがハードマクロの外部のベーシックセルのいずれかと列方向の位置が同一となるようにハードマクロを配置するのが望ましい。
【００５８】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００５９】
【図１】本実施の形態のハードマクロのレイアウトパターンの第１の例を説明するための図。
【図２】本実施の形態のハードマクロのレイアウトパターンの第２の例を説明するための図。
【図３】本実施の形態のハードマクロを使用して製造された半導体集積回路装置の構成例を説明するための図。
【図４】本実施の形態のハードマクロを使用する半導体集積回路装置の製造方法におけるリピータセルの挿入のためのフローチャートの例。
【図５】図４のフローチャートにおける処理を開始する前のレイアウト状態を示す図。
【図６】ＲＯＷを作成した後の半導体集積回路装置のレイアウトパターンを示す図。
【図７】ハードマクロを配置した後の半導体集積回路装置のレイアウトパターンを示す図。
【図８】ハードマクロの配置領域と重なっているＲＯＷを削除した後の半導体集積回路装置のレイアウトパターンを示す図。
【図９】ハードマクロの空白領域にＲＯＷを作成した後の半導体集積回路装置のレイアウトパターンを示す図。
【図１０】ハードマクロの空白領域にリピータを自動配置した後の半導体集積回路装置のレイアウトパターンを示す図。
【図１１】配置したリピータに対して自動配線した後の半導体集積回路装置のレイアウトパターンを示す図。
【図１２】ＲＯＷに作成されたベーシックセルの配置枠を示す図。
【図１３】本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【図１４】マイクロコンピュータを含む電子機器のブロック図の一例を示す。
【図１５】図１５（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。
【符号の説明】
【００６０】
１０  ハードマクロ、１０Ｓ−１〜５  空白領域、１０Ｂ−１〜５  ベーシックセル領域、１２  リピータ、１４  リピータ、２０  ブロック、２２  バッファ（論理セル）、２４  バッファ（論理セル）、３０  ブロック、３２  バッファ（論理セル）、３４  バッファ（論理セル）、４２  配線、４４  配線、５２  配線、５４  配線、１００  半導体集積回路装置、１０１〜１２０  ＲＯＷ、１０６−１〜１１５−１  ＲＯＷ、１０６−２〜１１５−２  ＲＯＷ、１０９−３  ＲＯＷ、１１２−３  ＲＯＷ、１３０  ベーシックセル、１４０  ベーシックセル、１５０  ベーシックセル、１６０  ベーシックセル、５１０  ＣＰＵ、５２０  キャッシュメモリ、５３０  ＬＣＤコントローラ、５４０  リセット回路、５５０  プログラマブルタイマ、５６０  リアルタイムクロック（ＲＴＣ）、５７０  ＤＭＡコントローラ兼バスＩ／Ｆ、５８０  割り込みコントローラ、５９０  通信制御回路（シリアルインターフェース）、６００  バスコントローラ、６１０  Ａ／Ｄ変換器、６２０  Ｄ／Ａ変換器、６３０  入力ポート、６４０  出力ポート、６５０  Ｉ／Ｏポート、６６０  クロック発生装置（ＰＬＬ）、６７０  プリスケーラ、６８０  汎用バス、６９０  各種ピン、７００  マイクロコンピュータ、７１０  ＲＯＭ、７２０  ＲＡＭ、７３０  ＭＭＵ、７４０  クロック停止制御回路、７５０  専用バス、８００  電子機器、８１０  マイクロコンピュータ（ＡＳＩＣ）、８２０  入力部、８３０  メモリ、８４０  電源生成部、８５０  ＬＣＤ、８６０  音出力部、９５０  携帯電話、９５２  ダイヤルボタン、９５４  ＬＣＤ、９５６  スピーカ、９６０  携帯型ゲーム装置、９６２  操作ボタン、９６４  十字キー、９６６  ＬＣＤ、９６８  スピーカ、９７０  パーソナルコンピュータ、９７２  キーボード、９７４  ＬＣＤ、９７６  音出力部
【図１】
2008251599.tif 000003
【図２】
2008251599.tif 000004
【図３】
2008251599.tif 000005
【図４】
2008251599.tif 000006
【図５】
2008251599.tif 000007
【図６】
2008251599.tif 000008
【図７】
2008251599.tif 000009
【図８】
2008251599.tif 000010
【図９】
2008251599.tif 000011
【図１０】
2008251599.tif 000012
【図１１】
2008251599.tif 000013
【図１２】
2008251599.tif 000014
【図１３】
2008251599.tif 000015
【図１４】
2008251599.tif 000016
【図１５】
2008251599.tif 000017