(57)【要約】【課題】ボンディングワイヤレス構造の半導体装置において、接続手段となる金属板と半導体チップの電極層を電気的に接続する際にプリフォーム材を採用するため、プリフォーム材と第１電極層との接合部に多層金属層を設ける必要がある。ところが多層金属層において、電気的特性バラツキや、温度サイクル試験等での特性変動が発生する問題があった。【解決手段】多層金属層の、最下層（半導体チップの電極層に接する第１金属層）であるチタンを主材料とする金属層を電子衝撃加熱蒸着法により形成し、その膜厚を１０００Åとする。これにより、従来構造と比較してＴｉ層の膜質が良好になり、多層金属層での電気的特性バラツキや特性変動を極小化できる。【選択図】    図１
2008227286.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一主面に電極層が設けられた半導体チップと、
前記電極層上に設けられる多層金属層と、
金属板により構成され、前記多層金属層上にプリフォーム材により固着された接続手段と、
を具備し、
前記多層金属層は、
膜厚が４００Å〜２０００Åのチタンを主材料とする第１金属層、
膜厚が１００Å〜１０００Åのニッケルを主材料とする第２金属層、
膜厚が５００Å〜２０００Åの銅又はクロムからなる第３金属層
をこの順で積層することを特徴とする半導体装置。
【請求項２】
前記電極層は、アルミニウム層あるいはシリコン含有のアルミニウム層であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１金属層は、チタンまたはボロン含有のチタンであることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第２金属層は、ニッケル、リン含有のニッケル、ボロン含有のニッケルのいずれかであることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記第４金属層は、金、パラジウム、白金のいずれかであることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記接続手段は、金属板であることを特徴とする請求項１に記載の半導体装置。
【請求項７】
半導体チップとなる半導体基板の第１主面に電極層を形成する工程と、
該電極層上に、電子衝撃加熱蒸着法により膜厚が４００Å〜２０００Åのチタンを主材料とする第１金属層を形成する工程と、
該第１金属層上に、電子衝撃加熱蒸着法により膜厚が１００Å〜１０００Åのニッケルを主材料とする第２金属層を形成する工程と、
該第２金属層上に、抵抗加熱蒸着法により膜厚が５００Å〜２０００Åの銅又はクロムからなる第３金属層を形成する工程と、
該第３金属層上に、抵抗加熱蒸着法により膜厚が６００Å〜２０００Åの金又はパラジウム又は白金からなる第４金属層を形成する工程と、
前記半導体基板の第２主面に他の電極層を形成する工程と、
前記第４金属層上にプリフォーム材を塗布して金属板からなる接続手段を固着する工程と、
を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に係り、特にワイヤレス構造において半導体チップとプリフォーム材との接合部の信頼性を向上させた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体チップの電極を外部に導出する接続手段として、金属細線（ボンディングワイヤ）を用いない、いわゆるボンディングワイヤレス構造の半導体装置が知られている（例えば特許文献１参照。）。
【０００３】
図１１は、従来のボンディングワイヤレス構造（以下ワイヤレス構造）の半導体装置の一例を示す。図１１（Ａ）は平面図であり、図１１（Ｂ）は、図１１（Ａ）のｂ−ｂ線の断面図であり、図１１（Ｃ）は電極部分の拡大断面図である。尚図１１（Ａ）（Ｃ）では樹脂層を省略している。
【０００４】
図１１（Ａ）（Ｂ）を参照して、半導体チップ２０１は、例えばＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）やダイオードやバイポーラトランジスタなどであり、ここではＭＯＳＦＥＴの場合を例に示す。半導体チップ２０１の一主面側には、アルミニウム合金等などにより表面電極２０２が設けられる。リードフレーム２２０は、銅を素材とした打ち抜きフレームであり、このフレームのヘッダー２２１上に例えば半田あるいはＡｇペーストよりなるプリフォーム材２０４で半導体チップ２０１が固着される。半導体チップ２０１の他の主面は裏張金属層により裏面電極２０５が形成される。ヘッダー２２１と連続するリード２２５はドレイン端子として外部に導出する。
【０００５】
表面電極２０２上には、プリフォーム材（例えば半田）２０４との抵抗を下げ、且つ接着性を向上させるためＴｉ−Ｎｉ−Ｃｕ−Ａｕの多層金属層２０３が設けられ、プリフォーム材２０４により金属板２２７が固着される。金属板２２７は、ソース端子として外部に導出する。また、同様に一主面側に金属板２２６が固着してゲート端子として外部に導出する。
【０００６】
半導体チップ２０１、リードフレーム２２０および金属板２２６、２２７は金型およびトランスファーモールドで樹脂封止され、樹脂層２０８はパッケージ外形を構成する。
【０００７】
図１１（Ｃ）を参照して、多層金属層２０３は、表面電極（Ａｌ層）２０２上に形成される。多層金属層２０３は、下層（表面電極２０２）側から、チタン（Ｔｉ）層２０３ａ、ニッケル（Ｎｉ）層２０３ｂ、銅（Ｃｕ）層２０３ｃ、金（Ａｕ）層２０３ｄを連続して堆積したものである。Ｔｉ層２０３ａは電子衝撃加熱蒸着法により例えば１００Åの膜厚に形成され、Ｎｉ層２０３ｂは電子衝撃加熱蒸着法により例えば２００Åの膜厚に形成され、Ｃｕ層２０３ｃは抵抗加熱蒸着法により例えば１５００Åの膜厚に形成され、Ａｕ層２０３ｄが抵抗加熱蒸着法により例えば６２５Åの膜厚に形成される。
【特許文献１】特開２００３−２２９４６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のワイヤレス構造の半導体装置において、半導体チップの種類（ＭＯＳＦＥＴ、バイポーラトランジスタ、ダイオード、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）など）によらず、電気的特性（例えば順方向電圧特性、オン抵抗不良、順方向電流）バラツキや、温度サイクル試験前後の特性変動などが多発する不良が発生した。
【０００９】
実験の結果、電気的特性のバラツキは、半導体チップ２０１とプリフォーム材２０４（半田）との接合部となる、多層金属層２０３の抵抗値のバラツキに起因するものであり、また特性変動は、温度サイクル試験の前後において多層金属層２０３の応力が変動することに起因するものであることがわかった。
【００１０】
抵抗値バラツキに起因する特性バラツキは歩留まりの低下を引き起こす問題がある。また、応力に起因する特性変動は、接合強度の低下と共に例えば順方向電圧特性などの初期特性の変動も発生し、信頼性の低下を招く問題がある。
【課題を解決するための手段】
【００１１】
本発明はかかる課題に鑑みてなされ、第１に、半導体基板の一主面に電極層が設けられた半導体チップと、前記電極層上に設けられる多層金属層と、金属板により構成され、前記多層金属層上にプリフォーム材により固着された接続手段と、を具備し、前記多層金属層は、膜厚が４００Å〜２０００Åのチタンを主材料とする第１金属層、膜厚が１００Å〜１０００Åのニッケルを主材料とする第２金属層、膜厚が５００Å〜２０００Åの銅又はクロムからなる第３金属層をこの順で積層することにより解決するものである。
【００１２】
第２に、半導体チップとなる半導体基板の第１主面に電極層を形成する工程と、該電極層上に、電子衝撃加熱蒸着法により膜厚が４００Å〜２０００Åのチタンを主材料とする第１金属層を形成する工程と、該第１金属層上に、電子衝撃加熱蒸着法により膜厚が１００Å〜１０００Åのニッケルを主材料とする第２金属層を形成する工程と、該第２金属層上に、抵抗加熱蒸着法により膜厚が５００Å〜２０００Åの銅又はクロムからなる第３金属層を形成する工程と、該第３金属層上に、抵抗加熱蒸着法により膜厚が６００Å〜２０００Åの金又はパラジウム又は白金からなる第４金属層を形成する工程と、前記半導体基板の第２主面に他の電極層を形成する工程と、前記第４金属層上にプリフォーム材を塗布して金属板からなる接続手段を固着する工程とを具備することにより解決するものである。
【発明の効果】
【００１３】
本実施形態によれば、第１に、ワイヤレス構造の半導体装置において、電気的特性のバラツキと、温度サイクル試験等における特性変動の極小化を実現し、信頼性を向上させることができる。
【００１４】
電気的特性バラツキの極小化として、例えば、耐圧が１５Ｖのショットキーバリアダイオードにおける順方向電圧ＶＦ値を２．０Ａにおいて従来構造と比較した場合、バラツキの標準偏差（σ）の三倍（３σ）が９０％低減（１０％にまで低減）した。すなわち、電気的特性バラツキの極小化により、歩留まりを大幅に改善することができる。
【００１５】
また、特性変動の極小化として、例えば温度サイクル試験において、従来構造で発生していた特性変動が発生せず、信頼性を大幅に向上させることができる。
【発明を実施するための最良の形態】
【００１６】
図１〜図１０を参照して、本発明の半導体装置について、ショットキーバリアダイオード（Schottky  barrier  diode；以下ＳＢＤ）を例に説明する。
【００１７】
図１は、半導体装置１００の一例を示す図であり、図１（Ａ）は斜視図、図１（Ｂ）はａ−ａ線の断面図、図１（Ｃ）は、電極部分の拡大断面図である。尚、図１（Ａ）（Ｃ）では樹脂層を省略している。
【００１８】
本発明の半導体装置１００は、半導体チップ１と、多層金属層６と、プリフォーム材８と、接続手段１５と、から構成される。
【００１９】
図１（Ａ）および（Ｂ）を参照して、半導体チップ１は、例えばｎ＋型半導体基板上にｎ−型半導体層を積層し、該ｎ−型半導体層表面とショットキー接合を形成するショットキー金属層（例えば、チタン（Ｔｉ）やモリブデン（Ｍｏ）など）が設けられたＳＢＤである。
【００２０】
半導体基板の一主面側には第１電極層３が設けられる。第１電極層３は、ショットキー金属層（ここでは不図示）上に設けられたアノード電極である。第１電極層３は、例えば２μｍ〜３μｍ程度の膜厚のアルミニウム（Ａｌ）層またはシリコン（Ｓｉ）含有のアルミニウム層である。
【００２１】
また半導体基板の他の主面には金属蒸着により第２電極（裏張電極）層７が設けられる。第２電極層７は例えば、Ｔｉ−ニッケル（Ｎｉ）−金（Ａｕ）層（それぞれの厚みは５００Å−５０００Å−５００Å）であり、ここではカソード電極となる。
【００２２】
第１電極層３上には、例えば窒化膜などの絶縁膜４が設けられ、絶縁膜４の所望の位置を開口される。絶縁膜４の開口部から露出した第１電極層３はパッド部Ｐとなる。
【００２３】
多層金属層６は、第１電極層３のパッド部Ｐ上に設けられ、下層（第１電極層３側）から、Ｔｉを主材料とする第１金属層、Ｎｉを主材料とする第２金属層、銅（Ｃｕ）又はクロム（Ｃｒ）からなる第３金属層、金（Ａｕ）又はパラジウム（Ｐｄ）又は白金（Ｐｔ）からなる第４金属層により構成される。
【００２４】
半導体チップ１は支持基板１０に実装される。支持基板は例えばリードフレーム１０である。リードフレーム１０は、カソード端子１０２、アノード端子１０３を有する銅を素材とした打ち抜きフレームであり、このフレームのヘッダー１０１上に、半田あるいはＡｇペーストよりなるプリフォーム材９で、ＳＢＤの半導体チップ（ベアチップ）１が固着される。これによりＳＢＤの第２電極層７とカソード端子１０２が電気的に接続される。
【００２５】
図１（Ｂ）および（Ｃ）を参照して、多層金属層６（第４金属層６４）表面にはプリフォーム材８が塗布され、例えばＣｕの金属板などによる接続手段１５が固着する。
【００２６】
プリフォーム材８は半田（鉛（Ｐｂ）／スズ（Ｓｎ）層）、又は鉛フリー半田（例えば銀（Ａｇ）／Ｓｎ層、Ａｇ／Ｃｕ層、Ａｇ／Ａｕ層）である。
【００２７】
接続手段１５はアノード端子となるリードフレーム１０３と接続し、第１電極層（アノード電極）３とアノード端子１０３とを電気的に接続する。尚、接続手段１５をそのまま延在し、アノード端子として外部に導出してもよい。
【００２８】
ＳＢＤの半導体チップ１と、リードフレーム１０、接続手段１５は金型およびトランスファーモールドで樹脂封止され、樹脂層１６はパッケージ外形を構成する。
【００２９】
このように、半導体チップ１とリードフレーム１０の接続にボンディングワイヤを用いず、接続手段１５等の金属板により電気的接続を実現するワイヤレス構造の半導体装置１００は、ボンディングワイヤ自体の抵抗が半導体チップの抵抗に加算されないため、素子の特性を妨げず、ロスの少ない半導体装置を実現できる。
【００３０】
ところで、接続手段１５を第１電極層３と接続する際には、半田等のプリフォーム材８を用いる必要がある。またプリフォーム材８と第１電極層３との接合性を確保し、侵食を防止するために、第１電極層３上に所望の金属による多層金属層６を配置する必要がある。
【００３１】
図１（Ｃ）を参照して本実施形態の多層金属層について詳述する。
【００３２】
多層金属層６は、第１電極層３であるＡｌ層との密着性を良好にするために、最下層（第１電極層３側）の第１金属層６１としてＴｉを主材料とする金属層を設ける。Ｔｉを主材料とする金属層とは、Ｔｉ（ピュアＴｉ）層またはボロン（Ｂ）含有のＴｉ層である。第１金属層６１は、電子衝撃加熱蒸着法により形成され、膜厚４００Å〜２０００Å（例えば１０００Å）である。
【００３３】
本実施形態の第１金属層６１は、従来構造における第１金属層２０３ａ（図１０（Ｃ）参照）の約１０倍の膜厚を採用する。膜厚を厚くすることにより、第１金属層６１の成膜状態を良好にできる。従って、半導体チップ１の第１電極層３と、プリフォーム材８との接合部となる多層金属層６における、抵抗値バラツキを低減することができ、半導体装置１００の電気的特性のバラツキを極小化できる。
【００３４】
また、第１金属層６１を厚く形成することにより、多層金属層６における応力も緩和でき、例えば半導体装置１００の温度サイクル試験の前後における特性（例えば順方向電圧特性）変動を極小化し、信頼性を向上させることができる。
【００３５】
第１金属層６１上には、第２金属層６２として、プリフォーム材８の侵入（侵食）を防止し、プリフォーム材８との接合性を考慮してＮｉを主材料とする金属層を設ける。この金属層は、Ｎｉ（ピュアＮｉ）層またはリン（Ｐ）含有のＮｉ層またはＢ含有のＮｉ層である。第２金属層６２は、電子衝撃加熱蒸着法により形成され、膜厚１００Å〜１０００Å（例えば２００Å）である。
【００３６】
第２金属層６２上には、第３金属層６３として、プリフォーム材８の広がり抑制と、プリフォーム材８の侵入防止、および接合性等を考慮してＣｕ層またはＣｒ層が設けられる。第３金属層６３は、抵抗加熱蒸着法により形成され、膜厚５００Å〜２０００Å（例えば１５００Å）である。
【００３７】
第３金属層６３上には、第４金属層６４として、プリフォーム材８との濡れ性・接合性を良好とし、第３金属層６３の酸化を防止する金属層を設ける。第４金属層６４は、抵抗加熱蒸着法により形成されたＡｕ層、またはＰｄ層、またはＰｔ層であり、膜厚６００Å〜２０００Å（例えば１０００Å）である。
【００３８】
本実施形態では、上記の第１金属層６１から第４金属層６３の膜厚は、各金属層を因子とし、各因子の厚みを水準値とするＬ９直交表（田口メソッド）を用いた実験を行い、選択した最適値について再現性を確認して決定したものであり、以下これらについて説明する。
【００３９】
まず、図２には、本実施形態の多層金属層６の膜厚を選択するための、田口メソッドを用いた実験の結果を示す。
【００４０】
図２は多層金属層６の抵抗値について３水準系（Ｌ９）直交表を用いて実験を行った場合の抵抗の要因効果図であり、縦軸が抵抗のＳＮ比［ｄＢ］であり、横軸が第１金属層６１〜第４金属層６４の膜厚である。また多層金属層６の抵抗値は、第１金属層６１〜第４金属層６４の積層方向における抵抗値である。
【００４１】
この場合、ＳＮ比が０ｄＢに近いものが望ましい。また図２より、第１金属層（Ｔｉ層）６１の要因効果量（変化量）が他の膜と比較すると顕著である。一般には金属膜の積層方向の膜厚が厚くなると、抵抗値が増加する傾向にあるが、図２より、本実施形態の多層金属層６の構成では特に、第１金属層（Ｔｉ層）６１の膜厚を厚くすることが、多層金属層６の抵抗値のバラツキの極小化に寄与することがわかる。
【００４２】
そこで本実施形態では、第１金属層６１の膜厚を従来構造（１００Å）より厚くし、４００Å〜２０００Å（例えば１０００Å）とした。また、第２金属層（Ｎｉ層）６２の膜厚に１００Å〜１０００Å（例えば２００Å）、第３金属層（Ｃｕ層）６３の膜厚に５００Å〜２０００Å（例えば１５００Å）、第４金属層（Ａｕ層）６４の膜厚に６００Å〜２０００Å（例えば１０００Å）を採用した。
【００４３】
次に、各金属層の膜厚についての再現性を検証した結果を説明する。
【００４４】
図３は、第１金属層（Ｔｉ層）６１の膜厚と多層金属層６の積層方向の抵抗値の関係を示す図である。
【００４５】
図３では、第１金属層（Ｔｉ層）６１の膜厚が異なる複数の多層金属層６（横軸）について抵抗値［Ω］（縦軸）を測定した結果を示す。第１金属層（Ｔｉ層）については、従来と同等の１００Åと、その１０倍の１０００Åの厚みについて比較した。これにより、第１金属層（Ｔｉ層）６１の膜厚は１００Åの場合より１０００Åの方が抵抗値そのものが低くなっていることがわかる。
【００４６】
これは、第１金属層（Ｔｉ層）６１が１０００Åの場合に、下層の第１電極層（Ａｌ層）の自然酸化膜（１０Å〜５０Å程度）を十分に低減し、上層の第２金属層（Ｎｉ層）６２と十分に反応させることができるためと考えられる。
【００４７】
図４は、第１金属層（Ｔｉ）６１の厚みと、温度サイクル試験の前後における順方向電圧特性との関係を示す図である。第１金属層（Ｔｉ層）６１の膜厚が異なる多層金属層６を有する複数のウエハ（横軸）について２．０Ａにおいて順方向電圧ＶＦ値を測定した結果である。ウエハａ、ウエハｂはそれぞれ第１金属層６１の膜厚が１００Åであり、ウエハｃ、ウエハｄはそれぞれ第１金属層６１の膜厚が１０００Åである。
【００４８】
また破線が温度サイクル試験前の順方向電圧ＶＦ値であり、実線が温度サイクル試験後の順方向電圧ＶＦ値である。温度サイクル試験は、Ｔａ＝−５５℃〜１２５℃で５０サイクル行った。また、順方向電圧ＶＦ値は、図１に示す半導体装置１００について測定した結果である。
【００４９】
これによると、第１金属層（Ｔｉ層）６１の膜厚が１００Å（ウエハａ、ｂ）の場合、温度サイクル試験の前後で順方向電圧ＶＦ値が大きく変動しているのに対し、第１金属層６１の膜厚が１０００Å（ウエハｃ、ｄ）では、温度サイクル試験の前後での変動がほとんどみられない。
【００５０】
温度サイクル試験における特性変動がないということは、熱応力に対する強度が大きいことを意味し、多層金属層６（および第１電極層３）部分での信頼性を向上させることができる。
【００５１】
この場合、第２金属層（Ｎｉ層）６２および第３金属層（Ｃｕ層）６３、第４金属層（Ａｕ層）６４については、それぞれ２００Å、１５００Å、１０００Åであり、多層金属層６（ウエハａ〜ｄ）間で同一条件である。すなわち、第１金属層（Ｔｉ層）６１を厚く（１０００Å程度）するだけで、温度サイクル試験における特性変動の極小化が可能となり、多層金属層６および第１電極層３部分での応力緩和を実現できる。
【００５２】
次に、図５を参照して、第１電極層（Ｔｉ層）６１の膜厚と順方向電圧のバラツキの関係について説明する。
【００５３】
図５は、第１金属層（Ｔｉ層）６１の膜厚が異なる複数の多層金属層６（横軸）について、順方向電圧バラツキとして３σ（標準偏差σの三倍）を求めた結果である。ウエハａ〜ウエハｄは、図４の場合と同様である。
【００５４】
これによると、第１金属層（Ｔｉ層）６１の膜厚が１００Å（例えばウエハｂ）の場合、順方向電圧の３σが０．０７１であるのに対し、第１金属層６１の膜厚が１０００Å（ウエハｃ、ｄ）では、順方向電圧の３σが０．００６となっており、３σが９０％低減（１０％にまで低減）した。
【００５５】
この場合も、第２金属層（Ｎｉ層）６２、第３金属層（Ｃｕ層）６３、第４金属層（Ａｕ層）については、多層金属層６（ウエハａ〜ｄ）間で同一条件である。すなわち、第１金属層（Ｔｉ層）６１を厚く（１０００Å程度）するだけで、順方向電圧のバラツキ（３σ）を９０％と大幅に低減することができる。
【００５６】
次に、第４金属層（Ａｕ層）６４の膜厚について説明する。図２の要因効果図によれば、第４金属層（Ａｕ層）６４の膜厚も厚い方が望ましく、本実施形態では６００Å〜２０００Å（例えば１０００Å）を採用する。
【００５７】
図６は、第１金属層６１〜第４金属層６４の構成がそれぞれ異なる多層金属層６を有するウエハｅ、ｆ、ｇについて、オージェ電子分光分析装置により多層金属層６を分析（オージェ分析）した結果を示す。
【００５８】
図６（Ａ）は第４電極層（Ａｕ層）６４の膜厚が２００Åのウエハｅについての分析結果であり、図６（Ｂ）は第４電極層（Ａｕ層）６４の膜厚が５００Åのウエハｆについての分析結果であり、図６（Ｃ）は第４電極層（Ａｕ層）６４の膜厚が１０００Åのウエハｇについての分析結果である。
【００５９】
また、各ウエハは、一主面に多層金属層６を形成後、他の主面に第２電極（裏張電極）層７が設けられた状態で測定した。また、各ウエハから抽出した半導体チップを実装して順方向電圧を測定し、そのバラツキ（３σ）を求めた結果も合わせて示す。
【００６０】
尚、これらのウエハｅ、ｆ、ｇは、第１金属層６１〜第３金属層６３の構成（厚み）がそれぞれ異なっているが、ウエハの状態で最表面となる第４金属層６４についての検討であり、下層の金属層の膜厚が異なることによる影響は少ない。
【００６１】
オージェ電子分光法は、試料表面に電子線を照射した際、試料表面から放出される元素固有の電子（オージェ電子）によって構成元素を知る極表面の元素分析法であり、各図において縦軸が各金属層の元素の放出量（強度）であり、横軸がスパッタ時間である。すなわちスパッタ時間０の位置が各ウエハ（多層金属層６）の最表面の構成元素の存在を示し、スパッタ時間が経過するにつれ、下層の構成元素が現れることを示している。
【００６２】
図６（Ａ）を参照して、第４金属層６４が薄い（２００Å）場合、分析当初から（すなわち最表面での）第３電極層６３であるＣｕの析出量が最も多く、スパッタ時間が５分以下の最表面付近において最表面であるはずの第４金属層（Ａｕ層）６４の析出量は非常に少ないことがわかる。
【００６３】
これは、第２電極（裏張電極）層形成時の輻射熱により、多層金属層６のうち第３金属層６３であるＣｕが、最表面に析出したことを示している。つまり、第４金属層（Ａｕ層）６４が薄い場合には、その下層の第３金属層（Ｃｕ層）６３が析出し、結果として順方向電圧バラツキ（３σ）が０．１４１となっている。
【００６４】
またＣｕの最表面への析出は、半導体チップを実装する際、プリフォーム材（半田）の濡れ性が悪くなり、応力集中が発生する問題にもなる。
【００６５】
図６（Ｂ）は、第４金属層６４が図６（Ａ）より厚く、５００Åの場合である。この場合、最表面付近（スパッタ時間が２分以下）では、第４金属層（Ａｕ層）６４と第３金属層（Ｃｕ層）６３の析出量が同等である。
【００６６】
第４金属層６４が５００Åであっても、第３金属層６３の析出が見られる。この結果、図６（Ａ）より小さいものの順方向電圧バラツキ（３σ）は０．０３３である。
【００６７】
図６（Ｃ）は、第４金属層６４が１０００Åの場合である。この場合、最表面付近（スパッタ時間が５分以下）では、第４金属層（Ａｕ層）６４の放出量が最も多く、その後第３金属層（Ｃｕ層）６３の放出量が多くなる。
【００６８】
つまり、この場合は最表面に第３金属層６３であるＣｕの析出量はほとんどないと言え、この結果、順方向電圧バラツキ（３σ）も０．００３と非常に小さくなっている。
【００６９】
更に、Ｃｕ層の最表面への析出が抑制できるので、半導体チップの実装時にプリフォーム材（半田）の濡れ性の悪化による応力集中を回避できる。
【００７０】
つまり、第４金属層（Ａｕ層）６４は６００Å以上であることが望ましく、１０００Å程度が好適である。
【００７１】
ここで、第４金属層６４をより厚くすることで、Ｃｕの析出を抑制し、順方向電圧バラツキも低減できると予測される。しかし上記の如く、順方向電圧バラツキとしては１０００Å程度の膜厚で十分であり、Ａｕ層を必要以上に厚くするとコストも増加する。従って本実施形態の第４金属層６４の膜厚は、６００Å以上（好適には１０００Å）であればよく、それ以上の膜厚の場合はコスト等を考慮し、例えば２０００Åなどの膜厚を適宜選択する。
【００７２】
このように、第１金属層６１の膜厚および第４金属層６４の膜厚を厚くすることによって、抵抗値バラツキを極小化し、順方向電圧バラツキを低減することができる。
【００７３】
再び図４を参照して、第１金属層６１〜第４金属層６４を積層した多層金属層６としての特性について説明する。
【００７４】
図４において、ウエハｃとウエハｄは、本実施形態の一例となる多層金属層６を有する。すなわち、第１金属層（Ｔｉ層）６１の膜厚が１０００Å、第２金属層（Ｎｉ層）６２の膜厚が２００Å、第３金属層（Ｃｕ層）６３の膜厚が１５００Å、第４金属層（Ａｕ層）６４の膜厚が１０００Åである。
【００７５】
すなわち、本実施形態の多層金属層６は、温度サイクル試験の前後における順方向電圧ＶＦの値の変動がほとんどないことがわかる。
【００７６】
従って、多層金属層６（および第１電極層３）での応力を緩和できるので、接続手段１５と多層金属層６間のストレスについても安定した条件であるといえる。
【００７７】
図７から図１０を参照して本発明の半導体装置１００の製造方法について説明する。
【００７８】
本発明の半導体装置の製造方法は、半導体チップとなる半導体基板の第１主面に電極層を形成する工程と、電極層上に、電子衝撃加熱蒸着法により膜厚が４００Å〜２０００Åのチタンを主材料とする第１金属層を形成する工程と、第１金属層上に、電子衝撃加熱蒸着法により膜厚が１００Å〜１０００Åのニッケルを主材料とする第２金属層を形成する工程と、第２金属層上に、抵抗加熱蒸着法により膜厚が５００Å〜２０００Åの銅又はクロムからなる第３金属層を形成する工程と、第３金属層上に、抵抗加熱蒸着法により膜厚が６００Å〜２０００Åの金又はパラジウム又は白金からなる第４金属層を形成する工程と、半導体基板の第２主面に他の電極層を形成する工程と、第４金属層上にプリフォーム材を塗布して金属板からなる接続手段を固着する工程と、から構成される。
【００７９】
第１工程（図７）：半導体チップとなる半導体基板の第１主面に電極層を形成する工程。
【００８０】
まず半導体チップとなる半導体基板ＳＢを準備する。半導体基板ＳＢは、例えばｎ＋型シリコン半導体基板１１に、ｎ−型半導体層１２が積層された構造である。半導体基板ＳＢの第１主面に絶縁膜１３を設け、絶縁膜１３の開口部を介してｎ−型半導体層１２表面とショットキー接合を形成するショットキー金属層２（例えばチタン（Ｔｉ）、モリブデン（Ｍｏ）等）を設ける。
【００８１】
次にショットキー金属層２上に、これと接続する第１電極層３を設ける。第１電極層３は、例えばスパッタ法により形成された例えばアルミニウム（Ａｌ層）であり、膜厚は一例として２．５μｍである。
【００８２】
第２工程（図８（Ａ））：電極層上に、電子衝撃加熱蒸着法により膜厚が４００Å〜２０００Åのチタンを主材料とする第１金属層を形成する工程。
【００８３】
図８においては、第１電極層３部分の拡大断面図を示す。
【００８４】
第１電極層３上には、Ａｌ層の耐酸化性、耐湿性等を考慮して絶縁膜４を形成する。絶縁膜４は、例えば窒化膜であり、８００℃、２時間程度のＣＶＤ法により厚さ６０００Å〜８０００Å程度の膜厚で堆積される。その後、絶縁膜４上にレジスト５を設け、所望の位置を開口する。そして、フォトリソグラフィ技術によりレジスト５をマスクとして、絶縁膜４の一部を除去する。絶縁膜４の開口部に露出した第１電極層３は、後の工程で接続手段（金属板）と電気的な接続をするパッド部Ｐとなる。
【００８５】
そしてパッド部Ｐ上に、多層金属層を構成する第１金属層６１を形成する。すなわち、レジスト５をそのままに、全面に電子衝撃加熱蒸着法によってチタンを主材料とする第１金属層６１を形成する。第１金属層６１は、Ａｌ層との接着性等を考慮して、チタン（Ｔｉ（ピュアＴｉ））またはボロン（Ｂ）含有のＴｉを採用する。第１金属層６１の膜厚は４００Å〜２０００Åであり、例えば１０００Åである。
【００８６】
また、従来構造と比較して１０倍程度の厚い膜厚にすることにより、第１金属層６１の膜質を良好にすることができる。従ってプリフォーム材と第１電極層３との接合部となる多層金属層における、電気的特性バラツキや、温度サイクル試験等での特性変動を回避することができる。
【００８７】
第３工程（図８（Ｂ））：第１金属層上に、電子衝撃加熱蒸着法により膜厚が１００Å〜１０００Åのニッケルを主材料とする第２金属層を形成する工程。
【００８８】
レジスト５はそのままに、第１金属層６１上に、後の工程で塗布されるプリフォーム材との接合性向上、およびプリフォーム材の侵入（侵食）防止を考慮して第２金属層６２を形成する。
【００８９】
第２金属層６２は、ニッケル（Ｎｉ（ピュアＮｉ））層、またはリン（Ｐ）含有のＮｉ層、またはボロン（Ｂ）含有のＮｉ層であり、電子衝撃加熱蒸着法により、１００Å〜１０００Å（例えば２００Å）の膜厚に堆積される。
【００９０】
第４工程（図８（Ｃ））：第２金属層上に、抵抗加熱蒸着法により膜厚が１００Å〜５０００Åの銅又はクロムからなる第３金属層を形成する工程。
【００９１】
第２金属層６２上にプリフォーム材の広がりの抑制、プリフォーム材による侵食防止、またはプリフォーム材との接合性向上等を考慮して第３金属層６３を堆積する。第３金属層６３は、銅（Ｃｕ）層またはクロム（Ｃｒ）層であり、抵抗加熱蒸着法により１００Å〜５０００Å（例えば１５００Å）の膜厚に堆積する。
【００９２】
第２金属層６２であるＮｉ層より濡れ性が悪く、プリフォーム材（特に半田）に侵食されやすいＣｕ層を、比較的厚い膜厚に設けることにより、プリフォーム材による侵食をＣｕ層の表面付近のみとすることができ、プリフォーム材の第２金属層６２への影響を少なくできる。
【００９３】
第５工程（図８（Ｄ））：第３金属層上に、抵抗加熱蒸着法により膜厚が６００Å〜２０００Åの金またはパラジウム（Ｐｄ）または白金（Ｐｔ）からなる第４金属層を形成する工程。
【００９４】
第３金属層６３上にプリフォーム材との濡れ性や、第３金属層６３の酸化防止等を考慮して、第４金属層６４を堆積する。第４金属層６４は、金（Ａｕ）層またはパラジウム（Ｐｄ）層または白金（Ｐｔ）層である。また、抵抗加熱蒸着法により６００Å〜２０００Å（例えば１０００Å）の膜厚に堆積する。
【００９５】
第４金属層６４を比較的厚い膜厚に形成することにより、後の工程（裏張り工程）における温度上昇（輻射熱）によって第３金属層（Ｃｕ層）６３が、最表面に析出することを抑制できる。これにより、半導体チップの実装時にプリフォーム材（半田）の濡れ性の悪化による応力集中を回避できる。
【００９６】
その後、リフトオフによりレジスト５および、レジスト５上の第１金属層６１から第４金属層６４を同時に除去し、第１電極層３のパッド部Ｐ上に多層金属層６を形成する。
【００９７】
第６工程（図９）：半導体基板の第２主面に他の電極層を形成する工程。
【００９８】
図９は、半導体チップ１のショットキー金属層を省略した概略の断面図である。
【００９９】
半導体基板の第２主面に、第２電極（裏張電極）層７を形成する。第２電極層７はここではＳＢＤのカソード電極である。
【０１００】
第２電極層７は、まず電子衝撃加熱蒸着法により、それぞれ膜厚が例えば５００Å、５０００ÅのＴｉ層、Ｎｉ層を蒸着した後、抵抗加熱蒸着法により膜厚が例えば５００ÅのＡｕ層を蒸着して形成する。
【０１０１】
このときの輻射熱により、多層金属層６（第３金属層６３）中のＣｕ層が析出する場合がある。しかし、本実施形態では第４金属層６４（Ａｕ層）の厚みが比較的厚いため、Ｃｕが第４金属層６４（多層金属層６）表面にまで析出することを防止できる。
【０１０２】
第７工程（図１０）：第４金属層上にプリフォーム材を塗布して金属板からなる接続手段を固着する工程。
【０１０３】
図１０（Ａ）を参照して、半導体基板は、ダイシングにより個々の半導体チップ１に分割される。半導体チップ１は支持基板（例えばリードフレーム）１０のヘッダー１０１上に実装される。第２電極層７とヘッダー１０１がプリフォーム材９により固着され、ヘッダーに連続するリード１０２がカソード端子として外部に導出する。
【０１０４】
また、図１０（Ｂ）を参照して、多層金属層６表面にプリフォーム材８（例えば鉛（Ｐｂ）／スズ（Ｓｎ）層、銀（Ａｇ）／Ｓｎ層、Ａｇ／Ｃｕ層、Ａｇ／Ａｕ層など）が塗布され、金属板からなる接続手段１５が固着される。接続手段１５は、アノード端子となるリード１０３と接続し外部に導出する。
【０１０５】
また、接続手段１５の端部をそのまま延在してアノード端子としてもよい。
【０１０６】
その後、半導体チップ１、接続手段１５およびリードフレーム１０は、金型と樹脂注入によるトランスファーモールドによって一体で封止される。樹脂層は、パッケージ外形を構成し、図１（Ｂ）に示す最終構造を得る。
【０１０７】
尚本実施形態では、一例としてＳＢＤの半導体チップ１について説明したが、これに限らず、半導体チップ１は、ＭＯＳＦＥＴ、ｐｎ接合ダイオード、バイポーラトランジスタ、ＩＧＢＴなど、ワイヤレス構造の半導体装置であれば同様に実施できる。
【図面の簡単な説明】
【０１０８】
【図１】本発明の半導体装置を説明する（Ａ）斜視図、（Ｂ）断面図、（Ｃ）断面図である。
【図２】本発明の半導体装置を説明する要因効果図である。
【図３】本発明の半導体装置を説明する特性図である。
【図４】本発明の半導体装置を説明する特性図である。
【図５】本発明の半導体装置を説明する特性図である。
【図６】本発明の半導体装置のオージェ分析結果を示す図である。
【図７】本発明の半導体装置の製造方法を説明する断面図である。
【図８】本発明の半導体装置の製造方法を説明する断面図である。
【図９】本発明の半導体装置の製造方法を説明する断面図である。
【図１０】本発明の半導体装置の製造方法を説明する断面図である。
【図１１】従来の半導体装置を示す（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図である。
【符号の説明】
【０１０９】
１            半導体チップ
２            ショットキー金属層
３            第１電極層
４            絶縁膜
５            レジスト
６            多層金属層
６１          第１金属層
６２          第２金属層
６３          第３金属層
６４          第４金属層
７            第２電極層
８、９        プリフォーム材
１０          リードフレーム
１０１        ヘッダー
１０２、１０３    リード
１１          ｎ＋型シリコン半導体基板  
１２          ｎ−型半導体層
１３          絶縁膜
１５          接続手段
１６          樹脂層  
ＳＢ          半導体基板
２０１        半導体チップ
２０２        表面電極
２０３        多層金属層
２０３ａ      Ｔｉ層
２０３ｂ      Ｎｉ層
２０３ｃ      Ｃｕ層
２０３ｄ      Ａｕ層
２０４        プリフォーム材
２０８        樹脂層
２２０        リードフレーム
２２６，２２７    金属板
【図１】
2008227286.tif 000003
【図２】
2008227286.tif 000004
【図３】
2008227286.tif 000005
【図４】
2008227286.tif 000006
【図５】
2008227286.tif 000007
【図６】
2008227286.tif 000008
【図７】
2008227286.tif 000009
【図８】
2008227286.tif 000010
【図９】
2008227286.tif 000011
【図１０】
2008227286.tif 000012
【図１１】
2008227286.tif 000013