(57)【要約】【課題】フォトマスクの半透過領域に屈曲部が設けられている場合でも、露光量を適切に調整することができる薄膜トランジスタアレイ基板製造用フォトマスクを提供することである。【解決手段】透明基板上に、ソース電極3b形成領域を覆うように配置される第１遮光パターン16と、ドレイン電極3c形成領域を覆うように配置される第２遮光パターン17と、第１遮光パターン16と第２遮光パターン17の間に配置され半透過領域19を構成する線状パターン18が形成されたフォトマスク15の半透過領域19には、屈曲部19aが設けられると共に、この屈曲部19aにおける第１遮光パターン16の角部16a、第２遮光パターン17の角部17a、線状パターン18の角部18a，18bの少なくとも一つの角部には、第１遮光パターン16と第２遮光パターン17と線状パターン18とから形成される隙間20，21を狭めるように膨出部16b，17bが形成されている。【選択図】図３
2008216608.tif 000002
【特許請求の範囲】
【請求項１】
透明基板上に、ソース電極形成領域を覆うように配置される第１遮光パターンと、ドレイン電極形成領域を覆うように配置される第２遮光パターンと、前記第１遮光パターンと前記第２遮光パターンの間に配置され半透過領域を構成する線状パターンが形成された薄膜トランジスタアレイ基板製造用フォトマスクであって、前記半透過領域には屈曲部が設けられると共に、この屈曲部における前記第１遮光パターンの角部、前記第２遮光パターンの角部、前記線状パターンの角部の少なくとも一つの角部には、前記第１遮光パターンと前記第２遮光パターンと前記線状パターンとから形成される隙間を狭めるように膨出部が形成されていることを特徴とする薄膜トランジスタアレイ基板製造用フォトマスク。
【請求項２】
前記膨出部が略円弧形状を有していることを特徴とする請求項１に記載の薄膜トランジスタアレイ基板製造用フォトマスク。
【請求項３】
前記膨出部が、前記第１遮光パターンの角部と前記第２遮光パターンの角部のそれぞれに対向する前記線状パターンの角部に形成されていることを特徴とする請求項１又は２に記載の薄膜トランジスタアレイ基板製造用フォトマスク。
【請求項４】
前記膨出部が、前記第１遮光パターンの角部と前記第２遮光パターンの角部にそれぞれ形成されていることを特徴とする請求項１から３のいずれかに記載の薄膜トランジスタアレイ基板製造用フォトマスク。
【請求項５】
請求項１から４のいずれかに記載のフォトマスクを用いて、基板上の走査配線と信号配線との交差部近傍に設けられた薄膜トランジスタを備えたアレイ基板を製造する方法であって、
前記薄膜トランジスタに供される半導体膜と、前記信号配線に供される導電膜とを、この順に前記基板上に積層させる工程、
前記導電膜上に所定のパターンのレジストを形成するに際し、前記薄膜トランジスタ領域のレジストの所定部位の厚みを薄く形成する工程、
前記薄膜トランジスタ領域のレジストをマスクとして、前記導電膜及び前記半導体膜を除去する工程、
前記薄膜トランジスタ領域のレジストの薄肉部の厚みを減少させて除去する工程、
前記薄肉部が除去された前記薄膜トランジスタ領域のレジストをマスクとして、その薄肉部が除去された部分において露出された前記導電膜を除去することにより、前記薄膜トランジスタのソース電極及びドレイン電極を形成する工程を、備えていることを特徴とするアレイ基板の製造方法。
【請求項６】
前記半導体膜は、アモルファスシリコンからなる活性半導体層と、リンがドープされたアモルファスシリコンからなる低抵抗半導体層とが、この順に積層された積層構造を有していることを特徴とする請求項５に記載のアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ等を備えたアレイ基板の製造方法に関する。
【背景技術】
【０００２】
近年、コンピュータやテレビなどの家電製品の表示部として、液晶表示パネルが広く用いられている。一般的に液晶表示パネルは、アレイ基板とカラーフィルター基板を小さな隙間を介して互いに対向させて、それらの周辺部で貼り合わせ、隙間に液晶を封入することによって構成される。アレイ基板上には、互いに直交する走査配線と信号配線が格子状に配列され、走査配線と信号配線で区画される各絵素領域に絵素電極が配置される。絵素電極と信号配線は、走査配線によってオン・オフ制御される薄膜トランジスタを介して接続されている。
【０００３】
アレイ基板は通常、成膜工程、レジストコート、レジストベーキング、露光、現像、エッチング、レジスト剥離等からなるフォトリソグラフィー工程を複数回経て製造される。このようなフォトリソグラフィー工程の数を、用いられるフォトマスクの数で表現して、例えば５枚マスク工程と呼ばれている。一般的に、フォトリソグラフィー工程で用いられるフォトマスクの数が増えるほど、塵などの付着による不良が発生し易くなるという問題がある。また、フォトマスク一枚の単価も大型化によって高コストを招いており、用いるフォトマスクの数を少なくすることが望まれている。
【０００４】
図２に示されるアレイ基板においては、信号配線３ａ、ソース電極３ｂ、ドレイン電極３ｃのパターニングと、半導体膜１０（第１半導体層１０ａ及び第２半導体層１０ｂ）のパターニングが、一枚のフォトマスクを共用することにより行われている。この場合、図示されるように、パターニングされた信号配線３ａ、ソース電極３ｂ、ドレイン電極３ｃの形状と、半導体膜１０（第１半導体層１０ａ及び第２半導体層１０ｂ）の形状は、チャネル部８ａを除いてほぼ同じになっている。尚、図２（ａ）中の半導体膜１０（第１半導体層１０ａ及び第２半導体層１０ｂ）は見やすくするためソース電極３ｂや信号配線３ａより大きく図示されている。
【０００５】
図１１は、上述したパターニングに用いられるフォトマスク３０を示している。図示されるように、ソース電極３ｂが形成される領域を覆うように配置された第１遮光パターン３１と、ドレイン電極３ｃが形成される領域を覆うように配置された第２遮光パターン３２と、それら第１遮光パターン３１と第２遮光パターン３２の間に配置されて半透過領域３４を構成する線状パターン３３が設けられている。この半透過領域３４は図２のチャネル部８ａ形成のためのものである。
【０００６】
図１２及び図１３は、このフォトマスク３０を用いてフォトリソグラフィー工程を行う手順を示している。図１２（ａ）に示されるような異なる厚みを有するレジストパターン３５をＴＦＴ８領域に形成する。
【０００７】
具体的には、導電膜３の表面全体にレジストを塗布してレジスト層を形成した後、フォトマスク３０の半透過領域３４を構成する線状パターン３３を用いて露光量を調整することによってレジスト層にハーフトーン露光を施す。これにより、一回のレジスト塗布及び一括露光で図に示すような厚みが異なるレジストパターン３５が形成される。
【０００８】
図示されるレジストパターン３５は、ＴＦＴ８を構成する半導体膜１０、ソース電極３ｂ、ドレイン電極３ｃ、及び信号配線３ａを形成するためのパターンである。この場合、図示されるようなフォトマスク３０の半透過領域３４によって、ＴＦＴ８のチャネル部８ａとして用いられる部分に位置するレジストの厚みが他の部分より薄い薄肉部３５ａとして形成されている。
【０００９】
図１２（ｂ）は、このレジストパターン３５をマスクとしてエッチングを施した状態を示している。エッチングにより、レジストパターン３５に覆われていない部分の導電膜３、半導体膜１０を除去する。これにより導電膜３のうちソース電極３ｂ，ドレイン電極３ｃ，信号配線３ａ等に用いられない部分の導電膜３とその下層の半導体膜１０が除去されることになる。
【００１０】
次に、酸素プラズマを用いて、レジストパターン３５をアッシングする。これにより図１３（ａ）に示されるように、レジストパターン３５の薄肉部３５ａのレジストが除去される。薄肉部３５ａが除去された部分には、導電膜３が露出された状態になる。
【００１１】
図１３（ｂ）は、残存するレジストパターン３５をマスクとしてエッチングを施した状態を示している。図示されるように、アッシングによって露出された部分の導電膜３が除去されると、ＴＦＴ８領域で繋がっていたソース電極３ｂとドレイン電極３ｃが分離される。また、半導体膜１０の第１半導体層１０ａは部分的にエッチングされて厚みが調整され、ＴＦＴ８のチャネル部８ａが形成される。尚、本発明に関連する先行技術文献として下記特許文献１，２が挙げられる。
【００１２】
【特許文献１】特開平９−２９７３８８号公報
【特許文献２】特開２００２−５５３６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図１１に示したような半透過領域３４に屈曲部３４ａが設けられることにより、第１遮光パターン３１、第２遮光パターン３２、線状パターン３３のそれぞれに角部３１ａ，３２ａ，３３ａ、３３ｂが形成されると、これら角部近傍における隙間３６，３７が、他の直線部分よりも大きくなる。これにより図１４（ａ）に示すような、レジストパターン３５の薄肉部３５ａの中にハーフトーン露光よりも強く露光されてしまう部分が存在してしまうことがあった。この場合、このままＴＦＴ８を製造すると、図１４（ｂ）に示すように、チャネル部８ａにおける第１半導体層１０ａに欠損部３９が出来てしまい、ＴＦＴ８の動作不良を招くことから問題になっていた。
【００１４】
そこで、本発明が解決する課題は、上述したようなフォトマスクの半透過領域に屈曲部が設けられている場合でも、露光量を適切に調整することができる薄膜トランジスタアレイ基板製造用フォトマスク及びこれを用いたアレイ基板の製造方法を提供することである。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、本発明に係る薄膜トランジスタアレイ基板製造用フォトマスクは、透明基板上に、ソース電極形成領域を覆うように配置される第１遮光パターンと、ドレイン電極形成領域を覆うように配置される第２遮光パターンと、前記第１遮光パターンと前記第２遮光パターンの間に配置され半透過領域を構成する線状パターンが形成された薄膜トランジスタアレイ基板製造用フォトマスクであって、前記半透過領域には屈曲部が設けられると共に、この屈曲部における前記第１遮光パターンの角部、前記第２遮光パターンの角部、前記線状パターンの角部の少なくとも一つの角部には、前記第１遮光パターンと前記第２遮光パターンと線状パターンとから形成される隙間を狭めるように膨出部が形成されていることを要旨とするものである。
【００１６】
この場合、前記膨出部が略円弧形状を有している構成にすると良い。また、前記膨出部が、前記第１遮光パターンの角部と前記第２遮光パターンの角部のそれぞれに対向する前記線状パターンの角部に形成されている構成にすると良い。更に、前記膨出部が、前記第１遮光パターンの角部と前記第２遮光パターンの角部にそれぞれ形成されている構成にすると良い。
【００１７】
そして、このような薄膜トランジスタアレイ基板用フォトマスクを用いた本発明に係るアレイ基板の製造方法は、基板上の走査配線と信号配線との交差部近傍に設けられた薄膜トランジスタを備えたアレイ基板を製造する方法であって、前記薄膜トランジスタに供される半導体膜と、前記信号配線に供される導電膜とを、この順に前記基板上に積層させる工程、前記導電膜上に所定のパターンのレジストを形成するに際し、前記薄膜トランジスタ領域のレジストの所定部位の厚みを薄く形成する工程、前記薄膜トランジスタ領域のレジストをマスクとして、前記導電膜及び前記半導体膜を除去する工程、前記薄膜トランジスタ領域のレジストの薄肉部の厚みを減少させて除去する工程、前記薄肉部が除去された前記薄膜トランジスタ領域のレジストをマスクとして、その薄肉部が除去された部分において露出された前記導電膜を除去することにより、前記薄膜トランジスタのソース電極及びドレイン電極を形成する工程を、備えていることを要旨とするものである。
【００１８】
この場合、前記半導体膜は、アモルファスシリコンからなる活性半導体層と、リンがドープされたアモルファスシリコンからなる低抵抗半導体層とが、この順に積層された積層構造を有している構成にすると良い。
【発明の効果】
【００１９】
上記構成を有する薄膜トランジスタアレイ基板製造用フォトマスクによれば、半透過領域に屈曲部における第１遮光パターンの角部、第２遮光パターンの角部、線状パターンの角部の少なくとも一つの角部には、第１遮光パターンと第２遮光パターンと線状パターンとから形成される隙間を狭めるように膨出部が形成されているので、ハーフトーン露光量を適切に調整することができ、上述したような半導体層が欠損してしまうことが防止される。この場合、前記膨出部が略円弧形状を有している構成にすれば、角部近傍の各部におけるハーフトーン露光量の変化を緩やかに設定することができ、均一にすることができる。
【００２０】
また、前記膨出部が、前記第１遮光パターンの角部と前記第２遮光パターンの角部のそれぞれに対向する前記線状パターンの角部に形成されている構成や、前記膨出部が、前記第１遮光パターンの角部と前記第２遮光パターンの角部にそれぞれ形成されている構成にすれば、ハーフトーン露光量の調整のための設計が行いやすくなる。
【００２１】
そして、このような薄膜トランジスタアレイ基板製造用フォトマスクを用いた上記構成を有するアレイ基板の製造方法によれば、半導体膜のパターニングと信号配線のパターニングに用いるフォトマスクを共用したいわゆる４枚マスク工程において、薄膜トランジスタのチャネル部内の半導体層の欠損が防止され、結果、薄膜トランジスタの動作不良が防止されることになる。
【発明を実施するための最良の形態】
【００２２】
以下に、本発明に係る薄膜トランジスタアレイ基板製造用フォトマスク及びこれを用いたアレイ基板の製造方法の実施の形態について図面を参照して説明する。図１は本発明の一実施形態であるアレイ基板として、液晶表示パネルに用いられるＴＦＴアレイ基板を簡略化して示す平面図である。
【００２３】
液晶表示パネルは、図示されるアレイ基板１と図示しないカラーフィルター基板を小さな隙間を介して互いに対向させて、それらの周辺部で貼り合わせ、隙間に液晶を封入することによって構成される。アレイ基板１上には、互いに直交する走査配線２ａと信号配線３ａが格子状に配列され、これら走査配線２ａと信号配線３ａで区画される各領域に絵素部４が形成される。また、走査配線２ａ及び信号配線３ａの端部には、走査配線入力端子２ｄ及び信号配線入力端子３ｅがそれぞれ形成されている。
【００２４】
図２（ａ）は絵素部４の概略を拡大して示した図、図２（ｂ）は図２（ａ）のＴＦＴ８の断面構造を示した図である。図示されるように、絵素部４には絵素電極７ａが形成されている。この絵素電極７ａの周囲には、互いに直交する走査配線２ａと信号配線３ａが格子状に配列されている。走査配線２ａと信号配線３ａは、その交差部において、信号配線３ａが上側、走査配線２ａが下側となるように交差しており、交差部において走査配線２ａと信号配線３ａは電気的に絶縁されている。
【００２５】
絵素電極７ａの図中下側に配置された走査配線２ａと、絵素電極７ａの図中左側に配置された信号配線３ａとの交差部には、走査配線２ａの一部であるゲート電極２ｂに接続されたＴＦＴ（薄膜トランジスタ）８が形成されている。
【００２６】
図２（ｂ）に示すように、ＴＦＴ８は、ガラス基板１ａの上に、ゲート電極２ｂ、ゲート絶縁膜９、チャネル部８ａを有する第１半導体層１０ａ、第２半導体層１０ｂ、ソース電極３ｂ，ドレイン電極３ｃ、保護膜１１が積層されることにより形成されている。また、保護膜１１の表面からドレイン電極３ｃに達するコンタクトホール１１ａが形成されており、絵素電極７ａはコンタクトホール１１ａによってＴＦＴ８のドレイン電極３ｃと接続されている。
【００２７】
この場合、図２に示される信号配線３ａ、ソース電極３ｂ、ドレイン電極３ｃのパターニングと、半導体膜１０（第１半導体層１０ａ及び第２半導体層１０ｂ）のパターニングは、一枚のフォトマスクを共用することにより行われている。図示されるように、パターニングされた信号配線３ａ、ソース電極３ｂ、ドレイン電極３ｃの形状と、半導体膜１０（第１半導体層１０ａ及び第２半導体層１０ｂ）の形状は、チャネル部８ａを除いて同じになっている。尚、図２（ａ）中の半導体膜１０（第１半導体層１０ａ及び第２半導体層１０ｂ）は、見やすくするため信号配線３ａやソース電極３ｂよりも大きく図示されている。
【００２８】
図３は、上述したパターニングに用いられるフォトマスク１５を示している。図示されるように、ソース電極３ｂが形成される領域を覆うように配置された第１遮光パターン１６と、ドレイン電極３ｃが形成される領域を覆うように配置された第２遮光パターン１７と、それら第１遮光パターン１６と第２遮光パターン１７の間に配置されて半透過領域１９を構成する線状パターン１８が設けられている。この半透過領域１９は図２（ｂ）に示されるチャネル部８ａ形成のためのものである。
【００２９】
図示されるように、半透過領域１９の屈曲部１９ａにおける第１遮光パターン１６の角部１６ａには、対向する線状パターン１８の角部１８ａ側に突出した膨出部１６ｂが形成されており、第１遮光パターン１６と線状パターン１８とから形成される隙間２０が、従来技術で説明した図１１よりも狭められている。また、同じく、半透過領域１９の屈曲部１９ａにおける第２遮光パターン１７の角部１７ａには、対向する線状パターン１８の角部１８ｂ側に突出した膨出部１７ｂが形成されており、第２遮光パターン１７と線状パターン１８とから形成される隙間２１が、従来技術で説明した図１１よりも狭められている。このような膨出部１６ｂ，１７ｂを設けることにより、ハーフトーン露光量が適切に調節されている。
【００３０】
このような膨出部は、図４に示すように、線状パターン１８側に設けても良い。図示されるように、半透過領域１９の屈曲部１９ａにおける線状パターン１８の角部１８ａには、対向する第１遮光パターン１６の角部１６ａ側に突出した膨出部１８ｃが形成されており、第１遮光パターン１６と線状パターン１８とから形成される隙間２０が、従来技術で説明した図１１よりも狭められている。また、同じく、半透過領域１９の屈曲部１９ａにおける線状パターン１８の角部１８ｂには、対向する第２遮光パターン１７の角部１７ａ側に突出した膨出部１８ｄが形成されており、第２遮光パターン１７と線状パターン１８とから形成される隙間２１が、従来技術で説明した図１１よりも狭められている。このような膨出部１８ｃ，１８ｄを設けることにより、ハーフトーン露光量が適切に調節されている。尚、上述した膨出部１６ｂ，１７ｂ，１８ｃ，１８ｄは略円弧形状を有しており、角部近傍におけるハーフトーン露光量の変化を緩やかに設定することができる。
【００３１】
次に、上述したフォトマスク１５を用いて、図２に示したＴＦＴ８を備えるアレイ基板１を製造する方法を説明する。図５〜図１０はアレイ基板１の製造における各工程の状態を模式的に示す断面図である。
【００３２】
図５（ａ）は、ガラス基板１ａの上にゲート電極２ｂ，走査配線２ａが形成された状態を示している。先ず、ガラス基板１ａ上に第１導電膜２を成膜する。そして、第１枚目のマスクを用いて、第１回目のフォトリソグラフィー工程を経て、この第１導電膜２をパターニングする。これにより、ゲート電極２ｂ、走査配線２ａが形成される。具体的には、ガラス基板１ａ上に、スパッタリングによりＴｉ／Ａｌ／Ｔｉ等の金属からなる第１導電膜２を成膜し、フォトリソグラフィー法によりレジストパターンを形成し、このレジストパターンをマスクとして第１導電膜２をエッチングし、その後レジストを剥離することで、ゲート電極２ｂ、走査配線２ａを形成する。
【００３３】
図５（ｂ）は、ゲート電極２ｂ、走査配線２ａを覆うように、図５（ａ）に示したガラス基板１ａ上に、窒化シリコン（ＳｉＮｘ）等からなるゲート絶縁膜９を形成する。次に、図６（ａ）に示すように、アモルファスシリコン等からな活性半導体としての第１半導体層１０ａ、及びリン等をドープしたアモルファスシリコン等からなる低抵抗半導体としての第２半導体層１０ｂを化学蒸着（ＣＶＤ）にて成膜する。その後、図６（ｂ）に示すように、スパッタリングによりＡｌ／Ｔｉ等の金属からなる第２導電膜３を成膜する。
【００３４】
そして、第２枚目のマスクを用いて、第２回目のフォトリソグラフィー工程を行う。先ず、図７（ａ）に示されるようなチャネル部８ａに対応する部分で異なる厚みを有するレジストパターン１２をＴＦＴ８領域に形成する。フォトマスク１５の半透過領域１９を構成する線状パターン１８を用いて露光量を調整することによってレジスト層にハーフトーン露光を施す。具体的には、第２導電膜３の表面全体にレジストを塗布してレジスト層を形成した後、第２枚目のマスクとして図３に示したフォトマスク１５を用いて露光量を調整することによってレジスト層にハーフトーン露光を施す。このとき、半透過領域１９の屈曲部１９ａにおける第１遮光パターン１６の角部１６ａと第２遮光パターン１７の角部１７ａには、それぞれ膨出部１６ｂ，１７ｂが形成されているので、図１４（ａ）に示したような不具合が防止される。
【００３５】
図７（ａ）に示されるＴＦＴ８領域のレジストパターン１２は、ＴＦＴ８を構成する半導体膜１０、ソース電極３ｂ、ドレイン電極３ｃ、及び信号配線３ａを形成するためのパターンである。この場合、図示されるようなフォトマスク１５の半透過領域１９によって、ＴＦＴ８のチャネル部８ａとして用いられる部分に位置するレジストの厚みが薄肉部１２ａとして形成される。
【００３６】
図７（ｂ）は、レジストパターン１２をマスクとしてエッチングを施した状態を示している。レジストパターン１２をマスクとしてエッチングを行い、レジストパターン１２に覆われていない部分の第２導電膜３、半導体膜１０を除去する。これにより第２導電膜３のうちソース電極３ｂ，ドレイン電極３ｃ，信号配線３ａ等に用いられない部分の第２導電膜３とその下層の半導体膜１０が除去されることになる。
【００３７】
次に、酸素プラズマを用いて、レジストパターン１２をアッシングする。これにより図８（ａ）に示されるように、レジストパターン１２の薄肉部１２ａのレジストが除去される。薄肉部１２ａが除去された部分には、第２導電膜３が露出された状態になる。
【００３８】
図８（ｂ）は、残存するレジストパターン１２をマスクとしてエッチングを施した状態を示している。図示されるように、アッシングによって露出された部分の第２導電膜３が除去されると、ＴＦＴ８領域で繋がっていたソース電極３ｂとドレイン電極３ｃが分離される。また、半導体膜１０の第１半導体層１０ａは部分的にエッチングされて厚みが調整され、ＴＦＴ８のチャネル部８ａが形成される。これによりＴＦＴ８が形成される。
【００３９】
図９（ａ）は、残存するレジストパターン１２を剥離した状態を示す図である。次に、図９（ｂ）に示すように第３枚目のマスクを用いて、第３回目のフォトリソグラフィー工程を行い、保護膜１１をパターニングし、ドレイン電極３ｃに達するコンタクトホール１１ａを形成する。そして、図１０に示すようなＩＴＯからなる透明導電膜７を成膜する。この場合、第４のマスクを用いて、第４回目のフォトリソグラフィー工程を行い、透明導電膜７をパターンニングし、絵素電極７ａを形成する。
【００４０】
以上の工程を経ることにより、本発明に実施の形態に係るアレイ基板１が完成する。
【００４１】
以上説明した本発明の実施の形態に係る薄膜トランジスタアレイ基板製造用フォトマスクによれば、半透過領域に屈曲部における第１遮光パターンの角部、第２遮光パターン角部、線状パターンの角部の少なくとも一つの角部には、第１遮光パターンと第２遮光パターンと線状パターンとから形成される隙間を狭めるように膨出部が形成されているので、ハーフトーン露光量を適切に調整することができる。この場合、膨出部が略円弧形状を有しているので、角部近傍の各部におけるハーフトーン露光量の変化を緩やかに設定することができ、均一にすることができる。
【００４２】
そして、このようなフォトマスクを用いた本発明の実施の形態に係るアレイ基板の製造方法によれば、半導体膜のパターニングと信号配線のパターニングに用いるフォトマスクを共用したいわゆる４枚マスク工程において、薄膜トランジスタのチャネル部内の半導体層の欠損が防止され、結果、薄膜トランジスタの動作不良が防止されることになる。
【００４３】
以上、本発明の一実施形態について説明したが、本発明はこうした実施形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々なる態様で実施できることは勿論である。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態に係るアレイ基板を模式的に示した平面図である。
【図２】（ａ）は本発明の一実施形態に係るアレイ基板が備える絵素部の概略構成を示した平面図、（ｂ）は（ａ）に示される薄膜トランジスタの断面構成を示した図である。
【図３】本発明の一実施形態に係る薄膜トランジスタアレイ基板製造用フォトマスクの概略構成を示した平面図である。
【図４】図３に示した薄膜トランジスタアレイ基板製造用フォトマスクの変形例を示した図である。
【図５】（ａ）は薄膜トランジスタの製造工程において、第１導電膜をパターニングした状態を示した図、（ｂ）は薄膜トランジスタの製造工程において、ゲート絶縁膜を成膜した状態を示した図である。
【図６】（ａ）は薄膜トランジスタの製造工程において、半導体膜を成膜した状態を示した図、（ｂ）は薄膜トランジスタの製造工程において、第２導電膜を成膜した状態を示した図である。
【図７】（ａ）は薄膜トランジスタの製造工程において、レジストをパターニングした状態を示した図、（ｂ）は薄膜トランジスタの製造工程において、パターニングされたレジストをマスクとして第２導電膜及び半導体膜を除去した状態を示した図である。
【図８】（ａ）は薄膜トランジスタの製造工程において、パターニングされたレジストをアッシングした状態を示した図、（ｂ）は薄膜トランジスタの製造工程において、アッシングされたレジストをマスクとして第２導電膜を除去すると共に、半導体膜を一部除去した状態を示した図である。
【図９】（ａ）は薄膜トランジスタの製造工程において、アッシングされたレジストを剥離した状態を示した図、（ｂ）は薄膜トランジスタの製造工程において、保護膜をパターニングした状態を示した図である。
【図１０】薄膜トランジスタの製造工程において、透明導電膜をパターニングした状態を示した図である。
【図１１】従来用いられてきた薄膜トランジスタアレイ基板製造用フォトマスクの概略構成を示した平面図である。
【図１２】（ａ）は薄膜トランジスタの製造工程において、レジストをパターニングした状態を示した図、（ｂ）は薄膜トランジスタの製造工程において、パターニングされたレジストをマスクとして第２導電膜及び半導体膜を除去した状態を示した図である。
【図１３】（ａ）は薄膜トランジスタの製造工程において、パターニングされたレジストをアッシングした状態を示した図、（ｂ）は薄膜トランジスタの製造工程において、アッシングされたレジストをマスクとして第２導電膜を除去すると共に、半導体膜を一部除去した状態を示した図である。
【図１４】（ａ）は薄膜トランジスタの製造工程において、ハーフトーン露光において不具合が発生してレジストをパターニングした状態を示した図、（ｂ）は薄膜トランジスタの製造工程において、図１４（ａ）の一部不備があるレジストをアッシングし、更にアッシングされたレジストをマスクとして第２導電膜を除去すると共に、半導体膜を一部除去した状態を示した図である。
【符号の説明】
【００４５】
１  アレイ基板
１ａ  ガラス基板
２  第１導電膜
２ａ  走査配線
２ｂ  ゲート電極
２ｄ  走査配線入力端子
３  第２導電膜
３ａ  信号配線
３ｂ  ソース電極
３ｃ  ドレイン電極
３ｅ  信号配線入力端子
４  絵素部
７  透明導電膜
７ａ  絵素電極
８  ＴＦＴ（薄膜トランジスタ）
８ａ  チャネル部
９  ゲート絶縁膜
１０  半導体膜
１０ａ  第１半導体層
１０ｂ  第２半導体層
１１  保護膜
１１ａ  コンタクトホール
１２  レジストパターン
１２ａ  薄肉部
１５  フォトマスク
１６  第１遮光パターン
１６ａ  角部
１６ｂ  膨出部
１７  第２遮光パターン
１７ａ  角部
１７ｂ  膨出部
１８  線状パターン
１８ａ，１８ｂ  角部
１８ｃ，１８ｄ  膨出部
１９  半透過領域
１９ａ  屈曲部
２０，２１  隙間
【図１】
2008216608.tif 000003
【図２】
2008216608.tif 000004
【図３】
2008216608.tif 000005
【図４】
2008216608.tif 000006
【図５】
2008216608.tif 000007
【図６】
2008216608.tif 000008
【図７】
2008216608.tif 000009
【図８】
2008216608.tif 000010
【図９】
2008216608.tif 000011
【図１０】
2008216608.tif 000012
【図１１】
2008216608.tif 000013
【図１２】
2008216608.tif 000014
【図１３】
2008216608.tif 000015
【図１４】
2008216608.tif 000016