(57)【要約】【課題】発光装置において、その工程数の削減を可能にする構造を提供することにより、歩留まりを向上させ、製造コストの低下を実現する。【解決手段】ソース、ドレインおよびチャネル領域を有する半導体層と、ゲート電極とを有する薄膜トランジスタと、ゲート電極上に設けられた絶縁膜と、絶縁膜上の発光素子とを有する発光装置であって、絶縁膜上に設けられた、第１の電極と同一材料でなる接続配線によって、薄膜トランジスタと電流供給線との電気的な接続をとることを特徴とする。【選択図】図８
2008052295.tif 000002
【特許請求の範囲】
【請求項１】
ソース、ドレインおよびチャネル領域を有する半導体層と、
前記チャネル領域にゲート絶縁膜を介して重なるゲート電極と、を有する薄膜トランジスタと、
前記ゲート電極上に設けられた絶縁膜と、
前記絶縁膜上に設けられた第１の電極と、
前記第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に設けられた発光性材料とを備えた発光素子と、を有し、
前記絶縁膜上に設けられた、前記第１の電極と同一材料でなる接続配線によって、前記薄膜トランジスタと電流供給線とが電気的に接続することを特徴とする発光装置。
【請求項２】
ソース、ドレインおよびチャネル領域を有する半導体層と、
前記チャネル領域にゲート絶縁膜を介して重なるゲート電極と、を有する薄膜トランジスタと、
前記ゲート電極上に設けられた絶縁膜と、
前記絶縁膜上に設けられた第１の電極と、
前記第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に設けられた発光性材料とを備えた発光素子と、を有し、
前記絶縁膜上に設けられた、前記第１の電極と同一材料でなる接続配線によって、前記ソースと電流供給線とが電気的に接続することを特徴とする発光装置。
【請求項３】
請求項１又は請求項２において、
前記接続配線は、前記第１の電極と同一の成膜面に設けられたことを特徴とする発光装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記絶縁膜は有機材料でなることを特徴とする発光装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
ソース、ドレインおよびチャネル領域を有する第２の半導体層と、
前記第２の半導体層のチャネル領域に重なるゲート電極と、を有する第２の薄膜トランジスタと、
ゲート配線と、ソース配線と、を有し、
前記ゲート配線、前記ゲート電極及び前記ソース配線は前記ゲート絶縁膜上に設けられ、
前記ゲート配線、前記ゲート電極及び前記ソース配線上に前記絶縁膜が設けられ、
前記絶縁膜上に、前記第１の電極と同一材料でなる第１及び第２の接続配線を有し、
前記第１の接続配線は、前記絶縁膜に形成されたコンタクトホールを介して、前記ソース配線上で、前記ゲート配線と前記ゲート電極とを電気的に接続し、
前記第２の接続配線は、前記絶縁膜に形成されたコンタクトホールを介して、前記ソース配線と前記ソースとを電気的に接続することを特徴とする発光装置。
【請求項６】
請求項５において、
前記ソース配線と、前記第１の接続配線とは交差して設けられたことを特徴とする発光装置。
【請求項７】
請求項５又は請求項６において、
前記第１の接続配線と、前記第２の接続配線とは平行に設けられたことを特徴とする発光装置。
【請求項８】
請求項５乃至請求項７のいずれか一において、
前記接続配線、並びに前記第１及び第２の接続配線は、前記第１の電極と同一の成膜面に設けられたことを特徴とする発光装置。
【請求項９】
請求項５乃至請求項８のいずれか一において、
前記接続配線、前記第１及び第２の接続配線、並びに前記第１の電極は、透明性導電膜で形成されることを特徴とする発光装置。
【請求項１０】
請求項５乃至請求項８のいずれか一において、
前記接続配線、前記第１及び第２の接続配線、並びに前記第１の電極は、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、タングステン（Ｗ）、又はＴｉ（チタン）でなることを特徴とする発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。具体的には、液晶表示装置に代表される電気光学装置および発光素子を有する発光装置、さらにこれらを部品として搭載した電気器具をその範疇に含めるものとする。      
【背景技術】
【０００２】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に表示装置のスイッチング素子として開発が急がれている。
【０００３】
なお、表示装置としては、液晶表示装置や発光装置などが知られている。これらの表示装置において、パッシブマトリクス駆動（単純マトリクス型）とアクティブマトリクス駆動（アクティブマトリクス型）といった駆動方法を用いることが可能であるが、画素密度が増えた場合には、画素（又は１ドット）毎にスイッチが設けられているアクティブマトリクス型の方が低電圧駆動できるので有利であると考えられている。
【０００４】
なお、アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と、これに対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【０００５】
また、有機電界発光を用いたアクティブマトリクス型の発光装置は、少なくとも、スイッチング素子として機能するＴＦＴと、一対の電極間に有機化合物層を挟んで形成された発光素子に電流を供給するＴＦＴを各画素に有しており、有機化合物層中においてキャリアが再結合した際に得られる発光を利用するものである。なお、発光装置は、薄型軽量、高速応答性、直流低電圧駆動などの特徴を有することから、次世代のフラットパネルディスプレイへの応用が期待されている。特に、従来の液晶表示装置と比較して、視野角が広く視認性が優れる点に優位性があると考えられている。
【０００６】
なお、液晶表示装置における画素構造では、ゲート配線（走査線）とソース配線（信号線）と容量配線の３本がそれぞれ線状にパターニングされている。この場合において、ソース配線およびゲート配線のうち一方が行方向に配置され、他方が列方向に配置され、両者に囲まれた領域において複数の画素が形成されている。そして、これらの配線が交差する部分において、双方が接触しないようにするため、ゲート配線とソース配線は、それぞれ絶縁膜を介して異なる層に形成された導電膜からなる。すなわち、第１の導電膜で形成されるソース配線またはゲート線のいずれか一方と、第２の導電膜で形成されるソース配線またはゲート配線のいずれか他方と、の間に絶縁膜が形成されている構造である。
【０００７】
一方、発光装置における画素構造では、ゲート配線（走査線）とソース配線（信号線）と電流供給線の３本がそれぞれ線状にパターニングされている。なお、この場合において、ソース配線および電流供給線、またはゲート配線のうち一方が行方向に配置され、他方が列方向に配置され、ソース配線、電流供給線およびゲート配線に囲まれた領域において複数の画素が形成されている。そして、これらの配線が交差する部分において、双方が接触しないようにするため、ゲート配線と、ソース配線および電流供給線は、それぞれ絶縁膜を介して異なる層に形成された導電膜からなる。すなわち、第１の導電膜で形成されるソース配線および電流供給線、またはゲート配線のいずれか一方と、第２の導電膜で形成されるソース配線および電流供給線、またはゲート配線のいずれか他方と、の間に絶縁膜が形成されている構造である。
【０００８】
しかし、このようなアクティブマトリクス型の表示装置（代表的には液晶表示装置および発光装置）の用途は広がっており、画面サイズの大面積化とともに高精細化や高開口率化や高信頼性の要求が高まっている。そのため生産性の向上や低コスト化の要求も高まっている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、本発明では半導体装置の作製において、その工程数の削減を可能にする方法およびこの方法を実現させるための構造を提供することにより、歩留まりの向上および製造コストの低下を実現することを目的とする。具体的には、従来において２種類の導電膜を用いて形成された配線を１種類の導電膜のみで形成することにより半導体装置の作製における工程数の削減を実現することを目的とする。  
【課題を解決するための手段】
【００１０】
以上により、本発明者は、半導体装置の作製において、素子基板上に行方向および列方向に形成されるそれぞれの配線（ソース配線、ドレイン配線等）を同一の導電膜で形成する方法を考えた。なお、この場合において、これらの配線が交差する部分で行方向または列方向の一方の配線を非連続的に形成し、これらの配線上に絶縁膜を形成した後で、絶縁膜上に形成される電極（以下、第１の電極とも言う）と同一の膜で、非連続的な配線を連結するための接続配線を絶縁膜に形成された開口部（コンタクトホール）を介して形成することにより、連続的な配線が得られる。
【００１１】
このようにして１種類の導電膜のみを用いて全ての配線を形成することができるので、絶縁膜を介して積層された２種類の導電膜を用いて配線を形成した場合に比べて、導電膜の成膜工程を削減できるだけでなく、パターニングの際のフォトリソグラフィー工程を削減することができる。
【００１２】
また、非連続的に形成された配線を接続するための接続配線は、電極を形成する導電膜と同一膜で、同じパターニング工程により形成することができるので工程数を増やすことなく形成することができる。
【００１３】
なお、本発明において、ソース配線は、画素部に形成されたＴＦＴのソース（ソース領域）にソース側駆動回路からの画像信号を入力するための配線であり、ゲート配線は、画素部に形成されたＴＦＴを選択するためのゲート側駆動回路からの信号を、ゲート電極に入力するための配線である。なお、本発明では、ソース配線、ゲート配線が、同一表面上に同一の材料で同時に形成されることを特徴とする。また、ソース配線、ゲート配線だけでなく必要に応じては、容量配線等もこれらの配線形成と同時に行うことができる。
【００１４】
さらに、これらの配線のうち、非連続的に形成されたものを接続するための接続配線の形成は、ＴＦＴと電気的に接続された電極の形成と同時に行われる。すなわち、これまでの工程数を増やすことなくＴＦＴ、全ての配線および電極が形成される。
【００１５】
以上より形成される、本発明の半導体装置の構成は、ソース（ソース領域）、ドレイン（ドレイン領域）およびチャネル領域（チャネル形成領域）をその一部に有する半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたソース配線と、前記ゲート絶縁膜上であって前記チャネル領域と重なる位置に形成されたゲート電極と、前記ソース配線および前記ゲート電極上に形成された絶縁膜と、前記絶縁膜上に形成された接続配線および電極とを有し、前記接続配線は、前記絶縁膜およびゲート絶縁膜に形成された開口部に形成され、かつ前記ソース配線と前記ソースとを電気的に接続し、前記接続配線および前記電極は同一の材料で同一の成膜面に形成されることを特徴とする半導体装置である。
【００１６】
また、本発明における別の構成は、ソース、ドレインおよびチャネル領域をその一部に有する半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたソース配線と、前記ゲート絶縁膜上であって前記チャネル領域と重なる位置に形成されたゲート電極と、前記ソース配線および前記ゲート電極上に形成された絶縁膜と、前記絶縁膜上に形成された接続配線および電極とを有し、前記接続配線は、前記絶縁膜およびゲート絶縁膜に形成された開口部に形成され、かつ前記ソース配線と前記ソースとを電気的に接続し、前記電極は、前記ドレインと電気的に接続され、前記接続配線および前記電極は同一の材料で同一の成膜面に形成されることを特徴とする半導体装置である。
【００１７】
さらに本発明において、非連続的に複数形成された島状の導電膜（ゲート線）
が連続的な配線として形成される場合には、これらの島状の導電膜（ゲート線）
を接続配線で電気的に接続することによりゲート配線を形成するものとする。
【００１８】
一方、非連続的に複数形成された島状の導電膜（ソース線）が連続的な配線として形成される場合には、これらの島状の導電膜（ソース線）を接続配線で電気的に接続することによりソース配線を形成するものとする。
【００１９】
また、上記各構成において、第１の電極を形成する材料としては、透明性導電膜であるＩＴＯや、ＩＺＯ等の他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）
、タンタル（Ｔａ）、タングステン（Ｗ）、Ｔｉ（チタン）等の元素や、その化合物を用いることができる。
【００２０】
さらに、上記各構成において、接続配線と同一表面上に形成される電極を第１の電極とし、前記第１の電極上に有機化合物層を形成し、さらに有機化合物層の上に第２の電極を形成することにより、前記電極をその一部に含む発光素子を形成することができる。
【００２１】
すなわち、本発明の別の構成は、ソース、ドレインおよびチャネル領域をその一部にそれぞれ有する第１および第２の半導体層と、前記第１および前記第２の半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたソース配線および電流供給線と、前記ゲート絶縁膜上であって前記第１および前記第２の半導体層が有するチャネル領域と重なる位置にそれぞれ形成された第１のゲート電極および第２のゲート電極と、前記ソース配線、前記電流供給線、前記第１のゲート電極、および前記第２のゲート電極上に形成された絶縁膜と、前記絶縁膜上に形成された複数の接続配線および第１の電極と、前記第１の電極上に形成された有機化合物層と、前記有機化合物層上に形成された第２の電極とを有し、前記複数の接続配線は、前記絶縁膜およびゲート絶縁膜に形成された開口部に形成され、かつ前記ソース配線と前記第１の半導体層が有するソース、前記第１の半導体層が有するドレインと前記第２のゲート電極、および前記電流供給線と前記第２の半導体層が有するソースとをそれぞれ電気的に接続し、前記第１の電極は、前記第２の半導体層が有するドレインと電気的に接続され、前記接続配線および前記第１の電極は同一の材料で同一の成膜面に形成されることを特徴とする半導体装置である。
【００２２】
また、本発明において特にＩＴＯやＩＺＯといった透明性導電膜を用いた場合においては、接続配線および第１の電極のパターニング法としてウエットエッチング法を用いることが好ましい。ドライエッチングを用いる場合において、先に形成されたＴＦＴの特性が、プラズマダメージによる影響を受けずにすむからである。なお、ＴＦＴと、接続配線および第１の電極の間を介して形成される絶縁膜が有機絶縁材料を用いて形成された場合にウエットエッチング法を用いることは、特に効果的である。
【００２３】
また、本発明は、上記構造を有する半導体装置の作製方法であって、本発明における作製方法は、絶縁表面上に半導体層を形成し、前記半導体層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にソース配線を形成し、前記ゲート絶縁膜上であって、前記半導体層の一部と重なる位置にゲート電極を形成し、前記ゲート電極をマスクとして前記半導体層に不純物を添加することによりソースおよびドレインを形成し、前記ゲート電極および前記ソース配線を覆って絶縁膜を形成し、前記絶縁膜上に接続配線および電極を同一の材料で同一の成膜面に形成し、前記接続配線により前記ソース配線および前記ソースが電気的に接続されることを特徴とする半導体装置の作製方法である。
【００２４】
さらに、本発明における別の構成は、絶縁表面上に半導体層を形成し、前記半導体層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にソース配線を形成し、前記ゲート絶縁膜上であって、前記半導体層の一部と重なる位置にゲート電極を形成し、前記ゲート電極をマスクとして前記半導体層に不純物を添加することによりソースおよびドレインを形成し、前記ゲート電極および前記ソース配線を覆って絶縁膜を形成し、前記絶縁膜上に接続配線および電極を同一の材料で同一の成膜面に形成し、前記接続配線により前記ソース配線および前記ソースが電気的に接続され、前記電極は、前記ドレインと電気的に接続されることを特徴とする半導体装置の作製方法である。
【００２５】
さらに上記各構成において、前記接続配線および前記電極は、ウエットエッチング法により形成されることを特徴とする半導体装置の作製方法である。
【発明の効果】
【００２６】
本発明では、素子基板上に行方向および列方向にそれぞれの配線（ソース配線、ドレイン配線等）を形成する場合において、これらの配線が交差する部分で行方向または列方向の一方の配線を非連続的に形成し、これらの配線上に絶縁膜を形成した後で、絶縁膜上に形成される電極と同一の膜で、絶縁膜に形成された開口部（コンタクトホール）を介して接続配線を形成することにより、非連続的な配線を連結し、連続的な配線を形成することができる。従って、従来のように交差する配線を別の層の導電膜で形成することなく、交差する配線を形成することができるので、その工程数が削減され、歩留まりの向上および製造コストの低下を実現することができる。
【発明を実施するための最良の形態】
【００２７】
本発明の半導体装置の実施形態について、以下に説明する。
【００２８】
本発明の半導体装置は、液晶表示装置および発光装置を含むものであり、いずれの場合においても基板上に複数の薄膜トランジスタおよび電極を有する素子基板が形成され、液晶表示装置の場合には素子基板と所定の間隙を介して対向基板が接着され、前記間隙に電気光学物質（液晶材料等）を備えることにより液晶パネルが形成され、発光装置の場合には、上記素子基板が有する電極（第１の電極）上に有機化合物層および第２の電極を積層することにより発光素子が形成され、発光パネルが得られる。
【００２９】
本発明においては、図１または図２で示すような配線の接続構造を形成することができる。
【００３０】
図１においては、基板上に形成されたＴＦＴ、ソース配線、ゲート配線（ゲート電極を含む）、およびＴＦＴと電気的に接続された第１の電極の構造を示すが、本発明では、これらを２種類の導電膜のみで形成し、接続することを特徴とする。なお、図１（Ａ）に示す上面図を破線Ｘ−Ｘ’で切断した断面図を図１（Ｂ）に示し、図１（Ａ）に示す上面図を破線Ｙ−Ｙ’で切断した断面図を図１（Ｃ）に示すものとする。
【００３１】
基板２０１上には、図１（Ｂ）に示すようにＴＦＴのソース２０２、ドレイン２０３を形成する半導体層２０４が形成されている。そして、半導体層２０４上にゲート絶縁膜２０５を介して第１の導電膜からなるソース配線２０６、ゲート線２０７がパターン形成される。なお、ここでは、図示しないがソース配線２０６は、素子基板の画素部において列方向に形成される全ての画素と電気的に接続されるように直線上に形成されている。一方、ゲート線２０７は、島状に形成されており１画素毎に独立して形成されている。また、ゲート線２０７の一部であって、半導体層２０４と重なる部分がＴＦＴ２１４のゲート電極２１２となる。
【００３２】
そして、ソース配線２０６、およびゲート線２０７上に絶縁膜２０８を介して第２の導電膜からなる接続配線２０９、２１０および第１の電極２１１がパターン形成される。
【００３３】
なお、接続配線２０９は、図１（Ｂ）に示すように絶縁膜２０８に形成されたコンタクトホール（図示せず）を介してソース配線２０６とソース２０２を電気的に接続し、接続配線２１０もコンタクトホールを介して図１（Ｃ）に示すように複数の島状に形成されたゲート線２０７を電気的に接続する。このように島状のゲート線２０７が接続配線２１０により電気的に接続されることによりゲート配線２１２が形成される。また、ゲート配線２１２は、素子基板の画素部において行方向に形成される全ての画素と電気的に接続される。
【００３４】
また、図２においては、図１の場合と異なり第１の導電膜からなり、島状に形成されたソース線を第２の導電膜からなる接続配線で形成する場合について示す。なお、図２（Ａ）に示す上面図を破線Ｘ−Ｘ’で切断した断面図を図２（Ｂ）
に示し、図２（Ａ）に示す上面図を破線Ｙ−Ｙ’で切断した断面図を図２（Ｃ）
に示すものとする。
【００３５】
基板３０１上にも同様にＴＦＴのソース３０２、ドレイン３０３を形成する半導体層３０４が形成されている。そして、半導体層３０４上にゲート絶縁膜３０５を介して第１の導電膜からなるソース線３０６、ゲート配線３０７がパターン形成される。また、ゲート配線３０７の一部であって、半導体層３０４と重なる部分がＴＦＴ３１４のゲート電極３１２となる。なお、ここでは、図示しないがゲート配線３０７は、素子基板の画素部において行方向に形成される全ての画素と電気的に接続されるように直線上に形成されている。一方、ソース線３０６は、島状に形成されており１画素毎に独立して形成されている。
【００３６】
そして、ソース線３０６、ゲート配線３０７上に絶縁膜３０８を介して第２の導電膜からなる接続配線３０９、３１０および第１の電極３１１がパターン形成される。
【００３７】
なお、接続配線３０９は、図２（Ｂ）に示すように絶縁膜３０８に形成されたコンタクトホール（図示せず）を介してソース線３０６とソース３０２を電気的に接続し、接続配線２１０は、コンタクトホールを介して図１（Ｃ）に示すように複数の島状に形成されたソース線３０６を電気的に接続する。このように島状のソース線３０６が接続配線３１０により電気的に接続されることによりソース配線３１１が形成される。また、ソース配線３１１は、素子基板の画素部において列方向に形成される全ての画素と電気的に接続される。
【００３８】
〔実施の形態１〕  本実施の形態１においては、基板上に複数のＴＦＴ、配線、および電極が形成された素子基板であって、最終的に液晶表示装置が形成される場合の構造について説明する。なお、図３では、特に素子基板の画素部の構造について示す。
【００３９】
本実施の形態１で説明する素子基板は、図３に示すように、行方向に配置されたゲート配線１１７、および容量配線１１６と、列方向に配置されたソース配線１０９と、ゲート配線とソース配線の交差部近傍に形成されたＴＦＴ１１０、および電極（第１の電極）を有する画素部と、ここでは図示しないがｎチャネル型ＴＦＴやｐチャネル型ＴＦＴを有する駆動回路とを含む。
【００４０】
なお、図３におけるゲート配線１１７は、行方向に配置された島状のゲート線１１８が接続配線１１５により電気的に接続されたものであり、島状のゲート線１１８は、ソース配線１０９（ゲート電極１０７含む）及び容量電極１０８と同様にゲート絶縁膜上に接して形成されている。また、接続配線１１４および第１の電極１１３は、第１および第２の絶縁膜（層間絶縁膜）上に形成されており、接続配線１１４は、ソース配線１０９とＴＦＴ１１０のソース１０２とを電気的に接続する。なお、第１の電極１１３は、ＴＦＴ１１０のドレイン１０３と電気的に接続されている。
【００４１】
このような構成とすることによって、第１の電極１１３、接続配線１１４、１１５、および容量配線１１６を全て同一の成膜表面に同時に形成することができる。
【００４２】
また、第１の電極１１３の保持容量は、半導体層１０５を覆う絶縁膜（ゲート絶縁膜）を誘電体とし、第１の電極１１３と接続された半導体層１０５と、容量配線１１６で電気的に接続された容量電極１０８とで形成される。
【００４３】
なお、本発明では図３に示す画素構造を有する画素部、および駆動回路を有する素子基板を形成するために必要なマスク数を５枚とすることができる。即ち、１枚目は、半導体層１０５をパターニングするマスク、２枚目は、ソース配線１０９、容量電極１０８および島状のゲート線１１８をパターニングするマスク、３枚目は、駆動回路のｐチャネル型ＴＦＴを形成するためにｐ型を付与する不純物元素を添加する際にｎチャネル型ＴＦＴを覆うためのマスク、４枚目は、半導体層１０５、島状のゲート線１１８、およびソース配線１０９とにそれぞれ達するコンタクトホールを形成するマスク、５枚目は、第１の電極１１３、接続配線１１４、１１５および容量配線１１６をパターニングするためのマスクである。
【００４４】
以上のように、図３に示す画素構造とした場合、少ないマスク数で素子基板を作製することができる。
【００４５】
〔実施の形態２〕  本実施の形態２では、実施の形態１とは構造が異なり、最終的に発光装置が形成される場合の構造について説明する。なお、図８では、特に素子基板の画素部の構造について示す。
【００４６】
素子基板は、図８に示すように、行方向に配置されたゲート配線６２３と、列方向に配置されたソース配線６１２および電流供給線６０９と、ゲート配線６２３とソース配線６１２の交差部近傍に形成されたＴＦＴ（スイッチング用ＴＦＴ６３３、電流制御用ＴＦＴ６３４）、および電極を有する画素部と、ここでは図示しないがｎチャネル型ＴＦＴやｐチャネル型ＴＦＴを有する駆動回路とを含む。
【００４７】
なお、図８におけるゲート配線６２３は、行方向に配置された島状のゲート線（１）６２４と接続配線６１８とが電気的に接続されたものを指している。なお、島状のゲート線（１）６２４（ゲート電極（１）６１０含む）は、ソース配線６１２、電流供給線６０９、さらにゲート線（２）６２５（ゲート電極（２）６１１含む）と同様にゲート絶縁膜上に接して形成されている。また、接続配線６１４、６１８、６１９、６２０は第１の電極６２２と同様に第１および第２の絶縁膜（層間絶縁膜）上に形成されており、接続配線６１４は、電流制御用ＴＦＴ６３４のドレインと電流供給線６０９とを電気的に接続するものであり、接続配線６１９は、スイッチング用ＴＦＴ６１３のドレイン、電流制御用ＴＦＴ６１４のゲート電極（２）６１１、および半導体層（３）６３０とを電気的に接続するものであり、接続配線６２０は、ソース配線６１２とスイッチング用ＴＦＴ６１３のソース６０２を電気的に接続することができる。
【００４８】
このような構成とすることによって、接続配線（６１４、６１８、６１９、６２０）、第１の電極６２２を全て同一の成膜表面に同時に形成することができる。
【００４９】
また第１の電極６２２の保持容量は、半導体層（２）６０７を覆う絶縁膜（ゲート絶縁膜）を誘電体とし、スイッチング用ＴＦＴ６３３のドレイン６０３と接続された半導体層（３）６３０と、電流供給線６０９の一部により容量６０７が形成される。
【００５０】
なお、本発明では図８に示す画素構造を有する画素部、および駆動回路を有する素子基板を形成するために必要なマスク数を５枚とすることができる。即ち、１枚目は、半導体層（１）６０６、半導体層（２）６０７、および半導体層（３）６３０をパターニングするマスク、２枚目は、ソース配線６１２、電流供給線６０９、島状のゲート線（１）６２４、および島状のゲート線（２）６２５をパターニングするマスク、３枚目は、駆動回路のｐチャネル型ＴＦＴを形成するためにｐ型を付与する不純物元素を添加する際にｎチャネル型ＴＦＴを覆うためのマスク、４枚目は、半導体層（１）６０６、半導体層（２）６０７、島状のゲート線（１）６２４、島状のゲート線（２）６２５およびソース配線６１２のそれぞれ達するコンタクトホールを形成するマスク、５枚目は、接続配線（６１４、６１８、６１９、６２０）、第１の電極６２２をパターニングするためのマスクである。
【００５１】
以上のように、図８に示す画素構造とした場合、少ないマスク数で素子基板を作製することができる。
【００５２】
以下に、本発明の実施例について説明する。
【実施例１】
【００５３】
本実施例では、同一基板上にｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを同時に作製するとともに発明の実施の形態１において図３で説明した画素部の構造を有する素子基板の作製方法について、図４〜図７を用いて詳細に説明する。なお、図４は、図３において示した画素部の構造について破線Ａ−Ａ’で切断した際の切断部における断面構造を示したものである。また、図３〜図７に示す記号は共通のものを用いているので適宜参照すればよい。
【００５４】
基板１００は、ガラス基板、プラスチック基板、セラミックス基板などを用いることができる。また、酸化シリコン膜や窒化シリコン膜などの絶縁膜を表面に形成したシリコン基板やステンレスに代表される金属基板を用いても良い。勿論、石英基板を用いることも可能である。
【００５５】
そして、基板１００上の表面には、窒化シリコン膜から成る下地膜や、酸化シリコン膜から成る下地膜１０１を形成すると良い。
【００５６】
これらの下地膜１０１はプラズマＣＶＤ法やスパッタ法で形成されるものであり、基板１００上にＴＦＴが形成された際に、基板１００からＴＦＴにとって有害な不純物が半導体層へ拡散することを防ぐために設けられている。そのため窒化シリコン膜からなる下地膜を２０〜１００ｎｍ、代表的には５０ｎｍの厚さに形成し、さらに酸化シリコン膜からなる下地膜２０３を５０〜５００ｎｍ、代表的には１５０〜２００ｎｍの厚さに形成すれば良い。
【００５７】
なお、下地膜１０１を窒化シリコン膜からなる下地膜または、酸化シリコン膜ならなる下地膜のどちらか一方のみでも良いが、ＴＦＴの信頼性を考慮すると２層構造とすることが好ましい。
【００５８】
次に、下地膜１０１上に非晶質半導体膜を、プラズマＣＶＤ法、減圧ＣＶＤ法、スパッタ法などの成膜法を用いて形成する。非晶質半導体膜は１０〜１００ｎｍ、代表的には５０ｎｍの厚さで形成するのが好ましい。
【００５９】
非晶質半導体膜は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、またシリコンゲルマニウム合金、炭化シリコンがあり、その他にガリウム砒素などの化合物半導体材料を用いることもできる。
【００６０】
また、下地膜と非晶質半導体膜とは同じ成膜法により成膜することができるので、下地膜１０１、および非晶質半導体膜を連続的に成膜すると良い。このように連続的な成膜を行うことにより成膜表面を大気中に曝さずに済むため、ＴＦＴの特性バラツキを発生させる要因の一つである膜表面の汚染を防ぐことができる。
【００６１】
次に、非晶質半導体膜を公知の結晶化技術を用いて結晶化させることにより結晶質半導体膜を下地膜１０１に接して形成する。
【００６２】
なお、プラズマＣＶＤ法で成膜される非晶質半導体膜には１０〜４０ａｔｏｍ％の割合で膜中に水素が含まれているため、結晶化を行う前に４００〜５００℃の熱処理を行うことにより、水素を膜中から脱離させて含有水素量を５ａｔｏｍ％以下としておくことが望ましい。また、スパッタ法や蒸着法などにより形成された非晶質シリコン膜を用いても良いが、この場合においても膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。
【００６３】
非晶質半導体膜を結晶化する工程は、公知のレーザーアニールまたは熱アニール等の固相成長法で結晶化すれば良い。また、触媒元素を用いた熱アニールの技術により結晶質半導体膜を用いることもできる。さらに、触媒元素を用いた熱アニールの技術により形成された結晶質半導体膜に対して、ゲッタリングの工程を加えて、前記触媒元素を除去すると優れたＴＦＴ特性を得ることができる。
【００６４】
次に、結晶質半導体膜上にレジストを形成し、ドライエッチングを行うことにより、島状の半導体層１０５を形成する（図５）。
【００６５】
次に、半導体層１０５の表面に、酸化シリコンまたは窒化シリコンを主成分とするゲート絶縁膜１０６を形成する。ゲート絶縁膜１０６は、プラズマＣＶＤ法やスパッタ法で形成し、その厚さを１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍとして形成すれば良い。
【００６６】
そして、ゲート絶縁膜１０６上に第１の導電膜を形成する。第１の導電膜は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。例えば、ＷＭｏ、ＴａＮ、ＭｏＴａ、ＷＳｉx（x=2.4<X<2.7）などの化合物を用いることができる。なお、第１の導電膜は１０〜１００ｎｍ、好ましくは１５０〜４００ｎｍの膜厚で形成すれば良い。
【００６７】
なお、本実施例では単層の膜からなる導電膜を用いているが、本実施例はこの構成に限定されない。すなわち、２層の導電膜を１つの導電膜として用いても良い。この場合、２層の導電膜を形成する導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成するとよい。具体的には、窒化タンタル膜、タングステン膜を順次積層した導電膜を用いることができる。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、Ａｇ：Ｐｄ：Ｃｕ合金を用いることができる。
【００６８】
また、２層構造に限定されず、例えば、タングステン膜、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、タングステンに代えて窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、窒化チタン膜に代えてチタン膜を用いてもよい。
【００６９】
なお、導電膜の材料によって、最適なエッチングの方法や、エッチャントの種類を適宜選択することが重要である。
【００７０】
次に、第１の導電膜上にレジスト膜を形成し、これをマスクとしてエッチングを行うことにより容量電極１０８、ソース配線１０９、およびゲート線１１８が形成される（図６）。ここで、ゲート線１１８が半導体層１０５と重なっている部分がゲート電極１０８となる。なお、エッチング後に残渣が残っている場合には、アッシング処理すると良い。なお、エッチング後にレジスト膜を剥離液により除去する。
【００７１】
次に、ゲート電極１０８をマスクとして、半導体層１０５にｎ型を付与する不純物元素を添加してｎ型の不純物領域を形成する（図６）。なお、ｎ型を付与する不純物元素は、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などが知られているが、ここでは、リン（フォスフィン：ＰＨ3）をイオンドープ法で添加する。これにより、島状半導体膜２０６の一部であって、ゲート電極と重ならない位置にリンが添加される。なお、本実施例では膜中の不純物濃度が１×１０19〜１×１０21ａｔｏｍｓ／ｃｍ3とするのが好ましく、本実施例ではリンの不純物濃度が１×１０20ａｔｏｍｓ／ｃｍ3となるようにする。
【００７２】
なお、ここで形成される不純物領域はソース１０２またはドレイン１０３となる。また不純物の添加量を部分的に低減させて、低濃度不純物領域（ＬＤＤ領域）１１１を形成することもできる。
【００７３】
そして、ゲート電極１０７と重なる位置にある半導体膜の一部にはチャネル領域１０４が形成される。
【００７４】
次に、半導体層１０５、ゲート電極１０７、および容量電極１０８をレジストで覆って、ｐ型を付与する不純物元素をさらに添加することにより、駆動回路部の半導体層にｐ型の不純物領域を形成することができる。
【００７５】
なお、ｐ型を付与する不純物元素は、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）が知られているが、ここではボロン（ジボラン：Ｂ2Ｈ6）をイオンドープ法で添加する。なお、本実施例では、膜中の不純物濃度が２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3となるようにボロンを添加する。
【００７６】
そして、レジストを除去することにより、基板上に形成される画素部においてはｎチャネル型ＴＦＴ、駆動回路部においてはｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの両方をそれぞれ形成することができる。
【００７７】
つぎに、ゲート電極１０７、容量電極１０８およびソース配線１０９上に絶縁膜が形成される。なお、本実施例では、絶縁膜として無機絶縁材料からなる第１の絶縁膜１１０と有機絶縁材料からなる第２の絶縁膜１１１を積層したものを用いることとする。しかし、本発明は絶縁膜の積層構造に限られるものではなく、単層構造でも、３層以上の積層構造とすることも可能である。
【００７８】
はじめに無機絶縁材料からなる第１の絶縁膜１１０が形成される。なお、ここで用いる無機絶縁材料としては、酸化珪素、窒化珪素、酸化窒化珪素などの珪素を含む絶縁材料を用いることができる（図４（Ａ））。
【００７９】
さらに、第１の絶縁膜１１０上に有機絶縁材料からなる第２の絶縁膜１１１が形成される。なお、ここで用いる有機絶縁材料としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）等が挙げられる。
【００８０】
なお、本実施例では第２の絶縁膜１１１に感光性の有機絶縁材料を用いる。この場合において、例えばポジ型の感光性アクリルを用いた際に、第２の絶縁膜１１１の上端部のみに曲率半径を有する曲面を持たせることが好ましい。なお、感光性の有機絶縁材料として、光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【００８１】
次に、第１の絶縁膜１１０、第２の絶縁膜１１１またはゲート絶縁膜をエッチングすることによりコンタクトホール１１２を形成する。なお、ここでのエッチングには、ドライエッチングまたはウエットエッチングを１回または複数回に分けて行うことができるが、第２の絶縁膜１１１の上端部のみに曲率半径を持たせるためにはウエットエッチングを用いるのが好ましい。また、最終的な、上端部の曲率半径は、０．２μｍ〜３μｍとすることが好ましい。このような形状とすることにより、第２の絶縁膜１１１上に形成される導電膜の成膜性を向上させることができる。
【００８２】
なお、コンタクトホール１１２は、ソース線１０９、半導体層１０５（ソース１０２、ドレイン１０３）に到達するように形成されている（図４（Ｂ）、図７）。
【００８３】
次に、第２の導電膜を形成する。ここで第２の導電膜を形成する材料としては、第１の電極を形成することを考慮して選択された材料を用いる。具体的には、透明性導電膜として知られている酸化インジウム・スズ（ＩＴＯ）（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）や酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）の他、金（Ａｕ）
、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）等の元素や、その化合物を用いることができる。
【００８４】
なお、これらの材料を複数組み合わせて積層して形成することもできる。例えば、透光性を確保できる程度（１０ｎｍ以下）の膜厚でアルミニウム（Ａｌ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等の材料からなる膜を形成した後、ＩＴＯ膜を積層することにより第２の導電膜を形成することもできる。このような積層構造は、配線抵抗およびコンタクト抵抗を下げる上で好ましい構造である。
【００８５】
本実施例では、ＩＴＯからなる第２の導電膜を形成した後、第２の導電膜上にレジスト膜を形成し、これをマスクとしてウエットエッチング法によるエッチングを行うことにより第１の電極１１３、接続配線１１４、１１５および容量配線１１６が形成される（図４（Ｃ））。ここで、接続配線１１４によりソース配線１０９とＴＦＴ１１０のソース１０２が電気的に接続され、接続配線１１５により島状のゲート線１１８が電気的に接続され、さらに、容量配線１１６と容量電極１０８が電気的に接続される。
【００８６】
なお、第２の導電膜のパターニングにおいて、形成される第１の電極１１３、接続配線１１４、１１５および容量配線１１６のそれぞれがショートすることのないように、最適な形状（線幅等）、エッチングの方法、およびエッチャントの種類を導電膜の材料に応じて適宜選択することが重要である。
【００８７】
以上により、図３の上面図で示した画素部を有する素子基板を形成することができる。
【実施例２】
【００８８】
本実施例では、発明の実施の形態２において図８を用いて説明した画素構造を有する素子基板を作製する方法について図９〜１２を用いて説明する。なお、図９は、図８において示した画素部の構造について破線Ａ−Ａ’で切断した際の切断部における断面構造を示したものである。また、図８〜図１２に示す記号は共通のものを用いているので適宜参照すればよい。
【００８９】
基板６００上に窒化シリコン膜からなる下地膜や、酸化シリコン膜からなる下地膜６０１を形成する。その他にも実施例１で示したものと同様の材料を用いて形成することができる。
【００９０】
次に下地膜６０１上に半導体層（１）６０６、半導体層（２）６０７を形成する（図１０）。なお、これらの半導体膜層は、実施例１で示したものと同様の方法を用いて形成された非晶質半導体膜を公知の結晶化技術により結晶化した結晶質半導体膜をパターニングすることにより形成されたものである。
【００９１】
半導体層（１）６０６、半導体層（２）６０７、および半導体層（３）６３０が形成されたところで、これらの半導体層を覆ってゲート絶縁膜６０９が形成される。なお、本実施例では、酸化珪素からなるゲート絶縁膜６０９を形成するが、その他の公知の絶縁材料を用いることもできる。
【００９２】
そして、ゲート絶縁膜６０９上に第１の導電膜を形成する。第１の導電膜は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。例えば、ＷＭｏ、ＴａＮ、ＭｏＴａ、ＷＳｉx（x=2.4<X<2.7）などの化合物を用いることができる。なお、第１の導電膜は１０〜１００ｎｍ、好ましくは１５０〜４００ｎｍの膜厚で形成すれば良い。
【００９３】
本実施例では単層の膜からなる導電膜を用いているが、本発明はこの構成に限定されない。すなわち、２層の導電膜を１つの導電膜として用いることもできる。具体的には、実施例１において第１の導電膜を形成する材料として挙げたものを用いることができる。なお、導電膜の材料によって、最適なエッチングの方法や、エッチャントの種類を適宜選択することが重要である。
【００９４】
次に、第１の導電膜上にレジスト膜を形成し、これをマスクとしてエッチングを行うことにより電流供給線６０９、ソース配線６１２、およびゲート線（１）
６２４、ゲート線（２）６２５が形成される（図１１）。ここで、ゲート線（１）６２４が半導体層（１）６０６と重なっている部分がゲート電極（１）６１０となり、ゲート線（２）６２５が半導体層（２）６０７と重なっている部分がゲート電極（２）６１１となる。なお、エッチング後に残渣が残っている場合には、アッシング処理すると良い。なお、エッチング後にレジスト膜を剥離液により除去する。
【００９５】
そして、ここで形成されたゲート電極（１）６１０、およびゲート電極（２）
６１１をそれぞれマスクとして、半導体層（１）６０６、および半導体層（２）
６０７にｎ型を付与する不純物元素を添加してｎ型の不純物領域を形成する（図１１）。なお、ｎ型を付与する不純物元素は、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などが知られているが、ここでは、リン（フォスフィン：ＰＨ3）をイオンドープ法で添加する。これにより、半導体層（１）６０６の一部であって、ゲート電極と重ならない位置にリンが添加される。なお、本実施例では膜中の不純物濃度が１×１０19〜１×１０21ａｔｏｍｓ／ｃｍ3とするのが好ましく、本実施例ではリンの不純物濃度が１×１０20ａｔｏｍｓ／ｃｍ3となるようにする。
【００９６】
なお、ここで形成される不純物領域はソースまたはドレインとなる（ソース６０２、ドレイン６０３）。また、不純物の添加量を部分的に低減させて、低濃度不純物領域（ＬＤＤ領域）６０５を形成することもできる。
【００９７】
また、ゲート電極と重なる位置にある半導体膜の一部にはチャネル領域が形成される。例えば、ゲート電極（１）６１０と重なる位置にある半導体膜の一部にはチャネル領域６０４が形成される。
【００９８】
次に、半導体層（１）６０６、およびゲート電極（１）６１０をレジストで覆って、ｐ型を付与する不純物元素をさらに添加することにより、半導体層（２）
の一部であって、ゲート電極（２）６１１と重ならない位置にｐ型の不純物領域を形成することができる。
【００９９】
なお、ｐ型を付与する不純物元素は、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）が知られているが、ここではボロン（ジボラン：Ｂ2Ｈ6）をイオンドープ法で添加する。なお、本実施例では、膜中の不純物濃度が２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3となるようにボロンを添加する。
【０１００】
なお、ここで形成される不純物領域もソースまたはドレイン（ソース６１３、ドレイン６０８）となる。また、不純物の添加量を部分的に低減させて、低濃度不純物領域（ＬＤＤ領域）を形成することもできる。さらに、ゲート電極（２）
６１１と重なる位置にある半導体層（２）６０７の一部にはチャネル領域が形成される。
【０１０１】
そして、レジストを除去することにより、基板上に形成される画素部においてはｎチャネル型ＴＦＴからなるスイッチング用ＴＦＴ、ｐチャネル用ＴＦＴからなる電流制御用ＴＦＴを形成することができ、また、駆動回路部においてはｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの両方をそれぞれ形成することができる。なお、スイッチング用ＴＦＴ及び電流制御用ＴＦＴを形成するＴＦＴについては、必ずしも先に示した組み合わせにする必要はなく、ｎチャネル型ＴＦＴまたは、ｐチャネル型のＴＦＴを適宜、最適となるように組み合わせて用いることができる。
【０１０２】
次に、ゲート電極（１）６１０、ゲート電極（２）６１１、およびソース配線６１２上に絶縁膜が形成される。なお、本実施例では、絶縁膜として無機絶縁材料からなる第１の絶縁膜６１５と有機絶縁材料からなる第２の絶縁膜６１６を積層したものを用いることとする。しかし、本発明は絶縁膜の積層構造に限られるものではなく、単層構造でも、３層以上の積層構造とすることも可能である。
【０１０３】
はじめに無機絶縁材料からなる第１の絶縁膜６１５が形成される。なお、ここで用いる無機絶縁材料としては、酸化珪素、窒化珪素、酸化窒化珪素などの珪素を含む絶縁材料を用いることができる（図９（Ａ））。
【０１０４】
さらに、第１の絶縁膜６１５上に有機絶縁材料からなる第２の絶縁膜６１６が形成される。なお、ここで用いる有機絶縁材料としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）等が挙げられる。
【０１０５】
なお、本実施例では第２の絶縁膜６１６に感光性の有機絶縁材料を用いる。この場合において、例えばポジ型の感光性アクリルを用いた際に、第２の絶縁膜６１６の上端部のみに曲率半径を有する曲面を持たせることが好ましい。なお、感光性の有機絶縁材料として、光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【０１０６】
次に、第１の絶縁膜６１５、第２の絶縁膜６１６またはゲート絶縁膜をエッチングすることによりコンタクトホール６１７を形成する。なお、ここでのエッチングには、ドライエッチングまたはウエットエッチングを１回または複数回に分けて行うことができるが、第２の絶縁膜６１６の上端部のみに曲率半径を持たせるためにはウエットエッチングを用いるのが好ましい。また、最終的な、上端部の曲率半径は、０．２μｍ〜３μｍとすることが好ましい。このような形状とすることにより、第２の絶縁膜上に形成される導電膜の成膜性を向上させることができる。
【０１０７】
なお、コンタクトホール６１７は、ソース配線６１２、半導体層（１）６０６（ソース６０２、ドレイン６０３）、半導体層（２）６０７（ソース６１３、ドレイン６０８）に到達するように形成されている（図９（Ｂ）、図１２）。
【０１０８】
次に、第２の導電膜を形成する。ここで第２の導電膜を形成する材料としては、第１の電極を形成することを考慮して選択された材料を用いる。具体的には、透明性導電膜として知られている酸化インジウム・スズ（ＩＴＯ）（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）や酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）の他、金（Ａｕ）
、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）等の元素や、その化合物を用いることができる。
【０１０９】
なお、これらの材料を複数組み合わせて積層して形成することもできる。例えば、透光性を確保できる程度（１０ｎｍ以下）の膜厚でアルミニウム（Ａｌ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等の材料からなる膜を形成した後、ＩＴＯ膜を積層することにより第２の導電膜を形成することもできる。このような積層構造は、配線抵抗およびコンタクト抵抗を下げる上で好ましい構造である。
【０１１０】
本実施例では、ＩＴＯからなる第２の導電膜を形成した後、第２の導電膜上にレジスト膜を形成し、これをマスクとしてウエットエッチング法によるエッチングを行うことにより第１の電極６２２、接続配線６１４、６１８、６１９、および６２０が形成される（図８、図９（Ｃ））。ここで、接続配線６１４により電流制御用ＴＦＴ６３４のソース６１３と電流供給線６０９が電気的に接続され、接続配線６１８により島状のゲート線（１）６２４が電気的に接続され、接続配線６１９によりスイッチング用ＴＦＴ６３３のドレイン６０３、電流制御用ＴＦＴ６３４のゲート電極（２）６１１、および半導体層（３）６３０が電気的に接続され、接続配線６２０によりソース配線６１２とスイッチング用ＴＦＴ６３３のソース６０２が電気的に接続される。
【０１１１】
なお、第２の導電膜のパターニングにおいて、形成される第１の電極６２２、接続配線６１４、６１８、６１９、および６２０のそれぞれがショートすることのないように、最適な形状（線幅等）、エッチングの方法、およびエッチャントの種類を導電膜の材料に応じて適宜選択することが重要である。
【０１１２】
以上により、図８の上面図で示した画素部を有する素子基板を形成することができる。
【０１１３】
さらに本実施例において、図８で示す素子基板上に発光素子を形成する場合には、図９（Ｄ）に示す構造を有する。
【０１１４】
すなわち、素子基板が有する第１の電極６２２上に有機化合物から成る有機化合物層６２７を形成し、有機化合物層６２７上に第２の電極６２８を形成することにより発光素子６２９が完成する。なお、第１の電極６２２の端部は、図９（Ｄ）で示すように絶縁膜６３１で覆っておくのが好ましい。第１の電極６２２の端部での電界集中により有機化合物層６２７の有機化合物が劣化するのを防ぐためである。なお、絶縁膜６３１は、先に形成した第２の絶縁膜６１６と同様に感光性の有機絶縁材料で成膜した後、第１の電極と重なる部分をウエットエッチング法で除去することにより、絶縁膜６３１の上端部の曲率半径を０．２μｍ〜３μｍとすることが好ましい。このような形状とすることにより、次に形成される有機化合物層６２７の成膜性を向上させることができる。
【０１１５】
また、有機化合物層６２７を形成する材料としては、低分子系有機化合物材料および高分子系有機化合物材料のいずれを用いることもできる。また、有機化合物材料には、公知の有機化合物材料のみから成るものだけでなく、無機化合物を一部に含む有機化合物材料も含めるものとする。
【０１１６】
なお、有機化合物層６２７は、正孔輸送性材料、発光性材料、電子輸送性材料、ブロッキング性材料の他、正孔注入性材料等の機能性材料を用いて積層することにより形成される。また、本発明において、有機化合物層の積層構造の組み合わせは自由である。以下に好適な材料をそれぞれ列挙する。ただし、本発明に用いる材料は、これらに限定されない。さらに先に列挙した機能性材料に限られることはなく、その他の公知の機能性材料を用いることもできる。
【０１１７】
正孔輸送性材料としては、芳香族アミン系（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物が好適である。広く用いられている材料として、例えば、先に述べたＴＰＤの他、その誘導体である４，４'−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、α−ＮＰＤと示す）や、４，４'，４''−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（以下、ＴＤＡＴＡと示す）、４，４'，４''−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（以下、ＭＴＤＡＴＡと示す）などのスターバースト型芳香族アミン化合物が挙げられる。
【０１１８】
発光性材料としては、具体的には、トリス（８−キノリノラト）アルミニウム（以下、Ａｌｑ3と示す）、トリス（４−メチル−８−キノリノラト）アルミニウム（以下、Ａｌｍｑ3と示す）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（以下、ＢｅＢｑ2と示す）、ビス（２−メチル−８−キノリノラト）−（４−ヒドロキシ−ビフェニリル）−アルミニウム（以下、ＢＡｌｑと示す）、ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（以下、Ｚｎ（ＢＯＸ）2と示す）、ビス［２−（２−ヒドロキシフェニル）
−ベンゾチアゾラト］亜鉛（以下、Ｚｎ（ＢＴＺ）2と示す）などの金属錯体の他、各種蛍光色素が有効である。また、三重項発光材料も可能であり、白金または、イリジウムを中心金属とする錯体を用いることもできる。三重項発光材料としては、トリス（２−フェニルピリジン）イリジウム（以下、Ｉｒ（ｐｐｙ）3と示す）、２，３，７，８，１２，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈ−ポルフィリン−白金（以下、ＰｔＯＥＰと示す）などが挙げられる。
【０１１９】
電子輸送性材料としては、先に述べたＡｌｑ3、Ａｌｍｑ3、ＢｅＢｑ2などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体や、混合配位子錯体であるＢＡｌｑなどが好適である。また、Ｚｎ（ＢＯＸ）2、Ｚｎ（ＢＴＺ）2などのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（以下、ＰＢＤと示す）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（以下、ＯＸＤ−７と示す）などのオキサジアゾール誘導体、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（以下、ＴＡＺと示す）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（以下、ｐ−ＥｔＴＡＺと示す）などのトリアゾール誘導体、バソフェナントロリン（以下、ＢＰｈｅｎと示す）、バソキュプロイン（以下、ＢＣＰと示す）などのフェナントロリン誘導体を用いることができる。
【０１２０】
さらに、正孔注入性材料としては、有機化合物であればポルフィリン系の化合物が有効であり、フタロシアニン（以下、Ｈ2−Ｐｃと示す）、銅フタロシアニン（以下、Ｃｕ−Ｐｃと示す）等を用いることができる。また、導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（以下、ＰＳＳと示す）をドープしたポリエチレンジオキシチオフェン（以下、ＰＥＤＯＴと示す）や、ポリアニリン、ポリビニルカルバゾール（以下、ＰＶＫと示す）などを用いることもできる。
【０１２１】
さらにブロッキング性材料として、上で述べたＢＡｌｑ、ＯＸＤ−７、ＴＡＺ、ｐ−ＥｔＴＡＺ、ＢＰｈｅｎ、ＢＣＰ等を用いることもできる。
【０１２２】
なお、本実施例の場合には、第１の電極６２２がＩＴＯにより形成されており、その仕事関数が４．５ｅＶ以上の陽極材料で形成されていることから、第１の電極６２２は発光素子６２９の陽極として機能する。そのため、有機化合物層６２７を挟んで形成される第２の電極６２８は、発光素子６２９の陰極として機能する仕事関数が３．８ｅＶ以下の陰極材料を用いて形成する。具体的には元素周期律の１族または２族に属する元素、すなわちＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ2）の他、希土類金属を含む遷移金属を用いて形成することができるが、Ａｌ、Ａｇ、ＩＴＯ等の金属（合金を含む）との積層により形成しても良い。
【０１２３】
また、仕事関数が４．５ｅＶの陽極材料としては、ＩＴＯの他にも透光性材料である酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）の他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（ＴｉＮ）等を用いることもできる。
【０１２４】
なお、第１の電極６２２は、透光性（具体的には、可視光の透過率が、４０％以上）を有するＩＴＯで形成されていることから、本実施例では、第２の電極をＣａＦ2とＡｌを積層することにより形成される遮光性（具体的には可視光の透過率が、１０％未満）の導電膜により形成する。なお、この時ＣａＦ2の膜厚は２ｎｍとし、Ａｌの膜厚を２００ｎｍとするが、遮光性が十分に得られないときはＡｌの膜厚を厚くすることにより調節する。すなわち、有機化合物層６２７で生じた光は、第１の電極から素子基板側（下方出射）に出射される。
【０１２５】
しかし、本発明はこの構成に限られることはなく、第１の電極６２２を遮光性の陽極材料で形成し、第２の電極６２８を透光性の陰極材料で形成することにより有機化合物層６２７で生じた光を第２の電極６２７から素子基板と反対側（上方出射）に出射させる構造としたり、第１の電極６２２を透光性の陰極材料で形成し、第２の電極６２８を遮光性の陽極材料で形成することにより有機化合物層６２７で生じた光を第１の電極６２２から素子基板側（下方出射）に出射させる構造としたりすることもできる。
【０１２６】
なお、上述した第１の電極６２２に用いる材料の選択に応じて接続配線６１４、６１８、６１９、および６２０が第１の電極と同じ材料で形成される。すなわち、第１の電極６２２および接続配線６１４、６１８、６１９、および６２０を形成する第２の導電膜は上述した材料を用いることもできる。なお、第２の導電膜を形成する材料としては、第１の電極に用いる材料の仕事関数（陽極の場合には、４．５ｅＶ以上、陰極の場合には３．８以下）だけでなく、導電性の高い材料を選択することが望ましい。    
【実施例３】
【０１２７】
本実施例では、実施例１で説明した素子基板と同様に最終的に液晶表示装置が形成される場合の構造であるが、実施例１で示したものと構造の異なる素子基板について説明する。なお、図１３では、特に素子基板の画素部の構造について示す。
【０１２８】
素子基板は、図１３に示すように、行方向に配置されたゲート配線１３１７、および容量配線１３１６と、列方向に配置されたソース配線１３０９と、ゲート配線とソース配線の交差部近傍に形成されたＴＦＴ１３１０を有する画素部と、ここでは図示しないがｎチャネル型ＴＦＴやｐチャネル型ＴＦＴを有する駆動回路とを含む。
【０１２９】
なお、図１３におけるソース配線１３０９は、列方向に配置された島状のソース線１３１８が接続配線１３１５により電気的に接続されたものであり、島状のソース線１３１８は、ゲート配線１３１７（ゲート電極１３０７含む）及び容量配線１３１６と同様にゲート絶縁膜上に接して形成されている。また、接続配線１３１５は、第１の電極１３１３と同様に第１および第２の絶縁膜（層間絶縁膜）上に形成されており、接続配線１３１５は、島状のソース線１３１８を電気的に接続すると共に、ソース配線１３０９とＴＦＴ１３１０のソース１３０２とを電気的に接続する。なお、第１の電極１３１３は、ＴＦＴ１３１０のドレイン１３０３と電気的に接続されている。
【０１３０】
このような構成とすることによって、第１の電極１３１３および接続配線１３１５を全て同一の成膜表面に同時に形成することができる。
【０１３１】
また、第１の電極１３１３の保持容量は、半導体層１３０５を覆う絶縁膜（ゲート絶縁膜）を誘電体とし、第１の電極１３１３と接続された半導体層１３０５と、容量配線１３１６とで形成される。
【０１３２】
なお、本実施例では図１３に示す画素構造を有する画素部、および駆動回路を有する素子基板を形成するために必要なマスク数を５枚とすることができる。即ち、１枚目は、半導体層１３０５をパターニングするマスク、２枚目は、ゲート配線１３１７、容量配線１３１６および島状のソース線１３０８をパターニングするマスク、３枚目は、駆動回路のｐチャネル型ＴＦＴを形成するためにｐ型を付与する不純物元素を添加する際にｎチャネル型ＴＦＴを覆うためのマスク、４枚目は、半導体層１３０５、島状のソース線１３０８、およびゲート配線１３１７とにそれぞれ達するコンタクトホールを形成するマスク、５枚目は、第１の電極１３１３、および接続配線１３１５をパターニングするためのマスクである。
【０１３３】
以上のように、図１３に示す画素構造を形成する場合においても、少ないマスク数で素子基板を作製することができる。      
【実施例４】
【０１３４】
本実施例では、実施例２で説明した素子基板と同様に最終的に発光装置が形成される場合の構造であるが、実施例２で示したものと構造の異なる素子基板について説明する。なお、図１４では、特に素子基板の画素部の構造について示す。
【０１３５】
素子基板は、図１４に示すように、行方向に配置されたゲート配線１４２３と、列方向に配置されたソース配線１４１２および電流供給線１４０９と、ゲート配線１４２３とソース配線１４１２の交差部近傍に形成されたＴＦＴ（スイッチング用ＴＦＴ１４３３、電流制御用ＴＦＴ１４３４）を有する画素部と、ここでは図示しないがｎチャネル型ＴＦＴやｐチャネル型ＴＦＴを有する駆動回路とを含む。
【０１３６】
なお、図１４におけるソース配線１４１２は、列方向に配置された島状のソース線１４２４が接続配線１４１８により電気的に接続されたものを指している。
また、電流供給線１４０９は、列方向に配置された島状の電源線１４２５が接続配線１４２６により電気的に接続されたものを指している。また、島状のソース線１４２４および電源線１４２５は、ゲート配線１４２３、ゲート線１４２７（ゲート電極（２）１４１１含む）と同様にゲート絶縁膜上に接して形成されている。また、接続配線１４１４、１４１８、１４２０、１４２６は第１の電極１４１９と同様に第１および第２の絶縁膜（層間絶縁膜）上に形成されており、接続配線１４１４は、電流制御用ＴＦＴ１４３４のドレインと電流供給線１４０９とを電気的に接続するものであり、接続配線１４２０は、スイッチング用ＴＦＴ１４３３のドレイン、電流制御用ＴＦＴ１４３４のゲート電極（２）１４１１、および半導体層（３）１４３０を電気的に接続するものである。なお、接続配線１４１８は、ソース配線１４１２とスイッチング用ＴＦＴ１４３３のソース１４０２を電気的に接続することができる。
【０１３７】
このような構成とすることによって、接続配線（１４１４、１４１８、１４２０、１４２６、１４２７）、第１の電極１４１９を全て同一の成膜表面に同時に形成することができる。
【０１３８】
また第１の電極１４１９の保持容量は、半導体層（３）１４３０を覆う絶縁膜（ゲート絶縁膜）を誘電体とし、スイッチング用ＴＦＴ１４３３のドレイン１４０３と電気的に接続された半導体層（３）１４３０と、電流供給線１４０９の一部により容量１４０７が形成される。
【０１３９】
なお、本実施例では図１４に示す画素構造を有する画素部、および駆動回路を有する素子基板を形成するために必要なマスク数を５枚とすることができる。即ち、１枚目は、半導体層（１）１４０５、半導体層（２）１４１３、半導体層（３）１４３０をパターニングするマスク、２枚目は、ゲート配線１４２３、島状のソース線１４２４、島状の電源線１４２５、および島状のゲート線（２）１４２７をパターニングするマスク、３枚目は、駆動回路のｐチャネル型ＴＦＴを形成するためにｐ型を付与する不純物元素を添加する際にｎチャネル型ＴＦＴを覆うためのマスク、４枚目は、半導体層（１）１４０５、半導体層（２）１４１３、島状のソース線１４２４、島状の電源線１４２５、島状のゲート線（２）１４２７およびゲート配線１４２３のそれぞれ達するコンタクトホールを形成するマスク、５枚目は、接続配線（１４１４、１４１８、１４２０、１４２６）、第１の電極１４１９をパターニングするためのマスクである。
【０１４０】
以上のように、図８に示す画素構造とした場合、少ないマスク数で素子基板を作製することができる。      
【実施例５】
【０１４１】
本実施例では、実施例１で示した画素部の構造を有する素子基板を用いて得られた液晶表示装置の構造について図１５を用いて説明する。
【０１４２】
図１５に示すように素子基板上には、配向膜１５１９が形成されており、ラビング処理がなされている。また、基板間隔を保持するための有機樹脂からなる柱状のスペーサ１５２１が設けられ、その上に配向膜１５１９が設けられている。
なお、スペーサ１５２１および配向膜１５１９の形成順序は逆でも良い。
【０１４３】
一方、対向基板１５２８は、基板１５２２上に着色層１５２３（１５２３ａ、１５２３ｂ）、平坦化膜１５２４、および透明性導電膜からなる対向電極１５２５を有している。なお、着色層１５２３として、赤色の着色層１５２３ａ、青色の着色層１５２３ｂ、および緑色の着色層（図示せず）とが形成されている。なお、これらの着色層を一部重ねて遮光部を形成してもよい。また、対向電極１５２５は、平坦化膜１５２４上であって画素部となる位置に形成されており、対向電極１５２５上には配向膜１５２６が形成されている。
【０１４４】
素子基板１５０１と対向基板１５２８とは、シール剤（図示せず）で貼り合わされている。なお、シール剤１５０７にはフィラーが混入されていて、このフィラーとスペーサによって均一な間隔（好ましくは２．０〜３．０μｍ）を維持しつつ２枚の基板が貼り合わされている。また、両基板の間には液晶材料１５２７が注入されており、封止剤によって完全に封止されている。なお、液晶材料１５２７には公知の液晶材料を用いることができる。
【０１４５】
なお、図１５に示した構造とした場合、光は、対向基板１５２８側から入射し、液晶１５２７で変調されて、素子基板１５０１側から出射する。
【０１４６】
なお、本発明においては、第１の電極に反射性を有する金属膜（具体的には、アルミニウム（合金）膜等）を用いて形成することもできる。この場合には、光が対向基板１５２８側から入射し、液晶１５２７で変調された後、再び対向基板１５２８側から出射する。なお、このような構造とした場合には、第１の電極の下方に光が透過することがないため、メモリ素子や抵抗素子等を設けることもできる。
【０１４７】
なお、本実施例で説明した液晶表示装置の構成は、実施例３で説明した素子基板を用いた場合においても実施することができる。    
【実施例６】
【０１４８】
本実施例では、実施例２および実施例４で示した画素部の構造を有する素子基板を用いて得られた発光装置の構造について図１６を用いて説明する。
【０１４９】
図１６（Ａ）は、発光装置の上面図、図１６（Ｂ）は図１６（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された１６０１はソース側駆動回路、１６０２は画素部、１６０３はゲート側駆動回路である。また、１６０４は封止缶、１６０５はシール剤であり、シール剤１６０５で囲まれた内側は、空間１６０７になっている。
【０１５０】
なお、１６０８はソース側駆動回路１６０１及びゲート側駆動回路１６０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）１６０９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、外部電源と電気的に接続されている。
【０１５１】
次に、断面構造について図１６（Ｂ）を用いて説明する。基板１６１０上には駆動回路及び画素部が形成されているが、ここでは、駆動回路としてソース側駆動回路１６０１と画素部１６０２が示されている。
【０１５２】
なお、ソース側駆動回路１６０１はｎチャネル型ＴＦＴ１６１３とｐチャネル型ＴＦＴ１６１４とを組み合わせたＣＭＯＳ回路が形成される。また、駆動回路を形成するＴＦＴは、公知のＣＭＯＳ回路、ＰＭＯＳ回路もしくはＮＭＯＳ回路で形成しても良い。また、本実施の形態では、基板上に駆動回路を形成したドライバー一体型を示すが、必ずしもその必要はなく、基板上ではなく外部に形成することもできる。
【０１５３】
また、画素部１６０２は、ソース側駆動回路からの映像信号が入力されるスイッチング用ＴＦＴ１６１１と、スイッチング用ＴＦＴ１６１１と接続され、かつ発光素子の輝度を制御する機能を有する電流制御用ＴＦＴ１６１２と、電流制御用ＴＦＴ１６１１のドレインに電気的に接続された第１の電極（陽極）１６１３を含む複数の画素により形成される。
【０１５４】
また、第１の電極１６１３の両端には絶縁層１６１４が形成され、第１の電極１６１３上には有機化合物層１６１５が形成される。さらに、有機化合物層１６１５上には第２の電極１６１６が形成される。これにより、第１の電極（陽極）
１６１３、有機化合物層１６１５、及び第２の電極（陰極）１６１６からなる発光素子１６１８が形成される。
【０１５５】
さらに、第２の電極１６１６上に補助配線１６１７が形成される。補助配線１６１７は、接続配線１６１７と電気的に接続されており、ＦＰＣ１６０９を介して外部電源と電気的に接続されている。
【０１５６】
また、基板１６１０上に形成された発光素子１６１８を封止するためにシール剤１６０５により封止缶１６０４が貼り合わされている。なお、封止缶１６０４と発光素子１６１８との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、シール剤１６０５の内側の空間１６０７には窒素等の不活性気体が充填されている。なお、シール剤１６０５としてはエポキシ系樹脂を用いるのが好ましい。また、シール剤１６０５はできるだけ水分や酸素を透過しない材料であることが望ましい。なお、封止缶１６０４の一部には、封止缶１６０４とフィルム１６２０とで囲まれた空間に乾燥剤１６２１が備えられており、フィルム１６２０を介して空間１６０７の内部に存在する水分を吸収させることができる。
【０１５７】
また、本実施例では基板を封止するために封止缶を用いたが、その他の封止の方法としてガラス基板や石英基板の他、ＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板等の封止基板を用いることもできる。また、シール剤１６０５を用いて封止缶１６０４を接着した後、さらに側面（露呈面）を覆うようにシール剤で封止することも可能である。
【０１５８】
以上のようにして発光素子を空間１６０７に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。  
【実施例７】
【０１５９】
本発明を用いて形成された実施例１〜実施例４に示す素子基板は、実施例５または実施例６で示す様々な半導体装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型発光装置、アクティブマトリクス型ＥＣ装置）に用いることができる。なお、これらの表示装置を表示部に組み込むことにより電気器具を完成させることができる。
【０１６０】
そのような電気器具として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光素子を有する発光装置を用いることが好ましい。それら電気器具の具体例を図１７に示す。
【０１６１】
図１７（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明により作製した半導体装置をその表示部２００３に用いることにより作製される。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１６２】
図１７（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明により作製した半導体装置をその表示部２１０２に用いることにより作製される。
【０１６３】
図１７（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明により作製した半導体装置をその表示部２２０３に用いることにより作製される。
【０１６４】
図１７（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明により作製した半導体装置をその表示部２３０２に用いることにより作製される。
【０１６５】
図１７（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明により作製した半導体装置をこれら表示部Ａ、Ｂ２４０３、２４０４に用いることにより作製される。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１６６】
図１７（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明により作製した半導体装置をその表示部２５０２に用いることにより作製される。
【０１６７】
図１７（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明により作製した半導体装置をその表示部２６０２に用いることにより作製される。
【０１６８】
ここで図１７（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明により作製した半導体装置をその表示部２７０３に用いることにより作製される。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０１６９】
なお、将来的に有機材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０１７０】
以上の様に、本発明の作製方法を用いて作製された半導体装置の適用範囲は極めて広く、あらゆる分野の電気器具を作製することが可能である。また、本実施例における電気器具は実施例１〜実施例６のいずれかを自由に組み合わせて実施することが可能である。
【図面の簡単な説明】
【０１７１】
【図１】本発明における配線の接続関係について説明する図。
【図２】本発明における配線の接続関係について説明する図。
【図３】本発明により作製される素子基板を説明する図。
【図４】素子基板の作製工程を説明する断面図。
【図５】素子基板の作製工程を説明する上面図。
【図６】素子基板の作製工程を説明する上面図。
【図７】素子基板の作製工程を説明する上面図。
【図８】本発明により作製される素子基板を説明する図。
【図９】素子基板の作製工程を説明する断面図。
【図１０】素子基板の作製工程を説明する上面図。
【図１１】素子基板の作製工程を説明する上面図。
【図１２】素子基板の作製工程を説明する上面図。
【図１３】本発明により作製される素子基板を説明する図。
【図１４】本発明により作製される素子基板を説明する図。
【図１５】本発明により作製される液晶表示装置を説明する図。
【図１６】本発明により作製される発光装置を説明する図。
【図１７】電気器具の一例を示す図。
【符号の説明】
【０１７２】
２０１  基板
２０２  ソース、２０３  ドレイン、２０４  半導体層
２０５  ゲート絶縁膜
２０６  ソース配線
２０７  ゲート線
２０８  絶縁膜
２０９、２１０  接続配線
２１１  第１の電極
２１２  ゲート電極
２１３  ゲート配線
【図１】
2008052295.tif 000003
【図２】
2008052295.tif 000004
【図３】
2008052295.tif 000005
【図４】
2008052295.tif 000006
【図５】
2008052295.tif 000007
【図６】
2008052295.tif 000008
【図７】
2008052295.tif 000009
【図８】
2008052295.tif 000010
【図９】
2008052295.tif 000011
【図１０】
2008052295.tif 000012
【図１１】
2008052295.tif 000013
【図１２】
2008052295.tif 000014
【図１３】
2008052295.tif 000015
【図１４】
2008052295.tif 000016
【図１５】
2008052295.tif 000017
【図１６】
2008052295.tif 000018
【図１７】
2008052295.tif 000019