(57)【要約】【課題】ＰＯＬ電源の入力電圧に応じて、ＰＯＬ電源出力と負荷の接続・開放を制御する機構を設け、ＰＯＬ電源の故障時に入力電圧が出力部に通過しても、この電圧が負荷に印加されないＰＯＬ電源保護回路を提供する。【解決手段】負荷直近に配置して負荷に必要な電源電圧を供給するＰＯＬ電源保護回路において、前記ＰＯＬ電源保護回路の入力電圧と出力電圧とを比較する比較手段と、前記ＰＯＬ電源保護回路の出力端子と前記負荷との間に設けられたスイッチと、前記比較手段が許容範囲内と判定している状態では前記スイッチをオンにし、許容範囲外と判定している状態では前記スイッチをオフにする制御手段を備えた。【選択図】図１
2008017555.tif 000002
【特許請求の範囲】
【請求項１】
負荷直近に配置して負荷に必要な電源電圧を供給するＰＯＬ電源保護回路において、    前記ＰＯＬ電源保護回路の入力電圧と出力電圧とを比較する比較手段と、
前記ＰＯＬ電源保護回路の出力端子と前記負荷との間に設けられたスイッチと、
前記比較手段が許容範囲内と判定している状態では前記スイッチをオンにし、許容範囲外と判定している状態では前記スイッチをオフにする制御手段を備えたことを特徴とするＰＯＬ電源保護回路。
【請求項２】
請求項１記載のＰＯＬ電源保護回路において、
前記ＰＯＬ電源保護回路は、トランスを内臓しない非絶縁型ＤＣ／ＤＣコンバータであることを特徴とするＰＯＬ電源保護回路。
【請求項３】
請求項１記載のＰＯＬ電源保護回路において、
前記比較手段は、許容範囲内では負バイアス電圧が印加されオン状態となり、許容範囲外では負バイアス電圧が印加されずオフ状態となるトランジスタ回路であることを特徴とするＰＯＬ電源保護回路。
【請求項４】
請求項１記載のＰＯＬ電源保護回路において、
前記スイッチは、接続負荷端の過電圧阻止用トランジスタであることを特徴とするＰＯＬ電源保護回路。
【請求項５】
請求項１記載のＰＯＬ電源保護回路において、
前記制御手段は、前記比較手段が許容範囲内で正バイアス電圧が印加されてオン状態となり、許容範囲外では正バイアス電圧が印加されずオフ状態となるトランジスタ回路であることを特徴とするＰＯＬ電源保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＯＬ（Point of Load ）電源保護回路に係り、特に、負荷端に隣接して配置されたＤＣ／ＤＣコンバータを最新のＦＰＧＡ（Field Programmable Gate Array ）搭載ボードで実装するＰＯＬ電源の故障時に過大なＰＯＬ電源入力電圧が負荷に印加されるのを防止するＰＯＬ電源保護回路に関するものである。
【背景技術】
【０００２】
近年、電子機器の各パッケージ基板においては、ＬＳＩ（Large Scale Integrated Ci-rcuit ）の低電圧化に伴ってプリント基板のパターン抵抗や寄生インダクタンスによる電圧降下が無視できなくなってきた。また動作モードの切り替えなど、ＬＳＩの消費電流が急増したときの瞬間的な電源電圧の降下やその後の電圧のふらつき（寄生振動）が大きいと誤動作が生じる可能性もある。
【０００３】
こうした問題に対処するため、従来の集中給電方式からＬＳＩ、ＦＰＧＡ（Field Pro-grammable Gate Array）、ＤＳＰ（Digital Signal Processor）などの負荷直近にＤＣ／ＤＣコンバータ電源を配置する分散給電方式が採用されるようになってきている。
【０００４】
なお、ＦＰＧＡ（Field Pro-grammable Gate Array）とは、利用者がプログラミングすることができるＬＳＩのことを示し、ＤＳＰ（Digital Signal Processor）とは、ディジタル信号処理専用のマイクロプロセッサのことを示す。
【０００５】
この給電方式を用いることによって、電源と負荷との距離を短くすることができ、配線による電圧低下や配線インダクタンスによる過渡的な電圧変化の影響を低減することができる。そして、この分散給電の考え方をさらに発展させ、負荷となる各デバイスのすぐ側にＤＣ／ＤＣコンバータを配置するＰＯＬ（Point of Load)という手法があり、ＰＯＬを実現するコンバータをＰＯＬタイプのＤＣ／ＤＣコンバータと呼んでいる。ＰＯＬは、日本語で表現すると「負荷端に隣接して配置する」というイメージになる。
【０００６】
なお、ＰＯＬコンバータには、非絶縁型と絶縁型ＤＣ／ＤＣコンバータの２種類があるが、ここで用いられるＤＣ／ＤＣコンバータ電源は小型で低価格であることが要求されることからトランス等を内蔵しないタイプのもので、非絶縁型ＤＣ／ＤＣコンバータを対象とする。
【０００７】
非絶縁型ＰＯＬ電源の適用時の問題として、電源回路が故障した際に入力電圧が出力にそのまま通過して印加される現象がある。その結果、ＰＯＬ電源出力に接続された各種負荷に定格を超えた電圧が印加される可能性がある。
【０００８】
図３は、従来技術によるＰＯＬ電源保護回路図である。同図において、ＰＯＬ電源回路１の入力部にヒューズ３とサイリスタ４を挿入し、ＰＯＬ電源回路１の出力部と接続負荷間に出力電圧検出部５を挿入する。また、出力電圧検出部５の検出端子とサイリスタ４のコントロール端子とが接続されている。
【０００９】
このような構成の従来のＰＯＬ電源保護回路について、動作は以下のようになる。出力電圧検出部５の検出電圧が一定値を超える (過電圧を検出）と、サイリスタ４のコントロール端子にＨ信号が入力され、サイリスタ４が導通状態となる。そのため、ヒューズ３は、サイリスタ４を経由してＧＮＤ間で大電流が流れるために焼切れて、ヒューズ３断となる。このようにしてＰＯＬ電源回路への入力を断つ構成がとられていた。（例えば、特許文献１参照）。
【００１０】
図４は、従来の非絶縁型ＤＣ／ＤＣコンバータの回路図である。同図において、入力端子間には、整流スイッチングＳ１及び転流スイッチＳ２を直列に接続していて、転流スイッチＳ２のＳＯＵＲＣＥ−ＤＲＡＩＮ間にチョークコイルＬと平滑コンデンサＣとを直列に接続している。
【００１１】
このような構成の従来の非絶縁型ＤＣ／ＤＣコンバータについて、動作は以下のようになる。整流スイッチＳ１のゲートに入力されるスイッチング信号（図示省略）によって、整流スイッチＳ１は、直流入力電圧断続してパルス電圧を生成し、この出力によってチョークコイルＬに電流が流れ、平滑コンデンサＣが充電される。この平滑コンデンサＣの端子間に現れる電圧が負荷に印加される出力電圧となる。整流スイッチＳ２のオンオフ状態は、整流スイッチＳ１のそれと反転したものであり、相補的にオンオフ駆動し、同期整流動作を行う。
【００１２】
図３に示すＰＯＬ電源回路１に、例えば図４に示す非絶縁型ＤＣ／ＤＣコンバータを用いる手法があり、ＰＯＬを実現するＰＯＬタイプ非絶縁型ＤＣ／ＤＣコンバータ、即ち、非絶縁型ＰＯＬ電源回路を構成している。
【００１３】
しかしながら、この従来技術による図３のＰＯＬ電源保護回路では、以下のような問題点がある。
（１）ヒューズ断となるまでの間は、出力電圧に入力電圧が発生する。
（２）定常時電流に対して十分なマージンある大定格のヒューズおよびサイリスタが必要である。
（３）入力断となることにより、異常アラームの発生等が不可能となる。
【００１４】
その他の従来技術として、非絶縁型ＤＣ−ＤＣコンバータにおいて、平滑コンデンサ間の端子間電圧と所定の基準電圧とを比較して、端子間電圧値が基準電圧値以上であることを検出すると、オン駆動信号を転流用トランジスタに向けて出力することにより過電流を保護する回路の発明が開示されている。（例えば、特許文献２参照）。
【００１５】
また、この従来の技術によっても、以下のような問題点がある。
（１）非絶縁型ＤＣ−ＤＣコンバータ内の転流用トランジスタＱ１を直接オンさせるために、既存の非絶縁型ＤＣ−ＤＣコンバータを改造する必要が生じる。
（２）出力端子間をチョ−クコイルを介して短絡状態を形成することから、非絶縁型ＤＣ−ＤＣコンバータ出力の発生が停止状態となるには多少の時間を必要とする。
【特許文献１】特開２００５−１３０５９３号公報
【特許文献２】特開平１１−１８７６５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、従来技術の問題点を解決するために、ＰＯＬ電源の出力電圧に応じて、ＰＯＬ電源出力と負荷の接続・開放を制御する機構を設け、ＰＯＬ電源の故障時に入力電圧が出力部に通過しても、この電圧が負荷に印加されないＰＯＬ電源保護回路を提供することを課題とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するための第１の発明は、負荷直近に配置して負荷に必要な電源電圧を供給するＰＯＬ電源保護回路において、前記ＰＯＬ電源保護回路の入力電圧と出力電圧とを比較する比較手段と、前記ＰＯＬ電源保護回路の出力端子と前記負荷との間に設けられたスイッチと、前記比較手段が許容範囲内と判定している状態では前記スイッチをオンにし、許容範囲外と判定している状態では前記スイッチをオフにする制御手段とを備えている。
【００１８】
この第１の発明によれば、小型で低価格の保護回路が構成できるとともに、負荷に異常電圧が加わることの無いＰＯＬ電源保護回路を提供することができる。
【００１９】
第２の発明は、第１の発明記載のＰＯＬ電源保護回路において、前記ＰＯＬ電源保護回路は、トランスを内臓しない非絶縁型ＤＣ／ＤＣコンバータである。
【００２０】
この第２の発明によれば、非絶縁型ＰＯＬ電源に対して、小型で低価格の保護回路が構成できるとともに、負荷に異常電圧が加わることの無い非絶縁型ＰＯＬ電源保護回路を提供することができる。
【００２１】
第３の発明は、第１の発明記載のＰＯＬ電源保護回路において、前記比較手段は、許容範囲内では負バイアス電圧が印加されオン状態となり、許容範囲外では負バイアス電圧が印加されずオフ状態となるトランジスタ回路である。
【００２２】
この第３の発明によれば、パッケージ回路の小型化及び低コスト化を図ることができるＰＯＬ電源保護回路を提供することができる。
【００２３】
第４の発明は、第１の発明記載のＰＯＬ電源保護回路において、前記スイッチは、接続負荷端の過電圧阻止用トランジスタである。
【００２４】
この第４の発明によれば、パッケージ回路の小型化及び低コスト化を図ることができるＰＯＬ電源保護回路を提供することができる。
【００２５】
第５の発明は、第１の発明記載のＰＯＬ電源保護回路において、前記制御手段は、前記比較手段が許容範囲内で正バイアス電圧が印加されてオン状態となり、許容範囲外では正バイアス電圧が印加されずオフ状態となるトランジスタ回路である。
【００２６】
この第５の発明によれば、パッケージ回路の小型化及び低コスト化を図ることができるＰＯＬ電源保護回路を提供することができる。
【発明の効果】
【００２７】
以上、本発明のＰＯＬ電源保護回路によれば、入力部に必要以上の容量のヒューズや、大定格のサイリスタ等を配置する必要がない為、パッケージ回路の小型化および低コスト化を図ることができる。
【００２８】
また従来のＰＯＬ電源保護回路では、入力部が断となるまでの間にＰＯＬ電源入力電圧が負荷回路に印加される状態となるが、本発明のＰＯＬ電源保護回路では，出力値が異常となると、即座に負荷回路と電源回路出力が切り離されるため、負荷回路に異常電圧が加わることは無い。
【００２９】
さらに本発明のＰＯＬ電源保護回路は数個のトランジスタで構成され、また各トランジスタは、大きな損失も生じないことから小型で、且つ低価格なもので構成できるため、ＰＯＬ電源回路モジュールに組み込むことも容易に可能である。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態について、図を参照しながら説明する。
【００３１】
図１は、本発明の一実施形態における非絶縁型ＰＯＬ電源保護回路図である。同図において、１はＰＯＬ電源回路であり、図４で説明した非絶縁型ＤＣ／ＤＣコンバータにより、ＰＯＬタイプの非絶縁型ＤＣ／ＤＣコンバータで構成されている。ＴＲ３は、ＰＯＬ電源回路１の出力と電源電圧供給先となる接続負荷間に挿入されるスイッチング用のトランジスタであり、そのＯＮ／ＯＦＦ切替によりＰＯＬ電源回路１の出力電圧を接続負荷へ印加したり、印加されなくしている。ＴＲ１とＴＲ２は、ＴＲ３のＯＮ／ＯＦＦ切替制御する制御回路を構成するトランジスタである。
【００３２】
ＴＲ３（Ｐｃｈ型）はＰＯＬ電源回路の出力と電源電圧供給先となる負荷間に挿入されている。ＴＲ３のＧＡＴＥ−ＳＯＵＲＣＥ間に負バイアス電圧が印加されＳＯＵＲＣＥ−ＤＲＡＩＮ間がＯＮ( 短絡) する事で、負荷にＰＯＬ電源出力電圧が印加される。逆にこの負バイアス電圧が印加されていない場合は、ＳＯＵＲＣＥ−ＤＲＡＩＮ間がＯＦＦ（開放) 状態となる為、接続負荷端はハイインピーダンス状態となり、電圧が印加されないことになる。
【００３３】
ＴＲ１（Ｐｃｈ型) のＧＡＴＥ電極はＰＯＬ電源出力に、ＳＯＵＲＣＥ電極はＰＯＬ電源入力に接続されている。ＧＡＴＥ−ＳＯＵＲＣＥ間電圧に負バイアス電圧が印加されることにより、ＳＯＲＣＥ−ＤＲＡＩＮ間がＯＮ( 短絡) となり、ＯＮ時にはそのＤＲＡＩＮ電圧がハイレベル( 略Ｖｉｎ）、ＯＦＦ時にはローレベル( 略ＧＮＤ電位) となる。
【００３４】
ＴＲ２（Ｎｃｈ型) のＧＡＴＥ電極はＴＲ１のＤＲＡＩＮ電極に接続されている。またＤＲＡＩＮ電極はＴＲ３のＧＡＴＥ電極に接続されており、ＴＲ３のＯＮ／ＯＦＦが制御される。ＴＲ２のＤＲＡＩＮ電位はＯＮ時にローレベル( 略ＧＮＤ電位）、ＯＦＦ時にハイレベル( 略Ｖｉｎ）となる。
【００３５】
図２は、図１にて示した保護回路２内の各トランジスタの電位変化を示す図であり、（ａ）ＰＯＬ電源回路正常時と、（ｂ）ＰＯＬ電源回路異常時の場合を示す。以下に、図１の動作を図２を参照して説明する。
【００３６】
正常動作時、ＰＯＬ電源回路１の出力には入力電圧Ｖｉｎを降圧した正常な電圧Ｖｐが発生する。Ｖｐ＜Ｖｉｎであるから、ＴＲ１のＧＡＴＥ−ＳＯＵＲＣＥ間には負バイアス電圧が印加され、ＴＲ１はＯＮ状態となる。ＴＲ１のＤＲＡＩＮ電極に接続されたＴＲ２のＧＡＴＥ電位はＶｉｎとなり、ＧＡＴＥ−ＳＯＵＲＣＥ間が正バイアス状態となる事から、ＴＲ２もＯＮ状態となる。ＴＲ２のＤＲＡＩＮ電極に接続されたＴＲ３のＧＡＴＥ電位は略ＧＮＤ電位となる。またＴＲ３のＳＯＵＲＣＥ電位はＰＯＬ電源の出力電圧Ｖｐとなり、ＧＡＴＥ−ＳＯＵＲＣＥ間が負バイアス状態となりＴＲ３もＯＮ状態となる。よってＰＯＬ電源の正常動作時には、ＰＯＬ電源出力部と負荷間が導通状態となり、負荷に電圧が印加される。
【００３７】
ＰＯＬ電源回路の故障時、すなわちＰＯＬ電源回路の出力部に入力電圧Ｖｉｎが発生した場合、ＴＲ１はＧＡＴＥ電位およびＳＯＵＲＣＥ電位共にＶｉｎとなるため、ＯＮ状態とならない。よってＴＲ２もＧＡＴＥ電位が略ＧＮＤ電位となるため、ＧＡＴＥ−ＳＯＵＲＣＥ間に正バイアスが印加されずＯＮ状態とならない。即ち、ＴＲ２のドレイン電位は略Ｖｉｎとなる。これにより、ＴＲ３はＧＡＴＥ，ＳＯＵＲＣＥ電位ともＶｉｎとなるため、ＴＲ１，２同様ＯＦＦ状態となる。よってＰＯＬ電源回路の出力電圧がＶｉｎの場合、ＰＯＬ電源出力部と負荷間が非導通状態となり、負荷端はハイインピーダンスとなり異常電圧値の印加が回避される。
【産業上の利用可能性】
【００３８】
本発明は、負荷回路直近にＰＯＬ電源回路（特に、非絶縁型ＰＯＬ電源回路）を設けたＰＫＧ（パッケージ）基板を搭載する伝送・無線装置等、電子機器全般において利用できる。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施形態におけるＰＯＬ電源保護回路図である。
【図２】図１に示されるＰＯＬ電源保護回路内の各トランジスタの電位変化を示す図である。
【図３】従来技術によるＰＯＬ電源保護回路図である。
【図４】非絶縁型ＤＣ／ＤＣコンバータの概略回路図である。
【符号の説明】
【００４０】
１    ＰＯＬ電源回路
２    保護回路
３    ヒューズ
４    サイリスタ
５    出力電圧検出部
【図１】
2008017555.tif 000003
【図２】
2008017555.tif 000004
【図３】
2008017555.tif 000005
【図４】
2008017555.tif 000006