(57)【要約】      （修正有）【課題】実装時の位置ズレを無くし、３０μｍピッチ程度の微細接続が安定してできるような製造方法を提供する。これにより、ＩＣの小型化に伴うコストダウンにより安価な装置を実現する。【解決手段】フィルム１基板に金属薄膜を形成し、フィルム基板に含まれる水分の量を０．１Ｗｔ％以下にして絶乾させた後、金属薄膜をパターニングして配線を形成し、配線が形成されたフィルム基板を一定の温湿度の環境下に一定時間以上放置した後、ＩＣチップ３に設けられたバンプを配線にフェイスダウンで接合する。又は、フィルム基板に金属薄膜を形成し、フィルムを一定の温湿度の環境下に一定時間以上放置して調湿した後、金属薄膜をパターニングして配線を形成し、配線が形成されたフィルム基板を一定の温湿度の環境下に一定時間以上放置した後、ＩＣチップに設けられたバンプを前記配線にフェイスダウンで接合する。【選択図】図１
2008227520.tif 000002
【特許請求の範囲】
【請求項１】
フィルム基板に金属薄膜を形成し、前記フィルム基板に含まれる水分の量を０．１Ｗｔ％以下にして絶乾させ、絶乾させた後で前記金属薄膜をパターニングして配線を形成する第一の工程と、
前記配線が形成されたフィルム基板を一定の温湿度の環境下に一定時間以上放置する第二の工程と、
前記第二の工程の後にＩＣチップに設けられたバンプを前記配線にフェイスダウンで接合する第三の工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項２】
フィルム基板に金属薄膜を形成し、前記フィルムを一定の温湿度の環境下に一定時間以上放置して調湿し、調湿した後で前記金属薄膜をパターニングして配線を形成する第一の工程と、
前記配線が形成されたフィルム基板を一定の温湿度の環境下に一定時間以上放置する第二の工程と、
前記第二の工程の後にＩＣチップに設けられたバンプを前記配線にフェイスダウンで接合する第三の工程と、を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルを駆動するためのドライバ、メモリー、コントローラ等のＩＣがフェイスダウン実装された構成の携帯機器等の電子機器に関する。より詳しくは、電子機器に使用されているＩＣの実装方法、およびＩＣが実装されるフィルム基板の製造方法、および、これらを用いて実装された半導体装置を有する電子機器に関する。
【背景技術】
【０００２】
従来の技術では、例えば表示装置を駆動するためのＩＣをフェイスダウン実装する場合は、Ａｕからなるバンプをメッキで形成したメッキバンプやスタッドバンプをＩＣのパッドに形成し、ポリイミドをベースとしたフィルム基板に異方性導電膜で接着して接続を保持するか、あるいは、銀ペーストをバンプに転写してフィルム基板と接続し、その間にアンダーフィルを充填し接続を保持していた。
【０００３】
また、金属拡散を用いて接続する場合には、ＩＣの半田バンプとフィルム基板の電極を接続し、アンダーフィルを充填する工法と、フィルム基板側の電極にＳｎメッキを行い、ＩＣのＡｕバンプとの間でＡｕ−Ｓｎ共晶結合による接続を行い、アンダーフィルを充填する工法が行われている。
【０００４】
近年表示パネルを駆動するＩＣには、バンプピッチが４５μｍ、電極数が９００のＩＣが用いられている。通常４５μｍピッチを実装するためには、Ａｕ−Ｓｎ共晶接続が最も適した接続工法である。フィルム基板を作製するために、ベース材となるポリイミドフィルムに銅を密着するためのニッケルなどからなるシード層を３０Åスパッタし、続けて銅を２０００Åスパッタリングする。電極の総厚が約８μｍになるように電解メッキをする。フォトリソ法を用いてパターニングし、無電解スズメッキにより純スズを約０．１５〜０．２５μｍ形成する。その後、ソルダーレジストを形成してフィルム基板は完成し、ＩＣを加熱加圧してフェイスダウン接続が完了する。さらに、接続信頼性を確保するためにアンダーフィルを注入し、硬化させる。続いて抵抗やコンデンサを表面実装する場合もある。更に異方性導電膜を用いてこのフィルム基板を表示パネルに接続する。このとき、ポリイミドフィルムには接続の時に加えられる熱により延びが生じ、これによって、表示パネルとフィルム基板の接続端子がずれることがあった。この位置ズレを防ぐために、一括で行っていた熱圧着を分割する方法（例えば、特許文献１参照）や、フィルム基板のピッチをあらかじめ補正する方法（例えば、特許文献２参照）が採られていた。
【特許文献１】特開平０５−２４９４７９号公報（第３頁、第１図）
【特許文献２】特開２０００−３１２０７０号公報（第４頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＩＣは年々小型化が進み、４０μｍピッチのＩＣとフィルム基板の実装の量産が開始されている。ＩＣは面積を減らして価格を下げるために、更に微細ピッチの検討が進められている。一方、ストレートバンプを形成する場合、スペースは１３μｍ、バンプの幅は１５〜１７μｍが安定して量産できる限界である。そのため、現在量産可能なＩＣのパッドピッチは３０μｍである。しかし、１０００ピンを超える電極数のＩＣでは、３０μｍピッチのバンプ配置でもフィルム基板との実装位置ズレが発生する。この位置ズレはＩＣとフィルム基板の累積ピッチが合わない現象で、センターの端子でＩＣとフィルム基板を合わせると端部の端子が大きくズレる現象である。その原因の一つは、実装時の熱でフィルム基板が熱変形を起こすためと考えられる。特にＡｕ−Ｓｎ共晶接続では、接続部温度を３５０〜３８０℃に加熱するため、耐熱性の高いポリイミドを用いたとしてもズレが生ずる。ズレの対策として、フィルム基板のパターン全体に、あるいはＩＣ実装部のみに、伸び分を補正するためのパターン縮小を一定倍率で行った。補正を行ったパターンでは、ズレの程度は小さくなったが、伸びのバラツキが生ずるため、これだけでは原因解決には至らなかった。
【０００６】
他の原因として、フィルム基板がロール方式で製造されることにあると考えられる。この場合、２００〜５００幅の原反を用いて製造されている。原反上で製品を０°、９０°、１８０°、２７０°と自在に配置し、また、製品同士を抱き合わせるように配置し、最も取り個数が多くなるように製品をレイアウトして製造していた。フィルム基板の原反は、ポリイミドを一軸延伸しているため、流れ方向（ＭＤ：Ｍａｃｈｉｎｅ  Ｄｉｒｅｃｔｉｏｎ）と幅方向（ＴＤ：Ｔｒａｎｓｆｅｒ  Ｄｉｒｅｃｔｉｏｎ）の特性が異なる。フィルムメーカーの公開する物性特性では、強度、伸度、ヤング率、熱収縮率、熱膨張係数、湿度膨張係数の特性がＭＤとＴＤで同一の特性値であっても、実質のＭＤとＴＤ方向で寸法変化の特性が異なる。また、フィルム基板の原反での製品のレイアウトによって、ＩＣの接続辺が、ＭＤ方向であったりＴＤであったりすることもある。しかし、このマスクレイアウトは設計上の問題であり、ＩＣのデザインとフィルムの方向を合わせた設計ルールを設定することができる。
【０００７】
また、他の原因は、フィルム基板の初期寸法バラツキが大きな原因の一つである。通常ポリイミドフィルムに金属薄膜をスパッタし電気メッキで銅を形成した材料を用いたフィルム基板の初期寸法バラツキは、長さあたりに対し、±０．０６％のバラツキがある。フィルム基板のパターンマスクは一定条件であり、バラツキはほとんどなく安定しているはずにもかかわらず、製品の寸法は安定していない。この原因は、フィルム基板のポリイミドフィルムの特性で、温度で寸法変化が起こることと、吸水及び乾燥した状態で、寸法変化が起こるためである。例えば、東レデュポン株式会社のカプトン１００ＥＮでは、熱膨張係数は、ＭＤおよびＴＤともに１６ｐｐｍ／℃，湿度膨張係数は、ＭＤおよびＴＤともに１５ｐｐｍ／％ＲＨである。この影響がフィルム基板の寸法バラツキの原因になっている。
【０００８】
現状のフィルム基板の累積ピッチ寸法バラツキは、寸法精度のよいＴＤ方向でも、実装前で、±０．０６％であり、金スズ共晶接続後では、±０．１０％のバラツキを生じる。３０μｍピッチの実装をするためには、例えば１７ｍｍの長尺ＩＣチップの場合、実装後のバンプとフィルム基板のパターンの許容ずれ量は、±１０μｍである。
【０００９】
しかし、実装装置によるズレのバラツキで約±５μｍであり、現状のフィルム基板では、実装前の累積ピッチバラツキが約±１０μｍ、実装後では±１７μｍ生ずる。実装後のＩＣとフィルム基板の位置ズレ量は、実装後のフィルムの寸法バラツキはセンター基準で両端に割り振るため、バラツキは半分の±８．５μｍとなり、実装装置のバラツキと合わせ最大合計±１３．５μｍとなってしまう。そのため１７ｍｍの長尺ＩＣチップの３０μｍピッチ実装は、不良が多発し高価なものとなってしまった。
【００１０】
上記１７ｍｍのＩＣを用いた３０μｍピッチの実装を達成するには、フィルム基板に要求する精度は、初期で累積ピッチバラツキ±３μｍ、実装後の累積ピッチバラツキ±１０μｍにすることで、実装装置の実装位置バラツキとあわせ、各電極の接続許容値のバラツキ±１０μｍ以内にすることができる。そのためにフィルム基板の初期寸法バラツキは従来のバラツキの半分以下である約±０．０２％にする必要があり、金スズ共晶実装後での精度は、約±０．０５％にする必要がある。
【００１１】
フィルム基板の寸法バラツキの要因は、表示パネルとの接続にも同様である。本発明は、ＩＣとフィルム基板の高密度実装を実現するために、フィルム基板の累積パターンピッチ精度を向上することと、実装より伸びる量を減らし、実装後のフィルム基板の寸法精度を向上することで、実装歩留まりを向上し、安価な電子装置および表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
上述した課題を解決するために、本発明の電子機器の製造方法は、フィルム基板に含まれる水分を減少させる工程と、このフィルム基板にＩＣを実装する工程を備えることとした。すなわち、フィルム基板をほぼ絶乾の状態にした後に、ＩＣをフェイスダウンで実装することとした。フィルム基板の吸水は、バラツキの要因であり、水分をほぼ除去し、ほぼ絶乾状態にすることで、湿度膨張はほぼゼロにできる。そのため、実装前のフィルム基板は非常に安定した寸法になる。ここで絶乾状態とは、フィルムに含まれる水分の量が０．１Ｗｔ％以下の状態である。
【００１３】
ＩＣをフィルム基板に実装する際に、加熱温度は１００℃以上となるため、急激にフィルムの温度は上昇することとなる。そのため、フィルム基板に含まれる水分は瞬時に蒸発する。これがフィルムの伸びを一段と増やしていた大きな要因であったが、フィルム基板をＩＣ実装前に絶乾処理しておくことで、フィルム基板に含まれる水分が減りまたは完全に除去されることとなるので、ＩＣ実装時のフィルム基板の寸法バラツキを大きく減らすことができた。
【００１４】
あるいは、本発明による電子装置の製造方法は、フィルム基板を一定の温湿度環境下に少なくとも一定時間以上放置した後に、ＩＣをフェイスダウンで実装することで絶乾状態よりは、精度は劣るが、生産性の面では、絶乾状態から実装するまでの時間管理が必要なくなる。
【００１５】
また、本発明による表示装置の製造方法は、フィルム基板をほぼ絶乾の状態にした後に、ＩＣをフェイスダウンで実装し、更に上記ＩＣを実装したフィルム基板をほぼ絶乾状態にして表示パネルと異方性導電膜等で接続した。
【００１６】
また、本発明による高分子フィルムに金属配線が設けられたフィルム基板の製造方法は、高分子フィルムに金属を形成した後、ほぼ絶乾状態にしてからパターンをエッチング形成することで、フィルム基板の累積パターン精度が向上した。
【００１７】
また、ＩＣ実装でフィルム基板の寸法バラツキは、絶乾状態から例えば実装するクリーンルームの環境である２５℃６０％であった場合、乾燥した状態では、１７０６２．９±６．８μｍであったものが上記環境下に２４時間放置したものでは、１７０６５．１±３．５μｍとなる。長さは約２μ伸び、バラツキは約５０％に半減する。
【発明の効果】
【００１８】
ＩＣピッチの高密度化に対応し、安定した歩留まりと小型化したＩＣのコストダウンにより安価な電子装置および表示装置を提供できるようになった。また、寸法バラツキの少ないフィルム基板を提供できるようになった。
【発明を実施するための最良の形態】
【００１９】
本発明による電子装置、半導体装置、および表示装置の製造方法は、フィルム基板のパターンピッチを安定化するために、フィルムに吸水した水分を除去し、ほぼ絶乾状態にすることで、累積パターンピッチを安定化し、その状態で実装するプロセスとした。また、本発明によるフィルム基板の製造方法は、フィルム基板のパターンピッチを安定化するために、フィルムに吸水した水分を除去し、ほぼ絶乾状態にした後でパターンを形成することとした。
【００２０】
すなわち、本発明の表面にＩＣが実装されたフィルム基板を有する電子機器の製造方法は、フィルム基板に含まれる水分を減少させる工程と、この後でフィルム基板にＩＣを実装する工程を備えている。ここで、フィルム基板に含まれる水分を減少させる工程において、フィルムに含まれる水分の量は０．１Ｗｔ％以下に減少させることとした。あるいは、フィルム基板を一定の温湿度の環境下に一定時間以上放置する工程と、この後でフィルム基板にＩＣを実装する工程を備えている。ここで、一定の温湿度の環境が、その後のＩＣを実装する工程が行われる環境と同一の環境であることとした。
【００２１】
また、本発明による高分子フィルム上に金属配線が設けられたフィルム基板の製造方法は、高分子フィルム上に金属薄膜を形成する工程と、高分子フィルムに含まれる水分を減少させるために、絶乾処理を行う工程と、絶乾処理を行った後で金属配線をパターニングする工程と、を備えることとした。あるいは、高分子フィルム上に金属薄膜を形成する第一の工程と、高分子フィルムを一定の温湿度の環境下に一定時間以上放置する第二の工程と、第二の工程の後で金属配線をパターニングする工程と、を備えることとした。
【００２２】
フィルム基板は、工程搬送用の裏打ちフィルムを貼りつけた場合、または、貼りつけない場合においても、パターニング前に絶乾状態にしてから、パターニングすることで基材のカールなどの影響が無くなりパターン累積精度が向上することができた。
【００２３】
また、本発明による、フィルム上に設けられた配線にＩＣチップが実装された半導体装置の製造方法は、フィルム上に配線を形成する第一の工程と、配線が形成されたフィルムに含まれる水分の量を０．１Ｗｔ％以下にする第二の工程と、第二の工程の後にＩＣチップを配線に接合する工程と、を備えることとした。あるいは、フィルム上に配線を形成する第一の工程と、配線が形成されたフィルムを一定の温湿度の環境下に一定時間以上放置する第二の工程と、第二の工程の後に、ＩＣチップを配線に接合する工程と、を備えることとした。
【００２４】
さらに、この第一の工程が、フィルム上に金属薄膜を形成する工程と、フィルムに含まれる水分の量を０．１Ｗｔ％以下にする絶乾処理工程と、絶乾処理工程の後で配線をパターニングにより形成する工程と、を含むこととした。または、この第一の工程が、フィルム上に金属薄膜を形成する工程と、高分子フィルムを一定の温湿度の環境下に一定時間以上放置する調湿処理工程と、調湿処理工程の後で配線をパターニングにより形成する工程と、を含むこととした。
【００２５】
また、本発明による表示装置の製造方法は、配線を有するフィルム基板を形成する工程と、配線にＩＣを接合して半導体装置を形成する工程と、フィルム基板に含まれる水分の量を０．１Ｗｔ％以下にする工程を経て、フィルム基板を表示素子に接続する工程と、を備えることとした。あるいは、配線を有するフィルム基板を形成する工程と、配線にＩＣを接合して半導体装置を形成する工程と、フィルム基板を一定の温湿度の環境下に一定時間以上放置する工程を経てから、フィルム基板を表示パネルに接続する工程と、を備えることとした。さらに、ここで用いられる半導体装置を前述の各半導体装置の製造方法で作製された半導体装置とした。あるいは、ここで用いられるフィルム基板を前述の各フィルム基板の製造方法で作製されたフィルム基板とした。
【００２６】
上述した各方法において、絶乾から２５℃６０％の環境に放置した場合、カプトンＥＮの湿度による寸法変化による伸び率は、３０分で０．０２５％，１時間で０．０４％，１００時間で０．０５％となり以降ほぼ安定化する。そのため、絶乾状態から加工処理されるまでの時間は、短ければ短いほど良い。
【００２７】
また、フィルムに吸水された水分を除去して、ほぼ絶乾状態にした後で、フィルムを一定の温湿度の環境下で保管し、その後、次の処理工程に移すようにしても良い。一定の温湿度の環境下でフィルムを保管することで、フィルム中の水分の吸水状態を安定させる。それにより、その環境での累積パターンピッチが安定化し、この状態で次の処理工程に移ることとした。このときの一定の温湿度条件は、次の処理工程が行われる環境と同条件が良い。
【実施例】
【００２８】
以下に本発明の実施例を図面に基づいて説明する。
【００２９】
（実施例１）
図１は本実施例による表示装置の製造方法を説明するための模式図である。図１（ａ）は、フィルム基板の初期状態である。厚み２５μｍのポリイミドフィルム１にパターン２が形成されたフィルム基板である。本実施例では、フィルムにパターンを形成する前に、フィルムに吸水された水分を除去して、ほぼ絶乾状態にするための処理が行われる。
【００３０】
ほぼ絶乾状態にするために、気密性の袋または、保管庫などにフィルム基板とシリカゲルを入れて、２４時間保持するか、そのままシリカゲルとともに冷蔵庫に入れて２４時間保持する。冷蔵庫に入れた場合は、開封後結露の可能性があり十分注意する必要がある。また、フィルムに吸水された水分を除去するために加温処理する場合には、８０℃・３０分〜１００℃・１５分のオーブンで加温処理する。
【００３１】
ここでは、パターンは、ポリイミドフィルム上に設けられた３０ÅのＮｉ合金と、このＮｉ合金層の上に設けられたスパッタと電解メッキによる４〜８μｍ厚のＣｕと、表面の０．１５〜０．２５μｍ厚の無電解スズメッキで形成されている。パターニング法には、サブトラクティブ法、セミアディティブ法、アディティブ法などがある。必要に応じて、ソルダーレジストを形成してもよい。この場合、通常はレジスト形成後にスズメッキを行うが、銅クワレが生ずる場合には、レジスト形成前に薄膜スズメッキをしておき、レジスト形成後に純スズ層を０．１５〜０．２５μｍ形成する。
【００３２】
図２はフィルム基板に形成されたＩＣを実装するためのパターンを簡略化して表した上面図で、ＩＣの長手側をフィルムのＴＤ方向に、短手側をＭＤ方向にしてある。パターンには、ＩＣと接続する内側に、矩形等のパターンを設置しても良い。長手側には３０μｍピッチで５７２本の電極が、短手側には３０μｍピッチで１４０本の電極が形成されており、４辺あわせて１４２４本の電極が形成されている。電極の幅は、１０±２μｍで形成してある。
【００３３】
本実施例では、フィルムにパターンを形成した後で、フィルムに吸水された水分を除去して、ほぼ絶乾状態にするための処理が行われる。
【００３４】
ほぼ絶乾状態にするために、気密性の袋または、保管庫などにフィルム基板とシリカゲルを入れて、２４時間保持するか、そのままシリカゲルとともに冷蔵庫に入れて２４時間保持する。冷蔵庫に入れた場合は、開封後結露の可能性があり十分注意する必要がある。また、フィルムに吸水された水分を除去するために加温処理する場合には、８０℃・３０分〜１００℃・１５分のオーブンで加温処理する。
【００３５】
図１（ｂ）は、絶乾状態にされたフィルム基板にＩＣ３をフェイスダウン実装した側面図である。ＩＣ３にはシリコンが０．５ｍｍでＡｕバンプが高さ１７μｍで形成されている。バンプは、フォトレジストで形成するエリアを開口し、電解メッキで形成する。形成した後にフォトレジストが除去される。図３は、ＩＣ３の回路面を上面から見た図である。ＩＣ３は長尺チップの形状で、外形寸法は１７．４８×４．５ｍｍである。バンプは、長手側がフィルム基板と同様に５７２バンプで、短手側が１４０バンプで合計１４２４バンプ形成してある。バンプの幅は、１７μｍでバンプ間のスペースは１３μｍで形成してある。このバンプをフィルム基板の電極と金―スズ共晶結合により接続している。この場合の接続条件は、ＩＣ３側から４４０℃のツールで１３ｋｇの荷重を加え、２秒間保持する。
【００３６】
絶乾の環境から取りだしたフィルム基板は、速やかに実装する必要がある。時間にしておおよそ６０分以内には実装する必要がある。加熱処理して実装する場合は、金―スズ共晶接続ではフィルム基板のスズメッキが熱処理条件で拡散するため、通常より厚くスズメッキを付けておく必要がある。
【００３７】
絶乾処理後のフィルム基板の寸法精度は、銅箔８μｍ厚の場合、フィルム基板の１７．１３０ｍｍの長手側（ＴＤ）での実装前バラツキは±０．０４％、実装後の寸法バラツキは±０．０４６％となり、フィルム基板の４．１７ｍｍの短手側（ＭＤ）での実装前バラツキが±０．０８６％、実装後の寸法バラツキは０．０７１１％となり、従来のフィルム基板に比べて改善された。また、銅箔４μｍ厚の場合には、フィルム基板の長手側（ＴＤ）での実装前のバラツキは±０．０３６％、実装後では±０．０１４５％、短手側（ＭＤ）での実装前のバラツキは±０．１１７６％、実装後では±０．０８０２％となり、銅箔が薄い方が更に安定した。
【００３８】
本実施例では、絶乾処理した後に２３℃５５％の環境に取り出してＩＣをフェイスダウン実装したため、フィルム基板の吸水が進んだ。フィルム基板の吸水をできるだけ少なくするためにも、実装までの時間だけではなく、実装環境の湿度をできるだけ少なくすることも重要である。また、ＩＣ実装においてもフィルムに吸水させることなく実装する方法として、フィルム基板を絶乾処理し真空の状態でＩＣ実装する方法、フィルム基板を絶乾処理し連続して窒素パージした環境でＩＣ実装ことがもっとも望ましい方法である。
【００３９】
ＩＣの実装方法は、金−スズ共晶接続だけではなく、金−金熱圧着や超音波接続および異方性導電膜やＮＣＰなどがあるが、どのような方法による接続においても、同様にバラツキを小さくすることができる。
【００４０】
図１（ｃ）はアンダーフィルを注入し硬化した状態を示す側面図である。アンダーフィルは、ＩＣ３の側面に点状または線状に塗布して充填され、その後熱により硬化する。
【００４１】
図１（ｄ）は半田実装後の側面図で、チップ抵抗５が半田付けにより接続されている。実装部品には、チップ抵抗の他にも、コンデンサ、パッケージＩＣ、コイル、コネクタなどがある。
【００４２】
図１（ｅ）は、図１（ｄ）で示したフレキシブル基板を表示パネル７の実装した後の側面図である。表示パネル７の端子部に異方性導電膜８を貼りつけ、フィルム基板を位置あわせする。位置合わせを維持した状態で、常温または、異方性導電膜８が硬化しない温度で仮付けする。その後、異方性導電膜の樹脂の硬化温度条件と異方性導電膜の接続粒子がつぶれてコンタクトする荷重条件を加えて、表示パネルとフィルム基板を接続する。場合により、仮付けを省略することもできる。
【００４３】
また、表示パネルにフィルム基板を接続する場合にも、フィルム基板をほぼ絶乾の状態にしてから位置あわせして接合することにより、安定した寸法精度が得られる。
【００４４】
本実施例では、フィルム基板にパターンを形成する前と、フィルム基板のパターンにＩＣを実装する前に、フィルム基板をほぼ絶乾の状態とするための処理を行っているが、いずれか一方の時点で処理を行っても良く、ある程度の効果は得られる。
【００４５】
（実施例２）
以下に本発明の実施例を説明する。本実施例は、フィルムに含まれる水分量を調節する方法が実施例１とは異なるが、それ以外の製造方法は基本的に実施例１と同様なので、適宜省略して説明する。
【００４６】
実施例１では、フィルムに吸水された水分を除去して、ほぼ絶乾状態にするための処理を行ったが、本実施例では以下のような方法を行った。すなわち、フィルム基板を実装が行われる環境下と同一の環境下に２４時間放置する処理を行った。例えば、本実施例での環境は、２２℃６０％である。この処理を行った場合には、フィルム基板の加工時間までの時間管理をする必要がない。本実施例でフィルムに用いたカプトンＥＮの湿度による２５℃における寸法変化率は、３０分で０．０２５％、１時間で０．０４％、１００時間で０．０５％となり以降ほぼ安定化する。前述の処理条件でフィルム基板を調湿処理した場合のフィルム基板の寸法精度は、銅箔８μｍ厚の場合、フィルム基板の長手側（ＴＤ）で実装前±０．０２％、実装後±０．０５３％であり、フィルム基板の短手側（ＭＤ）で実装前±０．０７１３％、実装後±０．０９９８％となり、従来のフィルム基板に比べて改善された。また、銅箔４μｍ厚を使用した場合には、長手側（ＴＤ）で実装前±０．０３１％、実装後±０．０２４％であり、短手側（ＭＤ）で実装前±０．１０５６％、実装後±０．１０２３％であり、銅箔が薄い方が更に安定した。
【００４７】
本実施例による調湿処理は実施例１の絶乾処理と比べて、フィルム基板の寸法は安定するが、実装後の寸法精度は絶乾処理の方がよい、これは、実装時の熱の影響とフィルム内にある水分の影響によるものと考えられる。また、銅箔が薄い方が、寸法安定性が高いのは両処理法でも同じ傾向である。
【００４８】
また、表示パネルにフィルム基板を接続する場合にも、フィルム基板を実装工程が行われる環境と同一の環境下に放置する調湿処理を行ってから位置あわせして接合することにより、安定した寸法精度が得られる。
【００４９】
（実施例３）
以下、ＩＣがフェイスダウン実装されるフィルム基板の製造方法について説明する。本実施例では、ポリイミドフィルム上に金属薄膜が設けられた原反に、厚みに応じて搬送用のペット等のフィルムが貼りつけられた構成のフィルム基板を用いている。このフィルム基板上にパターニングレジストを形成し、露光，現像した後、エッチング液でパターンを形成し、パターニングレジストを除去する。このようにしてフィルム基板のパターニングが行われる。本発明においては、この露光の直前にフィルムの絶乾処理あるいは調湿処理を行う。本実施例では、１５０℃３０分の加温処理を絶乾処理の条件とし、２３℃５５％の一定環境下に２４時間放置することを調湿処理の条件とした。
【００５０】
以下に、搬送用の裏打ちペットフィルムが貼りつけられたフィルム基板と貼り付けられていないフィルム基板を、露光工程前に、一定環境下で放置する調湿処理または絶乾処理を行った場合での、フィルム基板のＴＤ側の寸法変化率を測定した。この結果を表１に示す。ここで用いたフィルム基板の原反は、低ＣＴＥで厚み２５μｍの東レデュポン社製のカプトンＥＮをポリイミドフィルムとして使用し、ニッケル特殊合金を数１０Å蒸着した後に銅を連続スパッタし、電解銅メッキで８μｍまで厚みを形成した銅を金属薄膜として使用した。
【００５１】
【表１】
2008227520.tif 000003
【００５２】
表１の測定結果から明らかなように、寸法変化率は搬送用のペットフィルムの有無に影響を受けない。また、従来のフィルム基板の累積ピッチ寸法のバラツキは、寸法精度のよいＴＤ方向でも±０．０６％あり、本実施例のいずれの処理を行っても、寸法変化を減少させることができる。また、露光前に絶乾処理を行った場合の方が、２３℃５５％・２４時間放置した場合より、寸法変化を約５０％減らせることができ、より効果が大きい。
【００５３】
（実施例４）
以下に本発明による表示装置の製造方法を詳細に説明する。本実施例では、上述の各実施例を適宜組み合わせて実現される表示装置の製造方法を例示して説明する。
【００５４】
まず、フィルム基板の原反を用いてポリイミドフィルム上に金属薄膜からなるパターンを形成する前にフィルム基板の絶乾処理を行う。これにより、パターニングの寸法精度が向上する。露光の直前に絶乾処理を行うことが効果的である。絶乾処理の条件としては、例えば、１５０℃３０分間の加温処理が行われる。
【００５５】
次に、このフィルム基板を引き続き、あるいは調湿処理を行った後、ＩＣをこのフィルム基板上に接続（実装）し、封止を行って、半導体装置を形成する。次に、この半導体装置にさらに調湿処理を行って、半導体装置と表示素子のパターン（端子）を位置あわせして接続する。調湿処理は、次工程が行われる環境と同一の環境に近いほど望ましく、例えば、温度２３℃、湿度５５％で２４時間放置することが、具体的条件として例示できる。このようにすることにより、パターンの精度が向上し、ばらつきや位置ズレ量を減少させることが可能になり、微細な接続も安定して実現できる。
【図面の簡単な説明】
【００５６】
【図１】液晶表示装置の製造方法を説明する模式図である。
【図２】フィルム基板のパターン配置を模式的に示す上面図である。
【図３】ＩＣの回路面のバンプ配置を模式的に示す上面図である。
【符号の説明】
【００５７】
１  ポリイミドフィルム
２  パターン
３  ＩＣ
４  アンダーフィル
５  チップ抵抗
６  半田
７  表示パネル
８  異方性導電膜
【図１】
2008227520.tif 000004
【図２】
2008227520.tif 000005
【図３】
2008227520.tif 000006