(57)【要約】 【課題】プリント基板に配置可能な最小ビア間隔よりも短い端子間隔をもつコンデンサを搭載する場合であっても、従来よりも低抵抗、低インダクタンスを実現し、コンデンサの性能を十分に発揮することが可能なコンデンサの実装方法及びプリント基板を提供する。【解決手段】本発明は、プリント基板の最小ビア間隔よりも短い端子間隔を持つコンデンサの実装方法であって、前記コンデンサの端子箇所のプリント基板を削り、電源ライン又は接地ラインを表面に露出させ、前記コンデンサの端子を、前記露出された電源ライン又は接地ラインに直接ハンダ付けするように構成した。【選択図】図３
2008251792.tif 000002
【特許請求の範囲】
【請求項１】
プリント基板の最小ビア間隔よりも短い端子間隔を持つコンデンサの実装方法であって、
前記コンデンサの端子箇所のプリント基板を削り、電源ライン又は接地ラインを表面に露出させ、前記コンデンサの端子を、前記露出された電源ライン又は接地ラインに直接ハンダ付けすることを特徴とするコンデンサの実装方法。
【請求項２】
最小ビア間隔よりも短い端子間隔を持つコンデンサが実装されたプリント基板であって、
前記コンデンサの端子箇所のプリント基板が削られて電源ライン又は接地ラインが露出された部分に、前記コンデンサの端子が直接ハンダ付けされていることを特徴とするプリント基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路（ＩＣ：Integrated Circuit）等が実装されるプリント基板に関し、特に、当該プリント基板へのコンデンサの実装方法等の技術分野に関する。
【背景技術】
【０００２】
従来のプリント基板へのコンデンサの実装方法を図１参照して説明する。
【０００３】
図１は、従来のプリント基板におけるチップコンデンサの実装状態を上から見た図である。図１に示すように、チップコンデンサ１の端子２は、ＶＤＤパッド３に接続され、ＶＤＤビア５とは配線４により接続されている。また、チップコンデンサ１の端子６は、ＧＮＤパッド７に接続され、ＧＮＤビア８に接続されている。プリント基板のＶＤＤビア５とＧＮＤビア８は製造可能な最小の間隔で配置するが、チップコンデンサ１の端子２と端子６はＶＤＤビア５とＧＮＤビア８の間隔よりも小さい。従って、端子２とＶＤＤビア５接続には配線４を用いている。
【０００４】
関連技術として、特許文献１には、基板の表面に実装される部品のリード線をリード線挿入凹部に挿入した状態で内層導電パターンに接続する構成が開示されている。
【特許文献１】特開平７−２３５７５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、ＬＳＩ（Large-Integrated Circuit）の高速スイッチング時に電源供給は高速に行われる必要がある。しかし、実際には、電源自身の応答速度がＬＳＩの電流変動に追従できないため、電流供給源として電源ラインにコンデンサを接続する方法がとられているが、上述した配線４による抵抗とインダクタンスによりコンデンサの性能を十分に発揮できない（例えば、配線４の抵抗とインダクタンスが付加されてコンデンサのデカップリング効果が十分に得られない）という問題があった。
【０００６】
本発明は、以上の問題等に鑑みてなされたものであり、プリント基板に配置可能な最小ビア間隔よりも短い端子間隔をもつコンデンサを搭載する場合であっても、従来よりも低抵抗、低インダクタンスを実現し、コンデンサの性能を十分に発揮することが可能なコンデンサの実装方法及びプリント基板を提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、請求項１に記載の発明は、プリント基板の最小ビア間隔よりも短い端子間隔を持つコンデンサの実装方法であって、前記コンデンサの端子箇所のプリント基板を削り、電源ライン又は接地ラインを表面に露出させ、前記コンデンサの端子を、前記露出された電源ライン又は接地ラインに直接ハンダ付けすることを特徴とする。
【０００８】
また、請求項２に記載の発明は、最小ビア間隔よりも短い端子間隔を持つコンデンサが実装されたプリント基板であって、前記コンデンサの端子箇所のプリント基板が削られて電源ライン又は接地ラインが露出された部分に、前記コンデンサの端子が直接ハンダ付けされていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、コンデンサの端子箇所のプリント基板を削り、電源ライン又は接地ラインを表面に露出させ、当該コンデンサの端子を、露出された電源ライン又は接地ラインに直接ハンダ付けするように構成したので、従来よりも低抵抗、低インダクタンスを実現することができ、コンデンサの性能を十分に発揮させ、コンデンサのデカップリング効果を向上させることができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の最良の実施形態について詳細に説明する。
【００１１】
先ず、図２及び図３を参照して、本発明の一実施形態に係るコンデンサの実装方法及びプリント基板について説明する。
【００１２】
図２及び図３は、コンデンサが実装されたプリント基板の断面図である。
【００１３】
図３において、コンデンサ（チップコンデンサ）２１（図２の例では１１）は、端子２２（図２の例では１２）と端子２６（図２の例では１６）を持ち、最小ビア間隔（図２に示す１５と１８の間隔）よりも短い端子間隔を有している。そして、端子２６はパッド２７（図２の例では１７）を介してＧＮＤビア２８（図２の例では１８）に電気的に接続されている。一方、端子２２はプリント板を削った部分においてハンダ２９によって電源面（ＶＤＤ）面（電源ベタ面）２０に直接接続されている。
【００１４】
ここで、スイッチングノイズΔＶは、ΔＶ＝Ｒｉ＋Ｌ×ｄｉ／ｄｔで表される。十分なデカップリングコンデンサがある場合、ｉはコンデンサからＬＳＩに供給される電流、ＲはコンデンサからＬＳＩまでの電源ラインの抵抗＋コンデンサのＥＳＲ、ＬはコンデンサからＬＳＩまでの電源ラインのインダクタンス＋コンデンサのＥＳＬである。かかるスイッチングノイズΔＶを小さくするにはＲおよびＬを小さくしなくてはならない。すなわちコンデンサからＬＳＩに至るまでの電源ラインの抵抗およびインダクタンスを小さくすればよく、図３は図２のパッド１３部分を削りＬおよびＲが小さくなるようにコンデンサを実装した例である。
【００１５】
図３において、コンデンサ２１の端子２６は従来と同じ接続方法であるが、端子２２は端子２２近傍のプリント基板表面を削り下層の電源ライン２０を表面に露出しハンダ２９を介して電源ライン２０に直接ハンダ付けするという構成を採っている。これにより、図３の構成では、図２に示す配線１４およびＶＤＤビア１５を使用しないため配線１４およびビア１５の抵抗成分、インダクタンス成分をなくし、低抵抗、低インダクタンスでコンデンサと電源ラインを接続することが可能となる。すなわち、スイッチングノイズΔＶ＝Ｒｉ＋Ｌ×ｄｉ／ｄｔにおけるＲおよびＬが小さくなるため従来と同じコンデンサを用いた場合でも従来よりもスイッチングノイズΔＶの抑制効果を向上することが可能となる。
【００１６】
以上に構成例を述べたが、図３のコンデンサ２１の端子２２部分のプリント基板を削る手段には、機械的に掘削する方法やレーザーで削る方法、薬品で融解させる方法があり、また製造段階から該当部分を最初から作りこまない手段もある。これらの方法については公知であるため詳細な方法は省略する。
【００１７】
なお、上記構成例ではコンデンサ２１は２端子の構成となっているが、多端子のコンデンサの実装に適用してもよい。
【００１８】
次に、図３に示す構成の動作例を、図２、図４および図５に示す回路図を参照して説明する。
【００１９】
図４は、図２のコンデンサが基板のＶＤＤおよびＧＮＤに接続された等価回路を示す図である。図４においてコンデンサは容量Ｃと寄生インダクタンスＥＳＬ、寄生抵抗ＥＳＲを持つ。図４のＬ１およびＲ１はそれぞれ図２の配線１４の抵抗、インダクタンスに相当する。Ｌ２、Ｒ２はＶＤＤラインの抵抗とインダクタンスであり、Ｌ３、Ｒ３はＧＮＤラインの抵抗、インダクタンスである。電源からＬＳＩへの電流供給が間に合わない場合にはＥＳＬ、ＥＳＲ、Ｌ１、Ｒ１、Ｌ２、Ｒ２、Ｌ３、Ｒ３を介して容量Ｃからの電流供給が行われる。ここで電源ラインの抵抗とインダクタンスが大きい場合にはΔＶ＝Ｒｉ＋Ｌ×ｄｉ／ｄｔ、によりＬＳＩのスイッチングノイズΔＶが増大する。
【００２０】
本発明では図２の配線１４を取り除くことにより図４のインダクタンスＬ１およびＲ２がなくなり図５のような等価回路となる。すなわち従来方法で接続した場合のスイッチングノイズΔＶａをΔＶａ＝（Ｒ１＋Ｒ２＋Ｒ３）ｉ＋（Ｌ１＋Ｌ２＋Ｌ３）×ｄｉ／ｄｔとすると本発明を用いた場合のスイッチングノイズΔＶｂはΔＶｂ＝（Ｒ２＋Ｒ３）ｉ＋（Ｌ２＋Ｌ３）×ｄｉ／ｄｔとなり従来のスイッチングノイズよりも小さくなる。
【００２１】
以上説明したように、上記実施形態によれば、コンデンサの端子箇所のプリント基板を削り、電源ライン（電源ベタ面）を表面に露出させ、当該コンデンサの端子を、露出された電源ラインに直接ハンダ付けするように構成したので、配線の寄生成分なしで、チップコンデンサを実装でき、従来よりも低抵抗、低インダクタンスを実現することができ、コンデンサの性能を十分に発揮させ、コンデンサのデカップリング効果を向上させることができる。すなわち、ＬＳＩとデカップリングコンデンサを従来の実装方法よりも低抵抗、低インダクタンスで接続しているので、デカップリングコンデンサの効果が大きく得られ、従来よりスイッチングノイズが低減することができる。
【００２２】
なお、上記実施形態においては、露出された電源ライン（電源ベタ面）が露出された部分にコンデンサの一方の端子を直接ハンダ付けするように構成したが、別の例として、コンデンサの端子箇所のプリント基板を削り、接地ライン（ＧＮＤ面）を表面に露出させ、露出された接地ラインにコンデンサの端子を直接ハンダ付けするように構成しても良い。
【００２３】
本発明の基本的構成は上記の通りであるが、他の実施例として多端子のコンデンサにおいても本発明を適用することにより、同様の効果が得られる。
【図面の簡単な説明】
【００２４】
【図１】従来のプリント基板におけるチップコンデンサの実装状態を上から見た図である。
【図２】コンデンサが実装されたプリント基板の断面図である。
【図３】本実施形態に係るコンデンサが実装されたプリント基板の断面図である。
【図４】図２のコンデンサが基板のＶＤＤおよびＧＮＤに接続された等価回路を示す図である。
【図５】図３のコンデンサが基板のＶＤＤおよびＧＮＤに接続された等価回路を示す図である。
【符号の説明】
【００２５】
１１、２１  コンデンサ
１２、１６、２２、２６  端子
１３、１７、２７  パッド
１４  配線
１５、１８、２８  ビア
１０、２０  電源ライン
２９  ハンダ
【図４】
2008251792.tif 000003
【図５】
2008251792.tif 000004
【図１】
2008251792.tif 000005
【図２】
2008251792.tif 000006
【図３】
2008251792.tif 000007