(57)【要約】【課題】シフトされたスペクトルを有するシフトされた周波数信号を得るために、入力信号の入力スペクトルを第１周波数差だけシフトする第１周波数偏移部と、フィルタリングされた信号を得るために、あらかじめ決められた伝達関数を用いて、前記シフトされた周波数信号をフィルタリングするように構成されたフィルタと、加算器と、少なくとも第２周波数偏移部と、を備え、前記フィルタリングされた信号と前記シフトされた周波数信号との和である出力信号を生成するように構成されており、前記出力信号は、前記シフトされたスペクトルに対して、前記第１周波数差と無関係な第２周波数差だけシフトされた出力スペクトルを有する、シグナルプロセッサと、を備える。【解決手段】低コストで実装でき、優れた選択性を実現することが可能な、ディジタルフィルタを提供すること。【選択図】図１ａ
2008259207.tif 000002
【特許請求の範囲】
【請求項１】
シフトされたスペクトルを有するシフトされた周波数信号を得るために、入力信号の入力スペクトルを第１周波数差だけシフトする第１周波数偏移部と、
フィルタリングされた信号を得るために、あらかじめ決められた伝達関数を用いて、前記シフトされた周波数信号をフィルタリングするように構成されたフィルタと、
加算器と、少なくとも第２周波数偏移部と、を備え、前記フィルタリングされた信号と前記シフトされた周波数信号との和である出力信号を生成するように構成されており、前記出力信号は、前記シフトされたスペクトルに対して、前記第１周波数差と無関係な第２周波数差だけシフトされた出力スペクトルを有する、シグナルプロセッサと、
を備える、ディジタルフィルタ。
【請求項２】
前記加算器の１つの入力は前記フィルタの出力に接続されており、前記加算器の別の１つの入力は、前記第１周波数偏移部の出力に接続されており、前記第２周波数偏移部の入力は、前記加算器の出力に接続されている、請求項１に記載のディジタルフィルタ。
【請求項３】
前記シグナルプロセッサは、さらに、前記フィルタリングされた信号のフィルタリングされたスペクトルを前記第２周波数差だけシフトするように構成された第３周波数偏移部を備え、
前記第３周波数偏移部の入力は、前記フィルタの出力に接続されており、
前記第２周波数偏移部の出力は、前記加算器の１つの入力に接続されており、
前記３周波数偏移部の出力は、前記加算器の別の１つの入力に接続されている、請求項１に記載のディジタルフィルタ。
【請求項４】
前記第１周波数偏移部と前記シグナルプロセッサとの間に、前記フィルタ内での遅延を補償するために前記シフトされた周波数信号を調整するように構成された遅延素子を備える、請求項１〜３のいずれかに記載のディジタルフィルタ。
【請求項５】
さらに、前記第１周波数偏移部と前記フィルタとの間にデシメータを備え、前記フィルタと前記シグナルプロセッサとの間にインターポレータを備える、請求項１〜４のいずれかに記載のディジタルフィルタ。
【請求項６】
第２の周波数シフトされた信号を得るために、前記入力スペクトルを第３周波数差だけシフトするように構成された第４周波数偏移部と、
前記第４周波数偏移部に接続された入力を有して、第２のフィルタリングされたスペクトルを有する第２のフィルタリングされた信号を得るためにあらかじめ決められた第２伝達関数を使用する第２フィルタと、
前記第２のフィルタリングされたスペクトルを第３周波数差だけシフトするように構成されており、前記加算器のさらなる入力に接続された出力を有する第５周波数偏移部と、
をさらに備える、請求項３〜５のいずれかに記載のディジタルフィルタ。
【請求項７】
さらに、前記第１周波数差と前記第２周波数差との差を示す任意のオフセット周波数に対する入力を備える、請求項１〜６のいずれかに記載のディジタルフィルタ。
【請求項８】
前記デシメータおよび前記インターポレータは、１つの信号処理部内で共に実現されており、
前記信号処理部は、第２ディジタルフィルタ、２つの入力、および２つの出力を備え、
前記２つの入力のうちの１つの入力と前記２つの出力のうち１つの出力とは、デシメータ機能の入力および出力として使用されており、
前記２つの入力のうちの別の１つの入力と前記２つの出力のうち別の１つの出力とは、インターポレータ機能の入力および出力として使用されている、請求項５〜７のいずれかに記載のディジタルフィルタ。
【請求項９】
前記信号処理部は、さらに、前記デシメータ機能とインターポレータ機能とを切り替える少なくとも１つのスイッチを備える、請求項８に記載のディジタルフィルタ。
【請求項１０】
前記第２ディジタルフィルタは、ハーフバンドフィルタである、請求項８または９に記載のディジタルフィルタ。
【請求項１１】
入力信号の入力スペクトルを前記第１周波数差だけシフトすることによって、シフトされた周波数信号を生成するステップと、
フィルタリングされた信号を得るために、前記シフトされた周波数信号をフィルタリングするステップと、
前記フィルタリングされた信号と前記シフトされた周波数信号とを加算し、スペクトルを前記第１周波数差とは無関係な第２周波数差だけシフトすることによって出力信号を生成するステップと、
から構成される、入力信号をフィルタリングする方法。
【請求項１２】
前記出力信号を生成するステップで、前記フィルタリングされた信号と前記シフトされた周波数信号とが加算された後に、加算された結果得られた信号のスペクトルが第２周波数差だけシフトされる、請求項１１に記載の方法。
【請求項１３】
前記出力信号を生成するステップで、前記シフトされた周波数信号と前記フィルタリングされた信号とは、第２周波数差だけシフトされた後に加算される、請求項１１に記載の方法。
【請求項１４】
さらに、前記シフトされた周波数信号と前記フィルタリングされた信号とを加算する前に、前記フィルタの群遅延（ｇｒｏｕｐ  ｄｅｌａｙ）に対応する時間だけ前記シフトされた周波数信号を遅延させるステップを含む、請求項１１〜１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタルフィルタに関する。本発明は、入力信号をフィルタリングする方法にも関する。
【背景技術】
【０００２】
通信受信機は、しばしば、ナローバンド内の妨害信号が理由で、または、ナローバンド信号は通信受信機内で次の処理ステップのために必要とされないという理由で、ナローバンド信号を抑制する必要がある。そのような受信機では、低コストで実装可能な優れた選択性が求められている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、低コストで実装でき、優れた選択性を実現することが可能な、新規かつ改良されたディジタルフィルタを提供することにある。本発明の目的は、特許請求の範囲に記載のディジタルフィルタによって達成される。本発明のさらなる詳細は、図面および後述される記載に対する考察によって明らかとなる。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明のある観点によれば、シフトされたスペクトルを有するシフトされた周波数信号を得るために、入力信号の入力スペクトルを第１周波数差だけシフトする第１周波数偏移部と、フィルタリングされた信号を得るために、あらかじめ決められた伝達関数を用いて、前記シフトされた周波数信号をフィルタリングするように構成されたフィルタと、加算器と、少なくとも第２周波数偏移部と、を備え、前記フィルタリングされた信号と前記シフトされた周波数信号との和である出力信号を生成するように構成されており、前記出力信号は、前記シフトされたスペクトルに対して、前記第１周波数差と無関係な第２周波数差だけシフトされた出力スペクトルを有する、シグナルプロセッサと、を備える、ディジタルフィルタが提供される。
【０００５】
前記加算器の１つの入力は前記フィルタの出力に接続されており、前記加算器の別の１つの入力は、前記第１周波数偏移部の出力に接続されており、前記第２周波数偏移部の入力は、前記加算器の出力に接続されていてもよい。
【０００６】
前記シグナルプロセッサは、さらに、前記フィルタリングされた信号のフィルタリングされたスペクトルを前記第２周波数差だけシフトするように構成された第３周波数偏移部を備え、前記第３周波数偏移部の入力は、前記フィルタの出力に接続されており、前記第２周波数偏移部の出力は、前記加算器の１つの入力に接続されており、前記３周波数偏移部の出力は、前記加算器の別の１つの入力に接続されていてもよい。
【０００７】
ディジタルフィルタは、前記第１周波数偏移部と前記シグナルプロセッサとの間に、前記フィルタ内での遅延を補償するために前記シフトされた周波数信号を調整するように構成された遅延素子を備えてもよい。
【０００８】
ディジタルフィルタは、さらに、前記第１周波数偏移部と前記フィルタとの間にデシメータを備え、前記フィルタと前記シグナルプロセッサとの間にインターポレータを備えてもよい。
【０００９】
ディジタルフィルタは、第２の周波数シフトされた信号を得るために、前記入力スペクトルを第３周波数差だけシフトするように構成された第４周波数偏移部と、前記第４周波数偏移部に接続された入力を有して、第２のフィルタリングされたスペクトルを有する第２のフィルタリングされた信号を得るためにあらかじめ決められた第２伝達関数を使用する第２フィルタと、前記第２のフィルタリングされたスペクトルを第３周波数差だけシフトするように構成されており、前記加算器のさらなる入力に接続された出力を有する第５周波数偏移部と、をさらに備えてもよい。
【００１０】
ディジタルフィルタは、さらに、前記第１周波数差と前記第２周波数差との差を示す任意のオフセット周波数に対する入力を備えてもよい。
【００１１】
前記デシメータおよび前記インターポレータは、１つの信号処理部内で共に実現されており、前記信号処理部は、第２ディジタルフィルタ、２つの入力、および２つの出力を備え、前記２つの入力のうちの１つの入力と前記２つの出力のうち１つの出力とは、デシメータ機能の入力および出力として使用されており、前記２つの入力のうちの別の１つの入力と前記２つの出力のうち別の１つの出力とは、インターポレータ機能の入力および出力として使用されていてもよい。
【００１２】
前記信号処理部は、さらに、前記デシメータ機能とインターポレータ機能とを切り替える少なくとも１つのスイッチを備えてもよい。
【００１３】
前記第２ディジタルフィルタは、ハーフバンドフィルタであってもよい。
【００１４】
また、上記課題を解決するために、本発明の別の観点によれば、入力信号の入力スペクトルを前記第１周波数差だけシフトすることによって、シフトされた周波数信号を生成するステップと、フィルタリングされた信号を得るために、前記シフトされた周波数信号をフィルタリングするステップと、前記フィルタリングされた信号と前記シフトされた周波数信号とを加算し、スペクトルを前記第１周波数差とは無関係な第２周波数差だけシフトすることによって出力信号を生成するステップと、から構成される、入力信号をフィルタリングする方法が提供される。
【００１５】
前記出力信号を生成するステップで、前記フィルタリングされた信号と前記シフトされた周波数信号とが加算された後に、加算された結果得られた信号のスペクトルが第２周波数差だけシフトされてもよい。
【００１６】
前記出力信号を生成するステップで、前記シフトされた周波数信号と前記フィルタリングされた信号とは、第２周波数差だけシフトされた後に加算されてもよい。
【００１７】
本方法は、さらに、前記シフトされた周波数信号と前記フィルタリングされた信号とを加算する前に、前記フィルタの群遅延（ｇｒｏｕｐ  ｄｅｌａｙ）に対応する時間だけ前記シフトされた周波数信号を遅延させるステップを含んでもよい。
【発明の効果】
【００１８】
以上説明したように本発明によれば、低コストで実装でき、優れた選択性を実現することが可能な、新規かつ改良されたディジタルフィルタが提供される。
【発明を実施するための最良の形態】
【００１９】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２０】
後述では、本発明の実施形態が記載される。後述される全ての実施形態は、何らかの方法で組み合わせられる。すなわち、後述されるある実施形態または特徴は、他の実施形態または特徴と組み合わせられないという限定はない。
【００２１】
図１ａでは、入力信号１００は、ディジタルフィルタ１０４の入力１０２に連結される（ｃｏｕｐｌｅｄ）。ディジタルフィルタは、第１周波数偏移部（ｆｒｅｑｕｅｎｃｙ  ｓｈｉｆｔｉｎｇ  ｍｅｃｈａｎｉｓｍ）１０６、フィルタ１０８、およびシグナルプロセッサ１１０から構成される。第１周波数偏移部１０６は、前述の第１周波数偏移部１０６の第２入力１２０に連結される第１周波数差（ｆｒｅｑｕｅｎｃｙ  ｄｉｆｆｅｒｅｎｃｅ）Ｆ１だけ、入力信号１００の入力スペクトルをシフトする。第１周波数偏移部１０６は、シフトされた周波数信号１２２を生成する。シフトされた周波数信号１２２は、入力スペクトルに対して第１周波数差Ｆ１だけシフトされた、シフトされたスペクトルを有する。シフトされた周波数信号１２２は、第１信号経路１２４を介してシグナルプロセッサ１１０の入力に連結され、第２信号経路１２６を介してフィルタ１０８に連結される。フィルタ１０８は、シフトされた周波数信号１２２をフィルタリングするために用いられる。入力信号１００のある部分が切り取られる（ｎｏｔｃｈｅｄ）、すなわち取り除かれる（ｆｉｌｔｅｒ  ｏｕｔ）アプリケーション内で、フィルタ１０８は、ローパスフィルタ（ｌｏｗ  ｐａｓｓ  ｆｉｌｔｅｒ）として構築され、第１周波数偏移部１０６は、フィルタ１０８によって取り除かれる周波数レンジがほぼゼロ付近に位置づけられるように、入力信号１００の入力スペクトルをシフトする。
【００２２】
例えば第２信号経路１２６で、フィルタ１０８の後では、入力信号１００から取り除かれた入力信号１００の一部分だけが存在する。第１信号経路１２４および第２信号経路１２６は、シグナルプロセッサ１１０の入力に連結される。シグナルプロセッサ１１０は、少なくとも１つの第２周波数偏移部２２２および加算器２０２から構成されている。
前述の加算器２０２は、前述の加算器２０２の入力で存在する信号を加算するように構成されており、少なくとも１つのさらなる周波数偏移部２２２は、前述の少なくとも１つのさらなる周波数偏移部２２２の入力上の信号のスペクトルを、第２周波数差ＤＦだけシフトするように構成されている。第２周波数差ＤＦは、前述の第１周波数差Ｆ１とは無関係である。
【００２３】
本稿で、加算器は、負入力（ｎｅｇａｔｉｖｅ  ｉｎｐｕｔ）を使用することによって信号を減じるためにも使用される。負入力上の信号は、前述の加算器の正入力（ｐｏｓｉｔｉｖｅ  ｉｎｐｕｔ）上の信号から実際に差し引かれている。
【００２４】
この独立性を達成するために、シグナルプロセッサ１１０は、周波数オフセットＦｏｆｆｓｅｔに対するさらなる入力１３４を備える。周波数オフセットＦｏｆｆｓｅｔは、前述の第１周波数差Ｆ１と前述の第２周波数差ＤＦとの差を示す。
【００２５】
前述のシグナルプロセッサ１１０の出力１３６では、出力信号１４０が生成される。出力信号１４０は、第１経路１２４上のシフトされた信号１２２と第２経路１２６上のフィルタリングされた信号１３０とが組み合わされた信号であり、前述の出力信号は、シフトされた周波数信号１２２のスペクトルと比較してシフトされた出力スペクトルを有する。
【００２６】
図１ｂには、一実施形態にかかる、入力信号をフィルタリングする方法が示されている。
ステップＳ１００で、シフトされた周波数信号を得るために、入力信号の入力スペクトルは、第１周波数差Ｆ１だけシフトされる。例えば、入力スペクトルは、入力信号のフィルタリングおよびさらなる処理を行うためのフィルタをより簡単に実現できるような、より低い周波数レンジにシフトされる。
【００２７】
次いで、ステップＳ１０２では、シフトされた周波数信号が、例えばディジタルフィルタによってフィルタリングされる。その結果得られたフィルタリングされた信号は、後でシフトされた周波数信号から減じられる信号であってもよい。ステップＳ１０２で得られたフィルタリングされた信号は、同様に、さらなる処理ステップで前述のフィルタリングされた信号を独立して復調するために使用されてもよい。
【００２８】
さらに、ステップＳ１０４で、フィルタリングされた信号およびシフトされた周波数信号は、加算され、出力スペクトルが、前述の第１周波数差とは無関係な第２周波数差だけシフトされる。出力スペクトルは、入力スペクトルとは別の周波数レンジに位置していてもよい。
【００２９】
図１ｃでは、入力信号１００としてのアナログテレビ信号の周波数ダイアグラムを示すことによって、入力信号をフィルタリングする方法のさらなる実施形態が示されている。アナログテレビ信号１００は、映像搬送波１７２を伴う残留側波帯変調（ｖｅｓｔｉｇｉａｌ  ｓｉｄｅ  ｂａｎｄ  ｍｏｄｕｌａｔｉｏｎ）内の映像信号１７０、および、音声搬送波１７６を伴う音声信号１７４から構成されている。
【００３０】
ステップＳ１１０で、入力信号１００の入力スペクトルは、より低い周波数レンジに周波数差Ｆ１だけシフトされる。音声信号１７４が周波数０付近に集中されるように、本実施形態で周波数差Ｆ１は、音声搬送波１７６の周波数に対応する。
【００３１】
さらなるステップＳ１１２で、音声信号１７４は、周波数０付近に集中される伝達関数（ｔｒａｎｓｆｅｒ  ｆｕｎｃｔｉｏｎ）１５０を使用することによってフィルタリングされる。そのような伝達関数１５０を有するローパスディジタルフィルタは、簡単に実現され、その後でフィルタリングされた信号１３０が得られる。
【００３２】
さらなるステップＳ１１４で、シフトされた周波数信号１２２からフィルタリングされた信号１３０を減じることによって、例えば、加算器２０２の負入力にフィルタリングされた信号１３０を入力し、加算器２０２のポジティブインプットにシフトされた周波数信号を入力することによって、中間信号（ｉｎｔｅｒｍｅｄｉａｔｅ  ｓｉｇｎａｌ）１６０が得られる。中間信号１６０は、元の位置から前述の第１周波数差Ｆ１だけシフトされた映像信号１７０だけで構成される。
【００３３】
さらなるステップＳ１１６で、前述の映像信号は、中間信号１６０に対して第２周波数差ＤＦだけシフトされる。前述の第２周波数差ＤＦは、前述の第１周波数差Ｆ１とは無関係である。更なる処理を効率的に行うために、映像信号１７０は、周波数０付近に集中される。
【００３４】
図１ｄには、入力信号１００をフィルタリングする方法のさらなる実施形態が示されている。ステップＳ１１０およびＳ１１２は、図１ｃと同様であり、図１ｄには図示されていない。図１ｄは、フィルタリングするステップの後から始まっている。さらなるステップＳ１１８で、周波数がシフトされた信号およびフィルタリングされた信号は、第２周波数差ＤＦだけシフトされる。その後、さらなるステップＳ１２０で、シフトされた周波数信号は、逆フィルタリングされシフトされた信号に加算される。その結果、音声信号１７４を有さない出力信号１４０が得られ、その出力信号１４０は、周波数０付近に集中される。
【００３５】
したがって、例えば、出力信号１４０を入力信号１００とは別の中心周波数付近に集中するために、第１周波数差Ｆ１と第２周波数差ＤＦとの独立性が使用されてもよい。第１周波数差Ｆ１と第２周波数差ＤＦとの独立性は、例えば、音声信号１７４がフィルタ１０８を用いて切り取られた後に、アナログテレビ信号を集中するために用いられてもよい。
【００３６】
図２に示されたさらなる実施形態で、シグナルプロセッサ１１０の加算器２０２は、その入力（２０４および２０６）で第１経路１２４および第２経路１２６に接続されている。フィルタリングされた信号１３０は、加算器２０２の入力２０４にネガティブサイン（ｎｅｇａｔｉｖｅ  ｓｉｇｎ）で入力される。一方、第１経路１２４は、入力２０６にポジティブサイン（ｐｏｓｉｔｉｖｅ  ｓｉｇｎ）で接続される。第１経路１２４上には、フィルタ１０８の結果である遅延を補償するために遅延素子（ｄｅｌａｙ  ｅｌｅｍｅｎｔ）２０８が提供される。加算器２０２の出力２１０では、信号２２０が存在する。信号２２０は、入力信号１００からフィルタリングされた信号１３０を差し引いた信号のスペクトルを有する。加算器２０２の出力２１０は、信号２２０のスペクトルを第１周波数差Ｆ１とは無関係な第２周波数差ＤＦだけシフトする第２周波数偏移部２２２の入力に連結される。このことは、前述の第２周波数偏移部２２２の第２入力２２６で、シフトする周波数を適用することによって達成される。前述のシフトする周波数は、第２加算器２３０の出力として得られる。第２加算器は、その入力で、周波数オフセットＦｏｆｆｓｅｔと逆第１周波数差Ｆ１とを有する。
【００３７】
さらなる実施形態によれば、第２経路は、さらに、デシメータおよびインターポレータから構成される。そのため、フィルタ１０８は、より低いサンプリングレート、および、より少ない計算処理で実現される。さらなる実施形態では、入力信号１００からの更なる周波数レンジを切り取るために、更なる経路が提供される。
【００３８】
そのような実施形態は、図３に示されている。入力信号１００は、入力１０２に連結され、第１周波数偏移部１０６の入力１０３に接続されている。入力１０２は、追加的な周波数偏移部３０４の入力３０２に接続されている。入力信号１００のスペクトルは、第１周波数偏移部１０６で、あらかじめ決められた第１周波数差Ｆ１だけシフトされる。第１周波数差Ｆ１は、第１周波数偏移部１０６の第２入力１０５に入力される。
【００３９】
シフトされた周波数信号１２２は、遅延素子２０８を介して第１経路１２４に連結され、第２周波数偏移部２２２の第１入力２４０に連結される。シフトされた周波数信号１２２は、第２経路１２６上のデシメータ３１０にも入力される。デシメータ３１０の出力は、フィルタ１０８の入力に接続され、フィルタ１０８の出力は、インターポレータ３１２の入力に接続されている。デシメータ３１０およびインターポレータ３１２は、フィルタ１０８での計算処理を減らすために、シフトされた周波数信号１２２のサンプリングレートを減じるために使用される。
【００４０】
フィルタリングされた信号１３０は、第３周波数偏移部３２２の第１入力３２０に入力される。第２周波数偏移部２２２および第３周波数偏移部３２２の周波数シフトは、第２加算器２３０の出力によって決定される。第２加算器２３０は、第２周波数偏移部２２２の第２入力２４２および第３周波数偏移部３２２の第２入力３２４に接続されている。
【００４１】
第２加算器２３０の入力２３１および２３２は、周波数オフセットＦｏｆｆｓｅｔの入力１３４、および、第１周波数差Ｆ１が入力される入力１２０に接続されている。
【００４２】
第２周波数偏移部２２２の出力２４４は、加算器２０２の第１入力２０６に接続されている。第３周波数偏移部３２２の出力３２６は、加算器２０２の第２入力２０４にネガティブサインで接続されている。
【００４３】
本実施形態で、さらに、シグナルプロセッサ１１０の出力１３６には出力信号がある。フィルタリングされた信号１３０は、入力信号１００から取り除かれ、入力信号１００のスペクトルは、オフセット周波数Ｆｏｆｆｓｅｔだけ任意にシフトされる。
【００４４】
図３に図示された実施形態では、第３入力３４０に入力される第３周波数差Ｆ２付近に集中される更なる周波数レンジを切り取ることも可能である。したがって、第３周波数差Ｆ２は、第４周波数偏移部３０４の第２入力３４２に入力され、第３加算器３５２の第１入力３５０に入力される。
【００４５】
第４周波数偏移部３０４で、入力信号１００のスペクトルは、あらかじめ決められた第３周波数差Ｆ２だけシフトされ、第２デシメータ３６０に入力される。その後、第２フィルタ３６２でフィルタリングされて、第２インターポレータ３６４でインターポレートされる。その出力は、第５周波数偏移部３６６に接続される。
【００４６】
オフセット周波数Ｆｏｆｆｓｅｔは、第３加算器３５２の第２入力３７０に接続されている。第３加算器３５２の出力３７２は、第５周波数偏移部３６６の第２入力に接続されている。この第５周波数偏移部３６６で、第２フィルタ３６２を通過した後の第２のフィルタリングされた信号３６７が第４周波数差だけシフトされる。その結果、オフセット周波数Ｆｏｆｆｓｅｔとあらかじめ決められた第３周波数差Ｆ２との和が得られる。
【００４７】
第５周波数偏移部３６６の出力３７５で、周波数シフトされフィルタリングされた結果の信号３７６が得られ、加算器２０２の第３入力３７７にネガティブサインで入力される。出力１３６では、２つの信号が入力信号１００から切り取られ、出力スペクトルが入力信号１００の入力スペクトルに対して任意にシフトされた信号が得られる。
【００４８】
更なる実施形態では、デシメータ３１０および３６０とインターポレータ３１２および３６４とが、１つの信号処理部内で実現されており、前述の信号処理部は第２ディジタルフィルタ、２つの入力、および２つの出力を備える、ディジタルフィルタが提供される。２つの入力のうちの１つと、２つの出力のうち１つとは、前述の信号処理部のデシメータ機能の入力および出力として使用される。もう１つの入力と、もう１つの出力とは、前述の信号処理部のインターポレータ機能の入力および出力として使用される。本実施形態では、１つのディジタルフィルタだけが、デシメータおよびインターポレータ機能を実現するために使用され、それは、前述されたディジタルフィルタの前および後で使用される。
【００４９】
図４には、例えばハーフバンドＦＩＲフィルタ等のハーフバンドディジタルフィルタ４０１に基づく、従来のデシメータ４００が図示されている。デシメータ４００の入力４０４での信号４０２は、第１経路４０６上でディジタルフィルタ４０１に入力され、第２経路４１０で遅延素子４０８に入力される。ディジタルフィルタ４０１の出力は、第１アップサンプリング部４１２によってアップサンプリングされ（ｕｐｓａｍｐｌｅｄ）、遅延素子４０８の出力は、第２アップサンプリング部４１４によってアップサンプリングされる。第１経路４０６および第２経路４１０は、その後、第１経路４０６と第２経路４１０とを切り替えるスイッチ４１６を介して結合される。その結果、出力４１８でデシメートされた信号が得られる。
【００５０】
図５には、例えばハーフバンドＦＩＲフィルタ等のハーフバンドディジタルフィルタ５０１によって実現されるインターポレータ５００が図示されている。入力５０４に入力された入力信号５０２は、第１経路５０６および第２経路５０８に分割される。第１経路５０６上の信号は、第１ダウンサンプリング部５１０によってダウンサンプリングされ（ｄｏｗｎｓａｍｐｌｅｄ）、ハーフバンドフィルタとして実現されるディジタルフィルタ５０１へ入力される。第２経路５０８上の信号は、第２ダウンサンプリング部５１２によってダウンサンプリングされ、遅延ユニット（遅延素子）５１４に入力される。ディジタフィルタ５０１および遅延ユニット５１４の出力は、加算器５２０の入力５１６および５１８にそれぞれ入力される。加算器５２０の出力では、インターポレートされた信号５２４が得られる。
【００５１】
図６には、デシメータ機能およびインターポレータ機能を組み合わせた信号処理部６００の一実施形態が図示されている。信号処理部６００は、第１入力６０２、第２入力６０４、第１出力６０６、および第２出力６０８から構成されている。第１入力６０２は、第１経路６１０および第２経路６２０に接続されている。
【００５２】
第１経路６１０上の信号は、第３ダウンサンプリング部６１２に入力される。第３ダウンサンプリング部６１２は、遅延ユニット６１４の入力に接続された出力を備える。遅延ユニット６１４の出力は、加算器６１６の入力に接続されている。加算器６１６の出力は、第１出力６０６に接続されている。この第１経路６１０は、図５に示されたインターポレータの第２経路５０８に対応する。第２経路６２０上の信号は、第２ダウンサンプリング部６２２に接続されている。第２ダウンサンプリング部６２２の出力は、第１アップサンプリング部６２４に接続されている。アップサンプリング部６２４は、第１スイッチ６２６を介して第２ディジタルフィルタ６３０に接続されている。
【００５３】
ディジタルフィルタ６３０の出力は、第３ダウンサンプリング部６３２を介して加算器６１６の第２入力に接続されており、第４ダウンサンプリング部６３４、第２アップサンプリング部６３５、および第２スイッチ６３８を介して第２出力６０８に接続されている。
【００５４】
第２入力６０４は、第３アップサンプリング部６４０の入力に接続されている。前述のアップサンプリング部６４０の出力は、第１スイッチ６２６に接続されている。第２入力６０４は、同様に、遅延ユニット６５０の入力に接続されている。遅延ユニット６５０の出力は、第４アップサンプリング部６５２に接続されており、第４アップサンプリング部６５２の出力は、第２スイッチ６３８に接続されている。
【００５５】
この構造で、デシメータ機能およびインターポレータ機能内で作動するディジタルフィルタ６３０は、１つだけ存在する。第１アップサンプリング部６２４、第３ダウンサンプリング部６３２および第４アップサンプリング部６４０を適切に調整することに加え、第１スイッチ６２６および第２スイッチ６３８のスイッチングを適切に行うことによって、第２ダウンサンプリング部６２２の後のクロックレートは、前述の信号処理部６００内でデシメータおよびインターポレータ機能を実装するために使用されることが可能となる。
【００５６】
シングルフィルタの装置を通してシリアルに実部および虚部を多重化するのと同様、デシメートされる信号およびインターポレートされる信号は、前述と同じシングルフィルタの装置、すなわち第２ディジタルフィルタ６３０に送信されてもよい。したがって、可能であれば１つの乗算器（ｍｕｌｔｉｐｌｉｅｒ）だけを有するシングルフィルタ６３０が、１つのデシメータおよび１つのインターポレータを実装するために使用される。
【００５７】
例えばハーフバンドＦＩＲフィルタ等のディジタルフィルタ６３０でのシリアル多重化（ｍｕｌｔｉｐｌｅｘ）は、４つの成分（ｃｏｍｐｏｎｅｎｔ）（実／デシメータ、虚／デシメータ、実／インターポレータ、虚／インターポレータ）を有する。したがって、（図示されない）フィルタ遅延素子は、４つのサンプルを蓄積する。フィルタ遅延素子および第２ディジタルフィルタ６３０の乗算器に関するクロックは、信号処理部６００のサンプルレートの４倍である。このように、資源の共用が達成される。周波数偏移部は、ＣＯＲＤＩＣアルゴリズムを適用することによって実現されてもよい。
【００５８】
図では、２つの因子（ｆａｃｔｏｒ）のデシメーションおよびインターポレーションが示されたが、抑制される信号がよりナローバンドであれば、インターポレーションおよびデシメーションの因子は、例えば４または８のように、２より多く選択されてもよい。これらのより多い因子は、いくつかのデシメータ／インターポレータをカスケードすることによって実装される。
【００５９】
より多くのスペクトル帯域は、より多くのフィルタリング経路を追加することによって抑制されてもよい。遅延素子の重複は、必ずしも必要ではない。
【００６０】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【００６１】
【図１ａ】本発明の一実施形態にかかるディジタルフィルタを示した説明図である。
【図１ｂ】本発明の一実施形態にかかる、入力信号をフィルタリングする方法を示すフローチャートである。
【図１ｃ】本発明のさらなる実施形態にかかる、入力信号をフィルタリングする方法を示す説明図である。
【図１ｄ】本発明のさらなる実施形態にかかる、入力信号をフィルタリングする方法を示す説明図である。
【図２】本発明のさらなる実施形態にかかるディジタルフィルタを示す説明図である。
【図３】本発明のさらなる実施形態にかかるディジタルフィルタを示す説明図である。
【図４】従来技術にかかるハーフバンドディジタルフィルタを有するデシメータを示す説明図である。
【図５】従来技術にかかるディジタルハーフバンドフィルタを使用したインターポレータを示す説明図である。
【図６】本発明の一実施形態にかかる、インターポレータおよびデシメータ機能を有する信号処理部を示す説明図である。
【符号の説明】
【００６２】
１００    入力信号
１０２    入力
１０４    ディジタルフィルタ
１０６    第１周波数偏移部
１０８    フィルタ
１１０    シグナルプロセッサ
１２０    第２入力
１２２    シフトされた周波数信号
１２４    第１信号経路
１２６    第２信号経路
１３０    フィルタリングされた信号
１３４    さらなる入力
１３６    出力
２０２    加算器
２２２    第２周波数偏移部
【図１ａ】
2008259207.tif 000003
【図１ｂ】
2008259207.tif 000004
【図１ｃ】
2008259207.tif 000005
【図１ｄ】
2008259207.tif 000006
【図２】
2008259207.tif 000007
【図３】
2008259207.tif 000008
【図４】
2008259207.tif 000009
【図５】
2008259207.tif 000010
【図６】
2008259207.tif 000011