(57)【要約】【課題】ノーマリオフ動作を達成でき、充分なチャンネル電流を得ることができ、かつしきい値電圧の制御が容易な窒化物系半導体ヘテロ接合電界効果トランジスタを提供する。【解決手段】負の電荷を有する第三の層である浮遊ゲート層（32）が制御ゲート電極（34）とAlGaN 層（11）との間に設けられているので、実質的に浮遊ゲート層（32）に隣接するAlGaN 層（11）の電子に対するポテンシャルを実質的に高くし、チャンネルを空乏化する。これにより、ゲート電圧がゼロの時チャンネルに電流（ドレイン電流）を流れなくする、即ちいわゆるノーマリオフ動作を達成することが出来る。【選択図】図１
2008130672.tif 000002
【特許請求の範囲】
【請求項１】
窒化物系半導体のヘテロ接合界面をチャンネルとする窒化物系半導体ヘテロ接合電界効果トランジスタにおいて、
制御ゲート電極と窒化物系半導体の間に、負の電荷を有する第三の層を有することを特徴とする窒化物系半導体ヘテロ接合電界効果トランジスタ。
【請求項２】
負の電荷を有する第三の層が電子により負に帯電した導電体層よりなり、該導電体層が絶縁体層により覆われていることを特徴とする請求項１に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
【請求項３】
負の電荷を有する第三の層が低抵抗ポリSiであることを特徴とする請求項２に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
【請求項４】
負の電荷を有する第三の層がMo等の高融点金属であることを特徴とする請求項２に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
【請求項５】
負の電荷を有する第三の層を覆う絶縁体層が、２種類の異なる誘電体層からなることを特徴とする請求項２に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
【請求項６】
負の電荷を有する第三の層を覆う絶縁体層の内の、窒化物系半導体に接する側の誘電体層が窒化Si膜であることを特徴とする請求項５に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
【請求項７】
負の電荷を有する第三の層が、負のイオンを含んだ絶縁体層よりなることを特徴とする請求項１に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
【請求項８】
負のイオンが塩素Cl- であることを特徴とする請求項７に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
【請求項９】
負のイオンを含んだ絶縁体層が窒化Si膜であることを特徴とする請求項７に記載の窒化物系半導体ヘテロ接合電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物系半導体デバイスに関し、更に詳しくは、ゲート電圧が印加されていない時にドレイン電流が流れない、いわゆるノーマリオフ型の窒化物系半導体ヘテロ接合電界効果トランジスタ（Field Effect Transistor: FET）に関する。
【背景技術】
【０００２】
GaN、AlGaN、InGaN などの窒化物系半導体は、従来のSi、GaAsなどの半導体に比べてそのエネルギーバンドギャップが広いため、高温、高耐圧デバイス用半導体として優れている。特にこれらの窒化物系半導体（GaN系半導体）材料では、同様に広バンドギャップ半導体である SiC などと異なり、AlGaN/GaN 等のヘテロ接合作製が可能であるので、窒化物系半導体ヘテロ接合電界効果トランジスタ（Hetero-junction FET: HFET）あるいは別名HEMT (High Electron Mobility Transistor; 高電子移動度トランジスタ)の開発が盛んに行われている。
【０００３】
しかしながら、AlGaN/GaNヘテロ接合界面には、自発分極、および圧電効果（ピエゾ効果）によって、AlGaN側にプラスの電荷が発生し、その結果GaN側にマイナスの電荷（電子）が蓄積する。この蓄積電子はAlGaNにドーピングを行わなくても、高濃度の二次元電子ガスを形成し、チャンネルの抵抗、即ちHFET のオン抵抗を、分極のない AlGaAs/GaAs 系 HFET のオン抵抗よりはるかに小さくする効果がある。
【０００４】
一方、通常電力の制御に使われている、インバータやコンバータにおいては、ゲートに信号が入っていない時、FET に電流が流れない、いわゆるノーマリオフ型のFETが使われる。しかしながら、AlGaN/GaN系HFET では、自発分極および圧電効果の為に、ゲートに信号が入っていない時、即ちゲート電圧ゼロの時、二次元電子ガスをゼロにすることが難しい。
【０００５】
AlGaN/GaN系HFETにおいて、ゲートに信号が入っていない時FET に電流が流れない、いわゆるノーマリオフ状態（エンハンスメント・モード）を達成するため、従来は非特許文献１に示されているように、AlGaN層を薄くし、分極の効果を減少させる方法、あるいは非特許文献２に報告されているように、サンプルを CF4 プラズマに曝す事により、AlGaN層に F- イオンを注入して、AlGaN層を負に帯電させる方法等が試みられている。
【非特許文献１】M. A. Kahn 他著、Applied Physics Letter, 68巻、4号、1996年１月、514〜516頁
【非特許文献２】Yong Cai 他著、IEEE ELECTRON DEVICE LETTERS, 26巻, 7号, 2005年7月、435〜437頁
【発明の開示】
【発明が解決しようとする課題】
【０００６】
AlGaN/GaN系HFETにおいて、ゲートに信号が入っていない時FET に電流が流れない、いわゆるノーマリオフ状態を達成するため、AlGaN層を薄くし分極の効果を減少させる方法（非特許文献１に記載の方法）では、完全にノーマリオフにすることが難しく、またゲートに正のバイアスを加えても、ゲート順方向電流が流れてしまうため、充分な二次元電子ガス濃度、したがって充分なチャンネル電流を得ることは困難である。AlGaN上にAl2O3 等の薄い絶縁膜を付けてゲート順方向電流を押さえる方法も検討されているが、Al2O3/AlGaN 界面の界面準位を減らすことが難しく、ここに電子がトラップされてチャンネル電荷を増やすことが出来ない。
【０００７】
サンプルを CF4 プラズマに曝す事により、AlGaN層に F- イオンを注入して、AlGaN層を負に帯電させる方法（非特許文献２に記載の方法）では、CF4 プラズマによりAlGaN層がエッチングされたり、AlGaN層にダメージが入ったりして制御性が悪く、ゲートに多少の正の電圧が加わっても、チャンネルに電流が流れないようにするように、しきい値電圧を精密に制御することが難しい。
【０００８】
Si-MOSFETを用いた不揮発性メモリ素子では、ゲートと酸化膜の間にポリSiを堆積し、これを熱酸化することによって浮遊ゲートを形成し、この浮遊ゲートに酸化膜のトンネルにより電子を注入したり、取り出したりしてしきい値電圧を制御して、メモリ素子のゼロ、１、オン、オフを区別している。
【０００９】
本発明は、上述した従来の問題に鑑みて為されたものであり、その目的は、ノーマリオフ動作を達成でき、充分なチャンネル電流を得ることができ、かつしきい値電圧の制御が容易な窒化物系半導体ヘテロ接合電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の第１の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、窒化物系半導体のヘテロ接合界面をチャンネルとする窒化物系半導体ヘテロ接合電界効果トランジスタにおいて、制御ゲート電極と窒化物系半導体の間に、負の電荷を有する第三の層を有することを要旨とする。
【００１１】
この態様によると、負の電荷を有する第三の層が制御ゲート電極と窒化物系半導体の間に設けられているので、第三の層に隣接する窒化物系半導体の電子に対するポテンシャルを実質的に高くし、チャンネルを空乏化する。これにより、ゲート電圧がゼロの時チャンネルに電流（ドレイン電流）を流れなくする、即ちいわゆるノーマリオフ動作を達成することが出来、ノーマリオフ型の窒化物系半導体ヘテロ接合電界効果トランジスタを得ることが出来る。
【００１２】
また、第三の層に予め負の電荷を付与することにより、窒化物系半導体ヘテロ接合電界効果トランジスタのしきい値電圧を必要な正の電圧にすることが出来る。
【００１３】
また、制御ゲート電極に正のバイアスを加えることにより、ゲート電流を抑えて充分大きなドレイン電流密度（チャンネル電流）を得ることが出来る。
【００１４】
さらに、第三の層に付与する負の電荷量を調節することにより、制御ゲート電極に多少の正の電圧が加わっても、チャンネルに電流が流れないように、しきい値電圧を自由に制御することが出来、しきい値電圧の制御が容易になる。
【００１５】
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負の電荷を有する第三の層が電子により負に帯電した導電体層よりなり、該導電体層が絶縁体層により覆われていることを要旨とする。
【００１６】
この態様によると、第三層としての導電体層に電子を閉じ込めることにより、実質的にその導電体層に隣接する窒化物系半導体の電子に対するポテンシャルを高くし、チャンネルを空乏化する。これにより、ゲート電圧がゼロの時チャンネルに電流を流れなくする、即ちいわゆるノーマリオフ動作を達成することが出来る。
【００１７】
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負の電荷を有する第三の層が低抵抗ポリSiであることを要旨とする。
【００１８】
この態様によると、Si-MOSFETを用いた不揮発性メモリの場合と同様、まずポリSiが金属に比べて高温まで安定であるため、信頼性が高くなる。更にポリSiが酸化されると高品質な SiO2 (石英)になるため、ポリSiに蓄積された電荷がリーク電流により失われる確率が減少する。
【００１９】
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負の電荷を有する第三の層がMo等の高融点金属であることを要旨とする。
【００２０】
この態様によると、Mo等の高融点金属はポリSiと同様高融点であるので、他の物質との反応が抑えられ、高温のアニール温度、動作温度に耐えることが出来、結果として高信頼度を得ることが出来る。更にポリSiより化学エッチング等による加工が簡単で作りやすくなる利点がある。
【００２１】
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負の電荷を有する第三の層を覆う絶縁体層が、２種類の異なる誘電体層からなることを要旨とする。
【００２２】
この態様によると、AlGaNに接する絶縁体層として、窒化Si膜、酸化アルミニューム（Al2O3）膜等AlGaNと原子を共有する絶縁体層を用いることにより、AlGaNとの界面準位を減らすことができる。更に、負の電荷を有する第三の層と制御ゲート電極との間の絶縁体層は、酸化Si（SiO2）膜等のバンドギャップが広く、絶縁性の高い絶縁体層にすることが出来、第三の層に溜められた電荷の減衰を抑制することができる。
【００２３】
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負の電荷を有する第三の層を覆う絶縁体層の内の、窒化物系半導体に接する側の誘電体層が窒化Si膜であることを要旨とする。
【００２４】
この態様によると、窒化物系半導体に接する側の誘電体層を窒化Si膜にしたことにより、AlGaNとの界面準位が少なく、いわゆる電流コラプスといわれる、高ドレインバイアス電圧印加による、電流電圧特性の変動（ドレイン電流の減少）を抑制することが出来る。
【００２５】
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負の電荷を有する第三の層が、負のイオンを含んだ絶縁体層よりなることを要旨とする。
【００２６】
この態様によると、第三層としての絶縁体層に負のイオンを閉じ込めることにより、実質的にその絶縁体層に隣接する窒化物系半導体の電子に対するポテンシャルを高くし、チャンネルを空乏化する。これにより、ゲート電圧がゼロの時チャンネルに電流を流れなくする、即ちいわゆるノーマリオフ動作を達成することが出来る。また、絶縁体層である第三の層に付与する負のイオンの量を調節することにより、制御ゲート電極に多少の正の電圧が加わっても、チャンネルに電流が流れないように、しきい値電圧を自由に制御することが出来、しきい値電圧が正、即ちノーマリオフの窒化物系半導体ヘテロ接合電界効果トランジスタを得ることが出来る。
【００２７】
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負のイオンが塩素Cl- であることを要旨とする。
【００２８】
この態様によると、塩素Cl-はF-, Br- と共に17族に属する最も負にイオン化しやすい元素であるが、特にSi と同じ周期に属し、Siよりわずかに大きな原子半径を有するので、窒化Si膜、酸化Si膜の中でより安定に且つ適度な量存在することが出来る。
【００２９】
本発明の他の態様に係る窒化物系半導体ヘテロ接合電界効果トランジスタは、負のイオンを含んだ絶縁体層が窒化Si膜であることを要旨とする。
【００３０】
この態様によると、負のイオンを含んだ絶縁体層を窒化Si膜にしたことにより、窒素がAlGaNの窒素と共通で、AlGaNとの界面の界面準位密度が最も少ない絶縁体層の一つであると共に、いわゆる電流コラプスといわれる、高ドレインバイアス電圧印加による、電流電圧特性の変動（ドレイン電流の減少）を抑制することが出来る。
【発明の効果】
【００３１】
本発明によれば、ノーマリオフ動作を達成でき、充分なチャンネル電流を得ることができ、かつしきい値電圧の制御が容易な窒化物系半導体ヘテロ接合電界効果トランジスタを実現することが出来る。
【発明を実施するための最良の形態】
【００３２】
本発明を具体化した各実施形態を図面に基づいて説明する。
【００３３】
以下の各実施形態では、窒化物系半導体のヘテロ接合界面をチャンネルとする窒化物系半導体ヘテロ接合電界効果トランジスタの一例として、AlGaN/GaN系ヘテロ接合電界効果トランジスタ（Hetero-junction FET: HFET）について説明する。
【００３４】
なお、以下の説明では、AlGaN/GaN系ヘテロ接合電界効果トランジスタをAlGaN/GaN系HFETと呼ぶ。また、各実施形態の説明において、同様の部位には同一の符号を付して重複した説明を省略する。
【００３５】
（第１実施形態）
図１は、第１実施形態に係るAlGaN/GaN系HFET（1）の概略構成を示している。
AlGaN/GaN系HFET（1）は、サファイア基板（9）と、このサファイア基板（9）上に形成されたGaN層（10）と、このGaN層（10）上に形成されたAlGaN 層（11）と、ソース電極（21）と、ドレイン電極（22）とを備える。ソース電極（21）とドレイン電極（22）との間の動作領域上には、触媒化学気相堆積法（Catalytic Chemical Vapor Deposition: Cat CVD）により、窒化Si膜（SiNx ）（31）が堆積されている。
【００３６】
このAlGaN/GaN系HFET（1）では、バンドギャップの広いAlGaN 層（11）と、AlGaN 層（11）よりバンドギャップの狭いGaN層（10）とでヘテロ接合界面が形成されている。
【００３７】
窒化Si膜（31）上における制御ゲート電極（34）の下方領域に、浮遊ゲート層（32）が設けられている。浮遊ゲート層（32）は、本例では一例として低抵抗ポリSiで形成されている。この浮遊ゲート層（32）上には、化学気相堆積法（Chemical Vapor Deposition: CVD）により酸化Si（SiO2 ）からなる絶縁体層（33）を設けて、浮遊ゲート層（32）を絶縁するようになっている。
【００３８】
浮遊ゲート層（32）は、制御ゲート電極（34）と窒化物系半導体であるAlGaN 層（11）との間に設けられた、負の電荷を有する第三の層である。負の電荷を有する第三の層としての浮遊ゲート層（32）は電子により負に帯電した導電体層により構成されており、この浮遊ゲート層（32）を窒化Si膜（31）および酸化Siの絶縁体層（33）により覆うことにより、浮遊ゲート層（32）に電子が閉じ込めている。浮遊ゲート層（32）に、予め電子ビーム等により適量の電子による負の電荷を付与することにより、AlGaN/GaN系HFET（1）のしきい値電圧（Vth）を必要な値に制御することが出来る。制御ゲート電極（34）は、酸化Siの絶縁体層（33）上における浮遊ゲート層（32）の上方領域に形成されている。
【００３９】
以上の構成を有する第１実施形態によれば、以下のような作用効果を奏する。
【００４０】
○負の電荷を有する第三の層である浮遊ゲート層（32）が制御ゲート電極（34）とAlGaN 層（11）との間に設けられているので、実質的に浮遊ゲート層（32）に隣接するAlGaN 層（11）の電子に対するポテンシャルを実質的に高くし、チャンネルを空乏化する。これにより、ゲート電圧がゼロの時チャンネルに電流（ドレイン電流）が流れなくする、即ちいわゆるノーマリオフ動作を達成することが出来る。
【００４１】
○浮遊ゲート層（32）に、予め電子ビームにより電子による負の電荷を付与することにより、AlGaN/GaN系HFET（1）のしきい値電圧（Vth）を必要な正の電圧にすることが出来る。
【００４２】
○制御ゲート電極（34）に正のバイアスを加えることにより、ゲート電流を抑えて充分大きなドレイン電流密度を得ることが出来る。
【００４３】
○浮遊ゲート層（32）に付与する負の電荷量を調節することにより、制御ゲート電極（34）に多少の正の電圧が加わっても、チャンネルに電流（ドレイン電流）が流れないように、しきい値電圧（Vth）を自由に制御することが出来、しきい値電圧の制御が容易になる。
【００４４】
○負の電荷を有する第三の層としての浮遊ゲート層（32）が電子により負に帯電した導電体層よりなり、この浮遊ゲート層（32）を窒化Si膜（31）および酸化Siの絶縁体層(33)により覆って、浮遊ゲート層（32）に電子を閉じ込めている。これにより、実質的に浮遊ゲート層（32）に隣接する窒化物系半導体の電子に対するポテンシャルを高くし、チャンネルを空乏化する。これにより、ゲート電圧がゼロの時チャンネルに電流を流れなくする、即ちいわゆるノーマリオフ動作を達成することが出来る。
【００４５】
このような作用効果を奏する第１実施形態に係るAlGaN/GaN系HFET（1）の動作を、上記非特許文献１，２の各動作と比較しながら以下に説明する。なお、理解しやすくするために、非特許文献１，２の説明において、第１実施形態と同様の部位には同一の符号を付してある。
【００４６】
通常のAlGaN/GaN系HFET では、自発分極および圧電効果により、図２(a)のエネルギーバンド図、図２(b)の空間電荷分布図に示すように、金属（制御ゲート電極）/AlGaN/GaNへテロ構造におけるAlGaN層(11)のGaN層(10)側には正の電荷(41)が、制御ゲート電極（34）側には負の電荷（42）が出来る。系全体の空間電荷の合計はゼロでなければならないので、AlGaN層(11)の両端の電荷に対応して、AlGaN層(11)よりバンドギャップの小さなGaN層(10)側には負の空間電荷(410)が二次元電子ガスとして出来、また制御ゲート電極（34）側には正の電荷(430)が出来る。即ち、AlGaN層(11)よりバンドギャップの小さなGaN層(10)側には必ず負の電荷(410)が誘起され、これがチャンネル電子（二次元電子ガス）となって、ゲート電圧がゼロでもチャンネル電流（ドレイン電流）が流れる。
【００４７】
これに対して、第１実施形態に係るAlGaN/GaN系HFET（1）は、AlGaN層(11)と制御ゲート電極(34)の間に、図３(a)のエネルギーバンド図、図３(b)の空間電荷分布図に示すように、窒化Si膜（31）と酸化Siの絶縁体層（33）とで囲まれた浮遊ゲート層（32)を備え、その浮遊ゲート層（32)に負の電荷(432)が付与されている。そのため、図３のAlGaN層(11)側の正の電荷(41)からの電気力線は総てAlGaN層(11)と制御ゲート電極(34)の間の浮遊ゲート層（32)にある負の電荷(432)に向かい、GaN層(10)側に負の電荷が誘起されることはない。AlGaN層(11)と制御ゲート電極(34)の間の負の電荷(432)が充分多く、AlGaN層（11）側の正の電荷(41)を補償して余りある場合は、GaN層（10）側にも正の電荷(412)を誘起することになる。この正の電荷(412)は、イオン化した残留ドナーあるいはGaN層（10）中に誘起される正孔によってもたらされ、AlGaN/GaN系HFET（1）のしきい値電圧（Vth）を必要な正の電圧にすることが出来る。
【００４８】
また、上記非特許文献1に記載されている従来技術のようにAlGaN層を薄くして、AlGaN/GaNへテロ界面のAlGaN層（11）側の正の電荷(41)を少なくした場合には、図４(a)のエネルギーバンド図、図４(b)の空間電荷分布図に示すように、自発分極および圧電効果によりAlGaN層(11)に生ずる正の電荷(41)から出た電気力線の多くが負の電荷(42)で終端されGaN(10)側に誘起される負の電荷が少なくなる。その結果、制御ゲート電極(34)とGaN層（10)の実効的な仕事関数差による、制御ゲート電極(34)側の負の電荷(431)とGaN層（10)側の正の電荷（411)がわずかに残り、チャンネルに二次元電子ガスが誘起されなくなる。このことはAlGaN層(11)を薄くした場合の極限、即ちAlGaN層(11)が無い場合に、制御ゲート電極(34)とGaN層（10)はショットキー接合となり、GaN層（10)に電子が誘起されなくなることから理解できるであろう。
【００４９】
この構造の問題点は、図５(a)のエネルギーバンド図、図５(b)の空間電荷分布図に示すように、ゲート電圧VG(534)を正にしてAlGaN層(11)とGaN層（10)のヘテロ接合界面に充分な電子(410)を誘起しようとすると、当然AlGaN層(11)の障壁の高さ(51)は低くなり、GaN層（10)から制御ゲート電極(34)に電子が流れてしまう、即ちゲート順方向電流が流れてしまい、充分なチャンネル電子を溜められないことである。このことはAlGaN層(11)の無い極端な場合を想定すれば、制御ゲート電極/GaN層のショットキー接合に順方向電流が流れてしまうことで、容易に理解されるであろう。即ち、充分大きなドレイン電流密度を得ることは出来ない。
【００５０】
これに対して第１実施形態に係るAlGaN/GaN系HFET（1）では、図６(a)のエネルギーバンド図、図６(b)の空間電荷分布図に示すように、AlGaN層(11)と制御ゲート電極(34)の間の負の電荷(432)があるために、GaN層（10)と制御ゲート電極(34)の間には図５(a)に示す従来例の障壁（51）より充分高い障壁(510)が存在する。このため、ゲート電圧VG(534)を充分大きな正の値にして、チャンネルに充分な二次元電子ガス(410)を誘起しても、チャンネルから制御ゲート電極(34)に電子が流れることはない。即ち、ゲート電流を抑えて充分大きなドレイン電流密度を得ることが出来る。
【００５１】
また、図７(a)は上記非特許文献２に記載されている従来技術において、サンプルをCF4 プラズマに曝す事により、AlGaN層に F- イオンを注入した場合の、AlGaN/GaNへテロ接合界面付近のF- イオンの分布を二次イオン質量分析計（secondary ion mass spectroscopy: SIMS）で求めたグラフである。図７(b)は、図７(a)で示す結果から想定される空間電荷分布を、図７(c)はその空間電荷分布から推定されるエネルギーバンド図を示したものである。図７から明らかなように、この従来技術では、AlGaN/GaNへテロ接合界面付近まで多くのF- イオンが注入されており、AlGaN層(11)のエネルギーバンドは上に凸になる（図７(b)参照）。したがって、AlGaN層(11)の障壁の高さ(51)は低くなり、ゲート電圧を正にしてAlGaN層(11)とGaN層（10)の界面に充分な電子(410)を誘起しようとすると、GaN層（10)から制御ゲート電極(34)に電子が流れやすくなる。
【００５２】
また、この従来技術では、プロセス上必要な４００℃程度の熱処理後、AlGaN層(11)には図７(a)の曲線６１で示すようにF- イオン６１ａが分布しており、AlGaN/GaNへテロ接合界面(110)にはF- イオン(610)が蓄積している（図７(b)参照）。このF- イオン(610)はチャンネルの電子を減少させ、ドレイン電流密度を下げるだけでなく、散乱中心として働きチャンネル電子（二次元電子ガス）の移動度を減少させ、単位ゲート幅当たり出来るだけ多くのドレイン電流を流したいと言うデバイスの目的に反する結果になる。
【００５３】
これに対して第１実施形態に係るAlGaN/GaN系HFET（1）では、しきい値電圧を制御する負の電荷（432）（図３(a）,(b)参照)はAlGaN層(11)と制御ゲート電極(34)の間に設けられているので、チャンネルになんらの影響を与えることなしに、ゲート電圧ゼロでドレイン電流が流れないノーマリオフ動作を達成でき、かつゲート電圧を正にすることにより、充分なドレイン電流を流すことが出来る。
【００５４】
（第２実施形態）
図８は、第２実施形態に係るAlGaN/GaN系HFET（1A）の概略構成を示している。
このAlGaN/GaN系HFET（1A）では、通常のAlGaN(11)/GaN(10)系HFET の動作領域上に触媒化学気相堆積法（Catalytic Chemical Vapor Deposition: Cat CVD）により、窒化Si膜（SiNx) (31)を堆積していることは第１実施形態と同じである。
【００５５】
窒化Si膜(31)のゲート直下の領域(312)中には、イオン注入により、Cl- などの負のイオンが添加されている。また、AlGaN/GaN系HFET（1A）では、図１の第１実施形態と異なり制御ゲート電極(34)は窒化Si膜(31)上に直接設けられている。窒化Si膜(31)中に添加された負のイオンの量により、AlGaN/GaN系HFET のしきい値電圧は自由に制御することが出来るようになっている。その他の構成は図１の第１実施形態と同様である。
【００５６】
以上の構成を有する第２実施形態によれば、上記第１実施形態の奏する作用効果に加えて以下のような作用効果を奏する。
【００５７】
○窒化Si膜(31)中に添加された負のイオンの量により、AlGaN/GaN系HFET（1A）のしきい値電圧を自由に制御することが出来、しきい値電圧が正、即ちノーマリオフのAlGaN/GaN系HFET（1A）を得ることが出来る。
【００５８】
○AlGaN/GaN系HFET（1A）では、浮遊ゲート層を設けなくても良い。
【００５９】
○制御ゲート電極(34)を窒化Si膜(31)上に直接設けることが出来る。
【００６０】
なお、この発明は以下のように変更して具体化することも出来る。
【００６１】
・上記各実施形態では、窒化物系半導体ヘテロ接合電界効果トランジスタの一例として、AlGaN/GaN系HFETについて説明したが、本発明はこの構成に限定されない。本発明は、GaN、AlGaN、InGaN などの窒化物系半導体のヘテロ接合界面をチャンネルとし、制御ゲート電極（34）側にバンドギャップの広い第１の窒化物系半導体を、サファイア基板（9）側に第１の窒化物系半導体よりバンドギャップの狭い第２の窒化物系半導体をそれぞれ配置した窒化物系半導体HFETに広く適用可能である。
【００６２】
具体的には、上記各実施形態において、二次元電子ガスが形成されるGaN（10)層はよりバンドギャップの小さな InGaN層であっても良いし、AlGaN層(11)もInAlGaN であっても良い。また、AlGaN層(11)はより多くの電子を供給するためにドーピングされていても良いことはもちろんである。更にAlGaN層(11)の上の絶縁体層(31)は、窒化Si膜（SiNx)でなくても、AlGaN層(11)との界面準位密度がヘテロ界面に誘起されるべき二次元電子ガス密度（通常約1013 cm-2程度）より充分少なくなるよう（例えば1011 cm-2以下）に制御されていれば、Al2O3 膜でもSiO2膜でも良いことはもちろんである。
【００６３】
・上記各実施形態では、浮遊ゲート層３２は低抵抗ポリSiで形成されているが、浮遊ゲート層３２をMo等の金属で形成しても良い。
【００６４】
・上記各実施形態において、浮遊ゲート層３２を、窒化Si膜（SiNx)や酸化Si膜（SiO2) などの絶縁層で構成してもよいし、これらの絶縁層の中に埋め込まれた低抵抗ポリSi あるいは Mo などの金属で構成しても良い。これらの絶縁層あるいは金属で構成した浮遊ゲート層に、負のイオンあるいは電子を閉じ込めることにより、実質的にAlGaN層の電子に対するポテンシャルを高くし、チャンネルを空乏化し、ゲート電圧がゼロの時チャンネルに電流を流れなくする、即ちいわゆるノーマリオフにすることが出来る。
【００６５】
・上記第１実施形態では、浮遊ゲート層３２上に化学気相堆積法によりSiO2膜からなる酸化Siの絶縁体層(33)を設けて、浮遊ゲート層３２を絶縁しているが、浮遊ゲート層３２上部のポリSiを酸化して、浮遊ゲート層３２を絶縁するようにしても良い。この構成では、SiO2からなる絶縁体層(33)を不要にすることが出来る。
【００６６】
・上記各実施形態において、サファイア基板９に代えて、SiC、GaN、Siなどの基板を用いても良い。
【００６７】
・上記各実施形態において、サファイア基板９とGaN層１０との間に、AlNなどのバッファ層を設けた構成の窒化物系半導体ヘテロ接合電界効果トランジスタにも本発明は適用可能である。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１実施形態の概略構成を示す断面図。
【図２】（ａ）通常のAlGaN/GaN系HFETのエネルギーバンド図、（ｂ）同HFETの空間電荷分布図。
【図３】（ａ）第１実施形態のHFETのエネルギーバンド図、（ｂ）同HFETの空間電荷分布図。
【図４】（ａ）非特許文献１記載のHFETのエネルギーバンド図、（ｂ）同HFETの空間電荷分布図。
【図５】（ａ）非特許文献１記載のHFETにおいてゲート電圧を正とした場合のエネルギーバンド図、（ｂ）同HFETの空間電荷分布図。
【図６】第１実施形態のHFETにおいて、ゲート電圧を正とした場合のエネルギーバンド図、（ｂ）同HFETの空間電荷分布図。
【図７】（ａ）非特許文献２記載のHFETにおけるF- イオンの分布、（ｂ）その分布から想定される空間電荷分布、（ｃ）その空間電荷分布から推定されるエネルギーバンド図。
【図８】本発明の第２実施形態の概略構成を示す断面図。
【符号の説明】
【００６９】
９…サファイア基板、１０…GaN層、１１…AlGaN層、２１…ソース電極、
２２…ドレイン電極、３１…窒化Si膜層、３２…浮遊ゲート層、３３…酸化Siの絶縁体層、
３４…制御ゲート電極、
３１２…窒化Si膜のCl- などの負のイオンが添加されている領域、
４１…AlGaN層に分極により生じた正の電荷、４２…AlGaN層に分極により生じた負の電荷、
４１０…GaN層に生ずる負の電荷、
４１１…仕事関数差によりGaN層に誘起された正の電荷、
４３１…仕事関数差により制御ゲート電極に誘起された負の電荷、
４３２…浮遊ゲート層に付与された負の電荷、
５１０…GaN層から見たAlGaN層の障壁の高さ、534…正のゲートバイアス電圧。
【図１】
2008130672.tif 000003
【図２】
2008130672.tif 000004
【図３】
2008130672.tif 000005
【図４】
2008130672.tif 000006
【図５】
2008130672.tif 000007
【図６】
2008130672.tif 000008
【図７】
2008130672.tif 000009
【図８】
2008130672.tif 000010