(57)【要約】【課題】金属抵抗素子の形成位置を画定するための写真製版技術における露光時にレジスト膜中に定在波が発生するのを防止して金属抵抗素子の寸法バラツキを低減する。【解決手段】金属抵抗素子２７の下地絶縁膜２３は、金属抵抗素子２７の長手方向において、金属抵抗素子２７の接続孔２５，２５間における上面の４０％以上の部分を占める上側に凸の１つの曲面を備えている。金属抵抗素子２７はその長手方向において下地絶縁膜２３の曲面に起因して、コンタクト、コンタクト間における上面及び下面の４０％以上の部分を占める上側に凸の１つの曲面を備えている。金属抵抗素子２７の形成位置を画定するための写真製版技術における露光時に、金属抵抗素子２７を形成するための金属膜の上面及び下面で露光光の反射光は上記曲面により散乱されるので、反射光と入射光によるレジスト膜中での定在波の発生が防止される。【選択図】図１
2008251616.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された下地絶縁膜と、下地絶縁膜上に形成された金属抵抗素子を備え、その金属抵抗素子の長手方向の両端にそれぞれコンタクトが接続されている半導体装置において、
前記下地絶縁膜は、前記金属抵抗素子の長手方向において、前記コンタクト、前記コンタクト間における上面の４０％以上の部分を占める上側に凸の１つの曲面を備えており、
前記金属抵抗素子は、その長手方向において、前記曲面に起因して、前記コンタクト、前記コンタクト間における上面及び下面の４０％以上の部分を占める上側に凸の１つの曲面を備えていることを特徴とする半導体装置。
【請求項２】
前記下地絶縁膜下に、前記下地絶縁膜の前記曲面を形成するための金属膜パターンが形成されている請求項１に記載の半導体装置。
【請求項３】
金属膜パターンは高融点金属で形成されている請求項２に記載の半導体装置。
【請求項４】
金属膜パターンの上面に高融点金属が形成されている請求項２に記載の半導体装置。
【請求項５】
前記金属抵抗素子の長手方向において、前記金属膜パターンはその上面及び下面の少なくとも一部分を占める上側に凸の１つの曲面を備えている請求項２から４のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、下地絶縁膜上に形成された金属抵抗素子を備え、その金属抵抗素子の長手方向の両端にそれぞれコンタクトが接続されている半導体装置に関するものである。
【背景技術】
【０００２】
アナログ集積回路において、抵抗素子は重要な素子として多用されている。近年、抵抗素子の中でも金属薄膜からなる抵抗体（金属抵抗素子と称す）がその抵抗値の温度依存性（以下ＴＣＲという）の低さから注目を集めている。金属抵抗素子の材料としては、例えばクロムシリコン（ＣｒＳｉ）やニッケルクロム（ＮｉＣｒ）、窒化タンタル（ＴａＮ）、クロムシリサイド（ＣｒＳｉ2）、窒化クロムシリサイド（ＣｒＳｉＮ）、クロムシリコンオキシ（ＣｒＳｉ０）などが用いられる（例えば特許文献１〜３を参照）。
金属抵抗素子を備えた半導体装置において、高集積化の要求を満たすために、より高いシート抵抗を目指し、５００Å（オングストローム）以下という薄い膜厚で金属抵抗素子を形成することが多い。
【０００３】
図２０は従来の半導体装置を示す断面図であり、（Ａ）は金属抵抗素子の形成位置を示す平面図、（Ｂ）は（Ａ）のＸ−Ｘ位置での断面図、（Ｃ）は（Ｂ）の断面に対応する走査イオン顕微鏡の画像である。図２０において（Ａ）での下地絶縁膜及び最終保護膜の図示は省略している。
【０００４】
シリコン基板１上に素子分離酸化膜３が形成されている。素子分離酸化膜３の形成位置を含んでシリコン基板１上に層間絶縁膜５が形成されている。層間絶縁膜５上に、ＴＥＯＳ（tetra ethyl ortho silicate）膜１１とＴＥＯＳ膜１３の積層膜からなる層間絶縁膜が形成されている。層間絶縁膜１３上に、金属抵抗素子のコンタクトをとるための金属膜パターン１５が形成されている。金属膜パターン１５の上面にＴｉＮ膜１７が形成されている。
【０００５】
金属膜パターン１５の形成位置を含んでＴＥＯＳ膜１３上に、ＴＥＯＳ膜１９とＴＥＯＳ膜２３の積層膜からなる層間絶縁膜が形成されている。ＴＥＯＳ膜１９，２３は、金属膜パターン１５，１５間で平坦に形成されている。
金属抵抗素子の両端に対応する位置で、金属膜パターン１５上のＴＥＯＳ膜１９，２３に接続孔２５が形成されている。
【０００６】
接続孔２５内及びＴＥＯＳ膜２３上に、接続孔２５，２５間の領域から接続孔２５内及び金属膜パターン１５上にわたって例えばＣｒＳｉ膜からなる金属抵抗素子２７が形成されている。金属抵抗素子２７の両端部は接続孔２５内でＴｉＮ膜１７及び金属膜パターン１５と電気的に接続されている。
ＴＥＯＳ膜２３上及び金属抵抗素子２７上に最終保護膜２９が形成されている。
【０００７】
図２１は、図２０に示した金属抵抗素子２７の形成位置を画定するためのレジスト膜パターンを形成する際のレジスト膜への露光時の状態を概略的に示す断面図である。
【０００８】
レジスト膜３３ａ表面から入射した露光光の入射光（下向き矢印参照）は、金属抵抗素子を形成するためのＣｒＳｉ膜２７ａ、層間絶縁膜を構成する絶縁膜２３，１９，１３，１１等を透過する際にその一部が吸収されたり、反射されて反射光（上向き矢印参照）になったりする。
【０００９】
一般的に光の反射は屈折率の異なる物質が接する界面で起こるとされており、種々の層間絶縁膜が形成された金属抵抗素子の下層膜では、各界面で入射光の一部が反射され、その反射光がさらにその上層の界面で反射されるといった多重反射が繰り返される。
【００１０】
このように多重反射を繰り返してＣｒＳｉ膜２７ａ表面に戻ってきた入射光の一部は、ＣｒＳｉ膜２７ａ表面で反射された光や入射光と干渉を起こし、レジスト膜３３ａ中に定在波を形成する。一般的にレジストの露光によるパターニングでは、レジスト表面からの入射光のみならず、半導体基板側からの反射光による定在波が大きく関与しており、この定在波の強弱はレジスト膜パターンの寸法に大きく影響を与えるとされている。したがって、ＣｒＳｉ膜２７ａの下層膜から反射してきた光は、各絶縁膜の膜厚や膜質（屈折率等）のバラツキの影響を当然受けるため、レジスト膜３３ａ中に発生する定在波も各絶縁膜のバラツキの影響を受け、レジスト膜パターンの寸法バラツキに大きく影響する。
【００１１】
また、この定在波の強度を大きく決定する要因として、シリコン基板からの反射光の強度が挙げられる。ここで、反射率Ｒは下記の式（１）で算出される。
Ｒ＝（ｎf−ｎoｎs）2÷（ｎf＋ｎoｎs）2    ・・・（１）
式（１）で、ｎoは入射媒質の屈折率、ｎfは膜の屈折率、ｎsは基材の屈折率である。
【００１２】
式（１）に示す通り、界面における反射光の強度は界面における屈折率の差と強い相関があり、実際に半導体装置に用いられる絶縁膜の屈折率は１.４〜２.２程度（波長：３６５ｎｍ時）であり、シリコン基板の屈折率（５.５前後）とは大きな隔たりがある。つまり、各絶縁膜界面における反射光の強度は、シリコン基板表面での反射光の強度より相対的に弱く、シリコン基板表面での反射強度が定在波の強度に強く影響していると考えられる。
【００１３】
【特許文献１】特開２００４−３０４０６８号公報
【特許文献２】特開２００５−３０３０５１号公報
【特許文献３】特開２００５−２６８３１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
金属抵抗素子の形成位置を画定するためのレジスト膜パターンの寸法にバラツキが生じると、金属抵抗素子の寸法バラツキが大きくなり、ひいては金属抵抗素子の抵抗値バラツキが大きくなる。
そこで本発明は、金属抵抗素子の形成位置を画定するための写真製版技術における露光時にレジスト膜中に定在波が発生するのを防止して金属抵抗素子の寸法バラツキを低減することができる半導体装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
本発明にかかる半導体装置は、半導体基板上に形成された下地絶縁膜と、下地絶縁膜上に形成された金属抵抗素子を備え、その金属抵抗素子の長手方向の両端にそれぞれコンタクトが接続されている半導体装置であって、上記下地絶縁膜は、上記金属抵抗素子の長手方向において、上記コンタクト、上記コンタクト間における上面の４０％以上、好ましくは６６％以上の部分を占める上側に凸の１つの曲面を備えており、上記金属抵抗素子は、その長手方向において、上記曲面に起因して、上記コンタクト、上記コンタクト間における上面及び下面の４０％以上、好ましくは６６％以上の部分を占める上側に凸の１つの曲面を備えている。
本発明の半導体装置では、金属抵抗素子の長手方向において、下地絶縁膜の上面ならびに金属抵抗素子の上面及び下面は上側に凸の１つの曲面を備えているので、金属抵抗素子の形成位置を画定するための写真製版技術における露光時に、金属抵抗素子を形成するための金属膜の上面及び下面で露光光の反射光は上記曲面により散乱される。
【００１６】
本発明の半導体装置において、上記下地絶縁膜下に、上記下地絶縁膜の上記曲面を形成するための金属膜パターンが形成されている例を挙げることができる。
その金属膜パターンの材料として、例えば高融点金属を上げることができる。
また、金属膜パターンの上面に高融点金属が形成されているようにしてもよい。
【００１７】
また、上記金属抵抗素子の長手方向において、上記金属膜パターンはその上面及び下面の少なくとも一部分を占める上側に凸の１つの曲面を備えているようにしてもよい。
【発明の効果】
【００１８】
本発明の半導体装置では、金属抵抗素子下の下地絶縁膜は、金属抵抗素子の長手方向において、コンタクト、コンタクト間における上面の４０％以上、好ましくは６６％以上の部分を占める上側に凸の１つの曲面を備えており、金属抵抗素子は、その長手方向において、上記曲面に起因して、コンタクト、コンタクト間における上面及び下面の４０％以上、好ましくは６６％以上の部分を占める上側に凸の１つの曲面を備えているようにしたので、金属抵抗素子の形成位置を画定するための写真製版技術における露光時に、金属抵抗素子を形成するための金属膜の上面及び下面で露光光の反射光は上記曲面により散乱されるので、反射光と入射光によりレジスト膜中に定在波が発生するのを防止することができ、金属抵抗素子の寸法バラツキを低減することができる。
【００１９】
上記下地絶縁膜下に、上記下地絶縁膜の上記曲面を形成するための金属膜パターンが形成されているようにすれば、下地絶縁膜に上記曲面を形成することができる。
その金属膜パターンは高融点金属で形成されているようにするか、又は金属膜パターンの上面に高融点金属が形成されているようにすれば、金属抵抗素子の形成位置を画定するための写真製版技術における露光時に、高融点金属の上面での露光光の反射を防止することができ、露光光の反射光を低減して、金属抵抗素子の寸法バラツキを低減することができる。
【００２０】
また、上記金属抵抗素子の長手方向において、上記金属膜パターンはその上面及び下面の少なくとも一部分を占める上側に凸の１つの曲面を備えているようにすれば、金属膜パターンの上面で露光光の反射光を散乱させることができるので、金属抵抗素子の寸法バラツキをさらに低減することができる。
【発明を実施するための最良の形態】
【００２１】
図１は一実施例を示す断面図であり、（Ａ）は金属抵抗素子の形成位置を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ｂ）の断面に対応する走査イオン顕微鏡の画像である。図１において（Ａ）での下地絶縁膜及び最終保護膜の図示は省略している。以下に説明する実施例では同一基板上にトランジスタ素子や容量素子、ヒューズ素子などが形成されているが、図ではそれらの素子の図示は省略する。
【００２２】
シリコン基板（半導体基板）１上に素子分離酸化膜３が形成されている。素子分離酸化膜３の形成位置を含んでシリコン基板１上にＢＰＳＧ（Borophospho silicate glass）膜又はＰＳＧ（phospho silicate glass）膜からなる層間絶縁膜５が形成されている。層間絶縁膜５上に例えばＡｌＳｉＣｕ膜からなる金属膜パターン７が形成されている。金属膜パターン７は、後述する下地絶縁膜及び金属抵抗素子の表面に曲面を形成するためのものである。金属膜パターン７の上面にＴｉＮ膜９が形成されている。ここで、ＴｉＮ膜９が他の高融点金属（Ｔｉ、ＴｉＷ、ＷＳｉ、Ｗ等）でもよい。また、ＴｉＮ膜９は形成されていなくてもよい。また、金属膜パターン７は高融点金属で形成されていてもよい。
【００２３】
金属膜パターン７の形成位置を含んで層間絶縁膜５上に、ＴＥＯＳ膜１１とＴＥＯＳ膜１３の積層膜からなる層間絶縁膜が形成されている。ＴＥＯＳ膜１１の上面は、平坦化処理が施されており、断面方向で金属膜パターン７上に１つの曲面を備えている。その曲面に起因して、層間絶縁膜１３の上面にも曲面が形成されている。
【００２４】
層間絶縁膜１３上に例えばＡｌＳｉＣｕ膜からなる金属膜パターン１５が形成されている。金属膜パターン１５は、後述する金属抵抗素子のコンタクトをとるためのものであり、金属抵抗素子の両端に対応する位置にそれぞれ配置されている。金属膜パターン１５の上面にＴｉＮ膜１７が形成されている。ここで、ＴｉＮ膜１７が他の高融点金属（Ｔｉ、ＴｉＷ、ＷＳｉ、Ｗ等）でもよい。また、ＴｉＮ膜１７は形成されていなくてもよい。また、金属膜パターン１５は高融点金属で形成されていてもよい。
【００２５】
金属膜パターン１５の形成位置を含んでＴＥＯＳ膜１３上に、ＴＥＯＳ膜１９とＳＯＧ（spin on glass）膜２１とＴＥＯＳ膜（下地絶縁膜）２３の積層膜からなる層間絶縁膜が形成されている。ＴＥＯＳ膜１９，２１の上面は、ＴＥＯＳ膜１３の上面の曲面、ひいては金属膜パターン７に起因して、断面方向で金属膜パターン７上に１つの曲面を備えている。
【００２６】
金属抵抗素子の両端に対応する位置で、金属膜パターン１５上のＴＥＯＳ膜１９，２１に接続孔（コンタクト）２５が形成されている。
接続孔２５内及びＴＥＯＳ膜２３上に、接続孔２５，２５間の領域から接続孔２５内及び金属膜パターン１５上にわたってＣｒＳｉ膜からなる金属抵抗素子２７が形成されている。金属抵抗素子２７の両端部は接続孔２５内でＴｉＮ膜１７及び金属膜パターン１５と電気的に接続されている。
【００２７】
（Ｂ），（Ｃ）に示すように、金属抵抗素子２７は、その長手方向において、接続孔２５，２５間における上面及び下面の一部分を占める上側に凸の１つの曲面を備えている。
ＴＥＯＳ膜２３上及び金属抵抗素子２７上に最終保護膜２９が形成されている。
【００２８】
図２、図３及び図４は、図１に示した実施例の製造工程例を示す工程断面図である。図２、図３及び図４のかっこ数字は以下に説明する工程（１）〜（１４）に対応している。図５は、製造工程例の工程（３）で形成されるＳＯＧ膜の膜厚分布を説明するための平面図である。図１〜図５を参照して図１に示した実施例の製造工程例を説明する。
【００２９】
（１）シリコン基板１上に素子分離酸化膜３を６０００Åの膜厚に形成する。ＭＯＳトランジスタのゲート電極用ポリシリコン膜パターン（図示せず）を形成した後、膜厚が８０００ÅのＢＰＳＧ膜からなる層間絶縁膜５を形成し、さらにその上に膜厚が７０００ÅのＡｌＳｉＣｕ膜７ａを形成し、さらにその上にＴｉＮ膜９ａを３００Åの膜厚に形成する。
【００３０】
（２）公知の写真製版技術とエッチング技術を用いて、ＴｉＮ膜９ａとＡｌＳｉＣｕ膜７ａをパターニングして、金属抵抗素子の下を含んだ領域に金属膜パターン７とＴｉＮ膜９を形成する。
【００３１】
（３）全面にＴＥＯＳ膜１１ａを５０００Åの膜厚に形成する。ＴＥＯＳ膜１１ａ上にＳＯＧ膜３１を４０００Åの膜厚に形成する。このとき、金属膜パターン７上のＳＯＧ膜３１は、その特性により金属膜パターン７の中央から周辺部にかけて広い領域で曲面をもった形状に塗布される。
【００３２】
図５にＳＯＧ膜３１の膜厚分布を示した平面図を示す。
金属膜パターン７上にＳＯＧ膜３１が塗布された時、金属膜パターン７の周辺部付近ではＳＯＧ膜３１は薄く塗布され、金属膜パターン７の中央付近では平坦面に塗布される膜厚に近い膜厚が塗布される。これにより、ＳＯＧ膜３１は、図５中に破線で図示した等高線３１ａに示されたような膜厚分布で塗布される。したがって、塗布されたＳＯＧ膜３１は、断面的には金属膜パターン７上及びその周辺の広い範囲で曲面を描くこととなる。
【００３３】
図２に戻って製造工程の説明を続ける。
（４）配線信頼性確保のために異方性エッチングによりＳＯＧ膜３１及びＴＥＯＳ膜１１ａに対してエッチバック処理を行なう。このとき、ＳＯＧ膜３１の表面形状がＴＥＯＳ膜１１ａに転写され、エッチバック処理後のＴＥＯＳ膜１１の表面は曲面を有する形状となる。エッチバックの処理条件としては、並行平板型プラズマエッチング装置にて、圧力：１７００ｍＴｏｒｒ、ＲＦパワー：６００Ｗ、Ａｒ流量：１０００ｓｃｃｍ、ＣＨＦ3流量：４７ｓｃｃｍ、ＣＦ4流量：５３ｓｃｃｍの条件で、ＴＥＯＳ膜１１ａのエッチング量換算で５７５０Å分のエッチングを行なった。ただし、通常、ＳＯＧ膜のエッチバック処理は、平坦度を確保するために異方性エッチングとなる条件で処理されるため、ＳＯＧ膜３１表面の曲面は問題無くＴＥＯＳ膜１１の表面に転写される。ここではＳＯＧ膜３１を完全に除去するまでエッチバックしているが、段差部にのみ又は全面にＳＯＧ膜３１が残った状態でもかまわない。また、エッチバック処理を行なわず、ＳＯＧ膜３１をそのまま残存させる方法も可能である。
【００３４】
（５）ＴＥＯＳ膜１１上に、さらに配線信頼性確保のためのＴＥＯＳ膜１３を４０００Åの膜厚に形成する。ＴＥＯＳ膜１１上面の曲面に起因してＴＥＯＳ膜１３の上面に曲面が形成される。ＴＥＯＳ膜１３上に２層目金属配線用のＡｌＳｉＣｕ膜１５ａを７０００Åの膜厚に形成し、さらにその上にＴｉＮ膜１７ａを３００Åの膜厚に形成する。
【００３５】
（６）公知の写真製版技術とエッチング技術を用いて、ＴｉＮ膜１７ａ及びＡｌＳｉＣｕ膜１５ａをパターニングして、金属抵抗素子の電極となる金属膜パターン１５及びＴｉＮ膜１７を形成する。
【００３６】
（７）全面にＴＥＯＳ膜１９ａを５０００Åの膜厚に形成する。ＴＥＯＳ膜１９ａ上にＳＯＧ膜２１ａを４０００Åの膜厚に形成する。このとき、上記工程（５）で形成したＴＥＯＳ膜１３上面の曲面は非常に緩やかな曲面であり、ＳＯＧ膜の特性として急峻な段差部にのみ厚く塗布されるため、ＴＥＯＳ膜１３の曲面上でＳＯＧ膜２１ａによって平坦化される度合は僅かであり、ＳＯＧ膜２１ａの上面にはＴＥＯＳ膜１３上面の曲面に対応して曲面が維持される。
【００３７】
（８）配線信頼性確保のために異方性エッチングによりＳＯＧ膜２１ａ及びＴＥＯＳ膜１９ａに対してエッチバック処理を行なってＳＯＧ膜２１及びＴＥＯＳ膜１９を形成する。このとき、異方性エッチングを用いているので、ＴＥＯＳ膜１９の上面には曲面が維持されている。
【００３８】
（９）ＴＥＯＳ膜１９上及びＳＯＧ膜２１上に、さらなる配線信頼性確保のためのＴＥＯＳ膜２３を２５００Åの膜厚に形成する。ＴＥＯＳ膜２３の上面にはＴＥＯＳ膜２１上面の曲面に起因して曲面が形成される。
【００３９】
（１０）公知の写真製版技術とエッチング技術を用いて、金属膜パターン１５上のＴＥＯＳ膜２３及びＴＥＯＳ膜２１上に接続孔２５を形成する。
【００４０】
（１１）ＴＥＯＳ膜２３上及び接続孔２５内に、金属抵抗素子を形成するためのＣｒＳｉ膜２７ａを１００Åの膜厚に形成する。ＣｒＳｉ膜２７ａの上面及び下面にはＴＥＯＳ膜２３上面の曲面に起因して曲面が形成される。ＣｒＳｉ膜２７ａ上にレジスト膜３３ａを形成する。金属抵抗素子の形成位置を画定するためのフォトマスクを用いて、レジスト膜３３ａに対して露光処理を行なう。
【００４１】
この露光処理において、図２１に示した従来技術とは異なり、ＣｒＳｉ膜２７ａの上面及び下面が曲面を有しているため、ＣｒＳｉ膜２７ａ上面における反射光が散乱される（図中矢印参照。）。これにより、露光光の入射光と反射光によるレジスト膜３３ａ内での定在波の形成が阻害される。
【００４２】
さらに、ＣｒＳｉ膜２７ａとＴＥＯＳ膜２３の界面や、ＣｒＳｉ膜２７ａよりも下層側の絶縁膜２３，１３，１１の界面も曲面を有しているため、これらの界面における反射光も散乱されることとなり、レジスト膜３３ａ中に形成される定在波の形成が阻害される。
【００４３】
加えて、金属抵抗素子となるＣｒＳｉ膜２７ａ部分の下に配置されたＴｉＮ膜９の効果により、ＴｉＮ膜９表面での露光光反射が大幅に軽減されるため、さらに定在波の形成は大きく阻害される。また、ＴｉＮ膜９及び金属膜パターン７を配置したことにより、金属膜パターン７よりも下層に配置された膜の界面における光の反射は発生しなくなるため、これら下層膜の膜厚は反射率のバラツキが定在波の強弱に影響を与えることはなくなる。
【００４４】
図４に戻って製造工程の説明を続ける。
（１２）レジスト膜３３ａへの露光処理後、現像処理及び洗浄処理を施してレジスト膜パターン３３を形成する。上述のように、レジスト膜３３ａへの露光処理時にレジスト膜３３ａ内での定在波の形成を防止しているので、レジスト膜パターン３３を精度よく形成することができる。
【００４５】
（１３）公知のエッチング技術により、レジスト膜パターン３３をマスクにしてＣｒＳｉ膜２７ａをパターニングして金属抵抗素子２７を形成する。その後、レジスト膜パターン３３を除去する（図１参照）。
【００４６】
このように、レジスト膜３３ａへの露光処理時にレジスト膜３３ａ内での定在波の形成を防止することにより、レジスト膜パターン３３、ひいては金属抵抗素子２７を精度よく形成することができ、金属抵抗素子２７の寸法バラツキを低減することができる。
【００４７】
図６に、金属抵抗素子の抵抗長さに締める曲面の割合（曲面率）と抵抗値バラツキの関係を示す。図７は曲面率の算出方法について説明するための金属抵抗素子及び金属膜パターンを概略的に示す平面図である。曲面率は金属抵抗素子２７に曲面を導入するための金属膜パターン７の長さＬ２と抵抗体長Ｌ１より、Ｌ２÷Ｌ１×１００（％）で求めた。サンプルは、金属抵抗素子２７の幅が１.２μｍのものを用い、その他の寸法条件は上記製造工程例で説明したものと同じである。表１に、抵抗値測定に用いたサンプルのＬ１、Ｌ２、曲面率、バラツキを示す。
【００４８】
【表１】
2008251616.tif 000003
【００４９】
図６及び表１の結果から、曲面率が高くなるに従ってサンプル間のバラツキが大きく改善されていることが確認された。図６のグラフより、曲面率が４０％以上、好ましくは６６％以上であれば、金属抵抗素子の下層よりの反射光の強度の違いによる抵抗のバラツキを軽減できることがわかる。
【００５０】
図８は、金属抵抗素子の形成位置を画定するためのレジスト膜パターンの寸法バラツキを調べた結果を示す図であり、（Ａ）は本発明、（Ｂ）は従来技術を示す。サンプルとしては、抵抗幅：１.２μｍ、抵抗長さ：５８μｍの金属抵抗素子をスペース２.２μｍで８５本並べたパターンを形成するためのレジスト膜パターンを用い、これら８５本の抵抗のうち端から２，１２，２２，３２，４２，５２，６２，７２，８２本目のレジスト膜パターンの寸法を測定した。この９回の測定をウェハ２枚についておのおのウェハ面内５点で行ない、計９０本のレジスト膜パターン寸法測定を、曲面を導入したパターン（本発明）と導入していないパターン（従来技術）についてそれぞれ実施した。曲面の導入は長さ５４.６μｍの金属膜パターンを金属抵抗素子の下に配置することにより実施した。用いたサンプルの製造条件は上記製造工程例と同じである。
図８に示したように、金属抵抗素子に曲面を導入した本発明の場合には、導入しない従来技術の場合に比べ、約半分程度の寸法バラツキであることがわかる。
【００５１】
図９〜図１９は、それぞれ他の実施例を示す断面図である。図９〜図１９で図１と同じ機能を果たす部分には同じ符号を付す。
【００５２】
図９に示した実施例では、金属抵抗素子２７に曲面を導入するための金属膜パターン３５が２層目の金属配線層によって形成されている。金属膜パターン３５の表面にはＴｉＮ膜１７が形成されている。
この実施例では、金属抵抗素子２７の形成位置を画定するためのレジスト膜パターンを形成するためのレジスト膜への露光時において、露光光の反射に寄与する界面の数を図１に示した実施例に比べて少なくすることができるので、レジスト膜中に発生する定在波をばらつかせる要因が減少する。
【００５３】
図１０に示した実施例では、図１に示した実施例に比べて、金属抵抗素子２７に曲面を導入するための、２層目の金属配線層によって形成された金属膜パターン３５が追加されている。金属膜パターン３５は、その下層側の金属膜パターン７に起因して、金属抵抗素子２７の長手方向において上面及び下面が上側に凸の１つの曲面を備えている。これにより、露光光の反射光を金属膜パターン３５の上面で散乱させることができるので、金属抵抗素子２７の寸法バラツキをさらに低減することができる。
【００５４】
以上のように、金属抵抗素子そのものに曲面をもたせること、金属抵抗素子の下層絶縁膜界面に曲面をもたせること、金属抵抗素子下に配置した金属配線表面に形成した高融点金属による反射軽減効果、及び金属抵抗素子下に配置した金属配線表面に曲面をもたせることによる定在波軽減効果が、金属抵抗素子のレジスト寸法バラツキを軽減可能であることがわかる。
【００５５】
以上の実施例では、金属抵抗素子２７へ曲面を導入する金属膜パターン７を金属抵抗素子２７の電極となる金属膜パターン１５，１５の間の領域に形成しているが、図１１に示すように、金属膜パターン１５，１５の領域を含んだ領域に金属抵抗素子２７へ曲面を導入する金属膜パターン７を形成してもよい。
【００５６】
また、図１０に示した実施例では、金属膜パターン３５に曲面を導入するためのパターンとして金属膜パターン７を使用しているが、図１２に示すように、金属膜パターン７の下層にポリシリコン膜パターン３７を配置することにより、金属膜パターン７に曲面を導入することが可能である。
【００５７】
また、図１３に示すように、図１２に示した実施例のポリシリコン膜パターン３７の替わりに素子分離膜パターン３９を使用することも可能である。
さらに、図１４に示すように、ポリシリコン膜パターン３７と素子分離膜パターン３９を組み合わせた曲面導入パターンも有効である。
【００５８】
以上では、２層目金属配線層からなる金属膜パターン１５を金属抵抗素子２７の電極として用いる実施例を示したが、１層目金属配線層からなる金属膜パターン４１を金属抵抗素子２７の電極として用いる場合は、金属抵抗素子２７の下に金属膜パターン７を配置したり（図１５参照）、ポリシリコン膜パターン３７を配置したり（図１６参照）、素子分離膜パターン３９を配置したり（図１７参照）、金属膜パターン７、ポリシリコン膜パターン３７、素子分離膜パターン３９のうちの２つ又は３つを組み合わせたりすることにより、金属抵抗素子２７に曲面を導入できる。
【００５９】
また、ポリシリコン膜パターン４３を金属抵抗素子２７の電極として用いる場合は、金属抵抗素子２７の下にポリシリコン膜パターン３７を配置したり（図１８参照）、素子分離膜パターン３９（図１９参照）を配置したり、ポリシリコン膜パターン３７と素子分離膜パターン３９を組み合わせたりすることにより、金属抵抗素子２７に曲面を導入できる。
【００６０】
以上の実施例では、単層金属配線構造又は２層金属配線構造の半導体装置への適用例を示したが、本発明はこれに限定されるものではなく、３層以上の金属配線構造の半導体装置への適用も可能である。さらに３層以上の金属配線構造における金属抵抗素子へ曲面を導入するパターンへの曲面の導入についても、より下層のパターンの配置によって達成が可能である。その時、下層のパターンは任意の組み合わせで選択が可能である。また、金属抵抗素子の電極として金属抵抗素子より下層の金属配線を用いた例を示しているが、金属抵抗素子より上層の金属配線を電極として用いても構わない。
【００６１】
以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、形状、配置、個数、材料、寸法などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【図面の簡単な説明】
【００６２】
【図１】一実施例を示す断面図であり、（Ａ）は金属抵抗素子の形成位置を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ｂ）の断面に対応する走査イオン顕微鏡の画像である。
【図２】図１に示した実施例の製造工程例を示す工程断面図である。
【図３】同製造工程例の続きの工程を示す断面図である。
【図４】同製造工程例のさらに続きの工程を示す断面図である。
【図５】製造工程例の工程（３）で形成されるＳＯＧ膜の膜厚分布を説明するための平面図である。
【図６】本発明の半導体装置において、金属抵抗素子の抵抗長さに締める曲面の割合（曲面率）と抵抗値バラツキの関係を示す図である。
【図７】曲面率の算出方法について説明するための金属抵抗素子及び金属膜パターンを概略的に示す平面図である。
【図８】金属抵抗素子の形成位置を画定するためのレジスト膜パターンの寸法バラツキを調べた結果を示す図であり、（Ａ）は本発明、（Ｂ）は従来技術を示す。
【図９】他の実施例を示す断面図である。
【図１０】さらに他の実施例を示す断面図である。
【図１１】さらに他の実施例を示す断面図である。
【図１２】さらに他の実施例を示す断面図である。
【図１３】さらに他の実施例を示す断面図である。
【図１４】さらに他の実施例を示す断面図である。
【図１５】さらに他の実施例を示す断面図である。
【図１６】さらに他の実施例を示す断面図である。
【図１７】さらに他の実施例を示す断面図である。
【図１８】さらに他の実施例を示す断面図である。
【図１９】さらに他の実施例を示す断面図である。
【図２０】従来の半導体装置を示す断面図であり、（Ａ）は金属抵抗素子の形成位置を示す平面図、（Ｂ）は（Ａ）のＸ−Ｘ位置での断面図、（Ｃ）は（Ｂ）の断面に対応する走査イオン顕微鏡の画像である。
【図２１】図２０に示した金属抵抗素子２７の形成位置を画定するためのレジスト膜パターンを形成する際のレジスト膜への露光時の状態を概略的に示す断面図である
【符号の説明】
【００６３】
１  シリコン基板（半導体基板）
７  金属膜パターン
９  ＴｉＮ膜
２３  ＴＥＯＳ膜（下地絶縁膜）
２７  金属抵抗素子
【図１】
2008251616.tif 000004
【図２】
2008251616.tif 000005
【図３】
2008251616.tif 000006
【図４】
2008251616.tif 000007
【図５】
2008251616.tif 000008
【図６】
2008251616.tif 000009
【図７】
2008251616.tif 000010
【図８】
2008251616.tif 000011
【図９】
2008251616.tif 000012
【図１０】
2008251616.tif 000013
【図１１】
2008251616.tif 000014
【図１２】
2008251616.tif 000015
【図１３】
2008251616.tif 000016
【図１４】
2008251616.tif 000017
【図１５】
2008251616.tif 000018
【図１６】
2008251616.tif 000019
【図１７】
2008251616.tif 000020
【図１８】
2008251616.tif 000021
【図１９】
2008251616.tif 000022
【図２０】
2008251616.tif 000023
【図２１】
2008251616.tif 000024