(57)【要約】      （修正有）【課題】一定の基準電圧が用いられるＰＷＭ制御回路を適用させ、簡素な構成にて、入力電圧の変動に応じた出力電圧の制御を実現させ得る力率改善回路を提供する。【解決手段】力率改善回路１に組み込まれるＰＷＭ制御回路１０１は、入力電圧Ｖｉの実効値Ｖｉｅを検出する実効値電圧検出回路１０と、平滑用コンデンサＣ１によって平滑された出力電圧の電圧値Ｖｏと実効値電圧検出回路１０の出力値Ｖａとを比較し差異を演算させる減算回路２０と、予め定められた常に一定の基準電圧Ｅ２を作り出す基準電圧発生回路４０と、前記減算回路２０の出力値Ｖｂと基準電圧発生回路４０の基準電圧Ｅ２とを比較する比較回路３０と、この比較回路３０からの出力値ＶｃをＰＷＭ発振させるＰＷＭ発振回路５０と、このＰＷＭ発振回路５０からの出力信号によりトランジスタＱ１を駆動する信号を作り出すドライブ回路６０とから構成される。【選択図】図１
2008253043.tif 000002
【特許請求の範囲】
【請求項１】
交流電源を電源とし、チョークコイルと、トランジスタ、平滑コンデンサ、ＰＷＭ制御回路を使用して出力電圧を昇圧、平滑する力率改善回路において、
前記ＰＷＭ制御回路は、前記交流電源から印可される入力電圧の実効値を検出する実効値電圧検出回路と、平滑用コンデンサによって平滑された出力電圧の電圧値と前記実効値電圧検出回路の出力値とを比較する減算回路と、予め定められた基準電圧を作り出す基準電圧発生回路と、前記減算回路からの出力値と当該基準電圧発生回路からの出力値とを比較する比較回路と、当該比較回路からの出力値をＰＷＭ発振させるＰＷＭ発振回路と、当該ＰＷＭ発振回路の出力信号に基づき前記トランジスタを駆動させるドライブ回路とから構成されることを特徴とする力率改善回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は昇圧型の力率改善回路に関する。
【背景技術】
【０００２】
従来より、昇圧型コンバータ回路を使用した力率改善回路が種々提案されている。かかる力率改善回路は、交流電源を電源として駆動され、整流回路と、チョークコイルと、トランジスタと、平滑コンデンサと、ＰＷＭ制御回路とから構成される。かかる構成により、入力電圧は、適宜に昇圧されると供に力率の改善が図られ、これによって変換された出力電圧が、力率改善回路の後段に接続される回路へ印加される。
【０００３】
図３では、従来技術に係る力率改善回路の一例が示されている。かかる力率改善回路３に適用されるＰＷＭ制御回路１０３は、比較回路３０と基準電圧発生回路４０とＰＷＭ発振回路５０とドライブ回路６０とから構成される。また、比較回路３０では、分圧抵抗を介して出力側検出ラインＬｏが接続され、出力電圧Ｖｏの電圧値が検出される。更に、ドライブ回路６０では、信号ラインＬｓが接続され、トランジスタＱ１に駆動信号を供給させる。このとき、ＰＷＭ制御回路１０３では、複数の機能的回路をワンパッケージ化させたハイブリッド集積回路が用いられる。具体的に説明すると、ハイブリッド集積回路は、比較回路３０の演算増幅回路ＩＣ３と基準電圧発生回路４０とＰＷＭ発振回路５０とドライブ回路６０とから構成されている。かかるハイブリッド集積回路は、力率改善回路用に設計されたものとして広く市販されており、ＰＷＭ制御回路１０３に関する装置の簡素化及び製造コストの低減に貢献している。
【０００４】
しかし、上述した力率改善回路３では、ハイブリッド集積回路で付与される基準電圧Ｅ２が一定値とされるため、入力電圧Ｖｉの電圧値が大幅に低下すると、出力電圧Ｖｉの昇圧値がこれに応じて増大する。従って、ＰＷＭ制御回路１０３では、トランジスタＱ１のオンデューティーを増加させるので、チョークコイルＬ１及びトランジスタＱ１の負荷を増大させるとの問題が生じていた。
【０００５】
そこで、かかる問題を回避すべく、特許第３００７９３４号公報（特許文献１）では、基準電圧Ｅ２が一定である場合にも、入力電圧Ｖｉの変動値に応答し得る力率改善回路が紹介されている。かかる力率改善回路４は、図４に示す如く、ＰＷＭ制御回路の構成に改良が加えられている。即ち、ＰＷＭ制御回路１０４は、ピーク電圧検出回路１４と減算回路２０と比較回路３０と基準電圧発生回路４０とＰＷＭ発振回路５０とドライブ回路６０とから構成される。また、ピーク電圧検出回路１４には入力側検出ラインＬｉが接続され、減算回路２０には出力側検出ラインＬｏが接続され、ドライブ回路６０には信号ラインＬｓが接続される。このとき、ピーク電圧検出回路１４は、抵抗Ｒ３〜Ｒ６及びＲ９と演算増幅回路ＩＣ１とコンデンサＣ３とダイオードＤ２とから構成され、コンデンサＣ３にてピーク電圧をクランプさせる。また、抵抗Ｒ５及びＲ６は２００ｋΩ程度の比較的大きい抵抗値に設定される、かかる構成により、ＰＷＭ制御回路１０４では、全波波形とされた入力電圧Ｖｉに関するピーク電圧を検出し、当該ピーク電圧と出力電圧Ｖｏとの比較値に基づいて、トランジスタＱ１を駆動させる。
【０００６】
【特許文献１】特許第３００７９３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１の技術では、ピーク電圧検出回路１４の抵抗Ｒ５及びＲ６が大きい抵抗値に設定されるため、コンデンサＣ３に蓄積される電荷の放電時間もこれに応じて長くなる。従って、交流電源Ｅ１から供給される電源の印加状態が変動し入力電圧Ｖｉが低下した場合、コンデンサＣ３における電荷の放電が進む迄の間、ＰＷＭ制御回路１０４では、ピーク電圧をリアルタイムで処理できなくなるので、正確な入力電圧Ｖｉに追従した出力電圧Ｖｏの制御が困難とされる。
【０００８】
また、入力電圧Ｖｉの低下量が大きくなると、コンデンサＣ３における電荷の放電時間が長くなり、且つ、出力電圧Ｖｏの昇圧量が入力電圧Ｖｉの低下量に応じて大きくなるので、チョークコイルＬ１及びトランジスタＱ１における負荷が増大するとの問題を生じる
【０００９】
更に、ＰＷＭ制御回路１０４は、幾分でも簡素化された構成が好ましく、ピーク電圧検出回路１４についても、かかる構成の簡素化が要求されている。
【００１０】
本発明は上記課題に鑑み、一定の基準電圧が用いられるＰＷＭ制御回路を適用させ、簡素な構成にて、入力電圧の変動に応じた出力電圧の制御を実現させ得る力率改善回路の提供を目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明では次のような力率改善回路の構成とする。すなわち、交流電源を電源とし、チョークコイルと、トランジスタ、平滑コンデンサ、ＰＷＭ制御回路を使用して出力電圧を昇圧、平滑する力率改善回路において、前記ＰＷＭ制御回路は、前記交流電源から印可される入力電圧の実効値を検出する実効値電圧検出回路と、平滑用コンデンサによって平滑された出力電圧の電圧値と前記実効値電圧検出回路の出力値とを比較する減算回路と、予め定められた基準電圧を作り出す基準電圧発生回路と、前記減算回路からの出力値と当該基準電圧発生回路からの出力値とを比較する比較回路と、当該比較回路からの出力値をＰＷＭ発振させるＰＷＭ発振回路と、当該ＰＷＭ発振回路の出力信号に基づき前記トランジスタを駆動させるドライブ回路とから構成されることとする。
【発明の効果】
【００１２】
本発明に係る力率改善回路では、基準電圧が予め一定値に規定される回路構成であっても、入力電圧の変動に追従した出力電圧の制御が可能とされ、特に、入力電圧が低下する際の応答性が改善される。
【００１３】
また、実効値電圧検出回路では、実効値電圧検出回路のコンデンサに帯電する電荷の放電時間が抑制されるので、入力電圧の変化状態に即応してトランジスタが駆動され、これにより、力率改善回路の応答性能が改善される。
【００１４】
従って、本発明における力率改善回路は、交流電源の出力が急激に低下する場合であっても、これに応答して出力電圧が適宜に低減制御され、コイル及びトランジスタ及に生じる負荷が低減される。
【００１５】
更に、本実施の形態に係る力率改善回路では、特許文献１の技術と比較すると、ＰＷＭ制御回路における実装部品の削減が図られ、コストの低減及び装置の小型化に寄与する。
【発明を実施するための最良の形態】
【００１６】
以下、本発明に係る実施の形態につき図面を参照して説明する。図１には力率改善回路の構成が示されている。図示の如く、力率改善回路１は、交流電源Ｅ１に整流器ＤＳが接続され、この後段に整流器ＤＳからの入力電圧を昇圧させるチョークコイルＬ１とトランジスタＱ１、ダイオードＤ１、平滑用コンデンサＣ１が設けられている。また、整流回路ＤＳとチョークコイルＬ１との間には入力側検出ラインＬｉが設けられ、ダイオードＤ１と平滑用コンデンサＣ１との間には出力側検出ラインＬｏが設けられている。そして、入力側検出ラインＬｉ及び出力側検出ラインＬｏは、ＰＷＭ制御回路１０１にそれぞれ接続される。かかるＰＷＭ制御回路１０１は、交流電源Ｅ１から印可される入力電圧Ｖｉの実効値Ｖｉｅを検出する実効値電圧検出回路１０と、平滑用コンデンサＣ１によって平滑された出力電圧の電圧値Ｖｏと実効値電圧検出回路１０の出力値Ｖａとを比較し差異を演算させる減算回路２０と、予め定められた常に一定の基準電圧Ｅ２を作り出す基準電圧発生回路４０と、前記減算回路２０の出力値Ｖｂと基準電圧発生回路４０の基準電圧Ｅ２とを比較する比較回路３０と、この比較回路３０からの出力値ＶｃをＰＷＭ発振させるＰＷＭ発振回路５０と、このＰＷＭ発振回路５０からの出力信号ＳＧによりトランジスタＱ１を駆動する信号を作り出すドライブ回路６０とから構成されている。
【００１７】
実効値電圧検出回路１０は、抵抗Ｒ３乃至Ｒ６とコンデンサＣ２と演算増幅器ＩＣ１とから構成される。抵抗Ｒ３及びＲ４は、互いに接続され分圧抵抗を構成する。そして、抵抗Ｒ３は入力側検出ラインＬｉに接続され、抵抗Ｒ４はグランドへアースされる。一方、コンデンサＣ２は、一端が抵抗Ｒ３及びＲ４の接点に接続され、他端がグランドへアースされる。従って、コンデンサＣ２は、抵抗Ｒ４に並列接続された状態とされる。即ち、コンデンサＣ２と抵抗Ｒ３及びＲ４とは、かかる如く接続されローパスフィルタを構成する。このとき、抵抗４は抵抗３と比較して抵抗値が低値に抑えられる。例えば、抵抗Ｒ３が９５（ｋΩ）に設定される場合、抵抗Ｒ４は５（ｋΩ）に設定される。従って、コンデンサＣ２に帯電する電荷は、低値に設定された抵抗Ｒ４を介してグランドに接続されるので、低い時定数にて放電されることとなる。そして、演算増幅回路ＩＣ１は、非反転端子（＋）及び反転端子（−）及び出力端子を備える。このとき、非反転端子（＋）は抵抗Ｒ３及びＲ４の接点に接続され、反転端子（−）は抵抗Ｒ５を介してアースされる。また、反転端子（−）と出力端子との間には抵抗６が接続される。かかる構成により、実効値電圧検出回路１０は、入力電圧Ｖｉが印加されると、入力電圧Ｖｉをローパスフィルタによって実効値Ｖｉｅに変換させ、その後、演算増幅回路ＩＣ１によって実効値Ｖｉｅを適宜に調整させる。そして、演算増幅回路ＩＣ１によって生成された出力値Ｖａを減算回路２０へ出力させる。
【００１８】
減算回路２０は、抵抗Ｒ１及びＲ２、Ｒ７、Ｒ８と、演算増幅回路ＩＣ２とから構成される。抵抗Ｒ１及びＲ２は、直列に接続され分圧抵抗を構成する。そして、抵抗Ｒ１は出力側検出ラインＬｏに接続され、抵抗Ｒ２はグランドへアースされる。また、演算増幅回路ＩＣ２は、非反転端子（＋）が抵抗Ｒ１及びＲ２の接点に接続され、反転端子（−）が抵抗Ｒ８を介して演算増幅回路ＩＣ１の出力端子に接続される。更に、演算増幅回路ＩＣ２の出力端子と反転端子（−）とは、抵抗Ｒ７によって接続される。かかる構成により、減算回路２０は、検出された出力電圧Ｖｏと実効値電圧検出回路１０の出力値Ｖａとを減算処理し、これにより算出された出力値Ｖｂを比較回路３０へ出力させる。
【００１９】
基準電圧発生回路４０は、比較回路３０の演算増幅回路ＩＣ３とＰＷＭ発振回路５０とドライブ回路６０と供にワンパッケージ化され、ハイブリッド集積回路を構成する。このとき、基準電圧発生回路４０によって出力される基準電圧Ｅ２は、ハイブリッド集積回路の規格によって予め定められた一定の値とされる。例えば、ハイブリッド集積回路として「富士電機製  スイッチング制御用ＩＣ  型式ＦＡ５５０２」を採用する場合には、基準電圧Ｅ２が１．５５Ｖとされる。尚、基準電圧Ｅ２が一定値に規定されるスイッチング制御用ＩＣとは、これに限らず広く市販されるものであって、設計者によって適宜選定されるハイブリッド集積回路をいう。
【００２０】
比較回路３０は、複数の抵抗と、コンデンサと、演算増幅回路ＩＣ３とから構成される。演算増幅回路ＩＣ３は、非反転端子（＋）が基準電圧発生回路４０に接続され、反転端子（−）が抵抗を介して演算増幅回路ＩＣ２の出力端子に接続される。また、反転端子（−）と出力端子との間には、コンデンサ及び抵抗が接続される。かかる構成により、比較回路は、減算回路２０から出力された出力値Ｖｂと基準電圧発生回路４０から印加された基準電圧Ｅ２とを減算処理し、これにより算出された出力値ＶｃをＰＷＭ発振回路５０へ出力させる。
【００２１】
ＰＷＭ発振回路５０は、鋸歯波発生回路と演算増幅回路ＩＣ４とから構成される。増幅演算回路ＩＣ４は、非反転端子（＋）が鋸歯波発生回路に接続され、反転端子（−）が演算増幅回路ＩＣ２の出力端子に接続され、出力端子がドライブ回路６０に接続される。かかる構成により、ＰＷＭ発振比較回路３０の出力値Ｖｃと鋸歯波発生回路から送信される鋸歯波とを減算処理させ、出力値Ｖｃの値に応じた出力信号ＳＧを生成させる。
【００２２】
ドライブ回路６０は、信号ラインＬｓが設けられ、トランジスタＱ１に接続されている。そして、ＰＷＭ発振回路５０から送信される出力信号ＳＧに基づいて、デューティータイムを演算し、これに応じてトランジスタＱ１を駆動させる。即ち、ドライブ回路６０等を具備するハイブリッド集積回路は、減算回路２０から印加される出力値Ｖｂの変動に応じて、トランジスタＱ１を制御させる。このとき、ドライブ回路６０に入力される出力信号ＳＧは出力値Ｖｂ及び基準電圧Ｅ２の差分を検知してオンデューティーを増減させるので、ハイブリッド集積回路は、出力値Ｖｂが基準電圧Ｅ２に近づくように制御させることとなる。
【００２３】
かかる構成を具備する力率改善回路１は以下の如く制御される。即ち、交流電源Ｅ１から印可される交流電圧は、整流回路ＤＳによって全波波形とされた入力電圧Ｖｉに変換される。かかる入力電圧ＶｉがＰＷＭ制御回路１０１で検出されると、実効値電圧制御回路１０では、抵抗Ｒ３及びＲ４とコンデンサＣ２とから成るローパスフィルタによって、入力電圧Ｖｉが実効値Ｖｉｅに変換される。その後、演算増幅回路ＩＣ１では、実効値Ｖｉｅに基づいて出力値Ｖａを出力させる。このとき、出力値Ｖａは「数１」の式で表される。
【数１】
2008253043.tif 000003
【００２４】
減算回路２０では、出力電圧Ｖｏと実効値電圧出力回路１０の出力値Ｖａとを減算処理させ、出力値Ｖｂを出力させる。このとき、出力値Ｖｂは「数２」の式で表される。
【数２】
2008253043.tif 000004
【００２５】
比較回路３０では、演算増幅回路ＩＣ３の各入力端子に、基準電圧Ｅ２と減算回路２０の出力値Ｖｂとがそれぞれ印加され、出力値Ｖｃを生成させる。このとき、出力信号ＳＧは出力値Ｖｂ及び基準電圧Ｅ２の差分を検知してオンデューティーを増減させるので、ハイブリッド集積回路は、出力値Ｖｂが基準電圧Ｅ２に近づくように制御させることとなる。かかる如く、出力値Ｖｂが基準電圧Ｅ２に近似した状態では、基準電圧Ｅ２は「数３」とされる。
【数３】
2008253043.tif 000005
【００２６】
かかる後、ＰＷＭ発振回路５０では、出力値Ｖｃに基づいて出力信号ＳＧを生成及び出力させ、ドライブ回路６０では、出力信号ＳＧに応じた動作モードでトランジスタＱ１を駆動させる。かかる制御により、力率改善回路１は、出力電圧Ｖｏと入力電圧Ｖｉとを比較しつつトランジスタＱ１を駆動させるので、入力電圧Ｖｉの変動に追従した出力電圧Ｖｏの生成を実現させる。
【００２７】
ここで、「数３」を参照すると、出力電圧Ｖｏは「数４」で表される。
【数４】
2008253043.tif 000006
このとき、実効値Ｖｉｅの係数は、ｆ（Ｒｎ）と置き換えると、「数５」で表される。
【数５】
2008253043.tif 000007
また、「数４」の右辺第２項は、βと置き換えると、「数６」で表される。
【数６】
2008253043.tif 000008
これにより、出力電圧Ｖｏは「数７」で表される。
【数７】
2008253043.tif 000009
このとき、抵抗Ｒ１乃至Ｒ８は、出力電圧Ｖｏが入力電圧Ｖｉのピーク値と一致するように、ｆ（Ｒｎ）及びβを適宜規定されることが設計上可能である。これにより、コイルＬ１及びトランジスタＱ１の負荷が軽減されると供に、力率改善回路１の出力側に接続される回路の素子耐圧を低く設計することが可能とされる。尚、抵抗Ｒ１乃至Ｒ８は、抵抗値及び基準電圧Ｅ２のバラツキを想定して、出力電圧Ｖｏが入力電圧Ｖｉのピーク値より０．１〜１０（Ｖ）程度上回るように、ｆ（Ｒｎ）及びβを規定させても良い。
【００２８】
上述の如く、本実施の形態に係る力率改善回路１では、基準電圧Ｅ２が予め一定値に規定される回路構成であっても、入力電圧Ｖｉの変動に追従した出力電圧Ｖｏの制御が可能とされ、特に、入力電圧Ｖｉが低下する際の応答性が改善される。このとき、かかる回路構成は、規定された基準電圧Ｅ２で駆動する制御用ＩＣを実装させたＰＷＭ制御回路が具体例として挙げられる。
【００２９】
また、実効値電圧検出回路１０では、コンデンサＣ２に帯電する電荷の放電時間が抑制されるので、入力電圧Ｖｏの変化状態に即応してトランジスタＱ１が駆動され、これにより、力率改善回路１の応答性能が改善される。
【００３０】
従って、かかる力率改善回路１は、交流電源Ｅ１の出力が急激に低下する場合であっても、これに応答して出力電圧Ｖｏが適宜に低減制御され、コイルＬ１及びトランジスタＱ１の負荷が低減される。
【００３１】
更に、本実施の形態に係る力率改善回路１では、特許文献１の技術と比較すると、ＰＷＭ制御回路１００における実装部品の削減が図られ、コストの低減及び装置の小型化に寄与する。
【００３２】
以上の如く記された実施の形態はあくまでも本発明の一つの実施形態であって、本発明は、これに限らず他の実施の形態を適用させることが可能である。例えば、図２に示される力率改善回路２では、実効値電圧検出回路１０の代わりに新たな実効値電圧検出回路１０’が置き換えられている。かかる実効値電圧検出回路１０’は、ローパスフィルタと演算増幅回路ＩＣ１とから構成され、演算増幅回路ＩＣ１の出力端子と反転端子（−）とが短絡されている。かかる構成では、上述された効果が奏されると供に、ＰＷＭ制御回路１００の更なる簡素化が図られる。
【図面の簡単な説明】
【００３３】
【図１】実施の形態に係る力率改善回路の構成を示す図
【図２】他の実施の形態に係る力率改善回路の構成を示す図
【図３】従来例に係る力率改善回路の構成を示す図
【図４】従来例に係る力率改善回路の構成を示す図
【符号の説明】
【００３４】
１    力率改善回路
Ｅ１    交流電源
Ｌ１    チョークコイル
Ｑ１    トランジスタ
Ｄ１    ダイオード
Ｃ１    コンデンサ
１０    実効値電圧検出回路
２０    減算回路
３０    比較回路
４０    基準電圧発生回路
５０    ＰＷＭ発振回路
６０    ドライブ回路
１００    ＰＷＭ制御回路
【図１】
2008253043.tif 000010
【図２】
2008253043.tif 000011
【図３】
2008253043.tif 000012
【図４】
2008253043.tif 000013