(57)【要約】【課題】本発明は、表示装置の駆動部と外部装置の相互データ交換を直列通信させる直列周辺インターフェースの動作速度を速くする。【解決手段】本発明は表示装置及びその駆動方法に関する。本発明の実施形態１による表示装置は、表示板組立体、前記表示板組立体を駆動する駆動部、そして複数のレジスターを含み、外部からの駆動信号の印加を受けて前記駆動部を制御するインターフェースを含み、前記複数のレジスターは少なくとも二つ以上のブロックに分けられて、前記駆動信号は直列データ入力信号を含み、前記直列データ入力信号はブロック選択ビット及びデータビットを含み、前記ブロックが選択された後に、前記選択されたブロックに前記データビットが印加される。【選択図】図５
2008102526.tif 000002
【特許請求の範囲】
【請求項１】
表示板組立体と、
前記表示板組立体を駆動する駆動部と、そして
複数のレジスターと、を含み、外部からの駆動信号を印加されて前記駆動部を制御するインターフェースを含み、
前記複数のレジスターは少なくとも二つ以上のブロックに分けられており、
前記駆動信号は直列データ入力信号を含み、前記直列データ入力信号はブロック選択ビット及びデータビットを含み、
前記ブロックが選択された後に、前記選択されたブロックに前記データビットが印加されることを特徴とする表示装置。
【請求項２】
前記ブロック選択ビットが０の場合、前記データビットは前記ブロックのアドレスを示すブロックアドレスビットとして認識されて、前記ブロック選択ビットが１の場合、前記データビットは前記駆動部を制御する命令ビットと認識されることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記表示板組立体はスイッチング素子を各々含む複数の画素を含み、
前記駆動部は、
前記表示板組立体を駆動する駆動電圧を生成する駆動電圧生成部と、
前記駆動電圧のうちの一つに基づいてゲート信号を生成して前記スイッチング素子に印加するゲート駆動部と、
前記駆動電圧のうちの一つに基づいて複数の階調電圧を生成する階調電圧生成部と、
前記階調電圧に基づいてデータ電圧を生成して前記スイッチング素子に印加するデータ駆動部と、そして
前記駆動電圧生成部、前記ゲート駆動部、前記階調電圧生成部及び前記データ駆動部のうちの少なくとも一つを制御する信号制御部を含むことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記ブロックは第１ブロック、第２ブロック及び第３ブロックを含み、
前記第１ブロックに入力される命令ビットは前記信号制御部を制御するデータを含み、前記第２ブロックに入力される命令ビットは前記駆動電圧の生成を制御するデータを含み、前記第３ブロックに入力される命令ビットは前記階調電圧の生成を制御するデータを含むことを特徴とする請求項３に記載の表示装置。
【請求項５】
前記駆動電圧は、前記ゲート駆動部に提供されるゲートオン電圧及びゲートオフ電圧、前記階調電圧生成部に提供される基準電圧及び前記画素に印加される共通電圧を含むことを特徴とする請求項３に記載の表示装置。
【請求項６】
前記駆動部及び前記直列周辺インターフェースは、一つの集積回路チップとして形成されていることを特徴とする請求項３に記載の表示装置。
【請求項７】
前記集積回路チップは、前記表示板組立体に直接装着されていることを特徴とする請求項６に記載の表示装置。
【請求項８】
前記駆動信号は、インターフェースイネーブル信号及び直列クロック信号をさらに含み、
前記直列周辺インターフェースは、前記インターフェースイネーブル信号が高レベルから低レベルに変わる時に、前記直列クロック信号を認識することを特徴とする請求項１に記載の表示装置。
【請求項９】
前記データビットの数は１６ビットであることを特徴とする請求項２に記載の表示装置。
【請求項１０】
前記表示板組立体に付着されていて、前記駆動部及び前記直列周辺インターフェースと電気的に接続されている回路基板をさらに含むことを特徴とする請求項１に記載の表示装置。
【請求項１１】
前記回路基板は可撓性を有することを特徴とする請求項１０に記載の表示装置。
【請求項１２】
表示板組立体、前記表示板組立体を駆動する駆動部、そして少なくとも二つ以上のブロックに分けられた複数のレジスター群で構成されるインターフェースを含む表示装置の駆動方法であって、
前記インターフェースにブロック選択ビットが入力される段階、そして
前記ブロック選択ビットによって選択されたブロックにデータビットが入力される段階を含むことを特徴とする表示装置の駆動方法。
【請求項１３】
前記ブロック選択ビットが１の場合、前記データビットは前記ブロックのうちの何れか一つを指定することを特徴とする請求項１２に記載の表示装置の駆動方法
【請求項１４】
前記ブロック選択ビットが０の場合、前記選択されたブロックに印加されたデータビットは前記駆動部を制御する命令ビットと認識されることを特徴とする請求項１３に記載の表示装置の駆動方法。
【請求項１５】
前記表示板組立体はスイッチング素子を各々含む複数の画素を含み、
前記駆動部は、
前記表示板組立体を駆動する駆動電圧を生成する駆動電圧生成部と、
前記駆動電圧のうちの一つに基づいてゲート信号を生成して前記スイッチング素子に印加するゲート駆動部と、
前記駆動電圧のうちの一つに基づいて複数の階調電圧を生成する階調電圧生成部と、
前記階調電圧に基づいてデータ電圧を生成して前記スイッチング素子に印加するデータ駆動部と、そして
前記駆動電圧生成部、前記ゲート駆動部、前記階調電圧生成部及び前記データ駆動部のうちの少なくとも一つを制御する信号制御部を含むことを特徴とする請求項１４に記載の表示装置の駆動方法。
【請求項１６】
前記ブロックは第１、第２及び第３ブロックを含み、
前記第１ブロックに入力される命令ビットは前記信号制御部を制御するデータを含み、前記第２ブロックに入力される命令ビットは前記駆動電圧の生成を制御するデータを含み、前記第３ブロックに入力される命令ビットは前記階調電圧の生成を制御するデータを含むことを特徴とする請求項１５に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置は、現在最も広く使用されている平板表示装置のうちの一つであり、画素電極及び共通電極など電場生成電極が形成されている二枚の表示板と、その間に入っている液晶層を含み、電場生成電極に電圧を印加して液晶層に電場を生成して、それを通して液晶層の液晶分子の配向を決定して、入射光の偏光を制御することで映像を表示する。
液晶表示装置は、各画素電極に接続されているスイッチング素子、及びスイッチング素子を制御して画素電極に電圧を印加するためのゲート線及びデータ線など複数の信号線を含む。
【０００３】
表示装置の中で、特に携帯電話などに使用される中小型表示装置は、液晶表示板組立体、外部からの入力信号を伝達する信号配線が備えられた可撓性印刷回路基板（ＦＰＣ）、そしてこれらを制御するための統合チップ（ｉｎｔｅｇｒａｔｉｏｎ  ｃｈｉｐ）を含む。
また、統合チップは、表示装置の駆動装置と外部装置とのデータ交換を行うための直列通信を可能にする直列周辺インターフェースを含む。
【特許文献１】特開２００５−０４３４３５号公報
【特許文献２】特開２００２−０８２６５５号公報
【特許文献３】特開２０００−１０５５６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明が目的とする技術的課題は、表示装置の駆動部と外部装置との相互データ交換を行うための直列通信を可能にする直列周辺インターフェース（ＳＰＩ:ｓｅｒｉａｌ  ｐｅｒｉｐｈｅｒａｌ  ｉｎｔｅｒｆａｃｅ）の動作速度を速くすることである。
【課題を解決するための手段】
【０００５】
本発明の実施形態１による表示装置は、表示板組立体、前記表示板組立体を駆動する駆動部と、そして複数のレジスターを含み、外部からの駆動信号の印加を受けて前記駆動部を制御するインターフェースを含み、前記複数のレジスターは少なくとも二つ以上のブロックに分けられており、前記駆動信号は直列データ入力信号を含み、前記直列データ入力信号はブロック選択ビット及びデータビットを含み、前記ブロックが選択された後に、前記の選択されたブロックに前記データビットが印加される。
【０００６】
複数のレジスターを多数のブロックに分け、ブロック選択ビット（ＢＳ）によってブロックを選択してデータビット、つまり命令ビット（ＣＭ）を当該ブロックに一度に入力する。よって、各々のレジスターを一々選択する必要がなく、つまり、各ブロックそれぞれに対応する命令を一度に送信することができる。そのため、表示装置の駆動部と外部装置との相互データ交換を行うための直列通信を可能する直列周辺インターフェースの動作速度を高速化できる。
【０００７】
前記ブロック選択ビットが０の場合、前記データビットは前記ブロックのアドレスを示すブロックアドレスビットと認識され、前記ブロック選択ビットが１の場合、前記データビットは前記駆動部を制御する命令ビットと認識される。
ブロックの選択と、選択されたブロックそれぞれに対応する命令とを行うことができる。
【０００８】
前記表示板組立体は、スイッチング素子を各々有する複数の画素を含み、前記駆動部は、前記表示板組立体を駆動する駆動電圧を生成する駆動電圧生成部と、前記駆動電圧のうちの一つに基づいてゲート信号を生成して前記スイッチング素子に印加するゲート駆動部と、前記駆動電圧のうちの一つに基づいて複数の階調電圧を生成する階調電圧生成部と、前記階調電圧に基づいてデータ電圧を生成して前記スイッチング素子に印加するデータ駆動部と、そして前記駆動電圧生成部、前記ゲート駆動部、前記階調電圧生成部及び前記データ駆動部のうちの少なくとも一つを制御する信号制御部を含むことができる。
【０００９】
前記ブロックは第１、第２及び第３ブロックを含むことができる。
前記第１ブロックに入力される命令ビットは前記信号制御部を制御するデータを含み、前記第２ブロックに入力される命令ビットは前記駆動電圧の生成を制御するデータを含み、前記第３ブロックに入力される命令ビットは前記階調電圧の生成を制御するデータを含むことができる。各ブロックのそれぞれは、異なる制御を行うことができる。そして、各ブロックに異なる制御を行わせるための命令を一度に送信することができる。
【００１０】
前記駆動電圧は、前記ゲート駆動部に提供されるゲートオン電圧及びゲートオフ電圧、前記階調電圧生成部に提供される基準電圧及び前記画素に印加される共通電圧を含んでもよい。
前記駆動部及び前記直列周辺インターフェースは、一つの集積回路チップに構成できる。
【００１１】
前記集積回路チップは、前記表示板組立体に直接装着できる。
前記駆動信号は、インターフェースイネーブル信号及び直列クロック信号をさらに含むことができる。
前記直列周辺インターフェースは、前記インターフェースイネーブル信号が高レベルから低レベルに変わる時に、前記直列クロック信号を認識できる。
【００１２】
前記データビットのビット数は１６ビットであってもよい。
前記表示板組立体に付着されていて、前記駆動部及び前記直列周辺インターフェースと電気的に接続されている回路基板をさらに含むことができる。
前記回路基板は可撓性を有してもよい。
本発明の実施形態２による表示装置の駆動方法は、表示板組立体と、前記表示板組立体を駆動する駆動部と、そして少なくとも二つ以上のブロックに分けられた複数のレジスター群を含むインターフェースと、を含む表示装置の駆動方法であり、前記インターフェースにブロック選択ビットが入力される段階と、そして前記ブロック選択ビットによって選択されたブロックにデータビットが入力される段階を含む。
【００１３】
複数のレジスターを多数のブロックに分け、ブロック選択ビット（ＢＳ）によってブロックを選択してデータビット、つまり命令ビット（ＣＭ）を当該ブロックに一度に入力する。よって、各々のレジスターを一々選択する必要がなく、つまり、各ブロックそれぞれに対応する命令を一度に送信することができる。そのため、表示装置の駆動部と外部装置との相互データ交換を行うための直列通信を可能する直列周辺インターフェースの動作速度を高速化できる。
【００１４】
前記ブロック選択ビットが１の場合、前記データビットは前記ブロックのうちの何れか一つを指定できる。
前記ブロック選択ビットが０の場合、前記選択されたブロックに印加されたデータビットは前記駆動部を制御する命令ビットと認識される。
前記表示板組立体は、スイッチング素子を各々含む複数の画素を含み、前記駆動部は、前記表示板組立体を駆動する駆動電圧を生成する駆動電圧生成部と、前記駆動電圧のうちの一つに基づいてゲート信号を生成して前記スイッチング素子に印加するゲート駆動部と、前記駆動電圧のうちの一つに基づいて複数の階調電圧を生成する階調電圧生成部と、前記階調電圧に基づいてデータ電圧を生成して前記スイッチング素子に印加するデータ駆動部と、そして前記駆動電圧生成部、前記ゲート駆動部、前記階調電圧生成部及び前記データ駆動部のうちの少なくとも一つを制御する信号制御部を含むことができる。
【００１５】
前記ブロックは、第１、第２及び第３ブロックを含むことができる。
前記第１ブロックに入力される命令ビットは前記信号制御部を制御するデータを含み、前記第２ブロックに入力される命令ビットは前記駆動電圧の生成を制御するデータを含み、前記第３ブロックに入力される命令ビットは前記階調電圧の生成を制御するデータを含むことができる。
【発明の効果】
【００１６】
本発明により、表示装置の駆動部と外部装置との相互データ交換を行うための直列通信を可能する直列周辺インターフェースの動作速度を高速化できる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図を参照して本発明の実施形態について、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態に実現でき、ここで説明する実施形態に限定されない。
図面から多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似する部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の「上」にあるとする時、これは他の部分の「直ぐ上」にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分の「直上」にあるとする時には、中間に他の部分がないことを意味する。
【００１８】
本発明の実施形態による表示装置について添付図を参照して詳細に説明する。
図１は本発明の実施形態１による表示装置の分解斜視図であり、図２は本発明の実施形態１による表示装置のブロック図であり、図３は本発明の実施形態１による表示装置の一つの画素に対する等価回路図であり、図４は図１の表示装置の表示板部を概略的に示した図であり、図５は図４に示した表示装置の一部を機能的で示した概略図である。
【００１９】
図１を参照すると、本発明の実施形態による表示装置は、表示板部３３０と照明部９００を含む液晶モジュール３５０と、液晶モジュール３５０を収納する上部及び下部シャーシ３６１、３６２と、そしてモールドフレーム３６３を含む。
表示板部３３０は、液晶表示板組立体３００とこれに付着されている駆動チップ７００及び可撓性印刷回路基板６５０を含む。
【００２０】
図２及び図３を参照すると、液晶表示板組立体３００は、等価回路から見ると、複数の信号線（Ｇ１-Ｇｎ、Ｄ１-Ｄｍ）及び複数の画素（ＰＸ）を含む。他方、図３に示した構造から見ると、液晶表示板組立体３００は互いに対向する下部及び上部表示板１００、２００と、その間に入っている液晶層３を含む。
信号線（Ｇ１-Ｇｎ、Ｄ１-Ｄｍ）は、下部表示板１００に備えられて、ゲート信号（走査信号とも言う）を伝達する複数のゲート線（Ｇ１-Ｇｎ）と、データ電圧を伝達する複数のデータ線（Ｄ１-Ｄｍ）を含む。ゲート線（Ｇ１-Ｇｎ）は、略行方向にのびて互いにほぼ平行であり、データ線（Ｄ１-Ｄｍ）は略列方向にのびて互いにほぼ平行である。
【００２１】
画素（ＰＸ）は行列状に配列されている。各画素（ＰＸ）、例えば、ｉ番目（ｉ=１、２、…、ｎ）のゲート線（Ｇｉ）とｊ番目（ｊ=１、２、…、ｍ）のデータ線（Ｄｊ）に接続された画素（ＰＸ）は、信号線（Ｇｉ、Ｄｊ）に接続されたスイッチング素子（Ｑ）とこれに接続された液晶キャパシタ（Ｃｌｃ）及び維持キャパシタ（Ｃｓｔ）を含む。維持キャパシタ（Ｃｓｔ）は必要なければ省略できる。
【００２２】
スイッチング素子（Ｑ）は、下部表示板１００に備えられている薄膜トランジスタなどの三端子素子であり、その制御端子はゲート線（Ｇｉ）と接続されており、入力端子はデータ線（Ｄｊ）と接続されており、出力端子は液晶キャパシタ（Ｃｌｃ）及び維持キャパシタ（Ｃｓｔ）と接続されている。
液晶キャパシタ（Ｃｌｃ）は、下部表示板１００の画素電極１９１と上部表示板２００の共通電極２７０を二つの端子とし、二つの電極１９１、２７０の間の液晶層３は誘電体として機能する。画素電極１９１はスイッチング素子（Ｑ）と接続され、共通電極２７０は上部表示板２００の全面に形成されて共通電圧（Ｖｃｏｍ）を印加される。図３とは異なって、共通電極２７０が下部表示板１００に備えられる場合もあり、この時には二つの電極１９１、２７０のうちの少なくとも一つが線状または棒状で形成されてもよい。
【００２３】
液晶キャパシタ（Ｃｌｃ）の補助的な役割を果たす維持キャパシタ（Ｃｓｔ）は、下部表示板１００に備えられた別の信号線（図示せず）と画素電極１９１とが絶縁体を間に置いて重なって構成され、この別の信号線には共通電圧（Ｖｃｏｍ）などの所定の電圧が印加される。しかし、維持キャパシタ（Ｃｓｔ）は、画素電極１９１が絶縁体を媒介として、前段ゲート線（Ｇｉ-１）と重なって構成できる。
【００２４】
一方、色表示を実現するためには、各画素（ＰＸ）が基本色のうちの一色を固有色のように表示したり（空間分割）、各画素（ＰＸ）が時間によって交互に基本色を表示するように（時間分割）して、これら基本色の空間的、時間的な合計で望む色相が認識されるようにする。基本色の例としては、赤色、緑色、青色など三原色がある。図３は空間分割の一例として、各画素（ＰＸ）が画素電極１９１に対応する上部表示板２００の領域に基本色のうちの一色を示すカラーフィルター２３０を備えることを示している。図３とは異なって、カラーフィルター２３０は、下部表示板１００の画素電極１９１上、または下に設けられる。
【００２５】
液晶表示板組立体３００には少なくとも一つの偏光子（図示せず）が備えられている。
再び図１及び図２を参照すると、駆動チップ７００は、駆動電圧生成部７１０と、直列周辺インターフェース（ＳＰＩｓｅｒｉａｌ  ｐｅｒｉｐｈｅｒａｌ  ｉｎｔｅｒｆａｃｅ））７２０と、階調電圧生成部８００と、ゲート駆動部４００と、データ駆動部５００及び信号制御部６００などを含む。以下、直列周辺インターフェース７２０を除いた４００、５００、６００、７１０、８００をまとめて「駆動部」という。
【００２６】
駆動電圧生成部７１０は、基本電圧（ｂａｓｉｃ  ｖｏｌｔａｇｅ）を生成し、これに基づいて表示装置の駆動に必要な電圧、例えば画素（ＰＸ）のスイッチング素子（Ｑ）を導通にできるゲートオン電圧（Ｖｏｎ）、スイッチング素子（Ｑ）を遮断にできるゲートオフ電圧（Ｖｏｆｆ）、基準電圧（ＧＶＤＤ）及び共通電圧（Ｖｃｏｍ）（以下、この電圧をまとめて「駆動電圧」という）を生成して出力する。
【００２７】
階調電圧生成部８００は、駆動電圧生成部７１０から受信した基準電圧（ＧＶＤＤ）に基づいて画素（ＰＸ）の透過率と関連する全体階調電圧、または限定された個数の階調電圧（以下、「基準階調電圧」という）を生成する。（基準）階調電圧は、共通電圧（Ｖｃｏｍ）に対して正の値を有するものと、負の値を有するものを含むことができる。
ゲート駆動部４００は、液晶表示板組立体３００のゲート線（Ｇ１-Ｇｎ）と接続されており、駆動電圧生成部７１０からゲートオン電圧（Ｖｏｎ）及びゲートオフ電圧（Ｖｏｆｆ）を受信して、これを組み合わせてゲート信号を生成してこれをゲート線（Ｇ１-Ｇｎ）に印加する。
【００２８】
データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ１-Ｄｍ）と接続されており、階調電圧生成部８００からの階調電圧を選択し、これをデータ電圧としてデータ線（Ｄ１-Ｄｍ）に印加する。しかし、階調電圧生成部８００が階調電圧を全て提供するのではなく、限定された数の基準階調電圧のみを提供する場合には、データ駆動部５００は基準階調電圧を分圧して所望のデータ電圧を選択する。
【００２９】
信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などを制御する。
直列周辺インターフェース７２０は、複数のレジスター７２１を含み、複数のレジスター７２１は、第１ブロック（ＢＬ１）、第２ブロック（ＢＬ２）及び第３ブロック（ＢＬ３）に分けられる。直列周辺インターフェース７２０は、ゲート駆動部４００、データ駆動部５００、信号制御部６００、駆動電圧生成部７１０及び階調電圧生成部８００などを制御する。
【００３０】
このような駆動部４００、５００、６００、７１０、８００及び直列周辺インターフェース７２０のうちの少なくとも一つ、またはこれらを成す少なくとも一つの回路素子が統合チップの外側に備えられてもよい。統合チップとは、例えば駆動チップ７００を言う。また、各々の駆動部４００、５００、６００、７１０、８００は、少なくとも一つの集積回路チップ状に形成されて液晶表示板組立体３００上に直接装着されたり、可撓性印刷回路膜（図示せず）上に装着されて、ＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）状で液晶表示板組立体３００に付着させたり、別途の印刷回路基板（図示せず）上に装着できる。これとは異なって、これら駆動部４００、５００、６００、７１０、７２０、８００は、信号線（Ｇ１-Ｇｎ、Ｄ１-Ｄｍ）及び薄膜トランジスタスイッチング素子（Ｑ）などのように液晶表示板組立体３００に直接に集積できる。
【００３１】
図１、図４及び図５を参照すると、可撓性印刷回路基板６５０は、液晶表示板組立体３００の一辺付近に沿って付着されている。可撓性印刷回路基板６５０は、液晶表示板組立体３００の反対方向に位置した突出部６６０を含む。つまり、突出部６６０は、可撓性印刷回路基板６５０が液晶表示板組立体３００と付着される辺に対向する辺に、形成されている。突出部６６０は、外部から信号が入力される所であり、突出部６６０と駆動チップ７００とは信号線（ＳＬ１）で接続されている。
【００３２】
可撓性印刷回路基板６５０は、手動素子部６９０を含む。手動素子部６９０は、電圧線（ＰＬ）を通して駆動チップ７００の駆動電圧生成部７１０と接続されている。手動素子部６９０は、駆動電圧生成部７１０において駆動電圧生成に要するキャパシタ、インダクタ及び抵抗のような手動素子を複数個含む。電圧線（ＰＬ）と信号線（ＳＬ１）は交差しないのが好ましく、これのためには駆動電圧生成部７１０が駆動チップ７００の一側端部に位置されるのがよい。つまり、図４に示すように例えば駆動チップ７００は液晶表示板組立体３００の一辺に沿って長方形状に形成されているが、その一端に素子部６９０からの電圧線（ＰＬ）が配置されている。そして、信号線ＳＬ１は、駆動チップの一端とは異なる、駆動チップ７００の中央部付近又は他端側から引き出されている。
【００３３】
再び図１を参照すると、表示装置を全体的に支持するモールドフレーム３６３は、上部シャーシ３６１と下部シャーシ３６２の間に位置する。
バックライト部９００は、ランプ（ＬＰ）とこれを制御する回路要素（図示せず）、印刷回路基板６７０、導光板９０２、反射シート９０３、複数の光学シート９０１を含む。
ランプ（ＬＰ）は、モールドフレーム３６３の短辺の周縁付近に位置した印刷回路基板６７０に固定されていて、液晶表示板組立体３００に光を供給する。
【００３４】
導光板９０２は、ランプ（ＬＰ）からの光を液晶表示板組立体３００側に案内して光の強さを均一にする。
反射シート９０３は、導光板９０２の下側に備えられて、ランプ（ＬＰ）からの光を液晶表示板組立体３００に反射させる。
光学シート９０１は、導光板９０２の上側に備えられて、ランプ（ＬＰ）からの光の輝度特性を確保する。
【００３５】
上部シャーシ３６１と下部シャーシ３６２は、表示装置を全体的に支持するモールドフレーム３６３を間に挿入結合して液晶モジュール３５０（液晶表示板組立体３００とこれに付着されている駆動チップ７００及び可撓性印刷回路基板６５０を含む表示板部３３０と、照明部９００を含む）を内部に収納する。
それでは、このような表示装置の動作について詳細に説明する。
【００３６】
信号制御部６００は、外部のグラフィック制御器（図示せず）から入力映像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号を受信する。入力映像信号（Ｒ、Ｇ、Ｂ）は、各画素（ＰＸ）の輝度情報を含み、輝度は決められた数、例えば、１０２４（=２１０）、２５６（=２８）または６４（=２６）個の階調を有している。入力制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）と水平同期信号（Ｈｓｙｎｃ）、メインクロック信号（ＭＣＬＫ）、データイネーブル信号（ＤＥ）などがある。
【００３７】
信号制御部６００は、入力映像信号（Ｒ、Ｇ、Ｂ）と入力制御信号に基づいて入力映像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００の動作条件に合わせて適切に処理し、ゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に配信して、データ制御信号（ＣＯＮＴ２）と処理した映像信号（ＤＡＴ）をデータ駆動部５００に配信する。
【００３８】
ゲート制御信号（ＣＯＮＴ１）は、走査開始を指示する走査開始信号（ＳＴＶ）と、ゲートオン電圧（Ｖｏｎ）の出力周期を制御する少なくとも一つのクロック信号を含む。ゲート制御信号（ＣＯＮＴ１）は、また、ゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号（ＯＥ）をさらに含むことができる。
データ制御信号（ＣＯＮＴ２）は、一つの行の画素（ＰＸ）に対するデジタル映像信号（ＤＡＴ）の伝送開始を知らせる水平同期開始信号（ＳＴＨ）と、データ線（Ｄ１-Ｄｍ）にアナログデータ電圧を印加することを指示するロード信号（ＬＯＡＤ）、及びデータクロック信号（ＨＣＬＫ）を含む。データ制御信号（ＣＯＮＴ２）は、また、共通電圧（Ｖｃｏｍ）に対するデータ電圧の極性（以下、「共通電圧に対するデータ電圧の極性」を略して「データ電圧の極性」という）を反転させる反転信号（ＲＶＳ）をさらに含むことができる。
【００３９】
信号制御部６００からのデータ制御信号（ＣＯＮＴ２）によって、データ駆動部５００は一つの行の画素（ＰＸ）に対するデジタル映像信号（ＤＡＴ）を受信し、各デジタル映像信号（ＤＡＴ）に対応する階調電圧を選択することによって、デジタル映像信号（ＤＡＴ）をアナログデータ電圧に変換した後に、これを当該データ線（Ｄ１-Ｄｍ）に印加する。
【００４０】
ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）によってゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ１-Ｇｎ）に印加し、このゲート線（Ｇ１-Ｇｎ）に接続されたスイッチング素子（Ｑ）を導通させる。そうすると、データ線（Ｄ１-Ｄｍ）に印加されたデータ電圧が導通したスイッチング素子（Ｑ）を通して当該画素（ＰＸ）に印加される。
【００４１】
直列周辺インターフェース７２０は、表示装置の外部からインターフェースイネーブル信号（ＣＳ）、直列クロック信号（ＳＣＬ）及び直列データ入力信号（ＳＤＩ）を受信して、直列データ入力信号（ＳＤＩ）に基づいて直列データ出力信号（ＳＤＯ）を生成して各駆動部４００、５００、６００、７１０、８００に送信する。直列データ出力信号（ＳＤＯ）は各駆動部４００、５００、６００、７１０、８００を制御する。
【００４２】
直列データ出力信号（ＳＤＯ）は、ゲート駆動部４００に印加される第１直列データ出力信号（ＳＤＯ１）、データ駆動部５００に印加される第２直列データ出力信号（ＳＤＯ２）、信号制御部６００に印加される第３直列データ出力信号（ＳＤＯ３）、駆動電圧生成部７１０に印加される第４直列データ出力信号（ＳＤＯ４）及び階調電圧生成部８００に印加される第５直列データ出力信号（ＳＤＯ５）を含む。
【００４３】
画素（ＰＸ）に印加されたデータ電圧と共通電圧（Ｖｃｏｍ）の差は、液晶キャパシタ（Ｃｌｃ）の充電電圧、つまり、画素電圧として現れる。液晶分子は、画素電圧の大きさによって、その配列を異ならせるため、液晶層３を通過する光の偏光が変化する。このような偏光の変化は、偏光子によって光の透過率変化として現れて、これによって画素（ＰＸ）は映像信号（ＤＡＴ）の階調が示す輝度を表示する。
【００４４】
１水平周期（“１Ｈ”ともいい、水平同期信号（Ｈｓｙｎｃ）及びデータイネーブル信号（ＤＥ）の一周期と同一）を単位として、このような過程を繰り返すことによって、全てのゲート線（Ｇ１-Ｇｎ）に対して順次にゲートオン電圧（Ｖｏｎ）を印加して、全ての画素（ＰＸ）にデータ電圧を印加することで１フレームの映像を表示する。
１フレームが終わった後、またフレームが始まって各画素（ＰＸ）に印加されるデータ電圧の極性が直前フレームでの極性と反対となるように、データ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（フレーム反転）。この時、１つのフレーム内でも反転信号（ＲＶＳ）の特性によって、一つのデータ線を通して流れるデータ電圧の極性が周期的に変わったり（例:行反転、点反転）、一つの画素行に印加されるデータ電圧の極性も互いに異なってもよい（例:列反転、点反転）。
【００４５】
次に図６、図１及び図５を参照して、本発明の実施形態１による表示装置の直列周辺インターフェース７２０の動作について詳細に説明する。
図６は本発明の実施形態１による表示装置の直列周辺インターフェースの入出力信号を示した波形図である。
図６を参照すると、直列周辺インターフェース７２０は、インターフェースイネーブル信号（ＣＳ）、直列クロック信号（ＳＣＬ）及び直列データ入力信号（ＳＤＩ）を受信して直列データ出力信号（ＳＤＯ）を発信する。
【００４６】
直列データ入力信号（ＳＤＩ）は、合計２４ビットで構成される。１番目のビットから５番目のビットまでは駆動チップ７００の固有番号を示し、図６では０１１００と示されている。６番目のビット（ＩＤ）及び８番目のビット（ＲＷ）は、動作に影響を与えない無効ビットである。７番目のビットはブロック選択ビット（ＢＳ）である。９番目のビットから２４番目のビットまでの合計１６ビットは、データビット（ＤＢ０−ＤＢ１５）であり、レジスターアドレスビット（ＲＩ）または命令ビット（ＣＭ）と認識される。
【００４７】
直列データ出力信号（ＳＤＯ）は、直列データ入力信号（ＳＤＩ）の９番目のビットから２４番目のビットまでの合計１６ビットに対応して命令ビットに相応する直列データ出力信号（ＳＤＯ）を各駆動部４００、５００、６００、７１０、８００に伝達して駆動部４００、５００、６００、７１０、８００を制御する。直列データ出力信号（ＳＤＯ）は、図２に示した第１乃至第５直列データ入力信号（ＳＤＯ１-５）を含む。
【００４８】
直列周辺インターフェース７２０は、インターフェースイネーブル信号（ＣＳ）が高レベルから低レベルに変わると、直列クロック信号（ＳＣＬ）を認識する。つまり、インターフェースイネーブル信号（ＣＳ）が低レベルである区間が直列クロック信号（ＳＣＬ）の有効区間となる。
前記で説明したように、本発明の実施形態１による直列周辺インターフェース７２０は、複数のレジスター７２１を含み、複数のレジスター７２１は三つのブロック（ＢＬ１-３）に分けられる。
【００４９】
７番目のビットのブロック選択ビット（ＢＳ）が１の場合、９番目のビットから２４番目のビットはブロックアドレスビット（ＢＩ）と認識される。例えば、９番目のビットから２４番目のビットの値が０００００００００００００００１の場合、第１ブロック（ＢＬ１）が選択されて、００００００００００００００１０の場合、第２ブロック（ＢＬ２）が選択されて、００００００００００００００１１の場合、第３ブロック（ＢＬ３）が選択される。
【００５０】
仮に、ブロック選択ビット（ＢＳ）が０の場合、９番目のビットから２４番目のビットは命令ビット（ＣＭ）と認識される。命令ビット（ＣＭ）は、各駆動部４００、５００、６００、７１０、８００を制御する多様な直列データ出力信号（ＳＤＯ）に対応する。特に第１ブロック（ＢＬ１）に入力される命令ビットは、垂直同期信号（Ｖｓｙｎｃ）または水平同期信号（Ｈｓｙｎｃ）のバックポーチ（ｂａｃｋ  ｐｏｒｃｈ）を変更する等、信号制御部６００を制御できる。第２ブロック（ＢＬ２）に入力される命令ビットは、基本電圧（ｂａｓｉｃ  ｖｏｌｔａｇｅ）の生成及びこれに基づく駆動電圧の生成に関与する等、駆動電圧生成部７１０を制御できる。第３ブロック（ＢＬ３）に入力される命令ビットは、階調電圧の生成に関与する等、階調電圧生成部８００を制御できる。
【００５１】
この他にも複数のレジスター７２１は、さらに多くの数のブロックに分けることができ、各ブロックに印加される命令ビットに相応する直列データ出力信号（ＳＤＯ）は、各駆動部４００、５００、６００、７１０、８００を制御できる。
このように、複数のレジスター７２１を多数のブロックに分け、ブロック選択ビット（ＢＳ）によってブロックを選択して命令ビット（ＣＭ）を当該ブロックに一度に入力すると、各々のレジスター７２１を一々選択する必要がなく、直列周辺インターフェース７１０のよりに速い動作を実現できる。つまり、各ブロックそれぞれに対応する命令を一度に送信することができるため、直列周辺インターフェース７１０をより早く動作させることができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態１による表示装置の分解斜視図である。
【図２】本発明の実施形態１による表示装置のブロック図である。
【図３】本発明の実施形態１による表示装置の一つの画素に対する等価回路図である。
【図４】図１の表示装置を概略的に示した図である。
【図５】図４に示した表示装置の一部を機能的で示した概略図である。
【図６】本発明の実施形態１による表示装置の直列周辺インターフェースの入出力信号を示した波形図である。
【符号の説明】
【００５３】
１００      下部表示板
２００      上部表示板
３００      液晶表示板組立体
４００      ゲート駆動部
５００      データ駆動部
６００      信号制御部
７００      駆動チップ
７１０      駆動電圧生成部
７２０      直列周辺インターフェース
８００      階調電圧生成部
９００      バックライト部
【図１】
2008102526.tif 000003
【図２】
2008102526.tif 000004
【図３】
2008102526.tif 000005
【図４】
2008102526.tif 000006
【図５】
2008102526.tif 000007
【図６】
2008102526.tif 000008