(57)【要約】【課題】半導体装置を形成するためのウエハ表面の窒化にあたり、基板主面と平行な面方向及び交差する面方向の何れについても同様な窒化速度を得る。【解決手段】窒化処理チャンバー２２内に複数のウエハ２３を収容する。プラズマ生成チャンバー２１内に反応ガスとしてＮ２ガス及びＮＨ３ガスを供給し、プラズマ２４を発生させる。また、窒化処理チャンバー２２の下流で真空ポンプによる排気を行い、プラズマ生成チャンバー２１内で生成された窒素ラジカルを窒化処理チャンバー２２内に流す。これにより、ウエハ表面に窒素ラジカルを供給して窒化処理を行う。【選択図】図２
2008171926.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置を形成するためのウエハ上にあって、基板主面と平行な面方向及び交差する面方向を持つウエハ表面を窒化するにあたり、プラズマ生成チャンバー内で生成した窒素ラジカルを、ウエハを収容する窒化処理チャンバー内に導入して、前記ウエハ表面を窒化することを特徴とする半導体装置の製造方法。
【請求項２】
前記ウエハ表面が、シリコン基板の表面に形成された溝の表面を覆う酸化シリコン膜である、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ウエハ表面が、シリコン基板の表面に形成された溝の表面である、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記プラズマ生成チャンバー内に、少なくともＮ２ガス及びＮＨ３ガスを供給し、且つ、前記Ｎ２ガス及びＮＨ３ガスの全体のガス流量に対するＮ２ガスのガス流量の比率が、２０〜９０％の範囲内として、前記窒素ラジカルを生成する、請求項１〜３の何れか一に記載の半導体装置の製造方法。
【請求項５】
前記プラズマ生成チャンバー及び窒化処理チャンバー内の圧力が、１Torr以下である、請求項１〜４の何れか一に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、半導体装置を形成するためのウエハ表面を窒化する技術に関する。
【背景技術】
【０００２】
ＤＲＡＭ（Dynamic Random Access Memory）は、シリコン基板の表面部分に形成されたＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）と、このＭＩＳＦＥＴに接続すると共にシリコン基板の上部に形成されたキャパシタとを備え、ＭＩＳＦＥＴを介してキャパシタに電荷を蓄積することによって、情報の記憶を行う。ＭＩＳＦＥＴの構造については、従来、シリコン基板上にゲート絶縁膜を介してゲート電極を形成したプレーナ型が主流であった。
【０００３】
図４にプレーナ型ＭＩＳＦＥＴの構成を示す。ＭＩＳＦＥＴ１００は、シリコン基板１０１と、シリコン基板１０１上にゲート絶縁膜１０２を介して形成されたゲート電極１０３とを有する。ゲート絶縁膜１０２は、シリコン基板１０１表面の熱酸化によって形成され、ゲート電極１０３は、シリコン基板１０１との反応を防止するために、少なくとも下層部分は不純物ドープ・多結晶シリコンで構成される。
【０００４】
Ｐチャネル型ＭＩＳＦＥＴでは、ゲート電極１０３の多結晶シリコンには、不純物として一般にホウ素がドープされる。この場合、ゲート電極１０３中のホウ素がゲート絶縁膜１０２を突き抜けてシリコン基板１０１に達することを防ぐために、ゲート電極１０３の形成に先立って、ゲート絶縁膜１０２の表面部分の窒化処理が行われる。窒化処理が行われたゲート絶縁膜１０２は、下層部分が酸化シリコン層１０４で、上層部分が酸窒化シリコン層１０５から成る。
【０００５】
ゲート絶縁膜１０２の窒化処理に際しては、一般に、図５に示すようなプラズマ窒化装置１１０を用いる。プラズマ窒化装置１１０は、チャンバー１１１内に、ウエハ１１２を載置すると共に下部電極を構成する平らなサセプタ１１３と、サセプタ１１３と平行に配設された平板状の上部電極１１４とを備える。
【０００６】
窒化処理に際して、チャンバー１１１内にＮ２ガスなどの反応ガスを供給しつつ、サセプタ１１３と上部電極１１４との間に高周波電源１１５から高周波電力を印加して、反応ガスのプラズマを生成する。また、サセプタ１１３と上部電極１１４との間にバイアス電源１１６からバイアス電力を印加して、生成したプラズマをウエハ１１２表面に誘導する。このような窒化処理によって、膜中窒素量やその均一性が高い酸窒化シリコン層１０５を形成できる。
【０００７】
図５に示したプラズマ窒化装置は、例えば特許文献１に記載されている。
【特許文献１】特開平１０−１２６１２号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、近年、ＤＲＡＭの更なる微細化に伴い、ゲート電極の配線幅は益々縮小されている。ゲート電極の配線幅の縮小に伴い、プレーナ型ＭＩＳＦＥＴでは、チャネル長が短くなり、ショートチャネル効果が生じ易くなっている。このため、ＭＩＳＦＥＴのチャネル長を確保する手段の１つとして、従来のプレーナ型ＭＩＳＦＥＴに代えて、シリコン基板の表面部分に形成したトレンチの内部にゲート電極を埋め込んだ、溝型ＭＩＳＦＥＴ（ＲＣＡＴ：Recessed Channel Array Transistor）が検討されている。溝型ＭＩＳＦＥＴでは、トレンチの底面及び双方の側面に沿ってチャネルが形成されるため、小さな配線幅のＤＲＡＭにおいてもチャネル長を効果的に確保できる。
【０００９】
ところが、溝型ＭＩＳＦＥＴの形成に際して、図５に示したプラズマ窒化装置１１０を用いると、基板主面に平行な方向では窒素ラジカルの供給量が少ないため、その方向の窒化速度が不足する。このため、図６に示すように、トレンチ１０７の側壁部分が充分に窒化されず、酸窒化シリコン膜１０５の厚みが不足する問題があった。ゲート絶縁膜１０２で酸窒化シリコン層１０５の厚みが不足する部分があると、その部分でホウ素の突抜けが生じ易くなり、Ｐチャネル型ＭＩＳＦＥＴのしきい値電圧が変動する。
【００１０】
本発明は、上記に鑑み、半導体装置を形成するためのウエハ表面の窒化にあたり、基板主面と平行な面方向及び交差する面方向の何れについても同様な窒化速度が得られる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、半導体装置を形成するためのウエハ上にあって、基板主面と平行な面方向及び交差する面方向を持つウエハ表面を窒化するにあたり、プラズマ生成チャンバー内で生成した窒素ラジカルを、ウエハを収容する窒化処理チャンバー内に導入して、前記ウエハ表面を窒化することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、プラズマ生成と窒化処理とを同一のチャンバー内で行う従来のプラズマ窒化処理と異なり、窒素ラジカルを基板主面と平行な面方向及び交差する面方向に均等に供給し、窒化処理の方向依存性を低減できる。これによって、基板主面と平行な面方向及び交差する面方向の何れについても同様な窒化速度が得られる。
【００１３】
本発明では、前記ウエハ表面が、シリコン基板の表面に形成された溝の表面を覆う酸化シリコン膜であってもよく、又は、シリコン基板の表面に形成された溝の表面であってもよい。
【００１４】
本発明の好適な態様では、前記プラズマ生成チャンバー内に、少なくともＮ２ガス及びＮＨ３ガスを供給し、且つ、前記Ｎ２ガス及びＮＨ３ガスの全体の流量に対するＮ２ガスの流量の比率が、２０〜９０％の範囲内として、前記窒素ラジカルを生成する。Ｎ２ガスの流量の比率が小さくなり過ぎると、窒素ラジカルの数が不足し、充分な窒化速度が得られない。一方、Ｎ２ガスの流量の比率が大きくなり過ぎると、窒素ラジカルの自由行程が短くなり過ぎ、ウエハの周縁部分に対して中央部分の窒化速度が不足する。上記比率の範囲内に設定することにより、窒素ラジカルの数、及び、自由行程を適度な範囲に設定し、窒化速度を効果的に高めつつ、ウエハ面内における窒化速度の均一性を高めることが出来る。
【００１５】
本発明の好適な態様では、前記プラズマ生成チャンバー及び窒化処理チャンバー内の圧力が、１Torr以下である。窒素ラジカルの自由行程を長くして、ウエハ面内における窒化速度の均一性を高めることが出来る。
【発明を実施するための最良の形態】
【００１６】
以下に、図面を参照し、本発明の実施形態を更に詳しく説明する。図１は、本発明の一実施形態に係る半導体装置の構成を示す断面図である。半導体装置１０は、シリコン基板１１を備える。シリコン基板１１の表面部分には、トレンチ１２内に素子分離絶縁層１３が形成され、ＭＩＳＦＥＴが形成される素子形成領域１４を区画している。シリコン基板１１の表面近傍には、低濃度のｐ型不純物がドープされ、ウェル１５が形成されている。
【００１７】
素子形成領域１４では、シリコン基板１１の表面部分にトレンチ１６が形成され、トレンチ１６の内部を含み、シリコン基板１１上にはゲート絶縁膜１７が形成されている。ゲート絶縁膜１７は、下層部分が酸化シリコン層１８で、上層部分が酸窒化シリコン層１９で、それぞれ構成される。酸窒化シリコン層１９は、略均一な厚み及び窒素濃度分布を有している。
【００１８】
図示しないが、トレンチ１６の内部には、ゲート絶縁膜１７を介して、ゲート電極が形成されている。ゲート電極は、トレンチ１６内に埋め込まれたホウ素ドープ・多結晶シリコン層と、この多結晶シリコン層上に形成され、シリコン基板上に突出する高融点金属層とから形成されている。ゲート電極に隣接するシリコン基板１１の表面部分にはｎ型不純物がドープされ、ソース／ドレイン拡散層が形成されている。ゲート電極を覆って全面に絶縁膜が堆積されている。絶縁膜を貫通して、ソース／ドレイン拡散層に接続するコンタクトプラグが形成され、コンタクトプラグはその頂部でビット線やキャパシタに接続されている。
【００１９】
半導体装置１０の製造に際しては、先ず、公知の方法を用いて、シリコン基板１１の表面部分のトレンチ１２内に素子分離絶縁層１３を形成し、素子形成領域１４を区画する。次いで、シリコン基板１１の表面から低濃度のｐ型不純物の注入を行い、ウェル１５を形成する。ドライエッチングにより、素子形成領域１４のシリコン基板１１の表面部分にトレンチ１６を形成した後、熱酸化法によって、トレンチ１６の内部を含みシリコン基板１１の表面に酸化シリコン膜を形成する。更に、酸化シリコン膜の表層部分に対する窒化処理を行う。これによって、下層部分が酸化シリコン層１８で、上層部分が酸窒化シリコン層１９で、それぞれ構成される２層構造のゲート絶縁膜１７を形成する。
【００２０】
酸化シリコン膜の窒化処理に際しては、図２に示す、リモート方式のプラズマ窒化装置を用いる。プラズマ窒化装置２０は、プラズマ生成チャンバー２１と、プラズマ生成チャンバー２１の下流に接続された窒化処理チャンバー２２とを有する。プラズマ生成チャンバー２１の内部には、互いに平行な２枚の平板状の平行電極が配設され、これら平行電極間に高周波電力を印加することによって、プラズマ２４を生成する。窒化処理チャンバー２２は、バッチ式のチャンバーであって、複数のウエハ２３を収容できる。
【００２１】
プラズマ窒化装置２０を用いた窒化処理に際しては、プラズマ生成チャンバー２１内に窒素を含む反応ガスを供給し、窒素ラジカルを含むプラズマ２４を生成する。また、窒化処理チャンバー２２の下流で真空ポンプによる排気を行い、プラズマ生成チャンバー２１内で生成された窒素ラジカルを窒化処理チャンバー２２内に流す。これにより、ウエハ２３の表面に窒素ラジカルを供給して窒化処理を行う。
【００２２】
この場合、プラズマ生成と窒化処理とを同一のチャンバー内で行う従来のプラズマ窒化処理と異なり、ウエハ２３にバイアス電力が印加されることがないので、窒素ラジカルは基板主面と平行な面方向及び交差する面方向に均等に供給され、窒化処理の方向依存性を低減できる。従って、基板主面と平行な面方向及び交差する面方向の何れについても同様な窒化速度が得られ、一様な厚みを有する酸窒化シリコン層１９を形成できる。
【００２３】
本実施形態では、反応ガスとしてＮ２ガス及びＮＨ３ガスの混合ガスを用いる。窒化処理の条件として、平行電極間の高周波出力を１００〜４００Ｗ、ＮＨ３ガス及びＮ２ガスの合計の流量を０．３〜９ｓｌｍ、プラズマ生成チャンバー２１及び窒化処理チャンバー２２内の圧力は、１Torrよりも充分に小さい値で制御なしとする。このように圧力を低くすることによって、窒素ラジカルの自由行程が長くなり、窒素ラジカルがウエハ２３の全面に均一に供給されるので、ウエハ面内における窒化速度の均一性を高めることが出来る。
【００２４】
Ｎ２ガス及びＮＨ３ガスの混合ガスにおいて、全ガス流量に対するＮ２ガスの流量比率が過度に低下すると、窒素ラジカルの数が減少し、酸化シリコン膜に対する窒化速度が低下する。このため、図３（ａ）に示すように、酸窒化シリコン層１９中の窒素量が不足する。一方、全ガス流量に対するＮ２ガスの流量比率が過度に増加すると、窒素ラジカルの自由行程が短くなることで窒素ラジカルがウエハ２３の中央付近に届きにくくなり、ウエハ面内における窒化速度の均一性が低下する。このため、図３（ｂ）に示すように、酸窒化シリコン層１９中の窒素量のばらつきが増大する。
【００２５】
従って、窒化速度を効果的に高めつつ、ウエハ面内における窒化速度のばらつきを抑制するには、全ガス流量に対するＮ２ガスの流量比率を適切な範囲内に設定する必要があり、同図より２０〜９０％の範囲内とすることが好ましい。なお、図３（ｂ）中で縦軸は、膜中窒素量の最大値と最小値との差分を、膜中窒素量の平均値の２倍で割った値で示している。なお、窒化処理チャンバー２２は枚葉式としても構わない。
【００２６】
本実施形態によれば、酸化シリコン膜の表層部分を窒化して酸窒化シリコン層１９を形成するプラズマ窒化処理に際して、リモート方式で行うため、窒化速度の方向依存性を低減し、基板主面と平行な面方向及び交差する面方向の何れについても同様な窒化速度が得られる。また、プラズマ生成チャンバー２１及び窒化処理チャンバー２２内の圧力を１Torr以下とし、且つ、全ガス流量に対するＮ２ガスの流量比率を２０〜９０％の範囲内とすることによって、窒化速度を高めつつ、ウエハ面内における窒化速度の均一性を高めることが出来る。更に、窒化処理をバッチ式で行えるので、従来に比して、スループットを効果的に高めることが出来る。
【００２７】
なお、上記実施形態では、酸化シリコン膜を形成した後に窒化処理を行う例を示したが、例えばシリコン基板の表面に対して先に窒化処理を行った後に、その表面を酸化する場合にも、本発明を適用できる。
【００２８】
本発明は、溝型ＭＩＳＦＥＴだけでなく、チャネル領域をシリコン基板上にフィン状に突出させたフィン型ＭＩＳＦＥＴのゲート絶縁膜など、基板主面と平行な面方向及び交差する面方向を持つ様々なゲート絶縁膜の窒化に適用できる。また、ＭＩＳＦＥＴだけでなく、半導体装置を形成するためのウエハ上であって、基板主面と平行な面方向及び交差する面方向を持つ様々なウエハ表面の窒化に適用できる。
【００２９】
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態に係る半導体装置の構成を示す断面図である。
【図２】図１の半導体装置の製造に際して用いるプラズマ窒化装置の構成を模式的に示す断面図である。
【図３】図３（ａ）は、酸窒化シリコン層中の窒素量とＮ２ガス流量比率との関係を示すグラフであり、図３（ｂ）は、酸窒化シリコン層中の窒素量のばらつきとＮ２ガス流量比率との関係を示すグラフである。
【図４】プレーナ型ＭＩＳＦＥＴの構成を示す断面図である。
【図５】従来のプラズマ窒化装置の構成を模式的に示す断面図である。
【図６】溝型ＭＩＳＦＥＴにおけるゲート絶縁膜のプラズマ窒化に際して生じる問題を示す断面図である。
【符号の説明】
【００３１】
１０：半導体装置
１１：シリコン基板
１２：トレンチ
１３：素子分離絶縁層
１４：素子形成領域
１５：ウェル
１６：トレンチ
１７：ゲート絶縁膜
１８：酸化シリコン層
１９：酸窒化シリコン層
２０：プラズマ窒化装置
２１：プラズマ生成チャンバー
２２：窒化処理チャンバー
２３：ウエハ
２４：プラズマ
【図１】
2008171926.tif 000003
【図２】
2008171926.tif 000004
【図３】
2008171926.tif 000005
【図４】
2008171926.tif 000006
【図５】
2008171926.tif 000007
【図６】
2008171926.tif 000008