(57)【要約】【課題】パワーデバイスなどへの適用に適したIII族窒化物半導体を用いた窒化物半導体積層構造およびその形成方法、ならびにこの形成方法により形成される窒化物半導体積層構造部を有する窒化物半導体素子およびその製造方法を提供すること。【解決手段】III族窒化物半導体からなる窒化物半導体積層構造の形成工程において、ｎ型ＧａＮ層７の上には、開口部９を有する絶縁膜マスク８が形成される。そして、この絶縁膜マスク８の開口部９から露出するｎ型ＧａＮ層７から、III族窒化物半導体からなるｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５が、この順に成長させられてｎｐｎ構造からなるメサ状積層部１５が形成される。【選択図】図２Ｃ
2008226907.tif 000002
【特許請求の範囲】
【請求項１】
III族窒化物半導体からなる、ｎ型またはｉ型の第１層を成長させる第１層成長工程と、
前記第１層の成長主面の一部に、III族窒化物半導体の成長を抑制する成長抑制領域を形成する成長抑制領域形成工程と、
前記成長抑制領域から露出する前記第１層の上に、III族窒化物半導体からなる、ｐ型不純物を含む第２層を成長させる第２層成長工程と、
前記第２層上に、III族窒化物半導体からなる、ｎ型またはｉ型の第３層を成長させる第３層成長工程と、を含む、窒化物半導体積層構造の形成方法。
【請求項２】
前記第１層成長工程は、前記成長抑制領域形成工程の前に下層を成長させる下層成長工程と、前記成長抑制領域形成工程の後、前記成長抑制領域から露出する下層から、上層をさらに成長させて前記第１層を形成する上層成長工程を含み、
前記第２層成長工程は、前記上層の上に、前記第２層を成長させる工程を含む、請求項１に記載の窒化物半導体積層構造の形成方法。
【請求項３】
前記第２および第３層成長工程は、前記成長主面に平行な面および前記成長主面に対して傾斜した面を成長面として、前記第２および第３層を成長させる工程を含み、
前記成長主面に平行な面の成長速度が、前記成長主面に対して傾斜した面の成長速度より大きい、請求項１または２に記載の窒化物半導体積層構造の形成方法。
【請求項４】
前記上層成長工程は、前記成長主面に平行な面および前記成長主面に対して傾斜した面を成長面として、前記上層を成長させる工程を含み、
前記成長主面に平行な面の成長速度が、前記成長主面に対して傾斜した面の成長速度より大きい、請求項２または３に記載の窒化物半導体積層構造の形成方法。
【請求項５】
前記成長抑制領域形成工程は、前記成長主面に、前記第１層の一部を露出させる開口部を有するマスクを形成するマスク形成工程を含み、
前記第２層成長工程は、前記開口部から露出する前記第１層の上に、前記第２層を成長させる工程を含む、請求項１〜４のいずれか一項に記載の窒化物半導体積層構造の形成方法。
【請求項６】
前記マスクが、酸化物、窒化物または酸化窒化物からなる絶縁膜を含む、請求項５に記載の窒化物半導体積層構造の形成方法。
【請求項７】
前記マスク形成工程は、前記マスクをｍ軸またはａ軸に平行な方向に形成する工程を含む、請求項５または６に記載の窒化物半導体積層構造の形成方法。
【請求項８】
前記成長主面がｃ面である、請求項１〜７のいずれか一項に記載の窒化物半導体積層構造の形成方法。
【請求項９】
前記第３層成長工程後、前記第２層における前記成長主面に対して傾斜した面に、前記第２層とは伝導特性の異なる領域である第４層を形成する工程を含む、請求項３〜８のいずれか一項に記載の窒化物半導体積層構造の形成方法。
【請求項１０】
請求項１〜９に記載の窒化物半導体積層構造の形成方法によって、前記成長主面に平行な面および前記成長主面に対して傾斜した面を備える前記第２および第３層を有する、窒化物半導体積層構造部を形成する工程と、
前記第３層における前記成長主面に対して傾斜した面に接するようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜に接するようにゲート電極を形成するゲート電極形成工程と、を含む、窒化物半導体素子の製造方法。
【請求項１１】
前記第１層形成工程は、基板の上に前記第１層を形成する工程を含み、
前記基板を除去する基板除去工程と、前記基板を除去することによって露出した前記第１層の表面に第１電極を形成する第１電極形成工程と、を含む、請求項１０に記載の窒化物半導体素子の製造方法。
【請求項１２】
前記基板は、導電性を有する導電性基板を含み、
前記導電性基板の、前記窒化物半導体積層構造部が形成されている側とは反対側の表面に第１電極を形成する工程を含む、請求項１１に記載の窒化物半導体素子の製造方法。
【請求項１３】
前記第３層に電気的に接続されるように、第２電極を形成する第２電極形成工程を含む、請求項１０〜１２のいずれか一項に記載の窒化物半導体素子の製造方法。
【請求項１４】
III族窒化物半導体からなる、ｎ型またはｉ型の第１層と、
前記第１層上に積層され、上面および側面を有する、III族窒化物半導体からなる、ｐ型不純物を含む第２層と、
前記第２層上に積層され、前記第２層の上面に接する上壁および前記第２層の側面に接する側壁を有する、III族窒化物半導体からなる、ｎ型またはｉ型の第３層と、を含み、
前記第３層の側壁が前記第３層の上壁より薄く形成されている、窒化物半導体積層構造。
【請求項１５】
前記第１層は、上面および側面を有し、
前記第２層は、前記第１層の上面に接し、前記第２層の上面を構成する上壁および前記第１層の側面に接し、前記第２層の側面を構成する側壁を有する、請求項１４に記載の窒化物半導体積層構造。
【請求項１６】
前記第２層の前記側面に形成され、前記第２層とは伝導特性の異なる領域である第４層をさらに含む、請求項１４または１５に記載の窒化物半導体積層構造。
【請求項１７】
前記第１層を支持する基板をさらに含み、
前記第１層は、前記基板の上に形成された下層と、前記下層の上に形成され、前記下層より不純物濃度の低い上層と、を有する、請求項１４〜１６のいずれか一項に記載の窒化物半導体積層構造。
【請求項１８】
請求項１４〜１７に記載の窒化物半導体積層構造からなる窒化物半導体積層構造部と、
前記第３層の側壁に接するように形成されたゲート絶縁膜と、
前記ゲート絶縁膜に接するように形成されたゲート電極と、を含む、窒化物半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、III族窒化物半導体を用いた窒化物半導体積層構造およびその形成方法、ならびにその窒化物半導体積層構造を備える窒化物半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、パワーアンプ回路、電源回路、モータ駆動回路などには、シリコン半導体を用いたパワーデバイスが用いられている。
しかし、シリコン半導体の理論限界から、シリコンデバイスの高耐圧化、低抵抗化および高速化は限界に達しつつあり、市場の要求に応えることが困難になりつつある。
そこで、高耐圧、高温動作、大電流密度、高速スイッチングおよび低オン抵抗といった特徴を有するＧａＮデバイスの開発が検討されている（たとえば、非特許文献１参照）。
【非特許文献１】大久保聡著、「もう光るだけじゃない  機器の進化の裏にＧａＮ」、２００６年６月５日、日経エレクトロニクス、ｐ．５１−６０
【非特許文献２】K.Hiramatsu et al.,Proceedings(Part A)on ICNS'99(Montpellier,France,July 5 to 9,1999),P.535,1999.
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、これまでに提案されているＧａＮデバイスは、いずれも、基板表面に沿ってソース、ゲートおよびドレインが配列した横型構造となっており、大電流が必要なパワーデバイスには必ずしも適さず、また、耐圧も不足する。さらに、パワーデバイスにおいて必須ともいえるノーマリオフ動作の実現が必ずしも容易ではないという問題がある。
また、窒化物半導体においては、ｐ型半導体の作製が比較的困難であることや、インプランテーションによるｐ型半導体の作製が十分なレベルでできていないことなど、作製上の問題がある。
【０００４】
そこで、この発明の目的は、パワーデバイスなどへの適用に適したIII族窒化物半導体を用いた窒化物半導体積層構造およびその形成方法を提供することにある。
また、この発明の別の目的は、上記した形成方法により形成される窒化物半導体積層構造部を有する窒化物半導体素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するための請求項１記載の発明は、III族窒化物半導体からなる、ｎ型またはｉ型の第１層を成長させる第１層成長工程と、前記第１層の成長主面の一部に、III族窒化物半導体の成長を抑制する成長抑制領域を形成する成長抑制領域形成工程と、前記成長抑制領域から露出する前記第１層の上に、III族窒化物半導体からなる、ｐ型不純物を含む第２層を成長させる第２層成長工程と、前記第２層上に、III族窒化物半導体からなる、ｎ型またはｉ型の第３層を成長させる第３層成長工程と、を含む、窒化物半導体積層構造の形成方法である。
【０００６】
この方法によれば、第１層の成長主面に成長抑制領域が形成されるので、この成長抑制領域から露出する第１層の上に、第２および第３層を成長させて窒化物半導体積層構造を形成することによって、この窒化物半導体積層構造に対してエッチングなどのプロセス工程をすることなく、縦型のｎｐｎ構造やチャネル部分が形成される。エッチングなどのプロセス工程が行なわれないため、チャネル部分にダメージが入ることない。そのため、この形成方法を利用すれば、良好なＭＩＳ（Metal Insulator Semiconductor）界面またはＭＯＳ（Metal Oxide Semiconductor）界面を有するトランジスタを作製することができ、良好なパワーデバイスを実現することができる。
【０００７】
また、技術的に十分なレベルではないインプランテーションを使用することなく、ｎｐｎ構造を形成することができる。さらに、第１、第２および第３層が結晶成長によって形成されるので、その層厚制御についてはｎｍオーダーの制御が可能となる。
なお、III族窒化物半導体とは、III族元素と窒素とを化合させた半導体であり、一般には、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）と表すことができ、代表例としては、たとえば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム・ガリウム（ＡｌＧａＮ）などが挙げられ、これらの２元、３元の混晶も含まれる。
【０００８】
また、第１および第３層をｎ型にするには、たとえば、これらの層の形成時に、シラン（ＳｉＨ4）やＨ2Ｏなどを供給することによって、ＳｉまたはＯなどを不純物としてドーピングすればよい。また、第２層をｐ型にするには、たとえば、エチルシクロペンタジエニルマグネシウム（ＥｔＣｐ2Ｍｇ）を供給することによって、ｐ型不純物であるＭｇをドーピングすればよい。
【０００９】
また、第１、第２および第３層は、III族窒化物半導体からなる層であれば、たとえば、組成や不純物濃度の異なる半導体層が２層以上積層されて構成される層であってもよい。
また、請求項２記載の発明は、前記第１層成長工程は、前記成長抑制領域形成工程の前に下層を成長させる下層成長工程と、前記成長抑制領域形成工程の後、前記成長抑制領域から露出する下層から、上層をさらに成長させて前記第１層を形成する上層成長工程を含み、前記第２層成長工程は、前記上層の上に、前記第２層を成長させる工程を含む、請求項１に記載の窒化物半導体積層構造の形成方法である。
【００１０】
第１層を上層と下層とに分けて成長させることにより、上層の不純物濃度と下層の不純物濃度とを異なる不純物濃度にすることができる。そのため、トランジスタの耐圧を容易に制御することができる。また、ゲート絶縁膜を形成する場合に、ゲート絶縁膜を第１層に対向して配置することができ、ｎチャネル端に抵抗層ができることを防止することができる。
【００１１】
また、請求項３記載の発明は、前記第２および第３層成長工程は、前記成長主面に平行な面および前記成長主面に対して傾斜した面を成長面として、前記第２および第３層を成長させる工程を含み、前記成長主面に平行な面の成長速度が、前記成長主面に対して傾斜した面の成長速度より大きい、請求項１または２に記載の窒化物半導体積層構造の形成方法である。
【００１２】
この方法によれば、第２層における成長主面に対して傾斜した面を覆う、第３層の壁の層厚が小さくなるので、この壁に接する第２層の面付近の領域がチャネル部分となる。そのため、第３層の壁に接するようにゲート絶縁膜を形成した場合においては、チャネル部分のゲート絶縁膜に接する部分の層厚が小さくなるので、トランジスタがノーマリオンになることを防止することができ、所望のノーマリオフデバイスを作製することができる。
【００１３】
また、請求項４記載の発明は、前記上層成長工程は、前記成長主面に平行な面および前記成長主面に対して傾斜した面を成長面として、前記上層を成長させる工程を含み、前記成長主面に平行な面の成長速度が、前記成長主面に対して傾斜した面の成長速度より大きい、請求項２または３に記載の窒化物半導体積層構造の形成方法である。
この方法によれば、上層が、下層の成長主面に平行な面および成長主面に対して傾斜した面を成長面として成長するので、この上層の上に成長する第２、第３層も、上層と同様に成長する。そのため、上層は、第２層および第３層によって被覆される。その結果、第３層の、下層の成長主面に対して傾斜した面に接するようにゲート絶縁膜を形成した場合においては、ゲート絶縁膜やゲート電極が、第２層に被覆された上層まで覆う構成となるので、理想的なトランジスタ動作が可能となる。
【００１４】
また、請求項５記載の発明は、前記成長抑制領域形成工程は、前記成長主面に、前記第１層の一部を露出させる開口部を有するマスクを形成するマスク形成工程を含み、前記第２層成長工程は、前記開口部から露出する前記第１層の上に、前記第２層を成長させる工程を含む、請求項１〜４のいずれか一項に記載の窒化物半導体積層構造の形成方法である。
【００１５】
この方法によれば、公知のリソグラフィー技術およびプロセス工程を用いて成長抑制領域を高精度に作製することができる。そして、このマスクの開口部のみからIII族窒化物半導体が結晶成長するので、その条件によって縦型のｎｐｎ構造を形成することができる。なお、マスクとしては、たとえば、種々の絶縁膜や半導体を適用することができる。
また、請求項６記載の発明は、前記マスクが、酸化物、窒化物または酸化窒化物からなる絶縁膜を含む、請求項５に記載の窒化物半導体積層構造の形成方法である。
【００１６】
この方法によれば、マスク材料として、ＳｉＯ2、ＳｉxＮy、ＳｉＯＮなどの酸化物、窒化物、酸化窒化物が用いられるので、第１層上に成長させた第２層にクラック（亀裂）が入ることを抑制するなど、応力の制御ができる。また、リソグラフィー技術やエッチング技術によって、比較的簡単にマスクを形成することができる。
また、請求項７記載の発明は、前記マスク形成工程は、前記マスクをｍ軸またはａ軸に平行な方向に形成する工程を含む、請求項５または６に記載の窒化物半導体積層構造の形成方法である。
【００１７】
この方法によれば、マスクをｍ軸またはａ軸に平行な方向に形成することによって、結晶成長によって形成される窒化物半導体積層構造を、ｍ軸またはａ軸に沿ったストライプ構造という、対称性の高い構造にすることができる。また、結晶成長によって生じる結晶表面の対称性も高くすることができるため、結晶表面を容易に制御することができる。
また、請求項８記載の発明は、前記成長主面がｃ面である、請求項１〜７のいずれか一項に記載の窒化物半導体積層構造の形成方法である。
【００１８】
この方法によれば、III族窒化物半導体の結晶成長主面がｃ面であるので、III族窒化物半導体の結晶品質を高めることができると共に、その対称性から、結晶成長によって形成される窒化物半導体積層構造の形状を制御し易い。
また、請求項９記載の発明は、前記第３層成長工程後、前記第２層における前記成長主面に対して傾斜した面に、前記第２層とは伝導特性の異なる領域である第４層を形成する工程を含む、請求項３〜８のいずれか一項に記載の窒化物半導体積層構造の形成方法である。
【００１９】
この方法によれば、第２層の、第１層の成長主面に対して傾斜した面に第４層が形成されるため、この第４層の不純物濃度や伝導特性を制御することによって、トランジスタの抵抗、耐圧、リークなどを容易に制御することができる。
また、請求項１０記載の発明は、請求項１〜９に記載の窒化物半導体積層構造の形成方法によって、前記成長主面に平行な面および前記成長主面に対して傾斜した面を備える前記第２および第３層を有する、窒化物半導体積層構造部を形成する工程と、前記第３層における前記成長主面に対して傾斜した面に接するようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜に接するようにゲート電極を形成するゲート電極形成工程と、を含む、窒化物半導体素子の製造方法である。
【００２０】
この方法によれば、上述した窒化物半導体積層構造を有するトランジスタを得ることができる。より具体的には、第３層における成長主面に対して傾斜した面に接するようにゲート絶縁膜が形成され、また、このゲート絶縁膜に接するようにゲート電極が形成される。これによって、得られるトランジスタは、ＭＩＳ（Metal Insulator Semiconductor）構造またはＭＯＳ（Metal Oxide Semiconductor）構造となる。そのため、窒化物半導体積層構造のｎｐｎ構造部分にチャネルが形成され、ノーマリオフのトランジスタが実現される。なお、ゲート絶縁膜としては、たとえば、酸化物または窒化物を適用することができ、たとえば、酸化シリコン（ＳｉＯ2）、酸化ガリウム（Ｇａ2Ｏ3）、酸化マグネシウム（ＭｇＯ）、酸化スカンジウム（Ｓｃ2Ｏ3）、窒化シリコン（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）、シリコン酸窒化物（ＳｉＯＮ）などを適用することができる。
【００２１】
また、請求項１１記載の発明は、前記第１層形成工程は、基板の上に前記第１層を形成する工程を含み、前記基板を除去する基板除去工程と、前記基板を除去することによって露出した前記第１層の表面に第１電極を形成する第１電極形成工程と、を含む、請求項１０に記載の窒化物半導体素子の製造方法である。
この方法によれば、基板の除去によって、第１層が露出する。そのため、この露出した表面に第１電極を形成することによって、第１電極を第１層と電気的に接続することができる。これによって、第１層の縦方向に電流を流せることができるので、トランジスタの低抵抗化を達成することができる。
【００２２】
なお、基板の材料としては、たとえば、窒化ガリウム（ＧａＮ）、炭化シリコン（ＳｉＣ）、シリコン（Ｓｉ）、酸化亜鉛（ＺｎＯ）、ガリウムヒ素（ＧａＡｓ）、サファイアなどを例示でき、この方法では、基板を除去した上で第１電極を形成するので、絶縁性の基板（たとえばサファイア基板）を適用することができる。また、基板の面方位は、ｃ面（０００１）、ａ面（１１−２０）、ｍ面（１０-１０）、ｒ面（１−１０２）など、結晶成長するIII族窒化物半導体の種類に応じて選択される。
【００２３】
また、請求項１２記載の発明は、前記基板は、導電性を有する導電性基板を含み、前記導電性基板の、前記窒化物半導体積層構造部が形成されている側とは反対側の表面に第１電極を形成する工程を含む、請求項１１に記載の窒化物半導体素子の製造方法である。
この方法によれば、基板に導電性基板（たとえば、ＧａＮ、ＳｉＣ、Ｓｉなど）を使用した場合には、導電性基板の、窒化物半導体積層構造部が形成されている側とは反対側の表面に第１電極を形成することができる。これによって、第１電極をドレイン電極とし、第３層にソース電極を形成すれば、これらの電極が、第３層および導電性基板を挟んで対向する形態になることから、完全縦型デバイスが実現され、低抵抗、高耐圧が可能となる。なお、第１電極をソース電極とし、第３層にドレイン電極を形成した場合も同様の効果が得られる。
【００２４】
また、請求項１３に記載されているように、前記第３層に直接的または間接的に、電気的に接続されるように、第２電極を形成してもよい。たとえば、第１電極としてドレイン電極を形成した場合には、第２電極として、好ましくはソース電極となる。
また、請求項１４記載の発明は、III族窒化物半導体からなる、ｎ型またはｉ型の第１層と、前記第１層上に積層され、上面および側面を有する、III族窒化物半導体からなる、ｐ型不純物を含む第２層と、前記第２層上に積層され、前記第２層の上面に接する上壁および前記第２層の側面に接する側壁を有する、III族窒化物半導体からなる、ｎ型またはｉ型の第３層と、を含み、前記第３層の側壁が前記第３層の上壁より薄く形成されている、窒化物半導体積層構造である。
【００２５】
この構成によれば、第１、第２および第３層がこの順に積層されている。そして、たとえば、第３層の側壁に接するようにゲート絶縁膜を設け、このゲート絶縁膜に接するようにゲート電極を設けてＭＩＳ（Metal Insulator Semiconductor）構造またはＭＯＳ（Metal Oxide Semiconductor）構造にすることによって、第２層の側面付近の領域がチャネル部分となる。この場合において、第３層の側壁が第３層の上壁より薄く形成されているので、トランジスタがノーマリオンになることを防止することができ、所望のノーマリオフデバイスを作製することができる。
【００２６】
また、請求項１５記載の発明に記載されているように、前記第１層が、上面および側面を有し、前記第２層が、前記第１層の上面に接し、前記第２層の上面を構成する上壁および前記第１層の側面に接し、前記第２層の側面を構成する側壁を有していてもよい。
また、請求項１６記載の発明は、前記第２層の前記側面に形成され、前記第２層とは伝導特性の異なる領域である第４層をさらに含む、請求項１４または１５に記載の窒化物半導体積層構造である。この構成によれば、この第４層の不純物濃度や伝導特性を制御することによって、トランジスタの抵抗、耐圧、リークなどを制御することができる。
【００２７】
また、請求項１７記載の発明は、前記第１層を支持する基板をさらに含み、前記第１層は、前記基板の上に形成された下層と、前記下層の上に形成され、前記下層より不純物濃度の低い上層と、を有する、請求項１４〜１６のいずれか一項に記載の窒化物半導体積層構造である。
この構成によれば、たとえば、基板の、第１、第２および第３層が形成されている側において、第１層（下層）に電気的に接続されるようにドレイン電極が形成され、第３層に電気的に接続されるようにソース電極が形成されたトランジスタとした場合、第１層における上層の低不純物濃度によって高耐圧を実現しつつ、下層の不純物濃度が高く低抵抗であるため、ドレイン電流をトランジスタの横方向に効率よく流すことができる。
【００２８】
さらに、請求項１８記載の発明は、請求項１４〜１７に記載の窒化物半導体積層構造からなる窒化物半導体積層構造部と、前記第３層の側壁に接するように形成されたゲート絶縁膜と、前記ゲート絶縁膜に接するように形成されたゲート電極と、を含む、窒化物半導体素子である。これにより、ＭＩＳ（Metal Insulator Semiconductor）構造またはＭＯＳ（Metal Oxide Semiconductor）構造に形成された、請求項１４〜１７の窒化物半導体積層構造を有する窒化物半導体素子を実現することができる。
【発明を実施するための最良の形態】
【００２９】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係る電界効果トランジスタの構造を説明するための図解的な断面図である。この図１において、矢印で示したｃ，ｍおよびａは、それぞれｃ軸方向、ｍ軸方向およびａ軸方向を示している。
この電界効果トランジスタ（窒化物半導体素子）は、基板１と、この基板１の上に成長させられたＧａＮ化合物半導体層からなる窒化物半導体積層構造部２とを備えている。
【００３０】
基板１としては、たとえば、ＧａＮ基板、ＺｎＯ基板、Ｓｉ基板、ＧａＡｓ基板、ＳｉＣ基板などの導電性基板を適用することができ、この実施形態では、導電性の６Ｈ−ＳｉＣ基板が用いられている。また、基板１の成長主面１ａの面方位としては、たとえば、ｃ面（０００１）、ａ面（１１−２０）、ｍ面（１０-１０）、ｒ面（１−１０２）などがあるが、これらの面方位は、この成長主面１ａから結晶成長させられるIII族窒化物半導体の種類に応じて選択される。なお、この実施形態では、成長主面１ａはｃ面（０００１）である。
【００３１】
窒化物半導体積層構造部２は、基板１の成長主面１ａ上に成長させられたｎ型ＡｌＧａＮ層６と、このｎ型ＡｌＧａＮ層６の上に成長させられたｎ型ＧａＮ層７と、このｎ型ＧａＮ層７の上に形成され、このｎ型ＧａＮ層７の一部を露出させる複数の開口部９（図１では２つ）を有する絶縁膜マスク８（マスク）と、を備えている。なお、この実施形態では、ｎ型ＡｌＧａＮ層６およびｎ型ＧａＮ層７が、この発明の「下層」に相当する。
【００３２】
ｎ型ＡｌＧａＮ層６は、たとえばＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表されるIII族窒化物半導体系化合物の一例であり、基板１に積層されるバッファ層としての機能を有しており、基板１の上に、いわゆる選択横方向エピタキシャル成長（ＥＬＯ：Epitaxially Lateral Overgrowth）によって形成されている。また、ｎ型ＡｌＧａＮ層６には、この実施形態のように、ドーパントが含まれていてもよいし、含まれていなくてもよい。このｎ型ＡｌＧａＮ層６を基板１の上に積層することにより、ｎ型ＡｌＧａＮ層６の上にｎ型ＧａＮ層７を良好に成長させることができる。また、基板１にＳｉＣ基板を適用する場合には、ｎ型ＡｌＧａＮ層６の層厚は、たとえば数ｎｍである。
【００３３】
ｎ型ＧａＮ層７も、ｎ型ＡｌＧａＮ層６と同様に、たとえばＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表されるIII族窒化物半導体系化合物の一例であり、ｎ型ＡｌＧａＮ層６の上に、ＥＬＯによって形成されている。
絶縁膜マスク８は、ｍ軸方向に延びる複数本（図１では３本）のストライプ形状に形成されており、この絶縁膜マスク８で覆われたｎ型ＧａＮ層７の成長主面の領域が、この発明でいう成長抑制領域となる。また、絶縁膜マスク８としては、酸化物、窒化物または酸化窒化物を適用することができ、たとえば、酸化シリコン（ＳｉＯ2）、酸化ガリウム（Ｇａ2Ｏ3）、酸化マグネシウム（ＭｇＯ）、酸化スカンジウム（Ｓｃ2Ｏ3）、窒化シリコン（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）などを適用することができる。これらの材料のうち、この実施形態では、酸化シリコン（ＳｉＯ2）が用いられている。絶縁膜マスク８として、酸化物、窒化物または酸化窒化物を用いれば、後述するｎ型ＧａＮ層３を成長させたときに、このｎ型ＧａＮ層３にクラック（亀裂）が入ることを抑制するなど、応力の制御ができる。また、リソグラフィー技術やエッチング技術によって、比較的に簡単に絶縁膜マスク８を形成することができる。また、絶縁膜マスク８の膜厚は、この実施形態では、数ｎｍ〜数１００ｎｍである。なお、この膜厚は、開口部９の開口面積や後述するｎ型ＧａＮ層３の層厚によって、最適な値に変更されることが好ましい。また、開口部９の開口幅（ａ軸方向の幅）は、たとえば数μｍ〜数１０μｍである。
【００３４】
窒化物半導体積層構造部２は、ｎ型ＧａＮ層３（上層）と、ｐ型ＧａＮ層４（第２層）と、ｎ型ＧａＮ層５（第３層）とからなるメサ状積層部１５をさらに備えている。
メサ状積層部１５は、絶縁膜マスク８の開口部９から、絶縁膜マスク８における開口部９の周縁部に至る領域に、基板１の成長主面１ａに平行な面（ｃ面）を上面とし、成長主面１ａに対して傾斜した面を側面とする、断面台形状に形成されている。つまり、メサ状積層部１５は、平面視においては、絶縁膜マスク８と同様に、ｍ軸方向に延びる複数本（図１では２本）のストライプ形状に形成されており、互いに隣接するメサ状積層部１５の間には、断面逆台形状のトレンチ１４が形成されている。なお、成長主面１ａ（ｃ面）に対して傾斜した面とは、たとえば、（１０-１３）、（１０-１１）、（１１-２２）などのセミポーラ面である。
【００３５】
メサ状積層部１５の構造を具体的に説明すると、メサ状積層部１５は、ｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５が積層された積層構造を有しており、各ＧａＮ層３，４，５は、上述した、メサ状積層部１５の上面（ｃ面）および側面に平行な面を積層界面として、この順に積層されている。
すなわち、ｎ型ＧａＮ層３は、メサ状積層部１５の上面および側面に平行な、上面（ｃ面）および側面を有する、断面台形状に形成されている。
【００３６】
また、ｎ型ＧａＮ層３の上に積層されているｐ型ＧａＮ層４は、ｎ型ＧａＮ層３の上面に接する上壁、およびｎ型ＧａＮ層３の側面に接する側壁を有している。
また、ｐ型ＧａＮ層４の上に積層されているｎ型ＧａＮ層５は、ｐ型ＧａＮ層４の上壁に接する上壁、およびｐ型ＧａＮ層４の側壁に接する側壁を有している。さらに、ｎ型ＧａＮ層５は、この積層構造の最表層を成すので、ｎ型ＧａＮ層５の上面および側面は、メサ状積層部１５の上面および側面を構成している。このように、ｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５からなるｎｐｎ構造が、メサ状積層部１５として形成されているので、図１に示すように、このメサ状積層部１５を覆うようにゲート絶縁膜１０（後述）およびゲート電極１１が形成される場合においては、ゲート絶縁膜１０およびゲート電極１１が、ｐ型ＧａＮ層４に被覆されたｎ型ＧａＮ層３まで覆う構成となるので、理想的なトランジスタ動作が可能となる。
【００３７】
なお、この実施形態において、ｐ型ＧａＮ層４の側壁、すなわち、ｎ型ＧａＮ層３の側面およびｎ型ＧａＮ層５の側壁に挟まれる部分の一部分およびその付近の領域は、ゲート電極１１（後述）に適切なバイアス電圧が与えられることにより、ｎ型ＧａＮ層３、５間を電気的に導通させる反転層（チャネル）が形成されるチャネル領域２０である。
各ＧａＮ層３，４，５も、ｎ型ＡｌＧａＮ層６と同様に、たとえばＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表されるIII族窒化物半導体系化合物の一例である。なお、ｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５は、III族窒化物半導体からなる層であれば、たとえば、組成や不純物濃度の異なる半導体層が２層以上積層されて構成される層であってもよい。
【００３８】
また、ｎ型ＧａＮ層３の層厚は、たとえば０．１μｍ〜２μｍである。また、ｐ型ＧａＮ層４の、上壁の層厚（ｃ軸方向の層厚）は、たとえば０．２μｍ〜１μｍであり、側壁の層厚（ｃ軸に傾斜した方向の層厚）は、たとえば０．０１μｍ〜０．１μｍである。さらに、ｎ型ＧａＮ層５の、上壁の層厚（ｃ軸方向の層厚）はたとえば、０．１μｍ〜１μｍであり、側壁の層厚（ｃ軸に傾斜した方向の層厚）はたとえば、０．０１μｍ〜０．１μｍである。
【００３９】
ｎ型ＧａＮ層５の上面には、ソース電極１２（第２電極）が接触して形成されている。ソース電極１２は、ｎ型ＧａＮ層５と電気的に接続されることになる。また、基板１の裏面（窒化物半導体積層構造部２が形成されていない側の面）には、裏面全域を覆うようにドレイン電極１３（第１電極）が接触して形成されている。ドレイン電極１３は、基板１と電気的に接続されることになり、これによって、ｎ型ＡｌＧａＮ層６およびｎ型ＧａＮ層７を介して、ｎ型ＧａＮ層３と電気的に接続されることになる。
【００４０】
ソース電極１２は、少なくともアルミニウム（Ａｌ）を含む金属で構成することが好ましく、たとえば、チタン−アルミニウム合金（Ｔｉ−Ａｌ合金）で構成することができる。一方、ドレイン電極１３は、少なくとも金（Ａｕ）を含む金属で構成することが好ましく、たとえば、ニッケル−金合金（Ｎｉ−Ａｕ合金）で構成することができる。
また、ｎ型ＧａＮ層５の上面（ソース電極１２形成領域を除く）および側面、ならびに絶縁膜マスク８の上面には、これらの面に接するように、ゲート絶縁膜１０が形成されている。ゲート絶縁膜１０としては、たとえば、酸化物または窒化物を適用することができ、たとえば、酸化シリコン（ＳｉＯ2）、酸化ガリウム（Ｇａ2Ｏ3）、酸化マグネシウム（ＭｇＯ）、酸化スカンジウム（Ｓｃ2Ｏ3）、窒化シリコン（ＳｉＮ）などを適用することができる。これらの材料のうち、この実施形態では、酸化シリコン（ＳｉＯ2）が用いられている。なお、ゲート絶縁膜１０は、上述した材料を、２種以上併用してもよい。たとえば、窒化物半導体積層構造部２の表面に窒化シリコンからなる絶縁膜を形成し、この窒化シリコンの上に酸化シリコンからなる絶縁膜を積層する構成であってもよい。また、ゲート絶縁膜１０の膜厚は、たとえば、５００ｎｍ〜２０００ｎｍである。
【００４１】
そして、トレンチ１４におけるゲート絶縁膜１０の上には、ゲート電極１１が形成されている。ゲート電極１１は、ゲート絶縁膜１０およびｎ型ＧａＮ層５を挟んで、ｐ型ＧａＮ層４の側壁（チャネル部分）に対向している。また、ゲート電極１１としては、たとえば、白金（Ｐｔ）、金（Ａｕ）、ニッケル−金合金（Ｎｉ−Ａｕ合金）などの単体、これらの積層構造、またはこれらが合金化された金属を適用することができる。また、ポリシリコンなどの導電性材料を適用することもできる。
【００４２】
次に上記の電界効果トランジスタの動作について説明する。
ソース電極１２とドレイン電極１３との間には、ドレイン電極１３側が正となるバイアス電圧が与えられる。これにより、ｎ型ＧａＮ層３とｐ型ＧａＮ層４との界面のｐｎ接合には逆方向電圧が与えられ、その結果、ｎ型ＧａＮ層５とｎ型ＧａＮ層３との間、すなわち、ソース−ドレイン間は、遮断状態となる。この状態から、ゲート電極１１に、ｐ型ＧａＮ層４に対して正となる所定の電圧値（ゲート閾値電圧）以上のバイアス電圧を印加すると、ｐ型ＧａＮ層４の側面近傍に電子が誘起されて、反転層が形成される。この反転層を介して、ｎ型ＧａＮ層３とｎ型ＧａＮ層５との間が導通する。こうして、ソース−ドレイン間が導通することになる。なお、このトランジスタの動作時に必要な耐圧は、ｎ型ＧａＮ層３またはｎ型ＧａＮ層７の不純物濃度や層厚を適宜変更することによって制御することができる。
【００４３】
図２Ａ〜図２Ｇは、図１の電界効果トランジスタの製造方法を工程順に示す図解的な断面図である。
この電界効果トランジスタの製造に際しては、まず、導電性の６Ｈ−ＳｉＣからなるウエハ１７を用意する。ウエハ１７は、前述のＳｉＣ基板１を構成するウエハである。このウエハ１７をサセプタの上に配置して、ＭＯＶＰＥ（有機金属気相成長）成長装置の成長室内に搬入する。
【００４４】
次いで、成長室内を真空にした後、キャリヤＨ2ガスを供給しながら、成長室内の温度を１１００℃まで上昇させる。そして、この状態のまま、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、アンモニア（ＮＨ3）、シラン（ＳｉＨ4）のガス供給を追加し、Ａｌ組成が数％になるｎ型ＡｌＧａＮ層６を、数ｎｍ程度、ウエハ１７（基板１）上に積層する。さらに、ＴＭＡのガス供給を止めて、ｎ型ＡｌＧａＮ層６の上にｎ型ＧａＮ層７を積層する。
【００４５】
この後、ＮＨ3以外のガス供給を止めて、成長室内の温度を室温まで降下させる。その後、すべてのガス供給を止めて、ウエハ１７をＭＯＶＰＥ成長装置の外に取り出す。
こうして、図２Ａに示すように、ｎ型ＡｌＧａＮ層６およびｎ型ＧａＮ層７が積層されたウエハ１７（基板１）が得られる（下層形成工程）。
続いて、図２Ｂに示されるように、ＳｉＯ2からなる絶縁膜マスク８が形成される（成長抑制領域形成工程、マスク形成工程）。この絶縁膜マスク８は、ｍ軸方向に対称な構造をもつストライプ構造となるように形成する。より具体的には、ＳｉＯ2をウエハ１７の全面に、プラズマエンハンスドＣＶＤ法（ＰＥＣＶＤ法）で成膜し、その後、一般的なレジスト工程およびリソグラフィー工程を経てパターニングを施す。そして、そのパターニングしたＳｉＯ2膜を、フルオロカーボン系のプラズマによってドライエッチングする、これによって、ｍ軸方向に対称な構造をもつストライプ構造となる絶縁膜マスク８が形成される。なお、互いに隣接する絶縁膜マスク８の幅、つまり、開口部９の開口幅（ａ軸方向の幅）は、たとえば数μｍ〜数１０μｍであることが好ましい。また、絶縁膜マスク８の膜厚は、数ｎｍ〜数１００ｎｍであり、この膜厚は、開口部９の開口面積やｎ型ＧａＮ層３の層厚によって、最適な値に変更されることが好ましい。絶縁膜マスク８を形成することによって、III族窒化物半導体の成長を抑制する領域を高精度に作製することができる。
【００４６】
次いで、ウエハ１７を、再度ＭＯＶＰＥ成膜装置の成長室内に戻し、ＮＨ3のガス供給をしながら、成長室内の温度を１０００℃〜１１００℃程度まで昇温する。温度が所望の値まで上昇したら、Ｈ2、ＴＭＧおよびＳｉＨ4のガス供給を開始し、ｎ型ＧａＮ層３の成長を開始する。そして、各ガスを供給したまま、ｃ軸方向の層厚が２μｍ程度になるまで成長させる。これによって、絶縁膜マスク８の開口部９から、絶縁膜マスク８における開口部９の周縁部に至る領域にｎ型ＧａＮ層３が形成されて（上層形成工程）、ｎ型の第１層（ｎ型ＡｌＧａＮ層６、ｎ型ＧａＮ層７およびｎ型ＧａＮ層３）が形成される。
【００４７】
その後、ＳｉＨ4のガス供給を止め、今度はエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ2Ｍｇ）のガス供給をし、Ｍｇがドーピングされたｐ型ＧａＮ層４を形成する（第２層形成工程）。ｐ型ＧａＮ層４の層厚は、ｃ軸方向の層厚で０．２μｍ〜１μｍ程度が好ましい。ｐ型ＧａＮ層４の層厚がこの範囲内であると、パンチスルーブレイクダウンを防ぎ、高耐圧を実現するとともに、チャネル抵抗を低くすることが可能である。また、Ｍｇの濃度は、１×１０18ｃｍ-3〜１×１０19ｃｍ-3であることが好ましい。Ｍｇの濃度がこの範囲であれば、比較的低いトランジスタ動作のオン電圧を実現できる。
【００４８】
その後、ＥｔＣｐ2Ｍｇのガス供給を止め、今度はＳｉＨ4を供給し、ｎ型ＧａＮ層５をｃ軸方向に０．５μｍ成長する（第３層形成工程）。こうして、ｐ型ＧａＮ層４の上にｎ型ＧａＮ層５が積層されて、ｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５からなるメサ状積層部１５が得られる共に、窒化物半導体積層構造部２が得られる。また、互いに隣接するメサ状積層部１５の間に形成されたトレンチ１４が得られる。
【００４９】
ここで、各ＧａＮ層３，４，５からなるｍ軸ストライプ（メサ状積層部１５）を形成する場合、各ＧａＮ層３，４，５は、ｃ面に平行な面およびｃ面に対して傾斜した面の両方を成長面として成長する。また、成長する条件としては、ｃ面の成長速度（図２Ｃの矢印Ａで示す速度）／ｃ面に対して傾斜する面の成長速度（図２Ｃの矢印Ｂで示す速度）で示される成長比を大きくするために、低圧高温の条件が好ましい。具体的には、圧力を３００Ｔｏｒｒ以下、より好ましくは、５０〜１００Ｔｏｒｒとし、成長温度（成長室内の温度）を９２５℃〜１０２５℃、より好ましくは、９５０℃〜１０００℃とする。たとえば、圧力を８０Ｔｏｒｒ、成長温度を９５０℃とすることで、成長比を５程度にすることができる（非特許文献２参照）。つまり、ｃ面の成長速度（図２Ｃの矢印Ａで示す速度）が、ｃ面に対して傾斜する面の成長速度（図２Ｃの矢印Ｂで示す速度）の５倍となる。
【００５０】
そのため、ｎ型ＧａＮ層５をｃ軸方向に０．５μｍ成長させれば、ｃ軸に傾斜する方向には０．１μｍ成長する。これにより、ゲート（ゲート絶縁膜１０およびゲート電極１１）およびｐ型ＧａＮ層４の側面に挟まれるｎ型ＧａＮ層５の側壁の層厚が０．１μｍとなるため、トランジスタがオンするゲート電圧が比較的低い数Ｖ程度になり、また、ノーマリオフ動作が実現される。
【００５１】
窒化物半導体積層構造部２が形成された後には、ウエハ１７をＭＯＶＰＥ成長装置の成長室から取り出し、図２Ｄに示されるように、全面にＳｉＯ2からなる絶縁膜１６を成膜する（ゲート絶縁膜形成工程）。具体的には、マグネトロンスパッタ法、ＥＣＲスパッタ法（電子サイクロトロン共鳴成膜法）、ＰＥＣＶＤ法、ＰＬＤ（パルスレーザーデポジション）などの方法で形成することができ、その膜厚は、たとえば５００ｎｍ〜２０００ｎｍ程度にすることが好ましい。なお、この絶縁膜１６は、ゲート絶縁膜１０を構成する絶縁膜である。
【００５２】
その後、リソグラフィー技術を使用して、リフトオフにより、図２Ｅのように、トレンチ１４内にゲート電極１１を形成する。なお、ゲート電極１１としては、上述したように、たとえば、白金（Ｐｔ）、金（Ａｕ）、ニッケル−金合金（Ｎｉ−Ａｕ合金）などの単体、これらの積層構造、またはこれらが合金化された金属を適用することができる。また、ポリシリコンなどの導電性材料を適用することもできる。
【００５３】
さらに、リソグラフィー技術を使用して、図２Ｆに示されるように、絶縁膜１６の一部をｎ型ＧａＮ層５に到達するまでエッチングしてゲート絶縁膜１０を形成し、このエッチングにより露出したｎ型ＧａＮ層５にソース電極１２を形成する（第２電極形成工程）。絶縁膜１６のエッチングは、フルオロカーボン系のプラズマによるドライエッチングが好ましい。また、ソース電極１２の材料としては、Ｔｉ−Ａｌを用いる。なお、このソース電極１２の形成に際しては、必要に応じて、ｎ型ＧａＮ層５の表面からｐ型ＧａＮ層４の層厚途中に達するトレンチを形成し、そのトレンチの底面にｐ型ＧａＮ層４とオーミック接合することができるコンタクト電極を形成してもよい。
【００５４】
次いで、図２Ｇに示されるように、ウエハ１７（基板１）の裏面側にＮｉ−Ａｕからなるドレイン電極１３を形成する（第１電極形成工程）。この電極材料は、ウエハ１７（基板１）の材質によって適切なものが選択される。
こうして、図１に示す構造の電界効果トランジスタを得ることができる。
以上のように、この実施形態では、絶縁膜マスク８の開口部９から露出するｎ型ＧａＮ層７上にIII族窒化物半導体を成長させて、ｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５からなるメサ状積層部１５が形成される。そのため、たとえば、ｎ型ＧａＮ層７の全面にIII族窒化物半導体を成長させて、ｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５を形成した後、エッチングなどのプロセス工程を行なうことによってメサ状積層部１５を作製する場合などと比較して、ｐ型ＧａＮ層４の側壁（チャネル部分）にダメージが入ることない。その結果、良好なＭＩＳ（Metal Insulator Semiconductor）界面またはＭＯＳ（Metal Oxide Semiconductor）界面を有するトランジスタを実現することができる。つまり、良好なパワーデバイスを実現することができる。また、技術的に十分なレベルではないインプランテーションを使用することなく、縦型のｎｐｎ構造を形成することができる。
【００５５】
さらに、ｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５が結晶成長によって形成されるので、その層厚制御については、圧力・温度の条件を適宜変更することによって、ｎｍオーダーの制御が可能となる。そのため、チャネル領域２０に対向するｎ型ＧａＮ５の側壁の層厚を小さくするように制御することによって、チャネル領域２０に対向するゲート絶縁膜１０に接する部分の層厚が小さくなる。その結果、トランジスタがノーマリオンになることを防止することができ、所望のノーマリオフデバイスを作製することができる。
【００５６】
また、ｎ型ＧａＮ層５の上にソース電極１２が形成され、基板１の裏面にドレイン電極１３が形成され、ゲート部（ゲート絶縁膜１０およびゲート電極１１に対向する部分）にｎｐｎ構造があることから、完全縦型デバイスが実現され、ノーマリオフ動作を可能にする。さらに、耐圧や抵抗は窒化物半導体の物性値よりＳｉを大幅に凌駕する特性を示し、これまで実現されなかった新規のパワースイッチングデバイスを提供することができる。
【００５７】
また、ＭＯＶＰＥ法（有機金属気相成長法）によって、図１に示したようなトレンチゲート構造の電界効果トランジスタを形成できることは、ＧａＮ系特有の利点である。
以上、この発明の実施形態について説明したが、この発明はさらに他の実施形態で実施することもできる。
たとえば、上述の実施形態では、ドレイン電極１３は、基板１の裏面全域を覆うように、基板１を隔ててソース電極１２の反対側に形成されていたが、図３に示すように、ゲート絶縁膜１０の表面から絶縁膜マスク８を貫通してｎ型ＧａＮ層７に達するトレンチ２１を形成し、このトレンチ２１内において、ｎ型ＧａＮ層７と電気的に接続されるようにドレイン電極１３を形成することによって、ソース電極１２と同じ側に形成されてもよい。これにより、ドレイン電極１３は、ｎ型ＧａＮ層７を介してｎ型ＧａＮ層３と導通することとなる。なお、このとき、ｎ型ＧａＮ層７の不純物濃度は、ｎ型ＧａＮ層３の不純物濃度より高いことが好ましい。ｎ型ＧａＮ層７の不純物濃度を高くすることによってｎ型ＧａＮ層７を低抵抗化することができるので、ドレイン電流をトランジスタの横方向（図３における矢印ＩDの方向）に効率よく流すことができる。
【００５８】
また、たとえば、ゲート絶縁膜１０の形成時において、ｐ型ＧａＮ層４の側面付近の領域を、Ａｒ+プラズマを照射することにより変質させて、チャネル領域２０の一部を、ｐ型ＧａＮ層４とは異なる伝導特性を有する領域（第４層）としてもよい。このとき、その領域（第４層）の不純物濃度や伝導特性を制御することによって、トランジスタの抵抗、耐圧、リークなどを容易に制御することができる。なお、ｐ型ＧａＮ層４とは異なる伝導特性を有する半導体としては、たとえば、ｐ型ＧａＮ層４のアクセプタ濃度より低いアクセプタ濃度を有するｐ-型半導体、ｎ型半導体、ｉ型半導体、ｎ型およびｐ型の不純物を含む半導体などを例示できる。
【００５９】
また、上述の実施形態では、メサ状積層部１５は、ｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５の３層構造により形成されるとしたが、ｎ型ＧａＮ層３を形成せずに、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５からなる２層構造であってもよい。この場合、ｐ型ＧａＮ層４は、ｎ型ＧａＮ層７の上に形成されることになるので、これによってもｎｐｎ構造が構成され、トランジスタ動作が可能である。
【００６０】
たとえば、上述の実施形態では、ＧａＮからなるIII族窒化物半導体積層構造（窒化物半導体積層構造部２）の例を示したが、III族窒化物半導体の組成はＧａＮに限るものではなく、ＧａＮ以外の組成のものにも適用できる。また、ｎ型ＧａＮ層３およびｎ型ＧａＮ層５は、ｎ型窒化物半導体に限るものではなく、不純物をほとんど含んでいないｉ型の窒化物半導体として構成してもよい。
【００６１】
また、上述の実施形態では、ガリウム供給原料としてＴＭＧを用いたが、たとえばトリエチルガリウム（ＴＥＧ）を用いることもできる。また、窒素供給原料としては、ＮＨ3を用いたが、たとえばヒドラジン（Ｎ2Ｈ4）を用いることもできる。
また、上述の実施形態では、メサ状積層部１５は、ｍ軸方向にストライプ形状に形成されるとしたが、そのような形状に限るものではなく、たとえば、ａ軸方向に沿ったストライプ形状や、基板１を上部から見て、６角形のものなど、任意のものが可能である。
【００６２】
また、上述の実施形態では、ｃ面を結晶成長主面としてIII族窒化物半導体層を成長させたが、たとえば、ａ面（１１−２０）、ｍ面（１０-１０）、ｒ面（１−１０２）などのｃ面と異なる面を成長主面としても、異方的に成長させることができる。成長面の角度は、成長条件などで制御して、所望の形状にすることが可能である。
また、上述の実施形態では、基板１としてＳｉＣからなる導電性基板を適用したが、たとえば、サファイアなどからなる絶縁性基板を適用することもできる。その場合には、電界効果トランジスタの製造工程において、基板１を、たとえば、レーザリフトオフ法、ＣＭＰ（化学的機械的研磨）処理、エッチング処理などの方法によって除去し（基板除去工程）、この除去によって露出したｎ型ＡｌＧａＮ層６の表面全域を覆うように、ドレイン電極１３を形成すればよい。
【００６３】
また、上述の実施形態では、ソース電極１２をｎ型ＧａＮ層５に接触するように、ドレイン電極１３を基板１に接触するように形成したが、ソース電極１２とドレイン電極１３との配置位置を入れ替えた構成にしてもよい。
【図面の簡単な説明】
【００６４】
【図１】この発明の第１の実施形態に係る電界効果トランジスタの構造を説明するための図解的な断面図である。
【図２Ａ】図１の電界効果トランジスタの製造方法を工程順に示す図解的な断面図である。
【図２Ｂ】図１の電界効果トランジスタの製造方法を工程順に示す図解的な断面図であって、図２Ａの次の工程を示す図である。
【図２Ｃ】図１の電界効果トランジスタの製造方法を工程順に示す図解的な断面図であって、図２Ｂの次の工程を示す図である。
【図２Ｄ】図１の電界効果トランジスタの製造方法を工程順に示す図解的な断面図であって、図２Ｃの次の工程を示す図である。
【図２Ｅ】図１の電界効果トランジスタの製造方法を工程順に示す図解的な断面図であって、図２Ｄの次の工程を示す図である。
【図２Ｆ】図１の電界効果トランジスタの製造方法を工程順に示す図解的な断面図であって、図２Ｅの次の工程を示す図である。
【図２Ｇ】図１の電界効果トランジスタの製造方法を工程順に示す図解的な断面図であって、図２Ｆの次の工程を示す図である。
【図３】この発明の第２の実施形態に係る電界効果トランジスタの構造を説明するための図解的な断面図である。
【符号の説明】
【００６５】
１    基板
２    窒化物半導体積層構造部
３    ｎ型ＧａＮ層
４    ｐ型ＧａＮ層
５    ｎ型ＧａＮ層
６    ｎ型ＡｌＧａＮ層
７    ｎ型ＧａＮ層
８    絶縁膜マスク
９    開口部
１０  ゲート絶縁膜
１１  ゲート電極
１２  ソース電極
１３  ドレイン電極
１５  メサ状積層部
１７  ウエハ
【図１】
2008226907.tif 000003
【図２Ａ】
2008226907.tif 000004
【図２Ｂ】
2008226907.tif 000005
【図２Ｃ】
2008226907.tif 000006
【図２Ｄ】
2008226907.tif 000007
【図２Ｅ】
2008226907.tif 000008
【図２Ｆ】
2008226907.tif 000009
【図２Ｇ】
2008226907.tif 000010
【図３】
2008226907.tif 000011