(57)【要約】【課題】微細パターン転写の精度が良い複製スタンパおよびその製造方法を提供することを可能にする。【解決手段】表面に凹凸形状を有する原盤の凹凸面に第１導電膜を作製する工程と、第１導電膜を元にＮｉ電鋳法により原盤の凹凸形状を転写させたファザースタンパを作成する工程と、ファザースタンパの凹凸形状の表面に第１離型層を形成する工程と、ファザースタンパの第１離型層上に第１プリメッキ層を形成する工程と、Ｎｉ電鋳法によりファザースタンパの第１プリメッキ層上に第１電鋳層を形成する工程と、ファザースタンパから第１電鋳層および第１プリメッキ層を剥離することにより、凹凸形状が反転したマザースタンパを複製する工程と、を備えている。【選択図】図２
2008254413.tif 000002
【特許請求の範囲】
【請求項１】
表面に凹凸形状を有する原盤の凹凸面に第１導電膜を作製する工程と、
前記第１導電膜を元にＮｉ電鋳法により前記原盤の凹凸形状を転写させたファザースタンパを作成する工程と、
前記ファザースタンパの凹凸形状の表面に第１離型層を形成する工程と、
前記ファザースタンパの前記第１離型層上に第１プリメッキ層を形成する工程と、
Ｎｉ電鋳法により前記ファザースタンパの前記第１プリメッキ層上に第１電鋳層を形成する工程と、
前記ファザースタンパから前記第１電鋳層および前記第１プリメッキ層を剥離することにより、凹凸形状が反転したマザースタンパを複製する工程と、
を備えたことを特徴とする複製スタンパの製造方法。
【請求項２】
前記マザースタンパの凹凸形状の表面に第２離型層を形成する工程と、
前記マザースタンパの前記第２離型層上に第２プリメッキ層を形成する工程と、
Ｎｉ電鋳法により前記マザースタンパの前記第２プリメッキ層上に第２電鋳層を形成する工程と、
前記マザースタンパから前記第２電鋳層および前記第２プリメッキ層を剥離することにより、凹凸形状が反転したサンスタンパを複製する工程と、
を更に備えたことを特徴とする請求項１記載の複製スタンパの製造方法。
【請求項３】
前記第１および第２プリメッキ層の形成時の電流密度が０．８Ａ／ｄｍ２以上かつ２Ａ／ｄｍ２以下であることを特徴とする請求項１または２記載の複製スタンパの製造方法。
【請求項４】
前記第１および第２プリメッキ層の形成時のメッキ液温度が４５℃以上であることを特徴とする請求項１乃至３のいずれかに記載の複製スタンパの製造方法。
【請求項５】
前記第１および第２プリメッキ層の厚みが１μｍ以上であることを特徴とする請求項１乃至４のいずれかに記載の複製スタンパの製造方法。
【請求項６】
請求項１乃至５のいずれかに記載の方法によって製造された複製スタンパであって、前記サンスタンパの表面から深さ１μｍ迄の範囲の最大粒径が７００ｎｍ以下であり、かつ平均粒径が７５ｎｍ以下であることを特徴とする複製スタンパ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報記録媒体の製造に関わる射出成形やインプリント技術等のパターンを大量の媒体に転写させる技術に使用される金型となる複製スタンパおよびその製造方法に関する。
【背景技術】
【０００２】
近年、情報記録媒体の記録密度の向上に伴い、媒体に記録されるパターンがより微細化している。多くの場合、情報記録媒体を大量生産する方法として、微細パターンを記録した原盤から金属製のスタンパを転写させ、このスタンパを使用して媒体となる基板にパターンを転写させる手法がとられている。この微細パターンの作製工程においては、約１００ｎｍ以下の凹凸形状を形成する微細加工技術が求められており、これらの微細加工技術として、電子線リソグラフィー（以後、ＥＢ）、集束イオンビームリソグラフィー、ナノインプリントリソグラフィー（以後、ＮＩＬ）等が挙げられる。
【０００３】
ＥＢを用いたスタンパの作製方法としては、まず、ＥＢを用いて、ＥＢレジストが塗布されたＳｉウェハーに所望のパターンを描画する。次に、現像処理を施し、表面に凹凸形状を有する原盤を作製する。その後、スパッタリングを用いて、原盤の凹凸形成面に電鋳材と同じＮｉ導電膜を形成した後、電鋳法を用いて、Ｎｉ電鋳層を作製する。
【０００４】
次に、電鋳層及び導電膜から成るファザースタンパと原盤とを剥離した後、洗浄し、レジスト残渣等の有機物の除去工程を行う。更にファザースタンパからマザースタンパの複製を行う際の離型層を付与する。続いて、Ｎｉ電鋳層を形成し剥離することによってマザースタンパを得る。同様の工程を経てマザースタンパからサンスタンパを複製することができる。ファザースタンパ及びサンスタンパは裏面研磨、打ち抜き等の工程を経て、その後の媒体大量転写のためのスタンパと成る。
【０００５】
ところで、前述したようなガラス原盤やＳｉウェハー上のレジストにパターンニングされた原盤または、そのレジストパターンをマスクとしてエッチング加工された原盤からファザースタンパを作製する際は、原盤自体に導電性が無いために、金属の導電膜をスパッタリングや蒸着、又は無電解メッキ法等により成膜することによりパターン面を覆い、その導電膜を種に電鋳法により金属金型のスタンパを作製するため、事実上は原盤の微細パターンを転写するのは電鋳では無く、導電膜の作製時に行われていることになる。このため、導電膜の成膜時に微細パターンに沿って綺麗に成膜すれば、ファザースタンパでは原盤の形状を忠実に転写することができる。
【０００６】
しかし、ファザースタンパを元にマザースタンパ、更にはサンスタンパ、というようにスタンパを複製する場合には、原盤の代わりとして電鋳された金属製のファザースタンパやマザースタンパを使用することになる。この場合、母体に導電性があるため導電膜を必要とせず、パターンの転写を電鋳工程で行うことになる。このように母体自体が導電体の上に電鋳する場合と、非導電性の母体上に数十ｎｍの厚さの薄い導電膜を種に電鋳する場合では、電鋳初期における電流密度のかけ方に、図６に示すような違いがある。
【０００７】
図７（ａ）に示すように導電膜を用いた原盤からの電鋳の場合、電鋳時の応力により薄い導電膜が破損（歪み・破け）しないように急激な電流の上昇を抑えるために、電鋳初期は低電流でプリメッキし導電膜がある程度の厚みまで成長してから所望の高電流値に上げて電鋳する（図６（ａ）参照）、または、数分間かけて０アンペアから所望の高電流値まで徐々に上げる（図６（ｂ）参照）、更にはそれらの融合（図６（ｃ）参照）、という手段を用いる。
【０００８】
図７（ｂ）に示すように電鋳スタンパからの複製電鋳の場合、導電膜の破損等の心配が無いためプリメッキ等の必要は無く、急激に所望の高電流値まで上昇させることにより、高スループットでの電鋳が可能である（図６（ｄ）、６（ｅ）参照）。
【０００９】
ところが、前述した様にＥＢによる微細加工のようにパターンがナノメートルオーダーのサイズになると電鋳法によるスタンパの複製では微細パターンを忠実に複製出来ない。これは以下に記す理由からである。複製電鋳後のスタンパ同士の剥離を可能にするために、母体表面を酸化膜処理等によりパッシベーションされている。よって母体の表面は不導体に近い状態になっており、電気抵抗が高く導電性が悪くなっている。しかし、完全な不導体ではなく電流が流れるため、電鋳自体は可能であるが、ファザースタンパの電鋳のように導電膜を種として、膜厚を成長させるのでは無く、導電性の悪いパッシベーション膜上に電着されることになるため、微細パターンの隅には電着することが困難になる（図７（ｂ）参照）。
【００１０】
この問題を解決するために、ファザースタンパの作製と同様に、導電膜を離型層上に成膜して電鋳する手法も、一般的に行われている。しかし、原盤と比較すると応力状態やエッジ形状が不定形な電鋳物であるスタンパを用いての成膜工程が増えるため、ダスト発生の可能性が非常に高くなる。複製を繰り返す度にダスト発生の危険性が増すため、非常に問題があった。
【００１１】
一方、マザースタンパからサンスタンパを複製する時のめっき工程の初期電流密度をマスタースタンパ（またはファザースタンパ）からマザースタンパを複製する時の初期電流密度（０．０８Ａ／ｄｍ２）の５倍以上１０倍以下とする複製用スタンパの製造方法が提案されている（例えば、特許文献１参照）。この製造方法では凸形状のファザースタンパから凹形状のマザースタンパを複製する場合は転写性が良好だが、凹形状のマザースタンパから凸形状のサンスタンパを複製する場合は、Ｎｉを凹溝の先端にまで忠実に析出させるために上記手法を用いている。
【特許文献１】特開平０３−３９２３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は上記事情を考慮してなされたものであって、微細パターン転写の精度が良い複製スタンパおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の第１の態様による複製スタンパの製造方法は、表面に凹凸形状を有する原盤の凹凸面に第１導電膜を作製する工程と、前記第１導電膜を元にＮｉ電鋳法により前記原盤の凹凸形状を転写させたファザースタンパを作成する工程と、前記ファザースタンパの凹凸形状の表面に第１離型層を形成する工程と、前記ファザースタンパの前記第１離型層上に第１プリメッキ層を形成する工程と、Ｎｉ電鋳法により前記ファザースタンパの前記第１プリメッキ層上に第１電鋳層を形成する工程と、前記ファザースタンパから前記第１電鋳層および前記第１プリメッキ層を剥離することにより、凹凸形状が反転したマザースタンパを複製する工程と、を備えたことを特徴とする。
【００１４】
本発明の第２の態様による複製スタンパは、上記製造方法によって製造された複製スタンパであって、前記サンスタンパの表面から深さ１μｍ迄の範囲の最大粒径が７００ｎｍ以下であり、かつ平均粒径が７５ｎｍ以下であることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、微細パターン転写の精度が良い複製スタンパおよびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明の実施形態について図面を参照しながら説明する。また、各図は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際と異なる個所があるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
【００１７】
本発明の一実施形態によるスタンパの製造方法について図１（ａ）乃至図３を参照して説明する。図１（ａ）乃至図３は、本実施形態によるスタンパの製造方法を説明するための断面模式図である。
【００１８】
まず、図１（ａ）に示すように、スピンコート法等を用いて、原盤用基板２上にレジスト層４を塗布し、図１（ｂ）に示すように、ＥＢ描画装置１００を用いて、レジスト層４に所望のパターンを描画する。続いて、図１（ｃ）に示すように、レジスト層４に現像処理を施し、ＥＢ照射箇所が凹部となる凹凸形状のレジストパターン４ａを形成し、原盤２、４ａを作製する。
【００１９】
次に、図１（ｄ）に示すように、スパッタリング法や蒸着法等の真空成膜法又は、無電解メッキ法等を用いて、原盤２、４ａの凹凸形成面をＮｉの導電膜６で被覆する。続いて、図１（ｅ）に示すように、電鋳法等を用いて、原盤２、４ａの凹凸形状を転写して、電鋳層８を作製する。
【００２０】
次に、図１（ｆ）に示すように、端から真空破壊を行い、原盤２、４ａと、電鋳層８および導電膜６からなるファザースタンパ１０と、を剥離する。続いて、図１（ｇ）に示すように、酸素によるエッチング法を用いて、ファザースタンパ１０に付着しているレジスト残渣を除去し、ファザースタンパ１０の凹凸形成面を露出させると共に、酸素エッチングによりファザースタンパ１０の凹凸形成面に離型層としての酸化膜１１が形成されたファザースタンパ１０を得る。
【００２１】
次に、図２（ａ）に示すように、ファザースタンパ１０を母体として、２Ａ／ｄｍ２以下の低電流密度およびその時のメッキ液の温度が４５℃以上でプリメッキを行い、ファザースタンパ１０上に、膜厚が１μｍ以上のプリメッキ層１２を形成する。続いて、図２（ｂ）に示すように、電流密度を上昇させて電鋳層１４を成長させて所望の厚さにする。
【００２２】
次に、図２（ｃ）に示すように、図１（ｆ）に示した場合と同様に、端から真空破壊を行い、ファザースタンパ１０と電鋳層１４とを剥離した後に、離型層１５の形成処理を行い、マザースタンパ１６を得る。その後、図２（ｄ）に示すように、マザースタンパ１６を母体として、図２（ａ）に示した場合と同様に、膜厚が１μｍ以上のプリメッキ層１７を形成する。
【００２３】
次に、図２（ｅ）に示すように、電流密度を上昇させて電鋳層１８を成長させて所望の厚さにする。続いて、図２（ｆ）に示すように、図１（ｆ）に示した場合と同様に、端から真空破壊を行い、マザースタンパ１６と、プリメッキ層１７および電鋳層１８からなるサンスタンパ２０を剥離する。その後、図２（ｇ）に示すように、凹凸面に保護膜２２をスピンコートした後、乾燥させる。その後、図３に示すように、必要に応じて裏面研磨、打ち抜き加工を行うことにより、最終形態のサンスタンパ２０となる。
【００２４】
なお、本実施形態では原盤は、レジスト層４ａと原盤用基板２とを具備していたが、表面に凹凸形状を有する原盤基板のみからなるものであってもよい。原盤基板としては、Ｓｉウェハー等の半導体基板を用いる。レジスト層としては、ＥＢレジスト等を用いる。ファザースタンパ１０の最表面となる導電膜６としては、物理的、機械的強度が強く、腐食や磨耗に対して強く、しかも、電鋳材のＮｉとの融合性を考慮して、Ｎｉを主成分とするものが一般的に使用されている。また、電鋳材は、Ｎｉ或いはこれらの中にＣｏ、Ｓ、ＢもしくはＰを含む金属を用いる。
【００２５】
なお、本実施形態では、電鋳層剥離後のファザースタンパ１０のレジスト残渣除去には酸素プラズマアッシングを行う。この処理により、ファザースタンパ１０上のレジスト残渣が除去されるばかりでは無く、その後の複製に必要な離型層となる酸化膜１１が形成されるため、別途離型層形成工程を必要とせず、工程増加に伴うスタンパの表面汚染の危険が減少し、高品質なスタンパを提供できる。
【００２６】
プリメッキ時の電流密度は、０．８Ａ／ｄｍ２以上かつ２Ａ／ｄｍ２以下であり、この範囲内の電流密度でプリメッキを行うと、パターン転写製および電鋳ニッケルの内部応力の観点から良好な膜が得られる。しかし、０．８Ａ／ｄｍ２よりも低い電流密度で行うと電鋳ニッケルの内部応力が強くなることにより膜に皺がよってしまいパターンの転写製が悪化する。逆に、２Ａ／ｄｍ２以下よりも高い電流密度で行うと結晶粒径が粗くなるためにパターンの転写製が悪化し、プリメッキとしての意味を成さなくなる。
【実施例１】
【００２７】
以下、本発明の実施例１を参照して一実施形態によるスタンパの製造方法をより具体的に説明する。
【００２８】
まず、原盤用基板２として６インチ径のＳｉウェハーを用意し、適宜、レジストとの密着性向上のために、Ｓｉウェハー表面をヘキサメチルジシラザン（ＨＭＤＳ）で処理する。一方、日本ゼオン社製のレジストＺＥＰ−５２０をアニソールで２倍に希釈し、０．２μｍ孔径のメンブランフィルタでろ過し、レジスト溶液を得る。スピンコート法を用いて、Ｓｉウェハー２上に上記レジスト溶液を塗布した後、２００℃で３分間プリベークし、厚さ約８０ｎｍのレジスト層４を形成する（図１（ａ））。
【００２９】
次に、熱電界放射型のＺｒＯ／Ｗからなる電子銃エミッターを有する電子ビーム描画装置１００のステージにＳｉウェハー２を載置し、Ｓｉウェハー２上のレジスト層４に所望のパターンを描画する（図１（ｂ））。描画は、加速電圧５０ｋＶの条件とし、ステージは線速度１．７ｍ／ｓのＣＬＶ（Constant Linear Velocity）で回転させ、適宜、径方向にも移動させる。また、同心円をなすトラック領域を描画する場合は、１回転毎に電子ビームに適宜偏向をかける。なお、描画の際には、所望の信号を、描画装置のステージ駆動系へ送る信号、電子ビームの偏向制御信号等の描画装置を制御するための信号と、同期させて信号源から描画装置に送る。
【００３０】
次に、スピンコータを用いて、Ｓｉウェハー２を５００ｒｐｍで回転させ、現像剤ＺＥＤ−Ｎ５０（日本ゼオン社製）を６０秒間滴下させレジスト層４を現像する。その後、有機溶媒ＺＭＤ−Ｂ（日本ゼオン社製）を９０秒間滴下させリンスを行い、３０００ｒｐｍの高速回転にてスピン乾燥させる。こうして、同心円をなすトラック領域を有し、隣り合うトラック間の距離が２００ｎｍ以下で溝幅が８０ｎｍ以下の凹凸パターン４ａを有する原盤２、４ａを得ることができる（図１（ｃ））。
【００３１】
次に、スパッタリングにより導電膜６を付与するため、原盤２、４ａをチャンバー内に格納し、チャンバー内を８×１０−３Ｐａの真空状態とした後、Ａｒガス雰囲気下、１Ｐａに調整する。ターゲットとしてＮｉを用い、１００ＷのＤＣ(Direct Current)パワーを印加して２．５分間スパッタリングを行い、原盤２、４ａの凹凸形成面に厚さ約２０ｎｍのＮｉ導電膜６を形成する（図１（ｄ））。
【００３２】
次に、スルファミン酸ニッケルメッキ液に浸漬し、８０分間電鋳を行い、厚さ約３００μｍの電鋳層８を形成する（図１（ｅ））。なお、電流プログラムは図６（ｂ）に示すようなもので、電流密度２０Ａ／ｄｍ２まで５分で立ち上げるようにする。電鋳浴条件の一例は、スルファミン酸ニッケル：６００ｇ／Ｌ、ホウ酸：４０ｇ／Ｌ、界面活性剤（ラウリル硫酸ナトリウム）：０．１５ｇ／Ｌ、液の温度：５０℃、ｐＨ：４．０、電流密度
：２０Ａ／ｄｍ２である。
【００３３】
次に、端部から真空破壊を行い、原盤２、４ａから電鋳層８および導電膜６を剥離する（図１（ｆ））。その後、水洗、乾燥した後、酸素プラズマアッシングを用いて、スタンパ１０の表面の導電膜６上に付着したレジスト残渣を除去する。チャンバー内は、酸素ガスを１００ｓｃｃｍで導入し、圧力を４Ｐａに調整する。酸素プラズマアッシングは、１００Ｗのパワーにて１５分間行なう。酸素プラズマアッシングを行うことによりレジストの残渣を除去できるばかりではなく、パターンの表面を酸化皮膜１１で覆うことが出来るため、その後の複製工程の離型層として利用できる。このようにして、原盤２と凹凸形状が反転したファザースタンパ１０ができ上がる（図１（ｇ））。
【００３４】
出来上がったファザースタンパ１０を母体として、上記レジスト原盤と同様に扱い、電鋳による複製を行う。使用する電鋳浴条件は上記同様とし、この時の電流プログラムは図６（ｃ）に示すようなもので、初期電流密度１．０Ａ／ｄｍ２まで、１分で立ち上げ１０分間維持することによって２μｍのプリメッキ層１２を形成する（図２（ａ））。その後、続けて５分で２０Ａ／ｄｍ２まで電流密度を上昇させて、厚さ３００μｍになるまで電鋳を行い、電鋳層１４を形成する（図２（ｂ））。
【００３５】
次に、原盤２からファザースタンパ１０を剥離する場合と同様に、端部から真空破壊を行い、ファザースタンパ１０と、電鋳層１４およびプリメッキ層１２とを剥離する。その後、水洗、乾燥した後、酸素プラズマアッシングを用いて、プリメッキ層１２の表面に離型層となる酸化皮膜１５を形成する（図２（ｃ））。チャンバー内は、酸素ガスを１００ｓｃｃｍで導入し、圧力を４Ｐａに調整する。酸素プラズマアッシングは、１００Ｗのパワーにて３分間行なう。このようにして、ファザースタンパ１０と凹凸形状が反転したマザースタンパ１６が出来上がる。
【００３６】
出来上がったマザースタンパ１６を母体として、ファザースタンパ１０からマザースタンパ１６を複製するときと同様の電鋳浴組成及び電流プログラムで、マザースタンパ１６の凹凸面にプリメッキ層１７および電鋳層１８を形成する（図２（ｄ）、２（ｅ））。
【００３７】
次に、ファザースタンパからマザースタンパを剥離する場合と同様に、マザースタンパ１６と、電鋳層１８およびプリメッキ層１７とを剥離する。その後、水洗、乾燥することにより、マザースタンパ１６と凹凸形状が反転したサンスタンパ２０が出来上がる（図２（ｆ））。
【００３８】
この方法を繰り返すことによって、１枚のファザースタンパから複数枚のマザースタンパ、更に複数枚のサンスタンパを得ることが出来る。サンスタンパの形状はファザーの形状を再現しているので、ファザースタンパと同様に、射出成形やインプリント等、基板にパターンを転写させるための金型スタンパとして使用することができる。
【００３９】
出来上がったファザースタンパ及びサンスタンパは、スピンコータを用いて保護膜溶液であるＳＩＬＩＴＥＣＴ−II（トライレーナーインターナショナル社製）を１００ｒｐｍで回転させながら塗布し、その後５００ｒｐｍで２秒間回転させて一様な膜とする。保護膜２２を塗布されたサンスタンパ２０は６０℃のホットプレートで１５分間乾燥させる。保護膜２２が乾燥したら必要に応じて裏面研磨を行うことで電鋳面を平坦化した後、所望のサイズにトリミングすれば、金型スタンパとして使用することが出来る（図３）。
【実施例２】
【００４０】
マザースタンパ及びサンスタンパの複製電鋳の際の初期電流密度が２．０Ａ／ｄｍ２であること以外は実施例１と同様にしてサンスタンパを作製した。
【比較例】
【００４１】
マザースタンパ及びサンスタンパの複製電鋳の際の電流プログラムが、図６（ｅ）に示すような電流プログラムでプリメッキを行わずに５分で２０Ａ／ｄｍ２まで電流密度を上昇させて作成したこと以外は、実施例１と同様にしてサンスタンパを作製した。
【００４２】
上記実施例１、２及び比較例により作製したサンスタンパのそれぞれのパターンを原子間力顕微鏡（Atomic Force Microscope：ＡＦＭ）にてパターンの形状測定を行ったところ、実施例１、２で作製したサンプルはファザースタンパの凹凸形状を忠実に再現していたが、比較例で作製したサンプルはパターンの荒れが見られ転写性が悪かった。
【００４３】
また、これらのサンプルについて集束イオンビーム加工観察法（Focused Ion Beam-Scanning Ion Microscope：ＦＩＢ−ＳＩＭ）により、構成しているＮｉの粒径解析を行い比較した。観察した部位は、それぞれの表層近傍と、表面から深さ１μｍの部分のパターン表面に平行な断面を出し、ＳＩＭ像を得て粒径解析を行った結果を図４（ａ）乃至図５（ｃ）に示す。解析結果から最小粒径に関してはＳＩＭ像の分解能の制限を受け各サンプル間で有意差は見られなかった（図４（ａ））。しかし、最大粒径と平均粒径には有意差が認められた（図４（ｂ）、４（ｃ））。表層近傍では粒径は各サンプルとも比較的細かく形成されており、平均粒径としては６０ｎｍ程度であったが（図４（ｃ））、最大粒径は実施例１で２７３ｎｍ、実施例２で３７１ｎｍ、比較例で４３８ｎｍであった（図４（ｂ））。また、深さ１μｍにおいては、図５（ｂ）、５（ｃ）に示すように、実施例１では最大粒径が４７６ｎｍ、平均粒径６６ｎｍであり、実施例２では最大粒径が６０８ｎｍ、平均粒径７５ｎｍであった。ところが、比較例で作製されたサンプルは最大粒径が８３２ｎｍ、平均粒径７８ｎｍとなり、粗相が多く見られた。
【００４４】
以上説明したように、本実施例によれば、ファザースタンパからマザースタンパを複製電鋳する時の初期電流密度と、マザースタンパからサンスタンパを複製電鋳する時の初期電流密度の間に違いを設ける必要は無く、双方とも０．８Ａ／ｄｍ２以上かつ２Ａ／ｄｍ２以下の低電流密度、およびその時のメッキ液の温度が４５℃以上でプリメッキする。これにより、パターンを転写させる部分の電鋳Ｎｉの最大粒径が７００ｎｍ以下であり、かつ平均粒径が７５ｎｍ以下になり、きめ細かい電鋳層を形成することが可能になり、その結果、微細パターンの隅まで精密に形状を転写させることができる。１００ｎｍ程度の深さの微細パターンの場合にはプリメッキ層の厚みがパターンの１０倍の１μｍ以上あれば完全に転写してパターンを埋めることができる。
【００４５】
以上説明したように、本実施形態によれば、ファザースタンパの微細形状を精密に転写することが出来るため、ファザーの形状を忠実に再現した高品質なサンスタンパを大量に複製することができる。
【００４６】
また、スタンパの複製工程に於いて導電膜を成膜する必要が無く１工程省略できるため、ダスト等によるスタンパ汚染の危険性が激減し、高品質なスタンパを提供できる。
【００４７】
また、導電膜を使用した場合は、導電膜層と電鋳層の２層構造になるが、本実施形態でのプリメッキ層は電鋳によって行われるため、スタンパは電鋳層のみの１層構造となり層間剥離等のような事が起こり得ず、射出成形やインプリント等により記録媒体にパターンを大量複製するために使用しても、媒体に高品質な形状を転写し続けることができ、スタンパの高寿命化が図れる。
【００４８】
また、パターン面が細かい結晶粒径の素材で構成されることにより、高硬度で引っ張り強度が高く、記録媒体にパターンを転写させる際のスタンパの高寿命化が可能になる。
以上、本発明の実施形態を説明したが、本発明はこれらに限られず、特許請求の範囲に記載の発明の要旨の範疇において様々に変更可能である。また、本発明は、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記実施形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施形態によるスタンパの製造方法を示す断面図。
【図２】本発明の一実施形態によるスタンパの製造方法を示す断面図。
【図３】本発明の一実施形態によるスタンパの製造方法を示す図。
【図４】表面近傍の粒径解析結果を示す図。
【図５】表面から１μｍでの粒径解析結果を示す図。
【図６】電鋳工程の電流プログラムを示す図。
【図７】ファザー電鋳と複製電鋳の違いを説明する図。
【符号の説明】
【００５０】
２  原盤用基板
４  レジスト層
４ａ  凹凸パターン
６  導電膜
８  電鋳層
１０  ファザースタンパ
１１  離型層（酸化層）
１２  プリメッキ
１４  電鋳層
１５  離型層（酸化膜）
１６  マザースタンパ
１７  プリメッキ
１８  電鋳層
２０  サンスタンパ
２２  保護膜
【図１】
2008254413.tif 000003
【図２】
2008254413.tif 000004
【図３】
2008254413.tif 000005
【図４】
2008254413.tif 000006
【図５】
2008254413.tif 000007
【図６】
2008254413.tif 000008
【図７】
2008254413.tif 000009