(57)【要約】【課題】段切れの発生を抑制しながら、水平方向の光放射角の製造ばらつきを減少させることが可能な半導体レーザ素子の形成方法を提供する。【解決手段】この半導体レーザ素子１００の形成方法は、ｎ型ＧａＡｓ基板１上に、エッチングマーカ層８を含む複数の半導体層からなる半導体素子層５０を形成する工程と、半導体素子層５０のコンタクト層１１に、エッチングマーカ層８に達しない、約８５ｎｍの深さを有する凹部２１を形成する工程と、レーザ光によって、凹部２１の底面領域でエッチング深さを検出しながら、ドライエッチング法を用いて半導体素子層５０をエッチングすることにより、リッジ部１２を形成する工程とを備えている。【選択図】図９
2008251562.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、エッチングマーカ層を含む複数の半導体層からなる半導体素子層を形成する工程と、
前記半導体素子層の所定領域に、前記エッチングマーカ層に達しない所定の深さを有する凹部を形成する工程と、
前記凹部の底面領域でエッチング深さを検出しながら、ドライエッチング法を用いて前記半導体素子層をエッチングすることにより、前記半導体素子層にリッジ部を形成する工程とを備えることを特徴とする、半導体レーザ素子の形成方法。
【請求項２】
前記リッジ部を形成する工程は、
光学的手法を用いて、前記凹部の深さが前記エッチングマーカ層に達したことを検知する工程と、
前記凹部の深さが前記エッチングマーカ層に達したことを検知した後、前記半導体素子層の前記凹部が形成されていない領域のエッチング深さが前記エッチングマーカ層に達する前の所定のタイミングで、エッチングを停止させる工程とを含むことを特徴とする、請求項１に記載の半導体レーザ素子の形成方法。
【請求項３】
前記凹部を形成する工程は、
前記半導体素子層の前記凹部が形成されていない領域上に、マスク層を形成するとともに、前記マスク層をマスクとして、前記半導体素子層をエッチングする工程を含むことを特徴とする、請求項１または２に記載の半導体レーザ素子の形成方法。
【請求項４】
前記マスク層をマスクとして、前記半導体素子層をエッチングする工程は、
ドライエッチング法により前記半導体素子層をエッチングする工程を有することを特徴とする、請求項３に記載の半導体レーザ素子の形成方法。
【請求項５】
前記マスク層をマスクとして、前記半導体素子層をエッチングする工程は、
ウェットエッチング法により前記半導体素子層をエッチングする工程を有することを特徴とする、請求項３に記載の半導体レーザ素子の形成方法。
【請求項６】
前記凹部を形成する工程は、
前記ウェットエッチング法により前記半導体素子層をエッチングする工程に先だって、ドライエッチング法により前記半導体素子層をエッチングする工程をさらに含むことを特徴とする、請求項５に記載の半導体レーザ素子の形成方法。
【請求項７】
前記マスク層は、感光性樹脂から構成されており、
前記マスク層をマスクとして、前記半導体素子層をエッチングする工程は、
酸素ラジカルを用いたアッシング処理によって、前記マスク層を除去する工程を有することを特徴とする、請求項４に記載の半導体レーザ素子の形成方法。
【請求項８】
前記リッジ部を形成する工程は、
ドライエッチング法を用いて前記半導体素子層をエッチングした後、さらに、ウェットエッチング法を用いて前記半導体素子層をエッチングする工程を含むことを特徴とする、請求項１〜７のいずれか１項に記載の半導体レーザ素子の形成方法。
【請求項９】
前記半導体素子層は、半導体ウェハ上に形成されており、
前記凹部を形成する工程は、
前記凹部を、少なくとも、前記半導体ウェハの中央部近傍に１つ以上形成する工程をさらに有することを特徴とする、請求項１〜８のいずれか１項に記載の半導体レーザ素子の形成方法。
【請求項１０】
基板上に形成され、エッチングマーカ層を含む複数の半導体層からなる半導体素子層と、
前記半導体素子層がエッチングされることによって形成されたリッジ部とを備え、
前記リッジ部は、前記エッチングマーカ層上に形成されていることを特徴とする、半導体レーザ素子。
【請求項１１】
前記リッジ部は、前記エッチングマーカ層上の所定領域に接触するように形成されていることを特徴とする、請求項１０に記載の半導体レーザ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体レーザ素子およびその形成方法に関し、特に、リッジ部を備えた半導体レーザ素子およびその形成方法に関する。
【背景技術】
【０００２】
化合物系の半導体レーザ素子では、一般的に、導波構造として、ストライプ状（細長状）のリッジ部が設けられている。このリッジ部は、基板上に積層された複数の半導体層からなる半導体素子層をエッチングすることによって形成される。
【０００３】
この場合のエッチング深さは、光導波路での水平横方向の光閉じ込めに影響を及ぼすため、リッジ部を形成する際のエッチングにおいては、エッチングの制御性の精度が強く求められている。なお、リッジ部を形成する際のエッチングの制御性が低く、リッジ部脇のエッチング底面から活性層までの距離がばらついた場合には、リッジ部脇における水平横方法の光閉じ込め効果にばらつきが生じるという不都合がある。そして、リッジ部脇における水平横方法の光閉じ込め効果にばらつきが生じた場合には、半導体レーザ素子における水平方向の光放射角の制御性が低下するという問題点がある。
【０００４】
このため、従来、リッジ部を形成する際のエッチングにおいて、エッチング深さの制御性を改善する方法が提案されている（たとえば、非特許文献１参照）。
【０００５】
上記非特許文献１には、半導体素子層を形成する際に、エッチングを停止させる位置（終点位置）に予めエッチングマーカ層を形成するとともに、レーザ光を半導体素子層の表面に入射させて、その反射光をモニタしながら、ドライエッチング法を用いて半導体素子層のエッチングを行い、エッチングマーカ層が検出されたタイミングでエッチングを停止させる方法が記載されている。
【０００６】
なお、上記非特許文献１に記載の方法では、半導体素子層に入射するレーザ光の波長を、エッチングマーカ層の吸収端に比較して短波長となるように設定すると、反射光の干渉挙動がエッチングマーカ層での光の吸収の影響を強く受ける。具体的には、複数の半導体層が積層された半導体素子層にレーザ光を入射すると、半導体層の屈折率の違いに起因して、反射光に干渉が見られ、エッチング深さがエッチングマーカ層に達すると、エッチングマーカ層での光の吸収量が変化するため、反射光の干渉挙動に変化が生じる。このため、反射光の干渉挙動の変化を検知することによって、エッチング深さが終点位置（エッチングマーカ層）に達したか否かを判別することが可能となる。
【０００７】
【非特許文献１】Ｐｈｏｔｏｎｉｃｓ  Ｔｅｃｈｎｏｌｏｇｙ  Ｌｅｔｔｅｒｓ                  Ｖｏｌ．２  ｐｐ．６９７
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記非特許文献１に記載の方法では、反射光の干渉挙動の変化によって、エッチングの終点位置を検出するため、干渉挙動の変化を検知した時点では、エッチングの深さはエッチングマーカ層に達している。また、エッチングマーカ層の厚みは、活性層で生じた光がエッチングマーカ層で吸収されるのを抑制するために、一般的に、５０ｎｍ以下の非常に小さい厚みに設定される。このため、エッチングマーカ層は、エッチングの終点位置を検出した後、極めて短時間でエッチングされてしまうので、反射光の干渉挙動の変化を検知してエッチングを停止した場合でも、図２５に示すように、エッチングマーカ層４００を越えて、エッチングマーカ層４００下の半導体層４０１まで半導体素子層がエッチングされる。
【０００９】
一方、ドライエッチング法を用いて半導体素子層のエッチングを行った場合には、エッチング時の反応生成物やエッチングによって損傷を受けた部分を除去するために、リッジ部の形成後に、化学エッチング（ウェットエッチング）を行うのが一般的である。ところが、上記非特許文献１に記載の方法を用いてリッジ部を形成した場合には、上記のようにエッチングマーカ層４００を越えて、エッチングマーカ層４００下の半導体層４０１まで半導体素子層がエッチングされるので、リッジ部の形成後に化学エッチングを行うと、エッチングマーカ層のエッチング速度が周囲の半導体層のエッチング速度と異なることに起因して、エッチング終了後において、図２６に示すように、エッチングマーカ層４００がリッジ部４０２の側面から突出したり、もしくは、図２７に示すように、エッチングマーカ層４００がリッジ部４０２の側面より引っ込んだりするという不都合が生じる。このため、エッチングマーカ層の突出または引っ込みにより、リッジ部の側面に段差が生じるという不都合がある。これにより、リッジ部形成後の工程において、リッジ部の側面に絶縁層や電極層を形成した際に、リッジ部の側面の段差によって、形成した絶縁層や電極層に段切れが発生するという問題点がある。
【００１０】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、段切れの発生を抑制しながら、水平方向の光放射角の製造ばらつきを減少させることが可能な半導体レーザ素子の形成方法を提供することである。
【００１１】
この発明のもう１つの目的は、段切れの発生を抑制しながら、水平方向の光放射角の製造ばらつきを減少させることが可能な半導体レーザ素子を提供することである。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、この発明の第１の局面による半導体レーザ素子の形成方法は、基板上に、エッチングマーカ層を含む複数の半導体層からなる半導体素子層を形成する工程と、半導体素子層の所定領域に、エッチングマーカ層に達しない所定の深さを有する凹部を形成する工程と、凹部の底面領域でエッチング深さを検出しながら、ドライエッチング法を用いて半導体素子層をエッチングすることにより、半導体素子層にリッジ部を形成する工程とを備えている。なお、本発明のエッチングマーカ層とは、エッチングの終点位置を検出させる機能を有する半導体層である。
【００１３】
この第１の局面による半導体レーザ素子の形成方法では、上記のように、半導体素子層に、エッチングマーカ層に達しない所定の深さを有する凹部を形成するとともに、凹部の底面領域でエッチング深さを検出しながら、半導体素子層をエッチングすることによって、凹部の底面領域でのエッチング深さがエッチングマーカ層に達したことを検知した後にエッチングを停止したとしても、凹部が形成されていない領域において、エッチング深さがエッチングマーカ層を越えないように構成することができる。すなわち、エッチングマーカ層を非常に小さい厚みに設定した場合には、凹部の底面領域では、エッチングマーカ層を検知した後にエッチングを停止したとしても、エッチングマーカ層を越えて、エッチングマーカ層下の半導体層までエッチングされてしまう。ところが、凹部の底面領域でエッチングマーカ層が検知された時点においては、凹部が形成されていない領域では、そのエッチング深さはエッチングマーカ層に達していない。このため、凹部の底面領域でエッチングマーカ層を検知した後にエッチングを停止したとしても、凹部が形成されていない領域において、エッチングマーカ層を越えてエッチングマーカ層下の半導体層までエッチングされるのを抑制することができる。
【００１４】
これにより、凹部が形成されていない領域に半導体レーザ素子のリッジ部を形成することによって、エッチングマーカ層を検知した後にエッチングを停止したとしても、エッチングマーカ層を越えてエッチングされていないリッジ部を形成することができる。したがって、リッジ部を形成した後に、ドライエッチング時の反応生成物やエッチングによる損傷を受けた部分を除去するための化学エッチング（ウェットエッチング）を行ったとしても、リッジ部が形成される凹部が形成されていない領域では、エッチングマーカ層を越えてエッチングマーカ層下の半導体層までエッチングされていないので、エッチングマーカ層とその周囲の半導体層とのエッチング速度の差に起因して、リッジ部の側面からエッチングマーカ層が突出したり、リッジ部の側面よりエッチングマーカ層が引っ込んだりするという不都合が生じるのを抑制することができる。その結果、エッチングマーカ層の突出または引っ込みに起因して、リッジ部の側面に段差が生じるという不都合が生じるのを抑制することができるので、リッジ部の形成後の工程において、リッジ部の側面に絶縁層や電極層を形成した際に、リッジ部の側面の段差に起因する絶縁層や電極層の段切れが発生するのを抑制することができる。なお、絶縁層や電極層での段切れの発生を抑制することによって、半導体レーザ素子を形成した際に、段切れに起因して、電流注入が阻害されたり、電流リークが生じたりするという不都合が発生するのを抑制することができる。
【００１５】
また、本発明の第１の局面では、基板上にエッチングマーカ層を含む半導体素子層を形成するとともに、凹部の底面領域でエッチング深さを検出しながら、半導体素子層をエッチングすることによって、凹部の底面領域でエッチングマーカ層を検知した後にエッチングを停止させることにより、一定の位置でエッチングを停止させることができる。このため、エッチングを停止させる位置にエッチングマーカ層を形成することによって、所望の位置で精度よくエッチングを停止させることができるので、エッチング深さがばらつくのを抑制することができる。すなわち、エッチングの制御性を向上させることができる。これにより、リッジ部脇のエッチング底面から活性層までの距離を精度よく所望の距離に形成することができるので、リッジ部脇における水平横方向の光閉じ込め効果のばらつきを抑制することができる。その結果、半導体レーザ素子における水平方向の光放射角の製造ばらつきを減少させることができる。
【００１６】
上記第１の局面による半導体レーザ素子の形成方法において、好ましくは、リッジ部を形成する工程は、光学的手法を用いて、凹部の深さがエッチングマーカ層に達したことを検知する工程と、凹部の深さがエッチングマーカ層に達したことを検知した後、半導体素子層の凹部が形成されていない領域のエッチング深さがエッチングマーカ層に達する前の所定のタイミングでエッチングを停止させる工程とを含む。このように構成すれば、光学的手法を用いることによって、凹部の深さがエッチングマーカ層に達したことを容易に検知することができるとともに、凹部の深さがエッチングマーカ層に達したことを検知した後、凹部が形成されていない領域のエッチング深さがエッチングマーカ層に達する前の所定のタイミングでエッチングを停止させることによって、凹部が形成されていない領域におけるエッチング深さ（リッジ部脇のエッチング深さ）を、エッチングマーカ層を越えない所定の深さに、より精度よく形成することができる。このため、容易に、凹部が形成されていない領域におけるエッチング深さのばらつきを小さくすることができる。すなわち、容易に、エッチングの制御性を向上させることができる。これにより、エッチングマーカ層までエッチングされていないリッジ部を精度よく形成することができるので、容易に、段切れの発生を抑制しながら、水平方向の光放射角の製造ばらつきを減少させることができる。
【００１７】
上記第１の局面による半導体レーザ素子の形成方法において、好ましくは、凹部を形成する工程は、半導体素子層の凹部が形成されていない領域上に、マスク層を形成するとともに、マスク層をマスクとして、半導体素子層をエッチングする工程を含む。このように構成すれば、マスク層をマスクとして、半導体素子層をエッチングすることにより、容易に、半導体素子層に凹部を形成することができる。
【００１８】
この場合において、マスク層をマスクとして、半導体素子層をエッチングする工程には、ドライエッチング法により半導体素子層をエッチングする工程を有するように構成することができる。
【００１９】
上記半導体素子層上にマスク層が形成された構成において、好ましくは、マスク層をマスクとして、半導体素子層をエッチングする工程は、ウェットエッチング法により半導体素子層をエッチングする工程を有している。このように構成すれば、半導体素子層を構成する複数の半導体素子のうち凹部が形成される特定の半導体層のみをエッチングするエッチング液を用いることによって、その特定の半導体層がエッチングされた時点でエッチングを停止させることができるので、エッチング液によってエッチングされる特定の半導体層の厚みを凹部の深さとなるように構成することによって、凹部を形成する際のエッチング速度がばらついた場合でも、半導体素子層に形成される凹部の深さを精度よく所定の深さに構成することができる。このため、凹部の深さのばらつきを小さくすることができるので、リッジ部を形成する際のエッチングにおいて、凹部の底面領域でエッチングマーカ層を検知した後、所定のタイミングでエッチングを停止させることによって、凹部が形成されていない領域でのエッチング深さ（リッジ部脇のエッチング深さ）のばらつきも小さくすることができる。これにより、凹部が形成されていない領域でのエッチングの制御性を容易に向上させることができるので、容易に、エッチングマーカ層までエッチングされていないリッジ部を、より精度よく形成することができる。その結果、より容易に、段切れの発生を抑制しながら、水平方向の光放射角の製造ばらつきを減少させることができる。
【００２０】
この場合において、好ましくは、凹部を形成する工程は、ウェットエッチング法により半導体素子層をエッチングする工程に先だって、ドライエッチング法により半導体素子層をエッチングする工程をさらに含む。このように構成すれば、ウェットエッチング法を用いて半導体素子層をエッチングする際に、マスク層と半導体素子層との界面で剥離が生じるのを抑制することができるので、より精度よく、凹部を形成することができる。
【００２１】
上記マスク層をマスクとして、ドライエッチング法を用いて半導体素子層をエッチングする構成において、好ましくは、マスク層は、感光性樹脂から構成されており、マスク層をマスクとして半導体素子層をエッチングする工程は、酸素ラジカルを用いたアッシング処理によって、マスク層を除去する工程を有している。このように構成すれば、ドライエッチング装置（真空装置）内で、マスク層の除去処理を行うことができるので、凹部の形成、マスク層の除去、および、リッジ部の形成からなる一連の工程を、全てドライエッチング装置（真空装置）内で連続的に処理することができる。このため、一貫してひとつの真空装置内で処理することができるので、工程時間を短縮することができる。また、一連の工程をドライエッチング装置（真空装置）内で連続的に処理することによって、半導体素子層が大気に曝される機会を減少させることができるので、半導体素子層表面に酸化膜が形成されるのを抑制することができる。これにより、半導体素子層表面に酸化膜が形成されることに起因して、半導体レーザ素子の製造歩留まりが低下するという不都合が生じるのを抑制することができる。また、マスク層を、酸素ラジカルを用いたアッシング処理により除去することによって、マスク層をウェットプロセスで除去した場合と異なり、半導体素子層表面に微量の残さが残るのを抑制することができる。このため、リッジ部を形成する際のエッチングプロセスにおいて、残さに起因して半導体素子層表面の平坦度が低下するという不都合が生じるのを抑制することができるので、これによっても、半導体レーザ素子の製造歩留まりが低下するのを抑制することができる。
【００２２】
上記第１の局面による半導体レーザ素子の形成方法において、好ましくは、リッジ部を形成する工程は、ドライエッチング法を用いて半導体素子層をエッチングした後、さらに、ウェットエッチング法を用いて半導体素子層をエッチングする工程を含む。このように構成すれば、ウェットエッチング法を用いて半導体素子層をエッチングする際に、エッチングマーカ層がエッチングされないエッチング液を用いることによって、リッジ部を形成する際のエッチングを、エッチングマーカ層の上面の位置で停止させることができる。すなわち、リッジ部を形成する工程において、リッジ部脇のエッチング底面をエッチングマーカ層の上面に形成することができる。このため、エッチングマーカ層を所望の位置に形成することによって、より容易に、リッジ部脇のエッチング深さを精度よく所望の深さに構成することができるので、より容易に、リッジ部脇のエッチング深さのばらつきを小さくすることができる。すなわち、より容易に、エッチングの制御性を向上させることができる。これにより、容易に、半導体レーザ素子における水平方向の光放射角の製造ばらつきを減少させることができる。
【００２３】
上記第１の局面による半導体レーザ素子の形成方法において、好ましくは、半導体素子層は、半導体ウェハ上に形成されており、凹部を形成する工程は、凹部を、少なくとも、半導体ウェハの中央部近傍に１つ以上形成する工程をさらに有している。このように構成すれば、半導体ウェハの端部近傍に凹部を形成した場合と比べて、ドライエッチング法を用いてエッチングを行った場合のエッチング深さを、精度よく制御することができる。すなわち、ドライエッチング法を用いてエッチングを行った場合には、そのエッチング深さは、半導体ウェハの端部近傍で、実際のエッチング深さよりも大きくなる傾向がある。このため、半導体ウェハの端部近傍以外の領域である、半導体ウェハの中央部近傍に凹部を形成することによって、リッジ部を形成する際のエッチング深さを精度よく制御することができる。
【００２４】
この発明の第２の局面による半導体レーザ素子は、基板上に形成され、エッチングマーカ層を含む複数の半導体層からなる半導体素子層と、半導体素子層がエッチングされることによって形成されたリッジ部とを備えている。そして、リッジ部は、エッチングマーカ層上に形成されている。なお、本発明のエッチングマーカ層とは、エッチングの終点位置を検出させる機能を有する半導体層である。
【００２５】
この第２の局面による半導体レーザ素子では、上記のように、エッチングマーカ層上に、リッジ部を形成することによって、リッジ部を形成した後に、ドライエッチング時の反応生成物やエッチングによる損傷を受けた部分を除去するための化学エッチング（ウェットエッチング）を行ったとしても、エッチングマーカ層とその周囲の半導体層とのエッチング速度の差に起因して、リッジ部の側面からエッチングマーカ層が突出したり、リッジ部の側面よりエッチングマーカ層が引っ込んだりするという不都合が生じるのを抑制することができる。このため、エッチングマーカ層の突出または引っ込みに起因して、リッジ部の側面に段差が生じるという不都合が生じるのを抑制することができるので、リッジ部の側面に形成される絶縁層や電極層に、リッジ部の側面の段差に起因する段切れが発生するのを抑制することができる。なお、絶縁層や電極層での段切れの発生を抑制することによって、段切れに起因して、電流注入が阻害されたり、電流リークが生じたりするという不都合が発生するのを抑制することができる。
【００２６】
また、本発明の第２の局面では、基板上に形成する半導体素子層にエッチングマーカ層を含むように構成することによって、リッジ部を形成する際のエッチングにおいて、エッチングマーカ層を基準としてエッチングを停止させることができるので、リッジ部脇のエッチング深さのばらつきを小さくすることができる。このため、リッジ部脇のエッチング底面から活性層までの距離を精度よく所望の距離に形成することができるので、リッジ部脇における水平横方向の光閉じ込め効果のばらつきを抑制することができる。これにより、水平方向の光放射角の製造ばらつきを減少させることができる。
【００２７】
上記第２の局面による半導体レーザ素子において、好ましくは、リッジ部は、エッチングマーカ層上の所定領域に接触するように形成されている。このように構成すれば、エッチングマーカ層を所望の位置に形成することによって、より精度よく、リッジ部脇のエッチング底面から活性層までの距離を所望の距離に形成することができるので、容易に、リッジ部脇における水平横方向の光閉じ込め効果のばらつきを抑制することができる。これにより、絶縁層や電極層の段切れを抑制しながら、容易に、水平方向の光放射角の製造ばらつきを減少させることができる。
【発明の効果】
【００２８】
以上のように、本発明によれば、段切れの発生を抑制しながら、水平方向の光放射角の製造ばらつきを減少させることが可能な半導体レーザ素子の形成方法を得ることができる。
【００２９】
また、本発明によれば、段切れの発生を抑制しながら、水平方向の光放射角の製造ばらつきを減少させることが可能な半導体レーザ素子を得ることができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００３１】
（第１実施形態）
図１は、本発明の第１実施形態による半導体レーザ素子の構造を示した断面図である。図２は、図１に示した第１実施形態による半導体レーザ素子の活性層の構造を示した断面図である。まず、図１および図２を参照して、本発明の第１実施形態による半導体レーザ素子１００の構造について説明する。
【００３２】
第１実施形態による半導体レーザ素子１００では、約１００μｍの厚みを有するｎ型ＧａＡｓ基板１上に、約５００ｎｍの厚みを有するｎ−ＧａＡｓ層からなるバッファ層２が形成されている。バッファ層２上には、約２．８μｍの厚みを有するｎ−ＡｌxＧａyＩｎ1-x-yＰ（０＜ｘ≦１、０＜ｙ≦１、以下、ＡｌＧａＩｎＰと略称する）層からなるｎ型クラッド層３が形成されている。ｎ型クラッド層３上には、約３５ｎｍの厚みを有するアンドープＡｌＧａＩｎＰ層からなる第１光ガイド層４が形成されている。第１光ガイド層４上には、多重量子井戸（ＭＱＷ）構造を有する活性層５が形成されている。この活性層５は、図２に示すように、約５ｎｍの厚みを有するＧａＩｎＰ層からなる３層の量子井戸層５ａと、約６ｎｍの厚みを有するＡｌＧａＩｎＰ層からなる３層の障壁層５ｂとが交互に積層されることによって構成されている。なお、ｎ型ＧａＡｓ基板１は、本発明の「基板」の一例であり、バッファ層２、ｎ型クラッド層３、第１光ガイド層４、および、活性層５は、それぞれ、本発明の「半導体層」の一例である。
【００３３】
また、活性層５上には、図１に示すように、約３５ｎｍの厚みを有するアンドープＡｌＧａＩｎＰ層からなる第２光ガイド層６が形成されている。第２光ガイド層６上には、約２４０ｎｍの厚みを有するｐ−ＡｌＧａＩｎＰ層からなるｐ型第１クラッド層７が形成されている。ｐ型第１クラッド層７上には、約１０ｎｍの厚みを有するＧａＩｎＰ層からなるエッチングマーカ層８が形成されている。このエッチングマーカ層８は、後述する形成プロセスにおいて、リッジ部１２およびダミーリッジ部１３を形成する際のエッチングの停止位置（終点位置）を検出させる機能を有している。なお、第２光ガイド層６、ｐ型第１クラッド層７、および、エッチングマーカ層８は、それぞれ、本発明の「半導体層」の一例である。
【００３４】
ここで、第１実施形態では、エッチングマーカ層８上に、後述するｐ型第２クラッド層９の凸部９ａ、中間層１０、および、コンタクト層１１からなるリッジ部１２および一対のダミーリッジ部１３が形成されている。また、ｐ型第２クラッド層９は、３つの凸部９ａと、凸部９ａ以外の平坦部９ｂとを有するｐ−ＡｌＧａＩｎＰ層から構成されている。このｐ型第２クラッド層９の平坦部９ｂの厚みは、約３０ｎｍであり、平坦部９ｂ上面からの凸部９ａの高さは、約１．１７μｍである。中間層１０は、約３５ｎｍの厚みを有するｐ−ＧａＩｎＰ層から構成されている。コンタクト層１１は、約５００ｎｍの厚みを有するｐ+−ＧａＡｓ層から構成されている。また、リッジ部１２は、約１．７μｍの幅Ｗ１を有するストライプ状（細長状）に形成されているとともに、ダミーリッジ部１３は、約５０μｍの幅Ｗ２を有するストライプ状（細長状）に形成されている。また、ダミーリッジ部１３は、リッジ部１２と実質的に同じ高さに形成されているとともに、リッジ部１２を挟むように、リッジ部１２と約１５μｍの間隔を隔てて形成されている。すなわち、第１実施形態による半導体レーザ素子１００は、いわゆるダブルチャネル構造に形成されている。
【００３５】
また、ｐ型第２クラッド層９の平坦部９ｂの上面上と、リッジ部１２およびダミーリッジ部１３の側面上と、リッジ部１２の上面上の一部と、ダミーリッジ部１３の上面上とには、約０．３μｍの厚みを有するＳｉＯ2層からなる電流ブロック層１４が形成されている。電流ブロック層１４の上面上および露出されたリッジ部１２の上面上には、電流ブロック層１４側から、約１００ｎｍの厚みを有するＡｕＺｎ層と、約１５０ｎｍの厚みを有するＴｉ層と、約５０ｎｍの厚みを有するＡｕ層とが順次積層されることによって構成されたｐ側電極１５が形成されている。なお、ＡｕＺｎ層の組成比は、Ａｕ：Ｚｎ＝９５ｗｔ％：５ｗｔ％である。また、ｎ型ＧａＡｓ基板１の裏面上には、ｎ型ＧａＡｓ基板１の裏面側から、約１５０ｎｍの厚みを有するＡｕＧｅ層と、約１５０ｎｍの厚みを有するＮｉ層と、約１００ｎｍの厚みを有するＭｏ層とが順次積層されることによって構成されたｎ側電極１６が形成されている。なお、ＡｕＧｅ層の組成比は、Ａｕ：Ｇｅ＝８８ｗｔ％：１２ｗｔ％である。
【００３６】
第１実施形態では、上記のように、エッチングマーカ層８上に、リッジ部１２を形成することによって、リッジ部１２を形成した後に、ドライエッチング時の反応生成物やエッチングによる損傷を受けた部分を除去するための化学エッチング（ウェットエッチング）を行ったとしても、エッチングマーカ層８とその周囲の半導体層とのエッチング速度の差に起因して、リッジ部１２の側面からエッチングマーカ層８が突出したり、リッジ部１２の側面よりエッチングマーカ層８が引っ込んだりするという不都合が生じるのを抑制することができる。このため、エッチングマーカ層８の突出または引っ込みに起因して、リッジ部１２の側面に段差が生じるという不都合が生じるのを抑制することができるので、リッジ部１２の側面に形成される電流ブロック層１４やｐ側電極１５に、リッジ部１２の側面の段差に起因する段切れが発生するのを抑制することができる。なお、電流ブロック層１４やｐ側電極１５での段切れの発生を抑制することによって、段切れに起因して、電流注入が阻害されたり、電流リークが生じたりするという不都合が発生するのを抑制することができる。また、第１実施形態による半導体レーザ素子１００では、ダミーリッジ部１３もリッジ部１２と同様の構成を有しているので、ダミーリッジ部１３においても、上記したリッジ部１２における段切れ抑制効果と同様の効果を得ることができる。
【００３７】
また、第１実施形態では、ｎ型ＧａＡｓ基板１上にエッチングマーカ層８を形成することによって、リッジ部１２を形成する際のエッチングにおいて、エッチングマーカ層８を基準としてエッチングを停止させることができるので、リッジ部１２の両脇におけるエッチング深さｈ１（図１参照）のばらつきを小さくすることができる。このため、リッジ部１２の両脇のエッチング底面１７から活性層５までの距離ｈ２（図１参照）を精度よく所望の距離に形成することができるので、リッジ部１２の両脇における水平横方向の光閉じ込め効果のばらつきを抑制することができる。これにより、水平方向の光放射角の製造ばらつきを減少させることができる。
【００３８】
図３〜図１３は、図１に示した第１実施形態による半導体レーザ素子の形成プロセスを説明するための図である。次に、図１〜図１３を参照して、本発明の第１実施形態による半導体レーザ素子１００の形成プロセスについて説明する。
【００３９】
まず、図３に示すように、ＭＯＣＶＤ法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相成長法）により、直径３インチの半導体ウェハ（ｎ型ＧａＡｓ基板１）上に、バッファ層２、ｎ型クラッド層３、第１光ガイド層４、活性層５、第２光ガイド層６、ｐ型第１クラッド層７、エッチングマーカ層８、ｐ型第２クラッド層９、中間層１０、および、コンタクト層１１を順次成長させる。
【００４０】
具体的には、約４５０μｍの厚みを有するｎ型ＧａＡｓ基板１の上面上に、約５００ｎｍの厚みを有するｎ−ＧａＡｓ層からなるバッファ層２を成長させる。次に、バッファ層２上に、約２．８μｍの厚みを有するｎ−ＡｌＧａＩｎＰ層からなるｎ型クラッド層３を成長させる。その後、ｎ型クラッド層３上に、約３５ｎｍの厚みを有するアンドープＡｌＧａＩｎＰ層からなる第１光ガイド層４を成長させる。
【００４１】
次に、第１光ガイド層４上に、図２に示したように、約５ｎｍの厚みを有するＧａＩｎＰ層からなる３層の量子井戸層５ａと、約６ｎｍの厚みを有するＡｌＧａＩｎＰ層からなる３層の障壁層５ｂとを交互に成長させることによりＭＱＷ構造を有する活性層５を形成する。その後、図３に示すように、活性層５上に、約３５ｎｍの厚みを有するアンドープＡｌＧａＩｎＰ層からなる第２光ガイド層６を成長させる。
【００４２】
続いて、第２光ガイド層６上に、約２４０ｎｍの厚みを有するｐ−ＡｌＧａＩｎＰ層からなるｐ型第１クラッド層７を成長させる。次に、ｐ型第１クラッド層７上に、約１０ｎｍの厚みを有するＧａＩｎＰ層からなるエッチングマーカ層８を成長させる。次に、エッチングマーカ層８上に、約１．２μｍの厚みを有するｐ−ＡｌＧａＩｎＰ層からなるｐ型第２クラッド層９を成長させる。そして、ｐ型第２クラッド層９上に、約３５ｎｍの厚みを有するｐ−ＧａＩｎＰ層からなる中間層１０を成長させる。その後、中間層１０上に、約５００ｎｍの厚みを有するｐ+−ＧａＡｓ層からなるコンタクト層１１を成長させる。このようにして、ｎ型ＧａＡｓ基板１上に、バッファ層２、ｎ型クラッド層３、第１光ガイド層４、活性層５、第２光ガイド層６、ｐ型第１クラッド層７、エッチングマーカ層８、ｐ型第２クラッド層９、中間層１０、および、コンタクト層１１からなるＡｌＧａＩｎＰ系の半導体素子層５０を形成する。
【００４３】
次に、図４および図５に示すように、コンタクト層１１の上面上に、フォトリソグラフィ技術とエッチング技術とを用いて、約２０ｎｍの厚みを有するＳｉＯ2層１８を所定の間隔（約１５μｍ）を隔てて形成する。この際、半導体ウェハ（ｎ型ＧａＡｓ基板１）の中央部近傍には、ＳｉＯ2層１８を形成しないように構成する。これにより、半導体ウェハの中央部近傍に、後の工程で凹部２１を形成するための凹部形成領域１９が設けられる。この凹部形成領域１９は、図４に示すように、矢印Ｘ方向および矢印Ｙ方向の長さが、それぞれ約２ｍｍとなるように、平面的に見て正方形形状に形成する。
【００４４】
次に、図６に示すように、凹部形成領域１９を除き、コンタクト層１１の上面上と、ＳｉＯ2層１８の上面上および側面上とを覆うように、約１．１μｍの厚みを有するフォトレジスト２０を形成する。なお、フォトレジスト２０は、本発明の「マスク層」、および、「感光性樹脂」の一例である。
【００４５】
そして、図７に示すように、ＳｉＣｌ4ガスを用いた反応性イオンエッチング法により、フォトレジスト２０をマスクとしてコンタクト層１１の凹部形成領域１９をエッチングすることによって、コンタクト層１１に、約８５ｎｍの深さを有する凹部２１を形成する。この凹部２１の深さの制御は、予め測定したコンタクト層１１のエッチング速度から、約８５ｎｍのエッチングに要する時間を算出し、その算出した時間経過後にエッチングを停止させることによって行う。
【００４６】
続いて、図８に示すように、フォトレジスト２０を有機溶剤により除去した後、図９に示すように、ＳｉＯ2層１８をマスクとして、Ｃｌ2、ＳｉＣｌ4、および、ＢＣｌ3などの塩素系ガスを用いた反応性イオンエッチング法により、半導体素子層５０をエッチングすることによって、ｐ型第２クラッド層９、中間層１０、および、コンタクト層１１からなるストライプ状のリッジ部１２およびダミーリッジ部１３を形成する。
【００４７】
ここで、第１実施形態では、図８および図９に示すように、リッジ部１２およびダミーリッジ部１３を形成するためのエッチングは、エッチングマーカ層８の吸収端に比較して短波長となる波長５５０ｎｍの光を、凹部２１の底面領域に垂直に入射するとともに、その反射光をモニタしながら行う。この場合には、凹部２１でのエッチング深さがエッチングマーカ層８に達すると、エッチングマーカ層８での光の吸収量が変化するため、反射光の干渉挙動に変化が生じる。このため、この反射光の干渉挙動の変化を検知することによって、凹部２１でのエッチング深さがエッチングマーカ層８に達したか否かを判別することが可能となる。
【００４８】
図１０には、リッジ部を形成する際のエッチング時に観察した反射光の干渉波形が示されている。ここで、図１０における領域Ｉは、コンタクト層１１および中間層１０がエッ
チングされている時間を示しており、領域IIは、ｐ型第２クラッド層９がエッチングされ
ている時間を示している。また、領域IIIは、ｐ型第１クラッド層７がエッチングされている時間を示している。図１０を参照して、領域IIでの波形と領域IIIでの波形とを比較すると、干渉波形の変動幅に大きな変化が見られることがわかる。このため、ｐ型第２クラッド層９のエッチングが終了し、ｐ型第１クラッド層７のエッチングに切り替わるタイミングを容易に確認することが可能である。したがって、ｐ型第１クラッド層７のエッチングに切り替わるタイミングを検知することによって、エッチング深さがエッチングマーカ層８に達したことを間接的に検知することが可能となる。なお、ｐ型第２クラッド層９とｐ型第１クラッド層７との間に形成されたエッチングマーカ層８は、約１０ｎｍと非常に小さい厚みに構成されているため、エッチングマーカ層８を直接的に検知することは困難であった。
【００４９】
次に、モニタしている反射光の干渉挙動の変化により、凹部２１でのエッチング深さがエッチングマーカ層８に達したことを検知した時点から１０秒経過後のタイミングでエッチングを停止させる。これにより、図９に示すように、凹部２１の底面領域では、エッチングマーカ層８を越えて、エッチングマーカ層８下のｐ型第１クラッド層７までエッチングされるものの、凹部２１が形成されていない領域では、ｐ型第２クラッド層９の途中の位置でエッチングが停止され、エッチングマーカ層８上に、ストライプ状のリッジ部１２およびダミーリッジ部１３が形成される。
【００５０】
具体的には、凹部２１が形成されていない領域では、リッジ部１２およびダミーリッジ部１３の両脇におけるｐ型第２クラッド層９の平坦部９ｂの厚みが、約３０ｎｍとなるようにエッチングされる。なお、上記した、反射光の干渉挙動の変化により、エッチング深さがエッチングマーカ層８に達したか否かを判別する手法は、本発明の「光学的手法」の一例である。
【００５１】
次に、液温約１５℃のバッファードフッ酸溶液中で、１０秒間エッチングすることによって、ドライエッチング法を用いてリッジ部１２およびダミーリッジ部１３を形成した際のエッチング時の反応生成物やエッチングによって損傷を受けた部分を除去する。
【００５２】
次に、ＳｉＯ2層１８を除去した後、図１１に示すように、ｐ型第２クラッド層９の平坦部９ｂの上面上と、リッジ部１２およびダミーリッジ部１３の側面上と、リッジ部１２およびダミーリッジ部１３の上面上とを覆うように、全面に、約０．３μｍの厚みを有するＳｉＯ2層からなる電流ブロック層１４を形成する。そして、図１２に示すように、リッジ部１２の上面上の一部を露出させた後、電流ブロック層１４の上面上および露出されたリッジ部１２の上面上を覆うように、電流ブロック層１４側から、約１００ｎｍの厚みを有するＡｕＺｎ層（Ａｕ：Ｚｎ＝９５ｗｔ％：５ｗｔ％）と、約１５０ｎｍの厚みを有するＴｉ層と、約５０ｎｍの厚みを有するＡｕ層とが順に積層されることによって構成されるｐ側電極１５を形成する。
【００５３】
この後、ｎ型ＧａＡｓ基板１の厚みが約１００μｍになるまで、ｎ型ＧａＡｓ基板１を研磨した後、図１３に示すように、ｎ型ＧａＡｓ基板１の裏面に、ｎ型ＧａＡｓ基板１の裏面側から、約１５０ｎｍの厚みを有するＡｕＧｅ層（Ａｕ：Ｇｅ＝８８ｗｔ％：１２ｗｔ％）と、約１５０ｎｍの厚みを有するＮｉ層と、約１００ｎｍの厚みを有するＭｏ層とが順次積層されることによって構成されるｎ側電極１６を形成する。最後に、半導体ウェハを分割線２２に沿って素子分離することにより、個々の半導体レーザ素子１００に分割する。このようにして、図１に示した本発明の第１実施形態による半導体レーザ素子１００が形成される。
【００５４】
第１実施形態による半導体レーザ素子１００の形成プロセスでは、上記のように、コンタクト層１１に、約８５ｎｍの深さを有する凹部２１を形成するとともに、凹部２１の底面領域でエッチング深さを検出しながら、ドライエッチング法を用いて半導体素子層５０をエッチングすることによって、凹部２１の底面領域でのエッチング深さがエッチングマーカ層８に達したことを検知した後にエッチングを停止したとしても、凹部２１が形成されていない領域において、エッチング深さがエッチングマーカ層８を越えないように構成することができる。すなわち、エッチングマーカ層８は、約１０ｎｍの非常に小さい厚みに設定されているため、凹部２１の底面領域では、エッチングマーカ層８を検知した後にエッチングを停止したとしても、エッチングマーカ層８を越えて、エッチングマーカ層８下のｐ型第１クラッド層７までエッチングされてしまう。ところが、凹部２１の底面領域でエッチングマーカ層８が検知された時点においては、凹部２１が形成されていない領域では、そのエッチング深さはエッチングマーカ層８に達していない。このため、凹部２１の底面領域でエッチングマーカ層８を検知した後にエッチングを停止したとしても、凹部２１が形成されていない領域において、エッチングマーカ層８を越えてエッチングマーカ層８下のｐ型第１クラッド層７までエッチングされるのを抑制することができる。
【００５５】
これにより、エッチングマーカ層８を検知した後にエッチングを停止したとしても、エッチングマーカ層８を越えてエッチングされていないリッジ部１２およびダミーリッジ部１３を形成することができる。したがって、リッジ部１２およびダミーリッジ部１３を形成した後に、ドライエッチング時の反応生成物やエッチングによる損傷を受けた部分を除去するために、液温約１５℃のバッファードフッ酸溶液中で、１０秒間エッチングを行ったとしても、リッジ部１２およびダミーリッジ部１３が形成される凹部２１が形成されていない領域では、エッチングマーカ層８を越えてエッチングマーカ層８下のｐ型第１クラッド層７までエッチングされていないので、エッチングマーカ層８とその周囲の半導体層とのエッチング速度の差に起因して、リッジ部１２およびダミーリッジ部１３の側面からエッチングマーカ層８が突出したり、リッジ部１２およびダミーリッジ部１３の側面よりエッチングマーカ層８が引っ込んだりするという不都合が生じるのを抑制することができる。その結果、エッチングマーカ層８の突出または引っ込みに起因して、リッジ部１２およびダミーリッジ部１３の側面に段差が生じるという不都合が生じるのを抑制することができるので、リッジ部１２およびダミーリッジ部１３の側面に電流ブロック層１４やｐ側電極１５を形成した際に、リッジ部１２およびダミーリッジ部１３の側面の段差に起因する電流ブロック層１４やｐ側電極１５の段切れが発生するのを抑制することができる。なお、電流ブロック層１４やｐ側電極１５での段切れの発生を抑制することによって、半導体レーザ素子１００を形成した際に、段切れに起因して、電流注入が阻害されたり、電流リークが生じたりするという不都合が発生するのを抑制することができる。
【００５６】
また、第１実施形態では、ｎ型ＧａＡｓ基板１上にエッチングマーカ層８を含む半導体素子層５０を形成するとともに、凹部２１の底面領域でエッチング深さを検出しながら、半導体素子層５０をエッチングすることによって、凹部２１の底面領域でエッチングマーカ層８を検知した後にエッチングを停止させることにより、一定の位置でエッチングを停止させることができる。このため、エッチングを停止させる位置にエッチングマーカ層８を形成することによって、所望の位置で精度よくエッチングを停止させることができるので、エッチング深さがばらつくのを抑制することができる。すなわち、エッチングの制御性を向上させることができる。これにより、リッジ部１２の両脇のエッチング底面１７から活性層５までの距離ｈ２を精度よく所望の距離に形成することができるので、リッジ部１２の両脇における水平横方向の光閉じ込め効果のばらつきを抑制することができる。その結果、半導体レーザ素子１００における水平方向の光放射角の製造ばらつきを減少させることができる。
【００５７】
また、第１実施形態では、リッジ部１２を形成する際に、凹部２１の底面領域に光を入射するとともに、反射光の干渉挙動の変化により、凹部２１の深さがエッチングマーカ層８に達したことを検知する手法を用いることによって、凹部２１の深さがエッチングマーカ層８に達したことを容易に検知することができるとともに、凹部２１の深さがエッチングマーカ層８に達したことを検知した時点から１０秒経過後のタイミングでエッチングを停止することによって、凹部２１が形成されていない領域におけるエッチング深さ（リッジ部１２脇のエッチング深さｈ２）を、エッチングマーカ層８を越えない深さに、より精度よく構成することができる。このため、容易に、凹部２１が形成されていない領域におけるエッチング深さ（リッジ部１２脇のエッチング深さｈ２）のばらつきを小さくすることができる。すなわち、容易に、エッチングの制御性を向上させることができる。
【００５８】
また、第１実施形態では、凹部２１を、半導体ウェハの中央部近傍に形成することによって、半導体ウェハの端部近傍に凹部２１を形成した場合と比べて、ドライエッチング法を用いてエッチングを行った場合のエッチング深さを、精度よく制御することができる。すなわち、ドライエッチング法を用いてエッチングを行った場合には、そのエッチング深さは、半導体ウェハの端部近傍で、実際のエッチング深さよりも大きくなる傾向がある。このため、半導体ウェハの端部近傍以外の領域である、半導体ウェハの中央部近傍に凹部２１を形成することによって、リッジ部１２を形成する際のエッチング深さを精度よく制御することができる。
【００５９】
次に、上記第１実施形態の効果を確認するために行った実験について説明する。この実験では、リッジ部を形成する際のエッチングの制御性を確認するために、リッジ部の両脇におけるｐ型第２クラッド層の平坦部の厚みを測定した。なお、実施例１として上記形成プロセスにより形成した半導体レーザ素子１００を用いた。また、比較例として、上記実施例１と異なり、予め測定したエッチング速度から所定深さのエッチングに要する時間を算出し、その算出した時間経過後にエッチングを停止させることによって、リッジ部を形成する際のエッチング深さを制御した半導体レーザ素子を用いた。なお、リッジ部の両脇におけるｐ型第２クラッド層の平坦部の厚みの測定は、走査型電子顕微鏡を用いて、反射電子像の観察をする事で行った。また、測定点数は、それぞれ、１０点とした。その結果を、表１に示す。
【００６０】
【表１】
2008251562.tif 000003
上記表１に示すように、実施例１と比較例とを比べた結果、その標準偏差は、実施例１の方が、比較例よりも小さいことが判明した。具体的には、エッチング深さの制御をエッチング時間で行った比較例では、リッジ部の両脇におけるｐ型第２クラッド層の平坦部の厚みの標準偏差は、１２ｎｍであったのに対し、上記した形成プロセスによりエッチング深さの制御を行った実施例１では、リッジ部１２の両脇におけるｐ型第２クラッド層９の平坦部９ｂの厚みの標準偏差は、４ｎｍであり、比較例に比べて、小さいものであった。すなわち、実施例１では、比較例に比べて、リッジ部の両脇におけるｐ型第２クラッド層の平坦部の厚みのばらつきは小さいものであった。
【００６１】
以上のように、半導体レーザ素子を形成する形成プロセスに、上記した第１実施形態による形成プロセスを用いることによって、リッジ部の両脇におけるｐ型第２クラッド層の平坦部の厚みを精度よく制御することが可能であることが確認された。すなわち、リッジ部を形成する際のエッチングの制御性が向上することが確認された。
【００６２】
（第２実施形態）
図１４は、本発明の第２実施形態による半導体レーザ素子の構造を示した断面図である。次に、図１４を参照して、この第２実施形態による半導体レーザ素子２００では、上記第１実施形態の構成において、コンタクト層１１１の厚みが約８５ｎｍに構成されている。なお、コンタクト層１１１の厚み以外の構成については、上記した第１実施形態による半導体レーザ素子１００と同様であるため、その説明は省略する。また、コンタクト層１１１は、ｐ側電極１５と半導体素子層１５０とのオーミックコンタクトを確保するために設けられており、コンタクト層１１１の厚みが約８５ｎｍに変更されたとしても、半導体レーザ素子２００の素子特性に影響は生じない。
【００６３】
図１５〜図１７は、図１４に示した第２実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。次に、図１、図３、図４、図９、図１１〜図１２、および、図１４〜図１７を参照して、この第２実施形態による半導体レーザ素子２００の形成プロセスでは、上記第１実施形態による半導体レーザ素子１００の形成プロセスと異なり、ウェットエッチング法を用いて凹部１２１を形成する例について説明する。
【００６４】
まず、図３に示した第１実施形態と同様の形成プロセスを用いて、図１５に示すように、ｎ型ＧａＡｓ基板１上に、バッファ層２、ｎ型クラッド層３、第１光ガイド層４、活性層５、第２光ガイド層６、ｐ型第１クラッド層７、エッチングマーカ層８、ｐ型第２クラッド層９、中間層１０、および、コンタクト層１１１を順次成長させる。この際、コンタクト層１１１は、約８５ｎｍの厚みに形成する。このようにして、ｎ型ＧａＡｓ基板１上に、バッファ層２、ｎ型クラッド層３、第１光ガイド層４、活性層５、第２光ガイド層６、ｐ型第１クラッド層７、エッチングマーカ層８、ｐ型第２クラッド層９、中間層１０、および、コンタクト層１１１からなるＡｌＧａＩｎＰ系の半導体素子層１５０を形成する。なお、各層２〜１０の組成および厚みは、第１実施形態の各層２〜１０と同様である。また、コンタクト層１１１の組成は、第１実施形態のコンタクト層１１の組成と同様である。
【００６５】
次に、図４に示した第１実施形態と同様の形成プロセスを用いて、コンタクト層１１１の上面上に、約２０ｎｍの厚みを有するＳｉＯ2層１８を所定の間隔（約１５μｍ）を隔てて形成する。また、半導体ウェハの中央部近傍には、ＳｉＯ2層１８を形成しないように構成する。これにより、半導体ウェハの中央部近傍に、ＳｉＯ2層１８が形成されていない凹部形成領域１９を形成する。その後、図１６に示すように、凹部形成領域１９を除き、コンタクト層１１１の上面上と、ＳｉＯ2層１８の上面上および側面上とを覆うように、約１．１μｍの厚みを有するフォトレジスト２０を形成する。
【００６６】
次に、図１７に示すように、硫酸と過酸化水素水との混合液を用いたウェットエッチング法により、フォトレジスト２０をマスクとして、コンタクト層１１１の凹部形成領域１９をエッチングする。この硫酸と過酸化水素水との混合液では、コンタクト層１１１はエッチングされる一方、コンタクト層１１１下の中間層１０はほとんどエッチングされないため、凹部形成領域１９のエッチング深さは、コンタクト層１１１の厚み（約８５ｎｍ）と同じ距離に構成される。したがって、コンタクト層１１１でのエッチング速度がばらついた場合でも、中間層１０が露出した時点で深さ方向のエッチングが停止するため、凹部１２１の深さのばらつきが抑制される。
【００６７】
なお、硫酸と過酸化水素水との混合液を用いた場合には、この混合液にアタックされて、フォトレジスト２０とコンタクト層１１１との界面で剥離が生じる場合がある。このような場合には、ウェットエッチング法によるエッチングを行う前に、ドライエッチング法によるエッチングによって、予め、コンタクト層１１１の途中の深さまでエッチングを行っておくのが有効である。具体的には、たとえば、ＳｉＣｌ4ガスを用いた反応性イオンエッチング法により、深さ方向に約５０ｎｍエッチングを行った後、硫酸と過酸化水素水との混合液を用いたウェットエッチング法により、深さ方向に、残りの約３５ｎｍエッチングを行う。これにより、硫酸と過酸化水素水との混合液を用いたウェットエッチング法によってコンタクト層１１１をエッチングする際に、フォトレジスト２０とコンタクト層１１１との界面で剥離が生じるのを抑制することが可能となるので、より精度よく、凹部１２１を形成することが可能となる。
【００６８】
続いて、図１８に示すように、フォトレジスト２０を除去した後、図９に示した第１実施形態と同様の形成プロセスを用いて、図１９に示すように、ＳｉＯ2層１８をマスクとして、Ｃｌ2、ＳｉＣｌ4、および、ＢＣｌ3などの塩素系ガスを用いた反応性イオンエッチング法により、半導体素子層１５０をエッチングすることによって、ｐ型第２クラッド層９、中間層１０、および、コンタクト層１１１からなるストライプ状のリッジ部１２およびダミーリッジ部１３を形成する。
【００６９】
次に、液温約１５℃のバッファードフッ酸溶液中で、１０秒間エッチングすることによって、ドライエッチング法を用いてリッジ部１２およびダミーリッジ部１３を形成した際のエッチング時の反応生成物やエッチングによって損傷を受けた部分を除去する。
【００７０】
そして、ＳｉＯ2層１８を除去した後、図１１および図１２に示した第１実施形態と同様の形成プロセスを用いて、ｐ型第２クラッド層９の平坦部９ｂの上面上と、リッジ部１２およびダミーリッジ部１３の側面上と、リッジ部１２およびダミーリッジ部１３の上面上とを覆うように、全面に、電流ブロック層１４を形成するとともに、リッジ部１２の上面上の一部を露出させた後、電流ブロック層１４の上面上および露出されたリッジ部１２の上面上を覆うように、ｐ側電極１５を形成する。
【００７１】
次に、ｎ型ＧａＡｓ基板１の厚みが約１００μｍになるまで、ｎ型ＧａＡｓ基板１の裏面を研磨した後、図１３に示した第１実施形態と同様の形成プロセスを用いて、ｎ型ＧａＡｓ基板１の裏面に、ｎ側電極１６を形成する。最後に、半導体ウェハを素子分離することによって、個々の半導体レーザ素子２００に分割する。このようにして、図１４に示した本発明の第２実施形態による半導体レーザ素子２００が形成される。
【００７２】
第２実施形態による半導体レーザ素子２００の形成プロセスでは、上記のように、硫酸と過酸化水素水との混合液を用いたウェットエッチング法により、コンタクト層１１１に凹部１２１を形成することによって、中間層１０が露出した位置でエッチングを停止させることができる。すなわち、硫酸と過酸化水素水との混合液では、コンタクト層１１１はエッチングされる一方、コンタクト層１１１下の中間層１０はほとんどエッチングされないため、硫酸と過酸化水素水との混合液を用いたウェットエッチング法により、凹部１２１の深さを、コンタクト層１１１の厚み（約８５ｎｍ）と同じ距離に構成することができる。このため、コンタクト層１１１の厚みを所望の厚みに形成することによって、コンタクト層１１１でのエッチング速度がばらついた場合でも、凹部１２１の深さを精度よく所望の深さに構成することができるので、凹部１２１の深さのばらつきを小さくすることができる。これにより、リッジ部１２を形成する際のエッチングにおいて、凹部１２１の底面領域でエッチングマーカ層８を検知した後、所定（１０秒後）のタイミングでエッチングを停止させることによって、凹部１２１が形成されていない領域でのエッチング深さ（リッジ部１２脇のエッチング深さｈ１（図１４参照））のばらつきも小さくすることができる。このように、凹部１２１が形成されていない領域でのエッチングの制御性を容易に向上させることができるので、容易に、エッチングマーカ層８までエッチングされていないリッジ部１２を、より精度よく形成することができる。その結果、より容易に、段切れの発生を抑制しながら、水平方向の光放射角の製造ばらつきを減少させることができる。
【００７３】
なお、第２実施形態の形成プロセスにおけるその他の効果は、上記した第１実施形態の効果と同様である。
【００７４】
次に、このようにして形成した半導体レーザ素子２００のリッジ部１２の両脇におけるｐ型第２クラッド層９の平坦部９ｂの厚みを測定した結果について説明する。なお、ｐ型第２クラッド層９の平坦部９ｂの厚みの測定は、上記した第１実施形態（実施例１）での測定方法と同様の方法で行い、その測定点数は、１０点とした。また、第２実施形態による半導体レーザ素子２００を実施例２とし、その結果を、実施例１の結果とともに、表２に示す。
【００７５】
【表２】
2008251562.tif 000004
上記表２に示すように、実施例２と実施例１とを比べた結果、その標準偏差は、実施例２の方が実施例１よりも小さいことが判明した。具体的には、凹部を形成する際のエッチング深さの制御をエッチング時間で行った実施例１では、リッジ部１２の両脇におけるｐ型第２クラッド層９の平坦部９ｂの厚みの標準偏差は、４ｎｍであったのに対し、上記した第２実施形態による形成プロセスにより凹部１２１の深さの制御を行った実施例２では、リッジ部１２の両脇におけるｐ型第２クラッド層９の平坦部９ｂの厚みの標準偏差は、２．５ｎｍであり、実施例１に比べて、さらに小さいものであった。これは、第２実施形態による半導体レーザ素子２００の形成プロセスでは、凹部１２１の深さを、コンタクト層１１１の厚みによって精度よく制御することが可能であるためである。すなわち、リッジ部１２を形成する際のエッチングにおいて、そのエッチングを停止させるタイミングは、凹部１２１の底面領域でのエッチング深さがエッチングマーカ層８に達したことを反射光の干渉挙動の変化によって検知した時点を基準に行われる。このため、凹部１２１の深さの制御性を向上させることによって、その後の工程であるリッジ部１２を形成するエッチングにおいても、精度よくエッチング深さを制御することが可能となるためである。
【００７６】
以上のように、半導体レーザ素子を形成する形成プロセスに、上記した第２実施形態による形成プロセスを用いることによって、リッジ部の両脇におけるｐ型第２クラッド層の平坦部の厚みをさらに精度よく制御することが可能であることが確認された。すなわち、リッジ部を形成する際のエッチングの制御性がさらに向上することが確認された。
【００７７】
（第３実施形態）
図２０は、本発明の第３実施形態による半導体レーザ素子の構造を示した断面図である。次に、図２０を参照して、第３実施形態による半導体レーザ素子３００の構造について説明する。
【００７８】
この第３実施形態による半導体レーザ素子では、上記第１および第２実施形態と異なり、リッジ部１２およびダミーリッジ部１３がエッチングマーカ層８上に接触するように形成されている。このリッジ部１２およびダミーリッジ部１３は、ｐ型第２クラッド層９、中間層２１０、および、コンタクト層１１から構成されており、リッジ部１２の両脇におけるエッチング底面１７は、エッチングマーカ層８の上面に形成されている。また、中間層２１０は、上記第１および第２実施形態と異なり、ｐ−ＧａＩｎＡｓＰ層から構成されている。なお、中間層２１０の厚みは、上記第１および第２実施形態と同様、約３５ｎｍに形成されている。
【００７９】
第３実施形態のその他の構成は、上記した第１実施形態の構成と同様である。
【００８０】
第３実施形態では、上記のように、リッジ部１２を、エッチングマーカ層８上に接触するように形成することによって、エッチングマーカ層８を所望の位置に形成することにより、より精度よく、リッジ部１２の両脇のエッチング底面１７から活性層５までの距離ｈ２を所望の距離に形成することができるので、容易に、リッジ部１２の両脇における水平横方向の光閉じ込め効果のばらつきを抑制することができる。これにより、電流ブロック層１４やｐ側電極１５の段切れを抑制しながら、容易に、水平方向の光放射角の製造ばらつきを減少させることができる。
【００８１】
なお、第３実施形態のその他の効果は、上記した第１実施形態の効果と同様である。
【００８２】
図２１〜図２４は、図２０に示した第３実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。次に、図３〜図９、図１１〜図１３、および、図２０〜図２４を参照して、この第３実施形態による半導体レーザ素子３００の形成プロセスでは、上記第１実施形態による半導体レーザ素子１００の形成プロセスにおいて、リッジ部１２を形成する際のドライエッチング法によるエッチングの後に、ウェットエッチング法によるエッチングを行う例について説明する。
【００８３】
まず、図３に示した第１実施形態と同様の形成プロセスを用いて、図２１に示すように、ｎ型ＧａＡｓ基板１上に、バッファ層２、ｎ型クラッド層３、第１光ガイド層４、活性層５、第２光ガイド層６、ｐ型第１クラッド層７、エッチングマーカ層８、ｐ型第２クラッド層９、中間層２１０、および、コンタクト層１１を順次成長させる。この際、中間層２１０は、ＧａＩｎＡｓＰから構成する。このようにして、ｎ型ＧａＡｓ基板１上に、バッファ層２、ｎ型クラッド層３、第１光ガイド層４、活性層５、第２光ガイド層６、ｐ型第１クラッド層７、エッチングマーカ層８、ｐ型第２クラッド層９、中間層２１０、および、コンタクト層１１からなるＡｌＧａＩｎＰ系の半導体素子層２５０を形成する。なお、中間層２１０の組成を除き、各層２〜１１の組成および厚みは、第１実施形態の各層２〜１１と同様である。
【００８４】
次に、図４〜図９に示した実施形態１と同様の形成プロセスを用いて、リッジ部１２およびダミーリッジ部１３を形成する。このようにして得られたリッジ部１２およびダミーリッジ部１３が図２２に示されている。図２２の状態では、リッジ部１２およびダミーリッジ部１３は、ｐ型第２クラッド層９の凸部９ａ、中間層２１０、および、コンタクト層１１から構成されている。すなわち、リッジ部１２の両脇におけるエッチング底面１７は、ｐ型第２クラッド層９の途中に形成されており、ｐ型第２クラッド層９には、凸部９ａと凸部９ａ以外の平坦部９ｂとが形成されている。
【００８５】
次に、液温約１５℃のバッファードフッ酸溶液中で、１０秒間エッチングすることによって、ドライエッチング法を用いてリッジ部１２およびダミーリッジ部１３を形成した際のエッチング時の反応生成物やエッチングによって損傷を受けた部分を除去する。
【００８６】
続いて、硫酸と過酸化水素水との混合液を用いたウェットエッチング法により、図２３に示すように、コンタクト層１１と中間層２１０とをエッチングする。この硫酸と過酸化水素水との混合液では、ｐ型第２クラッド層９はほとんどエッチングされないので、リッジ部１２およびダミーリッジ部１３の上方部分（コンタクト層１１および中間層２１０）の幅が小さくなる。
【００８７】
次に、フッ化水素酸溶液を用いたウェットエッチング法により、図２４に示すように、ｐ型第２クラッド層９をエッチングする。この際、同時にＳｉＯ2層１８もエッチングされて完全に除去される。このフッ化水素酸溶液では、ｐ型第２クラッド層９はエッチングされる一方、エッチングマーカ層８、コンタクト層１１、および、中間層２１０はほとんどエッチングされないので、ｐ型第２クラッド層９の平坦部９ｂが除去されるとともに、リッジ部１２およびダミーリッジ部１３の下方部分（ｐ型第２クラッド層９）の幅が、上方部分（コンタクト層１１および中間層２１０）の幅と実質的に同じ大きさに形成される。このように、２段階のウェットエッチング工程によって、リッジ部１２の両脇におけるエッチング底面１７を、エッチングマーカ層８の上面に形成することが可能となる。
【００８８】
続いて、図１１および図１２に示した第１実施形態と同様の形成プロセスを用いて、リッジ部１２およびダミーリッジ部１３の側面上と、リッジ部１２およびダミーリッジ部１３の上面上とを覆うように、全面に、電流ブロック層１４を形成するとともに、リッジ部１２の上面上の一部を露出させた後、電流ブロック層１４の上面上および露出されたリッジ部１２の上面上を覆うように、ｐ側電極１５を形成する。
【００８９】
次に、ｎ型ＧａＡｓ基板１の厚みが約１００μｍになるまで、ｎ型ＧａＡｓ基板１の裏面を研磨した後、図１３に示した第１実施形態と同様の形成プロセスを用いて、ｎ型ＧａＡｓ基板１の裏面に、ｎ側電極１６を形成する。最後に、半導体ウェハを素子分離することによって、個々の半導体レーザ素子３００に分割する。このようにして、図２０に示した本発明の第３実施形態による半導体レーザ素子３００が形成される。
【００９０】
第３実施形態による半導体レーザ素子の形成プロセスでは、上記のように、リッジ部１２を形成する工程において、ドライエッチング法を用いて半導体素子層２５０をエッチングした後、さらに、硫酸と過酸化水素水との混合液を用いたウェットエッチング法と、フッ化水素酸溶液を用いたウェットエッチング法との２段階のウェットエッチング法を用いて半導体素子層２５０をエッチングすることによって、リッジ部１２を形成する際のエッチングをエッチングマーカ層８の上面の位置で停止させることができる。すなわち、リッジ部１２の両脇におけるエッチング底面１７をエッチングマーカ層８の上面に形成することができる。このため、エッチング底面１７から活性層５までの距離ｈ２を、ｐ型第１クラッド層７およびエッチングマーカ層８の厚みのみによって制御することができる。そして、ｐ型第１クラッド層７およびエッチングマーカ層８は、結晶成長時に精度よく所定の厚みに形成することができるので、エッチング底面１７から活性層５までの距離ｈ２を所望の距離に精度よく制御することができる。これにより、より容易に、リッジ部１２の両脇における光閉じ込め効果のばらつきを抑制することができるので、半導体レーザ素子３００の水平方向の光放射角の制御性をさらに容易に向上させることができる。
【００９１】
また、第３実施形態では、ウェットエッチング法によるエッチング工程の前に、上記第１実施形態による形成プロセスを用いることによって、ドライエッチング法によるエッチングを高精度に制御することができるので、ドライエッチング法によるエッチングを、ウェットエッチング法によるエッチングを停止させる機能を有する層であるエッチングマーカ層８の直前で精度よく停止させることができる。このため、ドライエッチング法によるエッチングが終了した時点におけるｐ型第２クラッド層９の平坦部９ｂの厚みを最小にすることができるので、ウェットエッチング法によるエッチングに要する時間を最小限に抑える事ができる。これにより、ウェットエッチング法によるエッチングの際に、リッジ部１２の水平方向（幅方向）に進行するエッチングを最小限に抑えることができるので、リッジ部１２の幅の減少量を最小限に抑えることができる。その結果、リッジ部１２の幅の減少量のばらつきを小さくすることができるので、リッジ部１２幅のばらつきに起因する、半導体レーザ素子のキンク抑制効果および閾値電流値などの素子特性のばらつきを抑制することができる。
【００９２】
なお、ドライエッチング法によるエッチングにおいて、一般に知られている、予め測定したエッチング速度から所望の深さを得るためのエッチングに要する時間を算出し、その算出した時間経過後にエッチングを停止させる方法を用いる場合には、エッチングによって除去する半導体層（コンタクト層１１、中間層２１０、および、ｐ型第２クラッド層９）の厚みが結晶成長工程においてばらつくことを考慮して、最も厚みが小さい場合でも、エッチング深さがエッチングマーカ層８を越えないようにするために、十分な余裕を持って浅めにエッチングする必要がある。このため、ドライエッチング法によるエッチングが終了した時点におけるｐ型第２クラッド層９の平坦部９ｂの厚みが大きくなるという不都合があるので、ウェットエッチング法によるエッチングに要する時間が長くなる。これにより、ウェットエッチング法によるエッチングの際に、リッジ部１２の水平方向（幅方向）にエッチングが大きく進行するという不都合があるので、リッジ部１２幅のばらつきが大きくなる。その結果、半導体レーザ素子のキンク抑制効果および閾値電流値などの素子特性のばらつきが大きくなるという不都合がある。
【００９３】
第３実施形態の形成プロセスにおけるその他の効果は、上記した第１実施形態の効果と同様である。
【００９４】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００９５】
たとえば、上記第１〜第３実施形態では、半導体レーザ素子を、ＡｌＧａＩｎＰ系の半導体素子層から構成した例を示したが、本発明はこれに限らず、窒化ガリウム系の半導体素子層、Ｚｅ−Ｓｅ系などのII−IV族半導体素子層、ＩｎＰ系の半導体素子層、および、
ＧａＡｓ系の半導体素子層などから構成してもよい。
【００９６】
また、上記第１〜第３実施形態では、半導体素子層を構成する各層を、ＭＯＣＶＤ法を用いて結晶成長させた例を示したが、本発明はこれに限らず、ＭＯＶＰＥ法や、ＭＢＥ（分子線エピタキシャル成長）法などの他の結晶成長方法を用いて結晶成長させるようにしてもよい。
【００９７】
また、上記第１〜第３実施形態では、半導体レーザ素子を、いわゆるダブルチャネル構造に形成した例を示したが、本発明はこれに限らず、半導体レーザ素子を、リッジ部のみを有する構造に形成してもよい。
【００９８】
また、上記第１〜第３実施形態では、ドライエッチング法によるエッチングに、反応性イオンエッチング法を用いた例を示したが、本発明はこれに限らず、反応性イオンエッチング法以外のドライエッチング法を用いてエッチングを行ってもよい。反応性イオンエッチング法以外のドライエッチング法としては、たとえば、反応性イオンビームエッチング法、誘導結合プラズマエッチング法、ＥＣＲプラズマエッチング法などが考えられる。
【００９９】
また、上記第１〜第３実施形態では、凹部の底面領域に光を入射するとともに、反射光の干渉挙動の変化により、凹部でのエッチング深さがエッチングマーカ層に達したことを検知する手法を用いた例を示したが、本発明はこれに限らず、凹部でのエッチング深さがエッチングマーカ層に達したことを検知することが可能であれば、上記手法以外の手法を用いてもよい。上記した手法以外の手法としては、たとえば、ドライエッチング中のプラズマ発光の波長スペクトルをモニタして、ｐ−ＡｌＧａＩｎＰ層からなるｐ型第２クラッド層のエッチングが終了した後、エッチングマーカ層のエッチングが始まった際に、Ａｌのエッチングに起因する発光ピークが減少する変動を捕らえることによって、凹部でのエッチング深さがエッチングマーカ層に達したことを検知する手法などが考えられる。
【０１００】
また、上記第１〜第３実施形態では、エッチングマーカ層を検出するための光に、波長５５０ｎｍの単色光を用いた例を示したが、本発明はこれに限らず、エッチングマーカ層を検出することが可能であれば、５５０ｎｍ以外の波長を有するレーザ光などの単色光を用いてもよい。また、エッチングマーカ層をＧａＩｎＰ層から構成した例を示したが、エッチングマーカ層は、ＧａＩｎＰ層以外の半導体層から構成してもよい。
【０１０１】
また、上記第１〜第３実施形態では、反射光の干渉挙動の変化により、凹部でのエッチング深さがエッチングマーカ層に達したことを検知した時点から１０秒経過後のタイミングでエッチングを停止させるように構成した例を示したが、本発明はこれに限らず、エッチングを停止させるタイミングは、凹部が形成されていない領域でのエッチング深さがエッチングマーカ層に達する前であれば、１０秒経過後のタイミング以外のタイミングであってもよい。
【０１０２】
また、上記第１〜第３実施形態では、半導体ウェハに凹部を１つ形成した例を示したが、本発明はこれに限らず、複数の凹部を半導体ウェハに形成してもよい。また、凹部は、半導体ウェハの中央部近傍に形成した例を示したが、本発明はこれに限らず、半導体ウェハの中央部近傍以外の領域に凹部を形成するように構成してもよい。
【０１０３】
また、上記第１実施形態では、有機溶剤により、フォトレジストを除去する例を示したが、本発明はこれに限らず、酸素をドライエッチング装置（真空装置）内に導入して放電を行うプラズマ処理により、フォトレジストの除去を行ってもよい。このように構成した場合には、凹部の形成、フォトレジストの除去、および、リッジ部の形成からなる一連の工程を、全てドライエッチング装置（真空装置）内で連続的に処理することができるので、一貫してひとつの真空装置内で処理することができる。これにより、工程時間の短縮を図ることが可能となる。また、一連の工程をドライエッチング装置（真空装置）内で連続的に処理することによって、半導体素子層が大気に曝される機会を減少させることができるので、半導体素子層表面に酸化膜が形成されるのを抑制することができる。これにより、半導体素子層表面に酸化膜が形成されることに起因して、半導体レーザ素子の製造歩留まりが低下するという不都合が生じるのを抑制することができる。また、フォトレジストをプラズマ処理により除去することによって、フォトレジストをウェットプロセスで除去した場合と異なり、半導体素子層表面に微量の残さが残るのを抑制することができる。このため、リッジ部を形成する際のエッチングプロセスにおいて、残さに起因して半導体素子層表面の平坦度が低下するという不都合が生じるのを抑制することができるので、これによっても、半導体レーザ素子の製造歩留まりが低下するのを抑制することができる。なお、酸素ラジカルを用いたアッシング処理によるフォトレジストの除去は、オゾン分解法などの、酸素プラズマ処理以外の方法で行うことも可能である。
【０１０４】
また、上記第２実施形態では、コンタクト層の厚みを約８５ｎｍに形成した例を示したが、本発明はこれに限らず、コンタクト層の厚みは、約８５ｎｍ以外の厚みに形成してもよい。なお、コンタクト層の厚みを約８５ｎｍに形成した理由は、凹部の深さを上記第１実施形態による凹部の深さと揃えるためである。
【０１０５】
また、上記第３実施形態では、ウェットエッチング法によるエッチング工程の前に、第１実施形態による形成プロセスを用いた例を示したが、本発明はこれに限らず、ウェットエッチング法によるエッチング工程の前に、第２実施形態による形成プロセスを用いるように構成してもよい。このように構成した場合には、ドライエッチング法によるエッチングをより高精度に制御することが可能となるので、ドライエッチング法によるエッチングを、ウェットエッチング法によるエッチングを停止させる機能を有する層であるエッチングマーカ層の直前でより精度よく停止させることが可能となる。このため、ウェットエッチング法によるエッチングの際に、リッジ部の水平方向（幅方向）に進行するエッチングをより最小限に抑えることができるので、容易に、リッジ部の幅のばらつきに起因する、半導体レーザ素子のキンク抑制効果および閾値電流値などの素子特性のばらつきを抑制することが可能となる。
【図面の簡単な説明】
【０１０６】
【図１】本発明の第１実施形態による半導体レーザ素子の構造を示した断面図である。
【図２】図１に示した第１実施形態による半導体レーザ素子の活性層の構造を示した断面図である。
【図３】図１に示した第１実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図４】図１に示した第１実施形態による半導体レーザ素子の形成プロセスを説明するための平面図である。
【図５】図４の破線で囲まれた領域の５００−５００線に沿った断面図である。
【図６】図１に示した第１実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図７】図１に示した第１実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図８】図１に示した第１実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図９】図１に示した第１実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図１０】図１に示した第１実施形態による半導体レーザ素子の形成プロセスにおけるリッジ部を形成する際のエッチング時に観察した反射光の干渉波形のグラフである。
【図１１】図１に示した第１実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図１２】図１に示した第１実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図１３】図１に示した第１実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図１４】本発明の第２実施形態による半導体レーザ素子の構造を示した断面図である。
【図１５】図１４に示した第２実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図１６】図１４に示した第２実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図１７】図１４に示した第２実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図１８】図１４に示した第２実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図１９】図１４に示した第２実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図２０】本発明の第３実施形態による半導体レーザ素子の構造を示した断面図である。
【図２１】図２０に示した第３実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図２２】図２０に示した第３実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図２３】図２０に示した第３実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図２４】図２０に示した第３実施形態による半導体レーザ素子の形成プロセスを説明するための断面図である。
【図２５】非特許文献１に記載された従来の形成プロセスによるリッジ部を説明するための断面模式図である。
【図２６】非特許文献１に記載された従来の形成プロセスによるリッジ部を説明するための断面模式図である。
【図２７】非特許文献１に記載された従来の形成プロセスによるリッジ部を説明するための断面模式図である。
【符号の説明】
【０１０７】
１                          ｎ型ＧａＡｓ基板（基板）
２                          バッファ層（半導体層）
３                          ｎ型クラッド層（半導体層）
４                          第１光ガイド層（半導体層）
５                          活性層（半導体層）
５ａ                        量子井戸層
５ｂ                        障壁層
６                          第２光ガイド層（半導体層）
７                          ｐ型第１クラッド層（半導体層）
８                          エッチングマーカ層（半導体層）
９                          ｐ型第２クラッド層（半導体層）
９ａ                        凸部
９ｂ                        平坦部
１０、２１０                中間層（半導体層）
１１、１１１                コンタクト層（半導体層）
１２                        リッジ部
１３                        ダミーリッジ部
１４                        電流ブロック層
１５                        ｐ側電極
１６                        ｎ側電極
１７                        エッチング底面
１８                        ＳｉＯ2層
１９                        凹部形成領域
２０                        フォトレジスト（マスク層、感光性樹脂）
２１、１２１                凹部
５０、１５０、２５０        半導体素子層
１００、２００、３００      半導体レーザ素子
【図１】
2008251562.tif 000005
【図２】
2008251562.tif 000006
【図３】
2008251562.tif 000007
【図４】
2008251562.tif 000008
【図５】
2008251562.tif 000009
【図６】
2008251562.tif 000010
【図７】
2008251562.tif 000011
【図８】
2008251562.tif 000012
【図９】
2008251562.tif 000013
【図１０】
2008251562.tif 000014
【図１１】
2008251562.tif 000015
【図１２】
2008251562.tif 000016
【図１３】
2008251562.tif 000017
【図１４】
2008251562.tif 000018
【図１５】
2008251562.tif 000019
【図１６】
2008251562.tif 000020
【図１７】
2008251562.tif 000021
【図１８】
2008251562.tif 000022
【図１９】
2008251562.tif 000023
【図２０】
2008251562.tif 000024
【図２１】
2008251562.tif 000025
【図２２】
2008251562.tif 000026
【図２３】
2008251562.tif 000027
【図２４】
2008251562.tif 000028
【図２５】
2008251562.tif 000029
【図２６】
2008251562.tif 000030
【図２７】
2008251562.tif 000031