(57)【要約】【課題】命令の実行順序や出力されるデータの順序が異なるプロセッサを用いることができるフィールド制御装置を提供する。【解決手段】コントローラ１０のプロセッサ１１Ａはメインメモリ１３Ａのデータをリードし、そのデータをコントローラ２０のメインメモリ２３Ａにライトする。コントローラ１０のプロセッサ１１Ｂはメインメモリ１３Ｂのデータをリードし、そのデータをコントローラ２０のメインメモリ２３Ｂにライトする。【選択図】図１
2008102686.tif 000002
【特許請求の範囲】
【請求項１】
同一処理を実行する第１のプロセッサおよび第２のプロセッサを備える第１のコントローラと、同一処理を実行する第３のプロセッサおよび第４のプロセッサを備える第２のコントローラと、により冗長化動作を実行するフィールド制御装置において、
前記第１のコントローラには、前記第１のプロセッサのメインメモリとしての第１のメモリと、前記第２のプロセッサのメインメモリとしての第２のメモリと、が設けられ、
前記第２のコントローラには、前記第３のプロセッサのメインメモリとしての第３のメモリと、前記第４のプロセッサのメインメモリとしての第４のメモリと、が設けられ、
前記フィールド制御システムは、
前記第２のコントローラの稼動開始時に、前記第１のメモリのデータを前記第３のメモリに転送する第１の転送手段と、
前記第２のコントローラの稼動開始時に、前記第１のメモリのデータとは異なる前記第２のメモリのデータを前記第４のメモリに転送する第２の転送手段と、
を備えることを特徴とするフィールド制御装置。
【請求項２】
前記第１のコントローラは、第１のプロセッサおよび第２のプロセッサのデータのうち、外部への出力データのみを限定的に照合する照合器を具備し、
前記第２のコントローラは、第３のプロセッサおよび第４のプロセッサのデータのうち、外部への出力データのみを限定的に照合する照合器を具備することを特徴とする請求項１に記載のフィールド制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のコントローラを冗長化動作させるフィールド制御装置に関する。
【背景技術】
【０００２】
動作の信頼性を向上させるため、複数のコントローラで並行して同一処理を実行するフィールド制御装置が知られている。図４は、このようなフィールド制御装置の構成例を示すブロック図である。
【０００３】
図４に示すように、コントローラ７０は、一対のプロセッサ７１Ａおよびプロセッサ７１Ｂと、一対のインタフェースコントローラ７２Ａおよびインタフェースコントローラ７２Ｂと、一対のメインメモリ７３Ａおよびメインメモリ７３Ｂと、通信装置７４と、外部入出力装置７５と、照合器７６と、を備える。
【０００４】
プロセッサ７１Ａおよびプロセッサ７１Ｂは同一処理を実行する。照合器７６は、プロセッサ７１Ａおよびプロセッサ７１Ｂのデータを照合し、不一致のデータがあれば異常と判断し、外部へのデータ出力を停止させる。これにより、外部への誤出力を防止できる。
【０００５】
同様に、コントローラ８０は、一対のプロセッサ８１Ａおよびプロセッサ８１Ｂと、一対のインタフェースコントローラ８２Ａおよびインタフェースコントローラ８２Ｂと、一対のメインメモリ８３Ａおよびメインメモリ８３Ｂと、通信装置８４と、外部入出力装置８５と、照合器８６と、を備える。
【０００６】
プロセッサ８１Ａおよびプロセッサ８１Ｂは同一処理を実行する。照合器８６は、プロセッサ８１Ａおよびプロセッサ８１Ｂのデータを照合し、不一致のデータがあれば異常と判断し、外部へのデータ出力を停止させる。これにより、外部への誤出力を防止できる。
【０００７】
コントローラ７０およびコントローラ８０は、それぞれ同じデータを使用し、同じ演算を実行する。これにより冗長化動作を可能としている。
【０００８】
【特許文献１】特開２００１−２５６０７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、図４に示すフィールド制御装置で使用されるプロセッサは、命令の実行順序および出力されるデータの順序が同一であることを前提としている。命令の実行順序および出力されるデータの順序が微妙なタイミングなどに応じて変化するタイプのプロセッサを用いれば、照合結果が不一致となり、異常が誤検出されてしまう。
【００１０】
また、図４に示すフィールド制御装置では、メインメモリのデータも一致しているため、２つのコントローラ７０，８０にあるすべてのメインメモリ７３Ａ，７３Ｂ，８３Ａ，８３Ｂのデータを同一とすることで、冗長化動作を可能としている。例えば、コントローラ７０が単独で動作している間に、コントローラ８０を追加動作させる場合、コントローラ７０のプロセッサ７１Ａおよびプロセッサ７１Ｂは、メインメモリ７３Ａ，７３Ｂのデータをリードし、通信装置７４および通信装置８４を介してメインメモリ８３Ａ，８３Ｂにライトする。この場合、メインメモリ７３Ａのデータと、メインメモリ８３Ａのデータとは一致しており、すべてのメインメモリ７３Ａ，７３Ｂ，８３Ａ，８３Ｂのデータが同一となった時点から、２つのコントローラ７０，８０による冗長化動作が可能となる。
【００１１】
本発明の目的は、命令の実行順序や出力されるデータの順序が異なるプロセッサを用いることができるフィールド制御装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明のフィールド制御装置は、同一処理を実行する第１のプロセッサおよび第２のプロセッサを備える第１のコントローラと、同一処理を実行する第３のプロセッサおよび第４のプロセッサを備える第２のコントローラと、により冗長化動作を実行するフィールド制御装置において、前記第１のコントローラには、前記第１のプロセッサのメインメモリとしての第１のメモリと、前記第２のプロセッサのメインメモリとしての第２のメモリと、が設けられ、前記第２のコントローラには、前記第３のプロセッサのメインメモリとしての第３のメモリと、前記第４のプロセッサのメインメモリとしての第４のメモリと、が設けられ、前記フィールド制御システムは、前記第２のコントローラの稼動開始時に、前記第１のメモリのデータを前記第３のメモリに転送する第１の転送手段と、前記第２のコントローラの稼動開始時に、前記第１のメモリのデータとは異なる前記第２のメモリのデータを前記第４のメモリに転送する第２の転送手段と、を備えることを特徴とする。
このフィールド制御装置によれば、前記第２のコントローラの稼動開始時に、第１のメモリのデータを第３のメモリに、第１のメモリのデータとは異なる第２のメモリのデータを第４のメモリに転送するので、命令の実行順序や出力されるデータの順序が異なるプロセッサを用いることができる。
【００１３】
前記第１のコントローラは、第１のプロセッサおよび第２のプロセッサのデータのうち、外部への出力データのみを限定的に照合する照合器を具備し、前記第２のコントローラは、第３のプロセッサおよび第４のプロセッサのデータのうち、外部への出力データのみを限定的に照合する照合器を具備してもよい。
【発明の効果】
【００１４】
本発明のフィールド制御装置によれば、前記第２のコントローラの稼動開始時に、第１のメモリのデータを第３のメモリに、第１のメモリのデータとは異なる第２のメモリのデータを第４のメモリに転送するので、命令の実行順序や出力されるデータの順序が異なるプロセッサを用いることができる。
【発明を実施するための最良の形態】
【００１５】
以下、図１〜図３を参照して、本発明によるフィールド制御装置の一実施形態について説明する。
【００１６】
図１は、本実施形態のフィールド制御装置の構成を示すブロック図である。このフィールド制御装置は、プラントに設置されたフィールド機器についてデータ処理を実行することで、フィールド機器を制御するための装置である。
【００１７】
図１に示すように、本実施形態のフィールド制御装置は、同一処理を並行して実行するコントローラ１０と、コントローラ２０とを備える。
【００１８】
コントローラ１０は、一対のプロセッサ１１Ａおよびプロセッサ１１Ｂと、一対のインタフェースコントローラ１２Ａおよびインタフェースコントローラ１２Ｂと、一対のメインメモリ１３Ａおよびメインメモリ１３Ｂと、転送手段としての一対の通信装置１４Ａおよび通信装置１４Ｂと、外部入出力装置１５と、照合器１６と、を備える。
【００１９】
インタフェース１２Ａ、メモリ１３Ａおよび通信装置１４Ａは、プロセッサ１１Ａに対する専用の構成要素として、インタフェース１２Ｂ、メモリ１３Ｂおよび通信装置１４Ｂは、プロセッサ１１Ｂに対応する専用の構成要素として、それぞれ設けられている。
【００２０】
照合器１６は、外部入出力装置１５への出力データのみに限定して、プロセッサ１１Ａおよびプロセッサ１１Ｂのデータを照合する。
【００２１】
プロセッサ１１Ａはインタフェースコントローラ１２Ａを介してメインメモリ１３Ａにアクセスしながら動作を実行する。一方、プロセッサ１１Ｂはインタフェースコントローラ１２Ｂを介してメインメモリ１３Ｂにアクセスしながら動作を実行する。
【００２２】
プロセッサ１１Ａおよびプロセッサ１１Ｂには、外部入出力装置１５を介して同一データが与えられ、プロセッサ１１Ａおよびプロセッサ１１Ｂは同一演算処理をそれぞれ独立して実行する。ただし、プロセッサ１１Ａおよびプロセッサ１１Ｂの内部における命令の実行順序は同一ではなく、データの出力の順序も異なる。しかし、上記のように照合器１６は、最終的に外部入出力装置１５へ出力されるデータのみを照合するため、処理が正常に実行されていれば、個々の処理のタイミングが異なっていても異常が誤検出されることはない。
【００２３】
同様に、コントローラ２０は、一対のプロセッサ２１Ａおよびプロセッサ２１Ｂと、一対のインタフェースコントローラ２２Ａおよびインタフェースコントローラ２２Ｂと、一対のメインメモリ２３Ａおよびメインメモリ２３Ｂと、一対の通信装置２４Ａおよび通信装置２４Ｂと、外部入出力装置２５と、照合器２６と、を備える。
【００２４】
インタフェース２２Ａ、メモリ２３Ａおよび通信装置２４Ａは、プロセッサ２１Ａに対する専用の構成要素として、インタフェース２２Ｂ、メモリ２３Ｂおよび通信装置２４Ｂは、プロセッサ２１Ｂに対応する専用の構成要素として、それぞれ設けられている。
【００２５】
照合器２６は、外部入出力装置２５への出力データのみに限定して、プロセッサ２１Ａおよびプロセッサ２１Ｂのデータを照合する。
【００２６】
プロセッサ２１Ａはインタフェースコントローラ２２Ａを介してメインメモリ２３Ａにアクセスしながら動作を実行する。一方、プロセッサ２１Ｂはインタフェースコントローラ２２Ｂを介してメインメモリ２３Ｂにアクセスしながら動作を実行する。
【００２７】
プロセッサ２１Ａおよびプロセッサ２１Ｂには、外部入出力装置２５を介して同一データが与えられ、プロセッサ２１Ａおよびプロセッサ２１Ｂは同一演算処理をそれぞれ独立して実行する。ただし、プロセッサ２１Ａおよびプロセッサ２１Ｂの内部における命令の実行順序は同一ではなく、データの出力の順序も異なる。しかし、上記のように照合器２６は、最終的に外部入出力装置２５へ出力されるデータのみを照合するため、処理が正常に実行されていれば、個々の処理のタイミングが異なっていても異常が誤検出されることはない。
【００２８】
２つのインタフェースコントローラ２２Ａおよびインタフェースコントローラ２２Ｂには、外部入出力装置１５および外部入出力装置２５を介して、同一のデータが与えられる。このため、コントローラ１０およびコントローラ２０は、同一処理を並行して実行する冗長化動作を行うことができる。
【００２９】
次に、冗長化動作開始時の動作手順について説明する。
【００３０】
コントローラ１０が単独で動作している間に、コントローラ２０を追加動作させる場合、コントローラ１０のプロセッサ１１Ａはメインメモリ１３Ａのデータをリードし、そのデータをコントローラ２０のメインメモリ２３Ａにライトする。メインメモリ１３Ａのデータは、通信装置１４Ａ、コントローラ間通信バス１８Ａおよび通信装置２４Ａを介してメインメモリ２３Ａに転送される。また、データ転送中に発生するメインメモリ１３Ａへのライトデータは、通信装置１４Ａ、コントローラ間通信バス１８Ａおよび通信装置２４Ａを介して、直接メインメモリ２３Ａにライトされる。
【００３１】
同様に、コントローラ１０のプロセッサ１１Ｂはメインメモリ１３Ｂのデータをリードし、そのデータをコントローラ２０のメインメモリ２３Ｂにライトする。メインメモリ１３Ｂのデータは、通信装置１４Ｂ、コントローラ間通信バス１８Ｂおよび通信装置２４Ｂを介してメインメモリ２３Ｂに転送される。また、データ転送中に発生するメインメモリ１３Ｂへのライトデータは、通信装置１４Ｂ、コントローラ間通信バス１８Ｂおよび通信装置２４Ｂを介して、直接メインメモリ２３Ｂにライトされる。
【００３２】
このように、プロセッサ１１Ａおよびプロセッサ１１Ｂは、それぞれ独自にメインメモリ１３Ａおよびメインメモリ１３Ｂのデータをメインメモリ２３Ａおよびメインメモリ２３Ｂにライトする。メインメモリ１３Ａおよびメインメモリ１３Ｂのデータ間の照合は行われることがなく、プロセッサの動作タイミングの相違からデータ間に相違があってもその影響を受けることはない。
【００３３】
以上の処理により、メインメモリ１３Ａとメインメモリ２３Ａのデータ、およびメインメモリ１３Ｂとメインメモリ２３Ｂのデータが一致するため、プロセッサ１１Ａとプロセッサ２１Ａ、およびプロセッサ１１Ｂとプロセッサ２１Ｂは、それぞれ等値化されたデータを用いて動作を継続、開始でき、冗長化動作が可能となる。
【００３４】
以上説明したように、本実施形態のフィールド制御装置では、外部入出力装置１５，２５を介して外部に出力されるデータ間の照合のみを行うので、コントローラ内部でのプロセッサ動作に制約が生じない。したがって、プロセッサにおける命令の実行順序やデータの出力順序などに影響されることがなく、コントローラ内の誤動作検出を行いながらの動作が可能となる。
【００３５】
また、プロセッサごとに冗長化に必要なデータの等値化処理を実行するので、命令の実行順序やデータの出力順序が固定されないプロセッサを使用した場合でも冗長化動作を確保することができる。
【００３６】
図２は、１つのコントローラに２つの異なる種類のプロセッサを設けた場合の構成を示すブロック図である。
【００３７】
コントローラ３０は、種類の異なるプロセッサ３１Ａおよびプロセッサ３１Ｂと、インタフェースコントローラ３２Ａおよびインタフェースコントローラ３２Ｂと、メインメモリ３３Ａおよびメインメモリ３３Ｂと、転送手段としての通信装置３４Ａおよび通信装置３４Ｂと、外部入出力装置３５と、照合器３６と、を備える。
【００３８】
インタフェース３２Ａ、メモリ３３Ａおよび通信装置３４Ａは、プロセッサ３１Ａに対する専用の構成要素として、インタフェース３２Ｂ、メモリ３３Ｂおよび通信装置３４Ｂは、プロセッサ３１Ｂに対応する専用の構成要素として、それぞれ設けられている。
【００３９】
照合器３６は、外部入出力装置３５への出力データのみに限定して、プロセッサ３１Ａおよびプロセッサ３１Ｂのデータを照合する。
【００４０】
プロセッサ３１Ａはインタフェースコントローラ３２Ａを介してメインメモリ３３Ａにアクセスしながら動作を実行する。一方、プロセッサ３１Ｂはインタフェースコントローラ３２Ｂを介してメインメモリ３３Ｂにアクセスしながら動作を実行する。
【００４１】
プロセッサ３１Ａおよびプロセッサ３１Ｂには、外部入出力装置３５を介して同一データが与えられ、プロセッサ３１Ａおよびプロセッサ３１Ｂは同一演算処理をそれぞれ独立して実行する。ただし、プロセッサ３１Ａおよびプロセッサ３１Ｂはプロセッサの種類が互いに異なっており、内部における命令の実行手順や実行順序は同一ではなく、データの出力の順序も異なる。しかし、上記のように照合器３６は、最終的に外部入出力装置３５へ出力されるデータのみを照合するため、処理が正常に実行されていれば、個々の処理の手順やタイミングが異なっていても異常が誤検出されることはない。
【００４２】
同様に、コントローラ４０は、種類の異なるプロセッサ４１Ａおよびプロセッサ４１Ｂと、インタフェースコントローラ４２Ａおよびインタフェースコントローラ４２Ｂと、メインメモリ４３Ａおよびメインメモリ４３Ｂと、通信装置４４Ａおよび通信装置４４Ｂと、外部入出力装置４５と、照合器４６と、を備える。プロセッサ４１Ａはプロセッサ３１Ａと同一種類であり、プロセッサ４１Ｂはプロセッサ３１Ｂと同一種類である。
【００４３】
インタフェース４２Ａ、メモリ４３Ａおよび通信装置４４Ａは、プロセッサ４１Ａに対する専用の構成要素として、インタフェース４２Ｂ、メモリ４３Ｂおよび通信装置４４Ｂは、プロセッサ４１Ｂに対応する専用の構成要素として、それぞれ設けられている。
【００４４】
照合器４６は、外部入出力装置４５への出力データのみに限定して、プロセッサ４１Ａおよびプロセッサ４１Ｂのデータを照合する。
【００４５】
プロセッサ４１Ａはインタフェースコントローラ４２Ａを介してメインメモリ４３Ａにアクセスしながら動作を実行する。一方、プロセッサ４１Ｂはインタフェースコントローラ４２Ｂを介してメインメモリ４３Ｂにアクセスしながら動作を実行する。
【００４６】
プロセッサ４１Ａおよびプロセッサ４１Ｂには、外部入出力装置４５を介して同一データが与えられ、プロセッサ４１Ａおよびプロセッサ４１Ｂは同一演算処理をそれぞれ独立して実行する。ただし、プロセッサ４１Ａおよびプロセッサ４１Ｂはプロセッサの種類が互いに異なっており、内部における命令の実行手順や実行順序は同一ではなく、データの出力の順序も異なる。しかし、上記のように照合器４６は、最終的に外部入出力装置４５へ出力されるデータのみを照合するため、処理が正常に実行されていれば、個々の処理の手順やタイミングが異なっていても異常が誤検出されることはない。
【００４７】
次に、冗長化動作開始時の動作手順について説明する。
【００４８】
コントローラ３０が単独で動作している間に、コントローラ４０を追加動作させる場合、コントローラ３０のプロセッサ３１Ａはメインメモリ３３Ａのデータをリードし、そのデータをコントローラ４０のメインメモリ４３Ａにライトする。メインメモリ３３Ａのデータは、通信装置３４Ａ、コントローラ間通信バス３８Ａおよび通信装置４４Ａを介してメインメモリ４３Ａに転送される。また、データ転送中に発生するメインメモリ３３Ａへのライトデータは、通信装置３４Ａ、コントローラ間通信バス３８Ａおよび通信装置４４Ａを介して、直接メインメモリ４３Ａにライトされる。
【００４９】
同様に、コントローラ３０のプロセッサ３１Ｂはメインメモリ３３Ｂのデータをリードし、そのデータをコントローラ４０のメインメモリ４３Ｂにライトする。メインメモリ３３Ｂのデータは、通信装置３４Ｂ、コントローラ間通信バス３８Ｂおよび通信装置４４Ｂを介してメインメモリ４３Ｂに転送される。また、データ転送中に発生するメインメモリ３３Ｂへのライトデータは、通信装置３４Ｂ、コントローラ間通信バス３８Ｂおよび通信装置４４Ｂを介して、直接メインメモリ４３Ｂにライトされる。
【００５０】
このように、プロセッサ３１Ａおよびプロセッサ３１Ｂは、それぞれ独自にメインメモリ３３Ａおよびメインメモリ３３Ｂのデータをメインメモリ４３Ａおよびメインメモリ４３Ｂにライトする。メインメモリ３３Ａおよびメインメモリ３３Ｂのデータ間の照合は行われることがなく、プロセッサの動作タイミングの相違からデータ間に相違があってもその影響を受けることはない。
【００５１】
以上の処理により、メインメモリ３３Ａとメインメモリ４３Ａのデータ、およびメインメモリ３３Ｂとメインメモリ４３Ｂのデータが一致するため、プロセッサ３１Ａとプロセッサ４１Ａ、およびプロセッサ３１Ｂとプロセッサ４１Ｂは、それぞれ等値化されたデータを用いて動作を継続、開始でき、冗長化動作が可能となる。
【００５２】
このように、プロセッサごとに冗長化に必要なデータの等値化処理を実行するので、コントローラ内で種類の異なる複数のプロセッサを使用した場合でも、冗長化動作を確保することができる。
【００５３】
また、プロセッサの種類は同一であって動作設定が異なる場合にも、同様の構成を採ることができる。この場合、それぞれのプロセッサのプログラムを、対応するメインメモリ上に置くことで、それぞれのプロセッサの動作設定を独立して定めることができる。
【００５４】
図３は、１つのコントローラに３つのプロセッサを設けた構成例を示すブロック図である。
【００５５】
図３に示すように、コントローラ５０は、プロセッサ５１Ａ、プロセッサ５１Ｂおよびプロセッサ５１Ｃを備える。また、プロセッサ５１Ａに対応してインタフェースコントローラ５２Ａ、メインメモリ５３Ａおよび転送手段としての通信装置５４Ａが、プロセッサ５１Ｂに対応してインタフェースコントローラ５２Ｂ、メインメモリ５３Ｂおよび転送手段としての通信装置５４Ｂが、プロセッサ５１Ｃに対応してインタフェースコントローラ５２Ｃ、メインメモリ５３Ｃおよび通信装置５４Ｃが、それぞれ設けられている。
【００５６】
照合器５６は、外部出力装置５５への出力データのみに限定して、プロセッサ５１Ａ、プロセッサ５１Ｂおよびプロセッサ５１Ｃのデータを照合する。データセレクタ５７は使用するデータを選択する。
【００５７】
同様に、コントローラ６０は、プロセッサ６１Ａ、プロセッサ６１Ｂおよびプロセッサ６１Ｃを備える。また、プロセッサ６１Ａに対応してインタフェースコントローラ６２Ａ、メインメモリ６３Ａおよび通信装置６４Ａが、プロセッサ６１Ｂに対応してインタフェースコントローラ６２Ｂ、メインメモリ６３Ｂおよび通信装置６４Ｂが、プロセッサ６１Ｃに対応してインタフェースコントローラ６２Ｃ、メインメモリ６３Ｃおよび通信装置６４Ｃが、それぞれ設けられている。
【００５８】
照合器６６は、外部出力装置６５への出力データのみに限定して、プロセッサ６１Ａ、プロセッサ６１Ｂおよびプロセッサ６１Ｃのデータを照合する。データセレクタ６７は使用するデータを選択する。
【００５９】
次に、冗長化動作開始時の動作手順について説明する。
【００６０】
コントローラ５０が単独で動作している間に、コントローラ６０を追加動作させる場合、コントローラ５０のプロセッサ５１Ａはメインメモリ５３Ａのデータをリードし、そのデータをコントローラ６０のメインメモリ６３Ａにライトする。メインメモリ６３Ａのデータは、通信装置５４Ａおよび通信装置６４Ａを介してメインメモリ６３Ａに転送される。また、データ転送中に発生するメインメモリ５３Ａへのライトデータは、通信装置５４Ａ、および通信装置６４Ａを介して、直接メインメモリ６３Ａにライトされる。
【００６１】
同様に、コントローラ５０のプロセッサ５１Ｂはメインメモリ５３Ｂのデータをリードし、そのデータをコントローラ６０のメインメモリ６３Ｂにライトする。メインメモリ６３Ｂのデータは、通信装置５４Ｂおよび通信装置６４Ｂを介してメインメモリ６３Ｂに転送される。また、データ転送中に発生するメインメモリ５３Ｂへのライトデータは、通信装置５４Ｂ、および通信装置６４Ｂを介して、直接メインメモリ６３Ｂにライトされる。
【００６２】
また、コントローラ５０のプロセッサ５１Ｃはメインメモリ５３Ｃのデータをリードし、そのデータをコントローラ６０のメインメモリ６３Ｃにライトする。メインメモリ６３Ｃのデータは、通信装置５４Ｃおよび通信装置６４Ｃを介してメインメモリ６３Ｃに転送される。また、データ転送中に発生するメインメモリ５３Ｃへのライトデータは、通信装置５４Ｃ、および通信装置６４Ｃを介して、直接メインメモリ６３Ｃにライトされる。
【００６３】
このように、各プロセッサＢは、それぞれ独自にメインメモリのデータを転送し、データ間の照合は行われない。このため、プロセッサの動作タイミングの相違などからデータ間に相違があってもその影響を受けることはない。
【００６４】
３つ以上のプロセッサをコントローラ内に設ける場合にも、プロセッサの種類を複数としてもよいし、プロセッサの動作設定を複数用いてもよい。この場合、すべてのプロセッサの出力データが完全に一致しなくても、複数のプロセッサの出力データが一致する場合には、その一致している出力データを正しいと判断し、外部出力装置へ出力する機能を照合器に追加してもよい。特定のノイズ、クロストークあるいは温度変動などによる一時的に誤作動するような種類のプロセッサや動作設定があったとしても、すべてのプロセッサが同時に誤作動することはないため、継続運転が可能となる。
【００６５】
以上説明したように、本発明のフィールド制御装置によれば、プロセッサに対応するメインメモリのデータを独立して転送するので、命令の実行順序や出力されるデータの順序が異なるプロセッサを用いることができる。また、プロセッサのデータのうち、外部に出力されるデータのみを照合することで、データの誤出力を防止することができる。
【００６６】
本発明の適用範囲は上記実施形態に限定されることはない。本発明は、同一処理を実行する２つのプロセッサをそれぞれ備える２つのコントローラにより冗長化動作を実行するフィールド制御装置に対し、広く適用することができる。
【図面の簡単な説明】
【００６７】
【図１】本実施形態のフィールド制御装置の構成を示すブロック図。
【図２】１つのコントローラに２つの異なる種類のプロセッサを設けた場合の構成を示すブロック図。
【図３】１つのコントローラに３つのプロセッサを設けた構成例を示すブロック図。
【図４】従来のフィールド制御装置の構成を示すブロック図。
【符号の説明】
【００６８】
１３Ａ，３３Ａ，５３Ａ  メインメモリ（第１のメモリ）
１３Ｂ，３３Ｂ，５３Ｂ  メインメモリ（第２のメモリ）
２３Ａ，４３Ａ，６３Ａ  メインメモリ（第３のメモリ）
２３Ｂ，４３Ｂ，６４Ｂ  メインメモリ（第４のメモリ）
１４Ａ，１４Ｂ，２４Ａ，２４Ｂ，３４Ａ，３４Ｂ，４４Ａ，４４Ｂ，５４Ａ，５４Ｂ，５４Ｃ，６４Ａ，６４Ｂ，６４Ｃ  転送装置（第１の転送手段、第２の転送手段）
【図１】
2008102686.tif 000003
【図２】
2008102686.tif 000004
【図３】
2008102686.tif 000005
【図４】
2008102686.tif 000006