(57)【要約】【課題】ゲイン誤差やオフセット誤差による出力誤差を防ぐことができ、更には製造上のバラツキ、及び温度や電源電圧のバラツキによって該出力誤差が影響を受けにくくすることができる可変ゲイン増幅回路を得る。【解決手段】スイッチＳ１〜Ｓｎのいずれか１つをオンさせて導通状態にすることにより、抵抗Ｒａ、Ｒｂ及びＲ１〜Ｒｎが入力抵抗Ｒｉと帰還抵抗Ｒｆの役割を果たし、例えば、スイッチＳ１をオンさせると、抵抗Ｒａ及びＲｂの直列回路が入力抵抗Ｒｉをなし、抵抗Ｒ１〜Ｒｎの直列回路が帰還抵抗Ｒｆをなすようにすると共に、出力誤差補正回路３から流れる電流ｉから抵抗Ｒｂで発生する補正電圧ｉ×ｒｂが加わり、Ｖｒｅｆ＋（ｉ×ｒｂ）が差動増幅器２の入力電圧になるようにした。【選択図】図１
2008227712.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力信号を増幅して出力端子から出力する、ゲイン可変の反転増幅回路をなす可変ゲイン増幅回路において、
非反転入力端に所定の基準電圧が入力され、出力端が前記出力端子に接続された差動増幅器と、
前記入力端子と前記出力端子との間に直列に接続された複数の抵抗からなる抵抗回路と、
該抵抗回路における各抵抗の接続部の１つを前記差動増幅器の反転入力端に接続するためのスイッチ回路と、
前記出力端子から出力される出力電圧が前記基準電圧になるように、前記差動増幅器の反転入力端に補正電圧を入力する出力誤差補正回路と、
を備え、
前記スイッチ回路は、前記抵抗回路を使用して前記差動増幅器に対する入力抵抗と帰還抵抗を形成し、前記出力誤差補正回路は、前記差動増幅器の反転入力端に接続された該入力抵抗を構成する抵抗に電流を流すことによって前記補正電圧を生成することを特徴とする可変ゲイン増幅回路。
【請求項２】
１対の第１入力端子及び第２入力端子に入力された差動入力信号をそれぞれ増幅して対応する第１出力端子及び第２出力端子から出力する、ゲイン可変の反転増幅回路をなす可変ゲイン増幅回路において、
１対の出力端が前記第１出力端子及び第２出力端子に対応して接続された差動入出力増幅器と、
前記第１入力端子と前記第１出力端子との間に直列に接続された複数の抵抗からなる第１抵抗回路と、
該第１抵抗回路における各抵抗の接続部の１つを前記差動入出力増幅器の非反転入力端に接続するための第１スイッチ回路と、
前記第２入力端子と前記第２出力端子との間に直列に接続された複数の抵抗からなる第２抵抗回路と、
該第２抵抗回路における各抵抗の接続部の１つを前記差動入出力増幅器の反転入力端に接続するための第２スイッチ回路と、
前記第１入力端子及び第２入力端子に同じ電圧が入力された場合に、前記第１出力端子及び第２出力端子から出力される各出力電圧が同じ電圧になるように、前記差動入出力増幅器の各入力端の少なくとも一方に補正電圧を入力する出力誤差補正回路と、
を備え、
前記第１スイッチ回路は前記第１抵抗回路から、前記第２スイッチ回路は前記第２抵抗回路から、それぞれ前記差動入出力増幅器に対する入力抵抗と帰還抵抗を形成し、前記出力誤差補正回路は、前記差動入出力増幅器の反転入力端に接続された入力抵抗を構成する抵抗と、前記差動入出力増幅器の非反転入力端に接続された入力抵抗を構成する抵抗の少なくとも一方に電流を流すことによって前記補正電圧を生成することを特徴とする可変ゲイン増幅回路。
【請求項３】
入力端子に入力された入力信号を増幅して出力端子から出力する、ゲイン可変の反転増幅回路をなす可変ゲイン増幅回路において、
出力端が前記出力端子に接続された、ゲイン固定の反転増幅回路をなす反転増幅回路部と、
前記入力端子と該反転増幅回路部の入力端との間に直列に接続される、それぞれゲイン可変の反転増幅回路をなす各可変ゲイン増幅回路部と、
前記各可変ゲイン増幅回路部のいずれか１つの出力端を選択的に前記増幅回路部の入力端に接続する接続回路部と、
を備え、
前記各可変ゲイン増幅回路部は、
非反転入力端に所定の基準電圧が入力され、出力端が、構成する可変ゲイン増幅回路部の出力端をなす第１差動増幅器と、
該第１差動増幅器の出力端と該第１差動増幅器が構成する可変ゲイン増幅回路部の入力端との間に直列に接続された複数の抵抗からなる第１抵抗回路と、
該第１抵抗回路における各抵抗の接続部の１つを前記第１差動増幅器の反転入力端に接続するためのスイッチ回路と、
を備え、
前記増幅回路部は、
非反転入力端に所定の基準電圧が入力され、出力端が該増幅回路部の出力端をなす第２差動増幅器と、
該第２差動増幅器の出力端と前記増幅回路部の入力端との間に直列に接続された複数の抵抗からなり、該各抵抗の所定の接続部が前記第２差動増幅器の反転入力端に接続された第２抵抗回路と、
前記出力端子から出力される出力電圧が前記基準電圧になるように、前記第２差動増幅器の反転入力端に補正電圧を入力する出力誤差補正回路と、
を備え、
前記スイッチ回路は、前記第１抵抗回路を使用して前記第１差動増幅器に対する入力抵抗と帰還抵抗を形成し、前記出力誤差補正回路は、前記第２差動増幅器の反転入力端に接続された入力抵抗を構成する抵抗に電流を流すことによって前記補正電圧を生成することを特徴とする可変ゲイン増幅回路。
【請求項４】
１対の第１入力端子及び第２入力端子に入力された差動入力信号をそれぞれ増幅して対応する第１出力端子及び第２出力端子から出力する、ゲイン可変の反転増幅回路をなす可変ゲイン増幅回路において、
１対の各出力端が前記第１出力端子及び第２出力端子に対応して接続された、ゲイン固定の差動入出力増幅回路をなす増幅回路部と、
前記第１入力端子及び第２入力端子と該増幅回路部の各入力端との間に直列に接続される、それぞれゲイン可変の差動入出力増幅回路をなす各可変ゲイン増幅回路部と、
前記各可変ゲイン増幅回路部のいずれか１つの１対の各出力端を、選択的に前記増幅回路部の１対の各入力端に対応して接続する接続回路部と、
を備え、
前記各可変ゲイン増幅回路部は、
１対の第１出力端及び第２出力端が、構成する可変ゲイン増幅回路部の１対の出力端をなす第１差動入出力増幅器と、
該第１差動入出力増幅器の第１出力端と該第１出力端に対応する該第１差動入出力増幅器の第１入力端との間に直列に接続された複数の抵抗からなる第１抵抗回路と、
該第１抵抗回路における各抵抗の接続部の１つを前記第１差動入出力増幅器の第１入力端に接続するための第１スイッチ回路と、
前記第１差動入出力増幅器の第２出力端と該第２出力端に対応する前記第１差動入出力増幅器の第２入力端との間に直列に接続された複数の抵抗からなる第２抵抗回路と、
該第２抵抗回路における各抵抗の接続部の１つを前記第１差動入出力増幅器の第２入力端に接続するための第２スイッチ回路と、
をそれぞれ備え、
前記増幅回路部は、
１対の第１出力端及び第２出力端が前記第１出力端子及び第２出力端子に対応して接続された第２差動入出力増幅器と、
該第２差動入出力増幅器の第１出力端と該第１出力端に対応する前記増幅回路部の入力端との間に直列に接続された複数の抵抗からなり、該各抵抗の所定の接続部を前記第２差動入出力増幅器における第１出力端に対応する第１入力端に接続された第３抵抗回路と、
前記第２差動入出力増幅器の第２出力端と該第２出力端に対応する前記増幅回路部の入力端との間に直列に接続された複数の抵抗からなり、該各抵抗の所定の接続部を前記第２差動入出力増幅器における第２出力端に対応する第２入力端に接続された第４抵抗回路と、
前記第１入力端子及び第２入力端子に同じ電圧が入力された場合に、前記第１出力端子及び第２出力端子から出力される各出力電圧が同じ電圧になるように、前記第２差動入出力増幅器の各入力端の少なくとも一方に補正電圧を入力する出力誤差補正回路と、
を備え、
前記第１スイッチ回路は前記第１抵抗回路から、前記第２スイッチ回路は前記第２抵抗回路から、それぞれ前記第１差動入出力増幅器に対する入力抵抗と帰還抵抗を形成し、前記出力誤差補正回路は、前記第２差動入出力増幅器の一方の入力端に接続された入力抵抗を構成する抵抗と、前記第２差動入出力増幅器の他方の入力端に接続された入力抵抗を構成する抵抗の少なくとも一方に電流を流すことによって前記補正電圧を生成することを特徴とする可変ゲイン増幅回路。
【請求項５】
前記各可変ゲイン増幅回路部の出力端は、結合容量を介して対応する前記可変ゲイン増幅回路部又は前記増幅回路部の入力端に接続されることを特徴とする請求項３又は４記載の可変ゲイン増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信や有線通信等に使用する可変ゲイン増幅回路に関する。
【背景技術】
【０００２】
従来、可変ゲイン増幅回路は、差動増幅器、入力抵抗及び帰還抵抗で構成された、減衰と増幅が可能な反転増幅回路で構成されていた。
図６及び図７は、従来の可変ゲイン増幅回路の例を示した回路図であり、図６では、帰還抵抗を可変にすることによりゲインを調整しており、図７では、入力抵抗を可変にすることによりゲインを調整している。図６及び図７では、各抵抗に直列に接続されるスイッチの切り換えでゲインが設定されており、例えば、入力抵抗又は帰還抵抗において、サイズの異なる各抵抗を配列して、それぞれの抵抗に直列に接続されたスイッチの選択でゲインの値を設定していた。
【０００３】
なお、従来において、オペアンプやコンパレータ等のオフセット電圧を、他のアナログ回路を経由せずに、長時間に渡って、正確に補償することを可能にする差動回路のオフセット調整の手法があった（例えば、特許文献１参照。）。この場合、補正はスイッチドキャパシタ回路を用いて、スイッチング周波数を適宜変化させており、スイッチドキャパシタ回路を使用している点で本発明とは異なるものである。
【特許文献１】特開２００４−１２０１０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、可変ゲイン増幅器の出力は、差動増幅器が持つオフセットによる出力誤差と、入力抵抗又は帰還抵抗に直接接続されるスイッチのオン抵抗によるゲイン誤差によって、所望の出力に対して出力誤差が生じていた。
【０００５】
本発明は、このような問題を解決するためになされたものであり、ゲイン誤差やオフセット誤差による出力誤差を防ぐことができ、更には製造上のバラツキ、及び温度や電源電圧のバラツキによって該出力誤差が影響を受けにくくすることができる可変ゲイン増幅回路を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る可変ゲイン増幅回路は、入力端子に入力された入力信号を増幅して出力端子から出力する、ゲイン可変の反転増幅回路をなす可変ゲイン増幅回路において、
非反転入力端に所定の基準電圧が入力され、出力端が前記出力端子に接続された差動増幅器と、
前記入力端子と前記出力端子との間に直列に接続された複数の抵抗からなる抵抗回路と、
該抵抗回路における各抵抗の接続部の１つを前記差動増幅器の反転入力端に接続するためのスイッチ回路と、
前記出力端子から出力される出力電圧が前記基準電圧になるように、前記差動増幅器の反転入力端に補正電圧を入力する出力誤差補正回路と、
を備え、
前記スイッチ回路は、前記抵抗回路を使用して前記差動増幅器に対する入力抵抗と帰還抵抗を形成し、前記出力誤差補正回路は、前記差動増幅器の反転入力端に接続された該入力抵抗を構成する抵抗に電流を流すことによって前記補正電圧を生成するものである。
【０００７】
また、この発明に係る可変ゲイン増幅回路は、１対の第１入力端子及び第２入力端子に入力された差動入力信号をそれぞれ増幅して対応する第１出力端子及び第２出力端子から出力する、ゲイン可変の反転増幅回路をなす可変ゲイン増幅回路において、
１対の出力端が前記第１出力端子及び第２出力端子に対応して接続された差動入出力増幅器と、
前記第１入力端子と前記第１出力端子との間に直列に接続された複数の抵抗からなる第１抵抗回路と、
該第１抵抗回路における各抵抗の接続部の１つを前記差動入出力増幅器の非反転入力端に接続するための第１スイッチ回路と、
前記第２入力端子と前記第２出力端子との間に直列に接続された複数の抵抗からなる第２抵抗回路と、
該第２抵抗回路における各抵抗の接続部の１つを前記差動入出力増幅器の反転入力端に接続するための第２スイッチ回路と、
前記第１入力端子及び第２入力端子に同じ電圧が入力された場合に、前記第１出力端子及び第２出力端子から出力される各出力電圧が同じ電圧になるように、前記差動入出力増幅器の各入力端の少なくとも一方に補正電圧を入力する出力誤差補正回路と、
を備え、
前記第１スイッチ回路は前記第１抵抗回路から、前記第２スイッチ回路は前記第２抵抗回路から、それぞれ前記差動入出力増幅器に対する入力抵抗と帰還抵抗を形成し、前記出力誤差補正回路は、前記差動入出力増幅器の反転入力端に接続された入力抵抗を構成する抵抗と、前記差動入出力増幅器の非反転入力端に接続された入力抵抗を構成する抵抗の少なくとも一方に電流を流すことによって前記補正電圧を生成するものである。
【０００８】
また、この発明に係る可変ゲイン増幅回路は、入力端子に入力された入力信号を増幅して出力端子から出力する、ゲイン可変の反転増幅回路をなす可変ゲイン増幅回路において、
出力端が前記出力端子に接続された、ゲイン固定の反転増幅回路をなす反転増幅回路部と、
前記入力端子と該反転増幅回路部の入力端との間に直列に接続される、それぞれゲイン可変の反転増幅回路をなす各可変ゲイン増幅回路部と、
前記各可変ゲイン増幅回路部のいずれか１つの出力端を選択的に前記増幅回路部の入力端に接続する接続回路部と、
を備え、
前記各可変ゲイン増幅回路部は、
非反転入力端に所定の基準電圧が入力され、出力端が、構成する可変ゲイン増幅回路部の出力端をなす第１差動増幅器と、
該第１差動増幅器の出力端と該第１差動増幅器が構成する可変ゲイン増幅回路部の入力端との間に直列に接続された複数の抵抗からなる第１抵抗回路と、
該第１抵抗回路における各抵抗の接続部の１つを前記第１差動増幅器の反転入力端に接続するためのスイッチ回路と、
を備え、
前記増幅回路部は、
非反転入力端に所定の基準電圧が入力され、出力端が該増幅回路部の出力端をなす第２差動増幅器と、
該第２差動増幅器の出力端と前記増幅回路部の入力端との間に直列に接続された複数の抵抗からなり、該各抵抗の所定の接続部が前記第２差動増幅器の反転入力端に接続された第２抵抗回路と、
前記出力端子から出力される出力電圧が前記基準電圧になるように、前記第２差動増幅器の反転入力端に補正電圧を入力する出力誤差補正回路と、
を備え、
前記スイッチ回路は、前記第１抵抗回路を使用して前記第１差動増幅器に対する入力抵抗と帰還抵抗を形成し、前記出力誤差補正回路は、前記第２差動増幅器の反転入力端に接続された入力抵抗を構成する抵抗に電流を流すことによって前記補正電圧を生成するものである。
【０００９】
また、この発明に係る可変ゲイン増幅回路は、１対の第１入力端子及び第２入力端子に入力された差動入力信号をそれぞれ増幅して対応する第１出力端子及び第２出力端子から出力する、ゲイン可変の反転増幅回路をなす可変ゲイン増幅回路において、
１対の各出力端が前記第１出力端子及び第２出力端子に対応して接続された、ゲイン固定の差動入出力増幅回路をなす増幅回路部と、
前記第１入力端子及び第２入力端子と該増幅回路部の各入力端との間に直列に接続される、それぞれゲイン可変の差動入出力増幅回路をなす各可変ゲイン増幅回路部と、
前記各可変ゲイン増幅回路部のいずれか１つの１対の各出力端を、選択的に前記増幅回路部の１対の各入力端に対応して接続する接続回路部と、
を備え、
前記各可変ゲイン増幅回路部は、
１対の第１出力端及び第２出力端が、構成する可変ゲイン増幅回路部の１対の出力端をなす第１差動入出力増幅器と、
該第１差動入出力増幅器の第１出力端と該第１出力端に対応する該第１差動入出力増幅器の第１入力端との間に直列に接続された複数の抵抗からなる第１抵抗回路と、
該第１抵抗回路における各抵抗の接続部の１つを前記第１差動入出力増幅器の第１入力端に接続するための第１スイッチ回路と、
前記第１差動入出力増幅器の第２出力端と該第２出力端に対応する前記第１差動入出力増幅器の第２入力端との間に直列に接続された複数の抵抗からなる第２抵抗回路と、
該第２抵抗回路における各抵抗の接続部の１つを前記第１差動入出力増幅器の第２入力端に接続するための第２スイッチ回路と、
をそれぞれ備え、
前記増幅回路部は、
１対の第１出力端及び第２出力端が前記第１出力端子及び第２出力端子に対応して接続された第２差動入出力増幅器と、
該第２差動入出力増幅器の第１出力端と該第１出力端に対応する前記増幅回路部の入力端との間に直列に接続された複数の抵抗からなり、該各抵抗の所定の接続部を前記第２差動入出力増幅器における第１出力端に対応する第１入力端に接続された第３抵抗回路と、
前記第２差動入出力増幅器の第２出力端と該第２出力端に対応する前記増幅回路部の入力端との間に直列に接続された複数の抵抗からなり、該各抵抗の所定の接続部を前記第２差動入出力増幅器における第２出力端に対応する第２入力端に接続された第４抵抗回路と、
前記第１入力端子及び第２入力端子に同じ電圧が入力された場合に、前記第１出力端子及び第２出力端子から出力される各出力電圧が同じ電圧になるように、前記第２差動入出力増幅器の各入力端の少なくとも一方に補正電圧を入力する出力誤差補正回路と、
を備え、
前記第１スイッチ回路は前記第１抵抗回路から、前記第２スイッチ回路は前記第２抵抗回路から、それぞれ前記第１差動入出力増幅器に対する入力抵抗と帰還抵抗を形成し、前記出力誤差補正回路は、前記第２差動入出力増幅器の一方の入力端に接続された入力抵抗を構成する抵抗と、前記第２差動入出力増幅器の他方の入力端に接続された入力抵抗を構成する抵抗の少なくとも一方に電流を流すことによって前記補正電圧を生成するものである。
【００１０】
また、前記各可変ゲイン増幅回路部の出力端は、結合容量を介して対応する前記可変ゲイン増幅回路部又は前記増幅回路部の入力端に接続されるようにした。
【発明の効果】
【００１１】
本発明の可変ゲイン増幅回路によれば、前記スイッチ回路は、前記抵抗回路を使用して前記差動増幅器に対する入力抵抗と帰還抵抗を形成し、前記出力誤差補正回路は、前記差動増幅器の反転入力端に接続された該入力抵抗を構成する抵抗に電流を流すことによって前記補正電圧を生成するようにした。このことから、ゲインを設定する抵抗とスイッチが直列に接続されないようにしたため、該スイッチのオン抵抗がゲイン誤差にならないようにすることができる。また、出力誤差補正回路によって、出力誤差を低減させることができ、異なるゲイン設定、製造上のバラツキ、温度及び電源電圧のバラツキに対しても、出力誤差の影響を受けにくくすることができる。また、設定された各ゲインに対して、それぞれすべての抵抗が使用されるようにすることができ、固定されたゲインに設定された場合でも、使用しない抵抗がないようにすることができ、レイアウト面積を縮小させることができる。
【００１２】
また、本発明の可変ゲイン増幅回路によれば、前記第１スイッチ回路は前記第１抵抗回路から、前記第２スイッチ回路は前記第２抵抗回路から、それぞれ前記差動入出力増幅器に対する入力抵抗と帰還抵抗を形成し、前記出力誤差補正回路は、前記差動入出力増幅器の反転入力端に接続された入力抵抗を構成する抵抗と、前記差動入出力増幅器の非反転入力端に接続された入力抵抗を構成する抵抗の少なくとも一方に電流を流すことによって前記補正電圧を生成するようにした。このことから、前記と同様な効果を得ることができると共に、差動入力信号に対する可変ゲイン増幅回路を実現することにより、同相ノイズや電源電圧ノイズに対して、影響を受けにくくすることができる。
【００１３】
また、本発明の可変ゲイン増幅回路によれば、前記のような可変ゲイン増幅回路をなす可変ゲイン増幅回路部を多段接続することにより、前記と同様の効果を得ることができると共に、各１段あたりの可変ゲイン増幅回路部における信号帯域に対するゲインの制約を緩和させることができ、設計を容易に行うことができる。また、出力誤差補正回路は最終段の増幅回路部のみに設けるようにしたことから、回路規模、レイアウト面積を縮小させることができる。
【００１４】
また、各可変ゲイン増幅回路部の各出力端は、結合容量を介して対応する前記可変ゲイン増幅回路部及び前記増幅回路部の入力端に接続されるようにした。このことから、可変ゲイン増幅回路部間及び可変ゲイン増幅回路部と増幅回路部との間は容量結合されるため、直流成分は遮断され、各可変ゲイン増幅回路部のオフセットが増幅回路部から出力される出力信号の誤差にならないようにすることができる。
【発明を実施するための最良の形態】
【００１５】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における可変ゲイン増幅回路の回路例を示した図である。
図１において、可変ゲイン増幅回路１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを増幅して出力端子ＯＵＴから出力電圧Ｖｏｕｔとして出力する。
可変ゲイン増幅回路１は、差動増幅器２、出力誤差補正回路３、抵抗Ｒａ，Ｒｂ，Ｒ１〜Ｒｎ（ｎは正の整数）及びスイッチＳ１〜Ｓｎで構成されている。なお、抵抗Ｒａ，Ｒｂ，Ｒ１〜Ｒｎは抵抗回路をなし、スイッチＳ１〜Ｓｎはスイッチ回路をなす。
【００１６】
入力端子ＩＮと出力端子ＯＵＴとの間には、抵抗Ｒａ、Ｒｂ及びＲ１〜Ｒｎが直列に接続され、差動増幅器２の出力端は出力端子ＯＵＴに接続され、差動増幅器２の非反転入力端には所定の基準電圧Ｖｒｅｆが入力されている。抵抗Ｒｂと抵抗Ｒ１との接続部と差動増幅器２の反転入力端との間にはスイッチＳ１が接続され、抵抗Ｒｋ（ｋ＝１〜ｎ−１）と抵抗Ｒｋ＋１との接続部と差動増幅器２の反転入力端との間にはスイッチＳｋ＋１が接続されている。また、出力誤差補正回路３の各入力端には、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆが対応して入力されており、出力誤差補正回路３の出力端は抵抗Ｒａと抵抗Ｒｂとの接続部Ｔａに接続されている。
【００１７】
このような構成において、スイッチＳ１〜Ｓｎのいずれか１つをオンさせて導通状態にすることにより、抵抗Ｒａ、Ｒｂ及びＲ１〜Ｒｎが入力抵抗Ｒｉと帰還抵抗Ｒｆの役割を果たす。例えば、スイッチＳ１をオンさせると、抵抗Ｒａ及びＲｂの直列回路が入力抵抗Ｒｉをなし、抵抗Ｒ１〜Ｒｎの直列回路が帰還抵抗Ｒｆをなす。抵抗Ｒａ、Ｒｂ及びＲ１〜Ｒｎの抵抗値をｒａ、ｒｂ及びｒ１〜ｒｎとし、差動増幅器２が持つオープンループゲインによるゲインエラーを無視すると、可変ゲイン増幅回路１のゲインは、−（ｒ１＋ｒ２＋…＋ｒｎ）／（ｒａ＋ｒｂ）になる。スイッチＳ２がオンしたときの可変ゲイン増幅回路１のゲインは、−（ｒ２＋…＋ｒｎ）／（ｒａ＋ｒｂ＋ｒ１）になる。すなわち、可変ゲイン増幅回路１のゲインは、−ｒｎ／（ｒａ＋ｒｂ＋ｒ１＋…＋ｒｎ−１）から、−（ｒ１＋…＋ｒｎ）／（ｒａ＋ｒｂ）の範囲内で、スイッチＳ１〜Ｓｎの切り換えによって設定することができ、常にすべての抵抗を使用することから図６及び図７で示した従来例よりもチップ面積を縮小させることができる。
【００１８】
通常、スイッチＳ１〜Ｓｎはそれぞれトランジスタで構成され、各スイッチＳ１〜Ｓｎのそれぞれのオン抵抗やリーク電流は、製造上のバラツキ、温度又は電源電圧によるバラツキがある。しかし、各スイッチＳ１〜Ｓｎは、抵抗に直列に接続されておらず差動増幅器２の非反転入力端に接続されていることから、抵抗の比で決まるゲインに対してゲイン誤差にはならない。また、差動増幅器２の出力端と、抵抗Ｒａと抵抗Ｒｂの接続部との間には、出力誤差補正回路３が接続されており、出力誤差補正回路３は、所望の出力電圧Ｖｏｕｔに対して出力誤差が発生しないようにしている。
【００１９】
例えば、差動増幅器２が入力電圧Ｖｉｎを増幅率１で出力電圧Ｖｏｕｔとして出力する場合、入力端子ＩＮに、差動増幅器２の非反転入力端と同様に基準電圧Ｖｒｅｆが入力されると、出力誤差補正回路３は、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆになるように補正する動作を行う。図１では、出力誤差補正回路３は、抵抗Ｒａと抵抗Ｒｂとの間に接続されていることから、出力誤差補正回路３から出力される補正電流ｉによって抵抗Ｒａで発生する補正電圧（ｉ×ｒａ）が加わり、Ｖｒｅｆ＋（ｉ×ｒａ）が可変ゲイン増幅回路１の入力電圧になる。
【００２０】
図２は、図１の出力誤差補正回路３の回路構成例を示した図である。
図２において、出力誤差補正回路３は、コンパレータ１１、デジタル信号処理回路１２及びＤ／Ａコンバータ１３で構成されている。
コンパレータ１１の非反転入力端には出力電圧Ｖｏｕｔが、コンパレータ１１の反転入力端には基準電圧Ｖｒｅｆがそれぞれ入力されており、出力電圧Ｖｏｕｔは、コンパレータ１１によって基準電圧Ｖｒｅｆと電圧比較され、該電圧比較結果を示す信号が生成されてデジタル信号処理回路１２に入力される。デジタル信号処理回路１２は、論理回路、例えば外部からのクロックＣＬＫに同期したラッチ回路で構成されている。コンパレータ１１の出力信号は、該ラッチ回路で所定の信号処理が行われてＤ／Ａコンバータ１３に出力され、Ｄ／Ａコンバータ１３でアナログ値に変換されて接続部Ｔａに出力される。
【００２１】
ここで、補正するために出力誤差補正回路３から出力する電流の設定方法について説明する。
例えば、テスト動作時に、入力端子ＩＮに入力された電圧が増幅率１で出力端子ＯＵＴから出力されるように可変ゲイン増幅回路１のゲインが設定されている場合、入力端子ＩＮに基準電圧Ｖｒｅｆを入力し、コンパレータ１１で出力端子ＯＵＴの電圧と基準電圧Ｖｒｅｆとの電圧比較を行い、該比較結果に応じた補正電流ｉがＤ／Ａコンバータ１３から出力される。このときのＤ／Ａコンバータ１３から出力される補正電流ｉの設定値がデジタル信号処理回路１２で記憶され、通常動作時においても設定された補正電流ｉがＤ／Ａコンバータ１３から出力される。
【００２２】
このように、本第１の実施の形態における可変ゲイン増幅回路は、ゲインを設定する抵抗とスイッチが直列に接続されないようにしたため、該スイッチのオン抵抗がゲイン誤差にならないようにすることができる。また、出力誤差補正回路３によって、出力誤差を低減させることができ、異なるゲイン設定、製造上のバラツキ、温度及び電源電圧のバラツキに対しても、出力誤差の影響を受けにくくすることができる。また、設定された各ゲインに対して、それぞれすべての抵抗が使用されるようにすることができ、固定されたゲインに設定された場合でも、使用しない抵抗がないようにすることができ、レイアウト面積を縮小させることができる。
【００２３】
第２の実施の形態．
前記第１の実施の形態における差動増幅器２を差動入出力回路で構成するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図３は、本発明の第２の実施の形態における可変ゲイン増幅回路の回路例を示した図である。
図３において、可変ゲイン増幅回路１ａは、１対の差動入力端子ＩＮ，ＩＮＢに入力された差動入力電圧を増幅して１対の差動出力端子ＯＵＴ，ＯＵＴＢから差動出力電圧Ｖｏｕｔ，ＶｏｕｔＢとしてそれぞれ出力する。
可変ゲイン増幅回路１ａは、差動入出力増幅器２ａ、出力誤差補正回路３ａ、抵抗ＲＡａ，ＲＡｂ，ＲＡ１〜ＲＡｎ（ｎは正の整数），ＲＢａ，ＲＢｂ，ＲＢ１〜ＲＢｎ及びスイッチＳＡ１〜ＳＡｎ，ＳＢ１〜ＳＢｎで構成されている。なお、抵抗ＲＡａ，ＲＡｂ，ＲＡ１〜ＲＡｎは第１抵抗回路を、抵抗ＲＢａ，ＲＢｂ，ＲＢ１〜ＲＢｎは第２抵抗回路を、スイッチＳＡ１〜ＳＡｎは第１スイッチ回路を、スイッチＳＢ１〜ＳＢｎは第２スイッチ回路をそれぞれなす。
【００２４】
入力端子ＩＮと出力端子ＯＵＴとの間には、抵抗ＲＡａ、ＲＡｂ及びＲＡ１〜ＲＡｎが直列に接続され、入力端子ＩＮＢと出力端子ＯＵＴＢとの間には、抵抗ＲＢａ、ＲＢｂ及びＲＢ１〜ＲＢｎが直列に接続されている。差動入出力増幅器２ａの反転出力端は、出力端子ＯＵＴと出力誤差補正回路３ａの一方の入力端にそれぞれ接続され、差動入出力増幅器２ａの非反転出力端は、出力端子ＯＵＴＢと出力誤差補正回路３ａの他方の入力端にそれぞれ接続されている。更に、差動入出力増幅器２ａには所定の基準電圧Ｖｒｅｆが入力されている。
【００２５】
抵抗ＲＡｂと抵抗ＲＡ１との接続部と差動入出力増幅器２ａの非反転入力端との間にはスイッチＳＡ１が接続され、抵抗ＲＡｋ（ｋ＝１〜ｎ−１）と抵抗ＲＡｋ＋１との接続部と差動入出力増幅器２ａの非反転入力端との間にはスイッチＳＡｋ＋１が接続されている。同様に、抵抗ＲＢｂと抵抗ＲＢ１との接続部と差動入出力増幅器２ａの反転入力端との間にはスイッチＳＢ１が接続され、抵抗ＲＢｋと抵抗ＲＢｋ＋１との接続部と差動入出力増幅器２ａの反転入力端との間にはスイッチＳＢｋ＋１が接続されている。また、出力誤差補正回路３ａの一方の出力端は抵抗ＲＡａと抵抗ＲＡｂとの接続部Ｔａに接続され、出力誤差補正回路３ａの他方の出力端は抵抗ＲＢａと抵抗ＲＢｂとの接続部Ｔｂに接続されている。
【００２６】
このような構成において、差動入出力増幅器２ａには、通常、コモン電圧を生成するコモンモードフィードバック回路（図示せず）が含まれており、例えば、図３のように、外部から基準電圧Ｖｒｅｆが供給されて差動入出力増幅器２ａ内でコモン電圧が生成される場合、差動入力端子ＩＮ及びＩＮＢへも同様に基準電圧Ｖｒｅｆを入力すると差動出力端子ＯＵＴ及びＯＵＴＢから基準電圧Ｖｒｅｆがそれぞれ出力される。しかし、ゲイン誤差やオフセット誤差による出力誤差がある場合、図１の場合と同様、差動入出力増幅器２ａの各入力端に出力誤差補正回路３ａからの補正電圧が加わり、差動入出力増幅器２ａの各出力端が基準電圧Ｖｒｅｆになるように補正している。
【００２７】
スイッチＳＡ１〜ＳＡｎのいずれか１つをオンさせて導通状態にすることにより、抵抗ＲＡａ、ＲＡｂ及びＲＡ１〜ＲＡｎが入力抵抗ＲＡｉと帰還抵抗ＲＡｆの役割を果たす。例えば、スイッチＳＡ１をオンさせると、抵抗ＲＡａ及びＲＡｂの直列回路が入力抵抗ＲＡｉをなし、抵抗ＲＡ１〜ＲＡｎの直列回路が帰還抵抗ＲＡｆをなす。抵抗ＲＡａ、ＲＡｂ及びＲＡ１〜ＲＡｎの抵抗値をｒＡａ、ｒＡｂ及びｒＡ１〜ｒＡｎとし、差動入出力増幅器２ａが持つオープンループゲインによるゲインエラーを無視すると、差動入出力増幅器２ａの反転出力端から出力される信号のゲインは、−（ｒＡ１＋ｒＡ２＋…＋ｒＡｎ）／（ｒＡａ＋ｒＡｂ）になる。
【００２８】
スイッチＳＡ２がオンしたときの差動入出力増幅器２ａの反転出力端から出力される信号のゲインは、−（ｒＡ２＋…＋ｒＡｎ）／（ｒＡａ＋ｒＡｂ＋ｒＡ１）になる。
すなわち、差動入出力増幅器２ａの反転出力端から出力される信号のゲインは、−ｒＡｎ／（ｒＡａ＋ｒＡｂ＋ｒＡ１＋…＋ｒＡｎ−１）から、−（ｒＡ１＋…＋ｒＡｎ）／（ｒＡａ＋ｒＡｂ）の範囲内で、スイッチＳＡ１〜ＳＡｎの切り換えによって設定することができ、常にすべての抵抗を使用することから図１０及び図１１で示した従来例よりもチップ面積を縮小させることができる。
【００２９】
同様に、スイッチＳＢ１〜ＳＢｎのいずれか１つをオンさせて導通状態にすることにより、抵抗ＲＢａ、ＲＢｂ及びＲＢ１〜ＲＢｎが入力抵抗ＲＢｉと帰還抵抗ＲＢｆの役割を果たす。例えば、スイッチＳＢ１をオンさせると、抵抗ＲＢａ及びＲＢｂの直列回路が入力抵抗ＲＢｉをなし、抵抗ＲＢ１〜ＲＢｎの直列回路が帰還抵抗ＲＢｆをなす。抵抗ＲＢａ、ＲＢｂ及びＲＢ１〜ＲＢｎの抵抗値をｒＢａ、ｒＢｂ及びｒＢ１〜ｒＢｎとし、差動入出力増幅器２ａが持つオープンループゲインによるゲインエラーを無視すると、差動入出力増幅器２ａの非反転出力端から出力される信号のゲインは、−（ｒＢ１＋ｒＢ２＋…＋ｒＢｎ）／（ｒＢａ＋ｒＢｂ）になる。
【００３０】
スイッチＳＢ２がオンしたときの差動入出力増幅器２ａの非反転出力端から出力される信号のゲインは、−（ｒＢ２＋…＋ｒＢｎ）／（ｒＢａ＋ｒＢｂ＋ｒＢ１）になる。すなわち、差動入出力増幅器２ａの非反転出力端から出力される信号のゲインは、−ｒＢｎ／（ｒＢａ＋ｒＢｂ＋ｒＢ１＋…＋ｒＢｎ−１）から、−（ｒＢ１＋…＋ｒＢｎ）／（ｒＢａ＋ｒＢｂ）の範囲内で、スイッチＳＢ１〜ＳＢｎの切り換えによって設定することができ、常にすべての抵抗を使用することから図６及び図７で示した従来例よりもチップ面積を縮小させることができる。
【００３１】
通常、スイッチＳＡ１〜ＳＡｎ，ＳＢ１〜ＳＢｎはそれぞれトランジスタで構成され、各スイッチＳＡ１〜ＳＡｎ，ＳＢ１〜ＳＢｎのそれぞれのオン抵抗やリーク電流は、製造上のバラツキ、温度又は電源電圧によるバラツキがある。しかし、各スイッチＳＡ１〜ＳＡｎ，ＳＢ１〜ＳＢｎは、抵抗に直列に接続されておらず差動入出力増幅器２ａの対応する入力端に接続されていることから、抵抗の比で決まるゲインに対してゲイン誤差にはならない。また、差動入出力増幅器２ａの各出力端と、抵抗ＲＡａと抵抗ＲＡｂの接続部及び抵抗ＲＢａと抵抗ＲＢｂの接続部との間には、出力誤差補正回路３ａが接続されており、出力誤差補正回路３ａは、所望の出力電圧Ｖｏｕｔ及びＶｏｕｔＢに対して出力誤差が発生しないようにしている。
【００３２】
例えば、差動入出力増幅器２ａが入力電圧Ｖｉｎ及びＶｉｎＢを増幅率１で出力電圧Ｖｏｕｔ及びＶｏｕｔＢとして出力する場合、入力端子ＩＮ及びＩＮＢに、それぞれ基準電圧Ｖｒｅｆが入力されると、出力誤差補正回路３ａは、出力電圧Ｖｏｕｔ及びＶｏｕｔＢがそれぞれ基準電圧Ｖｒｅｆになるように補正する動作を行う。図３では、出力誤差補正回路３ａは、抵抗ＲＡａと抵抗ＲＡｂとの間及び抵抗ＲＢａと抵抗ＲＢｂとの間にそれぞれ接続されている。このことから、出力誤差補正回路３ａから出力される補正電流ｉＡによって抵抗ＲＡａで発生する補正電圧（ｉＡ×ｒＡａ）が加わり、Ｖｒｅｆ＋（ｉＡ×ｒＡａ）が可変ゲイン増幅回路１ａにおける一方の入力端の入力電圧になる。同様に、出力誤差補正回路３ａから出力される補正電流ｉＢによって抵抗ＲＢａで発生する補正電圧（ｉＢ×ｒＢａ）が加わり、Ｖｒｅｆ＋（ｉＢ×ｒＢａ）が可変ゲイン増幅回路１ａにおける他方の入力端の入力電圧になる。
【００３３】
図４は、図３の出力誤差補正回路３ａの回路構成例を示した図である。
図４において、出力誤差補正回路３ａは、コンパレータ２１、デジタル信号処理回路２２及びＤ／Ａコンバータ２３で構成されている。
コンパレータ２１の非反転入力端には出力端子ＯＵＴから出力された出力電圧Ｖｏｕｔが、コンパレータ２１の反転入力端には出力端子ＯＵＴＢから出力された出力電圧ＶｏｕｔＢがそれぞれ入力されており、コンパレータ２１は、出力電圧Ｖｏｕｔと出力電圧ＶｏｕｔＢとの電圧比較を行い、該比較結果を示す信号を生成してデジタル信号処理回路２２に出力する。デジタル信号処理回路２２は、論理回路、例えば外部からのクロックＣＬＫに同期したラッチ回路で構成されている。コンパレータ２１の出力信号は、該ラッチ回路で所定の信号処理が行われてＤ／Ａコンバータ２３に出力され、Ｄ／Ａコンバータ２３でアナログ値に変換されて接続部Ｔａ及びＴｂに対応して出力される。
【００３４】
ここで、補正するために出力誤差補正回路３ａから出力する電流の設定方法について説明する。
例えば、テスト動作時に、入力端子ＩＮ及びＩＮＢに入力された電圧が増幅率１で出力端子ＯＵＴ及びＯＵＴＢからそれぞれ出力されるように可変ゲイン増幅回路１ａのゲインが設定されている場合、入力端子ＩＮ及びＩＮＢにそれぞれ基準電圧Ｖｒｅｆを入力し、コンパレータ２１で出力電圧ＶｏｕｔとＶｏｕｔＢとの電圧比較を行い、出力電圧ＶｏｕｔとＶｏｕｔＢが等しくなるように該比較結果に応じた補正電流ｉＡ及び／又はｉＢがＤ／Ａコンバータ２３から出力される。このときのＤ／Ａコンバータ２３から出力される補正電流ｉＡ及びｉＢの設定値がデジタル信号処理回路２２で記憶され、通常動作時においても設定された補正電流ｉＡ及びｉＢがＤ／Ａコンバータ２３から出力される。
なお、図４では、コンパレータ２１は差動出力で構成されているが、デジタル信号処理回路２２の構成によっては、コンパレータ２１の片側の出力のみを使用するようにしてもよい。
【００３５】
このように、本第２の実施の形態における可変ゲイン増幅回路は、前記第１の実施の形態における差動増幅器２を差動入出力回路で構成するようにしたものであり、ゲインを設定する抵抗とスイッチが直列に接続されないようにしたため、該スイッチのオン抵抗がゲイン誤差にならないようにすることができる。また、出力誤差補正回路３ａによって、出力誤差を低減させることができ、異なるゲイン設定、製造上のバラツキ、温度及び電源電圧のバラツキに対しても、出力誤差の影響を受けにくくすることができる。設定された各ゲインに対して、それぞれすべての抵抗が使用されるようにすることができ、固定されたゲインに設定された場合でも、使用しない抵抗がないようにすることができ、レイアウト面積を縮小させることができる。
【００３６】
第３の実施の形態．
図３のような入力抵抗と帰還抵抗の構成をなす可変ゲイン増幅回路を多段接続して１つの可変ゲイン増幅回路を形成するようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図５は、本発明の第３の実施の形態における可変ゲイン増幅回路の回路例を示した図である。なお、図５では、可変ゲイン増幅回路を３段接続した場合を例にして示しており、図３と同じもの又は同様のものは同じ符号で示している。
図５において、可変ゲイン増幅回路１ｂは、１対の差動入力端子ＩＮ，ＩＮＢに入力された差動入力電圧を増幅して１対の差動出力端子ＯＵＴ，ＯＵＴＢから差動出力電圧としてそれぞれ出力する。
可変ゲイン増幅回路１ｂは、可変ゲイン増幅回路３１〜３３、増幅回路３４、コンデンサＣ３１〜Ｃ３６及びスイッチＳｔ１Ａ，Ｓｔ１Ｂ，Ｓｔ２Ａ，Ｓｔ２Ｂ，Ｓｔ３Ａ，Ｓｔ３Ｂで構成されている。
【００３７】
可変ゲイン増幅回路３１〜３３はそれぞれ同様の回路構成をなしており、可変ゲイン増幅回路３１は、差動入出力増幅器４１、入力抵抗ＲＡｉ１，ＲＢｉ１及び帰還抵抗ＲＡｆ１，ＲＢｆ１で構成されている。同様に、可変ゲイン増幅回路３２は、差動入出力増幅器４２、入力抵抗ＲＡｉ２，ＲＢｉ２及び帰還抵抗ＲＡｆ２，ＲＢｆ２で構成され、可変ゲイン増幅回路３３は、差動入出力増幅器４３、入力抵抗ＲＡｉ３，ＲＢｉ３及び帰還抵抗ＲＡｆ３，ＲＢｆ３で構成されている。増幅回路３４は、差動入出力増幅器４４、入力抵抗ＲＡａ，ＲＡｂ，ＲＢａ，ＲＢｂ、帰還抵抗ＲＡｃ，ＲＢｃ及び出力誤差調整回路４５で構成されている。
【００３８】
なお、可変ゲイン増幅回路３１〜３３はそれぞれ可変ゲイン増幅回路部をなし、増幅回路３４は増幅回路部を、スイッチＳｔ１Ａ，Ｓｔ１Ｂ，Ｓｔ２Ａ，Ｓｔ２Ｂ，Ｓｔ３Ａ，Ｓｔ３Ｂは接続回路部をそれぞれなす。また、差動入出力増幅器４１〜４３は第１差動入出力増幅器を、入力抵抗ＲＡｉ１〜ＲＡｉ３及び帰還抵抗ＲＡｆ１〜ＲＡｆ３は第１抵抗回路と第１スイッチ回路をなし、入力抵抗ＲＢｉ１〜ＲＢｉ３及び帰還抵抗ＲＢｆ１〜ＲＢｆ３は第２抵抗回路と第２スイッチ回路をなす。また、差動入出力増幅器４４は第２差動入出力増幅器を、抵抗ＲＡａ〜ＲＡｃは第３抵抗回路を、抵抗ＲＢａ〜ＲＢｃは第４抵抗回路をそれぞれなし、コンデンサＣ３１〜Ｃ３６はそれぞれ結合容量をなす。
【００３９】
可変ゲイン増幅回路３１において、入力端子ＩＮと差動入出力増幅器４１の非反転入力端との間には入力抵抗ＲＡｉ１が接続され、差動入出力増幅器４１の反転出力端と非反転入力端との間には帰還抵抗ＲＡｆ１が接続されている。また、入力端子ＩＮＢと差動入出力増幅器４１の反転入力端との間には入力抵抗ＲＢｉ１が接続され、差動入出力増幅器４１の非反転出力端と反転入力端との間には帰還抵抗ＲＢｆ１が接続されている。差動入出力増幅器４１の反転出力端は、コンデンサＣ３１を介して可変ゲイン増幅回路３２の入力抵抗ＲＢｉ２の一端に接続され、差動入出力増幅器４１の非反転出力端は、コンデンサＣ３２を介して可変ゲイン増幅回路３２の入力抵抗ＲＡｉ２の一端に接続されている。
【００４０】
同様に、可変ゲイン増幅回路３２において、入力抵抗ＲＡｉ２の他端は差動入出力増幅器４２の非反転入力端に接続され、差動入出力増幅器４２の反転出力端と非反転入力端との間には帰還抵抗ＲＡｆ２が接続されている。また、入力抵抗ＲＢｉ２の他端は差動入出力増幅器４２の反転入力端に接続され、差動入出力増幅器４２の非反転出力端と反転入力端との間には帰還抵抗ＲＢｆ２が接続されている。差動入出力増幅器４２の反転出力端は、コンデンサＣ３３を介して可変ゲイン増幅回路３３の入力抵抗ＲＢｉ３の一端に接続され、差動入出力増幅器４２の非反転出力端は、コンデンサＣ３４を介して可変ゲイン増幅回路３３の入力抵抗ＲＡｉ３の一端に接続されている。
【００４１】
同様に、可変ゲイン増幅回路３３において、入力抵抗ＲＡｉ３の他端は差動入出力増幅器４３の非反転入力端に接続され、差動入出力増幅器４３の反転出力端と非反転入力端との間には帰還抵抗ＲＡｆ３が接続されている。また、入力抵抗ＲＢｉ３の他端は差動入出力増幅器４３の反転入力端に接続され、差動入出力増幅器４３の非反転出力端と反転入力端との間には帰還抵抗ＲＢｆ３が接続されている。差動入出力増幅器４３の反転出力端は、コンデンサＣ３５を介してスイッチＳｔ３Ａの一端に接続され、スイッチＳｔ３Ａの他端は増幅回路３４の入力抵抗ＲＡａの一端に接続されている。差動入出力増幅器４３の非反転出力端は、コンデンサＣ３６を介してスイッチＳｔ３Ｂの一端に接続され、スイッチＳｔ３Ｂの他端は増幅回路３４の入力抵抗ＲＢａの一端に接続されている。
【００４２】
コンデンサＣ３２と入力抵抗ＲＡｉ２との接続部はスイッチＳｔ１Ａを介して、コンデンサＣ３４と入力抵抗ＲＡｉ３との接続部はスイッチＳｔ２Ａを介して、それぞれ入力抵抗ＲＡａの一端に接続されている。コンデンサＣ３１と入力抵抗ＲＢｉ２との接続部はスイッチＳｔ１Ｂを介して、コンデンサＣ３３と入力抵抗ＲＢｉ３との接続部はスイッチＳｔ２Ｂを介して、それぞれ入力抵抗ＲＢａの一端に接続されている。
【００４３】
増幅回路３４において、入力抵抗ＲＡａの他端と差動入出力増幅器４４の非反転入力端との間には入力抵抗ＲＡｂが接続され、差動入出力増幅器４４における反転出力端と非反転入力端との間には帰還抵抗ＲＡｃが接続されている。入力抵抗ＲＢａの他端と差動入出力増幅器４４の反転入力端との間には入力抵抗ＲＢｂが接続され、差動入出力増幅器４４における非反転出力端と反転入力端との間には帰還抵抗ＲＢｃが接続されている。差動入出力増幅器４４の反転出力端は、出力端子ＯＵＴと出力誤差調整回路４５の対応する入力端にそれぞれ接続され、差動入出力増幅器４４の非反転出力端は、出力端子ＯＵＴＢと出力誤差調整回路４５の対応する入力端にそれぞれ接続されている。出力誤差調整回路４５の各出力端は、入力抵抗ＲＡａとＲＡｂとの接続部及び入力抵抗ＲＢａとＲＢｂとの接続部に対応して接続されている。
【００４４】
このような構成において、入力抵抗ＲＡｉ１及び帰還抵抗ＲＡｆ１、入力抵抗ＲＡｉ２及び帰還抵抗ＲＡｆ２、並びに入力抵抗ＲＡｉ３及び帰還抵抗ＲＡｆ３は、それぞれ図３の抵抗ＲＡａ，ＲＡｂ，ＲＡ１〜ＲＡｎ及びスイッチＳＡ１〜ＳＡｎと同じ構成で形成されている。同様に、入力抵抗ＲＢｉ１及び帰還抵抗ＲＢｆ１、入力抵抗ＲＢｉ２及び帰還抵抗ＲＢｆ２、並びに入力抵抗ＲＢｉ３及び帰還抵抗ＲＢｆ３は、それぞれ図３の抵抗ＲＢａ，ＲＢｂ，ＲＢ１〜ＲＢｎ及びスイッチＳＢ１〜ＳＢｎと同じ構成で形成されている。スイッチＳｔ１Ａ及びＳｔ１Ｂ、スイッチＳｔ２Ａ及びＳｔ２Ｂ、並びにスイッチＳｔ３Ａ及びＳｔ３Ｂは、それぞれ同時にオンし、それぞれ同時にオフする。
【００４５】
可変ゲイン増幅回路３１〜３３は、スイッチＳｔ１Ａ、Ｓｔ１Ｂ、Ｓｔ２Ａ、Ｓｔ２Ｂ、Ｓｔ３Ａ及びＳｔ３Ｂを介して、最終段の増幅回路３４の入力端に接続され、スイッチＳｔ１Ａ、Ｓｔ１Ｂ、Ｓｔ２Ａ、Ｓｔ２Ｂ、Ｓｔ３Ａ及びＳｔ３Ｂのスイッチング制御を行って、増幅回路３４の入力端への可変ゲイン増幅回路３１〜３３の接続制御を行うことにより可変ゲイン増幅回路１ｂのゲインを調整することができる。最終段の増幅回路３４内の各抵抗は固定抵抗であるため、ゲインは固定されている。出力誤差調整回路４５は、図３及び図４で示した出力誤差増幅回路３ａと同様でありその説明を省略する。
【００４６】
このように、本第３の実施の形態における可変ゲイン増幅回路は、可変ゲイン増幅回路を多段接続することで、ゲインを分割することができ、１段あたりの可変ゲイン増幅回路のゲイン範囲を小さくすることができる。ゲイン範囲を小さくすることができるということは、高速入力信号に対して１段あたりの可変ゲイン増幅回路が持つ信号帯域に対して、ゲインの許容範囲を緩和させることができる。また、図５は、入力信号の周波数条件として直流成分付近の周波数が不要であるとした場合の使用例であり、各段の可変ゲイン増幅回路３１〜３３における最終段の増幅回路３４との接続を、コンデンサＣ３１〜Ｃ３６を使用して容量結合させて行っており、コンデンサＣ３１〜Ｃ３６で入力信号の直流成分を遮断している。このため、可変ゲイン増幅回路３１〜３３の出力信号の直流成分であるオフセット誤差が、容量結合によって遮断することができ、各可変ゲイン増幅回路３１〜３３には出力誤差補正回路が不要であり、最終段の増幅回路３４にのみ出力誤差補正回路４５を設けている。
【００４７】
なお、前記第３の実施の形態では、図３のような入力抵抗と帰還抵抗の構成をなす可変ゲイン増幅回路を多段接続して１つの可変ゲイン増幅回路を形成した場合を例にして説明したが、図１のような入力抵抗と帰還抵抗の構成をなす可変ゲイン増幅回路を多段接続して１つの可変ゲイン増幅回路を形成するようにしてもよい。この場合も、図５と同様、最終段の増幅回路はゲイン固定の反転増幅回路をなすと共に該最終段の増幅回路にのみ図１及び図２のような出力誤差補正回路を設けるようにすればよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施の形態における可変ゲイン増幅回路の回路例を示した図である。
【図２】図１の出力誤差補正回路３の回路構成例を示した図である。
【図３】本発明の第２の実施の形態における可変ゲイン増幅回路の回路例を示した図である。
【図４】図３の出力誤差補正回路３ａの回路構成例を示した図である。
【図５】本発明の第３の実施の形態における可変ゲイン増幅回路の回路例を示した図である。
【図６】従来の可変ゲイン増幅回路の例を示した回路図である。
【図７】従来の可変ゲイン増幅回路の他の例を示した回路図である。
【符号の説明】
【００４９】
１，１ａ，１ｂ，３１〜３３  可変ゲイン増幅回路
２  差動増幅器
２ａ，４１〜４４  差動入出力増幅器
３，３ａ，４５  出力誤差補正回路
１１，２１  コンパレータ
１２，２２  デジタル信号処理回路
１３，２３  Ｄ／Ａコンバータ
３４  増幅回路
Ｒａ，Ｒｂ，Ｒ１〜Ｒｎ，ＲＡａ，ＲＡｂ，ＲＡ１〜ＲＡｎ，ＲＢａ，ＲＢｂ，ＲＢ１〜ＲＢｎ  抵抗
ＲＡｉ１〜ＲＡｉ３，ＲＡａ，ＲＡｂ，ＲＢｉ１〜ＲＢｉ３，ＲＢａ，ＲＢｂ  入力抵抗
ＲＡｆ１〜ＲＡｆ３，ＲＢｆ１〜ＲＢｆ３，ＲＡｃ，ＲＢｃ  帰還抵抗
Ｓ１〜Ｓｎ，ＳＡ１〜ＳＡｎ，ＳＢ１〜ＳＢｎ，Ｓｔ１Ａ，Ｓｔ１Ｂ，Ｓｔ２Ａ，Ｓｔ２Ｂ，Ｓｔ３Ａ，Ｓｔ３Ｂ  スイッチ
Ｃ３１〜Ｃ３６  コンデンサ
【図１】
2008227712.tif 000003
【図２】
2008227712.tif 000004
【図３】
2008227712.tif 000005
【図４】
2008227712.tif 000006
【図５】
2008227712.tif 000007
【図６】
2008227712.tif 000008
【図７】
2008227712.tif 000009