(57)【要約】【課題】正規のメモリ基板とは異なるメモリ基板が制御基板に接続された場合に、エラーの報知や演出動作の停止等の適切な動作を行うことができる遊技機を提供する。【解決手段】サブ統合基板５８には、演出制御基板４３に接続されるべき適切なメモリ基板の記憶容量を示す適正メモリ情報が記憶されており、メモリ基板１２０，１３０には、自身の記憶容量を示すＩＤ情報が記憶されている。そして、適正メモリ情報が示す記憶容量と、実際に演出制御基板４３に接続されたメモリ基板１２０，１３０のＩＤ情報が示す記憶容量とが整合しているか否かの判断が表示制御ＣＰＵ９１によって行われ、整合していないと判断された場合にはエラー表示部３８にエラーが表示される。また、メモリ基板１２０，１３０が演出制御基板４３から取り外されると、以後の液晶表示装置３６への画像表示データの送信が禁止される。【選択図】図４
2008246098.tif 000002
【特許請求の範囲】
【請求項１】
遊技の主制御を司る主基板と、
他の基板と接続される接続部を有し、前記主基板から送信される信号を受けて演出の制御を行う副制御基板と、
当該副制御基板の前記接続部に着脱可能に取り付けられ、前記副制御基板によって使用されるデータが記憶されるメモリ基板とを備えた遊技機であって、
前記接続部に接続される適切な前記メモリ基板の情報をあらかじめ記憶する適正メモリ情報記憶手段と、
当該適正メモリ情報記憶手段に記憶されている情報と整合する適切な前記メモリ基板が前記接続部に接続されているか否かを判断するメモリ基板整合判断手段と、
当該メモリ基板整合判断手段によって適切な前記メモリ基板が接続されていないと判断された場合に行われる所定の動作を制御する不整合時動作制御手段とを備えたことを特徴とする遊技機。
【請求項２】
前記副制御基板に適切な前記メモリ基板が接続されていないことを報知するエラー表示手段を備え、
前記不整合時動作制御手段は、前記メモリ基板整合判断手段によって適切な前記メモリ基板が接続されていないと判断された場合に、前記エラー表示手段を制御してエラーを表示することを特徴とする請求項１に記載の遊技機。
【請求項３】
前記副制御基板による演出の制御を禁止する演出制御禁止手段を備え、
前記不整合時動作制御手段は、前記メモリ基板整合判断手段によって適切な前記メモリ基板が接続されていないと判断された場合に、前記演出制御禁止手段を制御して前記副制御基板による演出の制御を禁止することを特徴とする請求項１又は２に記載の遊技機。
【請求項４】
前記メモリ基板は、基板の種別を識別するＩＤ情報を記憶するＩＤ情報記憶手段を備え、
前記メモリ基板整合判断手段は、前記適正メモリ情報記憶手段に記憶されている情報と、前記ＩＤ情報記憶手段に記憶されている前記ＩＤ情報とを用いて、適切な前記メモリ基板が前記接続部に接続されているか否かを判断することを特徴とする請求項１乃至３のいずれかに記載の遊技機。
【請求項５】
前記ＩＤ情報記憶手段は、少なくとも前記メモリ基板の記憶容量を示すＩＤ情報を記憶しており、
前記副制御基板の前記接続部と複数の前記メモリ基板とを接続する中継基板を備え、
当該中継基板は、
複数の前記メモリ基板の中の１つを選択する信号を、前記ＩＤ情報を用いて生成するデコード回路を備えたことを特徴とする請求項４に記載の遊技機。
【請求項６】
前記副制御基板の前記接続部に前記メモリ基板が接続され続けているか否かを検知するメモリ基板接続検知手段を備え、
前記メモリ基板整合判断手段は、前記メモリ基板接続検知手段によって前記メモリ基板が接続され続けていないと判断された場合に、適切な前記メモリ基板が前記接続部に接続されていないと判断することを特徴とする請求項１乃至５のいずれかに記載の遊技機。
【請求項７】
前記メモリ基板は、基板の種別を識別するＩＤ情報を表示するＩＤ情報表示部を備えたことを特徴とする請求項１乃至６のいずれかに記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は遊技機に関し、詳細には、各種動作を制御するための制御装置が、相互に接続された複数の基板により構成される遊技機に関する。
【０００２】
従来、液晶表示装置やスピーカ、電飾ランプ等を用いて、遊技内容に同期した様々な演出を行う遊技機が知られている。例えば、遊技機の一形態であるパチンコ機では、遊技盤上に設けられた特定の入賞口へ遊技球が入賞すると、液晶表示装置に表示されている複数の図柄を変動させると共に、この図柄の変動に合わせて音や光を発生させることで、遊技者の興趣を惹き付けている。そして、所定時間後に停止する複数の図柄が「大当たり」の組み合わせとなれば、遊技者が多数の遊技球を取得可能な「大当たり状態」へ移行し、大入賞口の開閉部材が開放されて遊技球の入賞が可能な状態となる。また、スロットマシンにおいても、遊技者を楽しませるために画像や音等を用いるものが多数提案されている。
【０００３】
そして、遊技機の背面側又は内部には、これらの各種動作を制御するための制御装置が備えられている。ここで、遊技機が行う動作は遊技機の種類によって異なるため、制御装置は遊技機の種類に応じて個々に作成しなければならなかった。よって、遊技機の製造コストを削減することが困難であった。
【０００４】
そこで、複数種類の遊技機に対して共通に使用できる制御基板と、遊技機の種類毎に固有のメモリ基板とを別々に作成し、これらが相互に接続されることで制御装置全体が構成された遊技機が提案されている（例えば、特許文献１参照）。この遊技機によると、古い遊技機の部品を利用して新しい遊技機を製造する場合、共通に使用できる制御基板はそのまま使用することができ、遊技機の種類毎に固有のメモリ基板のみを交換すればよい。具体的には、液晶表示装置の表示を制御する液晶表示制御装置に関して、液晶表示装置へ画像信号を出力するコントローラ等を備えた演出制御基板と、当該演出制御基板に着脱可能に設けられ、遊技機の種類毎に異なる画像データを記憶したメモリ基板とを別々に作成する。このように構成することで、新しい種類の遊技機を製造する場合にはメモリ基板を交換するだけでよく、液晶表示制御装置自体を新たに作成する必要が無くなる。従って、遊技機の製造コストを削減することができる。
【特許文献１】特開２００５−３２９０１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような従来の遊技機では、接続されるべき正規のメモリ基板とは異なるメモリ基板が制御基板に接続された場合に、エラーの報知や演出動作の停止等の適切な動作を行うことができなかった。従って、正規のメモリ基板が接続されないまま遊技機が遊技場に設置される虞があった。また、誤った接続が行われた結果、演出が正常に行われなかった場合には、経験や知識を基に不具合の原因を予測して対処しなければならなかったため、正確且つ迅速な対処を行うことができないという問題点もあった。さらに、メモリ基板を容易に交換することができるため、不正なプログラムが記憶されたメモリ基板へ交換される虞があるが、不正が行われた際に適切な動作を行うことができないという問題点もあった。
【０００６】
本発明は上記課題を解決するためになされたものであり、正規のメモリ基板とは異なるメモリ基板が制御基板に接続された場合に、エラーの報知や演出動作の停止等の適切な動作を行うことができる遊技機を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１に記載の遊技機は、遊技の主制御を司る主基板と、他の基板と接続される接続部を有し、前記主基板から送信される信号を受けて演出の制御を行う副制御基板と、当該副制御基板の前記接続部に着脱可能に取り付けられ、前記副制御基板によって使用されるデータが記憶されるメモリ基板とを備えた遊技機であって、前記接続部に接続される適切な前記メモリ基板の情報をあらかじめ記憶する適正メモリ情報記憶手段と、当該適正メモリ情報記憶手段に記憶されている情報と整合する適切な前記メモリ基板が前記接続部に接続されているか否かを判断するメモリ基板整合判断手段と、当該メモリ基板整合判断手段によって適切な前記メモリ基板が接続されていないと判断された場合に行われる所定の動作を制御する不整合時動作制御手段とを備えている。
【０００８】
また、本発明の請求項２に記載の遊技機は、請求項１に記載の発明の構成に加え、前記副制御基板に適切な前記メモリ基板が接続されていないことを報知するエラー表示手段を備え、前記不整合時動作制御手段は、前記メモリ基板整合判断手段によって適切な前記メモリ基板が接続されていないと判断された場合に、前記エラー表示手段を制御してエラーを表示することを特徴とする。
【０００９】
また、本発明の請求項３に記載の遊技機は、請求項１又は２に記載の発明の構成に加え、前記副制御基板による演出の制御を禁止する演出制御禁止手段を備え、前記不整合時動作制御手段は、前記メモリ基板整合判断手段によって適切な前記メモリ基板が接続されていないと判断された場合に、前記演出制御禁止手段を制御して前記副制御基板による演出の制御を禁止することを特徴とする。
【００１０】
また、本発明の請求項４に記載の遊技機は、請求項１乃至３のいずれかに記載の発明の構成に加え、前記メモリ基板は、基板の種別を識別するＩＤ情報を記憶するＩＤ情報記憶手段を備え、前記メモリ基板整合判断手段は、前記適正メモリ情報記憶手段に記憶されている情報と、前記ＩＤ情報記憶手段に記憶されている前記ＩＤ情報とを用いて、適切な前記メモリ基板が前記接続部に接続されているか否かを判断することを特徴とする。
【００１１】
また、本発明の請求項５に記載の遊技機は、請求項４に記載の発明の構成に加え、前記ＩＤ情報記憶手段は、少なくとも前記メモリ基板の記憶容量を示すＩＤ情報を記憶しており、前記副制御基板の前記接続部と複数の前記メモリ基板とを接続する中継基板を備え、当該中継基板は、複数の前記メモリ基板の中の１つを選択する信号を、前記ＩＤ情報を用いて生成するデコード回路を備えている。
【００１２】
また、本発明の請求項６に記載の遊技機は、請求項１乃至５のいずれかに記載の発明の構成に加え、前記副制御基板の前記接続部に前記メモリ基板が接続され続けているか否かを検知するメモリ基板接続検知手段を備え、前記メモリ基板整合判断手段は、前記メモリ基板接続検知手段によって前記メモリ基板が接続され続けていないと判断された場合に、適切な前記メモリ基板が前記接続部に接続されていないと判断することを特徴とする。
【００１３】
また、本発明の請求項７に記載の遊技機は、請求項１乃至６のいずれかに記載の発明の構成に加え、前記メモリ基板は、基板の種別を識別するＩＤ情報を表示するＩＤ情報表示部を備えている。
【発明の効果】
【００１４】
請求項１に記載の遊技機によると、副制御基板の接続部に接続される適切なメモリ基板の情報が適正メモリ情報記憶手段に記憶されており、この適正メモリ情報に記憶されている情報と整合する適切なメモリ基板が接続部に接続されているか否かの判断がメモリ基板整合判断手段によって行われる。そして、適切なメモリ基板が接続されていないと判断された場合には、所定の動作が不整合時動作制御手段によって制御される。従って、接続ミス、故障、不正行為等により不適切なメモリ基板の接続が行われている場合には、所定の動作を行うことで、適切なメモリ基板の接続が行われていないことを作業者や遊技場の従業員等に報知することができる。よって、作業者等は部品の交換や修理等の迅速且つ正確な対処を行うことができる。
【００１５】
また、本発明の請求項２に記載の遊技機は、請求項１に記載の発明の効果に加え、不適切なメモリ基板の接続が行われている場合にはエラー表示手段によりエラーが表示されるため、作業者等は適切なメモリ基板の接続が行われていないことをエラーにより容易に把握することができる。
【００１６】
また、本発明の請求項３に記載の遊技機は、請求項１又は２に記載の発明の効果に加え、不適切なメモリ基板の接続が行われている場合には、演出制御禁止手段により副制御基板の演出の制御が禁止されるため、作業者等は適切なメモリ基板の接続が行われていないことを容易に把握することができる。また、演出自体が行われないため、演出が乱れて遊技者に不快を感じさせることを防止することができる。さらに、不正なプログラムが記憶されたメモリ基板が接続されたまま遊技が継続して行われることを防止することもできる。
【００１７】
また、本発明の請求項４に記載の遊技機は、請求項１乃至３のいずれかに記載の発明の効果に加え、メモリ基板のＩＤ情報記憶手段に記憶されたＩＤ情報を用いることで、適切なメモリ基板の接続が行われているか否かの判断を容易に行うことができる。また、設計者はＩＤ情報の記憶内容を適宜変更することで、メモリ基板の整合性の判断の正確性、遊技機の設計のし易さ、及び製造コスト等を適宜変更することができる。
【００１８】
また、本発明の請求項５に記載の遊技機は、請求項４に記載の発明の効果に加え、メモリ基板には少なくとも自身の記憶容量を示すＩＤ情報が記憶されており、中継基板に設けられたデコード回路は、複数のメモリ基板の中の１つを選択する信号を、このＩＤ情報を用いて生成することができる。従って、空きを生じさせることのない連続したメモリマップを形成することができる。よって、副制御基板に接続するメモリ基板の容量を変更した場合でも、副制御基板自体の設計を変更する必要がなくなる。また、副制御基板へのメモリ基板の接続の自由度が向上する反面、メモリ基板の接続ミスが生じる虞もあるが、適切なメモリ基板の接続が行われているか否かの判断を行うことで、接続を誤ったまま遊技機が遊技場に設置されることを防止しつつ、メモリ基板の接続の自由度を向上させることができる。
【００１９】
また、本発明の請求項６に記載の遊技機は、請求項１乃至５のいずれかに記載の発明の効果に加え、副制御基板の接続部にメモリ基板が接続され続けているか否かがメモリ基板接続検知手段によって検知され、この検知結果に基づいて、適切なメモリ基板が接続部に接続され続けているか否かの判断を行うことができる。従って、副制御基板に接続されているメモリ基板が１回でも取り外されると、メモリ基板が整合していないと判断されるため、不正行為や接続不良等をより確実に把握することができる。
【００２０】
また、本発明の請求項７に記載の遊技機は、請求項１乃至６のいずれかに記載の発明の構成に加え、基板の種類を識別するＩＤ情報がＩＤ情報表示部に設けられているため、作業者等は、ＩＤ情報表示部を見てメモリ基板を副制御基板へ接続することで接続ミスを減らすことができる。また、ＩＤ情報表示部を確認することで、適切なメモリ基板が接続されているか否かの確認を行うことができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の第一の実施形態であるパチンコ機１について、図面を参照して説明する。まず、図１及び図２を参照して、パチンコ機１の機械的構成について説明する。図１は、パチンコ機１の表枠１４及び中枠１３が開いた状態を斜め前方から見た斜視図であり、図２は、パチンコ機１の正面図である。尚、以下の説明において、図２の紙面手前側を「パチンコ機１の正面側」、紙面奥行き側を「パチンコ機１の背面側」とする。
【００２２】
はじめに、パチンコ機１の概略構成について説明する。図１に示すように、パチンコ機１は、遊技場の島設備（図示外）に配設され、パチンコ機１の本体を支持する正面視略長方形状の外枠１２を備えている。外枠１２は、パチンコ機１の本体を支持し、遊技場の島設備（図示外）に取り付けられる枠部材である。そして、この外枠１２の外枠左柱部１２ａ近傍に、中枠１３の左柱部近傍が軸支されるようになっている。
【００２３】
この中枠１３は、正面視略長方形状の金属製のアングル部材からなる。この中枠１３の左柱部が、上ヒンジ２２及び下ヒンジ２１を介して外枠１２の外枠左柱部１２ａ近傍に軸支されることにより、中枠１３が外枠１２に対して略水平方向に回動可能（開閉可能）となっている。そして、中枠１３の上半分には遊技盤２が配設されている。さらに、中枠１３の正面側における遊技盤２の下方には、発射機に遊技球を供給し、且つ賞品球を受け入れる上皿５が設けられており、上皿５の直下には、賞品球を受ける下皿６が設けられている。当該下皿６の右側には、発射機による遊技球の発射を調節する発射ハンドル７が設けられている。また、当該遊技盤２の正面側には、正面視略矩形状の表枠１４が設けられている。
【００２４】
また、パチンコ機１の中枠１３の背面側にはセンターカバー２７が設けられており、当該パチンコ機１を構成する各部を制御するための後述する主基板４１、サブ統合基板５８、演出制御基板４３、電源基板４２等の多数の制御装置（図３参照）を保護している。そして、センターカバー２７の右側面には、演出制御基板４３と該演出制御基板４３に接続されるメモリ基板１２０，１３０（図３参照）との間で生じるエラーを表示するエラー表示部３８が設けられている。このエラー表示部３８は７セグメントＬＥＤによって構成されており、数字やアルファベット等を表示することで、パチンコ機１に対応した適切な容量のメモリ基板が演出制御基板４３に接続されていない場合等に、エラーの発生及びその内容を使用者に報知する。この表示方法については後述する。
【００２５】
また、図示しないが、センターカバーの背面側には、演出制御基板４３に接続されているメモリ基板の同一性を確認する同一性確認モードを設定するためのモード設定ボタン３４（図３参照）と、同一性確認モードを解除するためのモード解除ボタン３５（図３参照）とが設けられている。そして、センターカバー２７の下方には下部カバー２８が設けられており、パチンコ機１を動作させるための様々な部品が保護されている。さらに、センターカバー２７の上方には、遊技機設置島から供給される遊技球を貯留する遊技球タンク２９が設けられている。
【００２６】
次に、表枠１４について説明する。図２に示すように、表枠１４は正面視略長方形状であり、遊技盤２の遊技領域４を前側から視認し得るように、略中央に開口部が開設されている。この開口部には透明版であるガラス窓２３（図１参照）が嵌め込まれており、該ガラス窓２３を介して遊技領域４を視認可能となっている。そして、表枠１４の表枠左側端部１４ａ（図１参照）が中枠１３の左柱部の近傍に軸支されることにより、表枠１４が中枠１３に対して略水平方向に回動可能（開閉可能）となっている。また、表枠１４の左上部にはスピーカ３２が、右上部にはスピーカ３３がそれぞれ配設されており、２つのスピーカ３２，３３は配線によってサブ統合基板５８（図３参照）に接続されている。そして、スピーカ３２，３３からはサブ統合基板５８の制御によって様々な音が発生する。また、表枠１４の前面には演出用の電飾ランプ６３（図３参照）が多数設けられている。
【００２７】
次に、遊技盤２について説明する。発射ハンドル７の操作により、発射手段である発射機（図示外）から発射された遊技球が遊技盤２及びガラス窓２３によって形成された空間を流下する。この遊技盤２は、中枠１３の裏面側に固定された遊技盤固定枠の遊技盤用開口部（図示外）の正面側に支持され、ガラス窓２３を略中央に保持した表枠１４によって保護されている。図１に示すように、遊技盤２の正面には、外レール３に囲まれ、発射手段によって発射された遊技球が流下する正面視略円形状の遊技領域４が設けられている。
【００２８】
そして、図２に示すように、この遊技領域４の略中央には、液晶表示装置３６や各種ランプ及びＬＥＤを備えた図柄表示装置８が設けられている。また、この図柄表示装置８の下側には特別図柄始動電動役物１５が設けられており、当該特別図柄始動電動役物１５の左右には普通図柄始動ゲート１９，２０がそれぞれ配設されている。そして、普通図柄始動ゲート１９の左方には普通入賞口１０が、普通図柄始動ゲート２０の右方には普通入賞口１１が設けられている。さらに、特別図柄始動電動役物１５の下方には大入賞口１６が設けられており、当該大入賞口１６の下方には、何れの入賞口にも入賞しなかった遊技球が回収されるアウト口３０が設けられている。
【００２９】
次に、図柄表示装置８について説明する。図２に示すように、図柄表示装置８の下部には４つのＬＥＤから構成される特別図柄記憶数表示ＬＥＤ６０が設けられており、その右隣には、２つの７セグメントＬＥＤから構成される特別図柄表示部２５が設けられている。また、図柄表示装置８の上部には４つのＬＥＤから構成される普通図柄記憶数表示ＬＥＤ５９が設けられており、その上方には普通図柄表示部２４が設けられている。そして、図柄表示装置８は、中央に液晶表示装置３６を備えている。この液晶表示装置３６には動画やメッセージ等様々な映像が表示されるが、特に大当たり判定の結果を報知するために、３つのデモ図柄を表示する。そして、このデモ図柄には、遊技者の目を惹くように特別図柄表示部２５に表示される特別図柄よりも大きい図柄が用いられている。
【００３０】
次に、図３を参照して、パチンコ機１の電気的構成について説明する。図３は、パチンコ機１の電気的構成を示すブロック図である。図３に示すように、制御部４０は、主に主基板４１、電源基板４２、演出制御基板４３、払出制御基板４５、電飾基板４６、中間基板４７、及びサブ統合基板５８から構成されている。そして、演出制御基板４３には、中継基板１００を介して第一メモリ基板１２０及び第二メモリ基板１３０が接続されている。この制御部４０は、パチンコ機１の裏側（背面側）に設けられており、センターカバー２７（図１参照）によって保護されている。
【００３１】
はじめに、主基板４１について説明する。パチンコ機１の主制御を司る主基板４１には、プログラムに従って各種の処理を行う主基板ＣＰＵユニット５０が設けられている。この主基板ＣＰＵユニット５０には、各種の演算処理を行うＣＰＵ５１と、演算処理中に発生するデータの値等を一時的に記憶するＲＡＭ５２と、制御プログラム、各種データの初期値、他の基板への指示を行うコマンド等を記憶したＲＯＭ５３とが設けられており、これらは１つのＬＳＩとして一体にモールディングされている。また、ＣＰＵユニット５０には割込信号発生回路５７が接続されており、ＣＰＵ５１は、この割込信号発生回路５７から割込信号が入力される毎に、ＲＯＭ５３に記憶されている制御プログラムを実行する。
【００３２】
また、主基板４１にはＩ／Ｏインタフェイス５４が設けられており、サブ統合基板５８、払出制御基板４５、中間基板４７等のサブ基板、及び特別図柄始動電動役物１５に入賞した遊技球を検出する始動口スイッチ７２が接続されている。また、主基板４１のＩ／Ｏインタフェイス５４には、図示外の遊技場管理用コンピュータにパチンコ機１の情報を出力する出力ポート５５が接続されている。
【００３３】
次いで、払出制御基板４５及び中間基板４７について説明する。払出制御基板４５には、ＣＰＵ４５ａや図示外の入力インタフェイス、ＲＡＭ及びＲＯＭが内蔵されており、賞品球払出装置４９に接続されている。そして、主基板４１から送信されるコマンドに従って、賞品球払出装置４９の制御を行う。また、中間基板４７には、大入賞口１６の開閉部材を開放・閉鎖する大入賞口開放ソレノイド７０、特別図柄始動電動役物１５の開閉部材を開放・閉鎖する電動役物開放ソレノイド７１、普通図柄始動ゲート１９，２０を通過した遊技球を検出する普通図柄作動スイッチ７３，７４、大入賞口１６に入賞した遊技球数を計数するためのカウントスイッチ７５、普通入賞口１０，１１に入賞した遊技球を検出するための入賞口スイッチ７６，７７、４個のＬＥＤから構成された普通図柄記憶数表示ＬＥＤ５９及び特別図柄記憶数表示ＬＥＤ６０、１つのＬＥＤで構成された普通図柄表示部２４、２つの７セグメントＬＥＤから構成された特別図柄表示部２５が接続されている。そして、中間基板４７は、スイッチやソレノイドの配線の中継と、主基板４１から直接制御を受ける表示部等への中継とを行っている。
【００３４】
次いで、サブ統合基板５８及び電飾基板４６について説明する。サブ統合基板５８には、ＣＰＵ５８１、ＲＡＭ５８２、及びＲＯＭ５８３が設けられており、演出制御基板４３、電飾基板４６、スピーカ３２，３３、モード設定ボタン３４、及びモード解除ボタン３５に接続されている。そして、主基板４１から送信されるコマンドに従って、演出制御基板４３、電飾基板４６、及びスピーカ３２，３３の総合的な制御を行っている。また、モード設定ボタン３４が押下されながらパチンコ機１へ電源が投入されることにより、演出制御基板４３に接続されているメモリ基板の同一性を確認するための同一性確認モードの設定が行われ、モード解除ボタン３５が押下されながら電源が投入されることで、同一性確認モードの解除が行われる。この同一性確認モードについては、図６を参照して後述する。そして、電飾基板４６はＣＰＵ４６ａや図示外の入力インタフェイス、ＲＡＭ及びＲＯＭを内蔵し、電飾ランプ６３の制御を行っている。
【００３５】
次いで、電源基板４２について説明する。電源基板４２は、パチンコ機１に直流の安定化した電力を供給しており、電源回路６５、バックアップ電池６６、電源監視回路６７を備えている。電源回路６５には交流２４Ｖが供給されている。そして、図示外のシリコンダイオードブリッジからなる整流器、電界コンデンサからなる平滑回路、レギュレータＩＣからなる安定化回路等が設けられており、安定化された直流の１２Ｖ及び５Ｖ等を生成して各基板へ供給できるようになっている。また、バックアップ電池６６はコンデンサからなるものであり、電源回路６５で生成された直流の５Ｖを充電し、パチンコ機１に電源が供給されていない場合に、バックアップ対象（主基板４１、サブ統合基板５８、及び演出制御基板４３のＲＡＭ等）にバックアップ用の電源を供給する。これにより、パチンコ機１は電源遮断時の種々の内容を記憶しておくことができる。また、電源監視回路６７は、電源回路６５に供給されている電源の電圧が遊技中に所定電圧以下（本実施の形態では１２Ｖ以下）まで降下すると、主基板４１、サブ統合基板５８、及び演出制御基板４３に電源断信号を出力する。そして、バックアップ電池６６からバックアップ対象へバックアップ用の電源（５Ｖ）の供給が開始されて、パチンコ機１の記憶内容がバックアップされる。一方、電圧が所定電圧以上に上昇すると、電源断信号の出力が停止されて、所定の処理が行われる。
【００３６】
次いで、演出制御基板４３について説明する。演出制御基板４３は、ＣＰＵ、ＲＡＭ，ＲＯＭ等を有し、サブ統合基板５８から受信するコマンドに従って表示制御データを出力する表示制御ユニット４８と、該表示制御ユニット４８から入力される信号に従って液晶表示装置３６へ画像信号を出力する画像表示プロセッサ（Ｖｉｄｅｏ  Ｄｉｓｐｌａｙ  Ｐｒｏｃｅｃｃｏｒ、以下「ＶＤＰ」という。）８０とを備えている。また、演出制御基板４３には１ＧＢのＲＯＭ１２１〜１２４（図４参照）を備えた４ＧＢの第一メモリ基板１２０と、１ＧＢのＲＯＭ１３１，１３２（図４参照）を備えた２ＧＢの第二メモリ基板１３０とが、中継基板１００を介して接続されている。そして、ＶＤＰ８０は、表示制御ユニット４８から入力される表示制御データに応じて、２つのメモリ基板１２０，１３０内の複数のＲＯＭに記憶されている画像生成データの中から必要なデータを読み出し、パチンコ機１の遊技状態に応じた画像データ（ＲＧＢデータ）を生成する。この画像データをＶＲＡＭ８２（図４参照）に展開して一時的に記憶させ、表示制御データに応じて液晶表示装置３６へ出力する。尚、演出制御基板４３にはエラー表示部３８及び液晶表示装置３６が接続されているが、この詳細は図４を参照して後述する。
【００３７】
次に、図４を参照して、演出制御基板４３及びその周辺の制御回路の詳細について説明する。図４は、演出制御基板４３及びその周辺の制御回路の詳細を示すブロック図である。
【００３８】
まず、演出制御基板４３について説明する。演出制御基板４３は、表示制御ユニット４８、ＶＤＰ８０、発振器８１、及びＶＲＡＭ８２から構成されている。そして、表示制御ユニット４８は、表示制御ＣＰＵ９１、表示制御ＲＡＭ９２、表示制御ＲＯＭ９３からなる。表示制御ＲＯＭ９３は、液晶表示装置３６の表示制御プログラムや、画像の表示態様を制御するデータ等を記憶しており、表示制御ＣＰＵ９１へ信号やデータを送信する。また、表示制御ＲＡＭ９２も同様に表示制御ＣＰＵ９１へ接続されており、各種カウンタ、フラグ、データ、信号等が一時的に記憶されるが、第一の実施形態のパチンコ機１では、同一のメモリ基板１２０，１３０が取り外されたり交換されたりすることなく演出制御基板４３に接続され続けていることを示すメモリ基板同一性確認フラグが表示制御ＲＡＭ９２に記憶される。この詳細は後述する。
【００３９】
また、表示制御ＣＰＵ９１は、記憶容量が８ＧＢのメモリに対応可能なＣＰＵであり、サブ統合基板５８から液晶表示装置３６の表示態様を制御するコマンドを受信し、受信した制御コマンドに基づいて画像の表示態様を選定する。そして、選定した表示態様を表示させるための表示制御データを、接続されているＶＤＰ８０へ送信する。また、表示制御ＣＰＵ９１にはアドレスバス及びデータバスが接続されており、アドレス信号及びデータ信号を出力する。このアドレス信号には、複数のメモリ基板の内の１つを選択するためのメモリ基板選択用信号と、メモリ基板に設けられた複数のＲＯＭの内の１つを選択するためのチップセレクト信号とが含まれており、後述する第一デコード回路１２５，１３５及び第二デコード回路１０１によりデコードされる。そして、各ＲＯＭは入力されたチップセレクト信号によってアクセスされているか否かを認識し、アクセスされている場合にデータアクセスが可能となる。ここで、第一の実施形態の表示制御ＣＰＵ９１は、演出制御基板４３に接続されているメモリ基板の容量を、メモリ基板に記憶されているＩＤ情報を用いて認識する。さらに、表示制御ＣＰＵ９１は、メモリ基板のＩＤ情報を用いて、適切なメモリ基板が演出制御基板４３に接続されているか否かを確認するが、この詳細は図６を参照して後述する。
【００４０】
また、発振器８１は一定のドットクロック周波数を発振しており、ＶＤＰ８０へ接続されている。そして、ＶＤＰ８０は、発振器８１により発振されたドットクロック周波数を基準として、映像表示のタイミングを取るために必要な同期信号を液晶表示装置３６へ送信する。また、ＶＤＰ８０は、表示制御ＣＰＵ９１から送信された表示制御データに応じて、後述するメモリ基板１２０，１３０内のＲＯＭから必要な画像生成データを読み出し、パチンコ機１の遊技状態に応じた画像データ（ＲＧＢデータ）を生成する。この画像データをＶＲＡＭ８２に展開して一時的に記憶させ、表示制御データに応じてＶＲＡＭ８２から画像データを読み出して、同期信号に合わせて液晶表示装置３６へ送信する。また、ＶＤＰ８０には、レジスタ等をチェックするためのＬＳＩが内蔵されている。そして、以上説明した演出制御基板４３にはコネクタ８８が設けられており、このコネクタ８８を介して中継基板１００又はメモリ基板１２０，１３０が接続可能となっている。
【００４１】
次いで、第一メモリ基板１２０について説明する。第一メモリ基板１２０には、記憶容量が１ＧＢであるＲＯＭ１２１〜１２４と、第一デコード回路１２５とが設けられており、コネクタ１１８により他の基板に接続される。第一デコード回路１２５は、アドレスバスにより送信されるチップセレクト信号に応じて、４つのＲＯＭ１２１〜１２４の中の１つを選択するための回路である。そして、第一デコード回路１２５とＲＯＭ１２１〜１２４とはチップセレクト信号線により接続されており、コネクタ１１８から第一デコード回路１２５へはアドレスバスの一部であるデコード回路入力線が接続されている。さらに、コネクタ１１８からＲＯＭ１２１〜１２４へはアドレスバス及びデータバスが接続されている。ここで、図４に示すブロック図ではコネクタ１１８から延びる線を一本で表現しているが、実際は複数のアドレスバス及びデータバスからなる。そして、説明の簡略化のため、以下でも同様に複数の信号線を１本の線で表現するものとする。また、第一メモリ基板１２０に搭載されているＲＯＭ１２１〜１２４が４つであるため、コネクタ１１８から第一デコード回路１２５へ接続されているデコード回路入力線は、実際は２本である。
【００４２】
また、第一メモリ基板１２０には、自身の記憶容量を示すＩＤ情報を記憶しているＩＤ情報格納部１２６が設けられている。このＩＤ情報格納部１２６内におけるＩＤ０信号線１２７は電源電位に、ＩＤ１信号線１２８はグランド電位に接続されており、これにより自身の記憶容量が４ＧＢであることを示すが、この詳細は後述する。そして、ＩＤ０信号線１２７及びＩＤ１信号線１２８は共にコネクタ１１８に接続されている。
【００４３】
次いで、第二メモリ基板１３０について説明する。第二メモリ基板１３０には、記憶容量が１ＧＢであるＲＯＭ１３１，１３２と、第一デコード回路１３５とが設けられており、コネクタ１１９により他の基板に接続される。第二メモリ基板１３０における第一デコード回路１３５は、第一メモリ基板１２０における第一デコード回路１２５とは異なり、２つのＲＯＭ１３１，１３２のいずれかを選択するための回路である。そして、コネクタ１１９からＲＯＭ１３１，１３２へはアドレスバス及びデータバスが、コネクタ１１９から第一デコード回路１３５へはアドレスバスの一部であるデコード回路入力線が、第一デコード回路１３５からＲＯＭ１３１，１３２へはチップセレクト信号線がそれぞれ接続されている。
【００４４】
また、第二メモリ基板１３０にも第一メモリ基板１２０と同様に、自身の記憶容量を示すＩＤ情報格納部１３６が設けられている。そして、コネクタ１１９からＩＤ情報格納部１３６へＩＤ０信号線１３７及びＩＤ１信号線１３８が接続されており、これら２本の信号線が共にグランド電位に接続されることで、自身の記憶容量が２ＧＢであることを示す。この詳細は後述する。
【００４５】
尚、第一メモリ基板１２０に設けられているＲＯＭ１２１〜１２４、及び第二メモリ基板１３０に設けられているＲＯＭ１３１，１３２は、いずれも電気的書き換えが可能なフラッシュＲＯＭである。従って、古い遊技機の部品を利用して新しい種類の遊技機を製造する際に、ＲＯＭ１２１〜１２４、及びＲＯＭ１３１，１３２の内容を書き換えて用いることで、コストの削減を行うことができる。また、メモリ基板１２０，１３０の表面には、自身の基板の種別を示すＩＤ情報を表示するＩＤ情報表示部が設けられている。第一の実施形態では、ＩＤ情報は記憶容量を示す情報であるため、メモリ基板１２０，１３０の表面には「２ＧＢ」、「４ＧＢ」の情報が表示されている。よって、このＩＤ情報表示部を見てメモリ基板１２０，１３０を演出制御基板４３へ接続することで、接続ミスを減少させることができる。
【００４６】
次いで、中継基板１００について説明する。中継基板１００には、第二デコード回路１０１及びＩＤ情報デコード回路１０２が設けられている。そして、演出制御基板４３のコネクタ８８へ接続されるコネクタ１１５、メモリ基板１２０，１３０が接続されるコネクタ１１６及びコネクタ１１７を備えている。
【００４７】
そして、ＩＤ情報デコード回路１０２は、第一メモリ基板１２０のＩＤ情報格納部１２６及び第二メモリ基板１３０のＩＤ情報格納部１３６から、端子１Ａ，１Ｂ，２Ａ，２Ｂを介して入力されるＩＤ情報をデコードし、モード信号を生成して第二デコード回路１０１へ出力する。このモードとしては、コネクタ１１６及びコネクタ１１７に接続されているメモリ基板の記憶容量に応じて４種類のモードが設定されており、モードに対応したモード信号が出力される。具体的には、コネクタ１１６及びコネクタ１１７の両方に２ＧＢのメモリ基板が接続されている場合に「モード０」、コネクタ１１６に４ＧＢ且つコネクタ１１７に２ＧＢのメモリ基板が接続されている場合に「モード１」、コネクタ１１６に２ＧＢ且つコネクタ１１７に４ＧＢのメモリ基板が接続されている場合に「モード２」、コネクタ１１６及びコネクタ１１７の両方に４ＧＢのメモリ基板が接続されている場合に「モード３」を示すモード信号が出力される。第一の実施形態では、コネクタ１１６に４ＧＢの第一メモリ基板１２０が、また、コネクタ１１７に２ＧＢの第二メモリ基板１３０が接続されているため、ＩＤ情報デコード回路１０２から第二デコード回路１０１へは「モード１」を示す信号が出力される。
【００４８】
また、ＩＤ情報デコード回路１０２から表示制御ＣＰＵ９１へは、中継基板１００に接続されている２つのメモリ基板の記憶容量を示すＩＤ情報が出力される。表示制御ＣＰＵ９１は、コネクタ８８を介して接続されているメモリ基板の記憶容量を、このＩＤ情報に基づいて認識する。
【００４９】
そして、第二デコード回路１０１は、演出制御基板４３の表示制御ＣＰＵ９１、第一メモリ基板１２０の第一デコード回路１２５、及び第二メモリ基板１３０の第一デコード回路１３５にアドレスバスを介して接続されている。この第二デコード回路１０１は、ＩＤ情報デコード回路１０２から入力されるモード信号に応じてマッピングを決定する。ここで、第二デコード回路１０１は、アドレスに空きが生じることなく連続するようにマッピングを決定する。そして、チップセレクト信号の上位ビットに位置するメモリ基板選択用信号に応じて、第一メモリ基板１２０及び第二メモリ基板１３０のいずれか一方を選択する。尚、中継基板１００において、コネクタ１１６，１１７からコネクタ１１５へはデータバスが接続されている。
【００５０】
次に、図４及び図５を参照して、表示制御ＣＰＵ９１に入力されるＩＤ情報と、メモリ基板１２０，１３０の記憶容量との関係について説明する。図５は、表示制御ＣＰＵ９１に入力されるＩＤ情報と、表示制御ＣＰＵ９１が認識する記憶容量との関係を示す図である。図４に示すように、表示制御ＣＰＵ９１からコネクタ８８へは、ＩＤ０及びＩＤ１の２つの端子が接続されている。そして、演出制御基板４３へは、４ＧＢの第一メモリ基板１２０若しくは２ＧＢの第二メモリ基板１３０を直接接続することができ、中継基板１００を介して２つのメモリ基板を接続することもできる。また、先述したように、４ＧＢの第一メモリ基板１２０のＩＤ情報格納部１２６において、ＩＤ０信号線１２７は電源電位（Ｈｉｇｈ）に、ＩＤ１信号線１２８はグランド電位（Ｌｏｗ）に接続されている。また、２ＧＢの第二メモリ基板１３０のＩＤ情報格納部１３６において、ＩＤ０信号線１３７及びＩＤ１信号線１３８は共にグランド電位（Ｌｏｗ）に接続されている。
【００５１】
そして、中継基板１００を介さずにメモリ基板１２０，１３０を直接演出制御基板４３へ接続した場合、ＩＤ０信号線１２７，１３７が表示制御ＣＰＵ９１のＩＤ０へ接続され、ＩＤ１信号線１２８，１３８が表示制御ＣＰＵ９１のＩＤ１へ接続される。すると表示制御ＣＰＵ９１は、図５に示すように、ＩＤ０及びＩＤ１が共に「Ｌｏｗ」である場合はメモリ基板の容量が２ＧＢであると認識し、ＩＤ０が「Ｈｉｇｈ」、ＩＤ１が「Ｌｏｗ」である場合はメモリ基板の容量が４ＧＢであると認識する。
【００５２】
また、中継基板１００を介して２つのメモリ基板を演出制御基板４３へ接続した場合、第一メモリ基板１２０のＩＤ０信号線１２７は１Ａに、ＩＤ１信号線１２８は１Ｂに入力される。また、第二メモリ基板１３０のＩＤ０信号線１３７は２Ａに、ＩＤ１信号線１３８は２Ｂに入力される。そして、２つのメモリ基板１２０，１３０のＩＤ情報がＩＤ情報デコード回路１０２により変換されて、表示制御ＣＰＵ９１のＩＤ０及びＩＤ１へ出力される。
【００５３】
そして、図５に示すように、中継基板１００のコネクタ１１６，１１７の両方に２ＧＢの第二メモリ基板１３０が接続されると、表示制御ＣＰＵ９１のＩＤ０には「Ｈｉｇｈ」が、ＩＤ１には「Ｌｏｗ」が入力され、表示制御ＣＰＵ９１はメモリ基板の容量を４ＧＢであると認識する。また、コネクタ１１６に４ＧＢの第一メモリ基板１２０が接続され、コネクタ１１７に２ＧＢの第二メモリ基板１３０が接続されると、ＩＤ０には「Ｌｏｗ」が、ＩＤ１には「Ｈｉｇｈ」が入力され、容量が６ＧＢであると認識される。また、コネクタ１１６に４ＧＢ、コネクタ１１７に２ＧＢのメモリ基板が接続された場合にも同様に、ＩＤ０には「Ｌｏｗ」が、ＩＤ１には「Ｈｉｇｈ」が入力される。そして、コネクタ１１６，１１７の両方に４ＧＢの第一メモリ基板１２０が接続されると、ＩＤ０及びＩＤ１には共に「Ｈｉｇｈ」が入力されて、容量が８ＧＢであると認識される。このように、表示制御ＣＰＵ９１は、ＩＤ０及びＩＤ１により入力されるＩＤ情報に基づいてメモリ基板の記憶容量を認識する。
【００５４】
このような構成により、パチンコ機１では、中継基板１００においてデコードする際にＩＤ情報を使用することで、アドレスに空きを生じさせることなく連続してマッピングを決定することができる。従って、例えば４ＧＢの第一メモリ基板１２０を１つ使用した場合と、２ＧＢの第二メモリ基板１３０を２つ使用した場合とでメモリマップが同一となる。また、４ＧＢの第一メモリ基板１２０及び２ＧＢの第二メモリ基板１３０を１つずつ使用した場合には、コネクタ１１６，１１７のどちらに４ＧＢの第二メモリ基板１３０を接続してもメモリマップが同一となる。よって、演出制御基板４３に接続するメモリ基板の種類や数を変更した場合でも、演出制御基板４３を再設計する必要が無い。すなわち、演出制御基板４３に汎用性を持たせることができる。
【００５５】
さらに、パチンコ機１では、適切な容量のメモリ基板が接続されているか否かをＩＤ情報により判断し、この判断結果に基づいてエラーの報知等の動作を行うことで、異なる容量のメモリ基板が接続されたままパチンコ機１が遊技場に設置されることを防止すると共に、メモリ基板を交換することによる不正行為を防いでいる。
【００５６】
次に、本発明の要部であるメモリ基板整合確認処理について説明する。このメモリ基板整合確認処理は、サブ統合基板５８から送信されるコマンド及び情報に基づいて、演出制御基板４３の表示制御ＣＰＵ９１において実行される。表示制御ＣＰＵ９１は、接続されるべき適切なメモリ基板の情報である適正メモリ情報が示す容量と、実際にコネクタ８８に接続されたメモリ基板のＩＤ情報が示す容量とが整合しているか否かの判断を行い、判断結果に基づいてエラー表示部３８の表示を制御する。さらに、遊技場の従業員等（以下、「従業員」と言う。）によって同一性確認モードが設定されると、メモリ基板がコネクタ８８から取り外されたか否かを監視し、取り外された場合には液晶表示装置３６の表示を禁止することで、従業員にメモリ基板の確認を促す。
【００５７】
まず、サブ統合基板５８から演出制御基板４３へ送信される情報について説明する。サブ統合基板５８のＲＯＭ５８３（図３参照）には、演出制御基板４３に接続されるべき適切なメモリ基板に関する情報である適正メモリ情報が記憶されている。そして、パチンコ機１に電源が投入されると、適正メモリ情報の内容を示す信号である適正メモリ情報通知信号が演出制御基板４３へ送信される。
【００５８】
次いで、サブ統合基板５８から演出制御基板４３へ送信されるコマンドについて説明する。サブ統合基板５８から演出制御基板４３へは、適正メモリ情報通知信号が送信された後に、同一性確認モードに関する動作を指示するコマンドが送信される。第一の実施形態のパチンコ機１では、演出制御基板４３からメモリ基板が取り外されたか否かを監視するモードである同一性確認モードを実行するか否かの設定が従業員により行われる。具体的には、モード設定ボタン３４（図３参照）が押下されながらパチンコ機１の電源が投入されると、サブ統合基板５８のＲＡＭ５８２に記憶されている同一性確認モードフラグに、同一性確認モードの実行中であることを示す「１」が記憶される。そして、同一性確認モードの設定を指示する同一性確認設定コマンドが、サブ統合基板５８から演出制御基板４３へ送信される。一方で、モード解除ボタン３５（図３参照）が押下されながらパチンコ機１の電源が投入されると、同一性確認モードの実行中でないことを示す「０」が同一性確認モードフラグに記憶される。そして、同一性確認モードを実行しないことを指示する同一性確認非実行コマンドが演出制御基板４３へ送信される。
【００５９】
また、先述したように、パチンコ機１へ電源が供給されていない場合であっても、バックアップ電池６６（図３参照）によりバックアップ用の電源が主基板４１、サブ統合基板５８、及び演出制御基板４３へ供給される。よって、同一性確認モードフラグを記憶するＲＡＭ５８２の記憶内容は、パチンコ機１への電源の供給が遮断されても保存される。そして、パチンコ機１への電源の投入時にモード設定ボタン３４及びモード解除ボタン３５のいずれも押下されていない場合、ＲＡＭ５８２に記憶されている同一性確認モードフラグに「１」が記憶されて「ＯＮ」となっていれば、同一性確認モードを実行することを示す同一性確認実行コマンドが演出制御基板４３へ送信される。また、ボタン３４，３５が押下されておらず、同一性確認モードフラグに「０」が記憶されて「ＯＦＦ」となっている場合には、同一性確認非実行コマンドが送信される。
【００６０】
次に、図６を参照して、演出制御基板４３で行われるメモリ基板整合確認処理の詳細について説明する。図６は、演出制御基板４３の表示制御ＣＰＵ９１で行われるメモリ基板整合確認処理のフローチャートである。ここで用いられるフラグには同一性フラグがあり、表示制御ＲＡＭ９２に記憶されている。そして、この同一性フラグは、コネクタ８８を介して接続されているメモリ基板が取り外されることなく同一であれば「１」が記憶されて「ＯＮ」となり、メモリ基板が１度でも取り外された場合には「０」が記憶されて「ＯＦＦ」となる。尚、同一性フラグの初期値は「０」である。
【００６１】
パチンコ機１への電源の供給が行われると、表示制御ＣＰＵ９１ではメモリ基板整合確認処理が開始される。まず、適正メモリ情報通知信号をサブ統合基板５８から受信し、受信した信号により示されている適性メモリ情報が表示制御ＲＡＭ９２に記憶される（Ｓ１）。第一の実施形態では、適正メモリ情報はメモリ基板の記憶容量の情報であり、演出制御基板４３に接続されるべき適切なメモリ基板の記憶容量が表示制御ＲＡＭ９２に記憶されることとなる。
【００６２】
次いで、コネクタ８８を介して接続されているメモリ基板から入力されるＩＤ情報により示されている記憶容量が、表示制御ＲＡＭ９２に記憶される（Ｓ２）。先述したように、演出制御基板４３の表示制御ＣＰＵ９１では、接続されているメモリ基板の枚数に関わらず、演出制御基板４３に接続されているメモリ基板の記憶容量が２ＧＢ、４ＧＢ、６ＧＢ、８ＧＢのいずれであるのかが、メモリ基板１２０，１３０のＩＤ情報格納部１２６，１３６のＩＤ情報によって認識される（図５参照）。
【００６３】
次いで、メモリ基板から入力されたＩＤ情報と、サブ統合基板５８から通知された適性メモリ情報とが整合しているか否かの判断が行われる（Ｓ３）。整合していないと判断された場合には（Ｓ３：ＮＯ）、接続されるべきメモリ基板とは異なる記憶容量のメモリ基板が演出制御基板４３に接続されている。そこで、容量の異なるメモリ基板が接続されていることを示す「Ｅ」がエラー表示部３８に表示されて（Ｓ４）、メモリ基板整合確認処理を終了する。このような構成により、遊技場の従業員や工場でチェックを行う者等は、演出制御基板４３に容量の異なるメモリ基板が接続されていることを容易に把握して、修理や交換等の迅速な対応を行うことができる。そして、修理や交換等により適切なメモリ基板を接続し、パチンコ機１に電源を投入することで、メモリ基板整合確認処理が再び行われる。
【００６４】
一方で、メモリ基板のＩＤ情報とサブ統合基板の適正メモリ情報とが整合していると判断された場合には（Ｓ３：ＹＥＳ）、接続されるべきメモリ基板と同じ記憶容量のメモリ基板が演出制御基板４３に接続されていることを示す「８」がエラー表示部３８に表示される（Ｓ５）。よって、従業員は、適切な容量のメモリ基板が接続されていることを容易に把握することができる。さらに、７セグメントＬＥＤであるエラー表示部３８に「８」が表示されるため、エラー表示部３８の各セグメントが全て正常に動作していることを確認することができる。
【００６５】
次いで、サブ統合基板５８から同一性確認設定コマンドを受信したか否かの判断が行われる（Ｓ６）。従業員によって同一性確認モードを設定する指示が行われ、サブ統合基板５８から同一性確認設定コマンドを受信した場合には（Ｓ６：ＹＥＳ）、接続されているメモリ基板が取り外されることなく同一であることを示す「１」が同一性フラグに記憶されて「ＯＮ」とされる（Ｓ７）。そして、同一性フラグが「ＯＮ」であるか否かにより、メモリ基板が同一であるか否かの判断が行われる（Ｓ８）。
【００６６】
ここで、メモリ基板がコネクタ８８から取り外された際の同一性フラグの値について説明する。先述したように、演出制御基板４３にはバックアップ電池６６からバックアップ用の電源が供給されるため、パチンコ機１への電源の供給が無い場合でも表示制御ＲＡＭ９２の記憶内容は保持される。そして、パチンコ機１への電源の供給があるか否かに関わらず、「ＯＮ」とされた同一性フラグはその状態が維持される。一方で、電源基板４２（図３参照）から表示制御ＲＡＭ９２へ接続されるバックアップ電源供給のための接続線は、中継基板１００及びメモリ基板１２０，１３０を経由する構造となっている。よって、コネクタ８８に接続されている中継基板１００、若しくは中継基板１００に接続されているメモリ基板１２０，１３０（メモリ基板１２０，１３０がコネクタ８８へ直接接続されている場合には、メモリ基板１２０，１３０）が取り外された際に、表示制御ＲＡＭ９２へ供給されている電源は遮断される。これにより、表示制御ＲＡＭ９２に記憶されている内容は消去され、同一性フラグには初期値である「０」が記憶されて「ＯＦＦ」とされる。これにより、簡易な構成でメモリ基板が取り外されたか否かの判断を行うことができる。
【００６７】
図６のフローチャートの説明に戻り、同一性フラグが「ＯＮ」となっている場合には（Ｓ８：ＹＥＳ）、メモリ基板が取り外されずに同一のものが接続されていると判断されて、この判断が繰り返し行われる。また、メモリ基板若しくは中継基板１００が取り外されて同一性フラグが「ＯＦＦ」となっている場合には（Ｓ８：ＮＯ）、表示制御データのＶＤＰ８０への送信を禁止して（Ｓ９）、ＶＤＰ８０による演出の制御を停止させる。さらに、メモリ基板が演出制御基板４３から取り外されたことを示す「１」がエラー表示部３８に表示されて（Ｓ１０）、メモリ基板整合確認処理を終了する。従って、従業員は不正行為、接続不良、接続ミス等の問題がパチンコ機１に発生したことを容易に把握することができる。また、液晶表示装置３６に乱れた画像が表示されることがないため、遊技者等に不快感を与える虞を低くすることができる。そして、メモリ基板の確認等の処理を行い、パチンコ機１に電源を投入すると、メモリ基板整合確認処理が再び行われる。
【００６８】
また、サブ統合基板５８から同一性確認設定コマンドを受信していない場合には（Ｓ６：ＮＯ）、同一性確認実行コマンドを受信したか否かの判断が行われる（Ｓ１１）。先述したように、パチンコ機１への電源投入時に、サブ統合基板５８のＲＡＭ５８２に記憶されている同一性確認モードフラグが「ＯＮ」となっている場合には、同一性確認実行コマンドが演出制御基板４３へ送信される。そして、表示制御ＣＰＵ９１では、同一性確認実行コマンドを受信した場合には（Ｓ１１：ＹＥＳ）、Ｓ８の判断へ移行し、メモリ基板の同一性の確認が行われる。
【００６９】
また、サブ統合基板５８から同一性確認実行コマンドを受信していない場合には（Ｓ１１：ＮＯ）、同一性確認非実行コマンドを受信したか否かの判断が行われる（Ｓ１２）。受信していない場合には（Ｓ１２：ＮＯ）、Ｓ６の判断へ戻る。一方で、サブ統合基板５８の同一性確認モードフラグが「ＯＦＦ」となっており、同一性確認非実行コマンドを受信した場合には（Ｓ１２：ＹＥＳ）、メモリ基板の同一性の確認は行われずに、メモリ基板整合確認処理を終了する。
【００７０】
以上説明したように、第一の実施形態のパチンコ機１によると、あらかじめサブ統合基板５８のＲＯＭ５８３に記憶されている適性メモリ情報と、演出制御基板４３に実際に接続されているメモリ基板のＩＤ情報とが整合していなければエラーが表示される。また、メモリ基板若しくは中継基板１００が取り外されたか否かが監視され、取り外された場合にはエラーの表示が行われると共に、液晶表示装置３６による演出を禁止する制御が行われる。よって、適切なメモリ基板が演出制御基板４３に接続されているか否かを従業員は容易に把握することができ、修理、交換、確認等の迅速且つ的確な対処を行うことができる。さらに、中継基板１００ではＩＤ情報を利用してデコードが行われるため、演出制御基板４３に接続できるメモリ基板の種類や数等は、メモリ基板の在庫量や設計のし易さ等の条件に合わせて様々な変更ができる。そして、変更を行った場合でも、空きを生じさせることのない連続したメモリマップを形成することができる。このように、中継基板１００を介して複数のメモリ基板を演出制御基板４３に接続した場合には、接続の自由度が向上する反面、接続間違いの発生頻度が多くなる虞がある。しかし、本発明によると、接続間違いが生じた場合であってもエラーの報知及び演出の禁止を行うことができる。よって、メモリ基板の接続を誤ったまま遊技機が遊技場で稼動することを防止しつつ、メモリ基板の接続の自由度を向上させることができる。
【００７１】
尚、第一の実施形態の演出制御基板４３及びサブ統合基板５８が本発明の「副制御基板」に相当し、コネクタ８８が「接続部」に相当し、サブ統合基板５８のＲＯＭ５８３が「適正メモリ情報記憶手段」に相当する。また、図６に示すＳ３において、適正メモリ情報と整合する適切なメモリ基板がコネクタ８８に接続されているか否かの判断を行う表示制御ＣＰＵ９１が「メモリ基板整合判断手段」として機能する。また、Ｓ４及びＳ１０において、適切なメモリ基板が接続されていないと判断された際にエラー表示部３８にエラーを表示させる制御を行う表示制御ＣＰＵ９１が「不整合時動作制御手段」として機能し、Ｓ９において、適切なメモリ基板が接続されていないと判断された際に液晶表示装置３６による演出を禁止する表示制御ＣＰＵ９１が「演出制御禁止手段」として機能する。また、エラー表示部３８が「エラー表示手段」に相当し、ＩＤ情報を記憶するＩＤ情報格納部１２６，１３６が「ＩＤ情報記憶手段」に相当する。また、メモリ基板が取り外されることで「ＯＦＦ」となる同一性フラグを記憶する表示制御ＲＡＭ９２が「メモリ基板接続検知手段」に相当する。
【００７２】
次に、本発明の第二の実施形態であるパチンコ機について、図７を参照して説明する。図７は、第二の実施形態のパチンコ機における演出制御基板２４３及びその周辺の制御回路の詳細を示すブロック図である。
【００７３】
第二の実施形態のパチンコ機では、第一の実施形態のパチンコ機１とは異なり、演出制御基板２４３に２つのコネクタ２１６，２１７が設けられており、中継基板を介さずに２つのメモリ基板を接続することができる。また、第一の実施形態のＩＤ情報は２ビットの情報であり、４種類の記憶容量を識別するための簡易な構成であった。これに対し、第二の実施形態のメモリ基板２２０，２３０に設けられているＩＤ情報格納部２２６，２３６には、自身の記憶容量だけでなくメモリ基板の種類毎に固有の識別番号が記憶されている。尚、第二の実施形態のパチンコ機を構成する要素は、演出制御基板４３及びメモリ基板１２０，１３０の構造が異なっている点、そして中継基板１００及びエラー表示部３８が設けられていない点以外は第一の実施形態のパチンコ機１と同じである。よって、パチンコ機１と共通する構成要素については同一の符号を付し、図１乃至図３に示す機械的、電気的構成の説明についてはこれを省略又は簡略化する。
【００７４】
まず、演出制御基板２４３について説明する。演出制御基板２４３には、メモリ基板若しくは中継基板を接続するための２つのコネクタ２１６，２１７が設けられている。そして、表示制御ユニット２４８に設けられている表示制御ＣＰＵ２９１とコネクタ２１６，２１７との間には、アドレスバス及びデータバスと、ＩＤ情報を入力するための接続線とがそれぞれ設けられている。
【００７５】
次いで、メモリ基板２２０，２３０について説明する。メモリ基板２２０には、２つのＲＯＭ２２１，２２２と、ＲＯＭ２２１，２２２の一方を選択するための第一デコード回路２２５と、メモリ基板の種類毎に付された識別番号を記憶するＩＤ情報格納部２２６と、他の基板に接続するためのコネクタ２２９とが設けられている。そして、ＲＯＭ２２１，２２２及び第一デコード回路２２５はコネクタ２２９，２１６を介して表示制御ＣＰＵ２９１へ接続され、ＩＤ情報格納部２２６もコネクタ２２９，２１６を介して表示制御ＣＰＵ２９１へ接続される。また、メモリ基板２３０もメモリ基板２２０と同様に、ＲＯＭ２３１，２３２、第一デコード回路２３５、ＩＤ情報格納部２３６、及びコネクタ２３９を備えている。尚、第二の実施形態のＩＤ情報格納部２２６，２３６はＲＯＭにより構成されている。そして、２つのメモリ基板２２０，２３０は、記憶容量は同じであるが記憶されている内容が異なるため、ＩＤ情報格納部２２６，２３６に記憶されている識別番号は異なる。
【００７６】
次いで、メモリ基板の整合性の確認についての表示制御ＣＰＵ２９１の動作について説明する。パチンコ機に電源が投入されると、メモリ基板２２０，２３０のＩＤ情報格納部２２６，２３６から表示制御ＣＰＵ２９１へ識別番号を示す情報が出力される。また、サブ統合基板５８のＲＯＭ５８３にはコネクタ２１６に接続されるべき適切なメモリ基板の識別番号、及びコネクタ２１７に接続されるべき適切なメモリ基板の識別番号がそれぞれ記憶されており、これらの識別番号を示す情報が表示制御ＣＰＵ２９１へ送信される。そして、表示制御ＣＰＵ２９１は、実際に演出制御基板２４３に接続されたメモリ基板２２０，２３０の識別番号と、サブ統合基板５８に記憶されている適切なメモリ基板の識別番号とが整合しているか否かの判断を行い、整合している場合にはＶＤＰ８０へ通常の表示制御データの送信を行う。一方で、識別番号が異なる場合や、２つのコネクタ２１６，２１７へのメモリ基板２２０，２３０の接続が逆の順番で行われている場合には、ＶＤＰ８０への表示制御データの送信を禁止して液晶表示装置３６による演出を停止させると共に、スピーカ３２，３３及び電飾ランプ６３による演出を禁止させる信号をサブ統合基板５８へ送信する。
【００７７】
以上説明したように、第二の実施形態のパチンコ機では、メモリ基板２２０，２３０のＩＤ情報格納部２２６，２３６に記憶されているＩＤ情報に、メモリ基板の種類を識別するための識別番号が含まれている。そして、表示制御ＣＰＵ２９１は、コネクタ２１６，２１７に実際に接続されたメモリ基板の記憶容量に加えて、識別番号が整合しているか否かの判断を行うことによって、メモリ基板２２０，２３０とコネクタ２１６，２１７との対応関係（接続の順番）を含めたメモリ基板の整合性の判断を正確に行うことができる。
【００７８】
尚、本発明は、上記実施の形態に限定されることなく、様々な変形が可能であることは言うまでもない。以下、図８を参照して、上記実施の形態の変形例について説明する。図８は、変形例のパチンコ機の表示制御ＣＰＵ９１で行われるメモリ基板整合確認処理のフローチャートである。第一の実施形態では、メモリ基板１２０，１３０若しくは中継基板１００の接続が外されると表示制御ＲＡＭ９２の全ての内容が消去される構成とすることで、構造の単純化、及びパチンコ機１への電源の供給が遮断されている際の消費電力の低下を実現している。これに対し、図８に示す変形例では、メモリ基板１２０，１３０若しくは中継基板１００の接続が外された場合でも、表示制御ＲＡＭ９２の内容が消去されることなく、メモリ基板１２０，１３０の同一性を担保できない旨が記憶される点に特徴を有する。尚、以下に示す変形例では、表示制御ＣＰＵ９１で行われるメモリ基板同一性監視処理の内容、及び表示制御ＲＡＭ９２周辺の構造（電源供給のための接続線等）が第一の実施形態のパチンコ機１と異なるのみである。よって、第一の実施形態と共通する構成については同一の符号を付し、説明を省略又は簡略化する。
【００７９】
図８に示すメモリ基板同一性監視処理は、パチンコ機への電源の供給があるか否かに関わらず、表示制御ＣＰＵ９１において常に行われる。この処理を行うための電源は、パチンコ機への電源の供給がある場合には電源回路６５（図３参照）から供給される。一方で、パチンコ機への電源の供給が無い場合にはバックアップ電池６６（図３参照）から供給される。そして、バックアップ電池６６使用時の電源の消費を抑えつつメモリ基板の同一性を正確に把握するために、メモリ基板同一性監視処理は５００ｍｓｅｃ毎に行われるようにプログラムされており、この処理自体は１ｍｓｅｃで終了する。また、演出制御基板４３の表示制御ＲＡＭ９２には、メモリ基板の同一性を記憶するための同一性記憶エリアが設けられている。この同一性記憶エリアには、メモリ基板若しくは中継基板１００の接続が外されずに同一性が保たれている場合には「Ｚ」が記憶され、同一性を担保できていない場合には「５」が記憶される。尚、同一性記憶エリアに一旦「５」が記憶されると、特殊な処理が行われるまでこの記憶内容が変更されない構成となっており、パチンコ機への電源投入時の初期化処理等で記憶内容が変更されることはない。
【００８０】
そして、図８に示すメモリ基板同一性監視処理が開始されると、まず、メモリ基板１２０，１３０内の全てのＲＯＭへのアクセスが行われ、ＲＯＭの内容を読み込む処理が行われる（Ｓ２１）。この処理は約１００ｎｓｅｃ程度の時間で終了する。次いで、全てのＲＯＭの内容が読み込まれたか否かの判断が行われる（Ｓ２２）。ＲＯＭの内容が消去されている場合や、メモリ基板１２０，１３０若しくは中継基板１００の接続が外されている場合、接続不良が生じている場合等には、表示制御ＣＰＵ９１ではＲＯＭの内容を読み込むことができない。そこで、内容を読み込むことができないＲＯＭが１つでも存在した場合には（Ｓ２２：ＮＯ）、メモリ基板１２０，１３０の同一性を担保できないと判断されて、表示制御ＲＡＭ９２の同一性記憶エリアに「５」が記憶される（Ｓ２３）。そして、メモリ基板同一性監視処理を終了する。一方で、全てのＲＯＭの内容が読み込まれた場合には（Ｓ２２：ＹＥＳ）、そのままこの処理を終了する。
【００８１】
そして、パチンコ機を遊技場から回収したメーカーは、演出制御基板４３にテスト用の装置を装着し、表示制御ＣＰＵ９１へテストコマンドを送信させる。そして、表示制御ＣＰＵ９１は、テストコマンドを受信した場合のみ表示制御ＲＡＭ９２における同一性記憶エリアの記憶内容を読み出し、読み出した内容をテスト用の装置に出力する。これにより、メーカーはメモリ基板１２０，１３０の同一性を確認することができる。そして、同一性が担保されていない（同一性記憶エリアに「５」が記憶されている）場合には、メモリ基板１２０，１３０を再利用せずに破棄してもよいし、不正行為が行われているか否か、又は故障が生じているか否かの確認を行って、メモリ基板１２０，１３０を再利用するか否かを判断してもよい。
【００８２】
以上説明した変形例のパチンコ機は、メモリ基板１２０，１３０若しくは中継基板１００の接続が外された場合でも、表示制御ＲＡＭ９２の内容を消去することなく、メモリ基板１２０，１３０の同一性を担保できないことを記憶することができる。そして、第一及び第二の実施形態と同様に、ＩＤ情報と適正メモリ情報とが整合しているか否かの確認を同時に行うことが望ましい。これにより、メモリ基板１２０，１３０が不正に交換された場合にはエラー表示及び演出の禁止等を行うことができる。さらに、コネクタの軽微な接触不良等が生じた場合には、遊技場では表示制御ＲＡＭ９２の記憶内容が保持されてスムーズな遊技が行われる一方で、メーカーでは故障を検出することができる。すなわち、スムーズな遊技進行を行いつつ、不正行為及び故障の確認を行うことができる。また、外部から供給される電力を充電可能な二次電池であるバックアップ電池６６を搭載することで、充電が不可能な電池を用いる場合よりも、ＲＡＭのバックアップ及びメモリ基板同一性監視処理を長い期間行うことができる。
【００８３】
尚、変形例のメモリ基板同一性監視処理は５００ｍｓｅｃ毎に行われるようにプログラムされているが、この形態に限られるものではなく、消費電力の消耗度や不正なＲＯＭの交換に要する時間等に応じて適宜変更することが可能である。例えば、メモリ基板同一性監視処理を１日に１回又は所定回数行う構成としてもよいし、１週間に１回又は所定回数行う構成としてもよい。さらに、遊技場の営業時間外に所定の間隔を空けて行われる構成としてもよい。このように、特定の間隔を設定して、若しくは処理を行う特定の時刻を設定して、メモリ基板同一性監視処理を実行するタイミングを決定してもよい。そして、所定時間内に行われる処理回数を少なく設定する程、消費電力を減少させることができ、一方で、処理回数を多くする程、故障や不正行為を正確に検出することができる。また、変形例ではメモリ基板同一性監視処理は１ｍｓｅｃで終了するように設定されているが、この処理時間はＣＰＵの処理速度等に応じて変更することができる。
【００８４】
また、変形例では、メモリ基板同一性監視処理を行うための５００ｍｓｅｃの時間間隔を計測するために、モータ及び軸を利用したアナログ方式のプログラムタイマーを使用している。しかし、時間を計測するプログラムタイマーはアナログ方式及びデジタル方式のいずれであってもよく、プログラムタイマーの種類は適宜選択すればよい。また、デジタル方式のプログラムタイマーを使用する場合には、表示制御ＣＰＵ９１とプログラムタイマーとを別々に制御してもよい。
【００８５】
また、プログラムタイマーを使用している場合、ＲＡＭのバックアップ用の電池と、プログラムタイマーの動作及びメモリ基板同一性監視処理を実行するための電池とを別々に設けることもできる。変形例のメモリ基板同一性監視処理の処理時間は、消費電力を抑えるために短い時間で行われるように設定されているが、仮にバックアップ電池に充電されている電力を全て消費してしまうと、表示制御ＲＡＭ９２等のバックアップ内容が失われてしまう。そこで、ＲＡＭのバックアップ用の電池と、プログラムタイマーの動作及びメモリ基板同一性監視処理を実行するための電池とを別々に設けることで、ＲＡＭのバックアップ内容が失われる虞を低下させることができる。また、メモリ基板同一性監視処理を行うＣＰＵと、表示制御ＣＰＵ９１等の他のＣＰＵとを別々に設けてもよい。
【００８６】
また、変形例におけるバックアップ電池６６は、詳細には各ＲＡＭの記憶内容をバックアップするための電気二重層コンデンサと、表示制御ＣＰＵ９１等を動作させる電池とにより構成されているが、ＲＡＭのバックアップ用のコンデンサは、例えばアルミニウム電界コンデンサ等の他のコンデンサでもよい。また、バックアップ電池６６に用いる電池としては、ニッケルカドミウム電池、リチウムイオン電池、鉛シール電池、空気亜鉛電池、アルカリ乾電池、マンガン乾電池、酸化銀電池、リチウム電池、ニッケル水素電池等、種々の電池が使用可能である。
【００８７】
また、変形例では、メモリ基板の同一性が担保できている場合には表示制御ＲＡＭ９２に「Ｚ」が、担保できていない場合には「５」が記憶されるが、これを変更することもできる。例えば、メモリ基板同一性監視処理の結果を２回分記憶し、「５」が２回連続で記憶された場合のみ同一性が担保できていないと判断する構成としてもよい。これにより、バグや軽微な不具合（例えば、静電気）により「５」が記憶された場合でも、連続しなければ同一性が担保できていると判断されるため、バグや軽微な不具合がメモリ基板同一性監視処理に与える悪影響を低減させることができる。
【００８８】
そして、第一及び第二の実施形態においても、種々の変更が可能である。まず、第一及び第二の実施形態では液晶表示装置３６の表示を制御する演出制御基板４３へのメモリ基板の接続について説明したが、本発明は他の制御基板にも適用できる。例えば、サブ統合基板５８にメモリ基板を接続する場合や、電飾ランプ６３にメモリ基板を接続する場合等、ＣＰＵ等のコントローラを有する基板にメモリ基板を接続する構造の制御装置であれば、本発明を適用することができる。
【００８９】
また、第一の実施形態の中継基板１００は２枚のメモリ基板を演出制御基板４３に接続させるための基板であるが、中継基板１００の構造を変形することで、３枚以上のメモリ基板を演出制御基板４３に接続することもできる。また、第一の実施形態では４ＧＢの第一メモリ基板１２０及び２ＧＢの第二メモリ基板１３０を演出制御基板４３に接続する場合について説明したが、６ＧＢや８ＧＢ等、様々な容量のメモリ基板を用いる場合であっても本発明が適用できるのは勿論である。すなわち、３種類以上のメモリ基板を１つの制御基板に接続する際に本発明を適用できる。
【００９０】
また、演出制御基板４３，２４３が有するメモリ基板接続用のコネクタの数は、第一の実施形態では１つ、第二の実施形態では２つであったが、この数を変更することもできる。また、第一デコード回路１２５，１３５，２２５，２３５を有さないメモリ基板を使用できることは言うまでもない。
【００９１】
また、ＩＤ情報格納部１２６，１３６，２２６，２３６に記憶されているＩＤ情報は、第一の実施形態では記憶容量を示し、第二の実施形態では識別番号を示しているが、ＩＤ情報の内容や記憶態様は適宜変更することができる。遊技機を遊技場に設置するにあたり、各基板の種類や、どのコネクタにどの基板を接続するか等を含めた多数の事項を所定の機関に申請する必要があり、許可が下りた遊技機のみ遊技場に設置することができる。そして、申請した内容とは異なる遊技機を設置すると罰せられる。ここで、遊技機の製造時等に、申請された基板とは異なる種類又は異なる接続態様で遊技機が誤って構成される場合があるが、この場合でも、所定の条件が整合すると遊技が正常に行われる。そこで、基板の種類を細かく識別できるＩＤ情報を用いてメモリ基板の整合性を判断することで、申請内容とは異なる仕様の遊技機が遊技場に設置されることを防止することができる。一方で、第一の実施形態に示したように、記憶容量を示すＩＤ情報のみを用いれば、整合性の判断及び記憶容量に応じたデコード等の制御を簡易な構成で行うことができる。このように、ＩＤ情報の内容や記憶態様は遊技機の仕様等に合わせて適宜選択することができる。
【００９２】
また、適切でないメモリ基板が接続されていると判断された場合に行われる動作も変更が可能である。例えば、第一の実施形態では、メモリ基板の容量が異なればエラー表示のみを行い、メモリ基板が演出制御基板４３から取り外されるとエラー表示及び液晶表示装置３６による演出の禁止を同時に行っているが、容量が異なる場合にも演出を禁止する構成としてもよい。また、第一の実施形態においても、第二の実施形態と同様にエラー表示部３８を設けず、演出の禁止のみを行う構成としてもよい。さらに、第一の実施形態のエラー表示部３８は演出制御基板４３のエラーのみを表示する構成となっているが、払出制御基板４５のエラー等、他のエラーを表示するための表示部と共用される構成とすることもできるし、スピーカ３２，３３や電飾ランプ６３等を用いてエラー表示を行ってもよい。
【００９３】
また、エラー表示部３８を７セグメントＬＥＤ以外の部品により構成することもできるし、エラー表示部３８に表示されるエラーの内容を変更することもできる。例えば、第一の実施形態では、メモリ基板のＩＤ情報とサブ統合基板５８の適正メモリ情報とが整合していると判断された場合に、エラー表示部３８の７セグメントにおける全てのセグメントを点灯させている（Ｓ５、図６参照）。これにより、７セグメントが故障しているか否かの判断を行うことができる。しかし、７セグメントであるエラー表示部３８の表示形態はこれに限られるものではなく、他の数字、記号、文字を表示してもよい（Ｓ４及びＳ５、Ｓ１０参照）。また、液晶表示装置３６の表示が可能である場合には、液晶表示装置３６に表示される図柄やキャラクター等によりエラーを区別できる構成としてもよい。この場合、メモリ基板が整合していると判断された際に液晶表示装置３６による表示を行うと、遊技者等に誤解を招く虞があるため、整合していると判断された際には表示を行わないことが望ましい。
【００９４】
また、第一の実施形態では、演出制御基板４３に接続されているメモリ基板の同一性を確認するための同一性確認モードが実行されると、メモリ基板が演出制御基板４３から取り外された時点で同一性が担保できないと判断され、エラーの表示等が行われるが、この動作を変更することもできる。例えば、メモリ基板が演出制御基板４３から取り外された回数をフラッシュＲＯＭ等の記憶媒体に記憶させ、この回数を読み出して確認することにより、不正行為が行われたか否かの判断やコネクタの消耗度の判断等を行うこともできる。
【００９５】
また、第一の実施形態では、適切な容量のメモリ基板が演出制御基板４３に接続されている場合にはエラー表示部３８に「８」が表示されるが、これを変更することもできる。例えば、接続されるべき適切なメモリ基板の記憶容量が合計６ＧＢであれば「６」を、４ＧＢであれば「４」をエラー表示部３８に表示して、メモリ基板が正常であることの表示に加えてメモリ基板の容量の表示を行う構成としてもよい。
【００９６】
また、第一の実施形態では、演出制御基板４３に接続されているメモリ基板の同一性を確認するための同一性確認モードの設定及び解除は、モード設定ボタン３４及びモード解除ボタン３５を押下しながらパチンコ機１に電源が投入されることで行われているが、これを変更することもできる。例えば、同一性確認モードの設定及び解除を行うためのキーを作製し、このキーを所定の鍵穴に挿入して回しながらパチンコ機１に電源を投入することでモードの設定及び解除が行われる構成とすれば、不正行為が行われることをより確実に防止することができる。
【産業上の利用可能性】
【００９７】
本発明の遊技機は、パチンコ機に限られず、パチコン機、パチスロ機等の各種遊技機及びその液晶表示制御装置に適用可能である。
【図面の簡単な説明】
【００９８】
【図１】パチンコ機１の表枠１４及び中枠１３が開いた状態を斜め前方から見た斜視図である。
【図２】パチンコ機１の正面図である。
【図３】パチンコ機１の電気的構成を示すブロック図である。
【図４】演出制御基板４３及びその周辺の制御回路の詳細を示すブロック図である。
【図５】表示制御ＣＰＵ９１に入力されるＩＤ情報と、表示制御ＣＰＵ９１が認識する記憶容量との関係を示す図である。
【図６】演出制御基板４３の表示制御ＣＰＵ９１で行われるメモリ基板整合確認処理のフローチャートである。
【図７】第二の実施形態のパチンコ機における演出制御基板２４３及びその周辺の制御回路の詳細を示すブロック図である。
【図８】変形例のパチンコ機の表示制御ＣＰＵ９１で行われるメモリ基板整合確認処理のフローチャートである。
【符号の説明】
【００９９】
１    パチンコ機
３２，３３    スピーカ
３６    液晶表示装置
３８    エラー表示部
４１    主基板
４３，２４３    演出制御基板
４６    電飾基板
５８    サブ統合基板
６３    電飾ランプ
８０    ＶＤＰ
８８，２１６，２１７    コネクタ
９１，２９１    表示制御ＣＰＵ
９２    表示制御ＲＡＭ
９３    表示制御ＲＯＭ
１００    中継基板
１０１    第二デコード回路
１０２    ＩＤ情報デコード回路
１１５，１１６，１１７    コネクタ
１１８，１１９，２２９，２３９    コネクタ
１２０，１３０，２２０，２３０    メモリ基板
１２６，１３６，２２６，２３６    ＩＤ情報格納部
５８１    ＣＰＵ
５８３    ＲＯＭ
【図１】
2008246098.tif 000003
【図２】
2008246098.tif 000004
【図３】
2008246098.tif 000005
【図４】
2008246098.tif 000006
【図５】
2008246098.tif 000007
【図６】
2008246098.tif 000008
【図７】
2008246098.tif 000009
【図８】
2008246098.tif 000010