(57)【要約】【課題】  ＩＣチップのバンプやスペーサなどにより配線が加圧されたときに、配線にクラックが発生する可能性を低減する。【解決手段】  配線は、上層配線部１３と、上層配線部１３よりも基板１０側に形成された下層配線部１２と、上層配線部１３および下層配線部１２の間に形成された絶縁膜１４とを有する。上層配線部１３はＩＣチップ２０のバンプ２１により加圧を受ける被加圧領域を含む。絶縁膜１４は、前記被加圧領域を少なくとも含む領域に形成されている。上層配線部１３および下層配線部１２は、平面視において両配線部１２，１３が重なる領域のうち前記被加圧領域を除く領域にて接続されている。【選択図】  図２
2008251560.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、前記絶縁基板上に形成された配線とを有する配線基板であって、
前記配線は、上層配線部と、前記上層配線部よりも前記絶縁基板側に形成された下層配線部と、前記上層配線部および前記下層配線部の間に形成された絶縁膜とを有しており、前記上層配線部は加圧を受ける被加圧領域を含み、
前記絶縁膜は前記被加圧領域を少なくとも含む領域に形成され、
前記上層配線部および前記下層配線部は平面視において両配線部が重なる領域のうち前記被加圧領域を除く領域にて接続されている配線基板。
【請求項２】
前記配線を複数有しており、前記絶縁膜は前記複数の配線に共通する請求項１に記載の配線基板。
【請求項３】
前記配線を複数有しており、前記複数の配線における前記絶縁膜はそれぞれ分離している請求項１に記載の配線基板。
【請求項４】
前記上層配線部および前記下層配線部は前記絶縁膜に形成されたコンタクトホールを介して接続されている請求項１に記載の配線基板。
【請求項５】
前記下層配線部は前記被加圧領域を除く領域に形成されている請求項１に記載の配線基板。
【請求項６】
前記上層配線部および前記下層配線部は平面視において前記被加圧領域を挟む２箇所にて少なくとも接続されている請求項１に記載の配線基板。
【請求項７】
前記絶縁膜は樹脂膜である請求項１に記載の配線基板。
【請求項８】
前記絶縁膜は無機膜である請求項１に記載の配線基板
【請求項９】
前記絶縁膜は、樹脂膜と、異方性導電膜中に含まれる粒子よりも高い硬度を有する無機膜との積層構造を有する請求項１に記載の配線基板。
【請求項１０】
前記上層配線部は単層または積層構造を有しており、少なくとも１つの層はCu、Al、Au、AgおよびTiからなる群から選ばれる少なくとも一種を含有する請求項１に記載の配線基板。
【請求項１１】
前記上層配線部は単層または積層構造を有しており、少なくとも１つの層は導電性樹脂または非導電性樹脂を含有する導電性膜である請求項１に記載の配線基板。
【請求項１２】
前記絶縁基板は可とう性基板である請求項１に記載の配線基板。
【請求項１３】
前記可とう性基板はプラスチック基板である請求項１２に記載の配線基板。
【請求項１４】
前記可とう性基板は表面に形成されたコート層を有しており、前記コート層は無機膜もしくは有機膜からなる単層膜または無機膜と有機膜との積層膜である請求項１２に記載の配線基板。
【請求項１５】
前記被加圧領域は、フレキシブルプリント基板の実装用配線、集積回路チップのバンプまたはスペーサにより加圧を受ける請求項１に記載の配線基板。
【請求項１６】
前記被加圧領域は異方性導電膜を介して加圧を受ける請求項１に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子デバイスの製造技術に関する。例えば、フィルムまたはガラス基板に集積回路（ＩＣ）チップを実装するための技術、薄膜トランジスタ（ＴＦＴ）などの半導体素子が形成された素子基板にフレキシブルプリント基板（ＦＰＣ）を実装するための技術、さらにはシール材を介して一対の基板を貼り合わせるための技術に関する。
【背景技術】
【０００２】
画像表示装置の周縁領域には、ＩＣチップ、ＦＰＣおよびＴＣＰ（Tape Carrier Package）などが実装される。図１９は、従来の表示パネルにおいて、ガラス基板にＩＣチップを実装した状態を模式的に示す断面図である。ガラス基板１００上には配線１２０が形成され、ＩＣチップ２００のバンプ２１０が配線１２０に接続されている。ＩＣチップ２００のバンプ２１０、配線１２０およびガラス基板１００は共に硬いので、ＩＣチップ２００を圧着する際に、ＩＣチップ２００の押し圧力を高くしても配線１２０にクラックが発生するおそれは殆どない。
【０００３】
一方、薄膜化や軽量化などの要請に応えるべく、ガラス基板に代えてプラスチック基板が採用されつつある。図２０はＩＣチップをプラスチック基板に実装する工程を模式的に示す断面図であり、図２１はその部分拡大図である。プラスチック基板１５０は形状が変化し易いので、実装装置のヘッド３００を用いてＩＣチップ２００を圧着する際にＩＣチップ２００のバランスが崩れていると、ＩＣチップ２００のバンプ２１０が基板１５０へめり込んだりして、基板１５０が変形する。このため、配線１２０やコート層１１０などが変形して、図２１に示すように、配線１２０にクラックＣＲが発生するおそれがある。クラックＣＲが発生すると、断線により信号の入出力ができなくなるおそれがある。
【０００４】
また、典型的には、ＩＣチップの実装時に異方性導電膜（ＡＣＦ）が用いられている（例えば特許文献１を参照）。ＡＣＦを用いた場合、ＡＣＦ中の導電性粒子は３μｍ〜５μｍ程度と小さいために、配線に局所的な圧力が負荷され、クラックが発生する可能性が高くなる。図２２はＡＣＦを挟んでＩＣチップを実装した状態を模式的に示す断面図である。図２２に示すように、ＡＣＦ中の導電性粒子４００がＩＣチップ２００のバンプ２１０により押圧されて、プラスチック基板１５０へめり込むことがある。したがって、ＡＣＦを用いる場合にも、配線１２０にクラックが発生して、配線１２０の断線や膜剥がれが生じるおそれがある。
【０００５】
このように、配線にクラックが発生すると、断線や膜剥がれによる実装不良が生じて、製造歩留りの低下や製造コストの上昇を招くことになる。なお、ＩＣチップを基板に実装する場合だけでなく、ＦＰＣやＴＣＰを基板へ実装する場合やＩＣチップをＦＰＣへテープ自動化実装（ＴＡＢ）する場合にも、配線に膜剥がれやクラックが発生することがある。また、シール材を介して一対の基板を貼り合わせる場合にも、シール材中のスペーサなどにより引き出し配線にクラックが発生するおそれがある。
【特許文献１】特開2004-205551 号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、ＩＣチップのバンプやスペーサなどにより配線が加圧されたときに、配線にクラックが発生する可能性を低減することである。本発明の他の目的は、配線にクラックが発生した場合であっても、断線を防止して、実装不良の発生率を抑えることである。
【課題を解決するための手段】
【０００７】
本発明は、絶縁基板と、前記絶縁基板上に形成された配線とを有する配線基板を提供する。前記配線は、上層配線部と、前記上層配線部よりも前記絶縁基板側に形成された下層配線部と、前記上層配線部および前記下層配線部の間に形成された絶縁膜とを有する。前記上層配線部は加圧を受ける被加圧領域を含む。前記絶縁膜は、前記被加圧領域を少なくとも含む領域に形成されている。前記上層配線部および前記下層配線部は、平面視において両配線部が重なる領域のうち前記被加圧領域を除く領域にて接続されている。
【発明の効果】
【０００８】
本発明によれば、配線の被加圧領域に加圧を受けたときに、配線にクラックが発生する可能性を低減することができる。また、配線にクラックが発生した場合であっても、断線を防止して、実装不良の発生率を抑えることができる。
【発明を実施するための最良の形態】
【０００９】
図面を参照しながら、本発明の実施形態を説明する。なお、以下の実施形態では、液晶表示装置を例にして説明するが、本発明の配線基板は、液晶表示装置のみならず種々の表示装置、例えば有機または無機エレクトロルミネッセンス表示装置、プラズマディスプレイパネル、真空蛍光表示装置、電子ペーパーなどの各種表示装置に適用することができる。
【００１０】
図１は液晶表示装置を模式的に示す平面図である。この液晶表示装置は、液晶パネルＰと、液晶パネルＰの周縁領域に実装された液晶駆動用のＩＣチップ２０と、液晶パネルＰの端部に接続されたＦＰＣ３０とを有する。
【００１１】
液晶パネルＰは、ＴＦＴ(Thin Film Transistor)が形成された素子基板１０と、素子基板１０に対向して配置された対向基板５０と、両基板１０，５０間に介在する液晶層６０とを有する。液晶層６０は対向基板５０の周縁に設けられたシール材４０に包囲されている。素子基板１０にはマトリクス状に配置された複数の画素電極が形成され、対向基板５０には共通電極が形成されている。マトリクス状に配置された複数の画素電極は、それぞれの電圧印加を制御するＴＦＴに接続されている。ＴＦＴに接続されたソース配線やゲート配線は、素子基板１０の周縁領域まで延びてＩＣチップ２０に接続されている。ＦＰＣ３０を介してＩＣチップ２０に信号が入力されると、ＩＣチップ２０からＴＦＴ駆動用信号が出力され、マトリクス状に配置された複数の画素電極への電圧印加が制御される。これにより、画素ごとに液晶層の透過率が制御されて、階調表示が行われる。
【００１２】
図２は素子基板１０の周縁領域にＩＣチップ２０を実装した状態を模式的に示す断面図である。基板１０上には、コート層１１を介して配線が形成されている。配線は、上層配線部１３と、上層配線部１３よりも基板１０側に形成された下層配線部１２と、上層配線部１３および下層配線部１２の間に形成された絶縁膜１４とを有する。上層配線部１３はＩＣチップ２０のバンプ２１により加圧を受ける被加圧領域を含む。絶縁膜１４は、前記被加圧領域を少なくとも含む領域に形成されている。図２では、上層配線部１３と下層配線部１２とが絶縁膜１４を挟んでいる。これにより、ＩＣチップ２０を実装したときに、絶縁膜１４の下の下層配線部１２にクラックなどのダメージが発生するのを抑えることができる。したがって、下層配線部１２やコート層１１の膜剥がれ、下層配線部１２の断線を防ぐことができる。
【００１３】
また、上層配線部１３および下層配線部１２は、平面視において両配線部１２，１３が重なる領域のうち前記被加圧領域を除く領域にて接続されている。これにより、ＩＣチップ２０を実装したときに、絶縁膜１４の上の上層配線部１３にクラックＣＲが発生した場合でも、バンプ２１からの信号がクラックＣＲを迂回して表示エリア側に届く。
【００１４】
（実施形態１）
ＩＣチップ２０をソース配線やゲート配線（以下、総括的に信号線とも言う。）の端子に接続する場合の実施形態について説明する。図３はＩＣチップ２０が信号線の端子に接続した状態を模式的に示す平面図であり、図４（ａ）は図３中のＡ−Ａ’線断面図、図４（ｂ）は図３中のＢ−Ｂ’線断面図、図４（ｃ）は図３中のＣ−Ｃ’線断面図である。なお、図３では、記載の簡略化のために、ＩＣチップ２０を透視して記載している。また、ＩＣチップ２０と端子との間にはＡＣＦが介在し、ＡＣＦに含まれている導電性粒子を介してＩＣチップ２０のバンプ２１と端子とが接続されているが、以下の図面ではＡＣＦの記載を省いている。
【００１５】
素子基板１０は可とう性を有する可とう性基板であり、典型的な可とう性基板はプラスチック基板である。素子基板１０は表面にコート層１１が形成されることがある。コート層１１は、無機膜または樹脂膜などの有機膜からなる単層膜であっても良く、無機膜と有機膜との積層膜であっても良い。プラスチックからなる素子基板１０を用いた場合には、表面にコート層１１を形成することにより、水分やガスなどに対するバリア性や表面平滑性などを向上させることができるので、特に有利である。但し、素子基板１０は可とう性基板に限定されず、可とう性の殆どない基板（例えばガラス基板）であっても良い。なお、記載の簡略化のために、図面中のコート層１１の記載を省略することがある。
【００１６】
素子基板１０上には複数の端子が形成され、各端子は信号線に接続されている。複数の端子はそれぞれ上層配線部１３および下層配線部１２を含む。上層配線部１３はＩＣチップ２０のバンプ２１により加圧を受ける被加圧領域を含む。本実施形態では、各端子の被加圧領域が横方向（端子が延びる方向に対して交差する方向）に千鳥状に配列されている。なお、各端子の被加圧領域の配列は、図３に示す千鳥状配列に限定されない。
【００１７】
各端子の被加圧領域を含む領域には、上層配線部１３と下層配線部１２とにより厚み方向に挟まれた絶縁膜１４が形成されている。絶縁膜１４は無機または樹脂を含む膜で構成される。絶縁膜１４が上層配線部１３と下層配線部１２との間に介在することにより、ＩＣチップ２０を実装したときに、絶縁膜１４の下の下層配線部１２にクラックなどのダメージが発生するのを抑えることができる。
【００１８】
絶縁膜１４が無機膜である場合には、無機膜は硬度が高いために圧力がかかった場合に変形しにくい。このため、基板１０の変形を抑えることができるので、クラックの発生を防ぐことができる。また、絶縁膜１４が樹脂膜である場合には、ＩＣチップ２０を実装する際の加圧が緩衝されるので、ダメージの発生をより確実に抑えることができる。さらに、導電性粒子を含まないＮＣＦ（Non Conductive Film ）やＮＣＰ（Non Conductive Paste）を用いた接続方法（低温接続方法や超音波接続方法）を採用した場合であっても、樹脂膜が導電性粒子に代わってクッション効果を奏する。したがって、絶縁膜１４として樹脂膜を用いることにより、ＩＣチップ２０のバンプ２１と端子とのコンタクト不良を発生し難くすることができる。
【００１９】
絶縁膜１４は、単層膜に限らず、無機膜と樹脂膜との積層膜であっても良い。例えば、樹脂膜と無機膜との二層膜、第１無機膜と樹脂膜と第２無機膜が順次積層された三層膜であっても良い。絶縁膜１４を積層膜から構成することによって、無機膜の硬度によるクラック低減効果と、樹脂膜によるクッション効果の両方が期待できるため、クラックの発生をより抑えることができる。特に無機膜はＡＣＦ中に含まれる導電粒子よりも高い硬度を有することが好ましい。これにより、絶縁膜１４が単層の樹脂膜である場合に比して、上層配線部１３や下層配線部１２にクラックなどのダメージが発生するのをより確実に抑えることができる。導電粒子よりも高い硬度を有する無機膜としては、例えばゲート絶縁膜を用いることができる。具体的に例示すれば、SiN x ，SiON，SiO2などの絶縁膜を用いることができる。絶縁膜１４の膜厚は、非限定的に例示すれば、樹脂膜である場合には１μｍ以上５μｍ以下、無機膜である場合には０．１μｍ以上１μｍ以下である。
【００２０】
本実施形態の絶縁膜１４は上面が平坦であるので、絶縁膜１４上に形成される上層配線部１３とバンプ２１や導電性粒子とが均一に接触する。したがって、端子とバンプ２１とのコンタクト不良の発生が抑えられる。
【００２１】
上層配線部１３と下層配線部１２は、端子が延びる方向における絶縁膜１４の両端にて、接続されている。言い換えれば、上層配線部１３および下層配線部１２は平面視において被加圧領域を挟む２箇所にて接続されている。したがって、上層配線部１３の被加圧領域よりも表示エリア側（図３では被加圧領域よりも上方）で断線が発生した場合でも、ＩＣチップ２０のバンプ２１から入力された信号は、上層配線部１３の被加圧領域よりもパネル周縁側（図３では被加圧領域よりも下方）から下層配線部１２を介して表示エリアへと供給される。このように、ＩＣチップ２０のバンプ２１から信号線へ信号が入力される経路を２通りとすることにより、言い換えれば端子を冗長構造にすることにより、いずれか一方の経路で断線が発生した場合でも、バンプ２１から信号線へ信号を入力することができる。すなわち、実装不良の発生率を抑えることができる。なお、上層配線部１３と下層配線部１２との間に保護膜やゲート絶縁膜が介在する場合には、これら保護膜等に形成されたコンタクトホールを介して両配線部１２，１３が接続される。
【００２２】
上層配線部１３は単層または積層構造を有する。上層配線部１３を構成する少なくとも１つの層は、銅、アルミニウム、金、銀およびチタンからなる群から選ばれる少なくとも一種を含有する（これらの合金を含有することもある）。これらの金属は柔らかく展性が良好であるので、バンプ２１や導電性粒子がめり込み難く、クラックが発生し難い。また、上層配線部１３を構成する少なくとも１つの層は、導電性樹脂または非導電性樹脂を含有する導電性膜であっても良い。導電性膜が樹脂を含有することによってクッション効果が期待できるため、クラックの発生をより抑えることができる。
【００２３】
次に、本実施形態の端子の製造工程について説明する。まず、ガラスまたはプラスチックからなる素子基板１０上に、ゲートまたはソース配線材料を成膜する。例えば、銅、チタン、クロム、アルミニウム、モリブデン、銅、タンタル等の金属膜、これらの合金膜、金属膜および／または合金膜の積層膜を形成する。なお、素子基板１０に形成されたＴＦＴが逆スタガ構造であればゲート配線材料を成膜し、スタガ構造であればソース配線材料を成膜する。
【００２４】
ゲート配線またはソース配線のパターニングとともに、下層配線部１２のパターニングを行なう。複数の下層配線部１２を覆う絶縁膜１４を形成する。例えば、ゲート絶縁膜、有機層間絶縁膜、ブラックマトリクス、カラーフィルタ、フォトスペーサなどを塗布法や印刷法などにより形成し、必要に応じてパターニングして、複数の被加圧領域を含む領域に絶縁膜１４を形成する。本実施形態の絶縁膜１４は複数の端子に共通して設けられているので、構造（形状）が単純である。具体的には、図３に示すように、平面視において絶縁膜１４は四角形状である。したがって、絶縁膜１４の形成が容易である。
【００２５】
ＩＴＯ（インジウム錫酸化物）などの画素電極材料、アルミニウムなどの反射電極材料、銅などのゲートまたはソース配線材料などを成膜した後、パターニングを行なって上層配線部１３を形成する。なお、下層配線部１２と上層配線部１３との間に保護膜やゲート絶縁膜が介在する場合には、これら保護膜等にコンタクトホールを形成した後に、画素電極材料等の成膜を行なう。
【００２６】
以上のように、素子基板１０を作成する際に使用する樹脂膜や無機膜、配線材料などを用いて端子を形成することができるので、工程の短縮化、製造コストや不良発生率の低減を図ることができる。
【００２７】
但し、本発明は上記の製造方法に限定されず、素子基板１０を作成する工程と異なる別工程により端子を形成しても良い。例えば、絶縁膜１４や上層配線部１３、下層配線部１２などを印刷法やインクジェット法にて形成しても良い。より具体的には、CF4 ガスやO2ガスが導入されたプラズマ雰囲気中に、マスクされた素子基板１０を曝す表面処理を行うことによって、上層配線部１３を形成する領域を親水性に、その他の領域を撥水性にすることができる。この結果、上層配線部１３上にインクジェット法により、導電性樹脂や金属材料などを含む端子材料を滴下することで、上層配線部１３を形成する領域に端子材料を選択的に塗布することができる。
【００２８】
また、上層配線部１３を形成する領域の外周に樹脂壁を形成し、あるいは互いに隣接する上層配線部１３の境界に樹脂壁を形成し、樹脂壁に囲まれた領域に端子材料を滴下しても良い。なお、前述の表面処理を行うことで、より確実に選択的に上層配線部１３を形成することができる。
【００２９】
一般に、素子基板がプラスチック基板の場合には、ガラス基板の場合よりも、ＩＣチップを実装したときのクラックの発生率が高くなる。本実施形態では、上層配線部１３と下層配線部１２との間に絶縁膜１４が介在するので、素子基板１０がプラスチック基板の場合であっても、ガラス基板の場合と同様に、クラックの発生率を抑えることができる。したがって、本実施形態の構成をプラスチック基板に適用することは特に有効である。
【００３０】
本実施形態では、下層配線部１２は上層配線部１３よりも幅が狭いが、この逆でも良い。また下層配線部１２が信号線に接続されているが、上層配線部１３が信号線に接続されていても良い。
【００３１】
（実施形態２）
図５は実施形態２の端子を模式的に示す平面図であり、図６（ａ）は図５中のＡ−Ａ’線断面図、図６（ｂ）は図５中のＢ−Ｂ’線断面図、図６（ｃ）は図５中のＣ−Ｃ’線断面図である。なお、実施形態１と同様に、図５ではＩＣチップ２０の記載を省いている。以降の図面において実施形態１の構成要素と実質的に同じ機能を有する構成要素を同じ参照符号で示し、その説明を省略する。
【００３２】
本実施形態は、複数の端子のそれぞれに絶縁膜１４が形成されている点で、複数の端子に共通する絶縁膜１４が形成されている実施形態１と異なる。言い換えれば、本実施形態では、複数の端子における絶縁膜１４がそれぞれ分離している。また、各端子における絶縁膜１４は、各端子の被加圧領域およびその近傍領域にのみ形成されている。したがって、ＩＣチップ２０のバンプ２１により端子が加圧を受けたときに、端子に加えられた圧力が絶縁膜１４を介して隣接する端子に影響を及ばさないので、隣接する端子にクラックなどを発生させるおそれが低減される。
【００３３】
本実施形態の端子は、絶縁膜１４のパターンが異なることを除いて、実施形態１と同様であるので、フォトマスク等を実施形態１のものと変更することにより作成することができる。
【００３４】
（実施形態３）
図７は実施形態３の端子を模式的に示す平面図であり、図８（ａ）は図７中のＡ−Ａ’線断面図、図８（ｂ）は図７中のＢ−Ｂ’線断面図、図８（ｃ）は図７中のＣ−Ｃ’線断面図である。なお、実施形態１と同様に、図７ではＩＣチップ２０の記載を省いている。
【００３５】
本実施形態の絶縁膜１４は、実施形態１のものよりも平面視において端子の長手方向に伸びて形成されている。また、絶縁膜１４に形成されたコンタクトホールＣＨを介して、上層配線部１３と下層配線部１２とが接続されている。さらに、本実施形態の絶縁膜１４は、上面が平坦であるので、ＩＣチップ２０を実装する際に、上層配線部１３上にバランス良く置くことができる。
【００３６】
絶縁膜１４にコンタクトホールＣＨを形成する方法としては、例えばフォトリソグラフィ法が挙げられる。なお、コンタクトホールＣＨを形成する工程は、表示エリア内の有機層間絶縁膜にコンタクトホールを形成する工程と同時にあるいは別に行なっても良い。
【００３７】
（実施形態４）
図９は実施形態４の端子を模式的に示す平面図であり、図１０（ａ）は図９中のＡ−Ａ’線断面図、図１０（ｂ）は図９中のＢ−Ｂ’線断面図、図１０（ｃ）は図９中のＣ−Ｃ’線断面図である。なお、実施形態１と同様に、図９ではＩＣチップ２０の記載を省いている。
【００３８】
本実施形態の端子は、下層配線部１２がバンプ２１の下を通らずに、迂回して形成されている。言い換えれば、下層配線部１２が被加圧領域を除く領域に形成されている。したがって、ＩＣチップ２０を実装する際に、上層配線部１３がバンプ２１や導電性粒子により加圧されて、素子基板１０が変形した場合でも、下層配線部１２にクラックが発生する可能性をさらに低減することができる。また、ＩＣチップ２０の実装により下層配線部１２にクラックの発生する可能性が低いので、下層配線部１２の材料を自由に選定することができる。言い換えれば、上層配線部１３にクラックが発生し難くなるように、絶縁膜１４の材料を選定すれば良いので、端子設計の自由度が拡大される。
【００３９】
本実施形態の絶縁膜１４は、実施形態２のように、複数の端子における絶縁膜１４がそれぞれ分離していても良い。また、実施形態３のように、コンタクトホールが形成され、コンタクトホールを介して上層配線部１３と下層配線部１２とが接続されていても良い。
【００４０】
本実施形態の端子は、下層配線部１２のパターンが異なることを除いて、実施形態１と同様であるので、下層配線部１２をパターニングする際に用いるフォトマスク等を実施形態１のものと変更することにより作成することができる。
【００４１】
（実施形態５）
図１１は実施形態５の端子を模式的に示す平面図であり、図１２（ａ）は図１１中のＡ−Ａ’線断面図、図１２（ｂ）は図１１中のＢ−Ｂ’線断面図、図１２（ｃ）は図１１中のＣ−Ｃ’線断面図である。なお、実施形態１と同様に、図１１ではＩＣチップ２０の記載を省いている。
【００４２】
実施形態１〜４では本発明を信号線に接続された端子に適用した場合について説明したが、本実施形態では本発明を信号線以外の配線（例えば電源ライン）に接続された端子について説明する。本実施形態の端子は、バンプ２１の接続領域（被加圧領域）に対して少なくとも２方向にて上層配線部１３と下層配線部１２とが接続されている。図１１では、バンプ２１の少なくとも右側および下側で両配線部１２，１３が接続されている。
【００４３】
本実施形態では下層配線部１２がバンプ２１の下（被加圧領域）にも形成されているが、実施形態４のように、下層配線部１２がバンプ２１の下を避けて形成されていても良い。
【００４４】
（実施形態６）
実施形態１〜５では、ガラスまたはプラスチックからなる素子基板１０上にＩＣチップ２０を実装する場合、すなわちＣＯＧ（Chip On Glass ）やＣＯＦ（Chip On Film）について説明した。本実施形態では、ＦＰＣ、ＴＣＰ、ＣＯＦなどのフィルム基板を素子基板に実装する場合、例えば図１中の液晶パネルＰの端部にＦＰＣ３０を接続する場合について説明する。
【００４５】
ＦＰＣ３０の裏面には銅などからなる実装用配線３１が形成され、図１に示すように、素子基板１０上に形成された端子（不図示）にＦＰＣ３０の実装用配線３１が接続される。素子基板１０上に形成された端子（不図示）は配線を介してＩＣチップ２０に接続され、ＦＰＣ３０から端子および配線を介してＩＣチップ２０に信号が入力される。
【００４６】
図１３は本実施形態の端子を模式的に示す平面図であり、図１４（ａ）は図１３中のＡ−Ａ’線断面図、図１４（ｂ）は図１３中のＢ−Ｂ’線断面図、図１４（ｃ）は図１３中のＣ−Ｃ’線断面図である。なお、図１３ではＦＰＣ３０の記載を省いている。
【００４７】
各端子はそれぞれ上層配線部１３および下層配線部１２を含み、上層配線部１３はＦＰＣ３０の実装用配線３１により加圧を受ける被加圧領域を含む。上層配線部１３と下層配線部１２との間には絶縁膜１４が介在している。本実施形態の絶縁膜１４は複数の端子に共通して設けられている。上層配線部１３と下層配線部１２は、端子の長手方向における絶縁膜１４の両端にて、接続されている。言い換えれば、上層配線部１３および下層配線部１２は平面視において被加圧領域を縦方向に挟む２箇所にて接続されている。
【００４８】
したがって、上層配線部１３の被加圧領域よりもＩＣチップ２０側（図１３では被加圧領域よりも上方）で断線が発生した場合でも、ＦＰＣ３０の実装用配線３１から入力された信号は、上層配線部１３の被加圧領域よりもパネル周縁側（図１３では被加圧領域よりも下方）から下層配線部１２を介してＩＣチップ２０へと供給される。このように、ＦＰＣ３０の実装用配線３１からＩＣチップ２０へ信号が入力される経路を２通りとすることにより、言い換えれば端子を冗長構造にすることにより、いずれか一方の経路で断線が発生した場合でも、実装用配線３１からＩＣチップ２０へ信号を入力することができる。すなわち、実装不良の発生率を抑えることができる。
【００４９】
本実施形態の絶縁膜１４は、実施形態２のように、複数の端子における絶縁膜１４がそれぞれ分離していても良い。また、実施形態３のように、絶縁膜１４にコンタクトホールが形成され、コンタクトホールを介して上層配線部１３と下層配線部１２とが接続されていても良い。さらに、本実施形態では下層配線部１２が被加圧領域にも形成されているが、実施形態４のように、下層配線部１２が被加圧領域を避けて形成されていても良い。また、本実施形態では下層配線部１２がＩＣチップ２０に接続されているが、上層配線部１３がＩＣチップ２０に接続されていても良い。
【００５０】
（実施形態７）
図１５は実施形態７の端子を模式的に示す平面図であり、図１６（ａ）は図１５中のＡ−Ａ’線断面図、図１６（ｂ）は図１５中のＢ−Ｂ’線断面図、図１６（ｃ）は図１５中のＣ−Ｃ’線断面図である。なお、実施形態６と同様に、図１５ではＦＰＣ３０の記載を省いている。
【００５１】
本実施形態は、複数の端子のそれぞれに絶縁膜１４が形成されている点で、複数の端子に共通する絶縁膜１４が形成されている実施形態６と異なる。言い換えれば、本実施形態では、複数の端子における絶縁膜１４がそれぞれ分離している。また、本実施形態は、上層配線部１３および下層配線部１２が端子の長手方向に対して交差する方向（図１５の横方向）における絶縁膜１４の両端にて接続されている。言い換えれば、上層配線部１３と下層配線部１２とが、平面視において被加圧領域を横方向に挟む２箇所にて接続されている。
【００５２】
本実施形態では、平面視において被加圧領域を横方向に挟む２箇所にて、上層配線部１３と下層配線部１２とが接続されているが、さらに平面視において被加圧領域を縦方向に挟む２箇所でも両配線部１２，１３が接続されていても良い。また、絶縁膜１４にコンタクトホールが形成され、コンタクトホールを介して上層配線部１３と下層配線部１２とが接続されていても良い。さらに、本実施形態では下層配線部１２が被加圧領域にも形成されているが、実施形態４のように、下層配線部１２が被加圧領域を避けて形成されていても良い。また、本実施形態では下層配線部１２がＩＣチップ２０に接続されているが、上層配線部１３がＩＣチップ２０に接続されていても良い。
【００５３】
（実施形態８）
本実施形態では、図１に示すシール材４０の領域における配線に本発明を適用した場合について説明する。表示エリア内からＩＣチップ２０側へ引き出された引き出し配線は、シール材４０の形成領域を横断して延びている。素子基板１０と対向基板５０とのセルギャップを一定に保持するために、典型的には、プラスチックビーズなどのスペーサがシール材４０中に含まれている。また、シール材４０の領域の所定位置に、フォトスペーサが形成されることがある。したがって、両基板１０，５０の貼り合わせ箇所であるシール材４０の領域において、引き出し配線がスペーサやフォトスペーサにより加圧され、引き出し配線にクラックが発生するおそれがある。本実施形態では引き出し配線に本発明を適用する。
【００５４】
図１７は本実施形態の引き出し配線を模式的に示す平面図であり、図１８（ａ）は図１７中のＡ−Ａ’線断面図、図１８（ｂ）は図１７中のＢ−Ｂ’線断面図、図１８（ｃ）は図１７中のＣ−Ｃ’線断面図である。なお、図１７では対向基板５０およびスペーサ４１の記載を省いている。
【００５５】
図１７に示す複数の引き出し配線はそれぞれ上層配線部１３および下層配線部１２を含む。上層配線部１３はシール材４０中のスペーサ４１により加圧を受ける可能性がある被加圧領域を含む。本実施形態では、シール材４０に重なる領域が被加圧領域となり、引き出し配線が延びる方向に対して交差する方向にシール材４０が形成されている。
【００５６】
各引き出し配線の被加圧領域を含む領域には、上層配線部１３と下層配線部１２とにより厚み方向に挟まれた絶縁膜１４が形成されている。本実施形態ではシール材４０の下方に、シール材４０が延びる方向に沿って絶縁膜１４が形成されている。上層配線部１３と下層配線部１２は、引き出し配線が延びる方向（図１７の横方向）における絶縁膜１４の両端にて、接続されている。
【００５７】
絶縁膜１４が上層配線部１３と下層配線部１２との間に介在することにより、両基板１０，５０を貼り合わせるときに、絶縁膜１４の下の下層配線部１２にクラックなどのダメージが発生するのを抑えることができる。特に、絶縁膜１４が樹脂膜であれば、シール材４０中のスペーサ４１による加圧が緩衝されるので、下層配線部１２のダメージの発生をより確実に抑えることができる。また、上層配線部１３にクラックが発生するおそれも低減される。
【００５８】
上層配線部１３と下層配線部１２は被加圧領域において２つの経路を構成しているので、両配線部１２，１３の一方において断線が発生した場合でも、ＩＣチップ２０から表示エリア内へ信号を送ることができる。すなわち、貼り合わせによる引き出し配線の断線を抑えることができる。
【００５９】
本実施形態ではシール材４０中のスペーサ４１が上層配線部１３に圧力を加える被加圧領域を特定できないので、シール材４０の形成領域を被加圧領域に設定し、シール材４０の下方に絶縁膜１４を形成している。しかし、フォトスペーサなどを形成する場合では、上層配線部１３が加圧を受ける被加圧領域を特定できるので、その被加圧領域にのみ絶縁膜１４を形成しても良い。すなわち、フォトスペーサと上層配線部１３とが重なる領域にのみ絶縁膜１４を形成しても良い。
【００６０】
本実施形態の絶縁膜１４は、実施形態２のように、複数の引き出し配線における絶縁膜１４がそれぞれ分離していても良い。また、実施形態３のように、絶縁膜１４にコンタクトホールが形成され、コンタクトホールを介して上層配線部１３と下層配線部１２とが接続されていても良い。さらに、本実施形態では下層配線部１２が被加圧領域にも形成されているが、実施形態４のように、下層配線部１２が被加圧領域を避けて形成されていても良い。また、上層配線部１３上に、別の樹脂膜や無機膜などが形成されていても良い。
【００６１】
以上の実施形態１〜８では、ＩＣチップ２０を素子基板１０に実装する場合（実施形態１〜５）、ＦＰＣなどのフィルム基板を素子基板１０に実装する場合（実施形態６，７）、シール材４０を介して一対の基板１０，５０を貼り合わせる場合（実施形態８）について説明した。しかし、本発明はこれらに限定されず、加圧によって配線（端子を含む）にクラックが発生する可能性のある全ての場合に本発明を適用することができる。例えば、ＩＣチップをＦＰＣへＴＡＢする場合にも本発明を適用することができる。
【００６２】
以上、実施形態に基づいて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態は例示であり、それらの各構成要素や各処理プロセスの組合せに、さらにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。例えば、上記実施形態ではＴＦＴを用いたアクティブマトリクス型液晶表示装置を例にして説明した。しかし、ＭＩＭ(Metal Insulator Metal) などの二端子素子をスイッチング素子とするアクティブマトリクス型の表示装置やパッシブ（マルチプレックス）駆動型の表示装置にも本発明を適用することができる。また、透過型、反射型、透過反射両用型のいずれのタイプの表示装置にも本発明を適用することができる。
【図面の簡単な説明】
【００６３】
【図１】液晶表示装置を模式的に示す平面図である。
【図２】素子基板１０の周縁領域にＩＣチップ２０が実装された状態を模式的に示す断面図である。
【図３】実施形態１の端子を模式的に示す平面図である。
【図４】図４（ａ）は図３中のＡ−Ａ’線断面図、図４（ｂ）は図３中のＢ−Ｂ’線断面図、図４（ｃ）は図３中のＣ−Ｃ’線断面図である。
【図５】実施形態２の端子を模式的に示す平面図である。
【図６】図６（ａ）は図５中のＡ−Ａ’線断面図、図６（ｂ）は図５中のＢ−Ｂ’線断面図、図６（ｃ）は図５中のＣ−Ｃ’線断面図である。
【図７】実施形態３の端子を模式的に示す平面図である。
【図８】図８（ａ）は図７中のＡ−Ａ’線断面図、図８（ｂ）は図７中のＢ−Ｂ’線断面図、図８（ｃ）は図７中のＣ−Ｃ’線断面図である。
【図９】実施形態４の端子を模式的に示す平面図である。
【図１０】図１０（ａ）は図９中のＡ−Ａ’線断面図、図１０（ｂ）は図９中のＢ−Ｂ’線断面図、図１０（ｃ）は図９中のＣ−Ｃ’線断面図である。
【図１１】実施形態５の端子を模式的に示す平面図である。
【図１２】図１２（ａ）は図１１中のＡ−Ａ’線断面図、図１２（ｂ）は図１１中のＢ−Ｂ’線断面図、図１２（ｃ）は図１１中のＣ−Ｃ’線断面図である。
【図１３】実施形態６の端子を模式的に示す平面図である。
【図１４】図１４（ａ）は図１３中のＡ−Ａ’線断面図、図１４（ｂ）は図１３中のＢ−Ｂ’線断面図、図１４（ｃ）は図１３中のＣ−Ｃ’線断面図である。
【図１５】実施形態７の端子を模式的に示す平面図である。
【図１６】図１６（ａ）は図１５中のＡ−Ａ’線断面図、図１６（ｂ）は図１５中のＢ−Ｂ’線断面図、図１６（ｃ）は図１５中のＣ−Ｃ’線断面図である。
【図１７】実施形態８の引き出し配線を模式的に示す平面図である。
【図１８】図１８（ａ）は図１７中のＡ−Ａ’線断面図、図１８（ｂ）は図１７中のＢ−Ｂ’線断面図、図１８（ｃ）は図１７中のＣ−Ｃ’線断面図である。
【図１９】従来の表示パネルにおいて、ガラス基板にＩＣチップを実装した状態を模式的に示す断面図である。
【図２０】ＩＣチップをプラスチック基板に実装した場合にクラックが入っている様子を模式的に示す断面図である。
【図２１】図２０の部分拡大図である。
【図２２】ＡＣＦを挟んでＩＣチップを実装した状態を模式的に示す断面図である。
【符号の説明】
【００６４】
１０      素子基板
１１      コート層
１２      下層配線部
１３      上層配線部
１４      絶縁膜
３０      ＦＰＣ
３１      実装用配線
４０      シール材
４１      スペーサ
５０      対向基板
６０      液晶層
１００      ガラス基板
１１０      コート層
１２０      配線
１５０      プラスチック基板
２００      ＩＣチップ
２１０      バンプ
３００      ヘッド
４００      導電性粒子
【図１】
2008251560.tif 000003
【図２】
2008251560.tif 000004
【図３】
2008251560.tif 000005
【図４】
2008251560.tif 000006
【図５】
2008251560.tif 000007
【図６】
2008251560.tif 000008
【図７】
2008251560.tif 000009
【図８】
2008251560.tif 000010
【図９】
2008251560.tif 000011
【図１０】
2008251560.tif 000012
【図１１】
2008251560.tif 000013
【図１２】
2008251560.tif 000014
【図１３】
2008251560.tif 000015
【図１４】
2008251560.tif 000016
【図１５】
2008251560.tif 000017
【図１６】
2008251560.tif 000018
【図１７】
2008251560.tif 000019
【図１８】
2008251560.tif 000020
【図１９】
2008251560.tif 000021
【図２０】
2008251560.tif 000022
【図２１】
2008251560.tif 000023
【図２２】
2008251560.tif 000024