(57)【要約】【課題】  撮像素子が形成された半導体ウェハに対して品質の劣化させることなく効率的に電気的テストを行うことを可能にする。【解決手段】  半導体基板１の主面側に撮像素子５及び主面側電極３を備えると共に、接着樹脂４を介して撮像素子５の受光可能な周波数範囲の光を透過可能な補強板２が貼り付けられている。半導体基板１は、裏面側が研磨された後に、主面側電極３の表面が露出するように形成されたスルーホール６内に導電性材料を形成し、当該導電性材料を介して主面側電極３と電気的に接続を有する裏面側電極８を裏面側に形成する。このように構成される半導体ウェハに対し、主面側からテスト用の対象光を照射し、裏面側から測定用プローブを接触させる。【選択図】        図１
2008171924.tif 000002
【特許請求の範囲】
【請求項１】
撮像素子が形成された半導体ウェハであって、
前記撮像素子を含む素子領域及び前記素子領域との電気的接点を形成する第１電極を主面側に有すると共に、前記主面側と反対側の裏面側に第２電極を有し、
前記主面側に、前記撮像素子によって受光可能な周波数範囲の光を透過する補強板が接着形成されており、
前記主面側と前記裏面側とを貫通して形成される導電性材料を介して前記第１電極と前記第２電極とが電気的に接続されていることを特徴とする半導体ウェハ。
【請求項２】
第１ウェハ面に撮像素子を含む素子領域が形成された半導体ウェハのテストを行うためのテスト装置であって、
前記半導体ウェハを載置するためのウェハステージと、
前記ウェハステージの対向面に、前記第１ウェハ面とは反対側の第２ウェハ面上に形成される所定の電極に測定用プローブを接触させるためのプローブカードと、
前記第１ウェハ面に対して、前記撮像素子によって受光可能な周波数範囲の対象光を入射するための光入射手段と、を備え、
前記ウェハステージが、
少なくとも前記半導体ウェハが載置される載置領域において前記対象光を透過する性質を有しており、
前記光入射手段から入射された前記対象光を、当該ウェハステージ上に載置された前記半導体ウェハ上の前記第１ウェハ面に形成される前記撮像素子に対して照射可能に構成されていることを特徴とするテスト装置。
【請求項３】
前記光入射手段が、
前記ウェハステージから前記プローブカードの設置側とは反対の方向に所定の距離を隔てて前記ウェハステージ面と平行に配列された複数の発光素子と、
前記複数の発光素子からの放射光を前記半導体ウェハの前記第１ウェハ面に対して拡散させるために、前記複数の発光素子と前記ウェハステージとの間に介装される拡散板と、を備えることを特徴とする請求項２に記載のテスト装置。
【請求項４】
前記素子領域とは電気的に接続していない前記第２ウェハ面上のアライメント調整用電極又はアライメント調整用絶縁膜の形成位置を認識すると共に、当該認識結果に基づいて前記ウェハステージ上の載置位置を設定するアライメント手段を備えることを特徴とする請求項２又は請求項３に記載のテスト装置。
【請求項５】
載置された前記半導体ウェハを真空吸引することで前記ウェハステージ上に固定するためのバキューム溝を当該ウェハステージ上に備えており、
前記アライメント手段が、
前記アライメント調整用電極又は前記アライメント調整用絶縁膜の形成位置の認識結果に基づいて、前記半導体ウェハの前記第１ウェハ面上の非受光領域を認識し、当該非受光領域が前記バキューム溝と対向するように前記半導体ウェハの前記ウェハステージ上の載置位置を設定することを特徴とする請求項４に記載のテスト装置。
【請求項６】
請求項１に記載の半導体ウェハの電気的テストを行うテスト方法であって、
請求項４又は請求項５に記載のテスト装置に対してテスト対象となる前記半導体ウェハをセットすると、
前記テスト装置が、
前記アライメント手段によって設定された載置位置に従って、テスト対象となる前記半導体ウェハを前記裏面側のウェハ面が前記プローブカードと対向するように前記ウェハステージ上に載置し、
前記半導体ウェハの前記主面側に前記光入射手段から光を入射させると共に、前記プローブカードが所定の前記第２電極と前記測定用プローブとを接触させることで、前記主面側に形成される前記撮像素子の受光量に応じた物理量を測定し、当該測定結果に基づいて前記半導体ウェハの状態を判断することを特徴とするテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子が形成された半導体ウェハ及びそのテスト方法、並びに半導体ウェハのテストを行うためのテスト装置に関するものである。
【背景技術】
【０００２】
撮像素子のように、素子領域の形成された主面側から光信号が与えられることを想定される半導体素子においては、入射光の経路の妨げにならないように配線を行う必要がある。このため、近年では、素子領域と電源線、グランド線、或いは各入出力信号線との接続に際しては、ワイヤーボンディングによる接続方法ではなく、撮像素子が形成される半導体ウエハの主面から相対する裏面まで貫通するスルーホールとコンタクトパッドを介して、下層の半導体素子や配線基板とダイレクトに接続する接続方法が開発されている。
【０００３】
このようなスルーホール（貫通機構）を具備した半導体ウエハを製造する場合、貫通工程でウエハ裏面を研磨してウェハの薄層化を行うため、当該ウエハの機械的強度が低下する。このため、機械的強度を補強すべく通常はウェハ主面に補強板を貼り付ける工程を有する。
【０００４】
ところが、ウェハ主面に補強板が貼り付けられた状態では、ウェハ主面から電気的コンタクトを取ることができなくなるため、ウェハ状態での電気的テストを行うことができない。このため、貫通機構を具備する半導体ウェハであっても、貫通機構を具備しない通常のウェハと同様、貫通工程を行う前に主面側からプロービングを行うことで電気的テストを実施していた。そして、主面側から電気的コンタクトを取るためのコンタクトパッドが主面側ウェハ面に取り付けられていた。このように、ウェハの主面から裏面までを貫通するスルーホールと、裏面側及び主面側の双方にコンタクトパッドを備えた半導体チップの構成の一例が下記特許文献１に開示されている。
【０００５】
図１１は、特許文献１に開示されている半導体チップに対するテスト時の構成例を示す。半導体チップ９１は、主面側（図１１中の表記Ａ側）にコンタクトパッド９２を有すると共に、裏面側（図１１中の表記Ｂ側）にもコンタクトパッド（不図示）を有し、これらのコンタクトパッドがチップ内を主面側から裏面側を貫通するスルーホール内に形成される導電性材料を介して接続されている。又、半導体チップ９１の裏面側には、当該裏面側に形成されるコンタクトパッドと電気的コンタクトを有する配線基板９３が形成されている。かかる構成を有する半導体チップ９１がテスト用基板９５上に載置され、テスト用基板９５上のテスト用電極９６と、半導体チップ９１上の所定の主面側コンタクトパッド９２の双方に、夫々測定用プローブＰ１、Ｐ２を接触し、所定のテスト条件の下で得られる物理量をプローバによって測定することで、半導体チップ９１の電気的特性のテストが行われる。尚、配線基板９３は、裏面側（Ｂ側）にバンプ９４が形成されており、バンプ９４を介してテスト用電極９６と配線基板９３との電気的コンタクトが形成可能に構成されている。
【０００６】
【特許文献１】特開２００３−９２３７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記図１１に示される構成によれば、配線基板９３が裏面側に形成された半導体チップ９１をテスト用基板９５上の所定位置に載置し、テスト用基板９５上のテスト用電極９６と、半導体チップ９１上の主面側コンタクトパッド９２とに夫々測定用プローブを接触させることで、パッケージ前の電気的テストが可能となる。
【０００８】
しかしながら、図１１の構成では、裏面側から電気的コンタクトを取るために、主面側と裏面側とを貫通するコンタクト部（スルーホール、並びに当該スルーホール内に形成される導電性材料）が形成された半導体チップ９１の裏面側に配線基板９３を積層する構成であるため、配線基板９３が積層された状態での半導体チップ９１に対する電気的テストは行うことができるものの、配線基板９３が積層されていない状態での半導体チップ９１単体（ウェハ状態）での電気的テストを行うことができない。このため、貫通工程終了後のウェハ状態のテストを行うことができない。更に、配線基板９３が積層された状態でテストが行われるため、配線基板９３の形成時に導通不良が発生していた場合には、チップ９１に形成されている複数の素子が不良状態となってしまう。
【０００９】
更に、図１１の構成では主面側にコンタクトパッド９２を備える必要があり、半導体チップ９１の主面側素子領域に撮像素子が形成される場合には、コンタクトパッド９２の形成位置が撮像素子に対して入射される光の妨げにならないように配置する必要があるため、その配置位置に対して非常に制約が課せられる。
【００１０】
又、撮像素子が主面側に形成されている半導体チップに対して電気的テストを行う場合において、撮像素子に対するテストを行う際には、チップ主面側からテスト光を撮像素子に対して入射させる必要がある。従って、主面側からテスト光を入射しつつ主面側からプロービングを行う場合には、上記コンタクトパッドに加えて測定用プローブのコンタクト針そのものもテスト光の入射を妨げないような条件下で電気的テストを行う必要があり、この結果同時に電気的テストの実施が可能な撮像素子の対象数が大きく制限される。
【００１１】
更に、撮像素子が主面側に形成されている半導体チップに対して主面側からプロービングを行った場合、主面側コンタクトパッドの金属膜表面と測定用プローブのコンタクト針の接触部から発生する金属屑（プローブダスト）が撮像素子の受光領域上に付着し、これによって撮像素子の受光能力が低下して画像異常（黒傷不良）が発生する恐れがある。
【００１２】
本発明は、上記の問題点を鑑み、撮像素子が形成された半導体ウェハであって、品質の劣化を生じさせずに効率的に電気的テストを行うことが可能な半導体ウェハを提供することを目的とする。更に、本発明は、撮像素子が形成された半導体ウェハに対して品質の劣化させることなく効率的に電気的テストを行うことを可能にする半導体ウェハのテスト方法、及びそのテスト装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するための本発明に係る半導体ウェハは、撮像素子が形成された半導体ウェハであって、前記撮像素子を含む素子領域及び前記素子領域との電気的接点を形成する第１電極を主面側に有すると共に、前記主面側と反対側の裏面側に第２電極を有し、前記主面側に、前記撮像素子によって受光可能な周波数範囲の光を透過する補強板が接着形成されており、前記主面側と前記裏面側とを貫通して形成される導電性材料を介して前記第１電極と前記第２電極とが電気的に接続されていることを特徴とする。
【００１４】
本発明に係る半導体ウェハの上記特徴構成によれば、撮像素子が形成されている主面側からテスト用の対象光を照射すると共に、主面とは反対側の裏面側に形成されている第２電極と測定用プローブを接触させることで、撮像素子の受光量に応じた物理量を測定し、当該測定結果に基づいて前記半導体ウェハの状態を判断することができる。即ち、半導体ウェハの電気的テストを行う際、撮像素子の形成側から測定用プローブを接触させる必要がないため、撮像素子の受光領域に付着するプローブダスト量を大きく減少させることができる。これにより、従来は貫通工程の前にしか実施できなかった電気的テストを貫通工程終了後に行うことができるため、貫通工程で発生する加工不良を含めたテストを行うことができ、工程不良を減少させることが可能となる。
【００１５】
尚、本発明に係る半導体ウェハが備える補強板は、撮像素子が受光可能な周波数範囲の光を透過する性質を有するため、テスト工程終了後、後の実装工程においてダイシング後の各チップをパッケージ等に収納する際、当該パッケージ内の機密性を保つために開口部を閉塞するためのリッドガラスとして利用可能であるため、テスト終了後に当該補強板を除去する必要がなく、更に新たにリッドガラスを接着させる工程も不要となる。このため、プロセス工程を一部簡素化することができる。
【００１６】
又、上記目的を達成するための本発明に係るテスト装置は、第１ウェハ面に撮像素子を含む素子領域が形成された半導体ウェハのテストを行うためのテスト装置であって、前記半導体ウェハを載置するためのウェハステージと、前記ウェハステージの対向面に、前記第１ウェハ面とは反対側の第２ウェハ面上に形成される所定の電極に測定用プローブを接触させるためのプローブカードと、前記第１ウェハ面に対して、前記撮像素子によって受光可能な周波数範囲の対象光を入射するための光入射手段と、を備え、前記ウェハステージが、少なくとも前記半導体ウェハが載置される載置領域において前記対象光を透過する性質を有しており、前記光入射手段から入射された前記対象光を、当該ウェハステージ上に載置された前記半導体ウェハ上の前記第１ウェハ面に形成される前記撮像素子に対して照射可能に構成されていることを第１の特徴とする。
【００１７】
本発明に係るテスト装置の上記第１の特徴構成によれば、ウェハステージ上に第２ウェハ面をプローブカードと対向するように半導体ウェハを載置し、光入射手段からウェハステージ面と接触する第１ウェハ面側に対して対象光を照射すると共に、プローブカードが備える測定用プローブを第２ウェハ面上の電極に接触させることで、第１ウェハ面上に撮像素子を備える半導体ウェハの電気的テストを当該撮像素子形成側から測定用プローブを接触させることなく行うことができる。即ち、本発明に係るテスト装置の上記第１の特徴構成によれば、予め対象となる半導体ウェハを上述した本発明に係る半導体ウェハと同様の構成にしておくことで、撮像素子の形成側から測定用プローブを接触させることなく半導体ウェハの電気的テストを行うことが可能となる。
【００１８】
又、本発明に係るテスト装置は、上記第１の特徴構成に加えて、前記光入射手段が、前記ウェハステージから前記プローブカードの設置側とは反対の方向に所定の距離を隔てて前記ウェハステージ面と平行に配列された複数の発光素子と、前記複数の発光素子からの放射光を前記半導体ウェハの前記第１ウェハ面に対して拡散させるために、前記複数の発光素子と前記ウェハステージとの間に介装される拡散板と、を備えることを第２の特徴とする。
【００１９】
本発明に係るテスト装置の上記第２の特徴構成によれば、発光素子からの放射光をウェハステージ上に載置された半導体ウェハの撮像素子に対して確実に照射させることができるため、半導体ウェハに対する電気的テストを行った場合のテスト結果の信頼性を高めることができる。
【００２０】
又、本発明に係るテスト装置は、上記第１又は第２の特徴構成に加えて、前記素子領域とは電気的に接続していない前記第２ウェハ面上のアライメント調整用電極又はアライメント調整用絶縁膜の形成位置を認識すると共に、当該認識結果に基づいて前記ウェハステージ上の載置位置を設定するアライメント手段を備えることを第３の特徴とする。
【００２１】
本発明に係るテスト装置の上記第３の特徴構成によれば、アライメント手段によって設定された載置位置に基づいてテスト対象となる半導体ウェハがウェハステージ上に載置される構成であるため、ウェハステージ上に載置された後に半導体ウェハを動かして載置位置を調整する必要がない。このため、半導体ウェハの位置調整行為によってウェハステージ面が物理的に傷つけられることがなく、載置後の半導体ウェハが備える撮像素子に対して光入射手段からの対象光を確実に照射させることができる。又、半導体ウェハの第１ウェハ面に光を透過する補強板が接着形成されている場合には、ウェハステージ面と同様に当該補強板が物理的に傷つけられることもない。
【００２２】
又、本発明に係るテスト装置は、上記第３の特徴構成に加えて、載置された前記半導体ウェハを真空吸引することで前記ウェハステージ上に固定するためのバキューム溝を当該ウェハステージ上に備えており、前記アライメント手段が、前記アライメント調整用電極又はアライメント調整用絶縁膜の形成位置の認識結果に基づいて、前記半導体ウェハの前記第１ウェハ面上の非受光領域を認識し、当該非受光領域が前記バキューム溝と対向するように前記半導体ウェハの前記ウェハステージ上の載置位置を設定することを第４の特徴とする。
【００２３】
本発明装置の上記第４の特徴構成によれば、アライメント手段によってバキューム溝の対向領域が第１ウェハ面上の非受光領域となるように載置位置が設定される構成であるため、バキューム溝の存在によって光入射手段から放射される光が遮られることで撮像素子に対して十分な光量の対象光が照射されないという事態が発生しない。従って、ウェハステージ上での半導体ウェハを真空吸引することで安定的に固定しつつ、当該半導体ウェハに対して光入射手段から対象光を照射させることで、信頼性の高いテスト結果を得ることができる。
【００２４】
又、本発明に係るテスト方法は、上記特徴構成を有する半導体ウェハの電気的テストを行うテスト方法であって、上記第３又は第４の特徴構成を有するテスト装置に対してテスト対象となる前記半導体ウェハをセットすると、前記テスト装置が、前記アライメント手段によって設定された載置位置に従って、テスト対象となる前記半導体ウェハを前記裏面側のウェハ面が前記プローブカードと対向するように前記ウェハステージ上に載置し、前記半導体ウェハの前記主面側に前記光入射手段から光を入射させると共に、前記プローブカードが所定の前記第２電極と前記測定用プローブとを接触させることで、前記主面側に形成される前記撮像素子の受光量に応じた物理量を測定し、当該測定結果に基づいて前記半導体ウェハの状態を判断することを特徴とする。
【００２５】
本発明に係るテスト方法の上記特徴によれば、貫通工程終了後の半導体ウェハに対して、品質を劣化させることなく、効率的に電気的テストを行うことが可能となる。
【発明の効果】
【００２６】
本発明によれば、撮像素子を備える半導体ウェハであって、品質の劣化を生じさせずに効率的に電気的テストを行うことが可能な半導体ウェハを提供することが可能となる。又、撮像素子が形成された半導体ウェハに対して品質の劣化させることなく効率的に電気的テストを行うことが可能となる。
【発明を実施するための最良の形態】
【００２７】
以下において、本発明に係る半導体ウェハ（以下、適宜「本発明ウェハ」と称する）、本発明に係るテスト装置（以下、適宜「本発明装置」と称する）、及び本発明に係る半導体ウェハのテスト方法（以下、適宜「本発明方法」と称する）について図面を参照して説明する。
【００２８】
［本発明ウェハについての説明］
本発明ウェハの構成、及びその製造方法につき、以下、図１〜図６の各図を参照して説明する。図１は、本発明ウェハを製造する際の製造工程を示す図であり、製造工程順に概略断面構造図が示されている。又、図２は上記製造工程をフローチャートにしたものであり、以下の文中の各ステップは図２に示されるフローチャートの各ステップを表すものとする。
【００２９】
尚、図１の各概略断面構造図は、あくまで模式的に図示されたものであり、実際の構造の寸法の縮尺と図面の縮尺とは必ずしも一致するものではない。又、図１においては、紙面の上方向を主面側、下方向を裏面側とする。
【００３０】
まず、図１（ａ）に示されるように、主面側に撮像素子５及び主面側電極（第１電極）３が形成された半導体基板（半導体ウェハ）１の同主面側に、接着樹脂４を介して補強板２を貼り付ける（ステップ＃１）。この補強板２は、撮像素子５によって受光可能な周波数範囲の光を透過する性質を有するものとし、例えば石英ガラス等で構成されるものとすることができる。尚、この補強板２は、後の工程においてダイシング後の各チップをパッケージ等に収納する際、当該パッケージ内の機密性を保つために開口部を閉塞するためのリッドガラスとしての機能も有する。
【００３１】
次に、図１（ｂ）に示されるように、半導体基板１の裏面側を研磨して薄層化する（ステップ＃２）。
【００３２】
次に、パルスレーザを半導体基板１の裏面側の所定位置（但し、後述するステップ＃４においてスルーホールが形成される領域以外の領域とする）に照射することで、半導体ウェハの管理を行うための識別子であるウェハＩＤの書き込みを行う（ステップ＃３）。このウェハＩＤは、英数字の他、２次元コード形式やバーコード形式によって書き込まれるものとしても良い。
【００３３】
尚、ステップ＃３において書き込まれるウェハＩＤは、テスト工程で用いられるテスト装置（プローバ装置）でテストを行っている対象ウェハを認識するためのものであり、ウェハ毎の管理が可能な番号等であれば良い。
【００３４】
次に、図１（ｃ）に示されるように、電極３の裏面側が露出するように基板１の裏面側にスルーホール６を形成する（ステップ＃４）。その後、図１（ｄ）に示されるように、裏面側全体に絶縁膜７を堆積後、エッチバックを施して主面側電極３を露出した状態でスルーホール６内に導電性材料を形成して、主面側電極３と電気的接続を有する裏面側電極８（第２電極）を裏面側に形成する（ステップ＃５）。
【００３５】
図３は、ステップ＃１〜ステップ＃５の各工程を経て形成される半導体ウェハ１の概略構成を示す模式図であり、図４は、図３に示される半導体ウェハ１を構成する複数のチップの内の一チップＣ１を拡大した図である。尚、図３及び図４においては、紙面の上方向を裏面側、下方向を主面側とする。
【００３６】
図３に示されるように、本発明ウェハ１は、裏面側に補強板２が貼り付けられると共に、主面側にはウェハ１を管理するためのウェハＩＤが書き込まれたウェハマーキング領域１２が形成されている。
【００３７】
ステップ＃５終了後、ウェハ１の裏面側の所定領域に、アライメント調整用マーク１４、及び後述するテスト用電極１６を形成する。アライメント調整用マーク１４は、テスト装置上にウェハ１を設置して電気的テストを行う場合に、当該テスト装置上での設置位置を調整する際の調整手段としての役割を有するものであり、導電性材料であっても絶縁性材料であっても良い。尚、導電性材料で構成される場合には、撮像素子５を含む素子領域とは電気的に絶縁されている必要がある。又、マーク１４の配置位置やパターン形状は、テスト装置上での設置位置の調整の際に利用可能な範囲内であれば特に限定されるものではない。図４では、チップＣ１上の各四隅にＬ字形状でマーク１４が施されている場合が図示されている。
【００３８】
図５及び図６は、テスト用電極１６がウェハ１の裏面上に形成された場合の裏面側電極８及び主面側電極３との電気的接続関係を模式的に示す図であり、図３及び図４と同様、紙面の上方向を裏面側、下方向を主面側として示したものである。
【００３９】
上述したように、ウェハ１の裏面上に形成されている裏面側電極８は、ウェハ１の反対側である主面側に形成されている主面側電極３とスルーホール６内に形成された導電性材料を介して電気的に接続されている。そして、電気的テストを行う場合には、図５に示されるように、この裏面側電極８に対して測定用プローブＰ１を接触する構成としても良いし、図６に示されるように、裏面側電極８とは電気的接続を有しつつ別の位置に形成されたテスト用電極１６に対して測定用プローブＰ１を接触する構成としても良い。図６のように裏面側電極８と測定プローブＰ１の接触位置とを離すことで、電気的テストが行われることでプローブ接触箇所に形成されるプローブ痕が裏面側電極８に形成されるのを回避することができる。又、裏面側電極８の大きさがプローブＰ１を接触させるのに十分な大きさを有していない場合にも有用である。
【００４０】
［本発明装置及び本発明方法についての説明］
次に、上述した本発明ウェハに対して電気的テストを行うための本発明装置、並びに本発明装置を用いて電気的テストを行う本発明方法につき、以下、図７〜図１０を参照して説明する。
【００４１】
図７は、本発明装置２０の概略構成を示す模式図である。本発明装置２０は、ウェハローダ２１、アライメント手段２２、プローブカード２３、ウェハステージ２４、光入射手段２５、及び各構成手段の制御を行う制御手段２６を備えて構成される。
【００４２】
ウェハローダ２１に、テスト対象となるウェハをセットする。そして、ウェハローダ２１にセットされた複数のウェハから選択された一のウェハ１がアライメント手段２２に送られる。
【００４３】
アライメント手段２２は、ウェハ１の裏面側に形成されているアライメント調整用マーク１４を認識し、ウェハステージ２４上でのウェハ１の位置決めを行う。ウェハ１は、アライメント手段２２によって定められた位置決めに従ってウェハステージ２４上に載置される。このとき、ウェハステージ２４のステージ面とウェハ１の主面とを接触させ、ウェハ１の裏面側がプローブカード２３と対向するようにウェハ１を載置する。これにより、ウェハ１の主面側が光入射手段２５と対向する。
【００４４】
図８は、ウェハステージ２４及び光入射手段２５の概略構成を示す図である。図８（ａ）がウェハステージ２４の平面図、図８（ｂ）が図８（ａ）中の直線Ｌ１−Ｌ１’で切断した断面図、図８（ｃ）が図８（ａ）中の直線Ｌ２−Ｌ２’で切断した断面図を夫々示す。尚、直線Ｌ１−Ｌ１’上には後述するバキューム溝３１が形成されており、直線Ｌ２−Ｌ２’上にはバキューム溝３１が形成されていないとする。
【００４５】
図８（ａ）に示されるように、ウェハステージ２４は載置される半導体ウェハを真空吸引することで固定するためのバキューム溝３１を十字形上に有する。又、図８（ｂ）に示されるように、バキューム溝３１と真空吸引装置（不図示）との間には、真空吸引装置からの陰圧状態をバキューム溝３１に対して与えるための吸込み口３２が所定の間隔で設けられている。即ち、ウェハステージ下方に設置される真空吸引装置からの陰圧状態が吸込み口３２を介してバキューム溝３１に与えられる結果、ウェハステージ２４上に載置される半導体ウェハは、当該バキューム溝３１に吸着されることで固定される構成である。このとき、例えばバキューム溝３１を幅１ｍｍ、深さ１ｍｍ、長さ１５０ｍｍとし、吸込み口３２を直径１ｍｍ程度とすると、２００ｍｍウェハの吸着固定が可能となる。
【００４６】
又、図８（ｃ）に示されるように、光入射手段２５は筐体４０内に収容されており、所定の間隔で配列された複数の発光素子（例えばＬＥＤ素子）４１が形成された発光体実装基板４２がウェハステージ２４から所定の離間距離を隔てて実装されている。ウェハステージ２４と発光体実装基板４２の間には入射される光を拡散させるための光拡散板４３が形成されており、発光素子４１からの放射光をウェハステージ２４上に載置されたウェハ表面に拡散してウェハ上に形成される撮像素子に対して入射可能な構成となっている。光拡散板４３としては、例えばアクリル板や、光学用ポリカーボネート樹脂板を用いることができる。尚、ウェハステージ２４は、少なくとも載置された半導体ウェハ１の主面側に形成される撮像素子に対して光入射手段２５からの放射光が照射されるように、半導体ウェハ１の載置領域においては当該放射光を透過可能に構成されている。
【００４７】
ここで、発光素子４１は、発光程度の均一化を図るべく、実装間隔を出来るだけ狭くすると共に、光拡散板４３までの離間距離を出来るだけ確保することが好ましい。例えば、上述したバキューム溝３１及び吸込み口３２の寸法例の場合、一例としてＬＥＤ素子を３ｍｍ間隔で実装し、発光体実装基板４２と光拡散板４３との離間距離を６ｍｍ程度とすることができる。更に、発光程度の均一性を高めるべく、光拡散板４３を、所定の離間距離を確保した状態で複数枚平行に設置する構成としても良い。
【００４８】
又、実装基板４２とウェハステージ２４との間には、発光素子４１を保護するための透明性の保護板４４が形成されている。この保護板４４としては、例えば石英ガラスを用いることができる。尚、ウェハステージ２４そのものを石英ガラスで構成することでウェハステージ２４が保護板４４を兼ねる構成としても良い。
【００４９】
このように構成される本発明装置２０を用いて本発明ウェハ１の電気的テストを行う場合につき、以下に説明を行う。尚、図９は、テスト工程をフローチャートにしたものであり、以下の文中の各ステップは図９に示されるフローチャートの各ステップを表すものとする。
【００５０】
まず、本発明ウェハ１をセットする前に、予めアライメント調整用マーク１４及びテスト用電極１６の形成位置等のウェハデータを本発明装置２０に対して登録する（ステップ＃１１）。
【００５１】
次に、主面側に補強板２、裏面側にアライメント調整用マーク１４、及びテスト用電極
１６が形成され、裏面側にウェハＩＤが付された本発明ウェハ１を、裏面側をプローブコンタクト面として本発明装置２０に装着する（ステップ＃１２）。ここで、本発明装置２０がウェハＩＤ認識機能を備えている場合には、装着された本発明ウェハ１の裏面に付されているウェハＩＤを読み取ることでテスト対象となっているウェハを識別することができる。ウェハＩＤ認識機能を備えていない場合には、ウェハＩＤを目視により確認することでウェハの識別を行うものとする。
【００５２】
装着されたテスト対象となる本発明ウェハ１は、アライメント手段２２によってウェハステージ２４上に載置する際の位置と方向が設定される（ステップ＃１３）。この際、アライメント手段２２は、制御手段２６から与えられるウェハデータに基づいて本発明ウェハ１の裏面側に形成されているアライメント調整用マーク１４及びテスト用電極１６の形成箇所を認識し、当該認識結果に基づいて前記の位置と方向が定められる。このとき、例えば、アライメント手段２２は、アライメント調整用マーク１４の形成箇所よりスクライブライン位置及び非受光エリアを認識し、当該非受光エリアが、ウェハステージ２４上に十字型に形成されているバキューム溝３１のクロスポイント部分に位置するように制御を行うものとすることができる。
【００５３】
本発明ウェハ１は、ステップ＃１３においてアライメント手段２２によって設定された位置及び方向に従ってウェハステージ２４上に載置される（ステップ＃１４）。このとき、真空吸引装置（不図示）が稼動することにより、バキューム溝３１によってウェハ１がステージ２４上に吸着され、これによってウェハ１はステージ２４上で固定される。
【００５４】
テスト対象となる本発明ウェハ１がウェハステージ２４上に載置されると、所定のテスト条件の下、光入射手段２５からウェハ１の主面側に対して光を照射し、ウェハ１の裏面側からプローブカード２３が備える測定用プローブＰ１、Ｐ２を所定の電極（裏面側電極８、テスト用電極１６）に接触させることで物理量を測定する（ステップ＃１５）。当該ステップ＃１５によって、プローブカード２３は、ウェハ１の主面側に形成される撮像素子５によって光入射手段２５から放射された光の受光量に応じた物理量を計測する。そして、状態判断手段（不図示）が、ステップ＃１５によって計測された物理量に基づいてウェハ１の状態を判断する（ステップ＃１６）。
【００５５】
このようなステップ＃１１〜ステップ＃１６をウェハローダ２１にセットされた複数のウェハ全てに対して行うことで、例えばステップ＃１６において良好な状態と判断されたウェハのみを次の工程へと進行させることで、製品の歩留まりを向上させることができる。
【００５６】
尚、上述した方法によれば、測定用プローブＰ１、Ｐ２が接触されるのは撮像素子５が形成される主面とは逆の裏面側であるため、ウェハ１の状態を示すウェハマップデータとしては主面側から見た座標情報に変換して得られるデータを出力するものとして良い。
【００５７】
テスト工程を終了したウェハ１は、補強板２をリッドガラスとして利用するため、補強板２が主面側に取り付けられたままの状態でダイシングを行った後、ウェハレベルＣＳＰ（Chip Scale Package）等の従来の実装方法を用いて実装基板にハンダ実装を行う。実装後の構造例が図１０に示されている。図１０では、実装基板５１上にバンプ５２を介してチップ１が実装されている例が示されている。予め接着形成されていた補強板２をリッドガラスとして利用する構成であるため、リッドガラスを別途貼り付ける工程が不要となる。
【００５８】
上述したような本発明ウェハ１、及び本発明装置２０の構成によれば、予め撮像素子５が形成されるウェハ主面側とは異なる裏面側にテスト用電極１６が設けられているため、ウェハ主面側から光入射手段２５によって電気的テストを行うためのテスト光を照射しつつ、ウェハ裏面側からプローブカード２３によって測定用プローブを接触させることができる。即ち、撮像素子５の形成側から測定用プローブを接触させる必要がないため、撮像素子の受光領域に付着するプローブダスト量を大きく減少させることができる。これにより、従来は貫通工程の前にしか実施できなかった電気的テストを貫通工程終了後に行うことができるため、貫通工程で発生する加工不良を含めたテストを行うことができ、工程不良を減少させることが可能となる。
【００５９】
更に、テスト用電極１６或いは測定用プローブによってテスト光の入射が妨げられることがないため、同時にテストを行うことのできる撮像素子対象数を多くすることができ、効率的なテストが実施可能となる。
【００６０】
又、本発明ウェハ１は、貫通工程終了後にリッドガラスとなる補強板２が貼り付けられる構成であるため、当該補強板２が貼り付けられたままの状態でその後の組立工程が行われる。即ち、撮像素子５の上部領域は常に補強板２によって覆われており、撮像素子５を含む素子領域が外部に露出されていないことから、実装後に洗浄を行っても当該素子領域に対して物理的ダメージが殆ど与えられることがない。従って、実装後のウェハ（チップ）に対して容易に洗浄を行うことができるため、組立工程（後工程）を行う工場は、ウェハ処理工程（前工程）を行う工場ほどの高いダストレベルが要求されず、組立工程に係るコストを低減することが可能となる。
【図面の簡単な説明】
【００６１】
【図１】本発明に係る半導体ウェハを製造する際の製造工程順に示した概略断面構造図
【図２】本発明に係る半導体ウェハを製造する際の製造工程を示すフローチャート
【図３】本発明に係る半導体ウェハの概略構成を示す模式図
【図４】本発明に係る半導体ウェハ上のチップ概略構成を示す模式図
【図５】テスト用電極が本発明に係る半導体ウェハの裏面上に形成された場合の裏面側電極及び主面側電極との電気的接続関係を模式的に示す図
【図６】テスト用電極が本発明に係る半導体ウェハの裏面上に形成された場合の裏面側電極及び主面側電極との電気的接続関係を模式的に示す別の図
【図７】本発明に係るテスト装置の概略構成を示す模式図
【図８】ウェハステージ及び光入射手段の概略構成を示す図
【図９】半導体ウェハをテストするテスト工程を示すフローチャート
【図１０】テスト工程、ハンダ実装工程終了後のチップ構造の概略構成を示す図
【図１１】従来構成の半導体チップに対して電気的テストが行われる状態を示す概略図
【符号の説明】
【００６２】
１：    半導体基板
２：    補強板
３：    主面側電極（第１電極）
４：    接着樹脂
５：    撮像素子
６：    スルーホール
７：    絶縁膜
８：    裏面側電極（第２電極）
１２：    ウェハマーキング領域
１４：    アライメント調整用マーク
１６：    テスト用電極
２０：    本発明に係るテスト装置
２１：    ウェハローダ
２２：    アライメント手段
２３：    プローブカード
２４：    ウェハステージ
２５：    光入射手段
２６：    制御手段
３１：    バキューム溝
３２：    吸込み口
４０：    筐体
４１：    発光素子
４２：    発光体実装基板
４３：    光拡散板
４４：    保護体
５１：    実装基板
５２：    バンプ
Ｃ１：    チップ
Ｐ１：    測定用プローブ
Ｐ２：    測定用プローブ
９１：    半導体チップ
９２：    コンタクトパッド
９３：    配線基板
９４：    バンプ
９５：    テスト用基板
９６：    テスト用電極
【図１】
2008171924.tif 000003
【図２】
2008171924.tif 000004
【図３】
2008171924.tif 000005
【図４】
2008171924.tif 000006
【図５】
2008171924.tif 000007
【図６】
2008171924.tif 000008
【図９】
2008171924.tif 000009
【図７】
2008171924.tif 000010
【図８】
2008171924.tif 000011
【図１０】
2008171924.tif 000012
【図１１】
2008171924.tif 000013