(57)【要約】【課題】光電変換効率を向上させることができる光電変換素子を提供する。【解決手段】本発明によれば、第１導電型の半導体基板と、この半導体基板の受光面側に設けられた第２導電型の半導体層と、前記半導体層上に設けられた受光面電極と、前記受光面の反対側表面である裏面に設けられた裏面電極とを備え、前記裏面には、前記裏面電極を完全に又は部分的に取り囲む分離帯を有する不活性化膜が設けられている光電変換素子が提供される。【選択図】図１
2008227160.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、この半導体基板の受光面側に設けられた第２導電型の半導体層と、前記半導体層上に設けられた受光面電極と、前記受光面の反対側表面である裏面に設けられた裏面電極とを備え、
前記裏面には、前記裏面電極を完全に又は部分的に取り囲む分離帯を有する不活性化膜が設けられている光電変換素子。
【請求項２】
前記分離帯は、前記裏面電極に接触又は非接触で前記裏面電極に近接して設けられる請求項１に記載の素子。
【請求項３】
前記半導体基板は、前記裏面電極直下を含む領域に第１導電型の高ドープ層をさらに備える請求項１に記載の素子。
【請求項４】
前記分離帯は、その一部又は全体が前記高ドープ層の外側に位置するように設けられる請求項３に記載の素子。
【請求項５】
前記分離帯は、前記高ドープ層に接触又は非接触で前記高ドープ層に近接して設けられる請求項４に記載の素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換素子に関するものであり、さらに詳しくは、太陽光などの光の照射を受けてそのエネルギーを直接電気エネルギーに変える、太陽電池素子に代表される光電変換素子に関するものである。
【背景技術】
【０００２】
光電変換素子の一種であるシリコン太陽電池素子の高効率化における課題の１つは、シリコン基板とシリコン熱酸化膜や反射防止膜などとの界面の不活性化にある。この界面が活性な状態では界面にエネルギー不整準位が存在する。その不整準位にキャリアが捕捉されることにより、太陽電池電極へのキャリア収集効率が低下し、電気的特性が低下する。そこで、界面を不活性化するために多くの試みがなされてきた。界面不活性化の考え方には２つの筋道が存在する。
【０００３】
（１）第１の考え方
第１の考え方は、界面に存在するシリコンの未結合種を終端し界面の不整準位を減らす、すなわち界面に由来する欠陥自体を減らす試みである。
【０００４】
ＳｉＯ2膜による方法は、シリコン半導体が世に出て以来、有効な界面不活性化の方法であり続けてきた。ＳｉＯ2膜は、それ自体にシリコンが含まれるので、表面シリコン結晶の秩序を維持したまま表面の未結合種を終端することができ、欠陥密度を低く抑えながら基板界面のシリコンに結合することが可能である。ＳｉＯ2膜の太陽電池への応用も現在までに多くなされてきた。特許文献１では、ＳｉＯ2を比較的低い温度でシリコン基板表面に生成する方法が示されている。
【０００５】
シリコンを含んだＳｉ3Ｎ4膜もまた、シリコン基板界面に由来する欠陥を減らして表面を不活性化する。特許文献２では、Ｓｉ3Ｎ4膜を用いた太陽電池作製のプロセスが示されている。さらに特許文献３では、水素およびハロゲン元素を含むＳｉ3Ｎ4膜を生成するプロセスが示されている。
【０００６】
以上の例はシリコンを含んだ絶縁膜、誘電体膜の堆積であったが、特許文献４および特許文献５では、半導体である微結晶シリコンをシリコンウェハー表面に堆積させ、不活性化に用いることが示されている。
【０００７】
また、シリコン以外の不活性化膜材料の候補として、特許文献６ではアルカリ珪酸塩、特許文献３ではＡｌ2Ｏ3膜、特許文献７ではダイアモンド薄膜などが挙げられている。
【０００８】
（２）第２の考え方
第２の考え方は、再結合速度の大きい部位にキャリアが存在する確率を下げる試みである。
【０００９】
単純なアイデアは、特許文献８または特許文献９で述べられている。これらでは、再結合速度の大きい電極近傍の面積が太陽電池の全面積に占める割合を極小化するために、電極のキャリア収集効率を上げるとともにその面積をできるだけ小さくし、太陽電池全体の再結合損失を低下させる試みが述べられている。
【００１０】
既に実用に供されている簡便な方法は高ドープ層を電極近傍に作ることである。電極近傍の高ドープ層に生じる電位勾配によって、少数キャリアが反射されて基板内部に押し戻されるので、高ドープ層内での少数キャリア密度が低下する。多数キャリアが再結合する相手を失うので、結果として再結合速度を下げることができる。再結合低減とは別に、高ドープ層はもう１つの作用を持っている。高ドープ層は半導体と金属との界面に生じる電位障壁の厚みを減らし界面でのキャリア移動を容易にする。電極下の高ドープ層は、上記２つの作用のために、太陽電池に限らず半導体に電極を作製する手段として一般的に用いられている。
【００１１】
また、逆に、半導体の極性を反転させた反転層、それに伴う空乏層を基板表面近傍に形成することにより、キャリアの表面再結合抑制が可能である。多数キャリアは空乏層、反転層に侵入できないので、再結合速度が抑制される。界面近傍にカウンタードープを行うか（非特許文献１）、あるいは、界面に異なったバンドギャップの半導体を挟むことによって（特許文献１０）、反転層、空乏層を形成して表面再結合を減らす試みが報告されている。
【特許文献１】特開平１０−４２０４号公報
【特許文献２】特開昭５８−２２０４７７号公報
【特許文献３】特開昭５９−１５０４８３号公報
【特許文献４】特開平１０−２１４９８２号公報
【特許文献５】特開平１０−４１５３１号公報
【特許文献６】特開２００１−２０３３７３号公報
【特許文献７】特開平５−２４３５９７号公報
【特許文献８】特開昭６４−８９５６９号公報
【特許文献９】特開昭６０−１２１７７９号公報
【特許文献１０】特開平９−１９９７３８号公報
【非特許文献１】S.R.Wenhamと他８名,「REAR SURFACE EFFECTS IN HIGH EFFICIENCY SILICON SOLAR CELLS」, Proc.,IEEE First World Conference on Photovoltaic Energy Conversion Conference Hawaii,December,1994,pp.1278〜1282
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、上記（２）に述べたような電界は、意図的ではなくても何らかの膜をシリコン基板表面に堆積させるだけで、自然に生じる。例えばＳｉＮ膜は負の電荷をシリコン基板との界面にもたらす。ｐ型基板を用いた場合、ＳｉＮ膜とシリコン基板との界面にもたらされた負電荷は、シリコン基板表面近傍に空乏層を、さらにはｎ型への反転層を生じさせる。空乏層に多数キャリアは侵入できないので、正孔のシリコン基板表面への到達は抑制される。一方、（１）で述べたように、ＳｉＮ膜は界面準位自体も減らす。すなわち、ＳｉＮ膜の堆積は、（１）界面準位の低減および（２）正孔の表面到達の抑制という、２通りの筋道で界面不活性化に寄与する。
【００１３】
上記の多くの例は、界面不活性化という１つの観点から見ると極めて有望に見える。しかし、実際の太陽電池セルに適用した場合の問題を含んでいる。太陽電池の受光面または裏面には、不活性膜で覆われた部分と電極とが隣り合って存在する。前者に関して理想的な条件が後者に悪影響を及ぼすか、またはその逆の現象が生じる可能性がある。例えば、不活性化膜直下のシリコン基板には空乏層または反転層が生じ、一方、電極下には電気的接触性の改善のための高ドープ層が存在する、全く性質の異なった２つの領域が電極近傍の狭い領域に並存しているような場合である。
従来技術の発明は、欠陥不活性化という単独の視点からのみ考えられた発明であって、上記のような相互作用を考慮した発明とは言いがたい。このような従来技術発明を実際に太陽電池セルに適用すると、かえって電気的特性を低下させる場合もある。
【００１４】
本発明は、このような実情に鑑みてなされたものであって、光電変換効率を向上させることができる光電変換素子を提供するものである。
【課題を解決するための手段】
【００１５】
本発明によれば、第１導電型の半導体基板と、この半導体基板の受光面側に設けられた第２導電型の半導体層と、前記半導体層上に設けられた受光面電極と、前記受光面の反対側表面である裏面に設けられた裏面電極とを備え、前記裏面には、前記裏面電極を完全に又は部分的に取り囲む分離帯を有する不活性化膜が設けられている光電変換素子が提供される。
【００１６】
不活性膜は、電荷を有していることがあり、この電荷によって半導体基板の裏面に反転層が形成されることがある。反転層とは、導電型が反転した領域である。例えば半導体基板がｐ型であり、不活性膜が強い正電荷を有している場合、半導体基板の裏面に少数キャリアである電子が蓄積され、ｎ型の反転層が形成される。
このような場合、この反転層に蓄積されている少数キャリアが裏面電極に向かって半導体基板に実質的に平行な方向に流れ、裏面電極近傍において（裏面電極直下を含む領域に第１導電型の高ドープ層が形成されている場合には高ドープ層近傍においても）多数キャリアと再結合することがある。この再結合は、光電変換素子の出力電流損失や光電変換効率低下の原因となる。
【００１７】
本発明では、裏面電極を完全に又は部分的に取り囲む分離帯を有する不活性化膜が基板裏面に形成されている。分離帯には反転層は形成されないので、不活性膜直下の反転層と、裏面電極（又は高ドープ層）とが分離されることになり、裏面電極近傍でのキャリア再結合が抑制され、出力電流損失や光電変換効率低下が抑制される。従って、本発明によれば、光電変換効率を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
以下，本発明の実施形態を図面を用いて説明する。図面や以下の記述中で示す内容は，例示であって，本発明の範囲は，図面や以下の記述中で示すものに限定されない。以下、本発明の２つの実施形態を例示する。第１実施形態は、裏面電極直下を含む領域に第１導電型の高ドープ層が形成されている場合を示し、第２実施形態は、高ドープ層が形成されていない場合を示す。
【００１９】
１．第１実施形態の光電変換素子の構造
図１を用いて本発明の第１実施形態の光電変換素子の構造について説明する。図１は、本実施形態の光電変換素子の構造を示す断面図である。図１では、図示や説明の便宜上、電極や分離帯の構成を簡略化して表示している。
【００２０】
本発明の第１実施形態の光電変換素子は、第１導電型の半導体基板１と、この半導体基板１の受光面側に設けられた第２導電型の半導体層３と、半導体層３上に設けられた受光面電極５と、前記受光面の反対側表面である裏面に設けられた裏面電極７とを備え、前記裏面には、裏面電極７を完全に又は部分的に取り囲む分離帯９を有する不活性化膜１１が設けられている。また、半導体基板１は、裏面電極７の直下を含む領域に第１導電型の高ドープ層１３をさらに備え、分離帯９は、高ドープ層１３がある領域の外側に高ドープ層１３に近接して設けられている。半導体層３上には反射防止膜１５が設けられている。
【００２１】
以下、第１導電型がｐ型である場合を例にとって説明を進める。また、以下の説明中の「ｐ型」と「ｎ型」、「正孔」と「電子」、「正電荷」と「負電荷」を入れ替える等必要な読み替えをすることによって、以下の説明は、第１導電型がｎ型である場合にも基本的に適用可能である。
【００２２】
１．半導体基板
半導体基板１は、ｐ型半導体からなり、例えば、ｐ型結晶質シリコン基板からなる。半導体基板１の厚さは、好ましくは１０〜２００μｍであり、さらに好ましくは２０〜６０μｍである。
【００２３】
２．半導体層
半導体層３は、ｎ型であり、半導体基板１の受光面側に設けられる。半導体層３は、ｐｎ接合が形成されるように設けられるのであれば、その形成方法は限定されない。半導体層３は、半導体基板１内にｎ型ドーパント元素（例えば、リン）を導入することによって形成してもよく、半導体基板１上にｎ型半導体層をＣＶＤ法等によって別途形成することによって形成してもよい。半導体基板１へのｎ型ドーパント元素の導入は、例えば、ｎ型ドーパント元素を含む材料を半導体基板１内に熱拡散させたり、ｎ型ドーパント元素からなるイオンを半導体基板１内にイオン注入したりすることによって行うことができる。
熱拡散の方法としては、ｎ型ドーパント元素を含む材料（例えばＰＯＣｌ3）を含む高温気体中に半導体基板１を置く方法や、ｎ型ドーパント元素を含む材料を含む溶液を半導体基板１表面にスプレー塗布した後に加熱したりする方法が挙げられる。
【００２４】
３．受光面電極
受光面電極５は、半導体層３上に形成される。受光面電極５は、半導体層３に電気的に接続されていて、半導体層３からの電子を集めることができるものであれば、その形状や材料は、特に限定されない。一例では、受光面電極５は、銀を主成分とするペースト材料を用いて魚骨状の受光面電極を印刷することによって形成される。
【００２５】
４．反射防止膜
反射防止膜１５は、半導体層３上に形成される。反射防止膜１５は、表面反射を抑制する機能を有するものであればその材料、厚さ及び製法等は特に限定されない。反射防止膜１５は、例えば、厚さ８０ｎｍのＳｉＮ膜からなる。反射防止膜１５は、例えば、プラズマＣＶＤ法によって形成することができる。
【００２６】
５．裏面電極
裏面電極７は、受光面の反対側表面である裏面に設けられている。裏面電極７は、半導体基板１に電気的に接続されていて、半導体基板１からの正孔を集めることができるものであれば、その形状、材料及び製法等は、特に限定されない。裏面電極７は、例えば、アルミニウムと銀とを主成分とするペースト材料を半導体基板１裏面の所望位置に印刷することによって形成することができる。裏面電極７は、スパッタ法や真空蒸着法などで形成してもよい。裏面電極７の形状の一例は、図２の底面図に示すような櫛形形状である。図２では、裏面電極７は、平行に並ぶ複数本の第１電極部７ａと、第１電極部７ａを互いに連結する第２電極部７ｂとで構成されている。図２では、第２電極部７ｂは、第１電極部７ａの端で第１電極部７ａを互いに連結しているが、これ以外の部分（例えば、第１電極部７ａの長手方向の中央付近）で第１電極部７ａを互いに連結してもよい。裏面電極７は、互いに分離された複数の電極部からなってもよい。この場合、導電性基板に複数の電極部をそれぞれ接触させる等の手段によって複数の電極部を互いに導通させることができる。
【００２７】
６．高ドープ層
高ドープ層１３は、ｐ型不純物が高濃度でドーピングされている層であり、裏面電極７の直下を含む領域に形成されている。高ドープ層１３は、例えば、裏面電極７を形成する際に裏面電極形成材料中のｐ型不純物（例えば、アルミニウム）を熱拡散させることによって形成することができる。高ドープ層１３は、電気的接触性を改善しまたは再結合損失を抑制する機能も有する。高ドープ層１３は、基板１の半導体と、ｐ型不純物である金属との合金であるため、半導体と金属との中間的な性質を有し、低品質であり、多くの不整準位を有する。高ドープ層１３は、通常、裏面電極７の直下だけでなく、裏面電極７の周辺部にも広がっている。
【００２８】
７．不活性化膜
基板１の裏面には不活性化膜１１が形成されている。不活性化膜１１は、裏面を不活性化させる機能を有するものであればその材料、厚さ及び製法等は特に限定されない。しかし、不活性化膜１１が有する電荷の影響によって不活性化膜１１の直下の半導体基板１中に反転層１７が形成される場合に、分離帯９を設ける意義があるので、不活性化膜１１は、不活性化膜１１の直下の半導体基板１中に反転層１７が形成されるような電荷を有するものであることが好ましい。本実施形態では、基板１がｐ型であるので、不活性化膜１１が強い正電荷を有する場合に、不活性化膜１１の直下の半導体基板１にｎ型の反転層１７が形成される。なお、基板１がｎ型である場合、不活性化膜１１が強い負電荷を有する場合に、不活性化膜１１の直下の半導体基板１にｐ型の反転層１７が形成される。
【００２９】
不活性化膜１１は、例えば、ＳｉＮ膜からなる。ＳｉＮ膜は、裏面を不活性化させる機能を有しており、且つ正電荷を持っていて反転層１７を形成するので、本実施形態の不活性膜として適切である。不活性化膜１１は、一例では、厚さ８０ｎｍのＳｉＮ膜であり、不活性化膜１１は、プラズマＣＶＤ法によって形成することができる。
【００３０】
不活性化膜１１は、裏面電極７を完全に又は部分的に取り囲む分離帯９を有する。分離帯９を形成する方法は、特に限定されない。分離帯９は、例えば、不活性化膜１１を形成した後に機械的切削、化学エッチング又はレーザー加工等の手段によって不活性化膜１１を部分的に除去することによって形成することができる。また、分離帯９となる領域をマスクで覆った状態で不活性化膜１１を形成することによって分離帯９を形成してもよい。
【００３１】
ここで、図３（ａ）及び（ｂ）を用いて、分離帯９の機能について説明する。図３（ｂ）は、図１の点線で囲った領域Ａに対応する部分の拡大図である。図３（ａ）は、図３（ｂ）から分離帯９を除いたものである。どちらの場合でも、高ドープ層１３内には正孔１９が存在しており、反転層１７には電子２１が存在している。また、高ドープ層１３と反転層１７は部分的に重なっており、この重なり部分において正孔１９と電子２１が頻繁に再結合を起こし、正孔１９と電子２１が消失する。
【００３２】
図３（ａ）に示す構造の場合、再結合によって消失した電子２１を補うために矢印２３で示す方向に電子２１が流れ、高ドープ層１３と反転層１７の重なり部分に電子２１が次々と供給され、多くの再結合損失が生じる。このような電子の流れを寄生短絡電流と呼ぶ。寄生短絡電流については、非特許文献１でも言及されている。
【００３３】
再結合損失を抑制するには、寄生短絡電流が流れないようにすればよい。図３（ｂ）に示す構造の場合でも高ドープ層１３と反転層１７の重なり部分において正孔１９と電子２１の再結合が起こるが、図３（ｂ）の場合は、分離帯９において反転層１７が分断されているので、矢印２３で示す方向に電子２１が移動することができない。このため、寄生短絡電流が流れず、再結合損失が抑制される。
【００３４】
分離帯９の幅は、特に限定されないが、例えば、５，６，７，７．５，８，９，１０，１１，１２，１２．５，１３，１４，１５，１６，１７，１７．５，１８，１９又は２０μｍである。分離帯９の幅は、これらの何れか２つの数値の間の範囲内であってもよい。分離帯９は、上記のように反転層１７を分断することによって寄生短絡電流を抑制するという利点を有している反面、分離帯９では基板１の裏面の不活性化がなされないので分離帯９では裏面再結合速度が大きくなるという不利な点も有している。このため、分離帯９の幅は、適度な幅、例えば１０μｍ程度が好ましい。分離帯９の幅が狭すぎると寄生短絡電流が十分に抑制されず、広すぎると基板１の裏面の、不活性化がなされていない領域が大きくなり却って特性が悪化することがあり得るからである。
【００３５】
分離帯９は、その一部又は全体が高ドープ層１３の外側に位置するように設けることが好ましい。なぜなら、図４に示すように、高ドープ層１３の内側に分離帯９を設けると、分離帯９の外側で高ドープ層１３と反転層１７とが重なり、寄生短絡電流を十分に抑制できないからである。但し、図４のような位置に分離帯９を設けた場合でも、（１）高ドープ層１３と反転層１７の重なり部分を小さくすることができ、（２）反転層１７の電子２１と、裏面電極７に流れ込む正孔１９との間の再結合（図７（ａ），（ｂ）を参照）は、抑制することができるので、分離帯９を設けたことによる効果は得られると考えられる。
分離帯９は、高ドープ層１３に接触又は非接触で高ドープ層１３に近接して配置することが好ましい。分離帯９が高ドープ層１３から離れているとその分だけ、高ドープ層１３近傍に近づく反転層１７中の電子２１の量が増えるからである。
【００３６】
分離帯９は、図２のように裏面電極７を完全に取り囲むように設けることが好ましいが、図５のように裏面電極７を部分的に取り囲むように設けてもよい。何れも場合でも分離帯９を設けたことによる効果が得られるからである。「取り囲むように」とは、「裏面電極７に向かう方向に流れる寄生短絡電流の流路を遮断するように」とも表現可能である。
【００３７】
２．第２実施形態の光電変換素子の構造
図６を用いて本発明の第２実施形態の光電変換素子の構造について説明する。図６は、本実施形態の光電変換素子の構造を示す断面図である。図６では、図示や説明の便宜上、電極や分離帯の構成を簡略化して表示している。
【００３８】
本実施形態の光電変換素子は、第１実施形態に類似しているが、高ドープ層１３がない点が異なっている。従って、高ドープ層１３が関係する部分以外については、第１実施形態で述べた内容は、基本的に第２実施形態にも当てはまる。
【００３９】
ここで、図７（ａ）及び（ｂ）を用いて、分離帯９の機能について説明する。図７（ｂ）は、図６の点線で囲った領域Ａに対応する部分の拡大図である。図７（ａ）は、図７（ｂ）から分離帯９を除いたものである。
【００４０】
本実施形態では高ドープ層１３が形成されていないので、高ドープ層１３中の正孔９と、反転層１７中の電子２１との再結合は起こらない。しかし、裏面電極７の近傍では裏面電極７に流れ込む正孔１９と、反転層１７中の電子２１との間の再結合が生じることがある。
【００４１】
図７（ａ）に示す構造の場合、第１実施形態で説明したのと同じ原理によって寄生短絡電流が生じる。しかし、図７（ｂ）に示す構造の場合は、第１実施形態で説明したのと同じ原理によって、反転層１７が分断されて、寄生短絡電流が抑制される。
【００４２】
本実施形態では、分離帯９は、裏面電極７に接触又は非接触で裏面電極７に近接して配置することが好ましい。分離帯９が裏面電極７から離れているとその分だけ、裏面電極７近傍に近づく反転層１７中の電子２１の量が増えるからである。分離帯９は、図８に示すように、裏面電極７に接触させて配置することが好ましい。この場合、裏面電極７に流れ込む正孔１９と、反転層１７中の電子２１との接触が遮断され、両者の再結合が抑制されるからである。
【００４３】
３．光電変換素子の具体的な製造方法
ここで、図９のフローチャートと図１０（ａ）〜（ｃ）を用いて、本発明の第１実施形態の光電変換素子の具体的な製造方法の一例を説明する。図１０（ａ）〜（ｃ）は、本実施形態の光電変換素子の製造工程を示す断面図である。以下の説明中の条件や、工程の順序は、例示であって、条件や順序は適宜変更可能である。
【００４４】
まず、ｐ型単結晶シリコン基板からなる半導体基板１（大きさ１０ｃｍ×１０ｃｍ、厚さ１００μｍ、抵抗率１Ωｃｍ）をＲＣＡ法で洗浄する（ステップＳ１）。
次に、ＮａＯＨ水溶液とイソプロピルアルコール（ＩＰＡ）との混合液を用いて、液温約９０℃でテクスチャエッチングを行い、半導体基板１の表面に高さ数μｍの微小ピラミッドを形成する（ステップＳ２）。
【００４５】
次に、ＰＯＣｌ3を含む高温気体中に半導体基板１を置くことでリンを熱拡散させ、厚さ１．０μｍ、不純物濃度１．２×１０20ｃｍ-3のｎ型半導体層３を受光面及び裏面側に形成する。熱拡散時の半導体基板１の温度および拡散炉の温度は８５０℃とし、拡散時間は１０分に設定する。続いて受光面全面にレジストを塗布しフッ硝酸溶液に浸潤し裏面側のｎ型半導体層３を除去し、さらにアルカリ溶液に浸潤し受光面側のレジストを除去する（ステップＳ３）。
続いて、プラズマＣＶＤ法によって、半導体基板１の受光面側に厚さ８０ｎｍのＳｉＮ膜からなる反射防止膜１５を形成する。反射防止膜１５は、不活性化膜としても機能する（ステップＳ４）。
さらに、半導体基板１の裏面側全面にプラズマＣＶＤ法により、厚さ８０ｎｍのＳｉＮ膜からなる不活性化膜１１を形成する（ステップＳ５）。
【００４６】
次に、電極形成を行う。まず、受光面側には銀を主成分としガラスフリットを含むペースト材料を用いて魚骨状の受光面電極５を印刷する（ステップＳ６）。一方、裏面側の不活性化膜１１にアルミニウムと銀とを主成分としガラスフリットを含むペースト材料を用いて裏面電極７を印刷する（ステップＳ７）。裏面電極７は、図５のような櫛状に印刷する。第１電極部７ａは、幅２０μｍ、間隔２００μｍで、基板１の裏面全面に形成する。第２電極部７ｂの幅は２００μｍとする。ここまでの工程で図１０（ａ）に示す構造が得られる。
【００４７】
次に、焼成を行い、受光面側の反射防止膜１５および裏面側の不活性化膜１１をファイヤースルーして、半導体層３と受光面電極５、及び半導体基板１と裏面電極７とをそれぞれ導通させる（ステップＳ８）。焼成の温度は７５０℃、時間は１秒間とする。この際、裏面電極７中のアルミニウムが半導体基板１内に拡散して高ドープ層１３が形成される。ここまでの工程によって、図１０（ｂ）に示す構造が得られる。
【００４８】
最後に、図１０（ｃ）及び図５に示すように、裏面電極７を取り囲む分離帯９を形成する。分離帯９は、工業用途のレーザー加工機を用いて不活性化膜１１を焼き切ることによって形成し（ステップＳ９）、その後、ハンダディップを行う（ステップＳ１０）。分離帯９は、裏面電極７と分離帯９の間の幅Ｘが１０μｍになる位置に形成する。レーザー光線の光線径とパワーを変えることにより、除去する線幅を５〜２０μｍの範囲で変化させる。
以上の工程によって、本実施形態の光電変換素子が得られる。
【００４９】
４．効果の検証
「３．光電変換素子の具体的な製造方法」で説明した条件で得られる光電変換素子について計算機シミュレーションを行い、分離帯９を設けたことによって得られる効果の検証を行った。計算機シミュレーションは、ＡＭ１．５下で擬似太陽光を照射するという条件で行った。その結果を図１１（ａ）〜（ｃ）に示す。図１１（ａ）〜（ｃ）は、それぞれ、分離帯９の幅と、短絡電流密度、開放電圧及び光電変換効率との関係を示すグラフである。
【００５０】
図１１（ａ）を参照すると、分離帯９の幅が１０μｍ以上の場合に短絡電流密度が大きくなっていることが分かる。まず、図１１（ｂ）を参照すると、分離帯９の幅が１０μｍ以上の場合に開放電圧が低下していることが分かる。また、図１１（ｃ）を参照すると、分離帯９の幅が１０μｍの場合に光電変換効率が０．４％上昇したことが分かる。
【００５１】
このような結果が得られた理由は必ずしも明らかではないが、以下の通りであると推測される。
分離帯９の幅が５μｍの場合に短絡電流密度が上昇していない点を鑑みると、分離帯幅が５μｍの場合は、寄生短絡電流が十分に抑制されなかったので、光電変換効率の上昇が見られなかったと考えられる。なお、本シミュレーションではこのような結果が得られたが、不活性膜１１の形成条件等によっては分離帯幅が５μｍ程度であっても寄生短絡電流が抑制できる場合もあると考えられ、その場合には光電変換効率が上昇すると考えられる。
【００５２】
また、分離帯９の幅が２０μｍの場合に短絡電流密度が上昇し且つ開放電圧が低下している点を鑑みると、分離帯９の幅が２０μｍの場合は、分離帯９の幅が太すぎて裏面全体面積に占める分離帯９の面積の割合が大きくなり、裏面再結合速度の面平均値が増大し開放電圧の低下を招き、そのために光電変換効率の上昇が見られなかったと考えられる。なお、本シミュレーションではこのような結果が得られたが、分離帯９の幅が２０μｍ程度であっても、分離帯９を形成した後に別の表面処理を基板１の裏面の施す等によって裏面再結合速度の増大を抑制することによって光電変換効率を上昇させることができると考えられる。
【００５３】
そして、分離帯９の幅が１０μｍの場合は、寄生短絡電流が十分に抑制され、且つ裏面再結合速度の面平均値の増大が大きくなかったので、光電変換効率が向上したと考えられる。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１実施形態の光電変換素子の構造を示す断面図である。
【図２】本発明の第１実施形態の光電変換素子の構造を示す底面図である。
【図３】（ａ），（ｂ）は、図１の領域Ａに対応する部分の拡大図であり、（ａ）は分離帯がない構造、（ｂ）は、分離帯がある構造を示す。
【図４】図１の領域Ａに対応する部分の拡大図であり、分離帯の位置が異なる実施形態を示す。
【図５】図２の対応した底面図であり、分離帯が裏面電極を部分的に囲むように形成されている実施形態を示す。
【図６】本発明の第２実施形態の光電変換素子の構造を示す断面図である。
【図７】（ａ），（ｂ）は、図６の領域Ａに対応する部分の拡大図であり、（ａ）は分離帯がない構造、（ｂ）は、分離帯がある構造を示す。
【図８】図６の領域Ａに対応する部分の拡大図であり、分離帯の位置が異なる実施形態を示す。
【図９】本発明の第１実施形態の光電変換素子の製造工程を示すフローチャートである。
【図１０】（ａ）〜（ｃ）は、本発明の第１実施形態の光電変換素子の製造工程を示す断面図である。
【図１１】（ａ）〜（ｃ）は、計算機シミュレーションの結果を示し、（ａ）〜（ｃ）は、それぞれ、分離帯９の幅と、短絡電流密度、開放電圧及び光電変換効率との関係を示すグラフである。
【符号の説明】
【００５５】
１：半導体基板  ３：半導体層  ５：受光面電極  ７：裏面電極  ７ａ：裏面電極の第１電極部  ７ｂ：裏面電極の第２電極部  ９：分離帯  １１：不活性化膜  １３：高ドープ層  １５：反射防止膜  １７：反転層  １９：正孔  ２１：電子  ２３：電子の流れ  Ｘ：裏面電極と分離帯の間の幅
【図１】
2008227160.tif 000003
【図２】
2008227160.tif 000004
【図３】
2008227160.tif 000005
【図４】
2008227160.tif 000006
【図５】
2008227160.tif 000007
【図６】
2008227160.tif 000008
【図７】
2008227160.tif 000009
【図８】
2008227160.tif 000010
【図９】
2008227160.tif 000011
【図１０】
2008227160.tif 000012
【図１１】
2008227160.tif 000013