(57)【要約】【課題】ショットキー接合の面に凹凸をもたせて、該接合面積を稼ぐ半導体装置の大電流域の順方向電圧降下を抑えることが可能なショットキーバリア半導体装置とその製造方法を提供する。【解決手段】Ｎ型半導体基板１から連続する複数の第二のＮ型半導体層３が低濃度Ｎ型半導体層４の層内へ延在して形成され、ショットキーメタル８の一部をなす突出部８ａが第二のＮ型半導体層３の相互間に低濃度Ｎ型半導体層４の層内へ延在して形成され、第二のＮ型半導体層３からショットキーメタル８に電子流が供給されることで、ショットキー接合面の全面が有効な電流路となって大電流域の順方向電圧降下を抑える。【選択図】図１
2008227111.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板が基層上に複数の半導体層を形成したものであって、前記基層上に同じ導電型をなす低濃度半導体層が形成され、前記低濃度半導体層と異なる導電型をなすガードリング層が前記低濃度半導体層の表面から層内へ延在して環状に形成され、前記低濃度半導体層と同じ導電型をなす第一の半導体層が前記基層と前記低濃度半導体層との界面から前記低濃度半導体層の層内へ延在して前記ガードリング層に対向して環状に形成され、前記第一の半導体層で囲まれた領域内に前記低濃度半導体層と同じ導電型をなす複数の第二の半導体層が前記基層と前記低濃度半導体層との界面から前記低濃度半導体層の層内へ延在して互いに平行に形成されてなり、
前記半導体基板の一方側の主面の周縁部に環状の絶縁保護膜が前記低濃度半導体層の周縁端から前記ガードリング層の途中までを覆って形成され、前記絶縁保護膜で囲まれる前記半導体基板の一方側の主面にショットキーメタルが形成され、ショットキーメタルが前記低濃度半導体層および前記ガードリング層の一部を覆うとともに、ショットキーメタルの周縁部が前記絶縁保護膜の上まで延在し、ショットキーメタルの複数の突出部が前記低濃度半導体層の層内へ延在して互いに平行に形成されるとともに、前記突出部が第二の半導体層の相互間にそれぞれ位置し、前記ショットキーメタルの上にメタル電極が形成されたことを特徴とするショットキーバリア半導体装置。
【請求項２】
前記ショットキーメタルの各突出部において前記半導体基板の他方の主面側に対向する先端位置に、前記低濃度半導体層と異なる導電型をなす第三の半導体層が形成されたことを特徴とする請求項１に記載のショットキーバリア半導体装置。
【請求項３】
前記ショットキーメタルの各突出部において前記半導体基板の他方の主面側に対向する先端位置に、絶縁層が形成されたことを特徴とする請求項１に記載のショットキーバリア半導体装置。
【請求項４】
前記ショットキーメタルの各突出部において前記半導体基板の他方の主面側に対向する先端位置に、第二のショットキーメタルが形成されたことを特徴とする請求項１に記載のショットキーバリア半導体装置。
【請求項５】
基層上に複数の半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、
前記基層上にエピタキシャル成長にて同じ導電型をなす低濃度半導体層を形成し、前記低濃度半導体層の上に熱酸化法にて絶縁保護膜を形成する初期酸化工程と、
前記絶縁保護膜に選択的なエッチングを施して所定部分を窓開けして前記低濃度半導体層の表面を露出させ、前記絶縁保護膜をマスクとして前記低濃度半導体層と同じ導電型をなすドーパントを注入し、熱拡散法にてドライブ拡散を施すことにより、前記低濃度半導体層の表面から層内へ延在して前記基層に達する環状の第一の半導体層と複数の互いに平行な第二の半導体層とを形成するとともに、前記第二の半導体層を前記第一の半導体層に囲まれた領域内に形成する第一導電型半導体層形成工程と、
前記絶縁保護膜の全てをエッチング除去し、前記第一の半導体層と前記第二の半導体層と前記低濃度半導体層の表面上にエピタキシャル成長により低濃度半導体層を積み上げて形成し、積み上げた前記低濃度半導体層の上に前記絶縁保護膜を再び形成する低濃度半導体層積み上げ工程と、
前記低濃度半導体層と前記絶縁保護膜とに選択的なエッチングを施して所定部分に溝を形成し、前記溝の側部及び底部に犠牲酸化を施し、再び前記絶縁保護膜に選択的なエッチングを施して所定部分に窓を形成して前記低濃度半導体層の表面を露出させる窓開け工程と、
露出した前記低濃度半導体層の表面に前記絶縁保護膜をマスクとして前記低濃度半導体層と異なる導電型をなすドーパントを注入し、熱拡散法にてドライブ拡散を施すことにより、前記低濃度半導体層の表面から層内へ延在して前記第一の半導体層に対向して環状をなすガードリング層を形成するガードリング層形成工程と、
前記絶縁保護膜に選択的なエッチングを施して、前記半導体基板の一方側の主面の周縁端から前記ガードリング層の途中までを覆う環状の前記絶縁保護膜を残し、他の部分の前記絶縁保護膜を除去して前記溝を含む前記低濃度半導体層の表面と前記ガードリング層の一部の表面とを露出させる絶縁保護膜除去工程と、
前記絶縁保護膜で囲まれた前記半導体基板の一方側の主面にショットキーメタルをスパッタにて形成し、前記ショットキーメタルで前記低濃度半導体層およびガードリング層の露出面を覆うとともに、前記ショットキーメタルの周縁部を前記絶縁保護膜の上に延在させ、かつ前記低濃度半導体層の前記溝に前記ショットキーメタルの一部をなす突出部を形成して前記第二の半導体層の相互間に前記突出部を配置し、前記ショットキーメタルの上にメタル電極をスパッタにて形成するメタル形成工程とを含むことを特徴とするショットキーバリア半導体装置の製造方法。
【請求項６】
基層上に複数の半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、
前記半導体基板の基材に選択的エッチング除去を施して、前記基材の表面から前記基層に達する環状の第一の半導体層を形成するとともに、前記第一の半導体層に囲まれた領域に、互いに平行をなして前記基材の表面から前記基層に達する複数の第二の半導体層を形成する半導体層形成工程と、
前記基層と前記第一の半導体層および前記第二の半導体層の上に前記基層と同じ導電型をなす低濃度半導体層をエピタキシャル成長にて形成し、前記低濃度半導体層に選択的なエッチングを施して前記第二の半導体層の相互間に前記基層に向かう複数の溝を形成する低濃度半導体層積み上げ工程とを含むことを特徴とするショットキーバリア半導体装置の製造方法。
【請求項７】
基層上に複数の半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、
前記半導体基板の基層の一方側の主面の所定部分に前記基層と同じ導電型をなすドーパントを注入して第一の半導体層用ドーピング部および第二の半導体層用ドーピング部を形成するドーピング工程と、
前記基層の一方側の主面上にエピタキシャル成長にて前記基層と同じ導電型をなす低濃度半導体層を形成するとともに、前記第一の半導体層用ドーピング部および前記第二の半導体層用ドーピング部の前記ドーパントを前記低濃度半導体層内部へ所望の位置まで拡散させることにより、前記低濃度半導体層内に環状の第一の半導体層を形成するとともに、前記第一の半導体層に囲まれた領域に複数の互いに平行な第二の半導体層を形成し、低濃度半導体層に選択的なエッチングを施して前記第二の半導体層の相互間に前記基層に向かう複数の溝を形成する低濃度半導体層積み上げ工程を含むことを特徴とするショットキーバリア半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はショットキーバリア半導体装置及びその製造方法に関し、特に順方向電圧降下を抑制する技術に係るものである。
【背景技術】
【０００２】
従来のショットキーバリア半導体装置としては、ショットキー接合面を凹凸形状に形成してショットキー接合の面積を増加させるものがあった。図９は従来のショットキーバリア半導体装置を示すものである。
【０００３】
図９（ａ）において、１０１はｎ＋のシリコン基板、１０２はｎ層、１０３は酸化シリコン膜、１０４は金属膜、１０５はＰ領域、１０６は平坦部、１０７は凸部、１１１はショットキー接合面を各々示している。
【０００４】
半導体基板はｎ＋のシリコン基板１０１の上にｎ層１０２が形成してあり、このｎ層１０２にはその表面から層内へ延在する環状のＰ領域１０５が形成してある。半導体基板の一方側の主面をなすｎ層１０２の周縁部には酸化シリコン膜１０３が形成してあり、酸化シリコン膜１０３はｎ層１０２の周縁端からＰ領域１０５の上を途中位置まで環状に覆っている。
【０００５】
半導体基板の一方側の主面において酸化シリコン膜１０３で囲んだ領域には金属膜１０４が形成してあり、金属膜１０４はｎ層１０２およびＰ領域１０５の一部を覆うとともに、その周縁部が酸化シリコン膜１０３の上へ延在している。
【０００６】
ｎ層１０２と金属膜１０４との界面において、金属膜１０４に平坦部１０６と凸部１０７とを形成し、ショットキー接合面１１１を平坦部１０６と凸部１０７とで凹凸形状となすことでショットキー接合面１１１を拡大してその面積を増加させている。
【０００７】
この構成によれば、ショットキー接合面１１１の面積が増加することになるので順方向電流に伴う電圧降下を抑えることができた。
【特許文献１】特開平９−２８３７７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来の構成では、ｎ＋のシリコン基板１０１からｎ層１０２を経て金属層１０４に達する順方向電流の電子流は、凸部１０７に集中して平坦部１０６には到達し難い傾向を有する。これはｎ層１０２に比して金属層１０４の電気抵抗成分が低く、凸部１０７において最短経路となることに起因している。
【０００９】
この傾向は、順方向電流が大きくなる程に、また凸部１０７の突出距離が大きくなる程に顕著に現れる。このため、図９（ｂ）に示すように、ショットキー接合面が平面構造をなす半導体装置との比較においてショットキー接合面が凹凸形状をなす半導体装置は、順方向電流が小さい領域では電圧降下を抑えることができるものの、順方向電流が大きくなる程に電流に伴う電圧降下を抑える効果が低下して両者に相違はなくなるので、広い電流域で一様な効果が得られないという課題を有していた。
【００１０】
本発明は上記の課題を解決するものであり、順方向電流の小電流域から大電流域までの広い電流域で一様に電圧降下を抑えることが可能なショットキーバリア半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本発明のショットキーバリア半導体装置は、半導体基板が基層上に複数の半導体層を形成したものであって、前記基層上に同じ導電型をなす低濃度半導体層が形成され、前記低濃度半導体層と異なる導電型をなすガードリング層が前記低濃度半導体層の表面から層内へ延在して環状に形成され、前記低濃度半導体層と同じ導電型をなす第一の半導体層が前記基層と前記低濃度半導体層との界面から前記低濃度半導体層の層内へ延在して前記ガードリング層に対向して環状に形成され、前記第一の半導体層で囲まれた領域内に前記低濃度半導体層と同じ導電型をなす複数の第二の半導体層が前記基層と前記低濃度半導体層との界面から前記低濃度半導体層の層内へ延在して互いに平行に形成されてなり、前記半導体基板の一方側の主面の周縁部に環状の絶縁保護膜が前記低濃度半導体層の周縁端から前記ガードリング層の途中までを覆って形成され、前記絶縁保護膜で囲まれる前記半導体基板の一方側の主面にショットキーメタルが形成され、ショットキーメタルが前記低濃度半導体層および前記ガードリング層の一部を覆うとともに、ショットキーメタルの周縁部が前記絶縁保護膜の上まで延在し、ショットキーメタルの複数の突出部が前記低濃度半導体層の層内へ延在して互いに平行に形成されるとともに、前記突出部が第二の半導体層の相互間にそれぞれ位置し、前記ショットキーメタルの上にメタル電極が形成されたことを特徴とする。
【００１２】
また、前記ショットキーメタルの各突出部において前記半導体基板の他方の主面側に対向する先端位置に、前記低濃度半導体層と異なる導電型をなす第三の半導体層が形成されたことを特徴とする。
【００１３】
また、前記ショットキーメタルの各突出部において前記半導体基板の他方の主面側に対向する先端位置に、絶縁層が形成されたことを特徴とする。
また、前記ショットキーメタルの各突出部において前記半導体基板の他方の主面側に対向する先端位置に、第二のショットキーメタルが形成されたことを特徴とする。
【００１４】
本発明のショットキーバリア半導体装置の製造方法は、基層上に複数の半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、前記基層上にエピタキシャル成長にて同じ導電型をなす低濃度半導体層を形成し、前記低濃度半導体層の上に熱酸化法にて絶縁保護膜を形成する初期酸化工程と、前記絶縁保護膜に選択的なエッチングを施して所定部分を窓開けして前記低濃度半導体層の表面を露出させ、前記絶縁保護膜をマスクとして前記低濃度半導体層と同じ導電型をなすドーパントを注入し、熱拡散法にてドライブ拡散を施すことにより、前記低濃度半導体層の表面から層内へ延在して前記基層に達する環状の第一の半導体層と複数の互いに平行な第二の半導体層とを形成するとともに、前記第二の半導体層を前記第一の半導体層に囲まれた領域内に形成する第一導電型半導体層形成工程と、前記絶縁保護膜の全てをエッチング除去し、前記第一の半導体層と前記第二の半導体層と前記低濃度半導体層の表面上にエピタキシャル成長により低濃度半導体層を積み上げて形成し、積み上げた前記低濃度半導体層の上に前記絶縁保護膜を再び形成する低濃度半導体層積み上げ工程と、前記低濃度半導体層と前記絶縁保護膜とに選択的なエッチングを施して所定部分に溝を形成し、前記溝の側部及び底部に犠牲酸化を施し、再び前記絶縁保護膜に選択的なエッチングを施して所定部分に窓を形成して前記低濃度半導体層の表面を露出させる窓開け工程と、露出した前記低濃度半導体層の表面に前記絶縁保護膜をマスクとして前記低濃度半導体層と異なる導電型をなすドーパントを注入し、熱拡散法にてドライブ拡散を施すことにより、前記低濃度半導体層の表面から層内へ延在して前記第一の半導体層に対向して環状をなすガードリング層を形成するガードリング層形成工程と、前記絶縁保護膜に選択的なエッチングを施して、前記半導体基板の一方側の主面の周縁端から前記ガードリング層の途中までを覆う環状の前記絶縁保護膜を残し、他の部分の前記絶縁保護膜を除去して前記溝を含む前記低濃度半導体層の表面と前記ガードリング層の一部の表面とを露出させる絶縁保護膜除去工程と、前記絶縁保護膜で囲まれた前記半導体基板の一方側の主面にショットキーメタルをスパッタにて形成し、前記ショットキーメタルで前記低濃度半導体層およびガードリング層の露出面を覆うとともに、前記ショットキーメタルの周縁部を前記絶縁保護膜の上に延在させ、かつ前記低濃度半導体層の前記溝に前記ショットキーメタルの一部をなす突出部を形成して前記第二の半導体層の相互間に前記突出部を配置し、前記ショットキーメタルの上にメタル電極をスパッタにて形成するメタル形成工程とを含むことを特徴とする。
【００１５】
本発明のショットキーバリア半導体装置の製造方法は、基層上に複数の半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、前記半導体基板の基材に選択的エッチング除去を施して、前記基材の表面から前記基層に達する環状の第一の半導体層を形成するとともに、前記第一の半導体層に囲まれた領域に、互いに平行をなして前記基材の表面から前記基層に達する複数の第二の半導体層を形成する半導体層形成工程と、前記基層と前記第一の半導体層および前記第二の半導体層の上に前記基層と同じ導電型をなす低濃度半導体層をエピタキシャル成長にて形成し、前記低濃度半導体層に選択的なエッチングを施して前記第二の半導体層の相互間に前記基層に向かう複数の溝を形成する低濃度半導体層積み上げ工程とを含むことを特徴とする。
【００１６】
本発明のショットキーバリア半導体装置の製造方法は、基層上に複数の半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、前記半導体基板の基層の一方側の主面の所定部分に前記基層と同じ導電型をなすドーパントを注入して第一の半導体層用ドーピング部および第二の半導体層用ドーピング部を形成するドーピング工程と、
前記基層の一方側の主面上にエピタキシャル成長にて前記基層と同じ導電型をなす低濃度半導体層を形成するとともに、前記第一の半導体層用ドーピング部および前記第二の半導体層用ドーピング部の前記ドーパントを前記低濃度半導体層内部へ所望の位置まで拡散させることにより、前記低濃度半導体層内に環状の第一の半導体層を形成するとともに、前記第一の半導体層に囲まれた領域に複数の互いに平行な第二の半導体層を形成し、低濃度半導体層に選択的なエッチングを施して前記第二の半導体層の相互間に前記基層に向かう複数の溝を形成する低濃度半導体層積み上げ工程を含むことを特徴とする。
【発明の効果】
【００１７】
以上のように本発明によれば、ショットキーメタルが複数の突出部において低濃度半導体層の層内に延在してショットキー接合面が拡大することと、半導体基板の基層に接合する複数の第二の半導体層が低濃度半導体層の層内に延在して半導体基板の主面間方向において第二の半導体層がショットキーメタルに近接することで、順方向バイアスの印加時に主に第二の半導体層が電子流をショットキーメタルへ供給することと、ショットキーメタルの突出部の相互間に第二のＮ型半導体層が平行に位置することにより、半導体基板の一方側の主面における低濃度半導体層とショットキーメタルとの界面、および低濃度半導体層の層内における低濃度半導体層と突出部との界面の全てのショットキー接合面が有効な電流通過断面となり、大電流域でも電圧降下を抑えることができ、順方向電流の小電流域から大電流域までの広い電流域で一様に電圧降下を抑えることが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１におけるショットキーバリア半導体装置を示するものであり、（ａ）はショットキーバリア半導体装置の断面図であり、（ｂ）はショットキーバリア半導体装置において半導体基板の上に構成される電極とショットキーメタルとを除去した状態を示すものであって、（ａ）のＡ−Ａ矢視断面図である。
【００１９】
図１において、１はＮ型半導体基板、２は第一のＮ型半導体層、３は第二のＮ型半導体層、４は低濃度Ｎ型半導体層、５はＰ型ガードリング層、６は半導体基板、７は絶縁保護膜、８はショットキーメタル、８ａはショットキーメタルの突出部、９はメタル電極を各々示している。
【００２０】
図１において、半導体基板６は基層をなすシリコンからなるＮ型半導体基板１の上に低濃度Ｎ型半導体層４が形成してある。この低濃度Ｎ型半導体層４にはＰ型ガードリング層５が環状に形成してあり、Ｐ型ガードリング層５は半導体基板６の一方側の主面をなす低濃度Ｎ型半導体層４の表面からその層内へ延在している。さらに、低濃度Ｎ型半導体層４には第一のＮ型半導体層２がＰ型ガードリング層５と対向して環状に形成してあり、第一のＮ型半導体層２はＮ型半導体基板１と低濃度Ｎ型半導体層４との界面から低濃度Ｎ型半導体層４の層内へ延在している。
【００２１】
半導体基板６の低濃度Ｎ型半導体層４には、第一のＮ型半導体層２で囲まれた内側の領域に複数の第二のＮ型半導体層３が互いに平行な板状に形成してあり、第二のＮ型半導体層３はＮ型半導体基板１と低濃度Ｎ型半導体層４との界面から低濃度Ｎ型半導体層４の層内へ延在している。第二のＮ型半導体層３の形状は板状に限らず、柱状をなす複数の第二のＮ型半導体層３を列状に配置することも可能であり、点在する状態に配置しても良い。
【００２２】
半導体基板６は一方側の主面が低濃度Ｎ型半導体層４およびＰ型ガードリング層５からなり、一方側の主面と表裏をなす他方側の主面がＮ型半導体基板１からなる。半導体基板６の一方側の主面をなす低濃度Ｎ型半導体層４の周縁部には酸化シリコンからなる絶縁保護膜７が環状に形成してあり、絶縁保護膜７は低濃度Ｎ型半導体層４の周縁端からＰ型ガードリング層５の上の途中位置までを環状に覆っている。
【００２３】
半導体基板６の一方側の主面において絶縁保護膜７に囲まれた領域にはショットキーメタル８が形成してあり、ショットキーメタル８は低濃度Ｎ型半導体層４およびＰ型ガードリング層５の露出面を覆うとともに、その周縁部が絶縁保護膜７の上に延在している。
【００２４】
ショットキーメタル８は複数の突出部８ａを有しており、突出部８ａはショットキーメタル８から低濃度Ｎ型半導体層４の層内へ延在して相互に平行な板状をなし、突出部８ａのそれぞれが第二のＮ型半導体層３の相互間の中間に位置している。ショットキーメタル８の上にはメタル電極９が形成してある。突出部８ａの形状は板状に限らず、柱状をなす複数の第二のＮ型半導体層３を列状に配置することも可能であり、点在する状態に配置しても良い。
【００２５】
上記した構成によれば、半導体基板６の一方側の主面上に形成したショットキーメタル８がその複数の突出部８ａにおいて半導体基板６の他方側の主面へ向けて低濃度Ｎ型半導体層４の層内に延在することで、ショットキーメタル８と低濃度Ｎ型半導体層４との界面をなすショットキー接合面が拡大してその面積が増加する。
【００２６】
さらに、半導体基板６の他方側の主面をなすＮ型半導体基板１に接合する複数の第二のＮ型半導体層３が半導体基板６の一方側の主面へ向けて低濃度Ｎ型半導体層４の層内に延在することにより、半導体基板６の主面間方向において第二のＮ型半導体層３がショットキーメタル８に近接することになるので、順方向バイアスの印加時には、主に第二のＮ型半導体層３が電子流をショットキーメタル８へ供給する。
【００２７】
そして、ショットキーメタル８の突出部８ａの相互間に第二のＮ型半導体層３が平行に位置し、突出部８ａと第二のＮ型半導体層３が半導体基板６の主面に沿った方向において対向することで、突出部８ａを含むショットキーメタル８と低濃度Ｎ型半導体層４とのショットキー接合面をなす全界面、つまり半導体基板６の一方側の主面における低濃度Ｎ型半導体層４とショットキーメタル８との界面、および低濃度Ｎ型半導体層４の層内における低濃度Ｎ型半導体層４と突出部８ａとの界面の全てのショットキー接合面が有効な電流通過断面なり、大電流域でも電圧降下を抑えることができる。
【００２８】
よって、図１（ｃ）に示すように、ショットキー接合面が平面構造をなす半導体装置との比較において本発明に係るショットキーバリア半導体装置は、順方向電流の小電流域から大電流域までの広い電流域で一様に電圧降下を抑えることが可能である。
【００２９】
ここで、ショットキーメタル８の突出部８ａのサイズおよびその相互間の間隔は一様に等しいことが好ましい。また、第二のＮ型半導体層３のサイズは一様に等しいことが好ましく、その相互間の間隔は突出部８ａの相互間の間隔と等しいことが好ましく、第二のＮ型半導体層３はこれら間隔を保ってショットキーメタル８の突出部８ａの相互間の中央に位置することが好ましい。
【００３０】
これらの好ましい条件によれば、動作時の電界と電流との偏りを防止できるので、ショットキーバリア半導体装置としての動作をより安定した信頼性の高いものとすることができる。
【００３１】
なお、本実施の形態においては、複数の第二のＮ型半導体層３およびショットキーメタルの突出部８ａを平行に形成したものとして説明したが、上述したように、両者を点在する柱状等としても同様の作用効果を得ることができる。
（実施の形態２）
図２は、本発明の実施の形態２のショットキーバリア半導体装置の断面図である。図２において、図１と同じ構成要素については同じ符号を用いてその説明を省略する。
【００３２】
図２において、低濃度Ｎ型半導体層４の一方側の主面上に形成したショットキーメタル８には低濃度Ｎ型半導体層４の層内へ延在する複数の突出部８ａが形成してあり、突出部８ａの先端位置、つまり他方の主面側に対向する部位にはＰ型半導体層１０が形成してある。
【００３３】
上記の構成によれば、逆方向バイアスの印加時における突出部８ａの先端での強電界が緩和できる。つまり、図１における構成では、逆方向バイアスの印加時に突出部８ａの先端に電界集中が誘起されて突出部８ａの先端において強電界となる。しかし、本実施の形態２では、逆方向バイアスの印加時に単位体積当たりに蓄積される負電荷量は、ショットキーメタル８に比してＰ型半導体層１０の方が圧倒的に少量となるので、突出部８ａの先端に誘起される電界集中が緩和されるとともに電界が弱まる。このため、実施の形態１で得られる順方向電圧降下の抑制効果に加えてリーク電流の抑制効果が得られる。
（実施の形態３）
図３は、本発明の実施の形態３のショットキーバリア半導体装置の断面図である。図３において、図１と同じ構成要素については同じ符号を用いてその説明を省略する。
【００３４】
図３において、低濃度Ｎ型半導体層４の一方側の主面上に形成したショットキーメタル８には低濃度Ｎ型半導体層４の層内へ延在する複数の突出部８ａが形成してあり、突出部８ａの先端位置、つまり他方の主面側に対向する部位には酸化シリコン等からなる絶縁層１１が形成してある。
【００３５】
上記の構成によれば、逆方向バイアスの印加時における突出部８ａの先端におけるリーク電流が絶縁層１１で遮断される。つまり、逆方向バイアスの印加時に突出部８ａの先端に電界集中が誘起されて突出部８ａの先端において強電界となるが、絶縁層１１がリーク電流を遮断する。よって、実施の形態１で得られる順方向電圧降下の抑制効果に加えて、リーク電流の抑制効果が得られる。
（実施の形態４）
図４は、本発明の実施の形態４のショットキーバリア半導体装置の断面図である。図４において、図１と同じ構成要素については同じ符号を用いてその説明を省略する。
【００３６】
図４において、低濃度Ｎ型半導体層４の一方側の主面上に形成したショットキーメタル８には低濃度Ｎ型半導体層４の層内へ延在する複数の突出部８ａが形成してあり、突出部８ａの先端位置、つまり他方の主面側に対向する部位には第二のショットキーメタル１２が形成してある。
【００３７】
上記の構成によれば、ショットキー接合面の全面積に占めるショットキーメタル８と第二のショットキーメタル１２との割合を変化させるだけでショットキーバリア半導体装置の電気特性を連続的に変化させることができる。
【００３８】
よって、実施の形態１において示したように、全てのショットキー接合面を有効な電流通過断面として活用し、かつ使用用途に応じた最適な電気特性を有するショットキーバリア半導体装置を実現することができる。
【００３９】
例えば、ショットキーメタル８としてバリアハイトを低くするメタルを用いるとともに、第二のショットキーメタル１２としてバリアハイトを高くするメタルを用いる場合には、ショットキーメタル８と第二のショットキーメタル１２との界面位置を一方側の主面側に移動させれば、比較的低リーク特性を有するショットキーバリア半導体装置を実現することができる。あるいは、ショットキーメタル８と第二のショットキーメタル１２との界面位置を他方側の主面側に移動させれば、比較的順方向電圧降下の小さいショットキーバリア半導体装置を実現することができる。
【００４０】
以下に本発明に係るショットキーバリア半導体装置の製造方法を説明する。図５および図６は製造過程の主な工程の終了時点におけるショットキーバリア半導体装置の断面を示すものである。
【００４１】
図５および図６において、１はＮ型半導体基板、２は第一のＮ型半導体層、３は第二のＮ型半導体層、４は低濃度Ｎ型半導体層、４ａは溝、５はＰ型ガードリング層、６は半導体基板、７は絶縁保護膜、７ａは窓、８はショットキーメタル、８ａはショットキーメタルの突出部、９はメタル電極を示している。
【００４２】
図５（ａ）は初期酸化工程を示すものであり、半導体基板の基層をなすシリコンからなるＮ型半導体基板１の上にエピタキシャル成長にて低濃度Ｎ型半導体層４を形成し、低濃度Ｎ型半導体層４の上に熱酸化法にて酸化シリコンを形成して絶縁保護膜７を得る。
【００４３】
図５（ｂ）はＮ型半導体層形成工程を示すものであり、先の初期酸化工程の後に選択的エッチング除去を施し、絶縁保護膜７の所定部分、つまり第一のＮ型半導体層２と第二のＮ型半導体層３との形成予定部に位置する部分を所定形状に窓開けして低濃度Ｎ型半導体層４の表面を露出させる。
【００４４】
次に、絶縁保護膜７をマスクとして低濃度Ｎ型半導体層４の表面にＮ型ドーパントである燐を注入し、熱拡散法にてドライブ拡散を施して環状の第一のＮ型半導体層２と複数の互いに平行な第二のＮ型半導体層３とを形成する。第一のＮ型半導体層２は低濃度Ｎ型半導体層４の表面から層内へ延在してＮ型半導体基板１に達し、第二のＮ型半導体層３は、環状の第一のＮ型半導体層２に囲まれた低濃度Ｎ型半導体層４の表面から層内へ延在してＮ型半導体基板１に達する。尚、ドライブ拡散の際の熱により第一のＮ型半導体層２と第二のＮ型半導体層３との上には再び絶縁保護膜７が形成される。図５（ｂ）はこの状態を示している。
【００４５】
図５（ｃ）は低濃度Ｎ型半導体層積み上げ工程を示すものであり、先のＮ型半導体層形成工程の後に、絶縁保護膜７の全てをエッチング除去し、第一のＮ型半導体層２と第二のＮ型半導体層３と低濃度Ｎ型半導体層４の表面の上に、再びエピタキシャル成長により低濃度Ｎ型半導体層４を積み上げる。次に、積み上げた低濃度Ｎ型半導体層４の上に絶縁保護膜７を再形成する。
【００４６】
図５（ｄ）は溝形成工程を示すものであり、先の低濃度Ｎ型半導体層積み上げ工程の後に、選択的エッチング除去を施し、低濃度Ｎ型半導体層４とその上に位置する絶縁保護膜７の所定部分、つまりショットキーメタル８の突出部８ａの形成予定部に位置する部分に所定形状の複数の平行な溝４ａを彫る。ここで、溝４ａは第二のＮ型半導体層３の相互間の中央に位置し、所定深さを有する。
【００４７】
図６（ａ）は窓開け工程を示すものであり、先の溝形成工程の後に、溝４ａの側部及び底部に犠牲酸化を施し、第一のＮ型半導体層２の上に位置する絶縁保護膜７に選択的エッチング除去を施し、絶縁保護膜７の所定部分、つまりＰ型ガードリング層５の形成予定部に位置する部分に環状の窓７ａを形成して低濃度Ｎ型半導体層４の表面を露出させる。
【００４８】
図６（ｂ）はＰ型ガードリング層形成工程を示すものであり、先の窓開け工程の後に、絶縁保護膜７をマスクとして窓７ａに露出する低濃度Ｎ型半導体層４の表面にＰ型ドーパントであるボロンを注入し、熱拡散法にてドライブ拡散を施してＰ型ガードリング層５を形成する。Ｐ型ガードリング層５は、低濃度Ｎ型半導体層４の表面から層内へ延在し、第一のＮ型半導体層２に対向して環状をなす。この時点で、Ｎ型半導体基板１と第一のＮ型半導体層２と第二のＮ型半導体層３と低濃度Ｎ型半導体層４とＰ型ガードリング層５とからなる半導体基板６が構成される。
【００４９】
図６（ｃ）は絶縁保護膜除去工程を示すものであり、先のＰ型ガードリング形成工程の後に、絶縁保護膜７に選択的エッチングを施し、半導体基板６の一方側の主面の周縁部を覆う環状の絶縁保護膜７を残してその他の部分の絶縁保護膜７を除去する。この結果、残った環状の絶縁保護膜７が低濃度Ｎ型半導体層４の周縁部からＰ型ガードリング層５の途中位置までを覆い、溝４ａを含む低濃度Ｎ型半導体層４の表面とＰ型ガードリング層５の一部の表面が露出する。
【００５０】
図６（ｄ）はメタル形成工程を示すものであり、先の絶縁保護膜除去工程の後に、スパッタにて、絶縁保護膜７で囲まれた半導体基板６の一方側の主面、つまり溝４ａを含む低濃度Ｎ型半導体層４の表面とＰ型ガードリング層５の一部の表面に、チタンからなるショットキーメタル８およびショットキーメタル８の一部である突出部８ａを形成する。ショットキーメタル８は低濃度Ｎ型半導体層４の表面とＰ型ガードリング層５の一部の表面を覆ってその周縁部が絶縁保護膜７の周縁部へ延在し、溝４ａに形成した突出部８ａは半導体基板６の他方側の主面に向けて低濃度Ｎ型半導体層４の層内に延在しており、第二のＮ型半導体層３の相互間の中央に位置し、所定深さを有する。
【００５１】
次に、ショットキーメタル８の上にアノードである銀からなるメタル電極９をスパッタにて形成する。この結果、複数の第二のＮ型半導体層３が半導体基板６の他方側の主面側から一方側の主面側に向けて低濃度Ｎ型半導体層４の層内へ延在し、複数の突出部８ａが半導体基板６の一方側の主面側から他方側の主面側に向けて低濃度Ｎ型半導体層４の層内へ延在し、第二のＮ型半導体層３の相互間の中央に突出部８ａが位置し、突出部８ａの相互間の中央に第二のＮ型半導体層３が位置する状態のショットキーバリア半導体装置となる。
【００５２】
ここで、図５（ａ）から図５（ｄ）に示したＮ型半導体基板１に第一のＮ型半導体層２と第二のＮ型半導体層３と低濃度Ｎ型半導体層４と溝４ａとを形成する方法は図７に示す方法でも良い。
【００５３】
図７（ａ）はＮ型半導体基板１を示している。
図７（ｂ）はＮ型半導体層形成工程を示しており、半導体基板の基材として所定厚さを有するＮ型半導体基板１に選択的エッチング除去を施すことにより、底部に残存するＮ型半導体基板１で半導体基板の基層の部位を形成し、かつ元の基材としてのＮ型半導体基板１の表面から基層に達する環状の第一のＮ型半導体層２を形成するとともに、第一のＮ型半導体層２に囲まれた領域に、互いに平行をなして元の基材としてのＮ型半導体基板１の表面から基層に達する複数の第二のＮ型半導体層３を形成する。
【００５４】
図７（ｃ）は低濃度Ｎ型半導体層積み上げ工程を示すものであり、先のＮ型半導体層形成工程の後に、Ｎ型半導体基板１と第一のＮ型半導体層２および第二のＮ型半導体層３の上に低濃度Ｎ型半導体層４をエピタキシャル成長にて形成する。そして、低濃度Ｎ型半導体層４に選択的なエッチングを施し、第二のＮ型半導体層３の相互間にＮ型半導体基板１に向かう複数の溝４ａを彫る。
【００５５】
ここで、Ｎ型半導体基板１と第一のＮ型半導体層２と第二のＮ型半導体層３とのドーパント濃度は特に異なる必要はなく同濃度で良い。
さらに、図５（ａ）から図５（ｄ）に示したＮ型半導体基板１に第一のＮ型半導体層２と第二のＮ型半導体層３と低濃度Ｎ型半導体層４と溝４ａとを形成する別の方法を図８に示す。
【００５６】
図８（ａ）はドーピング工程を示しており、半導体基板の基層をなすＮ型半導体基板１の一方側の主面上における第一のＮ型半導体層２の形成予定部にＮ型ドーパントを注入して第一のＮ型半導体層用トーピング部２ａを形成し、同じく第二のＮ型半導体層３の形成予定部にＮ型ドーパントを注入して第二のＮ型半導体層用ドーピング部３ａを形成する。
【００５７】
図８（ｂ）は低濃度Ｎ型半導体層積み上げ工程を示すものであり、Ｎ型半導体基板１の一方側の主面上にエピタキシャル成長にて低濃度Ｎ型半導体層４を形成する。このとき、同工程で加えられる熱を利用して、第一のＮ型半導体層用ドーピング部２ａ及び第二のＮ型半導体層用ドーピング部３ａのドーパントを低濃度Ｎ型半導体層４の内部へ所望の位置まで拡散させることで、第一のＮ型半導体層２および第二のＮ型半導体層３を形成する。そして、低濃度Ｎ型半導体層４に選択的なエッチングを施して、第二のＮ型半導体層３の相互間にＮ型半導体基板１へ向かう溝４ａを彫る。この結果、図５（ｄ）と同様に、Ｎ型半導体基板１と第一のＮ型半導体層２と第二のＮ型半導体層３と低濃度Ｎ型半導体層４と溝４ａとが形成される。
【００５８】
これらの製造方法によれば、第一のＮ型半導体層２及び第二のＮ型半導体層３を形成する際にドライブ拡散が不要となる。
尚、上述した本発明の各実施の形態においては、第二のＮ型半導体層３よりもショットキーメタル８の突出部８ａが少数で、全ての突出部８ａが第二のＮ型半導体層３の相互間に位置する構成として説明した。
【００５９】
しかし、本発明は、上述した実施の形態に限定されるものではなく、第二のＮ型半導体層３とショットキーメタル８の突出部８ａとを同数とし、配列方向の一方側において最外側の第二のＮ型半導体層３より外側位置にショットキーメタル８の突出部８ａが位置する構成とすることも可能である。
【００６０】
また、第二のＮ型半導体層３よりもショットキーメタル８の突出部８ａの数を多くして、配列方向の両側において最外側の第二のＮ型半導体層３より外側位置にショットキーメタル８の突出部８ａが位置する構成とすることも可能である。
【００６１】
尚、本発明の実施の形態において、半導体基板、第一の半導体層、第二の半導体層をＮ型とし、ガードリング層をＰ型として説明したが、これにも限定されるものではなく、双方を逆に反転させても良い。その場合、アノードがカソードとなる。
【産業上の利用可能性】
【００６２】
本発明はショットキーバリア半導体装置として有用であり、特に大電流を通電させるものに適している。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施の形態１におけるショットキーバリア半導体装置を示すものであり、（ａ）は断面図、（ｂ）は（ａ）のＡ−Ａ矢視断面図、（ｃ）は従来との性能の比較を示すグラフ図
【図２】本発明の実施の形態２におけるショットキーバリア半導体装置の断面図
【図３】本発明の実施の形態３におけるショットキーバリア半導体装置の断面図
【図４】本発明の実施の形態４におけるショットキーバリア半導体装置の断面図
【図５】本発明の製造方法における主な工程を示す断面図
【図６】同製造方法における主な工程を示す断面図
【図７】本発明の他の製造方法における主な工程を示す断面図
【図８】本発明の他の製造方法における主な工程を示す断面図
【図９】従来のショットキーバリア半導体装置を示すものであり、（ａ）は断面図、（ｂ）は従来の性能の比較を示すグラフ図
【符号の説明】
【００６４】
１    Ｎ型半導体基板
２    第一のＮ型半導体層
２ａ  第一のＮ型半導体層用ドーピング部
３    第二のＮ型半導体層
３ａ  第二のＮ型半導体層用ドーピング部
４    低濃度Ｎ型半導体層
４ａ  溝
５    Ｐ型ガードリング層
６    半導体基板
７    絶縁保護膜
７ａ  窓
８    ショットキーメタル
８ａ  ショットキーメタルの突出部
９    メタル電極
１０  Ｐ型半導体層
１１  絶縁層
１２  第二のショットキーメタル
１０１  ｎ＋のシリコン基板
１０２  ｎ層
１０３  酸化シリコン
１０４  金属膜
１０５  Ｐ領域
１０６  平坦部
１０７  凸部
１１１  ショットキー接合面
【図１】
2008227111.tif 000003
【図２】
2008227111.tif 000004
【図３】
2008227111.tif 000005
【図４】
2008227111.tif 000006
【図５】
2008227111.tif 000007
【図６】
2008227111.tif 000008
【図７】
2008227111.tif 000009
【図８】
2008227111.tif 000010
【図９】
2008227111.tif 000011