(57)【要約】【課題】ｎ型４Ｈ−ＳｉＣ基板上に、基板からのＳｉ、Ｃの析出を防止すると同時に、Ｎｉの酸化を防止してオーミック電極を形成する方法を提供する。【解決手段】ｎ型４Ｈ−ＳｉＣ基板上に、Ｎｉ層、Ｔｉ層、Ｐｔ層を順次堆積する堆積工程、および非酸化性雰囲気中での熱処理により、上記ＳｉＣ基板と上記Ｎｉ層との合金層を形成する合金化工程を含むことを特徴とするｎ型４Ｈ−ＳｉＣ基板上にオーミック電極を形成する方法。【選択図】図１
2008227405.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型４Ｈ−ＳｉＣ基板上に、Ｎｉ層、Ｔｉ層、Ｐｔ層を順次堆積する堆積工程、および
非酸化性雰囲気中での熱処理により、上記ＳｉＣ基板と上記Ｎｉ層との合金層を形成する合金化工程
を含むことを特徴とするｎ型４Ｈ−ＳｉＣ基板上にオーミック電極を形成する方法。
【請求項２】
請求項１記載の方法により形成されたことを特徴とするｎ型４Ｈ−ＳｉＣ基板上のオーミック電極。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｎ型４Ｈ−ＳｉＣ基板上にオーミック電極を形成する方法に関する。
【背景技術】
【０００２】
ＳｉＣ（炭化珪素）はバンドギャップが大きく、高温、高周波、高出力の半導体材料として有望視されている。ＳｉＣには多くの結晶多形があるが、そのうち結晶多形４ＨのＳｉＣはバンドギャップが最も大きく上記特性が優れた半導体材料として注目されている。
【０００３】
ＳｉＣ半導体デバイスの実用化のためには、ホール特性によるキャリア移動度の測定などの特性評価が必要であり、正しく測定するには良好なオーミック電極を形成できることが必須である。しかし、４Ｈ多形は上記のようにバンドギャップが大きいため、他の結晶多形に比べてオーミック特性を得ることが困難である。
【０００４】
特に、ｎ型ＳｉＣの場合、これまでＮｉによりオーミック電極を形成していたが、下記の問題があった。
【０００５】
すなわち、ｎ型４Ｈ−ＳｉＣ基板上にＮｉ層を堆積させた後に熱処理して基板ＳｉＣとＮｉ層とを合金化することによるオーミック電極を形成する方法が行なわれてきた。しかし、堆積させたＮｉ表面の酸化物や、熱処理により基板からＮｉ表面に拡散出現するＳｉ、Ｃ、これらの化合物が、Ｎｉ電極とＡｕ、Ａｌ等の外部リード線やＷ等のプローブとの接合を阻害するという問題があった。
【０００６】
特許文献１には、ｎ型ＳｉＣ上にＮｉ層を形成し、熱処理した後に、Ｎｉ層上にＴｉ層、Ｐｄ層、Ａｕ層を順次形成し、熱処理する方法が提案されている。この方法によれば、熱処理した後のＮｉ層表面には、Ｓｉ、Ｃ、またはこれらの化合物や、Ｎｉ酸化物が出現しているが、この表面状態にあってもＴｉはＮｉ層と十分に強固に接合できるとされている。
【０００７】
しかし上記提案の方法では、ＴｉとＮｉ層は強固に接合できるとは言え、得られた電極内部には、Ｎｉ／ＳｉＣ合金層の酸化層や、Ｎｉ層上に析出したＳｉ、Ｃ、これらの化合物の層、といった高抵抗の層が不可避的に生成することに変わりはないので、電極の内部抵抗の増大は避けられないという問題があった。更に、上記文献の実施例に示された結晶多形は６Ｈ形であり、仮に上記の問題点が解消されたとしても、本発明の対象とする４Ｈ形に適用できるか否かは明らかでない。
【０００８】
また、特許文献２には、ＳｉＣ上に、Ｎｉと炭化物形成元素（Ｔｉ、Ｚｒ、Ｖ等）との合金層を形成することが提案されている。この方法によれば、ＳｉＣからのＣを合金層内の炭化物形成元素で炭化固定することにより、合金層表面へのＣの析出を防止できる、とされている。しかし、炭化物もやはり高抵抗であり電極の内部抵抗が増大することを回避できない上、合金層表面へのＣの析出は防止できるがＳｉの析出防止については何ら対策がなされていない、という問題があった。
【０００９】
【特許文献１】特開平６−９７１０７号公報
【特許文献２】特開２０００−２０８４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、ｎ型４Ｈ−ＳｉＣ基板上に、基板からのＳｉ、Ｃの析出を防止すると同時に、Ｎｉの酸化を防止してオーミック電極を形成する方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、本発明によれば、ｎ型４Ｈ−ＳｉＣ基板上に、Ｎｉ層、Ｔｉ層、Ｐｔ層を順次堆積する堆積工程、および
非酸化性雰囲気中での熱処理により、上記ＳｉＣ基板と上記Ｎｉ層との合金層を形成する合金化工程
を含むことを特徴とするｎ型４Ｈ−ＳｉＣ基板上にオーミック電極を形成する方法が提供される。
【発明の効果】
【００１２】
本発明によれば、ＳｉＣ上にＮｉ、Ｔｉ、Ｐｔを堆積させた後に、高温を要する合金化熱処理を非酸化性雰囲気中で行うので、熱処理中に基板ＳｉＣからＮｉ層上へのＳｉ、Ｃの拡散析出をＴｉ層が防止し、同時に、Ｐｔ層がＴｉ層およびＮｉ層の酸化を防止するので、従来問題となっていた、Ｎｉ層の酸化もＮｉ層上へのＳｉ、Ｃの析出も防止して、ＳｉＣ／Ｎｉ合金から成る良好なオーミック電極を形成することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の方法に用いるｎ型４Ｈ−ＳｉＣ基板は、ｎ型４Ｈ−ＳｉＣ単結晶基板（ウェハ）であってもよいし、特に４Ｈに限定しない結晶多形のＳｉＣ単結晶基板（ウェハ）上にエピタキシャル成長させたｎ型４Ｈ−ＳｉＣ薄膜であってもよい。後者の場合、エピタキシャル成長に用いるＳｉＣ単結晶基板（ウェハ）の結晶多形は２Ｈ、４Ｈ、６Ｈ、３Ｃ、１５Ｒが望ましい。
【００１４】
本発明においてＳｉＣ上に堆積させるＮｉ／Ｔｉ／Ｐｔ積層構造の各層は以下のように機能する。
【００１５】
Ｎｉ層：基板のＳｉＣと合金化してオーミックコンタクトを実現する。
【００１６】
Ｔｉ層：基板ＳｉＣからＮｉ層上へのＳｉ、Ｃの拡散析出に対する障壁となる。
【００１７】
Ｐｔ層：酸化し易いＴｉ層を酸化から保護し、間接的にＮｉ層の酸化をも防止する。
【００１８】
これらＮｉ、Ｔｉ、Ｐｔ各構成層の堆積は、堆積装置を大気開放せずに連続的に行なうことが望ましい。これによりＮｉ層、Ｔｉ層の表面の大気酸化を回避でき、
本発明は、Ｎｉ／Ｔｉ／Ｐｔ積層構造を形成した後に、高温での合金化熱処理を行うので、Ｎｉ、Ｔｉ、Ｐｔ各構成層の上記各機能がそれぞれ阻害されずに確実に発揮できる。
【００１９】
各構成層の堆積方法は特に限定する必要がなく、半導体製造プロセス等に用いられている種々のＣＶＤ法、ＰＶＤ法等による成膜技術を用いることができる。
【００２０】
上記構成層の厚さは特に限定する必要はないが、典型的にはＮｉ、Ｔｉ、Ｐｔ各層共に１０〜２００ｎｍ程度である。
【００２１】
特に、Ｎｉ層を８０ｎｍ以下に薄膜化してもオーミックコンタクトを確保できる。Ｎｉ層は１００ｎｍ以上になると自身の内部応力により下地ＳｉＣから剥離し易くなる。これを回避するためにＮｉ層を薄くすると、合金化熱処理の際に基板ＳｉＣのＣが合金層表面に析出し易くなり、電極が高抵抗化する原因になる。Ｎｉ層上に設けたＴｉ層が低抵抗のＴｉＣとしてＣを固定することにより、高抵抗化を防止できる。
【００２２】
Ｎｉ／Ｔｉ／Ｐｔ積層構造を形成した後に、非酸化性雰囲気中で熱処理を行ってＳｉＣとＮｉとの合金化を行なう。合金化熱処理後の基板内部から電極頂部までの層構成は、基板ＳｉＣ／ＳｉＣ・ニッケル合金層／Ｔｉ層／Ｐｔ層となる。この合金化熱処理の温度は、９５０〜１２００℃程度が適する。ＳｉＣとＮｉとを十分に合金化するには９５０℃以上での熱処理が必要である。しかし熱処理温度が１２００℃を超えるとＰｔが劣化し易くなる。非酸化性雰囲気としては、Ａｒ、Ｈｅ、Ｈ２、Ｎ２などのガス雰囲気または真空を用いることができる。
【実施例】
【００２３】
〔実施例１〕
ｎ型４Ｈ−ＳｉＣエピタキシャル層（厚さ：１０μｍ）を表面に形成したｐ型４Ｈ−ＳｉＣウェハ（比抵抗：１０〜１０００Ωｃｍ、直径：５０ｍｍ、厚さ３５０μｍ）をアセトンにより洗浄して表面を清浄化した。本実施例では行なっていないが、必要に応じて、更に弗酸などで酸洗浄してウェハ表面の酸化層や変質層を除去することができる。
【００２４】
このウェハに４箇所の成膜部位が開口した金属マスクを取り付けて、真空蒸着機に装入し、真空度１０−１Ｐａ以下に排気した状態に維持したまま、下記(1)〜(3)の順に連続的に蒸着して、図１（１）に示すようにＮｉ／Ｔｉ／Ｐｔ三層積層構造の電極前駆体を形成した。図１（１）において、１０：ｐ型４Ｈ−ＳｉＣウェハ、１１：ｎ型４Ｈ−ＳｉＣエピタキシャル層、１２：Ｎｉ層、１４：Ｔｉ層、１６：Ｐｔ層、２０’：電極前駆体である。
【００２５】
(1)  Ｎｉ層：厚さ８０ｎｍ（原料純度：９９．９９％）
(2)  Ｔｉ層：厚さ３０ｎｍ（原料純度：９９．９９％）
(3)  Ｐｔ層：厚さ１００ｎｍ（原料純度：９９．９９％）
真空蒸着機としては電子ビーム蒸着機を用いた。しかし、これに限定する必要はなく、スパッタ蒸着機、抵抗加熱蒸着機など、清浄な雰囲気（真空中、不活性ガス中）にて成膜可能なものであれば用いることができる。また、(1)〜(3)の各層は本実施例のように連続して蒸着することが望ましい。途中で大気開放すると、酸素、窒素、ＣＨなどの混入により良好なオーミック特性の電極を得ることが妨げられる虞がある。
【００２６】
上記三層積層構造の電極前駆体を形成したウェハを電気炉に装入し、１．３３ｋＰａのＮ２ガス雰囲気中にて、１０００℃に昇温し、１０分間保持することにより、合金化熱処理を行った。これにより、ＳｉＣ基板上の４箇所に、図１（２）に示すようにＳｉＣ・Ｎｉ合金層１８／Ｔｉ層１４／Ｐｔ層１６から成る積層構造の電極２０が完成した。なお、合金化熱処理雰囲気は、Ａｒ、Ｈｅ、Ｎ２等の不活性ガス、Ｈ２等の還元性ガス、真空等および大気圧の非酸化性雰囲気であればよい。
【００２７】
形成した４箇所の電極について表面抵抗を測定した結果、表１に示すようにバラツキの小さい低抵抗値が得られた。また更に電極が４隅に配置されるようにウェハを矩形に加工したものにおいて７７Ｋ〜３００Ｋの種々の温度にてホール測定を行なうことができた。測定結果を図２に示す。
【００２８】
〔比較例１〕
実施例１と同様にｎ型４Ｈ−ＳｉＣウェハを表面清浄化し、金属マスクを取り付け、真空蒸着機に装入して、真空度１０−１Ｐａ以下に排気した状態で、下記(1)Ｎｉ層のみを蒸着してＮｉ層一層の電極前駆体を形成した。
【００２９】
(1)  Ｎｉ層：厚さ８０ｎｍ（原料純度：９９．９９％）
形成した４箇所の電極について表面抵抗を測定した結果、表１に示すようにバラツキが大きくいずれも実施例１の測定値より大幅に高抵抗であった。そのためホール測定ができなかった。
【００３０】
なお、Ｎｉ層の厚さを１００〜２００ｎｍと増加させて形成したところ、堆積した状態でＮｉ層の剥離が生じた。
【００３１】
【表１】
2008227405.tif 000003
【００３２】
〔実施例２〕
図３（１）〜（４）に、本発明のオーミック電極をｎ型４Ｈ−ＳｉＣ・ＭＯＳＦＥＴのソース電極およびドレイン電極に適用した製造例を示す。
【００３３】
（１）先ず、４Ｈ−ＳｉＣウェハ１０２（ｎ型伝導、比抵抗０．０１〜０．０５Ωｃｍ）の表面にＣＶＤ法により４Ｈ−ＳｉＣエピタキシャル層１０４（ｎ−−ＳｉＣ、キャリア濃度１×１０１６ｃｍ−３）が形成された基板１００を用い、４Ｈ−ＳｉＣエピタキシャル層１０４の表面からイオン注入した後にアニール処理を施すことによりＰ層１０６およびｎ＋層１０８を形成した。
【００３４】
（２）次いで、４Ｈ−ＳｉＣエピタキシャル層１０４上に、熱酸化法によりＳｉＯ2熱酸化膜を４０〜１００ｎｍ成膜し、その上に、ＣＶＤ法により多結晶シリコン層を形成した後、フォトリソグラフィーおよびエッチングによりパターニングして上記熱酸化膜から成るゲート酸化膜１１０と上記多結晶シリコン層から成るゲート電極１１２とを形成した。
【００３５】
（３）次いで、ソース電極前駆体１１４’および層間絶縁膜１１６を形成した。これは、下記の手順ア）〜エ）により行なった。
【００３６】
ア）基板１００の上面全体に、フォトリソグラフィーによりソース電極１１４の形成部位に開口を有するフォトレジストを形成した。
【００３７】
イ）次に、電子ビーム蒸着法により、フォトレジスト層の表面および開口内に、Ｎｉ層（８０ｎｍ）、Ｔｉ層（３０ｎｍ）、Ｐｔ層（１００ｎｍ）を連続的に成膜した。
【００３８】
ウ）リフトオフ法によりアセトンやレジスト剥離液を用いて、フォトレジスト層を剥離除去することにより、本発明によるＮｉ／Ｔｉ／Ｐｔ三層積層構造のソース電極前駆体１１４’のみを残す。
【００３９】
エ）その後、基板１００の上面全体に、ＣＶＤ法により、酸化膜などの層間絶縁膜１１６（厚さ０．２〜１．０μｍ程度）を形成後、フォトリソグラフィーおよびエッチングによりパターニングして、ソース電極前駆体１１４’を露出させる開口１１７を形成した。
【００４０】
（４）基板１００の背面に、電子ビーム蒸着法により、Ｎｉ層（８０ｎｍ）、Ｔｉ層（３０ｎｍ）、Ｐｔ層（１００ｎｍ）を連続的に成膜して、本発明によるＮｉ／Ｔｉ／Ｐｔ三層積層構造のドレイン電極前駆体１１８’を形成した。その後、本発明によりＡｒ雰囲気中で１０００℃×１０分の加熱処理を行うことにより、前記のソース電極前駆体１１４’および上記のドレイン電極前駆体１１８’のＮｉ層と下地のｎ型４Ｈ−ＳｉＣ層とを合金化させて、本発明によるＳｉＣ・Ｎｉ合金／Ｔｉ／Ｐｔ三層積層構造のソース電極１１４およびドレイン電極１１８を完成させた。
【００４１】
次いで、基板１００の上面全体に、Ｔｉ／Ａｌ二層構造などの導体層を電子ビーム蒸着法またはスパッタ法などにより成膜した後、フォトリソグラフィーおよびエッチングによりパターニングして所望パターンのソース電極用配線１２０を形成した。
【００４２】
更に、図示はしていないが、裏面のドレイン電極１１８には、上記ＳｉＣ・Ｎｉ合金／Ｔｉ／Ｐｔ三層積層構造の上に、Ｔｉ／Ｎｉ／ＡｌやＴｉ／Ａｌなどを積層した。
【００４３】
以上により、本発明によるＳｉＣ・Ｎｉ合金／Ｔｉ／Ｐｔ三層積層構造を有するソース電極１１４およびドレイン電極１１８を備えたｎ型４Ｈ−ＳｉＣ・ＭＯＳＦＥＴ２００が完成した。
【産業上の利用可能性】
【００４４】
本発明によれば、ｎ型４Ｈ−ＳｉＣ基板上に、基板からのＳｉ、Ｃの析出を防止すると同時に、Ｎｉの酸化を防止してオーミック電極を形成する方法が提供される。
【図面の簡単な説明】
【００４５】
【図１】本発明により、（１）堆積工程によりｎ型４Ｈ−ＳｉＣウェハ上にＮｉ／Ｔｉ／Ｐｔ三層積層構造の電極前駆体を形成した状態および（２）合金化熱処理工程によりＳｉＣ・Ｎｉ合金／Ｔｉ／Ｐｔ三層積層構造のオーミック電極を完成した状態を示す断面図である。
【図２】本発明により作製したオーミック電極を備えたｎ型４Ｈ−ＳｉＣウェハのホール測定結果の一例を示すグラフである。
【図３】本発明のオーミック電極をｎ型４Ｈ−ＳｉＣ・ＭＯＳＦＥＴのソース電極およびドレイン電極に適用した製造工程（１）〜（４）を示す断面図である。
【符号の説明】
【００４６】
１０    ｐ型４Ｈ−ＳｉＣウェハ
１１    ｎ型４Ｈ−ＳｉＣエピタキシャル層
１２    Ｎｉ層
１４    Ｔｉ層
１６    Ｐｔ層
１８    ＳｉＣ・Ｎｉ合金層
２０’    電極前駆体
２０    電極
１００    ｎ型４Ｈ−ＳｉＣ基板
１０２    ｎ型４Ｈ−ＳｉＣウェハ
１０４    ｎ型４Ｈ−ＳｉＣエピタキシャル層
１０６    Ｐ層
１０８    ｎ＋層
１１０    ゲート酸化膜
１１２    ゲート電極
１１４’    ソース電極前駆体
１１４    ソース電極
１１６    層間絶縁膜
１１８’    ドレイン電極前駆体
１１８    ドレイン電極
１２０    ソース電極用配線
２００    ｎ型４Ｈ−ＳｉＣ・ＭＯＳＦＥＴ
【図１】
2008227405.tif 000004
【図２】
2008227405.tif 000005
【図３】
2008227405.tif 000006