(57)【要約】【課題】高感度・低ノイズの光センサ素子と多結晶シリコンＴＦＴとを、絶縁膜基板上にプレナプロセスを用いて同時に形成した光センサ内蔵画像表示装置【解決手段】光センサ素子の第一の電極１１と第二の電極１２を多結晶シリコン膜で形成した後、その上層に光センサ素子の受光層１３を非晶質シリコン膜で形成する。その際、多結晶シリコンＴＦＴを同時に形成する。【選択図】図１
2008171871.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に形成された光センサ素子であって、少なくとも第一の半導体層で作製された第一の電極と第二の電極との間に、第二の半導体層で作製された受光層があり、第一の半導体層と第二の半導体層は、相（phase）状態が異なる、または、半導体材料が異なることを特徴とする光センサ素子
【請求項２】
請求項１に記載の光センサ素子において、第一の電極と第二の電極とが第一の半導体層で作製され、第一の半導体層の上部に第二の半導体層で作製された受光層があることを特徴とする光センサ素子
【請求項３】
請求項１に記載の光センサ素子において、第一の電極と第二の電極とで多数キャリアの種類が異なる、または、同じであることを特徴とする光センサ素子
【請求項４】
請求項１に記載の光センサ素子において、第一電極と第二の電極は、複数の絶縁層を開口したコンタクトホールに形成した受光層に接続されていることを特徴とする光センサ素子
【請求項５】
請求項１に記載の光センサ素子において、第一電極と第二の電極の各々は、複数の絶縁層を開口した各々のコンタクトホールに形成した受光層で接続されていることを特徴とする光センサ素子
【請求項６】
請求項１に記載の光センサ素子において、第一の半導体層が多結晶シリコン薄膜、多結晶シリコンゲルマニウム薄膜のいずれかであり、第二の半導体層が非晶質シリコン薄膜、微結晶シリコン薄膜、非晶質シリコンゲルマニウム薄膜、微結晶シリコンゲルマニウム薄膜のいずれかであることを特徴とする光センサ素子
【請求項７】
請求項１に記載の光センサ素子において、光非照射、電圧非印加条件下において、第一の半導体層中の多数キャリアの濃度が１×１０19個／ｃｍ3以上、第二の半導体層中の多数キャリアの濃度が１×１０17個／ｃｍ3以下であることを特徴とする光センサ素子
【請求項８】
請求項１に記載の光センサ素子において、第一の電極と第二の電極とが第一の半導体層で作製され、第一の半導体層の上部に第二の半導体層で作製された受光層と、受光層の上部に絶縁膜を介して第三の電極が形成されていることを特徴とする光センサ素子
【請求項９】
請求項８に記載の光センサ素子において、第三の電極が可視光域（４００ｎｍから７６０ｎｍ）の光に対し、透過率が７５％以上であることを特徴とする光センサ素子
【請求項１０】
請求項１に記載の光センサ素子において、第一の電極が第一の半導体層で作製され、第一の半導体層の上部に第二の半導体層で作製された受光層と、第二の半導体層の上部に第二の電極が金属層で形成されていることを特徴とする光センサ素子
【請求項１１】
請求項１０に記載の光センサ素子において、光非照射、電圧非印加条件下において、第二の半導体層と金属層との界面付近における第二の半導体層中の多数キャリアの濃度と第一の半導体層中の多数キャリアの濃度とが１×１０19個／ｃｍ3以上、かつ、第二の半導体層と第一の半導体層との界面付近における第二の半導体層内の多数キャリアの濃度が１×１０17個／ｃｍ3以下であることを特徴とする光センサ素子
【請求項１２】
絶縁性基板上に形成された光センサ素子と、光センサ素子からの出力を処理する光センサ出力処理回路とで構成される光センサ装置であって、
光センサ素子は、少なくとも第一の半導体層で作製された第一の電極と第二の電極との間に、第二の半導体層で作製された受光層があり、第一の半導体層と第二の半導体層は、相（phase）状態が異なる、または、半導体材料が異なり、
光センサ出力処理回路は、薄膜トランジスタで構成され、薄膜トランジスタのチャネル、ソース及びドレインは、第一の半導体層で形成されていることを特徴とする光センサ装置
【請求項１３】
請求項１２に記載の光センサ装置において、光センサ素子は、第一の電極と第二の電極とが第一の半導体層で作製され、第一の半導体層の上部に第二の半導体層で作製された受光層があることを特徴とする光センサ装置
【請求項１４】
請求項１２に記載の光センサ装置において、光センサ素子は、第一の電極と第二の電極とが第一の半導体層で作製され、第一の半導体層の上部に第二の半導体層で作製された受光層と、受光層の上部に絶縁膜を介して第三の電極が形成されていることを特徴とする光センサ装置
【請求項１５】
請求項１２に記載の光センサ装置において、光センサ素子は、第一の電極が第一の半導体層で作製され、第一の半導体層の上部に第二の半導体層で作製された受光層と、第二の半導体層の上部に第二の電極が金属層で形成されていることを特徴とする光センサ装置
【請求項１６】
請求項１２に記載の光センサ装置において、第一の半導体層が多結晶シリコン薄膜、多結晶シリコンゲルマニウム薄膜のいずれかであり、第二の半導体層が非晶質シリコン薄膜、微結晶シリコン薄膜、非晶質シリコンゲルマニウム薄膜、微結晶シリコンゲルマニウム薄膜のいずれかであることを特徴とする光センサ装置
【請求項１７】
絶縁性基板上に形成された光センサと、光センサからのセンサ信号を処理する光センサ出力処理回路と、センサ信号に応じて複数の画素を駆動する周辺回路で構成される画像表示装置であって、
光センサは、少なくとも第一の半導体層で作製された第一の電極と第二の電極との間に、第二の半導体層で作製された受光層があり、第一の半導体層と第二の半導体層は、相（phase）状態が異なる、または、半導体材料が異なり、
光センサ出力処理回路は、薄膜トランジスタで構成され、薄膜トランジスタのチャネル、ソース及びドレインは、第一の半導体層で形成されていることを特徴とする画像表示装置
【請求項１８】
請求項１７に記載の画像表示装置において、光センサは、第一の電極と第二の電極とが第一の半導体層で作製され、第一の半導体層の上部に第二の半導体層で作製された受光層があることを特徴とする画像表示装置
【請求項１９】
請求項１７に記載の画像表示装置において、光センサは、第一の電極と第二の電極とが第一の半導体層で作製され、第一の半導体層の上部に第二の半導体層で作製された受光層と、受光層の上部に絶縁膜を介して第三の電極が形成されていることを特徴とする画像表示装置
【請求項２０】
請求項１７に記載の画像表示装置において、光センサは、第一の電極が第一の半導体層で作製され、第一の半導体層の上部に第二の半導体層で作製された受光層と、第二の半導体層の上部に第二の電極が金属層で形成されていることを特徴とする画像表示装置
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜基板上に形成した薄膜光センサ素子及びそれを用いた光センサ装置に関わり、特に、Ｘ線撮像装置、生体認証用近赤外線検出装置などの光センサアレイ、または、光センサを用いたタッチパネル機能、調光機能、入力機能を、表示パネルに内蔵した画像表示装置、例えば、液晶ディスプレイ、有機ＥＬ（Electro Luminescence）ディスプレイ、無機ＥＬディスプレイ、ＥＣ（Electro Chromic）ディスプレイに使用される低温プロセス半導体薄膜トランジスタ、低温プロセス光伝導素子又は低温プロセス光ダイオード素子に関する。
【背景技術】
【０００２】
Ｘ線撮像装置は、医療用装置として欠かせないものになっており、装置の操作簡素化、装置の低コスト化は、常に要求される課題となっている。また、最近では生体認証の一手段として、指静脈、手のひら静脈認証が注目されており、これらの情報の読み取り装置の開発が急務になっている。これらの装置では、情報読み取りのために、一定の面積を占める光検出用のセンサアレイ、いわゆる、エリアセンサが必要であり、このエリアセンサを低コストで提供することが必要である。この要求から、ガラス基板に代表される安価な絶縁基板上に、半導体形成プロセス（プレナプロセス）によって、エリアセンサを形成する方法が、下記非特許文献１で提案されている。
【０００３】
エリアセンサとは別の製品分野で、光センサが要求されているものとしては、中小型ディスプレイがある。中小型ディスプレイは、携帯電話、デジタルスチルカメラ、ＰＤＡといったモバイル機器の表示用途や車載用ディスプレイとして利用され、多機能化、高性能化が必要とされている。光センサは、調光機能（下記非特許文献２）、タッチパネル機能をディスプレイに付加するための、有力な手段として注目されている。しかし、中小型ディスプレイでは、大型ディスプレイと異なり、パネルコストが低いため、光センサやセンサドライバを実装することによるコスト上昇が大きい。したがって、ガラス基板上に、画素回路を半導体形成プロセス（プレナプロセス）を利用して形成する時に、同時に光センサやセンサドライバを形成し、コスト上昇を抑える技術が有効な技術として注目されている。
【０００４】
以上挙げた製品群で必要とされる課題は、安価な絶縁基板上に、光センサ素子やセンサドライバを形成することである。センサドライバは、通常、ＬＳＩで構成され、単結晶シリコンウェハ上に形成されたＭＯＳトランジスタ、または、それに順ずる高性能なスイッチ素子が必要とされる。このような課題を解決するためには、以下の技術が有効である。
【０００５】
アクティブマトリクス方式液晶ディスプレイ、有機ＥＬディスプレイ、イメージセンサの画素及び画素駆動回路素子として、チャネルが多結晶半導体で構成される薄膜トランジスタ（以下「多結晶半導体ＴＦＴ」という。）が開発されている。多結晶半導体ＴＦＴは、他の駆動回路素子に比べ、駆動能力が大きい点で有利であり、画素と同一のガラス基板上に周辺駆動回路を搭載することができる。これにより、回路仕様のカスタム化、画素設計、形成工程の同時進行による低コスト化や、駆動ＬＳＩと画素の接続部の機械的脆弱性回避による高信頼化が実現できると期待される。
【０００６】
液晶ディスプレイ用の多結晶半導体ＴＦＴは、コスト面の要請からガラス基板上に形成される。ガラス基板上にＴＦＴを形成するプロセスでは、ガラスの耐熱温度がプロセス温度を規定する。ガラス基板に熱的ダメージを与えることなく、高品質な多結晶半導体薄膜を形成する方法として、エキシマレーザを用いて、前駆半導体層を溶融、再結晶化する方法（ＥＬＡ法：Excimer Laser Anneal）がある。本形成法で得られた多結晶半導体ＴＦＴは、従来の液晶ディスプレイに使用されているＴＦＴ（チャネルが非晶質半導体で構成される）に比べ、駆動能力は１００倍以上に改善されるため、ドライバなど一部の回路がガラス基板上に搭載できる。
【０００７】
光センサに関しては、同じ多結晶半導体ＴＦＴを利用する方法や、画素回路、ドライバ回路を形成すると同時に、ＰＩＮ型ダイオードを形成するという方法が、下記特許文献１に記載されている。光センサに要求される特性は、高感度、低ノイズである。光センサ素子に限って考えると、高感度とは、ある強度の光に対し、できるだけ大きな信号を出力することであり、光−電流変換効率が高い材料、素子構造が要求される。低ノイズとは、光が入射していないときの信号ができるだけ小さいということを意味する。
【０００８】
図１１は、従来の光センサ素子の断面図である。図１１（ａ）は、非晶質シリコン膜を受光層１１３とした縦構造型のＰＩＮ型ダイオード素子、図１１（ｂ）は、非晶質シリコン膜を受光層１１３とし、電荷が接合面に対し、平行方向に流れる構造型（横構造型）のＴＦＴ素子である。どちらも光センサ素子となる。
【０００９】
図１１（ａ）に示す光センサ素子は、第一の金属電極層１１１と第二の金属電極層１１２で挟まれた非晶質シリコン膜の受光層１１３と、この受光層１１３と各電極層との界面に形成された不純物導入層１２０とからなる。この光センサ素子は、絶縁基板１１０上に形成され、各電極層は層間絶縁膜１１５で絶縁されて電極配線１１４に接続され、絶縁保護膜１１７で覆われている。
【００１０】
図１１（ｂ）に示す光センサ素子は、ソース電極１３１、ゲート電極１３２及びドレイン電極１３３と非晶質シリコン膜の受光層１１３と、この受光層１１３と各電極との界面に形成された不純物導入層１２０とからなる。この光センサ素子は、絶縁基板１１０上に形成され、絶縁保護膜１１７で覆われている。
【００１１】
図１１において、絶縁基板１１０上にセンサ素子の受光層１１３を形成する半導体材料は、環境問題や、ドライバ回路（又は画素回路）を同時に形成する際のプロセス整合性という観点で考慮した場合、シリコン、シリコンゲルマニウムなどのシリコン系材料がよい。シリコン系材料では、赤外から可視の波長域では、吸収された光のうち、ほぼ全てが電流に変換される。よって、吸収係数の高いものがセンサ素子に適していることになる。
【００１２】
また、半導体の非晶質又は結晶若しくは多結晶といった固相の状態（以下「相（Phase）状態」という。）に着目すると、吸収係数は全波長域において、非晶質が一番高く、かつ、抵抗が高いため、センサ素子としては、非晶質材料が有利である。
【００１３】
しかし、センサ素子に非晶質材料を適用した場合、スイッチ素子の性能が不十分であるため、ドライバ回路を同時に構成することが不可能である。例えば、センサ素子に最適である非晶質シリコン膜でＴＦＴを構成した場合、その電界効果移動度は、１ｃｍ2／Ｖｓ以下である。そのため、センサ機能は、センサアレイを図１１の構造で作製し、スイッチ機能は、別途ドライバＬＳＩを実装して、ＦＰＣなどで接続する構成となる。
【００１４】
構造に関しては、一般に、図１１（ｂ）に示す横構造型より、図１１（ａ）に示す縦構造型の方が、接合面積を大きくできる。また、電極まで電荷が移動する距離が短いため、発生した電荷を効率よく回収できる。そのため大きな出力が得られる。
【００１５】
材料が単結晶の場合、縦構造を構成することは可能だが、その作製プロセスは、１０００℃以上の高温プロセスとなり、ガラス基板など安価な絶縁基板上での作製は不可能となる。
【００１６】
材料が多結晶の場合、ＥＬＡ法で得られた多結晶膜の場合、ドライバ回路を構成できる程度のＴＦＴが得られる。しかし、縦構造を構成することは不可能である。また、膜厚が最大１００ｎｍ程度に限定されるため、大部分の入射光が吸収されずに、膜を透過することになる。なお、化学気相成長法（以下「ＣＶＤ」という。）で、膜厚の大きい多結晶膜を得る方法があるが、非晶質材料同様、スイッチ素子の性能が不十分となってしまい、ドライバ回路を構成することが不可能になる。
【００１７】
ドライバ回路を構成するスイッチ素子を多結晶シリコン膜で、光センサ素子部を非晶質シリコン膜で構成して、組み合わせる方法が下記特許文献２で提案されている。この方法によれば、同一の絶縁基板上に、ドライバ回路（加えて画素回路）とセンサ素子を同時に形成することが可能になる。しかし、スイッチ素子とセンサ素子は順番に形成され、重複する工程がない。よって、プロセス工程は長く、ホトリソ工程が多くなるため、製造コストが高くなってしまう。
【非特許文献１】テクノロジー  アンド  アプリケーションズ  オブ  アモルファスシリコン  第２０４頁から第２２１頁（Technology and Applications of Amorphous Silicon pp204-221）
【非特許文献２】シャープ技法  第９２号（２００５年）第３５頁から第３９頁（SHARP Technical Journal vol.92 (2005) pp35-39）
【特許文献１】特開２００６−３８５７号公報
【特許文献２】特開２００５−２２８８９５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明は、高感度、低ノイズの光センサ素子と、センサドライバ回路（必要に応じて、画素回路、その他回路）とを、同一の絶縁膜基板上に、プレナプロセスを用いて形成し、センサドライバ回路を内蔵した低コストのエリアセンサ、または、この光センサ素子を内蔵した画像表示装置を提供することを課題とする。
【課題を解決するための手段】
【００１９】
本発明においては、多結晶シリコン膜又は多結晶シリコンゲルマニウム膜で、センサドライバ回路（必要に応じて、画素回路、その他回路）と光センサ素子の２つの電極を形成した後、その上層に非晶質シリコン膜を成膜して、光センサ素子の受光層を形成する。これにより、プロセス工程増加を極力抑えつつ、センサドライバ回路のスイッチング特性を維持し、かつ、非晶質シリコン膜で形成した光センサ素子の高感度・低ノイズ特性を備えることを特徴とする。
【発明の効果】
【００２０】
従来のＴＦＴ駆動のディスプレイの高付加価値化のためには、機能付加は必然的であり、その一手段として、光センサを内蔵することは、それにより付加可能となる機能の広さから、大変有用である。また、光センサをアレイ化したエリアセンサは医療用途、認証用途などで、有用であり、低コストで作製することが重要になってくる。
【００２１】
本発明によれば、高性能センサとセンサ処理回路を、安価なガラス基板に同時作製でき、低コストかつ信頼性の高い製品を提供できる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を用いて、本発明の実施例を説明する。
【実施例１】
【００２３】
図１は、本発明に係る光センサ素子の概念図である。図１（ａ）は絶縁性基板上に形成された光センサ素子の断面図、図１（ｂ）は上面図である。
【００２４】
図１において、絶縁性基板１０上に、第一の電極１１と第二の電極１２とが第一の半導体層で作製され、これら電極１１，１２上及び電極間に、第二の半導体層で作製された受光層１３を形成する。各電極に接続される配線１４は層間絶縁膜１５，１６で絶縁され、全体が絶縁保護膜１７で覆われている。また、各電極はコンタクトホール１８で各配線に接続されている。
【００２５】
第一の半導体層と第二の半導体層は、相（phase）状態が異なる、または、半導体材料が異なることが特徴である。相（phase）状態とは、非晶質又は結晶若しくは多結晶といった固相の状態のことを指す。
【００２６】
第一の半導体層は、回路を構成するスイッチ素子と同じ層を利用するという概念の下、以下、電気伝導性の高い多結晶シリコン膜を例に説明するが、他にも電気伝導性が高く、回路にスイッチ素子として適した材料、例えば、結晶シリコン膜、結晶シリコンゲルマニウム膜、多結晶シリコンゲルマニウム膜、結晶ゲルマニウム膜、多結晶ゲルマニウム膜で構成してもよく。材料を限定するものではない。
【００２７】
この第一の半導体層に、高濃度（光非照射、電圧非印加条件下において、半導体層中の多数キャリアの濃度が１×１０19個／ｃｍ3以上）の不純物を導入して、第一の電極１１と第二の電極１２とする。この第一の電極１１と第二の電極１２の多数キャリアの種類が異なる場合は、ＰＩＮ型ダイオード素子、同じ場合は光伝導素子となり、いずれの場合も光センサ素子になる。
【００２８】
第二の半導体層は、真性層、または、極低濃度（光非照射、電圧非印加条件下において、半導体層中の多数キャリアの濃度が１×１０17個／ｃｍ3以下）の不純物導入層であり、受光層（光電変換層）として機能する。
【００２９】
また、第二の半導体層は、第一の半導体層よりも光電変換効率が高く、かつ、光非照射時のリーク電流が低い特質の材料として、以下、非晶質シリコン膜を例に説明するが、この特質を満たす材料であればよい。例えば、微結晶シリコン膜、微結晶シリコンゲルマニウム膜、非晶質シリコンゲルマニウム膜等や、さらに、有機半導体材料でもよく、材料を限定するものではない。
【００３０】
図１において、受光層１３は、非晶質シリコンで構成され、接合面積も大きく設定できることから、可視光感度が高く、光非照射時のリークが少ない光センサ素子が構成できる。さらに、第一の電極１１と第二の電極１２は、多結晶シリコン膜であるため、同じ多結晶シリコン膜でＴＦＴが構成でき、このＴＦＴをセンサドライバ回路のスイッチ素子として適用することができる。
【００３１】
図２は、図１１（ｂ）に示した非晶質シリコン膜を受光層としたＴＦＴ素子と、図１に示した本発明の光センサ素子の出力−照度依存特性図である。いずれの素子も、照度に応じた電流を出力する。これらの出力値を比較すると、本発明の方が、光照射時の出力は１０倍以上、光非照射時の出力は１０分の１以下という結果が得られた。このことから、本発明の光センサ素子の感度は高く、光センサ素子として優れていることがわかる。
【００３２】
図３（ａ）は、本発明の光センサ素子と同時に作製した多結晶シリコンＴＦＴの断面図である。この多結晶シリコンＴＦＴのソース３１、チャネル３４、ドレイン３３及びＬＤＤ領域３５が、図１（ａ）に示す第一の電極１１と第二の電極１２を作製した多結晶シリコン膜で形成されていることが特徴である。この共通化により製造工程が簡素化されると同時に、多結晶シリコンＴＦＴを用いた高性能スイッチ素子と、非晶質シリコンを受光層とした高性能光センサ素子とを同一絶縁基板上に、共通の製造工程で作製することができる。なお、３２は多結晶シリコンＴＦＴのゲート電極、他の符号は図１に示すものと同じである。
【００３３】
図３（ｂ）は、多結晶シリコンＴＦＴの伝達特性図であって、図中の実線は本発明の光センサ素子と同時に作製した多結晶シリコンＴＦＴ特性、図中の破線は通常の低温多結晶シリコンプロセスで作製した多結晶シリコンＴＦＴの伝達特性である。図３（ｂ）において、特性ばらつき等を考慮すると、スイッチ特性は変わらないと考えてよい。この結果から、本発明による多結晶シリコンＴＦＴの性能は、通常の低温多結晶シリコンプロセスで作製したＴＦＴと同程度のものが得られていることがわかる。
【００３４】
図４は、本発明に係る光センサ素子の別の構造例の断面図である。図４（ａ）から（ｄ）のいずれの場合も、電極の少なくとも一つは多結晶シリコン膜で構成されており、その後成膜された非晶質シリコン層で受光層が形成されている。
【００３５】
図４（ａ）に示す光センサ素子と図１（ａ）に示す光センサ素子との違いは、図１（ａ）においては、層間絶縁膜１４，１５を開口したコンタクトホールに受光層１３を形成するが、図４（ａ）においては、第一の電極１１と第二の電極１２上の層間絶縁膜１４，１５にコンタクトホール４１を開口して、受光層１３を形成することである。図４（ａ）に示すように、コンタクトホール４１で受光層１３を分離した場合、電荷の移動経路が長くなる懸念があるが、層間絶縁膜の膜厚分伸長するだけで、水平方向の距離に比べれば、小さい。
【００３６】
図４（ｂ）に示す光センサ素子と図１（ａ）に示す光センサ素子との違いは、受光層１３、第一の電極１１及び第二の電極１２上の絶縁保護膜１７を介して第三の電極４２を形成するか、しないかの違いである。第三の電極４２に電圧（負電荷）を印加することによって、光非照射時のリーク電流が抑制でき、Ｓ／Ｎ比を向上させることが可能になる。
【００３７】
図４（ｃ）に示す光センサ素子は、図４（ａ）に示す光センサ素子の受光層１３上に絶縁保護膜１７を介して第三の電極４２を形成する。この第三の電極４２で、コンタクトホール加工時の、電極を構成する膜が浮き上がることを防ぐことができること、光非照射時のリーク電流が抑制でき、Ｓ／Ｎ比を向上させることが可能になることが長所である。
【００３８】
図４（ｄ）に示す光センサ素子は、第二の電極１２を金属膜とした縦構造の光センサ素子である。この縦構造により、接合面積を大きくできること、また、電極まで電荷が移動する距離は、受光層１３の厚みで決まるため、発生した電荷を効率良く回収できることから、大きな出力が得られる。金属膜が透明であれば、上部から入射する光を効率良く受光層に導けるため、感度の良い光センサ素子ができる。図４（ｄ）では、第二の電極１２と受光層１３との接合面付近の受光層側に高濃度不純物層４３が設けられている。これは、第一の電極１１と多数キャリアの種類が反対になるように不純物を導入することが望ましい。これにより、縦構造のＰＩＮ型ダイオード素子が構成できる。ただし、高濃度不純物層がない場合でも、第二の電極１２に適用される材料によっては、第二の電極１２と受光層１３の間に障壁が形成され、ショットキー型ダイオード素子、または、光導電素子を形成できる。
【００３９】
次に、図５（ａ）から図５（ｄ）を用いて、光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する。ここでは、液晶表示装置の画素回路に光センサを内蔵する例を示す。エリアセンサの場合は、必要に応じて工程を追加、または、省略することができる。
【００４０】
まず、図５（ａ）（１）において、絶縁基板１０を用意する。ここでは、絶縁基板として安価なガラス基板を例に説明するが、ＰＥＴなどに代表されるプラスチック基板、高価な石英基板、金属基板などの上にも作製できる。ガラス基板の場合、基板中にナトリウム、ボロンなどが含有され、半導体層に対する汚染源となるため、表面にシリコン酸化膜、シリコン窒化膜等のアンダーコート膜を成膜するのが望ましい。その上面にＣＶＤで非晶質シリコン膜又は微結晶シリコン膜５１を成膜する。その後、非晶質シリコン膜５１にエキシマレーザ５２を照射し、多結晶化したシリコン膜５３を形成する。
【００４１】
次に、図５（ａ）（２）において、ホトリソ工程で多結晶シリコン膜５３を島状の多結晶シリコン膜５４に加工し、図５（ａ）（３）に示すように、ＣＶＤによりシリコン酸化膜からなるゲート絶縁膜５５を成膜する。ゲート絶縁膜の材料は、シリコン酸化膜に限定するものではなく、高い誘電率、高い絶縁性、低い固定電荷、界面電荷・準位密度、およびプロセス整合性を満足するものを選択するのが望ましい。このゲート絶縁膜５５を通して、島状の多結晶シリコン膜５４全体にイオン５６の注入により、ボロンを導入し、ＮＥ層（低濃度ボロン注入層５７）を形成する。
【００４２】
さらに、図５（ａ）（４）に示すように、ホトリソ工程で、Ｎ型ＴＦＴ領域５８、Ｎ型電極領域５９、Ｐ型ＴＦＴ領域６０及びＰ型電極領域６１のうち、非注入領域として、Ｎ型ＴＦＴ領域５８とＮ型電極領域５９をホトレジスト６２で決定した上で、イオン６３の注入により、リンを導入し、ＰＥ層（低濃度リン注入層６４）を形成する。
【００４３】
ＮＥ層（低濃度ボロン注入層５７）とＰＥ層（低濃度リン注入層６４）の不純物は、ＴＦＴのしきい値調整を目的としたもので、イオン注入の際のドーズ量は、１×１０11ｃｍ-2から１×１０13ｃｍ-2の間で最適値を導入する。このとき、低濃度ボロン注入層５７と低濃度リン注入層６４中の多数キャリアの濃度は、１×１０15から１×１０17個／ｃｍ3となることがわかっている。ボロン注入量の最適値は、Ｎ型ＴＦＴのしきい値、リン注入量の最適値は、Ｐ型ＴＦＴのしきい値で決定される。
【００４４】
次に、図５（ａ）（５）に示すように、ＣＶＤ又はスパッタによってゲート電極用の金属膜６５を成膜する。このゲート電極用の金属膜は、必ずしも金属膜である必要はなく、高濃度の不純物を導入し、低抵抗化した多結晶シリコン膜などでもよい。
【００４５】
次に、図５（ａ）（６）に示すように、ホトリソ工程でゲート電極用の金属膜６５を加工してゲート電極６６を形成し、同じホトレジスト６７を利用して、イオン６８の注入により、リンを導入して、Ｎ＋層（高濃度リン注入層６９）を形成する。イオン注入の際のリンのドーズ量は、電極の抵抗を充分に下げる必要があるため、１×１０15ｃｍ-2以上が望ましい。このとき、高濃度リン注入層６９中の多数キャリアの濃度は１×１０19個／ｃｍ3以上となる。
【００４６】
図５（ａ）（６）に示すレジスト６７を除去した後、図５（ｂ）（７）に示すように、ゲート電極６６をマスクとして、イオン７０の注入により、ゲート電極６６の両サイドにリンを導入して、Ｎ−層（中濃度リン注入層７１）を形成する。この不純物導入は、Ｎ型ＴＦＴの信頼性向上を目的としたもので、イオン注入の際のドーズ量は、低濃度ボロン注入層５７と高濃度リン注入層６９のドーズ量の間、すなわち、１×１０11ｃｍ-2から１×１０15ｃｍ-2の間で最適値を導入する。このときＮ−層（中濃度リン注入層７１）中の多数キャリアの濃度は１×１０15から１×１０19個／ｃｍ3となる。
【００４７】
本実施例では、Ｎ−層（中濃度リン注入層７１）の形成において、ホトレジスト６７とゲート電極６６の加工誤差を利用している。加工誤差を利用する利点は、ホトマスク、ホト工程を省略できること、ゲート電極６６に対し、Ｎ−層（中濃度リン注入層７１）の領域が一義に決まることであるが、欠点は、加工誤差が小さい場合、Ｎ−層が充分確保できないことである。加工誤差が小さい場合は、新たにホト工程を追加して、Ｎ−層を規定してもよい。
【００４８】
次に、図５（ｂ）（８）に示すように、ホトレジスト７２でＮ型ＴＦＴ領域とＮ型電極領域の非注入領域を決定した上で、Ｐ型ＴＦＴ領域とＰ型電極領域に、イオン７３の注入によりボロンを導入して、Ｐ＋層（高濃度ボロン注入層７４）を形成する。イオン注入の際のドーズ量は、電極の抵抗を充分に下げる必要があるため、１×１０15ｃｍ-2以上が望ましい。このときＰ＋層中の多数キャリアの濃度は１×１０19個／ｃｍ3以上となる。以上の工程により、ＴＦＴと光センサ素子の電極が形成できる。
【００４９】
本実施例で注意すべきは、ＰＥ層（低濃度リン注入層６４）には、ＮＥ層（低濃度ボロン注入層５７）と同量のボロンが、Ｐ＋層（高濃度ボロン注入層７４）には、Ｎ−層（中濃度リン注入層７１）及びＮ＋層（高濃度リン注入層６９）と同量のリンが導入されていることである。これらは、本来、導入不要な不純物であり、ＴＦＴと光センサ素子の電極の多数キャリアの種類を維持するためには、それらを相殺する分の量のリンとボロンを各層に導入する必要がある。本実施例は、ホトリソ工程が簡略化でき、ホトマスクが削減できることが利点であるが、Ｐ型ＴＦＴの能動層に多くの欠陥が導入されるという欠点がある。Ｐ型ＴＦＴの特性が確保できない場合は、ホトマスク、ホト工程を増やし、ＰＥ層、Ｐ＋層を覆うことで、不要な不純物を導入しないことが望ましい。
【００５０】
次に、図５（ｂ）（９）に示すように、ゲート電極６６の上部にＴＥＯＳ（テトラエトキシシラン）ガスを原料とし、ＣＶＤを用いて層間絶縁膜７５を成膜した後、導入不純物の活性化アニールを行なう。次いでホトリソ工程により、ホトレジスト７６を用いて、電極部分にコンタクトホール７７を形成する。層間絶縁膜７５は、後で形成する配線と、下層のゲート電極と多結晶半導体層とを絶縁するものであるので、絶縁性があれば、どのような膜でもよい。ただし、寄生容量を低減する必要があるので、低比誘電率で膜応力が小さいなど、厚膜化に対し、プロセス整合性の良いものが望ましい。さらに、表示機能と両立する場合には、膜の透明性が重要になり、可視光域に対し、透過率の高い材料であることが望ましい。本実施例では、例として、ＴＥＯＳガスを原料としたシリコン酸化膜を挙げた。
【００５１】
次に、図５（ｂ）（１０）に示すように、配線材料を成膜し、ホトリソ工程により、配線７８を形成する。さらに、図５（ｂ）（１１）に示すように、ＣＶＤにより、絶縁保護膜７９を形成する。必要であれば、絶縁保護膜７９を形成した後、ＴＦＴ特性改善のための追加アニールを行なう。膜の材料は、図５（ｂ）（９）に示す層間絶縁膜７５と同様に絶縁性があれば、どのような膜でもよい。
【００５２】
次に、図５（ｃ）（１２）に示すように、ホトリソ工程により、ホトレジスト８０を用いて、絶縁保護膜７９、層間絶縁膜７５、ゲート絶縁膜５５に、コンタクトホール８１を形成する。搭載する素子、コンタクトを取りたい層によって、配線までのホールを形成するもの、多結晶シリコン電極までのホールを形成するものがあるが、配線材をストッパとする選択エッチによって、これらのコンタクトホールを一括で形成できる。加工精度等が必要になる場合はホトリソ工程を追加して、別々に加工することも可能である。
【００５３】
次に、図５（ｃ）（１３）に示すように、ＣＶＤによって非晶質シリコン膜８２を形成する。このとき、多結晶シリコン電極８３と非晶質シリコン膜８２の界面の準位を低減するために、多結晶シリコン電極８３の表面改質処理又は洗浄処理を加えるとよい。その方法は、フッ酸洗浄等があるが、その方法は問わない。また、非晶質シリコン膜８２中の含有水素量が、１０ａｔｍ％程度以上となる成膜条件であることが望ましい。非晶質シリコン８２中には未結合のボンドが多く存在し、光照射で発生した電子−正孔対の再結合中心となる。非晶質シリコン膜８２中の水素は、未結合のボンドを終端、不活性化する効果がある。成膜後の水素導入では、充分な量の水素が、非晶質シリコン膜８２中に導入できず、センサの性能低下をまねく。非晶質シリコン膜８２は、基本的に不純物を導入しない真性層であるが、図４（ｄ）に示す縦構造の素子を採用する場合、成膜開始時と終了時に原料ガスに不純物を混入することにより、上下電極付近の非晶質シリコン層１３に高濃度の不純物導入層４３を形成できる。これにより光非照射時のリークを低減できる。
【００５４】
次に、図５（ｃ）（１４）に示すように、ホトリソ工程により、ホトレジスト８４を用いて、非晶質シリコン膜８２を島状のセンサ受光部（非晶質シリコン膜８５）に加工した後、図５（ｃ）（１５）に示すように、絶縁保護膜８６を形成する。この絶縁保護膜８６は、特に、外部から非晶質シリコン層８５へ水が侵入することを防ぐ意図がある。そのため、材料としては、透湿性の良いシリコン酸化膜よりも、シリコンナイトライドなどの透湿性が悪い材料を採用することが望ましい。
【００５５】
次に、図５（ｄ）（１６）に示すように、必要に応じて、塗布絶縁膜や絶縁性レジスト材等で平坦化絶縁膜８７を形成した後、ホトリソ工程により、ホトレジスト８８を用いて、平坦化絶縁膜８７、絶縁保護膜７９，８６を通して、コンタクトホール８９を一括形成する。
【００５６】
次に、図５（ｄ）（１７）に示すように、ＩＴＯなどの透明電極膜９０を形成した後、図５（ｄ）（１８）に示すように、ホトリソ工程により、ホトレジスト９１を用いて、透明電極９２を形成する。この後、必要に応じて更にその上部に、図４に示す絶縁保護膜１７を形成し、ホトリソ工程でコンタクトホールを形成してもよい。
【００５７】
図６に、図５のプロセスで作製された光センサ素子と多結晶シリコンＴＦＴの断面図を示す。ここでは、図１（ａ）に示すＰＩＮホトダイオード型光センサ素子６０１と、図４（ｄ）に示す縦構造の金属−半導体−金属のホトコンダクタ型光センサ素子６０２が形成されている。図４（ｂ）（ｃ）に示す第三の電極４２と、図４（ｄ）に示す第二の電極１２を図５（ｄ）（１７）に示すＩＴＯ９０で形成すれば、本実施例で示した工程により、回路を構成するＰ型ＴＦＴ６０３とＮ型ＴＦＴ６０４と、図４に示した全ての構造のセンサ素子が、同時に形成可能になる。
【００５８】
本実施例に示した工程は、不純物活性化をはじめ、その他の高温熱処理工程が終わった後に（図５（ｂ）（１１）で絶縁保護膜７９が形成され、熱処理が終わった後に）、図５（ｃ）（１３）に示すように、非晶質シリコン層８２が成膜されることが特徴である。ＣＶＤ成膜時に導入された水素は３２０℃付近で脱離しはじめる。先述のように、後処理による回復は不可能なため、非晶質シリコン層成膜後は、低温工程となるよう、成膜順序を工夫する必要がある。
【００５９】
図７（ａ）は、本発明のＰＩＮホトダイオードを用いたエリアセンサの１ピクセル分のレイアウト、図７（ｂ）は、図７（ａ）中の破線Ａ−Ｂの断面図、図７（ｃ）は、図７（ａ）の等価回路図である。まず、センサ動作について、図７（ｃ）を用いて説明する。バイアス線７０１の電位を、センサノード７０２の電位よりも低く設定し、センサノード７０２の電圧をリセットする。センサ動作時は、バイアス線７０１の電位を、センサノード７０２の電位よりも充分高く設定する。このとき、整流作用のために、ホトダイオード７０３には、極微小な電流しか流れない。ホトダイオード７０３に光が照射されると、光非照射時よりも多く電流が流れ、センサノード７０２の電位が上昇する。ある時刻に、ゲート線７０４を通してゲート電極７０５に電位を加えてＴＦＴ７０６を動作させると、データ線７０７に入射光照度に比例した電荷が輸送され、データ線７０７の電位が上昇する。この電位データをエリアセンサ領域外に設けたセンサドライバで読み取る。電荷の保持は、センサノード７０２に付加した寄生容量で行なうが、必要に応じて、補助の保持容量を付加してもよい。なお、図７（ａ）（ｂ）に示す符号ついては、これまで説明した符号と同じであるので説明を省略する。
【００６０】
図８（ａ）は、本発明の別のＰＩＮホトダイオードを用いたエリアセンサの１ピクセル分のレイアウトと、図８（ｂ）は、図８（ａ）中の破線Ａ−Ｂの断面図、図８（ｃ）は、図８（ａ）の等価回路図である。まず、センサ動作について、図８（ｃ）を用いて説明する。バイアス線７０１の電位を、センサノード７０２の電位よりも低く設定し、センサノード７０２の電圧をリセットする。センサ動作時は、バイアス線７０１の電位を、センサノード７０２の電位よりも充分高く設定する。このとき、整流作用のために、ホトダイオード７０３には、極微小な電流しか流れない。ホトダイオード７０３に光が照射されると、光非照射時よりも多く電流が流れ、センサノード７０２の電位が上昇する。このとき、予めデータ線７０７の電位を、ゲート線７０４の電位よりも低く設定しておく（逆でもよい）。そして、センサノード７０２の電位が、データ線７０７の電位（逆の場合はゲート線７０４の電位）とＴＦＴ７０６のしきい値の和よりも大きくなった時、ＴＦＴ７０６はオン状態となり、データ線７０７は、ゲート線７０４とほぼ同電位となる。このときのセンサノード７０２の電位データの変化をエリアセンサ領域外に設けたセンサドライバ領域で読み取る。この方式は、センサ動作時間内にＴＦＴ７０６をオンにすれば、照度によらず信号を出力することになる。そのため、センサ動作時間を変化させることにより、階調を検出することができる。なお、図８（ｂ）に示す配線層８０１は、バイアス線７０１とデータ線７０７が形成される層と同じ層に形成され、コンタクトホールを通して、ＴＦＴ７０６のゲート電極７０５とホトダイオード７０３のアノードに接続される。また、図８（ａ）（ｂ）に示す他の符号ついては、これまで説明した符号と同じであるので説明を省略する。
【００６１】
図９に示すように、センサ部分がホトコンダクタ９０１の場合、センサドライバ領域に電流−電圧回路を設ける、または、センサとバイアス線７０１の間に、遮光したブロッキングダイオード９０２又は遮光したブロッキングＴＦＴを設け、データ線７０７への電荷転送中に、電荷の逆流を防ぐという方法がある。図９は遮光したブロッキングダイオードを用いた場合の等価回路図である。
【実施例２】
【００６２】
エリアセンサの例を図７と図８に示したが、各ピクセルにセンサと同時に、画素回路を配置すれば、光センサ機能を具備した画像表示装置が構成できる。画素に信号を送る信号線、ゲート線などは新たに追加してもよいし、信号線のタイミングを工夫することにより、センサのバイアス線、データ線又はゲート線と共通化してもよい。
【００６３】
図１０は、本発明の光センサ素子を内蔵した画像表示装置の概略図である。図１０（ａ）は画像表示装置の背面図であって、ガラス基板１０１上に、ドライバＬＳＩ１０２を有するドライバＬＳＩ用プリント基板１０３が配置され、ＦＰＣ１０４を介して、画像表示装置の正面側に形成された複数の画素を駆動する。図１０（ｂ）は画像表示装置の側面図であって、画像表示装置の正面側には、本発明の光センサ素子からなる光センサ１０５と画像表示領域に形成された複数の画素１０６が配置されている。図１０（ｃ）は画像表示装置の正面図であって、ガラス基板１０１上に、画素１０６を駆動する周辺駆動回路１０７と、光センサ１０５の出力を処理する光センサ出力処理回路１０８と、バックライトとその他の制御回路１０９が配置されている。
【００６４】
図１０において、光センサ１０５からの外光に応じたセンサ信号を光センサ出力処理回路１０８で処理して、画素１０６を駆動する周辺駆動回路１０７に供給する。周辺駆動回路１０７では、センサ信号に応じて、画像表示装置の輝度、コントラストなどの画質を制御する。
【００６５】
図１０では、ドライバの一部がＬＳＩで構成され、ＦＰＣを介して裏面実装されている。要求性能を満たすものは、順次ガラス基板上に形成されたＴＦＴによって構成すればよい。そのようにすることで、ＬＳＩとこれらの実装コストが削減でき、実装による機械的信頼性の低下を回避できる。また、画素設計時にドライバ設計も可能となり、カスタマイズ化が容易になる。本発明によって、センサとそのドライバも、ガラス基板上に内蔵でき、センサ設置位置や処理回路を自由な位置に、コンパクトに作製することが可能になる。
【図面の簡単な説明】
【００６６】
【図１】光センサ素子の概念図
【図２】センサの出力−照度依存特性図
【図３】光センサ素子と同時作製の多結晶シリコンＴＦＴの断面図及び伝達特性図
【図４】本発明に係る光センサ素子の別の構造例の断面図
【図５（ａ）】光センサ素子と多結晶シリコンＴＦＴの作製プロセス
【図５（ｂ）】光センサ素子と多結晶シリコンＴＦＴの作製プロセス
【図５（ｃ）】光センサ素子と多結晶シリコンＴＦＴの作製プロセス
【図５（ｄ）】光センサ素子と多結晶シリコンＴＦＴの作製プロセス
【図６】光センサ素子と多結晶シリコンＴＦＴの断面図
【図７】エリアセンサの１ピクセル分のレイアウト、その断面図及び等価回路図
【図８】別のエリアセンサの１ピクセル分のレイアウト、その断面図及び等価回路図
【図９】遮光したブロッキングダイオードを用いた場合の等価回路図
【図１０】光センサ素子を内蔵した画像表示装置の背面図、側面図及び正面図
【図１１】従来の光センサ素子の断面図
【符号の説明】
【００６７】
１０…絶縁基板、１１…第一の電極、１２…第二の電極、１３…受光層、１４…配線、１５，１６…層間絶縁膜、１７…絶縁保護膜、３１…ソース、３２…ゲート電極、３３…ドレイン、３４…チャネル、３５…ＬＤＤ領域、４１…コンタクトホール、４２…第三の電極、４３…高濃度不純物層、
５１…非晶質シリコン膜（微結晶シリコン膜）、５２…エキシマレーザ、５３…多結晶シリコン膜、５４…島状の多結晶シリコン膜、５５…ゲート絶縁膜、５６…ボロンイオン、５７…ＮＥ層（低濃度ボロン注入層）、５８…Ｎ型ＴＦＴ領域、５９…Ｎ型電極領域、６０…Ｐ型ＴＦＴ領域、６１…Ｐ型電極領域、６２…ホトレジスト、６３…リンイオン、６４…ＰＥ層（低濃度リン注入層）、６５…ゲート金属膜、６６…ゲート電極、６７…ホトレジスト、６８…リンイオン、６９…Ｎ＋層（高濃度リン注入層）、７０…リンイオン、７１…Ｎ−層（中濃度リン注入層）、７２…ホトレジスト、７３…ボロンイオン、７４…Ｐ＋層（高濃度ボロン注入層）、７５…層間絶縁膜、７６…ホトレジスト、７７…コンタクトホール、７８…配線、７９…絶縁保護膜、８０…ホトレジスト、８１…コンタクトホール、８２…非晶質シリコン膜、８３…多結晶シリコン電極、８４…ホトレジスト、８５…センサ受光部（非晶質シリコン膜）、８６…絶縁保護膜、８７…平坦化絶縁膜、８８…ホトレジスト、８９…コンタクトホール、９０…透明電極膜（ＩＴＯ）、９１…ホトレジスト、９２…透明電極、
１０１…ガラス基板、１０２…ドライバＬＳＩ、１０３…ドライバＬＳＩ用プリント基板、１０４…ＦＰＣ、１０５…光センサ、１０６…画素、１０７…周辺駆動回路、１０８…光センサ出力処理回路、１０９…バックライトとその他の制御回路、
６０１…ＰＩＮホトダイオード型光センサ素子、６０２…金属−半導体−金属のホトコンダクタ型光センサ素子、６０３…Ｐ型ＴＦＴ、６０４…Ｎ型ＴＦＴ、７０１…バイアス線、７０２…センサノード、７０３…ホトダイオード、７０４…ゲート線、７０５…ゲート電極、７０６…ＴＦＴ、７０７…データ線、９０１…ホトコンダクタ、９０２…ブロッキングダイオード
【図１】
2008171871.tif 000003
【図２】
2008171871.tif 000004
【図３】
2008171871.tif 000005
【図４】
2008171871.tif 000006
【図５（ａ）】
2008171871.tif 000007
【図５（ｂ）】
2008171871.tif 000008
【図５（ｃ）】
2008171871.tif 000009
【図５（ｄ）】
2008171871.tif 000010
【図６】
2008171871.tif 000011
【図７】
2008171871.tif 000012
【図８】
2008171871.tif 000013
【図９】
2008171871.tif 000014
【図１０】
2008171871.tif 000015
【図１１】
2008171871.tif 000016