(57)【要約】【課題】  フの字型の過電流保護回路の検出値のずれを抑制し、フの字型の過電流保護回路のみにて定電圧回路を保護する過電流保護回路を提供する。【解決手段】  本発明の定電圧回路は、出力電圧の帰還成分により、該出力電圧を定電圧に制御して出力する定電圧部と、定電圧部の出力電流に比例する電流を検出電流として検出する検出部と、検出電流が流入し、帰還成分により電流値が制御され、検出部との接続部の電圧を制御信号として出力する定電流部と、制御信号により定電圧回路の出力電流を制御する出力電流制御部とを有する。【選択図】  図１
2008052516.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧の帰還成分により、該出力電圧を定電圧に制御して出力する定電圧部と、
該定電圧部の出力電流に比例する電流を検出電流として検出する検出部と、
前記検出電流が流入し、前記帰還成分により電流値が制御され、前記検出部との接続部の電圧を制御信号として出力する定電流部と、
前記制御信号により定電圧部の出力電流を制御する出力電流制御部と
を有することを特徴とする定電圧回路。
【請求項２】
前記定電圧部が、
ソースが入力電圧に接続され、ドレインが出力端子に接続された第１のＰチャネル型ＭＯＳトランジスタと、
出力電圧の電圧値に対応して設定された設定電圧及び出力電圧の帰還成分とを比較して、前記出力端子から出力電圧を定電圧として出力するように、前記第１のＰチャンネル型ＭＯＳトランジスタのゲート電圧を制御する差動増幅器と
を有することを特徴とする請求項１記載の定電圧回路。
【請求項３】
前記検出部が、
入力電圧にソースが接続され、ゲートが前記差動増幅器の出力に接続された第２のＰチャネル型ＭＯＳトランジスタで構成され、
前記定電流部が、
該第２のＰチャネル型ＭＯＳトランジスタのドレインにドレインが接続され、ゲートに前記帰還成分が入力され、ソースが接地された、ディプレッション構造の第１のＮチャネル型ＭＯＳトランジスタで構成され、
出力電流制御部が、
ソースが入力電圧に接続され、ゲートが抵抗を介して入力電圧に接続され、ドレインが第１のＰチャネル型ＭＯＳトランジスタのゲートに接続された第３のＰチャネル型ＭＯＳトランジスタと、
該第３のＰチャネル型ＭＯＳトランジスタのゲートにドレインが接続され、第１のＮチャネル型ＭＯＳトランジスタのドレインにゲートが接続され、ソースが接地された第２のＮチャネル型ＭＯＳトランジスタと
で構成されたことを特徴とする請求項２に記載の定電圧回路。
【請求項４】
前記出力端子と接地との間に分圧回路を介挿し、出力電圧の分圧された電圧値を帰還成分とすることを特徴とする請求項１から請求項３のいずれかに記載の定電圧回路。
【請求項５】
前記出力端子における出力電圧を帰還成分とすることを特徴とする請求項１から請求項３のいずれかに記載の定電圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の定電圧回路等、例えばボルテージレギュレータに関するものであり、負荷に接続されて過電流を防止する過電流保護回路を有する定電圧回路に関する。
【背景技術】
【０００２】
ボルテージレギュレータに用いられる過電流保護回路は、過電流保護特性を図３（ａ）に示す垂下型あるいは図３（ｂ）に示すフの字型として、ボルテージレギュレータの出力端子間の短絡などで発生する過電流により、ボルテージレギュレータ（以下、定電圧回路）の出力制御部の破損を防止するために用いられている。
しかしながら、垂下型の過電流保護特性の場合、過電流保護回路がボルテージレギュレータの出力端子間の出力電圧が低下しても、出力電流が変化しないため、定電流負荷に対して出力制御部に大きな電流が流れ、短絡保護が不十分となる欠点を有している。
【０００３】
また、フの字型の過電流保護特性の場合、出力端子間の出力電圧が低下しても出力電流が変化しないという問題を解決しているが、入力電圧及び出力電圧の差が小さい場合、出力過電流の検出値がずれてしまう欠点を有している。
上述した理由により、図５に示す垂下型の過電流保護回路とフの字型の過電流保護回路とを組合せて、互いの欠点を補完しあう構成が用いられている（例えば、特許文献１参照）。
【０００４】
図５は、定電圧回路の回路構成を示す概念図であり、垂下型の過電流保護回路２０２と、フの字型の過電流保護回路２０３とが、出力端子１０１及び接地間の過電流を、図６に示す過電流保護特性により抑制している。
垂下型の過電流保護回路２０２は、Ｐチャネル型ＭＯＳトランジスタＭＰ２，可変抵抗Ｒ２３，抵抗Ｒ３，Ｎチャネル型ＭＯＳトランジスタＭＮ２及びＰチャネル型ＭＯＳトランジスタＭＰ３により構成されている。
【０００５】
すなわち、上記過電流保護回路２０２において、出力電流が過電流状態になった場合、出力電流を検出するＰチャネル型ＭＯＳトランジスタＭＰ２に過電流状態を検出した検出電流が流れる。
これにより、Ｐチャネル型ＭＯＳトランジスタＭＰ２のドレインに接続された可変抵抗Ｒ２３により過電流状態を検出した検出電流を電圧ＶBに変換している。
この可変抵抗Ｒ２３にて発生する電圧ＶBは、Ｎチャネル型ＭＯＳトランジスタＭＮ２にて検出される。
【０００６】
すなわち、電圧ＶBがＮチャネル型ＭＯＳトランジスタＭＮ２の閾値電圧を超えると、入力電圧とＮチャネル型ＭＯＳトランジスタＭＮ２のドレインとの間に接続された抵抗Ｒ３に電流が流れることにより電圧降下が発生する。
上記Ｒ３で発生した電圧降下によって、Ｐチャネル型ＭＯＳトランジスタＭＰ３のゲートに印加される電圧が閾値電圧を超えると、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を制御することにより出力電流は一定で、かつ出力電圧のみが低下する。
【０００７】
また、フの字型の過電流保護回路２０３は、Ｐチャネル型ＭＯＳトランジスタＴ１１，Ｔ１３，Ｔ１４、Ｎチャネル型ＭＯＳトランジスタＴ１２、抵抗Ｒ２０，Ｒ２１，Ｒ２２から構成されている。
上述した過電流保護回路２０２と同様に、過電流保護回路２０３においても、出力電流が過電流状態になった場合、出力電流を検出するＰチャネル型ＭＯＳトランジスタＴ１１に過電流状態を検出した検出電流が流れる。
このとき、Ｐチャネル型ＭＯＳトランジスタＴ１３がＯＮ状態であるため、上記Ｐチャネル型ＭＯＳトランジスタＴ１１で検出した電流は抵抗Ｒ２１で電圧に変換される。
そして、抵抗Ｒ２１で発生した電圧はＮチャネル型ＭＯＳトランジスタＴ１２で検出される。
【０００８】
すなわち、抵抗Ｒ２１で発生した電圧がＮチャネル型ＭＯＳトランジスタＴ１２の閾値電圧を超えると、入力電圧とＮチャネル型ＭＯＳトランジスタＴ１２のドレインとの間に接続された抵抗Ｒ２２に電流が流れて電圧降下が発生する。
上記抵抗Ｒ２２で発生した電圧降下により、Ｐチャネル型ＭＯＳトランジスタＴ１４のゲート電圧が閾値電圧を超えると、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を制御して出力電圧が低下する。
これにより、Ｎチャネル型ＭＯＳトランジスタＴ１２のバックゲート効果によって、Ｎチャネル型ＭＯＳトランジスタＴ１２の閾値電圧が下がり、Ｐチャネル型ＭＯＳトランジスタＴ１１の電流が少なくても、過電流状態を検出することとなり、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を制御するように働く。
【０００９】
その後、さらに出力電圧が低下すると、Ｐチャネル型ＭＯＳトランジスタＴ１３がオフ状態となることにより、Ｐチャネル型ＭＯＳトランジスタＴ１１にて検出した電流を電圧に変換している抵抗が、抵抗Ｒ２１及び抵抗Ｒ２０の合成抵抗になる。
この結果、Ｐチャネル型ＭＯＳトランジスタＴ１１の電流がさらに少なくても過電流状態を検出することとなり、出力電圧が低下しながら出力電流も低下をする、フの字型の特性を持つ過電流保護特性を実現している。
【００１０】
上記垂下型過電流保護回路２０２の出力電流の検出設定が、フの字型過電流保護回路２０３の出力電流の検出設定よりも低く設定されているため、先ず始めに垂下型過電流保護回路２０２が動作をし、出力電圧が予め設定された設定値まで低下すると、フの字型過電流保護回路２０３の方が出力電流の検出が低く設定されているので、フの字型過電流保護回路２０３が動作をして図６のような過電流保護特性となる。
上述した構成により、従来の定電圧回路の出力電流は、フの字型の過電流保護特性により電圧値が低下するとともに低下し、垂下型の過電流保護特性により、最大電流の検出値がずれないため、高い精度の保護を可能としている。
【特許文献１】特開２００３−３３９１１５
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来のボルテージレギュレータに設けられている過電流保護回路は、過電流検出直後は出力電流の検出が低く設定された垂下型過電流保護回路２０２が過電流保護の動作を行う。
そして、垂下型過電流保護回路２０２によって出力電圧がある設定値まで低下すると、フの字型過電流保護回路２０３の方が出力電流の検出が低く設定されているため、フの字型過電流保護回路２０３が過電流保護の動作を行い、出力電流を低く抑えながら出力電圧を低下させている。
【００１２】
この理由としては、入力電圧と出力電圧との電圧差が小さくなるに従い、フの字型過電流保護回路２０３に設けられている出力電流を検出して所定の電流を出力する出力電流検出回路の検出精度を保つことが厳しくなる。
したがって、まず始めに垂下型過電流保護回路２０２が過電流保護の動作を行い、出力電圧が低下し、入力電圧と出力電圧との電圧差がある程度広がった時点において、フの字型過電流保護回路２０２を動作させる必要があるために２つの過電流保護回路が併用されている。
【００１３】
上述したように、垂下過電流保護回路２０２は、フの字型過電流保護回路２０３の出力電流の検出ズレを補完するために備えられている。
しかしながら、上述した従来例は、過電流保護の特性が向上するものの、２つの過電流保護回路を併用して設けるため、過電流保護回路の回路規模がいずれか１つを用いる場合に比較して大きくなり、製造コストが増加するという問題がある。
本発明は、このような事情に鑑みてなされたもので、フの字型の過電流保護回路の検出値のずれを抑制し、フの字型の過電流保護回路のみにて定電圧回路を保護する過電流保護回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の定電圧回路は、出力電圧の帰還成分により、該出力電圧を定電圧に制御して出力する定電圧部（例えば、実施形態における定電圧部；Ｐチャネル型ＭＯＳトランジスタＭＰ１と、抵抗Ｒ１，Ｒ２と差動増幅回路ＯＰと、基準電圧源１１）と、該定電圧部の出力電流に比例する電流を検出電流として検出する検出部（例えば、実施形態におけるＰチャネル型ＭＯＳトランジスタＭＰ２）と、前記検出電流が流入し、前記帰還成分により電流値が制御され、前記検出部との接続部の電圧を制御信号として出力する定電流部（例えば、Ｎチャネル型ＭＯＳトランジスタＭＮ１）と、前記制御信号により定電圧部の出力電流を制御する出力電流制御部（例えば、実施形態における抵抗Ｒ３，Ｎチャネル型ＭＯＳトランジスタＭＮ２，Ｐチャネル型ＭＯＳトランジスタＭＰ３）とを有することを特徴とする。
【００１５】
本発明の定電圧回路は、前記定電圧部が、ソースが入力電圧に接続され、ドレインが出力端子に接続された第１のＰチャネル型ＭＯＳトランジスタ（例えば、実施形態におけるＰチャネル型ＭＯＳトランジスタＭＰ１）と、出力電圧の電圧値に対応して設定された設定電圧及び出力電圧の帰還成分とを比較して、前記出力端子から出力電圧を定電圧として出力するように、前記第１のＰチャンネル型ＭＯＳトランジスタのゲート電圧を制御する差動増幅器（例えば、実施形態における差動増幅回路ＯＰ）とを有することを特徴とする。
【００１６】
本発明の定電圧回路は、前記検出部が、入力電圧にソースが接続され、ゲートが前記差動増幅器の出力に接続された第２のＰチャネル型ＭＯＳトランジスタ（例えば、本実施形態におけるＰチャネル型ＭＯＳトランジスタＭＰ２）で構成され、定電流部が、該第２のＰチャネル型ＭＯＳトランジスタのドレインにドレインが接続され、ゲートに前記帰還成分が入力され、ソースが接地された、ディプレッション構造の第１のＮチャネル型ＭＯＳトランジスタ（例えば、実施形態におけるＮチャネル型ＭＯＳトランジスタＭＮ１）で構成され、出力電流制御部が、ソースが入力電圧に接続され、ゲートが抵抗を介して入力電圧に接続され、ドレインが第１のＰチャネル型ＭＯＳトランジスタのゲートに接続された第３のＰチャネル型ＭＯＳトランジスタ（例えば、実施形態におけるＰチャネル型ＭＯＳトランジスタＭＰ３）と、該第３のＰチャネル型ＭＯＳトランジスタのゲートにドレインが接続され、第１のＮチャネル型ＭＯＳトランジスタのドレインにゲートが接続され、ソースが接地された第２のＮチャネル型ＭＯＳトランジスタ（例えば、実施形態におけるＮチャネル型ＭＯＳトランジスタＭＮ２）とで構成されたことを特徴とする。
【００１７】
本発明の定電圧回路は、前記出力端子と接地との間に分圧回路（例えば、実施形態における抵抗Ｒ１及び抵抗Ｒ２）を介挿し、出力電圧の分圧された電圧値を帰還成分とすることを特徴とする。
本発明の定電圧回路は、前記出力端子における出力電圧を帰還成分とすることを特徴とする。
【発明の効果】
【００１８】
以上説明したように、本発明の定電圧回路によれば、フの字型の過電流保護特性を、検出部が検出する前記検出電流が流入し、前記帰還成分により電流値が制御され、検出部との接続部の電圧を制御信号として出力する定電流部を設けることにより、出力電流が過電流の状態にて出力される場合、最大入力電圧からの入力電圧と出力電圧との電圧差が小さくとも、電流値の設定値がずれず、かつ出力電圧が小さくなると、出力電圧に対応して出力電流を減少させることが可能となる過電流保護回路を簡易な回路にて構成することとなり、垂下型とフの字型との過電流保護特性を併せ持つ過電流保護回路を、従来例に比較して少ない回路構成により実現することができる。
【００１９】
また、本発明の定電圧回路によれば、上記定電流部を設けることにより、過電流の最大値の電流が流れる出力電圧の電圧範囲を、従来例に比較して狭くすることが可能となるため、従来例に比較して精度の高い過電流保護特性を有することとなり、定電圧部の過電流により発熱を最小限に抑制することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の一実施形態による過電流保護回路を有する定電圧回路を図面を参照して説明する。図１は同実施形態による定電圧回路の構成例を示すブロック図である。
この図１において、定電圧を出力する定電圧部は、Ｐチャネル型ＭＯＳトランジスタＭＰ１と、抵抗Ｒ１，Ｒ２と差動増幅回路ＯＰと、基準電圧源１１とから構成されている。
Ｐチャネル型ＭＯＳトランジスタＭＰ１は、入力電圧線１００を介して図示しない入力電圧にソースが接続され、ドレインに出力電圧を出力する出力端子１０１が接続されている。
抵抗Ｒ１及びＲ２は、Ｐチャネル型ＭＯＳトランジスタＭＰ１のドレインと接地との間に直列に介挿されている。この抵抗Ｒ１及びＲ２との接続点Ａにおける電圧は、出力電圧の帰還成分ＶAとして用いられる。
【００２１】
差動増幅回路ＯＰは、反転入力端子にリファレンス電圧ＶREFが入力され、非反転入力端子に定電圧（出力電圧）の帰還成分ＶA、すなわち接続点Ａの電圧が入力されており、Ｐチャネル型ＭＯＳトランジスタＭＰ１が出力電圧として出力する定電圧の電圧値を制御する。
すなわち、上記差動増幅回路ＯＰは、上記帰還成分ＶAとリファレンス電圧ＶREFとを比較し、帰還成分（出力電圧に対応する電圧）ＶAがリファレンス電圧ＶREFとなるよう、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を制御し、出力電圧が予め設定された定電圧となるように制御する。
【００２２】
また、過電流保護回路１は、Ｐチャネル型ＭＯＳトランジスタＭＰ２，Ｎチャネル型ＭＯＳトランジスタＭＮ１，抵抗Ｒ３，Ｎチャネル型ＭＯＳトランジスタＭＮ２及びＰチャネル型ＭＯＳトランジスタＭＰ３から構成されている。
Ｐチャネル型ＭＯＳトランジスタＭＰ２は、ソースが入力電圧線１００を介して上記入力電圧に接続され、ゲートが差動増幅回路ＯＰの出力に接続されており、Ｐチャネル型ＭＯＳトランジスタＭＰ１が出力する出力電流に比例する電流が流れるようサイズが設定されており、この出力電流に対応する（比例する）電流を検出電流として流す検出部として機能している。
【００２３】
Ｎチャネル型ＭＯＳトランジスタＭＮ１は、ディプレッション型のＭＯＳトランジスタであり、ドレインがＰチャネル型ＭＯＳトランジスタＭＰ２のドレインに接続され、ゲートが接続点Ａに接続され、ソースが接地されている。
このＮチャネル型ＭＯＳトランジスタＭＮ１は、上記検出電流がドレインに流入しており、ゲートに入力される帰還成分ＶAにより電流値が制御、すなわち基準電流の電流値が制御され、上記検出部のＰチャネル型ＭＯＳトランジスタＭＰ２のドレインとの接続部Ｂの電圧を制御信号ＶBとして出力する定電流部として機能している。この定電流部において、検出電流の電流値が制御信号ＶBの電圧値に変換されている。
ここで、Ｐチャネル型ＭＯＳトランジスタＭＰ１の出力電流が設定値を超えた際、Ｐチャネル型ＭＯＳトランジスタＭＰ２に流れる検出電流が、Ｎチャネル型ＭＯＳトランジスタＭＮ１に流れる基準電流を超えるよう、Ｐチャネル型ＭＯＳトランジスタＭＰ１及びトランジスタ及びＮチャネル型ＭＯＳトランジスタＭＮ１のサイズは設定されている。
【００２４】
Ｐチャネル型ＭＯＳトランジスタＭＰ３は、ソースが入力電圧線１００を介して上記入力電圧に接続され、ゲートが抵抗Ｒ３を介して入力電圧線１００と接続され、ドレインが差動増幅回路ＯＰの出力に接続されている。
Ｎチャネル型ＭＯＳトランジスタＭＮ２は、ドレインがＰチャネル型ＭＯＳトランジスタＭＰ３のゲートと接続され、ゲートがＮチャネル型ＭＯＳトランジスタＭＮ１のドレインと接続され、ソースが接地されている。
ここで、Ｎチャネル型ＭＯＳトランジスタＭＮ２は、制御信号ＶBの電圧が上昇して、閾値電圧を超えると、抵抗Ｒ３を介して電流を流し、接続点Ｃの分圧値ＶCを低下させる。
【００２５】
また、Ｐチャネル型ＭＯＳトランジスタＭＰ３は、電圧ＶCが閾値電圧を超えると接続点Ｄに対して電圧を接続点Ｄに供給し、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を制御して、定電圧回路の出力電流を制御する。
上述したように、Ｐチャネル型ＭＯＳトランジスタＭＰ３及びＮチャネル型ＭＯＳトランジスタＭＮ２は、定電圧回路の出力電流を制御する出力電流制御部として機能している。
【００２６】
本発明においては、上記ディプレッション型のＮチャネル型ＭＯＳトランジスタＭＮ１を用いたことが、最も本実施形態の特徴的な構成である。
すなわち、図５における可変抵抗Ｒ２３を、上記Ｎチャネル型ＭＯＳトランジスタＭＮ１に変えることにより、出力電圧のフィードバックが無く、出力電流が設定値の範囲にて制限する垂下型の過電流保護特性を、出力電圧の帰還成分を用いて、出力電圧の電圧値が増加するに従い、Ｎチャネル型ＭＯＳトランジスタＭＮ２（本実施形態のＮチャネル型ＭＯＳトランジスタＭＮ２に対応）のゲート電圧を、Ｎチャネル型ＭＯＳトランジスタＭＮ１により出力電圧に対応して制御することにより、フの字型の過電流保護特性に変換している。
【００２７】
すなわち、図１の本発明の実施形態において、定電圧回路の出力電圧が低下すると、Ｎチャネル型ＭＯＳトランジスタＭＮ１に流れる電流が減少するため、Ｎチャネル型ＭＯＳトランジスタＭＮ２のゲート電圧を上昇させ、ＭＰ２に流れる電流が少なくてもＮチャネル型ＭＯＳトランジスタＭＮ２に流れる電流を増加させ、Ｐチャネル型ＭＯＳトランジスタＭＰ３に流れる電流を制御し、出力用のＰチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を制御して、結果的に出力電圧に対応して、出力電流を保護することを可能としている。
上述した本実施形態の構成により、垂下型の過電流保護回路を、出力電圧に対応して出力電流を制御するフの字型の過電流保護回路に変換させることができる。
【００２８】
次に、図２を用いて本実施例による上記過電流保護回路を設けた定電圧回路の動作を説明する。図２は本実施形態による定電圧回路における出力電圧と出力電流との関係を示すグラフである。
例えば、定電圧回路が予め設定された出力電圧において、設定値以下の出力電流により駆動している場合、すなわち正常の範囲の出力電流を出力している状態の場合、以下に示す動作が行われる。
【００２９】
Ｐチャネル型ＭＯＳトランジスタＭＰ２は、チャネル型ＭＯＳトランジスタＭＰ１が流す上記出力電流に対応した検出電流を流す。
そして、Ｎチャネル型ＭＯＳトランジスタＭＮ１は、接続点Ａにおける帰還成分ＶAの電圧に対応した基準電流を流している。
このとき、上記検出電流が基準電流より低いため、接続点Ｂにおける制御信号ＶBの電圧値がＮチャネル型ＭＯＳトランジスタＭＮ２の閾値電圧を超えず、Ｎチャネル型ＭＯＳトランジスタＭＮ２はオフ状態であり、電流が流れない状態にある。
【００３０】
Ｎチャネル型ＭＯＳトランジスタＭＮ２に電流が流れないため、入力電圧の電圧値を抵抗Ｒ３とにより分圧することがなく、入力電圧の電圧が分圧値ＶCとなる。
これにより、Ｐチャネル型ＭＯＳトランジスタＭＰ３は、閾値電圧に比較して高い電圧の入力電圧がゲートに印加されることとなり、オフ状態のままであり、接続点Ｄに対して電流を供給することがなく、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を制御することはない。
すなわち、Ｐチャネル型ＭＯＳトランジスタＭＰ１の出力電流の制御は、差動増幅回路ＯＰの出力する電圧によって制御される状態にある。
したがって、Ｐチャネル型ＭＯＳトランジスタＭＰ１は、接続点Ａからの帰還成分によって、差動増幅回路ＯＰが出力する電圧に対応した電流を流す。
【００３１】
一方、定電圧回路が予め設定された出力電圧において、出力電流が設定値を超えた場合、例えば、定電圧回路に接続された負荷に異常が発生し、正常範囲を超えた異常な値の出力電流が出力される状態の場合、以下に示す動作が行われる。
・出力電流が設定値を超える際
このとき、接続点Ａの電圧である帰還成分ＶAは、出力端子１０１が設定された出力電圧であるため、正常な場合と同様な値である。
しかしながら、Ｐチャネル型ＭＯＳトランジスタＭＰ２に流れる検出電流は、予め設定されている設定値に比例した電流値を超える電流値となる。
これにより、制御信号ＶBの電圧値は、Ｎチャネル型ＭＯＳトランジスタＭＮ１に流れる基準電流が変化せず、流れ込む検出電流が予め設定されている設定値に比例した電流値を超えた電流値となる。
すなわち、検出電流が基準電流を超えるため、制御信号ＶBの電圧値がＮチャネル型ＭＯＳトランジスタＭＮ２の閾値電圧を超えることとなる。
【００３２】
そして、Ｎチャネル型ＭＯＳトランジスタＭＮ２は、閾値電圧を超える電圧の制御信号ＶBがゲートに印加されるため、抵抗Ｒ３を介して電流を流して、接続点Ｃの分圧値ＶCを低下させることになる。
分圧値ＶCがＰチャネル型ＭＯＳトランジスタＭＰ３の閾値電圧を超えると、Ｐチャネル型ＭＯＳトランジスタＭＰ３は、この分圧値ＶCに対応した電圧差動増幅回路ＯＰが出力する電圧の電圧値を超える電圧を接続点Ｄに供給する。
この結果、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧が、Ｐチャネル型ＭＯＳトランジスタＭＰ３の出力する電圧により制御されることとなり、定電圧回路の出力する出力電流が設定値の範囲に制限されることとなる。
【００３３】
ここで、Ｐチャネル型ＭＯＳトランジスタＭＰ１が設定電流を超える出力電流を流した際に、Ｐチャネル型トランジスタＭＰ２がＰチャネル型ＭＯＳトランジスタＭＰ１の流す出力電流に比例して流す検出電流の値と、Ｎチャネル型ＭＯＳトランジスタＭＮ１の基準電流の値とにより生成される制御信号ＶBの電圧値が、Ｎチャネル型ＭＯＳトランジスタＭＮ２の閾値電圧となるように、検出電流と基準電流とを設定しておく。
また、Ｐチャネル型ＭＯＳトランジスタＭＰ１が設定電流を超える出力電流を流した際に、接続点Ｃの分圧値がＰチャネル型ＭＯＳトランジスタＭＰ３の閾値電圧を超えるよう、入力電圧に対して、抵抗３の抵抗値及びＮチャネル型ＭＯＳトランジスタＭＮ２に流れる電流値を設定しておき、Ｐチャネル型ＭＯＳトランジスタＭＰ１の出力電流の制御を、差動増幅回路ＯＰから電流保護回路に遷移させるようにする。
【００３４】
・出力電流が設定値にて制限され、かつ出力電圧が低下する際
このとき、出力電流が制限されることにより、出力端子１０１の出力電圧が予め設定された定電圧の電圧値に比較して低下する。
これにより、Ｎチャネル型ＭＯＳトランジスタＭＮ１は、接続点Ａにおける低下した出力電圧における帰還成分ＶAの電圧に対応した基準電流を流すため、正常な出力電圧の場合に比較して低下した電流値の基準電流が流れる。
これにより、接続点Ｂに上記検出電流及び基準電流に対応した電圧が発生するが、検出電流が減少し、比例して検出電流が減少するが、上述したように基準電流も同様に減少するため、制御信号ＶBの電圧値はＮチャネル型ＭＯＳトランジスタＭＮ２の閾値電圧を超えた状態が維持される。
【００３５】
したがって、出力電流が低下し、出力電圧が低下して、帰還成分ＶAが低下しても、制御信号ＶBの電圧値がＮチャネル型ＭＯＳトランジスタＭＮ２の閾値電圧を超えた状態が維持され、分圧値ＶCがＰチャネル型ＭＯＳトランジスタＭＰ３の閾値電圧を超えた状態が維持されている。
これにより、Ｐチャネル型ＭＯＳトランジスタＭＰ３が接続点Ｄに供給する電圧値が増加し、Ｐチャネル型ＭＯＳトランジスタＭＰ１が出力する出力電流をより低下させることとなる。
【００３６】
この結果、図２に示すように、本実施形態の過電流保護回路１が設けられた定電圧回路は、出力電流が設定値にて制限され、かつ出力電圧が低下するに従い、出力電流を低下させるフの字型過電流保護特性を有することとなる。
また、上述した実施形態において、帰還成分を抵抗Ｒ１及び抵抗Ｒ２の接続点の分圧された電圧として説明したが、出力電圧を直接に帰還成分として用いてもよい。この場合、図２の回路において、Ｎチャネル型ＭＯＳトランジスタＭＮ１のゲートを直接に出力端子に接続し、接続点Ａを差動増幅回路ＯＰの非反転入力端子に接続する構成としてもよい。
【００３７】
また、第２の実施形態として、図４に示すように、図１の実施形態に対して、Ｐチャネル型ＭＯＳトランジスタＭＰ２のドレインと、Ｎチャネル型ＭＯＳトランジスタＭＮ１のドレインとの間に、カスコード回路を接続して、出力電圧をモニタすることにより、Ｐチャネル型ＭＯＳトランジスタＭＰ１のドレイン−ソース間電圧Ｖdsと、Ｐチャネル型ＭＯＳトランジスタＭＰ２のドレイン−ソース間電圧Ｖdsとを合わせて、入力電圧と出力電圧との電圧差が小さくなったとしても、精度良く出力電流の検出が行うことができる。
【００３８】
上記カスコード回路として、Ｐチャネル型ＭＯＳトランジスタＭＰ２のドレインと、Ｎチャネル型ＭＯＳトランジスタＭＮ１のドレインとの間にＰチャネル型ＭＯＳトランジスタＭＰ１０を介挿した。ここで、Ｐチャネル型ＭＯＳトランジスタＭＰ１０のソースがＰチャネル型ＭＯＳトランジスタＭＰ２のドレインと接続され、Ｐチャネル型ＭＯＳトランジスタＭＰ１０のドレインがＮチャネル型ＭＯＳトランジスタＭＮ１のドレインと接続されている。
【００３９】
そして、Ｎチャネル型ＭＯＳトランジスタＭＮ１に流す電流を、入力電圧と出力電圧との電圧差に対応して調整するため、上記Ｐチャネル型ＭＯＳトランジスタＭＰ１０のゲート電圧を制御する回路構成として、Ｎチャネル型ＭＯＳトランジスタＭＮ１０とＮチャネル型ＭＯＳトランジスタＭＮ１１とで形成されたカレントミラー回路を設け、基準電流を生成するトランジスタとしてＰチャネル型ＭＯＳトランジスタＭＰ１２を付加している。
ここで、Ｎチャネル型ＭＯＳトランジスタ１０はソースが接地され、ゲートとドレインとが接続点Ｇにて接続されている。Ｎチャネル型ＭＯＳトランジスタＭＮ１１はソースが接地され、ゲートが接続点Ｇに接続されている。
【００４０】
上記Ｐチャネル型ＭＯＳトランジスタＭＰ１２は、ゲートが接続点Ｄに接続され、ソースが入力電圧線１００に接続され、ドレインがＰチャネル型ＭＯＳトランジスタＭＰ１３のソースに接続され、Ｐチャネル型ＭＯＳトランジスタＭＰ２と同様に、出力電流に比例した電流を基準電流として流す。Ｐチャネル型ＭＯＳトランジスタＭＰ１３は、ゲートが接続点Ｆに接続され、ドレインが接続点Ｇに接続されている。
そして、Ｐチャネル型ＭＯＳトランジスタＭＰ１０のゲート電圧を制御するトランジスタとして、Ｐチャネル型ＭＯＳトランジスタＭＰ１１が設けられている。
上記Ｐチャネル型ＭＯＳトランジスタＭＰ１１は、ソースが出力端子１００に接続され、ゲートとドレインとが接続点Ｆ（Ｐチャネル型ＭＯＳトランジスタＭＰ１０のゲート）に接続されている。
【００４１】
Ｐチャネル型ＭＯＳトランジスタＭＰ１１は、Ｐチャネル型ＭＯＳトランジスタＭＰ１２からの基準電流と、出力端子１００の出力電圧とにより、Ｐチャネル型ＭＯＳトランジスタＭＰ１０のゲートの電圧を制御することとなる。
Ｐチャネル型ＭＯＳトランジスタＭＰ１２からの基準電流に対して、出力電圧によりＰチャネル型ＭＯＳトランジスタＭＰ１１に流れる電流が少なくなれば、接続点Ｆの電圧が低下し、一方、多くなれば接続点Ｆの電圧が上昇する。
上述した第２の実施形態の構成により、入力電圧と出力電圧との電圧差が小さくなった際、Ｐチャネル型ＭＯＳトランジスタＭＰ１のドレイン−ソース間電圧Ｖdsと、Ｐチャネル型ＭＯＳトランジスタＭＰ２のドレイン−ソース間電圧Ｖdsとを整合させることができ、精度良く出力電流の検出が行うことができる。この第２の実施形態は、上述した新たに追加した構成以外の他の動作については図１の実施形態と同様である。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施形態による過電流保護回路１を用いた定電圧回路の構成例を示すブロック図である。
【図２】本発明の一実施形態による定電圧回路の出力電流（横軸）及び出力電圧（縦軸）の関係を示すグラフである。
【図３】過電流保護回路の過電流保護特性を説明するためのグラフである。
【図４】本発明の一実施形態による過電流保護回路１を用いた定電圧回路の構成例を示すブロック図である。
【図５】従来の過電流保護回路を用いた定電圧回路の構成を示すブロック図である。
【図６】従来の定電圧回路の出力電流（横軸）及び出力電圧（縦軸）の関係を示すグラフである。
【符号の説明】
【００４３】
１…過電流保護回路
１１…定電圧源
１００…入力電圧線
１０１…出力端子
ＭＮ１，ＭＮ２，ＭＮ１０，ＭＮ１１…Ｎチャネル型ＭＯＳトランジスタ
ＭＰ１，ＭＰ２，ＭＰ３…Ｐチャネル型ＭＯＳトランジスタ
ＭＰ１０，ＭＰ１１，ＭＰ１２，ＭＰ１３…Ｐチャネル型ＭＯＳトランジスタ
ＯＰ…差動増幅回路
Ｒ１，Ｒ２，Ｒ３…抵抗
【図１】
2008052516.tif 000003
【図２】
2008052516.tif 000004
【図３】
2008052516.tif 000005
【図４】
2008052516.tif 000006
【図５】
2008052516.tif 000007
【図６】
2008052516.tif 000008