(57)【要約】  【課題】  好ましい放熱効果と反射効果を具え、且つ発光面積を効率良く利用でき、透明導電層を電流分布用の接触導電層とする必要がなく、さらには透過性のパッシベーション層を保護層とする必要がなく、フリップチップパッケージに応用する発光ダイオードと、その製造方法、パッケージ方法を提供することを課題とする。【解決手段】  発光ダイオード構造を形成し、該発光ダイオード構造上に、該発光ダイオード構造のｐ側電極と、ｎ側電極とに電気的に接触する導体強化層を形成し、該導体強化層上に、バンプ形成領域層を形成し、かつ該バンプ形成領域に２つの電極領域を形成して該導体強化層を露出させ、該２つの電極領域にそれぞれ該導体強化層と、電気的に接続する金属バンプを形成し、該バンプ形成領域層を除去し、該導電強化層を選択的に除去して該２つのバンプの間の電気的接続を隔離させる。【選択図】  図５Ｇ
2008226864.tif 000002
【特許請求の範囲】
【請求項１】
発光ダイオード構造を形成し、
該発光ダイオード構造上に、該発光ダイオード構造のｐ側電極と、ｎ側電極とに電気的に接触する導体強化層を形成し、
該導体強化層上に、バンプ形成領域層を形成し、かつ該バンプ形成領域に２つの電極領域を形成して該導体強化層を露出させ、
該２つの電極領域にそれぞれ該導体強化層と、電気的に接続する金属バンプを形成し、
該バンプ形成領域層を除去し、
該導電強化層を選択的に除去して該２つのバンプの間の電気的接続を隔離させることを特徴とする発光ダイオードのパッケージ方法。
【請求項２】
前記金属バンプが金か、銀か、銅か、もしくはニッケル金であって、または錫鉛バンプか、錫金バンプか、錫銀バンプか、錫銅バンプであるか、または銀ペースト（ｓｉｌｖｅｒ  ｐａｓｔｅ）か、ソルダーペーストであることを特徴とする請求項１に記載の発光ダイオードのパッケージ方法。
【請求項３】
前記導体強化層を形成する工程の前に、該発光ダイオード構造上に仮中間層を形成して該バンプ形成領域層と積層させることを請求項１に記載の発光ダイオードのパッケージ方法。
【請求項４】
前記発光ダイオード構造が透過性の基板上に位置することを特徴とする請求項１に記載の発光ダイオードのパッケージ方法。
【請求項５】
発光ダイオード構造を形成し、
該発光ダイオード構造上にパッシベーション層を形成し、且つ該発光ダイオード構造のｐ側電極とｎ側電極を露出させ、
仮中間層を該パッシベーション層上に形成し、且つ下方にｐ側電極とｎ側電極とがそれぞれ位置する２つのバンプ形成領域を形成し、
該仮中間層上に該発光ダイオード構造のｐ側電極と、ｎ側電極とに電気的に接触する導体強化層を形成し、
導体強化層を形成し、
該導体強化層上にバンプ形成領域層を形成し、
該２つのバンプ形成領域に、それぞれ金属バンプを形成し、
該バンプ形成領域層を除去し、
剥離法で該導体強化層を選択的に除去することを特徴とする発光ダイオードのパッケージ方法。
【請求項６】
前記金属バンプが金か、銀か、銅か、もしくはニッケル金であって、または錫鉛バンプか、錫金バンプか、錫銀バンプか、錫銅バンプであるか、または銀ペーストか、ソルダーペーストであることを特徴とする請求項５に記載の発光ダイオード。
【請求項７】
前記発光ダイオード構造が透過性の基板上に位置することを特徴とする請求項５に記載の発光ダイオードのパッケージ方法。
【請求項８】
前記仮中間層が高選択比層であることを特徴とする請求項５に記載の発光ダイオードのパッケージ方法。
【請求項９】
ベースと、
ベース上に形成されるｎ型半導体層、及び該ｎ型半導体層上に形成されるｐ型半導体層とを含んでなり、該ベース上に位置する半導体構造と、
該ｐ型半導体層上に形成されるｐ側電極と、
該ｎ型半導体層上に形成されるｎ側電極と、
該ｐ側電極と該ｎ側電極とが露出するように該ｐ型半導体層上に形成されるパッシベーション層と、
該ｐ側電極と該ｎ側電極上に形成され、かつ該ｐ側電極と、ｎ側電極とに電気的に接触する導体強化層と、
該導体強化層上に形成され、かつ該ｐ側電極と、ｎ側電極とに電気的に接続する２つの金属バンプと、を含んでなりフリップチップパッケージに応用される発光ダイオード。
【請求項１０】
前記金属バンプが金か、銀か、銅か、もしくはニッケル金であって、または錫鉛バンプか、錫金バンプか、錫銀バンプか、錫銅バンプであるか、または銀ペーストか、ソルダーペーストであることを特徴とする請求項９に記載の発光ダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
この考案は発光ダイオードと、その製造方法に関し、特にフリップチップパッケージに応用される発光ダイオードと、その製造方法、パッケージ方法に関する。
【背景技術】
【０００２】
目下、発光ダイオードのパッケージングは、そのほとんどがワイヤボンディング（ｗｉｒｅ  ｂｏｎｄｉｎｇ）を行っている。図１はワイヤボンヂングを行った従来の発光ダイオードの構造を示した説明図である。図面によれば、発光ダイオード２０はパッケージベース１０上に位置し、発光ダイオード２０のｐ側電極、ｎ側電極と、ベース１０の導電領域１２、１４とを結線する。よって、導電領域１２、１４はそれぞれ２本のリードが電気的に接続する。発光ダイオード２０を含む全体をエポキシ樹脂１６でパッケージングする。
【０００３】
しかしながら、上述のパッケージングにはいくつかの問題が存在する。図２に開示するように、発光ダイオードのｐ側電極には電流分散層を形成して電流が発光ダイオードに分布する面積を拡張する必要がある。発光ダイオード２０はベース２１と、ｎ型半導体層２２とｐ型半導体層２４との間に形成する能動発光層２３と、ｎ型半導体層２２上に形成するｎ側電極２５と、ｐ型半導体層２４上に形成するｐ側電極２６と、ｐ型半導体層２４上に設けられ、ｐ型半導体層２４上を流れる電流の分布する面積を拡張するための電流分散層２７と、及び発光ダイオード２０を保護するためのパッシベーション層（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）２８とを含む。
【０００４】
該電流分散層２７は、一般にＩＴＯ（Ｉｎｔｉｕｍ  Ｔｉｎ  Ｏｘｉｔｅ）、酸化亜鉛錫、酸化ニッケルなどの透過性の導体材を使用する。但し、これら材料は導体ではあるが、発光ダイオードのｐ型半導体層との間にオーミックコンタクトを形成しなければならない。それでもやはり、電気抵抗が発生するため、電流が通過する場合、発光ダイオードに熱が発生する。また、透過性の導体は透明ではあるが、やはり一部の光線を吸収し、一部の光線を反射するため、発光ダイオードの発光効率を低下させる。
【０００５】
また、発光ダイオードは透過性のパッシベーション層を形成して保護を与える必要があるが、このため、パッシベーション層の材料の選択が限定される。また、同様に、透過性のパッシベーション層は一部の光線を吸収し、一部の光線を反射するため、発光ダイオードの発光効率が低下する。
【０００６】
さらに、図１に開示するパッケージベース１０の材質は、一般に導体を使用しない。このため、発光ダイオードに熱が発生した場合、発光ダイオードから導体領域１２、１４に至る２本のリードが唯一の放熱経路となる。よって、深刻な放熱の問題が発生する。
【０００７】
上述する欠点以外に、図１に開示するように、結線した金線の頂点が発光ダイオード２０よりかなり上に位置する。このため、エポキシ樹脂１６の厚さを発光ダイオード２０の高さに近づけることができなくなる。係る欠点は発光ダイオードを応用するデバイスの体積を縮小し、厚さを薄くすることができなくなる。従って、発光ダイオードの応用範囲も自ら制限される。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
この発明は、フリップチップパッケージに応用する発光ダイオードと、及び係る発光ダイオードの製造方法、パッケージ方法であって、製品の歩留まりを高めることのできる発光ダイオードの製造方法、パッケージ方法を提供することを課題とする。
【０００９】
また、この発明は好ましい放熱効果と、反射効果を具え、且つ発光面積を効率良く利用でき、透明導電層を電流分布用の接触導電層とする必要がなく、さらには透過性のパッシベーション層を保護層とする必要のない発光ダイオード、及びその製造方法、パッケージ方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
そこで、本発明者は従来の技術に見られる欠点に鑑みて鋭意研究を重ねた結果、  ベースと、ベース上に形成されるｎ型半導体層、及び該ｎ型半導体層上に形成されるｐ型半導体層とを含んでなり、該ベース上に位置する半導体構造と、該ｐ型半導体層上に形成されるｐ側電極と、該ｎ型半導体層上に形成されるｎ側電極と、該ｐ側電極と該ｎ側電極とが露出するように該ｐ型半導体層上に形成されるパッシベーション層と、該ｐ側電極と該ｎ側電極上に形成され、かつ該ｐ側電極と、ｎ側電極とに電気的に接触する導体強化層と、該導体強化層上に形成され、かつ該ｐ側電極と、ｎ側電極とに電気的に接続する２つの金属バンプと、を含んでなる発光ダイオードと、その製造方法によって課題を解決できる点に着眼し、かかる知見に基づいて本発明を完成させた。
【００１１】
以下、この発明について具体的に説明する。
請求項１に記載する発光ダイオードのパッケージ方法は、発光ダイオード構造を形成し、該発光ダイオード構造上に、該発光ダイオード構造のｐ側電極と、ｎ側電極とに電気的に接触する導体強化層を形成し、該導体強化層上に、バンプ形成領域層を形成し、かつ該バンプ形成領域に２つの電極領域を形成して該導体強化層を露出させ、該２つの電極領域にそれぞれ該導体強化層と、電気的に接続する金属バンプを形成し、該バンプ形成領域層を除去し、該導電強化層を選択的に除去して該２つのバンプの間の電気的接続を隔離させる。
【００１２】
請求項２に記載する発光ダイオードのパッケージ方法は請求項１における金属バンプが金か、銀か、銅か、もしくはニッケル金であって、または錫鉛バンプか、錫金バンプか、錫銀バンプか、錫銅バンプであるか、または銀ペースト（ｓｉｌｖｅｒ  ｐａｓｔｅ）か、ソルダーペーストである。
【００１３】
請求項３に記載する発光ダイオードのパッケージ方法は請求項１における導体強化層を形成する工程の前に、該発光ダイオード構造上に仮中間層を形成して該バンプ形成領域層と積層させる。
【００１４】
請求項４に記載する発光ダイオードのパッケージ方法は、請求項１における発光ダイオード構造が透過性の基板上に位置する。
【００１５】
請求項５に記載する発光ダイオード  発光ダイオード構造を形成し、
該発光ダイオード構造上にパッシベーション層を形成し、且つ該発光ダイオード構造のｐ側電極とｎ側電極を露出させ、
仮中間層を該パッシベーション層上に形成し、且つ下方にｐ側電極とｎ側電極とがそれぞれ位置する２つのバンプ形成領域を形成し、
該仮中間層上に該発光ダイオード構造のｐ側電極と、ｎ側電極とに電気的に接触する導体強化層を形成し、
導体強化層を形成し、
該導体強化層上にバンプ形成領域層を形成し、
該２つのバンプ形成領域に、それぞれ金属バンプを形成し、
該バンプ形成領域層を除去し、
剥離法で該導体強化層を選択的に除去する。
【００１６】
請求項６に記載する発光ダイオードのパッケージ方法は、請求項５における金属バンプが金か、銀か、銅か、もしくはニッケル金であって、または錫鉛バンプか、錫金バンプか、錫銀バンプか、錫銅バンプであるか、または銀ペーストか、ソルダーペーストである。
【００１７】
請求項７に記載する発光ダイオードのパッケージ方法は、請求項５における発光ダイオード構造が透過性の基板上に位置する。
【００１８】
請求項８に記載する発光ダイオードのパッケージ方法は。請求項５における仮中間層が高選択比層である。
【００１９】
請求項９に記載する発光ダイオードは、フリップチップパッケージに応用される発光ダイオードであって、ベースと、ベース上に形成されるｎ型半導体層、及び該ｎ型半導体層上に形成されるｐ型半導体層とを含んでなり、該ベース上に位置する半導体構造と、
該ｐ型半導体層上に形成されるｐ側電極と、
該ｎ型半導体層上に形成されるｎ側電極と、
該ｐ側電極と該ｎ側電極とが露出するように該ｐ型半導体層上に形成されるパッシベーション層と、
該ｐ側電極と該ｎ側電極上に形成され、かつ該ｐ側電極と、ｎ側電極とに電気的に接触する導体強化層と、
該導体強化層上に形成され、かつ該ｐ側電極と、ｎ側電極とに電気的に接続する２つの金属バンプと、を含んでなる。
【００２０】
請求項１０に記載する発光ダイオードは、請求項９における金属バンプが金か、銀か、銅か、もしくはニッケル金であって、または錫鉛バンプか、錫金バンプか、錫銀バンプか、錫銅バンプであるか、または銀ペーストか、ソルダーペーストである。
【発明の効果】
【００２１】
この発明による発光ダイオードは、フリップチップに応用する発光ダイオードであって、製品の歩留まりを高めることのできるとともに、好ましい放熱効果と反射効果を具え、且つ発光面積を効率良く利用できという利点を有する。
【００２２】
また、この発明による方法は、透明導電層を電流分布用の接触導電層とする必要がなく、さらには透過性のパッシベーション層を保護層とする必要がないため、材料の選択範囲を大幅に拡張できるという利点を有する。
【発明を実施するための最良の形態】
【００２３】
この発明においては、フリップチップパッケージの方式で発光ダイオードをパッケージする。よって、本発明の方法は発光ダイオードのパッケージ方法を提供するものとも言うことができる。まず、発光ダイオード構造上に、該発光ダイオード構造のｐ側電極とｎ側電極とに電気的接触するに導体強化層を形成する。該発光ダイオード構造は透過性の基板上に位置し、且つ該発光ダイオード構造上にパッシベーション層を形成する。
【００２４】
また、該導体強化層上にはバンプ形成領域層を形成し、該バンプ形成領域層には２つの電極領域を形成する。
【００２５】
次に、該２つの電極領域には、それぞれ上面に導体強化層と電気的に接触する金属バンプを形成する。
【００２６】
金属バンプは電気メッキ（ｐｌａｔｉｎｇ）、吹き付け（ｓｐｒａｙｉｎｇ）、塗布（ｓｐｉｎ  ｃｏａｔｉｎｇ）、もしくは印刷（ｐｒｉｎｔｉｎｇ）などの方法で形成する。金属バンプは錫鉛バンプ、錫金バンプ、錫銀バンプ、錫銅バンプ、もしくはその他ソルダーペースト（ｓｏｌｄｅｒ  ｐａｓｔｅ）、銀ペースト（ｓｉｌｖｅｒ  ｐａｓｔｅ）、であってもよく、または銅、金、銀、白金、モリブデン、チタン、ニッケル、パラジウムなどの金属であってもよい。
【００２７】
次に、該バンプ形成領域層を除去する。また、露出する導体強化層は選択的に除去する。このため、両金属バンプの間の電気的接続が隔離される。導体強化層は、エッチングか、もしくは剥離法で除去する。剥離法で除去する場合、導体強化層を形成する工程の前に、仮中間層を形成する。
【００２８】
係る発光ダイオードと製造方法について、その特徴を説明するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【実施例１】
【００２９】
図３は、第１の実施例の詳細な工程を示したフローチャートである。図３に開示するように、先ず発光ダイオード構造を形成し、発光ダイオード構造上のｐ側電極とｎ側電極を除くその他領域にパッシベーション層を形成して発光ダイオード構造を保護する。パッシベーション層は好ましい保護の効果を有する材質を選択する。
【００３０】
次に、パッシベーション層上に導体強化層を形成する。該導体強化層は金属バンプと、発光ダイオード構造のｐ側電極と、ｎ側電極とに電気的に接触する。また、該金属バンプを電気メッキで形成する場合、電気メッキの金属電極とすることもできる。
【００３１】
次いで、導体強化層上にバンプ形成領域層を形成する。この場合、材料を沈降させてバンプ形成領域層を形成し、さらに、形成したバンプ形成領域層にマイクロフォトリソグラフィでパターンを転写してエッチングを行い、導体強化層が露出する領域を形成する。該導体強化層が露出する領域は金属バンプを形成する領域となる。また、発光ダイオード構造のｐ側電極と、ｎ側電極は該導体強化層が露出した領域の下方に位置する。また金属バンプを形成する該領域にはｐ側電極と、ｎ側電極の一部、もしくは全部を露出させてもよい。
【００３２】
次に、バンプ形成領域層の該金属バンプを形成する領域に金属バンプを形成する。金属バンプを形成する方法には、蒸着、スクリーン印刷、もしくは電気メッキなどが挙げられる。
【００３３】
次に、バンプ形成領域層を除去する。除去する方法は、簡単なエッチングを施すか、もしくは一般のフォトリソグラフィを利用してエッチングをおこなってもよい。
【００３４】
次に、導体強化層の露出した部分を除去する。除去する方法は、簡単なエッチングを施すか、もしくは一般のフォトリソグラフィを利用してエッチングをおこなってもよい。
【００３５】
導体強化層を除去する工程は、エッチング以外に剥離の方法を採用してもよい。この場合、他の工程を若干調整する必要がある。
【００３６】
第１の実施例における工程について、図５Ａから図５Ｇに基づいて詳述する。
【００３７】
先ず、図５Ａに開示するように、発光ダイオード構造１２０を形成する。該発光ダイオード構造１２０は既存する如何なる発光ダイオードであってもよい。実施例における発光ダイオード構造１２０は透過性のベース１１０と、ｎ型半導体層１２２と、ｐ型半導体層１２４と、ｎ型半導体層１２２とｐ型半導体層１２４との間に形成される能動発光層１２３と、ｎ型半導体層１２２上に形成するｎ側電極１２５と、ｐ型半導体層１２４上に形成されるｐ側電極１２６と、電流を分布を促進する電流分散層１２７とを含んでなる。
【００３８】
電流分散層１２７は、ｐ型半導体層１２４とオーム性接触を形成する材質を選択する。また、透過性の導電材のみに制限しない。図５Ａにおけるｐ側電極１２６は、電流分散層１２７と同等他の高さにしてもよく、また同様の構造としてもよい。
【００３９】
次いで、図５Ｂに開示するように、発光ダイオード構造１２０上には、パッシベーション層１３０を形成して保護する。但し、該パッシベーション層１３０には、発光ダイオード構造１２０のｐ側電極１２６とｎ側電極１２５の一部、もしくは全てを露出させる必要がある。ｐ側電極とｎ側電極１２５とを露出させる場合は、マイクロフォトリソグラフとエッチングの工程を応用する。フォトリソグラフで利用するフォトマスクはｐ側電極１２６とｎ側電極１２５を形成するフォトマスクと同様であってもよく、異なったものでもよい。
【００４０】
パッシベーション層１３０は、好ましい保護効果の得られる材質を選択する。但し、透光性であるか、非透光性であるかは問わない。パッシベーション層１３０の材質は酸化アルミニウム（ａｌｕｍｉｎｕｍ  ｏｘｉｄｅ）、窒化シリコン（ｓｉｌｉｃｏｎ  ｎｉｔｒｉｄｅ）、酸化シリコン（ｓｉｌｉｃｏｎ  ｏｘｉｄｅ）、窒酸化シリコン（ｓｉｌｉｃｏｎ  ｏｘｙｎｉｔｒｉｄｅ）、酸化タンタル（ｔａｎｔａｌｕｍ  ｏｘｉｄｅ）、酸化チタン（ｔｉｔａｎｉｕｍ  ｏｘｉｄｅ）、フッ化カルシウム（ｃａｌｃｉｕｍ  ｆｌｕｏｒｉｄｅ）、酸化ハフニウム（ｈａｆｎｉｕｍ  ｏｘｉｄｅ）、硫化亜鉛（ｚｉｎｃ  ｓｕｌｆｉｄｅ）、もしくは酸化亜鉛（ｚｉｎｃ  ｏｘｉｄｅ）などの無機材料から選択するか、もしくは樹脂（ＡＢＳ  ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ）、アクリル樹脂（ＰＭＭＡ）、アクリロトリルブタジェンスチレン共重合体（ａｃｒｙｌｏｎｉｔｒｉｌｅ  ｂｕｔａｄｉｅｎｅ  ｓｔｙｒｅｎｅ  ｃｏｐｏｌｙｍｅｒ）、ポリメタル酸メチル（ｐｏｌｙｍｅｔｈｙｌ  ｍｅｔｈａｃｒｙｌａｔｅ）、ポリスルホン（ｐｏｌｙｓｕｌｆｏｎｅｓ）、ポリエーテルスルホン（ｐｏｌｙｅｈｅｒｓｕｌｆｏｎｅ）、ポリエーテルケイイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅｓ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ポリアミドイミド（ｐｏｌｙａｍｉｄｅｉｍｉｄｅ）、ポリフェニレン亜鉛（ｐｏｌｙｐｈｅｎｙｌｅｎｅ  ｓｕｌｆｉｄｅ）、もしくはシリコン−カーボンサーモセット（ｓｉｌｉｃｏｎ−ｃａｒｂｏｎ  ｔｈｅｒｍｏｓｅｔｓ）などの有機材料から選択するか、もしくはこれら材質を組み合わせてもよい。
【００４１】
次いで、図５Ｃに開示するように、パッシベーション層１３０上に導体強化層１３２を形成する。導体強化層は金属バンプとパッドと、発光ダイオード構造１２０のｐ側電極１２６と、ｎ側電極１２５との電気的接続を増加させるのみならず、該金属バンプを電気メッキで形成する場合、電気メッキの金属電極とすることもできる。導体強化層１３２の材質は発光ダイオード構造１２０のｐ側電極１２６、ｎ側電極１２５との間において好ましい導電効果を発揮し、かつ金属バンプと好ましい接合を構成するものを選択する。例えば、銅、金、銀、白金、モリブデン、チタン、ニッケル、パラジウムなどから選択するか、もしくはこれらによってなる多層構造の材料であってもよい。
【００４２】
次いで、図５Ｄに開示するように、導体強化層１３２上にバンプ形成領域層１３４を形成する。この場合、材料を沈降させてバンプ形成領域層１３２を形成し、さらに、形成したバンプ形成領域層１３２にマイクロフォトリソグラフィでパターンを転写してエッチングを行い、導体強化層１３２が露出する領域を形成する。該導体強化層が露出する領域はバンプを形成する領域となる。また、発光ダイオード構造のｐ側電極１２６と、ｎ側電極１２５は該導体強化層が露出した領域の下方に位置する。
【００４３】
バンプ形成領域層１３４は、金属バンプを形成する場合のマスクとなる以外に、バンプを形成する場合に支持の作用が得られる。バンプ形成領域層１３４は、製造工程の最終段階でに除去する。よって、その材料は高腐食性選択率を有する材料が好ましい。例えば、厚膜フォトレジスト、高温フォトレジスト、臨界電圧用フォトレジスト、樹脂（ＡＢＳ  ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ）、アクリル樹脂（ＰＭＭＡ）、アクリロトリルブタジェンスチレン共重合体（ａｃｒｙｌｏｎｉｔｒｉｌｅ  ｂｕｔａｄｉｅｎｅ  ｓｔｙｒｅｎｅ  ｃｏｐｏｌｙｍｅｒ）、ポリメタル酸メチル（ｐｏｌｙｍｅｔｈｙｌ  ｍｅｔｈａｃｒｙｌａｔｅ）、ポリスルホン（ｐｏｌｙｓｕｌｆｏｎｅｓ）、ポリエーテルスルホン（ｐｏｌｙｅｈｅｒｓｕｌｆｏｎｅ）、ポリエーテルケイイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅｓ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ポリアミドイミド（ｐｏｌｙａｍｉｄｅｉｍｉｄｅ）、ポリフェニレン亜鉛（ｐｏｌｙｐｈｅｎｙｌｅｎｅ  ｓｕｌｆｉｄｅ）、もしくはシリコン−カーボンサーモセット（ｓｉｌｉｃｏｎ−ｃａｒｂｏｎ  ｔｈｅｒｍｏｓｅｔｓ）などから選択するか、もしくはこれら材料の組み合わせであってもよい。
【００４４】
次に、図５Ｅに開示するように、ｐ側電極１２６とｎ側電極１２５上に金属バンプ１３６を形成する。この工程には既存する蒸着、スクリーン印刷、もしくは電気メッキなどを用いることができる。一般にはほとんど電気メッキを用いる。
【００４５】
金属バンプ１３６は例えば、銅、金、銀白金、モリブデン、チタン、ニッケル、パラジウム、などの材質を用いることができるほかに、ソルダーバンプ（ｓｏｌｄｅｒ  ｂｕｍｐ）、錫金バンプ（ｇｏｌｄ  ｂｕｍｐ）、錫銀バンプ（ｓｉｌｖｅｒ  ｂｕｍｐ）、または錫銅バンプ（ｃｏｐｐｅｒ  ｂｕｍｐ）であってもよく、またはシルバーペースト（ｓｉｌｖｅｒ  ｅｐｏｘｙ）、ソルダーペースト（ｓｏｌｄｅｒ  ｐａｓｔｅ）などであってもよい。金属バンプ１３６の材料に銀ペーストを選択した場合、塗布、ベーキングなどの工程を行いさらに、研磨して図５Ｅに開示する構造を形成する。
【００４６】
次に、図５Ｆに開示するように、バンプ形成領域層１３４を除去する。この場合、簡単なエッチングを応用して除去する。バンプ形成領域層１３４に高選択比の材料を選択した場合、湿式エッチングのいずれも応用することができる。
【００４７】
次に、図５Ｇに開示するように、導体強化層１３２の露出した部分をエッチングして除去する。エッチングは湿式エッチング、もしくは乾式エッチングのいずれでもよい。金属バンプ１３６をエッチングする場合のマスクとすることができる。
【実施例２】
【００４８】
剥離の方式で導体強化層を除去する場合は、図４に開示するように、先ず発光ダイオード構造を形成する。
【００４９】
次いで、パッシベーション層を形成して発光ダイオード構造を保護する。パッシベーション層は非透過性の材質を選択してもよい.但し、好ましい保護作用を具えた材質を選択する。
【００５０】
次に該パッシベーション層上に仮中間層を形成する。また、該仮中間層にはマイクロフォトリソグラフィとエッチングでバンプ形成領域を形成する。該バンプ形成領域下方にはｐ側電極とｎ側電極が位置する。
【００５１】
次に、仮中間層上に導体強化層を形成する。該導体強化層は、金属バンプとｐ側電極、またはｎ側電極との間の電気的接続を強化させるのみならず、該金属バンプを電気メッキで形成した場合、電気メッキの金属電極とすることもできる。
【００５２】
次に、該導体強化層上にバンプ形成領域層を形成する。この場合、材料を沈降させてバンプ形成領域層を形成し、さらに、形成したバンプ形成領域層にマイクロフォトリソグラフィでパターンを転写してエッチングを行い、導体強化層が露出する領域を形成する。該導体強化層が露出する領域はバンプを形成する領域となる。また、発光ダイオード構造のｐ側電極と、ｎ側電極は該導体強化層が露出した領域の下方に位置する。
【００５３】
次に、ｐ側電極と、ｎ側電極上に金属バンプを形成する。金属バンプを形成する方法には、蒸着、スクリーン印刷、もしくは電気メッキなどが挙げられる。
【００５４】
次に、バンプ形成領域層を除去する。除去する方法は、簡単なエッチングを施す。次いで、仮中間層が剥がれて導体強化層の露出した部分が剥離される。
【００５５】
第２の実施例においては、剥離法で導体強化層を除去する。これについて、図６Ａから図６Ｂに基づいて詳述する。
【００５６】
まず、図６Ａに開示するように、発光ダイオード構造２２０を形成する。発光ダイオード構造２２０は、透過性のベース２２０と、ｎ型半導体層２２２と、ｐ型半導体層２２４と、ｎ型半導体層２２２とｐ型半導体層２２４との間に形成される能動発光層２２３と、ｎ型半導体層２２２上に形成するｎ側電極２２５と、ｐ型半導体層２２４上に形成されるｐ側電極２２６と、電流の分布を促進する電流分散層２２７とを含んでなる。
【００５７】
次いで、発光ダイオード構造２２０上には、パッシベーション層２３０を形成して保護する。但し、該パッシベーション層２３０には、発光ダイオード構造２２０のｐ側電極２２６とｎ側電極２２５の一部、もしくは全てを露出させる必要がある。
【００５８】
パッシベーション層２３０上には仮中間層２３１を形成する。仮中間層２３１は、フォトレジストに用いられる材料などの高選択比の材料を用いる。この場合、仮中間層２３１を形成し、マイクロフォトリソグラフでパターンを転写してバンプ形成領域を形成する。該バンプ形成領域はｐ側電極２２６と、ｎ側電極２２５が位置する。
【００５９】
次いでの工程は、金属バンプ２３６を形成するに至るまで上述する第1の実施形態と同様である。図６Ｂに金属バンプ２３６を形成した状態を開示する。剥離の工程は、予め一部分に対してエッチングを行う。この場合、深さは仮中間層に至るまでの深さとする。次に、高選択性のエッチング溶液で仮中間層を選択的にエッチングし、仮中間層とその他層との間の結晶格子の完全性を保持する。実施例においては、導体強化層２３２の金属バンプ２３６に近接した位置の一部分に、仮中間層２３１に至るまでの深さにエッチングする。次いで、発光ダイオード構造全体をフォトレジスト除去液、もしくは高選択性のエッチング容液に浸漬し、選択的に仮中間層を除去する。
【００６０】
この発明による発光ダイオードには、フリップチップパッケージングを応用する。よって、パッケージを行った後の発光ダイオード素子は体積が小さく、軽量であるなどの利点を有する。また、フリップチップパッケージにおいて、ｐ側電極とｎ側電極は、金属バンプに接触する。即ち、金属との接触面積が広くなる。よって、好ましい放熱効果が得られる。
【００６１】
また、電流分散層とパッシベーション層に透過性の材質を選択した場合、金属バンプ、及びその後のフリップチップパッケージの工程におけるパッケージ基板が、発光ダイオードから放射される光線の反射効果を提供する。フリップチップパッケージングにおける発光領域は、発光ダイオードの透明基板に向かっていて、放射される光線はｐ側電極、ｎ側電極に遮られることがない。よって、従来の発光ダイオードに比して発光面積が広くなり、且つ発光面積を効率よく利用することができる。
【００６２】
また、この発明においては透明導電層を電流拡散用の接触導電層とする必要がなく、透過性のパッシベーション層を保護層とする必要もないので、材料の選択範囲を大幅に拡張することができる。
【００６３】
以上は、この発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【図面の簡単な説明】
【００６４】
【図１】従来の発光ダイオードの構造を示した説明図である。
【図２】従来の発光ダイオードの構造を示した他の説明図である。
【図３】この発明の詳細なステップを示したフローチャートである（実施例１）。
【図４】この発明の詳細なステップを示したフローチャートである（実施例２）。
【図５Ａ−５Ｇ】第１の実施例のそれぞれの工程における構造を示した説明図である。
【図６Ａ−６Ｂ】第２の実施例のそれぞれの工程における構造を示した説明図である。
【符号の説明】
【００６５】
１０                  パッケージベース
１１０                ベース
１２                  導電領域
１２０                発光ダイオード工像
１２２                ｎ型半導体層
１２３                能動発光層
１２４                ｐ型半導体層
１２５                ｎ側電極
１２６                ｐ側電極
１２７                電流分散層
１３０                パッシベーション層
１３２                導体強化層
１３４                バンプ形成領域層
１３６                金属バンプ
１４                  導電領域
１６                  エポキシ樹脂
２０                  発光ダイオード
２１                  ベース
２１０                ｎ型半導体層
２２                  ｎ型半導体層
２２０                発光ダイオード工像
２２２                ｎ型半導体層
２２３                能動発光層
２２４                ｐ型半導体層
２２５                ｎ側電極
２２６                ｐ側電極
２２７                電流分散層
２３                  能動発光層
２３０                パッシベーション層
２３１                仮中間層
２３６                金属バンプ
２４                  ｐ型半導体層
２５                  ｎ側電極
２６                  ｐ側電極
２７                  電流分散層
２８                  パッシベーション層
【図３】
2008226864.tif 000003
【図４】
2008226864.tif 000004
【手続補正書】
【提出日】平成18年10月17日(2006.10.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
【図１】従来の発光ダイオードの構造を示した説明図である。
【図２】従来の発光ダイオードの構造を示した他の説明図である。
【図３】この発明の詳細なステップを示したフローチャートである（実施例１）。
【図４】この発明の詳細なステップを示したフローチャートである（実施例２）。
【図５Ａ】第１の実施例のそれぞれの工程における構造を示した説明図である。
【図５Ｂ】第１の実施例のそれぞれの工程における構造を示した説明図である。
【図５Ｃ】第１の実施例のそれぞれの工程における構造を示した説明図である。
【図５Ｄ】第１の実施例のそれぞれの工程における構造を示した説明図である。
【図５Ｅ】第１の実施例のそれぞれの工程における構造を示した説明図である。
【図５Ｆ】第１の実施例のそれぞれの工程における構造を示した説明図である。
【図５Ｇ】第１の実施例のそれぞれの工程における構造を示した説明図である。
【図６Ａ】第２の実施例のそれぞれの工程における構造を示した説明図である。
【図６Ｂ】第２の実施例のそれぞれの工程における構造を示した説明図である。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2008226864.tif 000005
【図２】
2008226864.tif 000006
【図３】
2008226864.tif 000007
【図４】
2008226864.tif 000008
【図５Ａ】
2008226864.tif 000009
【図５Ｂ】
2008226864.tif 000010
【図５Ｃ】
2008226864.tif 000011
【図５Ｄ】
2008226864.tif 000012
【図５Ｅ】
2008226864.tif 000013
【図５Ｆ】
2008226864.tif 000014
【図５Ｇ】
2008226864.tif 000015
【図６Ａ】
2008226864.tif 000016
【図６Ｂ】
2008226864.tif 000017
【外国語明細書】
LED Structure for Flip-Chip Package and Method Thereof
Background of the invention
1. Field of the Invention
This invention relates generally to an LED structure and method of manufacturing the same, and more particularly to an LED structure for flip-chip package and method of manufacturing the same.
2. Description of the Prior Art
Concurrently, the method for packaging LED is mainly performed by wire bonding method. A schematic of wire bonding package structure for LED is shown in Fig. 1, wherein LED 20 is resided on a package substrate 10. Two conductive lines connect separately from p-contact and n-contact of LED 20 to conductive areas 12, 14 of package substrate 10. Conductive areas 12, 14 electrically connect to two leads separately, and are packaged with the whole LED 20 by epoxy resin 16.
However, such packaging method encounters several problems. First, the p-contact on LED needs a current distributing layer to increase current distributing area on LED, as shown in Fig. 2. LED 20 includes: a base 21, an active emitting layer 23 resided between an n-type conductive layer 22 and p-type conductive layer 24, an n-contact 25 and a p-contact 26 are resided on n-type conductive layer 22 and p-type conductive layer 24 separately, a current distributing layer 27 is resided on p-type conductive layer 24 to increase the current distributing area on p-type conductive layer 24, and a passivation layer 28 is used for protecting LED 20. A transparent conductor is generally used for current distributing layer 27, such as: Indium Tin Oxide, Zinc Tin Oxide, or Nickel Gold Oxide. Although these materials are conductors, ohmic contacts must be formed on p-type conductive layer of LED, there are still resistors, therefore the LED generates heat when the current passing by. Besides, the transparent conductor absorbs a certain portion of light and reflect a portion of light back, and the emitting efficiency is accordingly decreasing.
Further, the LED needs a transparent passivation layer for protection, and this restricted the selection of passivation layer material. Similarly, transparent passivation layer absorbs and reflects partially, the emitting efficiency of LED is therefore decreasing.
Besides, the material used of package substrate in Fig. 1 is generally a poor thermal conductor. When the LED generates heat, the way to disspate heat is to transmit heat from LED to conductive area 12, 14 through two thin conductive lines. This causes serious device heating problems.
Except for the aforesaid disadvantages, the height of metal line in Fig. 1 is approximately several times that of LED 20 itself, therefore the thickness of epoxy resin 16 is normally several times the height of LED 20. In considering the application, it is unlikely to provide smaller product in volume, or shorter in thickness product. Therefore, the application of LED is restricted.
In view of the aforementioned, another packaging structure is needed to overcome the above drawbacks.
SUMMARY OF THE INVENTION
The main purpose of the present invention is to provide a LED structure for flip-chip packaging and the manufacturing method of the same. The advantages of flip-chip are that they are small in volume, thin in thickness, light in weight, and include large emitting area. Besides, the LED structure of the present invention is suitable for flip-chip package and improves the yield.
Another purpose of the present invention is to increase the contact area of LED and metal, not only for better heat dissipation effect, but also provides reflection effect.
The other purpose of the present invention is to utilize the light emitting area more efficiently.
The further purpose of the present invention is to make ohmic contact layer without the need of using transparent conductor layer for current spreading.
Another purpose of the present invention is that passivation layer is not necessarily transparent, thus the selection of materials can be less restrictly.
According to the aforementioned purposes, the present invention provides a method for manufacturing LED, comprising: forming a conduction enhancing layer on a LED structure, and electrically connected to p-contact and n-contact of LED. Afterward, forming a bumping area definition layer, wherein two electrode areas are formed within bumping area definition layer. Then, forming two bumping pads on two electrode areas, and electrically connecting to conduction enhancing layer. Then, removing the bumping definition layer, and removing selectively the exposed conduction enhancing layer such that the two bumping pads are isolated electrically.  
The present invention also provides a method for manufacturing LED, comprising: forming a passivation layer on a LED structure and expose p-contact and n-contact of LED. Afterward, forming a temporary layer on the passivation layer and exposing two bumping areas, wherein p-contact and n-contact are formed underneath the bumping area separately. Then, a conduction enhancing layer is formed on the temporary layer, p-contact and n-contact. Then a bumping area definition layer is formed on the conduction enhancing layer and overlapped with the temporary layer. Afterward, two bumping pads are formed on two bumping areas. Then, removing the bumping area definition layer, and removing selectively exposed conduction enhancing layer, and removing exposed conduction enhancing layer selectively.
The present provides a LED structure for flip-chip package, comprising: a substrate, and a LED structure. The LED structure is formed on the substrate, which comprising a semiconductor layer of n-type conductive semiconductor layer and a semiconductor of p-type conductor. The p-type conductive semiconductor and n-type conductive semiconductor comprise a p-contact and an n-contact separately. Besides, a passivation layer is formed on the p-type conductive semiconductor layer and the exposed n-type conductive semiconductor, and exposed p-contact and n-contact. A conduction enhancing layer is formed on p-contact and n-contact, and connected electrically to p-contact and n-contact. The two bumping pads are formed on the conduction enhancing layer, and connected electrically to p-contact and n-contact separately. The two bumping pads includes gold, silver, copper, nickel gold, solder bump, gold bump, silver bump, copper bump, silver epoxy or solder paste. And the substrate includes transparent material.
BRIEF DESCRIPTION OF THE DRAWINGS
The above objects, and other features and advantages of the present invention will become more apparent after reading the following detailed description when taken in conjunction with the drawings, in which:
FIG. 1 is a schematic diagram of conventional LED packaging structure.
FIG. 2 is a schematic diagram of conventional LED structure.
FIG. 3 is a block diagram of one embodiment of the present invention.
FIG. 4 is a block diagram of another embodiment of the present invention.
FIG. 5 is a schematic diagram of structure in each step of an embodiment of the present invention.
FIG. 6 is a schematic diagram of structure in each step of another embodiment of the present invention.
Description of the preferred embodiment
Method and structure of LED structure for flip-chip package is described below. In the following description, numerous specific details are set forth in order to provide a thorough understanding of the present invention, and the scope of the present invention is expressly not limited expect as specified in the accompanying claims. 
The components of the different elements are not shown to scale.  Some dimensions of the related components are exaggerated and meaningless portions are not drawn to provide clearer description and comprehension of the present invention.
The present invention is related to a method for making LEDs ready for flip-chip packaging.  First, forming a conduction enhancing layer on a LED structure, and connected electrically to p-contact and n-contact of the LED structure. The LED structure is formed on a transparent substrate, and comprises a passivation layer residing on a LED structure. Afterward, forming a bumping area definition layer on a conduction enhancing layer, wherein two electrode areas are formed within bumping area definition layers. Then, forming two bumping pads on the two electrode areas, and electrically connected to conduction enhancing layer. The methods of forming bumping pads including: plating, spraying, spin coating or printing, and bumping pads can be solder bump, gold bump, silver bump, copper bump, or others such as: solder paste or silver epoxy, or metals such as: copper, gold, silver, platinum, molybdenum, titanium, nickel, palladium or their alloy. Then, the bumping area definition layer is removed, and the exposed conduction enhancing layer is removed selectively, such that electrically isolating is formed between two bump pads. The method for removing conduction enhancing layer can be etching or peeling method. The usage of peeling method needs to form an additional layer on LED structure and overlap with bumping area definition layer conduction enhancing layer before forming conduction enhancing layer.
According to the feature of the present invention, the detail steps of the present invention are described in block diagram of Fig. 3, and Fig. 4. As shown in Fig.3, A LED structure is formed in step 31. Then, in step 32, a passivation layer is formed on the LED except for p-contact and n-contact area for protecting LED structure. In the present invention, materials with better protection should be selected for passivation layer. Then, a field conduction enhancing layer is formed in step 33. The purpose of the layer is not only for enhancing the electric characteristic of p-contact and n-contact of metal bump pad and LED, when the bumping pad is formed by plating, but also be used as a metal electrode of plating. In step 34, a bumping area definition layer is formed and the area where p-contact and n-contact of LED are resided underneath are exposed. The step includes deposing bumping area definition layer and defining bumping area by photolithography. Then bumping pad is formed in definition area in step 35, wherein the step can be performed by deposition, printing or plating. Then, bumping area definition layer is removed in step 36, wherein the removing method can be used easily etching or general photolithography. Afterward, the exposed conduction enhancing layer is removed in step 37, wherein the removing method can be simple etching or photolithography.
In the last step, except for using the etching process, peeling method can also be used. To use peeling method, the prior step must be adjusted. The total steps are showed as Fig.4.
First, LED structure is formed in step 41. Then, passivation layer is formed on LED for protecting LED structure in step 42.  Afterwards, a temporary layer is formed in step 43, on which the conduction enhancing layer which must be removed in the last process. Then, a field conduction enhancing layer is formed in step 44, The purpose of this layer is not only to increase electrical characteristic between p-contact and n-contact of metal bumping pads and LED, but also to be used as a metal electrode of plating when bumping pads are formed by plating. Afterward, bumping area definition layer is formed and exposed area on conduction enhancing layer, p-contact and n-contact of LED are resided underneath the area in step 45. This step includes deposing bumping area definition layer and defining bumping area with photolithography, wherein p-contact and n-contact are underneath the bumping area. Then, bumping pads are formed on by means of deposition, printing or plating method in bumping area definition area in step 46. Then, the bumping area definition layer is removed in step 47, wherein the simple etching can be used for removing method. Afterward, the temporary layer is lift-off to remove exposed conduction enhancing laye in step 48. 
Two embodiment of the present invention are described in Fig.5 and Fig.6.
A LED structure 120 is formed as shown in Fig.5A, wherein the LED structure 120 is just for example, and can be any LED in used currently. The LED 120 in the embodiment includes a transparent substrate 110, an active emitting layer 123 is resided between n-semiconductor layer 122 and p-semiconductor layer 124, and n-contact 125 on n-semiconductor layer 122, p-contact 126 on p-semiconductor 124, and current distributing layer 127 for increasing current distribution. The materials of current distribution layer 127 are usually used as theohmic contact on p-semiconductor layer 124, and are not limited to transparent conductive materials. 
As show in Fig. 5B, a passivation layer 130 is formed on LED structure 120 to protect LED structure 120, wherein the passivation layer 130 need to expose partial or all portion of p-contact and n-contact 125. The method of exposing p-contact 126 and n-contact 125 can performed by photolithography process.. In the present invention, passivation layer 130 can be selected as transparent or opaque but material with better protection are favorable. In addition, the material of passivation layer 130 can be selected as non-organic material, such as: silicon oxide, aluminum oxide, silicon nitride, silicon oxide, silicon oxynitride, tantalum oxide, titanium oxide, calcium fluoride, hafnium oxide, zinc sulfide, or zinc oxide; organic materials such as: ABS resin, epoxy, PMMA, acrylonitrile butadiene styrene copolymer, polymerethylmethacrylate, polysulfones, polyethersulfone, polyetherimides, polyimide, polyamideimide, polyphenylene sulfide, or one of silicon-carbon thermosets, or the combination thereof.
As shown in Fig. 5C, a conduction enhancing layer 132 is formed on passivation layer 130 and across the whole wafer. The purpose of this layer is not only to increase the electrical characteristic between p-contact 126 and n-contact 125 of metal pads and LED 120, but also to be provided as metal pads of plating when pads are formed by plating. The material of conduction enhancing layer 132 can be selected mainly from those whom have good conductive effect with p-contact 126 and n-contact 125 of LED 120, and combined better with metal bumping. Generally, the material of conduction enhancing layer 132 can be selected as copper, gold, silver, platinum, molybdenum, titanium, nickel, palladium, or their combination of multilayer structure.
As shown in Fig. 5D, a bumping area definition layer 134 is formed wherein the contact enhancing layer on top of the p-contact 126 and n-contact 125 of LED 120 are exposed. This step includes forming bumping area definition layer 134 and defining the bumping area by photolithography. The bumping area definition layer 134 is not only provided for forming mask of bumping pads, but also be provided as support when forming bumping pads. Because the bumping area definition layer 134 will be removed after the process, the material is better selected from those materials having  high selective ratio, such as: thick film photoresist, high temperature photoresist, photoresist for micromachining, ABS resin, epoxy, PMMA, acrylonitrile butadiene styrene copolymer, polymerethylmethacrylate, polysulfones, polyethersulfone, polyetherimides, polyimide, polyamideimide, polyphenylene sulfide or one of silicon-carbon thermosets, or the combination thereof.
Bumping pads 136 are formed on p-contact 126 and n-contact 125 as shown in Fig. 5E, wherein the step can be performed by method of deposition, printing or plating. Plating is perfectably used. The materials such as: copper, gold, silver, platinum, molybdenum, titanium, nickel, palladium, solder bump, or copper bump, or silver epoxy, solder paste can be used for bumping pads. If the silver epoxy is selected as material of bumping pads 136, the process can be printing after baking and polishing silver paste to the structure shown in Fig. 5E.
Removing bumping area definition layer 134, the method can be done simply by photolithography or etching. When bumping area definition layer 134 is selected as high selection ration material, wet etching method can be used for removing bumping definition layer134. 
The exposed conduction enhancing layer 132 is removed as shown in Fig. 5G, wherein the removing method can be simple etching. The etching method can be wet etching or dry etching. 
The peeling method can be used to removing conduction enhancing layer in another embodiment of the present invention. Similar to the last embodiment of the present invention, a LED 220 is included in Fig. 6A. The LED 220 includes a transparent substrate 210, an active emitting layer 223 is resided between n-semiconductor layer 222 and p-semiconductor layer 224, n-electrode 225 on n-semiconductor layer 222 and p-contact 226 on p-semiconductor 224, and a current distributing layer 227 for increasing current distribution. A passivation layer 230 is formed on LED structure 220 for protecting LED structure 220, wherein passivation layer 230 need to expose partial or all protion of p-contact 226 and n-contact 225 of LED 220. a temporary layer 231 is formed on the passivation layer 230. The temporary layer 231 can be photoresist material. The step includes forming temporary layer 231 and defining bumping area by photolithography, wherein p-contact 226 and n-contact 225 is resided under bumping area.
The following process is similar to the embodiment of the present invention, until the bumping pads 236 is formed as shown in Fig. 6B. Peeling method is etching a small portion around the temporary layer and in a depth approximately contact to the temporary layer. And etching temporary layer selectively with high selective ratio etching solution. In the present invention, etching a small portion in the neighborhood of where the conduction enhancing layer 232 is closed to bumping pads 236, the etching depth is where the temporary layer 231 is to be contacted. Then immersing the whole structure in photoresist-removing solution or etching solution with high selective character, and the temporary layer can therefore be removed selectively.
The advantage of the present invention is mainly that the packaged LED is compact in size. On the other hand, in the flip-chip packaging, the p-contact and n-contact are contacted with the metal bumping pads, the contact area with metal is large thus the thermal disspation effect is better. If the transparent materials are used for current distributing layer and passivation layer, the metal bumping pads and the following flip-chip packaged substrate can provides the reflection effect of the light of LED. The light emitting area of the flip-chip package is toward the transparent substrate of the LED, and there is no p-contact and n-contact covering the light therefore the light emitting area is larger, which can more efficiently using the light emitting area. In addition, the present invention does not need transparent conductive layer for contact conductor layer of current distribution, and does not need transparent passivation layer for protection, therefore the selection of material can be more flexible.
Although specific embodiments have been illustrated and described, it will be obvious to those skilled in the art that various modifications may be made without departing from what is intended to be limited solely by the appended claims.
CLAIMS
What is claimed is:
1. A method for packaging LED, comprising: 
providing a LED structure;
forming a conduction enhancing layer on said LED structure, and electrically connected to p-contact and n-contact of said LED structure; 
forming a bumping area definition layer on said conduction enhancing layer, wherein said bumping area definition layer includes two electrode areas;
forming two bumping pads on said two electrode areas, and electrically connected to said conduction enhancing layer;
removing said bumping area definition layer; and 
removing selectively said exposed conduction enhancing layer for electrically isolating between said two bumping pads.
2. The method in claim 1, wherein said bumping pads includes gold, silver, copper, nickel gold, solder bump, gold bump, silver bump, copper bump, silver epoxy or solder paste. 
3. The method in claim 1, further comprising forming a temporary layer on said LED structure and overlapping with said bumping area definition layer prior to said forming said conductive enhancing layer. 
4. The method in claim 1, wherein said LED structure is formed on a transparent substrate.
5. A method for packaging LED, comprising:
providing a LED structure;
forming a passivation layer on said LED structure and exposing p contact and n-contact of said LED structure;
forming a bumping area definition layer on said conduction enhancing layer and overlapping with said high selective ration layer;
forming two bumping pads on said two bumping area;
removing said bumping area definition layer; and
selectively removing said exposed conduction enhancing layer by peeling method.
6. The method in claim 5, wherein said bumping pads includes gold, silver, copper, nickel gold, solder bump, gold bump, silver bump, copper bump, silver epoxy or solder paste.
7. The method in claim 5, wherein said LED structure is formed on a transparent substrate.
8. The method in claim 5, wherein said temporary layer includes highly selective ratio layer. 
9. A LED structure for flip-chip package, comprising:
a substrate;
a LED structure formed on said substrate, and a p-type conductive semiconductor layer formed on said n-type conductive semiconductor layer;
a p-contact formed on said p-type conductive semiconductor layer;
a n-contact formed on said n-type conductive semiconductor layer;
a passivation layer formed on said p-type conductive layer and exposed p-contact ad n-contact;
a conduction enhancing layer resided on said p-contact and said n-contact, and electrically connected to said p-contact and said n-contact; and
two bumping pads formed on said conduction enhancing layer and electrically connected to said p-contact and said n-contact separately.
10. The structure in claim 9, wherein said two bumping pads includes gold, silver, copper, nickel gold, solder bump, gold bump, silver bump, copper bump, silver epoxy or solder paste.
ABSTRACT OF THE INVENTION
LED structure can be packaged by using flip-chip package. An LED structure is covered by a conduction enhancing layer. A bumping area definition layer is then formed on the conduction enhancing layer to expose bumping area portions with p-pad and n-pad underneath, and a bumping pad is then formed over the bumping area portions. The bumping area definition layer and then exposed conduction enhancing layer is removed subsequently.
【図１】
2008226864.tif 000018
【図２】
2008226864.tif 000019
【図３】
2008226864.tif 000020
【図４】
2008226864.tif 000021
【図５Ａ】
2008226864.tif 000022
【図５Ｂ】
2008226864.tif 000023
【図５Ｃ】
2008226864.tif 000024
【図５Ｄ】
2008226864.tif 000025
【図５Ｅ】
2008226864.tif 000026
【図５Ｆ】
2008226864.tif 000027
【図５Ｇ】
2008226864.tif 000028
【図６Ａ】
2008226864.tif 000029
【図６Ｂ】
2008226864.tif 000030