(57)【要約】  【課題】  本発明は、位相余裕を確保するための位相補償用の容量素子を設置することなく、ＣＤＳ回路を構成する素子の特性によるバラツキに基づくＦＰＮを防ぐことができる固体撮像装置を提供することを目的とする。  【解決手段】  キャパシタＣ１，Ｃ２の接続ノードに対して、ＭＯＳトランジスタＴ１０をＯＮとしてＭＯＳトランジスタＴ１１が自己バイアスをかけることで、初期電圧が印加されるように設定する。そして、ＭＯＳトランジスタＴ１１とキャパシタＣ１，Ｃ２による反転増幅回路で反転増幅された信号を、ＭＯＳトランジスタＴ１５をＯＮとしてＭＯＳトランジスタＴ１３のゲートに転送する。その後、ＭＯＳトランジスタＴ１４をＯＮとして、ＭＯＳトランジスタＴ１３のソース電圧を、ノイズ除去された画像信号として出力する。【選択図】      図３
2008017282.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた電気信号を出力する光電変換部を備える複数の画素と、前記画素と接続されるとともに前記画素からの電気信号が出力される出力信号線と、該出力信号線を介して前記画素からの電気信号を読み出すとともに該電気信号をサンプルホールドする読み出し回路と、を備える固体撮像装置において、
前記読み出し回路が、
前記出力信号線に一端が接続された第１容量素子と、該第１容量素子の他端に一端が接続された第２容量素子とを備え、前記第２容量素子を負帰還経路として、前記第１容量素子への前記出力信号線からの入力を反転増幅する反転増幅回路と、
該反転増幅回路の出力が入力に与えられるとともに前記第２容量素子の他端が入力に接続される増幅回路と、
前記第１及び第２容量素子の接続ノードに第１初期電圧を与える第１スイッチ素子と、
前記反転増幅回路の出力と前記増幅回路の入力との間に接続される第２スイッチ素子と、
を備え、
前記画素が前記電気信号として２種類の電気信号を出力し、
前記第１スイッチ素子をＯＮとするとともに前記第２スイッチ素子がＯＦＦとして、前記第１及び第２容量素子の接続ノードに前記第１初期電圧を与えているときに、前記画素より一方の前記電気信号が出力され、
前記第１スイッチ素子をＯＦＦとするとともに前記第２スイッチ素子をＯＮとして、前記反転増幅回路からの出力が前記増幅回路に入力されるときに、前記画素より他方の前記電気信号が出力されることを特徴とする固体撮像装置。
【請求項２】
前記反転増幅回路からの出力をサンプルホールドする第３容量素子と、
前記第２容量素子と前記第３容量素子との間に接続される第３スイッチ素子と、
を備え、
前記第３スイッチ素子が、少なくとも、前記第１スイッチ素子がＯＮとされているときから前記他方の電気信号が出力されるまでの期間はＯＮとなることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第２スイッチ素子と前記第３容量素子との間に前記第３スイッチ素子が設置され、
前記第１スイッチ素子がＯＮとしたとき、前記第２スイッチ素子をＯＦＦとするとともに前記第３スイッチ素子をＯＮとし、
前記第１スイッチ素子をＯＦＦとしたとき、前記第２スイッチ素子をＯＮとし、そして、前記第３スイッチ素子をＯＦＦとした後に、前記第３容量素子に前記反転増幅回路のからの出力をサンプルホールドした後、前記増幅回路から出力を行うことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記第２スイッチ素子と前記第２容量素子との間に前記第３スイッチ素子が設置され、
前記第１スイッチ素子がＯＮとしたとき、前記第２スイッチ素子をＯＦＦとするとともに前記第３スイッチ素子をＯＮとし、
前記第１スイッチ素子をＯＦＦとしたとき、前記第３スイッチ素子をＯＮとしたまま、前記第２スイッチ素子をＯＮとし、そして、前記第２スイッチ素子をＯＦＦとした後に前記第３スイッチ素子をＯＦＦとして、前記第３容量素子に前記反転増幅回路のからの出力をサンプルホールドした後、前記増幅回路から出力を行うことを特徴とする請求項２に記載の固体撮像装置。
【請求項５】
前記第１スイッチ素子がＯＮとしたとき、前記第２スイッチ素子をＯＦＦとし、
前記第１スイッチ素子をＯＦＦとしたとき、前記第２スイッチ素子をＯＮとして、前記反転増幅回路からの出力が前記増幅回路の入力に与えられた状態とし、前記第２スイッチ素子をＯＮとしたままの状態で、前記増幅回路から出力を行うことを特徴とする請求項１に記載の固体撮像装置。
【請求項６】
前記増幅回路が、
前記増幅回路の入力となる制御電極に前記反転増幅回路からの出力が入力され、第１及び第２電極とを備える第１トランジスタと、
前記増幅回路の出力となる前記第１トランジスタの前記第２電極に基準電圧を与える第４スイッチ素子と、
前記第１トランジスタの制御電極に第２初期電圧を与える第５スイッチ素子と、
を備え、
前記第２スイッチ素子がＯＦＦの間に、前記第４及び第５スイッチ素子をＯＮとし、
前記第２スイッチ素子がＯＮの間は、前記第４及び第５スイッチ素子をＯＦＦとすることを特徴とする請求項１〜請求項５のいずれかに記載の固体撮像装置。
【請求項７】
前記第５スイッチ素子が、前記第１トランジスタの制御電極と第１電極との間に接続され、前記第１電極に印加される電圧を前記第２初期電圧とすることを特徴とする請求項６に記載の固体撮像装置。
【請求項８】
前記反転増幅回路が、
前記第１及び第２容量素子の接続ノードに制御電極が接続されるとともに、第１及び第２電極を備えた第２トランジスタを更に備え、
該第２トランジスタの第１電極が前記反転増幅回路の出力となることを特徴とする請求項１〜請求項７のいずれかに記載の固体撮像装置。
【請求項９】
前記第１スイッチ素子が、前記第２トランジスタの制御電極と第１電極との間に接続され、前記第１電極に印加される電圧を前記第１初期電圧とすることを特徴とする請求項８に記載の固体撮像装置。
【請求項１０】
前記複数の画素が出力する前記２種類の電気信号が、リセット時の電圧信号であるノイズ信号と、光電変換出力された電圧値に前記ノイズ信号の電圧値が重畳された画像信号とであることを特徴とする請求項１〜請求項９のいずれかに記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射光量に応じた電気信号を出力する固体撮像装置に関するもので、特に、各画素の感度バラツキを除去するＣＤＳ（Correlated Double Sampling）回路を備えた固体撮像装置に関する。
【背景技術】
【０００２】
従来より使用されている固体撮像装置には、光電変換素子で発生した光電荷を読み出す手段によってＣＣＤ型とＣＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、又、ＣＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して読み出すようになっている。そして、ＣＭＯＳ型の固体撮像装置について、本出願人は、そのダイナミックレンジを広くするために対数変換動作を行う構成とした固体撮像装置や、線形変換動作と対数変換動作とを切り換えることが可能な固体撮像装置を提案している（特許文献１、特許文献２参照）。
【０００３】
このような固体撮像装置は、同一行に配置された各画素から出力される画像信号を電圧信号として各行毎にサンプリングするとともにサンプリングされた１行分の画像信号を各列毎に装置外部に出力するＣＤＳ回路が備えられる。即ち、ＣＤＳ回路では、１行分の画素からの画像信号が読み出されてサンプリングされるととともに、この１行分の各画素の感度バラツキを表すノイズ信号が読み出されてサンプリングされる。そして、このサンプリングされた画像信号及びノイズ信号が１画素毎に読み出されて、ノイズ除去された画像信号が装置外部に出力される。
【０００４】
このようなＣＤＳ回路を備えた固体撮像装置の一般的な構成を、図１に示す。図１の固体撮像装置は、行列配置（マトリクス配置）された画素Ｇ11〜Ｇmnを備えるとともに、この画素Ｇ11〜Ｇmnに垂直走査回路１が行（ライン）３−１〜３−ｎを通じて信号を与えることで、垂直方向に順次走査していく。又、水平走査回路２によって、ＣＤＳ回路５−１〜５−ｍを駆動させることで、画素から出力信号線４−１〜４−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。尚、出力信号線４−１〜４−ｍそれぞれには、定電流源６−１〜６−ｍが接続されている。
【０００５】
そして、このＣＤＳ回路５−１〜５−ｍでは、１行分における各画素から出力された画像信号（撮像情報とノイズ成分とを含む電気信号）とノイズ信号（ノイズ成分から成る電気信号）とが順番に与えられ、ノイズ信号に基づいて補正された画像信号がサンプルホールドされる。その後、ＣＤＳ回路５−１〜５−ｍが順番に、サンプルホールドした補正後の画像信号を入力側に定電流源８が接続されたアンプ７に送出する。
【０００６】
図１の固体撮像装置において、従来のＣＤＳ回路５（図１のＣＤＳ回路５−１〜５−ｍに相当する）が、図１１のように、出力信号線４（図１の出力信号線４−１〜４−ｍに相当する）に一端が接続されるキャパシタＣ１と、キャパシタＣ１０の他端に一端が接続されるキャパシタＣ２と、キャパシタＣ１，Ｃ２の接続ノードにソースが接続されたＭＯＳトランジスタＴ１０と、ＭＯＳトランジスタＴ１０のソース及びドレインそれぞれにゲート及びドレインそれぞれが接続されたＭＯＳトランジスタＴ１１と、ＭＯＳトランジスタＴ１１のドレインにドレインが接続されたＭＯＳトランジスタＴ１２と、ＭＯＳトランジスタＴ１２のソースに一端が接続されたキャパシタＣ３と、ＭＯＳトランジスタＴ１２のソースにゲートが接続されたＭＯＳトランジスタＴ１３と、ＭＯＳトランジスタＴ１３のソースにドレインが接続されたＭＯＳトランジスタＴ１４と、キャパシタＣ２の他端にドレインが接続されたＭＯＳトランジスタＴ５０と、ＭＯＳトランジスタＴ５０のドレインにドレインが接続されたＭＯＳトランジスタＴ５１と、ＭＯＳトランジスタＴ１０〜Ｔ１２のドレインの接続ノードに一端が接続された定電流源２０と、ＭＯＳトランジスタＴ１３，Ｔ５１のソースの接続ノードに一端が接続された定電流源２５と、を備える。
【０００７】
又、ＭＯＳトランジスタＴ１３のドレインと定電流源２０の他端に直流電圧ＶDDが印加されるとともに、キャパシタＣ３の他端とＭＯＳトランジスタＴ１１のソースと定電流源２０の他端に直流電圧ＶSSが印加される。そして、ＭＯＳトランジスタＴ５０のソースに直流電圧Ｖｒｅｆが印加される。又、ＭＯＳトランジスタＴ１０，Ｔ５０のそれぞれのゲートに信号φＶｒ１，φＶｒ１０が入力され、ＭＯＳトランジスタＴ１２，Ｔ５１のそれぞれのゲートに信号φＶｓ１，φＶｓ１０が入力される。更に、ＭＯＳトランジスタＴ１４のゲートに信号φＨ１〜φＨｍのいずれかがが与えられる。
【０００８】
尚、信号φＶｒ１，φＶｒ１０，φＶｓ１，φＶｓ１０が垂直走査回路１より与えられるとともに、信号φＨ１〜φＨｍが水平走査回路２より与えられる。又、ＭＯＳトランジスタＴ１０〜Ｔ１４，Ｔ５０，Ｔ５１はそれぞれ、バックゲートに直流電圧ＶSSが印加されたＮチャネルのＭＯＳトランジスタである。
【０００９】
このような構成のＣＤＳ回路５−１〜５−ｍを備える固体撮像装置の画素Ｇ1b〜Ｇmb（ｂ：１≦ｂ≦ｎの自然数）では、まず、リセット動作がなされて出力信号線４にノイズ信号となるリセット電圧Ｖｎが現れる。その後、入射光量に対して光電変換された値を示す画像信号となる信号電圧Ｖｓｎが出力信号線４に現れる。このとき、実際に入射された入射光量に応じた光電変換信号電圧Ｖｓが電圧値Ｖｓｎ−Ｖｎとなる。この電圧値Ｖｓｎ−Ｖｎによる光電変換信号電圧Ｖｓがノイズ除去された画像信号に相当する。
【００１０】
画素Ｇ1b〜Ｇmbがこのように動作しているとき、ＣＤＳ回路５−１〜５−ｍに垂直走査回路１からの信号φＶｒ１，φＶｒ１０，φＶｓ１，φＶｓ１０が同時に与えられる。この信号φＶｒ１，φＶｒ１０，φＶｓ１，φＶｓ１０の変遷を、図１２のタイミングチャートに示す。尚、図１２のタイミングチャートには、画素Ｇab（ａ：１≦ａ≦ｍの自然数）に接続された出力信号線４−ａに現れる電圧値、ＣＤＳ回路５−ａに与える信号φＨａ、ＣＤＳ回路５−ａのＭＯＳトランジスタＴ１３のソースに現れる電圧値も示す。
【００１１】
まず、画素Ｇ1b〜Ｇmbがリセット動作を行うため、ＣＤＳ回路５−１〜５−ｍに与えられる信号φＶｒ１，φＶｒ１０がハイとされて、ＭＯＳトランジスタＴ１０，Ｔ５０がＯＮとされる。これにより、ＭＯＳトランジスタＴ１１のドレイン及びゲートが電気的に接続されて自己バイアスがかかった状態となるとともに、キャパシタＣ２の他端には、ＭＯＳトランジスタＴ５０を介して基準電圧Ｖｒｅｆが印加される。このとき、ＭＯＳトランジスタＴ１２，Ｔ５１がＯＦＦの状態である。そして、画素Ｇ1b〜Ｇmbにおいてリセット動作が行われて、出力信号線４にノイズ信号となるリセット電圧Ｖｎが現れる。このとき、キャパシタＣ２の両端には、ＭＯＳトランジスタＴ１１のドレイン電圧Ｖｄｒと基準電圧Ｖｒｅｆとの差が印加された状態となる。
【００１２】
その後、信号φＶｒ１，φＶｒ１０をローとしてＭＯＳトランジスタＴ１０，Ｔ５０をＯＦＦとするとともに、信号φＶｓ１，φＶｓ１０をハイとしてＭＯＳトランジスタＴ１２，Ｔ５１をＯＮとする。これにより、ＭＯＳトランジスタＴ１１のドレインがＭＯＳトランジスタＴ１３のゲートに接続され、又、キャパシタＣ２の他端がＭＯＳトランジスタＴ１３のソースに接続される。このように、ＭＯＳトランジスタＴ１２，Ｔ５１がＯＮとなることで、ＭＯＳトランジスタＴ１１，Ｔ１３の増幅アンプにおける負帰還回路がキャパシタＣ２を介して構成されることとなる。
【００１３】
このＭＯＳトランジスタＴ１１，Ｔ１３による負帰還回路のループゲインが十分に大きいと、ＭＯＴトランジスタＴ１１のゲート電圧は電圧Ｖｄｒのままでほとんど不変の状態となる。よって、キャパシタＣ２の他端には基準電圧Ｖｒｅｆが保持された状態となるため、ＭＯＳトランジスタＴ１３のソースには基準電圧Ｖｒｅｆが現れる。このとき、ＭＯＳトランジスタＴ１１，Ｔ１３のゲート・ソース間の動作電圧（閾値電圧）とは無関係に、ＭＯＳトランジスタＴ１３のソースに現れる基準電圧Ｖｒｅｆが設定される。そのため、各列毎において、ＭＯＳトランジスタＴ１１，Ｔ１３の閾値電圧にバラツキが生じても、出力となるＭＯＳトランジスタＴ１３のソースに現れる電圧にバラツキを生じさせることがない。これにより、縦筋ＦＰＮ（固定パターンノイズ）の発生を抑制することができる。
【００１４】
そして、画素Ｇ1b〜Ｇmbにおいて光電変換されて得られた光電荷の転送が成されることで、画像信号となる信号電圧Ｖｓｎが出力信号線４に現れる。ところで、ＭＯＳトランジスタＴ１１，Ｔ１３による負帰還回路は、キャパシタＣ１，Ｃ２とで反転型増幅回路を形成し、キャパシタＣ１，Ｃ２の容量値Ｃａ，Ｃｂとしたとき、そのゲインが（−Ｃａ／Ｃｂ）となる。そして、キャパシタＣ１での電圧の変化分となる電圧Ｖｓ（＝Ｖｓｎ−Ｖｎ）が反転増幅されて、キャパシタＣ２での電圧の変化分となる電圧Ｖａｓ（＝Ｖｓ×（−Ｃａ／Ｃｂ））が得られる。これにより、ＭＯＳトランジスタＴ１３のソースに現れる電圧Ｖｓｃが、Ｖｒｅｆ＋Ｖａｓとなる。
【００１５】
そして、信号φＶｓ１がローとされてＭＯＳトランジスタＴ１２がＯＦＦとされることで、キャパシタＣ３がＭＯＳトランジスタＴ１３のゲート電圧をサンプルホールドすることで、ＭＯＳトランジスタＴ１３のソース電圧Ｖｓｃがホールドされた状態となる。その後、信号φＶｓ１０がローとされてＭＯＳトランジスタＴ５１がＯＦＦとされる。このようにして、ｂ行の各画素Ｇ1b〜Ｇmbのノイズ除去された画像信号に相当する電圧信号ＶｓがＭＯＳトランジスタＴ１３のソースにホールドされると、水平走査回路２よりハイとなるパルス信号φＨ１〜φＨｍが順番に与えられる。
【００１６】
そして、ハイとなるパルス信号φＨａが与えられたとき、ＣＤＳ回路５−ａのＭＯＳトランジスタＴ１４がＯＮとなる。このとき、ＭＯＳトランジスタＴ１３が定電流源８とのソースフォロワ回路として動作し、画素Ｇabのノイズ除去された画像信号に相当する電圧信号がアンプ７に入力される。よって、アンプ７からは、１画素毎のノイズ除去された画像信号が順番に出力される。
【００１７】
【特許文献１】特開平１１−３１３２５７号公報
【特許文献２】特開２００２−７７７３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
上述の図１の固体撮像装置において、ＣＤＳ回路５−１〜５−ｍを図１１に示す構成とすることで、ノイズ除去した画像信号をアンプ７に出力することができる。しかしながら、アンプ７には、各列となるＣＤＳ回路５−１〜５−ｍにおけるＭＯＳトランジスタＴ１４が接続され、１列のＭＯＳトランジスタＴ１４がＯＮとなるとき、残りのｍ−１列のＭＯＳトランジスタＴ１４がＯＦＦとなっている。そのため、ＯＦＦとなるｍ−１個のＭＯＳトランジスタＴ１４が等価的に複数の電極間容量が並列に接続されたこととなり、高速動作にとって無視できない大等価容量の負荷となってしまう。
【００１９】
これにより、高い周波数の水平走査クロックで駆動させるとき、定電流負荷となる定電流源８の動作電流を大きくする必要がある。よって、ＣＤＳ回路５−１〜５−ｍにおいて、信号をサンプルホールドするためのキャパシタＣ３とアンプ７との間には、緩衝用回路となるＭＯＳトランジスタＴ１３によるソースフォロワ回路が必要となる。この信号出力用のソースフォロワ回路を構成するＭＯＳトランジスタＴ１３が、ＣＤＳ回路５−１〜５−ｍにおける負帰還回路内に存在するため、そのループゲインに位相遅れが発生してしまう。そのため、安定した負帰還をかけるために、負帰還回路内の位相余裕の確保を行うよう、キャパシタＣ３の容量値を大きくする必要がある。しかし、限られた半導体のチップサイズ内に、このように容量値の大きいキャパシタＣ３のような容量素子を実装することは困難である。
【００２０】
このような問題を鑑みて、本発明は、位相余裕を確保するための位相補償用の容量素子を設置することなく、ＣＤＳ回路を構成する素子の特性によるバラツキに基づくＦＰＮを防ぐことができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記目的を達成するために、本発明の固体撮像装置は、入射光量に応じた電気信号を出力する光電変換部を備える複数の画素と、前記画素と接続されるとともに前記画素からの電気信号が出力される出力信号線と、該出力信号線を介して前記画素からの電気信号を読み出すとともに該電気信号をサンプルホールドする読み出し回路と、を備える固体撮像装置において、前記読み出し回路が、前記出力信号線に一端が接続された第１容量素子と、該第１容量素子の他端に一端が接続された第２容量素子とを備え、前記第２容量素子を負帰還経路として、前記第１容量素子への前記出力信号線からの入力を反転増幅する反転増幅回路と、該反転増幅回路の出力が入力に与えられるとともに前記第２容量素子の他端が入力に接続される増幅回路と、前記反転増幅回路の入力に第１初期電圧を与える第１スイッチ素子と、前記反転増幅回路の出力と前記増幅回路の入力との間に接続される第２スイッチ素子と、を備え、前記第１スイッチ素子をＯＮとするとともに前記第２スイッチ素子がＯＦＦとして、前記第１及び第２容量素子の接続ノードに前記第１初期電圧を与えているときに、前記画素より一方の前記電気信号が出力され、前記第１スイッチ素子をＯＦＦとするとともに前記第２スイッチ素子をＯＮとして、前記反転増幅回路からの出力が前記増幅回路に入力されるときに、前記画素より他方の前記電気信号が出力されることを特徴とする。
【００２２】
尚、読み出し回路が、本明細書における「ＣＤＳ回路」に相当する。
【００２３】
このような固体撮像装置において、前記反転増幅回路からの出力をサンプルホールドする第３容量素子と、前記第２容量素子と前記第３容量素子との間に接続される第３スイッチ素子と、を備え、前記第３スイッチ素子が、少なくとも、前記第１スイッチ素子がＯＮとされているときから前記他方の電気信号が出力されるまでの期間はＯＮとなるものとしても構わない。
【００２４】
このとき、前記第２スイッチ素子と前記第３容量素子との間に前記第３スイッチ素子が設置され、前記第１スイッチ素子がＯＮとしたとき、前記第２スイッチ素子をＯＦＦとするとともに前記第３スイッチ素子をＯＮとし、前記第１スイッチ素子をＯＦＦとしたとき、前記第２スイッチ素子をＯＮとし、そして、前記第３スイッチ素子をＯＦＦとした後に、前記第３容量素子に前記反転増幅回路のからの出力をサンプルホールドした後、前記増幅回路から出力を行うものとしても構わない。
【００２５】
又、前記第２スイッチ素子と前記第２容量素子との間に前記第３スイッチ素子が設置され、前記第１スイッチ素子がＯＮとしたとき、前記第２スイッチ素子をＯＦＦとするとともに前記第３スイッチ素子をＯＮとし、前記第１スイッチ素子をＯＦＦとしたとき、前記第３スイッチ素子をＯＮとしたまま、前記第２スイッチ素子をＯＮとし、そして、前記第２スイッチ素子をＯＦＦとした後に前記第３スイッチ素子をＯＦＦとして、前記第３容量素子に前記反転増幅回路のからの出力をサンプルホールドした後、前記増幅回路から出力を行うものとしても構わない。
【００２６】
更に、上述の固体撮像装置において、前記増幅回路が、前記増幅回路の入力となる制御電極に前記反転増幅回路からの出力が入力され、第１及び第２電極とを備える第１トランジスタと、前記増幅回路の出力となる前記第１トランジスタの前記第２電極に基準電圧を与える第４スイッチ素子と、前記第１トランジスタの制御電極に第２初期電圧を与える第５スイッチ素子と、を備え、前記第２スイッチ素子がＯＦＦの間に、前記第４及び第５スイッチ素子をＯＮとし、前記第２スイッチ素子がＯＮの間は、前記第４及び第５スイッチ素子をＯＦＦとする。
【００２７】
このとき、前記第５スイッチ素子が、前記第１トランジスタの制御電極と第１電極との間に接続され、前記第１電極に印加される電圧を前記第２初期電圧とするものとしても構わない。
【００２８】
又、上述の固体撮像装置において、前記反転増幅回路が、前記第１及び第２容量素子の接続ノードに制御電極が接続されるとともに、第１及び第２電極を備えた第２トランジスタを更に備え、該第２トランジスタの第１電極が前記反転増幅回路の出力となる。
【００２９】
このとき、前記第１スイッチ素子が、前記第２トランジスタの制御電極と第１電極との間に接続され、前記第１電極に印加される電圧を前記第１初期電圧とするものとしても構わない。
【００３０】
又、上述の固体撮像装置において、前記複数の画素が出力する前記２種類の電気信号が、リセット時の電圧信号であるノイズ信号と、光電変換出力された電圧値に前記ノイズ信号の電圧値が重畳された画像信号とである。
【発明の効果】
【００３１】
本発明によると、読み出し回路における反転増幅回路において、第２容量素子を負帰還経路とした負帰還回路部を形成している。このとき、第２容量素子が反転増幅回路の出力と次段の増幅回路の入力との接続部分に接続されるため、この負帰還回路部に従来のような位相補償用の容量値の大きな容量素子を設置する必要がなくなる。よって、この読み出し回路を構成する回路部分の大型化を防ぐことができ、固体撮像装置の小型化に効果を与えることとなる。又、サンプルホールドをするための第３容量素子を設置した場合においても、この第３容量素子に位相補償機能を兼用させる必要がないため、その素子の大型化を防ぐことができる。
【００３２】
更に、反転増幅回路で第１初期電圧が与えられ、又、増幅回路で基準電圧と第２初期電圧が与えられる構成とすることで、読み出し回路から出力される光電変換信号が、各増幅回路を構成する素子における動作電圧によるバラツキに影響をされることのない信号とすることができる。これにより、読み出し回路から出力される信号によるＦＰＮを低減することができる。
【発明を実施するための最良の形態】
【００３３】
＜固体撮像装置の構成＞
まず、本発明の各実施形態における固体撮像装置の構成の概略について、図１を参照して説明する。図１は、本発明の各実施形態において共通となる二次元のＭＯＳ型固体撮像装置（以下、「エリアセンサ」とする）の構成の概略を示すブロック図である。
【００３４】
［背景技術］で説明したように、図１に示す固体撮像装置は、画像信号及びノイズ信号を出力する画素Ｇ11〜Ｇmnと、画素Ｇ11〜Ｇmnを行毎に信号を与えて動作させる垂直走査回路１と、画素Ｇ11〜Ｇmnからの画像信号及びノイズ信号を各列毎に出力されるように動作する水平走査回路２と、垂直走査回路１から行単位で画素に信号を与えるためのライン３−１〜３−ｎと、画素Ｇ11〜Ｇmnからの画像信号及びノイズ信号が出力される出力信号線４−１〜４−ｍと、画素Ｇ11〜Ｇmnからの画像信号及びノイズ信号が与えられノイズ除去した画像信号を出力するＣＤＳ回路５−１〜５−ｍと、出力信号線４−１〜４−ｍそれぞれに接続された定電流負荷となる定電流源６−１〜６−ｍと、ＣＤＳ回路５−１〜５−ｍそれぞれから与えられる画像信号を増幅するアンプ７と、アンプ７の入力側に接続された定電流負荷となる定電流源８と、を備える。尚、後述するように、ライン３−１〜３−ｎはそれぞれ、複数の信号線によって構成される。
【００３５】
このような固体撮像装置において、画素Ｇabからの出力となる画像信号及びノイズ信号が、それぞれ、出力信号線４−ａを介して出力されるとともに、この出力信号線４−ａに接続された定電流源６−ａによって電圧増幅される。即ち、出力信号線４−ａに接続された定電流源６−ａが定電流負荷として働く。又、画素Ｇ11〜Ｇmnには、後述するように、これらの画素で発生した光電荷に基づく信号を出力するＭＯＳトランジスタＴ３が設けられている。このＭＯＳトランジスタＴ３と定電流源６−ａとが出力信号線４−ａを介して接続されるとき、定電流源６−ａは定電流負荷と等価であるため、このＭＯＳトランジスタＴ３と定電流源６−ａとによる回路がソースフォロワ型の増幅回路となる。
【００３６】
このようにソースフォロワ型の増幅回路を構成することにより、出力信号線４−ａよりこの増幅がない場合に比べて大きな信号を増幅して出力することができる。従って、画素がダイナミックレンジ拡大のために感光素子から発生する光電流を自然対数的に変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路を設けることにより結果として増幅回路がない場合に比べて大きな信号が得られるため、後続の信号処理回路（図示せず）での処理が容易になる。又、増幅回路の負荷抵抗部分を構成する定電流源６−１〜６−ｍを画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線４−１〜４−ｍ毎に設けることにより、定電流負荷の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる。
【００３７】
そして、画素Ｇabから出力された画像信号及びノイズ信号が順番にＣＤＳ回路５−ａに送出されると、ＣＤＳ回路５−ａにおいて、ノイズ除去された画素Ｇabの画像信号がサンプルホールドされる。その後、信号φＨａがあたえられることで、ノイズ除去された画像信号がＣＤＳ回路５−ａからアンプ７に与えられると、アンプ７で増幅されて外部に出力される。このとき、アンプ７の入力側には接続された定電流源８が定電流負荷として駆動するため、この定電流源８と後述するＣＤＳ回路５−ａ内のＭＯＳトランジスタＴ１３とによってソースフォロワ回路が構成され、電圧信号がアンプ７に入力されることとなる。
【００３８】
又、図１の各画素が備える画素回路の一例を図２に示す。図２に示す画素は、カソードに直流電圧ＶSSが印加されたフォトダイオードＰＤのアノードにＭＯＳトランジスタＴ１のソースが接続され、このＭＯＳトランジスタＴ１のドレインにＭＯＳトランジスタＴ４のソース及びＭＯＳトランジスタＴ２のゲートが接続される。そして、ＭＯＳトランジスタＴ２のソースにＭＯＳトランジスタＴ３のドレインが接続されるとともに、ＭＯＳトランジスタＴ３のソースが出力信号線４（図１の出力信号線４−１〜４−ｍに相当する）に接続される。
【００３９】
ＭＯＳトランジスタＴ２，Ｔ４のドレインには、直流電圧ＶDDが印加される。そして、ＭＯＳトランジスタＴ１，Ｔ３，Ｔ４それぞれのゲートには、垂直走査回路１からの信号線３１〜３３のそれぞれとソースが接続されたＭＯＳトランジスタＴ５〜Ｔ７のドレインが接続される。このＭＯＳトランジスタＴ５〜Ｔ７のゲートには、信号φＸが与えられる。よって、信号φＸがハイとされて、ＭＯＳトランジスタＴ５〜Ｔ７それぞれがＯＮとなることで、信号線３１〜３３（この３本の信号線３１〜３３が図１の信号線３−１〜３−ｎそれぞれに相当する）より信号φＴＸ，φＶ，φＲＳがＭＯＳトランジスタＴ１，Ｔ３，Ｔ４それぞれのゲートに与えられる。このＭＯＳトランジスタＴ１〜Ｔ７は、バックゲートが接地された（直流電圧ＶSSを印加）ＮチャネルのＭＯＳトランジスタである。尚、ＭＯＳトランジスタＴ１〜Ｔ７をＰチャネルのＭＯＳトランジスタとするときは、電源電圧が印加される。
【００４０】
この図１に示す固体撮像装置の構成、及び図２に示す画素の構成は、以下に示す各実施形態で共通の構成及び動作である。よって、以下に示す各実施形態においては、各実施形態において異なる構成及び動作となるＣＤＳ回路５−１〜５−ｍを中心に説明する。
【００４１】
＜第１の実施形態＞
本発明の第１の実施形態について、以下に、図面を参照して説明する。図３は、本実施形態における固体撮像装置におけるＣＤＳ回路の内部構成を示す回路図である。尚、図３によって示されるＣＤＳ回路の構成において、図１１と同一の構成と成る部分については、同一の符号を付して、その詳細な説明を省略する。
【００４２】
（ＣＤＳ回路の構成）
本実施形態の固体撮像装置におけるＣＤＳ回路５ｘ（図１に示すＣＤＳ回路５−１〜５−ｍに相当する）は、図３に示すように、出力信号線４（図１に示す出力信号線４−１〜４−ｍに相当する）に一端が接続されるキャパシタＣ１と、キャパシタＣ１の他端に一端が接続されるキャパシタＣ２と、キャパシタＣ１，Ｃ２の接続ノードにソースが接続されるＭＯＳトランジスタＴ１０と、ＭＯＳトランジスタＴ１０のドレイン及びソースそれぞれにドレイン及びゲートが接続されたＭＯＳトランジスタＴ１１と、ＭＯＳトランジスタＴ１０，Ｔ１１のドレインの接続ノードにドレインが接続されるＭＯＳトランジスタＴ１２と、一端に直流電圧ＶSSが印加されたキャパシタＣ３と、キャパシタＣ３の他端にゲートが接続されるＭＯＳトランジスタＴ１３と、ＭＯＳトランジスタＴ１３のソースにドレインが接続されるＭＯＳトランジスタＴ１４と、ＭＯＳトランジスタＴ１０，Ｔ１１のドレインの接続ノードに一端が接続された定電流源２０と、を備える。
【００４３】
更に、このＣＤＳ回路５ｘは、ＭＯＳトランジスタＴ１２のソースとキャパシタＣ２の他端との接続ノードにドレインが接続されたＭＯＳトランジスタＴ１５と、ＭＯＳトランジスタＴ１３のドレイン及びゲートそれぞれにドレイン及びソースが接続されたＭＯＳトランジスタＴ１６と、ＭＯＳトランジスタＴ１３，Ｔ１６のドレインの接続ノードにドレインが接続されたＭＯＳトランジスタＴ１７と、ＭＯＳトランジスタＴ１３のソースにドレインが接続されたＭＯＳトランジスタＴ１８と、ＭＯＳトランジスタＴ１３，Ｔ１６のドレインの接続ノードに一端が接続された定電流源２１と、を備える。
【００４４】
ＭＯＳトランジスタＴ１０〜Ｔ１６，Ｔ１８は、バックゲートが接地された（直流電圧ＶSSが印加された）ＮチャネルのＭＯＳトランジスタで構成され、ＭＯＳトランジスタＴ１７は、バックゲートに電源電位が印加された（直流電圧ＶDDが印加された）ＰチャネルのＭＯＳトランジスタで構成される。そして、ＭＯＳトランジスタＴ１１のソースに直流電圧ＶSSが印加され、ＭＯＳトランジスタＴ１７のソースと定電流源２０，２１の他端とに直流電圧ＶDDが印加される。又、ＭＯＳトランジスタＴ１８のソースに基準電圧となる直流電圧Ｖｒｅｆが印加される。
【００４５】
更に、図１１のＣＤＳ回路５と同様、ＭＯＳトランジスタＴ１０，Ｔ１２それぞれのゲートには信号φＶｒ１，φＶｓ１が入力され、ＭＯＳトランジスタＴ１４のゲートには信号φＨ（ＣＤＳ回路５−１〜５−ｍそれぞれに与えられる信号φＨ１〜φＨｍに相当する）が入力される。又、ＭＯＳトランジスタＴ１５〜Ｔ１８のゲートにはそれぞれ、信号φＶｘ１，φＶｒ２，φＶｘ２，φＶｒ３が入力される。そして、垂直走査回路１より信号φＶｓ１，φＶｒ１〜φＶｒ３，φＶｘ１，φＶｓ２が与えられ、水平走査回路２より信号φＨ（φＨ１〜φＨｍ）が与えられる。
【００４６】
（画素の動作）
まず、本実施形態の固体撮像装置における画素Ｇ11〜Ｇmnの動作について、図４のタイミングチャートを参照して説明する。尚、図４のタイミングチャートは、１水平期間の信号の状態を示すものであるとともに、出力信号線４−ａに現れる電圧値をも示す。今、ｂ行目の各画素Ｇ1b〜Ｇmbがノイズ信号及び画像信号を出力するとき、垂直走査回路２より図１の信号線３−ｂに相当する信号線３１〜３３の信号φＴＸ，φＶ，φＲＳを有効とするため、垂直走査回路２よりＭＯＳトランジスタＴ５〜Ｔ７に与える信号φＸをハイとする。よって、ＭＯＳトランジスタＴ５〜Ｔ７がＯＮとなり、信号線３１〜３３それぞれとＭＯＳトランジスタＴ１，Ｔ３，Ｔ４のゲートが電気的に接続される。
【００４７】
そして、ハイとなる信号φＶを信号線３２及びＭＯＳトランジスタＴ６を通じてＭＯＳトランジスタＴ３のゲートに与えることで、ＭＯＳトランジスタＴ３をＯＮとする。尚、フォトダイオードＰＤでは、光電変換動作を行うことによって、その露光量に応じた電荷を発生して蓄積する。その後、ハイとなる信号φＲＳを信号線３３及びＭＯＳトランジスタＴ７を通じてＭＯＳトランジスタＴ４のゲートに与えることで、ＭＯＳトランジスタＴ４をＯＮとする。よって、ＭＯＳトランジスタＴ２のゲートにおいて蓄電された電荷が再結合されて、ＭＯＳトランジスタＴ２のゲート電圧がリセットされる。
【００４８】
このとき、リセットされたＭＯＳトランジスタＴ２のゲート電圧に応じたドレイン電流がＭＯＳトランジスタＴ２に流れる。そのため、リセットされたＭＯＳトランジスタＴ２のゲート電圧に比例した電圧信号となるノイズ信号が出力信号線４−１〜４−ｍに現れる。その後、信号φＲＳをローとしてＭＯＳトランジスタＴ４をＯＦＦとした後、次に、ハイとなる信号φＴＸを信号線３１及びＭＯＳトランジスタＴ５を通じてＭＯＳトランジスタＴ１のゲートに与えることでＭＯＳトランジスタＴ１をＯＮとするまで、出力信号線４−１〜４−ｍにはノイズ信号であるリセット電圧（出力信号線４−ａにおける電圧Ｖｎに相当）が現れる。尚、このリセット電圧となるノイズ信号は、信号φＲＳをローとした直後に現れる。
【００４９】
そして、信号φＴＸをハイとして、ＭＯＳトランジスタＴ１がＯＮとされると、ＭＯＳトランジスタＴ２のゲートにフォトダイオードＰＤに蓄電されていた電荷が転送される。よって、信号φＴＸをローとしてＭＯＳトランジスタＴ１をＯＦＦとした後も、ＭＯＳトランジスタＴ２のゲートにフォトダイオードＰＤで光電変換されて得られた電荷が蓄積された状態となるため、ＭＯＳトランジスタＴ２のゲート電圧がフォトダイオードＰＤにおける露光量に応じた電圧となる。
【００５０】
よって、ＭＯＳトランジスタＴ２に保持されたゲート電圧に応じたドレイン電流が流れるため、フォトダイオードＰＤにおける露光量に線形的に比例する信号電圧（出力信号線４−ａにおける電圧Ｖｓｎに相当）となる画像信号が出力信号線４−１〜４−ｍに現れる。尚、この信号電圧となる画像信号は、信号φＴＸをローとした直後に現れる。又、この信号電圧Ｖｓｎとなる画像信号は、実際に入射された入射光量に応じた光電変換信号電圧Ｖｓがリセット電圧Ｖｎに加算された信号である。
【００５１】
その後、信号φＸをローとすることで、ＭＯＳトランジスタＴ５〜Ｔ７をＯＦＦとして、垂直走査回路１からｂ行目の各画素Ｇ1b〜Ｇmbに信号φＴＸ，φＶ，φＲＳが供給されることが禁止される。このように、ｂ行目の各画素Ｇ1b〜Ｇmbが動作されて画素信号及びノイズ信号が出力されてＣＤＳ回路５−１〜５−ｍにサンプルホールドされた後、ＣＤＳ回路５−１，５−２，…，５−ｍから順に、画素Ｇ1b，Ｇ2b，…，Ｇmbの画像信号とノイズ信号とが補正回路６に与えられることで、画素Ｇ1b，Ｇ2b，…，Ｇmbのノイズ除去された画像信号が順に出力される。
【００５２】
そして、ｂ＋１行目の各画素Ｇ1(b+1)〜Ｇm(b+1)に接続されるライン３−（ｂ＋１）に相当する信号線３１〜３３を有効とするために、このライン３−（ｂ＋１）に相当する信号線３１〜３３に接続されたＭＯＳトランジスタＴ５〜Ｔ７のゲートに与える信号φＸをハイとする。その後、画素Ｇ1(b+1)〜Ｇm(b+1)内の各素子が図４のタイミングチャートに応じた動作をすることで、画素Ｇ1(b+1)〜Ｇm(b+1)の画像信号が出力される。
【００５３】
（ＣＤＳ回路の動作）
このように動作する各行の画素と同期して、１水平期間毎に垂直走査回路１からＣＤＳ回路５−１〜５−ｍに信号が与えられることで、ＣＤＳ回路５−１〜５−ｍにノイズ除去された画像信号がサンプルホールドされた後、１画素分毎にアンプ７に出力される。このＣＤＳ回路５−１〜５−ｍの動作について、図５のタイミングチャートを参照して説明する。尚、図５には、画素Ｇ1b〜Ｇmbに与える信号φＸ，φＴＸ，φＶ，φＲＳ、ＣＤＳ回路５−ａに与える信号φＨａ、出力信号線４−ａに現れる電圧値、及びＣＤＳ回路５−ａのＭＯＳトランジスタＴ１１のドレイン及びＭＯＳトランジスタＴ１３のソースそれぞれに現れる電圧値を示す。
【００５４】
画素Ｇ1b〜Ｇmbが、上述したように、図４のタイミングチャートに従って動作を行うとき、ｂ行目の信号φＸがハイとされて信号φＴＸ，φＶ，φＲＳが供給可能な状態とされるとともに、ＭＯＳトランジスタＴ３のゲートに与えられる信号φＶがハイとされる。このとき、同時に、ＣＤＳ回路５−１〜５−ｍに対して垂直走査回路１から与えられる信号φＶｒ１〜φＶｒ３，φＶｘ１，φＶｘ２がハイとされる。
【００５５】
これにより、信号φＶｒ１〜φＶｒ３，φＶｘ１がゲートに与えられるＭＯＳトランジスタＴ１０，Ｔ１６，Ｔ１８，Ｔ１５がＯＮとなるとともに、信号φＶｘ２がゲートに与えられるＭＯＳトランジスタＴ１７がＯＦＦとなる。尚、信号φＶｓ１がローのままであるため、この信号φＶｓ１がゲートに与えられるＭＯＳトランジスタＴ１２はＯＦＦである。
【００５６】
よって、ＭＯＳトランジスタＴ１１，Ｔ１３それぞれのドレインとゲートが、ＭＯＳトランジスタＴ１０，Ｔ１６により電気的に接続されて自己バイアス回路を形成し、又、ＭＯＳトランジスタＴ１５により、キャパシタＣ１〜Ｃ３が直流電圧ＶSSと出力信号線４との間で直列に接続される。そして、ＭＯＳトランジスタＴ１７がＯＦＦであるとともにＭＯＳトランジスタＴ１８がＯＮであるため、ＭＯＳトランジスタＴ１３は、そのドレイン及びゲートが定電流源２１と接続されるとともに、そのソースに基準電圧Ｖｒｅｆが印加される。
【００５７】
このとき、定電流源２１から電流値Ｉｄｓｈとなる定電流が流れることにより、図６に示すＭＯＳトランジスタＴ１３のゲート・ソース間電圧とドレイン電流との関係より、ＭＯＳトランジスタＴ１３のゲート・ソース間電圧が電圧値Ｖｇｓｓｈに設定される。これにより、ＭＯＳトランジスタＴ１３のソース電圧が印加される基準電圧Ｖｒｅｆであるため、ＭＯＳトランジスタＴ１３のゲート電圧Ｖｇが、Ｖｒｅｆ＋Ｖｇｓｓｈに設定されることとなる。又、ＭＯＳトランジスタＴ１３と同様、自己バイアスがかかるＭＯＳトランジスタＴ１１のゲート及びドレインには初期電圧となる電圧値Ｖｇｓ１が現れる。
【００５８】
そして、ハイとなるパルス信号φＲＳが与えられて、画素Ｇ1b〜Ｇmbより出力信号線４−１〜４−ｍにリセット電圧となるノイズ信号が現れる。即ち、出力信号線４−ａに接続されるキャパシタＣ１の両端には、リセット電圧Ｖｎと初期電圧Ｖｇｓ１とによる電圧差が印加された状態となる。その後、信号φＶｒ１，φＶｒ２をローとすることで、ＭＯＳトランジスタＴ１０，Ｔ１６をＯＦＦとして、ＭＯＳトランジスタＴ１１，Ｔ１３それぞれのドレイン・ゲート間の電気的な接続を切断する。このとき、ＭＯＳトランジスタＴ１１のゲートとキャパシタＣ１，Ｃ２との接続ノード及びＭＯＳトランジスタＴ１１のドレインに電圧値Ｖｇｓ１が保持され、又、ＭＯＳトランジスタＴ１３のゲートとキャパシタＣ２，Ｃ３との接続部分に電圧値Ｖｇが保持される。
【００５９】
そして、信号φＶｒ３をローとしてＭＯＳトランジスタＴ１８をＯＦＦとすることで、ＭＯＳトランジスタＴ１３のソースを浮遊状態とし、同時に、信号φＶｓ１をハイとしてＭＯＳトランジスタＴ１２をＯＮとすることで、ＭＯＳトランジスタＴ１１のドレインをＭＯＳトランジスタＴ１３のゲートとキャパシタＣ２，Ｃ３との接続部分に接続させる。これにより、ＭＯＳトランジスタＴ１１のドレインには、ＭＯＳトランジスタＴ１３のゲートとキャパシタＣ２，Ｃ３との接続部分に保持された電圧値Ｖｇが現れることとなる。
【００６０】
このとき、ＭＯＳトランジスタＴ１１とキャパシタＣ２とによって負帰還回路が構成されるとともに、この負帰還回路に更にキャパシタＣ１が接続されることで、そのゲインが（−Ｃａ／Ｃｂ）となる反転型増幅回路が構成されることとなる。又、ＭＯＳトランジスタＴ１２のドレインとキャパシタＣ２，Ｃ３との接続部分に現れる電圧値Ｖｇは、ＭＯＳトランジスタＴ１１の動作電圧のバラツキ（閾値電圧のバラツキ）とは無関係に設定される。そのため、各列毎に、この負帰還回路を形成するＭＯＳトランジスタＴ１１の動作電圧にバラツキが生じたとしても、ＭＯＳトランジスタＴ１３のゲートに与える電圧値にその影響が現れることがない。よって、ＭＯＳトランジスタＴ１１を含む負帰還回路部分での縦筋ＦＰＮの発生原因を低減することができる。
【００６１】
このように、ＭＯＳトランジスタＴ１１及びキャパシタＣ１，Ｃ２によって反転型増幅回路が構成されているときに、ハイとなるパルス信号φＴＸが与えられ、画素Ｇ1b〜Ｇmbより出力信号線４−１〜４−ｍに信号電圧となる画像信号が現れる。即ち、出力信号線４−ａに接続されるキャパシタＣ１の一端に現れる電圧がリセット電圧Ｖｎから信号電圧Ｖｓｎに変化する。よって、キャパシタＣ１の両端に印加される電圧が、フォトダイオードＰＤに入射された入射光に応じた電圧値Ｖｓ（＝Ｖｓｎ−Ｖｎ）だけ変化することとなる。
【００６２】
このキャパシタＣ１の両端に印加される電圧が電圧値Ｖｓだけ変化するため、キャパシタＣ２の両端に印加される電圧が電圧値Ｖａｓ（＝Ｖｓ×（−Ｃａ／Ｃｂ））だけ変化する。このとき、ＭＯＳトランジスタＴ１１のゲートとキャパシタＣ１，Ｃ２との接続ノードにおける電圧が電圧値Ｖｇｓ１に保持されているため、ＭＯＳトランジスタＴ１２のドレインとキャパシタＣ２，Ｃ３との接続部分に現れる電圧が電圧値Ｖｇから電圧値Ｖｄ（＝Ｖｇ＋Ｖａｓ）に変化することとなる。
【００６３】
そして、このＭＯＳトランジスタＴ１２のドレインとキャパシタＣ２，Ｃ３との接続部分に現れる電圧値Ｖｄは、キャパシタＣ３によってサンプルホールドされる。よって、信号φＶｘ１がローとなってＭＯＳトランジスタＴ１５がＯＦＦとなることで、キャパシタＣ２，Ｃ３における電気的な接続が切断されたとき、ＭＯＳトランジスタＴ１３のゲートとキャパシタＣ３との接続ノードには電圧値Ｖｄがサンプルホールドされることとなる。その後、信号φＶｓ１がローとされてＭＯＳトランジスタＴ１２がＯＦＦとされて、キャパシタＣ２とＭＯＳトランジスタＴ１１のドレインとの接続が切断される。
【００６４】
このようにして、キャパシタＣ３にノイズ除去された画像信号が反転増幅された電圧値がサンプルホールドされると、信号φＶがローとなって画素Ｇ1b〜ＧmbのＭＯＳトランジスタＴ３がＯＦＦとなる。これにより、出力信号線４−ａと接続されたキャパシタＣ１の一端に現れる電圧値が、定電流源６−ａを通じて電圧ＶSSに近い値に低下する。又、ＭＯＳトランジスタＴ１１のドレイン電圧は定電流源２０を通じて電圧ＶDDに近い値に上昇する。
【００６５】
このとき、信号φＶｘ２を同時にローとすることによってＭＯＳトランジスタＴ１７をＯＮとすることで、ＭＯＳトランジスタＴ１３のドレインに直流電圧ＶDDを印加する。その後、ハイとなるパルス信号φＨ１〜φＨｍが水平走査回路２よりＣＤＳ回路５−１〜５−ｍに順番に与えられることによって、ＣＤＳ回路５−１〜５−ｍ内のＭＯＳトランジスタＴ１４が順番にＯＮとなって、画素Ｇ1b〜Ｇmbの画像信号が順番にアンプ７に出力される。このとき、ＣＤＳ回路５−１〜５−ｍそれぞれから、キャパシタＣ３にサンプルホールドされた電圧値に応じた電圧信号が、画像信号としてアンプ７に入力されることとなる。
【００６６】
即ち、ＣＤＳ回路５−ａにおいて、ハイとなるパルス信号φＨａが与えられてＭＯＳトランジスタＴ１４がＯＮとされると、ＭＯＳトランジスタＴ１３のソースに定電流源８が接続されるため、ＭＯＳトランジスタＴ１３には定電流源８による定電流Ｉｄｒｏが流れる。この定電流ＩｄｒｏがＭＯＳトランジスタＴ１３の動作電流となるため、ＭＯＳトランジスタＴ１３のゲート・ソース間電圧が電圧値Ｖｇｓｒｏに決定される。よって、ＭＯＳトランジスタＴ１３のゲートには、キャパシタＣ３によってサンプルホールドされた電圧値Ｖｄが印加されているため、ＭＯＳトランジスタＴ１３のソースに現れる電圧値ＶｓｒｏがＶｄ−Ｖｇｓｒｏ（＝Ｖａｓ＋Ｖｇｓｓｈ＋Ｖｒｅｆ−Ｖｇｓｒｏ＝Ｖｓ×（−Ｃａ／Ｃｂ）＋Ｖｒｅｆ＋（Ｖｇｓｓｈ−Ｖｇｓｒｏ））となる。
【００６７】
よって、アンプ７には、ＣＤＳ回路５−ａより出力される電圧値Ｖｓｒｏ（＝Ｖｓ×（−Ｃａ／Ｃｂ）＋Ｖｒｅｆ＋（Ｖｇｓｓｈ−Ｖｇｓｒｏ））となる画像信号が出力されることとなる。尚、ＭＯＳトランジスタのドレイン電流Ｉｄとゲート・ソース間電圧Ｖｇｓとの関係は、下の（１）式のように表される。尚、ＶｔｈがＭＯＳトランジスタの閾値電圧であり、Ｋは比例定数である。これにより、ＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓが、下の（２）式のように表される。
Ｉｄ＝Ｋ×（Ｖｇｓ−Ｖｔｈ）2  …（１）
Ｖｇｓ＝（Ｉｄ／Ｋ）1/2＋Ｖｔｈ  …（２）
【００６８】
よって、ＭＯＳトランジスタＴ１３のゲート・ソース間電圧となる電圧値Ｖｇｓｓｈ，Ｖｇｓｒｏがそれぞれ、その動作電流となる電流値Ｉｄｓｈ，Ｉｄｒｏに対して、下の（３）、（４）式のように表される。そのため、ＣＤＳ回路５−ａより出力される画像信号となる電圧値Ｖｓｒｏに含まれる項（Ｖｇｓｓｈ−Ｖｇｓｒｏ）が、（５）式のように表され、電流値Ｉｄｓｈ，Ｉｄｒｏが定常値であることから、（Ｖｇｓｓｈ−Ｖｇｓｒｏ）による項で表される電圧値も定常値となる。
Ｖｇｓｓｈ＝（Ｉｄｓｈ／Ｋ）1/2＋Ｖｔｈ  …（３）
Ｖｇｓｒｏ＝（Ｉｄｒｏ／Ｋ）1/2＋Ｖｔｈ  …（４）
Ｖｇｓｓｈ−Ｖｇｓｒｏ＝（Ｉｄｓｈ／Ｋ）1/2−（Ｉｄｒｏ／Ｋ）1/2  …（５）
【００６９】
よって、電圧値Ｖｒｅｆ＋（Ｖｇｓｓｈ−Ｖｇｓｒｏ）が定常値となるため、ＣＤＳ回路５−ａより出力される電圧値Ｖｓｒｏとなる画像信号は、電圧値Ｖｓ×（−Ｃａ／Ｃｂ）が変化する電圧信号となる。これにより、ＣＤＳ回路５−ａより出力される画像信号には、ＭＯＳトランジスタＴ１３の動作電圧（閾値電圧）のバラツキが含まれることなく、ＭＯＳトランジスタＴ１３とキャパシタＣ３で構成されるサンプルホールド回路における縦筋ＦＰＮの発生を抑制することができる。
【００７０】
このように動作するとき、上述のように、定電流源２１によるドレイン電流Ｉｓｈと、定電流源８によるドレイン電流Ｉｒｏとを略等しい電流値とすることで、ＭＯＳトランジスタＴ１３のゲート・ソース間電圧となる電圧値Ｖｇｓｓｈと電圧値Ｖｇｓｒｏとを略等しい値とすることができる。これにより、ＭＯＳトランジスタＴ１３のソースに現れる電圧値Ｖｓｒｏにおける（Ｖｇｓｓｈ−Ｖｇｓｒｏ）を無視できる値に設定することが可能となる。
【００７１】
このようにして、ＣＤＳ回路５−１〜５−ｍそれぞれから出力される画像信号は、ＭＯＳトランジスタＴ１１，Ｔ１３の動作電圧のバラツキによる影響を小さくした電圧信号として、アンプ７に出力されることとなる。そして、パルス信号φＨ１〜φＨｍが順番に与えられることで、アンプ７から、ＣＤＳ回路５−１〜５−ｍそれぞれから出力される画素Ｇ1b〜Ｇmbの画像信号を増幅した信号を順番に出力することができる。
【００７２】
その後、パルス信号φＨｍがＣＤＳ回路５−ｍに与えられて、画素Ｇmbの画像信号がアンプ７より出力されると、ｂ行目の信号φＸをローとして画素Ｇ1b〜Ｇmbと接続されたＭＯＳトランジスタＴ５〜Ｔ７をＯＦＦとする。このとき、ｂ＋１行目の信号φＸをハイとして画素Ｇ1(b+1)〜Ｇm(b+1)と接続されたＭＯＳトランジスタＴ５〜Ｔ７をＯＮとして、ｂ＋１行目の画素Ｇ1(b+1)〜Ｇm(b+1)による撮像動作を行い、画素Ｇ1(b+1)〜Ｇm(b+1)の画像信号を順番に出力する。このような動作を、画素Ｇ11〜Ｇm1，Ｇ12〜Ｇm2，…，Ｇ1n〜Ｇmn毎に繰り返し行うことによって、１フレーム分の画像信号を出力する。
【００７３】
本実施形態によると、上述のように動作するため、ＭＯＳトランジスタＴ１１を含む反転型増幅回路と、ＭＯＳトランジスタＴ１３を含むサンプルホールド回路とにおいて、各列毎に、ＭＯＳトランジスタＴ１１，Ｔ１３それぞれの動作電圧のバラツキが生じても、その動作電圧のバラツキに影響のない画像信号を出力することができる。又、反転型増幅回路をＭＯＳトランジスタＴ１１とキャパシタＣ１，Ｃ２だけで構成し、従来と異なり、サンプルホールドを行う回路部分を別回路とした。これにより、反転増幅回路を構成する際に従来において必要となっていた位相補償要の容量素子が不要となる。
【００７４】
＜第２の実施形態＞
本発明の第２の実施形態について、以下に、図面を参照して説明する。図７は、本実施形態における固体撮像装置におけるＣＤＳ回路の内部構成を示す回路図である。尚、図７によって示されるＣＤＳ回路の構成において、図３の構成と同一の構成と成る部分については、同一の符号を付して、その詳細な説明を省略する。又、本実施形態において、画素Ｇ11〜Ｇmnは、第１の実施形態と同様、図４に示すタイミングチャートに基づいて動作する。
【００７５】
本実施形態の固体撮像装置におけるＣＤＳ回路５ｙ（図１に示すＣＤＳ回路５−１〜５−ｍに相当する）は、図７に示すように、図３の構成と異なり、ＭＯＳトランジスタＴ１５が、ＭＯＳトランジスタＴ１１のドレインとキャパシタＣ２の他端との間に設置された構成となる。即ち、キャパシタＣ２の他端にＭＯＳトランジスタＴ１５のドレインが接続され、ＭＯＳトランジスタＴ１２，Ｔ１５のソースによる接続ノードが、キャパシタＣ３とＭＯＳトランジスタＴ１３のゲートとの接続ノードに接続される。その他の構成については、第１の実施形態の固体撮像装置におけるＣＤＳ回路５ｘ（図３参照）と同様の構成である。
【００７６】
このように構成されるＣＤＳ回路５ｙは、図３に示すＣＤＳ回路５ｘの動作タイミングと同様のものとなるが、キャパシタＣ３とＭＯＳトランジスタＴ１３とによるサンプルホールド回路を形成する際に、ＭＯＳトランジスタＴ１２，Ｔ１５をＯＦＦとするタイミングが異なるものとなる。即ち、図８のタイミングチャートに示すように、第１の実施形態の固体撮像装置におけるＣＤＳ回路５ｘと同様、信号φＶｒ１，φＶｒ２をローとした後に信号φＶｒ３をローとするとともに信号φＶｓ１をハイとして、ＭＯＳトランジスタＴ１１とキャパシタＣ１，Ｃ２によって反転型増幅回路を形成する。
【００７７】
その後、画像信号となる電圧値がＣＤＳ回路５ｙのキャパシタＣ１に現れると、ＭＯＳトランジスタＴ１１のドレイン電圧が、ＭＯＳトランジスタＴ１１とキャパシタＣ１，Ｃ２による反転型増幅回路によって増幅された画像信号を含む電圧値となる。そして、まず、信号φＶｓ１をローとすることによってＭＯＳトランジスタＴ１２をＯＦＦとして、ＭＯＳトランジスタＴ１１のドレイン電圧となる電圧値（電圧値Ｖｄ＝Ｖｓ×（−Ｃａ／Ｃｂ）＋Ｖｇｓｓｈ＋Ｖｒｅｆに相当）をキャパシタＣ２，Ｃ３の接続部分に保持する。その後、信号φＶｘ１をローとしてキャパシタＣ２，Ｃ３の電気的な接続を切断することにより、キャパシタＣ３にＭＯＳトランジスタＴ１１のドレイン電圧となる電圧値（電圧値Ｖｄ＝Ｖｓ×（−Ｃａ／Ｃｂ）＋Ｖｇｓｓｈ＋Ｖｒｅｆに相当）がサンプルホールドされる。
【００７８】
本実施形態のように、ＭＯＳトランジスタＴ１５をキャパシタＣ２，Ｃ３の間に接続するような構成としても、第１の実施形態と同様、ＭＯＳトランジスタＴ１１，Ｔ１３それぞれの動作電圧による影響を低減した電圧信号を画像信号として出力することができる。又、本実施形態においても、サンプルホールドを行う回路部分を別回路とするため、反転増幅回路を構成する際に従来において必要となっていた位相補償要の容量素子が不要となる。
【００７９】
＜第３の実施形態＞
本発明の第３の実施形態について、以下に、図面を参照して説明する。図９は、本実施形態における固体撮像装置におけるＣＤＳ回路の内部構成を示す回路図である。尚、図９によって示されるＣＤＳ回路の構成において、図３の構成と同一の構成と成る部分については、同一の符号を付して、その詳細な説明を省略する。又、本実施形態においては、画素Ｇ11〜Ｇmnに与える信号のタイミングが、第１及び第２の実施形態と異なる。
【００８０】
本実施形態の固体撮像装置におけるＣＤＳ回路５ｚ（図１に示すＣＤＳ回路５−１〜５−ｍに相当する）は、図９に示すように、ＣＤＳ回路５ｘ（図３参照）の回路構成におけるＭＯＳトランジスタＴ１５とキャパシタＣ３が省かれた構成となる。即ち、ＭＯＳトランジスタＴ１２のソースとキャパシタＣ２の他端の接続ノードが、ＭＯＳトランジスタＴ１３のゲートに接続される。
【００８１】
このように構成されたＣＤＳ回路５ｚを備える固体撮像装置において、画素Ｇ11〜Ｇmnに対して各行毎に設置されたＭＯＳトランジスタＴ５〜Ｔ７に与えられる信号φＸと、画素Ｇ11〜Ｇmn内のＭＯＳトランジスタＴ１，Ｔ４に与えられる信号φＴＸ，φＲＳとが、第１の実施形態と同様のタイミングで与えられるが、画素Ｇ11〜Ｇmn内のＭＯＳトランジスタＴ３に与えられる信号φＶが第１の実施形態と異なるタイミングで切り替わる。即ち、図１０のタイミングチャートで示すように、１水平期間の間、常に信号φＶがハイとされて、ＭＯＳトランジスタＴ３がＯＮとされる。即ち、任意の１水平期間において、ｂ行目の信号φＸがハイとされるとき、選択されている画素Ｇ1b〜ＧmbにおけるＭＯＳトランジスタＴ３のゲートにハイとなるφＶが与えられ、ＭＯＳトランジスタＴ３がＯＮのままとされる。
【００８２】
このように画素Ｇ11〜Ｇmnに与えられる信号φＴＸ，φＲＳ，φＶが切り替わるとき、図９の構成となるＣＤＳ回路５ｚが、図１０のタイミングチャートによる信号φＶｒ１〜φＶｒ３，φＶｓ１，φＶｘ２が与えられて駆動する。このＣＤＳ回路５ｚにおいて、信号φＶｒ１〜Ｖｒ３，φＶｘ２については、第１及び第２の実施形態の固体撮像装置におけるＣＤＳ回路５ｘに与えられる信号と同様のタイミングで信号値が切り替わる。即ち、ＣＤＳ回路５ｚに与えられる信号φＶｓ１の信号値の切り替わるタイミングが、第１の実施形態と異なり、信号φＶｒ３がハイとなる間のみ、即ち、画素Ｇ11〜Ｇmnがリセット動作を行っている間ローとなり、その他の期間においてはハイとなる。
【００８３】
このように、本実施形態では、画素Ｇ11〜Ｇmnにおいて、第１の実施形態と異なり、信号φＨ１〜φＨｍが順番にＣＤＳ回路５−１〜５−ｍに与えられる水平走査モード期間においても、信号φＶをハイとしてＭＯＳトランジスタＴ３をＯＮとして、信号電圧Ｖｓｎとなる画像信号がＣＤＳ回路５−１〜５−ｍのキャパシタＣ１に与えられるものとしている。又、ＣＤＳ回路５−１〜５−ｍについても、水平走査モード期間においても、信号φＶｓ１をハイとしてＭＯＳトランジスタＴ１１とキャパシタＣ１，Ｃ２による反転型増幅回路を形成したままとする。
【００８４】
このように、信号φＶ，φＶｓ１を水平走査モード期間においてもハイとすることで、ＭＯＳトランジスタＴ１３のゲートにおいて、第１及び第２の実施形態においてキャパシタＣ３でサンプルホールドされた電圧値Ｖｄ（＝Ｖｓ×（−Ｃａ／Ｃｂ）＋Ｖｇｓｓｈ＋Ｖｒｅｆ）が保持されることとなる。よって、ＣＤＳ回路５−ａに、ハイとなるパルス信号φＨａが与えられると、第１の実施形態と同様、アンプ７の入力側に電圧値Ｖｓｒｏ（＝Ｖｓ×（−Ｃａ／Ｃｂ）＋Ｖｒｅｆ＋（Ｖｇｓｓｈ−Ｖｇｓｒｏ））となる画像信号が出力されることとなる。
【００８５】
よって、本実施形態においても、第１の実施形態と同様、ＭＯＳトランジスタＴ１１，Ｔ１３それぞれの動作電圧による影響を低減した電圧信号を画像信号として出力することができる。又、本実施形態では、キャパシタＣ３を除いた構成とすることにより、第１及び第２の実施形態と比べて、更に装置の小型化を図ることができる。更に、本実施形態では、ＭＯＳトランジスタＴ１１のドレインからキャパシタＣ２による負帰還がかかった状態となっているため、低い出力インピーダンスでＭＯＳトランジスタＴ１３を駆動でき、ＭＯＳトランジスタＴ１３から安定な信号の読み出しが可能となる。
【００８６】
尚、上述の第１〜第３の実施形態において、ＭＯＳトランジスタＴ１０，Ｔ１６をＭＯＳトランジスタＴ１１，Ｔ１３のゲート・ドレイン間に接続して自己バイアス可能な構成とすることで、キャパシタＣ１，Ｃ２の接続ノードに初期電圧が与えられるものとするとともに、ＭＯＳトランジスタＴ１３のゲート電圧を初期化するものとした。しかしながら、このＭＯＳトランジスタＴ１０，Ｔ１６の代わりに、キャパシタＣ１，Ｃ２の接続ノードにおける電圧及びＭＯＳトランジスタＴ１３のゲート電圧を初期化する際に、ＭＯＳトランジスタＴ１１，Ｔ１３が動作可能な動作電圧をＭＯＳトランジスタＴ１１，Ｔ１３のゲートに与えるものであれば、他の回路構成としても構わない。
【００８７】
又、上述の第１〜第３の実施形態において、固体撮像装置に備える各画素の構成を図２のような構成とし、入射光量の積分値に対して線形的に変化した値となる画像信号を出力する（線形変換動作を行う）ものとしたが、このような構成に限らず、例えば、特許文献１に記載されるように入射光量に対して自然対数的に変化した値となる画像信号を出力する（対数変換動作を行う）画素構成としても構わないし、特許文献２に記載されるように線形変換動作と対数変換動作とを切り換えることができる画素構成としても構わない。
【００８８】
更に、上述の各固体撮像装置の各部を構成するＭＯＳトランジスタにおいて、Ｎチャネルで構成したものをＰチャネルで構成するとともに、Ｐチャネルで構成したものをＮチャネルで構成するものとしても構わない。又、各画素からノイズ信号が出力された後に画像信号が出力されるものとしたが、画像信号からノイズ信号が出力されるものとしても構わない。このとき、ＣＤＳ回路の反転増幅回路で反転増幅された光電変換信号（電圧値Ｖａｓに相当する）が逆極性となるが、その効果についてかわるものではない。
【図面の簡単な説明】
【００８９】
【図１】は、固体撮像装置の内部構成を示すブロック図である。
【図２】は、図１の固体撮像装置に備えられる画素の構成を示す回路図である。
【図３】は、第１の実施形態における固体撮像装置におけるＣＤＳ回路それぞれ内部構成を示す回路図である。
【図４】は、図２の画素による撮像動作を示すタイミングチャートである。
【図５】は、図３のＣＤＳ回路の動作を示すタイミングチャートである。
【図６】は、ＭＯＳトランジスタのゲート・ソース間電圧とドレイン電流との関係を示すグラフである。
【図７】は、第２の実施形態における固体撮像装置におけるＣＤＳ回路それぞれ内部構成を示す回路図である。
【図８】は、図７のＣＤＳ回路の動作を示すタイミングチャートである。
【図９】は、第３の実施形態における固体撮像装置におけるＣＤＳ回路それぞれ内部構成を示す回路図である。
【図１０】は、図９のＣＤＳ回路の動作を示すタイミングチャートである。
【図１１】は、従来の固体撮像装置におけるＣＤＳ回路それぞれ内部構成を示す回路図である。
【図１２】は、図１１のＣＤＳ回路の動作を示すタイミングチャートである。
【符号の説明】
【００９０】
１  垂直走査回路
２  水平走査回路
３−１〜３−ｎ  ライン
４−１〜４−ｍ  出力信号線
５−１〜５−ｍ  ＣＤＳ回路
６−１〜６−ｍ，８  定電流源
７  アンプ
Ｇ11〜Ｇmn  画素
【図１】
2008017282.tif 000003
【図２】
2008017282.tif 000004
【図３】
2008017282.tif 000005
【図４】
2008017282.tif 000006
【図５】
2008017282.tif 000007
【図６】
2008017282.tif 000008
【図７】
2008017282.tif 000009
【図８】
2008017282.tif 000010
【図９】
2008017282.tif 000011
【図１０】
2008017282.tif 000012
【図１１】
2008017282.tif 000013
【図１２】
2008017282.tif 000014