(57)【要約】【課題】ＰＷＭ駆動とともに行われる同期整流時の逆流現象を防止する。【解決手段】第１及び前記第２のシンク側トランジスタの電極と接続される逆流検出用抵抗と、逆流検出用抵抗の両端子電圧の比較結果を示す比較信号を出力する逆流検出用コンパレータと、比較信号に基づいて同期整流を禁止する逆流防止回路と、を有するモータ駆動回路。【選択図】図１
2008259338.tif 000002
【特許請求の範囲】
【請求項１】
直列接続される第１のソース側トランジスタ及び第１のシンク側トランジスタの第１の接続点と、直列接続される第２のソース側トランジスタ及び第２のシンク側トランジスタの第２の接続点と、の間にモータが具備する駆動コイルが接続され、前記第１のソース側トランジスタ及び前記第２のシンク側トランジスタのペアと前記第２のソース側トランジスタ及び前記第１のシンク側トランジスタのペアとを相補的にオンオフして前記駆動コイルを通電する際、前記第１及び前記第２のシンク側トランジスタをＰＷＭ信号に基づきオンオフし、前記第１又は前記第２のシンク側トランジスタが前記ＰＷＭ信号によってオフするとき、オフ状態にある前記第１又は前記第２のソース側トランジスタをオンさせる同期整流を行うモータ駆動回路において、
前記第１及び前記第２の接続点とは反対側にある前記第１及び前記第２のシンク側トランジスタの電極と接続される逆流検出用抵抗と、
前記逆流検出用抵抗の前記電極側にある第１の端子の電圧と、前記第１の端子とは反対側にある前記逆流検出用抵抗の第２の端子の電圧と、の比較結果を示す比較信号を出力する逆流検出用コンパレータと、
前記比較信号が前記第２の端子の電圧が前記第１の端子の電圧よりも高レベルとなる旨を示す場合に前記同期整流を禁止する逆流防止回路と、
を有することを特徴とするモータ駆動回路。
【請求項２】
請求項１に記載のモータ駆動回路において、
前記逆流防止回路は、前記比較信号が前記第２の端子の電圧が前記第１の端子の電圧よりも高レベルとなる旨を示すことを契機として所定期間をカウントするカウンタを有し、前記カウンタが前記所定期間をカウントする間、前記同期整流を禁止すること、
を特徴とするモータ駆動回路。
【請求項３】
請求項２に記載のモータ駆動回路において、前記モータはセンサレスモータであり、
前記カウンタは、前記所定期間として前記駆動コイルに生じるコイル電圧を検出する期間を所定数倍した期間をカウントとすること、を特徴とするモータ駆動回路。
【請求項４】
請求項３に記載のモータ駆動回路において、前記モータはファンモータであることを特徴とするモータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ駆動回路に関する。
【背景技術】
【０００２】
近年、モータ駆動回路の分野では、ダイオード整流よりも高い電力効率が得られる同期整流が注目されている。尚、同期整流とは、電界効果型ＭＯＳトランジスタの低オン抵抗に着眼し、駆動コイルを通電させる電界効果型ＭＯＳトランジスタを、ＰＷＭ駆動と同期させて、整流素子として利用する整流方式のことである（例えば、以下に示す特許文献１を参照）。以下、従来の同期整流の動作を説明する。
【０００３】
Ｈブリッジ回路は、図９に示すように、ソース側トランジスタＴ１とシンク側トランジスタＴ２の接続点Ａに対して、駆動コイルＬの一方の端子が接続され、ソース側トランジスタＴ３とシンク側トランジスタＴ４の第２の接続点Ｂに対して、駆動コイルＬの他方の端子が接続されて構成される。
【０００４】
ここで、接続点Ａから接続点Ｂに向けて駆動コイルＬにコイル電流ＩＬを流す場合、ソース側トランジスタＴ３及びシンク側トランジスタＴ２はオフとなる。また、ソース側トランジスタＴ１はフルオン（飽和駆動）となり、シンク側トランジスタＴ４はモータ回転速度に応じたデューティ比のＰＷＭ信号によってオンオフする。シンク側トランジスタＴ４のゲート電極に印加させるＰＷＭ信号がＨレベルとなり、シンク側トランジスタＴ４がオンとなる場合、図９に示すように、電源ライン、ソース側トランジスタＴ１のドレイン・ソース路、接続点Ａ、駆動コイルＬ、接続点Ｂ、シンク側トランジスタＴ４のドレイン・ソース路、接地ラインの順に、コイル電流ＩＬが流れる。
【０００５】
つぎに、シンク側トランジスタＴ４のゲート電極に印加させるＰＷＭ信号がＨレベルからＬレベルへと切り替わる場合、即ち、シンク側トランジスタＴ４がオンからオフへと切り替わる場合、駆動コイルＬの性質上、シンク側トランジスタＴ４がオンする場合のコイル電流Ｌの向き（接続点Ａから接続点Ｂへの向き）を維持しようとする。
【０００６】
ところで、電界効果型ＭＯＳトランジスタのドレイン・ソース間には、トランジスタの構造上、寄生ダイオードが存在する。例えば、ソース側トランジスタＴ１のドレイン・ソース間には、ドレインがアノードに対応するとともにソースがカソードに対応する寄生ダイオードＤＡが存在し、ソース側トランジスタＴ３のドレイン・ソース間には、ドレインがアノードに対応するとともにソースがカソードに対応する寄生ダイオードＤＢが存在する。
【０００７】
このため、シンク側トランジスタＴ４のゲート電極に印加させるＰＷＭ信号がＨレベルからＬレベルへと切り替わる場合、電源ライン、ソース側トランジスタＴ１のドレイン・ソース路、接続点Ａ、駆動コイルＬ、接続点Ｂ、ソース側トランジスタＴ３の寄生ダイオードＤＢの順に回生電流ＩＬ’が流れてしまう。そうすると、寄生ダイオードＤＢは、順方向電圧ＶＦと回生電流ＩＬ’（順方向電流）との積による無駄な電力が消費される。
【０００８】
そこで、図１０に示すように、シンク側トランジスタＴ４がオンからオフへと切り替わるタイミングに同期させて、ソース側トランジスタＴ３を強制的にオンさせる。これにより、回生電流ＩＬ’は、寄生ダイオードＤＢよりも低オン抵抗となるソース側トランジスタＴ３のソース・ドレイン路の方に多く流れるので、寄生ダイオードＤＢの電力消費が抑えられる。尚、寄生ダイオードＤＡの場合も同様に、シンク側トランジスタＴ２がオンからオフへと切り替わるタイミングに同期させて、寄生ダイオードＤＡよりも低オン抵抗のソース側トランジスタＴ１を強制的にオンさせる。
【特許文献１】特開２００２−２７２１６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、図１０に示すように、ソース側トランジスタＴ１、Ｔ３をともにオンさせて、接続点Ａから接続点Ｂの向きに回生電流ＩＬ’が流れると、駆動コイルＬにコイル電圧が発生する。このため、駆動コイルＬに発生したコイル電圧を打ち消すべく、図１１に示すように、電源ライン、ソース側トランジスタＴ３のドレイン・ソース路、接続点Ｂ、駆動コイルＬ、接続点Ａ、ソース側トランジスタＴ１のソース・ドレイン路の順に、回生電流ＩＬ’とは逆向きの消費電流ＩＬ’’が流れる。
【００１０】
ここで、再び、シンク側トランジスタＴ４のゲート電極に印加させるＰＷＭ信号がＬレベルからＨレベルへと切り替えるとともに、同期整流対象のソース側トランジスタＴ３をオンからオフへと切り替えた場合とする。ソース側トランジスタＴ３がオンからオフへ切り替わる間、消費電流ＩＬ’’（図１１参照）が減衰すると、接地ラインから電源ラインの向きに逆流電流ＩＬ’’’（図１２参照）は流れない。一方、ソース側トランジスタＴ３がオンからオフへの切り替わる間、消費電流ＩＬ’’（図１１参照）が減衰しきらず残存すると、接地ライン、シンク側トランジスタＴ４のソース・ドレイン路、接続点Ｂ、駆動コイルＬ、接続点Ａ、ソース側トランジスタＴ１のソース・ドレイン路、電源ラインの順に、消費電流ＩＬ’’と同方向の逆流電流ＩＬ’’’（図１２参照）が流れてしまう。これにより、電源電圧ＶＣＣのレベルが仕様値よりも高くなり、最悪の場合、モータ駆動回路を破壊する恐れがある。
【００１１】
さらに、接地ラインから電源ラインに向けて逆流電流ＩＬ’’’が流れる逆流現象は、ＰＷＭ信号のオンデューティが低い場合に生じやすい。即ち、ＰＷＭ信号のオンデューティが高い場合、駆動コイルＬに発生する正弦波状のコイル電圧ＥＭＦの振幅が、電源電圧ＶＣＣに略一致する。尚、駆動コイルＬに流れるコイル電流ＩＬは、電源電圧ＶＣＣとコイル電圧ＥＭＦとのレベル差に比例するので、この場合、コイル電流ＩＬの電流量は少なくなる。一方、ＰＷＭ信号のオンデューティが低い場合、コイル電圧ＥＭＦの振幅が小さくなり、電源電圧ＶＣＣとコイル電圧ＥＭＦとのレベル差が大きくなるので、コイル電流ＩＬの電流量が多くなる。
【００１２】
即ち、ＰＷＭ信号のオンデューティが高い場合、コイル電流ＩＬの電流量は少ないため、消費電流ＩＬ’’（図１１参照）が減衰するので、逆流電流ＩＬ’’’（図１２参照）が流れにくくなる。一方、ＰＷＭ信号のオンデューティが低い場合、コイル電流ＩＬの電流量は多いため、消費電流ＩＬ’’（図１１参照）が残存するので、逆流電流ＩＬ’’’（図１２参照）が流れやすくなる。従って、ＰＷＭ信号のオンデューティを低くすると、モータ駆動回路を破壊する恐れのある逆流電流ＩＬ’’’（図１２参照）が流れやすくなる。
【課題を解決するための手段】
【００１３】
前記課題を解決するための主たる発明は、直列接続される第１のソース側トランジスタ及び第１のシンク側トランジスタの第１の接続点と、直列接続される第２のソース側トランジスタ及び第２のシンク側トランジスタの第２の接続点と、の間にモータが具備する駆動コイルが接続され、前記第１のソース側トランジスタ及び前記第２のシンク側トランジスタのペアと前記第２のソース側トランジスタ及び前記第１のシンク側トランジスタのペアとを相補的にオンオフして前記駆動コイルを通電する際、前記第１及び前記第２のシンク側トランジスタをＰＷＭ信号に基づきオンオフし、前記第１又は前記第２のシンク側トランジスタが前記ＰＷＭ信号によってオフするとき、オフ状態にある前記第１又は前記第２のソース側トランジスタをオンさせる同期整流を行うモータ駆動回路において、前記第１及び前記第２の接続点とは反対側にある前記第１及び前記第２のシンク側トランジスタの電極と接続される逆流検出用抵抗と、前記逆流検出用抵抗の前記電極側にある第１の端子の電圧と、前記第１の端子とは反対側にある前記逆流検出用抵抗の第２の端子の電圧と、の比較結果を示す比較信号を出力する逆流検出用コンパレータと、前記比較信号が前記第２の端子の電圧が前記第１の端子の電圧よりも高レベルとなる旨を示す場合に前記同期整流を禁止する逆流防止回路と、を有することとする。
【発明の効果】
【００１４】
本発明によれば、ＰＷＭ駆動とともに行われる同期整流時の逆流現象を防止可能なモータ駆動回路を提供することができる。
【発明を実施するための最良の形態】
【００１５】
＜＜＜センサレスモータ駆動回路＞＞＞
図２を参照しつつ、図１を用いて本発明に係るセンサレスモータ駆動回路１００について説明する。尚、センサレスモータ駆動回路１００を用いて構成されるモータシステムとしては、電化機器（パソコン、エアコン、冷蔵庫等）において発生する熱を外部に排出させるファン（羽根）用のモータ（ファンモータ）を回転駆動させるファンモータシステムを例示する。また、センサレスモータ駆動回路１００としては、Ｂｉ−ＣＭＯＳプロセスの集積回路の場合を例示する。
【００１６】
センサレスモータ駆動回路１００のＵＯ端子、ＶＯ端子、ＷＯ端子には、スター結線され且つ電気角１２０度の位相差を有してステータに巻回された３相（Ｕ相、Ｖ相、Ｗ相）の駆動コイルＬｕ、Ｌｖ、Ｌｗが接続される。これにより、３相の駆動コイルＬｕ、Ｌｖ、Ｌｗは、ＵＯ端子、ＶＯ端子、ＷＯ端子を介して、電界効果型ＮＭＯＳトランジスタＭ１〜Ｍ６により構成された駆動トランジスタ回路と接続される。尚、本実施形態では、ソース電源ライン１０２側にあるＮＭＯＳトランジスタＭ１、Ｍ３、Ｍ５を飽和駆動し、シンク電源ライン１０４側にあるＮＭＯＳトランジスタＭ２、Ｍ４、Ｍ６をＰＷＭ駆動（非飽和駆動）する。
【００１７】
ソース電源ライン１０２側に設けた電界効果型ＮＭＯＳトランジスタＭ１、Ｍ３、Ｍ５は、ソース電源ライン１０２からＵ相、Ｖ相、Ｗ相の駆動コイルＬｕ、Ｌｖ、Ｌｗに向けて流れるコイル電流ＩＬを吐出するソース側（吐出側）トランジスタである。尚、電界効果型ＮＭＯＳトランジスタＭ１、Ｍ３、Ｍ５のドレイン・ソース間には、ドレインがアノードに対応するとともにソースがカソードに対応する寄生ダイオードＤ１、Ｄ３、Ｄ５が発生している。また、シンク電源ライン１０４側に設けた電界効果型ＮＭＯＳトランジスタＭ２、Ｍ４、Ｍ６は、Ｕ相、Ｖ相、Ｗ相の駆動コイルＬｕ、Ｌｖ、Ｌｗからシンク電源ライン１０４に向けて流れるコイル電流ＩＬを吸い込むシンク側（吸込側）トランジスタである。
【００１８】
電界効果型ＮＭＯＳトランジスタＭ１乃至Ｍ６が適宜のタイミングでオンオフすると、電源電圧ＶＣＣのレベルに応じたコイル電流ＩＬが、３相の駆動コイルＬｕ、Ｌｖ、Ｌｗに供給される。これにより、予め定められた方向（例えば正回転）にセンサレスモータが回転し、３相の駆動コイルＬｕ、Ｌｖ、Ｌｗの一端には、電気角１２０度の位相差を有するコイル電圧Ｖｕ、Ｖｖ、Ｖｗが発生する。尚、コイル電圧Ｖｕ、Ｖｖ、Ｖｗは、センサレスモータの回転速度に応じた周波数を有しており、ＵＯ端子、ＶＯ端子、ＷＯ端子を介して、３入力１出力のスイッチ回路１１０が具備する入力端子Ｕ、Ｖ、Ｗに印加される。
【００１９】
コンパレータ１２０において後述のゼロクロスポイントの検出対象となるＵ相、Ｖ相、Ｗ相のうちのいずれか１相に応じて、スイッチ回路１１０の入力端子Ｕ、Ｖ、Ｗに印加されるコイル電圧Ｖｕ、Ｖｖ、Ｖｗがセンサレスロジック回路１３０により選択される。この選択された電圧Ｖｕ、Ｖｖ、Ｖｗが、スイッチ回路１１０の出力端子を介してコンパレータ１２０の＋端子に印加される。一方、コンパレータ１２０の−端子の方には、センサレスモータ駆動回路１００のＣＯＭ端子を介して３相の駆動コイルＬｕ、Ｌｖ、Ｌｗのスター結線の中性点電圧Ｖｃｏｍが印加される。即ち、＋端子に印加されるコイル電圧は、スイッチ回路１１０の出力（Ｖｕ、Ｖｖ、Ｖｗのいずれか）と中性点電圧Ｖｃｏｍとが交差するゼロクロスポイントを検出する相のコイル電圧であり、中性点電圧Ｖｃｏｍは、ゼロクロスポイントを検出する相以外の二相の駆動コイルの接続点の電圧である。
【００２０】
これにより、コンパレータ１２０は、＋端子に印加されたスイッチ回路１１０において選択されたコイル電圧Ｖｕ、Ｖｖ、Ｖｗと、−端子に印加された中性点電圧Ｖｃｏｍと、が交差するゼロクロスポイントを検出する。そして、コンパレータ１２０は、当該ゼロクロスポイントでエッジが切り替わる矩形波状のＦＧ信号をセンサレスロジック回路１３０に向けて出力するとともに、ＦＧ出力端子を介してマイコン４００に向けて出力する。これにより、マイコン４００は、ＦＧ信号に基づいて、センサレスモータの現在の回転速度を検知して、ＰＷＭ入力端子に入力させるＰＷＭ信号のオンデューティを調整できる。
【００２１】
センサレスロジック回路１３０は、センサレスモータ自体が起動前のロータとステータの間の相対位置を特定できないことを考慮して、電界効果型ＮＭＯＳトランジスタＭ１〜Ｍ６の所定の通電順序でオンオフして、Ｕ相、Ｖ相、Ｗ相の駆動コイルＬｕ、Ｌｖ、Ｌｗにコイル電流を流すための所定の通電制御を行う。具体的には、センサレスロジック回路１３０は、コンパレータ１２０から出力されたＦＧ信号からキックバックパルスＫＢに対応するノイズを除去（マスク）した上で、発振器１６０のシステムクロックＭＣＬＫ並びに当該ノイズ除去後のＦＧ信号の各エッジタイミングに基づいて、通電信号ＵＬＯＧＩＣ、ＶＬＯＧＩＣ、ＷＬＯＧＩＣを生成する。
【００２２】
具体的には、センサレスロジック回路１３０は、コンパレータ１２０から出力された比較信号ＣＰから、キックバックパルスＫＢと対応するノイズを除去（マスク）したマスク信号ＵＭＡＳＫ、ＶＭＡＳＫ、ＷＭＡＳＫを生成出力する。また、センサレスロジック回路１３０は、マスク信号ＵＭＡＳＫ、ＶＭＡＳＫ、ＷＭＡＳＫを用いて、電気角６０度のタイミングで変化する３値（Ｈレベル、Ｍレベル、Ｌレベル）の通電信号ＵＬＯＧＩＣ（＝ＵＭＡＳＫ−ＶＭＡＳＫ）、ＶＬＯＧＩＣ（＝ＶＭＡＳＫ−ＷＭＡＳＫ）、ＷＬＯＧＩＣ（＝ＷＭＡＳＫ−ＵＭＡＳＫ）を生成し、上下分配回路１３２に供給する。
【００２３】
さらに、センサレスロジック回路１３０は、通電信号ＵＬＯＧＩＣ、ＶＬＯＧＩＣ、ＷＬＯＧＩＣを合成して、電気角６０度のタイミングでエッジが切り替わる矩形波となる通電情報信号ＨＰを生成する。また、センサレスロジック回路１３０は、マスク信号ＵＭＡＳＫ、ＶＭＡＳＫ、ＷＭＡＳＫを合成し、電気角６０度のタイミングで変化する矩形波状の合成信号ＦＧを出力する。この合成信号ＦＧは、ファンモータの回転速度に応じた周波数を有する。
【００２４】
上下分配回路１３２は、通電信号ＵＬＯＧＩＣ、ＶＬＯＧＩＣ、ＷＬＯＧＩＣに基づいて、上側（ソース側）の電界効果型ＮＭＯＳトランジスタＭ１、Ｍ３、Ｍ５のゲート電極を駆動するための駆動信号Ｕ１、Ｖ１、Ｗ１と、下側（シンク側）の電界効果型ＮＭＯＳトランジスタＭ２、Ｍ４、Ｍ６のゲート電極を駆動するための駆動信号Ｕ２、Ｖ２、Ｗ２を、分配生成する。例えば、通電信号ＵＬＯＧＩＣ、ＶＬＯＧＩＣ、ＷＬＯＧＩＣが「Ｈレベル、Ｌレベル、Ｍレベル」の場合、上下分配回路１３２は、駆動信号Ｕ１、Ｖ２をＨレベルとし、駆動信号Ｕ２、Ｖ１、Ｖ２、Ｗ１、Ｗ２をＬレベルとする。この結果、電界効果型ＮＭＯＳトランジスタＭ１、Ｍ４はオンし、その他の電界効果型ＮＭＯＳトランジスタＭ２、Ｍ３、Ｍ５、Ｍ６はオフし、Ｕ相コイルＬｕからＶ相コイルＬｖに向けてコイル電流ＩＬが流れる。
【００２５】
上下分配回路１３２から出力された駆動信号Ｕ１、Ｕ２、Ｖ１、Ｖ２、Ｗ１、Ｗ２は、ＰＷＭ合成回路１３４に入力され、マイコン４００からＰＷＭ入力端子を介して入力されたＰＷＭ信号と合成（重畳）される。具体的には、ＰＷＭ合成回路１４０は、駆動信号Ｕ２、Ｖ２、Ｗ２に対してＰＷＭ信号を合成し、駆動信号Ｕ２’、Ｖ２’、Ｗ２’として電界効果型ＮＭＯＳトランジスタＭ２、Ｍ４、Ｍ６の各ゲート電極に供給し、駆動信号Ｕ１、Ｖ１、Ｗ１をそのままの状態で同期整流回路１３６へと供給する。尚、ＰＷＭ信号とは、センサレスモータの回転速度に比例したオンデューティが設定された速度制御信号である。また、ＰＷＭ信号のオンデューティとは、ＰＷＭ信号１周期内におけるパルス幅の比のことであり、ＮＭＯＳトランジスタＭ１〜Ｍ６のオンデューティ（駆動トランジスタのオンタイムとスイッチング周期（＝オンタイム＋オフタイム）との比）に対応する。例えば、ＰＷＭ信号のオンデューティは、全速回転の場合１００％、停止の場合０％、全速回転の半分の速度の場合５０％に設定される。
【００２６】
ＰＷＭ合成回路１３４から同期整流回路１３６に入力された駆動信号Ｕ１、Ｖ１、Ｗ１は、同期整流のための波形変換がなされる。具体的には、同期整流回路１３６は、電界効果型ＮＭＯＳトランジスタＭ２、Ｍ４、Ｍ６のうちいずれかのゲート電極に供給されるＰＷＭ信号がＨレベルからＬレベルへと切り替わる場合に、電界効果型ＮＭＯＳトランジスタＭ１、Ｍ３、Ｍ５のうちいずれかのゲート電極を強制的にオンさせる。この結果、同期整流が行われ、電界効果型ＮＭＯＳトランジスタＭ１、Ｍ３、Ｍ５のドレイン・ソース路に回生電流が流れる。従って、寄生ダイオードＤ１、Ｄ３、Ｄ５に流れる回生電流が抑えられ、寄生ダイオードＤ１、Ｄ３、Ｄ５の消費電力が抑えられる。
【００２７】
＜＜＜逆流防止回路＞＞＞
図１、図４を参照しつつ、図３を用いて逆流防止回路１８０について説明する。  
まず、逆流防止回路１８０を設けるにあたり、接地ライン１０６からソース電源ライン１０２に向けて流れる逆流電流が生じたか否かを検出すべく、逆流検出用抵抗Ｒｘと、逆流検出用コンパレータ１７０と、が設けられる。逆流検出用抵抗Ｒｘは、電界効果型ＮＭＯＳトランジスタＭ２、Ｍ４、Ｍ６の各ソース電極が共通接続されたシンク電源ライン１０４と接地ライン１０６との間に設けられた抵抗である。また、逆流検出用コンパレータ１７０は、シンク電源ライン１０４側の逆流検出用抵抗Ｒｘの一方の端子の電圧Ｖａ（本発明に係る『第１の端子の電圧』）と、接地ライン１０６側の逆流検出用抵抗Ｒｘの他方の端子の電圧Ｖｂ（本発明に係る『第２の端子の電圧』）を比較し、その比較結果を示す比較信号ＤＥＴを、逆流防止回路１８０に向けて出力する。
【００２８】
尚、電圧Ｖａ、Ｖｂの大小関係としては、通常、ソース電源ライン１０２からシンク電源ライン１０４、接地ライン１０６に向けてコイル電流ＩＬが流れるので、「電圧Ｖａ＞電圧Ｖｂ」の関係となる。従って、この場合、逆流検出用コンパレータ１７０より出力される比較信号ＤＥＴは、Ｈレベルとなる。一方、接地ライン１０６、シンク電源ライン１０４からソース電源ライン１０２に向けて逆流電流が流れる場合、「端子電圧Ｖａ＜端子電圧Ｖｂ」となる。従って、この場合、逆流検出用コンパレータ１７０より出力される比較信号ＤＥＴはＬレベルとなる。
【００２９】
図４は、図３に示した逆流防止回路１８０の回路動作を説明するための波形図である。  
Ｄフリップフロップ素子１８４ａ〜１８４ｃ、１８８は、比較信号ＤＥＴがＬレベルとなるタイミングでリセットされ、通電情報信号ＨＰをクロックとし、４ビット・アップカウンタとして機能する。尚、Ｄフリップフロップ素子１８４ａが４ビットのＬＳＢに対応し、Ｄフリップフロップ素子１８８が４ビットのＭＳＢに対応する。  
比較信号ＤＥＴがＬレベルとなったときから通電情報信号ＨＰの立ち上がりエッジの発生回数が０〜３回目までの間では、前述した４ビット・アップカウンタのカウント値は、通電情報信号ＨＰの立ち上がりエッジに基づいて、「００００」、「０００１」、「００１０」、「００１１」の順に遷移する。尚、この間、Ｄフリップフロップ素子１８８の出力端子Ｑの状態は「０」であり、同期整流イネーブル信号ＥＮＢはＬレベルを維持する。
【００３０】
つぎに、比較信号ＤＥＴがＬレベルとなったときから通電情報信号ＨＰの立ち上がりエッジの発生回数が４回目となるとき、Ｄフリップフロップ素子１８４ｃの出力端子Ｑ３から出力される信号は、ＬレベルからＨレベルへと切り替わる。このとき、ＡＮＤ素子１８２より出力される信号はＬレベルに固定され、Ｄフリップフロップ素子１８８は、データ入力端子に入力された電源電圧ＶＣＣ（Ｈレベル）をラッチする。この結果、同期整流イネーブル信号ＥＮＢは、ＬレベルからＨレベルへと切り替わり、同期整流の禁止が解除される。
【００３１】
このように、逆流防止回路１８０は、比較信号ＤＥＴがＬレベルとなる場合（逆流電流が検出された場合）、同期整流を禁止させる同期整流イネーブル信号ＥＮＢを同期整流回路１３６へと出力する。この結果、同期整流回路１３６は、同期整流イネーブル信号ＥＮＢに基づいて、ＰＷＭ信号がＨレベルからＬレベルへと切り替わる場合に、電界効果型ＮＭＯＳトランジスタＭ１、Ｍ３、Ｍ５のうちいずれかのゲート電極を、同期整流のために強制的にオンさせることなく、継続的にオフさせる。従って、同期整流の際の逆流現象は確実に防止されるので、電源電圧ＶＣＣが急激に高くなり、センサレスモータ駆動回路１００が破壊されることを防止できる。
【００３２】
また、逆流防止回路１８０は、コイル電圧が発生したか否かを示す通電情報信号ＨＰに基づいて、コイル電圧を確認するタイミングと対応づけられた電気角６０度の所定倍の期間だけ、同期整流を禁止させる制御を行う。即ち、ファンモータの実際の回転状態に応じたコイル電圧が生成するまでの間、逆流電流が流れる可能性が高くなる。そこで、逆流電流が流れる可能性が高い期間を、電気角６０度の所定数倍の期間とみなして、同期整流回路１３６は、この期間の間だけ同期整流を禁止することで、逆流電流を効果的に防止することが可能となる。
【００３３】
以下では、図５乃至図８を用いて、本発明に係る同期整流時の逆流防止動作について説明する。尚、図５乃至図８では、図１に示した３相の駆動コイルＬｕ、Ｌｖ、Ｌｗのうち、直列接続される電界効果型ＮＭＯＳトランジスタＭ１、Ｍ２の接続点Ａと、直列接続される電界効果型ＮＭＯＳトランジスタＭ３、Ｍ４の接続点Ｂとの間に接続される駆動コイルＬｕ、Ｌｖを例に挙げて説明する。
【００３４】
まず、図５に示すように、接続点Ａから接続点Ｂに向けて駆動コイルＬｕ、Ｌｖにコイル電流ＩＬａを流す場合とする。この場合、電界効果型ＮＭＯＳトランジスタＭ２、Ｍ３はオフとなる。また、電界効果型ＮＭＯＳトランジスタＭ１はフルオンとし、電界効果型ＮＭＯＳトランジスタＭ４はＰＷＭ信号のＨレベルによってオンとなる。この場合、ソース電源ライン１０２、電界効果型ＮＭＯＳトランジスタＭ１のドレイン・ソース路、接続点Ａ、駆動コイルＬｕ、Ｌｖ、接続点Ｂ、電界効果型ＮＭＯＳトランジスタＭ４のドレイン・ソース路、シンク電源ライン１０４、逆流検出用抵抗Ｒｘ、接地ライン１０６の順に、コイル電流ＩＬａが流れる。このとき、「電圧Ｖａ＞電圧Ｖｂ」となるので、逆流検出用コンパレータ１７０より出力される比較信号ＤＥＴはＨレベルである。
【００３５】
つぎに、電界効果型ＮＭＯＳトランジスタＭ４のゲート電極に印加させるＰＷＭ信号が、図６に示すように、ＨレベルからＬレベルへと切り替わり、電界効果型ＮＭＯＳトランジスタＭ４がオンからオフへと切り替わる場合とする。この場合、駆動コイルの性質上、電界効果型ＮＭＯＳトランジスタＭ４がオンの場合のコイル電流ＩＬａの流れる向き（接続点Ａから接続点Ｂの向き）と同方向に、回生電流ＩＬｂが流れようとする。
【００３６】
しかし、電界効果型ＮＭＯＳトランジスタＭ３の寄生ダイオードＤ３に回生電流ＩＬｂが流れると無駄な電力を消費してしまう。このため、同期整流回路１３６は、寄生ダイオードＤ３よりも低オン抵抗の電界効果型ＮＭＯＳトランジスタＭ３を強制的にオンさせる同期整流を行う。このとき、図６に示すように、ソース電源ライン１０２、電界効果型ＮＭＯＳトランジスタＭ１のドレイン・ソース路、接続点Ａ、駆動コイルＬｕ、Ｌｖ、接続点Ｂ、電界効果型ＮＭＯＳトランジスタＭ３のソース・ドレイン路の順に、回生電流ＩＬｂが流れることになる。
【００３７】
つぎに、再び、電界効果型ＮＭＯＳトランジスタＭ４のゲート電極に印加させるＰＷＭ信号がＬレベルからＨレベルへと切り替わる際に、図６に示した回生電流ＩＬｂが減衰しきれず残存する場合がある。例えば、ＰＷＭ信号のデューティ比が低い場合に、回生電流ＩＬｂが残存しやすくなる。回生電流ＩＬｂの残存によって、図７に示すように、接地ライン１０６、逆流検出用抵抗Ｒｘ、シンク電源ライン１０４、電界効果型ＮＭＯＳトランジスタＭ４のソース・ドレイン路、接続点Ｂ、駆動コイルＬｖ、Ｌｕ、接続点Ａ、電界効果型ＮＭＯＳトランジスタＭ１のソース・ドレイン路、ソース電源ライン１０２の順に、逆流電流ＩＬｃが流れてしまう。
【００３８】
逆流電流ＩＬｃが流れるとき、「電圧Ｖａ＜電圧Ｖｂ」となるので、逆流検出用コンパレータ１７０より出力される比較信号ＤＥＴはＬレベルとなる。逆流防止回路１８０は、比較信号ＤＥＴがＬレベルとなったとき、同期整流を所定期間（例えば、電気角６０度の所定数倍の期間）禁止させるべく、当該所定期間の間においてＬレベルを示す同期整流イネーブル信号ＥＮＢを出力する。
【００３９】
この結果、同期整流回路１３６は、同期整流イネーブル信号ＥＮＢがＬレベルを示す期間、電界効果型ＮＭＯＳトランジスタＭ３をオフさせる。従って、図８に示すように、ソース電源ライン１０２、電界効果型ＮＭＯＳトランジスタＭ１のドレイン・ソース路、接続点Ａ、駆動コイルＬｕ、Ｌｖ、接続点Ｂ、寄生ダイオードＤ３の順に回生電流ＩＬｂ’が流れるものの、逆流電流ＩＬｃが流れることを防止できる。
【００４０】
尚、ソース側トランジスタ及びシンク側トランジスタとしては、電界効果型ＮＭＯＳトランジスタＭ１乃至Ｍ６のみならず、電界効果型ＰＭＯＳトランジスタを採用することができる。しかし、電界効果型ＮＭＯＳトランジスタは、半導体プロセス上、電界効果型ＰＭＯＳトランジスタよりもオン抵抗が低く且つ小型化できるので、ソース側トランジスタ及びシンク側トランジスタをともに電界効果型ＮＭＯＳトランジスタとする方が好ましい。
【００４１】
また、ファンモータは、３相モータの場合に限らず、単相モータの場合であってもよい。この場合、ソース側トランジスタ及びシンク側トランジスタは、単相モータの駆動コイルに対してＨブリッジ回路を構成する。さらに、ファンモータは、ホール素子を具備したセンサ付きモータであってもよい。しかし、パソコンやサーバー等の小型化の要請に応じて、センサレスモータ駆動回路１００自体の小型化も要請されている。従って、ファンモータは、センサレスモータを採用する方が好ましい。尚、ファンモータの仕様により、電源電圧ＶＣＣとＶＭ端子との間に整流用ダイオードが挿入される場合が多い。従って、逆流現象が生じた場合、電源電圧ＶＣＣとＶＭ端子との間に接続された整流用ダイオードの順方向電圧によって、電源電圧ＶＣＣが高レベルとなる恐れがある。このため、本発明は、ファンモータを駆動する場合に、より有効に機能する。
【図面の簡単な説明】
【００４２】
【図１】本発明に係るモータ駆動システムの一構成例を示した図である。
【図２】本発明に係るセンサレスモータ駆動回路の動作を説明する波形図である。
【図３】本発明に係る逆流防止回路の構成を示した図である。
【図４】本発明に係る逆流防止回路の動作を説明するための波形図である。
【図５】本発明に係る逆流防止を説明するための図である。
【図６】本発明に係る逆流防止を説明するための図である。
【図７】本発明に係る逆流防止を説明するための図である。
【図８】本発明に係る逆流防止を説明するための図である。
【図９】同期整流の動作を説明するための図である。
【図１０】同期整流の動作を説明するための図である。
【図１１】同期整流の際の逆流現象を説明するための図である。
【図１２】同期整流の際の逆流現象を説明するための図である。
【図１３】ＰＷＭ信号とコイル電圧とコイル電流との関係を説明するための図である。
【符号の説明】
【００４３】
１００  センサレスモータ駆動回路
１０２  ソース電源ライン
１０４  シンク電源ライン
１０６  接地ライン
１１０  スイッチ回路
１２０  コンパレータ
１３０  センサレスロジック回路
１３２  上下分配回路
１３４  ＰＷＭ合成回路
１３６  同期整流回路
１６０  発振器
１７０  逆流検出用コンパレータ
１８０  逆流防止回路
４００  マイコン
【図１】
2008259338.tif 000003
【図２】
2008259338.tif 000004
【図３】
2008259338.tif 000005
【図４】
2008259338.tif 000006
【図５】
2008259338.tif 000007
【図６】
2008259338.tif 000008
【図７】
2008259338.tif 000009
【図８】
2008259338.tif 000010
【図９】
2008259338.tif 000011
【図１０】
2008259338.tif 000012
【図１１】
2008259338.tif 000013
【図１２】
2008259338.tif 000014
【図１３】
2008259338.tif 000015