(57)【要約】【課題】直列接続された複数個の電圧駆動型半導体素子のいずれかの破壊により短絡電流が流れたときに、確実に短絡電流発生の現象を捉えることができ、他の正常な電圧駆動型半導体素子を破壊から保護できる電力変換装置を提供することである。【解決手段】直列接続された複数個の電圧駆動型半導体素子１４と、電圧駆動型半導体素子１４のコレクタ・エミッタ間の電圧に基づいて直列接続された他の電圧駆動型半導体素子１４の短絡故障を検出する電圧センス回路１６と、電圧センス回路１６が直列接続された他の電圧駆動型半導体素子１４の短絡故障を検出したときは、自己の電圧駆動型半導体素子１４のゲート電圧を絞り、自己の電圧駆動型半導体素子１４に流れる過電流を防止するゲート絞り回路１７とを備える。【選択図】  図１
2008017557.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された複数個の電圧駆動型半導体素子と、前記電圧駆動型半導体素子のコレクタ・エミッタ間の電圧に基づいて直列接続された他の電圧駆動型半導体素子の短絡故障を検出する電圧センス回路と、前記電圧センス回路が直列接続された他の電圧駆動型半導体素子の短絡故障を検出したときは自己の電圧駆動型半導体素子のゲート電圧を絞り自己の電圧駆動型半導体素子に流れる過電流を防止するゲート絞り回路とを備えたことを特徴とする電力変換装置。
【請求項２】
直列接続された複数個の電圧駆動型半導体素子と、前記電圧駆動型半導体素子のコレクタ・ゲート間の電圧に基づいて直列接続された他の電圧駆動型半導体素子の短絡故障を検出する電圧センス回路と、前記電圧センス回路が直列接続された他の電圧駆動型半導体素子の短絡故障を検出したときは自己の電圧駆動型半導体素子のゲート電圧を絞り自己の電圧駆動型半導体素子に流れる過電流を防止するゲート絞り回路とを備えたことを特徴とする電力変換装置。
【請求項３】
前記電圧センス回路は、前記電圧駆動型半導体素子のコレクタ・エミッタ間の電圧を分圧する抵抗と、前記電圧駆動型半導体素子のエミッタ側の分圧抵抗に並列に接続され前記電圧駆動型半導体素子のゲート・エミッタ電圧が負電圧である場合に前記エミッタ側の分圧抵抗をバイアスし短絡するＰ型ＭＯＳＦＥＴとから構成され、前記ゲート絞り回路は、前記電圧センス回路における前記電圧駆動型半導体素子のエミッタ側の分圧抵抗の電圧が所定値を超えたときにオンするＮ型ＭＯＳＦＥＴと、前記Ｎ型ＭＯＳＦＥＴと直列に接続され前記電圧駆動型半導体素子のゲート電圧を制限するツェナーダイオードとから構成されたことを特徴とする請求項１記載の電力変換装置。
【請求項４】
前記電圧センス回路は、前記電圧駆動型半導体素子のコレクタ・ベース間の電圧を分圧する抵抗と、前記電圧駆動型半導体素子のベース側の分圧抵抗に並列に接続され前記電圧駆動型半導体素子のゲート・エミッタ電圧が負電圧である場合に前記ベース側の分圧抵抗をバイアスし短絡するＮ型ＭＯＳＦＥＴと、前記電圧駆動型半導体素子のコレクタ側の分圧抵抗に並列に接続され通常時において前記電圧駆動型半導体素子のコレクタ端子の電圧がゲート電圧より小さいときに前記Ｎ型ＭＯＳＦＥＴが誤動作することを防止するダイオードと、前記ベース側の分圧抵抗の電圧が所定値を超えたときにオンするＰ型ＭＯＳＦＥＴとから構成され、前記ゲート絞り回路は、前記電圧センス回路におけるＮ型ＭＯＳＦＥＴがオンしたときにオンするＮ型ＭＯＳＦＥＴと、このＮ型ＭＯＳＦＥＴと直列に接続され前記電圧駆動型半導体素子のゲート電圧を制限するツェナーダイオードとから構成されたことを特徴とする請求項２記載の電力変換装置。
【請求項５】
前記電圧センス回路の分圧抵抗のうち前記電圧駆動型半導体素子のコレクタ端子に接続された分圧抵抗を除いた回路部及び前記ゲート絞り回路の回路部から、前記電圧駆動型半導体素子のコレクタ端子に接続された分圧抵抗に接続するための外部コネクタ端子と、前記電圧駆動型半導体素子のゲート端子に接続するための外部ゲート端子と、前記電圧駆動型半導体素子のエミッタ端子に接続するための外部エミッタ端子とを取り出した構成としたことを特徴とする請求項３記載の電力変換装置。
【請求項６】
前記電圧センス回路の分圧抵抗のうち前記電圧駆動型半導体素子のコレクタ端子に接続された分圧抵抗及びダイオードの並列回路を除いた回路部及び前記ゲート絞り回路の回路部から、前記電圧駆動型半導体素子のコレクタ端子に接続された分圧抵抗及びダイオードの並列回路に接続するための外部コネクタ端子と、前記電圧駆動型半導体素子のゲート端子に接続するための外部ゲート端子と、前記電圧駆動型半導体素子のエミッタ端子に接続するための外部エミッタ端子とを取り出した構成としたことを特徴とする請求項４記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直列接続された複数個の電圧駆動型半導体素子を用いて構成される電力変換装置に関する。
【背景技術】
【０００２】
パワーエレクトロニクスの電力変換装置では、使用されているＩＧＢＴのような電圧駆動型半導体素子が経年劣化やサージ電圧で短絡破壊を起こしたときに、他の正常な電圧駆動型半導体素子がアーム短絡などで破壊することがあるため短絡保護回路が必要となる。
【０００３】
図７は、電圧駆動型半導体素子としてＩＧＢＴを使用した従来の電力変換装置の回路図である。主ＩＧＢＴ１１のコレクタ端子Ｃ及びエミッタ端子Ｅ間に主回路が接続され、主ＩＧＢＴ１１のゲート端子Ｇに抵抗Ｒ５、Ｒ４を介してゲート電圧が印加される。主ＩＧＢＴ１１には短絡電流を保護するために短絡保護回路が設けられている。
【０００４】
すなわち、短絡保護回路は、容量のきわめて小さい副ＩＧＢＴ１２と抵抗Ｒ６とを直列に接続しして主ＩＧＢＴ１１に並列に接続するとともに、ツェナーダイオードＤ３とＮ型ＭＯＳＦＥＴ１３との直列接続したものを抵抗Ｒ４と主ＩＧＢＴ１１のエミッタ端子Ｅとの間に接続して形成されている。
【０００５】
副ＩＧＢＴ１２には、主ＩＧＢＴ１１のコレクタ・エミッタ間の電圧が印加され、副ＩＧＢＴ１２のゲート端子Ｇには抵抗Ｒ５を介してゲート電圧が印加されるので一定比率の小電流が流れる。そして、主回路に短絡電流が流れた場合には、通常電流時より大きな電圧が掛かるため、その電圧をトリガとして、Ｎ型ＭＯＳＦＥＴ１３が動作する。Ｎ型ＭＯＳＦＥＴ１３は、ツェナーダイオードＤ３と直列に接続されており、主ＩＧＢＴ１１と副ＩＧＢＴ１２のゲート・エミッタ間に並列に接続されているため、主回路に短絡電流が流れ大きな電圧が掛かるとゲート・エミッタ間のツェナーダイオードＤ３が動作する。そのため、主ＩＧＢＴのゲート・エミッタ電圧がツェナーダイオードＤ３のツェナー電圧に保持されるために主ＩＧＢＴのゲート電圧が制限され過電流を抑制することができる。
【０００６】
ここで、主電流を制御する主ＩＧＢＴ素子に、主ＩＧＢＴ素子より小電流容量で単位面積当たりの飽和電流が小さい副ＩＧＢＴ素子に抵抗を直列接続したものを並列接続し、抵抗の電圧降下がある値以上になるとオンするＭＯＳＦＥＴ素子を副ＩＧＢＴ素子のゲート電極と主ＩＧＢＴ素子のエミッタ電極間に接続し、副ＩＧＢＴ素子のゲート電極と主ＩＧＢＴ素子のゲート電極との間に遅延素子を接続したものがある（例えば、特許文献１参照）。
【特許文献１】特開平７−８６５８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、従来のものでは、電流検出のための副ＩＧＢＴには、主ＩＧＢＴのある一定比率の電流が流れるので冷却の必要性がある。また、ボンディングの劣化などにより副ＩＧＢＴの電流の検出が不可能になる場合も考えられる。
【０００８】
パワーエレクトロニクスの電力変換装置で使用されているＩＧＢＴのような半導体素子が経年劣化やサージ電圧で短絡破壊を起こしたときには、他の半導体素子がアーム短絡などで破壊しないような確実に動作できる短絡保護機能を有した電力変換装置が望まれる。
【０００９】
本発明の目的は、直列接続された複数個の電圧駆動型半導体素子のいずれかの破壊により短絡電流が流れたときに、確実に短絡電流発生の現象を捉えることができ、他の正常な電圧駆動型半導体素子を破壊から保護できる電力変換装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明の電力変換装置は、直列接続された複数個の電圧駆動型半導体素子と、前記電圧駆動型半導体素子のコレクタ・エミッタ間の電圧に基づいて直列接続された他の電圧駆動型半導体素子の短絡故障を検出する電圧センス回路と、前記電圧センス回路が直列接続された他の電圧駆動型半導体素子の短絡故障を検出したときは自己の電圧駆動型半導体素子のゲート電圧を絞り自己の電圧駆動型半導体素子に流れる過電流を防止するゲート絞り回路とを備えたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、直列接続された複数個の電圧駆動型半導体素子のいずれかの破壊により短絡電流が流れたときに、確実に短絡電流発生の現象を捉えることができ、他の正常な電圧駆動型半導体素子を破壊から保護できる。
【発明を実施するための最良の形態】
【００１２】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係わる電力変換装置の構成図である。図１では、直列接続された複数個の電圧駆動型半導体素子１４のうちの一つの電圧駆動型半導体素子１４について図示している。
【００１３】
図１に示すように、電圧駆動型半導体素子１４のゲート端子Ｇにはゲート駆動回路１５からゲート電圧が印加される。また、電圧駆動型半導体素子１４のコレクタ・エミッタ端子間には電圧センス回路１６が接続され、ゲート・エミッタ端子間にはゲート絞り回路１７が接続されている。そして、ゲート絞り回路１７の制御電圧は、電圧センス回路１６から供給される構成になっている。
【００１４】
電圧センス回路１６は、電圧駆動型半導体素子１４のコレクタ・エミッタ間の電圧を入力し、その電圧に基づいて直列接続された他の電圧駆動型半導体素子１４の短絡故障を検出するものである。また、ゲート絞り回路１７は、電圧センス回路１６が直列接続された他の電圧駆動型半導体素子１４の短絡故障を検出したときは、自己の電圧駆動型半導体素子１４のゲート電圧を絞り、自己の電圧駆動型半導体素子１４に流れる過電流を防止するものである。
【００１５】
電圧駆動型半導体素子１４のゲートがオン状態で、他の電圧駆動型半導体素子１４の破壊などの原因で短絡電流が流れたときには、正常な電圧駆動型半導体素子１４のコレクタ・エミッタ間の電圧は、通常の数Ｖから１００Ｖ近い電圧が発生する。このときの電圧を電圧センス回路１６で検出し、ゲート絞り回路１７に信号を与えて、正常な電圧駆動型半導体素子１４のゲート・エミッタ間の電圧を絞り短絡電流の抑制を行う。
【００１６】
すなわち、電力変換装置では、直列に接続された電圧駆動型半導体素子１４のうちの一つが短絡などの原因により破壊したとき、正常な電圧駆動型半導体素子１４のゲートにオン信号が入ると、アーム短絡によって定格電流の数倍の短絡電流が流れてしまう。通常時の正常な電圧駆動型半導体素子１４のコレクタ・エミッタ間電圧は数Ｖしか掛からないが、短絡時には数十Ｖ以上の電圧が発生する。
【００１７】
そこで、このときの電圧を短絡電流の検知電圧として使用する。直列接続された電圧駆動型半導体素子１４のコレクタ・エミッタ間に短絡電流が発生したとき、通常、電圧駆動型半導体素子１４であるＩＧＢＴ等のオン電圧は５Ｖ以下なので、例えば、電圧駆動型半導体素子１４のコレクタ・エミッタ間の電圧が２０Ｖになったときに、ゲート絞り回路１７が動作するように電圧センス回路１６の出力を設定する。電圧センス回路１６が２０Ｖ以上の電圧を検出したときはゲート絞り回路１７が動作し、このゲート絞り回路１７の動作により、電圧駆動型半導体素子１４の電流が極めて小さくなるレベルのゲート電圧（例えば７Ｖ程度）とする。これにより、正常な電圧駆動型半導体素子１４の短絡電流による破壊を防ぐことができる。
【００１８】
図２は本発明の第１の実施の形態における電圧センス回路１６及びゲート絞り回路１７の一例を示す詳細図である。電圧センス回路１６は、電圧駆動型半導体素子１４のコレクタ・エミッタ間の電圧を分圧するコレクタ側の分圧抵抗Ｒ１と、エミッタ側の分圧抵抗Ｒ２を有し、エミッタ側の分圧抵抗Ｒ２には並列にＰ型ＭＯＳＦＥＴ１８が接続されている。Ｐ型ＭＯＳＦＥＴ１８は電圧駆動型半導体素子１４のゲート・エミッタ電圧が負電圧である場合にエミッタ側の分圧抵抗Ｒ２をバイアスして短絡するものである。
【００１９】
一方、ゲート絞り回路１７は、Ｎ型ＭＯＳＦＥＴ１９とツェナーダイオードＺＤとの直列接続回路で構成され、Ｎ型ＭＯＳＦＥＴ１９は、電圧センス回路１６における電圧駆動型半導体素子１４のエミッタ側の分圧抵抗の電圧が所定値を超えたときにオンし、ツェナーダイオードＺＤはＮ型ＭＯＳＦＥＴ１９がオンしたときに、電圧駆動型半導体素子１４のゲート電圧をツェナーダイオードＺＤのツェナー電圧に制限するものである。
【００２０】
すなわち、電圧駆動型半導体素子１４のゲート・エミッタ端子間にＮ型ＭＯＳＦＥＴ１９のソースを電圧駆動型半導体素子１４のエミッタ端子Ｅに接続し、Ｎ型ＭＯＳＦＥＴ１９のドレインとダイオードＤ４のカソードを接続し、ダイオードＤ４のアノードとツェナーダイオードＺＤのアノードとを接続し、ツェナーダイオードＺＤのカソードを電圧駆動型半導体素子１４のゲート端子Ｇに接続している。Ｎ型ＭＯＳＦＥＴ１９のゲートは分圧抵抗Ｒ１と分圧抵抗Ｒ２との間に接続されている。
【００２１】
電圧駆動型半導体素子１４のコレクタ・エミッタ間に電圧センスのための分圧抵抗として分圧抵抗Ｒ１と分圧抵抗Ｒ２とを直列に接続している。分圧抵抗Ｒ２には並列にＰ型ＭＯＳＦＥＴ１８がソースを電圧駆動型半導体素子１４のエミッタ端子Ｅに接続され、Ｐ型ＭＯＳＦＥＴ１８のドレインはダイオードＤ５のアノードに接続され、ダイオードＤ５のカソードは、分圧抵抗Ｒ１と分圧抵抗Ｒ２の間に接続されている。Ｐ型ＭＯＳＦＥＴ１８のゲートは、電圧駆動型半導体素子１４のゲート端子Ｇに接続された構成になっている。
【００２２】
電力変換器では、直列に接続された電圧駆動型半導体素子が短絡などの原因により破壊した時、正常な電圧駆動型半導体素子のゲートにオン信号が入ると、アーム短絡によって定格電流の数倍の短絡電流が流れてしまう。
【００２３】
前述したように、通常時の電圧駆動型半導体素子１４のコレクタ・エミッタ間電圧は数Ｖであるが、直列接続された他の電圧駆動型半導体素子１４の短絡時には数十Ｖ以上の電圧が発生する。このときの電圧を短絡電流の検知電圧として使用する。
【００２４】
通常、電圧駆動型半導体素子１４であるＩＧＢＴ等のオン電圧は５Ｖ以下なので、例えば、電圧駆動型半導体素子１４のコレクタ・エミッタ間に２０Ｖの電圧が発生したらゲート絞り回路１７が動作するように電圧センス回路１６の出力を設定する。そして、例えば電圧駆動型半導体素子１４のゲート・エミッタの電圧が１５Ｖであるとすると、この電圧センス回路１６は、コレクタ・ゲート間の電圧を検出するために、コレクタ・エミッタ間の電圧の２０Ｖにゲート・エミッタの電圧１５Ｖを足した電圧３５Ｖで設定する。
【００２５】
また、ゲート絞り回路１７のツェナーダイオードＺＤのツェナー電圧は、電圧駆動型半導体素子１４の電流が極めて小さくなるレベルのゲート電圧（例えば７Ｖ程度）になるように設定しておく。これにより、ゲート絞り回路１７が動作すると、ツェナーダイオードＺＤが動作し、ゲート電圧はツェナー電圧に制限されるので短絡電流による破壊を防ぐことができる。
【００２６】
図３は本発明の第１の実施の形態における電圧センス回路１６及びゲート絞り回路１７の他の一例を示す詳細図である。図３に示すように、電圧センス回路１６を高圧回路部１６ａと低圧回路部１６ｂとに分離する。高圧回路部１６ａは電圧駆動型半導体素子１４のコレクタ端子Ｃに接続された分圧抵抗Ｒ１とし、低圧回路部１６ｂは分圧抵抗Ｒ１を除いた残りの回路部である分圧抵抗Ｒ２とＰ型ＭＯＳＦＥＴ１８とする。そして、低圧回路部１６ｂから外部コネクタ端子Ｃ１を取り出し、高圧回路部１６ａの分圧抵抗Ｒ１に接続するように構成されている。すなわち、外部コネクタ端子Ｃ１は電圧駆動型半導体素子１４のコレクタ端子Ｃに接続された分圧抵抗Ｒ１に接続される。また、ゲート絞り回路１７から、電圧駆動型半導体素子１４のゲート端子Ｇに接続するための外部ゲート端子Ｇ１と、電圧駆動型半導体素子１４のエミッタ端子Ｅに接続するための外部エミッタ端子Ｅ１とが取り出されている。
【００２７】
すなわち、外部エミッタ端子Ｅ１は、電圧駆動型半導体素子１４のゲート・エミッタ端子間に接続されたＮ型ＭＯＳＦＥＴ１９のソースから電圧駆動型半導体素子１４のエミッタ端子Ｅに接続するように取り出される。外部ゲート端子Ｇ１は、Ｎ型ＭＯＳＦＥＴ１９のドレインとダイオードＤ４のカソードを接続し、ダイオードＤ４のアノードとツェナーダイオードＺＤのアノードとを接続し、ツェナーダイオードＺＤのカソードから電圧駆動型半導体素子１４のゲート端子Ｇに接続するように取り出される。また、外部コレクタ端子Ｃ１は、Ｎ型ＭＯＳＦＥＴ１９のゲートから高圧回路部１６ａの分圧抵抗Ｒ１に接続するように取り出される。
【００２８】
例えば、短絡電流発生検知電圧を２０Ｖとし、ゲート絞り回路１７のＮ型ＭＯＳＦＥＴ１９の閾値電圧を２Ｖとした場合には、分圧抵抗Ｒ１に９ｋΩ、分圧抵抗Ｒ２に１ｋΩの抵抗を接続し、Ｎ型ＭＯＳＦＥＴ１９の閾値電圧が２Ｖのものを使用する。
【００２９】
ツェナーダイオードＺＤのツェナー電圧は、充分電流を絞れる値、例えば７Ｖとする。通常、電圧駆動型半導体素子１４のＩＧＢＴ等のオン電圧は５Ｖ以下なので、２０Ｖの電圧がコレクタ・エミッタ間に発生したら、短絡電流が流れていると検知する。その検知方法は、この一例の場合、分圧抵抗Ｒ１と分圧抵抗Ｒ２との抵抗比率が９：１であるので、分圧抵抗Ｒ２の両端に２Ｖの電圧が発生したときに短絡電流が流れたと検知することになる。ゲート・エミッタ電圧が正電圧でない場合にゲート絞り回路１７が動作しないように、Ｐ型ＭＯＳＦＥＴ１８によりゲート・エミッタ電圧が負バイアスの場合は、分圧抵抗Ｒ２を短絡しゲート絞り回路１７のＮ型ＭＯＳＦＥＴ１９が動作しないようにしている。
【００３０】
分圧抵抗Ｒ２の電圧が２Ｖを超えると、Ｎ型ＭＯＳＦＥＴ１９がオンになり、ツェナーダイオードＺＤが動作する。このとき、ツェナー電圧はツェナー電圧が７ＶのツェナーダイオードＺＤを使用しているので、ゲート・エミッタ間の電圧は、７Ｖとなり電圧駆動型半導体素子１４の電流は絞られて短絡電流を抑制することにより短絡電流による破壊を防ぐことができる。
【００３１】
また、外部コレクタ端子Ｃ１と外部エミッタ端子Ｅ１、外部ゲート端子Ｇ１の３端子を持つ個別の低圧回路部１６ｂと、高圧回路部１６ａである分圧抵抗Ｒ１とを分離することによって、短絡電流保護を持たない電圧駆動型半導体素子１４に容易に取り付けができ、かつ離した場所に高耐圧部の取り付けが可能になる。
【００３２】
第１の実施の形態によれば、電圧駆動型半導体素子を使用する電力変換器で短絡などにより正常な電圧駆動型半導体素子に過電流が発生した場合に、電圧駆動型半導体素子のコレクタ・エミッタ電圧もしくはコレクタ・ゲート電圧を感知しゲート電圧を絞るので、過電流による破壊を防ぐことができる。
【００３３】
（第２の実施の形態）
図４は本発明の第２の実施の形態に係わる電力変換装置の構成図である。この第２の実施の形態は、図１に示した第１の実施の形態に対し、電圧センス回路１６を電圧駆動型半導体素子１４のコレクタ・エミッタ間に代えて、電圧駆動型半導体素子１４のコレクタ・ゲート間に接続したものである。電圧センス回路１６は、電圧駆動型半導体素子１４のコレクタ・ゲート間の電圧に基づいて直列接続された他の電圧駆動型半導体素子の短絡故障を検出することになる。図４では、直列接続された複数個の電圧駆動型半導体素子１４のうちの一つの電圧駆動型半導体素子１４について図示している。図１と同一要素には、同一符号を付し重複する説明は省略する。
【００３４】
図４に示すように、電圧駆動型半導体素子１４のゲート端子Ｇにはゲート駆動回路１５からゲート電圧が印加される。また、電圧駆動型半導体素子１４のコレクタ・ゲート端子間には電圧センス回路１６が接続され、ゲート・エミッタ端子間にはゲート絞り回路１７が接続されている。そして、ゲート絞り回路１７の制御電圧は、電圧センス回路１６から供給される構成になっている。
【００３５】
電圧センス回路１６は、電圧駆動型半導体素子１４のコレクタ・ゲート間の電圧を入力し、その電圧に基づいて直列接続された他の電圧駆動型半導体素子１４の短絡故障を検出するものである。また、ゲート絞り回路１７は、電圧センス回路１６が直列接続された他の電圧駆動型半導体素子１４の短絡故障を検出したときは、自己の電圧駆動型半導体素子１４のゲート電圧を絞り、自己の電圧駆動型半導体素子１４に流れる過電流を防止するものである。
【００３６】
前述したように、通常、電圧駆動型半導体素子１４のオン電圧は５Ｖ以下なので、電圧駆動型半導体素子１４のコレクタ・エミッタ間に２０Ｖの電圧が発生したらゲート絞り回路１７が動作するように電圧センス回路１６の出力を設定する。
【００３７】
この電圧センス回路１６は、コレクタ・ゲート間の電圧を検出するために、コレクタ・エミッタ間の電圧にゲート・エミッタの電圧を足した電圧を設定する。すなわち、コレクタ・ゲート間の電圧は、コレクタ・エミッタ間の電圧とゲート・エミッタの電圧との和であるので、例えば、コレクタ・エミッタ間に２０Ｖの電圧が発生したらゲート絞り回路１７が動作するようにするためには、コレクタ・エミッタ間の電圧２０Ｖにゲート・エミッタの電圧１５Ｖを足した電圧３５Ｖに設定する。
【００３８】
電圧センス回路１６が３５Ｖ以上の電圧を検出したときはゲート絞り回路１７が動作し、このゲート絞り回路１７の動作により、電圧駆動型半導体素子１４の電流が極めて小さくなるレベルのゲート電圧（例えば７Ｖ程度）とする。これにより、正常な電圧駆動型半導体素子１４の短絡電流による破壊を防ぐことができる。
【００３９】
図５は本発明の第２の実施の形態における電圧センス回路１６及びゲート絞り回路１７の一例を示す詳細図である。電圧センス回路１６は、電圧駆動型半導体素子のコレクタ・ベース間の電圧を分圧するコレクタ側の分圧抵抗Ｒ１と、エミッタ側の分圧抵抗Ｒ２を有する。コレクタ側の分圧抵抗Ｒ１には並列にダイオードＤ２が接続され、ベース側の分圧抵抗Ｒ３には並列にＮ型ＭＯＳＦＥＴ２０が接続されている。また、ベース側の分圧抵抗Ｒ３の電圧が所定値を超えたときにオンするＰ型ＭＯＳＦＥＴ２１が設けられている。
【００４０】
Ｎ型ＭＯＳＦＥＴ２０は、電圧駆動型半導体素子１４のゲート・エミッタ電圧が負電圧である場合にベース側の分圧抵抗Ｒ３をバイアスし短絡するものであり、コレクタ側の分圧抵抗Ｒ１に並列に接続されたダイオードＤ２は、通常時において電圧駆動型半導体素子１４のコレクタ端子Ｃの電圧がゲート電圧より小さいときにＮ型ＭＯＳＦＥＴ２０が誤動作することを防止するものである。
【００４１】
一方、ゲート絞り回路１７は、電圧センス回路１６におけるＮ型ＭＯＳＦＥＴ２０がオンしたときにオンするＮ型ＭＯＳＦＥＴ１９と、このＮ型ＭＯＳＦＥＴ１９と直列に接続され電圧駆動型半導体素子１４のゲート電圧を制限するツェナーダイオードＺＤとから構成されている。
【００４２】
すなわち、電圧駆動型半導体素子１４のゲート・エミッタ端子間にＮ型ＭＯＳＦＥＴ１９のソースを電圧駆動型半導体素子１４のエミッタ端子Ｅに接続し、Ｎ型ＭＯＳＦＥＴ１９のドレインとダイオードＤ６のカソードとを接続し、ダイオードＤ６のアノードとツェナーダイオードＺＤのアノードとを接続し、ツェナーダイオードＺＤのカソードを電圧駆動型半導体素子１４のゲート端子Ｇに接続している。
【００４３】
また、Ｎ型ＭＯＳＦＥＴ１９のゲートは、Ｐ型ＭＯＳＦＥＴ２１のドレインに接続され、Ｐ型ＭＯＳＦＥＴ２１のソースは、抵抗Ｒ１と抵抗Ｒ３の中点に接続されている。Ｐ型ＭＯＳＦＥＴ２１のゲートは、電圧駆動型半導体素子１４のゲートに接続されている。電圧駆動型半導体素子１４のコレクタ・ゲート間に電圧検出のための分圧抵抗Ｒ１と分圧抵抗Ｒ３とを直列に接続している。分圧抵抗Ｒ１には、ダイオードＤ２のアノード側をコレクタ端子Ｃに接続するように並列に接続されている。分圧抵抗Ｒ３には並列にＮ型ＭＯＳＦＥＴ２０がソースを電圧駆動型半導体素子１４のゲート端子Ｇに接続され、Ｎ型ＭＯＳＦＥＴ２０のドレインはダイオードＤ７のカソードに接続され、ダイオードＤ７のアノードは分圧抵抗Ｒ１と分圧抵抗Ｒ３との間に接続されている。Ｎ型ＭＯＳＦＥＴ２０のゲートは、電圧駆動型半導体素子１４のエミッタ端子Ｅに接続された構成になっている。
【００４４】
例えば、短絡電流発生検知電圧を２０Ｖ、ゲート絞り回路１７のＮ型ＭＯＳＦＥＴ１９の閾値電圧を２Ｖとした場合には、分圧抵抗Ｒ１に９ｋΩ、抵抗Ｒ３に１ｋΩの抵抗を接続し、Ｐ型ＭＯＳＦＥＴ２１の閾値電圧が２Ｖであるものを使用する。ツェナーダイオードＺＤのツェナー電圧は、充分電流を絞れる値、例えば７Ｖとする。通常、電圧駆動型半導体素子１４であるＩＧＢＴ等のオン電圧は５Ｖ以下なので、電圧駆動型半導体素子１４のコレクタ・エミッタ間に２０Ｖの電圧が発生したら、短絡電流が流れていると検知する。その検知方法は、この一例の場合、分圧抵抗Ｒ１と分圧抵抗Ｒ２との抵抗比率が９：１であるので、分圧抵抗Ｒ３の両端に２Ｖの電圧が発生したときに短絡電流が流れたと検知する。
【００４５】
電圧駆動型半導体素子１４のゲート・エミッタ電圧が正電圧でない場合にゲート絞り回路１７が動作しないように、Ｎ型ＭＯＳＦＥＴ２０によりゲート・エミッタ電圧が負バイアスの場合は分圧抵抗Ｒ３を短絡し、ゲート絞り回路１７のＮ型ＭＯＳＦＥＴ１９が動作しないようにしている。これにより、Ｐ型ＭＯＳＦＥＴ２１が動作しないためにＮ型ＭＯＳＦＥＴ１９のゲートに電圧が掛からない。
【００４６】
また、通常時にコレクタ端子Ｃの電圧がゲート電圧より小さいときに、Ｎ型ＭＯＳＦＥＴ１９が短絡電流が発生していると誤検知しないように、分圧抵抗Ｒ１に並列接続しているダイオードＤ２により誤検知防止をしている。いま、分圧抵抗Ｒ３の電圧が２Ｖを超えると、Ｐ型ＭＯＳＦＥＴ２１のスイッチがオンになり、Ｎ型ＭＯＳＦＥＴ１９のゲートにゲート電圧と分圧抵抗Ｒ３の電圧が掛かりＮ型ＭＯＳＦＥＴ１９がオンになり、ツェナーダイオードＺＤが動作する。このときツェナー電圧は、例えば７ＶのツェナーダイオードＺＤを使用しているので、ゲート・エミッタ間の電圧は、７Ｖとなり電圧駆動型半導体素子１４の電流は絞られて短絡電流を抑制することにより短絡電流による破壊を防ぐことができる。
【００４７】
図６は本発明の第２の実施の形態における電圧センス回路１６及びゲート絞り回路１７の他の一例を示す詳細図である。図６に示すように、電圧センス回路１６を高圧回路部１６ａと低圧回路部１６ｂとに分離する。高圧回路部１６ａは電圧駆動型半導体素子１４のコレクタ端子Ｃに接続された分圧抵抗Ｒ１及びダイオードＤ２とし、低圧回路部１６ｂは分圧抵抗Ｒ１及びダイオードを除いた残りの回路部、つまり分圧抵抗Ｒ３とＰ型ＭＯＳＦＥＴ２０とＰ型ＭＯＳＦＥＴ２１とする。そして、低圧回路部１６ｂから外部コネクタ端子Ｃ１を取り出し、高圧回路部１６ａの分圧抵抗Ｒ１とダイオードＤ２との並列回路に接続するように構成されている。すなわち、外部コネクタ端子Ｃ１は電圧駆動型半導体素子１４のコレクタ端子Ｃに接続された分圧抵抗Ｒ１とダイオードＤ２の並列回路に接続される。また、ゲート絞り回路１７から、電圧駆動型半導体素子１４のゲート端子Ｇに接続するための外部ゲート端子Ｇ１と、電圧駆動型半導体素子１４のエミッタ端子Ｅに接続するための外部エミッタ端子Ｅ１とが取り出されている。
【００４８】
このように、外部コレクタ端子Ｃ１と外部エミッタ端子Ｅ１、外部ゲート端子Ｇ１の３端子を持つ個別の低圧回路部１６ｂと、高圧回路部１６ａである分圧抵抗Ｒ１およびダイオードＤ２とを分離することによって、短絡電流保護を持たない電圧駆動型半導体素子１４に容易に取り付けができ、かつ離した場所に高耐圧部の取り付けが可能になる。
【００４９】
第２の実施の形態によれば、電圧センス回路１６を電圧駆動型半導体素子１４のコレクタ・ゲート間に接続した場合であっても、第１の実施の形態と同様に、電圧駆動型半導体素子を使用する電力変換器で短絡などにより正常な電圧駆動型半導体素子に過電流が発生した場合に過電流による破壊を防ぐことができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施の形態に係わる電力変換装置の構成図。
【図２】本発明の第１の実施の形態における電圧センス回路及びゲート絞り回路の一例を示す詳細図。
【図３】本発明の第１の実施の形態における電圧センス回路及びゲート絞り回路の他の一例を示す詳細図。
【図４】本発明の第２の実施の形態に係わる電力変換装置の構成図。
【図５】本発明の第２の実施の形態における電圧センス回路及びゲート絞り回路の一例を示す詳細図。
【図６】本発明の第２の実施の形態における電圧センス回路及びゲート絞り回路の他の一例を示す詳細図。
【図７】電圧駆動型半導体素子としてＩＧＢＴを使用した従来の電力変換装置の回路図。
【符号の説明】
【００５１】
１１…主ＩＧＢＴ、１２…副ＩＧＢＴ、１３…Ｎ型ＭＯＳＦＥＴ、１４…電圧駆動型半導体素子、１５…ゲート駆動回路、１６…電圧センス回路、１７…ゲート絞り回路、１８…Ｐ型ＭＯＳＦＥＴ、１９…Ｎ型ＭＯＳＦＥＴ、２０…Ｎ型ＭＯＳＦＥＴ、２１…Ｐ型ＭＯＳＦＥＴ
【図１】
2008017557.tif 000003
【図２】
2008017557.tif 000004
【図３】
2008017557.tif 000005
【図４】
2008017557.tif 000006
【図５】
2008017557.tif 000007
【図６】
2008017557.tif 000008
【図７】
2008017557.tif 000009