(57)【要約】【課題】全範囲動作する出力アンプを用いずに低消費電力で且つ小チップ面積で実装された、全範囲動作可能なＤ／Ａ変換器を提供する。【解決手段】３ビットのデジタル波形信号Ｄ０〜Ｄ２に応じたアナログ波形信号のレベル出力を行なう。最上位ビットＤ３がローレベルであれば、カレントミラー回路を用いてアナログ波形信号をＰチャネル・トランジスタのドレイン端子出力回路にコピーし、Ｄ３がハイレベルであれば、カレントミラー回路を用いてアナログ波形信号をＮチャネル・トランジスタのドレイン端子出力回路にコピーして、０［Ｖ］から電源電圧Ｖccに至る全範囲出力を実現する。【選択図】  図１
2008017383.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧Ｖccを用い、Ｎビットのデジタル波形信号をアナログ波形信号に変換するＤ／Ａ変換器であって（但し、Ｎは２以上の整数とする）、
入力デジタル波形信号のうち下位（Ｎ−１）ビットに応じたアナログ波形信号のレベル出力を行なう電流出力型のＤ／Ａ変換器と、
０［Ｖ］からＶcc／２までの電圧レンジを以って、入力電流に応じた電圧を出力する第１の出力回路と、
Ｖcc／２［Ｖ］からＶccまでの電圧レンジを以って、入力電流に応じた電圧を出力する第２の出力回路と、
前記Ｄ／Ａ変換器の出力電流をコピーする出力電流コピー部と、
入力デジタル波形信号の最上位ビットに応じて前記出力電流コピー部によりコピーされた出力電流のコピー先を前記第１の出力回路又は第２の出力回路に切り替える出力レベル選択スイッチと、
を具備することを特徴とするＤ／Ａ変換器。
【請求項２】
前記電流出力型のＤ／Ａ変換器は、Ｎチャネル・トランジスタの出力段からなり、
前記第１の出力回路は、前記電源電圧Ｖccがソース端子に入力され、ドレイン端子が第１の負荷抵抗を介してグランドに接続されるとともに、前記出力電流コピー部からコピーされた前記Ｄ／Ａ変換器の出力電流をさらにコピーするＰチャネル・トランジスタを備えた電流電圧変換器として構成され、ドレイン端子からアナログ出力信号が取り出され、
前記第２の出力回路は、前記電源電圧Ｖccが第２の負荷抵抗を介してドレイン端子に接続され、ソース端子がグランドに接続されるとともに、前記出力電流コピー部からコピーされた前記Ｄ／Ａ変換器の出力電流をさらにコピーするＮチャネル・トランジスタを備えた電流電圧変換器として構成され、ドレイン端子からアナログ出力信号が取り出される、
ことを特徴とする請求項１に記載のＤ／Ａ変換器。
【請求項３】
前記第１の負荷抵抗に対して並列接続された第１の可変負荷抵抗をさらに備える、
ことを特徴とする請求項２に記載のＤ／Ａ変換器。
【請求項４】
前記Ｐチャネル・トランジスタに対して並列接続された第１の可変電流源をさらに備える、
ことを特徴とする請求項３に記載のＤ／Ａ変換器。
【請求項５】
前記第２の負荷抵抗に対して並列接続された第２の可変負荷抵抗をさらに備える、
ことを特徴とする請求項２に記載のＤ／Ａ変換器。
【請求項６】
前記Ｎチャネル・トランジスタに対して並列接続された第２の可変電流源をさらに備える、
ことを特徴とする請求項５に記載のＤ／Ａ変換器。
【請求項７】
前記電流出力型のＤ／Ａ変換器は、Ｐチャネル・トランジスタの出力段からなり、
前記第１の出力回路は、前記電源電圧Ｖccが第１の負荷抵抗を介してドレイン端子に接続され、ソース端子がグランドに接続されるとともに、前記出力電流コピー部からコピーされた前記Ｄ／Ａ変換器の出力電流をさらにコピーするＮチャネル・トランジスタを備えた電流電圧変換器として構成され、ドレイン端子からアナログ出力信号が取り出され、
前記第２の出力回路は、前記電源電圧Ｖccがソース端子に入力され、ドレイン端子が第２の負荷抵抗を介してグランドに接続されるとともに、前記出力電流コピー部からコピーされた前記Ｄ／Ａ変換器の出力電流をさらにコピーするＰチャネル・トランジスタを備えた電流電圧変換器として構成され、ドレイン端子からアナログ出力信号が取り出される、
ことを特徴とする請求項１に記載のＤ／Ａ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル波形信号のデータに応じたアナログ波形信号のレベルを出力するＤ／Ａ変換器に係り、特に、デジタル信号の各ビットに相当する複数の電流セルの通過電流の合計を出力する電流出力型のＤ／Ａ変換器に関する。
【０００２】
さらに詳しくは、本発明は、全範囲（Ｒａｉｌ−ｔｏ−ｒａｉｌ）動作可能なＤ／Ａ変換器に係り、特に、全範囲出力動作する出力アンプを用いずに低消費電力で且つ小チップ面積で実装され、全範囲出力動作を実現するＤ／Ａ変換器に関する。
【背景技術】
【０００３】
コンピュータなどの情報機器でデジタル的に処理されたデータを、通信路上に伝送したり、あるいは音声出力若しくは映像出力したりするために、通常、デジタル信号をアナログ信号に変換する回路すなわちＤ／Ａ変換器が使用される。
【０００４】
Ｄ／Ａ変換器には、加算増幅器を用いた変換回路や、抵抗分圧型回路、電流出力型回路などを挙げることができる。このうち、電流加算型のＤ／Ａ変換器は、基本的には、電流源と電流源からの電流を流入させるかどうかを決定するスイッチ回路からなる電流セルで構成され、デジタル波形信号の各ビット位置に対応させて電流セルを並列に配置し、各電流セルを通過する電流を加算したものを出力電流としている（例えば、特許文献１を参照のこと）。電流出力型Ｄ／Ａ変換器としては、電流ユニットを加算してアナログ・データ出力行なう電流ユニット加算型Ｄ／Ａ変換器や、Ｎビット同じ抵抗数を用いて電流に重み付けしたものを加算してアナログ・データ出力を行なう電流重み付け型Ｄ／Ａ変換器、セグメント・デコーダ型Ｄ／Ａ変換器、電流セル・マトリクス型Ｄ／Ａ変換器などが挙げられる。
【０００５】
電流加算型のＤ／Ａ変換器は、サンプリング・レートが高いなどの特徴をもち、例えば移動体通信機器の送信部において好適に適用することができる。最近では、Ｄ／Ａ変換回路の微細化と低消費電力のための電源電圧の低下が進められている。このような状況下では、Ｄ／Ａ変換器のビット当たりの電位差が低下することから、ビット・エラーを生じ易くなる。
【０００６】
また、電流加算型のＤ／Ａ変換器の出力レンジは０［Ｖ］から電源電圧Ｖccまで全範囲をカバーするものではない。何故ならば、電流セルにおいて電流源からの電流を流入させるかどうかを決定するスイッチ回路がＰチャネル・トランジスタで構成される場合には、このＰチャネル・トランジスタによる電源電圧Ｖccからの電圧降下分Ｖcc／２のために動作範囲が０［Ｖ］からＶcc−ＶDS（本明細書ではＶcc／２）までとなる。同様に、電流セル内のスイッチ回路がＮチャネル・トランジスタで構成される場合には、このＮチャネル・トランジスタによるグランド・レベルからの電圧上昇分Ｖcc／２のために動作範囲がＶDS（本明細書ではＶcc／２）からＶccまでとなる。このように全範囲をカバーするレンジではなく、Ｄ／Ａ変換出力のビット当たりの電位差の低下に十分な対応がとられていない。
【０００７】
Ｒａｉｌ−ｔｏ−ｒａｉｌ、すなわち出力電圧範囲が電源電圧にほぼ等しいＤ／Ａ変換器を実現する一般的な方法として、Ｄ／Ａ変換器の出力端子に全範囲出力動作可能な出力アンプ（出力バッファ）を配設することが知られている（例えば、非特許文献１を参照のこと）。
【０００８】
しかしながら、追加する出力アンプの消費電力やチップ面積の増大がデメリットとなる。また、微細化されたプロセスを用いて低消費電力で且つ低電源電圧で動作可能な出力アンプの設計は容易ではない。
【０００９】
【特許文献１】特開平９−１０７２９０号公報、段落０００２〜０００３
【非特許文献１】ｈｔｔｐ：／／ｗｗｗ．ｌｉｅｒｄａ．ｃｏｍ／ｕｐｆｉｌｅ／１１０１２５９４２８．ｐｄｆ（平成１８年６月２２日現在）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、全範囲出力動作する出力アンプを用いずに低消費電力で且つ小チップ面積で実装され、全範囲出力動作を実現することができる、優れたＤ／Ａ変換器を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、上記課題を参酌してなされたものであり、電源電圧Ｖccを用い、Ｎビットのデジタル波形信号をアナログ波形信号に変換するＤ／Ａ変換器であって（但し、Ｎは２以上の整数とする）、
入力デジタル波形信号のうち下位（Ｎ−１）ビットに応じたアナログ波形信号のレベル出力を行なう電流出力型のＤ／Ａ変換器と、
０［Ｖ］からＶcc／２までの電圧レンジを以って、入力電流に応じた電圧を出力する第１の出力回路と、
Ｖcc／２［Ｖ］からＶccまでの電圧レンジを以って、入力電流に応じた電圧を出力する第２の出力回路と、
前記Ｄ／Ａ変換器の出力電流をコピーする出力電流コピー部と、
入力デジタル波形信号の最上位ビットに応じて前記出力電流コピー部によりコピーされた出力電流のコピー先を前記第１の出力回路又は第２の出力回路に切り替える出力レベル選択スイッチと、
を具備することを特徴とするＤ／Ａ変換器である。
【００１２】
ここで、前記電流出力型のＤ／Ａ変換器は、Ｎチャネル・トランジスタの出力段からなる場合、前記第１の出力回路は、前記電源電圧Ｖccがソース端子に入力され、ドレイン端子が第１の負荷抵抗を介してグランドに接続されるとともに、前記出力電流コピー部からコピーされた前記Ｄ／Ａ変換器の出力電流をさらにコピーするＰチャネル・トランジスタを備えた電流電圧変換器として構成され、ドレイン端子からアナログ出力信号が取り出される。
【００１３】
このような場合、Ｐチャネル・トランジスタのソース−ドレイン間電圧はこのゲート入力に応じて変化する。そして、第１の負荷抵抗では、Ｐチャネル・トランジスタのソース−ドレイン間の通過電流に応じてグランド・レベルからの電圧上昇が生じる。したがって、Ｐチャネル・トランジスタのドレイン端子から取り出される電圧レンジは０［Ｖ］からＶcc／２までの範囲となるから、第１の出力回路は、Ｄ／Ａ変換器の全範囲出力のうちローレベル側の出力範囲を担う。
【００１４】
また、前記電流出力型のＤ／Ａ変換器は、前記電源電圧Ｖccが第２の負荷抵抗を介してドレイン端子に接続され、ソース端子がグランドに接続されるとともに、前記出力電流コピー部からコピーされた前記Ｄ／Ａ変換器の出力電流をさらにコピーするＮチャネル・トランジスタを備えた電流電圧変換器として構成され、ドレイン端子からアナログ出力信号が取り出される。
【００１５】
このような場合、Ｎチャネル・トランジスタのソース−ドレイン間電圧はこのゲート入力に応じて変化する。そして、第２の負荷抵抗では、Ｎチャネル・トランジスタのソース−ドレイン間の通過電流に応じて、電源電圧Ｖccからの電圧降下が生じる。したがって、Ｎチャネル・トランジスタのドレイン端子から取り出される電圧レンジはＶcc／２［Ｖ］からＶccまでの範囲となるから、第２の出力回路は、Ｄ／Ａ変換器の全範囲出力のうちハイレベル側の出力範囲を担う。
【００１６】
したがって、出力レベル選択スイッチが、入力デジタル波形信号の最上位ビットがローレベルのときには出力電流コピー部の出力を第１の出力回路に供給し、入力デジタル波形信号の最上位ビットがハイレベルのときには出力電流コピー部１２の出力を第２の出力回路に供給するという、出力回路の切り替え動作を行なうことにより、Ｄ／Ａ変換器としては、０［Ｖ］から電源電圧Ｖccに至るまでの全範囲出力動作を実現することができる。
【００１７】
また、第１の出力回路において、前記第１の負荷抵抗に対して第１の可変負荷抵抗を並列接続するとともに、前記Ｐチャネル・トランジスタに対して第１の可変電流源を並列接続し、同様に、第２の出力回路において、前記第２の負荷抵抗に対して第２の可変負荷抵抗を並列接続するとともに、前記Ｎチャネル・トランジスタに対して第２の可変電流源を並列接続してもよい。
【００１８】
このような場合、Ｄ／Ａ変換器のハイレベル側及びローレベル側それぞれの出力レンジを変更したり出力レンジの位置をシフトしたりすることができる。
【００１９】
また、前記電流出力型のＤ／Ａ変換器が、Ｎチャネル・トランジスタではなくＰチャネル・トランジスタの出力段からなる場合であっても、上述した回路とは相補構成とすることにより、同様に本発明を適用することができる。
【００２０】
また、前記電流出力型のＤ／Ａ変換器として、例えば電流加算出力型のものを適用することができるが、勿論、それ以外の電流出力Ｄ／Ａ変換器を用いることもできる。
【発明の効果】
【００２１】
本発明によれば、全範囲出力動作する出力アンプを用いずに低消費電力で且つ小チップ面積で実装され、全範囲出力動作を実現することができる、優れたＤ／Ａ変換器を提供することができる。
【００２２】
電流出力型Ｄ／Ａ変換器の出力レベルに回路的な制約がある場合であっても、本発明を好適に適用することができる。
【００２３】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照しながら本発明の実施形態について詳解する。
【００２５】
図１には、本発明の一実施形態に係るＤ／Ａ変換器の構成を模式的に示している。図示のＤ／Ａ変換器は、４ビットのデジタル波形信号Ｄ０（ＬＳＢ）〜Ｄ３（ＭＳＢ）に応じたアナログ波形信号のレベル出力を行なうものであるが、Ｒａｉｌ−ｔｏ−ｒａｉｌ、すなわち出力電圧範囲が電源電圧にほぼ等しいことに大きな特徴を持つ。
【００２６】
図示のＤ／Ａ変換器１０は、３ビットのデジタル波形信号Ｄ０〜Ｄ２に応じたアナログ波形信号のレベル出力を行なう電流出力型のＤ／Ａ変換器１１と、このＤ／Ａ変換器１１の出力電流をコピーする出力電流コピー部１２と、出力レベル選択スイッチ１３と、第１の出力回路１４と、第２の出力回路１５を備えている。
【００２７】
Ｄ／Ａ変換器１１は、電流出力型のＤ／Ａ変換器として構成され、４ビットのデジタル波形信号入力のうち下位３ビットのデジタル波形信号Ｄ０〜Ｄ２に応じたアナログ波形信号のレベル出力を行なう。
【００２８】
出力レベル選択スイッチ１３は、入力デジタル波形信号の最上位ビットＤ３に応じて、出力電流コピー部１２がＤ／Ａ変換器１１の出力電流をコピーするコピー先を第１の出力回路１４又は第２の出力回路の一方に切り替える。
【００２９】
第１の出力回路１４は、図２に示すようなＰチャネル・トランジスタを用いた電流電圧変換器として構成される。このＰチャネル・トランジスタのソース端子に電源電圧Ｖccが入力され、ドレイン端子が負荷抵抗ＲLoad1を介してグランドに接続されるとともに、出力電流コピー部１２からコピーされたＤ／Ａ変換器１１の出力電流がさらにコピーされて、定電流源として動作する。そして、Ｐチャネル・トランジスタのドレイン端子からアナログ出力信号が取り出される。
【００３０】
出力電流コピー部１２からコピーされたＤ／Ａ変換器１１の出力電流がＰチャネル・トランジスタのゲート端子に入力されると、Ｐチャネル・トランジスタのソース−ドレイン間電圧はこのゲート入力に応じて変化する。そして、負荷抵抗ＲLoad1では、Ｐチャネル・トランジスタのソース−ドレイン間の通過電流に応じたグランド・レベルからの電圧上昇が生じる。Ｐチャネル・トランジスタのドレイン端子から取り出される電圧レンジは０［Ｖ］からＶcc／２までの範囲となる。すなわち、第１の出力回路１４は、Ｄ／Ａ変換器１０の全範囲出力のうちローレベル側の出力範囲を担う。
【００３１】
また、第２の出力回路１５は、図３に示すようなＮチャネル・トランジスタを用いた電流電圧変換器として構成される。このＮチャネル・トランジスタのドレイン端子に負荷抵抗ＲLoad2を介して電源電圧Ｖccが接続され、ソース端子がグランドに接続されるとともに、出力電流コピー部１２からコピーされたＤ／Ａ変換器１１の出力電流がさらにコピーされて、定電流源として動作する。そして、Ｎチャネル・トランジスタのドレイン端子からアナログ出力信号が取り出される。
【００３２】
出力電流コピー部１２からコピーされたＤ／Ａ変換器１１の出力電流がＮチャネル・トランジスタのゲート端子に入力されると、Ｎチャネル・トランジスタのソース−ドレイン間電圧はこのゲート入力に応じて変化する。そして、負荷抵抗ＲLoad2では、Ｎチャネル・トランジスタのソース−ドレイン間の通過電流に応じた電源電圧Ｖccからの電圧降下が生じる。Ｎチャネル・トランジスタのドレイン端子から取り出される電圧レンジはＶcc／２［Ｖ］からＶccまでの範囲となる。すなわち、第２の出力回路１５は、Ｄ／Ａ変換器１０の全範囲出力のうちハイレベル側の出力範囲を担う。
【００３３】
したがって、出力レベル選択スイッチ１３が、入力デジタル波形信号の最上位ビットＤ３がローレベルのときには出力電流コピー部１２の出力を第１の出力回路１４に供給し、入力デジタル波形信号の最上位ビットＤ３がハイレベルのときには出力電流コピー部１２の出力を第２の出力回路１５に供給するという、切り替え動作を行なうことにより、Ｄ／Ａ変換器１０としては、０［Ｖ］から電源電圧Ｖccに至るまでの全範囲出力を実現することができる。
【００３４】
図４には、Ｄ／Ａ変換器１０の具体的な回路構成例を示している。
【００３５】
Ｄ／Ａ変換器１１は、電流重み付け加算型であり、３ビットのデジタル波形信号Ｄ０〜Ｄ２のビット位置毎に重み付けされた３種類の電流源Ｉｍ、Ｉｍ×２、Ｉｍ×４と、これらの各電流源から電流の供給を受けるかどうかをＤ０〜Ｄ２のビット値に応じて決定する各スイッチからなる３本の電流セルを並列接続して構成され、各電流セルを流れる電流を合計した出力電流が、出力電流コピー部１２への入力となる。各電流セルのスイッチはＮチャネル・トランジスタで構成されている。
【００３６】
出力電流コピー部１２は、Ｐチャネル・トランジスタｐ１又はｐ２で構成されるカレントミラー回路であり、後段の出力回路の対応するトランジスタ（後述）へ、自身に流れる電流をコピーする。
【００３７】
後段の出力回路は、０［Ｖ］から電源電圧Ｖccに至る全範囲を出力レンジとする出力信号Ｖoutを出力する出力回路モジュールと、同様に全範囲を出力レンジとした反転出力信号ＶoutXを出力する出力回路モジュールで構成される。これらの回路モジュールの構成は同じなので、ここでは出力信号Ｖoutを出力する出力回路モジュールについてのみ説明する。
【００３８】
出力回路モジュールは、出力レベル選択スイッチ１２としての６個のスイッチＳＷ１〜ＳＷ６（ＳＷ７〜ＳＷ１２）のオン／オフ切り替えに応じて、図２に示すようなＰチャネル・トランジスタｐ３（ｐ７）を用いた電流電圧変換器、又は、図３に示すようなＮチャネル・トランジスタｎ６（ｎ１０）を用いた電流電圧変換器の一方として動作する。
【００３９】
具体的には、ＳＷ１、ＳＷ２、ＳＷ６（ＳＷ７、ＳＷ８、ＳＷ１２）をオンにするとともに、ＳＷ３、ＳＷ４、ＳＷ５（ＳＷ９、ＳＷ１０、ＳＷ１１）をオフにすると、出力回路モジュールは、図５に示すように、Ｐチャネル・トランジスタｐ３（ｐ７）を用いた電流電圧変換回路の構成となる。
【００４０】
この場合、カレントミラー回路によりＰチャネル・トランジスタｐ３（ｐ７）にＤ／Ａ変換器１１の出力電流がコピーされる。そして、負荷抵抗ＲLoad1において、Ｐチャネル・トランジスタｐ３（ｐ７）のソース−ドレイン間の通過電流に応じたグランド・レベルからの電圧上昇が生じることで、電流電圧変換が行なわれる。Ｐチャネル・トランジスタｐ３（ｐ７）のドレイン端子から取り出される電圧レンジは０［Ｖ］からＶcc／２までの範囲となる。
【００４１】
逆に、ＳＷ１、ＳＷ２、ＳＷ６（ＳＷ７、ＳＷ８、ＳＷ１２）をオフにするとともに、ＳＷ３、ＳＷ４、ＳＷ５（ＳＷ９、ＳＷ１０、ＳＷ１１）をオンにすると、出力回路モジュールは、図６に示すように、Ｎチャネル・トランジスタｎ６（ｎ１０）を用いた電流電圧変換回路の構成となる。
【００４２】
この場合、カレントミラー回路によりＮチャネル・トランジスタｎ６（ｎ１０）にＤ／Ａ変換器１１の出力電流がコピーされる。そして、負荷抵抗ＲLoad2において、Ｎチャネル・トランジスタｎ６（ｎ１０）のソース−ドレイン間の通過電流に応じた電源電圧Ｖccからの電圧降下が生じることで、電流電圧変換が行なわれる。Ｎチャネル・トランジスタｎ６（ｎ１０）のドレイン端子から取り出される電圧レンジはＶcc／２［Ｖ］からＶccまでの範囲となる。
【００４３】
そして、カレントミラー回路を用いて３ビットＤ／Ａ変換器１１の出力電流をコピーするとともに、入力デジタル波形信号の最上位ビットＤ３のレベルに応じてスイッチＳＷ１〜ＳＷ６のオン／オフ切り替え操作により出力レベル選択を行なうことによって、図５に示したＰチャネル・トランジスタｐ３（ｐ７）のドレイン端子出力回路からのローレベル出力と、図６に示したＮチャネル・トランジスタｎ６（ｎ１０）のドレイン端子出力回路からのハイレベル出力とを組み合わせ、０［Ｖ］から電源電圧Ｖccに至る全範囲出力が可能となる。
【００４４】
図７には、図４に示したＤ／Ａ変換器１０の出力波形を示している。同図において、破線はＶout出力であり、実線はその反転出力ＶoutXである。
【００４５】
３ビット電流重み付け加算型Ｄ／Ａ変換器１１の出力は８階調であり、また、Ｐチャネル・トランジスタｐ３（ｐ７）のドレイン端子出力回路及びＮチャネル・トランジスタｎ６（ｎ１０）のドレイン端子出力回路は全範囲のうちローレベル又はハイレベル側の半分しか出力範囲を持たない。図４に示した回路例では、Ｄ／Ａ変換器１１の出力信号を、最上位ビットＤ３がローレベルのときにはＰチャネル・トランジスタＰ３（Ｐ７）のドレイン端子出力回路に入力し、ハイレベルであればＮチャネル・トランジスタｎ６（ｎ１０）のドレイン端子出力回路に入力することにより、ローレベルの８階調とハイレベルの８階調とを組み合わせて、図７に示したように全範囲を用いて１５階調を表現することができる。全範囲を用いれば、１階調当たりの電位差を最大限にすることができ、ビット・エラーの発生を抑制することができる。
【００４６】
図８には、図４に示したＤ／Ａ変換器の変形例を示している。図示のＤ／Ａ変換器は、Ｐチャネル・トランジスタのドレイン端子出力回路部分においては、Ｐチャネル・トランジスタｐ３（ｐ７）に対してＳＷ１３（ＳＷ１７）を介して可変電流源ＩO_DR1が並列接続されるとともに、負荷抵抗ＲLoad1に対してＳＷ１４（ＳＷ１８）を介して可変負荷抵抗ＲL_DR1が並列接続されている。また、Ｎチャネル・トランジスタのドレイン端子出力回路部分においては、Ｎチャネル・トランジスタｎ６（ｎ１０）に対してＳＷ１６（ＳＷ２０）を介して可変電流源ＩO_DR2が並列接続されるとともに、負荷抵抗ＲLoad2に対してＳＷ１５（ＳＷ１９）を介して可変負荷抵抗ＲL_DR2が並列接続されている。
【００４７】
図８に示した回路構成によれば、Ｄ／Ａ変換器１０のハイレベル側及びローレベル側それぞれの出力レンジをシフトすることができる。
【００４８】
上述したように、Ｄ／Ａ変換器１０がＶcc／２［Ｖ］からＶccまでのハイレベルのレンジで出力を行なう場合、ＳＷ１、ＳＷ２、ＳＷ６（ＳＷ７、ＳＷ８、ＳＷ１２）をオフにするとともに、ＳＷ３、ＳＷ４、ＳＷ５（ＳＷ９、ＳＷ１０、ＳＷ１１）をオンにして、Ｎチャネル・トランジスタｎ６（ｎ１０）のドレイン端子出力をＤ／Ａ変換器１０としての出力Ｖout（ＶoutX）に用いる。
【００４９】
ここで、ＳＷ１５（ＳＷ１９）をオンにすると、電流電圧変換に用いている負荷抵抗ＲLoad2に対して可変負荷抵抗ＲL_DR2が並列接続されるので、電流電圧変換の抵抗値を可変にすることができる。負荷抵抗ＲLoad2では、Ｎチャネル・トランジスタｎ６（ｎ１０）のソース−ドレイン間の通過電流に応じた電源電圧Ｖccからの電圧降下が生じるが、可変負荷抵抗ＲL_DR2を装荷することにより電圧降下分が減少する。この結果、Ｄ／Ａ変換器１０としてのハイレベル側の出力レンジは、図９に示すように、Ａ（Ｖcc／２［Ｖ］からＶccまでの範囲）からＢに変化する。
【００５０】
また、Ｄ／Ａ変換器１０が０［Ｖ］からＶcc／２までのローレベルのレンジで出力を行なう場合、ＳＷ１、ＳＷ２、ＳＷ６（ＳＷ７、ＳＷ８、ＳＷ１２）をオンにするとともに、ＳＷ３、ＳＷ４、ＳＷ５（ＳＷ９、ＳＷ１０、ＳＷ１１）をオフにして、Ｐチャネル・トランジスタｐ３（ｐ７）のドレイン端子出力をＤ／Ａ変換器１０としての出力Ｖout（ＶoutX）に用いる。
【００５１】
ここで、ＳＷ１４（ＳＷ１８）をオンにすると、電流電圧変換に用いている負荷抵抗ＲLoad1に対して可変負荷抵抗ＲL_DR1が並列接続されるので、電流電圧変換の抵抗値を可変にすることができる。負荷抵抗ＲLoad1では、Ｐチャネル・トランジスタｐ３（ｐ７）のソース−ドレイン間の通過電流に応じたグランド・レベルからの電圧上昇が生じるが、可変負荷抵抗ＲL_DR1を装荷することにより電圧上昇分が減少する。この結果、Ｄ／Ａ変換器１０としてのハイレベル側の出力レンジは、図９に示すように、Ｃ（０［Ｖ］からＶcc／２までの範囲）からＤに変化する。
【００５２】
但し、図９に示した例では、ハイレベル出力とローレベル出力の双方においてそれぞれ電源電圧Ｖcc並びにグランド・レベルからダイナミック・レンジを狭くしたことになり、ハイレベル出力とローレベル出力の間に不連続な範囲を生じてしまう。そこで、各可変電流源ＩO_DR1及びＩO_DR2を用いてそれぞれのダイナミック・レンジの位置をシフトさせ、ハイレベル出力とローレベル出力が連続的に繋がった出力レンジを得るように調整する。
【００５３】
具体的には、ＳＷ１、ＳＷ２、ＳＷ６（ＳＷ７、ＳＷ８、ＳＷ１２）をオフにするとともに、ＳＷ３、ＳＷ４、ＳＷ５（ＳＷ９、ＳＷ１０、ＳＷ１１）をオンにして、Ｎチャネル・トランジスタｎ６（ｎ１０）のドレイン端子出力をＤ／Ａ変換器１０としての出力Ｖout（ＶoutX）に用いる場合において、ＳＷ１５（ＳＷ１９）とともにＳＷ１６（ＳＷ２０）をオンにする。この結果、電流電圧変換する電流（Ｎチャネル・トランジスタｎ６（ｎ１０）の通過電流）に可変電流源ＩO_DR2が加算されるので、図１０に示すように出力レンジをＡからＥにシフトすることができる。
【００５４】
また、ＳＷ１、ＳＷ２、ＳＷ６（ＳＷ７、ＳＷ８、ＳＷ１２）をオンにするとともに、ＳＷ３、ＳＷ４、ＳＷ５（ＳＷ９、ＳＷ１０、ＳＷ１１）をオフにして、Ｐチャネル・トランジスタＰ３（Ｐ７）のドレイン端子出力をＤ／Ａ変換器１０としての出力Ｖout（ＶoutX）に用いる場合において、ＳＷ１４（ＳＷ１８）とともにＳＷ１３（ＳＷ１７）をオンにする。この結果、電流電圧変換する電流（Ｐチャネル・トランジスタｐ３（ｐ７）の通過電流）に可変電流源ＩO_DR1が加算されるので、図１０に示すように出力レンジをＢからＦにシフトすることができる。
【００５５】
図４に示したＤ／Ａ変換器１０は、電流重み付け加算型のＤ／Ａ変換器１１の出力段がＮチャネル・トランジスタで構成されているが、勿論、Ｄ／Ａ変換器１１の出力段がＰチャネル・トランジスタで構成される場合であっても、同様に本発明を適用することができる。図１１には、この場合のＤ／Ａ変換器１０の回路構成例を示しているが、図４に示した回路とは相補構成となる。以下、図示のＤ／Ａ変換器１０について説明する。
【００５６】
電流重み付け加算型のＤ／Ａ変換器１０の各電流セルのスイッチはＰチャネル・トランジスタで構成されている。また、出力電流コピー部１２としてのカレントミラー回路は、一対のＮチャネル・トランジスタで構成されている。
【００５７】
後段の出力回路は、０［Ｖ］から電源電圧Ｖccに至る全範囲を出力レンジとする出力信号Ｖoutを出力する出力回路モジュールと、反転出力信号ＶoutXを出力する出力回路モジュールで構成されるが、ここでは出力信号Ｖoutを出力する出力回路モジュールについてのみ説明する。
【００５８】
出力回路モジュールは、出力レベル選択スイッチ１２としての６個のスイッチＳＷ１〜ＳＷ６（ＳＷ７〜ＳＷ１２）のオン／オフ切り替えに応じて、Ｎチャネル・トランジスタｎ３（ｎ７）を用いた電流電圧変換器、又は、Ｐチャネル・トランジスタｐ６（ｐ１０）を用いた電流電圧変換器の一方として動作する。
【００５９】
具体的には、ＳＷ１、ＳＷ２、ＳＷ６（ＳＷ７、ＳＷ８、ＳＷ１２）をオンにするとともに、ＳＷ３、ＳＷ４、ＳＷ５（ＳＷ９、ＳＷ１０、ＳＷ１１）をオフにすると、出力回路モジュールは、図１２に示すように、Ｎチャネル・トランジスタｎ３（ｎ７）を用いた電流電圧変換回路の構成となる。
【００６０】
この場合、カレントミラー回路によりＮチャネル・トランジスタｎ３（ｎ７）にＤ／Ａ変換器１１の出力電流がコピーされる。そして、負荷抵抗ＲLoad1において、Ｎチャネル・トランジスタｎ３（ｎ７）のソース−ドレイン間の通過電流に応じた電源電圧Ｖccからの電圧降下が生じることで、電流電圧変換が行なわれる。Ｎチャネル・トランジスタｎ３（ｎ７）のドレイン端子から取り出される電圧レンジはＶcc／２［Ｖ］からＶccまでの範囲となる。
【００６１】
逆に、ＳＷ１、ＳＷ２、ＳＷ６（ＳＷ７、ＳＷ８、ＳＷ１２）をオフにするとともに、ＳＷ３、ＳＷ４、ＳＷ５（ＳＷ９、ＳＷ１０、ＳＷ１１）をオンにすると、出力回路モジュールは、図１３に示すように、Ｐチャネル・トランジスタｐ６（ｐ１０）を用いた電流電圧変換回路の構成となる。
【００６２】
この場合、カレントミラー回路によりＰチャネル・トランジスタｐ６（ｐ１０）にＤ／Ａ変換器１１の出力電流がコピーされる。そして、負荷抵抗ＲLoad2において、Ｎチャネル・トランジスタｐ６（ｐ１０）のソース−ドレイン間の通過電流に応じたグランド・レベルからの電圧上昇が生じることで、電流電圧変換が行なわれる。Ｐチャネル・トランジスタｐ６（ｐ１０）のドレイン端子から取り出される電圧レンジは０［Ｖ］からＶcc／２までの範囲となる。
【００６３】
そして、カレントミラー回路を用いて３ビットＤ／Ａ変換器の出力電流をコピーするとともに、入力デジタル波形信号の最上位ビットＤ３のレベルに応じてスイッチＳＷ１〜ＳＷ６のオン／オフ切り替え操作により出力レベル選択を行なうことによって、図１２に示したＮチャネル・トランジスタｎ３（ｎ７）のドレイン端子出力回路からのハイレベル出力と、図１３に示したＰチャネル・トランジスタｐ６（ｐ１０）のドレイン端子出力回路からのローレベル出力とを組み合わせ、０［Ｖ］から電源電圧Ｖccに至る全範囲出力が可能となる。
【００６４】
図４並びに図１１に示した回路構成では、入力デジタル波形信号に応じたアナログ波形信号のレベル出力を行なうＤ／Ａ変換器１１として電流重み付け加算型のＤ／Ａ変換器を用いているが、本発明の要旨はこれに限定されるものではない。電流重み付け加算型以外の電流出力型Ｄ／Ａ変換器を用いる場合であっても、同様に本発明を適用することができる。
【００６５】
図１４には、出力段がＮチャネル・トランジスタで構成される電流出力型Ｄ／Ａ変換器を用いて構成される全範囲出力動作可能なＤ／Ａ変換器の構成例を示している。また、図１５には、出力段がＰチャネル・トランジスタで構成される電流出力型Ｄ／Ａ変換器を用いて構成される全範囲出力動作可能なＤ／Ａ変換器の構成例を示している。図１５に示した回路は、図１４とは相補構成となる。
【産業上の利用可能性】
【００６６】
以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。
【図面の簡単な説明】
【００６７】
【図１】図１は、本発明の一実施形態に係るＤ／Ａ変換器の構成を模式的に示した図である。
【図２】図２は、Ｐチャネル・トランジスタを用いた電流電圧変換器の構成を示した図である。
【図３】図３は、Ｎチャネル・トランジスタを用いた電流電圧変換器の構成を示した図である。
【図４】図４は、電流重み付け加算型のＤ／Ａ変換器１１の出力段がＮチャネル・トランジスタで構成される場合のＤ／Ａ変換器１０の具体的な回路構成例を示した図である。
【図５】図５は、ＳＷ１、ＳＷ２、ＳＷ６をオンにするとともに、ＳＷ３、ＳＷ４、ＳＷ５をオフにして得られるＰチャネル・トランジスタを用いた電流電圧変換回路の構成を示した図である。
【図６】図６は、ＳＷ１、ＳＷ２、ＳＷ６をオフにするとともに、ＳＷ３、ＳＷ４、ＳＷ５をオンにして得られるＮチャネル・トランジスタを用いた電流電圧変換回路の構成を示した図である。
【図７】図７は、図４に示したＤ／Ａ変換器１０の出力波形を示した図である。
【図８】図８は、図４に示したＤ／Ａ変換器の変形例を示した図である。
【図９】図９は、図８に示したＤ／Ａ変換器１０の出力波形を示した図である。
【図１０】図１０は、図８に示したＤ／Ａ変換器１０の出力波形を示した図である。
【図１１】図１１は、電流重み付け加算型のＤ／Ａ変換器１１の出力段がＰチャネル・トランジスタで構成される場合のＤ／Ａ変換器１０の具体的な回路構成例を示した図である。
【図１２】図１２は、図１１に示したＤ／Ａ変換器１０の出力回路において、Ｎチャネル・トランジスタを用いた電流電圧変換回路の構成を示した図である。
【図１３】図１３は、図１１に示したＤ／Ａ変換器１０の出力回路において、Ｐチャネル・トランジスタを用いた電流電圧変換回路の構成を示した図である。
【図１４】図１４は、出力段がＮチャネル・トランジスタで構成される電流出力型Ｄ／Ａ変換器を用いて構成される全範囲出力動作可能なＤ／Ａ変換器の構成例を示した図である。
【図１５】図１５は、出力段がＰチャネル・トランジスタで構成される電流出力型Ｄ／Ａ変換器を用いて構成される全範囲出力動作可能なＤ／Ａ変換器の構成例を示した図である。
【符号の説明】
【００６８】
１０…全範囲出力Ｄ／Ａ変換器
１１…電流出力型Ｄ／Ａ変換器
１２…出力電流コピー部
１３…出力レベル選択スイッチ
１４…第１の出力回路
１５…第２の出力回路
【図１】
2008017383.tif 000003
【図２】
2008017383.tif 000004
【図３】
2008017383.tif 000005
【図４】
2008017383.tif 000006
【図５】
2008017383.tif 000007
【図６】
2008017383.tif 000008
【図７】
2008017383.tif 000009
【図８】
2008017383.tif 000010
【図９】
2008017383.tif 000011
【図１０】
2008017383.tif 000012
【図１１】
2008017383.tif 000013
【図１２】
2008017383.tif 000014
【図１３】
2008017383.tif 000015
【図１４】
2008017383.tif 000016
【図１５】
2008017383.tif 000017