(57)【要約】【課題】ゲートドライバの負荷を軽減し、消費電力の削減を図ることができる表示駆動装置及び該表示駆動装置を具備する表示装置を提供すること。【解決手段】液晶表示パネルの備える複数本の出力端子に対して所定の走査周期で走査信号をそれぞれ供給して、出力端子をオン状態またはオフ状態に切り替える為の複数の出力端子を有するゲートドライバ２０を具備し、複数本のゲート出力ラインのうち互いに隣接して配設されたゲート出力ライン間にはそれぞれスイッチ部２５が設けられ、タイミングジェネレータ８０により供給される制御信号に応じて、スイッチ部２５は所定時間だけオン状態とされて当該ゲート出力ライン間が短絡されることを特徴とする表示駆動装置及び該表示駆動装置を具備する液晶表示装置。【選択図】      図３
2008216349.tif 000002
【特許請求の範囲】
【請求項１】
行及び列方向にマトリクス状に配列された複数の表示画素を駆動するための表示駆動装置であって、
行毎の前記表示画素を選択状態に設定する走査信号を出力する複数の出力端子と、
前記複数の出力端子の各々から、前記走査信号を、所定の時間間隔をおいて順次出力する手段と、
前記各出力端子から前記走査信号を出力する間の期間において、直前に前記走査信号を出力した第１の前記出力端子と次に走査信号を出力する第２の前記力端子とを電気的に接続する短絡手段と、
を具備することを特徴とする表示駆動装置。
【請求項２】
前記走査信号は、所定のハイレベル電圧とローレベル電圧の２つの信号レベルを有するパルス信号であって、前記走査信号を出力しない前記出力端子は前記ローレベル電圧に設定され、
前記短絡手段は、前記走査信号の出力が終了した直後の前記第１の出力端子と、次に走査信号を出力する、前記ローレベル電圧に設定されている前記第２の出力端子とを電気的に接続することを特徴とする請求項１に記載の表示駆動装置。
【請求項３】
前記短絡手段は、前記各出力端子から前記走査信号が出力される間の、前記所定の時間間隔に対応した期間だけ、前記第１の出力端子と前記第２の前記力端子とを電気的に接続することを特徴とする請求項１に記載の表示駆動装置。
【請求項４】
前記短絡手段は、前記複数の出力端子における、互いに隣接ずる出力端子間に配設され、当該隣接ずる出力端子間を電気的に接続する複数のスイッチ部を有し、
複数のスイッチ部の各々を、前記走査信号の出力タイミングに対応して、順次導通状態とすることを特徴とする請求項１に記載の表示駆動装置。
【請求項５】
前記各スイッチ部は、制御端子に印加されるスイッチ制御信号によって導通及び非導通が制御されるスイッチング素子を有して構成されることを特徴とする請求項４に記載の表示駆動装置。
【請求項６】
前記スイッチ制御信号は、前記各出力端子から前記走査信号が出力される間の、前記所定の時間間隔に対応したパルス幅を有していることを特徴とする請求項５に記載の表示駆動装置。
【請求項７】
行及び列方向に配設された複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列された複数の表示画素を有する表示部と、
前記複数の走査ラインの各々に接続されて行毎の前記表示画素を選択状態に設定する走査信号を出力する複数の出力端子と、前記複数の出力端子の各々から、前記走査信号を、所定の時間間隔をおいて順次出力して、前記各走査ライン供給する手段と、前記各出力端子から前記走査信号を出力する間の期間において、直前に前記走査信号を出力した第１の前記出力端子と次に走査信号を出力する第２の前記力端子とを電気的に接続する短絡手段と、を有する走査駆動手段と、
を具備することを特徴とする表示装置。
【請求項８】
前記走査駆動手段において、
前記走査信号は、所定のハイレベル電圧とローレベル電圧の２つの信号レベルを有するパルス信号であって、前記走査信号を出力しない前記出力端子は前記ローレベル電圧に設定され、
前記短絡手段は、前記走査信号の出力が終了した直後の前記第１の出力端子と、次に走査信号を出力する、前記ローレベル電圧に設定されている前記第２の出力端子とを電気的に接続することを特徴とする請求項７に記載の表示装置。
【請求項９】
前記短絡手段は、前記各出力端子から前記走査信号が出力される間の、前記所定の時間間隔に対応した期間だけ、前記第１の出力端子と前記第２の前記力端子とを電気的に接続することを特徴とする請求項７に記載の表示装置。
【請求項１０】
前記短絡手段は、前記複数の出力端子における、互いに隣接ずる出力端子間に配設され、当該隣接ずる出力端子間を電気的に接続する複数のスイッチ部を有し、
複数のスイッチ部の各々を、前記走査信号の出力タイミングに対応して、順次導通状態とすることを特徴とする請求項７に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配列された複数の表示画素を駆動するための表示駆動装置及びそれを備える表示装置に関する。
【背景技術】
【０００２】
従来より、液晶を駆動して画像表示させる表示駆動装置及び該表示駆動装置を具備する液晶表示装置が知られている。このような液晶表示装置としては、例えば、液晶表示パネル上に複数の走査ラインと複数の信号ラインとがそれぞれ直交して行及び列方向に配置され且つ各交点近傍に液晶画素が配置されるアクティブマトリクス方式の液晶表示装置が知られている。
【０００３】
このアクティブマトリクス方式の液晶表示装置においては、スイッチング素子（例えばＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ））を介して信号ラインに接続される画素電極（表示電極）と当該画素電極に対向して配置される共通電極との間に液晶が充填され、２つの電極間にて電場が形成されることによって液晶が駆動される。
【０００４】
このような液晶表示装置に関連する技術として、例えば特許文献１に、通常のインターレース表示信号を用いて高品質なフルライン表示を行う簡単な回路構成の液晶表示装置が開示されている。この特許文献１に開示されている液晶表示装置では、水平走査回路は１水平走査期間（１Ｈ）に１ライン分の画像データを一定の極性で出力し、且つ垂直走査回路は１水平走査期間（１Ｈ）の１／２以下の周期を有する垂直走査クロック信号に基づいて動作する。これにより、１水平走査期間に複数本の走査電極が選択され、選択された複数のラインが表示される。フィールド毎にこれを繰り返すことによってインターレース信号の間が抜けたラインにも信号が書き込まれるので、液晶パネルの動作周波数は１フィールドとなり、フリッカやラインの輝度ムラが解消される。
【特許文献１】特開平９−６５２５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、表示駆動装置及び液晶表示装置においては、走査電極を駆動する為の駆動電圧であるＶＧＨ（ＯＮ電圧）とＶＧＬ（ＯＦＦ電圧）との電位差が大きい為、ゲートドライバの負荷が大きい（消費電力が大きい）という課題が存在する。そして、特許文献１には、この課題及びこの課題を解決する為の手段等に関しては、開示は勿論、示唆すらされていない。
【０００６】
本発明は、前記の事情に鑑みてなされたものであり、ゲートドライバの負荷を軽減し、消費電力の削減を図ることができる表示駆動装置及び該表示駆動装置を具備する表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記の目的を達成するために、本発明の請求項１に記載の発明は、行及び列方向にマトリクス状に配列された複数の表示画素を駆動するための表示駆動装置であって、行毎の前記表示画素を選択状態に設定する走査信号を出力する複数の出力端子と、前記複数の出力端子の各々から、前記走査信号を、所定の時間間隔をおいて順次出力する手段と、前記各出力端子から前記走査信号を出力する間の期間において、直前に前記走査信号を出力した第１の前記出力端子と次に走査信号を出力する第２の前記力端子とを電気的に接続する短絡手段と、を具備することを特徴とする。
【０００８】
請求項２に記載の発明は、請求項１に記載の表示駆動装置において、前記走査信号は、所定のハイレベル電圧とローレベル電圧の２つの信号レベルを有するパルス信号であって、前記走査信号を出力しない前記出力端子は前記ローレベル電圧に設定され、前記短絡手段は、前記走査信号の出力が終了した直後の前記第１の出力端子と、次に走査信号を出力する、前記ローレベル電圧に設定されている前記第２の出力端子とを電気的に接続することを特徴とする。
【０００９】
請求項３に記載の発明は、請求項１に記載の表示駆動装置において、前記短絡手段は、前記各出力端子から前記走査信号が出力される間の、前記所定の時間間隔に対応した期間だけ、前記第１の出力端子と前記第２の前記力端子とを電気的に接続することを特徴とする。
【００１０】
請求項４に記載の発明は、請求項１に記載の表示駆動装置において、前記短絡手段は、前記複数の出力端子における、互いに隣接ずる出力端子間に配設され、当該隣接ずる出力端子間を電気的に接続する複数のスイッチ部を有し、複数のスイッチ部の各々を、前記走査信号の出力タイミングに対応して、順次導通状態とすることを特徴とする。
【００１１】
請求項５に記載の発明は、請求項４に記載の表示駆動装置において、前記各スイッチ部は、制御端子に印加されるスイッチ制御信号によって導通及び非導通が制御されるスイッチング素子を有して構成されることを特徴とする。
【００１２】
請求項６に記載の発明は、請求項５に記載の表示駆動装置において、前記スイッチ制御信号は、前記各出力端子から前記走査信号が出力される間の、前記所定の時間間隔に対応したパルス幅を有していることを特徴とする。
【００１３】
請求項７に記載の発明は、行及び列方向に配設された複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列された複数の表示画素を有する表示部と、前記複数の走査ラインの各々に接続されて行毎の前記表示画素を選択状態に設定する走査信号を出力する複数の出力端子と、前記複数の出力端子の各々から、前記走査信号を、所定の時間間隔をおいて順次出力して、前記各走査ライン供給する手段と、前記各出力端子から前記走査信号を出力する間の期間において、直前に前記走査信号を出力した第１の前記出力端子と次に走査信号を出力する第２の前記力端子とを電気的に接続する短絡手段と、を有する走査駆動手段と、を具備することを特徴とする表示装置。
【００１４】
請求項８に記載の発明は、請求項７に記載の表示装置において、前記走査駆動手段において、前記走査信号は、所定のハイレベル電圧とローレベル電圧の２つの信号レベルを有するパルス信号であって、前記走査信号を出力しない前記出力端子は前記ローレベル電圧に設定され、前記短絡手段は、前記走査信号の出力が終了した直後の前記第１の出力端子と、次に走査信号を出力する、前記ローレベル電圧に設定されている前記第２の出力端子とを電気的に接続することを特徴とする。
【００１５】
請求項９に記載の発明は、請求項７に記載の表示装置において、前記短絡手段は、前記各出力端子から前記走査信号が出力される間の、前記所定の時間間隔に対応した期間だけ、前記第１の出力端子と前記第２の前記力端子とを電気的に接続することを特徴とする。
【００１６】
請求項１０に記載の発明は、請求項７に記載の表示装置において、前記短絡手段は、前記複数の出力端子における、互いに隣接ずる出力端子間に配設され、当該隣接ずる出力端子間を電気的に接続する複数のスイッチ部を有し、複数のスイッチ部の各々を、前記走査信号の出力タイミングに対応して、順次導通状態とすることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、ゲートドライバの負荷を軽減して消費電力の軽減を図ることができる表示駆動装置及び該表示駆動装置を具備する表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
[第１実施形態]
図１は、本発明の第１実施形態に係る表示駆動装置の一構成例を示すブロック図である。
【００１９】
図１に示すように、本発明の第１実施形態に係る表示駆動装置は、表示画素Ｐｘ（図２参照）が２次元配列された液晶表示パネル１０の表示駆動を行う為に、次のような構成を採る。
【００２０】
すなわち、本第１実施形態に係る表示駆動装置は、液晶表示パネル１０の各行の表示画素Ｐｘ群を順次走査して選択状態に設定するゲートドライバ（走査ドライバ：走査駆動手段）２０と、ゲートドライバ２０によって選択状態に設定された行の表示画素Ｐｘ群に対して、表示信号に基づく表示信号電圧を一括して出力するソースドライバ（データドライバ）３０と、ゲートドライバ２０及びソースドライバ３０の動作タイミングを制御する為の制御信号（水平制御信号、垂直制御信号等）を生成且つ出力するタイミングジェネレータ７０と、Ｉ／Ｏバッファ６０を介してｎビットの表示信号を書き込むことができる表示ＲＡＭ部４０と、表示ＲＡＭ部４０にＲＡＭ制御信号を供給するＲＡＭコントローラ５０と、タイミングジェネレータ８０によって生成される極性反転信号ＦＲＰに基づいて、液晶表示パネル１０に設けられた共通電極（対向電極）に印加するコモン信号電圧Ｖｃｏｍを生成するＶｃｏｍ回路１００と、Ｖｃｏｍ回路１００、ゲートドライバ２０、及びソースドライバ３０等に必要な各種電圧を生成して供給する電源回路１２０と、を具備する。
【００２１】
ところで、前記液晶表示パネル１０における表示制御は次のように行われる。
【００２２】
液晶表示パネル１０における１行分の表示信号は順次、タイミングジェネレータ８０から供給される水平制御信号に基づいて、ソースドライバ３０によって取り込み保持される。
【００２３】
一方、走査信号は、タイミングジェネレータ８０から供給される垂直制御信号に基づいて、ゲートドライバ２０によって液晶表示パネル１０に配設された各走査ラインＳＬに順次印加されて、各行における表示画素Ｐｘ群が順次選択状態に設定される。
【００２４】
そして、上述したようにソースドライバ３０によって保持された表示信号に対応する表示信号電圧は、各行の表示画素Ｐｘ群の選択タイミングに同期して、ソースドライバ３０によって各データラインＤＬを介して各表示画素Ｐｘに一斉に供給される。
【００２５】
以上のような一連の動作制御が、一画面分の各行に対して繰り返し実行されることによって、表示信号に基づく所望の画像情報が、液晶表示パネル１０に表示される。
【００２６】
続いて、液晶表示パネル１０及び表示画素Ｐｘについて、図２を参照して説明する。図２は、液晶表示パネル１０における一表示画素Ｐｘに形成される容量成分の等価回路を示す図である。
【００２７】
液晶表示パネル１０においては、上面ガラス基板（不図示）には、各表示画素Ｐｘに共通に設けられた単一の電極でありコモン信号電圧Ｖｃｏｍが印加される共通電極１５が形成されている。一方、下面ガラス基板（不図示）には、画素電極（画素パターン）１１と、この画素電極を駆動する為のスイッチ素子としての薄膜トランジスタ（以降、ＴＦＴと称する）１７と、該ＴＦＴ１７のゲート入力となる走査ラインＳＬと、ソース入力となるデータラインＤＬとが形成されている。
【００２８】
ここで、ＴＦＴ１７におけるドレイン電極１２は画素電極１１に接続され、ソース電極１３はデータラインＤＬに接続され、ゲート電極１４は走査ラインＳＬに接続されている。
【００２９】
そして、表示画素Ｐｘに形成される容量成分としては、画素電極１１と共通電極１５との間に充填且つ保持された液晶分子から成る画素容量（液晶容量）ＣＬｃｄと、画素容量ＣＬｃｄに印加された信号電圧を保持するための蓄積容量（補助容量）Ｃｃｓと、走査ラインＳＬと画素電極１１との間（ＴＦＴ１７のゲート−ソース間）に寄生する容量Ｃｇｓとが挙げられる。なお、補助容量Ｃｃｓにおける補助電極１６にはコモン信号電圧Ｖｃｏｍが印加されるように構成されている。
【００３０】
続いて、本第１実施形態に係る表示駆動装置におけるゲートドライバ２０の構成を示す図である図３を参照して、ゲートドライバ２０の構成を説明する。
【００３１】
すなわち、ゲートドライバ２０は、液晶表示パネル１０に配設された各走査ラインＳＬに対して順次走査信号を印加する為に、レベルシフタ２１と、双方向シフトレジスタ２２と、出力部２３と、本第１実施形態に特有の構成要素であるスイッチ部（短絡手段）２５とを有する。
【００３２】
レベルシフタ２１は、電源回路１２０から供給される駆動電圧に基づいて、タイミングジェネレータ８０から供給された垂直制御信号の一部の信号の信号レベルを所定の信号レベルに変換する。
【００３３】
双方向シフトレジスタ２２は、タイミングジェネレータ８０から供給された垂直制御信号におけるゲートクロックＧＰＣＫ及びゲートスタート信号ＧＳＲＴに基づいて、各行の走査ラインに対応するシフト信号を順次出力する。
【００３４】
出力部２３は、垂直制御信号として供給されるゲートラインアウトプットイネーブル信号ＧＯＥに基づいて、各行の走査ラインＳＬへの走査信号の印加タイミングが制御され、ハイレベルがＶＧＨでローレベルがＶＧＬの走査信号を出力する。
【００３５】
スイッチ部２５は、各行の走査ラインＳＬに走査信号を印加する為の出力端子Ｇ１，Ｇ２，Ｇ３，…，Ｇｎを有するとともに、タイミングジェネレータ８０から垂直制御信号として供給されるスイッチ制御信号Ｇ１２、Ｇ２３、Ｇ３４…によって、各出力端子Ｇ１，Ｇ２，Ｇ３，…，Ｇｎのうちの、互いに隣り合う出力端子間を短絡する複数のスイッチを有する。
【００３６】
以下、本第１実施形態に係る表示駆動装置の主な特徴の一つであるスイッチ部２５の構成の一部を示す図である図４を参照して、スイッチ部２５の構成を説明する。
【００３７】
図４に示すように、スイッチ部２５は、出力端子Ｇ１，Ｇ２，Ｇ３，…，Ｇｎのうちの、互いに隣り合う出力端子（例えばＧ１とＧ２）間を短絡するためのスイッチとしてＴＦＴ１９を有する。
【００３８】
例えば、出力端子Ｇ１と出力端子Ｇ２との間に接続されているＴＦＴ１９には、図３に示すようにタイミングジェネレータ８０からスイッチ制御信号Ｇ１２が供給される。同様に、出力端子Ｇ２と出力端子Ｇ３との間に接続されているＴＦＴ１９には、図３に示すようにタイミングジェネレータ８０からスイッチ制御信号Ｇ２３が供給される。
【００３９】
次に、スイッチ部２５の動作及びその作用効果について、図５を参照して説明する。図５は、出力部２３の構成の一部及びＴＦＴ１９を詳細に示した図である。図５に示すＶＧＨ電源ラインＬＮＨ及びＶＧＬ電源ラインＬＮＬには、それぞれ駆動電圧ＶＧＨ、ＶＧＬが印加される。なお、駆動電圧ＶＧＨ，ＶＧＬは、電源回路１２０によって生成されて、ゲートドライバ２０に供給される。
【００４０】
このような構成の出力部２３によって、従来行われているように、タイミングジェネレータ８０から垂直制御信号として供給されるゲートラインアウトプットイネーブル信号ＧＯＥに基づいて、各行の走査ラインＳＬへの走査信号の印加タイミングが制御され、各走査ラインＳＬに接続される各出力端子（Ｇ１，Ｇ２，Ｇ３，…）への走査信号の印加が行われる。
【００４１】
そして、本第１実施形態に係る表示駆動装置においては、さらに出力端子間に設けられたＴＦＴ１９によって、各走査ラインＳＬへの走査信号の印加時における電荷の再利用が行われる。この電荷の再利用について、ゲートドライバ２０の各出力端子Ｇ１，Ｇ２，Ｇ３，…における出力波形を示す図である図６を参照して説明する。
【００４２】
すなわち、本第１実施形態に係る表示駆動装置では、例えば出力端子Ｇ１と出力端子Ｇ２との間等の、互いに隣り合う出力端子間（ゲート出力端子間）が、走査ラインのＯＮ／ＯＦＦ切り替え時に、所定時間だけ短絡される。そして、この短絡には、スイッチ部２５の備えるＴＦＴ１９が用いられる。
【００４３】
すなわち、図６に示すように、互いに隣り合う出力端子からの走査ラインＳＬへの走査信号の印加は所定の時間間隔を有して行われる。そして、１つの出力端子（例えばＧ１）からの走査ラインＳＬへの走査信号（Ｇ１出力）の印加が終了したタイミングから次の出力端子（Ｇ２）から走査ラインＳＬへの走査信号（Ｇ２出力）の印加が開始される間のタイミングにおいて、スイッチ部２５のＴＦＴ１９をＯＮにする為のスイッチ制御信号Ｇ１２が、タイミングジェネレータ８０からスイッチ部２５へ供給され（図４参照）、該スイッチ制御信号に基づいて所定時間だけ、出力端子Ｇ１、Ｇ２間が短絡される。このような動作が各出力端子（Ｇ１，Ｇ２，Ｇ３…）から各走査ラインＳＬへの走査信号の印加タイミングに応じて順次行われて、隣り合う出力端子間が順次短絡されていく。
【００４４】
図６に示す出力端子Ｇ１，Ｇ２，Ｇ３における出力波形のグラフから分かるように、各出力端子は、走査信号を出力しないときはローレベル（駆動電圧ＶＧＬに対応）となっており、走査信号を出力するときハイレベル（駆動電圧ＶＧＨに対応）とされる。このため、互いに隣り合う出力端子間が、走査信号を出力する間に所定時間だけ順次短絡されることによって、短絡されている２つの出力端子の電位は、短絡される直前の時点における互いの電位の概ね中間値となる。
【００４５】
なお、図６に示す例においては、駆動電圧ＶＧＨとして＋１５Ｖが想定され、駆動電圧ＶＧＬとして−１５Ｖが想定されている。したがって、図６に示す例においては、上述した出力端子間の短絡時には、直前に走査信号を出力した出力端子及びこれに接続される走査ラインは＋１５Ｖから０Ｖへ移行し、次に走査信号を出力する出力端子及びこれに接続される走査ラインは−１５Ｖから０Ｖへ移行する。
【００４６】
つまり、本第１実施形態においては、出力端子Ｇ１，Ｇ２，Ｇ３…から走査信号を出力する間のタイミングにおいて、互いに隣り合う出力端子間、すなわちＯＮされる直前に走査信号を出力した出力端子と次に走査信号を出力する出力端子との間が、スイッチ部２５ｂによって所定時間だけ順次短絡されていく。
【００４７】
ここで、所定時間すなわちスイッチ部２５のＴＦＴ１９をＯＮにする為に供給されるスイッチ制御信号Ｇ１２，Ｇ２３，Ｇ３４のパルス幅は、例えばタイミングジェネレータ８０が出力することができるパルスの最小のパルス幅から、該パルス幅の２倍、３倍、…、が考えられる。なお、このパルス幅の上限としては、例えばゲートドライバの出力波形における一パルス幅の１／２未満の幅である。
【００４８】
すなわち、このような出力端子間の短絡を行わない従来の表示駆動装置においては、ゲートドライバは、図７に示すゲートドライバの出力波形に示すように、各走査ラインを−１５Ｖから＋１５Ｖあるいは＋１５Ｖから−１５Ｖへ駆動しなければならないのに比べて、本第１実施形態に係る表示駆動装置では、図６に示すように、ゲートドライバ２０は、走査信号を印加する走査ラインについては０Ｖから＋１５Ｖへ駆動すればよく、走査信号の印加が終了した走査ラインについては０Ｖから−１５Ｖへ駆動すればよくなる。これにより、ゲートドライバの負荷を、従来に比べて半減することができ、これにより消費電力を削減することができる。
【００４９】
以上説明したように、本第１実施形態によれば、ゲートドライバの負荷を軽減することができて、消費電力の削減を図ることができる表示駆動装置及び該表示駆動装置を具備する表示装置を提供することが出来る。
【００５０】
[第２実施形態]
次に、本発明の第２実施形態について説明する。なお、第１実施形態に係る表示駆動装置と本第２実施形態に係る表示駆動装置との相違点はゲートドライバ２０の構成であるので、この相違点のみを説明する。
【００５１】
図８は、本第２実施形態に係る表示駆動装置におけるゲートドライバ２０の構成を示す図である。同図に示すように、本第２実施形態においてはレベルシフタ２１が出力部２３の直前の段階に設けられている。すなわち、本第２実施形態に係る表示駆動装置では、ゲートドライバ２０内部においてレベルシフタ２１を出力直前の段階に設ける構成を採る。このような構成を採ることで、当該ゲートドライバ２０内部における消費電力を低減させる。
【００５２】
以上説明したように、本第２実施形態によれば、第１実施形態に係る表示駆動装置及び該表示駆動装置を具備する液晶表示装置と同様の効果を奏する上に、ゲートドライバの消費電力の更なる低減を実現した表示駆動装置及び該表示駆動装置を具備する液晶表示装置を提供することができる。
【００５３】
以上、第１実施形態及び第２実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形及び応用が可能なことは勿論である。
【００５４】
例えば、第１実施形態及び第２実施形態においては、スイッチ部２５は、ゲートドライバ２０内に設けられる構成としたが、液晶表示パネル１０の配線上に設けられる構成としても勿論良い。
【００５５】
さらに、上述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１実施形態に係る表示駆動装置の一構成例を示すブロック図。
【図２】液晶表示パネルにおける一表示画素に形成される容量成分の等価回路を示す図。
【図３】本発明の第１実施形態に係る表示駆動装置におけるゲートドライバの構成を示す図。
【図４】ゲートドライバの有するスイッチ部の構成を示す図。
【図５】ゲートドライバの有する出力部の一部及びスイッチ部の構成を詳細に示す図。
【図６】ゲートドライバの各出力端子における出力波形を示す図。
【図７】従来の表示駆動装置におけるゲートドライバの出力端子における出力波形を示す図。
【図８】本発明の第２実施形態に係る表示駆動装置におけるゲートドライバの構成を示す図。
【符号の説明】
【００５７】
Ｐｘ…表示画素、  ＳＬ…走査ライン、  ＤＬ…データライン、  ＣＬｃｄ…画素容量、  Ｃｇｓ…容量、  Ｃｃｓ…補助容量、  ＶＧＨ…駆動電圧、  ＶＧＬ…駆動電圧、  ＧＰＣＫ…ゲートクロック、  Ｇ１，Ｇ２，Ｇ３…出力端子、  Ｇ１２，Ｇ２３…ライン、  ＬＮＨ，ＶＧＨ，ＬＮＬ，ＶＧＬ…電源ライン、  １０…液晶表示パネル、  １１…画素電極、  １２…ドレイン電極、  １３…ソース電極、  １４…ゲート電極、  １５…共通電極、  １６…補助電極、  １７，１９…ＴＦＴ、  ２０…ゲートドライバ、  ２１…レベルシフタ、  ２２…双方向シフトレジスタ、  ２３…出力部、  ２５…スイッチ部、  ３０…ソースドライバ、  ４０…デコーダ、  ５０…ＲＡＭ部、  ６０…データラッチ、  ７０…Ｉ／Ｏバッファ、  ８０…タイミングジェネレータ、  ９０…ＲＡＭコントローラ、  １００…Ｖｃｏｍ回路、  １２０…電源回路。
【図１】
2008216349.tif 000003
【図２】
2008216349.tif 000004
【図３】
2008216349.tif 000005
【図４】
2008216349.tif 000006
【図５】
2008216349.tif 000007
【図６】
2008216349.tif 000008
【図７】
2008216349.tif 000009
【図８】
2008216349.tif 000010