(57)【要約】【課題】歩留まり良く製造することができ、特性のばらつきを抑制することができる半導体装置の構造及び製造技術を提供する。【解決手段】島状の半導体層を形成し、該半導体層上に酸化膜を用いて第１絶縁層を形成し、該第１絶縁層上に窒化膜を用いて第２絶縁層を形成し、半導体層上に、第１絶縁層及び第２絶縁層を介してゲート電極を形成し、該ゲート電極を覆うように酸化膜を用いて第３絶縁層を形成し、第３絶縁層を選択的にエッチングして、ゲート電極の側面にサイドウォール絶縁層を形成する。【選択図】図１
2008227320.tif 000002
【特許請求の範囲】
【請求項１】
島状の半導体層を形成し、
前記半導体層上に酸化膜を用いて第１絶縁層を形成し、
前記第１絶縁層上に窒化膜を用いて第２絶縁層を形成し、
前記半導体層上に、前記第１絶縁層及び前記第２絶縁層を介してゲート電極を形成し、
前記ゲート電極を覆うように酸化膜を用いて第３絶縁層を形成し、
前記第３絶縁層を選択的にエッチングして、前記ゲート電極の側面にサイドウォール絶縁層を形成することを特徴とする半導体装置の作製方法。
【請求項２】
島状の半導体層を形成し、
酸素を含む雰囲気下で高密度プラズマ処理を行うことにより、前記半導体層上に第１絶縁層を形成し、
窒素を含む雰囲気下で高密度プラズマ処理を行うことにより、前記第１絶縁層上に第２絶縁層を形成し、
前記半導体層上に、前記第１絶縁層及び前記第２絶縁層を介してゲート電極を形成し、
前記ゲート電極を覆うように酸化膜を用いて第３絶縁層を形成し、
前記第３絶縁層を選択的にエッチングして、前記ゲート電極の側面にサイドウォール絶縁層を形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項２において、
前記第１絶縁層及び前記第２絶縁層は、連続処理を行って形成することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記酸化膜は酸化シリコン、酸化窒化シリコン又は酸化アルミニウムを含む膜を用い、前記窒化膜は窒化シリコン、窒化酸化シリコン又は窒化アルミニウムを含む膜を用いることを特徴とする半導体装置の作製方法。
【請求項５】
島状の半導体層を形成し、
前記半導体層上に第１絶縁層を形成し、
前記半導体層上に、前記第１絶縁層を介してゲート電極を形成し、
窒素を含む雰囲気下で高密度プラズマ処理を行うことにより、前記ゲート電極と重ならない領域の前記第１絶縁層の一部を窒化し、
前記ゲート電極を覆うように酸化膜を用いて第３絶縁層を形成し、
前記第３絶縁層を選択的にエッチングして、前記ゲート電極の側面にサイドウォール絶縁層を形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項５において、
前記酸化膜は酸化シリコン、酸化窒化シリコン又は酸化アルミニウムを含む膜を用いることを特徴とする半導体装置の作製方法。
【請求項７】
ゲート電極と重畳し、該重畳領域の外側に不純物領域が形成された半導体層と、
前記ゲート電極の側面に設けられたサイドウォール絶縁層と、
前記ゲート電極及び前記サイドウォール絶縁層と、前記半導体層と、の間に設けられたゲート絶縁層と、
を有し、
前記ゲート絶縁層は、前記半導体層と接する側と比較して、前記サイドウォール絶縁層と接する側の窒素濃度が高いことを特徴とする半導体装置。
【請求項８】
請求項７において、
前記ゲート絶縁層の前記サイドウォール絶縁層と接する領域は、前記サイドウォール絶縁層と比較して、窒素濃度が高いことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその作製方法に関する。なお、本明細書中において、半導体装置とは半導体特性を利用することで機能しうる装置全般を示す。
【背景技術】
【０００２】
ユビキタス社会の到来を迎え、情報化社会はますます発展している。情報化社会を支える基盤技術はＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）に代表される半導体技術である。例えば携帯電話、パーソナルコンピュータ等の情報通信機器や、無線通信ネットワークなどの社会を支えるシステムなど、半導体技術は広く活用されている。また、情報化社会の発展に伴い、各種情報通信機器等の高速化、大容量化、小型化、軽量化等の要求は高まっており、その結果、ＬＳＩの高集積化、高速化、低消費電力化が求められている。
【０００３】
ＬＳＩの高集積を実現するためには、ＬＳＩを構成する個々の素子（例えばトランジスタ）の微細化が必須となる。しかしながら、トランジスタを微細化するため素子寸法を小さくしていくと、短チャネル効果と呼ばれる問題が顕著となってしまう。短チャネル効果が起きると、しきい値電圧が低下する、リーク電流が増大するなど、素子の信頼性が低下してしまう。
【０００４】
短チャネル効果を抑制する構造の１つとして、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造が知られている。例えば、本出願人は、同一基板上に異なる２つの性能が求められる回路を形成する際に、それぞれの回路を構成するトランジスタのゲート電極の側面に形成するサイドウォールによって、所望のＬＤＤ領域を形成することを特許文献１に記載している。
【特許文献１】特開平１１−０９７７０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ゲート電極の側面にサイドウォールを形成する際、オーバーエッチングが問題となりやすい。特に、素子の高性能化を図り、チャネル形成領域を形成する半導体層を薄膜化すると、オーバーエッチングによる半導体層の膜厚のばらつき或いは半導体層の一部消失が顕著になり、問題である。半導体層の膜厚がばらつくと、完成する半導体装置の特性までばらついてしまい、信頼性が低下しやすい。また、半導体層が消失するなど、歩留まりも低下してしまう。
【０００６】
上記問題を鑑み、本発明は歩留まり良く製造することができ、特性のばらつきを抑制することができる半導体装置の構造及び製造技術を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明は、絶縁表面上の半導体層で素子を構成する所謂ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造の半導体装置である。本発明の特徴の１つは、ゲート電極の側面にサイドウォール絶縁層が設けられ、該サイドウォール絶縁層と半導体層との間に窒化膜を含む絶縁層を有する構造とすることである。具体的には、半導体層及びゲート電極の間に形成するゲート絶縁層において、半導体層側は酸化膜を用いて形成し、サイドウォール絶縁層が設けられる側を窒化膜を用いて形成することを特徴とする。好ましくは、サイドウォール絶縁層を形成する際のエッチングストッパーとして機能しうる絶縁層を、窒素を含む雰囲気下で高密度プラズマ処理を行って形成するとよい。
【０００８】
本発明の具体的な構成は、島状の半導体層を形成し、半導体層上に酸化膜を用いて第１絶縁層を形成し、第１絶縁層上に窒化膜を用いて第２絶縁層を形成し、半導体層上に、第１絶縁層及び第２絶縁層を介してゲート電極を形成し、ゲート電極を覆うように酸化膜を用いて第３絶縁層を形成し、第３絶縁層を選択的にエッチングして、ゲート電極の側面にサイドウォール絶縁層を形成する。
【０００９】
また、本発明の他の構成は、島状の半導体層を形成し、酸素を含む雰囲気下で高密度プラズマ処理を行うことにより、半導体層上に第１絶縁層を形成し、窒素を含む雰囲気下で高密度プラズマ処理を行うことにより、第１絶縁層上に第２絶縁層を形成し、半導体層上に、第１絶縁層及び記第２絶縁層を介してゲート電極を形成し、ゲート電極を覆うように酸化膜を用いて第３絶縁層を形成し、第３絶縁層を選択的にエッチングして、ゲート電極の側面にサイドウォール絶縁層を形成する。
【００１０】
上記構成において、第１絶縁層及び第２絶縁層を高密度プラズマ処理を利用して形成する際は、連続処理で行うことが好ましい。
【００１１】
また、本発明の他の構成は、島状の半導体層を形成し、半導体層上に第１絶縁層を形成し、半導体層上に、第１絶縁層を介してゲート電極を形成し、窒素を含む雰囲気下で高密度プラズマ処理を行うことにより、ゲート電極と重ならない領域の第１絶縁層の一部を窒化し、ゲート電極を覆うように酸化膜を用いて第３絶縁層を形成し、第３絶縁層を選択的にエッチングして、ゲート電極の側面にサイドウォール絶縁層を形成する。
【００１２】
上記構成において、酸化膜は酸化シリコン、酸化窒化シリコン又は酸化アルミニウムを含む膜を用いて形成することができる。また、窒化膜は窒化シリコン、窒化酸化シリコン又は窒化アルミニウムを含む膜を用いることができる。
【００１３】
また、本発明に係る半導体装置の構造は、ゲート電極と重畳し、該重畳領域の外側に不純物領域が形成された半導体層と、ゲート電極の側面に設けられたサイドウォール絶縁層と、ゲート電極及びサイドウォール絶縁層と、半導体層と、の間に設けられたゲート絶縁層と、を有し、ゲート絶縁層が、半導体層と接する側と比較して、サイドウォール絶縁層と接する側の窒素濃度が高くなっている。
【００１４】
また、上記構成において、ゲート絶縁層がサイドウォール絶縁層と接する領域が、サイドウォール絶縁層と比較して、窒素濃度が高くなっていることが好ましい。
【発明の効果】
【００１５】
本発明を適用することで、半導体層に膜厚のばらつきが生じるのを防止することができる。よって、特性のばらつきが抑制された半導体装置を、歩留まり良く製造することができる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の主旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更しうることは、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００１７】
（実施の形態１）
図１は、本発明に係る半導体装置の主要な構成を説明するための断面図及び上面図である。図１は、特に薄膜トランジスタの構成を示しており、図１（Ａ）は断面図、図１（Ｂ）は上面図である。図１（Ａ）は、図１（Ｂ）に示す上面図の破線ＯＰ間の断面図に相当する。なお、ここで示す図面は一例であり、所望のレイアウトにより適宜変更されうるものとする。
【００１８】
図１に示す半導体装置は、基板１００上に絶縁層１０２、絶縁層１０４を介して設けられた薄膜トランジスタを有している。薄膜トランジスタは、島状に設けられた半導体層１０６と、半導体層１０６上に設けられた絶縁層１１８と、当該絶縁層１１８を介して半導体層１０６上に設けられたゲート電極１２４を有している。
【００１９】
ゲート電極１２４は、導電層１２０及び導電層１２２の積層構造で形成される。そして、ゲート電極１２４の側面にサイドウォール絶縁層１２６が形成されている。ここでは、ゲート電極１２４は、島状の半導体層１０６を横断するように設けられている。
【００２０】
なお、図１ではゲート電極１２４を導電層１２０、１２２の２層の積層構造で形成する例を示すが、本発明は特に限定されない。例えば、単層構造でもよいし、３層以上の積層構造としてもよい。また、ゲート電極として形成される導電層の側面をテーパ形状にしてもよいし、２層以上の導電層の積層構造として各層でテーパ角度が異なるようにしてもよい。また、導電層の積層構造でゲート電極を形成する場合、各層の幅（キャリアがチャネル形成領域を流れる方向（ソース領域とドレイン領域を結ぶ方向）に平行な方向の長さ）が概略一致するように形成してもよいし、上層と比較して下層の導電層の幅が大きくなるように形成してもよい。
【００２１】
サイドウォール絶縁層１２６は、ゲート電極の側面に接して概略三角形状の酸化膜で形成される。酸化膜としては、酸化シリコン（ＳｉＯｘ）又は酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）等を含む膜を形成すればよい。
【００２２】
半導体層１０６とゲート電極１２４及びサイドウォール絶縁層１２６の間には絶縁層１１８が形成されている。絶縁層１１８はゲート絶縁層として機能する。本発明は、絶縁層１１８において、半導体層１０６側を酸化膜で形成し、サイドウォール絶縁層１２６側を窒化膜で形成することを特徴の１つとする。具体的には、酸化膜で形成する第１絶縁層１１４と、窒化膜で形成する第２絶縁層１１６の積層構造で、絶縁層１１８を形成する。
【００２３】
第１絶縁層１１４を形成する酸化膜としては、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、酸化ハフニウム（ＨｆＯｘ）、酸化アルミニウム（ＡｌｘＯｙ）（ｘ＞ｙ＞０）、酸化タンタル（ＴａｘＯｙ）（ｘ＞ｙ＞０）等を含む膜を形成することができる。また、第２絶縁層１１６を形成する窒化膜としては、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）、窒化アルミニウム（ＡｌＮ）等を含む膜を形成することができる。
【００２４】
なお、絶縁層１１８の膜厚は、第１絶縁層１１４及び第２絶縁層１１６の膜厚を合わせて、１ｎｍ乃至１１０ｎｍ、好ましくは２ｎｍ乃至２０ｎｍとする。ゲート絶縁層を薄膜化すると、トランジスタを低電圧で高速に動作させることが可能になるため好ましい。本実施の形態では、第１絶縁層１１４を膜厚５ｎｍ、第２絶縁層１１６を膜厚２ｎｍ程度として形成する。
【００２５】
半導体層１０６は、チャネル形成領域１０８と、ＬＤＤ領域として機能する一対の不純物領域１１０と、ソース領域又はドレイン領域として機能する一対の不純物領域１１２と、を有する。以下、本明細書ではＬＤＤ領域として機能する不純物領域を低濃度不純物領域ともいう。また、ソース領域又はドレイン領域として機能する不純物領域を高濃度不純物領域ともいう。本実施の形態では、低濃度不純物領域１１０、高濃度不純物領域１１２とする。具体的には、チャネル形成領域１０８は一対の高濃度不純物領域１１２の間に位置しており、低濃度不純物領域１１０はチャネル形成領域１０８と高濃度不純物領域１１２の間にそれぞれ位置している。つまり、チャネル形成領域１０８は、一対の高濃度不純物領域１１２の間及び一対の低濃度不純物領域１１０の間に位置している。高濃度不純物領域１１２は、低濃度不純物領域１１０と比較して、高い濃度で一導電型を付与する不純物元素が添加されている。
【００２６】
半導体層１０６の膜厚は、５ｎｍ乃至１５０ｎｍ、好ましくは１０ｎｍ乃至２５ｎｍとする。本実施の形態では、半導体層１０６は、膜厚１０ｎｍとする。また、半導体層１０６の端部は、テーパ形状とすることができる。例えば、テーパ角が４５°以上９５°未満、好ましくは６０°以上９５°未満となるような形状としてもよいし、テーパ角が４５°未満の緩やかな形状とすることもできる。なお、テーパ角とはテーパ形状を有する層において、当該層の側面と底面がなす傾斜角を示す。本実施の形態では、９０°に近いテーパ角を有するテーパ形状とする。
【００２７】
半導体層１０６において、チャネル形成領域１０８はゲート電極１２４（導電層１２０、導電層１２２の積層構造）と重畳する領域に形成される。なお、チャネル形成領域１０８は、トランジスタの閾値電圧を制御するための一導電型を付与する不純物元素が添加されていてもよい。高濃度不純物領域１１２は、ゲート電極１２４及びサイドウォール絶縁層１２６と重畳しない領域に形成されている。低濃度不純物領域１１０は、サイドウォール絶縁層１２６と重畳する領域に形成されている。
【００２８】
なお、チャネル形成領域１０８と高濃度不純物領域１１２の間に低濃度不純物領域１１０を形成することで、ドレイン領域近傍の電界を緩和することができ、その結果ホットキャリアの発生を抑制することができる。ホットキャリアの発生は、短チャネル効果と呼ばれる現象を引き起こし、閾値電圧を不安定に変化させる要因になり、動作特性や信頼性を著しく低下させる恐れがある。特に、素子を微細化する、例えばチャネル長（チャネル形成領域において、キャリアが流れる方向（ソース領域とドレイン領域を結ぶ方向）に平行な方向の長さ）を短くすると、ドレイン領域近傍が高電界化する問題が顕著となるため、ＬＤＤ領域として機能する低濃度不純物領域を形成することは、非常に効果的である。
【００２９】
また、本発明はサイドウォール絶縁層１２６を用いて自己整合的にＬＤＤ領域（低濃度不純物領域１１０）を形成するため、素子の微細化が進んでも精度良くＬＤＤ領域を形成することができる。これに対し、フォトリソグラフィー工程によりレジストマスク層を形成してＬＤＤ領域を形成する場合はマスク合わせに高度な精度が要求される。よって、微細化が進み素子の寸法が小さくなるにつれ、レジストマスク層を形成するのが非常に困難となる。レジストマスク層の位置がずれると所望の領域にＬＤＤ領域やソース領域又はドレイン領域が形成できなくなり、素子の特性がばらついてしまう。
【００３０】
また、本発明は、ゲート絶縁層として機能する絶縁層１１８を酸化膜と窒化膜の積層構造で形成し、且つサイドウォール絶縁層１２６と接する面側（第２絶縁層１１６）を窒化膜で形成している。サイドウォール絶縁層１２６は酸化膜で形成するため、第２絶縁層１１６がエッチングストッパーとして機能し、下層を保護して半導体層等がエッチングされることを防止することができる。特に、素子の微細化や高性能化を図り、半導体層を薄膜化する場合は、サイドウォール絶縁層を形成する際に該サイドウォール絶縁層のエッジ付近の半導体層が消失されやすくなるため、本発明の構成は非常に効果的である。また、半導体層１０６と接する面側（第１絶縁層１１４）を酸化膜で形成することで、界面の特性不良を防止することができる。
【００３１】
次に、図１で示した半導体装置の作製方法の一例に関して、図面を用いて説明する。
【００３２】
基板１００上に絶縁層１０２、絶縁層１０４を介して、島状の半導体層１０６を形成する（図２（Ａ）参照）。
【００３３】
基板１００は、絶縁表面を有する基板を用いることができる。例えば、ガラス基板、石英基板、サファイア基板、セラミック基板、又は表面に絶縁層が形成された金属基板或いはシリコン基板等の半導体基板などを用いることができる。
【００３４】
絶縁層１０２、絶縁層１０４は、ＣＶＤ法、スパッタリング法、ＡＬＤ法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）等を用いて形成する。絶縁層１０２、絶縁層１０４は、下地絶縁層として機能する。具体的には、基板１００から半導体層へアルカリ金属等が拡散し、半導体層が汚染することを防ぐブロッキング層として機能する。また、基板１００の表面に凹凸がある場合、平坦化する層としても機能することができる。なお、絶縁層１０２、絶縁層１０４は、基板１００からの不純物拡散や基板１００表面の凹凸が問題とならなければ、形成しなくともよい。また、ここでは下地絶縁層を２層の積層構造としているが、単層構造としてもよいし、３層以上の積層構造としてもよい。例えば、下地絶縁層を２層の積層構造とする場合、１層目に窒化酸化シリコン層、２層目に酸化窒化シリコン層を形成することができる。また、１層目に窒化シリコン層を形成し、２層目に酸化シリコン層を形成してもよい。
【００３５】
半導体層１０６は、単結晶半導体又は結晶性半導体で形成されたものを用いることが好ましい。また、半導体層１０６は膜厚５ｎｍ乃至１５０ｎｍの範囲、好ましくは１０ｎｍ乃至２５ｎｍの範囲で形成する。
【００３６】
例えば、ＣＶＤ法やスパッタリング法によって基板１００上全面に形成した半導体層を結晶化した後、選択的にエッチングすることによって、結晶性の半導体層である島状の半導体層１０６を形成することができる。半導体層１０６を形成する半導体材料としてはシリコンを主成分とする材料を用いるのが好ましく、具体的には、シリコン、シリコンゲルマニウム等を用いて形成することができる。また、ゲルマニウムを用いて形成してもよい。半導体層の結晶化法としては、レーザ結晶化法、瞬間熱アニール（ＲＴＡ）又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる結晶化法又はこれらの方法を組み合わせた方法等により行うことができる。
【００３７】
レーザ結晶化法を適用する場合は、連続発振型のレーザ（以下、ＣＷレーザともいう）やパルス発振型のレーザ（以下、パルスレーザともいう）から得られるレーザビームを用いることができる。ここで用いることができるレーザの例としては、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、銅蒸気レーザ若しくは金蒸気レーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４、ＹＡｌＯ３、ＧｄＶＯ４）、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、アレキサンドライトレーザ、ルビーレーザ若しくはＴｉ：サファイアレーザなどの固体レーザ等が挙げられる。固体レーザの場合は、発振されるレーザビームの基本波から第４高調波までを適宜選択して照射することができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。Ｎｄ：ＹＶＯ４レーザをＣＷレーザとして用いる場合は、レーザのパワー密度は０．０１ＭＷ／ｃｍ２〜１００ＭＷ／ｃｍ２程度（好ましくは０．１ＭＷ／ｃｍ２〜１０ＭＷ／ｃｍ２）必要である。そして、走査速度を１０ｃｍ／ｓｅｃ〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、第２高調波はエネルギー効率の点で、さらに高次の高調波より優れているためで、ここでは第２高調波（５３２ｎｍ）を用いることが好ましい。
【００３８】
ＣＷレーザを用いてレーザ結晶化を行う場合は、連続的に半導体層にエネルギーを与えることができるため、一旦半導体層を溶融状態にすると、溶融状態を継続させることができる。よって、ＣＷレーザを走査することによって半導体層の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成することができるため好ましい。このとき固体レーザを用いると、気体レーザ等と比較して、出力の安定性が高く、安定した処理が見込まれるためより好ましい。なお、ＣＷレーザに限らず、繰り返し周波数が１０ＭＨｚ以上のパルスレーザを用いると同様の効果を期待できる。繰り返し周波数が高いパルスレーザを用いると、半導体層が溶融してから固化するまでの時間よりもレーザのパルス発振の間隔が短ければ、常に半導体層を溶融状態にとどめることができ、固液界面の移動により一方向に長い結晶粒で構成される半導体層を形成することができる。また、レーザビームをＴＥＭ００（シングル横モード）で発振して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性を上げることができるので好ましい。
【００３９】
半導体層１０６は、基板全面に形成した半導体層を選択的にレジストマスクで覆い、当該レジストマスクに覆われていない半導体層をエッチングすることによって、島状に形成することができる。半導体層をエッチングする方法は、ドライエッチング法やウェットエッチング法を用いることができる。ドライエッチングを行う場合、エッチングガスは下地絶縁層とのエッチング選択比が十分取れるものを用いる。つまり、ここでは絶縁層１０４に対するエッチングレートが低く、半導体層１０６に対するエッチングレートが高いものを用いればよい。エッチングガスとしては、例えばＣｌ２、ＢＣｌ３、若しくはＳｉＣｌ４等の塩素系ガス、ＣＦ４、ＮＦ３、若しくはＳＦ６等のフッ素系ガス、又はＨＢｒガスを用いることができる。さらにＨｅ、Ａｒ、Ｘｅなどの不活性ガスを適宜加えてもよい。また、フッ素系ガスにＯ２ガスを適宜加えてもよい。所望の形状に加工後、半導体層上に残存するレジストマスクは除去する。なお、半導体層のエッチングは該半導体層を結晶化した後に行ってもよいし、結晶化前に行ってもよい。
【００４０】
また、半導体層１０６は、端部が垂直に近いテーパ形状となるように形成してもよいし、緩やかなテーパ形状となるように形成してもよい。例えば、テーパ角が４５°以上９５°未満、好ましくは６０°以上９５°未満となるような形状としてもよいし、テーパ角が４５°未満の緩やかな形状としてもよい。半導体層１０６の端部の形状は、エッチング条件等を変化させることにより、適宜選択することができる。
【００４１】
また、半導体層１０６の膜厚を５０ｎｍ以下とする場合、５０ｎｍ以上の膜厚で半導体層を形成した後、該半導体層をエッチングして薄膜化してもよい。例えば、ドライエッチング法を用いて半導体層を薄膜化する場合は、Ｃｌ２、ＢＣｌ３、若しくはＳｉＣｌ４等の塩素系ガス、ＣＦ４、ＮＦ３、若しくはＳＦ６等のフッ素系ガス、又はＨＢｒガスを用いることができる。さらにＨｅ、Ａｒ、Ｘｅなどの不活性ガスを適宜加えてもよい。また、フッ素系ガスにＯ２ガスを加えてもよい。また、半導体層を部分的に変質させて、該変質した領域を選択的にエッチングすることもできる。半導体層の変質とは、例えば半導体層の酸化処理、窒化処理等を示し、所望の処理をしてエッチングしたい領域を変質させればよい。
【００４２】
本実施の形態では、半導体層１０６として、膜厚１０ｎｍの結晶性シリコン層を形成する。
【００４３】
なお、半導体層は、種々の結晶化法を用いる薄膜プロセスに換えて、絶縁表面に単結晶半導体層を設けたＳＯＩ基板を用いてもよい。この場合、絶縁表面に設けられた単結晶半導体層を用いて、半導体層１０６を形成することができる。
【００４４】
また、半導体層にトランジスタの閾値電圧を制御するための一導電型を付与する不純物元素を添加してもよい。後にチャネル形成領域を形成する半導体層に所定の濃度の不純物元素を添加することで、強制的にトランジスタの閾値電圧をシフトさせ、所望の閾値電圧とすることが可能である。一導電型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等のｐ型を付与する元素、リン（Ｐ）、ヒ素（Ａｓ）等のｎ型を付与する元素を用いることができる。本実施の形態の場合は、ｐ型を付与する元素、例えばボロンを約１×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加することができる。なお、トランジスタの閾値電圧を制御するための不純物元素の添加は、ゲート電極を形成する前に行えばよい。
【００４５】
次に、半導体層１０６上に絶縁層１１８を形成する。絶縁層１１８はゲート絶縁層として機能する（図２（Ｂ）参照）。
【００４６】
ここで、絶縁層１１８は、半導体層１０６側を酸化膜で形成し、後に形成するサイドウォール絶縁層側を窒化膜で形成する。本実施の形態では、酸化膜で形成する第１絶縁層１１４と、窒化膜で形成する第２絶縁層１１６の積層構造で形成する。
【００４７】
酸化膜としては、酸化シリコン、酸化窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を形成するのが好ましい。窒化膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム等を含む膜を形成することが好ましい。ここでは、第１絶縁層１１４を上述したような酸化膜で形成し、第２絶縁層１１６を上述したような窒化膜で形成する。
【００４８】
絶縁層１１８は、ＣＶＤ法、スパッタリング法、ＡＬＤ法等を用いて形成することもできるが、好ましくはプラズマ処理による固相酸化及び固相窒化で形成すると容易に緻密で薄い絶縁層を得られるためよい。また、半導体層１０６上にＣＶＤ法、スパッタリング法、又はＡＬＤ法を用いて酸化膜を形成した後、当該酸化膜をプラズマ処理により固相酸化、又は固相酸化及び固相窒化して形成してもよい。その他、半導体層１０６上にプラズマ処理による固相酸化処理で酸化膜を形成した後、ＣＶＤ法やスパッタリング法を用いて窒化膜を形成してもよい。
【００４９】
固相酸化処理若しくは固相窒化処理は、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波により励起されたプラズマを用いて行うことが好ましい。具体的には、高周波を用いて励起された、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用してプラズマ処理を行うことが好ましい。これは、固相酸化処理若しくは固相窒化処理において、５００℃以下の温度において、緻密な絶縁層を形成すると共に実用的な反応速度を得るためである。
【００５０】
プラズマ処理により、半導体層１０６の表面を酸化する場合には、酸素を含む雰囲気下（例えば、酸素（Ｏ２）、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）若しくは二酸化窒素（ＮＯ２）、及び希ガス（ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）の少なくとも１つを含む）を含む雰囲気下、又は酸素（Ｏ２）、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）若しくは二酸化窒素（ＮＯ２）と、水素（Ｈ２）と、希ガスと、を含む雰囲気下）で行う。また、プラズマ処理により第１絶縁層１１４の表面を窒化をする場合には、窒素を含む雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含む雰囲気下、窒素と水素と希ガスを含む雰囲気下、又はＮＨ３と希ガスを含む雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることが好ましい。また、ＡｒとＫｒを混合したガスを用いてもよい。
【００５１】
ここで、プラズマ処理を行うためのプラズマ処理装置１０８０の構成例を図５に示す。当該プラズマ処理装置１０８０は、支持台１０８８と、ガスを供給するためのガス供給部１０８４、ガスを排気するために真空ポンプに接続する排気口１０８６、アンテナ１０９８、誘電体板１０８２、プラズマ発生用の高周波を入力する高周波供給部１０９２を有している。被処理体１０１０は、支持台１０８８によって保持される。また、支持台１０８８に温度制御部１０９０を設けることによって、被処理体１０１０の温度を制御することも可能である。被処理体１０１０は、プラズマ処理をする基体であり、本実施の形態では基板１００上に絶縁層１０２、１０４、島状の半導体層１０６を順に積層形成したものに相当する。或いは、島状の半導体層１０６上に酸化膜が形成されたものに相当する。
【００５２】
以下、図５に示すプラズマ処理装置１０８０を用いて半導体層表面に絶縁層を形成する具体例を述べる。なお、プラズマ処理とは、基板、半導体層、絶縁層、導電層に対する酸化処理、窒化処理、酸化窒化処理、水素化処理、表面改質処理を範疇に含んでいる。これらの処理は、その目的に応じて、ガス供給部１０８４から供給するガスを選択すれば良い。
【００５３】
まず、図５に示すプラズマ処理装置１０８０の処理室内を真空にする。そして、ガス供給部１０８４から希ガス、酸素又は窒素を含むガスを供給する。被処理体１０１０は室温、若しくは温度制御部１０９０により１００℃以上５５０℃以下の範囲で加熱する。被処理体１０１０と誘電体板１０８２との間隔（以下、電極間隔ともいう）は、２０ｍｍ以上２００ｍｍ以下（好ましくは２０ｍｍ以上６０ｍｍ以下）程度である。
【００５４】
次に、高周波供給部１０９２からアンテナ１０９８に高周波を入力する。ここでは、高周波としてマイクロ波（周波数２．４５ＧＨｚ）を入力する。そしてマイクロ波をアンテナ１０９８から誘電体板１０８２を通して処理室内に入力することによって、プラズマ１０９４を生成し、当該プラズマ１０９４によって酸素ラジカル（ＯＨラジカルを含む場合もある）又は窒素ラジカル（ＮＨラジカルを含む場合もある）を生成する。このとき、プラズマ１０９４は、供給されたガスによって生成される。
【００５５】
マイクロ波等の高周波の入力によりプラズマ１０９４を生成すると、低電子温度（３ｅＶ以下、好ましくは１．５ｅＶ以下）で高電子密度（１×１０１１ｃｍ−３以上）のプラズマを生成することができる。具体的には、電子温度が０．５ｅＶ以上１．５ｅＶ以下、且つ電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ以下のプラズマ生成することが好ましい。なお、本明細書では、マイクロ波の入力により生成された低電子温度で高電子密度のプラズマを高密度プラズマともいう。また、高密度プラズマを利用してプラズマ処理を行うことを高密度プラズマ処理ともいう。
【００５６】
プラズマ１０９４により生成された酸素ラジカル（ＯＨラジカルを含む場合もある）又は窒素ラジカル（ＮＨラジカルを含む場合もある）によって、被処理体１０１０に形成された半導体層の表面が酸化されて絶縁層が形成される。或いは、半導体層上に形成された絶縁層の表面又は表面近傍が酸化又は窒化される。このとき、供給するガスにアルゴンなどの希ガスを混合させると、希ガスの励起種により酸素ラジカルや窒素ラジカルを効率良く生成することができる。なお。供給ガスに希ガスを用いる場合、形成された絶縁層に希ガスが含まれる場合がある。この方法は、プラズマで励起した活性なラジカルを有効に使うことにより、５００℃以下の低温で固相反応による酸化、窒化を行うことができる。
【００５７】
本実施の形態において、絶縁層１１８をプラズマ処理により形成する好適な作製方法の一例は、酸素を含む雰囲気下で半導体層１０６をプラズマ処理して酸化シリコン層を形成した後、窒素を含む雰囲気下で酸化シリコン層の表面を窒化プラズマ処理して窒素プラズマ処理層でなる第２絶縁層１１６と酸化シリコン層でなる第１絶縁層１１４を形成する。具体的には、まず酸素を含む雰囲気下でプラズマ処理を行い、半導体層１０６上に３ｎｍ乃至６ｎｍの厚さで酸化シリコン層（第１絶縁層１１４に相当）を形成する。続けて、窒素を含む雰囲気下でプラズマ処理を行い、酸化シリコン層の表面又は表面近傍に窒素濃度の高い窒素プラズマ処理層（第２絶縁層１１６に相当）を形成する。このとき、残存する酸化シリコン層が第１絶縁層１１４に相当する。なお、表面近傍とは、酸化シリコン層の表面から概略０．２５ｎｍ乃至１．５ｎｍの深さをいう。例えば、酸化シリコン層を形成した後、窒素を含む雰囲気下でプラズマ処理を行うことによって、酸化シリコン層の表面から概略１ｎｍの深さに窒素を２０原子％乃至５０原子％の割合で含有した窒素プラズマ処理層（第２絶縁層１１６）を形成することができる。窒素プラズマ処理層は、プラズマ処理の条件によって、窒化シリコン又は窒化酸化シリコンで形成される。
【００５８】
いずれにしても、上記のようなプラズマ処理による固相酸化処理若しくは固相窒化処理を用いることで、耐熱温度が７００℃以下のガラス基板を用いても、９５０℃乃至１０５０℃の範囲で形成される熱酸化膜と同等な絶縁層を得ることができる。すなわち、半導体素子、特に薄膜トランジスタや不揮発性記憶素子のゲート絶縁層として機能する絶縁層として信頼性の高い絶縁層を形成することができる。
【００５９】
なお、プラズマ処理による固相酸化若しくは固相窒化により絶縁層１１８を形成する場合、第１絶縁層１１４及び第２絶縁層１１６は明確な境界の区別が付きにくい場合もあるが、少なくとも膜中の窒素含有量を比較した場合に、サイドウォール絶縁層側（ここでは第２絶縁層１１６）の窒素含有量が高いものとする。ここでは、第１絶縁層１１４及び第２絶縁層１１６の境界は点線で図示するものとする。また、絶縁層１１８は２層の積層構造に限定されるものではなく、サイドウォール絶縁層側から次第に窒素含有量が減少していく膜としてもよいし、３層以上の積層構造としてもよい。ただし、ゲート絶縁層として機能する絶縁層において、サイドウォール絶縁層と最も近い側は窒化膜で形成されているものとする。また、プラズマ処理による固相酸化若しくは固相窒化により絶縁層１１８を形成する場合は、第１絶縁層１１４（酸化膜）として酸化シリコン又は酸化窒化シリコンが形成され、第２絶縁層１１６（窒化膜）として窒化シリコン又は窒化酸化シリコンが形成されるものとする。
【００６０】
絶縁層１１８の膜厚は、第１絶縁層１１４と第２絶縁層１１６を合わせて１ｎｍ乃至１１０ｎｍ、好ましくは２ｎｍ乃至２０ｎｍの範囲で形成するとよい。絶縁層１１８は完成するトランジスタのゲート絶縁層を形成するため、薄いほうが低電圧で高速動作が可能になるため好ましい。
【００６１】
次に、絶縁層１１８上に導電層を形成する。ここでは導電層として、導電層１１９、導電層１２１の積層構造を形成する（図２（Ｃ）参照）。
【００６２】
導電層１１９、１２１は、ＣＶＤ法やスパッタリング法により、導電材料を用いて形成する。導電材料としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、又はニオブ（Ｎｂ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いることができる。また、リン等の一導電型を付与する不純物元素が添加された多結晶シリコン等の半導体材料を用いることもできる。なお、ここでは導電層１１９、１２１の積層構造を形成している例を示すが、絶縁層１１８上に形成する導電層は単層構造でもよい。導電層（導電層１１９及び導電層１２１の積層構造）は、膜厚５０ｎｍ乃至１０００ｎｍ、好ましくは１００ｎｍ乃至８００ｎｍ、より好ましくは２００ｎｍ乃至５００ｎｍの範囲で形成する。
【００６３】
本実施の形態では、導電層１１９として膜厚３０ｎｍの窒化タンタル層を形成し、導電層１２１として膜厚１７０ｎｍのタングステン層を形成する。
【００６４】
次に導電層１１９、導電層１２１を選択的にエッチングして、ゲート電極を形成する。ここでは、導電層１２１、導電層１１９を順にエッチングして、ゲート電極を形成する例を示す。
【００６５】
まず、導電層１２１を選択的にエッチングして、導電層１２２を形成する（図２（Ｄ）参照）。導電層１２２は、基板全面に形成した導電層１２１を選択的にレジストマスクで覆い、当該レジストマスクに覆われていない部分をエッチングして形成することができる。
【００６６】
次に、導電層１２２をマスクとして導電層１１９を選択的にエッチングし、導電層１２０を形成する。導電層１２０及び導電層１２２の積層構造は、ゲート電極１２４を形成する（図３（Ａ）参照）。
【００６７】
導電層１２１、導電層１１９のエッチング方法は、ドライエッチング法やウェットエッチング法を用いることができる。なお、本実施の形態では、積層構造である導電層１２１及び導電層１１９を、両者のエッチング選択比が十分取れる条件があるものを用いて形成するのが好ましい。このようにすることで、導電層１２１をエッチングする際に、導電層１１９をエッチングストッパーとして機能させることができる。ここでは、導電層１１９を窒化タンタル層、導電層１２１をタングステン層で形成する例を示している。例えば、窒化タンタル及びタングステンは、ドライエッチング法により、ＣＦ４、Ｃｌ２、Ｏ２等の混合ガスを用いてタンタルをエッチングし、ＮＦ３、ＳｉＣｌ４等の混合ガスを用いて窒化タンタルをエッチングすることで、十分な選択比を持ってエッチングすることができる。
【００６８】
次に、半導体層１０６に対して一導電型を付与する不純物元素１３２を第１の濃度で選択的に添加し、一対の低濃度不純物領域１０９と、チャネル形成領域１０８を形成する（図３（Ｂ）参照）。ここでは、ゲート電極１２４（導電層１２２、１２０）をマスクとして不純物元素を添加し、自己整合的に一対の低濃度不純物領域１０９と、当該一対の低濃度不純物領域１０９の間に位置するチャネル形成領域１０８を形成する。ここで形成される低濃度不純物領域１０９の一部は、後にＬＤＤ領域を形成する。一導電型を付与する不純物元素としては、リン（Ｐ）、ヒ素（Ａｓ）等のｎ型を付与する元素、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等のｐ型を付与する元素を用いることができる。本実施の形態では、不純物元素としてｎ型を付与する元素であるリンをピーク濃度で約１×１０１８ｃｍ−３程度となるように添加する。
【００６９】
次に、ゲート電極１２４（導電層１２２、１２０）の側面にサイドウォール絶縁層を形成する。
【００７０】
まず、ゲート電極１２４（導電層１２２、１２０）が埋め込まれるように、ゲート電極１２４を覆う絶縁層１２５を形成する（図３（Ｃ）参照）。
【００７１】
絶縁層１２５は、ＣＶＤ法やスパッタリング法により、酸化シリコン、酸化窒化シリコン等の酸化膜を形成する。なお、絶縁層１２５は窒化シリコン、窒化酸化シリコン等の窒化膜との積層構造としてもよいが、後に該絶縁層１２５をエッチングして形成するサイドウォール絶縁層１２６の最表層となる領域は酸化膜で形成するものとする。
【００７２】
次に、絶縁層１２５を選択的にエッチングして、ゲート電極１２４の側面にサイドウォール絶縁層１２６を形成する（図３（Ｄ）参照）。
【００７３】
サイドウォール絶縁層１２６は、垂直方向を主体とした異方性エッチングにより、絶縁層１２５を選択的にエッチングして形成することができる。このとき、本発明に係る絶縁層１１８は、サイドウォール絶縁層１２６と接する側を窒化膜で形成しているため、絶縁層１１８がエッチングストッパーとして機能することができる。具体的には、酸化膜でなる絶縁層１２５を選択的にエッチングする際に、窒化膜でなる第２絶縁層１１６がエッチングストッパーとして機能する。よって、下層の半導体層１０６までエッチングされることを防ぐことができる。
【００７４】
例えば、第２絶縁層１１６を固相窒化により形成した窒化酸化シリコン層とし、絶縁層１２５を酸化窒化シリコン層で形成する場合、ドライエッチング法により、Ｃ４Ｆ８、Ａｒ等の混合ガスを用いてエッチングすることで、十分な選択比を持ってサイドウォール絶縁層１２６を形成することができる。
【００７５】
特に、半導体層が１０ｎｍ乃至２５ｎｍと薄膜化されている場合は、サイドウォール絶縁層を形成する際のオーバーエッチングにより半導体層が消失する、或いは半導体層の膜厚がばらつく等の影響が顕著になるため、本発明のような構成にすることは非常に効果的である。半導体層の膜厚のばらつきは、完成するトランジスタ等の半導体装置の特性ばらつきにもつながるため、本発明の構成にすることで信頼性の良い半導体装置を歩留まり良く製造することが可能になる。なお、サイドウォール絶縁層１２６を形成する際のエッチング条件によっては、絶縁層１１８上層の一部がエッチングされ膜厚が減少する（膜減りといわれる）場合がある（図６参照）。
【００７６】
サイドウォール絶縁層１２６の形状は特に限定されないが、概略三角形状とする。ここでは、サイドウォール絶縁層１２６は、ゲート電極１２４の側面と接しない側を湾曲状に形成する例を示している。サイドウォール絶縁層１２６は、後にＬＤＤ領域を形成する際にドーピング用マスクとして用いることができる。
【００７７】
次に、半導体層１０６に対して一導電型を付与する不純物元素１３４を第２の濃度で選択的に添加し、一対の高濃度不純物領域１１２と、一対の低濃度不純物領域１１０を形成する（図４（Ａ）参照）。ここでは、ゲート電極１２４（導電層１２２、１２０）及びその側面に形成されたサイドウォール絶縁層１２６をマスクとして不純物元素を添加し、自己整合的に一対の高濃度不純物領域１１２と、一対の低濃度不純物領域１１０を形成する。ここで形成される高濃度不純物領域１１２はソース領域又はドレイン領域として機能し、低濃度不純物領域１１０はＬＤＤ領域として機能する。一導電型を付与する不純物元素は、前述の低濃度不純物領域１０９を形成する際に添加する元素と同じ導電型の不純物元素を用いることができる。なお、第１の濃度と比較して、第２の濃度を高くして不純物元素を添加する。よって、高濃度不純物領域１１２には、低濃度不純物領域１１０と比較して高い濃度の不純物元素が添加される。本実施の形態では、不純物元素としてｎ型を付与する元素であるリンをピーク濃度で約１×１０２１ｃｍ−３程度となるように添加する。
【００７８】
このようにして、半導体層１０６にチャネル形成領域１０８、一対の低濃度不純物領域１１０、一対の高濃度不純物領域１１２が形成される。一対の高濃度不純物領域１１２の間にチャネル形成領域１０８が位置し、高濃度不純物領域１１２とチャネル形成領域１０８の間に、それぞれ低濃度不純物領域１１０が形成されている。チャネル形成領域１０８は、半導体層１０６がゲート電極１２４（導電層１２２、１２０）と重畳する領域に形成される。高濃度不純物領域１１２は、ゲート電極１２４及びサイドウォール絶縁層１２６と重畳しない領域に形成されている。低濃度不純物領域１１０は、サイドウォール絶縁層１２６と重畳する領域に形成されている。
【００７９】
上述したように、本発明はサイドウォール絶縁層１２６の下層にエッチングストッパーとして機能する窒化膜が形成されている。そのため、サイドウォール絶縁層を形成する際のオーバーエッチングにより半導体層がエッチングされて膜厚にばらつきが生じるのを防ぐことが可能である。よって、膜厚のばらつきによる特性ばらつき、例えばソース領域又はドレイン領域として機能する不純物領域の抵抗（シート抵抗ともいわれる）のばらつきを防ぐことができる。また、ＬＤＤ領域、ソース領域又はドレイン領域として機能する不純物領域を形成する際に、絶縁層を介して不純物元素を添加するので、半導体層に与えるダメージを低減することができる。
【００８０】
なお、半導体層１０６に一導電型を付与する不純物元素を添加した後、熱処理を行って添加した不純物元素を活性化することが好ましい。熱処理は、レーザビームの照射、又はＲＴＡ若しくはファーネスアニール炉を用いて行うことができる。具体的には、４００℃乃至７００℃、好ましくは５００℃乃至６５０℃の温度範囲で行うとよい。また、熱処理は窒素雰囲気下で行うことが好ましい。例えば、５５０℃４時間の加熱を行うことにより、活性化を行うことができる。例えば、レーザビームの照射により、不純物元素の活性化を行う場合を図４（Ｂ）に示す。
【００８１】
図４（Ａ）に示すように不純物元素１３４を添加して、半導体層１０６にチャネル形成領域１０８、低濃度不純物領域１１０、高濃度不純物領域１１２を形成した後、レーザビーム１３６を照射する（図４（Ｂ）参照）。レーザビーム１３６は、例えばエキシマレーザから得られるレーザビームを用いることができる。レーザビーム１３６を照射することで、不純物元素を活性化させるとともに、ゲート絶縁層として機能する絶縁層１１８のプラズマダメージや、ゲート絶縁層と半導体層との界面のプラズマダメージを回復させることが可能となる。なお、本発明を用いて半導体層の膜厚ばらつきを低減させることで、レーザビームの照射により活性化を行う際にレーザビームの照射条件を設定しやすくすることができる。
【００８２】
以上により、本発明に係る半導体装置である薄膜トランジスタを形成することができる。なお、本実施の形態で示したトランジスタの構造は一例であり、図示した構造に限定されるものではない。
【００８３】
本発明を適用することで、サイドウォール絶縁層の形成に起因する特性ばらつき等を抑制し、歩留まり良く半導体装置を製造することが可能になる。
【００８４】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【００８５】
（実施の形態２）
本実施の形態では、上記実施の形態と異なる構成の半導体装置の例について、図面を用いて説明する。具体的には、上記実施の形態１の構成において、ゲート電極の構成が異なる例を示す。なお、上記実施の形態１と重複する構成は、簡略化及び一部省略して説明する。
【００８６】
本実施の形態に係る半導体装置の作製方法の一例に関して、図７を用いて説明する。
【００８７】
基板２００上に絶縁層２０２、絶縁層２０４を介して島状の半導体層２０６を形成する。次に、半導体層２０６上に絶縁層２１８を形成する。絶縁層２１８は、酸化膜を用いて形成する第１絶縁層２１４と窒化膜を用いて形成する第２絶縁層２１６の積層構造とする。次に、絶縁層２１８を介して導電層を形成する。ここでは、導電層２１９、導電層２２１の積層構造を形成する（図７（Ａ）参照）。導電層２２２を形成するまでは、上記実施の形態１で示した基板１００、絶縁層１０２、１０４、半導体層１０６、絶縁層１１８（第１絶縁層１１４、第２絶縁層１１６）、導電層１１９、１２１等の説明に準じるため、省略する。
【００８８】
次に、導電層２１９、２２１を選択的にエッチングして、ゲート電極を形成する。
【００８９】
まず、導電層２２１を選択的にエッチングして導電層２２２を形成する（図７（Ｂ）参照）。導電層２２２は、基板全面に形成した導電層２２１を選択的にレジストマスクで覆い、当該レジストマスクに覆われていない部分をエッチングして、側面がテーパ形状になるようにする。
【００９０】
次に、導電層２２２をマスクとして導電層２１９を選択的にエッチングし、導電層２２０を形成する。ここで、導電層２２０は、上層の導電層２２２と比較して幅が大きくなるように形成する。本実施の形態は、ゲート電極を積層構造とする場合において、下層（ゲート絶縁層と接する側）の導電層の幅を上層よりも大きくすることを特徴の１つとしている。また、導電層２２０の側面はテーパ形状になるように形成する。好ましくは、導電層２２２と比較して、テーパ角度が小さくなるように形成する。導電層２２１、導電層２１９のエッチング方法は、ドライエッチング法やウェットエッチング法を用いることができる。以上で形成される導電層２２０及び導電層２２２の積層構造は、ゲート電極２２４を形成する（図７（Ｃ）参照）。
【００９１】
次に、ゲート電極２２４をマスクとして第１の濃度の一導電型を付与する不純物元素を添加した後、ゲート電極２２４の側面にサイドウォール絶縁層２２６を形成する。次に、ゲート電極２２４及びサイドウォール絶縁層２２６をマスクとして第２の濃度の一導電型を付与する不純物元素を添加して、自己整合的に一対の高濃度不純物領域２１２と、一対の低濃度不純物領域２１０と、チャネル形成領域２０８を形成する。ここで、第１の濃度の不純物元素及び第２の濃度の不純物元素は、同じ導電型の不純物元素を添加し、例えばｎ型を付与する不純物元素であるリン（Ｐ）、ヒ素（Ａｓ）、ｐ型を付与する不純物元素であるボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等を添加することができる。また、第１の濃度と比較して、第２の濃度を高くする。以上により、本発明に係る半導体装置である薄膜トランジスタを形成することができる（図７（Ｄ）参照）。なお、ゲート電極２２４を形成した後、サイドウォール絶縁層２２６を形成し、半導体層２０６にチャネル形成領域２０８、低濃度不純物領域２１０、高濃度不純物領域２１２を形成するまでは、上記実施の形態１で示したサイドウォール絶縁層１２６、チャネル形成領域１０８、低濃度不純物領域１１０、高濃度不純物領域１１２等の説明に準じるため、省略する。
【００９２】
本発明は、サイドウォール絶縁層２２６の下層にエッチングストッパーとして機能する窒化膜が形成されている。そのため、サイドウォール絶縁層２２６を形成する際のオーバーエッチングを、窒化膜で止めることができる。よって、窒化膜の下層の半導体層がエッチングされ、半導体層の膜厚がばらつくのを防ぐことが可能である。サイドウォール絶縁層２２６を形成する際のオーバーエッチングでは、ソース領域又はドレイン領域を形成する半導体層がエッチングされやすい。それを防ぐ本発明の構造とすることで、ソース領域又はドレイン領域の抵抗のばらつき等、完成する半導体装置の特性ばらつきを抑えることが可能である。また、半導体層２０６に不純物元素を添加する際も、半導体層２０６上に絶縁層２１８がある構成となるため、半導体層２０６に与えるダメージを低減することができる。
【００９３】
なお、本実施の形態では、ゲート電極を積層構造で形成し、下層（ゲート絶縁層と接する側）の導電層の幅を大きくなるように形成している。このような構造とすることで、より容易に微細なＬＤＤ領域を形成することが可能となる。ここでは、ゲート電極を形成する導電層の側面をテーパ形状とする例を説明したが、垂直形状に近い形状としてもよい。
【００９４】
また、半導体層２０６に一導電型を付与する不純物元素を添加した後、熱処理を行って添加した不純物元素を活性化することが好ましい。熱処理は、レーザビームの照射、又はＲＴＡ若しくはファーネスアニール炉を用いて行うことができる。具体的には、４００℃乃至７００℃、好ましくは５００℃乃至６５０℃の温度範囲で行うとよい。また、熱処理は窒素雰囲気下で行うことが好ましい。例えば、５５０℃４時間の加熱を行うことにより、活性化を行うことができる。レーザビームの照射により活性化する場合は、例えばエキシマレーザを用いることができる。また、レーザビームを照射する場合、不純物元素の活性化とともに、上層のゲート絶縁層として機能する絶縁層や、当該絶縁層と半導体層との界面のプラズマダメージを回復させることが可能となる。なお、本発明を適用して半導体層の膜厚ばらつきを低減させることで、レーザビームの照射条件を設定しやすくできる。
【００９５】
なお、本実施の形態で示したトランジスタの構造は一例であり、図示した構造に限定されるものではない。
【００９６】
本発明を適用することで、サイドウォール絶縁層の形成に起因する特性ばらつき等を抑制し、歩留まり良く半導体装置を製造することが可能になる。また、微細なＬＤＤ領域を形成することが可能になる。
【００９７】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【００９８】
（実施の形態３）
本実施の形態では、上記実施の形態と異なる構成の半導体装置の例について、図面を用いて説明する。具体的には、上記実施の形態１又は実施の形態２の構成において、半導体層の一部をシリサイド化する例を示す。なお、上記実施の形態１と重複する構成は、簡略化及び一部省略して説明する。
【００９９】
本実施の形態に係る半導体装置の作製方法の一例に関して、図８を用いて説明する。
【０１００】
基板５００上に絶縁層５０２、絶縁層５０４を介して島状の半導体層５０６を形成する。次に、半導体層５０６上に絶縁層５１８を形成する。絶縁層５１８は、酸化膜を用いて形成する第１絶縁層５１４と窒化膜を用いて形成する第２絶縁層５１６の積層構造とする。次に、絶縁層５１８を介して半導体層５０６上にゲート電極５２４を形成する導電層５２０、導電層５２２の積層構造を形成する。次に、ゲート電極５２４をマスクとして第１の濃度の一導電型を付与する不純物元素を添加した後、ゲート電極５２４の側面にサイドウォール絶縁層５２６を形成する。次に、ゲート電極５２４及びサイドウォール絶縁層５２６をマスクとして第２の濃度の一導電型を付与する不純物元素を添加して、自己整合的に一対の高濃度不純物領域５１２と、一対の低濃度不純物領域５１０と、チャネル形成領域５０８を形成する。ここで、第１の濃度の不純物元素及び第２の濃度の不純物元素は、同じ導電型の不純物元素を添加し、例えばｎ型を付与する不純物元素であるリン（Ｐ）、ヒ素（Ａｓ）、ｐ型を付与する不純物元素であるボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等を添加することができる。また、第１の濃度と比較して、第２の濃度を高くする（図８（Ａ）参照）。なお、半導体層に高濃度不純物領域５１２等形成するまでは、上記実施の形態１で示した基板１００、絶縁層１０２、１０４、島状の半導体層１０６、絶縁層１１８（第１絶縁層１１４、第２絶縁層１１６）ゲート電極１２４（導電層１２２、１２０）、サイドウォール絶縁層１２６等の説明に準じるため、省略する。なお、ゲート電極５２４の構成は、実施の形態２で示すように、下層の導電層の幅が大きくなるように形成してもよい。
【０１０１】
次に、サイドウォール絶縁層５２６及びゲート電極５２４をマスクとして、該サイドウォール絶縁層５２６及びゲート電極５２４と重ならない領域の絶縁層５１８を除去して、半導体層５０６の一部（ここでは高濃度不純物領域５１２）を露出させる。なお、サイドウォール絶縁層５２６及びゲート電極５２４と半導体層５０６との間に絶縁層５１９が残存する。絶縁層５１９は、酸化膜で形成された第３絶縁層５１５と窒化膜で形成された第４絶縁層５１７の積層構造である。絶縁層５１８の除去はウェットエッチング法やドライエッチング法を用いて行えばよい。例えば、ウェットエッチング法を用いて絶縁層５１８を除去する場合、フッ酸等のエッチング溶液を用いることができる。フッ酸を用いる場合、絶縁層５１８の除去とともに露出する半導体層の表面の洗浄も行うことができる。
【０１０２】
次に、半導体層５０６上に金属層５３０を形成する（図８（Ｃ）参照）。なお、金属層５３０を形成する際に、露出した半導体層５０６上に自然酸化膜が形成されている場合は、自然酸化膜を除去してから金属層５３０を形成する。
【０１０３】
金属層５３０は、スパッタリング法、蒸着法、めっき法等により、半導体層と反応してシリサイド化する材料、例えばニッケル、チタン、コバルト、白金等の金属元素、又は当該金属元素を含む合金材料を用いて形成する。また、金属層５３０は、膜厚１ｎｍ乃至５０ｎｍ、好ましくは３ｎｍ乃至１０ｎｍの範囲で形成する。本実施の形態では、金属層５３０としてニッケル層を膜厚５ｎｍで形成する。
【０１０４】
次に、半導体層５０６の一部をシリサイド化する。ここでは、高濃度不純物領域５１２の上層を部分的にシリサイド化した高濃度不純物領域５３６を形成する（図８（Ｄ）参照）。高濃度不純物領域５３６は、上層にシリサイド化された領域５３４を含む。
【０１０５】
シリサイド化は、熱処理を行うことにより、半導体層５０６及び金属層５３０が接する領域が反応して起きる。例えば、金属層５３０としてニッケルを形成した場合はニッケルシリサイド領域を含む高濃度不純物領域５３６が形成される。同様に、金属層５３０としてチタン、コバルト、又は白金を形成した場合は、それぞれチタンシリサイド領域、コバルトシリサイド領域、白金シリサイド領域を含む高濃度不純物領域５３６が形成される。
【０１０６】
熱処理は、ＲＴＡ又はファーネスアニール炉を用いて行うことができる。具体的には、３００℃乃至７００℃の温度範囲で、１０秒乃至１時間、好ましくは２０秒乃至３０分の範囲で行うとよい。本実施の形態では、６００℃３０秒の熱処理を行って、ニッケルシリサイド領域を含む高濃度不純物領域５３６を形成する。
【０１０７】
シリサイド化する領域の形状、膜厚等は、反応させる金属層５３０の膜厚、熱処理の温度、熱処理の時間等を適宜制御することにより、選択することができる。なお、本実施の形態では、部分的にシリサイド化された領域を含む高濃度不純物領域５３６を形成する例を示したが、本発明は特に限定されず、高濃度不純物領域全体をシリサイド化する構成としてもよい。また、図８ではサイドウォール絶縁層５２６下はシリサイド化されていない例を示すが、本発明は特に限定されず、サイドウォール絶縁層５２６下の半導体層５０６（但し、チャネル形成領域５０８は除く）がシリサイド化されてもよい。
【０１０８】
半導体層５０６のシリサイド化後、未反応の金属層５３０が残存する場合は除去する。具体的には、サイドウォール絶縁層５２６、ゲート電極５２４及び絶縁層５０４上に形成された金属層５３０を除去する。また、シリサイド化された領域を含む高濃度不純物領域５３６上に未反応の金属層が残存する場合は、その残存する金属層も除去する。未反応の金属層除去は、ウェットエッチング法やドライエッチング法を用いることができる。このとき、エッチングガス又はエッチング溶液としては、未反応の金属層と他の層（例えば、サイドウォール絶縁層５２６、導電層５２２、絶縁層５０４及びシリサイド化された領域を含む高濃度不純物領域５３６）とのエッチング選択比が十分にとれるものを用いる。つまり、金属層に対するエッチングレートが高く、他の層に対するエッチングレートが低いものを用いればよい。例えば、金属層５３０としてニッケル層を形成した場合、硫酸、硝酸等の溶液を用いたウェットエッチングにより除去することができる。
【０１０９】
以上により、本発明に係る半導体装置である薄膜トランジスタを形成することができる（図８（Ｄ）参照）。
【０１１０】
本発明は、サイドウォール絶縁層５２６を形成する際に、エッチングストッパーとして機能する窒化膜（第２絶縁層５１６）が形成されている。そのため、サイドウォール絶縁層５２６を形成する際のオーバーエッチングを、窒化膜で止めることができ、下層の半導体層５０６がエッチングされ膜厚がばらつくのを防ぐことが可能である。特に、サイドウォール絶縁層５２６を形成する際には、ソース領域又はドレイン領域を形成する半導体層がエッチングされやすいが、エッチングストッパーとして機能する窒化膜を形成することで防ぐことができる。よって、ソース領域又はドレイン領域の抵抗のばらつき等、完成する半導体装置の特性ばらつきを抑えることができる。
【０１１１】
また、本実施の形態では、高濃度不純物領域の一部又は全部をシリサイド化する構成としている。よって、後に形成されるソース電極又はドレイン電極とソース領域又はドレイン領域とのコンタクト抵抗を低減することができる。また、本発明を適用することで、シリサイド化工程を行う際に半導体層の膜厚ばらつきが抑えられているため、シリサイド条件の制御が容易となる。
【０１１２】
なお、半導体層５０６に添加された不純物元素を活性化するため、熱処理を行ってもよい。熱処理は、レーザビームの照射、又はＲＴＡ若しくはファーネスアニール炉を用いて行うことができる。具体的には、４００℃乃至７００℃、好ましくは５００℃乃至６５０℃の温度範囲で行うとよい。また、熱処理は窒素雰囲気下で行うことが好ましい。例えば、５５０℃４時間の加熱を行うことにより、活性化を行うことができる。レーザビームの照射により活性化する場合は、例えばエキシマレーザを用いることができる。また、レーザビームを照射する場合、不純物元素の活性化とともに、上層のゲート絶縁層として機能する絶縁層や、当該絶縁層と半導体層との界面のプラズマダメージを回復させることが可能となる。なお、本発明を適用して半導体層の膜厚ばらつきを低減させることで、レーザビームの照射条件を設定しやすくできる。
【０１１３】
本実施の形態で示したトランジスタの構造は一例であり、図示した構造に限定されるものではない。
【０１１４】
本発明を適用することで、サイドウォール絶縁層の形成に起因する特性ばらつき等を抑制し、歩留まり良く半導体装置を製造することが可能になる。
【０１１５】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１１６】
（実施の形態４）
本実施の形態では、上記実施の形態と異なる構成の半導体装置の例について、図面を用いて説明する。まず、本実施の形態に係る薄膜トランジスタの一例について、図９を用いて説明する。なお、図９（Ａ）は断面図、図９（Ｂ）は上面図の一例を示している。図９（Ａ）は、図９（Ｂ）に示す上面図の破線ＯＰ間の断面図に相当する。なお、ここで示す図面は一例であり、所望のレイアウトにより適宜変更されうるものとする。
【０１１７】
図９に示す半導体装置は、基板３００上に絶縁層３０２、絶縁層３０４を介して設けられた薄膜トランジスタを有している。薄膜トランジスタは、島状に設けられた半導体層３０６と、半導体層３０６上に設けられた絶縁層３１８と、当該絶縁層３１８を介して半導体層３０６上に設けられたゲート電極３２４を有している。
【０１１８】
ゲート電極３２４は、導電層３２０及び導電層３２２の積層構造で形成される。そして、ゲート電極３２４の側面にサイドウォール絶縁層３２６が形成されている。ここでは、ゲート電極３２４は、島状の半導体層３０６を横断するように設けられている。
【０１１９】
本実施の形態では、ゲート電極３２４を導電層３２０、導電層３２２の２層の積層構造で形成し、上層の導電層３２２と比較して、下層（絶縁層３１８側）の導電層３２０の幅が大きくなるように形成する例を示している。また、ゲート電極３２４を形成する導電層３２２、導電層３２０の側面が垂直形状に近くなるように形成する例を示している。もちろん本発明は特に限定されず、上記実施の形態１乃至３に示したゲート電極の構成としてもよい。また、ゲート電極を単層構造としてもよいし、３層以上の積層構造としてもよい。２層以上の導電層の積層構造とする場合は、各層の幅が概略一致するように形成してもよい。その他、ゲート電極を形成する導電層の側面をテーパ形状にしてもよいし、ゲート電極を積層構造とする場合は、各層でテーパ角度が異なるようにしてもよい。
【０１２０】
サイドウォール絶縁層３２６は、ゲート電極の側面に概略三角形状の酸化膜で形成される。酸化膜としては、酸化シリコン（ＳｉＯｘ）又は酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）等を含む膜を形成すればよい。
【０１２１】
半導体層３０６とゲート電極３２４及びサイドウォール絶縁層３２６の間には絶縁層３１８が形成されている。絶縁層３１８はゲート絶縁層として機能する。本実施の形態は、絶縁層３１８において、サイドウォール絶縁層３２６が設けられる側で、ゲート電極３２４と重ならない領域を窒化膜で形成することを特徴の１つとする。なお、その他の領域（例えばゲート電極３２４と重なる領域や半導体層３０６が設けられた側の領域）は酸化膜で形成することが好ましい。具体的には、窒化膜で形成された領域３１６を含む絶縁層３１８を形成する。
【０１２２】
領域３１６を形成する窒化膜としては、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）等を含む膜を形成することができる。絶縁層３１８のその他の領域は、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、酸化アルミニウム（ＡｌｘＯｙ）等を含む酸化膜で形成されていることが好ましい。
【０１２３】
なお、絶縁層３１８の膜厚は、１ｎｍ乃至１１０ｎｍ、好ましくは２ｎｍ乃至２０ｎｍとする。ゲート絶縁層を薄膜化すると、トランジスタを低電圧で高速に動作させることが可能になるため好ましい。本実施の形態では、絶縁層３１８の膜厚を７ｎｍ程度として形成する。
【０１２４】
半導体層３０６は、チャネル形成領域３０８と、ＬＤＤ領域として機能する一対の低濃度不純物領域３１０と、ソース領域又はドレイン領域として機能する一対の高濃度不純物領域３１２と、を有する。チャネル形成領域３０８は一対の高濃度不純物領域３１２の間に位置しており、低濃度不純物領域３１０はチャネル形成領域３０８と高濃度不純物領域３１２の間にそれぞれ位置している。つまり、チャネル形成領域３０８は、一対の高濃度不純物領域３１２の間及び一対の低濃度不純物領域３１０の間に位置している。高濃度不純物領域３１２は、低濃度不純物領域３１０と比較して、高い濃度で一導電型を付与する不純物元素が添加されている。
【０１２５】
半導体層３０６の膜厚は、５ｎｍ乃至１５０ｎｍ、好ましくは１０ｎｍ乃至２５ｎｍとする。本実施の形態では、半導体層３０６は、膜厚１０ｎｍとする。なお、半導体層３０６の端部はテーパ形状としてもよいし、垂直形状に近い形状としてもよい。
【０１２６】
半導体層３０６において、チャネル形成領域３０８はゲート電極３２４（導電層３２０、導電層３２２の積層構造）と重畳する領域に形成される。なお、チャネル形成領域３０８は、トランジスタの閾値電圧を制御するための一導電型を付与する不純物元素が添加されていてもよい。高濃度不純物領域３１２は、ゲート電極３２４及びサイドウォール絶縁層３２６と重畳しない領域に形成されている。低濃度不純物領域３１０は、サイドウォール絶縁層３２６と重畳する領域に形成されている。
【０１２７】
チャネル形成領域３０８と高濃度不純物領域３１２の間に低濃度不純物領域３１０を形成することで、ドレイン領域近傍の電界を緩和することができ、その結果ホットキャリアの発生を抑制することができる。上述したように、ホットキャリアの発生は短チャネル効果と呼ばれる現象を引き起こす要因となるため、ＬＤＤ領域として機能する低濃度不純物領域を形成することは効果的である。また、素子を微細化し、チャネル長を短くすると、ドレイン領域近傍が高電界化してホットキャリアが発生しやすくなり、その結果しきい値電圧の低下やサブスレッショルド係数の増加などの短チャネル効果が現れやすくなるため、本発明のような構成とすることは非常に効果的である。
【０１２８】
また、サイドウォール絶縁層３２６を用いて自己整合的にＬＤＤ領域（低濃度不純物領域３１０）を形成するため、素子の微細化が進んでも、レジストマスク層を用いる場合よりも精度良くＬＤＤ領域を形成することができる。これは、フォトリソグラフィー工程によりレジストマスク層を形成する場合はマスク合わせに高度な精度が要求され、素子の微細化が進み寸法が小さくなるにつれ、難易度が増していくためである。レジストマスク層の位置がずれると所望の領域にＬＤＤ領域やソース領域又はドレイン領域を形成できなくなり、素子の特性がばらつく結果となってしまう。
【０１２９】
また、本発明は、ゲート絶縁層として機能する絶縁層３１８において、サイドウォール絶縁層３２６と接する領域を窒化膜（領域３１６）で形成している。サイドウォール絶縁層３２６は酸化膜で形成するため、窒化膜で形成される領域３１６がエッチングストッパーとして機能し、下層を保護して半導体層等がエッチングされることを防止することができる。特に、素子の微細化や高性能化を図り、半導体層を薄膜化する場合は、サイドウォール絶縁層を形成する際のオーバーエッチングにより半導体層までエッチングされ一部消失する可能性も高くなるため、本発明の構成は非常に効果的である。また、半導体層との界面側は酸化膜で形成する構成とすることで、界面の特性不良を防止することができる。
【０１３０】
次に、図９で示した半導体装置の作製方法の一例に関して、図面を用いて説明する。なお、上記実施の形態と重複する構成は、簡略化及び一部省略して説明する。
【０１３１】
基板３００上に絶縁層３０２、絶縁層３０４を介して、島状の半導体層３０６を形成する（図１０（Ａ）参照）。
【０１３２】
基板３００は絶縁表面を有する基板を用いればよい。例えばガラス基板、石英基板、サファイア基板、セラミック基板、又は表面に絶縁層が形成された金属基板或いはシリコン基板等の半導体基板などを用いることができる。
【０１３３】
絶縁層３０２、絶縁層３０４は、ＣＶＤ法、スパッタリング法、ＡＬＤ法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）等を用いて形成すればよい。絶縁層３０２、３０４は下地絶縁層として機能し、具体的には基板３００から半導体層へアルカリ金属等が拡散して半導体層が汚染することを防ぐブロッキング層として機能することができる。また、基板３００の表面に凹凸がある場合、平坦化する層としても機能することができる。なお、絶縁層３０２、絶縁層３０４は、基板３００からの不純物拡散や基板３００表面の凹凸が問題とならなければ、形成しなくともよい。また、ここでは下地絶縁層を２層の積層構造としているが、単層構造としてもよいし、３層以上の積層構造としてもよい。例えば、下地絶縁層を２層の積層構造とする場合、１層目に窒化酸化シリコン層、２層目に酸化窒化シリコン層を形成することができる。また、１層目に窒化シリコン層を形成し、２層目に酸化シリコン層を形成してもよい。
【０１３４】
半導体層３０６は、単結晶半導体又は結晶性半導体で形成されたものを用いることが好ましい。また、半導体層３０６は膜厚５ｎｍ乃至１５０ｎｍの範囲、好ましくは１０ｎｍ乃至２５ｎｍの範囲で形成する。なお、半導体層３０６の作製方法は、上記実施の形態１の半導体層１０６と同様にすればよい。
【０１３５】
例えば、ＣＶＤ法やスパッタリング法によって基板３００上全面に形成した半導体層を結晶化した後、選択的にエッチングすることによって、結晶性の半導体層である島状の半導体層３０６を形成することができる。半導体層３０６は、シリコンを主成分とする半導体材料を用いるのが好ましい。半導体層の結晶化は、レーザ結晶化法、瞬間熱アニール（ＲＴＡ）又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる結晶化法又はこれらの方法を組み合わせた方法等により行うことができる。好ましくは、ＣＷレーザを用いてレーザ結晶化を行うと一方向に長い結晶粒を形成することができるためよい。また、半導体層５０６の膜厚を５０ｎｍ以下とする場合は、５０ｎｍ以上の膜厚で結晶性の半導体層を形成した後、該半導体層をエッチングして薄膜化してもよい。本実施の形態では、半導体層５０６として、膜厚１０ｎｍの結晶性シリコン層を形成する。
【０１３６】
なお、半導体層は、種々の結晶化法を用いる薄膜プロセスに換えて、絶縁表面に単結晶半導体層を設けたＳＯＩ基板を用いてもよい。この場合、絶縁表面に設けられた単結晶半導体層を用いて、半導体層５０６を形成することができる。
【０１３７】
また、半導体層にトランジスタの閾値電圧を制御するための一導電型を付与する不純物元素を添加してもよい。後にチャネル形成領域を形成する半導体層に所定の濃度の不純物元素を添加することで、強制的にトランジスタの閾値電圧をシフトさせ、所望の閾値電圧とすることが可能である。一導電型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等のｐ型を付与する元素、リン（Ｐ）、ヒ素（Ａｓ）等のｎ型を付与する元素を用いることができる。本実施の形態の場合は、ｐ型を付与する元素、例えばボロンを約１×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加することができる。なお、トランジスタの閾値電圧を制御するための不純物元素の添加は、ゲート電極を形成する前に行えばよい。
【０１３８】
次に、半導体層３０６上に絶縁層３１３を形成する（図１０（Ｂ）参照）。
【０１３９】
絶縁層３１３は、ＣＶＤ法やスパッタリング法、ＡＬＤ法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム等を含む酸化膜を形成する。また、半導体層３０６をプラズマ処理により固相酸化して酸化膜を形成してもよい。絶縁層３１３の膜厚は、１ｎｍ乃至１１０ｎｍ、好ましくは２ｎｍ乃至２０ｎｍの範囲で形成する。絶縁層３１３は完成するトランジスタのゲート絶縁層を形成するため、薄いほうが低電圧で高速動作が可能になるため好ましい。
【０１４０】
次に、絶縁層３１３上に導電層を形成する。ここでは導電層として、導電層３１９、導電層３２１の積層構造を形成する（図１０（Ｃ）参照）。
【０１４１】
導電層３１９、３２１は、ＣＶＤ法やスパッタリング法により、導電材料を用いて形成する。導電材料としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、又はニオブ（Ｎｂ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いることができる。また、リン等の一導電型を付与する不純物元素が添加された多結晶シリコン等の半導体材料を用いることもできる。なお、ここでは導電層３１９、３２１の積層構造を形成している例を示すが、単層構造でもよい。導電層（導電層３１９及び導電層３２１の積層構造）は、膜厚５０ｎｍ乃至１０００ｎｍ、好ましくは１００ｎｍ乃至８００ｎｍ、より好ましくは２００ｎｍ乃至５００ｎｍの範囲で形成する。
【０１４２】
本実施の形態では、導電層３１９として膜厚３０ｎｍの窒化タンタル層を形成し、導電層３２１として膜厚１７０ｎｍのタングステン層を形成する。
【０１４３】
次に導電層３１９、導電層３２１を選択的にエッチングして、ゲート電極を形成する。ここでは、導電層３２１、導電層３１９を順にエッチングして、ゲート電極を形成する例を示す。
【０１４４】
まず、導電層３２１を選択的にエッチングして、導電層３２２を形成する（図１０（Ｄ）参照）。導電層３２２は、基板全面に形成した導電層３２１を選択的にレジストマスクで覆い、当該レジストマスクに覆われていない部分をエッチングして形成することができる。ここでは、導電層３２２の側面を垂直に近い形状とする例を示している。
【０１４５】
次に、導電層３２２をマスクとして導電層３１９を選択的にエッチングし、導電層３２０を形成する。導電層３２０及び導電層３２２の積層構造は、ゲート電極３２４を形成する（図１１（Ａ）参照）。ここでは、導電層３２０の側面を垂直に近い形状とする例を示している。また、下層（絶縁層３１３側）である導電層３２０の幅を、導電層３２２と比較して大きくなるように形成する例を示している。
【０１４６】
導電層３２１、導電層３１９のエッチング方法は、ドライエッチング法やウェットエッチング法を用いることができる。なお、本実施の形態では、積層構造である導電層３２１及び導電層３１９を、両者のエッチング選択比が十分取れる条件があるものを用いて形成するのが好ましい。このようにすることで、導電層３２１をエッチングする際に、導電層３１９をエッチングストッパーとして機能させることができる。ここでは、導電層３１９を窒化タンタル層、導電層３２１をタングステン層で形成する例を示している。
【０１４７】
次に、絶縁層３１３に対してプラズマ処理による固相窒化処理を行い、窒化膜で形成された領域３１６を含む絶縁層３１８を形成する（図１１（Ａ）参照）。
【０１４８】
プラズマ処理による固相窒化は、上記実施の形態１の説明に準じる。例えば、図５に示すようなプラズマ処理装置１０８０を用い、マイクロ波等の高周波により励起された高密度プラズマ３５０を利用する。本実施の形態では固相窒化を行うので、窒素を含む雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含む雰囲気下、窒素と水素と希ガスを含む雰囲気下、又はＮＨ３と希ガスを含む雰囲気下）でプラズマ処理を行えばよい。プラズマ処理を行うことで、絶縁層３１３の表面又は表面近傍が窒化され、窒素濃度の高い窒素プラズマ処理層（領域３１６に相当）を形成する。なお、絶縁層３１３上にはゲート電極３２４が形成されており、該ゲート電極３２４と重なる領域の絶縁層３１３は、固相窒化されないものとする。よって、図１１（Ａ）に示すように、ゲート電極３２４と重ならない領域の絶縁層３１３表面近傍に、窒化膜で形成される領域３１６が形成される。領域３１６は、プラズマ処理の条件によって、窒化シリコン又は窒化酸化シリコンで形成される。
【０１４９】
上記のようなプラズマ処理による固相窒化処理を用いることで、５００℃以下の処理温度で、緻密な膜であり、且つサイドウォール絶縁層を形成する際のエッチングストッパーとして機能しうる領域３１６を形成することができる。また、表面近傍の薄い領域を窒化することが可能であり、その他の領域は酸化膜とすることができる。よって、半導体層３０６との界面は酸化膜で形成することができ、界面の特性を良好なものとできる。
【０１５０】
なお、プラズマ処理による固相窒化を行い領域３１６を形成する場合、絶縁層３１８を形成するその他の領域（酸化膜で形成される領域）との明確な境界の区別が付きにくい場合もあるが、少なくとも膜中の窒素含有量を比較した場合に、サイドウォール絶縁層側が高いものとする。ここでは、領域３１６の境界は点線で図示する。
【０１５１】
次に、半導体層３０６に対して一導電型を付与する不純物元素３３２を第１の濃度で選択的に添加し、一対の低濃度不純物領域３０９と、チャネル形成領域３０８を形成する（図１１（Ｂ）参照）。ここでは、ゲート電極３２４（導電層３２２、３２０）をマスクとして不純物元素を添加し、自己整合的に一対の低濃度不純物領域３０９と、当該一対の低濃度不純物領域３０９の間に位置するチャネル形成領域３０８を形成する。ここで形成される低濃度不純物領域３０９の一部は、後にＬＤＤ領域を形成する。一導電型を付与する不純物元素としては、リン（Ｐ）、ヒ素（Ａｓ）等のｎ型を付与する元素、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等のｐ型を付与する元素を用いることができる。本実施の形態では、不純物元素としてｎ型を付与する元素であるリンをピーク濃度で約１×１０１８ｃｍ−３程度となるように添加する。
【０１５２】
なお、絶縁層３１３に対するプラズマ処理による固相窒化処理は、第１の濃度で一導電型を付与する不純物元素を添加した後でもよい。
【０１５３】
次に、ゲート電極３２４（導電層３２２、３２０）の側面にサイドウォール絶縁層３２６を形成した後、半導体層３０６に対して一導電型を付与する不純物元素３３４を第２の濃度で選択的に添加し、一対の高濃度不純物領域３１２と、一対の低濃度不純物領域３１０を形成する（図１１（Ｃ）参照）。
【０１５４】
サイドウォール絶縁層３２６は、まずゲート電極３２４が埋め込まれるように、ゲート電極３２４を覆って、ＣＶＤ法やスパッタリング法により絶縁層を形成した後、当該絶縁層を選択的にエッチングして形成できる。具体的には、垂直方向を主体とした異方性エッチングにより、概略三角形状のサイドウォール絶縁層３２６を形成することができる。サイドウォール絶縁層３２６は、後にＬＤＤ領域を形成する際にドーピング用マスクとして用いることができる。
【０１５５】
本発明に係る絶縁層３１８は、サイドウォール絶縁層３２６と接する側を窒化膜で形成された領域３１６としているため、酸化膜でなる絶縁層を選択的にエッチングしてサイドウォール絶縁層３２６を形成する際に、領域３１６がエッチングストッパーとして機能することができる。よって、オーバーエッチングにより下層の半導体層３０６までエッチングされることを防ぐことができる。
【０１５６】
例えば、領域３１６を固相窒化により形成した窒化酸化シリコン層とし、サイドウォール絶縁層３２６を酸化窒化シリコン層で形成する場合、ドライエッチング法により、Ｃ４Ｆ８、Ａｒ等の混合ガスを用いてエッチングすることで、領域３１６がエッチングストッパーとして十分に機能することができる。
【０１５７】
特に、半導体層が１０ｎｍ乃至２５ｎｍと薄膜化されている場合は、サイドウォール絶縁層を形成する際のオーバーエッチングにより半導体層が消失する、或いは半導体層の膜厚がばらつく等の影響が顕著になるため、本発明のような構成にすることは非常に効果的である。半導体層の膜厚のばらつきは、完成するトランジスタ等の半導体装置の特性ばらつきにもつながるため、本発明の構成にすることで信頼性の良い半導体装置を歩留まり良く製造することが可能になる。なお、サイドウォール絶縁層３２６を形成する際のエッチング条件によっては、絶縁層３１８上層の一部がエッチングされ膜厚が減少する（膜減りといわれる）場合がある。
【０１５８】
高濃度不純物領域３１２、低濃度不純物領域３１０は、ゲート電極３２４及びその側面に形成されたサイドウォール絶縁層３２６をマスクとして自己整合的に形成される。ここで形成される高濃度不純物領域３１２はソース領域又はドレイン領域として機能し、低濃度不純物領域３１０はＬＤＤ領域として機能する。一導電型を付与する不純物元素は、前述の低濃度不純物領域３０９を形成する際に添加する元素と同じ導電型の不純物元素を用いることができる。なお、第１の濃度と比較して、第２の濃度を高くして不純物元素を添加する。よって、高濃度不純物領域３１２には、低濃度不純物領域３１０と比較して高い濃度の不純物元素が添加される。本実施の形態では、不純物元素としてｎ型を付与する元素であるリンをピーク濃度で約１×１０２１ｃｍ−３程度となるように添加する。
【０１５９】
このようにして、半導体層３０６にチャネル形成領域３０８、一対の低濃度不純物領域３１０、一対の高濃度不純物領域３１２が形成される。一対の高濃度不純物領域３１２の間にチャネル形成領域３０８が位置し、高濃度不純物領域３１２とチャネル形成領域３０８の間に、それぞれ低濃度不純物領域３１０が形成されている。チャネル形成領域３０８は、半導体層３０６がゲート電極３２４（導電層３２２、３２０）と重畳する領域に形成される。高濃度不純物領域３１２は、ゲート電極３２４及びサイドウォール絶縁層３２６と重畳しない領域に形成されている。低濃度不純物領域３１０は、サイドウォール絶縁層３２６と重畳する領域に形成されている。
【０１６０】
なお、半導体層３０６に一導電型を付与する不純物元素を添加した後、熱処理を行って添加した不純物元素を活性化することが好ましい。熱処理は、レーザビームの照射、又はＲＴＡ若しくはファーネスアニール炉を用いて行うことができる。具体的には、４００℃乃至７００℃、好ましくは５００℃乃至６５０℃の温度範囲で行うとよい。また、熱処理は窒素雰囲気下で行うことが好ましい。例えば、５５０℃４時間の加熱を行うことにより、活性化を行うことができる。レーザビームの照射により活性化する場合は、例えばエキシマレーザを用いることができる。また、レーザビームを照射する場合、不純物元素の活性化とともに、上層のゲート絶縁層として機能する絶縁層や、当該絶縁層と半導体層との界面のプラズマダメージを回復させることが可能となる。
【０１６１】
また、上記実施の形態３に示すように、半導体層３０６の一部をシリサイド化してもよい。例えば、図１１（Ｃ）に示す構造まで作製した後、ゲート電極３２４及びその側面に形成されたサイドウォール絶縁層３２６と重ならない領域の絶縁層３１３を除去して半導体層３０６（高濃度不純物領域３１２）を露出させる。そして、露出させた半導体層上に金属層を形成した後に熱処理することによって、金属層と接する領域及びその近傍の半導体層をシリサイド化する。シリサイド化する領域の形状、膜厚等は、反応させる金属層の膜厚、熱処理の温度や時間等を適宜制御することにより、選択することができる。所望の領域をシリサイド化した後は、残存する金属層はウェットエッチング法等を用いて除去すればよい。
【０１６２】
本発明は、サイドウォール絶縁層３２６を形成する際に、エッチングストッパーとして機能する窒化膜（領域３１６）を含む絶縁層３１３が形成されている。そのため、サイドウォール絶縁層３２６を形成する際のオーバーエッチングを、窒化膜で止めることができ、下層の半導体層３０６がエッチングされ膜厚がばらつくのを防ぐことが可能である。特に、サイドウォール絶縁層３２６を形成する際には、ソース領域又はドレイン領域を形成する半導体層がエッチングされやすいが、エッチングストッパーとして機能する窒化膜を形成することで防ぐことができる。よって、ソース領域又はドレイン領域の抵抗のばらつき等、完成する半導体装置の特性ばらつきを抑えることができる。
【０１６３】
また、本実施の形態において、高濃度不純物領域の一部又は全部をシリサイド化する構成とした場合、後に形成されるソース電極又はドレイン電極とソース領域又はドレイン領域とのコンタクト抵抗を低減することができる。また、シリサイド化工程を行う際に半導体層の膜厚ばらつきが抑えられているため、シリサイド条件の制御が容易となる。また、レーザビームの照射により半導体層に添加された不純物元素の活性化を行う場合も、半導体層の膜厚ばらつきが抑えられているため、レーザビームの照射条件を設定しやすくできる。
【０１６４】
本実施の形態で示したトランジスタの構造は一例であり、図示した構造に限定されるものではない。
【０１６５】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１６６】
（実施の形態５）
本発明に係る半導体装置は、ＣＰＵ（中央演算回路：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等の集積回路に適用することができる。本実施の形態では、上記実施の形態１乃至４に示した半導体装置を適用したＣＰＵの例に関して、図面を用いて以下に説明する。
【０１６７】
図１２に示すＣＰＵ３６６０は、基板３６００上に演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ）３６０１、演算回路用制御回路部（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）３６０２、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）３６０３、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）３６０４、タイミング制御部（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）３６０５、レジスタ（Ｒｅｇｉｓｔｅｒ）３６０６、レジスタ制御部（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）３６０７、バスインターフェース（Ｂｕｓ  Ｉ／Ｆ）３６０８、書き換え可能なＲＯＭ３６０９、ＲＯＭインターフェース（ＲＯＭ  Ｉ／Ｆ）３６２０を主に有している。また、ＲＯＭ３６０９及びＲＯＭインターフェース３６２０は、別チップに設けても良い。これらＣＰＵ３６６０を構成する様々な回路は、上記実施の形態１乃至４に示される薄膜トランジスタ、当該薄膜トランジスタを組み合わせたＣＭＯＳ回路、ｎＭＯＳ回路、ｐＭＯＳ回路等を用いて構成することが可能である。
【０１６８】
図１２に示すＣＰＵ３６６０は、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。したがって、本発明を適用するＣＰＵの構成は、図１２に示すものに限定されるものではない。
【０１６９】
バスインターフェース３６０８を介してＣＰＵ３６６０に入力された命令は、命令解析部３６０３に入力され、デコードされた後、演算回路用制御回路部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５に入力される。
【０１７０】
演算回路用制御回路部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５は、デコードされた命令に基づき、各種制御を行う。具体的に演算回路用制御回路部３６０２は、演算回路３６０１の駆動を制御するための信号を生成する。また、割り込み制御部３６０４は、ＣＰＵ３６６０のプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部３６０７は、レジスタ３６０６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ３６０６の読み出しや書き込みを行う。
【０１７１】
またタイミング制御部３６０５は、演算回路３６０１、演算回路用制御回路部３６０２、命令解析部３６０３、割り込み制御部３６０４、レジスタ制御部３６０７の駆動のタイミングを制御する信号を生成する。例えばタイミング制御部３６０５は、基準クロック信号ＣＬＫ１（３６２１）を元に、内部クロック信号ＣＬＫ２（３６２２）を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
【０１７２】
ここで、ＣＰＵ３６６０に適用することができるＣＭＯＳ回路の一例を示す（図１３参照）。ここで示すＣＭＯＳ回路は、基板８００上に絶縁層８０２、８０４を介して、ｎチャネルトランジスタ８１０及びｐチャネルトランジスタ８２０が形成されている。また、ｎチャネルトランジスタ８１０及びｐチャネルトランジスタ８２０を覆うように絶縁層８３０が形成され、該絶縁層８３０を介してトランジスタ８１０又はトランジスタ８２０と電気的に接続される導電層８４０が形成されている。また、トランジスタ８１０及びトランジスタ８２０は、導電層８４０により電気的に接続されている。
【０１７３】
基板８００は、絶縁表面を有する基板を用いればよい。例えばガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁層が形成された金属基板などを用いることができる。
【０１７４】
絶縁層８０２、８０４は、ＣＶＤ法やスパッタリング法やＡＬＤ法を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の材料を用いて形成する。絶縁層８０２、８０４は、基板８００からトランジスタ８１０及びトランジスタ８２０へアルカリ金属等が拡散して汚染されることを防ぐブロッキング層として機能する。また、基板８００の表面に凹凸がある場合、平坦化する層としても機能することができる。なお、絶縁層８０２、８０４は、基板８００からの不純物拡散や基板８００表面の凹凸が問題とならなければ、形成しなくともよい。また、ここでは下地絶縁層を２層構造としているが、単層構造でも、３層以上の積層構造としてもよい。
【０１７５】
トランジスタ８１０及びトランジスタ８２０は、上記実施の形態１乃至４で示したトランジスタを適用すればよい。なお、トランジスタ８１０及びトランジスタ８２０は、相異なる導電型を有するものとする。例えば、トランジスタ８１０をｎチャネルトランジスタとし、トランジスタ８２０をｐチャネルトランジスタで形成すればよい。ここでは、上記実施の形態１で示したトランジスタを適用する例を図示している。
【０１７６】
絶縁層８３０は、ＣＶＤ法やスパッタリング法、ＡＬＤ法、塗布法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素若しくは窒素を含む無機絶縁材料や、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む絶縁材料、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機絶縁材料またはシロキサン樹脂等のシロキサン材料を用いて形成する。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、絶縁層８３０は、ＣＶＤ法やスパッタリング法、ＡＬＤ法を用いて絶縁層を形成した後、当該絶縁層に酸素雰囲気下又は窒素雰囲気下で高密度プラズマ処理を行うことにより形成してもよい。ここでは絶縁層８３０は単層構造の例を示すが、２層以上の積層構造としてもよい。また、無機絶縁層や、有機絶縁層を組み合わせて形成してもよい。
【０１７７】
導電層８４０は、ＣＶＤ法やスパッタリング法を用いて、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて、単層構造又は積層構造で形成する。アルミニウムを含む合金材料としては、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料があげられる。導電層８４０は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン（ＴｉＮ）層とバリア層の積層構造を採用することができる。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層８４０を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができるため好ましい。
【０１７８】
導電層８４０は、ソース電極又はドレイン電極として機能する。導電層８４０は、絶縁層８３０に形成された開口を介してトランジスタ８１０、トランジスタ８２０と電気的に接続される。具体的には、導電層８４０は、トランジスタ８１０のソース領域又はドレイン領域、トランジスタ８２０のソース領域又はドレイン領域と電気的に接続される。また、トランジスタ８１０のソース領域又はドレイン領域は、トランジスタ８２０のソース領域又はドレイン領域と、導電層８４０を間に介して電気的に接続される。以上により、ＣＭＯＳ回路を形成することができる。
【０１７９】
また、図１４には、画素部と、ＣＰＵ、その他の回路が同一基板に形成された表示装置、いわゆるシステムオンパネルを示す。基板３７００上に画素部３７０１、当該画素部３７０１が有する画素を選択する走査線駆動回路３７０２と、選択された画素にビデオ信号を供給する信号線駆動回路３７０３とが設けられている。走査線駆動回路３７０２、及び信号線駆動回路３７０３から引き回される配線によりＣＰＵ３７０４、その他の回路、例えばコントロール回路３７０５とが接続されている。なおコントロール回路にはインターフェースが含まれている。そして、基板の端部にＦＰＣ端子との接続部を設け、外部信号とのやりとりを行う。
【０１８０】
その他の回路としては、コントロール回路３７０５の他、映像信号処理回路、電源回路、階調電源回路、ビデオＲＡＭ、メモリ（ＤＲＡＭ、ＳＲＡＭ、ＰＲＯＭ）等を設けることができる。またこれら回路は、ＩＣチップにより形成し、基板上に実装してもよい。さらに必ずしも走査線駆動回路３７０２、及び信号線駆動回路３７０３を同一基板に形成する必要はなく、例えば走査線駆動回路３７０２のみを同一基板に形成し、信号線駆動回路３７０３をＩＣチップにより形成し、実装してもよい。
【０１８１】
なお、本実施の形態では、本発明に係る半導体装置をＣＰＵに適用する例を説明したが、本発明は特に限定されない。例えば、本発明に係る半導体装置は、有機発光素子、無機発光素子、又は液晶表示素子等を備えた表示装置の画素部及び駆動回路部等に適用することができる。また、その他、本発明を適用して、デジタルカメラ、カーオーディオなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（携帯電話機、携帯型ゲーム機等）、家庭用ゲーム機などの記録媒体を備えた画像再生装置などを作製することも可能である。
【０１８２】
本発明を適用した半導体装置は、トランジスタ等の半導体装置の特性ばらつきを抑制することができる。よって、歩留まり良く、信頼性の高い半導体装置を提供することが可能になる。
【０１８３】
また、上記実施の形態に示すような金属シリサイド領域を有する構成のトランジスタを適用した場合、コンタクト抵抗（導電層及び半導体層の接触抵抗）を低減できるため、信号遅延等を防止できる。よって、高速での回路駆動が可能となる。
【０１８４】
（実施の形態６）
本実施の形態では、上記実施の形態で示した半導体装置の使用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して、図面を用いて以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によって、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップとも呼ばれる。
【０１８５】
本実施の形態で示す半導体装置の上面構造の一例について、図１５（Ａ）を参照して説明する。図１５に示す半導体装置２１８０は、メモリ部やロジック部を構成する複数の薄膜トランジスタ等の素子が設けられた薄膜集積回路２１３１と、アンテナとして機能する導電層２１３２を含んでいる。アンテナとして機能する導電層２１３２は、薄膜集積回路２１３１に電気的に接続されている。薄膜集積回路２１３１には、上記実施の形態１乃至３で示した本発明に係る薄膜トランジスタを適用することができる。
【０１８６】
また、図１５（Ｂ）、（Ｃ）に図１５（Ａ）の断面の模式図を示す。アンテナとして機能する導電層２１３２は、メモリ部及びロジック部を構成する素子の上方に設ければよく、例えば、上記実施の形態で示した薄膜トランジスタで構成された薄膜集積回路２１３１上方に、絶縁層２１３０を介してアンテナとして機能する導電層２１３２を設けることができる（図１５（Ｂ）参照）。他にも、アンテナとして機能する導電層２１３２を基板２１３３に別に設けた後、当該基板２１３３及び薄膜集積回路２１３１を、導電層２１３２が間に位置するように貼り合わせて設けることができる（図１５（Ｃ）参照）。図１５（Ｃ）では、絶縁層２１３０上に設けられた導電層２１３６とアンテナとして機能する導電層２１３２とが、接着性を有する樹脂２１３５中に含まれる導電性粒子２１３４を介して電気的に接続されている例を示す。
【０１８７】
なお、本実施の形態では、アンテナとして機能する導電層２１３２をコイル状に設け、電磁誘導方式または電磁結合方式を適用する例を示すが、本発明の半導体装置はこれに限られずマイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナとして機能する導電層２１３２の形状を適宜決めればよい。
【０１８８】
例えば、半導体装置２１８０における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０ＭＨｚ帯乃至９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよい。例えば、アンテナとして機能する導電層を線状（例えば、ダイポールアンテナ（図１６（Ａ）参照））、平坦な形状（例えば、パッチアンテナ（図１６（Ｂ）参照）またはリボン型の形状（図１６（Ｃ）、（Ｄ）参照））等に形成することができる。また、アンテナとして機能する導電層２１３２の形状は直線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
【０１８９】
アンテナとして機能する導電層２１３２は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１９０】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電層２１３２を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電層の形成の際は、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下の微粒子）を用いる場合、１５０℃乃至３００℃の温度範囲で焼成することにより硬化させて導電層を形成することができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
【０１９１】
本発明を適用した半導体装置は、特性のばらつきを抑えることができ、歩留まり良く信頼性の高い半導体装置を提供することが可能になる。また、本実施の形態のように、非接触でデータの入出力が可能で、且つ小型な半導体装置に適用することもできる。
【０１９２】
次に、本実施の形態に係る半導体装置の動作例について説明する。
【０１９３】
半導体装置２１８０は、非接触でデータを交信する機能を有し、高周波回路８１、電源回路８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路８６、他の回路の制御を行う制御回路８７、記憶回路８８およびアンテナ８９を有している（図１７（Ａ）参照）。高周波回路８１はアンテナ８９より信号を受信して、データ変調回路８６より受信した信号をアンテナ８９から出力する回路である。電源回路８２は受信信号から電源電位を生成する回路である。リセット回路８３はリセット信号を生成する回路である。クロック発生回路８４はアンテナ８９から入力された受信信号を基に各種クロック信号を生成する回路である。データ復調回路８５は受信信号を復調して制御回路８７に出力する回路である。データ変調回路８６は制御回路８７から受信した信号を変調する回路である。また、制御回路８７としては、例えばコード抽出回路９１、コード判定回路９２、ＣＲＣ判定回路９３および出力ユニット回路９４が設けられている。なお、コード抽出回路９１は制御回路８７に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３は判定されたコードに基づいて送信エラー等の有無を検出する回路である。図１７（Ａ）では、制御回路８７の他に、アナログ回路である高周波回路８１、電源回路８２を含んでいる。
【０１９４】
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９により無線信号が受信される。無線信号は高周波回路８１を介して電源回路８２に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置２１８０が有する各回路に供給される。また、高周波回路８１を介してデータ復調回路８５に送られた信号は復調される（以下、復調信号という）。さらに、高周波回路８１を介してリセット回路８３およびクロック発生回路８４を通った信号及び復調信号は制御回路８７に送られる。制御回路８７に送られた信号は、コード抽出回路９１、コード判定回路９２およびＣＲＣ判定回路９３等によって解析される。そして、解析された信号にしたがって、記憶回路８８内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４を通って符号化される。さらに、符号化された半導体装置２１８０の情報はデータ変調回路８６を通って、アンテナ８９により無線信号に載せて送信される。なお、半導体装置２１８０を構成する複数の回路においては、低電源電位（以下、ＶＳＳという）は共通であり、ＶＳＳはＧＮＤとすることができる。
【０１９５】
このように、通信手段（例えばリーダ／ライタ、又はリーダ或いはライタいずれかの機能を有する手段）から半導体装置２１８０に信号を送り、当該半導体装置２１８０から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
【０１９６】
また、半導体装置２１８０は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【０１９７】
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、通信手段３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図１７（Ｂ）参照）。なお、通信手段３２００は、例えばリーダ／ライタのように信号を読み取る機能及び信号を送信する機能を備えるもの、又は信号を読み取る機能或いは信号を送信するいずれかの機能のみを備えるものである。品物３２２０が含む半導体装置３２３０に通信手段３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に通信手段３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図１７（Ｃ）参照）。半導体装置３２３０、半導体装置３２５０としては、上述した半導体装置２１８０を適用することができる。このように、システムに本発明に係る半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、本発明に係る半導体装置は特性ばらつきを抑えることができるため信頼性が高く、商品の検品等を確実に行うことも可能となる。
【０１９８】
なお、上述した以外にも本発明に係る半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１８を用いて説明する。
【０１９９】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１８（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図１８（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１８（Ｃ）参照）。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１８（Ｄ）参照）。書籍類とは、書物、本等を指す（図１８（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１８（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図１８（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図１８（Ｈ））。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。
【０２００】
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置２１８０を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置２１８０を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置２１８０を設けることにより、偽造や盗難を防止することができる。また、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置２１８０の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。
【０２０１】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。
【０２０２】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【図面の簡単な説明】
【０２０３】
【図１】本発明に係る半導体装置の主要な構成の例を示す図。
【図２】本発明に係る半導体装置の作製方法の例を示す図。
【図３】本発明に係る半導体装置の作製方法の例を示す図。
【図４】本発明に係る半導体装置の作製方法の例を示す図。
【図５】プラズマ処理装置の構成の例を示す図。
【図６】本発明に係る半導体装置の構成の例を示す図。
【図７】本発明に係る半導体装置の作製方法の例を示す図。
【図８】本発明に係る半導体装置の作製方法の例を示す図。
【図９】本発明に係る半導体装置の主要な構成の例を示す図。
【図１０】本発明に係る半導体装置の作製方法の例を示す図。
【図１１】本発明に係る半導体装置の作製方法の例を示す図。
【図１２】本発明に係る半導体装置の一例を示すブロック図。
【図１３】本発明に係る半導体装置の一例を示す断面図。
【図１４】本発明に係る半導体装置の一例を示す斜視図。
【図１５】本発明に係る半導体装置の一例を示す上面図及び断面図。
【図１６】本発明に係る半導体装置に適用できるアンテナを説明する図。
【図１７】本発明に係る半導体装置の一例を示すブロック図及び使用形態の例を示す図。
【図１８】本発明に係る半導体装置の適用例を示す図。
【符号の説明】
【０２０４】
１００    基板
１０２    絶縁層
１０４    絶縁層
１０６    半導体層
１０８    チャネル形成領域
１０９    低濃度不純物領域
１１０    低濃度不純物領域
１１２    高濃度不純物領域
１１４    第１絶縁層
１１６    第２絶縁層
１１８    絶縁層
１１９    導電層
１２０    導電層
１２１    導電層
１２２    導電層
１２４    ゲート電極
１２５    絶縁層
１２６    サイドウォール絶縁層
１３２    不純物元素
１３４    不純物元素
１３６    レーザビーム
【図１】
2008227320.tif 000003
【図２】
2008227320.tif 000004
【図３】
2008227320.tif 000005
【図４】
2008227320.tif 000006
【図５】
2008227320.tif 000007
【図６】
2008227320.tif 000008
【図７】
2008227320.tif 000009
【図８】
2008227320.tif 000010
【図９】
2008227320.tif 000011
【図１０】
2008227320.tif 000012
【図１１】
2008227320.tif 000013
【図１２】
2008227320.tif 000014
【図１３】
2008227320.tif 000015
【図１４】
2008227320.tif 000016
【図１５】
2008227320.tif 000017
【図１６】
2008227320.tif 000018
【図１７】
2008227320.tif 000019
【図１８】
2008227320.tif 000020