(57)【要約】【課題】抵抗のコンタクト部の形成を自己整合的に行うことにより、コンタクト部の占有面積とコンタクト抵抗のばらつきを低減し、微細且つ高精度でありながら低い製造コストで形成可能な抵抗素子を提供することを目的とする。【解決手段】絶縁膜上に配線を形成した基板表面に金属薄膜を堆積し、配線間を跨るように所望部分を残して金属薄膜を異方性エッチングすることで、抵抗体となる金属薄膜と配線間を自己整合的に接続する。【選択図】図３
2008226963.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられた第１の絶縁膜上に選択的に設けられた配線膜と、
前記配線膜の一つとそれに対向する配線膜との間を跨るように設けられ第２の絶縁膜でその上面が覆われた金属薄膜とを具備してなる抵抗素子を有し、
前記抵抗素子となる金属薄膜が、互いに対向する前記配線膜のそれぞれの側壁の少なくとも一部に形成された前記金属薄膜からなる第１の導電層に接すると共に、前記配線膜の側壁下部に形成され前記抵抗素子となる金属薄膜と電気的に接続された前記金属薄膜からなる第２の導電層を有することを特徴とする半導体装置。
【請求項２】
半導体基板上に設けられた第１の絶縁膜上に選択的に設けられた配線膜と、
前記配線膜の一つとそれに対向する配線膜との間を跨るように設けられた金属薄膜とを具備してなる抵抗素子を有し、
前記抵抗素子となる金属薄膜が、互いに対向する前記配線膜のそれぞれの側壁の少なくとも一部に形成された前記金属薄膜からなる第１の導電層に接すると共に、前記配線膜の側壁下部に形成され前記抵抗素子となる金属薄膜と電気的に接続された前記金属薄膜からなる第２の導電層を有し、
前記第２の導電層の前記半導体基板に対して垂直方向の高さが、前記第１の導電層の前記半導体基板に対して垂直方向の高さより低いことを特徴とする半導体装置。
【請求項３】
半導体基板上に第１の絶縁膜を形成し、前記第１の絶縁膜上に金属配線を形成する工程と、
前記半導体基板上に金属薄膜と第２の絶縁膜を順次堆積する工程と、
前記第２の絶縁膜の所望部分をホトレジストで覆いこれをエッチングマスクとして前記第２の絶縁膜を異方性エッチングしてパターニングする工程と、
前記ホトレジストが除去された前記第２の絶縁膜をエッチングマスクとして前記金属薄膜を異方性エッチングしてパターニングする工程と、
前記金属薄膜を、前記配線間を跨るように前記第１の絶縁膜上の所望部分に形成すると共に、前記金属配線の側壁の少なくとも一部に残存させる工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３において、
前記第２の絶縁膜が、窒化シリコンであることを特徴とする半導体装置の製造方法。
【請求項５】
請求項３または請求項４において、
前記金属薄膜が、クロムシリコン（ＣｒＳｉ）、ニッケルクロム（ＮｉＣｒ）、窒化タンタル（ＴａＮ）、クロムシリコンオキシ（ＣｒＳｉＯ）等の抵抗性を有する金属薄膜であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属薄膜抵抗を有する半導体装置及びその製造方法に係り、特に、従来に比べ微細で抵抗値ばらつきが小さく、且つ低いコストで製造可能な金属薄膜抵抗を形成した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
多結晶シリコン抵抗は、単結晶シリコン抵抗(拡散抵抗)に比べ微細化が容易であり寄生容量が少なく、更に基板バイアス効果がない等の特長をもつ。しかし、多結晶シリコンには粒界が存在するため、単結晶シリコンに比べ抵抗値ばらつきや抵抗値の温度依存性（ＴＣＲ：Temperature Coefficient）が大きい欠点を有していた。特に、アナログ集積回路や高性能なデジタル集積回路においては受動素子の精度が回路性能に与える影響が大きく、抵抗の経時変動やＴＣＲを含む特性ばらつきが回路性能を制限する要因となっている。これに対し、金属薄膜抵抗は多結晶シリコン抵抗の特長に加えて、ＴＣＲが小さいことと、集積回路チップの最上層に設けることが可能なため、レーザ等による抵抗値の調整（トリミング）が容易であること、或いはマスク修正による抵抗値調整をＱＴＡＴ(Quick Turn Around Time)に行える等の特長を有している。
【０００３】
このため、従来の単結晶シリコンや多結晶シリコン以外に、クロムシリコン（ＣｒＳｉ）やニッケルクロム（ＮｉＣｒ）、窒化タンタル（ＴａＮ）、クロムシリコンオキシ（ＣｒＳｉＯ）等の抵抗性の金属薄膜を抵抗体材料とした抵抗素子の集積回路への適用が広がっている（特許文献１、特許文献２、特許文献３、および特許文献４を参照）。
【０００４】
【特許文献１】特許第２６９９５５９号公報
【特許文献２】特開昭６３−１８４３７７号公報
【特許文献３】特開昭６１−１００９５６号公報
【特許文献４】特開昭６３−１８４３７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、これらの金属薄膜の抵抗率は、単結晶シリコンや多結晶シリコンと比較すると比較的に低く、このため実用的なシート抵抗を獲るためには膜厚を薄くする必要があり、例えば、窒化タンタル（ＴａＮ）の場合では膜厚を５０ｎｍ以下程度に低減する必要があった。
【０００６】
一方、抵抗のコンタクト孔（電極引き出し部）も微細化が図られ、そのためコンタクト孔の形成には微細加工が容易な選択ドライエッチング技術を用いるのが一般的となっている。しかし、絶縁膜と金属膜のエッチング選択比を取り難いために、図５に示すような抵抗体の直上にコンタクト孔を開孔して電極を取り出す一般的な構造（例えば、前掲の特許文献１参照）では、抵抗層上の絶縁膜をエッチングする際に金属薄膜の表面が削られ、上述の膜厚の低減と相まってコンタクト抵抗及びコンタクト抵抗ばらつきの増加が問題となっていた。
【０００７】
これに対応して、図６に示すように金属薄膜と配線電極とのコンタクトを配線上部で行う構造（例えば、前掲の特許文献２参照）が提案されている。しかし、この構造は前記の問題は解決されるものの、コンタクト孔の間隔が短い微細な抵抗の形成は困難であり、抵抗値の精度も低い欠点を有している。
更に、前記した構造は何れも、配線のパターニング以外に酸化膜と抵抗体のパターンニングに夫々ホトエッチング工程が必要であることと、これらのマスク合わせずれに起因するコンタクト抵抗のばらつきの増加や、マスク合わせ余裕を保障するための無効な領域が生じ、レイアウトの自由度が制限される等の欠点を有していた。
【０００８】
また、図７（追加図面）に示すように金属薄膜と配線電極とのコンタクトを配線の側部で行う構造（例えば、前掲の特許文献３特開昭６１−１００９５６号公報や特許文献４特開昭６３−１８４３７７号公報参照）では、コンタクトの幅が抵抗体となる金属薄膜の幅と同一となる。このため、金属配線の寄生抵抗を低減するために配線の膜厚を厚く（例えば０．４μｍ以上程度）すると、金属薄膜のカバレジに依ってコンタクト面積がばらつくため、コンタクト抵抗がばらつく欠点を有していた。
【０００９】
更に、一部の金属薄膜材料においては、レジスト除去のアッシャ処理において、金属薄膜表面がオゾンの影響で酸化されることで、特性変動が生ずるなどの問題が生じていた。
本発明の目的は、高性能な抵抗を有する半導体装置を提供することにある。
本発明の他の目的は、高精度で微細な金属薄膜抵抗を有する半導体装置を提供することにある。
本発明の更に他の目的は、低いコストで製造可能な金属薄膜抵抗を有する半導体装置を提供することにある。
本発明の前記並びにその他の目的及び新規な特徴は、本願の明細書の記載及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を、以下に簡単に説明する。本発明は、絶縁膜上に断面が正方形或いは台形の配線を形成した基板表面に、スパッタ技術を用いて抵抗性の金属薄膜を堆積し、後に引き出し電極となる配線間を跨ぐように所望部分をホトレジストで覆い異方性エッチングすることで、配線の側壁に形成された金属薄膜のサイドウォールによって抵抗体となる金属薄膜の電極を引出す構造とする。これにより、上記問題が解決される。
【００１１】
これは以下の理由に基づくものである。凹凸のある基板表面にスパッタ技術を用いて金属薄膜を堆積した場合、スパッタのカバレジ特性に応じて、配線の側壁にも金属薄膜が自己整合的に形成される。このため、配線間を跨ぐようにレジストを配置して金属薄膜をエッチングすることで、抵抗体とコンタクト部分を同時に形成できる。このため、従来構造で問題となっている金属薄膜のオーバエッチによるコンタクト抵抗の増加を防止できる。
【００１２】
また、コンタクト孔とそのマスク合わせに必要な領域が不要なため、抵抗の実装密度を高めることができる。また、金属薄膜と配線電極とのコンタクト領域は、配線電極がレジストで覆われた部分のみでなく、配線層の周囲全てにわたる為、コンタクト抵抗の絶対値と絶対値ばらつきを低減できる。
更に、本構造を実現するために必要な工程は、金属薄膜を堆積するスパッタ工程と一回のホトエッチング工程のみであり、従来構造に比べ工程数の増加が少なく簡略化が製造コストを低減できる。
【００１３】
更に、本願において開示される発明のうち別の代表的なものの概要を、以下に簡単に説明する。本発明は、絶縁膜上に断面が正方形或いは台形の配線を形成した基板表面に、スパッタ技術とＣＶＤ技術を用いて抵抗性の金属薄膜と窒化シリコン膜を順次堆積し、後に引き出し電極となる配線間を跨ぐように所望部分をホトレジストで覆い、先ず窒化シリコンを異方性エッチングし、続いてレジストを除去する。その後に、この窒化シリコンをマスクにして金属薄膜を異方性エッチングすることで、前記と同様に配線の側壁に形成された金属薄膜のサイドウォールによって抵抗体となる金属薄膜の電極を引出す構造を実現する。これにより、前記の特長に加え精度の高い抵抗が実現できる。
【００１４】
これは以下の理由に基づくものである。金属薄膜は低効率が単結晶シリコンや多結晶シリコンに比較して低いために、実効的なシート抵抗を獲るために膜厚を薄くする必要がある。このため、レジスト除去のアッシャ処理やその後の配線形成工程の熱処理によって金属薄膜の表面が変質すると、それがシート抵抗等の電気的特性の変化をもたらす。このため、抵抗体の上部表面が窒化シリコンで覆う構造とすれば、膜質が変化する部分が金属薄膜の側壁に限定されるので、シート抵抗等の電気的特性の変化を大幅に緩和できることによる。このため、従来に比べ高精度な金属薄膜抵抗を実現できる。
【発明の効果】
【００１５】
本発明によれば、金属薄膜抵抗の電極引き出しを自己整合的に行うので、レイアウトの自由度が高く微細で高精度で且つ寄生容量の少ない高性能な抵抗素子が実現できる。
あるいは、抵抗の電極引き出し用のコンタクト孔を形成する必要がないため、従来に比べ工程の簡略化が図れるため低コストである。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明に係る半導体装置及びその製造方法の具体的な実施例について、添付図面を参照しながら詳細に説明する。
なお、添付図面において、理解を容易にするために要部は他の部分よりも適宜拡大されて示されている。また、各部の材質、導電形、及び製造条件等は、本実施例の記載に限定されるものでないことは言うまでもない。
＜実施例１＞
以下、本発明に係る半導体装置の第一の実施例を、図１、図２及び図８を用いて説明する。
【００１７】
図２は本発明の金属薄膜抵抗素子の平面構造の一例を模式的に示したものであり、金属薄膜抵抗が全ての配線層の周囲を囲むように位置し、一部は隔てられた２本の配線に跨って位置している。
【００１８】
図１は図２のＡ−Ａ′の断面を示したものである。なお、本願の断面構造図は、全てこの位置関係にある断面を示している。金属薄膜は配線の側壁下部(周辺下部)に隣接して位置しており、一部は配線の上部と絶縁膜の所望部分に配線間を繋いで位置している。このため、抵抗体となる金属薄膜と電極引き出し用の配線との接続が自己整合的に行われるために、フォトリソグラフィ技術のマスクの合わせずれを許容するレイアウトを行わなくて良い。また、コンタクト孔形成のためのドライエッチングのエッチングばらつきによるコンタクト抵抗ばらつきが生じないために、従来に比べ微細で高精度な抵抗の形成が可能である。
【００１９】
図８は、本実施例による半導体装置の製造工程を示したもので、図１の断面構造になる以前を示してある。以下製造工程を図番に従って説明する。
【００２０】
始めに、図８（ａ）に示すように、シリコン基板１上に二酸化シリコン１１を備えた積層基板を形成し、引き続き、基板表面にアルミ(Ａｌ)膜を堆積する。次に、図８（ｂ）に示すように、周知のホトエッチング技術を用いてＡｌ配線５１にパターニングする。その後、図８（ｃ）に示すように、周知のスパッタ技術を用いて、抵抗体となる例えば窒化タンタル（ＴａＮ）等の金属薄膜３１を基板表面に堆積する。なお、ここでは、金属薄膜として窒化タンタル（ＴａＮ）を用いたが、クロムシリコン（ＣｒＳｉ）、ニッケルクロム（ＮｉＣｒ）、クロムシリコンオキシ（ＣｒＳｉＯ）等の抵抗性を有する金属薄膜でも構わない。
【００２１】
この際に、スパッタのカバレジ特性に応じて、Ａｌ配線５１の側壁にも金属薄膜３１が形成される。次に、図８（ｄ）に示すように、Ａｌ電極の一部を跨ぐように基板表面の所望部分にホトレジスト６１を配置し、周知のホトエッチング技術を用いて、金属薄膜３１を異方性エッチングしてパターニングする。この際に、ホトレジスト６１で覆われている部分はエッチングされないため、この部分におけるＡｌ配線側壁の金属薄膜３１の基板からの高さは他の部分より高くなる。ここで、異方性エッチングを用いる理由は、等方性エッチングのオーバエッチによる抵抗の寸法ばらつき発生と金属配線の形状変化を防ぐためである。その後、レジストを除去することで、図１に示すように、従来に比べレイアウトの自由度が高く微細で、且つコンタクト抵抗が低くばらつきが少ない高精度な抵抗素子を実現できる。
【００２２】
また、本構造を実現するために必要な工程は、配線を形成する工程以外では、金属薄膜を堆積するスパッタ工程と一回のホトエッチング工程のみであり、従来構造に比べ工程数の増加が少なく簡略化が製造コストを低減できる。
＜実施例２＞
以下、本発明に係る半導体装置の第二の実施例を、図３、図４及び図９を用いて説明する。
【００２３】
図４は本発明の金属薄膜抵抗素子の平面構造の一例を模式的に示したものであり、金属薄膜抵抗が全ての配線層の周囲を囲むように位置し、一部は隔てられた２本の配線に跨って位置している。
【００２４】
図３は図４のＡ−Ａ′の断面を示したものである。凹凸のある基板表面に金属薄膜３１と窒化シリコン膜１７を積層して、この窒化シリコン１７を金属薄膜３１エッチングマスクとすることで、レジスト除去のためのアッシャ処理による窒化タンタル（ＴａＮ）等の金属薄膜の変質を緩和する。このため、従来に比べ微細で高精度な抵抗の形成が可能である。
【００２５】
図９は、本実施例による半導体装置の製造工程を示したもので、図３の断面構造になる以前を示してある。以下製造工程を図番に従って説明する。
【００２６】
始めに、図９（ａ）に示すように、シリコン基板１上に二酸化シリコン１１を備えた積層基板を形成し、引き続き、基板表面にアルミ(Ａｌ)膜を堆積する。次に、図９（ｂ）に示すように、周知のホトエッチング技術を用いてＡｌ配線５１にパターニングする。その後、図９（ｃ）に示すように、基板表面に周知のスパッタ技術を用いて抵抗体となる金属薄膜３１を堆積し、引き続き、ＣＶＤ技術を用いて窒化シリコン膜１７を連続して堆積する。次に、図９（ｄ）に示すように、周知のホトエッチング技術を用いて、Ａｌ電極の一部を跨ぐようにホトレジスト６１を配置し、このレジストをエッチングマスクとして所望部分の窒化シリコン膜１７を異方性エッチングしパターニングする。
【００２７】
次に、図９（ｅ）に示すように、アッシャ処理によってレジスト６１を除去する。その後、前記の窒化シリコン膜１７をエッチングマスクとして窒化タンタル（ＴａＮ）等の金属薄膜３１の所望部分を異方性エッチングすることで、図３に示す抵抗素子を実現できる。
なお、この異方性エッチングより、配線層の側壁の下方部分およびその下方部分に接する配線層が形成された絶縁膜上の一部に金属薄膜３１が残存するようにエッチングする。
【００２８】
本実施例の効果として、レジスト除去時のアッシャ処理において、金属薄膜の上部表面がオゾンに曝されなくなるため、酸化による金属薄膜の特性変動を大幅に緩和できる。
従って、この構造を用いることで、金属薄膜のシート抵抗の精度が大幅に向上する。
また、配線層の側壁の下方部分に金属薄膜が残存する抵抗素子において、そのコンタクト抵抗を低減でき、ばらつきも低減できる。
＜実施例３＞
以下、本発明に係る半導体装置の製造方法の更に別の一実施例を、図１０を用いて説明する。図１０は、本発明の半導体の製造方法を適用する金属薄膜抵抗を搭載した集積回路の実施例の一例を示す。この実施例に示すように、同一基板上に金属薄膜抵抗とバイポーラトランジスタとＣＭＯＳトランジスタとＭＩＭ容量及び配線を密集して形成した場合においても、本発明の方法を用いれば、高精度な抵抗が少ない工程で実現可能であることが分る。更に、何れの配線層とでも組み合わせることができるため、抵抗層を単結晶シリコン抵抗や多結晶シリコン抵抗に比較して、支持基板から離れた場所に形成できる。このため、寄生容量が小さく、高性能な抵抗を容易に実現できる。
【００２９】
これらの理由から、本発明の半導体装置の製造方法を用いれば、従来不可能であった微細で高精度で且つ高性能な抵抗を搭載した集積回路を実施可能である。
【００３０】
以上、本発明を、前記実施例１乃至３に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００３１】
【図１】（ａ）は、本発明に係る半導体装置の一実施例を示す要部側断面図、（ｂ）はその部分拡大図である。
【図２】図１に示した本発明に係る半導体装置の平面構造の概略を示す説明図である。
【図３】（ａ）は、本発明に係る半導体装置の別の実施例を示す要部側断面図、（ｂ）はその部分拡大図である。
【図４】図３に示した本発明に係る半導体装置の平面構造の概略を示す説明図である。
【図５】従来の薄膜抵抗を示す要部側断面図である。
【図６】従来の別の薄膜抵抗を示す要部側断面図である。
【図７】従来の更に別の薄膜抵抗を示す要部側断面図である。
【図８】（ａ）〜（ｄ）は、図１に示した本発明に係る半導体装置の製造方法を工程順に示す要部側断面図である。
【図９】（ａ）〜（ｅ）は、図３に示した本発明に係る半導体装置の製造方法を工程順に示す要部側断面図である。
【図１０】本発明に係る半導体装置を搭載した集積回路の実施例の一例を示した図である。
【符号の説明】
【００３２】
１…支持基板、２…低不純物濃度シリコン層、３,５,６,９…Ｎ型シリコン層、４,７,８…Ｐ型シリコン層、１０,１１,１２,１３,１４,１５,１６…二酸化シリコン（絶縁膜）、１７,１８…窒化シリコン、２１,２２,２３…多結晶シリコン、３１…金属薄膜、３２…シリサイド領域、４１…タングステンプラグ、５１，５２…金属配線、６１…ホトレジスト。
【図１】
2008226963.tif 000003
【図２】
2008226963.tif 000004
【図３】
2008226963.tif 000005
【図４】
2008226963.tif 000006
【図５】
2008226963.tif 000007
【図６】
2008226963.tif 000008
【図７】
2008226963.tif 000009
【図８】
2008226963.tif 000010
【図９】
2008226963.tif 000011
【図１０】
2008226963.tif 000012