(57)【要約】【課題】製造工数や製造コストの増加を招くことなく、めっき処理を施す際にめっき伸びが発生するのを防ぐことが可能な電子部品及びその製造方法を提供する。【解決手段】この電子部品の製造方法では、セラミック素体１０の表面上に第１の金属電極層３２の縁にガラス層４０を形成することで、第２の金属電極層３４及び第３の金属電極層３６を形成する際のめっき伸びを防止できる。ガラス層４０は、導電性ペーストに含まれる略球形状の粉末及び鱗片状の粉末に由来する金属物質を所定の領域よりも内側に収縮させることにより、第１の金属電極層３２の焼き付けと同時に形成される。このため、したがって、製造工数や製造コストの増加を招くことなく、めっき伸びが発生するのを防ぐガラス層４０を形成することができる。【選択図】図２
2008251630.tif 000002
【特許請求の範囲】
【請求項１】
セラミック素体と、導電性粉末及びガラス粉末を含む導電性ペーストを用意する工程と、
前記セラミック素体の表面における所定の領域に前記導電性ペーストを付与する工程と、
前記所定の領域に付与した前記導電性ペーストを焼き付けて、焼付け電極層を形成する工程と、
前記焼付け電極層上にめっき電極層を形成する工程と、を備え、
前記導電性ペーストを用意する工程において、非晶質ガラスと、結晶化ガラスと、比表面積が２．０ｍ２／ｇ〜３．０ｍ２／ｇとなる第１の金属粉末と、比表面積が０．８ｍ２／ｇ〜１．５ｍ２／ｇとなる第２の金属粉末とを含む導電性ペーストを用意し、
前記焼付け電極層を形成する工程において、前記導電性ペーストに含まれる前記第１の金属粉末及び前記第２の金属粉末に由来する金属物質を前記所定の領域よりも内側に収縮させることにより、前記セラミック素体の前記表面上に前記焼付け電極層の縁にガラス層を形成することを特徴とする電子部品の製造方法。
【請求項２】
前記導電性ペーストにおいて、前記第１の金属粉末及び前記第２の金属粉末からなる金属成分に対する前記非晶質ガラス及び前記結晶化ガラスからなるガラス成分の成分比が、８．０重量％〜１１．０重量％の範囲であることを特徴とする請求項１記載の電子部品の製造方法。
【請求項３】
前記導電性ペーストにおいて、前記第１の金属粉末が前記第２の金属粉末よりも多く含まれていることを特徴とする請求項１又は２記載の電子部品の製造方法。
【請求項４】
前記導電性ペーストにおいて、前記結晶化ガラスが前記非晶質ガラスよりも多く含まれていることを特徴とする請求項１〜３のいずれか一項記載の電子部品の製造方法。
【請求項５】
前記セラミック素体の内部には、その端部が前記セラミック素体の前記表面に露出するように導体が配置されており、
前記金属粉末が前記所定の領域よりも内側に収縮した領域は、前記導体が露出している部分を含んでいることを特徴とする請求項１〜４のいずれか一項記載の電子部品の製造方法。
【請求項６】
前記セラミック素体は、半導体セラミックからなることを特徴とする請求項１〜５のいずれか一項記載の電子部品の製造方法。
【請求項７】
セラミック素体と、
前記セラミック素体の表面における所定の領域に、導電性粉末と、非晶質ガラスと、結晶化ガラスと、比表面積が２．０ｍ２／ｇ〜３．０ｍ２／ｇとなる第１の金属粉末と、比表面積が０．８ｍ２／ｇ〜１．５ｍ２／ｇとなる第２の金属粉末とを含む導電性ペーストを焼き付けることにより形成された焼付け電極層と、
前記導電性ペーストに含まれる前記第１の金属粉末及び前記第２の金属粉末に由来する金属物質を前記所定の領域よりも内側に収縮させることにより、前記セラミック素体の前記表面上に前記焼付け電極層の縁に形成されたガラス層と、
前記焼付け電極層上に形成されためっき電極層とを備えたことを特徴とする電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック素体を備える電子部品の製造方法、及び電子部品に関する。
【背景技術】
【０００２】
この種の電子部品として、セラミック素体と、セラミック素体の表面に形成されたガラス層と、ガラス層を介してセラミック素体の形成されている外部端子電極と、を備え、外部端子電極上にめっきを施したものが知られている（例えば、特許文献１参照）。特許文献１に記載された電子部品では、外部端子電極の端縁部はガラス層の端縁部よりも内側に存在しており、めっき処理を施す際にめっき伸びが発生するのを防ぐことができる。
【０００３】
また、特許文献１には、上述した電子部品の製造方法として、以下の製造方法が記載されている。まず、セラミック素体、ガラスペースト及び導電性ペーストを用意する。次に、セラミック素体の表面にガラスペーストを塗布して乾燥させた後、導電性ペーストを塗布後の周縁部がガラスペーストからなる層の周縁部よりも内側となるように塗布し、これらのペーストを焼き付けて、ガラス層及び外部端子電極を形成する。次に、外部端子電極上に電気めっきを施す。
【特許文献１】特開平６−１１２０８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載された製造方法では、導電性ペーストとは別にガラスペーストを用意し、セラミック素体に塗布して乾燥させる必要があり、製造時の工数が増大し、製造コストが高くなってしまう懼れがある。また、セラミック素体内に導体が配置されている場合には、当該導体と端子電極との電気的な接続がガラス層により阻害されるという問題が生じるおそれもある。
【０００５】
本発明は、上記課題の解決のためになされたものであり、製造工数や製造コストの増加を招くことなく、めっき処理を施す際にめっき伸びが発生するのを防ぐことが可能な電子部品及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題の解決のため、本発明に係る電子部品の製造方法は、セラミック素体と、導電性粉末及びガラス粉末を含む導電性ペーストを用意する工程と、セラミック素体の表面における所定の領域に導電性ペーストを付与する工程と、所定の領域に付与した導電性ペーストを焼き付けて、焼付け電極層を形成する工程と、焼付け電極層上にめっき電極層を形成する工程と、を備え、導電性ペーストを用意する工程において、非晶質ガラスと、結晶化ガラスと、比表面積が２ｍ２／ｇ〜３ｍ２／ｇとなる第１の金属粉末と、比表面積が０．８ｍ２／ｇ〜１．５ｍ２／ｇとなる第２の金属粉末とを含む導電性ペーストを用意し、焼付け電極層を形成する工程において、導電性ペーストに含まれる第１の金属粉末及び第２の金属粉末に由来する金属物質を所定の領域よりも内側に収縮させることにより、セラミック素体の表面上に焼付け電極層の縁にガラス層を形成することを特徴としている。
【０００７】
この電子部品の製造方法では、セラミック素体の表面上に焼付け電極層の縁にガラス層を形成することで、焼付け電極層上にめっき電極層を形成する際に、焼付け電極層の端部からめっき電極層が伸びて形成されるのを防ぐことができる。このガラス層は、導電性ペーストに含まれる第１の金属粉末及び第２の金属粉末に由来する金属物質を所定の領域よりも内側に収縮させることにより、焼付け電極層と同時に形成される。このため、従来のように、導電性ペーストとは別にガラスペーストを用意して、セラミック素体に塗布して乾燥させる必要はない。したがって、製造工数や製造コストの増加を招くことなく、めっき伸びが発生するのを防ぐガラス層を形成することができる。導電性ペーストに非晶質ガラスを含ませることで、焼付けの際のガラス層の形状が保持される。また、導電性ペーストに比表面積の異なる第１の金属粉末及び第２の金属粉末を含ませることで、金属粉末が所定の領域よりも内側に収縮する量を好適に調整できる。
【０００８】
また、導電性ペーストにおいて、第１の金属粉末及び第２の金属粉末からなる金属成分に対する非晶質ガラス及び結晶化ガラスからなるガラス成分の成分比が、８．０重量％〜１１．０重量％の範囲であることが好ましい。かかる範囲を満たすことで、めっき伸びを防止するために好適な形状のガラス層を形成することが容易となる。
【０００９】
また、導電性ペーストにおいて、第１の金属粉末が第２の金属粉末よりも多く含まれていることが好ましい。この場合、所定の領域よりも内側への金属粉末の収縮をより確実に発生させることができる。
【００１０】
また、導電性ペーストにおいて、結晶化ガラスが非晶質ガラスよりも多く含まれていることが好ましい。この場合、ガラス層の形状保持が容易となる。
【００１１】
また、セラミック素体の内部には、その端部がセラミック素体の表面に露出するように導体が配置されており、金属粉末が所定の領域よりも内側に収縮した領域は、導体が露出している部分を含んでいることが好ましい。この場合、セラミック素体の内部に配置された導体と焼付け電極層との電気的な接続がガラス層によって阻害されることを防止できる。
【００１２】
また、セラミック素体は、半導体セラミックからなることが好ましい。
【００１３】
本発明に係る電子部品は、セラミック素体と、セラミック素体の表面における所定の領域に、導電性粉末と、非晶質ガラスと、結晶化ガラスと、比表面積が２ｍ２／ｇ〜３ｍ２／ｇとなる第１の金属粉末と、比表面積が０．８ｍ２／ｇ〜１．５ｍ２／ｇとなる第２の金属粉末とを含む導電性ペーストを焼き付けることにより形成された焼付け電極層と、導電性ペーストに含まれる第１の金属粉末及び第２の金属粉末に由来する金属物質を所定の領域よりも内側に収縮させることにより、セラミック素体の表面上に焼付け電極層の縁に形成されたガラス層と、焼付け電極層上に形成されためっき電極層とを備えたことを特徴としている。
【００１４】
この電子部品では、セラミック素体の表面上に焼付け電極層の縁にガラス層を備えることで、焼付け電極層上にめっき電極層を形成する際に、焼付け電極層の端部からめっき電極層が伸びて形成されるのを防ぐことができる。このガラス層は、導電性ペーストに含まれる第１の金属粉末及び第２の金属粉末に由来する金属物質を所定の領域よりも内側に収縮させることにより、焼付け電極層と同時に形成されるので、従来のように、導電性ペーストとは別にガラスペーストを用意して、セラミック素体に塗布して乾燥させる必要はない。したがって、製造工数や製造コストの増加を招くことなく、めっき伸びが発生するのを防ぐガラス層を形成することができる。導電性ペーストに非晶質ガラスを含むことで、焼付けの際のガラス層の形状が保持される。また、導電性ペーストに比表面積の異なる第１の金属粉末及び第２の金属粉末を含むことで、金属粉末が所定の領域よりも内側に収縮する量を好適に調整できる。
【発明の効果】
【００１５】
本発明に係る電子部品の製造方法及び電子部品によれば、製造工数や製造コストの増加を招くことなく、めっき処理を施す際にめっき伸びが発生するのを防ぐことが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照しながら、本発明に係る電子部品の製造方法及び電子部品の好適な実施形態について詳細に説明する。
【００１７】
まず、図１及び図２を参照しながら、本発明の一実施形態に係る積層型チップバリスタの構成について説明する。図１は、本実施形態に係る積層型チップバリスタの斜視図である。図２は、本実施形態に係る積層型チップバリスタの断面構成を説明するための図である。
【００１８】
積層型チップバリスタ１は、図１及び２に示すように、セラミック素体（バリスタ素体）１０と、２つの外部電極３０とを備えている。
【００１９】
セラミック素体１０は、半導体セラミックからなる、電圧非直線特性（バリスタ特性）を発現する焼結体であり、複数のバリスタ層が積層された積層体として構成されている。実際の積層型チップバリスタでは、複数のバリスタ層は、互いの間の境界が視認できない程度に一体化されている。
【００２０】
バリスタ層は、ＺｎＯ（酸化亜鉛）を主成分として含むと共に、副成分として希土類金属元素、Ｃｏ、IIIｂ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金属元素（Ｋ、Ｒｂ、Ｃｓ）及びアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層は、副成分としてＰｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ、Ａｌ等を含んでいる。
【００２１】
本実施形態では、希土類金属として、Ｐｒを用いている。Ｐｒは、バリスタ特性を発現させるための材料となる。Ｐｒを用いる理由は、電圧非直線性に優れると共に、量産時での特性ばらつきが少ないためである。
【００２２】
また、本実施形態では、アルカリ土類金属元素として、Ｃａを用いている。Ｃａは、ＺｎＯ系バリスタ材料の焼結性を制御する、及び、耐湿性を向上するための材料となる。Ｃａを用いる理由は、電圧非直線性を改善するためである。
【００２３】
バリスタ層におけるＺｎＯの含有量は、特に限定されないが、バリスタ層を構成する全体の材料を１００質量％とした場合に、通常、９９．８〜６９．０質量％である。バリスタ層の厚みは、例えば５〜６０μｍ程度である。
【００２４】
セラミック素体１０は、外表面側からアルカリ金属が拡散されており、セラミック素体１０の外表面近傍の高抵抗化が図られている。セラミック素体１０の外表面側からアルカリ金属が拡散されると、拡散されたアルカリ金属は、ＺｎＯの結晶内に固溶することとなる。
【００２５】
これにより、ｎ型半導体としての性質を示すＺｎＯは、アルカリ金属によりドナーが減ぜられて、電気抵抗が大きくなる。また、アルカリ金属がＺｎＯの結晶粒界に存在することによっても、電気抵抗が大きくなると考えられる。本実施形態では、セラミック素体１０に拡散させるアルカリ金属として、Ｌｉを用いている。
【００２６】
セラミック素体１０内には、複数の内部電極２０が少なくとも一層のバリスタ層を挟んで互いに対向するように配置されている。複数の内部電極２０は、セラミック素体１０の対向する２つの端面に交互に引き出されている。すなわち、内部電極２０は、その端部が端面に露出している。
【００２７】
内部電極２０は、積層型の電気素子の内部電極として通常用いられる導電材を含んでいる。内部電極２０に含まれる導電材としては、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金またはＡｇからなることが好ましい。内部電極２０の厚みは、例えば０．５〜５μｍ程度である。
【００２８】
外部電極３０は、セラミック素体１０の表面に配置されている。外部電極３０は、第１の金属電極層３２（焼付け電極層）と、第２の金属電極層３４（めっき電極層）と、第３の金属電極層３６（めっき電極層）とを有している。
【００２９】
第１の金属電極層３２は、金属（例えばＡｇ等）を主成分として含有している。第１の金属電極層３２は、セラミック素体１０の表面における所定の領域よりも内側の領域、すなわちガラス層４０（後述）よりもセラミック素体１０の端面側の領域に形成され、内部電極２０と物理的且つ電気的に接続される。
【００３０】
第１の金属電極層３２は、導電性粉末（例えばＡｇ粉末等）及びガラス粉末（例えば、ガラスフリット等）を含有する導電性ペーストをセラミック素体１０の表面の上記所定の領域に付与し、焼き付けることによって形成されている。第１の金属電極層３２の厚みは、例えば、１０〜３０μｍである。
【００３１】
第２の金属電極層３４は、Ｎｉを主成分として含む。第２の金属電極層３４は、第１の金属電極層３２上に、第１の金属電極層３２を覆うように形成されている。第２の金属電極層３４は、第１の金属電極層３２の表面をＮｉでメッキ処理することによって形成されている。第２の金属電極層３４の厚みは、例えば、１〜５μｍである。
【００３２】
第３の金属電極層３６は、ＳｎあるいはＳｎ合金を主成分として含む。第３の金属電極層３６は、第２の金属電極層３４上に、第２の金属電極層３４を覆うように形成されている。第３の金属電極層３６は、第２の金属電極層３４の表面をＳｎ又はＳｎ合金でメッキ処理することによって形成されている。第３の金属電極層３６の厚みは、例えば、１〜５μｍである。
【００３３】
一方、セラミック素体１０の表面には、ガラス層４０が形成されている。詳細には、ガラス層４０は、第１の金属電極層３２の縁よりも外側の領域に、約１０μｍ程度の幅をもって、当該第１の金属電極層３２に連続するように形成されている。
【００３４】
ガラス層４０は、第１の金属電極層３２を形成するための導電性ペーストに含まれるガラス粉末に由来するガラス物質からなり、導電性ペーストに含まれる金属粉末を、導電性ペーストを付与した所定の領域よりも内側に収縮させることによって形成される（詳細は後述する）。ガラス層４０の厚みは、例えば１μｍ〜１０μｍである。
【００３５】
続いて、図３及び図４を参照して、上述した構成を有する積層型チップバリスタ１の製造過程について説明する。
【００３６】
図３は、本実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。図４は、本実施形態に係る積層型チップバリスタの製造過程を説明するための図である。
【００３７】
まず、バリスタ層を構成する主成分であるＺｎＯと、Ｐｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ及びＡｌの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する（Ｓ１０１）。
【００３８】
その後、このバリスタ材料に有機バインダ、及び有機溶剤等を加えて、ボールミル等を用いて２０時間程度混合・粉砕を行ってスラリーを得る。有機バインダとしては、例えば、エチルセルロース、ポリビニルブチラール等が挙げられる。有機溶剤としては、例えば、テルピオネール、ブチルカルビトール、アセトン、トルエン等が挙げられる。
【００３９】
次に、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上にスラリーを塗布した後、乾燥して厚さ３０μｍ程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る（Ｓ１０３）。
【００４０】
次に、グリーンシートに、内部電極２０に対応する電極部分を複数（後述する分割チップ数に対応する数）形成する（Ｓ１０５）。内部電極２０に対応する電極部分は、Ｐｄ粒子を主成分とする導電性粉末、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷等の印刷法にて印刷し、乾燥させることにより形成する。
【００４１】
内部電極２０に対応する電極部分を形成した後、電極部分が形成された各グリーンシートと、電極部分が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する（Ｓ１０７）。こうして得られたシート積層体を、例えば、チップ単位に切断して、分割された複数のグリーン体ＬＳ１（図４参照）を得る（Ｓ１０９）。得られたグリーン体ＬＳ１では、内部電極２０に対応する電極部分ＥＬ１が形成されたグリーンシートＧＳ１と、電極部分ＥＬ１が形成されていないグリーンシートＧＳ２とが順次積層されている。
【００４２】
次に、グリーン体ＬＳ１に、１８０〜４００℃、０．５〜２４時間程度の加熱処理を実施して脱バインダを行った後、さらに、８５０〜１４００℃、０．５〜８時間程度の焼成を行い（Ｓ１１１）、セラミック素体１０を得る。この焼成によって、グリーン体ＬＳ１におけるグリーンシートＧＳ１，ＧＳ２はバリスタ層となる。電極部分ＥＬ１は、内部電極２０となる。
【００４３】
次に、セラミック素体１０の外表面からＬｉを拡散させる（Ｓ１１３）。ここでは、まず、得られたセラミック素体１０の表面にＬｉ化合物を付着させる。Ｌｉ化合物の付着には、密閉回転ポットを用いることができる。Ｌｉ化合物としては、特に限定されないが、熱処理することにより、Ｌｉがセラミック素体１０の外表面から内部に拡散できる化合物であり、Ｌｉの酸化物、水酸化物、塩化物、硝酸塩、硼酸塩、炭酸塩及び蓚酸塩等が用いられる。
【００４４】
そして、このＬｉ化合物が付着しているセラミック素体１０を電気炉で、所定の温度及び時間で熱処理する。この結果、Ｌｉ化合物からＬｉがセラミック素体１０の外表面からセラミック素体１０内に拡散する。熱処理温度は、例えば７００℃〜１１００℃であり、熱処理雰囲気は大気である。また、熱処理時間（保持時間）は、例えば１０分〜４時間である。
【００４５】
次に、セラミック素体１０の表面に、第１の金属電極層３２及びガラス層４０を形成する（Ｓ１１５）。第１の金属電極層３２及びガラス層４０の形成にあたり、まず、セラミック素体１０の表面における所定の領域（セラミック素体１０の２つの端面及び当該２つの端面間を連結するように伸びる４つの側面の端部）に、対応する内部電極２０に接するように導電性ペーストを付与する。
【００４６】
この導電性ペーストには、上述したように、Ａｇ粉末を主成分とする導電性粉末に、ガラス粉末（例えば、ガラスフリット等）、有機バインダ及び有機溶剤を混合したものを用いる。Ａｇ粉末は、略球形状の粉末（第１の金属粉末）と、鱗片状の粉末（第２の金属粉末）とを含んでいる。略球形状の粉末は、ＢＥＴ値で表される比表面積が２．０ｍ２／ｇ〜３．０ｍ２／ｇとなっており、鱗片状の粉末は、ＢＥＴ値で表される比表面積が０．８ｍ２／ｇ〜１．５ｍ２／ｇとなっている。
【００４７】
ＢＥＴ値とは、ＢＥＴ法（Brunauer-Emmett-Teller Method）によって求められる値であって、原料粉末の単位重量（１ｇ）当たりの表面積を合計して平方ｍ単位で表したものである。一般に、原料粉末を細かくすれば表面積は大きくなることから、ＢＥＴ値も高くなる。また、ＢＥＴ値が高い方が、焼き付けの際の収縮量が大きくなる。上述の導電性ペーストには、略球形状の粉末が鱗片状の粉末よりも多く含まれている。つまり、略球形状の粉末と鱗片状の粉末との重量比は、５０：５０〜１００：０の範囲となっている。
【００４８】
ガラス粉末は、非晶質ガラスと、結晶化ガラスとを含んでいる。結晶化ガラスとしては、例えばＢ２Ｏ３、Ｂｉ２Ｏ３、Ａｌ２Ｏ３、及びアルカリ土類金属酸化物を構成成分とするもの、或いはＢａＯ、ＴｉＯ２、Ａｌ２Ｏ３，ＳｒＯ、Ｎａ２Ｏ、ＣａＯ等を構成成分とするものを用いる。ガラス粉末の平均粒径は、例えば１．０〜７．０μｍの範囲となっている。ガラス粉末の軟化点温度は、例えば５８０〜６８０℃の範囲となっている。
【００４９】
導電性ペーストにおいて、結晶化ガラスは、非晶質ガラスよりも多く含まれている。つまり、結晶化ガラスと非晶質ガラスとの重量比は、５０：５０〜１００：０の範囲となっている。また、略球形状の粉末及び鱗片状の粉末からなる金属成分に対する非晶質ガラス及び結晶化ガラスからなるガラス成分の成分比は、８．０重量％〜１１．０重量％の範囲となっている。
【００５０】
このような導電性ペーストを付与した後、これを乾燥させて外部電極３０に対応する電極部分を形成する。導電性ペーストの付与は、ディップ法、印刷法、又は転写法等により行うことができる。乾燥温度は、例えば８０℃〜１５０℃とし、乾燥時間は、例えば０．２時間〜１．５時間とする。さらに、電極部分が形成されたセラミック素体１０に、所望の加熱処理を実施して脱バインダを行なう。加熱温度は、例えば３００℃〜５００℃とし、加熱時間は、例えば０．２時間〜１．５時間とする。
【００５１】
そして、電極部分が形成されたセラミック素体１０に、所望の加熱処理を実施して導電性ペーストをセラミック素体１０に焼き付ける。これにより、セラミック素体１０に第１の金属電極層３２が形成されることとなる。加熱温度は、例えば６００℃〜８００℃とし、加熱時間は、例えば０．２時間〜１．５時間とする。
【００５２】
ここで、導電性ペーストをセラミック素体１０に焼き付けて第１の金属電極層３２を形成する際、ガラス層４０が同時に形成される。ガラス層４０は、導電性ペーストに含まれる略球形状の粉末及び鱗片状の粉末に由来する金属物質を、上述した所定の領域よりも内側に収縮させることによって形成される。
【００５３】
ガラス層４０が形成されるメカニズムは、以下の通りと考えられる。
【００５４】
まず、図５（ａ）に示すように、セラミック素体１０に付与した導電性ペーストを乾燥させて有機溶剤を除去すると、略球形状の粉末Ｍ１及び鱗片状の粉末Ｍ２、非晶質ガラスの粉末Ｇ１及び結晶化ガラスの粉末Ｇ２、及び有機バインダＢとの混合物の膜が形成される。脱バインダを行なうと、図５（ｂ）に示すように、主として金属粉末Ｍ１，Ｍ２とガラス粉末Ｇ１，Ｇ２とがセラミック素体１０に付着した状態となる。
【００５５】
さらに、導電性ペーストの焼付を行うと、図５（ｃ）に示すように、ガラス粉末Ｇ１，Ｇ２の軟化点温度近傍でガラス粉末Ｇ１，Ｇ２が軟化すると共に、金属粉末Ｍ１，Ｍ２が互いに焼結していく。所定の領域よりも内側（セラミック素体１０の端面側）に収縮する。
【００５６】
更に加熱が進むと、図５（ｄ）に示すように、金属粉末Ｍ１，Ｍ２の焼結体からなる金属物質が所定の領域よりも内側（セラミック素体１０の端面側）に収縮し、第１の金属電極層３２が形成される。そして、ガラス粉末Ｇ１，Ｇ２が軟化して溶融したガラス物質は、第１の金属電極層３２の裏側にガラス相と金属相とが混在した層ＧＬを形成すると共に、第１の金属電極層３２の縁よりも外側に一定の形状を保った状態で残存し、ガラス層４０を形成することとなる。
【００５７】
このようにして第１の金属電極層３２及びガラス層４０を形成した後、第２の金属電極層３４を電気めっきにより形成する（Ｓ１１７）。本実施形態においては、第２の金属電極層３４を形成するための上記電気めっきとして、Ｎｉめっきが用いられている。Ｎｉめっきは、Ｎｉめっき浴（例えば、ワット浴）を用いたバレルめっき法にて行うことができる。
【００５８】
最後に、第３の金属電極層３６を電気めっきにより形成する（Ｓ１１９）。本実施形態においては、第３の金属電極層３６を形成するための上記電気めっきとして、Ｓｎめっきが用いられている。Ｓｎめっきは、Ｓｎめっき浴（例えば、中性Ｓｎめっき浴）を用いたバレルめっき法にて行うことができる。これにより、上述した積層型チップバリスタ１が得られる。
【００５９】
以上説明したように、この電子部品の製造方法では、セラミック素体１０の表面上に第１の金属電極層３２の縁にガラス層４０を形成することで、第１の金属電極層３２上に第２の金属電極層３４及び第３の金属電極層３６をめっき形成する際に、第１の金属電極層３２の端部から第２の金属電極層３４及び第３の金属電極層３６が伸びて形成されるめっき伸びを防ぐことができる。
【００６０】
このガラス層４０は、導電性ペーストに含まれる略球形状の粉末及び鱗片状の粉末に由来する金属物質を所定の領域よりも内側に収縮させることにより、第１の金属電極層３２の焼き付けと同時に形成される。したがって、従来のように、導電性ペーストとは別にガラスペーストを用意して、セラミック素体に塗布して乾燥させる必要はない。したがって、製造工数や製造コストの増加を招くことなく、めっき伸びが発生するのを防ぐガラス層４０を形成することができる。
【００６１】
また、この電子部品の製造方法では、導電性ペーストに、比表面積が２．０ｍ２／ｇ〜３．０ｍ２／ｇとなる略球形状の粉末Ｍ１と、比表面積が０．８ｍ２／ｇ〜１．５ｍ２／ｇとなる鱗片状の粉末Ｍ２とを用いている。この範囲よりも比表面積の大きな金属粉末を用いると、金属物質の収縮量、及び各粉末に由来する金属物質の収縮差が過剰となり、第１の金属電極層３２にひび等が生じるおそれがある。
【００６２】
また、この範囲よりも比表面積の小さな金属粉末を用いると、金属物質の収縮量が不足し、ガラス層４０の幅が十分に形成されないおそれがある。したがって、上記範囲を満たすことで、金属物質の収縮量を最適化することができる。さらに、略球形状の粉末Ｍ１は、鱗片状の粉末Ｍ２よりも多く含まれている。ＢＥＴ値が高い略球形状Ｍ１の粉末を多く含有させることで、焼き付けの際の金属物質の十分な収縮量を確保できる。
【００６３】
また、略球形状の粉末Ｍ１及び鱗片状の粉末Ｍ２からなる金属成分に対する非晶質ガラスの粉末Ｇ１及び結晶化ガラスの粉末Ｇ２からなるガラス成分の成分比は、８．０重量％〜１１．０重量％の範囲となっている。この範囲よりもガラス成分の成分比を大きくすると、ガラス層４０の形状保持性が低下し、ガラス層４０がセラミック素体１０の表面に過剰に拡散するおそれがある。こうなると、第２の金属電極層３４及び第３の金属電極層３６を形成する際のめっき付けが困難となる場合がある。
【００６４】
また、この範囲よりもガラス成分の成分比を小さくすると、十分な幅のガラス層４０が得られないおそれがある。したがって、上記範囲を満たすことで、めっき伸びの防止に最適な形状寸法のガラス層４０を形成することが可能となる。さらに、結晶化ガラスの粉末Ｍ２は、非晶質ガラスの粉末Ｍ１よりも多く含まれている。これにより、ガラス層４０の形状保持性の向上が図られている。
【００６５】
また、積層型チップバリスタ１では、セラミック素体１０の内部に、その端部がセラミック素体１０の表面に露出するように複数の内部電極２０が配置されており、金属物質が所定の領域よりも内側に収縮した領域は、内部電極２０が露出している部分を含んでいる。これにより、内部電極２０と第１の金属電極層３２との電気的な接続がガラス層４０によって阻害されることはない。
【００６６】
また、積層型チップバリスタ１では、セラミック素体１０は、半導体セラミックからなる。このような半導体セラミックでは、めっき伸びが比較的発生しやすいという問題があるが、ガラス層４０の形成により、めっき伸びの発生は、ほぼ確実に防止される。
【００６７】
本発明は、上記実施形態に限られるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。例えば、本実施形態では、電子部品の一例として積層型チップバリスタ及びその製造方法を説明したが、セラミック素体を有する電子部品であれば、特に限定されるものではなく、例えば、積層チップコンデンサ、積層アクチュエータ、又は積層チップインダクタ等にも適用できる。
【図面の簡単な説明】
【００６８】
【図１】本実施形態に係る積層型チップバリスタの斜視図である。
【図２】本実施形態に係る積層型チップバリスタの断面構成を説明するための図である。
【図３】本実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。
【図４】本実施形態に係る積層型チップバリスタの製造過程を説明するための図である。
【図５】第１の金属電極層の形成過程を説明するための模式図である。
【符号の説明】
【００６９】
１…積層型チップバリスタ、１０…セラミック素体、２０…内部電極（導体）、３０…外部電極、３２…第１の金属電極層（焼付け電極層）、３４…第２の金属電極層（めっき電極層）、３６…第３の金属電極層（めっき電極層）、４０…ガラス層、Ｇ１…非晶質ガラスの粉末、Ｇ２…結晶化ガラスの粉末、Ｍ１…略球形状の粉末（第１の金属粉末）、Ｍ２…鱗片状の粉末（第２の金属粉末）。
【図１】
2008251630.tif 000003
【図２】
2008251630.tif 000004
【図３】
2008251630.tif 000005
【図４】
2008251630.tif 000006
【図５】
2008251630.tif 000007