(57)【要約】      （修正有）【課題】高温長時間の熱処理を必要とせず、また、高品質な半導体膜を形成せずとも再結合損失を抑制することができる光電変換素子を提供する。【解決手段】貫通孔が設けられた第１導電型の第１半導体層１に接して第２導電型の第２半導体層３を設け、第１半導体層１の裏面には絶縁層５を設け、その上の導電層７は第２半導体層３に電気的に接続する。さらに素子の受光面側には第２半導体層３に接する受光面電極９と反射防止膜１５を設け、裏面には第１半導体層１に電気的に接続した島状の裏面電極１３を設ける。【選択図】図１
2008227269.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、第１半導体層に接して設けられた第２導電型の第２半導体層と、第１半導体層の裏面上に設けられた絶縁層と、前記絶縁層上に設けられた導電層を備え、
前記導電層は、第１半導体層と電気的に分離され且つ第２半導体層に電気的に接続されている光電変換素子。
【請求項２】
第２半導体層は、その少なくとも一部が第１半導体層の受光面側に設けられ、
第２半導体層の受光面上に第２半導体層に電気的に接続されるように設けられた受光面電極と、前記受光面電極と前記導電層を電気的に接続する接続部をさらに備える請求項１に記載の素子。
【請求項３】
第１半導体層は、貫通孔を有し、
前記接続部は、前記貫通孔を通じて前記受光面電極と前記導電層を電気的に接続する請求項２に記載の素子。
【請求項４】
第２半導体層は、第１半導体層の受光面側から前記貫通孔の側面を通って第１半導体層の裏面側にまで延びるように設けられている請求項３に記載の素子。
【請求項５】
第２半導体層は、第１半導体層の受光面側にのみ、又は、第１半導体層の受光面側及び前記貫通孔の側壁にのみ設けられている請求項３に記載の素子。
【請求項６】
第２半導体層は、第１半導体層の受光面側に設けられた受光面部と、第１半導体層の裏面側に設けられた裏面部とを備え、
前記導電層は、前記裏面部に電気的に接続されている請求項１に記載の素子。
【請求項７】
第１半導体層の裏面上に設けられた裏面電極をさらに備え、前記裏面電極は、前記第１半導体層に電気的に接続され且つ前記導電層と電気的に分離されている請求項１〜６の何れか１つに記載の素子。
【請求項８】
請求項１〜７の何れか１つに記載の素子を備える太陽電池モジュール。
【請求項９】
請求項１〜８の何れか１つに記載の素子を備える太陽光発電システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、太陽光などの光の照射を受けてそのエネルギーを直接電気エネルギーに変える、太陽電池素子に代表される光電変換素子及びこの素子を備える太陽電池モジュール及び太陽光発電システムに関する。
【背景技術】
【０００２】
通常、結晶シリコン太陽電池の母材には、ｐ型半導体基板が用いられる。このｐ型半導体基板を用いた太陽電池の特性改善の技術として、基板の裏面に基板よりも高濃度にｐ型不純物を有するｐ+層を形成し、ｐ層−ｐ+層の内部電界により裏面電界層が形成することが一般的に行われている。しかしながら、このｐ+層を形成するために高濃度のｐ型不純物を添加する必要があるが、この添加が基板裏面の品質を低下させるという問題があった。また、通常、ｐ+層の形成は、アルミニウムペーストを印刷焼成して実現されるが、この形成過程は７００℃前後の焼成工程を経るために、シリコンとアルミニウムの熱膨張係数の違いから熱応力を発生し、基板の反りや割れの原因となることが知られている。
【０００３】
これまでに、アルミニウムの印刷焼成に代わるｐ+層の形成方法として、Ｂなどのｐ型不純物を熱拡散する方法や、ｐ型の半導体膜を基板表面に堆積する方法などが検討されてきた。しかしながら、何れも実用化されていない。前者は高温長時間の熱処理を要するために製造コストが高いこと、後者はデバイス性能がＳｉ／半導体膜界面特性に依存することや半導体膜に多数キャリアを流す必要があることなどから、高品質な半導体膜が必要となり、十分に低コストな製造技術が確立されていないことが原因である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ｐ+層は、裏面近傍における再結合損失を抑制する等の目的で設けられる。高温長時間の熱処理を必要とせず、また、高品質な半導体膜を形成せずとも再結合損失を抑制することができる技術が望まれている。
【０００５】
本発明は、このような事情に鑑みてなされたものであり、高温長時間の熱処理を必要とせず、また、高品質な半導体膜を形成せずとも再結合損失を抑制することができる光電変換素子を提供するものである。
【課題を解決するための手段及び発明の効果】
【０００６】
本発明の光電変換素子は、第１導電型の第１半導体層と、第１半導体層に接して設けられた第２導電型の第２半導体層と、第１半導体層の裏面上に設けられた絶縁層と、前記絶縁層上に設けられた導電層を備え、前記導電層は、第１半導体層と電気的に分離され且つ第２半導体層に電気的に接続されている。
【０００７】
光電変換素子では、第１半導体層と第２半導体層の間で使用材料に応じた拡散電位が形成され、発電時には、その拡散電位に応じた光起電圧（動作電圧ともいう。）が生じる。光起電圧は、結晶シリコンの場合、０．５Ｖ程度である。
本発明によれば、導電層が第２半導体層に電気的に接続されているので、第１半導体層と第２半導体層の間で発生した電圧が第１半導体層と導電層の間に印加される。この印加された電圧によって第１半導体層の裏面近傍に第１導電型キャリアが高濃度に蓄積した蓄積層（第１導電型がｐ型層の場合はｐ+層）が形成される。
第１半導体層の裏面上の絶縁層は、例えば低温のプラズマＣＶＤ法などを用いて形成することができるため、高温長時間の熱処理は不要である。また、第１導電型層と蓄積層の界面が、第１半導体層の内部に形成されるために、絶縁層／第１導電型層の界面特性の影響を低減することができる。
従って、本発明の光電変換素子では、高温長時間の熱処理を必要とせず、また、高品質な半導体膜を形成せずとも再結合損失を抑制することができる。
【０００８】
以下、本発明の種々の実施形態を例示する。
【０００９】
第２半導体層は、その少なくとも一部が第１半導体層の受光面側に設けられ、第２半導体層の受光面上に第２半導体層に電気的に接続されるように設けられた受光面電極と、前記受光面電極と前記導電層を電気的に接続する接続部をさらに備えてもよい。この場合、第１半導体層と第２半導体層の間に発生した電圧を第１半導体層と導電層の間に確実に印加することができる。
【００１０】
第１半導体層は、貫通孔を有し、前記接続部は、前記貫通孔を通じて前記受光面電極と前記導電層を電気的に接続してもよい。この場合、第１半導体層の周縁部の外側に接続部を配置する場合、接続部が他の光電変換素子や配線とショートする恐れがあるが、本実施形態では、接続部が第１半導体層の貫通孔を通るので、そのような恐れがない。
【００１１】
第２半導体層は、第１半導体層の受光面側から前記貫通孔の側面を通って第１半導体層の裏面側にまで延びるように設けられている。第２半導体層が貫通孔の途中まで延びているような場合には貫通孔の側壁において接続部と第１半導体層とが短絡する恐れがあるが、本実施形態では、第２半導体層が第１半導体層の裏面にまで延びているので、そのような恐れがない。
【００１２】
第２半導体層は、第１半導体層の受光面側にのみ、又は、第１半導体層の受光面側及び前記貫通孔の側壁にのみ設けられていてもよい。第２半導体層が第１半導体層の裏面にまで延びているとその分だけ第１半導体層の裏面に形成可能な蓄積層の面積が減少するが、本実施形態では、第２半導体層が第１半導体層の裏面側には形成されないので、蓄積層の面積を比較的広くすることができる。
【００１３】
第２半導体層は、第１半導体層の受光面側に設けられた受光面部と、第１半導体層の裏面側に設けられた裏面部とを備え、前記導電層は、前記裏面部に電気的に接続されていてもよい。この場合、第１半導体層に貫通孔を設けることなく第１半導体層と導電層の間に電圧を印加することができる。
【００１４】
第１半導体層の裏面上に設けられた裏面電極をさらに備え、前記裏面電極は、前記第１半導体層に電気的に接続され且つ前記導電層と電気的に分離されている。この場合、裏面電極を通じて第１半導体層から電流を取り出すことができる。
【００１５】
また、本発明は、上記光電変換素子を備える太陽電池モジュールや太陽光発電システムであってもよい。
【００１６】
ここで示した種々の実施形態は、互いに組み合わせることができる。
【発明を実施するための最良の形態】
【００１７】
以下，本発明の種々の実施形態を図面を用いて説明する。図面や以下の記述中で示す内容は，例示であって，本発明の範囲は，図面や以下の記述中で示すものに限定されない。以下、第１導電型がｐ型である場合を例にとって説明を進める。また、以下の説明中の「ｐ型」と「ｎ型」、「正孔」と「電子」、「正」と「負」を入れ替える等必要な読み替えをすることによって、以下の説明は、第１導電型がｎ型である場合にも基本的に適用可能である。
【００１８】
１．第１実施形態
１−１．光電変換素子の構造
まず、図１（ａ），（ｂ）を用いて本発明の第１実施形態の光電変換素子の構造を説明する。図１（ａ），（ｂ）は、本実施形態の光電変換素子の構造を示す。図１（ｂ）は、裏面図であり、図１（ａ）は、図１（ｂ）中のＩ−Ｉ断面図である。
【００１９】
本実施形態の光電変換素子は、ｐ型の第１半導体層（以下「ｐ型層」と呼ぶ。）１と、第１半導体層１に接して設けられたｎ型の第２半導体層（以下「ｎ型層」と呼ぶ。）３と、ｐ型層１の裏面上に設けられた絶縁層５と、絶縁層５上に設けられた導電層７を備え、導電層７は、ｐ型層１と電気的に分離されており且つｎ型層３に電気的に接続されている。ｎ型層３は、ｐ型層１の受光面側からｐ型層１に設けられた貫通孔の側面を通ってｐ型層１の裏面側にまで延びるように設けられている。
【００２０】
ｎ型層３の受光面上には、ｎ型層３に電気的に接続されるように受光面電極９が設けられている。ｐ型層１の貫通孔内には導電層７と受光面電極９とを電気的に接続する接続部１１が設けられている。ｎ型層３の受光面上には反射防止膜１５が設けられている。ｐ型層１及びｎ型層３の受光面には任意に凹凸構造を設けてもよい。
【００２１】
ｐ型層１の裏面上には裏面電極１３が設けられている。裏面電極１３は、ｐ型層１に電気的に接続され且つ導電層７から電気的に分離されている。裏面電極１３は、図１（ｂ）に示すように互いに分離された複数の島状電極からなっている。
【００２２】
１−２．再結合損失が抑制される作用
次に、図２を用いて、上記構成によって再結合損失が抑制される作用について説明する。図２は、上記光電変換素子の光照射時の、図１（ａ）中の直線ＩＩ−ＩＩに沿ったエネルギーバンド図を示す。
【００２３】
図２に示すように上記構造の光電変換素子に対して光１６が照射されると、受光面近傍においてｐ型層１とｎ型層３の間に光起電圧が発生する。ｎ型層３にはｐ型層１に対して負電圧（結晶シリコンの場合、約−０．５Ｖ）が発生する。ｎ型層３と導電層７は受光面電極９及び接続部１１を通じて電気的に接続されているので、導電層７にはｐ型層１に対して負電圧が印加される。この負電圧によってｐ型層１中の正孔が絶縁層５に引き付けられると共にｐ型層１中の電子が絶縁層５から遠ざけられて絶縁層５直下のｐ型層１内に正孔が高濃度に蓄積した蓄積層１７が形成される。蓄積層１７では、エネルギーバンドが上向きに曲がっている。また、蓄積層１７は、ｐ型層１と導電層７の間に印加される電圧と絶縁層５の静電容量に応じた電荷を有している。
蓄積層１７では、電子の濃度に比べて正孔の濃度が非常に大きいので、正孔と電子とが再結合する割合が小さくなる。従って、本実施形態によれば、再結合損失を抑制することができる。また、従来技術の項で記載したｐ+層では、高濃度の不純物添加によって再結合中心となる欠陥が導入されることがあるが、本実施形態では、高濃度の不純物添加を行うことなく蓄積層１７を形成しているのでそのような欠陥が導入されることを防ぐことができる。
【００２４】
１−３．光電変換素子の製造方法
次に、図３（ａ）〜（ｄ）を用いて上記光電変換素子の製造方法の一例について説明する。
【００２５】
（１）貫通孔形成、表面凹凸加工工程
まず、図３（ａ）に示すように、ｐ型半導体基板１９に貫通孔２１を形成する。半導体基板１の種類は、特に限定されないが、例えば、結晶シリコン基板である。半導体基板１の厚さは、好ましくは１０〜３００μｍであり、さらに好ましくは５０〜１００μｍである。貫通孔２１の形成方法は、特に限定されない。貫通孔２１は、例えばレーザー加工によって形成することができる。貫通孔２１の形状や寸法は、特に限定されない。貫通孔２１は、一例では断面が円形でその直径０．３ｍｍ程度である。
次に、基板１９の表面を酸やアリカリの溶液や反応性プラズマを用いてエッチングすることによって表面に凹凸構造（テクスチャ構造）を形成する。
【００２６】
（２）ｎ型層形成工程
次に、図３（ｂ）に示すように、基板１９の裏面の、絶縁層５又は裏面電極１３を形成する予定の領域（言い換えると、貫通孔２１の周縁以外の領域）に拡散防止マスク２３を形成する。拡散防止マスク２３は、一例では、ＳｉＯ2からなり、ＡＰＣＶＤ法で形成することができる。
【００２７】
次に、基板１９の、拡散防止マスク２３で覆っていない領域にｎ型不純物を導入することによってｎ型層３を形成し、図３（ｂ）に示す構造を得る。ｎ型不純物の導入は、例えば、ｎ型不純物を含む材料（例えばＰＯＣｌ3）を含む高温気体中に基板１９を置くことによって行うことができる。この工程によって、基板１９の表面側、貫通孔２１の側壁、及び基板１９の裏面側のマスク２３で覆っていない部分にｎ型層３が形成される。基板１９のうちｎ型層３になっていない残りの部分がｐ型層１になる。ｎ型層３を形成した後、拡散防止マスク２３は、エッチング等により除去する。
【００２８】
ｎ型層３の形成方法は、ここで示した方法に限定されない。ｎ型層３は、例えばｎ型不純物からなるイオンを基板１内にイオン注入することによって形成してもよい。また、基板１９内にｎ型不純物を導入してｎ型層３を形成する代わりに、基板１９上にＣＶＤ法等により別途ｎ型半導体層を形成することによってｎ型層３を形成してもよい。この場合、基板１９がそのままｐ型層１となる。
【００２９】
（３）反射防止膜及び絶縁層形成工程
次に、図３（ｃ）に示すように、ｎ型層３の受光面上に反射防止膜１５を形成し、ｐ型層１の裏面上に絶縁層５を形成する。
【００３０】
反射防止膜１５は、ｎ型層３の受光面上に、表面電極９を形成する領域に開口を有するように形成することができる。反射防止膜１５は、ｎ型層３の受光面全体に形成してもよい。この場合、表面電極９は、反射防止膜１５上に形成し、ファイアスルーによって表面電極９とｎ型層３とを導通させることができる。特に、反射防止膜１５は、表面反射を抑制する機能を有するものであればその材料、厚さ及び製法等は特に限定されない。反射防止膜１５は、例えば、厚さ７０ｎｍのＳｉＮ膜からなる。反射防止膜１５は、例えば、プラズマＣＶＤ法によって形成することができる。
【００３１】
絶縁層５は、ｐ型層１の裏面上に、裏面電極１３を形成する領域に開口を有するように形成することができる。絶縁層５は、ｐ型層１の裏面全面に形成してもよい。この場合、裏面電極１３は、絶縁層５上に形成し、ファイアスルーによって裏面電極１３とｐ型層１とを導通させることができる。
【００３２】
絶縁層５は、ｐ型層１と導電層７の間を絶縁することができるものであれば、その材料、厚さ及び製法等は特に限定されない。絶縁層５は、例えば、酸化ケイ素、窒化珪素、酸化タンタル、酸化アルミニウム等で形成することができる。絶縁層５の厚さは、例えば、５０〜１００ｎｍ程度にすることができる。絶縁層５は、ＣＶＤ法やスパッタ法で形成することができる。酸化タンタルは、例えば「Ｔａ2Ｏ5系高誘電率絶縁膜の作製」、藤川ら、「豊田中央研究所Ｒ＆Ｄレビュー、Vol.30 No.4(1995.12)のp13-23に記載されている方法で作製することができる。
【００３３】
絶縁層５は、静電容量が大きくなるように（例えば、１×１０-4Ｆ以上になるように）形成することが好ましい。なぜなら、絶縁層５の静電容量が大きいほど蓄積層１７に誘起される正電荷が大きくなるが、これは、より多くの正孔が蓄積層１７に引き寄せられ、より多くの電子が蓄積層１７から遠ざけられていることを意味し、この場合、正孔と電子とが再結合する割合がより小さくなるからである。絶縁層５の静電容量は、比誘電率に比例し、厚さに反比例するので、絶縁層５は、比誘電率の高い材料を用いて厚さが薄くなるように形成することが好ましい。
【００３４】
（４）受光面電極、接続部、導電層、裏面電極形成工程
次に、図３（ｄ）に示すように、ｎ型層３の受光面上に受光面電極９を形成し、貫通孔２１内に接続部１１を形成し、絶縁層５上に導電層７を形成し、ｐ型層１の裏面上に裏面電極１３を形成し、光電変換素子の製造を完了する。
【００３５】
受光面電極９、接続部１１、導電層７及び裏面電極１３の材料、厚さ及び製法等は特に限定されない。これらの材料は、同じものであってもよく、互いに異なるものであってもよい。
【００３６】
受光面電極９や裏面電極１３は、電流の取り出しに利用されるので電気抵抗ができるだけ小さい材料で形成することが好ましい。受光面電極９や裏面電極１３は、例えば、銀、アルミニウム、銅、ニッケル、パラジウム等の金属材料で形成することができる。
【００３７】
裏面電極１３は、図１（ｂ）に示すように互いに分離された複数の島状電極からなるように形成することができる。各島状電極は、例えば、０．１〜１ｍｍ角程度の大きさを有し、１〜５ｍｍ程度の間隔で配置されている。裏面電極１３は、図４に示すように、互いに分離された複数の串状電極からなるように形成してもよい。各串状電極は、一例では、幅０．０１〜２ｍｍ程度の細線が０．５〜５ｍｍ程度の間隔で形成されて、これらの細線が太線で接続された構造を有している。
【００３８】
図１（ｂ）のような構成の場合は、裏面電極１３が占める面積を比較的小さくすることができ、従って蓄積層１７が形成される領域を比較的広くすることができるという利点がある。
また、図１（ｂ）のような構成の場合は、別途準備した外部導電体に各島状電極をそれぞれ接触させる等の手段によって複数の島状電極を互いに導通させる必要があるが、図４のように互いに分離された複数の串状電極で裏面電極１３を構成すると、各串状電極を互いに導通させるだけでいいので、構成が単純になる。また、各串状電極部は、ｐ型層１の裏面上において互いに導通させておいてもよい。この場合、外部導電体を省略することができ、また、導電層７と外部導電体とを絶縁する必要もないので、構成がさらに単純になる。
【００３９】
接続部１１及び導電層７は、銀、アルミニウム、銅、ニッケル、パラジウム等の金属材料で形成することができる。但し、接続部１１及び導電層７には電流を流す必要がないので、接続部１１及び導電層７の材料は、電圧を伝達可能な程度の導電性を有していればよく、接続部１１及び導電層７は、ＩＴＯ、ＳｎＯ2、ＺｎＯ、Ｓｉ、ＳｉＣ、ＳｉＧｅ等に導電型不純物をドーピングして導電性をもたせた材料で形成してもよい。但し、受光面側から電流を取り出すのではなく、導電層７から電流を取り出すことも可能であり、その場合は、接続部１１及び導電層７にも電気抵抗が小さい材料を用いることが好ましい。
【００４０】
また、ｐ型層１を通過した光が導電層７で吸収されると光利用効率の低下に繋がるため、導電層７は、ｐ型層１を通過した光を透過させる性質を有していることが好ましい。この場合、導電層７を透過した光が導電層７の後ろの部材で反射してｐ型層１とｎ型層３のｐｎ接合部に戻されるようにすることができるからである。この観点から導電層７の材料は、ｐ型層１の材料よりもバンドギャップが大きいものが好ましく、一例では、ＩＴＯ，ＳｎＯ2、ＺｎＯ、アモルファス−Ｓｉ又はＳｉＣ等が好ましい。
【００４１】
受光面電極９、接続部１１、導電層７及び裏面電極１３は、蒸着法、ペースト電極の印刷焼成法、めっき法等によって形成することができる。裏面電極１３は、アルミニウムなどのｐ型不純物を含むペースト材料を印刷し、焼成することによって形成することができる。この場合、裏面電極１３の直下にはｐ型不純物が高濃度でドープされた層（ｐ+層）が形成される（従来技術の項を参照）。接続部１１及び導電層７は、例えば、裏面側から導電性ペーストを印刷し、焼成する等の方法によって同時に形成することができる。接続部１１及び導電層７は、蒸着法やめっき法でも同時に形成することができる。
【００４２】
受光面電極９、接続部１１、導電層７及び裏面電極１３を形成した後、必要に応じ、熱処理やフォーミングガスアニールを行ってもよい。
【００４３】
ここで示した工程の順序は、一例であって、別の順序で各工程を実施してもよい。例えば、反射防止膜１５及び受光面電極９を形成した後に、接続部１１、導電層７及び裏面電極１３を形成してもよい。
【００４４】
２．第２実施形態
２−１．光電変換素子の構造
図５を用いて本発明の第２実施形態の光電変換素子の構造を説明する。図５は、図１（ａ）に対応する断面図である。
【００４５】
本実施形態の光電変換素子は、第１実施形態の光電変換素子に類似しているが、異なる点が数点あるので、異なる点を中心に以下説明する。なお、第１実施形態で述べた内容は、基本的に第２実施形態にも当てはまる。
【００４６】
本実施形態では、ｎ型層３は、ｐ型層１の受光面側及び貫通孔２１の側壁にのみ設けられている。ｎ型層３は、ｐ型層１の裏面側には設けられていない。第１実施形態では、ｎ型層３がｐ型層１の裏面側にまで延びており、ｐ型層１の裏面側においてｎ型層３が形成されている部分には蓄積層１７が形成されないが、本実施形態では、ｐ型層１の裏面側にはｎ型層３が設けられていないので第１実施形態よりも広い領域に蓄積層１７が形成されるように絶縁層５及び導電層７を配置することが可能である。
【００４７】
また、本実施形態では、絶縁層５が貫通孔２１の側壁上にも設けられており、これによって接続部１１とｐ型層１との絶縁が確保されている。なお、第１実施形態においても、絶縁層５が貫通孔２１の側壁上にも設けられるようにしてもよい。
【００４８】
２−２．再結合損失が抑制される作用
本実施形態により、再結合損失が抑制される作用は、第１実施形態と同じであるのでここでは説明を繰り返さない。
【００４９】
２−３．光電変換素子の製造方法
次に、図６（ａ）〜（ｄ）を用いて上記光電変換素子の製造方法の一例について説明する。
【００５０】
（１）貫通孔形成、表面凹凸加工工程
まず、図６（ａ）に示すように、第１実施形態と同様の方法で、ｐ型半導体基板１９に貫通孔２１と、表面凹凸構造を形成する。
【００５１】
（２）ｎ型層形成工程
次に、基板１９の裏面全面に、第１実施形態と同様の方法で、拡散防止マスク２３を形成する。
【００５２】
次に、第１実施形態と同様の方法でｎ型層３を形成し、図６（ｂ）に示す構造を得る。但し、ｎ型層３を形成する条件（例えば、ｎ型不純物の熱拡散の温度や時間）は適宜変更する。図６（ｂ）は、貫通孔２１の側壁の一部にｎ型層３が形成されている場合を示しているが、ｎ型不純物を導入する際の熱拡散の温度や時間を変える等によって貫通孔２１の側壁の全体にｎ型層３が形成されるようにすることもできる。
次に、第１実施形態と同様の方法で、拡散防止マスク２３を除去する。
【００５３】
（３）反射防止膜及び絶縁層形成工程
次に、図６（ｃ）に示すように、反射防止膜１５及び絶縁層５を形成する。反射防止膜１５は、第１実施形態と同様の方法で形成することができる。絶縁層５も基本的に第１実施形態と同様の方法で形成することができるが、本実施形態では、貫通孔２１を裏面に向かって広がるテーパー状にしておく等の方法によって貫通孔２１の側壁上にも形成している。
【００５４】
（４）受光面電極、接続部、導電層、裏面電極形成工程
次に、図６（ｄ）に示すように、第１実施形態と同様の方法により、受光面電極９、接続部１１、導電層７及び裏面電極１３を形成し、光電変換素子の製造を完了する。
【００５５】
３．第３実施形態
３−１．光電変換素子の構造
図７を用いて本発明の第３実施形態の光電変換素子の構造を説明する。図７は、図１（ａ）に対応する断面図である。本実施形態の光電変換素子は、第１実施形態の光電変換素子に類似しているが、異なる点が数点あるので、異なる点を中心に以下説明する。なお、第１実施形態で述べた内容は、基本的に第３実施形態にも当てはまる。
【００５６】
本実施形態では、ｎ型層３は、ｐ型層１の受光面側に設けられた受光面部３ａと、ｐ型層１の裏面側に設けられた裏面部３ｂとを備え、導電層７は、裏面部３ｂに電気的に接続されている。受光面部３ａと裏面部３ｂとは、電気的に接続されていてもいなくてもよい。
【００５７】
本実施形態では、ｐ型層１と裏面部３ｂとの間に発生する光起電圧がｐ型層１と導電層７の間に印加される。このような構成のため、ｐ型層１を貫通する接続部１１が不要であり、構成が単純になる。また、裏面部３ｂからは通常は電流が取り出されないので、電流取り出しによる電圧低下がなく、安定した電圧をｐ型層１と導電層７の間に印加することができる。
【００５８】
また、接続部１１を形成するための貫通孔２１の寸法を非常に小さくした場合、導通不良等が発生する割合が高くなると考えられるが、本実施形態では貫通孔２１が不要なので裏面部３ｂが占める面積を縮小することが容易であり、その分だけ、蓄積層１７の面積を増大させやすい。
【００５９】
３−２．再結合損失が抑制される作用
次に、図８（ａ），（ｂ）を用いて、上記構成によって再結合損失が抑制される作用について説明する。図８（ａ）、（ｂ）は、それぞれ、上記光電変換素子の光照射時の、図７中の直線Ｉ−Ｉ、ＩＩ−ＩＩに沿ったエネルギーバンド図を示す。
【００６０】
図８（ａ），（ｂ）に示すように、本実施形態の光電変換素子に対して光が照射されると、ｎ型層３の受光面部３ａとｐ型層１の間、及びｎ型層３の裏面部３ｂとｐ型層１の間にそれぞれ光起電圧が発生する。裏面部３ｂは、導電層７に電気的に接続されているので、ｎ型層３の裏面部３ｂとｐ型層１の間に発生した電圧が、導電層７とｐ型層１の間に印加される。この印加された電圧により、第１実施形態と同様の作用によって蓄積層１７が形成される。この蓄積層１７により、第１実施形態と同様の作用によって再結合損失が抑制される。
【００６１】
３−３．光電変換素子の製造方法
次に、図９（ａ）〜（ｄ）を用いて上記光電変換素子の製造方法の一例について説明する。
【００６２】
（１）表面凹凸加工工程
まず、図９（ａ）に示すように、第１実施形態と同様の方法で、ｐ型半導体基板１９に表面凹凸構造を形成する。
【００６３】
（２）ｎ型層形成工程
次に、第１実施形態と同様の方法で、ｎ型層３の裏面部３ｂを形成する領域に開口を有する拡散防止マスク２３を基板１９の裏面に形成する。
【００６４】
次に、基板１９の、拡散防止マスク２３で覆っていない領域にｎ型不純物を導入することによってｎ型層３を形成し、図９（ｂ）に示す構造を得る。この工程によって、ｎ型層３の受光面部３ａと裏面部３ｂが形成される。
次に、第１実施形態と同様の方法で、拡散防止マスク２３を除去する。
【００６５】
（３）反射防止膜及び絶縁層形成工程
次に、図９（ｃ）に示すように、第１実施形態と同様の方法で反射防止膜１５及び絶縁層５を形成する。
【００６６】
（４）受光面電極、導電層、裏面電極形成工程
次に、図９（ｄ）に示すように、第１実施形態と同様の方法により、受光面電極９、導電層７及び裏面電極１３を形成し、光電変換素子の製造を完了する。導電層７は、ｎ型層３の裏面部３ｂに電気的に接続されるように形成する。
【００６７】
以上の実施形態で示した種々の特徴は，互いに組み合わせることができる。１つの実施形態中に複数の特徴が含まれている場合，そのうちの１又は複数個の特徴を適宜抜き出して，単独で又は組み合わせて，本発明に採用することができる。
【図面の簡単な説明】
【００６８】
【図１】（ａ），（ｂ）は、本発明の第１実施形態の光電変換素子の構造を示し、（ｂ）は、裏面図であり、（ａ）は、（ｂ）中のＩ−Ｉ断面図である。
【図２】本発明の第１実施形態の光電変換素子の光照射時の、図１（ａ）中の直線ＩＩ−ＩＩに沿ったエネルギーバンド図を示す。
【図３】（ａ）〜（ｄ）は、本発明の第１実施形態の光電変換素子の製造工程を示す図１（ａ）に対応した断面図である。
【図４】本発明の第１実施形態の光電変換素子の別の実施形態を示す、図１（ｂ）に対応した裏面図である。
【図５】本発明の第２実施形態の光電変換素子の構造を示す、図１（ａ）に対応した断面図である。
【図６】（ａ）〜（ｄ）は、本発明の第２実施形態の光電変換素子の製造工程を示す図５に対応した断面図である。
【図７】本発明の第３実施形態の光電変換素子の構造を示す、図１（ａ）に対応した断面図である。
【図８】（ａ）、（ｂ）は、それぞれ、本発明の第３実施形態の光電変換素子の光照射時の、図７中の直線Ｉ−Ｉ、ＩＩ−ＩＩに沿ったエネルギーバンド図を示す。
【図９】（ａ）〜（ｄ）は、本発明の第３実施形態の光電変換素子の製造工程を示す図７に対応した断面図である。
【符号の説明】
【００６９】
１：ｐ型層  ３：ｎ型層  ３ａ：ｎ型層の受光面部  ３ｂ：ｎ型層の裏面部  ５：絶縁層  ７：導電層  ９：受光面電極  １１：接続部  １３：裏面電極  １５：反射防止膜  １６：光  １７：蓄積層  １９：半導体基板  ２１：貫通孔  ２３：拡散防止マスク
【図１】
2008227269.tif 000003
【図２】
2008227269.tif 000004
【図３】
2008227269.tif 000005
【図４】
2008227269.tif 000006
【図５】
2008227269.tif 000007
【図６】
2008227269.tif 000008
【図７】
2008227269.tif 000009
【図８】
2008227269.tif 000010
【図９】
2008227269.tif 000011