(57)【要約】【課題】ＭＯＳゲート構造を有するスイッチング素子のゲート駆動回路において、入力容量に起因する不要振動を防止し、高周波化に伴う駆動損失の低減を可能とするスイッチング素子のゲート駆動回路を絶縁型にて構成すること。【解決手段】コンバータ駆動第１回路１４ａは、所定の直流電圧を出力する直流電圧源Ｖｃｃ１と、一次巻線Ｗ１と一次巻線に磁気結合される二次巻線Ｗ２ａ、二次巻線Ｗ２ｂを有するトランスＴ１と、所定の制御信号に基づいてトランスＴ１の一次巻線に印加する直流電圧の極性を周期的に切り換えるフルブリッジ回路２８と、二次巻線Ｗ２ａに接続されるダイオードＤ５〜Ｄ７を有する共振防止用クランプ回路３０ａと、共振防止用クランプ回路および二次巻線Ｗ２ｂから流入する電力を受け入れる補助電源部３４ａと、補助電源部に蓄積された電力を二次巻線Ｗ２ｂに帰還するための電力回収経路を形成する電力回収経路形成部３２ａと、を備える。【選択図】        図２
2008259275.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳゲート構造を有するスイッチング素子のゲート駆動回路であって、
所定の直流電圧を出力する直流電源と、
一次巻線と該一次巻線に磁気結合される第１の二次巻線および第２の二次巻線とを有するトランスと、
所定の制御信号に基づいて前記トランスの一次巻線に印加する前記直流電圧の極性を周期的に切り替える印加電圧極性切換回路と、
アノードが前記第１の二次巻線の一端に接続されるとともに、カソードが前記第２の二次巻線の一端に接続される第１のダイオードと、カソードが前記第１の二次巻線の一端に接続される第２のダイオードと、アノードが前記第１の二次巻線の他端に接続されるとともに、カソードが前記第１のダイオードのカソードに接続される第３のダイオードと、を有する共振防止用クランプ回路と、
正極側が前記第２の二次巻線の一端に接続されるとともに、負極側が前記第２のダイオードのアノードに接続され、前記共振防止用クランプ回路および前記第２の二次巻線から流入する電力を受け入れる補助電源部と、
所定の期間に前記第２の二次巻線の他端と前記補助電源部の負極側の端とを電気的に接続し、前記補助電源部に蓄積された電力を前記一次巻線に帰還するための電力回収経路を形成する電力回収経路形成部と、
を備え、
前記第１の二次巻線の他端を前記主イッチング素子のゲートに接続し、前記第２のダイオードのアノードを前記主イッチング素子のソースに接続することにより、前記主スイッチング素子を駆動することを特徴とするスイッチング素子のゲート駆動回路。
【請求項２】
ＭＯＳゲート構造を有するスイッチング素子のゲート駆動回路であって、
所定の直流電圧を出力する直流電源と、
一次巻線と該一次巻線に磁気結合される第１の二次巻線および第２の二次巻線とを有するトランスと、
所定の制御信号に基づいて前記トランスの一次巻線に印加する前記直流電圧の極性を周期的に切り替える印加電圧極性切換回路と、
アノードが前記第１の二次巻線の一端に接続されるとともに、カソードが前記第２の二次巻線の一端に接続される第１のダイオードと、カソードが前記第１の二次巻線の一端に接続される第２のダイオードと、を有する共振防止用クランプ回路と、
正極側が前記第２の二次巻線の一端に接続されるとともに、負極側が前記第２のダイオードのアノードに接続され、前記共振防止用クランプ回路および前記第２の二次巻線から流入する電力を受け入れる補助電源部と、
所定の期間に前記第２の二次巻線の他端と前記補助電源部の負極側の端とを電気的に接続し、前記補助電源部に蓄積された電力を前記一次巻線に帰還するための電力回収経路を形成する電力回収経路形成部と、
を備え、
前記第１の二次巻線の他端を前記主イッチング素子のゲートに接続し、前記第２のダイオードのアノードを前記主イッチング素子のソースに接続することにより、前記主スイッチング素子を駆動することを特徴とするスイッチング素子のゲート駆動回路。
【請求項３】
前記補助電源部は、前記第２の二次巻線の一端と前記第２のダイオードのアノードとの間に接続されるコンデンサを備えて構成されることを特徴とする請求項１または２に記載のスイッチング素子のゲート駆動回路。
【請求項４】
前記補助電源部は、
前記第２の二次巻線の一端と前記第２のダイオードのアノードとの間に接続されるコンデンサと、
前記コンデンサに初期電荷を供給する補助電源と、前記コンデンサに蓄積された電荷の前記補助電源への流出を阻止する第４のダイオードと、
を備えて構成されることを特徴とする請求項１または２に記載のスイッチング素子のゲート駆動回路。
【請求項５】
前記電力回収経路形成部は、
前記第２の二次巻線の他端と前記補助電源部の負極側の端との間に接続されるスイッチング素子と、
カソードが前記二次巻線の他端に接続され、アノードが前記補助電源部の負極側の端に接続される第５のダイオードと、
を備えて構成されることを特徴とする請求項１〜４のいずれか１項に記載のスイッチング素子のゲート駆動回路。
【請求項６】
前記スイッチング素子は、電界効果トランジスタであり、
前記第５のダイオードは、前記電界効果トランジスタのボディダイオードで代用されることを特徴とする請求項５に記載のスイッチング素子のゲート駆動回路。
【請求項７】
外部回路からの制御信号に基づいて、前記スイッチング素子を制御するように構成したことを特徴とする請求項５または６に記載のスイッチング素子のゲート駆動回路。
【請求項８】
前記第１の二次巻線の発生電圧に基づいて、前記スイッチング素子を制御するように構成したことを特徴とする請求項５または６に記載のスイッチング素子のゲート駆動回路。
【請求項９】
前記電力回収経路形成部は、
前記第１の二次巻線の一端または該一端と同電位の端に接続される信号反転回路と、
前記第１の二次巻線の他端または該一端と同電位の端および前記信号反転回路の出力端に接続される否定論理和回路と、
を備え、
前記否定論理和回路の出力信号に基づいて、前記スイッチング素子を制御するように構成したことを特徴とする請求項８に記載のスイッチング素子のゲート駆動回路
【請求項１０】
前記第１の二次巻線に追加して巻回され、前記第１の二次巻線と同相の電圧が発生するように構成された追加巻線をさらに備え、
前記追加巻線の発生電圧に基づいて、前記スイッチング素子を制御するように構成したことを特徴とする請求項５または６に記載のスイッチング素子のゲート駆動回路。
【請求項１１】
前記共振防止用クランプ回路は、アノードが前記第２のダイオードのアノードに接続されるとともに、カソードが前記第１の二次巻線の他端に接続される補助ダイオードをさらに備えたことを特徴とする請求項１〜１０のいずれか１項に記載のスイッチング素子のゲート駆動回路。
【請求項１２】
前記印加電圧極性切換回路は、４つのダイオードと４つのスイッチング素子により構成されたフルブリッジ回路であることを特徴とする請求項１〜１１のいずれか１項に記載のスイッチング素子のゲート駆動回路。
【請求項１３】
前記印加電圧極性切換回路は、スイッチング素子である４つの電界効果トランジスタと、当該４つの電界効果トランジスタに具備されるボディダイオードと、により構成されたフルブリッジ回路であることを特徴とする請求項１〜１１のいずれか１項に記載のスイッチング素子のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子のゲート駆動回路に関するものであり、より詳細には、ＭＯＳ−ＦＥＴやＩＧＢＴなどのＭＯＳゲート構造を有するスイッチング素子のゲート駆動回路に関するものである。
【背景技術】
【０００２】
ＭＯＳ−ＦＥＴやＩＧＢＴなどのスイッチング素子を駆動するためのゲート駆動回路を開示した従来技術の一つとして、下記特許文献１がある。この特許文献１の回路の特徴は、第１のスイッチング素子とインダクタンス素子からなる充電回路と、第１のスイッチング素子とインダクタンス素子と駆動電圧クランプ素子からなる駆動電圧クランプ回路と、第１の回生ダイオードとインダクタンス素子と駆動電圧クランプ素子からなる第１の電力回生回路と、第２のスイッチング素子とインダクタンス素子からなる放電回路と、第２のスイッチング素子とインダクタンス素子と零電圧クランプ素子からなる零電圧クランプ回路と、第２の回生ダイオードとインダクタンス素子と零電圧クランプ素子からなる第２の電力回生回路と、を備えた従来回路の構成において、さらに、駆動電圧クランプ素子に第３のスイッチング素子を並列接続するとともに、零電圧クランプ素子に第４のスイッチング素子を並列接続するように構成した点にある。
【０００３】
上記のように構成された特許文献１の回路では、駆動電圧クランプ素子に並列に接続された第３のスイッチング素子が、第１の電力回生回路のエネルギー回生動作の終了時にスイッチオンして放電回路の動作開始時までのスイッチオン期間に主スイッチング素子の入力容量電圧を入力電圧に固定するので、第１の電力回生回路の動作終了時から放電回路の動作開始時までの間に、第１、第２のスイッチング素子や第１、第２の電力回生ダイオードの寄生容量の充電動作に起因した主スイッチング素子入力容量の不要振動を抑制することができ、この不要振動による主スイッチング素子のスイッチング誤動作を防止可能としている。
【０００４】
また、この特許文献１の回路では、零電圧クランプ素子に並列に接続された第４のスイッチング素子が、第２の電力回生回路のエネルギー回生動作の終了時にスイッチオンして充電回路の動作開始時までのスイッチオン期間に主スイッチング素子の入力容量電圧を零電圧に固定するので、第４のスイッチング素子のスイッチオン動作によって、ミラー効果と寄生容量への充電動作を防止し、これらのミラー効果と寄生容量の充電動作に起因した主スイッチング素子入力容量の不要振動を回避することで、不要振動による主スイッチング素子のスイッチング誤動作を防止可能としている。
【０００５】
また、他の従来技述として、高周波化に伴うゲート駆動損失を低減することを主目的とした、下記特許文献２に示されるゲート駆動回路がある。
【０００６】
この特許文献２におけるゲート駆動回路の特徴は、特許文献１の回路におけるスイッチング動作を改善することにより、ゲート駆動損失の低減を可能としている。具体的には、主スイッチング素子をオンさせる際、第４のスイッチング素子をオンしたまま第１のスイッチング素子をオンしてインダクタンス素子に電流を流してエネルギーを蓄積し、電流が所定値に到達すると第４のスイッチング素子をオフして蓄積したエネルギーで主スイッチング素子のゲート電圧を上昇させ、第３のスイッチング素子をオンした後に、第１のスイッチング素子をオフして蓄積したエネルギーを回生することで、ゲート駆動損失を低減するようにしている。
【０００７】
【特許文献１】特開平１０−５２０６１号公報
【特許文献２】特開２００６−５４９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１，２に示されるゲート駆動回路は、いずれも非絶縁型の電源装置を念頭においた技術であり、絶縁型の電源装置にそのまま適用することができないという課題が存在する。
【０００９】
本発明は、上記に鑑みてなされたものであって、ＭＯＳゲート構造を有するスイッチング素子の入力容量に起因する不要振動を防止し、高周波化に伴う駆動損失の低減にも対応可能なスイッチング素子のゲート駆動回路を絶縁型の回路として構成することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するため、本発明にかかるスイッチング素子のゲート駆動回路は、ＭＯＳゲート構造を有するスイッチング素子のゲート駆動回路であって、所定の直流電圧を出力する直流電源と、一次巻線と該一次巻線に磁気結合される第１の二次巻線および第２の二次巻線とを有するトランスと、所定の制御信号に基づいて前記トランスの一次巻線に印加する前記直流電圧の極性を周期的に切り替える印加電圧極性切換回路と、アノードが前記第１の二次巻線の一端に接続されるとともに、カソードが前記第２の二次巻線の一端に接続される第１のダイオードと、カソードが前記第１の二次巻線の一端に接続される第２のダイオードと、アノードが前記第１の二次巻線の他端に接続されるとともに、カソードが前記第１のダイオードのカソードに接続される第３のダイオードと、を有する共振防止用クランプ回路と、正極側が前記第２の二次巻線の一端に接続されるとともに、負極側が前記第２のダイオードのアノードに接続され、前記共振防止用クランプ回路および前記第２の二次巻線から流入する電力を受け入れる補助電源部と、所定の期間に前記第２の二次巻線の他端と前記補助電源部の負極側の端とを電気的に接続し、前記補助電源部に蓄積された電力を前記一次巻線に帰還するための電力回収経路を形成する電力回収経路形成部と、を備え、前記第１の二次巻線の他端を前記主イッチング素子のゲートに接続し、前記第２のダイオードのアノードを前記主イッチング素子のソースに接続することにより、前記主スイッチング素子を駆動することを特徴とする。
【発明の効果】
【００１１】
本発明にかかるスイッチング素子のゲート駆動回路によれば、ＭＯＳゲート構造を有するスイッチング素子のゲート駆動回路において、一次巻線と該一次巻線に磁気結合される第１の二次巻線および第２の二次巻線とを有するトランスと、トランスの第１の二次巻線に接続される共振防止用クランプ回路と、共振防止用クランプ回路および第２の二次巻線から流入する電力を受け入れる補助電源部と、補助電源部に蓄積された電力を一次巻線に帰還するための電力回収経路を形成する電力回収経路形成部と、がそれぞれ備えられ、共振防止用クランプ回路は、主スイッチング素子の入力容量に生ずる電圧をクランプするとともに、入力容量に蓄積された電荷を補助電源部介して一次巻線が接続された一次回路側に帰還するようにしているので、主スイッチング素子の入力容量に起因する不要振動を防止し、高周波化に伴う駆動損失の低減を可能とするスイッチング素子のゲート駆動回路を絶縁型にて構成することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明にかかるスイッチング素子のゲート駆動回路の好適な実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態により本発明が限定されるものではない。
【００１３】
実施の形態１．
（ゲート駆動回路が搭載される電源装置の構成）
まず、実施の形態１にかかるスイッチング素子のゲート駆動回路について説明する。図１は、本発明の実施の形態１にかかるゲート駆動回路を搭載した電源装置の構成を示す図である。同図に示す電源装置は、コンバータ１０、本発明のゲート駆動回路に相当するコンバータ駆動回路１４および出力電圧制御回路１６を備えている。コンバータ１０は、直流電圧変換を行うＤＣ／ＤＣコンバータであり、直流入力である入力Ｖｉｎを直流出力の出力Ｖｏに変換して出力する。コンバータ駆動回路１４および出力電圧制御回路１６は、出力電圧安定化のためのフィードバック制御系１２を構成する。出力電圧制御回路１６は、出力Ｖｏの出力電圧を検出した信号（出力電圧検出信号２０）に基づいてコンバータ駆動回路１４の各スイッチング素子を制御するための制御信号２２を生成出力する。コンバータ駆動回路１４は、制御信号２２に基づいてコンバータ１０に具備される主スイッチング素子を駆動するためのコンバータ駆動信号２４を生成出力する。なお、図１の構成では、入力Ｖｉｎに基づいて生成される出力電圧として、出力Ｖｏのみを図示しているが、一つの直流入力から複数あるいは複数種の直流出力を生成することも可能である。
【００１４】
（近時の電源装置の特性）
つぎに近時の電源装置の特性について説明する。例えば、パソコン等に搭載される電源装置では、ＣＰＵ、ハードディスク、ＵＳＢ機器、冷却用ファンなど、様々な機器の特性に応じた仕様のものが要求される。その中でも、ＣＰＵを駆動するための電源装置には、クロック周波数の高速化、入力電圧の低電圧化、および待機→起動→待機という動作の繰り返しによって生ずる急激な電流変化（大電流化）に対応するための高速なスイッチング動作のものが要求される。
【００１５】
例えば、図１の構成において、出力電圧制御回路１６とコンバータ１０との間にコンバータ駆動回路１４が挿入されているのも、上記のような理由によるものである。なぜなら、コンバータ１０への入力電圧として例えば３８０Ｖ程度の高電圧が入力されるのに対し、コンバータ１０の出力電圧には１Ｖ程度の仕様のものもあり、出力電圧制御回路１６からの出力のみでは、コンバータ１０を精度良く制御することが困難となるからである。
【００１６】
（ゲート駆動回路の構成）
つぎに、本発明の実施の形態１にかかるゲート駆動回路の構成について説明する。図２は、本発明の実施の形態１にかかるゲート駆動回路の構成を示す回路図である。なお、コンバータ駆動回路１４は、本発明のゲート駆動回路に相当する構成部である。また、同図には、コンバータ駆動回路１４の回路構成に加えて、コンバータ駆動回路１４によって制御されるコンバータ１０の回路構成も併せて示している。
【００１７】
（コンバータ駆動回路の構成）
図２において、コンバータ駆動回路１４は、後述するコンバータ１０の一対の主スイッチング素子をそれぞれ駆動するための２つの駆動回路（コンバータ駆動第１回路１４ａおよびコンバータ駆動第２回路１４ｂ）を備えている。なお、コンバータ駆動第１回路１４ａおよびコンバータ駆動第２回路１４ｂは、同一あるいは同等の構成部であり、これらの構成部間に本質的な差異はない。このため、以下の説明では、コンバータ駆動第１回路１４ａについて説明する。
【００１８】
コンバータ駆動第１回路１４ａには、一次巻線Ｗ１と２つの二次巻線Ｗ２ａ，Ｗ２ｂを有するトランスＴ１を介して一次側回路と二次側回路とが構成されている。ここで、一次側回路は、直流電圧源Ｖｃｃ１と、ダイオードＤ１〜Ｄ４およびスイッチング素子Ｓ１〜Ｓ４を有するフルブリッジ回路２８と、を備えている。フルブリッジ回路２８では、スイッチング素子Ｓ１とダイオードＤ１、およびスイッチング素子Ｓ３とダイオードＤ３がそれぞれ並列に接続されるとともに、それぞれのダイオードのカソード側の接続端同士が接続される。同様に、スイッチング素子Ｓ２とダイオードＤ２、およびスイッチング素子Ｓ４とダイオードＤ４とがそれぞれ並列に接続されるとともに、それぞれのダイオードのアノード側の接続端同士が接続される。また、これらの接続端間（すなわち、ダイオードＤ１，Ｄ３のカソード端とダイオードＤ２，Ｄ４のアノード端との間）には、直流電圧源Ｖｃｃ１が接続される。さらに、ダイオードＤ１のアノード端とダイオードＤ２のカソード端、およびダイオードＤ３のアノード端とダイオードＤ４のカソード端とがそれぞれ接続され、これらの各接続端間にトランスＴ１の一次巻線Ｗ１が接続される。
【００１９】
一方、トランスＴ１の二次側回路の一方および他方には、共振防止用クランプ回路３０ａ，３０ｂと、共振防止用クランプ回路３０ａから回収された電力を一時的に蓄積する補助電源部３４ａと、補助電源部３４ａに蓄積された電荷を一次側回路に回生する際の回収経路を形成する電力回収経路形成部３２ａと、を備えて構成される。共振防止用クランプ回路３０ａは、コンバータ１０に具備される主スイッチング素子の寄生容量によって生ずる（あるいは生ずる可能性のある）共振を防止する役目を担うとともに、主スイッチング素子の寄生容量に蓄積された電荷をコンデンサＣ１に還流させる役目を担う構成部であり、それぞれ３つのダイオード（ダイオードＤ５，Ｄ６，Ｄ７）を備えて構成される。電力回収経路形成部３２ａは、スイッチング素子（図２ではＦＥＴを例示）Ｓ５を備えて構成される。補助電源部３４ａは、コンデンサＣ１と、起動時に必要（用途によっては起動時にも不要）な補助電源Ｖｃｃ２と、補助電源Ｖｃｃ２とともに設けられ、コンデンサＣ１に蓄積された電荷の補助電源Ｖｃｃ２への流出を阻止するダイオードＤ８と、を備えて構成される。
【００２０】
なお、一次側回路では、トランスＴ１の一次巻線Ｗ１における漏洩インダクタンスをＬｅ１、トランスＴ１の励磁インダクタンスをＬｍ１として図２の回路図上に図示している。また、二次側回路では、トランスＴ１の二次巻線Ｗ２ａ，Ｗ２ｂにおける漏洩インダクタンスを、それぞれＬｅ２ａ，Ｌｅ２ｂとして図２の回路図上に図示している。
【００２１】
また、図２では、一次側回路をフルブリッジ回路として構成しているが、フルブリッジ回路に限定されるものではなく、直流電圧源Ｖｃｃ１から供給される直流電圧をトランスＴ１に印加する際に、その電圧極性を交互に反転させることができる回路手段であればよく、ハーフブリッジ回路やプシュプル回路を用いて構成することも可能である。
【００２２】
（コンバータの構成）
図２において、コンバータ１０には、一次巻線ｐ１と二次巻線ｐ２を有するトランスＴ２を介して一次側回路と二次側回路とが構成されている。二次側回路には、ダイオードＤ１３〜Ｄ１６のフルブリッジ回路で構成される整流回路４０が設けられる。なお、整流回路４０では、ダイオードＤ１３，Ｄ１５の各カソード同士およびダイオードＤ１４，Ｄ１６の各アノード同士が接続され、これらの接続端間の出力が上述の出力Ｖｏとなる。また、ダイオードＤ１３，Ｄ１４の接続端とダイオードＤ１５，Ｄ１６の接続端との間には、トランスＴ２の二次巻線ｐ２が接続される。
【００２３】
一方、トランスＴ１の一次側回路は、入力Ｖｉｎの正極端（＋Ｖｉｎ）および負極端（−Ｖｉｎ）との間に接続される一対の主スイッチング素子Ｓ７，Ｓ８および一対のコンデンサＣ３ａ，Ｃ３ｂを備えている。ここで、一対の主スイッチング素子Ｓ７，Ｓ８は、コンバータ駆動回路１４の制御対象である。なお、主スイッチング素子Ｓ７，Ｓ８が有する寄生容量を、入力容量Ｃｉｓｓ１，Ｃｉｓｓ２として図示している。
【００２４】
また、一対のコンデンサＣ３ａ，Ｃ３ｂは直列に接続され、その接続端は、コンデンサＣ４を介してトランスＴ２の一次巻線ｐ１の一端に接続される。一方、一対のスイッチング素子Ｓ７，Ｓ８は直列に接続され、その接続端はトランスＴ２の一次巻線ｐ１の他端に接続される。なお、トランスＴ１の一次側回路と同様に、トランスＴ２の一次巻線ｐ１における漏洩インダクタンスをＬｅ３、トランスＴ２の励磁インダクタンスをＬｍ３として図示している。
【００２５】
（コンバータ駆動回路の動作）
つぎに、コンバータ駆動回路の基本的な動作について図３〜図７の図面を参照して説明する。ここで、図３は、実施の形態１にかかるコンバータ駆動回路の動作原理を説明するための基本回路図であり、図２に示したコンバータ駆動回路１４の構成から動作説明に必要な回路要部を抽出した回路図である。図４は、主スイッチング素子の入力容量（Ｃｉｓｓ１）への充電時に流れる電流を図３に対応する回路図上に示した図であり、図５は、コンバータ駆動回路の二次側回路要部における充電時の動作波形を示す図である。図６は、主スイッチング素子の入力容量（Ｃｉｓｓ１）からの放電時に流れる電流を図３に対応する回路図上に示した図であり、図７は、コンバータ駆動回路の二次側回路要部における放電時の動作波形を示す図である。なお、図３〜図７の各図面において、スイッチング素子Ｓ５に並列に接続されるダイオードＤ９は、例えばスイッチング素子Ｓ５としてＦＥＴを用いたときには、ＦＥＴに呈されるボディダイオードで代用してもよい。
【００２６】
図３〜図７の各図面において使用する各記号の意味は、つぎのとおりである。
Ｎ１：トランスＴ１の一次巻線Ｗ１のターン数
Ｎ２：トランスＴ１の二次巻線Ｗ２ａのターン数
Ｎ３：トランスＴ１の二次巻線Ｗ２ｂのターン数
Ｖｃｉｓｓ：入力容量Ｃｉｓｓ１に保持される電圧
Ｖｃ１：コンデンサＣ１に保持される電圧
Ｖｆ：ダイオード導通時の電圧降下量
Ｖ２ａ：トランスＴ１の二次巻線Ｗ２ａに生ずる電圧
【００２７】
（コンバータ駆動回路−充電時の動作）
つぎに、コンバータ駆動回路の充電時の動作について図４、５の各図面を参照して説明する。
（１）まず、スイッチング素子Ｓ１，Ｓ４がオンする（図５の上段部の波形を参照）。
（２）直流電圧源Ｖｃｃ１は、図４（ａ）に示す経路の電流を流す。このとき、二次巻線Ｗ２ａにおいて、その黒丸印の側が正となるような電圧が発生する。その結果、入力容量Ｃｉｓｓ１は、図４（ｂ）に示す経路の電流によって、漏洩インダクタンスＬｅ２ａと共振しながら充電される。
（３）この共振作用により、入力容量Ｃｉｓｓ１には、（Ｎ２／Ｎ１）×Ｖｃｃ１よりも高い電圧が発生する。
（４）一方、ＶｃｉｓｓがＶｃ１＋Ｖｆ６に達するとダイオードＤ６が導通するので、Ｖｃｉｓｓは定電圧となる（図５のＡ点参照）。
（５）このとき、一次巻線Ｗ１における漏洩インダクタンスＬｅ１の電圧も、Ｖｃｃ１−（Ｎ１／Ｎ２）×（Ｖｃ１＋Ｖｆ７＋Ｖｆ６）の定電圧となる。したがって、漏洩インダクタンスＬｅ１に流れる電流ＩＬｅは、指数関数的に減少する。同時に、漏洩インダクタンスＬｅ２ａに流れる電流ＩＬｅ２ａも、図４（ｃ）に示す経路の電流を流しつつ、指数関数的に減少する。なお、この電流が電力回収の作用を引き出すことになる。
（６）漏洩インダクタンスＬｅ２ａの電流ＩＬｅ２ａがゼロとなった後も、ＶｃｉｓｓではＶｃ１＋Ｖｆ６の電圧が維持される。その結果、電圧Ｖ２ａは、Ｖ２ａ＝Ｖｃｉｓｓ＋Ｖｆ７＝Ｖｃ１＋Ｖｆ６＋Ｖｆ７の値を保持する。
【００２８】
（コンバータ駆動回路−放電時の動作）
つぎに、コンバータ駆動回路の放電時の動作について図６、７の各図面を参照して説明する。
（１）まず、スイッチング素子Ｓ２，Ｓ３がオンする（図７の上段部の波形を参照）。
（２）直流電圧源Ｖｃｃ１は、図６（ｄ）に示す経路の電流を流す。このとき、二次巻線Ｗ２ａにおいて、その黒丸印の側が負となるような電圧が発生する。その結果、入力容量Ｃｉｓｓ１に蓄積された電荷が図６（ｅ）に示す経路の電流によって、漏洩インダクタンスＬｅ２ａと共振しながら放電され、Ｖｃｉｓｓは低下する。
（３）一方、二次巻線Ｗ２ｂでは、二次巻線Ｗ２ａと同様に、その黒丸印の側が負となるような電圧が発生しているので、Ｖｃｉｓｓが、Ｖｃ１−（Ｎ２／Ｎ１×Ｖｃｃ１＋Ｖｆ５）に到達すると、ダイオードＤ５の両端の電位が等しくなる。このため、Ｖｃｉｓｓの電圧は、Ｖｃ１−（Ｎ２／Ｎ１×Ｖｃｃ１＋Ｖｆ５）の電圧にクランプされる（図７のＢ点参照）。
（４）ここで、この放電期間中にスイッチング素子Ｓ５をオンさせると、Ｖｃｃ１とＶｃ１とがトランスＴ１の一次巻線Ｗ１と二次巻線Ｗ２ｂとを介して接続される。
（５）Ｖｃ１は、Ｃｉｓｓ１の充放電時に漏れインダクタンスＬｅ２ｂのエネルギーを受けて電圧が上昇しており、Ｖｃｃ１／Ｎ１＜Ｖｃ１／Ｎ３（Ｖｃｃ１＜（Ｎ１／Ｎ３）×Ｖｃ１）の関係があるので、コンデンサＣ１から二次巻線Ｗ２ｂに向かう図６（ｆ）に示す経路の電流が流れることになる。
（６）この作用により、入力容量Ｃｉｓｓ１を充電した電荷がコンデンサＣ１に放電された後に、二次巻線Ｗ２ｂ，一次巻線Ｗ１を介して入力電源Ｖｃｃ１に戻され、所定の電力回収を行うことが可能となる。
【００２９】
なお、トランスＴ１の二次巻線の漏洩インダクタンスが大きい場合には、図５のＡ点および図７のＢ点におけるクランプ効果が小さくなる。この場合、入力容量Ｃｉｓｓ１の各両端に並列かつ逆バイアスの方向（主スイッチング素子のゲートにカソード端が接続される方向）に接続されるようなダイオード（補助ダイオード）を共振防止用クランプ回路３０ａに具備させるようにすれば、これらの各点におけるクランプ効果を増大させることができる。
【００３０】
（コンバータ駆動回路−補助電源を有さない場合の起動動作）
つぎに、補助電源Ｖｃｃ２を有さない場合の起動動作について図８、９の各図面を参照して説明する。なお、補助電源Ｖｃｃ２を有さない場合とは、補助電源Ｖｃｃ２を有しておらず、かつ、単独での起動に必要な電荷がコンデンサＣ１に蓄積されていない場合を意味している。また、単独での起動に必要な電荷が蓄積されていない場合とは、コンデンサＣ１に、Ｖｃ１＞Ｖｃｃ１×（Ｎ３／Ｎ１）を満足するような電荷が蓄積されていない場合を意味している。
【００３１】
（１）スイッチング素子Ｓ１，Ｓ４がオンすると、補助電源を有しているときと同様に、図８（ａ）に示す経路の電流が流れ、二次巻線Ｗ２ａには、その黒丸印の側が正となるような電圧が発生する。
（２）このとき、コンデンサＣ１は、図８（ｂ）に示す経路の電流によって、漏洩インダクタンスＬｅ２ｂと共振しながら充電される。また、入力容量Ｃｉｓｓ１も、図８（ｃ）に示す経路の電流によって、漏洩インダクタンスＬｅ２ａと共振しながら充電される。
（３）各コンデンサ電圧が最大となった後、漏洩インダクタンスＬｅ２ａと、入力容量Ｃｉｓｓ１およびコンデンサＣ１のそれぞれとによる各振動が発生しようとするが、ダイオードＤ５〜Ｄ７によって電流の逆流が阻止されるので、振動は継続することができず、入力容量Ｃｉｓｓ１、コンデンサＣ１に所定の電荷が蓄積された状態で、つぎのスイッチング状態に移行する。
（４）スイッチング素子Ｓ２，Ｓ３がオンすると、図９（ｄ）に示す経路の電流が一次巻線Ｗ１に流れ、二次巻線Ｗ２ａ，Ｗ２ｂには、その黒丸印の側が正となるような電圧が発生する。その結果、コンデンサＣ１は、二次巻線Ｗ２ｂに発生した電圧によって生ずる図９（ｅ）の経路の電流によって、さらに充電されるとともに、入力容量Ｃｉｓｓ１の電圧によって生ずる図９（ｆ）の経路の電流によっても充電される。
（５）この動作は、Ｖｃ１＜Ｖｃｃ１×（Ｎ３／Ｎ１）である間継続し、Ｖｃ１≧Ｖｃｃ１×（Ｎ３／Ｎ１）になると、上述した定常状態の動作に復帰する。
【００３２】
図１０は、実施の形態１にかかるコンバータ駆動回路の動作波形を示す図である。なお、同図に示す各記号の意味は、つぎのとおりである。
Ｖｄ４：ダイオードＤ４のカソード端電位
Ｖｃｉｓｓ：入力容量Ｃｉｓｓ１の端子電圧
ＩＬｅ２ａ：漏洩インダクタンスＬｅ２ａに流れる電流
Ｖｃ１：コンデンサＣ１の端子電圧
Ｉｓ５：スイッチング素子Ｓ５に流れる電流
【００３３】
図１０に示す波形図では、各波形上の特徴ある部位を楕円形状の領域で示している。例えば、Ｖｃ１の電圧波形では、クランプ動作による電圧の上昇（波形部Ｋ１）および電力回収動作による電圧の低下（波形部Ｋ２）が示されるとともに、Ｉｓ５の電流波形では、回収電流による電流の変化（波形部Ｋ３）が示されている。また、Ｖｃｉｓｓの電圧波形では、そのピーク値およびボトム値とも、振動することなく安定したレベルの電圧が保持されている（波形部Ｋ４、Ｋ５）。
【００３４】
このように、この実施の形態のコンバータ駆動回路では、主スイッチング素子の入力容量に生ずる電圧が、振動することなく一定電圧を保持するように動作するので、不要振動に起因する主スイッチング素子のスイッチング誤動作を防止することが可能となる。
【００３５】
また、この実施の形態のコンバータ駆動回路では、電力回収経路形成部が、主スイッチング素子の入力容量に蓄積された電荷を一次側回路の直流電圧源に帰還するようにしているので、エネルギーの回生が可能となり、ゲート駆動損失を低減させた低消費電力の電源装置を構成することが可能となる。
【００３６】
また、この実施の形態のコンバータ駆動回路は、絶縁型の電源装置に適用することができるので、安全上の理由で絶縁型の電源装置が要求される機器等への搭載が可能となる。
【００３７】
実施の形態２．
図１１は、本発明の実施の形態２にかかるスイッチング素子のゲート駆動回路（コンバータ駆動回路）の構成を示す回路図である。図２に示した実施の形態１のコンバータ駆動回路では、コンバータ駆動回路のスイッチング素子Ｓ５の制御は、出力電圧制御回路１６からの制御信号２２によって行われる構成であった。一方、この実施の形態のコンバータ駆動回路は、スイッチング素子Ｓ５を制御するための信号源をコンバータ駆動回路の内部に保持する構成としている。具体的には、実施の形態１にかかる図２の構成において、電力回収経路形成部３２ａの内部に、スイッチング素子Ｓ５の制御端に制御信号を供給するための構成部を付加している。なお、その他の構成および当該構成に基づく作用については、図２に示した実施の形態１と同一または同等であり、これらの共通の構成部には、同一の符号を付して示すとともに、その説明を省略する。
【００３８】
図１１において、電力回収経路形成部３２ａには、スイッチング素子Ｓ５に加えて、ＮＯＴ（信号反転）回路３６およびＮＯＲ（否定論理和）回路３７が具備される。ＮＯＴ回路３６の入力には、トランスＴ１の二次巻線Ｗ２ａの一端（あるいは、二次巻線Ｗ２ａの一端と同電位の端）が接続される。ＮＯＲ回路３７の入力には、ＮＯＴ回路３６の出力と、トランスＴ１の二次巻線Ｗ２ａの他端（あるいは、二次巻線Ｗ２ａの他端の電圧と同電位の端）と、が接続される。スイッチング素子Ｓ５の制御端（ＦＥＴのゲート）には、ＮＯＲ回路３７の出力が接続される。これらの接続構成から明らかなように、この実施の形態のコンバータ駆動回路は、電力回収経路形成部３２ａのスイッチング素子Ｓ５を制御するための信号源を、二次巻線Ｗ２ａに発生する電圧を利用して生成している。
【００３９】
図１２は、実施の形態２にかかるコンバータ駆動回路の動作波形を示す図である。なお、同図に示す各記号の意味は、つぎのとおりである。
Ｖｄ４：ダイオードＤ４のカソード端電位
Ｖｃｉｓｓ：入力容量Ｃｉｓｓ１の端子電圧
ＩＬｅ２ａ：漏洩インダクタンスＬｅ２ａに流れる電流
Ｖｄ５：ダイオードＤ５のアノード電圧
ＮＯＴ＿ｏｕｔ：ＮＯＴ回路の出力電圧
Ｖｇ(Ｓ５)：スイッチング素子Ｓ５の制御端電圧
【００４０】
図１１に示すように、ダイオードＤ５のアノード電圧であるＶｄ５は、ＮＯＴ回路３６の入力となる。一方、図１２に示すように、ダイオードＤ５のアノード電圧Ｖｄ５は、ダイオードＤ４のアノード電圧Ｖｄ４が「Ｌｏｗ」（スイッチング素子Ｓ４がオン）のときは０Ｖ近傍にあり、ダイオードＤ４のアノード電圧Ｖｄ４が「Ｈｉｇｈ」（スイッチング素子Ｓ４がオフ）のときは７．５Ｖ〜１０Ｖの間にある。したがって、ＮＯＴ回路３６の閾値電圧（Ｖｔｈ）を５Ｖ程度に設定すれば、ＮＯＴ回路３６の出力は、同図のＮＯＴ＿ｏｕｔに示すようなＶｄ４を反転したような波形となる。ただし、入力容量Ｃｉｓｓ１の端子電圧であるＶｃｉｓｓの波形を参照すれば明らかなように、スイッチング素子Ｓ４をオンした直後は、入力容量Ｃｉｓｓ１の電荷が蓄積された状態となっている。そこで、入力容量Ｃｉｓｓ１の電荷が放電され、Ｖｃｉｓｓの電圧が低下した状態に移行した後に、スイッチング素子Ｓ５に対するオン信号が生成されるように、ＶｃｉｓｓとＮＯＴ＿ｏｕｔの各出力の否定論理和信号をスイッチング素子Ｓ５に印加する構成としている。その結果、スイッチング素子Ｓ５に印加する制御信号は、スイッチング素子Ｓ４のオフ信号の出力タイミングよりもＶｃｉｓｓの放電時間を考慮した分の遅延量が付された制御信号として出力される（図１２のＶｇ(Ｓ５)参照）。
【００４１】
なお、ダイオードＤ５のアノード電圧Ｖｄ５は、電源仕様によっては、その電圧レベルが若干変動する。このため、この実施の形態のコンバータ駆動回路では、ＮＯＴ回路３６の閾値電圧（Ｖｔｈ）を５Ｖ程度に設定しているが、電源仕様に応じて、そのレベルを可変設定することが好ましい。
【００４２】
以上説明したように、この実施の形態のコンバータ駆動回路では、回収電力の回収経路を生成するための制御信号をコンバータ駆動回路の内部で生成する構成部を付加しているので、実施の形態１の効果に加え、回収電力の回収タイミングを効果的に設定することができ、電力回収効率をさらに高めることができるという効果を奏する。
【００４３】
また、この実施の形態のコンバータ駆動回路は、絶縁型の電源装置に適用することができるので、安全上の理由で絶縁型の電源装置が要求される機器等への搭載が可能となる。
【００４４】
実施の形態３．
図１３は、本発明の実施の形態３にかかるスイッチング素子のゲート駆動回路（コンバータ駆動回路）の構成を示す回路図である。本実施の形態のコンバータ駆動回路は、実施の形態２と同様に、スイッチング素子Ｓ５を制御する制御信号源をコンバータ駆動回路の内部に保持する構成であるが、その実現手段が実施の形態２とは異なっている。具体的には、実施の形態１にかかる図２の構成において、二次巻線Ｗ２ａに追加して巻回された追加巻線Ｗ２ｃを備え、追加巻線Ｗ２ｃに発生する電圧（二次巻線Ｗ２ａと同相の電圧）をスイッチング素子Ｓ５の制御端に印加する信号源として構成するものである。また、電力回収経路形成部３２ａの内部には、直列接続された抵抗Ｒ１，Ｒ２と、抵抗Ｒ２に並列に接続されるコンデンサＣ５と、が具備され、抵抗Ｒ１，Ｒ２の分圧電圧（抵抗Ｒ２の電圧）をスイッチング素子Ｓ５の制御端に印加する構成としている。なお、その他の構成および当該構成に基づく作用については、図２に示した実施の形態１と同一または同等であり、これらの共通の構成部には、同一の符号を付して示すとともに、その説明を省略する。
【００４５】
図１４は、実施の形態３にかかるコンバータ駆動回路の動作波形を示す図である。なお、同図に示す各記号の意味は、つぎのとおりである。
Ｖｄ４：ダイオードＤ４のカソード端電位
Ｖｃｉｓｓ：入力容量Ｃｉｓｓ１の端子電圧
Ｉｓ５：スイッチング素子Ｓ５に流れる電流
ＩＬｅ２ａ：漏洩インダクタンスＬｅ２ａに流れる電流
Ｖｇ(Ｓ５)：スイッチング素子Ｓ５の制御端電圧
【００４６】
図１２に示す動作波形において、スイッチング素子Ｓ５に印加される制御信号は、同図の波形部Ｋ６に示すように、ダイオードＤ４のアノード電圧Ｖｄ４が「Ｌｏｗ」（スイッチング素子Ｓ４がオン）の期間の電圧を、確実にマイナスレベル以下の信号とすることができるので、スイッチング素子Ｓ５を制御するための回路部を構成する際に、実施の形態２の回路構成では必要であった論理回路（反転回路、否定論理和回路）等を用いる必要がなくなり、実施の形態２よりも回路構成を簡素化することが可能となる。
【００４７】
このように、この実施の形態のコンバータ駆動回路では、回収電力の回収経路を生成するための制御信号を二次巻線Ｗ２ａに追加して巻回した追加巻線Ｗ２ｃに発生する電圧を用いて生成するようにしているので、実施の形態１の効果に加え、スイッチング素子Ｓ５を制御する制御信号源をコンバータ駆動回路の内部に簡易に構成することができ、電力回収効率高める構成を簡易に実現することができるという効果を奏する。
【００４８】
また、この実施の形態のコンバータ駆動回路は、絶縁型の電源装置に適用することができるので、安全上の理由で絶縁型の電源装置が要求される機器等への搭載が可能となる。
【００４９】
実施の形態４．
図１５は、本発明の実施の形態４にかかるスイッチング素子のゲート駆動回路（コンバータ駆動回路）の構成を図３に対応する基本回路図上に示した回路図である。図１５に示す実施の形態４にかかるコンバータ駆動回路は、図３に示す実施の形態１にかかるコンバータ駆動回路から、ダイオードＤ６を省略した構成としている。なお、上記以外の構成については、実施の形態１と同一あるいは同等であり、それらの各構成部には同一符号を付して示し、その説明を省略する。
【００５０】
（コンバータ駆動回路の動作）
つぎに、実施の形態４にかかるコンバータ駆動回路の動作について図１５の図面を参照して説明する。なお、コンバータ駆動回路の動作については、充電時の動作が若干異なるのみであり、他の動作は同一または同等であるため、以下、充電時の動作についてのみの説明を行う。
【００５１】
（コンバータ駆動回路−充電時の動作）
（１）スイッチング素子Ｓ１，Ｓ４がオンする。
（２）直流電圧源Ｖｃｃ１は、図１５（ａ）に示す経路の電流を流す。このとき、二次巻線Ｗ２ａにおいて、その黒丸印の側が正となるような電圧が発生する。その結果、入力容量Ｃｉｓｓ１は、図１５（ｂ）に示す経路の電流によって、漏洩インダクタンスＬｅ２ａと共振しながら充電される。
（３）この充電作用により、入力容量Ｃｉｓｓ１の電圧は上昇する。
（４）一方、Ｖｃｉｓｓが（Ｎ２／Ｎ１）×Ｖｃｃ１に達するとダイオードＤ７が導通するので、Ｖｃｉｓｓは｛（Ｎ２／Ｎ１）×Ｖｃｃ１＋振動ピークの電圧（Ｖｐ）｝まで充電される。その後の動作は実施の形態１の場合と同様であり、その説明を省略する。
【００５２】
図１５の回路構成では、Ｖｃｉｓｓは二次巻線Ｗ２ａに発生する電圧Ｖ２ａに依存する。しかしながら、このＶ２ａが主スイッチング素子Ｓ７のゲート耐圧よりも低い電圧であれば問題なく動作する。また、Ｖｃｉｓｓも、Ｖｃｉｓｓ＝（Ｎ２／Ｎ１）×Ｖｃｃ１＋Ｖｐの値にクランプされるので、不要振動が防止され、上記実施の形態１と同様な効果が得られる。
【００５３】
また、この実施の形態では、ダイオードＤ６を省略した構成を実施の形態１に適用した実施形態を一例として示したが、同様な構成を実施の形態２，３の構成に適用することも可能であり、実施の形態２，３と同様な効果を得ることができる。
【００５４】
なお、上記実施の形態１〜３では、直列接続された一対の主スイッチング素子の一つを駆動する駆動回路の構成について例示したが、これらの構成に限定されるものではない。例えば、フォーワードコンバータのような１石式コンバータを駆動する場合には、一つの駆動回路（例えば、コンバータ駆動第１回路）を用いて駆動すればよい。
【００５５】
また、上記実施の形態１〜３では、一次巻線と各二次巻線、あるいは追加巻線との巻数比については、特に言及していないが、原理的に限定される要素はない。したがって、これらの巻数比については、電源装置の仕様や主スイッチング素子の耐圧等を考慮した好適な値に設定すればよい。
【００５６】
また、図２、図１１および図１３の各図面におけるフルブリッジ回路２８において、各スイッチング素子Ｓ１〜Ｓ４としてＦＥＴを用いたときには、これらのスイッチング素子に並列に接続されるダイオードＤ１〜Ｄ４は、当該ＦＥＴに呈されるボディダイオードで代用してもよい。
【産業上の利用可能性】
【００５７】
以上のように、本発明にかかるスイッチング素子のゲート駆動回路は、ＭＯＳ−ＦＥＴやＩＧＢＴなどのＭＯＳゲート構造を有するスイッチング素子のゲート駆動回路として有用であり、特に、絶縁型のゲート駆動回路として有用である。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態１にかかるゲート駆動回路を搭載した電源装置の構成を示す図である。
【図２】本発明の実施の形態１にかかるゲート駆動回路の構成を示す回路図である。
【図３】実施の形態１にかかるコンバータ駆動回路の動作原理を説明するための基本回路図である。
【図４】主スイッチング素子の入力容量（Ｃｉｓｓ）への充電時に流れる電流を図３に対応する回路図上に示した図である。
【図５】コンバータ駆動回路の二次側回路要部における充電時の動作波形を示す図である。
【図６】主スイッチング素子の入力容量（Ｃｉｓｓ）からの放電時に基本回路に流れる電流を図３に対応する回路図上に示した図である。
【図７】コンバータ駆動回路の二次側回路要部における放電時の動作波形を示す図である。
【図８】補助電源を有さない場合の起動動作時（Ｓ１，Ｓ４オン）に流れる電流を図３に対応する回路図上に示した図である。
【図９】補助電源を有さない場合の起動動作時（Ｓ２，Ｓ３オン）に流れる電流を図３に対応する回路図上に示した図である。
【図１０】実施の形態１にかかるコンバータ駆動回路の動作波形を示す図である。
【図１１】本発明の実施の形態２にかかるスイッチング素子のゲート駆動回路（コンバータ駆動回路）の構成を示す回路図である。
【図１２】実施の形態２にかかるコンバータ駆動回路の動作波形を示す図である。
【図１３】本発明の実施の形態３にかかるスイッチング素子のゲート駆動回路（コンバータ駆動回路）の構成を示す回路図である。
【図１４】実施の形態３にかかるコンバータ駆動回路の動作波形を示す図である。
【図１５】本発明の実施の形態４にかかるスイッチング素子のゲート駆動回路（コンバータ駆動回路）の構成を図３に対応する基本回路図上に示した回路図である。
【符号の説明】
【００５９】
１０  コンバータ
１２  フィードバック制御系
１４  コンバータ駆動回路
１４ａ  コンバータ駆動第１回路
１４ｂ  コンバータ駆動第２回路
１６  出力電圧制御回路
２０  出力電圧検出信号
２２  制御信号
２４  コンバータ駆動信号
２８  フルブリッジ回路
３０ａ  共振防止用クランプ回路
３２ａ  電力回収経路形成部
３４ａ  補助電源部
３６  ＮＯＴ回路
３７  ＮＯＲ回路
４０  整流回路
Ｃ１，Ｃ３ａ，Ｃ３ｂ，Ｃ４，Ｃ５  コンデンサ
Ｃｉｓｓ１，Ｃｉｓｓ２  入力容量
Ｄ１〜Ｄ９，Ｄ１３〜Ｄ１６  ダイオード
Ｌｅ１，Ｌｅ２ａ，Ｌｅ２ｂ，Ｌｅ２ｃ，Ｌｅ３  漏洩インダクタンス
Ｒ１，Ｒ２  抵抗
Ｓ１〜Ｓ５、  スイッチング素子
Ｓ７，Ｓ８  主スイッチング素子
Ｔ１，Ｔ２  トランス
Ｖｃｃ１  直流電圧源
Ｖｃｃ２  補助電源
Ｗ１  一次巻線
Ｗ２ａ，Ｗ２ｂ  二次巻線
Ｗ２ｃ  追加巻線
【図１】
2008259275.tif 000003
【図２】
2008259275.tif 000004
【図３】
2008259275.tif 000005
【図４】
2008259275.tif 000006
【図５】
2008259275.tif 000007
【図６】
2008259275.tif 000008
【図７】
2008259275.tif 000009
【図８】
2008259275.tif 000010
【図９】
2008259275.tif 000011
【図１０】
2008259275.tif 000012
【図１１】
2008259275.tif 000013
【図１２】
2008259275.tif 000014
【図１３】
2008259275.tif 000015
【図１４】
2008259275.tif 000016
【図１５】
2008259275.tif 000017