(57)【要約】【目的】低オン抵抗化、ターンオフ耐量の向上が達成できるセル型のトレンチ型絶縁ゲートバイポーラトランジスタの提供。【構成】並列トレンチ間の長手方向に第二導電型ベース領域と基板表面が交互に現われるように配設されるセル分割型トレンチ型絶縁ゲートバイポーラトランジスタにおいて、ゲート電極とエミッタ電極を絶縁分離させる層間絶縁膜に形成されるコンタクトホールが、前記トレンチの長手方向に相当する長さに関し、第一導電型ソース領域よりも長いトレンチ型絶縁ゲートバイポーラトランジスタとする。【選択図】        図１−１
2008027945.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型半導体基板と、該半導体基板の一方の主表面層に選択的に形成される第二導電型のベース領域と、この第二導電型ベース領域の表面層に選択的に形成される第一導電型ソース領域と、前記半導体基板表面から第二導電型のベース領域を超える深さを有し、並列ストライプ状表面パターンに形成されるトレンチと、該トレンチの側壁に形成されるゲート絶縁膜を介してトレンチ内に埋設されるポリシリコンゲート電極と、このポリシリコンゲート電極上に層間絶縁膜を介して形成されるエミッタ電極と、このエミッタ電極が前記第一導電型ソース領域と前記第二導電型ベース領域の双方の表面に接触するように前記層間絶縁膜に設けられるコンタクトホールと、前記第一導電型半導体基板の他方の主表面層に形成される第二導電型コレクタ層と、該第二導電型コレクタ層表面に接触するコレクタ電極とを備え、前記第一導電型半導体基板の一方の主表面では、前記並列トレンチ間の長手方向に第二導電型ベース領域と第一導電型半導体基板の各表面が交互に現われるように配設されるトレンチ型絶縁ゲートバイポーラトランジスタにおいて、前記コンタクトホールが、このコンタクトホールの前記トレンチの長手方向に相当する長さについて、前記第一導電型ソース領域よりも長くされていることを特徴とするトレンチ型絶縁ゲートバイポーラトランジスタ。
【請求項２】
前記コンタクトホールが前記トレンチの長手方向に相当する一方向側の長さについて、前記第一導電型ソース領域よりも０．５μｍ乃至４．０μｍの範囲で、長くされていることを特徴とする請求項１に記載のトレンチ型絶縁ゲートバイポーラトランジスタ。
【請求項３】
前記第二導電型ベース領域内の前記第一導電型ソース領域に挟まれた表面層に、該ベース領域よりも高濃度の第二導電型コンタクト領域が形成されていることを特徴とする請求項１または２記載のトレンチ型絶縁ゲートバイポーラトランジスタ。
【請求項４】
前記第二導電型コンタクト領域が前記トレンチの長手方向に相当する一方向側の長さについて、前記第一導電型ソース領域よりも０．５μｍ乃至４．０μｍの範囲で、長くされていることを特徴とする請求項３に記載のトレンチ型絶縁ゲートバイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置などに用いられるトレンチ型絶縁ゲートバイポーラトランジスタに関する。さらに詳しくは、ストライプ状表面パターンに形成されるトレンチとその側壁面に形成されるゲート絶縁膜とこのゲート絶縁膜を介して前記トレンチ内に埋め込まれる制御電極からなるトレンチ型絶縁ゲートバイポーラトランジスタ（以降、トレンチＩＧＢＴと略すこともある）に関する。
【背景技術】
【０００２】
近年のパワーエレクトロニクス分野における電源機器の小型化、高性能化への要求を受けて、電力用半導体装置では、高耐圧化、大電流化と共に、低損失化、高破壊耐量化、高速化に対する性能改善に注力されている。その結果、そのような大電流化、低損失化が可能になった電力用半導体装置として、パワーＩＧＢＴなどの絶縁ゲートを備える縦型の電力用ＭＯＳ半導体装置が進展してきた。電力用ＭＯＳ半導体装置ではＭＯＳゲートを基板表面に平板状に設けたプレーナ型絶縁ゲート構造およびＭＯＳゲートをトレンチ内に埋め込み形成したトレンチ型絶縁ゲート構造の２種類が広く知られている。最近の電力用ＭＯＳ半導体装置においては、構造的に低オン抵抗特性が得やすいことから、後者のトレンチ型絶縁ゲート構造を備えるトレンチ型ＭＯＳ半導体装置が注目されている。
【０００３】
このようなトレンチ型絶縁ゲート構造を有する縦型のトレンチ型ＭＯＳ半導体装置については、トレンチ内に絶縁膜を介してゲート電極が埋め込まれたトレンチ型絶縁ゲート構造を有し、そのトレンチのストライプ状表面パターン間の長手方向の基板表面にｐ型チャネル領域とｎ型半導体基板領域が交互に現れるセル分割型パターン構造を備えたトレンチゲート型ＩＧＢＴが、低オン抵抗と高耐圧を同時に実現可能なものとして既に公知になっている（特許文献１）。
【０００４】
また、トレンチゲート型ＩＧＢＴにおいて、ｐ型ベース領域をトレンチゲートの長手方向に対して直角方向で島状に形成し、さらに、各トレンチ間の単位セルのチャネル長を従来のトレンチＩＧＢＴに比べて同一または短くなるように略一定に形成することにより、負荷短絡耐量を向上させる発明が公開されている（特許文献２）。
このようなトレンチＩＧＢＴのうち、特に、セル型トレンチＩＧＢＴと表記されるセル分割型トレンチゲートバイポーラトランジスタの構造の一例を図５の平面図と、この図５のＢ−Ｂ線で切断したトレンチＩＧＢＴの断面図を図６に示す。以下、このセル型トレンチＩＧＢＴの構造並びに動作について前記図面等を参照しながら説明する。
【０００５】
半導体基板１１１の一方の主面（以下、表面とも記すことがある）に選択的に形成されるｐ型ベース領域１１２を有し、その他方の主面（以下、裏面と記す）に、ｐ型コレクタ層１５１とコレクタ電極１５０とを有し、多数のトレンチ１１３が、ｐ型ベース領域１１２に直交する表面ストライプ状パターンを有すると共に、前記半導体基板１１１の表面からｐ型ベース領域１１２を貫通してｎ−型ドレイン層（ｎ型半導体基板領域）１１１に達する深さに形成されている。そのトレンチ１１３の内表面にはゲート酸化膜１１４が被覆され、さらにその内表面側には導電性多結晶シリコン等からなるゲート電極１１５が埋設されている。そして離間して配置される別のトレンチ１１３との間のｐベース領域１１２の表面にはその略中間にｐ＋型コンタクト領域１１７が配設されている。そしてｐ＋型コンタクト領域１１７とトレンチ１１３とにそれぞれ隣接してｎ＋型ソース領域１１６が設けられている。ゲート電極１１５上には絶縁層１１８が配設され、セル領域の全面にアルミニウム等のエミッタ電極１１９が設けられ、この絶縁層１１８がゲート電極１１５とエミッタ電極１１９とを絶縁分離している。そして、エミッタ電極１１９がｎ＋型ソース領域１１６とｐ＋型コンタクト領域１１７の双方の表面に前記絶縁膜１１８に開口されたコンタクトホール１２０でオーミック接触するように構成されている。
【０００６】
このようなセル（分割）型トレンチＩＧＢＴにおいては、ゲート電極１１５に所定の閾値以上の電圧を与えることによりトレンチ１１３の側壁に沿って、ゲート絶縁膜を介してｐ型ベース領域の表面層に形成されるｎ型の反転層（図６には図示せず）が形成され、後述の図７において矢印で示すような電流路が形成される。これによりセル型トレンチＩＧＢＴのエミッタ・コレクタ間がオン状態となる。また、ゲート電極１１５の電圧を閾値以下とすることで、トレンチ１１３の側壁に沿った前記ｐ型ベース領域１１２の表面層に形成されるｎ型の反転層が消失して前記電流路が消滅し、セル型トレンチＩＧＢＴのエミッタ・コレクタ間がオフ状態となる。さらに、トレンチ１１３に沿って縦方向（基板主面に垂直な方向）並びに横方向（基板主面に平行な方向）の電流路が形成されることから、公知のプレーナ型あるいはトレンチ型の縦型ＩＧＢＴと比較して、セル型トレンチＩＧＢＴでは電流路の面積が格段に拡大される。さらに、基板表面側のトレンチ１１３間においてｎ型半導体基板層１１１の露出している表面領域に少数キャリアの蓄積が生じ、そのオン抵抗を小さくすることができるという利点も生じる。
【特許文献１】特開２０００−２２８５１９号公報
【特許文献２】特開２００１−２７４４００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
一般的に、ＩＧＢＴのターンオフ過程では、オン状態でｐ型コレクタ層１５１からｎ型ベース層１１１へ注入された少数キャリア（正孔）はエミッタ電極１１９へ排出される。その際、特に、前述のセル型トレンチＩＧＢＴでは、トレンチ１１３側壁面とｎ型ベース層１１１の境界部分に形成される蓄積層を通じて、図７の従来のセル分割型トレンチＩＧＢＴのセル部平面図に鎖線の丸枠内に矢印で示すように、ｐ型ベース層１１１の角部分に少数キャリア電流（ここでは、ホール電流）が集中して流れ、狭いコンタクトホール１２０に向かっていく。その結果、このホール電流のうち、ｎ＋型ソース領域１１６の下部を通る電流も増加することになる。このｎ＋型ソース（またはエミッタ）領域１１６の下部を流れるホール電流は、ｎ＋型ソース（エミッタと同じ）領域１１６／ｐ型ベース領域１１２／ｎ型半導体基板層（ｎ型ベース層）１１１からなるｎｐｎトランジスタのベース電流に相当しており、ホール電流の集中による電流増加は、このｎｐｎトランジスタの動作を容易なものとし、結果として、ｎ＋型ソース（またはエミッタ）領域１１６／ｐ型ベース領域１１２／ｎ型半導体基板層１１１／ｐ型コレクタ層１５１からなるＩＧＢＴの寄生サイリスタをラッチアップさせ、このＩＧＢＴをターンオフ制御不能にするため、ターンオフ耐量が低下する。言い換えるとターンオフ時の遮断可能電流が低下し、破壊に至る場合がある。
【０００８】
本発明は、以上述べた点に鑑みてなされたものであり、本発明の目的は、低オン抵抗化、ターンオフ耐量の向上が達成できるセル型のトレンチ型絶縁ゲートバイポーラトランジスタを提供することである。
【課題を解決するための手段】
【０００９】
特許請求の範囲の請求項１記載の発明によれば、第一導電型半導体基板と、該半導体基板の一方の主表面層に選択的に形成される第二導電型のベース領域と、この第二導電型ベース領域の表面層に選択的に形成される第一導電型ソース領域と、前記半導体基板表面から第二導電型のベース領域を超える深さを有し、並列ストライプ状表面パターンに形成されるトレンチと、該トレンチの側壁に形成されるゲート絶縁膜を介してトレンチ内に埋設されるポリシリコンゲート電極と、このポリシリコンゲート電極上に層間絶縁膜を介して形成されるエミッタ電極と、このエミッタ電極が前記第一導電型ソース領域と前記第二導電型ベース領域の双方の表面に接触するように前記層間絶縁膜に設けられるコンタクトホールと、前記第一導電型半導体基板の他方の主表面層に形成される第二導電型コレクタ層と、該第二導電型コレクタ層表面に接触するコレクタ電極とを備え、前記第一導電型半導体基板の一方の主表面では、前記並列トレンチ間の長手方向に第二導電型ベース領域と第一導電型半導体基板の各表面が交互に現われるように配設されるトレンチ型絶縁ゲートバイポーラトランジスタにおいて、前記コンタクトホールが、このコンタクトホールの前記トレンチの長手方向に相当する長さについて、前記第一導電型ソース領域よりも長くされているトレンチ型絶縁ゲートバイポーラトランジスタとすることにより、前記本発明の目的は達成される。
【００１０】
特許請求の範囲の請求項２記載の発明によれば、前記コンタクトホールが前記トレンチの長手方向に相当する一方向側の長さについて、前記第一導電型ソース領域よりも０．５μｍ乃至４．０μｍの範囲で、長くされている特許請求の範囲の請求項１に記載のトレンチ型絶縁ゲートバイポーラトランジスタとすることが好ましい。
特許請求の範囲の請求項３記載の発明によれば、前記第二導電型ベース領域内に、該ベース領域よりも高濃度の第二導電型コンタクト領域が形成されている特許請求の範囲の請求項１または２記載のトレンチ型絶縁ゲートバイポーラトランジスタとすることが望ましい。
【００１１】
特許請求の範囲の請求項４記載の発明によれば、前記第二導電型コンタクト領域が前記トレンチの長手方向に相当する一方向側の長さについて、前記第一導電型ソース領域よりも０．５μｍ乃至４．０μｍの範囲で、長くされている特許請求の範囲の請求項３に記載のトレンチ型絶縁ゲートバイポーラトランジスタとすることがより望ましい。
要するに、本発明は、トレンチゲートの長手方向に関して、ｎ＋型ソース領域の端から、コンタクトホールをはみ出させた構造とする。このようなパターンにすることにより、ターンオフ時のホール電流集中が緩和され、遮断可能電流が増大するのである。
【発明の効果】
【００１２】
本発明を適用すれば、低オン抵抗化、ターンオフ耐量の向上が達成できるセル分割型のトレンチＩＧＢＴを提供することができる。
【発明を実施するための最良の形態】
【００１３】
図１−１は本発明にかかるセル分割型トレンチＩＧＢＴのセルユニット部の平面図である。図１−２は、図１−１のＡ−Ａ線で切断したセル分割型トレンチＩＧＢＴの断面図である。図２は本発明にかかるセル分割型トレンチＩＧＢＴの距離Ｘをパラメーターとした場合の遮断可能電流とオン電圧との関係図である。図３は本発明にかかる、異なるセル分割型トレンチＩＧＢＴのセルユニット部の平面図である。図４は本発明にかかる、ｎ＋型ソース領域のトレンチ長手方向に関する長さとコンタクトホール及びｐ＋型コンタクト領域の長さの関係をパラメーターとした場合の、遮断可能電流とオン電圧との関係図である。
【実施例１】
【００１４】
以下、本発明にかかるセル分割型のトレンチ型絶縁ゲートバイポーラトランジスタについて、図面を用いて詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１−１に本発明の実施例１にかかる一セル分の平面図、図１−２に、図１−１のＡ−Ａ線で切断したセル分割型トレンチＩＧＢＴの断面図を示す。前記従来のセル分割型トレンチＩＧＢＴを示す前記図５、図６、図７と比較して、トレンチ長手方向の長さに関し、実施例１ではコンタクトホール１０がｎ＋型ソース領域６より長いパターンとなっているところが異なるだけであり、その他の構成は前記図７および図５、図６により示される従来のセル分割型トレンチＩＧＢＴと同様であるので、詳細な説明を省略する。なお、図７でも、ｐ＋型コンタクト領域１１７の長さがｎ＋型ソース領域１１６より長くされているように図面上では見えるが、不純物拡散の拡がりによるものであり、意図的に長くしたものではないし、長さ的にもわずかである。
【００１５】
図１−１、図１−２では、コンタクトホール１０がｎ＋型ソース領域６より「距離Ｘ」の長さだけ長くされることにより、図１−１で矢印で示すホール電流が流れることができる実効断面積が鎖線で示す丸い枠内のように図７よりも広がるので、過度な電流集中が起き難くなる。この効果により、ターンオフ時の遮断可能電流を大幅に増大させることが可能となる。ただし、前述のように「距離Ｘ」を長くし過ぎると、オン状態での少数キャリアの排出も多くなるため、伝導度変調効果が小さくなり、オン状態での電圧降下（Ｖｃｅ（ｓａｔ））が上昇、すなわち、オン電圧が大きくなるので、距離Ｘにはおのずと上限がある。
【００１６】
実施例１にかかるセル分割型トレンチＩＧＢＴについて、距離Ｘをパラメーターとした場合の、オン電圧（Ｖｃｅ（ｓａｔ））とターンオフ耐量の関係図を図２に示す。図２から、距離ＸがＸ＝０からＸ＝４．０μｍへと大きくなるにつれて、オン電圧（Ｖｃｅ（ｓａｔ））と遮断可能電流共に増大することが分かる。また、遮断可能電流には一般的に規格が設けられており、図２ではその遮断可能電流規格を点線で示す。図２によれば、「距離Ｘ」が０．５μｍ以上で点線で示す遮断可能電流規格を満たすことを示している。遮断可能電流の規格は、定格電流値の３〜５倍程度であることが多い。さらに距離Ｘを大きくしていくと、オン電圧（Ｖｃｅ（ｓａｔ））が次第に増大するが、４μｍ以上では、急激にオン電圧値が大きくなると同時に、遮断可能電流の上昇が飽和することが分かる。このことから、前述のようにオン電圧を考慮すると、距離Ｘの上限は４．０μｍ程度が好ましいので、実施例１にかかる距離Ｘの好ましい範囲は０．５μｍ以上４μｍ以下とすることができる。ただし、前記距離Ｘが４μｍ以下の場合でも、コンタクトホール１０の前記長さをｐ型ベース領域２の長さを超えてｎ型ベース領域１の表面露出領域まで到達する長さにしてはならない。その理由は、そのようにすると、セル分割型トレンチＩＧＢＴのコレクタ／エミッタ間の順方向耐圧がでなくなるからである。
【実施例２】
【００１７】
図３に実施例２にかかるセル分割型トレンチＩＧＢＴの一セル分の平面図を示す。前述の実施例１にかかる図１−１とは、コンタクトホール１３だけでなく、ｐ＋型コンタクト領域１４もトレンチ長手方向に大きく伸びている点が異なる。図４として、ｎ＋型ソース領域のトレンチ長手方向に関する長さとコンタクトホール及びｐ＋型コンタクト領域の長さの関係をパラメーターとした場合の、オン電圧と遮断可能電流との関係図中の破線に示すように、ｐ＋型コンタクト領域１４とコンタクトホール１３の双方を伸ばすと、それぞれの効果を合わせた効果が得られる結果、効果としての遮断可能電流は実施例１の場合よりさらに大きくすることができる。ｐ＋型コンタクト領域１４の突き出し距離「Ｙ」は、必ずしもコンタクトホール１３の突き出し距離「Ｘ」と一致させる必要はなく、遮断可能電流規格との兼ね合いで最適値を選ぶことができる。前述した従来のセル部の平面図である図７中に示すように、ｐ＋型コンタクト領域１１７のみがｐ型ベース領域に突き出した構造の場合でも遮断可能電流の増大がえられるものの、ごくわずかである。図４からは、ｐ＋型コンタクト領域の突き出し効果は、コンタクトホールのみを突き出させた場合よりも遮断可能電流向上効果は小さく、遮断可能電流を増大させる効果はコンタクトホールを長くする場合の方が大きい効果が得られることもわかる。
【図面の簡単な説明】
【００１８】
【図１−１】本発明にかかるセル分割型トレンチＩＧＢＴのセルユニット部の平面図である。
【図１−２】図１−１のＡ−Ａ線で切断したセル分割型トレンチＩＧＢＴの断面図である。
【図２】本発明にかかるセル分割型トレンチＩＧＢＴの距離Ｘをパラメーターとした場合の遮断可能電流とオン電圧との関係図である。
【図３】本発明にかかる、異なるセル分割型トレンチＩＧＢＴのセルユニット部の平面図である。
【図４】本発明にかかる、ｎ＋型ソース領域のトレンチ長手方向に関する長さとコンタクトホール及びｐ＋型コンタクト領域の長さの関係をパラメーターとした場合の、遮断可能電流とオン電圧との関係図である。
【図５】従来のセル分割型トレンチゲートバイポーラトランジスタの平面図である。
【図６】図５のＢ−Ｂ線で切断したセル分割型トレンチＩＧＢＴの断面図である。
【図７】従来のセル分割型トレンチＩＧＢＴのセルユニット部の平面図である。
【符号の説明】
【００１９】
１、…      第一導電型半導体基板、シリコン基板、ｎ型ベース層、
２、…      第二導電型のベース領域、ｐ型ベース領域、
３、…      トレンチ、
４、…      ゲート絶縁膜、ゲート酸化膜、
５、…      ポリシリコンゲート電極、
６、…      第一導電型ソース領域、ｎ＋型ソース領域、
７、…      第二導電型コンタクト領域、ｐ＋型コンタクト領域、
８、…      層間絶縁膜、
９、…      エミッタ電極、
１０、…    コンタクトホール、
１１、…    第二導電型コレクタ層
１２、…    コレクタ電極
１３、…    コンタクトホール
１４、…    第二導電型コンタクト領域、ｐ＋型コンタクト領域。
【図１−１】
2008027945.tif 000003
【図１−２】
2008027945.tif 000004
【図２】
2008027945.tif 000005
【図３】
2008027945.tif 000006
【図４】
2008027945.tif 000007
【図５】
2008027945.tif 000008
【図６】
2008027945.tif 000009
【図７】
2008027945.tif 000010