(57)【要約】【課題】レイアウト面積を増大させることなく、優れた電気的特性を有するＴＦＴが得られる電気光学装置およびその製造方法を提供する。【解決手段】本発明の電気光学装置は、基板２０上に形成された導電性遮光層３２と、基板２０上に導電性遮光層３２を覆うように形成された絶縁層３１と、絶縁層３１上に形成された半導体層２８と、絶縁層３１を貫通してゲート電極（走査線１６）と導電性遮光層３２とを電気的に接続する第１接続電極６９と、半導体層２８のチャネル形成領域２８ａの直下に設けられ、絶縁層３１を貫通してチャネル形成領域２８ａと導電性遮光層３２とを電気的に接続する第２接続電極５１と、を備え、半導体層２８のチャネル形成領域２８ａが導電性遮光層３２を介してゲート電極と電気的に接続されたことを特徴とする。【選択図】図１０
2008227381.tif 000002
【特許請求の範囲】
【請求項１】
ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極と、を含む薄膜トランジスタが形成された基板を備えた電気光学装置であって、
前記基板上に形成された導電性遮光層と、
前記基板上に前記導電性遮光層を覆うように形成された絶縁層と、
前記絶縁層上に形成された半導体層と、
前記絶縁層を貫通して前記ゲート電極と前記導電性遮光層とを電気的に接続する第１接続電極と、
前記半導体層のチャネル形成領域の直下に設けられ、前記絶縁層を貫通して前記半導体層と前記導電性遮光層とを電気的に接続する第２接続電極と、を備え、
前記半導体層と前記ゲート電極とが前記導電性遮光層を介して電気的に接続されたことを特徴とする電気光学装置。
【請求項２】
前記導電性遮光層が複数の前記薄膜トランジスタにわたって連続して設けられ、前記複数の薄膜トランジスタの各々に前記第１接続電極と前記第２接続電極とが備えられたことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記導電性遮光層が複数の前記薄膜トランジスタの各々の下層側に孤立して設けられ、前記複数の薄膜トランジスタの各々に前記第１接続電極と前記第２接続電極とが備えられたことを特徴とする請求項１に記載の電気光学装置。
【請求項４】
前記基板が石英基板であることを特徴とする請求項１ないし３のいずれか一項に記載の電気光学装置。
【請求項５】
前記半導体層が単結晶シリコン層であることを特徴とする請求項１ないし４のいずれか一項に記載の電気光学装置。
【請求項６】
ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極と、を含む薄膜トランジスタが形成された基板を備えた電気光学装置の製造方法であって、
前記基板上に導電性遮光層を形成する工程と、
前記基板上に前記導電性遮光層を覆うように絶縁層を形成する工程と、
前記導電性遮光層と前記ゲート電極とが平面的に重なる領域に、前記絶縁層を貫通する第１コンタクトホールを形成する工程と、
後に前記半導体層のチャネル形成領域となる領域と前記導電性遮光層とが平面的に重なる領域に、前記絶縁層を貫通する第２コンタクトホールを形成する工程と、
前記第１コンタクトホールの内部に導電体を埋め込むことによって第１接続電極を形成する工程と、
前記第２コンタクトホールの内部に導電体を埋め込むことによって第２接続電極を形成する工程と、
前記絶縁層上に前記第２接続電極と接するように前記半導体層を形成する工程と、
前記半導体層を覆うように前記ゲート絶縁膜を形成する工程と、
前記第１接続電極と接するように前記ゲート電極を形成する工程と、を備えたことを特徴とする電気光学装置の製造方法。
【請求項７】
前記半導体層を形成する工程において、前記絶縁層上に前記第２接続電極と接するように単結晶半導体基板を貼り合わせた後、前記単結晶半導体基板を厚さ方向で分離することによって単結晶半導体層を形成することを特徴とする請求項６に記載の電気光学装置の製造方法。
【請求項８】
前記第２接続電極を形成する工程において、前記第２コンタクトホールの内部を含む前記絶縁層上に導電体層を形成した後、前記絶縁層上の前記導電体層を除去することによって前記第２コンタクトホールの内部に導電体を残存させることを特徴とする請求項６または７に記載の電気光学装置の製造方法。
【請求項９】
請求項１ないし５のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置およびその製造方法、電子機器に関するものである。
【背景技術】
【０００２】
石英等の絶縁基板上に半導体素子を形成する構成を利用したデバイスとして、半導体素子を画素の駆動に用いるアクティブマトリクス型液晶表示装置やイメージセンサ、ビデオプロジェクタに用いられるライトバルブ等が知られている。例えばライトバルブに用いられる半導体素子としては、高温プロセスを用いて製造される多結晶薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）が一般的である。高温プロセスとは、ＬＳＩ製造技術を踏襲して熱酸化ゲート絶縁膜を採用するプロセスであり、１０００℃以上のプロセス温度に耐え得る高価な石英基板を使用しなければならないという難点はあるものの、再現性、安定性、量産性等に優れた特徴を有する技術である。
【０００３】
プロジェクタに用いられるライトバルブのＴＦＴには投射光が入射する恐れがあるが、投射光が直接的または間接的にＴＦＴのチャネル形成領域に入射されると、この領域において光電変換効果により光電流が発生してしまい、ＴＦＴの電気的特性が劣化してしまう。そこで、ライトバルブに用いられるＴＦＴでは、この特性劣化を防ぐために基板と半導体層との間に遮光膜を形成し、半導体層への投射光の入射を防止している。さらに、この遮光膜を走査線（ＴＦＴのゲート電極）として用いることによって、走査線の低抵抗化を図ることが提案されている（例えば、特許文献１）。この場合、遮光膜と走査線とのコンタクトホールの位置を半導体層のパターンの近くにすれば、コンタクトホール内に埋め込まれた走査線が半導体層に対する遮光性を発揮でき、遮光性を向上することができる。
【特許文献１】特開２００５−２０２４３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ＴＦＴを有するアクティブマトリクス基板を備えた電気光学装置において、限られた駆動電圧で高い動作速度が求められる場合がある。そのような要求を満たすべくＴＦＴの閾値電圧を低下させ、オン電流を増加させるためのデバイス構造として、ＤＴＭＯＳ（Dynamic Threshold-Voltage MOSFET）が知られている。ＤＴＭＯＳとは、オフ時には高い閾値電圧、オン時には低い閾値電圧になるように閾値電圧を動的に制御するデバイスである。ＤＴＭＯＳは、トランジスタのチャネル形成領域（ボディー）とゲート電極を電気的に接続することで構成することができる。この構成においては、ゲートがオンする際にチャネル形成領域（ボディー）の電位も同時に上昇するため、閾値電圧を低下させ、ドレイン電流（オン電流）を増加させることができる。
【０００５】
しかしながら、一般に、トランジスタのチャネル形成領域とゲート電極を電気的に接続する構成を実現するのは難しいという問題があった。すなわち、半導体層のチャネル形成領域とゲート電極とを直接接続したのではトランジスタとして動作しないため、例えば上述の遮光膜等を中継して半導体層のチャネル形成領域とゲート電極とを接続することになる。この場合、遮光膜と走査線（ゲート電極）とのコンタクトホールを半導体層のパターンの近くに配置したとしても、遮光膜とチャネル形成領域を接続する場所を確保するため、通常の半導体層をチャネル形成領域から横に張り出すように延在させて端子部を設ける必要がある。そのため、トランジスタのレイアウト面積が増加し、回路面積の縮小化や高集積化を妨げる要因となっていた。
【０００６】
本発明はこのような事情に鑑みてなされたものであって、レイアウト面積を増大させることなく、優れた電気的特性を有する、閾値電圧が動的に制御可能な薄膜トランジスタが得られる電気光学装置およびその製造方法、上記電気光学装置を備えた電子機器を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、本発明の電気光学装置は、ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極と、を含むＴＦＴが形成された基板を備えた電気光学装置であって、前記基板上に形成された導電性遮光層と、前記基板上に前記導電性遮光層を覆うように形成された絶縁層と、前記絶縁層上に形成された半導体層と、前記絶縁層を貫通して前記ゲート電極と前記導電性遮光層とを電気的に接続する第１接続電極と、前記半導体層のチャネル形成領域の直下に設けられ、前記絶縁層を貫通して前記半導体層と前記導電性遮光層とを電気的に接続する第２接続電極と、を備え、前記半導体層と前記ゲート電極とが前記導電性遮光層を介して電気的に接続されたことを特徴とする。
【０００８】
本発明によれば、導電性遮光層を中継層として半導体層のチャネル形成領域下部とゲート電極とが電気的に接続されるため、閾値電圧を動的に制御するＴＦＴ、いわゆるＤＴＭＯＳを実現することができる。この際、チャネル形成領域と導電性遮光層とを電気的に接続する第２接続電極が半導体層のチャネル形成領域の直下に設けられているため、従来のように半導体層の側方に張り出した端子部を設ける必要がなく、レイアウト面積が増加することがない。さらに、導電性遮光層とゲート電極とを電気的に接続する第１接続電極を半導体層のパターン近傍に配置することが望ましい。本発明の構成によれば、回路面積の縮小化や高集積化に寄与することができる。
【０００９】
また、本発明において、前記導電性遮光層が複数の前記薄膜トランジスタにわたって連続して設けられ、前記複数の薄膜トランジスタの各々に前記第１接続電極と前記第２接続電極とが備えられた構成としても良い。
この構成によれば、上記の効果に加えて、複数のＴＦＴにわたって設けられた導電性遮光層がゲート電極と接続されることによってゲート電極と接続された走査線の低抵抗化が図られ、動作特性に優れた電気光学装置を実現することができる。
【００１０】
あるいは、本発明において、前記導電性遮光層が複数の前記薄膜トランジスタの各々の下層側に孤立して設けられ、前記複数の薄膜トランジスタの各々に前記第１接続電極と前記第２接続電極とが備えられた構成としても良い。
この構成によれば、最小限の遮光面積でＴＦＴの特性向上を図ることができる。
【００１１】
本発明において、前記基板として石英基板を用いることができる。
この構成によれば、例えば高温半導体製造プロセスを用いて製造することができ、電気的特性に優れたＴＦＴを提供することができる。
【００１２】
本発明において、前記半導体層として単結晶シリコン層を用いることができる。
この構成によれば、キャリア移動度が高く、高性能のＴＦＴを提供することができる。さらに、単結晶シリコンは寄生バイポーラ効果等の基板浮遊効果による特性劣化が生じやすいという性質を持っているが、本発明によれば、チャネル形成領域下部に蓄積する余剰キャリアを導電性遮光層に逃がすことができるため、基板浮遊効果を抑制でき、ＴＦＴの電気的特性の向上が図れる。
【００１３】
本発明の電気光学装置の製造方法は、ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極と、を含む薄膜トランジスタが形成された基板を備えた電気光学装置の製造方法であって、前記基板上に導電性遮光層を形成する工程と、前記基板上に前記導電性遮光層を覆うように絶縁層を形成する工程と、前記導電性遮光層と前記ゲート電極とが平面的に重なる領域に、前記絶縁層を貫通する第１コンタクトホールを形成する工程と、後に前記半導体層のチャネル形成領域となる領域と前記導電性遮光層とが平面的に重なる領域に、前記絶縁層を貫通する第２コンタクトホールを形成する工程と、前記第１コンタクトホールの内部に導電体を埋め込むことによって第１接続電極を形成する工程と、前記第２コンタクトホールの内部に導電体を埋め込むことによって第２接続電極を形成する工程と、前記絶縁層上に前記第２接続電極と接するように前記半導体層を形成する工程と、前記半導体層を覆うように前記ゲート絶縁膜を形成する工程と、前記第１接続電極と接するように前記ゲート電極を形成する工程と、を備えたことを特徴とする。
【００１４】
この構成によれば、チャネル形成領域と導電性遮光層とを電気的に接続する第２接続電極を半導体層のチャネル形成領域の直下に形成するため、レイアウト面積を増加させることなく、閾値電圧を動的に制御するＴＦＴ、いわゆるＤＴＭＯＳ構造を比較的容易に作り込むことができる。
【００１５】
また、前記半導体層を形成する工程においては、前記絶縁層上に前記第２接続電極と接するように単結晶半導体基板を貼り合わせた後、前記単結晶半導体基板を厚さ方向で分離することによって前記半導体層を形成するようにしても良い。
このように、いわゆる貼り合わせ法を用いることにより単結晶半導体層を備えたＴＦＴを作製することができ、高性能なデバイスを提供できる。
【００１６】
また、前記第２接続電極を形成する工程においては、前記第２コンタクトホールの内部を含む前記絶縁層上に導電体層を形成した後、前記絶縁層上の前記導電体層を除去することによって前記第２コンタクトホールの内部に導電体を残存させる構成としても良い。
この構成によれば、第２コンタクトホールの内部に第２接続電極を確実に形成できるとともに、絶縁層の上面を平坦化でき、後の工程で形成する半導体層、配線等が作りやすくなる。
【００１７】
本発明の電子機器は、上記本発明の電気光学装置を備えたことを特徴とする。
本発明によれば、電気的特性に優れた電気光学装置を備えた電子機器を実現することができる。
【発明を実施するための最良の形態】
【００１８】
［第１の実施の形態］
以下、本発明の第１の実施の形態を図１〜図１０を参照して説明する。
本実施形態の電気光学装置は、プロジェクタの液晶ライトバルブ用途を想定した透過型液晶装置の例である。
図１は、本実施形態の液晶装置を各構成要素とともに対向基板の側から見た平面図である。図２は、図１のＨ−Ｈ’線に沿う断面図である。図３は、同液晶装置の等価回路図である。図４は、同液晶装置を構成する薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）アレイ基板の隣り合う複数の画素の平面図である。図５は、図４のＡ−Ａ’線に沿う断面図である。図６、図７、図８は、ＴＦＴアレイ基板の製造工程の一部を示す断面図である。図９は、図１１のＡ−Ａ’線に沿うＴＦＴの断面図である。図１０は、図１１のＢ−Ｂ’線に沿うＴＦＴの断面図である。図１１はＴＦＴの平面図である。
なお、各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００１９】
図１および図２に示すように、本実施形態の液晶装置１は、ＴＦＴアレイ基板２と対向基板３とがシール材４によって貼り合わされ、このシール材４によって区画された領域内に液晶層５が封入されている。液晶層５は、正の誘電率異方性を有する液晶材料から構成されている。シール材４の形成領域の内側の領域には、遮光性材料からなる遮光膜（周辺見切り）６が形成されている。シール材４の外側の周辺回路領域には、データ線駆動回路７および外部回路実装端子８がＴＦＴアレイ基板２の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路９が形成されている。ＴＦＴアレイ基板２の残る一辺には、表示領域の両側に設けられた走査線駆動回路９の間を接続するための複数の配線１０が設けられている。また、対向基板３の角部においては、ＴＦＴアレイ基板２と対向基板３との間で電気的導通をとるための基板間導通材１１が配設されている。
【００２０】
図３は、本実施形態の液晶装置の等価回路図である。液晶装置の表示領域を構成すべくマトリクス状に配置された複数の画素には、画素電極１３がそれぞれ形成されている。また、画素電極１３の側方には、当該画素電極１３への通電制御を行うための画素スイッチング素子であるＴＦＴ１４が形成されている。このＴＦＴ素子のソースには、データ線１５が電気的に接続されている。各データ線１５には画像信号Ｓ１、Ｓ２、…、Ｓｎがそれぞれ供給される。なお画像信号Ｓ１、Ｓ２、…、Ｓｎは、各データ線１５に対してこの順に線順次で供給してもよく、相隣接する複数のデータ線１５に対してグループ毎に供給してもよい。
【００２１】
また、ＴＦＴ１４のゲートには、走査線１６が電気的に接続されている。走査線１６には、所定のタイミングでパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍが供給される。なお、走査信号Ｇ１、Ｇ２、…、Ｇｍは、各走査線１６に対してこの順に線順次で印加される。また、ＴＦＴ１４のドレインには、画素電極１３が電気的に接続されている。そして、走査線１６から供給された走査信号Ｇ１、Ｇ２、…、Ｇｍにより、スイッチング素子であるＴＦＴ１４を一定期間だけオン状態にすると、データ線１５から供給された画像信号Ｓ１、Ｓ２、…、Ｓｎが、各画素の液晶に所定のタイミングで書き込まれる。
【００２２】
液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、画素電極１３と後述する共通電極との間に形成される液晶容量で一定期間保持される。なお、保持された画像信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防止するため、画素電極１３と容量配線１７との間に蓄積容量１８が形成され、液晶容量と並列に配置されている。このように、液晶に電圧信号が印加されると、印加された電圧レベルにより液晶分子の配向状態が変化する。これにより、液晶に入射した光が変調されて階調表示がなされる。
【００２３】
図４、図５に示すように、本実施形態の液晶装置１は、石英基板を基板本体２０とするＴＦＴアレイ基板２と対向基板３とを備えている。ＴＦＴアレイ基板２と対向基板３との間には、液晶が封入されて液晶層５が形成されている。ＴＦＴアレイ基板２にはインジウム錫酸化物（Indium Tin Oxide, 以下、ＩＴＯと略記する）等の透明導電膜からなる画素電極１３が設けられており、その上側には配向膜２１が設けられている。また、ＴＦＴアレイ基板２の基板本体２０の液晶層５と反対側には偏光板２２が設けられている。他方、対向基板３には、基板本体２３上の全面にわたって共通電極２４が設けられ、共通電極２４上には配向膜２５が設けられている。共通電極２４も画素電極１３と同様、例えばＩＴＯ膜などの透明導電性膜から構成されている。また、対向基板３の基板本体２３の液晶層５と反対側には、偏光板２６が設けられている。
【００２４】
図４に示すように、ＴＦＴアレイ基板２上に、矩形状の複数の画素電極１３（点線部１３Ａにより輪郭が示されている）がマトリクス状に設けられており、画素電極１３の縦横の境界に各々沿ってデータ線１５および走査線１６が設けられている。また、ＴＦＴ１４を構成する半導体層２８のうち、図４中の右上がりの斜線領域で示したチャネル形成領域２８ａに対向するように走査線１６が配置されており、走査線１６はそのままＴＦＴ１４のゲート電極として機能する。
【００２５】
図５に示すように、本実施形態のＴＦＴ１４は、ＬＤＤ構造を有しており、ゲート電極からの電界によりチャネルが形成される半導体層２８のチャネル形成領域２８ａ、走査線１６と半導体層２８とを絶縁するゲート絶縁膜２９、半導体層２８の低濃度ソース領域２８ｂおよび低濃度ドレイン領域２８ｃ、半導体層２８の高濃度ソース領域２８ｄならびに高濃度ドレイン領域２８ｅを備えている。
【００２６】
ＴＦＴ１４の下層側には、下地絶縁膜３１を介して導電性遮光層３２が格子状に連続して設けられている。これにより、ＴＦＴアレイ基板２の下側からの光（戻り光）がＴＦＴ１４に入射するのが防止される。ＴＦＴ１４のチャネル形成領域２８ａは、低濃度ソース領域２８ｂおよび低濃度ドレイン領域２８ｃとの接合部を含め、導電性遮光層３２に覆われている。導電性遮光層３２は、複数の画素がマトリクス状に配置された画像表示領域からその周囲に延設されて任意の定電位源に接続され、固定電位とされている。また、容量線３３も画像表示領域からその周囲に延設され、定電位源と電気的に接続されて固定電位とされている。
【００２７】
図４および図５に示すように、データ線１５はコンタクトホール３４を介して中継導電膜３５に接続されており、中継導電膜３５はコンタクトホール３６を介して例えば単結晶シリコン膜からなる半導体層２８のうち高濃度ソース領域２８ｄに電気的に接続されている。また、画素電極１３は、中継導電膜３７を中継することにより、コンタクトホール３８、コンタクトホール３９を介して半導体層２８の高濃度ドレイン領域２８ｅと電気的に接続されている。
【００２８】
また、走査線１６上には、高濃度ソース領域２８ｄへ通じるコンタクトホール３６および高濃度ドレイン領域２８ｅへ通じるコンタクトホール３８が各々開孔された第１層間絶縁膜４１が形成されている。第１層間絶縁膜４１上には中継導電膜３５，３７、容量線３３が形成されており、これらの上には中継導電膜３５，３７へそれぞれ通じるコンタクトホール３４およびコンタクトホール３９が各々開孔された第２層間絶縁膜４２が形成されている。さらに、第２層間絶縁膜４２上には、データ線１５が形成されており、これらの上には、中継導電膜３７へ通じるコンタクトホール３９が形成された第３層間絶縁膜４３が形成されている。画素電極１３は、このように構成された第３層間絶縁膜４３の上面に設けられている。
【００２９】
図４、図５に示すように、本実施の形態では、蓄積容量１８は、ＴＦＴ１４の高濃度ドレイン領域２８ｅと画素電極１３とに電気的に接続された画素電位側容量電極としての中継導電膜３７と、固定電位側容量電極としての容量線３３の一部とが、誘電体膜４４を介して対向配置されることにより形成されている。また、蓄積容量１８は、遮光膜としての機能も有している。容量線３３は、第１膜４６と第２膜４７とが積層形成された多層膜からなり、それ自体が遮光膜として機能する。第１膜４６は、第２膜４７とＴＦＴ１４との間に配置された光吸収層としての機能を持ち、第２膜４７は、ＴＦＴ１４の上側において入射光からＴＦＴ１４を遮光する遮光層としての機能を持つ。なお、第２膜４７は導電性を有する必要はないが、導電性を有する材料によって形成すれば、容量線３３をより低抵抗化できる。
【００３０】
また、容量線３３は、平面的に見て、走査線１６に沿ってストライプ状に延びる本線部分を含み、この本線部分からＴＦＴ１４に重なる個所が、図４中上下に突出している。そして、図４中、縦方向にそれぞれ延びるデータ線１５と横方向にそれぞれ延びる容量線３３とが交差する領域に、ＴＦＴアレイ基板２上におけるＴＦＴ１４が配置されている。すなわち、ＴＦＴ１４は、対向基板３側から見て、データ線１５と容量線３３とにより二重に覆われている。そして、互いに交差するデータ線１５と容量線３３とにより、平面的に見て格子状の遮光層が構成されており、各画素の開口領域が規定されている。
【００３１】
本実施形態のＴＦＴ１４を簡略化して示した図が図９、図１０である。本実施形態のＴＦＴ１４は、図９、図１０に示すように、ＴＦＴ１４を構成する半導体層２８の下層側に導電性遮光層３２が形成されている。すなわち、石英基板からなる基板本体２０上に導電性遮光層３２が形成され、導電性遮光層３２を覆うように基板本体２０の全面に下地絶縁膜３１が形成されている。導電性遮光膜３２は、例えば膜厚２００ｎｍのタングステン・シリサイド（ＷＳｉ）で構成され、下地絶縁膜３１はシリコン酸化膜で構成されている。
【００３２】
図９に示すように、半導体層２８のチャネル形成領域２８ａの直下に下地絶縁膜３１を貫通して導電性遮光層３２に達するコンタクトホール５０（第２コンタクトホール）が形成され、コンタクトホール５０の内部に例えばタングステン（Ｗ）等の導電性材料が埋め込まれることによって接続電極５１（第２接続電極）が形成されている。接続電極５１は、下地絶縁膜３１を貫通してチャネル形成領域２８ａと導電性遮光層３２とを電気的に接続するものである。タングステンはコンタクトホール５０内への充填性に優れ、比抵抗値も低い点で好適な材料であるが、接続電極５１の構成材料はこれに限るものではない。
【００３３】
図１０に示すように、ＴＦＴ１４のゲート電極として機能する走査線１６は、半導体層２８を跨ぐように下地絶縁層３１上に形成されている。半導体層２８の両側方に下地絶縁膜３１を貫通して導電性遮光層３２に達するコンタクトホール６８（第１コンタクトホール）が形成され、走査線１６を構成する導電性材料、例えば不純物が導入された多結晶シリコンがコンタクトホール６８の内部に埋め込まれることによって接続電極６９（第１接続電極）が形成されている。すなわち、本実施形態の接続電極６９は、走査線１６と一体に形成され、下地絶縁膜３１を貫通して走査線１６と導電性遮光層３２とを電気的に接続するものである。なお、本実施形態では、接続電極６９を走査線１６と一体に形成しているが、例えば接続電極５１と同様、走査線１６とは別個にタングステン等の材料で形成しても良い。
【００３４】
本実施形態のＴＦＴ１４を平面的に見ると、図１１に示すようになっている。この図は、走査線１６を取り除いて半導体層２８を露出させた状態で描いている。半導体層２８の中央部がチャネル形成領域２８ａ、チャネル形成領域２８ａの左側が低濃度ソース領域２８ｂ、高濃度ソース領域２８ｄ、チャネル形成領域２８ａの右側が低濃度ドレイン領域２８ｃ、高濃度ドレイン領域２８ｅとなっている。この例では、接続電極５１はチャネル形成領域２８ａの略中央に形成されている。すなわち、接続電極５１は低濃度ソース領域２８ｂおよび低濃度ドレイン領域２８ｃから略等距離の位置にある。
【００３５】
また、接続電極６９は、半導体層２８のチャネル形成領域２８ａの側方（チャネル幅方向）の２個所に形成されている。この例では、接続電極６９は、接続電極５１に比べてチャネル長方向に長く延在し、大きな面積で形成されている。接続電極６９の形成位置は、レイアウト面積縮小の観点からは半導体層２８の縁にできるだけ近い方が好ましい。しかし、接続電極６９の形成位置が半導体層２８の縁にあまりにも近い場合、半導体層２８の縁に存在する段差の影響により、接続電極６９が作りにくかったり、接続不良が発生したりする。よって、接続電極６９の形成位置は、半導体層２８の縁からの最適な距離を設定することが望ましい。また、本実施形態では、導電性遮光層３２が複数の画素にわたって格子状に形成されているため、各画素のＴＦＴ１４が共通の導電性遮光層３２に電気的に接続されることになる。
【００３６】
以下、本実施形態のＴＦＴアレイ基板２の製造プロセスについて図６〜図８を用いて説明する。
最初に、図６（ａ）に示すように、石英基板等からなる基板本体２０の全面に膜厚２００ｎｍのタングステン・シリサイド膜を形成した後、タングステン・シリサイド膜を周知のフォトリソグラフィー法、エッチング法によりパターニングして導電性遮光層３２を形成する。
次に、図６（ｂ）に示すように、導電性遮光層３２を覆うように基板本体２０の全面にＣＶＤ法等によりシリコン酸化膜を形成した後、表面を平坦化して下地絶縁膜３１とする。
【００３７】
次に、図６（ｃ）に示すように、後に半導体層２８のチャネル形成領域２８ａとなる位置に、周知のフォトリソグラフィー法、エッチング法により下地絶縁膜３１を貫通して導電性遮光層３２に達するコンタクトホール５０を開口する。
次に、図６（ｄ）に示すように、コンタクトホール５０の内部を含む下地絶縁膜３１上の全面にコンタクトホール５０の半径以上の膜厚を有するタングステン膜５３を形成した後、図７（ｅ）に示すように、ＣＭＰ法やエッチバック法等を用いて下地絶縁膜３１表面のタングステン膜５３を除去してコンタクトホール５０の内部に埋め込まれたタングステン膜５３のみを残存させ、接続電極５１を形成する。
【００３８】
一方、図７（ｆ）に示すように、別途、単結晶シリコン基板５５上に熱酸化法によりシリコン酸化膜５６を形成した後、シリコン酸化膜５６側から単結晶シリコン基板５５に水素イオン（Ｈ＋）を注入する。これにより、単結晶シリコン基板５５の内部には、図７（ｆ）中に破線Ｈで示すような進入深さ分布を有する水素イオン注入層が形成される。このときの水素イオン注入条件としては、例えば加速エネルギーを６０〜１５０ｋｅＶ（本実施形態では、１００ｋｅＶ）、ドーズ量を５×１０１６atoms/cm２〜１５×１０１６atoms/cm２（本実施形態では、１０×１０１６atoms/cm２）とする。なお、水素イオンの加速電圧を変えて水素イオンの注入深さを変えることで、膜厚の異なる単結晶シリコン層を得ることができる。
【００３９】
次に、図７（ｇ）に示すように、単結晶シリコン基板５５のシリコン酸化膜５６を除去した後、水素イオン注入層Ｈ側の表面に基板本体２０の接続電極５１が形成された側の面を接合させ、単結晶シリコン基板５５を基板本体２０上に室温〜２００℃程度で貼り合わせる。
なお、上記の貼り合わせ工程は、以下のように行っても良い。
図７（ｆ）において、単結晶シリコン基板５５上にシリコン酸化膜５６を形成せず、単結晶シリコン基板５５に水素イオン（Ｈ＋）を注入する。次に、図７（ｇ）に示すように、水素イオン注入層Ｈ側の表面に基板本体２０の接続電極５１が形成された側の面を接合させ、単結晶シリコン基板５５を基板本体２０上に室温〜２００℃程度で貼り合わせる。
次に、図７（ｈ）に示すように、貼り合わせ後の単結晶シリコン基板５５を薄膜化し、単結晶シリコン層５５ａを形成する。この単結晶シリコン層５５ａの膜厚としては、５０ｎｍ以上に設定するのが好ましく、本実施形態では１００ｎｍとする。この薄膜化は、貼り合わされた単結晶シリコン基板５５と基板本体２０とに、窒素、アルゴンなどの不活性ガス雰囲気中で３５０℃〜７００℃の熱処理を施すことにより、水素イオン注入層Ｈの位置で単結晶シリコン基板５５を剥離する。これにより、単結晶シリコン層５５ａからなる半導体層２８を具備した基板本体２０が形成される。
【００４０】
この剥離現象は、水素イオン注入層Ｈに形成された欠陥層領域に注入されたイオンによりマイクロキャビティが生じ、半導体結晶の結合が分断されるために生じるものであり、水素イオン注入層Ｈにおけるイオン濃度のピーク位置でより顕著なものとなる。そのため、熱処理によって剥離される位置は、イオン濃度のピーク位置、つまり水素イオン注入層Ｈと略一致する。なお、分離後の基板表面は、単結晶シリコン層５５ａの表面に数ｎｍ程度の凹凸が残っているため、これを平坦化する必要がある。このため、ＣＭＰ法を用いて基板表面を微量（研磨量１０ｎｍ未満）に研磨するタッチポリッシュを用いることが望ましい。この平坦化の手法としては他にも水素雰囲気中にて熱処理を行う水素アニール法を用いることもできる。
【００４１】
次に、図８（ｉ）に示すように、単結晶シリコン層５５ａを周知のフォトリソグラフィー、エッチング法により島状にパターニングし、ＴＦＴ１４の半導体層２８を形成する。その後、半導体層２８の表面を熱酸化し、シリコン酸化膜からなるゲート絶縁膜２９を形成する。この後、熱酸化膜上にＬＰＣＶＤ（低圧ＣＶＤ）法等によるシリコン酸化膜を追加形成し、２層構造のゲート絶縁膜としても良い。さらに、ＴＦＴ１４の閾値電圧を調整する目的で、半導体層２８にイオン注入を行っても良い。なお、図８（ｉ）〜図８（ｋ）は図１１のＢ−Ｂ’線に沿う方向で切断した断面図として示したものであり、図１１のＡ−Ａ’線に沿う方向で切断した断面図として示した図６、図７とは切断の方向が９０°変わっている。
【００４２】
次に、図８（ｊ）に示すように、半導体層２８の両側方に、周知のフォトリソグラフィー法、エッチング法により下地絶縁膜３１を貫通して導電性遮光層３２に達するコンタクトホール６８を開口する。
次に、図８（ｋ）に示すように、コンタクトホール６８の内部を含む下地絶縁膜３１上の全面に不純物が導入された多結晶シリコン膜を形成した後、この多結晶シリコン膜をパターニングすることによって走査線１６（ゲート電極）を形成する。
【００４３】
その後は詳細な説明を省略するが、図５に示す中継導電膜３５，３７を含む蓄積容量１８、データ線１５、画素電極１３等を順次形成した後、配向膜２１を形成することによって、本実施形態のＴＦＴアレイ基板２が完成する。一方、対向基板３側については、石英基板からなる基板本体２３上の全面にわたって共通電極２４を形成し、共通電極２４上に配向膜２５を形成することによって、対向基板３が完成する。そして、ＴＦＴアレイ基板２と対向基板３とをシール材４を介して貼り合わせ、液晶を注入することによって、本実施形態の液晶装置１が完成する。
【００４４】
本発明の液晶装置１においては、導電性遮光層３２を中継層として半導体層２８のチャネル形成領域２８ａと走査線１６（ゲート電極）とを電気的に接続することができるため、閾値電圧を動的に制御するＴＦＴ、いわゆるＤＴＭＯＳを実現することができる。この際、チャネル形成領域２８ａと導電性遮光層３２とを電気的に接続する接続電極５１が半導体層２８のチャネル形成領域２８ａの直下に設けられているため、従来のように半導体層から張り出した端子部を設ける必要がなく、レイアウト面積が増加することがない。さらに、導電性遮光層３２と走査線１６とを電気的に接続する接続電極６９が半導体層２８の近傍に配置されているため、回路面積の縮小化や高集積化に寄与することができる。
【００４５】
また、本実施形態においては、導電性遮光層３２が複数の画素のＴＦＴ１４にわたって連続して設けられており、この導電性遮光層３２と走査線１６とが電気的に接続されているため、走査線１６の低抵抗化が図られ、動作特性に優れた液晶装置を実現することができる。さらに、基板２０として石英基板が用いられ、半導体層２８として単結晶シリコンが用いられたことによって、寄生バイポーラ効果等の基板浮遊効果を抑制しつつ、ＴＦＴの電気的特性の向上が図れる。
【００４６】
あるいは、導電性遮光層が各画素のＴＦＴの下層側に島状に孤立して設けられ、各ＴＦＴがそれぞれ２種類の接続電極を備えた構成としても良い。この構成によれば、最小限の遮光面積でＴＦＴの特性向上を図ることができる。
【００４７】
［第２の実施の形態］
以下、本発明の第２の実施の形態について説明する。
本実施形態の液晶装置（電気光学装置）の基本構成は第１実施形態と同様であり、ＴＦＴの構成が異なるのみである。
【００４８】
第１実施形態においては、ＴＦＴ１４の半導体層２８が単結晶シリコンで形成されており、単結晶シリコン基板を用いた貼り合わせ法によって石英基板上に単結晶シリコンからなる半導体層が形成されていた。これに対して、本実施形態の液晶装置においては、ＴＦＴ１４の半導体層２８が多結晶シリコンで形成されている。
【００４９】
本実施形態の液晶装置の製造工程では、図７（ｅ）に示すように、下地絶縁膜３１のコンタクトホール５０の内部に埋め込まれた接続電極５１を形成した後、接続電極５１の上面を含む下地絶縁膜３１の上面にＣＶＤ法等により多結晶シリコン膜を成膜する。多結晶シリコン膜の成膜方法としては、非晶質シリコン膜を成膜した後、固相成長法、溶融結晶化法等を用いて非晶質シリコンを結晶化する。そして、周知のフォトリソグラフィー、エッチング法を用いて多結晶シリコン膜をパターニングし、半導体層２８とする。以下の工程（図８（ｉ）以降の工程）は第１実施形態と同様である。
【００５０】
本実施形態においても、レイアウト面積を増加させることなく、電気的特性に優れた、閾値電圧を動的に制御可能なトランジスタ（ＤＴＭＯＳ）を実現することができ、回路面積の縮小化や高集積化に寄与できる、といった第１実施形態と同様の効果を得ることができる。
【００５１】
［電子機器］
次に、上記実施形態の電気光学装置を備えた電子機器の一例である投射型液晶表示装置（液晶プロジェクタ）を、図１２を参照して説明する。
図１２に示す投射型液晶表示装置（電子機器）１１００では、上述した液晶装置（液晶ライトバルブ）１を含む液晶モジュールがＲ、Ｇ、Ｂ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして採用されている。
この液晶プロジェクタ１１００では、メタルハライドランプなどの白色光源のランプユニット１１０２から光が出射されると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分であるＲ光、Ｇ光、Ｂ光に分離され、対応する液晶ライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶ライトバルブ１）に各々導かれる。この際に、Ｂ光は、光路が長いので、光損失を防ぐために入射レンズ１１２２、リレーレンズ１１２３、および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１１２に３方向から入射して再度合成された後、投射レンズ１１１４を介してスクリーン１１２０などにカラー画像として投射される。
【００５２】
上記の構成によれば、上記実施形態の液晶装置１からなる液晶ライトバルブ１００Ｒ、１００Ｇ、１００Ｂを備えているため、高品質な画像が得られる投射型液晶表示装置を実現することができる。
【００５３】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施形態では接続電極を各ＴＦＴのチャネル形成領域毎に１個設けたが、接続電極を各ＴＦＴのチャネル形成領域毎に複数個設けてもよい。また上述したように、チャネル形成領域内の接続電極の配置については適宜設計することができる。また、上記実施形態では半導体層として単結晶シリコン層の例を挙げたが、単結晶シリコンに代えて、アモルファスシリコン、多結晶シリコン等に本発明を適用してもよい。また、シリコン以外の半導体材料に本発明を適用してもよい。その他、上記実施形態で挙げた各層の構成材料、膜厚、製法等に関する具体例は適宜変更が可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１実施形態の液晶装置の平面図である。
【図２】図１のＨ−Ｈ’線に沿う断面図である。
【図３】同液晶装置の等価回路図である。
【図４】同液晶装置を構成するＴＦＴアレイ基板の複数の画素の平面図である。
【図５】図４のＡ−Ａ’線に沿う断面図である。
【図６】同ＴＦＴアレイ基板の製造工程の一部を示す断面図である。
【図７】同製造工程の続きを示す断面図である。
【図８】同製造工程の続きを示す断面図である。
【図９】図１１のＡ−Ａ’線に沿うＴＦＴの断面図である。
【図１０】図１１のＢ−Ｂ’線に沿うＴＦＴの断面図である。
【図１１】同ＴＦＴの平面図である。
【図１２】本発明の電子機器の一例である投射型液晶表示装置の概略構成図である。
【符号の説明】
【００５５】
１…液晶装置（電気光学装置）、２…ＴＦＴアレイ基板、１４…ＴＦＴ、２８…半導体層、２８ａ…チャネル形成領域、３１…下地絶縁膜、３２，６０…導電性遮光層、５０…コンタクトホール（第２コンタクトホール）、５１…接続電極（第２接続電極）、６８…コンタクトホール（第１コンタクトホール）、６９…接続電極（第１接続電極）、１１００…投射型液晶表示装置（電子機器）。
【図１】
2008227381.tif 000003
【図２】
2008227381.tif 000004
【図３】
2008227381.tif 000005
【図４】
2008227381.tif 000006
【図５】
2008227381.tif 000007
【図６】
2008227381.tif 000008
【図７】
2008227381.tif 000009
【図８】
2008227381.tif 000010
【図９】
2008227381.tif 000011
【図１０】
2008227381.tif 000012
【図１１】
2008227381.tif 000013
【図１２】
2008227381.tif 000014