(57)【要約】      （修正有）【課題】ＩＣチップとインターポーザ基板との位置決めを効率よく実行できるＩＣチップ（液晶ドライバ）実装パッケージを提供する。【解決手段】一実施形態である液晶ドライバ実装パッケージは、インターポーザ基板４ａを介してフィルム基材と液晶ドライバ３とが接続している。液晶ドライバ３は、インターポーザ基板４ａとの対向面に第１アライメントマークを有し、インターポーザ基板４ａは、液晶ドライバ３との対向面に第２アライメントマーク１２を有している。第１アライメントマークと第２アライメントマーク１２とを、インターポーザ基板４ａの上記対向面に対して垂直方向からみると、互いが、液晶ドライバ３とインターポーザ基板４ａを貼り合せる際の貼り合わせ位置として許容できる範囲の距離ほど離間されている。【選択図】図４
2008227527.tif 000002
【特許請求の範囲】
【請求項１】
ＩＣチップを、インターポーザ基板を介してパッケージ基材に実装しており、
上記ＩＣチップには、上記インターポーザ基板との対向面に電極が設けられており、
上記インターポーザ基板には、上記電極と電気的に接続するＩＣチップ側接続端子と、上記パッケージ基材と電気的に接続するパッケージ基材側接続端子とを有する配線導体が設けられており、
上記電極と、上記ＩＣチップ側接続端子とはバンプを介して電気的に接続されているＩＣチップ実装パッケージであって、
上記ＩＣチップにおける上記インターポーザ基板との対向位置に、ＩＣチップとインターポーザ基板との対向面間のギャップを測定するための第１ギャップ測定用部材を有しており、
上記インターポーザ基板における上記ＩＣチップとの対向位置に、第１ギャップ測定用部材と対を成す第２ギャップ測定用部材を有しており、
上記第１ギャップ測定用部材及び第２ギャップ測定用部材は、光を反射させる材料から構成され、且つ上記ＩＣチップとインターポーザ基板との対向面に対して垂直な方向からみたときの面積は少なくとも１５μｍ２であることを特徴とするＩＣチップ実装パッケージ。
【請求項２】
上記第１ギャップ測定用部材及び第２ギャップ測定用部材は、ＩＣチップとインターポーザ基板との対向面に対して垂直な方向からみたときに、並んで観察されるように配設されていることを特徴とする請求項１に記載のＩＣチップ実装パッケージ。
【請求項３】
上記ＩＣチップにおける上記インターポーザ基板との対向面は、四角形であり、
上記第１ギャップ測定用部材は、上記四角形の４つの角領域内に設けられていることを特徴とする請求項１または２に記載のＩＣチップ実装パッケージ。
【請求項４】
上記ＩＣチップにおける上記インターポーザ基板との対向面は、四角形であり、
上記第１ギャップ測定用部材は、上記四角形における中心を挟んで対向する２つの角領域内に設けられていることを特徴とする請求項１または２に記載のＩＣチップ実装パッケージ。
【請求項５】
上記ＩＣチップにおける上記インターポーザ基板との対向面は、長方形であり、
上記角領域内とは、該長方形の角から、長方形の長辺の１０分の１の長さまでの範囲であって、且つ、該長方形の角から、長方形の短辺の５分の１の長さまでの範囲で示される領域内であることを特徴とする請求項３または４に記載のＩＣチップ実装パッケージ。
【請求項６】
上記第１ギャップ測定用部材及び第２ギャップ測定用部材は、ＩＣチップとインターポーザ基板との対向面に対して垂直な方向からみたときに、上記ＩＣチップとインターポーザ基板との対向面の中心で観察される位置に配設されていることを特徴とする請求項１から５の何れか１項に記載のＩＣチップ実装パッケージ。
【請求項７】
上記インターポーザ基板は、電気回路が形成された半導体基板であり、
上記第１ギャップ測定用部材及び第２ギャップ測定用部材は、半導体を透過する光を反射させる材料から構成されることを特徴とする請求項１から６の何れか１項に記載のＩＣチップ実装パッケージ。
【請求項８】
請求項１から７の何れか１項に記載のＩＣチップ実装パッケージと、
上記ＩＣチップ実装パッケージの上記パッケージ基材に接続され、上記ＩＣチップから出力される信号を用いて画像表示を行う表示画像表示体とを備えたことを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばファインピッチの端子を有するＩＣチップを実装した実装パッケージ、及びこの実装パッケージを備えた画像表示装置に関する。
【背景技術】
【０００２】
液晶表示装置に搭載される液晶ドライバ（ＩＣチップ）は、液晶表示装置の高精細化・高性能化に伴って、更なる多出力化が要求されている。
【０００３】
一般的にＩＣチップの多出力化は、チップサイズの縮小化や、チップに設けられるバンプのファインピッチ（微細）化等によって実現される。最近では、ファインピッチ化が可能な、ベアチップ液晶ドライバを実装するＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）が多用されている。
【０００４】
最新のＣＯＦパッケージでは、テープキャリアとＩＣチップとを導通させる際、加熱加圧することでＩＣチップ上のバンプとテープキャリア上のインナーリードとを接合させている。しかしながら、このような接合方法の場合、バンプ位置とインナーリード位置との位置ズレを無くすために、熱変形が小さく、且つ高精細なキャリアテープ材料を用いる必要がある。すなわち、ファインピッチを実現しようとするほど、テープキャリアとして使用できる材料は限定されてしまうという欠点があった。
【０００５】
このような欠点を解決する方法として、インターポーザ基板を介してＩＣチップを回路基板（テープキャリア）に接続する方法が特許文献１に開示されている。図１３に、特許文献１より引用したパッケージ構造の断面図を示す。
【０００６】
ＩＣチップ１０４は、図１３に示すように、インターポーザ基板１０１にフリップチップ接続され、さらにインターポーザ基板１０１は、回路基板１０７の電極パターン１１０にバンプ接続されている。インターポーザ基板１０１はシリコン（Ｓｉ）基板であり、Ｓｉウエハプロセスにより形成されるため、ＩＣチップ１０４が接続される電極はＩＣチップ１０４の電極と同等なファインピッチに形成することが可能である。一方、回路基板１０７に接続される電極は、回路基板１０７の電極ピッチ、すなわち比較的幅広なピッチに合わせて形成される。そして、ＩＣチップ１０４に接続される電極と回路基板１０７に接続される電極は、対応する電極同士がインターポーザ基板１０１上で接続されている。尚、回路基板１０７として、テープキャリアを用いることができる。
【０００７】
このようにインターポーザ基板１０１を介在させることによって、ＩＣプロセスレベルのファインピッチをテープキャリアレベルの電極ピッチに変換することが可能となる。そのため、ＩＣチップのサイズ縮小や多出力化により、接続電極が高度にファインピッチ化されたＩＣチップを実装するＣＯＦパッケージにおいても、テープキャリア基材の選択肢の制限を緩めることが可能となる。
【０００８】
また、ファインピッチに対応するため、ＩＣチップ１０４とインターポーザ基板１０１の接続には比較的硬く、且つ融点の高い金属または合金製バンプが用いられる。一例を挙げれば、Ａｕバンプを用いたＡｕ−Ａｕ接合である。このような材料を用いることによって、バンプの変形が抑えられ、隣り合うバンプ間での接触の問題を解決できるので、２５μｍ程度まで端子ピッチを縮小することが可能となり、ＩＣチップの多出力化を可能にしている。
【０００９】
一方、インターポーザ基板とテープキャリアとの接続は、ＩＣチップの接続端子より広いピッチ、例えば５０〜１００μｍ程度のピッチを持つ端子間の接続とすることができる。
【００１０】
ところで、パッケージの製造過程において回路基板１０７とインターポーザ基板１０１とを貼り合わせる際、回路基板１０７がテープキャリアやフィルムキャリアのように、回路基板１０７を隔てて反対側のものを透視できる程度に薄い材料からなる場合は、回路基板１０７のインターポーザ基板１０１実装面とは反対側の面から透視することによって、回路基板１０７とインターポーザ基板１０１との位置合わせができる。しかしながら、インターポーザ基板１０１とＩＣチップ１０４とを貼り合わせる場合は、インターポーザ基板１０１が、例えばＳｉから構成される基板で、且つ上記したように透視することは不可能な厚みを有しており、また、ＩＣチップ１０４も透視することは不可能である構成であるため、インターポーザ基板１０１とＩＣチップ１０４との位置合わせには上記のような透視という手法は採用できない。
【００１１】
また、ＩＣチップは、製造設備等の関係で、その性能に影響はしないものの、ダイシングによって外形が一部変形して設計サイズ通りにならないものがある。そのため、仮に、インターポーザ基板に、ＩＣチップの外形と位置合わせできるように設計したマークを形成しておいたとしても、このマークは設計サイズ通りに製造されるＩＣチップに併せて配置されるので、上記したような変形ＩＣチップが実装される場合は正確な位置合わせができない。
【００１２】
そこで、特許文献２では、図１４に示すアライメントマークを用いて２枚の基板を位置合わせする技術が開示されている。図１４は、本発明の一実施例におけるアラインメントマークの形状、およびそのアラインメントマークを用いた位置合わせの方法を模式するものであり、図中の（ａ）は各基板の平面図、（ｂ）は各基板のＡ−Ａ’線およびＢ−Ｂ’線に沿う断面図、（ｃ）は重ね合せた際の状態を示す図である。図１４に示すように、（１００）面を有する第１のシリコン基板Ｓ1 には、アライメントマーク２０１として、〈１１０〉方向に沿う２つの長矩形のアライメント溝２０１ａおよび２０１ａが形成されている。一方、（１００）面を有する第２のシリコン基板Ｓ2においても同様に、アライメントマーク２０２として、〈１１０〉方向に沿う２つの長矩形のアライメント溝２０２ａおよび２０２ａが相互に離間して平行に配置されて形成されている。第２の基板Ｓ2のアライメント溝２０２ａおよび２０２ａは、第１のシリコン基板Ｓ1 におけるアライメント溝２０１ａおよび２０１ａとは、ちょうど９０°回転した状態にある。そして、特許文献２では、第１の基板Ｓ1と第２の基板Ｓ2 とを貼り合せた状態で赤外線やＸ線等の透過光を利用してアライメント溝を観察する構成となっている。第１の基板Ｓ1と第２の基板Ｓ2 とが正しく位置合わせされていると、図１４の（ｃ）に示すような、２つのマーク２０１，２０２が重なったパターンが観察される。
【特許文献１】特開２００４−２０７５６６号公報（２００４年７月２２日公開）
【特許文献２】特開平８−１５３７７２号公報（１９９６年６月１１日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
図１４に示したアライメントマーク２０１，２０２は、当該矩形を組み合わせたホトマスクパターンを用いて、常法に基づき（１００）シリコン基板にレジストパターニングし、その後さらに異方性エッチング等の手法によって、深さ３０μｍ以上のエッチング溝を形成する工程で作製される。しかしながら、この作製工程は図１３のパッケージを製造する上で無関係な工程であるため、採用する場合は、新たな工程として製造過程に付加しなくてはならない。これは、パッケージ製造のスループットを低下させ、製造コストを上げることにつながり、上記と同じく大量生産を行うことを目的とする場合は、生産性を著しく低下させてしまう要因となる。
【００１４】
また、ＩＣ実装パッケージの場合は、上記したような、インターポーザ基板の表面に対して平行な方向の位置合わせを行う以外に、ＩＣチップとインターポーザ基板との間の距離（ギャップ）を管理することも好ましい。しかしながら、そのような内容は、特許文献１，２の何れにも教示も示唆もされていない。
【００１５】
そこで、本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ＩＣチップとインターポーザ基板とを位置決めするための位置決め部材を、パッケージ製造のスループットを低下させることなく配設することができるＩＣチップ実装パッケージ、及びこれを用いた画像表示装置を提供するものである。
【課題を解決するための手段】
【００１６】
本発明に係るＩＣチップ実装パッケージは、上述した課題を解決するために、ＩＣチップを、インターポーザ基板を介してパッケージ基材に実装したＩＣチップ実装パッケージであって、上記ＩＣチップは、上記インターポーザ基板との対向面に、電極と、ＩＣチップとインターポーザ基板との貼り合わせ位置を示す第１位置決め部材とを有しており、上記インターポーザ基板は、上記ＩＣチップとの対向面に、上記電極と電気的に接続するＩＣチップ側接続端子と、上記パッケージ基材と電気的に接続するパッケージ基材側接続端子とを有する配線導体、及び上記第１位置決め部材と対を成す第２位置決め部材を有しており、上記第１位置決め部材が、上記電極と同じ層に、該電極と同じ材料で形成されている、及び／または、上記第２位置決め部材が、上記配線導体と同じ層に、該配線導体と同じ材料で形成されていることを特徴としている。
【００１７】
上記の構成によれば、位置決め部材を、従来のようにパッケージ製造のスループットを低下させることなく配設することが可能となり、よって、従来構成と比較して、製造コストの上昇を著しく抑制することができる。
【００１８】
また、本発明の構成によれば、上記第１位置決め部材を上記電極と同じ材料で形成する、及び／または上記第２位置決め部材を上記配線導体と同じ材料で形成している。すなわち、第１位置決め部材及び第２位置決め部材の少なくとも一方には、金属材料等の導電性材料が含まれている。そのため、ＩＣチップとインターポーザ基板との位置合わせを行う際、ＩＣチップとインターポーザ基板を透過する光（具体的には、赤外線レーザやエックス線）を用いて、ＩＣチップとインターポーザ基板との対向部分に配置されている第１位置決め部材及び第２位置決め部材を検出し、ＩＣチップとインターポーザ基板との位置決めを行うことができる。具体的には、赤外線レーザやエックス線をＩＣチップもしくはインターポーザ基板の外部露出面側から第１位置決め部材及び第２位置決め部材に向けて照射することにより、赤外線レーザやエックス線は、ＩＣチップとインターポーザ基板を透過し、第１位置決め部材又は第２位置決め部材で反射して、上記外部露出面側に向けて出射される。この出射光を、検出装置で検出することによって、第１位置決め部材又は第２位置決め部材の位置を視認できる状態にすることができる。
【００１９】
また、本発明に係るＩＣチップ実装パッケージは、上記第１位置決め部材と上記第２位置決め部材とが異なる形状であり、上記ＩＣチップとインターポーザ基板とが最適な位置で貼り合わされたときにＩＣチップとインターポーザ基板との対向面に対して垂直な方向からみると、上記第１位置決め部材及び第２位置決め部材は、互いが、上記貼り合わせ位置として許容できる範囲の距離ほど離間した位置で観察されるように設けられている。
【００２０】
例えば製造ラインにのせて製品の大量生産を行う場合、個々の製品がまさに設計値通りに製造されなければならないというものではなく、不具合が生じなければ、ある程度の許容誤差（これを公差と言うこともある）が許されている場合が多い。しかしながら、特許文献２に開示された位置決めの手法の場合、図１４の（ｃ）に示したパターンが観察されるか否か、すなわち、正確に位置合わせできたか否かという２択で位置決めを判断することしかできない。つまり特許文献２の構成の場合は、上記したような許容誤差を考慮することができない。そのため、特許文献２の構成では、大量生産を行うと規格外の製品を大量に生じてしまうことになる。ところが、本発明のＩＣチップ実装パッケージは、上記のように構成することによって、ＩＣチップとインターポーザ基板とを位置決めする際、貼り合わせ位置として許容できる範囲内、すなわち許容誤差の範囲内に位置決めされているか否かを、第１位置決め部材及び第２位置決め部材との位置関係を確認（視認）だけで判断することができるので、効率的な位置決めを行うことが可能となる。
【００２１】
また、上記の構成によれば、ＩＣチップとインターポーザ基板とが最適な位置、つまり設計通り、に位置決めできていなかったとしても、許容誤差の範囲内に位置決めされているか否かを確認することができるので、上記したようにパッケージの大量生産を行う場合に、従来の構成と比較して、効率的な位置決めを行うことができるので、規格外品を大量に出すことなく、生産性の向上に寄与できる。
【００２２】
また、本発明に係るＩＣチップ実装パッケージは、上記ＩＣチップにおける上記インターポーザ基板との対向面が四角形であり、上記第１位置決め部材が、上記四角形の４つの角領域内に設けられていることが好ましい。
【００２３】
このように構成することによって、ＩＣチップとインターポーザ基板との電気的接続を妨げることなく、第１位置決め部材を設けることができる。具体的には、本発明に係るＩＣチップ実装パッケージは、上記四角形の４つの角領域内に上記第１位置決め部材を設け、該４つの角領域と対向するインターポーザ基板上に上記第２位置決め部材を設けている。
【００２４】
また、ＩＣチップの全て（４つ）の角領域に第１位置決め部材を設けて位置決めを行うため、正確な位置決めを実現することができる。
【００２５】
しかしながら、本発明に係るＩＣチップ実装パッケージは、第１位置決め部材をＩＣチップの全て（４つ）の角領域に設ける構成に限定されるものではなく、上記第１位置決め部材を、上記四角形における中心を挟んで対向する２つの角領域内に設けてもよい。
【００２６】
このように２つの角領域内に設ける構成とすれば、上記のように４つの角領域内に設ける構成と比較して、部材点数を少なくすることができ、パッケージの製造工程及び製造コストを抑えることができる。
【００２７】
また、具体的な第１位置決め部材の配設位置としては、上記ＩＣチップにおける上記インターポーザ基板との対向面が長方形である場合、第１位置決め部材は、該長方形の角から、長方形の長辺の１０分の１の長さまでの範囲であって、且つ、該長方形の角から、長方形の短辺の５分の１の長さまでの範囲で示される領域内に設けることが好ましい。
【００２８】
これにより、ＩＣチップとインターポーザ基板との電気的接続を妨げることなく、且つ第１位置決め部材（及び第２位置決め部材）を良好に観察することができる。
【００２９】
更に、上記の構成において、上記ＩＣチップの上記対向面における中心を挟んで対向する２つの角領域内に設けられた上記第１位置決め部材の各々は、異なる形状を有していることが好ましい。具体的には、上記２つの角領域内のうちの一方の角領域内に設けられた上記第１位置決め部材の形状が、一方の角領域内に設けられた上記第１位置決め部材と対をなす上記第２位置決め部材と同じ形状であることが好ましい。
【００３０】
上記の構成によれば、ＩＣチップとインターポーザ基板との位置合わせを行う際、インターポーザ基板（もしくはＩＣチップ）の向きを逆にしてＩＣチップ（もしくはインターポーザ基板）上に配置した場合であっても、対をなしていない第１位置決め部材と第２位置決め部材が対向することになるため、位置決めを行うことができない。すなわち、貼り合わせることができない。これにより、ＩＣチップの実装を誤ることなく正確に実装及び位置決めすることが可能となる。
【００３１】
また、本発明に係るＩＣチップ実装パッケージは、上記第１位置決め部材と第２位置決め部材との間の上記距離を少なくとも２段階設け、そのうちの一方の距離は、許容誤差の限界を示し、他方の距離は、一方の距離よりも短く構成することが好ましい。
【００３２】
これにより、ＩＣチップとインターポーザ基板との位置合わせを行う際、許容限界を超えているか否かを確認することができるだけでなく、位置決め精度を２段階で格付けすることができる。
【００３３】
以上のような上記第１位置決め部材及び第２位置決め部材として、具体的には、第１位置決め部材及び第２位置決め部材の一方は、複数の位置決め体から構成されており、ＩＣチップとインターポーザ基板との対向面に対して垂直な方向からみると、該位置決め体が、他方の位置決め部材を囲むように配された構成とすることができる。そして、上記の構成において、複数の上記位置決め体は、上記他方の位置決め部材を挟むようにして２対設けられており、上記２対のうちの一方の対は、位置決めの許容限界を示す距離ほど該他方の位置決め部材から離間しており、他方の対は、該距離よりも短い距離で該他方の位置決め部材から離間していることが好ましい。
【００３４】
このような構成の具体例としては、上記位置決め体が正方形であり、上記他方の位置決め部材は２つの長方形がそれぞれの中心で垂直に交差した十字形状であり、上記位置決め体は、上記十字形状の中心に上記正方形の１つの角を向けるように、上記十字形状の中心から分岐した部分と、該部分と隣り合う同じく該中心から分岐した部分との間のそれぞれに配置された構成がある。
【００３５】
また、上記のように半導体を透過する光を用いて第１位置決め部材及び第２位置決め部材を検出する場合、上記ＩＣチップ及びインターポーザ基板を上記垂直な方向からみたとき、上記第１位置決め部材及び第２位置決め部材の配設位置においては、材質に金属を含む部材は第１位置決め部材及び第２位置決め部材のみであることが好ましい。
【００３６】
これにより、第１位置決め部材及び第２位置決め部材を検出するために用いる、ＩＣチップ及びインターポーザ基板を透過する光が、他の部材によって反射されることによる測定誤差をなくし、正確な位置決めを行うことができる。
【００３７】
しかしながら、上記した光による検出方法のほかにも、例えば、互いが接触するように上記ＩＣチップ及びインターポーザ基板の対向面から突出した導電性の突起を有しており、各突起には配線などの外部出力手段を備えておく構成であってもよい。
【００３８】
このように構成すれば、第１位置決め部材の上記突起及び第２位置決め部材の上記突起が接触したことを、外部出力手段を用いて外部で検知することができ、接触した場合には、位置決めの許容限界にあると判断することができる。
【００３９】
また、本発明に係るＩＣチップ実装パッケージは、上記電極と、上記ＩＣチップ側接続端子とはバンプを介して電気的に接続されており、上記ＩＣチップは、上記インターポーザ基板との対向位置に、ＩＣチップとインターポーザ基板との対向面間のギャップを測定するための第１ギャップ測定用部材を有しており、上記インターポーザ基板は、上記ＩＣチップとの対向位置に、第１ギャップ測定用部材と対を成す第２ギャップ測定用部材を有していることが好ましい。具体的には、上記第１ギャップ測定用部材及び第２ギャップ測定用部材が、ＩＣチップとインターポーザ基板との対向面に対して垂直な方向からみたときに、並んで観察されるように設けられていることが好ましい。
【００４０】
上記の構成によれば、本発明のＩＣチップ実装パッケージは、インターポーザ基板の表面に対して平行な方向の位置合わせを行う以外に、ＩＣチップとインターポーザ基板との間の距離（ギャップ）を管理することができ、より正確な貼り合わせを実現することができる。
【００４１】
また、上記したように第１位置決め部材をＩＣチップの２つの角領域に設ける構成の場合には、上記第１ギャップ測定用部材及び第２ギャップ測定用部材を、ＩＣチップとインターポーザ基板との対向面に対して垂直な方向からみたときに、上記ＩＣチップにおける上記２つの角領域内とは異なる２つの角領域内で観察される位置に配設することができる。
【００４２】
また、このような第１ギャップ測定用部材及び第２ギャップ測定用部材の機能を、上記した第１位置決め部材及び第２位置決め部材が兼ねてもよい。
【００４３】
また、本発明に係るＩＣチップ実装パッケージは、上述した課題を解決するために、ＩＣチップを、インターポーザ基板を介してパッケージ基材に実装しており、上記ＩＣチップには、上記インターポーザ基板との対向面に電極が設けられており、上記インターポーザ基板には、上記電極と電気的に接続するＩＣチップ側接続端子と、上記パッケージ基材と電気的に接続するパッケージ基材側接続端子とを有する配線導体が設けられており、上記電極と、上記ＩＣチップ側接続端子とはバンプを介して電気的に接続されているＩＣチップ実装パッケージであって、上記ＩＣチップは、上記インターポーザ基板との対向位置に、ＩＣチップとインターポーザ基板との対向面間のギャップを測定するための第１ギャップ測定用部材を有しており、上記インターポーザ基板は、上記ＩＣチップとの対向位置に、第１ギャップ測定用部材と対を成す第２ギャップ測定用部材を有していることを特徴としている。
【００４４】
上記の構成とすれば、ＩＣチップとインターポーザ基板との間の距離（ギャップ）を管理することができ、ＩＣチップの電極と、インターポーザ基板のＩＣチップ側接続端子とが、バンプによって良好に接続できているかを判断することができる。
【００４５】
すなわち、ＩＣチップの電極と、インターポーザ基板のＩＣチップ側接続端子とに設けられたバンプ（もしくはこれらのうちの一方に設けられたバンプ）は、その製造時において、該電極及び該ＩＣチップ側接続端子の上で（もしくはこれらのうちの一方の上で）所望の高さをもつように形成されるが、ＩＣチップとインターポーザ基板とが貼り合わされると、バンプは僅かに潰れてその高さが低くなる。しかしながら、ＩＣチップとインターポーザ基板との貼り合わせが良好ではない場合は、バンプが全く潰れなかったり、反対に過度に潰れたりすることになる。そこで、本発明によれば、これを、上記第１ギャップ測定用部材と対を成す第２ギャップ測定用部材を用いることによって、ＩＣチップとインターポーザ基板との対向面間のギャップを測定して判断することができる。
【００４６】
具体的には、上記第１ギャップ測定用部材及び第２ギャップ測定用部材が、ＩＣチップとインターポーザ基板との対向面に対して垂直な方向からみたときに、並んで観察されるように配設されていることが好ましい。
【００４７】
このように構成すれば、例えば、上記したような光を用いて第１ギャップ測定用部材及び第２ギャップ測定用部材のそれぞれの表面の位置を検出し、その差を求めるという簡易な手法によって、ＩＣチップとインターポーザ基板との対向面間のギャップを測定することができる。
【００４８】
また、本発明に係るＩＣチップ実装パッケージは、上記ＩＣチップにおける上記インターポーザ基板との対向面が四角形であり、上記第１ギャップ測定用部材は、上記四角形の４つの角領域内に設けられていることが好ましい。
【００４９】
このように構成することによって、ＩＣチップとインターポーザ基板との電気的接続を妨げることなく、第１ギャップ測定用部材を設けることができる。具体的には、本発明に係るＩＣチップ実装パッケージは、上記四角形の４つの角領域内に上記第１ギャップ測定用部材を設け、該４つの角領域と対向するインターポーザ基板上に上記第２ギャップ測定用部材を設けている。
【００５０】
また、ＩＣチップの全て（４つ）の角領域に第１ギャップ測定用部材を設けてギャップを測定するため、正確な位置決めを実現することができる。
【００５１】
しかしながら、本発明に係るＩＣチップ実装パッケージは、第１ギャップ測定用部材をＩＣチップの全て（４つ）の角領域に設ける構成に限定されるものではなく、上記第１ギャップ測定用部材を、上記四角形における中心を挟んで対向する２つの角領域内に設けてもよい。
【００５２】
このように２つの角領域内に設ける構成とすれば、上記のように４つの角領域内に設ける構成と比較して、部材点数を少なくすることができ、パッケージの製造工程及び製造コストを抑えることができる。
【００５３】
また、具体的な第１ギャップ測定用部材の配設位置としては、上記ＩＣチップにおける上記インターポーザ基板との対向面が長方形である場合、第１ギャップ測定用部材は、該長方形の角から、長方形の長辺の１０分の１の長さまでの範囲であって、且つ、該長方形の角から、長方形の短辺の５分の１の長さまでの範囲で示される領域内に設けることが好ましい。
【００５４】
これにより、ＩＣチップとインターポーザ基板との電気的接続を妨げることなく、且つ第１位置決め部材（及び第２位置決め部材）を良好に観察することができる。
【００５５】
また、本発明に係るＩＣチップ実装パッケージは、上記の構成において、上記第１ギャップ測定用部材及び第２ギャップ測定用部材は、ＩＣチップとインターポーザ基板との対向面に対して垂直な方向からみたときに、上記ＩＣチップとインターポーザ基板との対向面の中心で観察される位置に配設されていることが好ましい。
【００５６】
これにより、上記ＩＣチップとインターポーザ基板との対向面の中心においてもギャップを測定することができることから、より一層正確な貼り合わせを実現でき、良好な品質のＩＣチップ実装パッケージを提供することができる。
【００５７】
また、上記したＩＣチップ実装パッケージに関して、上記ＩＣチップとインターポーザ基板との対向面に対して垂直な方向からみたときの上記第１ギャップ測定用部材及び第２ギャップ測定用部材の面積は、少なくとも１５μｍ２であることが好ましい。また、上記インターポーザ基板は、電気回路が形成された半導体基板であり、上記第１ギャップ測定用部材及び第２ギャップ測定用部材は、半導体を透過する光を反射させる材料から構成されることが好ましい。
【００５８】
上記した面積にすることによって、例えば、上記のように半導体を透過する光を用いてギャップを測定する手法を採用した場合に、光を効果的に第１ギャップ測定用部材及び第２ギャップ測定用部材でとらえることができるので、安定した測定データを収集することが可能となる。
【００５９】
また、本発明は、上記した構成のＩＣチップ実装パッケージと、上記ＩＣチップ実装パッケージの上記パッケージ基材に接続され、上記ＩＣチップから出力される信号を用いて画像表示を行う表示画像表示体とを備えた表示画像表示体としても適用することができる。
【００６０】
上記の構成とすれば、信頼性の高い画像表示装置を提供することができる。
【発明の効果】
【００６１】
本発明に係るＩＣチップ実装パッケージは、以上のように、ＩＣチップを、インターポーザ基板を介してパッケージ基材に実装したＩＣチップ実装パッケージであって、上記ＩＣチップは、上記インターポーザ基板との対向面に、電極と、ＩＣチップとインターポーザ基板との貼り合わせ位置を示す第１位置決め部材とを有しており、上記インターポーザ基板は、上記ＩＣチップとの対向面に、上記電極と電気的に接続するＩＣチップ側接続端子と、上記パッケージ基材と電気的に接続するパッケージ基材側接続端子とを有する配線導体、及び上記第１位置決め部材と対を成す第２位置決め部材を有しており、上記第１位置決め部材が、上記電極と同じ層に、該電極と同じ材料で形成されている、及び／または、上記第２位置決め部材が、上記配線導体と同じ層に、該配線導体と同じ材料で形成されていることを特徴としている。
【００６２】
以上の構成とすれば、位置決め部材を、従来のようにパッケージ製造のスループットを低下させることなく配設することが可能となり、よって、従来構成と比較して、製造コストの上昇を著しく抑制することができる。
【００６３】
また、本発明に係る別のＩＣチップ実装パッケージは、以上のように、ＩＣチップを、インターポーザ基板を介してパッケージ基材に実装しており、上記ＩＣチップには、上記インターポーザ基板との対向面に電極が設けられており、上記インターポーザ基板には、上記電極と電気的に接続するＩＣチップ側接続端子と、上記パッケージ基材と電気的に接続するパッケージ基材側接続端子とを有する配線導体が設けられており、上記電極と、上記ＩＣチップ側接続端子とはバンプを介して電気的に接続されているＩＣチップ実装パッケージであって、上記ＩＣチップは、上記インターポーザ基板との対向位置に、ＩＣチップとインターポーザ基板との対向面間のギャップを測定するための第１ギャップ測定用部材を有しており、上記インターポーザ基板は、上記ＩＣチップとの対向位置に、第１ギャップ測定用部材と対を成す第２ギャップ測定用部材を有していることを特徴としている。
【００６４】
以上の構成とすれば、ＩＣチップとインターポーザ基板との間の距離（ギャップ）を管理することができ、ＩＣチップの電極と、インターポーザ基板のＩＣチップ側接続端子とが、バンプによって良好に接続できているかを判断することができる。
【００６５】
また、本発明に係る表示画像表示体は、以上のように、上記した構成のＩＣチップ実装パッケージと、上記ＩＣチップ実装パッケージの上記パッケージ基材に接続され、上記ＩＣチップから出力される信号を用いて画像表示を行う表示画像表示体とを備えたことを特徴としている。
【００６６】
以上の構成とすれば、信頼性の高い画像表示装置を提供することができる。
【発明を実施するための最良の形態】
【００６７】
本発明に係る液晶ドライバ実装パッケージ（ＩＣチップ実装パッケージ）についての一実施形態を説明する。なお、以下の説明では、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲が以下の実施形態および図面に限定されるものではない。
【００６８】
まず、図１ないし図８に基づいて本発明に係る液晶ドライバ実装パッケージについて説明する。
【００６９】
図１は本実施形態における液晶ドライバ実装パッケージの構成を示した平面図であり、インターポーザ基板４ａ側から見た状態を示す平面図である。図２は図１に示す液晶ドライバ実装パッケージ１を切断線Ａ−Ａ’において切断した状態を示した矢視断面図である。なお図２は、説明の便宜上、インターポーザ基板４ａを図面の下方にした状態で示し、且つ、切断線Ａ−Ａ’において切断した断面の一部を示している。
【００７０】
本実施形態の液晶ドライバ実装パッケージ１は、表示面を有する液晶表示体を駆動すべく当該表示面の周辺において当該液晶表示体に隣接配置される液晶表示体駆動装置として用いることができる。そのため、液晶ドライバ実装パッケージ１は、図１に示すように、フィルム基材（パッケージ基材）２と、液晶ドライバ（ＩＣチップ）３と、インターポーザ基板４ａとを少なくとも備えている。液晶ドライバ実装パッケージ１は、図２に示すように、液晶ドライバ３を、フィルム基材２に設けられたデバイスホール８に配設しており、液晶ドライバ３は、インターポーザ基板４ａを介してフィルム基材２に固定されている。尚、本実施形態では、フィルム基材２上に形成された配線導体（インナーリード）と、インターポーザ基板４ａに形成された配線導体とが向き合う形で構成されたＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）形態の液晶ドライバ実装パッケージについて説明する。
【００７１】
上記液晶ドライバ３は、複数の液晶駆動用回路（不図示）を備えており、液晶表示体を駆動する機能を有している。液晶駆動用回路には、図２に示すように、駆動信号を出力するための駆動信号出力用端子３ａ（電極）と、画像データ信号等を入力するための信号入力用端子３ｂ（電極）とが設けられている。本実施形態の液晶ドライバ実装パッケージ１に実装される液晶ドライバ３としては、インターポーザ基板４ａと対向する面が例えば１×８ｍｍであるチップサイズのものを実装できる。また、チップを研磨することによって、薄層化することも可能である。
【００７２】
上記インターポーザ基板４ａは、半導体材料、好ましくはシリコンから構成することができる。サイズは特に限定されるものではないが、例えば２ｍｍ×２０ｍｍで、厚さ４００μｍとすることができる。
【００７３】
図２に示す充填材１５は、液晶ドライバ３とインターポーザ基板４ａとの対向領域、及び、フィルム基材２のデバイスホール８と、フィルム上配線５・６とを被覆するように設けられており、接続部を外部環境から保護するために設けられている。
【００７４】
次に、本発明の特徴的構成を備える液晶ドライバ３及びインターポーザ基板４ａについての詳細を説明する。
【００７５】
図３は、図１に示した液晶ドライバ実装パッケージ１から、液晶ドライバ３及びインターポーザ基板４ａを取り出した状態の斜視図であり、インターポーザ基板４ａに液晶ドライバ３が実装されたままの状態、つまりインターポーザ基板４ａと液晶ドライバ３とが貼り合わされた状態のものを示している。一方、図４は、インターポーザ基板４ａと液晶ドライバ３との貼り合わせを外して、インターポーザ基板４ａ及び液晶ドライバ３の、双方の対向面の構成を示した図である。尚、説明の便宜上、図３のインターポーザ基板４ａには、図２に示したフィルム基材２の配線導体の端子と接続するフィルム基材接続用端子の上に形成されたフィルム基材接続用バンプ４１のみを示しており、上記フィルム基材接続用端子をその一端に有するインターポーザ基板上の配線導体は図示していない。また、図４についても、説明の便宜上、インターポーザ基板上の配線導体は図示していない。
【００７６】
上記液晶ドライバ３は、上記したように駆動信号出力用端子３ａ及び信号入力用端子３ｂ（図２）が設けられている。本実施形態では、液晶ドライバ３がフィルム基材に直接実装された構成ではなく、インターポーザ基板４ａを介してフィルム基材と接続しているため、フィルム基材に直接実装する場合と比較して、フィルム基材の配線構造に併せて液晶ドライバ３の端子を配置する必要がないことから、端子を比較的自由に配置することができる。そこで、本実施形態に実装される液晶ドライバ３では、駆動信号出力用端子３ａを図４に示すように複数の列になるように配置することができる。このように複数の列を形成するように駆動信号出力用端子３ａを設けることによって、駆動信号出力用端子液晶ドライバの長辺に沿って１つの列になるように並んだ構成と比較して、チップサイズを縮小することができる。そして、更に具体的に言えば、本実施形態の液晶ドライバ３の駆動信号出力用端子３ａ群は、図４に示すように、或る１つの列に構成される或る２つの端子の間に、隣の列に構成される１つの端子が位置するように配設されている。このように配設することで、液晶ドライバ３のチップサイズをより一層縮小することができる。尚、本実施形態の液晶ドライバ３は、駆動信号出力用端子３ａのみが上記したような配置になっていて、信号入力用端子３ｂは１つの列に並んで配設されているが、本発明はこれに限定されるものではなく、信号入力用端子３ｂも図４に示した駆動信号出力用端子３ａと同じように配置してもよい。
【００７７】
図２に示した駆動信号出力用端子３ａ及び信号入力用端子３ｂの上には、図４に示すようにバンプが形成されている。図４では、上記信号入力用端子の上のバンプを入力バンプ３０ａとして、上記駆動信号出力用端子の上のバンプを出力バンプ３０ｂしている。尚、入力バンプ３０ａ及び出力バンプ３０ｂの配置位置は図４で示した構成に限定されるものではなく、駆動信号出力用端子及び信号入力用端子の配置位置によって、適宜変更できる。
【００７８】
さらに、上記液晶ドライバ３は、駆動信号出力用端子３ａ、信号入力用端子３ｂ、入力バンプ３０ａ及び出力バンプ３０ｂ配設面に、第１アライメントマーク１１（第１位置決め部材）を有している。
【００７９】
具体的には、上記第１アライメントマーク１１は、該配設面上における、駆動信号出力用端子３ａ及び信号入力用端子３ｂと同じ層で、且つ、該配設面上の対向する２つの角領域に形成されている。
【００８０】
ここで、上記角領域について図５に基づいて説明する。図５は、図３の構成を平面的にみた液晶ドライバ３及びインターポーザ基板４ａである。図５において、上記角領域とは、領域Ａ及び領域Ｂで示される領域である。領域Ａは、液晶ドライバ３の角Ａから長辺の１０分の１までの間と、短辺の５分の１までの間で示される領域であり、領域Ｂも同じく、液晶ドライバ３の角Ｂから長辺の１０分の１までの間と、短辺の５分の１までの間で示される領域である。これらの領域は、入力バンプ３０ａ及び出力バンプ３０ｂと、インターポーザ基板４ａに設けられた液晶ドライバ接続用バンプ４０との接続を妨げない領域であり、かつインターポーザ及びＩＣチップの配線導体の効率的な引き回しを妨げない領域であるため、ここに第１アライメントマーク１１を設けることが好ましい。
【００８１】
上記第１アライメントマーク１１は、図４に示すように、２つの長方形がそれぞれの中心位置で垂直に交差したことによって形成された、４つの枝部１１ａ（図６）を有する十字形状である。第１アライメントマーク１１は、駆動信号出力用端子３ａ及び信号入力用端子３ｂと同じ材料によって構成することができる。具体的には、アルミや銅や金である。
【００８２】
また、上記インターポーザ基板４ａには、図４に示すように、上記フィルム基材接続用バンプ４１と、上記液晶ドライバ接続用バンプ４０と、配線導体（不図示）とが、液晶ドライバ３の入力バンプ３０ａ及び出力バンプ３０ｂ配設面と対向する面に設けられている。
【００８３】
上記フィルム基材接続用バンプ４１は、インターポーザ基板４ａ上に形成された配線導体（不図示）の一端側の端子の上に形成されており、上記液晶ドライバ接続用バンプ４０は、該配線の他端側の端子の上に形成されている。液晶ドライバ接続用バンプ４０は、液晶ドライバ３の入力バンプ３０ａ及び出力バンプ３０ｂの配置構造に対応して、図４に示すように、インターポーザ基板４ａ表面の中央部分に配設されている。そして、フィルム基材接続用バンプ４１は、液晶ドライバ接続用バンプ４０の配設位置よりも外周側に設けられている。
【００８４】
さらに、インターポーザ基板４ａは、液晶ドライバ接続用バンプ４０が配設された面における上記配線導体と同じ層に、第２アライメントマーク１２（第２位置決め部材）を有している。
【００８５】
上記第２アライメントマーク１２は、図５に示した液晶ドライバ３の領域Ａ及び領域Ｂに対向する領域に配設されている。そして、インターポーザ基板４ａの液晶ドライバ接続用バンプ４０配設面に対して垂直方向から第１アライメントマーク１１及び第２アライメントマーク１２を観察したときに、両者が並んで観察されるように配設されている。
【００８６】
上記第２アライメントマーク１２は、４つの正方形のマーク部材１２ａ（位置決め体）から構成されており、配線導体と同じ材料によって構成することができる。
【００８７】
以下に、第２アライメントマーク１２のより具体的な構成を、第１アライメントマーク１１との相対関係とともに、図６を用いて説明する。
【００８８】
図６は、上記領域Ａもしくは領域Ｂにおいて、液晶ドライバ３の入力バンプ３０ａ及び出力バンプ３０ｂ配設面に対して垂直方向から第１アライメントマーク１１及び第２アライメントマーク１２を観察したときの状態を示した図である。尚、図６は、液晶ドライバ３とインターポーザ基板４ａとが最適な位置で位置決め（位置合わせ）できている状態での第１アライメントマーク１１と第２アライメントマーク１２との位置関係を示している。
【００８９】
上記したように第１アライメントマーク１１は、十字形状を形成する４つの枝部１１ａを有していて、隣り合う枝部１１ａ同士の間に、枝部１１ａから所定の距離をあけて第２アライメントマーク１２のマーク部材１２ａが観察されるように配設されている。すなわち、マーク部材１２ａは４つ設けられている。これらのマーク部材１２ａは、大きさの違いで２組にわけることができ、４つのマーク部材１２ａ−１〜１２ａ−４のうちのマーク部材１２ａ−１，１２ａ−２は、残りのマーク部材１２ａ−３，１２ａ−４と比べて大きさが大きい。そして、マーク部材１２ａ−１，１２ａ−２は、図６の状態で、第１アライメントマーク１１と距離ＧＬほど離間されて観察されるように配設されている。また、マーク部材１２ａ−３，１２ａ−４は、図６の状態で、第１アライメントマーク１１と、距離ＧＬよりも短い距離ＧＳほど離間されて観察されるように配設されている。
【００９０】
液晶ドライバ３とインターポーザ基板４ａとの位置決めが行われる際、液晶ドライバ３の入力バンプ３０ａ及び出力バンプ３０ｂ配設面に対して垂直方向から第１アライメントマーク１１及び第２アライメントマーク１２を観察すると、最適な位置に位置決めされている場合は、図６に示すように観察されるが、本実施形態の場合、図６に示すように観察されなくとも、十字形状の第１アライメントマーク１１が、４つのマーク部材１２ａ−１〜１２ａ−４によって形成される十字形状の隙間に嵌るように観察されていれば位置決めを完了し、液晶ドライバ３とインターポーザ基板４ａとの貼り合わせを行うことができる。
【００９１】
すなわち、上記距離ＧＬ及び距離ＧＳは、貼り合わせ位置として許容できる範囲の距離に相当している。そして、距離ＧＬほど離間されたマーク部材１２ａ−１，１２ａ−２は、液晶ドライバ３とインターポーザ基板４ａとの貼り合わせ位置として許容できる限界の位置を示しており、もし、位置決めの際、第１アライメントマーク１１が、マーク部材１２ａ−１，１２ａ−２と重なるように観察された場合には、位置決めを再度行う（やり直す）必要があることを示している。ここで、距離ＧＳほど離間されたマーク部材１２ａ−３，１２ａ−４は、液晶ドライバ３とインターポーザ基板４ａとの貼り合わせ位置として許容できる範囲のうち、最適な位置により近い状態の位置を示している。
【００９２】
また、このように、第１アライメントマーク１１と、マーク部材１２ａ−１〜１２ａ−４との間の距離を予め決めておくことで、最適な位置になるように、すなわち図６の状態に位置決めをやり直す場合にも、液晶ドライバ３を、インターポーザ基板４ａに対してどれほどの距離ずらせば良いかを容易に求めることができる。
【００９３】
さらに、本実施形態によれば、上記のように、距離ＧＬほど離間されたマーク部材１２ａ−１，１２ａ−２以外に、距離ＧＳほど離間されたマーク部材１２ａ−３，１２ａ−４を設ける構成とすることによって、位置決め精度を格付けすることができる。すなわち、本実施形態の場合は、第１アライメントマーク１１が、最適位置である図６の位置から、距離ＧＳまでの間にあるときをＡ（優良）ランクとして、距離ＧＳから、許容限界である距離ＧＬまでの間にあるときをＢ（良）ランクとすることができる。
【００９４】
このように第１アライメントマーク１１と、マーク部材１２ａ−１〜１２ａ−４との相対位置を観察する方法としては、半導体を透過する光を利用する方法がある。この方法は、液晶ドライバ３の入力バンプ３０ａ及び出力バンプ３０ｂ配設面とは反対側の面から、もしくは、インターポーザ基板４ａの液晶ドライバ接続用バンプ４０配設面とは反対側の面から、上記光を第１アライメントマーク１１及びマーク部材１２ａ−１〜１２ａ−４に向けて照射し、第１アライメントマーク１１及びマーク部材１２ａ−１〜１２ａ−４からの該光の反射光を検出することによって、図６に示したような状態で第１アライメントマーク１１とマーク部材１２ａ−１〜１２ａ−４との相対位置を観察することができる。このような光としては、赤外線やエックス線がある。
【００９５】
また、上記のように光を照射し、その反射光に基づいて第１アライメントマーク１１とマーク部材１２ａ−１〜１２ａ−４との相対位置を特定する構成であるため、本実施形態の液晶ドライバ実装パッケージ１では、第１アライメントマーク１１及びマーク部材１２ａ−１〜１２ａ−４が配設されている箇所及びその周辺には、上記光を反射するような、もしくは、光の照射を妨げるような他の構成部材を配設しないことが好ましい。このような構成部材としては、金属を含有するものが挙げられる。
【００９６】
以下に、図６で示した各距離を、下記の表にまとめる。
【００９７】
【表１】
2008227527.tif 000003
【００９８】
尚、表中のメタル設置禁止領域とは、上記光の照射を妨げるような他の構成部材の設置禁止領域のことであり、表中のＩＣは液晶ドライバ３のことであり、表中のＩＰはインターポーザ基板４ａのことである。
【００９９】
また、図７に、マーク部材１２ａ−１〜１２ａ−４同士の相対位置を示している。
【０１００】
また、上記第１アライメントマーク１１の高さ（つまり、入力バンプ３０ａ及び出力バンプ３０ｂ配設面からの高さ）、及び第２アライメントマーク１２の高さ（液晶ドライバ接続用バンプ４０配設面からの高さ）は、各１μｍと設計することができる。そして、高さ１μｍを採用すれば、液晶ドライバ３とインターポーザ基板４ａとが正しく位置決めされていない場合は、上記したように、第１アライメントマーク１１と第２アライメントマーク１２とが重なって観察される。しかしながら、本発明はこれに限定されるものではなく、位置決めの際、第１アライメントマーク１１と第２アライメントマーク１２とが接触するように構成してもよい。このような構成を実現するためには、第１アライメントマーク１１の導電性突起及び第２アライメントマーク１２の導電性突起を各々ＩＣチップの電極およびＩＣチップ側接続端子と同じ材質、高さで設計することが好ましい。
【０１０１】
また、このように第１アライメントマーク１１と第２アライメントマーク１２とが接触するように構成する場合は、第１アライメントマーク１１及び第２アライメントマーク１２の相対位置を画像化して判断するのではなく、電気的に検出することで位置決めをおこなってもよい。この方法を実現する場合は、第１アライメントマーク１１及び第２アライメントマーク１２に、配線などの外部出力手段を備える必要がある。そして、第１アライメントマーク１１と、第２アライメントマーク１２（ここでは図６に示したマーク１２ａ−１，１２ａ−２とする）とが接触したときに、電流が発生する、もしくは電流値が変化する現象を生じさせるように構成する。これにより、上記現象が生じなければ、液晶ドライバ３とインターポーザ基板４ａとが、貼り合わせ位置として許容される範囲内にあることが判る。
【０１０２】
このような手法によって位置決めされた液晶ドライバ３とインターポーザ基板４ａとは、従来公知の手法によって接続される。具体的には、例えばバンプとして金バンプを用いた場合には、インターポーザ基板４ａと液晶ドライバ３とを４３０℃程度まで加熱し、荷重をかけることにより、バンプ同士を接合させて電気的接続を形成する方法がある。
【０１０３】
また、フィルム基材２とインターポーザ基板４ａとの接続方法については、フィルム基材２のインターポーザ基板４ａ実装面とは反対側から、フィルム基材２を透視することによって、インターポーザ基板４ａとの位置ズレを確認、装置の調整を行って、インターポーザ基板４ａの配線導体のフィルム基材接続用端子を、図２に示すフィルム基材２のフィルム上配線５・６とを電気的に接続することができる。尚、この接続には、上記フィルム基材接続用端子の上に設けられたバンプ９（図２）を用いることができ、インターポーザ基板４ａと液晶ドライバ３との接続と同じように４３０℃程度まで加熱し、荷重をかけて接続することができる。尚、液晶ドライバ３を実装したインターポーザ基板４ａを、フィルム基材２に実装するか、フィルム基材２にインターポーザ基板４ａを実装した後、該インターポーザ基板４ａに液晶ドライバ３を実装するかは特に制限はない。また、フィルム上配線５・６の表面には、フィルム上配線５・６を保護するためのソルダーレジスト７（図２）を配設していることが好ましい。
【０１０４】
以上のように、本実施形態の構成によれば、第１アライメントマーク１１を、駆動信号出力用端子３ａ及び信号入力用端子３ｂと同じ層で、且つ駆動信号出力用端子３ａ及び信号入力用端子３ｂと同じ材料から構成し、マーク部材１２ａ−１〜１２ａ−４を、配線導体と同じ層で、且つ配線導体と同じ材料から構成している。そのため、駆動信号出力用端子３ａ及び信号入力用端子３ｂ形成する工程中に第１アライメントマーク１１を形成することができ、配線導体を形成する工程中にマーク部材１２ａ−１〜１２ａ−４を形成することができる。そのため、基板にアライメント溝を形成する従来構成と比較して、スループットを低下させることなく、アライメントマークを形成することが可能である。
【０１０５】
また、本実施形態では、液晶ドライバ３とインターポーザ基板４ａとを位置決めする際、貼り合わせ位置として許容できる範囲内、すなわち許容誤差の範囲内に位置決めされているか否かを、第１アライメントマーク１１と、第２アライメントマーク１２との位置関係を確認（視認）だけで判断することができるので、効率的な位置決めが可能である。
【０１０６】
また、上記の構成によれば、液晶ドライバ３とインターポーザ基板４ａとが最適な位置、つまり設計通り、に位置決めできていなかったとしても、許容誤差の範囲内に位置決めされているか否かを確認することができるので、上記したようにパッケージの大量生産を行う場合に、従来の構成と比較して、効率的な位置決めを行うことができるので、例えば、性能に影響を及ぼす程度の位置ズレではないにもかかわらず、位置決めをやり直してしまうということを避けることができる。よって、生産性の向上に寄与できる。
【０１０７】
尚、本実施形態では、第１アライメントマーク１１と、第２アライメントマーク１２とを、図５に示す領域Ａ及び領域Ｂの２つに設けたが、本発明はこれに限定されるものではなく、図８に示すように、領域Ａ及び領域Ｂに加えて、領域Ｃ及び領域Ｄにも領域Ａ及び領域Ｂと同様に設ける構成であってもよい。このように構成することによって、より一層正確に位置決めを行うことができるが、本実施形態で説明したように、領域Ａ及び領域Ｂの２つに設ける構成とすれば、領域Ａ〜領域Ｄの４つ設ける構成と比較して、部材点数を少なくすることができ、パッケージの製造工程及び製造コストを抑えることができる。
【０１０８】
また、本実施形態では、図４に示したように、液晶ドライバ３に十字形状の第１アライメントマーク１１を設け、インターポーザ基板４ａに４つの正方形からなる第２アライメントマーク１２を設けた構成としている。しかしながら、本発明はこれに限定されるものではなく、液晶ドライバ３とインターポーザ基板４ａとにそれぞれ逆のアライメントマークを設けても良い。
【０１０９】
さらに、本発明では、液晶ドライバ３の領域Ａに上記十字形状のアライメントマークを設ける一方、液晶ドライバ３の領域Ｂには、インターポーザ基板４ａに設けた４つの正方形からなるアライメントマークを設けても良い。この場合、インターポーザ基板４ａの領域Ｂには、上記十字形状のアライメントマークを設ければよい。このように構成すれば、位置決めの前にインターポーザ基板４ａに液晶ドライバ３を載置した際、たとえ液晶ドライバ３の向きを図４の紙面上下逆さにしてインターポーザ基板４ａに載置したとしても、対向するアライメントマークが適合しないので、載置ミスであることが判り、位置決めする前に、載置し直すことができる。
【０１１０】
次に、本実施形態における液晶ドライバ実装パッケージ１を備えた液晶ドライバ実装表示装置（画像表示装置）を、図１２に基づいて説明する。
【０１１１】
図１２は、本発明の一実施形態である液晶ドライバ実装表示装置の構成を示した斜視図である。本実施形態における液晶ドライバ実装表示装置５１は、図１２に示すように、液晶表示手段（画像表示体）５２と、液晶ドライバ３がインターポーザ基板４ａを介してテープキャリア２に実装された液晶ドライバ実装パッケージ１とを備えている。液晶ドライバ実装パッケージ１において、テープキャリア２には出力端子部４５と入力端子部４６が形成されている。
【０１１２】
上記液晶表示手段５２は、アクティブマトリクス基板２５と、液晶層２６と、対向電極が形成された対向基板２７と、が設けられた構成となっている。
【０１１３】
アクティブマトリクス基板２５は、図１２に示すように、ガラス基板２０と、その上に形成された信号配線２１、画素２４などを有している。画素２４は、スイッチング素子である薄膜トランジスタ（以下、ＴＦＴと称す）２２、画素電極２３などから構成されており、画素２４はＸＹマトリクス状（二次元行列状）に配置されている。そして、ＴＦＴ２２のデータ電極およびゲート電極はそれぞれデータ電極線２１ａおよびゲート電極線２１ｂに接続されている。
【０１１４】
さらに、データ電極線２１ａおよびゲート電極線２１ｂは、それぞれアクティブマトリクス基板２５の列方向および行方向に延びており、ガラス基板２０の端部においてそれぞれの電極線を駆動する複数の液晶ドライバに接続されている。なお、以下の説明においては便宜上、図１２に示したデータ電極線２１ａ側の構成についてのみ説明を行うが、ゲート電極線２１ｂ側も同様の構成とできることは明らかである。
【０１１５】
データ電極線２１ａはガラス基板２０の端部まで延伸され、ここで液晶ドライバ実装パッケージ１の出力端子部４５に設けられた駆動信号出力用端子と接続される。この接続は、例えば出力端子部４５に所定のピッチで形成された駆動信号出力用端子と、同じピッチでガラス基板２０の端部に形成された複数のデータ電極線を、ＡＣＦを介して重ね合わせて熱圧着することによって実施できる。
【０１１６】
一方、液晶ドライバ実装パッケージ１の入力端子部４６に設けられた信号入力用端子は、外部配線基板４７上に設けられた配線と接続されている。外部配線基板４７上の配線は表示データ等の制御信号や電源電位を供給し、これがテープキャリア２及びインターポーザ基板４ａを介して液晶ドライバ３に伝達される。
【０１１７】
上記表示データをもとに液晶ドライバ３で生成された駆動信号は、インターポーザ基板４ａを介して液晶ドライバ実装パッケージ１の駆動信号出力用端子に出力されるので、これがデータ電極線２１ａに伝達されて対応する画素２４の点灯をコントロールすることができる。
【０１１８】
上述したように本発明による液晶ドライバ実装パッケージ１においては、多出力化、あるいは小型化のためファインピッチ化された端子を持つ液晶ドライバ３を実装する際にも、インターポーザ基板４ａを介することによって信頼性を低下させることなく端子ピッチを広いピッチに変換できるので、フィルム基材（テープキャリア）上の配線ピッチは既存の技術から大きく変更する必要が無い。従って、既存の工程を変更することなく液晶ドライバ実装表示装置の組み立てが可能となるため、充分な信頼性を確保しながら、液晶ドライバ実装表示装置の高性能化や低コスト化を実現することが可能となる。
【０１１９】
なお、本実施形態では、アクティブマトリクス基板２５にはガラス基板２０を用いているが、本発明はこれに限定されるものではなく、透明基板であれば従来公知のものを用いてもよい。
【０１２０】
また、本実施形態は、データ電極線側のドライバとして液晶ドライバ３を用いているが、本発明はこれに限定されるものではなく、ゲート電極線側の液晶ドライバに用いてもよい。
【０１２１】
また、本実施形態では、第１アライメントマークを駆動信号出力用端子３ａ及び信号入力用端子３ｂと同じ層で同じ材料とし、かつ第２アライメントマークをインターポーザ基板４ａ上に形成された配線導体と同じ層で同じ材料としたが、本発明はこれに限定されるものではない。例えば、第１アライメントマークを駆動信号出力用端子３ａ及び信号入力用端子３ｂと同じ層で同じ材料とし、かつ第２アライメントマークをインターポーザ基板４ａ上に形成された配線導体とは異なる層に金属材料で形成しても良い。また、例えば、第１アライメントマークを駆動信号出力用端子３ａ及び信号入力用端子３ｂとは異なる層に金属材料で形成し、第２アライメントマークをインターポーザ基板４ａ上に形成された配線導体と同じ層で同じ材料としても良い。
【０１２２】
尚、本実施形態においては、液晶表示体を駆動すべく構成された液晶ドライバ実装パッケージとして説明したが、本発明のＩＣチップ実装パッケージは、これに限定されるものではない。すなわち、ＥＬ（エレクトロルミネセンス）表示体の駆動素子や、各種携帯用電子機器などの装置内部に搭載される素子の実装用パッケージとして適用することが可能である。
【０１２３】
〔実施の形態２〕
本発明に係る他の実施の形態について、図９に基づいて説明すれば以下の通りである。尚、本実施の形態では、上記実施の形態１との相違点について説明するため、説明の便宜上、実施の形態１で説明した部材と同一の機能を有する部材には同一の部材番号を付し、その説明を省略する。
【０１２４】
図９は、本実施形態の液晶ドライバ実装パッケージに設けられた液晶ドライバ３’及びインターポーザ基板４ｂのそれぞれが対向する面の構成を示した図であり、上記実施の形態１における図４と同じ状態を示した図である。
【０１２５】
上述したように、液晶ドライバ実装パッケージをはじめとするＩＣ実装パッケージの場合、実施の形態１で説明した液晶ドライバ３とインターポーザ基板４ａとの貼り合わせ位置の調整を行う以外に、液晶ドライバ３とインターポーザ基板４ａとの間の距離（ギャップ）を管理することも、製品精度の高い該パッケージを提供するためには好ましい。そこで、本実施形態では、上記液晶ドライバ３’の入力バンプ３０ａ及び出力バンプ３０ｂ配設面に、第１アライメントマーク１１とともに、第１ギャップ測定用部材１３を有している。さらに、本実施形態では、インターポーザ基板４ｂの液晶ドライバ接続用バンプ４０が配設された面に、第２アライメントマーク１２とともに、第２ギャップ測定用部材１４を有している。
【０１２６】
上記第１ギャップ測定用部材１３は、液晶ドライバ３’の入力バンプ３０ａ及び出力バンプ３０ｂ配設面の、第１アライメントマーク１１が設けられていない対向する２つの角領域、及び、該配設面の長辺側の端部中央に形成されている。これについて、図１０を用いて説明する。
【０１２７】
図１０は、本実施形態の液晶ドライバ実装パッケージから、液晶ドライバ３’及びインターポーザ基板４ｂを取り出した平面図であり、上記実施の形態１の図５と同じ状態を示している。上記第１ギャップ測定用部材１３は、図１０に示す領域Ｃ及び領域Ｄ、並びに、領域Ｅ及び領域Ｆに設けられている。領域Ｃ及び領域Ｄは、領域Ａ及び領域Ｂと同じく、液晶ドライバ３’の角から長辺の１０分の１までの間と、短辺の５分の１までの間で示される領域である。これらの領域Ｃ及び領域Ｄは、入力バンプ３０ａ及び出力バンプ３０ｂと、インターポーザ基板４ａに設けられた液晶ドライバ接続用バンプ４０との接続を妨げない領域であるため、ここに第１ギャップ測定用部材１３を設けることが好ましい。
【０１２８】
上記第２ギャップ測定用部材１４は、図１０に示した液晶ドライバ３’の領域Ｃ及び領域Ｄ、並びに、領域Ｅ及び領域Ｆに対向する領域に配設されている。そして、インターポーザ基板４ｂの液晶ドライバ接続用バンプ４０配設面に対して垂直方向から第１ギャップ測定用部材１３及び第２ギャップ測定用部材１４を観察したときに、両者が並んで観察されるように配設されている。
【０１２９】
以下に、第１ギャップ測定用部材１３及び第２ギャップ測定用部材１４のより具体的な構成を、図１１を用いて説明する。
【０１３０】
図１１は、図９に示した液晶ドライバ３’とインターポーザ基板４ｂとをそれぞれの対向面を対向させた状態で、図１０に示した領域Ｃ，Ｄ，ＥもしくはＦの領域を、インターポーザ基板４ｂの液晶ドライバ接続用バンプ４０配設面に対して垂直方向から観察したときの第１ギャップ測定用部材１３及び第２ギャップ測定用部材１４の配設位置を示した平面図である。図１１に示すように、該垂直方向からみると、第１ギャップ測定用部材１３と第２ギャップ測定用部材１４とは互いに並んで配設されている。そして、両者の間には、所定の距離の間隔が設けられている。
【０１３１】
上記第１ギャップ測定用部材１３は、駆動信号出力用端子３ａ及び信号入力用端子３、を形成する工程で形成されることが好ましいことから、駆動信号出力用端子３ａ及び信号入力用端子３ｂと同じ層で、且つ駆動信号出力用端子３ａ及び信号入力用端子３ｂと同じ材料で構成されることが好ましい。また、第２ギャップ測定用部材１４についても、図示しない配線導体を形成する工程で形成されることが好ましいことから、配線導体と同じ層で、且つ配線導体と同じ材料で構成されることが好ましい。
【０１３２】
上記第１ギャップ測定用部材１３の高さ（つまり、入力バンプ３０ａ及び出力バンプ３０ｂ配設面からの高さ）、及び第２ギャップ測定用部材１４の高さ（液晶ドライバ接続用バンプ４０配設面からの高さ）は、各１μｍで設計することができる。
【０１３３】
このような第１ギャップ測定用部材１３及び第２ギャップ測定用部材１４に、上記実施の形態１で説明した第１アライメントマーク１１及び第２アライメントマーク１２の検出で用いた光を照射することによって、両者の間の距離を求めることができる。具体的には、該光を第１ギャップ測定用部材１３及び第２ギャップ測定用部材１４に照射して、該光の反射光に基づいて、例えば該光の出射部材や反射光の受光部材であったり、液晶ドライバ３’やインターポーザ基板４ａの上記対向面とは反対側の面から、第１ギャップ測定用部材１３及び第２ギャップ測定用部材までの各距離を求めることができる。そして、この距離に基づいて第１ギャップ測定用部材１３と第２ギャップ測定用部材１４との間の距離（ギャップ）を算出する。
【０１３４】
第１ギャップ測定用部材１３及び第２ギャップ測定用部材１４の大きさ（該垂直方向からみたときの面積）としては特に制限はないが、上記したように光を反射させることによってギャップの距離を求める構成であるため、少なくとも１５μｍ２ の面積を有していることが好ましい。
【０１３５】
また、上記のように第１ギャップ測定用部材１３及び第２ギャップ測定用部材１４とのギャップの距離を反射光に基づいて求める構成であるため、本実施形態の液晶ドライバ実装パッケージでは、第１ギャップ測定用部材１３及び第２ギャップ測定用部材１４が配設されている箇所及びその周辺には、上記光を反射するような、もしくは、光の照射を妨げるような他の構成部材を配設しないことが好ましい。このような構成部材としては、金属を含有するものが挙げられる。
【０１３６】
以下に、図１１で示した各距離を、下記の表にまとめる。
【０１３７】
【表２】
2008227527.tif 000004
【０１３８】
尚、表中のメタル設置禁止領域とは、上記光の照射を妨げるような他の構成部材の設置禁止領域のことである。
【０１３９】
以上のように、本実施形態の構成によれば、上記実施の形態１の効果に加え、貼り合わせ後の液晶ドライバ３’とインターポーザ基板４ｂとの間の距離（ギャップ）を管理することができる。貼り合わせ後の液晶ドライバ３’とインターポーザ基板４ｂとの間の距離（ギャップ）は、液晶ドライバ３’とインターポーザ基板４ｂとの間でバンプ−バンプ接合されたバンプの高さに相当することから、貼り合わせ前の液晶ドライバ３’とインターポーザ基板４ｂとにそれぞれ所定の高さのバンプを設けておけば、接合によって該バンプ同士がどれだけ潰れたか、すなわち接合状態を求めることができる。例えば、貼り合わせ前の液晶ドライバ３’とインターポーザ基板４ｂとにそれぞれ７．５μｍの高さのバンプを設けておき、貼り合わせ後に、上記した手法で液晶ドライバ３’とインターポーザ基板４ｂとのギャップの距離を求めた結果、１１μｍと求められた場合は、バンプ−バンプ接合によって４μｍほどバンプが潰れたことになる。この場合を、良好なバンプ−バンプ接合であると規定しておけば、他のパッケージ製造においてギャップの距離が１１μｍよりも大きければ、バンプ同士の接合性が悪いと判断できたり、ギャップの距離が１１μｍよりも小さい（例えば７μｍ）と求められた場合には、バンプ同士が設計よりも過剰に潰れたことになり、他の部材と不都合な接触を起こす虞があると判断することができる。
【０１４０】
尚、本実施形態では、第１ギャップ測定用部材１３及び第２ギャップ測定用部材１４を、図１０に示す領域Ｃ及び領域Ｄ、並びに領域Ｅ及び領域Ｆに設けているが、本発明はこれに限定されるものではなく、領域Ｃ及び領域Ｄのみ、もしくは領域Ｅ及び領域Ｆのみに設けた構成であってもよい。更には、上記した手法によって、第１ギャップ測定用部材１３及び第２ギャップ測定用部材１４を観察することができる位置であれば、第１ギャップ測定用部材１３及び第２ギャップ測定用部材１４を、領域Ｃ及び領域Ｄ、並びに領域Ｅ及び領域Ｆとは異なる位置に設けてもよい。例えば、第１アライメントマーク１１及び第２アライメントマーク１２が形成されている領域Ａ及び領域Ｂに、第１アライメントマーク１１及び第２アライメントマーク１２とともに形成してもよい。
【０１４１】
また、本実施形態では、第１ギャップ測定用部材１３及び第２ギャップ測定用部材１４を、第１アライメントマーク１１及び第２アライメントマーク１２とともに設けた構成としているが、本発明はこれに限定されるものではなく、第１アライメントマーク１１及び第２アライメントマーク１２を設けず、第１ギャップ測定用部材１３及び第２ギャップ測定用部材１４のみを、液晶ドライバ３’とインターポーザ基板４ｂとの貼り合わせ状態を確認する手段として設けてもよい。
【０１４２】
なお、本発明は上述した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１４３】
本発明のＩＣチップ（液晶ドライバ等）実装パッケージは、ＩＣチップを、インターポーザ基板を介してテープキャリアに実装したＩＣチップ実装パッケージであって、ＩＣチップ及びインターポーザ基板の対向面に、両者を貼り合せる際に位置決めを行うための位置決め手段を有しており、対向面に対して垂直な方向からそれぞれに設けられた位置決め手段をみると、互いに、貼り合わせ位置として許容できる範囲の距離ほど離間した位置で観察される。このため、貼り合わせ位置として許容できる範囲内に位置決めされているか否かを、それぞれに設けられた位置決め手段の位置関係を確認（視認）だけで判断することができ、よって、効率的な位置決めが可能である。
【０１４４】
従って、液晶表示体を駆動すべく構成された液晶ドライバ実装パッケージとして適用できるほか、ＥＬ（エレクトロルミネセンス）表示体の駆動素子や、各種携帯用電子機器などの装置内部に搭載される素子の実装用パッケージとして適用することが可能である。
【図面の簡単な説明】
【０１４５】
【図１】本発明の第１の実施形態に係る液晶ドライバ実装パッケージの構成を示す平面図である。
【図２】図１に示した液晶ドライバ実装パッケージを切断線Ａ−Ａ’において切断した状態を示した矢視断面図である。
【図３】図１に示した液晶ドライバ実装パッケージに設けられた液晶ドライバ及びインターポーザ基板の構成を示した斜視図である。
【図４】図１に示した液晶ドライバ実装パッケージに設けられた液晶ドライバ及びインターポーザ基板のそれぞれの対向面の構成を示した図である。
【図５】図１に示した液晶ドライバ実装パッケージに設けられた液晶ドライバ及びインターポーザ基板の構成を示した平面図である。
【図６】図１に示した液晶ドライバ実装パッケージに設けられた第１アライメントマーク及び第２アライメントマークの位置関係を示した図である。
【図７】図６に示した第２アライメントマークを構成する複数のマーク部材の位置関係を示した図である。
【図８】図１に示した液晶ドライバ実装パッケージに設けられた液晶ドライバ及びインターポーザ基板の構成を示した平面図である。
【図９】本発明の他の実施形態に係る液晶ドライバ実装パッケージに設けられた液晶ドライバ及びインターポーザ基板のそれぞれの対向面の構成を示した図である。
【図１０】図９に示した液晶ドライバ実装パッケージに設けられた液晶ドライバ及びインターポーザ基板の構成を示した平面図である。
【図１１】図９に示した液晶ドライバ実装パッケージに設けられた第１ギャップ測定用部材及び第２ギャップ測定用部材の位置関係を示した図である。
【図１２】図１に示した液晶ドライバ実装パッケージを備えた液晶ドライバ実装表示装置の構成を示した図である。
【図１３】従来技術の構成を示す断面図である。
【図１４】従来技術を示す図である。
【符号の説明】
【０１４６】
１  液晶ドライバ実装パッケージ（ＩＣチップ実装パッケージ）
２  フィルム基材（パッケージ基材）
３，３’  液晶ドライバ（ＩＣチップ）
３ａ  駆動信号出力用端子（電極）
３ｂ  信号入力用端子（電極）
４ａ，４ｂ  インターポーザ基板
５，６  フィルム上配線
７  ソルダーレジスト
８  デバイスホール
１１  第１アライメントマーク（第１位置決め部材）
１２  第２アライメントマーク（第２位置決め部材）
１２ａ  マーク部材
１２ａ−１〜１２ａ−４  マーク部材
１３  第１ギャップ測定用部材
１４  第２ギャップ測定用部材
１５  充填材
２０  ガラス基板
２１  信号配線
２１ａ  データ電極線
２１ｂ  ゲート電極線
２２  ＴＦＴ
２２  薄膜トランジスタ
２３  画素電極
２４  画素
２５  アクティブマトリクス基板
２６  液晶層
２７  対向基板
３０ａ  入力バンプ
３０ｂ  出力バンプ
４０  液晶ドライバ接続用バンプ
４１  フィルム基材接続用バンプ
４５  出力端子部
４６  入力端子部
４７  外部配線基板
５１  液晶ドライバ実装表示装置（画像表示装置）
５２  液晶表示手段（画像表示体）
【図１】
2008227527.tif 000005
【図２】
2008227527.tif 000006
【図３】
2008227527.tif 000007
【図４】
2008227527.tif 000008
【図５】
2008227527.tif 000009
【図６】
2008227527.tif 000010
【図７】
2008227527.tif 000011
【図８】
2008227527.tif 000012
【図９】
2008227527.tif 000013
【図１０】
2008227527.tif 000014
【図１１】
2008227527.tif 000015
【図１２】
2008227527.tif 000016
【図１３】
2008227527.tif 000017
【図１４】
2008227527.tif 000018