(57)【要約】【課題】従来よりも入射光を安定した電圧に効率よく変換することが可能な半導体受光素子を提供する。【解決手段】光を電圧に変換する機能を備えた受光部１０２と、受光部に並列に接続され、受光部と同一基板上に設けられたキャパシタ１０３とを有する構成である。【選択図】図１
2008198937.tif 000002
【特許請求の範囲】
【請求項１】
光を電圧に変換する機能を備えた受光部と、
前記受光部に並列に接続され、該受光部と同一基板上に設けられたキャパシタと、
を有することを特徴とする半導体受光素子。
【請求項２】
請求項１記載の半導体受光素子において、
前記キャパシタが複数のセルで構成され、該複数のセルが並列もしくは直列またはそれらの組み合わせで電気的に接続されていることを特徴とする半導体受光素子。
【請求項３】
請求項１または２記載の半導体受光素子において、
前記受光部は、
下部コンタクト層として第１の導電型を有する第１の半導体層と、光吸収層である第２の半導体層と、上部コンタクト層として第２の導電型を有する第３の半導体層とが前記基板上に順に積層された構造を有し、
前記キャパシタは、
前記第１の半導体層と同一材料の下部コンタクト層と、誘電体と、上部電極とが前記基板上に順に積層された構造を有することを特徴とする半導体受光素子。
【請求項４】
請求項１または２記載の半導体受光素子において、
前記受光部は、
下部コンタクト層として第１の導電型を有する第１の半導体層と、光吸収層である第２の半導体層と、上部コンタクト層として第２の導電型を有する第３の半導体層とが前記基板上に順に積層された構造を有し、
前記キャパシタは、
前記第１の半導体層と同一材料の下部コンタクト層と、前記第２の半導体層と同一材料の層と、前記第３の半導体層と同一材料の上部コンタクト層と、上部電極とが前記基板上に順に積層された構造を有することを特徴とする半導体受光素子。
【請求項５】
請求項３または４記載の半導体受光素子において、
前記キャパシタが複数のセルで構成され、該複数のセルが並列もしくは直列またはそれらの組み合わせで電気的に接続され、
出力電圧の目標値に対応して、前記出力電圧を取り出すための配線が前記複数のセルのうちいずれかのセルに接続されていることを特徴とする半導体受光素子。
【請求項６】
請求項３から５のいずれか１項記載の半導体受光素子において、
前記受光部の下部コンタクト層と前記キャパシタの下部コンタクト層とが電気的に接続され、
前記受光部の上部コンタクト層と前記キャパシタの上部電極とが電気的に接続されていることを特徴とする半導体受光素子。
【請求項７】
請求項３から５のいずれか１項記載の半導体受光素子において、
前記受光部の下部コンタクト層と前記キャパシタの上部電極とが電気的に接続され、
前記受光部の上部電極と前記キャパシタの下部コンタクト層とが電気的に接続されていることを特徴とする半導体受光素子。
【請求項８】
請求項１から７のいずれか１項記載の半導体受光素子において、
前記受光部は、
不純物濃度が所定の濃度以上である高濃度の第１の導電型の半導体層とアンドープ半導体層と前記高濃度の第２の導電型の半導体層とが積層された構造が複数積み重ねられている光吸収領域を有することを特徴とする半導体受光素子。
【請求項９】
請求項１から８のいずれか１項記載の半導体受光素子において、
前記受光部は、
不純物濃度が所定の濃度以上である高濃度の第１の導電型の半導体層とアンドープ半導体層と前記高濃度の第２の導電型の半導体層とが積層された構造が複数積み重ねられている光吸収領域を有し、該光吸収領域を形成する複数の半導体層の個々の厚さが光の入射方向に対して徐々に増していることを特徴とする半導体受光素子。
【請求項１０】
請求項１から９のいずれか１項記載の半導体受光素子を備え、
前記半導体受光素子を用いて光通信、光情報処理、および光計測のうちいずれかを実行することを特徴とする光信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光を電圧に変換する半導体受光素子と、半導体受光素子を用いて光通信、光計測または光情報処理等のいずれかを実行する光信号処理装置とに関する。
【背景技術】
【０００２】
光通信、光計測または光情報処理等のいずれかの分野において、光信号を電気信号に変換する素子の開発は必須であり、従来、半導体を用いた受光素子が開発されている。光を電流に変換する受光素子の例としては、ＰＩＮフォトダイオード(非特許文献１)やアバランシェ・フォトダイオード（非特許文献２)等がある。
【０００３】
一方、光を電圧あるいは電力に変換する素子としては、光電池あるいはフォトボルと呼ばれる半導体受光素子が開発されている。太陽電池等にも用いられるＳｉ半導体による光電変換素子等の他に、化合物半導体を用いた素子では、例えば、特許文献１の「光−電圧変換型半導体受光素子、光信号処理装置および光集積素子」に、ｎ型、ｐ型高濃度デルタドープ層からなるドーピングダイポール構造による光−電圧変換を行う受光素子が開示されている。
【０００４】
また、非特許文献３では、光通信波長帯において起電力１０Ｖ以上の光−電圧変換が可能なマルチセル型の半導体受光素子が提案されている。このような光電池を適用する応用技術としては、非特許文献４や非特許文献５等に報告されており、光電池とＭＥＭＳ（Micro- Electro- Mechanical Systems）を組み合わせた装置が提案されている。
【非特許文献１】１９８４年エレクトロニクス・レターズ（Ｅｌｅｃｔｒｏｎ．  Ｌｅｔｔ．）Ｖｏｌ．２０、Ｎｏ．１６、第６５４頁
【非特許文献２】１９８４年エレクトロニクス・レターズ（Ｅｌｅｃｔｒｏｎ．  Ｌｅｔｔ．）Ｖｏｌ．２０、Ｎｏ．１６、第６５３頁
【特許文献１】特許３３６５３２９号公報
【非特許文献３】２００６年電子情報通信学会主催ソサイエティ大会「非対称デルタドープ超格子構造を有する高起電圧光電池」(C-4-24)
【非特許文献４】２００５年電子情報通信学会主催総合大会「ＭＥＭＳを用いた光抑制器（C-3-113）」
【非特許文献５】アイトリプルイー・ジャーナル・フォトニクス・テクノロジー（IEEE Journal Photonics Technology, 2006年度、18巻、133〜135頁）「Optically Modulated MEMS scanning endoscope」
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来技術の光を電圧に変換する半導体受光素子では出力電圧での課題がある。従来技術の半導体受光素子では、出力電圧に揺らぎが発生するため、これを抑制あるいは低減する必要がある。図１４に従来技術の半導体受光素子の構造の一例を示し、図１５には、その素子の出力電圧の時間変動の例を示す。図１５の横軸は時間で、縦軸は出力電圧Vout1である。
【０００６】
図１４（ａ）は上面図であり、図１４（ｂ）は図１４（ａ）の線分Ｂ−Ｂ’で切ったときの断面図である。図１４（ｂ）に示すように、半導体基板１０１上に受光部１４０１が形成されている。図１４（ａ）に示すように、受光部１４０１の平面パターンは円形状である。受光部１４０１の上面側に入射光１４０２が照射される。
【０００７】
図１５に示すように、出力電圧Vout1は平均出力電圧V0に対して、不規則に変動する。出力電圧が変動する要因としては、光の強度や中心軸の揺らぎなどによる入射光の変動や、入射面および裏面反射での散乱や素子表面の凹凸による散乱などが考えられる。
【０００８】
上述の要因のうち、入射光の揺らぎは受光素子側では対応不可能な課題である。また、光の反射による散乱や表面の凹凸は、素子構造や作製プロセスを変更することによる低減の可能性があるが、作製プロセスの煩雑化が見込まれ、また、受光素子の構造により個別の対応が必要であるなど、根本的な解決手段にはならない。さらに、背景技術で説明した、マルチセル化により高出力化した受光素子の場合には、アライメントの揺らぎ等や素子表面の凹凸が増すため出力電圧の変動量はかえって増加してしまう。
【０００９】
一方、上記課題の解決策として出力電圧を外部回路で安定化することも考えられるが、受光素子と外部回路との接続が必要になる。それだけでなく、実装が煩雑になり、光−電圧変換部分全体としてのサイズが増大することなどから、背景技術のＭＥＭＳなどとの組み合わせの用途において高密度な実装を阻むという問題がある。また、取り扱いの容易性においても外部回路の接続は不利である。
【００１０】
また、背景技術に示した光電池を適用する応用技術において、受光素子の出力電圧の変動は、ＭＥＭＳなどの安定した動作を阻害するおそれがある。さらに、光通信、光情報処理、光計測等などの用途において、安定した性能を実現するために出力の安定化は必須である。
【００１１】
上述したことにより、光通信、光情報処理、光計測等の装置において、安定した出力電圧が得られる高性能な半導体受光素子が求められている。
【００１２】
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、従来よりも入射光を安定した電圧に効率よく変換することが可能な半導体受光素子と、これを用いた光信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するための本発明の半導体受光素子は、
光を電圧に変換する機能を備えた受光部と、
前記受光部に並列に接続され、該受光部と同一基板上に設けられたキャパシタと、
を有する構成である。
【００１４】
本発明では、受光部の出力電圧がキャパシタに印加されると、キャパシタの蓄電作用および放電作用により、出力電圧を従来よりも平滑化して取り出すことが可能となる。
【発明の効果】
【００１５】
本発明によれば、従来よりも、入射光を安定した電圧に効率よく変換することができる。
【発明を実施するための最良の形態】
【００１６】
本発明の半導体受光素子は、受光部が設けられた基板上に、受光部と並列に接続されたキャパシタを有することを特徴とする。以下に、本発明の実施例について図面を参照して詳細に説明する。
【実施例１】
【００１７】
図１は本実施例の半導体受光素子の一構成例を示す断面図である。図２は図１に示す半導体受光素子の等価回路を示す図である。図１に示すように、本実施例の半導体受光素子は、光−電圧変換機能を有する受光部１０２と、キャパシタ１０３とが同一の半導体基板１０１上に形成されている。受光部１０２とキャパシタ１０３は下部配線１０４および上部配線１０５により並列に接続されている。受光部１０２は複数の半導体層が積層された構造である。なお、図１では、上部配線１０５は空中配線またはエアーブリッジと呼ばれる構造をとっているが、パッシベーション膜等による絶縁加工を施した素子表面上に形成される配線であってもよい。
【００１８】
図３は、本実施例の半導体受光素子の光−電圧変換の出力電圧Vout2の出力特性を示す。図３の横軸は時間で、縦軸は出力電圧である。図３に示すように、本実施例の受光素子の出力電圧Vout2は、図３に破線で示す、従来技術の受光素子による出力電圧Vout1に対して、電圧変動が減少している。この性能改善の要因は、同一基板上に形成されたキャパシタにより出力電圧の変動を抑制することができたためである。性能改善の一例を説明する。例えば、ＩｎＧａＡｓ光吸収層で形成した半導体受光素子において、出力電圧の変動率（出力電圧変動率は、「電圧変動量Vα」÷「平均出力電圧V0」×100で規定）を従来技術の場合の１５％から、本実施例により５％以下に低減できた。
【００１９】
本実施例の半導体受光素子の動作原理を詳しく説明する。従来、図１５で説明したように、受光部から出力される電圧Vout1は、入射光の揺らぎおよび素子表面や内部での反射や散乱などに起因する電圧変動±Vαを含む不安定な特性を示す。
【００２０】
これに対して、本実施例の半導体受光素子は、図１に示したように、受光部１０２にキャパシタ１０３が並列に接続された構成である。そのため、図２に示すように、受光部１０２からの出力電圧Vout1が受光部１０２に並列に接続されたキャパシタ１０３に印加され、キャパシタ１０３の蓄電作用および放電作用により受光部１０２からの出力電圧Vout1を平滑化した出力電圧Vout2が得られる。
【００２１】
本実施例の半導体受光素子は、電圧変動の抑制に用いるキャパシタ１０３を受光部１０２と同一基板上に形成することで、電圧安定化のための外部回路を必要とせずに、単一の受光素子として光−電圧変換による安定した出力電圧が得られる。また、外部安定化回路の実装を必要としないことから、光−電圧変換装置としてのサイズ低減に有効である。すなわち、省スペースで入射光の揺らぎおよび素子の散乱や反射に起因する出力電圧の変動を抑制することができ、安定した「光−電圧変換」が可能になる。
【実施例２】
【００２２】
本実施例の半導体受光素子は、受光部とキャパシタのそれぞれの構成のうち一部を共通の材料で形成したものである。
【００２３】
本実施例の半導体受光素子の構成を説明する。図４（ａ）および図４（ｂ）は本実施例の半導体受光素子の構成例を示す断面図である。図４（ａ）に示すように、受光部５０６は、下部コンタクト層に相当する第１の半導体層５０２と、光吸収層としての役目を果たす第２の半導体層５０３と、上部コンタクト層に相当する第３の半導体層５０４とが半導体基板１０１上に順に積層された構造を有する。キャパシタ５０９は、下部コンタクト層および下部電極に相当する第１の半導体層５０２と、誘電体５０７と、上部電極５０８とが半導体基板１０１上に順に積層された構造を有する。
【００２４】
第２の半導体層５０３は、ｎ型導電性不純物が拡散された半導体層であるｎ型半導体層、アンドープ半導体層（intrinsic layer）、およびｐ型導電性不純物が拡散された半導体層であるｐ型半導体層が順に積層された膜構造が設けられているか、またはその膜構造が複数積み重ねられている。第１の半導体層５０２と第３の半導体層５０４は異なる導電型である。
【００２５】
受光部５０６の第３の半導体層５０４上に上部電極５０５が設けられている。上部電極５０５は、入射光１０６が第３の半導体層５０４に照射しやすいように、枠状のパターンである。上部電極５０５は上部配線５１１を介してキャパシタ５０９の上部電極５０８と接続されている。受光部５０６の下部コンタクト層とキャパシタ５０９の下部コンタクト層とが下部配線５１０で接続されている。受光部５０６とキャパシタ５０９は下部配線５１０および上部配線５１１により並列に接続されている。なお、上部配線５１１の配線方法は実施例１と同様の方法である。
【００２６】
本実施例では、受光部５０６とキャパシタ５０９のそれぞれの下部コンタクト層は同じ材料の第１の半導体層５０２であることから、受光部５０６のアイソレーション工程で同時にキャパシタ５０９についてもアイソレーションを行うことが可能である。
【００２７】
また、図４(ｂ)に示すように、下部コンタクト層である第１の半導体層５０２を用いた電気的接続が可能である。この場合、図４（ａ）に示した下部配線５１０を設ける必要がない。
【００２８】
本実施例の半導体受光素子は、受光部およびキャパシタのそれぞれの下部コンタクト層に同じ材料の第１の半導体層を用いることにより、それぞれの下部コンタクト層を別々に形成する場合よりもプロセスの簡素化が可能である。膜形成工程やパターニング工程を受光部形成とキャパシタ形成とで共通化できるからである。
【００２９】
また、受光部およびキャパシタのそれぞれの下部コンタクト層に同じ材料の第１の半導体層を用いることにより、受光部とキャパシタの位置制御が容易となる。受光部とキャパシタのそれぞれの下部コンタクト層のパターニング工程を共通化することで、下部コンタクト層間の距離が製造ロット毎に同等になるからである。
【００３０】
さらに、第１の半導体層を共通のコンタクト層として受光部とキャパシタを電気的に接続することにより、下部配線を設ける必要がなくなる。キャパシタの下部電極が第１の半導体層で特定されるため、誘電体を形成する材料や膜厚で容量を設計することが可能となる。
【実施例３】
【００３１】
本実施例の半導体受光素子は、受光部とキャパシタのそれぞれの構成のうち共通の材料で形成する部位を実施例２よりも増やしたものである。以下では、実施例１または実施例２と同様な構成については同一の符号を付し、その詳細な説明を省略する。
【００３２】
本実施例の半導体受光素子の構成を説明する。図５は本実施例の半導体受光素子の一構成例を示す断面図である。図５に示すように、受光部５０６は、実施例２と同様に、第１の半導体層５０２、第２の半導体層５０３および第３の半導体層５０４が半導体基板１０１上に順に積層された構造を有している。本実施例のキャパシタ７０８は、下部コンタクト層に相当する第１の半導体層５０２と、第２の半導体層５０３と、第３の半導体層５０４とが半導体基板１０１上に順に積層された構造を有する。
【００３３】
受光部５０６の第１の半導体層５０２はキャパシタ７０８の第１の半導体層５０２と第１の配線７０９を介して接続されている。キャパシタ７０８の第３の半導体層５０４の上には上部電極７０７が設けられ、キャパシタ７０８の第３の半導体層５０４の上面は第２の配線７０７で覆われている。受光部５０６の上部電極５０５とキャパシタ７０８の上部電極７０７は第２の配線７１０を介して接続されている。受光部５０６とキャパシタ７０８は第１の配線７０９および第２の配線７１０により並列に接続されている。なお、第１の配線７０９の配線方法は実施例１と同様の方法である。
【００３４】
本実施例では、キャパシタ７０８を形成している半導体層は、光が照射されると、起電力を生じてしまう。これを防ぐために、キャパシタ側の第３の半導体層５０４の上面を上部電極７０７で完全に覆っている。上部電極７０７が遮光膜の役目を果たしている。
【００３５】
本実施例においては、受光部とキャパシタは同じ半導体層により形成されることから、受光部と同時にキャパシタを形成できる。
【００３６】
キャパシタ７０８の第２の半導体層５０３はｐｎ接合のダイオード特性を有する。第２の半導体層５０３のｐｉｎ積層構造は、１段であってもよく、複数段積み重ねられていてもよい。図６（ａ）は図５に示した半導体受光素子の等価回路を示す図である。図６（ａ）に示すように、キャパシタ７０８はダイオード８０２に置き換えられる。この場合は、ダイオード８０２に逆方向バイアスが印加される接続である。なお、キャパシタ７０８は、ダイオードが複数直列に接続された構成になるが、ここでは単体のダイオードとして示している。
【００３７】
図７は、キャパシタを逆方向バイアスに接続した場合の半導体受光素子の容量変化の一例を示すグラフである。図７の横軸は印加電圧で、縦軸は容量である。ここでは、ＩｎＧａＡｓ光吸収層で半導体受光素子を形成している。図７に示すように、印加電圧が０Ｖから−１０Ｖの範囲で、容量の変化量は０．００５ｐＦ／Ｖ程度である。
【００３８】
逆方向バイアスに接続されるダイオード８０２の場合、受光部５０６から印加される電圧がダイオード８０２のブレークダウン電圧以下であれば容量の変動は小さく、安定した容量が得られる。
【００３９】
一方、受光部５０６の上部電極５０５をキャパシタ７０８の第１の半導体層５０２に接続し、受光部５０６の第１の半導体層５０２をキャパシタ７０８の上部電極７０７に接続すれば、図６（ａ）に示すダイオード８０２を図６（ｂ）に示すダイオード８０３に置き換えることが可能である。図６（ｂ）の場合には、ダイオード８０３に順方向バイアスが印加される。
【００４０】
順方向バイアスに接続されるダイオード８０３の場合、印加される電圧の増大に従って容量も増大するため、キャパシタの大容量化が可能である。しかし、ビルトイン電圧を超える電圧では電流が増加するため、光−電圧変換の効率が低下する。変換効率低下の抑制には、キャパシタとなるダイオードを複数個設け、複数個のダイオードを直列に接続し、電流が流れ出す電圧を上げる構成をとればよい。
【００４１】
本実施例の半導体受光素子では、キャパシタが受光部と同一の半導体層で形成されるため、キャパシタがｐｎ接合によるダイオード特性を有する。並列接続される受光部およびキャパシタの接続の仕方を変えることで、その違いに対応して容量の異なるキャパシタが形成される。また、プロセスを変更することなく受光部とキャパシタを同時に形成することが可能であり、実施例２の半導体受光素子と同様に受光部とキャパシタの位置制御が容易である。
【実施例４】
【００４２】
本実施例の半導体受光素子は、受光部とキャパシタの平面パターンの一例を示すものである。以下では、実施例１から実施例３のいずれかと同様な構成については同一の符号を付し、その詳細な説明を省略する。
【００４３】
本実施例の半導体受光素子の構成を説明する。図８は本実施例の半導体受光素子の構成例を示す上面図と断面図である。図８（ａ）において、上側の上面図の線分Ａ−Ａ’で切ったときの断面を下側の断面図に示す。図８（ａ）に示すように、キャパシタ１００８は、平面パターンが円形状の受光部５０６を囲む位置にリング状に形成されている。キャパシタ１００８の平面パターンを受光部５０６に外周形状に沿ったリング状にしているため、本実施例のパターン配置により、素子サイズを必要最小限に抑えることができる。また、キャパシタ１００８が受光部５０６を取り囲んでいることから、受光部メサ構造を外部衝撃や基板応力などから保護する効果がある。
【００４４】
図８（ｂ）は、キャパシタの平面パターンが弧形状の場合を示す。図８（ｂ）に示すキャパシタ１００８の平面パターンは、図８（ａ）に示したリング状パターンの一部を取り除いた形状である。この場合においても、素子サイズおよび受光部メサ構造への効果は図８（ａ）の場合のリング形状に順じる。
【００４５】
図８（ｃ）は、本実施例の場合の配線接続の一例を示す断面図である。受光部５０６とキャパシタ１００８の下部電極同士を第１の配線１００９で接続し、上部電極同士を第２の配線１０１０で接続している。本実施例では、第２の配線１０１０を実施例３とは異なる方法で形成しているが、実施例３と同様に空中配線であってもよい。図８（ｃ）に示すように、受光部５０６およびキャパシタ１００８の側壁に保護膜としてパッシベーション膜１０１１を形成し、第２の配線１０１０が電極以外の層に接触しないようにしている。なお、パッシベーション膜１０１１は、少なくとも第２の配線１０１０を形成する部位にあればよい。
【実施例５】
【００４６】
本実施例の半導体受光素子は、受光部およびキャパシタのいずれか一方または両方が、複数のパターンを有するものである。以下では、実施例１から実施例４のいずれかと同様な構成については同一の符号を付し、その詳細な説明を省略する。
【００４７】
図９（ａ）から図９（ｆ）は本実施例の半導体受光素子の構成例を示す上面図である。図９（ａ）は、複数の受光部と１つのキャパシタとを有する素子の例を示す。以下では、複数の受光部の１つの部位を受光部セルと称する。
【００４８】
図９（ａ）に示すように、複数の受光部セル１１０２を囲む位置にリング状パターンのキャパシタ１１０３が配置されている。受光部セル１１０２は、円形状の受光部が均等に分割されたものである。図９（ａ）に示す例では、図８（ａ）に示した円形状の受光部が中心角４５度で８等分されている。受光部セル１１０２を中心部に均等に配置することで、入射光を効率的に吸収する。なお、複数の受光部セル１１０２を取り囲むリング形状のキャパシタの効果については、実施例４と同様であるため、ここでは詳細な説明を省略する。
【００４９】
図９（ｂ）から図９（ｄ）には、１つの受光部と複数のキャパシタとを有する素子の例を示す。なお、複数のキャパシタの１つの部位をキャパシタセルと称する。
【００５０】
図９（ｂ）では、リング状のキャパシタセル１１０４が円形状の受光部１１０１を中心とする同心円状に２本配置されている。なお、キャパシタセル１１０４の数は２つに限られない。この構成によれば、キャパシタセル１１０４の帯状パターンの幅を大きくするか、キャパシタセル１１０４の数を増やすことで、キャパシタの面積拡大による大容量化が容易である。
【００５１】
図９（ｃ）では、図９（ｂ）に示したリング状の１本のキャパシタセル１１０４を複数に均等に分割したキャパシタセル１１０４ａが受光部１１０１の外周に沿って配置されている。この場合、キャパシタ全体としての所望の容量値に合わせて複数のキャパシタセル１１０４ａのうち並列接続にするセルと直列接続にするセルをそれぞれ特定して配線することで、配線による容量の変更に有利である。
【００５２】
さらに、図９（ｄ）では、図９（ｂ）に示したキャパシタセル１１０４を複数に均等に分割し、分割されたキャパシタセル１１０４ｂが同心円状に配置されている。この場合、より多くのキャパシタセルの集積が可能である。
【００５３】
図９（ｅ）および図９(ｆ)は複数の受光部と複数のキャパシタとを有する素子の例を示す。図９（ｅ）および図９（ｆ）に示すように、受光部１１０１を複数に均等に分割して、複数の受光部セル１１０２を集積した場合においても、図９（ｃ）および図９（ｄ）でそれぞれ示したキャパシタセル１１０４ａ、１１０４ｂの配置を適用できる。
【００５４】
なお、図９（ｂ）から図９（ｆ）のそれぞれに示した複数のキャパシタセルの接続方法については、キャパシタ全体としての所望の容量値に合わせて、並列もしくは直列またはそれらを組み合わせて接続すればよい。キャパシタ全体としての容量値は、公知の合成容量導出方法から算出することが可能である。
【００５５】
図１０は図９に示した素子の電気的接続の具体例を示す回路図である。図１０（ａ）では、複数のキャパシタセルが並列に接続された構成のキャパシタ４０２が、１個の受光部１１０１に対して並列に接続されている。この場合、平滑化に用いる容量の増大が可能である。図１０（ｂ）では、複数のキャパシタセルが直列に接続された構成のキャパシタ４０３が、１個の受光部１１０１に対して並列に接続されている。この場合、容量の低減が可能である。
【００５６】
図１０（ｃ）は、複数の受光部セルが直列に接続された構成の受光部４０１に対して、キャパシタ４０３が並列に接続されている。図１０（ｄ）は、受光部４０１に対してキャパシタ４０２が並列に接続されている。図１０（ｅ）では、受光部４０４は、複数の受光部セルが直列に接続されたものが並列に２本接続されている。この本数は２本に限られない。そして、この受光部４０４に対して、キャパシタ４０３が並列に接続されている。図１０（ｆ）は、受光部４０４に対してキャパシタ４０２が並列に接続されている。
【００５７】
図１０（ｃ）から図１０（ｆ）では、複数の受光部セルの直列接続および並列接続の組み合わせにより、発生電圧の増大および安定が可能である。
【００５８】
本実施例の半導体受光素子は、受光部とキャパシタの集積化により所望の出力電圧を得られる。
【００５９】
なお、複数のキャパシタセルを集積したキャパシタのうち任意のキャパシタセルから外部出力を取り出すことにより容量を変化させて所望の出力電圧を引き出すようにしてもよい。図１１（ａ）および図１１（ｂ）は本実施例の半導体受光素子の容量変更例の等価回路を示す図であり、出力電圧を取り出すための端子が接続されるキャパシタセルの位置の例を示す。
【００６０】
図１１（ｂ）に示すように、キャパシタ６０４は、出力電圧を取り出すための２本の端子のうち、一方の端子は図１１（ａ）のキャパシタ６０２と同じだが、他方の端子はキャパシタ６０２と異なっている。キャパシタ６０４は、直列に接続された複数のキャパシタセル６０３の数がキャパシタ６０２よりも少ないため、キャパシタ６０２の出力電圧Vout2とキャパシタ６０４の出力電圧Vout3は異なる電圧になる。出力電圧の目標値に対応して複数のキャパシタセルのうちいずれかのキャパシタセルに、出力電圧を取り出すための配線を接続する。このようにして、出力電圧を制御することができる。ここでは、受光部を単体の受光部１１０１としているが、複数の受光部セルで構成されるものであってもよい。
【実施例６】
【００６１】
本実施例の半導体受光素子は、実施例１から実施例５のいずれかについて、電流の制御性を向上させたものである。
【００６２】
図１２は本実施例の半導体受光素子の等価回路を示す図である。図１２に示すように、本実施例の素子は、キャパシタ１２０２と負荷抵抗１２０３が直列に接続されたものが、受光部１２０１に対して並列に接続されている。実施例１から実施例５のいずれかの半導体受光素子において、電流制御のための負荷抵抗１２０３をキャパシタ１２０２に直列に接続した場合でも、実施例１から実施例５で説明した本発明による効果を得られる。負荷抵抗１２０３は、受光部１２０１を形成する際の半導体層および電極により形成することが可能である。
【実施例７】
【００６３】
本実施例の半導体受光素子は、実施例１から実施例５のいずれかについて、電流の逆流を防止する構成を設けたものである。
【００６４】
図１３は本実施例の半導体受光素子の等価回路を示す図である。図１３に示すように、本実施例の素子は、並列に接続された受光部１３０１とキャパシタ１３０２を結ぶ配線に、逆流電流防止のためのダイオード１３０３が設けられている。実施例１から実施例５のいずれかの半導体受光素子において、逆流電流防止のためのダイオード１３０３を受光部１３０１とキャパシタ１３０２の間に接続した場合でも、実施例１から実施例５で説明した本発明による効果を得られる。ダイオード１３０３は、受光部１３０１を形成する際の半導体層および電極により形成することが可能である。なお、本実施例に実施例６を組み合わせてもよい。
【００６５】
上述したように、本発明の半導体受光素子は、従来よりも効率よく光を安定した電圧に変換することが可能である。
【００６６】
上記実施例１から実施例７において、受光部の第２の半導体層のｎ型半導体層とｐ型半導体層を高濃度層（各導電型の不純物濃度が１０18ｃｍ-3以上）にしてもよい。ｎ型高濃度半導体層、アンドープ半導体層およびｐ型高濃度半導体層からなる構造膜を複数積層した構造で構成される光吸収領域を受光部が備えることで、光−電圧変換率が向上し、出力電圧が増大する。
【００６７】
また、上述の実施例において、受光部の第２の半導体層のｎ型半導体層とｐ型半導体層を上記高濃度層にし、これらのＰＩＮ構造膜を複数積層した光吸収領域を設け、かつ、この光吸収領域が光の入射方向に対して半導体層の膜厚が徐々に厚くなるように各半導体層を形成してもよい。入射光の光強度は上層側よりも下層側ほど小さくなるが、この場合、下層側ほど半導体層の膜厚が厚くなり、下層側での光−電圧変換率が従来よりも向上する。光入射方向の光キャリアの分布に沿った半導体層の周期数および厚さを最適化することで、光−電圧変換が効率的に行われ、出力電圧を増大できる。
【００６８】
また、上述の実施例では、半導体基板の表面と裏面のうち受光部が形成された表面に光が入射される素子を基本に説明しているが、逆転構造により裏面から光が入射する構造であってもよい。
【００６９】
また、上述の実施例ではＩｎＧａＡｓ光吸収層を適用した場合の電圧変動量などを示したが、光吸収層はＩｎＧａＡｓの場合に限られない。これ以外にも元素Ｉｎ、Ａｌ、Ｇａ、Ａｓ、Ｐ、ＳｂおよびＮの組み合わせからなる半導体や、元素Ｚｎ、Ｃｄ、ＳｅおよびＯの組み合わせからなる半導体や、元素Ｆｅ、ＳｉおよびＧｅならびにその組み合わせからなる半導体においても、本発明の半導体受光素子を実現することが可能である。
【００７０】
さらに、上記実施例１から実施例７の場合に限らず、これらの実施例を組み合わせてもよい。
【００７１】
本発明の半導体受光素子を、光通信、光情報処理、または光計測等を行う光信号処理装置に搭載することにより、これらの装置の高性能化を図ることができる。なお、これらの光信号処理装置については、広く知られており、特許文献１および非特許文献３から非特許文献５などに開示されている。
【図面の簡単な説明】
【００７２】
【図１】実施例１の半導体受光素子の一構成例を示す断面図である。
【図２】実施例１の半導体受光素子の等価回路を示す図である。
【図３】実施例１の半導体受光素子の出力電圧波形を示すグラフである。
【図４】実施例２の半導体受光素子の構成例を示す断面図である。
【図５】実施例３の半導体受光素子の一構成例を示す断面図である。
【図６】実施例３の半導体受光素子の等価回路を示す図である。
【図７】実施例３の半導体受光素子におけるダイオードの容量変化を示すグラフである。
【図８】実施例４の半導体受光素子の構成例を示す上面図および断面図である。
【図９】実施例５の半導体受光素子の構成例を示す上面図である。
【図１０】実施例５の半導体受光素子の電気的接続の具体例を示す回路図である。
【図１１】実施例５の半導体受光素子についての容量変更例の等価回路を示す図である。
【図１２】実施例６の半導体受光素子の等価回路を示す図である。
【図１３】実施例７の半導体受光素子の等価回路を示す図である。
【図１４】従来の半導体受光素子の構成例を示す上面図および断面図である。
【図１５】従来の半導体受光素子の出力電圧波形を示すグラフである。
【符号の説明】
【００７３】
１０１    半導体基板
１０２、４０１、４０４、５０６、１１０１、１２０１、１３０１、１４０１    受光部
１０３、４０２、４０３、６０２、６０４、７０８、１００８、１１０３、１２０２、１３０２、    キャパシタ
１０４、５１０    下部配線
１０５、５１１    上部配線
１０６、１４０２    入射光
５０２    第１の半導体層
５０３    第２の半導体層
５０４    第３の半導体層
５０５    上部電極
５０７    誘電体
５０８、７０７    上部電極
７０９、１００９    第１の配線
７１０、１０１０    第２の配線
１０１１    パッシベーション膜
８０２、８０３    ダイオード
６０３、１１０４、１１０４ａ、１１０４ｂ    キャパシタセル
１１０２    受光部セル
１２０３    負荷抵抗
【図１】
2008198937.tif 000003
【図２】
2008198937.tif 000004
【図３】
2008198937.tif 000005
【図４】
2008198937.tif 000006
【図５】
2008198937.tif 000007
【図６】
2008198937.tif 000008
【図７】
2008198937.tif 000009
【図８】
2008198937.tif 000010
【図９】
2008198937.tif 000011
【図１０】
2008198937.tif 000012
【図１１】
2008198937.tif 000013
【図１２】
2008198937.tif 000014
【図１３】
2008198937.tif 000015
【図１４】
2008198937.tif 000016
【図１５】
2008198937.tif 000017