(57)【要約】【課題】半導体デバイスの導通検査を繰返し行なってもへたってしまうことを防止することができるとともに、半導体デバイスに磁場の悪影響を及ぼすことを抑制することができる接触子およびその製造方法を提供すること。【解決手段】本発明の接触子１Ａは、ばね部２Ａおよび導電部３Ａを備えている。ばね部２Ａはプローブカード２０の配線基板２０ａの表面上においてセラミックを用いて形成されている。導電部３Ａはバンプと対向するばね部２Ａの表面２Ａａを少なくとも覆うように薄く形成されている。また、その製造方法の特徴の１つとして、ばね部２Ａがエアロゾルデポジション法により室温成膜されている。【選択図】図２
2008216179.tif 000002
【特許請求の範囲】
【請求項１】
プローブカードの配線基板の表面上においてセラミックを用いて形成されているばね部と、
少なくともバンプと対向する前記ばね部の表面を覆うように導電材料を用いて形成されているとともに、前記配線基板に形成された配線に接続されている導電部と
を備えていることを特徴とする接触子。
【請求項２】
前記ばね部は、前記バンプ側に突出した立体らせん状に形成されている
ことを特徴とする請求項１に記載の接触子。
【請求項３】
前記ばね部は、エアロゾルデポジション法により形成されている
ことを特徴とする請求項１または請求項２に記載の接触子。
【請求項４】
前記セラミックは、ジルコニア系セラミックである
ことを特徴とする請求項１から請求項３のいずれか１項に記載の接触子。
【請求項５】
前記ジルコニア系セラミックは、イットリア安定化ジルコニアまたはイットリア部分安定化ジルコニアである
ことを特徴とする請求項４に記載の接触子。
【請求項６】
前記導電部は、前記ばね部の表面側においてＮｉ−ＰまたはＣｕにＮｉ−Ｐを積層させたＣｕ／Ｎｉ−Ｐ積層金属を用いてめっき形成されている
ことを特徴とする請求項１から請求項５のいずれか１項に記載の接触子。
【請求項７】
前記導電部は、Ｃｒを下層とし、Ｃｕを上層とするＣｒ／Ｃｕ積層構造のシード膜を表面に有する前記ばね部の表面上に形成されている
ことを特徴とする請求項６に記載の接触子。
【請求項８】
前記導電部は、前記ばね部の表面側から電気的に接続されており、前記ばね部の裏面側においてＣｕを用いて形成されている
ことを特徴とする請求項６または請求項７に記載の接触子。
【請求項９】
前記導電部は、Ａｕを用いて形成されている保護膜を前記導電部の表面に有している
ことを特徴とする請求項１から請求項８のいずれか１項に記載の接触子。
【請求項１０】
プローブカードの配線基板の表面上に第１レジストを錐体状に形成する工程１ａと、
錐体状の前記第１レジストの表面に第２レジストを膜状に形成するとともに、前記第２レジストに対して立体らせん状の溝をパターンニングする工程１ｂと、
前記第２レジストを表面に有する錐体状の前記第１レジストにセラミックを噴出して成膜することにより、前記第２レジストに形成された溝の内部にセラミック製のばね部を形成する工程１ｃと、
前記ばね部の形成後に前記第２レジストおよび第１レジストを除去する工程１ｄと、
前記第２レジストおよび第１レジストの除去後、前記ばね部の表面および前記配線基板の表面にシード膜をスパッタ形成する工程１ｅと、
前記シード膜の表面および前記配線基板の表面に第３レジストを膜状に形成し、前記ばね部の表面および前記ばね部から前記配線基板に形成された配線までの間の前記配線基板の表面に形成された前記シード膜を露出させるパターンニングを前記第３レジストに行なう工程１ｆと、
前記第３レジストから露出した前記シード膜の表面に導電部をめっき形成する工程１ｇと、
前記導電部の形成後に前記第３レジストを除去するとともに、前記第３レジストの除去により露出した前記シード膜を除去する工程１ｈと
を備えていることを特徴とする接触子の製造方法。
【請求項１１】
プローブカードの配線基板の表面上に第１レジストを錐体状に形成する工程２ａと、
前記第１レジストの表面および前記配線基板の表面に裏面側シード膜をスパッタ形成する工程２ｂと、
前記裏面側シード膜の表面に第２レジストを膜状に形成するとともに、前記第２レジストに対して立体らせん状の溝をパターンニングする工程２ｃと、
前記第２レジストの溝から露出した前記裏面側シード膜に裏面側導電部を膜状に形成する工程２ｄと、
前記裏面側導電部の表面および前記第２レジストの表面にセラミックを噴出して成膜することにより、前記第２レジストの溝から露出した前記裏面側導電部の表面にセラミック製のばね部を形成する工程２ｅと、
前記ばね部の形成後に前記第２レジストを除去する工程２ｆと、
前記第２レジストの除去により露出した前記裏面側シード膜を除去する工程２ｇと、
前記裏面側シード膜の除去後、前記第１レジストを除去する工程２ｈと、
前記第１レジストの除去後、前記裏面側導電部の裏面側に形成された前記裏面側シード膜に電気的に接続するように前記ばね部の表面および前記配線基板の表面に表面側シード膜をスパッタ形成する工程２ｉと、
前記配線基板の表面上に形成された前記表面側シード膜に第３レジストを膜状に形成する工程２ｊと、
前記第３レジストの形成後に露出している前記表面側シード膜に表面側導電部を形成する工程２ｋと、
前記表面側導電部の形成後、前記第３レジストを除去するとともに前記第３レジストの除去により露出する前記表面側シード膜を除去する工程２ｌと
を備えていることを特徴とする接触子の製造方法。
【請求項１２】
プローブカードの配線基板の表面上に第１レジストを錐体状に形成する工程３ａと、
前記第１レジストの表面および前記配線基板の表面に裏面側シード膜をスパッタ形成する工程３ｂと、
前記裏面側シード膜の表面に第２レジストを膜状に形成するとともに、前記第２レジストに対して立体らせん状の溝をパターンニングする工程３ｃと、
前記第２レジストの溝から露出した前記裏面側シード膜の表面に裏面側導電部を膜状に形成する工程３ｄと、
前記裏面側導電部の形成後に前記第２レジストを除去し、前記第２レジストの除去により露出した前記裏面側シード膜を除去するとともに、前記裏面側シード膜の除去後に前記第１レジストを除去する工程３ｅと、
前記第２レジストの除去により露出した前記裏面側導電部の表面にセラミックを噴出して成膜することにより、前記裏面側導電部の表面にセラミック製のばね部を形成する工程３ｆと、
前記ばね部の形成後、前記裏面側導電部の裏面側に形成された前記裏面側シード膜に電気的に接続するように前記ばね部の表面および前記配線基板の表面側に表面側シード膜をスパッタ形成する工程３ｇと、
前記配線基板の表面側に形成された前記表面側シード膜に第３レジストを膜状に形成する工程３ｈと、
前記第３レジストの形成後、前記ばね部の表面に形成された前記表面側シード膜の表面に表面側導電部を形成する工程３ｉと、
前記表面側導電部の形成後、第３レジストを除去するとともに、前記第３レジストの除去により露出した前記表面側シード膜を除去する工程３ｊと
を備えていることを特徴とする接触子の製造方法。
【請求項１３】
前記ばね部は、エアロゾルデポジション法により形成されている
ことを特徴とする請求項１０から請求項１２のいずれか１項に記載の接触子の製造方法。
【請求項１４】
前記セラミックは、ジルコニア系セラミックである
ことを特徴とする請求項１０から請求項１３のいずれか１項に記載の接触子の製造方法。
【請求項１５】
前記ジルコニア系セラミックは、イットリア安定化ジルコニアまたはイットリア部分安定化ジルコニアである
ことを特徴とする請求項１４に記載の接触子の製造方法。
【請求項１６】
前記導電部または前記表面側導電部は、Ｎｉ−ＰまたはＣｕにＮｉ−Ｐを積層させたＣｕ／Ｎｉ−Ｐ積層金属を用いてめっき形成されている
ことを特徴とする請求項１０から請求項１５のいずれか１項に記載の接触子の製造方法。
【請求項１７】
前記裏面側導電部は、Ｃｕを用いてめっき形成されている
ことを特徴とする請求項１０から請求項１６のいずれか１項に記載の接触子の製造方法。
【請求項１８】
前記シード膜または前記表面側シード膜は、Ｃｒを下層とし、Ｃｕを上層とするＣｒ／Ｃｕ積層構造に形成されている
ことを特徴とする請求項１０から請求項１７のいずれか１項に記載の接触子の製造方法。
【請求項１９】
前記裏面側シード膜は、Ｔｉを下層とし、Ｃｕを上層とするＴｉ／Ｃｕ積層構造に形成されている
ことを特徴とする請求項１０から請求項１８のいずれか１項に記載の接触子の製造方法。
【請求項２０】
前記導電部または前記表面側導電部は、Ａｕを用いて形成されている保護膜をその表面に有している
ことを特徴とする請求項１０から請求項１９のいずれか１項に記載の接触子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接触子およびその製造方法に係り、特に、球状やランド状に形成されたバンプ（突起電極）を有する半導体デバイスと電気的に接続を行うプローブカードのばね型プローブ（接触子）を製造するために好適に利用できる接触子およびその製造方法に関する。
【背景技術】
【０００２】
一般的に、ＩＣ（Integrated Circuit：集積回路）やＬＳＩ（Large Scale Integration：素子の集積度が1000個〜10000個のＩＣ）などの半導体デバイスの製造工程においては、製造された半導体デバイスをプローブカードと称される検査用配線板に接続させることによってその半導体デバイスに対する電気信号の入出力検査を行ない、半導体デバイスの不良品をパッケージに組み込んでしまうという無駄を低減させている。
【０００３】
ここで、ＢＧＡ（Ball Grid Array：ボール状格子電極）方式やＬＧＡ（Land Grid Array：ランド状格子電極）方式の半導体デバイスを検査するプローブカードにおいては、数十μｍの狭ピッチで多数形成された外径数十μｍの球状バンプもしくは数十μｍ幅のランド状バンプと接触させるため、中央を頂部とする外径数十μｍの円錐らせん状の接触子が数十μｍの狭ピッチで形成されている。
【０００４】
従来の接触子１０１は、図９に示すような３つの主工程を経て製造される。第１工程においては、図９Ａに示すように、平らなレジスト膜をパターンニングして円錐状に形成した凸型条部（以下、「レジスト錐」という。）１２２の表面上にシード膜１０４およびレジスト膜１２３を順に形成する。そして、そのレジスト膜１２３に円錐らせん状の溝１２３ａをパターンニングすることにより、その円錐らせん状の溝１２３ａからシード膜１０４を露出させる。
【０００５】
第２工程においては、図９Ｂに示すように、円錐らせん状の溝１２３ａから露出したシード膜１０４をＮｉ−Ｐ合金めっきすることにより、円錐らせん状の溝１２３ａに接触子１０１の本体となる金属製のばね部１０２を形成する。良好な導通性を得るため、ばね部１０２の表面にＡｕ膜やＣｕ膜などの導通部（図示せず）を形成しても良い。
【０００６】
そして、第３工程においては、図９Ｃに示すように、ばね部１０２の形成後にレジスト膜１２３、シード膜１０４およびレジスト錐１２２を順に除去する（特許文献１を参照）。
【０００７】
【特許文献１】特開２００５−５０５９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の接触子１０１においては、図９Ｃに示すように、ばね部１０２が金属製であったので半導体デバイス（図示せず）の導通検査の昇温時にばね部１０２のすべり変形が生じやすく、導通検査を繰返し行なうと接触子１０１が永久変形してへたってしまうという問題があった。
【０００９】
また、ばね部１０２は磁性材料たるＮｉ−Ｐを用いて形成されているため、ばね部１０２の周辺に磁界が形成されてしまうという問題があった。そのため、導通検査により接触子１０１に接触した半導体デバイスに磁場の悪影響を及ぼすおそれがあった。
【００１０】
そこで、本発明はこれらの点に鑑みてなされたものであり、半導体デバイスの導通検査を繰返し行なってもへたってしまうことを防止することができるとともに、半導体デバイスに磁場の悪影響を及ぼすことを抑制することができる接触子およびその製造方法を提供することをその目的としている。
【００１１】
また、本発明は、ばね部に用いる材料を変更しても従来から用いられている配線基板を変更せずに利用することができる接触子およびその製造方法を提供することを他の目的としている。
【課題を解決するための手段】
【００１２】
前述した目的を達成するため、本発明の接触子は、その第１の態様として、プローブカードの配線基板の表面上においてセラミックを用いて形成されているばね部と、少なくともバンプと対向するばね部の表面を覆うように導電材料を用いて形成されているとともに、配線基板に形成された配線に接続されている導電部とを備えていることを特徴としている。なお、導電部とは、ばね部の表面に形成されたものだけでなく、後述するばね部の表面に形成された表面側導電部およびその裏面に形成された裏面側導電部を連続形成したもの含む広義の導電部を含む。
【００１３】
第１の態様の接触子によれば、接触子のばね部がセラミック製であるため、金属製のばね部を有する従来の接触子と比較して接触子の永久変形を起こし難くすることができるとともに、Ｎｉ−Ｐなどの磁性材料を用いずにばね部を形成することができる。
【００１４】
本発明の第２の態様の接触子は、第１の態様の接触子において、ばね部は、バンプ側に突出した立体らせん状に形成されていることを特徴としている。
【００１５】
第２の態様の接触子によれば、ばね部の長さを長くすることができるので、他の形状のばね部を有する他の接触子と比較して接触子の永久変形を起こし難くすることができる。
【００１６】
本発明の第３の態様の接触子は、第１または第２の態様の接触子において、ばね部は、エアロゾルデポジション法により形成されていることを特徴としている。
【００１７】
第３の態様の接触子によれば、室温下においてセラミック製のばね部を成膜することができるので、ばね部の形成時にプローブカードの配線基板や配線に熱的な悪影響を及ぼしてしまうことを防止することができる。
【００１８】
本発明の第４の態様の接触子は、第１から第３のいずれか１の態様の接触子において、セラミックは、ジルコニア系セラミックであることを特徴としている。
【００１９】
第４の態様の接触子によれば、強度、靭性、耐摩耗性、繰返変形特性などの機械的特性に優れたばね部を形成することができる。
【００２０】
本発明の第５の態様の接触子は、第４の態様の接触子において、ジルコニア系セラミックは、イットリア安定化ジルコニアまたはイットリア部分安定化ジルコニアであることを特徴としている。
【００２１】
第５の態様の接触子によれば、イットリア安定化ジルコニアまたはイットリア部分安定化ジルコニアはジルコニアにイットリアを固溶させていることから昇降温によるジルコニアの相転移を抑制することができるため、酸化物無添加のジルコニア系セラミックを用いたばね部と比較して、優れた機械的特性を有するばね部を形成することができる。
【００２２】
本発明の第６の態様の接触子は、第１から第５のいずれか１の態様の接触子において、導電部は、ばね部の表面側においてＮｉ−ＰまたはＣｕにＮｉ−Ｐを積層させたＣｕ／Ｎｉ−Ｐ積層金属を用いてめっき形成されていることを特徴としている。
【００２３】
第６の態様の接触子によれば、Ｎｉ−Ｐは耐摩耗性に優れているため、導電部がバンプと繰返し接触して導電部が削り取られてしまうことを防止することができる。また、導電部の膜厚はばね部の膜厚と比較して薄く形成することができるため、接触子が原因となって生じる半導体デバイスの磁場の悪影響を最小限に抑制することができる。さらに、Ｎｉ−Ｐの下層にＣｕ層を設けた場合、導電部の耐摩耗性および導電性を向上させることができる。
【００２４】
本発明の第７の態様の接触子は、第６の態様の接触子において、導電部は、Ｃｒを下層とし、Ｃｕを上層とするＣｒ／Ｃｕ積層構造のシード膜を表面に有するばね部の表面上に形成されていることを特徴としている。
【００２５】
第７の態様の接触子によれば、下層のＣｒはセラミック製のばね部と接着性が良いので、導電部がばね部の表面から剥離することを防止することができる。また、上層のＣｕは導電性が良いので、導電部のめっき形成を容易にすることができる。
【００２６】
本発明の第８の態様の接触子は、第６または第７の態様の接触子において、導電部は、ばね部の表面側から電気的に接続されており、ばね部の裏面側においてＣｕを用いて形成されていることを特徴としている。
【００２７】
第８の態様の接触子によれば、Ｃｕはばね部の表面側に形成される導電部に用いられるＮｉ−Ｐよりも優れた導電性を有しているため、バンプが接触しない裏面側の導電部の導電性を向上させることができる。
【００２８】
本発明の第９の態様の接触子は、第１から第８のいずれか１の態様の接触子において、導電部は、Ａｕを用いて形成されている保護膜を導電部の表面に有していることを特徴としている。
【００２９】
第９の態様の接触子によれば、導電部の導電性および耐酸化性を向上させることができる。
【００３０】
また、前述した目的を達成するため、本発明の接触子の製造方法は、その第１の態様として、プローブカードの配線基板の表面上に第１レジストを錐体状に形成する工程１ａと、錐体状の第１レジストの表面に第２レジストを膜状に形成するとともに、第２レジストに対して立体らせん状の溝をパターンニングする工程１ｂと、第２レジストを表面に有する錐体状の第１レジストにセラミックを噴出して成膜することにより、第２レジストに形成された溝の内部にセラミック製のばね部を形成する工程１ｃと、ばね部の形成後に第２レジストおよび第１レジストを除去する工程１ｄと、第２レジストおよび第１レジストの除去後、ばね部の表面および配線基板の表面にシード膜をスパッタ形成する工程１ｅと、シード膜の表面および配線基板の表面に第３レジストを膜状に形成し、ばね部の表面およびばね部から配線基板に形成された配線までの間の配線基板の表面に形成されたシード膜を露出させるパターンニングを第３レジストに行なう工程１ｆと、第３レジストから露出したシード膜の表面に導電部をめっき形成する工程１ｇと、導電部の形成後に第３レジストを除去するとともに、第３レジストの除去により露出したシード膜を除去する工程１ｈとを備えていることを特徴としている。
【００３１】
第１の態様の接触子の製造方法によれば、セラミックを用いてばね部を形成しているため、金属を用いてばね部を形成していた従来の接触子と比較して永久変形を起こし難い接触子を製造することができるとともに、Ｎｉ−Ｐなどの磁性材料を用いずにばね部を形成することができる。
【００３２】
本発明の第２の態様に係る接触子の製造方法は、プローブカードの配線基板の表面上に第１レジストを錐体状に形成する工程２ａと、第１レジストの表面および配線基板の表面に裏面側シード膜をスパッタ形成する工程２ｂと、裏面側シード膜の表面に第２レジストを膜状に形成するとともに、第２レジストに対して立体らせん状の溝をパターンニングする工程２ｃと、第２レジストの溝から露出した裏面側シード膜に裏面側導電部を膜状に形成する工程２ｄと、裏面側導電部の表面および第２レジストの表面にセラミックを噴出して成膜することにより、第２レジストの溝から露出した裏面側導電部の表面にセラミック製のばね部を形成する工程２ｅと、ばね部の形成後に第２レジストを除去する工程２ｆと、第２レジストの除去により露出した裏面側シード膜を除去する工程２ｇと、裏面側シード膜の除去後、第１レジストを除去する工程２ｈと、第１レジストの除去後、裏面側導電部の裏面側に形成された裏面側シード膜に電気的に接続するようにばね部の表面および配線基板の表面に表面側シード膜をスパッタ形成する工程２ｉと、配線基板の表面上に形成された表面側シード膜に第３レジストを膜状に形成する工程２ｊと、第３レジストの形成後に露出している表面側シード膜に表面側導電部を形成する工程２ｋと、表面側導電部の形成後、第３レジストを除去するとともに第３レジストの除去により露出する表面側シード膜を除去する工程２ｌとを備えていることを特徴としている。
【００３３】
第２の態様の接触子の製造方法によれば、セラミックを用いてばね部を形成しているため、金属を用いてばね部を形成していた従来の接触子と比較して永久変形を起こし難い接触子を製造することができるとともに、Ｎｉ−Ｐなどの磁性材料を用いずにばね部を形成することができる。また、表面側導電部に電気的に接続された裏面側導電部によりばね部の裏面においても導通させることができるので、配線基板の配線の表面上にばね部が形成された場合においても接触子を配線に導通させることができる。
【００３４】
本発明の第３の態様に係る接触子の製造方法は、プローブカードの配線基板の表面上に第１レジストを錐体状に形成する工程３ａと、第１レジストの表面および配線基板の表面に裏面側シード膜をスパッタ形成する工程３ｂと、裏面側シード膜の表面に第２レジストを膜状に形成するとともに、第２レジストに対して立体らせん状の溝をパターンニングする工程３ｃと、第２レジストの溝から露出した裏面側シード膜の表面に裏面側導電部を膜状に形成する工程３ｄと、裏面側導電部の形成後に第２レジストを除去し、第２レジストの除去により露出した裏面側シード膜を除去するとともに、裏面側シード膜の除去後に第１レジストを除去する工程３ｅと、第２レジストの除去により露出した裏面側導電部の表面にセラミックを噴出して成膜することにより、裏面側導電部の表面にセラミック製のばね部を形成する工程３ｆと、ばね部の形成後、裏面側導電部の裏面側に形成された裏面側シード膜に電気的に接続するようにばね部の表面および配線基板の表面に表面側シード膜をスパッタ形成する工程３ｇと、配線基板の表面側に形成された表面側シード膜に第３レジストを膜状に形成する工程３ｈと、第３レジストの形成後、ばね部の表面に形成された表面側シード膜の表面に表面側導電部を形成する工程３ｉと、表面側導電部の形成後、第３レジストを除去するとともに、第３レジストの除去により露出した表面側シード膜を除去する工程３ｊとを備えていることを特徴としている。
【００３５】
第３の態様の接触子の製造方法によれば、セラミックを用いてばね部を形成しているため、金属を用いてばね部を形成していた従来の接触子と比較して永久変形を起こし難い接触子を製造することができるとともに、Ｎｉ−Ｐなどの磁性材料を用いずにばね部を形成することができる。また、表面側導電部に電気的に接続された裏面側導電部によりばね部の裏面においても導通させることができるので、配線基板の配線の表面上にばね部が形成された場合においても接触子を配線に導通させることができる。さらに、工程３ｆにおいては、耐熱性を有しない第１レジストおよび第２レジストを除去してからセラミック製のばね部を形成しているため、ばね部を高温焼結することができる。
【００３６】
本発明の第４の態様に係る接触子の製造方法は、第１から第３のいずれか１の態様の接触子の製造方法において、ばね部は、エアロゾルデポジション法により形成されていることを特徴としている。
【００３７】
第４の態様の接触子の製造方法によれば、室温下においてセラミック製のばね部を成膜することができるので、ばね部の形成時にプローブカードの配線基板や配線に熱的な悪影響を及ぼしてしまうことを防止することができる。
【００３８】
本発明の第５の態様に係る接触子の製造方法は、第１から第４のいずれか１の態様の接触子の製造方法において、セラミックは、ジルコニア系セラミックであることを特徴としている。
【００３９】
第５の態様の接触子の製造方法によれば、強度、靭性、耐摩耗性、繰返変形特性などの機械的特性に優れたばね部を形成することができる。
【００４０】
本発明の第６の態様に係る接触子の製造方法は、第５の態様の接触子の製造方法において、ジルコニア系セラミックは、イットリア安定化ジルコニアまたはイットリア部分安定化ジルコニアであることを特徴としている。
【００４１】
第６の態様の接触子の製造方法によれば、イットリア安定化ジルコニアまたはイットリア部分安定化ジルコニアはジルコニアにイットリアを固溶させていることから昇降温によるジルコニアの相転移を抑制することができるため、酸化物無添加のジルコニア系セラミックを用いたばね部と比較して、優れた機械的特性を有するばね部を形成することができる。
【００４２】
本発明の第７の態様に係る接触子の製造方法は、第１から第６のいずれか１の態様の接触子の製造方法において、導電部または表面側導電部は、Ｎｉ−ＰまたはＣｕにＮｉ−Ｐを積層させたＣｕ／Ｎｉ−Ｐ積層金属を用いてめっき形成されていることを特徴としている。
【００４３】
第７の態様の接触子の製造方法によれば、Ｎｉ−Ｐは耐摩耗性に優れているため、導電部または表面側導電部がバンプと繰返し接触して導電部または表面側導電部が削り取られてしまうことを防止することができる。また、導電部または表面側導電部の膜厚はばね部の膜厚と比較して薄く形成することができるため、接触子が原因となって生じる半導体デバイスの磁場の悪影響を最小限に抑制することができる。さらに、Ｎｉ−Ｐの下層にＣｕ層を設けた場合、導電部または表面側導電部の耐摩耗性および導電性を向上させることができる。
【００４４】
本発明の第８の態様に係る接触子の製造方法は、第１から第７のいずれか１の態様の接触子の製造方法において、裏面側導電部は、Ｃｕを用いてめっき形成されていることを特徴としている。
【００４５】
第８の態様の接触子の製造方法によれば、Ｃｕは優れた導電性を有しているため、表面側導電部および裏面側導電部からなる導電部の全体の導電性を向上させることができる。
【００４６】
本発明の第９の態様に係る接触子の製造方法は、第１から第８のいずれか１の態様の接触子の製造方法において、前記シード膜または前記表面側シード膜は、Ｃｒを下層とし、Ｃｕを上層とするＣｒ／Ｃｕ積層構造に形成されていることを特徴としている。
【００４７】
第９の態様の接触子の製造方法によれば、下層のＣｒの接着性がセラミック製のばね部に対して良好なので、導電部または表面側導電部がばね部の表面から剥離することを防止することができる。また、上層のＣｕの導電性が優れているので、導電部または表面側導電部のめっき形成を容易にすることができる。
【００４８】
本発明の第１０の態様に係る接触子の製造方法は、第１から第９のいずれか１の態様の接触子の製造方法において、裏面側シード膜は、Ｔｉを下層とし、Ｃｕを上層とするＴｉ／Ｃｕ積層構造に形成されていることを特徴としている。
【００４９】
第１０の態様の接触子の製造方法によれば、下層のＴｉの接着性はレジストに対して良好なので、第１レジストに均一な膜厚の裏面側シード膜を形成することができる。また、上層のＣｕの導電性が優れているので、裏面側導電部のめっき形成を容易にすることができる。
【００５０】
本発明の第１１の態様に係る接触子の製造方法は、第１から第１０のいずれか１の態様の接触子において、導電部または表面側導電部は、Ａｕを用いて形成されている保護膜をその表面に有していることを特徴としている。
【００５１】
第１１の態様の接触子の製造方法によれば、導電部または表面側導電部の導電性および耐酸化性を向上させることができる。
【発明の効果】
【００５２】
本発明の接触子およびその製造方法によれば、ばね部を磁性のないセラミック製にして機械的特性を向上させているので、半導体デバイスの導通検査を繰返し行なってもへたってしまうことを防止することができるとともに、半導体デバイスに磁場の悪影響を及ぼすことを抑制することができるという効果を奏する。
【００５３】
また、本発明の接触子およびその製造方法によれば、セラミック製のばね部を常温形成することができるので、従来から用いられている配線基板を変更せずに利用することができる。
【発明を実施するための最良の形態】
【００５４】
以下、図１から図９を用いて、本発明の接触子をその第１から第３の実施形態により説明する。
【００５５】
はじめに、図１および図２を用いて、第１の実施形態の接触子１Ａを説明する。図１は、第１の実施形態の接触子１Ａの斜視図を示している。また、図２は、図１の２−２矢視断面図を示している。
【００５６】
第１の実施形態の接触子１Ａは、図１および図２に示すように、ばね部２Ａおよび導電部３Ａを備えている。
【００５７】
ばね部２Ａは、プローブカード２０の配線基板２０ａの表面上においてセラミックを用いて形成されている。このばね部２Ａの形状は、コイル状、板ばね状、皿ばねなど垂直方向に対して弾性力を発揮するばね形状であれば様々な形状を選択することができる。第１の実施形態のばね部２Ａの形状においては、バンプ側（図２の上方）に突出した凸状の立体らせん形状が選択されている。その場合、このばね部２Ａの寸法は、直径２００μｍ程度、高さ１００μｍ程度になっている。
【００５８】
また、このばね部２Ａは、常温形成することができるエアロゾルデポジション法により形成されている。エアロゾルデポジション法とは、ノズルを有するチャンバ内においてセラミック微粒子を不活性ガスと混合してエアロゾル化させ、チャンバのノズルを通してエアロゾル化したセラミック微粒子を基板に噴射して基板の表面上にセラミック被膜を形成する成膜方法である。ばね部２Ａに用いられるセラミックは、アルミナ系セラミック、イットリア系セラミック、ジルコニア系セラミックなどエアロゾルデポジション法を用いて成膜できるセラミックを選択することができる。第１の実施形態においては、強度、靭性、耐摩耗性、繰返変形特性などの機械的特性に優れたジルコニア系セラミックが選択されている。特に、ジルコニア系セラミックとしては、昇降温の相転移に対して安定的なイットリア安定化ジルコニアまたはイットリア部分安定化ジルコニアを選択することが好ましい。
【００５９】
導電部３Ａは、導電材料を用いてバンプ（図示せず）と対向するばね部２Ａの表面２Ａａを覆うように形成されている。この導電材料としては、機械的特性に優れたＮｉ−Ｐや導電性に優れたＣｕを用いて形成されていても良いし、Ｎｉ−ＰとＣｕとの積層金属でも良い。積層金属を用いる場合、その下層（図示せず）はＣｕを用いてばね部２Ａの表面２Ａａに形成されており、その上層（図示せず）はＮｉ−Ｐを用いて下層の表面に形成されている。
【００６０】
また、この導電部３Ａは、配線基板２０ａに形成された配線に接続されている。この配線は、配線基板２０ａの表面上に形成された配線パターン（図示せず）でも良いし、図２に示すような配線基板２０ａから露出するビア２０ｂでも良い。
【００６１】
次に、図３および図４を用いて、第１の実施形態に係る接触子１Ａの製造方法を説明する。ここで、図３は、第１の実施形態に係る接触子１Ａの製造方法をＡ〜Ｉの順に示す縦断面図である。また、図４は、エアロゾルデポジション法によりばね部２Ａを第１レジスト１１の表面に形成する状態を示す概念図である。
【００６２】
第１の実施形態の接触子１Ａは、工程１ａ〜工程１ｈを経て製造される。
【００６３】
工程１ａは、図３Ａに示すように、プローブカード２０の配線基板２０ａの表面上に第１レジスト１１を錐体状に形成する。例えば、この第１レジスト１１の作成方法としては、配線基板２０ａの表面に膜厚１００μｍのレジスト膜（図示せず）を形成し、そのレジスト膜をレジストコートした後に多重露光を行って現像する（以下、レジストコート、露光、現像の一連の工程を「パターンニング」という。）ことにより第１レジスト１１が円錐状に形成される。この第１レジスト１１の寸法は、直径２００μｍ程度、高さ１００μｍ程度になっている。第１レジスト１１に用いられるレジスト材としては、ノボラック系レジスト材が選択されている。
【００６４】
工程１ｂは、図３Ａに示す円錐状の第１レジスト１１の表面および配線基板２０ａの表面にレジスト材を塗布して第２レジスト１２を膜状に形成する（図３Ｂ参照）。この第２レジスト１２の膜厚は３０μｍ程度になっている。第２レジスト１２の形成後、図３Ｂに示すように、第２レジスト１２に対して立体らせん状の溝１２ａをパターンニングする。第２レジスト１２に用いられるレジスト材としては、第１レジスト１１と同様にノボラック系レジスト材が選択されている。
【００６５】
工程１ｃは、図３Ｃに示すように、第２レジスト１２を表面に有する錐体状の第１レジスト１１にセラミックを噴出して成膜することにより、第２レジスト１２に形成された立体らせん状の溝１２ａの内部にセラミック製のばね部２Ａを形成する。ばね部２Ａに用いられるセラミックの噴出法は、エアロゾルデポジション法やスパッタ法などが挙げられるが、第１の実施形態においてはセラミックの常温成膜を可能とするエアロゾルデポジション法を採用している。
【００６６】
ここで、図４を用いて、エアロゾルデポジション法によるばね部２Ａの形成方法を詳細に説明する。第１の実施形態においては、図４に示すようなノズル３０に接続されたエアロゾルチャンバ（図示せず）において、粒径０．３〜１μｍのセラミック微粒子がキャリアガスと称するヘリウムガスに混合されることにより、セラミック微粒子がエアロゾル化している。このノズル３０の開口部３０ａにおける先端ギャップ（図示せず）は０．５μｍ、そのスリット幅（図示せず）は５ｍｍ程度に設定されている。また、このノズル３０は、数Ｐａ程度まで減圧されたデポジションチャンバ３１の内部において、配線基板２０ａに対して６０度程度傾斜させて配設されている。そして、ノズル３０の開口部３０ａを解放することにより、エアロゾルチャンバの内部においてエアロゾル化したセラミック微粒子がノズル３０を通って配線基板２０ａの表面および第１レジスト１１の表面に噴出される。
【００６７】
配線基板２０ａは、図４に示すように、ＸＹＺステージ３２に載置されている。このＸＹＺステージ３２は、Ｘ方向に１０ｍｍ／ｓｅｃの速さで往復スライドするとともに、Ｙ方向に５ｍｍでステップ送りされる。ノズル３０のスリット幅は５ｍｍであり、配線基板２０ａまたは第１レジスト１１とノズル３０との距離は５０ｍｍ程度に設定されているため、セラミックの成膜時にはエアロゾル化したセラミック微粒子が１０ｍｍ程度の幅に拡がって成膜される。また、Ｙステップ量は５ｍｍであるため、Ｙステップ時にはオーバーラップして成膜される。円錐状の第１レジスト１１の傾斜が４５度以上の場合は第１レジスト１１の表面に形成されるばね部２Ａの成膜レートが遅くなったり、正常に成膜されないおそれがあるため、ＸＹＺステージ３２のＸ方向の往復動作時に、Ｘ軸を基準とした±３０°／ｓｅｃの回転も加える。
【００６８】
Ｙ方向へのステップ送りが１回完了して配線基板２０ａの表面の全域にセラミックが成膜された後、通常はＺ軸周りに配線基板２０ａを９０度回転させて２回目の成膜作業を行う。配線基板２０ａの表面の全域に１回だけＹステップ送りを完了させてもばね部２Ａの膜厚は数μｍ程度であり、所望の膜厚を得られない。そのため、１０〜２０μｍ厚のばね部２Ａを得るためにはこれら一連の動作を数回繰り返す。
【００６９】
これらＸスライドおよびＹステップの動作を数回繰り返すことにより、エアロゾル化したセラミック微粒子が配線基板２０ａの表面および第１レジスト１１の表面に常温下で成膜されて所望の厚さ（例えば膜厚３０μｍ程度）のばね部２Ａを形成することができる（図３Ｃを参照）。
【００７０】
ばね部２Ａに用いるセラミックとしては、アルミナ系セラミック、イットリア系セラミック、ジルコニア系セラミックなどのファインセラミックスが好ましく、そのなかでもジルコニア系セラミックがより好ましい。さらに、このジルコニア系セラミックとしては、イットリア安定化ジルコニアまたはイットリア部分安定化ジルコニアであることが好ましい。第１の実施形態においては、イットリア安定化ジルコニア（イットリア４．９ｗｔ％およびアルミナ０．３８ｗｔ％を含有するジルコニア。例えば、東ソー製ジルコニア粉末（ＴＺ−３Ｙ−Ｅ））が選択されている。また、このイットリア安定化ジルコニア微粒子の粒径は０．４μｍである。
【００７１】
工程１ｄは、図３Ｄに示すように、ばね部２Ａの形成後に第２レジスト１２を除去する。この第２レジスト１２の除去により、ばね部２Ａの形成時に第２レジスト１２の表面に成膜されたセラミックがリフトオフされる。そして、第２レジスト１２の除去後、図３Ｅに示すように、第１レジスト１１を除去する。第１レジスト１１および第２レジスト１２の除去剤としては、Ｎ−メチル−２−ピロリドン（分子式：Ｃ５Ｈ９ＮＯ、商品名：ＮＭＰ）が用いられる。
【００７２】
工程１ｅは、図３Ｆに示すように、第２レジスト１２および第１レジスト１１の除去後、ばね部２Ａの表面２Ａａおよび配線基板２０ａの表面にシード膜４をスパッタ形成する。このシード膜４は導電部３Ａをめっき形成するための下地膜となるため導電材料を用いて形成されていればよいが、第１の実施形態においてはセラミックと密着性の良いＣｒ膜またはＴｉ膜（図示せず）をばね部２Ａの表面２Ａａおよび配線基板２０ａの表面に膜厚１５ｎｍ程度にスパッタ形成した後に導電性の良いＣｕ膜（図示せず）をＣｒ膜またはＴｉ膜の表面に膜厚１００ｎｍ程度にスパッタ形成することによりシード膜４が形成されている。
【００７３】
工程１ｆは、シード膜４の表面にレジスト材を塗布して第３レジスト１３を膜状に形成する（図３Ｇを参照）。この第３レジスト１３の膜厚は５μｍ程度になっている。そして、図３Ｇに示すように、第３レジスト１３に対してばね部２Ａの表面２Ａａおよびばね部２Ａから配線基板２０ａに形成されたビア２０ｂまでの間の配線基板２０ａの表面に形成されたシード膜４を露出させるパターンニングをする。第３レジスト１３に用いられるレジスト材としては、第１レジスト１１および第２レジスト１２と同様にノボラック系レジスト材が選択されている。
【００７４】
工程１ｇは、図３Ｈに示すように、第３レジスト１３から露出したシード膜４の表面に導電部３Ａをめっき形成する。この導電部３Ａは導電材料を用いて形成されていればよい。例えば、導電部３Ａは、導電性に優れたＣｕを用いて形成されていてもよいし、耐摩耗性に優れたＮｉ−Ｐを用いて形成されていてもよい。第１の実施形態においては、Ｃｕを用いてばね部２Ａの表面２Ａａに形成されている膜厚５μｍの下層（図示せず）と、耐摩耗性に優れたＮｉ−Ｐを用いて下層の表面に形成されている膜厚２μｍの上層（図示せず）とにより導電部３Ａが形成されている。導電部３Ａの表面酸化が起こりやすい雰囲気下において接触子１Ａを使用する場合は導電部３Ａの表面にＡｕを用いて保護膜を形成することが好ましい。
【００７５】
工程１ｈは、図３Ｉに示すように、導電部３Ａの形成後に第３レジスト１３を除去するとともに、第３レジスト１３の除去により露出したシード膜４を除去する。第３レジスト１３の除去剤としては、第１レジスト１１および第２レジスト１２の除去剤と同様、Ｎ−メチル−２−ピロリドン（分子式：Ｃ５Ｈ９ＮＯ、商品名：ＮＭＰ）が用いられる。また、シード膜４の除去にはイオンミリングが用いられる。シード膜４の除去が終了することにより、接触子１Ａの製造工程が終了する。
【００７６】
次に、図１から図４を用いて、第１の実施形態の接触子１Ａおよびその製造方法の作用を説明する。
【００７７】
第１の実施形態の接触子１Ａは、図１および図２に示すように、セラミック製のばね部２Ａおよび導電性を有する導電部３Ａを備えている。この接触子１Ａはプローブカード２０に配設されており、その接触子１Ａの凸方向の対向位置に検査対象の半導体デバイスのバンプが配置される。そして、半導体デバイスの導通検査の際、接触子１Ａはバンプに押下された状態で高温高電圧雰囲気下にさらされる。
【００７８】
ここで、第1の実施形態の接触子１Ａにおいては、ばね部２Ａがセラミック製であるため、金属製のばね部１０２を有する従来の接触子１０１（図９を参照）と比較して接触子１Ａの永久変形を起こし難くすることができる。また、Ｎｉ−Ｐなどの磁性材料を用いずにばね部２Ａを形成しているので、検査対象の半導体デバイス（図示せず）に悪影響を及ぼさない。
【００７９】
通常、セラミックの成膜は焼結により行なわれるが、配線基板２０ａに耐熱性が無ければセラミックの焼結により配線基板２０ａが変形したり、破壊したりする。そこで、ばね部２Ａはエアロゾルデポジション法により形成されている。エアロゾルデポジション法によれば、セラミック微粒子を形成基板に噴出して衝突させることにより焼結したときと同様に成膜することができる。すなわち、室温下においてセラミック製のばね部２Ａを成膜することができるので、ばね部２Ａの形成時にプローブカード２０の配線基板２０ａや配線に熱的な悪影響を及ぼしてしまうことを防止することができる。
【００８０】
また、ばね部２Ａに用いられるセラミックは、ジルコニア系セラミックが選択されている。ジルコニア系セラミックは、Ｎｉ−Ｐなどのばね金属だけでなく、アルミナなどの他のファインセラミックと比較しても強度、靭性、耐摩耗性、繰返変形特性などの機械的特性に優れている。そのため、高温下において接触子１Ａを繰返し変形しても永久変形しにくい機械的特性に優れたばね部２Ａを形成することができる。特に、ジルコニアにイットリアを固溶させてなるイットリア安定化ジルコニアやイットリア部分安定化ジルコニアなどの安定化ジルコニアを選択すれば、昇降温によるジルコニアの相転移を抑制することができる。そのため、酸化物無添加のジルコニア系セラミックを用いて形成されたばね部２Ａと比較して、安定化ジルコニアを用いて形成されたばね部２Ａは優れた機械的特性を発揮することができる。
【００８１】
なお、イットリア安定化ジルコニアとイットリア部分安定化ジルコニアとの違いはイットリアの含有量の違いであり、それにより酸素イオン伝導性や機械的特性が異なる。ばね部２Ａの酸素イオン伝導性を向上させたい場合はイットリア含有量の多いイットリア安定化ジルコニアを選択し、ばね部２Ａの機械的特性を向上させたい場合はイットリア含有量の少ないイットリア部分安定化ジルコニアを選択すればよい。
【００８２】
さらに、このばね部２Ａは、バンプ側に突出した立体らせん状に形成されている。これにより、ばね部２Ａの長さを長くすることができるので、他の形状のばね部２Ａと比較して接触子１Ａの永久変形を起こし難くすることができる。
【００８３】
ばね部２Ａはセラミック製であるため、ばね部２Ａを介して接触子１Ａに接触したバンプと配線基板２０ａのビア２０ｂとを導通させることはできない。そのため、バンプと対向するばね部２Ａの表面２Ａａに導電部３Ａが形成されている。この導電部３Ａは配線基板２０ａの配線に接続されているため、接触子１Ａは導電部３Ａを介してバンプと配線基板２０ａの配線とを導通させることができる。
【００８４】
この導電部３Ａに用いる導電材料としてはいくつかの選択肢がある。例えば、導電部３ＡにＮｉ−Ｐを用いて形成した場合、Ｎｉ−Ｐは他の導電材料と比較して耐摩耗性に優れているため、導電部３Ａがバンプと繰返し接触することにより、導電部３Ａが摩耗して削り取られてしまうことを防止することができる。また、導電部３Ａの膜厚はばね部２Ａの膜厚と比較して薄く形成することができるため、接触子１Ａが原因となって半導体デバイスの磁場に悪影響を及ぼすことを最小限に抑制することができる。また、例えば、導電部３ＡにＣｕを用いて形成した場合、Ｃｕは優れた導電性を有しているため、導電部３Ａの導電性を向上させることができる。
【００８５】
Ｎｉ−ＰおよびＣｕの優れた特徴を相互に生かすため、第１の実施形態の導電部３Ａにおいては、Ｃｕを用いてばね部２Ａの表面２Ａａに形成されている下層と、Ｎｉ−Ｐを用いて下層の表面に形成されている上層とを有している。下層に用いられるＣｕは優れた導電性を有しているため、導電部３Ａの導電性を向上させることができる。また、上層に用いられるＮｉ−Ｐは耐摩耗性に優れているため、導電部３Ａがバンプと繰返し接触して導電部３Ａが削り取られてしまうことを防止することができる。さらに、導電部３Ａの上層の膜厚は従来の金属製のばね部の膜厚と比較して薄く形成することができるため、接触子１Ａが原因となって生じる半導体デバイスの磁場の悪影響を最小限に抑制することができる。
【００８６】
第１の実施形態の接触子１Ａはプローブカード２０に用いられるため、高温高電圧雰囲気下において接触子１Ａが用いられることが多い。そのため、接触子１Ａの表面層である導電部３Ａは常に酸化の危険性がある。そこで、導電部３Ａの表面にはＡｕを用いて形成されている保護膜を有していることが好ましい。導電部３Ａの表面にＡｕの保護膜を形成しておけば、導電部３Ａの耐酸化性を向上させることができるとともに、導電部３Ａの導電性もあわせて向上させることができる。
【００８７】
このような特徴を有する接触子１Ａを得るため、第１の実施形態に係る接触子１Ａの製造方法は、図３に示すように、工程１ａ〜工程１ｈを備えている。ここで、工程１ｃにおいては、図３Ｃに示すように、第２レジスト１２を表面に有する錐体状の第１レジスト１１にセラミックを噴出して成膜することにより、第２レジスト１２に形成された立体らせん状の溝１２ａの内部にセラミック製のばね部２Ａを形成している。そのため、従来の接触子１０１と比較して永久変形を起こし難い接触子１Ａを製造することができるとともに、Ｎｉ−Ｐなどの磁性材料を用いずにばね部２Ａを形成することができる。
【００８８】
また、工程１ｃにおいてばね部２Ａを形成する際、通常はセラミックの焼結工程が含まれてしまうので、工程１ａおよび工程１ｂにおいて形成された第１レジスト１１および第２レジスト１２が金属やセラミックなどの高い耐熱性を有する材料でない限り融解するおそれがある。そこで、第１の実施形態においては、ばね部２Ａがエアロゾルデポジション法により形成されている。そのため、セラミック製のばね部２Ａを室温下において形成することができるので、ばね部２Ａの形成時にばね部２Ａの型となる第１レジスト１１および第２レジスト１２が高い耐熱性を有しない場合であっても融解することを防止することができる。もちろん、プローブカード２０の配線基板２０ａやビア２０ｂに熱的な悪影響を及ぼしてしまうことを防止することもできる。
【００８９】
なお、使用するセラミックは、前述した通り、ジルコニア系セラミック、特に安定化ジルコニアを選択することが好ましい。
【００９０】
また、工程１ｇにおいては、図３Ｈに示すように、第３レジスト１３から露出したシード膜４の表面に導電部３Ａがめっき形成される。これにより、シード膜４を介してばね部２Ａの表面２Ａａに導電部３Ａが形成される。接触子１Ａの突出方向には半導体デバイスのバンプが配置されるため、ばね部２Ａの表面２Ａａに導電部３Ａを形成してバンプを接触子１Ａに接触させることにより、接触子１Ａはバンプと配線基板２０ａのビア２０ｂとを導通させることができる。また、導通部にＣｕ、Ｎｉ−Ｐ、Ｃｕ／Ｎｉ−Ｐ積層金属のいずれかを用いることにより、導電性もしくは耐摩耗性または導電性および耐摩耗性に優れた導電部３Ａを形成することができる。さらに、Ｎｉ−Ｐの使用量が少ないため、半導体デバイスの磁場の悪影響を最小限に抑制することができる。
【００９１】
次に、図５を用いて、第２の実施形態の接触子１Ｂを説明する。ここで、図５は、第２の実施形態の接触子１Ｂを示す縦断面図である。なお、第１の実施形態と共通する点については説明を省略または簡略する。
【００９２】
第２の実施形態の接触子１Ｂは、図５に示すように、ばね部２Ｂおよび導電部３Ｂを備えている。
【００９３】
ばね部２Ｂは、プローブカード２０の配線基板２０ａの表面上においてセラミックを用いて形成されている。このばね部２Ｂに関しては第１の実施形態と同様である。
【００９４】
導電部３Ｂは、導電材料を用いてバンプと対向するばね部２Ｂの表面２Ｂａを覆う表面側導電部７Ｂとその裏面２Ｂｂを覆う裏面側導電部８Ｂとを有している。また、これら表面側導電部７Ｂおよび裏面側導電部８Ｂは連続して形成されることにより電気的に接続されている。つまり、ばね部２Ｂの裏面２Ｂｂにも導電部３Ｂを形成することが第１の実施形態と異なる。表面側導電部７Ｂおよび裏面側導電部８Ｂに用いる導電材料はＣｕ、Ｃｒ、Ａｕ、Ｎｉ−Ｐなどの金属が主として挙げられる。第２の実施形態においては、表面側導電部７ＢはＮｉ−Ｐを用いてＣｒ／Ｃｕ表面側シード膜３０の表面上にめっき形成されており、裏面側導電部８ＢはＣｕを用いてＴｉ／Ｃｕ裏面側シード膜３１の表面上に形成されている。そして、この導電部３Ｂ（表面側導電部７Ｂおよび裏面側導電部８Ｂ）ならびに表面側シード膜３０および裏面側シード膜３１を介して接触子１Ｂはその根元１Ｂｒの下方にあるビア２０ｂに電気的に接続されている。
【００９５】
次に、図６を用いて、第２の実施形態の接触子１Ｂの製造方法を説明する。ここで、図６は第２の実施形態の接触子１Ｂの製造方法をＡ〜Ｌの順に示す縦断面図である。なお、第１の実施形態と共通する点については説明を省略または簡略する。
【００９６】
第２の実施形態の接触子１Ｂは、工程２ａ〜工程２ｌを経て製造される。
【００９７】
工程２ａにおいては、図６Ａに示すように、プローブカード２０の配線基板２０ａの表面上に第１レジスト１１を錐体状に形成する。また、この第１レジスト１１はその周縁にビア２０ｂが配置されるように形成されている。なお、第１レジスト１１の寸法およびそのレジスト材については第１の実施形態と同様である。
【００９８】
工程２ｂにおいては、図６Ｂに示すように、第１レジスト１１の表面および配線基板２０ａの表面に裏面側シード膜３１をスパッタ形成する。この裏面側シード膜３１に用いる導電材料としては、下層（図示せず）となるＴｉに上層（図示せず）となるＣｕを積層させたＴｉ／Ｃｕ積層金属が用いられる。このとき、膜厚１５ｎｍのＴｉ下層を第１レジスト１１の表面および配線基板２０ａの表面にスパッタ形成した後、Ｔｉ下層の表面に膜厚３μｍのＣｕ上層をスパッタ形成して裏面側シード膜３１を得る。
【００９９】
工程２ｃにおいては、裏面側シード膜３１の表面に第２レジスト１２を膜状に形成する（図６Ｃを参照）。その後、図６Ｃに示すように、第２レジスト１２に対して立体らせん状の溝１２ａをパターンニングする。なお、第２レジスト１２のレジスト材は第１の実施形態と同様である。
【０１００】
工程２ｄにおいては、図６Ｄに示すように、第２レジスト１２の溝１２ａから露出した裏面側シード膜３１に裏面側導電部８Ｂを膜状にめっき形成する。裏面側導電部８Ｂとしては、導電性に優れたＣｕや耐摩耗性に優れたＮｉ−Ｐ、その他の良導電性金属や機械的特性に優れた金属を選択することができる。第２の実施形態の裏面側導電部８Ｂとしては、裏面側導電部８Ｂが裏面側シード膜３１およびばね部２Ｂに覆われることを考慮して、Ｃｕが選択されている。
【０１０１】
工程２ｅにおいては、図６Ｅに示すように、裏面側導電部８Ｂの表面および第２レジスト１２の表面にセラミックを噴出して成膜する。これにより、第２レジスト１２の溝から露出した裏面側導電部８Ｂの表面に厚さ３０μｍのセラミック製のばね部２Ｂを形成する。第２の実施形態において、このばね部２Ｂはエアロゾルデポジション法により形成されている。ばね部２Ｂに用いるセラミックとしては、ジルコニア系セラミック、特に、イットリア安定化ジルコニアまたはイットリア部分安定化ジルコニアが選択されている。
【０１０２】
工程２ｆにおいては、図６Ｆに示すように、ばね部２Ｂの形成後に第２レジスト１２をレジスト除去剤により除去する。この除去作業により、第２レジスト１２の表面に形成されたばね部２Ｂがリフトオフされる。なお、レジスト除去剤は第１の実施形態と同様である。
【０１０３】
工程２ｇにおいては、図６Ｇに示すように、第２レジスト１２の除去により露出した裏面側シード膜３１をイオンミリングにより除去する。裏面側シード膜３１の除去により、第１レジスト１１が露出する。
【０１０４】
工程２ｈにおいては、図６Ｈに示すように、裏面側シード膜３１の除去後、第１レジスト１１をレジスト除去剤により除去する。これにより、裏面側導電部８Ｂの裏面側に形成された裏面側シード膜３１が裏面側から露出する。なお、レジスト除去剤は第１の実施形態と同様である。
【０１０５】
工程２ｉにおいては、図６Ｉに示すように、第１レジスト１１の除去後、ばね部２Ｂの表面２Ｂａおよび配線基板２０ａの表面に表面側シード膜３０をスパッタ形成する。この表面側シード膜３０は裏面側シード膜３１に接触して電気的に接続するように裏面側シード膜３１に連続形成されている。その際、ばね部２Ｂの表面２Ｂａから裏面側シード膜３１まで表面側シード膜３０が回り込むように、スパッタのガス圧を上昇させて表面側シード膜３０を成膜する。なお、配線基板２０ａの表面にはばね部２Ｂに覆われて表面側シード膜３０が形成されない部分が生じるが、配線基板２０ａの表面に形成された表面側シード膜３０は後の工程２ｌにおいて除去されるため、問題にならない。
【０１０６】
工程２ｊにおいては、図６Ｊに示すように、配線基板２０ａの表面上に形成された表面側シード膜３０に第３レジスト１３を膜状に形成する。第３レジスト１３の形成の際、ばね部２Ｂの頂点２Ｂｔに焦点を合わせて露光することにより、ばね部２Ｂに第３レジスト１３が形成されないようにする。また、配線基板２０ａの表面に焦点を合わせずに露光することにより、配線基板２０ａの表面に第３レジスト１３が形成されるようにする。図６Ｊに示すように、焦点位置や露光具合によりばね部２Ｂの根元２Ｂｒに第３レジスト１３が形成されてしまうこともあるが、ばね部２Ｂの全体に第３レジスト１３が形成されない限り、ばね部２Ｂの一部に第３レジスト１３が形成されても問題はない。
【０１０７】
工程２ｋにおいては、図６Ｋに示すように、第３レジスト１３の形成後に露出している表面側シード膜３０に表面側導電部７Ｂをめっき形成する。表面側シード膜３１は裏面側シード膜３１と連続して形成されているため、裏面側シード膜３１の裏面側にも表面側導電部７Ｂが形成されている。ただし、ばね部２Ｂの裏面側には裏面側導電部８Ｂが形成されており、ばね部２Ｂの裏面側の導電性が確保されているため、裏面側シード膜３１に表面側導電部７Ｂが形成される前に表面側導電部７Ｂのめっき形成を終了しても問題ない。
【０１０８】
工程２ｌにおいては、図２Ｌに示すように、表面側導電部７Ｂの形成後、第３レジスト１３をレジスト除去剤により除去する。また、図２Ｌに示すように、第３レジスト１３の除去後に露出した表面側シード膜３０をイオンミリングにより除去する。レジスト除去剤およびイオンミリングについては、第１の実施形態と同様である。
【０１０９】
以上の工程を経ることにより、第２の実施形態の接触子１Ｂが製造される。なお、第１の実施形態と同様、導電部３Ｂの表面にＡｕの保護膜を形成しても良い。
【０１１０】
次に、図５および図６を用いて、第２の実施形態の接触子１Ｂおよびその製造方法の作用を説明する。なお、第１の実施形態と共通する点については説明を省略または簡略する。
【０１１１】
第２の実施形態の接触子１Ｂは、図５に示すように、セラミック製のばね部２Ｂおよび導電性を有する導電部３Ｂを備えている。第１の実施形態と同様、この接触子１Ｂはプローブカード２０の配線基板２０ａに配設されており、その接触子１Ｂの凸方向の対向位置に検査対象の半導体デバイスのバンプが配置される。そして、半導体デバイスの導通検査の際、接触子１Ｂはバンプに押下された状態で高温高電圧雰囲気下にさらされる。
【０１１２】
ここで、ばね部２Ｂは第１の実施形態と同様にセラミック製であり、立体らせん状に形成されているため、接触子１Ｂの永久変形を起こし難くすることができるとともに、半導体デバイスに磁場の悪影響を及ぼさない。また、このばね部２Ｂはエアロゾルデポジション法により形成されているので焼結する必要が無く、焼結熱により配線基板２０ａを破壊することもない。さらに、このセラミックはジルコニア系セラミック、特にイットリア安定化ジルコニアまたはイットリア部分安定化ジルコニアの安定化ジルコニアが選択されているため、繰返変形特性などの機械的特性に優れたばね部２Ｂを得ることができる。
【０１１３】
また、図５に示すように、導電部３Ｂは表面側導電部７Ｂおよび裏面側導電部８Ｂを有している。これら表面側導電部７Ｂおよび裏面側導電部８Ｂは接触して電気的に接続されている。このことから、接触子１Ｂは表面側導電部７Ｂに接触したバンプと裏面側導電部８Ｂに裏面側シード膜３１を介して電気的に接続したビア２０ｂとを導通させることができるので、配線基板２０ａのビア（配線）２０ｂの表面上に接触子１Ｂを形成することができる。これにより、プローブカード２０に配設される接触子１Ｂの配設ピッチを小さくすることができる。
【０１１４】
そして、表面側導電部７ＢはＮｉ−Ｐを用いて形成されているために表面側導電部７Ｂの耐摩耗性を向上させることができる。また、裏面側導電部８ＢはＣｕを用いて形成されているために裏面側導電部８Ｂの導電性をＮｉ−Ｐ製の表面側導電部７Ｂよりも向上させることができる。これにより、導電部３Ｂの全体の導電性を向上させることができる。なお、第１の実施形態と同様、表面側導電部７Ｂの膜厚はばね部２Ｂの膜厚よりも薄くすることができるので、半導体デバイスに対する表面側導電部７Ｂからの磁場の悪影響を最小限に抑制することができる。
【０１１５】
このような第２の実施形態の接触子１Ｂは、工程２ａ〜工程２ｌを経て形成される。第１の実施形態と大きく異なる点は、図６Ｄに示すように、工程２ｄにおいて裏面側導電部８Ｂを形成した点にある。これにより、図６Ｅに示すように、工程２ｅにおいてセラミック製のばね部２Ｂを形成したときにその裏面２Ｂｂに裏面側導電部８Ｂを配置することができる。
【０１１６】
また、工程ｉにおいては、図６Ｉに示すように、表面側シード膜３０が裏面側シード膜３１に接触して導通するようにスパッタ形成されている。そのため、表面側シード膜３１の表面にめっき形成される表面側導電部７Ｂを、裏面側シード膜３１とばね部２Ｂとの間に介在する裏面側導電部８Ｂに電気的に接続させることができる。
【０１１７】
そして、図５に示すように、表面側導電部７Ｂの下地層となる表面側シード膜３０については、下層のＣｒの接着性がセラミック製のばね部２Ｂに対して良好なので、表面側導電部７Ｂがばね部２Ｂの表面から剥離することを防止することができる。また、表面側シード膜３０の上層のＣｕについては導電性が良いので、表面側導電部７Ｂのめっき形成を容易にすることができる。同様に、裏面側導電部８Ｂの下地層となる裏面側シード膜３１については、下層のＴｉの接着性が第１レジスト１１に対して良好なので、第１レジスト１１に均一な膜厚の裏面側シード膜を形成することができる。また、上層のＣｕの導電性が優れているので、裏面側導電部８Ｂのめっき形成を容易にすることができる。
【０１１８】
その他、工程２ａ〜工程２ｊにおいて、ばね部２Ｂをエアロゾルデポジション法により形成したこと、セラミックにジルコニア系セラミック、特に安定化ジルコニアを用いたこと、表面側導電部７ＢにＮｉ−Ｐを用いたこと、裏面側導電部８ＢにＣｕを用いたことに関しては、前述した第２の実施形態の接触子１Ｂの作用と同様である。
【０１１９】
次に、図７を用いて、第３の実施形態の接触子１Ｃを説明する。ここで、図７は、第３の実施形態の接触子１Ｃを示す縦断面図である。なお、第１の実施形態または第２の実施形態と共通する点については説明を省略または簡略する。
【０１２０】
第３の実施形態の接触子１Ｃは、図７に示すように、ばね部２Ｃおよび導電部３Ｃを備えている。
【０１２１】
ばね部２Ｃは、プローブカード２０の配線基板２０ａの表面上においてセラミックを用いて形成されている。このばね部２Ｃはセラミックをスパッタして焼結することにより形成されている点で第１の実施形態および第２の実施形態と異なる。セラミックとしてはジルコニア系セラミック、特に安定化ジルコニアが選択されており、この点は第１の実施形態および第２の実施形態と同様である。
【０１２２】
導電部３Ｃは、バンプと対向するばね部２Ｃの表面２Ｃａを覆う表面側導電部７Ｃとその裏面２Ｃｂを覆う裏面側導電部８Ｃとを有している。また、これら表面側導電部７Ｃおよび裏面側導電部８Ｃは接触するように形成されることにより電気的に接続されている。この導電部３Ｃに関しては第２の実施形態と同様である。
【０１２３】
次に、図８を用いて、第３の実施形態の接触子１Ｃの製造方法を説明する。ここで、図８は第３の実施形態の接触子１Ｃの製造方法をＡ〜Ｌの順に示す縦断面図である。なお、第１の実施形態と共通する点については説明を省略または簡略する。
【０１２４】
第３の実施形態の接触子１Ｃは、工程３ａ〜工程３ｊを経て製造される。
【０１２５】
工程３ａにおいては、図８Ａに示すように、プローブカード２０の配線基板２０ａの表面上に第１レジスト１１を錐体状に形成する。この工程３ａは第１の実施形態の工程１ａと同様であり、第１レジスト１１の寸法およびレジスト材も第１の実施形態と同様である。
【０１２６】
工程３ｂにおいては、図８Ｂに示すように、第１レジスト１１の表面および配線基板２０ａの表面に裏面側シード膜３１を形成する。この裏面側シード膜３１としては、膜厚１５ｎｍのＴｉ層（図示せず）を第１レジスト１１の表面および配線基板２０ａの表面にスパッタ形成した後、Ｔｉ層の表面に膜厚１００ｎｍのＣｕ層（図示せず）をスパッタ形成することにより得られる。
【０１２７】
工程３ｃにおいては、図８Ｃに示すように、裏面側シード膜３１の表面に第２レジスト１２を膜状に形成するとともに、第２レジスト１２に対して立体らせん状の溝１２ａをパターンニングする。この工程３ｃは第１の実施形態の工程１ｂと同様であり、第２レジスト１２のレジスト材も第１の実施形態と同様である。
【０１２８】
工程３ｄにおいては、図８Ｄに示すように、第２レジスト１２のパターンニングにより露出した裏面側シード膜３１の表面に裏面側導電部８Ｃをめっき形成する。この裏面側導電部８Ｃに用いる導電材料としては、Ｃｕ、Ａｕ、Ｎｉ−Ｐなどの金属が主として挙げられるが、第３の実施形態の裏面側導電部８ＣにおいてはＣｕが用いられる。裏面側導電部８Ｃの膜厚は５μｍとなっている。
【０１２９】
工程３ｅにおいては、図８Ｅに示すように、裏面側導電部８Ｃを形成後に第２レジスト１２をレジスト除去剤により除去する。そして、図８Ｆに示すように、第２レジスト１２の除去により露出した裏面側シード膜３１をイオンミリングにより除去する。裏面側シード膜３１の除去後、図８Ｇに示すように、第１レジスト１１をレジスト除去剤により除去する。第１レジスト１１および第２レジスト１２のレジスト除去剤ならびにイオンミリングは第１の実施形態と同様のものを用いる。
【０１３０】
工程３ｆにおいては、図８Ｈに示すように、第２レジスト１２の除去により露出した裏面側導電部８Ｃの表面にセラミックを噴出して成膜することにより、裏面側導電部８Ｃの表面にセラミック製のばね部２Ｃを形成する。第３の実施形態のばね部２Ｃの形成は、第１の実施形態および第２の実施形態と異なり、セラミックスパッタ法により行なう。具体的には、Ａｒ８０％、Ｏ２２０％の混合ガス圧０．７Ｐａの雰囲気下、裏面側導電部８Ｃの表面にセラミック粒子を膜厚１０μｍ程度になるようにスパッタし、７００℃で６時間かけてセラミックを焼結させることによりばね部２Ｃを形成する。ばね部２Ｃに用いるセラミックとしては、ジルコニア系セラミック、特に、イットリア安定化ジルコニアやイットリア部分安定化ジルコニアの安定化ジルコニアが選択されている。また、ばね部２Ｃの焼結は高温雰囲気下になるため、配線基板２０ａには耐熱材料、たとえばセラミックを用いることが好ましい。
【０１３１】
工程３ｇにおいては、図８Ｉに示すように、ばね部２Ｃの形成後、ばね部２Ｃの表面２Ｃａおよび配線基板２０ａの表面に形成されたセラミック層２Ｃｃの表面に表面側シード膜３０をスパッタ形成する。その際、後の工程３ｉにおいて形成される表面側導電部７Ｃを裏面側導電部８Ｃに導通させるため、表面側シード膜３０を裏面側導電部８Ｃと接触するようにスパッタ形成する。具体的には、第２の実施形態と同様、ばね部２Ｃの表面２Ｃａから裏面側シード膜３１まで表面側シード膜３０が回り込むように、スパッタのガス圧を上昇させて表面側シード膜３０を成膜する。この表面側シード膜３０としては、膜厚１５ｎｍのＣｒ層（図示せず）をばね部２Ｃの表面２Ｃａおよびセラミック層２Ｃｃの表面にスパッタ形成した後、Ｃｒ層の表面に膜厚１００ｎｍのＣｕ層（図示せず）をスパッタ形成することにより得られる。
【０１３２】
工程３ｈにおいては、図８Ｊに示すように、配線基板２０ａの表面に形成された表面側シード膜３０のみに第３レジスト１３を膜状に形成する。第３レジスト１３のレジスト材は第１レジスト１１および第２レジスト１２のレジスト材と同様である。また、第２の実施形態と同様、ばね部２Ｃの根元の一部に第３レジスト１３が形成されても良い。
【０１３３】
工程３ｉにおいては、図８Ｋに示すように、第３レジスト１３の形成後、ばね部２Ｃの表面２Ｃａに形成された表面側シード膜３０の表面に表面側導電部７Ｃをめっき形成する。表面側導電部７Ｃに用いる導電材料としてはＣｕ、Ａｕ、Ｎｉ−Ｐなどの金属が主として挙げられるが、第３の実施形態の表面側導電部７ＣにおいてはＮｉ−Ｐが選択されており、その膜厚は２μｍである。
【０１３４】
工程３ｊにおいては、図８Ｌに示すように、表面側導電部７Ｃの形成後、第３レジスト１３をレジスト除去剤により除去する。また、第３レジスト１３の除去後、第３レジスト１３の除去により露出した表面側シード膜３０をイオンミリングにより除去する。第３レジスト１３のレジスト除去剤は第１レジスト１１および第２レジスト１２に用いられるものと同様である。
【０１３５】
以上の工程を経ることにより、第３の実施形態の接触子１Ｃが製造される。なお、第１の実施形態や第２の実施形態と同様、耐酸化性を向上させるため、導電部３Ｃの表面にＡｕ保護膜を形成しても良い。
【０１３６】
次に、図７および図８を用いて、第３の実施形態の接触子１Ｃおよびその製造方法の作用を説明する。なお、第１の実施形態または第２の実施形態と共通する点については説明を省略または簡略する。
【０１３７】
第３の実施形態の接触子１Ｃは、図７に示すように、セラミック製のばね部２Ｃおよび導電性を有する導電部３Ｃを備えている。第１の実施形態および第２の実施形態と同様、この接触子１Ｃはプローブカード２０の配線基板２０ａに配設されており、その接触子１Ｃの凸方向の対向位置に検査対象の半導体デバイスのバンプが配置される。そして、半導体デバイスの導通検査の際、接触子１Ｃはバンプに押下された状態で高温高電圧雰囲気下にさらされる。
【０１３８】
ここで、ばね部２Ｃは第１の実施形態および第２の実施形態と同様にセラミック製であり、立体らせん状に形成されているため、接触子１Ｃの永久変形を起こし難くすることができるとともに、半導体デバイスに磁場の悪影響を及ぼさない。ただし、第１の実施形態および第２の実施形態と異なり、このばね部２Ｃはスパッタおよび焼結により形成されているので、第３の実施形態の接触子１Ｃはセラミックなどの耐熱材料を用いた配線基板２０ａの表面上に形成される。ばね部２Ｃに用いるセラミックとしては、第１の実施形態および第２の実施形態と同様にジルコニア系セラミック、特にイットリア安定化ジルコニアまたはイットリア部分安定化ジルコニアの安定化ジルコニアが選択されているため、繰返変形特性などの機械的特性に優れたばね部２Ｃを得ることができる。
【０１３９】
また、接触子１Ｃは導電部３Ｃを備えており、第２の実施形態と同様、導電部３Ｃは表面側導電部７Ｃおよび裏面側導電部８Ｃを有している。この表面側導電部７Ｃはばね部２Ｃの表面２Ｃａに形成されているとともに、裏面側導電部８Ｃはばね部２Ｃの裏面２Ｃｂに形成されている。そして、これら表面側導電部７Ｃおよび裏面側導電部８Ｃは裏面側シード膜３１を介して電気的に接続されている。このことから、接触子１Ｃは表面側導電部７Ｃに接触したバンプと裏面側シード膜３１を介して裏面側導電部８Ｃに電気的に接続したビア２０ｂとを導通させることができるので、配線基板２０ａの配線の表面上に接触子１Ｃを形成することができる。これにより、プローブカード２０に配設される接触子１Ｃの配設ピッチを小さくすることができる。
【０１４０】
そして、表面側導電部７ＣはＮｉ−Ｐを用いて形成されているために耐摩耗性に優れており、裏面側導電部８ＣはＣｕを用いて形成されているために導電性に優れている。
【０１４１】
このような第３の実施形態の接触子１Ｃは、図８に示す工程３ａ〜工程３ｊを経て形成される。第１の実施形態および第２の実施形態と大きく異なる点は、図８Ｈに示すように、工程３ｆにおいてばね部２Ｃをスパッタおよび焼結により形成することである。そのため、図８Ｅおよび図８Ｇに示すように、工程３ｆより前の工程３ｅまでに耐熱性のない第１レジスト１１および第２レジスト１２を除去している。これにより、室温下でなくともセラミック製のばね部２Ｃを形成することができる。そのため、永久変形を起こし難い接触子１Ｃを製造することができる。また、図８Ｄに示すように、工程３ｄにおいてばね部２Ｃの裏面２Ｃｂに裏面側導電部８Ｃが配置されるように予め裏面側導電部８Ｃを形成しているので、配線基板２０ａの配線の表面上にばね部２Ｃを形成しても接触子１Ｃに接触したバンプを配線に導通させることができる。
【０１４２】
その他、工程３ａ〜工程３ｊにおいて、セラミックにジルコニア系セラミック、特に安定化ジルコニアを用いたこと、表面側導電部７ＣにＮｉ−Ｐを用いたこと、裏面側導電部８ＣにＣｕを用いたこと、表面側シード膜３０にＣｒ／Ｃｕ積層金属を用いたことおよび裏面側シード膜３１にＴｉ／Ｃｕ積層金属を用いたことは、前述した第２の実施形態の接触子１Ｂおよびその製造方法に係る作用と同様である。
【０１４３】
すなわち、第１から第３の実施形態の接触子１Ａ〜１Ｃおよびその製造方法によれば、ばね部２Ａ〜２Ｃを磁性のないセラミック製にして機械的特性を向上させているので、半導体デバイスの導通検査を繰返し行なってもへたってしまうことを防止することができるとともに、半導体デバイスに磁場の悪影響を及ぼすことを抑制することができるという効果を奏する。
【０１４４】
また、第１および第２の実施形態の接触子１Ａ、１Ｂおよびその製造方法によれば、セラミック製のばね部２Ａ、２Ｂを常温形成することができるので、従来から用いられている配線基板２０ａを変更せずに利用することができる。
【０１４５】
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。例えば、第３の実施形態においては、ばね部３Ｂをエアロゾルデポジション法により形成されていても良い。
【図面の簡単な説明】
【０１４６】
【図１】第１の実施形態の接触子を示す斜視図
【図２】図１の２−２矢視断面図
【図３】第１の実施形態に係る接触子の製造方法をＡ〜Ｉの順に示す縦断面図
【図４】エアロゾルデポジション法によりばね部を第１レジストの表面に形成する状態を示す概念図
【図５】第２の実施形態の接触子を示す縦断面図
【図６】第２の実施形態の接触子の製造方法をＡ〜Ｌの順に示す縦断面図
【図７】第３の実施形態の接触子を示す縦断面図である。
【図８】第３の実施形態の接触子の製造方法をＡ〜Ｌの順に示す縦断面図
【図９】従来の接触子の製造方法をＡ〜Ｃの順に示す縦断面図
【符号の説明】
【０１４７】
１Ａ〜１Ｃ  接触子  
２Ａ〜２Ｃ  ばね部
３Ａ〜３Ｃ  導電部
７Ｂ、７Ｃ  表面側導電部
８Ｂ、８Ｃ  裏面側導電部
２０  プローブカード
２０ａ  配線基板
３０  表面側シード膜
３１  裏面側シード膜
【図１】
2008216179.tif 000003
【図２】
2008216179.tif 000004
【図３】
2008216179.tif 000005
【図４】
2008216179.tif 000006
【図５】
2008216179.tif 000007
【図６】
2008216179.tif 000008
【図７】
2008216179.tif 000009
【図８】
2008216179.tif 000010
【図９】
2008216179.tif 000011