(57)【要約】【課題】  プロービング時のオーバードライブ量を検出できるプロービング深さ検知用パタン、およびＩＣチップの実装用アライメントマークを、工程の増加なく形成できる半導体装置を得る。【解決手段】  プロービング深さ検知用パタンは、複数のメタル配線層を有するＩＣチップ内において、パッド領域を形成するメタル配線層より下層に位置するメタル配線層によって形成した。またＩＣチップ１つに対して２個以上のプロービング深さ検知用パタンを配置してプロービングテスト時における横方向やシーター方向のズレも検知可能とした。とともにＩＣチップを他の基板等に実装する際の位置合わせに用いる実装用アライメントマークを兼用するようにした。【選択図】  図１
2008198776.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳトランジスタやプロービング用のパッド領域などの素子からなるシリコン基板上に構成された複数のメタル配線層を有する複数のＩＣチップからなる半導体装置において、前記パッド領域を形成する前記メタル配線層より下層に位置するメタル配線層によって形成されたプロービング深さ検知用パタンを前記ＩＣチップ内部に有し、前記プロービング深さ検知用パタンは、前記ＩＣチップを前記シリコン基板から切り出して他の基板等に実装する際の位置合わせに用いる実装用アライメントマークを兼用していることを特徴とする半導体装置。
【請求項２】
前記プロービング深さ検知用パタンは、前記パッド領域に比較して平面的に小さい形状で形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記プロービング深さ検知用パタンは、前記ＩＣチップ１つに対して２つ以上設けられていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記プロービング深さ検知用パタンはこれに電気的に接続されたパッド領域を有することを特徴とする請求項１記載の半導体装置。
【請求項５】
前記プロービング深さ検知用パタンとこれに電気的に接続された前記パッド領域との間の電気的特性を測定することによってオーバードライブ量の過不足を判定できる請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタやプロービング用のパッド領域などの素子からなるシリコン基板上に構成する複数のＩＣチップを有する半導体装置における、プロービング時のプローブ深さを検出する検知用パタンおよびＩＣチップをシリコン基板から切り出して他の基板等に実装する際の位置合わせに用いる実装用アライメントマークに関する。
【背景技術】
【０００２】
従来、通常のＩＣにおいて、完成後の電気的特性などを検査するためにプロービングテストが一般的に行われている。
【０００３】
また、多数のプロービング用パッドを有するＩＣにおいては、チップ面積縮小の観点からプロービング用パッドの間隔を出来るだけ小さく設定することがＩＣのコスト対応のために必須である。
【０００４】
ここで、プロービングテストは細い検出用の針を用いて実施することが多いが、多数のプロービング用パッドを有するＩＣにおいては、プロービング用パッドの間隔が小さく、プローブ時に針の位置ずれの影響を受けやすい。プローブ時の深さ方向の状態（針の進入深さ）が適性でない場合には、プローブの先端とプロービング用パッドの導電体との間の接触抵抗が高くなり、正確な電気的特性の取得ができなくなる場合がある。このため、プロービングテストに際しては、一定のオーバードライブ（針の押し込み）をかけて測定を行うが、適正なオーバードライブ量の状態でテストが行えているか否かを判断するためにプロービング用の針における深さ方向の状態を検出できることが望ましい。横方向のずれを検出するためには、プロービング時の針の位置ずれ検出用のパッドを設けて測定を行う手法を示した例もある。（例えば、特許文献１参照。）
また、ＩＣチップを用いてＬＣＤモジュールなどを形成する際には、シリコン基板から切り出されたＩＣチップを他の基板に実装する工程にて、実装用の基板とＩＣチップとの位置合わせを行う必要がある。通常この工程は画像認識の方法を用いてＩＣチップの位置や向きを判別することにより自動実装機によって行われるため、誤認識を防止するために、この位置合わせに用いる実装用アライメントマークには特徴的な形状や他領域とのコントラストが求められる。
【特許文献１】特開平６−４５４１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述のように多数のプロービング用パッドを有するＩＣにおいては、プロービング用パッドの間隔が小さく設定されており、電気的測定を行う際にはプローブ時の針の位置ずれや深さ方向のオーバードライブ量不足の影響を受けやすく、プロービングテストが正確に実施できなくなってしまったり、誤った特性を認識してしまったりという問題点があった。改善策として、プロービング時の針の位置ずれ検出のために特別なパッドを複数個設けて測定を行う手法を示した例も提案されているが、特別な測定用のパッドの占有面積が大きいことや、位置ずれの方向を検出できないこと、プローブの深さ方向の情報を得ることは出来ないなどの問題があった。
【０００６】
また、従来の実装用アライメントマークは、パッド領域と同一のメタル配線で形成されていたため、他のメタル配線やパッド領域との識別が明確でなかったり、コントラストが大きくとれず誤認識を起こしたりしやすかった。このため、実装工程に支障をきたすことがあった。また、別途特別な膜にてアライメントマークを形成する例も見受けられるが、工程が増加したり、ＩＣチップ領域内の占有面積が増大したりしてコストアップの原因ともなっていた。
【課題を解決するための手段】
【０００７】
上記問題点を解決するために、本発明は半導体装置を以下のように構成した。
【０００８】
プロービング深さ検知用パタンは、複数のメタル配線層を有するＩＣチップ内において、パッド領域を形成するメタル配線層より下層に位置するメタル配線層によって形成した。またＩＣチップ１つに対して２個以上のプロービング深さ検知用パタンを配置してプロービングテスト時における横方向やシーター方向のズレも検知可能とした。
【０００９】
また、プロービング深さ検知用パタンは、パッド領域を形成するメタル配線層と異なったメタル配線層によって形成したので、周囲とのコントラストが明瞭になり、パッド領域との誤認識も防止できるようになったので、ＩＣチップを他の基板等に実装する際の位置合わせに用いる実装用アライメントマークとしてもその機能を発揮できるようになった。
【００１０】
これらの手段によって、工程の増加もなく簡単に深さ方向の情報を得ることが可能な、プロービング深さ検知用パタンおよび実装用アライメントマークを有する半導体装置を得ることができる。
【発明の効果】
【００１１】
以上説明したように、本発明のプロービング深さ検知用パタンは、複数のメタル配線層を有するＩＣチップ内において、パッド領域を形成するメタル配線層より下層に位置するメタル配線層によって形成されており、ＩＣチップ１つに対して２個以上のプロービング深さ検知用パタンを配置してプロービングテスト時における横方向やシーター方向のズレも検知可能とした。また、プロービング深さ検知用パタンは、パッド領域を形成するメタル配線層と異なったメタル配線層によって形成したので、周囲とのコントラストが明瞭になり、パッド領域との誤認識も防止できるようになったので、ＩＣチップを他の基板等に実装する際の位置合わせに用いる実装用アライメントマークとしてもその機能を発揮できるようになった。
【００１２】
これらの手段によって、占有面積が小さく、深さ方向の情報を得ることが可能な、プロービング深さ検知用パタンならびに実装用アライメントマークを有する半導体装置を簡単に得ることができる。
【発明を実施するための最良の形態】
【００１３】
【実施例１】
【００１４】
図１は、本発明に係るプロービング深さ検知用パタンの第１の実施例を示す模式的断面図である。
【００１５】
シリコン酸化膜などからなる下地の絶縁膜６５１上の、後にプロービング深さ検知用パタン４５０となる領域ならびに後にパッド領域２０１となる領域に、アルミニウムなどからなる１層目のメタル配線層８０１が形成され、後にパッド領域２０１となる領域にはシリコン酸化膜などからなる第２の絶縁膜６５２を介して、アルミニウムなどからなる２層目のメタル配線層８０２が形成されている。さらにプロービング深さ検知用パタン４５０および、パッド領域２０１のプロービングを行う開口部以外は、窒化シリコン膜などの絶縁膜よりなる保護膜７０１にて覆われている。
【００１６】
図１の例では、簡単のため一つのプロービング深さ検知用パタン４５０と一つのパッド領域２０１のみを示したが、実際のＩＣにおいては、ひとつのＩＣチップ内には複数のパッド領域２０１が形成されている場合が通常である。
【００１７】
ＩＣチップの電気的な測定を行うためのプローブを行う際には、本発明のプロービング深さ検知用パタン４５０と通常のパッド領域２０１との両方に同時に、同じ高さに設定されたプローブ（針）により針あて（プロービング）を行う。
【００１８】
ここで、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１は、通常のパッド領域２０１の２層目のメタル配線層８０２よりも高さ方向で低い位置に配置されている。
【００１９】
図示しないが、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１をパッド領域２０１の２層目のメタル配線層８０２とＩＣ内部で電気的に接続しておき、その状態でプロービングすることにより、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１とパッド領域２０１の２層目のメタル配線層８０２との両端子間の抵抗などの電気的な特性の確認を行うことができる。また２個以上のプロービング深さ検知用パタン４５０を設定して互いの１層目のメタル配線層８０１を内部で電気的に接続しておき、プロービングにより両端子間の抵抗など電気的特性の確認を行うことができる。これらの手段により、プロービングが十分なオーバードライブ量をもって行われているかどうかを確認することができる。
【００２０】
仮に、オーバードライブ量が不足している場合には、通常のパッド領域２０１の２層目のメタル配線層８０２よりも、高さ方向で低い位置に配置されているプロービング深さ検知用パタン４５０の１層目のメタル配線層８０１とプローブ（針）との接触が、まず先に悪くなり、接触抵抗が高い状態が検出できるので、これによってオーバードライブが不足していることを検知できる。
【００２１】
また、通常のパッド領域２０１における２層目のメタル配線層８０２のパタン面積よりも、プロービング深さ検知用パタン４５０における１層目のメタル配線層８０１のパタン面積を小さくしておき、例えば円状の形状で形成することにより、プロービングテスト時に横方向の針のズレが生じた際にも、より検知し易くなる。また、プロービング深さ検知用パタン４５０をＩＣチップ内に２個以上配置することにより、シーター方向のズレも検知しやすくなる。
【００２２】
さらに、プロービング深さ検知用パタン４５０は、その上面の保護膜７０１は排除されるとともに、通常のパッド領域２０１の２層目のメタル配線層８０２とは別の配線層である１層目のメタル配線層８０１にて形成されているため、後のＩＣ実装工程における切り出されたＩＣチップを他の基板等に実装する際の位置合わせに用いる実装用アライメントマークとしても、周囲とのコントラストが明瞭となり、通常のパッド領域２０１などに存在する２層目のメタル配線層８０２との誤認識が防止され、その機能を十分に発揮することができる。望ましくは、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１のパタン形状を、カギ形や十字形など、ＩＣチップ内の他の領域に見られないユニークな形状で形成すると、誤認識防止に対してさらなる効果を奏することができる。
【実施例２】
【００２３】
図２は、本発明に係るプロービング深さ検知用パタンの第２の実施例を示す模式的断面図である。
シリコン酸化膜などからなる下地の絶縁膜６５１上の、後にプロービング深さ検知用パタン４５０となる領域ならびに後にパッド領域２０１となる領域に、アルミニウムなどからなる１層目のメタル配線層８０１が形成され、後にパッド領域２０１となる領域にはシリコン酸化膜などからなる第２の絶縁膜６５２を介して、アルミニウムなどからなる２層目のメタル配線層８０２が形成されている。さらに後にパッド領域２０１となる領域には、２層目のメタル配線層８０２上にシリコン酸化膜などからなる第３の絶縁膜６５３を介して、アルミニウムなどからなる３層目のメタル配線層８０３が形成されている。さらにプロービング深さ検知用パタン４５０および、パッド領域２０１のプロービングを行う開口部以外は、窒化シリコン膜などの絶縁膜よりなる保護膜７０１にて覆われている。
【００２４】
図２の例では、簡単のため一つのプロービング深さ検知用パタン４５０と一つのパッド領域２０１のみを示したが、実際のＩＣにおいては、ひとつのＩＣチップ内には複数のパッド領域２０１が形成されている場合が通常である。
【００２５】
ＩＣチップの電気的な測定を行うためのプローブを行う際には、本発明のプロービング深さ検知用パタン４５０と通常のパッド領域２０１との両方に同時に、同じ高さに設定されたプローブ（針）により針あて（プロービング）を行う。
【００２６】
ここで、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１は、通常のパッド領域２０１の３層目のメタル配線層８０２よりも高さ方向で低い位置に配置されている。
【００２７】
図示しないが、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１をパッド領域２０１の３層目のメタル配線層８０３とＩＣ内部で電気的に接続しておき、その状態でプロービングすることにより、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１とパッド領域２０１の３層目のメタル配線層８０３との両端子間の抵抗などの電気的な特性の確認を行うことができる。また２個以上のプロービング深さ検知用パタン４５０を設定して互いの１層目のメタル配線層８０１を内部で電気的に接続しておき、プロービングにより両端子間の抵抗など電気的特性の確認を行うことができる。これらの手段により、プロービングが十分なオーバードライブ量をもって行われているかどうかを確認することができる。
【００２８】
仮に、オーバードライブ量が不足している場合には、通常のパッド領域２０１の３層目のメタル配線層８０３よりも、高さ方向で低い位置に配置されているプロービング深さ検知用パタン４５０の１層目のメタル配線層８０１とプローブ（針）との接触が、まず先に悪くなり、接触抵抗が高い状態が検出できるので、これによってオーバードライブが不足していることを検知できる。
【００２９】
また、通常のパッド領域２０１における３層目のメタル配線層８０３のパタン面積よりも、プロービング深さ検知用パタン４５０における１層目のメタル配線層８０１のパタン面積を小さくしておき、例えば円状の形状で形成することにより、プロービングテスト時に横方向の針のズレが生じた際にも、より検知し易くなる。また、プロービング深さ検知用パタン４５０をＩＣチップ内に２個以上配置することにより、シーター方向のズレも検知しやすくなる。
【００３０】
さらに、プロービング深さ検知用パタン４５０は、その上面の保護膜７０１は排除されるとともに、通常のパッド領域２０１の３層目のメタル配線層８０３とは別の配線層である１層目のメタル配線層８０１にて形成されているため、後のＩＣ実装工程における切り出されたＩＣチップを他の基板等に実装する際の位置合わせに用いる実装用アライメントマークとしても、周囲とのコントラストが明瞭となり、通常のパッド領域２０１などに存在する３層目のメタル配線層８０３との誤認識が防止され、その機能を十分に発揮することができる。望ましくは、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１のパタン形状を、カギ形や十字形など、ＩＣチップ内の他の領域に見られないユニークな形状で形成すると、誤認識防止に対してさらなる効果を奏することができる。
【００３１】
以上、図１に示した第１の実施例では、プロービング深さ検知用パタン４５０を１層目のメタル配線層８０１で形成し、通常のパッド領域２０１を２層目のメタル配線層８０２で形成した例を、また図２に示した第２の実施例ではプロービング深さ検知用パタン４５０を１層目のメタル配線層８０１で形成し、通常のパッド領域２０１を３層目のメタル配線層８０３で形成した例を示したが、この組み合わせに限る必要はなく、複数層のメタル配線を有するＩＣチップにおいてパッド領域を形成するメタル配線層より下層に位置するメタル配線層によってプロービング深さ検知用パタンを形成すれば良い。
【実施例３】
【００３２】
図３は、本発明に係るプロービング深さ検知用パタンの配置実施例を示す模式的平面図である。
【００３３】
ＩＣチップ１０１内に、通常の電気的測定を行うための複数のパッド領域２０１に並んでプロービング深さ検知用パタン４５０が配置されている状態を示す。
【００３４】
図３の例では、ＩＣチップ１０１内に２つのプロービング深さ検知用パタン４５０が配置されている例を示したが、ＩＣチップ１０１の対角線上など、離れた位置に複数のプロービング深さ検知用パタン４５０を配置することは、オーバードライブ量をＩＣチップ１０１内の全面にわたって、更に正確に把握するために有効である。同時に、ＩＣチップを他の基板等に実装する際の位置合わせに用いる実装用アライメントマークとしても、チップ実装時のシーター方向のズレを防止するために有効である。
【図面の簡単な説明】
【００３５】
【図１】本発明に係るプロービング深さ検知用パタンの第１の実施例示す模式的断面図である。
【図２】本発明に係るプロービング深さ検知用パタンの第２の実施例示す模式的断面図である。
【図３】本発明に係るプロービング深さ検知用パタンの配置実施例を示す模式的平面図である。
【符号の説明】
【００３６】
１０１  ＩＣチップ
２０１  パッド領域
４５０  プロービング深さ検知用パタン
６５１  下地の絶縁膜
６５２  第２の絶縁膜
６５３  第３の絶縁膜
７０１  保護膜
８０１  １層目のメタル配線層
８０２  ２層目のメタル配線層
８０３  ３層目のメタル配線層
【図１】
2008198776.tif 000003
【図２】
2008198776.tif 000004
【図３】
2008198776.tif 000005