(57)【要約】【課題】  外部電荷の影響を軽減した半導体装置を提供すること。【解決手段】  半導体装置１０は、n型MOSFETが作り込まれている中心領域１０Ａとその中心領域１０Ａの周囲に形成されている終端領域１０Ｂを備えている。終端領域１０Ｂは、中心領域１０Ａから終端領域１０Ｂに亘って連続しているｎ−型のドリフト領域２６と、ｐ型のガードリング４２と、終端領域１０Ｂの周縁に設けられているｎ＋型のチャネルストッパ領域３２と、隣接するガードリング４２の間の少なくとも一部に設けられているｎ型の第１表面半導体領域４４を備えている。【選択図】  図１
2008227236.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置であって、
回路素子が作り込まれている中心領域と、
その中心領域の周囲に設けられている終端領域を備えており、
終端領域は、
中心領域から終端領域に亘って連続している第１導電型の不純物を含む半導体領域と、
終端領域に沿って中心領域を一巡している第２導電型の不純物を含む複数個のガードリングと、
終端領域の周縁に設けられており、第１導電型の不純物を含むチャネルストッパ領域と、
隣接するガードリングの間の少なくとも一部に設けられており、前記半導体領域よりも第１導電型の不純物を高濃度に含む第１表面半導体領域と、を備えている半導体装置。
【請求項２】
第１表面半導体領域は、隣接するガードリングの双方に接していることを特徴とする請求項１の半導体装置。
【請求項３】
最外周のガードリングとチャネルストッパ領域の間の少なくとも一部に設けられており、前記半導体領域よりも第１導電型の不純物を高濃度に含む第２表面半導体領域をさらに備えていることを特徴とする請求項１又は２の半導体装置。
【請求項４】
前記ガードリングに電気的に接続されているガードリング電極と、
前記チャネルストッパ領域に電気的に接続されているとともに、前記ガードリング電極からは離間しているチャネルストッパ電極をさらに備えており、
第２表面半導体領域は、前記ガードリング電極と前記チャネルストッパ電極の間の全範囲に対向して設けられていることを特徴とする請求項３の半導体装置。
【請求項５】
半導体装置であって、
回路素子が作り込まれている中心領域と、
その中心領域の周囲に設けられている終端領域を備えており、
終端領域は、
中心領域から終端領域に亘って連続している第１導電型の不純物を含む半導体領域と、
終端領域に沿って中心領域を一巡している第２導電型の不純物を含む複数個のガードリングと、
終端領域の周縁に設けられており、第１導電型の不純物を含むチャネルストッパ領域と、
最外周のガードリングとチャネルストッパ領域の間の少なくとも一部に設けられており、前記半導体領域よりも第１導電型の不純物を高濃度に含む第２表面半導体領域と、を備えていることを特徴とする半導体装置。
【請求項６】
前記ガードリングに電気的に接続されているガードリング電極と、
前記チャネルストッパ領域に電気的に接続されているとともに、前記ガードリング電極からは離間しているチャネルストッパ電極をさらに備えており、
第２表面半導体領域は、前記ガードリング電極と前記チャネルストッパ電極の間の全範囲に対向して設けられていることを特徴とする請求項５の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の終端領域に関する。本発明は特に、終端領域にガードリングが設けられている半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、回路素子が作り込まれている中心領域と、その中心領域の周囲に設けられている終端領域を備えている。中心領域には、MOSFET（Metal Oxide Semiconductor Field Effect Transistor）、IGBT（Insulated Gate Bipolar Transistor）、ダイオードなどが形成されている。終端領域は、中心領域の周囲を一巡して形成されており、回路素子が非導通状態のときに中心領域から終端領域の周縁に向けて空乏層を伸展させるための終端構造を備えている。終端構造は、回路素子に加わる電圧を横方向で負担しており、半導体装置の耐圧を向上させるために必要とされている。終端構造には、ガードリングが広く用いられている。
【０００３】
以下、終端構造にガードリングが用いられている半導体装置において、回路素子がｎ型MOSFETの場合を例に説明する。本明細書で開示される技術は、ｎ型MOSFET以外の種類の回路素子であってもよく、以下の説明はｎ型MOSFETの例に限定することを意図するものではない。
半導体装置の終端領域は、中心領域から終端領域に亘って連続して形成されているｎ−型の不純物を含むドリフト領域を備えている。半導体装置の終端領域はさらに、ｐ型の不純物を含む複数個のガードリングを備えている。ガードリングは、ドリフト領域の表面に設けられており、平面視したときに、終端領域に沿って中心領域を一巡している。半導体装置の終端領域はさらに、終端領域の周縁に設けられており、ｎ型の不純物を含むチャネルストッパ領域を備えている。チャネルストッパ領域は、終端領域のドリフト領域の電位を安定させている。
隣接するガードリングの間には、ドリフト領域が介在している。また、最外周のガードリングとチャネルストッパ領域の間にも、ドリフト領域が介在している。ドリフト領域は、隣接するガードリングの間及び最外周のガードリングとチャネルストッパ領域の間において、半導体基板の表面に臨んでいる。この種の半導体装置は、特許文献１に開示されている。
【０００４】
【特許文献１】特開平１０−１２８６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体装置の半導体基板上には、半導体装置を外部環境から保護するために、絶縁性の保護膜が形成されている。保護膜の材料には、ポリイミド等のイミド系樹脂材料、酸化シリコン、窒化シリコン、窒化酸化シリコン、リンガラス等が用いられる。保護膜は、半導体装置の製造工程、輸送工程及び実装工程等を通して、その表面及び内部に電荷（以下、外部電荷という）を蓄積する。保護膜の表面及び内部に外部電荷が蓄積すると、蓄積した外部電荷に引き寄せられて半導体基板の表面に反対の極性を有する電荷が集積してくる。
【０００６】
前記したように、隣接するガードリングの間及び最外周のガードリングとチャネルストッパ領域の間には、不純物濃度が低濃度のドリフト領域が形成されている。このため、その部分のドリフト領域に反対電荷が蓄積すると、ドリフト領域の電荷量が大きく崩れてしまう。この結果、半導体装置の耐圧が低下するなどの問題が発生してしまう。
本発明は、ガードリングが設けられている終端領域において、電荷量の崩れを抑制する技術を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本明細書で開示される技術は、隣接するガードリングの間及び／又は最外周のガードリングとチャネルストッパ領域の間において、表面半導体領域が設けられていることを特徴としている。表面半導体領域は、不純物濃度が濃く調整されている。表面半導体領域の不純物濃度が濃く調整されているので、表面半導体領域の表面に集積する反対電荷による影響は相対的に小さく抑えられる。外部電荷によって引き寄せられる反対電荷による影響は表面半導体領域内に留まり、その周囲に存在する半導体領域の実効的な不純物濃度に影響を及ぼすことがない。表面半導体領域の周囲に存在する半導体領域では、電荷量が崩れることが抑制される。
【０００８】
本明細書で開示される半導体装置は、回路素子が作り込まれている中心領域と、その中心領域の周囲に設けられている終端領域を備えている。終端領域は、中心領域から終端領域に亘って連続している第１導電型の不純物を含む半導体領域と、第２導電型の不純物を含む複数個のガードリングと、第１導電型の不純物を含むチャネルストッパ領域を備えている。ガードリングは、終端領域に沿って中心領域を一巡している。チャネルストッパ領域は、終端領域の周縁に設けられている。終端領域はさらに、第１表面半導体領域を備えている。第１表面半導体領域は、隣接するガードリングの間の少なくとも一部に設けられており、前記半導体領域よりも第１導電型の不純物が高濃度に含まれている。
上記形態の半導体装置では、隣接するガードリングの間の少なくとも一部に第１表面半導体領域が設けられている。第１表面半導体領域の不純物濃度が濃く調整されているので、第１表面半導体領域の表面に集積する反対電荷による影響は相対的に小さく抑えられる。このため、外部電荷が蓄積したとしても、外部電荷によって引き寄せられる反対電荷による影響は、第１表面半導体領域内に留まり、その周囲に存在する半導体領域の実効的な不純物濃度に影響を及ぼすことがない。この結果、外部電荷が蓄積したとしても、半導体装置の耐圧の低下が抑制される。
【０００９】
本明細書で開示される半導体装置では、第１表面半導体領域が、隣接するガードリングの双方に接していることが好ましい。
上記形態の半導体装置によると、隣接するガードリングの間の全範囲に第１表面半導体領域が存在することになる。この結果、隣接するガードリングの間の全範囲において電荷量の崩れが抑制され、半導体装置の耐圧の低下が抑制される。
【００１０】
本明細書で開示される半導体装置は、第２表面半導体領域をさらに備えていることが好ましい。第２表面半導体領域は、最外周のガードリングとチャネルストッパ領域の間の少なくとも一部に設けられており、前記半導体領域よりも第１導電型の不純物が高濃度に含まれている。
上記形態の半導体装置では、最外周のガードリングとチャネルストッパ領域の間に第２表面半導体領域が設けられている。第２表面半導体領域の不純物濃度が濃く調整されているので、第２表面半導体領域の表面に集積する反対電荷による影響は相対的に小さく抑えられる。このため、外部電荷が蓄積したとしても、外部電荷によって引き寄せられる反対電荷による影響は、第２表面半導体領域内に留まり、その周囲に存在する半導体領域の実効的な不純物濃度に影響を及ぼすことがない。この結果、外部電荷が蓄積したとしても、半導体装置の耐圧の低下が抑制される。
【００１１】
本明細書で開示される半導体装置は、ガードリングに電気的に接続されているガードリング電極と、チャネルストッパ領域に電気的に接続されているチャネルストッパ電極を備えていてもよい。チャネルストッパ電極は、前記ガードリング電極からは離間している。この場合、第２表面半導体領域は、ガードリング電極とチャネルストッパ電極の間の全範囲に対向して設けられていることが好ましい。
ガードリング電極とチャネルストッパ電極に覆われていない半導体領域は、蓄積する外部電荷の影響を強く受ける部分である。したがって、この部分の全範囲に第２表面半導体領域が設けられていると、電荷量の崩れを抑制する効果が良好に得られる。この結果、半導体装置の耐圧の低下が顕著に抑制される。
【００１２】
本明細書で開示される半導体装置は、第１表面半導体領域と第２表面半導体領域の双方を同時に備えている形態の他に、第１表面半導体領域を単独で備えている形態、第２表面半導体領域を単独で備えている形態を含む。いずれの場合も、終端領域における電荷量の崩れを抑制し、半導体装置の耐圧を向上させることができる。
【発明の効果】
【００１３】
本明細書で開示される半導体装置によると、隣接するガードリングの間及び／又は最外周のガードリングとチャネルストッパ領域の間において電荷量の崩れが小さい。この結果、半導体装置の耐圧低下を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
本発明の好ましい特徴を列記する。
（第１特徴）  回路素子には、MISFET、MOSFET、IGBT、ダイオード、UMOS等を用いるのが好ましい。
（第２特徴）  第１表面半導体領域と第２表面半導体領域は、同一面内に設けられている。この場合、第１表面半導体領域と第２表面半導体領域は、同一の製造工程を経て作製することができる。
【実施例】
【００１５】
以下、図面を参照して実施例を説明する。以下の実施例では、半導体材料にシリコンが用いられた例を説明するが、その例に代えて、炭化シリコン、ガリウムヒ素、窒化ガリウム等の半導体材料を用いてもよい。
図１に、半導体装置１０の要部断面図を模式的に示す。半導体装置１０は、縦型のn
型MOSFET（Metal Oxide Semiconductor Field Effect Transistor：回路素子の一例）が作り込まれている中心領域１０Ａと、その中心領域１０Ａの周囲に設けられている終端領域１０Ｂを備えている。中心領域１０Ａと終端領域１０Ｂは、半導体基板２１内に区画されている。中心領域１０Ａは、半導体基板２１の中心側に配置されている。終端領域１０Ｂは、中心領域１０Ａの周囲を一巡して配置されている。中心領域１０Ａに作り込まれている縦型のn型MOSFETは、電流のオン・オフを経時的に切替えるための構造である。終端領域１０Ｂは、縦型のn型MOSFETに加わる電圧を横方向で負担している。図１は、中心領域１０Ａと終端領域１０Ｂの境界部分を示している。
【００１６】
半導体装置１０は、半導体基板２１の裏面に形成されているドレイン電極２２を備えている。ドレイン電極２２には、アルミニウムが用いられている。半導体装置１０はさらに、ｎ＋型のドレイン領域２４とｎ−型のドリフト領域２６（半導体領域の一例）を備えている。ドレイン領域２４とドリフト領域２６は半導体基板２１に形成されており、中心領域１０Ａから終端領域１０Ｂに亘って連続して形成されている。ドレイン領域２４は、ドレイン電極２２とドリフト領域２６の間に介在している。ドレイン領域２４とドリフト領域２６の不純物には、リンが用いられている。
【００１７】
終端領域１０Ｂは、複数のｐ型のガードリング４２と、ｎ＋型のチャネルストッパ領域３２を備えている。ガードリング４２の不純物にはボロンが用いられており、チャネルストッパ領域３２の不純物にはリンが用いられている。
ガードリング４２は、終端領域１０Ｂのドリフト領域２６の表面に分散して設けられている。ガードリング４２は、半導体基板２１の表面から深部に向けて伸びている。複数のガードリング４２は、所定の間隔を隔てて、中心領域１０Ａ側から終端領域１０Ｂの周縁側の方向に向けて並んでいる。ガードリング４２は、平面視したときに、終端領域１０Ｂに沿って中心領域１０Ａの周囲を一巡して形成されている。ガードリング４２は、ガードリング電極４６に電気的に接続されている。ガードリング電極４６は、フローティング状態である。ガードリング４２は、中心領域１０Ａのn型MOSFETがオフしたときに、中心領域１０Ａから終端領域１０Ｂの周縁に向けて空乏層を伸展させる。
【００１８】
チャネルストッパ領域３２は、終端領域１０Ｂの周縁のドリフト領域２６の表面に形成されている。チャネルストッパ領域３２は、平面視したときに、終端領域１０Ｂの周縁に沿って中心領域１０Ａを一巡して形成されている。チャネルストッパ領域３２は、チャネルストッパ電極３４に電気的に接続されている。チャネルストッパ電極３４は、ドレイン電極２２と同電位に固定されている。チャネルストッパ領域３２は、終端領域１０Ｂのドリフト領域２６の電位を安定させている。
【００１９】
終端領域１０Ｂはさらに、複数の第１表面半導体領域４４と第２表面半導体領域４８を備えている。
第１表面半導体領域４４は、隣接するガードリング４２の間であってドリフト領域２６の表面に形成されている。第１表面半導体領域４４は、隣接するガードリング４２の双方の側面に接している。第１表面半導体領域４４は、隣接するガードリング４２の間において、半導体基板２１の表面に臨んでいる。第１表面半導体領域４４は、平面視すると、隣接するガードリング４２の間に沿って、中心領域１０Ａの周囲を一巡している。第１表面半導体領域４４は、イオン注入技術を利用して半導体基板２１の表面からリンを導入することによって形成することができる。なお、第１表面半導体領域４４は、半導体基板２１の表面から所定の深さに不純物濃度のピークが位置するように形成されていてもよい。
第２表面半導体領域４８は、ドリフト領域２６の表面に形成されており、最外周のガードリング４８とチャネルストッパ領域３２の間に形成されている。第２表面半導体領域４８は、最外周のガードリング４８とチャネルストッパ領域３２の間において、半導体基板２１の表面に臨んでいる。第２表面半導体領域４８は、最外周のガードリング電極４６とチャネルストッパ電極３４の間の全範囲に対向して設けられている。即ち、第２表面半導体領域４８は、離間するガードリング電極４６とチャネルストッパ電極３４の間に臨んでいる半導体基板２１の全範囲に設けられている。第２表面半導体領域４８は、平面視すると、最外周のガードリング４８とチャネルストッパ領域３２の間に沿って、中心領域１０Ａの周囲を一巡している。第２表面半導体領域４８は、イオン注入技術を利用して半導体基板２１の表面からリンを導入することによって形成することができる。第１表面半導体領域４４と第２表面半導体領域４８は、同一面内に設けられている。第１表面半導体領域４４と第２表面半導体領域４８は、同一の製造工程を利用して形成される。
【００２０】
中心領域１０Ａは、ｐ型のボディ領域５２と、ｐ＋型のボディコンタクト領域５３と、ｎ＋型のソース領域５４と、酸化シリコンのゲート絶縁膜５５と、ポリシリコンのトレンチゲート電極５６を備えている。ソース領域５４とボディコンタクト領域５３は、ソース電極５７に電気的に接続されている。ボディ領域５２とボディコンタクト領域５３の不純物には、ボロンが用いられている。ソース領域５４の不純物には、リンが用いられている。ソース電極５７には、アルミニウムが用いられている。
ボディ領域５２とガードリング４２の間にも表面半導体領域４５が形成されている。この表面半導体領域４５は、ボディ領域５２の側面とガードリング４２の側面の双方に接している。この表面半導体領域４５は、第１表面半導体領域４４及び第２表面半導体領域と同一面内に設けられており、同一の製造工程を利用して形成される。なお、この表面半導体領域４５は、第１表面半導体領域４４と等価なものと評価できるので、以下の説明では、表面半導体領域４５は第１表面半導体領域４４の一部に含まれるものとして説明する。
半導体装置１０はさらに、半導体基板２１の表面を覆っている酸化膜４７と保護膜３６を備えている。酸化膜４７の材料には、酸化シリコンが用いられており、その厚みは１〜２μｍである。保護膜３６の材料には、CVD法で形成された窒化シリコン又はポリイミド等が用いられており、その厚みは２〜１０μｍである。保護膜３６は、中心領域１０ＡのMOSFETを機械的応力、不純物の侵入、湿気などから保護するために設けられている。
【００２１】
次に、半導体装置１０の特徴を説明する。
酸化膜４７及び／又は保護膜３６には、半導体装置１０の製造工程、輸送工程及び実装工程等を通して、その表面及び内部に正又は負の外部電荷が蓄積する。保護膜３６の表面及び内部に正又は負の外部電荷が蓄積すると、蓄積した正又は負の外部電荷に引き寄せられて半導体基板２１の表面に反対の極性を有する負又は正の反対電荷が集積してくる。半導体装置１０は、終端領域１０Ｂにおいて、この反対電荷の移動に伴う影響を低減する対策が施されている。
図１に示すように、半導体装置１０は隣接するガードリング４２の間に第１表面半導体領域４４が設けられ、最外周のガードリング４２とチャネルストッパ領域３２の間に第２表面半導体領域４８が設けられている。第１表面半導体領域４４と第２表面半導体領域４８は、その不純物濃度が濃く調整されているので、第１表面半導体領域４４と第２表面半導体領域４８の表面に集積する反対電荷による影響は相対的に小さく抑えられる。このため、外部電荷が蓄積したとしても、外部電荷によって引き寄せられる反対電荷による影響は、第１表面半導体領域４４と第２表面半導体領域４８内に留まり、その周囲に存在するドリフト領域２６の実効的な不純物濃度に影響を及ぼすことがない。この結果、外部電荷が蓄積したとしても、半導体装置１０の耐圧の低下が抑制される。
【００２２】
図２に、外部電荷量と耐圧の関係を示す。図２は、保護膜３６と酸化膜４７の界面に蓄積した外部電荷が負の場合と正の場合のそれぞれにおいて、半導体装置の耐圧を示している。負の外部電荷は、−４．００×１０１１cm−２、−２．００×１０１１cm−２の場合である。正の外部電荷は、１．００×１０１０cm−２、２．００×１０１１cm−２、４．００×１０１１cm−２の場合である。ここで、比較例は、第１表面半導体領域４４と第２表面半導体領域４８が設けられていない場合である。図中Ａは、第１表面半導体領域４４のみが設けられている場合である。図中Ｂは、第１表面半導体領域４４と第２表面半導体領域４８の双方が設けられている場合であり、図１の半導体装置１０に相当する。
【００２３】
図２に示すように、図中Ａ及びＢの結果は、外部電荷が−４．００×１０１１cm−２及び４．００×１０１１cm−２のときに、比較例に比して耐圧が改善されていることが分かる。図中Ａ及びＢの結果は、それ以外の範囲の外部電荷では、比較例と同等の耐圧を維持している。この結果から、第１表面半導体領域４４及び／又は第２表面半導体領域４８を設ける技術は、外部電荷が多量に蓄積した場合に、その影響を排除し、耐圧を改善することが確認された。
【００２４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００２５】
【図１】実施例の半導体装置の要部断面図を模式的に示す。
【図２】外部電荷量と耐圧の関係を示す。
【符号の説明】
【００２６】
１０Ａ：中心領域
１０Ｂ：終端領域
２１：半導体基板
２２：ドレイン電極
２４：ドレイン領域
２６：ドリフト領域
３２：チャネルストッパ領域
３４：チャネルストッパ電極
３６：保護膜
４２：ガードリング
４４：第１表面半導体領域
４６：ガードリング電極
４８：第２表面半導体領域
【図１】
2008227236.tif 000003
【図２】
2008227236.tif 000004