(57)【要約】      （修正有）【課題】検査のための位置合わせ時間を短縮し、検査で不良とされた製品の無駄を最小限とすることができるアクティブマトリクス基板。【解決手段】アクティブマトリクス基板２０は、複数の走査線ＷＬ及び複数のデータ線ＤＬに接続された実装端子２６と、検査回路３０と、検査回路３０に接続され、実装端子２６よりも数が少なく、ピッチが広く、面積が広い検査端子３２とを含む。第１，第２の検査工程では、アクティブマトリクス基板２０に設けられた検査回路３０に検査装置１００を接続して検査し、切断工程では、複数の実装端子２６と検査回路３０との間の位置にて基板２０及び複数の検査用配線２８を切断する。【選択図】図２
2008102335.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス基板を検査装置に接続して検査する第１の検査工程と、
前記第１の検査工程で良品とされた前記アクティブマトリクス基板を用いて電気光学装置を製造する工程と、
前記電気光学装置を前記検査装置に接続して点灯検査する第２の検査工程と、
前記第２の検査工程で良品とされた前記電気光学装置の一部を切断する工程と、
を有し、
前記アクティブマトリクス基板は、
基板上に、
複数の走査線と、
複数のデータ線と、
前記複数の走査線の各１本と、前記複数のデータ線の各一本とに接続された薄膜トランジスタをそれぞれ含む複数の画素と、
前記複数の走査線及び前記複数のデータ線にそれぞれ接続され、第１のピッチにて配列された複数の実装端子と、
検査回路と、
前記複数の実装端子と前記検査回路とを接続し、かつ、前記薄膜トランジスタのゲートと同一層である第一層配線層にて形成された複数の検査用配線と、
前記検査回路に接続され、前記複数の実装端子よりも数が少なく、前記第１のピッチよりも広い第２のピッチで配列され、前記複数の実装端子の各々の面積よりも広い複数の検査端子と、
を備え、
前記第１，第２の検査工程では、前記アクティブマトリクス基板に設けられた前記検査回路に前記検査装置を接続して検査し、
前記切断工程は、前記複数の実装端子と前記検査回路との間の位置にて前記基板及び前記複数の検査用配線を切断することを特徴とする電気光学装置の製造方法。
【請求項２】
請求項１において、
前記第１の検査工程は、前記検査回路を介して、前記複数のデータ線に一括して同一電位を供給し、かつ、前記複数の走査線の少なくとも１本を選択して、前記アクティブマトリクス基板を検査する工程を含むことを特徴とする電気光学装置の製造方法。
【請求項３】
請求項２において、
前記第１の検査工程では、前記複数の走査線にも一括して同一電位を供給して、前記アクティブマトリクス基板を検査することを特徴とする電気光学装置の製造方法。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第２の検査工程は、前記検査回路を介して、前記複数の走査線に一括して同一電位を供給し、かつ、前記複数のデータ線の少なくとも１本を選択して、前記電気光学装置の画素を点灯させて検査する工程を含むことを特徴とする電気光学装置の製造方法。
【請求項５】
請求項４において、
前記第２の検査工程では、前記複数の走査線にも一括して同一電位を供給して、前記電気光学装置の全画素を点灯させて検査することを特徴とする電気光学装置の製造方法。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記第１及び第２の検査工程は、前記アクティブマトリクス基板をステージ上にて位置決めする工程を含み、
前記位置決め工程では、矩形状の前記アクティブマトリクス基板の２つの角部を前記ステージ上に設けた位置決め部材と当接させることを特徴とする電気光学装置の製造方法。
【請求項７】
基板上に、
複数の走査線と、
複数のデータ線と、
前記複数の走査線の各１本と、前記複数のデータ線の各一本とに接続された薄膜トランジスタをそれぞれ含む複数の画素と、
前記複数の走査線及び前記複数のデータ線にそれぞれ接続され、第１のピッチにて配列された複数の実装端子と、
検査回路と、
前記複数の実装端子と前記検査回路とを接続する複数の検査用配線と、
前記検査回路に接続され、前記複数の実装端子よりも数が少なく、前記第１のピッチよりも広い第２のピッチで配列され、前記複数の実装端子の各々の面積よりも広い複数の検査端子と、
が形成されたアクティブマトリクス基板の検査方法であって、
前記アクティブマトリクス基板をステージ上にて位置決めする工程と、
前記ステージ上にて位置決めされた前記アクティブマトリクス基板上の前記複数の検査端子にプローブ針を接触させる工程と、
前記検査用回路を介して、前記複数のデータ線に一括して同一電位を供給し、かつ、前記複数のデータ線の少なくとも１本を選択して、前記アクティブマトリクス基板を検査する工程と、
を有することを特徴とするアクティブマトリクス基板の検査方法。
【請求項８】
請求項７において、
前記検査工程では、前記複数の走査線にも一括して同一電位を供給して、前記アクティブマトリクス基板を検査することを特徴とする電気光学装置の製造方法。
【請求項９】
請求項７または８において、
前記位置決め工程では、矩形状の前記アクティブマトリクス基板の２つの角部を前記ステージ上に設けた位置決め部材と当接させることを特徴とするアクティブマトリクス基板の検査方法。
【請求項１０】
基板上に、
複数の走査線と、
複数のデータ線と、
前記複数の走査線の各１本と、前記複数のデータ線の各一本とに接続された薄膜トランジスタをそれぞれ含む複数の画素と、
前記複数の走査線及び前記複数のデータ線にそれぞれ接続され、第１のピッチにて配列された複数の実装端子と、
検査回路と、
前記複数の実装端子と前記検査回路とを接続する複数の検査用配線と、
前記検査回路に接続され、前記複数の実装端子よりも数が少なく、前記第１のピッチよりも広い第２のピッチで配列され、前記複数の実装端子の各々の面積よりも広い複数の検査端子と、
を備えることを特徴とするアクティブマトリクス基板。
【請求項１１】
請求項１０において、
前記複数の検査用配線は、前記薄膜トランジスタのゲートと同一層である第一層配線層にて形成されていることを特徴とするアクティブマトリクス基板。
【請求項１２】
請求項１０または１１において、
複数の検査端子の一つは、前記複数のデータ線に同一電位を供給する検査用データ端子であることを特徴とするアクティブマトリクス基板。
【請求項１３】
アクティブマトリクス基板を含む電気光学装置において、
前記アクティブマトリクス基板は、
基板上に、
複数の走査線と、
複数のデータ線と、
前記複数の走査線の各１本と、前記複数のデータ線の各一本とに接続された薄膜トランジスタをそれぞれ含む複数の画素と、
前記複数の走査線及び前記複数のデータ線にそれぞれ接続され、第１のピッチにて配列された複数の実装端子と、
検査回路と、
前記複数の実装端子と前記検査回路とを接続する複数の検査用配線と、
前記検査回路に接続され、前記複数の実装端子よりも数が少なく、前記第１のピッチよりも広い第２のピッチで配列され、前記複数の実装端子の各々の面積よりも広い面積を有する複数の検査端子と、
を備えることを特徴とする電気光学装置。
【請求項１４】
請求項１３において、
前記複数の検査用配線は、前記薄膜トランジスタのゲートと同一層である第一層配線層にて形成され、
前記複数の実装端子と前記検査回路との間の位置にて前記基板及び前記複数の検査用配線を切断可能であることを特徴とする電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板及び電気光学装置（エレクトロルミネセッセンス（ＥＬ）素子のような自己発光素子を内蔵する有機ＥＬ装置、無機ＥＬ装置、ならびに非自己発光素子である液晶素子を内蔵する液晶装置等を含む）並びに検査方法及び電気光学装置の製造方法に関する。
【背景技術】
【０００２】
従来、例えば有機ＥＬ等を発光素子とするアクティブマトリクス基板の検査では、アクティブマトリクス基板に形成され、フレキシブル基板等が接続される実装端子にプローブ針をコンタクトして検査していた。
【０００３】
しかし、実装端子の数は多くそのピッチも小さいので、プローブ針を正確にコンタクトさせるための位置合わせが不可欠である。通常、被検査基板は二次元面上で移動可能なステージに配置され、被検査基板に設けたマークをカメラで光学的に読み取り、その情報をモニタに表示して位置合わせしていた。
【０００４】
また、特許文献１は、ガラス基板上に駆動ＩＣをＣＯＧ（Chip On Glass）実装した液晶表示基板の検査方法を開示している。この方法では、二枚のガラス基板に形成された各透明電極に対応する検査用の端子電極を、ガラス基板の検査用はみ出し部に形成しておくことを前提としている。検査は、駆動ＩＣがＣＯＧ実装される前に実施される。検査時には、検査用の端子電極に通電して検査し、良品の液晶表示装置は、検査用はみ出し部を切断してから、駆動ＩＣをＣＯＧ実装する。これにより、駆動ＩＣと共に不良基板を廃棄する無駄が無くなる。
【特許文献１】特開平１１−３０７８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、実装端子を使用して検査を行なう場合も、特許文献１のように検査用の端子電極を使用して検査を行なう場合も、プローブ針がコンタクトされる端子の面積が小さく、かつ、端子ピッチが狭いので、被検査基板の位置合わせは精密に行なわなければならない。
【０００６】
このため、位置決めのためのカメラやモニタが不可欠となって、検査装置が高価となる。また、この種の位置合わせには２−４日も要するので、スループットが悪い。
【０００７】
また、特許文献１では、液晶が封入された状態での検査しか行なえず、二枚のガラス基板の一方であるアクティブマトリクス基板を検査対象とすることができなかった。従って、特許文献１の検査では、不良とされた被検査対象には予め液晶が封入されたものであり、不良品に無駄が多いことは否めない。
【０００８】
以上の事項は、最終的には全て製品単価にも悪影響を及ぼし、コストアップとなる。
【０００９】
そこで、本発明の目的は、被検査基板の位置合わせが簡便になり、検査のための位置合わせ時間を短縮し、検査で不良とされた製品の無駄を最小限とすることができるアクティブマトリクス基板及び電気光学装置並びにそれらの検査方法及び電気光学装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一態様に係る電気光学装置の製造方法は、アクティブマトリクス基板を検査装置に接続して検査する第１の検査工程と、
前記第１の検査工程で良品とされた前記アクティブマトリクス基板を用いて電気光学装置を製造する工程と、
前記電気光学装置を前記検査装置に接続して点灯検査する第２の検査工程と、
前記第２の検査工程で良品とされた前記電気光学装置の一部を切断する工程と、
を有し、
前記アクティブマトリクス基板は、
基板上に、
複数の走査線と、
複数のデータ線と、
前記複数の走査線の各１本と、前記複数のデータ線の各一本とに接続された薄膜トランジスタをそれぞれ含む複数の画素と、
前記複数の走査線及び前記複数のデータ線にそれぞれ接続され、第１のピッチにて配列された複数の実装端子と、
検査回路と、
前記複数の実装端子と前記検査回路とを接続し、かつ、前記薄膜トランジスタのゲートと同一層である第一層配線層にて形成された複数の検査用配線と、
前記検査回路に接続され、前記複数の実装端子よりも数が少なく、前記第１のピッチよりも広い第２のピッチで配列され、前記複数の実装端子の各々の面積よりも広い複数の検査端子と、
を備え、
前記第１，第２の検査工程では、前記アクティブマトリクス基板に設けられた前記検査回路に前記検査装置を接続して検査し、
前記切断工程は、前記複数の実装端子と前記検査回路との間の位置にて前記基板及び前記複数の検査用配線を切断することを特徴とする。
【００１１】
本発明の一態様では、アクティブマトリクス基板に設けられた検査回路を、アクティブマトリクス基板とそれから製造される電気光学装置に兼用して、両検査共に同じ検査装置を用いることができる。
【００１２】
また、検査時にコンタクトされる箇所が実装端子でなくて、それよりも少ない数でかつ広ピッチであり、しかもコンタクト面積が大きい検査端子にコンタクトすればよい。よって、基板でも電気光学装置でも、検査時の位置合わせは厳密でなくても済む。
【００１３】
さらに、検査のためにアクティブマトリクス基板に形成された検査回路及び検査端子は、電気光学装置の良品確認後に切断されるので、実使用時は電気光学装置の小型化を維持できる。
【００１４】
本発明の一態様において、前記第１の検査工程では、前記検査回路を介して、前記複数のデータ線に一括して同一電位を供給し、かつ、前記複数の走査線の少なくとも１本を選択して、前記アクティブマトリクス基板を検査する工程を含むことができる。
【００１５】
これにより、全データ線に対して一つの検査端子を設ければよく、検査端子の数が減るので、検査端子の広ピッチ化及び大面積化が可能となる。
【００１６】
ここで、前記第１の検査工程では、前記複数の走査線にも一括して同一電位を供給して、前記アクティブマトリクス基板を検査することができる。こうすると、検査時間も大幅に短縮される。
【００１７】
本発明の一態様では、前記第２の検査工程は、前記検査回路を介して、前記複数の走査線に一括して同一電位を供給し、かつ、前記複数のデータ線の少なくとも１本を選択して、前記電気光学装置の画素を点灯させて検査する工程を含むことができる。
【００１８】
こうして、電気光学装置の検査でも、アクティブマトリクス基板と同様に、全データ線に対して一つの検査端子を設ければよく、両検査に共通する検査装置を用いることができる。
【００１９】
本発明の一態様では、前記第２の検査工程では、前記複数の走査線にも一括して同一電位を供給して、前記電気光学装置の全画素を点灯させて検査してもよい。こうすると、さらに検査時間が短縮される。
【００２０】
本発明の一態様では、前記第１及び第２の検査工程は、前記アクティブマトリクス基板をステージ上にて位置決めする工程を含み、
前記位置決め工程では、矩形状の前記アクティブマトリクス基板の２つの角部を前記ステージ上に設けた位置決め部材と当接させることを特徴とする。
【００２１】
検査端子の数が減り、検査端子が広ピッチ化及び大面積化されるので、厳密な位置合わせは不要となる。
【００２２】
本発明の他の態様は、
基板上に、
複数の走査線と、
複数のデータ線と、
前記複数の走査線の各１本と、前記複数のデータ線の各一本とに接続された薄膜トランジスタをそれぞれ含む複数の画素と、
前記複数の走査線及び前記複数のデータ線にそれぞれ接続され、第１のピッチにて配列された複数の実装端子と、
検査回路と、
前記複数の実装端子と前記検査回路とを接続する複数の検査用配線と、
前記検査回路に接続され、前記複数の実装端子よりも数が少なく、前記第１のピッチよりも広い第２のピッチで配列され、前記複数の実装端子の各々の面積よりも広い複数の検査端子と、
が形成されたアクティブマトリクス基板の検査方法であって、
前記アクティブマトリクス基板をステージ上にて位置決めする工程と、
前記ステージ上にて位置決めされた前記アクティブマトリクス基板上の前記複数の検査端子にプローブ針を接触させる工程と、
前記検査用回路を介して、前記複数のデータ線に一括して同一電位を供給し、かつ、前記複数のデータ線の少なくとも１本を選択して、前記アクティブマトリクス基板を検査する工程と、
を備えることを特徴とする。
【００２３】
この場合でも、アクティブマトリクス基板の位置合わせは著しく容易となる。
【００２４】
この検査工程でも、前記複数の走査線にも一括して同一電位を供給して、前記アクティブマトリクス基板を検査すれば、検査時間は大幅に短縮できる。
【００２５】
本発明のさらに他の態様は、上述した方法に好適なアクティブマトリクス基板及び電気光学装置を定義している。
【００２６】
ここで、前記複数の検査用配線は、前記薄膜トランジスタのゲートと同一層である第１層配線層にて形成することができる。こうすると、検査後にアクティブマトリクス基板を切断しても、検査用配線がめくれ上がることはない。
【００２７】
また、複数の検査端子の一つは、前記複数のデータ線に同一電位を供給する検査用データ端子とすることができる。膨大な数のデータ線に対して唯一つの検査端子を設ければ済むので、検査端子の数の減少に伴う広ピッチ化及び広面積化が達成される。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の好適な実施形態について詳細に説明する。なお、以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２９】
（第１実施形態）
図１は、本実施形態の電気光学装置例えば有機ＥＬ表示装置の製造方法を示している。
【００３０】
まず、図１のステップ１，２、つまり、アクティブマトリクス基板のステージ上での位置合わせとその後の検査について説明する。
【００３１】
（アクティブマトリクス基板の検査）
図２は、検査ステージ１０に位置決めされたアクティブマトリクス基板２０を示している。このアクティブマトリクス基板２０は、基板２２上にアクティブマトリクス領域２４を有する。アクティブマトリクス領域２４は狭ピッチで多数配列された実装端子２６に接続されている。実装端子２６は検査用配線２８を介して、基板２２上に形成された検査回路３０と接続されている。実装端子２６には、本実施形態の場合、有機ＥＬ装置の組立時に駆動ＩＣがＣＯＦ（Chip On Film）されたフレキシブル基板が接続される。検査回路３０は、実装端子２６よりも広ピッチ配列で数も少なく、実装端子２６の端子面積よりも広い検査端子３２に接続されている。
【００３２】
検査用配線２８、検査回路３０及び検査端子３２は検査時に用いられるもので、有機ＥＬ装置としての実使用時には不要である。参照符号３４は、後に基板２２から検査用配線２８、検査回路３０及び検査端子３２を切断するため位置を示している。この切断位置３４にて、基板２２を切断しやすいように基板２２自体を加工してもよいが、基板２２自体にはその切断位置のみをマーキングしたものであっても良いし、機械によって一定寸法に切断可能であれば、基板２２自体は切断位置３４にて一切加工されていなくてもよい。
【００３３】
このアクティブマトリクス基板２０を検査する検査装置１００は、複数のプローブ針１０２が設けられたプローブカード１０４と、プローブカード１０４を介してアクティブマトリクス基板２０との間で信号を入出力し、アクティブマトリクス基板２０の電気的特性を評価するテスタ１０６とを有する。
【００３４】
アクティブマトリクス基板２０の検査に先立ち、アクティブマトリクス基板２０をステージ１０上に位置決めする。本実施形態では、この位置決め工程では、矩形状のアクティブマトリクス基板２０の２つの角部をステージ１０上に設けた位置決め部材、例えばピン１２と当接させるだけである。このように、精密でない位置決めで足りる理由は以下の通りである。
【００３５】
検査装置１００のプローブ針１０２は、アクティブマトリクス基板２０上の狭ピッチでかつ小面積の多数の実装端子２６にはコンタクトされず、実装端子２６よりも広ピッチで大面積、しかも実装端子２６よりも数の少ない検査端子３２に接続される。このため、プローブ針１０２も広ピッチで少ない数で良く、コンタクトされる検査端子３２が広面積であることから、ステージ１０上でのアクティブマトリクス基板２０の精密な位置合わせは不要である。
【００３６】
このことから、検査のための位置合わせに２−４日も必要とはならない。加えて、検査装置１００は、位置合わせのためのカメラやモニタを要せず、検査装置１００自体も安価となる。
【００３７】
アクティブマトリクス基板２０の検査は、図２に示すように、プローブ針１０２を検査端子３２にコンタクトし、必要な信号をテスタ１０６側から送出してアクティブマトリクス基板２０を駆動する。駆動により得られたアクティブマトリクス基板２０より得られた信号がテスタ１０６に供給され、アクティブマトリクス基板２０の良否判定がなされる。
【００３８】
ここで、アクティブマトリクス基板２０について、図３を参照して説明する。図３は、図１に示されるアクティブマトリクス領域２４の一つの画素２４Ａの具体的な回路構成を示す回路図である。図示されるように、画素２４Ａは、画素選択トランジスタＭ１と、駆動ＴＦＴ（駆動薄膜トランジスタ）Ｍ２と、発光制御トランジスタＭ３と、保持容量Ｃｈと、を有する。なお、アクティブマトリクス基板２０には有機ＥＬ層が接続されていないため、図中、有機ＥＬ素子（ＯＬＥＤ）及び共通線（ＶＣＴ）は、点線で示されている。
【００３９】
また、図３において、ＧＷＲＴは、画素選択トランジスタＭ１の駆動信号であり、ＤＡＴＡはデータ線ＤＬを介して書込まれるデータである。また、ＧＥＬは画素発光制御トランジスタＭ３の駆動トランジスタである。また、図中、参照符号１１０は、検査装置１００（図１参照）に備わる画素電源であり、検査端子３２を介して各画素２４Ａに接続される。画素電源電圧（ＶＥＬ：第２の電源電圧）は、例えば、１２Ｖに設定される。また、参照符号１１２は、基礎的な不良を検出するために用いられる電流計である。電流計１１２が点線で示されているのは、この電流計が必ずしも必須ではないことを示している。
【００４０】
（検査回路及び検査装置の構成）
図４は、図１の検査回路３０または検査装置１００の内部の回路構成を示す回路図である。図示されるように、検査回路３０に内蔵される走査線ドライバ２００は、シフト回路２１０（シフトレジスタを備える）と、例えばイネーブル信号により全数の走査線ＷＬを一括してローレベル（非駆動レベル）にすることができ、または全数の走査線を一括してハイレベル（駆動レベル）にすることができる走査線駆動制御回路２３０と、レベルシフト回路２４０と、出力バッファ回路２５０とを有する。シフト回路２１０は、走査線を順次、選択するために使用されるが、後述する検査には必ずしも必要で着ないので、省略することができる。
【００４１】
レベルシフト回路２４０は、低電圧系回路における電圧レベルを、高電圧系回路に適した電圧レベルに昇圧する。出力バッファ回路２５０は各走査線ＷＬを駆動する。
【００４２】
また、図４において、シフト回路２１０及び走査線駆動制御回路２３０には、プローブ針１０２を介して検査装置１００側の電源１２０が接続され、低電圧系回路（レベルシフト回路２４０の前段より前の回路）に低レベルの電源電圧ＶＤＤ（例えば、５Ｖ）が供給される。また、レベルシフト回路２４０及びバッファ回路２５０には、プローブ針１０２を介して検査装置１００側の電源１２２が接続され、これによって、高電圧系回路（レベルシフト回路２４０の後段以降の回路）に、高電源電圧（ＶＨＨ：第１の電源電圧であり、例えば１５Ｖに設定される）が供給される。
【００４３】
また、検査装置１００側に設けられた電流計１２４は、検査時において、走査線ショート等の基礎的な不良が生じていることを検出するために用いられる。
【００４４】
図２に示す検査回路３０には、図４に示すデータ線ドライバ３００が設けられる。このデータ線ドライバ３００は、各データ線ＤＬを一括してショートさせる複数のスイッチ例えばスイッチングトランジスタＴｒを有する。全てのスイッチングトランジスタＴｒのゲートには、検査端子３２を介してハイレベルＨが供給可能である。また、全てのスイッチングトランジスタＴｒのドレインはショート線３１０に接続され、このショート線３１０が一つの検査端子３２（図４では図示せず）に接続される。このため、アクティブマトリクス基板２０の全データ線ＤＬに信号を供給するための検査端子３２は一つだけでよい。このため、検査端子３２の数は実装端子２６の数よりも大幅に低減する。
【００４５】
ショート線３１０は、一つの検査端子３２及びプローブ針１０２を介して、検査装置１００側に設けられた電源１３０と接続され、検査時には全データ線ＤＬにＶＤＡＴＡとして例えば７Ｖが供給される。なお、検査装置１００側に設けられた電流計１３２は、検査時において、データ線ショート等の基礎的な不良が生じていることを検出するために用いられる。
【００４６】
（アクティブマトリクス基板の検査の詳細）
図５（ａ）〜（ｃ）は各々、アクティブマトリクス基板２０の動作を基本的な不良（走査線ショート不良、データ線ショート不良ならびに保持容量のショート・本質的な欠陥）を検出する原理を説明するための図である。
【００４７】
図５（ａ）は、良品（不良無しの場合）の電流の変化を示している。全走査線ならびに全データ線をハイレベルとして、走査線ドライバ２００に供給される電流ならびにデータ線ドライバ３００に流れる電流を観測する場合を想定する。
【００４８】
この場合、走査線ＷＬの寄生容量、データ線ＤＬの寄生容量、あるいは各画素２４Ａの保持容量の充電が完了した後（時刻ｔ１以降）は、許容値未満のリーク電流しか流れないはずである。すなわち、図５（ａ）に示されるように、所定の充電電流が初期に流れ、時刻ｔ１以降は、ごくわずかのリーク電流以外は流れない。
【００４９】
しかし、走査線のショート、データ線のショート、保持容量のショートや本質的な欠陥が発生すると、図５（ｂ）に示すように、時刻ｔ１以降も、許容値を越える電流が、所定方向に継続的に流れる。図５（ｃ）は、図５（ｂ）の電流の向きとは反対の電流が継続的に流れる場合を示しており、この場合も図５（ｂ）と同様に、いずれかの不良が発生していると判定することができる。
【００５０】
以下、アクティブマトリクス基板２０の基本的な不良の検査内容と手順について、具体的に説明する。
【００５１】
（１）走査線のショート不良検査（図４−図７）
図６は検査フローチャートを示し、図４および図７は、走査線ＷＬのショート不良の検査時において流れる電流の例を示す図であり、図４は良品における電流の流れを示し、図７は不良品における電流の流れを示す。
【００５２】
まず、図４を用いて、不良が無い場合の電流の流れについて説明する。走査線ドライバ２００内の高電圧系回路（レベルシフト回路２４０ならびにバッファ回路２５０）には、第１の電源電圧（ＶＨＨ：１５Ｖ）が供給される。このとき、電流計１２４によって、走査線ドライバ２００の高電圧系回路に供給される電流の時間的な変化を検出可能である。また、スイッチングトランジスタＴｒのドレインには、第３の電源電圧（ＶＤＡＴＡ：７Ｖ）が供給されてオン状態に保持される。
【００５３】
なお、走査線ＷＬのショート不良のみを検査するときは、電流計１３２は、必ずしも接続する必要はない。但し、電流計１３２によって、スイッチングトランジスタＴｒを経由して流れる電流を検出するようにしてもよい。
【００５４】
まず、走査線ドライバ２００内の走査線駆動制御回路２３０の出力レベルをハイレベルに強制的に固定する。これによって、全走査線（ＷＬ）が、同時にハイレベル（駆動状態）となる。また、全データ線（ＤＬ）には、ＶＤＡＴＡ（７Ｖ）が供給される（図６のステップ１）。この場合、当初、各走査線（ＷＬ）の寄生容量（図４中のＣｇａ，Ｃｇｂ，Ｃｇｃ）を充電するための充電電流（Ｉ１ａ，Ｉ１ｂ，Ｉ１ｃ）が流れるが、充電が完了すると、ほとんど電流が流れなくなる（図５（ａ）参照）。このような電流の時間的な変化は、電流計１２４により、電流ＩＹ１を観測することにより明らかとなる（図６のステップ２）。
【００５５】
一方、図７に示すように、走査線（ＷＬ）とデータ線（ＤＬ）とのショート（不良Ａ）が発生している場合、走査線（ＷＬ）と画素電源線とのショート（不良Ｂ）が発生している場合、あるいは、走査線（ＷＬ）が接地されている（不良Ｃ）場合には、図４の充電完了後においても、許容値を超える電流が定常的に流れる（図５（ｂ）参照）。
【００５６】
つまり、図７に示されるように、異常電流（Ｉ１０，Ｉ１１，Ｉ１２）が継続的に流れる。この異常電流は、電流計１２４によって検出される。つまり電流計１２４には、継続的に、電流ＩＹ２が流れる（図６のステップ３がＹＥＳ）。したがって、全走査線のいずれかにショート不良が発生していることを、効率的に検出することができる（図６のステップ４，５）。
【００５７】
なお、画素電源１１０（第２の電源電圧ＶＥＬ（１２Ｖ）を供給する電源）から供給される電流を、電流計１１２（図７参照）によって観測すると、走査線ＷＬと画素電線源（保持容量Ｃｈの一端に接続される電源ライン）とのショート不良が発生していることを特定することができる。つまり、不良箇所の特定はできないものの、不良の種類の絞込みが可能である。
【００５８】
（２）データ線のショート不良検査（図８−図１０）
図８は検査フローチャートを示し、図９−図１１は、データ線のショート不良の検査時において流れる電流の例を示す図であり、図９は良品における電流の流れを示し、図１０は不良品における電流の流れを示す。
【００５９】
まず、図９を用いて、不良が無い場合の電流の流れについて説明する。図８のステップ１０は図６のステップ１と実質的に同じ動作を示している。
【００６０】
まず、走査線ドライバ２００内の走査線駆動制御回路２３０の出力レベルをハイレベルに強制的に固定する。これによって、全走査線（ＷＬ）が、同時にハイレベル（駆動状態）となる。また、全データ線（ＤＬ）には、ＶＤＡＴＡ（７Ｖ）が供給される（図８のステップ１０）。この場合、当初、各データ線（ＤＬ）の寄生容量（図９中のＣｄａ，Ｃｄｂ，Ｃｄｃ，Ｃｄｄ）を充電するための充電電流（Ｉ３ａ，Ｉ３ｂ，Ｉ３ｃ，Ｉ３ｄ）が流れるが、充電が完了すると、ほとんど電流が流れなくなる（図５（ａ）参照）。このことは、電流計１３２によって、電流ＩＸ１を観測することによって明らかとなる（図８のステップ１１）。
【００６１】
一方、図１０に示すように、データ線（ＤＬ）と走査線（ＷＬ）とのショート（不良Ａ）が発生している場合、データ線（ＤＬ）と画素電源線とのショート（不良Ｂ）が発生している場合には、図９の充電完了後においても、許容値を超える電流が定常的に流れる（図５（ｂ）参照）。
【００６２】
つまり、図１０に示されるように、異常電流（Ｉ２０，Ｉ２１）が継続的に流れる（図８のステップ１２がＹＥＳ）。この異常電流は、スイッチングトランジスタＴｒに接続された電流計１３２によって検出される。すなわち、電流計９０２によって電流ＩＸ２が継続的に流れることが観測されたときに、全データ線（ＷＬ）のいずれかにショート不良が発生していると判定することができる（図８のステップ１３，１４）。よって、データ線のショート不良を効率的に検出することができる。
【００６３】
なお、画素電源１１０（第２の電源電圧ＶＥＬ（１２Ｖ）を供給する電源）から供給される電流を、電流計１１２（図９−図１０では不図示）によって観測すると、データ線（ＷＬ）と画素電線源（保持容量Ｃｈの一端に接続される電源ライン）とのショート不良が発生していることを特定することができる。つまり、不良箇所の特定はできないものの、不良の種類の絞込みが可能である。
【００６４】
（３）保持容量のショート・本質的な欠陥の検査（図１１−図１３）
図１１は検査フローチャートを示し、図１２および図１３は、保持容量のショート・本質的な欠陥の検査時において流れる電流の例を示す図であり、図１２は良品における電流の流れを示し、図１３は不良品における電流の流れを示す。
【００６５】
まず、図１２を用いて、不良が無い場合の電流の流れについて説明する。図１１のステップ２０は図６及び図８のステップ１，１０と実質的に同じ動作を示している。
【００６６】
まず、走査線ドライバ２００内の走査線駆動制御回路２３０の出力レベルをハイレベルに強制的に固定する。これによって、全走査線（ＷＬ）が、同時にハイレベル（駆動状態）となる。また、全データ線（ＤＬ）には、ＶＤＡＴＡ（７Ｖ）が供給される（図１１のステップ２０）。この場合、当初、各データ線（ＤＬ）の寄生容量（図９中のＣｄａ，Ｃｄｂ，Ｃｄｃ，Ｃｄｄ）の充電電流が流れ、さらに、各画素２４Ａにおける保持容量Ｃｈの充電電流Ｉ４０が流れる。ただし、充電が完了すると、ほとんど電流が流れなくなる（図５（ａ）参照）。このことは、電流計１３２によって、電流ＩＸ４を観測することによって判定可能である（図１１のステップ２１）。
【００６７】
一方、図１３に示すように、保持容量Ｃｈの両極がショートしている場合、あるいは本質的な欠陥によって大きなリーク電流が流れる場合には、図１３に示すように、充電が終了した後も継続的に異常電流Ｉ５０が流れる（図５（ｂ）参照）。
【００６８】
この異常電流は、スイッチングトランジスタＴｒに接続された電流計１３２によって検出される。すなわち、電流計９０２によって電流ＩＸ５が継続的に流れることが観測されたときに（図１１のステップ２２がＹＥＳ）、保持容量に不良ありと判定することができ（図１１のステップ２４）、そうでなければ正常と判定できる（図１１のステップ２３）。よって、保持容量の不良を効率的に検出することができる。
【００６９】
なお、画素電源１１０（第２の電源電圧ＶＥＬ（１２Ｖ）を供給する電源）から供給される電流を、電流計１１２によって観測することは、保持容量Ｃｈに不良が発生していることを特定するのに役立つ。
【００７０】
（同時検査）
図１４は、走査線、データ線および保持容量の同時検査の手順の概要を示すフロー図である。まず、すべての走査線をＨ（ＶＨＨ）とし、また、プリチャージトランジスタをオンして、すべてのデータ線にＶＤＡＴＡを供給し、また、画素２４Ａに画素電源電圧（ＶＥＬ）を供給する（ステップＳ３０）。次に、所定時間経過後に、走査線ドライバ側の電流計およびデータ線ドライバ側の電流計によって電流量を調べ、必要に応じて、画素電源線に供給される電流の電流量を調べる（ステップＳ３１）。そして、許容値を逸脱する電流が継続しているか否かを判定し（ステップＳ３２）、許容値を逸脱する電流が検出されない場合には正常（良品）と判定し（ステップＳ３３）、そのような電流が継続するときは、異常判定を行う（ステップＳ３４）。
【００７１】
なお、図４等で示す走査線ドライバ２００はシフト回路２１０からの信号により走査線ＷＬを１本ずつ選択駆動することができる。よって、上述した検査は、必ずしも全走査線ＷＬを同時に選択して行なうものに限らない。つまり、走査線ＷＬを１本ずつ選択し、各種検査を実施しても良い。いずれにしろ、全データ線ＤＬには同一電位が同時に供給されるので、データ線ＤＬに電位を供給するための検査端子３２は一つで済む。
【００７２】
（表示パネルの製造）
図１のステップ１，２の実施により、アクティブマトリクス基板２０の良否判定がなされた。不良品と判定されたアクティブマトリクス基板２０は廃棄され、良品のアクティブマトリクス基板２０に有機ＥＬ層を形成して、表示パネルを完成させる（図１のステップ３）。これにより、図２に示すアクティブマトリクス領域２４のうち、図３に示す各画素２４Ａには有機ＥＬ素子ＯＬＥＤと共通線ＶＣＴが接続されることになる。
【００７３】
（表示パネルの検査）
まず、表示パネルを図２のステージ１０上に載置し、位置決め部材１２により位置決めする（図１のステップ４）。アクティブマトリクス基板２０と同様に、この位置決めは極めて短時間で行なうことができる。
【００７４】
次に、ステージ１０上の表示パネルの検査端子３２にプローブ針１０２をコンタクトして、表示パネルを点灯検査する（図１のステップ５）。この点灯検査は、図６のステップ１、図８のステップ１０、図１１のステップ２０と全く同様にして、全走査線ＷＬ及び全データ線ＤＬにして予定の電位を供給し、表示パネルの全画素２４Ａでの点灯状態を目視でまたは光学的に観測すればよい。
【００７５】
この表示パネルの点灯検査は、図２に示すアクティブマトリクス基板２０の検査装置１００を用いて行なうことができ、アクティブマトリクス基板用の検査装置と表示パネル用の検査装置を別個に用意する必要はない。
【００７６】
なお、図４等で示す走査線ドライバ２００はシフト回路２１０からの信号により走査線ＷＬを１本ずつ選択駆動することができるので、点灯検査は走査線ＷＬを１本ずつ選択し、一ライン上の画素２４Ａ毎に点灯検査することもできる。
【００７７】
（検査回路及び検査端子の切断）
上述したように、表示パネルが完成して点灯検査が終了すれば、もはや検査回路３０及び検査端子３２は不要となるばかりでなく、表示パネルの小型化を阻害するものとなる。そこで、本実施形態では図２に示す切断位置３４にてアクティブマトリクス基板２０を切断する（図１のステップ６）。
【００７８】
ここで、切断位置３４上には、検査用配線２８が存在する。切断時に、検査用配線２８が基板２２からめくれてしまうと、表示パネルの商品価値を著しく低下させる。
【００７９】
本実施形態では、アクティブマトリクス基板２０上に画素選択トランジスタＭ１等を形成する際に、検査用配線２８を形成するようにしている。つまり、検査用配線２８は、画素選択トランジスタＭ１のゲート層と同一第一層配線層にて形成される。通常、画素選択トランジスタＭ１のゲートはポリシリコン層にて形成されるので、検査用配線２８もポリシリコン層にて形成される。換言すれば、検査用配線２８は第二層配線層以上の配線層に通常用いられる金属層では形成されない。
【００８０】
もし、検査用配線層２８を金属層にて形成すると、金属層はＣＶＤ等によって蒸着されることになる。蒸着された金属層は、ポリシリコン層とは異なり、機械的圧力によってめくれ易いからである。
【００８１】
（第２の実施形態）
上述の実施形態では、有機ＥＬ素子用のアクティブマトリクス基板の検査について説明したが、本発明は、その他の電気光学素子用の基板の検査にも適用可能である。本実施形態では、液晶素子用のアクティブマトリクス基板及び液晶表示パネルの検査について説明する。
【００８２】
本実施形態に係る液晶素子用のアクティブマトリクス基板の基本構成は、図２に示すアクティブマトリクス基板２０と同様である。
【００８３】
図１５は、液晶素子用のアクティブマトリクス基板のアクティブマトリクス領域の構成と、その検査の概要について説明するための図である。
【００８４】
液晶素子用のアクティブマトリクス基板４００は、走査線（ＷＬ）と、データ線（ＤＬ）と、走査線とデータ線の交点に設けられた画素４１２と、を有する。画素４１２は、画素選択トランジスタＭ３０と、保持容量Ｃ３０とを備える。なお、アクティブマトリクス基板の段階では、液晶の封入が未だなされていないため、液晶素子（ＭＣ）は点線で示している。なお、画素４１２は、複数本の走査線の各々とデータ線の各々の交点に設けられるが、図１５では、一つの画素だけを示している。
【００８５】
アクティブマトリクス基板４００に設けられる検査回路を、図１５に走査線ドライバ５００及びデータ線ドライバ６００として示す。この走査線ドライバ４００及びデータ線ドライバ６００は、図４に示される走査線ドライバ２００及びデータ線ドライバ３００と同様の回路構成を有している。
【００８６】
検査の手順は、第１の実施形態と同様である。すなわち、図１５に示されるように、走査線ドライバ４００には電源１４０が接続され、電流計１４２によって、走査線ドライバ４００に供給される電流の総量を検出できるようになっている。また、データ線ドライバ６００内のスイッチングトランジスタＴｒのドレインには、電源１５０（その発生電圧ＶＤは、電源１４０の発生電圧ＶＳよりも低く設定される）が接続される。また、スイッチングトランジスタＴｒを経由して流れる電流を電流計１５２により検出することができるようになっている。例えば全走査線（ＷＬ）を一括して駆動するともに、全データ線に所定電圧を印加し、充電期間の終了後に、許容値を逸脱する電流が継続的に流れるか否かを判定することによって、走査線（ＷＬ）、データ線（ＤＬ）の各々のショート検査、ならびに保持容量（Ｃ３０）のショートや欠陥の検査を同時に行うことができる。
【００８７】
また、アクティブマトリクス基板４００の検査後に製造される液晶表示パネルは、アクティブマトリクス基板４００と、共通電極が形成された対向基板との間に液晶を注入して、図１５に示す液晶セルＭＣを接続すればよい。この表示パネルの点灯検査も、全データ線に一括して同電位を供給し、走査線は１本ずつまたは全部同時に選択することで行なうことができる。
【００８８】
（電気光学装置）
電気光学素子がマトリクス状に配列された電気光学装置は、各種の電子機器の表示装置としても利用される。本発明が適用される電子機器としては、例えば、可搬型のパーソナルコンピュータ、携帯電話機、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器などがある。
【００８９】
この他、例えば有機発光ダイオード素子を光源（露光手段）として利用した画像形成装置を構成することもできる。この画像形成装置は像担持体の露光に限定されない。例えば、原稿などの読取対象に光を照射する照明装置として画像読取装置に採用される。この種の画像読取装置としては、スキャナ、複写機やファクシミリの読取部分、バーコードリーダ、あるいはＱＲコード（登録商標）のような二次元画像コードを読む二次元画像コードリーダがある。
【図面の簡単な説明】
【００９０】
【図１】本発明に係る電気光学装置の製造方法を示すフローチャートである。
【図２】本発明に係るアクティブマトリクス基板の検査方法を説明するための概略説明図である。
【図３】図２に示される基板に形成される画素の具体的な回路構成を示す回路図である。
【図４】図２に示される検査回路及び検査装置を示すと共に、走査線のショート不良の検査時において流れる電流（良品に流れる電流）を示す図である。
【図５】図５（ａ）〜図５（ｃ）は各々、アクティブマトリクス基板の動作を基本的な不良（走査線ショート不良、データ線ショート不良ならびに保持容量のショート・本質的な欠陥）を検出する原理を説明するための図である。
【図６】走査線ショート検査の手順の概要を示すフロー図である。
【図７】走査線のショート不良の検査時において流れる電流（不良品に流れる電流）を示す図である。
【図８】データ線ショート検査の手順の概要を示すフロー図である。
【図９】データ線のショート不良の検査時において流れる電流（良品に流れる電流）を示す図である。
【図１０】データ線のショート不良の検査時において流れる電流（不良品に流れる電流）を示す図である。
【図１１】保持容量の欠陥およびショート検査の手順の概要を示すフロー図である。
【図１２】保持容量のショート・本質的な欠陥の検査時において流れる電流（良品に流れる電流）の例を示す図である。
【図１３】保持容量のショート・本質的な欠陥の検査時において流れる電流（不良品に流れる電流）の例を示す図である。
【図１４】走査線、データ線および保持容量の同時検査の手順の概要を示すフロー図である。
【図１５】液晶素子用のアクティブマトリクス基板の基本的な構成と、その検査の概要について説明するための図である。
【符号の説明】
【００９１】
１０  ステージ、１２  位置決め部材、２０  アクティブマトリクス基板、
２２  基板、２４  アクティブマトリクス領域、２４Ａ  画素、２６  実装端子、
２８  検査用配線、３０  検査回路、３２  検査端子、３４  切断位置、
１００  検査装置、１０２  プローブ針、１０４  プローブカード、１０６  テスタ、
１１０，１２０，１３０，１４０，１５０  電源、
１１２，１２２，１３２，１４２，１５２  電流計、
２００，４００  走査線ドライバ、２１０  シフト回路、
２３０  走査線駆動制御回路、２４０  レベルシフト回路、２５０  バッファ回路、
３００，６００  データ線ドライバ、ＷＬ  走査線、ＤＬ  データ線
【図１】
2008102335.tif 000003
【図２】
2008102335.tif 000004
【図３】
2008102335.tif 000005
【図４】
2008102335.tif 000006
【図５】
2008102335.tif 000007
【図６】
2008102335.tif 000008
【図７】
2008102335.tif 000009
【図８】
2008102335.tif 000010
【図９】
2008102335.tif 000011
【図１０】
2008102335.tif 000012
【図１１】
2008102335.tif 000013
【図１２】
2008102335.tif 000014
【図１３】
2008102335.tif 000015
【図１４】
2008102335.tif 000016
【図１５】
2008102335.tif 000017