(57)【要約】    【課題】その評価作業が短時間で完了するプリンタ用集積回路を提供する。    【解決手段】プリンタ用集積回路１０に、ＨＳＹＮＣが入力されてからＰＷＭ信号のレベルが変化するまでの時間を計測する機能、及び、計測した時間の中の，最長時間と最短時間とを出力する機能とを有する同期評価モジュール１４を、搭載しておく。    【選択図】図１
2008254325.tif 000002
【特許請求の範囲】
【請求項１】
各ライン分のＰＷＭ信号の供給タイミングを示すＨＳＹＮＣを出力する印刷エンジンと組み合わせて使用されるプリンタ用集積回路であって、
印刷内容を規定するデータに基づき、前記印刷エンジンへ供給するための１ライン分のＰＷＭ信号を出力する信号出力処理を前記印刷エンジンからのＨＳＹＮＣに同期した形で実行するためのＰＷＭ信号出力回路と、
前記ＰＷＭ信号出力回路が実行する各信号出力処理における，ＨＳＹＮＣが入力されてからＰＷＭ信号のレベルが変化するまでの時間を計測する機能、及び、計測した各時間が，所定の範囲内に収まっているか否かを示す評価結果情報を出力する機能を有する同期評価モジュールと
を、備えることを特徴とするプリンタ用集積回路。
【請求項２】
前記同期評価モジュールが、
前記所定の範囲を規定する情報を記憶しておくための，外部から情報の書き込みが可能なレジスタを備えるモジュールである
ことを特徴とするプリンタ用集積回路。
【請求項３】
プリンタに使用されるプリンタ用集積回路であって、
印刷エンジンへ供給するための１ライン分のＰＷＭ信号を出力する信号出力処理を，印刷エンジンからのＨＳＹＮＣに同期した形で実行するＰＷＭ信号出力回路と、
前記ＰＷＭ信号出力回路が実行する各信号出力処理における，ＨＳＹＮＣが入力されてからＰＷＭ信号のレベルが変化するまでの時間を計測する機能、及び、計測した時間の中の，最長時間と最短時間とを出力する機能とを有する同期評価モジュールと
を、備えることを特徴とするプリンタ用集積回路。
【請求項４】
前記印刷内容を規定するデータとして前記ＰＷＭ信号出力回路へ供給されるテストデータを，１ライン分のデータを繰り返し出力することによって生成するテストデータ生成回路を、さらに備える
ことを特徴とする請求項１乃至請求項３のいずれかにプリンタ用集積回路。
【請求項５】
ＨＳＹＮＣとして前記ＰＷＭ信号出力回路と前記同期評価モジュールとに供給されるテスト用ＨＳＹＮＣを生成するテスト用ＨＳＹＮＣ生成回路を、さらに備える
ことを特徴とする請求項１乃至請求項４のいずれかにプリンタ用集積回路。
【請求項６】
印刷エンジンを制御するためのプリンタコントローラであって、
請求項１乃至請求項６のいずれかに記載のプリンタ用集積回路が実装されている
ことを特徴とするプリンタコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ信号の供給が必要な印刷エンジンと組み合わせて使用されるプリンタ用集積回路とプリンタコントローラとに関する。
【背景技術】
【０００２】
現存する，一般的なレーザープリンタに用いられている印刷エンジンは、ＰＷＭ(Pulse Width Modulation)信号の供給が必要なものとなっている。そして、そのような印刷エンジンが用いられているレーザープリンタは、印刷内容を規定するデータ（印刷データの解釈によりＲＡＭ上に用意されるデータ等）から，印刷エンジンへ供給するＰＷＭ信号を生成するための半導体集積回路（以下、プリンタ用集積回路と表記する）を，そのプリンタコントローラに搭載した装置（例えば、特許文献１参照）となっているのであるが、既存のプリンタ用集積回路は、プリンタコントローラに組み込む前の評価作業にかなりの時間がかかるものとなっていた。
【０００３】
具体的には、通常のプリンタ用集積回路は、図５に模式的に示したように、主な構成要素として、印刷内容を規定するデータに基づき，印刷エンジンからのＨＳＹＮＣに同期的にＰＷＭ幅情報を生成して出力する画像出力回路と、ＰＷＭ幅情報をＰＷＭ信号（図では、“PWM_OUT”）に変換するためのＰＷＭモジュールとを備えた回路となっている。
【０００４】
さらに、通常のプリンタ用集積回路内の画像出力回路は、実行される処理の内容（その完了に要する時間）が異なる複数の処理モードを有するものとなっている。そして、ＳＮＹＣが入力されてから、各ラインの先頭ドット（最も端のドット）に関するＰＷＭ信号が出力されるまでの時間が、処理モードにより異なっていると、印刷開始位置が処理モードによって変わるプリンタが得られてしまうことになる。このため、画像出力回路は、その補正を行える回路（先頭ドットに関するＰＷＭ信号が出力されるタイミングを処理モード毎に調整できる回路）ともなっているのであるが、製造された各プリンタ用集積回路内の画像出力回路が全く同一の機能を有するものとなっているとは限らない。また、画像出力回路のいずれかの処理モードが、ＨＳＹＮＣが入力されてから各ラインの先頭ドットに関するＰＷＭ信号が出力されるまでの時間が、ライン毎に異なっているものとなっていることも、あり得る。
【０００５】
このため、既存のプリンタ用集積回路は、実際に使用する前に、オシロスコープを用いて、処理モード毎に機能をチェックするといった時間のかかる評価作業を行わなければならないものとなっていた。
【０００６】
【特許文献１】特開２００１−９４７８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の課題は、その評価作業がより短時間で完了するプリンタ用集積回路を提供することにある。
【０００８】
また、本発明の他の課題は、その製造に要する作業量がより少ないプリンタコントローラを提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の第１の態様の、各ライン分のＰＷＭ信号の供給タイミングを示すＨＳＹＮＣを出力する印刷エンジンと組み合わせて使用されるプリンタ用集積回路であって、印刷内容を規定するデータに基づき、印刷エンジンへ供給するための１ライン分のＰＷＭ信号を出力する信号出力処理を印刷エンジンからのＨＳＹＮＣに同期した形で実行するためのＰＷＭ信号出力回路と、ＰＷＭ信号出力回路が実行する各信号出力処理における，ＨＳＹＮＣが入力されてからＰＷＭ信号のレベルが変化するまでの時間を計測する機能、及び、計測した各時間が，所定の範囲内に収まっているか否かを示す評価結果情報を出力する機能を有する同期評価モジュールとを、備える。
【００１０】
すなわち、本発明の第１の態様のプリンタ用集積回路は、同期評価モジュールを利用すれば、ＨＳＹＮＣが入力されてからＰＷＭ信号のレベルが変化するまでの時間（ＨＳＹＮＣが入力されてから各ラインの先頭ドットに関するＰＷＭ信号が出力されるまでの時間）が、ライン毎に大きく異なっているか否かを評価できる回路となっている。従って、このプリンタ用集積回路は、オシロスコープを用いた評価作業が必要な既存のプリンタ用集積回路よりも、評価作業が短時間で完了する回路となっていることになる。
【００１１】
本発明の第１の態様のプリンタ用集積回路は、“所定の範囲”を変更できない回路として実現しておくこともできる。ただし、“所定の範囲”を変更できるようにしておけば、ＨＳＹＮＣが入力されてからＰＷＭ信号のレベルが変化するまでの時間が、他のプリンタ用集積回路とわずかにずれている場合にも対応できることになる。また、“所定の範囲”を変更できるようにしておけば、ＰＷＭ信号出力回路が，各種の処理が可能なものであっても対応できることになることにもなる。このため、本発明の第１の態様のプリンタ用集積回路を実現する際には、“所定の範囲”を変更できる回路（所定の範囲を規定する情報を記憶しておくための，外部から情報の書き込みが可能なレジスタを備えた回路）としておくことが望ましい。
【００１２】
また、本発明の第２の態様のプリンタ用集積回路は、印刷エンジンへ供給するための１ライン分のＰＷＭ信号を出力する信号出力処理を，印刷エンジンからのＨＳＹＮＣに同期した形で実行するＰＷＭ信号出力回路と、ＰＷＭ信号出力回路が実行する各信号出力処理における，ＨＳＹＮＣが入力されてからＰＷＭ信号のレベルが変化するまでの時間を計測する機能、及び、計測した時間の中の，最長時間と最短時間とを出力する機能とを有する同期評価モジュールとを、備える。
【００１３】
すなわち、本発明の第２の態様のプリンタ用集積回路は、同期評価モジュールを利用すれば、ＨＳＹＮＣが入力されてからＰＷＭ信号のレベルが変化するまでの最長時間と最短時間とを測定できる回路となっている。そして、最長時間と最短時間とが分かれば、プリンタ用集積回路を評価するすることは可能であるため、このプリンタ用集積回路も、オシロスコープを用いた評価作業が必要な既存のプリンタ用集積回路よりも、評価作業が短時間で完了する回路となっていることになる。
【００１４】
本発明の各態様のプリンタ用集積回路を実現する際には、テストデータを外部から与えなくても評価作業が行えるようにするために、“印刷内容を規定するデータとしてＰＷＭ信号出力回路へ供給されるテストデータを，１ライン分のデータを繰り返し出力することによって生成するテストデータ生成回路”を、付加しておくことが望ましい。また、印刷エンジンと接続しなくても評価作業を行えるようにするために、“ＨＳＹＮＣとしてＰＷＭ信号出力回路と同期評価モジュールとに供給されるテスト用ＨＳＹＮＣを生成するテスト用ＨＳＹＮＣ生成回路”を付加した形で、本発明の各態様のプリンタ用集積回路を実現しておくことも出来る。
【００１５】
そして、本発明のプリンタコントローラは、本発明のプリンタ用集積回路が実装されたものとなっている。従って、本発明のプリンタコントローラは、プリンタ用集積回路の評価に要する作業量が少ない分（プリンタ用集積回路の評価作業に要する時間が短い分）、その製造に要する作業量が少ないプリンタコントローラとなっていることになる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
【００１７】
《第１実施形態》
図１に示してあるように、本発明の第１実施形態に係るプリンタ用集積回路１０は、ＰＷＭ信号の供給が必要な印刷エンジンが用いられているプリンタのプリンタコントローラに実装されて使用される回路（ＡＳＩＣ）である。また、プリンタ用集積回路１０は、画像出力回路１１とＰＷＭモジュール１３と同期評価モジュール１４とを備えた回路となっている。
【００１８】
このプリンタ用集積回路１０が備えるＰＷＭモジュール１３は、ＰＷＭ幅情報をＰＷＭ信号に変換するための回路である。
【００１９】
画像出力回路１１は、印刷内容を規定するデータに基づき，印刷エンジンからのＨＳＹＮＣに同期的にＰＷＭ幅情報を生成して出力する回路である。この画像出力回路１１は、実行する処理の内容（その完了に要する時間）が異なる複数の処理モードを有する既存の画像出力回路に、１ライン分の，全画素が黒画素であることを示すデータを繰り返し出力する機能を有するテストデータ生成回路１２を追加した上で、外部からのデータではなく、テストデータ生成回路１２からのデータに対して動作する動作モード（以下、テストデータ使用モードと表記する）を追加した回路となっている。
【００２０】
同期評価モジュール１４は、許容範囲情報レジスタ，最少カウント値レジスタ，最大カウント値レジスタ及び同期エラーレジスタを備えた回路である。
【００２１】
この同期評価モジュール１４内の最少カウント値レジスタ，最大カウント値レジスタ，同期エラーレジスタは、同期評価モジュール１４によってデータが設定される，外部からデータの読み出しが可能なレジスタである。
【００２２】
一方、許容範囲情報レジスタは、ＨＳＹＮＣが入力されてから各ラインの先頭ドットに関するＰＷＭ信号が出力されるまでの時間として許容される最短時間と最長時間とを，ＦＣＬＫ数で指定しておくためのレジスタ（２つのＦＣＬＫ数を外部から設定しておくレジスタ）となっている。なお、ＦＣＬＫとは、同期評価モジュール１４がＶＣＬＫから生成する，ＶＣＬＫよりも周期が短いクロックのことである。
【００２３】
そして、本実施形態に係るプリンタ用集積回路１０に設けられている同期評価モジュール１４は、評価処理の開始が指示された場合（同期評価モジュール１４内の特定のレジスタに特定の値が書き込まれた場合）、図２に示した手順の評価処理を開始する回路となっている。
【００２４】
すなわち、評価処理の開始が指示された同期評価モジュール１４は、まず、最少カウント値レジスタ，最大カウント値レジスタ，同期エラーレジスタに、それぞれ、所定値（ＨＳＹＮＣが入力されてから各ラインの先頭ドットに関するＰＷＭ信号が出力されるまでの通常のＦＣＬＫ数よりも大きな数値），“０”，正常な回路であることを示す値（後述する規定値とは異なる値）を設定することにより、各レジスタを初期化する処理（ステップＳ１０１）を行う。
【００２５】
次いで、同期評価モジュール１４は、自モジュール内のＦＣＬＫカウンタを初期化する処理（ステップＳ１０２）を行う。ここで、ＦＣＬＫカウンタとは、図３に模式的に示してあるように、ＨＳＹＮＣが入力されてから各ラインの先頭ドット（全画素が黒のラインにおける最も端のドット）に関するＰＷＭ信号が出力されるまでのＦＣＬＫ数（時間Ｔ）をカウントする回路のことである。
【００２６】
その後、同期評価モジュール１４は、ＨＳＹＮＣが入力される（ＨＳＹＮＣのレベルがハイレベルに変化する）のを監視する処理（ステップＳ１０３）し、ＨＳＹＮＣが入力された場合（ステップＳ１０３；ＹＥＳ）には、ＦＣＬＫカウンタの動作を開始させるための処理（ステップＳ１０４）を行ってから、ＨＳＹＮＣ或いはＰＷＭ_ＯＵＴが入力される（ＨＳＹＮＣ或いはＰＷＭ_ＯＵＴのレベルがハイレベルに変化する）のを監視する処理（ステップＳ１０５）を開始する。
【００２７】
そして、同期評価モジュール１４は、ＰＷＭ_ＯＵＴが入力される前にＨＳＹＮＣが入力された場合（ステップＳ１０５；ＨＳＹＮＣ入力）には、ステップＳ１０２以降の処理を再び開始する。
【００２８】
また、同期評価モジュール１４は、ＨＳＹＮＣが入力される前にＰＷＭ_ＯＵＴが入力された場合（ステップＳ１０５；ＰＷＭ_ＯＵＴ入力）には、その時点におけるＦＣＬＫカウンタのカウント値が，許容範囲情報レジスタに設定されている２つのＦＣＬＫ数の間の値でなかった場合にのみ、同期エラーが発生していることを示す規定値を同期エラーレジスタに設定する処理（ステップＳ１０５及びＳ１０６）を行う。
【００２９】
その後、同期評価モジュール１４は、カウント値が最少カウント値レジスタの現在の値よりも小さな値であった場合には、最少カウント値レジスタにカウント値を設定し，カウント値が最大カウント値レジスタの現在の値よりも大きな値であった場合には、最大カウント値レジスタにカウント値を設定し，カウント値が最少カウント値レジスタの現在の値以上，最大カウント値レジスタの現在の値以下の値であった場合には、最大カウント値レジスタ／最少カウント値レジスタの値を変更しない処理（ステップＳ１０８〜Ｓ１１０）を行う。
【００３０】
そして、同期評価モジュール１４は、印刷が終了していなかった場合（ステップＳ１１１；ＮＯ）には、ステップＳ１０２以降の処理を再び開始し、印刷が終了したとき（ステップＳ１１１；ＹＥＳ）には、この評価処理（図２の処理）を終了する。
【００３１】
以上の説明から明らかなように、本実施形態に係るプリンタ用集積回路１０は、同期評価モジュール１４に評価処理を実行させた後、同期評価モジュール１４内の各種レジスタの値を読み出せば、ＨＳＹＮＣが入力されてから各ラインの先頭ドットに関するＰＷＭ信号が出力されるまでの時間が、ライン毎に大きく異なっているか否か等を評価できる回路となっている。従って、このプリンタ用集積回路１０は、オシロスコープを用いた評価作業が必要な既存のプリンタ用集積回路よりも評価作業が短時間で完了する回路となっていると言うことが出来る。
【００３２】
また、プリンタ用集積回路１０は、画像出力回路１１をテストデータ使用モードで動作させれば、外部からテスト用のデータを供給する必要がない形で、その評価を行える回路ともなっている。このため、プリンタ用集積回路１０は、外部からテスト用のデータを供給する必要がない分、既存のプリンタ用集積回路よりも、評価作業が簡単に行える回路となっていると言うことも出来る。
【００３３】
また、プリンタ用集積回路１０は、その評価に要する作業量が少ない分、それを用いたプリンタコントローラを簡単に（作業量が少ない形で）製造できる回路となっていると言うことも出来る。
【００３４】
《第２実施形態》
図４に示してあるように、本発明の第２実施形態に係るプリンタ用集積回路２０も、ＰＷＭ信号の供給が必要な印刷エンジンが用いられているプリンタのプリンタコントローラに実装されて使用される回路（ＡＳＩＣ）である。また、プリンタ用集積回路２０は、プリンタ用集積回路１０と同様に、画像出力回路２１とＰＷＭモジュール２３と同期評価モジュール２４とを備えた回路となっている。
【００３５】
このプリンタ用集積回路２０が備える画像出力回路２１，ＰＷＭモジュール２３は、それぞれ、プリンタ用集積回路１０が備える画像出力回路１１，ＰＷＭモジュール１３と同じ回路である。
【００３６】
同期評価モジュール２４は、同期評価モジュール１４と基本的には同構成・同機能の回路である。ただし、同期評価モジュール２４は、テスト用ＨＳＹＮＣ（ＨＳＹＮＣと同じ信号）を出力するテスト用ＨＳＹＮＣ出力回路（評価処理時に機能するもの）を備えた回路であると共に、評価処理（図２）として、印刷エンジンからのＨＳＹＮＣではなく，テスト用ＨＳＹＮＣ出力回路からのテスト用ＨＳＹＮＣの入力が監視される処理が行われる回路となっている。
【００３７】
以上の説明から明らかなように、本発明の第２実施形態に係るプリンタ用集積回路２０は、印刷エンジンと接続しておかなくても、プリンタ用集積回路１０と同様の手順でその評価を行える回路となっている。
【００３８】
従って、このプリンタ用集積回路２０は、その評価時に、印刷エンジンと接続する必要がない分、プリンタ用集積回路１０よりも評価作業が容易な回路となっていると言うことが出来る。
【００３９】
《変形形態》
上記した各実施形態に係るプリンタ用集積回路１０，２０は、各種の変形を行うことが出来る。例えば、プリンタ用集積回路１０，２０を、ステップＳ１０６及びＳ１０７の処理、ステップＳ１０８〜Ｓ１０１の処理のいずれか一方を行わない回路に変形することが出来る。また、各実施形態に係るプリンタ用集積回路１０，２０を、具体的な回路構成が上記したものとは異なる回路（例えば、テスト用ＨＳＹＮＣ出力回路が、画像出力回路１１内に設けられている回路や、テストデータ生成回路１２，２２が、画像出力回路１１，２１外に設けられている回路）に変形しても良いことなどは当然のことである。
【図面の簡単な説明】
【００４０】
【図１】第１実施形態に係るプリンタ用集積回路の構成及び使用形態の説明図。
【図２】第１実施形態に係るプリンタ用集積回路内の同期評価モジュールが実行する評価処理の流れ図。
【図３】第１実施形態に係る同期評価モジュール内に設けられているＦＣＬＫカウンタの機能を説明するための図。
【図４】第２実施形態に係るプリンタ用集積回路の構成及び使用形態の説明図。
【図５】既存のプリンタ用集積回路の構成及び使用形態の説明図。
【符号の説明】
【００４１】
１０，２０  プリンタ用集積回路、  １１，２１  画像出力回路
１２，２２  テストデータ生成回路、  １３，２３  ＰＷＭモジュール
１４，２４  同期評価モジュール
【図１】
2008254325.tif 000003
【図２】
2008254325.tif 000004
【図３】
2008254325.tif 000005
【図４】
2008254325.tif 000006
【図５】
2008254325.tif 000007