(57)【要約】【課題】半導体基板を用いて構成される、多層構造を有する信頼性の高い電子部品とその製造方法を提供する。【解決手段】半導体基板を貫通する貫通穴に導電材料が埋設されてなる構造を有する配線基板を複数形成する第１の工程と、複数の前記配線基板のうちのいずれかに形成された前記導電材料に、導電性の突起部を設置する第２の工程と、複数の前記配線基板を貼り合わせるとともに、各々の前記配線基板の各々の前記導電材料を、前記突起部により電気的に接続する第３の工程と、を有することを特徴とする電子部品の製造方法。【選択図】図２Ｊ
2008130934.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を貫通する貫通穴に導電材料が埋設されてなる構造を有する配線基板を複数形成する第１の工程と、
複数の前記配線基板のうちのいずれかの前記導電材料に、導電性の突起部を設置する第２の工程と、
複数の前記配線基板を貼り合わせるとともに、各々の前記配線基板の各々の前記導電材料を、前記突起部により電気的に接続する第３の工程と、を有することを特徴とする電子部品の製造方法。
【請求項２】
前記突起部は、ボンディングワイヤにより形成されることを特徴とする請求項１記載の電子部品の製造方法。
【請求項３】
前記第３の工程では、前記突起部が押圧されることにより、各々の前記配線基板の各々の前記導電材料が電気的に接続されることを特徴とする請求項２記載の電子部品の製造方法。
【請求項４】
複数の前記半導体基板のいずれかに、電子素子を実装する凹部を形成する工程と、
当該凹部に電子素子を実装する工程と、をさらに有し、
前記第３の工程では、前記電子素子が複数の前記半導体基板の貼り合わせにより前記凹部に封止されることを特徴とする請求項１乃至３のいずれか１項記載の電子部品の製造方法。
【請求項５】
前記第１の工程では、前記貫通穴とともに前記凹部の底部に素子実装用貫通穴が形成されて、該素子実装用貫通穴に前記導電材料が埋設され、
前記電子素子は前記素子実装用貫通穴に埋設された前記導電材料に接続されて実装されることを特徴とする請求項４記載の電子部品の製造方法。
【請求項６】
前記電子素子は光機能性素子よりなり、
前記第１の工程では、複数の前記半導体基板のいずれかに、当該光機能性素子への光の入射または当該光機能性素子からの光の出射のための開口部が形成されることを特徴とする請求項４または５記載の電子部品の製造方法。
【請求項７】
半導体基板を貫通する貫通穴に導電材料が埋設されてなる構造を有する複数の配線基板を有し、
前記複数の配線基板が互いに貼り合わせられるとともに、当該貼り合わせによって押圧される電気接続部材により、各々の前記配線基板の各々の前記導電材料が電気的に接続されていることを特徴とする電子部品。
【請求項８】
複数の前記半導体基板のいずれかに形成された凹部に電子素子が実装され、当該電子素子は複数の前記半導体基板の貼り合わせにより当該凹部に封止されていることを特徴とする請求項７記載の電子部品。
【請求項９】
前記電子素子は光機能性素子よりなり、前記複数の配線基板のいずれかに、当該光機能性素子への光の入射または当該光機能性素子からの光の出射のための開口部が形成されていることを特徴とする請求項８記載の電子部品。
【請求項１０】
前記凹部が形成された前記配線基板と貼り合わせられる前記配線基板の、当該凹部に面する側の反対側に、別の電子素子が実装されていることを特徴とする請求項８または９記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板を用いて構成される電子部品およびその製造方法に関する。
【背景技術】
【０００２】
例えば、半導体素子などの電子素子を実装するための基板（インターポーザー）は、セラミック材料や樹脂材料などに換えて、シリコンなどの半導体材料が用いられる場合がある。例えばシリコンを用いて構成した、電子素子を実装するためのインターポーザーは、セラミック材料や樹脂材料に比べて熱伝導率が良好であるために、実装される電子素子が発熱した場合に放熱性が良好であるメリットがある。
【０００３】
また、半導体材料よりなる基板は、セラミック材料や樹脂材料に比べて精密加工が容易であり、微細な構造を形成する場合に有利である。このため、特に微細化された電子部品においては、シリコンなどの半導体材料により構成されたインターポーザーが採用される場合がある。
【特許文献１】特開２０００―３９３７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、半導体基板よりなるインターポーザーを形成する場合であって、特に素子を実装するための配線（導電材料）を複雑に構成するためには、従来の樹脂材料よりなるインターポーザーを形成する場合にくらべて、その製造工程が複雑となってしまう問題があった。
【０００５】
例えば、半導体基板で素子を実装するための配線（導電材料）が積層されてなる多層構造を形成する場合には、配線（導電材料）の形成工程が、樹脂材料を用いる場合にくらべてより複雑となってしまう。
【０００６】
また、このようにインターポーザーの製造プロセスが複雑であると、製造コストが増大するとともに、形成されるインターポーザーの配線の信頼性が低下する懸念が生じてしまう。
【０００７】
すなわち、電子素子を実装可能な、または、電子素子が実装されてなるインターポーザー（配線基板）の配線（導電材料）が多層になる構造を、半導体基板を用いて形成することには、上記の実用上の問題が伴っていた。
【０００８】
そこで、本発明では、上記の問題を解決した新規で有用な電子部品および電子部品の製造方法を提供することを統括的課題としている。
【０００９】
本発明の具体的な課題は、半導体基板を用いて構成される、多層構造を有する信頼性の高い電子部品とその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の第１の観点では、上記の課題を、半導体基板を貫通する貫通穴に導電材料が埋設されてなる構造を有する配線基板を複数形成する第１の工程と、複数の前記配線基板のうちのいずれかの前記導電材料に、導電性の突起部を設置する第２の工程と、複数の前記配線基板を貼り合わせるとともに、各々の前記配線基板の各々の前記導電材料を、前記突起部により電気的に接続する第３の工程と、を有することを特徴とする電子部品の製造方法により、解決する。
【００１１】
また、本発明の第２の観点では、上記の課題を、半導体基板を貫通する貫通穴に導電材料が埋設されてなる構造を有する複数の配線基板を有し、前記複数の配線基板が互いに貼り合わせられるとともに、当該貼り合わせによって押圧される電気接続部材により、各々の前記配線基板の各々の前記導電材料が電気的に接続されていることを特徴とする電子部品により、解決する。
【発明の効果】
【００１２】
本発明によれば、半導体基板を用いて構成される、多層構造を有する信頼性の高い電子部品とその製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１３】
本発明による電子部品の製造法は、半導体基板を貫通する貫通穴に導電材料が埋設されてなる構造を有する配線基板を複数形成する第１の工程と、複数の前記配線基板のうちのいずれかの前記導電材料に、導電性の突起部を設置する第２の工程と、複数の前記配線基板を貼り合わせるとともに、各々の前記配線基板の各々の前記導電材料を、前記突起部により電気的に接続する第３の工程と、を有することを特徴としている。
【００１４】
すなわち、上記の製造方法では、複数の半導体基板を貼り合わせるとともに、複数の半導体基板の貫通穴に埋設された導電材料を突起状の導電材料により電気的に接続することで、容易に多層構造を有する電子部品を形成することが可能となっている。このため、半導体基板に対して多層構造を形成する場合の従来の複雑な工程を必要とせず、単純な製造プロセスを経て上記の電子部品を製造することが可能となる。したがって、電子部品の製造コストが低減され、また製造される電子部品の信頼性が良好となる。
【００１５】
また、上記の製造方法では、複数の配線基板の貼り合わせによって、電子素子を所定の空間（例えば配線基板に形成される凹部）に封止することが容易となっている。例えば、従来の樹脂材料よりなる基板では、酸素や水分などの進入を防止して実装される素子を封止（密閉）することは困難であった。
【００１６】
一方で、上記の製造方法によれば、例えば、シリコンなどの半導体材料を用いて基板を構成し、複数の基板の貼り合わせによって電子素子を容易に封止することが可能となる。
【００１７】
すなわち、上記の製造方法では、１）配線基板の貼り合わせ、２）配線基板の導電材料（配線、ビアプラグなど）の電気的な接続、３）実装される電子素子の封止、を実質的に同時に行うことが可能であることが特徴である。このため、電子素子が封止されてなる、多層構造を有する電子部品を容易に製造することが可能となる。
【００１８】
次に、上記の製造方法と、当該製造方法により製造される電子部品の構成について、図面に基づき説明する。
【実施例１】
【００１９】
図１Ａ〜図１Ｊは、実施例１による電子部品の製造方法、および当該製造方法により製造される電子部品の構成を示した図である。
【００２０】
なお、以下の図中では、先に説明した部分には同一の符号を付し、説明を省略する場合がある（以下の実施例についても同様）。
【００２１】
まず、図１Ａに示す工程において、例えばシリコンよりなる半導体基板（例えばシリコンウェハ）１０１上に、開口部１０２Ａを有するマスクパターン１０２を形成する。上記のマスクパターン１０２は、例えばフィルム状のレジスト（ドライフィルムレジスト）の貼り付け、または液状レジストの塗布により形成したレジスト層を、フォトリソグラフィ法により現像・露光してパターニングし、形成することができる。
【００２２】
次に、図１Ｂに示す工程において、上記のマスクパターン１０２をマスクにした半導体基板１０１のパターンエッチング（ＲＩＥ、リアクティブ・イオン・エッチング）を行う。このエッチングにより、半導体基板１０１を貫通する貫通穴（ビアホール）１０１Ａが形成される。上記のエッチング後にマスクパターン１０２が削除（剥離）される。
【００２３】
次に、図１Ｃに示す工程において、上記の貫通穴１０１Ａの内壁面を含む半導体基板１０１の表面に、例えばシリコン酸化膜よりなる絶縁膜１０３を形成する。
【００２４】
次に、図１Ｄに示す工程において、貫通穴１０１Ａを、例えばＣｕよりなる導電材料（ビアプラグ）１０４で埋設する。上記の導電材料（ビアプラグ）１０４を形成する場合には、以下のようにすればよい。
【００２５】
まず絶縁膜１０３上に無電解メッキ法によるシード層（給電層）を形成し、当該シード層上にマスクパターンを形成した後、電解メッキ法により導電材料１０４を形成する。また、当該マスクパターンと、マスクパターンを除去することで露出する余剰なシード層は除去する。このようにして、図１Ｄに示す配線基板１００を形成することができる。
【００２６】
さらに、以下の工程においては、配線基板１００に、配線基板１００の電気的な接続を容易とするための構造を付加する。
【００２７】
例えば、図１Ｅに示す工程において、導電材料１０４の両端に、電気的な接続を容易にするための、Ｎｉ／Ａｕ（Ａｕが外側となる、Ａｕ層とＮｉ層の積層構造）よりなる金属層１０５、１０６をそれぞれ形成する。
【００２８】
この場合、導電材料１０４の、後の工程において他の配線基板が貼り付けられる側（図中上端側）に形成される金属層１０５は、貫通穴から出っ張らないように、例えば金属層１０５の表面が半導体基板１０１（絶縁膜１０３）の表面とほぼ同一平面となるように形成されることが好ましい。
【００２９】
また、導電材料１０４の、前記上端側の反対側の下端側に形成される金属層１０６は、例えばはんだバンプなどの外部接続端子が容易に形成できるように、導電材料１０４から、導電材料１０４の外側の絶縁膜１０３に広がるように形成される。
【００３０】
さらに、上記の金属層１０５上に、例えば、ワイヤボンディング装置を用いて、例えばＡｕよりなるボンディングワイヤにより形成される突起部（電気接続部材、バンプと呼ばれる場合もある）１０７を形成する。突起部１０７は、ボンディングワイヤの金属層１０５への接合と、ボンディングワイヤの切断を連続的に行うことにより形成される。このため、突起部１０７は、接合部から上方に向かって凸上に（突起状に）形成される。
【００３１】
次に、図１Ｆ以下の工程においては、上記の配線基板１００と貼り合わせされる配線基板を形成する。
【００３２】
図１Ｆに示す工程では、図１Ａに示す工程と同様にして、例えばシリコンよりなる半導体基板（例えばシリコンウェハ）２０１上に、開口部２０２Ａを有するマスクパターン２０２を形成する。上記のマスクパターン２０２は、例えばフィルム状のレジスト（ドライフィルムレジスト）の貼り付け、または液状レジストの塗布により形成したレジスト層を、フォトリソグラフィ法により現像・露光してパターニングし、形成することができる。
【００３３】
次に、図１Ｇに示す工程においては、先に説明した図１Ｂ〜図１Ｄに示す工程と同様にして、半導体基板２０１に、貫通穴（ビアホール）２０１Ａ、絶縁膜２０３、導電材料３０４を形成する。本図に示す、貫通穴２０１Ａ、絶縁膜２０３、および導電材料２０４は、図１Ｂ〜図１Ｄの工程における、貫通穴１０１Ａ、絶縁膜１０３、および導電材料１０４と同様にして形成することができる。このようにして、本図に示す配線基板２００を形成することができる。
【００３４】
但し、本図に示す場合、導電材料２０４の、後の工程において突起部１０７と接続される側（図中下端側）は、貫通穴２０１内に所定量（高さＨ）だけ凹んだ構造とされることが好ましい。これは、配線基板１００と配線基板２００を貼り合わせる場合に上記の突起部１０７が存在する（押圧される）スペースを確保するためである。
【００３５】
次に、図１Ｈに示す工程において、図１Ｅの工程と同様にして、導電材料２０４の両端に、電気的な接続を容易にするための、Ｎｉ／Ａｕ（Ａｕが外側となる、Ａｕ層とＮｉ層の積層構造）よりなる金属層２０５、２０６をそれぞれ形成する。
【００３６】
この場合、導電材料２０４の、後の工程において他の配線基板が貼り付けられる側（図中下端側）に形成される金属層２０６は、貫通穴の内部に所定量凹んだ位置に形成される。また、導電材料２０４の、前記下端側の反対側の上端側に形成される金属層２０５は、例えばはんだバンプなどの外部接続端子が容易に形成できるように、導電材料２０４から、導電材料２０４の外側の絶縁膜２０３に広がるように形成される。
【００３７】
次に、図１Ｉに示す工程において、上記の配線基板１００と配線基板２００とを、突起部１０７と金属層２０６が対応するにように位置合わせを行った上で押圧（加圧）・加熱して貼り合わせる。
【００３８】
例えば、絶縁膜１０３、２０３がそれぞれシリコン酸化膜である場合、これらの膜は押圧・加熱により、良好な接着力で貼り合わせることができる。また、配線基板１００と配線基板２００の、それぞれの接合面の絶縁膜１０３，２０３を剥離し、シリコンが露出された状態で貼り合わせてもよい。この場合においても、押圧と加熱により、良好な接着力で２枚の配線基板を接着することができる。また、配線基板１００と配線基板２００のいずれか一方の絶縁膜を剥離し、シリコンとシリコン酸化膜が接するようにして、これらを陽極接合により貼り合わせてもよい。
【００３９】
本工程において、導電材料１０４（金属層１０５）と導電材料２０４（金属層２０６）の間の突起部（電気接続部材）１０７は、押圧・加熱されて扁平し、金属層２０６に接合される。この結果、導電材料１０４と導電材料２０４とが突起部１０７を介して電気的に接続される。
【００４０】
このようにして、図１Ｊに示す電子部品４００を製造することができる。図１Ｊに示す電子部品４００は、半導体基板１０１を貫通する貫通穴に導電材料１０４が埋設されてなる構造を有する配線基板１００と、半導体基板２０１を貫通する貫通穴に導電材料２０４が埋設されてなる構造を有する配線基板２００とが互いに貼り合わせられた構造となっている。また、上記の貼り合わせによって押圧される突起部（電気接続部材）１０７により、導電材料（ビアプラグ）１０４と導電材料（ビアプラグ）２０４とが、電気的に接続された構造となっている。
【００４１】
例えば、上記の金属層２０５に様々な電子素子（例えば半導体素子など）を実装し、金属層１０６を、半田バンプなどを用いてマザーボードなどの接続対象に電気的に接続することができる。すなわち、上記の電子部品４００は、半導体基板を用いて形成される、多層構造を有するインターポーザーとして用いることができる。
【００４２】
上記の電子部品の製造方法によれば、複数の半導体基板（シリコン基板）１００，２００を貼り合わせるとともに、それぞれの配線基板１００，２００に形成された導電材料１０４、２０４を突起状の導電材料１０７により電気的に接続することで、容易に多層構造を有する電子部品を形成することが可能となっている。
【００４３】
すなわち、上記の多層構造を形成する方法は、従来の方法にくらべて工程が単純となっており、したがって、電子部品の製造コストを低減することが可能となる。また、製造プロセスが単純となるため、製造される電子部品の信頼性が良好となる。
【００４４】
また、例えばシリコンなどの半導体材料は、セラミック材料や樹脂材料に比べて熱伝導率が良好であるために、実装される電子素子が発熱した場合に放熱性が良好であるメリットがある。すなわち、発熱量の大きい高性能の電子素子（半導体素子など）を実装する場合に好適である。
【００４５】
また、半導体材料よりなる基板は、セラミック材料や樹脂材料に比べて精密加工が容易であり、微細な構造を形成することが容易である特徴を有している。すなわち、微細化された高性能の電子素子を実装する場合に好適である。
【００４６】
また、本発明による製造方法では、複数の配線基板の貼り合わせによって、電子素子を所定の空間（例えば配線基板に形成される凹部）に封止することが容易となっている。次に、このように、電子素子を所定の空間に封止する実施例について説明する。
【実施例２】
【００４７】
まず、図２Ａに示す工程において、例えばシリコンよりなる半導体基板（例えばシリコンウェハ）３０１上に、開口部３０２Ａ，３０２Ｂを有するマスクパターン３０２を形成する。上記のマスクパターン３０２は、例えばフィルム状のレジスト（ドライフィルムレジスト）の貼り付け、または液状レジストの塗布により形成したレジスト層を、フォトリソグラフィ法により現像・露光してパターニングし、形成することができる。
【００４８】
次に、図２Ｂに示す工程において、上記のマスクパターン３０２をマスクにした半導体基板３０１のパターンエッチング（ＲＩＥ）を行う。このエッチングにより、半導体基板３０１を貫通する貫通穴（ビアホール）３０１Ａ，３０１Ｂがそれぞれ形成される。また、貫通穴３０１Ｂは、後の工程において実装される電子素子が接続されるビアプラグが形成されるための、素子実装用貫通穴である。
【００４９】
次に、図２Ｃに示す工程において、まず、マスクパターン３０２を削除（剥離）した後で、半導体基板３０１上に、新たにマスクパターン３０３を形成する。マスクパターン３０３は、マスクパターン３０２を形成した場合と同様の方法で形成することが可能である。また、マスクパターン３０３は、開口部３０３Ａ，３０３Ｂを有するように形成される。また、開口部３０３Ｂは、後の工程で形成される、電子素子を実装する凹部（キャビティー）に対応している。
【００５０】
次に、図２Ｄに示す工程において、上記のマスクパターン３０３をマスクにした半導体基板３０１のパターンエッチング（ＲＩＥ）を行う。このエッチングにより、半導体基板３０１に所定の深さで凹部（キャビティー）３０１Ｃが形成される。また、貫通穴３０１Ｂは、凹部３０１Ｃの底部（半導体基板３０１）を貫通する構造となる。上記のエッチングの後、マスクパターン３０３を剥離する。
【００５１】
次に、図２Ｅに示す工程において、上記の貫通穴３０１Ａ，３０１Ｂ，凹部３０１Ｃの内壁面を含む半導体基板３０１の表面に、例えばシリコン酸化膜よりなる絶縁膜３０４を形成する。
【００５２】
次に、図２Ｆに示す工程において、貫通穴３０１Ａ，３０１Ｂを、例えばＣｕよりなる導電材料３０５，３０６でそれぞれ埋設する。上記の導電材料（ビアプラグ）３０５，３０６を形成する場合には、以下のようにすればよい。
【００５３】
まず絶縁膜３０４上に無電解メッキ法によるシード層（給電層）を形成し、当該シード層上にマスクパターンを形成した後、電解メッキ法により導電材料（ビアプラグ）３０５，３０６を形成する。また、当該マスクパターンと、マスクパターンを除去することで露出する余剰なシード層は除去する。このようにして、図２Ｆに示す配線基板３００を形成することができる。
【００５４】
さらに、以下の工程においては、配線基板３００に、配線基板３００の電気的な接続を容易とするための構造を付加し、さらに電子素子を実装する。
【００５５】
例えば、図２Ｇに示す工程において、導電材料３０５の両端に、電気的な接続を容易にするための、Ｎｉ／Ａｕ（Ａｕが外側となる、Ａｕ層とＮｉ層の積層構造）よりなる金属層３０７、３０８をそれぞれ形成する。
【００５６】
この場合、導電材料３０５の、後の工程において他の配線基板が貼り付けられる側（図中上端側）に形成される金属層１０５は、貫通穴から出っ張らないように、例えば金属層３０７の表面が半導体基板３０１（絶縁膜３０４）の表面とほぼ同一平面となるように形成されることが好ましい。
【００５７】
また、導電材料３０５の、前記上端側の反対側の下端側に形成される金属層３０８は、例えばはんだバンプなどの外部接続端子が容易に形成できるように、導電材料３０５から、導電材料３０５の外側の絶縁膜３０４に広がるように形成される。また、導電材料３０６の下端側にも、導電材料３０５の下端側と同様に金属層３０９を形成する。
【００５８】
次に、上記の金属層３０７上と導電材料３０６上に、ワイヤボンディング装置を用いて、ボンディングワイヤ（Ａｕ）よりなる突起部（電気接続部材、バンプと呼ばれる場合もある）３１０，３１１をそれぞれ形成する。突起部３１０，３１１は、実施例１の場合の突起部１０７と同様にして、ボンディングワイヤの接合と、ボンディングワイヤの切断を連続的に行うことにより形成される。
【００５９】
次に、図２Ｉに示す工程において、凹部（キャビティー）３０１Ｃに、電子素子（例えば半導体素子）３１２を実装する。電子素子３１２は、突起部３１１を介して導電材料３０６に電気的に接続される。
【００６０】
次に、図２Ｊの工程において、上記の配線基板３００と、実施例１の図１Ｈに示す配線基板２００とを、突起部３１０と金属層２０６が対応するように位置合わせを行った上で押圧（加圧）・加熱して貼り合わせる。
【００６１】
例えば、絶縁膜３０４、２０３がそれぞれシリコン酸化膜である場合、これらの膜は押圧・加熱により、良好な接着力で貼り合わせることができる。また、配線基板３００と配線基板２００の、それぞれの接合面の絶縁膜３０４，２０３を剥離し、シリコンが露出された状態で貼り合わせてもよい。この場合においても、押圧と加熱により、良好な接着力で２枚の配線基板を接着することができる。また、配線基板３００と配線基板２００のいずれか一方の絶縁膜を剥離し、シリコンとシリコン酸化膜が接するようにして、これらを陽極接合により貼り合わせてもよい。
【００６２】
本工程において、導電材料３０５（金属層３０７）と導電材料２０４（金属層２０６）の間の突起部（電気接続部材）３１０は、押圧・加熱されて扁平し、金属層２０６に接合される。この結果、導電材料３０５と導電材料２０４とが突起部３１０を介して電気的に接続される。
【００６３】
また、本工程において、半導体基板３０１の凹部３０１Ｃに実装された電子素子３１２は、配線基板３００（半導体基板３０１）と配線基板２００（半導体基板２０１）の貼り合わせにより、凹部３０１Ｃに封止（密閉）される。
【００６４】
このようにして、図２Ｋに示す電子部品５００を製造することができる。図２Ｋに示す電子部品５００は、半導体基板３０１を貫通する貫通穴に導電材料３０５が埋設されてなる構造を有する配線基板３００と、半導体基板２０１を貫通する貫通穴に導電材料２０４が埋設されてなる構造を有する配線基板２００とが互いに貼り合わせられた構造となっている。また、上記の貼り合わせによって押圧される突起部（電気接続部材）３１０により、導電材料（ビアプラグ）３０５と導電材料（ビアプラグ）２０４とが、電気的に接続された構造となっている。
【００６５】
さらに、本実施例による電子部品５００では、電子素子３１１が、配線基板３００の凹部３０１Ｃに封止されていることが特徴である。
【００６６】
上記の電子部品の製造方法によれば、実施例１と同様の特徴、効果を有することに加えて、複数の配線基板の貼り合わせによって、電子素子を所定の空間（例えば配線基板に形成される凹部）に封止することが容易となっている。
【００６７】
すなわち、上記の製造方法では、図２Ｊに示した工程において、１）配線基板３００と配線基板２００（半導体基板３０１と半導体基板２０１）の貼り合わせ、２）配線基板３００，２００の各々の導電材料３０５，２０４の電気的な接続、さらに、３）実装される電子素子３１１の封止、を実質的に同時に行っていることが特徴である。
【００６８】
このため、電子素子が封止されてなる、多層構造を有する電子部品を容易に製造することが可能となっている。
【００６９】
例えば、従来の樹脂材料よりなる基板では、酸素や水分などの進入を防止して、実装される素子を封止（密閉）することは困難であった。
【００７０】
一方で、上記の製造方法によれば、半導体材料（例えばシリコン）を用いて、ＭＥＭＳ（メカニカル・エレクトロ・マイクロ・システム）素子や光機能素子（発光素子、受光素子）に代表される、封止して用いることが好ましい電子素子を封止することが容易となっている。
【００７１】
また、本実施例による製造方法（電子部品）は、例えば以下に示すように変形・変更することが可能である。
【実施例３】
【００７２】
図３は、実施例３による電子部品５００Ａを示す図である。図３を参照するに、本実施例による電子部品５００Ａは、以下の点が実施例２による電子部品５００と相違している。
【００７３】
まず、本実施例の場合には、半導体基板２０１（配線基板２００）に、半導体基板２０１を貫通する開口部５０１が形成されている。
【００７４】
例えば、電子素子３１２が光機能素子である場合には、開口部５０１は、当該光機能性素子（電子素子３１２）への光の入射または当該光機能性素子からの光の出射のための開口部として機能する。すなわち、電子素子３１２が受光素子である場合は、開口部５０１は受光素子への光の入射のために、電子素子３１２が発光素子である場合には開口部５０１は発光素子からの光の出射のために用いられることになる。
【００７５】
上記の開口部５０１は、実施例１の図１Ｆ〜図１Ｇの工程において、貫通穴２０１Ａの形成と同時に形成すればよい。また、電子素子３１２を封止するために、開口部５０１に光透過性の蓋部を設置してもよい。
【００７６】
また、本実施例による電子部品５００Ａでは、凹部３０１Ｃが形成された配線基板３００と貼り合わせられる配線基板２００（半導体基板２０１）の、凹部３０１Ｃに面する側の反対側に、電子素子５０２が実装されている。
【００７７】
このように、本発明による電子部品では、封止される電子素子のみならず、他の電子素子も様々に実装することが可能である。例えば、電子素子３１２がＭＥＭＳ素子の場合、ＭＥＭＳ素子のドライバ素子を電子素子５０２のようにして実装することも可能である。
【実施例４】
【００７８】
また、図４は、実施例４による電子部品５００Ｂを示す図である。図４を参照するに、本実施例による電子部品５００Ｂは、以下の点が実施例３による電子部品５００Ａと相違している。
【００７９】
まず、本実施例の場合には、凹部３０１Ｃに実装される電子素子が複数（電子素子３１２Ａ，３１２Ｂ）となっている。これに対応して、半導体基板２０１（配線基板２００）を貫通する開口部が複数（開口部５０１Ａ，５０１Ｂ）形成されている。例えば、電子素子３１２Ａが発光素子の場合には、開口部５０１Ａは発光素子からの光の出射のために用いられる。また、電子素子３１２Ｂが受光素子である場合は、開口部５０１Ｂは受光素子への光の入射のために用いられる。このように、電子部品に発光素子と受光素子など、複数の電子素子を実装するようにしてもよい。また、実装される光機能素子が複数の場合には、これに対応して配線基板に複数の開口部を設けるようにしてもよい。
【００８０】
また、本実施例による電子部品５００Ｂでは、先に説明した電子素子５０２に加えて電子素子５０３が実装されている。このように、配線基板２００に実装される電子素子も１個に限定されず、複数であってもよい。
【実施例５】
【００８１】
また、図５は、実施例５による電子部品５００Ｃを示す図である。図５を参照するに、本実施例による電子部品５００Ｃは、以下の点が実施例３による電子部品５００Ａと相違している。
【００８２】
本実施例による電子部品５００Ｃでは、半導体基板２０１（配線基板２００）に、濃度または導電性が異なる複数の不純物拡散領域を有するデバイス５０４（例えばツェナーダイオード）が形成されていることが特徴である。
【００８３】
すなわち、本実施例による電子部品５００Ｃでは、電子素子が実装される半導体基板を構成する半導体材料（シリコン）を用いて、所定のデバイス（ダイオードなど）が構成されていることが特徴である。また、上記のデバイスは、例えば、当該半導体基板に実装される電子素子と接続して用いられる。
【００８４】
このため、本実施例による電子装置５００Ｃでは、表面実装する素子が少なくて済むことになる。すなわち、本実施例によれば、電子部品を小型化・軽量化することが可能となる。
【００８５】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００８６】
例えば、貼り合わせられる半導体基板は２枚に限定されるものではなく、３枚以上の半導体基板を貼り合わせてさらに層数が多い電子部品を構成してもよい。また、上記の製造方法（電子部品）に用いる半導体基板は、シリコン基板に限定されず、他の半導体基板（例えばＳｉＧｅなど）を用いてもよい。
【産業上の利用可能性】
【００８７】
本発明によれば、半導体基板を用いて構成される、多層構造を有する信頼性の高い電子部品とその製造方法を提供することが可能となる。
【図面の簡単な説明】
【００８８】
【図１Ａ】実施例１による電子部品の製造方法を示す図（その１）である。
【図１Ｂ】実施例１による電子部品の製造方法を示す図（その２）である。
【図１Ｃ】実施例１による電子部品の製造方法を示す図（その３）である。
【図１Ｄ】実施例１による電子部品の製造方法を示す図（その４）である。
【図１Ｅ】実施例１による電子部品の製造方法を示す図（その５）である。
【図１Ｆ】実施例１による電子部品の製造方法を示す図（その６）である。
【図１Ｇ】実施例１による電子部品の製造方法を示す図（その７）である。
【図１Ｈ】実施例１による電子部品の製造方法を示す図（その８）である。
【図１Ｉ】実施例１による電子部品の製造方法を示す図（その９）である。
【図１Ｊ】実施例１による電子部品の製造方法を示す図（その１０）である。
【図２Ａ】実施例２による電子部品の製造方法を示す図（その１）である。
【図２Ｂ】実施例２による電子部品の製造方法を示す図（その２）である。
【図２Ｃ】実施例２による電子部品の製造方法を示す図（その３）である。
【図２Ｄ】実施例２による電子部品の製造方法を示す図（その４）である。
【図２Ｅ】実施例２による電子部品の製造方法を示す図（その５）である。
【図２Ｆ】実施例２による電子部品の製造方法を示す図（その６）である。
【図２Ｇ】実施例２による電子部品の製造方法を示す図（その７）である。
【図２Ｈ】実施例２による電子部品の製造方法を示す図（その８）である。
【図２Ｉ】実施例２による電子部品の製造方法を示す図（その９）である。
【図２Ｊ】実施例２による電子部品の製造方法を示す図（その１０）である。
【図２Ｋ】実施例２による電子部品の製造方法を示す図（その１１）である。
【図３】実施例３による電子部品およびその製造方法を示す図である。
【図４】実施例４による電子部品およびその製造方法を示す図である。
【図５】実施例５による電子部品およびその製造方法を示す図である。
【符号の説明】
【００８９】
１００，２００，３００  配線基板
４００，５００，５００Ａ，５００Ｂ，５００Ｃ  電子部品
１０１，２０１，３０１  半導体基板
１０１Ａ，２０１Ａ，３０１Ａ，３０１Ｂ  貫通穴
１０２，２０２，３０２，３０３  マスクパターン
１０２Ａ，２０２Ａ，３０２Ａ，３０２Ｂ，３０３Ａ，３０３Ｂ  開口部
１０３，２０３，３０４  絶縁膜
１０４，２０４，３０５，３０６  導電材料
１０５，１０６，２０５，２０６，３０７，３０８，３０９  金属層
１０７、３１０，３１１  突起部
３０１Ｃ  凹部
３１２，３１２Ａ，３１２Ｂ，５０２，５０３  電子素子
５０１，５０１Ａ，５０１Ｂ  開口部
５０４  デバイス
【図１Ａ】
2008130934.tif 000003
【図１Ｂ】
2008130934.tif 000004
【図１Ｃ】
2008130934.tif 000005
【図１Ｄ】
2008130934.tif 000006
【図１Ｅ】
2008130934.tif 000007
【図１Ｆ】
2008130934.tif 000008
【図１Ｇ】
2008130934.tif 000009
【図１Ｈ】
2008130934.tif 000010
【図１Ｉ】
2008130934.tif 000011
【図１Ｊ】
2008130934.tif 000012
【図２Ａ】
2008130934.tif 000013
【図２Ｂ】
2008130934.tif 000014
【図２Ｃ】
2008130934.tif 000015
【図２Ｄ】
2008130934.tif 000016
【図２Ｅ】
2008130934.tif 000017
【図２Ｆ】
2008130934.tif 000018
【図２Ｇ】
2008130934.tif 000019
【図２Ｈ】
2008130934.tif 000020
【図２Ｉ】
2008130934.tif 000021
【図２Ｊ】
2008130934.tif 000022
【図２Ｋ】
2008130934.tif 000023
【図３】
2008130934.tif 000024
【図４】
2008130934.tif 000025
【図５】
2008130934.tif 000026