(57)【要約】【課題】異なる電源電圧で動作する複数のチップの搭載に適した構成を有する半導体装置を提供する。【解決手段】半導体装置１は、平面配列された８角形チップ２Ａ〜２Ｉと、その間に配置された電源チップ３Ａ〜３Ｄと、を有する。【選択図】図１
2008130816.tif 000002
【特許請求の範囲】
【請求項１】
平面配列された複数の８角形チップと、
前記８角形チップの間に配置された電源チップと
を有することを特徴とする半導体装置。
【請求項２】
前記電源チップが、
隣接する前記８角形チップの１辺に対向する辺を有する４角形チップである
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電源チップが、外部電源電圧変換回路を搭載している
ことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記電源チップが、
前記８角形チップへ電源電圧を供給する
ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記電源チップが、
多層配線基板を介して前記８角形チップに接続されている
ことを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に複数のチップを搭載した半導体装置に関する。
【背景技術】
【０００２】
ＬＳＩ技術の進歩に伴い、複数のチップを１つのパッケージに収納した半導体装置が実用化されている。さらに、将来は、個々のＬＳＩが標準化されたパーツとなり、それぞれが独自の機能を有する複数のＬＳＩチップがウェーハ上で多層配線により接続されて高性能な半導体装置が実現されると予測されている（例えば、非特許文献１参照。）。
【０００３】
そのような将来の世代のチップの多層構造には低誘電率の層間絶縁膜が使用されるものと考えられ、外部からの応力に対する強度の低下が問題となる。この応力を緩和する方法としては、チップのコーナーを面取りし、チップの形状を５角形以上にすることが提案されている（例えば、特許文献１参照。）。
【０００４】
また、それぞれが独自の機能を有するＬＳＩチップには、それぞれに適した電源電圧を供給する必要がある。そのような場合、電源電圧供給用チップをＬＳＩチップの近くに配置することが提案されている（例えば、特許文献２参照。）。
【特許文献１】特開２００４−７９６６７号公報  （第４ページ、図１）
【特許文献２】特開２００３−８７６５４号公報  （第４ページ、図１）
【非特許文献１】日経マイクロデバイス、日経ＢＰ社、２００５年７月号、ｐ．２８−３５
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の目的は、異なる電源電圧で動作する複数のチップの搭載に適した構成を有する半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、平面配列された複数の８角形チップと、前記８角形チップの間に配置された電源チップとを有することを特徴とする半導体装置が提供される。
【発明の効果】
【０００７】
本発明によれば、複数の８角形チップを平面配置し、それぞれの８角形チップの間に電源電圧供給用チップを配置するので、応力への耐性が高く、かつ安定して動作する高性能の半導体装置を実現することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施例を図面を参照して説明する。
【実施例１】
【０００９】
図１は、本発明の実施例１に係る半導体装置の構成の例を示す模式図である。ここでは、９個の８角形チップと４個の電源チップをパッケージ内の基板上に配置する例を示すが、８角形チップおよび電源チップの個数はこの例に限るものではなく、任意の個数を使用することができる。
【００１０】
本実施例の半導体装置１は、縦方向、横方向それぞれに３個ずつ平面配列された９個の８角形チップ２Ａ〜２Ｉと、その間に配置された４個の電源チップ３Ａ〜３Ｄと、を有する。
【００１１】
８角形チップ２Ａ〜２Ｉは、ＳＲＡＭ、ＤＳＰ、センサ、レーザなど、個々のチップの機能がそれぞれ標準化されたチップである。半導体装置１の用途により、必要な機能のチップが適宜組み合わされるものであり、その機能の組み合わせに応じて相互に隣接して配置されるものである。
【００１２】
８角形チップ２Ａ〜２Ｉは、チップの形状が８角形であるため、縦方向、横方向、斜め方向の対向する辺間の距離が同一となり、その応力が同一となる。すなわち、どの方向も均等に応力がかかるため、特定の方向が応力に弱いという脆弱性が緩和される。
【００１３】
一方、この８角形チップ２Ａ〜２Ｉに対しては、その動作に最適な電源電圧をそれぞれに供給する必要がある。
【００１４】
そこで、４個の電源チップ３Ａ〜３Ｄを８角形チップ２Ａ〜２Ｉの間に１個ずつ配置し、８角形チップ２Ａ〜２Ｉのそれぞれが必要とする電源電圧を供給するようにする。
【００１５】
すなわち、電源チップ３Ａを、８角形チップ２Ａ、２Ｂ、２Ｄ、２Ｅの間に配置し、電源チップ３Ｂを、８角形チップ２Ｂ、２Ｃ、２Ｅ、２Ｆの間に配置し、電源チップ３Ｃを、８角形チップ２Ｄ、２Ｅ、２Ｇ、２Ｈの間に配置し、電源チップ３Ｄを、８角形チップ２Ｅ、２Ｆ、２Ｈ、２Ｉの間に配置する。
【００１６】
このとき、電源チップ３Ａ〜３Ｄの形状を４角形とし、その各辺が、隣接する８角形チップと対向するように配置する。これにより、８角形チップ２Ａ〜２Ｉの配列の隙間を電源チップ３Ａ〜３Ｄで埋めることができる。すなわち、８角形チップ２Ａ〜２Ｉと電源チップ３Ａ〜３Ｄの配置に面積的な無駄が生じることを防ぐことができる。
【００１７】
この電源チップ３Ａ〜３Ｄは、それぞれ外部電源電圧変換回路を搭載している。この外部電源電圧変換回路が、外部電源電圧を８角形チップが必要とする電源電圧へ変換する。電源チップ３Ａ〜３Ｄにおける外部電源電圧変換回路の搭載の例を図２に示す。
【００１８】
図２は、一例として、電源チップ３Ａにおける外部電源電圧変換回路の搭載の例を示す。電源チップ３Ａは、４つの外部電源電圧変換回路４１〜４４を有する。ここで、外部電源電圧変換回路４１は８角形チップ２Ａへ電源電圧を供給する回路であり、外部電源電圧変換回路４２は８角形チップ２Ｂへ電源電圧を供給する回路であり、外部電源電圧変換回路４３は８角形チップ２Ｄへ電源電圧を供給する回路であり、外部電源電圧変換回路４４は８角形チップ２Ｅへ電源電圧を供給する回路であるとする。
【００１９】
外部電源電圧変換回路４１〜４４のそれぞれは、外部電源電圧を供給先の８角形チップが必要とする電源電圧に変換して、その８角形チップへ供給する。
【００２０】
図３は、電源チップ３Ａ〜３Ｄと８角形チップ２Ａ〜２Ｉの接続、および８角形チップ２Ａ〜２Ｉ相互の接続のイメージを示す模式図である。
【００２１】
８角形チップ２Ａ〜２Ｉは、隣接する電源チップ３Ａ〜３Ｄと短い配線で接続されて、それぞれが必要とする電源電圧を供給される。そのため、非常に安定した電源電圧の供給が受けられ、安定した動作を行うことができる。
【００２２】
上述の８角形チップと電源チップを製造する場合、その製造工程が共通であれば、両方のチップを１つのウェーハ上に形成することができる。
【００２３】
図４は、８角形チップと４角形の電源チップを１つのウェーハ上に配置して形成した例を示す。
【００２４】
ウェーハ５上には、８角形チップと４角形の電源チップが交互に形成される。この場合、４角形の電源チップの１辺の長さは、８角形チップの１辺の長さよりも短くなるように設計されている。チップサイズをこのように設計することにより、１枚のウェーハの面積を無駄なく使用して、８角形チップと４角形の電源チップを同時に製造することができる。
【００２５】
なお、この場合、チップの切り出し線は一直線にならないが、近年、ウェーハの厚みの減少に伴い、ＲＩＥ（Reactive  Ion  Etching）によるチップの切り出しが可能となっており、上述のような８角形チップと４角形チップの組み合わせであっても、チップの切り出しが可能である。
【００２６】
このような本実施例によれば、半導体装置の各機能を構成するチップを８角形にすることにより、応力への耐性を高めるとともに、平面配列した８角形チップの間に電源チップを配置することにより、それぞれの８角形チップが必要とする電源電圧を短い配線距離で供給することができる。そのため、８角形チップを安定して動作させることができる。
【００２７】
また、８角形チップの隙間に電源チップを配置することになるので、半導体装置の面積に無駄が生じることを防ぐことができる。
【実施例２】
【００２８】
図５は、本発明の実施例２に係る半導体装置の構成の例を示す模式図である。ここでも、実施例１と同様、９個の８角形チップと４個の電源チップを配置する例を示すが、８角形チップおよび電源チップの個数はこの例に限るものではなく、任意の個数を使用することができる。
【００２９】
本実施例の半導体装置１Ａも、実施例１の半導体装置１と同様、縦方向、横方向それぞれに３個ずつ平面配列された９個の８角形チップ２Ａ〜２Ｉと、その間に配置された４個の電源チップ３Ａ〜３Ｄと、を有する。
【００３０】
８角形チップ２Ａ〜２Ｉは、ＳＲＡＭ，ＤＳＰ，センサ、レーザなど、個々のチップの機能がそれぞれ標準化されたチップである。半導体装置１Aの用途により、必要な機能のチップが適宜組み合わされるものであり、その機能の組み合わせに応じて相互に隣接して配置されるものである。
【００３１】
４個の電源チップ３Ａ〜３Ｄは、８角形チップ２Ａ〜２Ｉの隙間に１個ずつ配置され、８角形チップ２Ａ〜２Ｉのそれぞれが必要とする電源電圧を供給する。
【００３２】
実施例１では、それぞれの電源チップが、隣接する８角形チップへ電源電圧を供給する例を示したが、隣接する８角形チップの電源電圧が大きく異なる場合、１つの電源チップで両方の電圧を供給しようとすると、電源チップの耐圧等の面で、設計あるいは製造が難しくなる恐れがある。
【００３３】
そこで、本実施例では、各電源チップは、出力電圧の値が近い外部電源電圧変換回路を複数個搭載するようにする。これにより、それぞれの電源チップの設計あるいは製造の制約が緩和される。
【００３４】
このようにすると、８角形チップとその電源電圧を供給する電源チップとが、必ずしも隣接しなくなる。そのため、本実施例では、電源チップ３Ａ〜３Ｄと８角形チップ２Ａ〜２Ｉの接続、および８角形チップ２Ａ〜２Ｉ相互の接続に多層配線基板を使用する。
【００３５】
図５に、シリコンのウェーハ上で、電源チップ３Ａ〜３Ｄと８角形チップ２Ａ〜２Ｉとの間、および８角形チップ２Ａ〜２Ｉ相互間を多層配線６で接続したときの配線イメージを示す。
【００３６】
図５では、右上から左下方向への実線、左上から右下方向への太点線、左右方向への破線、上下方向への細点線が、それぞれの層の配線を示す。
【００３７】
このような多層配線技術を使用することにより、８角形チップと電源チップの位置が離れていても、最短の距離で８角形チップと電源チップとを接続することができる。また、電源チップの配置位置の自由度が向上させることができる。
【００３８】
このような本実施例によれば、電源チップの設計あるいは製造を容易にすることができ、また、電源チップの配置位置の自由度を向上させることができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施例１に係る半導体装置の構成の例を示す模式図。
【図２】電源チップの構成の例を示す模式図。
【図３】本発明の実施例１に係る半導体装置のチップ間接続のイメージを示す模式図。
【図４】８角形チップと電源チップのウェーハ上の配置の例を示す模式図。
【図５】本発明の実施例２に係る半導体装置の配線のイメージを示す模式図。
【符号の説明】
【００４０】
１、１Ａ  半導体装置
２Ａ〜２Ｉ  ８角形チップ
３Ａ〜３Ｄ  電源チップ
４１〜４４  外部電源電圧変換回路
５  ウェーハ
６  多層配線
【図１】
2008130816.tif 000003
【図２】
2008130816.tif 000004
【図３】
2008130816.tif 000005
【図４】
2008130816.tif 000006
【図５】
2008130816.tif 000007