(57)【要約】【課題】電気特性の信頼性を向上させることができる半導体装置を提供する。【解決手段】ＬＣＤドライバＩＣ１４（半導体装置）は、トランジスタ素子３１と、ＳＴＩ分離層３２と、ＬＯＣＯＳ分離層３３と、抵抗素子３４とを有する。ＬＯＣＯＳ分離層３３は、ＳＴＩ分離層３２と共に、トランジスタ素子３１を電気的に分離するために用いられる。ＬＯＣＯＳ分離層３３上には、電気抵抗を得るために用いられる抵抗素子３４が、ゲート絶縁膜３７を介して形成されている。抵抗素子３４は、例えば、ポリシリコン膜である。抵抗素子３４は、例えば、層間絶縁膜４２に形成されたコンタクトプラグ及び金属配線層を介して高電圧端子３９（＋１５Ｖ）と接続されている。【選択図】図２
2008251817.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成されたＬＯＣＯＳ分離層と、
前記ＬＯＣＯＳ分離層上に形成された抵抗素子と、
を有することを特徴とする半導体装置。
【請求項２】
第１電圧と、前記第１電圧より電位の低い第２電圧と、を含む電圧が印加される半導体装置であって、
半導体基板に形成されたＬＯＣＯＳ分離層と、
前記ＬＯＣＯＳ分離層上に形成されると共に前記第１電圧が印加された抵抗素子と、
を有することを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置であって、
前記抵抗素子は、ポリシリコン膜であることを特徴とする半導体装置。
【請求項４】
請求項１〜請求項３のいずれか一項に記載の半導体装置であって、
液晶表示装置の画素を制御するＬＣＤドライバＩＣとして機能することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗素子を有する半導体装置に関する。
【背景技術】
【０００２】
上記した半導体装置は、例えば、液晶表示装置の画素を制御するドライバＩＣ（図１における「ＬＣＤドライバＩＣ１４」に相当する。）として用いられる。半導体装置には、例えば、データ線などに接続される高電圧（例えば、１５Ｖ）の領域と、選択線などに接続される低電圧（例えば、−１５Ｖ）の領域とを有する。図３は、従来の半導体装置の構造を示す模式断面図である。図４は、図３におけるＡ部を拡大して示す拡大断面図である。図３に示すように、半導体装置５１は、例えば、Ｎ型の半導体基板５２におけるＰウエル領域５３に、トランジスタ素子５４を電気的に分離するためのＳＴＩ（Shallow Trench Isolation）分離層５５及びＳＴＩ分離層５６が形成されている。なお、Ｐウエル領域５３は、低電圧を印加するための第１端子５７と接続されている。
【０００３】
ＳＴＩ分離層５６の上には、例えば、所望の電位をつくったり静電気から保護したりするための抵抗素子５８が、ゲート絶縁膜５９を介して形成されている。抵抗素子５８は、例えば、特許文献１に記載のようなポリシリコン抵抗素子が用いられる。また、抵抗素子５８は、高電圧を印加するための第２端子６０と接続されている。このような抵抗素子５８をＳＴＩ分離層５６上に形成することにより、印加される高電圧に対する耐圧を確保することが可能となっている。
【０００４】
【特許文献１】特開平５−２６７５８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図４に示すように、ＳＴＩ分離層５６を形成する際、ＳＴＩ分離層５６にピット（シリコンピット：欠陥）６１が発生する場合がある。ピット６１の発生により、絶縁層として機能するＳＴＩ分離層５６の厚みが部分的に薄くなり、抵抗素子５８と半導体基板５２（Ｐウエル領域５３）との距離が短くなることからＳＴＩ分離層５６の耐圧が確保できなくなる。よって、抵抗素子５８に高電圧を印加した際、抵抗素子５８と半導体基板５２とがショートし、その結果、抵抗素子５８から半導体基板５２にリーク電流が流れるという問題がある。半導体基板５２にリーク電流が流れることにより、半導体装置５１の電気特性（例えば、抵抗素子５８の抵抗値の変動、消費電流の変動など）の信頼性が低下する。
【０００６】
本発明は、電気特性の信頼性を向上させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明に係る半導体装置は、半導体基板に形成されたＬＯＣＯＳ分離層と、前記ＬＯＣＯＳ分離層上に形成された抵抗素子と、を有することを特徴とする。
【０００８】
この構成によれば、抵抗素子を、製造過程（例えば、熱酸化法）において欠陥の生じにくいＬＯＣＯＳ分離層上に形成するので、抵抗素子と半導体基板との間の耐圧を確保することが可能となる。よって、抵抗素子に電圧を印加した場合、抵抗素子から半導体基板にリーク電流が流れることを抑えることができ、その結果、半導体装置の電気的特性の信頼性を向上させることができる。更に、リーク電流に起因して半導体素子回路などが破壊することが抑えられるので、半導体装置の歩留りを向上させることができる。
【０００９】
上記課題を解決するために、本発明に係る半導体装置は、第１電圧と、前記第１電圧より電位の低い第２電圧と、を含む電圧が印加される半導体装置であって、半導体基板に形成されたＬＯＣＯＳ分離層と、前記ＬＯＣＯＳ分離層上に形成されると共に前記第１電圧が印加された抵抗素子と、を有することを特徴とする。
【００１０】
この構成によれば、抵抗素子を、製造過程において欠陥の生じにくいＬＯＣＯＳ分離層上に形成するので、抵抗素子と半導体基板との間の耐圧を確保することが可能となる。よって、抵抗素子に第１電圧（高電圧）を印加した場合、抵抗素子から半導体基板にリーク電流が流れることを抑えることができ、その結果、半導体装置の電気的特性の信頼性を向上させることができる。更に、リーク電流に起因して半導体素子回路などが破壊することが抑えられるので、半導体装置の歩留りを向上させることができる。
【００１１】
上記した半導体装置において、前記抵抗素子は、ポリシリコン膜であることが好ましい。
【００１２】
この構成によれば、ポリシリコン膜を抵抗素子として用いるので、抵抗素子として大きな抵抗値を稼ぐことができる。更に、半導体装置を構成するゲート電極にポリシリコン膜を用いた場合、ゲート電極と同じ材料で抵抗素子を形成することができ、効率良く抵抗素子を形成することができる。
【００１３】
上記した半導体装置において、液晶表示装置の画素を制御するＬＣＤドライバＩＣとして機能することが好ましい。
【００１４】
この構成によれば、抵抗素子と半導体基板との間の耐圧を向上させることができると共に、電気的特性の信頼性を向上させることができるＬＣＤドライバＩＣを提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を具体化した実施形態について、図面を参照しながら説明する。
【００１６】
図１は、半導体装置を有する液晶表示装置の構成を示す模式平面図である。以下、液晶表示装置の構成を、図１を参照しながら説明する。
【００１７】
図１に示すように、液晶表示装置１１は、ガラスなどからなる一対の基板１２，１３と、半導体装置１４（以下、「ＬＣＤ（Liquid Crystal Display）ドライバＩＣ１４」と称する。）とを有する。
【００１８】
一対の基板１２，１３は、第１基板１２と第２基板１３とであり、シール材（図示せず）を挟み所定の間隔を隔てて接着固定されている。
【００１９】
第１基板１２は、第２基板１３の外周縁から張り出した領域（以下、「張出し領域１５」という）を有する。張出し領域１５の面上には、出力端子群１６と、入力端子群１７とが形成されている。出力端子群１６と入力端子群１７とは、ＩＣ実装領域に実装されるＬＣＤドライバＩＣ１４を介して、電気的に導通可能な状態に接続されている。入力端子群１７は、例えば、フレキシブル配線基板（図示せず）を介して、回路基板等の外部電極（図示せず）に接続される。これにより、外部電極から電源を供給し、ＬＣＤドライバＩＣ１４を駆動させ、液晶の表示を変化させる。
【００２０】
一対の基板１２，１３には、出力端子群１６と接続された第１配線１８と第２配線１９とが互いに直交する方向に形成されている（図示せず）。第１配線１８と第２配線１９とは、透明なＩＴＯ（Indium Tin Oxide）膜などによってストライプ状に形成されている。また、配線の交差部分には、表示部２０を構成する画素が形成されている。
【００２１】
ＬＣＤドライバＩＣ１４は、上記したように、張出し領域１５に設けられている。ＬＣＤドライバＩＣ１４は、第１電圧としての高電圧（例えば、１５Ｖ）が印加される高電圧領域２１と、第２電圧としての低電圧（例えば、−１５Ｖ）が印加される低電圧領域２２とを有する。高電圧領域２１は、例えば、データ線として機能する第１配線１８と接続されている。一方、低電圧領域２２は、例えば、選択線として機能する第２配線１９と接続されている。
【００２２】
図２は、ＬＣＤドライバＩＣの構造を示す模式断面図である。以下、ＬＣＤドライバＩＣの構造を、図２を参照しながら説明する。
【００２３】
図２に示すように、ＬＣＤドライバＩＣ１４は、トランジスタ素子３１と、ＳＴＩ分離層３２と、ＬＯＣＯＳ分離層３３（Local Oxidation of Silicon）と、抵抗素子３４とを有する。
【００２４】
トランジスタ素子３１は、例えば、Ｎ型の半導体基板３５におけるＰウエル領域３６に形成されている。また、Ｎ型の半導体基板３５上には、例えば、酸化膜からなるゲート絶縁膜３７が形成されている。また、Ｐウエル領域３６は、例えば、Ｐウエル領域３６に形成された接合領域、及び、層間絶縁膜４２に形成されたコンタクトプラグ（図示せず）を介して低電圧端子３８（例えば、−１５Ｖ）と接続されている。
【００２５】
ＳＴＩ分離層３２は、後述するＬＯＣＯＳ分離層３３と共に、トランジスタ素子３１を電気的に分離するために用いられ、Ｐウエル領域３６の一部に形成されている。ＳＴＩ分離層３２は、例えば、フォトリソグラフィ技術及びエッチング技術を用いて溝を形成した後、ＣＶＤ（Chemical Vapor Deposition）法などを用いて酸化膜を埋め込み、ＣＭＰ（Chemical Mechanical Polishing）法によって酸化膜の上部を平坦化することにより形成される。このような製造方法により、ＳＴＩ分離層３２は、ピット（シリコンピット）などの欠陥が生じる場合がある。
【００２６】
ＬＯＣＯＳ分離層３３は、上記したＳＴＩ分離層３２と共に、トランジスタ素子３１を電気的に分離するために用いられる。ＬＯＣＯＳ分離層３３は、例えば、窒化シリコン膜（ＳｉＮ）をマスクとして、窒化シリコン膜のない部分の半導体基板３５を、熱酸化法などによって酸化させることにより形成される。ＬＯＣＯＳ分離層３３は、ＳＴＩ分離層３２と比較して、ピット（シリコンピット）などの欠陥が生じにくい。
【００２７】
抵抗素子３４は、電気抵抗を得るために用いられ、ＬＯＣＯＳ分離層３３上にゲート絶縁膜３７を介して形成されている。抵抗素子３４の材料としては、例えば、抵抗値の大きいポリシリコン膜などが挙げられる。抵抗素子３４は、例えば、層間絶縁膜４２に形成されたコンタクトプラグ及び金属配線層（いずれも図示せず）を介して高電圧端子３９（＋１５Ｖ）と接続されている。また、抵抗素子３４は、不純物が注入されることによって、所望の抵抗値を得ることが可能となっている。
【００２８】
以上のように、抵抗素子３４が、製造過程において欠陥の生じにくいＬＯＣＯＳ分離層３３上に形成されていることにより、ピット（欠陥）などの悪影響を受けることなく、抵抗素子３４に高電圧を印加することが可能となっている。
【００２９】
以上詳述したように、本実施形態のＬＣＤドライバＩＣ（半導体装置）１４によれば、以下に示す効果が得られる。
【００３０】
（１）本実施形態のＬＣＤドライバＩＣ１４によれば、抵抗素子３４を、製造過程において欠陥の生じにくい、例えば、熱酸化法によって形成されるＬＯＣＯＳ分離層３３上に形成するので、抵抗素子３４とＬＯＣＯＳ分離層３３間の絶縁耐圧を高くすることが可能となる。よって、抵抗素子３４に高電圧（例えば、１５Ｖ）を印加した場合に、印加された電圧に対する耐圧を確保することができる。よって、抵抗素子３４に高電圧を印加した場合、抵抗素子３４から半導体基板３５にリーク電流が流れることを抑えることができ、その結果、ＬＣＤドライバＩＣ１４の電気的特性（例えば、抵抗素子３４の抵抗値の変動、消費電流の変動など）の信頼性を向上させることができる。更に、リーク電流に起因して半導体素子回路（配線）などが破壊することが抑えられるので、ＬＣＤドライバＩＣ１４の歩留りを向上させることができる。また、高電圧端子３９を介して抵抗素子３４に静電気が流れた場合に対しても、抵抗素子３４から半導体基板３５にリーク電流が流れることを抑えることができる。
【００３１】
（２）本実施形態のＬＣＤドライバＩＣ１４によれば、素子分離層にＬＯＣＯＳ分離層３３構造を用いることにより、ＳＴＩ分離層３２構造と比較して、素子分離領域（面積）が広くなってしまうものの、素子分離領域の面積を広くできることから高電圧が印加される抵抗素子３４の耐圧を確保しやすくすることができる。
【００３２】
なお、実施形態は上記に限定されず、以下のような形態で実施することもできる。
【００３３】
（変形例１）
上記した半導体装置は、液晶表示装置１１に用いられるＬＣＤドライバＩＣ１４に適用することに限定されず、例えば、アナログ回路に適用するようにしてもよい。例えば、オペアンプのゲイン設定用や分圧器などのアナログ回路に用いるようにしてもよい。これによれば、例えば、温度変化などの変動があっても、同じ分圧比を保てることから、高い安定性を得ることができる。
【００３４】
（変形例２）
上記したＬＣＤドライバＩＣ１４は、トランジスタ素子３１を電気的に分離するための分離層としてＳＴＩ分離層３２及びＬＯＣＯＳ分離層３３の２種類を形成することに限定されず、ＬＯＣＯＳ分離層のみで形成するようにしてもよい。また、抵抗素子３４をＬＯＣＯＳ分離層３３上に形成することを条件に、半導体装置の微細化、印加する電圧値などに応じて、ＬＯＣＯＳ分離層とＳＴＩ分離層とを選択して形成するようにすることが好ましい。
【図面の簡単な説明】
【００３５】
【図１】実施形態に係る液晶表示装置の構造を示す模式平面図。
【図２】ＬＣＤドライバＩＣの構造を示す模式断面図。
【図３】従来の半導体装置の構造を示す模式断面図。
【図４】従来の半導体装置の構造を示す拡大断面図。
【符号の説明】
【００３６】
１１…液晶表示装置、１２…第１基板、１３…第２基板、１４…ＬＣＤドライバＩＣ（半導体装置）、１５…張出し領域、１６…出力端子群、１７…入力端子群、１８…第１配線、１９…第２配線、２０…表示部、２１…高電圧領域、２２…低電圧領域、３１…トランジスタ素子、３２…ＳＴＩ分離層、３３…ＬＯＣＯＳ分離層、３４…抵抗素子、３５…半導体基板、３６…Ｐウエル領域、３７…ゲート絶縁膜、３８…低電圧端子、３９…高電圧端子、４２…層間絶縁膜。
【図１】
2008251817.tif 000003
【図２】
2008251817.tif 000004
【図３】
2008251817.tif 000005
【図４】
2008251817.tif 000006