(57)【要約】      （修正有）【課題】発光部や受光部等の光機能部の気密性を高めた半導体素子を提供する。【解決手段】基板上に形成されたＮ型の半導体層１１０と、この上に積層されたＰ型の半導体層１２０と、環状の溝１３０−１、１３０−２によって規定されたポストＰ１、Ｐ２に形成された発光部１４０および受光部１５０と、発光部１４０および受光部１５０の表面に形成されたＰ側駆動電極１６０、１８０と、Ｐ側駆動電極１６０、１８０と電気的に接続され、かつ発光部１４０および受光部１５０を包囲するように形成された封止電極１７０、１９０とを有する。【選択図】図１
2008227404.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
基板上に形成された半導体層と、
前記半導体層の少なくとも一部を利用して形成され、光の発光または受光を行う光機能部と、
前記光機能部の表面の半導体層に電気的に接続され、前記光機能部を駆動する第１の駆動電極と、
前記光機能部の周囲を囲むように前記半導体層上に形成され、前記第１の駆動電極と電気的に接続された封止電極と、
を有する半導体素子。
【請求項２】
前記光機能部は、ポスト構造を有し、該ポスト構造を形成する溝を備え、前記第１の駆動電極は、前記ポスト構造上に設けられ、前記封止電極の少なくとも1部は、前記ポスト構造に対して前記溝の外側の半導体層の上に設けられた請求項１に記載の半導体素子。
【請求項３】
前記半導体層は、第１導電型の第１の半導体層と、第１の半導体層上の第２導電型の第２の半導体層とを含み、前記溝は、前記第２の半導体層から前記第１の半導体層に至る深さを有し、前記第１の駆動電極は、前記第２の半導体層に電気的に接続され、前記封止電極は、前記半導体層上に形成された絶縁膜上に、前記溝を沿うように延在して形成され、前記第１の駆動電極に接続される、請求項１または２に記載の半導体素子。
【請求項４】
前記ポスト構造に対して前記封止電極の外側に第２の溝を備え、前記ポスト構造に対して前記第２の溝の外側の半導体層上には、前記光機能部を駆動するための第２の駆動電極が形成され、第２の駆動電極は、前記第２の溝の底部に設けられた接続孔を介して第１の半導体層に電気的に接続される、請求項３に記載の半導体素子。
【請求項５】
前記第１の駆動電極の基板から垂直方向の高さは、前記封止電極のその高さよりも低い、請求項１に記載の半導体素子。
【請求項６】
前記光機能部は、２次元アレイ状に配列された複数の面発光型半導体レーザ素子を含み、各々の面発光型半導体レーザ素子は、前記溝を介して前記封止電極にそれぞれ周囲を囲まれている、請求項１に記載の半導体素子。
【請求項７】
前記光機能部は、少なくとも１つの発光部と、発光部によって発光された光の一部を受光する少なくとも１つの受光部とを含み、前記発光部と前記受光部は、前記溝を介して前記封止電極によって周囲を囲まれている、請求項１に記載の半導体素子。
【請求項８】
請求項１ないし７いずれか１つに記載の半導体素子と、
前記半導体素子を実装する実装基板とを有し、
前記実装基板は、前記光機能部および前記封止電極に対向し、前記封止電極が前記実装基板に形成された配線層に接続され、
前記実装基板は、前記光機能部に対応する位置で光を透過する、光学装置。
【請求項９】
前記半導体素子の封止電極は、前記配線層を介して実装基板上の電子回路に電気的に接続される、請求項８に記載の光学装置。
【請求項１０】
前記半導体素子は、樹脂によって封止される、請求項８または９に記載の光学装置。
【請求項１１】
前記半導体素子は、前記光機能部から発光された光を生体に照射し、その反射光または散乱光を受光する、請求項８に記載の光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子および光学装置に関する。
【背景技術】
【０００２】
光ファイバ等を用いたデータ通信、あるいは複写機等の情報処理装置の光源として、２次元アレイ化が容易でありかつ消費電力が小さい面発光型半導体レーザ（Vertical-Cavity Surface-Emitting Laser diode：以下ＶＣＳＥＬと呼ぶ）が利用されている。
【０００３】
特許文献１は、光学式エンコーダに関し、ポリイミド配線フィルムに対向して発光素子（ＶＣＳＥＬ）と受光素子を取り付け、ＶＣＳＥＬと受光素子をエポキシ樹脂で封止している。ポリイミド配線フィルムには導電性金属の配線パターンが形成され、ＶＣＳＥＬの表面電極が配線パターンに接続され、ＶＣＳＥＬの裏面電極がボンディングワイヤにより配線パターンに接続されている。
【０００４】
特許文献２は、受発光素子アレイモジユールに関し、受発光素子アレイ、ガラス板状のマイクロレンズアレイおよび光ファイバアレイを順次重ね合わせ、マイクロレンズアレイの片面に電極パターンを形成し、マイクロレンズアレイの電極パターンと受発光素子アレイの電極をフリップチップ接合させている。
【０００５】
特許文献３は、光機能素子実装モジュールに関し、例えばガラス等からなる透明基板上に受光素子または発光素子の光機能素子が対向して配置され、透明基板には、外部接続端子を有する配線パターンが形成され、配線パターンの接続部と光機能素子のバンプとが異方導電性接着剤や超音波接続によって電気的に接続され、光機能素子は、熱硬化型の封止樹脂によって透明基板に接着固定されている。
【０００６】
上記したような従来の半導体素子の典型的な実装例を図１１に示す。図１１（ａ）に示すように、半導体素子１０は、ＶＣＳＥＬ等の発光部１２と、発光部１２のＰ側電極１４およびＮ側電極１６とを含んでいる。半導体素子１０は、図１１（ｂ）または（ｃ）に示すように、発光部１２および電極１４、１６を実装基板１８に対向させ、電極１４、１６を実装基板１８の配線パターンに接続し、発光部１２の周辺または全体を樹脂２０で封止し、半導体素子モジュールを得ている。しかし、一般に樹脂２０には、透湿性があるため、湿気を嫌う素子にとっては信頼性確保の点から、湿気に対してより気密性の高い封止が求められている。
【０００７】
また、図１２（ａ）に示すように、半導体素子１０の発光部１２の気密性を向上させるために、発光部１２の電極１４、１６を取り囲むように封止電極２２を形成し、封止電極２２を実装基板１８に接続する方法がある。この場合、電極１４、１６と接続された配線パターンを実装基板の表面から引き出すとき、封止電極２２が障害となってしまう。
【０００８】
【特許文献１】特開平１０−１３２５５８号
【特許文献２】特開平５−１２１７１０号
【特許文献３】特開２００５−２８６２８４号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、発光部や受光部等の光機能部の気密性を高めるとともに、実装基板表面から配線の引き出しを行うことができる半導体素子およびこれを用いた光学装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１に係る半導体素子は、基板と、基板上に形成された半導体層と、前記半導体層の少なくとも一部を利用して形成され、光の発光または受光を行う光機能部と、前記光機能部の表面の半導体層に電気的に接続され、前記光機能部を駆動する第１の駆動電極と、前記光機能部の周囲を囲むように前記半導体層上に形成され、前記第１の駆動電極と電気的に接続された封止電極とを有する。
【００１１】
請求項２において、前記光機能部は、ポスト構造を有し、該ポスト構造を形成する溝を備え、前記第１の駆動電極は、前記ポスト構造上に設けられ、前記封止電極の少なくとも1部は、前記ポスト構造に対して前記溝の外側の半導体層の上に設けられる。
請求項３において、前記半導体層は、第１導電型の第１の半導体層と、第１の半導体層上の第２導電型の第２の半導体層とを含み、前記溝は、前記第２の半導体層から前記第１の半導体層に至る深さを有し、前記第１の駆動電極は、前記第２の半導体層に電気的に接続され、前記封止電極は、前記半導体層上に形成された絶縁膜上に、前記溝を沿うように延在して形成され、前記第１の駆動電極に接続される。
請求項４において、前記ポスト構造に対して前記封止電極の外側に第２の溝を備え、前記ポスト構造に対して前記第２の溝の外側の半導体層上には、前記光機能部を駆動するための第２の駆動電極が形成され、第２の駆動電極は、前記第２の溝の底部に設けられた接続孔を介して第１の半導体層に電気的に接続される。
請求項５において、前記第１の駆動電極の基板から垂直方向の高さは、前記封止電極のその高さよりも低い。
請求項６において、前記光機能部は、２次元アレイ状に配列された複数の面発光型半導体レーザ素子を含み、各々の面発光型半導体レーザ素子は、前記溝を介して前記封止電極にそれぞれ周囲を囲まれている。
請求項７において、前記光機能部は、少なくとも１つの発光部と、発光部によって発光された光の一部を受光する少なくとも１つの受光部とを含み、前記発光部と前記受光部は、前記溝を介して前記封止電極によって周囲を囲まれている。
請求項８に係る光学装置は、請求項１ないし７いずれか１つに記載の半導体素子と、前記半導体素子を実装する実装基板とを有し、前記実装基板は、前記光機能部および前記封止電極に対向し、前記封止電極が前記実装基板に形成された配線層に接続され、前記実装基板は、前記光機能部に対応する位置で光を透過する。
請求項９において、前記半導体素子の封止電極は、前記配線層を介して実装基板上の電子回路に電気的に接続される。
請求項１０において、前記半導体素子は、樹脂によって封止される。
請求項１１において、前記半導体素子は、前記光機能部から発光された光を生体に照射し、その反射光または散乱光を受光する。
【発明の効果】
【００１２】
請求項１によれば、光機能部の気密性を高めるとともに、封止電極を利用して光機能部の駆動を行うことができる。
請求項２によれば、実装基板への実装時に封止電極に加わる応力から光機能部を隔離することができる。
請求項３によれば、第１導電型の第１の半導体層を共通電極に利用することができる。
請求項４によれば、半導体素子をフリップチップ実装することができる。
請求項５によれば、実装基板への実装時に光機能部への応力が加わることを抑制することができる。
請求項６によれば、面発光型半導体レーザ部の気密性を高めるとともに、封止電極を利用して面発光型半導体レーザの駆動を行うことができる。
請求項７によれば、単一基板上に気密封止された発光部と受光部を同時に形成することができる。
請求項８によれば、気密封止された信頼性の高い光学装置を得ることができる。
請求項９によれば、実装基板の表面を利用して配線層を形成することができる。
請求項１０によれば、信頼性の高い光学装置を得ることができる。
請求項１１によれば、湿気を有する生体に対しても、気密性を保ち信頼性の高い生体情報をを検出する光学装置を得ることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を実施するための最良の形態について図面を参照して説明する。ここでは、基板上に１つの発光部と１つの受光部がモノリシックに形成された半導体素子を例示する。
【実施例】
【００１４】
図１Ａは、本発明の第１の実施例に係る半導体素子の平面図、図１Ｂは、図１ＡのＡ−Ａ線断面図、図２は、図１ＡのＢ−Ｂ線断面図である。なお、図１Ａでは、理解を容易にするため半導体素子の表面に形成された電極をハッチングで表している。
【００１５】
本実施例の半導体素子１００は、Ｎ型基板上にＮ型の半導体層１１０、その上に積層されたＰ型の半導体層１２０を有している。Ｐ型の半導体層１２０には、２つのリング状の溝１３０−１、１３０−２が形成され、溝１３０−１、１３０−２は、Ｐ型の半導体層１２０からＮ型の半導体層１１０に至る深さを有している。溝１３０−１によって円筒状のポスト構造（以下、ポストという）Ｐ１が規定され、ポストＰ１には発光部１４０が形成される。溝１３０−２によって円筒状のポストＰ２が形成され、ポストＰ２には受光部１５０が形成される。また、図２に示すように、後述するＮ型駆動電極２００をＮ型の半導体層１１０に接続するための溝１３０−３が形成される。
【００１６】
発光部１４０は、ＬＥＤやＶＣＳＥＬであることができる。ＶＣＳＥＬの場合、Ｎ型の半導体層１１０とＰ型の半導体層１２０は、分布ブラッグ型反射鏡（Distributed Bragg Reflector:ＤＢＲ）により垂直共振器を構成し、その共振器の間に活性層を含ませることができる。
【００１７】
ポストＰ１およびＰ２の頂部を除き、Ｐ型の半導体層１２０上には、ＳｉＯｘ等の絶縁膜１７２が形成されている。ポストＰ１の頂部で露出されたＰ型の半導体層１２０上には、Ｐ側駆動電極１６０が形成され、Ｐ側駆動電極１６０がＰ型の半導体層１２０にオーミック接続されている。Ｐ側駆動電極１６０は、環状であって、その中央部に円形状の開口１６２が形成され、開口１６２は、光を出射する窓として機能する。
【００１８】
ポストＰ１または発光部１４０の周囲を取り囲むように環状の封止電極１７０が形成される。封止電極１７０は、溝１３０−１の外側のＰ型の半導体層１２０上に絶縁層１７２を介して形成される。封止電極１７０は、環状の電極の一部が溝１３０−１を沿うように延在してＰ側駆動電極１６０に接続された内部接続電極１７４と、半導体素子外部との接続を行うための外部接続電極１７６とを含んでいる。好ましくは、Ｐ側駆動電極１６０および封止電極１７０は、同一の金属材料から構成され、同時にパターン形成される。
【００１９】
ポストＰ２の頂部で露出されたＰ型の半導体層１２０には、Ｐ側駆動電極１８０が形成され、Ｐ側駆動電極１８０がＰ型の半導体層１２０にオーミック接続されている。Ｐ側駆動電極１８０は、環状であって、その中央部に円形状の開口１８２が形成され、開口１８２は、光を受光する窓として機能する。
【００２０】
ポストＰ２または受光部１５０の周囲を取り囲むように環状の封止電極１９０が形成される。封止電極１９０は、溝１３０−２の外側のＰ型の半導体層１２０上に絶縁層１７２を介して形成される。封止電極１９０は、環状の電極の一部が溝１３０−２を沿うように延在してＰ側駆動電極１８０に接続される内部接続電極１９４と、半導体素子外部との接続を行うための外部接続電極１９６とを含んでいる。好ましくは、Ｐ側駆動電極１８０および封止電極１９０は、同一の金属材料から成り、上記したＰ側駆動電極１６０および封止電極１７０とともに同時にパターン形成される。
【００２１】
半導体素子１００の外周には、Ｎ側駆動電極２００が形成されている。Ｎ側駆動電極２００は、図２に示すように、絶縁層１７２を介してＰ型の半導体層１２０上に配線されるとともに、溝１３０−３の底部にまで延在する。延在したＮ側駆動電極２００は、溝１３０−３の底部の絶縁層１７２に形成されたコンタクトホール（接続孔）２０２を介してＮ型の半導体層１１０に電気的に接続される。Ｎ側駆動電極２００は、発光部１４０おおび受光部１５０の共通のＮ側電極となる。
【００２２】
図１Ｂに示すように、ポストＰ１の頂部のＰ側駆動電極１６０は、封止電極１７０および１９０よりも僅かに低くなっている。この差は、Ｐ型の半導体１２０上に形成された絶縁膜１７２の膜厚に相当する。さらにポストＰ２の頂部のＰ側駆動電極１８０は、ポストＰ１の頂部のＰ側駆動電極１６０よりも低くなっている。Ｐ側駆動電極１６０および１８０を封止電極１７０および１９０よりも低くすることで、半導体素子を実装基板にフリップチップ実装するとき、Ｐ側駆動電極１６０および１８０を実装基板から離間させ、発光部１４０および受光部１５０に応力が加わらないようにしている。但し、必ずしもＰ側駆動電極１６０および１８０を、封止電極１７０および１９０よりも低くする必要はなく、すべての電極が同一平面であってもよい。
【００２３】
図３は、図１に示す半導体素子を実装した半導体素子モジュール（光学装置）の断面図である。半導体素子モジュール１０２は、実装基板２１０と、これにフリップチップ実装される半導体素子１００とを含む。実装基板２１０は、光透過性のある材料、例えばガラス基板が用いられ、その表面２１２には、ＩＴＯのような透明な金属材料からなる配線パターンが形成されている。半導体素子１００のポストＰ１、Ｐ２を実装基板２１０に対向させ、封止電極１７０、１９０を外部接続電極１７６、１９６を介して対応する配線パターンに接続し、Ｎ側駆動電極２００を対応する配線パターンに接続する。電極の接続は、例えば半田リフロー等によって行われる。
【００２４】
半導体素子モジュールはさらに、半導体素子１００を、例えば熱硬化型の樹脂により封止するようにしてもよい。これにより、半導体素子１００と実装基板２１０との接合強度を向上させ、かつ半導体素子１００を保護することができる。また、樹脂は、半導体素子１００の一部を封止するもの、半導体素子１００と実装基板２１０の一部を封止するものであってもよい。
【００２５】
図４Ａは、実装基板に電子回路を搭載したときの半導体素子モジュールを裏面から見た図、図４Ｂは半導体素子モジュールの上方から見たときの模式的な斜視図である。図４Ａに示すように、実装基板２１０の表面２１２には、配線パターン２２０、２２２、２２４、２２６が形成されている。配線パターン２２２、２２４は、半導体素子１００の外部接続電極１７６、１９６に接続され、すなわち封止電極１７０および１９０を介してＰ側駆動電極１６０および１８０に接続され、配線パターン２２０、２２６は、Ｎ側駆動電極２００に接続される。
【００２６】
配線パターン２２０は、駆動回路２３０の負電極側の出力端子に接続され、配線パターン２２２は、駆動回路２３０の正電極側の出力端子に接続される。配線パターン２２４は、制御回路２３２の正電極側の入力端子に接続され、配線パターン２２６は、制御回路２３２の負電極側の入力端子に接続される。制御回路２３２は、配線パターン２３４によって駆動回路２３０に接続されている。
【００２７】
駆動回路２３０は、配線パターン２２０、２２２を介して発光部１４０に駆動電流を供給すると、図４Ｂに示すように、発光部１４０は、開口１６２から光を出射し、その光は実装基板２１０を透過してレンズやミラー、光ファイバー等の光学部品へ入射される。発光部１４０から出射された光の一部が開口１８２を介して受光部１５０に受光され、受光部１５０は、受光量または受光強度に応じた電気信号を出力する。電気信号は、配線パターン２２４、２２６を介して制御回路２３２に供給され、制御回路２３２は、例えば発光部１４０の出力が一定となるような制御を行う。
【００２８】
このように本実施例によれば、発光部１４０および受光部１５０の周囲を取り囲むように封止電極１７０、１９０を形成し、封止電極１７０、１９０を実装基板２１０に接続することで、発光部１４０および受光部１５０を気密封止するとともに、封止電極１７０、１９０をＰ側駆動電極１６０、１８０と電気的に接続することで、封止電極１７０、１９０を介してＰ側駆動電極１６０、１８０を基板表面に引き出すことが可能となる。また、発光部１４０と受光部１５０を基板上に一体に形成し、さらに表面にＰ側とＮ側の駆動電極を形成することで、フリップチップ実装が可能になる。
【００２９】
上記実施例では、図１Ａに示すようにＮ側駆動電極２００を半導体素子１００の外周に形成したが、例えば図５に示すように矩形状のＮ側電極パッド２３０を形成するようにしてもよい。また上記実施例では、Ｎ型基板上にＮ型の半導体層を形成したが、絶縁基板上に、Ｎ型半導体層を形成し、その上にＰ型の半導体層を形成する。勿論、Ｎ型とＰ型の構成を反対にすることも可能である。
【００３０】
また上記実施例では、Ｎ型基板上に発光部１４０と受光部１５０を形成する例を示したが、基板上に形成される素子は、これらに限定されるものではない。例えば、基板上に２次元アレイ状に配列された複数のポストを形成し、各々のポストに発光部を形成し、各々の発光部を取り囲むように封止電極を形成することも可能である。各々の発光部は、ＶＣＳＥＬやＬＥＤであってもよい。
【００３１】
また上記実施例では、発光部１４０や受光部１５０の領域を規定するために、リング状の溝によって円筒状のポストを形成したが、溝の形状は矩形状やその他の形状であってもよい。さらに、実装基板は、必ずしもすべての領域において光を透過する必要はなく、発光部や受光部に対応する領域のみが光透過性を有するものであってもよい。
【００３２】
次に、本実施例の半導体素子の製造方法について説明する。図６および図７は、図１に示す半導体素子のＡ−Ａ線断面の工程を示し、図８および図９は、Ｂ−Ｂ線断面の工程を示す。
【００３３】
図６Ａおよび図８Ａに示すように、絶縁基板またはＮ型半導体基板上に、エピタキシャル成長によりＮ型の半導体層１１０およびＰ型の半導体層１２０を積層する。発光部をＶＣＳＥＬとする場合には、Ｎ型の半導体層１１０とＰ型の半導体層１２０の間に活性層や電流狭窄層を含め、半導体層１１０、１２０をＤＢＲとする。例えば、有機金属気相成長(ＭＯＣＶＤ)法により、ＧａＡｓ基板上に、ｎ型ＧａＡｓバッファ層、Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.12Ｇａ0.88Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に４０．５周期積層したｎ型のＤＢＲ、アンドープ量子井戸活性層、Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.15Ｇａ0.85Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に３０周期積層したｐ型のＤＢＲを順次積層する。Ｐ型の半導体層１２０の最下層をＡｌＡｓからなる電流狭窄層とし、最上層をキャリア濃度が高いＧａＡｓコンタクト層とすることができる。
【００３４】
次に、図６Ｂおよび図８Ｂに示すように、フォトリソ工程により半導体層１２０上にマスクＭを形成する。次いで、マスクＭを用いて半導体層を異方性エッチングし、基板上に溝１３０−１、１３０−２および１３０−３を形成する。これらの溝の深さは、Ｐ型の半導体層１２０内に留まっている。溝１３０−１により発光部を形成するためのポストＰ１が形成され、溝１３０−２により受光部を形成するためのポストＰ２が形成される。溝１３０−３は、後のＮ側駆動電極をＮ型の半導体層１１０に接続するための領域として用いられる。
【００３５】
次に、図６Ｃおよび図８Ｃに示すように、ポストＰ２の頂部を覆うマスクのみ除去し、半導体層を再びエッチングする。このエッチングにより、ポストＰ２のＰ型の半導体層の一部が除去され、ポストＰ１よりも高さが低くなる。さらに溝１３０−１、１３０−２および溝１３０−３がエッチングされ、エッチングの深さはＮ型の半導体層１１０に到達する。ポストＰ１の高さを低くしたい場合には、ポストＰ１の頂部を覆うマスクを除去して、上記エッチングを行う。
【００３６】
次に、図７Ａおよび図９Ａに示すように、マスクＭを除去した後、基板全面に絶縁膜１７２を形成し、溝１３０−１、１３０−２、１３０−３内においてＰ型の半導体層１２０とＮ型の半導体層１１０とを電気的に絶縁する。次に、図７Ｂおよび図９Ｂに示すように、ポストＰ１およびＰ２の頂部を除く領域にマスクＭを形成し、このマスクを用いてエッチングを行う。このエッチングによりポストＰ１、Ｐ２の頂部の絶縁膜１７２がエッチングされ、表面のＰ型の半導体層１２０が露出される。さらに、溝１３０−３の底部において絶縁膜１７２にコンタクトホール２０２を形成され、Ｎ型の半導体層１１０が露出される。
【００３７】
次に、マスクＭを除去し、図７Ｃおよび図９Ｃに示すように、基板全面に電極２４０を着膜する。次に、電極２４０をパターンニングし、図１Ａに示すようにＰ側駆動電極１６０、１８０、封止電極１７０、１９０、およびＮ側駆動電極２００が形成される。
【００３８】
もし、発光部２４０をＶＣＳＥＬとする場合には、図６Ｃおよび図８Ｃの工程の後に酸化工程を実施する。酸化工程により、Ｐ型の半導体層１２０の最下層であるＡｌＡｓ層がポストＰ１の側面から一定距離だけ酸化され、電流狭窄層を得ることができる。
【００３９】
次に、本実施例に係る半導体素子モジュールの適用例を説明する。図１０Ａは、生体センサに適用した半導体素子モジュールの構成例を示すもので、半導体素子モジュール１０４の実装基板２１０には、配線パターン２２０、２２２、２２４、２２６が形成され、配線パターン２２０、２２２、２２４、２２６は、半導体素子１００のＮ側駆動電極２００、封止電極１７０（Ｐ側駆動電極１６０）、封止電極１９０（Ｐ型駆動電極１８０）、Ｎ側駆動電極２００にそれぞれ接続されている。配線パターン２２０、２２２は、駆動回路２５０に接続され、配線パターン２２４、２２６は、アンプ２５４に接続される。駆動回路２５０は、入力回路２５２からの入力信号に応じて発光部１４０を駆動し、発光部１４０からの波長λの光Ｌ１が生体２６０を照射する。生体は、例えば人体であり。生体２６０によって反射された光Ｌ２は、受光部１５０で受光され、その電気信号がアンプ２５４によって増幅され、出力回路２４６から出力される。この出力信号から、例えば、血流に関する情報を測定することができる。
【００４０】
半導体素子モジュールを上記のような生体センサに適用した場合、発光部１４０および受光部１５０は、それぞれ封止電極１７０、１９０によって実装基板２１０に封止されているため、発光部１４０からの光が受光部１５０へ漏れたり、受光部１５０で受光した光が発光部１４０へ漏れることが防止され、より正確な測定を行うことが可能となる。
【産業上の利用可能性】
【００４１】
本発明に係る半導体素子およびこれを用いた半導体素子モジュールは、光情報処理、光高速データ通信、生体センサ等の分野で利用することができる。
【図面の簡単な説明】
【００４２】
【図１】図１Ａは、本発明の実施例に係るＶＣＳＥＬの平面図、図１Ｂは、そのＡ−Ａ線線断面図である。
【図２】図１ＡのＢ−Ｂ線断面図である。
【図３】半導体素子を実装基板にフリップチップ実装したときの断面図である。
【図４】図４Ａは、半導体素子モジュールの断面図、図４Ｂは半導体素子モジュールの上方から見た斜視図である。
【図５】第１の実施例の半導体素子の変形例を示す図である。
【図６】第１の実施例の半導体素子のＡ−Ａ線断面の製造工程を示す図である。
【図７】第１の実施例の半導体素子のＡ−Ａ線断面の製造工程を示す図である。
【図８】第１の実施例の半導体素子のＢ−Ｂ線断面の製造工程を示す図である。
【図９】第１の実施例の半導体素子のＢ−Ｂ線断面の製造工程を示す図である。
【図１０】生体センサに適用された半導体素子モジュールを示す図である。
【図１１】従来の半導体素子モジュールの構成を示す図である。
【図１２】従来の半導体素子モジュールの構成を示す図である。
【符号の説明】
【００４３】
１００：半導体素子                      １０２：半導体素子モジュール
１０４：半導体素子モジュール            １１０：Ｎ型の半導体層
１２０：Ｐ側の半導体層                  １３０−１：溝
１３０−２：溝                          １３０−３：溝
１４０：発光部                          １５０：受光部
１６０：Ｐ側駆動電極                    １６２：開口
１７０：封止電極                        １７２：絶縁層
１７４：内部接続電極                    １７６：外部接続電極
１８０：Ｐ側駆動電極                    １８２：開口
１９０：封止電極                        １９４：内部接続電極
１９６：外部接続電極                    ２００：Ｎ側駆動電極
２０２：コンタクトホール                ２１０：実装基板
２２０〜２２６：配線パターン            ２３０：Ｎ側電極パッド
【図１】
2008227404.tif 000003
【図２】
2008227404.tif 000004
【図３】
2008227404.tif 000005
【図４】
2008227404.tif 000006
【図５】
2008227404.tif 000007
【図６】
2008227404.tif 000008
【図７】
2008227404.tif 000009
【図８】
2008227404.tif 000010
【図９】
2008227404.tif 000011
【図１０】
2008227404.tif 000012
【図１１】
2008227404.tif 000013
【図１２】
2008227404.tif 000014