(57)【要約】【課題】消費電力を増大させることなく、簡単安価な構成により、外部からの制御信号に応じてコンデンサに蓄積された電荷を安全に放電し出力を停止できるようにする。【解決手段】入力電源とスイッチング制御回路２０の入力端子との間に第１のスイッチ８を、スイッチング制御回路２０の入力端子とＧＮＤとの間に出力コンデンサ５を、スイッチング制御回路２０とＤＣ／ＤＣコンバータの出力との間にダイオード６を、スイッチング制御回路２０の誤差増幅器２０１の基準電圧入力端子と基準電圧源との間に時定数回路２５を、基準電圧源と並列に第２のスイッチ２４を配置する。外部からの出力ＯＮ／ＯＦＦ信号を第１のスイッチ８に供給するとともに、出力オン・オフ信号の反転（４０）信号を第２のスイッチ２４に供給する。【選択図】図１
2008253052.tif 000002
【特許請求の範囲】
【請求項１】
ハイサイド、およびローサイドのスイッチング素子と、前記各スイッチング素子を交互にオン・オフさせる制御パルスを生成するスイッチング制御回路を含み、外部からの制御信号に応じて出力をオンオフする機能を有する同期整流方式のＤＣ／ＤＣコンバータから構成された電源装置において、
入力電源と前記スイッチング制御回路の入力端子との間に設けられた第１のスイッチと、
前記スイッチング制御回路の入力端子と接地電位との間に設けられたコンデンサと、
前記スイッチング制御回路と前記ＤＣ／ＤＣコンバータの出力との間に設けられたダイオードと、
前記スイッチング制御回路の誤差増幅器の基準電圧入力端子と基準電圧源との間に設けられた時定数回路と、
前記基準電圧源と並列に接続された第２のスイッチと、を有し、
外部からの出力オン・オフ信号を第１のスイッチに供給するとともに、前記出力オン・オフ信号の反転信号を第２のスイッチに供給することを特徴とする電源装置。
【請求項２】
前記スイッチング制御回路は、前記入力端子の電圧が規定の電圧値以下となると内部動作を停止し、前記ハイサイド、およびローサイドのスイッチング素子が開放状態に制御されることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記時定数回路が抵抗とコンデンサによって構成されることを特徴とする請求項１に記載の電源装置。
【請求項４】
前記スイッチング制御回路の入力端子と接地電位との間に設けられたコンデンサの容量は
前記出力オン・オフ信号が出力オフの状態になったタイミングから前記ＤＣ／ＤＣコンバータの出力電圧が所定の電圧まで低下するタイミングまでの期間に、
前記スイッチング制御回路の入力端子電圧が、前記スイッチング制御回路の動作が停止する電圧値より高い電圧を維持するように定めることを特徴とする請求項１から請求項３のいずれに記載の電源装置。
【請求項５】
ハイサイド、およびローサイドのスイッチング素子と、前記各スイッチング素子を交互にオン・オフさせる制御パルスを生成するスイッチング制御回路を含み、外部からの制御信号に応じて出力をオンオフする機能を有する同期整流方式のＤＣ／ＤＣコンバータから構成された電源装置において、
入力電源と前記スイッチング制御回路の入力端子との間に設けられた第１のスイッチと、
前記スイッチング制御回路の入力端子と接地電位との間に設けられたコンデンサと、
前記スイッチング制御回路の誤差増幅器の基準電圧入力端子と基準電圧源との間に設けられた時定数回路と、
前記基準電圧源と並列に接続された第２のスイッチと、を有し、
外部からの前記第１のスイッチをオン・オフする第１の制御信号と、前記第２のスイッチをオン・オフする第２の制御信号とを入力する入力部と、
前記第２の制御信号により前記第２のスイッチを導通させた後、前記ＤＣ／ＤＣコンバータの出力電圧が所定の安全電圧まで低下した後、前記第１の制御信号を用いて前記第１のスイッチを開放させることを特徴とする電源装置。
【請求項６】
前記ＤＣ／ＤＣコンバータが前記ハイサイド、およびローサイドのスイッチング素子によりスイッチングされるチョークコイルを含み、前記ハイサイド、およびローサイドのスイッチング素子と並列に、スイッチオフ時に前記チョークコイルのチョークコイル電流を放出させるダイオードを設けたことを特徴とする請求項１に記載の電源装置。
【請求項７】
入力電圧より低い電圧に変換して駆動部に出力する同期整流方式の電源装置であって、
制御信号を入力する入力部と、
ハイサイドのスイッチング素子およびローサイドのスイッチング素子と、
前記ハイサイドのスイッチング素子とローサイドのスイッチング素子の接続部に接続されたインダクタと、
前記各スイッチング素子を交互にオン・オフさせる制御パルスを生成するスイッチング制御回路と、  
前記スイッチング制御回路に対して前記入力電圧の供給の継続／停止を前記制御信号に基づき切替えるスイッチと、
前記スイッチと前記スイッチング制御回路との接続ラインと前記駆動部との間に設けられたダイオードと、
前記スイッチング制御回路の基準電圧を生成し、前記制御信号に基づき生成する基準電圧を時間とともに低くする基準電圧生成回路とを備えることを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、特に同期整流方式のＤＣ／ＤＣコンバータとして構成され、外部信号に基づいて出力をオン／オフする機能を有する電源装置に関するものである。
【背景技術】
【０００２】
従来より、ＤＣ／ＤＣコンバータは、特に異なる直流電源電圧が複数必要である等の設計条件の機器、たとえばプリンタのような電子機器の電源部として広く用いられている。
【０００３】
また、従来より、同期整流方式のＤＣ／ＤＣコンバータは、出力電圧が低い（例えば、２Ｖ以下）電源回路に用いられることが多かった。その理由は、ダイオードを用いた整流方式のＤＣ／ＤＣコンバータと比べ、ローサイドのスイッチ素子の導通損失を低減でき、高効率化が実現できるためである。
【０００４】
また、一方で、同期整流方式には、負荷電流がゼロから急激に増大するような装置の電源回路において負荷電流急変時の出力電圧変動を低減化することができるという特徴があり、負荷電流変動の大きな装置の電源回路としても用いられている。即ち、同期整流方式では、負荷電流の大小に関係なく、入力電圧、出力電圧、スイッチング周波数、チョークコイルのインダクタンスによって決まる一定振幅の三角波電流が常時コイルに流れている。このため、負荷電流の変動があった場合にはデッドタイムなしに即座にコイル電流の直流成分が変化して入力電源側とのエネルギー供給および回生が行われるためである。
【０００５】
ところで、電源回路に接続される装置、たとえばプリントヘッドはその動作を停止させている間は、待機電力の低減、メンテナンス時の安全性確保等の理由により出力電圧をゼロまたは定常動作状態よりも低い電圧にすることが要求される場合がある。このような出力制御が可能な電源回路を、上記のような同期整流方式のＤＣ／ＤＣコンバータで構成した場合の回路を図３に示す。
【０００６】
図３に示す電源回路は降圧タイプの同期整流ＤＣ／ＤＣコンバータであり、外部からのＯＮ／ＯＦＦ信号によって出力をオン・オフする機能を備えたものである。図３において、符号ＶＨｉｎは入力電源電圧、ＶＨｏｕｔが出力電圧を示す。
【０００７】
符号１は入力コンデンサ、２はハイサイドスイッチ素子、３はローサイドスイッチ素子、４はチョークコイル、５は出力コンデンサである。
【０００８】
符号２０はスイッチング制御回路である。スイッチング制御回路２０は、出力電圧の検出電圧を基準電圧と比較する誤差増幅器２０１を有する。また、スイッチング制御回路２０は、パルス幅制御（以下ＰＷＭ制御と呼ぶ）を行うための三角波発振回路２０２、誤差増幅器２０１の出力と三角波発振回路２０２の出力を比較し、ＰＷＭ制御を行うＰＷＭコンパレータ２０３を有する。
【０００９】
このＰＷＭコンパレータ２０３の出力により、ハイサイドドライバ２０４、ローサイドドライバ２０５を介して、ハイサイドスイッチ素子２、ローサイドスイッチ素子３が駆動される。
【００１０】
また、スイッチング制御回路２０は、後述の出力ＯＮ／ＯＦＦ制御を可能とするため、上記の内部回路に給電するための内部電源回路２０６を含む。
【００１１】
符号７はスイッチング制御回路２０の入力端子Ｖｃｃに接続されるコンデンサ、８はスイッチ素子、２１、２２は出力電圧を分圧する抵抗、２３は出力電圧設定用の基準電圧Ｖｒｅｆ、１１は出力端子に接続された放電回路、１２は放電抵抗、１３は放電スイッチ、４０はＯＮ／ＯＦＦ信号を反転する反転回路である。
【００１２】
上記構成において、図６に示すような動作となる通常動作時はＯＮ／ＯＦＦ信号が“Ｈｉ”レベルとなり、スイッチ８が導通してスイッチング制御回路２０の入力端子Ｖｃｃに入力電源電圧ＶＨｉｎが供給されて、スイッチング制御が行われる。放電スイッチ１３にはＯＮ／ＯＦＦ信号の反転信号が与えられ、放電回路１１は開放されている。
【００１３】
停止動作時はＯＮ／ＯＦＦ信号が“Ｌｏ”レベルに制御され、これによりスイッチ８が開放されてスイッチング制御回路２０の動作が停止、つまりハイサイドスイッチ素子２およびローサイドスイッチ素子３がともに開放状態となる。
【００１４】
このとき、出力コンデンサ５には動作時の出力電圧ＶＨｏｕｔ分の電荷が保持されている。従って、出力電圧をゼロとするためには、放電スイッチ１３を導通させ出力コンデンサ５の電荷を放電する。このとき、出力電圧ＶＨｏｕｔは出力コンデンサ５の容量と放電抵抗１２の抵抗値で決まる時定数にしたがって、動作時電圧からゼロボルトまで低下する。
【００１５】
同様の放電回路を有する同期整流方式のＤＣ／ＤＣコンバータに関する構成は、特許文献１で提案されている。
【００１６】
即ち、同期整流方式のＤＣ／ＤＣコンバータにおいては、動作停止時に出力電圧を低下させる手段として、ハイサイドスイッチ素子２を開放し、ローサイドスイッチ素子３を導通させることによって出力コンデンサ５の電荷を急速に放電させることも可能である。しかし、出力コンデンサ５の容量が数１００μＦ以上である場合には、放電電流が過大となって出力電圧がマイナスとなるアンダーシュートを引き起こすことがあり、特許文献１ではこの課題を解決する構成を提案している。また、図３に示した回路は同様に上記課題を解決する手段である。
【００１７】
また、動作停止時に出力電圧を低下させる別の構成が特許文献２で提案されている。特許文献２の構成は、ローサイドスイッチ素子の放電電流が過大となって出力電圧がアンダーシュートを引き起こす課題を解決するため、ローサイドスイッチ素子をスイッチング動作させることによって放電電流のピーク値を抑えるよう構成されている。
【特許文献１】特開２００４−３３６９７２号公報
【特許文献２】特開２００６−０３３９９０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
背景技術で示した図３の回路構成、および特許文献１のＤＣ／ＤＣコンバータでは、同期整流動作を行うハイサイドスイッチ素子２、ローサイドスイッチ素子３の他に放電スイッチ１３及び放電抵抗１２からなる放電回路１１を設ける必要がある。そして、停止動作時は、出力コンデンサ５に蓄えられていたエネルギーを放電回路１１で消費するため、放電回路１１の熱損失が大きくなる。従って、放電回路１１として定格電力の大きな放電抵抗やスイッチ素子が必要となる。
【００１９】
そこで、停止動作時にハイサイドスイッチ素子２、ローサイドスイッチ素子３を適切に制御して、出力コンデンサ５の電荷を放電させて出力電圧を規定の時間内にゼロまたは十分低い電圧まで低下させることができれば上記放電回路が不要になる。
【００２０】
また、特許文献２は、放電回路を用いずに停止動作を行う手段を提案したものである。特許文献２では、スイッチング制御回路の中に、停止動作時にハイサイドスイッチを停止させ、ローサイドスイッチをスイッチング動作させるような特別な動作モードを実現する回路機能、及び上記動作モードを継続させる期間を決定する検出回路等を追加している。したがって、特許文献２では、これらの機能をもった特別なスイッチング制御ＩＣを使用しなければならない。また、この特許文献２の構成ではハイサイドスイッチを開放しているため、出力コンデンサ５に蓄えられたエネルギーをローサイドスイッチを介して消費することになり、熱損失を伴う。
【００２１】
また、省エネの観点から、動作停止時には装置全体の待機電力を極力抑えることが望ましく、出力がオフしている停止中は出力電圧がゼロとなるだけでなく、電源回路自体の消費電力をゼロとすることも求められている。しかしながら、上記のような従来構成ではこのような課題も充分解決できている、とは言えない。
【００２２】
本発明の課題は、電源装置において、上記問題を解決し、消費電力を増大させることなく、簡単安価な構成により、外部からの制御信号に応じてコンデンサに蓄積された電荷を安全に放電し出力を停止できるようにすることにある。
【課題を解決するための手段】
【００２３】
上記課題を解決するため、本発明においては、ハイサイド、およびローサイドのスイッチング素子と、前記各スイッチング素子を交互にオン・オフさせる制御パルスを生成するスイッチング制御回路を含み、外部からの制御信号に応じて出力をオン・オフする機能を有する同期整流方式のＤＣ／ＤＣコンバータから構成された電源装置において、
入力電源と前記スイッチング制御回路の入力端子との間に設けられた第１のスイッチと、
前記スイッチング制御回路の入力端子と接地電位との間に設けられたコンデンサと、
前記スイッチング制御回路と前記ＤＣ／ＤＣコンバータの出力との間に設けられたダイオードと、
前記スイッチング制御回路の誤差増幅器の基準電圧入力端子と基準電圧源との間に設けられた時定数回路と、
前記基準電圧源と並列に接続された第２のスイッチと、を有し、
外部からの出力オン・オフ信号を第１のスイッチに供給するとともに、前記出力オン・オフ信号の反転信号を第２のスイッチに供給する構成を採用した。
【発明の効果】
【００２４】
上記構成によれば、第１および第２のスイッチを介して外部からの出力オン・オフ信号により出力制御を行うことができる。そして、特別な放電回路を設けることなく、さらに停止時のスイッチング制御を特別なモードで行うスイッチング制御ＩＣを用いることなく、出力電圧をゼロまたは十分低い電圧に低下させることができる。このため、電源回路のコストを低減できるとともに実装面積も抑えることができる。また、出力コンデンサの放電に伴うエネルギーを入力電源側に回生することができ電力損失を削減できるとともに、動作停止時には電源回路の消費電力をゼロとすることができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照し、本発明を実施するための最良の形態の一例として、同期整流式ＤＣ−ＤＣコンバータにおける実施例を詳細に説明する。
【実施例１】
【００２６】
本発明の実施例１を図１を用いて説明する。以下では前述の従来例と同一ないし同様の部材には同一の参照符号を用いるものとする。
【００２７】
図１において、符号ＶＨｉｎは入力電源電圧、ＶＨｏｕｔは出力電圧、ＯＮ／ＯＦＦはオン・オフ制御信号を示している。本実施例では、オン・オフ制御信号ＯＮ／ＯＦＦにより負荷（例えば、記録ヘッド）への給電を制御することができ、特に、給電停止時には、出力電圧ＶＨｏｕｔを０に制御するものとする。
【００２８】
例えば、インクジェットプリンタ等において、各部への給電においては、待機電力の低減、メンテナンス時の安全性確保等の理由によりオン・オフ制御信号ＯＮ／ＯＦＦを制御することがある。メンテナンス時の安全性確保のための制御としては、カバー開閉に応じてオン・オフ制御信号ＯＮ／ＯＦＦを制御する場合がある。例えば、インクジェットプリンタが待機状態に移行する場合、ＯＮ／ＯＦＦ信号を“Ｈｉ”レベルから“Ｌｏ”レベルに切替える。あるいは、インクジェットプリンタの記録ヘッドを交換するために、カバーを開状態にした場合、ＯＮ／ＯＦＦ信号を“Ｈｉ”レベルから“Ｌｏ”レベルに変更する。このＯＮ／ＯＦＦ信号はインクジェットプリンタの動作を制御する制御部（例えば、ＣＰＵ）から出力される。
【００２９】
符号１は入力コンデンサ、２はハイサイドスイッチ素子、３はローサイドスイッチ素子、４はチョークコイル、５は出力コンデンサを示す。
【００３０】
符号２０はスイッチング制御回路である。スイッチング制御回路２０は、出力電圧の検出電圧を基準電圧と比較する誤差増幅器２０１を有する。また、スイッチング制御回路２０は、パルス幅制御（以下ＰＷＭ制御と呼ぶ）を行うための三角波発振回路２０２、誤差増幅器２０１の出力と三角波発振回路２０２の出力を比較し、ＰＷＭ制御を行うＰＷＭコンパレータ２０３を有する。
【００３１】
このＰＷＭコンパレータ２０３の出力により、ハイサイドドライバ２０４、ローサイドドライバ２０５を介して、ハイサイドスイッチ素子２、ローサイドスイッチ素子３が駆動される。
【００３２】
また、スイッチング制御回路２０は、後述の出力ＯＮ／ＯＦＦ制御を可能とするため、上記の内部回路に給電するための内部電源回路２０６を含む。
【００３３】
符号６は出力端子とスイッチング制御回路２０の入力端子Ｖｃｃとの間に接続されるダイオード、７はスイッチング制御回路２０の入力端子Ｖｃｃと接地電位との間に設けられたコンデンサ、８は第１のスイッチ素子、２１、２２は出力電圧を分圧する抵抗である。２３は出力電圧設定用の基準電圧Ｖｒｅｆ、２４は第２のスイッチ素子、２５は時定数回路、２６は抵抗、２７はコンデンサ、４０はＯＮ／ＯＦＦ信号を反転する反転回路である。
【００３４】
次に、図２を用いて上記の回路における動作を説明する。
【００３５】
通常動作時はＯＮ／ＯＦＦ信号が“Ｈｉ”レベルとなり、第１のスイッチ８が導通してスイッチング制御回路２０の入力端子Ｖｃｃに入力電源電圧ＶＨｉｎが供給され、スイッチング制御が行われる。これと同時に、第２のスイッチ２４は開放され、誤差増幅器２０１の非反転入力端子ＮＯＮは基準電圧Ｖｒｅｆとなる。スイッチング制御回路２０から出力されるハイサイドスイッチ素子２の駆動信号Ｈｄｒｖ、および、ローサイドスイッチ素子３の駆動信号Ｌｄｒｖは互いに位相が反転したスイッチングパルスとなる。ハイサイド駆動信号Ｈｄｒｖは定常状態（負荷電流が一定の状態）では、負荷電流の大小によらずオンデューティが“入力電圧／出力電圧”と一定の時比率となるよう動作する。
【００３６】
出力電圧ＶＨｏｕｔにはフィードバック制御が働く。即ち、誤差増幅器２０１の入力電圧である基準電圧Ｖｒｅｆと抵抗２１の抵抗値Ｒ２１および抵抗２２の抵抗値Ｒ２２によって、ＶＨｏｕｔ＝Ｖｒｅｆ×（Ｒ２１＋Ｒ２２）／Ｒ２２となる。
【００３７】
チョークコイル４の電流は図１の電流ＩＬの向きを正として、入力電圧ＶＨｉｎ、出力電圧ＶＨｏｕｔ、スイッチング周波数ｆｓｗ、チョークコイル４のインダクタンスＬによって決まる一定振幅の三角波電流となる。そして、コイル電流ＩＬの平均値が負荷電流と等しくなるよう制御が行われる。従って、負荷電流がゼロの場合、図２のように電流の方向が正負を繰り返し、入力コンデンサ１と出力コンデンサ５との間でチョークコイルを介してエネルギーの供給と回生を繰り返すことになる。
【００３８】
次に、出力停止時の動作について説明する。時刻ｔ１でＯＮ／ＯＦＦ信号が“Ｌｏ”レベルとなる（図２（ａ））と、反転回路４０で反転した信号により第２のスイッチ２４が導通し、基準電圧Ｖｒｅｆがゼロとなる。これにより、誤差増幅器２０１の非反転入力端子ＮＯＮの電圧Ｖｎｏｎは、時定数回路２５の抵抗２６およびコンデンサ２７の時定数で決まる特性でＶｒｅｆから低下していく（図２（ｃ））。式で表すと
Ｖｎｏｎ=Ｖref×ｅｘｐ｛−ｔ／(Ｒ２６・Ｃ２７)｝  ・・・・・・  （１）
となる。
【００３９】
即ち、これにより、フィードバック制御の目標電圧が除々に低下していくことになる。そして、非反転入力端子ＮＯＮの電圧Ｖｎｏｎの低下に合わせて、出力電圧ＶＨｏｕｔは、
ＶＨｏｕｔ＝Ｖｎｏｎ×（Ｒ２１＋Ｒ２２）／Ｒ２２
＝（Ｒ２１＋Ｒ２２）／Ｒ２２×Ｖref×ｅｘｐ｛−ｔ／(Ｒ２６・Ｃ２７)｝  ・・・  （２）
となり、時定数回路２５のコンデンサ２７の容量と抵抗２６の抵抗値で決まる時定数にしたがって、動作時電圧から低下していく。（図２（ｂ））。
【００４０】
このとき、スイッチング制御回路２０の動作は通常動作と同じく、ハイサイド駆動信号Ｈｄｒｖおよびローサイド駆動信号ＬｄｒｖのＰＷＭ制御によってそれぞれ、ハイサイドスイッチ素子２およびローサイドスイッチ素子３がスイッチング駆動される（図２（ｅ））。
【００４１】
ここで、出力電圧ＶＨｏｕｔを製品スペックで定められる安全電圧ＶＨｓａｆｅまで規定の時間以内に低下させるには、出力コンデンサ５に蓄えられているエネルギーを放出しなければならない。この動作を示しているのがチョークコイル４の電流波形（図２（ｄ））である。電流波形はスイッチング動作を継続しながらマイナス方向に変動している。つまり、出力コンデンサから入力側方向の電流となっている。
【００４２】
ここで、ローサイドスイッチ素子３が導通しているタイミングではチョークコイル４からローサイドスイッチ素子３を介してＧＮＤ（接地電位）に流れる。また、ハイサイドスイッチ素子２が導通しているタイミングではチョークコイル４からハイサイドスイッチ素子２を介して入力コンデンサ１に流れる。
【００４３】
このハイサイドスイッチ素子２が導通しているタイミングで出力コンデンサ５のエネルギーが入力コンデンサ１に回生する動作となる。コイル電流の電流波形（図２（ｄ））のマイナス電流が大きいほど１回のスイッチングでの回生エネルギーが大きくなることを示している。ただし、スイッチ素子２および３に流れる電流が過大となってスイッチ素子の定格以上の電流となると故障する恐れがある。
【００４４】
したがって、マイナス方向に流れるコイル電流が過大とならないように、かつ出力電圧ＶＨｏｕｔが規定時間内に安全電圧ＶＨｓａｆｅ以下に低下するように時定数回路２５の抵抗２６およびコンデンサ２７の値が定められることになる。なお、この安全電圧ＶＨｓａｆｅは、例えば、記録ヘッドが故障しない電圧レベルである。この電圧レベル（電位）より低ければ、記録ヘッドを着脱しても記録ヘッドが故障しない。
【００４５】
以上のような動作を行うためには、時刻ｔ１でＯＮ／ＯＦＦ信号が“Ｌｏ”レベルになってから出力電圧ＶＨｏｕｔが安全電圧ＶＨｓａｆｅ以下になる（ｔ２）までの期間、スイッチング制御回路２０がＰＷＭ制御を継続していることが必要となる。これを実現する方法を以下に説明する。
【００４６】
時刻ｔ１で第１のスイッチ８が開放され、スイッチング制御回路２０の入力端子Ｖｃｃは入力電源ＶＨｉｎから分離される。スイッチング制御回路２０の入力電流によって入力端子電圧Ｖｃｃは低下していくが、出力電圧ＶＨｏｕｔまで低下するとダイオード６が導通し、入力端子電圧Ｖｃｃは出力端子側から電流が供給される。
【００４７】
入力端子電圧Ｖｃｃ電圧はコンデンサ７の容量値とスイッチング制御回路２０の入力電流によって、その電圧低下のスピードが決まるが、ダイオード６が接続されているため出力電圧ＶＨｏｕｔの低下速度よりも速く低下することはなく、Ｖｃｃ電圧はＶＨｏｕｔと同じ電圧を維持しながら低下していく（図２（ｆ））。
【００４８】
したがって、スイッチング制御回路２０はＰＷＭ制御動作を継続しながら、出力電圧ＶＨｏｕｔを安全電圧ＶＨｓａｆｅ以下まで低下させることが出来る。
【００４９】
スイッチング制御回路２０は、入力端子電圧Ｖｃｃが、所定の電圧Ｖｕｖｐ（アンダーボルテージプロテクト電圧）より高い電圧で動作する。このスイッチング制御回路２０には、所定の電圧Ｖｕｖｐを下回ると動作を停止させる入力低電圧保護（アンダーボルテージプロテクト）機能を有するものがある（図示されていない）。入力端子電圧Ｖｃｃが低下していく過程（図２のｔ１からｔ２までの期間）で入力低電圧保護が働いてしまうと、スイッチング制御回路２０はＰＷＭ制御動作を継続できなくなってしまい、出力電圧ＶＨｏｕｔが安全電圧ＶＨsafeに規定の時間以内に低下することができなくなる。
【００５０】
そこで、入力低電圧保護動作電圧Ｖｕｖｐと出力電圧の安全電圧ＶＨｓａｆｅとの大小関係によって、図１のコンデンサ７の容量値を定める。以下にコンデンサ７の容量について説明する。
≪ Ｖｕｖｐ ≦ ＶＨｓａｆｅの場合 ≫
図２に示すとおり、Ｖｃｃ電圧はＶＨｏｕｔと同じ波形で低下していく。これは図１のダイオード６が導通するためであり、ＶＨｏｕｔが安全電圧ＶＨｓａｆｅまで低下する時間ｔ２では、スイッチング制御回路２０はＰＷＭ制御動作を継続している。さらにＶＨｏｕｔが低下して、同時にＶｃｃ電圧も低下してＶｕｖｐに達する時間ｔ３でＰＷＭ制御動作が停止する。この場合には、コンデンサ７の容量値はどのような値でもよく、規定の時間以内に出力電圧を安全電圧ＶＨｓａｆｅ以下に低下させることが可能である。  
≪ Ｖｕｖｐ ＞ ＶＨｓａｆｅの場合 ≫
Ｖｕｖｐ ＞ ＶＨｓａｆｅの場合には、入力端子電圧Ｖｃｃが低下していく過程（図２のｔ１からｔ２までの期間）で、Ｖｕｖｐ ≦ ＶＨｓａｆｅの場合と同様にダイオード６が導通してＶｃｃ電圧がＶＨｏｕｔと同様に低下する。この場合、Ｖｃｃ電圧がＶｕｖｐに低下する時間ｔ３はＶＨｏｕｔがＶＨｓａｆｅに低下する時間ｔ２より早くなる。したがって、出力電圧ＶＨｏｕｔが安全電圧まで低下する以前にスイッチング制御回路２０の入力低電圧保護が働くことになる。このような動作となると、出力コンデンサ５の放電経路がなくなり、出力検出抵抗Ｒ２１，Ｒ２２が放電経路となって、きわめてゆっくりと低下していく。したがって、安全電圧ＶＨｓａｆｅに達する時間が負荷機器の要求スペックを満足できなくなる。これを防止するために、図１に示すコンデンサ７の容量値を以下のように定める。
【００５１】
図５においてＯＮ／ＯＦＦ信号がｔ１で“Ｌｏ”レベルとなると、第１のスイッチ８が開放され、スイッチング制御回路２０の入力端子Ｖｃｃは入力電圧ＶＨｉｎから分離される。スイッチング制御回路２０の入力電流によって入力端子電圧Ｖｃｃは低下していく。コンデンサ７の容量をＣ７、スイッチング制御回路２０の入力電流をｉｖｃｃとすると、入力端子電圧Ｖｃｃは、
Ｖｃｃ＝ＶＨｉｎ−（ｉｖｃｃ／Ｃ７）×ｔ  ・・・・・  （３）
で示される特性で低下していく（図５（ｆ））。ここで、出力電圧ＶＨｏｕｔが安全電圧ＶＨｓａｆｅまで低下する時間ｔ２において、Ｖｃｃ ＞ ＶｕｖｐとなるようにＣ７の値を選べば、この間でＰＷＭ制御が継続され、出力電圧ＶＨｏｕｔは（２）式で表される特性で低下する。図５に示すように入力端子電圧Ｖｃｃが下限電圧Ｖｕｖｐに達する時間ｔ３までＰＷＭ制御が継続される。つまり、コンデンサ７の容量Ｃ７は（２）式と（３）式より、
Ｖｃｃ＝ＶＨｉｎ−（ｉｖｃｃ／Ｃ７）×ｔ２  
＞（Ｒ２１＋Ｒ２２）／Ｒ２２×Ｖref×ｅｘｐ｛−ｔ／(Ｒ２６・Ｃ２７)｝  ・・・  （４）
を満足するように選べばよい。
【００５２】
以上説明したように、Ｖｕｖｐ ≦ ＶＨｓａｆｅの場合でも、Ｖｕｖｐ ＞ ＶＨｓａｆｅの場合でも、時刻ｔ３以降はスイッチング制御回路２０は動作停止となり、ハイサイド駆動信号Ｈｄｒｖ、ローサイド駆動信号Ｌｄｒｖともに停止状態となってハイサイドスイッチ素子２およびローサイドスイッチ素子３が開放状態となる。
出力電圧ＶＨｏｕｔは電圧検出抵抗２１、２２によって最終的にゼロボルトとなるまで低下していく。
【００５３】
以上のようにして、ＯＮ／ＯＦＦ信号が“Ｌｏ”となった時刻ｔ１で入力電源からの電力供給はなくなり、以後、電源回路の電力消費はゼロとなる。さらにｔ１からｔ３の期間では、出力コンデンサ５のエネルギーを入力側に回生しながら出力電圧を低下させる動作となる。
【００５４】
このようにして、本実施例によれば、消費電力を増大させることなく、簡単安価な構成により、制御信号に応じてコンデンサに蓄積された電荷を安全に放電し出力を停止することができる。
【００５５】
すなわち、本実施例のＤＣ／ＤＣコンバータは、特別な放電回路を設けることなく、さらに停止時のスイッチング制御を特別なモードで行う専用のスイッチング制御ＩＣを用いることなく、所定の時間以内に出力電圧を安全電圧に低下させることができる。このため、電源回路のコストを低減できるとともに実装面積も抑えることができる。また、出力コンデンサの放電に伴うエネルギーを入力電源側に回生することができ電力損失を削減できるとともに、動作停止時には電源回路の消費電力をゼロとすることができる。
【実施例２】
【００５６】
図４に実施例２の回路ブロック図を示す。図４の回路は実施例１で説明した図１の回路に対して、ハイサイドスイッチ素子２と並列にダイオード１４を接続し、さらにローサイドスイッチ素子３と並列にダイオード１５を接続したものである。その他の構成は実施例１と同様である。
【００５７】
実施例１で説明した同期整流方式のＤＣ／ＤＣコンバータは、ハイサイド駆動信号Ｈｄｒｖとローサイド駆動信号Ｌｄｒｖが反転動作してハイサイドスイッチ素子２とローサイドスイッチ素子３が同時に切り換る場合の動作をしている。これは理想的な同期整流動作の場合の波形であって、実際の回路ではハイサイドスイッチ素子２とローサイドスイッチ素子３のスイッチング特性の違いに起因してスイッチングの切換え時に同時オン期間が生じてしまい、入力電源からＧＮＤに貫通電流が流れてしまう。
【００５８】
通常の同期整流用スイッチング制御回路２０はこの貫通電流を防止するため、スイッチ切換え時にわずかな時間同時オフとなるようにハイサイドドライバ回路とローサイドドライバ回路のスイッチングタイミングをずらすように設計されている。
【００５９】
本実施例では、上記構成において、ハイサイドスイッチ素子２とローサイドスイッチ素子３とに並列にダイオード１４およびダイオード１５を配置している。これにより、スイッチオフ時にチョークコイル電流ＩＬを入力電源側およびＧＮＤ端子側に連続して放出することができる。
【００６０】
上記構成により、本実施例では、ハイサイドスイッチ素子２とローサイドスイッチ素子３のスイッチング特性の違いに起因する同時オン期間の貫通電流を防止し、回路、および負荷を確実に保護することができる。
【実施例３】
【００６１】
なお、本発明は上述した構成に限定するものではない。第３の実施例で説明する。図７に実施例３の回路ブロック図を示す。回路の構成について図７と図１との相違点は、第１のスイッチ素子８、第２のスイッチ素子２４を切替える信号である。この相違点以外は回路の構成については、図７は図１と同じであるので説明を省略する。
【００６２】
この相違点について説明すると、図７の回路では、第１のスイッチ素子はＯＮ／ＯＦＦ信号で切替え、第２のスイッチ素子はＤＣＨＲＧ信号で切替える。このように、第１のスイッチ素子と第２のスイッチ素子を異なる制御信号で切替えを行う。
【００６３】
図８は、図７の回路について動作タイミングの説明図である。ＤＣＨＲＧ信号は、ＯＮ／ＯＦＦ信号と同様、制御部（例えばＣＰＵ）から出力される。ＤＣＨＲＧ信号をタイミング１で“Ｌｏ”レベルから“Ｈｉ”レベルに切替えると、実施例１（実施例２）と同様に、ＶＨｎｏｎは図８（ｃ）に示すように低下し、ＶＨｏｕｔは図８（ｂ）に示すように低下する。そして、ＯＮ／ＯＦＦ信号をタイミングｔ３で“Ｈｉ”レベルから“Ｌｏ”レベルに切替える。このタイミングｔ３は、ＶＨｏｕｔのレベルが、ＶＨｓａｆｅより低いレベルにあるタイミングである。
【００６４】
以上のように、第１のスイッチ素子８、第２のスイッチ素子２４の切替えを異なるタイミングで行っても構わない。
【００６５】
なお、本発明はインクジェットプリンタを例として説明したが、インクジェットプリンタに限定するものではなく、他の電子機器（スキャナ、コンピュータ機器、ディスプレイ装置等）に適用しても構わない。
【図面の簡単な説明】
【００６６】
【図１】本発明を採用したＤＣ／ＤＣコンバータの回路構成を示したブロック図である（実施例１）。
【図２】図１のＤＣ／ＤＣコンバータの動作を示した１つのタイミング図である。
【図３】従来のＤＣ／ＤＣコンバータの回路構成を示したブロック図である。
【図４】本発明を採用したＤＣ／ＤＣコンバータの回路構成を示したブロック図である（実施例２）。
【図５】図１のＤＣ／ＤＣコンバータの動作を示したもうひとつのタイミング図である。
【図６】図３の従来のＤＣ／ＤＣコンバータの動作を示したタイミング図である。
【図７】本発明を採用したＤＣ／ＤＣコンバータの回路構成を示したブロック図である（実施例３）。
【図８】図７のＤＣ／ＤＣコンバータの動作を示したタイミング図である。
【符号の説明】
【００６７】
１  入力コンデンサ
２  ハイサイドスイッチ素子
３  ローサイドスイッチ素子
４  チョークコイル  
５  出力コンデンサ
２０  スイッチング制御回路
２０１  誤差増幅器
２０２  三角波発振回路
２０３  ＰＷＭコンパレータ
２０４  ハイサイドドライバ
２０５  ローサイドドライバ
２０６  内部電源回路
【図１】
2008253052.tif 000003
【図２】
2008253052.tif 000004
【図３】
2008253052.tif 000005
【図４】
2008253052.tif 000006
【図５】
2008253052.tif 000007
【図６】
2008253052.tif 000008
【図７】
2008253052.tif 000009
【図８】
2008253052.tif 000010