(57)【要約】【課題】大規模ＭＰＵ・大規模ＬＳＩを使用することで、絶対最大定格値の低下・静電耐圧の減少など故障発生要因の閾値低下により高信頼化が計れなかった。  また、電源投入時に各Ｉ／Ｏ基板を含めたシステムの異常を監視、異常情報を不揮発性記憶部に格納しても、大規模ＭＰＵの基本モニタが動作しない場合、自己診断情報を確認することができずに、原因解明の早期絞込みが困難であるという問題があった。【解決手段】電源投入時に大規模ＭＰＵによる自己診断を行ない、システムに異常があれば立上げを停止する機能を有する小型で最小限の機能を持った故障率の低い小規模ＭＰＵを実装し、信頼性の高いシステムの構築を可能とする。また、各Ｉ／Ｏ基板に実装した書込み可能な不揮発性記憶部に自己診断時の診断情報および異常情報を格納することで、大規模ＭＰＵが異常で基本モニタが動作しない場合にも、早期原因の解明を可能とする。【選択図】図１
2008171115.tif 000002
【特許請求の範囲】
【請求項１】
複数のＬＳＩを搭載した第１の基板と、前記複数のＬＳＩとシステムバスを介して信号の送受信を行う大規模ＭＰＵを搭載した第２の基板とを含むシステムであって、
前記システムの起動に際して、起動時の電源電圧をモニターし、所定の電圧に達した時点でリセット信号を発信するリセットＩＣと、
前記リセットＩＣからのリセット解除信号を受信し前記大規模ＭＰＵのリセットを解除する信号を送信することにより前記大規模ＭＰＵによる前記システムの異常の有無を確認するための自己診断を開始させる小規模ＭＰＵと、を備え、
前記小規模ＭＰＵは、前記大規模ＭＰＵより少ない部品数で構成され前記大規模ＭＰＵより低い故障率を有し、
前記システムの立ち上げ時において、前記大規模ＭＰＵにより実行された自己診断の結果を基に前記システムの異常を検出した場合に、前記小規模ＭＰＵにより、前記システムの立ち上げを停止する手段を有することを特徴とする大規模ＭＰＵシステム。
【請求項２】
前記システムの電源起動時に、前記小規模ＭＰＵ以外の回路を動作させない手段を有することを特徴とする請求項１に記載の大規模ＭＰＵシステム。
【請求項３】
前記小規模ＭＰＵは、製造プロセスの微細化世代が前記大規模ＭＰＵより前のものを用いて製造されていることを特徴とする請求項１に記載の大規模ＭＰＵシステム。
【請求項４】
前記小規模ＭＰＵは、前記小規模ＭＰＵを製造するプロセス世代のレイアウトルールを用いて設計されていることを特徴とする請求項３に記載の大規模ＭＰＵシステム。
【請求項５】
前記自己診断の結果を格納する小規模ロジック回路を有することを特徴とする請求項１に記載の大規模ＭＰＵシステム。
【請求項６】
前記小規模ロジック回路は、前記小規模ＭＰＵのプロセス世代を用いて製造されることを特徴とする請求項５に記載の大規模ＭＰＵシステム。
【請求項７】
前記自己診断の結果を格納する小規模ロジック回路と、
前記自己診断結果を前記小規模ＭＰＵにより読出し、エラーコードを表示するエラー情報表示器と、を有し、
前記自己診断結果を表示により確認可能とすることを特徴とする請求項５に記載の大規模ＭＰＵシステム。
【請求項８】
前記小規模ロジック回路に格納された自己診断結果の送受信は、前記システムバスとは独立して設けられた前記小規模ＭＰＵに装備された通信回線を用いて行われることを特徴とする請求項５に記載の大規模ＭＰＵシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、小規模ＭＰＵ搭載の大規模ＭＰＵシステムに係り、特に、大規模ＭＰＵシステムに搭載した小規模ＭＰＵ(Micro Processor Unit)と小規模ＣＰＬＤ(Complex Programmable Logic Device)とからなり、電源投入時の自己診断によるシステム異常の検出時に、高い信頼性を実現するとともに、原因解明の早期絞込みを可能とする大規模ＭＰＵシステムの小規模ＭＰＵによる高信頼化に関する。
【背景技術】
【０００２】
主ＭＰＵ冷却ファンで強制冷却された主ＭＰＵとサブＭＰＵとからなり、サブＭＰＵが主ＭＰＵ冷却ファンの異常検出を監視および主ＭＰＵへの通知を行ない、主ＭＰＵの一時停止と再起動とを制御可能とする主ＭＰＵをサブＭＰＵが監視・制御を行なうファン異常制御方法については知られている（例えば、特許文献１を参照）。
しかしながら、従来技術である特許文献１は通常動作時の監視であり、大規模ＭＰＵを使用した自己診断動作時では、絶対最大定格値の低下・静電耐圧の減少など故障発生要因の閾値低下による故障率の高い大規模ＭＰＵで異常処理を行なっていた。
【０００３】
【特許文献１】特開２０００−１１２５７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前記のごとく、従来の技術では次のような問題点がある。
【０００５】
１）従来技術である大規模ＭＰＵおよび大規模ＬＳＩ（ＦＰＧＡ(Field Programmable Gate Array)など）を使用した自己診断システムでは、絶対最大定格値の低下・静電耐圧の減少など故障発生要因の閾値低下による故障率の高い大規模ＭＰＵで異常処理を行なっていた。
【０００６】
２）電源投入時に各Ｉ／Ｏ基板を含めたシステムの異常を監視、異常情報を不揮発性記憶部に格納しても、大規模ＭＰＵの基本モニタが動作しない場合、自己診断情報を確認することができずに、原因解明の早期絞込みが困難であった。
【０００７】
本発明の目的は、故障率の低い小規模ＭＰＵと小規模ＣＰＬＤを用いることで、信頼性の高いシステムを構築することである。
【課題を解決するための手段】
【０００８】
本発明は、前記に述べた問題点を解決するために最先端技術を使用せず、絶対最大定格及び静電耐圧に裕度のある小型で最小限の機能を有する故障率の低い小規模ＭＰＵと小規模ＣＰＬＤをシステム制御基板に組み込んだことにある。すなわち、電源投入時に大規模ＭＰＵによる自己診断を行い、診断結果を前記小規模ＣＰＬＤに格納する。前記小規模ＭＰＵが自己診断正常フラグ信号を監視し、正常であればシステムリセット信号を解除し続け、異常時にはシステムリセット信号を出力する。よって、前記小規模ＭＰＵでシステムの起動制御を行なうことで安定したシステムの起動が可能となり、高信頼システムの構築が実現できる。図３の表１に大規模ＭＰＵと小規模ＭＰＵの性能比較を示す。
【０００９】
また、大規模ＭＰＵによる自己診断時に、前記小規模ＣＰＬＤに自己診断結果を格納しているが、その情報をシステムバスとは独立した前記小規模ＭＰＵに備わっている通信方式（シリアル通信、Ｉ２Ｃなど）により情報取得を行ない、情報表示器（７セグメントＬＥＤなど）への表示、およびシリアル通信で外部表示装置へ診断情報通知を行なうことで、早期原因の解明が可能である。
【発明の効果】
【００１０】
本発明によれば、小規模ＭＰＵと小規模ＣＰＬＤを用いることで、信頼性の高いシステムが構築でき、また小規模ＣＰＬＤに自己診断結果を格納することで早期原因の解明を行なうことができる。  また、微細化技術を用いて高集積化、小型化された大規模ＬＳＩを用いたシステムの信頼性向上を図ることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の一実施例について図１を用いて詳しく説明する。
図１は本発明に関わるシステムの高信頼を可能とするハードウェア構成図である。図１において、１はシステムを制御するシステム制御基板、２は自己診断、およびシステム制御を主に行なう大規模ＭＰＵ、３は大規模ＭＰＵ２からの制御信号のアクセスタイミング制御やシステム制御基板１のステータス情報を格納するレジスタなどを備えた大規模ＬＳＩ（本実施例ではＦＰＧＡとする）、４は自己診断時の診断情報および各Ｉ／Ｏ基板情報を格納する書込み可能な故障率の低い小規模ＣＰＬＤ、５はリセット制御、および自己診断結果を外部表示装置に転送する機能を有した故障率の低い小規模ＭＰＵ、６は電源投入時に駆動電圧の電圧値を監視するリセットＩＣ、７は大規模ＬＳＩ３の回路構成データを記憶した不揮発性記憶部、１０はシリアル通信用基板やデジタル入出力インターフェース基板などのＩ／Ｏ基板、１１はＩ／Ｏ基板１０の機能を実現させるためのＬＳＩ、１２はシステム制御基板１とＩ／Ｏ基板１０とを接続するためのバックプレーン基板、１３はシステム制御基板１とＩ／Ｏ基板１０とのデータの送受を行なうシステムバス、１４はリセットＩＣ６が電圧を監視し、駆動電圧となることで小規模ＭＰＵ５のみリセットを解除するリセット信号、１５は不揮発性記憶部７から大規模ＬＳＩ３へデータのローディングを行ない、ローディング完了を通知するＤＯＮＥ信号、１６はシステム全体のシステムリセット信号、１８は大規模ＭＰＵ２により自己診断を行ない、正常か異常かを小規模ＭＰＵ５に通知する自己診断正常フラグ信号、２０は異常発生時にシステムバスとは独立した小規模ＭＰＵ５に備わっている通信方式（シリアル通信、Ｉ２Ｃなど）、２１は自己診断結果を表示するための情報表示器、２２は診断情報の送受信を行なうためのシリアル通信で接続するためのコネクタ、２３はコネクタ２２と接続して診断情報などを確認するための外部表示装置である。
【００１２】
なお、ここで、小規模ＣＰＬＤ４および小規模ＭＰＵ５のそれぞれは、大規模ＬＳＩ３や大規模ＭＰＵ２に比べて、構成する部品の点数が十分に少なく、さらに、製造プロセスも最先端技術を用いずにプロセスロードマップ上で１世代または２世代前のプロセスノードの技術を用いている。すなわち、半導体プロセスでは、プロセス世代ごとに微細化が進み、平面方向および深さ方向が短くなっている。よって、最先端のプロセス世代に比べて、そのプロセスに応じて決定されるレイアウトルール、すなわち、平面方向のスペース余裕が大きく、さらに、半導体基板に形成される拡散層の深さや拡散層間のスペースの余裕が大きく、半導体基板上に形成される膜の厚さもより厚い寸法となるので、絶対最大定格及び静電耐圧に余裕度のある回路構成となる。それにより、低い故障率を保つことが可能となる。その一例を前述の表１に示す。
【００１３】
システム制御基板１の電源投入時にリセットＩＣ６が駆動電圧を監視し、ある駆動電圧に達することでリセット信号１４を解除し、小規模ＭＰＵ５のみリセットが解除される。駆動電圧に達したときに大規模ＬＳＩ３の回路構成データを記憶した不揮発性記憶部７から大規模ＬＳＩ３へのローディングを行なうが、システム自体はシステムリセット信号１６により停止した状態である。大規模ＬＳＩ３へのローディング完了を通知するＤＯＮＥ信号１５を小規模ＭＰＵ５に通知し、小規模ＭＰＵ５はシステム全体のシステムリセット信号１６の解除を行なう。システムリセット信号１６解除後に大規模ＭＰＵ２は自己診断プログラムを実行し、システム制御基板１およびバックプレーン基板１２のシステムバス１３を介して接続された各機能を実現するためのＬＳＩ１１を実装したＩ／Ｏ基板１０の両基板の正常／異常を確認し、診断情報および異常情報を小規模ＣＰＬＤ４に格納する。
【００１４】
自己診断が正常に終了した場合は自己診断正常フラグ信号１８を小規模ＭＰＵ５に通知し、大規模ＭＰＵ２は各業務処理動作に移行する。また、自己診断の結果、異常があった場合は、自己診断正常フラグ信号１８を立てずに、異常終了としてシステム自体が起動しないように故障率の低い小規模ＭＰＵ５でシステムリセット信号１６を制御することでシステムの高信頼化が可能となる。また、診断情報や異常情報はシステムバス１３とは独立した小規模ＭＰＵ５に備わっている通信方式２０（シリアル通信、Ｉ２Ｃなど）から取得し、情報表示器２１（７セグメントＬＥＤなど）に表示、およびコネクタ２２を介して外部表示装置２３にシリアル通信で通知することで大規模ＭＰＵ２の異常が発生し異常情報が読み出せない場合にも、早期原因の解明が可能となる。
【００１５】
図２を用いてシステム制御基板の処理手順を説明する。なお、ここで用いた符号は図１と同様である。
ステップＳ００１において、システムの電源供給を開始し、ステップＳ００２において、リセットＩＣ６により駆動電圧を監視し、動作可能電圧となることでステップＳ００３に進みリセット信号１４をネゲートし、小規模ＭＰＵ５のリセットを解除する。動作不可電圧時には動作可能電圧となるまでリセットＩＣ６により駆動電圧を監視し続ける。
ステップＳ００４において、小規模ＭＰＵ５の初期化を行ない、通常処理可能な状態とし、ステップＳ００５において、小規模ＭＰＵ５はデータのローディングが完了したことを通知する大規模ＬＳＩ３からのＤＯＮＥ信号１５を監視し、異常の場合ステップＳ０１２に進む。正常の場合は、ステップＳ００６において、小規模ＭＰＵ５がシステムリセット信号１６を解除し、システム制御基板１およびＩ／Ｏ基板１０が起動を開始する。
【００１６】
ステップＳ００７において、大規模ＭＰＵ２の初期化を行ない、通常処理可能な状態とし、ステップＳ００８において自己診断プログラムを実行し、システム制御基板１およびＩ／Ｏ基板１０の診断を実行し、ステップＳ００９において小規模ＣＰＬＤ４に診断結果を格納していく。ステップＳ０１０において、大規模ＭＰＵ２の自己診断の結果、正常の場合は自己診断正常フラグ信号１８を立て小規模ＭＰＵ５に通知し、ステップＳ０１１に進み、各業務処理の実行を行なう。異常を検出した場合ステップＳ０１２に進む。このとき自己診断正常フラグ信号１８を立てずに小規模ＭＰＵ５に異常の発生を通知する。
ステップＳ０１２において、小規模ＭＰＵ５はシステムが立上がらないようシステムリセット信号１６をアサートする。ステップＳ０１３において、システム制御基板１およびＩ／Ｏ基板１０に実装されている小規模ＣＰＬＤ４に格納されている診断情報をシステムバス１３とは独立した通信方式２０（シリアル通信、Ｉ２Ｃなど）により読出し、情報表示器２１（７セグメントＬＥＤなど）に表示を行なう。 
【図面の簡単な説明】
【００１７】
【図１】システムの高信頼を可能とするハードウェア構成を示した説明図である。
【図２】本発明の実施例のフローチャートである。
【図３】大規模ＭＰＵと小規模ＭＰＵの性能比較を示す表である。
【符号の説明】
【００１８】
１…システム制御基板、
２…大規模ＭＰＵ、
３…大規模ＬＳＩ、
４…小規模ＣＰＬＤ、
５…小規模ＭＰＵ、
６…リセットＩＣ、
７…不揮発性記憶部、
１０…Ｉ／Ｏ基板、
１１…ＬＳＩ、
１２…バックプレーン基板、
１３…システムバス、
１４…リセット信号、
１５…ＤＯＮＥ信号、
１６…システムリセット信号、
１８…自己診断正常フラグ信号、
２０…通信方式、
２１…情報表示器、
２２…コネクタ、
２３…外部表示装置。
【図１】
2008171115.tif 000003
【図２】
2008171115.tif 000004
【図３】
2008171115.tif 000005