(57)【要約】【課題】セルブロックが複数の並列セルから成る電池パックにおいて、単段のセルブロックでの並列セルの一部の外れを検出可能とするとともに、高精度な検出を行うようにする。【解決手段】充放電の制御などに使用されるＡＳＩＣ４０は、端子Ｔ０〜Ｔ４から、１または複数段の各セルブロックの端子電圧を検出し、断線検知部２１２は、そのＡＳＩＣ４０に、充放電電流が略０の期間におけるＯＣＶ電圧も測定させる。そして、断線検知部２１２は、充放電期間におけるセル電圧との差を前記充放電期間における電流値で除算することで各段のセルの内部抵抗を求め、その内部抵抗値が所定値以上であると、前記並列セルの一部が脱落して前記内部抵抗値が上昇していると判定する。したがって、単段のセルブロックでの並列セルの一部の外れを検出することができるとともに、内部抵抗から高精度な検出を行うことができる。【選択図】図３
2008027658.tif 000002
【特許請求の範囲】
【請求項１】
複数のセルが相互に並列に接続されて成るセルブロックが１または複数段直列に接続されて成る内蔵電池を備える電池パックにおいて、
前記セルブロックの端子電圧を検出する電圧検出手段と、
前記電圧検出手段に、充放電期間と、充放電電流が略０の期間とに測定を行わせ、それらの期間におけるセル電圧の差および前記充放電期間における充放電の電流値から求められる内部抵抗値が予め定める値以上であるときに前記並列セルの一部が脱落していると判定する断線検知手段とを含むことを特徴とする電池パック。
【請求項２】
前記内蔵電池は、複数段のセルブロックを備え、
前記断線検知手段は、各セルブロックの内部抵抗値のばらつきが予め定める値以上のブロックで並列セルの一部が脱落していると判定することを特徴とする請求項１記載の電池パック。
【請求項３】
前記断線検知手段は、充電開始前において、充電経路に介在されるスイッチ素子を開放して行われる該スイッチ素子のテスト期間に、前記電圧検出手段に、前記充放電電流が略０でのセル電圧を検出させることを特徴とする請求項１または２記載の電池パック。
【請求項４】
前記断線検知手段は、満充電によって、充電経路に介在されるスイッチ素子が開放された後に、前記電圧検出手段に、前記充放電電流が略０でのセル電圧を検出させることを特徴とする請求項１または２記載の電池パック。
【請求項５】
前記断線検知手段とは別途に、前記各セルブロックの端子電圧から異常を検出し、保護動作を行う二重保護用の回路が設けられていることを特徴とする請求項２〜４のいずれか１項に記載の電池パック。
【請求項６】
複数のセルが相互に並列に接続されて成るセルブロックが１または複数段直列に接続されて成る内蔵電池を備える電池パックの断線検知方法において、
前記セルブロックの端子電圧を、充放電期間と、充放電電流が略０の期間とに測定を行い、
それらの期間における端子電圧の差を求め、
前記端子電圧の差および前記充放電期間における充放電の電流値からセルの内部抵抗値を求め、
求められた内部抵抗値が予め定める値以上であるときに前記並列セルの一部が脱落していると判定することを特徴とする電池パックの断線検知方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電池パックおよびその断線検知方法に関し、特に内蔵電池のセルが複数個少なくとも並列に接続されて成る場合に、その並列セルの一部の外れを検知するための手法に関する。
【背景技術】
【０００２】
組電池における前記並列セルの外れを検知する従来技術は、たとえば特許文献１や特許文献２で提案されている。特許文献１では、複数段直列に接続されたセルブロックの電圧ばらつきが所定値を超えると、そのセルブロックの一部のセルに外れが生じていると判定している。また、特許文献２では、所定容量の放電または充電前後の各セルブロック間の電圧変化量から、セルの外れを判定している。
【特許文献１】特開平９−１１７０７２号公報
【特許文献１】特開２００４−３１１２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述の従来技術では、いずれもセルブロックの端子電圧の比較によってセル外れを判定しているので、単段のセルブロックでは判定を行うことができないという問題がある。また、特許文献１では、単にセルブロックの電圧ばらつきから判定しているので、特性差やばらつきで誤検出するおそれがあるとともに、放電末期や充電末期では、ブロック間の僅かな容量差で電圧値が大きく変化してしまい、そのような期間では検出できないという問題がある。この点、変化を見ている特許文献２では、改善が期待できるものの、更なる検出精度の向上が望まれる。
【０００４】
本発明の目的は、単段のセルブロックでもセル外れを検出することができるとともに、検出精度を向上することができる電池パックおよびその断線検知方法を提供することである。
【課題を解決するための手段】
【０００５】
本発明の電池パックは、複数のセルが相互に並列に接続されて成るセルブロックが１または複数段直列に接続されて成る内蔵電池を備える電池パックにおいて、前記セルブロックの端子電圧を検出する電圧検出手段と、前記電圧検出手段に、充放電期間と、充放電電流が略０の期間とに測定を行わせ、それらの期間における端子電圧の差および前記充放電期間における充放電の電流値から求められる内部抵抗値が予め定める値以上であるときに前記並列セルの一部が脱落していると判定する断線検知手段とを含むことを特徴とする。
【０００６】
また、本発明の電池パックの断線検知方法は、複数のセルが相互に並列に接続されて成るセルブロックが１または複数段直列に接続されて成る内蔵電池を備える電池パックの断線検知方法において、前記セルブロックの端子電圧を、充放電期間と、充放電電流が略０の期間とに測定を行い、それらの期間における端子電圧の差を求め、前記端子電圧の差および前記充放電期間における充放電の電流値からセルブロックの内部抵抗値を求め、求められた内部抵抗値が予め定める値以上であるときに前記並列セルの一部が脱落していると判定することを特徴とする。
【０００７】
上記の構成によれば、二次電池などの複数のセルが相互に並列に接続されて成るセルブロックが１または複数段直列に接続されて成る内蔵電池を備える電池パックにおいて、充放電の制御などに使用される電圧検出手段は、１または複数段の各セルブロックの端子電圧を検出し、断線検知手段は、その電圧検出手段に、充放電電流が略０の期間におけるＯＣＶ電圧も測定させる。したがって、そのＯＣＶ電圧には、内部抵抗分が関係なく、セルの電圧が略そのまま現れることになり、これに対して、充電中は前記端子電圧には内部抵抗による電圧降下分だけ高い電圧が現れることになり、放電中は前記端子電圧には内部抵抗による電圧降下分だけ低い電圧が現れることになる。
【０００８】
したがって、前記断線検知手段が、前記ＯＣＶ電圧と充放電期間におけるセル電圧との差を前記充放電期間における電流値で除算することで各段のセルの内部抵抗の並列値を求めることができ、その内部抵抗値が予め定める値、たとえば４０〜５０ｍΩ以上であるときには、前記並列セルの一部が脱落して前記内部抵抗値が上昇していると判定することができる。これによって、単段のセルブロックでの並列セルの一部の外れを検出することができるとともに、内部抵抗から高精度な検出を行うことができる。
【０００９】
また、充放電の制御に使用される既存の電圧検出手段を利用して、前記ＯＣＶ電圧を検出するタイミングを新たに設定するとともに、電圧差およびその電圧差から内部抵抗値を演算する処理およびその内部抵抗値を所定の閾値と比較してセル外れの判定を行う判定処理のアルゴリズムを、前記充放電を制御する手段に追加するだけで前記断線検知手段を構成することができ、低コストな構成で実現することができる。
【００１０】
さらにまた、本発明の電池パックでは、前記内蔵電池は、複数段のセルブロックを備え、前記断線検知手段は、各セルブロックの内部抵抗値のばらつきが予め定める値以上のブロックで並列セルの一部が脱落していると判定することを特徴とする。
【００１１】
上記の構成によれば、並列セルがセルブロックとして相互に直列に複数段接続される場合、ブロック間での比較が可能になるので、前記断線検知手段は、各セルブロックの内部抵抗値のばらつきが予め定める値以上のブロックで並列セルの一部が脱落していると判定する。
【００１２】
したがって、セル外れの判定を行う閾値を、内蔵電池の個体毎に適応させることができ、判定精度を一層向上することができる。
【００１３】
また、本発明の電池パックでは、前記断線検知手段は、充電開始前において、充電経路に介在されるスイッチ素子を開放して行われる該スイッチ素子のテスト期間に、前記電圧検出手段に、前記充放電電流が略０でのセル電圧を検出させることを特徴とする。
【００１４】
上記の構成によれば、上述のようなＯＣＶ電圧の検出を、充電が開始される前に行われるスイッチ素子のテスト期間に行う。
【００１５】
したがって、充放電を停止することなく、前記ＯＣＶ電圧を検出することができる。また、充電開始時に前記ＯＣＶ電圧を検出しておくことで、その後の充電制御のために検出されるセル電圧との差を逐次求め、さらにその時の電流値で除算して内部抵抗値を求め、閾値と比較することで、前記セル外れの判定をリアルタイムで行うことができる。
【００１６】
さらにまた、本発明の電池パックでは、前記断線検知手段は、満充電によって、充電経路に介在されるスイッチ素子が開放された後に、前記電圧検出手段に、前記充放電電流が略０でのセル電圧を検出させることを特徴とする。
【００１７】
上記の構成によれば、上述のようなＯＣＶ電圧の検出を、満充電判定によってスイッチ素子が開放された後に行う。
【００１８】
したがって、充放電途中で該充放電を意図的に停止することなく、前記ＯＣＶ電圧を検出することができる。
【００１９】
また、本発明の電池パックは、前記断線検知手段とは別途に、前記各セルブロックの端子電圧から異常を検出し、保護動作を行う二重保護用の回路が設けられていることを特徴とする。
【００２０】
上記の構成によれば、前記断線検知手段とは別途に、前記各セルブロックの端子電圧を検出し、その検出結果から過電圧や過充電などの異常を検出し、保護動作を行う二重保護用の回路が設けられると、その二重保護用の回路と、電圧検出手段とが、各セルブロックの端子に並列に接続されることになり、入力の抵抗や容量、さらには内部の分圧抵抗などによってセル外れの検知は一層困難であり、本発明が特に効果的である。
【発明の効果】
【００２１】
本発明の電池パックおよびその断線検知方法は、以上のように、二次電池などの複数のセルが相互に並列に接続されて成るセルブロックが１または複数段直列に接続されて成る内蔵電池を備える電池パックにおいて、充放電の制御などに使用される電圧検出手段が、１または複数段の各セルブロックの端子電圧を検出し、断線検知手段が、その電圧検出手段に、充放電電流が略０の期間におけるＯＣＶ電圧も測定させ、そのＯＣＶ電圧と充放電期間におけるセル電圧との差を前記充放電期間における電流値で除算することで各段のセルの内部抵抗の並列値を求め、その内部抵抗値が所定の閾値以上であるときには、前記並列セルの一部が脱落して前記内部抵抗値が上昇していると判定する。
【００２２】
それゆえ、単段のセルブロックでの並列セルの一部の外れを検出することができるとともに、内部抵抗から高精度な検出を行うことができる。また、充放電の制御に使用される既存の電圧検出手段を利用して、前記ＯＣＶ電圧を検出するタイミングを新たに設定するとともに、電圧差およびその電圧差から内部抵抗値を演算する処理およびその内部抵抗値を所定の閾値と比較してセル外れの判定を行う判定処理のアルゴリズムを、前記充放電を制御する手段に追加するだけで前記断線検知手段を構成することができ、低コストな構成で実現することができる。
【発明を実施するための最良の形態】
【００２３】
［実施の形態１］
図１は、本発明の実施の一形態に係る断線検知方法を用いる充電システムの電気的構成を示すブロック図である。この充電システムは、電池パック１に、それを充電する充電器２を備えて構成されるが、電池パック１から給電が行われる図示しない負荷機器をさらに含めて電子機器システムが構成されてもよい。その場合、電池パック１は、図１では充電器２から充電が行われるけれども、該電池パック１が前記負荷機器に装着されて、負荷機器を通して充電が行われてもよい。電池パック１および充電器２は、給電を行う直流ハイ側の端子Ｔ１１，Ｔ２１と、通信信号の端子Ｔ１２，Ｔ２２と、給電および通信信号のためのＧＮＤ端子Ｔ１３，Ｔ２３とによって相互に接続される。前記負荷機器が設けられる場合も、同様の端子が設けられる。
【００２４】
前記電池パック１内で、前記の端子Ｔ１１から延びる直流ハイ側の電源ラインである充放電経路１１には、ヒューズ２４，２５が介在されるとともに、充電用と放電用とで相互に導電形式が異なるＦＥＴ１２，１３が介在されており、その充放電経路１１が内蔵電池１４のハイ側端子に接続される。前記内蔵電池１４のロー側端子は、直流ロー側の電源ラインである充放電経路１５を介して前記ＧＮＤ端子Ｔ１３に接続され、この充放電経路１５には、充電電流および放電電流を電圧値に変換する電流検出抵抗１６が介在されている。
【００２５】
前記内蔵電池１４は、複数の二次電池のセルが少なくとも並列に接続されて成り、必要に応じて適宜その並列のセルブロックが直列にも複数段接続されていてもよい。前記内蔵電池１４の温度は温度センサ１７によって検出され、制御ＩＣ１８内のアナログ／デジタル変換器１９に入力される。
【００２６】
また、前記各セルブロックの端子電圧は、後述するようにして、ＡＳＩＣ（Application Specific Integrated Circuit）４０によって選択的に取出され、前記制御ＩＣ１８内のアナログ／デジタル変換器１９に入力される。そのセルブロックの選択は、制御部２１が、通信部２０を介して行う。さらにまた、前記電流検出抵抗１６によって検出された電流値も、前記ＡＳＩＣ４０によって取出され、前記制御ＩＣ１８内のアナログ／デジタル変換器１９に入力される。
【００２７】
制御部２１は、マイクロコンピュータおよびその周辺回路などを備えて成り、前記アナログ／デジタル変換器１９を介する各入力値に応答して、充電器２に対して、出力を要求する充電電流の電圧値および電流値を演算し、通信部２２から端子Ｔ１２，Ｔ２２；Ｔ１３，Ｔ２３を介して充電器２へ送信する。また、前記制御部２１は、前記アナログ／デジタル変換器１９を介する各入力値から、端子Ｔ１１，Ｔ１３間の短絡や充電器２からの異常電流などの電池パック１の外部における異常が検出されると、また前記温度センサ１７によって内蔵電池１４の異常な温度上昇が検出されると、前記ＦＥＴ１２，１３を遮断するなどの保護動作を行う。
【００２８】
一方、前記内蔵電池１４の各セルブロックの端子電圧はまた、二重保護ＩＣ２３に取込まれ、検出結果が、前記制御部２１における異常判定の閾値以上に設定されるこの二重保護ＩＣ２３での閾値以上となると、ＦＥＴ２７をＯＮする。前記ＦＥＴ２７は、充放電経路１１に直列に介在された前記ヒューズ２４，２５に関して設けられており、前記ヒューズ２４，２５の接続点は、発熱抵抗２６およびこのＦＥＴ２７を介して接地されている。したがって、前記制御部２１がＦＥＴ２７をＯＮすることで、発熱抵抗２６が発生した熱で前記ヒューズ２４，２５が溶断する。これによって、前記制御部２１の異常などでセルの過電圧などに対応できない深刻な異常時には、前記ヒューズ２４，２５が溶断されることで、二重の保護動作が実現されるようになっている。
【００２９】
たとえば、前記制御部２１がＦＥＴ１２，１３をＯＦＦする通常の充放電時における過電圧の閾値電圧は、セル当り４．３５Ｖであり、二重保護ＩＣ２３がヒューズ２４，２５を溶断する閾値電圧は、たとえばセル当り４．４５Ｖである。したがって、通常使用時の過電圧程度では復旧可能であり、異常時の過電圧では、電池パック１は再使用不能となって安全性の向上が図られるようになっている。
【００３０】
そして、二重保護ＩＣ２３によってＦＥＴ２７がＯＮされると、発熱抵抗２６で発生された熱で、２つのヒューズ２４，２５は溶断するが、この時、充電状態では、先に内蔵電池１４側のヒューズ２５が溶断しても、充電器２から充電電流が供給されることで、充電器２側のヒューズ２４も後に溶断し、先に充電器２側のヒューズ２４が溶断しても、内蔵電池１４が前記二重保護ＩＣ２３にＦＥＴ２７を駆動する電流を供給できれば内蔵電池１４側のヒューズ２５も溶断することができ、内蔵電池１４が電流を供給できなければ、該内蔵電池１４側のヒューズ２５は溶断しないままとなるが、前記接続点よりも内蔵電池１４側を電池パック１の外部から確実に切り離すことができる。
【００３１】
これに対して、電池パック１が充電器２にセットされていない放電状態で、内蔵電池１４が前記二重保護ＩＣ２３にＦＥＴ２７を駆動する電流を供給できれば、先に充電器２側のヒューズ２４が溶断しても、後に内蔵電池１４側のヒューズ２５も溶断し、先に内蔵電池１４側のヒューズ２５が溶断した場合には充電器２側のヒューズ２４は溶断しないままとなるが、前記接続点よりも内蔵電池１４側を電池パック１の外部から確実に切り離すことができる。
【００３２】
こうして、相互に直列のヒューズ２４，２５を用いて、その接続点を発熱抵抗２６およびＦＥＴ２７によって接地することで、電池パック１が充電器２にセットされているか否かに拘わらず、前記接続点よりも内蔵電池１４側を電池パック１の外部から確実に切り離すことができるようになっている。
【００３３】
一方、充電器２では、前記の要求を制御ＩＣ３０の通信部３２で受信し、充電制御部３１が充電電流供給回路３３を制御して、前記の電圧値および電流値で、充電電流を供給させる。充電電流供給回路３３は、ＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータなどから成り、入力電圧を、前記充電制御部３１で指示された電圧値、電流値、およびパルス幅に変換して、端子Ｔ２１，Ｔ１１；Ｔ２３，Ｔ１３を介して、充放電経路１１，１６へ供給する。
【００３４】
図２は、前記電池パック１内の構成をさらに詳しく説明するブロック図である。この図２の例では、前記内蔵電池１４は、２パラ４直、すなわち８つのセルＥ１１，Ｅ１２；Ｅ２１，Ｅ２２；Ｅ３１，Ｅ３２；Ｅ４１，Ｅ４２（総称するときは、以下参照符号Ｅで示す）から構成されており、相互に並列に接続される同じ段のセルＥ１１とＥ１２、Ｅ２１とＥ２２、Ｅ３１とＥ３２、Ｅ４１とＥ４２が、それぞれセルブロックを構成する。
【００３５】
前記端子Ｔ１１からハイ側の充放電経路１１には端子Ｔ４が接続され、前記端子Ｔ１３からロー側の充放電経路１５にはＧＮＤ端子Ｔ０が接続される。前記端子Ｔ０−Ｔ４間には、前記４つのセルブロック４の接続点が、中間タップとなる端子Ｔ１〜Ｔ３に接続されている。各セルＥ１１，Ｅ１２；Ｅ２１，Ｅ２２；Ｅ３１，Ｅ３２；Ｅ４１，Ｅ４２は、正負の各端子が、端子Ｔ１１１，Ｔ１１２；Ｔ１２１，Ｔ１２２；Ｔ２１１，Ｔ２１２；Ｔ２２１，Ｔ２２２；Ｔ３１１，Ｔ３１２；Ｔ３２１，Ｔ３２２；Ｔ４１１，Ｔ４１２；Ｔ４２１，Ｔ４２２にそれぞれ接続されることで、前記２パラ４直の前記内蔵電池１４に組上げられる。
【００３６】
一方、各端子Ｔ０〜Ｔ４には、図３で示すように接続ラインＬ０〜Ｌ４が接続されており、前記ＡＳＩＣ４０と二重保護ＩＣ２３とにおいては、前記ＧＮＤ端子Ｔ０を除き、端子Ｔ１〜Ｔ４における電圧Ｖｉｎ１〜Ｖｉｎ４が、互いの電圧検出に影響を与えないように、入力抵抗Ｒ１１〜Ｒ１４；Ｒ２１〜Ｒ２４をそれぞれ介して、端子Ｔ０１〜Ｔ４１；Ｔ０２〜Ｔ４２から取込まれる。そして、各端子Ｔ０１〜Ｔ４１；Ｔ０２〜Ｔ４２間には、必要に応じて、ノイズ除去用のコンデンサＣ１１〜Ｃ１４；Ｃ２１〜Ｃ２４が設けられることもある。これらのコンデンサＣ１１〜Ｃ１４；Ｃ２１〜Ｃ２４は、各端子Ｔ０１〜Ｔ４１；Ｔ０２〜Ｔ４２間ではなく、各端子Ｔ０１〜Ｔ４１；Ｔ０２〜Ｔ４２とＧＮＤとの間に設けられてもよい。二重保護ＩＣ２３の各入力端子Ｔ０２〜Ｔ４２間には、前記電圧Ｖｉｎ４を等分圧する抵抗Ｒ３１〜Ｒ３４が設けられている。
【００３７】
前記温度センサ１７は、サーミスタなどから成り、一端が予め定める電圧Ｖ０でバイアスされ、他端が制御ＩＣ１８によってＯＮ／ＯＦＦ駆動されるスイッチ２８から前記電流検出抵抗１６を介して前記ロー側の充放電経路１５に接続され、そのスイッチ２８との接続点の電圧が、前記制御ＩＣ１８のアナログ／デジタル変換器１９に取込まれる。
【００３８】
図３は、前記ＡＳＩＣ４０の一構成例および制御ＩＣ１８の電圧測定に係わる部分の構成を示すブロック図である。前記各端子Ｔ０１〜Ｔ４１は、入力切換え部４１を介して、電圧測定を行うための前記制御ＩＣ１８のアナログ／デジタル変換器１９に選択的に接続される。前記入力切換え部４１は、スイッチＳ０Ｌ；Ｓ１Ｌ，Ｓ１Ｈ；Ｓ２Ｌ，Ｓ２Ｈ；Ｓ３Ｌ，Ｓ３Ｈ；Ｓ４Ｈ；ＳＴＬ，ＳＴＨを備えて構成される。
【００３９】
前記スイッチＳ０Ｌ；Ｓ１Ｌ，Ｓ１Ｈ；Ｓ２Ｌ，Ｓ２Ｈ；Ｓ３Ｌ，Ｓ３Ｈ；Ｓ４Ｈは、一端側が前記各端子Ｔ０１〜Ｔ４１に接続され、他端側が前記アナログ／デジタル変換器１９のハイ側入力端１９Ｈまたはロー側入力端１９Ｌに接続される。前記スイッチＳＴＬ，ＳＴＨは、一端側が前記電流検出抵抗１６の各端子に接続され、他端側が前記アナログ／デジタル変換器１９のハイ側入力端１９Ｈとロー側入力端１９Ｌとにそれぞれ接続される。前記スイッチＳ０Ｌ；Ｓ１Ｌ，Ｓ１Ｈ；Ｓ２Ｌ，Ｓ２Ｈ；Ｓ３Ｌ，Ｓ３Ｈ；Ｓ４Ｈ；ＳＴＬ，ＳＴＨは、セル選択部４２によって選択的にＯＮ／ＯＦＦ駆動される。
【００４０】
したがって、たとえばスイッチＳＴＬ，ＳＴＨをＯＮし、スイッチＳ０Ｌ；Ｓ１Ｌ，Ｓ１Ｈ；Ｓ２Ｌ，Ｓ２Ｈ；Ｓ３Ｌ，Ｓ３Ｈ；Ｓ４ＨをＯＦＦすることで、アナログ／デジタル変換器１９は、電流検出抵抗１６の端子間電圧、したがって内蔵電池１４の充放電の電流を検出することができる。また、たとえばスイッチＳ０Ｌ，Ｓ４ＨをＯＮし、スイッチＳ１Ｌ，Ｓ１Ｈ；Ｓ２Ｌ，Ｓ２Ｈ；Ｓ３Ｌ，Ｓ３Ｈ；Ｓ５Ｌ，Ｓ５ＨをＯＦＦすることで、アナログ／デジタル変換器１９は、内蔵電池１４の全体に掛かる充電または放電電圧を検出することができる。
【００４１】
前記スイッチＳ０Ｌ；Ｓ１Ｌ，Ｓ１Ｈ；Ｓ２Ｌ，Ｓ２Ｈ；Ｓ３Ｌ，Ｓ３Ｈ；Ｓ４Ｈ；ＳＴＬ，ＳＴＨの切換え信号は、制御ＩＣ１８側の制御部２１内の切換え制御部２１１によって発生され、前記通信部２０からＡＳＩＣ４０側の通信部４３を介して、前記セル選択部４２に与えられる。そして、アナログ／デジタル変換器１９で得られた検出結果から、前記制御部２１の充放電制御部２１０は、過充電や過電圧のなどの判定を行いつつ、充放電を制御する。
【００４２】
注目すべきは、本実施の形態では、断線検知手段である前記制御部２１内の断線検知部２１２は、電圧検出手段である前記切換え制御部２１１およびＡＳＩＣ４０に対して、前記端子Ｔ０〜Ｔ４から、各セルブロックの端子電圧を、充放電電流が略０の期間におけるＯＣＶ電圧も測定させ、以下のようにして並列セルＥ１１，Ｅ１２；Ｅ２１，Ｅ２２；Ｅ３１，Ｅ３２；Ｅ４１，Ｅ４２の端子Ｔ１１１，Ｔ１１２；Ｔ１２１，Ｔ１２２；Ｔ２１１，Ｔ２１２；Ｔ２２１，Ｔ２２２；Ｔ３１１，Ｔ３１２；Ｔ３２１，Ｔ３２２；Ｔ４１１，Ｔ４１２；Ｔ４２１，Ｔ４２２の外れを検出することである。
【００４３】
先ず、前記ＯＣＶ電圧には、充放電電流が略０であることから、内部抵抗の影響を殆ど受けず（並列セル間にばらつきがあると、平均化するための微弱電流が流れることはある）、各セルの電圧が略そのまま現れることになる。これに対して、充電中は前記各端子Ｔ０，Ｔ１，Ｔ２，Ｔ３，Ｔ４間の電圧には、内部抵抗による電圧降下分だけ高い電圧が現れることになり、放電中は前記端子Ｔ０，Ｔ１，Ｔ２，Ｔ３，Ｔ４間の電圧には、前記内部抵抗による電圧降下分だけ低い電圧が現れることになる。
【００４４】
したがって、前記断線検知部２１２が、前記ＯＣＶ電圧と充放電期間におけるセルブロックの電圧との差を前記充放電期間における電流値で除算することで、各段のセルＥの内部抵抗の並列値を求めることができ、その内部抵抗値が予め定める値、たとえば４０〜５０ｍΩ以上であるときには、前記並列セルＥの一部が脱落して前記内部抵抗値が上昇していると判定することができる。
【００４５】
図４および図５は、前記断線検知部２１２によるセル外れ検知動作を説明するためのフローチャートである。前記充放電制御部２１０が充電動作を開始すると、先ず充放電経路１１に介在されるＦＥＴ１２，１３をＯＦＦして該ＦＥＴ１２，１３のテストが行われる。この充電開始時のテスト期間に、前記充放電制御部２１０からのトリガによって、断線検知部２１２は、ステップＳ１において、切換え制御部２１１にＡＳＩＣ４０の入力切換え部４１内のスイッチＳ０Ｌ；Ｓ１Ｌ，Ｓ１Ｈ；Ｓ２Ｌ，Ｓ２Ｈ；Ｓ３Ｌ，Ｓ３Ｈ；Ｓ４Ｈを切換え制御させ、各セルブロックのＯＣＶ電圧を検出し、記憶してゆく。
【００４６】
その後、充電に伴う残量検知や過電圧・過充電検知などのために、前記充放電制御部２１０によってスイッチＳ０Ｌ；Ｓ１Ｌ，Ｓ１Ｈ；Ｓ２Ｌ，Ｓ２Ｈ；Ｓ３Ｌ，Ｓ３Ｈ；Ｓ４Ｈが周期的に切換えられ、各セルブロックの充電中の電圧が順次前記充放電制御部２１０に取込まれるとともに、断線検知部２１２でも、監視動作を開始し、ステップＳ２で、その充電中のＣＣＶ電圧が取込まれる。さらにまた、前記充放電制御部２１０が充電電流を検出するために、スイッチＳＴＬ，ＳＴＨをＯＮさせて読込んだ電流値も、断線検知部２１２は、ステップＳ３で読込む。ステップＳ４では、断線検知部２１２は、前記ステップＳ２で求めた各セルブロックのＣＣＶ電圧と、前記ステップＳ１で求めておいたＯＣＶ電圧との差を求め、さらにステップＳ５で、それらの差を前記ステップＳ３で求めた充電電流値で除算することで、各セルブロックの内部抵抗値を求める。
【００４７】
ステップＳ６では、前記ステップＳ５で求めた内部抵抗値が予め定める閾値、たとえば前記４０〜５０ｍΩ以上であるか否かが判断され、閾値以上であるときにはセル外れが生じているものとして、ステップＳ７で前記充放電制御部２１０にＦＥＴ１２，１３をＯＦＦさせる保護動作を行わせるとともに、通信部２２から充電器２へ要求する充電電流の電流値を０とし、さらにセル外れが生じた旨のエラー状態を報告して処理を終了する。これによって、残ったセルに対する過電圧や過充電の危険を回避することができる。
【００４８】
これに対して、前記ステップＳ６で内部抵抗値が予め定める閾値範囲内でセル外れが生じていないと判定される場合、前記ステップＳ２に戻ってセルブロックの電圧検出から内部抵抗値の演算を繰返し、満充電となると、前記充放電制御部２１０がＦＥＴ１２，１３をＯＦＦして充電動作を終了するとともに、その充放電制御部２１０からのトリガによって、断線検知部２１２は、前記ステップＳ１の動作を行い、放電時のセル外れ検知のために、各セルブロックのＯＣＶ電圧を検出し、記憶しておく。放電中においても、前記充放電制御部２１０は、残量検知や過放電検知などのために、セルブロックの端子電圧および放電電流値を順次読込んでおり、断線検知部２１２は、図５で示す動作によってセル外れの検知を行うことができる。
【００４９】
このように各セルブロックのＯＣＶ電圧と充放電中の端子電圧との差および充放電中の電流値から内部抵抗値を求め、内部抵抗値と所定の閾値とを比較することでセル外れを判定するので、単段のセルブロックでの並列セルの一部の外れを検出することができるとともに、内部抵抗値から高精度な検出を行うことができる。なお、セルブロック全体が脱落していたり、中間タップとなる端子Ｔ１〜Ｔ３が外れていたりすると、各端子Ｔ０，Ｔ１，Ｔ２，Ｔ３，Ｔ４間に電圧が現れなくなるのではなく、入力抵抗Ｒ１１〜Ｒ１４および入力抵抗Ｒ２１〜Ｒ２４ならびに二重保護ＩＣ２３内の分圧抵抗Ｒ３１〜Ｒ３４などの影響を受けた電圧値が現れ、前記内部抵抗値が大きく異なるだけでなく、電圧値からも、前記断線検知部２１２は端子外れを検出することができる。
【００５０】
また、充放電の制御に使用される既存の切換え制御部２１１およびＡＳＩＣ４０を利用して、断線検知部２１２が前記ＯＣＶ電圧を検出するタイミングを新たに設定するとともに、電圧差およびその電圧差から内部抵抗値を演算する処理およびその内部抵抗値を所定の閾値と比較してセル外れの判定を行う前記図４および図５で示すような判定処理のアルゴリズムを、前記充放電制御部２１０に追加するだけで前記断線検知手段を構成することができ、低コストな構成で実現することができる。
【００５１】
さらにまた、前記断線検知部２１２は、充電開始時のＦＥＴ１２，１３のテスト期間および満充電による前記ＦＥＴ１２，１３のＯＦＦ時に前記ＯＣＶ電圧の検出を行うので、充放電を停止することなく、前記ＯＣＶ電圧を検出することができる。また、充電開始時に前記ＯＣＶ電圧を検出しておくことで、その後の充電制御のために検出されるセルブロックの端子電圧との差を逐次求め、さらにその時の電流値で除算して内部抵抗値を求め、閾値と比較することで、前記セル外れの判定をリアルタイムで行うことができる。
【００５２】
また、上述のように電圧検出を行うＡＳＩＣ４０とは別途に、各セルブロックの端子電圧を検出し、前記制御部２１と同等以上の閾値から異常を検出し、保護動作を行う二重保護用の回路である二重保護ＩＣ２３が設けられている場合、その二重保護ＩＣ２３と、ＡＳＩＣ４０とが、各セルブロックの端子Ｔ０〜Ｔ４に並列に接続されることになり、入力抵抗Ｒ１１〜Ｒ１４，Ｒ２１〜Ｒ２４や容量Ｃ１１〜Ｃ１４，Ｃ２１〜Ｃ２４、さらには上述のように内部の分圧抵抗Ｒ３１〜Ｒ３４などによって、セル外れの検知は一層困難であり、本発明が特に効果的である。
【００５３】
［実施の形態２］
図６は、本発明の実施の他の形態に係る断線検知方法を説明するためのフローチャートである。本実施の形態には、前述の電池パック１と同様の構成を用いることができ、前記断線検知部２１２の処理アルゴリズムが一部異なるだけである。したがって、この図６において前述の図５で示す動作と同一の動作については同一のステップ番号を付して示し、その説明を省略する。本実施の形態でも、各セルブロックのＯＣＶ電圧の測定は、前記図４で示すように適宜行われているものとする。注目すべきは、本実施の形態では、前記ステップＳ５で各セルブロックの内部抵抗値が求められた後、ステップＳ８，Ｓ９で、そのばらつきが算出され、ステップＳ６ａではそのばらつきが閾値と比較されることである。
【００５４】
この図６の例では、先ずステップＳ８で前記内部抵抗値の平均値が求められ、ステップＳ９では、前記ばらつきとして各セルブロックの内部抵抗値とその平均値との差分が求められ、ステップＳ６ａではその差分が閾値と比較される。ここで、前記内蔵電池１４が、前記２パラ４直である場合、各セルブロック当りの内部抵抗値は、正常時で２０〜２５ｍΩ、一方が外れると前記４０〜５０ｍΩとなるので、正常時の４直平均が２５〜３１ｍΩとなり、前記ステップＳ６ａにおける閾値は、たとえば１５ｍΩ以上に設定される。たとえば３直の場合には、平均値は２７〜３３ｍΩとなり、前記ステップＳ６ａにおける閾値は、１３ｍΩ以上に設定される。前記ばらつきを表すパラメータとしては、前記平均値との差分以外の他のパラメータが用いられてもよい。
【００５５】
このように構成することで、並列セルがセルブロックとして相互に直列に複数段接続される場合、ブロック間での比較が可能になるので、前記断線検知部２１２は、セル外れの判定を行う閾値を、ロットなどによって微妙に異なる内部抵抗値に適応させることができ、判定精度を一層向上することができる。
【産業上の利用可能性】
【００５６】
本発明は、単段のセルブロックでの並列セルの一部の外れを検出することができるとともに、高精度な検出を行うことができるので、電池パックに好適に用いることができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の一形態に係る断線検知方法を用いる充電システムの電気的構成を示すブロック図である。
【図２】電池パック内の構成をさらに詳しく説明するブロック図である。
【図３】セル電圧検出および前記本発明の実施の一形態に係る断線検知を行うＡＳＩＣの一構成例および制御ＩＣにおいてそれに係わる部分の構成を示すブロック図である。
【図４】本発明の実施の一形態に係る断線検知方法を説明するためのフローチャートである。
【図５】本発明の実施の一形態に係る断線検知方法を説明するためのフローチャートである。
【図６】本発明の実施の他の形態に係る断線検知方法を説明するためのフローチャートである。
【符号の説明】
【００５８】
１    電池パック
２    充電器
１１，１５    充放電経路
１２，１３，２７    ＦＥＴ
１４    内蔵電池
１６    電流検出抵抗
１７    温度センサ
１８，３０    制御ＩＣ
１９    アナログ／デジタル変換器
２０，２２，３２，４３    通信部
２１    制御部
２１０  充放電制御部
２１１  切換え制御部
２１２  断線検知部
２３    二重保護ＩＣ
２４，２５    ヒューズ
２６    発熱抵抗
３１    充電制御部
３３    充電電流供給回路
４０    ＡＳＩＣ
４１    入力切換え部
４２    セル選択部
Ｃ１１〜Ｃ１４；Ｃ２１〜Ｃ２４    入力容量
Ｅ１１，Ｅ１２；Ｅ２１，Ｅ２２；Ｅ３１，Ｅ３２；Ｅ４１，Ｅ４２    セル
Ｌ０〜Ｌ４    接続ライン
Ｒ１１〜Ｒ１４；Ｒ２１〜Ｒ２４    入力抵抗
Ｒ３１〜Ｒ３４    分圧抵抗
Ｓ０Ｌ；Ｓ１Ｌ，Ｓ１Ｈ；Ｓ２Ｌ，Ｓ２Ｈ；Ｓ３Ｌ，Ｓ３Ｈ；Ｓ４Ｈ    スイッチ
ＳＴＬ，ＳＴＨ    スイッチ
Ｔ０〜Ｔ４    端子
Ｔ０１〜Ｔ４１；Ｔ０２〜Ｔ４２    端子
【図１】
2008027658.tif 000003
【図２】
2008027658.tif 000004
【図３】
2008027658.tif 000005
【図４】
2008027658.tif 000006
【図５】
2008027658.tif 000007
【図６】
2008027658.tif 000008