(57)【要約】【課題】積層セラミックコンデンサを含む電子部品の配線基板への実装後に、積層セラミックコンデンサの容量の微小調整から大幅な調整までが可能となる半導体装置の製造方法を提供する。【解決手段】積層体１１と端部電極１２、１３とからなる積層セラミックコンデンサ１０を配線基板１４の実装面に実装し、その実装面をモールド樹脂１５で樹脂封止した後、モールド樹脂１５の上部からレーザ光を照射し、モールド樹脂１５の一部および積層体１１の一部を除去して加工孔１６を形成し、積層体１１に含まれる複数枚の金属板のうちの一部を切断する。【選択図】図１
2008227110.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と金属層とが交互に積層された積層体と端部電極とからなる積層コンデンサを少なくとも含む電子部品を配線基板の実装面に実装する工程と、
レーザ光により前記積層体の一部を除去して、前記複数の金属層のうちの一部を切断する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
誘電体層と金属層とが交互に積層された積層体と端部電極とからなる積層コンデンサを少なくとも含む電子部品を配線基板の実装面に実装する工程と、
レーザ光により前記端部電極の一部を除去して、前記複数の金属層のうちの一部と前記端部電極との電気的な接続を解放する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法であって、さらに、前記積層体の前記レーザ光により除去された部分を樹脂で塞ぐ工程を具備することを特徴とする半導体装置の製造方法。
【請求項４】
請求項２記載の半導体装置の製造方法であって、さらに、前記端部電極の前記レーザ光により除去された部分を樹脂で塞ぐ工程を具備することを特徴とする半導体装置の製造方法。
【請求項５】
誘電体層と金属層とが交互に積層された積層体と端部電極とからなる積層コンデンサを少なくとも含む電子部品と、前記電子部品が実装される配線基板と、を備える半導体装置であって、前記積層体はその一部が除去されており、前記複数の金属層のうちの一部が切断されていることを特徴とする半導体装置。
【請求項６】
誘電体層と金属層とが交互に積層された積層体と端部電極とからなる積層コンデンサを少なくとも含む電子部品と、前記電子部品が実装される配線基板と、を備える半導体装置であって、前記端部電極はその一部が除去されており、前記複数の金属層のうちの一部と前記端部電極との電気的な接続が解放されていることを特徴とする半導体装置。
【請求項７】
請求項５記載の半導体装置であって、前記積層体の除去された部分を塞ぐ樹脂を有することを特徴とする半導体装置。
【請求項８】
請求項６記載の半導体装置であって、前記端部電極の除去された部分を塞ぐ樹脂を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層コンデンサを少なくとも含む電子部品を実装した半導体装置を製造する方法、並びにその方法により製造された半導体装置に関する。
【背景技術】
【０００２】
近年、電子部品の小型化が進み、電子部品および半導体チップを単一の配線基板上に実装した後に封止樹脂で封止するパッケージ化が進んでいる。しかしながら、このモジュールパッケージにおいては、個々の電子部品の特性にバラツキがあることや、配線基板への実装前に特性の組み合わせ調整を行ったとしても実装によって特性が微妙に変動すること等が原因となって、モジュールパッケージの特性が設計値の規格から外れるという問題があった。
【０００３】
このように、モジュールパッケージにおいては、電子部品および半導体チップを配線基板上に実装する際に、モジュールパッケージの特性を設計値通りに設定することが非常に困難であることから、電子部品および半導体チップの実装後に該モジュールパッケージの特性を測定し、設計値の規格から外れた場合には、電子部品の交換、再実装を繰返す必要があり、歩留まりの低下およびコストの上昇を招いていた。また、個々の電子部品に固有の特性を実装前に事前に測定して、特性ごとにグループ分けしておき、実装時に使用する電子部品を選択することで、モジュールパッケージの特性を設計値の規格内に収める方法が提案されているが、この方法では、事前の電子部品のグループ分けにコストがかかり、また分割保管するために本来不必要な費用、場所の確保が必要になり、余分なコストを生じることになる。また、いずれにしても、電子部品の組み合わせで得られる特性の調整範囲には限界があるため、電子部品を交換して再実装したり、固有の特性を事前に測定した電子部品を実装したとしても、モジュールパッケージの特性が規格内に収まる保証はない。
【０００４】
そこで、電子部品および半導体チップの実装後に電子部品の特性調整を行う方法として、誘電体セラミック層と電極層とが交互に積層された積層体と端部電極とからなる積層セラミックコンデンサの上面に、さらにトリミング用の電極層を設けておき、レーザ光でそのトリミング用の電極層の一部を除去することで、トリミング用の電極層の面積を調整して、コンデンサ容量を調整する方法が提案されている（例えば、特許文献１参照。）。しかし、この方法であっても、通常、積層セラミックコンデンサの積層体は数十層の電極層からなるため、上面に設けたトリミング用の電極層の面積を調整するだけでは、コンデンサ容量を微小調整することしかできない。
【特許文献１】特開平７−２４５２３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記問題点に鑑み、配線基板への実装後に積層コンデンサの容量の微小調整から大幅な調整までが可能となる半導体装置の製造方法、並びに半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の請求項１記載の半導体装置の製造方法は、誘電体層と金属層とが交互に積層された積層体と端部電極とからなる積層コンデンサを少なくとも含む電子部品を配線基板の実装面に実装する工程と、レーザ光により前記積層体の一部を除去して、前記複数の金属層のうちの一部を切断する工程と、を含むことを特徴とする。
【０００７】
また、本発明の請求項２記載の半導体装置の製造方法は、誘電体層と金属層とが交互に積層された積層体と端部電極とからなる積層コンデンサを少なくとも含む電子部品を配線基板の実装面に実装する工程と、レーザ光により前記端部電極の一部を除去して、前記複数の金属層のうちの一部と前記端部電極との電気的な接続を解放する工程と、を含むことを特徴とする。
【０００８】
また、本発明の請求項３記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法であって、さらに、前記積層体の前記レーザ光により除去された部分を樹脂で塞ぐ工程を具備することを特徴とする。
【０００９】
また、本発明の請求項４記載の半導体装置の製造方法は、請求項２記載の半導体装置の製造方法であって、さらに、前記端部電極の前記レーザ光により除去された部分を樹脂で塞ぐ工程を具備することを特徴とする。
【００１０】
また、本発明の請求項５記載の半導体装置は、誘電体層と金属層とが交互に積層された積層体と端部電極とからなる積層コンデンサを少なくとも含む電子部品と、前記電子部品が実装される配線基板と、を備える半導体装置であって、前記積層体はその一部が除去されており、前記複数の金属層のうちの一部が切断されていることを特徴とする。
【００１１】
また、本発明の請求項６記載の半導体装置は、誘電体層と金属層とが交互に積層された積層体と端部電極とからなる積層コンデンサを少なくとも含む電子部品と、前記電子部品が実装される配線基板と、を備える半導体装置であって、前記端部電極はその一部が除去されており、前記複数の金属層のうちの一部と前記端部電極との電気的な接続が解放されていることを特徴とする。
【００１２】
また、本発明の請求項７記載の半導体装置は、請求項５記載の半導体装置であって、前記積層体の除去された部分を塞ぐ樹脂を有することを特徴とする。また、本発明の請求項８記載の半導体装置は、請求項６記載の半導体装置であって、前記端部電極の除去された部分を塞ぐ樹脂を有することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、切断する金属層の数や、金属層の切断位置、除去する端部電極の量を調整することで、配線基板への実装後に積層コンデンサの容量の微小調整から大幅な調整までが可能となる。よって、電子部品の実装後あるいは封止樹脂による樹脂封止後に半導体装置の特性を測定して、設計値の規格から外れる場合には、積層セラミックコンデンサの容量を調整して、半導体装置の特性を設計値に合わせることができる。
【００１４】
また、個々の電子部品に固有の特性を実装前に事前に測定して、特性ごとにグループ分けする必要がなくなる。この作業は、選別、管理、保管の業務が必要になり、コスト増をもたらすことになる。また、電子部品の種類が増えると、取り扱い上のミスから誤った組み合わせで実装するおそれもある。本発明によれば、このような選別、管理、保管の作業が不要となり、誤った組み合わせで実装する事態も回避できる。
【００１５】
また、近年の電子回路の大容量化、動作の高速化に伴い、コンデンサにも大容量化、高周波化が要求されており、コンデンサ容量に高い精度が求められているが、本発明によれば、金属層の切断位置を調整することで、コデンサ容量の微小な調整が可能になる。
【００１６】
さらに、本発明によれば、封止樹脂による樹脂封止後であっても、コンデンサ容量の調整が可能となる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態に係る半導体装置について、増幅器（ＰＡ：Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ）を例に、図面に基づいて説明する。ＰＡのインプット／アウトプット特性を設計値通りにするために、電子部品の実装時に最適な電子部品の組み合わせを選んで実装するが、実装後の最終特性は、必ずしも予想値とは合致しない場合もあり、実装後に調整が必要になる。
【００１８】
以下、まず本発明の第１の実施の形態に係る半導体装置（ＰＡ）における特性調整方法について説明する。図１は本発明の第１の実施の形態に係るＰＡの概略構成を示す一部断面図であり、当該ＰＡに実装された積層セラミックコンデンサの容量が調整された状態を示している。また、図２は本発明の第１の実施の形態に係るＰＡに実装される積層セラミックコンデンサの容量調整を説明するための図であり、（ａ）は容量が調整された積層セラミックコンデンサの上面図、（ｂ）は（ａ）に示す矢線Ａ−Ａ’における断面図である。
【００１９】
図１に示すように、当該ＰＡは、導体配線（図示せず）と外部電極（図示せず）を有する配線基板１４の導体配線が形成された実装面に、積層体１１およびその積層体１１の両端部に設けられた端部電極１２、１３とからなる積層セラミックコンデンサ１０が実装されている。また、図示しないが、配線基板１４の実装面には、積層セラミックコンデンサ１０以外にも電子部品が実装されている。さらに、これらの実装された電子部品（積層セラミックコンデンサ１０を含む）を覆うように実装面がモールド樹脂（封止樹脂）１５により樹脂封止されている。
【００２０】
また、図２に示すように、積層体１１は誘電体セラミック層１７と電極板（金属層）１８、１９とが交互に積層されてなる。詳しくは、積層された誘電体セラミック層１７間に、一方の端部を除く略全面に形成された電極板１８と、他方の端部を除く略全面に形成された電極板１９とが一層おきに設けられている。また積層体１１の両端部には、電極板１８の一端が接続された端部電極１２と、電極板１９の一端が接続された端部電極１３とが設けられている。
【００２１】
この第１の実施の形態では、図１に示すように、モールド樹脂１５の上面から積層セラミックコンデンサ１０の積層体１１にわたって加工孔１６が形成されており、この加工孔１６によりモールド樹脂１５の一部および積層体１１の一部が除去されて、図２に示すように、複数枚の電極板１８、１９のうちの一部の電極板１８ａ、１９ａが加工孔１６により切断されている。この加工孔１６は、例えば樹脂モールド後にレーザ光をモールド樹脂１５の上面側から照射することで形成できる。
【００２２】
このように、一部の電極板を電気的に分断された状態にすることで、コンデンサ容量を変化させることができる。すなわち、積層セラミックコンデンサの容量は、誘電体セラミックの誘電率が固定であれば、電極板の大きさと枚数によって規定されるので、一部の電極板をコンデンサの電極板として用をなさない状態にすることで、コンデンサ容量を変化させることができる。また、コンデンサ容量の調整量は、切断する電極板の枚数でコントロールできる。例えばコンデンサ容量を大幅に変化させる必要がある場合には、レーザ加工によって深く切り込みを入れ、多数の電極板をコンデンサの電極板として用をなさない状態にすればよい。また、電極板の切断位置を調整することで、コンデンサ容量の微小な調整も可能になる。
【００２３】
続いて、本発明の第２の実施の形態に係る半導体装置（ＰＡ）における特性調整方法について説明する。図３は本発明の第２の実施の形態に係るＰＡの概略構成を示す一部断面図であり、当該ＰＡに実装された積層セラミックコンデンサの容量が調整された状態を示している。また、図４は本発明の第２の実施の形態に係るＰＡに実装される積層セラミックコンデンサの容量調整を説明するための図であり、（ａ）は容量が調整された積層セラミックコンデンサの上面図、（ｂ）は（ａ）に示す矢線Ｂ−Ｂ’における断面図である。但し、前述した第１の実施の形態に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００２４】
この第２の実施の形態では、図３に示すように、モールド樹脂１５の上面から積層セラミックコンデンサ１０の一方の端部電極１３にわたって加工孔１６が形成されており、この加工孔１６によりモールド樹脂１５の一部および端部電極１３の一部が除去されて、端部電極１３に接続する複数枚の電極板１９のうちの一部の電極板１９ｂが端部電極１３から切り離されている。この加工孔１６は、例えば樹脂モールド後にレーザ光をモールド樹脂１５の上面側から照射することで形成できる。
【００２５】
このように、端部電極１３の一部を除去して、端部電極１３に接続する電極板１９のうちの一部の電極板１９ｂと端部電極１３との電気的な接続を解放することで、隣接する電極板で構成される局部的なコンデンサ機能を解除して、コンデンサ容量を変化させることができる。また、コンデンサ容量の調整量は、除去する端部電極の量、すなわち端部電極から切り離す電極板の枚数でコントロールできる。
【００２６】
なお、ここでは積層体１１の両端部に設けられた端部電極１２、１３のうちの一方の端部電極１３の一部を除去する場合について説明したが、無論、他方の端部電極１２の一部を除去してもよい。また、両方の端部電極１２、１３の一部を除去してもよい。
【００２７】
以上のように、本実施の形態によれば、配線基板に実装した電子部品を樹脂モールドした後であっても、モールド樹脂の上面からレーザ光によって加工孔を開け、その下の積層セラミックコンデンサをレーザ加工によって加工することで、コンデンサ容量を調整でき、ＰＡの最終特性を調整することができる。なお、本実施の形態では、封止樹脂により樹脂モールドした後にＰＡの特性調整を行ったが、樹脂モールドする前に特性調整を行うことも可能である。
【００２８】
図５は前述した第１の実施の形態に係るＰＡの全体構成を示す概略断面図である。また、図６は前述した第２の実施の形態に係るＰＡの全体構成を示す概略断面図である。但し、前述した第１、２の実施の形態に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００２９】
図５、６に示すように、当該ＰＡには、積層セラミックコンデンサ１０の他にも、電子部品である搭載部品２０、２１が配線基板１４の実装面に実装されている。また、配線基板１４の実装面とは反対側の面に外部電極２２が設けられている。
【００３０】
また、図５、６に示すように、レーザ加工によるコンデンサ容量の調整後、レーザ光によって形成された加工孔を、モールド樹脂１５と同じ組成の樹脂あるいは異なる組成の樹脂２３、２４で塞ぐのが好適である。
【００３１】
続いて、前述した第１の実施の形態に係るＰＡに実装する積層セラミックコンデンサの変形例について、図７を用いて説明する。図７は、本発明の第１の実施の形態に係るＰＡに実装する積層セラミックコンデンサの変形例を説明するための図であり、（ａ）は当該積層セラミックコンデンサの容量調整前の状態を示す上面図、（ｂ）は当該積層セラミックコンデンサの容量調整後の状態を示す上面図である。但し、前述した図１、２に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００３２】
この変形例では、電極板１８、１９のそれぞれに、図７に示すような幅が狭い部分（狭幅部２５、２６）を形成している。このように電極板１８、１９に狭幅部２５、２６を設けることで、電子部品実装後、あるいは樹脂モールド後の電極板切断によるコンデンサ容量の調整が、僅かな切除幅で容易にできるようになる。なお、各電極板の複数箇所に狭幅部を設けてもよく、コンデンサ容量の調整量に応じて切断箇所を選択することが可能である。
【００３３】
続いて、前述した第２の実施の形態に係るＰＡにおける積層セラミックコンデンサの容量調整方法の他の例について、図８を用いて説明する。図８は本発明の第２の実施の形態に係るＰＡに実装する積層セラミックコンデンサの容量調整方法の他の例を説明するための図であり、（ａ）は当該積層セラミックコンデンサの容量調整後の状態を示す上面図、（ｂ）は（ａ）に示す矢線視Ｂ−Ｂ’における断面図である。但し、前述した図３、４に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００３４】
図８に示すように、端部電極１３と電極板１９との電気的な接続を解放するために、端部電極１３と電極板１９との接合部に加工孔１６を形成してもよい。このようにすることで、端部電極の除去量を最小にすることができ、作業の短縮化を図ることができる。
【００３５】
続いて、本発明の実施の形態に係るＰＡの製造方法について、前述した第２の実施の形態に係るＰＡを例に説明する。図９は、本発明の第２の実施の形態に係るＰＡの製造方法を示す工程断面図である。但し、前述した図３、４、６に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００３６】
まず、図９（ａ）に示すように、積層体１１と端部電極１２、１３とからなる積層セラミックコンデンサ、および搭載部品２０、２１などの電子部品を配線基板１４の実装面に実装した後、これらの実装された電子部品を覆うようにモールド樹脂１５を形成して、実装面を樹脂封止する。
【００３７】
次に、図９（ｂ）に示すように、実装面を樹脂封止するモールド樹脂１５の上部からレーザ光を照射して、端部電極１３の上部のモールド樹脂１５および端部電極１３の一部を除去して、端部電極１３に接続する電極板１９のうちの一部（電極板１９ｂ）と端部電極１３との電気的な接続を解放する。次に、図９（ｃ）に示すように、モールド樹脂１５および端部電極１３のレーザ光により除去された部分を樹脂２４で塞ぐ。
【００３８】
なお、前述した第１の実施の形態に係るＰＡの製造方法も、上記した第２の実施の形態に係るＰＡの製造方法と同様である。すなわち、まず、積層セラミックコンデンサ１０、および搭載部品２０、２１などの電子部品を配線基板１４の実装面に実装した後、モールド樹脂１５により実装面を樹脂封止する。
【００３９】
次に、モールド樹脂１５の上部からレーザ光を照射して、積層体１１の上部のモールド樹脂１５の一部、および積層体１１の一部を除去して、複数枚の電極板１８、１９のうちの一部の電極板１８ａ、１９ａを切断する。次に、モールド樹脂１５および積層体１１のレーザ光により除去された部分を樹脂２３で塞ぐ。
【産業上の利用可能性】
【００４０】
本発明にかかる半導体装置は、電子部品実装後に積層コンデンサの容量の微小調整から大幅な調整が可能となり、電子部品実装後に半導体装置の特性を調整する技術として有用であり、ＰＡの容量設定、コストダウンに貢献する。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施の形態に係る半導体装置（ＰＡ）の概略構成を示す一部断面図
【図２】本発明の第１の実施の形態に係る半導体装置（ＰＡ）に実装される積層セラミックコンデンサの容量調整を説明するための図
【図３】本発明の第２の実施の形態に係る半導体装置（ＰＡ）の概略構成を示す一部断面図
【図４】本発明の第２の実施の形態に係る半導体装置（ＰＡ）に実装される積層セラミックコンデンサの容量調整を説明するための図
【図５】本発明の第１の実施の形態に係る半導体装置（ＰＡ）の全体構成を示す概略断面図
【図６】本発明の第２の実施の形態に係る半導体装置（ＰＡ）の全体構成を示す概略断面図
【図７】本発明の第１の実施の形態に係る半導体装置（ＰＡ）に実装する積層セラミックコンデンサの変形例を説明するための図
【図８】本発明の第２の実施の形態に係る半導体装置（ＰＡ）に実装する積層セラミックコンデンサの容量調整方法の他の例を説明するための図
【図９】本発明の第２の実施の形態に係る半導体装置（ＰＡ）の製造方法を示す工程断面図
【符号の説明】
【００４２】
１０      積層セラミックコンデンサ
１１      積層体
１２、１３      端部電極
１４      配線基板
１５      モールド樹脂
１６      加工孔
１７      誘電体層
１８、１９      金属板
１８ａ、１９ａ    切断された金属板
１９ｂ    端部電極から切り離された金属板
２０、２１      搭載部品
２２      外部電極
２３、２４      樹脂
２５、２６      狭幅部
【図１】
2008227110.tif 000003
【図２】
2008227110.tif 000004
【図３】
2008227110.tif 000005
【図４】
2008227110.tif 000006
【図５】
2008227110.tif 000007
【図６】
2008227110.tif 000008
【図７】
2008227110.tif 000009
【図８】
2008227110.tif 000010
【図９】
2008227110.tif 000011