(57)【要約】【課題】イオン注入を利用して製造される半導体装置の特性のばらつきを抑えることができるとともに、歩留まりの低下も抑止することができるイオン注入マスク、イオン注入方法および半導体装置の製造方法を提供する。【解決手段】半導体へのイオン注入を阻止するために半導体上に設けられるイオン注入マスクであって、第１のイオン注入マスク層と、第１のイオン注入マスク層よりもエッチングされにくい第２のイオン注入マスク層と、第２のイオン注入マスク層よりもエッチングされやすい第３のイオン注入マスク層と、を半導体側からこの順序で含むイオン注入マスク、そのイオン注入マスクを用いたイオン注入方法および半導体装置の製造方法である。【選択図】図６
2008227292.tif 000002
【特許請求の範囲】
【請求項１】
半導体へのイオン注入を阻止するために半導体上に設けられるイオン注入マスクであって、
第１のイオン注入マスク層と、
前記第１のイオン注入マスク層よりもエッチングされにくい第２のイオン注入マスク層と、
前記第２のイオン注入マスク層よりもエッチングされやすい第３のイオン注入マスク層と、
を半導体側からこの順序で含む、イオン注入マスク。
【請求項２】
前記第２のイオン注入マスク層は、前記第１のイオン注入マスク層および前記第３のイオン注入マスク層のそれぞれよりもフッ素含有ガスによってエッチングされにくいことを特徴とする、請求項１に記載のイオン注入マスク。
【請求項３】
前記第１のイオン注入マスク層および前記第３のイオン注入マスク層の少なくとも一方がタングステンまたはケイ素からなることを特徴とする、請求項１または２に記載のイオン注入マスク。
【請求項４】
前記第２のイオン注入マスク層がチタンまたはアルミニウムからなることを特徴とする、請求項１から３のいずれかに記載のイオン注入マスク。
【請求項５】
前記第２のイオン注入マスク層に対する前記第３のイオン注入マスク層のエッチング選択比が２以上であることを特徴とする、請求項１から４のいずれかに記載のイオン注入マスク。
【請求項６】
前記第２のイオン注入マスク層に対する前記第１のイオン注入マスク層のエッチング選択比が２以上であることを特徴とする、請求項１から５のいずれかに記載のイオン注入マスク。
【請求項７】
前記第１のイオン注入マスク層の厚さが１００ｎｍ以上３００００ｎｍ以下であることを特徴とする、請求項１から６のいずれかに記載のイオン注入マスク。
【請求項８】
前記第２のイオン注入マスク層の厚さが５ｎｍ以上１００ｎｍ以下であることを特徴とする、請求項１から７のいずれかに記載のイオン注入マスク。
【請求項９】
前記第３のイオン注入マスク層の厚さが５０ｎｍ以上３００００ｎｍ以下であることを特徴とする、請求項１から８のいずれかに記載のイオン注入マスク。
【請求項１０】
前記第１のイオン注入マスク層よりも半導体側に第４のイオン注入マスク層を含み、
前記第４のイオン注入マスク層は前記第１のイオン注入マスク層よりもエッチングされにくいことを特徴とする、請求項１から９のいずれかに記載のイオン注入マスク。
【請求項１１】
前記第４のイオン注入マスク層は、前記第１のイオン注入マスク層および前記第３のイオン注入マスク層のそれぞれよりもフッ素含有ガスによってエッチングされにくいことを特徴とする、請求項１０に記載のイオン注入マスク。
【請求項１２】
前記第４のイオン注入マスク層がチタンまたはアルミニウムからなることを特徴とする、請求項１０または１１に記載のイオン注入マスク。
【請求項１３】
前記第４のイオン注入マスク層の厚さが前記第２のイオン注入マスク層の厚さよりも厚いことを特徴とする、請求項１０から１２のいずれかに記載のイオン注入マスク。
【請求項１４】
前記第４のイオン注入マスク層の厚さが３０ｎｍ以上３００ｎｍ以下であることを特徴とする、請求項１３に記載のイオン注入マスク。
【請求項１５】
前記半導体が炭化ケイ素であることを特徴とする、請求項１から１４のいずれかに記載のイオン注入マスク。
【請求項１６】
請求項１から１５のいずれかに記載のイオン注入マスクを半導体の表面に形成した後に、前記半導体にイオン注入を行なうことを特徴とする、イオン注入方法。
【請求項１７】
請求項１から１５のいずれかに記載のイオン注入マスクを半導体の表面上の一部に形成する第１工程と、
前記イオン注入マスクが形成されている領域以外の領域に対応する前記半導体の領域の少なくとも一部に第１ドーパントのイオンを注入して第１ドーパント注入領域を形成する第２工程と、
前記第１ドーパント注入領域の形成後に前記イオン注入マスクの一部を幅方向に除去する第３工程と、
前記イオン注入マスクの幅方向に除去された領域に対応する前記半導体の領域の少なくとも一部に第２ドーパントのイオンを注入して第２ドーパント注入領域を形成する第４工程と、
を含む、半導体装置の製造方法。
【請求項１８】
前記第３工程と前記第４工程との間に、前記第２のイオン注入マスク層および前記第３のイオン注入マスク層を除去する工程を含むことを特徴とする、請求項１７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イオン注入マスク、イオン注入方法および半導体装置の製造方法に関し、特に、イオン注入を利用して製造される半導体装置の特性のばらつきを抑えることができるとともに、歩留まりの低下も抑止することができるイオン注入マスク、イオン注入方法および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の一種であるＳｉＣ（炭化ケイ素）を用いたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor；以下、「ＳｉＣ−ＭＯＳＦＥＴ」と言うこともある。）は、大きく分けて、選択イオン注入、活性化アニール、ゲート酸化膜形成、および電極形成の工程を経て作製されている。
【０００３】
以下、図２２〜図３１の模式的断面図を参照して、従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の一例について説明する。
【０００４】
まず、図２２に示すように、ｎ型のＳｉＣ基板２０２の表面全体にイオン注入マスク２０３を形成する。
【０００５】
次いで、図２３に示すように、イオン注入マスク２０３上にフォトリソグラフィ技術を利用して所定の開口部２０５を有するレジスト２０４を形成する。
【０００６】
続いて、図２４に示すように、開口部２０５の下方に位置する部分のイオン注入マスク２０３をエッチングにより除去して、ＳｉＣ基板２０２の表面の一部を露出させる。
【０００７】
その後、図２５に示すように、レジスト２０４を除去し、露出したＳｉＣ基板２０２の表面にリン等のｎ型ドーパントのイオンをイオン注入することによって、ＳｉＣ基板２０２の表面にｎ型ドーパント注入領域２０６を形成する。
【０００８】
次に、図２６に示すように、ＳｉＣ基板２０２の表面からイオン注入マスク２０３をすべて除去する。その後、図２７に示すように、ＳｉＣ基板２０２の表面全体にイオン注入マスク２０３を再度形成する。
【０００９】
そして、図２８に示すように、イオン注入マスク２０３の表面上にフォトリソグラフィ技術を利用してレジスト２０４を部分的に形成する。ここで、レジスト２０４の形成位置は、フォトリソグラフィ装置の精度等によって設定位置からずれることがある。
【００１０】
次に、図２９に示すように、レジスト２０４が形成されていないイオン注入マスク２０３の部分をエッチングにより除去することによって、ＳｉＣ基板２０２の表面の一部を露出させる。
【００１１】
続いて、図３０に示すように、露出したＳｉＣ基板２０２の表面にアルミニウムなどのｐ型ドーパントのイオンをイオン注入することによって、ＳｉＣ基板２０２の表面にｐ型ドーパント注入領域２０７を形成する。
【００１２】
その後、イオン注入マスク２０３およびレジスト２０４を除去し、イオン注入マスク２０３およびレジスト２０４の除去後のウエハについて結晶性を回復するための活性化アニールを行なう。
【００１３】
そして、図３１に示すように、ＳｉＣ基板２０２の表面上にゲート酸化膜２０８およびソース電極２０９を形成し、ゲート酸化膜２０８の表面上にゲート電極２１０を形成する。そして、ＳｉＣ基板２０２の裏面にドレイン電極２１１を形成し、その後、ウエハをチップ状に分割することによって、ＳｉＣ−ＭＯＳＦＥＴが完成する。
【非特許文献１】松波弘之編著，「半導体ＳｉＣ技術と応用」，日刊工業新聞社
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ＳｉＣはドーパントの拡散係数が小さいため、拡散法ではなく、イオン注入法によって、ｎ型ドーパントおよびｐ型ドーパントをそれぞれ導入する必要がある。
【００１５】
しかしながら、上述したように、ｎ型ドーパントおよびｐ型ドーパントのイオン注入のイオン注入マスクとなるレジストの形成位置がフォトリソグラフィ装置の精度等によってばらつくため、ｎ型ドーパント注入領域とｐ型ドーパント注入領域との相対的な位置関係にばらつきが生じ、ひいてはＳｉＣ−ＭＯＳＦＥＴのゲート長にばらつきが生じてＳｉＣ−ＭＯＳＦＥＴの特性にばらつきが生じるという問題があった。
【００１６】
そこで、このような問題を解決するために、以下のような方法が考えられている。まず、図２５に示すようにｎ型ドーパント注入領域２０６を形成した後に、イオン注入マスク２０３をすべて除去せずに、ドライエッチングによりイオン注入マスク２０３の幅を減少させることによってＳｉＣ基板２０２の表面の露出領域を拡大する。その後、ＳｉＣ基板２０２の表面の拡大した露出領域にｐ型ドーパントのイオンをイオン注入することによって、ＳｉＣ基板２０２の表面にｐ型ドーパント注入領域２０７を形成する。
【００１７】
この方法によれば、レジストの形成位置のばらつきに起因するｎ型ドーパント注入領域とｐ型ドーパント注入領域との相対的な位置関係のばらつきを抑制することができるため、ＳｉＣ−ＭＯＳＦＥＴのゲート長にばらつきに起因するＳｉＣ−ＭＯＳＦＥＴの特性のばらつきを抑制することができる。
【００１８】
しかしながら、上記の方法において、イオン注入マスク２０３の幅を減少させる工程はドライエッチングにより行なわれるが、その際に、イオン注入マスク２０３の表面が荒らされる。そして、イオン注入マスク２０３の表面が荒らされた場合には、イオン注入マスク２０３の厚さが局所的に薄くなる箇所が生じ、ｐ型ドーパントのイオン注入時にその薄くなった箇所からイオンがイオン注入マスク２０３を突き抜けて注入されるおそれがある。
【００１９】
また、イオン注入マスク２０３の幅を減少させる工程においては、イオン注入マスク２０３は幅方向だけでなく、厚さ方向にもエッチングされてしまうため、幅方向だけでなく厚さ方向のエッチングについても制御しなくてはならない。これにより、イオン注入マスク２０３の幅方向の減少量を正確に制御することが困難となり、その減少量にばらつきが生じることも想定される。
【００２０】
したがって、上記の方法においても、イオンの突き抜けおよびイオン注入マスク２０３の幅方向の減少量のばらつきに起因するＳｉＣ−ＭＯＳＦＥＴ等の半導体装置の特性のばらつきを抑えるのは十分でないと考えられ、さらに歩留まりの低下も懸念される。
【００２１】
そこで、本発明の目的は、イオン注入を利用して製造される半導体装置の特性のばらつきを抑えることができるとともに、歩留まりの低下も抑止することができるイオン注入マスク、イオン注入方法および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００２２】
本発明は、半導体へのイオン注入を阻止するために半導体上に設けられるイオン注入マスクであって、第１のイオン注入マスク層と、第１のイオン注入マスク層よりもエッチングされにくい第２のイオン注入マスク層と、第２のイオン注入マスク層よりもエッチングされやすい第３のイオン注入マスク層と、を半導体側からこの順序で含むイオン注入マスクである。本発明のイオン注入マスクを用いて半導体装置を製造した場合には、半導体装置の特性のばらつきを抑えることができるとともに、歩留まりの低下も抑止することができる。
【００２３】
ここで、本発明のイオン注入マスクにおいて、第２のイオン注入マスク層としては、第１のイオン注入マスク層および第３のイオン注入マスク層のそれぞれよりもフッ素含有ガスによってエッチングされにくいものを用いることができる。この場合には、後述する第２回目のエッチング時において、第１のイオン注入マスク層を幅方向に容易にエッチングすることができる傾向にある。
【００２４】
なお、本発明において、フッ素含有ガスとは、フッ素化合物のガスのことを意味する。
また、本発明のイオン注入マスクにおいては、第１のイオン注入マスク層および第３のイオン注入マスク層の少なくとも一方がタングステンまたはケイ素からなっていてもよい。この場合には、第１のイオン注入マスク層および第３のイオン注入マスク層は、ＳＦ6（六フッ化イオウ）ガス等のフッ素含有ガスによってエッチングされやすくなる。
【００２５】
また、本発明のイオン注入マスクにおいては、第２のイオン注入マスク層がチタンまたはアルミニウムからなっていてもよい。この場合には、第２のイオン注入マスク層は、ＳＦ6ガス等のフッ素含有ガスによってエッチングされにくくなる。
【００２６】
また、本発明のイオン注入マスクにおいては、第２のイオン注入マスク層に対する第３のイオン注入マスク層のエッチング選択比が２以上であることが好ましい。この場合には、後述する第２回目のエッチングにおいて、第３のイオン注入マスク層がエッチングされつくしたとしても、第１のイオン注入マスク層を保護することが可能となる傾向にある。
【００２７】
また、本発明のイオン注入マスクにおいては、第２のイオン注入マスク層に対する第１のイオン注入マスク層のエッチング選択比が２以上であることが好ましい。この場合には、後述する第２回目のエッチング時において、第１のイオン注入マスク層の幅方向へのエッチングの指向性が向上する傾向にある。
【００２８】
また、本発明のイオン注入マスクにおいては、第１のイオン注入マスク層の厚さが１００ｎｍ以上３００００ｎｍ以下であることが好ましい。この場合には、後述する第２回目のイオン注入時におけるイオンの注入を有効に阻止することができる傾向にある。
【００２９】
また、本発明のイオン注入マスクにおいては、第２のイオン注入マスク層の厚さが５ｎｍ以上１００ｎｍ以下であることが好ましい。この場合には、後述する第１回目のエッチング時において第２のイオン注入マスク層を容易にエッチングにより除去できる傾向にあるとともに、後述する第２回目のエッチング時において第１のイオン注入マスク層が厚さ方向にエッチングされるのを有効に防止することができる傾向にある。
【００３０】
また、本発明のイオン注入マスクにおいては、第３のイオン注入マスク層の厚さが５０ｎｍ以上３００００ｎｍ以下であることが好ましい。この場合には、後述する第１回目のイオン注入時におけるイオンの注入を有効に阻止することができる傾向にある。
【００３１】
また、本発明のイオン注入マスクにおいては、第１のイオン注入マスク層よりも半導体側に第４のイオン注入マスク層を含み、第４のイオン注入マスク層は第１のイオン注入マスク層よりもエッチングされにくいことが好ましい。この場合には、半導体の表面へのダメージを低減することができる傾向にある。
【００３２】
また、本発明のイオン注入マスクにおいては、第４のイオン注入マスク層は、第１のイオン注入マスク層および第３のイオン注入マスク層のそれぞれよりもフッ素含有ガスによってエッチングされにくいことが好ましい。この場合には、半導体の表面へのダメージを低減することができる傾向がさらに大きくなる。
【００３３】
また、本発明のイオン注入マスクにおいては、第４のイオン注入マスク層がチタンまたはアルミニウムからなっていてもよい。この場合には、第４のイオン注入マスク層は、ＳＦ6ガス等のフッ素含有ガスによってエッチングされにくくなる。
【００３４】
また、本発明のイオン注入マスクにおいては、第４のイオン注入マスク層の厚さが第２のイオン注入マスク層の厚さよりも厚いことが好ましい。この場合には、第４のイオン注入マスク層が後述する第１回目のエッチング時および後述する第２回目のエッチング時のそれぞれにおいて除去されない傾向にある。
【００３５】
また、本発明のイオン注入マスクにおいて、第４のイオン注入マスク層の厚さが第２のイオン注入マスク層よりも厚い場合には、第４のイオン注入マスク層の厚さは３０ｎｍ以上３００ｎｍ以下であることが好ましい。この場合には、後述する第１回目のイオン注入時において、イオンを半導体の表面から適度な深さに注入することができる傾向にある。
【００３６】
また、本発明のイオン注入マスクにおいて、半導体は炭化ケイ素であることが好ましい。この場合には、高耐圧、低損失かつ耐熱性に優れた半導体装置を製造することが可能となる傾向にある。
【００３７】
また、本発明は、本発明のイオン注入マスクを半導体の表面に形成した後に、半導体にイオン注入を行なうイオン注入方法である。本発明のイオン注入方法を用いて半導体装置を製造した場合には、半導体装置の特性のばらつきを抑えることができるとともに、歩留まりの低下も抑止することができる。
【００３８】
さらに、本発明は、本発明のイオン注入マスクを半導体の表面上の一部に形成する第１工程と、イオン注入マスクが形成されている領域以外の領域に対応する半導体の領域の少なくとも一部に第１ドーパントのイオンを注入して第１ドーパント注入領域を形成する第２工程と、第１ドーパント注入領域の形成後にイオン注入マスクの一部を幅方向に除去する第３工程と、イオン注入マスクの幅方向に除去された領域に対応する半導体の領域の少なくとも一部に第２ドーパントのイオンを注入して第２ドーパント注入領域を形成する第４工程と、を含む、半導体装置の製造方法である。本発明の半導体装置の製造方法によれば、半導体装置の特性のばらつきを抑えることができるとともに、歩留まりの低下も抑止することができる。
【００３９】
ここで、本発明の半導体装置の製造方法は、第３工程と第４工程との間に、第２のイオン注入マスク層および第３のイオン注入マスク層を除去する工程を含むことが好ましい。この場合には、後述する第２回目のイオン注入が容易となる傾向にある。
【発明の効果】
【００４０】
本発明によれば、イオン注入を利用して製造される半導体装置の特性のばらつきを抑えることができるとともに、歩留まりの低下も抑止することができるイオン注入マスク、イオン注入方法および半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明のイオン注入マスクを用いて半導体装置を製造する方法の一例について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００４２】
まず、図１の模式的断面図に示すように、ｎ型のＳｉＣ基板１０１の表面上に、チタンからなる第４のイオン注入マスク層１０２、タングステンからなる第１のイオン注入マスク層１０３、チタンからなる第２のイオン注入マスク層１０４およびタングステンからなる第３のイオン注入マスク層１０５をＳｉＣ基板１０１側からこの順序で積層する。
【００４３】
ここで、第４のイオン注入マスク層１０２、第１のイオン注入マスク層１０３、第２のイオン注入マスク層１０４および第３のイオン注入マスク層１０５の積層方法としては、たとえば従来から公知のスパッタリング法等を用いることができる。
【００４４】
次に、図２の模式的断面図に示すように、たとえばフォトリソグラフィ技術等を利用して第３のイオン注入マスク層１０５の表面上に開口部１１２を有するレジスト１０６を形成する。
【００４５】
続いて、図３の模式的断面図に示すように、開口部１１２からＳｉＣ基板１０１側に向かって、第３のイオン注入マスク層１０５、第２のイオン注入マスク層１０４および第１のイオン注入マスク層１０３をエッチングにより除去することによって、第４のイオン注入マスク層１０２の表面を露出させる（第１回目のエッチング）。
【００４６】
その後、図４の模式的断面図に示すように、レジスト１０６を除去することによって、ＳｉＣ基板１０１の表面上に、第４のイオン注入マスク層１０２、第１のイオン注入マスク層１０３、第２のイオン注入マスク層１０４および第３のイオン注入マスク層１０５がＳｉＣ基板１０１側からこの順序で積層された本発明のイオン注入マスク１０７が形成される。
【００４７】
ここで、第１のイオン注入マスク層１０３の厚さは１００ｎｍ以上３００００ｎｍ以下であることが好ましい。第１のイオン注入マスク層１０３の厚さが１００ｎｍ以上３００００ｎｍ以下である場合には、後述する第２回目のイオン注入時におけるイオンの注入を有効に阻止することができる傾向にある。
【００４８】
また、第２のイオン注入マスク層１０４の厚さは５ｎｍ以上１００ｎｍ以下であることが好ましい。第２のイオン注入マスク層１０４の厚さが５ｎｍ以上１００ｎｍ以下である場合には、上記の第１回目のエッチング時において第２のイオン注入マスク層１０４をエッチングにより容易に除去できる傾向にあるとともに、後述する第２回目のエッチング時において、第１のイオン注入マスク層１０３が厚さ方向にエッチングされるのを有効に防止することができる傾向にある。
【００４９】
また、第３のイオン注入マスク層１０５の厚さは５０ｎｍ以上３００００ｎｍ以下であることが好ましい。第３のイオン注入マスク層１０５の厚さが５０ｎｍ以上３００００ｎｍ以下である場合には、後述する第１回目のイオン注入時におけるイオンの注入を有効に阻止することができる傾向にある。
【００５０】
また、第４のイオン注入マスク層１０２の厚さは第２のイオン注入マスク層１０４の厚さよりも厚いことが好ましい。第４のイオン注入マスク層１０２の厚さが第２のイオン注入マスク層１０４の厚さよりも厚い場合には、第４のイオン注入マスク層１０２が上記の第１回目のエッチング時および後述する第２回目のエッチング時のそれぞれにおいて除去されない傾向にある点で好ましい。
【００５１】
また、第４のイオン注入マスク層１０２の厚さが第２のイオン注入マスク層１０４の厚さよりも厚い場合には、第４のイオン注入マスク層１０２の厚さは３０ｎｍ以上３００ｎｍ以下であることが好ましい。第４のイオン注入マスク層１０２の厚さが第２のイオン注入マスク層１０４の厚さよりも厚く、第４のイオン注入マスク層１０２の厚さが３０ｎｍ未満である場合には上記の第１回目のエッチング時および後述する第２回目のエッチング時のそれぞれにおいて除去されやすくなり、３００ｎｍよりも厚い場合には後述する第２回目のイオン注入前に第４のイオン注入マスク層１０２を除去する工程において、第４のイオン注入マスク層１０２を除去しにくくなるおそれがある。
【００５２】
そして、図５の模式的断面図に示すように、第３のイオン注入マスク層１０５の上方からリン等のｎ型ドーパントのイオン１０８を注入する（第１回目のイオン注入）。これにより、ＳｉＣ基板１０１の表面にｎ型ドーパント注入領域１０９が形成される。
【００５３】
ここで、ｎ型ドーパント注入領域１０９は、イオン注入マスク１０７が形成されている領域以外の領域に対応するＳｉＣ基板１０１の領域（すなわち、イオン注入マスク１０７が形成されている領域以外の領域の下方に位置するＳｉＣ基板１０１の領域）の少なくとも一部に形成される。
【００５４】
続いて、図６の模式的断面図に示すように、たとえばＳＦ6ガス等のフッ素含有ガスを用いたエッチングにより第１のイオン注入マスク層１０３を幅方向に除去して、第１のイオン注入マスク層１０３の幅を減少させる（第２回目のエッチング）。
【００５５】
ここで、本発明においては、ＳＦ6ガス等のフッ素含有ガスによりエッチングされやすいタングステンからなる第１のイオン注入マスク層１０３の上面は、ＳＦ6ガス等のフッ素含有ガスによりエッチングされにくいチタンからなる第２のイオン注入マスク層１０４で覆われている。
【００５６】
したがって、上記の第２回目のエッチング時においては、その上面が第２のイオン注入マスク層１０４で被覆されている第１のイオン注入マスク層１０３は幅方向にエッチングされる傾向が大きくなることから、第１のイオン注入マスク層１０３の幅方向のエッチングによる減少量の制御に集中すればよくなるため、本発明においては、その制御性が向上し、第１のイオン注入マスク層１０３の幅方向の減少量のばらつきを抑えることができるようになる。
【００５７】
なお、第３のイオン注入マスク層１０５は、その上面が第２のイオン注入マスク層１０４で覆われていないため、厚さ方向および幅方向へのエッチングが進行し、第３のイオン注入マスク層１０５の厚さおよび幅がともに減少することになる。
【００５８】
また、第２のイオン注入マスク層１０４に対する第１のイオン注入マスク層１０３のエッチング選択比（（第１のイオン注入マスク層１０３のエッチング速度）／（第２のイオン注入マスク層１０４のエッチング速度））は２以上であることが好ましく、５以上であることがより好ましく、１０以上であることがさらに好ましい。第２のイオン注入マスク層１０４に対する第１のイオン注入マスク層１０３のエッチング選択比が好ましくは２以上、より好ましくは５以上、さらに好ましくは１０以上である場合には、第１のイオン注入マスク層の幅方向へのエッチングの指向性が向上する傾向にある。
【００５９】
また、第２のイオン注入マスク層１０４に対する第３のイオン注入マスク層１０５のエッチング選択比（（第３のイオン注入マスク層１０５のエッチング速度）／（第２のイオン注入マスク層１０４のエッチング速度））は２以上であることが好ましく、５以上であることがより好ましく、１０以上であることがさらに好ましい。第２のイオン注入マスク層１０４に対する第３のイオン注入マスク層１０５のエッチング選択比が好ましくは２以上、より好ましくは５以上、さらに好ましくは１０以上である場合には、第２回目のエッチングにおいて、第３のイオン注入マスク層がエッチングされつくしたとしても、第１のイオン注入マスク層を保護することが可能となる傾向にある。
【００６０】
なお、上記のエッチング選択比の算出に用いられるエッチング速度としては、第１のイオン注入マスク層１０３、第２のイオン注入マスク層１０４および第３のイオン注入マスク層１０５のそれぞれをフッ素含有ガス（たとえば、ＳＦ6ガス）を用いて同一の条件でエッチングしたときの厚さ方向のエッチング速度が用いられる。
【００６１】
その後、図７の模式的断面図に示すように、第１のイオン注入マスク層１０３の上方のチタンからなる第２のイオン注入マスク層１０４および第４のイオン注入マスク層１０２の露出部分をエッチングにより除去する（第３回目のエッチング）。ここで、第２のイオン注入マスク層１０４の除去とともに、第２のイオン注入マスク層１０４上に積層された第３のイオン注入マスク層１０５も除去されることになる。
【００６２】
なお、第２のイオン注入マスク層１０４および第４のイオン注入マスク層１０２の露出部分のエッチングによる除去は、たとえば、従来から公知のバッファードフッ酸等を用いたウエットエッチングにより行なうことができる。バッファードフッ酸は、たとえばフッ化水素酸とフッ化アンモニウムとを混合することにより作製することができる。
【００６３】
続いて、図８の模式的断面図に示すように、第１のイオン注入マスク層１０３の上方からボロン等のｐ型ドーパントのイオン１１０を注入する（第２回目のイオン注入）。これにより、ＳｉＣ基板１０１の表面にｐ型ドーパント注入領域１１１が形成される。
【００６４】
ここで、ｐ型ドーパント注入領域１１１は、イオン注入マスク１０７の第１のイオン注入マスク層１０３が幅方向に除去された領域に対応するＳｉＣ基板１０１の領域（すなわち、イオン注入マスク１０７の第１のイオン注入マスク層１０３が幅方向に除去された領域の下方に位置するＳｉＣ基板１０１の領域）の少なくとも一部に形成される。
【００６５】
ここで、本発明においては、上記の第２回目のエッチング時において、第１のイオン注入マスク層１０３の上面は第２のイオン注入マスク層１０４で覆われていたことから、第２のイオン注入マスク層１０４の除去後の第１のイオン注入マスク層１０３の上面はほとんど荒れておらず、第１のイオン注入マスク層１０３の厚さ方向へのエッチングも行なわれていない。
【００６６】
したがって、本発明においては、ｐ型ドーパントのイオン１１０のイオン注入マスクとして機能する第１のイオン注入マスク層１０３の厚さのばらつきが低減され、第１のイオン注入マスク層１０３の厚さが局所的に薄くなる箇所が発生するのを抑制することができることから、イオンの突き抜けも有効に防止することができる。
【００６７】
これにより、本発明のイオン注入マスクを用いた場合には、イオン注入を利用して作製される半導体装置の特性のばらつきを抑えることができるとともに、半導体装置の特性のばらつきに起因する半導体装置の歩留まりの低下も抑止することができる。
【００６８】
次に、図９の模式的断面図に示すように、ＳｉＣ基板１０１の表面上に残っている第４のイオン注入マスク層１０２をエッチングにより除去する（第４回目のエッチング）。ここで、第４のイオン注入マスク層１０２の除去とともに、第４のイオン注入マスク層１０２上に積層された第１のイオン注入マスク層１０３も除去されることになる。
【００６９】
なお、第４のイオン注入マスク層１０２の除去は、たとえば、従来から公知のバッファードフッ酸等を用いたウエットエッチングにより行なうことができる。
【００７０】
その後、第４のイオン注入マスク層１０２の除去後のウエハについて結晶性を回復するための活性化アニールを行なう。そして、図１０の模式的断面図に示すように、ｐ型ドーパント注入領域１１１の表面上にゲート酸化膜１１３を形成し、ゲート酸化膜１１３上にゲート電極１１４を形成する。さらに、ｎ型ドーパント注入領域１０９の表面上にソース電極１１５を形成するとともに、ＳｉＣ基板１０１の裏面にドレイン電極１１６を形成する。そして、ウエハをチップ状に分割することによって、半導体装置の一例であるＳｉＣ−ＭＯＳＦＥＴが完成する。
【００７１】
このようにして作製されたＳｉＣ−ＭＯＳＦＥＴ等の半導体装置は、上述したように、その特性のばらつきが低減され、特性のばらつきに起因する歩留まりの低下も抑制することができる。
【００７２】
なお、上記においては、本発明のイオン注入マスクが形成される半導体としてはＳｉＣを用いたが、本発明はこれに限定されるものではない。ただし、本発明のイオン注入マスクが形成される半導体としてはＳｉＣを用いることが好ましい。この場合には、高耐圧、低損失かつ耐熱性に優れた半導体装置を製造することが可能となる傾向にある。
【００７３】
また、上記においては、第１のイオン注入マスク層１０３の材質および第３のイオン注入マスク層１０５の材質としては、それぞれタングステンを用いたが、本発明はこれに限定されず、たとえば、ＳＦ6ガス等のフッ素含有ガスでエッチングされやすいタングステンまたはケイ素等を用いることができる。なお、第１のイオン注入マスク層１０３の材質と第３のイオン注入マスク層１０５の材質とは同一であってもよく、異なっていてもよい。
【００７４】
また、上記においては、第２のイオン注入マスク層１０４の材質および第４のイオン注入マスク層１０２の材質としては、それぞれチタンを用いたが、本発明はこれに限定されず、たとえば、ＳＦ6ガス等のフッ素含有ガスでエッチングされにくいチタンまたはアルミニウム等を用いることができる。なお、第２のイオン注入マスク層１０４の材質と第４のイオン注入マスク層１０２の材質とは同一であってもよく、異なっていてもよい。
【００７５】
また、上記においては、第４のイオン注入マスク層１０２、第１のイオン注入マスク層１０３、第２のイオン注入マスク層１０４および第３のイオン注入マスク層１０５が順次積層された４層構造のイオン注入マスクを用いたが、本発明においては、第４のイオン注入マスク層１０２については形成しない３層構造のイオン注入マスクを用いてもよい。また、本発明においては、上記の４層（第４のイオン注入マスク層１０２、第１のイオン注入マスク層１０３、第２のイオン注入マスク層１０４および第３のイオン注入マスク層１０５）に加えて他の層を１層以上含む５層以上の構造のイオン注入マスクを用いてもよい。
【実施例】
【００７６】
（実施例１）
まず、図１に示すように、ＳｉＣ基板１０１の表面上に、チタンからなる厚さ１００ｎｍの第４のイオン注入マスク層１０２、タングステンからなる厚さ１６００ｎｍの第１のイオン注入マスク層１０３、チタンからなる厚さ２０ｎｍの第２のイオン注入マスク層１０４およびタングステンからなる厚さ１６００ｎｍの第３のイオン注入マスク層１０５をスパッタリング法により順次積層する。
【００７７】
次に、第３のイオン注入マスク層１０５の表面の全面にレジスト１０６を形成した後に、フォトリソグラフィ技術を利用してそのレジスト１０６の一部を除去することによって、図２に示すように、開口部１１２を形成し、開口部１１２から第３のイオン注入マスク層１０５の表面を露出させる。
【００７８】
次いで、図３に示すように、開口部１１２から下方に、第３のイオン注入マスク層１０５、第２のイオン注入マスク層１０４および第１のイオン注入マスク層１０３をドライエッチングにより除去することによって、第４のイオン注入マスク層１０２の表面を露出させる。
【００７９】
次に、図４に示すように、レジスト１０６をすべて除去することにより、第４のイオン注入マスク層１０２、第１のイオン注入マスク層１０３、第２のイオン注入マスク層１０４および第３のイオン注入マスク層１０５がこの順序で積層されてなるイオン注入マスク１０７が形成される。図１１に、この段階でのイオン注入マスク１０７を斜め上方から見たＳＥＭ（Scanning Electron Microscope）写真を示す。
【００８０】
次いで、図５に示すように、第３のイオン注入マスク層１０５の上方からｎ型ドーパントであるリンのイオン１０８を注入することにより、ＳｉＣ基板１０１の表面にｎ型ドーパント注入領域１０９を形成する。ここで、ｎ型ドーパント注入領域１０９は、イオン注入マスク１０７が形成されている領域以外の領域に対応するＳｉＣ基板１０１の領域の少なくとも一部に形成される。
【００８１】
続いて、図６に示すように、ＳＦ6ガスを用いたドライエッチングにより、第１のイオン注入マスク層１０３を幅方向に除去することによって、第１のイオン注入マスク層１０３の幅を減少させる。図１２に、この段階でのイオン注入マスク１０７を斜め上方から見たＳＥＭ写真を示す。
【００８２】
その後、図７に示すように、バッファードフッ酸を用いて第２のイオン注入マスク層１０４をウエットエッチングにより除去し、第２のイオン注入マスク層１０４とともに第３のイオン注入マスク層１０５も除去する。
【００８３】
次に、図８に示すように、第１のイオン注入マスク層１０３の上方からボロンのイオン１１０を注入することにより、ＳｉＣ基板１０１の表面にｐ型ドーパント注入領域１１１を形成する。ここで、ｐ型ドーパント注入領域１１１は、イオン注入マスク１０７の第１のイオン注入マスク層１０３が幅方向に除去された領域に対応するＳｉＣ基板１０１の領域の少なくとも一部に形成される。
【００８４】
次に、図９に示すように、バッファードフッ酸を用いて第４のイオン注入マスク層１０２をウエットエッチングにより除去し、第４のイオン注入マスク層１０２とともに第１のイオン注入マスク層１０３も除去する。
【００８５】
その後、第４のイオン注入マスク層１０２の除去後のウエハについて結晶性を回復するための活性化アニールを行なう。そして、図１０に示すように、ｐ型ドーパント注入領域１１１の表面上にゲート酸化膜１１３を形成し、ゲート酸化膜１１３上にゲート電極１１４を形成する。さらに、ｎ型ドーパント注入領域１０９の表面上にソース電極１１５を形成するとともに、ＳｉＣ基板１０１の裏面にドレイン電極１１６を形成する。そして、ウエハをチップ状に分割することによって、ＳｉＣ−ＭＯＳＦＥＴが完成する。
【００８６】
このようにして作製されたＳｉＣ−ＭＯＳＦＥＴは、上述したように、その特性のばらつきが低減され、特性のばらつきに起因する歩留まりの低下も抑制することができる。
【００８７】
（比較例１）
まず、図１３の模式的断面図に示すように、ＳｉＣ基板３０１の表面上に、厚さ１００ｎｍのチタン層３０２および厚さ３０００ｎｍのタングステン層３０３をスパッタリング法により順次積層する。
【００８８】
次に、タングステン層３０３の表面の全面にレジスト３０４を形成した後に、フォトリソグラフィ技術を利用してそのレジスト３０４の一部を除去することによって、図１４の模式的断面図に示すように、開口部３０９を形成し、開口部３０９からタングステン層３０３の表面を露出させる。
【００８９】
次いで、図１５の模式的断面図に示すように、開口部３０９から下方に、タングステン層３０３をドライエッチングにより除去することによって、チタン層３０２の表面を露出させる。
【００９０】
次に、図１６の模式的断面図に示すように、レジスト３０４をすべて除去することにより、チタン層３０２およびタングステン層３０３からなるイオン注入マスク３１０が形成される。図１７に、この段階でのイオン注入マスク３１０を斜め上方から見たＳＥＭ写真を示す。
【００９１】
次いで、図１８の模式的断面図に示すように、タングステン層３０３の上方からｎ型ドーパントであるリンのイオン３０５を注入することにより、ＳｉＣ基板３０１の表面にｎ型ドーパント注入領域３０６を形成する。
【００９２】
続いて、図１９の模式的断面図に示すように、ＳＦ6ガスを用いたドライエッチングにより、タングステン層３０３を幅方向に除去することによって、タングステン層３０３の幅を減少させる。図２０に、この段階でのイオン注入マスク３１０を斜め上方から見たＳＥＭ写真を示す。図２０に示すように、イオン注入マスク３１０の上部のタングステン層３０３の表面は荒れており、タングステン層３０３の厚さにばらつきが生じていることがわかる。
【００９３】
次に、図２１の模式的断面図に示すように、タングステン層３０３の上方からボロンのイオン３０７を注入することにより、ＳｉＣ基板３０１の表面にｐ型ドーパント注入領域３０８を形成する。
【００９４】
ここで、上述したように、タングステン層３０３の厚さにばらつきが生じていることから、タングステン層３０３は局所的に厚さが薄くなっている箇所を有しており、ボロンのイオン３０７の一部はその箇所からタングステン層３０３を突き抜けてタングステン層３０３の下方のＳｉＣ基板３０１の領域に注入される。
【００９５】
したがって、比較例１においては、ボロンのイオン３０７が注入されるべきではないＳｉＣ基板３０１の領域にボロンのイオン３０７が注入されることになる。その後は、実施例１と同様にして、ＳｉＣ−ＭＯＳＦＥＴが作製される。
【００９６】
比較例１においては、タングステン層３０３の厚さのばらつきによってＳｉＣ基板３０１の様々な箇所にボロンのイオン３０７が注入されていることから、１つのウエハから様々な特性のＳｉＣ−ＭＯＳＦＥＴが取り出される。そして、特性の低いＳｉＣ−ＭＯＳＦＥＴについては、不良品として廃棄されるため、ＳｉＣ−ＭＯＳＦＥＴの歩留まりも低下することになる。
【００９７】
したがって、実施例１と比較例１とを比較すれば明らかなように、本発明に係るイオン注入マスクを用いてＳｉＣ−ＭＯＳＦＥＴを作製した場合には、ＳｉＣ−ＭＯＳＦＥＴの特性のばらつきが低減され、特性のばらつきに起因する歩留まりの低下も抑制することができることがわかる。
【００９８】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９９】
本発明のイオン注入マスク、イオン注入方法および半導体装置の製造方法によれば、イオン注入を利用して製造される半導体装置の特性のばらつきを抑えることができるとともに、歩留まりの低下も抑止することができる。
【０１００】
したがって、本発明は、ＳｉＣ−ＭＯＳＦＥＴ等の半導体装置の製造に好適に利用することができる。
【図面の簡単な説明】
【０１０１】
【図１】本発明のイオン注入マスクを用いて半導体装置を製造する方法の一例の製造工程の一部を図解するための模式的な断面図である。
【図２】本発明のイオン注入マスクを用いて半導体装置を製造する方法の一例の製造工程の他の一部を図解するための模式的な断面図である。
【図３】本発明のイオン注入マスクを用いて半導体装置を製造する方法の一例の製造工程の他の一部を図解するための模式的な断面図である。
【図４】本発明のイオン注入マスクを用いて半導体装置を製造する方法の一例の製造工程の他の一部を図解するための模式的な断面図である。
【図５】本発明のイオン注入マスクを用いて半導体装置を製造する方法の一例の製造工程の他の一部を図解するための模式的な断面図である。
【図６】本発明のイオン注入マスクを用いて半導体装置を製造する方法の一例の製造工程の他の一部を図解するための模式的な断面図である。
【図７】本発明のイオン注入マスクを用いて半導体装置を製造する方法の一例の製造工程の他の一部を図解するための模式的な断面図である。
【図８】本発明のイオン注入マスクを用いて半導体装置を製造する方法の一例の製造工程の他の一部を図解するための模式的な断面図である。
【図９】本発明のイオン注入マスクを用いて半導体装置を製造する方法の一例の製造工程の他の一部を図解するための模式的な断面図である。
【図１０】本発明のＳｉＣ−ＭＯＳＦＥＴの模式的な断面図である。
【図１１】本発明のイオン注入マスクを用いて半導体装置を製造する方法の一例の第１回目のイオン注入前のイオン注入マスクを斜め上方から見たＳＥＭ写真である。
【図１２】本発明のイオン注入マスクを用いて半導体装置を製造する方法の一例の第２回目のエッチング後のイオン注入マスクを斜め上方から見たＳＥＭ写真である。
【図１３】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法を改良したＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の一部を図解するための模式的な断面図である。
【図１４】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法を改良したＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の他の一部を図解するための模式的な断面図である。
【図１５】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法を改良したＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の他の一部を図解するための模式的な断面図である。
【図１６】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法を改良したＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の他の一部を図解するための模式的な断面図である。
【図１７】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法を改良したＳｉＣ−ＭＯＳＦＥＴの製造方法における第１回目のイオン注入前のイオン注入マスクを斜め上方から見たＳＥＭ写真である。
【図１８】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法を改良したＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の他の一部を図解するための模式的な断面図である。
【図１９】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法を改良したＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の他の一部を図解するための模式的な断面図である。
【図２０】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法を改良したＳｉＣ−ＭＯＳＦＥＴの製造方法における第２回目のエッチング後のイオン注入マスクを斜め上方から見たＳＥＭ写真である。
【図２１】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法を改良したＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の他の一部を図解するための模式的な断面図である。
【図２２】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の一部を図解するための模式的な断面図である。
【図２３】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の他の一部を図解するための模式的な断面図である。
【図２４】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の他の一部を図解するための模式的な断面図である。
【図２５】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の他の一部を図解するための模式的な断面図である。
【図２６】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の他の一部を図解するための模式的な断面図である。
【図２７】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の他の一部を図解するための模式的な断面図である。
【図２８】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の他の一部を図解するための模式的な断面図である。
【図２９】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の他の一部を図解するための模式的な断面図である。
【図３０】従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の製造工程の他の一部を図解するための模式的な断面図である。
【図３１】従来のＳｉＣ−ＭＯＳＦＥＴの模式的な断面図である。
【符号の説明】
【０１０２】
１０１，２０２，３０１  ＳｉＣ基板、１０２  第４のイオン注入マスク層、１０３  第１のイオン注入マスク層、１０４  第２のイオン注入マスク層、１０５  第３のイオン注入マスク層、１０６，２０４，３０４  レジスト、１０７，２０３，３１０  イオン注入マスク、１０８，１１０，３０５，３０７  イオン、１０９，２０６，３０６  ｎ型ドーパント注入領域、１１１，２０７，３０８  ｐ型ドーパント注入領域、１１２，２０５，３０９  開口部、１１３，２０８  ゲート酸化膜、１１４，２１０  ゲート電極、１１５，２０９  ソース電極、１１６，２１１  ドレイン電極、３０２  チタン層、３０３  タングステン層。
【図１】
2008227292.tif 000003
【図２】
2008227292.tif 000004
【図３】
2008227292.tif 000005
【図４】
2008227292.tif 000006
【図５】
2008227292.tif 000007
【図６】
2008227292.tif 000008
【図７】
2008227292.tif 000009
【図８】
2008227292.tif 000010
【図９】
2008227292.tif 000011
【図１０】
2008227292.tif 000012
【図１３】
2008227292.tif 000013
【図１４】
2008227292.tif 000014
【図１５】
2008227292.tif 000015
【図１６】
2008227292.tif 000016
【図１８】
2008227292.tif 000017
【図１９】
2008227292.tif 000018
【図２１】
2008227292.tif 000019
【図２２】
2008227292.tif 000020
【図２３】
2008227292.tif 000021
【図２４】
2008227292.tif 000022
【図２５】
2008227292.tif 000023
【図２６】
2008227292.tif 000024
【図２７】
2008227292.tif 000025
【図２８】
2008227292.tif 000026
【図２９】
2008227292.tif 000027
【図３０】
2008227292.tif 000028
【図３１】
2008227292.tif 000029
【図１１】
2008227292.tif 000030
【図１２】
2008227292.tif 000031
【図１７】
2008227292.tif 000032
【図２０】
2008227292.tif 000033