(57)【要約】【課題】半導体装置において、トランジスタに加えられる応力をゲート長方向とゲート幅方向とで独立に制御する。【解決手段】半導体装置１００は、基板１０１上に設けられた少なくとも１つの活性領域（１１３、１１４）と、活性領域を区画する第１の分離領域１０８及び第２の分離領域１０９とを備え、第２の分離領域１０９の幅は、第１の分離領域１０８の幅よりも広く、第１の分離領域１０８は、基板１０１に設けられた第１の溝１０４が第１の絶縁膜１０６によって埋め込まれた構造を有し、第２の分離領域１０９は、基板１０１に設けられた第２の溝１０５が第１の絶縁膜１０６及び第１の絶縁膜１０６とは応力の異なる第２の絶縁膜１０７によって埋め込まれた構造を有する。【選択図】図１
2008227038.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた少なくとも１つの第１の活性領域と、
前記第１の活性領域を囲む第１の分離領域及び第２の分離領域とを備え、
前記第２の分離領域の幅は、前記第１の分離領域の幅よりも広く、
前記第１の分離領域は、前記基板に設けられた第１の溝が第１の絶縁膜によって埋め込まれた構造を有し、
前記第２の分離領域は、前記基板に設けられた第２の溝が前記第１の絶縁膜及び前記第１の絶縁膜とは応力の異なる第２の絶縁膜によって埋め込まれた構造を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第２の分離領域において、前記第１の絶縁膜は前記第２の溝の内壁を覆っており、前記第２の絶縁膜は前記第１の絶縁膜の内側に配置されていることを特徴とする半導体装置。
【請求項３】
請求項１又は２において、
前記第２の分離領域における前記第１の絶縁膜の膜厚は、前記第１の分離領域の幅の半分以下であることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか一つにおいて、
前記第２の分離領域が前記第１の活性領域に加える応力は、前記第１の分離領域が前記第１の活性領域に加える応力に比べて相対的に圧縮応力であることを特徴とする半導体装置。
【請求項５】
請求項４において、
前記第１の活性領域に、ゲート長方向が＜１００＞方向であるＮチャネル型トランジスタが設けられ、そのゲート幅方向の少なくとも一方に並んで前記第２の分離領域が配置されていることを特徴とする半導体装置。
【請求項６】
請求項５において、
前記基板上に設けられた少なくとも１つの第２の活性領域を更に備え、
前記第２の活性領域に、ゲート長方向が＜１００＞方向であるＰチャネル型トランジスタが設けられ、
前記Ｎチャネル型トランジスタと前記Ｐチャネル型トランジスタとは互いにゲート幅方向に並んでおり、
前記Ｎチャネル型トランジスタと前記Ｐチャネル型トランジスタとの間に前記第２の分離領域が配置されていることを特徴とする半導体装置。
【請求項７】
請求項１〜３のいずれか一つにおいて、
前記第２の分離領域が前記活性領域に加える応力は、前記第１の分離領域が前記活性領域に加える応力に比べて相対的に引っ張り応力であることを特徴とする半導体装置。
【請求項８】
請求項７において、
前記第１の活性領域に、ゲート長方向が＜１１０＞方向であるＮチャネル型トランジスタ又はＰチャネル型トランジスタが設けられ、そのゲート幅方向の少なくとも一方に前記第２の分離領域が配置されていることを特徴とする半導体装置。
【請求項９】
請求項７において、
前記第１の活性領域に、ゲート長方向が＜１１０＞方向であるＮチャネル型トランジスタが設けられ、
前記基板上に設けられた少なくとも１つの第２の活性領域を更に備えると共に、前記第２の活性領域にゲート長方向が＜１１０＞方向であるＰチャネル型トランジスタが設けられ、
前記Ｎチャネル型トランジスタと前記Ｐチャネル型トランジスタとは互いにゲート幅方向に並んでおり、
前記Ｎチャネル型トランジスタと前記Ｐチャネル型トランジスタとの間に前記第２の分離領域が配置されていることを特徴とする半導体装置。
【請求項１０】
請求項１〜３のいずれか一つにおいて、
隣り合う二つの前記第１の活性領域に、互いにゲート幅方向に並ぶように同じ導電型チャネルのトランジスタがそれぞれ形成され、
前記トランジスタの間の領域に、それぞれのゲート端部同士に挟まれた領域を避けて基板コンタクト領域が設けられ、
前記ゲート端部同士に挟まれた領域には前記第２の分離領域が配置されていることを特徴とする半導体装置。
【請求項１１】
基板に、第１の溝及び前記第１の溝よりも幅の広い第２の溝を形成する工程（ａ）と、
前記基板上に、前記第１の溝を埋め込み且つ前記第２の溝の内壁を覆うように第１の絶縁膜を形成する工程（ｂ）と、
前記第１の絶縁膜上に、前記第２の溝を埋め込むように、前記第１の絶縁膜とは応力の異なる第２の絶縁膜を形成する工程（ｃ）と、
前記第１の絶縁膜及び前記第２の絶縁膜を平坦化することにより、前記第１の溝が前記第２の溝によって埋め込まれた構造を有する第１の分離領域と、前記第２の溝が前記第１の絶縁膜及び前記第２の絶縁膜にって埋め込まれた構造を有する第２の分離領域とを形成する工程（ｄ）とを備えることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１において、
前記第２の絶縁膜の応力は、前記第１の絶縁膜の応力に比べて相対的に圧縮応力であることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１１において、
前記第２の絶縁膜の応力は、前記第１の絶縁膜の応力に比べて相対的に引っ張り応力であることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１１〜１３のうちのいずれか一つにおいて、
前記工程（ｄ）の後に、ゲート電極を備えるトランジスタを形成する工程を更に備え、
前記トランジスタは、前記ゲート電極のゲート幅方向に並んで前記第２の分離領域が位置するように配置することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１１〜１４のうちのいずれか一つにおいて、
前記工程（ｂ）の後で且つ前記工程（ｃ）の前に、
エッチングにより、前記第２の分離領域における前記第１の絶縁膜の膜厚を前記第１の分離領域の幅の半分以下にする工程を更に備えることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１１〜１５のうちのいずれか一つにおいて、
前記工程（ｂ）において、前記第１の絶縁膜を熱化学気相成長法により形成し、
前記工程（ｃ）において、前記第２の絶縁膜を高密度プラズマ化学気相成長法により形成することを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１１〜１５のうちのいずれか一つにおいて、
前記工程（ｂ）において、前記第１の絶縁膜を高密度プラズマ化学気相成長法により形成し、
前記工程（ｃ）において、前記第２の絶縁膜を熱化学気相成長法により形成することを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１１〜１５のうちのいずれか一つにおいて、
前記工程（ｂ）において、前記第１の絶縁膜を熱化学気相成長法により形成し、
前記工程（ｂ）の後で且つ前記工程（ｃ）の前に、アニールを行なう工程を更に備え、
前記工程（ｃ）において、前記第２の絶縁膜を熱化学気相成長法により形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、分離領域による半導体基板への応力を制御してチャネルの移動度を向上させる方法に関する。
【背景技術】
【０００２】
システムＬＳＩの飽くなき加工寸法の微細化によって、高い機能を集積することが可能になり、このことが様々な電子機器を小型で安くすることに貢献している。しかし、システムＬＳＩを構成するＣＭＯＳトランジスタのゲート寸法はこれまで進められてきた微細化の結果既に５０ｎｍを下回り、これまでのように微細化のみによって素子性能を向上させることが困難な局面になっている。
【０００３】
このため、今後も継続的な素子の性能向上を続けるためには、微細化のみに頼らない新たな指針が求められている。その一つとして、シリコン基板に応力を加えて歪を与えることによりチャネル移動度を向上される技術である「歪シリコン技術」が用いられている。
【特許文献１】特開平１−２８１７４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前記先行文献１記載の構造の場合、分離領域が半導体基板に加える応力は、ゲート長方向及びゲート幅方向のどちらも同じ方向の（つまり、共に圧縮応力である又は共に引っ張り応力である）応力である。しかし、応力と移動度との関係はゲート長方向の結晶方位、チャネル領域に応力をかける方向、応力の方向等により異なっている。
【０００５】
例えばゲート長方向が結晶方位の＜１００＞方向である場合、Ｎチャネル型トランジスタのゲート幅方向に圧縮応力を加えるとチャネル移動度は向上し、引っ張り応力を加えると劣化する。Ｐチャネル型トランジスタにおいては応力によるチャネル移動度の変化は影響が少ない。
【０００６】
この一方、ゲート長方向が＜１１０＞方向である場合、Ｎチャネル型トランジスタのゲート幅方向に圧縮応力を加えるとチャネル移動度は劣化し、引っ張り応力を加えると向上する。Ｐチャネル型トランジスタのゲート幅方向に圧縮応力を加えるとチャネル移動度は劣化、引っ張り応力を加えると向上する。
【０００７】
これらのことから、移動度を効果的に向上させるためには、半導体基板に加える応力をゲート幅方向とゲート長方向とで独立に制御することが必要であり、この実現が課題となっている。
【０００８】
以上の課題に鑑み、本発明の目的は、半導体基板に加える応力をゲート幅方向とゲート長方向とにおいて独立に制御可能である構造の半導体装置を提供することである。また、そのような半導体装置の製造方法、特に自己整合的な製造方法を提供することである。
【課題を解決するための手段】
【０００９】
前記目的を達成するため、本発明の半導体装置は、基板上に設けられた少なくとも１つの第１の活性領域と、第１の活性領域を囲む第１の分離領域及び第２の分離領域とを備え、第２の分離領域の幅は、第１の分離領域の幅よりも広く、第１の分離領域は、基板に設けられた第１の溝が第１の絶縁膜によって埋め込まれた構造を有し、第２の分離領域は、基板に設けられた第２の溝が第１の絶縁膜及び第１の絶縁膜とは応力の異なる第２の絶縁膜によって埋め込まれた構造を有する。
【００１０】
本発明の半導体装置によると、第１の分離領域と第２の分離領域とは異なる構造を有し、第２の絶縁膜が第１の絶縁膜とは異なる応力を有するため、これらはそれぞれ第１の活性領域に対して異なる応力を加える。このため、第１の活性領域に対する第１の分離領域及び第２の分離領域の配置を設定することにより、該第１の活性領域に加わる応力を方向によって異なるように制御することができる。
【００１１】
この結果、第１の活性領域にトランジスタを形成した場合、そのチャネルの移動度を応力の制御によって向上させることができる。よって、同じゲート幅のトランジスタにおいて応力の制御を行なわない場合に比べて電流を増加することができる。また、このような電流の増加に相当するだけゲート幅を縮小することにより、より小さなゲート幅のトランジスタによって同じ電流を流すことができるから、トランジスタの縮小、更には半導体装置の縮小が可能である。
【００１２】
尚、第２の分離領域において、第１の絶縁膜は第２の溝の内壁を覆っており、第２の絶縁膜は第１の絶縁膜の内側に配置されていることが好ましい。
【００１３】
このようにすると、第１の溝が第１の絶縁膜によって埋め込まれた単層構造の第１の分離領域と、第２の溝が第１の絶縁膜及び第２の絶縁膜によって埋め込まれた積層構造の第２の分離領域とを具体的に実現することができる。
【００１４】
また、第２の分離領域における第１の絶縁膜の膜厚は、第１の分離領域の幅の半分以下であることが好ましい。
【００１５】
このようにすると、第２の分離領域の第２の溝において第２の絶縁膜が占める比率が大きくなる。このため、第１の分離領域と第２の分離領域との応力の差が大きくなり、活性領域に加わる応力を方向に応じてより大きく異なるようにすることができる。
【００１６】
また、第２の分離領域が第１の活性領域に加える応力は、第１の分離領域が第１の活性領域に加える応力に比べて相対的に圧縮応力であることが好ましい。
【００１７】
このようにすると、第１の活性領域の所定の方向に第２の分離領域を配置することにより、該方向について他の方向よりも大きな圧縮応力を加えることができる。
【００１８】
尚、第１の分離領域に起因する応力を第１の応力、第２の分離領域に起因する応力を第２の応力とするとき、第２の応力が第１の応力に比べて相対的に圧縮応力であるとは、次のいずれかの関係であることを言うものとする。つまり、（ａ）第１の応力及び第２の応力が共に圧縮応力であり、第２の応力の大きさが第１の応力の大きさよりも大きい。（ｂ）第２の応力が圧縮応力であり、第１の応力が引っ張り応力である。（ｃ）第１の応力及び第２の応力が共に引っ張り応力であり、第２の応力の大きさが第１の応力の大きさよりも小さい。
【００１９】
また、このような場合、第１の活性領域に、ゲート長方向が＜１００＞方向であるＮチャネル型トランジスタが設けられ、そのゲート幅方向の少なくとも一方に並んで第２の分離領域が配置されていることが好ましい。
【００２０】
ゲート長方向が＜１００＞方向であるＮチャネル型トランジスタの場合、ゲート幅方向に圧縮応力を加えるとチャネル移動度が向上する。よって、Ｎチャネル型トランジスタのゲート方向の少なくとも一方における分離領域として、第１の分離領域よりも相対的に圧縮応力である第２の分離領域を配置すると、該Ｎチャネル型トランジスタのチャネル移動度を向上することができる。
【００２１】
更に、基板上に設けられた少なくとも１つの第２の活性領域を更に備え、第２の活性領域に、ゲート長方向が＜１００＞方向であるＰチャネル型トランジスタが設けられ、Ｎチャネル型トランジスタとＰチャネル型トランジスタとは互いにゲート幅方向に並んでおり、Ｎチャネル型トランジスタとＰチャネル型トランジスタとの間に第２の分離領域が配置されていることが好ましい。
【００２２】
ゲート長方向が＜１００＞方位であるＰチャネル型トランジスタについては、応力によるチャネル移動度に対する影響は小さい。そのため、それぞれゲート幅方向に圧縮応力が加わる前記の配置とすることにより、Ｐチャネル型トランジスタについてはチャネルの移動度に影響を与える（劣化させる）ことなく、Ｎチャネル型トランジスタについてはチャネルの移動度を向上することができる。
【００２３】
また、本発明の半導体装置において、第２の分離領域が活性領域に加える応力は、第１の分離領域が活性領域に加える応力に比べて相対的に引っ張り応力であることも好ましい。
【００２４】
このようにすると、活性領域の所定の方向に第２の分離領域を配置することにより、該方向について他の方向よりも大きな引っ張り応力を加えることができる。
【００２５】
尚、先と同様に第１の応力及び第２の応力を考えるとき、第２の応力が第１の応力に比べて相対的に引っ張り応力であるとは、次のいずれかの場合を言うものとする。つまり、（ａ）第１の応力及び第２の応力が共に引っ張り応力であり、第２の応力の大きさが第１の応力の大きさよりも大きい。（ｂ）第２の応力が引っ張り応力であり、第１の応力が圧縮応力である。（ｃ）第１の応力及び第２の応力が共に圧縮応力であり、第２の応力の大きさが第１の応力の大きさよりも小さい。
【００２６】
また、このような場合、第１の活性領域に、ゲート長方向が＜１１０＞方向であるＮチャネル型トランジスタ又はＰチャネル型トランジスタが設けられ、そのゲート幅方向の少なくとも一方に並んで第２の分離領域が配置されていることが好ましい。
【００２７】
ゲート長方向が＜１１０＞方向であるトランジスタの場合、Ｎチャネル型及びＰチャネル型のいずれについても、ゲート幅方向に引っ張り応力を加えるとチャネルの移動度が向上する。そのため、トランジスタのゲート方向の少なくとも一方における分離領域として、第１の分離領域よりも相対的に引っ張り応力である第２の分離領域を配置すると、トランジスタのチャネル移動度を向上することができる。
【００２８】
また、第１の活性領域に、ゲート長方向が＜１１０＞方向であるＮチャネル型トランジスタが設けられ、基板上に設けられた少なくとも１つの第２の活性領域を更に備えると共に、第２の活性領域にゲート長方向が＜１１０＞方向であるＰチャネル型トランジスタが設けられ、Ｎチャネル型トランジスタとＰチャネル型トランジスタとは互いにゲート幅方向に並んでおり、Ｎチャネル型トランジスタと前記Ｐチャネル型トランジスタとの間に前記第２の分離領域が配置されていることが好ましい。
【００２９】
このようにすると、Ｎチャネル型及びＰチャネル型のいずれのトランジスタについてもゲート幅方向に引っ張り応力を加えてチャネルの移動度を向上することができる。
【００３０】
これに加えて、このような第２の分離領域の配置は、半導体装置の微細化を妨げることなく実現することができる。これは次の理由による。つまり、一般に、Ｐチャネル型トランジスタとＮチャネル型トランジスタとの間を分離するウェル間分離領域は、ウェル分離耐圧を保証する必要から、ウェル内分離領域に比べて幅の広い分離領域を用いている。このため、ウェル内分離領域を第１の分離領域、それよりも幅の広いウェル間分離領域を第２の分離領域とすることにより、従来よりも分離領域の幅を広げることなく前記の構造を実現することができる。
【００３１】
また、本発明の半導体装置において、隣り合う二つの第１の活性領域に、互いにゲート幅方向に並ぶように同じ導電型チャネルのトランジスタがそれぞれ形成され、トランジスタの間の領域に、それぞれのゲート端部同士に挟まれた領域を避けて基板コンタクト領域が設けられ、ゲート端部同士に挟まれた領域には第２の分離領域が配置されていることが好ましい。
【００３２】
このようにすると、基板コンタクト領域を設けるためのスペースを利用して、ゲート幅方向に並んだ二つのトランジスタのゲート端部同士に挟まれた領域に第２の分離領域を設けることができる。この結果、第２の分離領域を設けるために分離領域の幅を広くする必要が無いため、半導体装置の微細化を妨げることなく第２の分離領域を用いることができる。
【００３３】
前記の目的を達成するため、本発明の半導体装置の製造方法は、基板に、第１の溝及び第１の溝よりも幅の広い第２の溝を形成する工程（ａ）と、基板上に、第１の溝を埋め込み且つ第２の溝の内壁を覆うように第１の絶縁膜を形成する工程（ｂ）と、第１の絶縁膜上に、第２の溝を埋め込むように、第１の絶縁膜とは応力の異なる第２の絶縁膜を形成する工程（ｃ）と、第１の絶縁膜及び第２の絶縁膜を平坦化することにより、第１の溝が第２の溝によって埋め込まれた構造を有する第１の分離領域と、第２の溝が第１の絶縁膜及び第２の絶縁膜にって埋め込まれた構造を有する第２の分離領域とを形成する工程（ｄ）とを備える。
【００３４】
本発明の半導体装置の製造方法によると、本発明の半導体装置を製造することができる。つまり、第１の分離領域による応力と第２の分離領域による応力とが異なるようにすることによって、基板に区画される活性領域に加わる応力を方向ごとに個別に制御することができる構造の半導体装置を製造することができる。
【００３５】
更に、構造の異なる第１の分離領域及び第２の分離領域を自己整合的に形成することができる。具体的には、基板に設ける第１の溝の幅よりも第２の溝の幅を大きくしておくことにより、第１の絶縁膜を形成する際、第１の溝を埋め込むと共に、第２の溝については内壁を覆って内側に凹部を残すようにすることができる。そのため、この後に第２の絶縁膜を形成すると、既に埋め込まれている第１の溝については構造の変化無く、第２の溝においては内壁を覆う第１の絶縁膜の内側に更に第２の絶縁膜が埋め込まれた構造とすることができる。このように、第１及び第２の分離領域を異なる構造とするための特別な工程を要することなく、前記のような半導体装置を製造することができる。
【００３６】
尚、第２の絶縁膜の応力は、第１の絶縁膜の応力に比べて相対的に圧縮応力であることが好ましい。また、第２の絶縁膜の応力は、第１の絶縁膜の応力に比べて相対的に引っ張り応力であることも好ましい。
【００３７】
圧縮応力及び引っ張り応力のどちらとするのが好ましいかという点は、装置について既に説明した通り、半導体装置に形成されるトランジスタの導電型、ゲート長方向の結晶方位、チャネルに対する方向等により異なる。このため、形成するトランジスタに合わせて圧縮応力及び引っ張りのどちらを選ぶのが良いかを決定すればよい。これにより、トランジスタにおけるチャネルの移動度が応力によって向上した半導体装置を製造することができる。
【００３８】
また、工程（ｄ）の後に、ゲート電極を備えるトランジスタを形成する工程を更に備え、トランジスタは、ゲート電極のゲート幅方向に並んで第２の分離領域が位置するように配置する。
【００３９】
このようにすると、ゲート幅方向に関してゲート長方向よりも大きな応力が加わったトランジスタを備える半導体装置を製造することができる。より詳しくは、応力を利用してチャネルの移動度を向上することにより、電流を増加させるか又はゲート長方向の寸法を縮小したトランジスタを実現することができる。尚、トランジスタは、第１の分離領域及び第２の分離領域の少なくとも一方に囲まれた活性領域に形成する。
【００４０】
また、工程（ｂ）の後で且つ工程（ｃ）の前に、エッチングにより、第２の分離領域における第１の絶縁膜の膜厚を第１の分離領域の幅の半分以下にする工程を更に備えることが好ましい。
【００４１】
このようにすると、第２の分離領域において第２の絶縁膜が占める割合を増加することができ、第１の分離領域に比べて応力の差をより大きくすることができる。第１の分離領域については、既に第１の溝が第１の絶縁膜によって埋め込まれているため、エッチングを行なったとしても内側に空隙が生じることは防がれている。
【００４２】
また、工程（ｂ）において、第１の絶縁膜を熱化学気相成長法により形成し、工程（ｃ）において、第２の絶縁膜を高密度プラズマ化学気相成長法により形成することが好ましい。
【００４３】
第１の絶縁膜よりも第２の絶縁膜が相対的に圧縮応力である本発明の半導体装置を製造する具体的な方法の例として、このようにすることができる。
【００４４】
また、工程（ｂ）において、第１の絶縁膜を高密度プラズマ化学気相成長法により形成し、工程（ｃ）において、第２の絶縁膜を熱化学気相成長法により形成することが好ましい。
【００４５】
更に、工程（ｂ）において、第１の絶縁膜を熱化学気相成長法により形成し、工程（ｂ）の後で且つ工程（ｃ）の前に、アニールを行なう工程を更に備え、工程（ｃ）において、第２の絶縁膜を熱化学気相成長法により形成することも好ましい。
【００４６】
第１の絶縁膜よりも第２の絶縁膜が相対的に引っ張り応力である本発明の半導体装置を製造する具体的な方法の例として、このようにすることができる。
【発明の効果】
【００４７】
本発明の半導体装置によると、異なる構造を有する第１の分離領域及び第２の分離領域を形成することにより、トランジスタが形成される活性領域に対し、方向に応じて異なる応力を加えることができる。これにより、Ｐチャネル型及びＮチャネル型のいずれのトランジスタについても、チャネルの移動度を向上し、同じゲート幅において電流を増加するか、又は、同じ電流をより小さいゲート幅によって実現することができる。このことから、半導体装置の微細化及び高性能化に効果を有する。更に、このような半導体装置の本発明の製造方法によると、第１の分離領域及び第２の分離領域を自己整合的に形成することができる。
【発明を実施するための最良の形態】
【００４８】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置とその製造方法について、図面を参照しながら説明する。図１（ａ）は本実施形態の半導体装置１００の一部分の平面構成を示す図であり、図１（ｂ）は図１（ａ）におけるIb-Ib'線による断面を示す図である。
【００４９】
これらに示す通り、半導体装置１００は、基板１０１を用いて形成されている。基板１０１上にはＰウェル１１０及びＮウェル１１１が設けられ、Ｐウェル１１０に活性領域１１３、Ｎウェル１１１に活性領域１１４がそれぞれ区画されている。
【００５０】
更に、活性領域１１３上及び活性領域１１４上にゲート電極１１２が形成されている。これにより、それぞれＮチャネル型及びＰチャネル型のトランジスタが構成され、その間には後述する第２の分離領域１０９が設けられている。つまり、半導体装置１００にはＣＭＯＳ回路が構成されている。ここで、ゲート電極１１２のゲート長方向が＜１００＞方向となっている。
【００５１】
Ｎウェル１１１において、複数設けられた活性領域１１４の間に基板コンタクト領域１１６が位置している。同様に、複数設けられた活性領域１１３の間に基板コンタクト領域１１５が位置している。但し、基板コンタクト領域１１５は、Ｐウェル１１０において、ゲート電極１１２の端部同士に挟まれた領域には設けられていない。該領域にも、後述する第２の分離領域１０９が設けられている。
【００５２】
基板１０１表面の区画は、第１の分離領域１０８及び第２の分離領域によって行なわれている。図１（ｂ）に示すように、第１の分離領域１０８は、基板１０１に設けられた第１の溝１０４が第１の絶縁膜１０６によって埋め込まれた単層の構造を有する。また、第２の分離領域１０９は、第１の溝１０４よりも幅の広い第２の溝１０５の内壁が第１の絶縁膜１０６によって覆われ、その内側が第２の絶縁膜１０７によって埋め込まれた積層の構造を有する。
【００５３】
図１（ａ）及び（ｂ）において、第２の分離領域１０９は、Ｐウェル１１０とＮウェル１１１との間、及び、活性領域１１３の間のうちのゲート電極１１２の端部同士に挟まれた領域に設けられている。図１（ａ）及び（ｂ）に示すその他の区画は、第１の分離領域１０８によって行なわれている。尚、図１（ａ）において、１０８及び１０９の符号は一部のみ代表して示している。
【００５４】
次に、本実施形態に係る半導体装置１００の製造方法を説明する。図２（ａ）〜（ｄ）、図３（ａ）〜（ｃ）及び図４（ａ）〜（ｄ）は該製造方法を説明する図であり、図１（ｂ）に対応する断面を表している。
【００５５】
初めに、図２（ａ）に示すように基板１０１上に窒化膜１０２を形成し、更にその上にレジスト１０３を形成する。次に、図２（ｂ）に示すように、リソグラフィ技術を用いてレジスト１０３をパターニングし、窒化膜１０２の一部を露出させる。
【００５６】
続いて、図２（ｃ）に示すように、レジスト１０３をマスクとして窒化膜１０２及び基板１０１に対してエッチングを行ない、第１の溝１０４及び第２の溝１０５を形成する。このとき、第１の溝１０４及び第２の溝１０５の深さはいずれも基板１０１の表面から３００ｎｍとする。また、第１の溝１０４の幅を例えば１００ｎｍとすると共に、第２の溝１０５の幅を、第１の溝１０４に比べて十分広い例えば３００ｎｍとする。
【００５７】
続いて、図２（ｄ）に示すように、基板１０１上に第１の絶縁膜１０６を形成する。このためには、例えば、準常圧化学気相成長（ＳＡ−ＣＶＤ）によりシリコン酸化膜を５０ｎｍの膜厚に形成する。第１の溝１０４の幅の半分にあたる膜厚（ここでは５０ｎｍ）以上の膜厚を有する第１の絶縁膜１０６を形成することにより、第１の溝１０４を完全に埋め込むことができる。これと同時に、第２の溝１０５の幅の半分にあたる膜厚（ここでは１５０ｎｍ）以下の膜厚を有する第１の絶縁膜１０６とすることにより、第２の溝１０５の内壁が第１の絶縁膜１０６に覆われ且つその内側に空隙１０５ａを残した構造を得ることができる。
【００５８】
次に、図３（ａ）に示すように、基板１０１上を覆う第２の絶縁膜を形成する。これには、例えば、高密度プラズマ化学気相成長（ＨＤＰ−ＮＳＧ）を用いてシリコン酸化膜を膜厚４００ｎｍに形成する。これにより、第２の絶縁膜１０７によって第１の絶縁膜１０６上が覆われる。更に、第２の溝１０５（より正確には、第２の溝１０５の内壁を覆う第１の絶縁膜１０６の内側に残された空隙１０５ａ）が第２の絶縁膜１０７によって埋め込まれる。
【００５９】
尚、形成方法の違いにより、シリコン酸化膜を材料としている点は同じであるが、第２の絶縁膜１０７は第１の絶縁膜１０６に比べて相対的に圧縮応力が大きくなる。
【００６０】
次に、図３（ｂ）に示すように、化学機械研磨により第２の絶縁膜１０７及び第１の絶縁膜１０６を研磨し、窒化膜１０２を露出させる。更に、図３（ｃ）に示すように、ウェットエッチングを行なって第１の絶縁膜１０６及び第２の絶縁膜１０７の上部の一部を除去する。
【００６１】
次に、図４（ａ）に示すように、窒化膜１０２を除去する。これにより、第１の溝１０４が第１の絶縁膜１０６によって埋め込まれた構造の第１の分離領域１０８と、第２の溝１０５が第１の分離領域及び第２の絶縁膜１０７の積層によって埋め込まれた構造と第２の分離領域１０９とが形成される。
【００６２】
次に、図４（ｂ）に示すように、Ｐウェル１１０を形成する部分に開口を有するようにレジスト１０３ａをパターニングし、これをマスクとしてＰ型不純物を導入することによりＰウェル１１０を形成する。この際、例えばＰ型不純物としてボロンを用い、加速電圧２００ｋｅＶで且つドーズ量２．５×１０１２ｃｍ−２の４回注入（合計１．０×１０１３ｃｍ−２）の条件による注入と、加速電圧９０ｋｅＶで且つドーズ量２．５×１０１２ｃｍ−２の４回注入の条件による注入を行なう。この後、レジスト１０３ａを除去する。
【００６３】
次に、図４（ｃ）に示すように、Ｎウェル１１１を形成する部分に開口を有するようにレジスト１０３ｂをパターニングし、これをマスクとしてＮ型不純物を導入することによりＮウェル１１１を形成する。この際、例えばＮ型不純物としてリンを用い、加速電圧４００ｋｅＶで且つドーズ量３．５×１０１２ｃｍ−２の４回注入の条件による注入と、加速電圧２００ｋｅＶで且つドーズ量２．５×１０１２ｃｍ−２の４回注入の条件による注入を行なう。この後、レジスト１０３ｂを除去する。
【００６４】
次に、図４（ｄ）に示す工程を行なう。ここでは、トランジスタ形成のためのチャネル領域注入（図示せず）、ゲート電極１１２の形成及びソース及びドレインの形成（図示せず）を順に行なう。以上により、図１（ａ）及び（ｂ）に示す本実施形態の半導体装置１００が製造される。
【００６５】
先に説明した通り、第２の溝１０５の幅は第１の溝１０４の幅の２倍以上に設定している。これに加えて第１の絶縁膜１０６の膜厚を第１の溝１０４の幅の半分以上とすることにより、第１の溝１０４は第１の絶縁膜１０６の単層によって埋め込まれ、第１の分離領域１０８となっている。また、第２の溝１０５を埋め込む第１の絶縁膜１０６によって第２の溝１０５の内壁が覆われ、その内側に残される空隙に第２の絶縁膜１０７が埋め込まれることにより、積層構造の第２の分離領域１０９となっている。
【００６６】
ここで、第１の絶縁膜１０６に比べて第２の絶縁膜１０７は相対的に圧縮応力の大きい膜を用いている。これにより、第１の絶縁膜１０６及び第２の絶縁膜１０７の積層構造を有する第２の分離領域１０９は、第１の絶縁膜１０６の単層構造である第１の分離領域１０８に比べて圧縮応力が大きい。尚、絶縁膜の応力の違いは、形成方法の違いによって実現している。
【００６７】
このように、第１の溝１０４の幅と第２の溝１０５の幅とが異なるようにすると、第１の分離領域１０８と第２の分離領域１０９とを作り分けることができ、相異なる応力を有する分離領域とすることができる。このような作り分けは自己整合的に実現し、第１の分離領域１０８及び第２の分離領域１０９を個々に形成することは不要となっている。
【００６８】
活性領域１１３に構成されるＮチャネル型トランジスタについて、そのゲート幅方向における分離領域として第２の分離領域１０９を備えることにより、ゲート幅方向の圧縮応力を増加することができる。この結果、ゲート長方向の結晶方位が＜１００＞方向である本実施形態のＮチャネル型トランジスタにおいて、チャネル移動度を向上させて電流を増加させることができる。また、このような電流の増加分に相当するだけゲート幅を縮小することにより、電流を劣化させることなくＮチャネル型トランジスタのゲート幅方向について装置を微細化することも可能である。
【００６９】
また、一般に、Ｎチャネル型トランジスタとＰチャネル型トランジスタとを分離するウェル間分離領域としては、ウェル分離耐圧を保証する必要から、ウェル内において同一導電型のトランジスタ同士を分離するためのウェル内分離領域に比べて幅の広い分離領域を用いる。そのため、ウェル内分離領域として第１の分離領域１０８を用い、ウェル間分離領域として第２の分離領域１０９を用いると、積層構造である第２の分離領域１０９を実現するために従来よりも分離領域の幅を広げることは不要である。これにより、トランジスタ回路の微細化を妨げることなく本実施形態における効果が得られる。図１（ａ）及び（ｂ）において、活性領域１１３と活性領域１１４との間に位置する第２の分離領域１０９がこのような構成に該当する。
【００７０】
また、ウェル内分離領域として、図１（ａ）に示すように、ゲート電極１１２の端部同士に挟まれる領域を避けて基板コンタクト領域１１５を設けることによって該領域に第２の分離領域１０９を形成することができる。このようにすると、やはり積層構造とするために従来に比べて分離領域の幅を広げることは不要となり、トランジスタ回路の微細化を妨げることなく本実施形態における効果が得られる。
【００７１】
図５には、ゲート長方向の結晶方位が＜１００＞方向であるＮチャネル型トランジスタとＰチャネル型トランジスタとについて、ゲート幅方向に圧縮応力を加えた場合のチャネル移動度の向上率を示す。
【００７２】
ここで、本実施形態の例（第１分離領域１０８及び第２の分離領域１０９の寸法、材料、形成方法等）によると、１００ＭＰａを少し越える程度の圧縮応力がゲート幅方向にかかる。そのため、図５にも示される通り、Ｎチャネル型トランジスタにおいてチャネル移動度の向上率は３％程度となる。よって、本実施形態の場合の電流の増加も３％程度である。また、電流を劣化させることなくゲート幅を３％微細化することもできる。
【００７３】
（第２の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置とその製造方法について、図面を参照しながら説明する。図６（ａ）は本実施形態の半導体装置１００ａの一部分の平面構成を示す図であり、図６（ｂ）は図６（ａ）におけるVIb-VIb'線による断面を示す図である。ここで、本実施形態の半導体装置１００ａの構成のうち、第１の実施形態の半導体装置１００（図１（ａ）及び（ｂ）に示す）と同様である部分については、図６（ａ）及び（ｂ）において図１（ａ）及び（ｂ）と同様の符号を用いることにより詳しい説明を省略する。以下には、半導体装置１００ａが半導体装置１００と異なる部分を主に説明する。
【００７４】
異なる点の一つは、第２の分離領域１０９ａである。本実施形態の第２の分離領域１０９ａは、第２の溝１０５の内壁が第１の絶縁膜１０６によって覆われ、その内側が第２の絶縁膜１０７によって埋め込まれた積層の構造を有する。この点については、第１の実施形態の第２の分離領域１０９と同様である。しかし、本実施形態の第２の分離領域１０９ａにおいて、第１の絶縁膜１０６に対する第２の絶縁膜１０７の割合が、第１の実施形態の第２の分離領域１０９の場合に比べて大きくなっている。つまり、第２の溝１０５の内壁を覆う第１の絶縁膜１０６の膜厚が小さく、その内側に埋め込まれる第２の絶縁膜１０７の占める割合が大きくなっている。
【００７５】
また、本実施形態の半導体装置１００ａにおいて、トランジスタのゲート長方向の結晶方位は＜１１０＞方向であり、第１の実施形態では＜１００＞方向であるため、この点も異なっている。尚、このような結晶方位の違いは、基板に対するトランジスタのレイアウト（方向）によって設定することができる。
【００７６】
また、第１の実施形態において、第２の絶縁膜１０７が第１の絶縁膜に比べて相対的に圧縮応力であったのに対し、本実施形態においては相対的に引っ張り応力である点も異なっている。
【００７７】
このような構造の半導体装置１００ａについて、製造方法を以下に説明する。但し、ここでも、主として第１の実施形態における製造方法との違いを説明する。図７（ａ）〜（ｃ）は、本実施形態の製造方法における特徴的な工程を示す図である。
【００７８】
初めに、第１の実施形態において図２（ａ）〜（ｃ）に示したのと同様の工程を行なう。これにより、窒化膜１０２が形成された基板１０１に対して第１の溝１０４及び第２の溝１０５が形成された構造を得る。続いて、基板１０１上を覆うように第１の絶縁膜１０６を形成すると、図７（ａ）に示すように、第１の絶縁膜１０６によって第１の溝１０４が埋め込まれていると共に第２の溝１０５の内壁が覆われている構造となる。この工程は第１の実施形態における図２（ｄ）の工程と類似する。但し、図７（ａ）示す第１の絶縁膜１０６の形成には、第１の実施形態において用いた準常圧化学気相成長（ＳＡ−ＣＶＤ）に代えて、高密度プラズマ化学気相成長（ＨＤＰ−ＮＳＧ）を用いる。
【００７９】
次に、図７（ｂ）に示すように、第１の絶縁膜１０６の表面を例えば３０ｎｍエッチングする。これにより、第２の溝１０５の内壁を覆う第１の絶縁膜１０６の膜厚が小さくなり、内側に残されている空隙１０５ａの幅が大きくなる。この際、第１の溝１０４は第１の絶縁膜１０６によって埋め込まれたままである。尚、第１の絶縁膜１０６の膜厚のバラツキ及びエッチング量のバラツキを考慮すると、第１の絶縁膜１０６の膜厚の６０％程度がエッチング可能な量の上限となる。
【００８０】
次に、図７（ｃ）のように、基板１０１上を覆う第２の絶縁膜を形成する。これは、第１の実施形態の図３（ａ）に示すのと同様の工程であるが、第１の実施形態において高密度プラズマ化学気相成長（ＨＤＰ−ＮＳＧ）を用いたのに代えて、ここでは、準常圧化学気相成長（ＳＡ−ＣＶＤ）を用いる。
【００８１】
このように、本実施形態の場合、第１の絶縁膜１０６及び第２の絶縁膜１０７の形成方法が第１の実施形態とは逆になっている。この結果、第１の実施形態の場合とは逆に、第２の絶縁膜１０７は第１の絶縁膜１０６に比べて相対的に引っ張り応力が大きくなる。
【００８２】
この後、図３（ｂ）、（ｃ）及び図４（ａ）〜（ｃ）に示したのと同様の工程を行なうと、図６（ａ）及び（ｂ）に示す半導体装置１００ａを製造することができる。
【００８３】
先に説明した通り、第２の溝１０５の幅を第１の溝１０４の幅の２倍以上に設定し且つ第１の絶縁膜１０６の膜厚を第１の溝１０４の幅の半分以上とすることにより、第１の溝１０４は第１の絶縁膜１０６の単層によって埋め込まれ、第１の分離領域１０８が構成されている。この点については、第１の実施形態と同様である。
【００８４】
また、第１の実施形態における製造方法に対し、第１の絶縁膜１０６を形成後にエッチングする工程（図７（ｂ）に示す工程）が追加されている。これによって第２の溝１０５の内壁を覆う第１の絶縁膜１０６の膜厚を小さくした後に、その内側に残される空隙を第２の絶縁膜１０７によって埋め込んでいる。このため、第１の実施形態の場合に比べて第２の絶縁膜１０７の占める割合が大きい積層構造の第２の分離領域１０９ａが構成されている。その結果として、第１の絶縁膜１０６と第２の絶縁膜１０７との応力の違いがより顕著に第１の分離領域１０８と第２の分離領域１０９ａとの応力の違いに現れる。
【００８５】
このような第１の分離領域１０８及び第２の分離領域１０９ａは、第１の溝１０４及び第２の溝１０５の幅を違えること及び第１の絶縁膜１０６のエッチングを行なうことにより自己整合的に形成することができる。
【００８６】
また、本実施形態において、第２の分離領域１０９ａは第１の分離領域１０８に比べて相対的に引っ張り応力が大きい。このため、第２の分離領域１０９ａを半導体装置１００ａにおけるＮチャネル型又はＰチャネル型のトランジスタのゲート幅方向に備えることにより、該トランジスタのゲート幅方向の引っ張り応力を増加することができる。この結果、ゲート長方向の結晶方位が＜１１０＞方向である本実施形態のトランジスタにおいて、チャネル移動度を向上させて電流を増加することができる。また、また、このような電流の増加分に相当するだけゲート幅を縮小することにより、電流を劣化させることなくトランジスタのゲート幅方向について装置を微細化することも可能である。
【００８７】
また、ウェル間分離領域としてトランジスタ回路の微細化を妨げることなく第２の分離領域１０９ａを設けることができることは、第１の実施形態と同様である。更に、ウェル内分離領域としてトランジスタ回路の微細化を妨げることなく、基板コンタクト領域１１５を形成しないゲート電極１１２の端部同士に挟まれる領域に第２の分離領域１０９ａを形成設けることができる点についても、第１の実施形態と同様である。
【００８８】
図８に、ゲート長方向の結晶方位が＜１１０＞方向であるＮチャネル型トランジスタとＰチャネル型トランジスタとについて、ゲート幅方向に引っ張り応力を加えた場合のチャネル移動度の向上率を示す。本実施形態の例によると、１００ＭＰａ程度の引っ張り応力がゲート幅方向にかかる。そのため、図８にも示される通り、Ｎチャネル型トランジスタにおいて１％、Ｐチャネル型トランジスタにおいて３．５％、それぞれチャネル移動度が増加し、結果として電流を増加することができる。これにより、電流を劣化させることなくゲート幅を合わせて４．５％微細化することもできる。
【００８９】
尚、第１の絶縁膜１０６及び第２の絶縁膜１０７の形成方法として、先に説明した方法に代えて、次のようにすることもできる。
【００９０】
つまり、基板１０１上に対して準常圧化学気相成長（ＳＡ−ＣＶＤ）を用いてシリコン酸化膜を形成し、第１の絶縁膜１０６とする。この後、水蒸気雰囲気においてアニール処理（例えば、８００℃で且つ６０分の処理）を行なう。このようなアニール処理によりシリコン酸化膜は膜収集し、接している活性領域に対する圧縮応力が増加する。続いて、第２の絶縁膜１０７としてシリコン酸化膜を準常圧化学気相成長（ＳＡ−ＣＶＤ）により形成する。これにより、アニール処理したシリコン酸化膜（第１の絶縁膜１０６）に比べて相対的に引っ張り応力であるシリコン酸化膜（第２の絶縁膜１０７）が形成される。この結果、本実施形態に説明した効果を得ることができる。
【００９１】
尚、第１及び第２の実施形態に説明した各構成要素の寸法、材料、形成方法等はいずれも例示するものであり、記載内容には限定されない。また、第１の実施形態における第２の分離領域１０９において第１の絶縁膜よりも相対的に引っ張り応力である第２の絶縁膜１０７を用いること、第２の絶縁膜における第２の分離領域１０９ａにおいて第１の絶縁膜よりも相対的に圧縮応力である第２の絶縁膜１０７を用いることのいずれも可能である。
【００９２】
また、第１の実施形態及び第２の実施形態において、いずれも、トランジスタに対してそのゲート幅方向に並ぶ分離領域として第２の分離領域が配置されている場合を説明した。しかし、これには限らない。つまり、トランジスタに対し、そのゲート長方向に第２の分離領域を配置し、ゲート幅方向には第１の分離領域を配置することも可能である。このようにしても、トランジスタに対してゲート長方向とゲート幅方向とでは異なる応力を加えるようにすることができ、既に説明したようなチャネル移動度向上等の効果を実現することができる。
【００９３】
そのようにした場合の効果（チャネル移動の増加、電流の増加又は面積の縮小）は、例えば次の通りである。
【００９４】
つまり、ゲート長方向が結晶方位の＜１００＞であるとき、Ｎチャネル型トランジスタに１００ＭＰａの引っ張り応力を加えた場合の効果は５％、Ｐチャネル型トランジスタに１００ＭＰａの引っ張り応力を加えた場合の効果は０％である。
【００９５】
また、ゲート長方向が結晶方位の＜１１０＞であるとき、Ｎチャネル型トランジスタに１００ＭＰａの引っ張り応力を加えた場合の効果は１．７％、Ｐチャネル型トランジスタに１００ＭＰａの圧縮応力を加えた場合の効果は３．３％である。
【産業上の利用可能性】
【００９６】
本発明の半導体装置は、活性領域に加わる応力を方向毎に調整する効果を有し、半導体装置、特にトランジスタの電流増加及び面積縮小に有用である。また、そのような半導体装置の製造、特に自己整合的な製造にも有用である。
【図面の簡単な説明】
【００９７】
【図１】図１（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置１００の要部の平面図及び断面図である。
【図２】図２（ａ）〜（ｄ）は、半導体装置１００の製造方法を説明する図である。
【図３】図３（ａ）〜（ｃ）は、図２（ｄ）に続いて、半導体装置１００の製造方法を説明する図である。
【図４】図４（ａ）〜（ｄ）は、図３（ｃ）に続いて、半導体装置１００の製造方法を説明する図である。
【図５】図５は、ゲート長方向が結晶方位の＜１００＞方向であるトランジスタにおけるゲート幅方向の圧縮応力とチャネル移動度の向上率について示す図である。
【図６】図６（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置１００ａの要部の平面図及び断面図である。
【図７】図７（ａ）〜（ｃ）は、半導体装置１００ａの製造方法を説明するための図である。
【図８】図８は、ゲート長方向が結晶方位の＜１１０＞方向であるトランジスタにおけるゲート幅方向の圧縮応力とチャネル移動度の向上率について示す図である。
【符号の説明】
【００９８】
１００          半導体装置
１００ａ        半導体装置
１０１          基板
１０２          窒化膜
１０３          レジスト
１０３ａ        レジスト
１０３ｂ        レジスト
１０４          第１の溝
１０５          第２の溝
１０５ａ        空隙
１０６          第１の絶縁膜
１０７          第２の絶縁膜
１０８          第１の分離領域
１０９          第２の分離領域
１０９ａ        第２の分離領域
１１０          Ｐウェル
１１１          Ｎウェル
１１２          ゲート電極
１１３          活性領域
１１４          活性領域
１１５          基板コンタクト領域
１１６          基板コンタクト領域
【図１】
2008227038.tif 000003
【図２】
2008227038.tif 000004
【図３】
2008227038.tif 000005
【図４】
2008227038.tif 000006
【図５】
2008227038.tif 000007
【図６】
2008227038.tif 000008
【図７】
2008227038.tif 000009
【図８】
2008227038.tif 000010