(57)【要約】【課題】制御負荷を低減させると共に回路の複雑化を回避できるバス制御方法および装置を提供する。【解決手段】ＰＣＩデバイス＃１、＃２と共にＰＣカード＃１がＰＣＩバスに接続され、ＰＣＩホスト制御部１０のカードアドレス判定部１０６は、ＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタ１０２に設定された値がＰＣカードにアクセスするためのアドレスであるか否かを判定する。ＰＣカードへのアクセスである場合、ＯＲゲート１０７はＰＣＩのＦＲＡＭＥ信号をＰＣカード用ＦＲＡＭＥ（ＣＡＲＤ）信号としてＰＣカード＃１へ出力し、ＰＣＩデバイスへのアクセスである場合はＰＣカード用ＦＲＡＭＥ（ＣＡＲＤ）信号を非アクティブに維持する。【選択図】図１
2008102886.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのＣａｒｄＢｕｓ（以下、「カードバス」という。）準拠デバイスを含む複数のデバイスを接続するバスの制御装置において、
あるデバイスにアクセスするときに当該デバイスに対するトランザクションの開始を示すトランザクション開始信号を生成する生成手段と、
あるカードバス準拠デバイスにアクセスする時、前記トランザクション開始信号を用いて当該カードバス準拠デバイス専用のトランザクション開始信号を生成するカードバス準拠デバイス専用生成手段と、
を有することを特徴とするバス制御装置。
【請求項２】
前記カードバス準拠デバイス専用生成手段は、
前記デバイスにアクセスするためのアドレスがカードバス準拠デバイスにアクセスするためのアドレスであるか否かを判定する判定手段と、
前記カードバス準拠デバイスにアクセスするためのアドレスである場合に前記トランザクション開始信号を前記カードバス準拠デバイス専用トランザクション開始信号として当該カードバス準拠デバイスへ出力するゲート手段と、
を有することを特徴とする請求項１に記載のバス制御装置。
【請求項３】
前記トランザクション開始信号は前記カードバス準拠デバイス以外のデバイスに共通に供給されるＰＣＩ（Peripheral Components Interconnection）上のＦＲＡＭＥ信号であり、前記カードバス準拠デバイス以外のデバイスの各々はＩＤＳＥＬ信号により識別されることを特徴とする請求項１または２に記載のバス制御装置。
【請求項４】
前記デバイスにアクセスするためのアドレスはＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタに格納されることを特徴とする請求項３に記載のバス制御装置。
【請求項５】
少なくとも１つのＣａｒｄＢｕｓ（以下、「カードバス」という。）準拠デバイスを含む複数のデバイスを接続するバスの制御方法において、
前記カードバス準拠デバイス以外の任意のデバイスにアクセスする時、当該デバイスに対するトランザクションの開始を示すトランザクション開始信号を生成し、
あるカードバス準拠デバイスにアクセスする時、前記トランザクション開始信号を用いて前記カードバス準拠デバイス専用のトランザクション開始信号を生成する、
ことを特徴とするバス制御方法。
【請求項６】
前記カードバス準拠デバイスにアクセスするか否かの判定は、前記デバイスにアクセスするためのアドレスとカードバス準拠デバイスにアクセスするためのアドレスとの一致あるいは不一致により行われ、
前記カードバス準拠デバイスにアクセスするためのアドレスである場合に前記トランザクション開始信号を前記カードバス準拠デバイス専用トランザクション開始信号として当該カードバス準拠デバイスへ出力する、
ことを特徴とする請求項５に記載のバス制御方法。
【請求項７】
前記トランザクション開始信号は前記カードバス準拠デバイス以外のデバイスに共通に供給されるＰＣＩ（Peripheral Components Interconnection）上のＦＲＡＭＥ信号であり、前記カードバス準拠デバイス以外のデバイスの各々はＩＤＳＥＬ信号により識別されることを特徴とする請求項５または６に記載のバス制御方法。
【請求項８】
前記デバイスにアクセスするためのアドレスはＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタに格納されることを特徴とする請求項７に記載のバス制御方法。
【請求項９】
少なくとも１つのＣａｒｄＢｕｓ（以下、「カードバス」という。）準拠デバイスを含む複数のデバイスを接続するバスの制御をコンピュータに実行させるためのプログラムにおいて、
前記カードバス準拠デバイス以外の任意のデバイスにアクセスする時、当該デバイスに対するトランザクションの開始を示すトランザクション開始信号を生成するステップと、
あるカードバス準拠デバイスにアクセスする時、前記トランザクション開始信号を用いて前記カードバス準拠デバイス専用のトランザクション開始信号を生成するステップと、
を有することを特徴とするプログラム。
【請求項１０】
前記デバイスにアクセスするためのアドレスとカードバス準拠デバイスにアクセスするためのアドレスとの一致あるいは不一致により前記カードバス準拠デバイスにアクセスするか否かを判定するステップと、
前記カードバス準拠デバイスにアクセスするためのアドレスである場合に前記トランザクション開始信号を前記カードバス準拠デバイス専用トランザクション開始信号として当該カードバス準拠デバイスへ出力するステップと、
を更に有することを特徴とする請求項９に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバスインタフェースに係り、特にＣａｒｄＢｕｓ（カードバス）規格に準拠したデバイス（以下、「ＣａｒｄＢｕｓデバイスという。）を複数個バスに接続するためのバス制御方法および装置に関する。
【背景技術】
【０００２】
ＰＣＩ（Peripheral Components Interconnection）は、パーソナルコンピュータ（ＰＣ）の外部拡張バスや各種電子機器内の内部バスとして幅広く利用されている。またラップトップＰＣなどではＣａｒｄＢｕｓデバイス、典型的にはＰＣカード、が外部拡張バスとして多く用いられている。ＣａｒｄＢｕｓの仕様はＰＣＩをベースに開発されたものであり、ＰＣＩとＣａｒｄＢｕｓの信号は概ね同一の機能およびタイミングである。しかしながら、幾つかの信号定義の違いによって、ＰＣＩとＣａｒｄＢｕｓとを直接接続することができず、ＰＣＩ−ＣａｒｄＢｕｓブリッジを介して接続する必要がある。しかも、１つのＰＣＩ−ＣａｒｄＢｕｓブリッジには１つのＣａｒｄＢｕｓデバイスしか接続することができない。そこで、先ず、ＣａｒｄＢｕｓがＰＣＩのように１対複数の接続ができない理由を簡単に説明する。
【０００３】
図３（Ａ）は従来のＰＣＩバスの概略的ブロック図であり、図３（Ｂ）はＰＣＩ−ＣａｒｄＢｕｓブリッジを用いてＣａｒｄＢｕｓ＿ＰＣカードをＰＣＩに接続した構成を示すブロック図である。図３（Ａ）に示すように、ＰＣＩホスト制御部２０１がＰＣＩバス２０２を制御し、ＰＣＩバス２０２に複数のＰＣＩデバイス＃１〜＃３が接続されているものとする。
【０００４】
ＰＣＩホスト制御部２０１は、ＰＣＩデバイスを認識した時点で、コンフィギュレーションという動作を実行する。ＰＣＩは３２ビットのアドレス信号によって４ギガ（Ｇ）バイトのアドレス空間を持っているが、コンフィギュレーションによって各デバイスを４Ｇバイトの空間のいずれかの領域に割り当てる。たとえば、ＰＣＩデバイス＃１は0x10000000〜0x1000FFFF（0xは１６進数を表す。）、ＰＣＩデバイス＃２は0x10010000〜0x10010FFF、ＰＣＩデバイス＃３は0x20000000から0x20007FFFというように割り当てをおこなう（これはあくまでも一例である）。
【０００５】
ＰＣＩデバイスが必要とするアドレス空間の容量はデバイス毎に異なるので、ＰＣＩでは、各ＰＣＩデバイスに必要な情報を記述したコンフィギュレーション・レジスタを設け、このコンフィギュレーション・レジスタの中に当該デバイスが必要とするアドレス空間の容量を記述している。ＰＣＩホスト制御部２０１は、コンフィギュレーション時に各デバイスのコンフィギュレーション・レジスタの値を読み出し、各デバイスが必要とするアドレス空間を、４Ｇバイトのアドレス空間の中の任意のアドレスに領域が重複しないように割り当てる。したがって、コンフィギュレーションにより、各ＰＣＩデバイスは自分宛のアクセスかどうかをＰＣＩ上のアドレスによって判別することができ、自分宛のアクセスにのみ応答をすることができる。こうして信号の衝突が回避される。
【０００６】
ところが、コンフィギュレーションを実行する時点では、各デバイスに個別のアドレス空間は割り当てられていない。すなわち、上述したようにコンフィギュレーションは各デバイスが持つコンフィギュレーション・レジスタにアクセスする必要があるが、各デバイスのコンフィギュレーション・レジスタは２５６バイトの空間が許容され、同一のアドレス空間にマッピングされている。したがって、このままでは、ＰＣＩホスト制御部２０１がＰＣＩデバイス＃１にアクセスする場合、ＰＣＩデバイス＃２やＰＣＩデバイス＃３が応答してしまいシステム全体が正常に動作しなくなってしまう。
【０００７】
これを回避するために、図３（Ａ）に示すように、コンフィギュレーション中だけ有効なＩＤＳＥＬ信号が定義されている。このＩＤＳＥＬ信号は、どのデバイスのコンフィギュレーション・レジスタに対してアクセスするのかを示すチップセレクトのような信号である。一般に、ＰＣＩバス上のアドレスＡ［３１：１１］のいずれかの信号をＰＣＩデバイスのＩＤＳＥＬ端子に接続することで、アクセス対象の選択をおこなっている。このＩＤＳＥＬ信号の働きは、コンフィギュレーション時に複数のデバイスの中から特定のデバイスを選択することである。
【０００８】
したがって、ＩＤＳＥＬ信号をハイアクティブとすれば、ＰＣＩデバイス＃１のＩＤＳＥＬ信号をハイ、他のＰＣＩデバイス＃２および＃３のＩＤＳＥＬ信号をローにすることで、ＰＣＩデバイス＃１のコンフィギュレーション・レジスタだけにアクセスすることができる。このように、コンフィギュレーションにより各デバイスにアドレス空間が割り当てられていない場合でも、ＩＤＳＥＬ信号を用いてＰＣＩデバイス＃１〜＃３の各々に個別にアクセスすることが可能となる。
【０００９】
ところが、ＣａｒｄＢｕｓ＿ＰＣカードの規格では、ＩＤＳＥＬ信号が定義されていない。これは元々ＣａｒｄＢｕｓ＿ＰＣカードが１対１の接続しか許容しない仕様のためである。すなわち、ＰＣＩとＣａｒｄＢｕｓ＿ＰＣカードとは、図３（Ｂ）に示すように、ＰＣＩ−ＣａｒｄＢｕｓブリッジ３０１を介してＣａｒｄＢｕｓ＿ＰＣカード３０２がＰＣＩホスト制御部２０１に１対１接続される構成となる。
【００１０】
このように、ＣａｒｄＢｕｓ＿ＰＣカードにＩＤＳＥＬ信号が定義されていないことから、図３（Ａ）に示すＰＣＩバス２０２にＣａｒｄＢｕｓ＿ＰＣカード３０２を接続すると、コンフィギュレーション時に、ＣａｒｄＢｕｓ＿ＰＣカードは、ＰＣＩデバイスへのアクセスと自己宛のアクセスとを判別することができない。
【００１１】
特開２００３−３１６７２５号公報には、ブリッジを用いることなくＰＣカードをＰＣＩデバイスとして使用する方法および回路が開示されている。この従来の方法によれば、ＣＰＵにより制御されるバス切換回線３５が設けられる。ＣＰＵがＰＣカード規格に準拠した回路に対して指令を下した場合には、ＣＰＵはバス切換回線を導通させてＣ／ＢＥ指令バスをＰＣカードへ切り換え、それ以外の場合にはＣＰＵはバス切換回線を遮断することで、バスの衝突を回避する。
【００１２】
【特許文献１】特開２００３−３１６７２５号公報（段落００１５〜００１６、図２）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記従来の方法では、ＣＰＵがＰＣカードに対してアクセスする場合には、ＣＰＵがバス切換用の制御信号をバス切換回線へ出力する必要があり、ＣＰＵの負荷が増大するという問題を有している。
【００１４】
本発明の目的は、制御負荷を低減させると共に回路の複雑化を回避できるバス制御方法および装置を提供することにある。
【課題を解決するための手段】
【００１５】
本発明によれば、バス接続されたデバイスにＣａｒｄＢｕｓ（カードバス）準拠デバイスが含まれる場合、デバイスにアクセスするためのトランザクションの開始を示すトランザクション開始信号を用いて、ＣａｒｄＢｕｓ準拠デバイス専用のトランザクション開始信号を生成する。より具体的な態様によれば、デバイスにアクセスするためのアドレスがＣａｒｄＢｕｓ準拠デバイスにアクセスするためのアドレスであるか否かを判定し、ＣａｒｄＢｕｓ準拠デバイスにアクセスするためのアドレスである場合にトランザクション開始信号をＣａｒｄＢｕｓ準拠デバイス専用トランザクション開始信号として当該ＣａｒｄＢｕｓ準拠デバイスへ出力する。
【００１６】
たとえば、トランザクション開始信号はＣａｒｄＢｕｓ準拠デバイス以外のデバイスに共通に供給されるＰＣＩ（Peripheral Components Interconnection）上のＦＲＡＭＥ信号であり、ＣａｒｄＢｕｓ準拠デバイス以外のデバイスの各々はＩＤＳＥＬ信号により識別される。またデバイスにアクセスするためのアドレスはＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタに格納される。
【００１７】
また、本発明によれば、ＣａｒｄＢｕｓ準拠デバイス以外の任意のデバイスにアクセスする場合には当該デバイスに対するトランザクションの開始を示すトランザクション開始信号を生成し、ＣａｒｄＢｕｓ準拠デバイスにアクセスする場合にはトランザクション開始信号を用いてＣａｒｄＢｕｓ準拠デバイス専用のトランザクション開始信号を生成する。
【００１８】
本発明の一実施形態によれば、ＰＣカードに対してアクセスする時のみ、ＰＣＩのＦＲＡＭＥ信号からＰＣカード用ＦＲＡＭＥ信号を生成する手段を有する。たとえば、ＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタをモニタすることでアクセス先がＰＣカードであると判断すると、ＦＲＡＭＥ信号をＰＣカード用ＦＲＡＭＥ信号としてＰＣカードへ出力する。
【発明の効果】
【００１９】
本発明によれば、トランザクション開始信号を用いてＣａｒｄＢｕｓ準拠デバイス専用のトランザクション開始信号を生成することでＣａｒｄＢｕｓ準拠デバイスを個別にアクセスすることができるので、ホストＣＰＵの制御が不要となり負荷の軽減に寄与する。
【００２０】
さらに、ＰＣカードを接続する際にＰＣＩ-ＣａｒｄＢｕｓブリッジが不要になるため、コスト低減に寄与すると共に、ハードウェア設計時の部品配置の制約を減らすことができる。
【発明を実施するための最良の形態】
【００２１】
１．システム構成
図１は本発明の一実施形態によるＰＣＩ制御システムを示すブロック図である。本実施形態によるＰＣＩ制御システムは、ＰＣＩホスト制御部１０がＰＣＩバスを介して複数のＰＣＩデバイスおよびＣａｒｄＢｕｓ＿ＰＣカードに接続され、ホストＣＰＵ１１の制御下でそれらに対する書き込み／読み出し動作が実行される。ここでは、説明を簡単にするために、２つのＰＣＩデバイス＃１および＃２と１つのＣａｒｄＢｕｓ＿ＰＣカード＃１がＰＣＩバスに接続されているものとする。
【００２２】
ＰＣＩホスト制御部１０はホストブリッジ１０１を通してホストＣＰＵ１１に接続され、さらにホストブリッジ１０１にはＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタ１０２およびＣＯＮＦＩＧ＿ＤＡＴＡレジスタ１０３が接続されている。ＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタ１０２およびＣＯＮＦＩＧ＿ＤＡＴＡレジスタ１０３はＰＣＩサイクル発生部１０４に接続され、これらレジスタに格納された内容に基づいてＰＣＩサイクル発生部１０４は書き込み（ライト）／読み出し（リード）のＰＣＩサイクル（トランザクション）を発生する。
【００２３】
ＰＣＩデバイス＃１および＃２に対しては、周知のように、トランザクションにおいて、アドレス／データであるＡＤ信号、コマンドバイトイネーブルを示すＣＢＥ信号、イニシエータのデータ転送準備完了を示すＩＲＤＹ信号、ターゲットの準備完了を示すＴＲＤＹ信号、選択されたターゲットからのトランザクション動作中を示すＤＥＶＳＥＬ信号、トランザクション開始を示すＦＲＡＭＥ信号、コンフィグレーションサイクルを示すＩＤＳＥＬ信号などがＰＣＩ上でやりとりされる。
【００２４】
ＰＣＩデバイスのコンフィギュレーション・レジスタにアクセスして必要な情報の書き込み／読み出しを実行する場合、コンフィギュレーション・レジスタは２５６バイトのアドレス空間を持つので、どのデバイスのコンフィギュレーション・レジスタにアクセスするかは８ビットのアドレスで指定することができる。
【００２５】
たとえばＰＣＩデバイス＃１へのアクセスにはアドレス0x00を指定し、そのコンフィギュレーション・レジスタにデータ0x11223344を書き込みたい場合には、ホストＣＰＵ１１は、ＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタ１０２に0x00000000をライトし、続いてＣＯＮＦＩＧ＿ＤＡＴＡレジスタ１０３に0x11223344をライトする。これによりＰＣＩサイクル発生部１０４はアドレス0x00のライト・トランザクションを発生し、指定したＰＣＩデバイス＃１のコンフィギュレーション・レジスタにライトを行うことができる。
【００２６】
また、ＰＣＩデバイス＃２へのアクセスにはアドレス0x10を指定し、そのコンフィギュレーション・レジスタからデータを読み出したい場合には、ホストＣＰＵ１１はＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタ１０２に0x10000000をライトすることでＰＣＩサイクル発生部１０４はアドレス0x10のリード・トランザクションを発生し、指定したＰＣＩデバイス＃２のコンフィギュレーション・レジスタからデータを読み出しＣＯＮＦＩＧ＿ＤＡＴＡレジスタ１０３に転送する。したがって、ホストＣＰＵ１１は、ＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタ１０２に0x10000000をライトした後でＣＯＮＦＩＧ＿ＤＡＴＡレジスタ１０３をリードすることで、ＰＣＩデバイス＃２のコンフィギュレーション・レジスタの内容を読み出すことができる。
【００２７】
これに対して、ＣａｒｄＢｕｓ＿ＰＣカード＃１にはＩＤＳＥＬ信号が定義されていないので、本実施形態によればＦＲＡＭＥ信号を加工してＣａｒｄＢｕｓ＿ＰＣカード＃１に専用のＦＲＡＭＥ信号を生成する。すなわち、ＰＣＩホスト制御部１０は、ＣａｒｄＢｕｓ＿ＰＣカードにアクセスするときのみＣａｒｄＢｕｓ＿ＰＣカード用のＦＲＡＭＥ信号（以下、ＦＲＡＭＥ（Ｃａｒｄ）信号と記す。）を当該ＣａｒｄＢｕｓ＿ＰＣカード＃１へ出力するカードＦＲＡＭＥ信号生成部１０５を有する。このＦＲＡＭＥ（Ｃａｒｄ）信号により、ＣａｒｄＢｕｓ＿ＰＣカード＃１は自己宛のトランザクション開始を識別することが可能となる。
【００２８】
２．カードＦＲＡＭＥ信号生成部
カードＦＲＡＭＥ信号生成部１０５は、ＣａｒｄＢｕｓ＿ＰＣカードにアクセスするときのみＣａｒｄＢｕｓ＿ＰＣカード用のＦＲＡＭＥ（Ｃａｒｄ）信号を生成するが、この機能を実現する種々の回路を考えることができる。ここではカードアドレス判定部１０６とＯＲゲート１０７とを用いた回路を例示する。
【００２９】
カードアドレス判定部１０６は、ＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタ１０２の設定値がＣａｒｄＢｕｓ＿ＰＣカード＃１のアドレスと一致するか否か判定し、ＣａｒｄＢｕｓ＿ＰＣカード＃１のアドレスである場合には判定結果信号ＳCARDをロー（アクティブ）に、それ以外ではハイ（非アクティブ）にする。ＯＲゲート１０７は、カードアドレス判定部１０６の判定結果信号ＳCARDとＰＣＩサイクル発生部１０４からのＦＲＡＭＥ信号と入力し、その論理和をＦＲＡＭＥ（Ｃａｒｄ）信号としてＣａｒｄＢｕｓ＿ＰＣカード＃１へ出力する。
【００３０】
このように、ＰＣＩデバイスとＣａｒｄＢｕｓ＿ＰＣカードとが混在する場合、通常のＰＣＩデバイスで用いられるＦＲＡＭＥ信号からＦＲＡＭＥ（Ｃａｒｄ）信号を生成することで、ＣａｒｄＢｕｓ＿ＰＣカード＃１はコンフィギュレーション時のアクセスを識別することができる。ＣａｒｄＢｕｓ＿ＰＣカード＃１が選択される場合、他のＰＣＩデバイス＃１および＃２はＩＤＳＥＬ信号がハイ（非アクティブ）となっているので、ＦＲＡＭＥ信号がロー（アクティブ）となっても反応しない。なお、ＣａｒｄＢｕｓ＿ＰＣカード＃１のコンフィギュレーション・レジスタに対するリード／ライトの動作は、ＦＲＡＭＥ信号がＦＲＡＭＥ（Ｃａｒｄ）信号である点を除いて、上述したＰＣＩデバイスの場合と同様である。
【００３１】
３．ＰＣＩデバイス／ＰＣカードへのアクセス動作
カードアドレス判定部１０６は、ＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタ１０２の設定値がＣａｒｄＢｕｓ＿ＰＣカード＃１にアクセスするためのアドレスなのか、ＰＣＩデバイスにアクセスするためのアドレスなのかを判定する。以下、ＰＣＩデバイス／カードへのアクセス動作について説明する。
【００３２】
図２（Ａ）は、本実施形態によるＰＣＩホスト制御部のＰＣＩデバイスアクセス時の動作を示すタイミング図であり、図２（Ｂ）はＣａｒｄＢｕｓ＿ＰＣカードアクセス時の動作を示すタイミング図である。
【００３３】
まず、ＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタ１０２の設定値がＰＣＩデバイスへのアクセスを意味する場合、図２（Ａ）に示すように、判定結果信号ＳCARDはハイレベルになるので、ＯＲゲート１０７の出力であるＦＲＡＭＥ（Ｃａｒｄ）信号もＦＲＡＭＥ信号に関係なくハイレベル（非アクティブ）に維持される。すなわち、ＰＣＩサイクル発生部１０４がＦＲＡＭＥ信号をロー（アクティブ）、ターゲットのＰＣＩデバイスのＩＤＳＥＬ信号をハイ（アクティブ）、ターゲット以外のＰＣＩデバイスのＩＤＳＥＬ信号をロー（非アクティブ）にして当該ターゲットのトランザクションを開始しても、ＦＲＡＭＥ（Ｃａｒｄ）信号は非アクティブレベル（ハイレベル）を保持するため、そのアクセスに対してＣａｒｄＢｕｓ＿ＰＣカード＃１が応答することはない。
【００３４】
ＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタ１０２の設定値がＣａｒｄＢｕｓ＿ＰＣカード＃１へのアクセスを意味する場合、図２（Ｂ）に示すように、判定結果信号ＳCARDはローレベルになるので、ＯＲゲート１０７はＦＲＡＭＥ信号をそのままＦＲＡＭＥ（Ｃａｒｄ）信号としてＣａｒｄＢｕｓ＿ＰＣカード＃１へ出力する。その際、ＰＣＩデバイスは何れもターゲットではないのでＩＤＳＥＬ信号はロー（非アクティブ）である。したがって、ＰＣＩサイクル発生部１０４がＦＲＡＭＥ信号をロー（アクティブ）にしてトランザクションを開始すると、そのアクセスに対してターゲットであるＣａｒｄＢｕｓ＿ＰＣカード＃１のみが応答し、他のＰＣＩデバイスが応答することはない。
【００３５】
なお、本実施形態では、カードＦＲＡＭＥ信号生成部１０５がＰＣＩホスト制御部１０内に設けられているが、既存のＰＣＩホスト制御部の外部の付加回路として図１と同様に接続して使用することも可能である。
【００３６】
また、ＰＣＩホスト制御部１０の機能をプログラム制御プロセッサ上でプログラムを実行することにより実現することも可能である。その場合、カードアドレス判定部１０６およびＯＲゲート１０７も１つのプログラム部分として組み込まれる。
【００３７】
４．他の実施形態
図１に示す実施形態では、１つのＣａｒｄＢｕｓ＿ＰＣカード＃１がＰＣＩバスに接続された場合を例示したが、ｎ（ｎ＞１）個のＣａｒｄＢｕｓ＿ＰＣカード＃１〜＃ｎが接続されていても基本的な構成は同様である。すなわち、カードアドレス判定部１０６は、ＣａｒｄＢｕｓ＿ＰＣカード＃１〜＃ｎの各々にアクセスするためのアドレスと各々に対応する判定結果信号ＳCARD#1〜ＳCARD#nとを有し、ＯＲゲート１０７＿＃１〜１０７＿＃ｎは判定結果信号ＳCARD#1〜ＳCARD#nのそれぞれを入力し、ＰＣＩサイクル発生部１０４からのＦＲＡＭＥ信号を共通に入力する。ＯＲゲート１０７＿＃１〜１０７＿＃ｎの各々の動作は、上述した１個のＯＲゲート１０７の場合と同じである。
【００３８】
したがって、本実施形態によれば、複数個のＣａｒｄＢｕｓ＿ＰＣカード＃１〜＃ｎをＰＣＩバスに接続して識別することが可能となり、図１に示す実施形態と同様の効果を得ることができる。
【産業上の利用可能性】
【００３９】
本発明は、ＰＣＩとＣａｒｄＢｕｓインタフェースを持った情報処理装置あるいはパーソナルコンピュータ、サーバ、あるいは、ＣａｒｄＢｕｓ＿ＰＣカードの接続を前提に設計されたルータなどの電子機器に適用可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施形態によるＰＣＩ制御システムを示すブロック図である。
【図２】（Ａ）は、本実施形態によるＰＣＩホスト制御部のＰＣＩデバイスアクセス時の動作を示すタイミング図であり、（Ｂ）はＣａｒｄＢｕｓ＿ＰＣカードアクセス時の動作を示すタイミング図である。
【図３】（Ａ）は従来のＰＣＩバスの概略的ブロック図であり、（Ｂ）はＰＣＩ−ＣａｒｄＢｕｓブリッジを用いてＣａｒｄＢｕｓ＿ＰＣカードをＰＣＩに接続した構成を示すブロック図である。
【符号の説明】
【００４１】
１０  ＰＣＩホスト制御部
１１  ホストＣＰＵ
１０１  ホストブリッジ
１０２  ＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタ
１０３  ＣＯＮＦＩＧ＿ＤＡＴＡレジスタ
１０４  ＰＣＩサイクル発生部
１０５  カードＦＲＡＭＥ信号生成部
１０６  カードアドレス判定部
１０７  ＯＲゲート
【図１】
2008102886.tif 000003
【図２】
2008102886.tif 000004
【図３】
2008102886.tif 000005