(57)【要約】【課題】  黒挿入率を増加させることなく残像現象を低減することのできるアクティブマトリックス型表示装置を提供する。【解決手段】  基板上にマトリクス状に配設された複数の画素部ＰＸと、画素部の列毎に接続されて複数の画素部それぞれに映像信号を供給する複数の信号線Ｘと、それぞれ画素部の行毎に接続された複数の走査線Ｙとを備え、各画素部は、映像を表示する光学素子１６と、奇数フレームと偶数フレームについての映像信号の記録と光学素子への映像信号の供給とを順次交互に繰り返して行う画素回路１７ａ、１７ｂとを有し、走査線からの制御信号に基づいて、映像信号を線順次方式で読み込むと共に映像を面順次方式で表示するアクティブマトリクス型表示装置である。【選択図】    図２
2008102213.tif 000002
【特許請求の範囲】
【請求項１】
基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続されて複数の画素部それぞれに映像信号を供給する複数の信号線と、
それぞれ前記画素部の行毎に接続された複数の走査線とを備え、
各画素部は、映像を表示する光学素子と、奇数フレームと偶数フレームについての映像信号の記録と前記光学素子への映像信号の供給とを順次交互に繰り返して行う画素回路とを有し、
前記走査線からの制御信号に基づいて、前記映像信号を線順次方式で読み込むと共に映像を面順次方式で表示することを特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記画素回路は、奇数フレームについての映像信号の記録と前記光学素子への当該映像信号の供給を行う第１の画素回路と、偶数フレームについての映像信号の記録と前記光学素子への当該映像信号の供給を行う第２の画素回路とを備え、
前記第１の画素回路が奇数フレームについての映像信号の記録を行うときは前記第２の画素回路は前記光学素子へ偶数フレームについての映像信号の供給を行い、前記第２の画素回路が偶数フレームについての映像信号の記録を行うときは前記第１の画素回路は前記光学素子へ奇数フレームについての映像信号の供給を行うようになされていることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記光学素子は、低電位の第１電圧電源線と高電位の第２電圧電源線との間に接続され、供給電流に応じて発光する表示素子であり、
前記第１及び第２のそれぞれの画素回路は、前記第２電圧電源線と前記表示素子との間に接続されゲート制御電圧に応じて前記表示素子に供給される電流量を制御する駆動トランジスタと、前記駆動トランジスタのドレインと前記表示素子との間に接続されているとともに、前記走査線からの制御信号によりオン、オフ制御される出力スイッチと、前記駆動トランジスタのゲート、ソース間に接続される保持容量とをそれぞれ有することを特徴とする請求項２に記載のアクティブマトリクス型表示装置。
【請求項４】
前記第１及び第２のそれぞれの画素回路は更に、前記駆動トランジスタのドレインと前記信号線との間に接続されているとともに、前記走査線からの制御信号によりオン、オフ制御され前記信号線からの映像信号を取り込む画素スイッチと、前記駆動トランジスタのゲート、ドレイン間に接続されているとともに、前記走査線からの制御信号によりオン、オフ制御されるスイッチとをそれぞれ有することを特徴とする請求項３に記載のアクティブマトリクス型表示装置。
【請求項５】
前記第１及び第２のそれぞれの画素回路は更に、一方の電極が前記駆動トランジスタのゲートに接続された書込容量と、トランジスタにより形成され前記書込容量の他方の電極と前記信号線との間に接続されているとともに、前記走査線からの制御信号によりオン、オフ制御され前記信号線からの映像信号を前記画素部に取り込む画素スイッチと、前記駆動トランジスタのゲート、ドレイン間に接続されているとともに、前記走査線からの制御信号によりオン、オフ制御されるスイッチとをそれぞれ有することを特徴とする請求項３に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示素子を含む表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
パーソナルコンピュータ、情報携帯端末あるいはテレビジョン等の表示装置として、平面型のアクティブマトリクス型表示装置が広く利用されている。近年、このような平面型のアクティブマトリクス型表示装置として、液晶素子を用いた液晶表示装置、有機ＥＬ素子のような自己発光素子を用いた有機ＥＬ表示装置などが盛んに開発されている。
【０００３】
一般に、アクティブマトリクス型表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動回路等を備えている。各表示画素は、液晶素子あるいは有機ＥＬ素子などの光学素子、およびこの光学素子に駆動信号を供給する画素回路により構成されている。
【０００４】
ここで、走査線駆動回路は画像データの更新周期である１フレーム期間に複数の走査線を順次駆動し、信号線駆動回路は各走査線の駆動される１水平走査期間において１行分の画素信号を複数の信号線に並列的に出力する。この画素信号は、画素回路に設けられた保持容量を充電し、再び１フレーム期間後に新たな画素信号によって充電されるまで保持される。
【０００５】
ところで、上述の表示方式では、線順次で画面映像を切替え、次の画面映像の切り替えまでは表示状態を保持するホールド駆動を採用していることから、動画表示において観察者の視覚に残像現象が生じて画質低下が生じている。  
このような観察者の視覚による動画視認性の低下については、例えば、垂直操作を２倍にして通常の画素信号による走査に加え、黒信号を用いた走査を行う「黒挿入技術」が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００３−２９５１５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述の黒挿入技術においてもなお解決すべき課題が存在した。  
特許文献１に記載の黒挿入技術では、表示時に画面に「黒い帯」が挿入されて走査されるが、液晶表示装置では、液晶の応答スピード以上での黒挿入を行うことはできない。即ち、黒挿入率の増加にも限界があるため、黒挿入率を増加させなくても良い対応が求められる。  
また有機ＥＬ表示装置では、黒挿入技術を採用した場合は、瞬時の発光電流を大きくする必要があり、消費電力増加と寿命低下につながるという問題を抱えていた。従って、黒挿入率を低下させることのできる対応が求められる。
【０００７】
この発明は以上の点に鑑みなされたもので、その目的は、黒挿入率を増加させることなく残像現象を低減することのできるアクティブマトリックス型表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続されて複数の画素部それぞれに映像信号を供給する複数の信号線と、それぞれ前記画素部の行毎に接続された複数の走査線とを備え、各画素部は、映像を表示する光学素子と、奇数フレームと偶数フレームについての映像信号の記録と前記光学素子への映像信号の供給とを順次交互に繰り返して行う画素回路とを有し、前記走査線からの制御信号に基づいて、前記映像信号を線順次方式で読み込むと共に映像を面順次方式で表示することを特徴とする。
【発明の効果】
【０００９】
この発明のアクティブマトリクス型表示装置によれば、黒挿入率を増加させることなく残像現象を低減することができる。
【発明を実施するための最良の形態】
【００１０】
〔第１の実施の形態〕  
以下、図面を参照しながら、本発明の実施形態に係るアクティブマトリクス型表示装置について詳細に説明する。  
図１に示すように、表示装置は、表示パネル１０および表示パネル１０を制御するコントローラ１２を備えている。
【００１１】
表示パネル１０は、ガラス板等の光透過性絶縁基板８上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に複数本がそれぞれ接続されているｎ組の走査線Ｙ（１〜ｎ）と、表示画素の列毎にそれぞれ接続されたｍ本の信号線Ｘ（１〜ｍ）を有し、さらに複数の走査線Ｙを表示画素の行毎に順次駆動する走査線駆動回路１４、および複数の信号線Ｘを駆動する信号線駆動回路１５を備えている。
【００１２】
図１に示すコントローラ１２は表示パネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４および信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４および信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００１３】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号Ｄａｔａ１〜Ｄａｔａｍをアナログ形式に変換し複数の信号線Ｘに並列的に供給する。走査線駆動回路１４は、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素ＰＸに制御信号を供給する。これにより、複数の走査線Ｙには、制御信号が供給され、各表示画素ＰＸが駆動される。
【００１４】
図２は、表示画素ＰＸの等価回路を示す図である。各表示画素ＰＸは、光学素子１６、およびこの光学素子１６に映像信号を供給する２つの画素回路１７ａ、１７ｂを有している。画素回路１７ａ、１７ｂには、２つの映像記録再生回路１８ａ、１８ｂ及び複数のスイッチＳＷ１〜ＳＷ４が設けられている。  
そして、複数の走査線Ｙからの走査信号に基づいてそれぞれの映像記録再生装置１８ａ、１８ｂの動作が指示され、それぞれのスイッチＳＷ１〜ＳＷ４の動作がコントロールされる。なお、複数の走査線Ｙは図示していない。
【００１５】
映像記録再生回路１８ａは、例えば光学素子１６が偶数フレームの映像信号を表示しているときは奇数フレームの映像信号を線順次方式によって記憶し、次の映像表示タイミングで記憶した奇数フレームの映像信号を光学素子１６に供給する。映像記録再生回路１８ｂは、例えば光学素子１６が奇数フレームの映像信号を表示しているときは偶数フレームの映像信号を線順次方式によって記憶し、次の映像表示タイミングで記憶した偶数フレームの映像信号を光学素子１６に供給する。
【００１６】
スイッチＳＷ１、ＳＷ２はそれぞれ映像記録再生装置１８ａ、１８ｂと信号線Ｘとの接続を断続する。スイッチＳＷ３、ＳＷ４はそれぞれ映像記録再生装置１８ａ、１８ｂと光学素子１６との接続を断続する。
【００１７】
図３は、表示画素の動作を説明する図である。  
奇数フレームの映像データを表示画素に読み込むときは、信号線駆動回路１５は、信号線Ｘに奇数フレームの映像信号を出力する。次に、走査線ＹがスイッチＳＷ１を所定期間ＯＮとする。スイッチＳＷ１がＯＮの期間に、映像記録再生装置１８ａが映像信号を記憶する。この動作は従来と同じ動作であり、線順次で映像信号の書き込みが行われる。このときはスイッチＳＷ２はＯＦＦとなっているため、映像記録再生装置１８ｂには映像信号は書き込まれない。  
また、奇数フレームの映像データを表示画素に読み込むときは、その開始時に、信号線駆動回路１５は、ほぼ同期する形で全表示画素のスイッチＳＷ３をＯＦＦとし、スイッチＳＷ４をＯＮとする。即ち、全表示画素の光学素子１６には、偶数フレームの映像信号が映像記録再生回路１８ｂから供給され、表示パネル１１には、偶数フレームの映像が表示される。  
従って上述の状態は、奇数フレームの映像信号を線順次で記録し、一つ前の偶数フレームの映像信号を面順次で表示している状態である。
【００１８】
続いて偶数フレームの映像データを表示画素に読み込むときは、信号線駆動回路１５は、信号線Ｘに偶数フレームの映像信号を出力する。次に、走査線ＹがスイッチＳＷ２を所定期間ＯＮとする。スイッチＳＷ２がＯＮの期間に、映像記録再生装置１８ｂが映像信号を記憶する。この動作は従来と同じ動作であり、線順次で映像信号の書き込みが行われる。このときはスイッチＳＷ１はＯＦＦとなっているため、映像記録再生装置１８ａには映像信号は書き込まれない。  
また、偶数フレームの映像データを表示画素に読み込むときは、その開始時に、信号線駆動回路１５は、ほぼ同期する形で全表示画素のスイッチＳＷ４をＯＦＦとし、スイッチＳＷ３をＯＮとする。即ち、全表示画素の光学素子１６には、奇数フレームの映像信号が映像記録再生回路１８ａから供給され、表示パネル１１には、奇数フレームの映像が表示される。  
従って上述の状態は、偶数フレームの映像信号を線順次で記録し、一つ前の奇数フレームの映像信号を面順次で表示している状態である。
【００１９】
なお、本実施の形態での黒挿入は全表示画素に対して一時に行うことができる。  
例えば、光学素子１６が自己発光素子の場合は、スイッチＳＷ３（又はＳＷ４）をＯＮとしている映像表示中において、所定期間、全表示画素のスイッチＳＷ３（又はＳＷ４）をＯＦＦとする。  
これによって、光学素子１６は発光を停止し、黒表示がなされる。そして、所定期間経過後、スイッチＳＷ４（又はＳＷ３）をＯＮとし新たな映像信号を光学素子１６に供給する。
【００２０】
また、光学素子１６が液晶の場合は、スイッチＳＷ３（又はＳＷ４）をＯＮとしている映像表示中において、所定期間、全表示画素のスイッチＳＷ３（又はＳＷ４）をＯＦＦとする。そして、不図示のスイッチを切替えて光学素子１６と低電圧源とを接続する。  
これによって、光学素子１６がノーマリブラックであれば黒表示がなされる。光学素子１６がノーマリホワイトのときは、光学素子１６と高電圧源とを接続すれば良い。そして、所定期間経過後、スイッチＳＷ４（又はＳＷ３）をＯＮとし新たな映像信号を光学素子１６に供給する。
【００２１】
なお、上述の黒挿入のための所定期間は、例えば、映像表示期間のうち、垂直ブランキング期間とすることができる。  
また、上述のフレーム表示→黒挿入表示→フレーム表示→・・・の動作は、適宜のタイミングで実施することができる。スイッチの切り替え、断続によってこの動作を制御することができるため、柔軟な黒挿入が可能となる。
【００２２】
本実施の形態によれば、映像信号は面順次で表示され、従って黒挿入もフレーム単位で実行されるため、従来の線順次方式による黒挿入と比較して残像の発生を抑制することができる。その結果、黒挿入率も従来と同等若しくはそれ以下に抑えて高品位の表示を可能とすることができる。
【００２３】
なお、本実施の形態で使用する光学素子１６としては、ＯＣＢ液晶、有機ＥＬ、無機ＥＬなど動画表示可能な素子であれば良い。  
また、上述の実施の形態では、複数の走査線Ｙを用いて、映像記録再生装置１８ａ、１８ｂ、スイッチＳＷ１〜ＳＷ４の動作を制御したが、例えば、これらの動作を制御するコントロールブロックを画素回路に設け、走査線Ｙの数を減少しても良い。
【００２４】
〔第２の実施の形態〕
第２の実施の形態では、表示画素ＰＸが有機ＥＬ表示装置用に構成されている点が第１の実施の形態と異なっている。従って、第１の実施の形態と同一の部位には同一の符号を付してその詳細の説明は省略する。
【００２５】
図４に第２の実施の形態の表示画素ＰＸの等価回路を示す。各表示画素ＰＸは、表示素子として、自己発光素子である有機ＥＬ素子２０、およびこの有機ＥＬ素子２０に駆動電流を供給する２つの画素回路２１ａ、２１ｂを有している。  
一つの画素回路２１ａは、駆動トランジスタＤＲＴａ、保持容量Ｃｓａ、画素スイッチＳＷ１ａ、スイッチＳＷ１ｂ、出力スイッチＳＷ３を備えている。他の画素回路２１ｂは、駆動トランジスタＤＲＴｂ、保持容量Ｃｓｂ、画素スイッチＳＷ２ａ、スイッチＳＷ２ｂ、出力スイッチＳＷ４を備えている。なお、駆動トランジスタＤＲＴａ、ＤＲＴｂは例えばＰチャネル型の薄膜トランジスタにより構成されている。
【００２６】
以下、一つの画素回路２１ａについてその構成を説明する。なお、他の画素回路２１ｂについてはその構成が同様であるため、詳細の説明は省略する。  
駆動トランジスタＤＲＴａ、出力スイッチＳＷ３、および有機ＥＬ素子２０は、高電位電源端子と低電位電源端子との間で直列に接続されている。駆動トランジスタＤＲＴａのソースは高電位電源端子に接続されている。有機ＥＬ素子２０は、一方の電極、ここでは陰極が低電位電源端子に接続されている。出力スイッチＳＷ３は、一方の端子が駆動トランジスタＤＲＴａのドレインに、他方の端子が有機ＥＬ素子２０の陽極にそれぞれ接続される。
【００２７】
駆動トランジスタＤＲＴａは、映像信号に応じた信号電流を有機ＥＬ素子２０に出力する。出力スイッチＳＷ３は、走査線Ｙ（不図示）からの制御信号によりオン（導通状態）、オフ（非導通状態）制御され、駆動トランジスタＤＲＴａと有機ＥＬ素子２０との接続、非接続を制御する。
【００２８】
保持容量Ｃｓａは、駆動トランジスタＤＲＴａのソース、ゲート間に接続され、映像信号により決定される駆動トランジスタＤＲＴａのゲート制御電位を保持する。保持容量Ｃｓａは互いに平行に対向した一対の平板状の電極を有し、ここでは、駆動トランジスタＤＲＴａのゲート電極膜と、ポリシリコン層とにより平行平板容量として形成されている。
【００２９】
画素スイッチＳＷ１ａは、対応する信号線Ｘと駆動トランジスタＤＲＴａのドレインとの間に接続されている。画素スイッチＳＷ１ａは、走査線Ｙから供給される制御信号に応答してオン（導通状態）、オフ（非導通状態）制御され、対応信号線Ｘから映像信号を取り込む。
【００３０】
スイッチＳＷ１ｂは、駆動トランジスタＤＲＴａのドレイン、ゲート間に接続されている。スイッチＳＷ１ｂは、走査線Ｙからの制御信号に応じてオン（導通状態）、オフ（非導通状態）制御され、駆動トランジスタＤＲＴａのゲート、ドレイン間の接続、非接続を制御する。
【００３１】
次に、表示画素の動作について説明する。図５は、表示画素の動作を説明する図である。  
奇数フレームの映像データを表示画素に読み込むときは、走査線駆動回路１４は、走査線Ｙを介して出力スイッチＳＷ３を非導通状態とし、続いて、走査線Ｙに制御信号を設定して、画素スイッチＳＷ１ａ、スイッチＳＷ１ｂを導通状態とする。そして信号線駆動回路１５が、信号線Ｘより奇数フレームの映像信号電流を流し、駆動トランジスタＤＲＴａのゲートソース間電圧を保持可能な保持容量Ｃｓａに書き込む。これによって、駆動トランジスタＤＲＴａのゲート電位はこの電流量に応じた電位に設定される。  
この動作は従来と同じ動作であり、線順次で映像信号の書き込みが行われる。このときは画素スイッチＳＷ２ａ、スイッチＳＷ２ｂはＯＦＦとなっているため、保持容量Ｃｓｂには映像信号は書き込まれない。
【００３２】
奇数フレームの映像データを表示するときは、走査線駆動回路１４は、走査線Ｙに制御信号を設定して画素スイッチＳＷ１ａ、スイッチＳＷ１ｂを非導通状態とすることによって、画素回路２１ａと信号線Ｘとを切り離すが、書き込まれた映像電流に対応した駆動トランジスタＤＲＴａのゲート電位は、保持容量Ｃｓａによって保持されている。  
次に走査線駆動回路１４は、走査線Ｙを介して出力スイッチＳＷ３を導通状態とする。そうすると、駆動トランジスタＤＲＴａのゲートソース間電圧に対応した発光電流が有機ＥＬ素子２０に流れ、有機ＥＬ素子２０は、発光電流に対応した輝度で発光する。
【００３３】
また、奇数フレームの映像データを表示画素に読み込むときは、その開始時に、ほぼ同期する形で走査線駆動回路１４は、走査線Ｙを介して出力スイッチＳＷ３をＯＦＦし、出力スイッチＳＷ４をＯＮとする。即ち、全表示画素の有機ＥＬ素子２０には、偶数フレームの映像信号が駆動トランジスタＤＲＴｂから供給され、表示パネル１１には、偶数フレームの映像が表示される。
【００３４】
従って上述の状態は、奇数フレームの映像信号を線順次で記録し、一つ前の偶数フレームの映像信号を面順次で有機ＥＬ素子２０に供給し、表示している状態である。
【００３５】
なお、偶数フレームの映像データを表示画素に読み込む動作は、上述の一つの画素回路２１ａと他の画素回路２１ｂとの動作が入れ替わったものであるため、その詳細の説明は省略する。
【００３６】
本実施の形態においても、第１の実施の形態と同様の効果を得ることができる。
【００３７】
〔バリエーション〕
図６は、第２の実施の形態の画素回路２１ａ、２１ｂのバリエーションを示す図である。  
本バリエーションでは、各スイッチＳＷ１ａ、ＳＷ１ｂ、ＳＷ３として、それぞれ薄膜トランジスタＳＳＴ、ＴＣＴ、ＢＣＴを用いている。そして、走査線駆動回路１４からは書込制御線ＳＧ介してＳＳＴおよびＴＣＴのＯＮ−ＯＦＦを制御する信号が供給され、発光制御線ＢＧを介してＢＣＴのＯＮ−ＯＦＦを制御する信号が供給される。  
なお、この画素回路を用いた動作は第２の実施の形態と同一であるためその詳細の説明は省略する。
【００３８】
また本発明は、第２の実施の形態に示す電流を映像信号とする有機ＥＬ表示装置に限られず、電圧を映像信号とする有機ＥＬ表示装置にも適用することが可能である。  
図７は、本発明の他の実施の形態に係る画素回路の等価回路図である。この電圧を映像信号とする画素回路は周知の回路であるためその詳細の構成及び動作の説明は省略する。  
その他、本発明は前述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することできる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００３９】
前述した実施形態では、画素回路を構成する薄膜トランジスタを全て同一の導電型、ここではＰチャネル型で構成する場合について説明したが、これに限定されず、全てをＮチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、スイッチをＮチャネル型の薄膜トランジスタ、駆動トランジスタおよび出力スイッチをＰチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
【００４０】
更に、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な発光素子を適用可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態に係る表示装置の構成を示す回路図。
【図２】上記表示装置における表示画素の等価回路を示す図。
【図３】表示画素の動作を説明する図
【図４】上記表示装置における他の実施の形態の表示画素の等価回路を示す図。
【図５】表示画素の動作を説明する図
【図６】他の実施の形態の画素回路のバリエーションを示す図。
【図７】他の実施の形態の表示画素の等価回路を示す図。
【符号の説明】
【００４２】
１０…表示パネル、１２…コントローラ、１４…走査線駆動回路、１５…信号線駆動回路、１６…光学素子、１８ａ…映像記録再生回路、１８ｂ…映像記録再生回路、２０…有機ＥＬ素子、ＳＷ１ａ，Ｓｗ２ａ…画素スイッチ、ＤＲＴａ，ＤＲＴｂ…駆動トランジスタ、ＳＷ１ｂ，ＳＷ２ｂ…スイッチ、ＳＷ３，ＳＷ４…出力スイッチ、ＢＧ…発光制御線、ＳＧ…書込制御線、ＣＧ…キャンセル制御線、ＰＸ…表示画素、Ｘ…信号線、Ｙ…走査線。
【図１】
2008102213.tif 000003
【図２】
2008102213.tif 000004
【図３】
2008102213.tif 000005
【図４】
2008102213.tif 000006
【図５】
2008102213.tif 000007
【図６】
2008102213.tif 000008
【図７】
2008102213.tif 000009