(57)【要約】【課題】半導体装置を製造する際の信頼性試験を適切に行うこと。【解決手段】半導体装置の製造方法は、半導体チップ（２、２ａ〜２ｄ）が有する全ての通常メモリセルに対する冗長メモリセルで置換された通常メモリセルの割合を示す置換率の高低に基づいて前記半導体チップに対して行うべき信頼性試験の条件を決定するステップ（Ｓ３１、Ｓ５０）を具備する。置換率の高低に基づいて信頼性試験の条件を決定することで半導体装置を製造する際の信頼性試験が適切に行われる。より具体的には、置換率が高いすなわち程度の悪い半導体チップに対しては入念な信頼性試験を行い、置換率が低いすなわち程度の良い半導体チップに対しては比較的簡易な信頼性試験を行うことが可能になる。したがって、信頼性試験の所要時間と半導体装置の製造コストとが削減される。【選択図】図１
2008130174.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体チップが有する全ての通常メモリセルに対する冗長メモリセルで置換された通常メモリセルの割合を示す置換率の高低に基づいて前記半導体チップに対して行うべき信頼性試験の条件を決定するステップ
を具備する
半導体装置の製造方法。
【請求項２】
前記信頼性試験は、組み立て後の前記半導体チップに対して行われる機能試験を含み、
前記（ａ）ステップは、
（ａ１）前記置換率が第１置換率の場合に前記機能試験を行う際のバーンインの時間を第１時間に決定し、前記置換率が前記第１置換率より高い第２置換率である場合に前記バーンインの時間を前記第１時間より長い第２時間に決定するステップ
を含む
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記信頼性試験は、組み立て前の前記半導体チップに対して行われる負荷試験を含み、
前記（ａ）ステップは、
（ａ２）前記置換率が前記第１置換率である場合に前記負荷試験の回数を第１回数に決定し、前記置換率が前記第２置換率である場合に前記回数を前記第１回数より多い第２回数に決定するステップ
を含む
請求項２に記載の半導体装置の製造方法。
【請求項４】
前記信頼性試験は、組み立て前の前記半導体チップに対して行われる負荷試験を含み、
前記（ａ）ステップは、
（ａ１）前記置換率が第１置換率である場合に前記負荷試験の回数を第１回数に決定し、前記置換率が前記第１置換率より高い第２置換率である場合に前記回数を前記第１回数より多い第２回数に決定するステップ
を含む
請求項１に記載の半導体装置の製造方法。
【請求項５】
（ｂ）前記半導体チップが備える所定の領域の状態を前記置換率を示す状態に変化させるステップと、
（ｃ）前記所定の領域の状態を電気的に検出することで前記置換率を検出するステップと
を具備し、
前記（ａ）ステップにおいては、前記（ｃ）ステップにおいて検出された前記置換率に基づいて前記条件を決定する
請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記所定の領域は、ヒューズ又は不揮発性メモリ素子を含む
請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に冗長メモリセルを備えた半導体装置に関する。
【背景技術】
【０００２】
近年、半導体メモリや、メモリとＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）とを同一基板上に備えたマイクロプロセッサのような半導体装置においては、必要とされるメモリ容量が増大している。このような半導体装置を製造する際のウエハ検査工程においては、欠陥のある通常メモリセル、例えば断線したワード線に接続された通常メモリセルを冗長メモリセルで置換することでメモリ機能を救済することが行われている。置換は、通常メモリセルと冗長メモリセルと置換用のヒューズとを予め形成しておき、欠陥のある通常メモリセルに対応した置換用のヒューズを切断することで行われる。特許文献１乃至４は、メモリ機能の救済に関連した従来技術を開示している。
【０００３】
同一の半導体ウエハ内のチップであっても、通常メモリに欠陥が発生する確率はチップ毎に異なると考えられる。したがって、欠陥のある通常メモリセルを冗長メモリセルで置換すると、通常メモリセル全体のうち冗長メモリセルで置換されたものの割合としての置換率が異なるチップが同一の半導体ウエハ内に混在することになる。これらのチップに対して、組み立て前のウエハ段階又は組み立て後の段階で信頼性試験が行われ、所定の基準を満たすものが半導体装置として出荷される。
【０００４】
【特許文献１】特開２０００−１７１５２５号公報
【特許文献２】特開２０００−２６０１９８号公報
【特許文献３】特開２００５−３４６９０２号公報
【特許文献４】特開平６−４５４５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
発明者は、以下のように認識した。置換率が高いことは、多くの通常メモリセルについて欠陥が発生したことを意味する。置換率の高いチップは、他の欠陥を潜在的に有している可能性が高く、より入念な信頼性試験を必要とする。また、置換率の高いすなわち程度の悪いチップに対して必要とされる信頼性試験は、置換率の低いすなわち程度の良いチップに対しては過剰である。
【課題を解決するための手段】
【０００６】
以下に、（発明を実施するための最良の形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための最良の形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００７】
本発明による半導体装置の製造方法は、（ａ）半導体チップ（２、２ａ〜２ｄ）が有する全ての通常メモリセルに対する冗長メモリセルで置換された通常メモリセルの割合を示す置換率の高低に基づいて前記半導体チップに対して行うべき信頼性試験の条件を決定するステップ（Ｓ３１、Ｓ５０）を具備する。
【発明の効果】
【０００８】
本発明によれば、置換率の高低に基づいて信頼性試験の条件を決定することで半導体装置を製造する際の信頼性試験が適切に行われる。より具体的には、置換率が高いすなわち程度の悪い半導体チップに対しては入念な信頼性試験を行い、置換率が低いすなわち程度の良い半導体チップに対しては比較的簡易な信頼性試験を行うことが可能になる。したがって、信頼性試験の所要時間と半導体装置の製造コストとが削減される。
【発明を実施するための最良の形態】
【０００９】
添付図面を参照して、本発明による半導体装置の製造方法を実施するための最良の形態を以下に説明する。
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の製造方法のフローチャートである。本実施形態に係る半導体装置の製造方法は、第１ウエハテストを行うステップＳ１０と、トリミングを行うステップＳ２０と、組み立てを行うステップＳ４０と、機能試験の条件を決定するステップＳ５０と、機能試験を行うステップＳ６０（Ｓ６０ａ〜Ｓ６０ｄ）と、次工程を行うステップＳ７０（Ｓ７０ａ〜Ｓ７０ｄ）とを含む。
【００１１】
第１ウエハテストを行うステップＳ１０においては、欠陥のある通常メモリセルを検出するための第１ウエハテストを図２に示された半導体ウエハ１に対して行う。半導体ウエハ１に設けられたチップ２（２ａ〜２ｄ）の各々には、通常メモリセルと、冗長メモリセルと、通常メモリセルを冗長メモリセルで置換するための置換用のヒューズと、置換率記憶領域とが設けられている。置換率記憶領域は、例えば、記憶用のヒューズ、又は、フラッシュメモリやＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）のような不揮発性メモリ素子を備えている。記憶用のヒューズ及び不揮発性メモリ素子は、チップ２が備える電極パッドに接続される。第１ウエハテストを半導体ウエハ１に対して行い、チップ２の各々について、欠陥のある通常メモリセルを検出する。
【００１２】
トリミングを行うステップＳ２０においては、チップ２の各々について、第１ウエハテストを行うステップＳ１０において検出された欠陥のある通常メモリセルに対応する置換用のヒューズを切断し、欠陥のある通常メモリセルを冗長メモリセルで置換する。さらに、トリミングを行うステップＳ２０においては、チップ２の各々について、通常メモリセル全体のうち冗長メモリセルで置換されたものの割合としての置換率に対応するように置換率記憶領域の状態を変化させる。具体的には、記憶用のヒューズを切断すること、又は、置換率を示すデータを不揮発性メモリ素子に書き込むことで置換率記憶領域の状態を変化させる。その結果、チップ２としてのチップ２ａ〜２ｄは、例えば、以下のように変化する。チップ２ａは、通常メモリセル全体の２０％以上１００％以下が冗長メモリセルで置換され、置換率記憶領域が２０％以上１００％以下の置換率Ａを示す状態Ａに変化する。チップ２ｂは、通常メモリセル全体の１０％以上２０％未満が冗長メモリセルで置換され、置換率記憶領域が１０％以上２０％未満の置換率Ｂを示す状態Ｂに変化する。チップ２ｃは、通常メモリセル全体の１０％未満が冗長メモリセルで置換され、置換率記憶領域が０％より高く１０％より低い置換率Ｃを示す状態Ｃに変化する。チップ２ｄは、欠陥のある通常メモリセルが検出されないためにいずれの通常メモリセルも置換されないで、置換率記憶領域が０％の置換率Ｄを示す状態Ｄに変化する。
【００１３】
組み立てを行うステップＳ４０においては、半導体ウエハ１から複数の半導体装置を組み立てる。はじめに、半導体ウエハ１をダイシングしてチップ２どうしを分離する。分離されたチップ２の各々をリードフレームに固定する。次に、チップ２の電極パッドとリードフレームの端子とを金属線で接続する。次に、チップ２を樹脂などのパッケージに封止する。さらに、マーキング及びリード加工を行う。組み立てを行うステップＳ４０においては、記憶用のヒューズ又は不揮発性メモリ素子とリードとが接続される。
【００１４】
機能試験の条件を決定するステップＳ５０においては、チップ２の各々について、置換率記憶領域の状態を電気的に検出することで置換率を検出し、置換率の高低に基づいて機能試験を行うステップＳ６０において機能試験を行う際のバーンインの条件を決定する。バーンインは、温度電圧ストレスを所定のサイクルでかける加速試験を意味する。置換率記憶領域の状態の検出は、記憶用のヒューズの導通又は非導通を検出すること、或いは、不揮発性メモリ素子に記憶されたデータを読み出すことで行われる。チップ２ａについては、置換率記憶領域の状態Ａ及び置換率Ａが検出され、８時間のバーンインを行うことが決定される。チップ２ｂについては、置換率記憶領域の状態Ｂ及び置換率Ｂが検出され、４時間のバーンインを行うことが決定される。チップ２ｃについては、置換率記憶領域の状態Ｃ及び置換率Ｃが検出され、２時間のバーンインを行うことが決定される。チップ２ｄについては、置換率記憶領域の状態Ｄ及び置換率Ｄが検出され、バーンインを行わないことが決定される。置換率とバーンインの条件とを対応付けたテーブルを用意しておけば、機能試験の条件を決定するステップＳ５０の自動化が可能である。
【００１５】
機能試験を行うステップＳ６０（Ｓ６０ａ〜Ｓ６０ｄ）においては、チップ２の各々について、信頼性試験としての機能試験を行う。チップ２ａについては、機能試験を行うステップＳ６０ａにおいて、機能試験を行う際に８時間のバーンインを行う。チップ２ｂについては、機能試験を行うステップＳ６０ｂにおいて、機能試験を行う際に４時間のバーンインを行う。チップ２ｃについては、機能試験を行うステップＳ６０ｃにおいて、機能試験を行う際に２時間のバーンインを行う。チップ２ｄについては、機能試験を行うステップＳ６０ｄにおいて、機能試験を行う際にバーンインを行わない。
【００１６】
次工程を行うステップＳ７０（Ｓ７０ａ〜Ｓ７０ｄ）においては、機能試験を行うステップＳ６０における機能試験において所定の基準を満たしたチップ２の各々について、次工程を行う。次工程は、例えば、他の試験・検査又は出荷のための梱包である。チップ２ａは、機能試験において所定の基準を満たした場合、次工程を行うステップＳ７０としての次工程を行うステップＳ７０ａに進む。チップ２ｂは、機能試験において所定の基準を満たした場合、次工程を行うステップＳ７０としての次工程を行うステップＳ７０ｂに進む。チップ２ｃは、機能試験において所定の基準を満たした場合、次工程を行うステップＳ７０としての次工程を行うステップＳ７０ｄに進む。チップ２ｄは、機能試験において所定の基準を満たした場合、次工程を行うステップＳ７０としての次工程を行うステップＳ７０ｄに進む。次工程を行うステップＳ７０ａ〜Ｓ７０ｄにおいては、同一の次工程を行っても良く、置換率に応じて異なる次工程を行っても良い。
【００１７】
本実施形態によれば、置換率の高低に対応したバーンイン条件下での機能試験を行うことにより半導体装置を製造する際の信頼性試験が適切に行われる。
【００１８】
（第２の実施形態）
図３は、本発明の第２の実施形態に係る半導体装置の製造方法のフローチャートである。本実施形態に係る半導体装置の製造方法は、第１ウエハテストを行うステップＳ１０と、トリミングを行うステップＳ２０と、第２ウエハテストを行うステップＳ３０と、組み立てを行うステップＳ４０と、機能試験の条件を決定するステップＳ５０と、機能試験を行うステップＳ６０（Ｓ６０ａ〜Ｓ６０ｄ）と、次工程を行うステップＳ７０（Ｓ７０ａ〜Ｓ７０ｄ）とを含む。本実施形態に係る半導体装置の製造方法は、第１の実施形態に係る半導体装置の製造方法に第２ウエハテストを行うステップＳ３０が追加されたものである。第２ウエハテストを行うステップＳ３０は、トリミングを行うステップＳ２０の後、且つ、組み立てを行うステップＳ４０の前に実行される。第２ウエハテストを行うステップＳ３０は、負荷試験の条件の決定をするステップＳ３１と負荷試験を行うステップＳ３２（Ｓ３２ａ〜３２ｄ）とを含んでいる。本実施形態については、第２ウエハテストを行うステップＳ３０について説明し、第１の実施形態と共通する部分の説明を省略する。
【００１９】
負荷試験の条件の決定をするステップＳ３１においては、チップ２の各々について、置換率記憶領域の状態を電気的に検出することで置換率を検出し、置換率の高低に基づいて負荷試験を行うステップＳ３２において信頼性試験として行う負荷試験の回数を決定する。置換率記憶領域の状態を検出する方法は、機能試験の条件の決定をするステップＳ５０における場合と同様である。チップ２ａについては、置換率記憶領域の状態Ａ及び置換率Ａが検出され、回数が１００回に決定される。チップ２ｂについては、置換率記憶領域の状態Ｂ及び置換率Ｂが検出され、回数が５０回に決定される。チップ２ｃについては、置換率記憶領域の状態Ｃ及び置換率Ｃが検出され、回数が１０回に決定される。チップ２ｄについては、置換率記憶領域の状態Ｄ及び置換率Ｄが検出され、回数が０回に決定される。置換率と回数とを対応付けたテーブルを用意しておけば、負荷試験の条件の決定をするステップＳ３１の自動化が可能である。
【００２０】
負荷試験を行うステップＳ３２（Ｓ３２ａ〜Ｓ３２ｄ）においては、チップ２の各々について、電圧を印加する負荷試験を行う。チップ２ａについては、負荷試験を行うステップＳ３２ａにおいて、負荷試験を１００回行う。チップ２ｂについては、負荷試験を行うステップＳ３２ｂにおいて、負荷試験を５０回行う。チップ２ｃについては、負荷試験を行うステップＳ３２ｃにおいて、負荷試験を１０回行う。チップ２ｄについては、負荷試験を行うステップＳ３２ｄにおいて、負荷試験を０回行う（負荷試験を行わない）。負荷試験で所定の基準を満たさないチップ２には印が付けられ、組み立てを行うステップＳ４０において組み立てられない（ダイシング後リードフレームに固定されない）。
【００２１】
本実施形態によれば、置換率に応じた回数の負荷試験を行うことにより半導体装置を製造する際の信頼性試験が適切に行われる。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の第１の実施形態に係る半導体装置の製造方法のフローチャートである。
【図２】図２は、半導体ウエハの平面図である。
【図３】図３は、本発明の第２の実施形態に係る半導体装置の製造方法のフローチャートである。
【符号の説明】
【００２３】
１…半導体ウエハ
２（２ａ〜２ｄ）…チップ
【図１】
2008130174.tif 000003
【図２】
2008130174.tif 000004
【図３】
2008130174.tif 000005