(57)【要約】  【課題】少ない枚数のレチクルセットで、シングルコアデバイスとマルチコアデバイスの両方のデバイスを製造できる、新規な耐湿リングレイアウトを提案する。【解決手段】同一回路構成を有するチップを複数含む半導体デバイスにおいて、複数チップを個々に囲うように形成された複数の第一耐湿リングと、複数チップの全体を囲うように形成された第二耐湿リングとを有する。【選択図】図６
2008027934.tif 000002
【特許請求の範囲】
【請求項１】
同一回路構成を有するチップを複数含む半導体装置において、
前記複数チップを個々に囲う複数の第一耐湿リングと、
前記複数チップの全体を囲う第二耐湿リングと、
前記複数チップ間を接続する配線と
を有することを特徴とする半導体装置。
【請求項２】
前記複数チップは、各々パッドを有し、
前記パッドは、各々の前記チップを囲う前記第一耐湿リング内に配置されることを特徴とする、請求項１記載の半導体装置。
【請求項３】
第一内部回路と、
前記第一内部回路に隣接する第二内部回路と、
前記第一内部回路を囲う第一耐湿リングと、
前記第二内部回路を囲う第二耐湿リングと、
前記第一内部回路と前記第二内部回路を接続する配線と、
前記第一内部回路、前記第二内部回路及び前記配線を囲う第三耐湿リングと
を有することを特徴とする半導体装置。
【請求項４】
前記第一耐湿リングに設けられた第一開口部と、
前記第二耐湿リングに設けられた第二開口部とをさらに有し、
前記配線は、前記第一開口部及び前記第二開口部とを通って、前記第一内部回路と前記第二内部回路とを接続することを特徴とする、請求項３記載の半導体装置。
【請求項５】
前記第一内部回路に接続される第一パッドと、
前記第二内部回路に接続される第二パッドとをさらに有し、
前記第一パッドは、前記第一耐湿リング内に配置され、
前記第二パッドは、前記第二耐湿リング内に配置されることを特徴とする、請求項３又は４記載の半導体装置。
【請求項６】
前記第三耐湿リングの一部は、前記第一耐湿リング又は前記第二耐湿リングの一部と共有されることを特徴とする、請求項３乃至５のいずれか１項に記載の半導体装置。
【請求項７】
四辺を有する半導体チップと、
前記半導体チップ内に形成された内部回路と、
前記内部回路を囲って連続的に形成された第一耐湿リングと、
前記半導体チップの四辺のうち、少なくとも一辺において開放された第二耐湿リングと
を有することを特徴とする半導体装置。
【請求項８】
前記第二耐湿リングの開放端部は、チップ外周面に接していることを特徴とする、請求項７記載の半導体装置。
【請求項９】
同一回路構成を有するチップが複数形成された半導体ウェーハにおいて、
前記チップ間にはスクライブラインが配置され、
前記各チップを個別に囲う第一耐湿リングと、
複数のチップを囲う第二耐湿リングと
を有することを特徴とする半導体ウェーハ。
【請求項１０】
シングルコアデバイスの製造に使用する、各チップを囲う耐湿リングパターンを有する第一の複数枚レチクルと、
マルチコアデバイスの製造に使用する、複数チップを囲う耐湿リングパターンを有する第二の複数枚レチクルとを有し、
前記第一の複数枚レチクルの一部と、前記第二の複数枚レチクルの一部は、同一レチクルであり、
前記第一の複数枚レチクルを使用してシングルコアデバイスを製造し、
前記第二の複数枚レチクルを使用してマルチコアデバイスを製造することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くは半導体装置に関し、特に、チップ内部への水分の浸入を防止する耐湿リングを備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図１は、一般的な半導体装置の断面図である。図１に示すように、半導体ウェーハ１（以下、単にウェーハとする）上に形成されたＭＯＳトランジスタ２等の活性素子と、導電体で形成される配線層３、プラグ５、及び層間絶縁膜４の積層からなる配線構造を有する。
【０００３】
図２は、同一の回路パターンを有する集積回路６（以下チップと呼ぶ）が、一枚のウェーハ１上に複数形成された状態を示す平面図である。このようなウェーハ１は、チップ６間に設けられたスクライブライン７に沿ってダイシングされ、個々のチップに分離される。ダイシング工程によって切断された各チップ６の側壁面には、図１で示した層間絶縁膜４の断面が露出する。酸化シリコン等の層間絶縁膜４は、大気中の水分を透過する性質を有する。外部雰囲気中の水分がチップ６の側壁面から内部に侵入すると、導電体からなる配線層３やプラグ５が腐食したり、ＭＯＳトランジスタの特性が劣化するといった問題が生じる。
【０００４】
大気中の水分の浸入を阻止するために、チップ６外周を耐湿リングで囲う技術が知られている。かかる耐湿リングは、チップ６外周に沿って連続的に形成され、水分がチップ６内部へ浸入する経路を遮断する。
【０００５】
耐湿リングに関する文献として、例えば特許文献１がある。以下に耐湿リングの構造及び製造工程の一例を説明する。
【０００６】
図３は、ウェーハ上に形成された複数チップの一部を拡大した平面図である。各チップ６は、ＭＯＳトランジスタ等の素子、及び配線層からなる内部回路８が形成される領域と、内部回路８を囲むように形成された耐湿リング９を有する。各チップ６間にはスクライブライン７が設けられる。
【０００７】
図４は、図３のＡ−Ａ’断面図である。内部回路８が形成される領域のウェーハ１表面には、ＭＯＳトランジスタ２が形成される。また内部回路８の領域には、ＭＯＳトランジスタ２に接続される配線層Ｌ１〜Ｌ６と、配線層を接続するプラグＰ１〜Ｐ６とを含む多層配線構造が形成される。各配線層の間には層間絶縁層Ｄ１〜Ｄ８が形成される。層間絶縁膜Ｄ８上にはパッシベーション膜２０が形成される。
【０００８】
耐湿リング９は、配線層Ｌ１〜Ｌ６と同一の導電層で形成される耐湿リング導体パターンＬＳ１〜ＬＳ６と、プラグＰ１〜Ｐ６と同一の導電層で形成される耐湿リング導体パターンＰＳ１〜ＰＳ６の積層より構成される。
【０００９】
このように耐湿リング９は、内部回路８の多層配線構造と同じ層構造を有し、内部回路８と共通の工程により、同時に形成することが可能である。多くの場合、耐湿リングはグランド電位等の所定電位に固定される。
【００１０】
近年、同一チップが複数形成されたウェーハにおいて、ダイシングによってチップを個々に切り離すのではなく、複数のチップをウェーハ上の配線で接合して、ひとつのデバイスを構成することが検討されている。これに関連する技術として、例えば特許文献２がある。
【００１１】
図５（Ａ）、（Ｂ）は、特許文献２に開示された、複数チップをウェーハ上で配線接続する手法の説明図である。図５（Ａ）はチップ毎にダイシングされるデバイスを製造するためのレチクルを表す。レチクル１０ａは、内部回路８が形成される領域及びスクライブライン７の領域を含む。レチクル１０ａを用いて、同一の回路パターンを有するチップを、ウェーハ上に複数形成する。スクライブライン７は各チップ間に形成され、個々のチップがダイシングによって切り離される。
【００１２】
一方図５（Ｂ）は、隣接するチップ間をウェーハ上の配線で接続し、単一のデバイスを製造するためのレチクルを表す。内部回路８の構成は、図５（Ａ）に示されるレチクルの内部回路８の構成と同一である。スクライブライン７の一部に設けられた領域８ｃには、隣接するチップを接続する接続配線が形成される。このようなレチクル１０ｂを使用することで、内部回路８の配線と同時に、チップ間の接続配線が形成される。この場合、チップ間のスクライブイライン７に沿ってダイシングは行われない。特許文献２では、耐湿リングの構造及び必要性に関しては何ら言及していない。
【００１３】
以下、本明細書においては、チップを個々に切り離して構成されたデバイスをシングルコアデバイスと、チップを複数個単位で切り離して構成されたデバイスをマルチコアデバイスと呼ぶ。
【特許文献１】特開２００４−２９６８４３号公報
【特許文献２】特開平３−９４４６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
半導体デバイスの製造者は、ユーザーからの要求に応じて、シングルコアデバイスまたはマルチコアデバイスを製造しなければならず、いずれの要求があった場合にも短期間で製造、供給が可能なように、製造に必要なレチクルセットを用意しておくことが望ましい。
【００１５】
シングルコアデバイスを製造するためには、各チップを囲う耐湿リングパターンを有するレチクルを一式用意する。例えば６層配線のデバイスの場合、製造工程にもよるが、配線プロセスに１５枚程度のレチクルが必要となる。ところがマルチコアデバイスを製造するためには、耐湿リングの構成に何らかの工夫をする必要があり、シングルコアデバイスに使用するレチクルとは異なるレチクル一式を用意しなければならない。すなわち、配線プロセスに必要な１５枚程度のレチクルを別途用意する必要がある。
【００１６】
シングルコアデバイスの製造に必要なレチクル一式と、マルチコアデバイスの製造に必要なレチクル一式の両方を用意すると、配線プロセスに対して合計３０枚前後のレチクルを作成することになり、レチクル作成に掛かる費用が非常に高額になる。
【００１７】
本発明者らはこの点に着目し、なるべく少ない枚数のレチクルセットで、シングルコアデバイスとマルチコアデバイスの両方のデバイスを製造できる、新規な耐湿リングレイアウトを提案する。
【課題を解決するための手段】
【００１８】
特に、本発明者らは、第一内部回路及び第二内部回路と、第一及び第二内部回路間に設けられたスクライブラインと、第一内部回路を囲う第一耐湿リングと、第二内部回路を囲う第二耐湿リングと、第一内部回路、第二内部回路及びスクライブラインを囲う第三耐湿リングと、を有する半導体装置を提案する。
【００１９】
シングルコアデバイスを製造する場合、第一内部回路と第二内部回路間に配置されたスクライブラインに沿ってダイシングされる。第一耐湿リングと第二耐湿リングは各々第一内部回路、第二内部回路を囲って連続的に形成される。
【００２０】
マルチコアデバイスを製造する場合、第一耐湿リングの一部に第一開口部を設け、第二耐湿リングの一部に第二開口部を設け、第一及び第二開口部を通して、第一及び第二内部回路間を接続する接続配線を形成する。第一内部回路と第二内部回路は、第一内部回路と第二内部回路間に配置されたスクライブラインに沿って切断、分離されることなく、マルチコアデバイスを構成する。第三耐湿リングが、第一内部回路と第二内部回路及び接続配線を囲って連続的に形成される。
【発明の効果】
【００２１】
シングルコアデバイスを製造する場合、第一耐湿リングが第一内部回路を囲い、第二耐湿リングが第二内部回路を囲い、水分の浸入を防止する。またマルチコアデバイスを製造する場合、第三耐湿リングが第一内部回路、第二内部回路及び接続配線を囲い、水分の浸入を防止する。この耐湿リングのレイアウトを用いれば、従来よりも少ない枚数のレチクルセットで、シングルコアデバイスとマルチコアデバイスの両方のデバイスを製造することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本実施の形態の詳細を説明する。
【実施例１】
【００２３】
図６（Ａ）〜（Ｃ）は、本発明の耐湿リングレイアウトの概念図である。図６（Ａ）は、１ショット内に、同一回路構成を有するチップが複数個含まれていることを示す。１ショットとは、ステッパーを使用してレチクルを移動させ、ウエハー上に露光を行う場合において、一回の露光でウェーハ上に照射される領域をいう。本実施例では、隣接する２つのチップをマルチコアデバイスとする場合について説明する。
【００２４】
図６（Ａ）を参照するに、第一内部回路１１と、第一内部回路１１の領域を囲う様に設けられた第一耐湿リング１３と、第一内部回路１１に隣接する第二内部回路１２と、第二内部回路１２の領域を囲う様に設けられた第二耐湿リング１４と、第一耐湿リング１３と第二耐湿リング１４の間に設けられたスクライブライン１６と、第一耐湿リング１３、第二耐湿リング１４及び、スクライブライン１６を囲う第三耐湿リング１５が設けられる。
【００２５】
図６（Ｂ）は、本発明の耐湿リングレイアウトを使用して製造したシングルコアデバイスである。図６（Ｃ）は、本発明の耐湿リングレイアウトを使用して製造したマルチコアデバイスである。
【００２６】
シングルコアデバイスにおいては、第一耐湿リング１３が第一内部回路１１を囲って連続的に形成され、第一内部回路の耐湿性を確保する。同様に、第二耐湿リング１４は第二内部回路１２を囲って連続的に形成される。
【００２７】
マルチコアデバイスを製造する場合には、第一内部回路１１と第二内部回路１２は接続配線１７で接続される。第三耐湿リング１５が第一内部回路１１、第二内部回路１２、及び接続配線１７を囲って連続的に形成され、耐湿性を確保する。このマルチコアデバイスは、後述するように、シングルコアデバイスの製造に使用する複数枚のレチクルの一部を変更するだけで、製造することができる。
【００２８】
図７（Ａ）〜（Ｅ）は、図６（Ｂ）のＡ―Ａ’断面の工程図である。図７（Ａ）〜（Ｅ）に基づいて、シングルコアデバイスの製造工程を説明する。
【００２９】
尚、図６（Ｂ）のＡ―Ａ’線は、第一耐湿リング１３の２箇所と、第三耐湿リング１５の１箇所、内部回路１１領域を横断するが、図７（Ａ）〜（Ｅ）では、第一耐湿リング１３の１箇所と、内部回路１１領域の断面のみ図示して説明することとする。
【００３０】
図７（Ａ）において、ウェーハ１のうち内部回路１１が形成される領域に、例えばＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法を用いて素子分離領域４０、４１を形成する。素子分離領域４０、４１によって画定された活性領域には、例えばゲート長３０ｎｍのＭＯＳトランジスタ２を形成する。内部回路１１の領域には更に、ＭＯＳトランジスタ２に接続される配線層とプラグを含む多層配線構造を形成する。
【００３１】
具体的には、図７（Ｂ）において、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、ウェーハ１全面に絶縁膜Ｄ１を堆積する。この絶縁膜Ｄ１はシリコン酸化膜の他、ＳｉＯＦ膜やＳｉＯＣ膜等の低誘電率膜を使用することができる。次いで、絶縁膜Ｄ１にプラグ形成用コンタクトホールＣ１を形成する。例えばドライエッチング技術を用いて、絶縁膜Ｄ１を選択的に除去し、直径５０ｎｍのコンタクトホールＣ１を形成してＭＯＳトランジスタ２の電極を露出させる。
【００３２】
一方、同じエッチング工程にて、チップ周辺に堆積する絶縁膜Ｄ１に、耐湿リング形成用溝Ｃ１１を形成する。耐湿リング形成用溝Ｃ１１の幅は、コンタクトホールＣ１の径と同程度のものが望ましい。
【００３３】
次に図７（Ｃ）において、プラグ形成用コンタクトホールＣ１及び耐湿リング形成用溝Ｃ１１の内部及び絶縁膜Ｄ１上に、導電層を堆積させる。その後、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、絶縁膜Ｄ１上に堆積したプラグＰ１用導電層を除去する。これにより、プラグ形成用コンタクトホールＣ１内にプラグＰ１が形成される。同時に、耐湿リング形成用溝Ｃ１１内に耐湿リング導電パターンＰＳ１が形成される。導電層として、タングステンやアルミニウム、銅などが適用可能である。また成膜方法としては、ＣＶＤ法やスパッタ法等が適用可能である。
【００３４】
次に、絶縁膜Ｄ１上に、配線層Ｌ１及び耐湿リング導電パターンＬＳ１を形成する。配線層Ｌ１及び耐湿リング導電パターンＬＳ１用の導電層としてアルミニウムや銅が適用可能である。導電層として銅を用いる場合、ダマシン法を用いて配線層を形成する。
【００３５】
具体的には図７（Ｄ）において、まず全面に絶縁膜Ｄ２を堆積する。絶縁膜Ｄ２は、絶縁膜Ｄ１と同様に、シリコン酸化膜やＳｉＯＦ膜、ＳｉＯＣ膜等の低誘電率膜が適用可能である。その後、エッチングによって、配線溝Ｃ２及び耐湿リング形成用溝Ｃ１２を形成する。
【００３６】
次いで図７（Ｅ）において、配線溝Ｃ２内、耐湿リング形成用溝Ｃ１２内及び絶縁膜Ｄ２上に、導電層を堆積させる。その後、絶縁膜Ｄ２上の導電層を、ＣＭＰ法によって除去し、配線溝Ｃ２内に銅からな配線層Ｌ１を形成する。また同時に、耐湿リング形成用溝Ｃ１２内に、耐湿リング導電パターンＬＳ１を形成する。
【００３７】
以降、同様の工程を繰り返し、多層配線構造を有する内部回路１１及び第一耐湿リング１３を形成する。同工程にて、図７（Ａ）〜（Ｅ）には図示しないが、第三耐湿リング１５も形成される。尚、配線層の形成工程において、配線層とプラグが一括のＣＭＰ工程で形成される、いわゆるデュアルダマシン法を用いてもよい。
【００３８】
図８は、図６（Ｂ）のＡ−Ａ’断面図である。上述したように第一耐湿リング１３及び第三耐湿リング１５は、内部回路１１の多層配線構造と同一の層構造を有し、内部回路１１の形成と同時に、共通の工程により形成される。層間膜Ｄ８上には、チップ上面からの水分の浸入を防ぐためのパッシベーション膜２０が形成される。パッシベーション膜２０としてＳｉ３Ｎ４膜等が適用可能である。
【００３９】
図９は、図６（Ｂ）のＢ−Ｂ’断面図である。内部回路１１の配線層Ｌ１〜Ｌ６と同一導電体層からなる耐湿リング導電パターンＬＳ１〜ＬＳ６、プラグＰ１〜Ｐ６と同一導電層からなる耐湿リング導電パターンＰＳ１〜ＰＳ６で構成される第一耐湿リング１３及び第三耐湿リング１５が形成される。
【００４０】
再び図６（Ｂ）を参照すると、第三耐湿リング１５はダイシングによって分断され、閉じたループとはなっていない。しかし、第一内部回路１１を囲って連続的に形成される第一耐湿リング１３によって、第一内部回路１１の耐湿性が確保される。
【００４１】
次に、本発明の耐湿リングレイアウトを利用して製造した、マルチコアデバイスについて説明する。
【００４２】
図１０は、図６（Ｃ）のＣ−Ｃ’断面図である。図中、図７，図８と同じ符号は同じものを示すものとして、説明は適宜省略する。
【００４３】
図１０には、第一内部回路１１及び第二内部回路１２の断面構造は示されていないが、図７及び図８と同様に、第一内部回路１１及び第二内部回路１２のプラグＰ１〜Ｐ６及び配線層Ｌ１〜Ｌ６を形成する工程と同時に、プラグ及び配線層と同一の導電層（ＰＳ１〜ＰＳ６及びＬＳ１〜ＬＳ６）からなる第一耐湿リング１３及び第二耐湿リング１４を形成する。
【００４４】
シングルコアデバイスの製造工程との相違点は、ＰＳ３層、ＬＳ３層及びＰＳ４層は、耐湿リング領域のうち、接続配線１７が形成される箇所には形成されないことである。
【００４５】
その結果、第一耐湿リング１３を構成する導電層壁の一部に、第一開口部３０が形成される。対向する第二耐湿リング１４の一部にも、同様に第二開口部３１が形成される。  
【００４６】
第一耐湿リング１３に形成された第一開口部３０、及び第二耐湿リング１４に形成された第二開口部３１を通って、第一内部回路１１と第二内部回路１２を接続する接続配線１７が形成される。接続配線１７は、配線層Ｌ３に相当する導電層を用いて形成される。
【００４７】
本実施例においては、ＰＳ３層、ＬＳ３層及びＰＳ４層部に、耐湿リングの開口部を形成し、Ｌ３層を用いて接続配線を形成したが、どの層を用いて開口部及び接続配線を形成するかは、本発明の本質ではなく、よって他の層で形成したり、複数の層を用いて形成してもよい。また、全体の配線層数も、本実施例に限定されるものではない。
【００４８】
図１１は、図６（Ｃ）のＤ−Ｄ’断面図である。プラグＰ１〜Ｐ６及び配線層Ｌ１〜Ｌ６と同一導電層からなる耐湿リング導体パターンＰＳ１〜ＰＳ６及びＬＳ１〜ＬＳ６で構成される導電体壁が形成される。また、この導電体壁には第一開口部３０が形成され、第一開口部を通る接続配線１７が形成される。
【００４９】
図１０及び図１１で説明したように、第一耐湿リング１３及び第二耐湿リング１４に、それぞれ第一開口部３０、第二開口部３１が形成されているため、第一内部回路１１、第二内部回路１２の耐湿性を確保するには不十分である。また接続配線１７は、第一耐湿リング１３及び第二耐湿リング１４の外側にも形成されるため、第一耐湿リング１３もしくは第二耐湿リング１４で耐湿性を確保することはできない。
【００５０】
しかし図６（Ｃ）に示されるように、第三耐湿リング１５が第一耐湿リング１３及び第二耐湿リング１４及び接続配線１７を囲って連続的に形成されるため、これらの回路の耐湿性を確保することができる。
【００５１】
図８及び図９で説明したシングルコアデバイスと、図１０及び図１１で説明したマルチコアデバイスとを比較して、本発明の効果を説明する。マルチコアデバイスにおいて、第一耐湿リング１３及び第二耐湿リング１４には各々第一開口部３０及び第二開口部３１を設ける必要がある。そのため、耐湿リング導電パターンのうち、ＰＳ３層、ＬＳ３層及びＰＳ４層に関しては、シングルコアデバイスとパターンが異なるレチクルを用意しなければならない。しかし、耐湿リング導電パターンＰＳ１、ＬＳ１、ＰＳ２、ＬＳ２、ＬＳ４、ＰＳ５、ＬＳ５、ＰＳ６、ＬＳ６に関しては、シングルコアデバイスと同じパターンであり、これらの層は、シングルコアデバイス用のレチクルを使用して製造することができる。
【００５２】
即ち、既にシングルコアデバイスの製造に必要なレチクルセットを有している場合、ＰＳ３層、ＬＳ３層及びＰＳ４層に対応する３枚のレチクルを新に作成するだけで、マルチコアデバイスを製造することができる。
【００５３】
尚、図６では、耐湿リング１３、１４及び１５のコーナー部分は、面取りをした形態を示した。これは、耐湿リングのコーナー部に加わる応力集中を避けるため、またフォトリソグラフィー工程やエッチング工程の加工寸法精度を上げるためである。しかし、耐湿リングのコーナー部が直角形状であっても、本発明が適用され得ることは言うまでもない。
【００５４】
図１２は、配線層のダミーパターンを示す図である。内部回路や耐湿リングパターンの存在しない部分に銅配線のダミーパターンを配置し、配線パターンの密度を均一化させることによって、上述したダマシン工程における平坦性を高めることができる。
【実施例２】
【００５５】
図１３は、本発明の実施例２を示す図である。図中、実施例１と同じ符号は同じものを示すものとして、説明は適宜省略する。図１３のレイアウト図によれば、実施例１と同様に、第一内部回路１１、第二内部回路１２と、各々の内部回路を囲う第一耐湿リング１３、第二耐湿リング１４が形成される。第一耐湿リング１３と第二耐湿リング１４の間にはスクライブライン１６が設けられ、第一内部回路１１、第二内部回路１２及びスクライブライン１６を囲う様に第三耐湿リング１５が形成される。
【００５６】
さらに、第一内部回路１１に接続される第一パッド郡２２は、第一耐湿リング１３内に配置される。同様に第二内部回路１２に接続される第二パッド郡２３は、第二耐湿リング１４内に配置される。これらのパッド郡は、それぞれ第一耐湿リング１３及び第二耐湿リング１４の外の領域には配置されない。
【００５７】
図１４は、図１３（Ｂ）のＡ―Ａ’断面図である。パッシベーション膜２０に形成された開口部下にパッド電極が形成される。パッド電極は、第一内部回路１１の配線層Ｌ６で形成される。
【００５８】
シングルコアデバイスを製造する場合、図１３（Ｂ）に示されるように、第一パッド郡２２のパッド電極は、第一耐湿リング１３によって囲われた領域に位置する。そのため、チップの側壁部から侵入する水分は、第一耐湿リング１３によって遮断される。またチップ上部から侵入する水分は、パッシベーション膜２０及びパッド電極であるＬ６層で概ね遮断される。尚、パッド電極の表面は、大気中の水分により多少腐食する場合もあるが、導電層であるＬ６層は水分を遮断するため、より下層の配線層やＭＯＳトランジスタ周辺へ水分が浸入することはない。
【００５９】
またマルチコアデバイスを製造する場合、図１３（Ｃ）に示されるように、チップ側壁部から侵入する水分は、第三耐湿リング１５によって遮断される。チップ上部から侵入する水分は、パッシベーション膜２０及びパッド電極であるＬ６層で概ね遮断される。
【実施例３】
【００６０】
図１５は、本発明の実施例３を示す図である。図中、実施例１及び２と同じ符号は同じものを示すものとして、説明は適宜省略する。図１５において、第一内部回路１１を囲う第一耐湿リング１３と、第二内部回路１２を囲う第二耐湿リング１４と、第一耐湿リング１３及び第二耐湿リング１４間に設けられたスクライブライン１６と、第一内部回路１１、第二内部回路１２、及びスクライブライン１６全体を囲う第三耐湿リング１５が開示される。第三耐湿リング１５の一部を、第一耐湿リング１３と第二耐湿リング１４の一部と共有する。
【００６１】
シングルコアデバイスを製造する場合は、第一及び第二の耐湿リングが、それぞれ第一内部回路１１及び第二内部回路１２の外周を取り囲んで連続的に形成される。
【００６２】
また、マルチコアデバイスを製造する場合には、第三耐湿リングが第一内部回路１１、第二内部回路１２、スクライブライン１６の領域を囲って連続的に形成される。
【００６３】
実施例１及び２では、第三耐湿リング１５は、第一耐湿リング１３及び第二耐湿リング１４の外側の領域に配置される。そのため、耐湿リングを形成する領域が大きくなり、チップ面積が増加する。しかし実施例３では、第三耐湿リング１５の一部を、第一耐湿リング１３及び第二耐湿リング１４の一部と共有とするため、耐湿リングを配置するのに必要な面積を抑えることができる。
【実施例４】
【００６４】
図１６（Ａ）〜（Ｃ）は、本発明の実施例４を示す図である。図中、実施例１から３と同じ符号は同じものを示すものとして、説明は適宜省略する。実施例１から３では、２つのチップを接続してマルチコアデバイスとする実施例を説明したが、この実施例４は４個のチップを接続してマルチコアデバイスとする実施例である。
【００６５】
図１６（Ａ）を参照すると、第一内部回路１１、第二内部回路１２、第三内部回路１８、第四内部回路１９と、それぞれの内部回路の外周部に第一耐湿リング１３、第二耐湿リング１４、第三耐湿リング２０、第四耐湿リング２１が配置される。第一から第四の各耐湿リング間にはスクライブライン１６を設ける。また第一から第四の耐湿リングおよびスクライブライン１６の全体を囲う第五耐湿リング２４が配置される。
【００６６】
図１６（Ｂ）に示されるように、シングルコアデバイスを製造する場合、第五耐湿リング２４はスクライブライン１６に沿って分断される。一方、第一耐湿リング１３は閉じたループ状に形成され、第一内部回路１３の耐湿性を確保する。図示はしないが、同様に第二から第四の耐湿リングが閉じたループ状に形成され、それぞれ第二から第四の内部回路の耐湿性を確保する。
【００６７】
また、図１６（Ｃ）に示されるように、４つのチップを接続してマルチコアデバイスとする場合、図１０及び図１１と同様に、第一から第四の耐湿リングを構成する導電体壁の一部に開口部が設けられ、その開口部を介して内部回路間の接続を行う接続配線１７が形成される。第五耐湿リング２４が、第一から第四の耐湿リング及び各接続配線１７を囲うようにループ状に形成されるので、第一から第四の内部回路および各接続配線１７の耐湿性を確保することができる。
【００６８】
もちろん、４つのチップでマルチコアデバイスを形成する以外にも、６つのチップや８つのチップでマルチコアデバイスを形成する場合にも、本発明を適用できることは言うまでもない。要するに、一つのレチクルに複数の同一チップを有し、ダイシングされ得るスクライブラインに沿って耐湿リングを複数種類配置することにより、シングルコアデバイスとマルチコアデバイスの製造を、最小限のレチクル変更で行うことができる。
【実施例５】
【００６９】
図１７は、本発明の実施例５を示す図である。図中、実施例１から４と同じ符号は同じものを示すものとして、説明は適宜省略する。図１７によれば、第一内部回路１１、第二内部回路１２と、それぞれの内部回路を囲う第一耐湿リング１３、第二耐湿リング１４が形成される。第一耐湿リング１３と第二耐湿リング１４の間にはスクライブライン１６が設けられ、さらに、第一内部回路１１、第二内部回路１２及びスクライブライン１６を囲う様に第三耐湿リング１５が配置される。
【００７０】
図１７においては、第一から第三の耐湿リングは、内側と外側の二重に配置されている。耐湿リングを内外の二重構造とすることによってクラックに対する耐湿性が向上する。即ち、スクライブライン１６に沿ってダイシングを行うと、ダイシング工程において、層間絶縁膜にクラックが発生する恐れがある。このクラックが耐湿リング内にまで達すると、クラックを通って耐湿リング内に水分が侵入する。本実施例のように、耐湿リングを二重に配置することにより、ダイシング工程でのクラックが発生しても、耐湿性を維持することができる。
【００７１】
二重に形成される耐湿リングの幅は同一である必要はなく、適宜調整可能である。また常に第一から第三の耐湿リング総てを二重に形成する必要はなく、第一耐湿リング１３と第二耐湿リング１４は二重に形成し、第三耐湿リングは一重に形成するなどの変形例も考えられる。
【００７２】
以上、実施例１から５について説明してきたが、それぞれの実施例を組み合わせて使用することも可能である。例えば、実施例４と実施例５を組み合わせて、４つのチップから構成されるマルチコアデバイスにおいて、第一から第五の耐湿リングをそれぞれ二重構造にすることも可能である。また、耐湿リングの断面形状は、図８等に示した形状に限られるものではなく、他の形状、例えば、ＬＳ１に対して複数本のＰＳ１が形成されるような形状であってもよい。
【００７３】
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
同一回路構成を有するチップを複数含む半導体装置において、
前記複数チップを個々に囲う複数の第一耐湿リングと、
前記複数チップの全体を囲う第二耐湿リングと、
前記複数チップ間を接続する配線と
を有することを特徴とする半導体装置。
（付記２）
前記複数チップは、各々パッドを有し、
前記パッドは、各々の前記チップを囲う前記第一耐湿リング内に配置されることを特徴とする、付記１記載の半導体装置。
（付記３）
第一内部回路と、
前記第一内部回路に隣接する第二内部回路と、
前記第一内部回路を囲う第一耐湿リングと、
前記第二内部回路を囲う第二耐湿リングと、
前記第一内部回路と前記第二内部回路を接続する配線と、
前記第一内部回路、前記第二内部回路及び前記配線を囲う第三耐湿リングと
を有することを特徴とする半導体装置。
（付記４）
前記第一耐湿リングに設けられた第一開口部と、
前記第二耐湿リングに設けられた第二開口部とをさらに有し、
前記配線は、前記第一開口部及び前記第二開口部とを通って、前記第一内部回路と前記第二内部回路とを接続することを特徴とする、付記３記載の半導体装置。
（付記５）
前記第一内部回路に接続される第一パッドと、
前記第二内部回路に接続される第二パッドとをさらに有し、
前記第一パッドは、前記第一耐湿リング内に配置され、
前記第二パッドは、前記第二耐湿リング内に配置されることを特徴とする、付記３又は４記載の半導体装置。
（付記６）
前記第三耐湿リングの一部は、前記第一耐湿リング又は前記第二耐湿リングの一部と共有されることを特徴とする、付記３乃至５のいずれか１項に記載の半導体装置。
（付記７）
前記第一乃至第三耐湿リングのいずれか一つが、内側と外側の二重構造を有することを特徴とする、付記３乃至６のいずれか１項に記載の半導体装置。
（付記８）
四辺を有する半導体チップと、
前記半導体チップ内に形成された内部回路と、
前記内部回路を囲って連続的に形成された第一耐湿リングと、
前記半導体チップの四辺のうち、少なくとも一辺において開放された第二耐湿リングと
を有することを特徴とする半導体装置。
（付記９）
前記第二耐湿リングの開放端部は、チップ外周面に接していることを特徴とする、付記８記載の半導体装置。
（付記１０）
同一回路構成を有するチップが複数形成された半導体ウェーハにおいて、
前記チップ間にはスクライブラインが配置され、
前記各チップを個別に囲う第一耐湿リングと、
複数のチップを囲う第二耐湿リングと
を有することを特徴とする半導体ウェーハ。
（付記１１）
シングルコアデバイスの製造に使用する、各チップを囲う耐湿リングパターンを有する第一の複数枚レチクルと、
マルチコアデバイスの製造に使用する、複数チップを囲う耐湿リングパターンを有する第二の複数枚レチクルとを有し、
前記第一の複数枚レチクルの一部と、前記第二の複数枚レチクルの一部は、同一レチクルであり、
前記第一の複数枚レチクルを使用してシングルコアデバイスを製造し、
前記第二の複数枚レチクルを使用してマルチコアデバイスを製造することを特徴とする半導体装置の製造方法。
【図面の簡単な説明】
【００７４】
【図１】一般的な半導体装置の断面図である。
【図２】同一の回路パターンを有する集積回路が、一枚のウェーハ上に複数形成された状態を示す平面図である。
【図３】ウェーハ上に形成された複数チップの一部を拡大した平面図である。
【図４】図３のＡ−Ａ’断面図である。
【図５】特許文献２に開示された、複数チップをウェーハ上で配線接続する手法の説明図である。
【図６】本発明の耐湿リングレイアウトの概念図である。
【図７】図６（Ｂ）のＡ―Ａ’断面の工程図である。
【図８】図６（Ｂ）のＡ−Ａ’断面図である。
【図９】図６（Ｂ）のＢ−Ｂ’断面図である。
【図１０】図６（Ｃ）のＣ−Ｃ’断面図である。
【図１１】図６（Ｃ）のＤ−Ｄ’断面図である。
【図１２】配線層のダミーパターンを示す図である。
【図１３】本発明の実施例２を示す図である。
【図１４】図１３（Ｂ）のＡ―Ａ’断面図である。
【図１５】本発明の実施例３を示す図である。
【図１６】本発明の実施例４を示す図である。
【図１７】本発明の実施例５を示す図である。
【符号の説明】
【００７５】
１  ウェーハ
２  ＭＯＳトランジスタ
３  配線層
４  層間絶縁膜
５  プラグ
６  チップ
７  スクライブライン
８  内部回路
８ｃ  接続配線領域
９  耐湿リング
１０ａ、１０ｂ  レチクル
１１、１２、１８、１９  内部回路
１３、１４、１５、２０、２１  耐湿リング
１６  スクライブライン
１７  接続配線
２０  パッシベーション膜
２２、２３  パッド郡
２４  第五耐湿リング
３０、３１  開口部
Ｌ１〜Ｌ６  配線層
Ｐ１〜Ｐ６  プラグ
Ｄ１〜Ｄ７  絶縁膜
ＬＳ１〜ＬＳ６、ＰＳ１〜ＰＳ６  耐湿リング導電パターン
【図１】
2008027934.tif 000003
【図２】
2008027934.tif 000004
【図３】
2008027934.tif 000005
【図４】
2008027934.tif 000006
【図５】
2008027934.tif 000007
【図６】
2008027934.tif 000008
【図７】
2008027934.tif 000009
【図８】
2008027934.tif 000010
【図９】
2008027934.tif 000011
【図１０】
2008027934.tif 000012
【図１１】
2008027934.tif 000013
【図１２】
2008027934.tif 000014
【図１３】
2008027934.tif 000015
【図１４】
2008027934.tif 000016
【図１５】
2008027934.tif 000017
【図１６】
2008027934.tif 000018
【図１７】
2008027934.tif 000019