(57)【要約】【課題】液晶装置等の電気光学装置の表示性能を高める。【解決手段】電気光学装置は、チャネル領域（１ａ´）と、データ線（６ａ）に電気的に接続されたデータ線側ソースドレイン領域（１ｄ）と、画素電極（９ａ）に電気的に接続された画素電極側ソースドレイン領域（１ｅ）とを有する第１の半導体層を含むトランジスタ（３０）を備える。更に、チャネル領域と互いに同じ導電型の不純物をチャネル領域よりも高濃度に含み、且つ、チャネル領域の少なくとも一部に接触すると共にデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域に接触しない高濃度領域（２１０）を有する第２の半導体層（１ａａ）とを備える。【選択図】図６
2008052075.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上の表示領域で互いに交差する複数のデータ線及び複数の走査線と、
前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた画素電極と、
チャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域とを有する第１の半導体層を含むトランジスタと、
前記チャネル領域と互いに同じ導電型の不純物を前記チャネル領域よりも高濃度に含み、且つ、前記チャネル領域の少なくとも一部に接触すると共に前記データ線側ソースドレイン領域及び前記画素電極側ソースドレイン領域に接触しない高濃度領域を有する第２の半導体層と
を備えたことを特徴とする電気光学装置用基板。
【請求項２】
前記第２の半導体層は、前記第１の半導体層と互いに同じ層に設けられることを特徴とする電気光学装置用基板。
【請求項３】
前記第２の半導体層は、前記第１の半導体層と互いに異なる層に設けられることを特徴とする電気光学装置用基板。
【請求項４】
前記トランジスタは、前記第１の半導体層よりも上層側に配置されると共に前記チャネル領域と、前記基板上で平面的に見て、互いに重なるゲート電極を有しており、
前記第２の半導体層は、前記第１の半導体層よりも下層側に設けられる
ことを特徴とする電気光学装置用基板。
【請求項５】
請求項１から４のいずれか一項に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
【請求項６】
請求項５に記載の電気光学装置を具備してなる電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置に用いられる電気光学装置用基板、及び該電気光学装置用基板を備えてなる電気光学装置、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）がリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。このような遮光手段或いは遮光膜について、例えば特許文献１は、ＴＦＴのチャネル領域において、ゲート電極として機能する走査線によって遮光する技術を開示している。特許文献２によれば、チャネル領域上に形成された複数の遮光膜と、内面反射光を吸収する層とを設けることによってＴＦＴのチャネル領域に到達する光を低減している。特許文献３は、ＴＦＴの好適な動作の確保及び走査線の狭小化を可能としつつ、ＴＦＴのチャネル領域に入射する入射光を極力低減する技術を開示している。
【０００３】
【特許文献１】特開２００４−４７２２号公報
【特許文献２】特許３７３１４４７号公報
【特許文献３】特開２００３−２６２８８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、例えば、チャネル領域とソースドレイン領域との間に形成される、例えばＬＤＤ（Lightly Doped Drain）領域等の接合領域に光が照射された場合には、接合領域に光リーク電流が生じてしまうという問題点がある。このような問題点に対し、接合領域を遮光するための遮光手段をできる限り大きく形成することが考えられるが、画素において実質的に光が透過する開口領域を狭めることは、表示性能の観点から好ましくない。一方、このような光リーク電流は、例えばＴＦＴがＮチャネル型（即ち、ＮＰＮ型）である場合には、接合領域において光励起によって生じた電子がソースドレイン領域に移動することにより生じる電流成分と、接合領域において光励起によって生じたホール（即ち、正孔）がチャネル領域へ移動することによって発生するバイポーラ効果に起因した電流成分とからなると考えられる。
【０００５】
本発明は、例えば上述した問題点に鑑みなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、ＴＦＴにおける光リーク電流の発生を低減可能な電気光学装置に用いられる電気光学装置用基板、及びそのような電気光学装置用基板を備えた電気光学装置、並びに電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の電気光学装置用基板は上記課題を解決するために、基板と、前記基板上の表示領域で互いに交差する複数のデータ線及び複数の走査線と、前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた画素電極と、チャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域とを有する第１の半導体層を含むトランジスタと、前記チャネル領域と互いに同じ導電型の不純物を前記チャネル領域よりも高濃度に含み、且つ、前記チャネル領域の少なくとも一部に接触すると共に前記データ線側ソースドレイン領域及び前記画素電極側ソースドレイン領域に接触しない高濃度領域を有する第２の半導体層とを備える。
【０００７】
本発明の電気光学装置用基板によれば、例えば、データ線から画素電極へ画像信号が制御され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたトランジスタがオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられている。
【０００８】
トランジスタは、チャネル領域、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域を有する第１の半導体層を含む。例えば、ゲート電極がチャネル領域に重なるように形成される。トランジスタは、複数の画素の各々の開口領域を互いに隔てる非開口領域に設けられる。ここで、「開口領域」とは、実質的に光が透過する画素内の領域であり、例えば、画素電極が形成される領域であって、透過率の変更に応じて液晶等の電気光学物質を抜けてきた出射光の階調を変化させることが可能となる領域である。換言すれば、「開口領域」とは、画素に集光される光が光を透過させない、或いは光透過率が透明電極に比べて相対的に小さい配線、遮光膜、及び各種素子等の遮光体で遮られることがない領域を意味する。「非開口領域」とは、表示に寄与する光が透過しない領域を意味し、例えば画素内に非透明な配線或いは電極、若しくは各種素子等の遮光体が配設されている領域を意味する。
【０００９】
データ線側ソースドレイン領域はデータ線と互いに電気的に接続され、画素電極側ソースドレイン領域は画素電極と互いに電気的に接続される。半導体層における、チャネル領域とデータ線側ソースドレイン領域との接合部、及び、チャネル領域と画素電極側ソースドレイン領域との接合部には、それぞれ接合領域が形成される。ここで、「接合領域」は、例えば、トランジスタが例えばＮＰＮ型或いはＰＮＰ型トランジスタ（即ち、Ｎチャネル型或いはＰチャネル型トランジスタ）として形成された場合におけるＰＮ接合領域や、トランジスタがＬＤＤ構造を有する場合におけるＬＤＤ領域（即ち、例えばイオンプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域）を意味する。
【００１０】
ここで特に、第１の半導体層における接合領域に光が到達してしまうと、接合領域における電子の光励起に起因して光リーク電流が発生してしまうおそれがある。
【００１１】
更に、例えばトランジスタがＮチャネル型トランジスタとして形成された場合において、仮に何らの対策も施さねば、接合領域における光励起によって生じたホール（即ち、正孔）がチャネル領域に蓄積されてしまい、バイポーラ効果に起因した電流成分が発生しやすくなり、光リーク電流が増大してしまうおそれがある。ここで、この場合における「バイポーラ効果に起因した電流成分」とは、チャネル領域へ移動したホールの正電荷によって、チャネル領域のポテンシャル(即ち、いわゆるベースポテンシャル)が引き下げられるために、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分を意味する。尚、この場合において、接合領域における光励起によって生じた電子は、データ線側或いは画素電極側ソースドレイン領域に移動する。
【００１２】
同様に、例えばトランジスタがＰチャネル型トランジスタとして形成された場合において、仮に何らの対策も施さねば、接合領域における光励起によって発生した電子がチャネル領域に蓄積されてしまい、バイポーラ効果に起因した電流成分が発生しやすくなり、光リーク電流が増大してしまうおそれがある。尚、この場合における「バイポーラ効果に起因した電流成分」とは、チャネル領域へ移動した電子の負電荷によって、チャネル領域のポテンシャルが引き下げられるため、ソース領域からドレイン領域へと向かうホールが増大するという効果による電流成分を意味する。尚、この場合において、接合領域における光励起によって生じたホールは、データ線側或いは画素電極側ソースドレイン領域に移動する。
【００１３】
しかるに本発明では特に、高濃度領域を有する第２の半導体層を備える。第２の半導体層は、基板上の積層構造において、第１の半導体層と同層に配置されてもよいし、互いに異なる層に配置されてもよい。或いは、第２の半導体層は、第１の半導体層と共に１枚の膜として形成されてもよい。高濃度領域は、チャネル領域と互いに同じ導電型の不純物をチャネル領域よりも高濃度に含む。即ち、第１の半導体層のチャネル領域が、例えばホウ素（Ｂ）イオン等のＰ型の不純物を含む場合（言い換えれば、トランジスタがＮチャネル型トランジスタとして形成される場合）には、第２の半導体層の高濃度領域は、チャネル領域よりも高濃度でＰ型の不純物を含むように形成される。或いは、第１の半導体層のチャネル領域が、例えばリン（Ｐ）イオン等のＮ型の不純物を含む場合（言い換えれば、トランジスタがＰチャネル型トランジスタとして形成される場合）には、第２の半導体層の高濃度領域は、チャネル領域よりも高濃度でＮ型の不純物を含むように形成される。更に、高濃度領域は、チャネル領域の少なくとも一部に接触すると共にデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域に接触しないように形成される。
【００１４】
よって、例えばトランジスタがＮチャネル型トランジスタとして形成される場合において、接合領域における光励起によって生じたホールがチャネル領域に蓄積されてしまうことを、高濃度領域によって抑制できる。即ち、高濃度領域は、チャネル領域と互いに同じ導電型であるＰ型の不純物をチャネル領域よりも高濃度に含むので、チャネル領域に蓄積され得るホールを、チャネル領域から当該高濃度領域へ移動させることができる。言い換えれば、高濃度領域を有する第２の半導体層は、第１の半導体層のチャネル領域におけるバイポーラ効果の原因となるホールを、チャネル領域から取り除く或いはトラップすることができる、即ち、いわばホールトラップ層として機能する。従って、バイポーラ効果を抑制できる。この結果、バイポーラ効果に起因した光リーク電流の発生を抑制できる。
【００１５】
同様に、例えばトランジスタがＰチャネル型トランジスタとして形成される場合において、接合領域における光励起によって生じた電子がチャネル領域に蓄積されてしまうことを、高濃度領域によって抑制できる。即ち、高濃度領域は、チャネル領域と互いに同じ導電型であるＮ型の不純物をチャネル領域よりも高濃度に含むので、チャネル領域に蓄積され得る電子を、チャネル領域から当該高濃度領域へ移動させることができる。言い換えれば、高濃度領域を有する第２の半導体層は、第１の半導体層のチャネル領域におけるバイポーラ効果の原因となる電子を、チャネル領域から取り除く或いはトラップすることができる、即ち、いわば電子トラップ層として機能する。従って、バイポーラ効果を抑制できる。この結果、バイポーラ効果に起因した光リーク電流の発生を抑制できる。
【００１６】
加えて、高濃度領域は、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に接触しないように形成されるので、仮にデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域に接触するように形成された場合に生じ得る、高濃度領域を介したデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域間の光リーク電流の発生を防止できる。
【００１７】
以上説明したように、本発明に係る電気光学装置用基板によれば、バイポーラ効果の原因となるホール又は電子をチャネル領域から取り除くことができ、光リーク電流の発生を抑制できる。よって、フリッカ等が低減された、高品質な画像を表示可能な電気光学装置を提供できる。
【００１８】
本発明の電気光学装置用基板の一態様では、前記第２の半導体層は、前記第１の半導体層と互いに同じ層に設けられる。
【００１９】
この態様によれば、第２の半導体層の高濃度領域を、第１の半導体層のチャネル領域における、データ線側及び画素電極側ソースドレイン領域と接しない側面部分と確実に接触させることができる。よって、高濃度領域によって、バイポーラ効果の原因となるホール又は電子をチャネル領域から取り除くことができ、光リーク電流の発生を抑制できる。
【００２０】
尚、第１及び第２の半導体層は、一枚の膜として連続して形成されていてもよい。即ち、一の半導体層にチャネル領域、データ線側ソースドレイン領域、画素電極側ソースドレイン領域、及び高濃度領域が形成されてもいてもよい。
【００２１】
本発明の電気光学装置用基板の他の態様では、前記第２の半導体層は、前記第１の半導体層と互いに異なる層に設けられる。
【００２２】
この態様によれば、第２の半導体層の高濃度領域を、第１の半導体層のチャネル領域における、基板に対向しない上面部分或いは基板に対向する下面部分と接触させることができる。よって、高濃度領域によって、バイポーラ効果の原因となるホール又は電子をチャネル領域から確実に取り除くことができ、光リーク電流の発生を抑制できる。尚、第２の半導体層を、第１の半導体層よりも上層側或いは下層側のいずれか一方にのみ設けてもよいし、上層側及び下層側の両方に設けてもよい。
【００２３】
本発明の電気光学装置用基板の他の態様では、前記トランジスタは、前記第１の半導体層よりも上層側に配置されると共に前記チャネル領域と、前記基板上で平面的に見て、互いに重なるゲート電極を有しており、前記第２の半導体層は、前記第１の半導体層よりも下層側に設けられる。
【００２４】
この態様によれば、トランジスタは、トップゲート型のトランジスタとして形成され、第２の半導体層は、第１の半導体層よりも下層側に設けられる。よって、第２の半導体層の高濃度領域を、第１の半導体層のチャネル領域における下面部分と容易に接触させることができる。従って、高濃度領域によって、バイポーラ効果の原因となるホール又は電子をチャネル領域から確実に取り除くことができ、光リーク電流の発生を抑制できる。
【００２５】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板を備える。
【００２６】
本発明に係る電気光学装置によれば、上述した本発明の電気光学装置用基板を備えているため、フリッカ等が低減された、高品質な画像を表示可能である。
【００２７】
本発明の電気機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【００２８】
本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【００２９】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００３０】
以下では、本発明の電気光学装置用基板及び電気光学装置、並びに電子機器の各実施形態を説明する。尚、本実施形態では、本発明の電気光学装置の一例として、駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例に挙げる。
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図６を参照して説明する。
【００３１】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ´線断面図である。
【００３２】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「表示領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３３】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。画像表示領域１０ａの周辺に位置する周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３４】
ＴＦＴアレイ基板１０上には、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００３５】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向してベタ状に形成されている。対向電極２１上には配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３６】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００３７】
次に、本実施形態に係る液晶装置の画素部の電気的な接続構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００３８】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の夫々には、画素電極９ａ及び本発明に係る「トランジスタ」の一例であるＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００３９】
ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００４０】
液晶層５０を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０が電気的に接続されている。蓄積容量７０を構成する一方の電極は、画素電極９ａと電気的に接続されており、他方の電極は、固定電位を供給する容量線３００と電気的に接続されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。
【００４１】
次に、上述した画素部の具体的な構成について、図４及び図５を参照して説明する。ここに図４は、相隣接する複数の画素部の平面図である。図５は、図４のＡ−Ａ´線断面図である。尚、図４及び図５では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述する図６から図９についても同様である。図４及び図５では、説明の便宜上、画素電極９ａより上側に位置する部分の図示を省略している。図５において、ＴＦＴアレイ基板１０から画素電極９ａまでの部分が、本発明に係る「電気光学装置用基板」の一例を構成する。
【００４２】
図４において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられている。画素電極９ａの縦横の境界にそれぞれ沿ってデータ線６ａ及び走査線３ａが設けられている。即ち、走査線３ａは、Ｘ方向に沿って延びており、データ線６ａは、走査線３ａと交差するように、Ｙ方向に沿って延びている。走査線３ａ及びデータ線６ａが互いに交差する個所の夫々には画素スイッチング用のＴＦＴ３０が設けられている。
【００４３】
走査線３ａ、データ線６ａ、蓄積容量７０、下側遮光膜１１ａ、中継層９３及びＴＦＴ３０は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域内に配置されている。即ち、これらの走査線３ａ、蓄積容量７０、データ線６ａ、下側遮光膜１１ａ及びＴＦＴ３０は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。
【００４４】
図４及び図５において、ＴＦＴ３０は、半導体層１ａ、及び走査線３ａの一部として形成されたゲート電極３ｂを含んで構成されている。
【００４５】
半導体層１ａは、例えばポリシリコンからなり、チャネル領域１ａ´、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅは、例えばイオンプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極３ｂをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。
【００４６】
本実施形態では、ＴＦＴ３０は、Ｎチャネル型（即ちＮＰＮ型）のＴＦＴとして形成されている。即ち、半導体層１ａにおける、チャネル領域１ａ´には、例えばホウ素（Ｂ）イオン等のＰ型の不純物が含まれており、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅには、例えばリン（Ｐ）イオン等のＮ型の不純物が含まれている。
【００４７】
本実施形態では特に、ＴＦＴ３０を構成する半導体層１ａには、本発明に係る「高濃度領域」の一例としてのホールトラップ領域２１０が、チャネル領域１ａ´に隣接して形成されている。ホールトラップ領域２１０の構成及び効果については、図６を参照して後述する。
【００４８】
図５に示すように、ゲート電極３ｂは、走査線３ａの一部として形成されており、例えば導電性ポリシリコンから形成されている。走査線３ａは、Ｘ方向に沿って延びる本線部分と共に、ＴＦＴ３０のチャネル領域１ａ´のうち該本線部分が重ならない領域と重なるようにＹ方向に沿って延在する部分を有している。このような走査線３ａのうちチャネル領域１ａ´と重なる部分がゲート電極３ｂとして機能する。ゲート電極３ｂ及び半導体層１ａ間は、ゲート絶縁膜２（より具体的には、２層の絶縁膜２ａ及び２ｂ）によって絶縁されている。
【００４９】
ＴＦＴ３０の下側に下地絶縁膜１２を介して格子状に設けられた下側遮光膜１１ａは、ＴＦＴアレイ基板１０側から装置内に入射する戻り光からＴＦＴ３０のチャネル領域１ａ´及びその周辺を遮光する。下側遮光膜１１ａは、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
【００５０】
下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。
【００５１】
図５において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも層間絶縁膜４１を介して上層側には、蓄積容量７０が設けられている。
【００５２】
蓄積容量７０は、下部容量電極７１と上部容量電極３００ａが誘電体膜７５を介して対向配置されることにより形成されている。
【００５３】
上部容量電極３００ａは、容量線３００の一部として形成されている。容量線３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設されている。上部容量電極３００ａは、容量線３００を介して定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。上部容量電極３００ａは、例えばＡｌ（アルミニウム）、Ａｇ（銀）等の金属又は合金を含んだ非透明な金属膜から形成されており、ＴＦＴ３０を遮光する上側遮光膜（内蔵遮光膜）としても機能する。上部容量電極３００ａは、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。
【００５４】
下部容量電極７１は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極７１は、コンタクトホール８３を介して高濃度ドレイン領域１ｅと電気的に接続されると共に、コンタクトホール８４を介して中継層９３に電気的に接続されている。更に、中継層９３は、コンタクトホール８５を介して画素電極９ａに電気的に接続されている。即ち、下部容量電極７１は、中継層９３と共に高濃度ドレイン領域１ｅ及び画素電極９ａ間の電気的な接続を中継する。下部容量電極７１は、導電性のポリシリコンから形成されている。よって、蓄積容量７０は、所謂ＭＩＳ（Metal−Insulator−Semiconductor）構造を有している。尚、下部容量電極７１は、画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極３００ａとＴＦＴ３０との間に配置される、光吸収層或いは遮光膜としての機能も有する。
【００５５】
誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
【００５６】
尚、下部容量電極７１を、上部容量電極３００ａと同様に金属膜から形成してもよい。即ち、蓄積容量７０を、金属膜−誘電体膜（絶縁膜）−金属膜の３層構造を有する、所謂ＭＩＭ（Metal−Insulator−Metal）構造を有するように形成してもよい。この場合には、ポリシリコン等を用いて下部容量電極７１を構成する場合に比べて、液晶装置の駆動時に、当該液晶装置全体で消費される消費電力を低減でき、且つ各画素部における素子の高速動作が可能になる。
【００５７】
図５において、ＴＦＴアレイ基板１０上の蓄積容量７０よりも層間絶縁膜４２を介して上層側には、データ線６ａ及び中継層９３が設けられている。層間絶縁膜４１及び４２間には、絶縁膜６１が部分的に介在している。
【００５８】
データ線６ａは、半導体層１ａの高濃度ソース領域１ｄに、層間絶縁膜４１、絶縁膜６１及び層間絶縁膜４２を貫通するコンタクトホール８１を介して電気的に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する機能も有している。
【００５９】
中継層９３は、層間絶縁膜４２上においてデータ線６ａと同層に形成されている。データ線６ａ及び中継層９３は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜４２上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線６ａ及び中継層９３を同一工程で形成できるため、装置の製造プロセスを簡便にできる。
【００６０】
図５において、画素電極９ａは、データ線６ａよりも層間絶縁膜４３を介して上層側に形成されている。画素電極９ａは、下部容量電極７１、コンタクトホール８３、８４及び８５、並びに中継層９３を介して半導体層１ａの高濃度ドレイン領域１ｅに電気的に接続されている。コンタクトホール８５は、層間絶縁層４３を貫通するように形成された孔部の内壁にＩＴＯ等の画素電極９ａを構成する導電材料が成膜されることによって形成されている。
【００６１】
画素電極９ａの上側表面には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。本実施形態では、層間絶縁膜４３の上側表面は、ＣＭＰ等の平坦化処理が施されている。このため、例えば、画素電極９ａ上に設けられる配向膜表面に凹凸が生じるのを低減できる。これにより、液晶層５０（図２参照）における液晶分子の配向不良の発生を抑制できる。
【００６２】
以上説明した画素部の構成は、図４に示すように、各画素部に共通である。画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されている。
【００６３】
次に、本実施形態に係る液晶装置の画素スイッチング用のＴＦＴに設けられたホールトラップ領域について図６を参照して説明する。ここに図６は、図４に示した本実施形態に係る液晶装置の画素スイッチング用のＴＦＴの構成を拡大して示す平面図である。
【００６４】
図６において、ＴＦＴ３０は、上述したように、Ｎチャネル型のＴＦＴとして形成されている。即ち、半導体層１ａにおける、チャネル領域１ａ´には、Ｐ型の不純物が含まれており、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅには、Ｎ型の不純物が含まれている。
【００６５】
本実施形態では特に、ＴＦＴ３０を構成する半導体層１ａには、ホールトラップ領域２１０が、チャネル領域１ａ´に隣接して形成されている。より具体的には、半導体層１ａは、Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ´が形成された部分からＸ方向に沿ってチャネル領域１ａ´の両側に夫々延在する延在部１ａａを有しており、該延在部１ａａにホールトラップ領域２１０が形成されている。尚、延在部１ａａは、本発明に係る「第２の半導体層」の一例である。ホールトラップ領域２１０は、例えばイオンプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。ホールトラップ領域２１０は、チャネル領域１ａ´と互いに同じ導電型であるＰ型の不純物をチャネル領域１ａ´よりも高濃度に含んでいる。更に、ホールトラップ領域２１０は、チャネル領域１ａ´の一部に接触すると共に、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅに接触しないように形成されている。
【００６６】
ここで、本実施形態に係る液晶装置の動作時に、ＴＦＴ３０を構成する半導体層１ａにおける低濃度ソース領域１ｂ或いは低濃度ドレイン領域１ｃに光が到達してしまうと、低濃度ソース領域１ｂ或いは低濃度ドレイン領域１ｃにおける光励起に起因して光リーク電流が発生してしまうおそれがある。更に、仮に何らの対策も施さねば、低濃度ソース領域１ｂ或いは低濃度ドレイン領域１ｃにおける光励起によって生じたホール（即ち、正孔）がチャネル領域１ａ´に蓄積されてしまい、バイポーラ効果に起因した電流成分が発生しやすくなり、光リーク電流が増大してしまうおそれがある。即ち、チャネル領域１ａ´へ移動したホールの正電荷によって、チャネル領域１ａ´のポテンシャル(即ち、いわゆるベースポテンシャル)が引き下げられるために、高濃度ソース領域１ｄから高濃度ドレイン領域１ｅへと向かう電子が増大してしまうおそれがある。
【００６７】
しかるに本実施形態では特に、半導体層１ａには、上述したように、ホールトラップ領域２１０が形成されているので、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃにおける光励起によって生じたホールがチャネル領域１ａ´に蓄積されてしまうことを、ホールトラップ領域２１０によって抑制できる。即ち、ホールトラップ領域２１０は、チャネル領域１ａ´と互いに同じ導電型であるＰ型の不純物をチャネル領域１ａ´よりも高濃度に含むので、チャネル領域１ａ´に蓄積され得るホールを、チャネル領域１ａ´から当該ホールトラップ領域２１０へ移動させることができる。言い換えれば、ホールトラップ領域２１０は、チャネル領域１ａ´におけるバイポーラ効果の原因となるホールを、チャネル領域１ａ´から取り除く或いはトラップすることができる。従って、バイポーラ効果に起因した光リーク電流の発生を抑制できる。
【００６８】
図７に変形例として示すように、半導体層１ａは、Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ´が形成された部分からＸ方向に沿ってチャネル領域１ａ´の片側のみに延在する延在部１ａｂを有しており、該延在部１ａｂにホールトラップ領域２１１が形成されているように構成してもよい。ここに図７は、変形例における図６と同趣旨の平面図である。尚、延在部１ａｂは、本発明に係る「第２の半導体層」の一例である。
【００６９】
ホールトラップ領域２１１は、上述したホールトラップ領域２１０と同様に、チャネル領域１ａ´と互いに同じ導電型の不純物をチャネル領域１ａ´よりも高濃度に含んでおり、チャネル領域１ａ´の一部に接触すると共に、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅに接触しないように形成されている。この場合にも、ホールトラップ領域２１１によって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃにおける光励起によって生じたホールがチャネル領域１ａ´に蓄積されてしまうことを抑制でき、光リーク電流の発生を抑制できる。更に、ホールトラップ領域２１１をチャネル領域１ａ´の片側のみに設けることで、例えばチャネル領域１ａ´の両側に設ける場合と比較して、ホールトラップ領域２１１を設けるためのＴＦＴアレイ基板１０上の面積が小さくて済む。よって、ホールトラップ領域２１１を、ＴＦＴアレイ基板１０上の限られた領域内に容易に形成できる。
＜第２実施形態＞
次に、第２実施形態に係る液晶装置について、図８及び図９を参照して説明する。ここに図８は、第２実施形態における図６と同趣旨の平面図である。図９は、図８のＢ−Ｂ´線断面図である。尚、図８及び図９において、図１から図６に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【００７０】
図８及び図９に示すように、第２実施形態に係る液晶装置は、上述した第１実施形態におけるＴＦＴ３０に代えてＴＦＴ３２を備える点、及び電子トラップ領域２２０を有する半導体層５ａを更に備える点で、上述した第１実施形態に係る液晶装置と異なり、その他の点については、上述した第１実施形態に係る液晶装置と概ね同様に構成されている。尚、半導体層５ａは、本発明に係る「第２の半導体層」の一例である。
【００７１】
図８及び図９において、ＴＦＴ３２は、半導体層４ａ、及び走査線３ａの一部として形成されたゲート電極３ｂを含んで構成されている。
【００７２】
半導体層４ａは、例えばポリシリコンからなり、チャネル領域４ａ´、低濃度ソース領域４ｂ及び低濃度ドレイン領域４ｃ、並びに高濃度ソース領域４ｄ及び高濃度ドレイン領域４ｅからなる。即ち、ＴＦＴ３２はＬＤＤ構造を有している。低濃度ソース領域４ｂ、低濃度ドレイン領域４ｃ、高濃度ソース領域４ｄ及び高濃度ドレイン領域４ｅは、例えばイオンプランテーション法等の不純物打ち込みによって半導体層４ａに不純物を打ち込んでなる不純物領域である。尚、高濃度ソース領域４ｄは、コンタクトホール８１を介してデータ線６ａと電気的に接続されており、高濃度ドレイン領域４ｅは、コンタクトホール８３を介して下部容量電極７１と電気的に接続されている（図５参照）。
【００７３】
本実施形態では、ＴＦＴ３２は、Ｐチャネル型（即ちＰＮＰ型）のＴＦＴとして形成されている。即ち、半導体層４ａにおける、チャネル領域４ａ´には、例えばリン（Ｐ）イオン等のＮ型の不純物が含まれており、低濃度ソース領域４ｂ及び低濃度ドレイン領域４ｃ、並びに高濃度ソース領域４ｄ及び高濃度ドレイン領域４ｅには、例えばホウ素（Ｂ）イオン等のＰ型の不純物が含まれている。
【００７４】
図８及び図９に示すように、本実施形態では特に、電子トラップ領域２２０が形成された半導体層５ａを備えている。半導体層５ａは、下地絶縁膜１２における上層側の表面に形成された、上側に向かって窪んだ凹部９００内に形成されている。即ち、凹部９００は、ＴＦＴアレイ基板１０上で平面的に見て、半導体層５ａが形成されるべき領域を含むように、下地絶縁膜１２における上側表面が掘り込まれることにより形成されており、半導体層５ａは、このような凹部９００へ埋め込まれている。半導体層５ａ全体には、電子トラップ領域２２０が形成されている。電子トラップ領域２２０は、例えばイオンプランテーション法等の不純物打ち込みによって半導体層５ａに不純物を打ち込んでなる不純物領域である。電子トラップ領域２２０は、チャネル領域４ａ´と互いに同じ導電型であるＮ型の不純物をチャネル領域４ａ´よりも高濃度に含んでいる。更に、電子トラップ領域２２０は、チャネル領域４ａ´における下面部分の一部に接触すると共に、低濃度ソース領域４ｂ及び低濃度ドレイン領域４ｃ、並びに高濃度ソース領域４ｄ及び高濃度ドレイン領域４ｅに接触しないように形成されている。
【００７５】
ここで、本実施形態に係る液晶装置の動作時に、ＴＦＴ３２を構成する半導体層４ａにおける低濃度ソース領域４ｂ或いは低濃度ドレイン領域４ｃに光が到達してしまうと、低濃度ソース領域４ｂ或いは低濃度ドレイン領域４ｃにおける光励起に起因して光リーク電流が発生してしまうおそれがある。更に、仮に何らの対策も施さねば、低濃度ソース領域４ｂ或いは低濃度ドレイン領域４ｃにおける光励起によって生じた電子がチャネル領域４ａ´に蓄積されてしまい、バイポーラ効果に起因した電流成分が発生しやすくなり、光リーク電流が増大してしまうおそれがある。即ち、チャネル領域４ａ´へ移動した電子の負電荷によって、チャネル領域４ａ´のポテンシャル(即ち、いわゆるベースポテンシャル)が引き下げられるために、高濃度ソース領域１ｄから高濃度ドレイン領域１ｅへと向かうホールが増大してしまうおそれがある。
【００７６】
しかるに本実施形態では特に、上述したように、電子トラップ領域２２０が形成された半導体層５ａを備えているので、低濃度ソース領域４ｂ及び低濃度ドレイン領域４ｃにおける光励起によって生じた電子がチャネル領域４ａ´に蓄積されてしまうことを、電子トラップ領域２２０によって抑制できる。即ち、電子トラップ領域２２０は、チャネル領域４ａ´と互いに同じ導電型であるＮ型の不純物をチャネル領域４ａ´よりも高濃度に含むので、チャネル領域４ａ´に蓄積され得る電子を、チャネル領域４ａ´から当該電子トラップ領域２２０へ移動させることができる。言い換えれば、電子トラップ領域２２０は、チャネル領域４ａ´におけるバイポーラ効果の原因となる電子を、チャネル領域４ａ´から取り除く或いはトラップすることができる。従って、バイポーラ効果に起因した光リーク電流の発生を抑制できる。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図１０は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【００７７】
図１０に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【００７８】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００７９】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００８０】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００８１】
尚、図１０を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００８２】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板、該電気光学装置用基板を備えた電気光学装置、及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００８３】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ´線断面図である。
【図３】第１実施形態に係る液晶装置の複数の画素部の等価回路図である。
【図４】第１実施形態に係る液晶装置の複数の画素部の平面図である。
【図５】図４のＡ−Ａ´線断面図である。
【図６】第１実施形態に係る液晶装置の画素スイッチング用のＴＦＴを示す平面図である。
【図７】変形例における図６と同趣旨の平面図である。
【図８】第２実施形態における図６と同趣旨の平面図である。
【図９】図８のＢ−Ｂ´線断面図である。
【図１０】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【００８４】
１ａ…半導体層、１ａａ、１ａｂ…延在部、１ａ´…チャネル領域、１ｂ…低濃度ソース領域、１ｃ…低濃度ドレイン領域、１ｄ…高濃度ソース領域、１ｅ…高濃度ドレイン領域、３ａ…走査線、３ｂ…ゲート電極、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、２０…対向基板、２１…対向電極、２３…遮光膜、３０…ＴＦＴ、５０…液晶層、５２…シール材、５３…額縁遮光膜、８１、８３、８４、８５…コンタクトホール、９３…中継層、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、１０６…上下導通端子、２１０、２１１…ホールトラップ領域、２２０…電子トラップ領域、
【図１】
2008052075.tif 000003
【図２】
2008052075.tif 000004
【図３】
2008052075.tif 000005
【図４】
2008052075.tif 000006
【図５】
2008052075.tif 000007
【図６】
2008052075.tif 000008
【図７】
2008052075.tif 000009
【図８】
2008052075.tif 000010
【図９】
2008052075.tif 000011
【図１０】
2008052075.tif 000012