(57)【要約】【課題】２層の金属層間に誘電体膜を挟んだ、金属−絶縁膜−金属構造の容量素子を有する半導体装置において、誘電体膜の耐圧を確保または向上させる。【解決手段】半導体基板１上に絶縁膜２，３を介して設けられた下部電極用金属層５と、下部電極用金属層５上に誘電体膜７を介して設けられた上部電極用金属層９とを備えた容量素子を有し、下部電極用金属層５および上部電極用金属層９はそれぞれの上面に配置される反射防止膜を用いて電極形状に形成される半導体装置であって、誘電体膜７に直接接する下部電極用金属層５の電極面および上部電極用金属層９の電極面が、反射防止膜よりも還元作用の高い材料により形成されている。誘電体膜上下両面を反射防止膜より還元性の高い金属層で接触させることで、誘電体膜中の酸素の還元を促し、誘電体膜中の酸素に起因する応力を緩和することができる。【選択図】図１
2008130926.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜を介して設けられた下部電極用金属層と、前記下部電極用金属層上に誘電体膜を介して設けられた上部電極用金属層とを備えた容量素子を有し、前記下部電極用金属層および前記上部電極用金属層はそれぞれの上面に配置される反射防止膜を用いて電極形状に形成される半導体装置であって、
前記誘電体膜に直接接する前記下部電極用金属層の電極面および前記上部電極用金属層の電極面が、前記反射防止膜よりも還元作用の高い材料により形成されていることを特徴とする半導体装置。
【請求項２】
前記誘電体膜は、シリコンナイトライドで形成され、前記誘電体膜と直接接する前記上部電極用金属層の電極面および前記下部電極用金属層の電極面が、ＡｌＣｕで形成された請求項１記載の半導体装置。
【請求項３】
前記上部電極用金属層及び前記下部電極用金属層により前記誘電体膜を挟んでいる領域外で、前記誘電体膜と前記還元作用の高い材料により形成された電極面とを接触させた請求項１記載の半導体装置。
【請求項４】
半導体基板に絶縁膜領域を形成した後、前記絶縁膜領域を含む前記半導体基板の全面にＡｌＣｕからなる下部電極用金属層を堆積する第１の工程と、
前記下部電極用金属層上にＴｉＮからなる第１の反射防止膜を堆積する第２の工程と、
前記下部電極用金属層を残すようにエッチングにより、前記第１の反射防止膜の所定領域を除去する第３の工程と、
前記第１の反射防止膜及び前記下部電極用金属層の全面に、誘電体膜、ＡｌＣｕからなる上部電極用金属層、ＴｉＮからなる第２の反射防止膜を順に堆積する工程と、
前記第１の反射防止膜の除去範囲内において前記第２の反射防止膜及び前記上部電極用金属層をエッチングにより加工して、上部電極形状に形成する工程と、
前記誘電体膜を前記第１の反射防止膜の除去範囲外で除去する工程と、
前記第１の反射防止膜及び前記下部電極用金属層をエッチングにより加工して、配線形状及び下部電極形状に形成する工程とを含む半導体装置の製造方法。
【請求項５】
半導体基板に絶縁膜領域を形成した後、前記絶縁膜領域を含む前記半導体基板の全面にＡｌＣｕからなる下部電極用金属層を堆積する第１の工程と、
前記下部電極用金属層上にＴｉＮからなる第１の反射防止膜を堆積する第２の工程と、
前記第１の反射防止膜及び前記下部電極用金属層をエッチングにより加工して、配線形状及び下部電極形状に形成する第３の工程と、
前記第１の反射防止膜及び前記絶縁膜上に、配線層間絶縁膜を堆積させる第４の工程と、
前記下部電極の範囲内において、前記第１の反射防止膜を残すようにエッチングにより、前記配線層間絶縁膜を除去して開口部を形成するパターニングを行う第５の工程と、
前記第５の工程においてパターニングした前記配線層間絶縁膜をマスクとして、前記下部電極用金属層を残すようにエッチングにより、前記第１の反射防止膜を除去する第６の工程と、
前記配線層間絶縁膜及び前記下部電極用金属層全面に、誘電体膜を堆積する第７の工程と、
前記誘電体膜が前記第１の反射防止膜の除去範囲を含む前記配線層間絶縁膜の開口部に形成されるように、前記誘電体膜を除去する第８の工程と、
前記誘電体膜及び前記配線層間絶縁膜の全面に、ＡｌＣｕからなる上部電極用金属層を堆積する第９の工程と、
前記上部電極用金属層全面に、ＴｉＮからなる第２の反射防止膜を堆積する第１０の工程と、
前記第１の反射防止膜の除去範囲外において、前記誘電体膜及び前記配線層間絶縁膜を残すように、前記第２の反射防止膜及び前記上部電極用金属層をエッチングにより加工することで、第２の配線形状及び上部電極形状に形成する第１１の工程とを含む半導体装置の製造方法。
【請求項６】
第５の工程において、前記下部電極とともに前記配線の範囲内において、前記第１の反射防止膜を残すようにエッチングにより前記配線層間絶縁膜を除去してコンタクトを形成し、第１１の工程において、前記第２の配線は前記コンタクトの位置に形成されるように、前記第２の反射防止膜及び前記上部電極用金属層を加工する請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、２層の金属層に誘電体膜を挟んだ、金属−絶縁膜−金属構造の容量素子であるＭＩＭ容量を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、アナログ半導体集積回路は、回路面積の縮小化が課題となっており、ＭＯＳトランジスタ、バイポーラトランジスタ、容量素子、抵抗素子等の各デバイスにおいて、ルールの変更、レイアウトの工夫、材料及び処理条件、処理順序の変更等、様々な方法を組み合わせることで、面積縮小化が図られている。容量素子に関して言えば、誘電体膜を薄膜化することにより、単位面積当たりの容量値を向上させ、総容量値を小さくすることなく、容易に面積を低減することが可能である。
【０００３】
以下に、従来の２層の金属層に誘電体膜を挟んだ、金属−絶縁膜−金属構造の容量素子であるＭＩＭ容量を有する半導体装置の製造方法を説明する。
【０００４】
従来の金属−絶縁膜−金属構造の容量素子の構造とその製造方法について、図１５の構造断面図及び、図１６〜図１９に示す工程図を用いて説明する。
【０００５】
従来の金属−絶縁膜−金属構造の容量素子は、半導体基板上４１に、絶縁膜４２及び配線層間絶縁膜４３を介して設けられたバリアメタル４４、下部電極用金属層４５及び反射防止膜４６と、反射防止膜４６上に、誘電体膜４７を介して設けられた反射防止膜４６と同成分のバリアメタル４８及び上部電極用金属層４９と反射防止膜５０を備えた構造の半導体装置である（図１５）。
【０００６】
次に、従来の半導体装置の製造方法について説明する。半導体基板４１上に絶縁膜４２領域を形成した後、配線層間絶縁膜４３、バリアメタル４４、下部電極用金属層４５及び反射防止膜４６を堆積し、続いて、誘電体膜４７を堆積する。さらに、誘電体膜４７上に反射防止膜４６と同成分のバリアメタル層４８を堆積させた後、上部電極用金属層４９及び反射防止膜５０を堆積する（図１６）。反射防止膜５０、上部電極用金属層４９及びバリアメタル４８を所定の上部電極形状に形成した後（図１７）、上部電極形状を含むように、誘電体膜４７を形成し（図１８）、反射防止膜４６、下部電極用金属層４５及びバリアメタル４４を、下部電極形状に形成する（図１９）（例えば特許文献１参照）。
【特許文献１】特開２００２−１６２２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
誘電体膜として、シリコンナイトライドを用いる場合、Ｓｉ−Ｎの化学親和性は、Ｓｉ−Ｏより弱いため、成膜環境に通常残存している酸素、水分がシリコンナイトライド膜中に取り込まれ、Ｓｉ−Ｎ結合の数十パーセントがＳｉ−Ｏに置き換わる。その結果として、シリコンナイトライド膜中には多くの酸素が含有される。上記の背景技術の製造方法では、誘電体膜の上下両面がそれぞれバリアメタル及び反射防止膜に接しているため、誘電体膜中に存在する酸素の還元性が弱く、結晶中の酸素起因で誘電体膜中に応力が生じる。そのため、誘電体膜中は点欠陥を生じ易い状況となり、容量素子の破壊電圧の低下を招く。特に、容量素子の回路面積縮小化を背景に、単位面積当たりの容量値を向上させるため、誘電体膜を薄膜化した場合、所望の耐圧を達成することができない深刻な問題が生じる。
【０００８】
したがって、この発明の目的は、上記課題を鑑み、誘電体膜中に存在する酸素の還元性が弱いために、結晶中の酸素起因で誘電体膜中に生じる応力により、点欠陥が生じることを防止し、耐圧を確保または向上させることできる、２層の金属層間に誘電体膜を挟んだ、金属−絶縁膜−金属構造の容量素子であるＭＩＭ容量を有する半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明は、金属−絶縁膜−金属構造における容量素子であるＭＩＭ容量の耐圧を向上させるため、誘電体膜と接する電極材料を反射防止膜よりも還元性の強い金属を用いることを特徴とする。
【００１０】
すなわち、第１の発明の半導体装置は、半導体基板上に絶縁膜を介して設けられた下部電極用金属層と、下部電極用金属層上に誘電体膜を介して設けられた上部電極用金属層とを備えた容量素子を有し、下部電極用金属層および上部電極用金属層はそれぞれの上面に配置される反射防止膜を用いて電極形状に形成される半導体装置であって、誘電体膜に直接接する下部電極用金属層の電極面および上部電極用金属層の電極面が、反射防止膜よりも還元作用の高い材料により形成されていることを特徴とする。
【００１１】
このように誘電体膜に直接接する下部電極用金属層の電極面および上部電極用金属層の電極面が、反射防止膜よりも還元作用の高い材料により形成されているので、誘電体膜上下両面を反射防止膜より還元性の高い金属層で接触させることで、誘電体膜中の酸素の還元を促し、誘電体膜中の酸素に起因する応力を緩和することができる。このため、点欠陥の発生を抑制することができ、容量素子の耐圧を確保することができる。
【００１２】
第２の発明の半導体装置は、第１の発明の半導体装置において、誘電体膜は、シリコンナイトライドで形成され、誘電体膜と直接接する上部電極用金属層の電極面および下部電極用金属層の電極面が、ＡｌＣｕで形成されている。
【００１３】
このように誘電体膜は、シリコンナイトライドで形成され、誘電体膜と直接接する上部電極用金属層の電極面および下部電極用金属層の電極面が、ＡｌＣｕで形成されているので、第１の発明の構成を実現できる。すなわち、シリコンナイトライドのＳｉ−Ｎの化学親和性は、Ｓｉ−Ｏより弱いため、成膜環境に通常残存している酸素、水分がシリコンナイトライド膜中に取り込まれるが、ＡｌＣｕを使用することにより、酸化しやすいので、反射防止膜より還元性が高くでき、誘電体膜中の酸素の還元をより促すことができる。
【００１４】
第３の発明の半導体装置は、第１の発明の半導体装置において、上部電極用金属層及び下部電極用金属層により誘電体膜を挟んでいる領域外で、誘電体膜と還元作用の高い材料により形成された電極面とを接触させている。
【００１５】
このように上部電極用金属層及び下部電極用金属層により誘電体膜を挟んでいる領域外で、誘電体膜と還元作用の高い材料により形成された電極面とを接触させているので、誘電体膜と例えば上部電極用金属層の電極面との接触表面積を拡大させることができる。このため、誘電体膜中の応力も比較的低減することが可能であり、より耐圧向上が望める。
【００１６】
第４の発明の半導体装置の製造方法は、半導体基板に絶縁膜領域を形成した後、絶縁膜領域を含む半導体基板の全面にＡｌＣｕからなる下部電極用金属層を堆積する第１の工程と、下部電極用金属層上にＴｉＮからなる第１の反射防止膜を堆積する第２の工程と、下部電極用金属層を残すようにエッチングにより、第１の反射防止膜の所定領域を除去する第３の工程と、第１の反射防止膜及び下部電極用金属層の全面に、誘電体膜、ＡｌＣｕからなる上部電極用金属層、ＴｉＮからなる第２の反射防止膜を順に堆積する工程と、第１の反射防止膜の除去範囲内において第２の反射防止膜及び上部電極用金属層をエッチングにより加工して、上部電極形状に形成する工程と、誘電体膜を第１の反射防止膜の除去範囲外で除去する工程と、第１の反射防止膜及び下部電極用金属層をエッチングにより加工して、配線形状及び下部電極形状に形成する工程とを含む。
【００１７】
このように構成したので、誘電体膜の上下両面を、反射防止膜より還元性の高い金属層で接した領域を形成することができ、第１の発明と同様の効果が得られる。また、誘電体膜の加工を行う際、反射防止膜上にあるため、レジストパターニングにおいて、より高精度の加工が期待される。
【００１８】
第５の発明の半導体装置の製造方法は、半導体基板に絶縁膜領域を形成した後、絶縁膜領域を含む半導体基板の全面にＡｌＣｕからなる下部電極用金属層を堆積する第１の工程と、下部電極用金属層上にＴｉＮからなる第１の反射防止膜を堆積する第２の工程と、第１の反射防止膜及び下部電極用金属層をエッチングにより加工して、配線形状及び下部電極形状に形成する第３の工程と、第１の反射防止膜及び絶縁膜上に、配線層間絶縁膜を堆積させる第４の工程と、下部電極の範囲内において、第１の反射防止膜を残すようにエッチングにより、配線層間絶縁膜を除去して開口部を形成するパターニングを行う第５の工程と、第５の工程においてパターニングした配線層間絶縁膜をマスクとして、下部電極用金属層を残すようにエッチングにより、第１の反射防止膜を除去する第６の工程と、配線層間絶縁膜及び下部電極用金属層全面に、誘電体膜を堆積する第７の工程と、誘電体膜が第１の反射防止膜の除去範囲を含む配線層間絶縁膜の開口部に形成されるように、誘電体膜を除去する第８の工程と、誘電体膜及び配線層間絶縁膜の全面に、ＡｌＣｕからなる上部電極用金属層を堆積する第９の工程と、上部電極用金属層全面に、ＴｉＮからなる第２の反射防止膜を堆積する第１０の工程と、第１の反射防止膜の除去範囲外において、誘電体膜及び配線層間絶縁膜を残すように、第２の反射防止膜及び上部電極用金属層をエッチングにより加工することで、第２の配線形状及び上部電極形状に形成する第１１の工程とを含む。
【００１９】
このように構成したので、誘電体膜の上下両面を、反射防止膜より還元性の高い金属層で接した領域を形成することができ、第１の発明と同様の効果が得られる。また、誘電体膜と上部電極用金属層との接触表面積は、第４の発明と比べ大きくなるため、誘電体膜中の応力も比較的低減することが可能であり、より耐圧向上が望める。
【００２０】
第６の発明の半導体装置の製造方法は、第５の発明の半導体装置の製造方法において、第５の工程において、下部電極とともに配線の範囲内において、第１の反射防止膜を残すようにエッチングにより配線層間絶縁膜を除去してコンタクトを形成し、第１１の工程において、第２の配線はコンタクトの位置に形成されるように、第２の反射防止膜及び上部電極用金属層を加工する。
【００２１】
このように構成したので、容量素子の製造工程において、コンタクトにより接続された配線および第２の配線を形成することができる。
【発明の効果】
【００２２】
以上説明したように、本発明に係る半導体装置及びその製造方法によると、誘電体膜中の酸素の還元をより促すことができ、誘電体膜中の応力を緩和することで点欠陥の発生は抑制させることができるので、容量素子の面積低減のために、誘電体膜を薄膜化した際、耐圧低下を抑えることが可能となり、信頼性の高い半導体装置を実現することができる。また、誘電体膜の接する面積が大きくなるほど、表面の酸素は還元され、膜中の酸素も拡散現象のため、表面に移動し還元はさらに促進される。
【発明を実施するための最良の形態】
【００２３】
（第１の実施形態）
以下、図面を参照しながら、本発明の第１の実施形態における半導体装置について説明する。本実施形態の半導体装置は、金属−絶縁膜−金属構造の容量素子を備えている。
【００２４】
図１は、本実施形態に係る金属絶縁膜−金属構造の容量素子の構造断面図である。
【００２５】
図１に示すように、この半導体装置は、半導体基板１上に絶縁膜２，３を介して設けられた下部電極用金属層５と、下部電極用金属層５上に誘電体膜７を介して設けられた上部電極用金属層９とを備えた容量素子を有する。下部電極用金属層５および上部電極用金属層９はそれぞれの上面に配置される反射防止膜を用いて電極形状に形成される。この構成において、誘電体膜７に直接接する下部電極用金属層５の電極面および上部電極用金属層９の電極面が、反射防止膜よりも還元作用の高い材料により形成されている。
【００２６】
この場合、Ｐ型シリコン基板１上にＬＯＣＯＳ２（４００ｎｍ）を形成し、配線層間絶縁膜ＴＥＯＳまたはＢＰＳＧ３（１０００ｎｍ）を介して設けられたバリアメタル４ＴｉＮ（３０ｎｍ）及び下部電極用金属層ＡｌＣｕ５上（５００ｎｍ）に、下部電極用金属層ＡｌＣｕ５の反射防止膜ＴｉＮ６（３０ｎｍ）の一部を除去した構造上に、誘電体膜シリコンナイトライド７（３０〜１００ｎｍ）を介して設けられた上部電極用金属層ＡｌＣｕ９（５００ｎｍ）及び上部電極用金属層９の反射防止膜ＴｉＮ１０（３０ｎｍ）を備えた容量素子を有する半導体装置である。ここで、上部電極用金属層９及びその反射防止膜１０が積層されて、上部電極形状１１となる。また、バリアメタル４、下部電極用金属層５及びその上に、下部電極用金属層５の反射防止膜６の一部を除去した構造からなる下部電極形状１２が形成される。同時に、バリアメタル４、下部電極用金属層５及びその反射防止膜６は積層されて形成され、配線形状１３が形成される。
【００２７】
以下、本発明の第１の実施形態における半導体装置の製造方法について説明する。図２〜図７は、本発明の第１の実施形態に係る容量素子の製造工程を示す断面図である。なお、加工用レジスト膜の除去工程については説明を省略している。
【００２８】
まず、Ｐ型シリコン基板１上にＬＯＣＯＳ２を形成した後、ＬＯＣＯＳ２を含むＰ型シリコン基板１全面に、配線層間絶縁膜層３を堆積し、その上からバリアメタル４、下部電極用金属層５、反射防止膜６を順に堆積する（図２）。堆積後、ドライエッチまたは、ウェットエッチにより、下部電極用金属層５を残すように反射防止膜６を除去する領域を設ける。除去後、誘電体膜７、上部電極用金属層９、反射防止膜１０を順に堆積させると、誘電体膜７の上下両面を、反射防止膜より還元性の強い金属層で接した領域を形成することができる。この場合、下部電極用金属層５上の反射防止膜６を、フッ素を含有するエッチガスを用いてドライエッチングにより、所定範囲で除去し、その範囲を含め、全面に誘電体膜７を堆積する（図３）。その後、誘電体膜７上全面に、下部電極用金属層９、反射防止膜１０を堆積し（図４）、反射防止膜１０及び上部電極用金属層９を、反射防止膜６の除去範囲内で、誘電体膜７を残すように上部電極形状１１にエッチングにより加工する（図５）。続いて、誘電体膜７を反射防止膜６の除去範囲外で、尚且つ、上部電極形状１１を含む範囲で形状加工した後（図６）、反射防止膜６、下部電極用金属層５及びバリアメタル４を、下部電極形状１２及び配線形状１３にエッチングにより加工する（図７）。
【００２９】
上記の第１の実施形態における半導体装置及びその製造方法は、上部電極形状１１は背景技術例と比較して、誘電体膜７と接する上部電極面にバリアメタルがない構造である。また、下部電極形状１２は、誘電体膜７と接する下部電極面に反射防止膜がない構造である。バリアメタルや反射防止膜としては、ＴｉＮのリフラクトリメタルが使用される。誘電体膜７と接する上部電極面に配置された上部電極用金属層９として、ＡｌＣｕを使用することにより（下部電極用金属層５も同様にＡｌＣｕを使用）、酸化しやすいので、バリアメタルや反射防止膜より還元性が強くできる。したがって、誘電体膜中の酸素の還元をより促すことができ、誘電体膜中の応力を緩和することで点欠陥の発生は抑制させることができる。また、シリコンナイトライド、ＡｌＣｕ、ＴｉＮは、プラズマ技術により成膜を行う。
（第２の実施形態）
以下、図面を参照しながら、本発明の第２の実施形態における半導体装置について詳細に説明する。本実施形態の半導体装置は、金属−絶縁膜−金属構造の容量素子を備えている。
【００３０】
図８は、本実施形態に係る金属絶縁膜−金属構造の容量素子の構造断面図である。
【００３１】
図８に示すように、第１の実施形態と同様に、誘電体膜２７に直接接する下部電極用金属層２５の電極面および上部電極用金属層２９の電極面が、反射防止膜よりも還元作用の高い材料により形成されている。
【００３２】
この場合、Ｐ型シリコン基板２１上にＬＯＣＯＳ２２（４００ｎｍ）を形成し、配線層間絶縁膜ＴＥＯＳまたはＢＰＳＧ２３（１０００ｎｍ）を介して設けられたバリアメタル２４ＴｉＮ（３０ｎｍ）及び下部電極用金属層ＡｌＣｕ２５上（５００ｎｍ）上に下部電極用金属層２５の反射防止膜ＴｉＮ２６（３０ｎｍ）の一部を除去した構造上に、配線層間絶縁膜３４と誘電体膜リコンナイトライド２７（３０〜１００ｎｍ）を介して設けられた上部電極用金属層２９及び反射防止膜３０を備えた容量素子を有する半導体装置である。ここで、バリアメタル２４、下部電極用金属層２５及びその上に、下部電極用金属層２５の反射防止膜２６の一部を除去した構造からなる下部電極形状３２が形成される。同時に、バリアメタル２４、下部電極用金属層２５及びその反射防止膜２６は積層されて形成され、配線形状３３が形成される。また、上部電極用金属層２９及びその反射防止膜３０が積層されて、上部電極形状３１となる。同時に、上部電極用金属層２９及びその反射防止膜３０は積層されて形成され、第２の配線形状３６が形成される。
【００３３】
以下、本発明の第２の実施形態における半導体装置の製造方法について説明する。図９〜図１４は、本発明の第２の実施形態に係る容量素子の製造工程を示す断面図である。なお、加工用レジスト膜の除去工程については説明を省略している。
【００３４】
まず、Ｐ型シリコン基板２１上にＬＯＣＯＳ２２を形成した後、ＬＯＣＯＳ２２を含むＰ型シリコン基板２１全面に、配線層間絶縁膜層２３を堆積し、その上からバリアメタル２４、下部電極用金属層２５、反射防止膜２６を順に堆積する（図９）。堆積後、反射防止膜２６及び下部電極用金属層２５、バリアメタル２４を、下部電極形状３２及び配線形状３３にエッチングにより加工する（図１０）。その上より、配線層間絶縁膜３４を堆積し、まず、配線形状３３のコンタクトとしてＷ−ｐｌｕｇ３５を形成した後（図１１）、レジストパターニングし、ドライエッチまたはウェットエッチにより、同時に配線層間絶縁膜３４及び下部電極上の反射防止膜を除去する。すなわち、反射防止膜２６を残すようにエッチングにより、配線層間絶縁膜３４を除去して開口部３４ａを形成するパターニングを行う。次にパターニングした配線層間絶縁膜３４をマスクとして、下部電極用金属層２５を残すようにエッチングにより、反射防止膜２６を除去する。この場合、下部電極形状３２の範囲で、配線層間絶縁膜３４及び反射防止膜２６をフッ素系のエッチガスを用いてドライエッチングにより除去する（図１２）。その後、誘電体膜２７を全面に堆積後、誘電体膜２７を反射防止膜２６の除去範囲を含むように形状加工する（図１３）。すなわち、誘電体膜２７が反射防止膜２６の除去範囲を含む配線層間絶縁膜３４の開口部３４ａに形成されるように、誘電体膜２７を除去する。この際、下部電極上の反射防止膜２６の除去範囲外において、誘電体膜２７を除去する。その後、上部電極用金属層２９及び反射防止膜３０を堆積させたのち、上部電極形状３１及び第２の配線形状３６に加工する（図１４）。すなわち、反射防止膜２６の除去範囲外において、誘電体膜２７及び配線層間絶縁膜３４を残すように、反射防止膜３０及び上部電極用金属層２９をエッチングにより加工することで、第２の配線形状３６及び上部電極形状３１に形成する。このように全面に上部電極用金属層２９、反射防止膜２６を順に堆積させると、誘電体膜２７の上下両面を、反射防止膜２６より還元性の強い金属層で接した領域を形成することができる。また、上部電極用金属層２９を上部電極形状３１及び、配線形状３６に加工することにより、下部電極用金属層２５による配線についても上部電極用金属層２９と導通可能となる。
【００３５】
上記の第２の実施形態における半導体装置及びその製造方法は、上部電極形状３１は従来例と比較して、誘電体膜２７と接する上部電極面にバリアメタルがない構造である。また、下部電極形状３２は、誘電体膜２７と接する下部電極面に反射防止膜がない構造である。また、容量素子が立体形状の構造である。バリアメタルや反射防止膜としては、ＴｉＮのリフラクトリメタルが使用される。誘電体膜７と接する上部電極面に配置された上部電極用金属層２９として、ＡｌＣｕを使用することにより（下部電極用金属層２５も同様にＡｌＣｕを使用）、酸化しやすいので、バリアメタルや反射防止膜より還元性が強くできる。したがって、誘電体膜中の酸素の還元をより促すことができ、誘電体膜中の応力を緩和することで点欠陥の発生は抑制させることができる。さらに、誘電体膜は立体形状で形成され、表面積は上層から見た投影面積に比べて大きい。誘電体膜が上層から受ける力は容量素子の構造が変わってほぼ同じであるので、表面積増加により、応力はより一層低減できる。したがって、点欠陥の発生は極めて抑制させることができる。また、シリコンナイトライド、ＡｌＣｕ、ＴｉＮは、プラズマ技術により成膜を行う。
【産業上の利用可能性】
【００３６】
本発明に係る半導体装置およびその製造方法は、ＭＩＭ容量素子の信頼性を低下させることなく、誘電体膜を薄膜化することができ、アナログ回路素子全体の省面積化に利用可能である。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施形態に係る半導体装置を示す断面図。
【図２】第１の実施形態に係る半導体装置の製造工程を示す断面図。
【図３】図２の次の工程を示す断面図。
【図４】図３の次の工程を示す断面図。
【図５】図４の次の工程を示す断面図。
【図６】図５の次の工程を示す断面図。
【図７】図６の次の工程を示す断面図。
【図８】本発明の第２の実施形態に係る半導体装置を示す断面図。
【図９】第２の実施形態に係る半導体装置の製造工程を示す断面図。
【図１０】図９の次の工程を示す断面図。
【図１１】図１０の次の工程を示す断面図。
【図１２】図１１の次の工程を示す断面図。
【図１３】図１２の次の工程を示す断面図。
【図１４】図１３の次の工程を示す断面図。
【図１５】背景技術に係る半導体装置を示す断面図。
【図１６】背景技術に係る半導体装置の製造工程を示す断面図。
【図１７】図１６の次の工程を示す断面図。
【図１８】図１７の次の工程を示す断面図。
【図１９】図１８の次の工程を示す断面図。
【符号の説明】
【００３８】
１，２１，４１  Ｐ型シリコン基板
２，２２，４２  ＬＯＣＯＳ
３，２３，４３  配線層間絶縁膜
４，２４，４４  下部電極用金属層のバリアメタル
５，２５，４５  下部電極用金属層
６，２６，４６  下部電極用金属層の反射防止膜
７，２７，４７  誘電体膜
８，２８，４８  上部電極用金属層のバリアメタル
９，２９，４９  上部電極用金属層
１０，３０，５０  上部電極用金属層の反射防止膜
１１，３１  上部電極形状
１２，３２  下部電極形状
１３，３３  配線形状
１４，３４  配線層間絶縁膜
１５，３５  Ｗ−Ｐｌｕｇ
１６，３６  第２の配線形状
【図１】
2008130926.tif 000003
【図２】
2008130926.tif 000004
【図３】
2008130926.tif 000005
【図４】
2008130926.tif 000006
【図５】
2008130926.tif 000007
【図６】
2008130926.tif 000008
【図７】
2008130926.tif 000009
【図８】
2008130926.tif 000010
【図９】
2008130926.tif 000011
【図１０】
2008130926.tif 000012
【図１１】
2008130926.tif 000013
【図１２】
2008130926.tif 000014
【図１３】
2008130926.tif 000015
【図１４】
2008130926.tif 000016
【図１５】
2008130926.tif 000017
【図１６】
2008130926.tif 000018
【図１７】
2008130926.tif 000019
【図１８】
2008130926.tif 000020
【図１９】
2008130926.tif 000021