(57)【要約】【課題】容量の小さいカード型メモリ上でプログラム等を実行することが可能なカード型メモリのインターフェイス回路、その回路を搭載したＡＳＩＣ、およびそのＡＳＩＣを搭載した画像処理装置を提供することを目的とする。【解決手段】ＳＤカードインターフェイス１９は、ＳＤカードコントローラ３０およびＳＤカード７を初期化するとともに、ＳＤカード７のステータスを取得し、圧縮データが格納されるＳＤカード７から圧縮データを読み出して、圧縮データを伸張処理する。【選択図】        図２
2008198059.tif 000002
【特許請求の範囲】
【請求項１】
特定のサイズ単位でのアクセスが必要で、かつ着脱可能に設けられたカード型メモリのインターフェイス回路において、
前記カード型メモリに対しデータのリード／ライトを行うインターフェイスコントローラの初期化を行うインターフェイスコントローラ初期化手段と、
前記カード型メモリを初期化するカード型メモリ初期化手段と、
前記カード型メモリのステータスを取得するステータス取得手段と、
前記カード型メモリに格納された圧縮データを前記特定のサイズ単位で読み出す読み出し手段と、
前記読み出し手段で読み出された圧縮データを伸張するデータ伸張手段と、
を備えたことを特徴とするカード型メモリのインターフェイス回路。
【請求項２】
前記データ伸張手段を、前記カード型メモリのインターフェイス回路の外部に設けたことを特徴とする請求項１に記載のカード型メモリのインターフェイス回路。
【請求項３】
ＣＰＵから前記カード型メモリに対し、擬似的なランダムアクセスを行うためのアクセス制御回路を備えたことを特徴とする請求項１に記載のカード型メモリのインターフェイス回路。
【請求項４】
前記アクセス制御回路は、
前記カード型メモリからリードされ、前記データ伸張手段で伸張されたデータを格納するバッファを有し、
前記ＣＰＵからの前記カード型メモリへのリードアクセスに対し、そのリードアクセスが前記バッファに格納されているいずれかのデータである場合は、前記バッファから該当するデータを前記ＣＰＵに送信し、そのリードアクセスが前記バッファに格納されているいずれのデータでない場合、前記インターフェイスコントローラを介して前記カード型メモリの対応するセクタから圧縮データを読み出し、前記データ伸張手段で伸張後のデータを前記バッファに格納後、該当するデータを前記ＣＰＵに送信することを特徴とする請求項３に記載のカード型メモリのインターフェイス回路。
【請求項５】
前記カード型メモリは複数のセクタを有しており、アドレス−セクタ変換テーブルおよび前記圧縮データが格納され、
前記アドレス−セクタ変換テーブルには、セクタ毎に、先頭アドレスと、格納されている圧縮データの伸張後のデータサイズが登録されており、
前記アクセス制御回路は、前記アドレス−セクタ変換テーブルを参照して、前記ＣＰＵから要求される前記カード型メモリへのリードアドレスをセクタ位置に変換して、当該カード型メモリの前記セクタ位置から圧縮データを読み出し、前記伸張手段で伸張後のデータを前記バッファに格納することを特徴とする請求項４に記載のカード型メモリのインターフェイス回路。
【請求項６】
前記バッファは、少なくとも、前記セクタの記憶容量×前記圧縮データの最大圧縮率の記憶容量を有することを特徴とする請求項５に記載のカード型メモリのインターフェイス回路。
【請求項７】
前記カード型メモリは、ＳＤカードであることを特徴とする請求項１〜請求項６のいずれか１つに記載のカード型メモリのインターフェイス回路。
【請求項８】
画像入出力機能、画像処理機能、およびデータ通信等の複数のアプリケーション機能を有し、各アプリケーション機能がメモリ、ハードディスク等を共有資源として利用可能に
構成されたＡＳＩＣにおいて、
請求項１〜請求項７のいずれか１つに記載のカード型メモリのインターフェイス回路を搭載したことを特徴とするＡＳＩＣ。
【請求項９】
請求項８に記載のＡＳＩＣを搭載した画像処理装置において、
前記カード型メモリに格納されているプログラムをダウンロード可能に構成したことを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カード型メモリのインターフェイス回路、その回路を搭載したＡＳＩＣ、およびそのＡＳＩＣを搭載した画像処理装置に関し、詳細には、特定のサイズ単位でのアクセスが必要で、かつ着脱可能に設けられたカード型メモリのインターフェイス回路、その回路を搭載したＡＳＩＣ、およびそのＡＳＩＣを搭載した画像処理装置に関する。
【背景技術】
【０００２】
プリンタ、コピー機、ＭＦＰ（マルチファンクションペリフェラル）、ＦＡＸ、スキャナ、デジタルカメラ等の画像処理装置では、ソフトウェアを書き換える場合に、メモリカードやネットワーク等のホストインターフェイスからソフトウェアをダウンロードしてその書き換えを行っている。画像処理装置のフィールドサポート等におけるメンテナンスやソフトウェアのアップデートの場合に、ユーザーのシステム環境を使用できない場合があるため、ホストインターフェイスを利用できない場合がある。このため、画像処理装置では、確実にソフトウェアのダウンロード等を行うために、メモリカードインターフェイスを搭載しているものが多い。
【０００３】
メモリカードに対するアクセスは、ＲＡＭに対するアクセスと同様に行うことができるため、ＣＰＵ（ソフトウェア）によるインターフェイスの初期化などの処理は必要なく、また、メモリカード上でプログラムを実行することも可能である。しかるに、メモリカードは、その容量が４メガバイト程度と小さく、さらに、最近ではその入手が困難になってきている。そこで、メモリカードの代替として、ＳＤカードが注目されている。
【０００４】
かかるＳＤカード（ＳＤメモリカード）は、フロッピー（Ｒ）ディスクのような携帯可能なメディアとして注目されており、カードサイズに比べて記録容量が大きいため、画像データや音声データの記録・再生用に採用され始めている。
【０００５】
ＳＤカードは、ＲＡＭ（ランダム・アクセス・メモリ）とは異なり、ディスクメディアと同様に、ＭＢＲ（マスタ・ブート・レコード）、パーティションテーブル、ＦＡＴ、およびデータエリアから構成され、特定のサイズ（セクタ）単位でのアクセスが必要となる着脱可能なカード型のメモリである。
【０００６】
例えば、特許文献１では、ＣＰＵ（ソフトウェア）によるインターフェイス初期化を必要とせずに、システムの起動後、直ちにカード型メモリへのアクセスを可能とするために、ＳＤカードインターフェイスに、ＳＤコントローラを初期化する機能と、ＳＤカードを初期化する機能と、ＳＤカードのステータスの取得を行う機能とを設けたカード型インターフェイス回路が開示されている。
【０００７】
また、特許文献２では、カード型メモリからの読み出しにかかるオーバヘッドの影響を少なくしてプログラムの実行速度を向上させるために、ＳＤカードインターフェイスは、ＳＤカードからリードした少なくとも２セクタ分のデータを格納するバッファを有し、画像処理装置本体側のＣＰＵからのＳＤカードへのリードアクセスに対し、そのリードアクセスデータがバッファに格納されているいずれかのセクタ内のデータである場合にはバッファからリードアクセスデータをＣＰＵに送信し、そうでない場合には、該当するデータが読み出された時期が一番古いセクタのデータを破棄するとともに、リードアクセスデータを含むセクタデータをＳＤカードから読み出してバッファに格納後、バッファからリードアクセスデータをＣＰＵに送信する技術が開示されている。
【０００８】
【特許文献１】特開２００４−１３３８８１号公報
【特許文献２】特開２００４−２２０５７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、プログラムの規模が大きくなると、大容量のカード型メモリを使用せざるを得ない。大容量のカード型メモリは高価であるので、コストが高くなるという問題がある。
【００１０】
本発明は、上記に鑑みてなされたものであり、容量の小さいカード型メモリ上でプログラム等を実行することが可能なカード型メモリのインターフェイス回路、その回路を搭載したＡＳＩＣ、およびそのＡＳＩＣを搭載した画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するために、本発明は、特定のサイズ単位でのアクセスが必要で、かつ着脱可能に設けられたカード型メモリのインターフェイス回路において、前記カード型メモリに対しデータのリード／ライトを行うインターフェイスコントローラの初期化を行うインターフェイスコントローラ初期化手段と、前記カード型メモリを初期化するカード型メモリ初期化手段と、前記カード型メモリのステータスを取得するステータス取得手段と、前記カード型メモリ内の圧縮データを前記特定のサイズ単位で読み出す読み出し手段と、前記読み出し手段で読み出された圧縮データを伸張するデータ伸張手段と、を備えたことを特徴とする。
【００１２】
また、本発明の好ましい態様によれば、前記データ伸張手段を、前記カード型メモリのインターフェイス回路の外部に設けることが望ましい。
【００１３】
また、本発明の好ましい態様によれば、ＣＰＵから前記カード型メモリに対し、擬似的なランダムアクセスを行うためのアクセス制御回路を備えることが望ましい。
【００１４】
また、本発明の好ましい態様によれば、前記アクセス制御回路は、前記データ伸張手段で伸張されたデータを格納するバッファを有し、前記ＣＰＵからの前記カード型メモリへのリードアクセスに対し、そのリードアクセスが前記バッファに格納されているいずれかのデータである場合は、前記バッファから該当するデータを前記ＣＰＵに送信し、そのリードアクセスが前記バッファに格納されているいずれのデータでない場合には、前記インターフェイスコントローラを介して前記カード型メモリのセクタからデータを読み出し、前記データ伸張手段で伸張後のデータを前記バッファに格納後、該当するデータを前記ＣＰＵに送信することが望ましい。
【００１５】
また、本発明の好ましい態様によれば、前記カード型メモリは複数のセクタを有しており、アドレス−セクタ変換テーブルおよび前記圧縮データが格納され、前記アドレス−セクタ変換テーブルには、セクタ毎に、先頭アドレスと、格納されている圧縮データの伸張後のデータサイズが登録されており、前記アクセス制御回路は、前記アドレス−セクタ変換テーブルを参照して、前記ＣＰＵから要求される前記カード型メモリのリードアドレスをセクタ位置に変換して、当該カード型メモリの対応するセクタから圧縮データを読み出し、前記データ伸張手段で伸張後のデータを前記バッファに格納することが望ましい。
【００１６】
また、本発明の好ましい態様によれば、前記バッファは、少なくとも、前記セクタの記憶容量×前記圧縮データの最大圧縮率の記憶容量を有することが望ましい。
【００１７】
また、本発明の好ましい態様によれば、前記カード型メモリは、ＳＤカードであることが望ましい。
【００１８】
また、本発明の好ましい態様によれば、画像入出力機能、画像処理機能、およびデータ通信等の複数のアプリケーション機能を有し、各アプリケーション機能がメモリ、ハードディスク等を共有資源として利用可能に構成されたＡＳＩＣにおいて、請求項１〜請求項６のいずれか１つに記載のカード型メモリのインターフェイス回路を搭載することが望ましい。
【００１９】
また、本発明の好ましい態様によれば、本発明のＡＳＩＣを搭載した画像処理装置において、前記カード型メモリに格納されているプログラムをダウンロード可能に構成することが望ましい。
【発明の効果】
【００２０】
本発明によれば、特定のサイズ単位でのアクセスが必要で、かつ着脱可能に設けられたカード型メモリのインターフェイス回路において、前記カード型メモリに対しデータのリード／ライトを行うインターフェイスコントローラの初期化を行うインターフェイスコントローラ初期化手段と、前記カード型メモリを初期化するカード型メモリ初期化手段と、前記カード型メモリのステータスを取得するステータス取得手段と、前記カード型メモリ内の圧縮データを前記特定のサイズ単位で読み出す読み出し手段と、前記読み出し手段で読み出された圧縮データを伸張するデータ伸張手段とを備えているので、カード型メモリに圧縮プログラム等を格納することにしてカード型メモリの容量を低減し、カード型メモリから圧縮プログラムを読み出して、その伸張後にプログラムを実行することができ、容量の小さいカード型メモリ上でプログラム等を実行することが可能なカード型メモリのインターフェイス回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下に、この発明に係るカード型メモリのインターフェイス回路、その回路を搭載したＡＳＩＣ、およびそのＡＳＩＣを搭載した画像処理装置の好適な実施の形態を、図面を参照しつつ詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、下記実施の形態における構成要素には、当業者が容易に想定できるものまたは実質的に同一のものが含まれる。
【００２２】
（実施の形態１）
実施の形態１に係る画像処理装置を、［画像処理装置の構成］、［ＳＤカードインターフェイスの構成］、［ＳＤカードの初期化処理］、［ＳＤカードに対するリードアクセス］の順に詳細に説明する。以下、特定のサイズ単位でのアクセスが必要で、かつ着脱可能に設けられたカード型メモリとして、ＳＤカードを例示して説明する。
【００２３】
［画像処理装置の構成］
図１は、本発明に係るＳＤカードインターフェイスを内蔵したＡＳＩＣを備えた画像処理装置の概略のハードウェア構成を示す図である。同図において、１は、画像入出力機能、画像処理機能、およびデータ通信等の複数のアプリケーション機能を有し、各アプリケーション機能がメモリ、ハードディスク等を共有資源として利用可能に設計されたＡＳＩＣ、２は、画像処理装置の全体の制御を行うＣＰＵ２は、ランダムアクセスが可能なメモリ（例えば、ＤＲＡＭ）、４は、画像データやプログラムを格納するためのＨＤＤ、５は、ＰＨＹデバイス（ネットワークデバイス）、６は、ＰＨＹデバイス（ＵＳＢデバイス）、７は複数のセクタ（１セクタ＝５１２バイト）を有するＳＤカード、８は画像データを紙に印字するための、スキャナ部、電子写真プロセス部、および用紙搬送部等を含むプリ
ンタエンジンを示している。
【００２４】
上記ＡＳＩＣ１は、接続されるデバイスの接続や調停等を行うメモリ・アービタ１１と、メモリ・アービタ１１に接続されＨＤＤ４のＤＭＡ制御を行うＤＭＡコントローラ１２、メモリ・アービタ１１に接続されＰＨＹデバイス５のＤＭＡ制御を行うＤＭＡコントローラ１３と、メモリ・アービタ１１に接続されＰＨＹデバイス５のＤＭＡ制御を行うＤＭＡコントローラ１４、メモリ・アービタ１１に接続されＳＤカード７のＤＭＡ制御を行うＤＭＡコントローラ１５と、ＤＭＡコントローラ１２に接続されＨＤＤ４のインターフェイスであるＨＤＤインターフェイス１６と、ＤＭＡコントローラ１３に接続されＰＨＹデバイス（ネットワークデバイス）５のインターフェイスであるＮｅｔｗｏｒｋインターフェイス１７と、ＤＭＡコントローラ１４に接続されＰＨＹデバイス６のインターフェイスであるＵＳＢインターフェイス１８と、ＤＭＡコントローラ１５に接続されＳＤカード７のインターフェイスであるＳＤカードインターフェイス１９と、ＣＰＵインターフェイス２０と、ＩＥＥＥ１２８４インターフェイス２１と、プリンタエンジン８のインターフェイスであるプリンタエンジンインターフェイス２２と、メモリ３に対してデータのリード／ライトを行うメモリコントローラ２３と、オペレーションボードとのインターフェイスであるオペレーションボード用インターフェイス２４と、画像処理ボードとのインターフェイスである画像処理ボード用インターフェイス２５とを備えている。
【００２５】
上記構成では、ＳＤカードインターフェイス１９は、ＤＭＡコントローラ１５を介してメモリ・アービタ１１に接続され、また、ランダムアクセス用のメモリコントローラ２３に直接接続されている。かかる構成により、ＳＤカード７と、メモリ３、ＨＤＤ４、ＰＨＹデバイス（ネットワークデバイス）５、ＰＨＹデバイス（ＵＳＢデバイス）６間でのデータ転送が可能となる。例えば、ＳＤカード７に格納されているプログラムを、メモリ３、ＨＤＤ４、ＰＨＹデバイス（ネットワークデバイス）５、ＰＨＹデバイス（ＵＳＢデバイス）６に転送（ダウンロード）することができる。
【００２６】
［ＳＤカードインターフェイスの構成］
図２は、図１のＳＤカードインターフェイス１９の構成例を示す図である。ＳＤカードインターフェイス１９は、ＳＤカードコントローラ３０と、マルチプレクサ３１と、ＤＭＡインターフェイス３２と、ＲＡＭアクセスインターフェイス３３と、制御回路３４と、伸張回路３５とを備えている。
【００２７】
ＳＤカードコントローラ３０は、ＳＤカードの規格に従ってＳＤカード７に対して、データのリード／ライトをセクタ単位で行う。制御回路３４は、ＣＰＵ２からの制御コマンドをＳＤカードコントローラ３０に与えたり、マルチプレクサ３１を制御して、ＤＭＡインターフェイス３２またはＲＡＭアクセスインターフェイス３３の接続を切替え、ＳＤカード７に対してＤＭＡ転送／ランダムアクセスの切替えを行う回路ブロックである。また、制御回路３４は、ＳＤカードコントローラ３０およびＳＤカード７を初期化する（図３参照）。このように、ハードウェアでＳＤカードコントローラ３０の初期化を行うことにより、ＣＰＵ２によるＳＤカードコントローラ３０の初期化が不要となる。
【００２８】
ＤＭＡインターフェイス３２は、マルチプレクサ３１を介してＳＤカードコントローラ３０に接続されるとともに、図４のＤＭＡコントローラ１５に接続され、両者のインターフェイスの整合を取ってＤＭＡ転送を可能とする回路ブロックである。
【００２９】
ＲＡＭアクセスインターフェイス３３は、ＣＰＵ２がＳＤカード７に対して擬似的なランダムアクセスを行うための回路であり、マルチプレクサ３１および伸張回路３５を介してＳＤカードコントローラ３０に接続されるとともに、メモリコントローラ２３に接続されており、これらのインターフェイスの整合を取る回路ブロックである。
【００３０】
ＲＡＭアクセスインターフェイス３３は、複数のセクタ領域（セクタ領域＞５１２バイト）を有するバッファ（ＲＡＭ）３３ａを内蔵し、このバッファ３３ａにＳＤカード７の複数セクタ分のデータを格納可能となっている。ＲＡＭアクセスインターフェイス３３は、最初のＣＰＵ２からのＳＤカード７のアドレスを指定したリードアクセスに対しては、指定されたアドレスのセクタを設定して、ＳＤカードコントローラ３０を介してＳＤカードから設定したセクタ内の圧縮データをリードして、伸張回路３５で伸張されたデータをバッファ３３ａに格納し、指定されたアドレスに対応するデータをＣＰＵ２に転送する。この後、ＲＡＭアクセスインターフェイス３３は、ＣＰＵ２からのリードアクセスがこのバッファ３３ａに格納されているセクタ領域の範囲内のデータである場合には、ＳＤカード７からのデータ読み出しを経ることなく、バッファ３３ａからデータを読み出す。
【００３１】
このようにして、ＣＰＵ２によるＳＤカード７のセクタの設定を不要として、ＣＰＵ２からはそのアドレスを指定するだけで、ＳＤカード７に対するアクセスが可能となり、擬似的なランダムアクセスが可能となる。すなわち、ＣＰＵ２からＳＤカード７を意識することなくＳＤカード７内の任意のアドレスのデータを読み出すことが可能になる。また、ＲＡＭアクセスインターフェイス３３にバッファ３３ａを設け、セクタ単位でデータのリードをしているため、ＳＤカード７へのアクセスを最小限に抑えることが可能となる。
【００３２】
伸張回路３５は、ＳＤカードコントローラ３０によりＳＤカード７のセクタ単位で読み出される圧縮データをセクタ単位で伸張して、ＲＡＭアクセスインターフェイス３３に出力する。
【００３３】
［ＳＤカードの初期化処理］
図３は、ＳＤカードインターフェイス１９によるＳＤカード７の初期化手順を説明するためのフローチャートを示している。図３を参照して、ＳＤカードインターフェイス１９によるＳＤカード７の初期化手順を説明する。ＳＤカードインターフェイス１９によるＳＤカード７の初期化は、電源投入時、ソフトウェアのアップデート時や自己診断プログラムの実行時等のサービスエンジニア等による特定の作業の実行時に実行される。このように、ＳＤカードインターフェイス１９によるハードウェアでのＳＤカード７の初期化処理の使用目的を限定することで、エラーの発生を抑えることにしている。ＳＤカードインターフェイス１９は、ＳＤカード７の初期化の前にＳＤカードコントローラ３０の初期化を行う。図３に示す処理はＳＤカードインターフェイス１９のシーケンス処理で行われる。
【００３４】
図３において、まず、ＳＤカード７が初期化済みであるか否かを判断し（ステップＳ１）、初期化済みでない場合には、ＳＤカードインターフェイス１９のリセットを解除する（ステップＳ２）。そして、ＳＤカード７の挿入を確認し（ステップＳ３）、ＳＤカード７が装着されているか否かの判断を行い（ステップＳ４）、ＳＤカード７が装着されていない場合には、ステップＳ１に戻る一方、ＳＤカード７が装着されている場合には、ＳＤクロックを設定する（ステップＳ５）。
【００３５】
つぎに、ＳＤカード７の初期化を行ない（ステップＳ６）、その動作電圧を設定する（ステップＳ７）。この後、ＳＤカード７のカードＩＤ、カードアドレス、およびカードサイズを取得する（ステップＳ８〜ステップＳ１０）。
【００３６】
ＳＤカード７のブロック長を設定した後（ステップＳ１１）、データバス幅を設定する（ステップＳ１２）。つづいて、ＳＤカード９のカードステータスを取得する（ステップＳ１３）。そして、ＳＤカード７から取得したこれらの情報に基づいて、データ読出位置のオフセット値を算出して記憶する。この後、初期化済みフラグをセットする（ステップＳ１４）。
【００３７】
他方、通信エラーのステータスが報告された場合には、ＳＤクロックが最低速のクロックであるか否かを判断する（ステップＳ１５）。この判断の結果、ＳＤクロックが最低速のクロックでない場合には、ＳＤクロックを一段階遅いクロックに再設定した後（ステップＳ１７）、ステップＳ６に移行して、再度初期化を実行する。他方、ＳＤクロックが最低速のクロックである場合には、カード未挿入フラグをセットした後（ステップＳ１６）、ステップＳ１４に移行する。
【００３８】
このように、ＳＤカードインターフェイス１９は、ＳＤカードコントローラ３０およびＳＤカード７を初期化するとともに、ＳＤカード７のステータスを取得することとしたので、ＣＰＵ２によるＳＤカードコントローラ３０およびＳＤカード７の初期化が不要となり、システムの起動後、直ちにＳＤカード７へのアクセスが可能となる。
【００３９】
また、ＲＡＭアクセスインターフェイス３３とＤＭＡインターフェイス３２を切り替えて使用可能としたので、ＳＤカード７のストレージ用途とＲＡＭ用との共存／選択が同一システム内で可能となる。
【００４０】
また、ＳＤカードインターフェイス１９は、ＳＤカードとの通信時にエラーが発生した場合に、通信速度を段階的に低速に変更して通信を行うこととしたので、ＣＰＵやハードウェアで修正することなく、データ転送エラーによる動作停止を防ぐことが可能となる。
【００４１】
［ＳＤカードに対するリードアクセス］
図４〜図６を参照して、ＣＰＵ２からＳＤカード７に対するリードアクセスがあった場合のＳＤカードインターフェイス１９の処理を説明する。以下の説明では、ＲＡＭアクセスインターフェイス３３のバッファ３３ａが２つのセクタ領域を有する場合を例示して説明する。図４は、ＳＤカード７の構成例とアドレス−セクタ変換テーブルを説明するための図である。図５は、アドレス−セクタ変換の手順を示すフローチャートである。図６は、ＳＤカードインターフェイス１９によるリードアクセス処理の手順を示すフローチャートである。
【００４２】
ＳＤカード７の１つのセクタは、５１２バイトとなっており、バッファ３３ａの２つのセクタ領域は、それぞれ、５１２バイトよりも大きい領域となっている。２つのセクタ領域は、それぞれ、ＳＤカード７の各セクタに格納されるデータの最大圧縮率×５１２バイトのサイズに設定される。ここでは、圧縮率＝圧縮前のデータサイズ（伸張後のデータサイズ）／圧縮後のデータサイズとする。２つのセクタ領域は、それぞれ、ＳＤカード７の１つのセクタに格納された圧縮データの伸張後のデータを格納する。
【００４３】
ＣＰＵ２のアクセスアドレスをＳＤカード７のセクタ位置に変換する処理を説明する。図４において、ＳＤカード７には、セクタ０，１に、アドレス−セクタ変換テーブル５０が格納されており、セクタ２〜セクタＮに圧縮されたプログラムデータが格納されているものとする。アドレス−セクタ変換テーブル５０は、セクタ（２〜Ｎ）毎に、先頭アドレスと、そのセクタに格納されている圧縮データの伸張後のデータサイズを格納している。ＲＡＭアクセスインターフェイス３３は、ＳＤカード７のセクタ０，１からアドレス−セクタ変換テーブル５０を回路内部に読込み、以降は、アドレス−セクタ変換テーブル５０を参照して、ＣＰＵ２から要求されるリードアドレス（物理アドレス）をＳＤカード７上のセクタ位置（論理アドレス）に変換する。
【００４４】
図５において、まず、ＲＡＭアクセスインターフェイス３３は、ＳＤカード７からアドレス−セクタ変換テーブル１５０を読み込むと（ステップＳ２１）、セクタ番号ｎ＝２とした後（ステップＳ２２）、セクタ番号ｎの先頭アドレスＸｎ≦ＣＰＵ２のアクセスアド
レスＡであるか否かを判断し（ステップＳ２３）、セクタ番号ｎの先頭アドレスＸｎ≦ＣＰＵ２のアクセスアドレスＡでない場合（ステップＳ２３の「Ｎｏ」）は、アクセスエラーをＣＰＵ２に返す。他方、ＲＡＭアクセスインターフェイス３３は、セクタ番号ｎの先頭アドレスＸｎ≦ＣＰＵ２のアクセスアドレスＡである場合には（ステップＳの「Ｙｅｓ」）、セクタ番号ｎ＋１の先頭アドレスＸｎ＋１＜ＣＰＵ２のアクセスアドレスＡであるか否かを判断する（ステップＳ２４）。ＲＡＭアクセスインターフェイス３３は、セクタ番号ｎ＋１の先頭アドレスＸｎ＋１＜ＣＰＵ２のアクセスアドレスＡである場合には（ステップＳ２４の「Ｙｅｓ」）、セクタｎのセクタデータを読み込んで、伸張回路３５で伸張後のセクタデータをバッファ３３ａのセクタ領域（セクタＡ領域）に書き込む（ステップＳ２６）。他方、セクタ番号ｎ＋１の先頭アドレスＸｎ＋１＜ＣＰＵ２のアクセスアドレスＡでない場合には（ステップＳ２４の「Ｎｏ」）、ｎ＝ｎ＋１とした後（ステップＳ２５）、ステップＳ２４に戻り、同様の処理を行う。
【００４５】
つぎに、ＣＰＵ２からＳＤカード７に対するリードアクセスがあった場合のＳＤカードインターフェイス１９の処理を説明する。この処理もＳＤカードインターフェイス１９のシーケンス処理で行われる。図３の初期化処理が終了するまでは、起動しない仕組みとなっている。初期化が終了した時点でＳＤカード７を認識できなかった場合は、シーケンサを停止させる。このことは、前述のとおり用途を限定することで、問題のない範疇になる。図６はＳＤカードへのリードアクセスのみを記述しているため、ＣＰＵ２からのアクセス要求がリードアクセス以外の場合はアクセスエラーを返す仕組みになっている。
【００４６】
ＣＰＵ２からのリード要求がバッファ３３ａ内の２つのセクタ領域のいずれかと同じＳＤカード７上のセクタの範囲内である場合は、バッファ３３ａに既にデータが存在することになる。この場合は、ＲＡＭアクセスインターフェイス３３は、要求されたデータを即座にバッファ３３ａからＣＰＵ２へ返すことになる。このとき、アクセスされたセクタ領域をセクタＡ領域と定義し、他方のセクタ領域をセクタＢ領域として、常にセクタＡ領域が最後にアクセスされた領域であるように管理する。
【００４７】
また、ＲＡＭアクセスインターフェイス３３は、要求されたデータが、バッファ３３ａの２つのセクタ領域（セクタ領域Ａ，Ｂ）の範囲外である場合は、セクタＢ領域のセクタデータを破棄し、セクタＡ領域のセクタデータをセクタＢ領域に移動する（バンク切換えでもよい）。そして、ＳＤカード７から該当するセクタのデータを読み出す処理を実行し、セクタＡ領域にセクタデータを格納する。そして、ＣＰＵ２から要求のあったアドレスのデータを返す。この動作により、ＣＰＵ２はＳＤカード７を意識することなくＳＤカード７内の任意のアドレスのデータを読み出すことが可能になる。
【００４８】
図６は、図１のＳＤカードインターフェイスによるＣＰＵリードアクセス処理の手順を示すフローチャートである。図６を参照して、図１のＳＤカードインターフェイスによるＣＰＵリードアクセス処理の手順を説明する。同図において、まず、図３の初期化処理が終了しているか否かを判断する（ステップＳ３１）。初期化済みである場合は、ＳＤカード７の有無を判断する（ステップＳ３２）。ＳＤカード７がなければこの処理を終了し、他方、ＳＤカード７があれば、ＲＡＭアクセスインターフェイス３３は、ＳＤカード７の所定のセクタ（セクタ０，１）からアドレス−セクタ変換テーブル５０を読み込む（ステップＳ３３）。ＲＡＭアクセスインターフェイス３３は、以降、アドレス−アクセス変換テーブル５０を参照して、ＣＰＵ２から要求されるセクタアドレスを、ＳＤカード７上のセクタ位置に変換する。
【００４９】
つづいて、ＳＤカード７に対するアクセス要求があったか否かを判断し（ステップＳ３４）、アクセス要求があった場合には（ステップＳ３４の「Ｙｅｓ」）、その要求がリード要求であるか否かを判断する（ステップＳ３５）。
【００５０】
ＳＤカード７に対するリード要求である場合には（ステップＳ３５の「Ｙｅｓ」）、ステップＳ３６に移行する一方、リード要求でない場合には（ステップＳ３５の「Ｎｏ」）、ＣＰＵ２に対してエラー応答した後（ステップＳ４４）、ステップＳ３４に戻る。
【００５１】
ステップＳ３６では、リードアクセスデータがセクタＡ領域にあるか否かを判断し、セクタＡ領域にない場合には（ステップＳ３６の「Ｎｏ」）、ステップＳ３７に移行する一方、セクタＡ領域にある場合には（ステップＳ３６の「Ｙｅｓ」）、セクタＡ領域内のリードアクセスデータをリードし、そのリードデータをＣＰＵ２に応答する（ステップＳ４２）。
【００５２】
ステップＳ３７では、リードアクセスデータがセクタＢにあるか否かを判断し、セクタＢ領域にない場合には（ステップＳ３７の「Ｎｏ」）、ステップＳ３８に移行する一方、セクタＢ領域にある場合には（ステップＳ３７の「Ｙｅｓ」）、セクタ領域ＡのデータとセクタＢ領域のデータを入れ替え（ステップＳ４３）、次いで、ステップＳ４２に移行して、セクタＡ領域内のリードアクセスデータをリードし、そのリードデータをＣＰＵ２に応答する。
【００５３】
ステップＳ３８では、セクタＡ領域のデータをセクタＢ領域に移動し、ＳＤカード７に対して、セクタリードコマンドを発行する（ステップＳ３９）。次いで、セクタデータをリードした後、伸張回路３５で伸張し、セクタリード終了まで待機し（ステップＳ４０）、セクタリードが終了すると、そのセクタデータをセクタＡ領域に書き込み（ステップＳ４１）、次いでセクタＡ領域内のリードアクセスデータをリードし、そのリードデータをＣＰＵ２に応答し（ステップＳ４２）、次いでステップＳ３４に戻る。
【００５４】
以上説明したように、実施の形態１によれば、ＳＤカードインターフェイス１９は、ＳＤカードコントローラ３０およびＳＤカード７を初期化するとともに、ＳＤカード７のステータスを取得し、圧縮データが格納されるＳＤカード７から圧縮データを読み出して、圧縮データを伸張処理することとしたので、ＣＰＵ２によるソフトウェア処理を必要とせずにＳＤカード７およびＳＤカードコントローラ３０の初期化、並びに圧縮されたＳＤカード７内のデータを読み出して、その伸張後にプログラムを実行することができ、容量の小さいカード型メモリ上でプログラム等を実行することが可能となる。
【００５５】
また、本実施の形態１によれば、ＣＰＵ２からＳＤカード７に対して擬似的なランダムアクセスを行うためのＲＡＭアクセスインターフェイス３３を備えているので、セクタ単位でしかアクセスできないＳＤカード７に対して、メモリと同様なアクセスを可能とし、圧縮されたカード型メモリ内のプログラムを直接実行できるため、システムの起動時間を短縮することが可能となる。
【００５６】
また、ＲＡＭアクセスインターフェイス３３は、ＳＤカード７からリードされ、伸張後のデータを格納するバッファ３３ａを有し、ＣＰＵ２からのＳＤカード７へのリードアクセスに対し、そのリードアクセスがバッファ３３ａに格納されているいずれかのデータである場合は、バッファ３３ａから該当するデータをＣＰＵ２に送信し、そのリードアクセスがバッファ３３ａに格納されているいずれのデータでない場合、ＳＤカードコントローラ３０を介して対応するセクタから圧縮データを読み出して、伸張後にバッファ３３ａに格納後、バッファ３３ａに格納したセクタ内の該当するデータをＣＰＵ２に送信することとしたので、ＳＤカード７内の圧縮プログラムへのアクセス数を減らして、ランダムアクセスの読み出し速度を向上させることが可能となる。
【００５７】
また、ＳＤカード７には、セクタ毎に、先頭アドレスと、格納されている圧縮データの
伸張後のデータサイズが登録されている、アドレス−セクタ変換テーブル５０を格納し、ＲＡＭアクセスインターフェイス３３は、ＳＤカード７からアドレス−セクタ変換テーブルを読み出して、ＣＰＵ２から要求されるリードアドレスをセクタ位置に変換して、当該セクタから圧縮データを読み出して、伸張後のデータをバッファ３３ａに格納することとしたので、ＳＤカード７に格納されている圧縮データを簡単な方法で読み出すことが可能となる。
【００５８】
また、バッファ３３ａは、少なくとも、ＳＤカード７のセクタのデータサイズ×圧縮データの最大圧縮率のデータサイズを有することとしたので、ＳＤカード７の１セクタ分の圧縮データを全てバッファ３３ａに格納することが可能となる。
【００５９】
また、ＳＤカード７からプログラムをダウンロード可能としたので、システム起動時におけるプログラムのアップデートや追加アプリケーションのダウンロード、システムデバッグプログラムの実行を行うことができ、また、従来は複数枚のメモリカードで構成されていたプログラムを１枚のＳＤカードで済ますことができ、フィールドサポートの効率を向上させることが可能となる。
【００６０】
なお、本実施の形態では、バッファ３３ａに２つのセクタ領域を設けることとしたが、本発明はこれに限られるものではなく、３つ以上のセクタ領域を有する構成としてもよい。
【００６１】
（実施の形態２）
実施の形態１では、ＳＤカードインターフェイス１９の内部に伸張回路を実装する構成であるに対して、実施の形態２は、ＳＤカードインターフェイス１９の外部に伸張回路を設けた構成である。図７は、実施の形態２に係るＡＳＩＣの構成例を示す図である。図８は、実施の形態２に係るＳＤカードインターフェイス１９の構成例を示す図である。図７および図８において、図１および図２と同等機能を有する部位には同一符号を付してある。
【００６２】
実施の形態２に係るＡＳＩＣ１は、図７および図８に示すように、ＳＤカードインターフェイス１９内に伸張回路３５を設ける代わりに、ＳＤカードインターフェイス１９とメモリコントローラ２３間に、伸張回路３５を設けた構成である。実施の形態２では、ＳＤカード７上の圧縮プログラムを纏めてメモリ３上に伸張し、ＣＰＵ２がメモリ３上でプログラムを実行する。実施の形態２の構成の場合、ＳＤカード７にアドレス−セクタ変換テーブルを格納しておく必要はない。以下、この動作を簡単に説明する。
【００６３】
図７および図８において、制御回路３４は、マルチプレクサ３１の接続をＤＭＡインターフェイス３２側に切替え、ＳＤカードコントローラ３０は、ＳＤカード７に格納されている圧縮プログラムを、セクタ単位で順次読み出して、マルチプレクサ３１を介してＤＭＡインターフェイス３２に転送する。ＤＭＡインターフェイス３２は、セクタ単位で転送されてくる圧縮プログラムを順次、伸張回路３５に転送し、これに応じて、伸張回路３５は、圧縮プログラムを順次、伸張してメモリコントローラ２３に転送する。メモリコントローラ２３は、伸張回路３５から転送されてくる伸張後のプログラムを順次、メモリ３に格納する。ＣＰＵ２はメモリ３上の格納されたプログラムを、メモリコントローラ２３を介して実行する。
【００６４】
実施の形態２によれば、実施の形態２では、ＳＤカードインターフェイス１９の外部に設けた伸張回路３５でＳＤカード７に格納された圧縮プログラムを伸張し、メモリ３上で当該プログラムを実行することとしたので、ＳＤカード７に格納された圧縮プログラムを実行するために、ＳＤカードインターフェイス１９に伸張回路を設ける必要がなくなり、
ＳＤカードインターフェイス１９を低コストかつ簡単な構成とすることが可能となる。
【００６５】
（実施の形態３）
図９は、実施の形態１および実施の形態２に係るＡＳＩＣ１を適用したデジタル複写機の構成を示す簡略的な図である。図９において、デジタル複写機は、スキャナ部１０１とレーザ記録部１０２で画像の形成、用紙への印字を行い、後処理部１０３で出力紙揃え、ステープル、パンチ穴の処理が行われる。スキャナ部１０１は透明ガラス体の原稿台１０４、原稿台の上面の原稿を給送する自動両面原稿送り装置１０５（以下、ＲＡＤＦという。）、原稿台の上面に載置された原稿の画像を読みとるスキャナユニット１０６によって構成されている。スキャナ部１０１において読みとられた画像データは、レーザ記録部１０２に出力される。ＲＡＤＦ１０５は図外の原稿トレイから原稿台を経由して図外の排出トレイに至る片面原稿給送路、スキャナユニット１０６による片面の画像の読み取りが完了した原稿の表裏面を反転して再度、原稿台に導く両面原稿給送路を有し、片面、両面の原稿どちらでも対応できる。スキャナユニット１０６は、原稿をランプで照射し、レンズ、ミラー等で原稿の反射光を光電変換素子の受光面に結像させる。光電変換素子は原稿の画像面における反射光を電気信号に変換し、後述する画像処理部に出力する。レーザ記録部１０２は、用紙を搬送する用紙搬送部１０７、レーザ書き込みユニット１０８、及び電子写真プロセス部（画像形成部）１０９を備えている。用紙搬送部１０７は用紙の両面に画像を形成する両面複写モード時、定着ローラを通過した用紙を、表裏面を反転して再度電子写真プロセス部に導く副搬送路を備えている。
【００６６】
レーザ書き込みユニット１０８は、画像処理部から供給される画像データに基づいてレーザ光を照射する半導体レーザ、および当該半導体レーザから照射された光をミラーやレンズを通して電子写真プロセス部１０９の感光体ドラム表面に配光する。感光ドラム表面は静電潜像が形成され、現像装置からトナーが供給されることにより、トナー画像に顕在化される。このトナー画像は用紙搬送部１０７から導かれた用紙上に転写され、その後、定着ローラにより、加熱及び加圧を受け、トナー画像が溶融して用紙の表面に定着する。このように用紙に書き込みが終了した後、後処理部１０３にて一部分の出力用紙が揃えられ、ステープル、パンチ穴の処理が行われ、トレイに排出される。
【００６７】
図１０は、図９のデジタル複写機の制御部を構成するブロック図である。デジタル複写機の制御部は、ＣＰＵ２により、ユニット毎に配置されたボードに搭載されたＣＰＵを介して各ユニットを構成する機器を統括して制御する。すなわち複写機の制御部は複写機の上面に設けられた操作パネルを管理するオペレーションパネルボード２２８、複写機内の各機器を管理するＡＳＩＣ１、光電変換素子を周辺部品と共に搭載したＣＣＤボード２１０、画像データに対して各種の画像処理を施す画像処理ボード２０１によって構成されている。
【００６８】
以下に、デジタル複写機におけるコピーモードの画像データの処理について説明する。ＲＡＤＦ１０５を介して原稿台に給送された原稿の画像がスキャナユニット１０６の読み取りスキャナ部２１６で光学的に順次読み取られ、スキャナユニット１０６内のＣＣＤボード２１０上のＣＣＤ２１３がＣＣＤ制御部２１２で駆動され、その出力信号はアナログ回路２１４でゲイン調整が行われ、Ａ／Ｄ変換部２１１から８ビットの画像データとして画像処理ボード２０１に送られる。画像処理ボード２０１において所定の画像処理が施された後、ＡＳＩＣ１により、一旦、メモリ３に蓄えられる。メモリ３に蓄えられた画像は次にＨＤＤ４に格納される。これらの処理がＲＡＤＦ１０５にセットされた全ての原稿について実行される。画像の読み取り終了後、ＨＤＤ４に格納された複数枚の画像データは、ページ順に読み出す処理が設定部数回だけ繰り返して実行され、画像処理ボード２０１において所定の画像処理後、レーザ書き込みユニット１０８のレーザ書き込み部２０９に供給される。従って各原稿の画像を複数部ずつ画像形成する場合にも各原稿の画像につい
ての読み取り動作を１回のみ行うだけでよい。
【００６９】
なお、本発明は、上記した実施の形態に限定されるものではなく、発明の要旨を変更しない範囲で適宜変形可能である。例えば、上記した実施の形態では、カード型メモリとしてＳＤカードを例示して説明したが、本発明はこれに限られるものではなく、特定のサイズ単位でのアクセスが必要で、かつ着脱可能に設けられた他のカード型のメモリにも適用可能であり、例えば、マルチメディアカードにも適用可能である。
【産業上の利用可能性】
【００７０】
本発明に係るカード型メモリのインターフェイス回路、その回路を搭載したＡＳＩＣ、およびそのＡＳＩＣを搭載した画像処理装置は、容量の小さいカード型メモリ上でプログラム等を実行する場合に有用であり、デジタル複写機、デジタル複合機、ＦＡＸ、スキャナ、プリンタ、デジタルカメラ等の画像処理装置に広く利用可能である。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施の形態１にかかるＳＤカードインターフェイスを内蔵したＡＳＩＣを備えた画像処理装置の概略のハードウェア構成を示す図である。
【図２】図１のＳＤカードインターフェイスの構成例を示す図である。
【図３】ＳＤカードインターフェイスによるＳＤカードの初期化手順を説明するためのフローチャートである。
【図４】ＳＤカードの構成例とアドレス−セクタ変換テーブルを説明するための図である。
【図５】アドレス−セクタ変換の手順を示すフローチャートである。
【図６】ＳＤカードのリードアクセスフローの一例を説明するためのフローチャートである。
【図７】本発明の実施の形態２に係るＡＳＩＣの構成例を示す図である。
【図８】図７のＳＤカードインターフェイスの構成例を示す図である。
【図９】本発明に係るＡＳＩＣを適用したデジタル複写機の構成を示す簡略的な図である。
【図１０】図９のデジタル複写機の制御部を構成するブロック図である。
【符号の説明】
【００７２】
１    ＡＳＩＣ
２    ＣＰＵ
３    メモリ
４    ＨＤＤ
５    ＰＨＹデバイス（ネットワークデバイス）
６    ＰＨＹデバイス（ＵＳＢデバイス）
７    ＳＤカード
８    プリンタエンジン
１１  メモリ・アービタ
１２  ＤＭＡコントローラ
１３  ＤＭＡコントローラ
１４  ＤＭＡコントローラ
１５  ＤＭＡコントローラ
１６  ＨＤＤインターフェイス
１７  Ｎｅｔｗｏｒｋインターフェイス
１８  ＵＳＢインターフェイス
１９  ＳＤカードインターフェイス
２０  ＣＰＵインターフェイス
２１  ＩＥＥＥ１２８４インターフェイス
２２  プリンタエンジンインターフェイス
２３  メモリコントローラ
３０  ＳＤカードインターフェイス
３１  マルチプレクサ
３２  ＤＭＡインターフェイス
３３  ＲＡＭアクセスインターフェイス
３４  制御回路
３５  伸張回路
５０  アドレス−セクタ変換テーブル
１０１  スキャナ部
１０２  レーザ記録部
１０３  後処理部
１０４  原稿台
１０５  自動両面原稿送り装置（ＲＡＤＦ）
１０６  スキャナユニット
１０７  用紙搬送部
１０８  レーザ書き込みユニット
１０９  電子写真プロセス部
２０１  画像処理ボード
２０９  レーザ書き込み部
２１０  ＣＣＤボード
２１１  Ａ／Ｄ変換部
２１２  ＣＣＤ制御部
２１３  ＣＣＤ
２１４  アナログ回路
２２８  オペレーションパネルボード
２３１  ＡＳＩＣ
【図１】
2008198059.tif 000003
【図２】
2008198059.tif 000004
【図３】
2008198059.tif 000005
【図４】
2008198059.tif 000006
【図５】
2008198059.tif 000007
【図６】
2008198059.tif 000008
【図７】
2008198059.tif 000009
【図８】
2008198059.tif 000010
【図９】
2008198059.tif 000011
【図１０】
2008198059.tif 000012