(57)【要約】【課題】高価な有機金属原料を用いることなく歩留まりの低下を抑制した水素ブロック膜を形成することが可能な強誘電体メモリ装置の製造方法及び強誘電体メモリ装置を提供すること。【解決手段】強誘電体キャパシタ３を形成する工程と、強誘電体キャパシタ３を被覆する被覆膜１８を形成する工程と、被覆膜１８を被覆する導電性水素トラップ膜２２を形成する工程と、導電性水素トラップ膜２２を酸化して表面に絶縁性水素バリア膜２１を形成する酸化処理工程とを備え、導電性水素トラップ膜２２が、ＴｉとＡｌとで構成されている。【選択図】図２
2008227215.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された強誘電体キャパシタを備える強誘電体メモリ装置の製造方法であって、
前記強誘電体キャパシタを形成する工程と、
該強誘電体キャパシタを被覆する被覆膜を形成する工程と、
該被覆膜を被覆する複合膜を形成する工程と、
該複合膜を酸化して表面に酸化膜を形成する酸化処理工程とを備え、
前記複合膜が、還元種に対するトラップ機能を有する第１金属材料と、酸化物が還元種に対するバリア機能を有する第２金属材料とで構成されていることを特徴とする強誘電体メモリ装置の製造方法。
【請求項２】
前記第１金属材料がＴｉであり、前記第２金属材料がＡｌであることを特徴とする請求項１に記載の強誘電体メモリ装置の製造方法。
【請求項３】
前記複合膜が、前記第１及び第２金属材料による合金で構成されていることを特徴とする請求項１または２に記載の強誘電体メモリ装置の製造方法。
【請求項４】
前記被覆膜の表面にＮＨ３プラズマを照射する表面処理を行った後で、前記複合膜を形成することを特徴とする請求項１から３のいずれか１項に記載の強誘電体メモリ装置の製造方法。
【請求項５】
基板上に形成された強誘電体キャパシタを備える強誘電体メモリ装置であって、
前記強誘電体キャパシタを被覆する被覆膜と、該被覆膜を被覆するブロック膜とを有し、
該ブロック膜が、還元種に対するトラップ機能を有する第１金属材料と酸化物が還元種に対するバリア機能を有する第２金属材料との複合膜で構成され、表面に酸化膜が形成されていると共に、下層に向かうにしたがって酸素の含有量が少なくなることを特徴とする強誘電体メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体キャパシタを有する強誘電体メモリ装置の製造方法及び強誘電体メモリ装置に関する。
【背景技術】
【０００２】
強誘電体メモリ装置（ＦｅＲＡＭ）は、強誘電体材料の自発分極を利用した低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できる。そのため、ＤＲＡＭ並の集積化が可能であることから、大容量の不揮発性メモリとして期待されている。
ここで、強誘電体材料としては、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）などのペロブスカイト型酸化物やタンタル酸ビスマスストロンチウム（ＳｒＢｉ２ＴａＯ９：ＳＢＴ）などのビスマス層状化合物などが挙げられる。
【０００３】
ところで、強誘電体材料は酸化物であるため、半導体プロセスにおいて発生する還元性雰囲気において容易に還元される。そのため、強誘電体材料において酸素欠損を生じ、強誘電体キャパシタとしての電気特性の劣化が発生してしまう。ここで、水素ブロック膜を強誘電体キャパシタの周辺に設け、外界から侵入する水素などの還元種を阻止する方法がある。このような水素ブロック膜の形成方法として、スパッタ法やＣＶＤ法によりＴｉＡｌＯｘ膜を形成する方法が提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００４−１３４６９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の強誘電体メモリ装置の製造方法においても、以下の課題が残されている。すなわち、酸化物をスパッタ法により成膜する場合には、ＴｉＡｌＯｘからなる酸化膜を含めて全体的にパーティクルが発生しやすくなる。このため、強誘電体キャパシタの動作不良を引き起こすことがあり、歩留まりが低くなる。また、酸化物をＣＶＤ法により成膜する場合には、上述したパーティクルの発生を軽減できるが、有機金属原料が高価であるため、製造コストが増大するという問題がある。
【０００５】
本発明は、上記従来の問題に鑑みてなされたもので、高価な有機金属原料を用いることなく歩留まりの低下を抑制した水素ブロック膜を形成することが可能な強誘電体メモリ装置の製造方法及び強誘電体メモリ装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明にかかる強誘電体メモリ装置の製造方法は、基板上に形成された強誘電体キャパシタを備える強誘電体メモリ装置の製造方法であって、前記強誘電体キャパシタを形成する工程と、該強誘電体キャパシタを被覆する被覆膜を形成する工程と、該被覆膜を被覆する複合膜を形成する工程と、該複合膜を酸化して表面に酸化膜を形成する酸化処理工程とを備え、前記複合膜が、還元種に対するトラップ機能を有する第１金属材料と、酸化物が還元種に対するバリア機能を有する第２金属材料とで構成されていることを特徴とする。
【０００７】
また、本発明における強誘電体メモリ装置は、基板上に形成された強誘電体キャパシタを備える強誘電体メモリ装置であって、前記強誘電体キャパシタを被覆する被覆膜と、該被覆膜を被覆するブロック膜とを有し、該ブロック膜が、還元種に対するトラップ機能を有する第１金属材料と酸化物が還元種に対するバリア機能を有する第２金属材料との複合膜で構成され、表面に酸化膜が形成されていると共に、下層に向かうにしたがって酸素の含有量が少なくなることを特徴とする。
【０００８】
この発明では、第１及び第２金属材料からなる複合膜を形成した後にこの表面を酸化することにより、高価な有機金属原料を用いることなく、また歩留まりを低下させることなくブロック膜を形成できる。すなわち、被覆膜上に金属膜である複合膜を形成するため、例えばスパッタ法により複合膜を形成しても、パーティクルの発生が抑制される。そして、この複合膜に酸化処理を施して複合膜の表面に酸化膜を形成するため、有機金属原料を用いる必要がない。ここで、複合膜を構成する第２金属材料の酸化物が水素などの還元種に対するバリア機能を有するため、形成された酸化膜が還元種に対してバリア膜として機能する。また、複合膜に酸化処理を施すと、複合膜の表面に酸化膜が形成される。この酸化膜は、還元種に対してバリア機能を有すると共に酸素に対するバリア機能を有しているため、複合膜の内部への酸化処理の進行が抑制される。このため、表層から内部に向かうにしたがって酸素の含有量が少なくなり、複合膜の表層にのみ酸化膜が形成されると共に複合膜の内部において金属膜の状態が維持される。ここで、第１金属材料がトラップ機能を有しているため、複合膜のうち金属膜の状態が維持された領域がトラップ膜として機能する。
以上のように、金属膜である複合膜を形成して酸化処理を施すことで還元種に対するブロック膜を形成するため、パーティクルの発生を抑制できると共に、ブロック膜の形成コストの削減が図れる。
【０００９】
また、本発明における強誘電体メモリ装置の製造方法は、前記第１金属材料がＴｉであり、前記第２金属材料がＡｌであることとしてもよい。
この発明では、水素などの還元種に対してトラップ機能を有するＴｉ（チタン）と酸化物が還元種に対してバリア機能を有するＡｌ（アルミニウム）とを用いてブロック膜を形成する。
【００１０】
また、本発明における強誘電体メモリ装置の製造方法は、前記複合膜が、前記第１及び第２金属材料による合金で構成されていることとしてもよい。
この発明では、第１金属材料と第２金属材料との合金により複合膜を構成する。
【００１１】
また、本発明における強誘電体メモリ装置の製造方法は、前記被覆膜の表面にＮＨ３プラズマを照射する表面処理を行った後で、前記複合膜を形成することが好ましい。
この発明では、被覆膜の表面にＮＨ３（アンモニア）プラズマを照射することで、複合膜の形成時に被覆膜の表面において表面マイグレーションが促進される。そのため、複合膜が自己配向面の面方位に配向制御されて、複合膜の結晶性が向上する。したがって、複合膜及び酸化膜の結晶配置が緻密になり、複合膜及び酸化膜による還元種のブロック機能をさらに高めることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明における強誘電体メモリ装置の製造方法及び強誘電体メモリ装置の一実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。
【００１３】
〔強誘電体メモリ装置〕
まず、本実施形態における強誘電体メモリ装置を、図１を参照しながら説明する。ここで、図１は強誘電体メモリ装置を模式的に示す拡大断面図である。
強誘電体メモリ装置１は、１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）型のメモリセル構造を有するスタック型であって、図１に示すように、半導体基板（基板）２と、半導体基板２上に形成された強誘電体キャパシタ３及びトランジスタ４とを備えている。
【００１４】
半導体基板２は、例えばＳｉ（シリコン）によって構成されており、上面に順に積層された第１層間絶縁膜１１、第１水素ブロック膜１２、第２層間絶縁膜１３、第２水素ブロック膜（ブロック膜）１４及び第３層間絶縁膜１５が形成されている。
第１層間絶縁膜１１は、例えばＳｉＯ２（酸化ケイ素）で構成されており、半導体基板２上に形成されたトランジスタ４を被覆している。また、第１層間絶縁膜１１の後述するドレイン領域４２上には貫通孔１６が形成されており、プラグ１７が充填されている。
プラグ１７は、貫通孔１６内に充填された導電材料で構成されており、例えばＷ（タングステン）やＭｏ（モリブデン）、Ｔａ（タンタル）、Ｔｉ、Ｎｉ（ニッケル）などで構成されている。
【００１５】
第１水素ブロック膜１２は、厚さが例えば５〜２０ｎｍ程度であり、例えばＡｌＯｘ（アルミナ）で構成されている。そして、第１水素ブロック膜１２は、第１層間絶縁膜１１上に形成された強誘電体キャパシタ３の上面及び側面を被覆している。ここで、第１水素ブロック膜１２の構成材料としては、ＡｌＯｘのほか、ＴｉＯｘ（チタニア）やＺｒＯｘ（ジルコニウム酸化物）、ＴａＯｘ（タンタル酸化物）、ＨｆＯｘ（ハフニウム酸化物）などを用いてもよい。
第２層間絶縁膜１３は、第１層間絶縁膜１１と同様に、例えばＳｉＯ２で構成されている。そして、第２層間絶縁膜１３は、第１水素ブロック膜１２を被覆している。これら第１水素ブロック膜１２及び第２層間絶縁膜１３によって強誘電体キャパシタ３を被覆する被覆膜１８が構成される。
【００１６】
第２水素ブロック膜１４は、厚さが例えば数１０ｎｍであり、例えばＴｉＡｌで構成された合金膜に酸化処理を施すことによって構成されている。そして、第２水素ブロック膜１４は、絶縁性水素バリア膜（酸化膜）２１及び導電性水素トラップ膜（複合膜）２２の積層構造を有している。また、第２水素ブロック膜１４は、表層から内部に向かうにしたがって酸素の含有量が少なくなっている。ここで、ＴｉとＡｌとの構成比率は、例えば７：３となっている。また、ＴｉＡｌのうちＴｉは水素などの還元種に対するトラップ機能を有しており、Ａｌは酸化物が還元種に対するバリア機能を有している。
【００１７】
絶縁性水素バリア膜２１は、ＴｉＡｌＯｘで構成されており、水素などの還元種に対するバリア機能を有している。ここで、絶縁性水素バリア膜２１は、ＴｉＡｌの酸化物で構成されているため、絶縁性を有している。
導電性水素トラップ膜２２は、ＴｉＡｌからなる合金で構成されており、水素などの還元種に対するトラップ機能を有している。ここで、導電性水素トラップ膜２２は、ＴｉＡｌで構成されているため、導電性を有している。
したがって、第２水素ブロック膜１４は、第２水素ブロック膜１４の外部から侵入する水素などの還元種に対して絶縁性水素バリア膜２１により内部への水素の侵入を防止すると共に、第２水素ブロック膜１４の内部に侵入した水素などの還元種を導電性水素トラップ膜２２によりトラップする構成となっている。
また、絶縁性水素バリア膜２１は、第２水素ブロック膜１４を貫通する後述する貫通孔２３の内壁における表層にも形成されており、貫通孔２３内に充填される後述するプラグ２４と導電性水素トラップ膜２２との絶縁を図っている。
【００１８】
第３層間絶縁膜１５は、第１及び第２層間絶縁膜１１、１３と同様に、例えばＳｉＯ２で構成されており、第２水素ブロック膜１４を被覆している。また、第１水素ブロック膜１２、第２層間絶縁膜１３、第２水素ブロック膜１４及び第３層間絶縁膜１５には、これらを貫通する貫通孔２３が形成されており、プラグ２４が充填されている。プラグ２４は、例えばＡｌで構成されており、表面にＴｉＮ（窒化チタン）で構成されて貫通孔２３の内壁との密着性を向上させる密着層（図示略）が形成されている。
また、第３層間絶縁膜１５上には、プラグ２４と導通する配線２５が形成されている。配線２５は、例えばＡｌで構成されてプラグ２４と一体的に形成されている。また、配線２５の表面には、ＴｉＮで構成されて第３層間絶縁膜１５との密着性を向上させる密着層（図示略）や反射防止膜（図示略）が形成されている。
【００１９】
強誘電体キャパシタ３は、第１層間絶縁膜１１及びプラグ１７上に形成されており、下層から順に、導電膜３１、酸素バリア膜３２、下部電極３３、強誘電体膜３４及び上部電極３５を積層した構成となっている。
導電膜３１は、例えばＴｉＮなどの導電材料で構成されており、プラグ１７と強誘電体キャパシタ３との導通を図っている。
酸素バリア膜３２は、例えばＴｉＡｌＮ、ＴｉＡｌ、ＴｉＳｉＮ、ＴｉＮ、ＴａＮ、ＴａＳｉＮなどの酸素バリア性を有する材料で構成されている。
下部電極３３は、例えばＩｒ（イリジウム）、Ｐｔ（白金）、Ｒｕ（ルテニウム）、Ｒｈ（ロジウム）、Ｐｄ（パラジウム）、Ｏｓ（オスミウム）のうちから少なくとも１つまたはこれらの合金あるいはこれらの酸化物からなる。ここで、下部電極３３は、ＩｒまたはＰｔからなることが好ましく、Ｉｒからなることがより好ましい。なお、下部電極３３は、単層膜であっても、積層した多層膜であってもよい。
【００２０】
そして、下部電極３３が結晶質である場合には、下部電極３３の結晶配向と酸素バリア膜３２の結晶配向が互いに接触する界面においてエピタキシャルの方位関係となることが好ましい。このとき、下部電極３３の結晶配向と強誘電体膜３４の結晶配向とも、互いに接触する界面においてエピタキシャルの方位関係となることが好ましい。
例えば、酸素バリア膜３２が立法晶系に属してその結晶配向が（１１１）配向である場合、または酸素バリア膜３２が六方方晶系に属してその結晶配向が（００１）配向である場合、下部電極３３の結晶配向が（１１１）配向であることが好ましい。この構成によれば、下部電極３３上に強誘電体膜３４を形成する場合において、強誘電体膜３４の結晶配向を（１１１）配向とすることが容易になる。
【００２１】
強誘電体膜３４は、Ａ１−ｂＢ１−ａＸａＯ３の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料で構成されている。ここで、上記一般式中のＡは、Ｐｂからなり、Ｐｂの一部をＬａに置換してもよい。また、Ｂは、Ｚｒ（ジルコニウム）及びＴｉのうちの少なくとも一方からなる。そして、Ｘは、Ｖ（バナジウム）、Ｎｂ（ニオブ）、Ｔａ、Ｃｒ（クロム）、Ｍｏ、Ｗ、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）及びＭｇ（マグネシウム）のうちの少なくとも１つからなる。このとき、強誘電体膜３４を構成する強誘電体材料としては、例えばＰＺＴやＳＢＴ、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２（チタン酸ビスマスランタン：ＢＬＴ）などの公知の材料を用いることができ、なかでもＰＺＴであることが好ましい。
【００２２】
ここで、強誘電体材料としてＰＺＴを用いるときには、強誘電体キャパシタ３の信頼性の観点から下部電極３３としてＩｒを用いることが好ましい。
また、強誘電体材料としてＰＺＴを用いる場合には、より大きな自発分極量を獲得するため、上述したようにＰＺＴにおけるＴｉの含有量をＺｒの含有量より多くすることが好ましい。さらに、強誘電体膜３４がＰＺＴで構成され、ＰＺＴにおけるＴｉの含有量がＺｒの含有量よりも多い場合には、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であることが好ましい。
【００２３】
上部電極３５は、上述した下部電極３３と同様の材料やＡｌ、Ａｇ（銀）、Ｎｉなどからなる。なお、上部電極３５は、単層膜であっても、積層した多層膜であってもよい。ここで、上部電極３５は、ＰｔまたはＩｒＯｘとＩｒとの多層膜からなることが好ましい。
【００２４】
トランジスタ４は、半導体基板２の表層に形成されたソース領域４１、ドレイン領域４２及びチャネル領域（図示略）と、チャネル領域上に形成されたゲート絶縁膜４３と、ゲート絶縁膜４３上に形成されたゲート電極４４とを備えている。そして、トランジスタ４は、ドレイン領域４２上に形成されたプラグ１７と導通している。
また、トランジスタ４は、半導体基板２に間隔をおいて複数形成されており、隣接する他のトランジスタ４との間に設けられた素子分離領域４５によって互いの絶縁が図られている。
【００２５】
〔強誘電体メモリ装置の製造方法〕
次に、上述した強誘電体メモリ装置１の製造方法について、図２を参照しながら説明する。ここで、図２は、強誘電体メモリ装置の製造工程を示す説明図である。
最初に、半導体基板２にトランジスタ４を形成すると共にトランジスタ４を被覆する第１層間絶縁膜１１を形成する。そして、第１層間絶縁膜１１を貫通する貫通孔１６を形成し、プラグ１７でこの貫通孔１６を充填する。
次に、第１層間絶縁膜１１上に強誘電体キャパシタ３を形成する（図２（ａ））。ここでは、第１層間絶縁膜１１上に導電膜３１の構成材料からなる膜と、酸素バリア膜３２の構成材料からなる膜と、下部電極３３の構成材料からなる膜と、強誘電体膜３４の構成材料からなる膜と、上部電極３５の構成材料からなる膜とを積層して形成する。そして、これらをフォトリソグラフィ技術などによりパターニングする。これにより、強誘電体キャパシタ３を形成する。このとき、酸素バリア膜３２がプラグ１７と導通する。
【００２６】
続いて、強誘電体キャパシタ３を被覆する第１水素ブロック膜１２を形成する（図２（ｂ））。ここでは、ＣＶＤ法などを用いてＡｌＯｘ膜を第１層間絶縁膜１１及び強誘電体キャパシタ３を被覆するように形成する。ここで、第１水素ブロック膜１２の膜厚は、例えば５〜２０ｎｍ程度となっている。
なお、強誘電体キャパシタ３中の強誘電体膜３４は、その成膜条件などによっては酸素欠損を起こしている場合がある。したがって、第１水素ブロック膜１２を形成した後、必要に応じて酸素雰囲気で加熱処理を行い、第１水素ブロック膜１２を介して強誘電体膜３４に酸素を供給して酸素欠損を補填してもよい。ここで、加熱処理の温度としては、例えば５５０℃〜７５０℃であり、６００℃〜７５０℃であることが好ましい。
【００２７】
そして、第１水素ブロック膜１２を被覆する第２層間絶縁膜１３を形成する（図２（ｃ））。ここでは、強誘電体キャパシタ３に対するダメージが十分に小さい成膜法である、ＴＥＯＳ（テトラエトキシシラン）を原料としたプラズマＣＶＤ法（プラズマＴＥＯＳ法）により第２層間絶縁膜１３を形成する。この後、ＣＭＰ処理により第２層間絶縁膜１３の上面を平坦化する。なお、プラズマＴＥＯＳ法以外に、スパッタ法によって第２層間絶縁膜１３を形成してもよい。
このようにして、第１水素ブロック膜１２及び第２層間絶縁膜１３からなる被覆膜１８を形成する。
【００２８】
次に、第２層間絶縁膜１３上に第２水素ブロック膜１４を形成する。まず、最初に第２層間絶縁膜１３に対して表面処理を施す。ここでは、第２層間絶縁膜１３の表面にＮＨ３プラズマを照射する。これにより、ＳｉＯ２からなる第２層間絶縁膜１３の表面がＮＨで終端される。
【００２９】
そして、表面処理が施された第２層間絶縁膜１３上に、ＴｉＡｌからなる合金膜である導電性水素トラップ膜２２を形成する（図２（ｄ））。ここでは、ＴｉからなるターゲットとＡｌからなるターゲットとの２種のターゲットを用いたスパッタ法により、第２層間絶縁膜１３上に導電性水素トラップ膜２２を形成する。このとき、第２層間絶縁膜１３に表面処理が施されることで、導電性水素トラップ膜２２の成膜時に表面マイグレーションが促進され、導電性水素トラップ膜２２がＴｉＡｌの自己配向面である（００１）方位に配向制御される。ここで、導電性水素トラップ膜２２の自己配向面は、本実施形態におけるＴｉＡｌがＴｉリッチな構成となっているため、Ｔｉの自己配向面である（００１）面が発生することになる。したがって、結晶性に優れた導電性水素トラップ膜２２となる。なお、ＴｉＡｌからなる合金をターゲットを用いたスパッタ法により導電性水素トラップ膜２２を形成してもよい。
【００３０】
さらに、導電性水素トラップ膜２２の表層に絶縁性水素バリア膜２１を形成する（図２（ｅ））。ここでは、酸素雰囲気中で導電性水素トラップ膜２２を加熱する熱酸化により、導電性水素トラップ膜２２の表面を酸化させて絶縁性水素バリア膜２１を形成する。ここで、加熱処理の温度としては、強誘電体キャパシタ３に対する熱ダメージを小さくするため、例えば５００℃〜７００℃程度である。また、加熱処理の時間は、酸素雰囲気中の酸素濃度や加熱温度に応じて設定されるが、例えば１分〜２分程度となっている。
導電性水素トラップ膜２２に酸化処理を施すと、最初に導電性水素トラップ膜２２の表層が酸化されて絶縁性水素バリア膜２１が形成される。このとき、酸素雰囲気中で加熱することにより導電性水素トラップ膜２２の内部に向けて酸化処理が進行しようとするが、表層に形成された絶縁性水素バリア膜２１が酸素バリア機能を有するため、内部への酸化処理の進行が阻害される。そのため、表層から内部に向かうにしたがって酸素の含有量が少なくなる酸素分布が形成される。
これにより、導電性水素トラップ膜２２の表面に絶縁性水素バリア膜２１が形成され、絶縁性水素バリア膜２１及び導電性水素トラップ膜２２からなる第２水素ブロック膜１４が形成される。ここで、酸化処理において絶縁性水素バリア膜２１が酸素バリア機能を有するため、第２水素ブロック膜１４は、表層から内部に向かうにしたがって酸素の含有量が少なくなっている。
【００３１】
続いて、第２水素ブロック膜１４上に第３層間絶縁膜１５を形成する（図２（ｆ））。ここでは、第２層間絶縁膜１３と同様に、プラズマＣＶＤ法（プラズマＴＥＯＳ法）により第３層間絶縁膜１５を形成する。そして、第３層間絶縁膜１５と第１及び第２水素ブロック膜１２、１４とを貫通する貫通孔２３を形成する（図２（ｇ））。その後、上述と同様の酸化処理を施して、貫通孔２３によって露出した導電性水素トラップ膜２２の表面を酸化して絶縁性水素バリア膜２１を形成する。この際、上部電極３５の表面に酸化膜が形成される。
その後、貫通孔２３を充填するプラグ２４と配線２５とを一体的に形成する。ここで、貫通孔２３によって露出した導電性水素トラップ膜２２の表面を酸化して絶縁性水素バリア膜２１を形成しているので、導電性水素トラップ膜２２とプラグ２４とが絶縁される。以上のようにして、図１に示すような強誘電体メモリ装置１を製造する。
【００３２】
以上のように、本実施形態における強誘電体メモリ装置１の製造方法及び強誘電体メモリ装置１によれば、金属膜である導電性水素トラップ膜２２を形成した後に酸化処理を施すことで絶縁性水素バリア膜２１を有する第２水素ブロック膜１４を形成するため、パーティクルの発生を抑制できると共に、形成コストの削減が図れる。
ここで、第２水素ブロック膜１４が酸素の含有量の少ない導電性水素トラップ膜２２を有することで、絶縁性水素バリア膜２１を透過した水素などの還元種を導電性水素トラップ膜２２でトラップさせることができ、より高い水素ブロック機能を発揮できる。
また、第２層間絶縁膜１３の表面にＮＨ３プラズマを照射した後に導電性水素トラップ膜２２を形成することで、導電性水素トラップ膜２２の結晶配置を緻密にし、第２水素ブロック膜１４による還元種に対するブロック機能をさらに高めることができる。
【００３３】
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、強誘電体キャパシタがスタック型構造を有しているが、例えばプレーナ型など、他の構造であってもよい。
また、ＴｉとＡｌとの混合比を７：３としているが、設計に応じて適宜変更してもよい。ここで、Ａｌの比率をＴｉよりも高くすると、第２層間絶縁膜上にＴｉＡｌからなる合金膜を形成する際、Ａｌの自己配向面である（１１１）面が発生しやすくなる。この場合においても、導電性水素トラップ膜が高い結晶性を有することとなる。
そして、第１金属材料としてＴｉを用いているが、水素などの還元種に対するトラップ機能を有していれば、Ｈｆ（ハフニウム）やＺｒなどの第４族元素のように他の金属材料を用いてもよい。同様に、第２金属材料としてＡｌを用いているが、酸化物が還元種に対するバリア機能を有していれば、他の金属材料を用いてもよい。
さらに、導電性水素トラップ膜がＴｉＡｌからなる合金膜で構成されているが、ＴｉとＡｌとからなる複合膜であれば、合金膜に限られない。
また、第２層間絶縁膜の表面にＮＨ３プラズマを照射した後に導電性水素トラップ膜を形成しているが、第２水素ブロック膜によるブロック機能を十分に維持できれば、ＮＨ３プラズマを照射しなくてもよい。
【図面の簡単な説明】
【００３４】
【図１】一実施形態における強誘電体メモリ装置を示す概略断面図である。
【図２】図１の強誘電体メモリ装置の製造工程を示す説明図である。
【符号の説明】
【００３５】
１  強誘電体メモリ装置、２  半導体基板（基板）、３  強誘電体キャパシタ、１４  第２水素ブロック膜（ブロック膜）、１８  被覆膜、２１  絶縁性水素バリア膜（酸化膜）、２２  導電性水素トラップ膜（複合膜）
【図１】
2008227215.tif 000003
【図２】
2008227215.tif 000004