(57)【要約】【課題】テスト端子数を増加させることなく、スキャンテスト中に内部信号を随時観測できるスキャンテスト回路を提供する。【解決手段】半導体集積回路に形成されたスキャンチェーンに入力値を入力し、半導体集積回路の出力端子から出力されるスキャンチェーンの出力値を入力値と比較することで、半導体集積回路の検査を行うスキャンテスト回路である。スキャンテスト回路は、スキャンチェーンからの出力値を反転させて反転出力値を生成する反転回路と、選択信号に従って、スキャンチェーンからの出力値と反転回路からの反転出力値のいずれかを選択し、選択された値を出力端子に送出する選択回路と、半導体集積回路の内部状態を表す内部信号を選択信号として選択回路に供給する内部信号生成回路とを備える。【選択図】図１
2008102785.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路に形成されたスキャンチェーンに入力値を入力し、前記半導体集積回路の出力端子から出力される前記スキャンチェーンの出力値を前記入力値と比較することで、前記半導体集積回路の検査を行うスキャンテスト回路であって、
前記スキャンチェーンからの出力値を反転させて反転出力値を生成する反転回路と、
選択信号に従って、前記スキャンチェーンからの出力値と前記反転回路からの反転出力値のいずれかを選択し、前記選択された値を前記出力端子に送出する選択回路と、
前記半導体集積回路の内部状態を表す内部信号を前記選択信号として前記選択回路に供給する内部信号生成回路と、
を備えたことを特徴とするスキャンテスト回路。
【請求項２】
請求項１に記載のスキャンテスト回路であって、
前記内部信号生成回路は、前記内部信号として二値信号を供給し、
前記選択回路は、前記内部信号が論理値の一方である場合、前記スキャンチェーンからの出力値を前記出力端子に送出し、前記内部信号が論理値の他方である場合、前記反転回路からの反転出力値を前記出力端子に送出することを特徴とするスキャンテスト回路。
【請求項３】
請求項１に記載のスキャンテスト回路であって、
前記半導体集積回路に前記スキャンチェーンが複数形成され、
前記複数のスキャンチェーンのそれぞれに前記反転回路、前記選択回路及び前記出力端子が設けられ、
前記内部信号生成回路は、各スキャンチェーンに設けられた選択回路に、それぞれ同一の内部信号を前記選択信号として供給することを特徴とするスキャンテスト回路。
【請求項４】
請求項１に記載のスキャンテスト回路であって、
前記半導体集積回路に設けられ、外部信号が入力される外部端子と、
前記外部端子から入力された外部信号と前記内部信号生成回路からの前記内部信号との論理和の結果を、前記選択回路に供給される前記選択信号として出力する選択制御回路と、
を備えたことを特徴とするスキャンテスト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に対してスキャンテストを行うスキャンテスト回路に関する。
【背景技術】
【０００２】
半導体集積回路の検査方法として、スキャンテストが一般的に用いられている。このスキャンテストでは、半導体集積回路中のフリップフロップをシフトレジスタとして構成し、このシフトレジスタにスキャンイン端子からデータを入力し、回路内部状態を取り込み、スキャンアウト端子から出力されるデータを判定することで、半導体集積回路内部の論理回路を検査する。
【０００３】
スキャンテストを行う際、スキャンテスト自体の期待値とは別に、半導体集積回路の内部状態を観測したい場合がある。スキャンテスト時に半導体集積回路の内部状態を観測する方法としては、内部状態を表す信号が観測される外部端子を半導体集積回路に設けるアイソレーション方法や、スキャンアウト端子から時分割で内部状態を観測できるようその出力を切り替える方法等手法などが知られている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特許第１６８７３２６号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上記スキャンテスト回路を用いて、スキャンテスト中に半導体集積回路の内部信号を観測する際にアイソレーション方法を用いようとする場合、半導体集積回路に観測用の外部端子を設ける必要がある。その結果、テスト端子数が増加してしまう。
【０００６】
また、テスト端子数の増加を防ぐために、切替信号によってスキャンアウト端子から時分割で内部信号を観測する手法を用いると、スキャンテスト中に内部信号を随時観測することが困難である。
【０００７】
本発明の目的は、テスト端子数を増加させることなく、スキャンテスト中に内部信号を随時観測できるスキャンテスト回路を提供するである。
【課題を解決するための手段】
【０００８】
本発明は、半導体集積回路に形成されたスキャンチェーンに入力値を入力し、前記半導体集積回路の出力端子から出力される前記スキャンチェーンの出力値を前記入力値と比較することで、前記半導体集積回路の検査を行うスキャンテスト回路であって、前記スキャンチェーンからの出力値を反転させて反転出力値を生成する反転回路と、選択信号に従って、前記スキャンチェーンからの出力値と前記反転回路からの反転出力値のいずれかを選択し、前記選択された値を前記出力端子に送出する選択回路と、前記半導体集積回路の内部状態を表す内部信号を前記選択信号として前記選択回路に供給する内部信号生成回路と、を備えたスキャンテスト回路を提供する。これにより、テスト端子数を増加させることなく、しかもスキャンテスト中、内部信号を随時観測することができる。
【０００９】
上記スキャンテスト回路では、前記内部信号生成回路は、前記内部信号として二値信号を供給し、前記選択回路は、前記内部信号が論理値の一方である場合、前記スキャンチェーンからの出力値を前記出力端子に送出し、前記内部信号が論理値の他方である場合、前記反転回路からの反転出力値を前記出力端子に送出する。これにより、簡単な回路構成で、スキャンチェーンの出力値及び内部信号を観測することができる。
【００１０】
上記スキャンテスト回路では、前記半導体集積回路に前記スキャンチェーンが複数形成され、前記複数のスキャンチェーンのそれぞれに前記反転回路、前記選択回路及び前記出力端子が設けられ、前記内部信号生成回路は、各スキャンチェーンに設けられた選択回路に、それぞれ同一の内部信号を前記選択信号として供給する。これにより、半導体集積回路の検査が不合格であった場合、その要因がスキャンテストそのものにあるのか、それとも内部信号にあるのかを判別することができる。即ち、少なくとも１つの出力端子からの値が入力値（期待値）と一致している場合、内部信号は正常であると判断されるので、不合格の要因は入力値（期待値）と不一致であるスキャンチェーンからの出力値にあるものと判断される。
【００１１】
上記スキャンテスト回路は、前記半導体集積回路に設けられ、外部信号が入力される外部端子と、前記外部端子から入力された外部信号と前記内部信号生成回路からの前記内部信号との論理和の結果を、前記選択回路に供給される前記選択信号として出力する選択制御回路とを備える。これにより、外部信号によってスキャンチェーンからの出力値のみ出力端子から観測する通常のスキャンテストを行うことができる。したがって、不合格であった場合、その要因がスキャンテストにあるのか、それとも内部信号にあるのかをより明確に判別することができる。
【発明の効果】
【００１２】
本発明のスキャンテスト回路によれば、テスト端子数を増加させることなく、スキャンテスト中に内部信号を随時観測できる。
【発明を実施するための最良の形態】
【００１３】
本発明に係るスキャンテスト回路の実施の形態について、図面を参照しながら説明する。
【００１４】
［第１の実施形態］
図１は、第１の実施形態の半導体集積回路のスキャンテスト回路を示す図である。半導体集積回路１０１には、スキャンイン端子１２１，１２２，１２３、スキャンチェーン１１１，１１２，１１３、スキャンアウト端子１３１，１３２，１３３、内部信号生成源１６１、セレクタ（二値選択回路）１４１及びインバータ１５１を有するスキャンテスト回路が設けられている。スキャンチェーン１１１，１１２，１１３は、半導体集積回路に配置された多数のフリップフロップ回路がシフトレジスタとして機能するように形成されたものである。スキャンチェーン１１１，１１２，１１３は同一の構成を有するため、以下、代表してスキャンチェーン１１３について示す。
【００１５】
図２は、スキャンチェーン１１３を示す回路図である。半導体集積回路に配置された多数のフリップフロップ（ＦＦ）回路１８１〜１８８は、それぞれクロック端子ＣＫ、データ端子Ｑ、スキャンイン端子ＳＩ及びスキャンアウト端子ＳＯを備える。動作試験時、各ＦＦ回路１８１〜１８８のスキャンアウト端子ＳＯを他のＦＦ回路のスキャンイン端子ＳＩに接続することで、スキャンチェーンとして多数のＦＦ回路１８１〜１８８が直列に接続される。
【００１６】
さらに、各ＦＦ回路１８１〜１８８のクロック端子ＣＫに入力されるクロック信号に同期して、スキャンイン端子ＳＩに入力されるデータをラッチし、スキャンアウト端子ＳＯから出力させることにより、スキャンチェーンをシフトレジスタとして動作させる。このスキャンチェーン１１３がシフトレジスタとして正常に動作するか否かによって、各ＦＦ回路１８１〜１８８が正常に動作するか否かを判定することができる。
【００１７】
なお、通常動作時には、各ＦＦ回路１８１〜１８８に設けられた切換機能（図示せず）により、スキャンイン端子ＳＩとスキャンアウト端子ＳＯとの接続が遮断され、各ＦＦ回路１８１〜１８８はそれぞれ他の論理回路に接続され、通常のＦＦ回路として動作する。
【００１８】
内部信号生成源１６１は、観測したい半導体集積回路の内部信号を生成し、セレクタ１４１の選択信号１７１として出力する。実速度のスキャンテストとして、半導体集積回路内部のＰＬＬ回路によるクロックを用いて検査することが行われる。この場合、ＰＬＬ回路が正しい発振状態になっている上でスキャンテストが行われていることを確認するために、ＰＬＬ回路のロック状態を示す信号を、内部信号生成源からの内部信号として同時に観測する必要がある。
【００１９】
インバータ１５１は、スキャンチェーン１１３の出力を反転させる。セレクタ１４１は、内部信号生成源１６１からの内部信号である選択信号１７１に従って、スキャンチェーン１１３の出力がそのまま接続された系と、スキャンチェーン１１３の出力がインバータ１５１によって反転されてから接続された系とを切り替え、切り替えられた系をスキャンアウト端子１１３に接続する。
【００２０】
次に、本実施形態のスキャンテスト回路の動作について説明する。通常のスキャンテストを行う場合、スキャンチェーン１１１，１１２，１１３に、それぞれスキャンイン端子１２１，１２２，１２３から期待値であるデータを入力し、スキャンアウト端子１３１，１３２，１３３から出力された値を入力データと比較することで、スキャンテストが行われる。
【００２１】
また、スキャンテストを行う際、スキャンテストの期待値と同時に、内部信号生成源１６１から出力される内部信号１７１を観測する。この信号を観測するためのスキャンアウト端子として、複数設けられたスキャンアウト端子のうち、任意のスキャンアウト端子を用いればよく、本実施形態では、スキャンアウト端子１３３が用いられる。
【００２２】
また、通常のスキャンテストを行う場合、スキャンチェーン１１３の出力値がそのままスキャンアウト端子１３３から出力されるが、本実施形態では、スキャンアウト端子１３３とスキャンチェーン１１３の出力との間には、前述したように、選択信号により二値を選択可能な回路であるセレクタ１４１が設けられている。なお、二値選択回路として論理的に等価である限り、セレクタに限らず、他の回路構成であっても良い。
【００２３】
セレクタ１４１には、内部信号生成源１６１で生成された出力された選択信号１７１が入力される。また、セレクタ１７１への入力として、一方の系（選択信号１７１が値１の場合に有効になる系）には、スキャンチェーン１１３の出力が接続され、他方の系（選択信号１７１が値０の場合に有効になる系）には、スキャンチェーン１１３の出力をインバータ１５１で論理反転させた反転出力が接続される。また、セレクタ１４１の出力はスキャンアウト端子１３３に接続される。
【００２４】
本実施形態では、内部信号１７１の期待値として、正常な場合に値１、異常な場合に値０となる信号を用いる。まず、通常のスキャンテストによる期待値と、内部信号を同時に観測してテストするための期待値を作成する必要がある。スキャンテストにおいては、一般に自動パターン生成（ＡＴＰＧ）によって期待値が生成される。この予め用意されたスキャンテストの期待値に対し、内部信号１７１の状態に応じて、その期待値を反転させる。なお、内部信号が正常な場合、スキャンアウト端子１３３における期待値は、セレクタ１４１追加前の期待値と同じく、スキャンチェーン１１３の出力値（図３の信号波形２０１参照）そのものとなる。
【００２５】
図３は、スキャンテスト回路における各部の信号の変化を示すタイミングチャートである。内部信号１７１の信号波形２１２に示すように、内部信号１７１が正常時にあって値１である場合、セレクタ１４１の選択信号は値１となる。この場合、セレクタ１４１の有効な系は、スキャンチェーン１１３の出力が接続された系となる。したがって、スキャンアウト端子１３３からスキャンチェーン１１３の出力値の信号波形２０１と同じ信号波形２１１が観測される。この結果、スキャンチェーン１１３の出力値は期待値と同値になり、テストとして合格（パス）が確認される。
【００２６】
一方、内部信号１７１の信号波形２２２に示すように、内部信号１７１があるタイミングで異常時のものとなり、値１から値０に変化した場合、セレクタ１４１の選択信号は値１から値０となる。この場合、セレクタ１４１の有効な系は、始め、選択信号が値１であるので、スキャンチェーン１１３の出力が接続された系であるが、その後、選択信号が値０となるので、スキャンチェーン１１３の出力がインバータ１５１によって反転されて接続された系となる。
【００２７】
つまり、スキャンアウト端子１３３から、最初にスキャンチェーン１１３の出力値の信号波形２０１が観測されるが、その後、スキャンチェーン１１３の出力値が反転した値の信号波形２２１が観測される。この結果、内部信号が正常である間、スキャンチェーン１１３の出力値は期待値と同値となり、テストとしてパスが確認されるが、その後、内部信号が異常になると、出力値が反転して出力されるので、スキャンチェーン１１３の出力値は期待値と不一致になり、内部信号の異常が確認される。
【００２８】
このように、第１の実施形態のスキャンテスト回路によれば、観測用のテスト端子を新たに設けることなく、スキャンテスト時には、スキャンチェーンからの出力値と併せて、半導体集積回路の内部信号１７１を既存のスキャンアウト端子１１３から観測することができる。
【００２９】
なお、本実施形態では、内部信号は内部状態が正常時に常に値１となる信号であったが、内部信号１７１が固定値でない場合、内部信号１７１の状態に応じて、スキャンアウト端子１３３からスキャンチェーン１１３の出力値又はその反転した値が出力される。そこで、スキャンアウト端子１３３の期待値として、内部信号１７１の状態に応じて、通常スキャンテスト時の期待値（スキャンチェーン１１３の出力値）を反転させた値を予め用意しておくようにしても良い。これにより、内部信号１７１が正常時に変動値である場合にも、対応することができる。
【００３０】
また、本実施形態では、スキャンテスト用にテスト回路設計を行った際、観測したい内部信号を、既にスキャンアウト端子として存在するスキャンアウト端子１３３から観測する場合を示した。ここでは、観測する内部信号の数が１つであったが、観測する内部信号の数が複数である場合も同様である。例えば、内部信号の数が２つである場合、別にセレクタ及びインバータを用意し、２つのスキャンアウト端子１３３，１３２からそれぞれ異なる内部信号を観測できるようにすればよく、観測する内部信号の数によらない。
【００３１】
［第２の実施形態］
第１の実施形態のスキャンテスト回路では、１つのスキャンアウト端子１３３から内部信号１７１を観測する際、期待値の不一致で検査が不合格（フェイル）であった場合に、不合格の要因が、スキャンテストそのもの、つまり期待値の不一致（スキャンチェーン１１３からの出力値がフェイル）であるのか、内部信号１７１が所望の動作を行わずに反転した値を出力したことによるものであるのかを判別することができない。
【００３２】
第２の実施形態では、不合格の要因を調べることができるスキャンテスト回路について説明する。図４は、第２の実施形態の半導体集積回路のスキャンテスト回路を示す図である。第１の実施形態のスキャンテスト回路と同一の構成要素については同一の符号を付すことによりその説明を省略する。
【００３３】
第２の実施形態のスキャンテスト回路は、スキャンチェーン１１３の出力とスキャンアウト端子１３３との間に設けられたセレクタ１４１及びインバータ１５１と同様、スキャンチェーン１１２の出力とスキャンアウト端子１３２との間にもセレクタ３０１及びインバータ３０２を備える。また、２つのセレクタ１４１，３０１には、内部信号生成源１６１から同一の内部信号１７１が選択信号として入力される。
【００３４】
本実施形態のスキャンテスト回路では、スキャンアウト端子１３３，１３２の両方から内部信号１７１を観測する。例えば、スキャンアウト端子１３３の出力値のみが不合格であった場合、内部信号１７１に問題ないことが確認される。一方、スキャンアウト端子１３３の出力値とスキャンアウト端子１３２の出力値の両方が不合格であった場合、その要因として、内部信号１７１に問題があることが考えられる。したがって、一方のスキャンアウト端子の出力値のみが不合格である場合、その要因はスキャンテストそのものであると判別できる。
【００３５】
このように、第２の実施形態のスキャンテスト回路によれば、複数個のスキャンアウト端子のうち、１つのスキャンアウト端子のみ期待値の不一致である場合、同一の内部信号１７１が接続された他スキャンアウト端子では合格（パス）しているので、不合格の要因はスキャンテストそのものであることが分かる。
【００３６】
また、複数のスキャンアウト端子かつ同一テスト時間で不合格となる場合、同一に接続されている内部信号１７１が所望の動作をせずに不合格となっている可能性が高いと判断される。
【００３７】
［第３の実施形態］
第３の実施形態では、セレクタ１４１に入力される選択信号が、内部信号発生源１６１からの内部信号１７１及び外部からの信号に基づく。図５は、第３の実施形態の半導体集積回路のスキャンテスト回路を示す図である。第１の実施形態のスキャンテスト回路と同一の構成要素については同一の符号を付すことによりその説明を省略する。
【００３８】
第３の実施形態のスキャンテスト回路は、セレクタ選択信号制御部４０１を備える。セレクタ選択信号制御部４０１は、論理和回路であり、外部端子４０２からの制御信号と内部信号発生源１６１からの内部信号１７１との論理和の結果を、セレクタ１４１の選択信号として出力する。
【００３９】
本実施形態のスキャンテスト回路では、外部端子４０２からの制御信号が論理値０である場合、セレクタ選択信号制御部４０１が論理和をとるので、セレクタ１４１に対する選択信号の論理は、内部信号１７１の論理にのみ依存する。この結果、第１の実施形態と同様の回路動作が実現される。
【００４０】
一方、外部端子４０２からの制御信号が論理値１である場合、セレクタ選択信号制御部４０１は同様に論理和をとるので、セレクタ１４１に対する選択信号の論理は、内部信号１７１の論理には依存しない。この結果、セレクタ１４１の選択信号の論理値は常に１となる。この場合、セレクタ１４１は、スキャンチェーン１１３の出力がスキャンアウト端子１３３からそのまま出力される系を選択する。したがって、内部信号１７１の観測を行わず、通常のスキャンテストと同様のテスト動作が行われる。
【００４１】
第３の実施形態のスキャンテスト回路は、外部端子４０２からセレクタ１４１の論理を制御可能なセレクタ選択信号制御部４０１を備えるため、スキャンテストの期待値と内部信号の期待値を同時に観測して検査を行う際に、期待値の不一致で不合格となる要因を調べることができる。
【００４２】
即ち、外部端子４０２からの制御信号の論理値が１である場合、通常のスキャンテストの期待値のみをスキャンアウト端子１３３から観測するといった通常のスキャンテスト動作を実現することができる。したがって、不合格の要因が内部信号１７１によるものか、スキャンチェーンの出力１１３によるものかを判別することができる。
【００４３】
なお、スキャンテストの検査パターンに、外部端子４０２からの制御信号が有効又は無効になる論理を付加することで、所望のタイミング（例えば、テストパターンの検査ステップ）でのみ内部信号１７１を観測することも可能となる。
【００４４】
また、第１〜第３の実施形態では、スキャンテスト中の回路の内部状態を１つの内部信号で観測していたが、スキャンテスト中の回路の内部状態を数多くの内部信号で観測する必要がある場合にも本発明は同様に適用可能である。
【００４５】
また、前述したように、実速度のスキャンテストとして、回路内部のＰＬＬ（Phase Locked Loop）のクロックを用いてテストする場合、ＰＬＬが正しく発振状態なっている上でスキャンテストが行われていることを確認するために、ＰＬＬのロック状態を示す信号を内部信号として同時に観測することが可能である。
【００４６】
また、第２の実施形態のスキャンテスト回路における各スキャンチェーン毎に設けられた各セレクタ３０１，１４１に対し、それぞれ第３の実施形態のセレクタ選択信号制御部４０１を設け、各外部端子から制御信号を供給できる構成であっても良い。
【産業上の利用可能性】
【００４７】
本発明に係るスキャンテスト回路は、半導体集積回路のスキャンテストを行う際、テスト端子数を増加させることなく、半導体集積回路の内部信号を同時に観測できるようにしたものであり、回路設計の自由度の増加やテストコストの削減に有利であり、特にテスト端子の確保が困難な大規模回路等に有用である。
【図面の簡単な説明】
【００４８】
【図１】第１の実施形態の半導体集積回路のスキャンテスト回路を示す図
【図２】スキャンチェーンを示す回路図
【図３】スキャンテスト回路における各部の信号の変化を示すタイミングチャート
【図４】第２の実施形態の半導体集積回路のスキャンテスト回路を示す図
【図５】第３の実施形態の半導体集積回路のスキャンテスト回路を示す図
【符号の説明】
【００４９】
１０１  半導体集積回路
１１１，１１２，１１３  スキャンチェーン
１３１，１３２，１３３  スキャンアウト端子
１４１，３０１  セレクタ
１５１，３０２  インバータ
１６１  内部信号源
４０１  セレクタ選択信号制御部
４０２  外部端子
【図１】
2008102785.tif 000003
【図２】
2008102785.tif 000004
【図３】
2008102785.tif 000005
【図４】
2008102785.tif 000006
【図５】
2008102785.tif 000007