(57)【要約】【課題】密着性の高い埋め込み酸化膜を形成できるようにした半導体装置の製造方法を提供する。【解決手段】ＳｉＧｅ層を部分的にエッチングして、Ｓｉ基板１を底面とする溝ｈ１を形成する。次に、溝ｈ１が埋め込まれ且つＳｉＧｅ層が覆われるようにしてＳｉ基板１上にＳｉ層１３を形成する。そして、Ｓｉ層１３に対してアクティブのパターニングを行って溝ｈ２を形成する。次に、溝ｈ２を介してＳｉＧｅ層をエッチングすることによって、Ｓｉ層１３とＳｉ基板１との間に空洞部２５を形成する。その後、熱酸化により、空洞部２５内に埋め込み酸化膜を形成する。Ｓｉ層１３に対してアクティブのパターニングを行う工程では、空洞部２５を形成した後もＳｉ層１３がＳｉ基板１上でそのまま支えられるようにその脚部１３ａを溝ｈ１内に残しておく。【選択図】図４
2008198802.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１半導体層を形成する工程と、
前記第１半導体層を部分的にエッチングして、前記半導体基板上に前記第１半導体層を底面とする第１溝を形成する工程と、
前記第１溝が埋め込まれ且つ前記第１半導体層が覆われるようにして前記半導体基板上に第２半導体層を形成する工程と、
前記第２半導体層を部分的にエッチングして、前記第２半導体層下から前記第１半導体層を露出させる第２溝を形成する工程と、
前記第２溝を介して前記第１半導体層をエッチングすることによって、前記第２半導体層と前記半導体基板との間に空洞部を形成する工程と、
前記空洞部の内部に面する前記半導体基板及び前記第１半導体層の各表面を熱酸化して、当該空洞部内に埋め込み酸化膜を形成する工程と、を含み、
前記第２半導体層を部分的にエッチングする工程では、
前記空洞部を形成した後も前記第２半導体層が前記半導体基板上でそのまま支えられるように当該第２半導体層の脚部を前記第１溝内に残しておく、ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２溝を形成する工程では、前記第２半導体層及びその下の前記第１半導体層を順次エッチングすることによって当該第２溝を形成する、ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記埋め込み酸化膜を形成する際に前記第２半導体層の前記脚部が全て熱酸化されるように、前記脚部の幅を短めに形成する工程、をさらに含むことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記埋め込み酸化膜を形成した後で、前記第２半導体層の前記脚部をエッチングして除去する工程と、
前記脚部を除去した後で、前記半導体基板上の全面に絶縁層を堆積する工程と、
前記絶縁層に平坦化処理を施して当該絶縁層を前記第２半導体層上から除去する工程と、を含むことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項５】
前記第１溝を形成する工程では、前記第１半導体層を部分的にエッチングしてバルク領域の前記半導体基板を露出させ、
前記第２半導体層を形成する工程では、前記バルク領域の前記半導体基板上に前記第２半導体層が直接形成されるように当該第２半導体層を形成する、ことを特徴とする請求項１から請求項４の何れか一項に記載の半導体装置の製造方法。
【請求項６】
前記第２半導体層を部分的にエッチングして、前記埋め込み酸化膜上に前記第２半導体層が積層された構造を有する領域と、前記バルク領域との間に、前記半導体基板を底面とする第３溝を形成する工程と、
前記第３溝を絶縁膜で埋め込む工程と、をさらに含むことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記半導体基板は単結晶のＳｉ基板であり、
前記第２半導体層を形成する工程では、前記第２半導体層として単結晶のＳｉ層をエピタキシャル成長法で形成することを特徴とする請求項１から請求項６の何れか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、半導体基板にＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造を形成する技術に関する。
【背景技術】
【０００２】
ＳＯＩ基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース／ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型ＳＯＩトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、ＳＯＩトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ＳＯＩ基板としては、例えば、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）基板や貼り合わせ基板などが用いられているが、いずれもその製造法が特殊であり、通常のＣＭＯＳプロセスでは作ることができない。
【０００３】
このため、普通のバルクシリコンウェハから、通常のＣＭＯＳプロセスでＳＯＩ構造を作る方法であるＳＢＳＩ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｂｏｎｄｉｎｇ  Ｓｉｌｉｃｏｎ  Ｉｓｌａｎｄ）法が知られている（例えば、特許文献１及び非特許文献１参照。）。以下、ＳＢＳＩ法について図を参照しながら説明する。
図１９〜図２１は、従来例に係る半導体装置の製造方法を示す図であり、図１９（Ａ）〜図２１（Ａ）は平面図、図１９（Ｂ）〜図２１（Ｂ）は図１９（Ａ）〜図２１（Ａ）をＸ１９−Ｘ´１９〜Ｘ２１−Ｘ´２１線でそれぞれ切断したときの断面図である。
【０００４】
図１９（Ａ）および（Ｂ）に示すように、まず始めに、シリコン（Ｓｉ）基板１０１上にシリコンゲルマニウム（ＳｉＧｅ）層１１１とＳｉ層１１３とを順次成膜し、そこに支持体用の溝ｈ´１を形成する。Ｓｉ層１１３とＳｉＧｅ層１１１はエピタキシャル成長法で形成し、支持体用の溝ｈ´１はドライエッチングで形成する。次に、Ｓｉ基板１０１上の全面に支持体膜を成膜した後、支持体膜をドライエッチングして、図２０（Ａ）および（Ｂ）に示すような支持体１２２を形成し、さらに、支持体１２２下から露出しているＳｉ層１１３／ＳｉＧｅ層１１１もドライエッチングする。この状態で、ＳｉＧｅ層１１１を図２０（Ａ）の矢印の方向からフッ硝酸溶液でエッチングすると、図２０（Ｂ）のように、支持体１２２にＳｉ層１１３がぶらさがった形でＳｉ層１１３の下に空洞部１２５が形成される。
【０００５】
次に、図２１（Ａ）および（Ｂ）に示すように、Ｓｉ基板１０１を熱酸化して空洞部１２５内にＳｉＯ2膜１３１を形成する（ＢＯＸ酸化工程）。このようにして、ＳｉＯ2膜１３１とＳｉ層１１３とからなる島状のＳＯＩ構造をバルクウェハ上に形成する。ＳＯＩ構造を形成した後は、ＣＶＤによってＳｉ基板１０１上の全面にＳｉＯ2膜（図示せず）を成膜する。そして、ＳｉＯ2膜と支持体１２２とをＣＭＰで平坦化し、さらにＨＦ系溶液でウエットエッチング（即ち、ＨＦエッチ）することで、Ｓｉ層１１３の表面を露出させる。
【特許文献１】特開２００５−３５４０２４号公報
【非特許文献１】Ｔ．Ｓａｋａｉ  ｅｔ  ａｌ．“Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＢｏｎｄｉｎｇＳｉ  Ｉｓｌａｎｄｓ（ＳＢＳＩ）  ｆｏｒ  ＬＳＩ  Ａｐｐｌｉｃａｔｉｏｎ”，Ｓｅｃｏｎｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  ＳｉＧｅ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ，Ｍｅｅｔｉｎｇ  Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のＳＢＳＩ法における重要な要素として、ＢＯＸ酸化工程がある。現状では、１０００℃−１ｈの酸化処理によって上下から成長したＳｉＯ2膜１３１ａおよび１３１ｂをその成長方向の中心付近で密着させＢＯＸ層を形成する方法を試みている。
しかしながら、図２２に示すように、酸化後の断面をＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ；走査型電子顕微鏡）で観察すると、上下から成長したＳｉＯ2膜が密着していない場合があった。その原因となっているのがＳｉ層の反りである。成長したＳｉＯ2膜の膜厚自体は、上下でくっつくのに十分であるがＳｉ層が上に凸状態に反っているため、反りが大きい中心辺りでは上下から成長したＳｉＯ2膜の間に隙間が残ってしまうことがある。このような状況で、後のプロセスであるＢＨＦ（バッファードフッ酸）エッチによるアクティブの表面出し、及びフッ酸系の洗浄を行った場合、隙間にＢＨＦが染み込んでＳｉＯ2膜が意図せずエッチングされてしまい、Ｓｉ基板上からＳｉ層が剥がれてしまうおそれがあった（問題点）。
【０００７】
ここで、本発明者は現在までの調査結果から、ＢＯＸ酸化工程でのＳｉ層の反りは図２３（Ａ）〜（Ｄ）に示すような現象を経て発生しているのではないか、と考えている。即ち、図２３（Ａ）および（Ｂ）に示すように、室温ではフラットである支持体１２２／Ｓｉ層１１３の積層構造が、まず昇温の段階で下に凸の状態になる。これは、支持体１２２の構成材料であるＳｉＯ2と、Ｓｉとの熱膨張係数の違い（Ｓｉ：４．１５Ｅ−６／Ｋ、ＳｉＯ2：０．５５Ｅ−６／Ｋ）が大きく影響しているためと考えられる。しかし、図２３（Ｃ）に示すように、昇温によって温度が高くなり、特に９６０℃以上になるとＳｉ層１１３を覆っている支持体１２２に粘性が生じ（粘性流動）、反りが開放されるため一度フラットに戻る。その状態でＳｉ層１１３の熱酸化が進む。酸化処理の終了後、今度は降温に入る。図２３（Ｄ）に示す降温の段階では、支持体１２２に粘性流動は起こらないため、再び熱膨張係数の違いが影響してくる。その結果、Ｓｉ層１１３が上に凸の状態となってしまう。
本発明は、このような事情に鑑みてなされたものであって、密着性の高い埋め込み酸化膜を形成できるようにした半導体装置の製造方法の提供を目的とする。
【課題を解決するための手段】
【０００８】
〔発明１〕  上記問題点を解決するために、発明１の半導体装置の製造方法は、半導体基板上に第１半導体層を形成する工程と、前記第１半導体層を部分的にエッチングして、前記半導体基板上に前記第１半導体層を底面とする第１溝を形成する工程と、前記第１溝が埋め込まれ且つ前記第１半導体層が覆われるようにして前記半導体基板上に第２半導体層を形成する工程と、前記第２半導体層を部分的にエッチングして、前記第２半導体層下から前記第１半導体層を露出させる第２溝を形成する工程と、前記第２溝を介して前記第１半導体層をエッチングすることによって、前記第２半導体層と前記半導体基板との間に空洞部を形成する工程と、前記空洞部の内部に面する前記半導体基板及び前記第１半導体層の各表面を熱酸化して、当該空洞部内に埋め込み酸化膜を形成する工程と、を含み、前記第２半導体層を部分的にエッチングする工程では、前記空洞部を形成した後も前記第２半導体層が前記半導体基板上でそのまま支えられるように当該第２半導体層の脚部を前記第１溝内に残しておく、ことを特徴とするものである。ここで、空洞部内に埋め込み酸化膜を形成する工程は、「ＢＯＸ酸化工程」とも呼ばれる。
【０００９】
このような方法によれば、ＢＯＸ酸化工程において、従来のＳＢＳＩ法とは異なり、第２半導体層を異種の材料からなる支持体で支える必要はない。空洞部を形成した後も、第２半導体層はその脚部によって半導体基板上でそのまま支えられる。また、ＢＯＸ酸化工程では、初めに、第２半導体層に対する上下の構造は（第２半導体層に近接する範囲で）空間となっており、酸化が進むにつれて、第２半導体層の上面と下面とにそれぞれ熱酸化膜が形成される。
【００１０】
従って、ＢＯＸ酸化工程における第２半導体層の反りを抑制することができ、半導体基板から空洞部内に向けて成長してくる一方の熱酸化膜と、第２半導体層から空洞部内に向けて成長してくる他方の熱酸化膜とを密着させて、これら熱酸化膜同士の界面に隙間の無い埋め込み酸化膜を形成することができる。その結果、後の工程で上記界面へのＢＨＦの侵入を防ぐことができ、半導体基板上からの第２半導体層の剥がれを防止することができる。
【００１１】
〔発明２〕  発明２の半導体装置の製造方法は、発明１の半導体装置の製造方法において、前記第２溝を形成する工程では、前記第２半導体層及びその下の前記第１半導体層を順次エッチングすることによって当該第２溝を形成する、ことを特徴とするものである。
このような方法によれば、第１半導体層の側面を第２溝に沿って露出させることができる。
【００１２】
〔発明３〕  発明３の半導体装置の製造方法は、発明１又は発明２の半導体装置の製造方法において、前記埋め込み酸化膜を形成する際に前記第２半導体層の前記脚部が全て熱酸化されるように、前記脚部の幅を短めに形成する工程、をさらに含むことを特徴とするものである。
このような方法によれば、第２半導体層の脚部は全て熱酸化膜となるので、（素子分離等を目的として）当該脚部を除去する必要は無い。
【００１３】
〔発明４〕  発明４の半導体装置の製造方法は、発明１又は発明２の半導体装置の製造方法において、前記埋め込み酸化膜を形成した後で、前記第２半導体層の前記脚部をエッチングして除去する工程と、前記脚部を除去した後で、前記半導体基板上の全面に絶縁層を堆積する工程と、前記絶縁層に平坦化処理を施して当該絶縁層を前記第２半導体層上から除去する工程と、を含むことを特徴とするものである。ここで、本発明では、埋め込み酸化膜上に半導体層が積層された構造を「ＳＯＩ構造」とも呼ぶ。
このような方法によれば、第２半導体層と半導体基板との間を埋め込み絶縁膜で分離できると共に、第２半導体層の側面を絶縁層で囲むことができる。従って、周囲から電気的に分離された島状のＳＯＩ構造を提供することができる。
【００１４】
〔発明５〕  発明５の半導体装置の製造方法は、発明１から発明４の何れか一の半導体装置の製造方法において、前記第１溝を形成する工程では、前記第１半導体層を部分的にエッチングしてバルク領域の前記半導体基板を露出させ、前記第２半導体層を形成する工程では、前記バルク領域の前記半導体基板上に前記第２半導体層が直接形成されるように当該第２半導体層を形成する、ことを特徴とするものである。
【００１５】
ここで、「バルク領域」とは、その下地が半導体基板のみからなる領域、又は、半導体基板とその上に形成された半導体層のみからなる領域のことである。バルク領域の他に、本発明では、埋め込み酸化膜上に半導体層が積層された構造を有する（若しくは、形成する）領域のことを「ＳＯＩ領域」とも呼ぶ。
このような方法であれば、発明１から発明４の半導体装置の製造方法を利用して、バルク領域の半導体基板上に第２半導体層を直接形成することができ、バルク領域の高さを第２半導体層で嵩上げすることができる。従って、工程数の増加を抑えつつ、バルク領域とＳＯＩ領域との間の段差を低減することができ、半導体装置の平坦化に寄与することができる。
【００１６】
〔発明６〕  発明６の半導体装置の製造方法は、発明５の半導体装置の製造方法において、前記第２半導体層を部分的にエッチングして、前記埋め込み酸化膜上に前記第２半導体層が積層された構造を有する領域と、前記バルク領域との間に、前記半導体基板を底面とする第３溝を形成する工程と、前記第３溝を絶縁膜で埋め込む工程と、をさらに含むことを特徴とするものである。このような方法であれば、バルク領域とＳＯＩ領域との間を電気的に分離することができる。
【００１７】
〔発明７〕  発明７の半導体装置の製造方法は、発明１から発明６の何れか一の半導体装置の製造方法において、前記半導体基板は単結晶のＳｉ基板であり、前記第２半導体層を形成する工程では、前記第２半導体層として単結晶のＳｉ層をエピタキシャル成長法で形成することを特徴とするものである。
このような方法であれば、半導体基板と第２半導体層の熱膨張係数は同一であり、ＢＯＸ酸化工程において、半導体基板と第２半導体層は同じ割合で膨張したり縮んだりする。従って、第２半導体層の脚部は半導体基板から（反りを増長するような）外力をほとんど受けずに済み、空洞部内での埋め込み酸化膜同士の密着性をよりいっそう高めることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を添付図面を参照して説明する。
（１）第１実施形態
図１〜図６は、本発明の第１実施形態に係る半導体装置の製造方法を示す図であり、図１（Ａ）〜図６（Ａ）は平面図、図１（Ｂ）〜図６（Ｂ）は図１（Ａ）〜図６（Ａ）をＸ１−Ｘ´１〜Ｘ６−Ｘ´６線でそれぞれ切断したときの断面図である。
【００１９】
図１（Ａ）及び（Ｂ）において、まず始めに、シリコン（Ｓｉ）基板１上に図示しない単結晶のシリコンバッファ（Ｓｉ−ｂｕｆｆｅｒ）層を形成し、その上に単結晶のシリコンゲルマニウム（ＳｉＧｅ）層１１を形成する。Ｓｉ基板１はバルクウェハである。また、Ｓｉ−ｂｕｆｆｅｒ層及びＳｉＧｅ層１１は、例えばエピタキシャル成長法で連続して形成する。
【００２０】
次に、フォトリソグラフィー及びエッチング技術を用いて、ＳｉＧｅ層１１及びＳｉ−ｂｕｆｆｅｒ層を部分的に順次エッチングして、素子分離領域（ここでは、ＳＯＩ構造を形成しない領域）と平面視で重なる領域にＳｉ基板１を底面とする溝ｈ１を形成する。この溝ｈ１は、次の工程でＳｉ層１３の脚部をＳｉ基板１上に直接設置するための溝である。なお、溝ｈ１を形成するエッチング工程では、図１（Ｂ）に示すように、Ｓｉ基板１の表面でエッチングを止めるようにしてもよいし、Ｓｉ基板１をオーバーエッチングして溝ｈ１を深くしてもよい。
【００２１】
次に、図２（Ａ）及び（Ｂ）に示すように、溝ｈ１が埋め込まれ且つ、ＳｉＧｅ層１１が覆われるようにしてＳｉ基板１上の全面に単結晶のＳｉ層１３を形成する。このＳｉ層１３は、例えばエピタキシャル成長法で形成する。そして、図３（Ａ）及び（Ｂ）に示すように、Ｓｉ層１３に対してアクティブのパターニングを行う。即ち、図３（Ａ）および（Ｂ）に示すように、フォトリソグラフィー及びエッチング技術を用いて、Ｓｉ層１３を部分的にエッチングして、素子領域（ここでは、ＳＯＩ構造を形成する領域）及び、溝ｈ１の素子領域側にＳｉ層１３を残しつつ、それ以外のＳｉ基板１上からＳｉ層１３を除去する。続いて、Ｓｉ層１３の下から露出してくるＳｉＧｅ層１１及びＳｉ−ｂｕｆｆｅｒ層（図示せず）を順次エッチングして溝ｈ２を形成する。
【００２２】
これにより、Ｓｉ層１３で覆われているＳｉＧｅ層１１の側面が、溝ｈ２に露出することとなる。また、この溝ｈ２の形成と同時に、Ｓｉ基板１上には、アクティブと支持体とを兼ねたＳｉ層１３が形成されることとなる。即ち、図３（Ａ）及び（Ｂ）において、Ｓｉ層１３のうちの素子領域に形成された部位が後でＳＯＩ層となる部位であり、溝ｈ１に形成された部位１３ａがＳＯＩ層を支えるための脚部である。
【００２３】
なお、溝ｈ２を形成するエッチング工程では、図３（Ｂ）に示すように、Ｓｉ基板１の表面でエッチングを止めるようにしてもよいし、Ｓｉ基板１をオーバーエッチングして溝ｈ２を深くしてもよい。また、この第１実施形態では、後のＢＯＸ酸化工程においてＳｉ層１３の脚部１３ａ全てをＳｉＯ2とするために、その幅Ｌ１が（Ｓｉ層１３に対する支持能力を損なわない程度に）短かく形成されている。
【００２４】
次に、図３（Ａ）および（Ｂ）において、溝ｈ２を介してフッ硝酸溶液をＳｉＧｅ層１１の側面に接触させて、ＳｉＧｅ層１１を選択的にエッチングして除去する。これにより、図４（Ａ）および（Ｂ）に示すように、Ｓｉ基板１とＳｉ層１３との間に空洞部２５を形成する。ここで、フッ硝酸溶液を用いたウェットエッチングでは、Ｓｉと比べてＳｉＧｅのエッチングレートが大きい（即ち、Ｓｉに対するエッチングの選択比が大きい）ので、Ｓｉ基板１及びＳｉ層１３を残しつつＳｉＧｅ層１１だけをエッチングして除去することが可能である。空洞部２５を形成した後も、Ｓｉ層１３はその脚部１３ａによって、そのままＳｉ基板１上で支えられることとなる。図４（Ｂ）に示すように、空洞部２５の形成後、Ｓｉ層１３に対する上下の構造は（Ｓｉ層１３に近接する範囲で）空間となっている。
【００２５】
次に、図５（Ａ）および（Ｂ）に示すように、Ｓｉ基板１及びＳｉ層１３を熱酸化して、空洞部内に埋め込み酸化膜３１を形成する（ＢＯＸ酸化工程）。このＢＯＸ酸化工程では、Ｓｉ基板１から空洞部内へ熱酸化膜が成長してくると共に、Ｓｉ層１３から空洞部内へ熱酸化膜が成長してくる。そして、空洞部内の高さ方向の中心付近で、これら上下方向からそれぞれ成長してきた熱酸化膜同士が接触して、埋め込み酸化膜（即ち、ＢＯＸ層）３１が形成される。
【００２６】
ここで、本実施の形態では、Ｓｉ層１３に対する上下の構造は空間となっており、その脚部はＳｉ基板１に直接形成されている状態で、ＢＯＸ酸化工程が行われる。Ｓｉ層１３と、これを固定しているＳｉ基板１は共に単結晶Ｓｉであり、その熱膨張係数は同一である。また、ＢＯＸ酸化の進行に伴って、Ｓｉ層１３の上面と下面とにそれぞれ形成される熱酸化膜は共にＳｉＯ2であり、これらの熱膨張係数は当然に同一である。従って、図５（Ａ）及び（Ｂ）に示すＢＯＸ酸化工程では、Ｓｉ層１３はＳｉ基板１から反りを増長するような外力を受けず、また、Ｓｉ層１３の下面が熱酸化膜から受ける外力と、Ｓｉ層１３の上面が熱酸化膜から受ける外力はほぼつり合うので、Ｓｉ層１３の反りを抑制することができる。
【００２７】
また、このＢＯＸ酸化工程では、Ｓｉ層１３の脚部が全てＳｉＯ2となり、埋め込み酸化膜３１の一部となる。従って、ＢＯＸ酸化後には、Ｓｉ層（即ち、ＳＯＩ層）１３とＳｉ基板１との間は、埋め込み酸化膜等３１によって完全に分離された状態となる。
なお、本発明では、Ｓｉ層１３の脚部が大きすぎたり、熱酸化の温度が低かったり、或いは、熱酸化の時間が短かったりした場合には、脚部の全てを熱酸化することができない可能性がある。そこで、本発明では、半導体装置を製造する前に予め実験又はシミュレーション等を行って、Ｓｉ層１３に対する支持能力を十分維持しつつ、ＢＯＸ酸化工程において不足無く酸化が行わるように、最適な脚部の幅Ｌ１を導出しておくことが好ましい。
【００２８】
また、Ｓｉ層１３の酸化を十分に行うためには、ＢＯＸ酸化工程における熱酸化の温度を高め、又はその時間を長くする方法もあるが、一般に、熱酸化の温度及び時間を調整すると、Ｓｉ層１３とは関係ない領域の不純物濃度等にも影響を与えてしまうので、脚部の幅Ｌ１を調整する方が簡単である。
次に、図５（Ａ）及び（Ｂ）において、ＣＶＤなどの方法によりＳｉ基板１上の全面に絶縁膜を堆積して溝を埋め込む。ここで堆積する絶縁膜は、例えばＳｉＯ2膜である。次に、Ｓｉ基板１の全面に形成した絶縁膜を例えばＣＭＰにより平坦化し、続いて、例えばＢＨＦでウェットエッチングして、Ｓｉ層１３上から絶縁膜を完全に取り除く。このとき、埋め込み酸化膜３１内の界面は密着しているので、当該界面へのＢＨＦの侵入は防がれる。このようにして、図６（Ａ）及び（Ｂ）に示すように、埋め込み酸化膜３１及び絶縁膜３３によって周囲から素子分離された島状のＳＯＩ構造がＳｉ基板１上に完成する。
【００２９】
以上説明したように、本発明の第１実施形態に係る半導体装置の製造方法によれば、ＢＯＸ酸化工程において、従来のＳＢＳＩ法とは異なり、Ｓｉ層１３をＳｉＯ2等からなる支持体で支える必要がない。空洞部２５を形成した後も、Ｓｉ層１３はその脚部１３ａによって、そのままＳｉ基板１上で支えられる。従って、Ｓｉ層１３の反りを抑制することができる。
【００３０】
これにより、Ｓｉ基板１の上面から空洞部２５内に向けて成長してくる熱酸化膜と、Ｓｉ層１３の下面から空洞部内に向けて成長してくる熱酸化膜とを密着させることができ、熱酸化膜同士の界面に隙間の無い埋め込み酸化膜３１を形成することができる。その結果、後の工程で、上記界面へのＢＨＦ等の侵入を防ぐことができ、Ｓｉ基板１上からのＳｉ層１３の剥がれを防止することができる。
この第１実施形態では、Ｓｉ−ｂｕｆｆｅｒ層を含むＳｉ基板１が本発明の「半導体基板」に対応し、ＳｉＧｅ層１１が本発明の「第１半導体層」に対応し、Ｓｉ層１３が本発明の「第２半導体層」に対応している。また、溝ｈ１が本発明の「第１溝」に対応し、溝ｈ２が本発明の「第２溝」に対応している。
【００３１】
（２）第２実施形態
上記の第１実施形態では、ＢＯＸ酸化工程でＳｉ層１３の脚部１３ａを全て熱酸化するために、脚部１３ａの幅Ｌ１を短めに形成する場合について説明した。しかしながら、本発明では、上記脚部１３ａを大きめに形成しても良い。その場合には、ＢＯＸ酸化後に当該脚部１３ａをエッチングすることで、Ｓｉ層１３とＳｉ基板１との間を電気的に分離すれば良い。第２実施形態では、このような例について説明する。
【００３２】
図７〜図１２は、本発明の第２実施形態に係る半導体装置の製造方法を示す図であり、図７（Ａ）〜図１２（Ａ）は平面図、図７（Ｂ）〜図１２（Ｂ）は図７（Ａ）〜図１２（Ａ）をＸ７−Ｘ´７〜Ｘ１２−Ｘ´１２線でそれぞれ切断したときの断面図である。なお、図７〜図１２において、図１〜図６と同一の構成及び同一の機能を有する部分には同一の符号を付し、その詳細な説明は省略する。
【００３３】
図７（Ａ）及び（Ｂ）に示すように、この第２実施形態では、Ｓｉ層１３の脚部の幅Ｌ２がＬ１よりも長くなっており（即ち、Ｌ１＜Ｌ２）、第１実施形態と比べて、Ｓｉ層１３をより安定して支えることができるようになっている。このように、Ｓｉ層１３に対するアクティブのパターニングを行った後で、溝ｈ２を介してＳｉＧｅ層１１をエッチングして除去する。これにより、図８（Ａ）及び（Ｂ）に示すように、Ｓｉ基板１とＳｉ層１３との間に空洞部２５を形成する。ＳｉＧｅ層のエッチングには、第１実施形態と同様、例えばフッ硝酸溶液を用いる。
【００３４】
次に、図９（Ａ）及び（Ｂ）に示すように、Ｓｉ基板１及びＳｉ層１３を熱酸化して、空洞部内に埋め込み酸化膜３１を形成する（ＢＯＸ酸化工程）。このＢＯＸ酸化工程では、Ｓｉ層１３の脚部１３ａの幅が長めに形成されているため、脚部１３ａの一部が熱酸化されずに残っている。次に、図１０（Ａ）及び（Ｂ）に示すように、フォトリソグラフィー技術を用いて、Ｓｉ層１３のうちのＳＯＩ構造として残す部分を覆い、脚部１３ａの上方を露出するレジストパターンＲ１を形成する。そして、このレジストパターンＲ１をマスクに、熱酸化膜で覆われている脚部１３ａをエッチングして除去する。これにより、図１１（Ａ）及び（Ｂ）に示すように、ＳＯＩ構造の両側でＳｉ基板１の表面が露出する。エッチングを終了した後で、レジストパターンＲ１を除去する。
【００３５】
その後、例えばＣＶＤなどの方法により、Ｓｉ基板１上の全面に絶縁膜を堆積する。そして、この絶縁膜を例えばＣＭＰにより平坦化し、さらに、ＢＨＦでウェットエッチングして、Ｓｉ層１３上から絶縁膜を完全に取り除く。これにより、図１２（Ａ）及び（Ｂ）に示すように、埋め込み酸化膜３１とＳｉ層１３とからなり、埋め込み酸化膜３１及び絶縁膜３３によって周囲から素子分離された島状のＳＯＩ構造がＳｉ基板１上に完成する。この第２実施形態においても、アクティブと支持体とを兼ね備えたＳｉ層１３をＳｉ基板１上に形成しており、ＢＯＸ酸化工程において、Ｓｉ層１３の上下の構造が空間となっているので、第１実施形態と同様の効果を奏することができる。
この第２実施形態では、絶縁膜３３が本発明の「絶縁層」に対応している。その他の対応関係は第１実施形態と同じである。
【００３６】
（３）第３実施形態
本発明では、例えば第１、第２実施形態で説明したＳＯＩ構造の形成プロセスを利用して、ＳＯＩ領域との間で段差の少ないバルク領域を形成することが可能である。第３実施形態では、このような例について説明する。
図１３〜図１８は、本発明の第３実施形態に係る半導体装置の製造方法を示す図であり、図１３（Ａ）〜図１８（Ａ）は平面図、図１３（Ｂ）〜図１８（Ｂ）は図１３（Ａ）〜図１８（Ａ）をＸ１３−Ｘ´１８〜Ｘ１３−Ｘ´１８線でそれぞれ切断したときの断面図である。なお、図１３〜図１８において、図１〜図１２と同一の構成及び同一の機能を有する部分には同一の符号を付し、その詳細な説明は省略する。
【００３７】
図１３（Ａ）及び（Ｂ）に示すように、この第３実施形態では、Ｓｉ層１３の脚部１３ａがそのままＸ軸方向に沿って延ばされており、脚部１３ａに対しては、その長さを調整するようなエッチングが施されていない。そのため、第１実施形態と比べて、Ｓｉ基板１上におけるＳｉ層１３の安定性がよりいっそう高くなっている。このようにアクティブのパターニングを行った後で、溝ｈ２を介してＳｉＧｅ層１１をエッチングして除去する。これにより、図１４（Ａ）及び（Ｂ）に示すように、Ｓｉ基板１とＳｉ層１３との間に空洞部２５を形成する。ＳｉＧｅ層のエッチングには、第１実施形態と同様、例えばフッ硝酸溶液を用いる。
【００３８】
次に、図１５（Ａ）及び（Ｂ）に示すように、Ｓｉ基板１及びＳｉ層１３を熱酸化して、空洞部内に埋め込み酸化膜３１を形成する（ＢＯＸ酸化工程）。このＢＯＸ酸化工程では、脚部１３ａの大部分が熱酸化されずに残る。また、Ｓｉ層１３及びその脚部１３ａの上面には熱酸化膜３１ａが全体的に形成される。
次に、図１６（Ａ）及び（Ｂ）に示すように、フォトリソグラフィー技術を用いて、バルク領域とＳＯＩ領域との境界部を露出し、それ以外の領域上を覆うレジストパターンＲ２を形成する。そして、このレジストパターンＲ２をマスクに、境界部の熱酸化膜３１ａ及びＳｉ層１３、埋め込み酸化膜３１をエッチングする。これにより、図１７（Ａ）〜（Ｃ）に示すように、Ｓｉ基板１を底面とする溝ｈ３を形成する。
【００３９】
なお、溝ｈ３を形成するエッチング工程では、Ｓｉ基板１の表面でエッチングを止めるようにしてもよいし、図１７（Ｂ）に示すように、Ｓｉ基板１をオーバーエッチングして溝ｈ３を深くしてもよい。溝ｈ３を形成した後で、レジストパターンを除去する。
その後、例えばＣＶＤなどの方法により、Ｓｉ基板１上の全面に絶縁膜を堆積して溝ｈ３を埋め込む。そして、この絶縁膜を例えばＣＭＰにより平坦化し、さらに、ＢＨＦでウェットエッチングして、Ｓｉ層１３上から絶縁膜や熱酸化膜を完全に取り除く。これにより、図１８（Ａ）及び（Ｂ）に示すように、埋め込み酸化膜３１とＳｉ層１３とからなり、埋め込み酸化膜３１及び絶縁膜３４によって周囲から素子分離された島状のＳＯＩ構造がＳｉ基板１上に完成する。
【００４０】
この第３実施形態においても、アクティブと支持体とを兼ね備えたＳｉ層１３をＳｉ基板１上に形成しており、ＢＯＸ酸化工程において、Ｓｉ層１３の上下の構造が空間となっているので、第１実施形態と同様の効果を奏することができる。また、この第３実施形態では、ＳＯＩ構造の形成プロセスを利用して、バルク領域のＳｉ基板１上にＳｉ層１３ａを直接形成することができ、バルク領域の高さをＳｉ層１３ａで嵩上げすることができる。従って、工程数の増加を抑えつつ、バルク領域とＳＯＩ領域との間の段差を低減することができ、半導体装置の平坦化に寄与することができる。
この第３実施形態では、溝ｈ３が本発明の「第３溝」に対応し、絶縁膜３４が本発明の「絶縁膜」に対応している。その他の対応関係は、第１実施形態と同じである。
【図面の簡単な説明】
【００４１】
【図１】第１実施形態に係る半導体装置の製造方法を示す図（その１）。
【図２】第１実施形態に係る半導体装置の製造方法を示す図（その２）。
【図３】第１実施形態に係る半導体装置の製造方法を示す図（その３）。
【図４】第１実施形態に係る半導体装置の製造方法を示す図（その４）。
【図５】第１実施形態に係る半導体装置の製造方法を示す図（その５）。
【図６】第１実施形態に係る半導体装置の製造方法を示す図（その６）。
【図７】第２実施形態に係る半導体装置の製造方法を示す図（その１）。
【図８】第２実施形態に係る半導体装置の製造方法を示す図（その２）。
【図９】第２実施形態に係る半導体装置の製造方法を示す図（その３）。
【図１０】第２実施形態に係る半導体装置の製造方法を示す図（その４）。
【図１１】第２実施形態に係る半導体装置の製造方法を示す図（その５）。
【図１２】第２実施形態に係る半導体装置の製造方法を示す図（その６）。
【図１３】第３実施形態に係る半導体装置の製造方法を示す図（その１）。
【図１４】第３実施形態に係る半導体装置の製造方法を示す図（その２）。
【図１５】第３実施形態に係る半導体装置の製造方法を示す図（その３）。
【図１６】第３実施形態に係る半導体装置の製造方法を示す図（その４）。
【図１７】第３実施形態に係る半導体装置の製造方法を示す図（その５）。
【図１８】第３実施形態に係る半導体装置の製造方法を示す図（その６）。
【図１９】従来例に係る半導体装置の製造方法を示す図（その１）。
【図２０】従来例に係る半導体装置の製造方法を示す図（その２）。
【図２１】従来例に係る半導体装置の製造方法を示す図（その３）。
【図２２】従来例の問題点を示す図。
【図２３】Ｓｉ層における反りの発生メカニズムを説明する図。
【符号の説明】
【００４２】
１  Ｓｉ基板、１１  ＳｉＧｅ層、１３  Ｓｉ層（ＳＯＩ層）、１３ａ  脚部、２５  空洞部、３１  埋め込み酸化膜（ＢＯＸ層）、３１ａ  熱酸化膜、３３、３４  絶縁膜、ｈ１、ｈ２、ｈ３  溝、Ｒ１、Ｒ２  レジストパターン
【図１】
2008198802.tif 000003
【図２】
2008198802.tif 000004
【図３】
2008198802.tif 000005
【図４】
2008198802.tif 000006
【図５】
2008198802.tif 000007
【図６】
2008198802.tif 000008
【図７】
2008198802.tif 000009
【図８】
2008198802.tif 000010
【図９】
2008198802.tif 000011
【図１０】
2008198802.tif 000012
【図１１】
2008198802.tif 000013
【図１２】
2008198802.tif 000014
【図１３】
2008198802.tif 000015
【図１４】
2008198802.tif 000016
【図１５】
2008198802.tif 000017
【図１６】
2008198802.tif 000018
【図１７】
2008198802.tif 000019
【図１８】
2008198802.tif 000020
【図１９】
2008198802.tif 000021
【図２０】
2008198802.tif 000022
【図２１】
2008198802.tif 000023
【図２２】
2008198802.tif 000024
【図２３】
2008198802.tif 000025