(57)【要約】【課題】電極と活性層が接する状態における一方のエッチングによるパターニングにおいて、活性層を削るなどのオーバーエッチ等によるダメージを活性層に生ずること無くソース／ドレイン電極層のエッチングを行うこと。【解決手段】活性層にアルカリ耐性を有する材料を採用し、ソース／ドレイン電極にアルカリに溶解する性質を有する材料を採用し、ソース／ドレイン電極のパターニングの際に、アルカリ性のエッチャントを用いてエッチングをすることで、下層の活性層にダメージを与えること無く上層のソース／ドレイン電極をエッチングによりパターニングすることが可能になる。【選択図】図２
2008171991.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート電極を形成し、
前記ゲート電極を含む前記基板上にゲート絶縁膜を成膜し、
前記ゲート絶縁膜を含む前記基板上に活性層を成膜し、
前記活性層をエッチングによりパターニングし、
前記活性層を含む前記基板上にソース／ドレイン電極層を成膜し
前記ソース／ドレイン電極層上にソース／ドレイン電極のパターン形状にレジストパターンを形成し、
前記レジストパターンをマスクとして前記ソース／ドレイン電極層をアルカリ性のエッチャントによってエッチングすることによりパターニングし、
前記レジストパターンを除去する
ことを特徴とする電界効果型トランジスタの製造方法。
【請求項２】
前記活性層が電子キャリア濃度が１０１８／ｃｍ３未満である非晶質酸化物を含み、前記非晶質酸化物はアルカリ耐性を備え、前記ソース電極または前記ドレイン電極が、アルカリ溶液に溶解する特性を備えることを特徴とする請求項１に記載の電界効果型トランジスタの製造方法。
【請求項３】
前記非晶質酸化物が、Ｉｎ、Ｚｎ、及びＳｎのいずれかを含む酸化物であることを特徴とする請求項１または２に記載の電界効果型トランジスタの製造方法。
【請求項４】
前記非晶質酸化物が、ＩｎとＺｎとＳｎを含む酸化物、ＩｎとＺｎを含む酸化物、ＩｎとＳｎを含む酸化物、及びＩｎを含む酸化物のうちのいずれかである請求項１乃至３のいずれかに記載の電界効果型トランジスタの製造方法。
【請求項５】
前記非晶質酸化物が、ＩｎＧａＺｎＯ４である請求項１乃至４のいずれかに記載の電界効果型トランジスタの製造方法。
【請求項６】
前記ソース電極又は前記ドレイン電極が、酸化亜鉛を主成分とする材料で構成されることを特徴とする請求項１乃至５のいずれかに記載の電界効果型トランジスタの製造方法。
【請求項７】
前記酸化亜鉛を主成分とする材料が、酸化亜鉛にＡｌまたはＧａをドープした材料であることを特徴とする請求項１乃至６のいずれかに記載の電界効果型トランジスタの製造方法。
【請求項８】
請求項１乃至７に記載の電界効果型トランジスタの製造方法であって、前記レジストパターンがフォトレジストを成膜した後、フォトリソグラフィ法で形成されることを特徴とする電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス、表示デバイス、などに使用される電界効果型トランジスタとその製造方法に関する。
【背景技術】
【０００２】
電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等各種のスイッチング素子として用いられ、特に薄膜化したものは薄膜トランジスタ（ＴＦＴ）としてよく知られている。
【０００３】
これらトランジスタの活性層には、シリコンまたはシリコン化合物が広く用いられている。高速動作が必要な高周波増幅素子、集積回路用素子等には、シリコン単結晶が用いられ、また、低速動作で充分な液晶駆動用素子等には、大面積化の要求からアモルファスシリコンが使われている。
【０００４】
近年、室温成膜が可能で電界効果移動度がアモルファスシリコンのそれを上回るアモルファス酸化物半導体ＩｎＧａＺｎＯ４が発表され、ＴＦＴの活性層としての可能性が示された（特許文献１参照）。本材料は酸に対し容易に溶解する特性を有するため、酸によるウェットエッチング加工を行うことでパターニングすることができる。またＺｎ及びＳｎを含有する酸化物などの材料も室温成膜で活性層として機能することが報告されている（非特許文献１参照）。
【特許文献１】特開２００６−１６５５３２号公報
【非特許文献１】Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，Ｖｏｌ．８６，２００５年，０１３５０３
【０００５】
ＴＦＴがメモリなどの素子に用いられる場合は、電極の材料には金属が使用されることが多い。一方、ＴＦＴが表示デバイスなどに用いられる場合は、表示エリア以外の引き出し電極を除いては、材料に透明導電膜が用いられる。この透明導電膜には錫ドープ酸化インジウム（ＩＴＯ）が広く知られており、アルカリ耐性を有し、また酸でエッチングすることが可能である。エッチング速度は材料の結晶性や膜厚、成膜方法によって大きく左右され、特に室温成膜するなとして作製した非晶質または微結晶膜においては、エッチング速度は極めて早い。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、これらＩＴＯなどの透明導電膜と、ＩｎＧａＺｎＯ４などのアモルファス酸化物半導体を組み合わせてＴＦＴを作製しようとすると、両者とも酸に溶解するため、個別のパターニングが困難であった。これを解決するために幾つかの方法が提案されている。
【０００７】
その一つには、下層を成膜後、これをエッチングによりパターニングした後、その上にレジストパターンのみ形成して上層を成膜し、レジストを除去すると同時にレジスト上にかかった上層を除去してパターニングを行う、リフトオフと呼ばれる工程である。レジスト上に成膜する膜の性質によらずパターニングができる利点があるが、パターンの欠落や残渣の発生、また剥離した上層の膜片の再付着によるパターン欠陥など、歩留りが低くなる問題があった。またリフトオフ工程では、基板を溶剤に浸漬し超音波を当てることにより、レジスト上部の無機薄膜を粉砕してリフトオフを促進する効果が期待できるが、有機基板やその他レジスト以外の部分に有機材料を用いた場合は、その部分から予期しない剥離が生じるなど、材料の組み合わせによっては問題が生じていた。またパターンを形成する部分は、上層の材料がレジストの開口部に埋め込まれてなる工程であるため、パターンを細くしようとすると、細くなった開口部に上層の材料が入りにくくなるため、パターンの微細化を行うには困難が伴っていた。
【０００８】
提案されている他の方法としては、上層と下層との間で、ともに酸に溶解する性質があるにしても、その溶解速度（エッチングレート）に差がある材料を選択するかあるいは電極を焼成するなどして結晶化しまたは結晶性を高め、下層が若干削られることを想定した上で上層のエッチングを実施する方法があるが、膜厚やエッチングレートに面内のばらつきがあると、作製された素子の性能にばらつきが生じることになり、大面積への適用は困難であった。また、エッチングレートの遅い材料を下層に配置しなければならないなど、構造やその後の工程に制限が生じることも問題であった。さらには、有機基板を用いる場合など焼成による結晶化が期待できない場合には、エッチングレートの差は極めて小さく、個別のパターニングは困難であった。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明の主たる発明は、電子キャリア濃度が１０１８／ｃｍ３未満である非晶質酸化物を含む活性層を備える電界効果型トランジスタであって、該非晶質酸化物はアルカリ耐性を備え、ソース電極または／及びドレイン電極が、アルカリ溶液に溶解する特性を有することを特徴とする電界効果型トランジスタである。活性層にアルカリ耐性を有する材料を採用し、ソース／ドレイン電極にアルカリに溶解する性質を有する材料を採用することで、下層の活性層にダメージを与えること無く上層のソース／ドレイン電極をエッチングによりパターニングすることが可能になる。その結果、パターニングに際し歩留りの低いリフトオフ工程を不要にし、高精細で微細なパターンを有するトランジスタを得ることができる。
【００１０】
Ｉｎを含む酸化物半導体はアルカリ耐性を有し、酸を用いたエッチングによるパターニングが可能である。中でもＩｎＧａＺｎＯ４を用いると、活性層として高い特性を示す。
【００１１】
Ａｌまたは／及びＧａをドープした酸化亜鉛（ＺｎＯ）は、そのドープ量または／及び酸素含有量を精密に制御することにより、高い導電性を示す。したがってソース／ドレインなどの電極として有効であるほか、可視光に対して透明性を有するため、これを用いて作製した電界効果トランジスタは表示デバイスなどに応用可能である。酸化亜鉛は両性酸化物であり、酸にもアルカリにも溶解する性質を有する。この酸化亜鉛はＩＴＯ代替の透明導電膜材料として精力的に開発が行われ、注目されていた材料である。ディスプレイ用途に実用化された例はまだ無いが、ＬＥＤの透明電極としては既に実用化されている。稀少金属であるＩｎを使用しないことで評価されている材料であるが、酸にもアルカリにも溶解する性質は、むしろ化学的に不安定であることを示すとして、敬遠される傾向があった。
【００１２】
本発明は、このアルカリに溶解する性質を逆手に取り、積極的に利用したものである。
【００１３】
前記活性層及びソース／ドレイン電極層は共に酸に溶解する性質を有するが、アルカリ耐性のある活性層を先にパターニングした後で、アルカリでエッチングできるソース／ドレイン電極層をパターニングする本発明の製造方法を用いることで、それぞれをウェットエッチングによりパターニングすることが可能になる。
【発明の効果】
【００１４】
本発明によれば、電極と活性層が接する状態における一方のエッチングによるパターニングにおいて、活性層を削るなどのオーバーエッチ等によるダメージを活性層に生ずること無くソース／ドレイン電極層のエッチングを行うことができる。また本構成はリフトオフを用いないパターニング工程を採用することができ、ＴＦＴアレイ作製時において高い歩留りが期待され、さらにＴＦＴアレイの微細化も可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を、図面を用いて説明する。なお、以下の実施の形態の説明において参照する図面は、本発明の構成を説明するためのものであり、図示される各部の大きさや厚さ、寸法等は、実際のものとは異なる。また、本発明はこれらに限定されるものではない。
【００１６】
本発明の実施の形態について、図１、２を用いて以下詳細に説明する。
まず、基板１０１を準備する（図１（ａ））。基板の材質は、真空容器に導入でき、扱いが容易であれば特に問わないが、軽量、フレキシブルな基板が好ましい。また可視光に対して透明な材料が好ましい。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン等が使用可能である。ただし、密着性向上のためにＵＶやプラズマ等による表面処理を行うとよい。場合によってはＳｉＯ２などを薄くコートしておくのも良い。また基板にガラスを用いると軽量性やフレキシブル性といった特徴は失われるが、後の酸化亜鉛電極の形成工程で熱処理を行うことができ、表示品位を高めることができる。
【００１７】
次にゲート電極１０２層を成膜する。ゲート電極層の材料は特に問わないが、可視光に対して透明である材料が好ましい。材料に錫ドープ酸化インジウム（ＩＴＯ）の他、Ａｌまたは／及びＧａをドープした酸化亜鉛やＩｎＺｎ合金の酸化物など、公知の透明導電膜を用いることができる。成膜法は特に問わないが、大面積に均一に成膜することができるスパッタ法が望ましい。成膜法に関しては、レジストを成膜する場合を除き、以下同様である。
【００１８】
次に、形成したゲート電極１０２層を、一般的なフォトリソグラフィを用いてゲート電極の形状にパターニングする（図１（ｂ））。
【００１９】
次に、ゲート絶縁膜１０３を成膜する（図１（ｃ））。ゲート絶縁膜の材料は特に問わないが、可視光に対して透明で高い誘電率を示す材料が望ましい。ＳｉＯ２、ＳｉＯＮ、ＨｆＯ２、Ｙ２Ｏ３など、様々な材料が広く知られている。成膜法は特に問わない。前述のとおり、室温成膜でき大面積に広く均一に成膜できるスパッタ法が好適である。成膜の際、ＴＦＴの外部から電圧をかけるために接点として設けたゲート電極の引き出し電極については、ゲート絶縁膜成膜時にマスクしておくと、ゲート絶縁膜のパターニングが必要なくなるため好適である。マスクの方法は特に問わないが、引き出し電極は一般にパターンの寸法が大きいため、成膜前にステンシルマスクをかぶせるなどの方法が簡便である。
【００２０】
続いて活性層１０４を成膜する。活性層の材料には、電子キャリア密度が１０１８／ｃｍ３未満である、非晶質酸化物または微結晶を含む非晶質酸化物が望ましい。さらに、アルカリ耐性が有り、酸によってエッチングできる材料が望ましい。活性層は、酸素欠損量を制御するなどして所望のキャリア濃度を達成できていることが本発明においては重要である。
【００２１】
次に活性層１０４上にフォトレジストを成膜し、一般的なフォトリソグラフィを用いて該レジストを所望のパターンの形状に加工したのち、該レジストをマスクとして活性層をエッチングする。エッチング方法は問わないが、酸を用いたウェットエッチングが簡便である。エッチング終了後は、適当な溶剤を用いてレジストを除去して活性層パターンを得る（図１（ｄ））。
【００２２】
続いて、前記活性層１０４パターンを有する基板上にソース／ドレイン電極層１０５を成膜する（図２（ａ））。その材料にはアルカリ溶液に溶解する特性を備える材料を選定する。具体的には適切にキャリア濃度が制御された酸化亜鉛（ＺｎＯ）が望ましい。より好適には、Ａｌまたは／及びＧａがドープされ適切にキャリア濃度制御された酸化亜鉛が望ましい。基板にガラスなどの耐熱性が高い基板を用いた場合には、成膜後焼成するか、または成膜中に基板加熱して成膜を行うことで、高い結晶性を有する前記酸化亜鉛薄膜を得ることができ、電極としての性能を高めることができる。有機基板など耐熱性の低い基板を使用した場合には、膜厚を厚くすることで導電性を補うとよい。
【００２３】
次に、形成したソース／ドレイン電極層１０５上にフォトレジスト１０６を成膜し、ソース／ドレイン電極用のパターンが刻まれたフォトマスクを用い、一般的なフォトリソグラフィを使用してレジストを電極の形状となるようにパターニングする（図２（ｂ））。
【００２４】
続いて、形成されたフォトレジスト１０６をマスクとしてソース／ドレイン電極層１０５をエッチングして、パターニングされたソース／ドレイン電極を得る（図２（ｃ））。エッチャントにはアルカリ性のエッチャントを使用する。
【００２５】
最後に、適当な溶剤を用いてレジストを除去する（図２（ｄ））。
【００２６】
このようにしてボトムゲート型の電界効果型トランジスタが完成する。
【実施例１】
【００２７】
以下に、図１、２を参照して、本発明の電界効果型トランジスタの製造方法の一例について述べる。
【００２８】
ＰＥＮからなる基板を準備し（図１（ａ））、ＳｉＯ２を一般的なスパッタ法を用いて膜厚が２０ｎｍとなるように成膜した。
【００２９】
これにゲート電極１０２層としてＩＴＯを一般的なスパッタ法を用いて室温成膜し、一般的なフォトリソグラフィと、塩酸を主成分とするエッチャントを使用してゲート電極の形状にパターニングを行い、ゲート電極を形成した（図１（ｂ））。
【００３０】
次にゲート電極１０２の取り出し電極をマスクするステンシルマスクを使用して、ゲート電極を含む前記基板上にＳｉＯ２を室温でスパッタ成膜し、ゲート絶縁膜１０３とした（図１（ｃ））。
【００３１】
次に、前記ゲート絶縁膜１０３を含む基板上に活性層１０４としてＩｎＧａＺｎＯ４を室温でスパッタ成膜し、一般的なフォトリソグラフィと、塩酸を主成分とするエッチャントを使用して、ウェットエッチングにより所望の活性層の形状にパターニングし、アセトンを用いてレジストを除去して、活性層１０４パターンを得た（図１（ｄ））。
【００３２】
次に、前記活性層１０４パターンを含む基板上に、スパッタ法を用いてソース／ドレイン電極１０５層としてＧａドープＺｎＯ（ＧＺＯ）薄膜を室温成膜し（図２（ａ））、さらにこの上にフォトレジスト１０６をスピンコートし、一般的なフォトリソグラフィを使用してフォトレジスト１０６をソース／ドレイン電極の形状（レジストパターン）に加工した（図２（ｂ））。
【００３３】
次に前記フォトレジスト１０６パターンをマスクとし、エッチャントとしてテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）を用いてＧＺＯ薄膜をウェットエッチングしてパターニングし（図２（ｃ））、アセトンを用いてレジストを除去して（図２（ｄ））、ボトムゲート型トップコンタクト型の、可視光に対して透明なＴＦＴが完成した（図２（ｄ））。
【００３４】
このようにして作製したＴＦＴは、各層にオーバーエッチなどは観察されず、いずれも高い歩留りで製造され、またそのＴＦＴは良好なディスプレイ用途に好適なトランジスタ特性を示した。
【産業上の利用可能性】
【００３５】
本発明は、半導体デバイス、表示デバイスなどに利用することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施例を示す一例である。
【図２】本発明の実施例を示す一例である。
【符号の説明】
【００３７】
１０１  基板
１０２  ゲート電極
１０３  ゲート絶縁膜
１０４  活性層
１０５  ソース／ドレイン電極層
１０６  フォトレジスト
【図１】
2008171991.tif 000003
【図２】
2008171991.tif 000004