(57)【要約】【課題】ブロードバッファ構造の半導体装置のＪＦＥＴ抵抗値を低減すること。【解決手段】Ｎ-ドリフト層１中には、ネットドーピング濃度が極大となる箇所が少なくとも１か所あり、かつＮ-ドリフト層１のネットドーピング濃度が、極大となる箇所からＰベース領域２およびＮ+コレクタバッファ層４の両方に向かって低くなっている半導体装置において、Ｎ-ドリフト層１中の第１主面側の所定深さの表面層のうち、ゲート絶縁膜６と接していない領域には第２導電型不純物が第２導電型ベース領域より深く導入されており、Ｎ-ドリフト層１中の第１主面側の所定深さの表面層のうち、ゲート絶縁膜６と接する領域のネットドーピング濃度は、ゲート絶縁膜６と接していない領域のネットドーピング濃度よりも高い。【選択図】図１
2008227414.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体基板と、当該第１導電型半導体基板の第１主面側に選択的に形成された第２導電型ベース領域と、当該第２導電型ベース領域の表面に選択的に形成された第１導電型ソース領域と、前記第２導電型ベース領域のうち前記第１導電型半導体基板と前記第１導電型ソース領域とに挟まれる部分に接するゲート絶縁膜と当該ゲート絶縁膜上のゲート電極とからなるＭＯＳゲート構造と、前記第１導電型ソース領域と前記第２導電型ベース領域とに接触するエミッタ電極と、前記第１導電型半導体基板の第２主面側に形成された第２導電型コレクタ層と、当該第２導電型コレクタ層に接触するコレクタ電極と、を備え、前記第１導電型半導体基板中に当該第１導電型半導体基板の不純物濃度が極大となる箇所が少なくとも１か所あり、かつ前記第１導電型半導体基板の不純物濃度が、前記極大となる箇所から前記第２導電型ベース領域および前記第２導電型コレクタ層の両方に向かって低くなっている半導体装置において、
前記第１導電型半導体基板中の前記第１主面側の所定深さの表面層のうち、前記ゲート絶縁膜と接していない領域には第２導電型不純物が前記第２導電型ベース領域より深く導入されており、
前記ゲート絶縁膜と接する領域のネットドーピング濃度は、前記ゲート絶縁膜と接していない領域のネットドーピング濃度よりも高いことを特徴とする半導体装置。
【請求項２】
前記第１導電型半導体基板に導入された前記第２導電型不純物の前記第１導電型半導体基板の表面における濃度と、前記第１導電型半導体基板の不純物濃度との比βは、下記式を満たすことを特徴とする請求項１に記載の半導体装置。
【数１】
2008227414.tif 000013
【請求項３】
前記第１導電型半導体基板は、Ｎ型シリコン基板であり、前記第２導電型不純物は、ボロンよりも拡散係数が大きいＰ型不純物元素であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第２導電型不純物は、アルミニウム、ガリウム、白金、亜鉛のいずれかであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
請求項１に記載の半導体装置を製造するにあたって、
前記第１導電型半導体基板に前記ＭＯＳゲート構造を形成する工程と、
前記第１導電型半導体基板の前記ＭＯＳゲート構造が形成された面および前記ＭＯＳゲート構造が形成されていない面から第２導電型不純物を導入し、前記第１導電型半導体基板の一部のネットドーピング濃度を前記第１導電形半導体基板の当初のネットドーピング濃度よりも低くする工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置を製造するにあたって、
前記第１導電型半導体基板に前記ＭＯＳゲート構造を形成する工程と、
前記第１導電型半導体基板の前記ＭＯＳゲート構造が形成された面から第２導電型不純物を導入し、前記第１導電型半導体基板中の前記第１主面側の表面層のうち、前記ゲート絶縁膜と接していない領域のネットドーピング濃度を前記ゲート絶縁膜と接する領域のネットドーピング濃度よりも低くする工程と、
を含んだことを特徴とする半導体装置の製造方法。
【請求項７】
前記第１導電型半導体基板は、Ｎ型シリコン基板であり、前記第１導電型半導体基板の前記ＭＯＳゲート構造が形成された面に導入される前記第２導電型不純物は、ボロンよりも拡散係数が大きいＰ型不純物元素であることを特徴とする請求項５または６に記載に半導体装置の製造方法。
【請求項８】
前記第１導電型半導体基板の前記ＭＯＳゲート構造が形成された面に導入される前記第２導電型不純物は、アルミニウムまたはガリウムであることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記アルミニウムまたは前記ガリウムを、ドーズ量１×１０14ａｔｍｏｓ／ｃｍ3以下でイオン注入することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記アルミニウムまたは前記ガリウムのイオン注入後、９００℃以上１２００℃以下の温度で熱処理をおこなうことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第１導電型半導体基板の前記ＭＯＳゲート構造が形成された面に導入される前記第２導電型不純物は、白金または亜鉛であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１２】
前記白金または前記亜鉛を、ドーズ量１×１０15ａｔｍｏｓ／ｃｍ3以下でイオン注入することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記白金または前記亜鉛のイオン注入後、４００℃以上１０００℃以下の温度で熱処理をおこなうことを特徴とする請求項１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置およびその製造方法に関し、特に、高速・低損失であるだけでなく、ソフトなスイッチング特性を兼ね備えたＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）およびその製造方法に関する。
【背景技術】
【０００２】
電力用半導体装置として、６００Ｖ、１２００Ｖまたは１７００Ｖ等の耐圧クラスのダイオードやＩＧＢＴ等がある。近時、これらのデバイスの特性改善が進んでいる。電力用半導体装置は、高効率で省電力なコンバーター−インバーター等の電力変換装置に用いられており、回転モーターやサーボモーターの制御に不可欠である。
【０００３】
このような電力制御装置には、低損失で省電力であり、また高速、高効率であり、さらに環境に優しい、すなわち周囲に対して悪影響を及ぼさないという特性が要求されている。このような要求に対して、ダイオードにおいては、ブロードバッファ構造が提案されている。ブロードバッファ構造とは、Ｎ-ドリフト層の平均的な濃度分布が、同層のほぼ中
間付近にピーク（極大値）を有し、かつエミッタおよびコレクタ方向に向かって、傾きをもって減少するような構造のことである（例えば、下記特許文献１参照。）。
【０００４】
ブロードバッファ構造のダイオードでは、従来のエミッタ注入効率を下げるとともにライフタイム分布の制御をおこなう技術（例えば、下記特許文献２参照。）では困難であるような高速動作（例えば、キャリア周波数：２０ｋＨｚ以上）でのソフトリカバリー特性および発振抑制効果を実現することができる。このようなブロードバッファ構造のダイオードを作製する方法として、特許文献１には、次の２つの方法が開示されている。
【０００５】
第１の方法は、バルク内の深い領域、すなわち半導体チップの表面から３０〜６０μｍあるいはそれよりも深い領域に、半導体基板の当初のリン濃度よりも高いリン濃度の領域をエピタキシャル成長法により形成する方法である。第２の方法は、ＦＺ（フローティングゾーン）バルクウエハーにプロトンイオン（Ｈ+）を照射し、熱処理をおこなうことによって、バルク内部の飛程Ｒｐの近傍でプロトンをドナー化させる方法である。エピタキシャルウエハーよりもバルクウエハーの方が安価であるので、第２の方法は、第１の方法よりも安価である。
【０００６】
また、特許文献１の他にも、プロトンの照射と熱処理によるプロトンのドナー化現象を利用して高濃度のＮ+層を形成する方法が種々提案されている（例えば、下記特許文献３、特許文献４参照。）。その他にも、特許文献４には、酸素によるサーマルドナーを用いてＮ+層を形成する方法が開示されている。また、プロトンのドナー化を避ける必要がある場合には、プロトンの代わりにヘリウムを用いる提案がある（例えば、下記特許文献５参照。）。
【０００７】
また、安価にブロードバッファ構造を実現する方法として、アクセプタ元素で半導体基板のドナー（リン）濃度を補償することによって、ネットドーピング濃度としてバルク内部に高濃度領域を得る方法が提案されている（例えば、下記特許文献６参照。）。また、プロトンの照射によりシリコン基板中に欠陥を形成し、熱処理によりその残留欠陥を調整して、局所的にライフタイムを低減する方法が公知である（例えば、下記特許文献５参照。）。
【０００８】
また、低コストで電気的損失の低いＩＧＢＴを作製する方法として、慣用の半導体基板（例えばシリコンウエハー）を研削等により薄くした後に、その研削面側から所定の濃度で元素をイオン注入し、熱処理をおこなう方法が公知である（例えば、下記特許文献７参照。）。近年、このような低コストな方法による素子の開発および製造が主流になりつつある。
【０００９】
また、低損失特性およびソフトリカバリー特性の両方を向上させたＩＧＢＴとして、上述した特許文献７に開示されているフィールドストップ型ＩＧＢＴの他、下記特許文献８に開示されているソフトパンチスルー型ＩＧＢＴ、下記特許文献９および特許文献１０に開示されている中間高濃度層挿入型ＩＧＢＴが知られている。
【００１０】
【特許文献１】特開２００３−３１８４１２号公報
【特許文献２】特開平８−１４８６９９号公報
【特許文献３】特開平９−２６０６３９号公報
【特許文献４】特開２００１−１５６２９９号公報
【特許文献５】特開２００３−２４９６６２号公報
【特許文献６】特開２００５−６４４２９号公報
【特許文献７】特表２００２−５２０８８５号公報
【特許文献８】特開２０００−１９５８７０号公報
【特許文献９】特開平３−４４９６９号公報
【特許文献１０】特開２００４−１９３２１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献６のように、アクセプタ元素による補償効果でＩＧＢＴのブロードバッファ層を形成すると、補償の作用によってＮ-ドリフト層のうちＭＯＳゲートの直下部分のネットドーピング濃度が低くなる。このため、ＩＧＢＴのＪＦＥＴ（Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）抵抗が高くなってしまうという問題点がある。
【００１２】
図１２は、従来技術によるブロードバッファ構造のＩＧＢＴの構成を示す図である。図１２において半導体装置の断面図１４００に示すように、Ｎ-ドリフト層１４０１の一方の主面側に、Ｐベース領域１４０２およびＮ+エミッタ領域１４０３が形成されている。また、Ｎ-ドリフト層１４０１の他方の主面側には、Ｎ+バッファ層１４０４が形成されている。また、Ｎ+バッファ層１４０４の表面には、Ｐ+コレクタ層１４０５が形成されている。また、Ｎ-ドリフト層１４０１のＰベース領域１４０２側の表面には、ゲート絶縁膜１４０６およびゲート電極１４０７からなるＭＯＳゲート構造部が形成されている（以下、ＭＯＳゲート構造部とは、ゲート絶縁膜とゲート電極とをまとめて表現する際に用いることとする。）。また、Ｐ+コレクタ層１４０５の表面には、コレクタ電極１４０８が形成されている。
【００１３】
ＪＦＥＴ抵抗はＮ-ドリフト層１４０１のうち、ＭＯＳゲート構造部の幅方向の中心の直下（符号Ｊで示す領域）で発生する。Ｎ-ドリフト層１４０１のＰベース領域１４０２側の表面の領域Ｄには、アルミニウムまたはガリウムなどのアクセプタ元素が幅方向に一様に拡散されている。このため、ＪＦＥＴ抵抗が発生するＭＯＳゲート構造部の直下のネットドーピング濃度は低くなっている。
【００１４】
従来のブロードバッファ構造によるＩＧＢＴのＪＦＥＴ抵抗の抵抗値（以下、ＪＦＥＴ抵抗値という）は、以下のように求めることができる。上記特許文献６の図１０のような条件では、ＭＯＳゲート側の表面におけるネットドーピング濃度は、５×１０13ａｔｍｏｓ／ｃｍ3となる。この場合のＪＦＥＴ抵抗値ＲJFETは、下記式（１）で表わされる（下記参考文献１参照）。下記式（１）において、ρDはＪＦＥＴ抵抗部の比抵抗、Ｗbiは、ビルトイン空乏層幅、Ｌgはゲート幅（ＭＯＳゲート構造部の幅）、ｘjはＰベース領域における不純物の拡散深さ、２ｍはソース開口部の幅である。
（参考文献１：ビー・ジェイ・バリガ（Ｂ．Ｊ．Ｂａｌｉｇａ）著、“パワーセミコンダクター  デバイシーズ（Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ）”、ＰＷＳパブリッシング（ＰＷＳ  Ｐｕｂｌｉｓｈｉｎｇ）、１９９６年、ｐ３７１
【数１】
2008227414.tif 000003
【００１５】
ゲート幅Ｌgを２０μｍ、Ｐベース領域のドーピング濃度を２×１０17ａｔｏｍｓ／ｃｍ3、Ｐベース領域における不純物の拡散深さｘjを３μｍ、ソース開口部の幅２ｍを１０μｍとすれば、上記式（１）から、ＪＦＥＴ抵抗値ＲJFETは２５８４Ωｃｍ2となる。このように、ＪＦＥＴ抵抗値は非常に大きな値となる。
【００１６】
ＪＦＥＴ抵抗値を低減するため、ＪＦＥＴ抵抗部にリンなどのドナー元素をイオン注入してＪＦＥＴ抵抗値を低減させるＪＦＥＴインプラなどの方法が知られている。しかしながら、ＪＦＥＴインプラなどの方法では工程数が増加してデバイスの製造コストが増大してしまう。
【００１７】
また、ＪＦＥＴ抵抗値を下げるためにＮ-ドリフト層全体のネットドーピング濃度を高くすると、デバイスの耐圧が減少してしまうという問題点がある。この現象を、距離指標Ｗbmを導入して検証する。距離指標Ｗbmは、耐圧ＢＶに必要な空乏層幅Ｗ1を、Ｎ-ドリフト層の厚さの目安（＝指標）としたものである。距離指標Ｗbmは、下記式（２）で表わされる。下記式（２）において、ＢＶは素子耐圧、ＮdmはＮ-ドリフト層の平均ドーピング濃度である。
Ｗbm  ＝  ２ＢＶ／（４０１０Ｎdm1/8）  ・・・（２）
【００１８】
上記式（２）は、以下のように導かれる。まず、上記参考文献１（７４ページ）から、Ｎ-ドリフト層のドーピング濃度がＮｄの場合、臨界電界強度Ｅcは、下記式（３）で表わされる。ここでは、Ｎ-ドリフト層の平均ドーピング濃度Ｎdmが、Ｎdに相当する。
Ｅc  ＝  ４０１０Ｎd1/8  ・・・（３）
【００１９】
また、平行平板近似による素子耐圧ＢＶは、印加電圧の増加によって素子内の最大電界強度が臨界電界強度Ｅcに達した場合の空乏層幅をＷ1として、下記式（４）で表わされる。
ＢＶ  ＝  ＥcＷ1／２  ・・・（４）
【００２０】
上記式（４）の空乏層幅Ｗ1を距離指標Ｗbmに置き換えて、上記式（４）のＥcに上記式（３）を代入することによって、上記式（２）が得られる。
【００２１】
距離指標Ｗbmと素子耐圧ＢＶの関係を、図１３に示す。図１３は、距離指標Ｗbmと素子耐圧との関係の一例を示す図表である。図１３の表１５００および表１５１０には、それぞれの素子耐圧ＢＶに対応して、定格耐圧、平均比抵抗、平均ネットドーピング濃度Ｎdm、臨界電界強度Ｅｃ、距離指標Ｗbmが示されている。
【００２２】
一般的に用いられるパワー半導体素子（ＩＧＢＴ、ＦＷＤなど）の典型的な定格耐圧は、素子耐圧ＢＶよりも１割程度低めに設定されており、安全上の配慮がなされている。平均ネットドーピング濃度Ｎdmは、それぞれの素子耐圧ＢＶを得るための典型的なネットドーピング濃度を示している。実際に量販されている素子の平均ネットドーピング濃度は、表１５００に示した値と若干異なるものの、オーダーとしては十分近い値である。表１５００において、定格耐圧６００Ｖのデバイスの距離指標Ｗbmは約５７μｍ、定格電圧１２００Ｖのデバイスの距離指標Ｗbmは約１２６μｍである。また、例えば、表１５１０のように、平均ネットドーピング濃度Ｎdmを、表１５００よりも若干低めにして、耐圧に余裕をもたせるように設計してもよい。
【００２３】
素子耐圧を図１３の表１５００や表１５１０のように設定するには、Ｎ-ドリフト層の平均ネットドーピング濃度を同表のようにする必要がある。しかし、ブロードバッファ層においては、ピーク濃度（山型の分布における頂点のネットドーピング濃度）は平均ネットドーピング濃度よりも高く、ブロードバッファ層の表側および裏側のネットドーピング濃度（山型の分布における裾部分の濃度）は平均ネットドーピング濃度よりも低くなる。
【００２４】
このため、表面のＭＯＳゲート直下部分のネットドーピング濃度は相対的に低くなり、ＪＦＥＴ抵抗が高くなる。ＪＦＥＴ抵抗を低減するためにＭＯＳゲート直下部分の濃度を高くすれば、必然的にピーク濃度も高くする必要があり、そのため十分な空乏層幅が確保できず、耐圧が低下してしまう。なお、同様の問題は、Ｎ-ドリフト層の厚さを低減した場合にも生じる。
【００２５】
また、ＪＦＥＴ抵抗部を含まないトレンチゲート構造でデバイスを形成することもできるが、プレーナーゲート構造と比較して工数が増加して、デバイスの製造コストが増大してしまう。また、トレンチゲート構造のデバイスは、トレンチ側壁の仕上がりの良否にゲート耐圧が影響されるため、良品率の維持が困難となってしまう。
【００２６】
この発明は、上述した従来技術による問題点を解消するため、ＪＦＥＴ抵抗の抵抗値を低減させたブロードバッファ構造の半導体装置を提供することを目的とする。また、ＪＦＥＴ抵抗の抵抗値を低減させたブロードバッファ構造の半導体装置を、ＦＺバルクウエハーを用いて安価に、かつ制御性よく作製することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、第１導電型半導体基板と、当該第１導電型半導体基板の第１主面側に選択的に形成された第２導電型ベース領域と、当該第２導電型ベース領域の表面に選択的に形成された第１導電型ソース領域と、前記第２導電型ベース領域のうち前記第１導電型半導体基板と前記第１導電型ソース領域とに挟まれる部分に接するゲート絶縁膜と当該ゲート絶縁膜上のゲート電極とからなるＭＯＳゲート構造と、前記第１導電型ソース領域と前記第２導電型ベース領域とに接触するエミッタ電極と、前記第１導電型半導体基板の第２主面側に形成された第２導電型コレクタ層と、当該第２導電型コレクタ層に接触するコレクタ電極と、を備え、前記第１導電型半導体基板中に当該第１導電型半導体基板の不純物濃度が極大となる箇所が少なくとも１か所あり、かつ前記第１導電型半導体基板の不純物濃度が、前記極大となる箇所から前記第２導電型ベース領域および前記第２導電型コレクタ層の両方に向かって低くなっている半導体装置において、前記第１導電型半導体基板中の前記第１主面側の所定深さの表面層のうち、前記ゲート絶縁膜と接していない領域には第２導電型不純物が前記第２導電型ベース領域より深く導入されており、前記ゲート絶縁膜と接する領域のネットドーピング濃度は、前記ゲート絶縁膜と接していない領域のネットドーピング濃度よりも高いことを特徴とする。
【００２８】
また、請求項２の発明にかかる半導体装置は、請求項１に記載の発明において、前記第１導電型半導体基板に導入された前記第２導電型不純物の前記第１導電型半導体基板の表面における濃度と、前記第１導電型半導体基板の不純物濃度との比βは、下記式を満たすことを特徴とする。
【数２】
2008227414.tif 000004
【００２９】
また、請求項３の発明にかかる半導体装置は、請求項１または２に記載の発明において、前記第１導電型半導体基板は、Ｎ型シリコン基板であり、前記第２導電型不純物は、ボロンよりも拡散係数が大きいＰ型不純物元素であることを特徴とする。
【００３０】
また、請求項４の発明にかかる半導体装置は、請求項３に記載の発明において、前記第２導電型不純物は、アルミニウム、ガリウム、白金、亜鉛のいずれかであることを特徴とする。
【００３１】
この発明によれば、第１導電型半導体基板中のＭＯＳゲート構造側の所定深さの表面層のうち、ゲート絶縁膜と接する領域、すなわちＪＦＥＴ抵抗が生じる領域のネットドーピング濃度を、ゲート絶縁膜と接していない領域のネットドーピング濃度よりも高くして、半導体装置のＪＦＥＴ抵抗を低減することができる。
【００３２】
また、請求項５の発明にかかる半導体装置の製造方法は、請求項１に記載の半導体装置を製造するにあたって、前記第１導電型半導体基板に前記ＭＯＳゲート構造を形成する工程と、前記第１導電型半導体基板の前記ＭＯＳゲート構造が形成された面および前記ＭＯＳゲート構造が形成されていない面から第２導電型不純物を導入し、前記第１導電型半導体基板の一部のネットドーピング濃度を前記第１導電形半導体基板の当初のネットドーピング濃度よりも低くする工程と、を含むことを特徴とする。
【００３３】
また、請求項６の発明にかかる半導体装置の製造方法は、請求項１に記載の半導体装置を製造するにあたって、前記第１導電型半導体基板に前記ＭＯＳゲート構造を形成する工程と、前記第１導電型半導体基板の前記ＭＯＳゲート構造が形成された面から第２導電型不純物を導入し、前記第１導電型半導体基板中の前記第１主面側の表面層のうち、前記ゲート絶縁膜と接していない領域のネットドーピング濃度を前記ゲート絶縁膜と接する領域のネットドーピング濃度よりも低くする工程と、を含んだことを特徴とする。
【００３４】
また、請求項７の発明にかかる半導体装置の製造方法は、請求項５または６に記載の発明において、前記第１導電型半導体基板は、Ｎ型シリコン基板であり、前記第１導電型半導体基板の前記ＭＯＳゲート構造が形成された面に導入される前記第２導電型不純物は、ボロンよりも拡散係数が大きいＰ型不純物元素であることを特徴とする。
【００３５】
また、請求項８の発明にかかる半導体装置の製造方法は、請求項７に記載の発明において、前記第１導電型半導体基板の前記ＭＯＳゲート構造が形成された面に導入される前記第２導電型不純物は、アルミニウムまたはガリウムであることを特徴とする。
【００３６】
また、請求項９の発明にかかる半導体装置の製造方法は、請求項８に記載の発明において、前記アルミニウムまたは前記ガリウムを、ドーズ量１×１０14ａｔｍｏｓ／ｃｍ3以下でイオン注入することを特徴とする。
【００３７】
また、請求項１０の発明にかかる半導体装置の製造方法は、請求項９に記載の発明において、前記アルミニウムまたは前記ガリウムのイオン注入後、９００℃以上１２００℃以下の温度で熱処理をおこなうことを特徴とする。
【００３８】
また、請求項１１の発明にかかる半導体装置の製造方法は、請求項９に記載の発明において、前記第１導電型半導体基板の前記ＭＯＳゲート構造が形成された面に導入される前記第２導電型不純物は、白金または亜鉛であることを特徴とする。
【００３９】
また、請求項１２の発明にかかる半導体装置の製造方法は、請求項１１に記載の発明において、前記白金または前記亜鉛を、ドーズ量１×１０15ａｔｍｏｓ／ｃｍ3以下でイオン注入することを特徴とする。
【００４０】
また、請求項１３の発明にかかる半導体装置の製造方法は、請求項１２に記載の発明において、前記白金または前記亜鉛のイオン注入後、４００℃以上１０００℃以下の温度で熱処理をおこなうことを特徴とする。
【００４１】
この発明によれば、第１導電型半導体基板中のＭＯＳゲート構造側の所定深さの表面層のうち、ＭＯＳゲート構造側と接する領域、すなわちＪＦＥＴ抵抗が生じる領域のネットドーピング濃度を、ＭＯＳゲート構造側と接していない領域のネットドーピング濃度よりも高くして、ＪＦＥＴ抵抗を低減した半導体装置を製造することができる。
【発明の効果】
【００４２】
この発明にかかる半導体装置によれば、ＪＦＥＴ抵抗の抵抗値を低減させたブロードバッファ構造の半導体装置を得ることができる。また、この発明にかかる半導体装置の製造方法によれば、ＪＦＥＴ抵抗の抵抗値を低減させたブロードバッファ構造の半導体装置を、ＦＺバルクウエハーを用いて安価に、かつ制御性よく作製することができる。
【発明を実施するための最良の形態】
【００４３】
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ＮまたはＰを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮやＰに付す＋および−は、それぞれ相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００４４】
（実施の形態１）
図１は、実施の形態１にかかる半導体装置の構成および特性を示す図である。なお、以降の説明において、図１の断面図１００の線分Ｘ−Ｘ’で示す方向を半導体装置の縦方向、線分Ｙ−Ｙ’で示す方向を半導体装置の幅方向とする。
【００４５】
図１において半導体装置の断面図１００に示すように、実施の形態１にかかる半導体装置は、Ｎ-ドリフト層１の一方の主面側に、Ｐベース領域２およびＮ+エミッタ領域３が形成されている。また、Ｎ-ドリフト層１の他方の主面側には、Ｎ+バッファ層４が形成されている。また、Ｎ+バッファ層４の表面には、Ｐ+コレクタ層５が形成されている。また、Ｎ-ドリフト層１のＰベース領域２側の表面には、ゲート絶縁膜６およびゲート電極７からなるＭＯＳゲート構造部およびエミッタ電極８が形成されている。また、Ｐ+コレクタ層５の表面には、コレクタ電極９が形成されている。
【００４６】
また、図１においてエミッタ電極８からの距離−ネットドーピング濃度（ｌｏｇ）の特性図１１０に示すように、Ｎ-ドリフト層１のネットドーピング濃度は、Ｎ-ドリフト層１のほぼ中間付近にピークを有し、Ｐベース領域２およびＮ+バッファ層４に向かって、傾きをもって減少している。すなわち、実施の形態１の半導体装置は、ブロードバッファ構造となっている。Ｐベース領域２、Ｎ+バッファ層４およびＰ+コレクタ層５のネットドーピング濃度は、ともにＮ-ドリフト層１のネットドーピング濃度よりも高い。
【００４７】
Ｐベース領域２のネットドーピング濃度は、エミッタ電極８との界面において２×１０17ａｔｏｍｓ／ｃｍ3であり、Ｎ-ドリフト層１に向かって低くなり、Ｎ-ドリフト層１との界面では、５×１０13ａｔｏｍｓ／ｃｍ3よりも低い。Ｎ-ドリフト層１のネットドーピング濃度は、Ｐベース領域２との界面では、５×１０13ａｔｏｍｓ／ｃｍ3よりも低いが、Ｐベース領域２との界面近傍で５×１０13ａｔｏｍｓ／ｃｍ3となる。
【００４８】
そして、Ｎ-ドリフト層１のほぼ中間付近でピークとなる箇所のネットドーピング濃度は、１．５×１０14ａｔｏｍｓ／ｃｍ3である。また、Ｎ-ドリフト層１の、Ｎ+バッファ層４との界面およびその付近におけるネットドーピング濃度は、５×１０13ａｔｏｍｓ／ｃｍ3である。
【００４９】
Ｎ+バッファ層４のネットドーピング濃度は、Ｎ-ドリフト層１との界面において５×１０13ａｔｏｍｓ／ｃｍ3であり、Ｐ+コレクタ層５に向かって高くなる。Ｎ+バッファ層４のネットドーピング濃度は、Ｐ+コレクタ層５との界面近傍でＮ-ドリフト層１のピークのネットドーピング濃度である１．５×１０14ａｔｏｍｓ／ｃｍ3よりも高くなるが、Ｐ+コレクタ層５との界面では、５×１０13ａｔｏｍｓ／ｃｍ3よりも低い。
【００５０】
Ｐ+コレクタ層５のネットドーピング濃度は、Ｎ+バッファ層４との界面において５×１０13ａｔｏｍｓ／ｃｍ3よりも低いが、コレクタ電極９に向かって高くなり、コレクタ電極９との界面で１×１０18ａｔｏｍｓ／ｃｍ3となる。
【００５１】
また、半導体装置の基板全体のドナー濃度は１．５×１０14ａｔｏｍｓ／ｃｍ3である。エミッタ電極８とＰベース領域２との界面からＮ-ドリフト層１のほぼ中央（ネットドーピング濃度がピークになる付近）にかけて、アクセプタとしてアルミニウム（Ａｌ）またはガリウム（Ｇａ）が拡散されている。また、Ｐ+コレクタ層５側からＮ-ドリフト層１のほぼ中央にかけて、アクセプタとして亜鉛（Ｚｎ）または白金（Ｐｔ）が拡散されている。このアクセプタ濃度は、各位置において基板全体のドナー濃度より低くなっている。
【００５２】
また、図１において特性図１１０に示すように、エミッタ電極８からＰベース領域２とＮ-ドリフト層１との界面までの距離は、３μｍである。また、エミッタ電極８からＰ+コレクタ層５とコレクタ電極９との界面までの距離は、１２０μｍである。Ｎ+バッファ層４とＰ+コレクタ層５との界面から、Ｐ+コレクタ層５とコレクタ電極９との界面までの距離、すなわちＰ+コレクタ層５の厚さは、０．５μｍである。
【００５３】
つぎに、図１に示す半導体装置の製造プロセスについて説明する。図２および図３は、図１に示す半導体装置の製造プロセスを示す図である。まず、半導体基板として、比抵抗が例えば３０Ωｃｍ、表面が鏡面に仕上げられたＮ型のＦＺウエハー１０を用意する。このＦＺウエハー１０の一方の主面に、厚さ８０００Åの酸化膜を形成する。
【００５４】
つぎに、図２の断面図２００に示すように、ＦＺウエハー１０の酸化膜が形成された側の主面にパターニングをおこない、ウェットエッチングによってエッジターミネーション部を開口する。つぎに、ＦＺウエハー１０の酸化膜が形成された側の主面からボロンをイオン注入する。その際の加速電圧は、例えば１００ｋｅＶであり、ドーズ量は、例えば１×１０15ａｔｏｍｓ／ｃｍ2である。そして、例えば１１５０℃、２００分の熱処理をおこなってボロンを拡散させ、図示しないガードリング構造を形成する。つづいて、エッジターミネーション部の酸化膜２１を残して、ウェットエッチングによって活性部を開口する。つぎに、厚さ６５０Åの絶縁膜を成長させる。つづいて、厚さ１．０μｍのポリシリコン膜を形成する。そして、絶縁膜およびポリシリコン膜をパターニングして、ゲート絶縁膜６およびゲート電極７を形成する（断面図２１０参照）。
【００５５】
つぎに、図２の断面図２１０に示すように、ＦＺウエハー１０のゲート電極７が形成された側の主面（以下、この面をＦＺウエハー１０のおもて面とする）から、アクセプタ元素としてアルミニウム（Ａｌ）またはガリウム（Ｇａ）をイオン注入する。その際の加速電圧は、例えば１００ｋｅＶであり、ドーズ量は、例えば１×１０14ａｔｏｍｓ／ｃｍ2である。このとき、アルミニウムまたはガリウムは、ゲート電極７およびゲート絶縁膜６に覆われていない開口部から注入される。
【００５６】
アルミニウムまたはガリウムのドーズ量を１×１０14ａｔｏｍｓ／ｃｍ2とするのは、熱処理中に外方拡散によって注入イオンが雰囲気中に拡散するのを考慮するためである。ＦＺウエハー１０のドナー濃度を補償してブロードバッファ層を形成するのに必要なドナー濃度は、３×１０11／ｃｍ2程度が必要である。一方、熱処理中の外方拡散によって、熱処理後にウエハー中に残留するイオン量はドーズ量の０．１％〜１％となる。アルミニウムまたはガリウムのドーズ量を１×１０14ａｔｏｍｓ／ｃｍ2以下とすれば、１×１０11〜１×１０12ａｔｏｍｓ／ｃｍ2程度のイオンがウエハー中に残留する。よって、ブロードバッファ層を形成するのに必要な３×１０11／ｃｍ2を確保することができる。
【００５７】
そして、例えば１２００℃、１０時間の熱処理をおこなって、注入したイオンを拡散させる。この熱処理によって、開口部に注入されたイオンがＦＺウエハー１０の内部に拡散される。断面図２１０の点線は、ＦＺウエハー１０の内部に拡散されたイオンを模式的に示している。例えば、アルミニウムの拡散係数は、１１５０℃で約１×１０-11（ｃｍ2／ｓ）である（下記参考文献２参照）。よって、注入イオンがアルミニウムの場合、上記の熱処理によって注入イオンは約３０μｍ拡散される。
【００５８】
なお、アルミニウムまたはガリウムをイオン注入した後の熱処理の温度および時間は、１０００℃以上１２００℃以下、１時間以上１００時間以下の範囲で、適宜設定することができる。これは、ＦＺウエハー１０の表面に形成されている構造は、熱酸化膜およびゲート電極７であるポリシリコン膜のみであり、高温での処理が可能なためである。
（参考文献２）ディー・ジェイ・フィッシャー（Ｄ．Ｊ．Ｆｉｓｈｅｒ）、”ディフュージョン・イン・シリコン・１０イヤーズ・オブ・リサーチ（Ｄｉｆｆｕｓｉｏｎ  ｉｎ  Ｓｉｌｉｃｏｎ  １０  Ｙｅａｒｓ  ｏｆ  Ｒｅｓｅａｒｃｈ）”、［ｏｎｌｉｎｅ］、ソシエティック・パブリケーションズ（ＳＣＩＴＥＣ  ＰＵＢＬＩＣＡＴＩＯＮＳ）、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｍｓｅ．ｕｆｌ．ｅｄｕ／￣ｓｐｅａｒ／ｓｅｍｉｃ＿ｐｒｏｐｅｒｔｉｅｓ／ｄａｔａ／５０２９．ｐｄｆ＞
【００５９】
つぎに、図２の断面図２２０に示すように、ＦＺウエハー１０のおもて面からボロン（Ｂ）をイオン注入する。その際の加速電圧は、例えば１００ｋｅＶであり、ドーズ量は、例えば１×１０14ａｔｏｍｓ／ｃｍ2である。そして、例えば１１５０℃、１２０分の熱処理をおこなって、注入したイオンを拡散させる。このボロンイオンは、Ｐベース領域２（断面図２３０参照）を形成する。また、この熱処理によって、先に拡散されたアルミニウムまたはガリウムはＦＺウエハー１０のさらに内部に拡散する。
【００６０】
アルミニウムまたはガリウムの拡散係数は、ボロンの拡散係数よりも大きい。このため、ボロン注入後の熱処理をおこなった後の拡散深さは、アルミニウムまたはガリウムの方がボロンより深くなる。ボロンよりも深く拡散されたアルミニウムまたはガリウムは、Ｎ-ドリフト層１まで到達する。このＮ-ドリフト層１まで到達したアルミニウムまたはガリウムによって、Ｎ-ドリフト層１のネットドーピング濃度を制御することができる。
【００６１】
つぎに、ＦＺウエハー１０のおもて面にパターニングをおこない、図２の断面図２３０に示すように、ＦＺウエハー１０のおもて面からヒ素（Ａｓ）をイオン注入する。その際の加速電圧は、例えば１００ｋｅＶであり、ドーズ量は、例えば５×１０15ａｔｏｍｓ／ｃｍ2である。そして、例えば１０００℃、３０分の熱処理をおこなって、注入したイオンを拡散させる。このヒ素イオンは、Ｎ+エミッタ領域３（断面図３００参照）を形成する。また、その後、ＦＺウエハー１０のおもて面にＢＰＳＧ膜を形成し、パターニングしてゲート部の層間絶縁膜を形成する。
【００６２】
つづいて、図３の断面図３００に示すように、ＦＺウエハー１０のゲート電極７が形成されていない側の主面（以下、この面をＦＺウエハー１０の裏面とする）を研削し、ウエハーの厚さを１６０μｍにする。つづいて、ＦＺウエハー１０の研削面にウェットエッチングをおこない、ウエハーの厚さを１４０μｍにする。
【００６３】
つぎに、図３の断面図３１０に示すように、ＦＺウエハー１０の裏面から、セレン（Ｓｅ）またはリン（Ｐ）をイオン注入する。その際の加速電圧は、例えば１００ｋｅＶであり、ドーズ量は、例えば１×１０13ａｔｏｍｓ／ｃｍ2である。そして、例えば１０００℃、１時間の熱処理をおこなって、注入したイオンを拡散させＮ+バッファ層４を形成する。
【００６４】
さらに、図３の断面図３２０に示すように、ＦＺウエハー１０の裏面から、亜鉛（Ｚｎ）または白金（Ｐｔ）をイオン注入する。その際の加速電圧は、例えば１００ｋｅＶであり、ドーズ量は、例えば１×１０15ａｔｏｍｓ／ｃｍ2である。そして、例えば８００℃、１時間の熱処理をおこなって、注入したイオンを拡散させる。例えば、亜鉛の拡散係数は、８００℃で約１×１０-11（ｃｍ2／ｓ）である（上記参考文献２参照）。よって、注入イオンが亜鉛の場合、上記の熱処理によって注入イオンは約３０μｍ拡散されることでブロードバッファ層が形成される。
【００６５】
つづいて、ＦＺウエハー１０の裏面から、ボロン（Ｂ）をイオン注入する。その際の加速電圧は、例えば４５ｋｅＶであり、ドーズ量は、例えば１×１０14ａｔｏｍｓ／ｃｍ2である。そして、例えば４５０℃、１時間の熱処理をおこなって、注入したイオンを拡散させる。また、熱処理に代えて、ＹＡＧレーザ等のレーザ光をダブルパルス法にて照射してイオンを活性化してもよい。その際のレーザ光のエネルギー密度は例えば３Ｊ／ｃｍ2である。また、ダブルパルスの遅延時間は、例えば３００ｎｓｅｃである。活性化されたボロンイオンは、Ｐ+コレクタ層５（断面図３３０参照）を形成する。
【００６６】
ここで、ダブルパルス法とは、レーザ光の照射エリアごとに、複数のレーザ照射装置から所定の遅延時間だけ照射タイミングをずらして複数のパルスレーザを連続的に照射する方法である。ダブルパルス法については、特開２００５−２２３３０１号公報に詳述されている。
【００６７】
そして、Ａｌ−Ｓｉ１ｗｔ％を５μｍスパッタリングして成膜し、パターニングエッチングして、図３の断面図３３０に示すようにエミッタ電極８を形成する。最後に、ＦＺウエハー１０の裏面にチタン、ニッケルおよび金を蒸着してコレクタ電極９を形成する。ＦＺウエハー１０の、Ｐベース領域２とＮ+バッファ層４の間の領域は、Ｎ-ドリフト層１となる。その後、スクライブラインに沿ってウエハーをダイシングして、個々のデバイスを形成する。図３の特性図３４０は、断面図３３０の半導体装置に対応するネットドーピング濃度のプロファイルである。
【００６８】
なお、アクセプタ元素として、アルミニウムまたはガリウムに代えて、亜鉛（Ｚｎ）または白金（Ｐｔ）を注入してもよい。この場合、図２の断面図２００と同様の手順で、ＦＺウエハー１０にゲート絶縁膜６やゲート電極７などを形成する。つぎに、図２の断面図２２０と同様の手順で、ＦＺウエハー１０にボロンをイオン注入し、熱処理して拡散させてＰベース領域２（断面図２３０参照）を形成する。つづいて、図２の断面図２３０に示すように、ＦＺウエハー１０にヒ素（Ａｓ）をイオン注入し、拡散させてＮ+エミッタ領域３（断面図３００参照）を形成する。その後、ＦＺウエハー１０にＢＰＳＧ膜を形成し、パターニングしてゲート部の層間絶縁膜を形成する。
【００６９】
そして、ＦＺウエハー１０のおもて面から、亜鉛または白金をイオン注入する。亜鉛または白金のドーズ量は、１×１０15ａｔｏｍｓ／ｃｍ2程度またはそれ以下とする。その理由は、亜鉛または白金の電気的な活性度が０．０１〜０．１程度であるため、ウエハーのドナー濃度を補償してブロードバッファ層を形成するのに必要なドナー濃度を確保するためには、アルミニウムまたはガリウムの１０倍のドーズ量が必要となるからである。
【００７０】
つづいて、例えば８００℃、３０分の熱処理をおこなって、注入したイオンを拡散させる。なお、亜鉛または白金をイオン注入した後の熱処理の温度および時間は、４００℃以上１０００℃以下、０．５時間以上１００時間以下の範囲とするのが望ましい。これは、亜鉛および白金は拡散係数が高いため、４００℃程度での熱処理で拡散させることができるためである。また、ＦＺウエハー１０の表面には、熱酸化膜、ゲートポリシリコン膜および層間酸化膜が形成されているため、１０００℃以下、０．５〜１００時間で処理するのが望ましいためである。
【００７１】
そして、図３の断面図３００〜３３０の説明と同様に、ＦＺウエハー１０の裏面に対して研削およびウェットエッチングをおこない、ＦＺウエハー１０の厚さを減じる（図３の断面図３００参照）。そして、ＦＺウエハー１０の研削面から、セレンまたはリンをイオン注入し、熱処理をおこなう（図３の断面図３１０参照）。
【００７２】
さらに、ＦＺウエハー１０の研削面から、亜鉛または白金をイオン注入し、熱処理をおこなう（図３の断面図３２０参照）。つづいて、ＦＺウエハー１０の研削面から、ボロン（Ｂ）をイオン注入し、熱処理をおこなう。最後に、エミッタ電極８およびコレクタ電極９を形成する（図３の断面図３３０参照）。以上のような処理によって、図１に示す半導体装置を形成することができる。
【００７３】
なお、亜鉛または白金を表面からイオン注入した直後には熱処理をおこなわず、２度目の亜鉛または白金を裏面からのイオン注入（図３の断面図３２０参照）をおこなった後に、８００℃、１時間で熱処理をおこなって、表面側の注入イオンと裏面側の注入イオンを同時に拡散させてもよい。これは、白金および亜鉛は、アルミニウムおよびガリウムよりもさらに拡散係数が小さいため、Ｐベース領域２やＮ+エミッタ領域３を形成した後、その熱履歴よりも低い温度で処理することができるためである。このように、表面側の注入イオンと裏面側の注入イオンを同時に拡散させれば、ＭＯＳゲートの閾値の管理を容易にすることができる。
【００７４】
また、亜鉛や白金に代えて、銀（Ａｇ）やベリリウム（Ｂｅ）などの、ボロンよりも拡散係数が高い元素をアクセプタ元素として用いてもよい。
【００７５】
図４は、ＦＺウエハーにおけるアクセプタ元素（アルミニウムまたはガリウム、亜鉛または白金）の拡散方向を模式的に示した図である。図４に示すように、ゲート絶縁膜６およびゲート電極７からなるＭＯＳゲート構造部が形成されていない開口部Ｓの表面に注入されたアクセプタ元素は、開口部Ｓから主に縦方向に拡散する。よって、ＭＯＳゲート構造部の直下部分（図４中の網掛け部）には、アクセプタ元素が拡散されない、または開口部Ｓの直下部分と比較して拡散量が少なくなる。
【００７６】
このため、ＭＯＳゲート構造部の直下部分のＮ型のネットドーピング濃度は、開口部Ｓの表面のＮ型のネットドーピング濃度よりも相対的に高くなる。例えば、図２および図３の説明で示した条件では、ＭＯＳゲート構造部の直下部分のＮ型ネットドーピング濃度は２．３×１０14／ｃｍ3程度となる。その結果、図４に示す半導体装置のＪＦＥＴ抵抗値は２９６Ωｃｍ2となり、従来構造の半導体装置のＪＦＥＴ抵抗値と比較して、およそ１０分の１に低減することができる。
【００７７】
図５は、図１に示す半導体装置および従来技術による半導体装置のターンオフ損失およびオン電圧のトレードオフ特性を示すグラフである。図５において、縦軸に示すのは半導体装置のターンオフ損失（ｍＪ）、横軸に示すのは半導体装置のオン電圧（Ｖ）である。また、図５において、白丸（○）で示すのは、図１に示す半導体装置（本願発明）の特性値である。また、白三角（△）で示すのは、従来技術による半導体装置（従来例）の特性値である。図５に示すように、図１に示す半導体装置では、従来技術による半導体装置と比較して、オン電圧が約０．１Ｖ低下しており、オン電圧とターンオフ損失とのトレードオフ特性が向上していることがわかる。
【００７８】
つぎに、ブロードバッファ構造の半導体装置におけるネットドーピングを制御するための各種パラメータについて説明する。図６は、ブロードバッファ構造における各種パラメータの関係を示すグラフである。図６において、縦軸はドーピング濃度（ｌｏｇ）、横軸はウエハーの一方の主面（例えばおもて面）からの距離である（μｍ）である。以下、図６に示された式の詳細について説明する。なお、以下の説明において、イオン注入および熱処理によるアクセプタの拡散分布は、ウエハーのおもて面側と裏面側の双方で同じガウス関数ｆ（ｘ）にしたがうものと仮定する。
【００７９】
ウエハーの一方の主面（例えばおもて面）から、もう一方の主面（例えば裏面）まで距離、すなわちウエハーの厚さをＷ0（μｍ）、ガウス関数における拡散深さを特徴付ける長さ（以下、「拡散長」という）をＬ0（μｍ）、おもて面からの深さ方向の距離をｘ（μｍ）、補償アクセプタの表面濃度をＣ0（ａｔｏｍｓ／ｃｍ3）と置けば、両面から拡散された補償アクセプタの正味の分布ｆ（ｘ）は、下記式（５）で表わされる。
【数３】
2008227414.tif 000005
【００８０】
上記式（５）より、補償によって得られるブロードバッファ構造のネットドーピング濃度分布ｇ（ｘ）は、下記式（６）で表わされる。下記式（６）において、Ｎ0はＦＺウエハーのドーピング濃度（以下、「基板濃度」という）である。また、常にｇ（ｘ）＞０である。
ｇ（ｘ）  ＝  Ｎ0−ｆ（ｘ）  ・・・（６）
【００８１】
つぎに、Ｗ0とＬ0とを関係付けるパラメータαを代入する。ここでαは下記式（７）で定義される。αを用いて、補償アクセプタの正味の分布ｆ（ｘ）は下記式（８）で表わされる。
【数４】
2008227414.tif 000006
【００８２】
ｇ（ｘ＝０）＝ｇ（ｘ＝Ｗ0）をＧ（α）とおくと、Ｇ（α）は下記式（９）で表わされる。下記式（９）より、Ｇ（α）は、おもて面あるいは裏面における補償アクセプタの濃度ｆ（０）を基板濃度Ｎ0から引いた値である。また、常にＧ（α）＞０である。
【数５】
2008227414.tif 000007
【００８３】
つぎに、おもて面または裏面の補償アクセプタの表面濃度Ｃ0と基板濃度Ｎ0を関係付けるパラメータβを以下のように導入する。βは下記式（１０）で定義される。βを用いて、Ｇ（α）は下記式（１１）で定義される。
【数６】
2008227414.tif 000008
【００８４】
ここで、Ｇ（α）＞０、Ｎ0＞０より、下記式（１２）が導かれる。
【数７】
2008227414.tif 000009
【００８５】
上記式（１２）は、基板濃度Ｎ0に対する補償アクセプタの表面濃度Ｃ0の割合が、少なくとも１未満であることを意味する。これは、両面からの補償アクセプタの拡散による片面（例えばおもて面）の正味の補償アクセプタ濃度ｆ（０）は、Ｎ0未満であるということと等価である。
【００８６】
ここで、おもて面（あるいは裏面）におけるブロードバッファ構造のネットドーピング濃度（Ｎ0−ｆ（０））は、Ｎ0の８％から４０％であることが望ましい。Ｇ（α）がＮ0の４０％より大きくなると、空乏層における電界強度の減少が大きくなり、臨界電界強度で十分な空乏層幅を確保できなくなる。よって、Ｇ（α）がＮ0の４０％より大きくなると、デバイスの耐圧を確保できなくなってしまう。この条件は、下記式（１３）で表わされる。
【数８】
2008227414.tif 000010
【００８７】
上記式（１３）は、下記式（１４）で定義されるｈ（α）を用いて、下記式（１５）で表わされる。すなわち、補償アクセプタの表面濃度Ｃ0は、ＦＺウエハー基板の濃度Ｎ0に対して下記式（１５）の関係を満たすのが望ましい。
【数９】
2008227414.tif 000011
【００８８】
ここで、一般的には、おもて面および裏面からの補償アクセプタの拡散分布は厳密に等しくはならない。しかし、おもて面および裏面の補償アクセプタの表面濃度Ｃ0を、それぞれ上記式（１５）の関係を満たす範囲で設定すれば、所望のブロードバッファ分布を得ることができる。
【００８９】
また、ウエハーの片面のみアクセプタでドナーを補償させる場合についても、上記式（１５）を適用することができる。ウエハーの片面のみアクセプタを補償させる場合とは、例えば、以下のようなブロードバッファ構造の形成方法である。まず、高濃度ＣＺ−Ｎ型ウエハーまたは高濃度ＣＺ−Ｐ型ウエハーの裏面側に、エピタキシャル成長によってブロードバッファ分布の勾配を形成する。ピーク濃度以降は、濃度を固定してエピタキシャル成長させる。その後、ウエハーのおもて面から補償アクセプタを拡散させて、表面側のブロードバッファ分布を形成する。このようにすれば、ウエハーの片面のみアクセプタで補償させてもブロードバッファ構造を作ることができる。
【００９０】
次に、パラメータαとβとの関係は、上記式（１２）および式（１５）から、図７のように示される。図７は、パラメータαとβとの関係を示すグラフである。図７において、縦軸はβの値、横軸はαの値を示す。Ｇ（α）＝０となるときのαおよびβをそれぞれα0、β0とおく。図７において、太実線はα0、β0の値、すなわち下記式（１６）の値を示す。βの値は、下記式（１６）で表わされる曲線より下側（β≦β0）の値を取る。また、点線はβ＝０．９２β0とした場合の値を示す。また、細実線はβ＝０．６β0とした場合の値を示す。
【数１０】
2008227414.tif 000012
【００９１】
ウエハー厚Ｗ0を拡散長Ｌ0の３倍以上とすると（Ｗ0＞３Ｌ0，α＞３）、βが取り得る値は１以下となる。一方、ウエハー厚Ｗ0を拡散長Ｌ0の３倍より徐々に小さくすると（Ｗ0≦３Ｌ0，α≦３）、βが取り得る値は１より小さくなり、Ｗ0≦０．１Ｌ0、すなわち、α≦０．１では、ほぼ０．５以下となる。ここで、α≦０．１の場合、βが取り得る値が０．５以下となることの具体的な意味について説明する。Ｗ0≦０．１Ｌ0（α≦０．１）の場合、おもて面および裏面からの補償アクセプタの拡散分布は、表面濃度Ｃ0で実質的に一様な分布となる。よって、Ｎ0はおもて面側および裏面側の表面濃度の和である２Ｃ0以上必要になるため（Ｎ0≧２Ｃ0）、βが取り得る値は０．５以下となる。
【００９２】
また、上記式（１５）より、βの値は、図７中点線で示す０．９２β0と細実線で示す０．６β0との間の領域（図７中の網掛け部）が推奨される値となる。
【００９３】
つぎに、ネットドーピング濃度ｇ（ｘ）と補償アクセプタの拡散長Ｌ0との関係（α依存性）について検証する。図８は、ウエハー厚ＷOを１２０μｍとした時のネットドーピング濃度と補償アクセプタの拡散長Ｌ0との関係を示すグラフである。図８は、縦方向のブロードバッファ分布を有する半導体装置のネットドーピング濃度分布を示しており、例えば図１の線分Ｘ−Ｘ’のように、半導体装置をエミッタ電極８からコレクタ電極９に向かって分割した断面に沿ったネットドーピング濃度分布を示している。（簡単のため、Ｎ+バッファ層、Ｐ+コレクタ層を無視して考える。）
【００９４】
図８のグラフ８０１〜８０５において、縦軸はネットドーピング（ブロードバッファ）濃度（ａｔｏｍｓ／ｃｍ3）、横軸はウエハーの片方の主面（例えば、図１のエミッタ電極８側の表面）からの距離（μｍ）である。グラフ８０１〜８０５は、それぞれ基板濃度Ｎ0を４．０×１０14ａｔｍｏｓ／ｃｍ3、補償アクセプタの表面濃度Ｃ0を３．４×１０14ａｔｍｏｓ／ｃｍ3で一定とし、補償アクセプタの拡散長Ｌ0のみを変更させて得られたグラフである。
【００９５】
グラフ８０１は、補償アクセプタの拡散長Ｌ0を７９．３７μｍとした場合のネットドーピング濃度分布である。グラフ８０１の条件では、α＝１．５１２、β＝０．８５、ｈ（α）＝０．９０７７である。よって、βは、上記式（１５）の条件である０．６ｈ（α）＝０．５４４６から０．９２ｈ（α）＝０．８３５１の範囲内にない。
【００９６】
グラフ８０２は、補償アクセプタの拡散長Ｌ0を７７．４６μｍとした場合のネットドーピング濃度分布である。グラフ８０２の条件では、α＝１．５４９、β＝０．８５、ｈ（α）＝０．９１６８である。よって、βは、上記式（１５）の条件である０．６ｈ（α）＝０．５５０１から０．９２ｈ（α）＝０．８４３５の範囲内にない。
【００９７】
グラフ８０３は、補償アクセプタの拡散長Ｌ0を６７．０８μｍとした場合のネットドーピング濃度分布である。グラフ８０３の条件では、α＝１．７８９、β＝０．８５、ｈ（α）＝０．９６０８である。よって、上記式（１５）の条件である、０．６ｈ（α）＝０．５７６５から０．９２ｈ（α）＝０．８８４０の範囲内にある。
【００９８】
グラフ８０４は、補償アクセプタの拡散長Ｌ0を５９．１６μｍとした場合のネットドーピング濃度分布である。グラフ８０４の条件では、α＝２．０３、β＝０．８５、ｈ（α）＝０．９８３９である。よって、βは、上記式（１５）の条件である０．６ｈ（α）＝０．５９０４から０．９２ｈ（α）＝０．９０５２の範囲内にある。
【００９９】
また、グラフ８０５は、補償アクセプタの拡散長Ｌ0を４４．７２μｍとした場合のネットドーピング濃度分布である。グラフ８０５の条件では、α＝２．６８３、β＝０．８５、ｈ（α）＝０．９９９３である。よって、上記式（１５）の条件である、０．６ｈ（α）＝０．５９９６から０．９２ｈ（α）＝０．９１９３の範囲内にある。
【０１００】
このように、グラフ８０１，８０２の条件（Ｌ0＝７９．３７μｍ，７７．４６μｍ）の場合には、βの値は上記式（１５）の範囲にないので、ネットドーピング濃度は極めて低い値となっている。よって、グラフ８０１および８０２の条件で作成された半導体装置は実用的ではない。一方、グラフ８０３〜８０５の条件（Ｌ0＝６７．０８μｍ，５９．１６μｍ，４４．７２μｍ）の場合には、βの値は上記式（１５）の範囲にあるので、ネットドーピング濃度は所望のブロードバッファ分布となっている。
【０１０１】
つぎに、ネットドーピング濃度ｇ（ｘ）と補償アクセプタの表面濃度Ｃ0との関係（β依存性）について検証する。図９は、補償アクセプタの拡散長Ｌ0を５９．１６μｍとした時のネットドーピング濃度と補償アクセプタの表面濃度Ｃ0との関係を示すグラフである。図９は、図８と同様に、縦方向のブロードバッファ分布を有する半導体装置のネットドーピング濃度分布を示しており、例えば図１の線分Ｘ−Ｘ’のように、半導体装置をエミッタ電極８からコレクタ電極９に向かって分割した断面に沿ったネットドーピング濃度分布を示している。（簡単のため、Ｎ+バッファ層、Ｐ+コレクタ層を無視して考える。）
【０１０２】
図９のグラフ９０１〜９０５において、縦軸はネットドーピング（ブロードバッファ）濃度（ａｔｏｍｓ／ｃｍ３）、横軸はウエハーの片方の主面（例えば、図１のエミッタ電極８側の表面）からの距離（μｍ）である。グラフ９０１〜９０５は、基板濃度Ｎ0を４．０×１０14ａｔｍｏｓ／ｃｍ3、補償アクセプタの拡散長Ｌ0を５９．１５μｍで一定とし、補償アクセプタの表面濃度Ｃ0のみを変更させて得られたグラフである。
【０１０３】
グラフ９０１は、補償アクセプタの表面濃度Ｃ0を３．９×１０14ａｔｍｏｓ／ｃｍ3とした場合のネットドーピング濃度分布である。グラフ９０１の条件では、α＝２．０２８、β＝０．９７５、ｈ（α）＝０．９８３９である。よって、βは、上記式（１５）の条件である０．６ｈ（α）＝０．５９０４から０．９２ｈ（α）＝０．９０５２の範囲内にない。
【０１０４】
グラフ９０２は、補償アクセプタの表面濃度Ｃ0を３．６×１０14ａｔｍｏｓ／ｃｍ3とした場合のネットドーピング濃度分布である。グラフ９０２の条件では、β＝０．９００である。また、αおよびｈ（α）はグラフ９０１の条件と同様である。よって、βは、上記式（１５）の条件の範囲内にある。
【０１０５】
グラフ９０３は、補償アクセプタの表面濃度Ｃ0を３．４×１０14ａｔｍｏｓ／ｃｍ3とした場合のネットドーピング濃度分布である。グラフ９０３の条件では、β＝０．８５である。また、αおよびｈ（α）はグラフ９０１の条件と同様である。よって、βは、上記式（１５）の条件の範囲内にある。
【０１０６】
グラフ９０４は、補償アクセプタの表面濃度Ｃ0を３．０×１０14ａｔｍｏｓ／ｃｍ3とした場合のネットドーピング濃度分布である。グラフ９０４の条件では、β＝０．７５０である。また、αおよびｈ（α）はグラフ９０１の条件と同様である。よって、βは、上記式（１５）の条件の範囲内にある。
【０１０７】
グラフ９０５は、補償アクセプタの表面濃度Ｃ0を２．０×１０14ａｔｍｏｓ／ｃｍ3とした場合のネットドーピング濃度分布である。グラフ９０５の条件では、β＝０．５００である。また、αおよびｈ（α）はグラフ９０１の条件と同様である。よって、βは、上記式（１５）の条件の範囲内にない。
【０１０８】
グラフ９０１の条件（Ｃ0＝３．９×１０14ａｔｍｏｓ／ｃｍ3）では、β＝０．９７５と基板濃度Ｎ0と極めて近い値となっている。このため、ネットドーピング濃度の表面濃度が１．０×１０13ａｔｍｏｓ／ｃｍ3を下回っている。このような分布は、デバイスの耐圧を確保するためには有効である。しかし、この条件程度の補償アクセプタの表面濃度Ｃ0と基板濃度Ｎ0との濃度差を、イオン注入および拡散によって形成するのは困難である。よって、グラフ９０１の条件で形成した半導体装置は実用的ではない。
【０１０９】
また、グラフ９０５の条件（Ｃ0＝２．０×１０14ａｔｍｏｓ／ｃｍ3）では、ネットドーピング濃度は、ブロードバッファ分布を示しているものの、ピーク濃度が２．６×１０14ａｔｍｏｓ／ｃｍ3、最小濃度が２．０×１０14ａｔｍｏｓ／ｃｍ3であり、ピーク濃度と最小濃度の差が小さい。また、グラフ９０５の条件で形成したデバイスは耐圧が７００Ｖ程度で、１２００Ｖに満たない。よって、グラフ９０５の条件で形成した半導体装置は実用的ではない。
【０１１０】
一方、グラフ９０２〜９０４の条件（Ｃ0＝３．６×１０14ａｔｍｏｓ／ｃｍ3，３．４×１０14ａｔｍｏｓ／ｃｍ3，３．０×１０14ａｔｍｏｓ／ｃｍ3）の場合には、βの値は上記式（１５）の範囲にあるので、ネットドーピング濃度は所望のブロードバッファ分布となっている。
【０１１１】
つぎに、ネットドーピング濃度とＭＯＳゲート構造部の幅（以下、「ゲート幅」という）との関係（ゲート幅依存性）について検証する。図１０は、ネットドーピング濃度とゲート幅との関係を示すグラフである。図１０は、図１１に示す半導体装置の断面図の線分Ｚ−Ｚ’に沿った方向で分割した断面に沿ったネットドーピング濃度分布を示している（簡単のため、Ｎ+バッファ層、Ｐ+コレクタ層を無視して考える。）。
【０１１２】
図１１は、図１に示す半導体装置の構造を模式的に示す図である。図１１の各符号は、図１の各符号と同じ構成を示している。図１１に示すように、線分Ｚ−Ｚ’はＭＯＳゲート構造部の直下にあり、隣り合うＰベース領域２の間をつないでいる。よって、各グラフの横方向の中心付近はＭＯＳゲート構造部の直下部分のネットドーピング濃度を示す。
【０１１３】
図１０のグラフ１００１〜１００４において、縦軸はネットドーピング（ブロードバッファ）濃度（ａｔｏｍｓ／ｃｍ3）、横軸は幅方向の距離（μｍ）である。図１０の各グラフにおいて、ゲート幅以外のパラメータは、図８のグラフ８０１と同様とする。すなわち、図１０の各グラフにおいて、縦方向のネットドーピング濃度は、図８のグラフ８０１に示す分布であるものとする。また、上述した説明中のＷ0をゲート幅に置き換えて考える。また、ゲートを拡散窓としてアクセプタを拡散させた場合、横方向拡散の拡散深さは縦方向の拡散深さの０．７倍であるものとする（下記参考文献３参照）。
（参考文献３）エス・エム・ズィー（Ｓ．Ｍ．Ｓｚｅ）、”半導体デバイス”、１９９６年
【０１１４】
グラフ１００１は、ゲート幅を１２０μｍとした場合のネットドーピング濃度分布である。グラフ１００１の条件では、α＝３．０９８、β＝０．８５０、ｈ（α）＝０．９９９９である。よって、βは、上記式（１５）の条件である０．６ｈ（α）＝０．６０００から０．９２ｈ（α）＝０．９１９９の範囲内にある。
【０１１５】
また、グラフ１００２は、ゲート幅を１００μｍとした場合のネットドーピング濃度分布である。グラフ１００２の条件では、α＝２．５８２、β＝０．８５、ｈ（α）＝０．９９８７である。よって、βは、上記式（１５）の条件である０．６ｈ（α）＝０．５９９２から０．９２ｈ（α）＝０．９１８８の範囲内にある。
【０１１６】
また、グラフ１００３は、ゲート幅を８０μｍとした場合のネットドーピング濃度分布である。グラフ１００３の条件では、α＝２．０６６、β＝０．８５、ｈ（α）＝０．９８６２である。よって、βは、上記式（１５）の条件である０．６ｈ（α）＝０．５９１７から０．９２ｈ（α）＝０．９０７３の範囲内にある。
【０１１７】
また、グラフ１００４は、ゲート幅を６０μｍとした場合のネットドーピング濃度分布である。グラフ１００４の条件では、α＝１．５４９、β＝０．８５、ｈ（α）＝０．９１６８である。よって、上記式（１５）の条件である、０．６ｈ（α）＝０．５５０１から０．９２ｈ（α）＝０．８４３５の範囲内にない。
【０１１８】
以上のように、グラフ１００１〜１００３の条件（ゲート幅８０μｍ以上）では、βの値が上記式（１５）の範囲にあり、ＭＯＳゲート構造部の幅方向の中心の直下でドーピング濃度が高くなっている。よって、グラフ１００１〜１００３の条件ではＪＦＥＴ抵抗値を低減することができる。一方、グラフ１００４の条件（ゲート幅６０μｍ）では、βの値が上記式（１５）の範囲になく、ＭＯＳゲート構造部の幅方向の中心の直下でドーピング濃度が極めて低くなっている。この濃度は、縦方向のネットドーピング濃度（図８のグラフ８０１参照）の最低濃度よりも低くなっている。よって、グラフ１００４の条件ではＪＦＥＴ抵抗が極めて高くなる。
【０１１９】
なお、上述した実施の形態では、本発明をＩＧＢＴに対して適用したが、同じＭＯＳゲートであるＭＯＳＦＥＴに適用しても同様の効果を得ることができる。
【０１２０】
以上説明したように、本発明にかかる半導体装置およびその製造方法によれば、少ない工程で容易にブロードバッファ構造の半導体装置のＪＦＥＴ抵抗値を低減できる。よって、ターンオフ時間およびターンオフ損失を従来技術にかかる半導体装置よりも大きく低減させ、かつスムース・ソフトなスイッチング特性をもつ半導体装置を得ることができる。
【産業上の利用可能性】
【０１２１】
以上のように、本発明にかかる半導体装置およびその製造方法は、電力用半導体装置に有用であり、特に、電気的損失および放射電磁ノイズの低いＩＧＢＴモジュールやＩＰＭ（インテリジェントパワーモジュール）に適している。
【図面の簡単な説明】
【０１２２】
【図１】実施の形態１にかかる半導体装置の構成および特性を示す図である。
【図２】図１に示す半導体装置の製造プロセスを示す図である。
【図３】図１に示す半導体装置の製造プロセスを示す図である。
【図４】ＦＺウエハーにおけるアクセプタ元素の拡散方向を模式的に示した図である。
【図５】図１に示す半導体装置および従来技術による半導体装置のターンオフ損失およびオン電圧のトレードオフ特性を示すグラフである。
【図６】ブロードバッファ構造における各種パラメータの関係を示すグラフである。
【図７】パラメータαとβとの関係を示すグラフである。
【図８】ネットドーピング濃度と補償アクセプタの拡散長Ｌ0との関係を示すグラフである。
【図９】ネットドーピング濃度と補償アクセプタの表面濃度Ｃ0との関係を示すグラフである。
【図１０】ネットドーピング濃度とゲート幅との関係を示すグラフである。
【図１１】図１に示す半導体装置の構造を模式的に示す図である。
【図１２】従来技術によるブロードバッファ構造のＩＧＢＴの構成を示す図である。
【図１３】距離指標Ｗbmと素子耐圧との関係の一例を示す図表である。
【符号の説明】
【０１２３】
１  Ｎ-ドリフト層
２  Ｐベース領域
３  Ｎ+エミッタ領域
４  Ｎ+コレクタバッファ層
５  Ｐコレクタ層
６  ゲート絶縁膜
７  ゲート電極
８  エミッタ電極
９  コレクタ電極
【図１】
2008227414.tif 000014
【図２】
2008227414.tif 000015
【図３】
2008227414.tif 000016
【図４】
2008227414.tif 000017
【図５】
2008227414.tif 000018
【図６】
2008227414.tif 000019
【図７】
2008227414.tif 000020
【図８】
2008227414.tif 000021
【図９】
2008227414.tif 000022
【図１０】
2008227414.tif 000023
【図１１】
2008227414.tif 000024
【図１２】
2008227414.tif 000025
【図１３】
2008227414.tif 000026