(57)【要約】【課題】微細化・高集積化に好適な半導体集積回路の設計方法を提供することを目的とする。【解決手段】セルライブラリ及びネットリストを用いて、セル配置許可領域及び配線情報を処理装置に入力する（ステップＡ）。次に、セル配置許可領域に基づいてセル２を配置する（ステップＢ）。次に、配線情報に基づいて配線処理を行う（ステップＣ）。次に、検査プログラムを用いて未配線領域があるか否かを検証する（ステップＤ）。未配線領域が生じている場合には、未配線領域に配置されていたブロック間に配線専用領域４を設ける（ステップＥ）。配線専用領域４は、未配線が検証された領域の近傍に部分的に形成され、セル配置許可領域で囲まれるように設定される。次に、配線専用領域４を設定した上で、セルの配置（ステップＢ）、配線処理（ステップＣ）を再度実行する。上記未配線は配線専用領域４を通過する。【選択図】図１
2008198708.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ上にセル配置許可領域を設定し、前記セル配置許可領域にセルを自動配置するステップと、
前記セルに対して自動配線処理を行なうステップと、
未配線領域が生じているか否かを検証するステップと、
未配線領域が生じていると検証された場合、前記半導体チップの一部上に前記セル配置許可領域によって少なくとも三辺が囲まれた配線専用領域を設定するステップと、
前記配線専用領域が設定された前記半導体チップ上のセルに対して自動配線処理を行うステップを有することを特徴とする半導体集積回路の設計方法。
【請求項２】
前記配線専用領域は、略長方形状の領域であって、その一辺の長さがセルの前記一辺と対向する一辺の長さと実質的に同一になるように設定することを特徴とする請求項１に記載の半導体集積回路の設計方法。
【請求項３】
請求項１または請求項２に記載の半導体集積回路の設計方法を用いて設計されたことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セルの自動配置及び自動配線ツールを用いた設計方法及びその設計方法に基づいて設計された半導体集積回路に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路の大規模化に伴い、半導体集積回路を構成するセルや配線の高密度化や多層化の傾向が高まっている。このような大規模な半導体集積回路は、人手による設計が困難であるため、ＣＡＤ(Computer Aided Design)システムなどの電子計算機を用いた自動設計、即ち、機能設計、論理設計及びレイアウト設計等を経て設計される。機能設計では、ハードウェア記述言語で半導体集積回路の所望の機能を設定する。論理設計では、機能設計で指定した機能を実現するように論理合成を行って論理回路データを生成する。レイアウト設計では、論理設計で生成された論理回路データに基づいて、半導体チップ上に論理回路をレイアウトする。
【０００３】
従来のレイアウト設計について図４を参照しながら説明する。まず、半導体チップ１００を構成するセル１０１のセル配置許可領域及び配線情報（回路接続情報）を設定する。次に、セル配置許可領域及び配線情報に基づいて、半導体チップ１００の所定領域にセル１０１及び配線（不図示）を自動配置する。複数のセル１０１から成る一列の固まりをブロック１０２とする。ここで、セル１０１を配置するステップにおいて、図４に示すようなセル１０１が非常に密集した領域（以下、密集領域とする）１０３が形成されることがある。密集領域１０３が生じた場合には、当該領域において予定された全ての配線を通過させるための十分なスペースがないため、配線密度が局所的に高くなる。そのため、一部が適切に配線されず、未配線領域が生じるという問題があった。なお、ここでいう未配線領域は、配線が過度に密集してショートした領域も含むとする。
【０００４】
そこで従来は、半導体チップ全体のサイズを拡大して各セルの間隔を拡げる方法（第１の方法）と、図５に示すように半導体チップ１００の一方の端部から他方の端部にかけて一列に横断するようにして非セル配置領域（配線専用領域１０４）を形成することで、密集領域１０３が生じたブロック１０２の間隔を拡げる方法（第２の方法）のいずれかの方法によってこの問題に対処していた。
【０００５】
本発明に関連した技術は、例えば以下の特許文献に記載されている。
【特許文献１】特開２００６−１７９８１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、未配線領域の問題に対する従来の方法（上記第１及び第２の方法）では、未配線領域の発生を防止することができたとしても、半導体チップサイズの縮小を図ることが困難であるという問題があった。
【０００７】
そこで本発明は、半導体チップの微細化・高集積化に好適な半導体集積回路の設計方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体集積回路の設計方法は、半導体チップ上にセル配置許可領域を設定し、前記セル配置許可領域にセルを自動配置するステップと、前記セルに対して自動配線処理を行なうステップと、未配線領域が生じているか否かを検証するステップと、未配線領域が生じていると検証された場合、前記半導体チップの一部上に前記セル配置許可領域によって少なくとも三辺が囲まれた配線専用領域を設定するステップと、前記配線専用領域が設定された前記半導体チップ上のセルに対して自動配線処理を行うステップを有することを特徴とする。
【０００９】
また、本発明の半導体集積回路は、前記半導体集積回路の設計方法を用いて設計されたことを特徴とする。
【発明の効果】
【００１０】
本発明では、未配線領域が生じた場合に、セル配置許可領域で少なくとも３辺が囲まれた配線専用領域を形成している。そのため、セルの密集に起因するセル間の未配線を防止することができる。また、半導体チップ上のデッドスペース（セルや配線が形成されていない空きスペース）を削減することができ、従来の設計方法に比べてチップサイズを縮小させることが出来る。
【発明を実施するための最良の形態】
【００１１】
本発明の実施形態に係る半導体集積回路の設計方法について図１及び図２を参照しながら説明する。図１は、本実施形態の半導体集積回路の設計方法のフロー図である。図２は、本実施形態に係る半導体集積回路の設計方法を用いて得られる半導体チップの概略平面図である。なお、本実施形態の設計方法はレイアウト設計について説明し、機能設計及び論理設計は、従来例と同様に行われる。また、本実施形態の設計方法は、ＣＡＤシステムなどの電子計算機の自動配線配置ツールを用いて行われるものである。
【００１２】
図１に示すように、まず、各セルの回路パターン情報から成るデータベース（セルライブラリ）と、セル間の回路接続情報から成るデータベース（ネットリスト）とを準備する。次に、セルライブラリ及びネットリストを用いて、セル配置許可領域及び配線情報（回路接続情報）を設定する（ステップＡ）。セル配置許可領域とは、半導体チップ上のセルを配置してもよい領域である。配線情報とは、セル間あるいはセルと外部接続端子（不図示）の電気的な接続関係に関する情報である。
【００１３】
次に、設定されたセル配置許可領域の情報に基づいて、半導体チップ１の所定の領域に複数のセル２を配置する（ステップＢ）。各セル２は、図２に示すように半導体チップ１上のＸ方向及びこれと直交するＹ方向のそれぞれに配置される。Ｘ方向に配置されたセルの列をブロック３とする。なお、当該セル２はスタンダードセル(Standard Cell)とも呼ばれ、ＣＭＯＳトランジスタや各種の論理回路等から構成される。
【００１４】
次に、設定された配線情報に基づいて、互いに接続される予定のセル２間、あるいはセル２と外部接続端子との間を配線で接続する（ステップＣ）。なお、図示はしないが、当該配線は多層配線でもよく、セル２の上を通過してもよい。
【００１５】
次に、配線が配置された半導体集積回路の信号の整合性を所定の検査プログラムを用いて解析し、未配線領域があるか否かを検証する（ステップＤ）。ここで、未配線領域が生じていなければレイアウト設計は終了する。しかし本実施形態では、図４で既に示したような密集領域１０３が生じたとする。そうすると、当該密集領域１０３付近における各セル２の間の配線密度が局所的に高くなり、未配線領域が生じる。
【００１６】
未配線領域が生じていると検証された場合には、図２に示すような未配線領域に配置されていた隣り合うブロック間（ブロック３ａとブロック３ｂとの間、及びブロック３ｂとブロック３ｃとの間）に配線専用領域４を設ける（ステップＥ）。配線専用領域４は、セル２を配置せず、上記未配線を当該配線専用領域４に通過させ、その結果として未配線を無くすための領域である。
【００１７】
配線専用領域４を半導体チップ１上のどの区画に配置するか否かは、未配線領域の検証結果の分析（例えば、密集領域の混雑度等）に基づいて設計者あるいは処理装置が判断する。そして、この判断に基づいて配線専用領域４の情報（配置位置や大きさなど）を設定する。ここで、本実施形態の配線専用領域４は、ステップＤによって配線が適切になされたと検証された領域には設けず、未配線が検証された特定領域の近傍にのみ部分的に設け、且つセル配置許可領域で全体が囲まれるように配線専用領域４を設定する。そのため、配線専用領域４のＸ方向に隣接してセルが配置されてもよくなり、これらの点で従来構造（図５参照）の配線専用領域１０４と大きく異なる。
【００１８】
また、配線専用領域４は、Ｙ方向の辺（Ａ）の長さが、対向するセル２（ブロック３）のＹ方向の辺の長さ（Ｂ）と実質的に同一の長さであることが好ましい。かかる構成によれば、配線専用領域４を設けても各セルのＹ方向のピッチがずれないため、レイアウト設計がし易くなる。
【００１９】
次に、配線専用領域４及び新たなセル配置許可領域の情報が設定されたデータを使用して、セル２の配置処理（ステップＢ）を実行する。なお、今回の配置処理（ステップＢ）では、セル２の配線専用領域４への配置が禁止されている。そのため、自動配置ツールは当該配線専用領域４を使用しない条件での最適な位置にセルを配置する。また、配線専用領域４に隣接してセル配置許可領域を設定するため、配線専用領域４に隣接してセル５が配置される。
【００２０】
次に、配線処理（ステップＣ）を実行する。すると、配線専用領域４が上記未配線を通過させるために使用される。従って、半導体チップ１上に未配線領域はなくなり、予定された全ての配線が形成される。なお、仮に未配線領域が再度検証された場合には、配線専用領域４をＸ方向（横方向）あるいはＹ方向（縦方向）に拡張させるか、または配線専用領域４の数を更に増やし、その後ステップＢに戻ればよい。なお、配線専用領域４をＹ方向に拡張させる場合には、配線専用領域４のＹ方向の辺の長さ（Ａ）をセル２のＹ方向の辺の長さ（Ｂ）の整数倍にすることが好ましい。上述したように、各セルのＹ方向のピッチがずれないからである。
【００２１】
以上のプロセスから、予定された全ての配線がなされた所望の半導体集積回路を得ることができる。本実施形態では、未配線領域が生じた場合に、当該未配線領域の近傍のブロックとブロックとの間に配線専用領域４を設けている。かかる構成によれば、未配線は当該配線専用領域４を通過するため、セルの密集に起因する未配線を効果的に防止することができる。
【００２２】
また、従来構造（図５）では、配線専用領域１０４のＸ方向に隣接してセルが配置されていなかった。つまり、配線専用領域１０４に隣接してセル配置許可領域を設定しないため、必要以上に配線専用領域１０４が広く形成され、配線専用領域１０４の左右に無駄なスペースが形成される。これに対して本実施形態では、配線が適切になされたと検証された領域には配線専用領域を設けず、未配線領域が生じた領域の近傍にのみ配線専用領域４を形成している。そのため、配線専用領域４に隣接した領域をセル配置許可領域として活用して、図２に示すようにセル５を配置することができ、セルや配線が形成されない無駄なスペースが生じることを抑えることができる。従って、配線専用領域４によって、チップサイズの増大を抑えるとともにセルの利用可能面積を広げ、より合理的なレイアウトを得ることができる。
【００２３】
なお、本発明は上述した実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能なことは言うまでも無い。例えば、配線専用領域４の配置を、未配線領域が生じた位置に応じて適宜変更することができる。上記実施形態では、配線専用領域４がセル配置許可領域で囲まれていたが、図３に示すように半導体チップ１の端部に配線専用領域４を隣接させ、セル配置許可領域で三辺が囲まれるようにして配線専用領域４を設定することも可能である。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態に係る半導体集積回路の設計方法を説明するフロー図である。
【図２】本発明の実施形態に係る半導体集積回路の設計方法を説明する概略平面図である。
【図３】本発明の実施形態に係る半導体集積回路の設計方法の変更例を説明する概略平面図である。
【図４】従来の半導体集積回路の設計方法を説明する概略平面図である。
【図５】従来の半導体集積回路の設計方法を説明する概略平面図である。
【符号の説明】
【００２５】
１  半導体チップ    ２  セル    ３，３ａ，３ｂ，３ｃ  ブロック    
４  配線専用領域    ５  セル    １００  半導体チップ    １０１  セル
１０２  ブロック    １０３  密集領域    １０４  配線専用領域
【図１】
2008198708.tif 000003
【図２】
2008198708.tif 000004
【図３】
2008198708.tif 000005
【図４】
2008198708.tif 000006
【図５】
2008198708.tif 000007