(57)【要約】【課題】薄型の半導体素子を製造する際に、薄化後のウエハーの外周に生じるひびや欠けを低減すること。【解決手段】半導体ウエハーの表面に半導体素子の表面側素子構造部３を作製した後、半導体ウエハーの裏面を研削し、所望の厚さとする。つぎに、裏面研削後の半導体ウエハーの表面側素子構造部３側の面に、接着層１２を介してＰＥＴフィルム１１を貼り合わせる。そして、半導体ウエハーの外周側面を接着部材１３で覆う。その後、接着部材１３で外周側面を覆われた状態のまま、半導体ウエハーの裏面に裏面構造を作製し、裏面構造が作製された半導体ウエハーからＰＥＴフィルム１１、接着層１２および接着部材１３を剥離させた後に、半導体ウエハーをチップ状に切断する。【選択図】図４
2008227415.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハーのおもて面に半導体素子の表面側素子構造部を作製する工程と、
前記表面側素子構造部が作製された前記半導体ウエハーの裏面を研削する工程と、
裏面研削後の前記半導体ウエハーの前記表面側素子構造部が作製された側の面を支持部材に貼り合わせる工程と、
前記支持部材に貼り合わされた前記半導体ウエハーの外周側面を接着部材で覆う工程と、
前記外周側面を前記接着部材で覆われた状態のまま前記半導体ウエハーの裏面に裏面構造を作製する工程と、
前記裏面構造が作製された前記半導体ウエハーから前記支持部材および前記接着部材を剥離させる工程と、
前記支持部材および前記接着部材の剥離後、前記半導体ウエハーをチップ状に切断する工程と、
を含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記接着部材は、ＵＶ硬化型樹脂であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
半導体ウエハーのおもて面に半導体素子の表面側素子構造部を作製する工程と、
前記表面側素子構造部が作製された前記半導体ウエハーの裏面を研削する工程と、
裏面研削後の前記半導体ウエハーの外周側面および前記半導体ウエハーの表面の外周端部を接着部材で覆う工程と、
前記外周側面および前記外周端部を前記接着部材で覆われた状態のまま前記半導体ウエハーの裏面に裏面構造を作製する工程と、
前記裏面構造が作製された前記半導体ウエハーから前記接着部材を剥離させる工程と、
前記接着部材の剥離後、前記半導体ウエハーをチップ状に切断する工程と、
を含むことを特徴とする半導体素子の製造方法。
【請求項４】
前記接着部材は、アクリルシリコン樹脂を主成分とする材料であることを特徴とする請求項３に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ウエハー裏面の処理が必要な半導体素子の製造方法に関し、特に絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴとする）などの電力用半導体素子の製造方法に関する。
【背景技術】
【０００２】
従来、コンピュータや通信機器の主要部分には、多数のトランジスタや抵抗などを、電気回路を構成するようにむすびつけて、１チップ上に集積した集積回路（ＩＣ）が多用されている。このようなＩＣの中で、電力用半導体素子を含むものは、パワーＩＣと呼ばれており、電力用半導体素子の一つにＩＧＢＴがある。
【０００３】
ＩＧＢＴは、高速スイッチング特性および電圧駆動特性を有するＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）と、低オン電圧特性を有するバイポーラトランジスタをワンチップに構成したパワー素子である。その応用範囲は、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野から、電子レンジ、炊飯器またはストロボなどの民生機器分野へと拡大してきている。また、新しいチップ構造を用いた、より低オン電圧のＩＧＢＴが開発されており、ＩＧＢＴを用いた応用装置の低損失化や高効率化が図られてきている。
【０００４】
ＩＧＢＴには、パンチスルー（以下、ＰＴとする）型、ノンパンチスルー（以下、ＮＰＴとする）型、フィールドストップ（以下、ＦＳとする）型の構造があり、ｎチャネル型の縦型二重拡散構造のものが主流である。従って、本明細書では、ｎチャネル型ＩＧＢＴを例にして説明するが、ｐチャネル型ＩＧＢＴでも同様である。
【０００５】
ＰＴ型ＩＧＢＴは、ｐ+半導体基板上にｎ+バッファ層とｎ-活性層をエピタキシャル成長させたエピタキシャルウエハーを用いて形成される。そのため、たとえば耐圧６００Ｖ系の素子では、活性層の厚さは７０μｍ程度であるが、ｐ+半導体基板を含む総厚さは２００〜３００μｍ程度になる。ＰＴ型ＩＧＢＴでは、ｎ-活性層中の空乏層がｎ+バッファ層に到達する。
【０００６】
図１２は、低ドーズ量の浅いｐ+コレクタ層を有するＮＰＴ型ＩＧＢＴの１／２セル分の構成を示す断面図である。図１２に示すように、たとえばＦＺウエハーよりなるｎ-半導体基板を活性層１０１とし、そのおもて面側に、ｐ+ベース領域１０２が選択的に形成されている。ベース領域１０２の表面層には、ｎ+エミッタ領域１０３が選択的に形成されている。また、基板表面上には、ゲート酸化膜１０４を介してゲート電極１０５が形成されている。
【０００７】
エミッタ電極１０６は、エミッタ領域１０３およびベース領域１０２に接触しているとともに、層間絶縁膜１０７によりゲート電極１０５から絶縁されている。基板裏面には、ｐ+コレクタ層１０８およびコレクタ電極１０９が形成されている。ＮＰＴ型の場合には、活性層１０１の厚さがＰＴ型よりも厚くなるが、素子全体としては、ＰＴ型の素子に比べて、大幅に薄くなる。また、エピタキシャル基板を用いずに、ＦＺ基板を用いているため、安価である。
【０００８】
図１３は、ＦＳ型ＩＧＢＴの１／２セル分の構成を示す断面図である。図１３に示すように、基板おもて面側の素子構造は、図１２に示すＮＰＴ型の素子と同じである。基板裏面側には、ｎ-活性層１０１とｐ+コレクタ層１０８との間に、ｎ+バッファ層１１０が設けられている。ＦＳ型の場合、活性層１０１の厚さは、ＰＴ型と同じ７０μｍ程度（耐圧６００Ｖ系）であり、素子全体の厚さは１００〜２００μｍ程度である。
【０００９】
図１４は、逆阻止型ＩＧＢＴの１／２セル分の構成を示す断面図である。図１４に示すように、逆阻止型ＩＧＢＴは、ｐ+コレクタ層１０８と接するように分離層１１０が形成される以外は、図１２に示すＮＰＴ型の素子と同様の構造である。逆阻止型ＩＧＢＴは、従来型のＩＧＢＴの基本性能に加え、逆方向耐圧性を有し、直流を介さずに交流−交流交換をおこなうマトリクスコンバータの半導体スイッチに用いられる。
【００１０】
マトリクスコンバータは、従来型のコンバータと異なり、コンデンサが不要であり、電源高調波が削減される。一方で、マトリクスコンバータの入力は交流であるため、半導体スイッチには逆方向耐圧性が必要とされる。このため、従来型のＩＧＢＴを用いた半導体スイッチの場合は、逆阻止用のダイオードを直列に接続する必要があった。一方で、逆阻止型ＩＧＢＴを用いた半導体スイッチによれば、ダイオードを直列に接続する必要がないため、導電損失を半減することができ、マトリクスコンバータの変換効率を大幅に向上させることができる。逆阻止型ＩＧＢＴの製造には、基板表面から１００μｍ以上の厚さの深い接合の形成技術と、１００μｍ以下の厚さの極薄ウエハーの生産技術が不可欠なものとなっている。
【００１１】
また、最近では、総合損失をより低減するため、ウエハーを薄く削り、デバイス厚をできるだけ薄くする試みがなされている。たとえば、耐圧６００Ｖ系の素子の場合、ＦＳ型ＩＧＢＴの厚さは７０μｍ程度が想定されている。耐圧クラスが低くなると、素子の厚さはさらに薄くなる。このような厚さのＦＳ型ＩＧＢＴまたはそれに類似したデバイスの製造方法として、以下に説明するように、ＦＺウエハーを研磨する方法が知られている。
【００１２】
図１５〜１９は、従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。図１５に示すように、まず、活性層１０１となるｎ-ＦＺウエハーのおもて面側に、ベース領域、エミッタ領域、ＳｉＯ2などからなるゲート酸化膜、ゲート電極、ＢＰＳＧなどからなる層間絶縁膜、Ａｌ−Ｓｉ膜などからなるエミッタ電極およびポリイミド膜などからなる絶縁保護膜を有する表面側素子構造部１１２を作製する（図１５）。
【００１３】
ついで、ウエハーの裏面を、バックグラインドやエッチングなどの手段により研削して、ウエハーを所望の厚さ、たとえば７０μｍの厚さとする（図１６）。なお、エッチングの場合、厳密には研削ではないが、本明細書では、ウエハーを薄くする手段については問わないので、エッチングを含めて研削とする。
【００１４】
ついで、ウエハーの裏面から、たとえばｎ型不純物であるリン（Ｐ）と、ｐ型不純物であるボロン（Ｂ）のイオン注入をおこない、電気炉で３５０〜５００℃の熱処理（アニール）をおこない、バッファ層１１０およびコレクタ層１０８を形成する（図１７）。ついで、ウエハーの裏面、すなわちコレクタ層１０８の表面に、コレクタ電極１０９を形成する（図１８）。
【００１５】
最後に、コレクタ電極１０９側にダイシングテープ１１３を貼り付けてダイシングをおこない、ウエハーを複数のチップ１１４に切断する（図１９）。そして、各チップ１１４のコレクタ電極１０９を固定部材に半田付けするとともに、表面側素子構造部１１２の電極にアルミワイヤ電極をワイヤボンディング装置により固着する。
【００１６】
しかし、上述した従来方法によって、たとえば７０μｍ厚程度の薄い素子を作製しようとすると、バックグラインドまたはエッチングによる裏面研削（図１６参照）後のウエハーの厚みが薄いため、その後の裏面側に対するイオン注入や電極の蒸着時にウエハーに割れが発生しやすい。
【００１７】
このため、裏面研削によって薄くなったウエハーにガラス基板を貼り合わせ、その状態で裏面側工程をおこなう方法が提案されている（たとえば、下記特許文献１参照。）。
【００１８】
【特許文献１】特開２００５−１２９６５２号公報（段落番号００３４参照）
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、上述した従来の製造工程によれば、裏面研削後の薄い状態のウエハーに対するハンドリングや取り扱いの方法よっては、ウエハーの外周にひびや欠けが生じてしまう。たとえば、裏面研削後の薄い状態のウエハーに対して径方向からの衝撃がかかると、ウエハーの外周には容易に欠けが生じてしまう。このように、裏面研削後のウエハーにひびや欠けが生じると、歩留まりが低下してしまうという問題点がある。
【００２０】
この発明は、上述した従来技術による問題点を解消するため、裏面研削後の半導体ウエハーの外周に生じるひびや欠けを防止して、歩留まりを向上させることができる半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体素子の製造方法は、半導体ウエハーのおもて面に半導体素子の表面側素子構造部を作製する工程と、前記表面側素子構造部が作製された前記半導体ウエハーの裏面を研削する工程と、裏面研削後の前記半導体ウエハーの前記表面側素子構造部が作製された側の面を支持部材に貼り合わせる工程と、前記支持部材に貼り合わされた前記半導体ウエハーの外周側面を接着部材で覆う工程と、前記外周側面を前記接着部材で覆われた状態のまま前記半導体ウエハーの裏面に裏面構造を作製する工程と、前記裏面構造が作製された前記半導体ウエハーから前記支持部材および前記接着部材を剥離させる工程と、前記支持部材および前記接着部材の剥離後、前記半導体ウエハーをチップ状に切断する工程と、を含むことを特徴とする。
【００２２】
また、請求項２の発明にかかる半導体素子の製造方法は、請求項１に記載の発明において、前記接着部材は、ＵＶ硬化型樹脂であることを特徴とする。
【００２３】
この発明によれば、裏面研削後の半導体ウエハーに支持基板を貼り合わせ、さらに外周側面を接着部材で覆うことによって、薄化した半導体ウエハーの強度を高め、裏面研削後の工程で半導体ウエハーにひびや欠けが生じるのを防止することができる。
【００２４】
また、請求項３の発明にかかる半導体素子の製造方法は、半導体ウエハーのおもて面に半導体素子の表面側素子構造部を作製する工程と、前記表面側素子構造部が作製された前記半導体ウエハーの裏面を研削する工程と、裏面研削後の前記半導体ウエハーの外周側面および前記半導体ウエハーの表面の外周端部を接着部材で覆う工程と、前記外周側面および前記外周端部を前記接着部材で覆われた状態のまま前記半導体ウエハーの裏面に裏面構造を作製する工程と、前記裏面構造が作製された前記半導体ウエハーから前記接着部材を剥離させる工程と、前記接着部材の剥離後、前記半導体ウエハーをチップ状に切断する工程と、を含むことを特徴とする。
【００２５】
また、請求項４の発明にかかる半導体素子の製造方法は、請求項３に記載の発明において、前記接着部材は、アクリルシリコン樹脂を主成分とする材料であることを特徴とする。
【００２６】
この発明によれば、裏面研削後の半導体ウエハーの外周側面および半導体ウエハーの表面の外周端部を接着部材で覆うことによって、薄化した半導体ウエハーの強度を高め、裏面研削後の工程で半導体ウエハーにひびや欠けが生じるのを防止することができる。
【発明の効果】
【００２７】
この発明にかかる半導体素子の製造方法によれば、裏面研削後の半導体ウエハーの外周に生じるひびや欠けを防止して、歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００２８】
以下に添付図面を参照して、この発明にかかる半導体素子の製造方法の好適な実施の形態を詳細に説明する。
【００２９】
（実施の形態１）
図１〜７は、実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。以下に説明する実施の形態１〜３では、ｎドープのエピタキシャルウエハーを用いてＦＳ型ＩＧＢＴを作製する場合を例にして説明するが、ＦＺウエハーを用いてＦＳ型ＩＧＢＴを作製する場合でも、同様の工程で製造プロセスを進めることができる。また、ＮＰＴ型ＩＧＢＴや逆阻止型ＩＧＢＴ、ＭＯＳ−ＦＥＴ、ダイオードなどの製造時にも、同様に適用することができる。
【００３０】
まず、以下のようにしてウエハーおもて面に表面側素子構造部を作製する。はじめに、ｎ+半導体基板１の上に、エピタキシャル層２を成長させたエピタキシャルウエハーのおもて面側、すなわちエピタキシャル層２の表面に、ＳｉＯ2などのゲート酸化膜とポリシリコンなどからなるゲート電極を堆積し、これらを加工する。そして、その表面にＢＰＳＧなどの層間絶縁膜を堆積し、これを加工することによって、絶縁ゲート構造を作製する。
【００３１】
つづいて、ｐ+ベース層を形成し、その中にｎ+エミッタ層を形成する。そして、アルミ・シリコン膜などからなる表面電極、すなわちエミッタ電極を形成し、４００℃〜５００℃程度で熱処理をおこなって、アルミ・シリコン膜などを安定した接合性を有する低抵抗配線とする。その上全面に、ポリイミドなどの絶縁保護膜を積層する。
【００３２】
さらに、ウエハー表面に、個々のチップ外周に沿う格子状のポリイミド保護膜を形成する。ここまでで、ウエハーおもて面に表面側素子構造部３ができあがる（図１）。この表面側素子構造部３を作製する際の拡散工程において、エピタキシャル層２にｎ型不純物が拡散し、エピタキシャル層２が活性層となる。以下、表面側素子構造部３が作製された側の面をウエハーおもて面とし、その反対側の面（ｎ+半導体基板１側）をウエハー裏面とする。
【００３３】
つぎに、バックグラインドやエッチングなどによってウエハー裏面を研削し、表面側素子構造部３を含むウエハー全体の厚さが所望の厚さ、たとえば７０μｍの厚さで残るようにする（図２）。つぎに、ウエハーおもて面に支持基板としてＰＥＴ（ポリエチレンテレフタレート）フィルム１１を貼り合わせる（図３）。ＰＥＴフィルム１１は、接着層１２を介してウエハーに貼り合わされる。接着層１２は、たとえばＵＶ照射によって硬化するＵＶ硬化型樹脂（たとえば、ＵＶレジンなど）とするのがよい。また、ウエハーに貼り合わせるフィルムは、ＰＥＴフィルム１１に代えて、ガラス基板を用いてもよい。
【００３４】
そして、接着層１２に用いた素材と同じ素材の接着部材１３でウエハー外周側面を覆う（図４）。このように、ウエハーの外周側面を接着部材１３でコーティングすることによって、ウエハーの強度を高め、以降の工程でウエハー外周にひびや欠けが生じるのを防止することができる。
【００３５】
つづいて、ウエハーの裏面から、ｐ型不純物であるボロンを、ドーズ量がたとえば１×１０13ｃｍ-2〜１×１０14ｃｍ-2で、加速電圧がたとえば２０ｋｅＶ〜１００ｋｅＶでイオン注入する。その後、ウエハー裏面にレーザーを照射してアニールをおこない、コレクタ層となるｐ+層４を形成する。特に限定しないが、ここでは、レーザーとして、ＸｅＣｌパルスレーザー（波長：３０８ｎｍ、半値幅：４９ｎｓ、周波数：１００Ｈｚ）を用いる。そして、たとえば１回の照射エリアを約１ｍｍ角とし、５０％〜９０％オーバーラップさせて照射する。このレーザーアニールによって、ウエハー裏面のｐ+層４のみを活性化させることができるので、ＰＥＴフィルム１１の耐熱温度に関係なく熱処理をおこなうことができる。なお、ＸｅＣｌレーザーに代えて、ＹＡＧ２ωレーザー、ＹＡＧ３ωレーザーやＸｅＦレーザーを用いてもよい。
【００３６】
つづいて、ウエハー裏面に金属膜を蒸着して裏面電極５を形成する（図５）。その後、ＰＥＴフィルム１１、接着層１２および接着部材１３をピール剥離することによって、ウエハーからＰＥＴフィルム１１、接着層１２および接着部材１３を剥離する（図６）。なお、支持基板としてガラス基板を用いた場合は、ガラス基板側から接着層に対してＹＡＧレーザーなどのレーザー光を照射することによって、支持基板、接着層および接着部材を剥離することができる。
【００３７】
そして、ウエハー裏面にダイシングテープ６を貼り合わせ、複数のチップ７に切断する（図７）。各チップ７は、裏面電極５を介して配線基板などの固定部材に半田付けされ、各チップ７のウエハー表面側の電極には、アルミワイヤ電極が超音波ワイヤボンディング装置により固着される。
【００３８】
以上説明したように、実施の形態１にかかる製造方法によれば、裏面研削後のウエハーに支持基板を貼り合わせ、さらに接着部材でウエハーの外周側面をコーティングしてウエハーの強度を高めた上で裏面工程を進める。これにより、薄化後の工程でウエハーの外周に生じるひびや欠けの発生を低減することができる。
【００３９】
（実施の形態２）
実施の形態１では、ウエハーに支持基板を貼り合わせて裏面工程をおこなう方法について説明した。実施の形態２では、支持基板を用いずに裏面工程をおこなう方法について説明する。まず、実施の形態１と同様に、ウエハーおもて面に表面側素子構造部３を形成する（図１参照）。
【００４０】
つぎに、ウエハー裏面を研削してウエハーを所望の厚さにする（図２参照）。図８は、研削前後のウエハーを模式的に示す図である。図８において、断面図８０１は研削前のウエハー２０を示し、その厚さは、たとえば５００μｍである。また、断面図８０２は研削後のウエハー２０を示し、その厚さは、たとえば７０μｍである。
【００４１】
断面図８０２に示すように、研削後のウエハー２０は外周側ほど厚さが薄くなっている。よって、研削後のウエハー２０は、金属性のカセット内での接触や搬送アームとの接触などによって、その外周部分が非常に欠けやすい状態となっている。ウエハー２０の外周部分が欠けると、欠けた部材がパーティクルの元となったり、欠けた部材によって他のウエハーを傷つけてしまう可能性がある。
【００４２】
このため、図９に示すように、ウエハー２０の外周側面からウエハー２０の表面の外周端部にかけての領域（以下、「外周端領域」という）を接着剤などの接着部材でコーティングする。図９は、外周端領域をコーティングしたウエハーを模式的に示す図である。図９に示すように薄化されたウエハー２０の外周端領域は、接着部材２１によってコーティングされている。この接着部材２１によってウエハー２０の外周端領域にかかる衝撃などを緩和して、ウエハー２０の外周の欠けを防止することができる。また、接着部材２１でウエハー２０の外周端領域をコーティングすることによって、ウエハー２０の反りを矯正することができる。
【００４３】
図１０は、ウエハー外周端領域への接着部材の付着方法の一例を示す図である。容器２３に接着部材材料２４を入れる。つぎに、ウエハー２０の外周端領域の一部を容器２３内の接着部材材料２４に浸す。そして、ウエハー２０を回転させて外周端領域全体に接着部材材料２４を付着させる。
【００４４】
ここで、接着部材２１の材料としては、たとえば、アクリルシリコン樹脂を主成分とする素材が望ましい。アクリルシリコン樹脂を主成分とする素材は、耐酸性および耐アルカリ性を有する樹脂を主成分としており、シリコンとの密着性がよい。後に１３０℃程度まで加熱するプロセスがあるため、アクリルシリコン樹脂を主成分とする素材は、１４０℃程度の耐熱性を有するものが望ましい。アクリルシリコン樹脂は、たとえば１８０℃までの耐熱性を有するものが提供されている。
【００４５】
ウエハーの外周端領域をコーティングした後は、実施の形態１と同様に、ウエハー裏面からｐ型不純物をイオン注入する。そして、ウエハー裏面にレーザーを照射してアニールをおこない、コレクタ層となるｐ+層４を形成する。このとき、レーザーが接着部材２１に当たらないようにする。つぎに、ウエハー裏面に金属膜を蒸着して裏面電極を形成する（図５参照）。その後、接着部材２１を剥離する。接着部材２１としてアクリルシリコン樹脂を用いた場合は、たとえば硫酸過水を用いて剥離することができる。そして、ウエハー裏面にダイシングテープを貼り合わせ、複数のチップに切断する（図７参照）。
【００４６】
以上説明したように、実施の形態２にかかる製造方法によれば、裏面研削後のウエハーの外周端領域を接着部材でコーティングして裏面工程を進める。これにより、支持基板を用いることなくウエハーの強度を高めて、ウエハーの外周に生じるひびや欠けの発生を低減することができる。
【００４７】
図１１は、裏面電極形成後のウエハーの割れ率と裏面研削後のウエハーの厚さとの関係を示す説明図である。図１１において、縦軸はウエハーの割れ率（％）、横軸は裏面研削後のウエハーの厚さ（μｍ）を示す。図１１中白三角（▽）で示すのは、実施の形態１のように製造工程を進めた場合の裏面電極形成後のウエハーの割れ率およびウエハーの厚さの関係である。また、図１１中黒四角（■）で示すのは、実施の形態２のように製造工程を進めた場合の裏面電極形成後のウエハーの割れ率およびウエハーの厚さの関係である。
【００４８】
また、図１１中黒丸（●）で示すのは、支持部材を貼らずに製造工程をおこなった場合（背景技術参照）の、裏面電極形成後のウエハーの割れ率およびウエハーの厚さの関係である（図１１中「従来例」）。
【００４９】
図１１に示すように、実施の形態１のように製造工程を進めた場合には、裏面研削後のウエハーの厚さを７０μｍまで薄くしても、裏面電極形成後の割れ率はほぼゼロ（５％以下）と極めて小さい。また、実施の形態２のように製造工程を進めた場合には、支持基板を用いていないため、実施の形態１のように製造工程を進めた場合と比較して割れ率は大きいものの、裏面研削後のウエハーの厚さを７０μｍとしたときの割れ率を２０％程度とすることができる。
【００５０】
これに対して、従来例では、裏面研削後のウエハーの厚さを９０μｍ、８０μｍ、および７０μｍとしたときの裏面電極形成後の割れ率は、それぞれ４０％、８０％、および９５％と高くなってしまう。
【００５１】
なお、上述した実施の形態では、裏面研削後のウエハーの厚さを７０μｍとしたが、本発明は、研削後の厚さが７０μｍより大きいウエハーに対しても同様に適用することができる。また、本発明は、ウエハー厚の大小にかかわらず、外周にひびや欠けが生じやすいウエハーに対しても有効に適用することができる。
【００５２】
以上説明したように、本発明によれば、裏面研削後のウエハーの外周側面や外周端領域を接着部材でコーティングした上で以降の工程をおこなう。これにより、裏面研削後の半導体ウエハーにかかる径方向の力を緩和することができる。よって、外周に生じるひびや欠けを防止して、歩留まりを向上させることができる。また、所望の耐圧を有する半導体素子やオン抵抗が低い半導体素子を安定して製造することができる。
【産業上の利用可能性】
【００５３】
以上のように、本発明にかかる半導体素子の製造方法は、デバイス厚の薄い半導体素子を製造するのに有用であり、特に、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野や、電子レンジ、炊飯器またはストロボなどの民生機器分野に用いられるＩＧＢＴなどの電力用半導体素子の製造に適している。
【図面の簡単な説明】
【００５４】
【図１】実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。
【図２】実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。
【図３】実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。
【図４】実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。
【図５】実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。
【図６】実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。
【図７】実施の形態１にかかる半導体素子の製造方法の製造プロセスを示す図である。
【図８】研削前後のウエハーを模式的に示す図である。
【図９】外周端領域をコーティングしたウエハーを模式的に示す図である。
【図１０】ウエハー外周端領域への接着部材の付着方法の一例を示す図である。
【図１１】裏面電極形成後のウエハーの割れ率と裏面研削後のウエハーの厚さとの関係を示す説明図である。
【図１２】低ドーズ量の浅いｐ+コレクタ層を有するＮＰＴ型ＩＧＢＴの１／２セル分の構成を示す断面図である。
【図１３】ＦＳ型ＩＧＢＴの１／２セル分の構成を示す断面図である。
【図１４】逆阻止型ＩＧＢＴの１／２セル分の構成を示す断面図である。
【図１５】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【図１６】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【図１７】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【図１８】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【図１９】従来のＦＺウエハーを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。
【符号の説明】
【００５５】
１  ｎ+半導体基板
２  エピタキシャル層
３  表面側素子構造部
４  ｐ+層
５  裏面電極
６  ダイシングテープ
７  チップ
１１  ＰＥＴフィルム
１２  接着層
１３  接着部材
【図１】
2008227415.tif 000003
【図２】
2008227415.tif 000004
【図３】
2008227415.tif 000005
【図４】
2008227415.tif 000006
【図５】
2008227415.tif 000007
【図６】
2008227415.tif 000008
【図７】
2008227415.tif 000009
【図８】
2008227415.tif 000010
【図９】
2008227415.tif 000011
【図１０】
2008227415.tif 000012
【図１１】
2008227415.tif 000013
【図１２】
2008227415.tif 000014
【図１３】
2008227415.tif 000015
【図１４】
2008227415.tif 000016
【図１５】
2008227415.tif 000017
【図１６】
2008227415.tif 000018
【図１７】
2008227415.tif 000019
【図１８】
2008227415.tif 000020
【図１９】
2008227415.tif 000021