(57)【要約】【課題】本発明は増幅器に使用されるＦＥＴへの電源投入及び切断方法及び装置に関し、増幅器電源電圧投入及び切断を確実に行なうことができる電源投入及び切断方法及び装置を提供することを目的としている。【解決手段】一次負電圧を二次正電圧に変換し、その出力が前記ＦＥＴ６のドレインに接続される第１のコンバータ１と、同じく一次負電圧を二次正電圧に変換する第２のコンバータ２と、前記第１のコンバータ１の出力を受けて二次負電圧に変換する第３のコンバータ１０と、前記第２のコンバータ２の出力を受けて二次負電圧に変換する第４のコンバータ３と、前記第３のコンバータ出力と第４のコンバータ出力とを結合して前記ＦＥＴのゲートに印加するダイオード回路と、該ダイオード回路のより負方向の出力を受けて、前記第１のコンバータ１にオン／オフ信号を与えるシーケンス回路と、を有して構成される。【選択図】図１
2008227921.tif 000002
【特許請求の範囲】
【請求項１】
増幅器に使用されるＦＥＴへの電源投入及び切断方法において、
前記電源投入方法は、ＦＥＴのゲート用バイアス生成のための、一次負電圧を二次正電圧に変換した後二次負電圧を生成するステップと、一次負電圧をドレイン用二次正電圧に変換し、該変換された二次正電圧から二次負電圧を生成するステップの２系統の電圧生成ステップとを含む第１のステップと、
それぞれ生成された前記２系統の二次負電圧を結合してＦＥＴのゲートに印加する第２のステップと、
ドレイン用二次正電圧を立ち上げる時、前記結合された負電圧の立ち上がりを検出後起動する第３のステップとを含み、
前記電源切断方法は、前記二次負電圧がＦＥＴのゲート電位を維持するステップを含む、ことを特徴とする増幅器に使用されるＦＥＴへの電源投入及び切断方法。
【請求項２】
増幅器に使用されるＦＥＴへの電源投入及び切断装置において、
一次負電圧を二次正電圧に変換し、その出力が前記ＦＥＴのドレインに接続される第１のコンバータと、
同じく一次負電圧を二次正電圧に変換する第２のコンバータと、
前記第１のコンバータの出力を受けて二次負電圧に変換する第３のコンバータと、
前記第２のコンバータの出力を受けて二次負電圧に変換する第４のコンバータと、
前記第３のコンバータ出力と第４のコンバータ出力とを結合して前記ＦＥＴのゲートに印加するダイオード回路と、
該ダイオード回路のより負方向の出力を受けて、前記第１のコンバータにオン／オフ信号を与えるシーケンス回路と、
を有することを特徴とする増幅器に使用されるＦＥＴへの電源投入及び切断装置。
【請求項３】
増幅器に使用されるＦＥＴへの電源投入及び切断装置において、
一次負電圧を二次正電圧に変換し、その出力が前記ＦＥＴのドレインに接続される第１のコンバータと、
同じく一次負電圧を二次正電圧に変換する第２のコンバータと、
前記第１のコンバータの出力を受けて二次正電圧に変換する第３のコンバータと、
前記第２のコンバータ出力と第３のコンバータ出力とを結合するダイオード回路と、
該ダイオード回路のより正方向の出力を受けて二次負電圧に変換して前記ＦＥＴのゲートに印加する第４のコンバータと、
該第４のコンバータの出力を受けて、前記第１のコンバータにオン／オフ信号を与えるシーケンス回路と、
を有することを特徴とする増幅器に使用されるＦＥＴへの電源投入及び切断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は増幅器に使用されるＦＥＴへの電源投入及び切断方法及び装置に関し、更に詳しくは無線通信での送信部に使用される増幅器、特に最終出力部デバイスとしてＬＤＭＯＳやＧａＮのような５０Ｖ程度の高圧のドレイン電圧の供給が必要であるＦＥＴを使用した増幅器の電源供給方法に関するものである。
【０００２】
昨今のマイクロ波を使用した無線通信では、送信高出力増幅器の高効率化を図るため、ＬＤＭＯＳやＧａＮといった、２０Ｖ〜５０Ｖといった高圧のドレイン電圧の供給が必要となるＦＥＴを使用するケースが増えており、本発明はそのような高圧ドレイン電圧ＦＥＴの正常な電源投入・電源切断を実現するものである。
【背景技術】
【０００３】
図５は従来回路の構成例を示す図である。１は一次側電圧−４８Ｖから＋４８Ｖを発生する−４８／＋４８コンバータである。この種のコンバータとしては、例えばいわゆるＤＣ／ＤＣコンバータが用いられる。２は一次側負電圧−４８Ｖから＋５Ｖを生成する−４８／＋５コンバータである。３は−４８／＋５コンバータ２の出力を受けて−５Ｖを発生する＋５／−５コンバータ、５は＋５／−５コンバータ３の−５Ｖ電圧の立ち上がりを受けて−４８／＋４８コンバータ１にオン／オフ（起動）信号を与えるシーケンス回路である。
【０００４】
４は＋５／−５コンバータ３の出力を受けて、時間を遅らせる時定数回路である。６は−４８／＋４８の出力をそのドレイン（Ｄ）に、時定数回路４の出力をそのゲート（Ｇ）に受けるＦＥＴ（電界効果型トランジスタ）である。そして、ソース（Ｓ）から電圧が供給されるようになっている。この回路では、ＧａＡＳやＬＤＭＯＳ等のデバイスでは、ドレイン電圧自体が１０〜２５Ｖと低く、ＦＥＴのゲート、ドレインに異なった時定数回路を設け、ドレイン側の電位を速く遮断するようにしていた。
【０００５】
ドレイン側の電圧を速く遮断することで、ドレインとソース間が短絡状態になった場合でも出力（ソース側）に過大な電圧が出力されないようにしている。そして、ゲート（Ｇ）には、例えば−５Ｖが印加されてバイアスがかかり、この−５Ｖの印加を確認した後、シーケンス回路５によりオン／オフ信号（起動信号）をオンにする信号を発生し、＋４８Ｖを立ち上げ、ドレインに与える。＋４８Ｖを切断する場合には、時定数回路４によりドレイン電圧低下により電位の消失を遅らせ、ゲートに制御信号を与える。ドレイン側では、一次側負電圧−４８Ｖの切断によるコンバータ１の電位消失時間のまま低下する。図６は電位消失時間の説明図である。横軸は時間（ｔ）縦軸は出力電圧（Ｖ）である。出力がＶｏのままの状態で、時刻ｔ１で電源を断にすると、図に示すように指数関数的に電圧が低下していく。この特性ｆを電位消失時間という。
【０００６】
従来のこの種の装置としては、装置の電源投入もしくは電力増幅器の駆動指令に対してゲート電圧発生用の負電圧を発生し、比較器は基準電圧とゲート電圧とを比較し、ゲート電圧が所定の負電位に達したことを確認してスイッチ回路をオンとし、ドレイン電圧を印加するようにした技術が知られている（例えば特許文献１参照）。
【０００７】
また、１次電源を監視する電源監視部と、電源監視部による１次電源の発生を検出して起動して、予め決められた間隔を置いた各遅延時間毎に発生する複数の起動信号を発生する起動遅延制御部と、起動遅延制御部からの各起動信号の入力に応じて１次電源から決められた電圧の２次電源を生成する複数のオンボード電源回路を備えた装置が知られている（例えば特許文献２参照）。
【特許文献１】特開平９−２３８０３０号公報（段落００１５〜００２４、図１、図２）
【特許文献２】特開２００５−２７６０３４号公報（段落００２４〜００２６、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
電源切断時は、残留電位の状況によって、ドレイン電位が存在するにも係わらず、ゲートが先に電位を失い、一瞬ではあるがＦＥＴのドレイン（Ｄ）とソース（Ｓ）間がショートモードになる可能性がある。現状では、バイアスにコンデンサを設けて切断時の電位を保証しているが、瞬間的な動作では保証しきれない場合がある。特にマイクロデバイスにＧａＮのような高圧のドレイン電圧が必要となる場合、ドレイン電圧低下までの時間経過が大きくなるのは必至であり、その発生確率もより大きくなる可能性がある。また、ＴＤＤ動作（同じ周波数を使用して送信と受信を時分割で切り替える動作）を有する送信器へ適用した場合の増幅器は、送信出力の有無により、ドレイン電流の状況が変わるため、コンデンサ等による時定数での電源切断対策が機能するか、うまく適用できるかといった問題が残ってしまう。
【０００９】
本発明はこのような課題に鑑みてなされたものであって、増幅器電源電圧投入及び切断を確実に行なうことができる増幅器に使用されるＦＥＴへの電源投入及び切断方法及び装置を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明は以下の構成をとることにより、課題を解決している。
（ａ）送信出力の該当デバイス（ＧａＮ）使用の最終出力部ＦＥＴのゲート用バイアスの生成に、一次電源を一度二次正電圧に変換した後、二次負電圧を生成する回路と、ドレイン用二次電圧から二次負電圧を生成する回路の２系統の生成回路を設ける。
【００１１】
（ｂ）ドレイン用二次電圧の立ち下げに負電圧の立ち上がりを確認しオン／オフ信号（起動信号）を供給すると共に、ドレイン用二次電圧の立ち下げに、一次電圧変動を監視し、一次電圧の切断が確認された後、直ちにドレイン用二次電圧の切断信号を供給する。
【００１２】
（ｃ）（ｂ）でのオン／オフ信号（起動信号）／切断信号をドレイン側に設けられたスイッチに接続し、ドレインへの電圧供給の起動／切断を一次電圧／二次電圧変換のオン／オフと切り離す。
【００１３】
（１）請求項１記載の発明は、増幅器に使用されるＦＥＴへの電源投入及び切断方法において、前記電源投入方法は、ＦＥＴのゲート用バイアス生成のための、一次負電圧を二次正電圧に変換した後二次負電圧を生成するステップと、一次負電圧をドレイン用二次正電圧に変換し、該変換された二次正電圧から二次負電圧を生成するステップの２系統の電圧生成ステップとを含む第１のステップと、それぞれ生成された前記２系統の二次負電圧を結合してＦＥＴのゲートに印加する第２のステップと、ドレイン用二次正電圧を立ち上げる時、前記結合された負電圧の立ち上がりを検出後起動する第３のステップとを含み、前記電源切断方法は、前記二次負電圧がＦＥＴのゲート電位を維持するステップを含む、ことを特徴とする。
【００１４】
（２）請求項２記載の発明は、増幅器に使用されるＦＥＴへの電源投入及び切断装置において、一次負電圧を二次正電圧に変換し、その出力が前記ＦＥＴのドレインに接続される第１のコンバータと、同じく一次負電圧を二次正電圧に変換する第２のコンバータと、前記第１のコンバータの出力を受けて二次負電圧に変換する第３のコンバータと、前記第２のコンバータの出力を受けて二次負電圧に変換する第４のコンバータと、前記第３のコンバータ出力と第４のコンバータ出力とを結合して前記ＦＥＴのゲートに印加するダイオード回路と、該ダイオード回路のより負方向の出力を受けて、前記第１のコンバータにオン／オフ信号を与えるシーケンス回路と、を有することを特徴とする。
【００１５】
（３）請求項３記載の発明は、増幅器に使用されるＦＥＴへの電源投入及び切断装置において、一次負電圧を二次正電圧に変換し、その出力が前記ＦＥＴのドレインに接続される第１のコンバータと、同じく一次負電圧を二次正電圧に変換する第２のコンバータと、前記第１のコンバータの出力を受けて二次正電圧に変換する第３のコンバータと、前記第２のコンバータ出力と第３のコンバータ出力とを結合するダイオード回路と、該ダイオード回路のより正方向の出力を受けて二次負電圧に変換して前記ＦＥＴのゲートに印加する第４のコンバータと、該第４のコンバータの出力を受けて、前記第１のコンバータにオン／オフ信号を与えるシーケンス回路と、を有することを特徴とする。
【００１６】
４．また、この発明において、増幅器に使用されるＦＥＴへの電源投入及び切断装置において、ＦＥＴのドレイン用二次正電圧の立ち上げ時に負電圧の立ち上がりを検出した後に起動を行なう起動回路と、ドレイン用二次正電圧の立ち下げ時に一次電圧変動を検出する電圧変動検出回路と、該電圧変動検出回路により一次負電圧の切断が検出された後、直ちにドレイン用二次正電圧を切断する切断回路と、を有することを特徴とする。
【００１７】
５．また、この発明において、前記した２系統のゲート用バイアス回路と前記一次電圧変動検出回路を用いたドレイン用二次電圧生成回路を組み合わせ、ドレイン二次正電圧をスイッチを介してＦＥＴのドレインに供給することを特徴とする。
【発明の効果】
【００１８】
（ａ）電源切断時、一次側電圧−４８Ｖ側が先に落ちたとしても、＋４８Ｖ出力側に設けられた−５Ｖ生成系は、自己のＤＤコンバータの入力範囲までは、最低でも−５Ｖを維持する。
【００１９】
（ｂ）一次電圧変動により、電源切断を検出後、直ちに＋４８Ｖ電源へオフ信号を与えることで、ゲート電位が残留している間に、早急にドレイン供給を遮断することが可能となる。
【００２０】
（１）請求項１記載の発明によれば、増幅器電源電圧投入及び切断を確実に行なうことができる。
（２）請求項２記載の発明によれば、増幅器電源電圧投入及び切断を確実に行なうことができる。
【００２１】
（３）請求項３記載の発明によれば、増幅器電源電圧投入及び切断を確実に行なうことができる。
４．また、この発明において、ドレイン用二次電圧の立ち上げに負電圧の立ち上がりを確認した後に起動を行なうと共に、ドレイン用二次電圧の立ち下げに一次電圧変動を検出し、一次電圧の切断が確認された後、直ちにドレイン用二次電圧を切断することにより、増幅器電源電圧投入及び切断を確実に行なうことができる。
【００２２】
５．また、この発明において、２系統のゲート用バイアス回路と前記一次電圧変動監視機能を用いたドレイン用二次電圧生成回路を組み合わせ、更にドレイン供給にスイッチを用いることにより、増幅器電源投入及び切断を確実に行なうことができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明の第１の実施の形態を示す回路図である。図５と同一のものは、同一の符号を付して説明する。図において、１は一次側負電圧−４８Ｖ電圧を受けて＋４８Ｖに変換する−４８／＋４８コンバータ、２は同じく一次側−４８Ｖ電圧を受けて＋５Ｖに変換する−４８／＋５コンバータ、３は−４８／＋５コンバータ２の出力を受けて、＋５Ｖを−５Ｖに変換するコンバータ、１０は−４８／＋４８コンバータ１の出力を受けて＋４８Ｖを−５Ｖに変換する＋４８／−５コンバータである。
【００２４】
以上、説明したように、コンバータ３と１０の２系統の−５Ｖ電圧の生成回路が設けられている。Ｄ１とＤ２はダイオードであり、生成された負電圧をダイオードで結合している。ここで、結合とは前記２系統の二次負電圧にそれぞれダイオードを接続してその論理和をとることをいう。なお、論理和がとれればいいので、必ずしもダイオードを用いた回路に限る必要はない。図に示す例では、アノードが共通に結合されている。５はダイオードＤ１とＤ２の共通アノード接続点の電位を受けて−４８Ｖ／＋４８コンバータのオン／オフを制御する信号を出力するシーケンス回路である。６はＦＥＴでその耐圧は２０Ｖ〜５０Ｖの高圧のドレイン電圧の供給が必要とされている。そのゲートには、ダイオードＤ１，Ｄ２の共通アノード電圧が印加されるようになっている。このように構成された回路の動作を説明すれば、以下の通りである。
【００２５】
（投入手順）
１）ゲート
ＦＥＴのゲートには、一次側負電圧−４８Ｖをコンバータ２で一度＋５Ｖに変換した後、コンバータ３で−５Ｖを生成する回路と、ドレイン用一次側負電圧−４８Ｖをコンバータ１で＋４８Ｖに変換した後、コンバータ１０で−５Ｖに変換する回路の２系統の−５Ｖを生成する回路が設けられている。そして、ダイオードＤ１，Ｄ２の共通アノードがシーケンス回路５とＦＥＴのゲートに接続されている。そして、これらダイオード出力のうち、電位の低い方が優先的に出力される。そして、電源投入時には、一次側負電圧−４８Ｖを一度＋５Ｖに変換した後、−５Ｖを生成する回路（コンバータ３）から先に−５Ｖが供給される。この電圧がＦＥＴのゲートに印加され、ＦＥＴはバイアス状態になる。
２）ドレイン
一方、ドレインでは、コンバータ１により一次側負電圧−４８Ｖを＋４８部に変換し、電圧出力は−５Ｖの立ち上がりを確認した後にシーケンス回路５によりオン／オフ信号  （起動信号）を発生し、＋４８Ｖを立ち上げる。この結果、コンバータ１の出力は＋４８Ｖに立ち上がり、ゲートに印加された制御信号によりＦＥＴはオンになり、ソースに＋電圧が出力される。
【００２６】
（切断手順）
１）ゲート
ゲートには、切断時にはドレイン用＋４８Ｖから−５Ｖを生成するコンバータ１０から−５Ｖが印加され、ドレイン用の＋４８Ｖが−５Ｖ生成回路の下限入力電圧の範囲まで−５Ｖを出力し続ける。一方、ドレイン側では、コンバータ１の一次−４８Ｖ切断による−４８Ｖ／＋４８Ｖ変換の電位消失時間のまま低下する。
【００２７】
以上、説明したように、この実施の形態によれば、電源切断時、一次側負電圧−４８Ｖ側が先に落ちたとしても、＋４８Ｖ出力側に設けられた−５Ｖ生成系は、自己のコンバータの入力範囲までは最低でも−５Ｖを維持するので、ＦＥＴのドレインとソースが短絡することを防止することができる。従って、増幅器電源投入及び切断を確実に行なうことができる。
【００２８】
図２は本発明の第２の実施の形態を示す回路図である。図１と同一のものは、同一の符号を付して示す。図において、１は一次側負電圧−４８Ｖを＋４８Ｖに変換するコンバータ、２は同じく一次側負電圧−４８Ｖを＋５Ｖに変換するコンバータ、３は該コンバータ２の出力＋５Ｖを受けて−５Ｖを出力するコンバータ、５は該コンバータ３の出力を受けてコンバータ１のオン／オフ信号（起動信号）を出力するシーケンス回路である。１１はコンバータ１の＋４８Ｖ出力を受けて＋５Ｖを出力するコンバータである。
【００２９】
以上、説明したように、コンバータ２と１１の２系統の＋５Ｖ電圧の生成回路が設けられている。Ｄ１とＤ２はダイオードであり、生成された正電圧をダイオードで結合している。ここで、結合とは前記２系統の二次正電圧にそれぞれダイオードを接続してその論理和をとることをいう。なお、論理和がとれればいいので、必ずしもダイオードを用いた回路に限る必要はない。ダイオードＤ１とＤ２のカソードは共通接続され、コンバータ３に入っている。６は出力段を構成するＦＥＴである。該ＦＥＴのドレインにはコンバータ１の出力が接続され、ゲートにはコンバータ３の出力が接続され、ソースから出力電圧が取り出される。このように構成された回路の動作を説明すれば、以下の通りである。
【００３０】
（投入手順）
１）ゲート側
一次側負電圧−４８Ｖを一度＋５Ｖに変換する回路２と、ドレイン用＋４８Ｖから＋５Ｖを生成する回路１１の２系統を持っている。そして、それぞれの＋５Ｖ出力をダイオードＤ１、Ｄ２で結合し、どちらかの電位の高い方が優先的に出力される。結合された＋５Ｖは、コンバータ３に入力され、−５Ｖを生成する。電源投入時には、一次側負電圧−４８Ｖを一度＋５Ｖに変換した回路（コンバータ２）から先に−５Ｖが供給される。
２）ドレイン側
一次側負電圧−４８Ｖをコンバータ１で＋４８Ｖに変換するが、電圧出力は、−５Ｖの立ち上がりを確認した後に、シーケンス回路５によりオン／オフ信号（起動信号）を発生してコンバータ１に与え、＋４８Ｖを立ち上げる。
【００３１】
（切断手順）
１）ゲート側
切断時は、ドレイン用＋４８Ｖから＋５Ｖを生成する回路（コンバータ）１１の出力を受けるコンバータ３より−５Ｖが供給され、ドレイン用の＋４８Ｖが−５Ｖの生成回路３の下限入力電圧の範囲まで、−５Ｖ出力を維持する。
２）ドレイン側
一次側負電圧−４８Ｖ切断による−４８Ｖ／＋４８Ｖ変換の電位消失時間のまま低下する。
【００３２】
このように、第２の実施の形態によれば、ゲート電圧−５Ｖが維持されるので、バイアスがかかっており、電源切断時、一次側電圧−４８Ｖ側が先に落ちたとしても、＋４８Ｖ出力側に設けられた−５Ｖ生成系は、自己のコンバータの入力範囲までは最低でも−５Ｖを維持するので、ＦＥＴのドレインとソースが短絡することを防止することができる。従って、増幅器電源投入及び切断を確実に行なうことができる。
【００３３】
図３は本発明の第３の実施の形態を示す回路図である。図１と同一のものは、同一の符号を付して示す。１は一次側負電圧−４８Ｖから＋４８Ｖを生成するコンバータ、２は同じく一次側負電圧−４８Ｖから＋５Ｖを生成するコンバータ、３は該コンバータ２の出力から−５Ｖを生成するコンバータ、５はコンバータ３の出力を受けてコンバータ１にオン／オフの駆動信号を与えるシーケンス回路である。６はコンバータ１の出力をそのドレインに、コンバータ３の出力をゲートに受けるＦＥＴである。
【００３４】
２１は一次側−４８Ｖを入力し、一次電圧変動を検出する一次電圧変動検出回路である。５はコンバータ３の出力及び該一次電圧変動検出回路２１の出力を受けて、コンバータ１にオン／オフ信号（起動信号）を与えるシーケンス回路である。このように構成された回路の動作を説明すれば、以下の通りである。
【００３５】
（投入手順）
１）ゲート側
一次側負電圧−４８Ｖをコンバータ２で一度＋５Ｖに変換した後、コンバータ３により−５Ｖを生成する。この結果、ＦＥＴのゲート（Ｇ）には、バイアスがかかった状態となる。
２）ドレイン側
一次側負電圧−４８Ｖをコンバータ１で＋４８Ｖに変換する。一方、電圧出力は−５Ｖの立ち上がりを確認した後に、シーケンス回路５によりオン／オフ信号（起動信号）を発生し、コンバータ１の＋４８Ｖを立ち上げる。
【００３６】
（切断手順）
１）ゲート側
一次側負電圧−４８Ｖの切断と同時に−５Ｖの電位が低下していく。具体的には、−５Ｖ→−３Ｖ→−２Ｖという具合にゲートの電位が変化することをいう。
２）ドレイン側
一次電圧変動検出回路２１により一次電圧の変動を検出する。そして、電源切断を検出したらシーケンス回路５にその旨の信号を通知する。シーケンス回路５は、コンバータ１にオン／オフ信号（起動信号）を送り、＋４８Ｖの信号をオフにするように動作する。
【００３７】
このように、第３の実施の形態によれば、一次電圧変動により、電源切断を検出後、直ちに＋４８Ｖ電源へオフ信号を与えることで、ゲート電位が残留している間に、早急にドレイン供給を遮断することが可能となる。
【００３８】
図４は本発明の第４の実施の形態を示す回路図である。図３と同一のものは、同一の符号を付して示す。図において、１は一次側負電圧−４８Ｖから＋４８Ｖを生成するコンバータ、２は同じく一次側負電圧−４８Ｖから＋５Ｖを生成するコンバータ、３は該コンバータ２の出力から−５Ｖを生成するコンバータ、５はコンバータ３の出力を受けてコンバータ１にオン／オフ信号（駆動信号）を与えるシーケンス回路である。また、コンバータ３の出力はＦＥＴのゲート（Ｇ）にも与えられている。６はコンバータ１の出力をそのドレインに、コンバータ３の出力をゲートに受けるＦＥＴである。
【００３９】
２１は一次側電圧−４８Ｖを入力し、一次電圧変動を検出する一次電圧変動検出回路である。３１はコンバータ１の出力を受けてＦＥＴのドレインに接続されるスイッチである。そして、該スイッチ３１は、一次電圧変動検出回路２１の出力を受けて、その接点のオン／オフが制御されるようになっている。このように構成された回路の動作を説明すれば、以下の通りである。
【００４０】
（投入手順）
１）ゲート側
図に示す回路は、一次側負電圧−４８Ｖを一度コンバータ２により＋５Ｖに変換した後、ダイオードＤ２を介して続くコンバータ３により−５Ｖを生成する回路と、ドレイン用＋４８Ｖからコンバータ１１により＋５Ｖを生成し、ダイオードＤ１を介して続くコンバータ３に接続され、−５Ｖを生成する回路の２系統を持っている。ダイオードＤ１とＤ２はそのカソード側が共通接続されている。この結果、コンバータ２及びコンバータ１１のうち、何れかの電位の高い方が優先的に出力される。電源投入時には、一次側負電圧−４８Ｖを一度コンバータ２で＋５Ｖに変換したし後、コンバータ３で−５Ｖを生成する回路から先にゲートに−５Ｖが供給される。
２）ドレイン側
一次側負電圧−４８Ｖをコンバータ１で＋４８Ｖに変換する。電圧出力は、コンバータ３が−５Ｖを生成する回路から先に−５Ｖが供給される。この結果、ＦＥＴにはゲートにバイアスがかかることになる。同時にシーケンス回路５にも−５Ｖ信号が与えられ、該シーケンス回路５はコンバータ１にオン／オフ信号（駆動信号）オンを与え、＋４８Ｖを立ち上げる。一方、一次電圧変動検出回路２１は、一次側負電圧−４８Ｖの変動を検知し、スイッチ３１に制御信号を与え、変動が無かった場合、スイッチ３１をオンにする。この結果、ＦＥＴ６のドレイン（Ｄ）に＋４８Ｖを供給する。
【００４１】
（切断手順）
１）ゲート側
切断時には、ドレイン用＋４８Ｖから−５Ｖを生成する回路（コンバータ１→コンバータ１１→コンバータ３）で−５ＶがＦＥＴのゲートに供給され、ドレイン用の＋４８Ｖが−５Ｖ生成回路３の下限入力電圧の範囲まで、−５Ｖ出力を維持する。この結果、ＦＥＴのゲートにはバイアスがかかった状態となる。
２）ドレイン側
一次側負電圧−４８Ｖ切断による−４８Ｖ／＋４８Ｖ変換の電位消失時間のまま（図６参照）ドレイン電圧は低下していく。スイッチ３１は、一次電圧変動により電源切断を検出後、直ちにオフとなり、ＦＥＴに＋４８Ｖが印加されることを防止する。
【００４２】
このように、この実施の形態によれば、２系統のゲート用バイアス回路と前記一次電圧変動監視機能を用いたドレイン用二次電圧回路を組み合わせ、更にドレイン供給にスイッチを用いることにより、増幅器電源投入及び切断を確実に行なうことができる。
【００４３】
（付記１）
増幅器に使用されるＦＥＴへの電源投入及び切断方法において、
前記電源投入方法は、ＦＥＴのゲート用バイアス生成のための、一次負電圧を二次正電圧に変換した後二次負電圧を生成するステップと、一次負電圧をドレイン用二次正電圧に変換し、該変換された二次正電圧から二次負電圧を生成するステップの２系統の電圧生成ステップとを含む第１のステップと、
それぞれ生成された前記２系統の二次負電圧を結合してＦＥＴのゲートに印加する第２のステップと、
ドレイン用二次正電圧を立ち上げる時、前記結合された負電圧の立ち上がりを検出後起動する第３のステップとを含み、
前記電源切断方法は、前記二次負電圧がＦＥＴのゲート電位を維持するステップを含む、ことを特徴とする増幅器に使用されるＦＥＴへの電源投入及び切断方法。
【００４４】
（付記２）
増幅器に使用されるＦＥＴへの電源投入及び切断装置において、
一次負電圧を二次正電圧に変換し、その出力が前記ＦＥＴのドレインに接続される第１のコンバータと、
同じく一次負電圧を二次正電圧に変換する第２のコンバータと、
前記第１のコンバータの出力を受けて二次負電圧に変換する第３のコンバータと、
前記第２のコンバータの出力を受けて二次負電圧に変換する第４のコンバータと、
前記第３のコンバータ出力と第４のコンバータ出力とを結合して前記ＦＥＴのゲートに印加するダイオード回路と、
該ダイオード回路のより負方向の出力を受けて、前記第１のコンバータにオン／オフ信号を与えるシーケンス回路と、
を有することを特徴とする増幅器に使用されるＦＥＴへの電源投入及び切断装置。
【００４５】
（付記３）
増幅器に使用されるＦＥＴへの電源投入及び切断装置において、
一次負電圧を二次正電圧に変換し、その出力が前記ＦＥＴのドレインに接続される第１のコンバータと、
同じく一次負電圧を二次正電圧に変換する第２のコンバータと、
前記第１のコンバータの出力を受けて二次正電圧に変換する第３のコンバータと、
前記第２のコンバータ出力と第３のコンバータ出力とを結合するダイオード回路と、
該ダイオード回路のより正方向の出力を受けて二次負電圧に変換して前記ＦＥＴのゲートに印加する第４のコンバータと、
該第４のコンバータの出力を受けて、前記第１のコンバータにオン／オフ信号を与えるシーケンス回路と、
を有することを特徴とする増幅器に使用されるＦＥＴへの電源投入及び切断装置。
【００４６】
（付記４）
増幅器に使用されるＦＥＴへの電源投入及び切断装置において、
ＦＥＴのドレイン用二次正電圧の立ち上げ時に負電圧の立ち上がりを検出した後に起動を行なう起動回路と、
ドレイン用二次正電圧の立ち下げ時に一次電圧変動を検出する電圧変動検出回路と、
該電圧変動検出回路により一次負電圧の切断が検出された後、直ちにドレイン用二次正電圧を切断する切断回路と、
を有することを特徴とする増幅器に使用されるＦＥＴへの電源投入及び切断装置。
【００４７】
（付記５）
前記した２系統のゲート用バイアス回路と前記一次電圧変動検出回路を用いたドレイン用二次電圧生成回路を組み合わせ、ドレイン側二次正電圧をスイッチを介してＦＥＴのドレインに供給することを特徴とする付記２乃至４の何れかに記載の増幅器に使用されるＦＥＴへの電源投入及び切断装置。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施の形態を示す回路図である。
【図２】本発明の第２の実施の形態を示す回路図である。
【図３】本発明の第３の実施の形態を示す回路図である。
【図４】本発明の第４の実施の形態を示す回路図である。
【図５】従来回路の構成例を示す図である。
【図６】電位消失時間の説明図である。
【符号の説明】
【００４９】
１    −４８／＋４８コンバータ
２    −４８／＋５コンバータ
３    ＋５／−５コンバータ
５    シーケンス回路
６    ＦＥＴ
１０  ＋４８／−５コンバータ
Ｄ１  ダイオード
Ｄ２  ダイオード
【図１】
2008227921.tif 000003
【図２】
2008227921.tif 000004
【図３】
2008227921.tif 000005
【図４】
2008227921.tif 000006
【図５】
2008227921.tif 000007
【図６】
2008227921.tif 000008