(57)【要約】【課題】電源電圧の低下によって制御手段の作動がオフした状態において、放電回路を作動させて機器電源電圧をすばやく低下させることが可能な放電回路を提供する。【解決手段】放電回路１は、直流の電源電圧ＶＤから電源ＩＣ２が変換した出力電圧ＶＯを、電子機器１１の作動に必要な直流の機器電源電圧ＶＤＤに平滑する平滑コンデンサ３の放電回路１であって、電源電圧ＶＤをバックアップするバックアップコンデンサ４と、平滑コンデンサ３とグランド間に介在させたスイッチング素子５と、バックアップコンデンサ４とグランド間に介在させた制御素子６と、制御素子６のオン・オフを制御する制御手段７とを備え、制御素子６をオフすることによってスイッチング素子５のスイッチ制御端子５１にバックアップコンデンサ４の電圧Ｖ３を印加させてスイッチング素子５をオンさせる。【選択図】図１
2008253105.tif 000002
【特許請求の範囲】
【請求項１】
直流の電源電圧から電源ＩＣが変換した出力電圧を、電子機器の作動に必要な直流の機器電源電圧に平滑する平滑コンデンサの放電回路であって、
前記電源電圧をバックアップするバックアップコンデンサと、
前記平滑コンデンサとグランド間に介在させたスイッチング素子と、
前記バックアップコンデンサと前記グランド間に介在させた制御素子と、
前記制御素子のオン・オフを制御する制御手段とを備え、
前記制御素子をオフすることによって前記スイッチング素子のスイッチ制御端子に前記バックアップコンデンサの電圧を印加させて該スイッチング素子をオンさせることを特徴とする放電回路。
【請求項２】
前記制御手段は、前記電源ＩＣのオン・オフを制御し、且つ、該電源ＩＣをオフする際に前記制御素子をオフすることを特徴とする請求項１に記載の放電回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源ＩＣの出力電圧を電子機器の作動に必要な直流の機器電源電圧に平滑する平滑コンデンサの放電回路に関するものである。
【背景技術】
【０００２】
電源ＩＣは、直流の電源電圧を所定の出力電圧に変換し、平滑コンデンサは、この出力電圧を電子機器の作動に必要な直流の機器電源電圧に平滑する。この電源電圧をバックアップするバックアップコンデンサの充放電回路が開示されている（特許文献１を参照）。これは、バックアップコンデンサとグランド間にスイッチング素子を介在させ、電源をバックアップコンデンサから切り離す際に、スイッチング素子をオンさせてバックアップコンデンサから急速放電させるものである。
【０００３】
また、電源をオフする際に、電源系の残留電荷を放電する放電回路が開示されている（特許文献２を参照）。これは、電源配線とグランド間にスイッチング素子を介在させ、電源をオフする際に、スイッチング素子をオンさせて電源系の残留電荷を放電させるものである。
【特許文献１】特開平８−２０５３９８号公報
【特許文献２】特開平９−１２１４４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１，２には記載されていないが、直流の電源電圧から電源ＩＣが変換した出力電圧を、電子機器の作動に必要な直流の機器電源電圧に平滑コンデンサが平滑し、この機器電源電圧を電子機器に印加して電子機器を作動させている。ここで、所定の電子機器においては、電源ＩＣの作動を停止する際に、電子機器の内部回路の論理状態をリセットしてすばやく機器電源電圧を低下させる必要がある。これは、平滑コンデンサに相当量の電荷が残っている状態で電源ＩＣを再起動すると、電子機器が規定電圧を満足できないことにより不具合の発生に繋がる恐れがあるからである。
【０００５】
従来は、平滑コンデンサの放電回路を設け、マイクロプロセッサユニット等の制御手段によって放電回路を制御し、放電させたいタイミングで放電回路を作動させていた。しかし、例えば電源バッテリをはずす等して電源電圧が低下し、これによって制御手段の作動がオフした場合、制御手段によって放電回路を作動させることができない。このため、平滑コンデンサの残留電荷によってすばやく機器電源電圧を低下させることができない。
【０００６】
本発明は、このような事情を考慮してなされたものであり、電源電圧の低下によって制御手段の作動がオフした状態において、放電回路を作動させて機器電源電圧をすばやく低下させることが可能な放電回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は上記目的を達成するため、以下の技術的手段を採用する。
【０００８】
請求項１に記載の放電回路は、直流の電源電圧から電源ＩＣが変換した出力電圧を、電子機器の作動に必要な直流の機器電源電圧に平滑する平滑コンデンサの放電回路であって、電源電圧をバックアップするバックアップコンデンサと、平滑コンデンサとグランド間に介在させたスイッチング素子と、バックアップコンデンサとグランド間に介在させた制御素子と、制御素子のオン・オフを制御する制御手段とを備え、制御素子をオフすることによってスイッチング素子のスイッチ制御端子にバックアップコンデンサの電圧を印加させてスイッチング素子をオンさせることを特徴とする。
【０００９】
この構成では、スイッチング素子を平滑コンデンサとグランド間に介在させているため、スイッチング素子をオンさせることによって平滑コンデンサの残留電荷をグランドにすばやく放電できて、機器電源電圧をすばやく低下できる。
【００１０】
また、この構成では、バックアップコンデンサとグランド間に介在させた制御素子をオフさせることによって、スイッチング素子のスイッチ制御端子にバックアップコンデンサの電圧を印加させてスイッチング素子をオンさせる。ここで、電源電圧の低下によって制御手段の作動がオフした状態でも制御素子がオフ状態になり、且つ、電源電圧の低下によってもバックアップコンデンサの電圧が維持されているため、スイッチング素子のスイッチ制御端子にバックアップコンデンサの電圧を印加させてスイッチング素子をオンさせることができる。
【００１１】
したがって、電源電圧の低下によって制御手段の作動がオフした状態において、放電回路を作動させて機器電源電圧をすばやく低下させることができる。
【００１２】
請求項２に記載の放電回路は、制御手段が、電源ＩＣのオン・オフを制御し且つ電源ＩＣをオフする際に制御素子をオフすることを特徴とする。これにより、制御素子のオン・オフ制御と電源ＩＣのオン・オフ制御とを共用でき、構成を簡素化できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施形態による放電回路を図面に基づいて説明する。
【００１４】
（回路構成）
図１において、電源ＩＣである第１電源ＩＣ（第１電源集積回路）２が直流の電源電圧ＶＤから変換した出力電圧ＶＯを、電子機器１１の作動に必要な直流の機器電源電圧ＶＤＤに平滑コンデンサ３が平滑し、機器電源電圧ＶＤＤを電子機器１１に印加して電子機器１１を作動させる。平滑コンデンサ３の放電回路１は、バックアップコンデンサ４と、スイッチング素子であるＦＥＴ（電界効果型トランジスタ）５と、制御素子であるトランジスタ６と、制御手段であるＭＰＵ（マイクロプロセッサユニット）７とを備える。
【００１５】
平滑コンデンサ３は、１００マイクロファラッド（μＦ）のコンデンサであり、第１電源ＩＣ２は、多くの電子機器１１に機器電源電圧ＶＤＤを供給できるように、大電流対応で高価格のスイッチングレギュレータ方式の電源ＩＣである。
【００１６】
電子機器１１は、第１電源ＩＣ２の作動を停止する際に、内部回路の論理状態をリセットしてすばやく機器電源電圧ＶＤＤを低下させる必要がある電子機器であり、例えば、液晶表示装置を構成するＭＰＵや、描画ＩＣや、パネルコントロールＩＣ等である。平滑コンデンサ３に相当量の電荷が残っている状態で第１電源ＩＣ２を再起動すると、電子機器が規定電圧を満足できないことにより不具合の発生に繋がる恐れがあるからである。
【００１７】
このため、第１電源ＩＣ２の作動を停止する際に、平滑コンデンサ３の残留電荷をすばやく放電させる必要がある。
【００１８】
このため、ＦＥＴ５を平滑コンデンサ３とグランド間に介在させ、ＦＥＴ５をオンさせることによって平滑コンデンサ３の残留電荷を放電させる。ＦＥＴ５は、Ｎチャンネル型のＦＥＴであり、ＦＥＴ５を保護する保護抵抗Ｒ１を、ＦＥＴ５と平滑コンデンサ３の間に設ける。
【００１９】
バックアップコンデンサ４は、電源電圧ＶＤをバックアップする３５００μＦのコンデンサであり、電源オフして電圧Ｖ１が０ボルト（Ｖ）になった際に、バックアップコンデンサ４の電圧Ｖ３をバックアップする。ダイオードＤ１は、バックアップコンデンサ４から電源側へ電流が逆流することを防止するダイオードである。
【００２０】
トランジスタ６は、ＮＰＮ型のトランジスタであり、バックアップコンデンサ４とグランド間に介在され、トランジスタ６を保護する保護抵抗Ｒ２を、トランジスタ６のコレクタＣとバックアップコンデンサ４の間に設ける。コレクタＣは、スイッチ制御端子であるゲート５１に接続され、トランジスタ６がオフするとバックアップコンデンサ４の電圧Ｖ３がゲート５１に印加されてＦＥＴ５がオンする。コレクタＣとグランド間に設けられるツェナーダイオードＺＤは、ゲート５１の電圧Ｖ３に電源電圧ＶＤからの過電圧が印加された時にＦＥＴ５が故障することを保護するためのツェナーダイオードである。
【００２１】
ＭＰＵ７は、第１電源ＩＣ２のオン・オフと、トランジスタ６のオン・オフの両方を制御する。具体的に、電圧Ｖ４をハイレベル電位にすることによって、第１電源ＩＣ２とトランジスタ６の両方をオンし、Ｖ４をロウレベル電位にすることによって、第１電源ＩＣ２とトランジスタ６の両方をオフする。ＭＰＵ７は、第２電源ＩＣ８とコンデンサＣ２から電源電圧が印加されて作動する。
【００２２】
第２電源ＩＣ８は、電源電圧ＶＤを所定の出力電圧に変換する電源ＩＣであり、コンデンサＣ２は、この出力電圧をＭＰＵ７の作動に必要な直流の電源電圧に平滑する２２０μＦのコンデンサである。第２電源ＩＣ８は、ＭＰＵ７のみに電源電圧を供給するため、小電流対応で低価格のシリ−ズレギュレータ方式の電源ＩＣである。コンデンサＣ１は、電圧Ｖ２をバックアップする４７０μＦのコンデンサであり、ダイオードＤ２は、コンデンサＣ１から電源側へ電流が逆流することを防止するダイオードである。
【００２３】
（作動）
上述したように構成された本発明の一実施形態による放電回路１の作動について図１と図２に基いて説明する。
【００２４】
電源オン時では、第２電源ＩＣ２は、電源電圧ＶＤを所定の出力電圧に変換し、コンデンサＣ２が、この出力電圧を電源電圧に平滑する。ＭＰＵ７は、この電源電圧が印加されて作動し、電圧Ｖ４をハイレベル電位にすることによって、第１電源ＩＣ２とトランジスタ６の両方をオンする。
【００２５】
オンした第１電源ＩＣ２は、電源電圧ＶＤを所定の出力電圧ＶＯに変換し、平滑コンデンサ３が、出力電圧ＶＯを機器電源電圧ＶＤＤに平滑する。このとき、オンしたトランジスタ６によってゲート５１がロウレベル電位（グランド）になるため、ＦＥＴ５はオフする。これにより、Ｖ５は、機器電源電圧ＶＤＤで維持され、電子機器１１は、機器電源電圧ＶＤＤが印加されて作動する。
【００２６】
一方、電源オン時において第１電源ＩＣ２とトランジスタ６の両方をオフする場合、ＭＰＵ７は、電圧Ｖ４をロウレベル電位にする。これによって、第１電源ＩＣ２とトランジスタ６の両方がオフする。このとき、平滑コンデンサ３の残留電化によってＶ５は、機器電源電圧ＶＤＤで維持されようとする。しかし、オフしたトランジスタ６によってゲート５１がハイレベル電位（Ｖ３）になるため、ＦＥＴ５はオンする。これにより、ＦＥＴ５に放電電流ｉＬが流れて、Ｖ５は、グランド電位まですばやく低下する。
【００２７】
これに対して、電源バッテリをはずす等して電源をオフした場合、図２に示すように、電源オフ時に電圧Ｖ１が電源電圧ＶＤから０Ｖに低下するが、電圧Ｖ２、Ｖ３は、それぞれ、コンデンサＣ１とバックアップコンデンサ４によってバックアップされているため、緩やかに電源電圧ＶＤから低下する。電圧Ｖ３の緩やかな低下によって、電源オフ時からｔＤ経過時までＶ５も緩やかに低下する。電源オフ時からｔＤ経過時に、電圧Ｖ２の低下によってＭＰＵ７が低電圧リセットして作動がオフした場合、ＭＰＵ７の出力は不定（ＯＰＥＮ）となるがトランジスタ６の前段にあるプルダウン抵抗により電圧Ｖ４がロウレベルになるため、第１電源ＩＣ２とトランジスタ６の両方がオフする。
【００２８】
トランジスタ６のオフによって、バックアップコンデンサ４によってバックアップされているバックアップコンデンサ４の電圧Ｖ３がゲート５１に印加されてＦＥＴ５がオンする。ＦＥＴ５のオンによってＦＥＴ５に放電電流ｉＬが流れて、Ｖ５は、グランド電位まですばやく（放電時間ｔｉ）低下する。
【００２９】
尚、電源をオフした場合に限らないで、電源電圧ＶＤの低下によってＭＰＵ７の作動がオフする場合も同様である。
【００３０】
したがって、電源電圧ＶＤの低下によってＭＰＵ７の作動がオフした状態において、放電回路１を作動させて機器電源電圧ＶＤＤをすばやく低下させることができる。
【００３１】
尚、ＭＰＵ７より先に第１電源ＩＣ２が低電圧リセットした場合、ＭＰＵ７は、電圧Ｖ４をロウレベル電位にして、トランジスタ６をオフし、ＦＥＴ５をオンする。これにより、Ｖ５は、グランド電位まですばやく低下する。
【００３２】
また、第１電源ＩＣ２は、スイッチングレギュレータ方式の電源ＩＣに限らないで、電子機器１１の個数が少ない場合、シリ−ズレギュレータ方式の電源ＩＣとすることが可能である。
【００３３】
また、コンデンサ３、４、Ｃ１，Ｃ２の容量は、上述の例に限らない。
【００３４】
以上説明した本発明の一実施形態による放電回路１は、直流の電源電圧ＶＤから電源ＩＣである第１電源ＩＣ２が変換した出力電圧ＶＯを、電子機器１１の作動に必要な直流の機器電源電圧ＶＤＤに平滑する平滑コンデンサ３の放電回路１であって、電源電圧ＶＤをバックアップするバックアップコンデンサ４と、平滑コンデンサ３とグランド間に介在させたスイッチング素子であるＦＥＴ５と、バックアップコンデンサ４とグランド間に介在させた制御素子であるトランジスタ６と、トランジスタ６のオン・オフを制御する制御手段であるＭＰＵ７とを備え、トランジスタ６をオフすることによってＦＥＴ５のスイッチ制御端子であるゲート５１にバックアップコンデンサ４の電圧Ｖ３を印加させてＦＥＴ５をオンさせる。
【００３５】
これにより、電源電圧の低下によって制御手段の作動がオフした状態において、放電回路を作動させて機器電源電圧をすばやく低下させることができる。
【００３６】
尚、制御素子６をオフすることによってスイッチング素子５のスイッチ制御端子５１にバックアップコンデンサ４の電圧Ｖ３を印加させてスイッチング素子５をオンさせる構成を採ることが可能な限り、ＦＥＴ５とトランジスタ６は、上述の例に限らない。
【００３７】
また、上述した例に限らないで、これらの組み合わせや、他の種々の変形例が考えられる。
【図面の簡単な説明】
【００３８】
【図１】図１は、本発明の一実施形態による放電回路１の電気回路構成を説明する回路構成図である。
【図２】図２は、図１に示す放電回路１の作動を説明するタイミングチャートである。
【符号の説明】
【００３９】
１  放電回路、  ２  第１電源ＩＣ（第１電源集積回路、電源ＩＣ）
３  平滑コンデンサ、４  バックアップコンデンサ
５  ＦＥＴ（電界効果型トランジスタ、スイッチング素子）
５１  ゲート（スイッチ制御端子）、６  トランジスタ（制御素子）
７  ＭＰＵ（マイクロプロセッサユニット、制御手段）
８  第２電源ＩＣ、１１  電子機器、ＶＤ  電源電圧
Ｖ３  バックアップコンデンサの電圧、ＶＯ  出力電圧、ＶＤＤ  機器電源電圧
【図１】
2008253105.tif 000003
【図２】
2008253105.tif 000004