(57)【要約】【課題】チップ間の接続に関してバス幅を広げ、高速信号伝送することができる半導体装置及びその製造方法を低コストに提供すること。【解決手段】第一の半導体素子１は第一の絶縁材料２によって埋設され、第二の半導体素子５は第二の絶縁材料６によって被覆され、第一の半導体素子１の回路面と第二の半導体素子５の回路面との間に配置された第一の絶縁材料２に接続電極４が埋設され、第一の半導体素子１の回路面とは反対側の下面と同一の向きの第一の絶縁材料２の下面に外部接続用端子８が設けられ、接続電極４は第一の半導体素子１の回路面と第二の半導体素子５の回路面とを導通しており、接続電極４が埋設された領域以外の領域を通る配線３およびビア７を介して第一の半導体素子１と外部接続用端子８とが導通されている。【選択図】図１
2008251912.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第一の半導体素子の回路面と第二の半導体素子の回路面とが対向して配置された半導体装置であって、
前記第一の半導体素子は少なくとも側面の一部が第一の絶縁材料によって埋設され、
前記第二の半導体素子は少なくとも前記回路面が第二の絶縁材料によって被覆され、
前記第一の半導体素子の回路面と前記第二の半導体素子の回路面との間に配置された絶縁層に接続電極が埋設され、
前記第一の半導体素子の回路面とは反対側の面と同一の向きの前記第一の絶縁材料の面に外部接続用端子が設けられ、
前記接続電極は前記第一の半導体素子の回路面と前記第二の半導体素子の回路面とを導通しており、
前記絶縁層の前記接続電極が埋設された領域以外の領域を通る導通部材を介して前記第一の半導体素子と前記外部接続用端子とが導通されている
ことを特徴とする半導体装置。
【請求項２】
前記導通部材は前記第一の絶縁材料をも通ることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記絶縁層は少なくとも前記第一の絶縁材料の一部を含んでなることを特徴とする、請求項１〜２のいずれか一項に記載の半導体装置。
【請求項４】
前記導通部材は、前記第一の絶縁材料と前記第二の絶縁材料との界面に設けられた配線と、前記第一の絶縁材料中に埋設されたビアとを含んでなることを特徴とする、請求項３に記載の半導体装置。
【請求項５】
前記導通部材は前記第一の絶縁材料中に埋設されたボンディングワイヤを含んでなることを特徴とする、請求項３に記載の半導体装置。
【請求項６】
前記導通部材は、前記第一の半導体素子に付された金属突起と、前記第一の絶縁材料と前記第二の絶縁材料との界面に設けられた配線と、前記第一の絶縁材料中に埋設されたビアとを含んでなることを特徴とする、請求項３に記載の半導体装置。
【請求項７】
前記絶縁層は前記第二の絶縁材料の少なくとも一部からなることを特徴とする、請求項１〜２のいずれか一項に記載の半導体装置。
【請求項８】
前記導通部材は、前記第二の絶縁材料中に埋設されたボンディングワイヤと、前記第一の絶縁材料と前記第二の絶縁材料との界面に設けられた配線と、前記第一の絶縁材料中に埋設されたビアとを含んでなることを特徴とする、請求項７に記載の半導体装置。
【請求項９】
前記ビアは金属により充填されていることを特徴とする、請求項４、６および８のいずれか一項に記載の半導体装置。
【請求項１０】
前記接続電極は前記第一の半導体素子に付された金属突起からなることを特徴とする、請求項１〜９のいずれか一項に記載の半導体装置。
【請求項１１】
前記第一の半導体素子の回路面とは反対側の面に金属板が付されていることを特徴とする、請求項１〜１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記金属板の少なくとも側面の一部が前記第一の絶縁材料中に埋設されていることを特徴とする、請求項１１に記載の半導体装置。
【請求項１３】
前記金属板が配線層を兼ねることを特徴とする、請求項１１〜１２のいずれか一項に記載の半導体装置。
【請求項１４】
請求項１〜１３のいずれか一項に記載の半導体装置を製造する方法であって、
支持基板上に前記外部接続用端子を形成する工程と、
前記支持基板の前記外部接続用端子を形成する領域とは異なる領域に、前記第一の半導体素子をフェイスアップに設置する工程と、
前記第一の半導体素子の少なくとも側面の一部と前記外部接続用端子とを前記第一の絶縁材料により埋設する工程と、
前記第一の絶縁材料に前記導通部材の少なくとも一部を形成する工程と、
前記第二の半導体素子をフェイスダウンによって前記接続電極を介して前記第一の半導体素子と接続する工程と、
前記第二の半導体素子の少なくとも回路面を前記第二の絶縁材料により被覆する工程と、
前記支持基板を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１５】
前記第一の絶縁材料に前記導通部材の少なくとも一部を形成する工程で、前記接続電極をも形成することを特徴とする、請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記支持基板上に前記外部接続用端子を形成する工程で、前記外部接続用端子を形成する領域とは異なる領域に、金属板を形成することを特徴とする、請求項１４に記載の半導体装置の製造方法。
【請求項１７】
前記第一の絶縁材料に前記導通部材の少なくとも一部および前記接続電極を形成する工程の後に、前記導通部材の少なくとも一部と前記第一の半導体素子とを導通するボンディングワイヤを形成することを特徴とする、請求項１４および１６のいずれか一項に記載の半導体装置の製造方法。
【請求項１８】
請求項１〜１３のいずれか一項に記載の半導体装置を製造する方法であって、
支持基板上に前記外部接続用端子および金属板を形成する工程と、
前記金属板上に前記第一の半導体素子をフェイスアップに設置する工程と、
前記第一の半導体素子と前記外部接続用端子とを導通するボンディングワイヤを形成する工程と、
前記第一の半導体素子の少なくとも側面の一部と前記外部接続用端子と前記ボンディングワイヤとを前記第一の絶縁材料により埋設する工程と、
前記第二の半導体素子をフェイスダウンによって前記接続電極を介して前記第一の半導体素子と接続する工程と、
前記第二の半導体素子の少なくとも回路面を前記第二の絶縁材料により被覆する工程と、
前記支持基板を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１９】
あらかじめ前記第一の半導体素子の回路面に金属突起を付しておき、前記第一の絶縁材料により埋設する工程の後に、前記金属突起の表面を露出させ、前記第二の半導体素子を前記第一の半導体素子と接続する工程において前記金属突起を前記接続電極として使用することを特徴とする、請求項１４〜１８のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、複数の半導体素子を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年の技術の発展に伴い、チップオンチップ型のような半導体装置が開発されている。例えば、特許文献１に記載されている従来の半導体装置では、配線層を支持するためシリコン層を支持層として設けた平板状の配線体に配線層並びに支持層を貫通する貫通電極を形成し、この貫通電極を介して配線体の両面に半導体素子が実装されており、外部接続端子への接続用に設けられている導体スルーホールは配線体に実装された半導体素子のうち一方の半導体素子の側面を被覆している封止樹脂に埋設された構造が採用されている。
【０００３】
また、特許文献１には配線体の両面に実装された半導体素子が貫通電極を介して接続されており、一方の半導体素子は外部接続端子としてのハンダボールが形成される電極形成面に実装されている構造が採用されている。
【０００４】
また、特許文献１に示されている従来の半導体装置は、次のように製造している。初めに、支持基板上に形成した配線体に半導体チップをフェイスダウンに実装し、導体スルーホールと共に樹脂で封止する。導体スルーホールの表面を露出させるために封止樹脂を除去した後に、支持基板を取り除く。支持基板を除去すると半導体素子間を接続するための貫通電極が露出するのでもう一方の半導体素子をこの貫通電極に対してフェイスダウンで実装し半導体装置を得ている。
【特許文献１】特開２００６−１９４３３号公報（図１−４、図３１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、この特許文献１に開示された半導体装置には以下のような問題が存在する。
【０００６】
第１の問題点は、配線体を構成する支持層としてシリコン層を用いていることである。配線層並びに支持層を貫通する貫通電極を形成するにはシリコンエッチングや、ＲＩＥなどの手法が考えられるが、製造コストが高くなってしまう。
【０００７】
他にもコストが高くなる原因として、製造方法の工程が複雑かつ困難であることが挙げられる。つまり、外部端子接続用の導体スルーホールは配線体上にあらかじめ形成され、半導体素子を実装し、樹脂で封止したのちに、電極として使用するために封止樹脂を研削加工し除去する工程は金属面を露出させるといった工程が必要となる。さらに、この工程を行うためには、金属と樹脂を同時に研削する必要があり、金属くずの樹脂面への飛び散りが発生し、電極間の短絡の原因にもなりうる。
【０００８】
第２の問題点は、外部接続端子としてのハンダボールが形成される電極形成面に半導体素子が実装されていることである。このパッケージをマザーボードに実装する場合、実装された半導体素子の厚さを考慮して外部端子であるハンダボールの高さを高くしなければならない。従ってハンダ量を多くすることが必要となるために、電極径を大きくする必要があり、狭ピッチの端子が形成できない。逆にハンダ量を多くせずに狭ピッチの端子を採用した場合、半導体素子がマザーボードに接触するなどしてハンダの接続不良が発生する。
【０００９】
また、実装する２つの半導体素子はどちらも配線体に対してフェイスダウンで行われているが、チップ間の接続部分に位置する貫通電極は微細ピッチであるために高精度のフリップチップ実装を２回実施しなければならず、歩留の低下がある。また、高精度実装のためのアライメントに要する時間が長くなり結果としてコストの増加につながる。
【課題を解決するための手段】
【００１０】
本発明によれば、
少なくとも第一の半導体素子の回路面と第二の半導体素子の回路面とが対向して配置された半導体装置であって、
前記第一の半導体素子は少なくとも側面の一部が第一の絶縁材料によって埋設され、
前記第二の半導体素子は少なくとも前記回路面が第二の絶縁材料によって被覆され、
前記第一の半導体素子の回路面と前記第二の半導体素子の回路面との間に配置された絶縁層に接続電極が埋設され、
前記第一の半導体素子の回路面とは反対側の面と同一の向きの前記第一の絶縁材料の面に外部接続用端子が設けられ、
前記接続電極は前記第一の半導体素子の回路面と前記第二の半導体素子の回路面とを導通しており、
前記絶縁層の前記接続電極が埋設された領域以外の領域を通る導通部材を介して前記第一の半導体素子と前記外部接続用端子とが導通されている
ことを特徴とする半導体装置、
が提供される。
【００１１】
本発明の一態様においては、前記導通部材は前記第一の絶縁材料をも通る。
【００１２】
本発明の一態様においては、前記絶縁層は少なくとも前記第一の絶縁材料の一部を含んでなる。本発明の一態様においては、前記導通部材は、前記第一の絶縁材料と前記第二の絶縁材料との界面に設けられた配線と、前記第一の絶縁材料中に埋設されたビアとを含んでなる。本発明の一態様においては、前記導通部材は前記第一の絶縁材料中に埋設されたボンディングワイヤを含んでなる。本発明の一態様においては、前記導通部材は、前記第一の半導体素子に付された金属突起と、前記第一の絶縁材料と前記第二の絶縁材料との界面に設けられた配線と、前記第一の絶縁材料中に埋設されたビアとを含んでなる。
【００１３】
本発明の一態様においては、前記絶縁層は前記第二の絶縁材料の少なくとも一部からなる。本発明の一態様においては、前記導通部材は、前記第二の絶縁材料中に埋設されたボンディングワイヤと、前記第一の絶縁材料と前記第二の絶縁材料との界面に設けられた配線と、前記第一の絶縁材料中に埋設されたビアとを含んでなる。
【００１４】
本発明の一態様においては、前記ビアは金属により充填されている。本発明の一態様においては、前記接続電極は前記第一の半導体素子に付された金属突起からなる。本発明の一態様においては、前記第一の半導体素子の回路面とは反対側の面に金属板が付されている。本発明の一態様においては、前記金属板の少なくとも側面の一部が前記第一の絶縁材料中に埋設されている。本発明の一態様においては、前記金属板が配線層を兼ねる。
【００１５】
また、本発明によれば、
上記の半導体装置を製造する方法であって、
支持基板上に前記外部接続用端子を形成する工程と、
前記支持基板の前記外部接続用端子を形成する領域とは異なる領域に、前記第一の半導体素子をフェイスアップに設置する工程と、
前記第一の半導体素子の少なくとも側面の一部と前記外部接続用端子とを前記第一の絶縁材料により埋設する工程と、
前記第一の絶縁材料に前記導通部材の少なくとも一部を形成する工程と、
前記第二の半導体素子をフェイスダウンによって前記接続電極を介して前記第一の半導体素子と接続する工程と、
前記第二の半導体素子の少なくとも回路面を前記第二の絶縁材料により被覆する工程と、
前記支持基板を除去する工程と、
を含むことを特徴とする半導体装置の製造方法、
が提供される。
【００１６】
本発明の一態様においては、前記第一の絶縁材料に前記導通部材の少なくとも一部を形成する工程で、前記接続電極をも形成する。本発明の一態様においては、前記支持基板上に前記外部接続用端子を形成する工程で、前記外部接続用端子を形成する領域とは異なる領域に、金属板を形成する。本発明の一態様においては、前記第一の絶縁材料に前記導通部材の少なくとも一部および前記接続電極を形成する工程の後に、前記導通部材の少なくとも一部と前記第一の半導体素子とを導通するボンディングワイヤを形成する。
【００１７】
また、本発明によれば、
上記の半導体装置を製造する方法であって、
支持基板上に前記外部接続用端子および金属板を形成する工程と、
前記金属板上に前記第一の半導体素子をフェイスアップに設置する工程と、
前記第一の半導体素子と前記外部接続用端子とを導通するボンディングワイヤを形成する工程と、
前記第一の半導体素子の少なくとも側面の一部と前記外部接続用端子と前記ボンディングワイヤとを前記第一の絶縁材料により埋設する工程と、
前記第二の半導体素子をフェイスダウンによって前記接続電極を介して前記第一の半導体素子と接続する工程と、
前記第二の半導体素子の少なくとも回路面を前記第二の絶縁材料により被覆する工程と、
前記支持基板を除去する工程と、
を含むことを特徴とする半導体装置の製造方法、
が提供される。
【００１８】
本発明の一態様においては、あらかじめ前記第一の半導体素子の回路面に金属突起を付しておき、前記第一の絶縁材料により埋設する工程の後に、前記金属突起の表面を露出させ、前記第二の半導体素子を前記第一の半導体素子と接続する工程において前記金属突起を前記接続電極として使用する。
【発明の効果】
【００１９】
第１の効果は、支持基板をベースにしてフェイスアップに実装した第一の半導体素子に第二の半導体素子との接続のための接続電極を形成するため、チップ間の接続に関してバス幅を広げ、高速信号伝送し、なおかつ低コストで信頼性の高い小型・薄型化された半導体装置およびその製造方法を提供することが可能なことである。
【００２０】
第２の効果は、第一の半導体素子が外部接続用端子側に突出しないようフェイスアップに実装されているため、電極ピッチの微細化が可能であり、スタンドオフも高く、隣接端子とのショートなどの信頼性低下を抑制することが可能である。また、マザーボードに実装した場合に、半導体装置の底面がマザーボードに接する危険性も低減できるため、２次実装信頼性の高い半導体装置を提供できる。
【００２１】
第３の効果は、支持基板の上で配線等の導通部材の形成、半導体素子実装、および樹脂封止を一貫して実施するため、製造方法の工程を簡略化できることである。また、平坦度の高い支持基板を使用することで微細な配線形成のルールが適用でき、配線密度を向上することもできる。さらに、熱膨張係数の小さな支持基板を使用することで半導体素子を高精度に実装することが可能となる。
【００２２】
また、配線に対してフェイスダウンで実装する工程は１回で、貫通ビアを形成することなく、高密度な両面実装構造が得られるため製造歩留まりが向上するとともに製造時間の短縮ならびにコストダウンが可能となる。
【発明を実施するための最良の形態】
【００２３】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２４】
（第一の実施の形態）
図１に本発明の第一の実施の形態としての半導体装置の断面図を示す。外部接続用はんだ１３を形成する外部接続用端子８の脇に第一の半導体素子１がフェイスアップで実装され、第一の絶縁材料２により第一の半導体素子１の周囲が絶縁されている。
【００２５】
外部接続用端子８と第一の半導体素子１との接続のための配線３、及び第一の半導体素子１と第二の半導体素子５とを接続するための接続電極４が第一の絶縁材料２上に形成され、第二の半導体素子５と第一の半導体素子１とがバンプ９を介して回路面同士を対向させるように接続している。バンプ９による接続部を保護するように第二の絶縁材料６による封止がなされている。
【００２６】
即ち、第一の半導体素子１は少なくとも側面の一部が第一の絶縁材料２によって埋設され、第二の半導体素子５は少なくとも回路面が第二の絶縁材料６によって被覆されている。また、第一の半導体素子１の回路面と第二の半導体素子５の回路面との間に配置された絶縁層に接続電極４が埋設されている。本実施形態では、絶縁層は少なくとも第一の絶縁材料２の一部を含んでなる。第一の半導体素子１の回路面（上面）とは反対側の面（下面）と同一の向き（下向き）の第一の絶縁材料２の面（下面）に外部接続用端子８が設けられている。接続電極４は第一の半導体素子１の回路面と第二の半導体素子５の回路面（下面）とを導通している。絶縁層の接続電極４が埋設された領域以外の領域を通る導通部材を介して第一の半導体素子１と外部接続用端子８とが導通されている。本実施形態では、導通部材は、第一の絶縁材料２と第二の絶縁材料６との界面に設けられた配線３と、第一の絶縁材料２中に埋設されたビア７とを含んでなる。即ち、導通部材は第一の絶縁材料２をも通っている。
【００２７】
外部接続用はんだ１３を形成する外部接続用端子８の脇に第一の半導体素子１が設けられているため、第一の半導体素子１は第一の絶縁材料２に埋め込まれた構造となり、通常であれば配線体に実装されるべき第一の半導体素子１の厚さだけ外部接続用はんだ１３側に突出することが回避され、外部接続用はんだ１３の高さをチップの厚みを考慮して高くする必要が無いため、隣接する外部接続用はんだ１３とショートする危険が低下し、微細ピッチ化が可能となる。また半導体装置のスタンドオフが高くなり、温度サイクルに対する信頼性が向上する。
【００２８】
なお、外部接続用はんだ１３はＰｂ−Ｓｎはんだ、無鉛はんだ、導電性接着剤など外部基板と電気的に導通し接合できる物であれば良い。また、外部接続用はんだ１３の形状はバンプ形状であることが好ましい。さらに、第一の絶縁材料２として、感光性樹脂、非感光性の熱硬化性樹脂・熱可塑性樹脂を用いることができる。第二の絶縁材料６としては、熱硬化性樹脂であるエポキシ樹脂が好ましいが、熱可塑性樹脂や感光性樹脂を用いることも可能である。また、第一の絶縁材料２と第二の絶縁材料６とが同一の材料であっても良い。また、第二の絶縁材料６としては、チップ（第二の半導体素子５）と配線との間を封止する樹脂材料と、第二の半導体素子５のそれ以外の部分を封止する樹脂材料とで、異なる樹脂を用いても良い。
【００２９】
なお、図１においては第一の半導体素子１の回路面と反対側の面（回路面の他方の面、即ち下面）は外部接続用端子８と同一の面内に設けられているが、第一の半導体素子１の下面は外部接続用端子８から多少凹んだ位置にあってもよい。逆に、第一の半導体素子１の下面は、外部接続用端子８に対して多少凸となっていてもよいが、外部接続用はんだ１３の高さを考慮すれば、半導体素子１の半分以上の厚さが外部に突出しないようにすることが好ましい。
【００３０】
図１においてビア７は金属による充填がなされていないが、図２に示すように金属により充填されたビア７を適宜組み合わせて用いても良い。ビア７が充填されていることで絶縁材料６により封止する際のボイドの発生を抑制することができる。また、ここでは配線３は一層しか形成されていないが、充填されたビア７を適宜組み合わせて使用することで配線密度を向上させることができ、多層化する場合に最適となる。
【００３１】
次に、図１２（ａ）〜図１２（ｆ）を参照して第一の実施の形態の製造方法を説明する。
【００３２】
はじめに支持基板２３上にメッキ法により外部接続用端子８を形成する（ａ）。外部接続用端子８に対して相対的に位置精度を保つように第一の半導体素子１をフェイスアップに実装する（ｂ）。次に第一の絶縁材料２を第一の半導体素子１と外部接続用端子８とを埋没させるように形成する（ｃ）。次に外部接続用端子８と第一の半導体素子１上の接続部分（電極）とに相当する位置にて第一の絶縁材料２に穴を開け、メッキ法により配線３、ビア７および接続電極４を形成する（ｄ）。次に、ハンダバンプを形成した第二の半導体素子５をフェイスダウンで実装し、第二の絶縁材料６により、第二の半導体素子５と配線３との間を充填するとともに、第一の絶縁材料２、配線３および第二の半導体素子５の露出部分をも覆って、支持基板２３の上方に形成された構造の全体を覆う（ｅ）。なお、第二の半導体素子５のチップと配線３との間を第二の絶縁材料６により封止する方法としては、チップ実装後に横から第二の絶縁材料６となる液状樹脂を流し込む方法、そのほかに、あらかじめ第二の絶縁材料６となる液状もしくはシート状の材料を実装箇所に供給しておき、チップ実装時に、電極接合と樹脂の硬化とを一括して行う方法がある。
【００３３】
次に、支持基板２３を除去することで外部接続用端子８を露出させる。この後、外部接続用はんだ１３となるハンダバンプを形成し、ダイシングにより個片化して完了する（ｆ）。
【００３４】
即ち、本実施形態の半導体装置製造方法は、
支持基板２３上に外部接続用端子８を形成する工程と、
支持基板２３の外部接続用端子８を形成する領域とは異なる領域に、第一の半導体素子１をフェイスアップに設置する工程と、
第一の半導体素子１の少なくとも側面の一部と外部接続用端子８とを第一の絶縁材料２により埋設する工程と、
第一の絶縁材料２に、導通部材の少なくとも一部である配線３およびビア７、ならびに接続電極４を形成する工程と、
第二の半導体素子５をフェイスダウンによって接続電極４を介して第一の半導体素子１と接続する工程と、
第二の半導体素子５の少なくとも回路面を第二の絶縁材料６により被覆する工程と、
支持基板２３を除去する工程と、
を含む。
【００３５】
ここで支持基板２３の特性としては平坦度に優れ、熱膨張などによる変形が少なく、第一の半導体素子１および第二の半導体素子５と熱膨張係数が等しいかまたは近い材料を選ぶことが望ましい。ここで示したように本実施の形態では全工程を通して支持基板に取り付けた状態にて組み立てを行うため、このような支持基板２３を用いることで、メッキ法による外部接続用端子８、配線３、ビア７および接続電極４の形成、第一の半導体素子１の実装、ならびに第二の半導体素子５の実装を、いずれも高精度に行うことができる。第一の絶縁材料２として感光性の樹脂材料を用いることで、第一の絶縁材料２にビア７を形成する工程においてフォトリソグラフィにより全面に亘って一括して加工できる。このため、この製造プロセスは効率が高い。
【００３６】
また、配線形成工程において第一の半導体素子１と第二の半導体素子５とを接続する接続電極４を一括して形成することが可能であり、半導体素子間を接続するための接続電極４を形成する工程を簡略化することができ、低コストで半導体装置が製造できる。
【００３７】
なお、配線３を形成する他の方法として、スパッタ法、蒸着法、ペースト印刷法、インクジェット（ペースト）法などが挙げられる。
【００３８】
図１２に示す製造方法においては、支持基板２３上において、第一の半導体素子１の実装、配線３の形成および該配線と外部接続用端子８との接続、更には接続電極４の形成および該接続電極を介しての第一の半導体素子１と第二の半導体素子５との接続を一括して行うことができ、工程が簡略であると共に、高い製造歩留まりが可能である。まず、第一の半導体素子１を支持基板２３に対してフェイスアップで実装することが特徴となる。フェイスアップで実装するため搭載精度や接続の不具合が極度に少ない。ウエハ全体に搭載された第一の半導体素子１に対して一括で配線形成を実施するために工程がシンプルであり、ウエハプロセスを採用しているため通常の有機基板の配線プロセスよりも高い配線密度と精度を実現できる。この後に第二の半導体素子５は第一の半導体素子１に対してフェイスダウンで実装し、第二の絶縁材料６にて樹脂封止して最終的に支持基板２３を除去し、外部接続用端子８を形成するため、工程が簡略化されている。
【００３９】
また、支持基板２３の除去には、研削加工およびエッチングなど半導体装置製造プロセスに適用されている技術を用いることができる。また、たとえば予め剥離層を設けた支持基板２３を使用するなどして、支持基板２３を機械加工によらずに剥がすプロセスを適用することで、支持基板２３の再利用が可能となり、コストの低い製造プロセスの実現が可能となる。
【００４０】
図１３（ａ）〜図１３（ｆ）は、ビア７に金属を充填させた場合の製造方法を示す。この場合、図１２の方法の図１２（ｄ）の工程に対して図１３（ｄ）に示されているようにビア７に金属を充填する工程を追加することで、所望の半導体装置を得ることが可能となる。
【００４１】
（第二の実施の形態）
本発明の第二の実施の形態を、図３に示す。本実施の形態と第一の実施の形態との違いは、第一の半導体素子１の回路面と反対側の面（回路面の他方の面、即ち下面）即ち外部接続用端子８が設けられる側と同じ側の面に金属板１０を付した点である。金属板１０の少なくとも側面の一部が第一の絶縁材料２中に埋設されている。
【００４２】
本実施の形態の特徴として、第一の半導体素子１が金属板１０上に実装されていることから、金属板１０が第一の半導体素子１の底面（下面）からの吸湿に対するバリアとして機能するキャップ構造となり、放熱特性が向上する。また、金属板１０が絶縁材料２と半導体素子１の側壁との間を補強することとなる。
【００４３】
更に製造上のメリットとして、金属板１０を設けることで第一の半導体素子１を実装するための搭載精度を向上させることができ、配線３により外部接続用端子８と第一の半導体素子１とを接続する配線技術に高い精度を必要としなくてもよい。
【００４４】
また金属板１０は外部接続用端子８と同一面上に同時に形成されるために相対的な寸法精度が保たれる。このため、金属板１０を位置合せの基準として使用することで、上層の配線３を形成するプロセスにおいてメッキ法での露光現像や印刷法などでのマスクによる一括プロセスを使用しても、位置ずれが発生することがない。かくして、製造歩留まり向上や、配線ルールの微細化が可能となる。
【００４５】
図３においてビア７は金属による充填がなされていないが、図４に示すように金属により充填されたビア７を適宜組み合わせて用いても良い。ビア７が充填されていることで絶縁材料６により封止する際のボイドの発生を抑制することができる。また、ここでは配線３は一層しか形成されていないが、充填されたビア７を適宜組み合わせて使用することで配線密度を向上させることができ、多層化する場合に最適となる。
【００４６】
次に、図１４（ａ）〜図１４（ｆ）を参照して第二の実施の形態の製造方法を説明する。
【００４７】
この製造方法は、はじめに支持基板２３上にメッキ法により外部接続用端子８ならびに金属板１０を形成することが特徴となる（ａ）。即ち、本実施形態では、支持基板２３上に外部接続用端子８を形成する工程で、外部接続用端子８を形成する領域とは異なる領域に、金属板１０を形成する。金属板１０を外部接続用端子８と同一面内にて同時に加工し形成することで、外部接続用端子８に対して相対的に位置精度の高い第一の半導体素子１の実装が可能となる。図１４（ｂ）〜図１４（ｆ）の工程は、実質上、図１２（ｂ）〜図１２（ｆ）の工程と同等である。
【００４８】
図１５（ａ）〜図１５（ｆ）は、ビア７に金属を充填させた場合の製造方法を示す。この場合、図１４の方法の図１４（ｄ）の工程に対して図１５（ｄ）に示されているようにビア７に金属を充填する工程を追加することで、所望の半導体装置を得ることが可能となる。
【００４９】
（第三の実施の形態）
本発明の第三の実施の形態を、図５に示す。本実施の形態と第二の実施の形態との違いは、第一の半導体素子１の回路面に金属突起１１が形成され、第一の半導体素子１と第二の半導体素子５とが金属突起１１を介して接続されている点である。即ち、本実施形態では、接続電極は第一の半導体素子１に付された金属突起１１からなる。
【００５０】
さらに、図６に示す実施の形態では、第一の半導体素子１と配線３との接続も金属突起１１を介していることである。即ち、本実施形態では、導通部材は、第一の半導体素子１に付された金属突起１１と、第一の絶縁材料２と第二の絶縁材料６との界面に設けられた配線３と、第一の絶縁材料２中に埋設されたビア７とを含んでなる。
【００５１】
次に、図１６（ａ）〜図１６（ｆ）を参照して第三の実施の形態の製造方法を説明する。
【００５２】
はじめに支持基板２３上にメッキ法により外部接続用端子８ならびに金属板１０を形成する（ａ）。外部接続用端子８に対して相対的に位置精度を保つように第一の半導体素子１をフェイスアップに実装する。実装する第一の半導体素子１には第二の半導体素子５との接続のための電極となる金属突起１１が予め形成されている（ｂ）。支持基板２３の上方に形成された構造の全体を第一の絶縁材料２で被覆した後に、金属突起１１を露出させる（ｃ）。次に外部接続用端子８と第一の半導体素子１上の接続部分（電極）とに相当する位置にて第一の絶縁材料２に穴を開け、メッキ法により配線３およびビア７を形成する（ｄ）。なお、金属突起１１の上端面にもメッキ膜を形成することができる。
【００５３】
即ち、本実施形態では、あらかじめ第一の半導体素子１の回路面に金属突起１１を付しておき、第一の絶縁材料２により埋設する工程の後に、金属突起１１の表面を露出させ、第二の半導体素子５を第一の半導体素子１と接続する工程において金属突起１１を接続電極として使用する。
【００５４】
金属突起１１並びに第一の絶縁材料２の電極および外部接続端子８の所定の箇所を露出させる工程は、第一の絶縁材料２の特性によって異なり、第一の絶縁材料２として感光性樹脂を用いた場合はフォトリソグラフィにより、また第一の絶縁材料２として非感光性の熱硬化性樹脂および熱可塑性樹脂などを用いた場合にはレーザーにより、樹脂を除去する方法が適用される。
【００５５】
図１６（ｅ）〜図１６（ｆ）の工程は、実質上、図１２（ｅ）〜図１２（ｆ）の工程と同等である。
【００５６】
以上のように、あらかじめ半導体素子間を接続する接続電極として金属突起１１を第一の半導体素子１上に形成した場合、配線形成の工程における歩留まりを低下させることが可能であり、低コストでで半導体装置が製造できる。
【００５７】
また、金属板１０を外部接続用端子８と同一面上にて同時に加工し形成することで、外部接続用端子８に対して相対的に位置精度の高い第一の半導体素子１の実装が可能となる。半導体素子１の実装に際して外部接続用端子８に対する相対的な位置の精度が向上するために、配線形成工程でウエハ一括で露光するプロセスにおいても微細なパターンを形成できるという特徴がある。
【００５８】
図１７（ａ）〜図１７（ｆ）は、図６に示す実施形態の製造方法を示す。この方法は、図１６の方法とは、第一の半導体素子１の回路面に形成される金属突起１１のパターンが異なるのみである。この製造方法の特徴は、図１６（ｄ）に示されている第一の半導体素子１と配線３とを接続するための微細なビア７を形成する必要が無いことである。
【００５９】
図１６に示す製造方法では、外部接続用端子８上に形成するビア７と第一の半導体素子１上に形成するビア７との深さの差が大きくなるので、加工性が著しく低下する。具体的にはフォトリソグラフィ工程において深い穴に露光量をあわせると浅い穴において穴径が大きくなってしまい、微細化が困難になり、逆に浅い穴に露光量を調整すると深い穴は底部まで加工することができないという不具合となる。これはレーザー加工によっても同じことが言える。このため、図１７（ｂ）に示すように第一の半導体素子１の全ての電極にあらかじめ金属突起１１を形成することで、これらの課題を回避することが可能となる。
【００６０】
（第四の実施の形態）
本発明の第四の実施の形態を図７に示す。本実施の形態と第三の実施の形態との相違は、外部接続用端子８と第一の半導体素子１とがボンディングワイヤ１２によって接続されている点である。即ち、本実施形態では、導通部材は第一の絶縁材料２中に埋設されたボンディングワイヤ１２を含んでなる。また、第一の半導体素子１と第二の半導体素子５とを接続するための金属突起１１は、第一の半導体素子１の回路面に形成され、第二の半導体素子５と第一の半導体素子１とがバンプ９を介して回路面を対向させるように接続されている。バンプ９による接続部を保護するように第二の絶縁材料６による封止がなされている。
【００６１】
ボンディングワイヤ１２による接続は、搭載位置精度が高くなくてもフレキシブルに接続可能で、良品箇所のみを接続することができるため効率が高く、低コストの組み立てが可能となる。さらにワイヤボンディングプロセスはメッキ法に比べ著しくコストが低い。また、外部接続用端子８と第一の半導体素子１とを接続する工程において接続の自由度が大きく増すため、半導体素子を実装するための高い搭載精度のチップマウンタを必要としない。このため、製造時間の短縮並びに製造コストの低減に大きく貢献することができる。
【００６２】
また、第一の半導体素子１における外部接続用端子８との接続のための電極の微細化により、配線形成工程の高精度化が必要な場合においては、ワイヤボンディングによる接続を利用することで接続の自由度を著しく向上させることもできる。
【００６３】
このように、第一の半導体素子１は外部接続用端子８と同一面上に形成された金属板１０上に実装され、第一の半導体素子１と外部接続用端子８とがワイヤボンディングにより接続されている構造においては、外部接続用端子８と第一の半導体素子１とを接続する工程において接続の自由度が大きく増すため、半導体素子を実装するための高い搭載精度のチップマウンタを必要としない。このため、製造時間の短縮並びに製造コストの低減に大きく貢献することができる。
【００６４】
図７に示す第四の実施の形態は外部接続用端子８がボンディングワイヤ１２により半導体素子１と接続されるので工程が簡略化されている点が特徴の一つであるが、製造時に外部接続用端子８が金属板１０と同一の面において露出することになる。このために外部接続用端子８が狭ピッチである場合、またエレクトロマイグレーションなどに対して高い信頼性を確保するために、保護膜として一般的なソルダーレジストなどにより表面を保護するなどの工程追加が好ましい。
【００６５】
図１８（ａ）〜図１８（ｆ）は、図７に示す実施形態の製造方法を示す。この方法は、図１６の方法とは、図１６（ｂ）の工程と同様な図１８（ｂ）の工程に続いて、ボンディングワイヤ１２による外部接続用端子８と第一の半導体素子１との接続を実施した後に、図１８（ｃ）に示すように第一の絶縁材料２を形成し、図１８（ｄ）に示すように金属突起１１を露出させるようにしたことが異なる。また、この方法では、図１６（ｄ）のようなビア７および配線３の形成は行わない。図１８（ｅ）〜図１８（ｆ）の工程は、実質上、図１６（ｅ）〜図１６（ｆ）の工程と同等である。
【００６６】
即ち、本実施形態の半導体装置製造方法は、
支持基板２３上に外部接続用端子８および金属板１０を形成する工程と、
金属板１０上に第一の半導体素子１をフェイスアップに設置する工程と、
第一の半導体素子１と外部接続用端子８とを導通するボンディングワイヤ１２を形成する工程と、
第一の半導体素子１の少なくとも側面の一部と外部接続用端子８とボンディングワイヤ１２とを第一の絶縁材料２により埋設する工程と、
第二の半導体素子５をフェイスダウンによって接続電極たる金属突起１１を介して第一の半導体素子１と接続する工程と、
第二の半導体素子５の少なくとも回路面を第二の絶縁材料６により被覆する工程と、
支持基板２３を除去する工程と、
を含む。
【００６７】
（第五の実施の形態）
本発明の第五の実施の形態を図８に示す。本実施の形態においては、配線３は、第一の半導体素子１から独立して形成され、ビア７を介して外部接続用端子８と接続されている。第一の半導体素子１と配線３とは第二の絶縁材料６中に埋設されたボンディングワイヤ１２を介して接続されている。
【００６８】
本実施形態では、絶縁層は第二の絶縁材料６の少なくとも一部からなる。また、導通部材は、第二の絶縁材料６中に埋設されたボンディングワイヤ１２と、第一の絶縁材料２と第二の絶縁材料６との界面に設けられた配線３と、第一の絶縁材料２中に埋設されたビア７とを含んでなる。こうすることでソルダーレジスト形成工程を追加することなく高い信頼性を確保することができる。
【００６９】
図１９（ａ）〜図１９（ｆ）は、図８に示す実施形態の製造方法を示す。
【００７０】
はじめに支持基板２３上にメッキ法により外部接続用端子８ならびに金属板１０を形成する（ａ）。外部接続用端子８に対して相対的に位置精度を保つように第一の半導体素子１を金属板１０上にフェイスアップに実装する（ｂ）。第一の半導体素子１には第二の半導体素子５との接続箇所に金属突起１１があらかじめ形成されている。次に支持基板２３の上方に形成された構造のうちの第一の半導体素子１の回路面および金属突起１１を除く部分に、第一の絶縁材料２を形成する（ｃ）。次に外部接続用端子８の上方の第一の絶縁材料２の部分に穴を開け、メッキ法により配線３およびビア７を形成する。次いで配線３と第一の半導体素子１とをボンディングワイヤ１２により接続する（ｄ）。即ち、第一の絶縁材料２に導通部材の少なくとも一部たる配線３およびビア７を形成する工程の後に、導通部材の少なくとも一部たる配線３と第一の半導体素子１とを導通するボンディングワイヤ１２を形成する。次に、ハンダバンプを形成した第二の半導体素子５をフェイスダウンで実装し、第二の絶縁材料６により第二の半導体素子５と配線３との間を充填してボンディングワイヤ１２を埋設するとともに、第一の絶縁材料２、配線３および第二の半導体素子５の露出部分をも覆って、支持基板２３の上方に形成された構造の全体を覆う（ｅ）。
【００７１】
次に、支持基板２３を除去することで外部接続用端子８を露出させる。この後、外部接続用はんだ１３となるハンダバンプを形成し、ダイシングにより個片化して完了する（ｆ）。
【００７２】
ここで支持基板２３の特性としては平坦度に優れ、熱膨張などによる変形が少なく、第一の半導体素子１および第二の半導体素子５と熱膨張係数が等しいかまたは近い材料を選ぶことが望ましい。ここで示したように本実施の形態では全工程を通して支持基板に取り付けた状態にて組み立てを行うため、このような支持基板２３を用いることで、メッキ法による外部接続用端子８、金属板１０および配線３の形成、第一の半導体素子１の実装、ならびに第二の半導体素子５の実装を、いずれも高精度に行うことができる。第一の絶縁材料２として感光性の樹脂材料を用いることで、第一の絶縁材料２にビア７を形成する工程においてフォトリソグラフィにより全面に亘って一括して加工できる。このため、この製造プロセスは効率が高い。
【００７３】
また、配線形成工程において第一の半導体素子１と第二の半導体素子５とを接続する接続電極４を一括して形成することが可能であり、半導体素子間を接続するための接続電極４を形成する工程を簡略化することができ、低コストで半導体装置が製造できる。
【００７４】
なお、配線３を形成する他の方法として、スパッタ法、蒸着法、ペースト印刷法、インクジェット（ペースト）法などが挙げられる。
【００７５】
ここでは第一の半導体素子１にあらかじめ金属突起１１が形成されていた例を示したが、配線３を形成する工程で一括して金属突起１１をも形成することも可能となる。この場合、ボンディングワイヤ１２のループ高さを考慮して、低ループの材料や工法を適用するか、第二の半導体素子５に形成するバンプを高く積み上げるなどの手段を講じることが好ましい。
【００７６】
第一の絶縁材料２として感光性の樹脂材料を用いることで、第一の絶縁材料２にビア７を形成する工程においてフォトリソグラフィにより支持基板２３の全体に亘って一括して加工できるため効率の高い製造プロセスとなる。また、金属板１０を外部接続用端子８と同一面上にて同時加工により形成することで外部接続用端子８に対して相対的に位置精度の高い第一の半導体素子１の実装が可能となる。
【００７７】
また、支持基板２３の除去には、研削加工およびエッチングなど半導体装置製造プロセスに適用されている技術を用いることができる。また、たとえば予め剥離層を設けた支持基板２３を使用するなどして、支持基板２３を機械加工によらずに剥がすプロセスを適用することで、支持基板２３の再利用が可能となり、コストの低い製造プロセスの実現が可能となる。
【００７８】
(第六の実施の形態)
図９に、金属板１０を外部接続用はんだ１３が形成可能な外部接続用端子８のように加工した実施形態を示す。このような構成とすることで、放熱特性のさらなる向上が可能になる。その上、放熱のみならず、ビア７および配線３を介して第一の半導体素子１と接続することで、第一の半導体素子１の底面に外部接続用はんだ１３を設けることが可能となり、多ピン化にも柔軟に対応することができる。即ち、本実施形態では、金属板１０が配線層を兼ねている。
【００７９】
(第七の実施の形態)
これまで述べてきた実施の形態は２つの半導体素子を接続するものであったが、図１０に示すように金属板１０に第三の半導体素子２２を接続することもできる。この場合は金属板１０を外部接続用はんだ１３が形成可能な外部接続用端子８もしくは第三の半導体素子２２が接続可能な電極寸法に加工し、ビア７および配線３を介して第一の半導体素子１と接続することで、３つの半導体素子を含むマルチチップパッケージとなる。
【００８０】
(第八の実施の形態)
図１１に、第二の半導体素子５の上にフェイスアップで第三の半導体素子２２を搭載した例を示す。この例のように、ワイヤボンディングで配線３と接続することでマルチチップ化を図ることが容易となる。
【００８１】
これまで述べてきた実施の形態においては、第二の絶縁材料６により接続部全体が封止されているが、２種類の樹脂により封止されていても良い。ここでは配線３と第二の半導体素子５との間隙は非常に狭いため、充填性の高い流動性の高いアンダーフィル樹脂により間隙を充填した後に、全体を保護するように第二の絶縁材料６をオーバーコートして良い。
【００８２】
また、製造方法についても、適宜個別の工程を入れ替え（組み替え）、または代用してもよく、位置精度、配線ルールおよびコストにより最適な製造プロセスを選択することが可能である。
【実施例】
【００８３】
［実施例１］
シリコンウエハを支持基板２３として準備し、メッキ法によりメッキ膜を形成して、該メッキ膜をエッチングにより加工して外部接続用端子８であるランドを形成する。５０マイクロメートルの厚さの第一の半導体素子１を、外部接続用端子８を基準として搭載位置を決め、熱硬化性の接着材にてフェイスアップに実装する。
【００８４】
シリコンウエハには所定数の第一の半導体素子１が実装され、ここに感光性の第一の絶縁材料２を塗布する。ビア７ならびに第一の半導体素子１と第二の半導体素子５とを接合するための接続電極４を形成する位置を開口したビア形成用のマスクを準備し、露光および現像により、第一の絶縁材料２の所定位置を開口する。開口した後に、外部接続用端子８と第一の半導体素子１とを接続する配線３を形成するため材料としての銅をメッキし、銅メッキ膜の上にレジストを塗布し、該レジストの露光および現像により形成したマスクを用いて、銅メッキ膜をエッチングすることで配線３を形成する。接続電極４の箇所にはハンダ接続となるため拡散防止用の金属であるニッケルと酸化防止用の金属である金とを堆積形成しても良い。第一の半導体素子１の厚さは機械的強度が保持可能な第一の絶縁材料２の選択により薄くすることが可能である。ビア形成に対しては厚さが１０〜２０μｍ程度が望ましいが、機械的強度の点からは１００〜５００マイクロメートル程度が望ましい。厚さについては適宜選択する材料により調整する。
【００８５】
ここで外部接続用端子８を形成したときに使用したメッキ給電用のシードメタルをエッチングせずに工程を進めると、配線３を形成する際に新たにシードメタルを形成する必要が無く、外部接続用端子８形成用のシードメタルでメッキすることが可能となり、工程を簡略化することができる。
【００８６】
次に、ハンダバンプを形成した第二の半導体素子５を準備し、フリップチップマウンタにてフェイスダウンで実装する。配線３と第二の半導体素子５との間隙をアンダーフィル樹脂により充填し、硬化させた後に、一括してコンプレッションモールドにより第二の絶縁材料６でモールド成型する。モールド樹脂により支持することが可能となった状態で、これまで支持基板２３として機能してきたシリコンウエハを除去する。除去は研削加工とエッチングとを組み合わせて外部接続用端子８が露出するまで加工する。外部接続用はんだとしてはハンダバンプが採用されるので拡散防止用として外部接続用端子８のハンダ搭載面にニッケルと酸化防止用の金とを形成しても良い。
【００８７】
また、第二の半導体素子５と配線３との間隙の樹脂充填については、第二の絶縁材料６の流動性が著しく高い場合、アンダーフィル樹脂の充填は必要なく、コンプレッションモールドにて一括して充填できる。
【００８８】
この後、ハンダボールの搭載もしくはハンダペーストの印刷により外部接続用はんだを形成し、ダイシングにより個片に切断して全工程を完了する。
【００８９】
第一の絶縁材料２は感光性樹脂を用いたが、非感光性樹脂を用い、ビア形成にはレーザーによる加工を採用することも可能である。
【００９０】
［実施例２］
第一の半導体素子１を実装する箇所に外部接続用端子８と同一面上に金属板１０を設ける。金属板１０は第一の半導体素子１の搭載位置あわせ精度を高める効果と、半導体素子の吸湿を防止する効果と、放熱性を高める効果とを併せ持つ。金属板１０上に第一の半導体素子１を実装する場合は熱硬化性の接着材を使用するが、放熱効果を高めるためには金属粉末を含有する導電性の接着材を使用しても良い。
【００９１】
［実施例３］
また、接続電極４の部分について、あらかじめ第一の半導体素子１に金属突起１１を形成する工程を採用した場合、第一の絶縁材料２を供給した後、金属突起１１が露出するまで研磨加工する。
【００９２】
［実施例４］
また、ボンディングワイヤ１２により外部接続用端子８と第一の半導体素子１とを接続する場合は、銅配線３の表面にボンディング性が高くなる金属を形成することが望ましい。
【００９３】
更に、本実施例において示した工程については適宜組み替えてもよい。
【産業上の利用可能性】
【００９４】
本発明の活用例として、携帯端末機器、ネットワーク機器や高精細な動画を高速に処理するコンピュータ機器などに使用される半導体装置が挙げられる。
【図面の簡単な説明】
【００９５】
【図１】本発明の半導体装置の第一の実施の形態を示す断面図。
【図２】本発明の半導体装置の第一の実施の形態を示す断面図。
【図３】本発明の半導体装置の第二の実施の形態を示す断面図。
【図４】本発明の半導体装置の第二の実施の形態を示す断面図。
【図５】本発明の半導体装置の第三の実施の形態を示す断面図。
【図６】本発明の半導体装置の第三の実施の形態を示す断面図。
【図７】本発明の半導体装置の第四の実施の形態を示す断面図。
【図８】本発明の半導体装置の第五の実施の形態を示す断面図。
【図９】本発明の半導体装置の第六の実施の形態を示す断面図。
【図１０】本発明の半導体装置の第七の実施の形態を示す断面図。
【図１１】本発明の半導体装置の第八の実施の形態を示す断面図。
【図１２】本発明の第一の実施の形態の半導体装置の製法を示す工程図。
【図１３】本発明の第一の実施の形態の半導体装置の製法を示す工程図。
【図１４】本発明の第二の実施の形態の半導体装置の製法を示す工程図。
【図１５】本発明の第二の実施の形態の半導体装置の製法を示す工程図。
【図１６】本発明の第三の実施の形態の半導体装置の製法を示す工程図。
【図１７】本発明の第三の実施の形態の半導体装置の製法を示す工程図。
【図１８】本発明の第四の実施の形態の半導体装置の製法を示す工程図。
【図１９】本発明の第五の実施の形態の半導体装置の製法を示す工程図。
【符号の説明】
【００９６】
１    第一の半導体素子
２    第一の絶縁材料
３    配線
４    接続電極
５    第二の半導体素子
６    第二の絶縁材料
７    ビア
８    外部接続用端子
９    バンプ
１０  金属板
１１  金属突起
１２  ボンディングワイヤ
１３  外部接続用はんだ
２１  絶縁性接着材
２２  半導体素子
２３  支持基板
【図１】
2008251912.tif 000003
【図２】
2008251912.tif 000004
【図３】
2008251912.tif 000005
【図４】
2008251912.tif 000006
【図５】
2008251912.tif 000007
【図６】
2008251912.tif 000008
【図７】
2008251912.tif 000009
【図８】
2008251912.tif 000010
【図９】
2008251912.tif 000011
【図１０】
2008251912.tif 000012
【図１１】
2008251912.tif 000013
【図１２】
2008251912.tif 000014
【図１３】
2008251912.tif 000015
【図１４】
2008251912.tif 000016
【図１５】
2008251912.tif 000017
【図１６】
2008251912.tif 000018
【図１７】
2008251912.tif 000019
【図１８】
2008251912.tif 000020
【図１９】
2008251912.tif 000021