(57)【要約】【課題】電子回路モジュールの信頼性を向上させながらその製造コストを低廉にすることができる電子回路モジュールを提供すること。【解決手段】本発明の電子回路モジュール１は、キャビティ６を有する第１のセラミック多層配線板２、キャビティ６を気密封止する第２のセラミック多層配線板４および第１の実装面２ａおよび第２の実装面４ａに実装されるチップ部品５を備える。そして、この電子回路モジュール１においては、キャビティ６の内部において第１の実装面２ａから第２の実装面４ａまで起立して第１の実装面２ａおよび第２の実装面４ａを導通させる導通壁３が形成されている。【選択図】図２
2008198961.tif 000002
【特許請求の範囲】
【請求項１】
第１の実装面および前記第１の実装面の周縁から起立する枠状の側壁により形成されたキャビティを有する第１のセラミック多層配線板と、
前記第１の実装面に対向する第２の実装面を有するとともに、前記側壁の頂面の全周に前記第２の実装面を接合させることにより前記キャビティを気密封止する第２のセラミック多層配線板と、
前記キャビティの内部における前記第１の実装面および前記第２の実装面にそれぞれ実装されるチップ部品と、
前記キャビティの内部において前記第１の実装面もしくは前記第２の実装面から前記第２の実装面もしくは前記第１の実装面まで起立しており、前記チップ部品が実装された前記第１の実装面および前記第２の実装面を電気的に接続させる導通壁と
を備えていることを特徴とする電子回路モジュール。
【請求項２】
前記導通壁は、前記第１のセラミック多層配線板もしくは前記第２のセラミック多層配線板に一体形成された絶縁壁と、前記絶縁壁の側面および頂面に形成された導通部とを有しており、
前記導通部は、前記絶縁壁の頂面に形成された前記導通部と前記第２の実装面もしくは前記第１の実装面とを電気的に接続する半田を介して前記第１の実装面と前記第２の実装面とを電気的に接続させる
ことを特徴とする請求項１に記載の電子回路モジュール。
【請求項３】
前記導通壁は、前記キャビティを複数の空間に仕切ることにより前記キャビティの内部に複数の実装部屋を形成しており、
前記チップ部品は、前記第１の実装面および前記第２の実装面に対して前記実装部屋ごとに実装されている
ことを特徴とする請求項１または請求項２に記載の電子回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路モジュールに係り、特に、多層配線板のキャビティにＳＡＷフィルタなどのチップ部品が実装された電子回路モジュールに関する。
【背景技術】
【０００２】
図８は、従来の電子回路モジュール１０１の一例を示す縦断面図である。従来の電子回路モジュール１０１は、図８に示すように、ＳＡＷフィルタ（Surface Acoustic Wave Filter：表面弾性波フィルタ）などの湿度変化に敏感なチップ部品１０５を実装するためのキャビティ１０６を有する複数のセラミック多層配線板１０２がそれらの裏面１０２ａまたは金属リッド１０３を用いてキャビティ１０６を相互に気密封止するようにそれらを積層させることにより形成されていた（特許文献１を参照）。
【０００３】
【特許文献１】特開２００１−２７４３２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の電子回路モジュール１０１においては、キャビティ１０６を有するセラミック多層配線板１０２の積層枚数分だけ封止箇所が増えるため、封止箇所の数だけ封止確認作業を行なわなければならない。そのため、封止確認作業が繁雑になりやすく、電子回路モジュール１０１の信頼性を向上させることが困難になるという問題があった。もちろん、封止確認作業が増えるとその分の時間と費用が必要になるため、製造コストを低廉にすることができないという問題もあった。
【０００５】
また、従来の電子回路モジュール１０１は、キャビティ１０６の内部を負圧にして形成されることが多い。そのため、積層された複数のセラミック多層配線板１０２の一部が反り曲がってしまい、それらの接合部分が剥離してキャビティ１０６の気密封止が保たれなくなってしまうという問題があった。キャビティ１０６の気密封止が保たれなければ電子回路モジュール１０１の信頼性を向上させることはできない。
【０００６】
さらに、従来の電子回路モジュール１０１においては、キャビティ１０６の内部にチップ部品１０５の実装面１０２ｂが１つしかないため、チップ部品１０５の実装の高密度化を図ることができないという問題もあった。
【０００７】
そこで、本発明はこれらの点に鑑みてなされたものであり、電子回路モジュールの信頼性を向上させながらその製造コストを低廉にすることができる電子回路モジュールを提供することをその目的としている。
【０００８】
また、本発明は、チップ部品の実装の高密度化を図ることができる電子回路モジュールを提供することを他の目的としている。
【課題を解決するための手段】
【０００９】
前述した目的を達成するため、本発明の電子回路モジュールは、その第１の態様として、第１の実装面および第１の実装面の周縁から起立する枠状の側壁により形成されたキャビティを有する第１のセラミック多層配線板と、第１の実装面に対向する第２の実装面を有するとともに、側壁の頂面の全周に第２の実装面を接合させることによりキャビティを気密封止する第２のセラミック多層配線板と、キャビティの内部における第１の実装面および第２の実装面にそれぞれ実装されるチップ部品と、キャビティの内部において第１の実装面もしくは第２の実装面から第２の実装面もしくは第１の実装面まで起立しており、チップ部品が実装された第１の実装面および第２の実装面を電気的に接続させる導通壁とを備えていることを特徴としている。
【００１０】
本発明の第１の態様の電子回路モジュールによれば、複数のチップ部品を実装する第１の実装面および第２の実装面を対向させているため、１つのキャビティ内に複数のチップ部品を実装することが容易となる。また、１つのキャビティ内に複数のチップ部品を実装しているため、キャビティの封止箇所はチップ部品の個数に限られずに第１のセラミック多層配線板に係る側壁の頂面のみの一箇所となり、封止確認作業が容易になる。さらに、キャビティの内部に導通壁が形成されるため、キャビティの内部が負圧になった場合においても第１のセラミック多層配線板または第２のセラミック多層配線板の反りを防止することができる。
【００１１】
本発明の第２の態様の電子回路モジュールは、第１の態様の電子回路モジュールにおいて、導通壁は、第１のセラミック多層配線板もしくは第２のセラミック多層配線板に一体形成された絶縁壁と、絶縁壁の側面および頂面に形成された導通部とを有しており、導通部は、絶縁壁の頂面に形成された導通部と第２の実装面もしくは第１の実装面とを電気的に接続する半田を介して第１の実装面と第２の実装面とを電気的に接続させることを特徴としている。
【００１２】
本発明の第２の態様の電子回路モジュールによれば、絶縁壁の内部にビア等の導電部を形成するよりも導通壁を薄く形成することができる。
【００１３】
本発明の第３の態様の電子回路モジュールは、第１または第２の態様の電子回路モジュールにおいて、導通壁は、キャビティを複数の空間に仕切ることによりキャビティの内部に複数の実装部屋を形成しており、チップ部品は、第１の実装面および第２の実装面に対して実装部屋ごとに実装されていることを特徴としている。
【００１４】
本発明の第３の態様の電子回路モジュールによれば、複数のチップ部品がそれぞれ内設される複数の実装部屋は１つのキャビティの内部に形成されているため、実装部屋の封止箇所は実装部屋の個数に限られずに第１のセラミック多層配線板に係る側壁の頂面のみの一箇所となり、封止確認作業が容易になる。また、キャビティの内部に複数の導通壁が形成されるため、キャビティの内部が負圧になった場合においても第１のセラミック多層配線板または第２のセラミック多層配線板の反りを効果的に防止することができる。
【発明の効果】
【００１５】
本発明の電子回路モジュールによれば、封止確認作業が容易になるので、電子回路モジュールの信頼性を向上させながらその製造コストを低廉にすることができるという効果を奏する。
【００１６】
また、本発明の電子回路モジュールによれば、導通壁の形成によりキャビティの内部が負圧になった場合においても第１のセラミック多層配線板または第２のセラミック多層配線板は反らないので、それらの接合部分が剥離してキャビティの気密封止が保たれなくなることを防止することができるという効果を奏する。
【００１７】
さらに、本発明の電子回路モジュールによれば、１つのキャビティ内に第１の実装面および第２の実装面を対向させているとともに、導通壁を薄く形成しているので、チップ部品の実装の高密度化が図ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１８】
以下、図１から図５を用いて、本発明の電子回路モジュールをその一実施形態により説明する。
ここで、図１は、本実施形態の電子回路モジュール１の分解斜視図を示しており、図２は図１の２−２矢視断面図を示している。また、図３は第１のセラミック多層配線板２の平面図を示しており、図４は第２のセラミック多層配線板４の平面図を示している。なお、図４の点線は実装部屋９の境界線を示している。
【００１９】
本実施形態の電子回路モジュール１は、図１および図２に示すように、第１のセラミック多層配線板２、導通壁３、第２のセラミック多層配線板４およびチップ部品５を備えている。
【００２０】
第１のセラミック多層配線板２は、図１および図２に示すように、第１の実装面２ａ、側壁２ｂ、キャビティ６および導通壁３を有している。これら第１の実装面２ａ、側壁２ｂ、キャビティ６および導通壁３は、内層電極、ビア（ともに図示せず）または図２に示す外部電極７を有する矩形平板状のセラミック配線板２０Ａ（図１参照）および複数の矩形孔を有する矩形格子枠状のセラミック配線板２０Ｂ（図１参照）を積層させてなる。平板状のセラミック配線板２０Ａおよび矩形格子枠状のセラミック配線板２０Ｂに用いられる複数のセラミック基板はＬＴＣＣ（低温焼成多層セラミック）である。
【００２１】
第１の実装面２ａは、図２に示すように、平滑に形成されており、キャビティ６の形成側においてチップ部品５を接続させる内層電極（図示せず）および背面側において外部回路（図示せず）と接続する外部電極７を有している。
【００２２】
側壁２ｂは、図１および図２に示すように、第１の実装面２ａの周縁から矩形枠状に起立している。また、図３に示すように、側壁２ｂの頂面２ｃには接合用の金属パッド８が枠状に形成されている。
【００２３】
キャビティ６は、第１の実装面２ａおよび側壁２ｂに囲繞されることにより、有底矩形穴状に形成されている。なお、本実施形態において、キャビティ６とは、第１のセラミック多層配線板２と第２のセラミック多層配線板４との接合によって気密封止された空間を言う。
【００２４】
導通壁３は、図１および図３に示すように、キャビティ６の内部において矩形格子状に形成されているとともに第１の実装面２ａおよび側壁２ｂに一体形成されている。これにより、導通壁３は、キャビティ６の内部に複数の実装部屋９を形成している。なお、本実施形態において、実装部屋９とは、キャビティ６の内部において仕切られた空間であって単独で気密封止されていないものを言う。
【００２５】
また、導通壁３は、図２に示すように、絶縁壁１０および導通部１１を有しており、第１の実装面２ａから第２の実装面４ａまで起立している。すなわち、導通壁３は側壁２ｂと同程度の高さに形成されており、第１のセラミック多層配線板２が第２のセラミック多層配線板４と接合したときに、導通部１１および図４に示す接続電極１２を介して第１の実装面２ａおよび第２のセラミック多層配線板４の第２の実装面４ａを電気的に接続させるように形成されている。
【００２６】
図５は、導通壁３を示す部分斜視図である。絶縁壁１０は、図１、図３および図５に示すように、第１の実装面２ａから矩形格子状に起立しており、その側面１０ａに半円断面状の切り欠き溝１０ｃを導通壁３の起立方向に複数有している。導通部１１は、切り欠き溝１０ｃにＡｕ、Ａｇ、Ｃｕ、Ａｌなどの良導電性の金属をめっきすることにより、絶縁壁１０の側面１０ａおよび頂面１０ｂに形成されている。
【００２７】
第２のセラミック多層配線板４は、図１、図２および図４に示すように、内層電極、ビア（ともに図示せず）または接続電極１２を有する平板状のセラミック配線板４０Ａ（図１参照）を積層させることにより形成されており、第１の実装面２ａに対向する第２の実装面４ａを有している。第２の実装面４ａは、図２に示すように平滑に形成されており、図４に示すように、第１のセラミック多層配線板２に形成された導通壁３の導通部１１と接続する接続電極１２およびチップ部品５を接続させる内層電極（図示せず）を有している。また、図４に示すように、第２の実装面４ａの周縁には接合用の金属パッド８が枠状に形成されている。この金属パッド８の大きさは第１のセラミック多層配線板２の側壁２ｂの頂面２ｃに形成された金属パッド８の大きさと同等になっている。
【００２８】
チップ部品５は、キャビティ６の内部において、第１の実装面２ａおよび第２の実装面４ａに形成された内層電極（図示せず）にフリップチップ接続またはワイヤボンディング接続されている。本実施形態においては、導通壁３によって区切られた実装部屋９ごとに回路モジュール化するため、チップ部品５は実装部屋９ごとに複数個実装されている。チップ部品５としては、抵抗、キャパシタ、ＩＣ（集積回路）などの電子部品が選択される。特に、本実施形態においてはキャビティ６を気密封止することができるため、湿度変化に敏感なＳＡＷフィルタをチップ部品５として選択すると効果的である。
【００２９】
そして、第１のセラミック多層配線板２および第２のセラミック多層配線板４は、図３および図４に示したそれらの金属パッド８の全面に、図２に示すような半田１３を枠状に塗布することにより、キャビティ６を気密封止するように接合されている。キャビティ６の内部の雰囲気を一定にするため、キャビティ６の内部は窒素雰囲気下で負圧に保たれている。また、第１の実装面２ａに接続された導通壁３の導通部１１および第２の実装面４ａの接続電極１２は、図２および図５に示す半田１３を介して電気的に接続されている。これらの半田１３としては鉛フリー半田であることが好ましく、本実施形態においてはＳｎ−Ａｕ系半田合金が選択されている。
【００３０】
次に、図１から図５を用いて、本実施形態の電子回路モジュール１の作用を説明する。
【００３１】
本実施形態の電子回路モジュール１は、図２に示すように、第１の実装面２ａおよび第２の実装面４ａを対向させて接合している。そのため、１つのキャビティ６の内部に複数のチップ部品５を実装することが容易になるので、チップ部品５の実装の高密度化を図ることができる。
【００３２】
また、１つのキャビティ６の内部に複数のチップ部品５を実装したとしても、キャビティ６の封止箇所は第１のセラミック多層配線板２に係る側壁２ｂの頂面２ｃと第２のセラミック多層配線板４の第２の実装面４ａとの接合部分のみである。このことから、キャビティ６の封止箇所は一箇所のみとなって封止確認作業が従来よりも容易になるので、封止確認作業が繁雑となって接合部分の気密性が保たれずに電子回路モジュール１の信頼性を低下させることを防止することができる。もちろん、封止確認作業が一箇所になるので、封止確認作業の作業時間および費用は従来よりも大幅に低減し、電子回路モジュール１の製造コストを低廉にすることができる。
【００３３】
さらに、本実施形態の電子回路モジュール１においては、図２および図５に示すように、第１のセラミック多層配線板２の側壁２ｂに導通部１１を設けずに、キャビティ６の内部に設けられた導通壁３を介して第１の実装面２ａと第２の実装面４ａとを導通させている。この導通壁３は絶縁壁１０および導通部１１からなり、導通部１１は絶縁壁１０の内部でなく側面１０ａに形成されている。これにより、第１のセラミック多層配線板２の側壁２ｂおよび絶縁壁１０の内部にビアを設けて第１の実装面２ａと第２の実装面４ａとを導通させるよりも、側壁２ｂおよび導通壁３を薄くすることができるので、電子回路モジュール１を小型化にすることができる。
【００３４】
また、図２に示すように、この導通壁３は、第１の実装面２ａと第２の実装面４ａとを導通させるだけでなく、第２のセラミック多層配線板４を積層方向に支持している。そのため、キャビティ６の内部が負圧になっても第２のセラミック多層配線板４の反りを防止することができる。導通壁３の形成個数が増えるほど１枚の導通壁３に加わる圧力は小さくなるので、導通壁３の形成個数が増えるほど第２のセラミック多層配線板４の反りを効果的に防止することができる。
【００３５】
さらに、キャビティ６の内部に複数の導通壁３を設けることにより、キャビティ６の内部に複数の実装部屋９を形成することができる。そのため、実装部屋９ごとにチップ部品５を実装することができる。このことから、複数のチップ部品５を用いて実装部屋９ごとに回路モジュール化することができる。もちろん、複数の実装部屋９は１つのキャビティ６の内部に形成されているため、実装部屋９の封止箇所は実装部屋９の個数に限られずに一箇所のままである。そのため、実装部屋９の個数が増えても封止確認作業が困難になることはない。
【００３６】
すなわち、本実施形態の電子回路モジュール１によれば、封止確認作業が容易になるので、電子回路モジュール１の信頼性を向上させながらその製造コストを低廉にすることができる。
【００３７】
また、本実施形態の電子回路モジュール１によれば、導通壁３の形成によりキャビティ６の内部が負圧になった場合においても第２のセラミック多層配線板４が反ることはないので、それらの接合部分が剥離してキャビティ６の気密封止が保たれなくなることを防止することができる。
【００３８】
さらに、本実施形態の電子回路モジュール１によれば、１つのキャビティ６内に第１の実装面２ａおよび第２の実装面４ａを対向させているとともに、導通壁３を薄く形成しているので、チップ部品５の実装密度が高くなることができるという効果を奏する。
【００３９】
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
【００４０】
例えば、図６に示すように、導通壁３は第１のセラミック多層配線から起立して形成されるのではなく、側壁２ｂを有しない第２のセラミック多層配線板４から導通壁３が起立していてもよい。この場合、第１のセラミック多層配線板２は平板状のセラミック配線板（図示せず）に矩形枠状のセラミック配線板（図示せず）を積層させることにより形成される。第２のセラミック多層配線板４は平板状のセラミック配線板（図示せず）に矩形格子状のセラミック基板（図示せず）を積層させることにより形成される。
【００４１】
また、図７に示すように、導通壁３の代わりとして導通柱３Ａを用いても良い。この場合、導通柱３Ａは、第１の実装面２ａに矩形状のセラミック基板を積層させて絶縁柱１０Ａを形成し、その側面および頂面に導通部１１を形成する。なお、図示はしないが、導通部１１は絶縁柱の内部に形成されたビアでもよい。
【図面の簡単な説明】
【００４２】
【図１】本実施形態の電子回路モジュールを示す分解斜視図
【図２】図１の２−２矢視断面図
【図３】本実施形態の第１のセラミック多層配線板を示す平面図
【図４】本実施形態の第２のセラミック多層配線板の平面図
【図５】本実施形態の導通壁を示す部分斜視図
【図６】他の実施形態の電子回路モジュールを示す縦断面図
【図７】他の実施形態の電子回路モジュールを示す分解斜視図
【図８】従来の電子回路モジュールの一例を示す縦断面図
【符号の説明】
【００４３】
１  電子回路モジュール
２  第１のセラミック多層配線板
３  導通壁
４  第２のセラミック多層配線板
５  チップ部品
６  キャビティ
９  実装部屋
１０  絶縁壁
１１  導通部
【図１】
2008198961.tif 000003
【図２】
2008198961.tif 000004
【図３】
2008198961.tif 000005
【図４】
2008198961.tif 000006
【図５】
2008198961.tif 000007
【図６】
2008198961.tif 000008
【図７】
2008198961.tif 000009
【図８】
2008198961.tif 000010