(57)【要約】【課題】半導体集積回路の遅延の解析精度を向上させる。【解決手段】論理セルにかかる電圧値ごとの遅延およびその遅延のばらつき値を参照して、論理セルごとのばらつき値を算出し（Ｓ１４）、算出したばらつき値を参照して、半導体集積回路の信号パスの遅延の解析を行うようにした（Ｓ１５）。これにより、論理セルの電圧ドロップや配置位置によって変動する電圧値ごとについて、遅延のばらつき値を考慮してタイミング解析を行うことにより、半導体集積回路の信号パスの遅延のばらつき値の範囲を狭めることができる。【選択図】図１
2008226199.tif 000002
【特許請求の範囲】
【請求項１】
論理セルを含む半導体集積回路の信号パスの遅延を解析するタイミング解析方法において、
前記半導体集積回路のレイアウトデータから、前記論理セルの配置位置および電圧範囲に関する論理セル情報を算出する工程と、
前記論理セルにかかる動作電圧値ごとに、前記論理セルのスルーレートに関するスルー情報と前記論理セルの配線抵抗および配線容量に関する負荷情報とが記憶された電圧条件パラメータ記憶部を参照して、前記動作電圧値ごとの前記遅延および前記遅延のばらつき値を算出し、前記遅延および前記ばらつき値が格納されたセルライブラリを生成する工程と、
前記論理セル情報および前記セルライブラリを参照して、前記論理セルごとの前記ばらつき値を算出する工程と、
前記論理セルごとの前記ばらつき値を参照して、前記論理セルの前記遅延の解析を行う工程と、
を有することを特徴とするタイミング解析方法。
【請求項２】
前記セルライブラリは、テーブルもしくは関数によって前記遅延および前記ばらつき値を管理することを特徴とする請求項１記載のタイミング解析方法。
【請求項３】
前記論理セル情報および前記セルライブラリを参照して、モンテカルロ法を用いて、前記論理セルごとの前記ばらつき値を算出することを特徴とする請求項１又は２記載のタイミング解析方法。
【請求項４】
論理セルを含む半導体集積回路の信号パスの遅延を解析するタイミング解析装置において、
前記半導体集積回路のレイアウトデータを保持するレイアウトデータ記憶部と、
前記論理セルにかかる動作電圧値ごとの、前記論理セルのスルーレートに関するスルー情報と前記論理セルの配線抵抗および配線容量に関する負荷情報とが記憶された電圧条件パラメータ記憶部と、
前記動作電圧値ごとの前記遅延および前記遅延のばらつき値が格納されたセルライブラリと、
前記レイアウトデータ記憶部を参照して、前記論理セルの配置位置および電圧範囲に関する論理セル情報を算出する論理セル情報算出部と、
前記電圧条件パラメータ記憶部を参照して、前記セルライブラリを生成するセルライブラリ生成部と、
前記論理セル情報および前記セルライブラリを参照して、前記論理セルごとの前記ばらつき値を算出するタイミングばらつき値算出部と、
前記論理セルごとの前記ばらつき値を参照して、前記論理セルの前記遅延の解析を行うタイミング解析部と、
を有することを特徴とするタイミング解析装置。
【請求項５】
前記セルライブラリは、テーブルもしくは関数によって前記遅延および前記ばらつき値を管理することを特徴とする請求項４記載のタイミング解析装置。
【請求項６】
前記論理セル情報および前記セルライブラリを参照して、モンテカルロ法を用いて、前記論理セルごとの前記ばらつき値を算出することを特徴とする請求項４又は５記載のタイミング解析装置。
【請求項７】
半導体集積回路の論理セルにかかる動作電圧値ごとに、前記論理セルのスルーレートに関するスルー情報と前記論理セルの配線抵抗および配線容量に関する負荷情報とが記憶された電圧条件パラメータ記憶部を参照して、前記動作電圧値ごとの前記遅延および前記遅延のばらつき値を算出し、前記遅延および前記ばらつき値が格納されたセルライブラリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はタイミング解析方法、タイミング解析装置およびセルライブラリに関し、特に、論理セルを含む半導体集積回路の信号パスの遅延を解析するタイミング解析方法、タイミング解析装置およびセルライブラリに関する。
【背景技術】
【０００２】
近年、１００万ゲートを越える規模の論理回路（論理セル）や動作周波数が数百ＭＨｚに達するＬＳＩ（Large Scale Integration）が次々と開発されている。こうしたＬＳＩの設計作業の中で、チップ上のすべての論理回路が所望の速度で動作するためのタイミング設計が占める割合が次第に大きくなってきている。
【０００３】
また、ＬＳＩは、その製造上の変動要因や動作環境などのため、論理回路を構成するトランジスタの電気的特性のばらつきが生じる。したがって、論理回路同士が配線により接続されて構成されるＬＳＩでは、一連の論理回路間を伝搬する信号の遅延にばらつきが生じる。
【０００４】
このため、ＬＳＩはその製造時には設計余裕（設計マージン）が設けられて開発され、さらに、信号パスに応じた遅延のばらつきを個別に評価できる統計的手法を用いることにより、過不足なく設計マージンを設けてＬＳＩを設計することができる（例えば、特許文献１参照。）。
【特許文献１】特開２００４−２５２８３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、チップには電圧ドロップが生じるために、論理セルやその配置位置によって電圧値が異なるため、電圧ドロップによる遅延のばらつき値を一律として設計マージンを設定すると、過剰なマージン保証となり、無駄が多い設計であったという問題点があった。
【０００６】
本発明はこのような点に鑑みてなされたものであり、半導体集積回路の遅延の解析精度を向上させるタイミング解析方法、タイミング解析装置およびセルライブラリを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明では上記課題を解決するために、論理セルを含む半導体集積回路の信号パスの遅延を解析するタイミング解析方法において、図１に示すように、半導体集積回路のレイアウトデータから、論理セルの配置位置および電圧範囲に関する論理セル情報を算出する工程（Ｓ１２）と、論理セルにかかる動作電圧値ごとに、論理セルのスルーレートに関するスルー情報と論理セルの配線抵抗および配線容量に関する負荷情報とが記憶された電圧条件パラメータ記憶部を参照して、動作電圧値ごとの遅延および遅延のばらつき値を算出し、遅延およびばらつき値が格納されたセルライブラリを生成する工程（Ｓ１３）と、論理セル情報およびセルライブラリを参照して、論理セルごとのばらつき値を算出する工程（Ｓ１４）と、論理セルごとのばらつき値を参照して、論理セルの遅延の解析を行う工程（Ｓ１５）と、を有することを特徴とするタイミング解析方法が提供される。
【０００８】
このようなタイミング解析方法によれば、論理セルにかかる動作電圧値ごとの遅延および遅延のばらつき値が参照されて、論理セルごとのばらつき値が算出されて、算出されたばらつき値が参照されて、半導体集積回路の信号パスの遅延の解析が行われる。
【０００９】
また、本発明では上記課題を解決するために、論理セルを含む半導体集積回路の信号パスの遅延を解析するタイミング解析装置において、前記半導体集積回路のレイアウトデータを保持するレイアウトデータ記憶部と、前記論理セルにかかる動作電圧値ごとの、前記論理セルのスルーレートに関するスルー情報と前記論理セルの配線抵抗および配線容量に関する負荷情報とが記憶された電圧条件パラメータ記憶部と、前記動作電圧値ごとの前記遅延および前記遅延のばらつき値が格納されたセルライブラリと、前記レイアウトデータ記憶部を参照して、前記論理セルの配置位置および電圧範囲に関する論理セル情報を算出する論理セル情報算出部と、前記電圧条件パラメータ記憶部を参照して、前記セルライブラリを生成するセルライブラリ生成部と、前記論理セル情報および前記セルライブラリを参照して、前記論理セルごとの前記ばらつき値を算出するタイミングばらつき値算出部と、前記論理セルごとの前記ばらつき値を参照して、前記論理セルの前記遅延の解析を行うタイミング解析部と、を有することを特徴とするタイミング解析装置が提供される。
【００１０】
このようなタイミング解析装置によれば、論理セルにかかる動作電圧値ごとの遅延および遅延のばらつき値が参照されて、論理セルごとのばらつき値が算出されて、算出されたばらつき値が参照されて、半導体集積回路の信号パスの遅延の解析が行われる。
【００１１】
また、本発明では上記課題を解決するために、半導体集積回路の論理セルにかかる動作電圧値ごとに、前記論理セルのスルーレートに関するスルー情報と前記論理セルの配線抵抗および配線容量に関する負荷情報とが記憶された電圧条件パラメータ記憶部を参照して、前記動作電圧値ごとの前記遅延および前記遅延のばらつき値を算出し、前記遅延および前記ばらつき値が格納されたセルライブラリが提供される。
【００１２】
このようなセルライブラリによると、論理セルにかかる動作電圧値ごとの遅延および遅延のばらつき値が参照されるようになる。
【発明の効果】
【００１３】
本発明では、論理セルにかかる電圧値ごとの遅延およびその遅延のばらつき値を参照して、論理セルごとのばらつき値を算出し、算出したばらつき値を参照して、半導体集積回路の信号パスの遅延の解析を行うようにした。これにより、論理セルの電圧ドロップや配置位置よって変動する電圧値ごとについて、遅延のばらつき値を考慮してタイミング解析を行うことにより、半導体集積回路の信号パスの遅延のばらつき値の範囲を狭めることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されない。
まず、本発明に至る過程で考えられる形態について説明し、それに対して本発明の概要および実施の形態について順に説明する。
【００１５】
図７は、本発明に至る過程で考えられるタイミング解析方法の解析フロー図である。
本発明に至る過程で考えられる半導体集積回路の信号パスの遅延のタイミング解析について以下に、解析フロー図５００に従って説明する。
【００１６】
［ステップＳ５０１］  論理回路情報を参照して、半導体集積回路のレイアウト設計が行われる。
［ステップＳ５０２］  設計された半導体集積回路から各セルの消費電力の計算が行われる。
【００１７】
［ステップＳ５０３］  ステップＳ５０１で設計されたレイアウトデータとセルの消費電力から消費電力が限界値以下である半導体集積回路の電源網解析が行われて、動作電圧値（＝標準電圧値−電圧ドロップ値）が算出される。そして、算出された動作電圧値が予め設定された基準値を満たすか否かが判断される。基準値を満たさない場合、ステップＳ５０１へ再び進められ、基準値を満たす場合、ステップＳ５０４へ進められる。
【００１８】
［ステップＳ５０４］  設計された半導体集積回路の信号パスの遅延のばらつき値が算出される。
［ステップＳ５０５］  ステップＳ５０４で得られた遅延のばらつき値が参照されて、半導体集積回路の信号パスの遅延のタイミング解析が行われる。解析の結果、タイミングエラーがある場合はステップＳ５０１へ再び進められ、タイミングエラーが無かった場合は、設計された半導体集積回路が正常範囲で動作することが確認されて、タイミング解析が終了する。
【００１９】
図８は、ばらつき値の動作電圧依存性を示したグラフである。
図８にて、横軸は論理セルの動作電圧値（ＶＤＤ［Ｖ］）を、縦軸は動作電圧値に対する信号パスの遅延のばらつき値（σ／μ［標準偏差／平均値］）を示している。図８から、遅延のばらつき値は論理セルの動作電圧値に依存して変化することがわかる。なお、既に説明したように、論理セル又はその配置位置によって電圧ドロップが生じるために、動作電圧値には、論理セルにおいて標準電圧値に電圧ドロップが考慮された電圧値であるものとしている。
【００２０】
したがって、図７の解析フロー図５００の流れに沿った半導体集積回路の信号パスの遅延のタイミング解析では、論理セルやその配置位置による電圧ドロップに起因して変動する遅延のばらつき値の影響が考慮されておらず、ばらつき値を一律として解析しており、正確なタイミング解析が行われていない。このため、半導体集積回路の設計に過剰な設計マージンを設定する必要があり、無駄が多い設計となる。
【００２１】
これに対して、本発明の概要について説明する。
図１は、本発明のタイミング解析方法の概要を示した解析フロー概略図である。
以下に、本発明のタイミング解析方法の概要についてこの解析フロー概要図１０を用いて説明する。
【００２２】
［ステップＳ１１］  レイアウトデータが参照され、半導体集積回路のレイアウト設計が行われる。
［ステップＳ１２］  設計された半導体集積回路について、論理セルの配置位置および電圧範囲に関する論理セル情報が算出される。
【００２３】
［ステップＳ１３］  論理セルの電圧値ごとの、スルーレートに関するスルー情報と、配線抵抗や配線容量に関する負荷情報とが記憶された電圧条件パラメータが参照されて、論理セルの動作電圧値ごとの遅延と遅延のばらつき値とが算出される。そして、論理セルの動作電圧値ごとの遅延と遅延のばらつき値とが格納されたセルライブラリが生成される。
【００２４】
［ステップＳ１４］  セルライブラリおよび論理セル情報が参照されて、論理セルの遅延のばらつき値を算出する。
［ステップＳ１５］  ステップＳ１４で算出された各論理セルの遅延のばらつき値が利用されて半導体集積回路のタイミング解析が行われる。
【００２５】
本発明では、以上のステップにより、論理セルやその配置位置による電圧ドロップに起因して変動する動作電圧値ごとについて、遅延のばらつき値を考慮してタイミング解析を行うことにより、従来一律で与えていた遅延のばらつき値の範囲を狭めることができる。このため正確に半導体集積回路のタイミング解析を行うことができ、得られる結果は半導体集積回路の実機に近いものとすることができる。したがって、過剰な設計マージン保証を行う必要がなくなり、無駄の無い半導体集積回路の設計を行うことができるようになる。
【００２６】
次に実施の形態について説明する。
本実施の形態では、１つのタイミング解析装置で構成され、論理セルの動作電圧値に依存して変化する遅延のばらつき値が考慮されて、タイミング解析が行われる。
【００２７】
図２は、実施の形態におけるタイミング解析装置のハードウェア構成を示す図である。
タイミング解析装置１００は、ＣＰＵ（Central Processing Unit）１０１によって装置全体が制御されている。ＣＰＵ１０１には、バス１０６を介してＲＡＭ（Random Access Memory）１０２、ハードディスクドライブ（ＨＤＤ：Hard Disk Drive）１０３、グラフィック処理装置１０４および入力インタフェース１０５が接続されている。
【００２８】
ＲＡＭ１０２には、ＣＰＵ１０１に実行させるＯＳ（Operating System）プログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１０２には、ＣＰＵ１０１による処理に必要な各種データが格納される。ＨＤＤ１０３には、ＯＳプログラムやアプリケーションプログラムが格納される。
【００２９】
グラフィック処理装置１０４には、モニタ２１が接続されている。グラフィック処理装置１０４は、ＣＰＵ１０１からの命令に従って、画像をモニタ２１の画面に表示させる。
入力インタフェース１０５には、キーボード２２とマウス２３とが接続されている。入力インタフェース１０５は、キーボード２２やマウス２３から送られてくる信号を、バス１０６を介してＣＰＵ１０１に送信する。
【００３０】
以上のようなハードウェア構成によって、本実施の形態の処理機能を実現することができる。
図３は、実施の形態におけるタイミング解析装置の機能を示すブロック図である。
【００３１】
タイミング解析装置１００は、レイアウトデータ記憶部１１０、電圧条件パラメータ記憶部１２０、セルライブラリ１３０、初期設定部１４０、論理セル情報算出部１５０、セルライブラリ生成部１６０、タイミングばらつき値算出部１７０およびタイミング解析部１８０から構成されている。
【００３２】
レイアウトデータ記憶部１１０には、レイアウトデータが格納されている。
電圧条件パラメータ記憶部１２０には、論理セルにかかる動作電圧値ごとの、論理セルのスルーレートに関するスルー情報と配線抵抗や配線容量の負荷情報とが格納されている。なお、これらの情報はテーブルもしくは関数として管理されて、格納される。
【００３３】
セルライブラリ１３０には、論理セルの動作電圧値、動作電圧値に対応した遅延およびそのばらつき値が記載される。
初期設定部１４０は、レイアウト設計部１４０ａ、消費電力算出部１４０ｂおよび電源網解析部１４０ｃによって構成されており、解析対象となる半導体集積回路の初期設定が行われる。
【００３４】
レイアウト設計部１４０ａでは、レイアウトデータ記憶部１１０を参照して、レイアウト設計によって、半導体集積回路における論理セルなどの配置配線が行われる。
消費電力算出部１４０ｂは、レイアウト設計部１４０ａで設計された半導体集積回路の消費電力を算出する。算出した消費電力が予め決めてある基準値を満たすか否かを判断する。
【００３５】
電源網解析部１４０ｃは、レイアウト設計部１４０ａで設計された半導体集積回路の電源網を解析し、電圧ドロップ値を算出する。算出した電圧ドロップ値が予め決めた基準値を満たすか否かを判断する。
【００３６】
論理セル情報算出部１５０は、レイアウトデータ記憶部１１０を参照して、論理セルの配置位置および電圧範囲を算出する。
図４は、ネットリストおよび論理セル情報を示すリストの例である。なお、図４（Ａ）のネットリストのリスト１６１ａでは、セル“ＡＡＡ”が“ｎｅｔ１”および“ｎｅｔ２”、リスト１６１ｂでは、セル“ＡＡＡ”が“ｎｅｔ３”および“ｎｅｔ４”に接続されていることを示している。また、図４（Ｂ）の論理セル情報リストのリスト１６２ａ，１６２ｂは、“セル名、最小動作電圧値、最大動作電圧値、セルの接続情報”を示している。
【００３７】
論理セル情報算出部１５０が、例えば、図４（Ａ）に示すネットリストから論理セルの配置位置および電圧範囲を算出すると、図４（Ｂ）に示す論理セル情報リストが得られる。
【００３８】
セルライブラリ生成部１６０は、電圧条件パラメータ記憶部１２０を参照して、論理セルの動作電圧値、動作電圧値ごとに対応した遅延およびその遅延のばらつき値を生成して、セルライブラリ１３０に格納させる。
【００３９】
図５は、論理セルの動作電圧値に対する遅延のばらつき値を示したテーブル例である。
セルライブラリ１３０には、例えば、図５に示すように、各動作電圧値に対する遅延のばらつき値がテーブルとして管理、格納される。またセルライブラリ１３０では、テーブル以外に、例えば、平均値μ＝ｆ（ＶＤＤ）、標準偏差σ＝ｇ（ＶＤＤ）（ｆ（）は平均値の電圧値に対する関数、ｇ（）は標準偏差の電圧値に対する関数、ＶＤＤは動作電圧値）などの関数として管理、格納することも可能である。
【００４０】
タイミングばらつき値算出部１７０は、レイアウトデータから論理セルを認識し、論理セル情報とセルライブラリ１３０とを参照して、論理セルの遅延のばらつき値を算出する。例えば、再び図５を用いると、電源網解析結果により、動作電圧値が１．１Ｖ以上の場合は、１．１Ｖ時のばらつき値（１σで０．０７）を適用させる。
【００４１】
タイミング解析部１８０は、タイミングばらつき値算出部１７０が算出したばらつき値を参照して、半導体集積回路の信号パスの遅延の解析を行い、タイミングエラーがあるか否かを判断する。
【００４２】
以上のようにして、タイミング解析装置１００では、タイミングばらつき値算出部１７０によって生成された論理セルにかかる動作電圧値の信号パスの遅延のばらつき値が考慮されてタイミング解析部１８０にて解析が行われる。
【００４３】
次に、このようなタイミング解析装置１００を用いたタイミング解析について、具体的に解析フロー図を用いて説明する。
図６は、実施の形態におけるタイミング解析装置のフローチャート図である。
【００４４】
タイミング解析装置１００によって行われる半導体集積回路のタイミング解析について、解析フロー図２０を用いて以下に説明する。
［ステップＳ２１］  初期設定部１４０のレイアウト設計部１４０ａは、レイアウトデータ記憶部１１０を参照して、半導体集積回路を設計する。
【００４５】
［ステップＳ２２］  初期設定部１４０の消費電力算出部１４０ｂは、ステップＳ２１で設計した半導体集積回路の各セルの消費電力を算出する。
［ステップＳ２３］  初期設定部１４０の電源網解析部１４０ｃは、ステップＳ２１で設計され、かつ、消費電力が基準値を満たす半導体集積回路の電源網解析を行って、動作電圧値を算出する。電源網解析部１４０ｃは、算出した動作電圧値が予め設定された基準値を満たすか否かを判断する。基準値を満たさない場合、ステップＳ２１へ再び進められ、基準値を満たす場合、ステップＳ２４へ進められる。
【００４６】
［ステップＳ２４］  論理セル情報算出部１５０は、レイアウトデータ記憶部１１０を参照して、論理セルの配置位置および電圧範囲を算出する。
［ステップＳ２５］  セルライブラリ生成部１６０は、電圧条件パラメータ記憶部１２０を参照して、論理セルの動作電圧値と、動作電圧値に対応した遅延と、遅延のばらつき値とを算出する。セルライブラリ生成部１６０は、算出した論理セルの動作電圧値と、動作電圧値に対応した遅延と、その遅延のばらつき値とを保持するセルライブラリ１３０を生成する。
【００４７】
［ステップＳ２６］  タイミングばらつき値算出部１７０は、論理セル情報とセルライブラリ１３０とを参照して、例えばモンテカルロ法を用いて、論理セルの遅延のばらつき値を算出する。
【００４８】
［ステップＳ２７］  タイミング解析部１８０は、タイミングばらつき値算出部１７０で算出されたばらつき値を利用して、半導体集積回路の遅延の解析を行う。解析の結果、タイミングエラーがあればステップＳ２１へ再び進められ、タイミングエラーが無ければ、設計した半導体集積回路が正常範囲で動作することが確認されて、タイミング解析が終了する。
【００４９】
以上のように、論理セルやその配置位置による電圧ドロップに起因して変動する動作電圧値ごとについて、遅延のばらつき値を考慮してタイミング解析を行うことにより、従来一律で与えていた遅延のばらつき値の範囲を狭めることができる。このため正確に半導体集積回路のタイミング解析を行うことができ、得られる結果は半導体集積回路の実機に近いものとすることができる。したがって、過剰な設計マージン保証を行う必要がなくなり、無駄の無い半導体集積回路の設計を行うことができるようになる。
【図面の簡単な説明】
【００５０】
【図１】本発明のタイミング解析方法の概要を示した解析フロー概略図である。
【図２】実施の形態におけるタイミング解析装置のハードウェア構成を示す図である。
【図３】実施の形態におけるタイミング解析装置の機能を示すブロック図である。
【図４】ネットリストおよび論理セル情報を示すリストの例である。
【図５】論理セルの動作電圧値に対する遅延のばらつき値を示したテーブル例である。
【図６】実施の形態におけるタイミング解析装置のフローチャート図である。
【図７】本発明に至る過程で考えられるタイミング解析方法の解析フロー図である。
【図８】ばらつき値の動作電圧依存性を示したグラフである。
【符号の説明】
【００５１】
１００  タイミング解析装置
１１０  レイアウトデータ記憶部
１２０  電圧条件パラメータ記憶部
１３０  セルライブラリ
１４０  初期設定部
１４０ａ  レイアウト設計部
１４０ｂ  消費電力算出部
１４０ｃ  電源網解析部
１５０  論理セル情報算出部
１６０  セルライブラリ生成部
１７０  タイミングばらつき値算出部
１８０  タイミング解析部
【図１】
2008226199.tif 000003
【図２】
2008226199.tif 000004
【図３】
2008226199.tif 000005
【図４】
2008226199.tif 000006
【図５】
2008226199.tif 000007
【図６】
2008226199.tif 000008
【図７】
2008226199.tif 000009
【図８】
2008226199.tif 000010