(57)【要約】【課題】半導体素子に発生する応力を抑えることによって電気的特性の劣化を防ぐことを可能とした半導体パッケージを提供する。【解決手段】フィラー８を含有する封止樹脂６により半導体素子２が封止された半導体パッケージ１において、封止樹脂６中のフィラー分布を７０〜９０重量％の範囲に抑えることで、半導体素子２に局所的な応力が発生することを防止し、更なる信頼性の向上を図る。【選択図】図１
2008227219.tif 000002
【特許請求の範囲】
【請求項１】
フィラーを含有する封止樹脂により半導体素子が封止された半導体パッケージであって、
前記封止樹脂中における前記フィラーの分布が７０〜９０重量％の範囲にあることを特徴とする半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィラーを含有する封止樹脂により半導体素子が封止された半導体パッケージに関する。
【背景技術】
【０００２】
近年、半導体素子の集積度が年々向上し、それに伴ってチップサイズの大型化や、配線の微細化、多層化などが進んでいる。一方、実装の高密度化のためには、パッケージサイズの小型化及び薄型化が必要となっている。
【０００３】
例えば、ＢＧＡ(Ball Grid Array)やＣＳＰ(Chip Size Package)などは、プリント配線板上に半導体素子を実装し、この半導体素子とプリント配線板との間をワイヤーボンディングで接続した後に、プリント配線板の片面を封止樹脂により封止した構造を有している。この場合、プリント配線板の裏面全面に接続端子を設けることが可能なため、多ピン化に対応可能なパッケージとなっている。
【０００４】
しかしながら、樹脂の硬化反応を用い封止された半導体パッケージでは、封止の際にプリント配線板と封止樹脂との線膨張係数の違いによって生じる熱収縮の差から生じる反りや特に樹脂の成形収縮力によって、半導体素子に発生する応力によってビット不良などの電気的特性の劣化が生じるなどの問題があった。
【０００５】
半導体パッケージでは、このような反りの発生を低減するために、封止樹脂にフィラーと呼ばれる無機質充填剤を充填することが一般に行われている（例えば、特許文献１〜４を参照）。しかしながら、従来の半導体パッケージでは、反りの発生が実装の際に問題となる場合が多く、上述した半導体素子に発生する応力によって電気的特性が劣化することについてはあまり考慮されていない。特に、封止樹脂中におけるフィラーの分布が電気的特性の劣化を引き起こすことがある。しかしながら、このフィラー分布が半導体パッケージの信頼性を損なう恐れを考慮した設計になっていないのが現状である。
【特許文献１】特開平９−３１６３０４号公報
【特許文献２】特開平８−１９９０４５号公報
【特許文献３】特開平８−１２４９５６号公報
【特許文献４】特開平６−２３９９７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は、このような従来の事情に鑑みて提案されたものであり、半導体素子に発生する局所的な応力を抑えることによって、電気的特性の劣化を防ぎ、更なる信頼性の向上を可能とした半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【０００７】
この目的を達成するために、請求項１に係る発明は、フィラーを含有する封止樹脂により半導体素子が封止された半導体パッケージであって、封止樹脂中におけるフィラーの分布が７０〜９０重量％の範囲にあることを特徴とする。
【発明の効果】
【０００８】
以上のように、本発明に係る半導体パッケージでは、封止樹脂中のフィラー分布を７０〜９０重量％の範囲に抑えることで、半導体素子に局所的な応力が発生することを防止し、更なる信頼性の向上を図ることが可能である。
【発明を実施するための最良の形態】
【０００９】
以下、本発明を適用した半導体パッケージについて、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
【００１０】
本実施形態では、図１に示すようなＢＧＡの半導体パッケージ１に本発明を適用する場合を例に挙げて説明する。なお、本発明は、ＢＧＡに限らず、フィラーを含有する封止樹脂により半導体素子が封止された半導体パッケージに対して広く適用することが可能であるが、ＢＧＡやＣＳＰなどの封止樹脂により片面のみが封止された半導体パッケージに対して特に有効である。
【００１１】
半導体パッケージ１は、図１に示すように、半導体素子２と、この半導体素子２を実装するプリント配線板３とを備えている。半導体素子２は、接着剤や接着シートなどの接着層４を介してプリント配線板２上に実装されている。半導体素子２とプリント配線板３との間は、金線５をワイヤーボンディングすることで電気的に接続されている。なお、半導体素子２とプリント配線板３との間の接続には、フリップチップ技術等を用いてもよい。
【００１２】
半導体パッケージ１は、このような半導体素子２が実装されたプリント配線板３の一方の面を封止樹脂６により封止した構造を有している。封止樹脂６による封止の際は、例えばトランスファー方式やポッティング方式などのモールド成形法を用いることができる。一方、プリント配線板３の他の面には、この半導体パッケージ１の接続端子となる複数のはんだボール７が設けられている。
【００１３】
封止樹脂６は、エポキシ樹脂などの熱硬化性樹脂に無機質充填剤であるフィラー８を充填したものからなる。フィラー８は、封止の際にプリント配線板３と封止樹脂６との線膨張係数の違いによって生じる熱収縮の差を小さくし、反りの発生を低減するために用いられている。このようなフィラー８としては、例えばシリカ粉末や、ケイ酸カルシウム、炭酸カルシウム、アルミナ、クレー、タルクなどを挙げることができる。この中でも特に、溶融性シリカ粉末や結晶性シリカ粉末などのシリカ粉末を用いることが好ましい。また、フィラーの粒径は、φ７０μｍ以下であることが好ましく、より好ましくは、φ５０μｍ以下である。
【００１４】
なお、封止樹脂６には、上記成分以外にも必要に応じて、例えば、硬化促進剤や、難燃剤、離型剤、カップリング剤、顔料などを添加することができる。
硬化促進剤としては、例えば、三級アミンや、四級アンモニウム塩、イミダゾール類、ホウ素化合物などを挙げることができる。 
三級アミンとしては、例えば、トリエタノールアミン、テトラメチルヘキサジアミン、トリエチレンジアミン、ジメチルアニリン、ジメチルアミノエタノール、ジエチルアミノエタノール、２，４，６−トリス（ジメチルアミノエチル）フェノール、Ｎ，Ｎ′−ジメチルピペラジン、ピリジン、ピコリン、１，８−ジアザ−ビシクロ（５，４，０）ウンデセン−７、ベンジルジメチルアミン、２−（ジメチルアミノ）メチルフェノールなどを挙げることができる。
四級アンモニウム塩としては、例えば、ドデシルトリメチルアンモニウムアイオダイド、セチルトリメチルアンモニウムクロライド、ベンジルジメチルテトラブチルアンモニウムクロライド、ステアリルトリメチルアンモニウムクロライドなどを挙げることができる。
イミダゾール類としては、例えば、２−メチルイミダゾール、２−ウンデシルイミダゾール、２−エチルイミダゾール、１−ベンジル−２−メチルイミダゾール、１−シアノエチル−２−ウンデシルイミダゾールなどを挙げることができる。
ホウ素化合物としては、例えば、テトラフェニルボロン、トリフェニルホスフィン、テトラフェニルボレート、Ｎ−メチルモルホリンテトラフェニルボレートなどを挙げることができる。
難燃剤としては、例えば、カーボンブラックや、三酸化アンチモンなどを挙げることができる。
離型剤としては、例えば、従来公知のステアリン酸や、パルミチン酸等の長鎖カルボン酸、ステアリン酸亜鉛、ステアリン酸カルシウム等の長鎖カルボン酸の金属塩、カルナバワックス、モンタンワックス等のワックス類などを挙げることができる。
カップリング剤としては、例えば、シランカップリング剤などを挙げることができる。
【００１５】
ところで、本発明者らは、図２に示すように、封止樹脂６中のフィラー８の分布において、フィラー８が疎な領域とフィラー８が密な領域と間の境界付近Ｓで、半導体素子２のビット不良が生じ易いことを見出した。これは、フィラー分布の疎密の境界付近Ｓで半導体素子２に局所的な応力が発生し易いためと考えられる。
【００１６】
そこで、本発明を適用した半導体パッケージ１では、上述した封止樹脂６中におけるフィラー８の分布を７０〜９０重量％の範囲に抑えることで、封止樹脂６の熱収縮によって半導体素子２に発生する応力の面内分布を一様にし、更なる信頼性の向上を図った。
【００１７】
ここで、封止樹脂中のフィラー分布を変化させた際に半導体素子に発生する応力について測定した結果を図３に示す。
図３に示すように、フィラー分布を７０〜９０重量％の範囲に抑えることで、フィラー８が疎（７０重量％）な領域に発生する応力（−２００ＭＰａ）と、フィラー８が密（９０重量％）な領域に生じる応力（−１００ＭＰａ）との差を１００ＭＰａ以内に抑えることができる。
【００１８】
また、フィラーの含有量を７０，８０，９０重量％と変化させたときのヤング率と、線膨張係数とを測定した結果を表１に示す。
【００１９】
【表１】
2008227219.tif 000003
【００２０】
表１に示すように、フィラーの含有量を７０〜９０重量％の範囲とすることで、ビット不良などの電気的特性の劣化が生じない程度にヤング率と線膨張係数とを低く抑えることができる。
【００２１】
以上のように、本発明を適用した半導体パッケージ１では、封止樹脂６中のフィラー布を７０〜９０重量％の範囲に抑えることで、半導体素子２に局所的な応力が発生することを防止し、更なる信頼性の向上を図ることが可能である。
【図面の簡単な説明】
【００２２】
【図１】図１は、半導体パッケージの一例を示す断面図である。
【図２】図２は、図１中の囲み部分Ａを拡大して示す断面図である。
【図３】図３は、フィラー分布と半導体素子に発生する応力との関係を示す特性図である。
【符号の説明】
【００２３】
１…半導体パッケージ
２…半導体素子
３…プリント配線板
４…接着層
５…金線
６…封止樹脂
７…はんだボール
８…フィラー
【図１】
2008227219.tif 000004
【図２】
2008227219.tif 000005
【図３】
2008227219.tif 000006