(57)【要約】【課題】特定の表示パターンによるフリッカを抑制してフリッカを低減することができる平面表示装置及びその表示方法を提供する。【解決手段】  複数の画素ＰＸがマトリクス状に配置される表示パネルＤＰと、複数の画素の各々に映像信号に対応した階調信号を周期的に出力する表示パネル駆動部ＸＤとを備え、表示パネル駆動部は、上下左右隣り合う画素全てに逆の極性の信号を印加するドット反転駆動と、画素１ライン毎に逆の極性の信号を印加するライン反転駆動を１または２フレーム期間毎に交互に行うように構成されている平面表示装置である。【選択図】図６
2008216893.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素がマトリクス状に配置される表示パネルと、
前記複数の画素の各々に映像信号に対応した階調信号を周期的に出力する表示パネル駆動部とを備え、
前記表示パネル駆動部は、
上下左右隣り合う画素全てに逆の極性の信号を印加するドット反転駆動と、画素１ライン毎に逆の極性の信号を印加するライン反転駆動を１または２フレーム期間毎に交互に行うように構成されていること
を特徴とする平面表示装置。
【請求項２】
複数の画素がマトリクス状に配置される表示パネルと、
前記複数の画素の各々に映像信号に対応した階調信号を周期的に出力する表示パネル駆動部とを備え、
前記表示パネル駆動部は、
前記マトリクスの前記複数の画素の奇数列と偶数列の信号の極性をそれぞれ２フレーム毎に反転するとともに、その奇数列と偶数列の信号極性の反転のタイミングを１フレームずらすよう構成されていること
を特徴とする平面表示装置。
【請求項３】
前記表示パネル駆動部は、
デジタルの画像データのうち奇数番の画像データを、奇数列の各前記画素に対するアナログの階調信号に変換する第１のＤ／Ａ変換部と、
デジタルの画像データのうち偶数番の画像データを、偶数列の各前記画素に対するアナログの階調信号に変換する第２のＤ／Ａ変換部と、
前記デジタルの画像データをアナログの階調信号に変換するための第１及び第２の基準信号をそれぞれ前記第１及び第２のＤ／Ａ変換部に出力する階調基準信号出力部と
を備えたことを特徴とする請求項２に記載の平面表示装置。
【請求項４】
前記階調基準信号出力部は、
入力される２つの信号の組み合わせに基づいて前記第１及び第２の基準信号を生成して出力すること
を特徴とする請求項３に記載の平面表示装置。
【請求項５】
第３の基準信号を前記階調基準信号出力部に供給する階調基準信号発生部を更に有し、
前記階調基準信号出力部は、前記第３の基準信号から前記第１及び第２の基準信号を抽出することを特徴とする請求項４に記載の平面表示装置。
【請求項６】
前記２つの信号の組み合わせと前記第１及び第２の基準信号とを対応付ける情報を格納した書き換え可能なメモリを更に有し、
前記階調基準信号出力部は、前記メモリに格納された前記情報に基づいて前記第１及び第２の基準信号を抽出することを特徴とする請求項５に記載の平面表示装置。
【請求項７】
前記２つの信号は、それぞれ２値状態をもつ第１及び第２の極性信号であり、
前記第１の極性信号は、１水平期間毎に２値状態が交互に変化し、前記第２の極性信号は、１フレーム期間毎に２値状態が交互に変化することを特徴とする請求項４に記載の平面表示装置。
【請求項８】
複数の画素がマトリクス状に配置される表示パネルと、前記複数の画素の各々に映像信号に対応した階調信号を周期的に出力する表示パネル駆動部とを備えた平面表示装置の表示方法であって、
前記表示パネル駆動部は、上下左右隣り合う画素全てに逆の極性の信号を印加するドット反転駆動と、画素１ライン毎に逆の極性の信号を印加するライン反転駆動を１または２フレーム期間毎に交互に実行することを特徴とする表示方法。
【請求項９】
複数の画素がマトリクス状に配置される表示パネルと、前記複数の画素の各々に映像信号に対応した階調信号を周期的に出力する表示パネル駆動部とを備えた平面表示装置の表示方法であって、
前記表示パネル駆動部は、前記マトリクスの前記複数の画素の奇数列と偶数列の信号の極性をそれぞれ２フレーム毎に反転するとともに、その奇数列と偶数列の信号極性の反転のタイミングを１フレームずらして実行することを特徴とする表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、平面表示装置及びその表示方法に関する。
【背景技術】
【０００２】
液晶表示装置に代表される平面表示装置は、コンピュータ、カーナビゲーションシステム、あるいはテレビ受信機等の表示装置として広く利用されている。液晶表示装置は、一般に複数の液晶画素のマトリクスアレイを含む液晶表示パネル、この液晶表示パネルを照明するバックライト、並びにこれら液晶表示パネルおよびバックライトを制御する表示制御回路を有する。  
ところで、使用される液晶セルの特性の劣化を防ぎ、残像などの表示品質を維持するために、液晶セルは交流駆動される。即ち、液晶セルに印加される電圧の極性が交互に反転される。この結果、交流駆動時に液晶セルに加わる残留直流電圧の影響により表示ムラ（フリッカ）が発生する。
【０００３】
このようなフリッカを軽減する反転駆動法として、ドット反転駆動法とライン反転駆動法が知られている（例えば、特許文献１参照）。図７は、ドット反転駆動法とライン反転駆動法によって各液晶セルに印加される電圧の極性を示している。
【０００４】
図７の（１）に示すドット反転駆動法では、隣り合うドット毎に信号電圧の極性を反転し、さらに１フレーム毎にその極性を反転する。図７の（２）に示すライン反転駆動法では、１ライン走査毎に信号電圧の極性を反転し、さらに１フレーム毎にその極性を反転する。
【特許文献１】特開２００５−２５７９２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このように、隣り合う画素の極性を反転させることでフリッカを抑制することができるが、いずれの駆動方式においてもフリッカを生じさせるようなパターンがある。即ち、何れの駆動方式であってもドットフリッカパターン、ラインフリッカパターンと呼ばれる特定の表示パターンでフリッカが目立ってしまう。
【０００６】
本発明はかかる事情に鑑みてなされたものであって、特定の表示パターンによるフリッカを抑制してフリッカを低減することができる平面表示装置及びその表示方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するための本発明に係る平面表示装置は、複数の画素がマトリクス状に配置される表示パネルと、前記複数の画素の各々に映像信号に対応した階調信号を周期的に出力する表示パネル駆動部とを備え、前記表示パネル駆動部は、上下左右隣り合う画素全てに逆の極性の信号を印加するドット反転駆動と、画素１ライン毎に逆の極性の信号を印加するライン反転駆動を１または２フレーム期間毎に交互に行うように構成されている。
【０００８】
また本発明に係る平面表示装置は、複数の画素がマトリクス状に配置される表示パネルと、前記複数の画素の各々に映像信号に対応した階調信号を周期的に出力する表示パネル駆動部とを備え、前記表示パネル駆動部は、前記マトリクスの前記複数の画素の奇数列と偶数列の信号の極性をそれぞれ２フレーム毎に反転するとともに、その奇数列と偶数列の信号極性の反転のタイミングを１フレームずらすよう構成されている。
【０００９】
また本発明に係る表示方法は、複数の画素がマトリクス状に配置される表示パネルと、前記複数の画素の各々に映像信号に対応した階調信号を周期的に出力する表示パネル駆動部とを備えた平面表示装置の表示方法であって、前記表示パネル駆動部は、上下左右隣り合う画素全てに逆の極性の信号を印加するドット反転駆動と、画素１ライン毎に逆の極性の信号を印加するライン反転駆動を１または２フレーム期間毎に交互に実行する。
【００１０】
また本発明に係る表示方法は、複数の画素がマトリクス状に配置される表示パネルと、前記複数の画素の各々に映像信号に対応した階調信号を周期的に出力する表示パネル駆動部とを備えた平面表示装置の表示方法であって、前記表示パネル駆動部は、前記マトリクスの前記複数の画素の奇数列と偶数列の信号の極性をそれぞれ２フレーム毎に反転するとともに、その奇数列と偶数列の信号極性の反転のタイミングを１フレームずらして実行する。
【発明の効果】
【００１１】
本発明の平面表示装置及び表示方法によれば特定の表示パターンによるフリッカを抑制してフリッカを低減することができる。
【発明を実施するための最良の形態】
【００１２】
〔第１の実施の形態〕
以下、本発明の一実施形態に係る平面表示装置について添付図面を参照して説明する。なお、以下には動画応答性が良好なＯＣＢモード液晶を用いた液晶表示装置を例として説明するが、本発明はこの例に限定されるものではない。
【００１３】
図１は、液晶表示装置の回路構成を概略的に示す図である。  
液晶表示装置は、複数のＯＣＢ液晶画素ＰＸを有するＯＣＢモードの液晶表示パネルＤＰ、および液晶表示パネルＤＰおよびバックライトＢＬを制御する表示制御回路ＣＴＬを備える。液晶表示パネルＤＰはアレイ基板１および対向基板２間に液晶層３を挟持した構造である。
【００１４】
ＯＣＢモードの液晶表示パネルでは、画素電極および共通電極上で互いに平行にラビングされた配向膜によって電源投入前において液晶分子はほとんど寝ているスプレイ配向になる。液晶表示パネルは、電源投入に伴う初期化処理で印加する比較的強い電界によりこれら液晶分子をスプレイ配向からベンド配向に転移させてから表示動作を行う。
【００１５】
このようなＯＣＢモードの液晶表示パネルでは、一旦ベンド配向に転移しても、スプレイ配向のエネルギとベンド配向のエネルギとが拮抗するレベル以下の電圧印加状態や電圧無印加状態が長期間続く場合に、再びスプレイ配向に逆転移してしまうという性質を有する。スプレイ配向では、視野角特性がベンド配向に対して大きく異なることから表示異常となる。
【００１６】
従来、ベンド配向からスプレイ配向への逆転移を防止するため、例えば１フレームの画像を表示するフレーム期間の一部で逆転移を防止する程度に大きな電圧をＯＣＢモード液晶に印加する駆動方式や、スプレイ配向のエネルギとベンド配向のエネルギとが拮抗するレベル以下の電圧を用いない駆動方式が知られている。ノーマリホワイトの液晶表示パネルでは、前者の駆動方式として、逆転移防止電圧として黒表示電圧を用いることで、逆転移を効果的に防止できると共に、動画の表示性能を向上することができ、黒挿入駆動と呼ばれる。
【００１７】
本液晶層３はＯＣＢモードの液晶であり、ノーマリホワイトの表示動作のために予めスプレイ配向からベンド配向に転移され、周期的に黒表示となる電圧を印加する黒挿入駆動を採用することによりベンド配向からスプレイ配向への逆転移が阻止されている。  
表示制御回路ＣＴＬは、アレイ基板１および対向基板２から液晶層３に印加される液晶駆動電圧により液晶表示パネルＤＰの透過率を制御する。
【００１８】
アレイ基板１は、複数の画素電極ＰＥ、複数のゲート線Ｙ（Ｙ１，・・・，Ｙｍ）、複数のソース線Ｘ（Ｘ１，・・・，Ｘｎ）、画素スイッチング素子Ｗ、ゲートドライバＹＤ、およびソースドライバＸＤを有する。  
画素電極ＰＥは、例えばガラス等の透明絶縁基板上にマトリクス状に配置される。ゲート線Ｙ（Ｙ１，・・・，Ｙｍ）は、複数の画素電極ＰＥの行に沿って配置される。ソース線Ｘ（Ｘ１，・・・，Ｘｎ）は、複数の画素電極ＰＥの列に沿って配置される。画素スイッチング素子Ｗは、これらゲート線Ｙおよびソース線Ｘの交差位置近傍に配置される。ゲートドライバＹＤは、複数のゲート線Ｙを順次駆動する。ソースドライバＸＤは、各ゲート線Ｙが駆動される間に複数のソース線Ｘを駆動する。
【００１９】
各画素スイッチング素子Ｗは、例えばポリシリコン薄膜トランジスタからなる。この場合、薄膜トランジスタのゲートが対応するゲート線Ｙに接続され、ソースおよびドレインが対応するソース線Ｘおよび１個の画素電極ＰＥ間にそれぞれ接続される。  
尚、ゲートドライバＹＤは画素スイッチング素子Ｗと同一工程で同時に形成されるポリシリコン薄膜トランジスタを用いてアレイ基板1に一体的に構成される。また、ソースドライバＸＤはＣＯＧ（Chip On Glass）技術によりアレイ基板１にマウントされた集積回路（ＩＣ）チップである。
【００２０】
対向基板２は、例えばガラス等の透明絶縁基板上に配置されるカラーフィルタ（図示せず）、および複数の画素電極ＰＥに対向してカラーフィルタ上に配置される共通電極ＣＥ等を含む。  
各画素電極ＰＥおよび共通電極ＣＥは、光透過型の場合は、例えばＩＴＯ等の透明電極材料で構成することができる。画素電極ＰＥおよび共通電極ＣＥからの電界に対応して液晶層３の液晶分子配列が制御される。画素電極ＰＥ、共通電極ＣＥ及び液晶層３で構成される画素領域が、液晶画素ＰＸを構成する。また、それぞれの画素ＰＸは補助容量Ｃｓを有する。これら補助容量Ｃｓはアレイ基板１側において複数行の画素電極ＰＥにそれぞれ容量結合した複数の補助容量線を共通電極ＣＥに電気的に接続することにより得られる。
【００２１】
表示制御回路ＣＴＬは、駆動用電圧発生回路４及びコントローラ回路５を備える。駆動用電圧発生回路４は、液晶表示パネルＤＰの駆動用電圧と階調基準電圧とを発生する。コントローラ回路５は、ゲートドライバＹＤ及びソースドライバＸＤを制御する。
【００２２】
駆動用電圧発生回路４は、補償電圧発生回路６、階調基準電圧発生回路７、およびコモン電圧発生回路８を含む。  
補償電圧発生回路６は、ゲートドライバＹＤを介して補助容量線Ｃに印加される補償電圧Ｖeを発生する。この補償電圧Ｖeは、１行分のスイッチング素子Ｗが非導通となるときに、これらスイッチング素子Ｗに対応した行の補助容量線ＣにゲートドライバＹＤを介して印加される。階調基準電圧発生回路７は、ソースドライバＸＤによって用いられる所定数の階調基準電圧Ｖ０〜Ｖｎを発生する。コモン電圧発生回路８は、共通電極ＣＥに印加されるコモン電圧Ｖcomを発生する。
【００２３】
コントローラ回路５は、垂直タイミング制御回路１１、水平タイミング制御回路１２、及び画像データ変換回路１４を含む。
【００２４】
垂直タイミング制御回路１１は、外部信号源ＳＳから入力される同期信号ＳＹＮＣに基づいてゲートドライバＹＤに対する制御信号ＣＴＹを発生する。水平タイミング制御回路１２は、外部信号源ＳＳから入力される同期信号ＳＹＮＣに基づいてソースドライバＸＤに対する制御信号ＣＴＸを発生する。画像データ変換回路１４は、１フレーム期間毎に外部信号源ＳＳから入力される複数の画素データに基づいて複数の液晶画素ＰＸに対する解像度および階調等の変換を行う。
【００２５】
画像データは複数の液晶画素ＰＸに対する複数の画素データＤＩからなり、例えば１フレーム期間毎に更新される。制御信号ＣＴＹはゲートドライバＹＤに供給され、制御信号ＣＴＸは画像データ変換回路１４から変換結果として得られる画素データＤＯと共にソースドライバＸＤに供給される。  
制御信号ＣＴＹは上述のように順次複数のゲート線Ｙを駆動する動作をゲートドライバＹＤに行わせるために用いられる。制御信号ＣＴＸは画素データＤＯを複数のソース線Ｘにそれぞれ割り当てると共に出力極性を指定する動作をソースドライバＸＤに行わせるために用いられる。
【００２６】
ゲートドライバＹＤは制御信号ＣＴＹの制御により１フレーム期間において複数のゲート線Ｙ１，・・・，Ｙｍを階調表示用および黒挿入用に順次選択し、各行の画素スイッチング素子Ｗを１水平期間Ｈだけ導通させる駆動信号としてオン電圧を選択ゲート線Ｙに供給する。
【００２７】
ソースドライバＸＤは上述の階調基準電圧発生回路７から供給される所定数の階調基準電圧Ｖ０〜Ｖｎに基づいて画素データＤＯをそれぞれ画素電圧Ｖsに変換し、対応するソース線Ｘ１，・・・，Ｘｎに並列的に出力する。
【００２８】
画素電圧Ｖsは共通電極ＣＥのコモン電圧Ｖcomを基準として画素電極ＰＥに印加される電圧であり、コモン電圧Ｖcomに対して極性反転される。
【００２９】
また、補償電圧Ｖeは１行分のスイッチング素子Ｗが非導通となるときにこれらスイッチング素子Ｗに接続されるゲート線Ｙに対応した補助容量線ＣにゲートドライバＹＤを介して印加され、これらスイッチング素子Ｗの寄生容量によって１行分の画素ＰＸに生じる画素電圧Ｖsの変動を補償するために用いられる。
【００３０】
ゲートドライバＹＤが例えばゲート線Ｙ１をオン電圧により駆動してこのゲート線Ｙ１に接続された全ての画素スイッチング素子Ｗを導通させると、ソース線Ｘ１，・・・，Ｘｎ上の画素電圧Ｖsがこれら画素スイッチング素子Ｗをそれぞれ介して対応画素電極ＰＥおよび補助容量Ｃｓの一端に供給される。また、ゲートドライバＹＤはこのゲート線Ｙ１に対応した補助容量線Ｃ１に補償電圧発生回路６からの補償電圧Ｖeを出力し、ゲート線Ｙ１に接続された全ての画素スイッチング素子Ｗを１水平期間だけ導通させた直後にこれら画素スイッチング素子Ｗを非導通にするオフ電圧をゲート線Ｙ１に出力する。補償電圧Ｖeはこれら画素スイッチング素子Ｗが非導通になったときにこれらの寄生容量の影響による画素電圧Ｖsの変動、すなわち突き抜け電圧ΔＶｐを実質的にキャンセルする。
【００３１】
図２は、ソースドライバＸＤの構成を概略的に示す図である。  
ソースドライバＸＤは、シフトレジスタ２１、サンプリング・ロードラッチ２２、デジタルアナログ（Ｄ／Ａ）変換回路２３、出力バッファ回路２４および階調基準電圧切替回路２７を含む。  
制御信号ＣＴＸには、一行分の画素データの取り込み開始タイミングを制御する水平スタート信号ＳＴＨ、シフトレジスタ２１において水平スタート信号ＳＴＸをシフトさせる水平クロック信号ＣＫＨ、階調基準電圧Ｖ０〜Ｖｎを切り替えて選択するための極性信号ＰＯＬ１、ＰＯＬ２が含まれている。
【００３２】
シフトレジスタ２１は、水平スタート信号ＳＴＨを水平クロック信号ＣＫＨに同期してシフトし、画素データＤＯを順次直並列変換するタイミングを制御する。サンプリング・ロードラッチ２２は、シフトレジスタ２１の制御により１ライン分の画素ＰＸに対する画素データＤＯを順次ラッチし、並列的に出力する。Ｄ／Ａ変換回路２３は、画素データＤＯをアナログ形式の画素電圧に変換する。Ｄ／Ａ変換回路２３は、２つのＤ／Ａ変換回路２３ａ、２３ｂを備えている。Ｄ／Ａ変換回路２３ａは奇数列のソース線Ｘ１，Ｘ３，・・・に出力する画素電圧を生成し、Ｄ／Ａ変換回路２３ｂは偶数列のソース線Ｘ２，Ｘ４，・・・に出力する画素電圧を生成する。
【００３３】
階調基準電圧発生回路７から発生される複数の階調基準電圧Ｖ０〜Ｖｎは、階調基準電圧切替回路２７に入力される。また極性信号ＰＯＬ１、ＰＯＬ２が階調基準電圧切替回路２７に入力される。階調基準電圧切替回路２７は、極性信号ＰＯＬ１、ＰＯＬ２に基づいて複数の階調基準電圧Ｖ０〜Ｖｎから、奇数列のソース線Ｘ１，Ｘ３，・・・及び偶数列のソース線Ｘ２，Ｘ４，・・・に出力する画素電圧を生成するための新たな基準電圧をそれぞれＤ／Ａ変換回路２３ａ、２３ｂに出力する。出力バッファ回路２４は、Ｄ／Ａ変換回路２３ａ、２３ｂから得られるアナログ画素電圧をソース線Ｘ１，・・・，Ｘｎに出力する。
【００３４】
図３は、階調基準電圧発生回路７が生成する階調基準電圧Ｖ０〜Ｖｎを示す図である。
【００３５】
図３のグラフの縦軸は階調基準電圧Ｖ０〜Ｖ１１を示し、横軸は輝度を示している。階調基準電圧Ｖ０〜Ｖ５の曲線と、階調基準電圧Ｖ６〜Ｖ１１の曲線とは、Ｖ５とＶ６の中間点を通り横軸に平行な線に対して線対称となっている。そして、Ｖ０が正極性黒電圧、Ｖ５が正極性白電圧、Ｖ６が負極性白電圧、Ｖ１１が負極性黒電圧となるように階調基準電圧発生回路７内において端子電圧が設定されている。
【００３６】
図４は、階調基準電圧切替回路２７の切替機能を説明する図である。  
極性信号ＰＯＬ１が「Ｌ（低）」レベル、極性信号ＰＯＬ２が「Ｌ」レベルのときは、階調基準電圧Ｖ０〜Ｖ５をＤ／Ａ変換回路２３ａに出力し、奇数列のソース線Ｘ２ｎ−１には階調基準電圧Ｖ０〜Ｖ５を使用した画素電圧が生成される。また、階調基準電圧Ｖ６〜Ｖ１１をＤ／Ａ変換回路２３ｂに出力し、偶数列のソース線Ｘ２ｎには階調基準電圧Ｖ６〜Ｖ１１を使用した画素電圧が生成される。
【００３７】
極性信号ＰＯＬ１が「Ｈ（高）」レベル、極性信号ＰＯＬ２が「Ｌ」レベルのときは、上述の状態とは逆に、階調基準電圧Ｖ６〜Ｖ１１をＤ／Ａ変換回路２３ａに出力し、階調基準電圧Ｖ０〜Ｖ５をＤ／Ａ変換回路２３ｂに出力する。
【００３８】
極性信号ＰＯＬ１が「Ｌ」レベル、極性信号ＰＯＬ２が「Ｈ」レベルのときは、階調基準電圧Ｖ０〜Ｖ５をＤ／Ａ変換回路２３ａ及び２３ｂに出力する。  
極性信号ＰＯＬ１が「Ｈ」レベル、極性信号ＰＯＬ２が「Ｈ」レベルのときは、階調基準電圧Ｖ６〜Ｖ１１をＤ／Ａ変換回路２３ａ及び２３ｂに出力する。  
図５は、本実施の形態の駆動方法を説明するタイムチャートである。  
制御信号ＣＴＹの垂直スタート信号ＳＴＶがゲートドライバＹＤに入力される。ゲートドライバＹＤは制御信号ＣＴＹの制御により垂直スタート信号ＳＴＶをシフトレジスタ（不図示）でシフトさせて、１フレーム期間において複数のゲート線Ｙ１，・・・，Ｙｍを順次選択する。そして、各行の画素スイッチング素子Ｗを１水平期間Ｈだけ導通させる駆動信号としてオン電圧を選択ゲート線Ｙに供給する。  
一方、制御信号ＣＴＸの水平スタート信号ＳＴＨが一水平期間毎にソースドライバＸＤに入力される。ソースドライバＸＤでは、水平クロック信号ＣＫＨに同期して水平スタート信号ＳＴＨがシフトレジスタ２１中をシフトし、画素データＤＯを順次直並列変換するタイミングを制御する。
【００３９】
この垂直スタート信号ＳＴＶ、水平スタート信号ＳＴＨに同期して極性信号ＰＯＬ１、ＰＯＬ２が階調基準電圧切替回路２７に入力される。  
極性信号ＰＯＬ１は、１水平期間毎に「Ｈ」レベルと「Ｌ」レベルとが反転する。また、第１フレーム期間の最初は「Ｌ」レベル、第２フレーム期間の最初は「Ｌ」レベル、第３フレーム期間の最初は「Ｈ」レベル、第４フレーム期間の最初は「Ｈ」レベルとする。即ち、２フレーム毎に極性を反転させている。  
極性信号ＰＯＬ２は、１垂直期間毎に「Ｈ」レベルと「Ｌ」レベルとが反転する。即ち、第１フレーム期間の最初は「Ｌ」レベル、第２フレーム期間の最初は「Ｈ」レベル、第３フレーム期間の最初は「Ｌ」レベル、第４フレーム期間の最初は「Ｈ」レベルとする。即ち、１フレーム毎に極性を反転させている。  
このように本駆動方法では、極性信号ＰＯＬ１、ＰＯＬ２によって４フレームごとに階調基準電圧の切替が繰り返される。
【００４０】
図６は、１フレーム期間において各液晶セルに印加される電圧の極性を示す図である。図６は図５のタイムチャートに従った状態を示している。即ち、図６の（１）〜（４）は、それぞれ第１フレーム期間〜第４フレーム期間に対応した電圧の極性を示している。  
図６の（１）と（３）とに示す電圧の極性配置はドット反転駆動法に対応し、図６の（２）と（４）とに示す電圧の極性配置はライン反転駆動法に対応している。即ち、本駆動方法ではフレーム毎にドット反転駆動とライン反転駆動とが繰り返される。従って、本駆動方法をドット−ライン反転駆動法という。
【００４１】
このようにドット反転駆動とライン反転駆動とを交互に繰り返して実行させることによって、液晶セルがそれぞれの駆動状態となる確率を従来の約１／２に低下させることができる。従って、ドット−ライン反転駆動法によれば、ドットフリッカパターン、ラインフリッカパターンと呼ばれる特定の表示パターンによるフリッカの発現確率を低減することができる。
【００４２】
なお、上述の実施の形態では、階調基準電圧を切り替えることによってドット−ライン反転駆動法を実現したが、本発明はこの実施の形態に限定されない。  
図６に示す極性の反転動作を実現できる構成であれば良い。即ち、Ｘ１、Ｘ３、Ｘ５、・・・の奇数列と、Ｘ２、Ｘ４、Ｘ６、・・・の偶数列のそれぞれの極性を２フレーム毎に反転し、その奇数列と偶数列の反転が同時に行われないようにタイミングを１フレームずらすことでドット−ライン反転駆動法を実現するものであれば本発明の技術思想に含まれる。
【００４３】
なお、図４に示す極性信号ＰＯＬ１、ＰＯＬ２の組合わせと切替動作の対応関係はテーブル化してメモリ（不図示）に記憶し、階調基準電圧切替回路２７がこのテーブルを参照するようにしても良い。さらに、このテーブルの内容を書き換え可能としても良い。テーブルを書き換えることにより反転動作を柔軟に指定することができる。
【００４４】
また、本発明の極性の反転方法は、この図６に示す例に限られない。例えば、図６の（１）→（３）→（２）→（４）の順序で繰り返して実行しても良い。上述の書き換え可能なテーブルを利用することで切替動作を容易に変更でき、また所望の切替動作を実行させることができる。
【００４５】
なお、上述の実施の形態で説明した各機能は、ハードウエアを用いて構成しても良く、また、ソフトウエアを用いて各機能を記載したプログラムをコンピュータに読み込ませて実現しても良い。また、各機能は、適宜ソフトウエア、ハードウエアのいずれかを選択して構成するものであっても良い。
【００４６】
更に、各機能は図示しない記録媒体に格納したプログラムをコンピュータに読み込ませることで実現させることもできる。ここで本実施の形態における記録媒体は、プログラムを記録でき、かつコンピュータが読み取り可能な記録媒体であれば、その記録形式は何れの形態であってもよい。
【００４７】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００４８】
【図１】液晶表示装置の回路構成を概略的に示す図。
【図２】ソースドライバの構成を概略的に示す図。
【図３】階調基準電圧発生回路が生成する階調基準電圧を示す図。
【図４】階調基準電圧切替回路の切替機能を説明する図。
【図５】本実施の形態の駆動方法を説明するタイムチャート。
【図６】１フレーム期間において各液晶セルに印加される電圧の極性を示す図。
【図７】ドット反転駆動法とライン反転駆動法によって各液晶セルに印加される電圧の極性を示す図。
【符号の説明】
【００４９】
１…アレイ基板、２…対向基板、３…液晶層、４…駆動用電圧発生回路、５…コントローラ、６…補償電圧発生回路、７…階調基準電圧発生回路、８…コモン電圧発生回路、１１…垂直タイミング制御回路、１２…水平タイミング制御回路、１４…画像データ変換回路、２３ａ、２３ｂ…Ｄ／Ａ変換回路、２７…階調基準電圧切替回路、ＤＰ…液晶表示パネル、ＰＥ…画素電極、ＣＥ…共通電極、ＣＴＬ…表示制御回路、ＰＸ…液晶画素、ＰＯＬ１，ＰＯＬ２…極性信号、Ｗ…スイッチング素子、Ｙ…ゲート線、Ｘ…ソース線、ＹＤ…ゲートドライバ、ＸＤ…ソースドライバ。
【図１】
2008216893.tif 000003
【図２】
2008216893.tif 000004
【図３】
2008216893.tif 000005
【図４】
2008216893.tif 000006
【図５】
2008216893.tif 000007
【図６】
2008216893.tif 000008
【図７】
2008216893.tif 000009