(57)【要約】【課題】画素内トランジスタのノイズ低減やＦＤ部周辺の結晶欠陥を有効に防止でき、画質の向上を図る。【解決手段】シリコン基板１００の所定位置に素子分離領域（ＬＯＣＯＳもしくはＳＴＩ）１２１を形成した後、拡散層素子分離部１１０用のシリコン酸化膜１１１を形成する。その後、各種のイオン注入やゲート電極パターンの形成を行い、層間絶縁膜１１４を形成する。その後、長さの異なる接続孔１１６、１１７、１２６、１２７を別工程のエッチングによって順次形成し、各接続孔１１６、１１７、１２６、１２７に導電性材料（タングステン／窒化チタン／チタン）を埋め込み、長さの異なる金属製のプラグ１１８、１１９、１２８、１２９を形成する。また、ＦＤ部に対応するプラグは、一部をポリシリコン材で置換することができる。【選択図】図３
2008227357.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を形成した半導体基板と、前記半導体基板上に形成される積層膜とを有し、かつ、前記画素内に、受光量に応じた信号電荷を蓄積する光電変換部と、前記光電変換部に蓄積された信号電荷をフローティングディフュージョン部に読み出し、画素信号に変換して出力する複数の画素トランジスタとを具備し、
前記積層膜に形成される接続孔のうち、前記複数の画素トランジスタの少なくとも１つの画素トランジスタのゲート電極に接続するための接続孔と、前記半導体基板に接続するための接続孔が、互いに独立したエッチング工程によって形成されている、
ことを特徴とする固体撮像装置。
【請求項２】
前記積層膜に形成される接続孔のうち、前記フローティングディフュージョン部に接続するための接続孔に、前記フローティングディフュージョン部に隣接する画素トランジスタのゲート電極に用いる導電性材料と自己整合的に隣接しない接続孔を有することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記フローティングディフュージョン部に接続するための接続孔に形成されるプラグ材料に導電性を高めるための不純物を含むポリシリコン材料を用いたことを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記不純物がリンもしくは砒素であることを特徴とする請求項３記載の固体撮像装置。
【請求項５】
前記画素トランジスタのゲート電極の接続孔に形成されるプラグ材料にポリシリコン材料を使用し、前記フローティングディフュージョン部の接続孔に形成されるプラグ材料にポリシリコン材料を使用し、この両者を接続する配線材料にポリシリコン材料もしくはポリシリコンの上部に金属配線を積層させた材料を使用することを特徴とする請求項２記載の固体撮像装置。
【請求項６】
複数の画素を形成した半導体基板と、前記半導体基板上に形成される積層膜とを有し、かつ、前記画素内に、受光量に応じた信号電荷を蓄積する光電変換部と、前記光電変換部に蓄積された信号電荷をフローティングディフュージョン部に読み出し、画素信号に変換して出力する複数の画素トランジスタとを具備した固体撮像装置の製造方法であって、
前記積層膜に形成される接続孔のうち、前記複数の画素トランジスタの少なくとも１つの画素トランジスタのゲート電極に接続するための接続孔と、前記半導体基板に接続するための接続孔を、互いに独立したエッチング工程によって形成する、
ことを特徴とする固体撮像装置の製造方法。
【請求項７】
前記積層膜に形成される接続孔のうち、前記フローティングディフュージョン部に接続するための接続孔に、前記フローティングディフュージョン部に隣接する画素トランジスタのゲート電極に用いる導電性材料と自己整合的に隣接しない接続孔を形成することを特徴とする請求項６記載の固体撮像装置の製造方法。
【請求項８】
前記フローティングディフュージョン部に接続するための接続孔に形成されるプラグ材料に導電性を高めるための不純物を含むポリシリコン材料を用いたことを特徴とする請求項７記載の固体撮像装置の製造方法。
【請求項９】
前記不純物がリンもしくは砒素であることを特徴とする請求項８記載の固体撮像装置の製造方法。
【請求項１０】
前記画素トランジスタのゲート電極の接続孔に形成されるプラグ材料にポリシリコン材料を使用し、前記フローティングディフュージョン部の接続孔に形成されるプラグ材料にポリシリコン材料を使用し、この両者を接続する配線材料にポリシリコン材料もしくはポリシリコンの上部に金属配線を積層させた材料を使用することを特徴とする請求項７記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素アレイ部を設けた半導体基板上に上部配線を含む積層膜を設けたＣＭＯＳイメージセンサ等に代表される固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＣＭＯＳイメージセンサに代表される増幅型の固体撮像装置の開発が活発化している。この増幅型固体撮像装置は、撮像部（画素アレイ部）を構成する複数の画素のそれぞれに、光電変換部であるフォトダイオードと、このフォトダイオードで生成した信号電荷をＦＤ（フローティングデフュージョン）部に読み出す読み出しトランジスタと、このＦＤ部に読み出された信号電荷を画素信号に変換して垂直信号線に出力する増幅トランジスタと、ＦＤ部の信号電荷をリセットするリセットトランジスタと、増幅トランジスタによる出力タイミングを選択する選択トランジスタ等を設けたものである。
なお、画素内に形成される各種トランジスタ（ＭＯＳＦＥＴ）を画素トランジスタと総称する。また、シリコン基板上の素子分離には、ＬＯＣＯＳ、ＳＴＩ、拡散層分離といった様々な構造が採用されている。このうち拡散層素子分離は、従来のＬＯＣＯＳやＳＴＩに比べて、ＣＭＯＳイメージセンサの画素で発生する暗電流や白点等のノイズを低減するために有効であり、出力画像のダイナミックレンジの拡大に寄与するものである。
また、このような画素等を設けたシリコン基板上には、各画素トランジスタ等の配線やプラグを含む積層膜が形成され、その上にカラーフィルタやマイクロレンズが形成されている。なお、配線材料やプラグ材料には、使用部位に応じてポリシリコン膜や各種金属膜が使用される。
【０００３】
図１２及び図１３は拡散層素子分離技術を用いたＣＭＯＳイメージセンサの素子構成を示す断面図であり、図１２は画素部の構成を示し、図１３は周辺回路部の構成を示している。
まず、図１２において、シリコン基板４００の上層部には、素子分離領域４０１によって絶縁分離された領域にＦＤ部４０２やＭＯＳトランジスタ４０３が形成されている。
また、素子分離領域４０１は、シリコン基板４００内にＰ型拡散層を注入したものであり、その上部に積層されるシリコン酸化膜４１１との組み合わせにより、拡散層素子分離部を構成している。
また、シリコン基板４００の上には、ゲート絶縁膜（図示せず）を介して拡散層素子分離部のシリコン酸化膜４１１が形成されるとともに、ゲート電極４１２が形成されている。
ゲート電極４１２はポリシリコン膜より形成され、図示のように一部が拡散層素子分離部の上に乗り上げる状態で形成されている。
また、ゲート電極４１２の上には、各種の絶縁膜４１３及び層間絶縁膜４１４を介して図示の例では金属配線（第一金属配線）４１５が配置され、この金属配線４１５とゲート電極４１２やＦＤ部４０２の間には、必要に応じてコンタクトホール（接続孔）４１６が形成され、タングステン等のプラグ４１７が埋め込まれることにより、各素子が上部配線と接続される。
【０００４】
また、図１３においても同様に、シリコン基板４００の上層部には、素子分離領域４２１によって絶縁分離された領域に各種のＭＯＳトランジスタ４２２が形成されている。
こちらの素子分離領域４２１は、シリコン基板４００内に酸化膜を埋め込んだＳＴＩを採用している。また、図１３において、ＭＯＳトランジスタ４２２にはＣＭＯＳ構造でＮチャネル、Ｐチャネルの双方が含まれるため、特にＮ型、Ｐ型の区別は記載していない。
また、シリコン基板４００の上には、ゲート絶縁膜（図示せず）を介してゲート電極４２３が形成されており、このゲート電極４２３の上には、各種の絶縁膜４１３及び層間絶縁膜４１４を介して金属配線４１５が配置され、この金属配線４１５とゲート電極４２３の間には、必要に応じてコンタクトホール４１６が形成され、タングステン等のプラグ４１７が埋め込まれることにより、各素子が上部配線と接続される。
なお、上部配線は通常複数層の積層構造を有し、最上層には平坦化膜を介してカラーフィルタやマイクロレンズ等が配置されている。
【０００５】
また、このようなＣＭＯＳイメージセンサにおいて、画素内のコンタクト接続に関する結晶欠陥起因のノイズ低減技術については、ＦＤ部に金属プラグによるコンタクト接続を形成した場合、金属とシリコンの合金形成に伴う結晶欠陥が発生し、映像信号のノイズ発生源となっていることが報告されている（例えば特許文献１参照）。
そして、この結晶欠陥対策として、コンタクト接続の材料をポリシリコンとすることが提案されている。
【特許文献１】特開２００５−７２１７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１２及び図１３に示す従来技術では以下のような課題がある。
１）増幅トランジスタのノイズ低減
まず、増幅トランジスタのゲート電極にコンタクトホールをエッチング方法で開口するときに、ＭＯＳＦＥＴにＰＩＤ（process induced damage）が生じている。
このＰＩＤが原因となって各画素の増幅トランジスタの特性ばらつきが大きくなり、イメージセンサの出力信号差が生じ、映像信号の画質を劣化させている。
以下、この現象について説明する。
【０００７】
上述のように画素内の素子分離に拡散層分離技術を採用した場合、この拡散層素子分離領域に形成されるトランジスタのゲート電極と第一層の金属配線とを接続するコンタクトホールは図１２に示す構造となり、コンタクトホールをエッチングで開口するときに、層間絶縁膜の膜厚が最も薄くなっているのは画素内のゲート電極となっている。
つまり、コンタクト形成部分の層間絶縁膜の膜厚は、画素内トランジスタのゲート電極上で薄く、周辺回路部のゲート電極上で厚く、さらにゲート電極のない領域では、より厚いものとなる。
このため、コンタクトホール開口時に、同一のリソグラフィ工程でフォトレジストマスクを形成してエッチングを行うと、最初に導電性物体（すなわち画素内のゲート電極）がエッチングのプラズマで生成される帯電したエッチャントにさらされ、最後にシリコン基板が帯電したエッチャントにさらされることになる。
よって、ゲート電極はシリコン基板と比較して長い時間帯電したエッチャントにさらされて電荷が蓄積され、この電荷の蓄積によってシリコン基板との電位差が大きくなると、ゲート絶縁膜（通常はシリコン酸化膜）を通してシリコン基板に流れ出し、この現象によってシリコン酸化膜とシリコン基板の界面が損傷し、トランジスタの特性にばらつきが生じることになる。
この結果、特に画素内の増幅トランジスタ特性にばらつきが生じ、イメージセンサを構成する数多くの画素内素子においてフォトダイオードで発生した信号（電子数）に比例した信号に増幅させることができなくなるという問題があり、映像信号のノイズの一因となっている。
【０００８】
２）ＦＤ部と接続孔の界面の結晶欠陥
接続孔とシリコン基板との界面は、シリコン基板とチタンで構成されている。すなわち、タングステンをプラグの主材料とする場合において、材料の構成は、シリコン基板→チタン→窒化チタン→タングステンとなっている。
このため接続孔の界面では、シリコンとチタンの合金化反応（シリコン表面に存在する自然形成されたシリコン酸化膜をチタンで還元除去するために必要）が生じ、シリコン基板に結晶欠陥が生じており、この欠陥が原因となって、映像信号にノイズが加えられていた。
この対策として、例えば特許文献１に開示されるように、プラグの材料にポリシリコンを使用することが提案されている。
しかしながら、この方法では、接続孔がＦＤ部に隣接して形成されるゲート電極と自己整合的な構造をとっている。このため接続孔とゲート電極との間の間隔が近接することになり、寄生容量が大きくなり、結果としてＦＤ部に蓄積された電荷信号が寄生容量の影響によって読み出しが困難になる（すなわち、全ての電荷を読み出すことができない）という問題がある。
【０００９】
そこで本発明は、画素内トランジスタのノイズ低減やＦＤ部周辺の結晶欠陥を有効に防止でき、画質の向上を図ることが可能な固体撮像装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述の目的を達成するため、本発明の固体撮像装置は、複数の画素を形成した半導体基板と、前記半導体基板上に形成される積層膜とを有し、かつ、前記画素内に、受光量に応じた信号電荷を蓄積する光電変換部と、前記光電変換部に蓄積された信号電荷をフローティングディフュージョン部に読み出し、画素信号に変換して出力する複数の画素トランジスタとを具備し、前記積層膜に形成される接続孔のうち、前記複数の画素トランジスタの少なくとも１つの画素トランジスタのゲート電極に接続するための接続孔と、前記半導体基板に接続するための接続孔が、互いに独立したエッチング工程によって形成されていることを特徴とする。
【００１１】
また本発明の製造方法は、複数の画素を形成した半導体基板と、前記半導体基板上に形成される積層膜とを有し、かつ、前記画素内に、受光量に応じた信号電荷を蓄積する光電変換部と、前記光電変換部に蓄積された信号電荷をフローティングディフュージョン部に読み出し、画素信号に変換して出力する複数の画素トランジスタとを具備した固体撮像装置の製造方法であって、前記積層膜に形成される接続孔のうち、前記複数の画素トランジスタの少なくとも１つの画素トランジスタのゲート電極に接続するための接続孔と、前記半導体基板に接続するための接続孔を、互いに独立したエッチング工程によって形成することを特徴とする。
【発明の効果】
【００１２】
本発明の固体撮像装置及びその製造方法によれば、画素トランジスタのゲート電極に接続するための接続孔と、半導体基板に接続するための接続孔を、互いに独立したエッチング工程によって形成したことから、それぞれの接続孔を適正に形成することが可能となり、画素内トランジスタのノイズ低減やＦＤ部周辺の結晶欠陥を有効に防止でき、画質の向上を図ることが可能となる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態では、ＣＭＯＳイメージセンサにおける画素内トランジスタのゲート電極のＰＩＤ低減、及びＦＤ部の結晶欠陥の低減のために、以下のような方法を採用するものである。
まず、画素の増幅トランジスタのゲート電極のＰＩＤに起因するノイズ発生を低減するために、次のような接続孔の形成を行う。
まず、画素領域におけるシリコン基板と第一層金属配線間の接続孔と、周辺回路領域におけるシリコン基板と第一層金属配線間の接続孔を共通の工程で作成する。
また、画素領域における拡散層素子分離上のゲート電極と第一層金属配線間の接続孔を別の工程で作成する。
さらに、周辺回路領域における素子分離（ＬＯＣＯＳ、ＳＴＩなど）上のゲート電極と第一層金属配線間の接続孔をさらに別の工程で作成する。
このようにして層間絶縁膜の厚さに応じた孔開け工程を別々に行い、適正なコンタクトプラグの形成によって画素内トランジスタのゲート電極のＰＩＤを低減し、ノイズの抑制を実現する。
次に、ＦＤ部の結晶欠陥の低減のために、次のような接続孔の形成を行う。
まず、接続孔に埋め込むプラグ材料に、ポリシリコンを使用する。そして、ＦＤ部に隣接するゲート電極と自己整合的な形成を行わない構造とする。
【００１４】
以下、本実施の形態で用いる接続孔の形成工程について概略を説明する。
工程１）シリコン基板及びＭＯＳトランジスタのゲート電極と第一層金属配線との接続孔形成は各部位毎に分割したエッチング法によって開口する。
工程２）ＦＤ部には、接続孔をエッチングにて開口し、ＣＶＤ法にて不純物イオン（例えばリンドープまたは砒素ドープ等）を含むポリシリコンで充填する。そして、接続孔以外のポリシリコンは、ＣＭＰ法やエッチング法で除去する。
工程３）シリコン基板の拡散層形成領域の接続孔は、リソグラフィ法でレジストパターニングを行い、次にエッチング法で開口する。
工程４）拡散層分離以外の素子分離（ＬＯＣＯＳもしくはＳＴＩなど）上のゲート電極の接続孔をリソグラフィ法でレジストパターニングを行い、次にエッチング法で開口する。
工程５）拡散層素子分離上の接続孔は、リソグラフィ法でレジストパターニングを行い、次にエッチング法で開口する。
【００１５】
なお、上記工程４）の接続孔形成時のＰＩＤがイメージセンサの動作において映像信号のノイズ発生源とならない場合は、工程３）と工程４）の接続孔を同時に形成してもよい。
また、上記工程３）、工程４）、工程５）で接続孔のエッチング法による開口において、ゲート電極上のエッチング時以外のＰＩＤが少ない場合には、工程３）から工程４）の開口順序を前後させても良い。また、上記工程３）と工程４）のエッチングでトランジスタのＰＩＤが実使用において許容できるほど小さい場合には、同時にエッチング開口しても良い。
なお、接続孔にプラグを形成した以降は、従来のＣＭＯＳイメージセンサと同様の製造方法を用いるものとする。
【００１６】
以上のような方法を用いることにより、以下のような効果を得ることが可能である。
まず、上記工程２）で示した方法を用いることで、ＦＤ部と接続孔の界面の結晶欠陥を無くすことができる。かつ接続孔とＦＤ部に隣接して形成されるトランジスタのゲート電極との間の距離を確保することによって、自己整合的に形成した場合の接続孔とゲート電極間の寄生容量を小さくすることが可能となる。
また、３）〜５）で示す接続孔の形成方法を用いることで、ゲート電極上に接続孔をエッチング法で開口するときの層間絶縁膜の膜厚をウェーハ面内で統一することが可能となり、この結果として接続孔の開口エッチングのオーバーエッチング時間を短くすることができる。
以上により、ノイズの少ないＣＭＯＳイメージセンサの製造が可能となる。
【００１７】
以下、本発明の具体的な実施例を図面を用いて説明する。
まず、本発明を適用するＣＭＯＳイメージセンサの全体構成について説明する。
図１は本発明の実施例における固体撮像装置の具体例を示す平面図であり、ＣＭＯＳイメージセンサの例を示している。また、図２は図１に示す固体撮像装置の画素内の回路構成を示す回路図である。
本実施例の固体撮像装置は、図１に示すように、２次元方向に配置された複数の画素１６によって撮像領域を構成する画素アレイ部２０と、画素アレイ部２０の各画素を垂直方向に走査して画素信号の読み出し動作を制御する垂直走査回路２１と、画素アレイ部２０の各画素列（カラム）から導かれた垂直信号線２８を制御する負荷ＭＯＳトランジスタ回路２４と、画素アレイ部２０の各画素列から読み出された画素信号を取り込み、相関二重サンプリング処理によるノイズ除去を行うＣＤＳ回路２６と、ＣＤＳ回路２６の画素信号を水平信号線２７に出力する水平選択トランジスタ回路２６と、水平選択トランジスタ回路２６を水平方向に順次選択して画素信号の出力を制御する水平走査回路２２とを有する。
そして、水平信号線２７に出力された画素信号はバッファアンプを介して後段の回路に伝送される。
【００１８】
また、各画素１６は、図２に示すように、入射した光を光電変換するフォトダイオード（ＰＤ）１と、光電変換された電気信号を転送パルス（ΦＴＲＧ）に基づいてフローティングデフュージョン（ＦＤ）部３に転送するトランジスタ（ＴＧ）１２と、リセットパルス（ΦＲＳＴ）に基づいてＦＤ部３の電位を電源電圧ＶＤＤにリセットするリセットトランジスタ（ＲＳＴ）１４、ＦＤ部３の電位変動を電圧信号または電流信号に変換する増幅トランジスタ（ＡＭＰ）１３と、選択信号（ΦＳＥＬ）に基づいて増幅トランジスタ１３の出力を垂直信号線２８に接続する選択トランジスタ１５とを有する。
したがって、画素１６の近傍には、垂直方向に垂直信号線２８や電源線２３等が配線され、水平方向に読み出し線１７、リセット線１８、選択線１９等が配線されている。
【００１９】
次に本発明の実施例による接続孔の形成方法について説明する。
図３〜図６は本発明の実施例１による接続孔の形成方法を示す断面図であり、第一金属配線に対する接続プラグに金属材料を用いた場合を示している。
まず図３（Ａ）（画素領域）において、シリコン基板１００の上層部には、素子分離領域１０１によって絶縁分離された領域にＦＤ部１０２やＭＯＳトランジスタ１０３が形成され、その上にゲート絶縁膜（図示せず）を介して拡散層分離部のシリコン酸化膜１１１、ポリシリコン製のゲート電極１１２が形成され、さらに各種の絶縁膜１１３及び層間絶縁膜１１４が積層されている。
また、図３（Ｂ）（周辺回路領域）においても同様に、シリコン基板１００の上層部には、ＳＴＩの素子分離領域１２１によって絶縁分離された領域に各種のＭＯＳトランジスタ１２２が形成されている。なお、ＭＯＳトランジスタ１２２にはＣＭＯＳ構造でＮチャネル、Ｐチャネルの双方が含まれるため、特にＮ型、Ｐ型の区別は記載していない。
また、シリコン基板１００の上には、ゲート絶縁膜（図示せず）を介してゲート電極１２３が形成され、このゲート電極１２３の上に、各種の絶縁膜１１３及び層間絶縁膜１１４が積層されている。
【００２０】
この図３に示す構成は、例えば以下のような手順で形成される。
まず、シリコン基板１００の所定位置に素子分離領域（ＬＯＣＯＳもしくはＳＴＩ）１２１を形成した後、拡散層素子分離部１１０用のシリコン酸化膜１１１を形成する。
次に、シリコン基板１００の各領域にフォトレジストでパターンを形成し、不純物イオン注入を行う。そして、イオン注入後は薬液処理でフォトレジストを剥離する。
次に、ゲート絶縁膜（ゲート酸化膜）を形成し、その上にポリシリコン膜をＣＶＤで成膜し、フォトレジストパターン形成、エッチング、レジスト剥離によってゲート電極パターンを形成する。
この後、ＬＤＤ形成を行い、ソース・ドレイン領域に不純物イオン注入を行う。そして、熱処理を行い、注入したイオンを活性化させる。
そして、この上に層間絶縁膜を形成する。
【００２１】
そして、このような積層状態で、画素領域と周辺回路領域の双方にシリコン基板（ＦＤ部）１００に到達する接続孔１１６、１２６を形成する。これらは介在する絶縁膜の膜種、及び膜厚が共通であるので、同じ条件でエッチングを行うことにより、適正な時間で高精度に形成できる。
次に、図４に示すように、ＬＯＣＯＳやＳＴＩの素子分離領域上に存在するゲート電極１２３に到達する接続孔１２７を形成する。
次に、図５に示すように、拡散層素子分離部１１０上に存在するゲート電極１１２に到達する接続孔１１７を形成する。
この後、図６に示すように、各接続孔１１６、１１７、１２６、１２７に導電性材料（タングステン／窒化チタン／チタン）を埋め込み、長さの異なるプラグ１１８、１１９、１２８、１２９を形成する。
なお、この上面に、図示しない第一金属配線を形成するが、これ以降の製造方法は、従来と同様であるので説明は省略する。
【００２２】
次に実施例２について説明する。
図７〜図８は本発明の実施例２による接続孔の形成方法を示す断面図であり、第一金属配線に対する接続プラグの一部にポリシリコン材料を用いた場合を示している。なお、図３〜図６と共通する構成については同一符号を付して説明する。
図７に示す状態は、図３に示す状態とほぼ同様であるが、層間絶縁膜１１４Ａの膜厚が図３に示す層間絶縁膜１１４に比較し、所定量だけ薄い状態で形成されている。
この状態で、例えばＦＤ部１０２に対応する領域にポリシリコンプラグを用いる接続孔１１６Ａを形成する。そして、図８に示すように、この接続孔１１６Ａ内にポリシリコン材料を埋め込み、プラグ１１８Ａ（ここでは第二層ポリシリコンプラグという）を形成する。
【００２３】
次に、図９に示すように、層間絶縁膜１１４Ａの上に追加の層間絶縁膜１１４Ｂを積層する。これにより、図３に示す層間絶縁膜１１４と同等の膜厚に形成される。
次に、それぞれ別工程で、層間絶縁膜１１４Ｂに対して接続孔１１６Ａの残りの接続孔１１６Ｂを形成し、層間絶縁膜１１４Ａ、１１４Ｂに対して接続孔１１７を形成し、層間絶縁膜１１４Ａ、１１４Ｂに対して接続孔１２６を形成し、層間絶縁膜１１４Ａ、１１４Ｂに対して接続孔１２７を形成する。
そして、これらの接続孔１１６Ｂ、１１７、１２６、１２７にプラグ材となる導電性材料（タングステン／窒化チタン／チタン）を埋め込み形成し、金属プラグ１１８Ｂ（ここでは第一層金属プラグという）、１１９、１２８、１２９を形成する。
このようにしてＦＤ部上にだけポリシリコンプラグを用いた構成を作成できる。
なお、個別の成膜や孔開け等の工程は実施例１と同様であるので説明は省略する。
【００２４】
以上のような実施例では、次のような効果を期待できる。
（１）画素内のゲート電極に加えられる接続孔形成時のオーバーエッチングを減らすことができ、結果としてトランジスタのＰＩＤによる特性劣化を無くすことができる。
これにより、増幅トランジスタで均一な信号増幅ができ、ノイズ発生を低減することができる。
（２）ＦＤ部の接続孔に自己整合構造ではない接続孔を設ける構造とし、接続孔の材料にポリシリコンを使用することで、接続孔とシリコン基板の界面の結晶欠陥を無くすことができる。
（３）画素の増幅トランジスタのゲート電極とＦＤ部を第二層ポリシリコンプラグで接続することにより、従来使用していた第一層金属プラグの一部を置き換えることができる。これによって、第一層金属プラグの配線占有率を低下させて照明光の開口面積を拡大することができる。さらに第一層金属プラグの面積を少なくすることに伴い、光が金属配線で反射する現象（いわゆるケラレという）を少なくすることができる。
これにより、ＦＤ部に蓄積された電荷を正確に信号読み出しすることができる。
【００２５】
以上、本発明による固体撮像装置の具体的な実施例について説明したが、本発明はさらに種々の変形が可能である。例えば、上記実施例では、１画素内に４つのトランジスタ（読み出し、リセット、増幅、選択）を設けた構成を前提にして説明しているが、例えば選択トランジスタを省略した３トランジスタ構成のものや、行選択と列選択の２つのトランジスタを設けた５トランジスタ構成のものも提案されており、いずれも方式においても本発明を適用できるものである。
また、本発明の適用できる固体撮像装置は、図示のような２次元エリア型のＣＭＯＳイメージセンサに限らず、１次元配列のリニアセンサ型の固体撮像装置にも適用可能であり、ＦＤ部を有する固体撮像装置に広くできるものである。
【００２６】
また、固体撮像装置は１チップ上にイメージセンサ等を構成したものに限らず、撮像部と信号処理部や光学系がまとめてパッケージ化されたモジュールであってもよい。また、カメラシステムや携帯電話器に利用される装置であってもよい。なお、本発明では、ＣＭＯＳイメージセンサの機能を単体で有する構成を固体撮像装置といい、固体撮像装置と他の要素（制御回路、操作部、表示部、さらにはデータ蓄積機能、通信機能等）と一体化された構成を撮像装置というものとする。
【００２７】
以下、本発明を適用した撮像装置の具体例を説明する。
図１１は本例のＣＭＯＳイメージセンサを用いたカメラ装置の構成例を示すブロック図である。
図１１において、撮像部３１０は、例えば図１に示したＣＭＯＳイメージセンサを用いて被写体の撮像を行うものであり、撮像信号をメイン基板に搭載されたシステムコントロール部３２０に出力する。
すなわち、撮像部３１０では、上述したＣＭＯＳイメージセンサの出力信号に対し、ＡＧＣ（自動利得制御）、ＯＢ（オプティカルブラック）クランプ、ＣＤＳ（相関二重サンプリング）、Ａ／Ｄ変換といった処理を行い、デジタル撮像信号を生成して出力する。
【００２８】
なお、本例では、撮像部３１０内で撮像信号をデジタル信号に変換してシステムコントロール部３２０に出力する例について示しているが、撮像部３１０からアナログ撮像信号をシステムコントロール部３２０に送り、システムコントロール部３２０側でデジタル信号に変換する構成であってもよい。
また、撮像部３１０内での具体的な制御動作や信号処理等も従来から種々の方法が提供されており、本発明の撮像装置において特に限定しないことは勿論である。
【００２９】
また、撮像光学系３００は、鏡筒内に配置されたズームレンズ３０１や絞り機構３０２等を含み、ＣＭＯＳイメージセンサの受光部に被写体像を結像させるものであり、システムコントロール部３２０の指示に基づく駆動制御部３３０の制御により、各部を機械的に駆動してオートフォーカス等の制御が行われる。
【００３０】
また、システムコントロール部３２０には、ＣＰＵ３２１、ＲＯＭ３２２、ＲＡＭ３２３、ＤＳＰ３２４、外部インターフェース３２５等が設けられている。
ＣＰＵ３２１は、ＲＯＭ３２２及びＲＡＭ３２３を用いて本カメラ装置の各部に指示を送り、システム全体の制御を行う。
ＤＳＰ３２４は、撮像部３１０からの撮像信号に対して各種の信号処理を行うことにより、所定のフォーマットによる静止画または動画の映像信号（例えばＹＵＶ信号等）を生成する。
外部インターフェース３２５には、各種エンコーダやＤ／Ａ変換器が設けられ、システムコントロール部３２０に接続される外部要素（本例では、ディスプレイ３３０、メモリ媒体３４０、操作パネル部３５０）との間で、各種制御信号やデータをやり取りする。
【００３１】
ディスプレイ３３０は、本カメラ装置に組み込まれた例えば液晶パネル等の小型表示器であり、撮像した画像を表示する。なお、このようなカメラ装置に組み込まれた小型表示器に加えて、外部の大型表示装置に画像データを伝送し、表示できる構成とすることも勿論可能である。
メモリ媒体３４０は、例えば各種メモリカード等に撮影された画像を適宜保存しておけるものであり、例えばメモリ媒体コントローラ３４１に対してメモリ媒体を交換可能なものとなっている。メモリ媒体３４０としては、各種メモリカードの他に、磁気や光を用いたディスク媒体等を用いることができる。
操作パネル部３５０は、本カメラ装置で撮影作業を行うに際し、ユーザが各種の指示を行うための入力キーを設けたものであり、ＣＰＵ３２１は、この操作パネル部３５０からの入力信号を監視し、その入力内容に基づいて各種の動作制御を実行する。
【００３２】
このようなカメラ装置に、本発明の固体撮像装置を適用することにより、高品位の撮像装置を提供できる。なお、以上の構成において、システムの構成要素となる単位デバイスや単位モジュールの組み合わせ方、セットの規模等については、製品化の実情等に基づいて適宜選択することが可能であり、本発明の撮像装置は、種々の変形を幅広く含むものとする。
【００３３】
また、本発明の固体撮像装置及び撮像装置において、撮像対象（被写体）としては、人や景色等の一般的な映像に限らず、偽札検出器や指紋検出器等の特殊な微細画像パターンの撮像にも適用できるものである。
この場合の装置構成としては、図１１に示した一般的なカメラ装置ではなく、さらに特殊な撮像光学系やパターン解析を含む信号処理系を含むことになり、この場合にも本発明の作用効果を十分発揮して、精密な画像検出を実現することが可能となる。
さらに、遠隔医療や防犯監視、個人認証等のように遠隔システムを構成する場合には、上述のようにネットワークと接続した通信モジュールを含む装置構成とすることも可能であり、幅広い応用が実現可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施例における固体撮像装置の具体例を示す平面図である。
【図２】図１に示す固体撮像装置の画素内の回路構成を示す回路図である。
【図３】本発明の実施例１によるＣＭＯＳイメージセンサの形成工程を示す断面図である。
【図４】本発明の実施例１によるＣＭＯＳイメージセンサの形成工程を示す断面図である。
【図５】本発明の実施例１によるＣＭＯＳイメージセンサの形成工程を示す断面図である。
【図６】本発明の実施例１によるＣＭＯＳイメージセンサの形成工程を示す断面図である。
【図７】本発明の実施例２によるＣＭＯＳイメージセンサの形成工程を示す断面図である。
【図８】本発明の実施例２によるＣＭＯＳイメージセンサの形成工程を示す断面図である。
【図９】本発明の実施例２によるＣＭＯＳイメージセンサの形成工程を示す断面図である。
【図１０】本発明の実施例２によるＣＭＯＳイメージセンサの形成工程を示す断面図である。
【図１１】本発明の他の実施例におけるカメラ装置の構成例を示すブロック図である。
【図１２】従来のＣＭＯＳイメージセンサの画素領域内のＦＤ部周辺の構造を示す断面図である。
【図１３】従来のＣＭＯＳイメージセンサの周辺回路領域内の構造を示す断面図である。
【符号の説明】
【００３５】
１００……シリコン基板、１０１、１２１……素子分離領域、１０２……ＦＤ部、１０３、１２２……ＭＯＳトランジスタ、１１０…拡散層分離部、１１２、１２３……ゲート電極、１１３……絶縁膜、１１４……層間絶縁膜。
【図１】
2008227357.tif 000003
【図２】
2008227357.tif 000004
【図３】
2008227357.tif 000005
【図４】
2008227357.tif 000006
【図５】
2008227357.tif 000007
【図６】
2008227357.tif 000008
【図７】
2008227357.tif 000009
【図８】
2008227357.tif 000010
【図９】
2008227357.tif 000011
【図１０】
2008227357.tif 000012
【図１１】
2008227357.tif 000013
【図１２】
2008227357.tif 000014
【図１３】
2008227357.tif 000015