(57)【要約】【課題】発光閾値の小さい（約１０ｍＡ以下）発光素子の発光制御を確実に行うことができ、トランジスタのアーリー効果による発光素子の駆動電流の歪みを補正可能な発光素子駆動回路を提供することを課題とする。【解決手段】制御電圧に応じて主電流を制御する電流制御部（１０１）を有する発光素子を駆動する発光素子駆動回路であって、前記主電流からバイアス電流を差引くためのバイアス電流源（ＣＣ１）と、前記主電流から前記バイアス電流を差引いた電流又はそれに応じた電流を制御することにより発光素子を発光させる制御回路部（１０３）とを有することを特徴とする発光素子駆動回路が提供される。【選択図】図１
2008198983.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧に応じて主電流を制御する電流制御部を有する発光素子を駆動する発光素子駆動回路であって、
前記主電流からバイアス電流を差引くためのバイアス電流源と、
前記主電流から前記バイアス電流を差引いた電流又はそれに応じた電流を制御することにより発光素子を発光させる制御回路部と
を有することを特徴とする発光素子駆動回路。
【請求項２】
前記制御回路部は、前記主電流から前記バイアス電流を差引いた電流又はそれに応じた電流を駆動信号に応じて前記発光素子へ供給することを特徴とする請求項１記載の発光素子駆動回路。
【請求項３】
前記制御電圧が最小電圧時において、前記主電流より前記バイアス電流の方が大きいことを特徴とする請求項１又は２記載の発光素子駆動回路。
【請求項４】
さらに、前記電流制御部と前記制御回路部の間に接続される負荷を有することを特徴とする請求項１〜３のいずれか１項に記載の発光素子駆動回路。
【請求項５】
前記負荷は、ゲートにバイアス電圧が印加された電界効果トランジスタであることを特徴とする請求項４記載の発光素子駆動回路。
【請求項６】
前記制御回路部は、前記主電流から前記バイアス電流を差引いた電流を増幅し、前記増幅した電流を前記発光素子に供給する電流増幅回路を有することを特徴とする請求項２〜５のいずれか１項に記載の発光素子駆動回路。
【請求項７】
前記電流増幅回路は、カレントミラー回路であることを特徴とする請求項６記載の発光素子駆動回路。
【請求項８】
前記カレントミラー回路は、前記駆動信号に応じて動作状態が制御されることを特徴とする請求項７記載の発光素子駆動回路。
【請求項９】
前記制御回路部は、前記駆動信号に応じて、前記主電流から前記バイアス電流を差引いた電流を前記発光素子に供給する差動増幅回路を有することを特徴とする請求項２〜８のいずれか１項に記載の発光素子駆動回路。
【請求項１０】
前記制御回路部は、前記主電流から前記バイアス電流を差引いた電流を増幅する電流増幅回路と、前記駆動信号に応じて前記増幅した電流を前記発光素子に供給する差動増幅回路とを有することを特徴とする請求項２〜５のいずれか１項に記載の発光素子駆動回路。
【請求項１１】
前記電流増幅回路は、カレントミラー回路であることを特徴とする請求項１０記載の発光素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子駆動回路に関する。
【背景技術】
【０００２】
半導体レーザダイオードは、小型で低消費電力であるためレーザビームプリンタ（ＬＢＰ：Laser Beam Printer）、ＣＤ、ＤＶＤなど各種記録媒体への書き込み、読み出しなどに幅広く用いられている。半導体レーザダイオードは、ある閾値電流を超えるとレーザ光を放出するが、近年、閾値の低下と発光効率の向上が目覚しく、従来数十ｍＡの駆動電流を要した発光量が数ｍＡの駆動電流で得られるようになっている。ＬＢＰでは、１分当たりの出力枚数は半導体レーザダイオードのスイッチング速度に依存し、また出力画像の高精細さは出力可能な最小の光パルス幅に依存する。このため、従来の数十ｍＡの駆動電流を要するような場合には、高速化、及び、電流パルスの立ち上がり時間改善ために予め半導体レーザダイオードが発光しない、即ち閾値以下の電流を流すことにより、半導体レーザダイオードの寄生容量を充電しておく。
【０００３】
下記の特許文献１には、分流した電流により、非出力時の出力トランジスタのゲートをバイアスするレーザ駆動回路が記載されている。また、下記の特許文献２には、電流源からの電流を一部引き抜いて、非出力時のバイアス電流を閾値近傍に設定するレーザ駆動回路が記載されている。
【０００４】
【特許文献１】特開２０００−２１６４８６号公報
【特許文献２】特開２００３−１９８０４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１及び２は、いずれも非出力時の出力トランジスタのゲートを電流源から分流（一部引き抜いた）した電流を用いて、予めバイアスをしておき、出力時の応答性を高めるものである。
【０００６】
近年の発光素子（半導体レーザダイオード）は性能が向上し、閾値電流が数ｍＡと低下してきたため、発光の最小制御電圧においても所望の発光量以上の駆動電流が流れてしまう場合がある。また、駆動電流を供給するＭＯＳトランジスタはアーリー効果を有するため、駆動電流は最小電流近傍で理想値より大きい値を示すため、閾値以上の電流が生じやすい。
【０００７】
本発明は、発光閾値の小さい（約１０ｍＡ以下）発光素子の発光制御を確実に行うことができ、トランジスタのアーリー効果による発光素子の駆動電流の歪みを補正可能な発光素子駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の発光素子駆動回路は、制御電圧に応じて主電流を制御する電流制御部を有する発光素子を駆動する発光素子駆動回路であって、前記主電流からバイアス電流を差引くためのバイアス電流源と、 前記主電流から前記バイアス電流を差引いた電流又はそれに応じた電流を制御することにより発光素子を発光させる制御回路部とを有することを特徴とする。
【発明の効果】
【０００９】
発光閾値電流の小さい発光素子の発光制御を確実に行うことができる。また、トランジスタのアーリー効果による発光素子の駆動電流の歪みを補正することができる。
【発明を実施するための最良の形態】
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態による半導体レーザダイオード駆動回路（発光素子駆動回路）の概念構成例を示す図である。発光素子として、半導体レーザダイオードの場合を例に説明する。
【００１１】
制御電圧は、電流制御部１０１に入力される。電流制御部（以下、定電流値設定部とも称することとする）１０１は、制御電圧に応じて、半導体レーザダイオードＬＤを駆動する駆動電流を設定するための主電流Ｉ１の値を制御する。主電流Ｉ１は、定電流である。バイアス電流源ＣＣ１は、主電流Ｉ１からバイアス電流Ｉｎｂを減算する（差引く）ためのバイアス電流源である。主電流Ｉ１からバイアス電流Ｉｎｂを減算した電流はＩ１−Ｉｎｂである。電流加算部１０２は、主電流Ｉ１及び負バイアス電流Ｉｎｂを加算し、電流Ｉ１−Ｉｎｂを制御回路部（以下、スイッチング部又は、スイッチング回路とも称することとする）１０３に出力する。主電流Ｉ１と反対極性のバイアス電流Ｉｎｂの和電流Ｉ１−Ｉｎｂが、スイッチング回路１０３へ供給される。主電流Ｉ１が反対極性のバイアス電流Ｉｎｂより大きい時に駆動電流がスイッチング回路１０３へ供給される。スイッチング回路（スイッチング部）１０３は、駆動信号に応じて、電流Ｉ１−Ｉｎｂ又はそれに応じた電流をスイッチングすることにより半導体レーザダイオードＬＤの発光を制御する。スイッチング回路１０３は、電流増幅回路を有する。電流増幅回路は、スイッチングされた電流を増幅して半導体レーザダイオードＬＤへ駆動電流を供給する。
【００１２】
電流増幅回路のゲインをｎ、制御電圧をＶｉｎ、制御電圧の最小値をＶｍｉｎ、半導体レーザダイオードＬＤの閾値電流をＩｔｈとする。この場合、主電流Ｉ１＝Ｖｉｎ／Ｒｓとなる。ちなみに、Ｒｓは、主電流Ｉｓが流れる回路が有する抵抗である。発光レーザダイオードＬＤを駆動する電流ＩＬＤ＝ｎ×（Ｉ１−Ｉｎｂ）であるため、ＩＬＤ＝ｎ×（Ｖｉｎ／Ｒｓ−Ｉｎｂ）となる。
【００１３】
本発明が解決しようとする課題を解消するには、制御電圧が最小値Ｖｍｉｎの場合、駆動電流ＩＬＤ＜Ｉｔｈの関係を満たす必要がある。したがって、ＩＬＤ＝ｎ×（Ｖｍｉｎ／Ｒｓ−Ｉｎｂ）＜Ｉｔｈとなる。したがって、主電流Ｉ１と反対極性のバイアス電流ＩｎｂはＩｎｂ＞Ｖｍｉｎ／Ｒｓ−Ｉｔｈ／ｎの関係を満たす必要がある。また、実際に課題が発生するのは、現在のアナログ回路の性能との兼ね合いから、発光レーザダイオードＬＤの閾値電流Ｉｔｈ＜１０ｍＡの場合に顕著となる。制御電圧Ｖｉｎが最小電圧Ｖｍｉｎ時において、主電流Ｉ１よりバイアス電流Ｉｎｂの方が大きいことが好ましい。
【００１４】
図２は、本実施形態による半導体レーザダイオード駆動回路の構成例を示す回路図である。スイッチング回路１０３は、トランジスタＰＭ２、ＰＭ３、ＮＭ１〜ＮＭ４を有する。トランジスタＰＭ１は、図１の定電流値設定部１０１に対応する。
【００１５】
ＰＭ１は主電流Ｉ１を供給するＰＭＯＳトランジスタ（ＰチャネルＭＯＳ電界効果トランジスタ）であり、ゲートに制御電圧Ｖｉｎが印加される。Ｉｎｂはバイアス電流源ＣＣ１により主電流Ｉ１から引かれる定電流値である。ＰＭ２、ＰＭ３はソースが共通接続された差動対のＰＭＯＳトランジスタで、共通接続されたソースには定電流Ｉ１−Ｉｎｂが供給される。各ゲート電極は、半導体レーザダイオードＬＤをスイッチングするための駆動信号の相補信号が入力される。トランジスタＰＭ３のドレインはカレントミラーを構成するＮＭＯＳトランジスタ（ＮチャネルＭＯＳ電界効果トランジスタ）ＮＭ２のドレイン及びゲート、ＮＭＯＳトランジスタＮＭ３のゲートに接続される。トランジスタＰＭ２のドレインはドレイン及びゲートが接続された、即ちダイオード接続されたＮＭＯＳトランジスタＮＭ１に接続される。ＮＭＯＳトランジスタＮＭ４は、トランジスタＮＭ２のＭ倍のサイズであり、ドレインが半導体レーザダイオードＬＤのカソードへ接続される。ＢＵＦは駆動信号のバッファであり、出力はトランジスタＰＭ２のゲートに接続される。ＩＮＶは駆動信号の反転信号を生成するインバータであり、その出力はトランジスタＰＭ３のゲートとトランジスタＮＭ３のゲートへ接続され、トランジスタＮＭ３のドレインはカレントミラーＮＭ２、ＮＭ４のゲートへ接続される。
【００１６】
スイッチング回路１０３は、駆動信号に応じて、主電流Ｉ１からバイアス電流Ｉｎｂを減算した電流Ｉ１−Ｉｎｂをスイッチングする差動増幅回路を有する。差動増幅回路は、トランジスタＰＭ２及びＰＭ３により構成される。また、スイッチング回路１０３は、主電流Ｉ１からバイアス電流Ｉｎｂを減算した電流Ｉ１−Ｉｓｂを増幅し、前記増幅した電流を半導体レーザダイオードＬＤに流す電流増幅回路を有する。電流増幅回路は、トランジスタＮＭ２及びＮＭ４から構成されるカレントミラー回路である。カレントミラー回路ＮＭ２，ＮＭ４は、トランジスタＮＭ３により、駆動信号に応じて動作状態が制御される。
【００１７】
図２において、駆動信号がハイベルであると、トランジスタＰＭ２のゲートはバッファＢＵＦを介してハイレベルとなり、トランジスタＰＭ３のゲートはインバータＩＮＶを介してローレベルとなる。トランジスタＮＭ３のゲートはインバータＩＮＶの出力が接続されているため、トランジスタＮＭ３はオフ状態となり、トランジスタＮＭ２、ＮＭ４で構成されるカレントミラーは動作状態となる。トランジスタＰＭ２とＰＭ３は差動増幅器を構成するため、トランジスタＰＭ２はオフ状態、トランジスタＰＭ３はオン状態となる。このため、トランジスタＰＭ１を流れる電流Ｉ１からバイアス電流源ＣＣ１の電流Ｉｎｂを引いた電流Ｉ１−ＩｎｂがトランジスタＰＭ３に全て流れることになる。電流Ｉ１−ＩｎｂはトランジスタＰＭ３のドレインからトランジスタＮＭ２に供給され、トランジスタＮＭ２とカレントミラーを構成するＭ倍のトランジスタＮＭ４により、電流Ｍ×（Ｉ１−Ｉｎｂ）が半導体レーザダイオードＬＤの駆動電流として流れる。
【００１８】
駆動信号がローレベルであると、トランジスタＰＭ２がオン、トランジスタＰＭ３がオフ、トランジスタＮＭ３がオンの状態になる。カレントミラーＮＭ２、ＮＭ４のゲートはトランジスタＮＭ３によりローレベルとなるので半導体レーザダイオードＬＤには電流は流れない。また、トランジスタＰＭ２のドレインにはカレントミラーＮＭ２と同サイズのダイオード接続されたトランジスタＮＭ１が接続され、オン時のトランジスタＰＭ２とＰＭ３のドレイン電圧をほぼ等しくする。これにより、差動対ＰＭ２とＰＭ３の動作の対象性を高め、駆動信号のデューティーを維持している。
【００１９】
半導体レーザダイオードＬＤのスイッチングは以上の駆動信号のハイレベル、ローレベルにより制御される。その時の半導体レーザダイオードＬＤに流れる駆動電流値と、該駆動電流値を設定する制御電圧との関係を図５及び図６に示す。
【００２０】
図５は制御電圧−駆動電流特性を示す図であり、図６は図５の○部の拡大図である。特性６０１は、本実施形態による半導体レーザダイオード駆動回路の特性である。特性６０２は、バイアス電流源ＣＣ１がない場合の特性である。特性６０２では、最小制御電圧であっても、所望の駆動電流最小値を超える駆動電流しか得られない。本実施形態の特性６０１は、特性６０２に対して、あたかも負のオフセット電流を持つような特性となり、所望の駆動電流最小値を得ることが可能になる。制御電圧は、図１に示すように駆動電流を設定する定電流値設定部１０１に入力される電圧であり、定電流値設定部１０１のダイナミックレンジに応じた出力電圧により、定電流値、即ち駆動電流が制御される。最小制御電圧以上の制御電圧で、所望の駆動電流最小値を得ることができる。その結果、制御可能な制御電圧の範囲で、所望の駆動電流範囲を得ることができる。
【００２１】
このように本実施形態によれば、駆動電流を供給するトランジスタのアーリー効果の影響を受けない半導体レーザダイオードＬＤの駆動が可能となる。
【００２２】
（第２の実施形態）
図３は、本発明の第２の実施形態による半導体レーザダイオード駆動回路の構成例を示す回路図である。本実施形態では、図２の第１の実施形態に対して、トランジスタＰＭ１とＰＭ２，ＰＭ３の間にゲート接地ＰＭＯＳトランジスタＰＭ４を挿入する。その他の点については、本実施形態は、第１の実施形態と同じである。トランジスタＰＭ４のゲートには、トランジスタＰＭ２、ＰＭ３のソース・ドレイン電圧を十分確保できるようなバイアス電圧Ｖｂｉａｓが印加される。トランジスタＰＭ１（定電流値設定部１０１）及びバイアス電流源ＣＣ１の接続ノードとスイッチング部１０３との間に、和電流Ｉ１−Ｉｎｂのノード電位を一定に保つ負荷としてトランジスタＰＭ４を接続する。このように、トランジスタＰＭ４を挿入することで、駆動電流にはトランジスタＰＭ１のアーリー効果を含まない特性を得ることができる。
【００２３】
（第３の実施形態）
図４は、本発明の第３の実施形態による半導体レーザダイオード駆動回路の構成例を示す回路図である。本実施形態は、差動方式による駆動電流スイッチング方式に適用した場合である。
【００２４】
ＰＮＰバイポーラトランジスタＢＰ１は、エミッタが電源電圧Ｖｃｃに接続され、コレクタに主電流Ｉ１が流れる。ＮＰＮバイポーラトランジスタＢＮ１は、コレクタがトランジスタＢＰ１のコレクタに接続され、エミッタがグランドに接続される。トランジスタＢＮ１のゲート及びコレクタは相互に接続される。バイアス電流源ＣＣ１は、トランジスタＢＮ１のコレクタ及びグランド間に接続され、定電流Ｉｎｂを引き込む。ＮＰＮバイポーラトランジスタＢＮ２は、ベースがトランジスタＢＮ１のベースに接続され、エミッタがグランドに接続される。トランジスタＢＮ２のサイズは、トランジスタＢＮ１のＭ倍である。バッファＢＵＦは、駆動信号をバッファリングして出力する。インバータＩＮＶは、駆動信号を論理反転して出力する。ＮＰＮトランジスタＢＮ３とＮＰＮトランジスタＢＮ４はエミッタが共通接続され、共通接続されたエミッタはＮＰＮトランジスタＢＮ２のコレクタに接続される。トランジスタＢＮ３は、コレクタが抵抗を介して電源電圧Ｖｃｃに接続され、ベースがバッファＢＵＦの出力に接続される。ＮＰＮトランジスタＢＮ４は、コレクタが半導体レーザダイオードＬＤを介して電源電圧Ｖｃｃに接続され、ベースがインバータＩＮＶの出力に接続される。
【００２５】
トランジスタＢＰ１は、図１の定電流値設定部１０１に対応する。トランジスタＢＮ１，ＢＮ２，ＢＮ３，ＢＮ４は、図１のスイッチング回路１０３に対応する。スイッチング回路１０３は、主電流Ｉ１からバイアス電流Ｉｎｂを減算した電流Ｉ１−Ｉｎｂを増幅する電流増幅回路と、駆動信号に応じて前記増幅した電流をスイッチングする差動増幅回路とを有する。電流増幅回路は、トランジスタＢＮ１及びＢＮ２により構成されるカレントミラー回路である。差動増幅回路は、トランジスタＢＮ３及びＢＮ４により構成される。
【００２６】
トランジスタＢＰ１には主電流Ｉ１が流れ、バイアス電流源ＣＣ１には定電流Ｉｎｂが流れるので、トランジスタＢＮ１には電流Ｉ１−Ｉｎｂが流れる。トランジスタＢＮ１及びＢＮ２はカレントミラーを構成し、トランジスタＢＮ２のサイズはトランジスタＢＮ１のＭ倍である。したがって、トランジスタＢＮ２には、電流Ｍ×（Ｉ１−Ｉｎｂ）が流れる。駆動信号がローレベルであれば、トランジスタＢＮ４がオンし、トランジスタＢＮ３がオフし、半導体レーザダイオードＬＤに電流Ｍ×（Ｉ１−Ｉｎｂ）が流れる。これに対し、駆動信号がハイレベルであれば、トランジスタＢＮ３がオンし、トランジスタＢＮ４がオフし、半導体レーザダイオードＬＤに電流が流れない。第１及び第２の実施形態では、駆動信号がハイレベルになると、半導体レーザダイオードＬＤに電流が流れる。これに対して、本実施形態では、駆動信号がローレベルになると、半導体レーザダイオードＬＤに電流が流れる。
【００２７】
本実施形態は、半導体レーザダイオードＬＤに流れる電流として、第１及び第２の実施形態と同じ効果を得ることができる。
【００２８】
以上、第１〜第３の実施形態によれば、負バイアス電流を持つ駆動電流特性を得ることができ、最小電流値近傍における制御が可能になり、ＣＭＯＳプロセスのメリットである３Ｖ単一電源での動作をさせても、所望の最小電流近傍における電流制御が可能となる。さらに、和電流Ｉ１−Ｉｎｂのノードとスイッチング回路１０３との間にゲート接地トランジスタＰＭ４を挿入することで、アーリー効果による電流増大の影響を防ぐことができる。また、低輝度領域における駆動電流の直線性を改善することができる。
【００２９】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施形態による半導体レーザダイオード駆動回路の概念構成例を示す図である。
【図２】第１の実施形態による半導体レーザダイオード駆動回路の構成例を示す回路図である。
【図３】本発明の第２の実施形態による半導体レーザダイオード駆動回路の構成例を示す回路図である。
【図４】本発明の第３の実施形態による半導体レーザダイオード駆動回路の構成例を示す回路図である。
【図５】制御電圧−駆動電流特性を示す図である。
【図６】図５の部分拡大図である。
【符号の説明】
【００３１】
１０１  電流制御部（定電流値設定部）
１０２  電流加算部
１０３  制御回路部（スイッチング部）
Ｉ１  駆動電流設定主電流
ＣＣ１  バイアス電流源
Ｉｎｂ  定電流値
ＬＤ  半導体レーザダイオード
ＢＵＦ  バッファ
ＩＮＶ  インバータ
【図１】
2008198983.tif 000003
【図２】
2008198983.tif 000004
【図３】
2008198983.tif 000005
【図４】
2008198983.tif 000006
【図５】
2008198983.tif 000007
【図６】
2008198983.tif 000008