(57)【要約】【課題】外部との電気的な接続に用いる複数の突起電極と、これらの突起電極が設けられた面を絶縁被覆して保護する樹脂層を備えた半導体装置、及びこの半導体装置における突起電極の形成方法において、突起電極の配設ピッチを小さくすることにより小型化された半導体装置、及びこの半導体装置における突起電極の形成方法を提供する。【解決手段】突起電極を複数の金属層の積層体で形成する。さらに、積層体における上層側の金属層と下層側の金属層とで面積を異ならせる。特に、積層体における上層側の金属層の面積を、下層側の金属層の面積よりも小さくする。または、積層体における順次積層された第１の金属層と、第２の金属層と、第３の金属層のうち、第２の金属層の面積を第１の金属層の面積及び第３の金属層の面積よりも大きくする。【選択図】図１
2008227106.tif 000002
【特許請求の範囲】
【請求項１】
外部との電気的な接続に用いる複数の突起電極と、これらの突起電極が設けられた面を絶縁被覆して保護する樹脂層を備えた半導体装置において、
前記突起電極を複数の金属層の積層体で形成したことを特徴とする半導体装置。
【請求項２】
前記積層体における上層側の金属層と下層側の金属層とで面積を異ならせたことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記積層体における上層側の金属層の面積を、下層側の金属層の面積よりも小さくしたことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記積層体における順次積層された第１の金属層と、第２の金属層と、第３の金属層のうち、前記第２の金属層の面積を前記第１の金属層の面積及び前記第３の金属層の面積よりも大きくしたことを特徴とする請求項１記載の半導体装置。
【請求項５】
外部との電気的な接続に用いる複数の突起電極と、これらの突起電極が設けられた面を絶縁被覆して保護する樹脂層を備えた半導体装置における突起電極の形成方法において、
レジスト膜で形成したレジストパターンを用いて前記突起電極の形成位置に金属層を形成する工程を繰返し、前記金属層を順次積層して形成することを特徴とする突起電極の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置における突起電極の形成方法に関するものであり、いわゆるポストやバンプなどのように半導体基板に対して突出状に形成される金属製の電極である突起電極を備えた半導体装置、及びその突起電極の形成方法に関するものである。
【背景技術】
【０００２】
昨今の半導体装置では、小型化・薄型化の要求に対応するために製造技術が著しく発展しており、例えばウエーハレベルＣＳＰ（Chip Size Package）などのようにウエーハの状態で半田ボールなどの外部接続端子の装着を行って、ウエーハをダイシングすることにより完成品となる半導体装置が提供されている。
【０００３】
すなわち、従来の半導体装置では、ウエーハをダイシングすることにより個々に分離した半導体チップをパッケージと呼ばれる封止体に封止して完成品としていたのに対し、封止体による封止を不要として、いわゆるベアチップ実装が可能となっている。
【０００４】
このように、パッケージなどの封止体を用いることなく半導体チップを実装基板に実装する場合には、半導体チップと実装基板との熱膨脹差などによって生じる応力の緩和を、半導体チップと実装基板とを接続している半導体チップの外部接続端子で行う必要があり、半導体チップにはいわゆるポストあるいはバンプと呼ばれる金属製の突起状とした突起電極を設け、この突起電極で応力の緩和を図っている（例えば、特許文献１参照。）。
【０００５】
この突起電極は、以下のようにして形成している。すなわち、まず、図９（ａ）に示すように、所要の半導体回路が形成され、所定位置にこの半導体回路に接続した電極110が設けられたウエーハ100にフィルム状のドライフィルムレジスト（以下、単に「ＦＤＲ」という。）120を貼着し、図９（ｂ）に示すように、このＦＤＲ120に電極110を露出させる開口130を形成してマスクとし、図９（ｃ）に示すように、マスクを用いて電界めっき処理によって開口130部分にめっき被膜を形成して突起電極140としている。
【０００６】
突起電極140の形成後、ＦＤＲ120を除去し、図９（ｄ）に示すように、突起電極140が設けられた面にエポキシ樹脂などの絶縁材を塗布して絶縁被覆用の樹脂層150を形成し、必要に応じて樹脂層150をＣＭＰ（Chemical Mechanical Polishing）処理などによって平坦化して突起電極140を確実に露出させ、露出した突起電極140に半田ボール（図示せず）を装着した後に、ダイシングによってウエーハ100の切断分離を行って半導体装置としている。
【特許文献１】特開２００１−０６０５９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
一般的に、突起電極140は１５０μｍ程度の長さが求められるため、ＦＤＲには膜厚が１５０μｍ程度のものが用いられている。
【０００８】
しかしながら、このようにＦＤＲの膜厚が厚い場合には、ＦＤＲをエッチングによってパターンニングしてマスクを形成する際に、エッチング液の淀みを生じやすくなることによってエッチングが十分に行えず、図１０に示すように、電極110を完全に露出させることができないことにより、めっき処理によって突起電極が形成できないおそれがあった。
【０００９】
そこで、現在では、ＦＤＲ120に形成する開口130の径寸法をできるだけ大きくすることにより開口130の形成性を向上させて電極110を露出させており、大きな突起電極が形成されることにより突起電極の配設ピッチを小さくすることが困難となって、半導体装置の小型化を阻害することとなっていた。
【課題を解決するための手段】
【００１０】
そこで、本発明の半導体装置では、外部との電気的な接続に用いる複数の突起電極と、これらの突起電極が設けられた面を絶縁被覆して保護する樹脂層を備えた半導体装置において、突起電極を複数の金属層の積層体で形成した。
【００１１】
さらに、本発明の半導体装置では、以下の点にも特徴を有するものである。すなわち、
（１）積層体における上層側の金属層と下層側の金属層とで面積を異ならせたこと。
（２）積層体における上層側の金属層の面積を、下層側の金属層の面積よりも小さくしたこと。
（３）積層体における順次積層された第１の金属層と、第２の金属層と、第３の金属層のうち、第２の金属層の面積を第１の金属層の面積及び第３の金属層の面積よりも大きくしたこと。
【００１２】
また、本発明の半導体装置における突起電極の形成方法では、外部との電気的な接続に用いる複数の突起電極と、これらの突起電極が設けられた面を絶縁被覆して保護する樹脂層を備えた半導体装置における突起電極の形成方法において、レジスト膜で形成したレジストパターンを用いて突起電極の形成位置に金属層を形成する工程を繰返し、金属層を順次積層して形成することとした。
【発明の効果】
【００１３】
本発明では、突起電極を複数の金属層の積層体で形成したことによって、各金属層を形成する際の金属層の膜厚を小さくすることにより小径の金属膜とすることができ、金属膜の配設ピッチを小さくすることができるので、半導体装置のさらなる小型化を可能とすることができる。
【００１４】
特に、突起電極を構成する積層体における上層側の金属層と下層側の金属層とで面積を異ならせた場合には、突起電極を取り囲んで設けられる樹脂層との接触面積を増大させて密着性を向上させることができ、半導体基板に対する突起電極の接続強度の向上を図ることができるので、半導体装置の実装基板に対する接続信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
本発明の半導体装置及び半導体装置における突起電極の形成方法は、所定の半導体回路が形成され、外部との電気的な接続に用いる複数の突起電極が形成された半導体基板からなる半導体装置において、突起電極を複数の金属層の積層体で形成しているものである。
【００１６】
すなわち、図１（ａ）に示すように、半導体基板であるウエーハ10には、所要の半導体回路（図示せず）が形成され、この半導体回路の所定位置に電極11が設けられており、このウエーハ10の上面にレジスト膜を設けてレジストマスクを形成し、このレジストマスクを用いて突起電極となる金属層を形成しているものであり、金属層を積み重ねながら順次形成して所定の高さの突起電極としているものである。
【００１７】
図１（ａ）中の12-1は、ウエーハ10上に形成した第１レジスト膜であり、この第１レジスト膜12-1に既知のフォトリソグラフィー技術によってパターンニング処理を行って、図１（ｂ）に示すように、各電極11を露出させる第１開口13-1を備えた第１レジストマスク14-1を形成している。本実施形態では、第１レジスト膜12-1は３０〜４０μｍ程度の膜厚としている。
【００１８】
第１レジストマスク14-1の形成後、ウエーハ10に電界めっき処理を施すことにより、図１（ｃ）に示すように、第１レジストマスク14-1に設けられている第１開口13-1にめっき被膜による第１金属層15-1を形成している。めっき処理では、電界ニッケルめっき処理や、電界金めっき処理などによって適宜の金属膜を形成しており、特に、第１金属層15-1は単一の金属で形成する場合だけでなく、複数種類の金属層を順次形成してもよい。例えば、金被膜→ニッケル被膜→金被膜の３層構造としてもよい。
【００１９】
第１金属層15-1の形成後、図１（ｄ）に示すように、ウエーハ10の上面にはレジストを再度塗布して第２レジスト膜12-2を形成している。
【００２０】
第２レジスト膜12-2の形成後、第１レジストマスク14-1の形成と同様にして既知のフォトリソグラフィー技術によって第２レジスト膜12-2にパターンニング処理を行い、図１（ｅ）に示すように、各第１金属層15-1を露出させる第２開口13-2を備える第２レジストマスク14-2を形成している。本実施形態では、第２レジスト膜12-2も３０〜４０μｍ程度の膜厚としている。
【００２１】
第２レジストマスク14-2の形成後、ウエーハ10に電界めっき処理を施すことにより、図１（ｆ）に示すように、第２レジストマスク14-2に設けられている第２開口13-2にめっき被膜による第２金属層15-2を形成している。めっき処理では、第１金属層15-1の形成と同様に電界ニッケルめっき処理や、電界金めっき処理などによって適宜の金属膜を形成している。
【００２２】
本実施形態では、同様にして図１（ｇ）に示すように第３レジストマスク14-3及び第４レジストマスク14-4を形成して、第３金属層15-3及び第４金属層15-4を順次形成し、第１〜４金属層15-1〜4を順次積層させた積層体を形成している。
【００２３】
所定の高さの積層体の形成後、図２に示すように、アッシングなどによって第１〜４レジストマスク14-1〜4を除去して突出電極Ｔ部分を残存させ、その後、図３に示すように突起電極Ｔが設けられた面にエポキシ樹脂などを塗布して絶縁被覆するとともに保護膜となる樹脂層16を形成している。
【００２４】
樹脂層16の形成後、必要に応じて樹脂層16の表面をＣＭＰ（Chemical Mechanical Polishing）処理などによって平坦化処理し、図４に示すように、樹脂層16から露出した突出電極Ｔの端面に必要に応じて半田ボール17などを装着している。このように、半田ボール17などの外部接続手段の形成が終了した後、ダイシング装置によってウエーハ10を所定形状に切断し、ダイシングによって生じたカスを洗浄処理によって除去して完成した半導体装置としている。
【００２５】
このように、複数の金属層を積層して形成した積層体で突起電極を構成することにより、各金属層を形成するために用いる各レジストマスクを薄膜化することができるので、各レジストマスクにそれぞれ形成される開口の径寸法を小さくしても確実な開口を形成することができ、狭ピッチで突起電極を形成できる。したがって、突起電極の配設密度を増大させることができるので、半導体装置をさらに小型化することができる。
【００２６】
前述した実施形態では、第１〜４レジストマスク14-1〜4を形成する際に、各レジスト膜に同一の露光用パターンを用いて第１〜４レジストマスク14-1〜4を形成しているため、第１〜４レジストマスク14-1〜4が同一形状となっているが、各レジストマスクは必ずしも同一形状である必要はなく、適宜調整してもよい。
【００２７】
すなわち、例えば、図５に示すように、ウエーハ10側から、第１金属層15-1'、第２金属層15-2'、第３金属層15-3'、第４金属層15-4'を順次形成した４層構造の突起電極を形成した場合に、第１金属層15-1'の上層側の第２金属層15-2'は第１金属層15-1'よりも面積を小さくし、さらに、第２金属層15-2'の上層側の第３金属層15-3'は第２金属層15-2'よりも面積を小さくして、突起電極をピラミッド状に形成してもよい。
【００２８】
このように、下層側の金属層の面積を上層側の金属層の面積よりも大きくすることにより、最下層の金属層である第１金属層15-1'と、ウエーハ10に設けた電極11との接触面積を大きくすることができ、突出電極を電極11に確実に接続することができる。
【００２９】
その一方で、最上層の第４金属層15-4'間の間隔寸法は大きくすることができ、第４金属層15-4'に接続させて設けた半田ボールの間隔を十分な間隔として、半田によるショートなどが生じることを防止できる。
【００３０】
さらに、ピラミッド状の突出電極とすることにより、ウエーハ10上に設けた樹脂層16と突出電極との接触面積を増大させることができ、樹脂層16と突出電極との密着性を向上させて、ウエーハ10に対する突起電極の接続強度の向上を図ることができる。
【００３１】
また、突出電極はピラミッド状に形成する場合だけでなく、例えば、図６に示すように、ウエーハ10側から、第１金属層15-1"、第２金属層15-2"、第３金属層15-3"、第４金属層15-4"を順次形成した４層構造の突起電極を形成した場合に、上下に連続した第２金属層15-2"と、第３金属層15-3"と、第４金属層15-4"のうち、第３金属層15-3"の面積を第２金属層15-2"の面積及び第４金属層15-4"の面積よりも大きくしてもよい。
【００３２】
このように突出電極の中途部に第３金属層15-3"による膨出部を設けることによって、この第３金属層15-3"がウエーハ10上に設けた樹脂層16に対するアンカーとして機能して、樹脂層16と突出電極との密着性を向上させて、ウエーハ10に対する突起電極の接続強度の向上を図ることができる。
【００３３】
本実施形態では、突出電極となる金属膜の積層体を４層構造としているが、突出電極は２層構造や３層構造、あるいは５層構造以上であってもよい。また、本実施形態では、説明の便宜上、各層の厚みを同じとしているが、各層で厚みを異ならせてもよい。特に、面積の大きい金属層を形成する場合には厚い層とし、面積の小さい金属層を形成する場合には薄い層とすることにより、所定の高さに形成する突出電極の高さを稼ぎながら、高密度で突出電極を形成することができる。
【００３４】
さらに、同一のレジストマスクに形成する開口は全て同一面積の開口となっている必要はなく、金属層を形成する際の電界めっき処理における電流密度分布を考慮して面積を調整し、形成した金属層に生じる厚みのバラツキを抑制してもよい。
【００３５】
図５及び図６に示したように、積層する金属層ごとに金属層の面積を異ならせる場合には、各金属層を形成するために用いるレジストマスクに所要の大きさの開口を形成しておく必要があり、レジストマスクの形成時に、形成する開口の大きさに合わせた露光用のフォトマスクなどのパターンニング用のマスクを準備しておく必要がある。
【００３６】
したがって、パターンニング用のマスクの分だけ製造コストを上昇させてしまうおそれがあるが、例えば、露光によるレジストマスクの形成時に、レジスト膜に対してフォトマスクをレジスト膜と平行に所定量だけ移動させながら繰り返し露光を行うことにより、フォトマスクによって形成される開口よりも一回り大きい面積の開口を形成することができる。
【００３７】
あるいは、積層する金属層ごとに金属層の面積を異ならせるのではなく、例えば、図７に示すように、ウエーハ10側から、第１レジストマスク24-1、第２レジストマスク24-2、第３レジストマスク24-3、第４レジストマスク24-4、第５レジストマスク24-5を順次形成する際に、第１〜５レジストマスク24-1〜5の形成には全て同じフォトマスクを用い、露光時のフォトマスクの配置を調整することにより、第２レジストマスク24-2の開口の位置を第１レジストマスク24-1の開口の位置からずらせて配置し、第３レジストマスク24-3の開口の位置を第２レジストマスク24-2の開口の位置からずらせて配置し、第４レジストマスク24-4の開口の位置を第３レジストマスク24-3の開口の位置からずらせて配置し、第５レジストマスク24-5の開口の位置を第４レジストマスク24-4の開口の位置からずらせて配置し、第１〜５金属層25-１〜5を高さ方向に沿って千鳥に配置することにより、１種類のフォトマスクで、異なる大きさの開口パターンとした複数のフォトマスクを用いる場合と同等の効果を生じさせることができる。
【図面の簡単な説明】
【００３８】
【図１】要部の断面模式図による本発明の実施形態に係る半導体装置の製造工程説明図である。
【図２】本発明の実施形態に係る半導体装置の要部断面模式図である。
【図３】本発明の実施形態に係る半導体装置の要部断面模式図である。
【図４】本発明の実施形態に係る半導体装置の要部断面模式図である。
【図５】他の実施形態の半導体装置の要部断面模式図である。
【図６】他の実施形態の半導体装置の要部断面模式図である。
【図７】他の実施形態の半導体装置の要部平面模式図である。
【図８】要部の断面模式図による従来の半導体装置の製造工程説明図である。
【図９】従来の半導体装置の要部断面模式図である。
【符号の説明】
【００３９】
10    ウエーハ
11    電極
12-1  第１レジスト膜
12-2  第２レジスト膜
13-1  第１開口
13-2  第２開口
14-1  第１レジストマスク
14-3  第３レジストマスク
14-4  第４レジストマスク
15-1  第１金属層
15-2  第２金属層
15-3  第３金属層
15-4  第４金属層
16    樹脂層
17    半田ボール
Ｔ    突出電極
【図１】
2008227106.tif 000003
【図２】
2008227106.tif 000004
【図３】
2008227106.tif 000005
【図４】
2008227106.tif 000006
【図５】
2008227106.tif 000007
【図６】
2008227106.tif 000008
【図７】
2008227106.tif 000009
【図８】
2008227106.tif 000010
【図９】
2008227106.tif 000011
【手続補正書】
【提出日】平成19年11月15日(2007.11.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
この突起電極は、以下のようにして形成している。すなわち、まず、図９（ａ）に示すように、所要の半導体回路が形成され、所定位置にこの半導体回路に接続した電極110が設けられたウエーハ100にフィルム状のドライフィルムレジスト（以下、単に「ＤＦＲ」という。）120を貼着し、図９（ｂ）に示すように、このＤＦＲ120に電極110を露出させる開口130を形成してマスクとし、図９（ｃ）に示すように、マスクを用いて電界めっき処理によって開口130部分にめっき被膜を形成して突起電極140としている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
突起電極140の形成後、ＤＦＲ120を除去し、図９（ｄ）に示すように、突起電極140が設けられた面にエポキシ樹脂などの絶縁材を塗布して絶縁被覆用の樹脂層150を形成し、必要に応じて樹脂層150をＣＭＰ（Chemical Mechanical Polishing）処理などによって平坦化して突起電極140を確実に露出させ、露出した突起電極140に半田ボール（図示せず）を装着した後に、ダイシングによってウエーハ100の切断分離を行って半導体装置としている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
一般的に、突起電極140は１５０μｍ程度の長さが求められるため、ＤＦＲには膜厚が１５０μｍ程度のものが用いられている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
しかしながら、このようにＤＦＲの膜厚が厚い場合には、ＤＦＲをエッチングによってパターンニングしてマスクを形成する際に、エッチング液の淀みを生じやすくなることによってエッチングが十分に行えず、図１０に示すように、電極110を完全に露出させることができないことにより、めっき処理によって突起電極が形成できないおそれがあった。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
そこで、現在では、ＤＦＲ120に形成する開口130の径寸法をできるだけ大きくすることにより開口130の形成性を向上させて電極110を露出させており、大きな突起電極が形成されることにより突起電極の配設ピッチを小さくすることが困難となって、半導体装置の小型化を阻害することとなっていた。