(57)【要約】【課題】フォトダイオードに接続されるフィルタ抵抗における電圧降下を抑えつつ、ノイズ除去性能を向上できる光受信器を提供する。【解決手段】光受信器１は、光受信信号Ｐに対応した光電流Ｉｐｄを生成するフォトダイオード２と、フォトダイオード２に逆バイアス電圧Ｖｐｄ１を供給する電源ライン５と、フォトダイオード２と電源ライン５との間に接続された抵抗４ａを含むローパスフィルタ回路４と、抵抗４ａの一端にドレインが接続され、抵抗４ａの他端にソースが接続されたＦＥＴ６と、ＦＥＴ６のドレインに接続され、このドレインの電位から所定電圧降下した基準電位Ｖ０を生成する基準電位生成部７と、ＦＥＴ６のゲートと基準電位生成部７の基準電位出力端７ａとの間に接続され、ダイオード接続されたＦＥＴ１４とを備える。【選択図】  図１
2008227856.tif 000002
【特許請求の範囲】
【請求項１】
光受信信号に対応した電気信号を生成するフォトダイオードと、
前記フォトダイオードに逆バイアス電圧を供給する電源ラインと、
前記フォトダイオードと前記電源ラインとの間に接続された第１の抵抗を含むローパスフィルタ回路と、
前記第１の抵抗の前記電源ライン側の一端に一方の電流端子が接続され、前記第１の抵抗の前記フォトダイオード側の他端に他方の電流端子が接続された第１のトランジスタと、
前記第１のトランジスタの前記一方の電流端子に接続され、該電流端子の電位から所定電圧降下した基準電位を生成する基準電位生成部と、
前記第１のトランジスタの制御端子と前記基準電位生成部の基準電位出力端との間に接続され、ダイオード接続された第２のトランジスタと
を備えることを特徴とする、光受信器。
【請求項２】
前記基準電位生成部は、
前記第１のトランジスタの前記一方の電流端子と前記基準電位出力端との間に接続された第２の抵抗と、
前記第２の抵抗に所定の大きさの電流を流す電流源と
を有することを特徴とする、請求項１に記載の光受信器。
【請求項３】
前記第１のトランジスタの制御端子は、前記電源ラインの電圧よりも大きな電圧を有する電源によりバイアスされていることを特徴とする、請求項１または２に記載の光受信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光受信器に関するものである。
【背景技術】
【０００２】
非特許文献１に掲載されたトランスインピーダンスアンプ（ＴＩＡ）内蔵ＩＣの内部回路図を図５に示す。このＩＣ１００は、フォトダイオード１０２からの光電流Ｉ１を電圧信号Ｖ１に変換するＴＩＡ１０４と、ＴＩＡ１０４からの出力信号Ｖ１を差動信号Ｓ１，Ｓ２に変換するバッファ１０６とを備えており、更に、フォトダイオード１０２に対して直列接続されるローパスフィルタ回路１０８を内蔵している。ローパスフィルタ回路１０８は、フォトダイオード１０２への入射光強度が小さい場合のノイズ対策用に設けられており、フォトダイオード１０２のカソードと電源Ｖ２との間に接続される抵抗１０８ａ、及びフォトダイオード１０２のカソードと接地との間に接続されるコンデンサ１０８ｂを含む。
【非特許文献１】VITESSESemiconductor Corporation社の製品カタログ、「VSC7716」
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図５に示した回路のように、ローパスフィルタ用の抵抗（フィルタ抵抗）１０８ａがフォトダイオード１０２と直列に設けられる場合、次のような問題がある。すなわち、フィルタ抵抗値を大きくするほどノイズ除去性能を高めることができる反面、フォトダイオード１０２への入射光量が大きくなって光電流Ｉ１が増大すると、フィルタ抵抗１０８ａにおける電圧降下幅が大きくなってフォトダイオード１０２への逆バイアス電圧が低下し、フォトダイオード１０２の帯域特性が劣化してしまう。従って、フィルタ抵抗値を或る程度小さく設定する必要があり、ノイズ除去性能を向上させることが難しい。
【０００４】
この問題の解決策として、例えば図６に示すような回路１１０が考えられる。この回路１１０では、ダイオード接続された電解効果トランジスタ（ＦＥＴ）１１２が抵抗１０８ａに対して並列に接続されている。そして、フォトダイオード１０２への入射光量が大きくなり抵抗１０８ａにおける電圧降下が所定値を超えると（すなわち、ＦＥＴ１１２のドレイン−ソース間電圧が飽和領域に入る程度に抵抗１０８ａでの電圧降下が大きくなると）、このＦＥＴ１１２の飽和ドレイン電流が抵抗１０８ａを流れる電流をバイパスする。この構成により、ローパスフィルタ回路の抵抗値を、入射光量が小さいときには大きくし、入射光量が大きいときには小さくすることが可能になる。
【０００５】
しかし、ＦＥＴ１１２のドレイン飽和電圧は最低でも０．６Ｖ程度あるため、図６のようにＦＥＴ１１２のゲート電圧を固定バイアスとすると、バイパス電流の流れ始める電圧を飽和電圧０．６Ｖより小さくすることができない。従って、依然電圧降下が過大となりフォトダイオード１０２への逆バイアス電圧が不足する場合が生じる。しかも、バイパス電流を大きくするほどＦＥＴ１１２の寸法が大きくなってしまう。
【０００６】
本発明は、上記の問題点を鑑みてなされたものであり、フォトダイオードに接続されるフィルタ抵抗における電圧降下を抑えつつ、ノイズ除去性能を向上できる光受信器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記した課題を解決するために、本発明による光受信器は、光受信信号に対応した電気信号を生成するフォトダイオードと、フォトダイオードに逆バイアス電圧を供給する電源ラインと、フォトダイオードと電源ラインとの間に接続された第１の抵抗を含むローパスフィルタ回路と、第１の抵抗の電源ライン側の一端に一方の電流端子が接続され、第１の抵抗のフォトダイオード側の他端に他方の電流端子が接続された第１のトランジスタと、第１のトランジスタの一方の電流端子に接続され、該電流端子の電位から所定電圧降下した基準電位を生成する基準電位生成部と、第１のトランジスタの制御端子と基準電位生成部の基準電位出力端との間に接続され、ダイオード接続された第２のトランジスタとを備えることを特徴とする。
【０００８】
この光受信器においては、フォトダイオードを流れる光電流が増大して第１の抵抗における電圧降下が或る値に達すると、第１のトランジスタが導通し、電流をバイパスする。これにより、第１の抵抗（すなわちフィルタ抵抗）の抵抗値を大きく設定できるので、電圧降下を抑えつつノイズ除去性能を高めることができる。また、基準電位生成部が基準電位を生成し、且つ、ダイオード接続された第２のトランジスタが第１のトランジスタの制御端子と基準電位生成部の基準電位出力端との間に接続されているので、第１のトランジスタの制御端子には、基準電位に第２のトランジスタの順方向降下電圧を加えた電圧が入力される。従って、第１のトランジスタの閾値電圧のばらつきが第２のトランジスタの順方向降下電圧のばらつきによって補償されるので、第１のトランジスタの制御端子の電圧を適切に設定することができる。
【０００９】
また、光受信器は、基準電位生成部が、第１のトランジスタの一方の電流端子と基準電位出力端との間に接続された第２の抵抗と、第２の抵抗に所定の大きさの電流を流す電流源とを有することを特徴としてもよい。これにより、基準電位を精度よく生成できる。
【００１０】
また、光受信器は、第１のトランジスタの制御端子が、電源ラインの電圧よりも大きな電圧を有する電源によりバイアスされていることが好ましい。
【発明の効果】
【００１１】
本発明による光受信器によれば、フォトダイオードに接続されるフィルタ抵抗における電圧降下を抑えつつ、ノイズ除去性能を向上できる。
【発明を実施するための最良の形態】
【００１２】
以下、添付図面を参照しながら本発明による光受信器の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１３】
図１は、本実施形態に係る光受信器１の構成を示す回路図である。光受信器１は、光受信信号Ｐを受けて電気信号である光電流Ｉｐｄを生成するフォトダイオード２と、ノイズを除去するためのローパスフィルタ回路４を含むＩＣ３とを備えている。フォトダイオード２のカソードはＩＣ３の出力端子３ａと接続されており、逆バイアス電圧Ｖｐｄ２がフォトダイオード２へ供給される。なお、逆バイアス電圧Ｖｐｄ２は、逆バイアス電圧Ｖｐｄ１がローパスフィルタ回路４を通過して電圧降下したものである。光受信器１は電源ライン５を備えており、逆バイアス電圧Ｖｐｄ１は電源ライン５からＩＣ３の入力端子３ｂへ供給される。
【００１４】
ＩＣ３は、複数の回路素子が一枚の基板上に形成されたモノリシックＩＣである。ＩＣ３の内部には、ローパスフィルタ回路４の他、ｎチャネルＭＯＳ形ＦＥＴ６と、基準電位生成部７と、閾値補償部８と、カレントミラー部９と、基準電位生成部７及び閾値補償部８を流れる電流を制御するためのＮＰＮ型トランジスタ１０とが設けられている。
【００１５】
ローパスフィルタ回路４は、抵抗（第１の抵抗）４ａ及びコンデンサ４ｂを含む。抵抗４ａはフォトダイオード２と電源ライン５との間に接続され、コンデンサ４ｂはフォトダイオード２及び抵抗４ａの接続点と接地ラインとの間に接続される。
【００１６】
ＦＥＴ６は、本実施形態における第１のトランジスタである。ＦＥＴ６の一方の電流端子（ドレイン）は、抵抗４ａの電源ライン５側の一端に接続されており、他方の電流端子（ソース）は、抵抗４ａのフォトダイオード２側の他端に接続されている。すなわち、ＦＥＴ６は抵抗４ａに並列に接続されている。ＦＥＴ６の制御端子（ゲート）には、後述する閾値補償部８からゲート電圧Ｖｇが提供される。
【００１７】
基準電位生成部７は、ＦＥＴ６の一方の電流端子（ドレイン）に接続され、該電流端子の電位（すなわち逆バイアス電圧Ｖｐｄ１）から所定電圧降下した基準電位Ｖ０を生成するための回路である。本実施形態の基準電位生成部７は、バッファ（ボルテージフォロワ）１１、抵抗１２、及び電流源１３を有する。バッファ１１の入力端はＦＥＴ６の一方の電流端子（ドレイン）に接続されており、逆バイアス電圧Ｖｐｄ１が入力される。バッファ１１の出力端は、抵抗１２の一端に接続されている。抵抗１２は、本実施形態における第２の抵抗である。電流源１３は、抵抗１２に所定の大きさの電流を流す。電流源１３は、ＮＰＮ型トランジスタ１３ａ及び抵抗１３ｂからなる直列回路と、ＮＰＮ型トランジスタ１３ｃ及び抵抗１３ｄからなる直列回路とが並列に接続されて成る。そして、この並列回路の一端は抵抗１２の他端に接続されており、並列回路の他端はＩＣ３の基準端子３ｃを介して接地される。抵抗１２と電流源１３との接続点は基準電位出力端７ａに接続されており、この接続点の電位が基準電位Ｖ０として出力される。
【００１８】
閾値補償部８は、ＦＥＴ６の閾値電圧の製造ばらつきを補償するための回路である。閾値補償部８は、ＦＥＴ６と同タイプ（本実施形態ではｎチャネルＭＯＳ形ＦＥＴ）のＦＥＴ１４と、電流源１５とを有する。ＦＥＴ１４は、本実施形態における第２のトランジスタである。ＦＥＴ１４は、ダイオード接続（すなわちゲートとドレインとが短絡）されており、一方の電流端子（ドレイン）がＦＥＴ６の制御端子（ゲート）と接続され、他方の電流端子（ソース）が基準電位生成部７の基準電位出力端７ａと接続されている。電流源１５は、ＮＰＮ型トランジスタ１５ａ及び抵抗１５ｂからなる直列回路と、ＮＰＮ型トランジスタ１５ｃ及び抵抗１５ｄからなる直列回路とが並列に接続されて成る。そして、この並列回路の一端はＦＥＴ１４の他方の電流端子（ソース）に接続されており、他端はＩＣ３の基準端子３ｃを介して接地される。
【００１９】
トランジスタ１３ａ，１３ｃ及び１５ａ，１５ｃのベースは、トランジスタ１０のベースと共に入力端子３ｄに接続されており、これらのベースには或る制御電圧Ｖｃｓが入力される。これにより、トランジスタ１０，１３ａ，１３ｃ，１５ａ，及び１５ｃには、それぞれ同じ大きさの電流Ｉが流れる。なお、トランジスタ１０のエミッタは抵抗１６を介して接地されており、コレクタはカレントミラー部９に接続されている。
【００２０】
カレントミラー部９は、その供給電圧をＶｃｃ（＞Ｖｐｄ１）とし、ＦＥＴ１４に流れる電流の大きさを規定するための回路であり、ベース電流補償型のカレントミラー回路からなる。カレントミラー部９は、ＰＮＰ型のトランジスタ９ａ〜９ｄを有する。トランジスタ９ａ〜９ｃの各エミッタはＩＣ３の入力端子３ｅを介して電源ラインＶｃｃに接続され、トランジスタ９ａのコレクタはトランジスタ１０のコレクタに接続され、トランジスタ９ｂ，９ｃのコレクタはＦＥＴ１４のドレイン（及びＦＥＴ６のゲート）に接続されている。また、トランジスタ９ａ〜９ｃの各ベースとトランジスタ９ｄのエミッタとは互いに接続されており、トランジスタ９ｄのベースはトランジスタ９ａのコレクタに接続されており、トランジスタ９ｄのコレクタは接地されている。この構成により、トランジスタ９ａにはトランジスタ１０と同じ電流Ｉが流れ、トランジスタ９ｂ，９ｃのそれぞれにはトランジスタ９ａと同じ電流Ｉが流れる。従って、ＦＥＴ１４には電流２Ｉが流れることとなる。
【００２１】
以上の構成を備える光受信器１が奏する効果について説明する。入力端子３ｄに制御電圧Ｖｃｓが入力されると、トランジスタ１０，１３ａ，１３ｂ，１５ａ，及び１５ｂにそれぞれ所定の電流Ｉが流れる。このとき、ＦＥＴ１４を流れる電流はカレントミラー部９によって２Ｉに規定されるので、ＦＥＴ１４を流れる電流と、抵抗１２を流れる電流とが同じ大きさ（２Ｉ）となり、抵抗１２における電圧降下によって基準電位Ｖ０（Ｖ０＝Ｖｐｄ１−２Ｉ×Ｒ１、Ｒ１は抵抗１２の大きさ）が生成され、ＦＥＴ１４のソース側の電位が基準電位Ｖ０となる。従って、ＦＥＴ６へ印加されるゲート電圧Ｖｇは、基準電位Ｖ０にＦＥＴ１４の順方向降下電圧を加えた電圧となる。なお、この基準電位Ｖ０は、抵抗１２や制御電圧Ｖｃｓ、すなわち電流Ｉにより調整可能である。本実施の形態によれば、カレントミラー回路８の電源Ｖｃｃをバイアス電源Ｖｐｄ１より大きくしているので、ＦＥＴ６のバイアスＶｇをＶｐｄ１より大きな値に設定すれば、ＦＥＴ６は抵抗４ａの電位降下がＦＥＴ６の飽和条件に至る前に導通し抵抗４ａを流れる電流をバイパスすることが可能となる。その結果、フィルタ抵抗による電圧降下を必要に応じて十分に抑えることができる。
【００２２】
ここで、ＦＥＴ６及び１４は同一のモノリシックＩＣ内に形成されているので、ＦＥＴ６及び１４の製造ばらつきの傾向は似たものとなる。すなわち、ＦＥＴ６の閾値電圧が設計値より大きい（または小さい）場合には、ＦＥＴ１４の順方向降下電圧も同様に設計値より大きくなる（または小さくなる）傾向がある。従って、ＦＥＴ６の閾値電圧のばらつきがＦＥＴ１４の順方向降下電圧のばらつきによって補償されることとなり、ＦＥＴ６のゲート電圧Ｖｇを適切に設定することができる。なお、本実施形態のように、電流源１３及び１５の抵抗１３ｂ，１３ｄ，１５ｂ，及び１５ｄと、抵抗１２とが同一のＩＣ３内に形成されると尚好ましい。これにより、抵抗１２の抵抗値のばらつきも補償することができる。また、本実施形態の光受信器１ではＩＣ３内にフィルタ抵抗（抵抗４ａ）を配置できるので、この抵抗４ａのフォトダイオード２側に別の抵抗（ＩＣ３に内蔵）を更に接続することもでき、その抵抗の電圧降下を利用した入力光パワーモニタ機能をＩＣ３に内蔵することも可能となる。
【００２３】
（実施例）
上記実施形態の光受信器１に関する一実施例を以下に示す。
Ｖｐｄ１：２．０［Ｖ］
Ｉｐｄ：最大１．４［ｍＡ］
抵抗４ａ：１．３［ｋΩ］
抵抗１２：２．６５［ｋΩ］
抵抗１３ｂ，１３ｄ，１５ｂ，１５ｄ，１６：５．０２［ｋΩ］
ＦＥＴ６：ゲート幅２００［μｍ］、ゲート長０．２［μｍ］
ＦＥＴ１４：ゲート幅２０［μｍ］、ゲート長０．２［μｍ］
電流Ｉ：５５［μＡ］
【００２４】
図２は、上記実施例においてフォトダイオード２のカソードに印加される電圧Ｖｐｄ２の大きさと、光電流Ｉｐｄの大きさとの関係を示すグラフである。図２において、グラフＧ１は上記実施例の各数値が設計値通り（誤差ゼロ）である場合を示しており、グラフＧ２は電圧Ｖｐｄ２が最大となる（すなわち、ＦＥＴ６及び抵抗４ａにおける電圧降下が最小となる）ように各数値が誤差を有する場合を示しており、グラフＧ３は電圧Ｖｐｄ２が最小となるように各数値が誤差を有する場合を示している。具体的には、グラフＧ２及びＧ３は各数値が図３に示す誤差を有する場合である。
【００２５】
図２に示されるように、上記実施形態の光受信器１によれば、光電流Ｉｐｄが大きい場合に逆バイアス電圧Ｖｐｄ２の減少率が抑えられている（すなわち、ＦＥＴ６及び抵抗４ａにおける電圧降下が抑えられている）ことがわかる。そして、各回路素子の誤差により電圧Ｖｐｄ２が最小となった場合でも、光電流Ｉｐｄが１．４［ｍＡ］以下の範囲では電圧降下が０．４［Ｖ］以下に抑えられていることがわかる。このように、上記実施形態の光受信器１によれば、フィルタ抵抗４ａにおける電圧降下を抑え、十分な逆バイアス電圧Ｖｐｄ２をフォトダイオード２に供給できる。
【００２６】
また、図４は、上記実施例において得られる微分抵抗値と光電流Ｉｐｄの大きさとの関係を示すグラフである。図４において、グラフＧ４は上記実施例の各数値が設計値通りである場合を示しており、グラフＧ５及びＧ６はそれぞれ図３に示した誤差を有する場合を示している。図４に示されるように、上記実施形態の光受信器１によれば、各回路素子が設計値どおりに形成された場合（グラフＧ４）で２２６［μＡ］までの光電流Ｉｐｄに対し５００［Ω］以上の微分抵抗値となり、各回路素子のプロセスばらつき・環境変化を考慮しても３００［Ω］以上の微分抵抗値を確保できる。
【００２７】
本発明による光受信器は、上記した実施形態に限られるものではなく、他にも様々な変形が可能である。例えば、ＩＣ内に含まれる各トランジスタ（ＦＥＴ６，１４を除く）は、バイポーラトランジスタに限らず、ＦＥＴであってもよい。また、基準電位生成部は、上記実施形態のように抵抗１２における電圧降下によって基準電位を生成する構成の他にも、電圧Ｖｐｄ１から所定電圧だけ低下させるような様々な構成の回路を適用できる。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明による光受信器の一実施形態の構成を示す回路図である。
【図２】図２は、実施例においてフォトダイオードのカソードに印加される電圧の大きさと、光電流の大きさとの関係を示すグラフである。
【図３】図３は、図２に示すグラフＧ２及びＧ３の条件を示す図表である。
【図４】図４は、実施例において得られる微分抵抗値と光電流の大きさとの関係を示すグラフである。
【図５】図５は、非特許文献１に掲載されたＴＩＡ内蔵ＩＣの内部回路図である。
【図６】図６は、従来の課題を解決するための回路の例を示す図である。
【符号の説明】
【００２９】
１…光受信器、２…フォトダイオード、３…ＩＣ、４…ローパスフィルタ回路、４ａ…第１の抵抗、５…電源ライン、６…ＦＥＴ（第１のトランジスタ）、７…基準電位生成部、７ａ…基準電位出力端、８…閾値補償部、９…カレントミラー部、１１…バッファ、１２…第２の抵抗、１３，１５…電流源、１４…ＦＥＴ（第２のトランジスタ）、Ｉｐｄ…光電流、Ｐ…光受信信号、Ｖ０…基準電位。
【図１】
2008227856.tif 000003
【図２】
2008227856.tif 000004
【図３】
2008227856.tif 000005
【図４】
2008227856.tif 000006
【図５】
2008227856.tif 000007
【図６】
2008227856.tif 000008