(57)【要約】【課題】フェースダウン実装に十分な高さを有しつつ電気特性の低下を防止し、実装時に十分な強度を維持できるバンプ構造を有し、実装信頼性に優れた半導体装置を提供する。【解決手段】半導体装置１は、一面に電極３が配された半導体基板２と、半導体基板２の一面側に配され、電極３と電気的に接続された第一電子部品６と、半導体基板２の一面側にあって、第一電子部品の周囲に配された、複数個の構造体８と、を備える。構造体８は、樹脂ポスト９及び樹脂ポスト９の頂部に載置された半田バンプ１１から構成され、構造体８と第一電子部品６との間には空隙Ｓを有する。半導体基板２の他面側に配された第二電子部品１４と、空隙Ｓを有する部位または樹脂ポスト９を挟んで空隙Ｓとは反対側の部位において半導体基板２を貫通して形成された貫通電極１６と、を備える。第一電子部品６と第二電子部品１４とは、貫通電極１６を介して電気的に接続されている。【選択図】図１
2008227161.tif 000002
【特許請求の範囲】
【請求項１】
一面に電極が配された半導体基板と、前記半導体基板の一面側に配され、前記電極と電気的に接続された第一電子部品と、前記半導体基板の一面側にあって、前記第一電子部品の周囲に配された、複数個の構造体と、を少なくとも備え、
前記構造体は、平坦な頂部を備える突起状の樹脂ポスト、及び、前記頂部に載置された半田バンプ、から構成され、前記構造体と前記第一電子部品との間には空隙を有する半導体装置であって、
前記半導体基板の他面側に配された第二電子部品と、
前記空隙を有する部位または前記樹脂ポストを挟んで該空隙とは反対側の部位において前記半導体基板を貫通して形成された貫通電極と、をさらに備え、
前記第一電子部品と前記第二電子部品とは、前記貫通電極を介して電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記半導体基板の一面を基準面としたとき、
前記基準面から見て、前記構造体の高さは前記第一電子部品の高さより高いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板の一面と前記第一電子部品及び前記構造体との間に配され、前記電極を露出する開口部を備えた絶縁部と、
前記絶縁部上に配され、一端が前記電極に他端が前記第一電子部品にそれぞれ電気的に接続された導電部とを、
さらに備えたことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記貫通電極と接する前記半導体基板の内側面に絶縁層を備えたことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記樹脂ポスト、および、前記第一電子部品が埋設されるように、前記半導体基板の一面側に配された封止部を、さらに備えたことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、より詳細には、フェースダウン実装時に、電気特性や実装強度に優れた、実装信頼性の高い半導体装置に関する。
【背景技術】
【０００２】
従来、半導体パッケージ、例えば、シリコンチップを樹脂により封止した、いわゆるデュアル・インライン・パッケージ（Dual Inline Package） やクァド・フラット・パッケージ（Quad Flat Package） では、樹脂パッケージの側面部や周辺部に金属リードを配置した周辺端子配置型が主流である。
【０００３】
これに対し、ＣＳＰ（チップスケールパッケージ）、特に「ウエハレベルＣＳＰ」（以下、ＷＬＣＳＰという場合がある）と呼ばれる半導体パッケージでは、ウエハ上に、絶縁樹脂層、配線層、封止層等を形成し、さらに半田バンプを形成した後、ダイシングにより複数のチップを得る。
【０００４】
ＷＬＣＳＰでは、前記チップがそのままのサイズでパッケージの施された半導体チップとなるため、その占有面積を狭くすることができ、高密度実装が可能である。ＷＬＣＳＰは、半導体チップに形成された半田バンプを用いて外部の回路基板に実装される。この種の半導体チップには、「ポスト」と呼ばれる導電性の柱状部材を設け、この柱状部材の端面に端子部を形成した構造が提案されている（例えば、特許文献１参照）。
【０００５】
再配線をパッドとし、チップ実装部品を実装し、その面をフェースダウンで基板に実装するためには、実装するためのバンプ高さが少なくとも実装部品の高さよりも高くなければならない。そのため、図５に示すように、バンプ５０の高さを実装部品５１の高さよりも若干高くとり、かつバンプ５０の上部が封止樹脂５２から露出するような構造を提案している（例えば、特許文献２参照）。
【０００６】
しかし、このような方法では、実装時に十分な強度が得られないことが予想される。また、図６に示すように、第一のバンプ５０を形成した後に更に第二のバンプ５３を形成する方法も提案されている。その技術の延長上で、接続バンプ部の低背化を目指すために、図７に示すように、第一のバンプ５０を加工して切り欠け部５４を作り、その部位に第二のバンプ５３を形成するという構造も提案されている。このような方法では、少なくとも実装部品の高さの分、封止樹脂を形成する必要があり、その分の封止樹脂による、モジュール重量の増加、及び製造コストの増加を招いてしまうこととなる。
【０００７】
また、バンプは高周波特性が正確に把握できない構造物であり、そのような構造物を二個配置することは、電気特性上の不確定要素を増やしてしまう虞がある。また、印刷法で形成されたバンプにはボイドと呼ばれる空洞部が存在し、これが電気特性に与える影響も定かではない。それ故、さらなる高周波化が求められている技術動向を踏まえると、このように、特性が不確定なバンプを二個積み重ねるという手法は、あまり有効であるとは言い難いものがある。また、応力を緩和する機構も本提案には見受けられない。
【特許文献１】特開２００２−１９０５５０号公報
【特許文献２】特開２００６−４１４０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、このような従来の実情に鑑みて提案されたものであり、フェースダウン実装に十分な高さを有しながらも、電気特性の低下を防止するとともに、実装時に十分な強度を維持することが可能なバンプ構造を有し、実装信頼性に優れた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の請求項１に記載の半導体装置は、一面に電極が配された半導体基板と、前記半導体基板の一面側に配され、前記電極と電気的に接続された第一電子部品と、前記半導体基板の一面側にあって、前記第一電子部品の周囲に配された、複数個の構造体と、を少なくとも備え、前記構造体は、平坦な頂部を備える突起状の樹脂ポスト、及び、前記頂部に載置された半田バンプ、から構成され、前記構造体と前記第一電子部品との間には空隙を有する半導体装置であって、前記半導体基板の他面側に配された第二電子部品と、前記空隙を有する部位または前記樹脂ポストを挟んで該空隙とは反対側の部位において前記半導体基板を貫通して形成された貫通電極と、をさらに備え、前記第一電子部品と前記第二電子部品とは、前記貫通電極を介して電気的に接続されていることを特徴とする。
本発明の請求項２に記載の半導体装置は、請求項１において、前記半導体基板の一面を基準面としたとき、前記基準面から見て、前記構造体の高さは前記第一電子部品の高さより高いことを特徴とする。
本発明の請求項３に記載の半導体装置は、請求項１または２において、前記半導体基板の一面と前記第一電子部品及び前記構造体との間に配され、前記電極を露出する開口部を備えた絶縁部と、前記絶縁部上に配され、一端が前記電極に他端が前記第一電子部品にそれぞれ電気的に接続された導電部とを、さらに備えたことを特徴とする。
本発明の請求項４に記載の半導体装置は、請求項１乃至３のいずれか一項において、前記貫通電極と接する前記半導体基板の内側面に絶縁層を備えたことを特徴とする。
本発明の請求項５に記載の半導体装置は、請求項１乃至４のいずれか一項において、前記樹脂ポスト、および、前記第一電子部品が埋設されるように、前記半導体基板の一面側に配された封止部を、さらに備えたことを特徴とする。
【発明の効果】
【００１０】
本発明では、構造体を、平坦な頂部を備える突起状の樹脂ポスト、及び、前記頂部に載置された半田バンプ、から構成することで、樹脂ポストで高さを稼ぐことができるとともに、実装時の応力を緩和することができる。これにより、フェースダウン実装に十分な高さを有しながらも、電気特性の低下を防止するとともに、実装時に十分な強度を維持することが可能なバンプ構造となる。その結果、実装信頼性に優れた半導体装置を提供することができる。さらに、本発明では、半導体基板の両面にそれぞれ配された第一電子部品と第二電子部品とを、半導体基板に設けられた貫通電極を介して電気的に接続することで、半導体基板の両面により多くの電子部品を実装することが可能となる。
また、上記の貫通電極は、樹脂ポストに半田バンプを重ねてなる構造体と第一電子部品との間に位置する空隙を有する部位に配してもよいし、または樹脂ポストを挟んで該空隙とは反対側の部位に配置しても構わない。
【発明を実施するための最良の形態】
【００１１】
以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。
【００１２】
図１は、本発明の半導体装置の一例を示す断面図である。
本発明の半導体装置１Ａ（１）は、一面に電極３が配された半導体基板２と、半導体基板２の一面側２ａに配され、電極３を露出する開口部４ａを備えた第一絶縁樹脂層４（絶縁部）と、第一絶縁樹脂層４上に配された第一配線層５（導電部）と、第一配線層５上に配され、電極３と電気的に接続された第一電子部品６と、第一絶縁樹脂層５上にあって、第一電子部品６の周囲に配された、複数個の構造体８と、を備える。
なお、図１に示した半導体装置１Ａ（１）は、貫通電極１６が、樹脂ポスト９に半田バンプ１１を重ねてなる構造体８と第一電子部品６との間に位置する空隙Ｓを有する部位に配された構成例を示している。ただし、貫通電極１６は、樹脂ポスト９を挟んで空隙Ｓとは反対側の部位（図１においては、樹脂ポスト９より外側）に配置しても構わない。
【００１３】
そして本発明の半導体装置１Ａ（１）は、前記半導体基板２の他面側２ｂに配された第二絶縁樹脂層１２と、第二絶縁樹脂層１２上に配された第二配線層１３と、前記第二配線層１３上に配された第二電子部品１４と、前記空隙Ｓを有する部位または前記樹脂ポストを挟んで該空隙とは反対側の部位において半導体基板２を貫通して形成された貫通電極１６と、をさらに備え、第一電子部品６と第二電子部品１４とは、貫通電極１６を介して電気的に接続されていることを特徴とする。
このように、本発明では、半導体基板２に貫通電極１６を設け、半導体基板２の両面にそれぞれ配された第一電子部品６と第二電子部品１４とを、前記貫通電極１６を介して電気的に接続することにより、半導体基板２の両面により多くの電子部品を実装することが可能となる。
【００１４】
また、前記構造体８は、平坦な頂部を備える突起状の樹脂ポスト９、第二配線層１０、及び、前記頂部に載置された半田バンプ１１、から構成され、前記構造体８と前記第一電子部品６との間には空隙Ｓを有する。
また、前記半導体基板２の一面２ａを基準面としたとき、前記基準面から見て、前記構造体８の高さｈ２は前記電子部品６の高さｈ１より高くなされている。
【００１５】
このように、本発明では、第一電子部品６の周囲に複数個の構造体８を配し、該構造体８を、平坦な頂部を備える突起状の樹脂ポスト９、及び、前記頂部に載置された半田バンプ１１、から構成するとともに、その高さｈ２を第一電子部品６の高さｈ１より高くすることで、樹脂ポスト９で高さを稼ぐことができるとともに、実装時の応力を緩和することができる。これにより、例えば図２に示すように、半導体装置１Ａ（１）を基板３０に実装するときに、フェースダウン実装に十分な高さを有しながらも、電気特性の低下を防止するとともに、実装時に十分な強度を維持することが可能なバンプ構造とすることができる。その結果、実装信頼性に優れた半導体装置を提供することができる。
【００１６】
半導体基板２は、シリコンウエハ等の半導体ウエハの他に、各種半導体素子やＩＣ、誘導素子等を形成した半導体ウエハや、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。
【００１７】
電極３は、半導体基板２上に形成された第一電子部品６に電気的に接続される電極である。この電極３は、例えば、アルミニウム、銅、クロム、チタン、金、チタン−タングステン合金等の導電性を有する金属により構成されている。
【００１８】
第一絶縁樹脂層４は、電極３と整合する位置に形成された開口部４ａを有する。第一絶縁樹脂層４は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜３０μｍである。
第一絶縁樹脂層４は、例えば回転塗布法、印刷法、ラミネート法等により形成することができる。また開口部４ａは、例えばフォトリソグラフィ技術を利用したパターニング等により形成することができる。
【００１９】
第一配線層５は、電極３と第一電子部品６とを電気的に接続する再配線層である。第一配線層５の一端部は、開口部を介して第一絶縁樹脂層４を貫通し、電極３と電気的に接続されている。第一配線層５の他端部は、外部接続端子搭載用電極７を介して第一電子部品６と電気的に接続されている。
【００２０】
第一配線層５は、例えば、銅、クロム、アルミニウム、チタン、金、チタン−タングステン合金等が好適に用いられ、その厚みは２〜４０μｍが好ましく、さらに好ましくは５〜２０μｍである。これにより十分な導電性が得られる。第一配線層５は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。
【００２１】
第一電子部品６は、例えば、チップインダクタや、チップコンデンサ、フィルタ等の受動部品が挙げられる。つまり、本願発明の構成は、受動部品や素子の集積化（Passive Integration） に好適である。ただし、第一電子部品６は、微細な三次元構造の機能素子、例えばＭＥＭＳデバイス（ＭＥＭＳ＝Micro Electro Mechanical System） 等であってもよい。ＭＥＭＳデバイスとしては、例えばマイクロリレー、マイクロスイッチ、圧力センサ、加速度センサ、高周波フィルタ、マイクロミラー等が挙げられる。
【００２２】
樹脂ポスト９は、第一絶縁樹脂層４上の所定位置に形成された略円錐台状の絶縁性の樹脂で、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂（シリコーン）、ノボラック樹脂等の絶縁性樹脂により構成され、特に、ポジ型あるいはネガ型の感光性樹脂からなるのが好ましい。この樹脂ポスト９の形状は、例えば、高さが１０〜１００μｍ、直径が５０〜５００μｍである。
【００２３】
第二配線層１０は、はんだバンプ１１を搭載するために樹脂ポスト９の上面に形成される。
第二配線層１０は、例えば、銅、クロム、アルミニウム、チタン、金、チタン−タングステン合金等が好適に用いられ、その厚みは２〜４０μｍが好ましく、さらに好ましくは５〜２０μｍである。これにより十分な導電性が得られる。第二配線層１０は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。
【００２４】
はんだバンプ１１は、共晶はんだ、鉛を含まない高温はんだ等を用いることができる。はんだバンプ１１は、例えば、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等により形成することができる。
【００２５】
第二絶縁樹脂層１２は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜３０μｍである。第二絶縁樹脂層１２は、例えば回転塗布法、印刷法、ラミネート法等により形成することができる。
【００２６】
第三配線層１３の一端部は貫通電極１６の導電層１８と電気的に接続されている。第三配線層１３の他端部は、外部接続端子搭載用電極１５を介して第二電子部品１４と電気的に接続されている。
【００２７】
第三配線層１３は、例えば、銅、クロム、アルミニウム、チタン、金、チタン−タングステン合金等が好適に用いられ、その厚みは２〜４０μｍが好ましく、さらに好ましくは５〜２０μｍである。これにより十分な導電性が得られる。第三配線層１３は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。
【００２８】
第二電子部品１４としては、第一電子部品６と同様に、例えば、チップインダクタや、チップコンデンサ、フィルタ等の受動部品が挙げられる。また、第二電子部品１４は、第一電子部品６と同様に、微細な三次元構造の機能素子であってもよい。このような機能素子としては、ＭＥＭＳデバイスの他に、例えば固体撮像素子（ＣＣＤ）からなるイメージセンサ等が挙げられる。
【００２９】
貫通電極１６は、半導体基板２の一方の面から他方の面に向かう貫通孔１７（微細孔）が形成され、この貫通孔１７の側面部に導電層１８が配されることにより形成されている。この導電層１８は、半導体基板２の一面側において、構造体８の樹脂ポスト９上に配された配線層（第二配線層１０）と電気的に接続されている。また、半導体基板２の他面側において、第二絶縁樹脂層１２上に延在している。
【００３０】
また、図３に示す半導体装置１Ｂ（１）のように、貫通電極１６と接する半導体基板２の内側面に絶縁層１９が配されている構成、すなわち、貫通孔１７の壁面部に絶縁層１９が形成されてなる構成が好ましい。これにより、導電層１８から半導体基板２へのリーク電流を軽減することができ、耐電圧を上げることができる。
なお、貫通電極１６は、貫通孔１７に導電性材料が充填されることより形成されていてもよい。
【００３１】
また、図４に示す半導体装置１Ｃ（１）のように、前記樹脂ポスト９、および、前記第一電子部品６が埋設されるように、前記半導体基板２の一面側に配された封止樹脂層２０（封止部）を、さらに備えていることが好ましい。
封止樹脂層２０は、第一電子部品６、電極３および樹脂ポスト９を保護するためのもので、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂（シリコーン）等により構成され、その厚みは５〜５０μｍ程度である。
このような封止樹脂層２０は、例えば、感光性ポリイミド系樹脂等の感光性樹脂をフォトリソグラフィ技術によりパターニングすることによって形成することができる。なお、封止樹脂層２０の形成方法は、この方法に限定されるものではない。例えば、スプレーコート法等を用いてもよい。
なお、第二配線層１３および外部接続端子搭載用電極１５は、封止部を設けることにより、保護する構成が望ましい。
【００３２】
以上、本発明の半導体装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
【産業上の利用可能性】
【００３３】
本発明は、電子部品を有する各種半導体装置に適用可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明に係る半導体装置の一例を示す断面図である。
【図２】図１の半導体装置をフェースダウン実装した状態を示す断面図である。
【図３】本発明に係る半導体装置の他の一例を示す断面図である。
【図４】本発明に係る半導体装置の他の一例を示す断面図である。
【図５】従来の半導体装置の一例を示す断面図である。
【図６】従来の半導体装置の他の一例を示す断面図である。
【図７】従来の半導体装置の他の一例を示す断面図である。
【符号の説明】
【００３５】
１  半導体装置、２  半導体基板、３  電極、４  第一絶縁樹脂層、５  第一配線層、６  第一電子部品、７  外部接続端子搭載用電極、８  構造体、９  樹脂ポスト、１０  第二配線層、１１  半田バンプ、１２  第二絶縁樹脂層、１３  第二配線層、１４  第二電子部品、１５  外部接続端子搭載用電極、１６  貫通電極、１７  貫通孔、１８  導電層、１９  絶縁層、２０  封止樹脂層。
【図１】
2008227161.tif 000003
【図２】
2008227161.tif 000004
【図３】
2008227161.tif 000005
【図４】
2008227161.tif 000006
【図５】
2008227161.tif 000007
【図６】
2008227161.tif 000008
【図７】
2008227161.tif 000009