(57)【要約】【課題】リーク電流による再生画像の劣化を防ぎながら、オンチップレンズから半導体基板の表面までの距離を抑えることで、高い感度特性を有する固体撮像装置を提供する。【解決手段】転送トランジスタ１２およびリセットトランジスタ１５の各々におけるゲート電極１０４、１１３の各上に、シリサイド層２０１、２０２がそれぞれ積層されている。そして、ゲート電極１０４、１１３の各々の上に形成されたシリサイド層２０１、２０２は、複数の撮像画素の少なくとも一部の間で半導体基板の主面に沿った方向に延伸されることによりゲート電極１０４、１１３の各撮像画素１０間での接続がなされている。一方、信号出力部１０５は、何れのシリサイド層にも接することなく絶縁層１２１により被覆されており、金属配線層を介して他のトランジスタとの接続が図られている。【選択図】図２
2008198976.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主面に沿った方向に複数の撮像画素が配設され、
前記撮像画素が、光電変換により生成された信号電荷を蓄積する信号電荷蓄積部と、前記信号電荷蓄積部に隣接形成された転送トランジスタと、前記転送トランジスタのドレインに対しソースが接続されてなるリセットトランジスタとを有し構成されてなる固体撮像装置であって、
前記転送トランジスタのドレイン、あるいは、前記転送トランジスタのドレインと前記リセットトランジスタのソースとの間の信号経路上の箇所の何れかが、信号出力部として機能し、
前記転送トランジスタのゲート電極は、金属と半導体との第１の化合物層に接し、前記リセットトランジスタのゲート電極は、金属と半導体との第２の化合物層に接しており、
前記複数の撮像画素の少なくとも２つの撮像画素の間では、前記転送トランジスタのゲート電極どうしが、前記半導体基板の主面に沿った方向に延伸された前記第１の化合物層により電気的に接続され、前記リセットトランジスタのゲート電極どうしが、前記半導体基板の主面に沿った方向に延伸された前記第２の化合物層により電気的に接続されており、
前記信号出力部は、前記第１の化合物層および前記第２の化合物層を含む何れの金属と半導体との化合物層とも接することがないとともに、その積層上面が絶縁層で覆われており、且つ、前記絶縁層上に形成された金属配線層に対し電気的に接続され、前記金属配線層により他のトランジスタと接続されている
ことを特徴とする固体撮像装置。
【請求項２】
前記リセットトランジスタにおけるソースは、前記第１の化合物層および前記第２の化合物層を含む何れの金属と半導体との化合物層とも接することがないとともに、その積層上面が絶縁層で覆われており、且つ、前記絶縁層上に延伸形成された前記金属配線層に対し電気的に接続されており、
前記リセットトランジスタにおけるソースと前記信号出力部とは、電気的に接続されている
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記リセットトランジスタにおけるドレインは、金属と半導体との第３の化合物層に接している
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記半導体基板における前記複数の撮像画素が形成された領域の周辺には、複数のトランジスタを含む周辺回路部が形成されており、
前記周辺回路部におけるトランジスタのソースおよびドレインおよびゲート電極は、それぞれが金属と半導体との化合物層と接しており、当該化合物層を以って当該周辺回路部内での電気的な接続がなされている
ことを特徴とする請求項１から３の何れかに記載の固体撮像装置。
【請求項５】
前記化合物層は、サリサイド法を用い形成されている
ことを特徴とする請求項１から４の何れかに記載の固体撮像装置。
【請求項６】
前記複数の撮像画素は、隣接する２つ以上の撮像画素を１グループとする複数の画素グループから構成されており、
前記複数の画素グループの少なくとも１つの画素グループでは、当該グループに属する撮像画素が１つの前記信号出力部を共有している
ことを特徴とする請求項１から５の何れかに記載の固体撮像装置。
【請求項７】
前記信号電荷蓄積部の上には、暗電流を低減する機能を有するシールド層が形成されており、
前記シールド層は、前記第１の化合物層および前記第２の化合物層を含む何れの金属と半導体との化合物層とも接することがないとともに、その積層上面が絶縁層で覆われている
ことを特徴とする請求項１から６の何れかに記載の固体撮像装置。
【請求項８】
光電変換により生成された信号電荷を蓄積する信号電荷蓄積部を、半導体基板に対して形成する信号電荷蓄積部形成工程と、
前記半導体基板に対し、前記信号電荷蓄積部と隣接する状態で転送トランジスタを形成するとともに、前記転送トランジスタのドレインに対してソースが接続されるリセットトランジスタを形成するトランジスタ形成工程と、
前記半導体基板の主面と、前記転送トランジスタと、前記リセットトランジスタとを覆う第１の絶縁層を形成する第１絶縁層形成工程と、
前記第１の絶縁層に対し、前記信号電荷蓄積部の上部を除く領域をエッチングにより除去するとともに、前記転送トランジスタのゲート電極におけるドレイン側の側面部と、前記リセットトランジスタのゲート電極における両側の側面部とにサイドウォールを形成するサイドウォール形成工程と、
前記半導体基板の主面と、前記転送トランジスタと、前記リセットトランジスタとを覆う第２の絶縁層を形成する第２絶縁層形成工程と、
前記第２の絶縁層に対し、前記転送トランジスタのゲート電極の上部と、前記リセットトランジスタのゲート電極およびドレインの上部とに開口部を形成する開口部形成工程と、
前記転送トランジスタのゲート電極の上部と、前記リセットトランジスタのゲート電極の上部およびドレインの上部とに対し、前記開口部を通して、金属と半導体との化合物層を形成する化合物層形成工程とを備える
ことを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置とその製造方法に関し、特に、ＭＯＳ型固体撮像装置における撮像画素領域の構造とその形成方法に関する。
【背景技術】
【０００２】
ディジタルカメラなどに用いられるＭＯＳ型固体撮像装置は、ＣＣＤ型固体撮像装置に比べ、低い消費電力での駆動が可能である。また、ＭＯＳ型固体撮像装置は、センサ部とこれを駆動するための周辺回路部とを同一のＣＭＯＳプロセスで製造可能なため、ＣＣＤ型固体撮像装置に比べ、製造の簡素化および半導体装置の集積化が図られる。従来のＭＯＳ型固体撮像装置の構造について、増幅型のＭＯＳ型固体撮像装置を一例に説明する。
【０００３】
図１３に示すように、ＭＯＳ型固体撮像装置におけるセンサ部には、複数の撮像画素６０が設けられている（図１３では、４つの撮像画素６０を抜き出し、描いている）。各撮像画素６０は、フォトダイオード６１と、４つのトランジスタ（転送トランジスタ６２、増幅トランジスタ６３、選択トランジスタ６４、リセットトランジスタ６５）とを主要な要素として含み構成されている。
【０００４】
図１３の紙面に沿った方向に二次元配列された複数の撮像画素６０では、互いの転送トランジスタ６２におけるゲート電極どうしが配線ラインＬ６１により接続されており、同様に、リセットトランジスタ６５におけるゲート電極どうしが配線ラインＬ６２により、選択トランジスタ６４におけるゲート電極どうしが配線ラインＬ６３によりそれぞれ接続されている。また、図１３の紙面に沿った方向に二次元配列された複数の撮像画素６０では、互いの間において、選択トランジスタ６４のソースどうしが配線ラインＬ６４により接続されている。
【０００５】
図１３に示す撮像画素６０の構成要素の内、転送トランジスタ６２およびその周辺部分について、図１４（ａ）を用い説明するとともに、リセットトランジスタ６５およびその周辺部分について、図１４（ｂ）を用い説明する。
図１４（ａ）に示すように、転送トランジスタ６２およびその周辺部分では、半導体基板６００におけるｐ型ウェル（ｐ型の素子形成部）６０１の内方にｎ型の信号電荷蓄積部６０２が形成され、また、ｐ型ウェル６０１の表面近傍に、ｐ型の表面シールド層６０６およびｎ型の信号出力部６０５が形成されている。ｎ型の信号電荷蓄積部６０２は、フォトダイオードの構成の一部をなすものであり、外光の入射を受けて生成される信号電荷群を蓄積する。
【０００６】
ｐ型の表面シールド層６０６は、ｎ型の信号電荷蓄積部６０２の上方（ｐ型ウェル６０１の表面側）に配され、暗電流の低減を目的として形成されている。ｎ型の信号出力部６０５は、ｎ型の信号電荷蓄積部６０２およびｐ型の表面シールド層６０６の双方と離間した状態で形成されている。また、ｐ型ウェル６０１におけるｐ型の表面シールド層６０６とｎ型の信号出力部６０５との間の領域上には、絶縁層６０３が形成されており、さらに絶縁層６０３上には、信号電荷の転送を制御する転送トランジスタ６２のゲート電極６０４が設けられている。そして、ゲート電極６０４および信号出力部６０５および表面シールド層６０６は、絶縁層６２１により被覆されている。
【０００７】
また、表面シールド層６０６に隣接する状態（図１４（ａ）では、表面シールド層６０６の左側に隣接する状態）でＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ；溝型素子分離）領域６０７が形成されている。なお、ＳＴＩ領域６０７は、撮像画素６０間を隔てる領域等に形成されている。
図１４（ｂ）に示すように、リセットトランジスタ６５およびその周辺部分では、半導体基板６００におけるｐ型ウェル６０１の一方の表面近傍に、互いに離間した状態で、リセットトランジスタ６５のソース６１１とドレイン６１２とが形成されている。また、半導体基板におけるソース６１１とドレイン６１２との間の領域上には、絶縁層６０３が形成されており、さらに絶縁層６０３上には、ゲート電極６１３が設けられている。そして、ソース６１１、ドレイン６１２およびゲート電極６１３は、絶縁層６２１により被覆されている。
【０００８】
ところで、図１３に示すように、ＭＯＳ型固体撮像装置のセンサ部では、複数の撮像画素６０間において、互いの各トランジスタ６２〜６５どうしが配線ラインＬ６１〜Ｌ６４などにより接続されている。この配線長は、非常に長いものとなり、ゲート電極などをそのまま延長して接続しようとする場合には、配線抵抗の増大を招いてしまう。これに対する従来技術について、図１５を用い説明する。
【０００９】
図１５に示すように、従来技術に係るＭＯＳ型固体撮像装置では、転送トランジスタ６２のゲート電極６０４およびリセットトランジスタ６５のゲート電極６１３の各々の上に金属配線６３３ａ〜６３３ｃを設け、各ゲート電極６０４、６１３と金属配線６３３ａなどとの間をコンタクトプラグ６４１で接続するという構成が採用されている。従来技術に係るＭＯＳ型固体撮像装置では、このような構成を採用することにより、配線抵抗の低減が図られている。ただし、図１５に示すように、金属配線６３３ａ〜６３３ｃを介挿させると、オンチップレンズ６３１からカラーフィルタ６３２を介して、信号電荷蓄積部６０２に至るまでの光路長、即ち、距離Ｄ0が長くなってしまうという問題を生じる。距離Ｄ0の長さは、ＭＯＳ型固体撮像装置における感度に直接影響するため、従来技術に係るＭＯＳ型固体撮像装置では、配線抵抗の低減と感度の低下抑制とを両立することが困難であった。また、図１５に示すように、受光可能角度θ0が小さくなることによる感度低下も生ずる。
【００１０】
上記問題を解決しようと、種々の取り組みがなされており、例えば、サリサイド法を用い、ゲート電極や信号出力部などの上にシリサイド層を積層し、このシリサイド層を用い撮像画素６０間を接続することで低抵抗化を図る、という技術や、同様にサリサイド法を用いて周辺回路部にシリサイド層を形成して低抵抗化を図る、という技術などが提案されている（例えば、特許文献１および特許文献２を参照）。
【特許文献１】特開２００１−１１１０２２号公報
【特許文献２】特許３７８２２９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１および上記特許文献２などで提案されている技術を採用する場合には、撮像画素間での電気抵抗の低減と、再生画像の劣化抑制という課題を両立することは困難である。具体的には、上記特許文献１において、その第１の実施例として提案されている技術では、撮像画素が形成されているセンサ部にはシリサイド層を形成していないので、配線抵抗の低減が十分に図ることができない。よって、上記特許文献１において、その第１の実施例として提案されている技術を採用することは、感度特性という観点から困難である。
【００１２】
一方、上記特許文献１において第２の実施例として提案されている技術や、上記特許文献２で提案されている技術では、画素セル内の光電変換素子部の受光部以外に全てシリサイド層が形成され、転送トランジスタのドレインにまでシリサイド層が形成されている。このため、これら提案の技術を採用する場合には、リーク電流が発生し易くなり、信号出力部６０５からの偽信号出力によるノイズが発生しやすいという問題を有する。
【００１３】
出力信号部６０５やリセットトランジスタ６５のソース６１１の接合深さは、０．１［μｍ］〜０．５［μｍ］で、画素の微細化が進むと、０．０５［μｍ］〜０．１［μｍ］程度まで縮小する可能性がある。ここで、１９９５年ＩＥＥＥ−ＩＥＤＭ（インターナショナル・エレクトロン・デバイシズ・ミーティング）抄録集ｐ．４４９−ｐ．４５２には、コバルトシリサイドスパイクが２０［ｎｍ］〜１００［ｎｍ］の長さに伸張することが記載されている。このとき、図１６に示すように、コバルトシリサイドスパイクにより、不純物拡散層とシリコン基板の接合が破壊され、不純物拡散層からシリコン基板にリーク電流が発生する。
【００１４】
ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥＳ，ＶＯＬ．４６，Ｎｏ．１，ＪＡＮＵＡＲＹ  １９９９  ｐ．１１７〜ｐ．１２３には、コバルトシリサイドスパイクが２０［ｎｍ］〜１００［ｎｍ］の長さに伸張することに加え、熱工程によりコバルトシリサイド層からコバルトが拡散してリーク電流が増加し、リーク電流の値は領域内で分布をもつことなど、コバルトシリサイドで発生するメカニズムについて記載されている。
【００１５】
即ち、上記特許文献１において第２の実施例として提案されている技術や、上記特許文献２で提案されている技術では、転送トランジスタ６２のゲート電極６０４およびリセットトランジスタ６５のゲート電極６１３などとともに、信号出力部６０５やリセットトランジスタ６５のソース６１１などの上にもシリサイド層を積層するため、シリサイド層の構成要素である金属の半導体化合物がｐ型ウェル（ｐ型の素子形成部）６０１に突き抜けてしまったり、ｐ型ウェル６０１まで突き抜けなくともｐ型ウェル６０１までの距離が短くなること等でリーク電流が増加し、リーク電流は領域内で分布を有する。
【００１６】
実際に使用する場合、近年カメラの高画素化により信号出力部６０５および信号出力部６０５に電気的に接続されるリセットトランジスタ６５のソース６１１は、数百万から１０００万個ある画素アレイの中に１つずつ配置される。また、数百万から１０００万個ある信号出力部６０５および信号出力部６０５に電気的に接続されるリセットトランジスタ６５のソース６１１の周囲温度６０［℃］でのリーク電流は、例えば、出力部６０５とリセットトランジスタ６５のソース６１１の合計面積が０．４８［μｍ2］で、図１７に示すような分布を有する。
【００１７】
図１７に示すように、ノイズ除去のために後段出力に信号を転送するサンプル時間が４．８８［μｓｅｃ．］、信号電荷蓄積部６０２の飽和電子数を３０００電子数とした場合には、再生画像のダイナミックレンジに相当する飽和電子数の約３［％］にあたる９０電子以上、即ち、使用する最高温度においてリーク電流が略３００［ｆＡ］以上の画素が再生画像としてキズに見えることになる。このように、上記特許文献１において第２の実施例として提案されている技術や、上記特許文献２で提案されている技術では、シリサイド層の形成による配線抵抗の低減という効果と引き換えに、リーク電流の発生による再生画像の劣化という問題を有してしまうことになる。
【００１８】
本発明は、上記問題の解決を図ろうとなされたものであって、リーク電流による再生画像の劣化を防ぎながら、オンチップレンズから半導体基板の表面までの距離を抑えることで、高い感度特性を有する固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記目的を達成するために、本発明に係る固体撮像装置では、半導体基板の主面に沿って複数の撮像画素が配設され、各撮像画素が次の要素を含み構成されている。
・信号電荷蓄積部；光電変換により生成された信号電荷を蓄積する。
・転送トランジスタ；信号電荷蓄積部に隣接形成されている。
・リセットトランジスタ；転送トランジスタのドレインに対してソースが接続されている。
【００２０】
そして、本発明に係る固体撮像装置では、転送トランジスタのドレイン、あるいは、転送トランジスタのドレインとリセットトランジスタのソースとの間の信号経路上の箇所の何れかが、信号出力部として機能する。そして、本発明に係る固体撮像装置では、転送トランジスタのゲート電極が金属と半導体との第１の化合物層に接し、また、リセットトランジスタのゲート電極が、金属と半導体との第２の化合物層に接している。
【００２１】
本発明に係る固体撮像装置における複数の撮像画素の少なくとも２つの撮像画素の間では、転送トランジスタのゲート電極どうしが、半導体基板の主面に沿った方向に延伸された第１の化合物層により電気的に接続され、また、リセットトランジスタのゲート電極どうしが、半導体基板の主面に沿った方向に延伸された第２の化合物層により電気的に接続されている。
【００２２】
本発明に係る固体撮像装置では、信号出力部が、上記第１の化合物層および上記第２の化合物層を含む何れの化合物層（金属と半導体との化合物層）とも接することがなく、積層上面が絶縁層で覆われており、且つ、絶縁層上に形成された金属配線層との電気的な接続により他のトランジスタ（転送トランジスタおよびリセットトランジスタに対して他の関係を有するトランジスタ）との接続が図られていることを特徴とする。
【００２３】
上記本発明に係る固体撮像装置において、リセットトランジスタのソースが、上記第１の化合物層および上記第２の化合物層を含む何れの化合物層（金属と半導体との化合物層）とも接することがなく、積層上面が絶縁層で覆われており、絶縁層上に延伸形成された上記金属配線層に対して電気的な接続が図られ、信号出力部とリセットトランジスタのソースとが電気的に接続されている、という構成を採用することができる。
【００２４】
また、上記本発明に係る固体撮像装置において、リセットトランジスタにおけるドレインが、金属と半導体の第３の化合物層に接している、という構成を採用することができる。
また、上記本発明に係る固体撮像装置において、半導体基板における複数の撮像画素が形成された領域の周辺に複数のトランジスタを含む周辺回路部が形成されており、周辺回路部におけるトランジスタのソースおよびドレインおよびゲート電極が、それぞれ金属と半導体との化合物層に接しており、当該化合物層により周辺回路部での電気的に接続がなされている、という構成を採用することができる。
【００２５】
また、上記本発明に係る固体撮像装置において、上記化合物層がサリサイド（Ｓｅｌｆ  Ａｌｉｇｎｅｄ  Ｓｉｌｉｃｉｄｅ）法を用い形成されている、という構成を採用することができる。
また、上記本発明に係る固体撮像装置において、複数の撮像画素が、隣接する２つ以上の撮像画素を１グループとする複数の画素グループから構成されており、複数の画素グループの少なくとも１つの画素グループが、当該グループに属する撮像画素が１つの信号出力部を共有している、という構成を採用することができる。
【００２６】
また、上記本発明に係る固体撮像装置において、信号電荷蓄積部の上に、暗電流を低減する機能を有するシールド層が形成されており、当該シールド層が、上記第１の化合物層および上記第２の化合物層を含む何れの化合物層（金属と半導体との化合物層）とも接することがなく、積層上面が絶縁層で覆われている、という構成を採用することができる。
また、上記目的を達成するために、本発明に係る固体撮像装置の製造方法は、次のａ）〜ｇ）の各工程を備えることを特徴とする。
【００２７】
ａ）信号電荷蓄積部形成工程；光電変換により生成された信号電荷を蓄積する信号電荷蓄積部を、半導体基板に対して形成する。
ｂ）トランジスタ形成工程；半導体基板に対し、信号電荷蓄積部と隣接する状態で転送トランジスタを形成するとともに、転送トランジスタのドレインに対してソースが接続されるリセットトランジスタを形成する。
【００２８】
ｃ）第１絶縁層形成工程；半導体基板の主面と、転送トランジスタと、リセットトランジスタとを覆う第１の絶縁層を形成する。
ｄ）サイドウォール形成工程；第１の絶縁層に対し、信号電荷蓄積部の上部を除く領域をエッチングにより除去するとともに、転送トランジスタのゲート電極におけるドレイン側の側面部と、リセットトランジスタのゲート電極における両側の側面部とにサイドウォールを形成する。
【００２９】
ｅ）第２絶縁層形成工程；半導体基板の主面と転送トランジスタとリセットトランジスタとを覆う第二の絶縁層を形成する。
ｆ）開口部形成工程；第２の絶縁層に対し、転送トランジスタのゲート電極の上部と、リセットトランジスタのゲート電極およびドレインの上部とに開口部を形成する。
ｇ）化合物層形成工程；転送トランジスタのゲート電極の上部と、リセットトランジスタのゲート電極の上部およびドレインの上部とに対し、開口部を通して、金属と半導体との化合物層を形成する。
【発明の効果】
【００３０】
本発明に係る固体撮像装置では、転送トランジスタおよびリセットトランジスタの各ゲート電極が、それぞれ第１の化合物層、第２の化合物層（金属と半導体との化合物層）に接しており、この第１の化合物層および第２の化合物層が複数の撮像画素の少なくとも一部の間のゲート電極どうしを電気的に接続するようにひと繋がりの状態に、延伸形成されている。このように、転送トランジスタおよびリセットトランジスタのゲート電極どうしが、第１の化合物層および第２の化合物層により、それぞれひと繋がりで導通しているので、本発明に係る固体撮像装置では、図１４および図１５に示す従来技術に係る固体撮像装置のようにゲート電極に対し絶縁層を介して形成された金属配線層に当該ゲート電極を接続し、その金属配線層を介して各撮像画素のゲート電極どうしを電気的に接続しなくてもよい。よって、本発明に係る固体撮像装置では、ゲート電極間の電気抵抗の低減を図りながら、図１４および図１５の従来技術に係る固体撮像装置に対し、オンチップレンズから半導体基板の表面までの距離を短くすることができ、また、受光可能角度の減少を招き難いので、高い感度特性を有する。
【００３１】
また、本発明に係る固体撮像装置では、信号出力部が、いずれの化合物層とも（金属と半導体との化合物層であって、第１の化合物層および第２の化合物層を含む何れの化合物層とも）接していないので、金属と半導体との化合物がｐ型ウェル（ｐ型の素子形成部）に突き抜けてしまうという問題が生じ難く、リーク電流の発生が抑えられる。このとき、数百万から１０００万個ある信号出力部および信号出力部に電気的に接続されるリセットトランジスタのソースの周囲温度が６０［℃］のときのリーク電流は、例えば、信号出力部とリセットトランジスタのソースの合計面積が０．４８［μｍ2］のときにＦｉｇ．５に示す分布となる。そして、再生画像としてキズに見えるリーク電流が略３００［ｆＡ］以上の撮像画素数は、シリサイド層を形成する場合に比べて減少する。よって、本発明に係る固体撮像装置では、リーク電流によるノイズの発生が抑えられ、再生画像の劣化が少ない。
【００３２】
従って、本発明に係る固体撮像装置では、リーク電流による再生画像の劣化を防ぎながら、オンチップレンズから半導体基板の表面までの距離を抑えることで、高い感度特性を有する。
ここで、リセットトランジスタのソースは、浮遊拡散層をリセットレベルにチャージするものであり、信号出力部は信号電荷蓄積部に対し蓄積した電子数を浮遊拡散層の電圧変化に変換するものであって、電流を出力として変換するものではないので、シリサイド層を積層して低抵抗にする必要はない。
【００３３】
また、本発明に係る固体撮像装置の製造方法では、上述の工程を備えることにより、リーク電流による再生画像の劣化を防ぎながら、オンチップレンズから半導体基板の表面までの距離を抑えることで、高い感度特性を有する固体撮像装置を製造することが可能となる。
【発明を実施するための最良の形態】
【００３４】
以下では、本発明を実施するための最良の形態について、図面を参酌しながら説明する。なお、以下の各実施の形態は、本発明の構成およびそこから奏される作用・効果を分かり易く説明するために用いるあくまでも一例であって、本発明は、本質的な特徴部分以外に何ら以下の形態に限定を受けるものではない。
１．ＭＯＳ型固体撮像装置１の全体構成
本実施の形態に係るＭＯＳ型固体撮像装置１の全体構成について、図１を用い説明する。図１に示すＭＯＳ型固体撮像装置１は、例えば、ディジタルスティルカメラやディジタルムービーカメラなどの画像入力用デバイスとしての装置である。
【００３５】
図１に示すように、本実施の形態に係るＭＯＳ型固体撮像装置１は、複数の撮像画素１０からなるセンサ部２１と、センサ部２１の周辺に配設され、センサ部２１における撮像画素１０の駆動を実行する周辺回路部から構成されている。周辺回路部には、垂直選択回路部２２、画像信号保持部２３、水平選択回路部２４および負荷回路部２５が含まれている。
【００３６】
（１）センサ部２１
センサ部２１は、複数の撮像画素１０により構成されているが、複数の撮像画素１０は、半導体基板の主面に沿って二次元配置されている。なお、図１では、半導体基板を図示していないが、紙面に沿う方向が半導体基板の主面に沿う方向に該当する。
図１の二点鎖線で囲む部分に示すように、撮像画素１０は、増幅型の単位画素であり、その相当域に同一の回路構成を有している。撮像画素１０は、フォトダイオード１１と、４つのトランジスタ（転送トランジスタ１２、増幅トランジスタ１３、選択トランジスタ１４、リセットトランジスタ１５）などにより構成されている。
【００３７】
図１の水平方向に配列されている撮像画素１０間においては、転送トランジスタ１２のゲート電極どうしが配線ラインＬ１により接続され、リセットトランジスタ１５のゲート電極どうしが配線ラインＬ２により接続され、選択トランジスタ１４のゲート電極どうしが配線ラインＬ３により接続されている。また、垂直方向に配列されている撮像画素１０間においては、選択トランジスタ１４のドレインどうしが配線ラインＬ４により接続されている。ここで、配線ラインＬ１〜Ｌ４の各構成については、後述する。
【００３８】
フォトダイオード１１は、各撮像画素１０に入射された光の強度に応じて信号電荷を発生する光電変換機能を有する素子部である。なお、フォトダイオード１１の一端は、接地されており、他端が転送トランジスタ１２のソースに接続されている。転送トランジスタ１２は、フォトダイオード１１の光電変換機能をもって生成された信号電荷を、検出部として自らのドレインに転送するための素子部であって、ドレインが増幅トランジスタ１３のゲート電極およびリセットトランジスタ１５のソースに接続されている。
【００３９】
リセットトランジスタ１５は、転送トランジスタ１２のドレインに蓄積された信号電荷を予め設定された一定時間毎にリセットする素子部である。そして、リセットトランジスタ１５のドレインは、電源電圧ＶＤＤと電気的に接続されている。増幅トランジスタ１３は、転送トランジスタ１２のドレインに蓄積された信号電荷を垂直シフトレジスタ２２などからの信号に応じて、選択トランジスタ１４がＯＮ状態となったときに、出力する素子部である。増幅トランジスタ１３のドレインは、電源電圧ＶＤＤに接続され、ソースは、選択トランジスタ１４のドレインに接続されている。
【００４０】
撮像画素１０において、４つのトランジスタ１２〜１５の内、増幅トランジスタ１３が信号電荷の増幅機能を果たし、他のトランジスタ１２、１４〜１５がスイッチング機能を果たす。
（２）周辺回路部
垂直選択回路部２２および水平選択回路部２４は、ともにダイナミック回路部であって、負荷回路部２５からの信号に基づいて、撮像画素１０あるいは画素信号保持部２３に対し、順次駆動（スイッチング）パルスを出力する。
【００４１】
また、画像信号保持部２３には、列単位でスイッチング素子が形成されており（図示を省略。）、水平選択回路部２４からのパルスを受けて順次ＯＮ状態となる。負荷回路部２５は、上記垂直選択回路部２２および水平選択回路部２４に対し、電源電圧ＶＤＤやタイミングパルスなどを印加する回路部である。
ＭＯＳ型固体撮像装置１では、上記構成をもって、光電変換により生成された信号電荷が、垂直選択回路部２２で選択された行と、画像信号保持部がＯＮ状態となっている列との交差した擦憎悪画素１０から読み出されるようになっている。
【００４２】
２．ＭＯＳ型固体撮像装置１の駆動
撮像画素１０では、フォトダイオード１１での光電変換により生成される信号電荷が、転送トランジスタ１２におけるドレイン（信号出力部）に一時的に蓄積される。蓄積された信号電荷は、垂直選択回路部２２からの指示信号に基づき、転送トランジスタ１２がＯＮ状態となったときに、増幅トランジスタ１３のゲート電極へと出力される。増幅トランジスタ１３では、ゲート電極に入力された信号電荷を増幅し、選択トランジスタ１４のソースへと出力する。
【００４３】
転送トランジスタ１２は、垂直選択回路部２２からの指示信号に基づいて、ＯＮ／ＯＦＦ動作を実行し、リセットトランジスタ１５は、信号出力部に一時的に蓄積された信号電荷を、一定時間毎に排出し、信号出力部における信号電荷状態をリセットする。
ＭＯＳ型固体撮像装置１の複数の撮像画素１０では、各々の撮像画素１０毎に光電変換された信号電荷を蓄積し、垂直選択回路部２２および水平選択回路部２４からの指示信号に基づいて、各撮像画素１０内の選択トランジスタ１４と画像信号保持部２３とによって選択された一つの撮像画素１０で信号電荷が増幅され、その増幅された信号電荷を配線ラインＬ４へ出力する。
【００４４】
３．撮像画素１０内における要部構成
本実施の形態に係るＭＯＳ型固体撮像装置１における撮像画素１０の構成中、転送トランジスタ１２およびその周辺部分と、リセットトランジスタ１５およびその周辺部分とについて、図２（ａ）、（ｂ）を用い説明する。
（１）転送トランジスタ１２およびその周辺部分
図２（ａ）に示すように、転送トランジスタ１２およびその周辺部分では、半導体基板１００に形成されたｐ型ウェル１０１に対し、ｎ型の信号電荷蓄積部１０２と、ｐ型の表面シールド層１０６と、ｎ型の信号出力部１０５とが形成されている。ここで、信号電荷蓄積部１０２は、フォトダイオード１１（図１を参照。）の一部を構成する要素であって、入射されてきた光により生成された信号電荷群を蓄積する。
【００４５】
表面シールド層１０６は、信号電荷蓄積部１０２に対し、図２（ａ）の上方に形成されており、暗電流の低減を図るために形成されている。また、信号出力部１０５は、信号電荷蓄積部１０２および表面シールド層１０６の双方と離間した位置に形成されている。表面シールド層１０６に隣接する領域には、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ；溝型素子分離領域）領域１０７が形成されている。なお、ＳＴＩ領域１０７は、撮像画素１０間を隔てる領域や、転送トランジスタ１２以外のフォトダイオード１１周辺領域に形成される。ここで、ＳＴＩ領域１０７の下部にさらに分離注入層を形成する場合には、さらに高い分離効果を得ることができる（図示を省略）。
【００４６】
ｐ型ウェル１０１の表面における信号出力部１０５と表面シールド層１０６との間に相当する箇所から一部が信号出力部１０５の上部の一部を覆う箇所までの領域に、ゲート酸化膜１０３が形成されている。ゲート酸化膜１０３の上部には、転送トランジスタ１２のゲート電極（以下では、「転送ゲート電極」と記載する。）１０４が積層形成されている。
【００４７】
転送ゲート電極１０４の上面の一部には、シリサイド層（金属と半導体との化合物からなる第１の化合物層）２０１が積層形成されている。そして、シリサイド層２０１の上面を除き、転送ゲート電極１０４および信号出力部１０５および表面シールド層１０６は、絶縁層１２１により被覆されている。なお、図２（ａ）に示すように、信号出力部１０５は、シリサイド層には接しておらず、信号出力部１０５の上面は、ゲート酸化膜１０３および絶縁層１２１により覆われている。また、信号電荷蓄積部１０２についても、シリサイド層には接していない。ここで、信号出力部１０５の接合深さは、０．０５［μｍ］〜０．３［μｍ］とする。
【００４８】
なお、本実施の形態に係るシリサイド層２０１は、例えば、サリサイド（Ｓｅｌｆ  Ａｌｉｇｎｅｄ  Ｓｉｌｉｃｉｄｅ）法を用い形成されている。
（２）リセットトランジスタ１５およびその周辺部分
図２（ｂ）に示すように、リセットトランジスタ１５およびその周辺部分では、半導体基板１００に形成されたｐ型ウェル１０１の表面近傍に、リセットトランジスタ１５のソース１１１とドレイン１１２とが、互いに離間した状態で形成されている。ドレイン１１２の上面の一部には、シリサイド層（金属と半導体との化合物からなる第３の化合物層）２０３が積層されており、ｐ型ウェル１０１の表面であってソース１１１とドレイン１１２との間に相当する領域に、ゲート酸化膜１０３が形成されている。ゲート酸化膜１０３の上面には、リセットトランジスタ１５のゲート電極（以下では、「リセットゲート電極」と記載する。）１１３が積層形成されている。ここで、リセットトランジスタ１５のソース１１１とドレイン１１２の接合深さは、０．０５［μｍ］〜０．３［μｍ］とする。
【００４９】
リセットゲート電極１１３の上面には、シリサイド層（金属と半導体との化合物からなる第２の化合物層）２０２が積層形成されている。そして、ドレイン１１２上のシリサイド層２０３が形成された領域、およびリセットゲート電極１１３上のシリサイド層２０２が形成された領域を除き、絶縁層１２１によりｐ型ウェル１０１の表面が被覆されている。
【００５０】
なお、図２（ｂ）に示すように、リセットトランジスタ１５のソース１１１の上面（半導体拡散層上面）は、シリサイド層に接することなく、ゲート酸化膜１０３および絶縁層１２１により覆われている。そして、リセットゲート電極１１３の上面は、シリサイド層２０２に接しており、リセットトランジスタ１５におけるドレイン１１２の上面は、シリサイド層２０３に接している。
【００５１】
また、図２（ｂ）における金属の半導体化合物２０２、２０３に関しても、例えば、サリサイド（Ｓｅｌｆ  Ａｌｉｇｎｅｄ  Ｓｉｌｉｃｉｄｅ）法を用い形成されている。
４．センサ部２１における撮像画素１０間での接続構造
センサ部２１における撮像画素１０間での接続構造について、図３を用い説明する。なお、図３では、信号出力部１０５との関係で１つのグループを構成する４つの撮像画素１０の一部構成要素を抜き出して描いている。
【００５２】
図３に示すように、各信号電荷蓄積部１０２は、長方形の一つのコーナ部分がテーパーカットされた形状を有し、４つの信号電荷蓄積部１０２がマトリクス状に配置されている。信号電荷蓄積部１０２間には、リセットトランジスタ１５が形成されており、リセットゲート電極１１３（図３では、上に積層されたシリサイド層２０２を示している）は、横方向に向けて複数の撮像画素１０間を貫く状態で形成されている。即ち、撮像画素１０の各々におけるリセットゲート１１３どうしは、上に積層形成されたシリサイド層２０２により接続されている。
【００５３】
リセットトランジスタ１５のソース１１１およびドレイン１１２が、紙面の上下に向けた長方形状に形成されている。この内、ドレイン１１２は、上述のように、上面の一部にシリサイド層２０３が積層されている。リセットトランジスタ１５のドレイン１１２についても、図示を省略するが、上に積層形成されたシリサイド層２０３により、電源電圧ＶＤＤに接続されている。
【００５４】
また、リセットゲート電極１１３に略並行して、転送ゲート電極１０４が形成されている。そして、上述のように、転送ゲート電極１０４の上面の一部には、シリサイド層２０１が積層されている。紙面の横方向に配列された撮像画素１０の各転送ゲート電極１０４についても、上に積層形成されたシリサイド層２０１により接続されている。
本実施の形態に係るＭＯＳ型固体撮像装置１では、マトリクス状に配された２つの信号電荷蓄積部１０２が１つの信号出力部１０５を共有する構成を採用する。即ち、紙面の上段右の信号電荷蓄積部１０２に対する転送ゲート電極１０４と、下段左の信号電荷蓄積部１０２に対する転送ゲート電極１０４とが、１つの信号出力部１０５に対して形成されている。これにより、４つの信号電荷蓄積部１０２の信号電荷群は、転送ゲート電極１０４への入力信号に基づき、１つの信号出力部１０５へと出力される。
【００５５】
また、図３に示すように、本実施の形態に係るＭＯＳ型固体撮像装置１では、電荷出力部１０５およびリセットトランジスタ１５のソース１１１は、ともにシリサイド層に接しておらず、互いの間の接続は、コンタクトプラグ１４１、１４２を介し、金属配線１３３によりなされている。なお、図３においては、金属配線１３３を模式的に描いているが、実際には、層間絶縁膜を挟み異なる階層で形成されている。また、図１などに示すように、ＭＯＳ型固体撮像装置１では、マトリクス状に複数の撮像画素１０が形成されており、図３では、その一部を抜き出して描いている。
【００５６】
５．ＭＯＳ型固体撮像装置１が有する優位性
以上のように、本実施の形態に係るＭＯＳ型固体撮像装置１では、転送ゲート電極１０４の上面の一部には、シリサイド層２０１が積層され、当該シリサイド層２０１により隣接する撮像画素１０間における転送ゲート電極１０４どうしが接続されている。また、リセットゲート電極１１３についても、その上面にシリサイド層２０２が積層され、当該シリサイド層２０２により隣接する撮像画素１０間におけるリセットゲート電極１１３どうしが接続されている。
【００５７】
これより、本実施の形態に係るＭＯＳ型固体撮像装置１では、配線抵抗の低減を図ることができる。また、ＭＯＳ型固体撮像装置１では、転送ゲート電極１０４どうしの接続、およびリセットゲート電極１１３どうしの接続のために金属配線の層数を増加させなくてもよいので、オンチップレンズからシリコン基板表面におけるフォトダイオード１１までの距離を短くすることができ、高い感度特性を有する。これについて、図４を用い説明する。なお。図４では、半導体基板１００の図示を省略し、ｐ型ウェル１０１よりも上部だけを示している。
【００５８】
図４に示すように、本実施の形態に係るＭＯＳ型固体撮像装置１では、転送ゲート電極１０４およびリセットゲート電極１１３は、その上面に積層されたシリサイド層２０１、２０２により、撮像画素１０間での接続がなされているので、オンチップレンズ１３１とｐ型ウェル１０１の表面との間に存在する金属配線１３３ａ、１３３ｂの層数が、図１４および図１５に示す従来技術に係るＭＯＳ型固体撮像装置よりも、少なくとも１層少なくすることができる。
【００５９】
従って、ＭＯＳ型固体撮像装置１では、オンチップレンズ１３１からｐ型ウェル１０１の表面までの距離Ｄ1が、図１５の距離Ｄ0よりも金属配線の層数の差異の分だけ小さくすることができ、また、これより受光可能角度θ1も、図１５の受光可能角度θ0よりも大きくなることから、高い感度特性を有する。
また、ＭＯＳ型固体撮像装置１では、信号出力部１０５およびリセットトランジスタ１５のソース１１１の各上面には、シリサイド層が接していない。このため、ＭＯＳ型固体撮像装置１では、信号出力部１０５の上面にシリサイド層を形成する場合に比べ、高い濃度でのイオン注入に起因する結晶欠陥や、ｐ型ウェル１０１への金属の半導体化合物の突き抜けといった問題を生じることがない。
【００６０】
このとき、数百万から１０００万個ある信号出力部１０５および信号出力部１０５に電気的に接続されるリセットトランジスタ１５のソース１１１の周囲温度が６０［℃］のときのリーク電流は、例えば、信号出力部１０５とリセットトランジスタ１５のソース１１の合計面積が０．４８［μｍ2］のときに図５に示す分布（一点鎖線で示す分布）となる。そして、再生画像としてキズに見えるリーク電流が略３００［ｆＡ］以上の撮像画素数は、シリサイド層を形成する場合（実線で示す分布）に比べて減少する。よって、本実施の形態に係るＭＯＳ型固体撮像装置１では、リーク電流が発生し難く、信号出力部１０５からの偽信号出力を原因とするノイズが発生し難い。
【００６１】
また、リセットトランジスタ１５のソース１１１は、浮遊拡散層をリセットレベルにチャージするものであり、信号出力部１０５は、信号電荷蓄積部１０２に蓄積した電子数を浮遊拡散層の電圧変化に変換するものであって、電流を出力するものではないので、シリサイド層を積層して低抵抗にする必要はない。
従って、ＭＯＳ型固体撮像装置１では、高い感度特性を有するとともに、リーク電流による再生画像の劣化が防止される。
【００６２】
６．ＭＯＳ型固体撮像装置１の製造方法
次に、本発明に係る固体撮像装置１の製造方法の実施例について、図６〜図１１を用いて説明する。図６〜図１１は、それぞれの（ａ）で転送トランジスタ１２の形成領域を示し、それぞれの（ｂ）でリセットトランジスタ１５の形成領域を示している。
まず、図６（ａ）、（ｂ）に示すように、ｎ型またはｐ型の半導体基板１００にｐ型ウェル１０１０とＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ：溝型素子分離）領域１０７を形成する。本実施の形態では、図６（ａ）に示すように、ＳＴＩ領域１０７を転送トランジスタ１２の形成予定領域だけに形成するようにしているが、撮像画素１０間を隔てる領域や、転送トランジスタ１２以外のフォトダイオード１１周辺領域にも形成する。また、ＳＴＩ領域１０７の下部にさらに分離注入層を形成すると、さらに分離の効果を発揮することができる（図示を省略）。
次に、図７（ａ）に示すように、半導体基板１００に形成されたｐ型ウェル１０１１内に信号電荷蓄積部１０２を形成する。なお、図６（ａ）、（ｂ）と図７（ａ）、（ｂ）とでｐ型ウェル１０１０、１０１１とその符号を変更しているのは、信号電荷蓄積部１０２の形成を考慮するものである。以下、同様である。
【００６３】
次に、図８（ａ）に示すように、半導体基板１００におけるｐ型ウェル１０１表面上にシリコン酸化膜とポリシリコンを積層したあと、エッチングを施し、転送トランジスタ１２を形成しようとする領域にゲート酸化膜１０３および転送ゲート電極準備層１０４０を形成する。また、図８（ｂ）に示すように、リセットトランジスタ１５を形成しようとする領域には、同様にして、ゲート酸化膜１０３およびリセットゲート電極準備層１１３０を形成する。
【００６４】
次に、図９（ａ）に示すように、表面シールド層１０６を形成する。そして、転送トランジスタ１２のドレインとなる信号出力部１０５を形成する。また、図９（ｂ）に示すように、リセットトランジスタのソース１１１、リセットトランジスタ１５のドレイン準備領域１１２０を形成する。
次に、図１０（ａ）、（ｂ）に示すように、半導体基板１００のｐ型ウェル１０１上および転送ゲート電極準備層１０４０、リセットゲート電極準備層１１３０を覆うように絶縁準備層１２１０を形成する。そして、図１１（ａ）、（ｂ）に示すように、絶縁層準備層１２１０に対し、信号電荷蓄積部１０２の上面を除く領域をエッチングして開口部を形成する。これにより、信号電荷蓄積部１０２の上面に絶縁層１２１が残る。
【００６５】
また、図１１（ａ）、（ｂ）に示すように、転送ゲート電極準備層１０４０の右側面部（ドレイン側の側面部）と、リセットゲート電極準備層１１３０の両側側面部に絶縁層１２１がサイドウォールとして残ることになる。
次に、再度、半導体基板１００のｐ型ウェル１０１上および転送ゲート電極準備層１０４０、リセットゲート電極準備層１１３０を覆うように絶縁層準備層を形成する。そして、図１２（ａ）、（ｂ）に示すように、転送ゲート電極準備層１０４０、リセットゲート電極準備層１１３０、リセットトランジスタ１５のドレイン準備領域１１２０の上部を開口する。このとき、信号電荷蓄積部１０２および信号出力部１０５、リセットトランジスタ１５のソース１１１の上部には絶縁層１２１を残しておく。
【００６６】
次に、図１２（ａ）、（ｂ）の状態において、露出された転送ゲート電極準備層１０４０、リセットゲート電極準備層１１３０、リセットトランジスタ１５のドレイン準備領域１１２０の表面をシリサイド化し、シリサイド層２０１、２０２、２０３を形成する（図２（ａ）、（ｂ）を参照）。
上記工程を経ることにより製造されるＭＯＳ型固体撮像装置１では、信号電荷蓄積部１０２、信号出力部１０５、リセットトランジスタ１５のソース１１１の表面はシリサイドされないので、リーク電流の発生を防止することができ、且つ、転送ゲート電極１０４、リセットゲート電極１１３、リセットトランジスタ１５のドレイン１１２に金属と半導体の化合物（シリサイド層２０１、２０２、２０３）が積層されており、接続抵抗を下げることができる。
【００６７】
７．その他の事項
上記実施の形態については、本発明の構成および作用・効果を分かりやすく説明するために採用する一例であって、本発明は、その本質的な特徴部分以外、何ら上記実施の形態に限定を受けるものではない。例えば、図３に示すように、上記実施の形態に係るＭＯＳ型固体撮像装置１で採用するレイアウトについても、適宜の変更が可能であり、２つの信号電荷蓄積部１０２が１つの信号出力部１０５を共有する構成以外にも、各種の構成を採用することができる。
【００６８】
また、図４においては、金属配線１３３の層数を２層（１３３ａ、１３３ｂ）として図示したが、これはあくまでも模式的なものであり、金属配線１３３の層数はこれに限定されるものではない。
さらに、上記実施の形態においては、センサ部２１における全ての撮像画素１０における上記該当部分に対して、本発明の構成、即ち、シリサイド層２０１、２０２、２０３（シリサイド層）の配設構成を行うものとしているが、必ずしも全ての撮像画素１０に対して行わなくても、少なくとも一部の撮像画素１０に対して行うこととしてもよい。例えば、センサ部２１の領域ごとにシリサイドの有無を分けてもよい。また、実施の形態では、半導体基板としてシリコン基板を採用することから、金属と半導体との化合物層がシリサイド層であることとしたが、本発明は、金属と半導体との化合物をシリサイドに限定するものではない。
【００６９】
さらに、シリサイド層を形成するための金属は、コバルトだけでなく、ニッケルなどの他の金属材料を用いてもよい。
【産業上の利用可能性】
【００７０】
本発明は、デバイス駆動速度の高速化を図りながらも、高い感度特性を有する固体撮像装置を実現するのに有効であり、ディジタルスティルカメラやディジタルムービーカメラにおける撮像画素の微細化と駆動速度の高速化とを実現するのに有効である。
【図面の簡単な説明】
【００７１】
【図１】実施の形態に係るＭＯＳ型固体撮像装置１の構造を示す模式ブロック回路図である。
【図２】（ａ）は、ＭＯＳ型固体撮像装置１における転送トランジスタ１２およびその周辺部分の構造を示す模式断面図であり、（ｂ）は、ＭＯＳ型固体撮像装置１におけるリセットトランジスタ１５およびその周辺部分の構造を示す模式断面図である。
【図３】ＭＯＳ型固体撮像装置１のセンサ部２１の一部における配線を示す模式平面図である。
【図４】実施の形態に係るＭＯＳ型固体撮像装置１での撮像画素の一部の構造を示す模式断面図である。
【図５】信号出力部１０５とリセットトランジスタ１５のソース１１１との合計面積が０．４８［μｍ2］であり、周囲温度が６０［℃］である条件下において、シリサイド層を形成する場合としない場合との各出力部リーク電流の分布を示す特性図である。
【図６】（ａ）は、ＭＯＳ型固体撮像装置１の製造工程のうち、転送トランジスタ１２の予定部分の製造工程を示す断面図であり、（ｂ）は、ＭＯＳ型固体撮像装置１の製造工程のうち、リセットトランジスタ１５の予定部分の製造工程を示す断面図である。
【図７】（ａ）は、ＭＯＳ型固体撮像装置１の製造工程のうち、転送トランジスタ１２の予定部分の製造工程を示す断面図であり、（ｂ）は、ＭＯＳ型固体撮像装置１の製造工程のうち、リセットトランジスタ１５の予定部分の製造工程を示す断面図である。
【図８】（ａ）は、ＭＯＳ型固体撮像装置１の製造工程のうち、転送トランジスタ１２の予定部分の製造工程を示す断面図であり、（ｂ）は、ＭＯＳ型固体撮像装置１の製造工程のうち、リセットトランジスタ１５の予定部分の製造工程を示す断面図である。
【図９】（ａ）は、ＭＯＳ型固体撮像装置１の製造工程のうち、転送トランジスタ１２の予定部分の製造工程を示す断面図であり、（ｂ）は、ＭＯＳ型固体撮像装置１の製造工程のうち、リセットトランジスタ１５の予定部分の製造工程を示す断面図である。
【図１０】（ａ）は、ＭＯＳ型固体撮像装置１の製造工程のうち、転送トランジスタ１２の予定部分の製造工程を示す断面図であり、（ｂ）は、ＭＯＳ型固体撮像装置１の製造工程のうち、リセットトランジスタ１５の予定部分の製造工程を示す断面図である。
【図１１】（ａ）は、ＭＯＳ型固体撮像装置１の製造工程のうち、転送トランジスタ１２の予定部分の製造工程を示す断面図であり、（ｂ）は、ＭＯＳ型固体撮像装置１の製造工程のうち、リセットトランジスタ１５の予定部分の製造工程を示す断面図である。
【図１２】（ａ）は、ＭＯＳ型固体撮像装置１の製造工程のうち、転送トランジスタ１２の予定部分の製造工程を示す断面図であり、（ｂ）は、ＭＯＳ型固体撮像装置１の製造工程のうち、リセットトランジスタ１５の予定部分の製造工程を示す断面図である。
【図１３】従来技術に係るＭＯＳ型固体撮像装置におけるセンサ部の構造を示す模式ブロック回路図である。
【図１４】（ａ）は、従来技術に係るＭＯＳ型固体撮像装置における転送トランジスタ６２およびその周辺部分の構造を示す模式断面図であり、（ｂ）は、従来技術に係るＭＯＳ型固体撮像装置におけるリセットトランジスタ６５およびその周辺部分の構造を示す模式断面図である。
【図１５】従来技術に係るＭＯＳ型固体撮像装置での撮像画素の一部の構成を示す模式断面図である。
【図１６】コバルトシリサイドスパイクにより接合が破壊された状態を示す模式断面図である。
【図１７】信号出力部６０５とリセットトランジスタ６５のソース６１１との合計面積が０．４８［μｍ2］であり、周囲温度が６０［℃］である条件下において、従来技術に係るＭＯＳ型固体撮像装置の出力部リーク電流の分布を示す特性図である。
【符号の説明】
【００７２】
１．ＭＯＳ型固体撮像装置
１０．撮像画素
１１．フォトダイオード
１２．転送トランジスタ
１３．増幅トランジスタ
１４．選択トランジスタ
１５．リセットトランジスタ
２１．センサ部
２２．垂直選択回路部
２３．画像信号保持部
２４．水平選択回路部
２５．負荷回路部
１０１．ｐ型ウェル
１０２．信号電荷蓄積部
１０３．ゲート酸化膜
１０４．転送ゲート電極
１０５．信号出力部
１０６．表面シールド層
１０７．ＳＴＩ領域
１１１．ソース
１１２．ドレイン
１１３．リセットゲート電極
１２１、１２２．絶縁層
１３１．オンチップレンズ
１３２．カラーフィルタ
１３３．金属配線
１４１、１４２．コンタクトプラグ
２０１、２０２、２０３．シリサイド層
【図１】
2008198976.tif 000003
【図２】
2008198976.tif 000004
【図３】
2008198976.tif 000005
【図４】
2008198976.tif 000006
【図５】
2008198976.tif 000007
【図６】
2008198976.tif 000008
【図７】
2008198976.tif 000009
【図８】
2008198976.tif 000010
【図９】
2008198976.tif 000011
【図１０】
2008198976.tif 000012
【図１１】
2008198976.tif 000013
【図１２】
2008198976.tif 000014
【図１３】
2008198976.tif 000015
【図１４】
2008198976.tif 000016
【図１５】
2008198976.tif 000017
【図１６】
2008198976.tif 000018
【図１７】
2008198976.tif 000019