(57)【要約】【課題】  サーミスタ及びバリスタをそれぞれ薄膜で構成して１チップ化することにより、ＥＳＤに強く、薄くて小型の高速熱応答性の高い薄型複合素子を得る。【解決手段】 薄型複合素子１０は、絶縁基板１１上に形成された薄膜バリスタ１２と、薄膜バリスタ上に形成された導電層からなる相対向する一対の櫛型電極１３，１４と、一対の櫛型電極を跨いでかつこれら電極の各基部が露出するように薄膜バリスタ及び電極１３，１４を被覆する薄膜サーミスタ１６と、一対の櫛型電極の一方の露出した基部と電気的に接続するように薄膜バリスタの形成されていない絶縁基板上に形成された第１及び第２引出電極１７，１８と、これら電極１７，１８における引出線を接続するためのパッド部１７ｃ,１８ｃを除いた基板上のすべての素子１２，１３，１４，１６を被覆する保護膜１９とを備える。【選択図】  図１
2008251611.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に形成された薄膜バリスタと、
前記薄膜バリスタ上に形成された導電層からなる相対向する一対の櫛型電極と、
前記一対の櫛型電極を跨いでかつ一対の櫛型電極の各基部が露出するように前記薄膜バリスタ及び前記電極を被覆する薄膜サーミスタと、
前記一対の櫛型電極の一方の露出した基部と電気的に接続するように前記薄膜バリスタの形成されていない前記絶縁基板上に形成された第１引出電極と、
前記一対の櫛型電極の他方の露出した基部と電気的に接続するように前記薄膜バリスタの形成されていない前記絶縁基板上に形成された第２引出電極と、
前記第１及び第２引出電極における引出線を接続するためのパッド部を除いた前記基板上のすべての素子を被覆する保護膜と
を備えた薄型複合素子。
【請求項２】
絶縁基板が、セラミック基板、ガラス基板又は基板上面に絶縁膜を有するシリコン基板である請求項１記載の薄型複合素子。
【請求項３】
絶縁基板が基板上面に絶縁膜を有するシリコン基板であって、薄膜バリスタの下方に前記絶縁膜を残して前記シリコン基板の空洞又は凹部が形成された請求項１又は２記載の薄型複合素子。
【請求項４】
第１及び第２引出電極が、絶縁基板上に成膜された接合層と前記接合層上に前記接合層と同形同大に成膜された導電層とにより構成された請求項１ないし３いずれか１項に記載の薄型複合素子。
【請求項５】
絶縁基板上に形成された薄膜サーミスタと、
前記薄膜サーミスタ上に形成された導電層からなる相対向する一対の櫛型電極と、
前記一対の櫛型電極を跨いでかつ一対の櫛型電極の各基部が露出するように前記薄膜サーミスタ及び前記電極を被覆する薄膜バリスタと、
前記一対の櫛型電極の一方の露出した基部と電気的に接続するように前記薄膜サーミスタの形成されていない前記絶縁基板上に形成された第３引出電極と、
前記一対の櫛型電極の他方の露出した基部と電気的に接続するように前記薄膜サーミスタの形成されていない前記絶縁基板上に形成された第４引出電極と、
前記第３及び第４引出電極における引出線を接続するためのパッド部を除いた前記基板上のすべての素子を被覆する保護膜と
を備えた薄型複合素子。
【請求項６】
絶縁基板が、セラミック基板、ガラス基板又は基板上面に絶縁膜を有するシリコン基板である請求項５記載の薄型複合素子。
【請求項７】
絶縁基板が基板上面に絶縁膜を有するシリコン基板であって、薄膜サーミスタの下方に前記絶縁膜を残して前記シリコン基板の空洞又は凹部が形成された請求項５又は６記載の薄型複合素子。
【請求項８】
第３及び第４引出電極が、絶縁基板上に成膜された接合層と前記接合層上に前記接合層と同形同大に成膜された導電層とにより構成された請求項５ないし７いずれか１項に記載の薄型複合素子。
【請求項９】
絶縁基板上に所定のパターンで薄膜バリスタを形成する工程と、
前記薄膜バリスタ上に導電層からなる相対向する一対の櫛型電極を形成する工程と、
前記一対の櫛型電極を跨いでかつ一対の櫛型電極の各基部が露出するように前記薄膜バリスタ及び前記電極を薄膜サーミスタで被覆する工程と、
前記一対の櫛型電極の一方の露出した基部と電気的に接続するように前記薄膜バリスタの形成されていない前記絶縁基板上に第１引出電極を形成する工程と、
前記一対の櫛型電極の他方の露出した基部と電気的に接続するように前記薄膜バリスタの形成されていない前記絶縁基板上に第２引出電極を形成する工程と、
前記第１及び第２引出電極における引出線を接続するためのパッド部を除いた前記基板上のすべての素子を保護膜により被覆する工程と
を含む薄型複合素子の製造方法。
【請求項１０】
絶縁基板が、セラミック基板、ガラス基板又は基板上面に絶縁膜を有するシリコン基板である請求項９記載の薄型複合素子の製造方法。
【請求項１１】
絶縁基板が基板上面に絶縁膜を有するシリコン基板であって、薄膜バリスタの下方に前記絶縁膜をエッチングストッパとしてエッチングにより前記シリコン基板の空洞又は凹部を形成する請求項９又は１０記載の薄型複合素子の製造方法。
【請求項１２】
第１及び第２引出電極が、絶縁基板上に接合層を成膜した後、前記接合層上に前記接合層と同形同大に導電層を成膜することにより構成される請求項９ないし１１いずれか１項に記載の薄型複合素子の製造方法。
【請求項１３】
絶縁基板上に所定のパターンで薄膜サーミスタを形成する工程と、
前記薄膜サーミスタ上に導電層からなる相対向する一対の櫛型電極を形成する工程と、
前記一対の櫛型電極を跨いでかつ一対の櫛型電極の各基部が露出するように前記薄膜サーミスタ及び前記電極を薄膜バリスタで被覆する工程と、
前記一対の櫛型電極の一方の露出した基部と電気的に接続するように前記薄膜サーミスタの形成されていない前記絶縁基板上に第３引出電極を形成する工程と、
前記一対の櫛型電極の他方の露出した基部と電気的に接続するように前記薄膜サーミスタの形成されていない前記絶縁基板上に第４引出電極を形成する工程と、
前記第３及び第４引出電極における引出線を接続するためのパッド部を除いた前記基板上のすべての素子を保護膜により被覆する工程と
を含む薄型複合素子の製造方法。
【請求項１４】
絶縁基板が、セラミック基板、ガラス基板又は基板上面に絶縁膜を有するシリコン基板である請求項１３記載の薄型複合素子の製造方法。
【請求項１５】
絶縁基板が基板上面に絶縁膜を有するシリコン基板であって、薄膜サーミスタの下方に前記絶縁膜をエッチングストッパとしてエッチングにより前記シリコン基板の空洞又は凹部を形成する請求項１３又は１４記載の薄型複合素子の製造方法。
【請求項１６】
第３及び第４引出電極が、絶縁基板上に接合層を成膜した後、前記接合層上に前記接合層と同形同大に導電層を成膜することにより構成される請求項１３ないし１５いずれか１項に記載の薄型複合素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜サーミスタと薄膜バリスタを有する薄型複合素子及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、負特性サーミスタでは、人体モデル（直列抵抗１．５ｋΩを介しての１００ｐＦからの放電）において１５ｋＶを超えるＥＳＤ（Electro Static Discharge）が加わった場合、数％〜数十％の抵抗値の変動が生じる場合があり、必ずしも信頼性が十分ではなかった。この点を改善するために、負特性を有する半導体セラミックスからなる負特性サーミスタ素子と、バリスタ特性を有する半導体セラミックスからなるバリスタ素子とが、内部電極を介して積層一体化された積層複合素子を備え、負特性サーミスタ素子とバリスタ素子とが電気的に並列に接続されるように積層複合素子に外部電極を配設した、負特性サーミスタ装置が開示されている（例えば、特許文献１参照。）。
【０００３】
この負特性サーミスタ装置の積層複合素子は、負特性を有する半導体セラミックス原料をシート状に成形した負特性サーミスタ素子形成用の所定枚数のグリーンシートであって、所定のものには内部電極パターンが配設されたグリーンシートと、バリスタ特性を有する半導体セラミックスをシート状に成形したバリスタ素子形成用の所定枚数のグリーンシートであって、所定のものには内部電極パターンが配設されたグリーンシートを一体に積層して積層体を形成した後、この積層体を焼成して、負特性サーミスタ素子とバリスタ素子が、内部電極を介して積層一体化して形成される。この負特性サーミスタ装置によれば、製造コストの増大を招くことなく、携帯機器の小型化に対応することが可能で、ＥＳＤに強く、小型で信頼性が高くなる。
【特許文献１】特開２００２−２５２１０３（請求項１、［０００４］、要約）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に示される負特性サーミスタ装置は、セラミックグリーンシートの積層体を一体的に焼結したバルク構造であるため、サーミスタ素子の熱容量が大きく、熱応答性が低い欠点があった。またこの装置は小型化したとは言え、バルク構造であるため、小型化の程度は未だ十分ではない。
【０００５】
本発明の目的は、サーミスタ及びバリスタをそれぞれ薄膜で構成して１チップ化することにより、ＥＳＤに強く、薄くて小型の高速熱応答性の高い薄型複合素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本願請求項１に係る発明は、図１及び図２に示すように、絶縁基板１１上に形成された薄膜バリスタ１２と、この薄膜バリスタ１２上に形成された導電層からなる相対向する一対の櫛型電極１３，１４と、この一対の櫛型電極１３，１４を跨いでかつ一対の櫛型電極の各基部が露出するように上記薄膜バリスタ１２及び電極１３，１４を被覆する薄膜サーミスタ１６と、この一対の櫛型電極１３，１４の一方の露出した基部と電気的に接続するように上記薄膜バリスタ１２の形成されていない絶縁基板１１上に形成された第１引出電極１７と、一対の櫛型電極１３，１４の他方の露出した基部と電気的に接続するように上記薄膜バリスタ１２の形成されていない絶縁基板１１上に形成された第２引出電極１８と、これらの第１及び第２引出電極１７，１８における引出線を接続するためのパッド部１７ｃ,１８ｃを除いた基板上のすべての素子１２，１３，１４，１６を被覆する保護膜１９とを備えた薄型複合素子１０である。
【０００７】
本願請求項５に係る発明は、図４に示すように、絶縁基板２１上に形成された薄膜サーミスタ２２と、この薄膜サーミスタ２２上に形成された導電層からなる相対向する一対の櫛型電極２３，２４と、この一対の櫛型電極２３，２４を跨いでかつ一対の櫛型電極の各基部が露出するように上記薄膜サーミスタ２２及び電極２３，２４を被覆する薄膜バリスタ２６と、この一対の櫛型電極２３，２４の一方の露出した基部と電気的に接続するように上記薄膜サーミスタ２２の形成されていない絶縁基板２１上に形成された第３引出電極２７と、一対の櫛型電極２３，２４の他方の露出した基部と電気的に接続するように上記薄膜サーミスタ２２の形成されていない絶縁基板２１上に形成された第４引出電極２８と、これらの第３及び第４引出電極２７，２８における引出線を接続するためのパッド部２７ｃ,２８ｃを除いた基板上のすべての素子２２，２３，２４，２６を被覆する保護膜２９とを備えた薄型複合素子２０である。
【０００８】
本願請求項９に係る発明は、図１及び図２に示すように、絶縁基板１１上に所定のパターンで薄膜バリスタ１２を形成する工程と、この薄膜バリスタ１２上に導電層からなる相対向する一対の櫛型電極１３，１４を形成する工程と、この一対の櫛型電極１３，１４を跨いでかつ一対の櫛型電極の各基部が露出するように上記薄膜バリスタ１２及び電極１３，１４を薄膜サーミスタ１６で被覆する工程と、この一対の櫛型電極１３，１４の一方の露出した基部と電気的に接続するように上記薄膜バリスタ１２の形成されていない絶縁基板１１上に第１引出電極１７を形成する工程と、この一対の櫛型電極１３，１４の他方の露出した基部と電気的に接続するように上記薄膜バリスタ１２の形成されていない絶縁基板１１上に第２引出電極１８を形成する工程と、これらの第１及び第２引出電極１７，１８における引出線を接続するためのパッド部１７ｃ,１８ｃを除いた基板上のすべての素子１２，１３，１４，１６を保護膜１９により被覆する工程とを含む薄型複合素子１０の製造方法である。
【０００９】
本願請求項１３に係る発明は、図４に示すように、絶縁基板２１上に所定のパターンで薄膜サーミスタ２２を形成する工程と、この薄膜サーミスタ２２上に導電層からなる相対向する一対の櫛型電極２３，２４を形成する工程と、この一対の櫛型電極２３，２４を跨いでかつ一対の櫛型電極の各基部が露出するように上記薄膜サーミスタ２２及び電極２３，２４を薄膜バリスタ２６で被覆する工程と、この一対の櫛型電極２３，２４の一方の露出した基部と電気的に接続するように上記薄膜サーミスタ２２の形成されていない絶縁基板２１上に第３引出電極２７を形成する工程と、この一対の櫛型電極２３，２４の他方の露出した基部と電気的に接続するように上記薄膜サーミスタ２２の形成されていない絶縁基板２１上に第４引出電極２８を形成する工程と、これらの第３及び第４引出電極２７，２８における引出線を接続するためのパッド部２７ｃ,２８ｃを除いた基板上のすべての素子２２，２３，２４，２６を保護膜２９により被覆する工程とを含む薄型複合素子２０の製造方法である。
【００１０】
本願請求項３又は７に係る発明は、請求項１又は５に係る発明であって、絶縁基板１１，２１が基板上面に絶縁膜１１ｂ,２１ｂを有するシリコン基板１１ａ,２１ａであり、薄膜バリスタ１２又は薄膜サーミスタ２２の下方に絶縁膜１１ｂ、２１ｂを残してシリコン基板１１ａ,２１ａの空洞又は凹部１１ｃ,２１ｃが形成された薄型複合素子１０，２０である。
【００１１】
本願請求項１１又は１５に係る発明は、請求項９又は１３に係る発明であって、絶縁基板１１，２１が基板上面に絶縁膜１１ｂ,２１ｂを有するシリコン基板１１ａ,２１ａであって、薄膜バリスタ１２又は薄膜サーミスタ２２の下方に絶縁膜１１ｂ,２１ｂをエッチングストッパとしてエッチングによりシリコン基板１１ａ,２１ａの空洞又は凹部１１ｃ,２１ｃを形成する薄型複合素子１０,２０の製造方法である。
【発明の効果】
【００１２】
本願請求項１又は５に係る薄型複合素子では、サーミスタとバリスタとがそれぞれ薄膜であって、薄膜サーミスタと薄膜バリスタとが一対の櫛型電極を共通に利用するため、複合素子を薄型にすることができ、また薄膜サーミスタと薄膜バリスタが櫛型電極を共用しかつ並列接続されるため、この薄型複合素子はＥＳＤに強く、かつ高速熱応答性が高い。また薄膜サーミスタと薄膜バリスタとにより櫛型電極を挟む構造であるため両薄膜の電極との接合性が向上する。更に引出線を接続するためのパッド部を除いた基板上のすべての素子を保護膜で被覆するため、サーミスタが直接外部雰囲気に触れない。これにより複合素子が使用される雰囲気の湿度の影響を受けにくく、耐湿性に優れる。
【００１３】
また本願請求項９又は１３に係る薄型複合素子の製造方法によれば、上記特長のある薄型複合素子を製造できる。
【００１４】
また本願請求項３又は７に係る薄型複合素子は薄膜バリスタ又は薄膜サーミスタの下方に絶縁膜を残してシリコン基板の空洞又は凹部が形成されるため、薄膜サーミスタがメンブレン構造になり、高速熱応答性が更に高くなる。
【００１５】
更に本願請求項１１又は１５に係る薄型複合素子の製造方法では、シリコン基板上の絶縁膜をエッチングストッパとして、エッチングによりシリコン基板に空洞又は凹部を容易に形成することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の最良の実施の形態について説明する。
【００１７】
＜第１の実施の形態＞
図１に示すように、本発明の第１実施形態の薄型複合素子１０は、絶縁基板１１上に薄膜バリスタ１２と一対の櫛型電極１３，１４と薄膜サーミスタ１６と第１引出電極１７と第２引出電極１８と保護膜１９を備える。絶縁基板１１としては、シリコン基板１１ａとこの基板上面に形成された絶縁膜１１ｂとを有するものが例示される。絶縁膜付きシリコン基板１１は、後述する空洞又は凹部（図５及び図６参照）を絶縁膜の下にエッチングにより形成し易いため、好ましい。その他の絶縁基板としては、ガラス基板、セラミック基板等が挙げられる。基板は厚さ０．１〜０．５ｍｍの範囲から決められる。絶縁膜付きシリコン基板は、シリコン基板を熱酸化することにより、またシリコン基板表面に化学気相成長法により、基板表面に厚さ１００〜１０００ｎｍのＳｉＯ2膜を有するように形成される。
【００１８】
絶縁基板１１上に形成される薄膜バリスタ１２は、ＺｎＯを主成分としてＢｉ又はＰｒを含み、更にＣｏ、Ｓｂ、Ｍｎ、Ｎｉ、Ｃｒ、Ｔｉ、Ａｌ等を添加した複合金属酸化物膜であって、ウルツ鉱型の結晶構造を有している。ＺｎＯに対するＢｉ、Ｐｒ、Ｃｏ、Ｓｂ、Ｍｎ、Ｎｉ、Ｃｒ、Ｔｉ、Ａｌ等の添加含有量は所望のバリスタ特性に応じて決められる。薄膜バリスタ１２は絶縁基板１１の基板上面中心部にスパッタリング法により形成される。この薄膜バリスタ１２の厚さは所望の特性に応じて１００〜１０００ｎｍの範囲から決められる。この薄膜バリスタ１２上には、薄膜バリスタより小面積で、Ａｕ、Ｐｔ等の導電層からなる相対向する一対の櫛型電極１３，１４が形成される。
【００１９】
薄膜バリスタ１２及び一対の櫛型電極１３，１４上には薄膜サーミスタ１６が形成される。薄膜サーミスタ１６は薄膜バリスタ１２より小面積であって、一対の櫛型電極１３，１４を跨いでかつ一対の櫛型電極の各基部が露出するように薄膜バリスタ１２及び電極１３，１４を被覆する。薄膜サーミスタは、Ｍｎ−Ｃｏ系複合金属酸化物(ＭｎxＣｏ1-x)3Ｏ4、又はＭｎ−Ｃｏ系複合金属酸化物にＮｉ、Ｆｅ、Ｃｕ及びＡｌからなる群より選ばれた少なくとも１種を含む複合金属酸化物（例えば、(ＭｎxＣｏyＮｉ1-x-y)3Ｏ4からなる複合金属酸化物である。この複合金属酸化物はスピネル型結晶構造を有し、膜厚方向に延在する柱状結晶構造を有している。Ｍｎ、Ｃｏ、Ｎｉ、Ｆｅ、Ｃｕ、Ａｌ等の組成比はサーミスタの所望の特性に応じて決められる。この薄膜サーミスタ１６の厚さは所望の特性に応じて１００〜１０００ｎｍの範囲から決められる。
【００２０】
薄膜サーミスタで被覆されていない櫛型電極１３，１４の各基部と薄膜バリスタ１２の部分には第１及び第２引出電極１７，１８の各一端が電気的に接続される。これらの引出電極１７，１８の各他端は薄膜バリスタ１２の形成されていない絶縁基板１１上に形成される。第１及び第２引出電極１７，１８は、絶縁基板上に成膜されたＣｒ、Ｔｉ等の接合層１７ａ，１８ａと、この接合層上に接合層と同形同大に成膜されたＡｕ、Ｐｔ等の導電層１７ｂ，１８ｂとにより構成される。接合層は導電層の下地電極として導電層の櫛型電極等への接合度を高める機能を有する。更にこれらの第１及び第２引出電極１７，１８におけるリード線等の引出線（図示せず）を接続するためのパッド部１７ｃ,１８ｃを除いた基板上のすべての素子、即ち薄膜バリスタ１２，櫛型電極１３，１４，及び薄膜サーミスタ１６は、二酸化ケイ素(ＳｉＯ2)、窒化ケイ素(Ｓｉ3Ｎ4）等の保護膜１９により被覆される。これにより総厚０．１〜０．５ｍｍのたて０．４〜１ｍｍ、よこ０．２〜０．５ｍｍの薄型複合素子１０が得られる。
【００２１】
＜第２の実施の形態＞
図４に示すように、本発明の第２実施形態の薄型複合素子２０は、絶縁基板２１上に薄膜サーミスタ２２と一対の櫛型電極２３，２４と薄膜バリスタ２６と第３引出電極２７と第４引出電極２８と保護膜２９を備える。絶縁基板２１としては、シリコン基板２１ａとこの基板上面に形成された絶縁膜２１ｂとを有するものが例示される。絶縁膜付きシリコン基板２１は、後述する空洞又は凹部（図５及び図６参照）を絶縁膜の下にエッチングにより形成し易いため、好ましい。絶縁基板の厚さ、種類及び絶縁膜付きシリコン基板の製造方法は第１の実施形態と同じである。
【００２２】
絶縁基板２１上に形成される薄膜サーミスタ２２の組成は、第１の実施形態の薄膜サーミスタ１６の組成と同じであり、薄膜サーミスタ２２の形状、大きさ、配置は、第１の実施形態の薄膜バリスタ１２の形状、大きさ、配置と同じである。同様に一対の櫛型電極２３，２４の組成、形状、大きさ、配置は一対の櫛型電極１３，１４の組成、形状、大きさ、配置と同じである。薄膜バリスタ２６の組成は、第１の実施形態の薄膜バリスタ１２の組成と同じであり、薄膜バリスタ２６の形状、大きさ、配置は、第１の実施形態の薄膜サーミスタ１６の形状、大きさ、配置と同じである。第３及び第４引出電極２７，２８の組成、形状、大きさ、配置は、第１の実施形態の第１及び第２引出電極１７，１８の形状、大きさ、配置と同じである。更に保護膜２９の組成、形状、大きさ、配置は、第１の実施形態の保護膜１９の形状、大きさ、配置と同じである。これにより総厚０．１〜０．５ｍｍのたて０．４〜１ｍｍ、よこ０．２〜０．５ｍｍの薄型複合素子２０が得られる。
【００２３】
＜第３の実施の形態＞
図５に示すように、本発明の第３実施形態の薄型複合素子１０は、第１の実施形態の薄型複合素子１０の薄膜バリスタ１２の下方に絶縁膜１１ｂを残してシリコン基板１１ａの凹部１１ｃが形成される。図示しないが、凹部１１ｃの代わりに空洞でもよい。
【００２４】
＜第４の実施の形態＞
図６に示すように、本発明の第４実施形態の薄型複合素子２０は、第２の実施形態の薄型複合素子２０の薄膜サーミスタ２２の下方に絶縁膜２１ｂを残してシリコン基板２１ａの凹部２１ｃが形成される。図示しないが、凹部２１ｃの代わりに空洞でもよい。
【実施例】
【００２５】
次に本発明の実施例を説明する。
【００２６】
＜実施例１＞
図１及び図２に示される薄型複合素子の製造方法を説明する。先ず図３（ａ）に示すように、熱酸化法により、厚さ０．２５ｍｍのシリコン基板１１ａに層厚５００ｎｍのＳｉＯ2層１１ｂを形成する。このＳｉＯ2層１１ｂの上面全体にＺｎＯ：９８．６ｍｏｌ％、Ｂｉ2Ｏ3：０．２ｍｏｌ％、Ｓｂ2Ｏ5：０．１ｍｏｌ％、ＣｏＯ：０．５ｍｏｌ％、ＭｎＯ2：０．２ｍｏｌ％、Ｃｒ2Ｏ3：０．２ｍｏｌ％、ＮｉＯ：０．２ｍｏｌ％を含む薄膜を膜厚が５００ｎｍとなるようにスパッタリング法によって形成する。この薄膜の全面に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。その感光性樹脂をマスクとし、リフトオフ法により薄膜を所望の形状にパターニングする。この基板を９００℃で２時間熱処理することにより、図３（ｂ）に示すように、バリスタ電圧が安定した信頼性の高い薄膜バリスタ１２を得る。
【００２７】
次いで薄膜バリスタ１２及びＳｉＯ2層１１ｂの全面に電極を形成するためのＡｕ薄膜を、膜厚が２００ｎｍとなるようにスパッタリング法によって形成する。Ａｕ薄膜の全面に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。その感光性樹脂をマスクとし、ヨウ素ヨウ化カリウム溶液を用いたウエットエッチングによりＡｕ薄膜をパターニングし、図３（ｃ）に示すように、導電膜からなる所望の一対の櫛型電極１３，１４を得る。
【００２８】
次に櫛型電極の形成された基板上面全体に(Ｍｎ0.4Ｃｏ0.6)3Ｏ4のスピネル構造の薄膜を膜厚が５００ｎｍとなるようにスパッタリング法によって形成する。この薄膜の全面に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。その感光性樹脂をマスクとし、希塩酸溶液を用いたウエットエッチングによりこの薄膜を所望の形状にパターニングする。この基板を６００℃で１時間熱処理し、図３（ｄ）に示すように、抵抗値及びＢ定数の信頼性の高い薄膜サーミスタ１６を得る。
【００２９】
次に薄膜サーミスタ１６及びＳｉＯ2層１１ｂの全面に接合層となる下地電極を形成するためのＣｒ薄膜を膜厚が１００ｎｍとなるようにスパッタリング法によって形成する。続けてこのＣｒ薄膜全面に導電層となるＡｕ薄膜を膜厚が２００ｎｍとなるようにスパッタリング法により形成する。Ａｕ薄膜の全面に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。その感光性樹脂をマスクとし、ヨウ素ヨウ化カリウム溶液を用いたウエットエッチングによりＡｕ薄膜をパターニングし、所望の形状の導電層を得る。続けて、硝酸セリウムアンモニウム溶液を用いたウエットエッチングにより、下地電極となるＣｒ薄膜をＡｕ薄膜と同構造にパターニングし、薄膜バリスタ上にて、図３（ｅ）に示すように、一対の櫛型電極１３，１４の基部と電気的に接続した引出電極１７，１８を得る。
【００３０】
更に基板全面にＳｉＯ2薄膜を膜厚が６００ｎｍとなるようにスパッタリング法により形成する。ＳｉＯ2薄膜の全面に感光性樹脂を形成し、所定のフォトマスクを用いて、露光し、現像処理を行い、感光性樹脂をパターニングする。その感光性樹脂をマスクとし、フッ酸を用いたウエットエッチングによりＳｉＯ2薄膜をパターニングし、図３（ｆ）に示すように、リード線等の引出し線を接続するパッド部１７ｃ，１８ｃのみを露出させる。これにより総厚０．２５ｍｍのたて１．０ｍｍ、よこ０．５ｍｍの薄型複合素子１０が得られる。
【００３１】
以上、単一の複合素子の製造方法について述べたが、複合素子を量産するときには、１枚のシリコン基板上に多数のバリスタ機能付き薄膜サーミスタを形成し、その基板を切断により個々のバリスタ機能付き薄膜サーミスタの薄型複合素子を得る。
【００３２】
＜実施例２＞
図５に示される薄型複合素子の製造方法を説明する。図３（ｆ）に示される複合素子を裏返した後、図７（ａ）に示すように基板中心部にＳｉＯ2層１１ｄを取り除いた四角形の窓３１を形成する。このシリコン基板１１ａには上面にＳｉＯ2層１１ｂが下面にＳｉＯ2層１１ｄが形成されている。この窓３１は、窓となる部分以外のＳｉＯ2層１１ｄを感光性樹脂でマスクし、フッ酸を用いたウエットエッチングによりＳｉＯ2層１１ｄをパターニングすることにより、形成される。続いて、上記感光性樹脂をマスクとし、水酸化テトラメチルアンモニア水溶液（ＴＭＡＨ）を用いたウエットエッチングにより薄膜バリスタの下部（図７では上部）に相当するシリコン基板１１ａの一部をエッチングし、図７（ｂ）に示すようにメンブレン構造にしたバリスタ機能付き薄膜サーミスタの薄型複合素子を得る。
【図面の簡単な説明】
【００３３】
【図１】本発明第１実施形態の薄型複合素子の図３（ｆ）のＡ−Ａ線断面図である。
【図２】本発明第１実施形態の薄型複合素子の分解斜視図である。
【図３】本発明第１実施形態の薄型複合素子の製造工程を示す斜視図である。
【図４】本発明第２実施形態の図１に対応する薄型複合素子の断面図である。
【図５】本発明第３実施形態の図１に対応する薄型複合素子の断面図である。
【図６】本発明第４実施形態の図１に対応する薄型複合素子の断面図である。
【図７】本発明第３実施形態の薄型複合素子の製造工程を示す斜視図である。
【符号の説明】
【００３４】
１０： 薄型複合素子
１１： 絶縁基板
１２： 薄膜バリスタ
１３，１４： 一対の櫛型電極
１６： 薄膜サーミスタ
１７： 第１引出電極
１７ａ： 接合層
１７ｂ： 導電層
１７ｃ： パッド部
１８： 第２引出電極
１８ａ： 接合層
１８ｂ： 導電層
１８ｃ： パッド部
１９： 保護膜
２０： 薄型複合素子
２１： 絶縁基板
２２： 薄膜サーミスタ
２３，２４： 一対の櫛型電極
２６： 薄膜バリスタ
２７： 第３引出電極
２７ａ： 接合層
２７ｂ： 導電層
２７ｃ： パッド部
２８： 第４引出電極
２８ａ： 接合層
２８ｂ： 導電層
２８ｃ： パッド部
２９： 保護膜
【図１】
2008251611.tif 000003
【図２】
2008251611.tif 000004
【図３】
2008251611.tif 000005
【図４】
2008251611.tif 000006
【図５】
2008251611.tif 000007
【図６】
2008251611.tif 000008
【図７】
2008251611.tif 000009