(57)【要約】【課題】逆バイアス印加時にショットキー接合に生じる電界強度を緩和し、リーク電流を低減すること。【解決手段】低濃度Ｎ型半導体層２に第一の溝３を形成し、この第一の溝３の内部に第一の酸化膜５を介して導電性ポリシリコン６を充填し、第一の溝３の開口を第二の酸化膜７で塞ぎ、半導体基板１０の一方の主面側をショットキー金属９で覆うことにより、逆バイアス印加時にショットキー金属９と反対側の導電性ポリシリコン６の主面側にマイナス電荷が誘起され、低濃度Ｎ型半導体層２にプラス電荷が誘起されるので、この導電性ポリシリコン６の前記主面とショットキー界面との距離に伴ってショットキー界面に誘起されるマイナス電荷の密度が低下してリーク電流が抑制される。【選択図】図１
2008227112.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板が、基層上に同じ導電型の低濃度半導体層を形成し、前記低濃度半導体層に層表面から層内へ延在する複数の第一の溝および環状の第二の溝を形成するとともに、前記第二の溝に囲まれた領域に前記複数の第一の溝を配置してなり、
前記第一の溝および前記第二の溝の内面に第一の絶縁膜を形成し、前記第一の溝および前記第二の溝に前記第一の絶縁膜を介して導電体を充填し、前記第一の溝の開口を塞ぐ第二の絶縁膜を形成し、前記第二の溝の開口を塞ぐとともに前記半導体基板の外縁まで延在して前記半導体基板を環状に覆う第三の絶縁膜を形成し、
前記半導体基板の一方側の主面に、前記低濃度半導体層と前記第一の絶縁膜と前記第二の絶縁膜とが占める前記第三の絶縁膜で囲まれた領域を覆うとともに、前記第三の絶縁膜上に延在するショットキー金属を形成することを特徴とするショットキーバリア半導体装置。
【請求項２】
半導体基板が、基層上に同じ導電型の低濃度半導体層を形成し、前記低濃度半導体層に層表面から層内へ延在する複数の溝および前記低濃度半導体層と異なる導電型をなして層表面から層内へ延在するガードリング層を形成するとともに、前記ガードリング層に囲まれた領域に前記複数の溝を配置してなり、
前記複数の溝の内面に第一の絶縁膜を形成し、前記複数の溝に前記第一の絶縁膜を介して導電体を充填し、前記複数の溝の開口を塞ぐ第二の絶縁膜を形成し、前記半導体基板の外縁から前記ガードリング層の一部にまで延在して前記半導体基板を環状に覆う第三の絶縁膜を形成し、
前記半導体基板の一方側の主面に、前記低濃度半導体層と前記第一の絶縁膜と前記第二の絶縁膜と前記ガードリング層とが占める前記第三の絶縁膜で囲まれた領域を覆うとともに、前記第三の絶縁膜上に延在するショットキー金属を形成することを特徴とするショットキーバリア半導体装置。
【請求項３】
半導体基板が、基層上に同じ導電型の低濃度半導体層を形成し、前記低濃度半導体層に層表面から層内へ延在する複数の第一の溝および二重の環状をなす第二の溝と第三の溝を形成するとともに、内側の第三の溝に囲まれた領域に前記複数の第一の溝を配置し、第二の溝と第三の溝の間に前記低濃度半導体層と異なる導電型をなして層表面から層内へ延在するガードリング層を形成してなり、
前記第一の溝と前記第二の溝および前記第三の溝の内面に第一の絶縁膜を形成し、前記第一の溝と前記第二の溝および前記第三の溝に前記第一の絶縁膜を介して導電体を充填し、前記第一の溝および前記第三の溝の開口を塞ぐ第二の絶縁膜を形成し、前記第二の溝の開口を塞ぐとともに前記半導体基板の外縁から前記ガードリング層の一部にまで延在して前記半導体基板を環状に覆う第三の絶縁膜を形成し、
前記半導体基板の一方側の主面に、前記低濃度半導体層と前記第一の絶縁膜と前記第二の絶縁膜と前記ガードリング層とが占める前記第三の絶縁膜で囲まれた領域を覆うとともに、前記第三の絶縁膜上に延在するショットキー金属を形成することを特徴とするショットキーバリア半導体装置。
【請求項４】
基層上に半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、
前記基層上にエピタキシャル成長にて同じ導電型の低濃度半導体層を形成し、前記低濃度半導体層の上に熱酸化にてマスク用の酸化膜を形成する初期酸化工程と、
前記酸化膜をマスクとして前記低濃度半導体層を選択的にエッチング除去し、前記低濃度半導体層に層表面から層内へ延在する複数の第一の溝および環状の第二の溝を形成するとともに、前記第二の溝に囲まれた領域に前記複数の第一の溝を配置する溝形成工程と、
前記第一の溝および前記第二の溝の内面に熱酸化にて第一の絶縁膜をなす酸化膜を形成する溝内壁酸化工程と、
前記第一の溝および前記第二の溝の内部に導電体である導電性ポリシリコンを充填し、前記導電性ポリシリコンを前記マスク用の酸化膜と前記低濃度半導体層との界面よりも所定厚み分下がった位置までエッチングする導電性ポリシリコン埋め込み工程と、
前記マスク用の酸化膜を全面除去した後に、前記低濃度半導体層と前記第一の絶縁膜と前記導電性ポリシリコンの全面上にＣＶＤ法にて酸化膜を積層させ、この酸化膜の前記第二の溝の開口を塞ぐ位置から前記低濃度半導体層の外縁までの環状の領域をレジストマスクで覆い、前記レジストマスクから露出する前記酸化膜を前記第一の溝の開口部に存在する部位を残してエッチング除去して、前記第一の溝の開口部に残る酸化膜で前記第一の溝を塞ぐ第二の絶縁膜を形成し、前記第二の溝を塞いで前記低濃度半導体層の外縁まで延在して環状に前記半導体基板を覆って残る酸化膜で第三の絶縁膜を形成する酸化膜エッチング工程と、
前記半導体基板の一方側の主面に、前記低濃度半導体層と前記第一の絶縁膜と前記第二の絶縁膜とが占める前記第三の絶縁膜で囲まれた面を覆うとともに、前記第三の絶縁膜上に延在するショットキー金属を蒸着あるいはスパッタにて積層させるショットキー金属積層工程とを含むことを特徴とするショットキーバリア半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はショットキーバリア半導体装置およびその製造方法に関し、特にリーク電流を抑制する技術に係るものである。
【背景技術】
【０００２】
従来のショットキーバリア半導体装置として、半導体層表面から層内に延在するトレンチ（溝）を形成し、トレンチの側部及び底部に絶縁膜を形成し、この絶縁膜で表皮されたトレンチの内部に導電性ポリシリコンを充填し、半導体層表面および導電性ポリシリコンを覆ってショットキーメタルを配置し、導電性ポリシリコンとショットキーメタルをオーミック接触させたものがあった（例えば、特許文献１参照）。
【０００３】
図５は、従来のショットキーバリア半導体装置を示すものである。図５において、１０１はＮ型半導体基板、１０２は低濃度Ｎ型半導体層、１０３はトレンチ、１０４はトレンチ間の領域、１０５は酸化膜、１０６は導電性ポリシリコン、１０７はショットキー金属、１０８はショットキー接合面を各々示している。
【０００４】
図５において、Ｎ型半導体基板１０１の上には低濃度Ｎ型半導体層１０２が形成されており、低濃度Ｎ型半導体層１０２に層表面から層内に延在する複数のトレンチ１０３を形成するとともに、低濃度Ｎ型半導体層１０２からなるトレンチ間の領域１０４を形成し、トレンチ１０３の側部及び底部に酸化シリコン膜１０５を形成し、この酸化シリコン膜１０５で表皮されたトレンチ１０３の内部に導電性ポリシリコン１０６を充填している。低濃度Ｎ型半導体層１０２および導電性ポリシリコン１０６を覆って配置したショットキー金属１０７は、導電性ポリシリコン１０６とオーミック接合し、かつトレンチ間の領域１０４の低濃度Ｎ型半導体層１０２とショットキー接合面１０８を形成して整流特性を発現する。
【０００５】
これによれば、逆バイアス印加時にショットキー金属１０７と同電位となる導電性ポリシリコン１０６の影響を受けて、トレンチ間の領域１０４及びショットキー接合面１０８の電界はともに緩和されるのでリーク電流を抑制することができた。
【特許文献１】特開２００２−５０７７３公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の従来の構成では、逆バイアス印加時にトレンチ間の領域１０４の表層に誘起されるプラス電荷は、ショットキー金属１０７に誘起されるマイナス電荷及びショットキー金属１０７の近傍に位置する導電性ポリシリコン１０６に誘起されるマイナス電荷の双方と静電相互作用を生じる。
【０００７】
このため、ショットキー金属１０７の近傍の導電性ポリシリコン１０６にマイナス電荷が誘起されるとトレンチ間の領域１０４の表層に誘起されるプラス電荷の密度が上がり、その結果、ショットキー接合面１０８の電界を緩和する効果が薄れてリーク電流の抑制効果が薄れる。
【０００８】
本発明は、上記の課題を解決するものであり、逆バイアス印加時にショットキー金属の近傍の導電性物質にプラス電荷を誘起させ、トレンチ間の領域１０４の低濃度Ｎ型半導体層に誘起するプラス電荷の密度を下げることで、従来よりもショットキー接合面の電界を緩和してリーク電流の抑制効果を高めることを実現したショットキーバリア半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明の請求項１に係るショットキーバリア半導体装置は、半導体基板が、基層上に同じ導電型の低濃度半導体層を形成し、前記低濃度半導体層に層表面から層内へ延在する複数の第一の溝および環状の第二の溝を形成するとともに、前記第二の溝に囲まれた領域に前記複数の第一の溝を配置してなり、前記第一の溝および前記第二の溝の内面に第一の絶縁膜を形成し、前記第一の溝および前記第二の溝に前記第一の絶縁膜を介して導電体を充填し、前記第一の溝の開口を塞いで第二の絶縁膜を形成し、前記第二の溝の開口を塞ぐとともに前記半導体基板の外縁まで延在して前記半導体基板を環状に覆う第三の絶縁膜を形成し、前記半導体基板の一方側の主面に、前記低濃度半導体層と前記第一の絶縁膜と前記第二の絶縁膜とが占める前記第三の絶縁膜で囲まれた領域を覆うとともに、前記第三の絶縁膜上に延在するショットキー金属を形成することを特徴とする。
【００１０】
本発明の請求項２に係るショットキーバリア半導体装置は、半導体基板が、基層上に同じ導電型の低濃度半導体層を形成し、前記低濃度半導体層に層表面から層内へ延在する複数の溝および前記低濃度半導体層と異なる導電型をなして層表面から層内へ延在するガードリング層を形成するとともに、前記ガードリング層に囲まれた領域に前記複数の溝を配置してなり、前記複数の溝の内面に第一の絶縁膜を形成し、前記複数の溝に前記第一の絶縁膜を介して導電体を充填し、前記複数の溝の開口を塞ぐ第二の絶縁膜を形成し、前記半導体基板の外縁から前記ガードリング層の一部にまで延在して前記半導体基板を環状に覆う第三の絶縁膜を形成し、前記半導体基板の一方側の主面に、前記低濃度半導体層と前記第一の絶縁膜と前記第二の絶縁膜と前記ガードリング層とが占める前記第三の絶縁膜で囲まれた領域を覆うとともに、前記第三の絶縁膜上に延在するショットキー金属を形成することを特徴とする。
【００１１】
本発明の請求項３に係るショットキーバリア半導体装置は、半導体基板が、基層上に同じ導電型の低濃度半導体層を形成し、前記低濃度半導体層に層表面から層内へ延在する複数の第一の溝および二重の環状をなす第二の溝と第三の溝を形成するとともに、内側の第三の溝に囲まれた領域に前記複数の第一の溝を配置し、第二の溝と第三の溝の間に前記低濃度半導体層と異なる導電型をなして層表面から層内へ延在するガードリング層を形成してなり、前記第一の溝と前記第二の溝および前記第三の溝の内面に第一の絶縁膜を形成し、前記第一の溝と前記第二の溝および前記第三の溝に前記第一の絶縁膜を介して導電体を充填し、前記第一の溝および前記第三の溝の開口を塞ぐ第二の絶縁膜を形成し、前記第二の溝の開口を塞ぐとともに前記半導体基板の外縁から前記ガードリング層の一部にまで延在して前記半導体基板を環状に覆う第三の絶縁膜を形成し、前記半導体基板の一方側の主面に、前記低濃度半導体層と前記第一の絶縁膜と前記第二の絶縁膜と前記ガードリング層とが占める前記第三の絶縁膜で囲まれた領域を覆うとともに、前記第三の絶縁膜上に延在するショットキー金属を形成することを特徴とする。
【００１２】
本発明の請求項４に係るショットキーバリア半導体装置の製造方法は、基層上に半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、前記基層上にエピタキシャル成長にて同じ導電型の低濃度半導体層を形成し、前記低濃度半導体層の上に熱酸化にてマスク用の酸化膜を形成する初期酸化工程と、前記酸化膜をマスクとして前記低濃度半導体層を選択的にエッチング除去し、前記低濃度半導体層に層表面から層内へ延在する複数の第一の溝および環状の第二の溝を形成するとともに、前記第二の溝に囲まれた領域に前記複数の第一の溝を配置する溝形成工程と、前記第一の溝および前記第二の溝の内面に熱酸化にて第一の絶縁膜をなす酸化膜を形成する溝内壁酸化工程と、前記第一の溝および前記第二の溝の内部に導電体である導電性ポリシリコンを充填し、前記導電性ポリシリコンを前記マスク用の酸化膜と前記低濃度半導体層との界面よりも所定厚み分下がった位置までエッチングする導電性ポリシリコン埋め込み工程と、前記前記マスク用の酸化膜を全面除去した後に、前記低濃度半導体層と前記第一の絶縁膜と前記導電性ポリシリコンの全面上にＣＶＤ法にて酸化膜を積層させ、この酸化膜の前記第二の溝の開口を塞ぐ位置から前記低濃度半導体層の外縁までの環状の領域をレジストマスクで覆い、前記レジストマスクから露出する前記酸化膜を前記第一の溝の開口部に存在する部位を残してエッチング除去して、前記第一の溝の開口部に残る酸化膜で前記第一の溝を塞ぐ第二の絶縁膜を形成し、前記第二の溝を塞いで前記低濃度半導体層の外縁まで延在して環状に前記半導体基板を覆って残る酸化膜で第三の絶縁膜を形成する酸化膜エッチング工程と、前記半導体基板の一方側の主面に、前記低濃度半導体層と前記第一の絶縁膜と前記第二の絶縁膜とが占める前記第三の絶縁膜で囲まれた面を覆うとともに、前記第三の絶縁膜上に延在するショットキー金属を蒸着あるいはスパッタにて積層させるショットキー金属積層工程とを含むことを特徴とする。
【発明の効果】
【００１３】
以上のように、本発明のショットキーバリア半導体装置とその製造方法によれば、逆バイアス印加時に、導電性ポリシリコンからなる導電体のショットキー金属に対向する一方の主面側に誘起される電荷は近傍の低濃度半導体層に誘起されている電荷と同様にプラス電荷となり、導電性ポリシリコンの導電体における電位の偏りによって、導電体の他方の主面側に誘起したマイナス電荷が近傍の低濃度半導体層との間に電界を生じ、ショットキー接合であるショットキー金属と低濃度半導体層との接合面近傍に生じる電界を分散させて緩和させる。更に上述のポリシリコン６のショットキー金属９に対向する一方の面側に誘起されたプラス電荷が、近傍の低濃度Ｎ型半導体層２に誘起されているプラス電荷と同じ電荷であり低濃度Ｎ型半導体層２の一方の主面近傍に誘起されるプラス電荷の密度を上げることがなくなるので、よりショットキー金属９と低濃度Ｎ型半導体層２との接合面に生じる電界を緩和させる。よって、低濃度半導体層の一方の主面近傍に誘起されるプラス電荷の密度が上がることがなく、ショットキー接合であるショットキー金属と低濃度半導体層との接合面の電界緩和を損ねることがないので、リーク電流の更なる抑制効果を発揮することができる。
【発明を実施するための最良の形態】
【００１４】
以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１におけるショットキーバリア半導体装置を示すものであり、図１（ａ）は断面図を示し、図１（ｂ）同実施の形態１におけるショットキーバリア半導体装置の構成要素のうちショットキー金属と環状に形成された上面の第三の酸化膜を除去した状態を示す上面図である。
【００１５】
図１において、１はＮ型半導体基板（基層）、２は低濃度Ｎ型半導体層、３は第一の溝（トレンチ）、４は第二の溝（トレンチ）、５は第一の絶縁膜、６は導電性ポリシリコン、７は第二の絶縁膜、８は第三の絶縁膜、９はショットキー金属、１０は半導体基板を各々示している。
【００１６】
図１において、ショットキーバリア半導体装置は、半導体基板１０が、基層をなすＮ型半導体基板１の上に同じ導電型の低濃度Ｎ型半導体層２を形成し、低濃度Ｎ型半導体層２に層表面から層内へ延在する複数の第一の溝３および環状の第二の溝４を形成するとともに、第二の溝４に囲まれた領域に複数の第一の溝３を配置してなる。
【００１７】
第一の溝３および第二の溝４は内面である底面から側面を覆って第一の絶縁膜５としての酸化膜を形成し、第一の溝３および第二の溝４に第一の絶縁膜５を介して導電体の導電性ポリシリコン６を充填している。
【００１８】
第一の溝３において導電性ポリシリコン６の上には第二の絶縁膜７としての酸化膜を形成しており、第二の絶縁膜７が第一の溝３の開口を塞いでいる。第二の溝４において導電性ポリシリコン６の上には第三の絶縁膜８としての酸化膜を形成しており、第三の絶縁膜８が第二の溝４の開口を塞ぐとともに半導体基板１０の外縁まで延在して半導体基板１０を環状に覆っている。
【００１９】
半導体基板１０の一方側の主面に形成したショットキー金属９は、低濃度Ｎ型半導体層２と第一の絶縁膜５と第二の絶縁膜７とが占める第三の絶縁膜８で囲まれた領域を覆うとともに、第三の絶縁膜８の上に延在している。
【００２０】
上記した構成によれば、逆バイアス印加時にショットキー接合であるショットキー金属９と低濃度Ｎ型半導体層２との接合面近傍において、ショットキー金属９の側はマイナス電荷に、低濃度Ｎ型半導体層２の側はプラス電荷に夫々誘起されて電界を生じる。
【００２１】
一方、導電体である導電性ポリシリコン６は、第一の絶縁膜５および第二の絶縁膜７でショットキー金属９に対しても低濃度Ｎ型半導体層２に対しても絶縁されて閉じており、導電性ポリシリコン６のショットキー金属９に対向する一方の主面側に誘起される電荷は近傍の低濃度Ｎ型半導体層２に誘起されている電荷と同様にプラス電荷となる。
【００２２】
この導電性ポリシリコン６に内包される電子の量は一定であるので、同逆バイアスの影響を受けて一方の主面側（ショットキー金属９に対向する側）と他方の主面側とで電位の偏りが生じ、導電性ポリシリコン６の他方の主面側に誘起されるマイナス電荷が近傍の低濃度半導体層との間に電界を生じ、この電界がショットキー接合であるショットキー金属９と低濃度Ｎ型半導体層２との接合面近傍に生じる電界を分散させて緩和させる。更に上述のポリシリコン６のショットキー金属９に対向する一方の面側に誘起されたプラス電荷が、近傍の低濃度Ｎ型半導体層２に誘起されているプラス電荷と同じ電荷であり低濃度Ｎ型半導体層２の一方の主面近傍に誘起されるプラス電荷の密度を上げることがなくなるので、よりショットキー金属９と低濃度Ｎ型半導体層２との接合面に生じる電界を緩和させる。
【００２３】
よって、ショットキー接合であるショットキー金属９と低濃度Ｎ型半導体層２との接合面近傍において、低濃度Ｎ型半導体層２の主面近傍に誘起されるプラス電荷の密度が上がることがなく、ショットキー金属９と低濃度Ｎ型半導体層２との接合面における電界緩和を損ねることがないので、リーク電流の更なる抑制効果を発揮することができる。
【００２４】
尚、ショットキー接合であるショットキー金属９と低濃度Ｎ型半導体層２との接合面の周縁部へは電界集中が起こり、電界集中による耐電圧低下を招く要因の一つと成る。このことを防止するために、ショットキー接合の周縁に沿って環状に形成された第二の溝４に第一の絶縁膜５及び第三の絶縁膜８で囲まれた導電性ポリシリコン６が形成されている。
【００２５】
ここで、一例として示す好ましい構成では、第一の溝３のサイズは全て等しいことが好ましく、第一の溝３同士の間隙が全て等しいことが好ましい。この好ましい条件によれば、動作時の電界と電流との偏りを防止できるのでショットキーバリア半導体装置としての動作をより安定した信頼性の高いものとすることができる。なお、本実施の形態においては、複数の第一の溝３を互いに平行に形成したが、これに限定されるものでは無く、点在する柱状等に形成しても良い。
（実施の形態２）
図２は、本発明の実施の形態２におけるショットキーバリア半導体装置を示すものであり、図２（ａ）は断面図を示し、図２（ｂ）は実施の形態２のショットキーバリア半導体装置の構成要素のうちショットキー金属と環状に形成された第三の絶縁膜を除去した状態を示す上面図である。図２において、図１と同じ構成要素については同じ符号を用いてその説明を省略する。
【００２６】
図２において、半導体基板１０ａは、上述の実施の形態１における第二の溝４とこの第二の溝４に内包される第一の絶縁膜５と導電性ポリシリコン６とを環状のＰ型ガードリング層１１に置き換えたものであり、Ｐ型ガードリング層１１は低濃度Ｎ型半導体層２の層表面から層内へ延在し、かつ複数の第一の溝３を配置した領域を囲んでいる。
【００２７】
第三の絶縁膜８は、半導体基板１０ａの外縁からガードリング層１１の一部にまで延在し，半導体基板１０ａを環状に覆っている。
上記した構成によれば、逆サージ電流はＰ型ガードリング層１１において通電される。このため、サージ電流からショットキー界面を保護することができるので、実施の形態１で得られる低リーク特性に加えてサージ耐量に優れたショットキーバリア半導体装置を実現できる。
（実施の形態３）
図３は、本発明の実施の形態３におけるショットキーバリア半導体装置を示すものであり、図３（ａ）は断面図を示し、図３（ｂ）は実施の形態３のショットキーバリア半導体装置の構成要素のうちショットキー金属と環状に形成された第三の絶縁膜を除去した状態を示す上面図である。図３において、図１および図２と同じ構成要素については同じ符号を用いてその説明を省略する。
【００２８】
図３において、半導体基板１０ｂは、低濃度Ｎ型半導体層２に層表面から層内へ延在する複数の第一の溝３および二重の環状をなす第二の溝４と第三の溝１２を形成するとともに、内側の第三の溝１２に囲まれた領域に複数の第一の溝３を配置しており、第二の溝４と第三の溝１２の間にガードリング層１１が形成されている。ガードリング層１１は層表面から層内へ延在し、第二の溝４と第三の溝１２がそれぞれガードリング層１１に隣接している。
【００２９】
Ｐ型ガードリング層１１の内周側にある第三の溝１２には第一の絶縁膜５および第二の絶縁膜７で囲い込んで導電性ポリシリコン６を充填しており、第三の絶縁膜８は第二の溝４の開口を塞ぐとともに半導体基板１０ｂの外縁からガードリング層１１の一部にまで延在して半導体基板１０ｂを環状に覆っている。
【００３０】
上記した構成によれば、逆バイアス印加時に低濃度Ｎ型半導体層２とＰ型ガードリング層１１の側面と低濃度Ｎ型半導体層２との間に第二の溝４および第三の溝１２が介在するのでＰ型ガードリング層１１の側面と低濃度Ｎ型半導体層２との間においてアバランシェ降伏が起こらず、これを起因とする降伏が生じないので、実施の形態２で得られるものに比して、より高耐圧なショットキーバリア半導体装置を実現できる。
【００３１】
以下に、本発明のショットキーバリア半導体装置の製造方法を説明する。ここでは、一例として実施の形態１に係るショットキーバリア半導体装置について説明する。図４は、製造過程の主な工程の終了時点の断面を示すものであり、１はＮ型半導体基板、２は低濃度Ｎ型半導体層、３は第一の溝、４は第二の溝、５は第一の絶縁膜、６は導電性ポリシリコン、７は第二の絶縁膜、８は第三の絶縁膜、９はショットキー金属、１０は半導体基板、１３は第四の絶縁膜を各々示している。
【００３２】
図４（ａ）は初期酸化工程を示すものであり、半導体基板１０の基層をなすＮ型半導体基板１の上にエピタキシャル成長にて低濃度Ｎ型半導体層２を形成し、この低濃度Ｎ型半導体層２の上に熱酸化にて第四の絶縁膜１３としてのマスク用の酸化膜を形成する。
【００３３】
図４（ｂ）は溝形成工程を示すものであり、第四の絶縁膜１３をマスクにして低濃度Ｎ型半導体層２を選択的にエッチング除去し、低濃度Ｎ型半導体層２に層表面から層内へ延在する複数の第一の溝３および環状の第二の溝４を形成するとともに、第二の溝４に囲まれた領域に複数の第一の溝３を配置する。
【００３４】
図４（ｃ）は溝内壁酸化工程を示すものであり、第一の溝３及び第二の溝４の内面に熱酸化にて第一の絶縁膜５としての酸化膜を形成する。
図４（ｄ）は導電性ポリシリコン埋め込み工程を示すものであり、第一の溝３及び第二の溝４の内部に導電体である導電性ポリシリコン６を充填する。導電性ポリシリコン６は、初期酸化で形成した第四の絶縁膜１３と低濃度Ｎ型半導体層２との界面よりも所定厚み分下がった位置までエッチングする。この所定厚みは、第二の絶縁膜７を形成する予定の厚みに略相当する。
【００３５】
図４（ｅ）は、酸化膜エッチング工程を示すものであり、第四の絶縁膜１３を全面除去した後に、第四の絶縁膜１３を除去した同一の面、つまり低濃度Ｎ型半導体層２と第一の絶縁膜５と導電性ポリシリコン６とを含む全面上にＣＶＤ法にて酸化膜を積層させる。
【００３６】
この酸化膜の所定領域、つまり第二の溝４の開口を塞ぐ位置から低濃度Ｎ型半導体層２の外縁までの環状の領域をレジストマスク（図示省略）で覆い、このレジストマスクから露出する酸化膜を、第一の溝３の開口部に存在する部位を残してエッチング除去する。
【００３７】
このエッチング後に残る酸化膜で第二の絶縁膜７第三の絶縁膜８をなす。つまり、第一の溝３の開口部に残る酸化膜が第一の溝３を塞ぐ第二の絶縁膜４をなし、第二の溝４を塞いで低濃度Ｎ型半導体層２の外縁まで延在して半導体基板を環状に覆って残る酸化膜が第三の絶縁膜８をなす。
【００３８】
図４（ｆ）はショットキー金属積層工程を示すものであり、半導体基板１０の一方側の主面にショットキー金属９を蒸着あるいはスパッタにて積層させる。ショットキー金属９は、低濃度Ｎ型半導体層２と第一の絶縁膜５と第二の絶縁膜７とで占める第三の絶縁膜８で囲まれた第三の絶縁膜８の上に延在する。
【００３９】
これにより、図１に示すショットキーバリア半導体装置が完成する。尚、本発明の説明では、低濃度Ｎ型半導体層２にＰ型ガードリング層１１を形成したが、導電型を入れ換えて実施することも可能である。
【産業上の利用可能性】
【００４０】
本発明はショットキーバリア半導体装置として有用であり、低リーク特性を発現させるものに適している。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態１におけるショットキーバリア半導体装置を示すものであり、（ａ）は断面図、（ｂ）は上面図
【図２】本発明の実施の形態２におけるショットキーバリア半導体装置を示すものであり、（ａ）は断面図、（ｂ）は上面図
【図３】本発明の実施の形態３におけるショットキーバリア半導体装置を示すものであり、（ａ）は断面図、（ｂ）は上面図
【図４】本発明の製造方法における主な工程を示す断面図
【図５】従来のショットキーバリア半導体装置の断面図
【符号の説明】
【００４２】
１、１０１  Ｎ型半導体基板
２、１０２  低濃度Ｎ型半導体層
３  第一の溝
４  第二の溝
５  第一の絶縁膜（酸化膜）
６、１０６  導電性ポリシリコン（導電体）
７  第二の絶縁膜（酸化膜）
８  第三の絶縁膜（酸化膜）
９、１０７  ショットキー金属
１０、１０ａ、１０ｂ  半導体基板
１１  Ｐ型ガードリング層
１２  第三の溝
１３  第四の絶縁膜（酸化膜）
１０１  Ｎ型半導体基板
１０２  低濃度Ｎ型半導体層
１０３  トレンチ
１０４  トレンチ間の領域
１０５  酸化膜
１０８  ショットキー接合面
【図１】
2008227112.tif 000003
【図２】
2008227112.tif 000004
【図３】
2008227112.tif 000005
【図４】
2008227112.tif 000006
【図５】
2008227112.tif 000007