(57)【要約】【課題】誤り訂正処理の多重度を低減させ、光ディスク装置における「高倍速再生」を円滑化する。【解決手段】イコライザ１０６から出力されるＰＲチャンネル等化波形ｙkと、ＰＲチャンネル再構成回路１１１によって再構成されたＰＲチャンネル波形ｄkとの間の絶対値差分が、誤り位置推定回路１１３によって一定期間（期間Ｎ）加算され、その加算値と閾値Ｄthを比較することにより、推定エラーマップ１１４が生成される。エラー情報解析部１１０ａは、推定エラーマップ１１４を参照して、ＥＣＣブロック上のエラー分布を解析する。分岐判定部１１０ｂは、この解析結果に基づいて、当該ＥＣＣブロックに対する初段の誤り訂正として最も好ましい処理モード（ブロック判定モード／ライン判定モード）と処理方向（ＰＩ方向／ＰＯ方向）を選択する。【選択図】図１
2008130177.tif 000002
【特許請求の範囲】
【請求項１】
誤り訂正処理単位ブロックのデータに対して行方向と列方向の誤り訂正演算を実行する誤り訂正演算回路と、
前記誤り訂正演算回路における処理シーケンスを制御するシーケンス制御回路と、
記録媒体から読み取った信号をもとに前記誤り訂正処理単位ブロック上における誤り位置を推定する誤り位置推定回路と、
前記誤り位置推定回路によって推定された誤り位置を前記誤り訂正処理単位ブロック上にマッピングして推定エラーマップを作成する推定エラーマップ作成回路と、
前記推定エラーマップ作成回路によって作成された前記推定エラーマップ上の誤り位置分布を解析するエラー情報解析回路と、
前記エラー情報解析部による解析結果に基づいて前記推定エラーマップの作成対象の前記誤り訂正処理単位ブロックに対する初段の誤り訂正処理工程を決定し、決定結果を前記シーケンス制御回路に提示する分岐判定回路と、
を有することを特徴とするデータ再生装置。
【請求項２】
請求項１に記載のデータ再生装置において、
前記エラー情報解析回路は、前記推定エラーマップを解析して前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求め、
前記分岐判定回路は、前記エラー情報解析回路によって求められた前記行方向と前記列方向の誤り訂正可能個数を比較して、前記訂正可能個数が多い方の方向を前記誤り訂正処理単位ブロックに対して最初に適用される誤り訂正の方向として決定する、
ことを特徴とするデータ再生装置。
【請求項３】
請求項２に記載のデータ再生装置において、
前記シーケンス制御回路は、前記訂正処理単位ブロックの全ての行のデータに対し一律に消失訂正と検出訂正の何れかを適用するとともに前記訂正処理単位ブロックの全ての列のデータに対し一律に消失訂正と検出訂正の何れかを適用するブロック判定モードを備え、
前記エラー情報解析回路は、前記ブロック判定モードにおいて、前記推定エラーマップを解析して誤り位置を含む前記行と前記列を特定するとともに、その特定結果に基づいて、前記訂正処理単位ブロックの行方向と列方向に前記消失訂正と検出訂正の何れを適用するかを決定し、さらにその決定結果に従った訂正方式を前記訂正処理単位ブロックに適用した場合の前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求め、
前記分岐判定回路は、前記エラー情報解析回路によって求められた前記行方向と前記列方向の誤り訂正可能個数を比較して、前記訂正可能個数が多い方の方向を、前記ブロック判定モードを適用した場合の前記誤り訂正処理単位ブロックに対する初段の誤り訂正の方向として決定する、
ことを特徴とするデータ再生装置。
【請求項４】
請求項２に記載のデータ再生装置において、
前記シーケンス制御回路は、前記訂正処理単位ブロックの各行および各列のデータに対し消失訂正と検出訂正のうちその行および列のデータに適正な訂正方式を個別に適用するライン判定モードを備え、
前記エラー情報解析回路は、前記ライン判定モードにおいて、前記推定エラーマップを解析して、前記訂正処理単位ブロックに対し前記ライン判定モードを適用した場合の前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求め、
前記分岐判定回路は、前記エラー情報解析回路によって求められた前記行方向と前記列方向の誤り訂正可能個数を比較して、前記訂正可能個数が多い方の方向を、前記ライン判定モードを適用した場合の前記誤り訂正処理単位ブロックに対する初段の誤り訂正の方向として決定する、
ことを特徴とするデータ再生装置。
【請求項５】
請求項１に記載のデータ再生装置において、
前記シーケンス制御回路は；
前記訂正処理単位ブロックの全ての行のデータに対し一律に消失訂正と検出訂正の何れかを適用するとともに前記訂正処理単位ブロックの全ての列のデータに対し一律に消失訂正と検出訂正の何れかを適用するブロック判定モードと、
前記訂正処理単位ブロックの各行および各列のデータに対し消失訂正と検出訂正のうちその行および列のデータに適正な訂正方式を個別に適用するライン判定モードを備え、
前記エラー情報解析回路は；
前記ブロック判定モードにおいて、前記推定エラーマップを解析して誤り位置を含む前記行と前記列を特定するとともに、その特定結果に基づいて、前記訂正処理単位ブロックの行方向と列方向に前記消失訂正と検出訂正の何れを適用するかを決定し、さらにその決定結果に従った訂正方式を前記訂正処理単位ブロックに適用した場合の前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求める工程と、
前記ライン判定モードにおいて、前記推定エラーマップを解析して、前記訂正処理単位ブロックに対し前記ライン判定モードを適用した場合の前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求める工程を備え、
前記分岐判定回路は；
前記エラー情報解析回路によって求められた前記各モードにおける前記行方向と前記列方向の誤り訂正可能個数を比較して、前記訂正可能個数が最大の前記モードと訂正方向を、前記誤り訂正処理単位ブロックに対する初段の誤り訂正処理工程として決定する、
ことを特徴とするデータ再生装置。
【請求項６】
請求項１に記載のデータ再生装置において、
前記シーケンス制御回路は；
前記訂正処理単位ブロックの全ての行のデータに対し一律に消失訂正と検出訂正の何れかを適用するとともに前記訂正処理単位ブロックの全ての列のデータに対し一律に消失訂正と検出訂正の何れかを適用するブロック判定モードと、
前記訂正処理単位ブロックの各行および各列のデータに対し消失訂正と検出訂正のうちその行および列のデータに適正な訂正方式を個別に適用するライン判定モードを備え、
前記エラー情報解析回路は；
前記ブロック判定モードにおいて、前記推定エラーマップを解析して誤り位置を含む前記行と前記列を特定するとともに、その特定結果に基づいて、前記訂正処理単位ブロックの行方向と列方向に前記消失訂正と検出訂正の何れを適用するかを決定し、さらにその決定結果に従った訂正方式を前記訂正処理単位ブロックに適用した場合の前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求める工程と、
前記ライン判定モードにおいて、前記推定エラーマップを解析して、前記訂正処理単位ブロックに対し前記ライン判定モードを適用した場合の前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求める工程を備え、
前記分岐判定回路は；
前記ブロック判定モードにおける消失訂正が少なくとも前記行方向と前記列方向の何れかに適用されることが前記エラー情報解析回路によって決定された場合には、この消失訂正が適用される方向における前記誤り訂正可能個数を相互に比較して、前記訂正可能個数が多い方の訂正方向におけるブロック判定モードの消失訂正を、前記誤り訂正処理単位ブロックに対する初段の誤り訂正処理工程として決定し、
前記ブロック判定モードにおける消失訂正が前記行方向と前記列方向の何れにも適用されないことが前記エラー情報解析回路によって決定された場合には、前記ライン判定モードについて前記エラー情報解析回路によって求められた前記行方向と前記列方向の誤り訂正可能個数を比較して、前記訂正可能個数が多い方の訂正方向におけるライン判定モードの訂正処理を、前記誤り訂正処理単位ブロックに対する初段の誤り訂正処理工程として決定する、
ことを特徴とするデータ再生装置。
【請求項７】
請求項１に記載のデータ再生装置において、
前記シーケンス制御回路は、前記訂正処理単位ブロックの全ての行のデータに対し一律に消失訂正と検出訂正の何れかを適用するとともに前記訂正処理単位ブロックの全ての列のデータに対し一律に消失訂正と検出訂正の何れかを適用するブロック判定モードを備え、
前記エラー情報解析回路は、前記ブロック判定モードにおいて、前記推定エラーマップを解析して誤り位置を含む前記行と前記列を特定するとともに、その特定結果に基づいて、前記訂正処理単位ブロックの行方向と列方向に前記消失訂正と検出訂正の何れを適用するかを決定し、さらにその決定結果に従った訂正方式を前記訂正処理単位ブロックに適用した場合の前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求め、
前記分岐判定回路は；
前記消失訂正が少なくとも前記行方向と前記列方向の何れかに適用されることが前記エラー情報解析回路によって決定された場合には、前記ブロック判定モードにおける消失訂正を、前記誤り訂正処理単位ブロックに対する初段の誤り訂正処理工程として決定し、
前記消失訂正が前記行方向と前記列方向の何れかにも適用されないことが前記エラー情報解析回路によって決定された場合には、前記ブロック判定モードにおける検出訂正を、前記誤り訂正処理単位ブロックに対する初段の誤り訂正処理工程として決定する、
ことを特徴とするデータ再生装置。
【請求項８】
請求項１ないし７の何れか一項に記載のデータ再生装置において、
前記誤り位置推定回路は、前記記録媒体から読み取った信号をもとに前記誤り訂正処理単位ブロック上における誤り位置を推定する際に、第１の推定基準と、この第１の推定基準よりも低い第２の推定基準にてそれぞれ誤り位置を推定する異なる誤り位置推定モードを備え、
前記推定エラーマップ作成回路は、前記第１および第２の推定基準にて前記誤り位置推定回路によって推定された誤り位置をそれぞれ前記誤り訂正処理単位ブロック上にマッピングして異なる推定エラーマップを作成し、
前記エラー情報解析回路と前記分岐判定回路は、前記第１の推定基準にて生成された推定エラーマップを用いて上記処理を行う通常モードと、前記第２の推定基準にて生成された推定エラーマップを用いて上記処理を行う群分布モードを備える、
ことを特徴とするデータ再生装置。
【請求項９】
請求項１ないし７の何れか一項に記載のデータ再生装置において、
前記誤り位置推定回路は、前記記録媒体から読み取った信号に基づくＰＲ（パーシャルレスポンス）等化信号と、このＰＲ等化信号の最尤復号結果から再構成したＰＲ等化信号の差分値を閾値と比較して前記誤り位置を推定する、
ことを特徴とするデータ再生装置。
【請求項１０】
請求項８に記載のデータ再生装置において、
前記誤り位置推定回路は、前記記録媒体から読み取った信号に基づくＰＲ（パーシャルレスポンス）等化信号と、このＰＲ等化信号の最尤復号結果から再構成したＰＲ等化信号の差分値を、前記第１および第２の推定基準に応じた第１および第２の閾値と比較して、前記通常モード用の推定エラーマップと前記群分布モード用の推定エラーマップにおける前記誤り位置を推定する、
ことを特徴とするデータ再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＶＤやＨＤ ＤＶＤ、ブルーレイディスク等の記録媒体からＡＶ（Audio Visual）データやコンピュータ用データ等を再生するデータ再生装置に関し、特に、高速再生を実現する際に用いて好適なものである。
【背景技術】
【０００２】
従来、ＤＶＤドライブ等において、ディスク媒体の欠陥や、ディスク面上に付着した埃または傷などに起因するエラーを訂正するために、Reed-Solomon  (リードソロモン)符号などの誤り訂正符号が用いられてきた。また、近年、従来のＤＶＤよりも高密度、大容量化を目指した次世代光ディスクの商品開発が進められている。この種の光ディスクでは、記録媒体の高密度化に伴って、埃や傷などに起因するエラーや外乱によるエラー等が生じやすく、このため、これを扱う光ディスク再生装置では、これらのエラーに対するより厳しい対応が求められている。
【０００３】
一方、この種の光ディスク再生装置では、既存のＣＤ再生装置やＤＶＤ再生装置と同様、高速でディスク再生を行う、いわゆる「高倍速再生」への対応が望まれている。こうした「高倍速再生」を装置側で実現するためには、誤り訂正処理を高速化する必要がある。しかし、ディスクの品質が良好でない等の場合には、読み取ったデータに対して多重訂正を施す必要が生じ、高速で誤り訂正処理を行うことが難しくなる。したがって、誤り訂正処理を行う段階で、如何にして適切な誤り訂正方法を選択して、誤り訂正処理の多重度を低減させるかが高倍速再生を達成する上で重要な問題となる。
【０００４】
なお、誤り訂正処理の高速化を図る手法として、たとえば、以下の特許文献１に示す手法が知られている。ここには、埃や傷などによって再生信号にドロップアウトが生じた場合に、ドロップアウトが生じた箇所を検出し、その検出結果を誤り訂正処理に利用する技術が示されている。しかし、この手法は、再生信号にドロップアウトが生じることを前提とするものであるため、再生信号にドロップアウトが生じないような場合には適用できないという問題がある。
【特許文献１】特開２００１−１３５０１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、誤り訂正処理の多重度を低減させ、これにより、「高倍速再生」を可能とするデータ再生装置を提供することを課題とする。
【課題を解決するための手段】
【０００６】
上記課題に鑑み本発明は、それぞれ以下の特徴を有する。
【０００７】
請求項１の発明に係るデータ再生装置は、誤り訂正処理単位ブロックのデータに対して行方向と列方向の誤り訂正演算を実行する誤り訂正演算回路と、前記誤り訂正演算回路における処理シーケンスを制御するシーケンス制御回路と、記録媒体から読み取った信号をもとに前記誤り訂正処理単位ブロック上における誤り位置を推定する誤り位置推定回路と、前記誤り位置推定回路によって推定された誤り位置を前記誤り訂正処理単位ブロック上にマッピングして推定エラーマップを作成する推定エラーマップ作成回路と、前記推定エラーマップ作成回路によって作成された前記推定エラーマップ上の誤り位置分布を解析するエラー情報解析回路と、前記エラー情報解析部による解析結果に基づいて前記推定エラーマップの作成対象の前記誤り訂正処理単位ブロックに対する初段の誤り訂正処理工程を決定し、決定結果を前記シーケンス制御回路に提示する分岐判定回路とを有することを特徴とする。
【０００８】
この発明によれば、誤り訂正処理単位ブロックに対する初段の誤り訂正処理工程が推定エラーマップに基づいて決定されるため、誤り訂正処理の効率化を図ることができる。本発明によれば、誤り訂正処理単位ブロックに対する誤り訂正処理の多重度を効率的に低減させることができ、これにより、光ディスクに対する「高倍速再生」を円滑に実現することができる。
【０００９】
請求項２の発明は、請求項１に記載のデータ再生装置を限定するものである。このデータ再生装置において、前記エラー情報解析回路は、前記推定エラーマップを解析して前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求める。また、前記分岐判定回路は、前記エラー情報解析回路によって求められた前記行方向と前記列方向の誤り訂正可能個数を比較して、前記訂正可能個数が多い方の方向を前記誤り訂正処理単位ブロックに対して最初に適用される誤り訂正の方向として決定する。
【００１０】
この発明によれば、誤り訂正処理単位ブロックに対する初段の誤り訂正処理として、誤り訂正個数が最大となる訂正方向の処理が選択されるため、ＥＣＣブロックに対する誤り訂正処理の効率化を図ることができる。
【００１１】
請求項３の発明は、請求項２に記載のデータ再生装置を限定するものである。このデータ再生装置において、前記シーケンス制御回路は、前記訂正処理単位ブロックの全ての行のデータに対し一律に消失訂正と検出訂正の何れかを適用するとともに前記訂正処理単位ブロックの全ての列のデータに対し一律に消失訂正と検出訂正の何れかを適用するブロック判定モードを備える。また、前記エラー情報解析回路は、前記ブロック判定モードにおいて、前記推定エラーマップを解析して誤り位置を含む前記行と前記列を特定するとともに、その特定結果に基づいて、前記訂正処理単位ブロックの行方向と列方向に前記消失訂正と検出訂正の何れを適用するかを決定し、さらにその決定結果に従った訂正方式を前記訂正処理単位ブロックに適用した場合の前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求める。さらに、前記分岐判定回路は、前記エラー情報解析回路によって求められた前記行方向と前記列方向の誤り訂正可能個数を比較して、前記訂正可能個数が多い方の方向を、前記ブロック判定モードを適用した場合の前記誤り訂正処理単位ブロックに対する初段の誤り訂正の方向として決定する。
【００１２】
この発明によれば、ブロック判定モードを適用して誤り訂正処理が行われるため、誤り訂正処理単位ブロックに対する訂正処理を簡易化することができる。また、消失訂正と検出訂正を適宜選択して初段の誤り訂正処理が行われるため、誤り訂正処理単位ブロックに対する訂正処理の効率化を図ることができる。
【００１３】
請求項４の発明は、請求項２に記載のデータ再生装置を限定するものである。このデータ再生装置において、前記シーケンス制御回路は、前記訂正処理単位ブロックの各行および各列のデータに対し消失訂正と検出訂正のうちその行および列のデータに適正な訂正方式を個別に適用するライン判定モードを備える。また、前記エラー情報解析回路は、前記ライン判定モードにおいて、前記推定エラーマップを解析して、前記訂正処理単位ブロックに対し前記ライン判定モードを適用した場合の前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求める。さらに、前記分岐判定回路は、前記エラー情報解析回路によって求められた前記行方向と前記列方向の誤り訂正可能個数を比較して、前記訂正可能個数が多い方の方向を、前記ライン判定モードを適用した場合の前記誤り訂正処理単位ブロックに対する初段の誤り訂正の方向として決定する。
【００１４】
この発明によれば、ライン判定モードを用いることにより、消失訂正と検出訂正のうちその行または列に適正な訂正方法が各行および列に個別に適用されるため、各行および列における訂正処理の適正化を図ることができ、その結果、誤り訂正処理単位ブロックに対する誤り訂正処理の多重度を効率的に低減させることができる。
【００１５】
請求項５の発明は、請求項１に記載のデータ再生装置を限定するものである。このデータ再生装置において、前記シーケンス制御回路は、前記訂正処理単位ブロックの全ての行のデータに対し一律に消失訂正と検出訂正の何れかを適用するとともに前記訂正処理単位ブロックの全ての列のデータに対し一律に消失訂正と検出訂正の何れかを適用するブロック判定モードと、前記訂正処理単位ブロックの各行および各列のデータに対し消失訂正と検出訂正のうちその行および列のデータに適正な訂正方式を個別に適用するライン判定モードを備える。また、前記エラー情報解析回路は、  前記ブロック判定モードにおいて、前記推定エラーマップを解析して誤り位置を含む前記行と前記列を特定するとともに、その特定結果に基づいて、前記訂正処理単位ブロックの行方向と列方向に前記消失訂正と検出訂正の何れを適用するかを決定し、さらにその決定結果に従った訂正方式を前記訂正処理単位ブロックに適用した場合の前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求める工程と、前記ライン判定モードにおいて、前記推定エラーマップを解析して、前記訂正処理単位ブロックに対し前記ライン判定モードを適用した場合の前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求める工程を備える。さらに、前記分岐判定回路は、前記エラー情報解析回路によって求められた前記各モードにおける前記行方向と前記列方向の誤り訂正可能個数を比較して、前記訂正可能個数が最大の前記モードと訂正方向を、前記誤り訂正処理単位ブロックに対する初段の誤り訂正処理工程として決定する。
【００１６】
この発明によれば、ブロック判定モードとライン判定モードの２種類の判定モードを準備しておき、誤り訂正単位ブロックに対する初段の誤り訂正処理として、誤り訂正個数が最大となるモードと訂正方向の処理が選択されるため、誤り訂正ブロックに対する誤り訂正処理の効率化を図ることができる。なお、両モードにおいて訂正可能個数が同数となる場合には、処理がより簡素な方のブロック判定モードを初段の訂正処理として選択するようにすれば良い。また、ブロック判定モードにおいて消失訂正と検出訂正が競合した場合には、より迅速かつ効率的に誤り訂正を行える消失訂正の方を初段の訂正処理として選択するようにすれば良い。
【００１７】
請求項６の発明は、請求項１に記載のデータ再生装置を限定するものである。このデータ再生装置において、前記シーケンス制御回路は、前記訂正処理単位ブロックの全ての行のデータに対し一律に消失訂正と検出訂正の何れかを適用するとともに前記訂正処理単位ブロックの全ての列のデータに対し一律に消失訂正と検出訂正の何れかを適用するブロック判定モードと、前記訂正処理単位ブロックの各行および各列のデータに対し消失訂正と検出訂正のうちその行および列のデータに適正な訂正方式を個別に適用するライン判定モードを備える。また、前記エラー情報解析回路は、前記ブロック判定モードにおいて、前記推定エラーマップを解析して誤り位置を含む前記行と前記列を特定するとともに、その特定結果に基づいて、前記訂正処理単位ブロックの行方向と列方向に前記消失訂正と検出訂正の何れを適用するかを決定し、さらにその決定結果に従った訂正方式を前記訂正処理単位ブロックに適用した場合の前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求める工程と、前記ライン判定モードにおいて、前記推定エラーマップを解析して、前記訂正処理単位ブロックに対し前記ライン判定モードを適用した場合の前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求める工程を備える。さらに、前記分岐判定回路は、前記ブロック判定モードにおける消失訂正が少なくとも前記行方向と前記列方向の何れかに適用されることが前記エラー情報解析回路によって決定された場合には、この消失訂正が適用される方向における前記誤り訂正可能個数を相互に比較して、前記訂正可能個数が多い方の訂正方向におけるブロック判定モードの消失訂正を、前記誤り訂正処理単位ブロックに対する初段の誤り訂正処理工程として決定し、前記ブロック判定モードにおける消失訂正が前記行方向と前記列方向の何れにも適用されないことが前記エラー情報解析回路によって決定された場合には、前記ライン判定モードについて前記エラー情報解析回路によって求められた前記行方向と前記列方向の誤り訂正可能個数を比較して、前記訂正可能個数が多い方の訂正方向におけるライン判定モードの訂正処理を、前記誤り訂正処理単位ブロックに対する初段の誤り訂正処理工程として決定する。
【００１８】
この発明によれば、選択対象とされ得る全てのモードと訂正方向について、訂正可能個数を求める必要がないため、処理の簡素化を図ることができる。また、この際、初段の訂正処理としてブロック判定モードにおける消失訂正が優先的に適用されるため、より迅速かつ効率的な誤り訂正処理を行うことができる。
【００１９】
請求項７の発明は、請求項１に記載のデータ再生装置を限定するものである。このデータ再生装置において、前記シーケンス制御回路は、前記訂正処理単位ブロックの全ての行のデータに対し一律に消失訂正と検出訂正の何れかを適用するとともに前記訂正処理単位ブロックの全ての列のデータに対し一律に消失訂正と検出訂正の何れかを適用するブロック判定モードを備える。また、前記エラー情報解析回路は、前記ブロック判定モードにおいて、前記推定エラーマップを解析して誤り位置を含む前記行と前記列を特定するとともに、その特定結果に基づいて、前記訂正処理単位ブロックの行方向と列方向に前記消失訂正と検出訂正の何れを適用するかを決定し、さらにその決定結果に従った訂正方式を前記訂正処理単位ブロックに適用した場合の前記誤り訂正処理単位ブロックにおける前記行方向と前記列方向の誤り訂正可能個数を求める。さらに、前記分岐判定回路は、前記消失訂正が少なくとも前記行方向と前記列方向の何れかに適用されることが前記エラー情報解析回路によって決定された場合には、前記ブロック判定モードにおける消失訂正を、前記誤り訂正処理単位ブロックに対する初段の誤り訂正処理工程として決定し、前記消失訂正が前記行方向と前記列方向の何れかにも適用されないことが前記エラー情報解析回路によって決定された場合には、前記ブロック判定モードにおける検出訂正を、前記誤り訂正処理単位ブロックに対する初段の誤り訂正処理工程として決定する。
【００２０】
この発明によれば、ブロック判定モードを適用して誤り訂正処理が行われるため、誤り訂正処理単位ブロックに対する訂正処理を簡易化することができる。また、消失訂正と検出訂正のうち、訂正効率の高い消失訂正が初段の誤り訂正処理として優先的に適用されるため、誤り訂正処理単位ブロックに対する訂正処理の効率化を図ることができる。
【００２１】
請求項８の発明は、請求項１ないし７の何れか一項に記載のデータ再生装置を限定するものである。このデータ再生装置において、前記誤り位置推定回路は、前記記録媒体から読み取った信号をもとに前記誤り訂正処理単位ブロック上における誤り位置を推定する際に、第１の推定基準と、この第１の推定基準よりも低い第２の推定基準にてそれぞれ誤り位置を推定する異なる誤り位置推定モードを備える。また、前記推定エラーマップ作成回路は、前記第１および第２の推定基準にて前記誤り位置推定回路によって推定された誤り位置をそれぞれ前記誤り訂正処理単位ブロック上にマッピングして異なる推定エラーマップを作成する。さらに、前記エラー情報解析回路と前記分岐判定回路は、前記第１の推定基準にて生成された推定エラーマップを用いて上記処理を行う通常モードと、前記第２の推定基準にて生成された推定エラーマップを用いて上記処理を行う群分布モードを備える。
【００２２】
この発明によれば、誤り位置推定基準の異なる２種類の推定エラーマップを用いて上記各請求項に記載の処理が行われるため、ディスク特性等に起因して推定エラーマップの確からしさに揺らぎが生じるような場合にも、処理モードを通常モードと群分布モードの間で適宜切り替えることにより、誤り訂正処理の適正化を図ることができる。
【００２３】
請求項９の発明は、請求項１ないし７の何れか一項に記載のデータ再生装置を限定するものである。このデータ再生装置において、前記誤り位置推定回路は、前記記録媒体から読み取った信号に基づくＰＲ（パーシャルレスポンス）等化信号と、このＰＲ等化信号の最尤復号結果から再構成したＰＲ等化信号の差分値を閾値と比較して前記誤り位置を推定する。
【００２４】
この発明によれば、推定エラーマップの精度を高めることができ、よって、誤り訂正処理の適正化を図ることができる。
【００２５】
請求項１０の発明は、請求項８に記載のデータ再生装置を限定するものである。このデータ再生装置において、前記誤り位置推定回路は、前記記録媒体から読み取った信号に基づくＰＲ（パーシャルレスポンス）等化信号と、このＰＲ等化信号の最尤復号結果から再構成したＰＲ等化信号の差分値を、前記第１および第２の推定基準に応じた第１および第２の閾値と比較して、前記通常モード用の推定エラーマップと前記群分布モード用の推定エラーマップにおける前記誤り位置を推定する。
【００２６】
この発明によれば、通常モードで使用する推定エラーマップの精度を高めることができ、また、群分布モードで使用する推定エラーマップを円滑かつ適正に作成することができる。
【発明の効果】
【００２７】
以上のとおり、本発明によれば、誤り訂正処理における多重度を効果的に低減させることができ、よって、「高倍速再生」を可能とするデータ再生装置を提供することができる。
【００２８】
本発明の特徴ないし意義は、以下に示す実施の形態の説明により更に明らかとなろう。ただし、以下の実施の形態は、あくまでも、本発明を実施化する際の一つの例示であって、本発明ないし各構成要件の用語の意義は、以下の実施の形態に記載されたものに制限されるものではない。
【発明を実施するための最良の形態】
【００２９】
図１に、実施の形態に係るディスク再生装置の構成を示す。
【００３０】
図示の如く、本実施の形態に係るディスク再生装置は、光ピックアップ１０１と、増幅回路１０２と、ＡＤ変換回路１０３と、オフセット調整回路１０４と、デジタルＰＬＬ１０５と、イコライザ１０６と、ビタビデコーダ１０７と、復調回路１０８と、メモリ１０９と、ＥＣＣ回路１１０と、ＰＲチャンネル再構成回路１１１と、絶対値差分計算回路１１２と、誤り位置推定回路１１３と、推定エラーマップ１１４を備えている。
【００３１】
光ピックアップ１０１は、ディスクにレーザ光を照射するとともに、ディスクからの反射光を受光してデータの読み取りを行う。増幅回路１０２は、光ピックアップ１０１から供給される再生ＲＦ信号を増幅してＡＤ変換回路１０３に出力する。ＡＤ変換回路１０３は、非同期クロックに応じたタイミングにて再生ＲＦ信号をサンプリングし、サンプル値をデジタルデータに変換してオフセット調整回路１０４に出力する。オフセット調整回路１０４は、再生ＲＦ信号に含まれるＤＣオフセットを検出してこれを除去し、オフセットのない再生ＲＦ信号（デジタルデータ）を出力する。
【００３２】
デジタルＰＬＬ１０５は、ＡＤ変換回路１０３にてサンプリングされたデータを補間して、正規のサンプリングタイミングにおけるデータを生成する。イコライザ１０６は、デジタルＰＬＬ１０５から供給されるデータに対して波形等化処理を施してビタビデコーダ１０７に出力する。ビタビデコーダ１０７は、イコライザ１０６から入力されるデジタルデータにビタビ復号処理を施して１、０の２値化データを生成出力する。復調回路１０８は、ビタビデコーダ１０７から出力される２値化データを復調して、再生データを生成する。
【００３３】
メモリ１０９は、復調回路１０８から入力されるデータを格納する。ＥＣＣ回路１１０は、メモリ１０９に格納されたデータに対し誤り訂正処理を施し、訂正後のデータをメモリ１０９に書き戻す。訂正済みのデータは、適宜、メモリ１０９から読み出され、ホストに出力される。
【００３４】
なお、ＥＣＣ回路１１０は、図２に示す１ＥＣＣブロックのデータに対し、ＰＩパリティとＰＯパリティを用いて誤り訂正処理を行う。すなわち、同図のＰＩ方向（行方向）のデータとＰＯ方向（列方向）のデータに対して、それぞれ、ライン毎にＰＩパリティとＰＯパリティを用いて誤り訂正処理を行う。ここで、ＰＩ方向とＰＯ方向のデータには、２種類の誤り訂正（消失訂正と検出訂正）が可能である。なお、消失訂正とは、予め誤り位置が特定されている場合に、その位置を特定しつつデータに誤り訂正処理を適用する誤り訂正方式であり、また、検出訂正とは、誤り位置が特定されていない場合に誤り位置と誤り数値（元データからの差分）を特定してデータに誤り訂正を適用する誤り訂正方式である。これらの訂正処理における誤り訂正能力は、パリティのバイト数に応じたものとなっている。
【００３５】
ＰＩ方向のデータに対する誤り訂正能力は、消失訂正が１０バイトであり、検出訂正が５バイトである。つまり、ＰＩ方向の１ライン中に生じるエラーの個数（バイト数）が１０個までであれば消失訂正による訂正が可能であり、エラーの個数（バイト数）が１０個を超えると、そのラインは訂正不可能となる。また、ＰＯ方向のデータに対する誤り訂正能力は、消失訂正が１６バイトであり、検出訂正が８バイトである。よって、ＰＯ方向の１ライン中に生じるエラーの個数（バイト数）が１６個までであれば消失訂正による訂正が可能であり、エラーの個数（バイト数）が１６個を超えると、そのラインは訂正不可能となる。
【００３６】
ＥＣＣ回路１１０は、ＰＩ方向の誤り訂正処理とＰＯ方向の誤り訂正を交互に行って、当該ＥＣＣブロックにおける誤りを訂正する。ここで、ＰＩ方向とＰＯ方向の何れの誤り訂正を最初に行うか、および、そのときに消失訂正と検出訂正の何れを行うかは、後述の如く、ＥＣＣ回路１１０中のシーケンス制御部１１０ｃによって制御される。
【００３７】
図１に戻り、ＰＲチャンネル再構成回路１１１は、ビタビデコーダ１０７の出力からＰＲ（Partial Response）チャネル波形を再構成する。絶対値差分計算回路１１２は、ＰＲチャンネル再構成回路１１１によって再構成されたＰＲチャンネル波形と、イコライザ１０６から出力されるＰＲチャンネル等化波形との間の絶対値差分を算出する。誤り位置推定回路１１３は、絶対値差分計算回路１１２によって算出された絶対値差分をもとに誤り位置を推定する。推定エラーマップ１１４は、誤り位置推定回路１１３によって推定された誤り訂正位置を、これに対応する１ＥＣＣブロックのデータ位置として格納する。
【００３８】
なお、誤り位置推定回路１１３は、たとえば、絶対値差分計算回路１１２によって算出された絶対値差分を一定期間加算し、その値が一定の閾値以上と判定したとき、当該加算期間に対応するバイト分のデータ範囲を誤り位置と推定する。具体的には、ＰＲチャネル等化波形をｙk、この等化波形に対するビタビデコーダ１０７のデコード結果をｖk、ｖkから再構成されるＰＲチャネル波形をｄk、加算期間をＮ、一定の閾値をＤthとしたとき、
【００３９】
【数１】
2008130177.tif 000003
【００４０】
を満足するような数列｛ｖk，ｖk+1，…，ｖk+N-1｝(ｖj ∈ {0，1}, j = k, k+1, … , k+N-1)には誤りが含まれていると判定する。
【００４１】
図３は、誤り位置検出処理時の処理フローチャートである。上記の如く、誤り位置の検出処理時には、イコライザ１０６から出力されるＰＲチャンネル等化波形ｙk（Ｓ１０１）と、ＰＲチャンネル再構成回路１１１によって再構成されたＰＲチャンネル波形ｄk（Ｓ１０２）との間の絶対値差分が算出され（Ｓ１０３、Ｓ１０４）、この差分データが一定期間Ｎの間加算される（Ｓ１０５、Ｓ１０６）。そして、その加算結果が閾値Ｄthを越えるときは、当該ｄkからｄk+N-1までの範囲に対応するデータ位置に誤りがあると推定され、加算結果が閾値Ｄth以下のときは、当該ｄkからｄk+N-1までの範囲に対応するデータ位置には誤りはないと推定される。
【００４２】
ここで、閾値Ｄthは、たとえば、次のようにして決定される。図４を参照して、まず、ＩＥＣＣブロック分のデータを用いて、上記差分データを一定期間加算して求めたＤtの値をＥＣＣマップの形式に変換してＭvalを構成する（同図（ａ）参照）。また、これに並行して、ＥＣＣ回路１１０における実際の誤り訂正結果から、当該ＥＣＣブロックにおける実際のエラー位置をマップ化したエラーマップＭerrを作成する（同図（ｂ）参照）。さらに、閾値Ｄthをイニシャル値に設定し、この閾値Ｄthと、Ｍval中の値ｍij（i＝1，２，…，Ｎrow； j＝1，２，…，Ｎcol）とを比較して、ｍij≧Ｄthとなるデータ位置をエラー位置と推定する。ここで、Ｎrow、Ｎcolは、それぞれＥＣＣマップの行数および列数を表す。この操作を１ＥＣＣブロック分に渡って行い、当該ＥＣＣブロックにおける推定エラー位置をマップ化した推定エラーマップＭprepを作成する（同図（ｃ）参照）。そして、ＭerrとＭprepを比較し、両マップ間におけるエラー位置の一致率ｒhitを求める（同図（ｄ）参照）。
【００４３】
同図（ｃ）（ｄ）の処理を、閾値Ｄthの値を変えながら、ｒhitを最大化するＤthが得られるまで実行する（同図（ｅ）参照）。そして、そのときの値を、誤り位置の検出処理に用いる閾値Ｄthとして設定する。
【００４４】
図５は、閾値Ｄthの設定処理時の処理フローチャートである。上記の如く、閾値Ｄthの設定処理時には、まず、ＩＥＣＣブロック分のデータを用いて、上記差分データを一定期間加算して求めたＤtの値をＥＣＣマップの形式に変換したＭvalが構成される（Ｓ２０１）。次に、所定の閾値Ｄthと、Ｍval中の値ｍijとが比較され、ｍij≧Ｄthとなるデータ位置がエラー位置と推定される（Ｓ２０２）。この推定処理が１ＥＣＣブロック分に渡って行われ、当該ＥＣＣブロックにおける推定エラー位置をマップ化した推定エラーマップＭprepが生成される（Ｓ２０３）。そして、当該ＥＣＣブロックに対する実際の誤り訂正結果からエラーマップＭerrが生成され（Ｓ２０４）、このエラーマップと、Ｓ２０３にて生成された推定エラーマップＭprepが比較され、両マップ間におけるエラー位置の一致率ｒhitが求められる（Ｓ２０５）。Ｓ２０２からＳ２０５の処理は、閾値Ｄthの値を変えながら、ｒhitを最大化するＤthが得られるまで実行される（Ｓ２０６、２０７）。そして、ｒhitを最大化するＤthが得られると（Ｓ２０６：ＹＥＳ）、その値が、誤り位置の検出処理に用いる閾値Ｄthとして設定される（Ｓ２０８）。
【００４５】
なお、設定された閾値Ｄthは、その後に処理されるＥＣＣブロックに対して一様に使用するようにしても良い。あるいは、各々のＥＣＣブロックを用いて順次閾値Ｄthを求め、処理対象とされるＥＣＣブロックに対して、その一つ前のＥＣＣブロックにて求めた閾値Ｄthを適用するようにしても良い。
【００４６】
このようにして設定された閾値Ｄthを用いて誤り位置を推定し、推定した誤り位置をＥＣＣブロック上のデータ位置にマッピングすることにより、推定エラーマップ１１４が生成される。
【００４７】
本実施の形態では、生成された推定エラーマップ１１４を利用して、後述の如く、ＰＩ／ＰＯ方向の誤り訂正処理の多重度を最も少なくできる誤り訂正方法が、ＥＣＣ回路１１０において選択される。なお、推定エラーマップ１１４を解析することにより、当該ＥＣＣブロックに対する誤り訂正が不能となることを、誤り訂正処理を行う前に判定することもできる。この場合、当該ＥＣＣブロックに対するリードのリトライを、当該ＥＣＣブロックに対する誤り訂正処理を行うことなく、直ちに実行することができる。
【００４８】
なお、推定エラーマップ１１４は、メモリ、バッファ、レジスタ等のいずれの記憶手段に蓄えても良い。たとえば、推定エラーマップ１１４をＳＤＲＡＭに格納し、後からこれをリードして、処理に使用しても良い。
【００４９】
図１に戻り、ＥＣＣ回路１１３は、エラー情報解析部１１０ａと、分岐判定部１１０ｂと、シーケンス制御部１１０ｃと、ＰＩ／ＰＯ誤り訂正演算部１１０ｄから構成されている。
【００５０】
エラー情報解析部１１０ａは、推定エラーマップ１１４をリードし、誤り訂正処理の対象とされるＥＣＣブロックのエラー分布を解析する。具体的には、当該ＥＣＣブロックにおけるＰＩ方向（行方向）およびＰＯ方向（列方向）の各ラインのエラー分布から、後述するブロック判定モードおよびライン判定モードにおけるＰＩ方向処理およびＰＯ方向処理による訂正可能なエラーの個数（バイト数）を求める。
【００５１】
分岐判定部１１０ｂは、エラー情報解析部１１０ａによって求められた訂正可能個数から、後述の如く、当該ＥＣＣブロックに対する初段の訂正処理として最も適した処理を選択し、選択結果をシーケンス制御部１１０ｃに出力する。シーケンス制御部１１０ｃは、分岐判定部１１０ｂから入力された選択結果に基づいて、ＰＩ／ＰＯ誤り訂正部１１０ｄにおける処理を制御する。ＰＩ／ＰＯ誤り訂正演算部１１０ｄは、シーケンス制御部１１０ｃによる制御に応じて、メモリ１０９に格納された当該ＥＣＣブロックのデータに対し、ＰＩ方向（行方向）およびＰＯ方向（列方向）の誤り訂正処理を実行する。
【００５２】
次に、ＥＣＣ回路１１０における処理について説明する。まず、図６および図７を参照して、ブロック判定モードとライン判定モードについて説明する。
【００５３】
図６は、ブロック判定モードの概要を示す図である。ブロック判定モードは、ＰＩ方向とＰＯ方向における誤り訂正処理として消失訂正と検出訂正の何れを選択すべきかを、ＥＣＣブロック単位で判定するモードである。
【００５４】
同図（ａ）は、ＰＯ方向における誤り訂正処理の選択方法を説明する図である。この場合、エラー情報解析部１１０ａは、推定エラーマップ１１４を参照し、ＰＩ方向の各ラインに対する誤りの有無を判別する。そして、一つでも誤りを含むラインの総数をカウントし、この総数が、消失訂正可能なエラー数である１６を超える場合には、当該ＥＣＣブロックに対するＰＯ方向の誤り訂正処理として検出訂正を選択し、１６以下であれば、当該ＥＣＣブロックに対するＰＯ方向の誤り訂正処理として消失訂正を選択する。
【００５５】
ここで、ＰＯ方向における誤り訂正処理として検出訂正が選択されると、ＰＯ方向における誤り訂正処理時には、ＰＯ方向の全てのラインに対して一律に検出訂正が適用される。同様に、誤り訂正処理として消失訂正が選択された場合には、ＰＯ方向の全てのラインに対して一律に消失訂正が適用される。
【００５６】
同図（ｂ）は、ＰＩ方向における誤り訂正処理の選択方法を説明する図である。この場合、エラー情報解析部１１０ａは、推定エラーマップ１１４を参照し、ＰＯ方向の各ラインに対する誤りの有無を判別する。そして、一つでも誤りを含むラインの総数をカウントし、この総数が、消失訂正可能なエラー数である１０を超える場合には、当該ＥＣＣブロックに対するＰＩ方向の誤り訂正処理として検出訂正を選択し、１０以下であれば、当該ＥＣＣブロックに対するＰＩ方向の誤り訂正処理として消失訂正を選択する。
【００５７】
上記ＰＯ方向における場合と同様、ブロック判定モードにおいて、ＰＩ方向における誤り訂正処理として検出訂正が選択されると、ＰＩ方向における誤り訂正処理時には、ＰＩ方向の全てのラインに対して一律に検出訂正が適用される。また、誤り訂正処理として消失訂正が選択された場合には、ＰＩ方向の全てのラインに対して一律に消失訂正が適用される。
【００５８】
次に、図７を参照して、ライン判定モードについて説明する。ライン判定モードとは、ＰＩ方向とＰＯ方向における誤り訂正処理として消失訂正と検出訂正の何れを選択すべきかを、ライン毎に判定するモードである。
【００５９】
同図（ａ）は、ＰＯ方向における誤り訂正処理の選択方法を説明する図である。この場合、エラー情報解析部１１０ａは、推定エラーマップ１１４を参照し、ＰＯ方向の各ラインにおける誤り位置（バイト単位）の総数を判別する。そして、誤り位置の総数が、消失訂正可能なエラー数である１６を超える場合には、当該ラインに対する誤り訂正処理として検出訂正を選択し、１６以下であれば、当該ラインに対する誤り訂正処理として消失訂正を選択する。誤り訂正時には、ライン毎に、選択された訂正手法に従った誤り訂正処理が行われる。
【００６０】
同図（ｂ）は、ＰＩ方向における誤り訂正処理の選択方法を説明する図である。この場合、エラー情報解析部１１０ａは、推定エラーマップ１１４を参照し、ＰＩ方向の各ラインにおける誤り位置（バイト単位）の総数を判別する。そして、誤り位置の総数が、消失訂正可能なエラー数である１０を超える場合には、当該ラインに対する誤り訂正処理として検出訂正を選択し、１０以下であれば、当該ラインに対する誤り訂正処理として消失訂正を選択する。誤り訂正時には、ライン毎に、選択された訂正手法に従った誤り訂正処理が行われる。
【００６１】
本実施の形態では、上述のブロック判定モードとライン判定モードのそれぞれについて、ＰＯ方向処理とＰＩ方向処理を実行した際の誤り訂正可能な個数（バイト数）がカウントされる。そして、各モード（ブロック判定モード／ライン判定モード）とそのモードにおける処理方向（ＰＯ方向／ＰＩ方向）についてカウントした訂正可能個数が相互に比較され、このうち最も訂正可能個数が多いモードと処理方向が、当該ＥＣＣブロックに対する初段の誤り訂正処理として設定される。たとえば、ブロック判定モードにおけるＰＯ方向処理の訂正可能個数が最大であれば、当該ＥＣＣブロックに対し、最初に、ブロック判定モードにおけるＰＯ方向処理が実行される。
【００６２】
なお、各モードと処理方向における訂正可能個数のカウントは、エラー情報解析部１１０ａによって行われる。分岐判定部１１０ｂは、エラー情報解析部１１０ａによって求められた訂正可能個数を比較し、訂正可能個数が最大となるモードと処理方向を当該ＥＣＣブロックに対する初段の訂正処理として選択する。
【００６３】
図８ないし図１０を参照して、ブロック判定モードとライン判定モードにおける誤り訂正可能なエラー数のカウント方法ついて説明する。
【００６４】
まず、ブロック判定モードにおける訂正可能個数のカウント方法について説明する。上記の如く、ブロック判定モードでは、ＰＩ方向とＰＯ方向における全てのラインに対し、消失訂正と検出訂正の何れかが一律に適用される。たとえば、ＰＯ方向における誤り訂正処理として検出訂正が選択されると、ＰＯ方向の各ライン上に存在するエラーの個数に拘わらず、全てのラインに対して一律に検出訂正が適用される。このため、ブロック判定モードでは、ＰＩ方向とＰＯ方向の誤り訂正処理として消失訂正と検出訂正の何れが選択されたかに応じて、訂正可能個数のカウント方法が相違することとなる。
【００６５】
図８（ａ）は、ブロック判定モードにおけるＰＯ方向の誤り訂正処理として検出訂正が選択されたときの訂正可能個数のカウント方法を説明する図である。この場合、エラー情報解析部１１０ａは、推定エラーマップを参照して、ＰＯ方向の各ライン上に存在するエラーの個数（バイト単位）をカウントする。そして、カウントしたエラーの個数がＰＯ方向における検出訂正の上限である８個を超えるときは、そのラインにおけるエラーの訂正可能個数Ｃｎを０個とし、また、カウントしたエラーの個数が８個以下であるときは、そのカウント値をそのラインにおけるエラーの訂正可能個数Ｃｎとして取得する。このようにしてＰＯ方向の各ラインにおけるエラーの訂正可能個数Ｃｎを取得した後、エラー情報解析部１１０ａは、取得したＣｎをＰＯ方向の全てラインについて加算する。そして、その加算値を、ＰＯ方向処理におけるエラーの訂正可能個数Ｃpoとして取得する。
【００６６】
図８（ｂ）は、ブロック判定モードにおけるＰＩ方向の誤り訂正処理として検出訂正が選択されたときの訂正可能総数のカウント方法を説明する図である。この場合、エラー情報解析部１１０ａは、上記図８（ａ）の場合と同様、推定エラーマップを参照し、ＰＯ方向の各ライン上に存在するエラーの個数（バイト単位）をカウントする。そして、カウントしたエラーの個数がＰＩ方向における検出訂正の上限である５個を超えるときは、そのラインにおけるエラーの訂正可能個数Ｃｎを０個とし、また、カウントしたエラーの個数が５個以下であるときは、そのカウント値をそのラインにおけるエラーの訂正可能個数Ｃｎとして取得する。このようにしてＰＩ方向の各ラインにおけるエラーの訂正可能個数Ｃｎを取得した後、エラー情報解析部１１０ａは、取得したＣｎをＰＩ方向の全てのラインについて加算する。そして、その加算値を、ＰＩ方向処理におけるエラーの訂正可能個数Ｃpiとして取得する。
【００６７】
図９（ａ）は、ブロック判定モードにおけるＰＯ方向の誤り訂正処理として消失訂正が選択されたときの訂正可能個数のカウント方法を説明する図である。この場合、エラー情報解析部１１０ａは、推定エラーマップを参照して、ＰＯ方向の各ライン上に存在するエラーの個数（バイト単位）をカウントする。ここで、ブロック判定モードにおいて消失訂正が選択された場合、上記図６（ａ）に基づく説明から明らかなとおり、各ラインにおけるエラーのカウント値は、ＰＯ方向の何れのラインに対しても、ＰＯ方向における消失訂正の上限である１６個以下となる。よって、各ラインについてカウントしたエラーの個数は、そのままそのラインにおける消失訂正可能なエラーの個数となる。したがって、エラー情報解析部１１０ａは、カウントしたエラーの個数を当該ラインにおけるエラーの訂正可能個数Ｃｎとして取得する。
【００６８】
このようにしてＰＯ方向の各ラインにおけるエラー訂正可能個数Ｃｎを取得した後、エラー情報解析部１１０ａは、取得したＣｎをＰＯ方向の全てラインについて加算する。そして、その加算値を、ＰＯ方向処理におけるエラーの訂正可能個数Ｃpoとして取得する。
【００６９】
図９（ｂ）は、ブロック判定モードにおけるＰＩ方向の誤り訂正処理として消失訂正が選択されたときの訂正可能総数のカウント方法を説明する図である。この場合、エラー情報解析部１１０ａは、上記図９（ａ）の場合と同様、推定エラーマップを参照して、ＰＩ方向の各ライン上に存在するエラーの個数（バイト単位）をカウントする。ここで、このカウント値は、上記ＰＯ処理の場合と同様、ＰＩ方向の何れのラインに対しても、ＰＩ方向における消失訂正の上限である１０個以下となる。つまり、各ラインについてカウントしたエラーの個数は、そのままそのラインにおける消失訂正可能なエラーの個数となる。したがって、エラー情報解析部１１０ａは、カウントしたエラーの個数を当該ラインにおけるエラーの訂正可能個数Ｃｎとして取得する。このようにしてＰＩ方向の各ラインにおけるエラー訂正可能個数Ｃｎを取得した後、エラー情報解析部１１０ａは、取得したＣｎをＰＩ方向の全てラインについて加算する。そして、その加算値を、ＰＩ方向処理におけるエラーの訂正可能個数Ｃpiとして取得する。
【００７０】
次に、ライン判定モードにおける訂正可能個数のカウント方法について説明する。上記の如く、ライン判定モードでは、ＰＩ方向とＰＯ方向の各ラインに対し、消失訂正と検出訂正の何れかが選択的に適用される。たとえば、ＰＯ方向の一つのライン上に存在するエラーの個数（バイト単位）がＰＯ方向における消失訂正の上限である１６個を超える場合には、そのラインに対し検出訂正が適用され、１６以下である場合には、そのラインに対し消失訂正が適用される。
【００７１】
なお、このモードでは、あるラインに対して消失訂正が適用されると、そのライン上に存在するエラーの個数は、常に、消失訂正における訂正上限のエラー数以下となる。したがって、この場合には、そのライン上に存在するエラーの個数がそのラインに対する訂正可能なエラーの個数となる。他方、そのラインに対して検出訂正が適用された場合には、そのライン上に存在するエラーの個数は、消失訂正における訂正上限を超えているため、その訂正上限よりも低い検出訂正における訂正上限のエラー数を必ず超えることとなる。したがって、この場合には、検出訂正の訂正上限を超えるため、そのラインに対する訂正可能なエラー個数は０となる。
【００７２】
図１０（ａ）は、ライン判定モードにおけるＰＯ方向の訂正可能個数のカウント方法を説明する図である。この場合、上記の如く、消失訂正が適用されるラインには、そのライン上に存在するエラーの個数が、エラー情報解析部１１０ａによって、当該ラインにおけるエラーの訂正可能個数Ｃｎとして取得される。また、検出訂正が適用されるラインは、訂正限界を超えているため、エラー訂正可能個数０が、エラー情報解析部１１０ａによって、当該ラインにおけるエラーの訂正可能個数Ｃｎとして取得される。
【００７３】
このようにしてＰＯ方向の各ラインにおけるエラー訂正可能個数Ｃｎを取得した後、エラー情報解析部１１０ａは、取得したＣｎをＰＯ方向の全てラインについて加算する。そして、その加算値を、ＰＯ方向処理におけるエラーの訂正可能個数Ｃpoとして取得する。
【００７４】
図１０（ｂ）は、ライン判定モードにおけるＰＩ方向の訂正可能個数のカウント方法を説明する図である。この場合、上記の如く、消失訂正が適用されるラインには、そのライン上に存在するエラーの個数が、エラー情報解析部１１０ａによって、当該ラインにおけるエラーの訂正可能個数Ｃｎとして取得される。また、検出訂正が適用されるラインは、訂正限界を超えているため、エラー訂正可能個数０が、エラー情報解析部１１０ａによって、当該ラインにおけるエラーの訂正可能個数Ｃｎとして取得される。
【００７５】
このようにしてＰＩ方向の各ラインにおけるエラー訂正可能個数Ｃｎを取得した後、エラー情報解析部１１０ａは、取得したＣｎをＰＩ方向の全てラインについて加算する。そして、その加算値を、ＰＩ方向処理におけるエラーの訂正可能個数Ｃpiとして取得する。
【００７６】
図１１は、ＥＣＣ回路１１０における処理の流れを示すフローチャートである。
【００７７】
ＥＣＣブロックに対する誤り訂正処理時には、まず、当該ＥＣＣブロックに対する推定エラーマップ１１４が、エラー情報解析部１１０ａによって参照される（Ｓ３０１）。エラー情報解析部１１０ａは、参照した推定エラーマップ１１４から、当該ＥＣＣブロックにおけるエラー分布を解析し（Ｓ３０２）、ブロック判定モードとライン判定モードにおける訂正可能個数の計数処理をそれぞれ実行する（Ｓ３０３、３０４）。
【００７８】
ブロック判定モードにおける計数処理では、まず、図６を参照して説明した如くして、ＰＯ方向処理とＰＩ方向処理における誤り訂正方式（消失訂正／検出訂正）が決定される（Ｓ３０５、３０６）。ここで、ＰＯ方向処理における誤り訂正処理として消失訂正が選択された場合には、図９（ａ）を参照して説明した如くして、当該ＰＯ方向処理におけるエラーの訂正可能個数Ｃpoが取得され（Ｓ３０７）、他方、検出訂正が選択された場合には、図８（ａ）を参照して説明した如くして、当該ＰＯ方向処理におけるエラーの訂正可能個数Ｃpoが取得される（Ｓ３０８）。同様に、ＰＩ方向処理における誤り訂正処理として消失訂正が選択された場合には、図９（ｂ）を参照して説明した如くして、当該ＰＩ方向処理におけるエラーの訂正可能個数Ｃpiが取得され（Ｓ３０９）、検出訂正が選択された場合には、図８（ｂ）を参照して説明した如くして、当該ＰＩ方向処理におけるエラーの訂正可能個数Ｃpiが取得される（Ｓ３１０）。
【００７９】
ライン判定モードにおける計数処理では、図１０（ａ）（ｂ）を参照して説明した如くして、ＰＯ方向処理とＰＩ方向処理におけるエラーの訂正可能個数Ｃpo、Ｃpiが取得される（Ｓ３１１、３１２）。
【００８０】
Ｓ３０７から３１２において取得された数種の訂正可能個数Ｃpo、Ｃpiは、エラー情報解析部１１０ａから分岐判定部１１０ｂに入力される。分岐判定部１１０ｂは、入力された訂正可能個数Ｃpo、Ｃpiを比較して、訂正可能個数が最大となるモード（ブロック判定モード／ライン判定モード）と訂正処理の方向（ＰＯ方向／ＰＩ方向）を選択し、これを、当該ＥＣＣブロックに対する初段の訂正方式としてシーケンス制御部１１０ｃに出力する（Ｓ３１３）。
【００８１】
なお、Ｓ３１３の判定において、訂正可能個数が最大となるモードと訂正方向が複数存在した場合には、そのうち、処理が最も簡単なものが選択される。具体的には、ブロック判定モードとライン判定モードが競合した場合には、ブロック判定モードの方が選択され、また、ブロック判定モードにおいて消失訂正と検出訂正が競合した場合には、消失訂正が選択される。なお、同一モードで且つ同一処理方式においてＰＯ方向とＰＩ方向の訂正処理が競合した場合には、初段以降の演算処理ループに適する方の訂正処理を選択すれば良い。
【００８２】
シーケンス制御部１１０ｃは、分岐判定部１１０ｂによって選択されたモード（ブロック判定モード／ライン判定モード）と訂正処理の方向（ＰＯ方向／ＰＩ方向）が当該ＥＣＣブロックに対する初段の誤り訂正処理となるよう、ＰＩ／ＰＯ誤り訂正演算部１１０ｄを制御する。たとえば、分岐判定部１１０ｂによって選択されたモードがブロック判定モードの消失訂正であり、訂正処理の方向がＰＩ方向である場合、当該ＥＣＣブロックに対する初回の誤り訂正処理として、ＰＩ方向の全ラインに対する消失訂正が実行される。そして、初回の誤り訂正処理が終わると、その後は、適宜、訂正処理の方向を交互に変えながら、数段の誤り訂正処理が行われる。
【００８３】
図１２は、上記処理により、ブロック判定モードで且つＰＩ方向の訂正処理が選択されたときの処理の流れの一例を示すフローチャートである。
【００８４】
上記処理により、ブロック判定モードで且つＰＩ方向の訂正処理（消失訂正／検出訂正）が選択されると、まず、初段の誤り訂正処理として、当該選択された処理が実行される（Ｓ４０１、Ｓ４０２）。次に、この初段の処理によって訂正仕切れなかったＰＩ方向のライン数が、１からＰＯ方向における消失訂正の上限エラー数（１６個）までの範囲にあるかが判別され（Ｓ４０３）、この判定がＹＥＳであれば、当該ＥＣＣブロックに対し、ブロック判定モードによるＰＯ方向の消失訂正が実行される（Ｓ４０４）。そして、この処理の後、さらに、ＰＩ方向の検出訂正と、セクタ単位で付されたＥＤＣ（Error Detection Code）に基づく誤り訂正処理が行われ（Ｓ４０５）、これにより、当該ＥＣＣブロックに対する誤り訂正処理が終了する。
【００８５】
一方、Ｓ４０３における判定がＮＯであれば、当該ＥＣＣブロックに対し、ブロック判定モードによるＰＯ方向の検出訂正が実行される（Ｓ４０６）。そして、この処理によって訂正仕切れなかったＰＯ方向のライン数が、１からＰＩ方向における消失訂正の上限エラー数（１０個）までの範囲にあるかが判別され（Ｓ４０７）、この判定がＹＥＳであれば、ＰＩ方向の消失訂正と、ＥＤＣに基づく誤り訂正処理が行われ（Ｓ４０８）。
【００８６】
他方、Ｓ４０７における判定において、訂正仕切れなかったＰＯ方向のライン数がゼロであると判別されると、Ｓ４０８はスキップされ、当該ＥＣＣブロックに対する誤り訂正処理が終了される。また、Ｓ４０７における判定において、訂正仕切れなかったＰＯ方向のライン数が１１以上であると判別されると、訂正処理のループ回数ｉが所定の境界値を越えたかが判定され（Ｓ４０９）、この判定がＹＥＳであれば、ＰＩ方向の検出訂正と、ＥＤＣに基づく誤り訂正処理が行われた後（Ｓ４１０）、当該ＥＣＣブロックに対する誤り訂正処理が終了される。一方、Ｓ４０９の判定がＮＯであれば、ループ回数ｉが１カウントアップされた後（Ｓ４１１）、Ｓ４０２に戻り、Ｓ４０２以降の処理が繰り返される。
【００８７】
以上、本実施の形態によれば、ＥＣＣブロックに対する初段の誤り訂正処理として、誤り訂正個数が最大となる処理が選択されるため、ＥＣＣブロックに対する誤り訂正処理の効率化を図ることができる。本実施の形態によれば、ＥＣＣブロックに対する誤り訂正処理の多重度を効率的に低減させることができ、これにより、光ディスクに対する「高倍速再生」を円滑に実現することができる。
【００８８】
また、本実施の形態によれば、ブロック判定モードとライン判定モードの２種類の判定モードを準備しておき、両モードにおいて訂正可能個数が同数となる場合には、処理がより簡素な方のブロック判定モードを初段の訂正処理として選択するようにしたため、たとえばライン判定モードのみによって初段の処理を行う場合に比べ、誤り訂正処理の効率化および迅速化を図ることができる。
【００８９】
さらに、本実施の形態によれば、ブロック判定モードにおいて消失訂正と検出訂正が競合した場合には、より迅速かつ効率的に誤り訂正を行える消失訂正の方を初段の訂正処理として選択するようにしたため、誤り訂正処理の効率化および迅速化を図ることができる。
【００９０】
なお、本発明の実施形態は、上記のものに限定されるものではなく、他に種々の変更が可能である。
【００９１】
たとえば、上記実施の形態では、図１１のＳ３０７からＳ３１２において数種の訂正可能個数Ｃpi、Ｃpoを取得した後、これらを比較して、訂正可能個数が最大となる処理を初段の誤り訂正処理として選択するようにしたが、これ以外の処理フローによって初段の誤り訂正処理を選択することもできる。
【００９２】
図１３は、処理フローの変更例である。この処理フローでは、初段の誤り訂正処理として、ライン判定モードよりもブロック判定モードが優先的に選択される。なお、この処理フローでは、ブロック判定モードにおける検出訂正は選択され得ない。ブロック判定モードでは、消失訂正のみが選択可能とされている。
【００９３】
この処理フローでは、図１１の場合と同じく推定エラーマップが参照された後、図６を参照して説明した如くして、ブロック判定モードに基づく消失訂正がＰＩ方向とＰＯ方向の何れかにおいて適用され得るかが判定される（Ｓ３２１）。この判定において、少なくともＰＩ方向およびＰＯ方向の何れか一方において消失訂正が可能であると判定されると（Ｓ３２２：ＹＥＳ）、次に、図９を参照して説明した如くして、ブロック判定モードに基づく消失訂正を適用した場合のＰＩ方向およびＰＯ方向における訂正可能エラー数Ｃpi、Ｃpoが求められる（Ｓ３２３）。なお、ＰＩ方向とＰＯ方向の何れか一方において消失訂正が不可能である場合は、その方向における訂正可能エラー数はゼロとされる。そして、求めた訂正可能エラー数Ｃpi、Ｃpoが大小比較され（Ｓ３２４）、ＣpiがＣpo以上であれば（Ｓ３２４：ＹＥＳ）、ＰＩ方向における消失訂正（ブロック判定モード）が当該ＥＣＣブロックに対する初段の処理として選択され（Ｓ３２５）、ＣpiがＣpoより小さければ（Ｓ３２４：ＮＯ）、ＰＯ方向における消失訂正（ブロック判定モード）が当該ＥＣＣブロックに対する初段の処理として選択される（Ｓ３２６）。
【００９４】
一方、Ｓ３２２における判定がＮＯであれば、初段の訂正処理からブロック判定モードが外され、ライン判定モードに関する処理が行われる。ここでは、まず、図１０を参照して説明した如くして、ライン判定モードに基づくＰＩ方向およびＰＯ方向の訂正可能エラー数Ｃpi、Ｃpoが求められる（Ｓ３２７）。そして、求めた訂正可能エラー数Ｃpi、Ｃpoが大小比較され（Ｓ３２８）、ＣpiがＣpo以上であれば（Ｓ３２８：ＹＥＳ）、ＰＩ方向における訂正処理（ライン判定モード）が当該ＥＣＣブロックに対する初段の処理として選択され（Ｓ３２９）、ＣpiがＣpoより小さければ（Ｓ３２８：ＮＯ）、ＰＯ方向における訂正処理（ライン判定モード）が当該ＥＣＣブロックに対する初段の処理として選択される（Ｓ３３０）。
【００９５】
図１３に示す処理フローによれば、図１１の処理フローに比べ、処理の簡素化および迅速化を図ることができる。すなわち、図１１の処理フローでは、選択対象とされ得る全てのモードと訂正方向について、訂正可能個数Ｃpi、Ｃpoを、一旦、Ｓ３０７からＳ３１２によって求めた後でなければ、初段の訂正処理の選択が行えないが、図１３の処理フローでは、Ｓ３２１からＳ３２３において、ブロック判定モードに基づくＰＯ／ＰＩ方向の訂正可能個数Ｃpi、Ｃpoのみを、消失訂正のみに関して求めるのみで、初段の訂正処理が選択され得る。
【００９６】
ところで、上記実施の形態では、ブロック判定モードとライン判定モードのうち誤り訂正処理に好ましい方のモードをＥＣＣ回路１１０において適宜選択するようにしたが、これに代えて、誤り訂正処理時にブロック判定モードとライン判定モードの何れを用いるかを、ユーザーが任意に設定できるようにしても良い。さらに、ブロック判定モードのみによって誤り訂正処理を行うようにしても良い。
【００９７】
図１４は、ブロック判定モードのみによって誤り訂正処理を行う場合の処理フローチャートである。
【００９８】
この処理フローでは、図１１の場合と同じく推定エラーマップが参照された後、図６（ｂ）を参照して説明した如くして、ブロック判定モードに基づくＰＩ方向の消失訂正が可能かが判定される（Ｓ３４１）。ここで、この判定がＹＥＳであれば、さらに、図６（ａ）を参照して説明した如くして、ブロック判定モードに基づくＰＯ方向の消失訂正が可能かが判定される（Ｓ３４２）。そして、この判定がＮＯであれば、当該ＥＣＣブロックに対する初段の誤り訂正処理として、ＰＩ方向の消失訂正（ブロック判定モード）が選択される（Ｓ３４５）。
【００９９】
一方、Ｓ３４２における判定がＹＥＳであれば、図９を参照して説明した如くして、ブロック判定モードに基づく消失訂正を適用した場合のＰＩ方向およびＰＯ方向における訂正可能エラー数Ｃpi、Ｃpoが求められる（Ｓ３４３）。そして、求めた訂正可能エラー数Ｃpi、Ｃpoが大小比較され（Ｓ３４４）、ＣpiがＣpo以上であれば（Ｓ３４４：ＹＥＳ）、ＰＩ方向における消失訂正（ブロック判定モード）が当該ＥＣＣブロックに対する初段の処理として選択され（Ｓ３４５）、ＣpiがＣpoより小さければ（Ｓ３４４：ＮＯ）、ＰＯ方向における消失訂正（ブロック判定モード）が当該ＥＣＣブロックに対する初段の処理として選択される（Ｓ３４７）。
【０１００】
また、Ｓ３４１における判定がＮＯであれば、図６（ａ）を参照して説明した如くして、ブロック判定モードに基づくＰＯ方向の消失訂正が可能かが判定される（Ｓ３４６）。ここで、この判定がＹＥＳであれば、当該ＥＣＣブロックに対する初段の誤り訂正処理として、ＰＯ方向の消失訂正（ブロック判定モード）が選択される（Ｓ３４７）。
【０１０１】
一方、Ｓ３４６における判定がＮＯであれば、図８を参照して説明した如くして、ブロック判定モードに基づく検出訂正を適用した場合のＰＩ方向およびＰＯ方向における訂正可能エラー数Ｃpi、Ｃpoが求められる（Ｓ３４８）。そして、求めた訂正可能エラー数Ｃpi、Ｃpoが大小比較され（Ｓ３４９）、ＣpiがＣpo以上であれば（Ｓ３４９：ＹＥＳ）、ＰＩ方向における検出訂正（ブロック判定モード）が当該ＥＣＣブロックに対する初段の処理として選択され（Ｓ３５０）、ＣpiがＣpoより小さければ（Ｓ３４９：ＮＯ）、ＰＯ方向における検出訂正（ブロック判定モード）が当該ＥＣＣブロックに対する初段の処理として選択される（Ｓ３５１）。
【０１０２】
ところで、上記実施の形態では、一つのＥＣＣブロックに対して１種類の推定エラーマップが準備され、その推定エラーマップに基づいて、当該ＥＣＣブロックに対するエラー分布が解析されている。ここで、推定エラーマップ上のエラー位置は、図３ないし図５を参照して説明した如く、イコライザ１０６から出力されるＰＲチャンネル等化波形ｙkと、ＰＲチャンネル再構成回路１１１によって再構成されたＰＲチャンネル波形ｄkとの間の絶対値差分を一定期間（期間Ｎ）において加算し、その加算値が閾値Ｄthを越えるかによって設定される。
【０１０３】
この場合、閾値Ｄthは、図４および図５を参照して説明した如くして設定されるため、推定エラーマップ上のエラー位置は、実際のエラー位置に対して、比較的精度良くマッチングするものと期待される。しかし、ディスクの性能等によっては、推定エラーマップ上のエラー位置を非エラー位置に対し厳格に区別するよりも、むしろ、図１５および図１６に示す如く、エラーが生じた可能性のある範囲をエラー群として推定エラーマップ上にマッピングする方が、当該ＥＣＣブロックに対する誤り訂正処理を円滑化できる場合があり得る。なお、図１５および図１６は、図６および図７に対応するものである。
【０１０４】
図１５および図１６中、ハッチングを付した部分がエラー群である。この部分は、ＥＣＣブロックの行方向にエラーが連続する部分である。つまり、推定エラーマップ上は、このハッチング部分におけるデータ位置は全てエラー位置として設定される。なお、上記実施の形態における処理は、この推定エラーマップを用いる場合にも、そのまま適用される。すなわち、この場合は、誤り訂正処理に用いる推定エラーマップが上記と異なるのみであり、ブロック判定モードおよびライン判定モードにおける処理ないしそれに基づく初段の誤り訂正処理の選択処理は、上記に比べて何ら変わるところはない。
【０１０５】
なお、図１５および図１６に示す推定エラーマップは、たとえば、上記図３の処理において、閾値Ｄthを一定値Δｄだけ小さく設定することにより生成され得る。つまり、閾値ＤthをΔｄだけ低く設定することにより、エラー位置と推定される範囲が、閾値をＤthとする場合に比べ拡張され、その結果、図１５および図１６に示す如く、エラーが生じた可能性のある範囲がある程度の幅を持つエラー群として推定エラーマップ上にマッピングされる。
【０１０６】
なお、この種の推定エラーマップを用いる処理モード（以下、「群分布モード」という）は、それ単独として実行されても良いが、好ましくは、上記実施の形態における通常の推定エラーマップを用いる処理モード（以下、「通常モード」という）と並行して実行されるのが良い。たとえば、通常モードと群分布モードの２種類のモードをＥＣＣ回路１１０に準備しておき、ユーザーによる選択設定に応じて、何れかのモードが実行されるようにすると良い。
【０１０７】
図１７は、この場合の処理フロー例である。
【０１０８】
この場合、誤り位置推定回路１１３は、絶対値差分計算回路１１２から入力される差分データに基づいて、通常モードにて用いる推定エラーマップと群分布モードにて用いる推定エラーマップの２種類の推定エラーマップ１１４を生成する。そして、モード選択処理時において（Ｓ３６１）、ユーザーが、通常モードを選択すると、エラー情報解析部１１０ａは、通常モード用の推定エラーマップを参照し（Ｓ３６２）、ＥＣＣブロック上のエラー分布を解析する（Ｓ３０２）。一方、モード選択処理時において（Ｓ３６１）、ユーザーが、群分布モードを選択すると、エラー情報解析部１１０ａは、群分布モード用の推定エラーマップを参照し（Ｓ３６３）、ＥＣＣブロック上のエラー分布を解析する（Ｓ３６３）。Ｓ３０２以降の処理は、上記図１１の処理フローと同じである。
【０１０９】
図１７の処理フローによれば、別途、群分布モードが選択可能となるため、図１１の場合に比べ、誤り訂正処理の円滑化を図ることができる。なお、図１７の処理フローでは、群分布モードと通常モードの何れを用いるかをユーザーが選択するようにしたが、群分布モードと通常モードのそれぞれについて図１７のＳ３０２ないしＳ３１２の処理を実行して訂正可能個数Ｃpi、Cpoを求め、このうち訂正可能個数が最大となる処理工程を、当該ＥＣＣブロックに対する初段の訂正処理として適用するようにしても良い。
【０１１０】
この他、図１８に示す如く、図１１の処理工程のうち、ブロック判定モードとライン判定モードをユーザーによって選択できるようにしても良い。図１８の処理フローでは、ユーザーの選択により（Ｓ３７１）、ＥＣＣ回路１１０にブロック判定モードとライン判定モードの何れかが設定される。そして、選択されたモードに従って、推定エラーマップが参照および解析され（Ｓ３７２〜Ｓ３７５）、図１１の場合と同様、訂正可能個数Ｃpi、Cpoが求められる（Ｓ３０５〜Ｓ３１２）。その後、求めた訂正可能個数Ｃpi、Cpoが比較され、選択されたモードにおいて、訂正可能個数が大きい方の訂正方向が、当該ＥＣＣブロックに対する初段の訂正方向に設定される（Ｓ３７６、３７７）。
【０１１１】
なお、ブロック判定モードとライン判定モードの何れか一方のみを光ディスク装置に配するようにしても良い。また、本発明は、光ディスク装置以外のデータ再生装置にも適宜適用可能である。
【０１１２】
本発明は、上記実施の形態によって何ら制限されるものではない。本発明の実施の形態は、上記に示した他にも、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。
【図面の簡単な説明】
【０１１３】
【図１】実施の形態に係る光ディスク装置の構成を示す図
【図２】実施の形態に係るＥＣＣブロックの構成を示す図
【図３】実施の形態に係る推定エラーマップ生成時の処理フローを示す図
【図４】実施の形態に係る閾値Ｄthの設定方法を説明する概念図
【図５】実施の形態に係る閾値Ｄthの設定方法を示すフローチャート
【図６】実施の形態に係るブロック判定モードを説明する図
【図７】実施の形態に係るライン判定モードを説明する図
【図８】実施の形態に係るブロック判定モード（検出訂正）の訂正可能個数の求め方を説明する図
【図９】実施の形態に係るブロック判定モード（消失訂正）の訂正可能個数の求め方を説明する図
【図１０】実施の形態に係るライン判定モードの訂正可能個数の求め方を説明する図
【図１１】実施の形態に係るＥＣＣ処理動作時のフローチャート
【図１２】実施の形態に係る初段の誤り訂正処理以降の処理フロー例を示す図
【図１３】実施の形態に係るＥＣＣ処理動作時のフローチャートの変更例
【図１４】実施の形態に係るＥＣＣ処理動作時のフローチャートの変更例
【図１５】実施の形態に係る群分布モードを説明する図
【図１６】実施の形態に係る群分布モードを説明する図
【図１７】実施の形態に係る群分布モードを適用した場合の処理フローチャート
【図１８】実施の形態に係るＥＣＣ処理動作時のフローチャートの変更例
【符号の説明】
【０１１４】
１１０    ＥＣＣ回路
１１０ａ  エラー情報解析部
１１０ｂ  分岐判定部
１１０ｃ  シーケンス制御部
１１０ｄ  ＰＩ／ＰＯ誤り訂正演算部
１１１    ＰＲチャンネル再構成回路
１１２    絶対値差分計算回路
１１３    誤り位置推定回路
１１４    推定エラーマップ
【図１】
2008130177.tif 000004
【図２】
2008130177.tif 000005
【図３】
2008130177.tif 000006
【図４】
2008130177.tif 000007
【図５】
2008130177.tif 000008
【図６】
2008130177.tif 000009
【図７】
2008130177.tif 000010
【図８】
2008130177.tif 000011
【図９】
2008130177.tif 000012
【図１０】
2008130177.tif 000013
【図１１】
2008130177.tif 000014
【図１２】
2008130177.tif 000015
【図１３】
2008130177.tif 000016
【図１４】
2008130177.tif 000017
【図１５】
2008130177.tif 000018
【図１６】
2008130177.tif 000019
【図１７】
2008130177.tif 000020
【図１８】
2008130177.tif 000021