(57)【要約】【課題】ＧａＡｓ基板上に作られたＭＥＳＦＥＴ等で温度変化時におけるゲートしきい値電圧の変動量を低減し、ゲートしきい値電圧の温度特性を良好にすることができる半導体装置を提供する。【解決手段】この半導体装置は、ＧａＡｓ基板１１でチャネル層１５を有する半導体装置（ＧａＡｓ電界効果トランジスタ１２）において、チャネル層はＧａＡｓ基板の上層部分に浅くかつ高濃度の不純物が注入される。さらに不純物（シリコンイオン）は、ＧａＡｓ基板の表面不純物のエネルギ順位を超える最小限の加速電圧に基づいてゲートしきい値電圧（Ｖｔｈ）が所定の電圧範囲に含まれるドーズ量となるように、ＧａＡｓ基板の上層部分に注入される。【選択図】図１
2008251880.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓ基板で活性領域を有する半導体装置において、前記活性領域は、前記ＧａＡｓ基板の上層部分に浅くかつ高濃度の不純物が注入されることを特徴とする半導体装置。
【請求項２】
前記不純物は、前記ＧａＡｓ基板の表面不純物のエネルギ順位を超える最小限の加速電圧に基づいてゲートしきい値電圧が所定の電圧範囲に含まれるドーズ量となるように、前記上層部分に注入されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記活性領域はＧａＡｓ電界効果トランジスタのチャネル層であることを特徴とする請求項１または２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、ＧａＡｓ基板をベースとしＧａＡｓ電界効果トランジスタのゲートしきい値電圧の温度特性が良好である半導体装置に関する。
【背景技術】
【０００２】
従来、ＧａＡｓ基板の表面上に低不純物濃度で深く注入されたチャネル層（活性領域）を形成することにより、高出力における温度特性を向上することができた半導体装置が知られている（例えば特許文献１）。この特許文献１に記載された発明は、ＧａＡｓ基板上に一導電型のチャネル層と、このチャネル層の端部に設けられる高濃度の一導電型のコンタクト領域をイオン注入法で形成するホール素子の製造方法であって、チャネル層にはドーズ量を下げて低不純物濃度で移動度を大きくし、またシート抵抗の上昇分を加速電圧の上昇等で不純物を深く注入して補正を行うようにする方法である。
【特許文献１】特公平４−６７７９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記の従来技術はＧａＡｓ基板上に製造されるホール素子において効果がある方法である。この従来技術による方法を、ＧａＡｓ基板に作られたＭＥＳＦＥＴ（Metal-Semconductor Field Effect Transistor）等のスイッチング素子に適用しようとする場合には、チャネル層すなわち活性領域を、低不純物濃度により深く形成すると、ゲートしきい値電圧（Ｖｔｈ）の温度特性が良くならないという課題が生じた。
【０００４】
本発明の目的は、上記の課題を解決することにあり、ＧａＡｓ基板上に作られたＭＥＳＦＥＴ等で温度変化時におけるゲートしきい値電圧の変動量を低減し、ゲートしきい値電圧の温度特性を良好にすることができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
本発明に係る半導体装置は、上記目的を達成するために、次のように構成される。
【０００６】
第１の半導体装置（請求項１に対応）は、ＧａＡｓ基板で活性領域を有する半導体装置において、活性領域はＧａＡｓ基板の上層部分に浅くかつ高濃度の不純物が注入されることで特徴づけられる。
【０００７】
第２の半導体装置（請求項２に対応）は、上記の構成において、好ましくは、不純物は、ＧａＡｓ基板の表面不純物のエネルギ順位を超える最小限の加速電圧に基づいてゲートしきい値電圧が所定の電圧範囲に含まれるドーズ量となるように、ＧａＡｓ基板の上層部分に注入されることで特徴づけられる。
【０００８】
第３の半導体装置（請求項３に対応）は、上記の構成において、好ましくは、活性領域はＧａＡｓ電界効果トランジスタのチャネル層であることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ＧａＡｓ基板の表面不純物のエネルギ順位を超える最小限の加速電圧に基づいてゲートしきい値電圧が所定の電圧範囲に含まれるドーズ量となるように、不純物をＧａＡｓ基板の上層部分に浅くかつ高濃度で注入するようにして活性領域を作ったため、高温となってもゲートしきい値電圧Ｖｔｈのばらつきが小さい温度特性の良好なＧａＡｓ半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１０】
以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。
【００１１】
図１〜図４を参照して本発明に係る半導体装置の実施形態を説明する。図１は本実施形態に係る半導体装置の構造の要部を簡素化して示す縦断面図（Ａ）である。但し図１は、比較のために従来の半導体装置の縦断面図（Ｂ）も併せて示している。図２は本実施形態に係る半導体装置の製造方法を示す工程図である。図３は、本実施形態に係る半導体装置の製造方法で規定される条件を説明するためのグラフである。図４は、ゲートしきい値電圧（Ｖｔｈ）の温度特性の良否の観点で、本実施形態に係る半導体装置の効果を確認するためのグラフである。
【００１２】
なお本実施形態において、半導体装置は、ＧａＡｓ電界効果トランジスタのようなＧａＡｓ基板に作られたＭＥＳＦＥＴである。ＭＥＳＦＥＴは、ショットキー接合性の金属をゲート電極としてチャネル層上に形成した構造を有する電界効果トランジスタである。ＭＥＳＥＦＴではＧａＡｓ等の化合物半導体が利用される。
【００１３】
本実施形態に係る半導体装置の縦断面構造を示す図１の（Ａ）において、III-Ｖ族化合物半導体であるＧａＡｓの基板（ウエハ）１１の上にＧａＡｓ電界効果トランジスタ１２の構造が作られている。ＧａＡｓ電界効果トランジスタ１２は、ＧａＡｓ基板１１の表面から深さ方向に所要の内部にまで形成されたソース領域１３およびドレイン領域１４と、ＧａＡｓ基板１１の表面および当該表面の近傍の内部領域でソース領域１３とドレイン領域１４を接続するように形成されたチャネル層（活性領域）１５とを備える。ソース領域１３およびドレイン領域１４は、ＧａＡｓ基板１１にシリコンイオン（Ｓｉ＋）を注入することにより作られるＮ＋型のコンタクト領域である。またチャネル層１５は、シリコンイオン（Ｓｉ＋）を注入することにより作られるＮ型の活性領域である。チャネル層１５を形成するとき、ソース領域１３およびドレイン領域１４には、その表面領域部分で重畳してシリコンイオンが注入される。そして、ソース領域１３の表面上にはソース電極１６が接合され、ドレイン領域１４の表面上にはドレイン電極１７が接合され、チャネル層の表面上にはゲート電極１８が接合されている。なお図１の（Ａ）では、絶縁膜や金属配線部等の図示は簡易化の観点で省略されている。
【００１４】
図２を参照して、ソース領域１３／ドレイン領域１４／チャネル層１５の形成工程および電極の形成工程をより詳しく説明する。この形成工程は、アライメントマークが形成されたＧａＡｓ基板１１を用意する（ステップ（Ａ））。次に、当該ＧａＡｓ基板１１に対して、ソース領域１３とドレイン領域１４を構成する高不純物濃度活性層（ｎ＋活性層）を形成する（ステップ（Ｂ））。そのため、ＧａＡｓ基板１１の表面上に数百オングストローム（Å）の酸化膜を形成し、適当なマスクを通して、例えば加速電圧１６０ｋｅＶ、ドーズ量２．０×１０１３／ｃｍ2の条件で高ドーズのシリコンイオン（Ｓｉ＋）を不純物としてイオン注入する。次に、そのＧａＡｓ基板１１の上層部分にチャネル層１５を形成するために適当なマスクを通してシリコンイオン（Ｓｉ＋）を後述するような条件で不純物としてイオン注入する（ステップ（Ｃ））。その後、ＳｉＯ2膜（キャップ膜）をＧａＡｓ基板上に堆積し、そのＧａＡｓ基板１１をアニール炉の中に入れ、水素雰囲気中で例えば８５０℃で約１５分間加熱し、ＳｉＯ2膜のアニールを行う（ステップ（Ｄ））。それによりＳｉイオンが活性化され、こうしてソース領域１３／ドレイン領域１４／チャネル層１５が形成される。その後に、ゲート電極１８を形成する工程が実行され（ステップ（Ｅ））、さらにその後、ソース電極１６とドレイン電極１７を形成する工程が実行される（ステップ（Ｆ））。
【００１５】
上記のチャネル層１５の形成工程において、シリコンイオン（Ｓｉ＋）の注入の条件は、シリコンイオンを加速するための加速電圧を小さくすることによりチャネル層１５の深さを浅くし、かつドーズ量を大きくすることによりイオン濃度を濃くする。この結果、チャネル層１５として、ＧａＡｓ基板１１の内部の表面近傍の上層部分に浅くかつ高濃度のシリコンイオン（不純物）が注入されることになる。
【００１６】
シリコンイオンは、ＧａＡｓ基板１１の表面不純物のエネルギ順位を超える最小限の加速電圧に基づいてゲートしきい値電圧（Ｖｔｈ）が所定の電圧範囲（図３に示した範囲３１）に含まれるドーズ量となるように、上層部分に注入される。加速電圧は、好ましくは４０〜６０ｋｅＶの範囲に含まれる電圧である。またドーズ量としては好ましくは５．０×１０１２／ｃｍ2 〜５．７×１０１２／ｃｍ2 の範囲に含まれる値である。
【００１７】
チャネル層１５の形成工程でのシリコンイオン（Ｓｉ＋）の注入条件の決め方を図３を参照して説明する。図３は、加速電圧を変化させたときの「ドーズ量−Ｖｔｈ特性」を示す。図３の特性グラフで、横軸がドーズ量を意味し、縦軸がゲートしきい値電圧（Ｖｔｈ）を意味している。Ｖｔｈの変化範囲は−１．０Ｖ±０．１Ｖ（温度条件２５℃）であって、ΔＶｔｈ（Ｖｔｈのばらつき）は０．２Ｖ以内（温度条件２５〜１５０℃）に設定されることが狙い値である。
【００１８】
なお、図３では、Ｖｔｈの変化範囲に関して仕様要件としての電圧範囲３１を設定している。
【００１９】
図３の特性グラフでは、加速電圧１２０ｋｅＶの変化特性３２、加速電圧６０ｋｅＶの変化特性３３が示され、さらにこれらの２つの変化特性３２，３３の間に加速電圧１００ｋｅＶ、８０ｋｅＶの場合の変化特性３４，３５が示されている。
【００２０】
変化特性３２および変化特性３３を図３上で考察してみると、上記の狙い値（Ｖｔｈの変化範囲：−１．０Ｖ±０．１Ｖ、ΔＶｔｈ：０．２Ｖ以内）を達成するためには、加速電圧１２０ｋｅＶの変化特性３２においてドーズ量は２．３×１０１２／ｃｍ2 〜２．６×１０１２／ｃｍ2 であり、加速電圧６０ｋｅＶの変化特性３３においてドーズ量は５．０×１０１２／ｃｍ2 〜５．７×１０１２／ｃｍ2 である。
【００２１】
図４の対比グラフによれば、横軸が温度（℃）、縦軸がΔＶｔｈ（Ｖ）のグラフ座標系において、加速電圧が６０ｋｅＶ（ドーズ量５．０×１０１２／ｃｍ2 ）のときの「温度−ΔＶｔｈ特性４１」と、加速電圧が１２０ｋｅＶ（ドーズ量２．３×１０１２／ｃｍ2 ）のときの「温度−ΔＶｔｈ特性４２」とが示されている。２つの特性４１，４２の対比から明らかなように、特性４１の方が温度特性が良い。つまり、活性領域すなわちチャネル層１５を浅くかつ高濃度にすることにより、ΔＶｔｈ（ゲートしきい値電圧Ｖｔｈの変動量）が温度に依存しても小さく変化し、温度に依存して大きく変化する変化特性４２に比して温度特性が良好になる。
【００２２】
また加速電圧の範囲の下限値４０ｋｅＶについては次のように決定される。４０ｋｅＶ
以下の加速電圧では、シリコンイオンがＧａＡｓ基板１１の内部に達するにはエネルギが不足し、キャリアは表面近傍にしか達することができない。ＧａＡｓ基板１１の表面には表面不純物準位（ダングリングボンド＝未結合対）が存在し、打ち込まれたシリコンイオン（不純物）はこの準位にトラップされ、キャリアとして働くことができない。よってＧａＡｓ電界効果トランジスタ１２を機能させるためには４０ｋｅＶ以上が必要である。
【００２３】
以上により、図１の（Ａ）に示される本実施形態に係るＧａＡｓ電界効果トランジスタ１２が形成される。活性領域であるチャネル層１５は、高いイオン濃度でかつ浅く作られ、ＧａＡｓ基板１１内の表面近傍の上層部分に形成されている。これに対して従来の製造方法で作られるＧａＡｓ電界効果トランジスタは、図１の（Ｂ）に示されるように、対照的に、チャネル層２１がＧａＡｓ基板１１内の表面近くの領域において相対的に低いイオン濃度でかつ深く作られている。なお、図１の（Ｂ）において、（Ａ）で説明した要素と同じ要素には同一の符号を付している。
【００２４】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【産業上の利用可能性】
【００２５】
本発明は、ゲートしきい値電圧の温度特性が良好なＧａＡｓ電界効果トランジスタの実現に利用される。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る半導体装置（ＧａＡｓ電界効果トランジスタ）の構造（Ａ）と従来の同じ半導体装置の構造（Ｂ）を示す縦断面図である。
【図２】本実施形態に係る半導体装置の製造工程を示す工程図である。
【図３】本実施形態に係る半導体装置の条件を得ることについて加速電圧を変化させたときのドーズ量−Ｖｔｈ特性を示すグラフである。
【図４】加速電圧６０ｋｅＶ，１２０ｋｅＶの場合の温度−ΔＶｔｈ特性を示すグラフである。
【符号の説明】
【００２７】
１１  ＧａＡｓ基板
１２  ＧａＡｓ電界効果トランジスタ
１３  ソース領域
１４  ドレイン領域
１５  チャネル層
１６  ソース電極
１７  ドレイン電極
１８  ゲート電極
２１  チャネル層
【図１】
2008251880.tif 000003
【図２】
2008251880.tif 000004
【図３】
2008251880.tif 000005
【図４】
2008251880.tif 000006