(57)【要約】【課題】表面の汚れを除去しまたは表面の汚れを抑制することのできる光学素子を提供する。【解決手段】本発明による光学素子は、光学素子の表面にバイアス電圧を印加するための電圧源（１０５）と、前記光学素子の前記表面に光が照射される際に生じる光電子電流を測定するための電流計（１０７）と、を備える。前記光学素子は、前記光学素子の前記表面に光が照射される際に生じる光電子電流を変化させるように、前記電圧源の電圧を調整することができるように構成されたことを特徴とする。【選択図】図３Ａ
2008227082.tif 000002
【特許請求の範囲】
【請求項１】
光学素子の表面にバイアス電圧を印加するための電圧源と、
前記光学素子の前記表面に光が照射される際に生じる光電子電流を測定するための電流計と、を備え、
前記光学素子の前記表面に光が照射される際に生じる光電子電流を変化させるように、前記電圧源の電圧を調整することができるように構成されたことを特徴とする光学素子。
【請求項２】
前記電流計が前記光学素子の前記表面から流れる光電子電流を測定することを特徴とする請求項１に記載の光学素子。
【請求項３】
前記表面と接地点との間に、前記電圧源と前記電流計とを直列に配置したことを特徴とする請求項２に記載の光学素子。
【請求項４】
前記電流計が前記光学素子の表面から放出された光電子をとらえて電流を測定することを特徴とする請求項１に記載の光学素子。
【請求項５】
前記光がＥＵＶ光であることを特徴とする請求項１から４のいずれか１項に記載の光学素子。
【請求項６】
請求項１から５のいずれか１項に記載された光学素子を少なくとも１つ備えたことを特徴とする露光装置。
【請求項７】
請求項６に記載された露光装置を使用して露光転写する工程を有することを特徴とする半導体デバイスの製造方法。
【請求項８】
光学素子の表面に付着した物質の成分を定める物質特定方法であって、前記光学素子に光を照射しながら、
前記光学素子の前記表面にバイアス電圧を印加し、印加したバイアス電圧を変化させながら、前記光学素子に照射された光によって生じる光電子電流を測定し、
前記印加したバイアス電圧の値と測定した光電子電流の値との関係から、前記光学素子の前記表面に付着した物質の成分を定めることを含む物質特定方法。
【請求項９】
前記印加したバイアス電圧の値Ｖに関する前記測定した光電子電流の値Ｉの微分値を求め、前記微分値から前記光学素子の前記表面に付着した物質の伝導帯の電子状態密度を求めることによって、前記表面に付着した物質の成分を定めることを特徴とする請求項８に記載の物質特定方法。
【請求項１０】
前記表面と接地点との間に、前記表面にバイアス電圧を印加する電圧源と前記表面に光が照射されることによって生じる光電子電流を測定する電流計とを直列に配置したことを特徴とする請求項８または９に記載の物質特定方法。
【請求項１１】
前記光がＥＵＶ光であることを特徴とする請求項８から１０のいずれか１項に記載の物質特定方法。
【請求項１２】
光学素子の劣化を抑制する劣化抑制方法であって、前記光学素子に光を照射しながら、
前記光学素子の前記表面にバイアス電圧を印加し、
前記光学素子に照射された光によって生じる光電子電流を抑制するように前記バイアス電圧を調整することを含む光学素子の劣化抑制方法。
【請求項１３】
前記表面と接地点との間に、前記表面にバイアス電圧を印加する電圧源と前記表面に光が照射されることによって生じる光電子電流を測定する電流計とを直列に配置したことを特徴とする請求項１２に記載の光学素子の劣化抑制方法。
【請求項１４】
前記光がＥＵＶ光であることを特徴とする請求項１２または１３に記載の光学素子の劣化抑制方法。
【請求項１５】
前記光学素子に照射された光によって生じる光電子電流を抑制することによって前記光学素子の表面の汚れを抑制する請求項１２から１４のいずれか１項に記載の光学素子の劣化抑制方法。
【請求項１６】
前記光学素子に照射された光によって生じる光電子電流を抑制することによって前記光学素子の基板材料の劣化を抑制する請求項１２から１４のいずれか１項に記載の光学素子の劣化抑制方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＵＶ（Extreme Ultraviolet）光用の光学素子、該光学素子を使用した露光装置および該露光装置を使用して露光転写する工程を有する半導体デバイスの製造方法に関するものである。また、本発明は、ＥＵＶ光用の光学素子の表面に付着した物質の成分を定める物質特定方法およびＥＵＶ光用の光学素子の劣化を抑制する劣化抑制方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路の微細化に伴い、光の回折限界によって制限される光学系の解像力を向上させるために、従来の紫外線に代えてこれより短い波長（１１〜１４ｎｍ）のＥＵＶ（Extreme Ultraviolet）光（極端紫外線）を使用した投影リソグラフィ技術が開発されている（たとえば、特許文献１）。この技術は、最近ではＥＵＶリソグラフィと呼ばれており、従来の波長１９０ｎｍ程度の光線を用いた光リソグラフィでは実現不可能な、４５ｎｍ以下の解像力を得られる技術として期待されている。
【０００３】
ＥＵＶ光の屈折率はほとんどの物質で１に近いので、ＥＵＶ光用の光学素子として透過屈折型の光学素子を使用することができない。そこで、ＥＵＶ光用の光学素子としては、基板上に多層膜を積層した多層膜反射鏡などが使用される。
【特許文献１】米国特許６８３３２２３号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
露光装置において多層膜反射鏡などの光学素子を長期間使用すると、光学素子の表面にパーティクルが付着したり、光学素子の表面が酸化したり、光学素子の表面にカーボン膜が生成されたりする。また、光学素子の基板材料が劣化する。光学素子にこのような変化が生じると、光学素子の反射率などの光学特性が劣化する。光学素子の光学特性が劣化すると、露光装置のスループットが減少し、露光安定性が低下し、露光ムラが生じるなど、露光装置全体の性能が劣化する。
【０００５】
したがって、劣化を抑制することのできる光学素子、該光学素子を使用した露光装置および該露光装置を使用して露光転写する工程を有する半導体デバイスの製造方法に対するニーズがある。また、光学素子の表面に付着した物質の成分を定める物質特定方法および光学素子の劣化を抑制する劣化抑制方法に対するニーズがある。
【課題を解決するための手段】
【０００６】
本発明の第１の態様による光学素子は、光学素子の表面にバイアス電圧を印加するための電圧源と、前記光学素子の前記表面に光が照射される際に生じる光電子電流を測定するための電流計と、を備える。前記光学素子は、前記光学素子の前記表面に光が照射される際に生じる光電子電流を変化させるように、前記電圧源の電圧を調整することができるように構成されたことを特徴とする。
【０００７】
本発明の第２の態様による、光学素子の表面に付着した物質の成分を定める物質特定方法は、前記光学素子に光を照射しながら、前記光学素子の前記表面にバイアス電圧を印加し、印加したバイアス電圧を変化させながら、前記光学素子に照射された光によって生じる光電子電流を測定し、前記印加したバイアス電圧の値と測定した光電子電流の値との関係から、前記光学素子の前記表面に付着した物質の成分を定めることを含む。
【０００８】
本発明の第３の態様による光学素子の劣化を抑制する劣化抑制方法は、前記光学素子に光を照射しながら、前記光学素子の前記表面にバイアス電圧を印加し、前記光学素子に照射された光によって生じる光電子電流を抑制するように前記バイアス電圧を調整することを含む。
【発明の効果】
【０００９】
本発明の光学素子によれば、電圧源によって光学素子の表面に印加するバイアス電圧を変化させながら電流計によって光電子電流を測定することができる。本発明の光学素子の表面に付着した物質の成分を定める物質特定方法によれば、印加したバイアス電圧の値と測定した光電子電流の値との関係から、光学素子の表面に付着した物質の成分を定めることができる。本方法によって物質を特定した後、該物質を除去するのに適した対策を実施することにより該物質を除去することができる。本発明の光学素子の劣化を抑制する劣化抑制方法によれば、光学素子の表面にバイアス電圧を印加することによって光学素子表面からの光電子の放出を抑制し、光電子の放出に起因する、光学素子の劣化を抑制することができる。
【発明を実施するための最良の形態】
【００１０】
図１は、光学素子の表面の、電子の状態密度とエネルギーレベルとの関係を示す図である。図１（ａ）は、光学素子の表面にバイアス電圧をかけない場合における電子の状態密度とエネルギーレベルとの関係を示す図である。図１（ｂ）は、光学素子の表面にバイアス電圧(Ｖ)をかけた場合における電子の状態密度とエネルギーレベルとの関係を示す図である。
【００１１】
光学素子の表面にバイアス電圧(Ｖ)を印加しながら、ｈｖ＝９３（電子ボルト）のエネルギーを有するＥＵＶ光を照射すると以下の関係式が成立する。
【数１】
2008227082.tif 000003
ここで、Ｅｂは表面物質のフェルミ準位から真空準位までのエネルギー（仕事関数）、Ｅｋは放出される光電子のエネルギー、ｅは電気素量である。
【００１２】
光学素子の表面に印加するバイアス電圧Ｖをゼロから増加させてゆくと、放出される光電子のエネルギーＥｋは減少する。  図１（ａ）においては、Ｖ＝０であり、図１（ｂ）においては、Ｅｋ＝０である。
【００１３】
放出される光電子のエネルギーＥｋは、光電子電流Ｉとして測定することができる。電子の状態密度関数を
【数２】
2008227082.tif 000004
とすると、図１から明らかなように、
【数３】
2008227082.tif 000005
が成立する。式（２）において、Ｅはエネルギーの固定値（常数）である。そこで、光学素子の表面に印加するバイアス電圧Ｖを変化させながら光電子電流Ｉを測定することによって、電子の状態密度関数
【数４】
2008227082.tif 000006
を求めることができる。具体的に以下の式（３）から、光電子電流Ｉの、バイアス電圧Ｖに対する微分値ｄＩ／ｄＶを求めることによって、電子の状態密度関数
【数５】
2008227082.tif 000007
を得ることができる。
【数６】
2008227082.tif 000008
ただし、電子の状態密度関数
【数７】
2008227082.tif 000009
は、ＥＵＶ光のエネルギー９３（電子ボルト）内に存在する伝導帯の状態密度となる。
【００１４】
ここで、ＥＵＶ光の照射によって生じる光電子は小さいエネルギーしか持たず、電子の平均自由行程はナノメートル以下と小さい。そのため、光学素子の表面からサブナノメーターの深さからしか光電子は放出されず、電子の状態密度は、光学素子の表面に付着するかまたは光学素子の表面に生成された物質を含む表面の物質の値である。電子の状態密度関数の形状は、酸化物、カーボン膜、パーティクルなどの元素、化学結合状態により異なるので、電子の状態密度関数を求めることにより、それらを区別することができる。したがって、光学素子表面の物質を特定することができる。
【００１５】
図２は、バイアス電圧Ｖの変化に対する光電子電流Ｉの変化の一例を示す図である。上記のように微分値を求めなくとも、バイアス電圧Ｖに対する光電子電流Ｉの曲線の形状から光学素子表面の物質を特定することもできる。
【００１６】
図３Ａは、本発明の一実施形態による光学素子１００の構成を示す図である。光学素子１００は、基板１０１とその上に形成された多層膜１０３とを備える。多層膜１０３の表面と接地点との間に電圧源１０５と電流計１０７とが直列に接続される。多層膜１０３は、シリコン層とモリブデン層が交互に形成された多層膜であり導体であるので、その表面に電線を接続すればよい。例えば、図３Ａに図示しない多層膜の外側の金属ハウジングに端子を設け、端子上に多層膜の表面部分を延伸させて端子面に電線を接続してもよい。電圧源１０５は、１００（電子ボルト）程度のバイアス電圧値を調整しながら印加することのできる電位計であってもよい。電流計１０７は、バイアス電圧を印加した状態でナノアンペアレベルの電流が測定できればよい。
【００１７】
図３Ｂは、本発明の他の実施形態による光学素子１５０の構成を示す図である。電圧源１０５は、多層膜１０３の表面と接地点との間に設置される。多層膜１０３の表面から放出された光電子をとらえる板１０９が設置され、電流計１０７は、以下１０９と接地点との間に設置される。本実施形態においては、多層膜１０３の表面から放出された光電子をとらえて電流が測定される。
【００１８】
図４は、本発明の一実施形態による、光学素子の表面に付着した物質の成分を定める物質特定方法を示す流れ図である。本実施形態において、図３Ａに示した光学素子１００または図３Ｂに示した光学素子１５０を使用してもよい。
【００１９】
図４のステップＳ４０１０において、光学素子の膜表面にバイアス電圧を印加する。
【００２０】
図４のステップＳ４０２０において、光学素子の膜表面に印加するバイアス電圧を変化させて、光電子電流を測定し、バイアス電圧に対する光電子電流曲線を求める。
【００２１】
図４のステップＳ４０３０において、バイアス電圧に対する光電子電流の微分値を求める。
【００２２】
図４のステップＳ４０４０において、バイアス電圧に対する光電子電流の微分値から、光学素子表面の電子の状態密度関数を推定し、その結果に基づいて光学素子表面の物質を特定する。
【００２３】
光学素子表面の物質を特定できれば、特定した物質を除去することもできる。たとえば、光学素子表面の物質が酸化膜であれば、露光装置内に水素などの還元性ガスを導入して除去することができる。また、光学素子表面の物質が汚れやカーボン膜であれば、露光装置内に酸素などの酸化性ガスを導入して除去することができる。
【００２４】
図５は、本発明の一実施形態による、光学素子の劣化を抑制する劣化抑制方法を示す流れ図である。本実施形態において、図３Ａに示した光学素子１００または図３Ｂに示した光学素子１５０を使用してもよい。光学素子の劣化は、以下に説明するように光学素子の表面の汚れや光学素子の基板材料の劣化によるものである。なお、本明細書および特許請求の範囲において、「光学素子の表面の汚れ」とは、光学素子表面の酸化物、カーボン膜およびパーティクルなどを含むものとする。
【００２５】
図５のステップＳ５０１０において、光学素子の膜表面にバイアス電圧を印加する。
【００２６】
図５のステップＳ５０２０において、光電子電流を抑制するように、光学素子の膜表面に印加するバイアス電圧を調整する。図２に示すように、バイアス電圧を一定値以上とすれば光電子電流は抑制される。
【００２７】
ＥＵＶ光が光学素子に照射されたときに放出される光電子は、光学素子表面に吸着していた有機物や真空中に存在する有機物に衝突し、活性種を生成して、光学素子表面にカーボン膜が生成する原因となる。また、光電子は、露光装置内で、対向する光学素子に衝突して、基板材料を劣化させる問題や電気的ノイズ、パーティクルなどを発生する問題を引き起こす。
【００２８】
また、ＥＵＶ光照射による光学素子表面の酸化は
M→M＋＋e-
のような金属の電子放出（酸化反応）によって引き起こされる。そこでバイアス電圧をかけて電子を流し込むことによって逆反応を促進し酸化反応を抑制することが可能となる。
【００２９】
このように、光電子電流を抑制するように、光学素子にバイアス電圧や変調バイアス電圧を印加することで、光電子表面からの光電子放出を抑制し、光学素子の表面の汚れや光学素子の基板材料の劣化を抑制することが可能となる。
【００３０】
図６は、本発明の一実施形態によるＥＵＶ露光装置の構成を示す図である。
【００３１】
ＥＵＶ露光装置は、ＥＵＶ光源３１、照明光学系３３および投影光学系３０１を含む。
【００３２】
ＥＵＶ光源３１から放出されたＥＵＶ光３２は、コリメータミラーとして作用する凹面反射鏡３４を介してほぼ平行光束となり、一対のフライアイミラー３５ａおよび３５ｂからなるオプティカルインテグレータ３５に入射する。
【００３３】
こうして、フライアイミラー３５ａの反射面の近傍、すなわちオプティカルインテグレータ３５の射出面の近傍には、所定の形状を有する実質的な面光源が形成される。実質的な面光源からの光は平面反射鏡３６により偏向された後、マスク(レチクル)Ｍ上に細長い円弧状の照明領域を形成する。ここで、円弧状の照明領域を形成するための開口板は、図示していない。マスクＭの表面で反射された光は、その後、投影光学系３０１の多層膜反射鏡Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６で順に反射されて、露光光１として、マスクＭの表面に形成されたパターンの像を、レジスト３を塗布したウエハ２（感応基板）上に形成する。
【００３４】
光源３１内の、図６に図示しない集光反射鏡、反射鏡３６および反射鏡Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６などの光学素子として、図３Ａまたは図３Ｂに示した本発明の実施形態による光学素子を使用することができる。
【００３５】
本実施形態によるＥＵＶ露光装置においては、光学素子の表面の物質を特定し除去することや、光学素子表面からの光電子の放出を抑制することができる。したがって、光学素子の光学特性が長期間使用しても維持されるので、本実施形態によるＥＵＶ露光装置は、スループット、露光安定性および均一露光性など、露光装置全体の性能が長期間使用しても維持される。
【００３６】
以下、本発明に係わる半導体デバイスの製造方法の実施の形態の例を説明する。
【００３７】
図７は、本発明の半導体デバイス製造方法の実施形態の一例を示す流れ図である。この例の製造工程は以下の各工程を含む。
【００３８】
（１）ウエハを製造するウエハ製造工程(またはウエハを準備するウエハ準備工程)
（２）露光に使用するマスクを製作するマスク製造工程(またはマスクを準備するマスク準備工程)
（３）ウエハに必要な露光処理を行うウエハプロセッシング工程
（４）ウエハ上に形成されたチップを１個ずつ切り出し、動作可能にならしめるチップ組立工程
（５）できたチップを検査するチップ検査工程
なお、それぞれの工程はさらにいくつかのサブ工程からなっている。
【００３９】
これらの主工程の中で、半導体デバイスの性能に決定的な影響を及ぼす主工程がウエハプロセッシング工程である。この工程では、設計された回路パターンをウエハ上に順次積層し、メモリやＭＰＵとして動作するチップを多数形成する。このウエハプロセッシング工程は、以下の各工程を含む。
【００４０】
（１）絶縁層となる誘電体膜や配線部、あるいは電極部を形成する金属薄膜などを形成する薄膜形成工程（ＣＶＤやスパッタリングなどを用いる）
（２）この薄膜層やウエハ基板を酸化する酸化工程
（３）薄膜層やウエハ基板などを選択的に加工するためにマスク（レチクル）を用いてレジストのパターンを形成するリソグラフィ工程
（４）レジストパターンにしたがって薄膜層や基板を加工するエッチング工程（たとえばドライエッチング技術を用いる）
（５）イオン・不純物注入拡散工程
（６）レジスト剥離工程
（７）さらに加工されたウエハを検査する検査工程
なお、ウエハプロセッシング工程は必要な層数だけ繰り返し行い、設計通り動作する半導体デバイスを製造する。
【００４１】
本実施形態においては、上記リソグラフィ工程において、本発明による光学素子を備えた本発明によるＥＵＶ露光装置を使用している。したがって、高いスループット、露光安定性および均一露光性でリソグラフィ工程を実施して半導体デバイスを製造することができる。
【００４２】
本発明の実施形態による光学素子によれば、光学素子の表面に印加するバイアス電圧を変化させながら光電子電流を測定することができる。その結果、バイアス電圧と光電子電流との関係から光学素子表面の物質を特定し除去することや、バイアス電圧を調整して光電子電流を抑制し、光学素子表面から放出される光電子を抑制することができる。
【００４３】
本発明の実施形態による光学素子の表面に付着した物質の成分を定める物質特定方法によれば、印加したバイアス電圧の値と測定した光電子電流の値との関係から、光学素子の表面に付着した物質の電子の状態密度関数を推定し、該物質の成分を定めることができる。本方法によって物質を特定した後、該物質を除去するのに適した対策を実施することにより該物質を除去することができる。
【００４４】
本発明の実施形態による光学素子の劣化を抑制する劣化抑制方法によれば、光学素子の表面にバイアス電圧を印加し、光学素子に照射された光によって生じる光電子電流を抑制するようにバイアス電圧を調整することができる。その結果、光学素子表面からの光電子の放出を抑制し、光電子の放出に起因する、光学素子表面の汚れや光学素子の基板材料の劣化を抑制することができる。
【図面の簡単な説明】
【００４５】
【図１】光学素子の表面の、電子の状態密度とエネルギーレベルとの関係を示す図である。
【図２】バイアス電圧の変化に対する光電子電流の変化の一例を示す図である。
【図３Ａ】本発明の一実施形態による光学素子の構成を示す図である。
【図３Ｂ】本発明の他の実施形態による光学素子の構成を示す図である。
【図４】本発明の一実施形態による、光学素子の表面に付着した物質の成分を定める物質特定方法を示す流れ図である。
【図５】本発明の一実施形態による、光学素子の劣化を抑制する劣化抑制方法を示す流れ図である。
【図６】本発明の一実施形態によるＥＵＶ露光装置の構成を示す図である。
【図７】本発明の半導体デバイス製造方法の実施形態の一例を示す流れ図である。
【符号の説明】
【００４６】
１００，１５０…光学素子、１０１…基板、１０３…多層膜、１０５…電圧源、１０７…電流計
【図１】
2008227082.tif 000010
【図２】
2008227082.tif 000011
【図３Ａ】
2008227082.tif 000012
【図３Ｂ】
2008227082.tif 000013
【図４】
2008227082.tif 000014
【図５】
2008227082.tif 000015
【図６】
2008227082.tif 000016
【図７】
2008227082.tif 000017