(57)【要約】【課題】  経路切り替えに伴うスタブが本質的に形成されないプリント基板を実現する。【解決手段】  プリント基板上に実装される第１回路乃至第ｎ（ｎ≧２）回路に接続され、互いに近接して前記プリント基板上に配置された第１パッド乃至第ｎパッドと、これら第１パッド乃至第ｎパッドに近接し、これらと略等距離を隔てて前記プリント基板上に配置された信号パッドと、を備える。【選択図】                    図１
2008251808.tif 000002
【特許請求の範囲】
【請求項１】
プリント基板上に実装される第１回路乃至第ｎ（ｎ≧２）回路に接続され、互いに近接して前記プリント基板上に配置された第１パッド乃至第ｎパッドと、
これら第１パッド乃至第ｎパッドに近接し、これらと略等距離を隔てて前記プリント基板上に配置された信号パッドと、
を備えることを特徴とするプリント基板。
【請求項２】
前記信号パッドと前記第１パッド乃至第ｎパッド間を選択的に接続するチップ受動素子を備えることを特徴とする請求項１に記載のプリント基板。
【請求項３】
前記チップ受動素子の接続角度を、前記信号パッドに接続されるプリント配線の方向に対して９０°以上の所定角度としたことを特徴とする請求項２に記載のプリント基板。
【請求項４】
プリント基板上に実装される電子部品の入力端子及び出力端子に接続される、前記プリント基板上に配置された第１入力パッド及び第１出力パッドと、
これら第１入力パッド及び第１出力パッドに近接して前記プリント基板上に配置されると共に、直結接続された第２入力パッド及び第２出力パッドと、
前記第１入力パッド及び前記第２入力パッドに近接し、これらと略等距離を隔てて前記プリント基板上に配置された信号入力パッドと、
前記第１出力パッド及び前記第２出力パッドに近接し、これらと略等距離を隔てて前記プリント基板上に配置された信号出力パッドと、
を備えることを特徴とするプリント基板。
【請求項５】
前記信号入力パッドと前記第１入力パッドまたは前記第２入力パッド間を選択的に接続する第１チップ受動素子と、
前記信号出力パッドと前記第１出力パッドまたは前記第２出力パッド間を選択的に接続する第２チップ受動素子と、
を備えることを特徴とする請求項４に記載のプリント基板。
【請求項６】
前記チップ受動素子は、チップ抵抗、ゼロΩチップ抵抗、チップコンデンサ、チップインダクタのいずれかであることを特徴とする請求項２乃至５のいずれかに記載のプリント基板。
【請求項７】
前記チップ受動素子は、自動実装により前記プリント基板に実装されることを特徴とする請求項２乃至６のいずれかに記載のプリント基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一プリント基板上で経路を選択できるプリント基板、特に高速デジタル信号や高周波信号を入出力するＩＣの試験を行うＩＣテスタ等に使用されるプリント基板に関するものである。
【背景技術】
【０００２】
高周波信号或いは高速パルス信号を扱うプリント基板に関しては特許文献１に技術開示がある。マイクロ波領域で作動するＩＣテスタ等では、搭載される電子回路を実装するプリント基板は、基板自身の構造に起因する信号波形の劣化を最小限に抑制する必要がある。
【０００３】
図５は、同一プリント基板上で経路を選択できる従来のプリント基板の構成例を示す平面図である。図５（Ａ）は、信号がＩＣ等の電子部品１０をバイパスする実施形態を示す。図５（Ｂ）は、信号が電子部品１０を経由する実施形態を示す。
【０００４】
プリント基板上に実装される電子部品１０の入力端子及び出力端子は、プリント配線Ｐ１１及びＰ１２により、プリント基板上に配置された第１入力パッド２１及び第１出力パッド２２に接続されている。
【０００５】
これら第１入力パッド２１及び第１出力パッド２２に近接して、プリント配線Ｐ２０を介して互いに直結接続された第２入力パッド３１及び第２出力パッド３２がプリント基板上に配置されている。
【０００６】
第１入力パッド２１及び第１出力パッド２２に近接し、これらと所定距離を隔てて信号入力パッド４１及び信号出力パッド４２がプリント基板上に配置されている。同様に、第２入力パッド３１及び第２出力パッド３２に近接し、これらと所定距離を隔てて入力側補助パッド５１及び出力側補助パッド５２がプリント基板上に配置されている。
【０００７】
信号入力パッド４１は、プリント配線Ｐ３１を介して入力信号が与えられると共に、プリント配線Ｐ４１により入力側補助パッド５１に直結接続されている。同様に、信号出力パッド４２は、プリント配線Ｐ３２より信号が出力されると共に、プリント配線Ｐ４２により出力側補助パッド５２に直結接続されている。
【０００８】
プリント配線Ｐ３１とプリント配線Ｐ４１の成す角度及びプリント配線Ｐ３２とプリント配線Ｐ４２の成す角度は、略９０度とされている。
【０００９】
信号入力パッド４１と第１入力パッド２１の距離及び入力側補助パッド５１と第２入力パッド３１の距離は略等距離とされている。同様に、信号出力パッド４２と第１出力パッド２２の距離及び出力側補助パッド５２と第２出力パッド３２の距離も略等距離とされている。
【００１０】
図５（Ａ）の実施形態では、ゼロΩチップ抵抗６１により入力側補助パッド５１と第２入力パッド３１が短絡接続されている。同様に、ゼロΩチップ抵抗６２により出力側補助パッド５２と第２出力パッド３２が短絡接続されている。
【００１１】
これらゼロΩチップ抵抗６１及び６２は、自動実装により前記プリント基板に実装される。この接続で、プリント配線Ｐ４１に与えられた信号はプリント配線Ｐ２０により電子部品１０をバイパスしてプリント配線Ｐ３２に出力される。
【００１２】
図５（Ｂ）では、ゼロΩチップ抵抗６１により信号入力パッド４１と第１入力パッド２１が短絡接続されている。同様に、ゼロΩチップ抵抗６２により信号出力パッド４２と第１出力パッド２２が短絡接続されている。この接続で、プリント配線Ｐ３１に与えられた信号はプリント配線Ｐ１１を経由して電子部品１０に入力され、プリント配線Ｐ１２を経由してプリント配線Ｐ３２に出力される。
【００１３】
【特許文献１】特開平６−８５５１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
従来のプリント基板の構造では、次のような問題がある。
（１）図５（Ｂ）の実施形態で信号を電子回路１０に入力する経路選択をした場合に、信号入力パッド４１と入力側補助パッド５１を結合するプリント配線Ｐ４１及び信号出力パッド４２と出力側補助パッド５２を結合するプリント配線Ｐ４２が、電子部品１０の信号入力経路及び信号出力経路を形成するプリント配線に対して略９０度を成す等価的なスタブとして機能する。
【００１５】
（２）特に５０Ωなど特定のインピーダンスを成すマイクロストリップラインにスタブが付くと、そのスタブの長さと周波数の関係により、そのスタブが容量性のコンデンサに見えたり、誘導性のインダクタンスに見えたりする。
【００１６】
（３）そのため、スタブ部分にてインピーダンスの不整合を生じてしまう。特に高速なデジタル信号においてはこのスタブが原因で反射が起こり、大きく波形品位が悪化すると信号のＥＹＥ開口が狭くなり、デジタル信号では正確なデータを取得できない場合が生ずる。
【００１７】
（４）また、高周波信号の伝送においては、伝送路の損失増加や周波数特性の悪化をもたらす。さらに、この例ではＩＣ等の電子部品を通すか通さないかの分岐のため、ＩＣ等の電子部品を通したことによる波形品位の悪化なのか、プリント基板による影響なのか区別することができない。
【００１８】
（５）また、高速デジタル信号や高周波信号を入出力するＩＣの試験を行うＩＣテスタの測定用回路においては、ＤＵＴ（Device Under Test）の出力する高速信号の波形品位をより正確に試験するために、波形崩れの非常に少ない測定用回路が求められる。ＩＣテスタのプローブカードやパフォーマンスボード、ＩＣテスタ内部の計測モジュールのプリント基板のパターンにこの様なスタブがあると、このスタブの影響によりＤＵＴから出力される高速デジタル信号の波形品位が伝送途中で劣化し、正確な測定ができなくなる。
【００１９】
（６）また、高周波信号を入出力するＤＵＴの測定においては、伝送路の損失が増加したり周波数特性が悪化し、同じく正確な測定ができなくなる。図６は、スタブによる反射に起因する波形劣化を示す波形図である。図６（Ａ）はスタブがない場合の波形図、図６（Ｂ）はスタブにより劣化した波形図を示している。
【００２０】
本発明は上述した問題点を解決するためになされたものであり、経路切り替えに伴うスタブが本質的に形成されないプリント基板の実現を目的としている。
【課題を解決するための手段】
【００２１】
このような課題を達成するために、本発明は次の通りの構成になっている。
（１）プリント基板上に実装される第１回路乃至第ｎ（ｎ≧２）回路に接続され、互いに近接して前記プリント基板上に配置された第１パッド乃至第ｎパッドと、
これら第１パッド乃至第ｎパッドに近接し、これらと略等距離を隔てて前記プリント基板上に配置された信号パッドと、
を備えることを特徴とするプリント基板。
【００２２】
（２）前記信号パッドと前記第１パッド乃至第ｎパッド間を選択的に接続するチップ受動素子を備えることを特徴とする（１）に記載のプリント基板。
【００２３】
（３）前記チップ受動素子の接続角度を、前記信号パッドに接続されるプリント配線の方向に対して９０°以上の所定角度としたことを特徴とする（２）に記載のプリント基板。
【００２４】
（４）プリント基板上に実装される電子部品の入力端子及び出力端子に接続される、前記プリント基板上に配置された第１入力パッド及び第１出力パッドと、
これら第１入力パッド及び第１出力パッドに近接して前記プリント基板上に配置されると共に、直結接続された第２入力パッド及び第２出力パッドと、
前記第１入力パッド及び前記第２入力パッドに近接し、これらと略等距離を隔てて前記プリント基板上に配置された信号入力パッドと、
前記第１出力パッド及び前記第２出力パッドに近接し、これらと略等距離を隔てて前記プリント基板上に配置された信号出力パッドと、
を備えることを特徴とするプリント基板。
【００２５】
（５）前記信号入力パッドと前記第１入力パッドまたは前記第２入力パッド間を選択的に接続する第１チップ受動素子と、
前記信号出力パッドと前記第１出力パッドまたは前記第２出力パッド間を選択的に接続する第２チップ受動素子と、
を備えることを特徴とする（４）に記載のプリント基板。
【００２６】
（６）前記チップ受動素子は、チップ抵抗、ゼロΩチップ抵抗、チップコンデンサ、チップインダクタのいずれかであることを特徴とする（２）乃至（５）のいずれかに記載のプリント基板。
【００２７】
（７）前記チップ受動素子は、自動実装により前記プリント基板に実装されることを特徴とする（２）乃至（６）のいずれかに記載のプリント基板。
【発明の効果】
【００２８】
本発明によれば、次のような効果を期待することができる。
（１）本発明のプリント基板では、どの経路を選択してもスタブが形成されないので、プリント基板の構造に起因するインピーダンスの不整合を防ぐことができる。
【００２９】
（２）これにより、特に高速なデジタル信号においては反射を防ぎ、信号の波形品位の悪化を防ぐことができる。更に、波形品位の悪化によりＥＹＥ開口が狭くなり、デジタル信号では正確なデータを取得できない問題も防ぐことができる。
【００３０】
（３）高周波信号においては、伝送路の損失の増加や周波数特性の悪化を防ぐことができる。更に、ＩＣ等の電子部品を通すか通さないかの分岐パターンにおいて、ＩＣ等の電子部品を通したことによる波形品位の悪化なのか、プリント基板による影響なのかを区別することができる。
【００３１】
（４）また、高速デジタル信号や高周波信号を入出力するＩＣの試験を行うＩＣテスタの測定用回路においては、ＩＣテスタのプローブカードやパフォーマンスボード、ＩＣテスタ内部の計測モジュールのプリント基板のパターンにスタブを生じさせないことにより、スタブの影響によってＤＵＴから出力される高速デジタル信号波形品位が伝送途中で劣化し、正確な測定ができなくなるという問題を防ぐことができる。
【００３２】
（５）また、高周波信号を入出力するＤＵＴの測定においては、伝送路の損失が増加したり周波数測定が悪化することがなくなるため、やはり正確な測定が可能となる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明を図面により詳細に説明する。図１は、本発明を適用したプリント基板の基本構成を示す平面図である。
【００３４】
プリント基板上に実装される第１回路１０１，第２回路１０２，…第ｎ（ｎ≧２）回路１０ｎに接続され、互いに近接して第１パッド２０１，第２パッド２０２，…第ｎパッド２０ｎがプリント基板上に配置されている。
【００３５】
これら第１パッド２０１乃至第ｎパッド２０ｎに近接し、これらと略等距離を隔てて信号パッド４００がプリント基板上に配置されている。この信号パッド４００と第１パッド２０１乃至第ｎパッド２０ｎ間をチップ受動素子６００により選択的に接続する。
【００３６】
このように、信号パッド４００を、第１パッド２０１乃至第ｎパッド２０ｎに対する共有パッドとする構成により、経路切り替えに伴うスタブが形成されないプリント基板を実現することが可能となる。このようなプリント基板構造としても、実装するチップ受動素子６００は１個なので、チップ受動素子同士がぶつかることはなく、マウンタによる自動実装が可能となる。
【００３７】
尚、第１パッド２０１乃至第ｎパッド２０ｎが信号パッド４００に対して９０°の角度で配置される場合には、共有パッドとなる信号パッド４００の形状は、チップ受動素子を縦、横どのようにおいてもはんだがきちんとつくように、正方形のパッド形状にするのも有効である。
【００３８】
また、マウンタで４５°や３０°等の角度をつけて実装可能な場合には、共有パッドとなる信号パッド４００の形状を図示のように丸型にすることで、任意の角度での実装や、３経路以上の経路選択に対応することが可能となる。
【００３９】
図２は、チップ受動素子の取り付け角度を説明する平面図である。マイクロ波を扱うプリント基板では、プリント配線が９０°以下の角度で屈曲する箇所で反射が生じて波形劣化の原因となるので、屈曲部は９０°以上の鈍角とする形状が望ましい。
【００４０】
図２の実施形態では、チップ受動素子６００の接続角度を、信号パッド４００に接続されるプリント配線Ｐ３０の方向に対して１３５°とし、９０°以下の屈曲を避けている。この手法により、全ての実装方向を、共通パッドに接続されるプリント配線の方向に対して鈍角を保つことが可能となり、信号線に対し９０°以下の急角度でチップ受動素子を実装することで生じる微妙な波形品位の劣化を防ぐことが可能となる。
【００４１】
本発明で用いられるチップ受動素子６００としては、図５で示したゼロΩチップ抵抗の他、ＤＣカット用のチップコンデンサ、必要に応じてチップ抵抗、チップインダクタ等を選択することが可能である。
【００４２】
図３は、本発明を適用したプリント基板の一実施形態を示す平面図である。この実施形態は、同一プリント基板上で経路を選択できる図５で説明した従来のプリント基板の構成例に対応する平面図である。図５で説明した従来構造のプリント基板と同一要素には同一符号を付して説明を省略する。
【００４３】
プリント基板上に実装される電子部品１０の入力端子及び出力端子に接続される、プリント基板上に配置された第１入力パッド２０１及び第１出力パッド２０２並びにこれら第１入力パッド及び第１出力パッドに近接してプリント基板上に配置されると共に、直結接続された第２入力パッド３０１及び第２出力パッド３０２の構成は、従来構成と同一である。
【００４４】
この実施形態でのプリント基板の特徴部は、第１入力パッド２０１及び第２入力パッド３０１に近接し、これらと略等距離を隔ててプリント基板上に配置された信号入力パッド４０１並びに第１出力パッド２０２及び第２出力パッド３０２に近接し、これらと略等距離を隔ててプリント基板上に配置された信号出力パッド４０２を設けた構成にある。
【００４５】
第１チップ受動素子６０１は、信号入力パッド４０１と第１入力パッド２０１または第２入力パッド３０１間を選択的に接続する。同様に、第２チップ受動素子６０２は、信号出力パッド４０２と第１出力パッド２０２または第２出力パッド３０２間を選択的に接続する。
【００４６】
このように、第１入力パッド２０１及び第２入力パッド３０１に近接し、これらと略等距離を隔てて信号入力パッド４０１を配置し、同様に第１出力パッド２０２及び第２出力パッド３０２に近接し、これらと略等距離を隔てて信号出力パッド４０２を配置することにより、補助パッドを必要としないでチップ受動素子６０１及び６０２を経由した経路の選択が可能となる。この結果、スタブ本質的に形成させないプリント基板を実現することができる。
【００４７】
図４は、本発明を適用したプリント基板の他の実施形態を示す平面図である。図４（Ａ），（Ｂ）は、図３（Ａ），（Ｂ）と同様に電子部品１０をバイパスするか通すかの経路選択を行うプリント基板を示す。
【００４８】
この実施形態では、信号入力パッド４０１に接続されるプリント配線Ｐ３１及び信号出力パッド４０２に接続されるプリント配線Ｐ３２を、第１チップ受動素子６０１及び第２チップ受動素子６０２の方向に対して９０°以上となる角度で配置している。
【００４９】
図４（Ｃ）の実施形態は、電子部品１０，１０´の２個がプリント基板上に実装されている。電子部品の夫々の入力端子及び出力端子に接続される複数の第１入力パッド及び複数の第１出力パッドが、第１チップ受動素子６０１及び第２チップ受動素子６０２により選択的に信号入力パッド及び信号出力パッドに接続される。
【００５０】
この実施形態でも、電子部品１０´の入力端子と出力端子を夫々第１入力パッド及び第１出力パッドに接続されるプリント配線Ｐ１１´とＰ１２´を、第１チップ受動素子６０１及び第２チップ受動素子６０２と９０°以下の屈曲を形成しないように配置している。
【００５１】
図４（Ｃ）の実施形態では、電子部品２個が実装される例を示したが２個以上の電子部品が実装されて、これらとバイパスとの経路選択するプリント基板でも本発明を適用することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明を適用したプリント基板の基本構成を説明する平面図である。
【図２】チップ受動素子の取り付け角度を説明する平面図である。
【図３】本発明を適用したプリント基板の一実施形態を示す平面図である。
【図４】本発明を適用したプリント基板の他の実施形態を示す平面図である。
【図５】従来のプリント基板の構成例を示す平面図である。
【図６】スタブによる反射に起因する波形劣化を示す波形図である。
【符号の説明】
【００５３】
１０１〜１０ｎ  第１回路〜第ｎ回路
２０１〜２０ｎ  第１パッド〜第ｎパッド
４００  信号パッド
６００  チップ受動素子
【図１】
2008251808.tif 000003
【図２】
2008251808.tif 000004
【図３】
2008251808.tif 000005
【図４】
2008251808.tif 000006
【図５】
2008251808.tif 000007
【図６】
2008251808.tif 000008