(57)【要約】【課題】  アイドル時の消費電力の削減化が図られた通信仲介デバイスを提供する。【解決手段】  内部クロック生成回路１５が、ＨＳアイドル検出回路１０による、第１の間隔である１２５μｓよりも短い時間間隔で第２のパケットが到着したことの検出を受けて、４８０ＭＨｚの周波数のクロックＣＬＫ１の生成を開始して、ＨＳＤＬＬ１６，エラスティシティバッファ１７，Ｒｘデータデシリアライザ１８，Ｔｘデータシリアライザ２１に供給し、第１のパケットの到着の時間間隔が１２５μｓに戻ったことの検出を受けて、４８０ＭＨｚの周波数のクロックＣＬＫ１の生成を停止する。【選択図】        図１
2008171242.tif 000002
【特許請求の範囲】
【請求項１】
アイドル時には第１の時間間隔で第１のパケットを受信し、データ受信時には前記第１のパケットを前記第１の時間間隔で受信するとともに隣接する第１のパケットどうしの間にデータが含まれた第２のパケットを受信し、データ受信時に受信した受信パケットを送り出す通信仲介デバイスにおいて、
所定の第１の周波数のクロックを生成するクロック生成回路と、
前記クロック生成回路からの第１の周波数のクロックの供給を受けて動作し、到着したパケットを受信して受信パケットを送り出す転送回路と、
パケットの到着の時間間隔を検出する検出回路とを備え、
前記クロック生成回路が、前記検出回路による、前記第１の間隔よりも短い時間間隔でパケットが到着したことの検出を受けて、前記第１の周波数のクロック生成を開始して前記転送回路に供給するものであることを特徴とする通信仲介デバイス。
【請求項２】
前記クロック生成回路は、前記第１の周波数のクロックの生成時における、前記検出回路による、パケットの到着の時間間隔が前記第１の時間間隔に戻ったことの検出を受けて、前記第１の周波数のクロックの生成を停止するものであることを特徴とする請求項１記載の通信仲介デバイス。
【請求項３】
前記クロック生成回路は、前記第１の周波数のクロックの生成時における、外部からの制御信号を受けて、該第１の周波数のクロックの生成を停止するものであることを特徴とする請求項１記載の通信仲介デバイス。
【請求項４】
前記クロック生成回路は、さらに、前記第１の周波数よりも低い第２の周波数のクロックを生成して前記検出回路に供給するものであり、
前記検出回路は、前記クロック生成回路からの第２の周波数のクロックの供給を受けて動作するものであることを特徴とする請求項１ないし３のいずれかに記載の通信仲介デバイス。
【請求項５】
パケットの到着を表わす到着検出信号を生成するスケルチレシーバを備え、
前記検出回路は、前記スケルチレシーバにより生成される到着検出信号の時間間隔を検出することにより、パケットの到着の時間間隔を検出するものであることを特徴とする請求項１ないし４のいずれかに記載の通信仲介デバイス。
【請求項６】
到着したパケットを受け取って前記転送回路に渡すパケットレシーバを備え、該パケットレシーバは、前記検出回路による、前記第１の時間間隔よりも短い時間間隔でパケットが到着したことの検出を受けて、活性状態に遷移するものであることを特徴とする請求項１ないし５のいずれかに記載の通信仲介デバイス。
【請求項７】
当該通信仲介デバイスは、高速モードに対応したＵＳＢ通信仲介デバイスであり、前記転送回路が高速ＤＬＬ，エラスティシティバッファおよびＲｘデータデシリアライザを含むことを特徴とする請求項１ないし６のいずれかに記載の通信仲介デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アイドル時には第１の時間間隔で第１のパケットを受信し、データ受信時には上記第１のパケットを上記第１の時間間隔で受信するとともに隣接する第１のパケットどうしの間にデータが含まれた第２のパケットを受信し、受信時に受信した受信パケットを送り出す通信仲介デバイスに関する。
【背景技術】
【０００２】
パーソナルコンピュータ等のホストに接続され、そのホストとの間で、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）２．０規格による通信を行なうプリンタやストレージ機器等のＵＳＢデバイス（以下、ＵＳＢ２．０デバイスと称する）が普及している。
【０００３】
ＵＳＢ２．０規格は、ＵＳＢ１．１規格の通信モードであるＦｕｌｌ  Ｓｐｅｅｄモード（最大転送速度：１２Ｍｂｐｓ）とＬｏｗ  Ｓｐｅｅｄモード（最大転送速度：１．５Ｍｂｐｓ）に、高速データ通信が可能なＨｉｇｈ  Ｓｐｅｅｄモード（最大転送速度：４８０Ｍｂｐｓ）が追加された３種類の通信モードを有する。このＵＳＢ２．０規格による通信を行なうＵＳＢ２．０デバイスは、ＵＳＢ１．１規格による通信を行なうＵＳＢデバイス（以下、ＵＳＢ１．１デバイスと称する）との上位互換性が確保されており、今までのＵＳＢ１．１デバイスもＵＳＢ２．０規格による通信を行なうホストの下でそのまま使用することができる。また、ＵＳＢ２．０デバイスとホストとの間で行なわれる双方向通信は、ＵＳＢ１．１デバイスとホストとの間で行なわれる双方向通信と同様に、一対の信号線Ｄ＋，Ｄ−を介して行なわれる。
【０００４】
図５は、従来の、ＵＳＢ２．０による通信を行なうＵＳＢデバイスが備える通信仲介デバイスの回路構成を示すブロック図である。
【０００５】
図５に示すＵＳＢ通信仲介デバイス１００は、信号線Ｄ＋，Ｄ−を経由して、アイドル時には１２５μｓ間隔で第１のパケットμＳＯＦを受信し、データ受信時には第１のパケットμＳＯＦを１２５μｓ間隔で受信するとともに隣接する第１のパケットμＳＯＦどうしの間にデータが含まれた第２のパケットを受信し、データ受信時に受信した受信パケットを送り出す通信仲介デバイスである。具体的には、この通信仲介デバイス１００には、パーソナルコンピュータ等のホストとの接続が確立すると、そのホストからフレーム開始を示す３バイトの第１のパケットμＳＯＦが１２５μｓ間隔で送信され、バルク（Ｂｕｌｋ）転送等のデータ転送がその１２５μｓ間隔の間に行なわれる。
【０００６】
通信仲介デバイス１００には、信号線Ｄ＋，Ｄ−から上記第１，第２のパケットを表わす差動信号（最大転送速度が４８０Ｍｂｐｓで４００ｍＶの差動信号）が入力されるＨＳ（Ｈｉｇｈ  Ｓｐｅｅｄ）スケルチレシーバ１１１およびＨＳ差動レシーバ１１２と、信号線Ｄ＋，Ｄ−に差動信号を出力するＨＳドライバ１１３が備えられている。
【０００７】
ＨＳスケルチレシーバ１１１は、信号線Ｄ＋，Ｄ−からの差動信号レベルが所定値未満である場合はパケットの到着を表わす到着検出信号ＥＮＶ＿ＤＥＴとして‘Ｌ’レベルを出力し、信号線Ｄ＋，Ｄ−からの差動信号レベルが所定値以上である場合は到着検出信号ＥＮＶ＿ＤＥＴとして‘Ｈ’レベルを出力する。
【０００８】
ＨＳ差動レシーバ１１２は、信号線Ｄ＋，Ｄ−から入力された差動信号に応じた論理レベルの信号を出力する。
【０００９】
ＨＳドライバ１１３は、後述するＴｘデータシリアライザ１２１からの送信パケットを表わす論理レベルの信号を入力し、入力された信号の論理レベルに応じた差動信号を生成して信号線Ｄ＋，Ｄ−に出力する。
【００１０】
また、通信仲介デバイス１００には、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）１１４と内部クロック生成回路１１５が備えられている。
【００１１】
ＰＬＬ１１４は、基本クロックＣＬＫ０を生成して内部クロック生成回路１１５に供給する。
【００１２】
内部クロック生成回路１１５は、ＰＬＬ１１４からの基本クロックＣＬＫ０に基づいて、４８０ＭＨｚの周波数のクロックＣＬＫ１および６０ＭＨｚの周波数のクロックＣＬＫ２を生成する。
【００１３】
さらに、通信仲介デバイス１００には、ＨＳＤＬＬ（Ｈｉｇｈ  Ｓｐｅｅｄ  Ｄｅｌａｙ  Ｌｉｎｅ  ＰＬＬ）１１６と、エラスティシティバッファ（Ｅｌａｓｔｉｃｉｔｙ  Ｂｕｆｆｅｒ）１１７と、Ｒｘデータデシリアライザ（Ｒｘ  Ｄａｔａ  Ｄｅｓｅｒｉａｌｉｚｅｒ）１１８と、パラレルＲｘデータＩ／Ｆ１１９とが備えられている。
【００１４】
ＨＳＤＬＬ１１６には、ＨＳスケルチレシーバ１１１からの到着検出信号ＥＮＶ＿ＤＥＴ、および、ＨＳ差動レシーバ１１２からの差動信号に応じた論理レベルの信号（パケット）が入力される。ＨＳＤＬＬ１１６は、内部クロック生成回路１１５からの４８０ＭＨｚの周波数のクロックＣＬＫ１の供給を受けて動作し、到着したパケットのタイミングに合せたクロックを生成し、到着したパケットとともに、エラスティシティバッファ１１７に向けて出力する。
【００１５】
エラスティシティバッファ１１７は、内部クロック生成回路１１５からの４８０ＭＨｚの周波数のクロックＣＬＫ１の供給を受けて動作し、ＨＳＤＬＬ１１６からの受信パケットをそのタイミングのクロックでいったん書き込んだ後、クロックＣＬＫ１のタイミングで読み出すことにより、クロックＣＬＫ１に同期したシリアルの受信パケットを生成してＲｘデータデシリアライザ１１８に向けて出力する。
【００１６】
Ｒｘデータデシリアライザ１１８は、内部クロック生成回路１１５からの４８０ＭＨｚの周波数のクロックＣＬＫ１の供給を受けて動作し、エラスティシティバッファ１１７からのシリアルの受信パケットを、クロックＣＬＫ１のタイミングでパラレルに読み出すことによりパラレルの受信パケットを生成してパラレルＲｘデータＩ／Ｆ１１９に向けて出力する。
【００１７】
パラレルＲｘデータＩ／Ｆ１１９は、内部クロック生成回路１５からの６０ＭＨｚの周波数のクロックＣＬＫ２の供給を受けて動作し、Ｒｘデータデシリアライザ１１８からのパラレルの受信パケットを、Ｒｘデータとして図示しないＵＳＢデバイス本体回路に向けて送り出す。
【００１８】
また、通信仲介デバイス１００には、パラレルＴｘデータＩ／Ｆ１２０とＴｘデータシリアライザ（Ｔｘ  Ｄａｔａ  Ｓｅｒｉａｌｉｚｅｒ）１２１が備えられている。
【００１９】
パラレルＴｘデータＩ／Ｆ１２０は、内部クロック生成回路１１５からの６０ＭＨｚの周波数のクロックＣＬＫ２の供給を受けて動作し、ＵＳＢデバイス本体回路からのＴｘデータをパラレルの送信パケットにしてＴｘデータシリアライザ１２１に向けて出力する。
【００２０】
Ｔｘデータシリアライザ１２１は、内部クロック生成回路１１５からの４８０ＭＨｚの周波数のクロックＣＬＫ１の供給を受けて動作し、パラレルＴｘデータＩ／Ｆ１２０からのパラレルの送信パケットを、クロックＣＬＫ１のタイミングでシリアルに読み出すことにより、クロックＣＬＫ１に同期したシリアルの送信パケットを生成して前述したＨＳドライバ１１３に向けて出力する。
【００２１】
このように構成されたＵＳＢ通信仲介デバイス１００では、ＨＳＤＬＬ１１６と、エラスティシティバッファ１１７と、Ｒｘデータデシリアライザ１１８と、Ｔｘデータシリアライザ１２１とが、内部クロック生成回路１５からの４８０ＭＨｚの周波数のクロックＣＬＫ１の供給を受けて常に動作する。このため、消費電力が大きいという問題がある。
【００２２】
そこで、アイドル時にＨＳＤＬＬとエラスティシティバッファにのみ４８０ＭＨｚの周波数のクロックの供給を行ない、データ受信時にはこれらＨＳＤＬＬとエラスティシティバッファに加えて、Ｒｘデータデシリアライザにも４８０ＭＨｚの周波数のクロックの供給を行ない、またデータ送信時にはＴｘデータシリアライザにのみ４８０ＭＨｚの周波数のクロックの供給を行なうように制御する技術が提案されている（特許文献１参照）。
【特許文献１】特開２００５−６３２９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
図６は、図５に示す通信仲介デバイスの、アイドル時とデータ転送時における動作率を示す表である。
【００２４】
図６には、図５に示す通信仲介デバイスに、特許文献１に提案された技術を適用した場合の、ＨＳＤＬＬ，エラスティシティバッファ，Ｒｘデータデシリアライザ，Ｔｘデータシリアライザの、ＨＳ（Ｈｉｇｈ  Ｓｐｅｅｄ）アイドル（μＳＯＦ），ＨＳデータ転送（ＢｕｌｋＯＵＴ），ＨＳデータ転送（ＢｕｌｋＩＮ）における動作率が示されている。
【００２５】
ここで、ＨＳアイドル（μＳＯＦ）とは、図５に示す通信仲介デバイスのアイドル状態をいう。また、ＨＳデータ転送（ＢｕｌｋＯＵＴ）とは、この通信仲介デバイスがホストからデータを受信するための転送をいい、ＨＳデータ転送（ＢｕｌｋＩＮ）とは、この通信仲介デバイスがホストに向けてデータを送信するための転送をいう。
【００２６】
尚、ここでのデータ転送としては、パケットμＳＯＦどうしの間（１２５μｓ間隔）に、５１２バイトのＨＳデータ転送（ＢｕｌｋＯＵＴ）あるいは５１２バイトのＨＳデータ転送（ＢｕｌｋＩＮ）が８パケット分実施された場合を想定している。
【００２７】
上述した特許文献１では、ＨＳアイドル（μＳＯＦ）時にＨＳＤＬＬとエラスティシティバッファにのみ４８０ＭＨｚの周波数のクロックＣＬＫ１の供給を行なわれる。また、データ受信時（ＢｕｌｋＯＵＴ）にはＨＳＤＬＬとエラスティシティバッファに加えて、Ｒｘデータデシリアライザにも４８０ＭＨｚの周波数のクロックＣＬＫ１の供給が行なわれる。さらに、データ送信時（ＢｕｌｋＩＮ）にはＴｘデータシリアライザにのみ４８０ＭＨｚの周波数のクロックＣＬＫ１の供給が行なわれる。
【００２８】
ここで、図６から明らかなように、ＨＳアイドル（μＳＯＦ）時にいても、ＲｘデータデシリアライザおよびＴｘデータシリアライザの動作率は低いものの、ＨＳＤＬＬ，エラスティシティバッファの動作率は１００％と極めて高い。従って、上述した特許文献１に提案された技術では、アイドル時における消費電力が大きいという問題がある。特に、ＵＳＢ２．０規格による通信を行なうプリンタのように、印刷が実行されるまでにアイドル状態が長時間継続するＵＳＢデバイスでは、長時間にわたり電力が無駄に消費されてしまうという問題が発生する。
【００２９】
本発明は、上記事情に鑑み、アイドル時の消費電力の削減化が図られた通信仲介デバイスを提供することを目的とする。
【課題を解決するための手段】
【００３０】
上記目的を達成する本発明の通信仲介デバイスは、アイドル時には第１の時間間隔で第１のパケットを受信し、データ受信時には上記第１のパケットを上記第１の時間間隔で受信するとともに隣接する第１のパケットどうしの間にデータが含まれた第２のパケットを受信し、データ受信時に受信した受信パケットを送り出す通信仲介デバイスにおいて、
所定の第１の周波数のクロックを生成するクロック生成回路と、
上記クロック生成回路からの第１の周波数のクロックの供給を受けて動作し、到着したパケットを受信して受信パケットを送り出す転送回路と、
パケットの到着の時間間隔を検出する検出回路とを備え、
上記クロック生成回路が、上記検出回路による、上記第１の間隔よりも短い時間間隔でパケットが到着したことの検出を受けて、上記第１の周波数のクロック生成を開始して上記転送回路に供給するものであることを特徴とする。
【００３１】
本発明の通信仲介デバイスは、第１の間隔よりも短い時間間隔でパケットが到着したことの検出を受けて、第１の周波数のクロックの生成を開始して転送回路に供給するものである。このため、アイドル時には第１の周波数のクロックが転送回路に供給されない。従って、アイドル時の消費電力の削減化が図られる。
【００３２】
ここで、上記クロック生成回路は、上記第１の周波数のクロックの生成時における、上記検出回路による、パケットの到着の時間間隔が上記第１の時間間隔に戻ったことの検出を受けて、上記第１の周波数のクロックの生成を停止するものであることが好ましい。
【００３３】
このようにすると、データ転送が終了してアイドル状態になった時点で、転送回路への、第１の周波数のクロックの供給を即座に停止することができる。従って、アイドル時の消費電力の更なる削減化が図られる。
【００３４】
また、上記クロック生成回路は、上記第１の周波数のクロックの生成時における、外部からの制御信号を受けて、その第１の周波数のクロックの生成を停止するものであることも好ましい態様である。
【００３５】
このようにすると、転送回路への、第１の周波数のクロックの供給を、所望のタイミングで停止することができる。
【００３６】
さらに、上記クロック生成回路は、さらに、上記第１の周波数よりも低い第２の周波数のクロックを生成して上記検出回路に供給するものであり、
上記検出回路は、上記クロック生成回路からの第２の周波数のクロックの供給を受けて動作するものであることも好ましい。
【００３７】
このようにすると、検出回路の消費電力を小さく抑えることができる。
【００３８】
また、パケットの到着を表わす到着検出信号を生成するスケルチレシーバを備え、
上記検出回路は、上記スケルチレシーバにより生成される到着検出信号の時間間隔を検出することにより、パケットの到着の時間間隔を検出するものであることも好ましい態様である。
【００３９】
このようにすると、検出回路では、パケットの到着の時間間隔を簡単に検出することができる。
【００４０】
さらに、到着したパケットを受け取って上記転送回路に渡すパケットレシーバを備え、そのパケットレシーバは、上記検出回路による、上記第１の時間間隔よりも短い時間間隔でパケットが到着したことの検出を受けて、活性状態に遷移するものであることも好ましい。
【００４１】
このようにすると、パケットレシーバの、アイドル時における消費電力を小さく抑えることができる。
【００４２】
また、当該通信仲介デバイスは、高速モードに対応したＵＳＢ通信仲介デバイスであり、上記転送回路が高速ＤＬＬ，エラスティシティバッファおよびＲｘデータデシリアライザを含むことを特徴とすることも好ましい。
【００４３】
本発明の通信仲介デバイスの代表的なデバイスとして、高速モードに対応したＵＳＢ通信仲介デバイスがある。そこで、データ転送時にのみ、本発明にいう転送回路に相当する高速ＤＬＬ，エラスティシティバッファおよびＲｘデータデシリアライザを含む構成要素に、第１の周波数のクロックを供給することにより、ＵＳＢ通信仲介デバイスのアイドル時の消費電力の削減化を図ることができる。
【発明の効果】
【００４４】
本発明の通信仲介デバイスによれば、アイドル時の消費電力の削減化を図ることができる。
【発明を実施するための最良の形態】
【００４５】
以下、図面を参照して本発明の実施の形態を説明する。
【００４６】
図１は、本発明の通信仲介デバイスの一実施形態であるＵＳＢ通信仲介デバイスの回路構成を示すブロック図、図２は、図１に示す通信仲介デバイスの、アイドル状態を示すタイミングチャート、図３は、図１に示す通信仲介デバイスの、アイドル状態からデータ転送に遷移する状態を示すタイミングチャートである。
【００４７】
図１に示すＵＳＢ通信仲介デバイス１は、図２に示すようにＨＳアイドル時（ＵＳＢ２．０によるデータ転送が行なわれていないアイドル時）には、Ｄ＋，Ｄ−端子に１２５μｓ間隔（本発明にいう第１の時間間隔に相当）で第１のパケットμＳＯＦを受信する。
【００４８】
また、図３に示すようにＨＳデータ転送（ＵＳＢ２．０によるデータ受信であるＢｕｌｋＯｕｔ転送）時には、第１のパケットμＳＯＦを１２５μｓ間隔で受信するとともに隣接する第１のパケットμＳＯＦどうしの間にデータが含まれた第２のパケット（パケットＯＵＴ，ＤＡＴＡ）を受信する。そして、ＨＳデータ転送時に受信した受信パケットを送り出す通信仲介デバイスである。ここで、図３に示すように、ＨＳアイドルからＨＳデータ転送に遷移する最初（１ｓｔ）のＢｕｌｋＯｕｔ転送におけるパケットＯＵＴ（伝送制御用のトークン・パケット）およびパケットＤＡＴＡ（データ転送用のデータ・パケット）は正常に受信することができないため、無応答になる。しかし、ホストがＵＳＢ規格のリトライ転送に応答することで、データ転送は正常に実行される。即ち、図３に示すように、リトライ（ｒｅｔｒｙ）転送におけるパケットＯＵＴ，ＤＡＴＡは正常に受信してパケットＡＣＫ（ハンドシェイク・パケット）を送信して応答する。これによってデータ転送は正常に実行される。従って、実質的には、データ転送速度の低下は見受けられない。
【００４９】
図１に示す通信仲介デバイス１には、図５に示す従来の通信仲介デバイス１００と同様に、ＨＳスケルチレシーバ１１およびＨＳ差動レシーバ１２と、ＨＳドライバ１３が備えられている。
【００５０】
ＨＳスケルチレシーバ１１は、本発明にいうスケルチレシーバの一例に相当し、ＨＳ差動レシーバ１２は、本発明にいうパケットレシーバの一例に相当する。
【００５１】
また、このＵＳＢデバイス１には、ＰＬＬ１４と内部クロック生成回路１５が備えられている。
【００５２】
内部クロック生成回路１５は、本発明にいうクロック生成回路に相当し、詳細は後述するが、ＰＬＬ１４からの基本クロックＣＬＫ０に基づいて、４８０ＭＨｚの周波数のクロックＣＬＫ１（本発明にいう所定の第１の周波数のクロックに相当）および６０ＭＨｚの周波数のクロックＣＬＫ２（本発明にいう第２の周波数のクロックに相当）を生成する。
【００５３】
さらに、このＵＳＢデバイス１には、ＨＳＤＬＬ１６と、エラスティシティバッファ１７と、Ｒｘデータデシリアライザ１８と、パラレルＲｘデータＩ／Ｆ１９と、パラレルＴｘデータＩ／Ｆ２０と、Ｔｘデータシリアライザ２１とが備えられている。ここで、ＨＳＤＬＬ１６と、エラスティシティバッファ１７と、Ｒｘデータデシリアライザ１８と、Ｔｘデータシリアライザ２１とが、本発明にいう転送回路に相当する。
【００５４】
さらに、このＵＳＢデバイス１には、ＨＳアイドル検出回路１０（本発明にいう検出回路の一例に相当）が備えられている。このＨＳアイドル検出回路１０は、パケットの到着の時間間隔を検出する回路である。
【００５５】
ここで、内部クロック生成回路１５は、ＨＳアイドル検出回路１０による、第１の間隔である１２５μｓよりも短い時間間隔で第２のパケットが到着したことの検出を受けて、４８０ＭＨｚの周波数のクロックＣＬＫ１の生成を開始して、ＨＳＤＬＬ１６，エラスティシティバッファ１７，Ｒｘデータデシリアライザ１８，Ｔｘデータシリアライザ２１に供給する。このように、本実施形態のＵＳＢデバイス１は、第１の間隔よりも短い時間間隔で第２のパケットが到着したときには、その到着を検出して、４８０ＭＨｚの周波数のクロックＣＬＫ１を、ＨＳＤＬＬ１６，エラスティシティバッファ１７，Ｒｘデータデシリアライザ１８，Ｔｘデータシリアライザ２１に供給し、これらの回路を動作させる。これによって、ＵＳＢ２．０のＨｉｇｈ  Ｓｐｅｅｄモードでのデータ転送が可能になる。一方、アイドル時には、第１の時間間隔で第１のパケットが到着するのみであるため、４８０ＭＨｚの周波数のクロックＣＬＫ１は、ＨＳＤＬＬ１６，エラスティシティバッファ１７，Ｒｘデータデシリアライザ１８，Ｔｘデータシリアライザ２１に供給されず、これらの回路は動作しない。従ってアイドル時の消費電力の削減化が図られる。
【００５６】
また、内部クロック生成回路１５は、４８０ＭＨｚの周波数のクロックＣＬＫ１の生成を開始した後に、ＨＳアイドル検出回路１０による、パケットの到着の時間間隔が１２５μｓに戻ったことの検出を受けて、４８０ＭＨｚの周波数のクロックＣＬＫ１の生成を停止する。即ち、データ転送が終了してアイドル状態になった時点で、ＨＳＤＬＬ１６，エラスティシティバッファ１７，Ｒｘデータデシリアライザ１８，Ｔｘデータシリアライザ２１への、４８０ＭＨｚの周波数のクロックＣＬＫ１の供給が即座に停止される。従って、アイドル時の消費電力の更なる削減化が図られる。
【００５７】
さらに、内部クロック生成回路１５は、４８０ＭＨｚの周波数のクロックＣＬＫ１の生成を開始した後に、外部からの制御信号ＣＮＴを受けて、４８０ＭＨｚの周波数のクロックＣＬＫ１の生成を停止する機能を有する。このため、ＨＳＤＬＬ１６，エラスティシティバッファ１７，Ｒｘデータデシリアライザ１８，Ｔｘデータシリアライザ２１への、４８０ＭＨｚの周波数のクロックＣＬＫ１の供給を、所望のタイミングで停止することができる。
【００５８】
また、内部クロック生成回路１５は、上述したように４８０ＭＨｚの周波数よりも低い６０ＭＨｚの周波数のクロックＣＬＫ２を生成し、そのクロックＣＬＫ２をＨＳアイドル検出回路１０に供給する。ＨＳアイドル検出回路１０は、この内部クロック生成回路１５からの６０ＭＨｚの周波数のクロックＣＬＫ２の供給を受けて動作する。このため、ＨＳアイドル検出回路１０の消費電力を小さく抑えることができる。
【００５９】
ここで、ＨＳアイドル検出回路１０は、ＨＳスケルチレシーバ１１により生成される到着検出信号ＥＮＶ＿ＤＥＴの時間間隔を検出することにより、パケットの到着の時間間隔を検出する。具体的には、図２に示すように、ＨＳアイドル時は、第１のパケットμＳＯＦだけが１２５μｓの時間間隔で送信される。これを受けて、ＨＳスケルチレシーバ１１から出力される到着検出信号ＥＮＶ＿ＤＥＴは、１２５μｓの時間間隔で２００ｎｓ程度の期間‘Ｈ’レベルになる。すると、ＨＳアイドル検出回路１０からは、通信仲介デバイス１がアイドル状態であることを示す‘Ｈ’レベルのアイドル信号ＩＤＬＥ＿ＥＮＡが出力される。これを受けて、内部クロック生成回路１５は、４８０ＭＨｚの周波数のクロックＣＬＫ１の生成を停止する。また、ＨＳアイドル検出回路１０は、ＨＳ差動レシーバ１２の活性状態を禁止するための‘Ｈ’レベルのパケットレシーバ制御信号ＨＳＲＸ＿ＤＩＳを出力する。
【００６０】
一方、ＨＳデータ転送時は、第１のパケットμＳＯＦどうしの間に第２のパケットの受信が行なわれる。つまりパケットの到着の時間間隔が１２５μｓ未満であるので、図３に示すように、ＨＳスケルチレシーバ１１から出力される到着検出信号ＥＮＶ＿ＤＥＴが１２５μｓの時間間隔の間に‘Ｈ’レベルになる。すると、ＨＳアイドル検出回路１０からは、通信仲介デバイス１がデータ転送状態であることを示す‘Ｌ’レベルのアイドル信号ＩＤＬＥ＿ＥＮＡが出力される。これを受けて、内部クロック生成回路１５は、４８０ＭＨｚの周波数のクロックＣＬＫ１の生成を開始する。また、ＨＳアイドル検出回路１０からは、ＨＳ差動レシーバ１２の活性状態を許可するための‘Ｌ’レベルのパケットレシーバ制御信号ＨＳＲＸ＿ＤＩＳが出力される。
【００６１】
即ち、ＨＳアイドル検出回路１０は、１２５μｓの時間間隔でのみ到着検出信号ＥＮＶ＿ＤＥＴが‘Ｈ’レベルになる状態（図２参照）をＨＳアイドル、１２５μｓ未満の時間間隔で到着検出信号ＥＮＶ＿ＤＥＴが‘Ｈ’レベルになる状態（図３参照）をＨＳデータ転送と判定する。
【００６２】
ＨＳアイドル検出回路１０から出力されるアイドル信号ＩＤＬＥ＿ＥＮＡ，パケットレシーバ制御信号ＨＳＲＸ＿ＤＩＳは、それぞれ、内部クロック生成回路１５，ＨＳ差動レシーバ１２に入力される。
【００６３】
内部クロック生成回路１５に、アイドル信号ＩＤＬＥ＿ＥＮＡとして、ＨＳアイドルを示す‘Ｈ’レベルが入力されると、この内部クロック生成回路１５は、４８０ＭＨｚの周波数のクロックＣＬＫ１の生成を停止する。すると、ＨＳＤＬＬ１６、エラスティシティバッファ１７、Ｒｘデータデシリアライザ１８、およびＴｘデータシリアライザ２１の動作が禁止される。従って、アイドル時の消費電力の削減化を図ることができる。また、ＨＳ差動レシーバ１２には、パケットレシーバ制御信号ＨＳＲＸ＿ＤＩＳとして、ＨＳアイドルを示す‘Ｈ’レベルが入力されるため、このＨＳ差動レシーバ１２は非活性状態となる。従って、アイドル時の消費電力の更なる削減化を図ることができる。
【００６４】
一方、ＨＳデータ転送時には、内部クロック生成回路１５に、アイドル信号ＩＤＬＥ＿ＥＮＡとして‘Ｌ’レベルが入力される。すると、この内部クロック生成回路１５では４８０ＭＨｚの周波数のクロックＣＬＫ１の生成が開始される。このクロックＣＬＫ１がＨＳＤＬＬ１６、エラスティシティバッファ１７、Ｒｘデータデシリアライザ１８、およびＴｘデータシリアライザ２１に供給され、これらの回路が動作状態になる。また、ＨＳ差動レシーバ１２には、パケットレシーバ制御信号ＨＳＲＸ＿ＤＩＳとして‘Ｌ’レベルが入力される。このため、ＨＳ差動レシーバ１２は非活性状態から活性状態に遷移する。従って、ＨＳデータ転送を行なうことができる。実際には、ＨＳ転送時の最初の第２パケット（図３の１回目のＯＵＴパケットおよびＤＡＴＡパケット）は正常に受信することができない。すなわち、１回目のＯＵＴパケットを受け取る時には、ＨＳＤＬＬ１６、エラスティシティバッファ１７、および、Ｒｘデータデシリアライザ１８の動作状態への遷移、ならびに、ＨＳ差動レシーバ１２の活性状態への遷移が完了していない。このため、１回目のＯＵＴパケットは正常に受信することができず、それに続く１回目のＤＡＴＡパケットも正常に受信することができない。しかし、最初の第２のパケットを正常に受信することができなかった場合、ＵＳＢデバイスは、ホストへのＡＣＫパケットの送信を行なわない。従って、ホストは、同一のパケットの再送信（ｒｅｔｒｙ）を行なう。このときには、ＨＳＤＬＬ１６、エラスティシティバッファ１７、および、Ｒｘデータデシリアライザ１８の動作状態への遷移、ならびに、ＨＳ差動レシーバ１２の活性状態への遷移が完了しており、第２のパケットを正常に受信することができる。
【００６５】
図４は、図１に示すＵＳＢデバイスの、ＨＳアイドル時とＨＳデータ転送時における動作率を示す表である。
【００６６】
図４には、図１に示すＵＳＢデバイス１の、ＨＳＤＬＬ，エラスティシティバッファ，Ｒｘデータデシリアライザ，Ｔｘデータシリアライザの、ＨＳアイドル（μＳＯＦ），ＨＳデータ転送（ＢｕｌｋＯＵＴ），ＨＳデータ転送（ＢｕｌｋＩＮ）における動作率が示されている。
【００６７】
上述したように、ＨＳアイドル（μＳＯＦ）時には、ＨＳＤＬＬ、エラスティシティバッファ、Ｒｘデータデシリアライザ、およびＴｘデータシリアライザには、４８０ＭＨｚの周波数のクロックＣＬＫ１の供給は行なわれない。このため、この図４から明らかなように、ＨＳアイドル（μＳＯＦ）時には、ＨＳＤＬＬ、エラスティシティバッファ、Ｒｘデータデシリアライザ、およびＴｘデータシリアライザの動作率は０％である。従って、図６に示す従来の場合に比較して、アイドル時において、極めて大きな消費電力の削減化が実現される。
【図面の簡単な説明】
【００６８】
【図１】本発明の通信仲介デバイスの一実施形態であるＵＳＢ通信仲介デバイスの回路構成を示すブロック図である。
【図２】図１に示す通信仲介デバイスの、アイドル状態を示すタイミングチャートである。
【図３】図１に示す通信仲介デバイスの、アイドル状態からデータ転送に遷移する状態を示すタイミングチャートである。
【図４】図１に示すＵＳＢデバイスの、ＨＳアイドル時とＨＳデータ転送時における動作率を示す表である。
【図５】従来の、ＵＳＢ２．０による通信を行なうＵＳＢデバイスが備える通信仲介デバイスの回路構成を示すブロック図である。
【図６】図５に示す通信仲介デバイスの、アイドル時とデータ転送時における動作率を示す表である。
【符号の説明】
【００６９】
１  ＵＳＢ通信仲介デバイス
１０  ＨＳアイドル検出回路
１１  ＨＳスケルチレシーバ
１２  ＨＳ差動レシーバ
１３  ＨＳドライバ
１４  ＰＬＬ
１５  内部クロック生成回路
１６  ＨＳＤＬＬ
１７  エラスティシティバッファ
１８  Ｒｘデータデシリアライザ
１９  パラレルＲｘデータＩ／Ｆ
２０  パラレルＴｘデータＩ／Ｆ
２１  Ｔｘデータシリアライザ
【図１】
2008171242.tif 000003
【図２】
2008171242.tif 000004
【図３】
2008171242.tif 000005
【図４】
2008171242.tif 000006
【図５】
2008171242.tif 000007
【図６】
2008171242.tif 000008