(57)【要約】【課題】メモリセルへの書き込みに反転磁場を利用しない磁化反転過程を用いる際、記憶セルの熱揺らぎを低減し、書き込み動作を安定に実現する。【解決手段】非磁性領域１１の一つの面に離間して第１の磁化固定端子１３と第２の磁化固定端子１４を接続し、他の面に磁化自由端子１５を接続した構造を有する。第１の磁化固定端子の磁化の向きと第２の磁化固定端子の磁化の向きは反平行である。非磁性領域を介して第１の磁化固定端子と第２の磁化固定端子の間に流す電流の極性を制御して磁化自由端子の磁化を反転させることにより書き込みを行い、第１の磁化固定端子及び磁化自由端子間の相対磁化の向きの変化に伴う磁気抵抗を検出して読み出しを行う。【選択図】図１
2008171945.tif 000002
【特許請求の範囲】
【請求項１】
非磁性領域と、
前記非磁性領域の一つの面に離間して接続された第１の磁化固定端子及び第２の磁化固定端子と、
前記非磁性領域の前記第１の磁化固定端子及び第２の磁化固定端子が接続された面と異なる面に接続された磁化自由端子とを有し、
前記第１の磁化固定端子の磁化の向きと第２の磁化固定端子の磁化の向きが反平行であり、
前記非磁性領域を介して前記第１の磁化固定端子と第２の磁化固定端子の間に流す電流の極性を制御して前記磁化自由端子の磁化を反転させることにより書き込みを行うことを特徴とする磁気メモリ素子。
【請求項２】
請求項１記載の磁気メモリ素子において、前記第１の磁化固定端子と前記磁化自由端子の間にセンス電流を流し、前記磁化自由端子の磁化の向きを検出することを特徴とする磁気メモリ素子。
【請求項３】
請求項１記載の磁気メモリ素子において、前記第１の磁化固定端子と前記非磁性領域の間に絶縁層を有することを特徴とする磁気メモリ素子。
【請求項４】
請求項１記載の磁気メモリ素子において、前記磁化自由端子のスピン拡散長は前記第１の磁化固定端子及び第２の磁化固定端子のスピン拡散長より短いことを特徴とする磁気メモリ素子。
【請求項５】
請求項１記載の磁気メモリ素子において、前記第１の磁化固定端子及び前記第２の磁化固定端子はスピン分極率が前記磁化自由層と同程度あるいは大きくかつスピン拡散長が５０ｎｍより大きい強磁性合金からなり、前記磁化自由端子にはスピン拡散長が５０ｎｍより小さな強磁性合金からなることを特徴とする磁気メモリ素子。
【請求項６】
請求項１記載の磁気メモリ素子において、前記第１の磁化固定端子及び第２の磁化固定端子はＣｏあるいはＣｏ基合金からなり、前記磁化自由端子はＮｉＦｅ合金からなることを特徴とする磁気メモリ素子。
【請求項７】
請求項１記載の磁気メモリ素子において、前記非磁性領域はＡｌからなることを特徴とする磁気メモリ素子。
【請求項８】
請求項１記載の磁気メモリ素子において、磁化反転時の電流経路と磁化検出時の電流経路が異なる３端子構造を有することを特徴とする磁気メモリ素子。
【請求項９】
請求項２記載の磁気メモリ素子において、前記第１の磁化固定端子から前記非磁性領域を経由して前記第２の磁化固定端子へ電流を流し、あるいはその逆方向に電流を流す際には１０4Ａ／ｃｍ2以上の電流密度で前記磁化自由層の磁化の向きを反転し、前記第１の磁化固定端子から前記非磁性領域を経由して前記磁化自由端子へ電流を流す際には１０4Ａ／ｃｍ2以下の電流密度で磁気抵抗の変化を検出することを特徴とする磁気メモリ素子。
【請求項１０】
複数の磁気メモリ素子と、
前記複数の磁気メモリ素子のうちの一つを選択する選択手段と、
前記選択した磁気メモリ素子の磁化を反転させて書き込みを行う書き込み手段と、
前記選択した磁気メモリ素子の磁化を読み出す読み出し手段とを有し、
前記磁気メモリ素子は、非磁性領域と、前記非磁性領域の一つの面に離間して接続された第１の磁化固定端子及び第２の磁化固定端子と、前記非磁性領域の前記第１の磁化固定端子及び第２の磁化固定端子が接続された面と異なる面に接続された磁化自由端子とを有し、前記第１の磁化固定端子の磁化の向きと第２の磁化固定端子の磁化の向きが反平行であり、
前記書き込み手段は、前記選択した磁気メモリ素子の前記非磁性領域を介して前記第１の磁化固定端子と第２の磁化固定端子の間に電流を流し、その電流の極性によって前記磁化自由端子の磁化が反転することで書き込みを行い、
前記読み出し手段は、前記選択した磁気メモリ素子の前記第１の磁化固定端子と前記磁化自由端子の間にセンス電流を流し、前記第１の磁化固定端子の磁化の向きに対する前記磁化自由端子の磁化の向きに起因する磁気抵抗を検出することによって当該磁気メモリ素子の磁化を読み出すことを特徴とする磁気メモリ装置。
【請求項１１】
請求項１０記載の磁気メモリ装置において、前記磁気メモリ素子は前記第２の磁化固定端子が接地され、前記書き込み手段は書き込み時、前記第１の磁化固定端子に正のバイアス電圧あるいは負のバイアス電圧を選択的に印加し、前記第１の磁化固定端子に正のバイアス電圧を印加する際には前記磁化自由端子にも同じ正のバイアス電圧を印加することを特徴とする磁気メモリ装置。
【請求項１２】
請求項１０記載の磁気メモリ装置において、前記書き込み手段は書き込み時、前記第１の磁化固定端子に正のバイアス電圧あるいは負のバイアス電圧を選択的に印加すると共に前記第２の磁化固定端子に前記第１の磁化固定端子に印加した電圧と逆極性のバイアス電圧を印加し、前記前記磁化自由端子に正のバイアス電圧を印加することを特徴とする磁気メモリ装置。
【請求項１３】
請求項１０記載の磁気メモリ装置において、前記第１の磁化固定端子と前記非磁性領域の間に絶縁層を有することを特徴とする磁気メモリ装置。
【請求項１４】
請求項１０記載の磁気メモリ装置において、前記磁化自由端子のスピン拡散長は前記第１の磁化固定端子及び第２の磁化固定端子のスピン拡散長より短いことを特徴とする磁気メモリ装置。
【請求項１５】
請求項１０記載の磁気メモリ装置において、前記第１の磁化固定端子及び前記第２の磁化固定端子はスピン分極率が前記磁化自由端子と同程度あるいは大きくかつスピン拡散長が５０ｎｍより大きい強磁性合金からなり、前記磁化自由端子にはスピン拡散長が５０ｎｍより小さな強磁性合金からなることを特徴とする磁気メモリ装置。
【請求項１６】
請求項１０記載の磁気メモリ装置において、前記第１の磁化固定端子及び第２の磁化固定端子はＣｏあるいはＣｏ基合金からなり、前記磁化自由端子はＮｉＦｅ合金からなることを特徴とする磁気メモリ装置。
【請求項１７】
請求項１０記載の磁気メモリ装置において、前記非磁性領域はＡｌからなることを特徴とする磁気メモリ装置。
【請求項１８】
請求項１０記載の磁気メモリ装置において、書き込み手段は１０4Ａ／ｃｍ2以上の電流密度で前記磁化自由層の磁化の向きを反転し、前記読み出し手段は１０4Ａ／ｃｍ2以下の電流密度で磁気抵抗の変化を検出することを特徴とする磁気メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果を利用して情報の書き込み及び読み出しを行う固体メモリ素子及びこれらを利用した装置に関する。
【背景技術】
【０００２】
磁気抵抗効果は、磁性体に磁場を印加したとき、あるいは磁性体の磁化状態が変化したとき電気抵抗が変化する現象である。この効果を利用した磁気抵抗効果素子として、従来から磁気ヘッドや磁気センサが知られ、最近では不揮発性固体磁気メモリ素子（ＭＲＡＭ）なども試作されるようになってきている。
【０００３】
現在試作されているＭＲＡＭの主要な形態は、ビット線とワード線の交点にトンネル磁気抵抗（ＴＭＲ）素子が配置されたマトリックス状の構造をもつ。各配線に流した電流の作る合成磁場により、ＴＭＲ素子の磁化の向きを反転させ記録の書き込みを行う。つまりＴＭＲ素子がメモリセルの役割を担う。メモリセルの情報を読み出すためには、メモリセルからのリーク電流が存在するため、ＭＯＳトランジスタによるセルの選択が必須となる。これらの構造を有するＭＲＡＭは、その構造ゆえ、プロセス技術の複合化という欠点、ならびに高密度大容量化に適さない以下の３つの欠点が指摘されている。一つは、メモリセルの縮小化による有効な反転磁場条件が狭くなること。もう一つは、磁性体の薄膜化による反転磁場の増大、それにともなう配線電流、消費電力の増大。最後の一つは、ＭＯＳトランジスタを有するためＤＲＡＭと同程度しか集積できないことである。
【０００４】
一方最近、反転磁場を利用しない磁化反転過程であるスピントルクが提案され、実際にスピントルクによる磁化反転が確認された。このスピントルクによって、メモリセルへの書き込みが提案されている。しかしながら、スピントルクによる磁化反転は、現在以下の技術的課題をかかえている。すなわち、磁化反転を引き起こすスピントルクの生成には、１０8Ａ／ｃｍ2の程度の高い臨界電流密度が必要とされることである。
【０００５】
また、非局所スピンバルブと呼ばれるデバイス構造を用い、スピン流のみによるスピントルク磁化反転が試みられているが、磁化固定層に対し磁化自由層の磁化を反平行状態から平行状態に回転させる一方向の回転が確認されているのみで、メモリセルの自由な書き込みを実現するには至っていない（非特許文献１）。一方向のみの回転が確認されたときの臨界電流密度の値は、スピン流を運ぶ非磁性体部分で約２×１０８Ａ／ｃｍ２程度になる。
【０００６】
ＴＭＲ素子はトンネル障壁が高抵抗であることを利用しているので、磁化反転に必要なこうした高い臨界電流密度は、トンネル障壁の静電破壊が懸念される。この静電破壊を回避するため、素子を３端子化し、メモリセルの書き込み電流と読み出し電流の経路を別にすることが提案されている（特許文献１）。しかしながら、この３端子デバイス構造においては読み出し電流経路上に３つの磁性層が存在するため、デバイスを微小化していくとマグノイズの効果が懸念される。
【０００７】
【非特許文献１】Phys. Rev. Lett.96, 037201-1-037201-4(2006)
【特許文献１】特開２００６−１５６４７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、スピントルク磁化反転と同様、メモリセルへの書き込みに反転磁場を利用しない磁化反転過程を用いる際、記憶セルの熱揺らぎを低減し、かつ書き込み動作を安定に実現する固体メモリ素子及びこれらを利用した装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の磁気メモリ素子は、非磁性領域の一つの面に離間して接続された第１及び第２の磁化固定端子、非磁性領域の他の面に接続された磁化自由端子を有し、第１の磁化固定端子の磁化の向きと第２の磁化固定端子の磁化の向きが反平行であり、非磁性領域を介して第１の磁化固定端子と第２の磁化固定端子の間に流す電流の極性を制御して磁化自由端子の磁化を反転させることにより書き込みを行い、第１の磁化固定端子及び磁化自由端子間の相対磁化の向きの変化に伴う磁気抵抗を検出することで読み出しを行うようにした。
【００１０】
上記構成において、磁気メモリ素子への書き込み時、つまり磁化反転時とは異なる電流経路によりメモリ素子の読み出し、つまり磁化自由端子の磁化の向きが読み出し可能となり、磁化自由端子には直流電流密度１０4Ａ／ｃｍ2以下の電流が流れるのみで、ジュール熱による磁化自由端子の熱揺らぎを抑えることが可能である。また、これにより書き込み時には比較的大きな電流密度を用いることができるため、書き込み動作を安定に実現することが可能となる。
【発明の効果】
【００１１】
本発明によれば、読み出し時に必要な電流密度を低く抑え、したがってメモリセルの磁気揺らぎを低く抑え、かつ安定に書き込みのできる磁気メモリ素子が実現できる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しつつ本発明の実施の形態について説明する。
（固体メモリ素子への応用１）
図１は、本発明の磁気メモリ素子１０の平面構造を示す図である。幅４００ｎｍ、長さ４００ｎｍのＡｌアイランド（非磁性領域）１１を通常の電子線リソグラフィー技術により作成し、その一部１２をリフトオフ法により酸化する。幅５０ｎｍのＣｏ細線からなる第１の磁化固定端子１３はＡｌの酸化した部分１２にトンネル接合を成すよう接続し、また幅１００ｎｍのＣｏ細線からなる第２の磁化固定端子１４、及び幅５０ｎｍのパーマロイ（Ｐｙ）細線からなる磁化自由端子１５をＡｌアイランド１１と接続する。ここで、Ａｌアイランド１１、磁化固定端子１３，１４、磁化自由端子１５の厚さはいずれも４０ｎｍである。十分大きな外部磁場を印加し、磁化固定端子１３，１４、及び磁化自由端子１５の磁化の向きを一方向に揃えた後、これとは逆向きの外部磁場を掃引して第２の磁化固定端子１４の磁化のみを反転させる。第１の磁化固定端子１３と第２の磁化固定端子１４は非磁性領域１１の一つの面に互いに離間して設ける。また、磁化自由端子１５は、非磁性領域１１の磁化固定端子１３，１４を設けた面とは異なる面に設ける。図１では、磁化自由端子１５を、非磁性領域を挟んで第１の磁化固定端子１３と対向する位置に設けた例を示したが、磁化自由端子１５は必ずしも第１の磁化固定端子１３と対向していなくてもよい。
【００１３】
この磁化状態の下で、第１の磁化固定端子１３側から第２の磁化固定端子１４側へ１００μＡの電流を流した場合のシミュレーション結果を図２に示す。ただし、簡単のため各磁性端子１３，１４，１５の幅は１００ｎｍにとっている。図２は、左図に示すよう座標を入れたときのＡｌアイランド１１におけるスピン蓄積の空間分布を表すシミュレーション結果であり、ΔＥＣＰは上向きスピンと下向きスピンの電気化学ポテンシャルの差を示す。つまり、この傾きが各磁性端子に出入りするスピン流の大きさに比例する。シミュレーションは絶対零度（Ｔ＝０Ｋ）における結果であり、系の温度依存性は磁性体、非磁性体のスピン拡散長を通じて考慮される。つまり、Ｃｏ，Ｐｙ，Ａｌのスピン拡散長は、それぞれ低温で見積もられた値、５０ｎｍ，５ｎｍ，６００ｎｍとした。
【００１４】
ここでスピン蓄積を直感的に理解するために、スピンの溜まる様子を図３に示す。図３（ａ）の点線の矢印は電流の流れる向きを表し、太い３つの矢印は磁性端子の磁化の向きを表す。図３では磁化の向きを矢印の上下で表しているが、互いの平行／反平行の関係のみが重要なので、磁化の向きは図示した上下の方向以外にも、左右、紙面に対し裏表の方向などであっても良い。図３（ｂ）は、ある時間間隔のスナップショットで、磁性端子１３から非磁性領域１１へ電子が流れ込む様子を表し、電子６個が注入されたものとする。このとき、簡単のため、磁性端子１３のスピン分極率を６６．６％（＝２／３）とすれば、６個の電子のうち、４個が上向きスピン、残りの２個が下向きスピンという事になる。図３（ｃ）は、図３（ｂ）と同じ時間間隔でのスナップショットで、非磁性領域１１から磁性端子１４へ電子が流れる様子を表す。電荷の保存則より、注入された分６個が流れ出る必要がある。また、簡単のため磁性端子１４のスピン分極率も６６．６％とすれば、流れ出る６個の内訳は上向きスピンが２個、下向きスピンが４個である必要がある。したがって、上向きスピンが２個残される。
【００１５】
下向きスピンに関しては注意が必要である。図３（ｂ）に記された下向きスピンは２個しかないが、流れ出る下向きスピンが４個という条件なので、非磁性領域１１の非磁性体それ自身の電子から２個の下向きスピンを持ち出すことで満たされる。これを図３（ｃ）の点線の丸で表す。すると、非磁性の上向き／下向きスピンのバランスが崩れ、上向きスピン２個が現れる。これを前記点線の丸と結びついた上向きスピンで表す。この上向きスピンは正電荷であることに注意する。結局、非磁性領域１１には、都合電荷はゼロ、上向きスピンは４つ溜まることになる。非磁性領域１１に溜まったスピンは、非平衡定常状態におけるスピンなのでスピン流として磁性端子１５に拡散していく。しかしながら、磁性端子１５には電流が流れていないので、電荷としては保存されている必要がある。
【００１６】
比較のために、非特許文献１同様、電流注入端子の一方のみを磁性体、もう一方を非磁性体とした場合のシミュレーション結果を図４に示す。図２との対応では、第２の磁化固定端子１４が非磁性体となった場合に対応する。図２と図４の比較から明らかなように、図２におけるスピン蓄積の方が大きいのみならず、図２の方が磁化自由端子１５近傍における傾きが急峻であることがわかる。つまり、本発明の磁気メモリ素子は、非特許文献１のデバイスに対応した構成に比べ、スピン流を高効率で磁化自由端子１５に注入することが出来るため、より小さい電流値により磁化自由端子１５の磁化を反転できる。また、電流の極性を反転する場合を考えると、２つの磁化固定端子の磁化が反対向きであることから、スピン蓄積の符号が単に反転するだけである。非特許文献１のデバイスに対応した構成と比較すると、電流の極性の反転に関しデバイス構造が対称的なので、磁化自由端子１５の磁化の向きを第１の磁化固定端子１３の磁化方向に対し容易に平行／反平行にそろえることが可能である。つまり、メモリセルの自由な書き込みを容易に実現できる。
【００１７】
磁気メモリ素子１０における第１、２の磁化固定端子１３，１４と接触する電極を外部に設け、さらに磁化自由端子１５側にも電極を設ける。まず、第１の磁化固定端子１３側から磁化自由端子１５側へ０．１μＡのセンス電流を供給し、抵抗を測定する。次に、第１の磁化固定端子１３側から第２の磁化固定端子１４側へ１０μＡの電流を１ｎｓのパルス幅で供給する。続いて、第１の磁化固定端子１３側から磁化自由端子１５側へ０．１μＡのセンス電流を供給し抵抗を測定すると、抵抗は約１００Ω大きくなる。この抵抗変化の値は、上記同様十分大きな外部磁場を印加し、すべての磁性端子の磁化の向きを一方向に揃えた後、これとは逆向きの外部磁場を掃引し磁化自由端子１５の磁化を反転させた場合の抵抗変化とほぼ等しい。つまり、第１の磁化固定端子１３側から第２の磁化固定端子１４側への１０μＡの電流供給により、磁化自由端子１５の磁化反転が誘起され、磁化自由端子１５の磁化は第１の磁化固定端子１３の磁化と反平行であると考えられる。
【００１８】
次に、第２の磁化固定端子１４側から第１の磁化固定端子１３側へ１０μＡの電流を１ｎｓのパルス幅で供給する。すなわち、上記電流誘起磁化反転と逆極性の電流を供給する。この電流供給の前後で、第１の磁化固定端子１３と磁化自由端子１５の間の抵抗を上記手続きと同様に測定すると、抵抗は約１００Ω小さくなる。つまり、磁化自由端子１５の磁化は、第１の磁化固定端子１３の磁化と平行な初期状態であると考えられる。上記抵抗変化は磁気抵抗比で表すとおよそ１００％になる。
【００１９】
デバイスの寸法は、上に記した値に限るものではない。スピン蓄積領域であるＡｌはスピン拡散長が６００ｎｍなので、デバイス寸法がその値より小さい範囲であれば、比較的効率よくスピン流を運ぶことができる。また、スピン蓄積領域に異なる材料を用いた場合でも、その材料のスピン拡散長より小さいデバイス寸法とすれば効果は同じである。磁性端子は、そのスピン拡散長より大きなデバイス寸法とすれば、より効果的なスピンの注入、吸出しを行うことができる。ここでは、第１、第２の磁化固定端子にＣｏを用いたが、同程度のスピン拡散長をもつものとして、ＣｏＦｅ，ＣｏＦｅＢなどのＣｏ基合金がある。トンネル障壁の材料にＭｇＯ絶縁体を用いた場合、整合界面を形成するという観点からＣｏＦｅ及びＣｏＦｅＢが好ましい。
【００２０】
上に記した磁化反転時の電流は電流密度に換算すると、細い方のＣｏ端子で５×１０5Ａ／ｃｍ2に相当する。この値はメモリとして集積した場合を想定すると、理想的な値より１桁程度大きい値である。と言うのは、メモリとして動作する場合、アドレスを指定するためのデコーダ、及びセル選択のためのＭＯＳ−ＦＥＴを駆動するためには１０3Ａ／ｃｍ2程度の電流密度が必要とされるからであり、この値より一桁大きな値で磁化反転が行えればアドレスを指定する電流値で過って磁化反転が起こることもなく、かつ低消費電力で磁化反転が起こる事になるからである。また上に記した磁気抵抗測定時の電流値は、磁化反転時のそれより２桁小さい値であるが、同様にメモリとして動作する場合を想定すると、２つの電流値には１桁以上の明確な違いが必要である。
【００２１】
磁化反転時の電流は、上に記した１ｎｓのパルス幅に限るものではない。実験装置の制約から最短のパルス幅が１ｎｓで、１００ｎｓでも同様の抵抗変化を確認できる。但し長時間の電流供給は、温度上昇による磁化の不安定性が懸念される。
【００２２】
（固体メモリ素子への応用２）
図５は、本発明の磁気メモリ素子２０の他の例の平面構造を示す図である。幅４００ｎｍ、長さ４００ｎｍのＡｌアイランド（非磁性領域）２１を通常の電子線リソグラフィー技術により作成する。幅５０ｎｍのＣｏ細線からなる第１の磁化固定端子２２、幅１００ｎｍのＣｏ細線からなる第２の磁化固定端子２３、及び幅５０ｎｍのパーマロイ（Ｐｙ）細線からなる磁化自由端子２４をＡｌアイランド２１と接続する。第１の磁化固定端子２２と第２の磁化固定端子２３は非磁性領域２１の一つの面に互いに離間して設ける。また、磁化自由端子２４は、非磁性領域２１の磁化固定端子２２，２３を設けた辺とは異なる面に設ける。図５では、磁化自由端子２４を非磁性領域２１を挟んで第１の磁化固定端子２２と対向する位置に設けた例を示したが、この配置が必須という訳ではない。
【００２３】
メモリ素子としての動作は、図１に示した磁気メモリ素子１０と同様である。まず、第１の磁化固定端子２２側から磁化自由端子２４側へ０．１μＡのセンス電流を供給し、抵抗を測定する。次に、第１の磁化固定端子２２側から第２の磁化固定端子２３側へ、２０μＡの電流を１ｎｓのパルス幅で供給する。続いて、第１の磁化固定端子２２側から磁化自由端子２４側へ０．１μＡのセンス電流を供給し抵抗を測定すると、抵抗は約１Ω大きくなった。この抵抗変化の値は、図１記載の磁気メモリ素子１０と同様に、外部磁場を掃引し磁化自由端子２４の磁化を反転させた場合の抵抗変化とほぼ等しい。次に、第２の磁化固定端子２３側から第１の磁化固定端子２２側へ２０μＡの電流を１ｎｓのパルス幅で供給し、この電流供給の前後で、第１の磁化固定端子２２と磁化自由端子２４の間の抵抗を測定すると、抵抗は約１Ω小さくなった。
【００２４】
（固体メモリへの応用１）
次に、図１に示した磁気メモリ素子を用いた固体メモリの例を説明する。図６は、図１に示した磁気メモリ素子１０をＸ−Ｙマトリクス状に配列した例として縦２列、横２列の場合の固体メモリを示している。図６では、ビットライン３１１1、ビットライン３１１2と、ワードライン３１２1、ワードライン３１２2、ワードライン３１３1、ワードライン３１３2との交点に図１に示した磁気メモリ素子３００11，３００12，３００21，３００22が配置されている。ワードラインは一つのメモリ素子に対し２つ設けられている。３１８はビットラインのデコーダ、３１９1，３１９2はワードラインのデコーダである。デコーダ３１８及び３１９が書き込みあるいは読み出しのアドレス指定に対応して、ビットライン及びワードラインの一つが選択され、ゲートが開きソースから磁気メモリ素子３００に電流が供給される。なお、ワードライン３１３1，３１３2はＭＯＳ−ＦＥＴ３１７12，３１７22のゲートの開閉により、データライン３１４に選択的に接続される。３１５1，３１５2は負バイアス及び正バイアスの電源線である。
【００２５】
最初に、磁気メモリ素子３００11の書き込みを例にとって動作を説明する。まず、書き込みアドレスを指定するデコーダ３１８によりビットライン３１１1に通電し、磁気メモリ素子３００11の磁性端子１３付近のゲートを開く。磁性端子１４は接地されているので、書き込みアドレスを指定するデコーダ３１９2によりＭＯＳ−ＦＥＴ３１６11，３１６12のいずれかのゲートを開くことにより、ワードライン３１２1は、正バイアスの電源線３１５2あるいは負バイアスの電源線３１５1に接続される。こうして、磁化自由端子１５の磁化の向きは、その初期状態に依存して、供給電流の極性により反転、あるいは保持されるが、磁化自由端子１５の磁化の向きは一意的に決まる。ＭＯＳ−ＦＥＴ３１６11のゲートを開いて正バイアスの電源線３１５2を選択した時は、磁化自由端子１５にスピン流のみ流れ電流が流れ込むのを阻止するため、ＭＯＳ−ＦＥＴ３１７11のゲートも同時に開いてもう一つのワードライン３１３1を３１２1と同電位に保つ必要がある。負バイアスの電源線３１５1を選択した時は、磁化自由端子１５に電流が流れ込むことがないので、電源線とワードライン３１３1の接続は不要である。
【００２６】
次に、磁気メモリ素子３００11の読み出しを例にとって動作を説明する。まず、読み出しアドレスを指定するデコーダ３１８によりビットライン３１１1に通電し、磁気メモリ素子３００11の磁性端子１３付近のゲートを開く。読み出しアドレスを指定する３１９1のデコーダによりＭＯＳ−ＦＥＴ３１７12のゲートを開くことにより、データライン３１４に接続された抵抗を読み出す。
【００２７】
図７は、上述の図１に示した磁気メモリ素子を用いた固体メモリをシリコン基板上に実装した例を一つのメモリ素子１１０について示す模式図である。シリコン基板１２０の上に、ＭＯＳ−ＦＥＴを形成する。図中の１１１，１１２は、それぞれＭＯＳ−ＦＥＴのソース、ドレインである。第１のワードライン３１２、ＭＯＳ−ＦＥＴの酸化膜１１３、ドレインへの配線１１４を作成する。図中の３１１はビットラインを表す。非磁性領域１１、酸化膜１２、磁化固定端子１３、磁化自由端子１５、第２のワードライン３１３を形成する。これらはすべて半導体分野で常用されるリソグラフィー技術により形成する。ビットライン３１１と、第１のワードライン３１２、第２のワードライン３１３とはＸ−Ｙマトリクス状に形成される。図７は１メモリ素子のみを示すが、これがＸ−Ｙマトリクス状にシリコン基板１２０上に形成される。今回の例では、ビットライン、ワードラインの配線材料にＣｕを用いた。
【００２８】
（固体メモリへの応用２）
図８は、図１に示した磁気メモリ素子１０をＸ−Ｙマトリクス状に配列した例として縦２列、横２列の場合の固体メモリを示している。図６の固体メモリとの違いは、磁気メモリ素子１０の磁気抵抗比がほぼ１００％と大きな値に達することから、ＭＯＳ−ＦＥＴを必要としないメモリセル選択が可能なことである。
【００２９】
図８では、図６の固体メモリと同様ビットライン４１１1、ビットライン４１１2と、ワードライン４１２1、ワードライン４１２2、ワードライン４１３1、ワードライン４１３2との交点に、図１に示した磁気メモリ素子４００11，４００12，４００21，４００22が配置されている。また、図６の固体メモリと同様、ワードラインは一つのメモリ素子に対し２つ設けられ、４１８はビットラインのデコーダ、４１９1，４１９2はワードラインのデコーダである。デコーダ４１８及び４１９1，４１９2が読み出しあるいは書き込みのアドレス指定に対応して、ビットライン及びワードラインの一つが選択され、磁気メモリ素子４００に電流が供給される。ワードライン４１３1，４１３2は、ＭＯＳ−ＦＥＴ４１７12，４１７22のゲートの開閉によりデータライン４１４に選択的に接続される。４１５1，４１５2は、負バイアス及び正バイアスの電源線である。なお、図６の固体メモリと異なりセル選択のＭＯＳ−ＦＥＴがないため、ビットライン４１１は正負二つの電源線に接続される。すなわち、図８では図示を省略しているが、ワードライン４１２に設置された４１６11，４１６12のＦＥＴ、４１５11，４１５12の電源線と同様の配置を、４１１のビットラインに設ける。
【００３０】
例えば、ビットライン４１１1と、電源線４１５1，４１５2と選択的に接続されたワードライン４１２１との間に電流を供給することにより、図１における磁化自由端子の磁化の向きが供給電流の極性により反転、あるいは保持する。すなわち、図１における磁化自由端子の磁化の方向を変化させることにより書き込みが行われる。書き込み時において、ビットライン４１１1が正バイアス、ワードライン４１２1が負バイアスの時、あるいはそのいずれもが逆の極性の時、磁化自由端子１５にスピン流のみ流れ電流が流れ込むのを阻止するためもう一つのワードライン４１３1には正バイアスがかかる必要がある。このように、書き込み時には、常にワードライン４１３1に正バイアスを印加する。一方、読み出しは、例えば、ビットライン４１１1と、データライン４１４と選択的に接続されたワードライン４１３1との間に電圧を印加することにより、図１における磁化固定端子１３、磁化自由端子１５の磁化の相対向きに依存した抵抗を読み出すことにより行われる。
【図面の簡単な説明】
【００３１】
【図１】本発明の磁気メモリ素子の一例の平面構造を示す図。
【図２】本発明の磁気メモリ素子におけるスピン蓄積のシミュレーション結果を示す図。
【図３】本発明の磁気メモリ素子におけるスピン蓄積の様子を描いた概念図。
【図４】磁化固定端子を非磁性絶縁体に置き換えた磁気メモリ素子のスピン蓄積のシミュレーション結果を示す図。
【図５】本発明の磁気メモリ素子の他の例の平面構造を示す図。
【図６】本発明による固体メモリの例を示す図。
【図７】本発明の固体メモリをシリコン基板上に実装した例を一つのメモリ素子について示す図。
【図８】本発明による固体メモリの例を示す図。
【符号の説明】
【００３２】
１０  磁気メモリ素子
１１  非磁性領域
１２  酸化膜
１３  第１の磁化固定端子
１４  第２の磁化固定端子
１５  磁化自由端子
２０  磁気メモリ素子
２１  Ａｌアイランド
２２  第１の磁化固定端子
２３  第２の磁化固定端子
２４  磁化自由端子
【図１】
2008171945.tif 000003
【図２】
2008171945.tif 000004
【図３】
2008171945.tif 000005
【図４】
2008171945.tif 000006
【図５】
2008171945.tif 000007
【図６】
2008171945.tif 000008
【図７】
2008171945.tif 000009
【図８】
2008171945.tif 000010