(57)【要約】【課題】各行の液晶画素を複数回に分けて駆動する場合に発生する横筋を防止する。【解決手段】液晶表示装置は複数の液晶画素ＰＸと、複数の信号線Ｘを各々所定数ずつ含む複数の信号線群と、複数の液晶画素ＰＸを行単位に選択し選択行の液晶画素ＰＸを複数の信号線Ｘを介して駆動する駆動回路ＤＲとを備え、駆動回路ＤＲは各行の液晶画素ＰＸの選択期間に複数の信号線群の各々に含まれる所定数の信号線Ｘに割当てた所定数の画素電圧を群駆動周期で出力する信号線ドライバ２０、信号線ドライバ２０から群駆動周期で出力される所定数の画素電圧を複数の信号線群の各々に分配するマルチプレクサ３０、および信号線ドライバ２０の出力電圧極性を所定画素行数毎に反転させる場合に極性反転を必要とする先頭行の液晶画素ＰＸの選択期間に複数の信号線群の全てを信号線ドライバ２０に電気的に接続してから群駆動周期毎に１群ずつ複数の信号線群を順次信号線ドライバ２０から電気的に切り離すようマルチプレクサ３０を制御するコントローラ４０を含む。【選択図】図１
2008102212.tif 000002
【特許請求の範囲】
【請求項１】
略マトリクス状に配置される複数の液晶画素と、前記複数の液晶画素の列に沿って配置された複数の信号線を各々所定数ずつ含む複数の信号線群と、前記複数の液晶画素を行単位に選択し選択行の液晶画素を前記複数の信号線を介して駆動する駆動回路とを備え、前記駆動回路は各行の液晶画素の選択期間において前記複数の信号線群の各々に含まれる所定数の信号線に割当てられた所定数の画素電圧を群駆動周期で並列的に出力する信号線ドライバ、前記信号線ドライバから前記群駆動周期で出力される所定数の画素電圧を前記複数の信号線群の各々に分配するマルチプレクサ、および前記信号線ドライバの出力電圧極性を所定画素行数毎に反転させる場合に極性反転を必要とする先頭行の液晶画素の選択期間において前記複数の信号線群の全てを前記信号線ドライバに電気的に接続してから前記群駆動周期毎に１群ずつ前記複数の信号線群を順次前記信号線ドライバから電気的に切り離すように前記マルチプレクサを制御するコントローラを含むことを特徴とする液晶表示装置。
【請求項２】
前記信号線ドライバは前記複数の信号線の総数に対して２以上の整数分の１に等しい所定数の出力端を有し、前記マルチプレクサは前記複数の信号線群の全てを前記信号線ドライバに電気的に接続する際に前記所定数の出力端から出力される所定数の画素電圧の各々を同極性で駆動すべき液晶画素列に対応する少なくとも２信号線に一緒に供給する複数のアナログスイッチを有することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記所定数の出力端は互いに隣接する出力端とは逆の出力電圧極性に設定される所定数の出力バッファであることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記所定数の出力バッファの出力電圧極性は２画素行，３画素行，４画素行，および５画素行のいずれか毎に反転されることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記信号線ドライバは前記複数の信号線の総数に対して２以上の整数分の１に等しい所定数の出力端を有し、前記マルチプレクサは前記複数の信号線群の全てを前記信号線ドライバに電気的に接続する際に前記所定数の出力端から出力される所定数の画素電圧の各々を同極性で駆動すべき同色の液晶画素列に対応する少なくとも２信号線に供給する複数のアナログスイッチを有することを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記所定数の出力端は互いに隣接する出力端とは逆の出力電圧極性に設定される所定数の出力バッファであることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記所定数の出力バッファの出力電圧極性は前記２画素行，３画素行，４画素行，および５画素行のいずれか毎に反転されることを特徴とする請求項６に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、略マトリクス状に配置される複数の液晶画素の行を少なくとも２回に分けて駆動する液晶表示装置に関し、特に複数の液晶画素に対する液晶駆動電圧が所定行数毎に逆極性に設定される液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、コンピュータ、カーナビゲーションシステム、あるいはテレビ受信機等において画像を表示するために広く利用されている。
【０００３】
液晶表示装置は、一般にアレイ基板および対向基板間に液晶層を挟持した構造の液晶表示パネルを備える。アクティブマトリクス型の液晶表示パネルでは、アレイ基板が略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数の走査線、複数の画素電極の列に沿って配置される複数の信号線、複数の走査線および複数の信号線の交差位置近傍に配置される複数の画素スイッチング素子を有する。複数の走査線はこれら走査線の一端に隣接して設けられる走査線駆動回路によって順次駆動され、複数の信号線はこれら信号線の一端に隣接して設けられる信号線駆動回路によって各走査線の駆動中に駆動される。各画素スイッチング素子は例えば薄膜トランジスタであり、対応走査線が駆動されたときに導通して対応信号線の電位を対応画素電極に印加する。対向基板には、共通電極が複数の画素電極に対向して設けられる。一対の画素電極および共通電極はこれら電極間に位置する液晶層の一部である画素領域と共に液晶画素を構成する。各液晶画素では、画素領域内の液晶分子配列が画素電極および共通電極間の電位差である液晶駆動電圧に対応した電界によって制御される。
【０００４】
従来、信号線駆動回路の回路規模を小さくするために各行の液晶画素を２回に分けて駆動する技術が提案されている（例えば、特許文献１を参照）。この技術では、例えば図９に示すように、アナログスイッチＡＳＷ１，ＡＳＷ２，ＡＳＷ３，ＡＳＷ４，…がマルチプレクサとして信号線駆動回路の出力バッファＤ１，Ｄ２，…および複数の信号線Ｘ１，Ｘ２，Ｘ３，Ｘ４，…間に設けられる。アナログスイッチＡＳＷ１，ＡＳＷ４，…は制御信号ＣＴＬ０によって制御され、ナログスイッチＡＳＷ２，ＡＳＷ３，…は制御信号ＣＴＬ１によって制御される。制御信号ＣＴＬ０および制御信号ＣＴＬ１は図９に示すように遷移する。
【０００５】
アナログスイッチＡＳＷ１，ＡＳＷ４は制御信号ＣＴＬ０の立ち下がりにより一緒に導通し、信号線駆動回路の出力バッファＤ１，Ｄ２をそれぞれ信号線Ｘ１，Ｘ４に電気的に接続する。また、アナログスイッチＡＳＷ２，ＡＳＷ３は制御信号ＣＴＬ１の立ち下がりにより一緒に導通し、信号線駆動回路の出力バッファＤ１，Ｄ２をそれぞれ信号線Ｘ３，Ｘ２に電気的に接続する。すなわち、走査線Ｙ１，Ｙ２，Ｙ３，Ｙ４，…の各々が駆動される期間においてアナログスイッチＡＳＷ１，ＡＳＷ４とアナログスイッチＡＳＷ２，ＡＳＷ３とを交互に導通させるように制御信号ＣＴＬ０，ＣＴＬ１を遷移させると、対応行の液晶画素ＰＸが２回に分けて駆動される。この構成では、信号線駆動回路の出力バッファＤ１，Ｄ２，…の数が信号線Ｘ１，Ｘ２，Ｘ３，Ｘ４，…の半数しか必要とされないため、信号線駆動回路の回路規模を小さくできる。実際の信号線駆動回路は各々所定数の出力バッファを持つ複数のドライバＩＣで構成されるので、結果的にドライバＩＣの数が削減されることになる。尚、信号線Ｘ２，Ｘ３は図９において交差してアナログスイッチＡＳＷ３，ＡＳＷ２に接続されているが、このような構成は各行の液晶画素ＰＸに対する液晶駆動電圧、具体的には共通電極ＣＥの電位に対する画素電極ＰＥの電位を１画素列毎に逆極性にする場合に有効である。すなわち、出力バッファＤ１，Ｄ２から１回目の駆動時に出力される画素電圧Ｖsの極性に対して２回目の駆動時に出力される画素電圧Ｖsの極性反転を必要としないため、信号線駆動回路の消費電力および充電誤差を低減できる。
【特許文献１】特開２００３−２９５８３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、画素電圧を例えば１行毎に逆極性に設定することがフリッカと呼ばれるちらつきの対策として行われているが、市松状の網かけドットパターンを表示させたときにフリッカが目立ってしまうという問題がある。これを解消するため、画素電圧は２行以上の所定画素行数毎に逆極性に設定されることが好ましい。所定画素行数が図９に示すように４画素行である場合、信号線Ｘ１〜Ｘ４の電位極性が図１０に示すように４水平走査期間（４Ｈ）毎に遷移する。
【０００７】
しかしながら、このような極性制御は信号線Ｘ１，Ｘ４，…の不所望な電位変動を生じさせる原因となる。制御信号ＣＴＬ０，ＣＴＬ１が各水平走査期間の前半および後半において図１０に示すように遷移する場合、信号線Ｘ１，Ｘ４は信号線Ｘ２，Ｘ３がフローティング状態にある間に信号線駆動回路の出力バッファＤ１，Ｄ２にそれぞれ接続され、信号線Ｘ２，Ｘ３は信号線Ｘ１，Ｘ４が電気的なフローティング状態にある間に信号線駆動回路の出力バッファＤ２，Ｄ１にそれぞれ接続される。各画素電極ＰＥは対応画素スイッチング素子Ｗを介して設定された電位を保持するが、この後、図９に示す寄生容量Ｃsd-Rおよび寄生容量Ｃsd-Lがそれぞれ画素電極ＰＥおよびその右側の信号線Ｘ間、並びに画素電極ＰＥおよびその左側の信号線Ｘ間に生じる。ここで、制御信号ＣＴＬ１が図１０において円で囲って示すように４行の液晶画素ＰＸのうちの先頭行である画素ラインＬ１に対応する１水平走査期間の後半で立ち下がると、信号線Ｘ２の電位が出力バッファＤ２から出力される画素電圧Ｖsの極性反転により正極性から負極性に遷移し、信号線Ｘ３の電位が出力バッファＤ１から出力される画素電圧Ｖsの極性反転により負極性から正極性に遷移する。このとき、信号線Ｘ１の電位は、信号線Ｘ２から寄生容量Ｃsd-R、電位保持状態の画素電極ＰＥ、寄生容量Ｃsd-Lを介して信号線Ｘ１に至る容量結合経路の存在によって信号線Ｘ２の電位変動の影響を受ける。また、信号線Ｘ４の電位は信号線Ｘ３から寄生容量Ｃsd-L、電位保持状態の画素電極ＰＥ、寄生容量Ｃsd-Rを介して信号線Ｘ４に至る容量結合経路の存在により信号線Ｘ３の電位変動の影響を受ける。具体的には、画素ラインＬ１において信号線Ｘ１，Ｘ４に画素スイッチング素子Ｔを介して接続された画素電極ＰＥの電位が変動してしまうことになる。こうして変動した電位は、この画素ラインＬ１に対応する全ての画素スイッチング素子Ｔが一緒に非導通になったときに画素電極ＰＥに保持される。この結果、図１１に示す２ドットおきの横筋が表示画面において４画素行毎に発生する。ここでは、全ての画素の階調が表示画面において横筋を観察し易くするために同じレベルに設定されている。このような横筋は、画素電圧Ｖsが４画素行毎に逆極性に設定される場合だけでなく、例えば２画素行毎、あるいは３画素行毎に逆極性に設定される場合でも発生する。
【０００８】
本発明の目的は、各行の液晶画素を少なくとも２回に分けて駆動する場合に発生する横筋を防止できる液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明によれば、略マトリクス状に配置される複数の液晶画素と、複数の液晶画素の列に沿って配置された複数の信号線を各々所定数ずつ含む複数の信号線群と、複数の液晶画素を行単位に選択し選択行の液晶画素を複数の信号線を介して駆動する駆動回路とを備え、駆動回路は各行の液晶画素の選択期間において複数の信号線群の各々に含まれる所定数の信号線に割当てられた所定数の画素電圧を群駆動周期で並列的に出力する信号線ドライバ、信号線ドライバから群駆動周期で出力される所定数の画素電圧を複数の信号線群の各々に分配するマルチプレクサ、および信号線ドライバの出力電圧極性を所定画素行数毎に反転させる場合に極性反転を必要とする先頭行の液晶画素の選択期間において複数の信号線群の全てを信号線ドライバに電気的に接続してから群駆動周期毎に１群ずつ複数の信号線群を順次信号線ドライバから電気的に切り離すようにマルチプレクサを制御するコントローラとを含む液晶表示装置が提供される。
【発明の効果】
【００１０】
この液晶表示装置では、信号線ドライバの出力電圧極性を所定画素行数毎に反転させる場合に、マルチプレクサが極性反転を必要とする先頭行の液晶画素の選択期間において複数の信号線群の全てを信号線ドライバに電気的に接続してから群駆動周期毎に１群ずつ複数の信号線群を順次信号線ドライバから電気的に切り離す。これにより、複数の信号線群の各々に含まれる所定数の信号線が選択期間において最初に信号線ドライバから出力される所定数の画素電圧によって一律に駆動され、これら信号線の電位が極性反転される。複数の信号線群の1つが群駆動周期に等しい最初の期間の終了に際して信号線ドライバから電気的に切り離されると、この信号線群に含まれる所定数の信号線の電位がこれら信号線に割当てられた所定数の画素電圧に等しく設定される。これ以降、所定数の画素電圧が群駆動周期で信号線ドライバから並列的に出力され、残りの信号線群の各々に含まれる所定数の信号線がこれら所定数の画素電圧によって一律に駆動される。これら残りの信号線群は群駆動周期毎に１群ずつ順次信号線ドライバから電気的に切り離されるため、切離信号線群に含まれる所定数の信号線の電位はこれら信号線に割当てられた所定数の画素電圧に等しく設定される。すなわち、複数の信号線群の１つが最初に信号線ドライバから電気的に切り離されるまでに、これら信号線の全てに対する極性反転が完了し、残りの信号線群に含まれる所定数の信号線の電位はこれら信号線にそれぞれに割当てられた所定数の画素電圧に等しくなるまで群駆動周期で変化する。上述のような駆動形式であると、複数の信号線群相互が容量結合していても、先にフローティング状態になった信号線群の電位が他の信号線群の電位の極性反転に伴って大幅に変動することがない。従って、各行の液晶画素を少なくとも２回に分けて駆動する場合に発生する横筋を防止できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の第１実施形態に係る液晶表示装置について添付図面を参照して説明する。
【００１２】
図１はこの液晶表示装置の回路構成を概略的に示し、図２は図１に示す液晶表示パネルの断面構造を概略的に示す。液晶表示装置は例えばノーマリホワイトの液晶表示パネルＤＰを備える。この液晶表示パネルＤＰは一対の電極基板であるアレイ基板１および対向基板２間に液晶層３を挟持した構造を有する。
【００１３】
アレイ基板１は、ガラス板等からなる透明絶縁基板ＧＬ、この透明絶縁基板ＧＬ上に形成される複数の画素電極ＰＥ、およびこれら画素電極ＰＥ上に形成される配向膜ＡＬを含む。対向基板２はガラス板等からなる透明絶縁基板ＧＬ、この透明絶縁基板ＧＬ上に形成されるカラーフィルタ層ＣＦ、このカラーフィルタ層上に形成される共通電極ＣＥ、およびこの共通電極ＣＥ上に形成される配向膜ＡＬを含む。液晶層３は対向基板２とアレイ基板１の間隙に液晶材料を充填することにより得られる。また、一対の偏光板ＰＬが液晶表示パネルＤＰの外側に設けられ、バックライトＢＬがアレイ基板１側の偏光板ＰＬの外側に設けられる。
【００１４】
アレイ基板１では、複数の画素電極ＰＥが略マトリクス状に配置される。また、複数の走査線Ｙ（Ｙ１，Ｙ２，Ｙ３，…）が複数の画素電極ＰＥの行に沿って配置され、複数の信号線Ｘ（Ｘ１，Ｘ２，Ｘ３，…）が複数の画素電極ＰＥの列に沿って配置され、複数の画素スイッチング素子Ｔがこれら走査線Ｙおよび信号線Ｘの交差位置近傍に配置される。各画素スイッチング素子Ｔは、走査線Ｙに接続されるゲート、信号線Ｘおよび画素電極ＰＥ間に接続されるソース−ドレインパスを有する薄膜トランジスタからなり、対応走査線Ｙを介して駆動されたときに導通して対応信号線Ｘの電位を対応画素電極ＰＥに印加する。
【００１５】
各画素電極ＰＥおよび共通電極ＣＥは例えばＩＴＯ等の透明電極材料からなり、それぞれ配向膜ＡＬで覆われ、液晶層３の一部である画素領域と共に液晶画素ＰＸを構成する。液晶画素ＰＸは画素電極ＰＥおよび共通電極ＣＥ間に液晶容量Ｃlcを有し、画素領域内の液晶分子配列はこれら画素電極ＰＥおよび共通電極ＣＥの電位差として液晶容量Ｃlcに保持される液晶駆動電圧に対応した電界によって制御される。
【００１６】
また、カラーフィルタ層ＣＦは複数の画素電極ＰＥの列にそれぞれ対向して行方向に繰返し並べたストライプ状の赤着色層、緑着色層、および青着色層を含む。ここで、赤着色層は第１，４，７，…列の画素電極ＰＥに対向し、これら画素電極ＰＥに対応する液晶画素ＰＸを赤画素Ｒに設定して、赤画素列Ｒ１，Ｒ２，Ｒ３，…を構成させる。緑着色層は第２，５，８，…列の画素電極ＰＥに対向し、これら画素電極ＰＥに対応する液晶画素ＰＸを緑画素Ｇに設定して、緑画素列Ｇ１，Ｇ２，Ｇ３，…を構成させる。青着色層は第３，６，９，…列の画素電極ＰＥに対向し、これら画素電極ＰＥに対応する液晶画素ＰＸを青画素Ｂに設定して青画素列Ｂ１，Ｂ２，Ｂ３，…を構成させる。
【００１７】
液晶表示装置は、さらに複数の液晶画素ＰＸを行単位に選択し選択行の液晶画素ＰＸを複数の信号線Ｘを介して駆動する駆動回路ＤＲを備える。駆動回路ＤＲは、走査線ドライバ１０、信号線ドライバ２０、マルチプレクサ３０、およびコントローラ３０を有する。例えば図１に示すように、走査線ドライバ１０、信号線ドライバ２０、およびコントローラ３０は液晶表示パネルＤＰの外部に設けられ、マルチプレクサ３０は液晶表示パネルＤＰ上に設けられる。ここでは、複数の信号線Ｘ１，Ｘ２，Ｘ３，Ｘ４，…がマルチプレクサ３０によって各々所定数ずつ含む複数の信号線群として例えば２つの信号線群（信号線Ｘ１，Ｘ４，Ｘ５，Ｘ８，…および信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，…）に区分されている。走査線ドライバ１０は複数の走査線Ｙを順次駆動して複数の液晶画素ＰＸを行単位に選択するように構成される。信号線ドライバ２０は各行の液晶画素ＰＸの選択期間において第１信号線群（信号線Ｘ１，Ｘ４，Ｘ５，Ｘ８，…）および第２信号線群（信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，…）の各々に割当てられた所定数の画素電圧Ｖsを群駆動周期Ｇで並列的に出力するように構成される。マルチプレクサ３０は信号線ドライバ２０から群駆動周期で出力される所定数（＝信号線Ｘ１，Ｘ２，Ｘ３，…の総数に対して２以上の整数分の１、ここでは半分）の画素電圧Ｖsを第１および第２信号線群の各々に分配するように構成される。信号線ドライバ２０の出力電圧極性は所定画素行数、例えば４画素行毎に反転される。コントローラ４０は、走査線ドライバ１０および信号線ドライバ２０を上述のように動作させる制御に加えて、極性反転を必要とする先頭行の液晶画素ＰＸの選択期間において第１および第２信号線群の全てを信号線ドライバ２０に電気的に接続してから群駆動周期毎に１群ずつ第１および第２信号線群を１群ずつ順次信号線ドライバ２０から電気的に切り離させるマルチプレクサ３０の制御、および極性反転を必要しない行の液晶画素ＰＸの選択期間において群駆動周期毎に第１および第２信号線群を１群ずつ順次信号線ドライバ２０に電気的に接続し切り離させるマルチプレクサ３０の制御を行うように構成される。
【００１８】
信号線ドライバ２０は例えば複数のドライバＩＣからなり、コントローラ４０から信号線群単位に供給されるデジタル映像信号を所定数の画素電圧Ｖsに変換するＤ／Ａ変換部２１および、Ｄ／Ａ変換部２１から得られる所定数の画素電圧Ｖsを出力する出力バッファ部２２を含む。出力バッファ部２２は、複数の信号線Ｘ１，Ｘ２，Ｘ３，…の総数の整数分の１である所定数の出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，…を信号線ドライバ２０の出力端として有する。マルチプレクサ３０は、出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，…の各々から２回に分けて出力される同極性の２画素電圧を１列おきの同極性画素列に対して設けられた２信号線に一対のアナログスイッチを介して分配する構成であり、先頭行の液晶画素ＰＸ、すなわち画素ラインＬ１の選択期間の前半に全アナログスイッチを導通させ、この間に各出力バッファから出力される画素電圧により対応２信号線の電位を一緒に極性反転させるように制御される。具体的には、マルチプレクサ３０がそれぞれ複数の信号線Ｘ１，Ｘ２，Ｘ３，Ｘ４，…に割当てられた複数のアナログスイッチＡＳＷ１，ＡＳＷ２，ＡＳＷ３，ＡＳＷ４，…を含む。複数のアナログスイッチＡＳＷ１，ＡＳＷ２，ＡＳＷ３，ＡＳＷ４，…の各々は例えばＰチャネル型の薄膜トランジスタからなる。例えばアナログスイッチＡＳＷ１，ＡＳＷ４，ＡＳＷ５，ＡＳＷ８，ＡＳＷ９，ＡＳＷ１２，…は第１信号線群である信号線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２…と出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６…との間に接続され、コントローラ４０から供給される制御信号ＣＴＬ０により制御される。残りのアナログスイッチＡＳＷ２，ＡＳＷ３，ＡＳＷ６，ＡＳＷ７，ＡＳＷ１０，ＡＳＷ１１，…は第２信号線群である信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１…と出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６…との間に接続され、コントローラ４０から供給される制御信号ＣＴＬ１により制御される。例えば制御信号ＣＴＬ０が立ち下がると、アナログスイッチＡＳＷ１，ＡＳＷ４，ＡＳＷ５，ＡＳＷ８，ＡＳＷ９，ＡＳＷ１２，…が全て導通して、信号線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２…を出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６…に電気的に接続する。他方、制御信号ＣＴＬ１が立ち下がると、アナログスイッチＡＳＷ２，ＡＳＷ３，ＡＳＷ６，ＡＳＷ７，ＡＳＷ１０，ＡＳＷ１１，…が全て導通して、信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１…を出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６…に電気的に接続する。
【００１９】
極性反転を必要とする先頭行の液晶画素ＰＸ、すなわち画素ラインＬ１の選択期間（＝１Ｈ：１水平走査期間）では、図３に示すように、制御信号ＣＴＬ０，ＣＴＬ１の両方が群駆動周期Ｇ（＝Ｈ／２）に等しい１Ｈの前半の開始直後に信号線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２…および信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１…の全てをそれぞれ出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６…に電気的に接続するために立ち下がり、制御信号ＣＴＬ０が１Ｈの前半の終了直前に信号線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２…をそれぞれ出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６…から電気的に切り離すために立ち上がり、制御信号ＣＴＬ１がこれに続く１Ｈの後半の終了直前に信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１…をそれぞれ出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６…から電気的に切り離すために立ち上がる。
【００２０】
他方、極性反転を必要としない行の液晶画素ＰＸ、すなわち画素ラインＬ２〜Ｌ４の各々の選択期間（＝１Ｈ：１水平走査期間）では、図３に示すように、制御信号ＣＴＬ０が群駆動周期Ｇ（＝Ｈ／２）に等しい１Ｈの前半の開始直後に信号線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２…をそれぞれ出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６…に電気的に接続するために立ち下がり、この１Ｈの前半の終了直前に信号線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２…をそれぞれ出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６…から電気的に切り離すために立ち上がる。続いて、制御信号ＣＴＬ１が群駆動周期Ｇに等しい１Ｈの後半の開始直後に信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１…をそれぞれ出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６…に電気的に接続するために立ち下がり、この１Ｈの後半の終了直前に信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１…をそれぞれ出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６…から電気的に切り離すために立ち上がる。
【００２１】
ここで、例えば信号線Ｘ１，Ｘ２，Ｘ３，Ｘ４の電位に注目する。信号線Ｘ１，Ｘ４が画素ラインＬ１の選択期間の前半において信号線Ｘ３，Ｘ２と一緒に出力バッファＤ１，Ｄ２にそれぞれ電気的に接続されると、信号線Ｘ１，Ｘ３の電位が例えば負極性から正極性に極性反転して出力バッファＤ１から出力される画素電圧Ｖsに対応して変化し、信号線Ｘ４，Ｘ２の電位が例えば正極性から負極性に極性反転して出力バッファＤ２から出力される画素電圧Ｖsに対応して変化する。これらが画素ラインＬ１の選択期間の前半において完了すると、信号線Ｘ１，Ｘ４が出力バッファＤ１，Ｄ２から電気的に切り離され、次の画素ラインＬ２の選択期間において再び出力バッファＤ１，Ｄ２に電気的に接続されるまでフローティング状態となる。信号線Ｘ３，Ｘ２は画素ラインＬ１の選択期間の前半において出力バッファＤ１，Ｄ２から電気的に切り離されず、画素ラインＬ１の選択期間の後半において出力バッファＤ１，Ｄ２からそれぞれ前半と同じ極性で出力される正極性の画素電圧Ｖsおよび負極性の画素電圧Ｖsに対応して変化する。これらが画素ラインＬ１の選択期間の後半において完了すると、信号線Ｘ３，Ｘ２が出力バッファＤ１，Ｄ２から電気的に切り離される。
【００２２】
上述の制御によれば、信号線Ｘ１，Ｘ２，Ｘ３，Ｘ４の電位が画素ラインＬ１の選択期間の前半において全て極性反転される。このため、信号線Ｘ１，Ｘ４がフローティング状態にある画素ラインＬ１の選択期間の後半において信号線Ｘ２，３の電位を極性反転する必要が無い。従って、信号線Ｘ２から寄生容量Ｃsd-R、電位保持状態の画素電極ＰＥ、寄生容量Ｃsd-Lを介して信号線Ｘ１に至る容量結合経路、並びに信号線Ｘ３から寄生容量Ｃsd-L、電位保持状態の画素電極ＰＥ、寄生容量Ｃsd-Rを介して信号線Ｘ４に至る容量結合経路が存在しても、信号線Ｘ２，３の電位の極性反転に起因した信号線Ｘ１，Ｘ４の著しい電位変動が発生しない。
【００２３】
図４は上述のマルチプレクサ３０を用いて設定される複数の信号線Ｘの電位を示す。図４では、例えばＲ１＋が第１列の赤画素Ｒ用である正極性の画素電圧Ｖsを表し、Ｒ２−が第２列の赤画素Ｒ用である負極性の画素電圧Ｖsを表し、Ｇ２＋が第２列の緑画素Ｇ用である正極性の画素電圧Ｖsを表し、Ｇ３−が第３列の緑画素Ｇ用である負極性の画素電圧Ｖsを表し、Ｂ３＋が第３列の青画素Ｂ用である正極性の画素電圧Ｖsを表し、Ｂ４−が第４列の青画素Ｂ用である負極性の画素電圧Ｖsを表し、Ｂ１＋が第１列の青画素Ｂ用である正極性の画素電圧Ｖsを表し、Ｇ１−が第１列の緑画素Ｇ用である負極性の画素電圧Ｖsを表し、Ｒ３＋が第３列の赤画素Ｒ用である正極性の画素電圧Ｖsを表し、Ｂ２−が第２列の青画素Ｂ用である負極性の画素電圧Ｖsを表し、Ｇ４＋が第４列の緑画素Ｇ用である正極性の画素電圧Ｖsを表し、Ｒ４−が第４列の赤画素Ｒ用である負極性の画素電圧Ｖsを表す。他の画素に対する画素電圧Ｖsもこれらと同様の規則で表記されている。
【００２４】
第２信号線群である信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…の電位は第２セットの画素ラインＬ１の選択期間の前半で出力バッファＤ１，Ｅ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，…から出力される画素電圧Ｖsに対応して図４において四角で囲ったＲ２＋，Ｒ１−，Ｇ３＋，Ｇ２−，Ｂ４＋，Ｂ３−，…にそれぞれ設定される。これらは、第１セットの画素ラインＬ４の選択期間の後半で設定されたＧ１−，Ｂ１＋，Ｂ２−，Ｒ３＋，Ｒ４−，Ｇ４＋，…に対して極性反転されている。これら信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…の電位は第２セットの画素ラインＬ１の選択期間の後半でさらに出力バッファＤ１，Ｅ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，…から出力される画素電圧Ｖsに対応してＧ１＋，Ｂ１−，Ｂ２＋，Ｒ３−，Ｒ４＋，Ｇ４−，…にそれぞれ設定される。
【００２５】
本実施形態によれば、信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…の電位が第２セットの画素ラインＬ１の選択期間の後半においてＲ２＋，Ｒ１−，Ｇ３＋，Ｇ２−，Ｂ４＋，Ｂ３−，…からＧ１＋，Ｂ１−，Ｂ２＋，Ｒ３−，Ｒ４＋，Ｇ４−，…に極性反転せずに変化する。ここで、信号線Ｘ２に注目すると、信号線Ｘ２の電位はＲ２＋からＧ１＋に変化することになる。Ｒ２＋とＧ１＋とが仮に同じ値であるとすれば、実際の信号線Ｘ２の電位は画素ラインＬ１の選択期間の後半で全く変化しない。これは、残りの信号線Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…の電位についても同様である。従って、赤画素Ｒ，緑画素Ｇ，および青画素Ｇの全てを同一の輝度に設定するベタ表示であれば、各行の液晶画素を少なくとも２回に分けて駆動する場合に発生する横筋を防止できる。
【００２６】
但し、例えば黄色の単色ベタ表示であると、例えば信号線Ｘ３の電位が第２セットの画素ラインＬ１の選択期間の後半においてＲ１−に対応した中間階調値からＢ１−に対応した最小階調値に変化する。この変化は既にフローティング状態にあって容量結合された隣接信号線、具体的には信号線Ｘ４あるいはＸ５に影響してこれらの電位を変動させることになる。
【００２７】
ちなみに、図５は上述のマルチプレクサ３０を従来のように制御した場合に設定される複数の信号線Ｘの電位を示す。図５では、画素電圧Ｖsが図４に示すものと同様の規則で表記されている。出力バッファＤ１，Ｅ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，…は第２セットの画素ラインＬ１の選択期間の前半で第２信号線群、すなわち信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…に対して画素電圧Ｖsを出力しない。このため、信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…の電位は第１セットの画素ラインＬ４の選択期間の後半で設定されたＧ１−，Ｂ１＋，Ｂ２−，Ｒ３＋，Ｒ４−，Ｇ４＋，…に維持される。第２セットの画素ラインＬ１の選択期間の後半になって、出力バッファＤ１，Ｅ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，…が信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…に対して画素電圧Ｖsを出力すると、これら信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…の電位は図５において矢印で示すようにＧ１−，Ｂ１＋，Ｂ２−，Ｒ３＋，Ｒ４−，Ｇ４＋，…からＧ１＋，Ｂ１−，Ｂ２＋，Ｒ３−，Ｒ４＋，Ｇ４−，…に極性反転される。これら極性反転は第１信号線群、すなわち信号線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２…がフローティング状態にある間に行われる。このため、赤画素Ｒ，緑画素Ｇ，および青画素Ｇの全てを同一の輝度に設定するベタ表示であっても、各行の液晶画素を少なくとも２回に分けて駆動する場合に発生する横筋を防止できない。
【００２８】
以下、本発明の第２実施形態に係る液晶表示装置について添付図面を参照して説明する。
【００２９】
図６はこの液晶表示装置の回路構成を概略的に示す。この液晶表示装置は赤画素Ｒ，緑画素Ｇ，および青画素Ｇの全てを同一の輝度に設定するようなベタ表示のような制約を横筋の防止において受けないようにしたものであり、以下に説明する事項を除いて第１実施形態の液晶表示装置と同様に構成される。図６では、第１実施形態と同様な部分を同一参照符号で表し、その詳細な説明を省略する。
【００３０】
図６に示す液晶表示装置において、マルチプレクサ３０は、出力バッファＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６…の各々から２回に分けて出力される同色、同極性の２画素電圧を６列おきの同色、同極性画素列に対して設けられた２信号線に一対のアナログスイッチを介して分配する構成であり、先頭行の液晶画素ＰＸ、すなわち画素ラインＬ１の選択期間の前半に全アナログスイッチを導通させ、この間に各出力バッファから出力される画素電圧により対応２信号線の電位を一緒に極性反転させるように制御される。具体的には、
アナログスイッチＡＳＷ１，ＡＳＷ４，ＡＳＷ５，ＡＳＷ８，ＡＳＷ９，ＡＳＷ１２，…が第１信号線群である信号線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２…と出力バッファＤ１，Ｄ４，Ｄ５，Ｄ２，Ｄ３，Ｄ６…との間に接続され、コントローラ４０から供給される制御信号ＣＴＬ０により制御される。残りのアナログスイッチＡＳＷ２，ＡＳＷ３，ＡＳＷ６，ＡＳＷ７，ＡＳＷ１０，ＡＳＷ１１，…は第２信号線群である信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１…と出力バッファＤ２，Ｄ３，Ｄ６，Ｄ１，Ｄ４，Ｄ５…との間に接続され、コントローラ４０から供給される制御信号ＣＴＬ１により制御される。例えば制御信号ＣＴＬ０が立ち下がると、アナログスイッチＡＳＷ１，ＡＳＷ４，ＡＳＷ５，ＡＳＷ８，ＡＳＷ９，ＡＳＷ１２，…が全て導通して、信号線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２…を出力バッファＤ１，Ｄ４，Ｄ５，Ｄ２，Ｄ３，Ｄ６…に電気的に接続する。他方、制御信号ＣＴＬ１が立ち下がると、アナログスイッチＡＳＷ２，ＡＳＷ３，ＡＳＷ６，ＡＳＷ７，ＡＳＷ１０，ＡＳＷ１１，…が全て導通して、信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１…を出力バッファＤ２，Ｄ３，Ｄ６，Ｄ１，Ｄ４，Ｄ５…に電気的に接続する。
【００３１】
極性反転を必要とする先頭行の液晶画素ＰＸ、すなわち画素ラインＬ１の選択期間（＝１Ｈ：１水平走査期間）では、図３に示すように、制御信号ＣＴＬ０，ＣＴＬ１の両方が群駆動周期Ｇ（＝Ｈ／２）に等しい１Ｈの前半の開始直後に信号線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２…の全てをそれぞれ出力バッファＤ１，Ｄ４，Ｄ５，Ｄ２，Ｄ３，Ｄ６…に電気的に接続し、信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１…の全てをそれぞれ出力バッファＤ２，Ｄ３，Ｄ６，Ｄ１，Ｄ４，Ｄ５…に電気的に接続するために立ち下がり、制御信号ＣＴＬ０が１Ｈの前半の終了直前に信号線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２…をそれぞれ出力バッファＤ１，Ｄ４，Ｄ５，Ｄ２，Ｄ３，Ｄ６…から電気的に切り離すために立ち上がり、制御信号ＣＴＬ１がこれに続く１Ｈの後半の終了直前に信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１…をそれぞれ出力バッファＤ２，Ｄ３，Ｄ６，Ｄ１，Ｄ４，Ｄ５…から電気的に切り離すために立ち上がる。
【００３２】
他方、極性反転を必要としない行の液晶画素ＰＸ、すなわち画素ラインＬ２〜Ｌ４の各々の選択期間（＝１Ｈ：１水平走査期間）では、制御信号ＣＴＬ０が群駆動周期Ｇ（＝Ｈ／２）に等しい１Ｈの前半の開始直後に信号線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２…をそれぞれ出力バッファＤ１，Ｄ４，Ｄ５，Ｄ２，Ｄ３，Ｄ６…に電気的に接続するために立ち下がり、この１Ｈの前半の終了直前に信号線Ｘ１，Ｘ４，Ｘ５，Ｘ８，Ｘ９，Ｘ１２…をそれぞれ出力バッファＤ１，Ｄ４，Ｄ５，Ｄ２，Ｄ３，Ｄ６…から電気的に切り離すために立ち上がる。続いて、制御信号ＣＴＬ１が群駆動周期Ｇに等しい１Ｈの後半の開始直後に信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１…をそれぞれ出力バッファＤ２，Ｄ３，Ｄ６，Ｄ１，Ｄ４，Ｄ５…に電気的に接続するために立ち下がり、この１Ｈの後半の終了直前に信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１…をそれぞれ出力バッファＤ２，Ｄ３，Ｄ６，Ｄ１，Ｄ４，Ｄ５…から電気的に切り離すために立ち上がる。
【００３３】
図７は上述のマルチプレクサ３０を用いて設定される複数の信号線Ｘの電位を示す。図７では、例えばＲ１＋が第１列の赤画素Ｒ用である正極性の画素電圧Ｖsを表し、Ｇ３−が第３列の緑画素Ｇ用である負極性の画素電圧Ｖsを表し、Ｂ３＋が第３列の青画素Ｂ用である正極性の画素電圧Ｖsを表し、Ｒ２−が第２列の赤画素Ｒ用である負極性の画素電圧Ｖsを表し、Ｇ２＋が第２列の緑画素Ｇ用である正極性の画素電圧Ｖsを表し、Ｂ４−が第４列の青画素Ｂ用である負極性の画素電圧Ｖsを表し、Ｒ３＋が第３列の赤画素Ｒ用である正極性の画素電圧Ｖsを表し、Ｇ１−が第１列の緑画素Ｇ用である負極性の画素電圧Ｖsを表し、Ｂ１＋が第１列の青画素Ｂ用である正極性の画素電圧Ｖsを表し、Ｒ４−が第４列の赤画素Ｒ用である負極性の画素電圧Ｖsを表し、Ｇ４＋が第４列の緑画素Ｇ用である正極性の画素電圧Ｖsを表し、Ｂ２−が第２列の青画素Ｂ用である負極性の画素電圧Ｖsを表す。他の画素に対する画素電圧Ｖsもこれらと同様の規則で表記されている。
【００３４】
第２信号線群である信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…の電位は第２セットの画素ラインＬ１の選択期間の前半で出力バッファＤ２，Ｄ３，Ｄ６，Ｄ１，Ｄ４，Ｄ５…から出力される画素電圧Ｖsに対応して図７において四角で囲ったＧ３＋，Ｂ３−，Ｂ４＋，Ｒ１−，Ｒ２＋，Ｇ２−，…にそれぞれ設定される。これらは、第１セットの画素ラインＬ４の選択期間の後半で設定されたＧ１−，Ｂ１＋，Ｂ２−，Ｒ３＋，Ｒ４−，Ｇ４＋，…に対して極性反転されている。これら信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…の電位は第２セットの画素ラインＬ１の選択期間の後半でさらに出力バッファＤ２，Ｄ３，Ｄ６，Ｄ１，Ｄ４，Ｄ５…から出力される画素電圧Ｖsに対応してＧ１＋，Ｂ１−，Ｂ２＋，Ｒ３−，Ｒ４＋，Ｇ４−，…にそれぞれ設定される。
【００３５】
本実施形態では、信号線Ｘ２，Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…の電位が第２セットの画素ラインＬ１の選択期間の後半においてＧ３＋，Ｂ３−，Ｂ４＋，Ｒ１−，Ｒ２＋，Ｇ２−，…からＧ１＋，Ｂ１−，Ｂ２＋，Ｒ３−，Ｒ４＋，Ｇ４−，…に極性反転せずに変化する。ここで、信号線Ｘ２に注目すると、信号線Ｘ２の電位はＧ３＋からＧ１＋に変化することになる。Ｇ３＋とＧ１＋とは同一色の値であることから、実際の信号線Ｘ２の電位は画素ラインＬ１の選択期間の後半で全く変化しないようにできる。これは、残りの信号線Ｘ３，Ｘ６，Ｘ７，Ｘ１０，Ｘ１１，…の電位についても同様である。すなわち、赤色、緑色、青色のような単色、さらには赤色、緑色および青色のいずれかを最小階調とした黄色、マゼンタ、シアンのベタ表示で、各行の液晶画素を少なくとも２回に分けて駆動する場合に発生する横筋を防止できる。
【００３６】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【００３７】
第２実施形態では、マルチプレクサ３０が出力バッファＤ１，Ｄ２，Ｄ３，…の各々から２回に分けて出力される２画素電圧Ｖsを２信号線Ｘに分配するように構成されたが、例えば図８に示すように出力バッファＤ１，Ｄ２，Ｄ３，Ｄ３，Ｄ４，Ｄ５，Ｄ６，…から３回に分けて出力される同色、同極性の３画素電圧Ｖsを６列おきの同色、同極性の画素列Ｒ１，Ｒ３，Ｒ５、画素列Ｇ１，Ｇ３，Ｇ５、画素列Ｂ１，Ｂ３，Ｂ５、画素列Ｒ２，Ｒ４，Ｒ６、画素列Ｇ２，Ｇ４，Ｇ６、画素列Ｂ２，Ｂ４，Ｂ６に対してそれぞれ設けられた３信号線、すなわち信号線Ｘ１，Ｘ７，Ｘ１３、信号線Ｘ２，Ｘ８，Ｘ１４、信号線Ｘ３，Ｘ９，Ｘ１５、信号線Ｘ４，Ｘ１０，Ｘ１６、信号線Ｘ５，Ｘ１１，Ｘ１７、画素列Ｘ６，Ｘ１２，Ｘ１８、…に３個１組のアナログスイッチを介して分配するように構成されてもよい。この場合、制御信号ＣＴＬ０，ＣＴＬ１，ＣＴＬ２がコントローラ４０からマルチプレクサ３０に供給され、３個１組のアナログスイッチの全てが先頭行の液晶画素ＰＸ、すなわち画素ラインＬ１の選択期間のうちの最初の１／３期間に導通し、この間に出力バッファＤ１，Ｄ２，Ｄ３，Ｄ３，Ｄ４，Ｄ５，Ｄ６の各々から出力される画素電圧Ｖsにより対応３信号線を一緒に極性反転させるように制御される。
【００３８】
ちなみに、マルチプレクサ３０は出力バッファＤ１，Ｄ２，Ｄ３，…の各々から４回に分けて出力される４画素電圧Ｖsを４信号線Ｘに分配するような構成、あるいはこれらよりも多い回数に分けて出力される回数分の画素電圧Ｖsを回数分の信号線Ｘに分配するような構成に変更してもよい。
【００３９】
さらに、各実施形態では、複数の液晶画素ＰＸが４行という所定画素行数毎に極性反転されたが、本発明は複数の液晶画素ＰＸが２行、３行、５行、…のように２行以上の画素行数毎に極性反転させる場合にも適用できる。
【００４０】
また、本発明は例えばＴＮ，ＯＣＢ，ＭＶＡ，ＩＰＳとして知られるような液晶表示パネルＤＰの表示モードに適用できる。特にＯＣＢモードの液晶表示パネルＤＰにおいて、本発明は黒挿入駆動と併用できる。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１実施形態に係る液晶表示装置の回路構成を概略的に示す図である。
【図２】図１に示す液晶表示パネルの断面構造を概略的に示す。
【図３】図１に示すマルチプレクサの制御によって生じる４信号線の電位変化を示す波形図である。
【図４】図１に示すマルチプレクサを用いて設定される複数の信号線の電位を示す図である。
【図５】図１に示すマルチプレクサを従来のように制御した場合に設定される複数の信号線の電位を示す図である。
【図６】本発明の第２実施形態に係る液晶表示装置の回路構成を概略的に示す図である。
【図７】図６に示すマルチプレクサを用いて設定される複数の信号線の電位を示す図である。
【図８】図６に示すマルチプレクサの変形例を説明するための図である。
【図９】従来のマルチプレクサの構成および制御方法を説明するための図である。
【図１０】図９に示すマルチプレクサの制御によって生じる４信号線の電位変化を示す波形図である。
【図１１】図１０に示す電位変化に伴って生じる横筋を示す図である。
【符号の説明】
【００４２】
１…アレイ基板、２…対向基板、３…液晶層、１０…走査線ドライバ、２０…信号線ドライバ、Ｄ／Ａ変換部、２２…出力ドライバ部、３０…マルチプレクサ、４０…コントローラ、ＡＳＷ１〜ＡＳＷ１８…アナログスイッチ、Ｄ１〜Ｄ６…出力バッファ、ＤＰ…液晶表示パネル、ＤＲ…駆動回路、ＰＥ…画素電極、ＣＥ…共通電極、Ｃlc…液晶容量、ＰＸ…液晶画素、Ｒ…赤画素、Ｇ…緑画素、Ｂ…青画素、Ｔ…画素スイッチング素子、Ｙ…走査線、Ｘ…信号線。
【図１】
2008102212.tif 000003
【図２】
2008102212.tif 000004
【図３】
2008102212.tif 000005
【図４】
2008102212.tif 000006
【図５】
2008102212.tif 000007
【図６】
2008102212.tif 000008
【図７】
2008102212.tif 000009
【図８】
2008102212.tif 000010
【図９】
2008102212.tif 000011
【図１０】
2008102212.tif 000012
【図１１】
2008102212.tif 000013