(57)【要約】【課題】チャネル領域に導電型不純物を導入して閾値制御を行いつつ、ゲート絶縁膜中に導電型不純物が取り込まれるのを抑制することができる半導体装置の製造方法を提供する。【解決手段】チャネル領域となる半導体基板１１の表層に導電型不純物１９を導入する工程と、チャネル領域となる半導体基板１１の表層の上にノンドープシリコン膜２０を形成する工程と、酸素含有ガス又は窒素含有ガスのうち少なくとも何れか一とノンドープシリコン膜２０とを熱を加えて反応させ、シリコン酸化膜、シリコン窒化膜又はシリコン酸化窒化膜からなるゲート絶縁膜２０ａを形成する工程と、ゲート絶縁膜２０ａ上にゲート電極を形成する工程とを有する。【選択図】図４
2008198786.tif 000002
【特許請求の範囲】
【請求項１】
チャネル領域となる半導体基板の表層に導電型不純物を導入する工程と、
前記チャネル領域となる半導体基板の表層の上にノンドープシリコン膜を形成する工程と、
酸素含有ガス又は窒素含有ガスのうち少なくとも何れか一と前記ノンドープシリコン膜とを熱を加えて反応させ、シリコン酸化膜、シリコン窒化膜又はシリコン酸化窒化膜からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の両側にソース／ドレイン領域を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記ノンドープシリコン膜の全膜厚にわたってシリコン酸化膜、シリコン窒化膜又はシリコン酸化窒化膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ノンドープシリコン膜は、エピタキシャル成長法により形成されることを特徴とする請求項１又は２の何れか一に記載の半導体装置の製造方法。
【請求項４】
前記ノンドープシリコン膜は単結晶シリコン膜であることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記ノンドープシリコン膜は、化学気相成長法又はスパッタリング法により形成されることを特徴とする請求項１又は２の何れか一に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、より詳しくは、絶縁ゲート型電界効果トランジスタのゲート絶縁膜を形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
図１（ａ）乃至（ｄ）は、従来例に係る絶縁ゲート型電界効果トランジスタのゲート絶縁膜を形成する方法について示す断面図である。
【０００３】
その方法では、図１（ａ）に示すように、半導体基板１に絶縁分離領域２ａ、２ｂを形成し、その後、絶縁分離領域２ａ、２ｂの間に露出する基板表面を覆って犠牲酸化膜３を形成する。次いで、チャネル領域を形成すべき領域に開口部４ａを有するマスク４をレジスト膜により形成する。
【０００４】
次に、そのマスク４に基づき、開口部４ａを介してチャネル領域となる半導体基板１の表層に導電型不純物５をイオン注入により導入する。
【０００５】
次いで、図１（ｂ）に示すように、マスク４及び犠牲酸化膜３を除去した後、露出した半導体基板１の表面にウエット雰囲気中での熱酸化によりゲート酸化膜６を形成する（図１（ｃ））。
【０００６】
その後、ゲート酸化膜６上にポリシリコン膜及び絶縁膜などを形成した後、図１（ｄ）に示すように、パターニングし、ゲート電極７及び保護絶縁膜８を形成する。
【０００７】
次いで、ゲート電極７及び保護絶縁膜８をマスクとして、イオン注入により低濃度ソース／ドレイン領域９を形成する。さらに、絶縁膜の異方性エッチングによりゲート電極７の両側にサイドウォール１０を形成した後、イオン注入により高濃度ソース／ドレイン領域１１を形成して絶縁ゲート型電界効果トランジスタが完成する。
【０００８】
その他にゲート絶縁膜を形成する方法として、特許文献１に、張り合わせで作製したＳＯＩ(Silicon On Insulator)構造で、半導体層の表層を酸化してゲート絶縁膜を形成した後、Ｖth制御のため、イオン注入によりゲート絶縁膜下の半導体層に導電型不純物を導入する例が開示されている。また、特許文献２には、（１００）面方位を有するシリコン基板表面に導電型不純物が導入されたシリコンエピタキシャル成長層（低濃度層）を形成する。その後、急速ランプ加熱（ＲＴＯ）法によりその表層に所定の厚さのゲート絶縁膜を形成する例が開示されている。
【特許文献１】特開２００２−３５３４２４号公報
【特許文献２】特開２００２−３５９２９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来例に係る図１に示すゲート絶縁膜の形成方法では、酸化前の半導体基板１の表層にイオン注入された導電型不純物５が存在するため、ウエット酸化により形成されたゲート絶縁膜６中には導電型不純物原子が取り込まれることがある。この場合、ゲート絶縁膜６の膜厚は数ｎｍ程度、すなわち層に換算すると数原子層程度ときわめて薄い。このような薄い絶縁膜６中に導電型不純物原子が含まれると、絶縁膜６を介して流れるリーク電流増加の原因となる恐れがある。或いは、このような導電型不純物原子のため、ゲート絶縁膜６の絶縁破壊の低下の原因ともなる恐れがある。結果として、半導体装置の性能や信頼性を著しく低下させてしまう恐れがある。
【００１０】
特許文献１、２においても、これと同じように導電型不純物原子がゲート絶縁膜中に取り込まれる恐れがあるため、上記と同様な結果に至る恐れがある。
【００１１】
本発明はかかる従来の問題点に鑑みて創作されたもので、チャネル領域に導電型不純物を導入して閾値制御を行いつつ、ゲート絶縁膜中に導電型不純物が取り込まれるのを抑制することができる半導体装置の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
本発明の一観点によれば、チャネル領域となる半導体基板の表層に導電型不純物を導入する工程と、前記チャネル領域となる半導体基板の表層の上にノンドープシリコン膜を形成する工程と、酸素含有ガス又は窒素含有ガスのうち少なくとも何れか一と前記ノンドープシリコン膜とを熱を加えて反応させ、シリコン酸化膜、シリコン窒化膜又はシリコン酸化窒化膜からなるゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の両側にソース／ドレイン領域を形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
【００１３】
本発明の半導体装置の製造方法によれば、チャネル領域となる半導体基板の表層の上にノンドープシリコン膜を形成し、酸素含有ガス又は窒素含有ガスのうち少なくとも何れか一とノンドープシリコン膜とを熱を加えて反応させ、シリコン酸化膜、シリコン窒化膜又はシリコン酸化窒化膜からなるゲート絶縁膜を形成しているので、チャネル領域となる半導体基板の表層に導電型不純物が導入されていた場合でも、チャネル領域となる半導体基板の表層を直接熱酸化などするものではないため、ゲート絶縁膜中に含まれる導電型不純物の量が極めて少ない。
【発明の効果】
【００１４】
本発明の半導体装置の製造方法によれば、ゲート絶縁膜を介して流れるリーク電流増加を抑制し、及び、ゲート絶縁膜の絶縁破壊の低下を抑制することができる。結果として、半導体装置の性能や信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について添付の図面を参照して説明する。
【００１６】
図２乃至図４は、本発明の実施形態に係る、絶縁ゲート型電界効果トランジスタのゲート絶縁膜を形成する方法を示す断面図である。
【００１７】
まず、図２（ａ）に示すように、シリコン基板（半導体基板）１１を用意する。シリコン基板１１としてエピタキシャルウエーハやシングルウエーハやＳＯＩ（Silicon On Insulator）基板などを用いることができる。シリコン基板１１は、用途により、ｎ型、ｐ型、或いは導電型不純物をドープしていないノンドープ型から選択することができる。
【００１８】
次いで、図２（ｂ）に示すように、酸素を含むウエット雰囲気中、温度１０００℃で、シリコン基板１１表面を熱酸化し、基板１１表面に膜厚５０ｎｍのシリコン酸化膜１２を形成する。酸素を含むウエット雰囲気として、例えば、常温又は加熱した純水に酸素を含むガス（Ｏ2自体、或いは種々の酸素化合物を含む）を吹き込み生成したもの（酸素のバブリングにより生成したもの）を用いる。以下同じである。
【００１９】
続いて、フォトリソグラフィ法により、絶縁分離領域を形成すべき領域に開口部１３ａ、１３ｂを有するレジストマスク１３を形成する。
【００２０】
次に、図２（ｃ）に示すように、レジストマスク１３の開口部１３ａ、１３ｂを通して、シリコン酸化膜１２を弗酸溶液でエッチングし、開口部１２ａ、１２ｂを形成する。
【００２１】
次いで、図２（ｄ）に示すように、有機溶剤と反応させ、さらにアッシングしてレジストマスク１３を除去する。続いて、ハロゲンを含むガス（CF4＋O2、又はSiF4＋Cl2）を用いて、シリコン酸化膜１２の開口部１２ａ、１２ｂを通してシリコン基板１１を反応性イオンエッチング（RIE）し、深さ０．１〜０．５μｍの素子分離溝１４ａ、１４ｂを形成する。
【００２２】
次に、図３（ａ）に示すように、ＣＶＤ（Chemical Vapor Deposition）法により、素子分離溝１４ａ、１４ｂの深さよりも厚く、膜厚０．５〜１．０μｍのシリコン酸化膜１５を形成する。
【００２３】
次いで、図３（ｂ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）法により、シリコン酸化膜１５の表面を研磨し、平坦化する。
【００２４】
次に、図３（ｃ）に示すように、フォトリソグラフィ法により、素子分離溝１４ａ、１４ｂ上のシリコン酸化膜１５を覆うようにレジストマスク１６ａ、１６ｂを形成した後、レジストマスク１６ａ、１６ｂに基づき、素子分離溝１４ａ、１４ｂ上以外のシリコン酸化膜１５を選択的にエッチングし、素子分離溝１４ａ、１４ｂ上に絶縁分離層１５ａ、１５ｂを形成する。
【００２５】
次に、図３（ｄ）に示すように、レジストマスク１６ａ、１６ｂを除去した後、酸素を含むウエット雰囲気中、温度１０００℃でシリコン基板１１表面を熱酸化し、絶縁分離層１５ａ、１５ｂの間に露出する基板１１表面にシリコン酸化膜１７を厚さ５０ｎｍで形成する。
【００２６】
次いで、図４（ａ）に示すように、フォトリソグラフィ法により、チャネル領域を形成すべき領域に開口部１８ａを有するレジストマスク１８を形成する。
【００２７】
次に、そのレジストマスク１８に基づき、開口部１８ａを介してチャネル領域となる半導体基板１１の表層にイオン注入によりドーズ量５×１０17ｃｍ-3程度で導電型不純物１９を導入する。チャネルの閾値を制御するためである。導電型不純物１９として、ｐ型の場合、ボロン（Ｂ）を、ｎ型の場合、リン（Ｐ）、砒素（Ａｓ）などを用いることができる。
【００２８】
次いで、図４（ｂ）に示すように、上記説明した方法と同じ方法によりレジストマスク１８及びシリコン酸化膜１７を除去する。
【００２９】
次に、図４（ｃ）に示すように、露出したシリコン基板１１の表面にエピタキシャル成長法により単結晶のノンドープシリコン膜２０を膜厚数ｎｍで形成する。ノンドープシリコン膜２０は露出したシリコン基板１１表面にのみ成長する。エピタキシャル成長法として、例えば、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシー）法を用いる。ＭＢＥ法では、温度１０００℃で基板加熱した状態で、シリコンソースが入った坩堝を１２００℃で加熱してシリコンソースを蒸発させ、シリコン基板１１上にノンドープシリコン膜２０を成長させる。
【００３０】
次に、図４（ｄ）に示すように、酸素を含むウエット雰囲気中、温度９００乃至１０００℃でノンドープシリコン膜２０を熱酸化し、ノンドープシリコン膜２０の全膜厚にわたってシリコン酸化膜を形成する。これにより、シリコン基板１１の表面にシリコン酸化膜よりなるゲート絶縁膜２０ａを形成する。
【００３１】
その後、ゲート絶縁膜２０ａ上にポリシリコン膜及び絶縁膜を順次形成した後、図５に示すように、パターニングし、保護絶縁膜２２及びゲート電極２１を形成する。
【００３２】
続いて、ゲート電極２１及び保護絶縁膜２２をマスクとして、イオン注入によりゲート電極２１の両側のシリコン基板１１に低濃度ソース／ドレイン領域２３を形成する。さらに、シリコン酸化膜又はシリコン窒化膜からなる絶縁膜を全面に形成した後、それを異方性エッチングしてゲート電極２１側壁にサイドウオール２４を形成する。
【００３３】
続いて、保護絶縁膜２２及びゲート電極２１とサイドウオール２４をマスクとしてイオン注入する。これにより、ゲート電極２１の両側のシリコン基板１１に、かつ低濃度ソース／ドレイン領域２３よりも外側に高濃度ソース／ドレイン領域２５が形成され、絶縁ゲート型電界効果トランジスタが完成する。
【００３４】
上記した実施の形態の絶縁ゲート型電界効果トランジスタの製造方法によれば、チャネル領域となるシリコン基板１１の表層の上にノンドープシリコン膜２０を形成し、そのノンドープシリコン膜２０を熱酸化して、ゲート絶縁膜２０ａを形成しているので、チャネル領域となるシリコン基板１１の表層に導電型不純物１９が導入されていた場合でも、チャネル領域となるシリコン基板１１の表層を直接熱酸化するものではないため、形成されたゲート絶縁膜２０ａ中に取り込まれる導電型不純物の量を大幅に抑制することができる。
【００３５】
これにより、ゲート絶縁膜２０ａを介して流れるリーク電流増加を抑制し、及び、ゲート絶縁膜２０ａの絶縁破壊の低下を抑制することができる。結果として、半導体装置の性能や信頼性を向上させることができる。
【００３６】
以上、実施の形態によりこの発明の絶縁ゲート型電界効果トランジスタの製造方法を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
【００３７】
例えば、半導体基板１１としてシリコン基板を用いているが、これに限られない。化合物半導体で構成された半導体基板を用いてもよい。
【００３８】
また、図４（ｃ）の工程で、ノンドープシリコン膜２０の成膜方法として、エピタキシャル成長法を用いて単結晶シリコン膜を形成しているが、これに限られない。そのほかに、ＣＶＤ法やスパッタリング法などがある。ＣＶＤ法としてＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長）法や熱ＣＶＤ法などがある。例えば、熱ＣＶＤ法では、シリコン基板を５００〜６００℃に加熱し、基板表面にSiH4ガスを接触させて熱分解し、シリコン膜を成長する。このようなＣＶＤ法やスパッタリング法などを用いて、ノンドープシリコン膜２０としてアモルファスシリコン膜、或いはポリシリコン膜を形成してもよい。この場合、図４（ｃ）の工程において、ノンドープシリコン膜は絶縁分離層１５ａ、１５ｂ上にも堆積するが、そのまま熱酸化などを行えばよい。
【００３９】
また、図４（ｄ）の工程で、酸素を含むガス（Ｏ2自体、或いは種々の酸素化合物を含む）とノンドープシリコン膜２０とを熱を加えて反応させることにより、シリコン酸化膜２０ａを形成しているが、窒素を含むガス（Ｎ2自体、或いは種々の窒素化合物を含む）とノンドープシリコン膜２０とを熱を加えて反応させ、シリコン窒化膜を形成してもよいし、酸素及び窒素を含むガスとノンドープシリコン膜２０とを熱を加えて反応させ、シリコン酸化窒化膜を形成してもよい。
【００４０】
また、ノンドープシリコン膜２０の全膜厚にわたってシリコン酸化膜２０ａを形成しているが、ノンドープシリコン膜２０の一部膜厚をシリコン酸化膜に変えてもよい。
【００４１】
以下、本発明の諸態様を、付記としてまとめて記載する。
【００４２】
（付記１）チャネル領域となる半導体基板の表層に導電型不純物を導入する工程と、
前記チャネル領域となる半導体基板の表層の上にノンドープシリコン膜を形成する工程と、
酸素含有ガス又は窒素含有ガスのうち少なくとも何れか一と前記ノンドープシリコン膜とを熱を加えて反応させ、シリコン酸化膜、シリコン窒化膜又はシリコン酸化窒化膜からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の両側にソース／ドレイン領域を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【００４３】
（付記２）前記ノンドープシリコン膜の全膜厚にわたってシリコン酸化膜、シリコン窒化膜又はシリコン酸化窒化膜を形成することを特徴とする付記１に記載の半導体装置の製造方法。
【００４４】
（付記３）前記ノンドープシリコン膜は、エピタキシャル成長法により形成されることを特徴とする付記２記載の半導体装置の製造方法。
【００４５】
（付記４）前記エピタキシャル成長法は、分子線エピタキシー法であることを特徴とする付記３記載の半導体装置の製造方法。
【００４６】
（付記５）前記ノンドープシリコン膜は単結晶シリコン膜であることを特徴とする付記４記載の半導体装置の製造方法。
【００４７】
（付記６）前記ノンドープシリコン膜は、化学気相成長法又はスパッタリング法により形成されることを特徴とする付記１又は２の何れか一に記載の半導体装置の製造方法。
【００４８】
（付記７）前記化学気相成長法は、有機金属気相成長法であることを特徴とする付記６記載の半導体装置の製造方法。
【００４９】
（付記８）前記ノンドープシリコン膜は、アモルファスシリコン膜、或いは多結晶シリコン膜であることを特徴とする付記６又は７の何れか一に記載の半導体装置の製造方法。
【図面の簡単な説明】
【００５０】
【図１】図１（ａ）乃至（ｄ）は、従来例に係る絶縁ゲート型電界効果トランジスタの製造方法を示す断面図である。
【図２】図２（ａ）乃至（ｄ）は、本発明の実施の形態に係る絶縁ゲート型電界効果トランジスタの製造方法を示す断面図（その１）である。
【図３】図３（ａ）乃至（ｄ）は、本発明の実施の形態に係る絶縁ゲート型電界効果トランジスタの製造方法を示す断面図（その２）である。
【図４】図４（ａ）乃至（ｄ）は、本発明の実施の形態に係る絶縁ゲート型電界効果トランジスタの製造方法を示す断面図（その３）である。
【図５】図５は、本発明の実施の形態に係る絶縁ゲート型電界効果トランジスタの製造方法を示す断面図（その４）である。
【符号の説明】
【００５１】
１１…半導体基板、
１２、１７…シリコン酸化膜、
１３、１６ａ、１６ｂ、１８…マスク、
１３ａ、１３ｂ…開口部、
１４ａ、１４ｂ…素子分離溝、
１５ａ、１５ｂ…絶縁分離層、
１９…導電型不純物、
２０…ノンドープシリコン膜、
２０ａ…ゲート絶縁膜、
２１…ゲート電極、
２２…保護絶縁膜、
２３…低濃度ソース／ドレイン領域、
２４…サイドウオール、
２５…高濃度ソース／ドレイン領域。
【図１】
2008198786.tif 000003
【図２】
2008198786.tif 000004
【図３】
2008198786.tif 000005
【図４】
2008198786.tif 000006
【図５】
2008198786.tif 000007