(57)【要約】【課題】半導体チップ実装時に多層回路配線板の反りを低減し、半導体チップとスティフナーとの間にコンデンサー等の部品を実装する領域がある半導体装置を提供する。【解決手段】導体配線層を有する複数の絶縁フィルムが接着層を介して積層してなる正方形また長方形の多層回路配線板と、前記多層回路配線板の一方の面の中心に搭載される正方形の半導体チップと、前記多層回路配線板の前記半導体チップが搭載されたのと同じ面または別の面に接着され、前記多層回路配線板と外形が同じで額縁形状のスティフナーを備え、前記半導体チップの半導体チップ四隅の頂点と前記スティフナー内縁隅が近接し平行となっている、或いは、前記半導体チップの半導体チップ四辺と前記スティフナー内縁辺が近接し平行となっていることを特徴とする、ＢＧＡ型半導体装置。【選択図】図２
2008251601.tif 000002
【特許請求の範囲】
【請求項１】
導体配線層を有する複数の絶縁フィルムが接着層を介して積層してなる正方形また長方形の多層回路配線板と、
前記多層回路配線板の一方の面の中心に搭載される正方形の半導体チップと、
前記多層回路配線板の前記半導体チップが搭載されたのと同じ面または別の面に接着され、前記多層回路配線板と外形が同じで額縁形状のスティフナーを備え、
前記半導体チップの半導体チップ四隅の頂点と前記スティフナー内縁隅が近接し平行となっていることを特徴とするＢＧＡ型半導体装置。
【請求項２】
請求項１における半導体チップの四隅近傍でのスティフナー形状が、半導体チップから３ｍｍから５ｍｍの距離にあり、半導体チップの四隅頂点から３ｍｍ以上、半導体チップの各辺に平行であることを特徴とするＢＧＡ型半導体装置。
【請求項３】
導体配線層を有する複数の絶縁フィルムが接着層を介して積層してなる正方形また長方形の多層回路配線板と、
前記多層回路配線板の一方の面の中心に搭載される正方形の半導体チップと、
前記多層回路配線板の前記半導体チップが搭載されたのと同じ面または別の面に接着され、前記多層回路配線板と外形が同じで額縁形状のスティフナーを備え、
前記半導体チップの半導体チップ四辺と前記スティフナー内縁辺が近接し平行となっていることを特徴とするＢＧＡ型半導体装置。
【請求項４】
請求項３における半導体チップの四辺と平行となるスティフナー内縁辺が、半導体チップから３ｍｍから５ｍｍの距離にあり、半導体チップの四隅頂点から３ｍｍから５ｍｍの領域を除いて、半導体チップの各辺に平行であることを特徴とするＢＧＡ型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップが搭載される多層回路配線板を有する半導体装置に関するものである。
【背景技術】
【０００２】
半導体大規模集積回路（ＬＳＩ）等の半導体素子には、近年、動作速度がクロック周波数で４ＧＨｚに達するものが出現している。この様な高速半導体素子では、トランジスターの集積度が高く、入出力端子数が数千を越えることもある。
【０００３】
このような多端子数の半導体素子をプリント配線基板に実装するために、半導体素子とプリント配線基板の間には多層回路配線板が配置され、両者の電気的接合の橋渡しを担っている。多層回路配線板は、高密集した半導体素子の端子との接合に対応するため、プリント配線基板よりも非常に薄い層構造と、微細なライン・アンド・スペースを有する配線パターンを持つ。現在広く実用化されている多層回路配線板としては、例えばＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）等が挙げられる。
【０００４】
最近では、さらなる高密度実装への対応、また、高動作周波数化への要望に答えるため、ポリイミド樹脂フィルムなどに配線パターンを形成したものを積層して多層回路配線板全体の厚さを薄くするとともに、層間接続長を短くすることにより高周波数に対応させたものも開発されてきている。
【０００５】
このような多層回路配線板は、全体の厚さが薄くたわみやすい性質であるため、単体では取り扱いが難しい。そこで、スティフナーと呼ばれる補助板を多層回路配線板に貼り付けて実装工程に入ることが多い。
【０００６】
スティフナーの材質は、半導体チップ動作時の発熱に対する放熱性を考慮して、金属が使用されることが多い。
【０００７】
図１に、多層回路配線板上に半導体チップを実装したときの構成例を示す。多層回路配線板１の上面にスティフナー４が接着剤層６を介して貼り付けられ、また半導体チップ２が実装されている。
【０００８】
その後、半導体チップ２下にアンダーフィル注入硬化、多層回路配線板１の下面にアレイ状の半田ボールが接続され（不図示）、最終的に半田ボールを介してプリント配線板（不図示）に実装される。
【０００９】
この実装過程で多層回路配線板は熱膨張係数に差のある物質と力学的に結合される為に反りを生じる。反りに起因した問題は実装各段階に存在しているが、特に問題となるのは半導体チップ実装時の反りである。この段階では多層回路配線板はスティフナー及び半導体チップと結合しているが、他に支持体がない為に反り量は大きい。
【００１０】
また、結合される温度から離れるに従って、変形は大きくなる。つまり反り量は、半導体チップ実装時のリフロー温度よりも、常温で大きくなる。多層回路配線板の反りは半導体チップとの半田接合部に応力を生じ、半田バンプの破壊等実装上の問題を引起す。
【００１１】
更に、反りはリフロー温度が高いほど大きい。よって鉛フリー半田を使用する場合の難点となる。また近年半導体チップ動作特性向上の為にＬｏｗ−ｋ材（比誘電率の低い材料）が使用されつつあるが、半田接合部に高い応力が発生すればＬｏｗ−ｋ材破壊の可能性がある。
【００１２】
以上のように、多層回路配線板を使用する上でその反りを低減する工夫は重要である。この役割はスティフナーが担っている。
【００１３】
最近では、更に、高速半導体素子に対応するため配線グランド性能強化目的で半導体チップ近傍にコンデンサー等の部品実装が要求されている。実装箇所として考えられるのは、一つは多層回路配線板上で半導体チップとスティフナーとの間の領域、もう一つは多層回路配線板で半導体チップを実装した反対側の面である。後者では多層回路配線板とプリント基板間ＢＧＡ半田接合部の個数が減る。即ち接続端子数に制限が加わる。前者では半導体チップとスティフナーとの間にある程度広い領域が確保されている必要がある。ここで対象としているのは前者である。
【００１４】
まとめると高速半導体素子に対応する多層回路配線板のスティフナーは次の二つの要求を満たす必要がある。
（１）半導体チップ実装時に多層回路配線板の反りを低減する。
（２）半導体チップとスティフナーとの間にコンデンサー等の部品を実装する領域がある。
【００１５】
多層回路配線板の反りを低減するために、スティフナーを使用することは従来からよく提案されているが（例えば特許文献１参照）、部品実装を行うための領域の確保に関する技術はなかった。
【００１６】
【特許文献１】特開平１１−２８４０９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
半導体チップ実装時に多層回路配線板の反りを低減し、半導体チップとスティフナーとの間にコンデンサー等の部品を実装する領域がある半導体装置を提供する。
【課題を解決するための手段】
【００１８】
上記の目的を達成するため、請求項１に係る発明は、導体配線層を有する複数の絶縁フィルムが接着層を介して積層してなる正方形また長方形の多層回路配線板と、前記多層回路配線板の一方の面の中心に搭載される正方形の半導体チップと、前記多層回路配線板の前記半導体チップが搭載されたのと同じ面または別の面に接着され、前記多層回路配線板と外形が同じで額縁形状のスティフナーを備え、前記半導体チップの半導体チップ四隅の頂点と前記スティフナー内縁隅が近接し平行となっていることを特徴とするＢＧＡ型半導体装置としたものである。
【００１９】
また、請求項２に係る発明は、請求項１における半導体チップの四隅近傍でのスティフナー形状が、半導体チップから３ｍｍから５ｍｍの距離にあり、半導体チップの四隅頂点から３ｍｍ以上、半導体チップの各辺に平行であることを特徴とするＢＧＡ型半導体装置としたものである。
【００２０】
また、請求項３に係る発明は、導体配線層を有する複数の絶縁フィルムが接着層を介して積層してなる正方形また長方形の多層回路配線板と、
前記多層回路配線板の一方の面の中心に搭載される正方形の半導体チップと、
前記多層回路配線板の前記半導体チップが搭載されたのと同じ面または別の面に接着され、前記多層回路配線板と外形が同じで額縁形状のスティフナーを備え、
前記半導体チップの半導体チップ四辺と前記スティフナー内縁辺が近接し平行となっていることを特徴とするＢＧＡ型半導体装置としたものである。
【００２１】
また、請求項４に係る発明は請求項３における半導体チップの四辺と平行となるスティフナー内縁辺が、半導体チップから３ｍｍから５ｍｍの距離にあり、半導体チップの四隅頂点から３ｍｍから５ｍｍの領域を除いて、半導体チップの各辺に平行であることを特徴とするＢＧＡ型半導体装置としたものである。
【発明の効果】
【００２２】
本発明の請求項１および２に記載の半導体装置によれば、半導体チップの四隅近傍ではスティフナーとの距離を小さくすることで半導体チップ実装時に多層回路配線板の反りが低減され、その他の領域で半導体チップとスティフナーとの距離を大きくすることにより部品実装領域が確保できる。
【００２３】
本発明の請求項３および４に記載の半導体装置によれば、半導体チップの四辺の中央付近ではスティフナーとの距離を小さくすることで半導体チップ実装時に多層回路配線板の反りが低減され、その他の領域で半導体チップとスティフナーとの距離を大きくすることにより部品実装領域が確保できる。
【発明を実施するための最良の形態】
【００２４】
以下には本発明に係わるＢＧＡ型半導体装置の実施形態を、図面を元にさらに詳細に説明する。図２は、本実施形態で用いたチップ実装時リフロー後の平面模式図である。
【００２５】
多層回路配線板１の上に、外形サイズが同じスティフナー４が貼り付けられ、さらに半導体チップ２が実装されている。スティフナーの目的は、薄い多層回路配線板の取り扱いを容易にすることであり、剛性が必要である。そこで、半導体チップの一辺と平行な部分でのスティフナーは、幅５ｍｍ以上であることが望ましい。
【００２６】
スティフナー４の穴部分の形状は、図２（ａ）に示すように半導体チップの四隅近傍では近づき、半導体チップの四辺中央付近では離れるような形状となっている。この形状により導体チップ実装時に多層回路配線板の反りを低減しつつも、部品を実装可能な表面実装領域７を確保することができる。
【００２７】
また図２（ｂ）では、スティフナー４の穴部分の形状は、半導体チップの四辺の中央付近で近づき、半導体チップの四隅付近では離れるような形状となっている。この形状により導体チップ実装時に多層回路配線板の反りを低減しつつも、部品を実装可能な表面実装領域７を確保することができる。
【実施例】
【００２８】
図２の実施形態において、図３（ａ）〜（ｆ）に示すような、形状が異なる六種のスティフナーを用意し、鉛フリー半田による半導体チップ実装を行い、２５℃での反りを測定した。測定には  （株）ニコン製測長機ＮＥＸＩＶ  ＶＭ−１５０Ｎを使用した。結果を表１に示す。
【００２９】
【表１】
2008251601.tif 000003
【００３０】
表１に示すように、半導体チップとスティフナー間領域を均等に拡大すると反りは大きくなる（種ａと種ｅとを比較）、半導体チップの四隅近傍にスティフナーを近接させることは反りの低減に有効である（種ａと種ｂ、ｃ、ｄとを比較）、半導体チップの一辺と平行な部分は３ｍｍ以上であれば反りは２００μｍ以下に出来る（種ｃと種ｄとを比較）。また、半導体チップの四辺の中央付近の近傍でスティフナーを近づけることは反りの低減に有効である（種ｆ）。
【図面の簡単な説明】
【００３１】
【図１】ＢＧＡ型半導体装置のチップ実装リフロー後の構造を示す断面模式図
【図２】本実施形態の半導体チップ実装時のスティフナー付き多層回路配線板の平面模式図で、（ａ）半導体チップの四隅近傍にスティフナーを近接させた場合、（ｂ）半導体チップの四辺の中央付近の近傍にスティフナーを近接させた場合。
【図３】（ａ）〜（ｆ）反りを比較したスティフナー六種
【符号の説明】
【００３２】
１・・・多層回路配線板
２・・・半導体チップ
４・・・スティフナー
６・・・接着剤層
７・・・表面実装領域
ａ、ｂ、ｃ、ｄ、ｅ、ｆ・・・形の異なるスティフナー六種
【図１】
2008251601.tif 000004
【図２】
2008251601.tif 000005
【図３】
2008251601.tif 000006