(57)【要約】【課題】半導体リレーの故障による、誤出力を防止するための半導体リレー故障検知回路を構成する。【解決手段】リレー駆動制御装置に低電圧回路を使用することで、リレー負荷を駆動することなく、個別に半導体リレーの故障検知を行うことが可能となった。【選択図】図１
2008017406.tif 000002
【特許請求の範囲】
【請求項１】
鉄道保安装置のリレー駆動信号の出力を制御する半導体リレーと、該半導体リレーの出力状態を監視して、該半導体リレーの故障検知を行う故障検知手段とを有する鉄道保安装置のリレー駆動制御装置において、
該制御装置は、該制御装置に接続されたリレー負荷を駆動可能な電圧より小さい電圧を印加して半導体リレーの故障検知を行うことを特徴とするリレー駆動制御装置。
【請求項２】
請求項１に記載のリレー駆動制御装置において、
該リレー駆動制御装置は、リレー負荷駆動電源とは異なる電源を有し、該電源からリレー負荷駆動電圧より小さい電圧を印加する低電圧印加回路を備えていることを特徴とするリレー駆動制御装置。
【請求項３】
請求項２に記載のリレー駆動制御装置において、
該低電圧印加回路は、低電圧電源とダイオードとセンサから構成され、Ａ系半導体リレーがオフのまま、Ｂ系半導体リレーの前記低電圧電源からリレー負荷駆動電圧より小さい電圧を印加し、リレー負荷を動作させることなく、Ｂ系半導体リレーのオン故障検知を行うことを特徴とするリレー駆動制御装置。
【請求項４】
請求項１ないし請求項３のいずれかに記載のリレー制御装置において、
該リレー制御装置に接続されるＣＰＵ部が、Ａ系半導体リレーのオンオフ制御を行うＡ系ＣＰＵとＢ系半導体リレーのオンオフ制御を行うＢ系ＣＰＵとを備えており、Ａ系ＣＰＵとＢ系ＣＰＵの信号は常時動作監視が行われて安全状態を維持することを特徴とするリレー駆動制御装置。
【請求項５】
請求項１ないし請求項４のいずれかに記載のリレー制御装置において、
半導体リレーがＡ系、Ｂ系のみならず、Ｃ系を含む３段以上の構成を備えていることを特徴とするリレー駆動制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、鉄道保安装置のような安全に現場機器を制御させる装置のリレー駆動制御装置に関する。
【背景技術】
【０００２】
鉄道保安装置では、部品の故障等による誤った出力を確実に防止する必要がある。このため、リレー駆動出力信号の制御回路に加え、Ａ系半導体リレー、Ｂ系半導体リレーの故障検知を行うための冗長回路を付加して安全性を確保するリレー駆動制御装置を構成している。
【０００３】
例えば、特許文献１には、Ａ側、Ｂ側のふたつの経路を設け、鉄道の信号回路中の信号を遮断することなく、フェールセーフスイッチ内のフォトＭＯＳリレーの故障チェックを行うスイッチ回路が開示されている。また、特許文献２には、信号灯器が点灯状態にならないような微少電流を供給し、信号灯器に流れる電流レベルを電流センサで検出し、検出レベルを閾値判定して、滅灯状態にある信号灯器の断芯を検出できる断芯検出装置が開示されている。更に、特許文献３には、入力された信号の符号化及び復号化を行い、符号化と復号化が正常に機能しない限り信号出力を遮断し、フェールセーフ制御装置を備えることなくフェールセーフ性を実現するスイッチ回路が開示されている。
【０００４】
図３に、従来のリレー駆動制御装置の回路構成例を示す。負荷駆動電源１と、それにより駆動されるリレー負荷８を持ち、負荷駆動電源１から配線１０を介しセンサ２とＡ系半導体リレー５に接続、Ａ系半導体リレー５より配線１１を介し、センサ３とＢ系半導体リレー６に接続、Ｂ系半導体リレー６より配線１２を介し、センサ４に接続。更に、Ｂ系半導体リレー６から配線１２、コネクタ７、配線９を介したリレー負荷８に接続される。また、配線１３、コネクタ７を介した配線１４は共通線として、負荷駆動電源１からリレー負荷８、センサ２、センサ３、センサ４へ接続される。
【０００５】
図３は、負荷駆動電源１からの電圧有無を、配線１０を介してセンサ２により検知する。負荷駆動電源１からの電圧有無を配線１０、Ａ系半導体リレー５を介し、Ａ系半導体リレー５をオン／オフ操作し、センサ３により検知することでＡ系半導体リレー５の故障検知を行う。同様に、負荷駆動電源１からの電圧有無を配線１０、Ａ系半導体リレー５、配線１１、Ｂ系半導体リレー６を介し、Ｂ系半導体リレー６をオン／オフ操作し、センサ４により検知することで、Ｂ系半導体リレー６の故障検知を行う。また、Ｂ系半導体リレー６の故障検知を行う場合の電圧有無検知はＡ系半導体リレー５がオンした状態であることが条件となる。
【０００６】
この回路において、リレー負荷８を駆動する前には、必ず前述のような方法により、Ａ系半導体リレー５、Ｂ系半導体リレー６の故障検知を行った後で、故障してないことを確認後、負荷駆動電源１により、リレー負荷８を駆動するような構成としている。
【０００７】
鉄道保安装置のような、安全性が必須の装置においては、Ａ／Ｂ系半導体リレーを２個以上（図３ではＡ／Ｂ系の２個）持たせ、冗長構成とする場合が多い。
この理由として、図３の場合、Ａ／Ｂ系半導体リレーは、個別にＡ／Ｂ系ＣＰＵによりオン／オフ制御が行われ、更にＡ／Ｂ系ＣＰＵは、同じ動作が行われ、常時、その動作を監視することで、故障を検知することが可能となるためである。
【特許文献１】特開平１０−３４１１４０号公報
【特許文献２】特開２００２−２７４３７８号公報
【特許文献３】特開２００５−２００７３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
例えば、図３の従来構成では、Ａ系半導体リレー５の故障検知を行おうとした場合、Ｂ系半導体リレー６がオン故障していると、Ａ系半導体リレー５をオンした瞬間に誤出力し、オン故障していることが検知できず、故障を潜在させてしまうことにもなっていた。本発明では、誤出力することなく、安全に半導体リレーの故障検知可能な故障検知手段を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明は、リレー駆動制御装置の回路構成に低電圧印加回路を設け、Ｂ系半導体リレーのみをオンさせ、リレー負荷が駆動しない低電圧を印加し、Ｂ系半導体リレーをオン／オフさせた結果をセンサで検知することにより、リレー負荷を駆動することなく、Ｂ系半導体リレーの故障を検知することを特徴とする。
【発明の効果】
【００１０】
本発明により、リレー負荷へ電圧は印加してしまうが、駆動しない程度の低電圧であるため、リレー負荷が駆動されることはない。そのため、個別に半導体リレーの故障検知を行うことが可能となった。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について、図面を用いて説明する。
【実施例１】
【００１２】
図１に、本発明の実施例１の鉄道保安装置のリレー駆動出力制御装置を示す。本発明の実施例１は、図３の従来例の回路に、低電圧印加回路２６、ＣＰＵ部３６を追加した構成である。そのため、１５〜２１、２７〜３２については、図３と同様な回路であるため、説明を省略する。追加する回路は、低電圧２４は、配線２５を介して、ダイオード２２のアノード側とセンサ２３に接続される。ダイオード２２のカソード側には、配線３０が接続される。センサ２３は配線３２に接続される。
【００１３】
また、負荷駆動電源スイッチ３７、Ａ系半導体リレー２０、Ｂ系半導体リレー２１は、それぞれＣＰＵ部３６により、負荷駆動電源制御信号３３、Ａ系半導体リレー制御信号３４、Ｂ系半導体リレー制御信号３５により制御が行われる。各制御は、ＣＰＵ部３６のＡ系ＣＰＵ４２、Ｂ系ＣＰＵ４３により行われ、相互のＣＰＵの信号は、常時、動作監視（バス照合）が行われている。
【００１４】
したがって、制御する際には、相互のＣＰＵの動作が一致していることが条件となる。また、不一致の場合には、フェールセーフ回路が動作、Ａ系半導体リレー２０、Ｂ系半導体リレー２１共にオフ（負荷駆動停止）状態となり、安全状態を確保する。
【００１５】
ここで、「バス照合」とは、２個のＡ／Ｂ系ＣＰＵの信号（アドレス信号、データ信号、制御信号）を、常時比較監視し、相互のＣＰＵ動作が同じである場合を一致（正常）、異なる動作をした場合を不一致（故障）とする監視回路、「フェールセーフ回路」とは、故障（不一致等）が発生した場合に、Ａ系半導体リレー２０、Ｂ系半導体リレー２１共に、オフさせる回路のこと、「安全状態」とは、Ａ系半導体リレー２０、Ｂ系半導体リレー２１共に、オフ（負荷駆動電源１５の電圧が外部へ出力していない）となっている状態である。
【００１６】
各センサは、それぞれ、負荷駆動電源検知結果３８、Ａ系半導体リレー故障検知結果３９、Ｂ系半導体リレー故障検知結果４０、低電圧検知結果４１として、ＣＰＵ部３６へ規定の電圧印加が行われたことを伝える。
【００１７】
Ａ系半導体リレー２０の故障検知は、図３で説明した同様な手順により行う。Ｂ系半導体リレー２１の故障検知の方法について、低電圧２４を使用することで、Ａ系半導体リレー２０がオフのまま、Ｂ系半導体リレー２１の故障検知が行える。Ｂ系半導体リレー２１をオンすることで、低電圧２４がリレー負荷１９に印加されてしまうが、低電圧２４はリレー負荷１９が動作しない低電圧とすることでリレー負荷１９を動作させることなく、Ｂ系半導体リレー２１の故障検知が行える。ダイオード２２は負荷駆動電源１５が低電圧２４に回り込むことを防止するために接続されるものである。
【実施例２】
【００１８】
図２に、リレー故障検知フローチャートを示す。図１の構成において、図２の故障検知手順により、リレー故障検知を行っている。手順として、Ａ系半導体リレー２０、Ｂ系半導体リレー２１のオフ故障を検知４４〜４９、次にＢ系半導体リレー２０のオン故障検知５０〜５７、続いてＡ系半導体リレー２０のオン故障検知５８〜６３の順でリレー故障検知を行う。各電圧有無判定で期待値と異なった場合、各電圧判定における異常処理を行う。
【００１９】
更に、本発明では、半導体リレーが２段以上の構成（Ｂ系、Ｃ系、Ｄ系・・・）としても同様な構成とすることが可能で、各系の半導体リレーを個別に故障検知が行える。この手段を用いることにより、誤出力を防止することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例１のリレー駆動制御装置を説明するための構成図である。
【図２】本発明の実施例２のリレー故障検知フローチャートである。
【図３】従来技術のリレー駆動制御装置を説明するための構成図である。
【符号の説明】
【００２１】
１、１５    負荷駆動電源
２、１６    センサ（負荷駆動電源検知回路）
３、１７    センサ（Ａ系半導体リレー故障検知回路）
４、１８    センサ（Ｂ系半導体リレー故障検知回路）
５、２０    Ａ系半導体リレー
６、２１    Ｂ系半導体リレー
７    コネクタ（リレー駆動制御装置とリレー負荷の境界）
８、１９    リレー負荷
９〜１４    配線
２２    ダイオード
２３    センサ（低電圧検知回路）
２４    低電圧電源
２５    配線
２６    低電圧回路
２７〜３２    配線
３３    負荷駆動電源制御信号
３４    Ａ系半導体リレー制御信号
３５    Ｂ系半導体リレー制御信号
３６    ＣＰＵ部
３７    負荷駆動電源制御スイッチ
３８    負荷駆動電源検知結果
３９    Ａ系半導体リレー故障検知結果
４０    Ｂ系半導体リレー故障検知結果
４１    低電圧検知結果
４２    Ａ系ＣＰＵ
４３    Ｂ系ＣＰＵ
４４    負荷駆動電源検知結果取込
４５，４７，４９，６０，６３    負荷駆動電源電圧有無判定
４６，５９，６２    Ａ系半導体リレー故障検知結果取込
４８，５３，５６    Ｂ系半導体リレー故障検知結果取込
５０    低電圧検知結果取込
５１，５４，５７    低電圧有無判定
５２    Ｂ系半導体リレーオン
５５    Ｂ系半導体リレーオフ
５８    Ａ系半導体リレーオン
６１    Ａ系半導体リレーオフ
【図１】
2008017406.tif 000003
【図２】
2008017406.tif 000004
【図３】
2008017406.tif 000005