(57)【要約】【課題】検査に必要となるプローブ数を削減する。【解決手段】検査装置２００に信号重畳回路２０６を配置し信号発生器２０３からクロック信号を電源に重畳し、信号重畳後電源２３１として出力する。システムＬＳＩ１００は信号抽出回路１０２において、クロック信号の抽出を行い、抽出信号１２５を出力し、検査制御回路１０４を動作させることで被測定回路１０１の検査を行う。その検査結果を測定装置２００の判定装置２０５に伝達することで、本検査システムでの検査を行うことができる。その結果、従来必要としていたクロック端子１１３に対してプロープを接続することが不要となるため、プローブ数を削減することが可能となる。【選択図】図１
2008102081.tif 000002
【特許請求の範囲】
【請求項１】
検査装置を用いて半導体集積回路を検査するシステムであって、
前記検査装置は、
前記半導体集積回路に供給する電源を生成する電源装置と、
前記電源装置により生成された電源を前記半導体集積回路に供給するための第１のプローブと、
前記半導体集積回路を検査するための信号を生成する第１の信号発生器と、
前記電源装置により生成された電源に前記第１の信号発生器により生成された信号を重畳して前記第１のプローブに供給する第１の信号重畳回路とを備え、
前記半導体集積回路は、
前記第１のプローブから電源の供給を受ける第１の電源端子と、
前記第１の電源端子に供給される電源に重畳された信号を抽出する第１の信号抽出回路と、
前記第１の信号抽出回路により抽出された信号に基づいて被測定回路の検査を行う検査制御回路とを備える、
ことを特徴とする半導体検査システム。
【請求項２】
請求項１において、
前記電源装置は、
電源電圧とグランド電圧とを生成し、
前記第１のプローブは、
前記電源装置により生成された電源電圧を前記半導体集積回路に供給するための第２のプローブと、
前記電源装置により生成されたグランド電圧を前記半導体集積回路に供給するための第３のプローブとを含み、
前記第１の電源端子は、
前記第２のプローブから電源電圧の供給を受ける第２の電源端子と、
前記第３のプローブからグランド電圧の供給を受ける第３の電源端子とを含む、
ことを特徴とする半導体検査システム。
【請求項３】
請求項２において、
前記第１の信号重畳回路は、
前記第１の信号発生器により生成された信号を前記電源装置により生成された電源電圧に重畳して前記第２のプローブに供給し、
前記第１の信号抽出回路は、
前記第２の電源端子に供給される電源電圧に重畳された信号を抽出する、
ことを特徴とする半導体検査システム。
【請求項４】
請求項２において、
前記第１の信号重畳回路は、
前記第１の信号発生器により生成された信号を前記電源装置により生成されたグランド電圧に重畳して前記第３のプローブに供給し、
前記第１の信号抽出回路は、
前記第３の電源端子に供給されるグランド電圧に重畳された信号を抽出する、
ことを特徴とする半導体検査システム。
【請求項５】
請求項２において、
前記第１の信号重畳回路は、
前記第１の信号発生器により生成された信号を前記電源装置により生成された電源電圧とグランド電圧とに差動で重畳して前記第２および第３のプローブに供給し、
前記第１の信号抽出回路は、
前記第２の電源端子に供給される電源電圧と前記第３の電源端子に供給されるグランド電圧とに差動で重畳された信号を抽出する、
ことを特徴とする半導体検査システム。
【請求項６】
請求項１において、
前記半導体集積回路は、
前記第１の電源端子に供給される電源に重畳されているノイズ成分を除去して内部回路に供給するノイズ除去回路をさらに備える、
ことを特徴とする半導体検査システム。
【請求項７】
請求項１において、
前記検査制御回路は複数のＢＩＳＴ回路を含み、
前記複数のＢＩＳＴ回路の各々は、
前記被測定回路の対応する部分を検査するものであり、
前記検査制御回路は、
前記複数のＢＩＳＴ回路の各々を制御信号に応じて活性化／不活性化する、
ことを特徴とする半導体検査システム。
【請求項８】
請求項１において、
前記制御検査回路から前記被測定回路に対して伝達する信号の周波数と前記第１の信号抽出回路で抽出する信号の周波数とが異なる、
ことを特徴とする半導体検査システム。
【請求項９】
請求項１において、
前記第１の信号発生器は、
各々異なる周波数の信号を生成する複数の信号発生ユニットを含み、
前記第１の信号抽出回路は、
前記第１の電源端子に供給される電源に重畳された信号のうち各々異なる周波数の信号を抽出する複数の信号抽出ユニットを含む、
ことを特徴とする半導体検査システム。
【請求項１０】
請求項９において、
前記検査制御回路は、
複数の任意の周波数信号について検知を行う機能を搭載しており、複数の任意の周波数信号状態に応じて制御信号を生成し、前記被測定回路の制御を行う、
ことを特徴とする半導体検査システム。
【請求項１１】
請求項１において、
前記第１の信号発生器により生成される信号は、任意の一定周期の同期信号を含み、
前記半導体集積回路は、
前記第１の信号抽出回路により抽出された同期信号に基づいてクロック信号を生成するクロック生成回路をさらに備え、
前記検査制御回路は、
前記クロック生成回路により生成されたクロック信号を用いて前記被測定回路を検査する、
ことを特徴とする半導体検査システム。
【請求項１２】
請求項１１において、
前記第１の信号発生器により生成される信号は、前記同期信号に続く任意のデータ信号をさらに含む、
ことを特徴とする半導体検査システム。
【請求項１３】
請求項１１において、
前記第１の信号発生器により生成される信号は、前記同期信号に続く制御信号をさらに含む、
ことを特徴とする半導体検査システム。
【請求項１４】
請求項１において、
前記第１の信号発生器により生成される信号は、検査対象チップのチップＩＤ符号を含み、
前記半導体集積回路は、
前記半導体集積回路のチップＩＤ符号を前記検査制御回路に伝達するチップＩＤ回路をさらに備え、
前記検査制御回路は、
前記第１の信号抽出回路により抽出されたチップＩＤ符号と前記チップＩＤ回路からのチップＩＤ符号とを比較し、比較結果に基づいて前記被測定回路の検査を行う、
ことを特徴とする半導体検査システム。
【請求項１５】
請求項１において、
前記第１の信号発生器により生成される信号は、当該信号の信頼性を高めるための冗長符号を含み、
前記半導体集積回路は、
前記第１の信号抽出回路により抽出された信号に含まれている冗長符号に基づいて当該抽出信号を復合化する復号回路をさらに備え、
前記検査制御回路は、
前記復号回路により復号化された信号に基づいて前記被測定回路の検査を行う、
ことを特徴とする半導体検査システム。
【請求項１６】
請求項１において、
前記半導体集積回路は、
前記検査制御回路により得られた検査結果を示す信号を前記第１の電源端子に供給される電源に重畳する第２の信号重畳回路をさらに備え、
前記検査装置は、
前記第２の信号重畳回路により重畳された信号を抽出する第２の信号抽出回路と、
前記第２の信号抽出回路により抽出された信号の内容を判定する判定装置とをさらに備える、
ことを特徴とする半導体検査システム。
【請求項１７】
請求項１６において、
前記判定装置は、
前記第１の信号発生器により生成された信号と前記第２の信号抽出回路により抽出された信号との差分を用いて、前記第２の信号抽出回路により抽出された信号の内容を判定する、
ことを特徴とする半導体検査システム。
【請求項１８】
請求項１６において、
前記第２の信号重畳回路により重畳される信号の周波数帯域と前記第１の信号発生器により生成される信号の周波数帯域とが異なる、
ことを特徴とする半導体検査システム。
【請求項１９】
請求項１６において、
前記第２の重畳回路は、
前記半導体集積回路のチップＩＤ符号を内挿した信号を重畳する、
ことを特徴とする半導体検査システム。
【請求項２０】
請求項１６において、
前記第２の重畳回路は、
冗長符号を内挿した信号を重畳する、
ことを特徴とする半導体検査システム。
【請求項２１】
請求項６において、
前記検査装置は、
前記電源装置により生成された電源を前記半導体集積回路に供給するための第４のプローブをさらに備え、
前記半導体集積回路は、
前記第４のプローブから電源の供給を受ける第４の電源端子をさらに備え、
前記第４の電源端子は、
前記ノイズ除去回路の出力に接続される、
ことを特徴とする半導体検査システム。
【請求項２２】
請求項２１において、
前記第１の電源端子は検査専用の端子である、
ことを特徴とする半導体検査システム。
【請求項２３】
請求項２２において、
前記半導体集積回路は、
前記第１の電源端子の後段に誤動作防止回路をさらに備える、
ことを特徴とする半導体検査システム。
【請求項２４】
半導体集積回路を検査する装置であって、
前記半導体集積回路に供給する電源を生成する電源装置と、
前記電源装置により生成された電源を前記半導体集積回路の電源端子に供給するためのプローブと、
前記半導体集積回路を検査するための信号を生成する信号発生器と、
前記電源装置により生成された電源に前記信号発生器により生成された信号を重畳して前記プローブに供給する信号重畳回路とを備える、
ことを特徴とする検査装置。
【請求項２５】
請求項２４において、
前記半導体集積回路は、
前記電源端子に供給される電源に重畳された信号を抽出する信号抽出回路と、
前記信号抽出回路により抽出された信号に基づいて被測定回路の検査を行う検査制御回路とを備える、
ことを特徴とする検査装置。
【請求項２６】
検査装置のプローブから電源の供給を受ける電源端子と、
前記電源端子に供給される電源に重畳された信号を抽出する信号抽出回路と、
前記信号抽出回路により抽出された信号に基づいて被測定回路の検査を行う検査制御回路とを備える、
ことを特徴とする半導体集積回路。
【請求項２７】
請求項２６において、
前記検査装置は、
前記半導体集積回路に供給する電源を生成する電源装置と、
前記電源装置により生成された電源を前記電源端子に供給するためのプローブと、
前記半導体集積回路を検査するための信号を生成する信号発生器と、
前記電源装置により生成された電源に前記信号発生器により生成された信号を重畳して前記プローブに供給する信号重畳回路とを備える、
ことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検査装置を用いて半導体集積回路を検査するシステムに関する。
【背景技術】
【０００２】
近年、半導体プロセスの微細化と半導体装置の集積化が進み、システムＬＳＩの開発が主流となってきている。システムＬＳＩでは、多種多様の機能を持つ集積回路を１つのチップ内又は１つのパッケージ内におさめている。
【０００３】
その多種多様の機能を検査工程で精度よく保証を行うために重要な点として、システムＬＳＩの可観測性と可制御性の向上が挙げられる。上記の可観測性と可制御性を効率よく行うためには、可制御性の観点では、システムＬＳＩに対して制御させるための制御端子やシステムＬＳＩに対してデータを与えるための入力信号端子が必要となり、また、可観測性の観点では、システムＬＳＩの状態をモニターするための出力信号端子が必要となる。
【０００４】
また、半導体集積回路の製造工程では、微細化、集積化が進むにつれウエハー１枚から採れるチップの数が増え続けており、近年の３００ｍｍウエハーの到来によりその傾向はより顕著になってきている。そのため、大量生産を行う半導体集積回路の製造工程では、その検査やバーンインをいかに効率良く低コストで実現できるかが課題となる。
【０００５】
その課題解決の最も有力な手段の１つとして、多数個の同時検査が挙げられる。特に近年では、バーンインをウエハーレベルで行うウエハーレベルバーンインを適用するケースが増えている。ウエハーレベルバーンインを適用すれば、ウエハー単位で一括してストレスをかけることができることより、効率性やコストの面で効果が大きくなる。
【０００６】
また、プローブ検査においても同様に、採れ数が増えると１枚のウエハーに要する検査時間が膨大になるため、８、１６、３２個等の複数の半導体集積回路を同時に検査することで高効率化と検査コスト削減を図っている。
【特許文献１】特開平０５−２９１３６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、ここで課題となるのがプローブ数である。特にウエハーレベルバーンインではその装置の制約から１チップあたりに接続できるプローブ数に制限があるため、システムＬＳＩが持つ全てのパッドに同時にプローブを当てることは不可能である。この課題は採れ数が増えるほどその影響が大きくなるのは言うまでもない。
【０００８】
加えて、前述のようにシステムＬＳＩでは、電源端子、ＧＮＤ端子、制御端子、入力信号端子、出力信号端子などが多数存在するため、ウエハーレベルバーンイン時にプローブを必要とするパッドは増える傾向にあり、プローブ数の問題は、より一層深刻な課題となってきている。
【課題を解決するための手段】
【０００９】
本発明による半導体検査システムは、検査装置を用いて半導体集積回路を検査するシステムである。検査装置は、半導体集積回路に供給する電源を生成する電源装置と、電源装置により生成された電源を半導体集積回路に供給するための第１のプローブと、半導体集積回路を検査するための信号を生成する第１の信号発生器と、電源装置により生成された電源に第１の信号発生器により生成された信号を重畳して第１のプローブに供給する第１の信号重畳回路とを備える。半導体集積回路は、第１のプローブから電源の供給を受ける第１の電源端子と、第１の電源端子に供給される電源に重畳された信号を抽出する第１の信号抽出回路と、第１の信号抽出回路により抽出された信号に基づいて被測定回路の検査を行う検査制御回路とを備える。
【発明の効果】
【００１０】
上記半導体検査システムでは、半導体集積回路の検査用信号（たとえばクロック信号や制御信号など）を電源に重畳して第１のプローブを通じて半導体集積回路の第１の電源端子に供給する。従来の検査装置では、半導体集積回路に検査用信号を供給するためのプローブと電源を供給するためのプローブとが別々に設けられていたが、上記半導体検査システムによれば、検査用信号を供給するためのプローブの数を削減することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態について図面を参照しながら説明する。なお、図面において実質的に同一の部分には同じ参照符号を付してその説明は繰り返さない。
《第１の実施形態》
図１は、本発明の第１の実施形態による半導体検査システムの構成を示すブロック図である。
【００１２】
図１において、検査装置２００は、システムＬＳＩ１００の検査を行うための装置であり、電源装置２０１，２０２と、信号発生器２０３，２０４と、判定装置２０５と、信号重畳回路２０６と、プローブＰ１〜Ｐ４とを備えている。
【００１３】
電源装置２０１は、電源電圧（ＶＤＤ）を生成し電源ライン２２１に伝達する。電源装置２０２は、グランド電圧（ＧＮＤ）を生成しＧＮＤライン２２２に伝達する。ＧＮＤライン２２２はプローブＰ２に接続されており、電源装置２０２により生成されたグランド電圧（ＧＮＤ）はプローブＰ２を通じてシステムＬＳＩ１００のＧＮＤ端子１１２に供給される。
【００１４】
信号発生器２０３は、信号を生成し信号ライン２２３に伝達する装置であり、一般的にはパターンジェネレータと呼ばれ、任意のタイミングで任意の信号を生成することができる。本実施形態において信号発生器２０３は、システムＬＳＩ１００に与えるクロック信号を生成している。
【００１５】
信号発生器２０４は、信号を生成し制御信号バス２２４に伝達する装置であり、信号発生器２０３と同一構成のものを並列に配置することで構成されている。本発明の第１の実施形態において信号発生器２０４は、システムＬＳＩ１００を制御する様々な制御信号を生成している。制御信号バス２２４はプローブＰ４に接続されており、信号発生器２０４により生成された信号はプローブＰ４を通じてシステムＬＳＩ１００の制御端子１１５に供給される。
【００１６】
判定装置２０５は、システムＬＳＩ１００の検査制御回路１０４からの出力信号であるＦＬＡＧ信号２２５と予め決められた任意の値とを比較し判定を行う装置である。システムＬＳＩ１００の検査制御回路１０４からのＦＬＡＧ信号はＦＬＡＧ端子１１４に出力され、さらに検査装置２００のプローブＰ３を通じて判定装置２０５に供給される。また、本実施形態の検査装置２００においては、判定装置２０５と信号発生器２０３，２０４とが同期しており、信号発生器２０３，２０４の出力タイミングに応じて、任意の期待値とシステムＬＳＩ１００からの出力との比較を行うことでシステムＬＳＩ１００の検査を行う。
【００１７】
信号重畳回路２０６は、電源装置２０１から出力される電源電圧（ＶＤＤ）を受ける電源ライン２２１に対して、信号発生器２０３から出力される出力信号２２３を重畳し、重畳した結果を信号重畳後電源２３１としてプローブＰ１に供給する回路である。たとえば信号重畳回路２０６は、図１に示すように、電源ライン２２１に対して信号発生器２０３の出力信号２２３をＡＣカップリングすることで、信号発生器２０３の出力信号２２３のＡＣ成分と電源装置２０１からの電源ライン２２１のＤＣ成分とを備えた電源２３１ができる。なお、ＡＣカップリングを行う前段に必要に応じて出力信号２２３を減衰／増幅できる回路があれば望ましい。
【００１８】
システムＬＳＩ１００は、被測定回路１０１と、信号抽出回路１０２と、ノイズ除去回路１０３と、検査制御回路１０４と、ＶＤＤ端子１１１と、ＧＮＤ端子１１２と、クロック端子１１３と、ＦＬＡＧ端子１１４と、制御端子１１５とを備えている。
【００１９】
被測定回路１０１は、システムＬＳＩ１００の中で検査対象となる回路である。
【００２０】
検査制御回路１０４は、システムＬＳＩ１００の検査に関する制御を行う回路である。たとえば検査制御回路１０４は、検査時における被測定回路１０１に対する制御および制御信号の生成、被測定回路１０１に与える信号（データやクロックなど）の生成および入出力、被測定回路１０１に与える信号の制御、被測定回路１０１の検査結果の判定、検査結果に対しての判定信号を生成し外部に出力する機能などを備えており、一般的にいわれるＢＩＳＴ回路に相当する。
【００２１】
信号抽出回路１０２は、ＶＤＤ端子１１１に供給される電源からある特定の信号を抽出する機能を備えている。たとえば、信号抽出回路１０２がハイパスフィルターで構成されている場合であれば、ハイパスフィルターのカットオフ周波数で定められた高周波数成分を抽出し、その抽出した信号を抽出信号１２５として出力する。また、抽出した信号の振幅を必要に応じて増幅もしくは減衰させて抽出信号１２５として出力する機能を備えることができればさらに望ましい。
【００２２】
ノイズ除去回路１０３は、ＶＤＤ端子１１１に供給される電源に重畳されているノイズ成分を除去し、システムＬＳＩ１００に電源を供給するための回路である。たとえばノイズ除去回路１０３は、ある特定の周波数成分を除去するためのローパスフィルターなどで構成されており、ノイズ除去回路１０３を通過することにより、電源に重畳されたノイズ成分を除去することが可能となり、ノイズを除去した電源をノイズ除去後電源１３１としてシステムＬＳＩ１００に供給する。
【００２３】
次に、上記のシステムＬＳＩ１００と検査装置２００を組み合わせたシステムについて説明を行う。
【００２４】
まず、検査装置２００の信号発生器２０３において、システムＬＳＩ１００で使用するクロック信号を生成し、出力信号２２３として信号重畳回路２０６に伝達する。次に信号重畳回路２０６において、電源ライン２２１に対して出力信号２２３を重畳し信号重畳後電源２３１を生成する。信号重畳後電源２３１はプローブＰ１によりシステムＬＳＩ１００のＶＤＤ端子１１１に供給される。また、電源装置２０２により生成されたグランド電圧（ＧＮＤ）がプローブＰ２によりシステムＬＳＩ１００のＧＮＤ端子１１２に供給され、信号発生器２０４により生成された信号はプローブＰ４を通じてシステムＬＳＩ１００の制御端子１１５に供給される。このように検査装置２００からシステムＬＳＩ１００に、信号重畳後電源２３１とグランド電圧（ＧＮＤ）と制御信号とを伝達する。
【００２５】
一方、システムＬＳＩ１００は、ＶＤＤ端子１１１に供給される信号重畳後電源２３１を信号抽出回路１０２とノイズ除去回路１０３に分配する。信号抽出回路１０２において、信号重畳後電源２３１に重畳されたクロック信号を抽出し、抽出信号１２５として検査制御回路１０４に伝達する。またノイズ除去回路１０３において、電源のノイズ成分となる重畳されたクロック信号を除去したノイズ除去後電源１３１をシステムＬＳＩ１００の電源として供給する。検査制御回路１０４は、制御端子１１５に供給される制御信号の内容に応じてクロック信号１２１、制御信号１２２、入力データ信号１２３を生成して被測定回路１０１に伝達し、被測定回路１０１はそれらの信号に応じて動作を行う。
【００２６】
被測定回路１０１の動作結果として出力データ信号１２４が検査制御回路１０４に出力される。検査制御回路１０４は、出力データ信号１２４について判定を行い、判定結果としてＦＬＡＧ信号を生成しＦＬＡＧ端子１１４に出力する。ＦＬＡＧ端子１１４に供給されたＦＬＡＧ信号はプローブＰ３により検査装置２００の判定装置２０５に伝達される。
【００２７】
検査装置２００の判定装置２０５において、ＦＬＡＧ信号２２５の内容と期待値との比較を行うことでシステムＬＳＩ１００の検査を行うことが可能となる。
【００２８】
このように本システムによれば、システムＬＳＩ１００のクロック端子１１３に対して直接プローブなどを用いてクロックを供給する必要が無くなるためプローブ数を削減することが可能となる。
【００２９】
なお、ここでは信号発生器２０３の出力信号２２３を電源ライン２２１に重畳する例を示したが、信号発生器２０３の出力信号２２３をＧＮＤライン２２２に重畳するようにしてもよい。この場合、信号重畳回路２０６は、電源装置２０２から出力されるグランド電圧（ＧＮＤ）を受けるＧＮＤライン２２２に対して、信号発生器２０３から出力される出力信号２２３を重畳し、重畳した結果をプローブＰ２に供給する回路として構成される。また、システムＬＳＩ１００側においては、信号抽出回路１０２は、ＧＮＤ端子１１２に供給されるグランド電圧からある特定の信号を抽出する回路として構成され、ノイズ除去回路１０３は、ＧＮＤ端子１１２に供給されるグランド電圧に重畳されているノイズ成分を除去し、システムＬＳＩ１００にグランド電圧を供給するための回路として構成される。
【００３０】
また、信号抽出回路１０２についてハイパスフィルターの構成で説明を行ったが、バンドパスフィルターの構成を採り抽出信号１２５を生成するようにしてもよい。この場合、必要な信号の周波数成分を特定できるため、抽出された信号の信頼性は高くなる。
【００３１】
また、ＳＣＡＮ回路を用いたＢＩＳＴ回路を前提で説明を行ったが、他の検査についても制御信号に応じて行うことが可能である。たとえば検査制御回路１０４内に温度測定回路を内蔵し、温度に対しての判定を行うことも可能であり、また検査制御回路１０４内に電流測定回路を内蔵することで電流測定を行うことも可能であり、同様に電圧測定回路を内蔵することで電圧測定を行うことも可能となり、同様に周波数測定回路を内蔵することで周波数測定を行うことも可能となるなどの様々な検査を行うことが可能となる。
《第２の実施形態》
図２は、本発明の第２の実施形態による半導体検査システムの構成を示すブロック図である。図２と図１で異なる点は、システムＬＳＩ１００の構成が異なる点であり、以下、第１の実施形態と異なる点を中心に第２の実施形態の説明を行う。
【００３２】
図２のシステムでは、検査制御回路１０４を、複数の独立したＢＩＳＴ回路ＢＩＳＴ＿Ａ，ＢＩＳＴ＿Ｂ，ＢＩＳＴ＿Ｃとして構成している。各ＢＩＳＴ回路ＢＩＳＴ＿Ａ〜Ｃはそれぞれ被測定回路１０１の対応する回路ブロックＡ，Ｂ，Ｃの検査に関する制御を行う回路である。各ＢＩＳＴ回路ＢＩＳＴ＿Ａ〜Ｃは、ＢＩＳＴ制御回路からの制御信号の内容に応じてクロック信号１２１Ａ〜Ｃ、制御信号１２２Ａ〜Ｃ、入力データ信号１２３Ａ〜Ｃを生成して回路ブロックＡ〜Ｃに伝達し、回路ブロックＡ〜Ｃはそれらの信号に応じて動作を行う。回路ブロックＡ〜Ｃの動作結果として出力データ信号１２４Ａ〜ＣがそれぞれＢＩＳＴ回路ＢＩＳＴ＿Ａ〜Ｃに出力される。各ＢＩＳＴ回路ＢＩＳＴ＿Ａ〜Ｃは、出力データ信号１２４Ａ〜Ｃについて判定を行い、判定結果をＢＩＳＴ制御回路に出力する。ＢＩＳＴ制御回路は、各ＢＩＳＴ回路ＢＩＳＴ＿Ａ〜Ｃからの判定結果に基づいてＦＬＡＧ信号を生成しＦＬＡＧ端子１１４に出力する。このように構成された検査制御回路１０４において、制御信号バス２２４の内容に応じて任意のＢＩＳＴ回路のみを動作させるようにすれば、検査時における電源電流の削減を行うことができる。言い換えると電源ノイズを削減することができるため、システムＬＳＩ１００に重畳される信号の信頼性が向上する。
【００３３】
また、図２のシステムでは、周波数変換回路を設けることにより、被測定回路１０１を動作させるクロック信号１２１Ａ〜Ｃを、信号抽出回路１０２で生成された抽出信号１２５と異なる周波数成分を持つ信号としている。例えば、抽出信号１２５を分周したクロックやＰＬＬなどで逓倍されたクロックをクロック信号１２１Ａ〜Ｃとして入力することにより、電源ノイズの周波数成分とクロック信号１２１Ａ〜Ｃの周波数成分とが異なることとなる。そのことにより、重畳された信号（ここではクロック信号１２１Ａ〜Ｃ）の信頼性が高くなる。
【００３４】
また、図２のシステムでは、信号抽出回路１０２を、複数の周波数帯域の信号を抽出できるよう、周波数帯域の異なるバンドパスフィルターを複数用いて構成している。同様に、信号重畳回路２０６で重畳する信号の周波数についても、信号抽出回路１０２に合わせ複数の信号発生器２０３からそれぞれ異なる周波数帯域の信号を重畳する回路を構成し、システムＬＳＩ１００に伝達を行う。
【００３５】
信号抽出回路１０２では複数の周波数帯域の異なる信号を抽出することができる。その信号を検査制御回路１０４に伝達することで、検査制御回路１０４は複数の周波数の信号を扱うことが可能となる。それにより、被測定回路１０１に応じて周波数を割り当てることで被測定回路１０１の実動作試験が可能となる。
【００３６】
また、複数の独立したＢＩＳＴ回路ＢＩＳＴ＿Ａ〜Ｃを各々の周波数で動作させることもでき、その場合は周波数帯域が異なる信号で動くため、電源ノイズの周波数成分が拡散される。
【００３７】
また、検査制御回路１０４に任意の複数の周波数の信号が入力されるため、検査制御回路１０４に周波数検知機能を持たせることで任意の周波数の信号が正しく入力されていることが解る。言い換えると、検査以外の状態において任意の複数の周波数信号が入力していることはないため、検査制御回路１０４は検査状態にあることを認識することができる。これにより、検査状態であることを認識するために必要としていた、制御端子１１５から入力している制御信号バス２２４の信号数を削減することが可能となる。
《第３の実施形態》
図３は、本発明の第３の実施形態における半導体検査システムの構成を示すブロック図である。図３と図１で異なる点は、システムＬＳＩ１００の構成が異なる点であり、信号抽出回路１０２の後段にクロック生成回路１０８を配置している点である。また検査装置２００から出力する信号重畳後電源２３１の信号の内容が第１の実施形態と異なる点である。以下、第１の実施形態と異なる点を中心に第３の実施形態の説明を行う。
【００３８】
まず、検査装置２００においては、信号発生器２０３から任意の一定周期で出力される同期パターンを出力信号２２３として出力し、信号重畳回路２０６で同期パターンを重畳する。また、出力信号２２３の同期パターンのフォーマットについては、任意の決められたパターン構成とする。
【００３９】
次に、システムＬＳＩ１００においては、クロック生成回路１０８は、任意の一定周期で出力される同期パターンを基にクロックを生成する回路であり、たとえば、ＰＬＬ回路と同期パターン検出回路で構成される。
【００４０】
図３のシステムでは、任意の一定周期で出力される同期パターンを重畳した信号重畳後電源２３１が検査装置２００からシステムＬＳＩ１００に伝達される。
【００４１】
システムＬＳＩ１００では、信号抽出回路１０２からの抽出信号１２５がクロック生成回路１０８に入力される。クロック生成回路１０８の同期パターン検出回路は、入力された同期パターンと任意の決められたパターン構成とを比較することにより、同期パターンが出力した同期タイミングを検出し、ＰＬＬ回路に伝達する。ＰＬＬ回路ではそこで得られた同期タイミングを基に任意の逓倍クロックを生成しメインクロック１４２として検査制御回路１０５に伝達する。検査制御回路１０４ではそのクロック１４２を用いて被測定回路１０１の検査を行い、その結果を検査装置２００に伝達する。
【００４２】
第３の実施形態では、同期信号を用いることで同期パターン以外の時間については信号を動作させる必要性が無くなる。たとえば１０ＭＨｚのクロックが必要な場合において、第１の実施形態では常にクロック信号を信号重畳回路２０６により重畳させる必要性が有ったが、第３の実施形態では、同期パターンを低速の周期とし、また同期パターンのＤｕｔｙ比を９９９：１などにすることで、信号重畳後電源２３１がふれている時間が１０００分の２となるため、信号を重畳することに伴う電源ノイズを低減することが可能となる。
《第４の実施形態》
図４は、本発明の第４の実施形態における半導体検査システムの構成を示すブロック図である。図４と図３で異なる点は、検査装置２００において遅延回路２１０が設けられ、システムＬＳＩ１００においてＯＲ回路１６０が設けられている点である。以下、第３の実施形態と異なる点を中心に第４の実施形態の説明を行う。
【００４３】
図４のシステムでは、システムＬＳＩ１００のＦＬＡＧ端子１１４より抽出信号１２５が出力される。検査制御回路１０４による検査状況がＯＫであった場合は出力し、検査状況がＮＧであった場合は出力しないよう、検査制御回路１０４の後段のＯＲ回路１６０で制御し、判定装置２０５に入力する。また、信号発生器２０３の出力信号２２３を遅延回路２１０（ＬＳＩ１００との同期のため）を通じた後に判定装置２０５に入力する。これにより、信号発生器２０３で発生した信号２２３とＬＳＩ１００のＦＬＡＧ端子１１４から出力された信号２２５（この場合は信号発生器２０３の出力信号）とが同一であるため、比較を行うことが可能となる。この動作により、信号発生器２０３で発生した信号の信頼性と判定結果の信頼性は向上する。
《第５の実施形態》
図５は、本発明の第５の実施形態における半導体検査システムの構成を示すブロック図である。図５と図３で異なる点は、検査装置２００の構成が異なり、信号抽出回路２０７を新たに設け、信号抽出回路２０７を信号重畳後電源２３１と接続し、判定装置２０５の前段に配置している点である。また、システムＬＳＩ１００においては、検査制御回路１０４の後段に符号化回路１５０を配置し、符号化回路１５０の後段に信号重畳回路１５１を配置し、信号重畳後電源２３１に信号を重畳する点と、信号抽出回路１０２の後段に復号回路１１０を配置している点、検査制御回路１０４の後段にチップＩＤ回路１０９を配置している点である。復号回路１１０は、予め決められたフォーマットで入力された信号を復号する回路である。
【００４４】
データフォーマットの一例を図６に示す。データフォーマットのタイミングはあらかじめ決められている。基準となる同期信号を検出し、同期信号と次の同期信号間のクロックをクロック生成回路１０８で生成する。ここでは１００００ＣＬＯＣＫとなる。このクロック周期を１Ｔと定義する。このクロックを用いて入力データのサンプリングを行う。また、出力するデータもこのクロックに同期する形で出力を行う。同期信号に用いられているパルス幅については、それ以降の制御信号、チップＩＤデータ、入力データ、出力データで使用されないパルス幅で構成される。また、誤検出防止のため、最小パルス幅（ここでは３Ｔ）と最大パルス幅（ここでは１１Ｔ）を組み合わせて同期信号とすることで信頼性は向上する。
【００４５】
次に、上記のシステムＬＳＩ１００と検査装置２００を組み合わせたシステムについて説明を行う。
【００４６】
まず、検査装置２００から出力する信号重畳後電源２３１には、前述のフォーマットの同期パターン、制御信号領域、チップＩＤ符号領域、データ領域で構成された信号が重畳される。
【００４７】
信号抽出回路１０２は、周波数成分が異なる３Ｔから１１Ｔまでのデータを抽出できるフィルター構成としており、同期パターン、制御信号領域、チップＩＤ符号領域、データ領域で構成された信号の抽出信号１２５を出力し、クロック生成回路１０８と復号回路１１０に伝達する。
【００４８】
復号回路１１０は、信号抽出回路１０２からの抽出信号１２５とクロック生成回路１０８で生成されたメインクロック１４２を入力し、同期パターンとそれ以外の領域（制御信号領域、チップＩＤ符号領域、データ領域）の分離を行い、制御信号領域、チップＩＤ符号領域、データ領域の信号の抽出を行う。抽出された制御信号領域、チップＩＤ符号領域、データ領域の信号を復号信号１４３として検査制御回路１０４に伝達する。
【００４９】
検査制御回路１０４においては、その復号信号１４３とメインクロック１４２を用いて被測定回路１０１の検査および判定を行う。第３の実施形態においてはメインクロック１４２のみを用いて被測定回路１０１の検査および判定を行っているが、本実施形態によれば、第３の実施形態よりもデータ量が増えるため、被測定回路１０１の可制御性が高くなる。検査制御回路１０４は、判定結果を出力信号１４５として符号化回路１５０に出力するとともに出力制御信号１４４を符号化回路１５０に伝達する。符号化回路１５０は出力信号１４５と出力制御信号１４４をもとに予め決められたフォーマットに従い符号化を行い、符号化信号１４６を出力する。信号重畳回路１５１は信号重畳回路２０６と同一要素で構成されており、符号化信号１４６に応じて信号重畳後電源２３１に信号の重畳を行う。
【００５０】
このように本実施形態では、データフォーマットに制御信号領域を設け、制御信号領域のデータを用いて検査制御回路１０４の動作を制御している。たとえば、検査制御回路１０４の中に制御信号領域のデータをデコードする回路を内蔵し、そのデコード結果に応じて検査制御を行う。このことにより、システムＬＳＩ１００に制御信号を供給するための専用のプローブＰ４の数を削減することが可能となる。
【００５１】
検査装置２００においては、信号重畳後電源２３１から信号抽出回路２０７により符号化信号１４６のデータを抽出しＦＬＡＧ信号２２５を生成し判定装置２０５に伝達し、ＦＬＡＧ信号２２５の判定を判定装置２０５で行う。なお、信号抽出回路２０７は信号抽出回路１０２と同一要素で構成されている。
【００５２】
このように本実施形態では、ＦＬＡＧ信号２２５の内容を信号重畳後電源２３１に重畳しているため、システムＬＳＩ１００のＦＬＡＧ端子１１４からＦＬＡＧ信号２２５を入手するためのプローブＰ３の数を削減することが可能となる。
【００５３】
また、信号重畳後電源２３１に重畳されている信号フォーマットに入出力極性を持たせることで信号の入出力の極性を区別することができ、これにより、判定装置２０５の誤判定発生確率が削減できる。たとえば、検査装置２００は、同期パターンとデータ領域と制御信号領域とチップＩＤ符号領域とで構成されるシステムＬＳＩ１００への信号を先に出力し、次に同期パターンと出力データ領域とで構成される信号を受け取る。それを繰り返すことで双方向の通信を時分割で行えるため、信号の入出力の極性を区別することができるため、判定装置２０５の誤判定発生確率が削減できる。また、その際には同期パターンは検査装置２００から常に出力を行い、それに応じてシステムＬＳＩ１００から出力データ領域とチップＩＤ符号領域を出力する方が本検査システムではシステムＬＳＩ１００のメインクロック１４２が安定するため望ましい。
【００５４】
また、本実施形態では、データフォーマットにチップＩＤ符号領域を設け、検査制御回路１０４の後段にチップＩＤ回路１０９を配置し、チップＩＤ符号領域のデータとチップＩＤ回路１０９のデータとを検査制御回路１０４で比較している。これにより、たとえば、複数のシステムＬＳＩ１００を一括で検査を行う場合において、チップＩＤ符号領域のデータと、制御信号領域のデータを組み合わせることにより、任意のシステムＬＳＩ１００に対しての制御を行うことができる。
【００５５】
図７は、複数のシステムＬＳＩ１００ａ，１００ｂを一括で検査を行う場合にチップＩＤ回路１０９を使用した一例である。なお、図７では主要な構成要素のみを示しており、一部の構成要素を省略している。検査制御回路１０４で被測定回路１０１に与える必要な信号を生成するが、チップＩＤを使用することによって、信号に載せられたチップＩＤと各システムＬＳＩ１００ａ，１００ｂに割り振られたＩＤ番号とをＩＤデコーダで照合し制御することが可能となる。たとえば、ＩＤ番号００００のチップ１００ａに対して検査結果を出力する命令を入れた場合、ＩＤ番号００００の検査結果をトライステートバッファをイネーブルとし、出力することが可能となる。このときＩＤ番号０００１のチップ１００ｂは自分の番号ではないので、トライステートバッファをディスイネーブルとし検査結果を出力しないこととする。これにより、チップを個別に制御できる。また被測定回路１０１に与える入力も同様にＩＤに応じて動作を行うか否かの制御を行うことが可能となる。
【００５６】
本実施形態では、ＦＬＡＧ信号２２５の出力制御について制御信号領域が出力命令を出すと共にチップＩＤ符号領域のデータでシステムＬＳＩ１００を特定するため、指定されたシステムＬＳＩ１００のみＦＬＡＧ信号２２５を出力することが可能となる。これにより複数のＦＬＡＧ信号２２５を受ける判定装置２０５について複数用意する必要性が無くなる。
【００５７】
また、出力信号１４５にチップＩＤ符号を内挿することで、複数のシステムＬＳＩ１００について一括で検査を行っている場合においても、チップＩＤ符号を基にシステムＬＳＩ１００の特定が可能となる。これにより、信号重畳後電源２３１が複数のシステムＬＳＩで共用できることとなるため、検査装置２００の構成が簡素化できる。
【００５８】
なお、前述のフォーマットは同期パターンとデータ領域と制御信号領域とチップＩＤ符号領域で構成されていたが、さらに冗長符号領域を追加することと、復号回路１１０は、冗長符号に基づいた誤り検出もしくは誤り訂正の機能を持つことで、受け取ったデータに誤りがあることを検出もしくは訂正することが可能となり、復号信号１４３のデータの信頼性が高くなる。また、符号化回路１５０より出力される符号化信号１４６に冗長符号を内挿し、また判定装置２０５に冗長符号を基に誤り検出ないしは誤り訂正を行う機能を持たせることで、判定装置２０５の誤判定発生確率が削減できる。
《第６の実施形態》
図８は、本発明の第６の実施形態における半導体検査システムの構成を示すブロック図である。図８と図１で異なる点は、まず検査装置２００の構成が異なり、電源装置２０１から出力する電源ライン２２１と電源装置２０２から出力するＧＮＤライン２２２の後段に差動信号重畳回路４０６を配置し、信号発生器２０３から出力した出力信号２２３を差動信号として重畳し、差動電源信号２３２、差動ＧＮＤ信号２３３を生成する点である。
【００５９】
システムＬＳＩ１００においては、差動電源信号２３２、差動ＧＮＤ信号２３３から信号を抽出する差動信号抽出回路３０２を備え、信号の抽出を行い、検査制御回路１０４に伝達を行う。また、差動信号が電源、ＧＮＤに重畳されているため、それぞれの重畳された信号を除去するためのノイズ除去回路１０３で構成されている点である。
【００６０】
差動信号重畳回路４０６の回路構成例としては、差動出力アンプと前記の信号重畳回路２０６で構成され、出力信号２２３をまず差動出力アンプで差動信号に変換を行い、電源ライン２２１と電源に重畳する差動信号を用いて信号重畳回路２０６で信号を重畳し、差動電源信号２３２として出力をおこなう。同様に出力信号２２３を差動アンプで差動信号に変換を行い、ＧＮＤライン２２２とＧＮＤに重畳する差動信号を用いて信号重畳回路２０６で信号を重畳し、差動ＧＮＤ信号２３３を出力する。
【００６１】
差動信号抽出回路３０２の回路構成例としては、オフセット電圧除去回路と差動入力アンプと前記の信号抽出回路１０６で構成され、差動電源信号２３２と差動ＧＮＤ信号２３３の信号をそれぞれオフセット電圧除去回路に入力しＤＣ成分の除去をおこなう。オフセット除去後の差動信号を差動入力アンプの＋側、−側で受け差動信号の電圧差を基に信号を生成し、信号抽出回路１０６に伝達する。信号抽出回路１０６では出力クロック信号１２４を生成し、検査制御回路１０６の伝達する。
【００６２】
本発明の第６の実施形態における半導体検査システムは、前記の検査装置２００とシステムＬＳＩ１００を組み合わせる事によって、実施形態１と同様に半導体検査を行うことができる。
【００６３】
本発明の第６の実施形態は、重畳する信号に差動信号を用いることで、電源側とＧＮＤ側の両方から信号を得られるため、第１の実施形態の信号重畳後電源２３１を用いるものより信号の信頼性が向上する。信号の信頼性が向上することより、重畳する信号振幅レベルを下げることができるため、信号を重畳することに伴う電源ノイズを削減する効果が得られる。
【００６４】
また、第１の実施形態を用いて説明を行ったが、同様に差動信号を用いることは第２〜４の実施形態についても適用することが可能である。
《第７の実施形態》
図９は、本発明の第７の実施形態における半導体検査システムの構成を示すブロック図である。図９と図５で異なる点は、まず検査装置２００の構成が異なり、第６の実施形態で説明した差動信号重畳回路４０６で、電源装置２０１から出力する電源ライン２２１と電源装置２０２から出力するＧＮＤライン２２２に、信号発生器２０３，２０４から出力された信号を差動信号として重畳し、差動電源信号２３２、差動ＧＮＤ信号２３３を生成する点と信号抽出回路２０７に替えて差動信号抽出回路４０７を配置した点である。
【００６５】
システムＬＳＩ１００においては、第６の実施形態で説明した、差動電源信号２３２、差動ＧＮＤ信号２３３から信号を抽出する差動信号抽出回路３０２を備え、信号の抽出を行い、検査制御回路１０４に伝達を行う。また、差動信号が電源、ＧＮＤに重畳されているため、それぞれの重畳された信号を除去するためのノイズ除去回路１０３で構成されている点と、信号重畳回路１５１に替えて差動信号重畳回路３５１を配置した点である。
【００６６】
また、差動信号抽出回路４０７は差動信号抽出回路３０２と同一要素で構成されており、それにより、符号化信号１４６のデータを抽出しＦＬＡＧ信号２２５を生成し判定装置２０５に伝達を行い、ＦＬＡＧ信号２２５の判定を判定装置２０５で行う。
【００６７】
また、差動信号重畳回路３５１は差動信号重畳回路４０６と同一要素で構成されており、符号化信号１４６に応じて差動電源信号２３２、差動ＧＮＤ信号２３３に信号の重畳を行う。
【００６８】
本発明の第７の実施形態における半導体検査システムは、前記の検査装置２００とシステムＬＳＩ１００を組み合わせることによって、実施形態５と同様に半導体検査を行うことができる。
【００６９】
また、差動信号を用いることで、第６の実施形態と同様に信号の信頼性が向上することと、信号の信頼性が向上することより、重畳する信号振幅レベルを下げることができるため、信号を重畳することに伴う電源ノイズを削減する効果が得られる。
《第８の実施形態》
図１０は、本発明の第８の実施形態における半導体検査システムの構成を示すブロック図である。図１０と図９で異なる点は、まず検査装置２００の構成が異なり、第６の実施形態で説明した、電源装置２０１から出力する電源ライン２２１と電源装置２０２から出力するＧＮＤライン２２２を差動信号重畳回路４０６に入力するとともに、電源ライン２２１を外部へ出力するためのプローブＰ５とＧＮＤライン２２２を外部へ出力するためのプローブＰ６を設けた点である。
【００７０】
システムＬＳＩ１００においては、電源およびＧＮＤにバイパス回路を備えており、ノイズ除去後電源１３１に、信号が重畳されていない電源である電源ライン２２１をプローブＰ５および端子１１６を通じて接続し、また、ノイズ除去後ＧＮＤ１３１に、信号が重畳されていないＧＮＤであるＧＮＤライン２２２をプローブＰ６および端子１１７を通じて接続している点である。
【００７１】
電源およびＧＮＤに対してバイパス回路を構成することにより、電源、ＧＮＤの強化が図れることは言うまでも無い。また、特にプローブを用いるテストにおいては、１ピンあたりに流すことができる許容電流量についての制限がある。たとえば１ピンあたりの許容電流量が１００ｍＡとした場合においては、第７の実施形態で検査可能なＬＳＩの消費電流は１００ｍＡ以下のものに限定される。図１０の構成を採ることで２ピン分のバイパス回路が入るため３００ｍＡまでの消費電流のＬＳＩについて検査可能となる。また、バイパス回路は、検査以外の通常使用時の電源、ＧＮＤと兼用することは可能である。言い換えると、システムＬＳＩ１００の差動電源信号２３２、差動ＧＮＤ信号２３３を入出力する端子をテスト専用端子とすることも可能である。また、そのテスト専用端子については誤動作防止回路（たとえばノイズ除去回路としてシュミットインバータ）を備えることで検査以外の通常使用時において誤動作が発生しシステムＬＳＩ１００の動作に影響を与えないようにすることも可能である。
【産業上の利用可能性】
【００７２】
本発明は、半導体集積回路の検査全般に対して適用可能であるが、中でもプローブを用いる検査においてプローブ数を削減することが可能となるため、複数個を同時に検査するプローブ検査や、ウエハーを一括で検査を行うウエハーレベルバーンインなどが特に有効である。
【図面の簡単な説明】
【００７３】
【図１】第１の実施形態による半導体検査システムの構成を示すブロック図である。
【図２】第２の実施形態による半導体検査システムの構成を示すブロック図である。
【図３】第３の実施形態による半導体検査システムの構成を示すブロック図である。
【図４】第４の実施形態による半導体検査システムの構成を示すブロック図である。
【図５】第５の実施形態による半導体検査システムの構成を示すブロック図である。
【図６】信号フォーマットの一例を示す図である。
【図７】複数のシステムＬＳＩを一括で検査を行う場合にチップＩＤ回路を使用した一例を示すブロック図である。
【図８】第６の実施形態による半導体検査システムの構成を示すブロック図である。
【図９】第７の実施形態による半導体検査システムの構成を示すブロック図である。
【図１０】第８の実施形態による半導体検査システムの構成を示すブロック図である。
【符号の説明】
【００７４】
１００  システムＬＳＩ
１０１  被測定回路
１０２  信号抽出回路
１０３  ノイズ除去回路
１０４  検査制御回路
１０８  クロック生成回路
１１０  復号回路
１１１  ＶＤＤ端子
１１２  ＧＮＤ端子
１１３  クロック端子
１１４  ＦＬＡＧ端子
１１５  制御端子
１５０  符号化回路
１５１  信号重畳回路
１６０  ＯＲ回路
２００  検査装置
２０１  電源装置（ＶＤＤ出力）
２０２  電源装置（ＧＮＤ出力）
２０３  信号発生器（クロック信号）
２０４  信号発生器（制御信号）
２０５  判定装置
２０６  信号重畳回路
２０７  信号抽出回路
２１０  遅延回路
３０２  差動信号抽出回路
３５１  差動信号重畳回路
４０６  差動信号重畳回路
４０７  差動信号抽出回路
Ｐ１〜Ｐ６  プローブ
【図１】
2008102081.tif 000003
【図２】
2008102081.tif 000004
【図３】
2008102081.tif 000005
【図４】
2008102081.tif 000006
【図５】
2008102081.tif 000007
【図６】
2008102081.tif 000008
【図７】
2008102081.tif 000009
【図８】
2008102081.tif 000010
【図９】
2008102081.tif 000011
【図１０】
2008102081.tif 000012