(57)【要約】【課題】本発明は熱応力により電極パッドの周囲を囲む絶縁層にクラックが発生することを課題とする。【解決手段】半導体装置１００は、半導体チップ１１０が配線基板１２０にフリップチップ実装してなる構成である。配線基板１２０は、複数の配線層と複数の絶縁層が積層された多層構造であり、第１層１２２、第２層１２４、第３層１２６、第４層１２８の絶縁層が積層された構成になっている。第１絶縁層１２１と第２絶縁層１２３との境界面には、第２電極パッド１３２が第１電極パッド１３０の外径より半径方向（平面方向）に幅広に形成されている。第１電極パッド１３０とビア１３４との間に、第１電極パッド１３０よりも幅広に形成された第２電極パッド１３２が介在することにより、リフロー処理による熱応力の進行方向が遮断され、第１絶縁層１２１と第２絶縁層１２３との境界面の沿う方向で熱応力を吸収する。【選択図】図２
2008251702.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上に第1電極パッドを形成する第１工程と、
前記支持基板の表面に前記第1電極パッドの外周を囲む第１絶縁層を積層する第２工程と、
前記第１電極パッドの表面から前記第１絶縁層の表面にかけて前記第１電極パッドの外周より平面方向に幅広な第２電極パッドを形成する第３工程と、
前記第２電極パッド及び前記第１絶縁層の表面に第２絶縁層を積層する第４工程と、
前記第２絶縁層の表面に前記第２電極パッドと電気的に接続される配線層を形成する第５工程と、
前記支持基板を除去して前記第１電極パッドを露出する第６工程と、
を有することを特徴とする配線基板の製造方法。
【請求項２】
前記第２工程は、前記第１絶縁層を積層する前に前記第１電極パッドの表面を粗面化する工程を含むことを特徴とする請求項１に記載の配線基板の製造方法。
【請求項３】
前記支持基板は金属からなり、
前記第１工程は、前記支持基板と前記第１電極パッドとの間に前記支持基板と同種の金属層を形成する工程を含み、
前記第６工程は、前記支持基板を除去すると共に、前記金属層を除去して前記第１電極パッドの端面が凹部を形成する工程を含むことを特徴とする請求項１または２に記載の配線基板の製造方法。
【請求項４】
前記請求項１乃至請求項３の何れか１項に記載された配線基板の製造方法を用いた半導体装置の製造方法であって、
前記第１電極パッドにはんだバンプを介して半導体チップを実装する工程を有することを特徴とする半導体装置の製造方法。
【請求項５】
第１電極パッドと、
前記第１電極パッドの外周を囲む第１絶縁層と、
前記第１電極パッドの表面及び前記第１絶縁層の表面に積層される第２絶縁層と、
を有する配線基板において、
前記第１電極パッドと前記第２絶縁層との間に前記第１電極パッドの外周より平面方向に幅広な第２電極パッドを設けたことを特徴とする配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板の製造方法及び半導体装置の製造方法及び配線基板に係り、特に多層基板の電極パッド形成部分における信頼性を高めるよう構成された配線基板の製造方法及び半導体装置の製造方法及び配線基板に関する。
【背景技術】
【０００２】
例えば、ベアチップと基板との接続、或いはパッケージ基板とマザーボードとの接続に用いられるＢＧＡ（Ball Grid Array）のボール形成方法の一つとして、基板上に複数の電極を形成し、その後電極に連通する孔を有するソルダレジストを形成し、各孔の開口にはんだボールを搭載させた状態で加熱処理(リフロー)によってはんだボールを溶融させて孔内の電極に接合すると共に、ソルダレジストの表面にはんだバンプを突出形成させる製造方法が知られている。
【０００３】
一方、ベアチップの小型化及び高集積化に伴ってベアチップを多層基板に実装するパッケージの開発も進められている（例えば、特許文献１参照）。
【０００４】
図１に従来の配線基板の構造の一例を示す。図１に示す基板構造では、電極パッド１０の外周が第１絶縁層１２により覆われ、電極パッド１０の上面が第２絶縁層１３により覆われるように積層されており、電極パッド１０の上面中央から上方に延在するビア１４が第２絶縁層１３を貫通して上部の配線部１６に接続されている。電極パッド１０は、Ａｕ層１７とＮｉ層１８とが積層された構造であり、Ａｕ層１７の表面が第１絶縁層１２から露出され、Ｎｉ層１８にビア１４が接続されるように設けられている。
【０００５】
さらに、電極パッド１０には、はんだバンプを介して半導体チップが実装される場合と、はんだボールやピン等が接合される場合がある。このように多層構造の配線基板においては、電極パッド１０がベアチップ搭載用パッド、または外部接続用パッドとして用いられる。
【特許文献１】特許３６３５２１９号(特開２０００−３２３６１３号公報)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１に示される配線基板においては、電極パッド１０の外周が比較的平滑であるので、第１絶縁層１２との密着性が弱く、リフロー処理により加熱されると、第１絶縁層１２と電極パッド１０との熱膨張差によって熱応力が加えられて電極パッド１０の外周に接する境界部分でデラミネーションが生じ、第１絶縁層１２の一部が欠落するおそれがあった。
【０００７】
さらに、リフロー処理による加熱によって電極パッド１０の角部（Ｂ部）の外周に接する第１絶縁層１２の一部が欠落した場合、電極パッド１０の角部（Ａ部）から第２絶縁層１３に向けてクラック２０が発生するという問題があった。
さらに、クラック２０が拡大された場合には、第２絶縁層１３に積層された配線部１６を切断してしまうおそれがあった。
【０００８】
そこで、本発明は上記事情に鑑み、上記課題を解決した配線基板の製造方法及び半導体装置の製造方法及び配線基板を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明は以下のような手段を有する。
【００１０】
本発明は、支持基板上に第1電極パッドを形成する第１工程と、前記支持基板の表面に前記第1電極パッドの外周を囲む第１絶縁層を積層する第２工程と、前記第１電極パッドの表面から前記第１絶縁層の表面にかけて前記第１電極パッドの外周より平面方向に幅広な第２電極パッドを形成する第３工程と、前記第２電極パッド及び前記第１絶縁層の表面に第２絶縁層を積層する第４工程と、前記第２絶縁層の表面に前記第２電極パッドと電気的に接続される配線層を形成する第５工程と、前記支持基板を除去して前記第１電極パッドを露出する第６工程と、を有することにより、上記課題を解決するものである。
本発明は、前記第２工程が、前記第１絶縁層を積層する前に前記第１電極パッドの表面を粗面化する工程を含むことにより、上記課題を解決するものである。
本発明は、前記支持基板は金属からなり、前記第１工程は、前記支持基板と前記第１電極パッドとの間に前記支持基板と同種の金属層を形成する工程を含み、前記第６工程は、前記支持基板を除去すると共に、前記金属層を除去して前記第１電極パッドの端面が凹部を形成する工程を含むことにより、上記課題を解決するものである。
本発明は、前記請求項１乃至請求項３の何れか１項に記載された配線基板の製造方法を用いた半導体装置の製造方法であって、前記第１電極パッドにはんだバンプを介して半導体チップを実装する工程を有することにより上記課題を解決するものである。
本発明は、第１電極パッドと、前記第１電極パッドの外周を囲む第１絶縁層と、前記第１電極パッドの表面及び前記第１絶縁層の表面に積層される第２絶縁層と、を有する配線基板において、前記第１電極パッドと前記第２絶縁層との間に前記第１電極パッドの外周より平面方向に幅広な第２電極パッドを設けることにより上記課題を解決するものである。
【発明の効果】
【００１１】
本発明によれば、第１電極パッドの表面から第１絶縁層の表面にかけて第１電極パッドの外周より平面方向に幅広な第２電極パッドを形成するため、第１電極パッドよりも幅広な第２電極パッドが第１電極パッドの外周角部から第２絶縁層にクラックが発生することを防止できる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明を実施するための最良の形態について説明する。
【実施例１】
【００１３】
図２は本発明による配線基板の実施例１が適用された半導体装置を示す縦断面図である。図２に示されるように、半導体装置１００は、例えば、半導体チップ１１０を配線基板１２０にフリップチップ実装してなる構成である。配線基板１２０は、複数の配線層と複数の絶縁層とが積層された多層構造であり、本実施例においては、各配線層を有する第１層１２２、第２層１２４、第３層１２６、第４層１２８の各絶縁層が上下方向に積層された構成になっている。また、第１層１２２は、第１電極パッド１３０に幅広第２電極パッド１３２を積層する工程を行なうために第１絶縁層１２１と第２絶縁層１２３とを積層した構成になっている。各絶縁層は、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁性樹脂からなる。
【００１４】
尚、はんだ接続が行なわれる第１絶縁層１２１及び第４層１２８の絶縁層は、ソルダレジスト（アクリル樹脂やエポキシ樹脂等からなる）としての絶縁性樹脂により形成しても良い。また、半導体装置１００において、半導体チップ１１０と配線基板１２０との間に、絶縁性を有するアンダーフィル樹脂を充填しても良い。
【００１５】
最上段の第１層１２２は、半導体チップ１１０の端子がフリップチップ接続される第１電極パッド１３０、第２電極パッド１３２、ビア１３４が形成されている。また、第１層１２２の下側に積層された第２層１２４は、ビア１３４に導通される配線層１４０、ビア１４２が形成されている。また、第２層１２４の下側に積層された第３層１２６は、ビア１４２に導通される配線層１５０、ビア１５２を有する。また、第３層１２６の下側に積層された第４層１２８は、ビア１５２に導通される第３電極パッド１６０を有する。
【００１６】
また、第１層１２２は、第１電極パッド１３０の外周を囲むように第１絶縁層１２１が形成され、第１絶縁層１２２と第２絶縁層１２３との間に第２電極パッド１３２が形成されている。
第１電極パッド１３０は、はんだとの接合性が良好なＡｕ層１７０、Ｎｉ層１７２、Ｃｕ層１７４が積層される三層構造になっている。配線基板１２０の上面側（半導体チップ実装側）には、Ａｕ層１７０が露出されており、このＡｕ層１７０には半導体チップ１１０のはんだバンプ１８０が接続される。
【００１７】
半導体チップ１１０の端子は、はんだバンプ１８０を介してＡｕ層１７０にはんだ付けされることで、第１電極パッド１３０に導通される。はんだバンプ１８０は、はんだボールを第１電極パッド１３０に搭載し、リフロー(加熱処理)して形成される。
【００１８】
第１絶縁層１２１と第２絶縁層１２３との境界面には、第１電極パッド１３０より幅広な第２電極パッド１３２が形成されている。この第２電極パッド１３２は、電極パッド１３０の外径から半径方向（平面方向）にはみ出すように幅広に形成されている。本実施例においては、例えば、第１電極パッド１３０の直径が７０μｍ〜１００μｍ程度、厚さが１５μｍ（±１０μｍ）程度とすると、第２電極パッド１３２は、第１電極パッド１３０の直径に対して、例えば、２０％〜９０％増(好適には５０％〜８０％増)程度、厚さが２μｍ〜１５μｍ（好適には５μｍ）程度となるように形成される。
【００１９】
第１電極パッド１３０より幅広な第２電極パッド１３２を、第１電極パッド１３０とビア１３４との間に介在させることにより、例えば、リフロー処理による熱応力の進行方向が第２電極パッド１３２によって遮断され、第１絶縁層１２１と第２絶縁層１２３との境界面に沿う方向で吸収されるため、電極パッド１３０の外周を覆う第１絶縁層１２１の一部でデラミネーションが生じて欠落しても第２絶縁層１２３にクラックが発生することを防止できる。
【００２０】
尚、第１電極パッド１３０としては、Ａｕ層１７０が配線基板１２０の表面に露出するようにＡｕ層１７０、Ｎｉ層１７２のみを積層する構成としても良い。また、第１電極パッド１３０は、Ａｕ層１７０が配線基板１２０の表面に露出するようにＡｕ層、Ｎｉ層、Ｐｄ層、Ｃｕ層の順に積層したり、あるいはＡｕ層、Ｐｄ層、Ｎｉ層の順に積層する構造など、他のめっき構造としても良い。
【００２１】
ここで、半導体装置１００に用いられる配線基板１２０の製造方法について図３Ａ〜図３Ｔを参照して説明する。図３Ａ〜図３Ｔは実施例１の配線基板１２０の製造方法（その１〜その２０）を説明するための図である。尚、図３Ａ〜図３Ｔにおいては、電極パッド１３０が配線基板１２０の下面側となるフェイスダウンの向き（前述した図２に示す積層構造と上下方向に逆の向き）で各層を積層する。
【００２２】
図３Ａにおいて、まず、所定の厚さを有する平板状のＣｕ板やＣｕ箔からなる支持基板２００を用意する。そして、支持基板２００の上面にめっきレジストとしてドライフィルムレジスト２１０をラミネートする。
【００２３】
図３Ｂにおいて、ドライフィルムレジスト２１０に対して露光により支持基板２００の一部を露出する第１電極パッド形成用開口２２０を形成する。この第１電極パッド形成用開口２２０の内径は、電極パッド１３０の外径に相当する。
【００２４】
図３Ｃにおいて、支持基板２００を給電層として電解めっきを行なって第１電極パッド形成用開口２２０内の支持基板２００上にＡｕを析出させてＡｕ層１７０を形成し、さらにＡｕ層１７０の表面にＮｉを析出させてＮｉ層１７２を積層する。
【００２５】
図３Ｄにおいて、さらに、支持基板２００を給電層として電解めっきを行なって第１電極パッド形成用開口２２０内のＮｉ層１７２上にＣｕを析出させてＣｕ層１７４を積層して第１電極パッド１３０を形成する。これにより、第１電極パッド形成用開口２２０内には、Ａｕ層１７０、Ｎｉ層１７２、Ｃｕ層１７４による３層構造の第１電極パッド１３０が形成される。
【００２６】
図３Ｅにおいて、支持基板２００からドライフィルムレジスト２１０を剥離することにより、支持基板２００上には第１電極パッド１３０が積層された状態で残される。
【００２７】
図３Ｆにおいて、支持基板２００及び電極パッド１３０の表面に粗化処理（例えば、
ハーフエッチング処理）を施して支持基板２００及び電極パッド１３０の表面を粗面化する。尚、粗化処理によって得られる表面粗さは、例えば、Ｒａ＝０．２５μｍ〜０．７５μｍ程度とすることが好ましい。
【００２８】
図３Ｇにおいて、粗化処理された支持基板２００及び電極パッド１３０の表面にエポキシ樹脂やポリイミド樹脂等の樹脂フィルムをラミネートし、絶縁層２３０を形成する。
絶縁層２３０は、支持基板２００及び電極パッド１３０の表面が粗面化されているので、電極パッド１３０に対する密着性が高められ、熱応力によるデラミネーションの発生を抑制することが可能になる。
【００２９】
図３Ｈにおいて、支持基板２００及び電極パッド１３０の表面に密着された絶縁層２３０の上面をバフ研磨する。そして、電極パッド１３０の表面が露出するまでこの研磨処理を行なう。これで、電極パッド１３０の外周を覆う第１絶縁層１２１が得られる。
【００３０】
図３Ｉにおいて、平坦化された第１絶縁層１２１及び電極パッド１３０の表面にＣｕ等の無電解めっきによりシード層１９０を形成する。尚、シード層１９０の形成方法としては、他の薄膜形成法（スパッタ法やＣＶＤ法等）を用いても良いし、あるいはＣｕ以外の導電性金属を形成するようにしても良い。また、密着性向上のため、第１絶縁層１２１及び電極パッド１３０の表面に粗化処理を施してからシード層を形成しても良い。
【００３１】
図３Ｊにおいて、シード層１９０を形成した第１絶縁層１２１及び電極パッド１３０の表面(上面)にめっきレジストとしてドライフィルムレジスト２４０をラミネートする。そして、ドライフィルムレジスト２４０に対してパターニング(露光、現像)を施してシード層１９０の一部を露出する第２電極パッド形成用開口２５０を形成する。この第２電極パッド形成用開口２５０の内径は、第２電極パッド１３２の外径に相当し、第２電極パッド形成用開口２５０の深さは、第２電極パッド１３２の高さ(厚さ)を規定している。
【００３２】
図３Ｋにおいて、シード層１９０からの給電により電解Ｃｕめっきを行なって第２電極パッド形成用開口２５０内にＣｕを析出させて第１電極パッド１３０よりも大径な第２電極パッド１３２を形成する。これにより、第１電極パッド１３０の表面には、半径方向（面方向）に大径な第２電極パッド１３２が積層される。
【００３３】
図３Ｌにおいて、ドライフィルムレジスト２４０及び第２電極パッド１３２下方以外のシード層１９０を第１絶縁層１２１から除去する。これにより、第１絶縁層１２１上には第２電極パッド１３２が残される。尚、図３Ｌ以降の工程では、第２電極パッド１３２下方に介在するシード層１９０がＣｕ同士で一体化されるため、シード層１９０を省略してある。
【００３４】
図３Ｍにおいて、第２電極パッド１３２の表面に粗化処理（例えば、ハーフエッチング処理）を施した後、エポキシ樹脂やポリイミド樹脂等の樹脂フィルムをラミネートして第２絶縁層１２３を形成する。これで、第１電極パッド１３０、第２電極パッド１３２を有する第１層１２２が得られる。そして、第２電極パッド１３２の表面中央が露出するように、例えば、第２絶縁層１２３にレーザ光を照射してビアホール２６０を形成する。
【００３５】
図３Ｎにおいて、第２絶縁層１２３の表面及びビアホール２６０の内面に、無電解銅めっきによりシード層２８２を形成する。次いで、第２絶縁層１２３の表面(上面)にめっきレジストとしてドライフィルムレジスト２７０をラミネートする。そして、ドライフィルムレジスト２７０に対してパターニング(露光、現像)を施してシード層２８２の一部を露出する配線パターン形成用開口２８０を形成する。
【００３６】
図３Ｏにおいて、シード層２８２の給電により電解Ｃｕめっきを行なってビアホール２６０、配線パターン形成用開口２８０内のシード層２８２上にＣｕを析出させてビア１３４及び配線パターン層１４０を形成する。
【００３７】
図３Ｐにおいて、ドライフィルムレジスト２７０及び配線パターン層１４０下方以外のシード層２８２を第２絶縁層１２３から除去する。これにより、第２絶縁層１２３上には配線パターン層１４０が残される。尚、図３Ｐ以降では、シード層２８２の図示を省略してある。
【００３８】
図３Ｑにおいて、第２絶縁層１２３及び配線パターン層１４０の表面に粗化処理（ハーフエッチング処理）を施した後、エポキシ樹脂を主成分としたフィルム状の所謂ビルトアップ樹脂２８４（要求される硬度または柔軟性に応じてフィラーの含有率を適宜変更しても良い）をラミネートして第２層１２４の絶縁層(第３の絶縁層)を形成する。そして、配線パターン層１４０の表面が露出するように、例えば、レーザ光を照射してビアホール２９０を形成する。
【００３９】
続いて、上記図３Ｍ〜図３Ｑの工程を繰り返すことにより、第２層１２４のビア１４２及び第３層１２６の配線パターン層１５０を形成する。また、配線基板１２０を４層以上に積層する場合には、その分上記図３Ｍ〜図３Ｑの工程を繰り返せば良い。
【００４０】
図３Ｒにおいて、第３層１２６の絶縁層の表面(上面)にＣｕ等の無電解めっきによりシード層３１４を形成し、次いで、めっきレジストとしてドライフィルムレジスト３００をラミネートする。尚、シード層３１４の形成方法としては、無電解Ｃｕめっき以外の薄膜形成法を用いても良いし、Ｃｕ以外の導電性金属で形成しても良い。
【００４１】
そして、ドライフィルムレジスト３００に対してパターニング(露光、現像)を施してシード層３１４の一部を露出する電極形成用開口３１０を形成する。次いで、シード層３１４への給電により電解Ｃｕめっきを行なってビアホール３１２、電極形成用開口３１０内にＣｕを析出させてビア１５２及び第３電極パッド１６０を形成する。その後、ドライフィルムレジスト３００及び第３電極パッド１６０下方以外のシード層３１４を除去する。尚、図３Ｓ以降の工程では、第３電極パッド１６０下方に介在するシード層３１４がＣｕ同士で一体化されるため、シード層３１４を省略してある。
【００４２】
図３Ｓにおいて、第３層１２６の絶縁層の表面(上面)にソルダレジスト３２０をラミネートして第４層１２８の絶縁層を形成した後、第３電極パッド１６０の中心部が露出されるように開口３３０を形成する。
【００４３】
図３Ｔにおいて、支持基板２００をウェットエッチングにより除去して配線基板１２０を得る。尚、支持基板２００としては、２枚の支持基板２００を上下方向に貼り合わせたものを用い、その上面側及び下面側の両面に配線基板１２０を積層することも可能である。その場合は、２枚の支持基板２００を２分割してからウェットエッチングにより支持基板２００を除去する。
【００４４】
この後は、図２に示されるように、配線基板１２０の第１電極パッド１３０にはんだボールを搭載し、リフローすることにより、半導体チップ１１０は、各端子がはんだバンプ１８０を介して電極パッド１３０に接続されて、配線基板１２０に実装される。尚、半導体チップ１１０を配線基板１２０に実装する工程は、適宜選択される工程であり、例えば、顧客からの要望に応じて半導体チップ１１０を配線基板１２０に実装する場合と、配線基板１２０が納品された取引先において、半導体チップ１１０を配線基板１２０に実装する場合がある。
【００４５】
また、はんだバンプ１８０形成のためリフローの際に熱応力が発生した場合には、第２電極パッド１３２が第１電極パッド１３０の外径よりの半径方向（平面方向）にはみ出すように形成されているため、熱応力の進行方向が第２電極パッド１３２によって遮断され、第１絶縁層１２１と第２絶縁層１２３との境界面の沿う方向で吸収される。そのため、実施例１の配線基板１２０では、第２電極パッド１３２の外周を覆う第２絶縁層１２３において、クラックが発生することを防止できる。
【００４６】
図４は実施例１の変形例を示す図である。図４に示されるように、この変形例では配線基板１２０が上記実施例１の場合と上下方向が逆向きに用いられる。すなわち、第３電極パッド１６０には、はんだバンプ１８０を介して半導体チップ１１０が実装され、第１電極パッド１３０には、はんだボールをリフローしてはんだバンプ３４０を形成する。
【００４７】
半導体チップ１１０は、上記図２及び図４に示されるように、配線基板１２０の第１電極パッド１３０または第３電極パッド１６０のどちらに実装しても良い。
【００４８】
尚、この変形例では、第３電極パッド１６０にＡｕ層とＮｉ層とが積層されためっき層（Ａｕ層が表面に露出するように積層する）を設けても良い。
【００４９】
また、この変形例の場合、前述した図３Ｓの工程で、半導体チップ１１０を配線基板１２０に搭載し、その後、支持基板２００除去することにより、半導体装置を完成するようにしても良い。
【００５０】
また、この変形例においても、半導体チップ１１０と配線基板１２０との間に、絶縁性を有するアンダーフィル樹脂を充填しても良い。
【００５１】
また、この変形例の配線基板１２０に搭載される半導体チップ１１０は、ワイヤボンディングにより実装されても良い。
【実施例２】
【００５２】
図５は配線基板の実施例２が適用された半導体装置を示す縦断面図である。尚、図５において、上記実施例１と同一部分には、同一符号を付してその説明を省略する。
【００５３】
図５に示されるように、実施例２の半導体装置４００に用いられる配線基板４２０は、第１電極パッド１３０の表面（Ａｕ層１７０側の端面）が第１絶縁層１２１の表面よりも凹んだ電極開口４３０に形成されている。そのため、はんだバンプ１８０は、はんだボールを電極開口４３０に挿入した状態でリフロー(加熱処理)し、Ａｕ層１７０側に形成される。尚、この実施例２の半導体装置４００において、半導体チップ１１０と配線基板１２０との間に、絶縁性を有するアンダーフィル樹脂を充填しても良い。
【００５４】
ここで、半導体装置４００に用いられる配線基板４２０の製造方法について図６Ａ〜図６Ｔを参照して説明する。図６Ａ〜図６Ｔは実施例２の配線基板４２０の製造方法（その１〜その２０）を説明するための図である。尚、図６Ａ〜図６Ｔにおいては、電極パッド１３０が配線基板１２０の下面側となるフェイスダウンの向き（前述した図５に示す積層構造と上下方向に逆の向き）で各層を積層する。
【００５５】
図６Ａにおいて、まず、所定の厚さを有する平板状のＣｕ板やＣｕ箔からなる支持基板２００を用意する。そして、支持基板２００の上面にめっきレジストとしてドライフィルムレジスト２１０をラミネートする。
【００５６】
図６Ｂにおいて、ドライフィルムレジスト２１０に対して露光により支持基板２００の一部を露出する第１電極パッド形成用開口２２０を形成する。この第１電極パッド形成用開口２２０の内径は、第１電極パッド１３０の外径に相当する。
【００５７】
次いで、第１電極パッド形成用開口２２０内に対して支持基板２００を給電層として電解Ｃｕめっきを行なって第１電極パッド形成用開口２２０内の支持基板２００上にＣｕを析出させてＣｕ層４４０を形成する。
【００５８】
さらに、図６Ｃにおいて、支持基板２００を給電層として電解めっきを行なって第１電極パッド形成用開口２２０内のＣｕ層４４０上にＡｕを析出させてＡｕ層１７０を形成し、さらにＡｕ層１７０の表面にＮｉを析出させてＮｉ層１７２を積層する。
【００５９】
図６Ｄにおいて、さらに、支持基板２００を給電層として電解めっきを行なって第１電極パッド形成用開口２２０内のＮｉ層１７２上にＣｕを析出させてＣｕ層１７４を積層する。これにより、第１電極パッド形成用開口２２０内には、Ｃｕ層４４０と、Ａｕ層１７０、Ｎｉ層１７２、Ｃｕ層１７４による第１電極パッド１３０とが形成される。
【００６０】
図６Ｅにおいて、支持基板２００からドライフィルムレジスト２１０を剥離することにより、支持基板２００上にはＣｕ層４４０と第１電極パッド１３０とが積層された状態で残される。
【００６１】
図６Ｆ〜図６Ｓに示す各工程は、前述した実施例１の図３Ｆ〜図３Ｓに示す各工程と同様な処理を行なうため、ここでは、その説明を省略する。
【００６２】
図６Ｔにおいて、支持基板２００をウェットエッチングにより除去し、さらにＣｕ層４４０も除去して配線基板４２０を得る。実施例２の配線基板４２０は、Ｃｕ層４４０が除去されることにより下面側(チップ実装側)に電極開口４３０が形成される。
尚、支持基板２００としては、２枚の支持基板２００を上下方向に貼り合わせたものを用い、その上面側及び下面側の両面に配線基板１２０を積層することも可能である。その場合は、２枚の支持基板２００を２分割してからウェットエッチングにより支持基板２００を除去する。
【００６３】
この後は、図５に示されるように、電極開口４３０のＡｕ層１７０にはんだボールを搭載し、リフローすることにより、半導体チップ１１０は、各端子がはんだバンプ１８０を介して第１電極パッド１３０に接続されて、配線基板１２０に実装される。尚、半導体チップ１１０を配線基板１２０に実装する工程は、適宜選択される工程であり、例えば、顧客からの要望に応じて半導体チップ１１０を配線基板１２０に実装する場合と、配線基板１２０が納品された取引先において、半導体チップ１１０を配線基板１２０に実装する場合がある。
【００６４】
このように、実施例２の配線基板４２０は、下面側(チップ実装側)に電極開口４３０が形成されるため、半導体チップ１１０を実装する際には、はんだバンプ１８０が、電極開口４３０にリフロー(加熱処理)されて第１電極パッド１３０のＡｕ層１７０側に接合される。そのため、はんだバンプ１８０は、第１電極パッド１３０に確実に接合されると共に、電極開口４３０の周縁部により半径方向の接合強度も強化される。
【００６５】
また、はんだバンプ１８０形成のためリフローの際に熱応力が発生した場合には、幅広に形成された第２電極パッド１３２が第１電極パッド１３０の外径よりの半径方向（平面方向）にはみ出すように形成されているため、熱応力の進行方向が第２電極パッド１３２によって遮断され、第１絶縁層１２１と第２絶縁層１２３との境界面の沿う方向で吸収される。そのため、実施例２の配線基板４２０では、実施例１と同様に、第２電極パッド１３２の外周を覆う第２絶縁層１２３において、クラックが発生することを防止できる。
【００６６】
図７は実施例２の変形例を示す図である。図７に示されるように、この変形例では配線基板４２０が上記実施例２の場合と上下方向が逆向きに用いられる。すなわち、第３電極パッド１６０には、はんだバンプ１８０を介して半導体チップ１１０が実装され、第１電極パッド１３０には、はんだボールをリフローしてはんだバンプ３４０を形成する。この場合、はんだバンプ３４０は、電極開口４３０の周縁部により半径方向の接合強度が強化される。
【００６７】
半導体チップ１１０は、上記図５及び図７に示されるように、配線基板４２０の第１電極パッド１３０または第３電極パッド１６０のどちらに実装しても良い。
【００６８】
尚、この変形例では、第３電極パッド１６０にＡｕ層とＮｉ層とが積層されためっき層（Ａｕ層が表面に露出するように積層する）を設けても良い。
【００６９】
また、この変形例の場合、前述した図６Ｓの工程で、半導体チップ１１０を配線基板４２０に搭載し、その後、支持基板２００除去することにより、半導体装置を完成するようにしても良い。
【００７０】
また、この変形例においても、半導体チップ１１０と配線基板１２０との間に、絶縁性を有するアンダーフィル樹脂を充填しても良い。
【００７１】
また、この変形例の配線基板４２０に搭載される半導体チップ１１０は、ワイヤボンディングにより実装されても良い。
【産業上の利用可能性】
【００７２】
本発明の電極パッドは、半導体チップ搭載用の電極パッドだけでなく、ＢＧＡ（Ball Grid Array）、ＰＧＡ（Pin Grid Array）、ＬＧＡ（Land Grid Array）のような外部接続用の電極パッドにも適用できるのは勿論である。
本発明は、上記はんだバンプ１８０を形成する構成の半導体装置に限らず、基板に電子部品が搭載された構成、あるいは基板に配線パターンが形成された構成でも良いので、例えば、はんだバンプを介して基板上に接合されるフリップチップ、あるいははんだバンプを介して回路基板を接合させる多層基板やインターポーザにも適用することができるのは勿論である。
【図面の簡単な説明】
【００７３】
【図１】従来の配線基板の構造の一例を示す図である。
【図２】本発明による配線基板の実施例１が適用された半導体装置を示す縦断面図である。
【図３Ａ】実施例１の配線基板の製造方法（その１）を説明するための図である。
【図３Ｂ】実施例１の配線基板の製造方法（その２）を説明するための図である。
【図３Ｃ】実施例１の配線基板の製造方法（その３）を説明するための図である。
【図３Ｄ】実施例１の配線基板の製造方法（その４）を説明するための図である。
【図３Ｅ】実施例１の配線基板の製造方法（その５）を説明するための図である。
【図３Ｆ】実施例１の配線基板の製造方法（その６）を説明するための図である。
【図３Ｇ】実施例１の配線基板の製造方法（その７）を説明するための図である。
【図３Ｈ】実施例１の配線基板の製造方法（その８）を説明するための図である。
【図３Ｉ】実施例１の配線基板の製造方法（その９）を説明するための図である。
【図３Ｊ】実施例１の配線基板の製造方法（その１０）を説明するための図である。
【図３Ｋ】実施例１の配線基板の製造方法（その１１）を説明するための図である。
【図３Ｌ】実施例１の配線基板の製造方法（その１２）を説明するための図である。
【図３Ｍ】実施例１の配線基板の製造方法（その１３）を説明するための図である。
【図３Ｎ】実施例１の配線基板の製造方法（その１４）を説明するための図である。
【図３Ｏ】実施例１の配線基板の製造方法（その１５）を説明するための図である。
【図３Ｐ】実施例１の配線基板の製造方法（その１６）を説明するための図である。
【図３Ｑ】実施例１の配線基板の製造方法（その１７）を説明するための図である。
【図３Ｒ】実施例１の配線基板の製造方法（その１８）を説明するための図である。
【図３Ｓ】実施例１の配線基板の製造方法（その１９）を説明するための図である。
【図３Ｔ】実施例１の配線基板の製造方法（その２０）を説明するための図である。
【図４】実施例１の変形例を示す図である。
【図５】配線基板の実施例２が適用された半導体装置を示す縦断面図である。
【図６Ａ】実施例２の配線基板の製造方法（その１）を説明するための図である。
【図６Ｂ】実施例２の配線基板の製造方法（その２）を説明するための図である。
【図６Ｃ】実施例２の配線基板の製造方法（その３）を説明するための図である。
【図６Ｄ】実施例２の配線基板の製造方法（その４）を説明するための図である。
【図６Ｅ】実施例２の配線基板の製造方法（その５）を説明するための図である。
【図６Ｆ】実施例２の配線基板の製造方法（その６）を説明するための図である。
【図６Ｇ】実施例２の配線基板の製造方法（その７）を説明するための図である。
【図６Ｈ】実施例２の配線基板の製造方法（その８）を説明するための図である。
【図６Ｉ】実施例２の配線基板の製造方法（その９）を説明するための図である。
【図６Ｊ】実施例２の配線基板の製造方法（その１０）を説明するための図である。
【図６Ｋ】実施例２の配線基板の製造方法（その１１）を説明するための図である。
【図６Ｌ】実施例２の配線基板の製造方法（その１２）を説明するための図である。
【図６Ｍ】実施例２の配線基板の製造方法（その１３）を説明するための図である。
【図６Ｎ】実施例２の配線基板の製造方法（その１４）を説明するための図である。
【図６Ｏ】実施例２の配線基板の製造方法（その１５）を説明するための図である。
【図６Ｐ】実施例２の配線基板の製造方法（その１６）を説明するための図である。
【図６Ｑ】実施例２の配線基板の製造方法（その１７）を説明するための図である。
【図６Ｒ】実施例２の配線基板の製造方法（その１８）を説明するための図である。
【図６Ｓ】実施例２の配線基板の製造方法（その１９）を説明するための図である。
【図６Ｔ】実施例２の配線基板の製造方法（その２０）を説明するための図である。
【図７】実施例２の変形例を示す図である。
【符号の説明】
【００７４】
１００  半導体装置
１１０  半導体チップ
１２０  配線基板
１２１  第１絶縁層
１２２  第１層
１２３  第２絶縁層
１２４  第２層
１２６  第３層
１２８  第４層
１３０  第１電極パッド
１３２  第２電極パッド
１３４，１４２，１５２  ビア
１４０，１５０  配線パターン層
１６０  第３電極パッド
１７０  Ａｕ層
１７２  Ｎｉ層
１７４  Ｃｕ層
１８０  はんだバンプ
２００  支持基板
２２０  第１電極パッド形成用開口
２５０  第２電極パッド形成用開口
【図１】
2008251702.tif 000003
【図２】
2008251702.tif 000004
【図３Ａ】
2008251702.tif 000005
【図３Ｂ】
2008251702.tif 000006
【図３Ｃ】
2008251702.tif 000007
【図３Ｄ】
2008251702.tif 000008
【図３Ｅ】
2008251702.tif 000009
【図３Ｆ】
2008251702.tif 000010
【図３Ｇ】
2008251702.tif 000011
【図３Ｈ】
2008251702.tif 000012
【図３Ｉ】
2008251702.tif 000013
【図３Ｊ】
2008251702.tif 000014
【図３Ｋ】
2008251702.tif 000015
【図３Ｌ】
2008251702.tif 000016
【図３Ｍ】
2008251702.tif 000017
【図３Ｎ】
2008251702.tif 000018
【図３Ｏ】
2008251702.tif 000019
【図３Ｐ】
2008251702.tif 000020
【図３Ｑ】
2008251702.tif 000021
【図３Ｒ】
2008251702.tif 000022
【図３Ｓ】
2008251702.tif 000023
【図３Ｔ】
2008251702.tif 000024
【図４】
2008251702.tif 000025
【図５】
2008251702.tif 000026
【図６Ａ】
2008251702.tif 000027
【図６Ｂ】
2008251702.tif 000028
【図６Ｃ】
2008251702.tif 000029
【図６Ｄ】
2008251702.tif 000030
【図６Ｅ】
2008251702.tif 000031
【図６Ｆ】
2008251702.tif 000032
【図６Ｇ】
2008251702.tif 000033
【図６Ｈ】
2008251702.tif 000034
【図６Ｉ】
2008251702.tif 000035
【図６Ｊ】
2008251702.tif 000036
【図６Ｋ】
2008251702.tif 000037
【図６Ｌ】
2008251702.tif 000038
【図６Ｍ】
2008251702.tif 000039
【図６Ｎ】
2008251702.tif 000040
【図６Ｏ】
2008251702.tif 000041
【図６Ｐ】
2008251702.tif 000042
【図６Ｑ】
2008251702.tif 000043
【図６Ｒ】
2008251702.tif 000044
【図６Ｓ】
2008251702.tif 000045
【図６Ｔ】
2008251702.tif 000046
【図７】
2008251702.tif 000047