(57)【要約】【課題】電流負荷変動を低減する手段を設けることで、フィルタを小容量化または削減することで、電源回路のコストを低減することができる画像読取装置を提供することを目的とする。【解決手段】原稿読取面からの画像光をラインイメージセンサに導き、当該ラインイメージセンサで光電変換して、ライン単位に画像データを読み取る画像読取装置であって、前記ラインイメージセンサおよびその駆動手段を搭載した読取制御基板へ供給する電源を発生する電源ユニットと、前記電源ユニットから発生された電源を所定の電圧に調整して前記読取制御基板の対応する電源供給要素へ出力する複数の電源供給ユニットと、前記電源供給ユニットから出力される電源を安定化する複数のフィルタ手段を備え、前記電源供給ユニットは、前記ラインイメージセンサの読取動作中の電流負荷変動期間において、当該電流負荷変動を相殺するように出力電圧を変化させる電圧可変手段と、前記電圧可変手段の出力を後段回路に伝達するためのバッファ手段から構成した。【選択図】        図７
2008228000.tif 000002
【特許請求の範囲】
【請求項１】
原稿読取面からの画像光をラインイメージセンサに導き、当該ラインイメージセンサで光電変換して、ライン単位に画像データを読み取る画像読取装置であって、
前記ラインイメージセンサおよびその駆動手段を搭載した読取制御基板へ供給する電源を発生する電源ユニットと、
前記電源ユニットから発生された電源を所定の電圧に調整して前記読取制御基板の対応する電源供給要素へ出力する複数の電源供給ユニットと、
前記電源供給ユニットから出力される電源を安定化する複数のフィルタ手段を備え、
前記電源供給ユニットは、前記ラインイメージセンサの読取動作中の電流負荷変動期間において、当該電流負荷変動を相殺するように出力電圧を変化させる電圧可変手段と、
前記電圧可変手段の出力を後段回路に伝達するためのバッファ手段から構成されることを特徴とする画像読取装置。
【請求項２】
前記電圧可変手段は、前記電源ユニットから出力される電源電圧を、１つ以上の分圧抵抗、および、当該分圧抵抗を機能させるための１つ以上のスイッチング素子を用いて、分圧することを特徴とする請求項１記載の画像読取装置。
【請求項３】
前記電圧可変手段は、前記電源ユニットから出力される電源電圧を、抵抗器、および、当該抵抗器にスイッチング素子を介して接続される可変抵抗器を用いて変化させることを特徴とする請求項１記載の画像読取装置。
【請求項４】
前記電圧可変手段は、第１の抵抗器、および、前記第１の抵抗器にトランジスタ素子を介して接続される第２の抵抗器、および、前記トランジスタ素子のベース電流を変化させるデジタル／アナログ変換器からなることを特徴とする請求項１記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、原稿読取面からの画像光をラインイメージセンサに導き、当該ラインイメージセンサで光電変換して、ライン単位に画像データを読み取る画像読取装置に関する。
【背景技術】
【０００２】
近年、デジタル複合機（ＭＦＰ）や複写機には、高い機能・性能と、低コストを両立することが強く要求されている。しかしながら、それらは互いに相対するものであり、その両立は容易でない。
【０００３】
特に、スキャナにおいては、ＣＣＤ、タイミング信号発生源（ＴＧ）、アナログ処理ＩＣ（ＡＦＥ）といったキーパーツが主要コストを占めるが、これらは近年低コスト化が進んできており、これ以上のコスト減のポテンシャルは低い。
【０００４】
一方で、上記のようなキーパーツの低コスト化が進むなか、電源回路に基づくコストの比重は高くなっている。これは上記キーパーツが比較的高かった従来はほとんど気にされていなかったが、今後、低コストの製品を市場に供給する上ではこの電源回路を安く作る必要がある。
【０００５】
電源回路は、主に安定化電圧源（レギュレータ）、フィルタ（ＬＣフィルタ等）などで構成されている。スキャナ、特にスキャナ制御部では、一般にＣＣＤ、ＣＣＤドライバ、ＴＧ、ＡＦＥと複数の電源を必要とする。
【０００６】
ここで、ＣＣＤドライバやＡＦＥ、ＴＧでは、例えばＣＣＤ駆動信号の停止期間などで電流負荷が変わることによって、電源が大きく変動し、黒レベル基準となるＯＰＢ部レベルが変動するため、Ｓ／Ｎ低下や階調低下等の要因となる。このため、通常、電源回路には負荷変動を低減するための大容量のフィルタを構成するために、電源回路、ひいてはスキャナのコストを下げられないという課題があった。
【０００７】
上記負荷変動を低減する方法については、特許文献１に開示された技術などが提案されている。これはダミー負荷を構成し、負荷変動時にはそのダミー負荷を駆動することで、電源から見た負荷をほぼ一定にして電源電圧の負荷変動を低減する技術である。
【特許文献１】特許第３６４９５６９号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、かかる従来技術では、ＣＣＤの負荷容量と同程度の負荷を生成しなければならないため、本質的に不要なロスが大きくなってしまう（構成部品も大きくなる）という課題がある。
【０００９】
本発明は、かかる実情に鑑みてなされたものであり、電流負荷変動を低減する手段を設けることで、フィルタを小容量化または削減することで、電源回路のコストを低減することができる画像読取装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、原稿読取面からの画像光をラインイメージセンサに導き、当該ラインイメージセンサで光電変換して、ライン単位に画像データを読み取る画像読取装置であって、前記ラインイメージセンサおよびその駆動手段を搭載した読取制御基板へ供給する電源を発生する電源ユニットと、前記電源ユニットから発生された電源を所定の電圧に調整して前記読取制御基板の対応する電源供給要素へ出力する複数の電源供給ユニットと、前記電源供給ユニットから出力される電源を安定化する複数のフィルタ手段を備え、前記電源供給ユニットは、前記ラインイメージセンサの読取動作中の電流負荷変動期間において、当該電流負荷変動を相殺するように出力電圧を変化させる電圧可変手段と、前記電圧可変手段の出力を後段回路に伝達するためのバッファ手段から構成されるものである。
【００１１】
また、前記電圧可変手段は、前記電源ユニットから出力される電源電圧を、１つ以上の分圧抵抗、および、当該分圧抵抗を機能させるための１つ以上のスイッチング素子を用いて、分圧するようにしたものである。
【００１２】
また、前記電圧可変手段は、前記電源ユニットから出力される電源電圧を、抵抗器、および、当該抵抗器にスイッチング素子を介して接続される可変抵抗器を用いて変化させるようにしたものである。
【００１３】
また、前記電圧可変手段は、第１の抵抗器、および、前記第１の抵抗器にトランジスタ素子を介して接続される第２の抵抗器、および、前記トランジスタ素子のベース電流を変化させるデジタル／アナログ変換器から構成されるものである。
【発明の効果】
【００１４】
したがって、本発明によれば、電流負荷変動を低減しているので、フィルタを小容量化することができ、その結果、電源回路の低コスト化を図ることができるという効果を得る。また、電源を供給する際にバッファ手段により１度バッファする構成としているので、電力ロスをほとんど発生せずに電流負荷変動を低減することができるという効果も得る。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面を参照しながら、本発明の実施の形態を詳細に説明する。
【００１６】
図１は、本発明の一実施例にかかる画像読取装置の概略構成を示している。
【００１７】
同図において、画像読取装置の筐体の上面には、コンタクトガラス２が配設されており、このコンタクトガラス２には、読取原稿３が載置される。通常、読取原稿３の背面には、読取原稿３の読取面をコンタクトガラス２へ密着させるための圧板が設けられているが、図では、省略している。また、コンタクトガラス２の左端（読取開始位置）には、シェーディング補正用の白基準画像を構成するため白基準板４が設けられている。
【００１８】
ランプ５は、読取原稿３の原稿面を照明するものであり、原稿面からの反射光は、第１ミラー６、第２ミラー７、および、第３ミラー８を順次反射して、レンズ９に導かれ、レンズ９により集束されて、読取制御基板１２に設けられたＣＣＤラインイメージセンサ１３に照射される。
【００１９】
また、ランプ５と第１ミラー６は、第１キャリッジ９に搭載されて副走査方向ＳＳへ往復移動されるとともに、第２ミラー７および第３ミラー８は、第２キャリッジ１０に搭載されて副走査方向ＳＳへ往復移動する。また、コンタクトガラス２からＣＣＤラインイメージセンサ１３までの光路長を維持するために、第２キャリッジ１０は、第１キャリッジ９の１／２の速度で移動される。
【００２０】
また、スキャナモータ１４は、第１キャリッジ９および第２キャリッジ１０を駆動するためのものである。
【００２１】
図２は、図１に示した画像読取装置の読取制御系の一例を示している。この読取制御系は、読取制御基板１２の上の構成されている。
【００２２】
同図において、タイミング信号発生回路１５は、ＣＣＤラインイメージセンサ１３を駆動するＣＣＤ駆動回路１６に種々のタイミング信号を出力するものであり、ＣＣＤ駆動回路１６は、ＣＣＤラインイメージセンサ１３に同期信号ＳＹおよびクロック信号ＣＬを供給するものであり、ＣＣＤラインイメージセンサ１３から出力されるアナログ画像信号は、アナログ信号処理部１７に加えられている。また、タイミング信号発生回路１５からアナログ信号処理部１７には、必要な種々のタイミング信号が出力されるとともに、ＣＣＤ駆動回路１６から出力される同期信号ＳＹおよびクロック信号ＣＬは、アナログ信号処理部１７にも加えられている。
【００２３】
アナログ信号処理部１７は、ＣＣＤラインイメージセンサ１３から１ライン毎に出力されるアナログ画像信号を入力し、アナログ画像信号に対して、オフセットクランプ、サンプル／ホールド（Ｓ／Ｈ）、黒オフセット補正、信号増幅、および、Ａ／Ｄ変換などの処理を適用して、デジタル画像信号ＤＴを出力するものであり、このデジタル画像信号ＤＴは、次段回路および制御部１００へ出力される。
【００２４】
ここで、黒オフセット補正は、任意の期間の黒レベルを検出し、そのレベルが指定した黒目標値になるようにフィードバック補正する機能であり、この黒レベルの検出を空転送領域（後述）で行っている場合がある（空転送画素は物理的な画素ではないのでＯＰＢ領域に対して広い期間確保できる）。
【００２５】
制御部１００は、ＣＣＤラインイメージセンサ１３の読取動作を制御するために、タイミング信号発生回路１５を適宜に制御するとともに、この画像読取装置の他の要素を適宜に制御する機能を備えている。
【００２６】
図３は、図１に示した画像処理装置の電源系の概略構成を示している。
【００２７】
同図において、メイン電源ユニットＰＳＵは、例えば、スイッチングレギュレータ装置などからなり、商用電源（図示略）を入力して、この画像処理装置の各要素に必要な電源電圧を出力するものであり、ベースユニットＢＵに設けられた電源供給ユニット２０ａ，２０ｂ，２０ｃ，２０ｄを介して、電源ＶＰａ，ＶＰｂ，ＶＰｃ，ＶＰｄがそれぞれ読取制御基板１２の各要素に供給される。
【００２８】
電源ＶＰａは、フィルタ２１ａを介してＣＣＤラインイメージセンサ１３へと供給される。また、電源ＶＰｂは、フィルタ２１ｂを介してＣＣＤ駆動回路１６へ供給される。また、電源ＶＰｃは、フィルタ２１ｃを介してタイミング信号発生回路１５へ供給されるとともに、フィルタ２１ｄを介しておよびアナログ信号処理部１７のデジタル部へと供給される。また、電源ＶＰｄは、フィルタ２１ｅを介してインタフェース回路（図示略）へと供給される。
【００２９】
また、各フィルタ２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅは、それぞれ図４（ａ）〜（ｃ）に示すようなＬＣフィルタにより実現される。
【００３０】
このようにして、画像読取装置では、複数の異なる電圧の電源ＶＰａ，ＶＰｂ，ＶＰｃ，ＶＰｄが形成されて、各要素へと供給されている。
【００３１】
さて、読取制御基板１２には、ＣＣＤラインイメージセンサ１３、ＣＣＤ駆動回路１６、タイミング信号発生回路１５、アナログ信号処理部１７で構成され、上述したように複数の電源を必要とする。このとき、ＣＣＤ駆動回路１６の電源をはじめとして、各電源は電流負荷変動によって電源電圧が変動するため、読取制御基板１２の電源部には、上述したように大容量のフィルタ２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅが構成されており、制御基板としてのコストを容易に下げられないという問題があった。
【００３２】
ここで、電流負荷変動は、主に、ＣＣＤラインイメージセンサ１３の電荷転送のクロック信号ＣＬが停止している期間（フォトダイオードに蓄積された電荷をシフトレジスタに転送する期間はクロック信号ＣＬが停止する）に発生する。これは、ＣＣＤラインイメージセンサ１３の駆動負荷電流が少なくなるためであり、これによって電源電圧も変動する（上昇する）。
【００３３】
その後、クロック信号ＣＬの出力は再開され、負荷電流は通常状態となるが、近年の高速駆動の状況下では、上記電流負荷変動による影響を引きずり、ＯＰＢ（光学的黒画素）領域のレベルが変動してしまう（図５参照）。これによって、画像のＳ／Ｎ低下や高濃度側階調不良が発生する。
【００３４】
一方、電流負荷変動を低減については、既に述べたように特許文献１が開示されている。これは、ダミー負荷を構成し、負荷変動時にはそのダミー負荷を駆動することで、電源から見た負荷をほぼ一定にして電源の負荷変動を低減する技術であるが、ＣＣＤの負荷容量と同程度の負荷を生成しなければならないため、本質的に不要な電力ロスが大きくなってしまう（構成部品も大きくなる）というデメリットがある（図６参照）。
【００３５】
そこで本発明では、電源供給ユニット２０（２０ａ，２０ｂ，２０ｃ，２０ｄ）を、図７に示すように、外部から供給される電源の電圧Ｖｃｃ＿ｉｎを可変できる電源可変回路ＶＶと、電源をバッファして供給する電源供給回路ＶＢとから構成する。
【００３６】
電源可変回路ＶＶでは、外部より入力された電源電圧Ｖｃｃ＿ｉｎを可変して出力する。このとき、電源可変回路ＶＶでは制御信号ＣＴＬによって可変出力のＯＮ／ＯＦＦを制御する。制御信号ＣＴＬは、負荷変動が発生する期間（クロック信号ＣＬが停止する期間）を示す信号であり、負荷変動期間に電源可変回路ＶＶでは可変した電圧を出力する。
【００３７】
一方、電源供給回路ＶＢでは、電源可変回路ＶＶからの出力をバッファして後段に電源を供給する。
【００３８】
ここで、上記のように、ダミー負荷を用いる場合、実際の負荷（電流）と同等の負荷量を必要とするため、本質的には不要な電力ロスを生じる。
【００３９】
しかし、本発明では、電源供給回路（バッファ回路）ＶＢの入力となる電源可変回路ＶＶの負荷を変えているため、本質的に不要な電力ロスは上記の数百分の１程度に抑えられ、実質的にロスをほとんどなくすことができる（図８参照）。
【００４０】
すなわち、この場合、電源可変回路ＶＶはそこに流れる電流を変えることで電圧を可変するが、後段にバッファ回路である電源供給回路ＶＢ（入力インピーダンス：大、出力インピーダンス：小）が接続されているため、変える電流自体は非常に少なくすることができる。このため、電力ロスを大幅に低減して、なおかつ、負荷変動低減が可能となる。なお、参考までに補足すると、分圧による電圧可変も電流を変えて可変していることになる。
【００４１】
以上のように、本発明では、実質的に電力ロスをなくしての負荷変動の低減が可能となり、そのため、電源系統に必要であったフィルタ２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅの小容量・小サイズ化が可能となり、その結果、読取制御基板１２のコストダウンができる。
【００４２】
なお、フィルタ２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅが小さくなる代わりに電源可変回路ＶＶと電源供給回路（バッファ回路）ＶＢが追加されるが、後述するように、双方とも基本的には抵抗やトランジスタで安く構成できるため、逆にコストアッフ゜になることもない。
【００４３】
図９（ａ）は、電源供給ユニット２０の第１の構成例を示している。
【００４４】
同図において、電源可変回路ＶＶは、電源電圧Ｖｃｃ＿ｉｎと接地レベルとの間に抵抗Ｒ１、スイッチＳＷ、および、抵抗Ｒ２を直列接続し、抵抗Ｒ１とスイッチＳＷとの相互接続点の電圧を、出力電圧Ａとして、次段の電源供給回路ＶＢへ出力している。
【００４５】
また、電源供給回路ＶＢは、抵抗Ｒｅを介してエミッタ接地されたトランジスタＱ１により構成されている。
【００４６】
このように、電圧可変回路ＶＶは、抵抗Ｒ１，Ｒ２とスイッチＳＷにより、容易に（安く）構成することができる。
【００４７】
そして、負荷変動が発生している期間に信号ＣＴＬでスイッチＳＷをＯＮして抵抗Ｒ１に流れる電流を抵抗Ｒ２で制御する（ここでは増やす）ことで、電源供給回路ＶＢへ入力する電圧を制御する（下げる）。
【００４８】
このとき、抵抗Ｒ１は数百〜数ｋΩと比較的大きくすることができるため、負荷の変動量（数十〜数百ｍＶ）を補正するには、数百μＡ〜数ｍＡオーダー程度の電流を流すだけで済み、電力ロスはほとんど生じない。
【００４９】
しかし、スイッチＳＷのＯＮ抵抗が個体差（バラツキ）をもつことで、可変電圧Ａにも個体間でばらつき、精度が出ないが、スイッチＳＷの代わりに、図９（ｂ）に示すように、トランジスタＱ２によるエミッタフォロワ回路を構成することで容易に改善できる。
【００５０】
この場合、信号電圧ＣＴＬと抵抗Ｒ２によって可変精度が決まり、個体間でのバラツキを低減することができる。但し、トランジスタＱ２のベース−エミッタ間電圧（Ｖｂｅ）は温度特性を持っているため、それによるバラツキは存在する。
【００５１】
これに対しては、図１０（ａ）に示すように、コンプリメンタリ構成とすることで対応することができる。
【００５２】
図１０（ａ）では、ｎｐｎトランジスタＱ３を信号ＣＴＬでの制御用に、ｐｎｐトランジスタＱ２を抵抗Ｒ１の電流調整用にしている。制御側トランジスタＱ３を抵抗Ｒ１の手前に配置しているのは、抵抗Ｒ１に流れる小さな電流に対して、制御側トランジスタＱ３の影響を除くためであり、電流調整用の回路のみで抵抗Ｒ１の電流を制御できるようにしている。
【００５３】
また、電源可変回路ＶＶへ入力される電源電圧Ｖｃｃ＿ｉｎと信号ＣＴＬの電圧差にバラツキがあると、その差がそのまま個体間のバラツキとなり、可変精度の低下要因となる。これに対しては、図１０（ｂ）に示すように、電圧Ｖｃｃ＿ｉｎを電源として用いるバッファ回路ＢＡを用いて信号ＣＴＬを供給する構成とすればよい。
【００５４】
このとき、仮に電源電圧Ｖｃｃ＿ｉｎが変化しても信号ＣＴＬの電圧レベルもそれに追従して変化しているため、両者の電圧差がばらつきを低減することができる。これは電源電圧Ｖｃｃ＿ｉｎでなく電源供給回路ＶＢの出力（Ｖｃｃ＿ｏｕｔ）を用いてもよい。
【００５５】
一方、電源供給回路ＶＢ（バッファ回路）としては、エミッタフォロワ回路で構成することで容易に実現できる（図９（ａ），（ｂ）、図１０（ａ），（ｂ））。
【００５６】
このとき、出力電圧Ｖｃｃ＿ｏｕｔは、上記と同様にトランジスタＱ１のベース−エミッタ間電圧Ｖｂｅの温度特性によるバラツキがあるが、図１１（ａ）に示すように、コンプリメンタリ構成とすることでそれを低減することができる。
【００５７】
また、図９（ａ），（ｂ）、図１０（ａ），（ｂ）、図１１（ａ）では電源供給回路ＶＢのエミッタフォロワ回路にはｎｐｎトランジスタを用いているが、この場合、特に電流を制限することなく後段への負荷電流を供給できる（電源のドライバビリティを上げられる。ｐｎｐトランジスタを使う場合はエミッタ抵抗によって電流が制限されてしまう）。
【００５８】
以上のように、本発明の電源可変回路ＶＶおよび電源供給回路ＶＢは、抵抗やトランジスタを用いることで、適切かつ安く実現することができる。
【００５９】
尚、電源供給回路ＶＢがエミッタフォロワ回路１段の場合（図９（ａ），（ｂ）、図１０（ａ），（ｂ））、出力電圧Ｖｃｃ＿ｏｕｔは入力電圧Ｖｃｃ＿ｉｎに対してベース−エミッタ間電圧Ｖｂｅだけ降下した電圧となるため、入力電圧Ｖｃｃ＿ｉｎとしては電源電圧の設計値に対してベース−エミッタ間電圧Ｖｂｅだけ高い電圧とする必要がある。
【００６０】
また、エミッタフォロワ回路２段の場合（図１１（ａ））、ベース−エミッタ間電圧Ｖｂｅはキャンセルされるため出力電圧Ｖｃｃ＿ｏｕｔに対して入力電圧Ｖｃｃ＿ｉｎを上げる必要が一見なさそうだが、ｐｎｐトランジスタを動作させるためにはＶｃｃ＿ｉｎ≧Ｖｃｃ＿ｏｕｔ+Ｖｂｅとする必要がある。
【００６１】
このとき、電源供給回路ＶＢの入力は電源電圧の設計値とする必要があるため、電源可変回路ＶＶでは電圧Ｖｃｃ＿ｉｎが電源電圧の設計値Ｖｃｃ＿ｏｕｔとなるよう抵抗Ｒ１、Ｒ２で分圧する構成としている。
【００６２】
一方、上記を逆に考えると、本発明の電源回路は可変電源回路として用いることもできる。
【００６３】
すなわち、図１１（ｂ）のようにＡ点にプルダウン抵抗Ｒ３を追加し、電源可変回路ＶＶで電圧Ｖｃｃ＿ｉｎを狙いの電源電圧（ベース−エミッタ間電圧Ｖｂｅ分は加える）に分圧し、電源供給回路ＶＢに入力する。
【００６４】
このようにすると、任意電圧を出力する可変電源として用いることもでき、例えば図３のメイン電源ユニットＰＳＵをこれに置き換えることで、更なるコストダウンも可能となる。
【００６５】
ここで、読取制御基板１２の電源においては、部品の定格を満足していれば、電源電圧そのものが問題になることは稀であり、必ずしもレギュレータ等の安定化電圧源を使う必要はない。これ対し、電源変動やノイズは画質低下の直接の要因になるため、電源として使うには変動やノイズがないものが要求される。
【００６６】
一方、個体間でのバラツキを吸収するには、個体毎に電源可変回路ＶＶから可変出力電圧（点Ａの電圧）を変えることができればよい。これは例えば、電源可変回路ＶＶの電圧可変手段を複数備え、そのうち少なくとも１つの可変手段を選択的に使用するように構成することで容易に実現できる（図１２（ａ）参照）。
【００６７】
図１２（ａ）では、抵抗Ｒ１に接続する分圧抵抗を、スイッチＳＷ１，ＳＷ２，ＳＷ３により、抵抗Ｒ２，Ｒ３，Ｒ４のいずれかに選択できるようにしている。そして、スイッチＳＷ１，ＳＷ２，ＳＷ３は、それぞれ制御信号ＣＴＬ１，ＣＴＬ２，ＣＴＬ３によりオンオフ制御する。なお、スイッチＳＷ１，ＳＷ２，ＳＷ３に変えて、セレクタを用いて、抵抗Ｒ２，Ｒ３，Ｒ４のいずれかを接続できるように構成することもできる。
【００６８】
また、図１２（ｂ）は、スイッチＳＷ１，ＳＷ２，ＳＷ３を、トランジスタＱ２，Ｑ３，Ｑ４に変えた構成の一例を示している。
【００６９】
但し、この場合、バラツキが少ない電源には対応できるが、バラツキが大きい場合は可変手段の数を増やさなければならず、コスト・スペースの面で不利となる。
【００７０】
そのため、バラツキの大きい電源に対しても対応するには可変範囲が広くし、かつ、可変ステップ精度（連続性）を上げる必要がある。
【００７１】
このような事態に対処するには、可変抵抗器やでデジタル／アナログ変換器を用いて、電圧可変回路ＶＶの出力電圧を連続的に可変できるようにすればよい。
【００７２】
図１３（ａ）は、図９（ａ）の構成において、抵抗Ｒ２を可変抵抗ＶＲに変更したものであり、信号ＣＡＬは可変量を制御する信号であり、制御部１００から出力される。また、制御部１００は、負荷変動が発生している期間に信号ＣＴＬをＯＮし、それによって電源可変回路ＶＶの出力を下げて負荷変動分を低減する。
【００７３】
また、同図（ｂ）は、同図（ａ）のスイッチＳＷをトランジスタＱ２に変更した構成の一例を示している。この場合の動作も、同図（ａ）と同じであるので、説明は省略する。
【００７４】
図１４は、信号ＣＡＬにより出力値が制御されるデジタル／アナログ変換器ＤＤの出力を、スイッチＳＷを介してトランジスタＱ２のベース端子に供給するようにしたものであり、これにより、スイッチＳＷがオンしている期間、デジタル／アナログ変換器ＤＤの出力値に応じて、トランジスタＱ２のベース電流が変化し、点Ａの電圧値が変動する。
【００７５】
ここで、図５で示したように、ＣＣＤラインイメージセンサ１３の電荷転送クロック信号ＣＬが停止している期間の負荷変動により、本来ほぼ同等のレベルになるはずのＯＰＢ画素と空転送画素のレベルに差が生じる。
【００７６】
つまり、このレベル差をモニタし、それを吸収するように電源可変回路ＶＶの出力を調整する。それにより、負荷変動の低減を個体毎に最適化することができる。
【００７７】
この場合に、制御部１００が行う電圧調整のための処理の一例を図１５に示す。
【００７８】
まず、調整動作が１００回目であるかを調べて（判断１０１）、判断１０１の結果がＮＯになるときにのみ、調整動作を行う。
【００７９】
すなわち、黒画素レベルと空転送画素レベルを読み出し、それらの差分を検出する（処理１０２，１０３，１０４）。
【００８０】
検出した差分が誤差内でない場合（判断１０５の結果がＹＥＳ）、検出した差分が低減する方向にデジタル／アナログ変換器ＤＤの入力コードを変化させ（処理１０６）、再度黒画素／空転送画素レベルの読み出しに戻る。
【００８１】
また、差分が誤差内の場合で、判断１０５の結果がＮＯになるときはそのまま処理を終了する。また、判断１０１の結果がＹＥＳになるときには、所定のエラー処理を実行し（処理１０７）、この動作を終了する。
【００８２】
ここで、検出した差分に対して調整誤差を設けたのは、調整処理が収束しないことを防ぐためであり、調整誤差は画質への影響が十分小さくなる範囲に設定する。
【００８３】
また、デジタル／アナログ変換器ＤＤの入力コードの可変はインクリメント方式でも、差分レベルとＤＡＣ分解能を用いた演算によってコードを決定してもよい。尚、本フローでは調整ループの繰り返し回数に制限を設け、それに達した際にはエラー処理を行い調整処理を終了するようにしている。
【００８４】
一方、ＣＣＤラインイメージセンサ１３から出力した画像信号は、アナログ信号処理部１７によってオフセットクランプ、サンプル／ホールド（Ｓ／Ｈ）、黒オフセット補正、信号増幅、Ａ／Ｄ変換といった処理がなされる。
【００８５】
ここで、黒オフセット補正は、任意の期間の黒レベルを検出し、そのレベルが指定した黒目標値になるようにフィードバック補正する機能であり、この黒レベルの検出を空転送領域で行っている場合がある（空転送画素は物理的な画素ではないのでＯＰＢ領域に対して広い期間確保できる）。
【００８６】
すなわち、図１５の処理でＯＰＢ画素と空転送画素レベルを読み出して差分を検出しているが、必ずしもその必要はなく、ＯＰＢ画素レベルを読み出し、黒目標値との差分を取るだけでよい。
【００８７】
そのため、調整フローでは空転送画素レベルの読み出しを省略でき、処理を簡素化することができる。その場合の処理例を図１６に示す。
【００８８】
また、例えば、ＤＡＣコードをインクリメントで調整する場合、ＤＡＣコードの初期値に対して調整結果に差があると処理が長時間に及ぶ可能性がある。
【００８９】
そのため、調整時の初期値として前回調整した値を設定することで、調整時間の短縮を図ることができる。その場合の処理例を図１７に示す。
【００９０】
なお、これらの図１５〜１７に示した処理を、図１３（ａ），（ｂ）のように可変抵抗ＶＲを用いた場合の信号ＣＡＬの生成方法に適用することができる。
【００９１】
また、画像読取装置としては、電源投入時にゲイン調整などの各種調整処理を行うため、それら調整時には負荷変動を適切に低減した状態である必要があり、これは電源投入時の処理として上記電圧調整を行うことで対応できる。
【００９２】
なお、上述した各実施例では、単体の画像読取装置に本発明を適用した場合について説明しているが、本発明は、複写機や複合機の画像読取機能についても、同様にして適用することができる。
【００９３】
そして、この画像読取装置を用いる複写機などでは、メイン電源はＯＦＦせずに省電力状態で待機する省エネモードが存在している場合がある。このとき、電源投入時のみの調整では、長時間に渡る温度変化などの影響を吸収しきれない可能性がある。そのため、省エネモードからの復帰時にも上記調整を行うことで、温度変化などの影響を低減する。
【００９４】
通常、複写機はユーザが原稿を置くか、圧板または自動原稿送り装置の開閉を行うことで、省エネモードから復帰する。そのため、省エネモード復帰時に上記調整を行うことで、ユーザは常に負荷変動を最適に低減された状態で使えるようになる。
【図面の簡単な説明】
【００９５】
【図１】本発明の一実施例にかかる画像読取装置の概略構成図。
【図２】画像読取装置の読取制御系の一例を示したブロック図。
【図３】画像処理装置の電源系の概略構成を示したブロック図。
【図４】フィルタ回路の構成例を示した回路図。
【図５】電流負荷変動による影響を説明するための波形図。
【図６】電流負荷変動による影響の除去について説明するための波形図。
【図７】電源供給ユニットの構成例を示したブロック図。
【図８】電源供給ユニットの効果を説明するための波形図。
【図９】電流供給ユニットの第１の例、および、第２の例を示したブロック図。
【図１０】電流供給ユニットの第３の例、および、第４の例を示したブロック図。
【図１１】電流供給ユニットの第５の例、および、第６の例を示したブロック図。
【図１２】電流供給ユニットの第７の例、および、第８の例を示したブロック図。
【図１３】電流供給ユニットの第９の例、および、第１０の例を示したブロック図。
【図１４】電流供給ユニットの第１１の例を示したブロック図。
【図１５】制御部１００が行う電圧調整のための処理の第１の例を示したフローチャート。
【図１６】制御部１００が行う電圧調整のための処理の第２の例を示したフローチャート。
【図１７】制御部１００が行う電圧調整のための処理の第３の例を示したフローチャート。
【符号の説明】
【００９６】
２０，２０ａ，２０ｂ，２０ｃ，２０ｄ  電源供給ユニット
ＶＶ  電圧可変回路
ＶＢ  電源供給回路（バッファ回路）
１００  制御部
【図１】
2008228000.tif 000003
【図２】
2008228000.tif 000004
【図３】
2008228000.tif 000005
【図４】
2008228000.tif 000006
【図５】
2008228000.tif 000007
【図６】
2008228000.tif 000008
【図７】
2008228000.tif 000009
【図８】
2008228000.tif 000010
【図９】
2008228000.tif 000011
【図１０】
2008228000.tif 000012
【図１１】
2008228000.tif 000013
【図１２】
2008228000.tif 000014
【図１３】
2008228000.tif 000015
【図１４】
2008228000.tif 000016
【図１５】
2008228000.tif 000017
【図１６】
2008228000.tif 000018
【図１７】
2008228000.tif 000019