(57)【要約】【課題】銅の過剰溶解を効果的に回避しつつ、スズメッキ処理に係る製造コストの低減と製造効率の向上を図ることが可能な電子部品搭載用基材とその製造方法を提供する。    【解決手段】電子部品搭載用基材１において、リード本体２０に複合メッキ層２３を積層するとともに、これを部分的に覆うようにソルダーレジスト層３０を形成する。複合メッキ層２３を構成するスズ銅合金メッキ層２１とスズメッキ層２２を、一度のメッキ処理で形成された前駆スズメッキ層２１Xを加熱処理することで形成する。これにより、ソルダーレジスト層３０の形成後のメッキ処理を省略し、製造効率を向上させ、リード本体２０の銅の過剰溶解を回避する。【選択図】図１
2008198932.tif 000002
【特許請求の範囲】
【請求項１】
樹脂フィルム表面に対し、リード層と、当該リード層を上から一部被覆するようにソルダーレジスト層とが配設されてなる電子部品搭載用基材であって、
前記リード層は銅を含むリード本体を備え、
樹脂フィルムとの対向面を除き、少なくともソルダーレジスト層に被覆されていないリード層の部分では、前記リード本体表面に前駆スズメッキ層由来の複合メッキ層が積層され、
当該複合メッキ層は、リード本体との界面側に形成されたスズ銅合金メッキ層と、当該スズ銅合金メッキ層の上に配設されたスズメッキ層とで構成され、
スズ銅合金メッキ層は、前駆スズメッキ層の一部が熱変性してなるとともに、
前記スズメッキ層は前駆スズメッキ層が部分的に残存したものである
ことを特徴とする電子部品搭載用基材。
【請求項２】
リード本体が樹脂フィルム表面に直接密着して積層されている
ことを特徴とする請求項１に記載の電子部品搭載用基材。
【請求項３】
前記樹脂フィルムは、ポリイミドを主成分とする樹脂フィルムである
ことを特徴とする請求項１又は２に記載の電子部品搭載用基材。
【請求項４】
前記スズメッキ層の厚みは０.１５μm以上０.８μm以下の範囲である
ことを特徴とする請求項１から３のいずれかに記載の電子部品搭載用基材。
【請求項５】
前記スズ銅合金メッキ層の厚みは０.０５μm以上０.７０μm以下の範囲である
ことを特徴とする請求項１から４のいずれかに記載の電子部品搭載用基材。
【請求項６】
前記リード本体の厚みは、９μm以上３５μm以下の範囲である
ことを特徴とする請求項１から５のいずれかに記載の電子部品搭載用基材。
【請求項７】
樹脂フィルムに金属箔を貼着する貼着工程と、貼着工程後に前記樹脂フィルム上の金属箔をメッキ処理して前駆スズメッキ層を形成するメッキ工程と、メッキ工程後に前記金属箔をフォトレジスト法によりパターニングしてリードを形成する配線形成工程と、前記リードの一部領域にソルダーレジスト材料を塗布するとともに、当該塗布したソルダーレジスト材料を硬化させるソルダーレジスト層形成工程とを経る電子部品搭載用基材の製造方法であって、
配線形成工程では、フォトレジスト材料を加熱硬化させるとともに、前記金属箔との界面部分の前駆スズメッキ層を熱変性させてスズ銅合金メッキ層を形成させ、
当該スズ銅合金メッキ層に変性した部分以外の前駆スズメッキ層部分をスズメッキ層として残存させる
ことを特徴とする電子部品搭載用基材の製造方法。
【請求項８】
前記メッキ工程では、無電解メッキ法又は電解メッキ法により前駆スズメッキ層を形成する
ことを特徴とする前記請求項７に記載の電子部品搭載用基材の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、樹脂フィルムに精密なリードを形成してなる電子部品搭載用基材に関し、特に製造工程の改良技術に関する。
【背景技術】
【０００２】
一般に、集積回路（ＩＣ）や大規模集積回路（ＬＳＩ）等の半導体装置は、テープキャリアパッケージ（ＴＣＰ、Tape Carrier Package）に代表される電子部品搭載用基材に対し、半導体素子がワイヤボンディングで実装され、樹脂封止されて製造される。
ＴＣＰは、例えば正面図（図６）に示すように、フレキシブルなテープ状の樹脂フィルム１０の片面に、銅箔をパターニングしたリード本体を有するリード層２５が配設され、当該リード層の所定部分がソルダーレジスト層３０で被覆された構成を持つ（特許文献１）。当該ＴＣＰには、所定のＩＣやＬＳＩ素子がマウント部Ｍに実装される。
【０００３】
ここで図３及び４は、特許文献１に開示されたＴＣＰの製造工程例（図６のＣ-Ｃ’線断面に基づく）を示す。
まず金属箔（銅箔）２０Ｘの全面に一度目のスズメッキ処理を施し、その後加熱処理を施してメッキ層を熱変性させることによりスズ銅合金メッキ層２００Ｘを形成する（図３（a）、（b））。その後、スズ銅合金メッキ層２００Ｘの底面を樹脂フィルム１０に熱圧着する（図３（c））。そしてフォトレジスト４を利用したパターンエッチングにより、エッチングギャップ２４を形成してリード本体２０を形成する（図３（d）、（e））。その後、不要になったフォトレジスト４を剥離する（図４ （a））。
【０００４】
次に、スズ銅合金メッキ層２００Ｘを施したリード本体２０の所定部分をソルダーレジスト材料で被覆し、これを硬化させてソルダーレジスト層３０を形成する（図４（b））。続いて二度目のスズメッキ処理を施し、ソルダーレジスト層３０から露出していたスズ銅合金メッキ層２００Ｘの上にスズメッキ層２２Ｘを積層させる（図４（c））。その後の最終的な加熱処理により、スズ銅合金メッキ層２００Ｘ及びスズメッキ層２２Ｘは、それぞれの膜厚が０.２μm以上、０.１５μm以上０.８０μm以下の範囲で形成される。この方法によれば、スズ銅合金メッキ層２００Ｘの存在により、スズメッキ層２２Ｘの下に貴金属メッキを設けなくても比較的に安価にスズのホイスカ（微細な髭状結晶）の発生を抑制できる。また、ソルダーレジスト層３０の直下のリード部分にはスズ銅合金メッキ層２００Ｘが存在するので、ソルダーレジスト層３０がリード本体２０の銅と直接接触する構成が回避され、二度目のスズメッキ処理中にソルダーレジスト層３０直下の銅成分が溶解する、いわゆる銅の過剰溶融の問題を抑制することができるとされている。
【０００５】
ここで図５は、銅の過剰溶融の過程を説明するための模式図である。当図に示すように、銅箔２０Ｘの表面にはハンダで実装部品と接続するため、テトラフルオロホウ素イオンの存在下で予めスズメッキ層が施されるが、このメッキ工程において、加熱雰囲気によりソルダーレジスト層３０の端部３０１Ｘが熱収縮等の理由でめくれ上がる。そして、当該めくれ上がったソルダーレジスト層３０及び、銅箔２０Ｘ表面との間隙５００と、これ以外の銅箔２０Ｘの表面領域との間で、スズ（Ｓｎ）イオン及び銅（Ｃｕ）イオンのイオン化傾向の違いに伴う局所電池が発生しうる。局所電池が発生すると、銅箔２０Ｘの表面に溶出したＣｕイオンによる浸蝕領域２０１Ｘが発生し、その周りにスズの部分堆積層２２０Ｘが堆積する。このような浸蝕領域２０１Ｘの存在は、ＴＣＰの機械的強度を低下させるほか、均一な厚みでメッキ加工が施せない問題の原因となりうる。
【０００６】
【特許文献１】特開２００３−２３４３８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の電子部品搭載用基材については以下の課題がある。
第一に、特許文献１の技術では、銅とソルダーレジスト層の間にスズ銅合金メッキ層を設けることで、銅の過剰溶解を或程度防止することができるが、合金成分として含まれる銅がメッキ槽中のスズ成分と接触しうる。従って、従来技術では完全に銅の溶解を防ぐことは困難であり、リード線の断線等の問題発生を防いで信頼性を向上させる解決策が求められている。
【０００８】
第二に製造コストの問題がある。特許文献１の技術では、ソルダーレジスト層を設ける前にスズメッキ処理を行うが、ソルダーレジスト層を設ける下地領域（本来メッキが不要な領域）にまでスズメッキを形成するため、メッキ面積が比較的広い。従って、メッキ材料にかかる製造コストの低減が課題となる。
第三に、製造工程の効率の問題がある。特許文献１の技術では、ソルダーレジスト層を設ける前後にそれぞれスズメッキ処理を行うため、リードタイムの増加により製造プロセスが増大する。これは製造効率を向上させる観点から改善すべき課題である。
【０００９】
これらの課題は、微細リードのさらなる微細化が求められている電子部品搭載用基材の現状において、いっそう顕著化するおそれがあり、未だ解決すべき余地が残されている。
本発明は以上の課題に鑑みてなされたものであって、銅の過剰溶解を効果的に回避しつつ、スズメッキ処理に係る製造コストの低減と製造効率の向上を図ることが可能なＴＣＰ等の電子部品搭載用基材とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は、樹脂フィルム表面に対し、リード層と、当該リード層を上から一部被覆するようにソルダーレジスト層とが順次配設されてなる電子部品搭載用基材であって、前記リード層は銅を含むリード本体を備え、樹脂フィルムとの対向面を除き、少なくともソルダーレジスト層に被覆されていないリード層の部分では、前記リード本体表面に前駆スズメッキ層由来の複合メッキ層が積層され、当該複合メッキ層は、リード本体との界面側に形成されたスズ銅合金メッキ層と、当該スズ銅合金メッキ層の上に配設されたスズメッキ層とで構成され、スズ銅合金メッキ層は、前駆スズメッキ層の一部が熱変性してなるとともに、前記スズメッキ層は前駆スズメッキ層が部分的に残存した構成とした。
【００１１】
ここでリード本体は、樹脂フィルム表面に直接密着して積層することもできる。
また、前記樹脂フィルムは、ポリイミドを主成分とする樹脂フィルムを用いることもできる。
さらに前記スズメッキ層の厚みは０.１５μm以上０.８μm以下の範囲とすることもでき、前記スズ銅合金メッキ層の厚みは０.０５μm以上０.７０μm以下の範囲とすることもできる。また、前記リード本体の厚みは、９μm以上３５μm以下の範囲とすることもできる。
【００１２】
また本発明は、樹脂フィルムに金属箔を貼着する貼着工程と、貼着工程後に前記樹脂フィルム上の金属箔をメッキ処理して前駆スズメッキ層を形成するメッキ工程と、メッキ工程後に前記金属箔をフォトレジスト法によりパターニングしてリードを形成する配線形成工程と、前記リードの一部領域にソルダーレジスト材料を塗布するとともに、当該塗布したソルダーレジスト材料を硬化させるソルダーレジスト層形成工程とを経る電子部品搭載用基材の製造方法であって、配線形成工程では、フォトレジスト材料を加熱硬化させるとともに、前記金属箔との界面部分の前駆スズメッキ層を熱変性させてスズ銅合金メッキ層を形成させ、当該スズ銅合金メッキ層に変性した部分以外の前駆スズメッキ層部分をスズメッキ層として残存させるものとした。
【００１３】
ここで前記メッキ工程では、無電解メッキ法又は電解メッキ法により前駆スズメッキ層を形成することもできる。
【発明の効果】
【００１４】
以上の構成を有する本発明の電子部品搭載用基材では、リード本体の表面に複合メッキ層とスズメッキ層の積層構造からなる複合メッキ層が形成されるが、当該複合メッキ層は、前駆スズメッキ層が一部熱変性されて形成されたものである。従ってその製造工程では、スズメッキ層を形成するために、二度目のメッキ処理を別途施す必要がない。従って、ソルダーレジスト層を形成した後にスズメッキ処理を行う必要は全くないため、ソルダーレジスト層をスズメッキ槽へ浸漬することで発生しうる銅の過剰溶解の問題を根本的に解消することができる。これにより、浸蝕領域の発生を防いで高い平坦性を持つスズメッキ層が形成され、非常に高品質なＴＣＰを実現できる。
【００１５】
また、本発明ではメッキ処理が前駆メッキ層の形成時における一度で済むため、製造コストの低減、及び製造工程の簡略化が図れ、製造効率の向上が期待できる。
また、メッキ処理で発生する廃液量も比較的少量で済み、環境問題にも対応するメリットがある。
なお、複合メッキ層の表面には前駆スズメッキ層由来のスズメッキ層が配設される。従って、スズ材料の良好なハンダ付け性が発揮されるほか、当該スズメッキ層の一部領域に積層されるソルダーレジスト層との密着性も良好に保たれる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の各実施の形態を添付の図面を参照しながら説明する。
尚、当然ながら本発明はこれらの実施形式に限定されるものではなく、本発明の技術的範囲を逸脱しない範囲で適宜変更して実施することができる。
＜実施の形態１＞
１.電子部品搭載用基材の構成
図１は、本発明の一適用例である電子部品搭載用基材１（以下、単に「基材」と言う。）の構成を示す模式的な断面図である。図１（a）は基材１の全体図であり、図１(b)は図１（a）中のA部分の部分拡大図である。なお、基材１の全体形状は前述の正面図（図６）とほぼ共通している。
【００１７】
図１（a）に示される基材１は、いわゆるＴＣＰであって、樹脂フィルム１０上にリード層２５及びソルダーレジスト層３０が順次積層されてなる。
樹脂フィルム１０は、ポリエチレンテレフタレート、ポリイミド樹脂等からなる帯状のフィルム材料であって、その表面にパンチング加工により所定のデバイスホールやパーフォレーションとなる加工部１１が形成されている。
【００１８】
リード層２５は、リード本体２０と、これに積層された複合メッキ層２３で構成される。  
リード本体２０は、９〜３５μm程度の厚みを有する銅又は銅合金の金属箔２０Ｘを、エッチング加工したものである（図２）。各リード本体２０の間隙はエッチングギャップ２４となる。なお、エッチングパターンはいずれの形状であってもよい。ここで、銅材料と樹脂フィルムとは熱膨張率がほぼ近似するが、リード本体２０はボトム面Bにおいて直に樹脂フィルム１０と密着されているので、メッキ層が介在する場合に比べ、両者の密着性を向上させることができる。
【００１９】
複合メッキ層２３は、本発明の主たる特徴部分であって、図１(b)に示すようにエッチングギャップ２４に臨む表面以外のリード本体２０の表面に対し、スズ銅合金メッキ層２１とスズメッキ層２２とが同順に積層されてなる。
スズ銅合金メッキ層２１は、リードとの界面に沿って、厚さ０.０５μm以上０.７０μm以下の範囲で形成されている。
【００２０】
スズメッキ層２２は、厚さ０.１５μm以上０.８μm以下の範囲で形成することが望ましい。０.１５μm以下の厚みでは、図６のようにマウント部ＭへのＩＣチップ等の実装工程においてインナーリードのボンディングが困難となる。一方、０.８μm以上の厚みでは、ボンディング時にメッキダレを生じ、ファインピッチであるインナーリード部分の短絡の原因となる。当該スズメッキ層２２を利用することで、優れたボンディング性能を得ることができる。具体的には、チップボンディングの際に金を用いたハンダ付けを行う場合には、ボンディング領域にスズー金の共晶合金が形成され、ファインピッチであっても良好な接続信頼性でのボンディングが期待できる。  
【００２１】
ソルダーレジスト層３０は、１０μm以上４０μm以下の範囲の厚みを有するウレタン系やポリイミド系の樹脂材料からなり、図１及び図６のように、樹脂フィルム１０上において、リード層２５及びエッチングギャップ２４を部分的に被覆するように設けられる。これにより各リード層２５の絶縁性を確保し、各リード層２５のいずれかに外部より導電性異物が接触してショートするのを防止する。なお、ソルダーレジスト層３０の直下には、当該レジスト材料と親和性が優れるスズメッキ層２２が存在するため、両者の高度な密着性が発揮される。
【００２２】
ここで本実施の形態１の基材１では、複合メッキ層２３を構成するスズ銅合金メッキ層２１とスズメッキ層２２が、一度のメッキ処理で形成された前駆スズメッキ層２１Ｘ（図２を参照）をもとに、その後の加熱処理でそれぞれ最終形成された点に特徴を有する。このため、基材１の製造時にはソルダーレジスト層３０の形成後に、スズメッキ層２２を形成する目的で、前駆スズメッキ層２１Ｘの形成時とは別にメッキ処理を行う必要がない。
【００２３】
よって、当該ソルダーレジスト層３０直下の複合メッキ層２３では、銅の過剰溶解は全く生じておらず、浸蝕領域２０１Ｘも形成されないことから、極めて均一な平坦性を持つ良好なメッキ表面が形成されている。この構成により、ソルダーレジスト層３０と平滑な複合メッキ層２３とは高い密着性で積層されており、優れた絶縁信頼性を発揮できるほか、リード本体２０Ｘの断線といった信頼性の低下も防止することが可能となっている。
【００２４】
＜実施の形態２＞
本実施の形態２では、実施の形態１の基材１の製造方法を例示する。図２（a）〜（e）は、本実施の形態２の製造プロセスを段階的に示す図である。当図に従い各プロセスを説明する。
まず、ポリエチレンテレフタレートやポリイミド樹脂フィルムなどからなるフレキシブルなテープ材料を用いて樹脂フィルム１０を用意する。そして、パンチング等により打抜加工することにより、デバイスホールやパーフォレーションとなる加工部１１を形成する（図６を参照）。
【００２５】
続いて、この当該フィルム１０の片面に、金属箔として厚さ９μm以上３５μm以下程度の銅箔２０Ｘを熱圧着により貼着する（図２（a））。
次に、無電解メッキ法又は電解メッキ法を用い、樹脂フィルム１０上で露出している銅箔２０Ｘの表面全体を被覆するように、前駆スズメッキ層２１Ｘを形成する（図２（b））。
【００２６】
なお「前駆スズメッキ層」２１Ｘは、後に複合メッキ層２３の元となる構成層であるため、便宜的に「前駆」と称している。
続いて、フォトエッチング法を実施するために、スズメッキ層２１Ｘ上にノボラック樹脂やフェノールノボラック樹脂、ポリヒドロキシスチレン（PHS）からなる感光性のフォトレジスト材料を塗布する。その後、約９０℃で１時間程度加熱処理を行う。これによりフォトレジスト層４を形成する（図２（c））。
【００２７】
ここで当該加熱処理においては、フォトレジスト４の硬化を促すと共に前駆スズメッキ層２１Ｘの加熱処理を同時平行して行う。これにより前駆スズメッキ層２１Ｘでは、銅箔１との界面付近の部分において、銅箔１中の銅成分との相互作用により熱変性し、スズ銅合金メッキ層２１が形成される。
一方、スズ銅合金メッキ層２１より外側に位置する前駆スズメッキ層２１Ｘの部分は、スズメッキ層２２として、そのまま残存する。加熱処理の条件設定により、スズメッキ層２２の厚みが最終的に０.１５μm以上０.８μm以下の範囲になるように調節する。
【００２８】
以上で複合メッキ層２３が形成される。
なお、前記加熱処理を窒素雰囲気で行うことにより、スズメッキ層２２の表面に酸化皮膜が形成されるのを防止できる。そのため純度の高いスズメッキ層２２ が得られ、配線抵抗の低下を防ぐとともに、良好なハンダ特性を得ることができる。
このように本実施の形態２では、複合メッキ層２３の２層構造をメッキ処理ではなく加熱処理で構成するため、メッキ処理は前駆スズメッキ層２１Ｘの形成時の１回のみで済む。このため、製造工程の簡略化が期待できる。
【００２９】
また本実施の形態２では、フォトレジスト４の加熱処理をスズ銅合金メッキ層２１の形成に合理的に利用しているので、スズ銅合金メッキ層２１の形成のみを目的とした加熱処理を別途設ける必要がない。
従って、フォトレジスト４の硬化と複合メッキ層２３の形成に関する工程時間を短縮でき、従来に比べて製造効率が飛躍的に向上される。また、前駆スズメッキ層２１Ｘの形成後に発生しうるウイスカーを、前記加熱処理でフォトレジスト４の硬化と同時に抑制することも望める。
【００３０】
具体的な効果としては、前駆スズメッキ層２１Ｘを形成した後、これを加熱してスズ銅合金メッキ層２１を形成する場合は１２０℃前後で２時間程度の加熱処理が必要とされているが、本実施の形態２の加熱処理では、約９０℃で１時間程度の条件で実施することができる。
また、このような条件であっても、ウイスカーが発生するまでの時間を３日程度に延ばすことができ、十分な効果が奏される。
【００３１】
なお、ここではフォトレジスト４の加熱処理とスズ銅合金メッキ層２１の形成を同時に行う製造工程について例示したが、製造時間の短縮等がそれほど問題にならない場合には、フォトレジストと合金の形成についての加熱処理を、別途それぞれ行うことも可能である。
また、フォトレジスト材料塗布及び硬化処理と、前駆スズメッキ層２１Ｘの加熱処理とは同一の製造ラインで処理することが望ましい。このようにすれば、従来のスズメッキ層から合金メッキ層へ変化させる加熱（キュア）条件には満たないが、当該工程後にソルダーレジストの硬化のための加熱（キュア）処理がなされるため、それまでの一時的なスズのホイスカの発生を抑制するには非常に効果的である。
【００３２】
次にフォトリソグラフィー技術を用い、フォトレジスト層４に露光処理及び現像処理を行い、その後銅箔２０Ｘのエッチングを行った後にレジスト剥離を行うことによって、微細なリード層２５が形成される（図２（d））。
続いて、前記形成した複合メッキ層２３の一部領域を覆うように、樹脂フィルム１０の表面に対してウレタン系やポリイミド系からなるソルダーレジスト材料を塗布する。
【００３３】
その後、所定の温度条件で加熱処理を行い、材料を硬化させてソルダーレジスト層３０を形成する（図２（e））。
以上の手順を経ることにより、基材１が完成される。
【産業上の利用可能性】
【００３４】
本発明の電子部品搭載用基材は、ＩＣ、ＬＳＩ、ＶＬＳＩ等を搭載するフレキシブル基板であるＴＣＰへの用途が期待できる。
【図面の簡単な説明】
【００３５】
【図１】実施の形態１に係る電子部品搭載用基材の構成を示す図である。
【図２】実施の形態２に係る電子部品搭載用基材の製造プロセスを示す図である。
【図３】従来の電子部品搭載用基材の製造プロセスを示す図である。
【図４】従来の電子部品搭載用基材の製造プロセスを示す図である。
【図５】銅の過剰溶解のプロセスを説明するための図である。
【図６】従来のＴＣＰの構成を示す正面図である。
【符号の説明】
【００３６】
１    電子部品搭載用基材
４    フォトレジスト
１０    樹脂フィルム
１１    加工部
２０Ｘ    銅箔（金属箔）
２０    リード本体
２１Ｘ    前駆スズメッキ層
２１、２００Ｘ    銅スズ合金メッキ層
２２    スズメッキ層
２３    複合メッキ層
２４    エッチングギャップ
２５    リード層
３０    フォトレジスト
２０１Ｘ    浸蝕領域    
【図１】
2008198932.tif 000003
【図２】
2008198932.tif 000004
【図３】
2008198932.tif 000005
【図４】
2008198932.tif 000006
【図５】
2008198932.tif 000007
【図６】
2008198932.tif 000008