(57)【要約】【課題】基板浮遊効果に起因する半導体層の電気的特性の劣化を抑制し、優れた電気的特性を示す半導体装置とその製造方法、アクティブマトリクス基板、電気光学装置および電子機器を提供する。【解決手段】基板本体１０Ａ上にゲート電極２６が形成され、ゲート電極２６上に絶縁層２，１１を介して単結晶半導体層１が形成され、単結晶半導体層１のゲート電極２６が形成された面とは反対側の面に単結晶半導体層１の少なくともチャネル領域１ｃを覆う非単結晶半導体層４が形成されていることを特徴とする。【選択図】図４
2008227157.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に単結晶半導体層を有する薄膜トランジスタを備えた半導体装置であって、
前記絶縁基板上にゲート電極が形成され、前記ゲート電極上に絶縁層を介して前記単結晶半導体層が形成され、前記単結晶半導体層の前記ゲート電極が形成された面とは反対側の面に前記単結晶半導体層の少なくともチャネル領域を覆う非単結晶半導体層が形成されていることを特徴とする半導体装置。
【請求項２】
前記非単結晶半導体層は前記単結晶半導体層の前記チャネル領域上に形成され、前記単結晶半導体層のソース領域およびドレイン領域にそれぞれ接続されたソース電極およびドレイン電極が前記単結晶半導体層の前記ゲート電極が形成された面とは反対側の面に設けられ、前記ソース電極および前記ドレイン電極は前記非単結晶半導体層と離間して設けられていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記非単結晶半導体層は前記単結晶半導体層の前記チャネル領域と前記単結晶半導体層のソース領域およびドレイン領域上を含んで前記単結晶半導体層を覆うように形成され、前記単結晶半導体層の前記ゲート電極とは反対側に設けられたソース電極およびドレイン電極が前記非単結晶半導体層を介して前記ソース領域および前記ドレイン領域にそれぞれ電気的に接続されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記非単結晶半導体層を構成する非単結晶半導体材料は、非晶質シリコンまたは多結晶シリコンであることを特徴とする請求項１ないし請求項３のいずれかに記載の半導体装置。
【請求項５】
単結晶半導体基板の一方面側に絶縁層を形成し、前記絶縁層側から前記単結晶半導体基板中にイオン注入を行って所定の深さにイオン注入層を形成する工程と、
絶縁基板上にゲート電極を形成し、前記ゲート電極を覆って第一絶縁層を形成する工程と、
前記絶縁基板の前記第一絶縁層側に、前記イオン注入層が形成された前記単結晶半導体基板の前記絶縁層側を貼り合わせた後、前記単結晶半導体基板をイオン注入層の部分で分離し、前記絶縁基板上に前記絶縁層および前記第一絶縁層を介して単結晶半導体層を形成する工程と、
前記絶縁基板上に形成された前記単結晶半導体層をパターニングする工程と、
パターニングした前記単結晶半導体層を覆う第二絶縁層を形成し、前記第二絶縁層に前記単結晶半導体層のチャネル領域に達する開口部を形成し、少なくとも前記開口部に前記チャネル領域を覆う非単結晶半導体層を形成する工程と、
前記非単結晶半導体層上を含む前記第二絶縁層上に第三絶縁層を形成し、前記第三絶縁層および前記第二絶縁層に前記単結晶半導体層のソース領域およびドレイン領域に達するコンタクトホールを形成し、前記ドレイン領域および前記ソース領域に前記コンタクトホールを介してソース電極およびドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
単結晶半導体基板の一方面側に絶縁層を形成し、前記絶縁層側から前記単結晶半導体基板中にイオン注入を行ってイオン注入層を形成する工程と、
絶縁基板上にゲート電極を形成し、前記ゲート電極を覆って第一絶縁層を形成する工程と、
前記絶縁基板の前記第一絶縁層側に、前記イオン注入層が形成された前記単結晶半導体基板の前記絶縁層側を貼り合わせた後、前記単結晶半導体基板をイオン注入層の部分で分離し、前記絶縁基板上に前記絶縁層および前記第一絶縁層を介して単結晶半導体層を形成する工程と、
前記単結晶半導体層上に前記単結晶半導体層のチャネル領域、ソース領域およびドレイン領域上を含んで非単結晶半導体層を形成する工程と、
前記単結晶半導体層と前記非単結晶半導体層を一括してパターニングする工程と、
パターニングした前記単結晶半導体層および前記非単結晶半導体層を覆う第二絶縁層を形成し、前記第二絶縁層に前記非単結晶半導体層の前記ソース領域および前記ドレイン領域に達するコンタクトホールを形成し、前記ドレイン領域および前記ソース領域に前記コンタクトホールを介してソース電極およびドレイン電極をそれぞれ形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項７】
絶縁基板上に複数の走査線および複数のデータ線が互いに交差して設けられ、前記走査線と前記データ線によって区画された各画素に単結晶半導体層を有する薄膜トランジスタが設けられたアクティブマトリクス基板であって、
前記薄膜トランジスタは、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上に絶縁層を介して設けられた前記単結晶半導体層と、前記単結晶半導体層の前記ゲート電極とは反対側に前記単結晶半導体層の少なくともチャネル領域を覆うように形成された非単結晶半導体層と、を有することを特徴とするアクティブマトリクス基板。
【請求項８】
請求項７記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と前記対向基板との間に挟持された電気光学層と、を備えたことを特徴とする電気光学装置。
【請求項９】
請求項８記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置とその製造方法、アクティブマトリクス基板、電気光学装置および電子機器に関するものである。
【背景技術】
【０００２】
従来から、絶縁基板上に珪素膜を形成し、その珪素膜に半導体層を形成するＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）技術が知られている。このＳＯＩ技術としては、単結晶珪素基板上に水素イオンを注入し、これを支持基板と貼り合わせた後、熱処理によって珪素薄膜を単結晶珪素基板の水素注入領域から分離する手法が開示されている（例えば、特許文献１参照）。また、表面を多孔質化した珪素基板上に単結晶珪素薄膜をエピタキシャル成長させ、これを支持基板と貼り合わせた後に珪素基板を除去し、多孔質珪素層をエッチングすることにより支持基板上にエピタキシャル単結晶珪素薄膜を形成する手法が開示されている（例えば、特許文献２参照）。上記の貼り合せ法によるＳＯＩ基板は通常のバルク半導体基板と異なり、例えば、石英やガラス等、透明な基板を支持基盤として用いることができる。これにより、光透過性を必要とする電気光学装置、例えば、透過型の液晶装置等にも高性能な半導体装置を形成することが可能となる。
【特許文献１】米国特許第５３７４５６４号明細書
【特許文献２】特開平４−３４６４１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来のＳＯＩ基板を用いたＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置では、チャネル形成領域の下部が下地絶縁膜により完全に分離されているため、チャネル形成領域を所定の電位に保持することができないという課題がある。これにより、所謂、基板浮遊効果が生じ、チャネル形成領域が電気的に浮いた状態となる。このため、ドレイン電極に高い電圧を印加したとき、ドレイン領域近傍の高電界で加速されたキャリアと結晶格子との衝突によるインパクトイオン化現象により余剰キャリアが発生し、チャネルの下部に蓄積する。チャネルの下部に余剰キャリアが蓄積するとチャネル電位が上昇し、ソース・チャネル・ドレインのＮＰＮ（Ｎチャネル型の場合）構造が見掛け上のバイポーラ型半導体装置として動作する（寄生バイポーラ効果）という問題がある。これにより、異常電流が生じ、半導体装置のソース・ドレイン間耐圧が劣化するなど、半導体装置の電気的な特性が劣化するという問題がある。
【０００４】
そこで、この発明は、基板浮遊効果に起因する半導体層の電気的特性の劣化を抑制し、優れた電気的特性を示す半導体装置とその製造方法、アクティブマトリクス基板、電気光学装置および電子機器を提供するものである。
【課題を解決するための手段】
【０００５】
上記の課題を解決するために、本発明の半導体装置は、絶縁基板上に単結晶半導体層を有する薄膜トランジスタを備えた半導体装置であって、前記絶縁基板上にゲート電極が形成され、前記ゲート電極上に絶縁層を介して前記単結晶半導体層が形成され、前記単結晶半導体層の前記ゲート電極が形成された面とは反対側の面に前記単結晶半導体層の少なくともチャネル領域を覆う非単結晶半導体層が形成されていることを特徴とする。
このように構成することで、薄膜トランジスタのドレインに高い電圧が印加されると、単結晶半導体層のドレイン領域近傍の高電界でキャリアが加速され、結晶格子とキャリアが衝突する。この衝突によるインパクトイオン化現象により余剰キャリアが発生する。発生した余剰キャリアは、単結晶半導体層のチャネル領域を覆う非単結晶半導体層に移動する。非単結晶半導体層に移動した余剰キャリアは、非単結晶半導体層に含まれる結晶欠陥によって捕獲され、結晶欠陥が余剰キャリアの再結合中心として働く。これにより、単結晶半導体層のチャネル領域に余剰キャリアが蓄積することが防止され、チャネル電位の上昇が防止される。
したがって、薄膜トランジスタのチャネル領域が電気的に浮いた状態であっても、チャネル電位の上昇が非単結晶半導体層によって防止され、半導体装置における寄生バイポーラ現象を防止して電気的特性を良好にし、優れた電気的特性を示す半導体装置を得ることができる。
【０００６】
また、本発明の半導体装置は、前記非単結晶半導体層は前記単結晶半導体層の前記チャネル領域上に形成され、前記単結晶半導体層のソース領域およびドレイン領域にそれぞれ接続されたソース電極およびドレイン電極が前記単結晶半導体層の前記ゲート電極が形成された面とは反対側の面に設けられ、前記ソース電極および前記ドレイン電極は前記非単結晶半導体層と離間して設けられていることを特徴とする。
このように構成することで、単結晶半導体層を薄膜トランジスタの能動層として機能させることができる。また、非単結晶半導体層によってチャネル領域に余剰キャリアが蓄積することを防止し、寄生バイポーラ現象を防止できる。さらに、非単結晶半導体層はソース電極およびドレイン電極とは離間して設けられているので、非単結晶半導体層を、例えば接地電位の配線等に連結して接地することができる。これにより、チャネル電位の上昇をより効果的に防止することができる。
【０００７】
あるいは、本発明の半導体装置は、前記非単結晶半導体層は前記単結晶半導体層の前記チャネル領域と前記単結晶半導体層のソース領域およびドレイン領域上を含んで前記単結晶半導体層を覆うように形成され、前記単結晶半導体層の前記ゲート電極とは反対側に設けられたソース電極およびドレイン電極が前記非単結晶半導体層を介して前記ソース領域および前記ドレイン領域にそれぞれ電気的に接続されていることを特徴とする。
このように構成することで、非単結晶半導体層によってチャネル領域に余剰キャリアが蓄積することを防止し、寄生バイポーラ現象を防止できる。また、上述のように、非単結晶半導体層をソース電極およびドレイン電極と離間して設ける場合と比較して、薄膜トランジスタの製造工程を簡略化し、半導体装置の生産性を向上させることができる。
【０００８】
本発明の半導体装置は、前記非単結晶半導体層を構成する非単結晶半導体材料は、非晶質シリコンまたは多結晶シリコンであることを特徴とする。
この様に構成することで、非単結晶半導体層が結晶欠陥を含んだ状態で形成される。これにより、非単結晶半導体層に含まれる結晶欠陥によって余剰キャリアを捕獲することができ、単結晶半導体層のチャネル領域に余剰キャリアが蓄積することが防止され、チャネル電位の上昇を防止することができる。
【０００９】
また、本発明の半導体装置の製造方法は、単結晶半導体基板の一方面側に絶縁層を形成し、前記絶縁層側から前記単結晶半導体基板中にイオン注入を行って所定の深さにイオン注入層を形成する工程と、絶縁基板上にゲート電極を形成し、前記ゲート電極を覆って第一絶縁層を形成する工程と、前記絶縁基板の前記第一絶縁層側に、前記イオン注入層が形成された前記単結晶半導体基板の前記絶縁層側を貼り合わせた後、前記単結晶半導体基板をイオン注入層の部分で分離し、前記絶縁基板上に前記絶縁層および前記第一絶縁層を介して単結晶半導体層を形成する工程と、前記絶縁基板上に形成された前記単結晶半導体層をパターニングする工程と、パターニングした前記単結晶半導体層を覆う第二絶縁層を形成し、前記第二絶縁層に前記単結晶半導体層のチャネル領域に達する開口部を形成し、少なくとも前記開口部に前記チャネル領域を覆う非単結晶半導体層を形成する工程と、前記非単結晶半導体層上を含む前記第二絶縁層上に第三絶縁層を形成し、前記第三絶縁層および前記第二絶縁層に前記単結晶半導体層のソース領域およびドレイン領域に達するコンタクトホールを形成し、前記ドレイン領域および前記ソース領域に前記コンタクトホールを介してソース電極およびドレイン電極を形成する工程と、を有することを特徴とする。
【００１０】
このように製造することで、絶縁基板上に第一絶縁層および絶縁層を介して所定の厚みの単結晶半導体層を形成することができる。また、単結晶半導体層のゲート電極とは反対側に、単結晶半導体層のチャネル領域を覆うように非単結晶半導体層を形成することができる。さらに、第二絶縁層に設ける開口部と前記第三絶縁層および前記第二絶縁層に設けるコンタクトホールの位置関係を調整することで、非結晶半導体層とソース電極およびドレイン電極とを離間させて設けることができる。
したがって、薄膜トランジスタのチャネル領域が電気的に浮いた状態であっても、チャネル電位の上昇が非単結晶半導体層によって防止され、半導体装置における寄生バイポーラ現象を防止して電気的特性を良好にし、優れた電気的特性を示す半導体装置を製造することができる。また、非結晶半導体層とソース電極およびドレイン電極とを離間させて設けることができるので、非単結晶半導体層を、例えば接地電位の配線等に連結して接地することができ、チャネル電位の上昇をより効果的に防止することができる半導体装置を製造することができる。
【００１１】
あるいは、本発明の半導体装置の製造方法は、単結晶半導体基板の一方面側に絶縁層を形成し、前記絶縁層側から前記単結晶半導体基板中にイオン注入を行ってイオン注入層を形成する工程と、絶縁基板上にゲート電極を形成し、前記ゲート電極を覆って第一絶縁層を形成する工程と、前記絶縁基板の前記第一絶縁層側に、前記イオン注入層が形成された前記単結晶半導体基板の前記絶縁層側を貼り合わせた後、前記単結晶半導体基板をイオン注入層の部分で分離し、前記絶縁基板上に前記絶縁層および前記第一絶縁層を介して単結晶半導体層を形成する工程と、前記単結晶半導体層上に前記単結晶半導体層のチャネル領域、ソース領域およびドレイン領域上を含んで非単結晶半導体層を形成する工程と、前記単結晶半導体層と前記非単結晶半導体層を一括してパターニングする工程と、パターニングした前記単結晶半導体層および前記非単結晶半導体層を覆う第二絶縁層を形成し、前記第二絶縁層に前記非単結晶半導体層の前記ソース領域および前記ドレイン領域に達するコンタクトホールを形成し、前記ドレイン領域および前記ソース領域に前記コンタクトホールを介してソース電極およびドレイン電極をそれぞれ形成する工程と、を有することを特徴とする。
【００１２】
このように製造することで、絶縁基板上に第一絶縁層および絶縁層を介して所定の厚みの単結晶半導体層を形成することができる。また、上述のように、非単結晶半導体層をチャネル領域上にソース電極およびドレイン電極と離間して設ける場合、単結晶半導体層のパターニング、第二絶縁層の形成、第二絶縁層のパターニング、非単結晶半導体層の形成、および非単結晶半導体層のパターニングを行う必要がある。一方、本発明の製造方法によれば、単結晶半導体層と非単結晶半導体層のパターニングを一括して行うことができる。加えて、第三絶縁層を設ける必要がない。しかも、上述の場合と同様に単結晶半導体層に形成された薄膜トランジスタのチャネル領域を覆うように、ゲート電極の反対側に非単結晶半導体層を形成することができる。
したがって、非単結晶半導体層をチャネル領域上にソース電極およびドレイン電極と離間して設ける場合と比較して、工程数を著しく削減し、生産性を向上させることができる。また、薄膜トランジスタのチャネル領域が電気的に浮いた状態であっても、チャネル電位の上昇が非単結晶半導体層によって防止され、半導体装置における寄生バイポーラ現象を防止して電気的特性を良好にし、優れた電気的特性を示す半導体装置を製造することができる。
【００１３】
また、本発明のアクティブマトリクス基板は、絶縁基板上に複数の走査線および複数のデータ線が互いに交差して設けられ、前記走査線と前記データ線によって区画された各画素に単結晶半導体層を有する薄膜トランジスタが設けられたアクティブマトリクス基板であって、前記薄膜トランジスタは、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上に絶縁層を介して設けられた前記単結晶半導体層と、前記単結晶半導体層の前記ゲート電極とは反対側に前記単結晶半導体層の少なくともチャネル領域を覆うように形成された非単結晶半導体層と、を有することを特徴とする。
このように構成することで、薄膜トランジスタのドレインに高い電圧が印加された場合、単結晶半導体層のドレイン領域近傍の高電界でキャリアが加速され、結晶格子とキャリアが衝突する。この衝突によるインパクトイオン化現象により余剰キャリアが発生する。発生した余剰キャリアは単結晶半導体層のチャネル領域を覆う非単結晶半導体層に移動する。非単結晶半導体層に移動した余剰キャリアは非単結晶半導体層に含まれる結晶欠陥によって捕獲され、結晶欠陥が余剰キャリアの再結合中心として働く。これにより、単結晶半導体層のチャネル領域に余剰キャリアが蓄積することが防止され、チャネル電位の上昇が防止される。
したがって、薄膜トランジスタのチャネル領域が電気的に浮いた状態であっても、チャネル電位の上昇が非単結晶半導体層によって防止され、寄生バイポーラ現象を防止して、薄膜トランジスタの電気的特性を良好にすることができる。よって、スイッチング素子の信頼性が高く、低消費電力のアクティブマトリクス基板を得ることができる。
【００１４】
また、本発明の電気光学装置は、上記のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と前記対向基板との間に挟持された電気光学層と、を備えたことを特徴とする。
このように構成することで、電気光学装置を構成するアクティブマトリクス基板のスイッチング素子の信頼性を向上させ、低消費電力とすることができるので、高画質かつ低消費電力の電気光学装置を得ることができる。
【００１５】
また、本発明の電子機器は、上記の電気光学装置を備えたことを特徴とする。
このように構成することで、電子機器を構成する電気光学装置の画質を向上させ、低消費電力とすることができるので、高画質かつ低消費電力の品質の高い電子機器となる。
【発明を実施するための最良の形態】
【００１６】
次に、この発明の実施形態を図面に基づいて説明する。尚、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
＜第一実施形態＞
[液晶装置]
図１および図２に示すように、液晶装置１００のアクティブマトリクス基板１０上には、シール材５２が対向基板２０の縁に沿うように設けられており、対向基板２０の縁の内側には並行して額縁としての遮光膜５３（周辺見切り）が設けられている。シール材５２の外側の領域には、データ線駆動回路２０１および外部回路接続端子２０２がアクティブマトリクス基板１０の一辺に沿って設けられており、走査線駆動回路１０４がこの一辺に隣接する二辺に沿って設けられている。
【００１７】
さらに、アクティブマトリクス基板１０の残る一辺には、画像表示領域Ａの両側に設けられた走査線駆動回路１０４間を接続するための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、アクティブマトリクス基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が設けられている。そして、図２に示すように、図１に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０がシール材５２によりアクティブマトリクス基板１０に固着されており、アクティブマトリクス基板１０と対向基板２０との間に液晶層５０が封入されている。また、図１に示すシール材５２に設けられた開口部は液晶注入口５２ａであり、封止材２５によって封止されている。
【００１８】
また、図２に示すように、アクティブマトリクス基板１０の基板本体１０Ａの上側（液晶層５０側）には、例えばＩＴＯ（インジウム錫酸化物）等の透明導電性材料からなる画素電極９が平面視でマトリクス状に複数形成されている。画素電極９の上側には、ラビング処理等の所定の配向処理が施された配向膜１８が設けられている。配向膜１８はポリイミドなどの有機材料によって形成されている。一方、対向基板２０には、基板本体２０Ａ上の全面にわたって共通電極２１が設けられ、共通電極２１の下側（液晶層５０側）には、配向膜１８と同様に所定の配向処理が施された配向膜２２が設けられている。共通電極２１も画素電極９と同様、例えばＩＴＯなどの透明導電性材料によって形成されている。また配向膜２２も配向膜１８と同様の有機材料によって形成されている。また、対向基板２０の基板本体２０Ａの液晶層５０と反対側には、偏光子（図示省略）が形成されている。
【００１９】
このように構成され、画素電極９と共通電極２１とが対面するように配置されたアクティブマトリクス基板１０と対向基板２０との間には、シール材５２により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９からの電界が印加されていない状態で、配向膜１８、２２により所定の配向状態をとる。また、液晶層５０は、例えば一種または数種類のネマティック液晶を混合した液晶からなる。
【００２０】
[アクティブマトリクス基板]
図３（ａ）および図３（ｂ）に示すように、アクティブマトリクス基板１０上の画像表示領域Ａ（図１参照）内には、複数の透明な画素電極９がマトリクス状に設けられている。アクティブマトリクス基板１０上には、画素電極９の縦横の境界に各々沿って、データ線６及び走査線３が設けられている。データ線６はｙ方向に延在し、複数本がｘ方向に所定間隔をおいて設けられている。また、これらデータ線６に交差してｘ方向に延在する複数本の走査線３がｙ方向に所定間隔をおいて設けられている。そして、隣り合う２本のデータ線６及び走査線３により囲まれた領域が画素領域Ｃ（図中の一点差線９’で示す領域）となっている。このような画素領域Ｃがアクティブマトリクス基板１０上にマトリクス状に形成されている。
【００２１】
各画素領域Ｃ内には、例えばＩＴＯ等の透明導電性材料からなる平面視略矩形状の画素電極９が設けられている。薄膜トランジスタ（以下、ＴＦＴ３０という）は、データ線６及び走査線３との交差部の近傍に設けられている。ＴＦＴ３０は、基板本体１０Ａ上に形成された走査線３からｙ方向に分岐して形成されたゲート電極２６上に、単結晶半導体層１、データ線６および画素電極９が積層されて形成されている。
【００２２】
データ線６および画素電極９は、一部が単結晶半導体層１上に平面的に重なるように、ｘ方向に凸状に延出させて設けられている。データ線６および画素電極９は、それぞれコンタクトホール５，８を介して、後述するソース電極およびドレイン電極にそれぞれ電気的に接続されている。画素電極９は、後述する単結晶半導体層１のドレイン領域にドレイン電極を介して電気的に接続されている。データ線６は、後述する単結晶半導体層１のソース領域にソース電極を介して電気的に接続されている。
【００２３】
[半導体装置]
図４に示すように、アクティブマトリクス基板１０の基板本体１０Ａ上には、ゲート電極２６が形成されている。ゲート電極２６は上述のように走査線３から分岐して設けられ、例えば金属等の導電性材料によって形成されている。基板本体１０Ａは、例えば、石英等の透明絶縁材料によって形成されている。基板本体１０Ａ上には、ゲート電極２６を覆って第一絶縁層１１が形成されている。第一絶縁層１１は、例えば、ＳｉＯ２（シリコン酸化物）等の透明絶縁材料によって形成されている。第一絶縁層１１上には、絶縁層２を介して単結晶半導体層１が形成されている。絶縁層２は、例えば、ＳｉＯ２等によって形成され、単結晶半導体層１は、例えば、単結晶のＳｉ（シリコン）等によって形成されている。
【００２４】
単結晶半導体層１のゲート電極２６に対向する部分がＴＦＴ３０のチャネル領域１ｃとなっている。また、単結晶半導体層１には、チャネル領域１ｃに隣接して不純物が微量添加されたソース領域１ｓおよびドレイン領域１ｄが形成されている。ＴＦＴ３０はＬＤＤ（Lightly Doped Drain）構造を採用しており、ソース領域１ｓおよびドレイン領域１ｄに、それぞれ不純物濃度が相対的に高い高濃度領域と、相対的に低い低濃度領域（ＬＤＤ領域）とが形成されている。すなわち、チャネル領域１ｃ側から順に形成された低濃度ソース領域と高濃度ソース領域とがソース領域１ｓを構成し、チャネル領域１ｃ側から順に形成された低濃度ドレイン領域と高濃度ドレイン領域とがドレイン領域１ｄを構成している。
【００２５】
絶縁層２上には、単結晶半導体層１を覆って第二絶縁層１２が形成されている。第二絶縁層１２は、第一絶縁層１１と同様に、例えば、ＳｉＯ２等の透明絶縁材料によって形成されている。第二絶縁層１２には、単結晶半導体層１のチャネル領域１ｃに達する開口部１２ｈが設けられている。開口部１２ｈには非単結晶半導体層４が形成されている。非単結晶半導体層４としては、例えば、非晶質シリコンや、多結晶シリコン等の結晶欠陥を含む半導体材料によって形成されている。
【００２６】
第二絶縁層１２上には、非単結晶半導体層４を覆って第三絶縁層１３が形成されている。第三絶縁層１３は、第一絶縁層１１と同様に、例えば、ＳｉＯ２等の透明絶縁材料によって形成されている。非単結晶半導体層４から離間して、第三絶縁層１３および第二絶縁層１２を貫通し、単結晶半導体層１のソース領域１ｓおよびドレイン領域１ｄに達するコンタクトホール１４，１５が形成されている。単結晶半導体層１のゲート電極２６とは反対側には、ソース電極１６およびドレイン電極１７が形成されている。ソース電極１６およびドレイン電極１７は、それぞれコンタクトホール１４，１５を介して単結晶半導体層１のソース領域１ｓおよびドレイン領域１ｄに電気的に接続されている。
【００２７】
ソース電極１６およびドレイン電極１７には、前述したように、それぞれデータ線６および画素電極９がコンタクトホール５，８を介して電気的に接続されている（図３参照）。
以上のように、単結晶半導体層１のゲート電極２６が形成された面とは反対側の面に、単結晶半導体層１の少なくともチャネル領域１ｃを覆うように非単結晶半導体層４が形成されている。本実施形態では、特に、非単結晶半導体層４が単結晶半導体層１のチャネル領域上１ｃに形成され、非単結晶半導体層４はソース電極１６およびドレイン電極１７とは離間して設けられている。
【００２８】
次に、本実施形態の作用について説明する。
図４に示すように、ＴＦＴ３０のドレイン領域１ｄに高い電圧が印加されると、単結晶半導体層１のドレイン領域１ｄ近傍の高電界でキャリアが加速され、結晶格子とキャリアが衝突する。この結晶格子とキャリア衝突によるインパクトイオン化現象により余剰キャリアが発生する。発生した余剰キャリアは、単結晶半導体層１のチャネル領域１ｃを覆う非単結晶半導体層４に移動する。
【００２９】
非単結晶半導体層４に移動した余剰キャリアは、非単結晶半導体層４に含まれる結晶欠陥によって捕獲され、結晶欠陥が余剰キャリアの再結合中心として働く。これにより、単結晶半導体層１のチャネル領域１ｃに余剰キャリアが蓄積することが防止され、チャネル電位の上昇が防止される。したがって、ＴＦＴ３０の単結晶半導体層１が絶縁層２上に形成され、チャネル領域１ｃが電気的に浮いた状態であっても、余剰キャリアの蓄積によるチャネル電位の上昇が非単結晶半導体層４によって防止される。よって、ＴＦＴ３０における寄生バイポーラ現象を防止してＴＦＴ３０の電気的特性を良好にすることができる。
【００３０】
さらに、ソース電極１６およびドレイン電極１７が、それぞれ単結晶半導体層１のソース領域１ｓおよびドレイン領域１ｄに接続され、非単結晶半導体層４はソース電極１６およびドレイン電極１７とは離間して設けられている。したがって、単結晶半導体層１をＴＦＴ３０の能動層として機能させることができる。また、非単結晶半導体層４を、例えば接地電位の配線等に連結して接地することができる。これにより、ＴＦＴ３０の応答性、電気特性を向上させ、チャネル電位の上昇をより効果的に防止することができる。
【００３１】
[半導体装置の製造方法]
次に、本実施形態のＴＦＴ３０の製造方法について説明する。
図５（ａ）に示すように、単結晶のＳｉ等の単結晶半導体材料によって形成された単結晶半導体基板１ｍの一方面側を、例えば、１０００℃程度の酸素雰囲気下で熱酸化し、ＳｉＯ２からなる絶縁層２を形成する。次いで、絶縁層２側から単結晶半導体基板１ｍに水素イオン（Ｈ＋）を注入し、水素イオン注入層１ｂ（イオン注入層）を形成する。
【００３２】
その結果、図５（ｂ）に示すように、単結晶半導体基板１ｍの内部には、所定の深さにイオン注入層１ｂが形成される。このときの水素イオン注入条件としては、例えば、加速エネルギを６０〜１５０ｋｅＶ、ドーズ量を５×１０１６ａｔｏｍｓ／ｃｍ２〜１５×１０１６ａｔｏｍｓ／ｃｍ２とする。なお、水素イオンの加速電圧を変えて水素イオンの注入深さを変えることで、膜厚の異なる単結晶半導体層１を形成することができる。
【００３３】
次に、図６（ａ）に示すように、石英等の透明絶縁材料からなる基板本体１０Ａ上に、例えば、スパッタ法、フォトリソグラフィ法等によりゲート電極２６を形成する。さらに、基板本体１０Ａ上にゲート電極２６を覆って、例えば、低圧化学気相堆積法（ＬＰＣＶＤ）法やプラズマ化学気相堆積法（ＰＥＣＶＤ法）により、ＳｉＯ２等の透明絶縁材料からなる第一絶縁層１１を形成する。次いで、図６（ｂ）に示すように、第一絶縁層１１の表面を、例えば、ＣＭＰ（化学的機械的研磨）により平坦化する。
【００３４】
次に、図７（ａ）、図７（ｂ）に示すように、基板本体１０Ａの第一絶縁層１１側に、水素イオン注入層１ｂが形成された単結晶半導体基板１ｍの絶縁層２側を接合させ、基板本体１０Ａ上に単結晶半導体基板１ｍを、例えば、室温〜２００℃程度の温度で貼り合せる。本実施形態では、単結晶半導体基板１ｍ側の絶縁層２と基板本体１０Ａ側の第一絶縁層１１が、それぞれＳｉＯ２によって形成されているので、上記の接合を良好に行うことができる。
【００３５】
次に、図７（ｃ）に示すように、単結晶半導体基板１ｍを水素イオン注入層１ｂの部分で分離し、基板本体１０Ａ上に絶縁層２および第一絶縁層１１を介して単結晶半導体層１を形成する。これにより、石英等によって形成された基板本体１０Ａ上に第一絶縁層１１および絶縁層２を介して所定の厚みの単結晶半導体層１を形成することができる。単結晶半導体基板１ｍの分離は、熱処理によって行うことができる。具体的には、図７（ｂ）に示すように貼り合わされた基板本体１０Ａと単結晶半導体基板１ｍとを、窒素、アルゴンなどの不活性ガス雰囲気中で、例えば、３５０℃〜７００℃の熱処理を施す。
【００３６】
これにより、水素イオン注入層１ｂに形成された欠陥層領域にイオンが注入されてマイクロキャビティを生じ、半導体結晶の結合が分断される。その結果、水素イオン注入層１ｂにおけるイオン濃度のピーク位置において単結晶半導体基板１ｍは分離される。分離後の単結晶半導体層１の表面には数ｎｍ程度の凹凸が残っているため、例えば、ＣＭＰ法を用いて表面を微量（研磨量１０ｎｍ未満）に研磨するタッチポリッシュを用いて平坦化する。
【００３７】
次に、図８（ａ）に示すように、基板本体１０Ａ上に形成され、平坦化された単結晶半導体層１をフォトリソグラフィ法等によって、図８（ｂ）に示すようにアイランド状にパターニングする。
さらに、フォトレジストをマスクとして単結晶半導体層１にドナーまたはアクセプタとなる不純物イオンを注入し、ソース領域１ｓ、ドレイン領域１ｄを形成する。また、ゲート電極２６と対向する部分がチャネル領域１ｃとなる。ここで、ソース領域１ｓ、ドレイン領域１ｄには、それぞれ不純物濃度が相対的に高い高濃度領域と、相対的に低い低濃度領域（ＬＤＤ領域）とを形成する。
【００３８】
次に、図８（ｃ）に示すように、パターニングした単結晶半導体層１を覆うように、例えば、ＬＰＣＶＤ法やＰＥＣＶＤ法により、ＳｉＯ２等の絶縁材料によって第二絶縁層１２を形成する。次いで、第二絶縁層１２に、例えば、フォトリソグラフィ法等により、単結晶半導体層１のチャネル領域１ｃに達する開口部１２ｈを形成する。次いで、開口部１２ｈによって露出した単結晶半導体層１のチャネル領域１ｃ上を含む第二絶縁層１２上を覆うように、例えば、ＬＰＣＶＤ法により、非晶質シリコンや多結晶シリコン等の結晶欠陥を含む半導体材料層を形成する。
【００３９】
次に、図９（ａ）に示すように、第二絶縁層１２上の非単結晶半導体材料層をフォトリソグラフィ法等によりパターニングして非単結晶半導体層４を形成する。これにより、単結晶半導体層１のゲート電極２６が形成された面とは反対側の面に、単結晶半導体層１のチャネル領域１ｃを覆うように非単結晶半導体層４を形成することができる。
【００４０】
次に、図９（ｂ）に示すように、非単結晶半導体層４上を含む第二絶縁層１２上に、例えば、ＬＰＣＶＤ法やＰＥＣＶＤ法により、ＳｉＯ２等の絶縁材料によって第三絶縁層１３を形成する。次いで、フォトリソグラフィ法等により、第三絶縁層１３および第二絶縁層１２を貫通し、単結晶半導体層１のソース領域１ｓおよびドレイン領域１ｄに達するコンタクトホール１４，１５を形成する。次いで、コンタクトホール１４，１５の内部を含む第三絶縁層１３上に金属等の導電性材料層を、例えば、スパッタ法等により形成し、フォトリソグラフィ法等によりパターニングする。
【００４１】
これにより、図９（ｃ）に示すように、コンタクトホール１４，１５を介してソース領域１ｓおよびドレイン領域１ｄに接続されたソース電極１６およびドレイン電極１７が形成される。このように、第二絶縁層１２に設ける開口部１２ｈと第三絶縁層１３および第二絶縁層１２に設けるコンタクトホール１４，１５の位置関係を調整することで、非単結晶半導体層４とソース電極１６およびドレイン電極１７とを離間させて設けることができる。
【００４２】
以上説明したように、本実施形態の製造方法によれば、ＴＦＴ３０のチャネル領域１ｃを覆う非単結晶半導体層４が形成される。したがって、ＴＦＴ３０のチャネル領域１ｃが電気的に浮いた状態であっても、チャネル電位の上昇が非単結晶半導体層４によって防止され、ＴＦＴ３０における寄生バイポーラ現象を防止して電気的特性を良好にし、優れた電気的特性を示すＴＦＴ３０を製造することができる。また、非単結晶半導体層４とソース電極１６およびドレイン電極１７とを離間させて設けることができるので、非単結晶半導体層４を、例えば接地電位の配線等に連結して接地することができ、チャネル電位の上昇をより効果的に防止すること可能となる。
【００４３】
＜第二実施形態＞
次に、本発明の第二実施形態について、図１〜図７を援用し、図１０〜図１２を用いて説明する。本実施形態では上述の第一実施形態で説明した非単結晶半導体層４が単結晶半導体層１のソース領域１ｓ上およびドレイン領域１ｄ上を含んで形成され、ソース電極１６およびドレイン電極１７が非単結晶半導体層４に接続されている点で異なっている。その他の点は第一実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
【００４４】
[半導体装置]
図１０に示すように、非単結晶半導体層４は単結晶半導体層１のチャネル領域１ｃと単結晶半導体層１のソース領域１ｓおよびドレイン領域１ｄ上を含んで単結晶半導体層１を覆うように形成されている。単結晶半導体層１のゲート電極２６が形成された面とは反対側に設けられたソース電極１６およびドレイン電極１７は、非単結晶半導体層４を介して単結晶半導体層１のソース領域１ｓおよびドレイン領域１ｄにそれぞれ電気的に接続されている。
【００４５】
したがって、上述の第一実施形態と同様に、非単結晶半導体層４によってチャネル領域１ｃに余剰キャリアが蓄積することを防止し、寄生バイポーラ現象を防止できる。また、上述の第一実施形態のように、非単結晶半導体層４をソース電極１６およびドレイン電極１７と離間して設ける場合と比較して、ＴＦＴ３０の製造工程を簡略化し、生産性を向上させることができる。
【００４６】
[半導体装置の製造方法]
次に、本実施形態のＴＦＴ３０の製造方法について説明する。
図５〜図７に示すように、上述の第一実施形態と同様に、石英等によって形成された基板本体１０Ａ上に第一絶縁層１１および絶縁層２を介して所定の厚みの単結晶半導体層１を形成し、図１１（ａ）に示すように、単結晶半導体層１の表面を、例えばＣＭＰ法を用いて平坦化する。次いで、図１１（ｂ）に示すように、ＬＰＣＶＤ法等により、単結晶半導体層１上の略全面に非単結晶半導体層４を形成する。非単結晶半導体層４は、第一実施形態と同様に、例えば、非晶質シリコンや多結晶シリコン等の結晶欠陥を含む半導体材料によって形成する。
【００４７】
次に、図１１（ｃ）に示すように、フォトリソグラフィ法等により、単結晶半導体層１と非単結晶半導体層４を一括してパターニングする。次いで、第一実施形態と同様に、単結晶半導体層１にソース領域１ｓ、ドレイン領域１ｄおよびチャネル領域１ｃを形成する。これにより、単結晶半導体層１はチャネル領域１ｃ、ソース領域１ｄおよびドレイン領域１ｄ上を含んで非単結晶半導体層４に覆われた状態になる。次いで、図１２（ａ）に示すように、パターニングした単結晶半導体層１および非単結晶半導体層４を覆うように、例えば、ＬＰＣＶＤ法やＰＥＣＶＤ法等により、ＳｉＯ２等の絶縁材料を用いて第二絶縁層１２を形成する。
【００４８】
次いで、図１２（ｂ）に示すように、フォトリソグラフィ法等により、第二絶縁層１２を貫通し非単結晶半導体層４のソース領域１ｓおよびドレイン領域１ｄに達するコンタクトホール１４，１５を形成する。そして、コンタクトホール１４，１５の内部を含む第二絶縁層１２上に、例えば金属材料等の導電性材料層をスパッタ法等により形成し、フォトリソグラフィ法等によりパターニングする。これにより、図１２（ｃ）に示すように、ソース領域１ｓおよびドレイン領域１ｄにコンタクトホール１４，１５を介してソース電極１６およびドレイン電極１７がそれぞれ形成される。
【００４９】
このように製造することで、第一実施形態と同様に石英等の絶縁材料によって形成された基板本体１０Ａ上に第一絶縁層１１および絶縁層２を介して所定の厚みの単結晶半導体層１を形成することができる。また、第一実施形態のように、非単結晶半導体層４をチャネル領域１ｃ上にソース電極１６およびドレイン電極１７と離間して設ける場合、単結晶半導体層１のパターニング、第二絶縁層１２の形成、第二絶縁層１２のパターニング、非単結晶半導体層４の形成、および非単結晶半導体層４のパターニングをそれぞれ個別に行う必要がある。
【００５０】
一方、本実施形態の製造方法によれば、単結晶半導体層１と非単結晶半導体層４のパターニングを一括して行うことができる。加えて、第三絶縁層１３を設ける必要がない。しかも、第一実施形態と同様に単結晶半導体層１に形成されたチャネル領域１ｃを覆うように、ゲート電極２６の反対側に非単結晶半導体層４を形成することができる。
【００５１】
したがって、非単結晶半導体層４をチャネル領域１ｃ上にソース電極１６およびドレイン電極１７と離間して設ける場合と比較して、工程数を著しく削減し、生産性を向上させることができる。また、ＴＦＴ３０のチャネル領域１ｃが電気的に浮いた状態であっても、チャネル電位の上昇が非単結晶半導体層４によって防止され、ＴＦＴ３０における寄生バイポーラ現象を防止して電気的特性を良好にし、優れた電気的特性を示すＴＦＴ３０を製造することができる。
【００５２】
[電子機器]
次に、上述の実施形態において説明した液晶装置を備えた電子機器の例について説明する。
図１３（ａ）に示すように、携帯電話５００は上述の実施形態において説明した液晶装置１００を用いた液晶表示部５０１をそなえている。また、図１３（ｂ）に示すようにワープロ、パソコン等の情報処理装置６００はキーボード６０１などの入力部、情報処理装置本体６０３および上述の実施形態において説明した液晶装置１００を用いた液晶表示部６０２を備えている。また、図１３（ｃ）に示すように腕時計７００は上述の実施形態において説明した液晶装置１００を用いた液晶表示部７０１を備えている。
【００５３】
このように図１３（ａ）〜図１３（ｃ）に示す電子機器は、表示部に上述の実施形態において説明した液晶装置１００を備えているので、表示部の画質を向上させ、表示部を低消費電力化することができる。したがって、上述の各電子機器５００，６００，７００は高画質かつ低消費電力の品質の高い電子機器となる。
【００５４】
図１４に示す投射型液晶表示装置（電子機器）８００では、上述した液晶装置１００を含む液晶モジュールが、ＲＧＢ用のライトバルブ８２２、８２３、８２４として採用されている。この液晶プロジェクタ８００では、メタルハライドランプなどの白色光源のランプユニット８１２から光が出射されると、３枚のミラー８１５，８１６，８１７および２枚のダイクロイックミラー８１３，８１４によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され、対応するライトバルブ８２２、８２３、８２４（液晶装置）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ８１８、リレーレンズ８１９、および出射レンズ８２０からなるリレーレンズ系８２１を介して導かれる。そして、ライトバルブ８２２、８２３、８２４によって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム８２５（光合成手段）に３方向から入射して再度合成された後、投射レンズ８２６を介してスクリーン８２７などにカラー画像として投射される。
【００５５】
上記の構成によれば、上述の実施形態において説明した液晶装置１００からなるＲＧＢ用のライトバルブ８２２、８２３、８２４を備えているため、投射型液晶表示装置は表示する画像をより高品質化することができる。
【００５６】
なお、本発明の技術範囲は上記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、本発明は、反射型液晶表示装置、エレクトロルミネッセンス（ＥＬ）、デジタルマイクロミラーデバイス（ＤＭＤ、登録商標）、あるいはプラズマ発光や電子放出による蛍光等を用いた、さまざまな電気光学素子を用いた電気光学装置および該電気光学装置を備えた電子機器に対しても適用可能である。
【００５７】
また、単結晶半導体基板の一方面に絶縁層を形成する方法としては、上述の熱酸化に代えてＬＰＣＶＤ法や、プラズマ化学気相堆積法（ＰＥＣＶＤ法）によって形成してもよい。また、基板本体上に形成される第一絶縁層の表面は上述の実施形態のように平坦化することが望ましいが、第一絶縁層の形成時に表面の十分な平坦性が確保できれば、平坦化を省略してもよい。また、単結晶半導体基板から分離後の単結晶半導体層の平坦化の手法としては上述のＣＭＰの他にも水素雰囲気中にて熱処理を行う水素アニール法を用いることもできる。また、ＴＦＴはＬＤＤ（Lightly Doped Drain）構造でなく、通常のＴＦＴを形成してもよい。
【図面の簡単な説明】
【００５８】
【図１】本発明の第一実施形態における液晶装置の概略構成を表す平面図である。
【図２】図１のＨ−Ｈ’線に沿う断面図である。
【図３】アクティブマトリクス基板の画素領域を模式的に表す平面図である。
【図４】第一実施形態における薄膜トランジスタの概略構成を表す断面図である。
【図５】同、薄膜トランジスタの製造方法を示す工程断面図である。
【図６】同、薄膜トランジスタの製造方法を示す工程断面図である。
【図７】同、薄膜トランジスタの製造方法を示す工程断面図である。
【図８】同、薄膜トランジスタの製造方法を示す工程断面図である。
【図９】同、薄膜トランジスタの製造方法を示す工程断面図である。
【図１０】第二実施形態における薄膜トランジスタの概略構成を表す断面図である。
【図１１】同、薄膜トランジスタの製造方法を示す工程断面図である。
【図１２】同、薄膜トランジスタの製造方法を示す工程断面図である。
【図１３】電子機器の例を示す斜視図である。
【図１４】電子機器の一例である投射型液晶表示装置の構成を示す図である。
【符号の説明】
【００５９】
１  単結晶半導体層、１ｂ  イオン注入層、１ｃ  チャネル領域、１ｄ  ドレイン領域、１ｍ  単結晶半導体基板、１ｓ  ソース領域、２  絶縁層、３  走査線、４  非単結晶半導体層、６  データ線、１０  アクティブマトリクス基板、１０Ａ  基板本体（絶縁基板）、１１  第一絶縁層（絶縁層）、１２  第二絶縁層、１２ｈ  開口部、１３  第三絶縁層、１４  コンタクトホール、１５  コンタクトホール、１６  ソース電極、１７  ドレイン電極、２０  対向基板、２６  ゲート電極、３０  ＴＦＴ（薄膜トランジスタ）、５０  液晶層（電気光学層）、１００  液晶装置（電気光学装置）、５００  携帯電話（電子機器）、６００  情報処理装置（電子機器）、７００  腕時計（電子機器）、８００  プロジェクタ（電子機器）、Ｃ  画素領域（画素）
【図１】
2008227157.tif 000003
【図２】
2008227157.tif 000004
【図３】
2008227157.tif 000005
【図４】
2008227157.tif 000006
【図５】
2008227157.tif 000007
【図６】
2008227157.tif 000008
【図７】
2008227157.tif 000009
【図８】
2008227157.tif 000010
【図９】
2008227157.tif 000011
【図１０】
2008227157.tif 000012
【図１１】
2008227157.tif 000013
【図１２】
2008227157.tif 000014
【図１３】
2008227157.tif 000015
【図１４】
2008227157.tif 000016