(57)【要約】      （修正有）【課題】相対的に高い誘電定数と相対的に大きいバンドギャップを同時に確保できる物質で形成された電荷トラップ型メモリ素子及びその製造方法を提供する。【解決手段】メモリ素子は、基板１１上に形成されたトンネル絶縁膜２１と、トンネル絶縁膜２１上に形成された電荷トラップ層２３と、電荷トラップ層２３上にガドリニウム、またはこれより小さなサイズのランタン族元素を含む物質からなるブロッキング絶縁膜２５と、を備える。ブロッキング絶縁膜２５は、ガドリニウム、またはこれより小さなサイズのランタン族元素とアルミニウムとを含む物質からなる。【選択図】図５
2008227492.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された電荷トラップ層と、
前記電荷トラップ層上にＧｄまたはこれより小さなサイズのランタン族元素を含む物質からなるブロッキング絶縁膜と、を備えることを特徴とする電荷トラップ型メモリ素子。
【請求項２】
前記ブロッキング絶縁膜は、Ｇｄまたはこれより小さなサイズのランタン族元素とアルミニウムとを含む物質からなることを特徴とする請求項１に記載の電荷トラップ型メモリ素子。
【請求項３】
前記ブロッキング絶縁膜は、Ｇｄまたはこれより小さなサイズのランタン族元素−Ａｌ−Ｏの組み合わせを含む物質からなることを特徴とする請求項２に記載の電荷トラップ型メモリ素子。
【請求項４】
前記ブロッキング絶縁膜は、Ｇｄまたはこれより小さなサイズのランタン族元素、アルミニウム及び窒素を含む物質からなることを特徴とする請求項２に記載の電荷トラップ型メモリ素子。
【請求項５】
前記ブロッキング絶縁膜は、ＧｄＡｌＯＮであることを特徴とする請求項４に記載の電荷トラップ型メモリ素子。
【請求項６】
前記電荷トラップ層は、シリコンを含む物質からなることを特徴とする請求項１ないし５のうちいずれか１項に記載の電荷トラップ型メモリ素子。
【請求項７】
前記電荷トラップ層は、ＳｉＮ物質を含むように形成されたことを特徴とする請求項６に記載の電荷トラップ型メモリ素子。
【請求項８】
前記電荷トラップ層は、ポリシリコン、窒化物、ナノドット及びｈｉｇｈ−ｋ誘電体のうちいずれか一つを含んで形成されることを特徴とする請求項１ないし５のうちいずれか１項に記載の電荷トラップ型メモリ素子。
【請求項９】
前記ブロッキング絶縁膜上にゲート電極をさらに備えることを特徴とする請求項１ないし５のうちいずれか１項に記載の電荷トラップ型メモリ素子。
【請求項１０】
基板上にトンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜上に電荷トラップ層を形成する工程と、
前記電荷トラップ層上にＧｄまたはこれより小さなサイズのランタン族元素を含む物質からなるブロッキング絶縁膜を形成する工程と、を含む電荷トラップ型メモリ素子の製造方法。
【請求項１１】
前記ブロッキング絶縁膜は、Ｇｄまたはこれより小さなサイズのランタン族元素とアルミニウムとを含む物質からなることを特徴とする請求項１０に記載の電荷トラップ型メモリ素子の製造方法。
【請求項１２】
前記ブロッキング絶縁膜は、Ｇｄまたはこれより小さなサイズのランタン族元素−Ａｌ−Ｏの組み合わせを含む物質からなることを特徴とする請求項１１に記載の電荷トラップ型メモリ素子の製造方法。
【請求項１３】
前記ブロッキング絶縁膜は、Ｇｄまたはこれより小さなサイズのランタン族元素、アルミニウム及び窒素を含む物質からなることを特徴とする請求項１１に記載の電荷トラップ型メモリ素子の製造方法。
【請求項１４】
前記ブロッキング絶縁膜は、ＧｄＡｌＯＮであることを特徴とする請求項１０に記載の電荷トラップ型メモリ素子の製造方法。
【請求項１５】
前記電荷トラップ層は、シリコンを含む物質からなることを特徴とする請求項１０ないし１４のうちいずれか１項に記載の電荷トラップ型メモリ素子の製造方法。
【請求項１６】
前記電荷トラップ層は、ＳｉＮ物質を含むように形成されたことを特徴とする請求項１５に記載の電荷トラップ型メモリ素子の製造方法。
【請求項１７】
前記電荷トラップ層は、ポリシリコン、窒化物、ナノドット及びｈｉｇｈ−ｋ誘電体のうちいずれか一つを含んで形成されることを特徴とする請求項１０ないし１４のうちいずれか１項に記載の電荷トラップ型メモリ素子の製造方法。
【請求項１８】
前記ブロッキング絶縁膜上にゲート電極を形成する工程をさらに含むことを特徴とする請求項１０ないし１４のうちいずれか１項に記載の電荷トラップ型メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ素子及びその製造方法に係り、より詳細には、相対的に高い誘電定数と相対的に大きいバンドギャップを同時に確保できる物質で形成されたブロッキング絶縁膜を持つ電荷トラップ型メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体メモリ装置のうち、不揮発性メモリ装置は、電源供給が遮断されても保存されたデータが消滅されずに保存される保存装置である。
【０００３】
不揮発性半導体メモリ装置を構成する基本要素であるメモリセルの構成は、不揮発性半導体メモリ装置が使われる分野によって変わる。現在広く使われている高容量不揮発性半導体メモリ装置として、ＮＡＮＤ型フラッシュ半導体メモリ装置の場合、そのトランジスタのゲートは、電荷が保存される、すなわち、データが保存されるフローティングゲートとこれを制御するコントロールゲートとが順次に積層された構造を持つ。
【０００４】
このようなフラッシュ半導体メモリ装置において、年毎増大しつつあるメモリ容量の拡大要求を満たすために、メモリセルサイズは急速に縮小しつつある。また、セルサイズの縮小に合せて、フローティングゲートの垂直方向の高さを効果的に低めることが要求されている。
【０００５】
メモリセルの垂直方向の高さを効果的に低めると同時に、メモリセルが持つメモリ特性、例えば、保存されたデータを長時間正常に維持する特性であるリテンション特性を保持するために、電荷を保存する手段として、フローティングゲートではないシリコン窒化膜（Ｓｉ３Ｎ４）を使用して構成されたＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）やＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）メモリ素子として代表されるＭＯＩＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ−ｉｎｓｕｌａｔｏｒ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を持つ半導体メモリ装置が提案され、これについての活発な研究が進行している。ここで、ＳＯＮＯＳはコントロールゲート物質としてシリコンを使用し、ＭＯＮＯＳはコントロールゲート物質として金属を使用するという点で差がある。
【０００６】
ＭＯＩＯＳメモリ素子は、電荷を保存する手段として、フローティングゲートの代りにシリコン窒化膜（Ｓｉ３Ｎ４）のような電荷トラップ層を使用する。すなわち、ＭＯＩＯＳメモリ素子は、フラッシュ半導体メモリ装置のメモリセルの構成で基板とコントロールゲートとの間の積層物（フローティングゲートとその上下に積層された絶縁層とで構成された積層物）を、酸化膜（Ｏｘｉｄｅ）、窒化膜（Ｎｉｔｒｉｄｅ）及び酸化膜（Ｏｘｉｄｅ）が順次に積層された積層物（ＯＮＯ）に代替したものであり、前記窒化膜に電荷がトラップされるにつれてしきい電圧が移動する特性を利用するメモリ素子である。
【０００７】
ＳＯＮＯＳ型メモリ素子の基本構造は次の通りである。ソース及びドレイン領域間の半導体基板上に、すなわち、チャンネル領域上に両端がソース及びドレイン領域と接触するように、トンネル絶縁膜として第１シリコン酸化膜（ＳｉＯ２）が形成されている。第１シリコン酸化膜は、電荷のトンネリングのための膜である。第１シリコン酸化膜は、電荷トラップ層としてシリコン窒化膜（Ｓｉ３Ｎ４）が形成されている。シリコン窒化膜は、実質的にデータが保存される物質膜であり、第１シリコン酸化膜をトンネリングした電荷がトラップされる。このようなシリコン窒化膜は、前記電荷がシリコン窒化膜を通過して上側に移動することを遮断するためのブロッキング絶縁膜として第２シリコン酸化膜が形成されている。第２シリコン酸化膜上にはゲート電極が形成されている。
【０００８】
しかし、このような一般的な構造のＳＯＮＯＳ型メモリ素子は、シリコン窒化膜とシリコン酸化膜等の誘電率が低く、シリコン窒化膜内にトラップサイト密度が不十分で、動作電圧が相対的に高い。付加的に、データを記録する速度（プログラム速度）と、垂直、水平方向の電荷リテンション時間とが所望のほどに十分でない恐れがある。
【０００９】
前記ブロッキング絶縁膜としてシリコン酸化膜の代わりに、このシリコン酸化膜より大きい誘電定数を持つアルミニウム酸化膜（Ａｌ２Ｏ３）を使用することによって前記シリコン酸化膜を使用した時よりプログラム速度及びリテンション特性が改善される。アルミニウム酸化膜材質は、シリコン酸化膜材質に比べて誘電定数が約２倍大きくてプログラム速度を高めるのに有利である。シリコン酸化物（ＳｉＯ２）は、誘電定数が約３．９程度であるのに対し、アルミニウム酸化物（Ａｌ２Ｏ３）は誘電定数が約９程度である。
例えば、プログラム速度を高めるためには、トンネル絶縁膜に相対的に大きい電圧を印加せねばならず、ブロッキング絶縁膜材質の誘電定数の大きさが大きいほど印加可能な電圧の大きさも大きくなる。
【００１０】
シリコン酸化膜は誘電定数が相対的に小さいために、プログラム速度を高めるのに不利である。
【００１１】
一方、ブロッキング絶縁膜にアルミニウム酸化物を使用する場合には、アルミニウム酸化物がシリコン酸化物に比べて誘電定数が約２倍大きいために、それほどトンネル絶縁膜に印加可能な電圧の大きさを大きくすることができてプログラム速度を高めることができる。
【００１２】
一方、ブロッキング絶縁膜を形成するのに使われた物質の誘電定数が大きければ、このような大きい誘電定数は消去特性に肯定的に作用する。これは、誘電定数の大きい物質を使用すれば、ブロッキング絶縁膜の物理的な厚さを厚くするか、あるいは消去動作時、ブロッキング絶縁膜にかかる電圧は小さくしつつ、トンネリング絶縁膜にかかる電圧は大きくすることができるためである。厚いブロッキング絶縁膜を使用するか、ブロッキング絶縁膜にかかる電圧が低ければ、ゲート電極から超えてくる電子を減らすことができて消去特性に肯定的に作用する。また、トンネリング絶縁膜にかかる電圧が大きくなれば基板側から正孔がさらに強く超えてくることができて、消去特性に肯定的に作用する。
【００１３】
一方、一般的な物質は誘電定数が大きくなれば、逆にエネルギーバンドギャップが小さくなるが、このような小さなエネルギーバンドギャップは消去特性を半減させる。これは、小さなエネルギーバンドギャップに起因して消去動作時に加えられるネガティブバイアス電圧により、ゲート電極から電子がかえって電荷トラップ層に流れ込む恐れがあるためである。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は前記の点に鑑みてなされたものであり、プログラム速度を良くしつつ消去特性も良くするために相対的に高い誘電定数と相対的に大きいバンドギャップとを同時に確保できる物質で形成されたブロッキング絶縁膜を持つ電荷トラップ型メモリ素子及びその製造方法を提供する。
【課題を解決するための手段】
【００１５】
本発明の実施形態による電荷トラップ型メモリ素子は、基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷トラップ層と、前記電荷トラップ層上にＧｄまたはこれより小さなサイズのランタン族元素を含む物質からなるブロッキング絶縁膜と、を備える。
【００１６】
本発明の実施形態による電荷トラップ型メモリ素子の製造方法は、基板上にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に電荷トラップ層を形成する工程と、前記電荷トラップ層上にＧｄまたはこれより小さなサイズのランタン族元素を含む物質からなるブロッキング絶縁膜を形成する工程と、を含む。
【００１７】
前記ブロッキング絶縁膜は、Ｇｄまたはこれより小さなサイズのランタン族元素とアルミニウムとを含む物質からなる。
【００１８】
さらに具体的な例として、前記ブロッキング絶縁膜は、Ｇｄまたはこれより小さなサイズのランタン族元素−Ａｌ−Ｏの組み合わせを含む物質からなる。
【００１９】
前記ブロッキング絶縁膜は、Ｇｄまたはこれより小さなサイズのランタン族元素、アルミニウム及び窒素を含む物質からなる。
【００２０】
さらに具体的な例として、前記ブロッキング絶縁膜は、ＧｄＡｌＯＮからなる。
【００２１】
前記電荷トラップ層は、シリコンを含む物質からなる。
【００２２】
例えば、前記電荷トラップ層はＳｉＮ物質を含むように形成される。
【００２３】
前記電荷トラップ層は、ポリシリコン、窒化物、ナノドット及びｈｉｇｈ−ｋ誘電体のうちいずれか一つを含んで形成される。
【００２４】
前記ブロッキング絶縁膜上にゲート電極を形成する工程をさらに含む。
【発明の効果】
【００２５】
本発明による電荷トラップ型メモリ素子によれば、高い誘電定数と大きいバンドギャップとを同時に確保することができ、電荷トラップ層をシリコンを含む物質で形成する場合にも、電荷トラップ層との界面反応を最小化できるようにＧｄまたはこれより小さなサイズのランタン族元素を含む物質でブロッキング絶縁膜を形成する。
【００２６】
したがって、メモリ動作特性の向上と共に動作電圧の減少で信頼性を向上させることができる。すなわち、プログラム速度だけでなく、消去特性も良い電荷トラップ型メモリ素子を実現できる。同時に、電荷トラップ層がシリコンを含む物質で形成された場合にも、電荷トラップ層をそのまま保持できて、メモリ特性の退化が防止され、これにより、メモリ素子の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態による電荷トラップ型メモリ素子についてさらに詳細に説明する。
【００２８】
本発明の実施形態によれば、ブロッキング絶縁膜は相対的に高い誘電定数と相対的に大きいバンドギャップとを同時に確保できるランタン族元素を含む物質で形成できる。また、ランタン族元素が含まれた絶縁膜は、電荷トラップ型メモリ素子のブロッキング絶縁膜に適用するために必ず必要な界面反応を調節できる。ここで、ランタン族元素は、原子番号が５８番の元素であるセシウム（Ｃｅ）から７１番の元素であるルテニウム（Ｌｕ）までの１４元素、またはランタン（Ｌａ）まで含む１５元素を示す。
【００２９】
例えば、ＬａＡｌＯ物質のエネルギーバンドギャップは、アルミニウム酸化物（Ａｌ２Ｏ３）に類似して大きいながらも、アルミニウム酸化物（Ａｌ２Ｏ３）より大きい誘電定数を持つことができる。本発明者が確認したところによれば、アルミニウム酸化物（Ａｌ２Ｏ３）のエネルギーバンドギャップは約６．１ｅＶ〜約６．２ｅＶ、誘電定数は約９程度であった。一方、ＬａＡｌＯ３化合物は、エネルギーバンドギャップは約５．６５ｅＶ程度であり、誘電定数は約１２程度であり、Ｌａ４Ａｌ２Ｏ９化合物は、エネルギーバンドギャップは約５．９５ｅＶ程度であり、誘電定数は約２０程度であった。このようにＬａＡｌＯ３化合物やＬａ４Ａｌ２Ｏ９化合物は、誘電定数の減少なしでも相対的に大きいエネルギーバンドギャップを示す。実質的にＬａＡｌＯ３化合物やＬａ４Ａｌ２Ｏ９化合物は、アルミニウム酸化物と類似して大きいエネルギーバンドギャップを示しつつも、誘電定数はアルミニウム酸化物に比べて大きい値を持つことが分かる。
【００３０】
したがって、ブロッキング絶縁膜をランタン族元素を含むように形成すれば、相対的に高い誘電定数と相対的に大きいバンドギャップとを同時に確保できる高誘電率絶縁膜からなるブロッキング絶縁膜を実現できる。
【００３１】
ところが、電荷トラップ型メモリ素子の電荷トラップ層をＳｉＮ層で形成し、ブロッキング絶縁膜をＬａ−Ａｌ−Ｏの組み合わせの高誘電率絶縁膜で形成する場合、Ｌａ−Ａｌ−Ｏの組み合わせの高誘電率絶縁膜はＳｉＮと反応して全く異なるＬａ５Ｓｉ３ＮＯ１２の結晶構造を示す。ここで、ＳｉＮ層はＳｉ３Ｎ４層でありうる。
【００３２】
図１は、ＳｉＮ電荷トラップ層上にＬａ−Ａｌ−Ｏ高誘電率絶縁膜を形成したサンプルの高温熱処理後のＴＥＭ分析写真を示す。図１を説明すれば、Ｌａ元素の大きい反応性により９５０℃で熱処理後ＳｉＮからなる下部層が観察されていない。
【００３３】
本発明者が確認したところによれば、約８００℃での熱処理時にはＳｉＮ層が若干残っている。しかし、電荷トラップ型メモリ素子製造のためにはソース／ドレイン領域の形成時に熱処理を、例えば、約８５０℃で約２０分程度進めるので、ＳｉＮ層がＬａ元素との反応によりなくなるか、ほとんど残らなくなる。
【００３４】
電荷トラップ型メモリ素子の製造のためには熱処理工程が必ず必要である。したがって、電荷トラップ層及びブロッキング絶縁膜などの熱的安定性が何より必要である。
【００３５】
図２及び図３は、それぞれ図１のような熱処理後のＳｉＮ層上に蒸着されたＬａ−Ａｌ−Ｏ高誘電率絶縁膜構造のＸＲＤ（Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）分析結果及び組成分析結果を示す。図３で横軸はスパッタリング時間、縦軸は原子含有量を表す。
【００３６】
図２及び図３の分析結果から分かるように、熱処理後、Ｌａ−Ａｌ−Ｏの組み合わせの高誘電率絶縁膜は、ＳｉＮと反応して全く異なるＬａ５Ｓｉ３ＮＯ１２の結晶構造を示した。また、図３から分かるように、アルミニウム（Ａｌ）元素は結晶構造に含まれていないということが分かった。例えば、アルミニウム（Ａｌ）は存在するが、結晶化に寄与できずにそのまま金属として残っている。
【００３７】
このように、Ｌａ元素の場合、大きい反応性によりＳｉＮ下部層をそのまま保持できないだけでなく、全く異なる結晶構造が熱処理後に観察される。これは、図４に示すように、レアアース−オキシアパタイト（ＲＥ（Ｒａｒｅ Ｅａｒｔｈ）−ｏｘｙａｐａｔｉｔｅ）構造を形成するエネルギーがＬａ元素の場合にすごく低いためである。これに対し、Ｇｄより小さなサイズのランタン族元素の場合は、レアアース−オキシアパタイト（ＲＥ−ｏｘｙａｐａｔｉｔｅ）構造を形成するエネルギーが非常に大きいので、かなり低い反応性を示す。図４で縦軸は、形成エンタルピーを表す。
【００３８】
このように、ランタン族元素のうち、Ｌａ元素のようにサイズの大きいランタン族元素の場合、シリコンとの大きい反応性によりＳｉＮ電荷トラップ層をそのまま保持し難い。すなわち、予想できないメモリ特性の退化を誘発できる。それだけでなく、予想できない結晶構造が観察される恐れもある。
【００３９】
これとは異なって、ランタン族元素のうち、Ｇｄのようにサイズの小さいランタン族元素の場合は、かなり小さな反応性を持っている。したがって、Ｇｄまたはこれより小さなサイズのランタン族元素を含む高誘電率絶縁膜の場合には、ＳｉＮ層との反応性をだいぶ低減できるために、下部層であるＳｉＮ電荷トラップ層との界面反応を最小化できて、ＳｉＮ層をそのまま維持でき、ランタン族元素を含む高誘電率絶縁膜の長所である高い誘電定数及び大きいエネルギーギャップを持つことができる。
【００４０】
したがって、本発明による電荷トラップ型メモリ素子は、ブロッキング絶縁膜をランタン族元素のうち、Ｇｄまたはこれより小さなサイズを持つランタン族元素を含む物質で形成して、高い誘電定数及び大きいエネルギーギャップを持ちつつも、電荷トラップ層をシリコンを含む物質で形成する場合にも、電荷トラップ層をそのまま保持できるように形成される。これにより、メモリ特性の向上と共に動作電圧の減少で信頼性を向上させることができる電荷トラップ型メモリ素子を実現できる。
【００４１】
以下、添付された図面を参照して本発明による電荷トラップ型メモリ素子の実施形態を詳細に説明する。実施形態を図示した図面では、各層や領域の厚さを明確性のために誇張して図示した。
【００４２】
図５は、本発明の一実施形態による電荷トラップ型メモリ素子１０を概略的に示す。
【００４３】
図５を参照すれば、本発明の一実施形態による電荷トラップ型メモリ素子１０は、基板１１と、この基板１１上に形成されたゲート構造体２０とを備える。
【００４４】
前記基板１１には、所定の導電性不純物がドーピングされた第１及び第２不純物領域１３、１５が形成されている。第１及び第２不純物領域１３、１５のうち一つは、ドレインＤ、残りの一つはソースＳとして使われうる。
【００４５】
前記ゲート構造体２０は、基板１１上に形成されたトンネル絶縁膜２１、このトンネル絶縁膜２１上に形成された電荷トラップ層２３及びこの電荷トラップ層２３上に形成されたブロッキング絶縁膜２５を備える。ブロッキング絶縁膜２５上にはゲート電極２７が形成されうる。図５で参照番号１９はスペーサを表す。
【００４６】
前記トンネル絶縁膜２１は、電荷のトンネリングのための膜であり、第１及び第２不純物領域１３、１５と接触するように前記基板１１上に形成される。前記トンネリング絶縁膜２１はトンネリング酸化膜であり、例えば、ＳｉＯ２または多様なｈｉｇｈ−ｋ酸化物で形成されるか、これらの組み合わせからなる酸化物で形成されうる。
【００４７】
代案として、前記トンネル絶縁膜２１はシリコン窒化膜、例えば、Ｓｉ３Ｎ４で形成されることもある。この時、シリコン窒化膜は、不純物濃度が高くなく（すなわち、不純物の濃度がシリコン酸化膜と類似しており）、シリコンとの界面特性に優れるように形成されることが望ましい。このような良質のシリコン窒化膜を形成するために、前記トンネル絶縁膜２１をなすシリコン窒化膜は、ジェット気相蒸着のような特殊な製法を使用して形成できる。
【００４８】
前記のような特殊な製法によりシリコン窒化膜を形成すれば、シリコン酸化膜に比べて不純物濃度が高くなく、シリコンとの界面特性に優れた欠陥のないシリコン窒化膜（ｄｅｆｅｃｔ−ｌｅｓｓ Ｓｉ３Ｎ４）を形成できる。
【００４９】
また代案として、前記トンネル絶縁膜２１は、シリコン窒化膜と酸化膜との二重層構造でも形成されうる。
【００５０】
前記のように、前記トンネル絶縁膜２１は酸化物または窒化物の断層構造で形成されるか、相異なるエネルギーバンドギャップを持つ物質で複数層構造で形成されることもある。
【００５１】
前記電荷トラップ層２３は、電荷トラップにより情報が保存される領域である。電荷トラップ層２３はシリコンを含む物質、例えば、ＳｉＮを含むように形成され、それ以外にも多様な材質及び構造で形成されうる。
【００５２】
すなわち、この電荷トラップ層２３は、ポリシリコン、窒化物、高い誘電率を持つｈｉｇｈ−ｋ誘電体及びナノドットのうちいずれか一つを含むように形成されうる。
【００５３】
例えば、電荷トラップ層２３は、Ｓｉ３Ｎ４のような窒化物やＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＨｆＳｉＯＮ、ＨｆＯＮ及び／またはＨｆＡｌＯのようなｈｉｇｈ−ｋ酸化物で形成されうる。
【００５４】
また、前記電荷トラップ層２３は、電荷トラップサイトとして不連続的に配置された複数のナノドットを備えることができる。この時、前記ナノドットは、微小結晶体形態で形成されうる。
【００５５】
前記ゲート電極２７は金属膜で形成されうる。例えば、前記ゲート電極２７はアルミニウム（Ａｌ）で形成され、それ以外にも、通例的に半導体メモリ素子のゲート電極として使われるＲｕ、ＴａＮ金属またはＮｉＳｉなどのシリサイド物質で形成されることもある。
【００５６】
前記ブロッキング絶縁膜２５は、電荷トラップ層２３を通過して上側に電荷が移動することを遮断するためのものであり、高い誘電定数と大きいエネルギーバンドギャップとを同時に確保できるように、ランタン族元素（Ｌａｎｔｈａｎｉｄｅ：Ｌｎ）のうち、Ｇｄまたはこれより小さなサイズのランタン族元素を含む物質からなることが望ましい。
【００５７】
ここで、ランタン族元素は、原子番号が５８番の元素であるセリウム（Ｃｅ）から７１番の元素であるルテニウム（Ｌｕ）までの１４元素、または、ランタン（Ｌａ）まで含む１５元素を示す。したがって、Ｇｄまたはこれより小さなサイズのランタン族元素はＧｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕなどがある。以下では、Ｇｄまたはこれより小さなサイズのランタン族元素を、簡略な表現のために“小さなサイズのランタン族元素”と表現する。
【００５８】
前記ブロッキング絶縁膜２５は、前記のようなＧｄまたはこれより小さなサイズのランタン族元素とアルミニウム（Ａｌ）とを含む物質で形成されうる。
【００５９】
さらに具体的な例として、ブロッキング絶縁膜２５は、小さなサイズのランタン族元素−Ａｌ−Ｏの組み合わせ、例えば、Ｇｄ−Ａｌ−Ｏの組み合わせからなる高誘電率絶縁膜でありうる。前記ブロッキング絶縁膜２５は、例えば、ＧｄＡｌＯからなりうる。
【００６０】
また、前記ブロッキング絶縁膜２５は、Ｇｄまたはこれより小さなサイズのランタン族元素、アルミニウム及び窒素を含む物質からなりうる。例えば、前記ブロッキング絶縁膜２５は、ＧｄＡｌＯＮからなりうる。
【００６１】
前記のように、ブロッキング絶縁膜２５を小さなサイズのランタン族元素を含む物質で形成すれば、高い誘電定数と大きいエネルギーバンドギャップとを同時に確保することができるブロッキング絶縁膜を実現でき、電荷トラップ層２３をシリコンを含む物質で形成する場合にも、電荷トラップ層２３をそのまま保持できる。
【産業上の利用可能性】
【００６２】
本発明は、半導体メモリ素子関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００６３】
【図１】ＳｉＮ電荷トラップ層上にＬａ−Ａｌ−Ｏ高誘電率絶縁膜を形成したサンプルの高温熱処理後のＴＥＭ分析写真を示す。
【図２】図１のような熱処理後のＳｉＮ層上に蒸着されたＬａ−Ａｌ−Ｏ高誘電率絶縁膜構造のＸＲＤ分析結果を示すグラフである。
【図３】図１のような熱処理後のＳｉＮ層上に蒸着されたＬａ−Ａｌ−Ｏ高誘電率絶縁膜構造の組成分析結果を示すグラフである。
【図４】ランタン族元素による下部シリコンとの反応程度を示すグラフである。
【図５】本発明の一実施形態による電荷トラップ型メモリ素子を概略的に示す図面である。
【符号の説明】
【００６４】
１０  電荷トラップ型メモリ素子
１１  基板
１３、１５  第１及び第２不純物領域
１９  スペーサ
２０  ゲート構造体
２１  トンネル絶縁膜
２３  電荷トラップ層
２５  ブロッキング絶縁膜
２７  ゲート電極
【図２】
2008227492.tif 000003
【図３】
2008227492.tif 000004
【図４】
2008227492.tif 000005
【図５】
2008227492.tif 000006
【図１】
2008227492.tif 000007