(57)【要約】【課題】直流重畳特性のより一層の向上を図り、且つ断線発生を確実に防止できるようにする。【解決手段】電気絶縁層と内部導体とが積層され、前記内部導体が順次接続されることによって電気絶縁体中で積層方向に重畳しながら螺旋状に周回するコイルが形成される構造の積層インダクタ１０である。各内部導体２０ａ，２０ｂは、同層内で内側端部近傍と外側端部近傍とがオーバーラップするように１層当たり１ターンで、且つ各端部３０ａ，３０ｂの線幅が内部導体の環状本体部分の線幅と同等もしくはそれ以上に設定されており、内側端部３０ｂは外周側に向かって膨出した形状であるのに対して、外側端部３０ａの付け根部分３２ａは内周側が括れた形状をなし、内周側が括れた形状の外側端部の付け根部分と外周側に向かって膨出した形状の内側端部とが入れ違いの位置関係になっている。【選択図】図３
2008130970.tif 000002
【特許請求の範囲】
【請求項１】
電気絶縁層と環状に巻かれた内部導体層とが積層され、異層に位置する前記内部導体が端部でビアにより順次接続されることによって電気絶縁体中で積層方向に重畳しながら螺旋状に周回するコイルが形成されており、前記電気絶縁体は、その全部もしくは大部分が磁性体からなり、形成された前記コイルの両端がそれぞれ積層体チップの対向する両側面に引き出され外部電極に接続されている構造の積層インダクタにおいて、
各内部導体は、同層内で内側端部近傍と外側端部近傍とがオーバーラップするように１層当たり１ターンで、且つ端部の線幅が内部導体の環状本体部分の線幅と同等もしくはそれ以上に設定されており、内側端部は外周側に向かって膨出した形状であるのに対して、外側端部の付け根部分は内周側が括れた形状をなし、内周側が括れた形状の外側端部の付け根部分と外周側に向かって膨出した形状の内側端部とが入れ違いの位置関係になっていることを特徴とする積層インダクタ。
【請求項２】
各内部導体は、矩形環状に巻かれ、且つ内側端部と外側端部とが１つの隅部近傍に位置するように形成されている請求項１記載の積層インダクタ。
【請求項３】
内部導体における内側端部の膨出した形状は円弧状をなし、外側端部近傍の付け根部分の括れた形状も円弧状であって、前者の円弧半径は後者の円弧半径よりも小さく、両者は同心状となっている請求項２記載の積層インダクタ。
【請求項４】
コイル内部が磁性材からなり該コイル内部を除く外周側全体が非磁性材からなる電気絶縁性の層が、積層体チップの中心に対して積層方向で対称的に配置されている請求項１乃至３のいずれかに記載の積層インダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気絶縁体中にコイルが埋設された構造の積層インダクタに関し、更に詳しく述べると、同層内で内部導体の外側端部と内側端部とがオーバーラップする部分で、外側端部の付け根部分と内側端部とを入れ違い形状にすることによって、前記オーバーラップ部分の面積を最小限に抑えてコイル内部の磁性体体積を増加させ直流重畳特性の向上を図ると共に、断線発生防止効果を高めた積層インダクタに関するものである。この積層インダクタは、特に高バイアスを必要とするようなＤＣ−ＤＣコンバータ用のパワーインダクタに有用である。
【背景技術】
【０００２】
パワーインダクタは、ＤＣ−ＤＣコンバータ回路を構成する主要部品の一つであり、その中でも最も大きな部品である。特に、モバイル系の機器における電源の小型化の要望に沿い、パワーインダクタとして積層構造のチップ部品が開発され実用化されている。かつては高さ１ｍｍ程度のチップが求められてきたが、最近では０．８ｍｍ、０．５ｍｍと低背化の要求が増えてきつつある。また、実装面積についても、小型化の要求が強い。
【０００３】
積層インダクタは、電気絶縁性の磁性層と環状に巻かれた内部導体層とが交互に積層され前記内部導体が順次接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成され、該コイルの両端がそれぞれ引出導体によって積層体チップの対向する両側面に引き出されて外部電極に接続される構造である。従って、チップ型の磁性体中にコイルが埋設された状態となる。磁性層や内部導体層は、例えばスクリーン印刷の技法などを駆使して順次形成され積層される。
【０００４】
このような積層インダクタでは、１層当たり１ターン未満（例えば１／２ターンや３／４ターンなど）の内部導体を積層してコイルを形成する構成と、１層当たり１ターン以上（例えば１ターンや１．５ターン、２ターンなど）の内部導体を積層してコイルを形成する構成がある。
【０００５】
ところが、１層当たり１ターン未満の内部導体を積層してコイルを形成する構成では、必要な巻数を実現するためには内部導体層の印刷回数（層数）が増加し、そのため設定されているチップ高さの制限によって、コイル形成部分の上下に設けられる磁性体部分（上部コアと下部コア）の体積がコイル内部の磁性体（内部コア）に比べて非常に小さくなってしまい、これにより高バイアス側での直流重畳特性の劣化が引き起こされる欠点が生じる。また、内部導体の層数が増加することで、それら内部導体層間を通る磁束が増加し、それらの磁束は、低バイアス時のインダクタンスの変化を急激にさせるため、交流損失が大きくなる問題もある。
【０００６】
それに対して、１層当たり１ターンを超える内部導体を積層してコイルを形成する構成では、コイル形成部分の上下に設けられる磁性体部分（上部コアと下部コア）の体積は大きくできるが、逆に１層当たりのターン数が増えるために内部導体の内側の面積が小さくなり、コイル内部の磁性体（内部コア）の体積が小さくなり易い。
【０００７】
それらの利害得失を勘案すると、１層当たり１ターンの内部導体層を積層してコイルを形成する構成が有効である。そのようなコイル構成の積層インダクタは、例えば特許文献１に開示されている。しかし、チップの小型化が更に進むと、１層１ターンの構成であっても、同層内で内部導体の端部同士（外側端部と内側端部）がオーバーラップする部分の面積が無視できなくなる。つまり、端部同士がオーバーラップする部分の面積が相対的に大きくなるため、その結果、内部導体の内側の面積は小さくならざるを得ない。内部導体の内側の面積をできるだけ大きくしようとすると、内部導体の線幅を狭めざるを得ず、そうすると必然的に異層間でのビア接続部分での線径も小さくなり、そのため断線が発生し易くなって歩留まりが低下するなどの問題が生じる。
【特許文献１】特開２００１−４４０３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、積層インダクタの内部構造、特に同層内で内部導体の端部同士がオーバーラップする部分の形状を工夫することにより、直流重畳特性のより一層の向上を図り、また断線発生を確実に防止できるようにすることである。
【課題を解決するための手段】
【０００９】
本発明は、電気絶縁層と環状に巻かれた内部導体層とが積層され、異層に位置する前記内部導体が端部でビアにより順次接続されることによって電気絶縁体中で積層方向に重畳しながら螺旋状に周回するコイルが形成されており、前記電気絶縁体は、その全部もしくは大部分が磁性体からなり、形成された前記コイルの両端がそれぞれ積層体チップの対向する両側面に引き出され外部電極に接続されている構造の積層インダクタにおいて、各内部導体は、同層内で内側端部近傍と外側端部近傍とがオーバーラップするように１層当たり１ターンで、且つ端部の線幅が内部導体の環状本体部分の線幅と同等もしくはそれ以上に設定されており、内側端部は外周側に向かって膨出した形状であるのに対して、外側端部の付け根部分は内周側が括れた形状をなし、内周側が括れた形状の外側端部の付け根部分と外周側に向かって膨出した形状の内側端部とが入れ違いの位置関係になっていることを特徴とする積層インダクタである。
【００１０】
ここで、各内部導体は、矩形環状に巻かれ、且つ内側端部と外側端部とが１つの隅部近傍に位置するように形成されている構成が好ましい。より好ましくは、内部導体における内側端部の膨出した形状は円弧状をなし、外側端部近傍の付け根部分の括れた形状も円弧状であって、前者の円弧半径は後者の円弧半径よりも小さく、両者が同心状になるように配置する。なお、電気絶縁体は、全部が磁性材で構成されていてもよいが、一部を非磁性材とし、例えばコイル内部が磁性材からなり該コイル内部を除く外周側全体が非磁性材からなる電気絶縁性の層が、積層体チップの中心に対して積層方向で対称的に配置されている構造とするのが好ましい。
【発明の効果】
【００１１】
本発明の積層インダクタは、基本的に１層当たり１ターンの内部導体層を積み重ねる方式なので、上部コアと下部コアの体積を大きくできると共に、内部コアの体積も大きくでき、直流重畳特性は良好となる。その上、本発明では、ビア接続される内部導体の端部の線幅が、内部導体の環状本体部分の線幅と同等もしくはそれ以上であるため、ビア接続の際の断線発生の恐れも無くなる。他方、同層内で内部導体の端部同士がオーバーラップする部分は、外側端部近傍の内周側に括れた形状の付け根部分と外周側に膨出した形状の内側端部とが入れ違いの位置関係になっているため、オーバーラップ部分の面積を小さくでき、その分だけコイル内側の面積を大きくできることになり、その結果、より一層直流重畳特性が向上することになる。
【００１２】
また本発明の積層インダクタにおいて、コイル内部が磁性材からなり該コイル内部を除く外周側全体が非磁性材からなる電気絶縁性の層が、積層体チップの中心に対して積層方向で対称的に配置されている構造にすると、内部導体層間を通る磁束を抑えることができるので、低バイアス時のインダクタンスの変化も小さくなり、交流損失が小さくなる。
【実施例】
【００１３】
図１は、本発明に係る積層インダクタの内部構造の一実施例を示す積層順序の説明図である。また図２のＡは積層インダクタの外観を、Ｂはそのｘ−ｘ位置での縦断面を、それぞれ示している。
【００１４】
図２のＡに示すように、この積層インダクタ１０は、ほぼ直方体状をなす表面実装型のチップ部品であり、電気絶縁性の磁性体からなる積層体チップ中にコイルが埋設されており、そのコイル両端が積層体チップの対向する両側面に形成されている外部電極１２に接続されている構造である。このような積層インダクタの外観形状は、基本的に従来技術と同様である。
【００１５】
図１に戻って、内部のコイルは、ともに１ターンの環状に巻かれた２種類の内部導体２０ａ，２０ｂが、異層で交互に且つそれらの間に電気絶縁性の磁性層２２が挟まれるように、スクリーン印刷法などにより積層印刷され、その際、異層に位置する合計４層の内部導体２０ａ，２０ｂが、それぞれの端部で磁性層２２に形成したビアにより順次接続され（接続箇所を点線で示す）、それによって電気絶縁性の磁性体中で積層方向に重畳しながら螺旋状に４ターン周回する構造である。ここでは、第１の内部導体２０ａ及び第２の内部導体２０ｂは、いずれも電気絶縁性の磁性層２２上に印刷した状態で描いてある。従って、ここでは螺旋状に周回したコイルの内部及び外部は、全て磁性体からなる。
【００１６】
このように周回形成したコイルの両端は、それぞれ引出導体２４ａ、２４ｂによって積層体チップの対向する両側面まで引き出される。なお、これらの引出導体２４ａ，２４ｂは、積層体チップの対向する両側面に形成されている外部電極１２（図２のＡ参照）に接続されることになる。ここでも、両方の引出導体２４ａ，２４ｂは、電気絶縁性の磁性層２２上に印刷した状態で描いてある。積層体チップの積層方向の中間に位置するコイル形成部分２６の上方と下方に、それぞれ電気絶縁性の磁性層２２を必要枚数積層することで上部コア２８ａと下部コア２８ｂとが形成される。従って、このような積層インダクタのｘ−ｘ縦断面は、図２のＢに示すようになる。
【００１７】
１ターンの環状に巻かれた第１の内部導体２０ａ及び第２の内部導体２０ｂの平面形状を図３のＡ及びＢに示す。いずれも直角に屈曲しながら矩形環状に１ターン巻回されており、両端部近傍が１つの隅部で接近しオーバーラップしている。ここで内部導体の向きを反時計回りと見ると、第１の内部導体２０ａ（図３のＡ）は、巻き始め端が外側で、巻き終わり端が内側に位置するのに対し、第２の内部導体２０ｂ（図３のＢ）は巻き始め端が内側で、巻き終わり端が外側に位置する。従って、順次積層したときには、図１に示すように、第１の内部導体２０ａの巻き終わり端と第２の内部導体２０ｂの巻き始め端とが積層方向に見たときに平面位置が重なり、また第２の内部導体２０ｂの巻き終わり端と第１の内部導体２０ａの巻き始め端とが積層方向に見たときに平面位置が重なり、ビア接続が可能となる。
【００１８】
ここで本発明の特徴は、このような積層インダクタにおいて、コイルを構成する内部導体のビア接続される端部近傍の形状にある。その部分を拡大して図３のＣに示す。外側端部３０ａの線幅Ｗ２ａ及び内側端部３０ｂの線幅Ｗ２ｂは、内部導体の環状本体部分の線幅Ｗ１と同等（もしくはそれ以上）であり、且つ内部導体の外側端部近傍の付け根部３２ａは内周側が括れた形状をなし（線幅Ｗ３ａ）、同層内で端部同士がオーバーラップする部分は、外側端部近傍の内周側に括れた形状の付け根部３２ａと外周側に膨出した形状の内側端部３０ｂとが入れ違いの位置関係になっている。他方、内側端部近傍の付け根部３２ｂも線幅Ｗ３ｂは細く、内周側に膨出した形状の外側端部３０ａと入れ違いの位置関係になっている。このように一方の端部の付け根部と他方の端部とが入れ違いの位置関係になっている点が、本発明の特徴である。
【００１９】
ここでは、内部導体の端部は円弧状（端部３０ａは半円弧状、端部３０ｂはほぼ３／４円弧状）をなし、外側端部近傍の付け根部３２ａの括れた形状も円弧状である。そして、内側端部３０ｂの円弧半径は、入れ違いの位置関係にある外側端部近傍の付け根部３２ａの円弧半径よりも小さく、両者は同心状となっていて、ギャップ（内部導体の両端部近傍でのオーバーラップするパターン間隔）が一定となるように設計されている。これによって、オーバーラップ部分の面積を小さくできる。
【００２０】
このような形状の内部導体にすると、端部の線幅Ｗ２ａ，Ｗ２ｂが広いため、信頼性の高いビア接続を実現できるし、また付け根部と入れ違い形状にすることで１ターンの内部導体が囲む内側面積大きくでき（オーバーラップ部分の面積を極力小さくでき）、内部コアの体積を大きくできる。また、内部導体を１ターンとしたことで、上部コアと下部コアの体積も大きくできる。それらの結果、直流重畳特性が向上する。
【００２１】
図４は、積層インダクタの他の実施例を示す説明図である。Ａは積層状態の一部を、Ｂは積層後の縦断面を示している。第１の内部導体２０ａと第２の内部導体２０ｂは、前記の実施例と同様の形状である。しかし、第１の内部導体２０ａと第２の内部導体２０ｂとの間の電気絶縁層４０は、内部導体よりも内側のほぼ矩形状の部分が磁性材４０ａからなり、その外側のほぼ四角枠状の部分が非磁性材４０ｂからなる。第２の内部導体２０ｂの下層は、全体が磁性層２２である。それら電気絶縁層４０及び磁性層２２にはビア穴が設けられ、導電材４２が充填されて、上下の内部導体２０ａ，２０ｂの端部間でのビア接続が行われる。
【００２２】
積層インダクタとしては、図４のＢに示すように、コイル内部を除き、第１の内部導体２０ａの層とそれに間隔をおいて重なり合う第２の内部導体２０ｂの層の間、及びコイルの外側に広がるように、電気絶縁性の非磁性材の層が積層体チップの中心に対して積層方向で対称的に配置されている。この実施例では、下から数えて第１層と第２層の間、及び第３層と第４層の間に、それぞれ非磁性材の層を設けている。但し、前記のように非磁性材の層であってもコイル内部は磁性材である。このような非磁性材の層を設けると、低バイアス時における内部導体周辺での微小磁化ループの発生を防止でき、そのため内部導体の層間への磁束の急激な流れ込みが生じず、インダクタンスの急激な変化を防ぎ、交流抵抗上昇を抑制することができる。
【００２３】
本発明の積層パワーインダクタは、ＤＣ−ＤＣコンバータなどの用途では、通常、比較的少ないコイル巻数で要求される仕様を満たすことができる。なお、コイルの巻数は要求仕様によって適宜決定し、また非磁性層を挿入するか否か、挿入する場合の最適位置などは、コイル形状、巻数などに応じて適宜決定することになる。
【００２４】
縦横１．６ｍｍ×２．０ｍｍ、高さ１．０ｍｍで、巻数４の積層インダクタを作製し、直流重畳特性を測定した。直流重畳特性の測定結果を図５のＡに示す。内部導体は１層当たり１ターンで、線幅は２００μｍ、同層で端部近傍がオーバーラップするパターン間隔（ギャップ）は１００μｍとした。比較例の内部導体のパターンを図５のＢに、本発明品の内部導体のパターンを図５のＣに示す。比較例は、内部導体５０ａ，５０ｂが全体にわたって一定の線幅となっているのに対し、本発明品の内部導体２０ａ，２０ｂは、端部近傍での括れた形状（線幅が細くなる形状）と端部の膨出した形状とが入れ違いの位置関係になっている。積層体チップの縦断面構造は、基本的に両者で共通であり、図４のＢに示されているのと同様、下から数えて第１層と第２層の間、及び第３層と第４層の間に、それぞれ内部導体層間及びその外周側が非磁性材の層を設けている。
【００２５】
図５のＡに示す測定結果から分かるように、直流バイアス電流の全ての範囲において、比較例に比べて本発明品の方がインダクタンスが高くなる方向にシフトしている。例えば本発明品は比較例に比べて、定格電流（電流０Ａ時のインダクタンスが３０％ダウンした時の電流値）が、０．１３Ａから０．１８Ａに、約４０％向上した。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る積層インダクタの内部構造の一実施例を示す積層順序の説明図。
【図２】その外観及び縦断面の説明図。
【図３】その内部導体の説明図。
【図４】本発明に係る積層インダクタの内部構造の他の実施例を示す説明図。
【図５】直流重畳特性の測定結果の説明図。
【符号の説明】
【００２７】
１０  積層インダクタ
１２  外部電極
２０ａ，２０ｂ  内部導体
２２  磁性層
２６  コイル形成部分
２８ａ  上部コア
２８ｂ  下部コア
３０ａ，３０ｂ  端部
３２ａ，３２ｂ  付け根部分
【図１】
2008130970.tif 000003
【図２】
2008130970.tif 000004
【図３】
2008130970.tif 000005
【図４】
2008130970.tif 000006
【図５】
2008130970.tif 000007