(57)【要約】【課題】小面積で高抵抗値を有する帰還抵抗器を備えたＱ／Ｖ変換回路、それを用いた検出装置、ジャイロセンサ等を提供すること。高抵抗を使うことにより低ノイズのＱ−Ｖ変換回路が実現できる。【解決手段】検出回路６０は、振動子１０からの出力信号を増幅する増幅回路７０を含む。増幅回路７０に設けられたＱ／Ｖ変換回路７２，７４は、帰還抵抗器ＲＡ１を有する。帰還抵抗器ＲＡ１は、Ｎ型ポリシリコン層２１０と、ノンドープポリシリコン層２００と、Ｎ型ポリシリコン層２２０とが互いに接して直列接続されて構成される。ノンドープポリシリコン層には、検出装置の製造工程中に不作為にて一般的にはＰ型の不純物が微量だけ含有される。それにより帰還抵抗器として非常に高い抵抗器が実現できる。【選択図】図８
2008216187.tif 000002
【特許請求の範囲】
【請求項１】
駆動振動モードの固有共振周波数ｆｄで、振動子の駆動素子を励振させる駆動回路と、
前記振動子の検出素子からの出力信号を受け、所望信号を検出する検出回路と、
を有する検出装置において、
前記検出回路は、
前記振動子からの出力信号を増幅する増幅回路と、
ゲインを可変に制御して感度調整を行う感度調整回路と、
参照信号に基づいて同期検波を行う同期検波回路と、
を含み、
前記増幅回路は、
前記振動子からの正相の前記出力信号が入力される第１の電荷−電圧変換回路と、
前記振動子からの逆相の前記出力信号が入力される第２の電荷−電圧変換回路と、
前記第１，第２の電荷−電圧変換回路の出力が入力される差動増幅回路と、
を含み、
前記第１，第２の電荷−電圧変換回路の各々は、演算増幅器と、前記演算増幅器の帰還経路に並列接続された帰還キャパシタ及び帰還抵抗器とを含み、かつ、カットオフ周波数ｆｃ（ｆｃ＝１／２πＣＲ、Ｃは帰還キャパシタの容量値、Ｒは帰還抵抗器の抵抗値）が、前記演算増幅器に入力される前記出力信号の前記周波数ｆｄよりも小さく設定された、ローパスフィルタの周波数特性を有し、
前記帰還抵抗器は、前記帰還経路にて、第１導電型ポリシリコン層と、ノンドープポリシリコン層と、第１導電型ポリシリコン層とが、互いに接して直列接続されて構成され、
前記ノンドープポリシリコン層には、前記検出装置の製造工程中に不作為にて第２導電型不純物が微量だけ含有されていることを特徴とする検出装置。
【請求項２】
駆動振動モードの固有共振周波数ｆｄで、振動子の駆動素子を励振させる駆動回路と、
前記振動子の検出素子からの出力信号を受け、所望信号を検出する検出回路と、
を有する検出装置において、
前記検出回路は、
前記振動子からの出力信号を増幅する増幅回路と、
ゲインを可変に制御して感度調整を行う感度調整回路と、
参照信号に基づいて同期検波を行う同期検波回路と、
を含み、
前記増幅回路は、
前記振動子からの正相の前記出力信号が入力される第１の電荷−電圧変換回路と、
前記振動子からの逆相の前記出力信号が入力される第２の電荷−電圧変換回路と、
前記第１，第２の電荷−電圧変換回路の出力が入力される差動増幅回路と、
を含み、
前記第１，第２の電荷−電圧変換回路の各々は、演算増幅器と、前記演算増幅器の帰還経路に並列接続された帰還キャパシタ及び帰還抵抗器とを含み、かつ、カットオフ周波数ｆｃ（ｆｃ＝１／２πＣＲ、Ｃは帰還キャパシタの容量値、Ｒは帰還抵抗器の抵抗値）が、前記演算増幅器に入力される前記出力信号の前記周波数ｆｄよりも小さく設定された、ローパスフィルタの周波数特性を有し、
前記帰還抵抗器は、前記帰還経路に、第１帰還抵抗器と第２帰還抵抗器とが直列接続されて構成され、
前記第１帰還抵抗器は、第１導電型ポリシリコン層と、第１ノンドープポリシリコン層と、第１導電型ポリシリコン層とが直列接続されて構成され、
前記第２帰還抵抗器は、第２導電型ポリシリコン層と、前記第２ノンドープポリシリコン層と、第２導電型ポリシリコン層とが、互いに接して直列接続されて構成され、
前記第１及び第２ノンドープポリシリコン層には共に、前記検出装置の製造工程中に不作為にて第１導電型及び第２導電型のいずれか一方の不純物が微量だけ含有されていることを特徴とする検出装置。
【請求項３】
駆動振動モードの固有共振周波数ｆｄで、振動子の駆動素子を励振させる駆動回路と、
前記振動子の検出素子からの出力信号を受け、所望信号を検出する検出回路と、
を有する検出装置において、
前記検出回路は、
前記振動子からの出力信号を増幅する増幅回路と、
ゲインを可変に制御して感度調整を行う感度調整回路と、
参照信号に基づいて同期検波を行う同期検波回路と、
を含み、
前記増幅回路は、
前記振動子からの正相の前記出力信号が入力される第１の電荷−電圧変換回路と、
前記振動子からの逆相の前記出力信号が入力される第２の電荷−電圧変換回路と、
前記第１，第２の電荷−電圧変換回路の出力が入力される差動増幅回路と、
を含み、
前記第１，第２の電荷−電圧変換回路の各々は、演算増幅器と、前記演算増幅器の帰還経路に並列接続された帰還キャパシタ及び帰還抵抗器とを含み、かつ、カットオフ周波数ｆｃ（ｆｃ＝１／２πＣＲ、Ｃは帰還キャパシタの容量値、Ｒは帰還抵抗器の抵抗値）が、前記演算増幅器に入力される前記出力信号の前記周波数ｆｄよりも小さく設定された、ローパスフィルタの周波数特性を有し、
前記帰還抵抗器は、前記帰還経路にて、第１導電型ポリシリコン層と、第１ノンドープポリシリコン層と、第２導電型ポリシリコン層と、第２ノンドープシリコン層と、第１導電型ポリシリコン層とが、互いに接して直列接続して構成され、
前記第１及び第２ノンドープポリシリコン層には共に、前記検出装置の製造工程中に不作為にて第１導電型及び第２導電型のいずれか一方の不純物が微量だけ含有されていることを特徴とする検出装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第１導電型がＮ型であり、前記第２導電型がＰ型であることを特徴とする検出装置。
【請求項５】
請求項１乃至３のいずれかにおいて、
前記第１導電型がＰ型であり、前記第２導電型がＮ型であることを特徴とする検出装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記カットオフ周波数ｆｃは、前記周波数ｆｄよりも３桁以上小さいことを特徴とする検出装置。
【請求項７】
請求項１乃至６のいずれかに記載の検出装置と、
前記振動子と、
を含むことを特徴とするジャイロセンサ。
【請求項８】
請求項７に記載のジャイロセンサと、
前記ジャイロセンサにより検出された角速度情報に基づいて処理を行う処理部と、
を含むことを特徴とする電子機器。
【請求項９】
第１ノードと第２ノードとの間に抵抗器を有する半導体装置において、
前記抵抗器は、前記第１，第２ノード間にて、第１導電型ポリシリコン層と、ノンドープポリシリコン層と、第１導電型ポリシリコン層とが、互いに接して直列接続されて構成され、
前記ノンドープポリシリコン層には、前記半導体装置の製造工程中に不作為にて第２導電型の不純物が微量だけ含有されていることを特徴とする半導体装置。
【請求項１０】
第１ノードと第２ノードとの間に抵抗器を有する半導体装置において、
前記抵抗器は、前記第１ノードと前記第２ノードとの間に、第１抵抗器と第２抵抗器とが直列接続されて構成され、
前記第１抵抗器は、第１導電型ポリシリコン層と、第１ノンドープポリシリコン層と、第１導電型ポリシリコン層とが、互いに接して直列接続されて構成され、
前記第２抵抗器は、第２導電型ポリシリコン層と、前記第２ノンドープポリシリコン層と、第２導電型ポリシリコン層とが、互いに接して直列接続されて構成され、
前記第１及び第２ノンドープポリシリコン層には共に、前記半導体装置の製造工程中に不作為にて前記第１導電型及び前記第２導電型のいずれか一方の不純物が微量だけ含有されていることを特徴とする半導体装置。
【請求項１１】
第１ノードと第２ノードとの間に抵抗器を有する半導体装置において、
前記抵抗器は、前記第１，第２ノード間にて、第１導電型ポリシリコン層と、第１ノンドープポリシリコン層と、第２導電型ポリシリコン層と、第２ノンドープシリコン層と、第１導電型ポリシリコン層とが、互いに接して直列接続して構成され、
前記第１及び第２ノンドープポリシリコン層には共に、前記半導体装置の製造工程中に不作為にて第１導電型及び第２導電型のいずれか一方の不純物が微量だけ含有されていることを特徴とする半導体装置。
【請求項１２】
請求項９乃至１１のいずれかにおいて、
前記第１導電型がＮ型であり、前記第２導電型がＰ型であることを特徴とする半導体装置。
【請求項１３】
請求項９乃至１１のいずれかにおいて、
前記第１導電型がＰ型であり、前記第２導電型がＮ型であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出装置、ジャイロセンサ、電子機器及び半導体装置に関する。
【背景技術】
【０００２】
デジタルカメラ、ビデオカメラ、携帯電話機、カーナビゲーションシステム等の電子機器には、外的な要因で変化する物理量を検出するためのジャイロセンサ（物理量トランスデューサ）が組み込まれている。このようなジャイロセンサは、角速度等の物理量を検出し、いわゆる手振れ補正、姿勢制御、ＧＰＳ自律航法などに用いられる。
【０００３】
近年、ジャイロセンサの軽量小型化と共に高い検出精度も要求され、ジャイロセンサの１つとして圧電型の振動ジャイロセンサが注目されている。そのなかでも、圧電材料として水晶が用いられる水晶圧電振動ジャイロセンサは、多くの装置への組み込み向けに最適なセンサとして期待が寄せられている。この振動ジャイロセンサでは、回転によって発生するコリオリ力に対応した物理量を検出している（特許文献１）。
【０００４】
このような振動ジャイロセンサでは、振動子の軽量小型化に伴い、振動子からの出力信号（出力電流）は非常に微弱な信号になっている。従って、このような微弱な出力信号に基づき所望信号（コリオリ力等の物理量に応じた信号）を検出する検出装置には、無歪み・低ノイズで、且つできるだけ大きなゲインで所望信号を検出できる性能が要求される。
【０００５】
ここで、振動子からの微弱な出力信号を増幅するために、演算増幅器と、前記演算増幅器の帰還経路に並列接続された帰還キャパシタ及び帰還抵抗器とを含み、ローパスフィルタの周波数特性を有する電荷−電圧変換回路（Ｑ／Ｖ変換回路またはチャージアンプともいう）が用いられる。
【０００６】
電荷−電圧変換回路のカットオフ周波数ｆｃ＝１／２πＣＲが振動子からの出力信号の周波数ｆｄよりも十分に小さくなるように、帰還キャパシタの容量値Ｃ、帰還抵抗器の抵抗値Ｒを設定する。これにより位相が−９０度だけ変化する。このため、帰還抵抗器の抵抗値Ｒは十分に大きく設定され、従来、単位面積当たりの抵抗値が１００Ω−１ＫΩ程度のポリシリコンで形成される帰還抵抗器のサイズを、幅１μｍで長さを１０−１００ｍｍに設定していた。
【０００７】
このような帰還抵抗器の抵抗値を例えば数十ＭΩ確保するとなると、面積が大きくなる。抵抗器の面積が大きくなると浮遊容量の値も大きくなるばかりか、固体ばらつきが±４０％にもなり、増幅率が変動してしまう。また、帰還抵抗器で発生する熱雑音も大きく、Ｓ／Ｎ精度に制約を受ける等の弊害があった。
【０００８】
なお、ノンドープポリシリコンを用いて高抵抗を形成する従来技術として、特許文献２及び特許文献３がある。
【特許文献１】特開平３−２２６６６２０号公報
【特許文献２】特開平２−７０１１８号公報
【特許文献３】特開平６−１３５７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、帰還抵抗器等の抵抗値を、小面積でありながら例えば１０ＧΩ程度の高抵抗にし、もってＳ／Ｎ比を向上できる検出装置、ジャイロセンサ、電子機器及び半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一態様は、駆動振動モードの固有共振周波数ｆｄで、振動子の駆動素子を励振させる駆動回路と、前記振動子の検出素子からの出力信号を受け、所望信号を検出する検出回路とを有する検出装置において、前記検出回路は、前記振動子からの出力信号を増幅する増幅回路と、ゲインを可変に制御して感度調整を行う感度調整回路と、参照信号に基づいて同期検波を行う同期検波回路とを含み、前記増幅回路は、前記振動子からの正相の前記出力信号が入力される第１の電荷−電圧変換回路と、前記振動子からの逆相の前記出力信号が入力される第２の電荷−電圧変換回路と、前記第１，第２の電荷−電圧変換回路の出力が入力される差動増幅回路とを含み、前記第１，第２の電荷−電圧変換回路の各々は、演算増幅器と、前記演算増幅器の帰還経路に並列接続された帰還キャパシタ及び帰還抵抗器とを含み、かつ、カットオフ周波数ｆｃ（ｆｃ＝１／２πＣＲ、Ｃは帰還キャパシタの容量値、Ｒは帰還抵抗器の抵抗値）が、前記演算増幅器に入力される前記出力信号の前記周波数ｆｄよりも小さく設定された、ローパスフィルタの周波数特性を有し、前記帰還抵抗器は、前記帰還経路にて、第１導電型ポリシリコン層と、ノンドープポリシリコン層と、第１導電型ポリシリコン層とが、互いに接して直列接続されて構成され、前記ノンドープポリシリコン層には、前記検出装置の製造工程中に不作為にて第２導電型不純物が微量だけ含有されていることを特徴とする。
【００１１】
ここで第１型ポリシリコン層とは、ノンドープポリシリコンをメタル配線層へと接続する、ポリシリコンとメタルのコンタクトを意味している。
【００１２】
本発明の一態様では、帰還経路にノンドープポリシリコンが接続されることで、帰還抵抗器には、帰還方向及び非帰還方向の双方にて、ｐＡからｎＡオーダー程度の電流が流れる。この結果、帰還抵抗器の抵抗値を高抵抗として利用でき、しかも、帰還抵抗器が小型サイズ化される。帰還抵抗器の小型サイズ化により浮遊容量が低減し、固体ばらつきも減るので、増幅率の変動を低減できる。なお、半導体製造工程では、第１，第２導電型の不純物注入が実施されるが、その際に、マスクされた領域にもいずれかの導電型の不純物がごく微量だけ、ノンドープシリコン層に不作為にて含有されてしまう。本発明の一態様はこの現象を利用したもので、第２導電型不純物がノンドープシリコン層にごく微量だけ注入される減少を利用して、帰還抵抗器を高抵抗に製造できる。一般的にはノンドープ部分はわずかにＰ型になるとされ、これをＮ型ポリシリコンではさむことが、もっとも高抵抗が得やすい。
【００１３】
本発明の他の態様では、前記帰還抵抗器は、前記帰還経路に第1帰還抵抗器と第2帰還抵抗器とが直列接続されて構成され、前記第1帰還抵抗器は第１導電型ポリシリコン層と、第１ノンドープポリシリコン層と、第１導電型ポリシリコン層とが直列接続されて構成され、
前記第２帰還抵抗器は、第２導電型ポリシリコン層と、前記第２ノンドープポリシリコン層と、第２導電型ポリシリコン層とが、互いに接して直列接続されて構成され、
前記第１及び第２ノンドープポリシリコン層には共に、前記検出装置の製造工程中に不作為にて第１導電型及び第２導電型のいずれか一方の不純物が微量だけ含有されている。
【００１４】
こうすると第１及第２ノンドープポリシリコン層の双方に含有される微量の不純物が第１導電型か第２導電型かどちらであっても、一方の帰還抵抗器はＰＮ逆接合となり、より高抵抗を保つことができる。
【００１５】
本発明のさらに他の態様では、前記帰還抵抗器は、前記帰還経路にて、第１導電型ポリシリコン層と、第１ノンドープポリシリコン層と、第２導電型ポリシリコン層と、第２ノンドープシリコン層と、第１導電型ポリシリコン層とが、互いに接して直列接続して構成され、
前記第１及び第２ノンドープポリシリコン層には共に、前記検出装置の製造工程中に不作為にて第１導電型及び第２導電型のいずれか一方の不純物が微量だけ含有されている。
【００１６】
この場合も、本発明の他の態様と同じく、第１及第２ノンドープポリシリコン層の双方に含有される微量の不純物が第１導電型か第２導電型かどちらであっても、第１，第２ポリシリコン層のいずれかを用いて高抵抗を保つことができる。
【００１７】
本発明の上述した各態様では、前記カットオフ周波数ｆｃは、前記周波数ｆｄよりも３桁以上小さくすることができる。
【００１８】
こうすると、帰還抵抗器の抵抗値が桁違いでばらついても、演算増幅器でのゲインと位相のばらつきを、無視できる程度に小さくすることができる。
【００１９】
本発明の他の態様は、上述した帰還抵抗器を含んで構成されるジャイロセンサ、電子機器、あるいは上述した帰還抵抗器と同じ構成を抵抗器に使用した半導体装置を定義している。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２１】
１．電子機器、ジャイロセンサ
図１に本実施形態の検出装置３０を含むジャイロセンサ５１０と、ジャイロセンサ５１０を含む電子機器５００の構成例を示す。なお電子機器５００、ジャイロセンサ５１０は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、携帯電話機、カーナビゲーションシステム、ロボット、ゲーム機、携帯型情報端末等の種々のものが考えられる。
【００２２】
電子機器５００はジャイロセンサ５１０と処理部５２０を含む。またメモリ５３０、操作部５４０、表示部５５０を含むことができる。処理部（ＣＰＵ、ＭＰＵ等）５２０はジャイロセンサ５１０等の制御や電子機器５００の全体制御を行う。また処理部５２０は、ジャイロセンサ（物理量トランスデューサ）５１０により検出された角速度情報（物理量）に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、ＧＰＳ自律航法などのための処理を行う。メモリ（ＲＯＭ、ＲＡＭ等）５３０は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部５４０はユーザが電子機器５００を操作するためのものであり、表示部５５０は種々の情報をユーザに表示する。
【００２３】
ジャイロセンサ５１０は振動子１０、検出装置３０を含む。図１の振動子１０は、水晶などの圧電材料の薄板から形成される音叉型の圧電振動子であり、駆動用振動子１１、１２と、検出用振動子１６、１７を含む。駆動用振動子１１、１２には駆動端子２、４が設けられ、検出用振動子１６、１７には検出端子６、８が設けられている。
【００２４】
検出装置３０が含む駆動回路４０は、駆動信号（駆動電圧）を出力して振動子１０（広義には物理量トランスデューサ）を駆動し、振動子１０からフィードバック信号を受ける。これにより振動子１０を励振させる。検出回路６０は、駆動信号により駆動される振動子１０から検出信号（検出電流、電荷）を受け、検出信号から所望信号（コリオリ力信号）を検出（抽出）する。
【００２５】
具体的には、駆動回路４０からの交流の駆動信号（駆動電圧）が駆動用振動子１１の駆動端子２に印加される。すると逆電圧効果によって駆動用振動子１１が振動を開始し、音叉振動により駆動用振動子１２も振動を開始する。この時、駆動用振動子１２の圧電効果によって発生する電流（電荷）が、駆動端子４からフィードバック信号として駆動回路４０にフィードバックされる。これにより振動子１０を含む発振ループが形成される。
【００２６】
駆動用振動子１１、１２が振動すると、検出用振動子１６、１７が図１に示す方向で振動速度ｖで振動する。すると、検出用振動子１６、１７の圧電効果によって発生する電流（電荷）が、検出信号として検出端子６、８から出力される。すると、検出回路６０は、この振動子１０からの検出信号を受け、コリオリ力に応じた信号である所望信号（所望波）を検出する。即ち、検出軸１９を中心に振動子１０（ジャイロセンサ）が回転すると、振動速度ｖの振動方向と直交する方向にコリオリ力Ｆｃが発生する。例えば検出軸１９を中心に回転したときの角速度をωとし、振動子の質量をｍとし、振動子の振動速度をｖとすると、コリオリ力はＦｃ＝２ｍ・ｖ・ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号（センサ信号）を検出（抽出）することで、ジャイロセンサ（振動子）の回転角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部５２０は、手振れ補正、姿勢制御、或いはＧＰＳ自律航法等のための種々の処理を行うことができる。
【００２７】
なお振動子１０には、駆動側共振周波数ｆｄと検出側共振周波数ｆｓがある。具体的には、駆動用振動子１１、１２の固有共振周波数（駆動振動モードの固有共振周波数）がｆｄであり、検出用振動子１６、１７の固有共振周波数（検出振動モードの固有共振周波数）がｆｓである。この場合に、駆動用振動子１１、１２と検出用振動子１６、１７とが不要な共振結合を起こさないように、ｆｄとｆｓの間に一定の周波数差を持たせている。この周波数差である離調周波数Δｆ＝｜ｆｄ−ｆｓ｜は、ｆｄ、ｆｓに比べて十分に小さな周波数に設定されている。
【００２８】
なお図１では、振動子１０が音叉型である場合の例を示しているが、本実施形態の振動子１０はこのような構造に限定されない。例えばＴ字型やダブルＴ字型等であってもよい。また振動子１０の圧電材料は水晶以外であってもよい。
【００２９】
２．検出装置
図２に本実施形態の検出装置３０の構成例を示す。なお検出装置３０は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００３０】
検出装置３０は、振動子１０を駆動して振動子を励振させる駆動回路４０と、振動子１０からの出力信号（電荷、電流）を受け、所望信号（所望波）を検出する検出回路６０を含む。
【００３１】
駆動回路（発振回路）４０は、電流を電圧に変換するＩ／Ｖ変換回路４２と、自動ゲイン制御を行うＡＧＣ（Automatic Gain Control）回路４４と、２値化回路（コンパレータ）４６を含む。駆動回路４０では、ジャイロセンサの感度を一定に保つために、振動子１０（駆動用振動子）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのＡＧＣ回路４４が設けられる。具体的にはＡＧＣ回路４４は、入力信号ＩＤの振幅（振動子の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。なお、発振ループでの位相シフトが０度になるように位相が調整される。また発振起動時には、高速な発振起動を可能にするために、発振ループのゲインは１よりも大きなゲインに設定される。
【００３２】
Ｉ／Ｖ変換回路４２は、振動子１０からの信号ＩＤである電流（電荷）を電圧に変換して、駆動信号ＶＤ１として出力する。このＩ／Ｖ変換回路４２は、キャパシタ、抵抗、オペアンプにより実現できる。
【００３３】
ＡＧＣ回路４４は、駆動信号ＶＤ１を監視して、発振ループのゲインを制御する。このＡＧＣ回路４４は、発振ループ内の発振振幅を制御するためのゲインコントロールアンプ（ＧＣＡ）や、発振振幅に応じてゲインコントロールアンプのゲインを調整するための制御電圧を出力するゲイン制御回路を含むことができる。また、このゲイン制御回路は、Ｉ／Ｖ変換回路４２からの交流の駆動信号ＶＤ１を直流信号に変換する整流回路（全波整流回路）や、整流回路からの直流信号の電圧と基準電圧との差分に応じた制御電圧を出力する回路などを含むことができる。
【００３４】
２値化回路４６は、正弦波である駆動信号ＶＤ１の２値化処理を行い、２値化処理により得られた参照信号（同期信号）ＲＳを同期検波回路１００に出力する。またこの参照信号ＲＳをフィルタ部１１０（ＳＣＦ１１４）に対しても出力する。この２値化回路４６は、Ｉ／Ｖ変換回路４２からの正弦波（交流）の信号ＶＤ１が入力されて、矩形波の参照信号ＲＳを出力するコンパレータにより実現できる。なおＩ／Ｖ変換回路４２と２値化回路４６の間や２値化回路４６と同期検波回路１００の間に他の回路を設けてもよい。例えばハイパスフィルタや移相回路（位相シフタ）などを設けてもよい。
【００３５】
検出回路６０は、増幅回路７０、感度調整回路８０、オフセット調整回路９０、同期検波回路１００、フィルタ部１１０を含む。なおこれらの一部を省略する構成としてもよい。
【００３６】
増幅回路７０は、振動子１０からの出力信号ＩＳＰ、ＩＳＭを増幅する。この増幅回路７０は、Ｑ／Ｖ変換回路７２、７４、差動増幅回路７６を含む。Ｑ／Ｖ変換回路７２、７４は、振動子１０からの信号ＩＳＰ、ＩＳＭを受け、振動子１０で発生した電荷（電流）を電圧に変換する。差動増幅回路７６は、Ｑ／Ｖ変換回路７２、７４からの信号ＶＳ１Ｐ、ＶＳ１Ｍの差動増幅を行う。
【００３７】
図３（Ａ）にＱ／Ｖ変換回路７２、７４の構成例を示す。Ｑ／Ｖ変換回路７２、７４は、ノードＮＡ１とＮＡ２の間に設けられる帰還キャパシタＣＡ１及び帰還抵抗器ＲＡ１と、オペアンプ（演算増幅器）ＯＰＡを含み、ローパスフィルタの周波数特性を有する。オペアンプＯＰＡの反転入力端子（−）には入力ノードＮＡ１が接続され、非反転入力端子（＋）には基準電源電圧ＡＧＮＤ（アナロググランド）のノードが接続される。
【００３８】
図３（Ａ）の回路をＱ／Ｖ変換回路として機能させる場合には、カットオフ周波数ｆｃ＝１／２πＣＲが共振周波数ｆｄよりも十分に小さくなるように、帰還キャパシタＣＡ１の容量値Ｃと帰還抵抗器ＲＡ１の抵抗値Ｒを設定する。これにより位相が−９０度だけ変化するようになる。なお、帰還抵抗器ＲＡ１の構成については後述する。
【００３９】
一方、図３（Ａ）の回路を、図２のＩ／Ｖ変換回路４２として機能させる場合には、カットオフ周波数ｆｃ＝１／２πＣＲが共振周波数ｆｄよりも十分に大きくなるように、帰還キャパシタＣＡ１の容量値Ｃと帰還抵抗器ＲＡ１の抵抗値を設定する。この場合には位相がほとんど変化しないため、図２の参照信号ＲＳの位相を＋９０度又は−９０度だけ変化させるための移相回路が必要になる。
【００４０】
図３（Ｂ）に差動増幅回路７６の構成例を示す。差動増幅回路７６は、抵抗ＲＢ１、ＲＢ２、ＲＢ３、ＲＢ４とオペアンプＯＰＢを含む。抵抗ＲＢ１、ＲＢ２の抵抗比と、抵抗ＲＢ３、ＲＢ４の抵抗比とを等しくすることで、図３（Ｂ）の差動増幅回路７６は、互いに逆相の信号である第１、第２の入力信号（ＶＳ１Ｐ、ＶＳ１Ｍ）の差分を増幅する差動増幅を行う。これにより、センサ信号（所望信号）と同相の不要信号（妨害信号）である静電結合漏れ信号を除去できる。
【００４１】
図２の感度調整回路８０は、感度の調整処理を行う。具体的にはゲインを可変に制御して感度調整を行う。この感度調整回路８０は、例えば感度の調整データに基づいてその抵抗値が可変に制御される可変抵抗や、可変抵抗の抵抗値（抵抗比）で決まるゲイン（増幅率）で信号を増幅するためのオペアンプなどを含むことができる。また、感度調整回路８０は、可変ゲインアンプとして動作すると共にハイパスフィルタとして動作することが望ましく、アクティブフィルタであるハイパスフィルタと可変ゲインアンプとで、オペアンプが共用されることが更に望ましい。
【００４２】
オフセット調整回路９０は、オフセットの調整処理を行う。具体的には、検出装置３０の出力信号ＶＳＱの初期オフセット電圧を除去する調整を行う。例えばティピカル温度である２５℃の時に、出力信号ＶＳＱの電圧が基準出力電圧と一致するようにオフセットの調整処理を行う。
【００４３】
同期検波回路（検波回路、検波器）１００は、増幅後の信号ＶＳ５に対して、参照信号（参照クロック）ＲＳに基づいて同期検波を行う。この同期検波により、センサ信号に対して９０度の位相差がある不要信号である機械振動漏れ信号を除去できる。
【００４４】
フィルタ部１１０は、同期検波後の信号ＶＳ６のフィルタ処理を行う。具体的には、高周波成分を除去するローパスフィルタ処理を行う。
【００４５】
図４に検出装置３０の動作を説明するための信号波形例を示す。駆動信号ＶＤ１は、その周波数が駆動側固有周波数ｆｄとなる正弦波である。この駆動信号ＶＤ１を２値化回路４６により２値化することで、矩形波の参照信号ＲＳが得られる。同期検波回路１００に入力される信号ＶＳ５（センサ信号）は、コリオリ力の大きさ（角速度）に応じて振幅変調（ＡＭ変調）されている。この信号ＶＳ５を、参照信号ＲＳにより同期検波し、得られた信号ＶＳ６をフィルタ部１１０により平滑化することで、所望信号のＤＣ成分が信号ＶＳＱとして出力されるようになる。即ち信号ＶＳＱの電圧レベルが、コリオリ力の大きさに応じた電圧レベルになり、この電圧レベルを求めることでジャイロセンサの回転角速度を得ることができる。
【００４６】
３．不要信号
センサ信号には、所望信号（所望波）と不要信号（不要波）が混在している。また不要信号の振幅は一般的に所望信号の振幅の１００〜５００倍程度となるため、検出装置３０に対する要求性能は高くなる。この不要信号には、機械振動漏れや、静電結合漏れや、離調周波数Δｆや、２ｆｄ（２ωｄ）や、ＤＣオフセットなどに起因するものがある。
【００４７】
機械振動漏れの不要信号は、駆動用振動子１１、１２の振動成分が、基部１５を介して検出用振動子１６、１７に機械的に漏れることで生じる。信号ＩＳＰに重畳される機械振動漏れの不要信号と信号ＩＳＭに重畳される機械振動漏れの不要信号は互いに逆相になるため、差動増幅回路７６によっては除去できない。しかしながら、信号ＶＳ５に重畳される機械振動漏れの不要信号は、所望信号と９０度の位相差を持つため、同期検波回路１００により除去できる。一方、静電結合漏れの不要信号は、駆動用振動子１１、１２の振動成分が、振動子１０と検出装置３０のＩＣとの間の寄生容量を介した容量結合により漏れることで生じる。信号ＩＳＰに重畳される静電結合漏れの不要信号と信号ＩＳＭに重畳される静電結合漏れの不要信号は互いに同相になるため、差動増幅回路７６により除去できる。２ｆｄの不要信号は、何らかの原因で振動子が、２ｆｄの高調波の周波数で振動することにより発生する。ＤＣオフセットの不要信号は、入力リーク、静電結合漏れのアンバランス、センサ信号と参照信号との間に存在する位相ずれ、参照信号のデューティのずれ、回路ブロックが有するＤＣオフセットなどに起因して発生する。
【００４８】
次に、図５（Ａ）〜図５（Ｃ）の周波数スペクトラムを用いて不要信号の除去について詳細に説明する。図５（Ａ）は同期検波前の周波数スペクトラムである。図５（Ａ）に示すように、同期検波前のセンサ信号では、ＤＣの周波数帯域にはＤＣオフセットの不要信号が存在する。またｆｄの周波数帯域には、機械振動漏れの不要信号と所望信号が存在する。
【００４９】
図５（Ｂ）は同期検波後の周波数スペクトラムである。図５（Ａ）のｆｄの周波数帯域の所望信号は、図５（Ｂ）に示すように同期検波後はＤＣの周波数帯域に現れる。また図５（Ａ）のＤＣの周波数帯域の不要信号（ＤＣオフセット）は、図５（Ｂ）に示すように同期検波後はｆｄの周波数帯域に現れる。また図５（Ａ）のｆｄの周波数帯域の不要信号（機械振動漏れ）は、図５（Ｂ）に示すように同期検波後は２ｆｄの周波数帯域に現れる。なお図５（Ａ）において２ｆｄの周波数帯域に不要信号が存在した場合には、同期検波後は３ｆｄ及びｆｄの周波数帯域に現れるようになる。また検波後の混入ノイズは、同期検波回路１００の後段の回路が発生するノイズなどである。
【００５０】
図５（Ｃ）はフィルタ処理後の周波数スペクトラムである。同期検波後の信号をフィルタ部１１０で平滑化（ＬＰＦ）することで、ｆｄ、２ｆｄ等の周波数帯域の不要信号の周波数成分が除去されている。
【００５１】
所望信号は、図４で説明したように振幅変調されているため、Ａ（ｔ）ｓｉｎ（ωｄ×ｔ）と表すことができる。また機械漏れ振動の不要信号（妨害波）は、所望信号と位相が９０度ずれているため、Ｂｓｉｎ（ωｄ×ｔ＋π／２）と表すことができる。また、センサ信号は所望信号と不要信号の和であるため、Ａ（ｔ）ｓｉｎ（ωｄ×ｔ）＋Ｂｓｉｎ（ωｄ×ｔ＋π／２）と表すことができる。また駆動信号は、Ｃｓｉｎ（ωｄ×ｔ）と表すことができる。なおＡ（ｔ）、Ｂ、Ｃは振幅であり、ωｄ＝２πｆｄである。
【００５２】
同期検波は、センサ信号と駆動信号（参照信号）の乗算とみなすことができる。従って、センサ信号のうち所望信号については、
Ａ（ｔ）ｓｉｎ（ωｄ×ｔ）×Ｃｓｉｎ（ωｄ×ｔ）
＝｛（Ａ（ｔ）×Ｃ）／２｝×｛１−ｃｏｓ（２ωｄ×ｔ）｝
となる。従って図５（Ｂ）に示すように、同期検波後に所望信号はＤＣ並びに２ｆｄの周波数帯域に現れるようになる。
【００５３】
一方、センサ信号のうち機械振動漏れの不要信号については、
Ｂｓｉｎ（ωｄ×ｔ＋π／２）×Ｃｓｉｎ（ωｄ×ｔ）
＝｛−（Ｂ×Ｃ）／２｝×ｃｏｓ（２ωｄ×ｔ＋π／２）
となる。従って図５（Ｂ）に示すように、同期検波後に機械振動漏れの不要信号は２ｆｄ（２ωｄ）の周波数帯域に現れ、ＤＣには現れない。
【００５４】
次に、図６（Ａ）〜図６（Ｄ）の模式図を用いて同期検波について説明する。なお実際には、不要信号（機械漏れ振動）の振幅Ｂは所望信号の振幅Ａ（ｔ）の１００〜５００倍程度になるが、図面の都合上、振幅Ａ（ｔ）とＢを等しくしてある。
【００５５】
図６（Ａ）のように所望信号の位相と参照信号（駆動信号）の位相が完全に揃っている場合には、同期検波後に所望信号と不要信号は図６（Ｂ）のようになる。即ち所望信号は、完全な全波整流波形になり、不要信号は、正の部分と負の部分の面積が等しい波形になる。従って、フィルタ部１１０で平滑化することにより、所望信号のＤＣ成分が信号ＶＳＱとして出力されるようになり、不要信号の成分が信号ＶＳＱとして現れることはない。
【００５６】
一方、図６（Ｃ）のように所望信号の位相と参照信号（駆動信号）の位相がγだけずれている場合には、同期検波後に所望信号と不要信号は図６（Ｄ）のようになる。即ち所望信号は、完全な全波整流波形ではなく、負の成分を含む。また、不要信号は、正の部分と負の部分の面積が等しくならない。従って、フィルタ部１１０での平滑化で得られる信号ＶＳＱにおいて、所望信号のＤＣ成分が図６（Ｂ）の場合よりも小さくなると共に、不要信号の成分が信号ＶＳＱとして現れるようになる。
【００５７】
４．感度調整
ジャイロセンサ５１０では、感度が所与の基準値に一致するように、検出装置３０の全体のゲインの調整を行う感度調整が行われる。この感度（Ｖ／度／ｓｅｃ）は、図７の出力電圧ＶＱ（ＶＳＱの電圧）の単位角速度当たりの変化量であり、出力電圧ＶＱの直線の傾きに相当する。この感度調整の後に、後述するオフセット調整が行われる。
【００５８】
これまでは、感度調整のやりやすさ、わかりやすさの観点から、このような感度を調整する回路は、図２のフィルタ部１１０の後段側に設けられていた。即ち不要信号などを除去して、ＤＣ（直流）信号になった後に、感度調整を行うのが一般的であった。
【００５９】
しかしながら、感度調整回路をフィルタ部１１０の後段側に設けると、システムノイズが増加してしまうことが判明した。即ちフィルタ部１１０のローパスフィルタ処理により、ＤＣ信号になった後に感度調整を行うと、感度調整回路自体が発生するノイズが、出力電圧ＶＱに現れてしまう。またフリッカノイズ（１／ｆノイズ）は、周波数が低いほど大きくなるため、ＤＣ信号の状態で感度調整を行うと、フリッカノイズの悪影響も大きくなる。更に、ゲイン調整を行う感度調整回路を後段側に設けると、所望信号のみならず、感度調整回路の前段側の回路が発生するノイズについても増幅されてしまい、Ｓ／Ｎ比が劣化する。
【００６０】
そこで本実施形態では図２に示すように、感度調整回路８０を同期検波回路（検波器）１００の前段側に設けている。具体的には増幅回路７０と同期検波回路１００（オフセット調整回路）の間に感度調整回路８０を設けている。
【００６１】
このように同期検波回路１００の前段側に感度調整回路８０を設ければ、ＤＣ信号ではなく、周波数ｆｄの信号の状態で感度調整が行われるようになる。従って、周波数が高いほど小さくなるフリッカノイズ（１／ｆノイズ）の悪影響を最小限に抑えることができる。例えばｆｄ＝１０ＫＨｚ〜１００ＫＨｚであるとすると、ＤＣ信号で感度調整を行う場合に比べて、フリッカノイズを例えば１／１０Ｋ〜１／１００Ｋ程度に低減できる。また感度調整回路８０自体に発生したノイズは、図５（Ｂ）に示すように同期検波によりｆｄの周波数帯域に現れ、フィルタ部１１０により除去できる。従って、感度調整回路８０自体に発生したノイズの悪影響も低減できる。更に、フィルタ部１１０の後段側に感度調整回路を設ける場合に比べて、感度調整回路８０の前段側の回路ブロックの数が減るため、これらの回路ブロックのノイズを感度調整回路８０が増幅することによるＳ／Ｎ比の劣化を、最小限に抑えることができる。
【００６２】
５．Ｑ／Ｖ変換回路の帰還抵抗器
本発明者は、帰還抵抗器ＲＡ１の抵抗値Ｒを例えば１０ＧΩ程度の高抵抗値とすることを企図した。そのために、半導体製造時に、ノンドープポリシリコン層には、ロットや工場の条件等に基づいて、微量のＰ型不純物及びＮ型不純物の一方が含有される。この現象のメカニズムは解明されていないが、ある工場の半導体製造時には、たとえばＰ型不純物のみが半導体基板上のノンドープポリシリコン層に意図せずに不作為にて含有され、それとは異なる工場の半導体製造時には、たとえばＮ型不純物のみが半導体基板上のノンドープポリシリコン層に意図せずに不作為にて含有される。つまり、同一の半導体基板上に複数のノンドープポリシリコン層が形成された場合、その複数のノンドープポリシリコン層には、Ｐ型不純物あるいはＮ型不純物の一方のみが含有される。
【００６３】
５．１．帰還抵抗器の基本構成とその原理
図８は、図３（Ａ）に示すＱ／Ｖ変換回路に接続される帰還抵抗器ＲＡ１の基本構成を示している。図８において、第１ノードＮＣ１及び第２ノードＮＣ２間の帰還経路の電流帰還方向を説明のため便宜的に矢印Ａとする。実際は帰還抵抗器ＲＡ１に流れる電流は交流電流のため両方向に流れる。この帰還抵抗器ＲＡ１は、ノンドープポリシリコン層２００と、電流帰還方向Ａにてノンドープポリシリコン層２００よりも上流側のＮ型ポリシリコン層２１０と、ノンドープポリシリコン層２００よりも下流側のＮ型ポリシリコン層２２０とが直列接続されて構成されている。Ｎ型ポリシリコン層２１０にはコンタクトが形成され、第１ノードＮＣ１に配線される。Ｎ型ポリシリコン層２２０にはコンタクトが形成され、第２ノードＮＣ２に配線される。なお、図８に示す帰還抵抗器ＲＡ１は、例えば幅１０μｍ、長さ２０〜３０μｍにて形成でき、従来よりも大幅に小型サイズ化できる。帰還抵抗器ＲＡ１の小型サイズ化により、浮遊容量が小さくなり、演算増幅器ＯＰＡでの増幅率の変化を小さくできる。
【００６４】
図９は、図８に示すＱ／Ｖ変換回路の等価回路図である。図８のノンドープポリシリコン層２００は、半導体製造工程中にマスクがされて不純物が注入されない状態にしても、上述したように、Ｐ型不純物及びＮ型不純物の一方が極微量だけ含有されてしまう。従って、ノンドープポリシリコン層２００は、極微量のＰ−型ポリシリコン層または極微量のＮ−型ポリシリコン層と等価となる。ノンドープポリシリコン層２００が極微量のＰ−型ポリシリコン層となった場合、極微量のＰ型不純物を含むノンドープポリシリコン層２００とＮ型ポリシリコン層２１０とで、ＰＮ接合が形成される。一般的にはＰ−型とされるが、この量は微量であるため，このＰＮ接合は濃度の高いＰＮ接合とは全く違う特性を示す。つまり、ｐＡ〜ｎＡオーダー程度の非線形なＩ−Ｖカーブを描く。
【００６５】
本実施形態では、ノンドープポリシリコン層２００に極微量のＰ型またはＮ型不純物を人為的に打ち込むのではなく、半導体製造時に不作為に含有されてしまう現象を積極的に利用することで、高抵抗の帰還抵抗器ＲＡ１を実現できる。しかも、一般的にはＰ−型とされるノンドープシリコン層２００の両側をそれとは逆のタイプのポリシリコンではさむことにより、高抵抗値を保障できる。なお、この高抵抗値は、電流帰還方向Ａとは逆方向に電流が流れる場合にも同様にして確保できる。また、ノンドープシリコン層２００がＮ−型となる場合には、ドープとシリコン層２１０，２２０をＰ＋型としておけば、上記と同様に高抵抗が確保される。
【００６６】
５．２．帰還抵抗器の他の構成例
図１０は、帰還抵抗器ＲＡ１の他の構成例を示している。図１０では、便宜的に設定した電流帰還方向Ａである帰還経路に、第１帰還抵抗器２３０Ａと第２帰還抵抗器と２３０Ｂが直列接続されて、帰還抵抗器ＲＡ１が構成されている。
【００６７】
つまり、図１０では、図８のノンドープポリシリコン層は、互いに分離された第１及び第２ノンドープポリシリコン層２００Ａ，２００Ｂを有する。第１帰還抵抗器２３０Ａは、第１ノンドープポリシリコン層２００Ａを挟んだ両側にＮ型ポリシリコン層２１０Ａ，２１０Ｂを有し、第２帰還抵抗器２３０Ａは、第２ノンドープポリシリコン層２００Ｂを挟んだ両側にＰ型ポリシリコン層２２０Ａ，２２０Ｂを有する。
【００６８】
ここで、図１０とは異なり、第１帰還抵抗器２３０Ａを第２帰還抵抗器２３０Ｂよりも、電流帰還方向Ａにて上流に配置しても構わない。
【００６９】
図１０の第１，第２のノンドープポリシリコン層２００Ａ，２００Ｂが共に、Ｐ型不純物を微量に含有した場合、第２の帰還抵抗器２３０ＢにはＰＮ接合は生じないが、第１の帰還抵抗器２３０Ａでは、Ｐ型不純物を微量に含有したノンドープポリシリコン層２００Ａの両側にＰＮ接合面が生ずる。この結果、帰還抵抗器２３０Ａは図１１（Ａ）に示すように、Ｐ型不純物を微量に含有したノンドープポリシリコン層２００ＡとＮ型ポリシリコン層２１０Ａとで、電流帰還方向Ａにて逆方向接続されたＰＮ接合ＤＩ１が形成される。また、Ｐ型不純物を微量に含有したノンドープポリシリコン層２００ＡとＮ型ポリシリコン層２１０Ｂとで順方向接続されたＰＮ接合ＤＩ２が形成される。これらのＰＮ接合は一般的なダイオード接合とは相違し、帰還抵抗器２３０ＡのＩ−Ｖ特性はｐＡからｎＡの電流が流れるような非線形な特性を示す。ここで第２の帰還抵抗器２３０ＢはＰＮ接合は生じないが、第１の帰還抵抗器２３０Ａは第２の帰還抵抗器２３０Ｂに比べて少し抵抗が大きい特性を示す。両者を直列にすることにより、ノンドープ層がどちらの不純物タイプになっても、高抵抗を保つことができる。
【００７０】
一方、図１０の第１，第２のノンドープポリシリコン層２００Ａ，２００Ｂが共に、Ｎ型不純物を微量に含有した場合、第１の帰還抵抗器２３０ＡにはＰＮ接合は生じないが、第２帰還抵抗器２３０Ｂでは、Ｎ型不純物を微量に含有したノンドープポリシリコン層２００Ｂの両側にＰＮ接合面が生ずる。この結果、図１１（Ｂ）に示すように、Ｎ型不純物を微量に含有したノンドープポリシリコン層２００ＢとＰ型ポリシリコン層２２０Ａとで、電流帰還方向Ａにて逆方向接続されたＰＮ接合ＤＩ１が形成される。また、Ｎ型不純物を微量に含有したノンドープポリシリコン層２００ＢとＰ型ポリシリコン層２２０Ｂとで、順方向接続されたＰＮ接合ＤＩ２が形成される。帰還抵抗器２３０ＢはＮ型のノンドープ層をＰ型ではさむことにより、高抵抗が実現できる。帰還抵抗器２３０Ａは２３０Ｂに比べて抵抗は低い。従ってこれらを直列接続することにより、さらに高抵抗を実現できる。なお、この高抵抗値は、電流帰還方向Ａとは逆方向に電流が流れる場合にも同様にして確保できる。
【００７１】
一般的にはノンドープポリシリコンは同一の工場では同一のタイプでＰ型が多いとされているが、もし何らかの理由でＮ型となったとしても本発明によれば高抵抗を保つことができる。
【００７２】
５．３．帰還抵抗器のさらに他の構成例
図１２（Ａ）及び図１２（Ｂ）は、図１０のように２つの抵抗器２４０Ａ，２４０Ｂを配線で接続する必要のない他の構成例と、その等価回路を示している。図１２（Ａ）に示す帰還抵抗器ＲＡ１は、第１帰還抵抗器２４０Ａが第２帰還抵抗器２４０Ｂよりも電流帰還方向Ａの下流側に配置されている。そして、Ｎ型ポリシリコン層２１０は、第１，第２帰還抵抗器２４０Ａ，２４０Ｂに共用されている。これにより、第１，第２帰還抵抗器２４０Ａ，２４０Ｂを配線で接続する必要がない。
【００７３】
第１帰還抵抗器２４０Ａには、第１ノンドープポリシリコン２００Ａよりも便宜的に設定した電流帰還方向Ａの下流側に、第１ノンドープポリシリコン層２００Ａと接する追加のＰ型ポリシリコン層２２０Ｂがさらに設けられている。一方、第２帰還抵抗器２４０Ｂでは、第２ノンドープポリシリコン層２００ＢとＮ型ポリシリコン層２１０とが接している。
【００７４】
図１２（Ａ）の第１，第２のノンドープポリシリコン層２００Ａ，２００Ｂが共に、Ｐ型不純物を微量に含有した場合、第１，第２の帰還抵抗器２４０Ａ，２４０ＢにＰＮ接合面が生ずる。この結果、図１２（Ｂ）に示すように、Ｐ型不純物を微量に含有したノンドープポリシリコン層２００ＡとＮ型ポリシリコン層２１０とで、電流帰還方向Ａにて逆方向接続されたＰＮ接合ＤＩ１が形成され、Ｐ型不純物を微量に含有したノンドープポリシリコン層２００ＢとＮ型ポリシリコン層２１０とで、電流帰還方向Ａにて順方向接続されたＰＮ接合ＤＩ２が形成される。
【００７５】
一方、図１２（Ａ）の第１，第２のノンドープポリシリコン層２００Ａ，２００Ｂが共に、Ｎ型不純物を微量に含有した場合でも、第１，第２の帰還抵抗器２４０Ａ，２４０ＢにＰＮ接合面が生ずる。この結果、図１２（Ｂ）に示すように、Ｎ型不純物を微量に含有したノンドープポリシリコン層２００ＡとＰ型ポリシリコン層２２０Ｂとで、電流帰還方向Ａにて逆方向接続されたＰＮ接合ＤＩ１が形成され、Ｎ型不純物を微量に含有したノンドープポリシリコン層２００ＢとＰ型ポリシリコン層２２０Ａとで、電流帰還方向Ａにて順方向接続されたＰＮ接合ＤＩ２が形成される。
【００７６】
いずれの場合も、電流帰還方向Ａにて方向接続されたＰＮ接合が直列に接続されて高抵抗になる。この高抵抗値は、電流帰還方向Ａとは逆方向に電流が流れる場合にも同様にして確保できる。
【００７７】
図１３（Ａ）及び図１３（Ｂ）は、図１０のように２つの抵抗器２５０Ａ，２５０Ｂを配線で接続する必要のないさらに他の構成例と、その等価回路を示している。図１３（Ａ）に示す帰還抵抗器ＲＡ１は、第１帰還抵抗器２５０Ａが第２帰還抵抗器２５０Ｂよりも電流帰還方向Ａの上流側に配置されている。そして、Ｐ型ポリシリコン層２２０は、第１，第２帰還抵抗器２５０Ａ，２５０Ｂに共用されている。これにより、第１，第２帰還抵抗器２５０Ａ，２５０Ｂを配線で接続する必要がない。
【００７８】
第１帰還抵抗器２５０Ａでは、第１ノンドープポリシリコン層２００ＡとＰ型ポリシリコン層２２０とが接している。一方、第２帰還抵抗器２５０Ｂには、第２ノンドープポリシリコン２００Ｂよりも電流帰還方向Ａの下流側に、第２ノンドープポリシリコン層２００Ｂと接する追加のＮ型ポリシリコン層２１０Ｂがさらに設けられている。
【００７９】
図１３（Ａ）の第１，第２のノンドープポリシリコン層２００Ａ，２００Ｂが共に、Ｐ型不純物を微量に含有した場合、第１，第２の帰還抵抗器２５０Ａ，２５０ＢにＰＮ接合面が生ずる。この結果、図１３（Ｂ）に示すように、Ｐ型不純物を微量に含有したノンドープポリシリコン層２００ＡとＮ型ポリシリコン層２１０Ａとで、電流帰還方向Ａにて逆方向接続されたＰＮ接合ＤＩ１が形成され、Ｐ型不純物を微量に含有したノンドープポリシリコン層２００ＢとＮ型ポリシリコン層２１０Ｂとで順方向接続されたＰＮ接合ＤＩ２が形成される。
【００８０】
一方、図１３（Ａ）の第１，第２のノンドープポリシリコン層２００Ａ，２００Ｂが共に、Ｎ型不純物を微量に含有した場合でも、第１，第２の帰還抵抗器２５０Ａ，２５０ＢにＰＮ接合面が生ずる。この結果、図１３（Ｂ）に示すように、Ｎ型不純物を微量に含有したノンドープポリシリコン層２００ＡとＰ型ポリシリコン層２２０とで、電流帰還方向Ａにて逆方向接続されたＰＮ接合ＤＩ１が形成され、Ｎ型不純物を微量に含有したノンドープポリシリコン層２００ＢとＮ型ポリシリコン層２２０Ａとで順方向接続されたＰＮ接合ＤＩ２が形成される。
【００８１】
いずれの場合も、電流帰還方向Ａにて逆方向接続されたＰＮ接合が直列に接続されて高抵抗となる。この高抵抗値は、電流帰還方向Ａとは逆方向に電流が流れる場合にも同様にして確保できる。
【００８２】
５．４．帰還抵抗器を高抵抗値としたＱ／Ｖ変換回路の動作
まず、帰還抵抗器の抵抗値Ｒを高抵抗化することで、Ｑ／Ｖ変換回路７２，７４での熱雑音を低減できる点について説明する。図３（Ａ）に示すＣＲ並列回路の合成インピーダンスＺは、Ｚ＝１／｛（１／Ｒ）＋ｊωＣ｝＝Ｒ／（１＋ｊωＣＲ）＝Ｒ／｛１＋（ωＣＲ）２｝−ｊωＣＲ２／｛１＋（ωＣＲ）２｝となる。
【００８３】
上記式の実数部が等価抵抗成分となり、従って、ＣＲ並列回路の等価抵抗Ｒｘは、Ｒｘ＝Ｒ／｛１＋（ωＣＲ）２｝となる。
【００８４】
ここで、Ｑ／Ｖ変換回路７２，７４では、１０〜１００ｋＨｚの周波数成分が重要である。図１４（Ａ）は、Ｃ＝１ｐＦ、Ｒ＝１０ＭΩのときのノイズ特性を示し、図１４（Ｂ）は、Ｃ＝１ｐＦ、Ｒ＝１００ＭΩのときのノイズ特性を示している。図１４（Ｂ）のＤＣ付近のノイズは図１４（Ａ）と比較すると３．１６倍と高いが、例えば６０ｋＨｚでは逆に小さい。つまり、Ｑ／Ｖ変換回路７２，７４では、帰還抵抗器ＲＡ１の抵抗値Ｒを大きくすればするほど、Ｓ／Ｎが良くなる。以上のことは、「ＯＰアンプ活用１００の実線ノウハウ」（松井邦彦著：ＣＱ出版社）に記載されている。本実施形態では、抵抗値Ｒ＝１０ＧΩと高抵抗であるので、従来よりも熱雑音が低減されて、Ｓ／Ｎ比が改善されることが分かる。
【００８５】
次に、図１５（Ａ）及び図１５（Ｂ）は、図２に示すＱ／Ｖ変換回路７２，７４の周波数特性を示している。上述の通り、図３（Ａ）の回路をＱ／Ｖ変換回路７２，７４として機能させる場合には、図１５（Ａ）に示すように、カットオフ周波数ｆｃがｆｃ＝１／２πＣＲで定義されるローパスフィルタ機能を有する。さらに、Ｑ／Ｖ変換回路７２，７４では、カットオフ周波数ｆｃが共振周波数ｆｄよりも十分に小さくなるように、帰還キャパシタＣＡ１の容量値Ｃと帰還抵抗器ＲＡ１の抵抗値Ｒを設定している。これにより、図１５（Ｂ）に示すように、位相が−９０度だけ変化するようになる。
【００８６】
ここで、カットオフ周波数ｆｃは共振周波数ｆｄよりも３桁以上小さいことが好ましい。換言すれば、Δｆｄｃ＝ｆｄ−ｆｃ≧ｆｃ×１０３である。なぜなら、帰還抵抗器ＲＡ１の抵抗値Ｒのばらつきによる位相とゲインの大きさのばらつきは少ないからである。例えば、抵抗値Ｒ＝１０ＧΩとし、容量値Ｃ＝１．６ｐＦとすると、カットオフ周波数ｆｃは、次の通りとなる。
【００８７】
ｆｃ＝１／２πＲＣ＝１／（１．６×１０−１２×１０×１０９×２π）
＝１／（１６×１０−３×２π）
≒１／（１００×１０−３）＝１０Ｈｚ
である。よって、共振周波数ｆｄ≧ｆｃ×１０３＝１０ｋＨｚとなり、共振周波数ｆｄは１０〜１００ｋＨｚが好ましい。
【００８８】
ここで、上記の場合、帰還抵抗値Ｒが１０ＧΩのときに、ゲインが１２５．９７ｄＢであり、位相は−８９．９９°であった。帰還抵抗値Ｒがばらついて仮に２桁下になった場合は、ゲインは変わらず、位相は−８８．８６°であり、ゲイン及び位相にほとんど差がなかった。帰還抵抗値Ｒがばらついて仮に１桁上になった場合でも、ゲインは変わらず、位相は−９０．００°であり、ゲイン及び位相にほとんど差がなかった。
【００８９】
このように、帰還抵抗値Ｒを１０ＧΩと高抵抗化させ、しかも上述した範囲にカットオフ周波数ｆｃ及び共振周波数ｆｄを設定すると、帰還抵抗値Ｒが変動しても、位相とゲインはほとんど変化しないことが判明した。
【００９０】
ただし、このような帰還抵抗値Ｒは、Ｑ／Ｖ変換回路７２，７４には有用であるが、図２のＩ−Ｖ変換回路４２には適用できない。なぜなら、Ｉ−Ｖ変換回路４２では、ゲインが帰還抵抗値Ｒにほぼ比例して変わってしまうからである。
【００９１】
６．変形例
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また振動子の構造、検出装置やジャイロセンサや電子機器の構成も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【００９２】
図８以降にて説明したＱ／Ｖ変換回路は、必ずしも本実施形態のジャイロセンサに用いられるものに限らず、他の用途に用いても良いことは言うまでもない。
【００９３】
また、本実施形態では抵抗器をＱ／Ｖ変換回路の帰還抵抗器として用いたが、半導体装置内にて高抵抗とする必要がある他の用途に用いることができる。
【図面の簡単な説明】
【００９４】
【図１】電子機器、ジャイロセンサの構成例を示す図である。
【図２】検出装置の構成例。
【図３】図３（Ａ）、図３（Ｂ）はＱ／Ｖ（Ｉ／Ｖ）変換回路、差動増幅回路の構成例を示す図である。
【図４】検出装置の動作を説明するための信号波形例を示す図である。
【図５】図５（Ａ）〜図５（Ｃ）は周波数スペクトラムの例を示す図である。
【図６】図６（Ａ）〜図６（Ｄ）は同期検波の説明図である。
【図７】感度調整の説明図である。
【図８】ノンドープポリシリコンを用いて作成した帰還抵抗器を有するＱ／Ｖ変換回路の回路図である。
【図９】図９は、図８の等価回路図である。
【図１０】ノンドープポリシリコン層を用いた帰還抵抗器の他の例を示す図である。
【図１１】図１１（Ａ）及び図１１（Ｂ）は、図１０の帰還抵抗器の等価回路図である。
【図１２】図１２（Ａ）はノンドープポリシリコン層を用いた帰還抵抗器のさらに他の例を示す図であり、図１２（Ｂ）はその等価回路図である。
【図１３】図１３（Ａ）はノンドープポリシリコン層を用いた帰還抵抗器のさらに他の例を示す図であり、図１３（Ｂ）はその等価回路図である。
【図１４】図１４（Ａ）及び図１４（Ｂ）は、帰還抵抗器の抵抗値が異なるＱ／Ｖ変換回路のノイズ特性を示す図である。
【図１５】図１５（Ａ）及び図１５（Ｂ）はＱ／Ｖ変換回路の周波数特性図である。
【符号の説明】
【００９５】
１０  振動子、１１，１２  駆動用振動子（駆動素子）、
１６，１７  検出用振動子（検出素子）３０  検出装置、４０  駆動回路、
４２  Ｉ／Ｖ変換回路、４４  ＡＧＣ回路、４６  ２値化回路、６０  検出回路、
７０  増幅回路、７２、７４  Ｑ／Ｖ変換回路、７６  差動増幅回路、
８０  感度調整回路、９０  オフセット調整回路、１００  同期検波回路、
１１０  フィルタ部、１１２  プリフィルタ、１１４  ＳＣＦ、
２００，２００Ａ，２２０Ｂ  ノンドープポリシリコン層、
２１０，２１０Ａ，２１０Ｂ  Ｎ型ポリシリコン層、
２２０，２２０Ａ，２２０Ｂ  Ｐ型ポリシリコン層、
２３０Ａ，２４０Ａ，２５０Ａ  第１帰還抵抗器、
２３０Ｂ，２４０Ｂ，２５０Ｂ  第２帰還抵抗器、
５００  電子機器、５１０  ジャイロセンサ、５２０  処理部、５３０  メモリ、
５４０  操作部、５５０  表示部、ＤＩ１  逆方向接続ＰＮ接合、
ＤＩ２  順方向接続ＰＮ接合、ＮＣ１  第１ノード、ＮＣ２  第２ノード、
ＮＣ３  第３ノード
【図１】
2008216187.tif 000003
【図２】
2008216187.tif 000004
【図３】
2008216187.tif 000005
【図４】
2008216187.tif 000006
【図５】
2008216187.tif 000007
【図６】
2008216187.tif 000008
【図７】
2008216187.tif 000009
【図８】
2008216187.tif 000010
【図９】
2008216187.tif 000011
【図１０】
2008216187.tif 000012
【図１１】
2008216187.tif 000013
【図１２】
2008216187.tif 000014
【図１３】
2008216187.tif 000015
【図１４】
2008216187.tif 000016
【図１５】
2008216187.tif 000017