(57)【要約】 【目的】  多種、多数の監視対象電圧に対する上限及び下限からの逸脱の監視を簡単な回路構成及び少ないスペースで高精度で行う。【構成】  監視対象電圧に比例する比較電圧が第１の閾値電圧よりも高い状態を検出して論理１レベルを出力する第１のコンパレータ回路と、比較電圧が第１の閾値電圧より高い第２の閾値電圧よりも高い状態を検出して論理１レベルを出力する第２のコンパレータ回路と、第２のコンパレータ回路の出力を反転するインバータ回路と、第１のコンパレータ回路とインバータ回路の出力の論理積をとる論理積回路とを備え、論理積回路の出力に基づき比較電圧が第１，第２の閾値電圧で挟まれる範囲から逸脱したか否かを検出する。【選択図】  図１
2008102094.tif 000002
【特許請求の範囲】
【請求項１】
監視対象電圧に比例する比較電圧が第１の閾値電圧よりも高い状態を検出して論理１レベルを出力する第１のコンパレータ回路と、
前記比較電圧が前記第１の閾値電圧より高い第２の閾値電圧よりも高い状態を検出して論理１レベルを出力する第２のコンパレータ回路と、
前記第２のコンパレータ回路の出力を反転するインバータ回路と、
前記第１のコンパレータ回路と前記インバータ回路の出力の論理積をとる論理積回路とを備え、
前記論理積回路の出力に基づき前記比較電圧が第１，第２の閾値電圧で挟まれる範囲から逸脱したか否かを検出することを特徴とする電圧監視装置。
【請求項２】
監視対象電圧に比例する比較電圧が第１の閾値電圧よりも高い状態を検出して論理１レベルを出力する第１のコンパレータ回路と、
前記比較電圧が前記第１の閾値電圧より高い第２の閾値電圧よりも高い状態を検出して論理１レベルを出力する第２のコンパレータ回路と、
前記第２のコンパレータ回路の出力を反転するインバータ回路と、
前記第１のコンパレータ回路と前記インバータ回路の出力の論理積をとる論理積回路とからなる複数の電圧監視ユニットを備え、
前記複数の電圧監視ユニットにそれぞれ加える第１，第２の閾値電圧をプログラマブルに構成したことを特徴とするＩＣチップ。
【請求項３】
監視対象電圧に比例する比較電圧の第１の閾値電圧との比較結果と、これより高い第２の閾値電圧との比較結果の反転出力との論理積をとることで、前記比較電圧が前記第１，第２の閾値電圧で挟まれる範囲から逸脱したか否かを検出することを特徴とする電圧監視方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電圧監視方法及びその装置に関し、更に詳しくは、監視対象電圧が所定の範囲内にあるか否かを監視する電圧監視方法及びその装置に関する。
【背景技術】
【０００２】
近年、例えば移動通信システムの基地局装置等を構成するパッケージボード（ＰＣＢ）においては、実装デバイスの低電圧化に伴い、電源電圧の下限のみならず、上限の電圧監視（電圧範囲の監視）も必要とされている。また、実装デバイスの多様化に伴い、多種類の電源電圧が使用されているため、電源監視回路の規模が益々大きくなっている。
【０００３】
従来のこの種の電圧監視装置の一例として、抵抗、トランジスタ、コンパレータ等の個別素子（discrete device）を組み合わせた回路によって、監視対象電圧の上限及び下限からの逸脱を監視する電源監視装置が知られている（特許文献１）。
【特許文献１】特表２００３-５０１７１７
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記従来の監視回路は、抵抗、コンパレータ回路、論理回路等の個別素子で構成されている上、監視対象電圧の上限を検出するコンパレータ回路と、下限を検出するコンパレータ回路とを組み合わせることで、上限及び下限からの逸脱を検出する方式であるため、回路構成が複雑化するばかりか、監視対象電圧の種類や数が増すと、回路規模（素子数、配置スペース等）が非常に大きくなる問題があった。
【０００５】
本発明は上記従来技術の問題点に鑑みなされたものであり、その目的とする所は、多種、多数の監視対象電圧に対する上限及び下限からの逸脱の監視を簡単な回路構成及び少ないスペースで高精度で行える電圧監視方法及びその装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の第１の態様による電圧監視装置は、監視対象電圧に比例する比較電圧が第１の閾値電圧よりも高い状態を検出して論理１レベルを出力する第１のコンパレータ回路と、前記比較電圧が前記第１の閾値電圧より高い第２の閾値電圧よりも高い状態を検出して論理１レベルを出力する第２のコンパレータ回路と、前記第２のコンパレータ回路の出力を反転するインバータ回路と、前記第１のコンパレータ回路と前記インバータ回路の出力の論理積をとる論理積回路とを備え、前記論理積回路の出力に基づき前記比較電圧が第１，第２の閾値電圧で挟まれる範囲から逸脱したか否かを検出するものである。
【０００７】
本発明では、第１，第２のコンパレータ回路が共に上限閾値を超えた状態を検出する構成であるため、回路の大部分を共通化でき、単純化できる。また、第１のコンパレータ回路の出力と、第２のコンパレータ回路の反転出力との論理積をとる構成により、簡単な論理構成で監視対象電圧の上限及び下限からの逸脱を効率良く高精度で監視可能となる。なお、論理１レベルについては、ハイレベルでもローレベルでも良い。
【０００８】
また本発明の第２の態様によるＩＣチップは、監視対象電圧に比例する比較電圧が第１の閾値電圧よりも高い状態を検出して論理１レベルを出力する第１のコンパレータ回路と、前記比較電圧が前記第１の閾値電圧より高い第２の閾値電圧よりも高い状態を検出して論理１レベルを出力する第２のコンパレータ回路と、前記第２のコンパレータ回路の出力
を反転するインバータ回路と、前記第１のコンパレータ回路と前記インバータ回路の出力の論理積をとる論理積回路とからなる複数の電圧監視ユニットを備え、前記複数の電圧監視ユニットにそれぞれ加える第１，第２の閾値電圧をプログラマブルに構成したものである。
【０００９】
従って、多種、多数の電圧監視を少ないスペ−スで効率よく行える。また、上限及び下限の電圧監視を実質一箇所で行えるため、監視対象電圧や比較電圧を引き回すことによる電圧のバラツキが発生せず、高精度で監視できる。
【００１０】
また本発明の第３の態様による電圧監視方法は、監視対象電圧に比例する比較電圧の第１の閾値電圧との比較結果と、これより高い第２の閾値電圧との比較結果の反転出力との論理積をとることで、前記比較電圧が前記第１，第２の閾値電圧で挟まれる範囲から逸脱したか否かを検出するものである。従って、簡単な方法により監視対象電圧の上限及び下限からの逸脱を効率よく監視できる。
【発明の効果】
【００１１】
以上述べた如く本発明によれば、多種、多数の監視対象電圧の上限及び下限からの逸脱の監視を簡単な回路構成及び少ないスペースで高精度で行えるため、電子回路装置の小型化、信頼性向上に寄与するところが極めて大きい。
【発明を実施するための最良の形態】
【００１２】
以下、添付図面に従って本発明に好適なる実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。
【００１３】
図１は実施の形態による電源監視装置のブロック図で、本装置をＰＬＤ(Programmable Logic Device)により構成した場合を示している。図において、１０は複数のコンパレータ回路等を実装したアナログブロック、１１は入力電圧の減衰比をプログラム可能なプログラマブルアッテネータ（ＰＬＡＴＴ）、１２は各種基準電圧Ｖｒをプログラム（生成／選択）可能なプログラマブル基準電圧生成部（ＰＬＲＥＦ）、ＣＭＰは比較電圧Ｖｍ１，Ｖｍ２等の各下限電圧からの逸脱を監視するための同一の回路構成を有するコンパレータ回路、２０は複数の論理回路を実装した論理ブロック、ＡはＡＮＤゲート回路、Ｉはインバータ回路である。
【００１４】
本実施の形態の好ましい一態様は、例えば市販の電源監視用ＰＬＤチップ（例えばLattice社製「ispPAC-POWR1208P1」）につき、予め、アナログブロック１０の一部（ＰＬＡＴＴ１１，ＰＬＲＥＦ１２）を除く、残りの部分を図１に示す如く回路合成（プログラム）することにより、監視対象電圧Ｖ１，Ｖ２等に対する各上限電圧及び下限電圧からの逸脱を高精度で監視可能な電源監視用ＩＣチップを提供するものである。この場合に、ＰＬＡＴＴ１１，ＰＬＲＥＦ１２の部分はユーザがプログラム可能である。
【００１５】
アナラグブロック１０は、多種、多数の監視対象電圧Ｖ１，Ｖ２等を入力するための複数の入力ポートＩＰ１〜ＩＰｎを備えており、ここには電子機器（システム）で使用する複数の直流電源装置（不図示）の出力電圧が接続される。プログラマブルアッテネータ（ＰＬＡＴＴ）１１は、広いレンジの監視対象電圧（例えば０．６Ｖ〜６Ｖ等）を監視可能とするためのアッテネータ回路であって、例えば入力ポートＩＰ１とＧＮＤとの間には複数の抵抗Ｒを直列接続した分圧回路を備えており、プログラムによって任意タップの電圧Ｖｍ１を選択し、コンパレータ回路ＣＭＰ１，２の各＋入力端子に接続可能となっている。
【００１６】
プログラマブル基準電圧生成部（ＰＬＲＥＦ）１２は、内部で、例えば０．００４Ｖピ
ッチで増加する様な複数種の基準電圧Ｖｒを生成すると共に、プログラムによって任意の基準電圧（本発明の閾値電圧に相当）Ｖｒ１，Ｖｒ２等を選択し、コンパレータ回路ＣＭＰ１，２の各−入力端子に接続可能となっている。これにより、監視対象電圧Ｖに対する上限電圧及び下限電圧を任意にプログラム（設定）可能である。一方、論理ブロック２０では、例えばコンパレータ回路ＣＭＰ１，２を含み、ＡＮＤゲート回路Ａ１と、インバータ回路Ｉ１とを図示の如く接続することで、電圧監視用の基本単位となる電圧監視ユニットを構成（プログラム）している。次に電圧監視ユニットの動作を具体的に説明する。
【００１７】
なお、図１の比較電圧Ｖｍ１は抵抗分圧回路を介して取り出されているが、ここでは説明の簡単のため、抵抗分圧回路を介さないものとして説明する。今、比較電圧Ｖｍ１（＝監視対象電圧Ｖ１）が定格電圧１．２５Ｖにあるとし、これに対する下限電圧Ｖｒ２＝１．２Ｖ、上限電圧Ｖｒ１＝１．３Ｖとすると、コンパレータ回路ＣＭＰ２はＶｍ１＞Ｖｒ２を検出したことにより論理１（ハイ）レベルを出力する。一方、コンパレータ回路ＣＭＰ１はＶｍ１＜Ｖｒ１を検出したことにより論理０（ロー）レベルを出力するが、その出力に接続されたインバータ回路Ｉ１は論理１レベルを出力する。これにより、ＡＮＤゲート回路Ａ１を満足し、監視用の出力ポートＯＰ１に論理１レベル（正常）を出力する。
【００１８】
しかし、その後何らかの理由で比較電圧Ｖｍ１が下限電圧Ｖｒ２を下回った場合は、コンパレータ回路ＣＭＰ２の出力が論理０レベルになり、これに伴いＡＮＤゲート回路Ａ１の出力も論理０レベル（異常）になる。或いは、逆に比較電圧Ｖｍ１が上限電圧Ｖｒ１を上回った場合は、コンパレータ回路ＣＭＰ１の出力が論理１レベルになり、これに伴いインバータ回路Ｉ１の出力は論理０レベルになる。これによりＡＮＤゲート回路Ａ１の出力も論理０レベル（異常）になる。こうして、監視対象電圧Ｖ１の上限及び下限からの逸脱を高精度で監視出来る。監視対象電圧Ｖ２についても同様である。多種、多数の電源監視は、このＩＣチップ内で行われるため、監視対象電圧が増えても、ＰＣＢ上の回路規模は変わらない。また、監視場所が同一であるため、監視対象電圧の引き回しによるバラツキが発生しない。具体的には、ピン間程度のパターン誤差しか発生しないので、同じ上限電圧、下限電圧の環境下で監視出来る。
【００１９】
更に、ＡＮＤゲート回路Ａ８は複数の電圧監視ユニットの検出出力の論理積をとることで、監視用の出力ポートＯＰ８では監視対象の何れか１つの電圧が異常（範囲を逸脱）になったことにより論理０レベル（異常）となり、こうして、多種、多数の電源電圧の監視を効率よく行える。
【００２０】
図２は実施の形態による電源監視装置の動作タイミングチャートで、監視対象電圧Ｖ１＝Ｖｍ１（例えば定格電圧１.２５Ｖ）について、上限１．３Ｖ及び下限１．２Ｖからの逸脱を監視する場合を示している。ＰＬＲＥＦ１２はＶｒ１＝１．３ＶとＶｒ２＝１．２Ｖを出力する。システムに電源投入すると、比較電圧は定格電圧１.２５Ｖに向けて上昇する。この区間では、コンパレータ回路ＣＭＰ１の出力はＶｍ１＜Ｖｒ１により論理０レベルとなり、これに伴いインバータ回路Ｉ１の出力は論理１レベルとなる。一方、コンパレータ回路ＣＭＰ２の出力もＶｍ１＜Ｖｒ２により論理０レベルとなり、これによりＡＮＤゲート回路Ａ１の出力は論理０レベル（異常）である。電源投入当初における異常の検出は、不図示の回路でマスクされるため、システムは異常を認識しない。
【００２１】
こうして、やがて、Ｖｍ１が下限電圧Ｖｒ２を超えると、コンパレータ回路ＣＭＰ１については変化は無いが、コンパレータ回路ＣＭＰ２についてはＶｍ１＞Ｖｒ２により出力が論理１レベルに反転し、これにより、ＡＮＤゲート回路Ａ１の出力は論理１レベル（正常）になる。
【００２２】
その後、何らかの理由で、比較電圧Ｖｍ１が上限電圧Ｖｒ１を超えると、コンパレータ
回路ＣＭＰ２については変化は無いが、コンパレータ回路ＣＭＰ１についてはＶｍ１＞Ｖｒ１により出力が論理１レベルに反転し、これに伴いインバータ回路Ｉ１の出力は論理０レベルになり、これによりＡＮＤゲート回路Ａ１の出力は論理０レベル（異常）を検出する。逆に、比較電圧Ｖｍ１が下限電圧Ｖｒ２を下回った場合も上記と同様である。こうして、電源立ち上げ後の電圧監視を適正に行える。
【００２３】
なお、上記実施の形態では本発明の電源監視装置により電源電圧を直接監視する場合を述べたが、これに限らない。例えば監視対象電流を抵抗により電圧に変換し、この電圧を監視するようにしても良い。
【００２４】
また、上記実施の形態では、ＡＮＤゲート回路Ａ１とインバータ回路Ｉ１とを組み合わせたが、これに限らない。図１の挿入図（ａ）に他の組み合わせを示す。この例ではＡＮＤゲート回路Ａ１そのものが反転入力端子を備えており、上記と同様に動作する。
【００２５】
また、上記本発明に好適なる実施の形態を述べたが、本発明思想を逸脱しない範囲内で各部の構成、制御、処理及びこれらの組合せの様々な変更が行えることは言うまでも無い。
【図面の簡単な説明】
【００２６】
【図１】実施の形態による電源監視装置のブロック図である。
【図２】実施の形態による電源監視装置の動作タイミングチャートである。
【符号の説明】
【００２７】
１０  アナログブロック
１１  プログラマブルアッテネータ（ＰＬＡＴＴ）
１２  プログラマブル基準電圧生成部（ＰＬＲＥＦ）
２０  論理ブロック
Ａ  ＡＮＤゲート回路
ＣＭＰ  コンパレータ回路
Ｉ  インバータ回路
【図１】
2008102094.tif 000003
【図２】
2008102094.tif 000004