(57)【要約】【課題】小型化および薄型化の要請に応えつつ、絶縁耐圧のばらつきを十分に小さく抑えることができ、これにより信頼性を格段に高めることができる電子素子およびその製造方法を提供する。【解決手段】本実施形態に係る電子素子は、絶縁材３３と、絶縁材３３の一方の面側に埋め込まれており、かつ絶縁材３３の一方の面に露出した第１導体パターン１３と、絶縁材３３の他方の面側に埋め込まれており、かつ絶縁材３３の他方の面に露出した第２導体パターン２３と、第１導体パターン１３および第２導体パターン２３の接続部位において、第１導体パターン１３および第２導体パターン２３の間に介在する導体層３２と、接続部位以外の領域における第１導体パターン１３および／または第２導体パターン２３上に形成されており、かつ第１導体パターン１３および第２導体パターン２３の間に介在する絶縁層と、を有する単位構造を少なくとも１つ備える。【選択図】図９
2008251638.tif 000002
【特許請求の範囲】
【請求項１】
第１転写用基板上に、第１導体パターンを形成する工程と、
第２転写用基板上に、第２導体パターンを形成する工程と、
前記第１導体パターンおよび／または前記第２導体パターン上において、絶縁層を形成する工程と、
前記第１転写用基板および前記第２転写用基板を対向させ、前記第１導体パターンおよび前記第２導体パターンの間に接着性を有する絶縁材を配置する工程と、
前記第１転写用基板と前記第２転写用基板とを圧着して一体化する工程と、
を有する電子素子の製造方法。
【請求項２】
前記絶縁層を形成する工程においては、前記第１導体パターンと前記第２導体パターンとの接続部位を除く領域に前記絶縁層を形成し、
前記絶縁層を形成する工程の前あるいは後に、前記接続部位に導体層を形成する工程をさらに有する、
請求項１記載の電子素子の製造方法。
【請求項３】
前記絶縁層を形成する工程は、
前記第１導体パターンおよび／または前記第２導体パターンの表面を変質させることにより絶縁化処理して、前記絶縁層を形成する工程と、
前記接続部位における前記絶縁層を除去する工程と、
を有する請求項１記載の電子素子の製造方法。
【請求項４】
前記導体層および前記絶縁層を形成する工程においては、
前記第１導体パターンおよび前記第２導体パターンのいずれか一方上に前記絶縁層を形成し、前記第１導体パターンおよび前記第２導体パターンの他方上に前記導体層を形成する、
請求項２記載の電子素子の製造方法。
【請求項５】
前記第１転写用基板と前記第２転写用基板とを圧着して一体化する工程の後に、前記第１転写用基板および前記第２転写用基板を除去する工程をさらに有する、
請求項１〜４のいずれかに記載の電子素子の製造方法。
【請求項６】
前記第１転写用基板と前記第２転写用基板とを圧着して一体化する工程においては、少なくとも前記接続部位の領域に貫通孔が形成された前記絶縁材を介在させて、前記第１転写用基板と前記第２転写用基板とを圧着する、
請求項１〜５のいずれかに記載の電子素子の製造方法。
【請求項７】
絶縁材と、
前記絶縁材の一方の面側に埋め込まれており、かつ前記絶縁材の前記一方の面に露出した第１導体パターンと、
前記絶縁材の他方の面側に埋め込まれており、かつ前記絶縁材の前記他方の面に露出した第２導体パターンと、
前記第１導体パターンおよび前記第２導体パターンの接続部位において、前記第１導体パターンおよび前記第２導体パターンの間に介在する導体層と、
前記接続部位以外の領域における前記第１導体パターンおよび／または前記第２導体パターン上に形成されており、かつ前記第１導体パターンおよび前記第２導体パターンの間に介在する絶縁層と、
を有する単位構造を少なくとも１つ備える電子素子。
【請求項８】
前記絶縁層は、前記絶縁材の絶縁耐圧よりも高い絶縁耐圧を有する、
請求項７記載の電子素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子およびその製造方法に関し、特に絶縁材中に導体パターンが内蔵された電子素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話やノートパソコン等の小型携帯機器が急速に普及している。これらの機器の小型化、薄型化および高性能化を両立させるために、これらに使用されるインダクタやトランス、およびこれらを搭載するプリント配線基板等の電子部品についても、更なる小型化および薄型化が重要な課題となっている。
【０００３】
かかる要求に応えるべく、例えば特許文献１には、絶縁板の少なくとも片面に表面がほぼ平滑となるように導体パターンを埋め込み、接着シート（絶縁材）を挟んでその導体パターンが埋め込まれた絶縁板同士を積層一体化することにより、電子素子の小型化と薄型化の両方を実現することを企図した製造技術が提案されている。
【特許文献１】特開２００４−２１４６３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の方法では、プレス後の接着シートの厚みを近時要求される程度の薄さ（例えば２０μｍ以下）にしようとすると、接着シートの厚さにおける面内不均一性、絶縁板同士を積層一体化する際に使用されるプレス機の面圧のばらつき、プレス面に不可避的に形成されてしまった凹凸等に起因して、導体パターンの部位によって絶縁耐圧が大きく変動してしまう傾向にあった。
【０００５】
こうなると、製品の絶縁耐圧の下限値を保障するためには、接着層を厚くせざるを得ず、その結果、電子素子を従前よりも更に小型化および薄型化することは極めて困難であった。
【０００６】
本発明は上記の事情に鑑みてなされたものであり、その目的は、小型化および薄型化の要請に応えつつ、絶縁耐圧のばらつきを十分に小さく抑えることができ、これにより信頼性を格段に高めることができる電子素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明に係る電子素子の製造方法は、第１転写用基板上に、第１導体パターンを形成する工程と、第２転写用基板上に、第２導体パターンを形成する工程と、前記第１導体パターンおよび／または前記第２導体パターン上において、絶縁層を形成する工程と、前記第１導体パターンおよび前記第２導体パターンを対向させ、前記第１導体パターンおよび前記第２導体パターンの間に接着性を有する絶縁材を配置する工程と、前記第１転写用基板と前記第２転写用基板とを圧着して一体化する工程と、を有する。
【０００８】
このような製造方法においては、圧着により、理想的には、第１導体パターンと第２導体パターンが絶縁層を介して接触に近い状態で近接した電子素子が製造される。ただし、この圧着工程における圧力の面内ばらつき等により、薄く絶縁材が残っていている箇所があってもよい。この結果、第１導体パターンおよび第２導体パターン間の絶縁距離は、絶縁層の厚さにほぼ等しくなる。したがって、薄い絶縁層を形成することにより、電子素子の薄型化および小型化が平易に達成される。また、第１導体パターンおよび第２導体パターン間の絶縁距離は、絶縁層の厚さで決まることから、絶縁耐圧のばらつきを抑制することができる。この絶縁層により絶縁耐圧の最小値が保障される。本発明では、１回の圧着工程により２層の導体パターンが近接した電子素子を製造することができるため、非常に工程が簡易であることも特徴的である。
【０００９】
例えば、前記絶縁層を形成する工程においては、前記第１導体パターンと前記第２導体パターンとの接続部位を除く領域に前記絶縁層を形成し、前記絶縁層を形成する工程の前あるいは後に、前記接続部位に導体層を形成する工程をさらに有する。これにより、第１導体パターンと第２導体パターンとの必要な接続および絶縁が確保される。
【００１０】
好ましくは、前記絶縁層を形成する工程は、前記第１導体パターンおよび／または前記第２導体パターンの表面を変質させることにより絶縁化処理して、前記絶縁層を形成する工程と、前記接続部位における前記絶縁層を除去する工程と、を有する。このように、絶縁物を塗布するのと異なり、導体パターンの表面を化学的に変質させることにより絶縁化することにより、下地の段差等に影響されずに、導体パターンの表面に薄く均一な絶縁層を形成することができる。
【００１１】
前記導体層および前記絶縁層を形成する工程においては、前記第１導体パターンおよび前記第２導体パターンのいずれか一方上に前記絶縁層を形成し、前記第１導体パターンおよび前記第２導体パターンの他方上に前記導体層を形成する。これにより、第１導体パターン上への絶縁層の形成と、第２導体パターン上への導体層の形成を並列的に処理することができ、一方の基板側に導体層および絶縁層を形成するのに比べて、生産性を向上できる。
【００１２】
好ましくは、前記第１転写用基板と前記第２転写用基板とを圧着して一体化する工程の後に、前記第１転写用基板および前記第２転写用基板を除去する工程をさらに有する。これにより、絶縁材の両面から第１導体パターンおよび第２導体パターンが露出した電子素子が製造される。製造に用いた転写用基板を除去することにより、電子素子全体の薄型化を図ることができる。
【００１３】
前記第１転写用基板および前記第２転写用基板を除去する工程においては、ウェットエッチングにより前記第１転写用基板および前記第２転写用基板を除去する。転写用基板を剥離するのではなく、転写用基板をウェットエッチングにより除去することにより、基板とともに導体パターンや絶縁材の一部が剥離してしまうことを防止することができ、歩留まりを低下させることもない。
【００１４】
前記第１転写用基板と前記第２転写用基板とを圧着して一体化する工程においては、少なくとも前記接続部位の領域に貫通孔が形成された前記絶縁材を介在させて、前記第１転写用基板と前記第２転写用基板とを圧着する。換言すれば、導体層を絶縁材で覆わないようにしている。これにより、絶縁材が接続部位に流れ込む前に、第１導体パターンおよび第２導体パターンを導体層により接続することができ、接続不良を防止することができる。
【００１５】
上記課題を解決するために、本発明に係る電子素子は、絶縁材と、前記絶縁材の一方の面側に埋め込まれており、かつ前記絶縁材の前記一方の面に露出した第１導体パターンと、前記絶縁材の他方の面側に埋め込まれており、かつ前記絶縁材の前記他方の面に露出した第２導体パターンと、前記第１導体パターンおよび前記第２導体パターンの接続部位において、前記第１導体パターンおよび前記第２導体パターンの間に介在する導体層と、前記接続部位以外の領域における前記第１導体パターンおよび／または前記第２導体パターン上に形成されており、かつ前記第１導体パターンおよび前記第２導体パターンの間に介在する絶縁層と、を有する単位構造を少なくとも１つ備える。
【００１６】
このような構成においては、従来と異なり、導体パターンが埋め込まれた２つの絶縁材の全体にわたって絶縁材を配置するのではなく、第１導体パターンおよび／または第２導体パターン上に絶縁層を形成し、その絶縁層を両導体パターン間に介在させたので、第１導体パターンおよび第２導体パターン間の絶縁距離は、絶縁層の厚さで決定される。したがって、薄い絶縁層を形成することにより、電子素子の薄型化が平易に達成される。また、第１導体パターンおよび第２導体パターン間の絶縁距離は、絶縁層の厚さで決まることから、絶縁耐圧のばらつきを抑制することができる。この絶縁層により絶縁耐圧の最小値が保障される。さらに、絶縁材の両面から第１導体パターンおよび第２導体パターンが露出していることにより、電子素子の厚さ方向に余分な絶縁材がなく、電子素子の薄型化を実現することができる。
【００１７】
前記絶縁層は、前記絶縁材の絶縁耐圧よりも高い絶縁耐圧を有することが好ましい。ここで、本発明において「絶縁耐圧」とは、測定対象（絶縁層または絶縁材）に電圧を印加した場合に、漏れ電流が所定値（任意に設定される）となる印加電界をいう。上記の絶縁耐圧の関係は、絶縁層と絶縁材の厚さが同じと仮定したときのものである。前記絶縁層として、絶縁材の絶縁耐圧よりも高い絶縁耐圧の材料を選択することにより、所定の絶縁耐圧を確保するために必要な絶縁層の厚さを薄くすることができ、電子素子の薄型化を実現できる。
【発明の効果】
【００１８】
本発明の電子素子によれば、小型化および薄型化の要請に応えつつ、絶縁耐圧のばらつきを十分に小さく抑えることができ、信頼性を格段に高めることができる電子素子を実現することができる。本発明の電子素子の製造方法によれば、上記の電子素子を簡易に製造することができる。
【発明を実施するための最良の形態】
【００１９】
以下に、本発明の実施の形態について、図面を参照して説明する。本実施形態では、導体パターンとして、平面コイル用の導体パターンを形成する例について説明するが、これに限定されるものではない。
【００２０】
（第１実施形態）
図１は、本実施形態に係る平面コイルの要部を示す透視上面図であり、図２〜図９は、平面コイルを製造している状態を示す工程図であり、各々図１におけるＩ−Ｉ線断面図で
ある。
【００２１】
図１は、平面コイル１のうち、１つのレイヤの導体パターンを示している。平面コイル１は、一対の電極２、３と、電極２，３間に接続されるコイルパターン４とを有する。なお、コイルパターン４と右側の電極３とは、図示しないレイヤの導体パターンを介して接続されている。図１に示す導体パターンを２層以上積層させ、互いの導体パターン間を接続することにより、平面コイル１の巻数を増やしている。
【００２２】
図１では、スパイラル形状の平面コイルを示したが、角型形状のコイルであってもよい。また、コイル用の導体パターン１０に限定されず、抵抗、コンデンサ、トランジスタ等の電子部品を構成するあらゆる導体パターンの形成方法に本発明を適用可能である。本願明細書では、電子素子とは、導体パターンを含む機能素子を全て含み、受動素子、能動素子のいずれも含む。
【００２３】
次に、上記の本実施形態に係る電子素子の製造方法について説明する。
【００２４】
図２に示すように、第１転写用基板１１上に、開口部１２ａをもつレジスト１２を形成する。第１転写用基板１１の材料に限定はないが、例えば、ステンレス基板、またはステンレス基板の表面にめっき法により０．１〜１０μｍのニッケル層を形成した基板、アルミニウム基板等が挙げられる。また、寸法安定性および機械的強度に優れたポリイミド等の絶縁フィルムの表面に銅、ニッケル等の薄膜を形成した基板であってもよい。導体パターンを電気めっきにより形成する観点からは、第１転写用基板１１の少なくとも表面が導電性を有することが好ましい。
【００２５】
ステンレス板は、工程中の基板の強度および寸法安定性を確保するため、好ましくは、厚さが０．０１〜２ｍｍ程度であり、より好ましくは０．０５ｍｍ〜１ｍｍである。第１転写用基板１１としてのステンレス板は、適度の粗さを有することが望ましく、その表面粗さはＲmax＝０．２〜２μｍの範囲であることが好ましい。Ｒmaxが０．２μｍ未満では、レジストおよび導体パターンとステンレス板との密着性が不十分となり剥離し易くなるため好ましくない。また、Ｒmaxが２μｍを超えると、導体パターンの膜厚のばらつきに提供し、また高周波用に用いる場合には導体損失が増大するので好ましくない。ステンレス板の表面は、導体パターンとの剥離性を確保するために不動態化処理で不動態膜を形成することが好ましい。この場合、不動態膜により抵抗が高くなるが、続く電気めっきが可能な程度の厚さの不動態膜を形成する。例えば、第１転写用基板１１として、１ｍｍ厚で表面粗さＲmaxが０．５μｍのステンレス板（ＳＵＳ３０４テンションアニール材）の表面を不動態化処理し、１００ｍｍ角のサイズに切り出したものを用いることができる。
【００２６】
レジスト１２の形成では、第１転写用基板１１の上に厚さ５０μｍ程度のフォトレジストとしてのドライフィルムを貼り付け、フォトリソグラフィ処理（露光、現像処理）する。これにより、所望の導体パターン、例えば電極２、３およびコイルパターン４に応じた開口部１２ａをもつレジスト１２を形成する。かかる導体パターンの幅および間隔は特に限定はないが、例えば、幅は７０μｍ、間隔は３０μｍである。
【００２７】
次に、図３に示すように、第１転写用基板１１を下地とした電気めっきにより、レジスト１２の開口部１２ａに第１導体パターン１３を形成する。第１導体パターン１３としては、Ａｕ、Ａｇ、Ａｌ、Ｃｕなどの電気抵抗の小さい金属を使用するのが好ましいが、コスト、めっきの生産性の面からはＣｕが最も好ましい。光沢硫酸銅めっきでＣｕの導体パターンを形成する場合には、例えば硫酸銅五水塩２００ｇ/ｌ、硫酸１００ｇ/ｌ、塩素６０ｍｇ/ｌに光沢材が適量添加された硫酸銅めっき液等を利用すれば良い。なお、第１導体パターン１３の厚みについて特に限定はないが、例えば３５μｍ〜４５μｍ程度とする。
【００２８】
次に、図４に示すように、レジスト１２を剥離する。具体的には、５％の水酸化ナトリウム水溶液を５０℃に加温して導体パターン側に０．１５ＭＰａの圧力でスプレーすることにより、レジスト１２を剥離する。もちろん、レジスト１２の剥離方法はこれに限る趣旨ではなく、種々の方法を採用することができる。
【００２９】
その後、第１導体パターン１３とこれを被覆する樹脂（絶縁材３３）との接着力を強化すべく、第１導体パターン１３の表面を粗化する。この粗化処理では、次亜塩素酸ナトリウムによる黒化処理、蟻酸系処理液による処理（例えばメック社のＣＺ処理）、硫酸過水系の処理（例えば日本マクダーミッド社のＭＢ処理）等が使用される。硫酸過水系の処理は処理液を塩素フリー化できるので、信頼性上好ましい。またここで第１導体パターン１３の上面、両側面の３面が粗化されるが、ステンレスによって形成された導電性基板１は粗化されない。このように導電性基板１にステンレスを用いると導体パターンのみを粗化処理できる処理液が多数選択できるので好ましい。
【００３０】
次に、図５に示すように、第１導体パターン１３上であって、他のレイヤとの接続部位以外の領域における第１導体パターン１３上に絶縁層３１を形成する。絶縁層３１は、第１導体パターン１３の表面のうち、他のレイヤの導体パターン（第２導体パターン２３）と対向する面（本例では上面）に少なくとも形成すればよい。ただし、第１導体パターン１３の側面にも絶縁層３１を形成してもよい。第１導体パターン１３上において他のレイヤとの接続部位となる領域には開口部を設けておく。
【００３１】
当該工程では、例えばスクリーン印刷法で接続部位以外の第１導体パターン１３上に５μｍのエポキシ樹脂層を形成することで達成できる。また、ＣＶＤ、プラズマＣＶＤ、スパッタリング、蒸着等の方法でＳｉＯ2、ＳｉＮ、アルミナ等の無機絶縁膜層を全面に形成し、接続部位の絶縁層をパターンエッチングで除去しても良い。また、電着レジストで全面に樹脂層を形成して接続部位の樹脂層をパターンエッチングで除去する方法も用いられる。
【００３２】
また第１導体パターン１３の表面を選択的に酸化、硫化、窒化等で高抵抗化して絶縁層３１を形成した後、接続部位の絶縁層３１をパターンエッチングで除去する方法を用いても良い。当該手法は、工程が簡単で生産性が高く、また高抵抗層と導体との密着性が良好であり好ましい。例えば、プリント基板等のいわゆる黒化処理をそのまま適用して銅表面を酸化する場合、表面に銅酸化物のデンドライトを針状に成長させて導体パターンの樹脂に対する密着性をあげているが、本実施形態では導体層間の絶縁性を保証するために形成するため、連続的な高抵抗層を形成するのが好ましい。連続的な高抵抗層を形成する方法として熱酸化、酸素プラズマ処理等が挙げられる。
【００３３】
次に、図６に示すように、第１導体パターン１３上の接続部位に導体層３２を形成する。導体層３２は、例えば、接続部位に導体ペーストを塗布することにより形成する。導体ペーストの種類は銀ペースト、銅ペースト、はんだペースト等が挙げられる。また溶融温度が高くなるように予備加熱で合金層を形成した、信頼性の高いペーストも好ましい。導体ペーストの塗布方法としては、スクリーン印刷法、シリンジによる注入などが挙げられる。
【００３４】
次に、図７に示すように、第１転写用基板１１の第１導体パターン１３側に接着性を有する絶縁材３３を配置し、さらに、第２導体パターン２３を備える第２転写用基板２１を対向させる。
【００３５】
接着性を有する絶縁材としては例えばプリプレグを用い、例えば２０μｍ厚の芯材のないエポキシ樹脂製プリプレグを用いる。芯材のないプリプレグを用いることにより、圧着後の第１転写用基板１１および第２転写用基板２１の間隔を小さくすることができ、最終的に形成される電子素子を薄型化することができる。なお、芯材入りのプリプレグや、芯材の代わりにまたは芯材とともに、線膨張係数の調整のためのフィラーを混入した接着シートや、高誘電率フィラーを混入して誘電率の増大を図った絶縁材を使用してもよい。
【００３６】
また、プリプレグには、接続部位に対応する位置に貫通孔３３ａを形成しておくことが好ましい。これにより、プリプレグが接続部位に流れ込む前に、第１導体パターン１３および第２導体パターン２３を導体層３２により接続することができ、接続不良を防止することができる。
【００３７】
第２転写用基板２１の材料、第２転写用基板２１への第２導体パターン２３の形成方法については、第１転写用基板１１と同様である。ただし、第２導体パターン２３のパターン形状に限定はない。これらの第１転写用基板１１および第２転写用基板２１は、導体パターンの形成後、コンベクションオーブンで１００℃、３０分乾燥してから使用される。
【００３８】
次に、図８に示すように、絶縁材３３および２つの転写用基板１１、２１を重ねて圧着する。これにより、第１導体パターン１３および第２導体パターン２３が絶縁材３３の表面に埋め込まれる。圧着工程では、両基板を加熱しつつ真空プレスすることが好ましい。真空プレスにより、ボイドの発生を抑制することができる。上記プレス工程では、第２導体パターン２３が第１導体パターン１３上に形成された絶縁層３１にほぼ接する状態まで加圧される。これにより、第２導体パターン２３および第１導体パターン１３が接続部位において導体層３２を介して接続され、接続部位以外の領域において絶縁層３１により絶縁される。
【００３９】
次に、図９に示すように、ウェットエッチングにより第１転写用基板１１および第２転写用基板２１を除去する。転写用基板１１、２１を除去することで、絶縁材３３の一方の面に第１導体パターン１３が埋め込まれ、絶縁材３３の他方の面に第２導体パターン２３が埋め込まれてなる電子素子が得られる。このとき、絶縁材３３の両面がほぼ平滑になるように、導体パターン１３、２３が埋め込まれている。また、絶縁材３３の両面から導体パターン１３、２３が露出している。なお、転写用基板１１、２１をウェットエッチングせずに、剥離してもよい。
【００４０】
以降の工程としては、第１導体パターン１３および第２導体パターン２３を備える基材の両側に、必要に応じて絶縁層を介して磁性薄膜を貼り付けることにより、電子素子が完成する。
【００４１】
上記の本実施形態に係る電子素子およびその製造方法によれば、第１導体パターン１３および第２導体パターン２３の内側（対向面側）および外側に、絶縁材３３を構成する余分な樹脂がほとんど形成されないことから、電子素子の厚さを、第１導体パターン１３、導体層３２、および第２導体パターン２３の厚さの合計値にまで薄型化することができる。したがって、電子素子の薄型化を実現できる。
【００４２】
また、第１導体パターン１３および第２導体パターン２３間の層間絶縁膜は絶縁層３１の厚さで決定されることから、電子素子の薄型化を実現することができ、層間絶縁膜の厚さのばらつきを抑制することができる。この結果、絶縁耐圧のばらつきを抑制することができる。また、絶縁層３１により、絶縁耐圧の最小値を保障することができる。
【００４３】
また、本実施形態に係る電子素子の製造方法によれば、１回の真空プレス工程を経るのみで、２つの第１導体パターン１３および第２導体パターン２３を重ねた電子素子を作製することができ、複数回の真空プレスを使用する場合に比べて、工程数およびコストを削減することができる。
【００４４】
また、本実施形態によれば、第１導体パターン１３および第２導体パターン２３間を絶縁層３１により確実に絶縁できるため、絶縁材３３として、芯材のない薄いプリプレグを用いることができ、薄型化に貢献することができる。
【００４５】
（第２実施形態）
本実施形態では、第１実施形態とは、絶縁層３１および導体層３２の形成方法が異なる方法について説明する。図１０〜図１２は、第２実施形態に係る導体パターンを形成している状態を示す図である。
【００４６】
まず、第１実施形態と同様にして、図２〜図４に示す工程を経ることにより、第１転写用基板１１上に、第１導体パターン１３を形成する。続いて、図１０に示すように、第１導体パターン１３上に絶縁層３１を形成する。絶縁層３１の形成方法については、第１実施形態と同様である。
【００４７】
一方、図１１に示すように、第１導体パターン１３と同様の手順で形成された第２導体パターン２３上に、導体層３２を形成する。導体層３２の形成方法については、第１実施形態と同様である。
【００４８】
次に、図１２に示すように、第１実施形態と同様にして、第１転写用基板１１の第１導体パターン１３側に接着性を有する絶縁材３３を配置し、さらに、第２導体パターン２３を備える第２転写用基板２１を対向させる。
【００４９】
以降の工程としては、第１実施形態で説明した図８以降の工程を経ることにより、電子素子が完成する。
【００５０】
本実施形態では、第１実施形態と異なり、絶縁層３１を第１転写用基板１１側に形成し、導体層３２を第２転写用基板２１側に形成している。なお、絶縁層３１を第２転写用基板２１側に形成し、導体層３２を第１転写用基板１１側に形成してもよい。
【００５１】
これにより、第１導体パターン１３上への絶縁層３１の形成と、第２導体パターン上への導体層３２の形成を並列的に処理することができ、一方の基板側に絶縁層３１および導体層３２を形成するのに比べて、生産性を向上できる。例えば、スクリーン印刷法を用いて、絶縁層３１および導体層３２を同一の基板に形成する場合には、絶縁層３１をスクリーン印刷し、絶縁層３１を乾燥させた後に導体層３２をスクリーン印刷する必要がある。印刷用のマスクが先に形成した絶縁層３１に触れることによる絶縁層が削れることを防止するためである。これに対して、絶縁層３１および導体層３２を別々の基板に形成することにより、２つのスクリーン印刷工程間の待ち時間を省略することができ、生産性を向上させることができる。
【００５２】
（第３実施形態）
第１実施形態では、２つの導体パターンのレイヤからなる電子素子の例について説明したが、本実施形態では、４つの導体パターンのレイヤからなる電子素子の例について説明する。
【００５３】
図１３は、本実施形態に係る電子素子の要部断面図である。
本実施形態に係る電子素子は、図９に示す工程を経た状態の導体パターンを備える２つの単位構造１０を圧着することにより形成される。これにより、４つの導体パターン１３、２３が積層した電子素子が形成される。
【００５４】
２つの単位構造１０間には、接続部位において導体層３５が介在し、接続部位以外の領域において絶縁層３４が介在している。導体層３５は、圧着前に２つの基板のうちのいずれかの基板の導体パターン上に形成される。また、絶縁層３４は、圧着前に２つの基板のうちのいずれかの基板の導体パターン上に形成される。導体層３５の形成方法は、第１実施形態で説明した導体層３２の形成方法と同様である。絶縁層３４の形成方法は、第１実施形態で説明した絶縁層３１の形成方法と同様である。ただし、絶縁層３４は、接着性を有していることが好ましいことから、スクリーン印刷等により絶縁樹脂からなる絶縁層３４を形成することが好ましい。
【００５５】
単位構造１０の両面には絶縁層がなく、平滑なため、複数の基板を導体層３５および絶縁層３４を介して接着することにより、多層の導体パターンを内蔵する電子素子を量産性良く作製することができる。このとき、基板間の間隔は、導体層３５および絶縁層３４で決定され、電子素子の薄型化を実現することができる。なお、単位構造１０同士が導体層３５を介して導通している例を示したが、導通していなくてもよい。
【００５６】
本発明は、上記の実施形態の説明に限定されない。
例えば、本実施形態に係る電子部品は、コイル、抵抗等の機能素子を複数内蔵していてもよい。また、本実施形態で挙げた材料や数値は一例であり、これに限定されるものではない。
第１実施形態において、絶縁層３１を形成した後に、導体層３２を形成する例について説明したが、導体層３２を形成した後に絶縁層３１を形成してもよい。また、絶縁層３１および導体層３２を第１転写用基板１１側には形成せずに第２転写用基板２１側に形成してもよい。さらに、絶縁層３１および導体層３２を、第１転写用基板１１および第２転写用基板２１の双方に形成してもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００５７】
本発明に係る電子素子およびその製造方法によれば、小型化および薄型化を図った電子素子が得られるので、電子素子を備える携帯機器のように、特に小型化及び高性能化が要求される機器に広くかつ有効に利用することができる。本発明の電子素子の例として、平面コイルや、平面コイルを利用したトランス、コモンモードフィルタが挙げられる。また、プリント配線基板等の電子部品に適用可能である。
【図面の簡単な説明】
【００５８】
【図１】第１実施形態に係る電子素子の要部を示す透視上面図である。
【図２】第１実施形態に係る導体パターンを形成している状態を示す工程図である。
【図３】第１実施形態に係る導体パターンを形成している状態を示す工程図である。
【図４】第１実施形態に係る導体パターンを形成している状態を示す工程図である。
【図５】第１実施形態に係る導体パターンを形成している状態を示す工程図である。
【図６】第１実施形態に係る導体パターンを形成している状態を示す工程図である。
【図７】第１実施形態に係る導体パターンを形成している状態を示す工程図である。
【図８】第１実施形態に係る導体パターンを形成している状態を示す工程図である。
【図９】第１実施形態に係る導体パターンを形成している状態を示す工程図である。
【図１０】第２実施形態に係る導体パターンを形成している状態を示す工程図である。
【図１１】第２実施形態に係る導体パターンを形成している状態を示す工程図である。
【図１２】第２実施形態に係る導体パターンを形成している状態を示す工程図である。
【図１３】第３実施形態に係る電子素子の要部断面図である。
【符号の説明】
【００５９】
１…平面コイル、２…電極、３…電極、４…コイルパターン、１０…単位構造、１１…第１転写用基板、１２…レジスト、１２ａ…開口部、１３…第１導体パターン、２１…第２転写用基板、２３…第２導体パターン、３１…絶縁層、３２…導体層、３３…絶縁材、３３ａ…貫通孔、３４…絶縁層、３５…導体層。
【図１】
2008251638.tif 000003
【図２】
2008251638.tif 000004
【図３】
2008251638.tif 000005
【図４】
2008251638.tif 000006
【図５】
2008251638.tif 000007
【図６】
2008251638.tif 000008
【図７】
2008251638.tif 000009
【図８】
2008251638.tif 000010
【図９】
2008251638.tif 000011
【図１０】
2008251638.tif 000012
【図１１】
2008251638.tif 000013
【図１２】
2008251638.tif 000014
【図１３】
2008251638.tif 000015