(57)【要約】【課題】良好なコンタクト特性を有するベース電極を再現性良く実現できるヘテロ接合バイポーラトランジスタとその製造方法を提供することにある。【解決手段】  本発明のヘテロ接合バイポーラトランジスタは、半絶縁性ＩｎＰ基板１上に、Ｎ−型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３、Ｐ＋型ＩｎＧａＡｓベース層４およびＮ型ＩｎＰエミッタ層５が順次積層されている。更に、Ｎ型ＩｎＰエミッタ層５はＩｎＰレッジ層構造７を備え、ベース電極１０は、内部ベース電極１２と外部ベース電極１３から構成されており、内部ベース電極１２は、コレクタメサ領域の外周部を自己整合的に規定しつつ、ＩｎＰレッジ層構造７と接触し、外部ベース電極１３の一部が、内部ベース電極１２上に形成され、かつ、外部ベース電極１３の残りの部分が、コレクタメサ領域外に形成された埋め込み層１４上に形成されている。【選択図】図１
2008227221.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、コレクタ層、ベース層およびエミッタ層が順次積層されたヘテロ接合バイポーラトランジスタにおいて、
前記エミッタ層は、レッジ層構造を備え、
ベース電極は、第１のベース電極と第２のベース電極から構成されており、
前記第１のベース電極は、コレクタメサ領域の外周部を自己整合的に規定しつつ、前記レッジ層構造と接触し、
前記第２のベース電極の一部が、前記第１のベース電極上に形成され、かつ、前記第２のベース電極の残りの部分が、前記コレクタメサ領域外に形成された絶縁体上に形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２】
前記エミッタ層を形成する材料は、ＩｎＰ、ＩｎＡｌＰ、ＩｎＧａＰ、ＩｎＧａＡｓＰ、ＩｎＡｌＡｓ、ＩｎＡｌＧａＡｓのいずれかであることを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。
【請求項３】
前記ベース層を形成する材料は、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓ、ＧａＡｓＳｂ、ＩｎＧａＡｓＳｂ、ＡｌＧａＡｓＳｂのいずれかであることを特徴とする請求項１乃至２のいずれかに記載のヘテロ接合バイポーラトランジスタ。
【請求項４】
前記絶縁体を形成する材料は、シリコン酸化物、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリイミドのいずれかであることを特徴とする請求項１乃至３のいずれかに記載のヘテロ接合バイポーラトランジスタ。
【請求項５】
前記第１のベース電極を形成する材料が、前記ベース層を形成する材料とオーミック接触を形成する第１の金属と、前記エミッタ層を形成する材料とショットキー接触を形成する第２の金属とを含むことを特徴とする請求項１乃至４のいずれかに記載のヘテロ接合バイポーラトランジスタ。
【請求項６】
前記第１の金属は、前記エミッタ層に接触しないことを特徴とする請求項５に記載のヘテロ接合バイポーラトランジスタ。
【請求項７】
前記第２の金属は、前記エミッタ層に接触していることを特徴とする請求項５または６に記載のヘテロ接合バイポーラトランジスタ。
【請求項８】
前記第２の金属が、ＷあるいはＷＳｉであることを特徴とする請求項５乃至７のいずれかに記載のヘテロ接合バイポーラトランジスタ。
【請求項９】
請求項１乃至８のいずれかに記載のヘテロ接合バイポーラトランジスタの製造方法において、
前記エミッタ層の途中までエッチングして形成されたエミッタメサ構造上に絶縁保護膜を堆積する工程と、
前記エミッタメサ構造を包含する第１のエッチング・マスクを前記絶縁保護膜上に形成した後、前記絶縁保護膜を選択的にエッチングする工程と、
残された前記絶縁保護膜をエッチング・マスクとして用いて、前記エミッタ層をエッチング除去することによって、前記レッジ層構造を形成し、かつ、ベース層表面を暴露する工程と、
前記第１のエッチング・マスクを残した状態で、前記第１のベース電極を形成する材料を堆積し、しかる後に、リフトオフ法を用いて前記第１のエッチング・マスクを除去することによって、ベース層表面にレッジ層側壁部と接触した前記第１のベース電極を形成する材料を残す工程と、
前記エミッタメサ構造を包含する第２のエッチング・マスクを用いて、前記第１のベース電極を形成する材料、前記ベース層および前記コレクタ層を順次エッチングすることによって、前記コレクタメサ領域を前記第１のベース電極に対して自己整合的に形成する工程と、
前記コレクタメサ領域外に、前記コレクタメサ領域の側壁に接するように、前記絶縁体を形成する工程と、
前記第１のベース電極および前記絶縁体上に前記第２のベース電極を形成する工程とを含むことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超高速集積回路を実現する上で有用なヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏ１ａｒ  Ｔｒａｎｓｉｓｔｏｒ、以下、ＨＢＴとする。）に関する。
【背景技術】
【０００２】
ＨＢＴの高周波性能を向上させるためには、ベース抵抗とコレクタ容量を削減することが重要である。従来、コレクタ容量を削減する手法の一つとして、ベース電極下のコレクタ層の一部を、誘電率の低い絶縁材料に置き換える手法が提案されている。これを実現する最も簡便な手法として、コレクタメサ領域の形成時にサイドエッチングを実施し、ベース電極下にアンダーカット構造を形成する手法がある。
【０００３】
図１２は、従来のＨＢＴの断面図である。図１２では、上記のアンダーカット構造を形成する手法を用いて製作されたＨＢＴの一例を示している。図１２において、１は半絶縁性ＩｎＰ基板、２はＩｎＧａＡｓとＩｎＰから形成されるＮ＋型ＩｎＧａＡｓ／ＩｎＰサブコレクタ層、３はＩｎＧａＡｓ、ＩｎＡｌＧａＡｓおよびＩｎＰから形成されるＮ−型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層、４はＰ＋型ＩｎＧａＡｓベース層、５はＮ型ＩｎＰエミッタ層、６はＰ−型ＩｎＧａＡｓエミッタキャップ層であり、９はコレクタ電極、１０はベース電極、１１はエミッタ電極である。また、７はエミッタメサ構造の周辺部における再結合電流を抑制するためのＩｎＰレッジ層構造、８はＩｎＰレッジ層構造７の表面を保護するための絶縁保護膜である。絶縁保護膜８は、シリコン窒化膜やシリコン酸化膜などが用いられる。更に、１５はＨＢＴ全体を保護するための絶縁保護膜であり、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）やポリイミドなどが用いられる。
【０００４】
図１２に示す従来のＨＢＴは、エミッタ電極１１の形成、エミッタメサ構造の形成、ベース電極１０の形成、コレクタメサ領域の形成、コレクタ電極９の形成、そして、素子間分離メサ形成を行った後に、ＢＣＢなどの絶縁保護膜１５をスピン・コーティングすることによって実現される。コレクタメサ領域を形成する際にサイドエッチングを行うと、アンダーカット構造１６が形成され、アンダーカット構造１６に誘電率の低い絶縁保護膜１５が埋め込まれることによって、コレクタ容量が削減されることになる。
【０００５】
アンダーカット構造１６を形成してコレクタ容量を削減する上記手法は、比較的簡便に実施できることが長所といえる。しかしながら、プロセス中にサイドエッチング量をモニターすることができないことから、意図した寸法のアンダーカット構造１６を高精度に実現することが困難であるという欠点を有している。例えば、サイドエッチング量が意図した以上に大きくなると、Ｐ＋型ＩｎＧａＡｓベース層４の表面とベース電極１０との接触面積が著しく減少してしまい、ベース電極１０に内在している応力などによって、ベース電極１０自体が剥離してしまうことさえある。このため、サイドエッチング量をむやみに増やすことができず、コレクタ容量を大幅に削減することが難しい。
【０００６】
そこで、上記欠点を克服する手法として、コレクタメサ領域を形成した後にコレクタメサ領域外を誘電率の低い絶縁体で埋め込み、しかる後に、ベース電極を形成する手法が提案されている（非特許文献１参照）。ベース電極は、半導体ベース層上と埋め込まれた絶縁体上にまたがって形成されるので、機械的強度を気にする必要はない。基本的に、コレクタ容量は、コレクタメサ領域を形成する際に用いられるエッチング・マスクのパターン寸法に依存し、ベース電極の寸法や形成工程には影響されない。図１３は、従来の他のＨＢＴの断面図である。図１３では、上記のコレクタメサ領域外に絶縁体で埋め込む手法を用いて製作されたＨＢＴの一例を示している。なお、図１２に示すＨＢＴと同様の構造には同じ番号を付し、説明を省略する。図１３において、１４はコレクタメサ領域外に埋め込まれた絶縁体である埋め込み層である。埋め込み層１４は、シリコン酸化物、ＢＣＢ、あるいは、ポリイミドなどの絶縁材料から形成される。図１３から分かるように、ベース電極１０はＰ＋型ＩｎＧａＡｓベース層４と埋め込み層１４上に形成されており、基本的に、コレクタメサ領域面積がベース電極１０の寸法や形状に左右されることはない。
【０００７】
図１４乃至図２１は、図１３に示すＨＢＴを実現する製造工程を示す断面図である。以下、図１３に示すＨＢＴを製造する製造工程の一例を説明する。まず、図１４に示すように、ＨＢＴエピタキシャル基板上にＷなどの金属をスパッタ法により堆積し、エミッタ電極１１を形成する。次に、図１５に示すように、エミッタメサ構造を形成するためのフォトレジスト・マスクを形成し、誘導結合型プラズマ反応性イオンエッチング（以下、ＩＣＰ−ＲＩＥとする。）法を用いて、Ｎ型ＩｎＰエミッタ層５の途中までエッチングを行い、その後、フォトレジスト・マスクを除去する。ここで、Ｎ型ＩｎＰエミッタ層５の一部を残す理由は、Ｐ＋型ＩｎＧａＡｓベース層４の表面を暴露しないことによって、ベース電極１０の形成直前までベース層界面を保護することである。更に、別の理由として、残されたＮ型ＩｎＰエミッタ層５を用いてＩｎＰレッジ層構造７を形成し、エミッタメサ構造の周辺部の再結合電流を抑制することである。次に、図１６に示すように、コレクタメサ領域を形成するため、フォトレジスト・マスク１８を形成し、ＩＣＰ−ＲＩＥ法により、残されたＮ型ＩｎＰエミッタ層５、Ｐ＋型ＩｎＧａＡｓベース層４およびＮ−型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３を連続的に除去する。（ちなみに非特許文献１では、エミッタメサ構造にシリコン酸化膜からなる厚めのサイドウォール（Ｓｉｄｅｗａｌｌ）を形成し、これをエッチング・マスクに用いる手法がとられている。）
次に、図１７に示すように、コレクタメサ領域の形成後に、半導体に比べて誘電率の低いシリコン酸化物などの埋め込み層１４をコレクタメサ領域外に埋め込む。これを実現する手法としては、図１６に示したフォトレジスト・マスク１８を残した状態でスパッタ法により埋め込み層１４を堆積し、その後、フォトレジスト・マスク１８をリフトオフ除去する手法がある。別の手法としては、図１６に示すフォトレジスト・マスク１８を除去した後に埋め込み層１４を堆積し、コレクタメサ領域に該当する部分の埋め込み層１４だけを選択的にエッチング除去する手法もある。あるいは、埋め込み層１４を厚く堆積し、これを平坦化した後に、ウエハ全面をエッチバックすることによってコレクタメサ領域を頭出しする手法もある。その後、シリコン酸化物などの埋め込み層１４を埋め込んだ後にベース電極１０を形成すれば所望のメサ構造が得られることになるが、その前に、エミッタメサ構造とベース電極１０との電気的絶縁を確保するために、絶縁保護膜８を形成する。なお、絶縁保護膜８としては、シリコン窒化膜やシリコン酸化膜などが利用されるが、どちらの絶縁材料を利用するかは、ベース電極１０の形成方法などに依存する。そして、エミッタメサ構造を包含するようにフォトレジスト・マスク１７を形成し、反応性イオンエッチング（以下、ＲＩＥとする。）法により絶縁保護膜８を選択的に除去する。（ちなみに非特許文献１では、エミッタメサ構造にシリコン酸化膜からなる薄めのサイドウォールを形成することによって、ベース電極１０との電気的絶縁を確保している。）
そして、図１８に示すように、残された絶縁保護膜８をマスクにして、Ｎ型ＩｎＰエミッタ層５を除去し、Ｐ＋型ＩｎＧａＡｓベース層４の表面を暴露すれば、ＩｎＰレッジ層構造７を形成することができる。ちなみに、絶縁保護膜８は、ＩｎＰレッジ層構造７の表面を保護し安定化させる役割も担っている。次に、図１９に示すように、フォトレジスト・マスク１７を除去し、Ｐｔ／ＷあるいはＴｉ／Ｗからなるベース電極１０を蒸着法やスパッタ法などによって堆積する。ここで、ＰｔやＴｉは、Ｐ＋型ＩｎＧａＡｓベース層４とのコンタクト特性を良好にするために用いられており、数ｎｍ程度の薄い膜で良い。一方、Ｗ金属は、ベース電極１０自体の抵抗値を下げるために用いられており、数百ｎｍ程度と比較的厚く堆積する必要がある。次に、図２０に示すように、エミッタメサ構造上などの不要なＰｔ／ＷあるいはＴｉ／ＷをＲＩＥ法により除去する。そして、図２１に示すように、絶縁保護膜８と埋め込み層１４を開口し、Ｎ＋型ＩｎＧａＡｓ／ＩｎＰサブコレクタ層２上にコレクタ電極９を形成する。更に、素子間分離メサ形成を実施し、ＢＣＢやポリイミドなどの絶縁保護膜１５をスピン・コーティングすれば、図１３に示したＨＢＴを実現することができる。
【非特許文献１】T.Oka,K.Hirata, K.Ouchi, H.Uchiyama, K.Mochizuki and T.Nakamura, “Small-Scaled InGaP/GaAs HBT’swith WSi/Ti Base Electrode and Buried SiO2, ”IEEE Transactions on Electron Devices, Volume 45, Number 11 November,1998, pp.2276-2282
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来の他のＨＢＴの製造方法を用いることによって、ベース電極１０の形成とは独立にコレクタメサ領域を形成することが可能となり、コレクタメサ領域をより一層微細化することが可能となる結果、コレクタ容量を大幅に削減できると期待できるものの、上記の製造方法では、複雑なプロセス工程を経た後、ベース電極１０を形成しなければならないことから、良好で均一なベース・コンタクト特性を再現性良く実現することが難しいといった問題があった。これから、素子の微細化や集積回路の大規模化を困難にする虞を否定できないといった問題があった。
【０００９】
以下、上記の問題点を具体的に説明する。まず、上記の製造方法では、Ｐ＋型ＩｎＧａＡｓベース層４の表面を暴露するために、Ｎ型ＩｎＰエミッタ層５を選択性ウェットエッチングで除去する必要があるが、エッチングが完了したかどうかを判断することが大変難しい。これは、図１７から分かるように、エッチングするＮ型ＩｎＰエミッタ層５領域がミクロン単位の寸法しかないためである。一般に、ＩｎＰ／ＩｎＧａＡｓ系半導体では、半導体膜の干渉色が材料に依存して（可視光領域で）変化することから、選択性ウェットエッチングの終点判定を目視で確認することができる。しかしながら、図１３に示した従来の他のＨＢＴでは、エッチング領域がミクロン単位の寸法しかないことから、終点判定を目視で判断することは不可能である。従って、事前に厚膜などを使ってエッチング速度を求めておき、適当なエッチング時間を設定した上でウェットエッチングを実施する必要がある。しかしながら、微細で複雑な構造においては、エッチング速度が、事前に求めておいた値とは異なることが往々にして生じる。例えば、Ｎ型ＩｎＰエミッタ層５は、絶縁保護膜８を堆積した際や、絶縁保護膜８をＲＩＥ法などで除去した際に、表面が著しく改質されることがあり、ウェットエッチング速度が大きく変化する場合がある。また、コレクタメサ領域と埋め込み層１４との境界に着目すると、埋め込み層１４を形成する際にもＮ型ＩｎＰエミッタ層５への損傷は避けられないので、これによりエッチング特性が変化するおそれもある。更に、実際は、コレクタメサ領域と埋め込み層１４との境界付近は平坦ではなく、ある程度の段差が生じているので、これも、安定したウェットエッチングの実現に対してマイナス要因となる。仮に、エッチング速度が予想以上に少なければ、Ｎ型ＩｎＰエミッタ層５の一部が残りベース電極１０のコンタクト特性を著しく損なう危険性がある。逆に、Ｎ型ＩｎＰエミッタ層５を完全に除去するためにエッチング時間を必要以上とれば、絶縁保護膜８下のＩｎＰレッジ層構造７にもサイドエッチングが入ってしまい、ＩｎＰレッジ層構造７の幅が縮小してしまう。こうなるとＩｎＰレッジ層構造７の機能が低下し、エミッタメサ構造の周辺部の再結合電流を十分に抑制することができなくなり、電流利得の劣化を招くことになる。予め、ＩｎＰレッジ層構造７の幅を広めに設定しておけば、たとえサイドエッチングが入りすぎたとしても、レッジ機能の著しい劣化を回避することはできる。しかしながら、これは、コレクタメサ領域を拡大させることになるので、コレクタ容量削減という本来の目的に対してはマイナスに働くことになる。更に、過剰なエッチングにより、コレクタメサ領域と埋め込み層１４との境界が侵食される危険性もある。以上のことから、図１３に示した従来の他のＨＢＴでは、Ｐ＋型ＩｎＧａＡｓベース層４の表面を制御性良く暴露することが難しく、良好なベース・コンタクト特性を再現性良く実現することが困難となる。
【００１０】
また、図１９と図２０を比較すれば分かるように、エミッタメサ構造上のベース電極１０を除去する必要がある。しかしながら、エミッタの微細化が進むと、エミッタメサ構造の頭出しに対するエッチング条件が厳しくなることが予想される。図１３に示した従来の他のＨＢＴでは、より高精度な条件出しを行う必要があり、素子の微細化とともにプロセス難易度が急激に増加することが懸念される。これから、素子の微細化や集積回路の大規模化を困難にする虞を否定できないといった問題があった。
【００１１】
本発明は、こうした問題に鑑みてなされたものであり、良好なコンタクト特性を有するベース電極を再現性良く実現できるヘテロ接合バイポーラトランジスタとその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的達成のため、本発明に係るヘテロ接合バイポーラトランジスタでは、半導体基板上に、コレクタ層、ベース層およびエミッタ層が順次積層されたヘテロ接合バイポーラトランジスタにおいて、前記エミッタ層は、レッジ層構造を備え、ベース電極は、第１のベース電極と第２のベース電極から構成されており、前記第１のベース電極は、コレクタメサ領域の外周部を自己整合的に規定しつつ、前記レッジ層構造と接触し、前記第２のベース電極の一部が、前記第１のベース電極上に形成され、かつ、前記第２のベース電極の残りの部分が、前記コレクタメサ領域外に形成された絶縁体上に形成されていることを特徴としている。
【００１３】
また、請求項２に記載のように、請求項１に記載の本発明に係るヘテロ接合バイポーラトランジスタでは、前記エミッタ層を形成する材料は、ＩｎＰ、ＩｎＡｌＰ、ＩｎＧａＰ、ＩｎＧａＡｓＰ、ＩｎＡｌＡｓ、ＩｎＡｌＧａＡｓのいずれかであることを特徴としている。
【００１４】
また、請求項３に記載のように、請求項１乃至２のいずれかに記載の本発明に係るヘテロ接合バイポーラトランジスタでは、前記ベース層を形成する材料は、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓ、ＧａＡｓＳｂ、ＩｎＧａＡｓＳｂ、ＡｌＧａＡｓＳｂのいずれかであることを特徴としている。
【００１５】
また、請求項４に記載のように、請求項１乃至３のいずれかに記載の本発明に係るヘテロ接合バイポーラトランジスタでは、前記絶縁体を形成する材料は、シリコン酸化物、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリイミドのいずれかであることを特徴としている。
【００１６】
また、請求項５に記載のように、請求項１乃至４のいずれかに記載の本発明に係るヘテロ接合バイポーラトランジスタでは、前記第１のベース電極を形成する材料が、前記ベース層を形成する材料とオーミック接触を形成する第１の金属と、前記エミッタ層を形成する材料とショットキー接触を形成する第２の金属とを含むことを特徴としている。
【００１７】
また、請求項６に記載のように、請求項５に記載の本発明に係るヘテロ接合バイポーラトランジスタでは、前記第１の金属は、前記エミッタ層に接触しないことを特徴としている。
【００１８】
また、請求項７に記載のように、請求項５または６に記載の本発明に係るヘテロ接合バイポーラトランジスタでは、前記第２の金属は、前記エミッタ層に接触していることを特徴としている。
【００１９】
また、請求項８に記載のように、請求項５乃至７のいずれかに記載の本発明に係るヘテロ接合バイポーラトランジスタでは、前記第２の金属が、ＷあるいはＷＳｉであることを特徴としている。
【００２０】
また、請求項９に記載のように、請求項１乃至８のいずれかに記載の本発明に係るヘテロ接合バイポーラトランジスタの製造方法では、前記エミッタ層の途中までエッチングして形成されたエミッタメサ構造上に絶縁保護膜を堆積する工程と、前記エミッタメサ構造を包含する第１のエッチング・マスクを前記絶縁保護膜上に形成した後、前記絶縁保護膜を選択的にエッチングする工程と、残された前記絶縁保護膜をエッチング・マスクとして用いて、前記エミッタ層をエッチング除去することによって、レッジ層構造を形成し、かつ、ベース層表面を暴露する工程と、前記第１のエッチング・マスクを残した状態で、前記第１のベース電極を形成する材料を蒸着法あるいはスパッタ法によって堆積し、しかる後に、リフトオフ法を用いて前記第１のエッチング・マスクを除去することによって、ベース層表面にレッジ層側壁部と接触した前記第１のベース電極を形成する材料を残す工程と、前記エミッタメサ構造を包含する第２のエッチング・マスクを用いて、前記第１のベース電極を形成する材料、前記ベース層および前記コレクタ層を順次エッチングすることによって、前記コレクタメサ領域を前記第１のベース電極に対して自己整合的に形成する工程と、前記コレクタメサ領域外に、前記コレクタメサ領域の側壁に接するように、前記絶縁体を形成する工程と、前記第１のベース電極および前記絶縁体上に前記第２のベース電極を形成する工程とを含むことを特徴としている。
【発明の効果】
【００２１】
本発明に係るヘテロ接合バイポーラトランジスタでは、ベース電極は、コレクタメサ領域の外周部を自己整合的に規定しつつ、エミッタ層のレッジ層構造と接触する第１のベース電極と、コレクタメサ領域外に形成された絶縁体上および第１のベース電極上に形成された第２のベース電極とから形成されているので、良好なコンタクト特性を有するベース電極を再現性良く実現することができる。
【発明を実施するための最良の形態】
【００２２】
以下に、本発明の実施形態に係るヘテロ接合バイポーラトランジスタ（以下、ＨＢＴとする。）とその製造方法について、図１乃至図１１を参照して説明する。図１は、本発明の実施形態に係るＮＰＮ形ＩｎＰ／ＩｎＧａＡｓ系ＨＢＴの断面図である。図１において、１は半導体基板である半絶縁性ＩｎＰ基板、２はＮ型高濃度（以下、Ｎ＋型とする。）のＩｎＧａＡｓとＩｎＰから形成されるＮ＋型ＩｎＧａＡｓ／ＩｎＰサブコレクタ層、３はＮ型低濃度（以下、Ｎ−型とする。）のＩｎＧａＡｓ、ＩｎＡｌＧａＡｓおよびＩｎＰから形成されるＮ−型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層、４はＰ型高濃度（以下、Ｐ＋型とする。）のＩｎＧａＡｓから形成されるＰ＋型ＩｎＧａＡｓベース層、５はＮ型ＩｎＰから形成されるＮ型ＩｎＰエミッタ層、６はＰ型低濃度（以下、Ｐ−型とする。）のＩｎＧａＡｓから形成されるＰ−型ＩｎＧａＡｓエミッタキャップ層であり、９はコレクタ電極、１１はエミッタ電極である。また、７はメサ型のＮ型ＩｎＰエミッタ層５（以下、エミッタメサとする。）の周辺部における再結合電流を抑制するためのＩｎＰレッジ層構造、８はＩｎＰレッジ層構造７の表面を保護するための絶縁保護膜である。絶縁保護膜８は、シリコン窒化膜やシリコン酸化膜などが用いられる。１４はメサ型のＮ−型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３（以下、コレクタメサとする。）の領域外に埋め込まれた絶縁体である埋め込み層である。埋め込み層１４は、シリコン酸化物からなる。１５は本発明に係るＨＢＴ全体を保護するための絶縁保護膜であり、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）やポリイミドなどが用いられている。
【００２３】
ここで、本発明に係るＨＢＴでは、ベース電極を第１のベース電極である内部ベース電極１２と第２のベース電極である外部ベース電極１３から構成している。内部ベース電極１２は、コレクタメサ領域の外周部を自己整合的に規定しつつ、ＩｎＰレッジ層構造７と接触する。外部ベース電極１３の一部は、内部ベース電極１２上に形成されている。一方、外部ベース電極１３の残りの部分は、埋め込み層１４上に形成されている。これにより、配線から内部ベース電極１２への電気的接続は外部ベース電極１３が担い、外部ベース電極１３からＰ＋型ＩｎＧａＡｓベース層４への電気的接続は内部ベース電極１２が担う形となる。
【００２４】
図２乃至図１０は、図１に示すＨＢＴを実現する製造工程を示す断面図である。以下、図１に示すＨＢＴを実現する製造工程を具体的に説明する。まず、図２に示すように、半絶縁性ＩｎＰ基板１上に、Ｎ＋型ＩｎＧａＡｓ／ＩｎＰサブコレクタ層２、Ｎ−型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３、Ｐ＋型ＩｎＧａＡｓベース層４、Ｎ型ＩｎＰエミッタ層５、Ｐ−型ＩｎＧａＡｓエミッタキャップ層６を堆積した後、更に、タングステン（以下、Ｗとする。）などの金属をスパッタ法により堆積し、エミッタ電極１１とする。次に、図３に示すように、エミッタメサ構造用のフォトレジスト・マスクを形成し、誘導結合型プラズマ反応性イオンエッチング（以下、ＩＣＰ−ＲＩＥとする。）法を用いて、Ｎ型ＩｎＰエミッタ層５の途中までエッチングを行った後に、フォトレジスト・マスクを除去する。
【００２５】
次に、図４に示すように、シリコン窒化膜などの絶縁保護膜８を１５０ｎｍ堆積し、その後、エミッタメサ構造を包含するように、絶縁保護膜８上に第１のエッチング・マスクであるフォトレジスト・マスク１７を形成する。そして、フォトレジスト・マスク１７を用いて絶縁保護膜８を選択的にエッチングし、その後、残された絶縁保護膜８をマスクとして用いて、Ｎ型ＩｎＰエミッタ層５を選択性ウェットエッチングにより選択的に除去する。なお、絶縁保護膜８をエッチングする際、サイドエッチングも入るため、後述する内部ベース電極１２の形成に適したアンダーカット構造が形成される。上記の工程を実施することにより、Ｐ＋型ＩｎＧａＡｓベース層４の表面が暴露されると同時に、ＩｎＰレッジ層構造７が形成される。Ｎ型ＩｎＰエミッタ層５の選択性ウェットエッチングを行う領域はウエハ全面に広がるので、Ｐ＋型ＩｎＧａＡｓベース層４の表面出しを目視で確認することが可能となり、エッチング残りや過剰なオーバー・エッチングを回避することが容易となる。
【００２６】
次に、フォトレジスト・マスク１７を残した状態で、内部ベース電極１２を形成する第１の金属であるＰｔ（あるいはＴｉ）を電子ビーム蒸着法によって５ｎｍ程度堆積し、内部ベース電極１２を形成する第２の金属であるＷをスパッタ法によって２０ｎｍ程度堆積する。そして、図５に示すように、リフトオフ法を用いてフォトレジスト・マスク１７を除去する。これにより、Ｐ＋型ＩｎＧａＡｓベース層４の表面にレッジ層側壁部と接触した内部ベース電極１２を形成する材料である金属Ｐｔ（あるいはＴｉ）／Ｗの層１９が残る。また、Ｐ＋型ＩｎＧａＡｓベース層４およびＮ−型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３が加工される前に内部ベース電極１２を形成する金属Ｐｔ（あるいはＴｉ）／Ｗを堆積するので、Ｐ＋型ＩｎＧａＡｓベース層４の表面は原子レベルで平坦であり、理想的なコンタクト特性を実現し易い。また、絶縁保護膜８の厚さ１５０ｎｍに比べてＰｔ（あるいはＴｉ）／Ｗの膜厚は２５ｎｍと十分小さいので、容易に、フォトレジスト・マスク１７をリフトオフ除去することが可能である。
【００２７】
ここで、Ｐｔ（あるいはＴｉ）は、内部ベース電極１２とＰ＋型ＩｎＧａＡｓベース層４とのオーミック接触を形成するため、すなわち、コンタクト抵抗を低減させるために用いられている。従って、Ｐｔ（あるいはＴｉ）の厚さを、コンタクト特性を向上させる上で必要な値以上にする必要はない。一方、Ｗは、内部ベース電極１２自体の抵抗を下げるために用いられており、比較的厚く堆積されている。実際に試作したＨＢＴについて、Ｗのシート抵抗ρＳを４探針式測定法によって求めたところ１６Ω／□程度であった。後に詳細に述べるが、この値から計算される内部ベース電極１２の抵抗は、全ベース抵抗に比べて十分小さな値となっている。ちなみに、内部ベース電極１２の材料としてＷを用いたのは、抵抗率が低いことと、反応性イオンエッチング（以下、ＲＩＥとする。）法などによるエッチング加工が容易なためである。また、Ｐｔ（あるいはＴｉ）は、指向性の優れた電子ビーム蒸着法により堆積されるので、フォトレジスト・マスク１７下のアンダーカット構造によって、レッジ層側壁部に付着することはない。従って、Ｐｔ（あるいはＴｉ）とＩｎＰレッジ層構造７との間で電気的短絡は生じない。一方、Ｗをスパッタ法で堆積した場合、電子ビーム蒸着法とは異なり、レッジ層側壁部にもＷが付着する。しかしながら、Ｗは（ドーピング濃度が高くない）ＩｎＰレッジ層構造７とショットキー接触を形成する。よって、内部ベース電極１２とＩｎＰレッジ層構造７との間で電気的短絡を引き起こすようなことはない。むしろ、フェルミ準位がピニングされる結果、レッジ層側壁部の表面を電気的に安定化させることになる。
【００２８】
次に、図６に示すように、コレクタメサ領域を形成するためにエミッタメサ構造を包含する第２のエッチング・マスクであるフォトレジスト・マスク１８を形成し、内部ベース電極１２を形成する金属Ｐｔ（あるいはＴｉ）／Ｗの層１９、Ｐ＋型ＩｎＧａＡｓベース層４およびＮ−型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３の一部を除去する。ここで、内部ベース電極１２を形成する第２の金属であるＷは、ＳＦ６ガスによるＲＩＥ法によりエッチングし、第１の金属であるＰｔ（あるいはＴｉ）、Ｐ＋型ＩｎＧａＡｓベース層４およびＮ−型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３はＣｌ２ガスによるＩＣＰ−ＲＩＥ法によりエッチングを行う。そして、残されたＮ−型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３を選択性ウェットエッチングで除去し、Ｎ＋型ＩｎＧａＡｓ／ＩｎＰサブコレクタ層２の表面を暴露する。以上の工程により、内部ベース電極１２が形成されると同時に、コレクタメサ領域が内部ベース電極１２に対して自己整合的に形成される。
【００２９】
次に、図７に示すように、コレクタメサ領域の側壁に接するように絶縁体である埋め込み層１４を埋め込む。シリコン酸化物の埋め込み層１４をコレクタメサ領域外に埋め込む方法はいくつかあるが、ここでは実際に実施したリフトオフ法について説明する。まず、フォトレジスト・マスク１８を残した状態で、スパッタ法によりシリコン酸化物を、内部ベース電極１２の高さと同程度まで堆積する。その後、フッ化アンモニウム（ＮＨ４Ｆ）で希釈したフッ化水素（ＨＦ）溶液に浸漬し、フォトレジスト・マスク１８の側壁に堆積した、付着力の弱いシリコン酸化物を除去する。その後、図８に示すように、フォトレジスト・マスク１８をリフトオフ除去する。これにより、埋め込み層１４の埋め込みが完了する。
【００３０】
次に、図９に示すように、Ｔｉ／Ｐｔ／Ａｕからなる外部ベース電極１３を、内部ベース電極１２および埋め込み層１４と接触するように、非自己整合的に蒸着しリフトオフ形成する。ここで、Ｔｉの厚さは３０ｎｍ、Ｐｔの厚さは２０ｎｍ、Ａｕの厚さは３００ｎｍである。金属同士の接触抵抗は極めて小さいので、外部ベース電極１３の位置決めに対して高精度なアライメントは要求されない。ここで、注意すべき点は、外部ベース電極１３は、配線から内部ベース電極１２への電気的接続の役割を担っていることである。従って、外部ベース電極１３自体は、内部ベース電極１２とは異なり、比較的長い距離に渡って配置されることになる。よって、外部ベース電極１３の抵抗を下げるためには、電極層厚を数百ｎｍ程度と十分大きくし、外部ベース電極１３のシート抵抗を極力ゼロに近づけておく必要がある。次に、図１０に示すように、外部ベース電極１３を形成した後に、絶縁保護膜８と埋め込み層１４を開口し、Ｎ＋型ＩｎＧａＡｓ／ＩｎＰサブコレクタ層２上にコレクタ電極９を形成する。そして、素子間分離メサ形成を行った後にＢＣＢなどの絶縁保護膜１５をスピン・コーティングすれば、図１に示した本発明に係るＨＢＴを実現することができる。更に、エミッタ電極１１、外部ベース電極１３およびコレクタ電極９上にビアホールを形成し、配線電極を形成すればＨＢＴ素子の完成となる。
【００３１】
図１に示した本発明に係るＨＢＴと、図１２に示した従来のＨＢＴを試作し、Ｓパラメータ測定を用いて高周波特性を比較した。ここで図１２に示した従来のＨＢＴを比較の対象にした理由は、本発明による製造工程を用いても、絶縁体埋め込み構造の利点が（不測の理由から）失われずに、コレクタ容量を大幅に低減できることを確認するためである。また、図１２に示すＨＢＴの製造工程は単純であり、ベース電極１０のみに関していえば理想的なコンタクト特性が得られやすい。従って、本発明によるＨＢＴにおいて、どの程度理想的なコンタクト特性が得られているのか比較判定しやすいというのも理由の一つである。試作したＨＢＴのＮ型ＩｎＰエミッタ層５、Ｐ＋型ＩｎＧａＡｓベース層４およびＮ−型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３の厚さは、各々、６０ｎｍ、２５ｎｍ、８０ｎｍである。また、Ｎ型ＩｎＰエミッタ層５の寸法は、幅ＷＥ０．５μｍ、長さＬＥ３μｍであり、ＩｎＰレッジ層構造７のレッジ幅ＷＬｅｄｇｅ０．２μｍである。また、内部ベース電極１２のＰｔ（あるいはＴｉ）の厚さは５ｎｍ、Ｗの厚さは２０ｎｍである。更に、コレクタメサ領域の幅ＷＣは、本発明によるＨＢＴでは１．６μｍ、従来のＨＢＴでは２．１μｍである。ここで、従来ＨＢＴのコレクタメサ領域の幅ＷＣが大きいのは、サイドエッチング量をむやみに大きくとれないことに由来している。また、本発明によるＨＢＴにおいては、外部ベース電極１３からＩｎＰレッジ層構造７までの距離ＷＢＭ，ｉｎは、０．２μｍ程度となっている。また、上述したように、内部ベース電極１２のＷのシート抵抗ρＳは、１６Ω／□であった。従って、本発明によるＨＢＴの内部ベース電極１２の抵抗は、近似的に、
ρS×(ＷＢＭ,ｉｎ/ＬＥ)×(1/2) = 16×(0.2/3)×(1/2) = 0.5Ω    （１）
程度と計算される。一方、高周波解析からは、全ベース抵抗として６０Ω程度の値が見積もられている。以上の結果から、２０ｎｍ程度の薄いＷ金属でも、十分小さい電極抵抗が得られることが理解できる。ちなみに、式（１）で（１／２）の因子があるのは、エミッタメサ構造の両側に内部ベース電極１２が配置されるためである。
【００３２】
図１１は、図１２に示すＨＢＴと図１に示す本発明のＨＢＴの高周波特性である。図１１の上図は、電流利得遮断周波数ｆｔと最大発振周波数ｆｍａｘのコレクタ電流密度Ｊｃ依存性を示している。また、下図は、全コレクタ容量Ｃｂｃのコレクタ電流密度Ｊｃ依存性を示している。本発明によるＨＢＴの方が、従来のＨＢＴに比べて、明らかに全コレクタ容量Ｃｂｃが小さい。これは、コレクタメサ領域の幅ＷＣの低減効果が現れているためであり、絶縁体埋め込み構造の利点が反映された結果と言える。また、全コレクタ容量Ｃｂｃの低減は、電流利得遮断周波数ｆｔの改善にも効いていることが同図から読み取れる。更に、最大発振周波数ｆｍａｘについてみると、本発明によるＨＢＴの方が、従来ＨＢＴよりも３割近く高い値が得られている。この結果は、基本的に、本発明によるＨＢＴのベース抵抗が従来ＨＢＴのベース抵抗に比べて同等かそれ以下であることを直接的に示唆している。ちなみに、高周波解析から推測される全ベース抵抗は、本発明によるＨＢＴでは６０Ω程度、従来ＨＢＴでは７０Ω程度であった。以上の結果は、本発明を用いることによって、絶縁体埋め込み構造の利点であるコレクタ容量の大幅な低減が達成されると同時に、極めて良好なベース・コンタクト特性も得られることを実証している。
【００３３】
以上より、本発明の実施形態に係るＨＢＴの製造工程では、エミッタメサ構造を包含するフォトレジスト・マスク１７を絶縁保護膜８上に形成し、絶縁保護膜８を選択的にエッチングした後、残された絶縁保護膜８をエッチング・マスクとして用いて、Ｎ型ＩｎＰエミッタ層５をエッチング除去して、ＩｎＰレッジ層構造７を形成し、かつ、Ｐ＋型ＩｎＧａＡｓベース層４の表面を暴露しているので、Ｎ型ＩｎＰエミッタ層５の選択性ウェットエッチングを行う領域はウエハ全面に広がることから、Ｐ＋型ＩｎＧａＡｓベース層４の表面出しを目視で確認することができる。これから、エッチング残りや過剰なオーバー・エッチングを容易に回避することが可能となる。また、フォトレジスト・マスク１７を残した状態で、内部ベース電極１２を形成する第１の金属Ｐｔ（あるいはＴｉ）を電子ビーム蒸着法によって堆積し、第２の金属Ｗをスパッタ法によって堆積することで、Ｐｔ（あるいはＴｉ）はＰ＋型ＩｎＧａＡｓベース層４とオーミック接触を形成し、ＷはＩｎＰレッジ層構造７とショットキー接触を形成することから、内部ベース電極１２とＩｎＰレッジ層構造７との間で電気的短絡を引き起こすことを防止しつつ、内部ベース電極１２の抵抗を小さくすることができる。むしろ、フェルミ準位がピニングされる結果、レッジ層側壁部の表面を電気的に安定化させることができる。更に、Ｐ＋型ＩｎＧａＡｓベース層４およびＮ−型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３が加工される前に内部ベース電極１２を形成する金属Ｐｔ（あるいはＴｉ）／Ｗを堆積するので、Ｐ＋型ＩｎＧａＡｓベース層４の表面はウエハ全面に渡って、原子レベルで平坦であり、良好なコンタクト特性を実現することができる。よって、良好なコンタクト特性を有するベース電極を再現性良く実現することが可能となる。
【００３４】
また、エミッタメサ構造を包含するフォトレジスト・マスク１８を用いて、内部ベース電極１２を形成する金属Ｐｔ（あるいはＴｉ）／Ｗの層１９、Ｐ＋型ＩｎＧａＡｓベース層４およびＮ−型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３を順次エッチングしているので、コレクタメサ領域が内部ベース電極１２に対して自己整合的に形成されうる。その後、コレクタメサ領域外に、コレクタメサ領域の側壁に接するように、絶縁体である埋め込み層１４を形成しているので、絶縁体埋め込み構造の利点であるコレクタ容量の大幅な低減を達成できる。更に、内部ベース電極１２および埋め込み層１４上に外部ベース電極１３を形成しているので、外部ベース電極１３に内在している応力などによって、外部ベース電極１３自体が剥離することを防止できる。
【００３５】
更に、本発明の係るＨＢＴの内部ベース電極１２自体の抵抗は、外部ベース電極１３からＩｎＰレッジ層構造７までの非常に短い距離、すなわち、サブミクロン程度の距離で決定されるので、内部ベース電極１２の厚さを数十ｎｍ程度と薄くしても、内部ベース電極１２の抵抗を十分小さく抑えることができる。従って、蒸着法、スパッタ法のどちらを用いても、内部ベース電極１２を形成する金属Ｐｔ（あるいはＴｉ）／Ｗを堆積することができ、単純なリフトオフ法により、簡単に形成することが可能である。この特徴は、プロセス工程を簡素化する上で有用であり、素子微細化や回路大規模化を容易にすることが可能となる。更に、ベース抵抗とコレクタ容量は、ともに、内部ベース電極１２あるいはコレクタメサ領域の加工精度（リソグラフィー露光精度）によって決定されることになるので、製造上の工程管理が簡便になるという側面もある。
【００３６】
また、本発明のＨＢＴでは、エミッタメサ構造上に、内部ベース電極１２および外部ベース電極１３を形成しないことから、エミッタの微細化が進んでも、エミッタメサ構造の頭出しに対するエッチングを実施する必要が無く、素子の微細化とともにプロセス難易度が急激に増加することを防止できる。この観点からも、素子の微細化や集積回路の大規模化を容易にすることができる。
【００３７】
なお、以上に述べた実施形態は、本発明の実施の一例であり、本発明の範囲はこれらに限定されるものでなく、特許請求の範囲に記載した範囲内で、他の様々な実施形態に適用可能である。例えば、本発明の実施形態に係るヘテロ接合バイポーラトランジスタとその製造方法として、高速回路を実現する上で有望なＮＰＮ形ＩｎＰ／ＩｎＧａＡｓ系ＨＢＴに適用しているが、特にこれに限定されるものでなく、ベース層に狭バンドギャップ材料であるＧａＡｓＳｂ系材料を用いたＨＢＴにも適用可能である。同様に、ＳｉＧｅ系ＨＢＴに適用することもできる。更に、ＰＮＰ形ＨＢＴについても適用可能である。
【００３８】
また、本実施形態に係るＨＢＴでは、内部ベース電極１２の第１の金属Ｐｔ（あるいはＴｉ）の膜厚を５ｎｍとしたが、特にこれに限定されるものでなく、他の膜厚でもよい。しかし、Ｐｔ（あるいはＴｉ）の膜厚が１ｎｍ未満であると良好な膜質が得られない可能性があり、膜厚の制御が困難である。また、Ｐｔ（あるいはＴｉ）の膜厚が１０ｎｍより厚くなるとシンタリングによるアロイングが困難になる。したがって、Ｐｔ（あるいはＴｉ）の膜厚は１ｎｍ以上１０ｎｍ以下であることが望ましい。
【００３９】
また、本実施形態に係るＨＢＴでは、内部ベース電極１２の第２の金属Ｗの膜厚を２０ｎｍとしたが、特にこれに限定されるものでなく、他の膜厚でもよい。しかし、Ｗの膜厚が１０ｎｍ未満であると抵抗値が増加する。また、Ｗの膜厚が１００ｎｍより厚くなるとリフトオフが困難になる。したがって、Ｗの膜厚は１０ｎｍ以上１００ｎｍ以下であることが望ましい。
【００４０】
また、本実施形態に係るＨＢＴでは、内部ベース電極１２の第１の金属として、Ｐｔ（またはＴｉ）を用いたが、特にこれに限定されるものでなく、パラジウムを用いても良い。同様に、第２の金属として、Ｗを用いたが、特にこれに限定されるものでなく、ＷＳｉを用いても良い。
【００４１】
また、本実施形態に係るＨＢＴでは、フォトレジスト・マスク１７を残した状態で、内部ベース電極１２を形成する第１の金属Ｐｔ（あるいはＴｉ）を堆積する際、指向性のある電子ビーム蒸着法を用いたが、特にこれに限定されるものでなく、スパッタ法などの他の方法を用いて形成しても良い。この場合、レッジ層側壁部にＰｔ（あるいはＴｉ）が付着する可能性があり、ＨＢＴ動作時にリーク電流発生の原因となる可能性もあるが、レッジ層側壁部にＰｔ（あるいはＴｉ）が付着しても、付着したＰｔ（あるいはＴｉ）の膜厚が薄くリーク電流が増加しない程度であれば、ＨＢＴ動作は可能である。しかし、本実施形態に係るＨＢＴに示したように、レッジ層側壁部にはＰｔ（あるいはＴｉ）が付着しないことが望ましい。
【００４２】
また、本実施形態に係るＨＢＴでは、エミッタ層をＩｎＰから形成しているが、特にこれに限定されるものでなく、ＩｎＡｌＰ、ＩｎＧａＰ、ＩｎＧａＡｓＰ、ＩｎＡｌＡｓ、ＩｎＡｌＧａＡｓなどの半導体を用いて形成しても良い。同様に、ベース層をＩｎＧａＡｓから形成しているが、特にこれに限定されるものでなく、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓ、ＧａＡｓＳｂ、ＩｎＧａＡｓＳｂ、ＡｌＧａＡｓＳｂなどの半導体を用いて形成しても良い。
【００４３】
また、本実施形態に係るＨＢＴでは、コレクタメサ領域外に形成される埋め込み層１４の材料としてシリコン酸化物を用いたが、特にこれに限定されるものでなく、ＢＣＢ、ポリイミド等の他の絶縁体材料を用いてもよい。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施形態に係るＮＰＮ形ＩｎＰ／ＩｎＧａＡｓ系ＨＢＴの断面図である。
【図２】図１に示すＨＢＴを実現する製造工程を示す断面図である。
【図３】図２に続く断面図である。
【図４】図３に続く断面図である。
【図５】図４に続く断面図である。
【図６】図５に続く断面図である。
【図７】図６に続く断面図である。
【図８】図７に続く断面図である。
【図９】図８に続く断面図である。
【図１０】図９に続く断面図である。
【図１１】図１２に示すＨＢＴと図１に示す本発明のＨＢＴの高周波特性である。
【図１２】従来のＨＢＴの断面図である。
【図１３】従来の他のＨＢＴの断面図である。
【図１４】図１３に示すＨＢＴを実現する製造工程を示す断面図である。
【図１５】図１４に続く断面図である。
【図１６】図１５に続く断面図である。
【図１７】図１６に続く断面図である。
【図１８】図１７に続く断面図である。
【図１９】図１８に続く断面図である。
【図２０】図１９に続く断面図である。
【図２１】図２０に続く断面図である。
【符号の説明】
【００４５】
１  半絶縁性ＩｎＰ基板、２  Ｎ＋型ＩｎＧａＡｓ／ＩｎＰサブコレクタ層、
３  Ｎ−型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層、
４  Ｐ＋型ＩｎＧａＡｓベース層、５  Ｎ型ＩｎＰエミッタ層、
６  Ｐ−型ＩｎＧａＡｓエミッタキャップ層、７  ＩｎＰレッジ層構造、
８  絶縁保護膜、９  コレクタ電極、１０  ベース電極、１１  エミッタ電極、
１２  内部ベース電極、１３  外部ベース電極、１４  埋め込み層、
１５  絶縁保護膜、１６  アンダーカット構造、
１７  フォトレジスト・マスク、１８  フォトレジスト・マスク、
１９  Ｐｔ（あるいはＴｉ）／Ｗの層
【図１】
2008227221.tif 000003
【図２】
2008227221.tif 000004
【図３】
2008227221.tif 000005
【図４】
2008227221.tif 000006
【図５】
2008227221.tif 000007
【図６】
2008227221.tif 000008
【図７】
2008227221.tif 000009
【図８】
2008227221.tif 000010
【図９】
2008227221.tif 000011
【図１０】
2008227221.tif 000012
【図１１】
2008227221.tif 000013
【図１２】
2008227221.tif 000014
【図１３】
2008227221.tif 000015
【図１４】
2008227221.tif 000016
【図１５】
2008227221.tif 000017
【図１６】
2008227221.tif 000018
【図１７】
2008227221.tif 000019
【図１８】
2008227221.tif 000020
【図１９】
2008227221.tif 000021
【図２０】
2008227221.tif 000022
【図２１】
2008227221.tif 000023