(57)【要約】【課題】湾曲及び斜行補正用のメモリ領域を自動的に割り当て、また、補正用メモリのリード／ライトアドレスの自動生成を行う。【解決手段】本発明による露光ヘッド制御装置は、露光ヘッドに配列される複数のチップのそれぞれについて、基準位置からのズレ量を示す精度情報を算出する手段と、１ライン分の画像データを画像メモリに書き込む際に、画像データの書き込み位置を、各チップ単位で精度情報に応じて補正した位置に書き込む手段と、画像メモリに書き込まれた画像データに基づいて露光ヘッドを制御する手段とを備える。このとき、露光ヘッドの露光素子の総数を示す総ドット数と、チップ１つあたりの露光素子の数を示すチップドット数と、１画素のデータ長と、画像メモリの容量とに基づいて、画像メモリのメモリ領域割当処理、及び、画像メモリのリード／ライトアドレスの自動生成処理を行う。【選択図】図１
2008254247.tif 000002
【特許請求の範囲】
【請求項１】
所定数の露光素子からなるチップが主走査方向に複数配列される露光ヘッドと、
前記露光ヘッドに配列される複数のチップのそれぞれについて、基準位置からのズレ量を示す精度情報を算出する演算手段と、
１ライン分の画像データを画像メモリに書き込む際に、画像データの書き込み位置を、各チップ単位で前記精度情報に応じて補正した位置に書き込む補正手段と、
前記画像メモリに書き込まれた画像データに基づいて前記露光ヘッドを制御する露光制御手段と、
を備え、
前記補正手段は、前記露光ヘッドの露光素子の総数を示す総ドット数と、前記チップ１つあたりの露光素子の数を示すチップドット数と、１画素のデータ長と、前記画像メモリの容量とに基づいて、前記画像メモリのメモリ領域割当処理を行う、
ことを特徴とする露光ヘッド制御装置。
【請求項２】
前記補正手段は、
前記総ドット数と、前記チップドット数と、前記１画素のデータ長と、前記画像メモリの容量とに基づいて、前記画像メモリへの書き込みアドレスの算出を行う、
ことを特徴とする請求項１記載の露光ヘッド制御装置。
【請求項３】
前記演算手段は、
前記露光ヘッドの露光素子の総数を示す総ドット数と、前記チップ１つあたりの露光素子の数を示すチップドット数と、１画素のデータ長と、前記画像メモリの容量とに基づいて、湾曲・斜行補正メモリ構成情報を算出し、
前記補正手段は、
前記演算手段により算出された湾曲・斜行補正メモリ構成情報に基づいて、前記画像メモリのメモリ領域割当処理及び書き込みアドレス算出処理を行う、
ことを特徴とする請求項１又は２記載の露光ヘッド制御装置。
【請求項４】
前記露光制御手段は、
前記露光ヘッドの取り付け方向が左右反転している場合、読み出しアドレスをカウントダウンして、前記画像メモリに書き込まれた画像データを読み出す、
ことを特徴とする請求項１乃至３のいずれか１項記載の露光ヘッド制御装置。
【請求項５】
前記演算手段は、
露光ヘッドの湾曲に関する湾曲情報と斜行に関する斜行情報とに基づいて精度情報を算出する、
ことを特徴とする請求項１乃至４のいずれか１項記載の露光ヘッド制御装置。
【請求項６】
請求項１乃至５のいずれか１項記載の露光ヘッド制御装置を備える画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、露光ヘッド制御装置及びそれを備えた画像形成装置に関する。
【背景技術】
【０００２】
従来のラインヘッドを有する画像形成装置として、特許文献１に開示されたものがある。特許文献１には、ラインヘッドの湾曲及び斜行を補正するための手法が記載されている。これによれば、まず、予め光学センサ等でラインヘッドの湾曲と斜行を測定し、測定した湾曲情報と斜行情報を加えて精度情報を算出してＥＥＰＲＯＭ等の精度情報記憶装置に格納しておく。そして、プリンタの電源がＯＮになると精度情報記憶装置から精度情報を読み出し、高速アクセス可能なＲＡＭ等に展開する。印刷が開始されると、画像データをＳＲＡＭ等の画像メモリに書き込み、ドット番号ｉに対応した精度情報から求めたオフセット値に従って画像メモリから各画素の画像情報を読み出し、ラインバッファに転送する。その後、画像情報が１ライン分蓄積されたらラインヘッドに転送し、ラインヘッドを点灯して紙面上に印刷画像を形成する。このような処理を１ページ分繰り返して、湾曲及び斜行を補正している。
【０００３】
また、本出願人は、１画素を副走査方向に複数に分割し、すなわち１画素単位よりも小さい単位で湾曲及び斜行を補正して、印刷画像の画質を向上させることができる画像形成装置を出願している（特許文献２）。
【特許文献１】特許第３３８８１９３号公報
【特許文献２】特願２００６−２３４１９７号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、プリンタのラインナップによって種類の異なるラインヘッドを搭載した場合、ラインヘッド毎に、以下の違いが生ずる。（１）１チップに実装されている露光素子数が異なり、チップドット数が変わる。（２）ラインヘッドに実装されている総ドット数が異なり、解像度やヘッドサイズが変わる。（３）湾曲及び斜行補正用のメモリ容量、すなわち、ＳＲＡＭ容量が異なる。（４）１画素のデータ長が異なり、階調数等が変わる。（５）メカ機構の制限によりラインヘッドの取り付け方向を左右反転する場合があり、ラインヘッドの取り付け方向が異なるため、ヘッドが左右反転することがある。
【０００５】
これに対し、上記特許文献１又は特許文献２記載の手法の場合、種類の異なるラインヘッドを搭載しようとすると、湾曲及び斜行補正モジュールを作り直す必要がある。そして、莫大な開発費用と開発工数が掛かる結果、製品価格が高くなるという問題がある。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、ラインヘッドの湾曲及び斜行に対する補正精度を高め、印刷画像の品質を向上させることが可能な露光ヘッド制御装置において、ラインヘッドのチップドット数、総ドット数、１画素のデータ長、取り付け方向、及び、湾曲・斜行補正用のメモリ容量に基づいて、湾曲及び斜行補正用のメモリ領域を自動的に割り当て可能にするとともに、補正用メモリのリード／ライトアドレスの自動生成を行うことを目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明による露光ヘッド制御装置は、所定数の露光素子からなるチップが主走査方向に複数配列される露光ヘッドと、露光ヘッドに配列される複数のチップのそれぞれについて、基準位置からのズレ量を示す精度情報を算出する演算手段と、１ライン分の画像データを画像メモリに書き込む際に、画像データの書き込み位置を、各チップ単位で精度情報に応じて補正した位置に書き込む補正手段と、画像メモリに書き込まれた画像データに基づいて露光ヘッドを制御する露光制御手段と、を備える。ここで、補正手段は、露光ヘッドの露光素子の総数を示す総ドット数と、チップ１つあたりの露光素子の数を示すチップドット数と、１画素のデータ長と、画像メモリの容量とに基づいて、画像メモリのメモリ領域割当処理を行うことを特徴とする。
【０００８】
なお、本発明及び明細書において、「主走査方向」とは、露光ヘッドの長手方向を意味するものとし、「副走査方向」とは、主走査方向に直行する方向、すなわち、用紙送り方向を意味するものとする。
【０００９】
かかる発明によれば、露光ヘッド（ラインヘッド）の湾曲及び斜行に対する補正精度を高め、印刷画像の品質を向上させることが可能な露光ヘッド制御装置において、ラインヘッドのチップドット数、総ドット数、１画素のデータ長、及び、湾曲・斜行補正用のメモリ容量に基づいて、湾曲及び斜行補正用のメモリ領域を自動的に割り当て可能になる。
【００１０】
好適には、補正手段は、総ドット数と、チップドット数と、１画素のデータ長と、画像メモリの容量とに基づいて、画像メモリへの書き込みアドレスの算出を行う。かかる発明によれば、ラインヘッドの湾曲及び斜行に対する補正精度を高め、印刷画像の品質を向上させることが可能な露光ヘッド制御装置において、ラインヘッドのチップドット数、総ドット数、１画素のデータ長、及び、湾曲・斜行補正用のメモリ容量に基づいて、補正用メモリの書き込みアドレスの自動生成を行うことが可能になる。
【００１１】
また、好適には、演算手段は、露光ヘッドの露光素子の総数を示す総ドット数と、チップ１つあたりの露光素子の数を示すチップドット数と、１画素のデータ長と、画像メモリの容量とに基づいて、湾曲・斜行補正メモリ構成情報を算出し、補正手段は、演算手段により算出された湾曲・斜行補正メモリ構成情報に基づいて、画像メモリのメモリ領域割当処理及び書き込みアドレス算出処理を行う。かかる発明によれば、例えば、電源投入時に演算手段により算出された湾曲・斜行補正メモリ構成情報に基づいて補正用メモリのメモリ領域割当処理、及び、補正用メモリ書き込みアドレスの算出処理を行うことができるようになる。
【００１２】
さらに、露光制御手段は、露光ヘッドの取り付け方向が左右反転している場合、読み出しアドレスをカウントダウンして、画像メモリに書き込まれた画像データを読み出す、ことが好ましい。かかる発明によれば、ラインヘッドの湾曲及び斜行に対する補正精度を高め、印刷画像の品質を向上させることが可能な露光ヘッド制御装置において、ラインヘッドの取り付け方向に関わらず、湾曲及び斜行補正用のメモリ領域を自動的に割り当て、補正用メモリのリード／ライトアドレスの自動生成を行うことができる。
【００１３】
また、好適には、演算手段は、露光ヘッドの湾曲に関する湾曲情報と斜行に関する斜行情報とに基づいて精度情報を算出する。かかる発明によれば、ラインヘッドの湾曲及び斜行に対する補正精度を高め、印刷画像の品質を向上させることが可能となる。
【００１４】
本発明による画像形成装置は、上記露光ヘッド制御装置を備えることを特徴とする。また、本発明による露光ヘッド制御方法は、上記露光ヘッド制御装置において、露光ヘッドを制御する方法である。
【００１５】
本発明のプログラムは、本発明における露光ヘッド制御方法の各処理ステップをコンピュータに実行させることを特徴とする。本発明のプログラムは、ＣＤ−ＲＯＭ等の光学ディスク、磁気ディスク、半導体メモリなどの各種の記録媒体を通じて、又は通信ネットワークなどを介してダウンロードすることにより、コンピュータにインストール又はロードすることができる。
【００１６】
なお、本明細書等において、手段とは、単に物理的手段を意味するものではなく、その手段が有する機能をソフトウェアによって実現する場合も含む。また、１つの手段が有する機能が２つ以上の物理的手段により実現されても、２つ以上の手段の機能が１つの物理的手段により実現されてもよい。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
【００１８】
図１は、本実施形態に係る露光ヘッド制御装置を備える画像形成装置１００の構成の一例を示す図である。画像形成装置１００は、ラインヘッド制御モジュール１０と、画像データを制御するコントローラ３０と、後述の精度情報を算出する手段を備え画像形成装置１００の処理・動作を制御するメカコントローラ４０（以下「メカコン４０」という。）と、ラインヘッド（露光ヘッド）５０と、を備えて構成される。
【００１９】
ラインヘッド制御モジュール１０は、ビデオＩ／Ｆ制御モジュール１２とリクエスト信号生成モジュール１４と、ＵＡＲＴ通信制御モジュール１６と、Ｋプレーン１８と、を備えて構成される。そして、Ｋプレーン（補正手段）１８は、基本湾曲・斜行補正モジュール（一次補正手段）２０と、分割湾曲・斜行補正モジュール（二次補正手段）２２と、分割Ｈｒｅｑ信号生成モジュール２４と、ＬＥＤ制御信号生成モジュール２６と、ＥＥＰＲＯＭ制御モジュール２８と、を備えて構成される。
【００２０】
ビデオＩ／Ｆ制御モジュール１２は、ラインヘッド制御モジュール１０とコントローラ３０との間で、各種制御信号や画像データ（ビデオデータ）等を送受信するインタフェースとして機能する。リクエスト信号生成モジュール１４は、印刷開始信号（以下「Ｖｓｙｎｃ信号」という。）を受信して、ページデータリクエスト信号（以下「Ｖｒｅｑ信号」という。）及びラインデータリクエスト信号（以下「Ｈｒｅｑ信号」という。）を生成する。ＵＡＲＴ通信制御モジュール１６は、シリアル通信の制御を行う手段である。なお、ＵＡＲＴとは、Universal Asynchronous Receiver/Transmitterの略である。
【００２１】
基本湾曲・斜行補正モジュール２０は、ラインヘッドの湾曲・斜行を１ライン単位（１画素単位）で１次補正するための手段である。分割湾曲・斜行補正モジュール２２は、副走査方向に所定数分割した画素単位（分割画素単位）で２次補正するための手段である。
【００２２】
分割Ｈｒｅｑ信号生成モジュール２４は、ラインデータリクエスト信号Ｈｒｅｑを、上記所定数で分割した分割ラインデータリクエスト信号（以下「分割Ｈｒｅｑ信号」という。）を生成する。ＬＥＤ制御信号生成モジュール２６は、分割Ｈｒｅｑ信号に基づいてラインヘッド５０の露光素子であるＬＥＤを制御するＬＥＤ制御信号を生成する。ＥＥＰＲＯＭ制御モジュール２８は、ラインヘッド５０のＥＥＰＲＯＭ５４から、湾曲情報を読み出す手段である。
【００２３】
また、ラインヘッド５０のドライバＩＣ５２は、ラインヘッド制御モジュール１０から受信した画像データ（露光データ）及びＬＥＤ制御信号等に基づいてラインヘッド５０の露光素子を制御する手段である。ＥＥＰＲＯＭ５４には、ラインヘッド５０の製造時にＣＣＤカメラ等によって測定された露光素子の位置ズレ量が、湾曲情報として書き込まれている。
【００２４】
メカコン４０は、ＣＰＵ（演算手段）４１を備えて構成される。このＣＰＵ４１は、電源投入時に、ラインヘッド５０の露光素子の総数を示す総ドット数と、ラインヘッド５０に取り付けられるチップ１つあたりに実装されている露光素子の数を示すチップドット数と、１画素の階調数を示す画素データ長と、基本湾曲・斜行補正モジュール２０の備える補正用ＳＲＡＭのメモリ容量とに基づいて、（１）ラインヘッドのチップ数（ラインチップ数）、（２）１チップのデータ長（チップデータ長）、（３）１ＢＡＮＫ（１ラインメモリ）のワード数（ＢＡＮＫワード数）、（４）補正ライン数（最大ＢＡＮＫ数）、を算出し、ＵＡＲＴ通信でラインヘッド制御モジュール１０に転送する。ここで、算出した４つのパラメータ（ラインチップ数、チップデータ長、ＢＡＮＫワード数、最大ＢＡＮＫ数）を「湾曲・斜行補正メモリ構成情報」とする。なお、分割湾曲・斜行補正を行う場合には、画素の階調数に、分割湾曲・斜行補正の位置情報を加えて、画素データ長を構成する。また、１ワードは３２ビットである。
【００２５】
ラインヘッド制御モジュール１０では、メカコン４０のＣＰＵ４１から送られてきた湾曲・斜行補正メモリ構成情報をＵＡＲＴ通信制御モジュール１６で受信し、基本湾曲・斜行補正モジュール２０へ送信する。
【００２６】
基本湾曲・斜行補正モジュール２０は、印刷時にこの湾曲・斜行補正メモリ構成情報を基にＳＲＡＭメモリ領域の自動割当と、書き込みアドレスの自動生成を行う。
【００２７】
また、ラインヘッド５０は、ドライバＩＣ（露光制御手段）５２と、ＥＥＰＲＯＭ５４と、を備えて構成される。
【００２８】
次に、ラインヘッド５０の斜行及び湾曲について説明する。
【００２９】
図２は、理想的なラインヘッド５０の模式図である。本実施形態では、露光素子１９２ドットを１チップとして、３７チップをラインヘッド基板へ実装しているＡ３サイズのＬＥＤラインヘッドを例に説明する。理想的には、図２に示すように、ラインヘッド５０は後述の斜行や湾曲が無く、全てのチップ５６（すなわち、全ての露光素子）が主走査方向に一列に並ぶ状態が望ましい。
【００３０】
図３は、ラインヘッド５０の斜行（スキュー、傾き）を示す図である。同図に示すように、ラインヘッド５０はメカ（画像形成装置）へ取付ける際の精度により、ラインヘッド５０全体が傾いた状態となる。これを斜行と呼び、チップ毎のズレ量を斜行ズレ量という。
【００３１】
図４は、ラインヘッド５０の湾曲を示す図である。同図に示すように、ラインヘッド５０のユニットを組立てる際に、ＬＥＤチップ毎に取付けのズレが生じる。これを湾曲と呼び、チップ毎のズレ量を湾曲ズレ量という。
【００３２】
図５は、現実のラインヘッド５０の模式図であり、図６は、本発明による湾曲・斜行補正後のラインヘッド５０のイメージを示す図である。図５に示すように、現実には、ラインヘッド５０は斜行と湾曲のズレが複合している。ここで例示するラインヘッド５０は、ラインヘッド製造時に露光素子１９２ドットを１チップとしてラインヘッド基板へ実装する。このとき、チップ内では露光素子の実装精度が良いので、チップ内での副走査方向のズレは印刷画像の色ズレにほとんど影響しないが、チップ間同士では露光素子の実装精度が悪く、チップ間での副走査ズレは印刷画像の色ズレに大きく影響する。これを考慮して、本実施形態では露光素子１９２ドット単位、すなわち、チップ単位で湾曲ズレ量及び斜行ズレ量の補正を行う。
【００３３】
図７は、本実施形態に係る画像形成装置１００の電源投入時の処理手順を示すフローチャートである。
【００３４】
画像形成装置１００の電源が投入されると、ＥＥＰＲＯＭ制御モジュール２８はラインヘッド５０に搭載されているＥＥＰＲＯＭ５４から湾曲情報を読み出し、ＵＡＲＴ通信制御モジュール１６へ転送する（Ｓ６１）。ＵＡＲＴ通信制御モジュール１６は、ＥＥＰＲＯＭ制御モジュール２８から受信した湾曲情報をメカコン４０に転送する（Ｓ６２）。
【００３５】
一方、メカコン４０では、画像形成装置１００の電源投入時にレジストセンサ４２で検出したラインヘッド５０の斜行情報と、ＵＡＲＴ通信モジュール１６から送られてきた湾曲情報とを基に、各チップのズレ量（チップズレ量）を表す精度情報を生成する（Ｓ６３）。精度情報の最小単位は、「１／副走査分割数」ラインである。本実施形態においては、精度情報の最小単位は１／４ライン、すなわち、副走査方向に４分割する場合を例に説明する。
【００３６】
図８は、副走査４分割のときの精度情報フォーマットを示す図である。同図に示すとおり、精度情報は、整数部８１と端数部８２により構成され、以下の数式Ｆ１に基づいて補正量（チップズレ量）が表される。
（Ｆ１）    （整数部）＋（端数部）／４
この例では、整数部は０から８までの任意の整数を表し、また、端数部は０から３までの任意の整数を表す。そして、精度情報の整数部によって表される整数値（０，１，２，・・・，８）、及び、端数部によって表される端数値（０，１／４，２／４，３／４）に基づいて、０から８＋３／４ラインの範囲でラインヘッド５０の各チップの湾曲及び斜行を補正可能となっている。
【００３７】
そして、メカコン４０は、精度情報を生成した後、生成した精度情報をＵＡＲＴ通信制御モジュール１６へ転送する（Ｓ６４）。ＵＡＲＴ通信モジュール１６は精度情報の整数部を基本湾曲・斜行補正モジュール２０へ、端数部を分割湾曲・斜行補正モジュール２２へ転送し（Ｓ６５）、基本湾曲・斜行補正モジュール２０と分割湾曲・斜行補正モジュール２２はそれぞれ、受け取った精度情報を専用レジスタに格納する（Ｓ６６）。
【００３８】
また、メカコン４０は、電源投入時に、ステップＳ６４〜Ｓ６６の精度情報転送及び格納処理と並行又は前後して、メカコン４０のＣＰＵ４１が、ラインヘッド５０の露光素子の総数を示す総ドット数と、ラインヘッド５０に取り付けられるチップ１つあたりに実装されている露光素子の数を示すチップドット数と、１画素の階調数等を示す画素データ長と、基本湾曲・斜行補正モジュール２０の備える補正用ＳＲＡＭのメモリ容量とに基づいて、湾曲・斜行補正メモリ構成情報、すなわち、ラインヘッドのチップ数（ラインチップ数）、１チップのデータ長（チップデータ長）、１ＢＡＮＫ（１ラインメモリ）のワード数（ＢＡＮＫワード数）、及び、補正ライン数（最大ＢＡＮＫ数）を算出し、ＵＡＲＴ通信でラインヘッド制御モジュール１０に転送する（Ｓ６７）。
【００３９】
ラインヘッド制御モジュール１０では、送られてきた湾曲・斜行補正メモリ構成情報をＵＡＲＴ通信制御モジュール１６で受信し、基本湾曲・斜行補正モジュール２０へ送信する（Ｓ６８）。
【００４０】
基本湾曲・斜行補正モジュール２０は、印刷時にこの湾曲・斜行補正メモリ構成情報を基にＳＲＡＭメモリ領域の自動割当と、書き込みアドレスの自動生成を行う（Ｓ６９）。
【００４１】
図９は、本実施形態に係る画像形成装置１００の印刷時の処理手順を示すフローチャートである。
【００４２】
画像形成装置１００において印刷が開始されると、不図示のＶｓｙｎｃセンサの検出信号に基づいてメカコン４０は紙端を検出し、Ｖｓｙｎｃ信号をリクエスト信号生成モジュール１４へ送信する（Ｓ７１）。リクエスト信号生成モジュール１４はＶｓｙｎｃ信号からＶｒｅｑ信号とＨｒｅｑ信号を生成し、ビデオＩ／Ｆ制御モジュール１２へ送信する（Ｓ７２）。このとき、本実施形態では、Ｃ（シアン），Ｍ（マゼンタ），Ｙ（イエロー），Ｋ（ブラック）の４色分のＶｒｅｑ信号とＨｒｅｑ信号が生成される。
【００４３】
その後、ビデオＩ／Ｆ制御モジュール１２はＶｒｅｑ信号とＨｒｅｑ信号をコントローラ３０へ転送すると（Ｓ７３）、コントローラ３０は、Ｖｒｅｑ信号とＨｒｅｑ信号をトリガとしてＣ，Ｍ，Ｙ，Ｋ各色のビデオデータ（４色分の画像データ）をビデオＩ／Ｆ制御モジュール１２へ送信する（Ｓ７４）。そして、ビデオＩ／Ｆ制御モジュール１２は、ビデオデータを基本湾曲・斜行補正モジュール２０へ転送する（Ｓ７５）。
【００４４】
基本湾曲・斜行補正モジュール２０では、ステップＳ６６でレジスタに格納された精度情報の整数部を基に画像メモリとして機能するＳＲＡＭの書き込みアドレスを決定し、ビデオデータをＳＲＡＭのメモリ空間へ書き込む（Ｓ７６）。これによって基本湾曲・斜行補正された画像データがＳＲＡＭに保存される。この処理の詳細は後述する。
【００４５】
その後、基本湾曲・斜行補正モジュール２０は、ＳＲＡＭに再配列された画像データをＨｒｅｑ信号に同期して順次読み出し、基本湾曲・斜行補正された画像データを分割湾曲・斜行補正モジュールへ送信する（Ｓ７７）。
【００４６】
分割湾曲・斜行補正モジュール２２では、ステップＳ６６でレジスタに格納された精度情報の端数部と画像データの位置情報から、階調値を湾曲・斜行補正及び平滑化処理された画像データに変換する。そして、分割Ｈｒｅｑ信号生成モジュール２４で生成された分割Ｈｒｅｑ信号に同期して、分割湾曲・斜行補正及び平滑化処理された画像データをラインヘッド５０のドライバＩＣ５２に送信する。このとき、ＬＥＤ制御信号生成モジュール２６では、ラインヘッド５０を駆動するための制御信号を送信する（Ｓ７８）。なお、本実施形態において、分割湾曲・斜行補正を行う場合には、画素データ長１０３に位置情報を加えることにより、分割湾曲・斜行補正と後述のメモリ領域割当処理とを整合させる。例えば、階調数が１ビットで、位置情報が１ビット（０が上寄せ、１が下寄せ）の場合、画素データ長１０３は２ビットである。また、分割Ｈｒｅｑ信号の周期は、例えば、副走査４分割のとき、Ｈｒｅｑ信号の１／４周期となる。
【００４７】
そして、ラインヘッド５０を点灯して紙面上に印刷画像を形成する（Ｓ７９）。その後、ステップＳ７２からステップＳ７９を１ページ分繰り返すことによって、用紙上に印刷画像を形成する。
【００４８】
以下、湾曲・斜行補正処理について詳細に説明する。
【００４９】
（ズレ量の基準）
メカコン４０から送信されてくる精度情報（チップズレ量）は、ラインヘッド５０をメカに取付ける際の精度に起因する斜行のズレ量と、ＬＥＤチップを実装する際の精度に起因する湾曲のズレ量から算出される値であり、上述のとおり、図８に記載のフォーマットにより表される。
【００５０】
図１０は、ラインヘッド５０の斜行と湾曲によるチップズレ量について示す図である。同図に示すように、それぞれのチップのズレ量は副走査方向で最も下にズレているＬＥＤチップ５６ｘの上端を０基準として、各ＬＥＤチップ５６の上端までの距離から算出される。図１０は、精度情報（チップズレ量）の単位はライン（１ライン＝１画素）とし、最小単位が１／４ラインの場合の一例であり、チップ番号９のチップ５６ｘを基準とし、チップ番号１のチップズレ量は２＋２／４である。
【００５１】
（精度情報（チップズレ量）の設定）
メカコン４０は、レジストセンサ４２で検出した斜行情報（スキュー量）に、ラインヘッド５０のＥＥＰＲＯＭ５４から取得したＬＥＤチップの湾曲情報を加味して、精度情報を設定する。
【００５２】
まず、メカコン４０は、チップ５６ごとのスキュー起因のズレ量を計算する。例えば、Ｋ（ブラック）のチップ番号ｎのチップ５６ｎのスキュー起因ズレ量をＫ＿ｓｋｅｗ（ｎ）（μｍ）（ｎ＝１，２，・・・，３７）とする。このとき、メカコン４０のＦＲＡＭ（不図示）に設定されているＫのスキュー量がＳｋｅｗ（Ｋ）（μｍ）であるとすると、Ｋ＿ｓｋｅｗ（ｎ）は、以下の数式（数１）により算出される。
【数１】
2008254247.tif 000003
なお、Ｙ，Ｍ，Ｃ各色についても同様に、Ｙ＿ｓｋｅｗ（ｎ），Ｍ＿ｓｋｅｗ（ｎ），Ｃ＿ｓｋｅｗ（ｎ）を計算する。
【００５３】
次に、先に算出したスキュー起因のズレ量に湾曲量を加算し、チップごとのズレ量（μｍ）を求める。例えば、Ｋに関するチップ番号ｎのチップ５６ｎの湾曲量をＫ＿ｔｉｌｔ（ｎ）（μｍ）（ｎ＝１，２，・・・，３７）とすると、これにスキュー起因のズレを加算した値Ｋ＿ａｄｊ（ｎ）（μｍ）は、以下の数式（数２）により算出される。
【数２】
2008254247.tif 000004
なお、Ｙ，Ｍ，Ｃの各色についても同様に計算する。
【００５４】
その後、算出したズレ量を、精度情報に変換する。本実施形態では、以下の数式（数３）により、Ｋ＿ａｄｊ（ｎ）をＫ＿ａｄｊ＿ｄｏｔ（ｎ）に単位変換する。
【数３】
2008254247.tif 000005
このとき、精度情報はドット単位で設定し、１ドット単位の設定と、１／４ドット単位の設定が可能である。また、この単位変換の時点で、値が設定可能範囲を越える場合は、値を丸める。例えば、Ｋ＿ａｄｊ＿ｄｏｔ（ｎ）＞８．７５となった場合は、Ｋ＿ａｄｊ＿ｄｏｔ（ｎ）＝８．７５とする。
【００５５】
そして、１ドット単位の設定値（精度情報の整数部）をＫ＿ａｄｊ＿ｉｎｔ（ｎ）とし、１／４ドット単位の設定値（精度情報の端数部）をＫ＿ａｄｊ＿ｑｕａｒｔｅｒ（ｎ）とすると、以下の数式（数４）により、端数部を求めることができる。
【数４】
2008254247.tif 000006
【００５６】
こうして求めた精度情報の整数部Ｋ＿ａｄｊ＿ｉｎｔ（ｎ）及び端数部Ｋ＿ａｄｊ＿ｑｕａｒｔｅｒ（ｎ）を、メカコン４０はラインヘッド制御モジュール１０に渡す。
【００５７】
（湾曲・斜行補正前後の潜像）
図１１は、湾曲・斜行補正前の潜像の一例を示す図である。湾曲・斜行補正前の潜像は、同図に示すように、同一のハッチで表した１ラインデータが湾曲し、かつ、斜行した潜像となっている。
【００５８】
図１２は、湾曲・斜行補正後の潜像の一例を示す図である。各チップ毎に、露光タイミングを遅延させてチップズレ量を補正することにより、湾曲・斜行補正後の潜像は、同図に示すように、同一のハッチで表した１ラインデータが水平な潜像となるよう補正される。
【００５９】
（基本湾曲・斜行補正）
次に、基本湾曲・斜行補正（一次補正）の処理手順について、図１３〜図１６を用いて説明する。
【００６０】
図１３は、ラインヘッド５０のＬＥＤチップの配置の一例を示す図である。例えば、ラインヘッド５０のＬＥＤチップの位置が、湾曲と斜行によって、同図に示すように配置されているものと仮定する。同図に示す例では、副走査方向で最も下にズレているチップ番号７又はチップ番号８のチップを基準としている。そして、例えば、チップ番号１のチップズレ量は３＋３／４である。
【００６１】
図１４は、１つ目のＨｒｅｑ信号を受信したときの基本湾曲・斜行補正用のＳＲＡＭ空間の一例を示す図である。図１５は、２つ目のＨｒｅｑ信号を受信したときの基本湾曲・斜行補正用のＳＲＡＭ空間の一例を示す図である。図１６は、３つ目のＨｒｅｑ信号を受信したときの基本湾曲・斜行補正用のＳＲＡＭ空間の一例を示す図である。なお、図１４等には、湾曲・斜行補正メモリ構成情報に基づいて自動的に割り当てられたＳＲＡＭメモリ領域の一例を示している。このＳＲＡＭメモリ領域の割当処理の詳細は後述する。
【００６２】
基本湾曲・斜行補正モジュール２０は、印刷が開始されると１つ目のＨｒｅｑ信号をトリガとして１ライン目の画像データをコントローラ３０から受け取る。このとき、精度情報（チップズレ量）の整数値を参照して、図１４に示すように、１ライン分の画像データを精度情報の整数値分だけ書き込みラインをずらして、ＳＲＡＭへ書き込む。図１４において、ハッチパターン９１によって塗り潰された部分が１ライン目の画像データを書き込んだメモリ領域を示す。
【００６３】
例えば、基準チップ（チップ番号７又は８）に対応する画像データはラインメモリ１に書き込む。また、チップ番号１の精度情報（チップズレ量）の整数値は３であるから、３ライン分ずらしたラインメモリ４に、チップ番号１に対応する画像データを書き込む。以下、全てのチップについて同様に、精度情報の整数値分だけ書き込みメモリをずらして、１ライン分の画像データをＳＲＡＭに書き込んでいく（ライト）。
【００６４】
次に、２つ目のＨｒｅｑ信号を受信すると、ＳＲＡＭのラインメモリ１領域（０〜７１０４）に格納されている画像データを順次読み出す（リード）。続いて２ライン目の画像データを受け取り、精度情報（チップズレ量）の整数値を参照して１ライン分の画像データを図１５に示すようにＳＲＡＭへ書き込む（ライト）。図１５において、ハッチパターン９２によって塗り潰された部分が２ライン目の画像データを書き込んだメモリ領域を示す。
【００６５】
その後、３つ目のＨｒｅｑ信号を受信すると、ＳＲＡＭのラインメモリ２領域（７１０５〜１４２０８）に格納されている画像データを順次読み出す（リード）。続いて３ライン目の画像データを受け取り、精度情報（チップズレ量）の整数値を参照して１ライン分の画像データを図１６に示すようにＳＲＡＭへ書き込む（ライト）。図１６において、ハッチパターン９３によって塗り潰された部分が３ライン目の画像データを書き込んだメモリ領域を示す。
【００６６】
以後、同様にＨｒｅｑ信号をトリガとして基本湾曲・斜行補正用ＳＲＡＭのリード／ライトを繰り返すことによって、チップ毎に、露光タイミングをチップズレ量に応じて遅延させ、各チップのズレを１ライン単位で補正する。
【００６７】
次に、複数の実施例に基づいて、メカコン４０のＣＰＵ４１における湾曲・斜行補正メモリ構成情報の生成処理、並びに、基本湾曲・斜行補正モジュール２０における補正用ＳＲＡＭのメモリ領域割当処理及び読み出し／書き込みアドレス生成処理について説明する。以下の実施例では、１チップに実装されている露光素子の数（チップドット数）が異なる場合、ラインヘッドに実装されている総ドット数が異なる場合、湾曲及び斜行補正用のメモリ容量が異なる場合、１画素のデータ長が異なる場合、及び、ラインヘッドの取り付け方向が異なる場合について説明する。
【実施例１】
【００６８】
実施例１は、１チップに実装されている露光素子数が異なる場合の一例として、１チップのドット数（チップドット数１０４）が「２５６」ドットの場合である。
【００６９】
（湾曲・斜行補正メモリ構成情報の生成）
図１７は、実施例１における、湾曲・斜行補正メモリ構成情報の算出方法を示す図である。実施例１において、総ドット数１０１、基本湾曲・斜行補正モジュール２０が備える補正用ＳＲＡＭの容量１０２、及び、画素データ長１０３は、プリンタの電源投入時に固定値として設定されているものとする。チップドット数１０４は、１チップあたりのドット数であり、実施例１では、この値が湾曲・斜行補正メモリ構成情報算出処理の入力値になる。ラインチップ数１０５から最大ＢＡＮＫ数１１４までの各行の値は、以下に示すように順に計算を行うことで算出可能であり、これにより、湾曲・斜行補正メモリ構成情報（ラインチップ数１０５、チップデータ長１０６、ＢＡＮＫワード数１０９、最大ＢＡＮＫ数１１４）を算出する。
【００７０】
湾曲・斜行補正メモリ構成情報算出処理の手順は以下のとおりである。
【００７１】
（ラインチップ数算出）
総ドット数１０１をチップドット数１０４で割って（除算）、ラインヘッドのチップ数を示すラインチップ数１０５を算出する。実施例１において、ラインチップ数１０５は、１５３６０÷２５６＝６０である。
【００７２】
（チップデータ長算出）
画素データ長１０３にチップドット数１０４を掛けて（乗算）、１チップのデータ長を示すチップデータ長１０６を算出する。実施例１において、チップデータ長１０６は、１×２５６＝２５６ビット＝８ワードである。なお、１ワードは３２ビットである。
【００７３】
（ＢＡＮＫワード数算出）
ＢＡＮＫワード数１０９を算出するにあたり、始めに、画素データ長１０３に総ドット数１０１を掛けて（乗算）、１ラインのデータ長を示すラインデータ長１０７を算出する。実施例１において、ラインデータ長１０７は、１×１５３６０＝１５３６０ビット＝４８０ワードである。
【００７４】
次に、２のｎ乗数（２n）のうち、算出したラインデータ長１０７を含む最小の数を算出し、これをＢＡＮＫワード数１０９とする。そのため、まず、算出したラインデータ長１０７のワード数を２進数で表現したときの２進桁数１０８を求める。「４８０」を２進表記すると「１１１１０００００」であるから、実施例１のラインデータ長（ワード）の２進桁数１０８は９である。そして、この２進桁数１０８をべき指数として２の累乗を算出することにより、１ＢＡＮＫ（１ラインメモリ）のワード数を示すＢＡＮＫワード数１０９を求める。実施例１では、２9（２の９乗）＝５１２ワードである。
【００７５】
（最大ＢＡＮＫ数算出）
補正可能なチップズレ量の最大値を示す最大ＢＡＮＫ数１１４を算出するにあたり、始めに、ＢＡＮＫワード数１０９をビット単位で表したＢＡＮＫビット数１１０を算出する。１ワードは３２ビットなので、ＢＡＮＫビット数１１０は、５１２ワード＝１６３８４ビットである。
【００７６】
また、ＢＡＮＫワード数１０９をチップデータ長１０６のワード数で割って（除算）、１ＢＡＮＫのチップ数を示すＢＡＮＫチップ数１１１を算出する。この実施例１において、ＢＡＮＫチップ数１１１は、５１２÷８＝６４である。つまり、実施例１では、１ラインデータは６４チップ分のデータを有している。
【００７７】
その後、補正用ＳＲＡＭ容量１０２をＢＡＮＫビット数１１０で割って（除算）、基本湾曲・斜行補正モジュール２０の備えるＳＲＡＭで補正可能な最大ライン数を示す最大補正ライン数１１２を算出する。実施例１では、４６０８０００÷１６３８４＝２８１．２５である。つまり、実施例１のＳＲＡＭでは、最大２８１．２５ラインまで補正できるということになる。
【００７８】
次に、２のｎ乗数（２n）のうち、算出した最大補正ライン数１１２以下で、かつ、最大の数を算出し、これを最大ＢＡＮＫ数１１４とする。そのため、まず、算出した最大補正ライン数１１２を２進数で表現したときの２進桁数から１を引いた（減算）もの１１３を求める。「２８１」を２進表記すると「１０００１１００１」であるから、実施例１の最大補正ライン数の２進桁数は９であり、２進桁数から１を引いたもの１１３は８である。そして、この２進桁数から１を引いたもの１１３をべき指数として２の累乗を算出することにより、最大ＢＡＮＫ数１１４を求める。実施例１では、２8（２の８乗）＝２５６である。
【００７９】
（ＳＲＡＭメモリ領域割当）
図１８は、実施例１における、ＳＲＡＭメモリ領域自動割当イメージを示す図である。図１８（Ａ）は、チップ単位での割当イメージを示す図であり、図１８（Ｂ）は、１チップ内でのワード単位の割当イメージを示す図である。
【００８０】
湾曲・斜行補正用のＳＲＡＭは、湾曲・斜行補正メモリ構成情報（ラインチップ数１０５、チップデータ長１０６、ＢＡＮＫワード数１０９、最大ＢＡＮＫ数１１４）に基づいて、メモリ割り当てされる。実施例１では、図１７に示すように、ラインチップ数１０５、チップデータ長１０６、ＢＡＮＫワード数１０９、最大ＢＡＮＫ数１１４がそれぞれ「６０」、「８」、「５１２」、「２５６」と算出されるので、これらの値に基づいて、図１８に示すようにメモリ割り当てされる。以下、湾曲・斜行補正メモリ構成情報の各要素について、具体的に説明する。
【００８１】
実施例１において、１チップのデータ長を示すチップデータ長１０６は「８」ワードであり、これは、図１８（Ｂ）において、１チップあたり「０」から「７」までの８ワード分のデータ長が割り当てられることに対応する。
【００８２】
また、１ＢＡＮＫのワード数を示すＢＡＮＫワード数１０９は「５１２」ワードであり、これにより求められるＢＡＮＫチップ数１１１は「６４」である。これは、図１８（Ａ）において、１ＢＡＮＫあたり「０」から「６３」までの６４チップ分のデータ長が割り当てられていることに対応する。
【００８３】
そして、１ＢＡＮＫのうち、ラインチップ数１０５分のメモリ領域が、印刷処理時に実際に使用される。これは、図１８（Ａ）において、「０」から「５９」までの６０チップ分のメモリ領域に印刷用のデータが書き込まれることに対応する。「６０」から「６３」までの４チップ分のメモリ領域は、使用されない。つまり、それぞれのＢＡＮＫに４チップ分の空きメモリ領域１２２ができる。
【００８４】
また、最大ＢＡＮＫ数１１４は「２５６」は、補正可能なチップズレ量１２１の最大値であり、図１８（Ａ）において、「０」から「２５５」まで２５６個分のＢＡＮＫが割り当てられることに対応する。
【００８５】
（書き込みアドレスの生成）
【００８６】
図１９は、実施例１における、ＳＲＡＭメモリ書き込みアドレス算出フローを示す図である。
【００８７】
第１ワードカウンタ１３１、第２ワードカウンタ１３２は、ＳＲＡＭの書き込みクロック（ＣＬＫ）に同期してカウントアップされ、Ｈｒｅｑ信号によってリセットされる。
【００８８】
第１ワードカウンタ１３１は９ビット（ＢＡＮＫワード数１０９＝「５１２」ワード)で、０から５１１までカウントアップされると再び０に戻る。すなわち、１つのＢＡＮＫメモリ領域の書き込みアドレスを示すことになり、ＳＲＡＭの書き込みアドレスの下位９ビットに使用される。この書き込みアドレスの下位９ビットがラインアドレスを表す。
【００８９】
第２ワードカウンタ１３２は３ビット（チップデータ長１０６＝「８」ワード）で、０から７までカウントアップされると再び０に戻る。第２ワードカウンタ１３２が７までカウントアップされる度に、チップズレ量を管理しているモジュール１２１にトリガ信号が送信され、次のチップのズレ量に切替えられる。
【００９０】
ＢＡＮＫカウンタ１３３は、Ｈｒｅｑ信号に同期してカウントアップされ、Ｖｒｅｑ信号によってリセットされる。ＢＡＮＫカウンタは８ビット（最大ＢＡＮＫ数１１４＝「２５６」）で、０から２５５までカウントアップされると再び０に戻る。すなわち、ＳＲＡＭのＢＡＮＫアドレスのオフセット値（ラインメモリ番号）を示すことになる。このＢＡＮＫカウンタ１３３の値をオフセット値として、それぞれのチップのズレ量を加えたものが、ＳＲＡＭへの書き込みＢＡＮＫアドレス（ＳＲＡＭの書き込みアドレスの上位８ビット）となる。この書き込みアドレスの上位８ビットがＢＡＮＫアドレスを表す。
【実施例２】
【００９１】
実施例２は、１チップに実装されている露光素子数が異なる場合の一例として、１チップのドット数（チップドット数１０４）が「１９２」ドットの場合である。
【００９２】
図２０は、実施例２における、湾曲・斜行補正メモリ構成情報の算出方法を示す図である。実施例２において、チップドット数１０４は入力値である。総ドット数１０１から１画素のデータ長１０３は、プリンタの電源投入時に固定値として設定される。１ラインチップ数１０５から最大ＢＡＮＫ１１４までは、実施例１と同様に、順に計算を行い、これにより、湾曲・斜行補正メモリ構成情報を算出する。
【００９３】
図２１は、実施例２における、ＳＲＡＭメモリ領域自動割当イメージを示す図である。ＳＲＡＭメモリ領域の割当手法は、実施例１と同様である。
【００９４】
図２２は、実施例２における、ＳＲＡＭメモリ書き込みアドレス算出フローを示す図である。書き込みアドレスの生成手法は、実施例１と同様である。
【実施例３】
【００９５】
実施例３は、ラインヘッドに実装されている総ドット数が異なる（解像度、ヘッドサイズ）場合の一例として、総ドット数１０１が「５１８４」ドット（Ａ４、６００ｄｐｉ）の場合である。
【００９６】
図２３は、実施例３における、湾曲・斜行補正メモリ構成情報の算出方法を示す図である。実施例３において、総ドット数１０１は入力値である。補正用ＳＲＡＭ容量１０２からチップドット数１０４は、プリンタの電源投入時に固定値として設定される。１ラインチップ数１０５から最大ＢＡＮＫ１１４までは、実施例１及び２と同様に、順に計算を行い、これにより、湾曲・斜行補正メモリ構成情報を算出する。
【００９７】
また、湾曲・斜行補正メモリ構成情報が算出されると、ＳＲＡＭメモリ領域自動割当とＳＲＡＭメモリ書き込みアドレスが、実施例１及び２と同様に決定される。
【実施例４】
【００９８】
実施例４は、湾曲及び斜行補正用のＳＲＡＭメモリ容量が異なる場合の一例として、補正用ＳＲＡＭ容量１０２が「２５６００００」ビット（約２．５Ｍビット）の場合である。
【００９９】
図２４は、実施例４における、湾曲・斜行補正メモリ構成情報の算出方法を示す図である。実施例４において、補正用ＳＲＡＭ容量１０２は入力値である。総ドット数１０１、画素データ長１０３、及びチップドット数１０４は、プリンタの電源投入時に固定値として設定される。１ラインチップ数１０５から最大ＢＡＮＫ１１４までは、実施例１乃至３と同様に、順に計算を行い、これにより、湾曲・斜行補正メモリ構成情報を算出する。
【０１００】
また、湾曲・斜行補正メモリ構成情報が算出されると、ＳＲＡＭメモリ領域自動割当とＳＲＡＭメモリ書き込みアドレスが、実施例１乃至３と同様に決定される。
【実施例５】
【０１０１】
実施例５は、１画素のデータ長が異なる場合の一例として、画素データ長１０３が「２」ビットの場合である。
【０１０２】
図２５は、実施例５における、湾曲・斜行補正メモリ構成情報の算出方法を示す図である。実施例５において、画素データ長１０３は入力値である。総ドット数１０１、補正用ＳＲＡＭ容量１０２、及びチップドット数１０４は、プリンタの電源投入時に固定値として設定される。１ラインチップ数１０５から最大ＢＡＮＫ１１４までは、実施例１乃至４と同様に、順に計算を行い、これにより、湾曲・斜行補正メモリ構成情報を算出する。
【０１０３】
また、湾曲・斜行補正メモリ構成情報が算出されると、ＳＲＡＭメモリ領域自動割当とＳＲＡＭメモリ書き込みアドレスが、実施例１乃至４と同様に決定される。
【実施例６】
【０１０４】
実施例６は、ラインヘッド５０の取り付け方向が異なる場合、すなわち、ラインヘッド５０が左右反転している場合である。
【０１０５】
ラインヘッド５０の取り付け方向が通常の場合、ＳＲＡＭメモリ領域に展開されている画像データはアドレスをカウントアップ（例えば、０，１，・・・，４７９）して読み出す。これに対して、ラインヘッド５０の取り付け方向が逆の場合、ＳＲＡＭメモリ領域に展開されている画像データはアドレスをカウントダウン（例えば、４７９，４７８，・・・，０）して読み出す。これによって、メカ機構の制限によりラインヘッド５０の取り付け方向を左右反転する場合に、画像が反転することなく印刷できる。
【０１０６】
（まとめ）
以上、詳細に説明したとおり、本発明では、ラインヘッドのチップドット数、総ドット数、１画素のデータ長、取り付け方向、及び、湾曲・斜行補正用のメモリ容量を自由に設定できるため、プリンタのラインナップによって種類の異なるラインヘッドを搭載した場合でも、湾曲及び斜行補正モジュールを新たに作り直す必要がなく、開発費用と開発工数の削減できる。これにより、露光素子チップをラインヘッド基板に実装する際の精度（実装誤差）及びラインヘッドを画像形成装置に取付ける際の精度（取付け誤差）に起因する湾曲及び傾きを補正するための湾曲及び斜行補正モジュールを備える高画質の画像形成装置を、安価に提供できるようになる。
【０１０７】
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において、他の様々な形で実施することができる。このため、上記実施形態はあらゆる点で単なる例示にすぎず、限定的に解釈されるものではない。例えば、上述の各処理ステップは処理内容に矛盾を生じない範囲で任意に順番を変更して又は並列に実行することができる。
【０１０８】
また、本実施形態においては、レジストセンサ４２による斜行情報の検出を電源投入時に行う場合を説明したが、トナーカートリッジ等の消耗品を交換したときに斜行情報を検出するようにしてもよい。
【図面の簡単な説明】
【０１０９】
【図１】画像形成装置１００の構成の一例を示す図である。
【図２】理想的なラインヘッド５０の模式図である。
【図３】ラインヘッド５０の斜行を示す図である。
【図４】ラインヘッド５０の湾曲を示す図である。
【図５】現実のラインヘッド５０の模式図である。
【図６】斜行・湾曲補正後のラインヘッド５０のイメージを示す図である。
【図７】画像形成装置１００の電源投入時の処理手順を示すフローチャートである。
【図８】副走査４分割のときの精度情報フォーマットを示す図である。
【図９】画像形成装置１００の印刷時の処理手順を示すフローチャートである。
【図１０】ラインヘッド５０の斜行と湾曲によるチップズレ量について示す図である。
【図１１】湾曲・斜行補正前の潜像の一例を示す図である。
【図１２】湾曲・斜行補正後の潜像の一例を示す図である。
【図１３】ラインヘッド５０のＬＥＤチップの配置の一例を示す図である。
【図１４】１つ目のＨｒｅｑ信号を受信したときの基本湾曲・斜行補正用のＳＲＡＭ空間の一例を示す図である。
【図１５】２つ目のＨｒｅｑ信号を受信したときの基本湾曲・斜行補正用のＳＲＡＭ空間の一例を示す図である。
【図１６】３つ目のＨｒｅｑ信号を受信したときの基本湾曲・斜行補正用のＳＲＡＭ空間の一例を示す図である。
【図１７】実施例１における、湾曲・斜行補正メモリ構成情報の算出方法を示す図である。
【図１８】実施例１における、ＳＲＡＭメモリ領域自動割当イメージを示す図である。
【図１９】実施例１における、ＳＲＡＭメモリ書き込みアドレス算出フローを示す図である。
【図２０】実施例２における、湾曲・斜行補正メモリ構成情報の算出方法を示す図である。
【図２１】実施例２における、ＳＲＡＭメモリ領域自動割当イメージを示す図である。
【図２２】実施例２における、ＳＲＡＭメモリ書き込みアドレス算出フローを示す図である。
【図２３】実施例３における、湾曲・斜行補正メモリ構成情報の算出方法を示す図である。
【図２４】実施例４における、湾曲・斜行補正メモリ構成情報の算出方法を示す図である。
【図２５】実施例５における、湾曲・斜行補正メモリ構成情報の算出方法を示す図である。
【符号の説明】
【０１１０】
１０   ラインヘッド制御モジュール
１２   ビデオＩ／Ｆ制御モジュール
１４   リクエスト信号生成モジュール
１６   ＵＡＲＴ通信制御モジュール
１８   Ｋプレーン（補正手段）
２０   基本湾曲・斜行補正モジュール
２２   分割湾曲・斜行補正モジュール
２４   分割Ｈｒｅｑ信号生成モジュール
２６   ＬＥＤ制御信号生成モジュール
２８   ＥＥＰＲＯＭ制御モジュール
３０   コントローラ
４０   メカコントローラ（メカコン）
４１   ＣＰＵ（演算手段）
４２   レジストセンサ
５０   ラインヘッド（露光ヘッド）
５２   ドライバＩＣ（露光制御手段）
５４   ＥＥＰＲＯＭ
５６   チップ
８１   整数部
８２   端数部
１００ 画像形成装置
１３１ 第１ワードカウンタ
１３２ 第２ワードカウンタ
１３３ ＢＡＮＫカウンタ
【図１】
2008254247.tif 000007
【図２】
2008254247.tif 000008
【図３】
2008254247.tif 000009
【図４】
2008254247.tif 000010
【図５】
2008254247.tif 000011
【図６】
2008254247.tif 000012
【図７】
2008254247.tif 000013
【図８】
2008254247.tif 000014
【図９】
2008254247.tif 000015
【図１０】
2008254247.tif 000016
【図１１】
2008254247.tif 000017
【図１２】
2008254247.tif 000018
【図１３】
2008254247.tif 000019
【図１４】
2008254247.tif 000020
【図１５】
2008254247.tif 000021
【図１６】
2008254247.tif 000022
【図１７】
2008254247.tif 000023
【図１８】
2008254247.tif 000024
【図１９】
2008254247.tif 000025
【図２０】
2008254247.tif 000026
【図２１】
2008254247.tif 000027
【図２２】
2008254247.tif 000028
【図２３】
2008254247.tif 000029
【図２４】
2008254247.tif 000030
【図２５】
2008254247.tif 000031