(57)【要約】【課題】  抵抗変化メモリのフォーミング方法、抵抗変化メモリ、及び、抵抗変化メモリの製造方法に関し、フォーミング動作に必要な電圧を低減する。【解決手段】  金属酸化膜を導電膜で挟み込んだ抵抗変化素子２とセル選択トランジスタ３からなるメモリセル１を備えた抵抗変化メモリのフォーミング動作を８０〜２００℃に加熱した状態で行う。【選択図】          図１
2008227267.tif 000002
【特許請求の範囲】
【請求項１】
金属酸化膜を導電膜で挟み込んだ抵抗変化素子とセル選択トランジスタからなるメモリセルを備えた抵抗変化メモリのフォーミング方法であって、抵抗変化メモリのフォーミング動作を８０〜２００℃に加熱した状態で行うことを特徴とする抵抗変化メモリのフォーミング方法。
【請求項２】
上記フォーミング動作をウェーハ状態で行うことを特徴とする請求項１記載のフォーミング方法。
【請求項３】
金属酸化膜を導電膜で挟み込んだ抵抗変化素子とセル選択トランジスタからなるメモリセルを備えた抵抗変化メモリであって、前記抵抗変化素子に電源電圧を印加する電源電圧印加トランジスタ及びコラムセレクタトランジスタの耐圧と前記セル選択トランジスタの耐圧が同じであることを特徴とする抵抗変化メモリ。
【請求項４】
上記金属酸化膜が、遷移金属酸化膜であることを特徴とする請求項３記載の抵抗変化メモリ。
【請求項５】
金属酸化膜を導電膜で挟み込んだ抵抗変化素子を基板上に形成し、前記抵抗変化素子を８０〜２００℃に加熱した状態で、該抵抗変化素子に電圧を印加することを特徴とする抵抗変化メモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は抵抗変化メモリのフォーミング方法、抵抗変化メモリ、及び、抵抗変化メモリの製造方法に関するものであり、特に、金属酸化膜を導電層で挟み込んだ抵抗変化素子に電流パスを形成するためのフォーミング電圧を低減するための構成及びそれに伴うデバイス構成に特徴のある抵抗変化メモリのフォーミング方法、抵抗変化メモリ、及び、抵抗変化メモリの製造方法に関するものである。
【背景技術】
【０００２】
近年、不揮発性メモリとして金属酸化物薄膜の抵抗変化を用いたＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が注目を集めており、その潜在能力はＭＲＡＭ（磁気抵抗効果型メモリ）を凌ぐものとして期待されている（例えば、特許文献１参照）。
【０００３】
このＲｅＲＡＭの書込時間、読出時間、及び、消去時間は１０ナノ秒のオーダーであり、ＭＲＡＭと同程度であるが、ＭＲＡＭに比べて構成が簡単であり、且つ、動作原理も磁気スピンの向きを制御するＭＲＡＭに比べて簡単なため小型化が可能であるという利点がある。
【０００４】
また、ＲｅＲＡＭは、“１”状態と“０”状態との間の抵抗変化が大きいので、多値化が可能であるという利点があるので、ここで、図６乃至図８を参照してＲｅＲＡＭを説明する。
【０００５】
図６参照  
図６は、ＲｅＲＡＭの概念的要部断面図であり、ｐ型シリコン基板３１に設けたセル選択Ｔｒ３０とセル選択Ｔｒ３０のドレイン３３と多層配線構造３５を介して接続される抵抗変化素子４０からなる。
【０００６】
この場合の抵抗変化素子４０は、例えば、ＮｉＯ等の酸化膜４１の両面を下部Ｐｔ膜４２と上部Ｐｔ膜４３で挟んだサンドイッチ構造になっており、下部Ｐｔ電極４２は多層配線構造３５と接続し、一方、上部Ｐｔ電極４３はビット線３７を介して後述するコラムセレクタＴｒと接続している。
なお、ソース３４はソース電極３５を介してＧＮＤに接地される。
【０００７】
この抵抗変化素子は、成膜した状態のままの初期状態では絶縁体のような状態であり、成膜後にパルス電圧（フォーミング電圧）を印加して酸化膜４１中にｎｍオーダーの電流パス（“フィラメント”）を形成するフォーミング（Ｆｏｒｍｉｎｇ）動作が必要になる（例えば、非特許文献１参照）。
【０００８】
その後、電圧を印加することで高抵抗状態“０”と低抵抗状態“１”のデータを書き込む。
この場合、０→１の書き込みをセット（Ｓｅｔ）動作といい、１→０の書き込みをリセット（Ｒｅｓｅｔ）動作と言う。
【０００９】
図７参照  
図７は、フォーミング動作、セット動作、リセット動作の説明図であり、成膜直後の状態では絶縁体のような状態であり、ここでフォーミング電圧をかけると、ある電圧で急激に抵抗が小さくなる（図７における実線の軌跡）。
この時に大きな電流が流れるので、素子が破損するのを防ぐために電流制限をかける。
なお、このフォーミング動作は大気中で室温で行っている。
【００１０】
次いで、フォーミング動作後の低抵抗状態の抵抗変化素子にパルス電圧を印加すると、ある電圧で急激に抵抗が大きくなるリセット動作となり（図７における破線の軌跡）、この状態のままであると、高抵抗状態“０”が書き込まれたことになる。
【００１１】
次いで、リセット動作後の高抵抗状態の抵抗変化素子にパルス電圧を印加すると、ある電圧で急激に抵抗が小さくなるセット動作となり（図７における一点鎖線の軌跡）、この状態のままであると、低抵抗状態“１”が書き込まれたことになる。
この場合もフォーミング動作の時と同じように素子が破損するのを防ぐために電流制限をかける。
なお、各図においては、軌跡が重なるので矢印を有する細線により電流の変動方向を示している。
【００１２】
以降、リセット動作とセット動作の繰り返しをすることによってメモリ動作を行う。
なお、データの読み出しは、リセット動作を起こさない程度の小さな電圧を印加し、電流を測定することにより可能となる。
【００１３】
図８参照  
図８は、ＲｅＲＡＭの要部回路構成図であり、セル選択Ｔｒ３０と抵抗変化素子４０からなる各メモリセルは、各々コラムセレクタＴｒ５１に接続され、このコラムセレクタＴｒ５１は電源電圧印加用Ｔｒ５２を介して電源電圧５３に接続されている。
なお、フォーミング動作時及びセット動作時の電流制限はコラムセレクタＴｒ５１で行う。
【特許文献１】特開２００４−２４１３９６号公報
【非特許文献１】Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｖｏｌ．４５，ｐ．９９１，２００６
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述のフォーミング動作に必要な電圧は、酸化膜４１がＮｉＯ等の遷移金属酸化膜の場合には、３〜４Ｖとなり、セット動作に必要な電圧の１．５〜２Ｖと比較すると２倍ぐらいの大きさになるので、コラムセレクタＴｒ５１や電源電圧印加用Ｔｒ５２としては、セル選択Ｔｒ等の通常のトランジスタよりも高耐圧なトランジスタが必要になる。
【００１５】
しかし、ＲｅＲＡＭ装置中に高耐圧トランジスタを組み込むと、高耐圧トランジスタは通常のトランジスタよりも占有面積が大きいので集積度が低下するという問題がある。
【００１６】
また、ソース・ドレイン領域を通常のトランジスタよりも深く形成する必要があるので、通常のトランジスタとは別工程で形成する必要があり、工程数が増えることによってスループットが低下するという問題がある。
【００１７】
一方、コラムセレクタＴｒ５１や電源電圧印加用Ｔｒ５２を通常の耐圧のままでフォーミング動作時における素子破損を防止するためには、フォーミング動作に必要なフォーミング電圧を低下させる必要がある。
【００１８】
したがって、本発明は、フォーミング動作に必要な電圧を低減することを目的とする。
【課題を解決するための手段】
【００１９】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
なお、図における符号６は、電源電圧である。
図１参照
上記の課題を解決するために、本発明は、金属酸化膜を導電膜で挟み込んだ抵抗変化素子２とセル選択トランジスタ３からなるメモリセル１を備えた抵抗変化メモリのフォーミング方法であって、抵抗変化メモリのフォーミング動作を８０〜２００℃に加熱した状態で行うことを特徴とする。
【００２０】
このように、８０〜２００℃に加熱した状態でフォーミング動作を行うことによって、従来、室温で行っていたフォーミング動作に必要だったフォーミング電圧を低下することができ、それによって、フォーミング過程における素子破壊発生の危険度を大幅に低減することができる。
【００２１】
また、フォーミング電圧の低下によって、コラムセレクタトランジスタ４や電源電圧印加用トランジスタ５を特別高耐圧にする必要がなくなる。
例えば、従来、３〜４Ｖ必要であったフォーミングで電圧を３Ｖ前後に低下することが可能になる。
【００２２】
この場合、フォーミング動作はウェーハ状態で行うことが望ましく、それによって、チップ毎のセッテイングが不要になり、フォーミング動作を一括して行えるのでフォーミング動作に要する時間を短縮することができる。
【００２３】
また、本発明は、金属酸化膜を導電膜で挟み込んだ抵抗変化素子２とセル選択トランジスタ３からなるメモリセル１を備えた抵抗変化メモリであって、抵抗変化素子２に電源電圧を印加する電源電圧印加用トランジスタ５及びコラムセレクタトランジスタ４の耐圧とセル選択トランジスタ３の耐圧が同じであることを特徴とする。
【００２４】
上述のように、フォーミング電圧を低下させた場合には、電源電圧印加用トランジスタ５を特別高耐圧にする必要がなくなるので、コラムセレクタトランジスタ４や電源電圧印加用トランジスタ５とセル選択トランジスタ３を同じトランジスタで構成すれば良く、それによって、別個の製造工程が不要になるとともに、占有面積を小さくすることができるので集積度が向上する。
【００２５】
この場合の金属酸化膜としては、ＮｉＯやＴｉＯ等の遷移金属酸化膜が典型的なものであり、８０〜２００℃に加熱した状態でフォーミング動作を行うことでフォーミング電圧を３Ｖ程度に低下することが可能になる。
【発明の効果】
【００２６】
本発明により、フォーミング過程における素子破壊発生の危険度を大幅に低減することができるとともに、コラムセレクタトランジスタや電源電圧印加用トランジスタを通常のトランジスタとすることができ、高耐圧トランジスタが不要となり、高集積度で小面積のＲｅＲＡＭのが実現が可能になる。
【発明を実施するための最良の形態】
【００２７】
本発明は、ＲｅＲＡＭをウェーハ状態で、８０〜２００℃に加熱した状態、例えば、１５０℃に加熱したホットプレート上に載置した状態でフォーミング動作を行うものである。
【００２８】
図２参照  
図２は、フォーミング電圧の温度依存性の測定系の説明図であり、ＲｅＲＡＭを形成したウェーハ１１を温度可変プローブステーション１２上に載置して、ウェーハを所定温度に加熱した状態で、ＲｅＲＡＭに１０ｎ秒のパルス幅のパルス電圧を１パルス印加して、プローブ端子１３，１４を抵抗変化素子の電流出力端子に当接して、抵抗変化素子に流れる電流をテスタ１５で監視し、抵抗変化素子に流れる電流が急激に増加した時点、即ち、抵抗が急激に低下した時点で、金属酸化膜中に電流パスが形成されたフォーミングが完了したものと判定する。
【００２９】
図３参照  
図３は、フォーミング電圧の雰囲気温度依存性の説明図であり、バラツキはあるものの、フォーミング雰囲気温度を８０℃以上にした場合には有意にフォーミング電圧の低下が認められ、特に、２００℃の範囲までは、温度の上昇とともにフォーミング電圧が低下することが確認された。
なお、２００℃以上においても、フォーミング電圧自体はさらなる低下が予測されるが、温度を上げ過ぎると、層間絶縁膜等に悪影響を与える可能性が生じる。
【００３０】
一方、温度を低下させた場合には、あまり変化が見られなかった。
なお、−５０℃近傍において、フォーミング電圧のバラツキは低下する傾向が見られたが、フォーミング電圧の平均値にはさほどの低下は見られない。
【００３１】
このように、バラツキはあるものの、フォーミング動作を８０〜２００℃の加熱状態で行うことによって、フォーミング電圧を有意に低減することができる。
なお、フォーミング電圧のバラツキについては、ＲｅＲＡＭの製造工程が確立された暁にはバラツキは当然非常に小さくなるので、その時点で８０〜２００℃の範囲において、ウェーハ内に形成した各ＲｅＲＡＭのバラツキを予めサンプル測定して、その内の最も高いフォーミング電圧を合わせてフォーミング動作を行えば良い。
【実施例１】
【００３２】
ここで、図４乃至図５を参照して、本発明の実施例１のＲｅＲＡＭのフォーミング方法を説明する。
図４参照  
図４は、本発明の実施例１のＲｅＲＡＭのフォーミング方法の対象となるＲｅＲＡＭの要部回路構成図であり、と抵抗変化素子２２とセル選択Ｔｒ２３からなる各メモリセル２１は、各々コラムセレクタＴｒ２４に接続され、このコラムセレクタＴｒ２４は電源電圧印加用Ｔｒ２５を介して電源電圧２６に接続されている。
この場合、セル選択Ｔｒ２３、コラムセレクタＴｒ２４、及び、電源電圧印加用Ｔｒ２５は同一工程で形成するものであり、したがって、耐圧も殆ど同じになる。
【００３３】
図５参照  
図５は、本発明の実施例１のＲｅＲＡＭのフォーミング方法の説明図であり、ＲｅＲＡＭを形成したウェーハ１１をホットプレート１６上に載置して、予めサンプル測定により決定したフォーミング電圧でのフォーミング動作が可能な温度、例えば、１５０℃まで加熱した状態で、例えば、３Ｖでパルス幅が１０ｎ秒のパルス電圧を１パルスだけ印加してフォーミング動作を行う。
【００３４】
この時、プローブ端子１３，１４を抵抗変化素子の電流出力端子に当接して、抵抗変化素子に流れる電流をテスタ１５でモニターして、フォーミング動作が正常に行われているか否かを監視する。
【００３５】
以上、本発明の実施例を説明したが、本発明は実施例に示した構成、条件、数値に限られるものではなく、各種の変更が可能であり、例えば、上記の実施例においては、抵抗変化素子を構成する金属酸化膜としてＮｉＯを用いているが、ＮｉＯ以外の金属酸化膜に対しても同様のフォーミング動作は有効である。
【００３６】
例えば、ＮｉＯと同様に、ＴｉＯ2 、ＨｆＯ2 、或いは、ＺｒＯ2 等の二元系遷移金属酸化膜を用いても良いし、或いはＰｒ0.7 Ｃａ0.3 ＭｎＯ3 やＰｂ（Ｚｒ，Ｔｉ）Ｏ3 ／Ｚｎ0.4 Ｃｄ0.6 Ｓ等のペロブスカイト系酸化膜を用いた場合にも適用されるものである。
【００３７】
また、上記の実施例においては、セル選択Ｔｒ２３、コラムセレクタＴｒ２４、及び、電源電圧印加用Ｔｒ２５は同一工程で形成しているが、必ずしも、同一工程である必要はなく、また、耐圧も同じである必要はなく、例えば、従来の高耐圧のコラムセレクタＴｒ及び／又は電源電圧印加用トランジスタを備えたＲｅＲＡＭのフォーミング動作にも適用されるものである。
【００３８】
この場合、集積度の改善効果は得られないものの、フォーミング電圧を従来より低下することができるので、フォーミング動作に伴う素子破壊による不良品の発生を大幅に低減することができ、それによって、製造歩留りが向上するので、低コスト化が可能になる。
【産業上の利用可能性】
【００３９】
本発明の活用例としては、不揮発性メモリが典型的なものであり、特に、微細化に適し且つ製造コストが低いためにフラッシュメモリの後継として非常に有望であるが、単体のメモリ素子に限られるものではなく、ロジックと同一チップにメモリを混載した混載メモリ等のメモリにも適用されるのでもである。
【図面の簡単な説明】
【００４０】
【図１】本発明の原理的構成の説明図である。
【図２】フォーミング電圧の温度依存性の測定系の説明図である。
【図３】フォーミング電圧の雰囲気温度依存性の説明図である。
【図４】本発明の実施例１のＲｅＲＡＭのフォーミング方法の対象となるＲｅＲＡＭの要部回路構成図である。
【図５】本発明の実施例１のＲｅＲＡＭのフォーミング方法の説明図である。
【図６】ＲｅＲＡＭの概念的要部断面図である。
【図７】フォーミング動作、セット動作、リセット動作の説明図である。
【図８】ＲｅＲＡＭの要部回路構成図である。
【符号の説明】
【００４１】
１  メモリセル
２  抵抗変化素子
３  セル選択トランジスタ
４  コラムセレクタトランジスタ
５  電源電圧印加用トランジスタ
６  電源電圧
１１  ウェーハ
１２  温度可変プローブステーション
１３，１４  プローブ端子
１５  テスタ
１６  ホットプレート
２１  メモリセル
２２  抵抗変化素子
２３  セル選択Ｔｒ
２４  コラムセレクタＴｒ
２５  電源電圧印加用Ｔｒ
２６  電源電圧
３０  セル選択Ｔｒ
３１  ｐ型シリコン基板
３２  素子分離絶縁膜
３３  ドレイン
３４  ソース
３５  多層配線構造
３６  ソース電極
３７  ビット線
４０  抵抗変化素子
４１  酸化膜
４２  下部Ｐｔ電極
４３  上部Ｐｔ電極
５１  コラムセレクタＴｒ
５２  電源電圧印加用Ｔｒ
５３  電源電圧
【図１】
2008227267.tif 000003
【図２】
2008227267.tif 000004
【図３】
2008227267.tif 000005
【図４】
2008227267.tif 000006
【図５】
2008227267.tif 000007
【図６】
2008227267.tif 000008
【図７】
2008227267.tif 000009
【図８】
2008227267.tif 000010