(57)【要約】【課題】短チャネル効果を効果的に抑制しつつ、オン電流の低下を十分に防止した半導体装置を提供することにある。【解決手段】半導体基板１表層にソース層６及びドレイン層７を互いに離間形成し、このソース層６及びドレイン層７の間のチャネル領域２上に金属元素を含有する高誘電率ゲート絶縁膜３を形成し、高誘電率ゲート絶縁膜３上にゲート電極４を形成している。この高誘電率ゲート絶縁膜３は、半導体基板１から離隔しつつソース層６側の端からチャネル領域２上方まで区画された第１領域３ａとこの第１領域３ａ以外の第２領域３ｂとを有し、第１領域３ａ内の金属元素の原子濃度が、第２領域３ｂ内の金属元素の原子濃度よりも高い。【選択図】図１
2008027955.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板表層に互いに離間形成されたソース層及びドレイン層と、
前記半導体基板表層の前記ソース層と前記ドレイン層の間のチャネル領域上に形成された金属元素を含有する高誘電率ゲート絶縁膜と、
前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、
を備え、
前記高誘電率ゲート絶縁膜は、前記半導体基板表面と離隔しつつ前記ソース層側の端から前記チャネル領域の上方まで区画される第１領域と前記第１領域以外の第２領域を有し、前記第１領域内の前記金属元素の原子濃度が、前記第２領域内の前記金属元素の原子濃度よりも高いことを特徴とする半導体装置。
【請求項２】
前記金属元素は、Ｈｆ及びＺｒの少なくとも一方の金属元素を含むことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記金属元素はＨｆであり、前記高誘電率ゲート絶縁膜はＨｆＳｉＯＮ膜であることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記高誘電率ゲート絶縁膜の前記第１領域に含まれる前記金属元素の原子濃度は、前記高誘電率ゲート絶縁膜の前記第１領域に含まれる前記金属元素とＳｉの原子濃度の総和の５０％以上であることを特徴とする請求項１乃至３のいずれか一項記載の半導体装置。
【請求項５】
半導体基板と、
前記半導体基板表層に互いに離間形成されたソース層及びドレイン層と、
前記半導体基板表層の前記ソース層と前記ドレイン層の間のチャネル領域上に形成された金属元素を含有する高誘電率ゲート絶縁膜と、
前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、
を備え、
前記高誘電率ゲート絶縁膜は、前記半導体基板表面と離隔しつつ前記ソース層側の端から前記チャネル領域の上方まで区画される第１領域と前記第１領域以外の第２領域を有し、前記第１領域内の固定電荷密度が、前記第２領域内の固定電荷密度よりも高いことを特徴とする半導体装置。
【請求項６】
前記高誘電率ゲート絶縁膜の前記第１領域は、前記高誘電率ゲート絶縁膜の上面に達するように区画されていることを特徴とする請求項１乃至５のいずれか一項記載の半導体装置。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に高誘電率ゲート絶縁膜を用いたＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor）に関する。
【背景技術】
【０００２】
近年、電子機器の高機能化への要求に応ずるため、ＭＩＳＦＥＴの微細化が進展しており、ＭＩＳＦＥＴのゲート長の短縮化、あるいはゲート絶縁膜の薄膜化が著しい。しかし、ＭＩＳＦＥＴのゲート長が短縮されることにより、短チャネル効果が発生しゲート電圧のしきい値が大きく低下するといった問題が生じている。また一方で、ゲート絶縁膜の膜厚が薄くなることにより、直接トンネル電流が支配的になり、ゲートリーク電流が増加するといった問題も発生している。
【０００３】
これに対し現在、ハフニウム（Ｈｆ）原子濃度の高い高誘電率ゲート絶縁膜をＭＩＳＦＥＴに用いることにより、ゲート絶縁膜の酸化膜換算膜厚（ＥＯＴ：Equivalent Oxide Thickness）を確保しつつ物理膜厚を厚くして、ゲートリーク電流の抑制を図ると同時に、しきい値を増加させて短チャネル効果を抑制できることが知られている（例えば、非特許文献１参照。）。
【０００４】
しかし、ＭＩＳＦＥＴのゲート絶縁膜のＨｆ原子濃度を高めた場合、ゲート絶縁膜中に発生する固定電荷が移動中のキャリアの散乱を招き、オン電流が低下するといった問題が発生する場合がある。
【非特許文献１】T. Watanabe et al., IEDM Tech. Dig., pp507-510, 2004.
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記問題点を解決するためになされたもので、短チャネル効果を効果的に抑制しつつ、オン電流の低下を十分に防止することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一態様の半導体装置は、半導体基板と、前記半導体基板表層に互いに離間形成されたソース層及びドレイン層と、前記半導体基板表層の前記ソース層と前記ドレイン層の間のチャネル領域上に形成された金属元素を含有する高誘電率ゲート絶縁膜と、前記高誘電率ゲート絶縁膜上に形成されたゲート電極を備え、前記高誘電率ゲート絶縁膜は、前記半導体基板表面と離隔しつつ前記ソース層側の端から前記チャネル領域の上方まで区画される第１領域と前記第１領域以外の第２領域を有し、前記第１領域内の前記金属元素の原子濃度が、前記第２領域内の前記金属元素の原子濃度よりも高いことを特徴とする。
【０００７】
また、本発明の別の態様の半導体装置は、半導体基板と、前記半導体基板表層に互いに離間形成されたソース層及びドレイン層と、前記半導体基板表層の前記ソース層と前記ドレイン層の間のチャネル領域上に形成された金属元素を含有する高誘電率ゲート絶縁膜と、前記高誘電率ゲート絶縁膜上に形成されたゲート電極を備え、前記高誘電率ゲート絶縁膜は、前記半導体基板表面と離隔しつつ前記ソース層側の端から前記チャネル領域の上方まで区画される第１領域と前記第１領域以外の第２領域を有し、前記第１領域内の固定電荷密度が、前記第２領域内の固定電荷密度よりも高いことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、短チャネル効果を効果的に抑制しつつ、オン電流の低下を十分に防止し得る半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照して説明する。
【実施例】
【００１０】
まず、図１を参照して、本実施例に係る半導体装置の構成について説明する。図１は、本実施例に係る半導体装置の構成を示す断面図である。
【００１１】
図１に示すように、本実施例に係る半導体装置は、単結晶シリコン等の半導体基板１表層に、ボロン等のｐ型不純物イオンが添加されて、しきい値が調整されたチャネル領域２が形成されており、チャネル領域２上には、Ｈｆ又はＺｒ等の金属元素を含有した、例えばＨｆＳｉＯＮ膜等の高誘電率ゲート絶縁膜３が形成されている。ここで、半導体基板１と高誘電率ゲート絶縁膜３の間には、薄い酸化シリコン膜が介在してもよい。
【００１２】
高誘電率ゲート絶縁膜３上には、例えばリン等のｎ型不純物イオンが注入されたドープドポリシリコン膜等の導電材料から構成されるゲート電極４が形成されており、高誘電率ゲート絶縁膜３及びゲート電極４の側壁には、例えばシリコン酸化膜、シリコン窒化膜等を構成材料とするゲート側壁絶縁膜５が形成されている。
【００１３】
また、高誘電率ゲート絶縁膜３の両側に位置する半導体基板１の表層には、チャネル領域２と逆導電型のリン等のｎ型不純物イオンが注入された浅いソース層６ａ及び浅いドレイン層７ａがチャネル領域２を挟むように形成されており、さらにゲート側壁絶縁膜５両側に位置する半導体基板１表層には、チャネル領域２と逆導電型の砒素等のｎ型不純物イオンが注入された深いソース層６ｂ及び深いドレイン層７ｂが浅いソース層６ａ及び浅いドレイン層７ａに接触して形成されている。なお、浅いソース層６ａ及び浅いドレイン層７ａは、図１に示したように高誘電率ゲート絶縁膜３の下方まで伸びて形成されるエクステンションソース層及びエクステンションドレイン層である。
【００１４】
本実施例に係る半導体装置の主な特徴部分である高誘電率ゲート絶縁膜３は、半導体基板１表面から離隔しつつ、浅いソース層６ａ側の端から半導体基板１表層のチャネル領域２上方まで区画された第１領域３ａとこの第１領域３ａ以外の第２領域３ｂとに区分されている。
【００１５】
第１領域３ａ内においては、第２領域３ｂ内よりも、Ｈｆ元素の原子濃度が高く、固定電荷を高密度に有している。本実施例では、高誘電率ゲート絶縁膜３における第１領域３ａ内のＨｆの原子濃度が、例えば、第１領域３ａに含まれるＨｆとＳｉの原子濃度の総和の５０％以上となるように調整されており、一方、第２領域３ｂ内に含まれるＨｆの原子濃度が、例えば、第２領域３ｂに含まれるＨｆとＳｉの原子濃度の総和の３０％以下となるように調整されている。
【００１６】
次に、以上のような構成を有する本実施例に係る半導体装置の製造方法について、図２及び図３を参照して説明する。図２及び図３は、本実施例に係る半導体装置の製造方法を示す工程断面図である。
【００１７】
まず、図２（ａ）に示したように、素子を電気的に分離するための素子分離領域（図示せず）を、例えばＳＴＩ(Shallow Trench Isolation)法により形成して半導体基板１に素子形成領域を区画した後、素子形成領域の半導体基板１表層にボロン等のｐ型不純物イオンを注入し熱処理を施して、しきい値電圧を調整したウェル層（図示せず）を形成する。その後、半導体基板１上に第一のダミー層８、例えばＳｉＮ等を、ＣＶＤ（Chemical Vapor Deposition）法等により、所望の膜厚に形成し、さらに第一のダミー層８の一部を、フォトリソグラフィ法及びＲＩＥ（Reactive Ion Etching）法を使用して、レジスト膜（図示を省略）をマスクとしてエッチングし、所望の形状に加工する。
【００１８】
次に、図２（ｂ）に示すように、半導体基板１上及び第一のダミー層８上にＨｆ又はＺｒ等の金属元素を含有する高誘電率ゲート絶縁膜３、例えばＨｆＳｉＯＮ膜を、ＣＶＤ法あるいはプラズマ窒化法等を用いて所望の膜厚に形成し、さらに、高誘電率ゲート絶縁膜３上にダミーゲート層９、例えばポリシリコンを、ＣＶＤ法等で所望の膜厚に形成する。ここで、高誘電率ゲート絶縁膜３内のＨｆの原子濃度は、一般的なトランジスタのゲート絶縁膜として使用される高誘電率ゲート絶縁膜と同程度の原子濃度になるよう調整され、また、ＨｆとＳｉの原子濃度の総和に対して３０％以下となるように調整されている。
【００１９】
次に、図２（ｃ）に示すように、フォトリソグラフィ法及びＲＩＥ法を使用して、レジスト膜をマスクとして半導体基板１の一部分及び第一のダミー層８の上面に形成されたダミーゲート層９をエッチング加工して、ダミーゲート層９を半導体基板１及び第一のダミー層８に高誘電率ゲート絶縁膜３を介して対向するように加工する。
【００２０】
次に、図２（ｄ）に示すように、高誘電率ゲート絶縁膜３上及びダミーゲート層９上に、Ｈｆ又はＺｒ等の金属元素を含有した金属膜１０、例えばＨｆ膜を、スパッタ法等により所望の膜厚に形成する。
【００２１】
次に、図２（ｅ）に示すように、例えばＲＴＡ（Rapid Thermal Annealing）法を用いて熱処理を施すことによって、金属膜１０の金属元素を、金属膜１０との接触部近傍である高誘電率ゲート絶縁膜３上部、ダミーゲート層９上部及び側端部に拡散させて金属拡散層１１を形成する。このとき、金属拡散層１１が形成されたダミーゲート層９の側端部下方に位置する高誘電率ゲート絶縁膜３上部にも金属膜１０の金属元素が拡散されて金属拡散層１１が形成される。
【００２２】
ここで、高誘電率ゲート絶縁膜３に形成される金属拡散層１１は、半導体基板１表面まで至らないように高誘電率ゲート絶縁膜３の上部のみに形成する。すなわち、金属拡散層１１と半導体基板１との間に、高誘電率ゲート絶縁膜３が介在するように形成する。
【００２３】
なお、この金属拡散層１１のＨｆの原子濃度は、一般的なトランジスタの高誘電率ゲート絶縁膜よりも高くなるように調整されており、金属拡散層１１のＨｆとＳｉの原子濃度の総和に対して５０％以上となるように調整される。
【００２４】
次に、図２（ｆ）に示すように、未反応の金属膜１０を、例えば硫酸／過酸化水素水溶液を用いて除去する。
【００２５】
次に、図２（ｇ）に示すように、ダミーゲート層９を、例えばＲＩＥ法等によりエッチング除去する。
【００２６】
次に、図２（ｈ）に示すように、高誘電率ゲート絶縁膜３上に、例えばＣＶＤ法によりシランを熱分解して成膜すると同時に不純物イオンを添加して、ゲート電極４となるドープドポリシリコン膜を所望の膜厚に形成する。
【００２７】
次に、図３（ａ）に示すように、ゲート電極４は、例えばレジスト膜をマスクにしてＲＩＥ法等により、ダミーゲート層９と同じ位置に同じ形状となるようにエッチング加工される。従って、ゲート電極４の一方の側端部が第一のダミー層８に高誘電率ゲート絶縁膜３を介して隣接され、さらに第一のダミー層８と隣接する側端部と反対側のゲート電極４の側端部の下方には金属拡散層１１が配置される。
【００２８】
次に、図３（ｂ）に示すように、高誘電率ゲート絶縁膜３を、例えばゲート電極４をマスクにしてＲＩＥ法等によりエッチング除去して、ゲート電極４下部及びゲート電極４とダミー層８との間の部分を残すように所望の形状に加工する。
【００２９】
次に、図３（ｃ）に示すように、第一のダミー層８を熱燐酸で剥離して、ゲート電極４の側壁に形成された高誘電率ゲート絶縁膜３を露出させる。
【００３０】
次に、図３（ｄ）に示すように、半導体基板１上、高誘電率ゲート絶縁膜３上及びゲート電極４上に、例えばＳｉＮ膜をＣＶＤ法等で所望の膜厚に形成し、さらに、例えばレジスト膜等をマスクとしてＳｉＮ膜の一部を熱燐酸で除去して、ゲート電極４側壁に沿って第二のダミー層１２を形成する。
【００３１】
次に、図３（ｅ）に示すように、第二のダミー層１２及びゲート電極４をマスクにして、ゲート電極４の側壁に形成された高誘電率ゲート絶縁膜３を、例えば希フッ酸水溶液で剥離し、さらにゲート電極４の側壁に形成された第二のダミー層１２を、例えば熱燐酸で剥離する。これにより、ゲート電極４の一方の側端部の下方に金属原子濃度が相対的に高められた金属拡散層１１を有する高誘電率ゲート絶縁膜３が、ゲート電極４の下方に残置される。
【００３２】
その後、図１に示した半導体装置の構成となるように、ゲート電極４をマスクにして半導体基板１表面にｎ型不純物イオン、例えばリン等を注入し、さらに例えばＲＴＡ法を用いて熱処理を施し不純物を活性化させて、高誘電率ゲート絶縁膜３の両側の半導体基板１表面に浅い拡散領域を形成する。ここで、高誘電率ゲート絶縁膜３の金属拡散層１１が形成された端部側の拡散領域を浅いソース層６ａとし、高誘電率ゲート絶縁膜３の反対の端部側の拡散領域を浅いドレイン層７ａとする。またここでは、ソース層６ａとドレイン層７ａの間のチャネル領域２の上方に、金属拡散層１１の一部が位置するように、ソース層６ａが形成される。
【００３３】
これにより、高誘電率ゲート絶縁膜３は、Ｈｆ等の金属元素を高濃度に有する金属拡散層１１からなる第１領域３ａと第１の領域３ａよりもＨｆ等の金属元素の濃度の低い第２領域３ｂとを有する構造となる。また、この第１領域３ａは、膜厚方向においてはチャネル領域２表面と第２領域３ｂを介して離隔されており、膜表面に沿った方向（ゲート長方向）においては浅いソース層６ａ側の端からチャネル領域２上方に位置する部分まで延びた構造となる。
【００３４】
続いて、半導体基板１上及びゲート電極４上に、例えばシリコン酸化膜又はシリコン窒化膜等の絶縁膜をＣＶＤ法で堆積した後、ＲＩＥ法等を用いて所望の形状に加工してゲート電極４側壁にゲート側壁絶縁膜５を形成する。さらに、ゲート電極４及びゲート側壁絶縁膜５をマスクにして、半導体基板１表面に砒素等のｎ型不純物イオンを注入し、例えばＲＴＡ法を用いて熱処理を施し不純物を活性化させて、半導体基板１表面に浅いソース層６ａ及び浅いドレイン層７ａと接触する深いソース層６ｂ及び深いドレイン層７ｂを形成する。以上の工程により、本実施例に係る半導体装置が製造される。
【００３５】
本実施例に係る半導体装置によれば、高誘電率ゲート絶縁膜３のソース層６ａ側端部において、半導体基板１と離隔しつつソース層６ａ側の端からチャネル領域２上方部分まで延びる第１領域３ａが区画され、この第１領域３ａに含まれる金属元素の原子濃度を第１領域３ａ以外の第２領域３ｂの金属元素の原子濃度よりも相対的に高くすることにより、固定電荷を高誘電率ゲート絶縁膜３のソース層６ａ側端部に高密度に蓄積させ、高誘電率ゲート絶縁膜３のソース層６ａ側端部の電位を制御することで、半導体装置のしきい値を上昇して短チャネル効果を抑制することができる。
【００３６】
ここで以下に、高誘電率ゲート絶縁膜を使用した一般的なＭＩＳ型半導体装置と、上述した高誘電率ゲート絶縁膜３の第１領域３ａにおいて金属元素の原子濃度を局所的に高めた本実施例に係るＭＩＳ型半導体装置のゲート長の変化に対するしきい値の変化を示したシミュレーション結果を示す。
【００３７】
本シミュレーションにおける両半導体装置の高誘電率ゲート絶縁膜は、膜厚２．８ｎｍのＨｆＳｉＯＮ膜である。ここで、一般的な半導体装置では、ＨｆＳｉＯＮ膜に含まれるＨｆの原子濃度がＨｆＳｉＯＮ膜全体においてほぼ一定値を示している。これに対して、本実施例に係る半導体装置では、ＨｆＳｉＯＮ膜の半導体基板１から離隔したソース層６ａ側端部に区画された第１領域３ａのＨｆの原子濃度が、第１領域３ａのＨｆとＳｉの原子濃度の総和に対して５０％となるように、また第１領域３ａ以外の（第２領域３ｂ）のＨｆの原子濃度が、第２領域３ｂのＨｆとＳｉの原子濃度の総和に対して３０％となるように調整されている。このように、本実施例に係る半導体装置では、高誘電率ゲート絶縁膜３の第１領域３ａのＨｆ原子濃度を局所的に高めることにより、第１領域３ａの固定電荷密度が局所的に増大されている。
【００３８】
本シミュレーションにおける一般的な半導体装置の高誘電率ゲート絶縁膜は、比誘電率をｋ＝１０とし、固定電荷が含まれていない。一方、本実施例に係る高誘電率ゲート絶縁膜３の第１領域３ａは、高誘電率ゲート絶縁膜３上面まで区画され、物理膜厚が１．５ｎｍ、ゲート長方向の幅が１０ｎｍ、比誘電率がｋ＝２８、固定電荷密度がＱ＝−４．５×１０１９ｃｍ−３とされており、反対に第１領域３ａ以外の第２領域３ｂは、固定電荷を含んでおらず、比誘電率がｋ＝１０とされている。
【００３９】
なお、本実施例に係る半導体装置では、高誘電率ゲート絶縁膜３の直下に位置する半導体基板１表面部にソース層６ａの一部が突き出るように形成されており、高誘電率ゲート絶縁膜３の直下へ突き出ているソース層６ａ部のゲート長方向の幅が７．５ｎｍとなっている。このため、第１領域３ａのドレイン層７側の端部は、ソース層６ａとドレイン層７ａの間のチャネル領域の上方に位置している。
【００４０】
図４は、上記の両半導体装置における、ゲート長としきい値電圧の変化量を示すグラフであり、ゲート長（横軸）を２００ｎｍから４５ｎｍまで変化させた時のしきい値の変化量ΔＶｔｈ＝Ｖｔｈｍａｘ−Ｖｔｈｍｉｎ（縦軸）を示している。
【００４１】
図４に示すシミュレーション結果によれば、一般的な半導体装置に比較して、高誘電率ゲート絶縁膜３の第１領域３ａの固定電荷密度を高めた本実施例に係る半導体装置では、しきい値の変化量ΔＶｔｈが小さくなっていることがわかる。特に、ゲート長が１００ｎｍ以下の場合、その傾向が顕著に表れ、いわゆる短チャネル効果によるしきい値の変化を効果的に抑えることができることがわかる。
【００４２】
従って、高誘電率ゲート絶縁膜中の金属元素の原子濃度を高めて固定電荷密度を高めることにより、ＭＩＳ型半導体装置、特にゲート長の短いＭＩＳ型半導体装置のしきい値の変化量を効果的に抑えることができ、短チャネル効果を抑制できることがわかる。
【００４３】
なお通常、ＭＩＳ型半導体装置の高誘電率ゲート絶縁膜の固定電荷密度を高めた場合、キャリアの散乱により、キャリアの移動度が劣化し、半導体装置のオン電流が劣化することが知られている。これに対し、本実施例に係る半導体装置では、オン電流の劣化を適切に防止するため、高誘電率ゲート絶縁膜全体に固定電荷を高密度に蓄積させていない、つまり、半導体基板１界面の高誘電率ゲート絶縁膜３には固定電荷を高密度に蓄積させず、しきい値の制御に大きく影響を及ぼす高誘電率ゲート絶縁膜３のソース層６ａ側端部である第１領域３ａのみに局所的に固定電荷を高濃度に蓄積している。これにより、本実施例に係る半導体装置は、オン電流の低下を招く固定電荷の含有量を適切に抑えつつ、短チャネル効果によるしきい値の低下を効果的に抑止することが可能となる。  
また、本実施例に係る半導体装置では、高誘電率ゲート絶縁膜３として、ＨｆＳｉＯＮ膜を使用しているが、その他の材料からなる高誘電率ゲート絶縁膜を使用してもよい。例えば、Ｍ１ＳｉＯＮ膜、Ｍ１ＳｉＯ膜、Ｍ１Ｍ２ＳｉＯＮ膜、Ｍ１Ｍ２ＳｉＯ膜（ただし、式中Ｍ１は、Ｈｆ及びＺｒから選ばれた少なくとも１種であり、式中Ｍ２は、Ｓｒ、Ｂａ、Ｔａ、Ｔｉ、Ｙ、ランタノイド属金属、Ｓｃ及びＡｌからなる群から選ばれた少なくとも１種である。）を使用することができ、より具体的には、例えば、ＨｆＳｉＯ膜、ＺｒＳｉＯ膜、ＺｒＳｉＯＮ膜、ＨｆＡｌＯ膜、ＨｆＡｌＯＮ膜等を使用することができる。
【００４４】
さらに、本実施例に係る半導体装置では、高誘電率ゲート絶縁膜３の半導体基板表面と離隔しつつソース層６ａ側の端からチャネル領域２の上方まで区画された第１領域３ａが、高誘電率ゲート絶縁膜３の上面まで達するように区画形成されているが、必ずしも第１領域３ａが、高誘電率ゲート絶縁膜３の上面まで達するように形成されていなくてもよい。
【００４５】
このような構成の高誘電率ゲート絶縁膜３は、例えば、図２（ｆ）に示した製造工程において未反応の金属膜１０を除去した後、金属拡散層１１の一部を残すように高誘電率ゲート絶縁膜３の上部をエッチング除去し、再度ＣＶＤ法等により、第１領域３ａとなる金属拡散層１１を含む高誘電率ゲート絶縁膜３上に高誘電率ゲート絶縁膜３を形成することにより製造することがきる。
【００４６】
このような半導体装置であっても、高誘電率ゲート絶縁膜３の電位を制御して短チャネル効果を抑制することが可能であり、また、第１領域３ａが高誘電率ゲート絶縁膜３の上面まで達するように区画形成される半導体装置に比較して、高誘電率ゲート絶縁膜３の第１領域３ａが相対的に小さく、高誘電率ゲート絶縁膜３に含有されている固定電荷が少量となるため、オン電流の低下を一層防止することが可能である。
【００４７】
（実施例の変形例）
次に、図５を参照して、上述の実施例に係る半導体装置の変形例を説明する。図５は、本変形例の半導体装置の断面図である。本変形例に係る半導体装置が、実施例に係る半導体装置と異なる点は、高誘電率ゲート絶縁膜３の第１領域３ａと第２領域３ｂとの間に、第１領域３ａよりも金属元素の原子濃度が低く、かつ第２領域３よりも金属元素の原子濃度が高い第３領域３ｃを設けた構成にあり、実施例の半導体装置と同一部分には同一符号を付して同一部分の説明は省略する。
【００４８】
本変形例に係る半導体装置の高誘電率ゲート絶縁膜３は、Ｈｆ等の金属元素を含むＨｆＳｉＯＮ膜等であり、ＨｆとＳｉの原子濃度の総和に対してＨｆ原子濃度が相対的に高い第１領域３ａと、第１領域３ａよりもＨｆ原子濃度が相対的に低い第２領域３ｂと、第１領域３ａと第２領域３ｂとの間に第１領域３ａの周囲を囲むように形成され、第１領域３ａのＨｆ原子濃度よりも低濃度に、かつ第２領域３ｂのＨｆ原子濃度よりも高濃度にＨｆ原子を含有した金属遷移層からなる第３領域３ｃとによって構成されている。
【００４９】
具体的には、例えば、第１領域３ａのＨｆ原子濃度は、ＨｆとＳｉの原子濃度の総和の５０％以上であり、第２領域３ｂのＨｆ原子濃度は、ＨｆとＳｉの原子濃度の総和の３０％以下であり、第３領域３ｃのＨｆ原子濃度は、ＨｆとＳｉの原子濃度の総和の３０％よりも大きく５０％よりも小さくなっている。
【００５０】
上記第３領域３ｃは、実施例１の図２（ｅ）に示した金属膜１０の拡散工程により形成される、つまり、この拡散工程において、熱処理条件等を変更して金属元素の拡散量を調節することによって、その大きさ或いは金属元素の原子濃度を適宜変化させながら、第１領域３ａの周囲に拡散させて形成することができる。
【００５１】
本変形例に係る半導体装置によれば、実施例１に係る半導体装置と同様、高誘電率ゲート絶縁膜３のソース層６側端部の第１領域３ａの金属原子濃度を相対的に高めることにより、固定電荷を高誘電率ゲート絶縁膜３のソース層６側端部に高密度に蓄積させ、高誘電率ゲート絶縁膜３のソース層６側端部の電位を制御することで、半導体装置のしきい値を上昇して短チャネル効果を抑制することができる。
【００５２】
また、高誘電率ゲート絶縁膜全体に高濃度に固定電荷を有するＭＩＳ型半導体装置に比較して、オン電流の低下を招く固定電荷の含有量を抑えつつ、短チャネル効果を抑止することが可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施例に係る半導体装置の構成を示す断面図。
【図２】本発明の実施例に係る半導体装置の製造方法を示す工程断面図。
【図３】本発明の実施例に係る半導体装置の製造方法を示す工程断面図。
【図４】本発明の実施例に係る半導体装置のシミュレーションによるゲート長としきい値の変化量を示すグラフ。
【図５】本発明の実施例の変形例に係る半導体装置の構成を示す断面図。
【符号の説明】
【００５４】
１・・・半導体基板
２・・・チャネル領域
３・・・高誘電率ゲート絶縁膜
３ａ・・・第１領域
３ｂ・・・第２領域
３ｃ・・・第３領域
４・・・ゲート電極
５・・・ゲート側壁絶縁膜
６・・・ソース層
７・・・ドレイン層
８・・・第一のダミー層
９・・・ダミーゲート層
１０・・・金属膜
１１・・・金属拡散層
１２・・・第二のダミー層
【図１】
2008027955.tif 000003
【図２】
2008027955.tif 000004
【図３】
2008027955.tif 000005
【図４】
2008027955.tif 000006
【図５】
2008027955.tif 000007