(57)【要約】      （修正有）【課題】  暗電流やＫＴＣノイズの影響によって撮像信号出力のＳ／Ｎを劣化させることなく、グローバルシャッター機能を実現することが可能な固体撮像装置を提供する。【解決手段】  第１及び第２のフォトダイオードと第１及び第２の転送トランジスタとメモリとリセットトランジスタと選択トランジスタとからなる画素100 を２次元状に配列した画素アレイ200 と、各画素のリセット・転送・選択トランジスタを制御する垂直走査回路204 と、第１及び第２の水平走査回路203-1 ，203-2 を介して出力される第１及び第２のフォトダイオードの信号の差分をとる差分信号出力手段206 とを備え、全画素の第１のフォトダイオードの一括リセットを行い、所望の露光時間後に第２のフォトダイオードの一括リセットを行い、次いで第１及び第２のフォトダイオードの信号をほぼ同時に読み出し、その差分信号を出力させる。【選択図】        図２
2008017388.tif 000002
【特許請求の範囲】
【請求項１】
撮像光学系によって結像される位置が同一と見なされる位置に配置された第１の光電変換素子及び第２の光電変換素子と、前記第１の光電変換素子及び第２の光電変換素子に蓄積された信号を各々独立にリセットする手段とを備えた画素を二次元状に配列した画素部と、
前記画素部に配列された各画素の前記全ての第１の光電変換素子と、前記全ての第２の光電変換素子とを各々独立して同時にリセットするためのリセット制御手段と、
前記画素部の画素を、水平方向及び垂直方向に選択して前記各々の画素の第１の光電変換素子と第２の光電変換素子の信号を読み出すための水平選択手段及び垂直選択手段と、  前記画素毎に前記第１の光電変換素子と前記第２の光電変換素子の信号の差分信号を得るための差分信号出力手段と、
を有する固体撮像装置であって、
前記リセット制御手段は、前記画素部の全ての第１の光電変換素子の信号のリセットを行った後、所望の露光時間後に前記画素部の全ての第２の光電変換素子の信号のリセットを行い、
前記水平選択手段及び垂直選択手段は、前記リセット制御手段による全ての前記第２の光電変換素子の信号のリセット直後より、各々の画素の第１の光電変換素子と第２の光電変換素子の信号を、同時、もしくはほぼ同時に読み出し、
前記差分信号出力手段は、前記各々の画素の第１の光電変換素子と第２の光電変換素子の差分信号を撮像信号として出力するように構成されていることを特徴とする固体撮像装置。
【請求項２】
前記第１の光電変換素子と第２の光電変換素子との特性差を補正するための信号補正手段を、前記差分信号出力手段の入力部に備えたことを特徴とする請求項１に係る固体撮像装置。
【請求項３】
前記第１の光電変換素子及び第２の光電変換素子は、同一半導体基板上に形成されていることを特徴とする請求項１又は２に係る固体撮像装置。
【請求項４】
前記画素は、前記第１の光電変換素子及び第２の光電変換素子に蓄積された信号を転送するための第１の転送手段及び第２の転送手段と、前記第１の転送手段及び第２の転送手段から転送された信号を共通に増幅するための増幅手段を備えていることを特徴とする請求項１〜３のいずれか１項に係る固体撮像装置。
【請求項５】
前記第１の光電変換素子と第２の光電変換素子とは、その大きさが異なることを特徴とする請求項２〜４のいずれか１項に係る固体撮像装置。
【請求項６】
前記差分信号出力手段を、前記画素部と同一半導体基板上に形成したことを特徴とする請求項１〜５ののいずれか１項に係る固体撮像装置。
【請求項７】
前記差分信号出力手段と前記信号補正手段とを、前記画素部と同一半導体基板上に形成したことを特徴とする請求項２〜５ののいずれか１項に係る固体撮像装置。
【請求項８】
前記第１の光電変換素子と第２の光電変換素子とは、それぞれ異なる半導体基板上に形成したことを特徴とする請求項１又は２に係る固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、一括シャッター（以下、グローバルシャッターという）機能を有する固体撮像装置に関する。
【背景技術】
【０００２】
従来、ＭＯＳ型固体撮像装置における画素信号の読み出しには、一般的にはＸＹアドレス読み出し方法が用いられている。次にＭＯＳ型固体撮像装置の構成及びそのＸＹアドレス読み出し方式について、図８，図９，図10を用いて説明する。図８は、ＭＯＳ型固体撮像装置に用いられる一般的な画素構成を示している。図８において、600 は単一画素を示す。606 は光電変換素子であるフォトダイオード、602 はフォトダイオード606 で発生した信号電荷をメモリ605 に転送するための転送トランジスタ、601 はメモリ605 及びフォトダイオード606 をリセットするためのリセットトランジスタ、604 はメモリ605 の電圧レベルを増幅し読み出すためのアンプ（増幅トランジスタ）、603 は画素を選択し、垂直信号線614 にアンプ604 の出力を伝えるための選択トランジスタをそれぞれ示している。ここで、フォトダイオード606 以外は遮光されている。
【０００３】
また、図８において、610 は画素電源であり、アンプ604 のドレイン側及びリセットトランジスタ601 のドレイン側に電気的に接続されている。611 は１行分の画素をリセットするためのリセット線であり、１行分の画素のリセットトランジスタ601 のゲートにそれぞれ電気的に接続されている。612 は１行分の画素の信号電荷をそれぞれの画素のメモリ605 に転送するための転送線であり、１行分の転送トランジスタ602 のゲートにそれぞれ電気的に接続されている。613 は１行分の画素を選択するための選択線であり、１行分の選択トランジスタ603 のゲートにそれぞれ電気的に接続されている。このように４個のトランジスタを用いた画素構成（以下４Tr画素と称する）により、光電変換機能、リセット機能、増幅読み出し機能、一時メモリ機能、選択機能を実現している。
【０００４】
図９は、ＸＹアドレス読み出し方式の固体撮像装置の一般的な基本構成を示したものである。受光部は、前記図８に示した画素構成の画素600 をｍ行×ｎ列に配列した画素アレイ700 によって構成されている。垂直走査回路704 は、行選択信号φＳＥＬｉと行リセット信号φＲＳｉ及び行転送信号φＴｘｉを、画素アレイ700 に出力しながら走査する。このとき、行選択信号φＳＥＬｉは、選択線613 を介してｉ行目の画素の選択トランジスタ603 のゲートに伝達され、行リセット信号φＲＳｉは、リセット線611 を介してｉ行目の画素のリセットトランジスタ601 のゲートに伝達され、行転送信号φＴＸｉは、転送線612 を介してｉ行目の画素の転送トランジスタ602 のゲートに伝達される。
【０００５】
第ｉ行の画素の信号を読み出す場合には、垂直走査回路704 から第ｉ行目の行選択信号φＳＥＬｉが画素アレイ700 に入力され、第ｉ行の画素のフォトダイオード606 をリセットする場合には、垂直走査回路704 から第ｉ行目の行リセット信号φＲＳｉ及び行転送信号φＴＸｉが画素アレイ700 に入力され、第ｉ行の画素のメモリ605 をリセットする場合には、垂直走査回路704 から第ｉ行目の行リセット信号φＲＳｉが画素アレイ700 に入力され、第ｉ行の画素の信号電荷をメモリ605 に転送する場合には、垂直走査回路704 から第ｉ行目の行転送信号φＴＸｉが画素アレイ700 に入力される。
【０００６】
選択されたｉ行の画素の信号は、行並列処理回路701 でＦＰＮ（固定パターンノイズ）キャンセル等の処理が行われた後、ラインメモリ702 に処理結果が記憶される。その後、水平走査回路703 が水平走査信号φＨｊ（ｊ＝１，２，３，・・・ｎ）を出力することにより、ラインメモリ702 に記憶された１行分の画素信号を水平選択スイッチを介して順次選択しながら走査し、読み出す。この処理を第１行から第ｍ行まで順次行うことにより、画素アレイ700 の全画素の信号を走査し、読み出すことができるようになっている。
【０００７】
図10は、このようなＸＹアドレス読み出し方式の固体撮像装置の駆動タイミングを示したタイミングチャートである。Ｔ１の期間に注目して駆動動作について説明する。垂直走査回路704 から行選択信号φＳＥＬ１が出力され、次いで行リセット信号φＲＳ１が出力されることで、第１行目の画素が選択され、画素のリセットレベルが読み出される。更に垂直走査回路  704 から行転送信号φＴＸ１が出力されることで、第１行目のフォトダイオード606 で発生した信号電荷がメモリ605 に転送され、画素の信号レベルが読み出される。その後行リセット信号φＲＳ１及び行転送信号φＴＸ１が出力されて、フォトダイオード606 及びメモリ605 のリセットが行われる。ここで読み出される信号の蓄積期間は、前フレームでフォトダイオード606 をリセットした直後から転送するまでの図中Ｔａで示す期間となる。また、Ｔ１期間中信号レベルとリセットレベルの差分処理を行い、ラインメモリ702 にその信号が記憶される。その後、水平走査回路703 を動作させ、水平走査信号φＨｊ（ｊ＝１，２，３，・・・ｎ）を出力することにより、１行目の信号を出力する。以降、各行について同様の動作が行われる。
【０００８】
このような通常のＸＹアドレス読み出し方式においては、信号を蓄積する時刻が画素アレイの行毎に異なるため、より具体的には、最初に読み出す第１行と最後に読み出す第ｍ行とでは最大で１フレーム分時刻が異なるために、高速移動物体を撮影したときに画像が歪むという問題が生じる。
【０００９】
このような通常のＸＹアドレス読み出し方式における上記問題点を解決する手法として、グローバルシャッター読み出し方式がある。次に、この読み出し方法について簡単に説明する。図11は、図８及び図９に示したものと同じ基本構成の固体撮像装置において、グローバルシャッター動作を行うときの駆動タイミングを示す。
【００１０】
まず、垂直走査回路704 から全行の行リセット信号φＲＳ１〜φＲＳｍ及び行転送信号φＴＸ１〜φＴＸｍが同時に出力されることで、全行分の画素のフォトダイオード606 がリセットされる。その後、一定の信号蓄積期間をおいて、垂直走査回路704 から全行の行転送信号φＴＸ１〜φＴＸｍが同時に出力されることで、全行分の画素のフォトダイオード606 に一定期間内に蓄積された信号電荷がメモリ605 に全行同時に転送される。このような動作によりグローバルシャッター動作が行われる。
【００１１】
次いで、メモリ605 に記憶された信号の１行ずつの読み出しを開始する。まず垂直走査回路704 から行選択信号φＳＥＬ１が出力されることで、第１行目の画素が選択され、画素の信号レベルが読み出される。更に垂直走査回路704 から行リセット信号φＲＳ１が出力されることで、第１行目のメモリ605 がリセットされ、画素のリセットレベルが読み出される。第１行目の画素の信号レベル及びリセットレベルの読み出しが終了すると、第２行目の画素が選択され、信号レベル及びリセットレベルが読み出される。この信号読み出し走査を第ｍ行まで行うことで、１フレームの信号読み出しが行われる。説明を簡単にするため、水平走査回路703 の水平走査信号φＨｊの図示は省略したが、水平走査信号φＨｊ（ｊ＝１，２，３，・・・ｎ）は第ｉ行目の信号読み出しから第ｉ＋１行の信号読み出しまでの間に出力されている。
なお、４Tr画素を用いた固体撮像装置において、グローバルシャッター動作を行わせているものとしては、例えば特開２００２−３２０１４１号公報開示のものがある。
【特許文献１】特開２００２−３２０１４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、全画素のフォトダイオード一括リセットと一定期間（露光期間）内に蓄積された信号電荷のメモリへの一括転送とを行い、その後メモリより順次信号読み出しを行う従来のグローバルシャッター技術は、光電変換信号をフォトダイオードより暗電流の発生が桁違いに大きいメモリに、最長で１フレーム時間保持しておく必要があるため、光電変換信号に大きな暗電流信号が重畳されてしまうこと、及びフォトダイオードをリセットする際に生じるノイズ（以下、ＫＴＣノイズという）を取り除くことができないという問題点がある。したがって撮像信号出力は、従来の線順次で信号を読み出すローリングシャッター方式に比べ、Ｓ／Ｎが格段に悪く、デジタルスチルカメラやムービカメラなど、高画質が要求される製品の固体撮像装置には適用が困難であった。
【００１３】
本発明は、従来のグローバルシャッター方式の固体撮像装置における上記問題点を解消するためになされたもので、暗電流やＫＴＣノイズの影響によって撮像信号出力のＳ／Ｎを劣化させることなく、グローバルシャッター機能を実現することの可能な固体撮像装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、請求項１に係る発明は、撮像光学系によって結像される位置が同一と見なされる位置に配置された第１の光電変換素子及び第２の光電変換素子と、前記第１の光電変換素子及び第２の光電変換素子に蓄積された信号を各々独立にリセットする手段とを備えた画素を二次元状に配列した画素部と、前記画素部に配列された各画素の前記全ての第１の光電変換素子と、前記全ての第２の光電変換素子とを各々独立して同時にリセットするためのリセット制御手段と、前記画素部の画素を、水平方向及び垂直方向に選択して前記各々の画素の第１の光電変換素子と第２の光電変換素子の信号を読み出すための水平選択手段及び垂直選択手段と、前記画素毎に前記第１の光電変換素子と前記第２の光電変換素子の信号の差分信号を得るための差分信号出力手段と、を有する固体撮像装置であって、前記リセット制御手段は、前記画素部の全ての第１の光電変換素子の信号のリセットを行った後、所望の露光時間後に前記画素部の全ての第２の光電変換素子の信号のリセットを行い、前記水平選択手段及び垂直選択手段は、前記リセット制御手段による全ての前記第２の光電変換素子の信号のリセット直後より、各々の画素の第１の光電変換素子と第２の光電変換素子の信号を、同時、もしくはほぼ同時に読み出し、前記差分信号出力手段は、前記各々の画素の第１の光電変換素子と第２の光電変換素子の差分信号を撮像信号として出力するように構成されていることを特徴とするものである。
【００１５】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記第１の光電変換素子と第２の光電変換素子との特性差を補正するための信号補正手段を、前記差分信号出力手段の入力部に備えたことを特徴とするものである。
【００１６】
請求項３に係る発明は、請求項１又は２に係る固体撮像装置において、前記第１の光電変換素子及び第２の光電変換素子は、同一半導体基板上に形成されていることを特徴とするものである。
【００１７】
請求項４に係る発明は、請求項１〜３のいずれか１項に係る固体撮像装置において、前記画素は、前記第１の光電変換素子及び第２の光電変換素子に蓄積された信号を転送するための第１の転送手段及び第２の転送手段と、前記第１の転送手段及び第２の転送手段から転送された信号を共通に増幅するための増幅手段を備えていることを特徴とするものである。
【００１８】
請求項５に係る発明は、請求項２〜４のいずれか１項に係る固体撮像装置において、前記第１の光電変換素子と第２の光電変換素子とは、その大きさが異なることを特徴とするものである。
【００１９】
請求項６に係る発明は、請求項１〜５のいずれか１項に係る固体撮像装置において、前記差分信号出力手段を、前記画素部と同一半導体基板上に形成したことを特徴とするものである。
【００２０】
請求項７に係る発明は、請求項２〜５のいずれか１項に係る固体撮像装置において、前記差分信号出力手段と前記信号補正手段とを、前記画素部と同一半導体基板上に形成したことを特徴とするものである。
【００２１】
請求項８に係る発明は、請求項１又は２に係る固体撮像装置において、前記第１の光電変換素子と第２の光電変換素子とは、それぞれ異なる半導体基板上に形成したことを特徴とするものである。
【発明の効果】
【００２２】
請求項１に係る発明によれば、光電変換信号を光電変換素子でのみ蓄積するので、ローリングシャッター方式の従来の固体撮像装置と比べて暗電流レベルを増加させることがなく、グローバルシャッター方式の固体撮像装置を実現することができる。また、光電変換素子の信号を読み出す方式は、ローリングシャッター方式の従来の固体撮像装置と同じ方式を採用することが可能であるので、ＫＴＣノイズやＦＰＮをキャンセルすることが可能となる。また、ローリングシャッター方式の従来の固体撮像装置と同じ製造プロセスを適用することができるので、製造上のコストアップも生じない。
請求項２に係る発明によれば、第１の光電変換素子と第２の光電変換素子に電気的、光学的特性に差がある場合においても、それを補正して差分信号を得ることができるので、より高品質な撮像信号を得ることができる。
請求項３に係る発明によれば、単一の素子で請求項１又は２に係る固体撮像装置を実現することができるので、固体撮像装置の規模を小さくすることが可能となる。
請求項４に係る発明によれば、画素を構成する部材を減らすことができることで、光電変換素子の大きさを大きくとることができ、より光電変換特性が優れた請求項１〜３のいずれか１項に係る固体撮像装置を実現することができる。
請求項５に係る発明によれば、第１の光電変換素子の大きさを第２の光電変換素子の大きさより大きくとることができるので、より光電変換特性が優れた請求項２〜４のいずれか１項に係る固体撮像装置を実現することができる。
請求項６及び７に係る発明によれば、固体撮像装置を１チップ化させることができるので、固体撮像装置の規模を小さくすることができる。
請求項８に係る発明によれば、１画素に占める光電変換素子の大きさを、ローリングシャッター方式の従来の固体撮像装置と同等にすることができるので、ローリングシャッター方式の従来の固体撮像装置と同等の光電変換特性をもつグローバルシャッター方式の固体撮像装置を実現することができる。また、光電変換素子の信号を読み出す方式は、ローリングシャッター方式の従来の固体撮像装置と同じ方式を採用することが可能であるので、ＫＴＣノイズや画素毎の特性バラツキ（ＦＰＮ）をキャンセルすることができる。
【発明を実施するための最良の形態】
【００２３】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００２４】
まず、本発明に係る固体撮像装置の実施例１について説明する。図１は、実施例１に係る固体撮像装置の画素構成を示す回路構成図である。図１において、100 は単一の画素を示し、この実施例における単一画素100 は、従来の４Tr構成の単位画素において、フォトダイオードを２つ設け、それに対応して２つの転送トランジスタを設けた構成となっている。すなわち、第１のフォトダイオード106-1 及び第２のフォトダイオード106-2 と、第１及び第２のフォトダイオード106-1 ，106-2 で発生した信号電荷をメモリ105 にそれぞれ転送するための第１及び第２の転送トランジスタ102-1 ，102-2 と、メモリ105 と第１及び第２のフォトダイオード106-1 ，106-2 をリセットするためのリセットトランジスタ101 と、メモリ105 の電圧レベルを増幅し読み出すための増幅トランジスタ104 と、画素を選択し垂直信号線114 に増幅トランジスタ104 の出力を伝えるための選択トランジスタ103 とで構成されている。そして、ここでは第１及び第２のフォトダイオード106-1 ，106-2 は、同一半導体基板上に同じ大きさで光学的に同じとみなされる結像位置に配置されており、この第１及び第２のフォトダイオード106-1 ，106-2 以外は遮光されている。
【００２５】
なお、図１において、110 は画素電源であり、増幅トランジスタ104 のドレイン側とリセットトランジスタ101 のドレイン側に電気的にそれぞれ接続されている。111 は、１行分の画素をリセットするためのリセット線であり、１行分の画素のリセットトランジスタ101 のゲートに電気的に接続されている。112-1 ，112-2 は、１行分の画素の第１のフォトダイオード106-1 及び第２のフォトダイオード106-2 の信号電荷をそれぞれの画素のメモリ105 に転送するための第１及び第２の転送線であり、１行分の画素の第１及び第２の転送トランジスタ102-1 ，102-2 のゲートにそれぞれ電気的に接続されている。113 は、１行分の画素を選択するための選択線であり、１行分の選択トランジスタ103 のゲートに電気的に接続されている。
【００２６】
図２は、図１に示した構成の単一画素100 をｍ行×ｎ列に配列した画素アレイ200 を備えた実施例１に係る固体撮像装置の全体構成を示すブロック構成図である。図２において、204 は、行リセット信号φＲＳ−ｉと、第１及び第２の転送信号φＴＸ１−ｉ，φＴＸ２−ｉと、行選択信号φＳＥＬ−ｉとを、それぞれリセット線111 ，第１及び第２の転送線112-1 ，112-2 ，選択線613 に出力しながら、画素アレイ200 を走査する垂直走査回路であり、また201-1 は、１行分の画素の第１のフォトダイオード106-1 からの画素信号のＦＰＮキャンセル等の処理を行う第１の行並列処理回路、202-1 は第１の行並列処理回路201-1 の処理結果を記憶する第１のラインメモリ、203 は第１のラインメモリ202-1 に記憶された１行分の第１のフォトダイオード106-1 の画素信号を選択スイッチを介して順次選択しながら走査し、第１のアンプ205-1 を通して出力する第１の水平走査回路である。
【００２７】
また、201-2 は１行分の画素の第２のフォトダイオード106-2 からの画素信号のＦＰＮキャンセル等の処理を行う第２の行並列処理回路、202-2 は第２の行並列処理回路201-2 の処理結果を記憶する第２のラインメモリ、203-2 は第２のラインメモリ202-2 に記憶された１行分の第２のフォトダイオード106-2 の画素信号を選択スイッチを介して順次選択しながら走査し、第２のアンプ205-2 を通して出力する第２の水平走査回路である。206 は第１のアンプ205-1 から出力される第１のフォトダイオード106-1 からの画素信号と第２のアンプ205-2 から出力される第２のフォトダイオード106-2 からの画素信号の差分信号を出力させるための差分信号出力手段である。なお、第１及び第２の水平走査回路は兼用させてもよい。
【００２８】
次に、このように構成されている実施例１に係る固体撮像装置の動作を、図３のタイミングチャートを参照しながら説明する。まず、時刻ｔ１において、画素アレイ200 の全行に対して、リセット信号φＲＳ−ｉ及び第１の転送信号φＴＸ１−ｉを入力し、全画素の第１のフォトダイオード106-1 及びメモリ105 を一括リセットする。次いで、所定時間（露光時間）経過後の時刻ｔ２において、全行に対してリセット信号φＲＳ−ｉ及び第２の転送信号φＴＸ２−ｉを入力し、全画素の第２のフォトダイオード106-2 及びメモリ105 を一括リセットする。
【００２９】
次いで、時刻ｔ３において、１行目の選択信号φＳＥＬ−１を入力し、続いて１行目の第１及び第２の転送信号φＴＸ１−１，φＴＸ１−２をそれぞれ入力して、１行目の画素の第１及び第２のフォトダイオード106-1 ，106-2 の画素信号を選択読み出す。そして、それぞれ第１及び第２の行並列処理回路201-1 ，201-2 で処理して、その処理結果を第１及び第２のラインメモリ202-1 ，202-2 に記憶する。次いで、時刻ｔ４〜ｔ５の期間に、第１及び第２のラインメモリ202-1 ，202-2 に記憶されている１行目の画素信号が、第１及び第２の水平走査回路203-1 ，203-2 により同時に読み出され、差分信号出力手段206 に入力され、差分処理により第１及び第２のフォトダイオード106-1 ，106-2 の差分信号が１行目の画素信号として出力される。以下同様にして、２行目以降の画素信号が順次出力される。
【００３０】
この際、第１のフォトダイオード106-1 の一括リセット時刻ｔ１から、１行目の次の第１の転送信号φＴＸ１−１が入力されるまでの期間が第１のフォトダイオード106-1 の信号蓄積期間Ｔ１となり、第２のフォトダイオード106-2 の一括リセット時刻ｔ２から１行目の次の第２の転送信号φＴＸ２−１が入力されるまでの期間が、第２のフォトダイオード106-2 の信号蓄積期間Ｔ２となる。そして、２度目の第１及び第２の転送信号φＴＸ１−１，φＴＸ１−２が入力される時間差Δｔは、期間（Ｔ１−Ｔ２）に比べて非常に短いので、差分信号出力手段206 から出力される第１及び第２のフォトダイオード106-1 ，106-2 の差分信号は、第１のフォトダイオード106-1 の信号蓄積期間Ｔ１と第２のフォトダイオード106-2 の信号蓄積期間Ｔ２との差、つまり第１のフォトダイオード106-1 の一括リセット時刻（ｔ１）と第２のフォトダイオード106-2 の一括リセット時刻（ｔ２）との間の所定期間（露光期間）における蓄積電荷による信号だけとなる。
【００３１】
これにより、全画素の露光時間を揃えることができ、一括露光信号が得られる。そして、この実施例における信号読み出し方式自体は、従来のローリングシャッター方式と同じであるから、暗電流の問題はなくなり、ＫＴＣノイズもなくなり、暗電流やＫＴＣノイズの影響によって撮像信号出力のＳ／Ｎを劣化させることなく、グローバルシャッター機能を実現可能な固体撮像装置が得られる。
【００３２】
次に、実施例２について説明する。図４は実施例２に係る固体撮像装置の画素構成を示す回路構成図である。図４において、100'は単一の画素を示し、この実施例における単一画素100'は、従来の４Tr構成の単位画素を２つ単純に並べて組み合わせた構成となっている。すなわち、第１のフォトダイオード106-1 及び第２のフォトダイオード106-2 と、第１及び第２のフォトダイオード106-1 ，106-2 で発生した信号電荷を第１及び第２のメモリ105-1 ，105-2 にそれぞれ転送するための第１及び第２の転送トランジスタ102-1 ，102-2 と、第１及び第２のメモリ105-1 ，105-2 と第１及び第２のフォトダイオード106-1 ，106-2 をリセットするための第１及び第２のリセットトランジスタ101-1 ，101-2 と、第１及び第２のメモリ105-1 ，105-2 の電圧レベルを増幅し読み出すための第１及び第２の増幅トランジスタ104-1 ，104-2 と、画素を選択し垂直信号線614 に第１及び第２の増幅トランジスタ104-1 ，104-2 の出力を伝えるための第１及び第２の選択トランジスタ103-1 ，103-2 とで構成されている。そして、ここでも第１及び第２のフォトダイオード106-1 ，106-2 は、同一半導体基板上に同じ大きさで光学的に同じとみなされる結像位置に配置されており、この第１及び第２のフォトダイオード106-1 ，106-2 以外は遮光されている。
【００３３】
なお、図４において、110-1 ，110-2 は画素電源であり、第１及び第２の増幅トランジスタ104-1 ，104-2 のドレイン側と第１及び第２のリセットトランジスタ101-1 ，101-2 のドレイン側に電気的にそれぞれ接続されている。111-1 ，111-2 は、１行分の画素をリセットするための第１及び第２のリセット線であり、１行分の画素の第１及び第２のリセットトランジスタ101-1 ，101-2 のゲートにそれぞれ電気的に接続されている。112-1 ，112-2 は、１行分の画素の第１のフォトダイオード106-1 と第２のフォトダイオード106-2 の信号電荷をそれぞれの画素の第１及び第２のメモリ105-1 ，105-2 に転送するための第１及び第２の転送線であり、１行分の画素の第１及び第２の転送トランジスタ102-1 ，102-2 のゲートにそれぞれ電気的に接続されている。113-1 ，113-2 は、１行分の画素を選択するための第１及び第２の選択線であり、１行分の第１及び第２の選択トランジスタ103-1 ，103-2 のゲートにそれぞれ電気的に接続されている。
【００３４】
図５は、図４に示した構成の単一画素100'をｍ行×ｎ列に配列した画素アレイ200'を備えた実施例２に係る固体撮像装置の全体構成を示すブロック構成図である。図５において、204'は、第１及び第２の行リセット信号φＲＳ１−ｉ，φＲＳ２−ｉと、第１及び第２の転送信号φＴＸ１−ｉ，φＴＸ２−ｉと、第１及び第２の行選択信号φＳＥＬ１−ｉ，φＳＥＬ２−ｉとを、それぞれ第１及び第２のリセット線、第１及び第２の転送線、第１及び第２の選択線に出力しながら、画素アレイ200'を走査する垂直走査回路であり、実施例１とは画素アレイ200'とこの垂直走査回路204'の構成が異なるのみで、他の構成は、図２に示した実施例１に係る固体撮像装置の構成と同じであるので、その説明は省略する。
【００３５】
このように構成された実施例２に係る固体撮像装置においても、図２に示した実施例１に係る固体撮像装置と同様に、全行に第１の行リセット信号φＲＳ１−ｉ及び第１の転送信号φＴＸ１−ｉを入力して全画素の第１のフォトダイオード106-1 を一括リセットし、所定時間（露光時間）後に全行に第２の行リセット信号φＲＳ２−ｉ及び第２の転送信号φＴＸ２−ｉを入力して全画素の第２のフォトダイオード106-2 を一括リセットする。その後同時に１行ずつ第１のフォトダイオード106-1 及び第２のフォトダイオード106-2 の信号を読み出し、差分信号出力手段206 で第１のフォトダイオード106-1 の信号と第２のフォトダイオード106-2 の信号との差分をとることにより、第１のフォトダイオード106-1 の一括リセットから第２のフォトダイオード106-2 の一括リセットまでの時間分の、露光時間を揃えた全画素の一括露光信号を得ることができる。
【００３６】
上記実施例１及び２では、単一画素における第１のフォトダイオードと第２のフォトダイオードとを同じ大きさとして電気的な特性等を同じにしたものを示した。しかしながら、画素の感度を大にし、且つ飽和電荷量を大にするためには、主たるフォトダイオードを大きく構成することが好ましい。
【００３７】
そこで、単一画素における主たるフォトダイオードである第１のフォトダイオードのサイズを大とし、第１のフォトダイオードの信号から差し引く信号を出力する第２のフォトダイオードのサイズを出来るだけ小さく構成した単一画素からなる画素アレイを用いた固体撮像装置を実施例３として説明する。
【００３８】
図６は、この実施例３に係る固体撮像装置の構成を示すブロック構成図である。この実施例３では、画素アレイ200 を構成する単一画素100 における第１のフォトダイオードのサイズを大きくして、第２のフォトダイオードのサイズを出来るだけ小さくしているので、第１のフォトダイオードの信号から第２のフォトダイオードの信号を差分信号出力手段206 で差し引く際に、差分信号出力手段200 の出力の小さい第２のフォトダイオードの信号の入力側に、ゲインを掛けるなどの特性差の補正を行う信号補正手段207 を設け、第２のフォトダイオードの信号を補正して差し引くように構成されている。
【００３９】
このように構成することにより、単一画素における第１のフォトダイオードと第２のフォトダイオードに電気的特性に差がある場合においても、その特性差を補正して差分信号を得ることができるので、より高品質な高感度の撮像信号を得ることができる。なお、上記実施例３では、差分信号出力手段の第２のフォトダイオードの信号の入力側に信号補正手段を設けたものを示したが、信号補正手段は第１のフォトダイオードの信号の入力側にも合わせて設けることができる。
【００４０】
なお、上記実施例３では、各画素における第１のフォトダイオードと第２のフォトダイオードの大きさを異ならせた場合を前提にして、その特性差を補正するため信号補正手段を設けたものを示した。しかしながら、各画素における第１のフォトダイオードと第２のフォトダイオードとを同じ大きさとした場合においても、それらの位置ずれなどにより電気的あるいは光学的特性に差が生じることがあり、このような場合においても、信号補正手段を設けて特性差を補正することが高品質な撮像信号を得るために有効である。
【００４１】
また、上記各実施例において、差分信号出力手段は、画素アレイとその周辺回路からなる撮像素子部を同一半導体基板上に形成してもよいし、また撮像素子部とは別体に形成してもよい。また図６に示した実施例３においても、差分信号出力手段及び信号補正手段は、撮像素子部と同一半導体基板上に形成してもよいし、また別体に形成してもよい。
【００４２】
上記各実施例では、第１のフォトダイオードと第２のフォトダイオードは同一半導体基板上に設けたもの（単板構成のもの）を示した。しかしながら、第１のフォトダイオードと第２のフォトダイオードとは異なる半導体基板上に形成されていてもよい。すなわち、第１のフォトダイオードとして用いる第１の固体撮像素子と第２のフォトダイオードとして用いる第２の固体撮像素子とからなる２板構成の固体撮像装置としてもよい。
【００４３】
かかる固体撮像装置の構成を実施例４として、図７を用いて説明する。図７に示すように、撮像レンズ301 からの被写体光を、ハーフミラー302 を介して、第１のフォトダイオードとして用いる第１の固体撮像素子303 と、第２のフォトダイオードとして用いる第２の固体撮像素子304 とに分岐入射させるように構成する。そして、２つの固体撮像素子303 ，304 の対応する同一の結像位置の画素から出力される第１のフォトダイオードの信号と第２のフォトダイオードの信号を、差分信号出力手段305 に入力させ差分信号が得られるように構成する。
【００４４】
この際、ハーフミラー302 の透過率を１／２とした場合には、信号補正手段は必要としないが、ハーフミラー302 の透過率を１／２としない場合には、図６の実施例３に示したような信号補正手段を設けて、差分信号出力手段305 に入力する信号を補正するように構成する。
【００４５】
また、上記各実施例においては、画素としてＭＯＳ型のものを用いた例を示しているが、画素構成としてはＭＯＳ型のものに限らず、ＣＭＤなどからなる画素を用いた固体撮像装置にも、本発明を適用することができる。
【００４６】
また、いずれの実施例においても、第１のフォトダイオードと第２のフォトダイオードのリセット、信号転送、信号読み出しを同時に、ローリングシャッター動作のタイミングで制御することによって、従来のローリングシャッター動作をさせることも可能である。このとき、差分信号出力手段は用いず、その入力にスイッチを設け、直接第１のフォトダイオードと第２のフォトダイオードの信号出力を得るように構成すればよい。
【図面の簡単な説明】
【００４７】
【図１】本発明に係る固体撮像装置の実施例１の画素アレイの単一画素の構成を示す回路構成図である。
【図２】本発明の実施例１に係る固体撮像装置の全体構成を示すブロック構成図である。
【図３】図２に示した実施例１に係る固体撮像装置の動作を説明するためのタイミングチャートである。
【図４】本発明の実施例２に係る固体撮像装置の単一画素の構成を示す回路構成図である。
【図５】本発明の実施例２に係る固体撮像装置の全体構成を示すブロック構成図である。
【図６】本発明の実施例３に係る固体撮像装置の全体構成を示すブロック構成図である。
【図７】本発明の実施例４に係る固体撮像装置の概略構成を示す図である。
【図８】従来のＭＯＳ型固体撮像装置の単一画素の構成を示す回路構成図である。
【図９】従来のＸＹアドレス読み出し方式のＭＯＳ型固体撮像装置の全体構成を示すブロック構成図である。
【図１０】図９に示したＭＯＳ型固体撮像装置の通常のＸＹアドレス読み出し方式の動作を説明するためのタイミングチャートである。
【図１１】図９に示したＭＯＳ型固体撮像装置をグローバルシャッター読み出し方式で動作させる場合のタイミングチャートである。
【符号の説明】
【００４８】
100 ，100'  単一画素
101   リセットトランジスタ
101-1   第１のリセットトランジスタ
101-2   第２のリセットトランジスタ
102-1   第１の転送トランジスタ
102-2   第２の転送トランジスタ
103   選択トランジスタ
103-1   第１の選択トランジスタ
103-2   第２の選択トランジスタ
104   増幅トランジスタ
104-1   第１の増幅トランジスタ
104-2   第２の増幅トランジスタ
105   メモリ
105-1   第１のメモリ
105-2   第２のメモリ
106-1   第１のフォトダイオード
106-2   第２のフォトダイオード
110   画素電源
110-1   第１の画素電源
110-2   第２の画素電源
111   リセット線
111-1   第１のリセット線
111-2   第２のリセット線
112-1   第１の転送線
112-2   第２の転送線
113   選択線
113-1   第１の選択線
113-2   第１の選択線
114   垂直信号線
200 ，200'  画素アレイ
201-1   第１の行並列処理回路
201-2   第２の行並列処理回路
202-1   第１のラインメモリ
202-2   第２のラインメモリ
203-1   第１の水平走査回路
203-2   第２の水平走査回路
204 ，204'  垂直走査回路
205-1   第１のアンプ
205-2   第２のアンプ
206   差分信号出力手段
207   信号補正手段
301   撮像レンズ
302   ハーフミラー
303   第１の固体撮像素子
304   第２の固体撮像素子
305   差分信号出力手段
【図１】
2008017388.tif 000003
【図２】
2008017388.tif 000004
【図３】
2008017388.tif 000005
【図４】
2008017388.tif 000006
【図５】
2008017388.tif 000007
【図６】
2008017388.tif 000008
【図７】
2008017388.tif 000009
【図８】
2008017388.tif 000010
【図９】
2008017388.tif 000011
【図１０】
2008017388.tif 000012
【図１１】
2008017388.tif 000013