(57)【要約】      （修正有）【課題】スパイク発生を解消する電極膜を提供する。【解決手段】裏面電極膜５は、コレクタ層３１の表面に、密着層１１と拡散防止層１２とバリア層１３と電極本体層１４と親和層１５とがこの順序で形成されており、親和層１５は、低融点金属層１６によってステージに接続される。密着層１１はアルミニウム合金であり、拡散防止層１２はＴｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｔａ，Ｗ，Ｃｏのうち、１種類を含む金属であり、電極本体層１４はＮｉ合金であり、バリア層１３は拡散防止層１２の金属の窒化物である。【選択図】  図２
2008171890.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板に形成される電極膜であって、
前記電極膜は、前記シリコン基板に密着された第１層と、
前記第１層の表面に配置された第２層と、
前記第２層の表面に配置された第３層と、
前記第３層の表面に配置された第４層とを有し、
前記第１層はアルミニウムを主成分とするアルミニウム合金であり、
前記第２層はＴｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、Ｃｏのうち、１種類を含む金属であり、
前記第４層はＮｉを主成分とするＮｉ合金であり、
前記第３層は前記第２層金属の窒化物薄膜である電極膜。
【請求項２】
請求項１の電極膜が形成された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電極膜の技術分野にかかり、特に、半導体素子の裏面電極膜と、その裏面電極膜を有する半導体装置に関する。
【背景技術】
【０００２】
大電力を制御するＩＧＢＴやダイオードなどは、シリコン基板の表面に形成されたデバイス面と裏面に形成された裏面電極からなる。さらに、裏面電極を介して配線基板に半田により接続固定される。
【０００３】
図３は、一般的なＩＧＢＴ(絶縁ゲートバイポーラトランジスタ)１０１の断面図である。ＩＧＢＴ１０１はｐ型のコレクタ層１３１上にｎ型のドリフト層１３２が形成されている。ｎ型のドリフト層１３２の内部表面には、ｐ型のバックゲート領域１３３と、バックゲート領域１３３の内部に配置されたｎ型のエミッタ領域１３４とが形成されている。バックゲート領域１３３の外周とエミッタ領域１３４の外周とで挟まれた領域はチャネル領域であり、そのチャネル領域上には、ゲート絶縁膜１３５が配置されている。ゲート絶縁膜１３５上にはゲート電極膜１３６が配置されている。
【０００４】
ゲート電極膜１３６の表面には層間絶縁膜１３７が配置されており、その表面と、エミッタ領域１３４の表面とバックゲート領域１３３の表面には、エミッタ電極膜１３８が配置されている。コレクタ層１３１の裏面には裏面電極膜１０５が配置されている。
【０００５】
そして、このＩＧＢＴ１０１のようにチャネル領域がｐ型の場合、エミッタ電極膜１３８に負電圧又は接地電圧、裏面電極膜１０５に正電圧を印加しながら、ゲート電極膜１３６に正電圧を印加すると、チャネル領域の内部表面にｎ型の反転層が形成され、エミッタ領域１３４とｎ型のドリフト層１３２が反転層で接続され、電流が流れる。この電流は裏面電極膜１０５を厚み方向に流れる。
上記のようなＩＧＢＴ１０１は、配線基板等のステージ１４１上に、裏面電極膜１０５側が半田などの低融点金属層１１６によって固定されている。
【０００６】
図４は、裏面電極膜１０５の積層構造を説明するための断面図であり、裏面電極膜１０５は、コレクタ層１３１の表面に形成され、半導体と密着性のよい密着層１１１と、裏面電極膜１０５の表面に位置し、低融点金属層１１６と密着性のよい親和層１１５と、密着層１１１と親和層１１５の間に位置し、裏面電極膜１０５の本体となる電極本体層１１４とを有している。
【０００７】
密着層１１１には、シリコン半導体と化合物を形成し(シリサイド)、密着性が良いアルミニウムを主成分とする金属膜であって、シリコン原子の密着層１１１内への拡散を防止するためにシリコンが１重量％添加されたアルミニウム合金が用いられている。親和層１１５には、低融点金属と親和性が高い銀や金の薄膜が用いられている。
【０００８】
電極本体層１１４には、金属との密着性がよく、低抵抗の銅ニッケル合金やニッケルバナジウム合金が用いられている。
しかし、上記裏面電極膜１０５では、ＩＧＢＴ１０１をステージ１４１に固定する際の熱処理でに、低融点金属層１１６が溶融する。その溶融金属が裏面電極膜１０５に長時間接触していると、親和層１１５と電極本体層１１４と密着層１１１が部分的に溶融金属中に溶解してしまい、溶融金属がコレクタ層１３１と接触するとボイドが形成され、不良品となってしまう。
【０００９】
その対策としては、例えば、図５のように、密着層１１１と電極本体層１１４の間に耐溶解性が高いバリア層１１３が挿入された電極膜１０６が提案されており、親和層１１５と電極本体層１１４が溶解しても、溶融した低融点金属と密着層１１１やコレクタ層１３１と接触せず、不良品が発生しないようにされている。
【００１０】
バリア層１１３には、密着層１１１との密着性が高く、且つ、半田に浸食されないことが必要であり、チタン薄膜やタングステン薄膜等の高融点金属膜が用いられる。
ところが、密着層１１１と電極本体層１１４の間にバリア層１１３を配置した電極膜１０６では、低融点金属を溶融・固定させ、ＩＧＢＴ１０１をステージ１４１に搭載する熱処理工程を経ると、コレクタ層１３１中のシリコン原子が、密着層１１１内に拡散し、よれによって形成された空洞内に、消失したシリコン原子の替わってアルミニウム原子が侵入し、スパイク１３９ａが形成されるという問題がある。
【００１１】
近年の半田低融点層では、用いられる合金に鉛が含有されないようになって来ており、その合金は鉛を含む半田金属に比べて溶融温度が高温であるため、シリコン原子のアルミ層への拡散が大きくなり、それにともない、スパイクの成長も増大する。
【非特許文献１】D. Prramanik, A. N. Saxena, "VLSI Metallization Using Aluminium and its Alloys", Solid State Technology, January, p127 (1983)
【発明の開示】
【発明が解決しようとする課題】
【００１２】
スパイクの発生を防止する。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明は、シリコン基板に形成される電極膜であって、前記電極膜は、前記シリコン基板に密着された第１層と、前記第１層の表面に配置された第２層と、前記第２層の表面に配置された第３層と、前記第３層の表面に配置された第４層とを有し、前記第１層はアルミニウムを主成分とするアルミニウム合金であり、前記第２層はＴｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、Ｃｏのうち、１種類を含む金属であり、前記第４層はＮｉを主成分とするＮｉ合金であり、前記第３層は前記第２層金属の窒化物薄膜である電極膜である。
また、本発明は、電極膜が形成された半導体装置である。
【発明の効果】
【００１４】
スパイクの発生を抑制し、半導体装置の動作不良を防止する。
【発明を実施するための最良の形態】
【００１５】
図１の符号１は、本発明のＩＧＢＴ(絶縁ゲートバイポーラトランジスタ素子)であり、半導体層３０の裏面に形成された裏面電極膜５が、リードフレーム等のステージ４１上に低融点金属層１６によって固定されている。
【００１６】
ＩＧＢＴ１の構造を説明する。ｐ型とｎ型のうち、一方を第一導電型、他方を第二導電型とすると、このＩＧＢＴ１では、半導体層３０は、第二の導電型(ここではｐ型)のコレクタ層３１と、コレクタ層３１上に配置されたコレクタ層３１とは反対の第一導電型(ここではｎ型)のドリフト層３２とを有している。コレクタ層３１とドリフト層３２はｐｎ接合を形成している。
【００１７】
ドリフト層３２の内部には、コレクタ層と同じ導電型のバックゲート領域３３が一乃至複数個形成されており、各バックゲート領域３３の内部には、不純物濃度の高い第一導電型のエミッタ領域３４がそれぞれ形成されている。
符号３９は、バックゲート領域３３の外周とエミッタ領域３４の外周とで挟まれたチャネル領域を示している。
【００１８】
チャネル領域３９上にはゲート絶縁膜３５が配置されており、ゲート絶縁膜３５上にはゲート電極膜３６が配置されている。ゲート絶縁膜３５及びゲート電極膜３６の端部は、エミッタ領域３４表面の端部とドリフト層３２表面の端部上に位置しており、その間の部分がチャネル領域３９上に配置されている。
【００１９】
ゲート電極膜３６の表面には層間絶縁膜３７が配置されている。
エミッタ領域３４とバックゲート領域３３の少なくとも一部表面は露出されており、それら露出された表面に、エミッタ電極膜３８が形成されている。エミッタ電極膜３８とゲート電極膜３６とは層間絶縁膜３７によって絶縁されている。
【００２０】
ＩＧＢＴやＭＯＳＦＥＴでは、第一導電型がｎ型、第二導電型がｐ型の場合、エミッタ電極膜３８に負電圧、裏面電極膜５に正電圧を印加しながら、ゲート電極膜３６に正電圧を印加すると、チャネル領域３９の内部表面に第一導電型の反転層が形成され、エミッタ領域３４とドリフト層３２とが反転層で接続される。その結果、ドリフト層３２とエミッタ領域３４を通り、裏面電極膜５からエミッタ電極膜３８に向けて電流が流れる。第一導電型がｐ型、第二導電型がｎ型の場合は、前記とは逆極性の電圧を印加すると、同様に反転層が形成され、エミッタ電極膜３８から裏面電極膜５に向けて電流が流れる。
【００２１】
このＩＧＢＴ１では、裏面電極膜５は、図２に示すように、密着層１１とバリア層１３の間に拡散防止層１２が配置されている。
即ち、この裏面電極膜５は、コレクタ層３１表面に形成された密着層１１を有しており、密着層１１の表面には拡散防止層１２が形成され、バリア層１３は、拡散防止層１２の表面に形成されている。バリア層１３の表面には、電極本体層１４と、親和層１５とが形成されている。
【００２２】
密着層１１は、半導体層３０の材料、ここではシリコンと密着性のよいアルミニウムを主成分とする金属膜であって、シリコンが１重量％添加されたアルミニウム合金膜が用いられている。拡散防止層１２には、高融点金属の窒化物膜が用いられている。
【００２３】
バリア層１３は、拡散防止層１２と同じ高融点金属で構成された高融点金属薄膜であり、電極本体層１４は、金属との密着性がよく、低抵抗の銅ニッケル合金やニッケルバナジウム合金の薄膜が用いられている。親和層１５には、低融点金属に対する親和性が高い銀や金又はその合金薄膜が用いられている。
【００２４】
膜厚は、一例として、密着層１１は２００ｎｍ、拡散防止層１２は５ｎ〜１００ｎｍの窒化チタン(ＴｉＮ)薄膜、バリア層１３は、２００ｎｍの金属チタン薄膜、電極本体層１４は７００ｎｍのニッケル金属薄膜、親和層１５は１００ｎｍの金薄膜である。
【００２５】
低融点金属層１６は鉛を含有しないＡｇ−Ｓｎ合金の低融点材料構成されており、低融点材料は、金属製のステージ４１と裏面電極膜５の間に配置され、３５０℃の熱処理によって溶融・固定され、薄膜化されている。裏面電極膜５は低融点金属層１６によってステージ４１に固定されている。
【００２６】
この裏面電極膜５の形成工程を説明すると、先ず、コレクタ層３１が露出した状態のＩＧＢＴが多数形成されて基板を、真空槽内に搬入し、スパッタ法により、コレクタ層３１の表面に密着層１１を形成し、次に大気に曝さずに、別の真空槽内に移動させ、金属チタンをターゲットとして、真空槽内に窒素ガスとスパッタリングガス(例えばアルゴンガス)を導入し、窒素ガスが添加されたスパッタリングガスで金属チタンのターゲットをスパッタリングし、密着層１１表面に窒化チタン薄膜から成る拡散防止層１２を形成する。
【００２７】
そして同じ真空槽内で、窒素ガスの導入を停止し、窒素ガスを含有しないスパッタリングガスによって同じ金属チタンのターゲットをスパッタリングし、拡散防止層１２の表面に金属チタン薄膜から成るバリア層１３を形成する。電極本体層１４や親和層１５は、他の真空槽内でスパッタリング法や蒸着法によって形成する。
裏面電極膜５が形成された基板は真空槽の外部に取り出し、ダイシングによって分割し、ＩＧＢＴ１を分離させる。
【００２８】
次に、本発明のＩＧＢＴ１の半導体層３０の表面状態を説明する。
先ず、裏面電極膜５が形成されたＩＧＢＴ１を、低融点金属層１６によってステージ４１に搭載するのと同じ熱処理を行い、裏面電極膜５を剥離し、半導体層３０の表面(コレクタ層３１の表面)を観察した。
【００２９】
図６のａ〜ｄはその観察結果であり、コレクタ層３１表面の電子顕微鏡写真である。拡散防止膜１２の膜厚は、それぞれ、ａ：５ｎｍ、ｂ：２０ｎｍ、ｃ：５０ｎｍ、ｄ：１００ｎｍであり、全ての場合でスパイクが生じていないことが分かる。
【００３０】
図７のａ〜ｄは比較例であり、半導体層３０表面に、同図ａ：密着層１１だけの場合、同図ｂ：密着層１１とバリア層１３とを形成した場合、同図ｃ：密着層１１とバリア層１３と電極本体層１４とを形成した場合、同図ｄ：密着層１１とバリア層１３と電極本体層１４と親和層１５を形成した場合である。各層１１、１３〜１５の材質は上記実施例と同じである。
【００３１】
密着層１１だけを形成した図７のａではスパイクは観察されないが、図７のｂ〜ｄに観察されるように、バリア層１３を形成するとスパイクが生じている。これにより、バリア層１３がスパイク発生の原因であることが分かる。
【図面の簡単な説明】
【００３２】
【図１】本発明のＩＧＢＴの一例を説明するための断面図
【図２】その電極膜を説明するための断面図
【図３】一般的なＩＧＢＴを説明するための断面図
【図４】従来の電極膜の一例
【図５】従来の電極膜の他の一例
【図６】ａ〜ｄ：本発明の電極膜を用いた場合の半導体層の表面状態を示す電子顕微鏡写真
【図７】ａ〜ｄ：比較例の半導体層の表面状態を示す電子顕微鏡写真
【符号の説明】
【００３３】
１……ＩＧＢＴ
５……裏面電極膜
１１……密着層
１２……拡散防止層
１３……バリア層
１４……電極本体層
１５……親和層
１６……低融点金属層
３１……コレクタ層
３２……ドリフト層
３３……バックゲート領域
３４……エミッタ領域
３５……ゲート絶縁膜
３６……ゲート電極膜
３９……チャネル領域
【図１】
2008171890.tif 000003
【図２】
2008171890.tif 000004
【図３】
2008171890.tif 000005
【図４】
2008171890.tif 000006
【図５】
2008171890.tif 000007
【図６】
2008171890.tif 000008
【図７】
2008171890.tif 000009